(57)【特許請求の範囲】
【請求項１】
検出素子を含むブリッジ回路からの検出信号を比較器を介して出力する信号端子とコモン端子とを備えるとともに、流体圧アクチュエータの位置検出に用いられる二線式センサ回路において、
複数のバイポーラトランジスタを構成要素とする比較器と、前記比較器の出力端子にベース端子が接続される第１のトランジスタと、前記第１のトランジスタのコレクタ端子にカソード端子が接続される発光ダイオードと、前記発光ダイオードのアノード端子にベース端子が接続される第２のトランジスタと、前記第２のトランジスタのエミッタ端子−コレクタ端子間に同エミッタ端子からコレクタ端子へ順方向に接続される定電流ダイオードとを備え、前記第２のトランジスタのエミッタ端子が前記信号端子に接続され、前記第１のトランジスタのエミッタ端子が前記コモン端子に接続され、前記第１のトランジスタのエミッタ端子−ベース端子間に電流制限抵抗が並列に接続され、前記検出素子の非検出時には前記定電流ダイオードによって漏れ電流が決定され、かつ前記検出素子の検出時には前記第２のトランジスタのベース端子−エミッタ端子間電圧、前記発光ダイオードの端子間電圧及び前記第１のトランジスタのコレクタ端子−エミッタ端子間電圧によって検出信号の出力電圧が決定されるように構成されていることを特徴とする二線式センサ回路。
【請求項２】
検出素子を含むブリッジ回路からの検出信号を比較器を介して出力する信号端子とコモン端子とを備えるとともに、流体圧アクチュエータの位置検出に用いられる二線式センサ回路において、
複数のＣ−ＭＯＳトランジスタを構成要素とする比較器と、前記比較器の出力端子にベース端子が接続される第１のトランジスタと、前記第１のトランジスタのコレクタ端子にカソード端子が接続される発光ダイオードと、前記発光ダイオードのアノード端子にベース端子が接続される第２のトランジスタと、前記第２のトランジスタのエミッタ端子−コレクタ端子間に同エミッタ端子からコレクタ端子へ順方向に接続される定電流ダイオードとを備え、前記第２のトランジスタのエミッタ端子が前記信号端子に接続され、前記第１のトランジスタのエミッタ端子が前記コモン端子に接続され、前記検出素子の非検出時には前記定電流ダイオードによって漏れ電流が決定され、かつ前記検出素子の検出時には前記第２のトランジスタのベース端子−エミッタ端子間電圧、前記発光ダイオードの端子間電圧及び前記第１のトランジスタのコレクタ端子−エミッタ端子間電圧によって検出信号の出力電圧が決定されるように構成されていることを特徴とする二線式センサ回路。
【請求項３】
ツェナーダイオードのカソード端子を前記発光ダイオードのアノード端子に接続し、かつそのツェナーダイオードのアノード端子を同発光ダイオードのカソード端子に接続したことを特徴とする請求項１または２に記載の二線式センサ回路。
【請求項４】
互いに直列に接続された複数のスイッチングダイオードのうち最前段に位置するスイッチングダイオードのアノード端子を前記発光ダイオードのアノード端子に接続し、かつ最後段に位置するスイッチングダイオードのカソード端子を同発光ダイオードのカソード端子に接続したことを特徴とする請求項１または２に記載の二線式センサ回路。
【請求項５】
前記第１のトランジスタのベース端子−エミッタ端子間に外部雑音補償用コンデンサを並列に接続したことを特徴とする請求項１乃至４のいずれか１項に記載の二線式センサ回路。
【請求項６】
磁気の変動に起因して抵抗値を変化させるＭＲ素子を含む前記ブリッジ回路と、複数のトランジスタを構成要素とする比較器とをパッケージ化したことを特徴とする請求項１または請求項２に記載の二線式センサ回路。
【請求項７】
前記比較器は複数のＣ−ＭＯＳトランジスタを構成要素とするＣ−ＭＯＳ型オペアンプであることを特徴とする請求項６に記載の二線式センサ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、流体圧アクチュエータの位置検出に用いられる二線式センサ回路に関するものである。
【０００２】
【従来の技術】
従来、エアシリンダ等のような流体圧を利用したアクチュエータが知られている。この種のエアシリンダの使用時には、通常、ピストンがストロークのどの位置にあるのかを何らかの手段により検出する必要がある。そして、このようなピストン位置検出を実現するための手段として、例えば二線式センサ回路を備えるシリンダスイッチが知られている。図１０に、シリンダスイッチに用いられる二線式センサ回路の従来例を示す。
【０００３】
同図に示される二線式センサ回路７０は、検出素子としてのＭＲ素子７１ａ，７１ｃと２つの抵抗７１ｂ，７１ｄとからなるブリッジ回路７１を備えている。ＭＲ素子７１ａ，７１ｃは、エアシリンダのピストンに設けられた磁石に反応して自身の抵抗値を変化させる。ブリッジ回路７１の出力には、図示しない複数のトランジスタを構成要素として含む増幅器としてのオペアンプ７２の入力端子が接続されている。オペアンプ７２は、ブリッジ回路７１からの検出信号を比較して二値化し、かつ増幅したうえで後段に出力する。オペアンプ７２の出力端子にはダーリントン接続回路７３が接続されている。ダーリントン接続回路７３とは、極性が同じ複数個のトランジスタを直結して、見掛け上、特性の優れた１個のトランジスタとした回路を指す。このダーリントン接続回路７３は、ブリッジ回路７１の検出時にＯＮ状態となり、非検出時にＯＦＦ状態となる。ここでは、２個のＮＰＮトランジスタ７４，７５及び１個の抵抗７６とによって、ダーリントン接続回路７３が構成されている。初段のＮＰＮトランジスタ７４のベース端子は、抵抗７６を介してオペアンプ７２の出力端子に接続されている。終段のＮＰＮトランジスタ７５のエミッタ端子は、コモン端子（グランド端子）７７に接続されている。また、両方のＮＰＮトランジスタ７４，７５のコレクタ端子は、発光ダイオード７８のカソード端子に接続されている。
【０００４】
前記発光ダイオード７８のアノード端子は、ＰＮＰトランジスタ７９のベース端子に接続されている。なお、この発光ダイオード７８は、ダーリントン接続回路７３のＯＮ状態のとき（即ち検出時）に点灯し、ダーリントン接続回路７３のＯＦＦ状態のとき（即ち非検出時）に消灯する。前記ＰＮＰトランジスタ７９のエミッタ端子は信号端子８２に接続され、コレクタ端子はブリッジ回路７１に接続されている。このＰＮＰトランジスタ７９は、検出時に発光ダイオード７８と終段のＮＰＮトランジスタ７５とにより出力電圧を決定するものである。
【０００５】
また、ＰＮＰトランジスタ７９のエミッタ端子には定電流ダイオード８０のアノード端子が接続され、コレクタ端子には同定電流ダイオード８０のカソード端子が接続されている。この定電流ダイオード８０は、非検出時に二線式センサ７０の漏れ電流を決定するものである。信号端子８２とコモン端子７７との間には、サージ電圧対策用のツェナーダイオード８３が接続されている。
【０００６】
従って、ブリッジ回路７１の非検出時には、定電流ダイオード８０により漏れ電流が決定されるようになっている。また、ブリッジ回路７１の検出時には、ＰＮＰトランジスタ７９のベース端子−エミッタ端子間電圧、発光ダイオード７８の順電圧、ダーリントン接続回路７３の終段のＮＰＮトランジスタ７５のコレクタ端子−エミッタ端子間電圧によって検出信号の出力電圧が決定されるようになっている。そして、このように構成された二線式センサ回路７０の両端子７７，８２は、負荷としての図示しないＰＣ（プログラマブルコントローラ）に接続される。よって、二線式センサ回路７０による検出結果がＰＣ側に入力されるようになっている。
【０００７】
なお、これと同様の二線式センサ回路は、実開平７−２９２３号公報や特開平９−４４７８４号公報にも開示されており、いずれもダーリントン接続回路を備えている。
【０００８】
【発明が解決しようとする課題】
ところで、バイポーラトランジスタを構成要素として含むオペアンプ７２では、バイポーラトランジスタの特性からして、Ｌｏｗレベルのとき（即ち非検出時）でも出力端子側にある程度の残留電圧（例えば０．６Ｖ）がかかっている。従って、仮にオペアンプ７２が１個のＮＰＮトランジスタのみに接続されていたとすると、残留電圧に起因してベース端子−エミッタ端子間に電流が漏れ、同トランジスタが常時オン状態となってしまう。ゆえに、非検出時であるにもかかわらず、発光ダイオード７８が僅かに点灯するという不具合を生じる。それに対し、ダーリントン接続回路７３を設けておけば、電圧差がＮＰＮトランジスタ７４，７５の２個分（即ち１．２Ｖ）となることで漏れ電流が防止され、常時オン状態になることが回避される。
【０００９】
しかしながら、従来技術の二線式センサ回路７０は、ダーリントン接続回路７３を備えていることから、次のような問題点を有していた。即ち、上述した通りＰＮＰトランジスタ７９のベース端子−エミッタ端子間電圧、発光ダイオード７８の順電圧、ダーリントン接続回路７３の終段のＮＰＮトランジスタ７５のコレクタ端子−エミッタ端子間電圧の和は、内部降下電圧（つまり出力電圧）の値に等しくなる。ところが、この内部降下電圧値はＮＰＮトランジスタを１個のみ用いた場合に比べて大きくなり、近年における低スペック化（特にプログラムコントローラ側の低消費電力化）の流れに逆行する結果となる。従って、逆に負荷側にかかる電圧分が小さくなってしまう。よって、負荷側の選択を誤ると、当該電圧が負荷の最低駆動電圧を下回ることも予想され、その場合には二線式センサ回路７０側からのオン信号が正確に伝達されなくなるおそれがあった。ゆえに、負荷側の選択範囲が狭くなるという問題が起こっていた。
【００１０】
本発明は上記の事情に鑑みてなされたものであり、その目的は、残留電圧に起因して非検出時に発光ダイオードが点灯することがなく、しかも負荷側の選択範囲が広い二線式センサ回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明では、検出素子を含むブリッジ回路からの検出信号を比較器を介して出力する信号端子とコモン端子とを備えるとともに、流体圧アクチュエータの位置検出に用いられる二線式センサ回路において、複数のバイポーラトランジスタを構成要素とする比較器と、前記比較器の出力端子にベース端子が接続される第１のトランジスタと、前記第１のトランジスタのコレクタ端子にカソード端子が接続される発光ダイオードと、前記発光ダイオードのアノード端子にベース端子が接続される第２のトランジスタと、前記第２のトランジスタのエミッタ端子−コレクタ端子間に同エミッタ端子からコレクタ端子へ順方向に接続される定電流ダイオードとを備え、前記第２のトランジスタのエミッタ端子が前記信号端子に接続され、前記第１のトランジスタのエミッタ端子が前記コモン端子に接続され、前記第１のトランジスタのエミッタ端子−ベース端子間に電流制限抵抗が並列に接続され、前記検出素子の非検出時には前記定電流ダイオードによって漏れ電流が決定され、かつ前記検出素子の検出時には前記第２のトランジスタのベース端子−エミッタ端子間電圧、前記発光ダイオードの端子間電圧及び前記第１のトランジスタのコレクタ端子−エミッタ端子間電圧によって検出信号の出力電圧が決定されるように構成されていることを特徴とする二線式センサ回路をその要旨とする。
【００１３】
請求項２に記載の発明では、検出素子を含むブリッジ回路からの検出信号を比較器を介して出力する信号端子とコモン端子とを備えるとともに、流体圧アクチュエータの位置検出に用いられる二線式センサ回路において、複数のＣ−ＭＯＳトランジスタを構成要素とする比較器と、前記比較器の出力端子にベース端子が接続される第１のトランジスタと、前記第１のトランジスタのコレクタ端子にカソード端子が接続される発光ダイオードと、前記発光ダイオードのアノード端子にベース端子が接続される第２のトランジスタと、前記第２のトランジスタのエミッタ端子−コレクタ端子間に同エミッタ端子からコレクタ端子へ順方向に接続される定電流ダイオードとを備え、前記第２のトランジスタのエミッタ端子が前記信号端子に接続され、前記第１のトランジスタのエミッタ端子が前記コモン端子に接続され、前記検出素子の非検出時には前記定電流ダイオードによって漏れ電流が決定され、かつ前記検出素子の検出時には前記第２のトランジスタのベース端子−エミッタ端子間電圧、前記発光ダイオードの端子間電圧及び前記第１のトランジスタのコレクタ端子−エミッタ端子間電圧によって検出信号の出力電圧が決定されるように構成されていることを特徴とする二線式センサ回路をその要旨とする。
【００１４】
請求項３に記載の発明では、請求項１または２において、ツェナーダイオードのカソード端子を前記発光ダイオードのアノード端子に接続し、かつそのツェナーダイオードのアノード端子を同発光ダイオードのカソード端子に接続している。
【００１５】
請求項４に記載の発明では、請求項１または２において、互いに直列に接続された複数のスイッチングダイオードのうち最前段に位置するスイッチングダイオードのアノード端子を前記発光ダイオードのアノード端子に接続し、かつ最後段に位置するスイッチングダイオードのカソード端子を同発光ダイオードのカソード端子に接続している。
【００１６】
請求項５に記載の発明では、請求項１乃至４のいずれか１項において、前記第１のトランジスタのベース端子−エミッタ端子間に外部雑音補償用コンデンサを並列に接続している。
【００１７】
請求項６に記載の発明は、請求項１または２において、磁気の変動に起因して抵抗値を変化させるＭＲ素子を含む前記ブリッジ回路と、複数のトランジスタを構成要素とする前記比較器とをパッケージ化したことをその要旨とする。
【００１８】
請求項７に記載の発明では、請求項６において、前記比較器は複数のＣ−ＭＯＳトランジスタを構成要素とするＣ−ＭＯＳ型オペアンプであるとしている。
以下、本発明の「作用」について説明する。
【００１９】
請求項１に記載の発明によると、検出素子の非検出時には、定電流ダイオードによって漏れ電流が決定される。また、検出素子の検出時には、第２のトランジスタのベース端子−エミッタ端子間電圧、発光ダイオードの端子間電圧及び第１のトランジスタのコレクタ端子−エミッタ端子間電圧によって、検出信号の出力電圧、即ち内部降下電圧の値が決定される。この構成では、比較器の出力端子側にあるのは第１のトランジスタの１つのみなので、ダーリントン接続回路を使用した従来構成と比べて、内部電圧降下値が確実に小さくなる。このように負荷側の低消費電力化が達成される結果、負荷側にかかる電圧分が最低駆動電圧を下回るようなことも回避され、負荷側の選択範囲が広くなる。
【００２０】
また、第１のトランジスタのベース端子−エミッタ端子間に並列に接続された電流制限抵抗は、比較器の出力インピーダンス値を高く維持して、漏れ電流を防止する。従って、ダーリントン接続回路を省略したとしても、比較器の出力インピーダンス値が下がる心配はない。よって、残留電圧のもたらす漏れ電流に起因して、非検出時に発光ダイオードが点灯してしまうこともない。
【００２１】
請求項２に記載の発明によると、検出素子の非検出時には、定電流ダイオードによって漏れ電流が決定される。また、検出素子の検出時には、第２のトランジスタのベース端子−エミッタ端子間電圧、発光ダイオードの端子間電圧及び第１のトランジスタのコレクタ端子−エミッタ端子間電圧によって、検出信号の出力電圧、即ち内部降下電圧の値が決定される。この構成では、比較器の出力端子側にあるのは第１のトランジスタの１つのみなので、ダーリントン接続回路を使用した従来構成と比べて、内部電圧降下値が確実に小さくなる。このようなに負荷側の低消費電力化が達成される結果、負荷側にかかる電圧分が最低駆動電圧を下回るようなことも回避され、負荷側の選択範囲が広くなる。
【００２２】
また、複数のＣ−ＭＯＳトランジスタを構成要素とする比較器であるため、同トランジスタの特性上、非検出時における比較器の出力レベル（Ｌｏｗのときの出力レベル）は０Ｖとなる。従って、そもそも残留電圧が発生することがなく漏れ電流も生じない。このため、ダーリントン接続回路を省略したとしても、非検出時に発光ダイオードが点灯してしまうことはない。さらに、上記のような電流制限抵抗も不要であるため、その分だけ部品点数が少なくて済み、低コスト化を図ることができる。
【００２３】
請求項３に記載の発明によると、いわばツェナーダイオードによる分流回路が発光ダイオードに形成されていることから、このような分流回路がない場合に比べて大きな負荷電流を通電することができる。ゆえに、ＰＣ等のような小電流の負荷のみならず、リレー等のような大電流の負荷も接続可能となる。よって、その意味において負荷側の選択範囲が広くなる。
【００２４】
請求項４に記載の発明によると、いわば直列接続された複数のスイッチングダイオードによる分流回路が発光ダイオードに形成されていることから、このような分流回路がない場合に比べて大きな負荷電流を通電することができる。ゆえに、ＰＣ等のような小電流の負荷のみならず、リレー等のような大電流の負荷も接続可能となる。よって、その意味において負荷側の選択範囲が広くなる。
【００２５】
請求項５に記載の発明によると、コンデンサが二線式センサ回路の外部雑音を補償するとともに、第１のトランジスタのスイッチング遅れを短縮するように作用する。よって、第１のトランジスタの動作が安定化する。
【００２７】
請求項６に記載の発明によると、ブリッジ回路と比較器とをパッケージ化したことにより、それらを個々の電子部品により構成する場合に比べて、確実に組み立ての省力化を図ることができる。しかも、部品点数の削減を達成することができる。
【００２８】
請求項７に記載の発明によると、二値化信号が増幅されたうえで出力されるため、増幅部を持たない単なる比較器と比べて確実に感度が高くなる。
【００２９】
【発明の実施の形態】
［第１の実施形態］
以下、本発明を二線式センサ回路を備えるシリンダスイッチに具体化した一実施形態を図１〜図３に基づき詳細に説明する。
【００３０】
このシリンダスイッチ１は、流体圧アクチュエータの一種であるエアシリンダにおいてピストン位置検出のために使用される。前記シリンダスイッチ１は、エアシリンダの外周面に形成されたセンサ溝内に設置される。エアシリンダのピストンの外周面には磁石が設けられており、同シリンダスイッチ１はその磁石の近接時に出力信号を発するように構成されている。
【００３１】
図１に示されるように、このシリンダスイッチ１は各種の電子部品２〜１０を備えている。これらの電子部品２〜１０は全て表面実装部品（ＳＭＤ）であって、後述する二線式センサ回路１５を構成する要素である。シリンダスイッチ１を構成する回路基板１１は矩形状であって、表裏両面に導体パターン１２を備えている。表裏の導体パターン１２同士は、図示しないスルーホールにより導通されている。前記回路基板１１は、樹脂製であってもよくセラミックス焼結体製であってもよい。
【００３２】
図１（ａ）に示されるように、回路基板１１の表面側には４個の電子部品、即ちＭＲセンサパッケージ２、発光ダイオード３、定電流ダイオード４及びツェナーダイオード５がはんだ付けにより表面実装されている。図１（ｃ）に示されるように、回路基板１１の裏面側には５個の電子部品、即ち、第１の電流制限抵抗６、第２の電流制限抵抗７、外部雑音補償用コンデンサ８、第１のトランジスタ９及び第２のトランジスタ１０がはんだ付けにより表面実装されている。
【００３３】
このような回路基板１１には、複数本（本実施形態では２本）のリード線１３１３ａ，１３ｂを備える信号ケーブル１３がはんだ付けされている。そして、各種電子部品２〜１０及び回路基板１１はケース１４内に収容されている。ケース１４内は、耐水性向上のため樹脂によりモールドされていてもよい。
【００３４】
２本のリード線１３ａ，１３ｂのうちの１つは回路基板１１の表面側に接合され、もう１本は回路基板１１の裏面側に接合されている。従って、信号ケーブル１４の中心軸線上に回路基板１１が配置された状態となっている。また、信号ケーブル１３の外径と回路基板１１の横幅とは、図１（ｂ）に示されるように略等しく設定されていることが好ましい。
【００３５】
次に、本実施形態の二線式センサ回路１５を図２に基づいて説明する。
この二線式センサ回路１５を構成するＭＲセンサパッケージ２は、ブリッジ回路１６を構成する部品群とオペアンプ１７を構成する部品群とを１つにパッケージ化してなるものである。ブリッジ回路１６は、検出素子としての２個のＭＲ素子１６ａ，１６ｃと２個の分圧抵抗１６ｂ，１６ｄとからなる。ＭＲ素子１６ａ，１６ｃは、ピストンに設けられた磁石に反応して自身の抵抗値を変化させる。具体的には、磁気が強くなるほど抵抗値が減少する。分圧抵抗１６ｂ，１６ｄの中間接続点からは、後段にあるオペアンプ１７に対して基準電圧ＶREF が出力される。ＭＲ素子１６ａ，１６ｃの中間接続点からは、基準電圧ＶREF よりも高い電圧の磁気検出信号ＶS がオペアンプ１７に対して出力される。
【００３６】
ブリッジ回路１６の出力には、比較器としてのオペアンプ１７の入力端子が接続されている。オペアンプ１７は、ブリッジ回路１６からの検出信号を比較して二値化し、かつ増幅したうえで後段に出力する役割を果たす。
【００３７】
図３には、オペアンプ１７内の回路の一例が示されている。このオペアンプ１７は、複数（同図では７個）のバイポーラトランジスタＱ11〜Ｑ17を備えた、いわゆるバイポーラ型オペアンプ１７である。このオペアンプ１７は、差動増幅部、エミッタ接地増幅部及び電力増幅部を有している。差動増幅部は、バイポーラトランジスタＱ11，Ｑ12，Ｑ13，Ｑ14によって構成されている。エミッタ接地増幅部は、バイポーラトランジスタＱ15、コンデンサＣ11及び抵抗Ｒ11によって構成されている。電力増幅部は、ダイオードＤ11，Ｄ12及びバイポーラトランジスタＱ16，Ｑ17によって構成されている。バイポーラトランジスタＱ11のベース端子は非反転入力端子に接続され、バイポーラトランジスタＱ12のベース端子は反転入力端子に接続されている。バイポーラトランジスタＱ11，Ｑ12，Ｑ16のコレクタ端子は、プラス側電源端子に接続されている。バイポーラトランジスタＱ13，Ｑ17等のコレクタ端子は、マイナス側電源端子に接続されている。バイポーラトランジスタＱ16，Ｑ17のエミッタ端子は出力端子に接続されている。
【００３８】
従って、このオペアンプ１７をコンパレータ（比較器）として用いた場合には、次のように動作する。Ｈｉレベル出力時にはトランジスタＱ15がオフになるため、それに伴ってトランジスタＱ17もオフになる。ゆえに、トランジスタＱ16のみがオンとなり、＋Ｖに近い電圧が判定信号ＶSEとして出力端子に発生する。逆にＬｏｗレベル出力時にはトランジスタＱ15がオンするので、それに伴い両トランジスタＱ16，Ｑ17がオンする。このときの出力の電圧は（−Ｖ＋０．６）ボルトとなり、マイナス側端子の電圧が０Ｖであれば、その値は０．６ボルトとなる。トランジスタＱ17においては、ベース端子−エミッタ端子間電圧（スイッチングダイオード一個分の順方向電圧＝約０．６ボルト）が発生するからである。よって、この値が出力端子に発生するＬｏｗレベル出力時の残留電圧値ＶOFF となる。
【００３９】
図２に示されるように、オペアンプ１７の出力端子には、第２の電流制限抵抗７を介して第１のトランジスタ９のベース端子が接続されている。このトランジスタ９はＮＰＮトランジスタ９であって、ブリッジ回路１６の検出時にＯＮ状態となり、非検出時にＯＦＦ状態となる。第１のトランジスタ９のエミッタ端子は、コモン端子（グランド端子）１９に接続されている。また、第１のトランジスタ９のコレクタ端子は、発光ダイオード３のカソード端子に接続されている。
【００４０】
発光ダイオード３のアノード端子は、第２のトランジスタ１０のベース端子に接続されている。第２のトランジスタ１０としては、ここではＰＮＰトランジスタ１０が用いられている。なお、前記発光ダイオード３は、第１のトランジスタ９のＯＮ状態のとき（即ち検出時）に点灯し、同トランジスタ９のＯＦＦ状態のとき（即ち非検出時）に消灯する。第２のトランジスタ１０のエミッタ端子は信号端子１８に接続され、コレクタ端子はブリッジ回路１６に接続されている。第２のトランジスタ１０は、検出時に発光ダイオード３と第１のトランジスタ９とにより出力電圧を決定するものである。
【００４１】
また、第２のトランジスタ１０のエミッタ端子には定電流ダイオード４のアノード端子が接続され、コレクタ端子には同定電流ダイオード４のカソード端子が接続されている。この定電流ダイオード４は、非検出時に二線式センサ回路１５の漏れ電流を決定するものである。信号端子１８とコモン端子１９との間には、サージ電圧対策用のツェナーダイオード５が接続されている。
【００４２】
図２に示されるように、第１のトランジスタ９のエミッタ端子−ベース端子間には、第１の電流制限抵抗６及び外部補償用コンデンサ８が並列に接続されている。第１の電流制限抵抗６は、オペアンプ１７のの出力インピーダンス値を高く維持して、漏れ電流を防止するための役割を果たしている。なお、前記第２の電流制限抵抗７もこれを補佐するような役割を果たしている。また、前記コンデンサ８は、二線式センサ回路１５の外部雑音を補償するとともに、第１のトランジスタ９のスイッチング遅れを短縮するように作用する。
【００４３】
このように構成された二線式センサ回路１５では、ブリッジ回路１６の非検出時には、定電流ダイオード４により漏れ電流が決定されるようになっている。また、ブリッジ回路１６の検出時には、第２のトランジスタ１０のベース端子−エミッタ端子間電圧、発光ダイオード３の順電圧、第１のトランジスタ９のコレクタ端子−エミッタ端子間電圧によって検出信号の出力電圧が決定されるようになっている。また、両端子１８，１９は、負荷としての図示しないＰＣ（プログラマブルコントローラ）に接続される。よって、二線式センサ回路１５による検出結果がＰＣ側に入力されるようになっている。
【００４４】
ところで、所定の残留電圧値ＶOFF に対する第１の電流制限抵抗６の好適値は、以下のような計算により求めることができる。ここで、計算の便宜を図るために、第１の電流制限抵抗６の抵抗値を「Ｒ1 」で表わし、第２の電流制限抵抗７の抵抗値を「Ｒ2 」で表わす。第１のトランジスタ９のベース端子にかかる電圧をＶB とすると、Ｌｏｗレベル出力時におけるその値は、残留電圧値ＶOFF ＝約０．６ボルトとしたときには次の式（１）で表わされる。
【００４５】
0003811255.tif 000002
第１のトランジスタ９は、ベース端子−エミッタ端子間に約０．６ボルトの電圧が加わったときにオンする。しかし、トランジスタ９の規格にはある程度ばらつきがあるため、０．６ボルト以下であってもオンする可能性がある。従って、安全を見越してＶB ＝０．３ボルトとして前式（１）の計算を続けると、次式（２），（３）のようになる。
【００４６】
０．３＝０．６Ｒ1 ／（Ｒ1 ＋Ｒ2 ）                        …（２）
０．３Ｒ1 ＋０．３Ｒ2 ＝０．６Ｒ1                         …（３）
即ち、Ｒ1 ＝Ｒ2 が成立する。よって、例えばＲ2 を１０ｋΩに設定したとききには、ＶB が０．３ボルトよりも小さくなる値、つまりＲ1 ≦１０ｋΩに設定されることが望ましいことがわかる。
【００４７】
その他、本実施形態において使用される各電子部品の規格の好適例の１つを以下に箇条書きで示す。
・ＭＲセンサパッケージ２；  Ｖcc＝３Ｖ〜３０Ｖ，
・定電流ダイオード４；  ＩF ＝０．６０ｍＡ〜０．９２ｍＡ（−１０℃〜＋６０℃）
・発光ダイオード３；  ＩF ＝３０ｍＡ以上，ＶF ＝１．７５Ｖ（ＩF ＝２０ｍＡ以内）
・ツェナーダイオード５；  Ｖz ＝３６Ｖ（Ｉz ＝２ｍＡ）
・第１のトランジスタ９；  ＮＰＮ型，ＶCED ＝５０Ｖ以上，Ｉc ＝１５０ｍＡ以上，ｈＦＥ＝８２０以上
・第２のトランジスタ１０；  ＰＮＰ型，ＶCED ＝５０Ｖ以上，Ｉc ＝１００ｍＡ以上，ｈＦＥ＝８５以上
・第１の電流制限抵抗６；  １０ｋΩ，１／１６Ｗ
・第２の電流制限抵抗７；  １０ｋΩ，１／１６Ｗ
・コンデンサ８；  ０．０１μＦ，定格電圧５０Ｖ
さて、以下に本実施形態において特徴的な作用効果を列挙する。
【００４８】
（イ）本実施形態のシリンダスイッチでは、オペアンプ１７の出力端子側にあるのは第１のトランジスタ９の１つのみである。この点が、複数のトランジスタからなるダーリントン接続回路を用いた従来構成と大きく異なっている。ゆえに、従来構成と比べて内部電圧降下値が確実に小さくなる。ちなみに、同規格の部品を用いて図１０の回路を構成したとき内部電圧降下値が約４ボルトになるのに対し、本実施形態ではそれが約３ボルトになることが確認されている。このように負荷であるＰＣ側の低消費電力化が達成される結果、ＰＣ側にかかる電圧分が最低駆動電圧を下回るようなことも回避される。このため、二線式センサ回路１５側からのオン信号がＰＣ側に正確に伝達されなくなるおそれもなくなり、負荷側の選択範囲が確実に広くなる。従って、汎用性に富んだものとすることができる。
【００４９】
（ロ）このシリンダスイッチ１では、第１のトランジスタ９のベース端子−エミッタ端子間に第１の電流制限抵抗６を並列に接続している。ゆえに、バイポーラ型のオペアンプ１７を使用した場合であっても、信号端子（Vcc ）１８−コモン端子（GND ）１９間の出力インピーダンス値が高く維持され、漏れ電流が防止される。従って、ダーリントン接続回路を省略したとしても、オペアンプ１７の出力インピーダンス値が下がる心配はない。よって、残留電圧のもたらす漏れ電流に起因して、非検出時に発光ダイオード３が点灯してしまうこともない。このため、二線式センサ回路１５の動作が安定化し、信頼性も向上する。
【００５０】
（ハ）このシリンダスイッチ１では、第１のトランジスタ９のベース端子−エミッタ端子間に外部雑音補償用コンデンサ８を並列に接続している。ゆえに、同コンデンサ８が二線式センサ回路１５の外部雑音を補償するとともに、第１のトランジスタ９のスイッチング遅れを短縮するように作用する。そのため、第１のトランジスタ９の動作が安定化し、信頼性も向上する。
【００５１】
（ニ）このシリンダスイッチ１では、ブリッジ回路１６とオペアンプ１７とをパッケージ化してなるＭＲセンサパッケージ２を用いている。このため、それらを個々の電子部品により構成する場合に比べて、確実に組み立ての省力化を図ることができる。しかも、部品点数の削減を達成することができる。
［第２の実施形態］
次に、図４に基づいて実施形態２の二線式センサ回路２１を説明する。なお、実施形態１と共通の部材には同じ番号を付し、その詳細な説明は省略する。
【００５２】
図４に示されるように、この二線式センサ回路２１は、実施形態１の回路構成にさらにツェナーダイオード２２を加えたものとなっている。ツェナーダイオード２２のカソード端子は、発光ダイオード３のアノード端子に接続されている。同ツェナーダイオード２２のアノード端子は、発光ダイオード３のカソード端子に接続されている。従って、いわばツェナーダイオード２２による分流回路が発光ダイオード３に形成された状態となっている。前記実施形態１と同じ電子部品を使用した回路構成の場合、ツェナーダイオード２２の規格をＶz ＝２．２Ｖ（Ｉz ＝５ｍＡ）程度にすることが好ましい。
【００５３】
さて、本実施形態において特徴的な作用効果を列挙する。
（イ）以上のように構成された二線式センサ回路２１を含むシリンダスイッチ１も、実施形態１にて列挙した各効果イ〜ニを奏することはいうまでもない。
【００５４】
（ロ）さらに、上記のような分流回路を備えるこの実施形態では、実施形態１の回路構成に比べて大きな負荷電流を通電することができる。ゆえに、ＰＣ等のような小電流の負荷のみならず、リレー等のような大電流の負荷も接続可能な二線式センサ回路２１を実現することができる。よって、その意味において負荷側の選択範囲が広くなり、さらなる汎用性の向上が図られる。
【００５５】
また、スイッチングダイオードを用いて同様の作用効果を得ようとした場合（後述する実施形態３）に比べて、部品点数が少なくて済むという利点もある。
［第３の実施形態］
次に、図５に基づいて実施形態３の二線式センサ回路３１を説明する。なお、実施形態１と共通の部材には同じ番号を付し、その詳細な説明は省略する。
【００５６】
図５に示されるように、この二線式センサ回路３１は、実施形態１の回路構成に対し、さらに互いに直列に接続された複数（本実施形態では３個）のスイッチングダイオード３２，３３，３４を加えたものとなっている。もっとも連結数は３個に限定されるわけではないので、２個にしてもよく、４個以上にしてもよい。
【００５７】
最前段（電流流入側）に位置するスイッチングダイオード３２のアノード端子は、発光ダイオード３のアノード端子に接続されている。一方、最後段（電流流出側）に位置するスイッチングダイオード３４のカソード端子は、発光ダイオード３のカソード端子に接続されている。従って、いわば３個のスイッチングダイオード３２，３３，３４による分流回路が発光ダイオード３に形成された状態となっている。前記実施形態１と同じ電子部品を使用した回路構成の場合、各スイッチングダイオード３２，３３，３４の規格を、それぞれＩF ＝５０ｍＡ以上、ＶF ＝０．６Ｖ（ＩF ＝１ｍＡ）程度にすることが好ましい。
【００５８】
さて、本実施形態において特徴的な作用効果を列挙する。
（イ）以上のように構成された二線式センサ回路３１を含むシリンダスイッチ１も、実施形態１にて列挙した各効果イ〜ニを奏することはいうまでもない。
【００５９】
（ロ）さらに、上記のような分流回路を備えるこの実施形態では、実施形態１の回路構成に比べて大きな負荷電流を通電することができる。ゆえに、ＰＣ等のような小電流の負荷のみならず、リレー等のような大電流の負荷も接続可能な二線式センサ回路３１を実現することができる。よって、その意味において負荷側の選択範囲が広くなり、さらなる汎用性の向上が図られる。
［第４の実施形態］
次に、図６，図７に基づいて実施形態４の二線式センサ回路４１を説明する。なお、実施形態１と共通の部材には同じ番号を付し、その詳細な説明は省略する。
【００６０】
図６に示されるように、この二線式センサ回路４１では、実施形態１のＭＲセンサパッケージ２とは異なるＭＲセンサパッケージ４２が使用されている。即ち、ここで使用されるＭＲセンサパッケージ４２は、上記のブリッジ回路１６と、比較器としてのＣ−ＭＯＳ型オペアンプ４３とを構成要素としている。このオペアンプ４３も、ブリッジ回路１６からの検出信号を比較して二値化し、かつ増幅したうえで後段に出力する役割を果たす。
【００６１】
図７には、オペアンプ４３内の回路の一例が示されている。このオペアンプ４３は、複数（同図では１３個）のＣ−ＭＯＳトランジスタＮ11〜Ｎ17，Ｐ11〜Ｐ16を備えている。Ｎ11〜Ｎ17はＮチャンネル型トランジスタであり，Ｐ11〜Ｐ16はＰチャンネル型トランジスタである。その他、同オペアンプ４３は、抵抗Ｒ21〜Ｒ27、コンデンサＣ21、ダイオードＤ21，Ｄ22も備えている。
【００６２】
トランジスタＰ11の絶縁ゲート端子は、抵抗Ｒ21を介して反転入力端子に接続されている。トランジスタＰ12の絶縁ゲート端子は、抵抗Ｒ22を介して非反転入力端子に接続されている。
【００６３】
プラス側電源端子には、各トランジスタＰ13，Ｐ14，Ｐ15，Ｐ16のソース端子及び接合ゲート端子が直に接続されている。トランジスタＮ15については、そのドレイン端子が抵抗Ｒ26を介してプラス側電源端子に接続されている。一方、マイナス側電源端子には、トランジスタＮ11，Ｎ12，Ｎ13，Ｎ14，Ｎ15，Ｎ16，Ｎ17の接合ゲート端子が直に接続されている。なお、トランジスタＮ13，Ｎ14，Ｎ17については、ソース端子がマイナス側電源端子に対して直に接続されている。トランジスタＮ11，Ｎ12，Ｎ16については、ソース端子が抵抗Ｒ23，Ｒ24，Ｒ27を介してマイナス側電源端子に接続されている。そして、トランジスタＮ14，Ｎ15同士の接続点は、出力端子に接続されている。
出力段のＮチャンネル型トランジスタＮ14，Ｎ15は、ゲート端子と他のドレイン端子やソース端子との間での電流の出入りはなく、全くの絶縁状態にある。この点、バイポーラトランジスタと相違している。ゲート端子（即ちバイポーラトランジスタのベース端子に相当する。）に所定の電圧を印加すると、ドレイン端子−ソース端子間がメカ的接点と同様にオン・オフする。ただし、その間に電圧降下が起こらないことが特徴的である。
【００６４】
従って、このオペアンプ４３をコンパレータとして用いた場合には、次のように動作する。Ｈｉレベル出力時には、トランジスタＮ15がオンになりかつトランジスタＮ14がオフになる。この場合、＋Ｖと同じ電圧が判定信号ＶSEとして出力端子に発生する。逆にＬｏｗレベル出力時には、トランジスタＮ14，Ｎ15がともにオンになる。この場合、−Ｖと同じ電圧が出力端子に発生する。従って、−Ｖが０ボルトであれば、Ｌｏｗレベル出力時の残留電圧値ＶOFF も同じく０ボルトとなる。即ち、残留電圧が全く発生しなくなる。
【００６５】
以上のことから、本実施形態の二線式センサ回路４１では、第１の電流制限抵抗６が省略されている。
さて、本実施形態において特徴的な作用効果を列挙する。
【００６６】
（イ）以上のように構成された二線式センサ回路４１を含むシリンダスイッチ１も、実施形態１と基本構成を共通とすることから、実施形態１にて列挙した効果イ及び効果ハを奏することはいうまでもない。
【００６７】
（ロ）また、この実施形態で使用しているＭＲセンサパッケージ４２は、複数のＣ−ＭＯＳトランジスタＮ11〜Ｎ17，Ｐ11〜Ｐ16を構成要素としている。そのため、上述した同トランジスタＮ11〜Ｎ17，Ｐ11〜Ｐ16の特性上、非検出時におけるオペアンプ４３の出力レベルは０Ｖとなる。従って、そもそも残留電圧が発生することがなく漏れ電流も生じない。このため、ダーリントン接続回路を省略したとしても、非検出時に発光ダイオード３が点灯してしまうことはない。
【００６８】
（ハ）本実施形態のＭＲセンサパッケージ４２は、ブリッジ回路１６を構成する部品群と、Ｃ−ＭＯＳ型オペアンプ４３を構成する部品群とを１つにパッケージ化してなるものである。ゆえに、それらを個々の電子部品により構成する場合に比べて、確実に組み立ての省力化を図ることができる。しかも、部品点数の削減を達成することができる。
【００６９】
（ニ）また、ＭＲセンサパッケージ４２は、いわば増幅部を持つ比較器としてのオペアンプ４３を備えている。従って、二値化信号が増幅されたうえで第１のトランジスタ９に出力されるため、増幅部を持たない単なる比較器と比べて確実に感度が高くなるという利点がある。
【００７０】
（ホ）勿論、この構成であると第１の電流制限抵抗６が不要になることにより、その分だけ実施形態１に比べて部品点数が少なくて済む。よって、低コスト化を図ることができる。
【００７１】
なお、本発明は上記実施形態に限定されることはなく、例えば次のような別の形態に変更することが可能である。
◎  図８に示される別例の二線式センサ回路５１のように、実施形態２の回路構成から発光ダイオード３を省略してもよい。この場合、ツェナーダイオード２２は、省略された発光ダイオード３の順方向電圧と同程度のツェナー電圧を発生させるものがよい。同様に、図９に示される別例の二線式センサ回路６１のように、実施形態３の回路構成から発光ダイオード３を省略してもよい。これらの構成であると、発光を嫌うような環境下での使用（例えば写真用フィルム製造設備などでの使用）に適したものとすることができる。
【００７２】
◎  実施形態２，３や図８，９の別例の回路構成において、Ｃ−ＭＯＳ型オペアンプ４３を用いるとともに、第１の電流制限抵抗６を省略した構成とすることも可能である。
【００７３】
◎  実施形態１等のオペアンプ１７や実施形態３のオペアンプ４２に代えて、単なるコンパレータ（比較器）を用いた構成を採ることも許容される。
◎  ＭＲ素子１６ａ，１６ｃに代えて、例えばホール素子やピックアップコイル等のような磁気に反応するその他の検出素子を用いてもよい。また、磁気以外のものに反応する検出素子を用いてブリッジ回路１６を構成することも可能である。
【００７４】
◎  外部雑音補償用コンデンサ８は、使用環境に応じて省略されてもよい。このようにすると、部品点数のさらなる削減にもつながる。
◎  信号ケーブル１３のリード線の本数は実施形態１のように必ずしも２本に限定されることはなく、例えば３本、４本、５本、６本、７本等にすることができる。例えば、リード線の数が３本のときには、そのうちの２本を回路基板１１の一方側面にはんだ付けし、かつ残りの１本を回路基板１１の他方側面にはんだ付けすればよい。このような接続方法を採ったときであっても、回路基板１１を信号ケーブル１３の中心軸線上に配置することができる。もっとも、リード線が奇数でなくて偶数である場合、回路基板１１の表面側に接合されるリード線の本数及び裏面側に接合されるリード線の本数を同数にするほうがより好ましい。
【００７５】
◎  本発明は、エアシリンダ以外の流体圧アクチュエータ（例えばロータリアクチュエータなど）に用いられる二線式センサ回路として具体化されてもよい。勿論、検出機能が必要とされる他の装置のセンサ回路としても広く適用可能されることが可能である。
【００７６】
ここで、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
（１）  請求項１乃至５のいずれか１項において、前記比較器の出力端子と前記第１のトランジスタのベース端子とは電流制限抵抗を介して接続されていることを特徴とする二線式センサ回路。
【００７７】
（２）  請求項１乃至５のいずれか１項において、前記第１のトランジスタのエミッタ端子−ベース端子間に接続された前記電流制限抵抗の抵抗値は、前記比較器の出力端子と前記第１のトランジスタのベース端子との間に接続された前記電流制限抵抗の抵抗値以下に設定されることを特徴とする二線式センサ回路。この構成であると、規格にばらつきがあるトランジスタを用いた場合でも、確実に誤動作を防止することができる。
【００７８】
（３）  請求項１乃至５のいずれか１項において、残留電圧値が約０．６Ｖである場合、前記第１のトランジスタのエミッタ端子−ベース端子間に接続された前記電流制限抵抗の抵抗値は１０ｋΩに設定され、前記比較器の出力端子と前記第１のトランジスタのベース端子との間に接続された前記電流制限抵抗の抵抗値は１０ｋΩ以下に設定されることを特徴とする二線式センサ回路。この構成であると、規格にばらつきがあるトランジスタを用いた場合でも、確実に誤動作を防止することができる。
【００７９】
（４）  請求項１または２において、前記発光ダイオードに代えて発光しないダイオードを使用するとともに、同ダイオードの端子を前記第１のトランジスタのコレクタ端子及び前記第２のトランジスタのベース端子の間に接続したことを特徴とする二線式センサ回路。この構成であると、発光を嫌うような環境下での使用に適したものとすることができる。
【００８０】
（５）  請求項１または２において、前記発光ダイオードに代えてツェナーダイオードを使用するとともに、そのアノード端子を前記第１のトランジスタのコレクタ端子に接続し、かつそのカソード端子を前記第２のトランジスタのベース端子に接続したことを特徴とする二線式センサ回路。この構成であると、発光を嫌うような環境下での使用に適したものとすることができる。
【００８１】
（６）  請求項１または２において、前記発光ダイオードに代えて互いに直列に接続された複数のスイッチングダイオードを使用するとともに、前記複数のスイッチングダイオードのうち最後段に位置するスイッチングダイオードのカソード端子を前記第１のトランジスタのコレクタ端子に接続し、かつ最前段に位置するスイッチングダイオードのアノード端子を前記第２のトランジスタのベース端子に接続したことを特徴とする二線式センサ回路。この構成であると、発光を嫌うような環境下での使用に適したものとすることができる。
【００８２】
（７）  請求項６または７において、表面実装用の部品形態を備えることを特徴とする二線式センサ回路。この構成であると、ピン挿入実装用の部品形態を採用したときよりも、パッケージ全体の小型化を達成することができる。
【００８３】
（８）  請求項１乃至５のいずれか１項に記載の二線式センサ回路を備えたシリンダスイッチ。この構成であると、例えばピストンの位置検出に使用した場合に、ストロークにおけるピストンの位置を確実にかつ高い信頼性で検出することができる。
【００８４】
（９）  電子部品が実装された回路基板と、複数本のリード線を有する信号ケーブルとを備え、前記回路基板の導電部分に対して前記各リード線が接合されているシリンダスイッチにおいて、
前記信号ケーブルの外径と前記回路基板の横幅とを略等しく設定するとともに、前記信号ケーブルの中心軸線上に前記回路基板を配置すべく、前記複数のリード線のうちの少なくとも１つを前記回路基板の表面側に接合し、かつ残りのリード線を前記回路基板の裏面側に接合したことを特徴とするシリンダスイッチ。この構成であると、信号ケーブルと回路基板との寸法が合致するため、全体の小型化を図ることができる。また、回路基板が複数のリード線間にいわば挟持された状態で配置される結果、強度の向上を図ることができる。勿論、強度が向上することで結果的に信頼性も向上する。
【００８５】
（１０）  技術的思想９において、前記リード線が偶数である場合、前記回路基板の表面側に接合されるリード線の本数及び裏面側に接合されるリード線の本数を同数にすることを特徴とするシリンダスイッチ。この構成であると、同数のリード線によって回路基板が表裏両面側から均等に保持されるため、よりいっそう強度の向上を図ることができる。
【００８６】
（１１）  技術的思想９，１０において、前記回路基板上には請求項１乃至５、技術的思想１乃至５のいずれか１つに記載の二線式センサ回路が構成されていることを特徴とするシリンダスイッチ。
【００８７】
（１２）  技術的思想９，１０において、前記回路基板上には請求項６または７のＭＲセンサパッケージが実装されていることを特徴とするシリンダスイッチ。
【００８８】
なお、本明細書中において使用した技術用語を次のように定義する。
「流体圧アクチュエータ：  窒素、酸素、アルゴン、二酸化炭素、水素、それらの混合物である空気等といった気体や、水、アルコール、油等の液体などの流体を駆動源としたアクチュエータを指し、例えばエアシリンダなどがある。」
【００８９】
【発明の効果】
以上詳述したように、請求項１に記載の発明によれば、残留電圧に起因して非検出時に発光ダイオードが点灯することがなく、しかも負荷側の選択範囲が広い二線式センサ回路を提供することができる。
【００９０】
請求項２に記載の発明によれば、残留電圧に起因して非検出時に発光ダイオードが点灯することがなく、しかも負荷側の選択範囲が広く、さらに部品点数が少なくて済むので低コストな二線式センサ回路を提供することができる。
【００９１】
請求項３，４に記載の発明によれば、負荷側の選択範囲をより広くすることができる。
請求項５に記載の発明によれば、第１のトランジスタの動作が安定化することで、信頼性の向上を図ることができる。
【００９２】
請求項６に記載の発明によれば、組み立ての省力化や部品点数の削減等を図ることができる。
【００９３】
請求項７に記載の発明によれば、請求項６の発明の効果に加え、確実に高感度化を図ることができる。
【図面の簡単な説明】
【図１】（ａ）は実施形態１の二線式センサ回路を有するシリンダスイッチの一部省略平面図、（ｂ）は同じくその一部省略正面図、（ｃ）は同じくその一部省略底面図。
【図２】実施形態１の二線式センサ回路を示す回路図。
【図３】図２の二線式センサ回路の備えるバイポーラ型オペアンプの内部を概略的に示した回路図。
【図４】実施形態２の二線式センサ回路を示す回路図。
【図５】実施形態３の二線式センサ回路を示す回路図。
【図６】実施形態４の二線式センサ回路を示す回路図。
【図７】図６の二線式センサ回路の備えるＣ−ＭＯＳ型オペアンプの内部を概略的に示した回路図。
【図８】別例の二線式センサ回路を示す回路図。
【図９】別例の二線式センサ回路を示す回路図。
【図１０】従来の二線式センサ回路を示す回路図。
【符号の説明】
３…発光ダイオード、４…定電流ダイオード、５…ツェナーダイオード、６，７…電流制限抵抗、８…外部雑音補償用コンデンサ、９…第１のトランジスタ、１０…第２のトランジスタ、１５，２１，３１，４１，５１，６１…二線式センサ回路、１６…ブリッジ回路、１６ａ…検出素子としてのＭＲ素子、１７…比較器としてのバイポーラ型オペアンプ、１８…信号端子、１９…コモン端子、３２，３３，３４…スイッチングダイオード、４２…ＭＲセンサパッケージ、４３…比較器としてのＣ−ＭＯＳ型オペアンプ、Ｑ11〜Ｑ17…バイポーラトランジスタ、Ｎ11〜Ｎ17，Ｐ11〜Ｐ16…Ｃ−ＭＯＳトランジスタ。
【図１】
0003811255.tif 000003
【図２】
0003811255.tif 000004
【図３】
0003811255.tif 000005
【図４】
0003811255.tif 000006
【図５】
0003811255.tif 000007
【図６】
0003811255.tif 000008
【図７】
0003811255.tif 000009
【図８】
0003811255.tif 000010
【図９】
0003811255.tif 000011
【図１０】
0003811255.tif 000012