(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に、
前記半導体基板の一方の面に露出させて形成してなる前記半導体基板とは反対型の第２導電型の第１の導電領域と、
前記一方の面に露出させると共に前記第１の導電領域内に配列して形成してなるＮ個（Ｎ≧２）の第１導電型の第２の導電領域と、
前記第２の導電領域を貫通するように形成してなる第２導電型の第３の導電領域と、
前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第４の導電領域と、
前記他方の面に露出させると共に前記第４の導電領域内に配列して形成してなるＮ個の第１導電型の第５の導電領域と、
前記第５の導電領域を貫通するように形成してなる第２導電型の第６の導電領域を設けてなる双方向型二端子サイリスタにおいて、
前記一方の面に露出させると共に前記第１の導電領域内に前記第２の導電領域と交互に配置され、且つ前記半導体基板を平面的に見たときに前記第６の導電領域と重なり合うように形成してなる第１導電型の第７の導電領域と、
前記他方の面に露出させると共に前記第４の導電領域内に前記第５の導電領域と交互に配置され、且つ前記半導体基板を平面的に見たときに前記第３の導電領域と重なり合うように形成してなる第１導電型の第８の導電領域を有し、
前記第２の導電領域と前記第５の導電領域とは、前記半導体基板を平面的に見たときに交互に配置され、且つ互いに接した状態に配置されてなることを特徴とする双方向型二端子サイリスタ。
【請求項２】
前記第２の導電領域と前記第５の導電領域とは、前記半導体基板を平面的に見たときに交互に配置され、且つ部分的に重なり合うように形成してなることを特徴とする請求項１に記載の双方向型二端子サイリスタ。
【請求項３】
前記第２の導電領域と前記第５の導電領域とが同一形状かつ同一面積であることを特徴とする請求項１乃至請求項２に記載の双方向型二端子サイリスタ。
【請求項４】
前記第３の導電領域と前記第６の導電領域とが同一形状かつ同一面積であることを特徴とする請求項１乃至請求項２に記載の双方向型二端子サイリスタ。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、サイリスタ、特に異常電圧又は異常電流から電子回路系を保護するサージ防護素子等に用いる双方向型二端子サイリスタに関するものである。
【０００２】
【従来の技術】
双方向型二端子サイリスタは、電話回線などの通信回線に発生した異常電圧や異常電流から電子回路を保護するサージ防護素子として、通信業界等で幅広く用いられている。
【０００３】
図２は、従来技術に係る双方向型二端子サイリスタを示す断面図である。図２において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、５１はＰＮＰＮ構造、１００は半導体基板である。また、図４は、図２に示した双方向型二端子サイリスタの単位サイリスタの等価回路図である。
【０００４】
半導体基板１００は、Ｐ型の導電型を有するものである。第１Ｎ型導電領域２及び第２Ｎ型導電領域３は、半導体基板１００内部に不純物拡散によって形成され、Ｎ型の導電型を有するものである。第１Ｐ型導電領域４，５，６及び第２Ｐ型導電領域７，８，９は、半導体基板１００内部に不純物拡散によって形成され、Ｐ型の導電型を有するものである。第１電極１０及び第２電極１１は、半導体基板１００の両主面に形成された電極である。（以下の説明において、第１電極１０を形成した面を第１主面、第２電極１１を形成した面を第２主面とする。）
【０００５】
ここで、第１電極１０は、第１Ｎ型導電領域２と第１Ｐ型導電領域４，５，６の双方と電気的に接続される。なお、半導体基板１００の、以上説明した各導電領域を形成しなかった領域は、半導体基板導電領域１となる。また、第２電極１１は、第２Ｎ型導電領域３と第２Ｐ型導電領域７，８，９の双方と電気的に接続される。第１電極１０及び第２電極１１から見た電気的特性が同一になるように、全体の構造を点対称とするのが一般的である。なお、図２に示した双方向型二端子サイリスタの単位サイリスタ５１の等価回路図は、図４に示すものとなる。
【０００６】
前記した双方向型二端子サイリスタにおいて、第１主面側を第２主面側に対して正の電位とする電圧の印加方向を順方向、第１主面側を第２主面側に対して負の電位とする電圧の印加方向を逆方向とする。図３は、図２に示した双方向型二端子サイリスタの順方向の電気的特性を示すグラフである。図３に示すように、順方向においては、第１Ｐ型導電領域４，５，６をエミッタ、第１Ｎ型導電領域２をベース、半導体基板導電領域１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導電領域３をエミッタ、半導体基板導電領域１をベース、第１Ｎ型導電領域２をコレクタとするＮＰＮトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。
【０００７】
すなわち、最初オフ状態にあった図２の双方向型二端子サイリスタにおいて、第１電極１０と第２電極１１に印加される電圧が、ブレークオ−バー電圧Ｖｂに達すると雪崩降伏あるいはパンチスルーにより、逆バイアス状態にある第１Ｎ型導電領域２と半導体基板導電領域１の境界及び当該境界近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のＰＮＰトランジスタのベースと前記のＮＰＮトランジスタのコレクタが共通の第１Ｎ型導電領域２であるため、サイリスタが点弧してオン状態へ遷移する。なお、構造が上下で対称であることから逆方向においても全く同様な動作が行なわれる。
【０００８】
以上のように、図２に示す従来技術に係る双方向型二端子サイリスタは、ＰＮＰＮ構造５１が３つ並列動作することによってサージ電流の分流を図り、破壊に繋がる発熱を抑制してサージ耐量を高めるものであり、サイリスタ動作するＰＮＰトランジスタとＮＰＮトランジスタのうちＰＮＰトランジスタがマルチエミッタ構造となっているため、従来のようなシングルエミッタ，シングルベース，シングルコレクタからなるトランジスタを単純に並列動作させるものとは異なるという技術的特徴がある。
【０００９】
なお、ＰＮＰＮ構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行することは周知の事実であるので、ここでは内部動作のより詳細な説明については省略する。
【００１０】
以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Ｖｂでサージ電圧を抑圧するが、雷誘導サージのようにかなり速い電気的サージに対してもその応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾い易いところでは殆ど利用されている状況にある。
【００１１】
また、半導体基板で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。
【００１２】
ところが、このような利点を有する前記した従来技術に係る双方向型二端子サイリスタにおいても、どのような電気的サージに対してもサージ電圧を抑圧出来るわけではなく、雷誘導サージのような非常に時間変化の大きいサージに対してはおのずと限界があり、そのサージに十分速く応答出来ず、素子内で電流の集中が生じて局所的に高温となり、素子が部分的に溶解する場合がある。これは１つの要因として、エミッタの分割数が多くなればなるほど、単位サイリスタに流れる電流が小さくなって点弧しにくくなるためである。
【００１３】
そこで、時間変化の大きいサージに対する対策の１つとして、本件の発明者らによって既に発明された双方向型二端子サイリスタがある。図５は、本件の発明者らによる双方向型二端子サイリスタを示す断面図である。図５において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、５２はＰＮＰＮ構造、１００は半導体基板である。また、図６は、図５に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。
【００１４】
図５に示されるように、第１主面側の第１Ｐ型導電領域４，５，６と第２主面側の第２Ｐ型導電領域７，８，９は、それぞれ分割して形成されており、さらに半導体基板１００を平面的に見て第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を部分的に重ねている。この構成によって、図６の回路モデルで示される単位サイリスタを並列に形成し、各単位サイリスタにサージ電流の分流を図り、内部温度の上昇を抑制したものである。この構造によれば、トランジスタが１つ追加されたのと同じ効果がある。従って、各単位サイリスタが点弧動作し易くなるため、サージ電流が流れたときの応答が改善され、図２に示した従来構造のサイリスタより優れた効果があることなどが確認されている。
【００１５】
しかしながら、図５に示されるような構造では、図２に示される従来構造のものより各単位サイリスタが点弧しやすい構造になっているとはいえ、各単位サイリスタの特性に製造上のばらつきが生じることがある。このばらつきによって、サージ電流が１つの単位サイリスタに集中して当該単位サイリスタが点弧するような場合、点弧後も電流が当該サイリスタに集中する。従って、残りの単位サイリスタには電流が分流されず、サージ耐量が必ずしも期待したほど十分には大きくならないことがあるという問題が残る。係る問題は、図２に示される従来構造についても言えることであるが、これを改善するためには、マルチエミッタの拡散ばらつきを抑制すればよい。そのための手段として、本件の発明者らによって発明されたマルチエミッタにショートエミッタ構造を採用したサイリスタがある。
【００１６】
図７は、本件の発明者らによるショートエミッタ構造を有する双方向型二端子サイリスタを示す断面図である。図７において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１３，１４，１５，１６，１７は孔状導電領域、１８，１９，２０，２１は絶縁体、１００は半導体基板である。
【００１７】
図７に示されるように、第１主面側の第１Ｐ型導電領域４，５，６と第２主面側の第２Ｐ型導電領域７，８，９にそれぞれ孔状導電領域１２，１３，１４及び孔状導電領域１５，１６，１７を設けている。、ブレークオーバー電圧は殆ど変更せずに、同一の保持電流を有する双方向型二端子サイリスタを得るには、エミッタを深くしなければならない。単純な拡散モデルではよく知られているように、同一温度で不純物拡散を行う場合、時間の平方根に比例して拡散が広がるため、深い拡散を行うほど時間がかかり、それだけ拡散のばらつきが低減される。従って、図７に示されるショートエミッタ構造を採用した場合、拡散工程が長くなるという問題が残るものの、エミッタ間の拡散ばらつきを抑制し易いので、各単位サイリスタの並列動作が安定して行えるという利点がある。
【００１８】
しかしながら、孔状導電領域１２，１３，１４，１５，１６，１７を形成してショートエミッタ構造を設けたことで、第１主面側から第２主面側に向かってサイリスタを見た場合、ＰＮＰＮ構造とならない領域を僅かながら形成してしまう結果となり、そのため入力電流の種類によっては点弧動作が遅れてサージ耐量の低下に繋がる場合があるという問題があった。すなわち、図７に示されるショートエミッタ構造を有する双方向型二端子サイリスタでは、従来構造のものよりエミッタの拡散ばらつきを低減し易くなる利点がある一方、製造上のばらつきを完全に消滅させることは出来ない。
【００１９】
従って、必ずしも点弧動作が理想通りに行なわれず、点弧動作が遅い場合に電圧の低下がその分遅くなり、半導体基板１００を平面的に見たときにショートエミッタ構造内、又はその近傍で電流が集中する場合があるという問題がある。これは、サージ耐量の小さなサイリスタを調べると、例えば図７に示した構造で言うと、孔状導電領域１２，１３，１４，１５，１６，１７のいずれかで電流の集中した痕跡が観察されるということである。
【００２０】
【発明が解決しようとする課題】
本発明は、ショートエミッタ構造を有するマルチエミッタ型の二端子サイリスタを更に改良して、製造上のばらつきなどによって点弧動作が遅いような場合において、サージ耐量の低下を防止することを目的としている。
【００２１】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、第１導電型の半導体基板に、前記半導体基板の一方の面に露出させて形成してなる前記半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させると共に前記第１の導電領域内に配列して形成してなるＮ個（Ｎ≧２）の第１導電型の第２の導電領域と、前記第２の導電領域を貫通するように形成してなる第２導電型の第３の導電領域と、前記半導体基板の、前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第４の導電領域と、前記他方の面に露出させると共に前記第４の導電領域内に配列して形成してなるＮ個の第１導電型の第５の導電領域と、前記第５の導電領域を貫通するように形成してなる第２導電型の第６の導電領域を設けてなる双方向型二端子サイリスタにおいて、前記一方の面に露出させると共に前記第１の導電領域内に前記第２の導電領域と交互に配置され、且つ前記半導体基板を平面的に見たときに前記第６の導電領域と重なり合うように形成してなる第１導電型の第７の導電領域と、前記他方の面に露出させると共に前記第４の導電領域内に前記第５の導電領域と交互に配置され、且つ前記半導体基板を平面的に見たときに前記第３の導電領域と重なり合うように形成してなる第１導電型の第８の導電領域を有し、前記第２の導電領域と前記第５の導電領域とは、前記半導体基板を平面的に見たときに交互に配置され、且つ互いに接した状態に配置されてなることを特徴とするものとした。
【００２２】
前記した構成においては、順方向電圧が印加された場合、半導体基板を平面的に見て、第２導電型の第１の導電領域、第１導電型の半導体基板、第２導電型の第４の導電領域で構成される１つのトランジスタに、第１導電型の第８の導電領域が追加されたＰＮＰＮ構造となり、たとえ完全な点弧をしないとしても、従来の構造より点弧特性に近い負性特性を示すようになる。従って、標準よりも点弧動作が遅くなっても、ＰＮＰＮ構造に印加される電圧がブレークオーバー電圧より小さくなり易いため、損失が低減され易く破壊しにくくなる。なお、第２導電型の第３の導電領域は１つの第２導電領域内において複数設けることも出来る。更に、第２導電型の第６の導電領域は１つの第５導電領域内において複数設けることも出来る。
【００２３】
また、前記の構成において、前記第２の導電領域と前記第５の導電領域とは、前記半導体基板を平面的に見たときに交互に配置され、且つ部分的に重なり合うように形成することも出来る。
【００２４】
更に、前記の構成において、前記第２の導電領域と前記第５の導電領域とが同一形状かつ同一面積であるようにすることも出来る。
【００２５】
くわえて、前記の構成において、前記第３の導電領域と前記第６の導電領域とが同一形状かつ同一面積であるようにすることも出来る。
【００２６】
【発明の実施の形態】
以下に、本発明の第１の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図１において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１３，１４，１５，１６，１７は孔状導電領域、１８，１９，２０，２１は絶縁体、４０，４１，４２は第３Ｐ型導電領域、４３，４４，４５は第４Ｐ型導電領域、１００は半導体基板である。
【００２７】
図１に示されるように、本発明の第１の実施の形態に係る双方向型二端子サイリスタは、双方向で電気的特性が対称となるように形成している。すなわち、Ｐ型の半導体基板１００に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。また、第１Ｎ型導電領域２内に３つの第１Ｐ型導電領域４，５，６及び第３Ｐ型導電領域４０，４１，４２を形成している。また、第２Ｎ型導電領域３内に３つの第２Ｐ型導電領域７，８，９及び第４Ｐ型導電領域４３，４４，４５を形成している。
【００２８】
更に、第１Ｐ型導電領域４，５，６及び第３Ｐ型導電領域４０，４１，４２は、相対向する第２Ｐ型導電領域７，８，９及び第４Ｐ型導電領域４３，４４，４５と点対称になるように且つ等間隔に形成する。また、第１Ｐ型導電領域４，５，６を貫通するように孔状導電領域１２，１３，１４を形成する。同様に、第２Ｐ型導電領域７，８，９を貫通するように孔状導電領域１５，１６，１７を形成する。ここで、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を平面的に見て交互に且つ互いに接した状態に配置する。更に、半導体基板１００を平面的に見たときに、第３Ｐ型導電領域４０，４１，４２を孔状導電領域１５，１６，１７と重なるように配置し、第４Ｐ型導電領域４３，４４，４５を孔状導電領域１２，１３，１４と重なるように配置する。
【００２９】
なお、第１Ｐ型導電領域４，５，６、及び第２Ｐ型導電領域７，８，９は、上述した単位サイリスタの特性を均一にするために、全て同一形状で同一面積に形成することが好ましい。同様に、第１Ｐ型導電領域４，５，６の孔状導電領域１２，１３，１４と第２Ｐ型導電領域７，８，９の孔状導電領域１５，１６，１７は、全て同一形状で同一面積に形成することが好ましい。
【００３０】
図１に示される構造においては、サージ防護素子で重要となる保持電流が変わらないようにするために、単位となるサイリスタ構造のベース幅を図２に示した構造とは大きく異ならせる必要がある。すなわち、図１に示される構造においては、ベース深さを変えるとブレークオーバー電圧が変わるため、エミッタを深く拡散させてベース幅を小さくし、保持電流が変わらないようにする。不純物拡散は、深くなればなるほど、拡散が生じにくくなってばらつきが小さくなるため、図１に示される構造では、各単位サイリスタのベース幅のばらつきが小さくなって特性のばらつきを低減出来る。また、孔状導電領域を形成しているので、エミッタを深くしても一定程度の保持電流値（Ｉｈ）が確保出来る。
【００３１】
また、図１に示される構造においては、孔状導電領域１２，１３，１４，１５，１６，１７に相対向する位置に第３Ｐ型導電領域４０，４１，４２及び第４Ｐ型導電領域４３，４４，４５があるため、半導体基板１００を平面的に見たときに、孔状導電領域１２，１３，１４，１５，１６，１７及びその周辺はＰＮＰＮ構造となる。このＰＮＰＮ構造において孔状導電領域１２，１３，１４，１５，１６，１７及びその周辺に過剰な電流が流れると一種の負性抵抗領域となり電圧が低下するため電流集中による局所的な損失が抑制される。すなわち、サージが入力したときに完全な点弧動作はしない状態において、孔状導電領域１２，１３，１４，１５，１６，１７及びその周辺は過剰な電流が流れても、局所的な発熱が生じにくくなってサージ耐量の低下が抑制される。孔状導電領域１２，１３，１４，１５，１６，１７は、点弧動作が完全に終わったときは、電流の導通領域とはならずオン電流面積を小さくすることになるため、第１Ｐ型導電領域４，５，６及び第２Ｐ型導電領域７，８，９を貫通する面積はそれほど大きくしないことが望ましい。
【００３２】
従って、本発明の第１の実施の形態における構造では、各単位サイリスタの特性が揃い易くなると共に、孔状導電領域１２，１３，１４，１５，１６，１７及びその周辺に電流が集中してもその領域での局所的な発熱が抑制され易くなる。これは、局所的な発熱を抑制しつつ電流の分流を理想状態に近づけられることを意味し、過剰な発熱を抑制出来、サージ耐量を向上させることが出来るようになる。
【００３３】
更に、本発明の第２の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図８は、本発明の第２の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図８において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１３，１４，１５，１６，１７は孔状導電領域、１８，１９，２０，２１は絶縁体、４０，４１，４２は第３Ｐ型導電領域、４３，４４，４５は第４Ｐ型導電領域、１００は半導体基板である。
【００３４】
本発明の第２の実施の形態に係る双方向型二端子サイリスタにおいては、第１の実施の形態に係る双方向型二端子サイリスタと基本的な構成要素に違いはないが、半導体基板１００を平面的に見たときに、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を交互に且つ互いに部分的に重なり合うように配置する。第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９との重ね幅は、例えば２．６ｍｍチップの場合、マスク幅２５０μｍに対して、２５μｍ重なるようにすればよく、サージ耐量が数１０％以上向上することなどが確認されている。重なりが大きくなるとオン電流が流れる領域が狭くなるため、マスク幅の５０％未満とする必要がある。従って、これらの重ね幅はあまり大きく出来ないが、サージの種類に応じて適当な重ね幅に変更することが可能である。
【００３５】
孔状導電領域１２，１３，１４，１５，１６，１７は第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を形成するときに使用するマスクパターンに孔状領域に相当する円形のパターンを設けて形成した。孔状導電領域１２，１３，１４，１５，１６，１７は、その断面を円形に形成し、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９の深さの２倍以上とするために直径を３０μｍとした。なお、孔状導電領域１２，１３，１４，１５，１６，１７は、その断面を矩形など他の形状にしてもよい。
【００３６】
本発明の第２の実施の形態に係る双方向型二端子サイリスタでは、点弧動作が終わった後の導通面積が多少小さくなるということはあるが、サージのピーク電流値が比較的小さい場合は、点弧動作が終わった後の導通面積が多少小さくなるということは問題にならず、本発明の第１の実施の形態に係る双方向型二端子サイリスタと同様に各単位サイリスタの特性が揃い易くなる。これと共に、孔状導電領域１２，１３，１４，１５，１６，１７及びその周辺に電流が集中してもその領域での局所的な発熱が抑制され易くなる。これは、局所的な発熱を抑制しつつ電流の分流を理想状態に近づけられることを意味し、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。
【００３７】
更に、本発明の第３の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図９は、本発明の第３の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図９において、１は半導体基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１３，１４，１５，１６，１７，２２，２３，２４，２５，２６，２７，２８，２９，３０，３１は孔状導電領域、１８，１９，２０，２１は絶縁体、４０，４１，４２は第３Ｐ型導電領域、４３，４４，４５は第４Ｐ型導電領域、１００は半導体基板である。
【００３８】
本発明の第３の実施の形態に係る双方向型二端子サイリスタにおいては、第２の実施の形態に係る双方向型二端子サイリスタと基本的な構成要素に違いはないが、半導体基板１００を平面的に見たときに、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を交互に且つ互いに部分的に重なり合うように配置している。このことから、半導体基板１００を平面的に見たときに、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９とが重なり合う領域内に孔状導電領域２２，２３，２４，２５，２６，２７，２８，２９，３０，３１を設定している。ここで、孔状導電領域２２，２３，２４，２５，２６と孔状導電領域２７，２８，２９，３０，３１は半導体基板１００を平面的に見たときに、互いに平面的に見て重ならないように配置する。
【００３９】
図９に示される構造においては半導体基板１００を平面的に見たときに、ベース深さを変えるとブレークオーバー電圧が変わるため、平面的に見た孔状導電領域１２，１３，１４，１５，１６，１７，２２，２３，２４，２５，２６，２７，２８，２９，３０，３１の総面積が大きくなるに従って、エミッタを深く拡散させてベース幅を小さくし、保持電流が変わらないようにする必要がある。不純物拡散は、深くなればなるほど、拡散が生じにくくなってばらつきが小さくなるため、図９に示される双方向型二端子サイリスタでは、図８に示される双方向型二端子サイリスタより更にエミッタを深く拡散させることになり各単位サイリスタの特性のばらつきを更に低減出来る。
【００４０】
半導体基板１００を平面的に見たときに、孔状導電領域１２，１３，１４，１５，１６，１７，２２，２３，２４，２５，２６，２７，２８，２９，３０，３１の総面積が大きくなればなるほど、点弧動作が完全に終わったときは、電流の導通領域とはならずオン電流面積を小さくすることになる。従って、第１Ｐ型導電領域及び第２Ｐ型導電領域を貫通する面積はそれほど大きくしない方がよく、設計の最適値がある。第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９を貫通する導電領域は、半導体基板１００を平面的に見たときに、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９が重なる領域に複数あってもよいし、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９が重ならない領域に複数あってもよい。
【００４１】
本発明の第３の実施の形態に係る双方向型二端子サイリスタでは、点弧動作が終わった後の導通面積が小さくなるということはあるが、製造工程のばらつきが大きな問題となる場合は、点弧動作が終わった後の導通面積が小さくなるということは問題にならず、本発明の第１及び第２の実施の形態に係る双方向型二端子サイリスタと同様に各単位サイリスタの特性が揃い易くなる。これと共に、孔状導電領域１２，１３，１４，１５，１６，１７，２２，２３，２４，２５，２６，２７，２８，２９，３０，３１及びその周辺に電流が集中しても、その領域での局所的な発熱が抑制され易くなる。これは、局所的な発熱を抑制しつつ電流の分流を理想状態に近づけられることを意味し、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。
【００４２】
なお、孔状導電領域、第３Ｐ型導電領域及び第４Ｐ型導電領域の個数は、本発明の第１乃至第３の実施の形態に限られるものではなく、単位サイリスタが複数存在している双方向型二端子サイリスタであれば、他の個数であっても好ましく適用出来る。また、１つの第３Ｐ型導電領域或いは１つの第４Ｐ型導電領域に対して複数の孔状導電領域を相対向するように形成することも可能である。更に、これらの実施の形態において示した各導電領域の導電型を逆にした場合でも適用することが可能である。
【００４３】
【発明の効果】
このように本発明によれば、第２の導電領域及び第５の導電領域からなるエミッタを深く形成し、第２の導電領域及び第５の導電領域内にそれぞれ第３の導電領域導電領域及び第６の導電領域導電領域を形成することにより、複数形成されている各単位サイリスタの特性のばらつきを小さくして、一部の単位サイリスタへの電流集中を防止し易いようにすることが出来る。これと共に、第７の導電領域及び第８の導電領域を追加して、第３の導電領域及び第６の導電領域の配置を工夫したので、単位サイリスタの点弧が遅くなって局所的な発熱が発生することを緩和することが出来る。従って、各単位サイリスタの並列動作の安定化を図り易いと共に、サージが入力したときに局所的な発熱を抑制し易く、従来技術に係るサイリスタよりもサージ耐量を向上させることが出来る。また、製造上のばらつきが構造に反映されにくい構造になっているため、従来技術に係るサイリスタよりも同時点弧が容易になる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【図２】  従来技術に係る双方向型二端子サイリスタを示す断面図である。
【図３】  図２に示した双方向型二端子サイリスタの順方向の電気的特性を示すグラフである。
【図４】  図２に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。
【図５】  本件の発明者らによる双方向型二端子サイリスタを示す断面図である。
【図６】  図５に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。
【図７】  本件の発明者らによるショートエミッタ構造を有する双方向型二端子サイリスタの概略を示す断面図である。
【図８】  本発明の第２の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【図９】  本発明の第３の実施の形態に係る双方向型二端子サイリスタを示す断面図である。
【符号の簡単な説明】
１  半導体基板導電領域
２  第１Ｎ型導電領域
３  第２Ｎ型導電領域
４  第１Ｐ型導電領域
５  第１Ｐ型導電領域
６  第１Ｐ型導電領域
７  第２Ｐ型導電領域
８  第２Ｐ型導電領域
９  第２Ｐ型導電領域
１０  第１電極
１１  第２電極
１２  孔状導電領域
１３  孔状導電領域
１４  孔状導電領域
１５  孔状導電領域
１６  孔状導電領域
１７  孔状導電領域
１８  絶縁体
１９  絶縁体
２０  絶縁体
２１  絶縁体
２２  孔状導電領域
２３  孔状導電領域
２４  孔状導電領域
２５  孔状導電領域
２６  孔状導電領域
２７  孔状導電領域
２８  孔状導電領域
２９  孔状導電領域
３０  孔状導電領域
３１  孔状導電領域
４０  第３Ｐ型導電領域
４１  第３Ｐ型導電領域
４２  第３Ｐ型導電領域
４３  第４Ｐ型導電領域
４４  第４Ｐ型導電領域
４５  第４Ｐ型導電領域
５１  ＰＮＰＮ構造
５２  ＰＮＰＮ構造
１００  半導体基板
【図１】
0003785375.tif 000002
【図２】
0003785375.tif 000003
【図３】
0003785375.tif 000004
【図４】
0003785375.tif 000005
【図５】
0003785375.tif 000006
【図６】
0003785375.tif 000007
【図７】
0003785375.tif 000008
【図８】
0003785375.tif 000009
【図９】
0003785375.tif 000010