(57)【特許請求の範囲】
【請求項１】
ディジタル変調信号をＡＤ変換するため機能を備えたディジタル復調器と、該復調器からの復調データについてエラー検出及びエラー訂正を行うエラー検出訂正器とを備えたディジタル放送用受信回路において、
前記エラー検出訂正器からのエラー検出信号に基づきビットエラーレートを算出するエラーレート算出器と、前記ビットエラーレートをＣ／Ｎ比に変換するエラーレート・Ｃ／Ｎ比変換器を有する電界強度検出回路と、
前記ビットエラーレートが所定値より低くなったことを検出して切換信号を出力する検出感度制御器と、を備え、
前記ディジタル復調器は前記切換信号に応じてＡＤ変換機能の分解能が低下することを特徴とするディジタル放送用受信回路。
【請求項２】
前記エラーレート・Ｃ／Ｎ比変換器は、ビットエラーレートとＣ／Ｎ比との対応関係を予め記憶し、ビットエラーレートをアドレスとして入力し、対応するＣ／Ｎ比をデータとして出力するＲＯＭを備えたことを特徴とする請求項１記載のディジタル放送用受信回路。
【請求項３】
前記エラーレート・Ｃ／Ｎ比変換器は、前記ＡＤ変換器の通常分解能時のエラーレートとＣ／Ｎ比との対応を示す第１変換テーブルと、前記ＡＤ変換器の分解能低下時のエラーレートとＣ／Ｎ比との対応を示す第２変換テーブルとを有し、前記切換信号に応じて第１及び第２の変換テーブルを切り換えることを特徴とする請求項１記載のディジタル放送用受信回路。
【請求項４】
前記ＡＤ変換器は、分解能を低下させるために前記切換信号に応じて出力データの下位ビットを所定値に固定する固定手段を有することを特徴とする請求項１記載のディジタル放送用受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、衛星からのディジタル放送信号を受信する受信回路に係わり、特に、受信信号の電界強度の検出に関する。
【０００２】
【従来の技術】
放送衛星又は通信新衛星を用いたディジタル放送を受信する受信機においては、一般に、アンテナが衛星の方向に正しく向いているかを確認するため、受信信号の電界強度を検出している。今後一つのアンテナで複数の衛星から信号を受信する機会が多くなることが予想され、この場合には、自動的に任意の衛星を選択してアンテナが正しい方向を向いているかモニターするため、電界強度の検出は不可欠になる。
【０００３】
また、移動体に衛星放送受信機を搭載した場合には、自動的にアンテナで追尾する必要があり、この場合も電界強度の検出が不可欠となる。
このような電界強度の検出は、従来、図６に示すような構成で実現されていた。即ち、バンドパスフィルタ１によりＩＦ信号の無信号帯域のノイズレベルを抽出し、レベル検出回路２でＤＣレベルに変換する。更に、このＤＣ信号をログアンプ３を用いて等価的にＣ／Ｎ比特性を出して電界強度を検出していた。
【０００４】
【発明が解決しようとする課題】
従来の電界強度検出は、アナログ回路を用いて実現していたので、素子のばらつきによりＣ／Ｎ比検出特性がずれたり、ログアンプそのものの特性が本来のＣ／Ｎ比特性にそぐわなかったりするため、検出精度に問題があった。このため、最終的にはマイコン等で補正をかけなければならなかった。
【０００５】
【課題を解決するための手段】
本発明は、ディジタル変調信号を復調するディジタル復調器と、該復調器からの復調データについてエラー検出及びエラー訂正を行うエラー検出訂正器とを備えたディジタル放送用受信回路において、前記エラー検出訂正器からのエラー検出信号に基づきビットエラーレートを算出するエラーレート算出器と、算出されたビットエラーレートをＣ／Ｎ比に変換するエラーレート・Ｃ／Ｎ比変換器とより成る電界強度検出回路を有することを特徴とする。
【０００６】
また、本発明は、前記算出されたビットエラーレートが所定値より低くなったことを検出して切換信号を出力する検出感度制御器を更に備えると共に、前記ディジタル復調器は前記切換信号に応じて分解能が低下するＡＤ変換器を有することを特徴とする。
また、本発明では、前記エラーレート・Ｃ／Ｎ比変換器は、前記ＡＤ変換器の通常分解能時のエラーレートとＣ／Ｎ比との対応を示す第１変換テーブルと、前記ＡＤ変換器の分解能低下時のエラーレートとＣ／Ｎ比との対応を示す第２変換テーブルとを有し、前記切換信号に応じて第１及び第２の変換テーブルを切り換えることを特徴とする。
【０００７】
【発明の実施の形態】
図１は、本発明の実施の形態を示すブロック図であり、衛星を用いたディジタル放送用の受信回路を示す。このようなディジタル放送では、通常、ＱＰＳＫやＱＡＭ等の方式でディジタルデータを変調して送信しており、受信回路では、まず、デジタル復調器４で入力されたディジタル変調信号をディジタル復調する。そして、復調されたデータはエラー検出訂正器５に入力され、ここで伝送過程等で生じたエラーが検出され、且つエラーが訂正されて後段の回路へ送出される。
【０００８】
以上の構成は受信回路の基本的構成であり、電界強度の検出のために更に以下のような構成を備えている。
即ち、エラー検出訂正器５からのエラー検出信号をカウントしてビットエラーレートを算出するエラーカウンタ６と、算出したビットエラーレートをＣ／Ｎ比に変換するエラーレート・Ｃ／Ｎ比変換器７とを備え、これらによって電界強度検出回路８を構成している。エラーレート・Ｃ／Ｎ比変換器７は、ビットエラーレートに対するＣ／Ｎ比を予め記憶したＲＯＭで構成され、具体的には図５の実線で示す特性の離散的なデータを記憶している。そして、ビットエラーレートをＲＯＭのアドレスとして入力することにより、対応するＣ／Ｎ比をデータとして出力する。
【０００９】
よって、以上の構成によって、受信したディジタル変調信号のビットエラーレートに対応するＣ／Ｎ比が得られ、受信信号の電界強度の検出が実現される。
ところで、図５の実線の特性を参照すると、算出したビットエラーレートが１０の−８乗程度に低くなるとＣ／Ｎ比の変化が微小になるので、検出限界になってしまう。しかしながら、アンテナが正確に衛星の方向に向いているかを確認するためには、ビットエラーレートが更に低い状態まで検出する必要がある。また、このようにビットエラーレートが低くなると、ビットエラーレートの算出時間そのものも問題となる。例えば、伝送速度５０Ｍｂｐｓのディジタルデータ受信機を想定した場合、ビットエラーレートが１０の−８乗程度では、ビットエラーレートの算出時間は約２秒必要となる。そして、ビットエラーレートの算出時間があまり長くなり過ぎると電界強度検出レスポンスが落ち、アンテナの方向制御がうまくできなくなってしまう。
【００１０】
そこで、本実施形態においては、算出したビットエラーレートが所定値より低くなったときは、見掛け上のエラーレートを落として高いＣ／Ｎ比まで検出できるようにしている。
即ち、図１に示すように、まず、エラーカウンタ６によって算出したビットエラーレートが予め定められた所定値より低いときには切換信号を出力する検出感度制御器９を設ける。また、ディジタル復調器４は、入力信号がアナログ信号であるので、これをＡＤ変換するためのＡＤ変換器４０を内部に備えている。そこで、このＡＤ変換器４０の分解能を、検出感度制御器９からの切換信号により低下させることにより、見掛け上のビットエラーレートを低下させている。このようにすれば、実際のビットエラーレートが測定不可能な程度に低くても、ＡＤ変換器４０の分解能が低下するためエラーが多くなり、見掛け上のビットエラーレートは高くなる。
【００１１】
ＡＤ変換器４０の分解能を低下させたときの見掛け上のビットエラーレートと実際のＣ／Ｎ比との関係は、図５の破線で示す特性となり、この特性におけるビットエラーレートに対するＣ／Ｎ比の離散的なデータを、第２ＲＯＭテーブル７１に記憶している。また、第１ＲＯＭテーブル７０に、図５の実線で示す特性について同様にビットエラーレートに対するＣ／Ｎ比の離散的なデータを記憶している。そして、エラーレート・Ｃ／Ｎ比変換器７では、切換信号が入力されることにより第１ＲＯＭテーブル７０から第２ＲＯＭテーブル７１に切り換えるようにしている。
【００１２】
よって、エラーカウンタ６で算出されたビットエラーレートが所定値より高いときは、検出感度制御器９から切換信号は発生せず、このため、ディジタル復調器４内のＡＤ変換器の分解能は通常のフルスペックの状態となり、エラーカウンタ６からは実際のビットエラーレートそのものがエラーレート・Ｃ／Ｎ比変換器７に入力される。切換信号が発生していないときには、第１ＲＯＭテーブル７０が選択されているので、エラーレート・Ｃ／Ｎ比変換器７では、図５の実線で示す特性に従って、実際のビットエラーレートに対応する実際のＣ／Ｎ比が出力されることとなる。
【００１３】
一方、エラーカウンタ６で算出されたビットエラーレートが所定値より低いときには、検出感度制御器９から切換信号が発生し、この信号によって、ディジタル復調器４内のＡＤ変換器の分解能は低下する。この状態では、エラーカウンタ６からは実際のビットエラーレートより高い見掛け上のビットエラーレートが出力され、これがエラーレート・Ｃ／Ｎ比変換器７に入力される。切換信号が発生したときは、第１ＲＯＭテーブル７０から第２ＲＯＭテーブルに切換が行われているので、エラーレート・Ｃ／Ｎ比変換器７では、図５の破線で示す特性に従って、見掛け上のビットエラーレートに対応する実際のＣ／Ｎ比が出力されることとなる。この場合、ビットエラーレートの算出時間は、第１ＲＯＭテーブル７０を使用した場合と同一となり、検出レスポンスの悪化は生じない。
【００１４】
以上のようにして、広範囲にわたるＣ／Ｎ比の検出が可能となる。
ここで、ディジタル復調回路の具体構成を図２〜４を参照して説明しておく。図３は、衛星放送において現在主流であるＱＰＳＫ方式の復調回路を示し、アナログのＱＰＳＫ変調信号をＡＤ変換するＡＤ変換器１０と、乗算器１１０及び１１１より成りＡＤ変換器１０の出力を直交検波する直交検波器１１と、各乗算器１１０，１１１に各々接続されたローパスフィルタ１２，１３とから構成され、ＡＤ変換器１０は検出感度制御器９からの切換信号に応じて分解能が変化する。図４に示す復調器は、アナログのＱＰＳＫ変調信号を先に直交検波器１４で直交検波し、その後直交検波器１４内の各乗算器１４０，１４１の出力を各々ＡＤ変換器１５，１６でＡＤ変換するようにしたものであり、これら２つのＡＤ変換器１５，１６が検出感度制御器９からの切換信号に応じて分解能が変化するよう構成されている。
【００１５】
次に、ＡＤ変換器１０において、分解能を変化させる構成を図２に示す。ＡＤ変換器１５，１６においても同様の構成を用いればよい。
ここでは、ＡＤ変換部１００の出力のうち下位２ビットに対して、各々、下位ビットと固定値「０」のいずれかを選択するマルチプレクサ１０１，１０２を設け、検出感度制御器９からの切換信号が発生していないとき下位ビットをそのまま通過させ、切換信号が発生したとき固定値「０」を通過させるようにしている。つまり、切換信号が発生したときＡＤ変換部１００の下位ビットを「０」に固定することによりＡＤ変換器１０の分解能を低下させ、これにより見掛け上のエラーレートを高くしている。よって、上述したような広範囲にわたるＣ／Ｎ比の検出が可能となる。
【００１６】
【発明の効果】
本発明によれば、ディジタル回路を用いて電界強度の検出を実現しているので、従来のように素子のばらつきには全く影響されず、本来のＣ／Ｎ特性に即した確実な電界強度の検出ができ、マイコンによる補正処理は不要となる。また、ディジタル復調器やベースバンド信号処理ＩＣに電界強度検出回路をオンチップ化できるようになる。更に、電界強度検出レスポンスを悪化させることなく広い範囲にわたるＣ／Ｎ比の検出が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示すブロック図である。
【図２】実施形態におけるＡＤ変換器の具体構成を示すブロック図である。
【図３】実施形態におけるディジタル復調器の具体構成を示すブロック図である。
【図４】実施形態におけるディジタル復調器の他の具体構成を示すブロック図である。
【図５】実施形態におけるビットエラーレートとＣ／Ｎ比との関係を示す特性図である。
【図６】従来の電界強度検出回路の構成を示すブロック図である。
【符号の説明】
４  ディジタル復調器
５  エラー検出訂正器
６  エラーカウンタ
７  エラーレート・Ｃ／Ｎ比変換器
８  電界強度検出回路
９  検出感度制御器
１０、１５、１６  ＡＤ変換器
１００  ＡＤ変換部
１０１、１０２  マルチプレクサ
【図１】
0003806476.tif 000002
【図２】
0003806476.tif 000003
【図３】
0003806476.tif 000004
【図４】
0003806476.tif 000005
【図５】
0003806476.tif 000006
【図６】
0003806476.tif 000007