(57)【特許請求の範囲】
【請求項１】
高アスペクト比トポグラフィを有する第１の表面領域及び低アスペクト比トポグラフィを有する第２の表面領域を有しており、この際高アスペクト比トポグラフィ及び低アスペクト比トポグラフィは、構造体の表面上に異なるレベルを有している、半導体構造体の平坦化方法において、
該方法が流動性材料を構造体の第１及び第２の表面領域上に堆積し、この際材料の部分が高アスペクト比トポグラフィにおける間隙を充填することによって高アスペクト比トポグラフィ上に実質的に平坦な表面を形成する工程；
ドープされた層を堆積された流動性材料上に形成し、この際ドープされた層を高アスペクト比領域上及び低アスペクト比領域上に形成し、この際低アスペクト比領域上のドープされた層の上側表面部分は、堆積された流動性材料の上側表面部分より高い工程；及び
第１及び第２の表面部分の両方の上のドープされた層の上側表面部分を除去することによって高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上に実質的に平坦な表面を有するドープされた層を形成する工程
を含むことを特徴とする、半導体構造体の平坦化方法。
【請求項２】
ドープされた層を形成する工程がリンによりドープされたガラスを化学蒸着する工程を含む、請求項１記載の方法。
【請求項３】
流動性材料を堆積する工程が、このような流動性材料をスピン堆積する工程を含む、請求項１記載の方法。
【請求項４】
流動性材料を堆積する工程がガスデポジションを使用する工程を含む、請求項１記載の方法。
【請求項５】
流動性材料を堆積する工程が流動性酸化物を堆積する工程を含む、請求項１から３までのいずれか１項に記載の方法。
【請求項６】
スピン堆積の工程がハイドロジェンシルセスキオキサンガラスをスピン堆積する工程を含む、請求項３記載の方法。
【請求項７】
流動性材料を堆積する工程が流動性無機材料を堆積する工程を含む、請求項１から３までのいずれか１項に記載の方法。
【請求項８】
半導体構造体のゲート電極表面領域中に形成された隣接するゲート電極間の間隙の充填方法において、該方法が構造体上に流動性材料を堆積し、この際このような材料の第１の部分が電極間を流れることによって間隙を充填しかつこのような材料の第２の部分がゲート電極の頂部上及び間隙上で堆積されることによってゲート電極上の実質的に平坦な表面を有する層を形成する工程；
堆積された流動性材料上のドープされた層を形成する工程；及び
ドープされた層の上側部分を除去することによって半導体構造体のゲート電極表面領域の領域上に実質的に平坦な表面を有する層を形成する工程を含むことを特徴とする、半導体構造体の隣接するゲート電極間の間隙の充填方法。
【請求項９】
ドープされた層を形成する工程がリンによりドープされたガラスを化学蒸着する工程を含む、請求項８記載の方法。
【請求項１０】
流動性により堆積する工程が流動性材料をスピン堆積する工程を含む、請求項６から８までのいずれか１項に記載の方法。
【請求項１１】
流動性により堆積する工程がガスデポジションを使用する工程を含む、請求項１０記載の方法。
【請求項１２】
スピン堆積する工程がハイドロジェンシルセスキオキサンガラスを堆積する工程を含む、請求項１０記載の方法。
【請求項１３】
ドープされた層を形成する工程がリンによりドープされたガラスを化学蒸着する工程を含む、請求項１２記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に集積回路及び製造法ならびに特に改善された平坦性及びアルカリ金属イオンをゲッタリングする性質を有する構造体及び方法に関する。
【０００２】
【従来の技術】
従来技術で公知であるとおり、フォトリソグラフィを使用することによる半導体プロセスで小さい線幅のジオメトリーを形成する場合にはこのような方法で使用される種々のフォトリソグラフマスクのために極めて平坦な表面を提供することは、必要である。さらにダイナミックランダムアクセスメモリー（ＤＲＡＭｓ）の製造の場合には、複数のゲート電極は、もう片方の電極に隣接した状態で、それぞれ隣接する電極対の間の比較的小さい分離すなわち、間隙をもって形成されている。複数のゲート電極は、高アスペクト比トポグラフィを提供する。
【０００３】
さらに、高アスペクト比トポグラフィに隣接した表面領域は、相対的に低い、即ち相対的に平坦であってもよい。従って、隣接する電極間の結合を提供するため、かつ続いてのフォトリソグラフィのために高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上の平坦な表面を提供するために、これら間隙を適当な材料、有利に低い誘電率を有する材料で充填することが必要である。
【０００４】
１つの方法をもって、ゲート電極が形成された後に、窒化珪素の誘電性層が、上記表面に化学蒸着（ＣＶＤ）される。ＣＶＤされた窒化珪素は、コンフォーマルな堆積物であり、かつそれゆえに間隙は隣接するゲート電極構造体の間に残る。窒化珪素層が堆積された後のゲート電極構造体の間の間隙幅は、１２００Åのオーダーである。次にホウリンシリケートガラス(borophosphorosilicate glass)ガラス（ＢＰＳＧ）の層が、間隙中に充填するために上記構造体に化学蒸着される。ＣＶＤされたＢＰＳＧは間隙を充填するためだけでなく、ＣＶＤされた窒化珪素層の頂部上にかつ充填された間隙上に拡がって１０００Åのオーダーの厚さになるのに十分の厚さである。
【０００５】
公知技術水準で公知であるとおり、不純物たとえば、ナトリウムイオン又は他のアルカリ金属イオンは、外部のＢＰＳＧ層と接触してもよい。しかしながらＢＰＳＧ層中のリンは、アルカリ金属イオン不純物の効果を中和するために、ゲッタ物質として作用する。さらに構造体は、さらに平坦な表面を形成するために加熱される。しかしながら、３〜５もしくはそれ以上のアスペクト比でＢＰＳＧ層は、必要な平坦度を有する表面を提供しない場合がある。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、上記欠点を回避する方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明によれば、高アスペクト比トポグラフィをもつ第１表面領域と低アスペクト比トポグラフィをもつ第２表面領域を有する半導体構造体を平坦化することが提供される。材料は、支持体の第１及び第２の表面領域に堆積される。材料の部分は、高アスペクト比トポグラフィ上を実質的に平面の表面を形成するために、高アスペクト比トポグラフィにおける間隙を充填し、この際、支持体の表面上の高い及び低アスペクト比トポグラフィのレベルは、異なっている。ドープされた層たとえば、リンによりドープされたガラス、堆積された材料上に形成される。ドープされた層は、高アスペクト比領域の上及び低アスペクト比領域の上に配置されている。低アスペクト比領域の上のドープされた層の上部の表面部分は、堆積された材料の上部の表面より高い。高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上で実質的な平面の表面を有するドープされた層を形成するために、ドープされた層の上部の表面部分は、表側表面と裏側表面部分の上で除去される。
【０００８】
本発明の他の特徴によれば、半導体構造体のゲート電極表面領域で形成された隣接するゲート電極間の充填する間隙のための方法が提供される。方法は、構造体の上で材料でスピニングの段階を含む。このような材料の第１の部分は、間隙を充填するために、ゲート電極間を流れ、かつ、このような材料の第２の部分は、ゲート電極の上で実質的な平面の表面を有する層を形成するために、ゲート電極の頂部及び間隙の上に堆積される。ドープされた層たとえば、リンによりドープされたガラスは、自己平坦化材料の上に形成される。ドープされた層の上部の部分は、半導体構造体のゲート電極表面領域の領域の上で実質的に平面の表面を有する層を形成するために除去される。
【０００９】
本発明は、次のフォトリソグラフィのために、半導体構造体の上の実質的に平面な層を提供し、かつリンドーパントは、ドープされた層に入りうるアルカリ金属不純物イオンの不利な作用を除去するために、ゲッタリングを提供する。その上、間隙を充填する材料すなわち、間隙充填材の第１の部分、この場合、実質的にこのような不純物及びドーパントは不含である、の誘電率は、比較的に低い誘電率を有しており、それによって隣接した電極間で電気的結合を減少させている。
【００１０】
本発明の１つの特徴によれば、スピン堆積(spin-deposited)された材料、例えばハイドロジェンシルセスキオキサンガラス(hydrogensilsesquioxane glass)は、流動性材料である。たとえばリンによりドープされた層は、化学蒸着法によって提供されることができる。
【００１１】
本発明の他の特徴ならびに本発明自体は、図を伴ってなされた次の詳細な記載を参照することによってさらに十分に理解することができ、これら図１〜４は、本発明によって製造された半導体集積回路構造体の略図による横断面図であり、この場合、図１は、半導体基板の高アスペクト比トポグラフィ表面領域、この領域は低アスペクト比トポグラフィ表面領域に隣接している、の上に配置された複数のゲート電極を示しており、図２は、このような構造体が該構造体上で自己平坦化材料がスピンされ、このような材料の第１の部分がゲート電極の間を流れることによって間隙を充填しかつこのような材料の第２の部分がゲート電極の頂部及び充填された間隙の上で堆積されることによって実質的に平坦な表面を有した後の図１の構造体を示しており、；図３は、ドープされた層が自己平坦化材料上に堆積された後の構造体を示しており、かつ図４は、ドープされた層が高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上で平坦化された後の構造体を示している。
【００１２】
【実施例】
図１の場合には、半導体基板１０、この場合にはシリコンウェーハが用意されている、が複数のＭＯＳトランジスタ１２が該シリコンウェーハの上側表面上で形成されているのが示されている。トランジスタ１２のそれぞれは、ソース領域及びドレイン領域、図示されていない、のそれぞれの間に配置された複数のゲート電極１４のうちの適当な１つを備えたソース領域及びドレイン領域を有している。この場合には、各ゲート電極１４は、熱により成長した二酸化ケイ素の底部層１６、二酸化ケイ素層１６上に形成された、ドープされた、低圧化学蒸着（ＬＰ  ＣＶＤ）された多結晶ケイ素の層１８、多結晶ケイ素層１８上に形成された、化学蒸着されたケイ化タングステンの層２０及び窒化ケイ素の頂部層２１を含む。ゲートスタック（即ち層１６、１８、２０及び２１）の高さＨ’は、この場合には、約４０００Åである。ゲートスタックの形成後に窒化ケイ素ライナー２２は、この構造体の表面上に化学蒸着されている。この場合には、窒化ケイ素ライナー２２は、約３００Åの厚さを有している。さらに、この場合にはゲート電極１４の長さ（Ｌ）（即ち窒化ケイ素ライナー２２の外側壁間のさしわたし）は、１８００Åのオーダーであり、かつ隣接するゲート電極１４間の空き（Ｓ）又は間隙２８（即ち窒化ケイ素ライナー２２に隣接する側壁間の距離）は、約１２００Åのオーダーである。図１に示されている構造体の表面が、ゲート電極１４が形成されている高アスペクト比領域２３及び低アスペクト比領域２５を有していることは特筆される。アスペクト比は、トポグラフィの高さとトポグラフィの幅の比である。アスペクト比（Ａ）は、Ｈ’とＳの比である（即ちＡ＝Ｈ’／Ｓ）。この場合には高アスペクト比領域２３の場合にはＡは、約３．３〜４．１の範囲内であるかもしくはそれ以上である。低アスペクト比領域２５の場合にはＡは、実質的にゼロであることは、特筆される。
【００１３】
常用のフォトリソグラフィックエッチング法を使用することによるゲート電極１４のパターン化の後に、自己平坦化材料２７は、図２に示されているとおり、前記構造体の表面上でスピン(spin)される。材料２７は、流動性材料である。一実施態様の場合には流動性材料は、酸化物、例えばダウ−コーニング社(Dow-Corning, Midland, MI)によって製造及び販売されているハイドロジェンシルセスキオキサンガラスである。このような流動性酸化物材料２７がウェーハ上でスピンされる場合には、材料２４の自己平坦化する下側の第１の部分２６は、ゲート電極１４の間を流れることによって隣接するゲート電極１４の間の間隙２８を充填し、かつ材料２４の上側の第２の部分２９は、ゲート電極１４の頂部及び隣接するゲート電極１４間の充填された間隙２８の上に堆積されることによって前記アスペクト比領域２３上の実質的に平坦な表面部分３２ａ及び低アスペクト比領域２５上の実質的な平坦面部分３２ｂを有する層３０が形成され；この場合、非平坦移行領域３２が領域３２ａ、３２ｂの間に存在することは、特筆される。
【００１４】
即ち、表面部分３２ａ、３２ｂは、基板１０の表面上の異なる高さにある。
【００１５】
自己平坦化材料２６は、自己平坦化材料上のゲートスタックと導体層（図示せず）の間の絶縁を十分に提供する厚さで堆積される。一実施態様の場合には低アスペクト比領域２５上の自己平坦化材料の厚さ（Ｔ）は、約３０００Åのオーダーである。領域２９の材料２６の厚さは、１０００Åでありかつ領域２６の場合には約５０００Åである。材料２４をスピン堆積(spin-depositing)した後に前記構造体は、ホットプレート上でベークされかつ炉中で窒素雰囲気下で約４００℃で約１時間硬化されることによって材料を固化させる。図３の場合には層３６は、硬化された材料２４の上側表面上に供給される。該層は、アルカリ金属イオンゲッタリングドーパント３１、例えばリンによりドープされている。層中のリグドーパント濃度は、不純物をゲッタするのに十分である。ドーパント濃度は、一実施態様の場合には約２〜６重量％、有利に約２〜５重量％、さらに有利に約２〜４重量％である。例えばドープされた層は、化学蒸着（ＣＶＤ）によって形成されたリンによりドープされたシリケートガラス（ＰＳＧ）である。ＣＶＤによるＰＳＧのフォーメーションによって、高アスペクト比領域２３上の層３６の表面部分３３ａの高さが低アスペクト比領域２５上の層３６の表面部分３３ｂの高さより高い原因となるコンフォーマル層が得られる。層３６の表面部分３２ｂの高さが材料２７の表面部分３２ａの高さより高いこともまた特筆される。即ち、低アスペクト比領域２５上のドープされた層３６の上側表面部分３３ｂは、流動性酸化物材料２７の上側表面部分３２ａ、３２ｂより高い。該層３６は、上側表面部分３３ｂが上側表面部分３２ａより高くなる程度の十分な厚さである。示されているとおり、ドープされた層３６は、約４０００Åの厚さまで堆積される。
【００１６】
次に図４によれば、ドープされた層の上側表面３３ａ、３３ｂ（図３）の部分は、例えば化学機械研磨（ＣＭＰ）によって除去されている。ＣＭＰによって、高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上及び非平坦移行領域３２の上の実質的に平坦な表面３３ｃを有するドープされた層３６が得られる。高アスペクト比トポグラフィ上のドープされた層は、有効に不純物をゲッタするのに十分な厚さである。一実施態様の場合には高アスペクト比トポグラフィにおけるドープされた層の厚さは、約１０００Åである。
【００１７】
従って上記の方法を用いることによって図４に示された構造体は、例えば上側金属化層又は導電性相互接続線（図示せず）を形成する場合の引き続いてのフォトリソグラフィによる処理に要求されるのと同程度に著しく平担である。さらに、リンドーパントによってアルカリ金属不純物イオンの不利な作用を除去するためのゲッタリングが提供される。さらにまた間隙２８を充填する材料、この場合、実質的にこのような不純物は不含である、の誘電率は、相対的に低い誘電率（即ち３．０〜３．６のオーダー）を有しており、このことによって隣接するゲート電極間の電気的結合が減少される。
【００１８】
他の実施態様は、従属請求項に記載の趣旨及び範囲の内にある。例えば、他の流動性材料は、図１に示された構造体にスピン−オン(supin-on)されてもよく、例えばスピン−オンされたシリカエアロゲル又は他の無機のスピン−オンされた材料である。さらに、流動性材料は、このようなスピン堆積方法を使用することの代りの上記のスピン−オンされたガラス材料と類似の流動特性を有するガスデポジション方法(gaseous deposition process)を使用することによって成形されてもよい。ガスデポジションで使用することができるこのような材料は、ＰＭＴ−エレクトロテック社(PMT-Electrotech, Chatsworth, CA)によって販売されているフローフィル(Flowfill)材料である。さらに、上記方法は、間隙ならびに隣接するゲート電極間の間隙、例えば構造体上の電気的な相互接続として使用される金属線の間の間隙の充填に使用することができる。
【図面の簡単な説明】
【図１】半導体基板の高アスペクト比トポグラフィ表面領域、この領域は低アスペクト比トポグラフィ表面領域に隣接している、の上に配置された複数のゲート電極を有する半導体構造体を示す断面図である。
【図２】本発明による方法により、前記構造体上に実質的に平坦な表面を有する自己平坦化材料を有する半導体構造体を示す断面図である。
【図３】本発明による方法により、ドープされた層が自己平坦化材料上に堆積された後の前記構造体を示す断面図である。
【図４】本発明による方法により、ドープされた層が高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上で平坦化された後の前記構造体を示す断面図である。
【図１】
0003771048.tif 000002
【図２】
0003771048.tif 000003
【図３】
0003771048.tif 000004
【図４】
0003771048.tif 000005