(57)【特許請求の範囲】
【請求項１】
基板上の各画素領域に薄膜トランジスタを備える液晶表示装置であって、
前記薄膜トランジスタは、前記基板上にゲート電極、このゲート電極を被って、絶縁膜、半導体層、導電層、およびフォトレジスト膜を形成する工程と、
前記フォトレジスト膜面にて、ドレイン電極およびソース電極の各形成領域を含む第１の部分と、ドレイン電極とソース電極との間の領域およびこの領域を除くドレイン電極およびソース電極の各形成領域の周辺の領域を含む第２の部分と、それ以外の第３の部分に区分けし、第１の部分から第２の部分にかけて段階的に変化する光の照射量によって前記フォトレジスト膜を選択露光する工程と、
現像によって残存された前記フォトレジスト膜をマスクとして前記導電層、半導体層を一括エッチングする工程と、を経て形成されることを特徴とする液晶表示装置の製造方法。
【請求項２】
前記第１の部分は遮光され、前記第３の部分は露光され、前記第２の部分は第３の部分における露光量よりも小さな露光量で露光されることを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記半導体層は前記導電層が積層される表面にて高濃度の不純部がドープされた半導体層が形成されていることを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項４】
基板上にゲート電極、このゲート電極を被って、絶縁膜、半導体層、導電層、およびフォトレジスト膜を形成する工程と、前記フォトレジスト膜面にて、ドレイン電極およびソース電極の各形成領域を含む第１の部分と、ドレイン電極とソース電極との間の領域およびこの領域を除くドレイン電極およびソース電極の各形成領域の周辺の領域を含む第２の部分と、それ以外の第３の部分に区分けし、第１の部分から第２の部分にかけて段階的に変化する光の照射量によって前記フォトレジスト膜を選択露光する工程と、現像によって残存された前記フォトレジスト膜をマスクとして前記導電層、半導体層を一括エッチングする工程と、を経て形成されることを特徴とする薄膜トランジスタの製造方法。
【請求項５】
第１の部分は遮光され、第３の部分は露光され、第２の部分は第３の部分における露光量よりも小さな露光量で露光されることを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
半導体層は前記導電層が積層される表面にて高濃度の不純物がドープされた半導体層が形成されていることを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえばアクティブ・マトリックス型における薄膜トラジスタの改良に関する。
【０００２】
【従来の技術】
アクティブ・マトリックス型の液晶表示装置は、液晶を介して対向配置される各透明基板の一方の透明基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、これら各信号線で囲まれた領域を画素領域としている。
そして、各画素領域には、片側のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えている。
この画素電極は、各透明基板のうちいずれかに形成した対向電極との間に電界を発生せしめ、この電界によって液晶の光透過率を制御せしめている。
ここで、前記薄膜トランジスタは、ゲート信号線の一部をゲート電極とし、このゲート電極の上層に絶縁膜および半導体層が順次形成され、該半導体層の上面にドレイン信号線に接続される一方の電極（以下、この明細書ではドレイン電極と称す）および画素電極に接続される他方の電極（以下、この明細書ではソース電極と称す）が形成されたいわゆる逆スタガ構造のＭＩＳ（Metal-Insulator-Semiconductor）型トランジスタの構成からなるものが知られている。そして、このように構成された薄膜トランジスタはたとえばＳｉＮからなる保護膜によって被覆され、液晶との直接の接触を回避するようになっている。液晶と直接接触すると該薄膜トランジスタの特性が劣化してしまうからである。
【０００３】
【発明が解決しようとする課題】
しかし、このように構成される液晶表示装置は、薄膜トランジスタの半導体層（およびその上面に形成された各電極）が島状に、すなわち閉じられた領域として形成されるために、その部分が突出した部分として形成され、その側壁には比較的急俊な段差が形成されていた。
このため、薄膜トランジスタを被う保護膜を形成した場合に該段差の部分において該保護膜が充分に形成され難く、該保護膜が該段差を充分に被覆しない部分、所謂該段差上での該保護膜のカバレッジ（coverage of the protective film/layer,以下、単にカバレッジと記す）が良好でない部分が液晶表示装置を構成する基板上にしばしば出現した。その結果、この保護膜の上部に形成される画素電極が、上記保護膜のカバレッジが不十分な段差上またはその周辺で断線することが指摘された。
本発明は、このような事情に基づいてなされたものであり、保護膜等のカバレッジを良好にできる液晶表示装置を提供するにある。
【０００４】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明による液晶表示装置は、たとえば、基板上の各画素領域に薄膜トランジスタを備える液晶表示装置であって、前記薄膜トランジスタは、前記基板側からゲート電極、絶縁膜、島状からなる半導体層、この半導体層の上面に形成された一対の電極が形成され、前記半導体層の輪郭に相当する側壁がなだらかに形成され、該側壁の前記基板に対する角度が前記一対の電極の互いに対向する側壁の前記基板に対する角度よりも小さく構成されていることを特徴とするものである。
このように構成した液晶表示装置は、その薄膜トランジスタの半導体層の輪郭に相当する側壁が極めてなだらかに形成されていることから、この薄膜トランジスタを被うようにして形成される保護膜等のカバレッジを良好にできる。
【０００５】
本発明による液晶表示装置の別の一例は、その間に液晶層が封止された一対の基板と、この一対の基板の一方の主面（上記液晶層側の主面）に形成された第１の方向に延びる第１導体層と、上記第１導体層上に形成された第１絶縁膜と、上記第１の方向に交差する第２の方向に延び且つ上記第１導体層を跨ぐように上記第１絶縁膜上に形成された半導体層及びこの半導体層上に形成された第２導体層と、上記第２導体層、上記半導体層並びに上記第１絶縁膜の上部に形成される第２絶縁膜と、上記第２導体層上に形成された上記第２絶縁膜の開口内で第２導体層に接し且つこの開口から上記第２絶縁膜上に延びるように形成される第３の導体層とを有し、上記第１導体層上において上記第２導体層は互いに対向し合うように分断され且つ上記半導体層はこの第２導体層が分断される領域で薄くされ、この第２導体層の分断領域を挾んで対向する第２導体層及び半導体層の側面の傾斜に比べて、上記第３導体層の下部に形成された上記半導体層及び上記第２導体層の側面（端面）の傾斜は緩やかであることに特徴を有する。
【０００６】
上記第１導体層は、たとえばゲート電極と呼ばれる金属層又は合金層からなる。上記第２導体層は、たとえば金属層または合金層からなり、第１導体層上部で分断されることで上記半導体層とともに電界効果型トランジスタを構成する。この場合、分断された第２導体層の一方はソース電極と、他方はドレイン電極とそれぞれ呼ばれる。上記第３導体層は、たとえばインジウム−錫−酸化物やインジウム−亜鉛−酸化物からなる酸化物導電材料（半導体的な性格を示すこともある）からなる。上記半導体層は、たとえば、その上記第２導電層との接合界面に沿って、その他の部分よりも高い濃度のｎ型の不純物を有する。この領域は、たとえば不純物を人為的に導入して形成される。この場合、上記第２導体層の分断領域において、半導体層はその不純物導入領域が分断されるように、その層厚が第２導体層の分断領域を挾む部分におけるそれの９０％以下、たとえば８０〜４０％のいずれかに減じられている。上記半導体層および第２導体層の側面（端面）の傾斜は、たとえば、巨視的にみたそれぞれのエッチング面の基板主面に対する角度として規定され、偶発的にエッチング面に生じた凹凸は局所的である限り、無視してもよい。
【０００７】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《等価回路》
図２は本発明による液晶表示装置の一実施例を示す等価回路図である。同図は回路図であるが、実際の幾何学的配置に対応して描かれている。
同図において、透明基板ＳＵＢ１があり、この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵＢ２と対向して配置されている。
【０００８】
前記透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、このゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成され、これら各信号線で囲まれる矩形状の領域が画素領域（図中点線枠Ａに示す）となり、これら各画素領域の集合によって表示部ＡＲを構成するようになっている。
【０００９】
各画素領域には、一方のゲート信号線ＧＬからの走査信号（電圧）の供給によって駆動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方のドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＸが形成されている。
【００１０】
また、画素電極ＰＸと前記一方のゲート信号線ＧＬと隣接する他方のゲート信号線ＧＬとの間には容量素子Ｃａｄｄが形成され、この容量素子Ｃａｄｄによって、前記薄膜トランジスタＴＦＴがオフした際に、画素電極ＰＸに供給された映像信号を長く蓄積させるようになっている。
【００１１】
各画素領域における画素電極ＰＸは、液晶を介して対向配置される他方の透明基板ＳＵＢ２の液晶側の面にて各画素領域に共通に形成された対向電極ＣＴ（図示せず）との間に電界を発生せしめるようになっており、これにより各電極の間の液晶の光透過率を制御するようになっている。
【００１２】
各ゲート信号線ＧＬの一端は透明基板の一辺側（図中左側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される垂直走査回路からなる半導体集積回路ＧＤＲＣのバンプと接続される端子部ＧＴＭが形成され、また、各ドレイン信号線ＤＬの一端も透明基板ＳＵＢ１の一辺側（図中上側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される映像信号駆動回路からなる半導体集積回路ＤＤＲＣのバンプと接続される端子部ＤＴＭが形成されている。
【００１３】
半導体集積回路ＧＤＲＣ、ＤＤＲＣはそれぞれ、それ自体が透明基板ＳＵＢ１上に完全に搭載されたもので、いわゆるＣＯＧ（チップオングラス）方式と称されている。
【００１４】
半導体集積回路ＧＤＲＣ、ＤＤＲＣの入力側の各バンプも透明基板ＳＵＢ１に形成された端子部ＧＴＭ２、ＤＴＭ２にそれぞれ接続されるようになっており、これら各端子部ＧＴＭ２、ＤＴＭ２は各配線層を介して透明基板ＳＵＢ１の周辺のうち最も端面に近い部分にそれぞれ配置された端子部ＧＴＭ３、ＤＴＭ３に接続されるようになっている。
【００１５】
前記透明基板ＳＵＢ２は、前記半導体集積回路が搭載される領域を回避するようにして透明基板ＳＵＢ１と対向配置され、該透明基板ＳＵＢ１よりも小さな面積となっている。
【００１６】
そして、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは透明基板ＳＵＢ１、ＳＵＢ２の間の液晶を封止する機能も兼ねている。
【００１７】
なお、上述した説明では、ＣＯＧ方式を用いた液晶表示装置について説明したものであるが、本発明はＴＣＰ方式のものであっても適用できる。ここで、ＴＣＰ方式とは、半導体集積回路がテープキャリア方式によって形成されたもので、その出力端子が透明基板ＳＵＢ１に形成された端子部に接続され、入力端子が該透明基板ＳＵＢ１に近接して配置されるプリント基板上の端子部に接続されるようになっている。
【００１８】
《画素の構成》
図３は透明基板ＳＵＢ１の一画素領域の構成を示す平面図であり、図２の点線枠Ａに示す部分に相当する図面である。
また、図１は図３のＩ−Ｉ線における断面図を示し、図４は図３のIV−IV線における断面図を示している。
【００１９】
図３において、まず、透明基板ＳＵＢ１の液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
このゲート信号線ＧＬは、その一部において画素領域側に突出する突出部が形成され、この突出部は後述の薄膜トランジスタＴＦＴのゲート電極ＧＴとしての機能を有するようになっている。
【００２０】
そして、このゲート信号線ＧＬをも被って透明基板ＳＵＢ１の面にたとえばＳｉＮからなる絶縁膜ＧＩが形成されている。
この絶縁膜ＧＩは、後述のドイレン信号線ＤＬに対してはゲート信号線ＧＬとの層間絶縁膜としての機能、後述の薄膜トランジスタＴＦＴに対してはそのゲート絶縁膜としての機能、後述の容量素子Ｃａｄｄに対してはその誘電体膜としての機能を有するようになっている。
【００２１】
前記ゲート電極ＧＴと重畳する絶縁膜ＧＩの表面にて、たとえばａ−Ｓｉからなるｉ型（真性：導電型決定不純物がドープされていない）の半導体層ＡＳ０が形成されている。
【００２２】
この半導体層ＡＳ０は、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することによって、いわゆる逆スタガ構造のＭＩＳ型トラシジスタの半導体層となるものである。
【００２３】
この薄膜トランジスタＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２は、前記絶縁膜ＧＩ上に形成されるドレイン信号線ＤＬと同時に形成されるようになっている。
【００２４】
すなわち、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部を前記半導体層ＡＳ０の上面にまで延在させて形成することにより、その延在部は薄膜トランジスタＴＦＴのドレイン電極ＳＤ１として形成される。
【００２５】
また、この時、前記ドレイン電極ＳＤ１と離間（薄膜トランジスタＴＦＴのチャネル幅に相当する）させて形成された電極がソース電極ＳＤ２となる。このソース電極ＳＤ２は後述の画素電極ＰＸと接続されるもので、その接続部を確保するために、画素領域の中央側に若干延在させた延在部を有するパターンとなっている。
【００２６】
なお、ドレイン電極ＳＤ１、ソース電極ＳＤ２の半導体層ＡＳ０との界面には高濃度の不純物がドープされた半導体層が形成され、この半導体層ＡＳ１はコンタクト層として機能するようになっている。
【００２７】
前記半導体層ＡＳ０を形成した後、その表面に不純物がドープされた膜厚の薄い半導体層ＡＳ１を形成し、ドレイン電極ＳＤ１およびソース電極ＳＤ２を形成した後に、前記各電極をマスクとして、それから露出された半導体層ＡＳ０をエッチングすることにより、上述した構成とすることができる。
【００２８】
そして、このようにドレイン信号線ＤＬ（ドレイン電極ＳＤ１、ソース電極ＳＤ２）が形成された透明基板ＳＵＢ１の表面には、該ドレイン信号線ＤＬ等をも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。
【００２９】
この保護膜ＰＳＶは薄膜トランジスタＴＦＴの液晶との直接の接触を回避するため等に設けられるもので、前記薄膜トランジスタＴＦＴのソース電極ＳＤ２の延在部の一部を露出させるためのコンタクトホールＣＨが形成されている。
また、この保護膜ＰＳＶの上面には画素領域の大部分を被ってたとえばＩＴＯ（Indium-Tin-Oxide）膜からなる透明の画素電極ＰＸが形成されている。
【００３０】
この画素電極ＰＸは、保護膜ＰＳＶの前記コンタクトホールＣＨをも被うようにして形成され、これにより薄膜トランジスタＴＦＴのソース電極ＳＤ２と接続されるようになっている。
【００３１】
さらに、このように画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には、該画素電極ＰＸをも被って図示しない配向膜が形成されている。この配向膜はたとえば樹脂からなり、その表面には一定方向にラビング処理がなされている。この配向膜は液晶と接触するようになって、該液晶の初期配向方向を決定するようになっている。
【００３２】
《薄膜トランジスタＴＦＴ》
この薄膜トランジスタＴＦＴの構造の特徴は、まず、図３の平面図に示すように、半導体層ＡＳ０、コンタクト層ＡＳ１、ドレイン電極ＳＤ１およびソース電極ＳＤ２が一括で選択エッチングされていることにある。
このようにすることにより、薄膜トランジスタＴＦＴの製造工数の低減、ひいては液晶表示装置の製造工数の低減の効果を奏するようになる。
【００３３】
このようにして薄膜トランジスタＴＦＴが形成されることから、半導体層ＡＳ０に対するコンタクト層ＡＳ１の段差、コンタクト層ＡＳ１に対するドレイン電極ＳＤ１およびソース電極ＳＤ２の段差のないものとして形成される。（なお、ドレイン電極ＳＤ１およびソース電極ＳＤ２はそれぞれ分離させて形成されるため、この部分においてはコンタクト層との間に段差を有する。）
【００３４】
また、図１は図３のＩ−Ｉ線における断面図で、薄膜トランジスタＴＦＴの断面図を示している。
この図において、半導体層ＡＳ０、コンタクト層ＡＳ１、ドレイン電極ＳＤ１およびソース電極ＳＤ２の順次積層からなる積層体の輪郭部に相当する側壁はなだらかに形成されている。
【００３５】
これにより、図３のIV−IV線における断面図である図４に示すように、薄膜トランジスタＴＦＴを被って形成される保護膜ＰＳＶにおいて、そのカバレッジが良好となる効果を奏する。
【００３６】
なお、図５は図４に対応する従来の構成を示すもので、半導体層ＡＳ０、コンタクト層ＡＳ１、ドレイン電極ＳＤ１およびソース電極ＳＤ２の順次積層からなる積層体の輪郭部に相当する側壁が急俊なため、この部分において保護膜ＰＳＶが充分に堆積できず、画素電極ＰＸが断線する危惧を有する。
【００３７】
そして、半導体層ＡＳ０、コンタクト層ＡＳ１、ドレイン電極ＳＤ１およびソース電極ＳＤ２の順次積層からなる積層体の輪郭部に相当する側壁の透明基板ＳＵＢ１に対する角度θは、分離されて形成されたドレイン電極ＳＤ１およびソース電極ＳＤ２の各対向面（側壁）の透明基板ＳＵＢ１に対する角度ψよりも充分小さく形成されていることにある。
【００３８】
このことは、半導体層ＡＳ０の輪郭に相当する側壁の透明基板ＳＵＢ１に対する角度が前記一対の電極の互いに対向する側壁の透明基板ＳＵＢ１に対する角度よりも小さく形成されていることと同義である。
【００３９】
また、ドレイン電極ＳＤ１およびソース電極ＳＤ２の各対向部における領域（チャネル領域）は、コンタクト層ＡＳ１が除去されて半導体層ＡＳ０に到るまでの凹陥部が形成されている。コンタクト層ＡＳ１を構成する材料の残渣によって薄膜トランジスタＴＦＴのドレイン領域とソース領域との電気的短絡の発生を回避せんがためである。
【００４０】
このため、半導体層ＡＳ０の輪郭に相当する側壁の透明基板ＳＵＢ１に対する角度が前記一対の電極の間の半導体層ＡＳ０に形成された前記凹陥部の側壁の透明基板ＳＵＢ１に対する角度よりも小さく形成されている。
【００４１】
《製造方法》
以下、上述した薄膜トランジスタＴＦＴの製造方法の一実施例を図６（ａ）ないし（ｅ）に基づいて説明をする。
【００４２】
工程１．（図６（ａ））
まず、透明基板ＳＵＢ１の液晶側の面にはゲート信号線ＧＬが形成され、このゲート信号線ＧＬをも被ってたとえばＳｉＮからなる絶縁膜ＧＩ、ａ−Ｓｉからなる半導体層ＡＳ０、この半導体層ＡＳ０の表面に高濃度のｎ型の不純物がドープされたコンタクト層ＡＳ１、および金属からなる導電層ＳＤが形成されているものを用意する。
【００４３】
ここで、導電層ＳＤは、Ｍｏ、ＭｏＷ、Ｗ等から形成されている。また、Ｔｉ／Ａｌ／Ｔｉ等であってもよい。
これら導電層ＳＤ等をフォトリソグラフィ技術で選択エッチングするため、そのマスクの材料となるフォトレジスト膜ＰＲを透明基板ＳＵＢ１の全域に形成する。
【００４４】
そして、このフォトレジスト膜ＰＲに選択露光させるためのフォトマスクＭＳＵＢを該フォトレジスト膜の上方に配置させて、該フォトマスクＭＳＵＢを介して露光を行う。
この場合のフォトマスクＭＳＵＢは、その表面にたとえば図７に示したパターンからなる遮光膜を有したものとなっている。
【００４５】
図７は、その図中ｙ方向に延在するドレイン信号線ＤＬのパターンに対応させた遮光膜、この遮光膜と一体となって図中ｘ方向に延在するドレイン電極ＳＤ１のパターンに対応させた遮光膜、この遮光膜と若干離間されてやはり図中ｘ方向に延在するソース電極ＳＤ２のパターンに対応された遮光膜とが形成され（これら各遮光膜を図中Ｍ１と記している）、これら各遮光膜の周辺には複数の線状のパターンからなる遮光膜が該各遮光膜を複数重に囲むようにして形成されている（この遮光膜を図中Ｍ３と記している）。また、ドレイン電極ＳＤ１とソース電極ＳＤ２のパターンの間には、Ｍ３と記した遮光膜も形成されているが、他の線状の遮光膜も形成されている（この遮光膜を図中Ｍ２と記している）。
【００４６】
すなわち、このようなフォトマスクＭＳＵＢを用いることによって、露光を完全に遮る部分と、露光を充分に行う部分と、それらの部分の境界の部分においてほぼ中間程度の露光（ハーフ露光と称される）を行う部分を形成するようにしている。
【００４７】
したがって、このハーフ露光における露光量をどの程度にするかは、本発明の効果を充分なものとするために重要になってくるが、図７に示したパターンの場合、その線状の遮光膜の幅、隣接する他の遮光膜の間隙をどのくらいにするかによって制御できるようになる。
【００４８】
このようなフォトマスクＭＳＵＢを介して前記フォトレジスト膜ＰＲを露光し、該フォトレジスト膜を現像した場合、図６（ａ）に示すように、前記フォトマスクＭＳＵＢの対応する遮光膜に応じて膜厚がそれぞれ異なるフォトレジスト膜ＰＲが残存するようになる。
【００４９】
すなわち、ドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域上のフォトレジスト膜ＰＲはほぼ完全な状態で（当初のフォトレジスト膜の厚さで）残存し（図中ＰＲ１で示している）、それらの周辺、すなわちハーフ露光された部分はなだらかな斜面を有して形成されるようになる（図中ＰＲ３で示している）。ここで、ドレイン電極ＳＤ１とソース電極ＳＤ２の間の領域にあってはフォトレジスト膜が完全に除去し得ず（図中ＰＲ２で示している）、前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０の後述するエッチングに充分耐え得る膜厚で残存するようになる。
【００５０】
工程２．（図６（ｂ））
このように残存されたフォトレジスト膜ＰＲをマスクとして、前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０をたとえばプラズマエッチングによって選択エッチングする。この際に、フォトレジスト膜ＰＲもその表面から若干のエッチングがなされる。
【００５１】
ここで、前記導電膜ＳＤがＭｏ、ＭｏＷ、Ｗ等で形成されている場合には、フッ素系（ＳＦ6、ＳＦ6／Ｏ2）または塩素系（Ｃｌ2、Ｃｌ2／Ｏ2）のプラズマエッチングをし、Ｔｉ／Ａｌ／Ｔｉ等で形成されている場合には、塩素系（Ｃｌ2）のプラズマエッチングをすることが好ましい。
【００５２】
この工程では、プラズマエッチングの初期の段階を示し、ドレイン電極ＳＤ１とソース電極ＳＤ２の各形成領域の間の領域上においてはいまだフォトレジスト膜が残存している（図中ＰＲ２で示す）。
【００５３】
そして、該領域を除いてドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域以外の前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０は順次エッチングされる。
【００５４】
この場合、該領域を除くドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域以外の前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０の側壁に相当する部分には極めてなだらかな斜面が形成されるようになる。現時点では消失しているがこの部分のフォトレジスト膜ＰＲ３は極めてなだらかな斜面を有して形成されていたからである。
【００５５】
すなわち、フォトレジスト膜ＰＲ３をなだらかな斜面で形成すれば、その程度に応じて前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０の側壁がなだらかに形成されることになる。
【００５６】
工程３．（図６（ｃ））
さらに、エッチングを継続することにより、ドレイン電極ＳＤ１とソース電極ＳＤ２とのそれぞれの各形成領域の間におけるフォトレジスト膜ＰＲ２のエッチングが進む。その結果、これらの形成領域（後述の薄膜トランジスタＴＦＴのチャネル部に相当する領域）からフォトレジスト膜ＰＲ２は完全に除去され、これらの形成領域間に導電層が顕われる。
この場合に残存するフォトレジスト膜ＰＲ１は、ドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域上になる。
【００５７】
そして、ドレイン電極ＳＤ１とソース電極ＳＤ２の各形成領域の間の領域およびドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域の前記導電膜、半導体層、絶縁膜の側壁に相当する部分もエッチングが進行し、その部分の傾斜は除々に大きくなってくる。
この部分は既にフォトレジスト膜（ＰＲ３）が消失しており、前記斜面のうちその層厚が小さい方からエッチング速度が高まるからである。
【００５８】
また、前述のようなハロゲン系化合物のガスを用いたプラズマ・エッチングの継続に代えて、たとえば酸素プラズマ・アッシング（Ashing）処理で、薄膜トランジスタＴＦＴのチャネル部に相当する領域に位置する（換言すれば、チャネル部上の）導電層ＳＤの上面に形成されたフォトレジスト膜ＰＲ２を完全に除去し、この導電層ＳＤを露出させることもできる。
【００５９】
工程４．（図６（ｄ））
さらにエッチングを継続していくことによって、ドレイン電極ＳＤ１とソース電極ＳＤ２の各形成領域の間の領域における導電層ＳＤがエッチングされ、その下層のコンタクト層ＡＳ１が露出されるようになる。
この際、ドレイン電極ＳＤ１とソース電極ＳＤ２の各形成領域の間の領域およびドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域の前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０の側壁に相当する部分もエッチングが進行し、その部分の傾斜の増大は除々に進行する。
【００６０】
工程５．（図６（ｅ））
さらにエッチングを継続していくことによって、ドレイン電極ＳＤ１とソース電極ＳＤ２の各形成領域の間の領域におけるコンタクト層ＡＳ１が完全にエッチングされ、その下層の半導体層ＡＳ０が露出されるが、さらにエッチングを継続させることによって、ここの部分のコンタクト層ＡＳ１を完全に分断させるようにする。残存されたコンタクト層ＡＳ１によって薄膜トランジスタのドレイン領域とソース領域との電気的な接続がなされてしまうことを回避するためである。
【００６１】
この際、ドレイン電極ＳＤ１とソース電極ＳＤ２の各形成領域の間の領域およびドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２の形成領域の前記導電膜ＳＤ、半導体層ＡＳ１、ＡＳ０の側壁に相当する部分もエッチングがなされ、その部分の傾斜の増大は除々になされる。
その後、残存されているフォトレジスト膜ＰＲ１を除去することにより、薄膜トランジスタＴＦＴは完成される。
【００６２】
このようにして形成される薄膜トランジスタＴＦＴにおいて、少なくともその半導体層ＡＳ０（半導体層ＡＳ１を含めてもよい）の側壁の斜面は、エッチング時間が極めて多くなるにも拘らず、チャネル部における前記凹陥部の側壁の斜面よりもなだらかに形成されることになる。
【００６３】
ここの部分におけるエッチングは、フォトマスクＭＳＵＢの遮光膜Ｍ３によるハーフ露光によって形成された傾斜のなだらかなフォトレジスト膜ＰＲ３をマスクとしてなされるからである。
【００６４】
実施例２．
図８（ａ）は、上述した製造方法で用いられるフォトマスクＭＳＵＢの他の実施例を示す図で、図７に対応した図となっている。
ドレイン電極ＳＤ１（ドレイン信号線ＤＬ）およびソース電極ＳＤ２に相当するパターンの周辺にそれらパターンを囲むようにして線状のパターンが複数重に形成されているが、そのうち外周に配置されるパターンは点線状に形成したものとなっている（図中ＳＬＴ１で示す）。
このよう構成したフォトマスクＭＳＵＢによってフォトレジスト膜に露光をした場合、残存するフォトレジスト膜ＰＲ１は、図８（ｂ）に示すように、その周辺がなだらかに形成されるとともに、その端辺が波打つようにして形成される。
そして、このフォトレジスト膜ＰＲ１をマスクとして、導電層ＳＤ、半導体層ＡＳ１、半導体層ＡＳ０を一括エッチングした場合、残存するそれらの積層体の側壁は極めてなだらかな斜面が形成されるようになる。
【００６５】
実施例３．
図９は、上述した製造方法で用いられるフォトマスクＭＳＵＢの他の実施例を示す図で、図６（ａ）に対応した図となっている。
図６（ａ）の場合と異なる構成は、完全に光を遮光する遮光膜（図中Ｍ１で示す）とハーフ露光させるための遮光膜（図中Ｍ２、Ｍ３で示す）とを透明導電膜ＭＬを介して異なる層で形成したことにある。
この場合において、フォトマスクＭＳＵＢの遮光膜によるパターンをフォトレジスト膜ＰＲに結像させる際に、図中Ｍ１で示した遮光膜に焦点を合わせた場合、図中Ｍ２、Ｍ３で示した遮光膜はその焦点がぼけ、ハーフ露光の信頼性を向上させることができる効果を奏する。
【００６６】
【発明の効果】
以上、説明したことから明らかなように、本発明による液晶表示装置によれば、その薄膜トランジスタを被う保護膜等のカバレッジを良好にできる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の薄膜トランジスタの一実施例を示す断面図で、図３のＩ−Ｉ線における断面図である。
【図２】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】本発明による液晶表示装置の効果を示す断面図で、図３のIV−IV線における断面図である。
【図５】従来の液晶表示装置の一例を示す断面図で、図４に対応した図である。
【図６】本発明による液晶表示装置の製造方法の一実施例を示す工程図である。
【図７】本発明による液晶表示装置の製造方法に用いられるフォトマスクの一実施例を示す要部平面図である。
【図８】本発明による液晶表示装置の製造方法に用いられるフォトマスクの他の実施例を示す要部平面図である。
【図９】本発明による液晶表示装置の製造方法に用いられるフォトマスクの他の実施例を示す要部平面図である。
【符号の説明】
ＧＴ…ゲート電極、ＧＩ…絶縁膜、ＡＳ０…半導体層、ＡＳ１…コンタクト層、ＳＤ…導電層、ＳＤ１…ドレイン層、ＳＤ２…ソース層、ＰＳＶ…保護膜、ＣＨ…コンタクト孔、ＰＸ…画素電極。
【図１】
0003771456.tif 000002
【図２】
0003771456.tif 000003
【図３】
0003771456.tif 000004
【図４】
0003771456.tif 000005
【図５】
0003771456.tif 000006
【図６】
0003771456.tif 000007
【図７】
0003771456.tif 000008
【図８】
0003771456.tif 000009
【図９】
0003771456.tif 000010