(57)【特許請求の範囲】
【請求項１】
内部電極とセラミック層とを交互に複数積層させて形成した積層セラミック素体を備えると共に、内部電極と電気的に導通する外部電極を積層セラミック素体の両端部に設け、各外部電極を配線パターンのランド部とはんだ付け固定させて回路基板の板面に装着する表面実装型積層セラミック電子部品において、積層セラミック素体の端部縁より平面内に位置する内端縁が積層セラミック素体の幅方向中央で頂点となる円弧形を呈し、積層セラミック素体の端部縁より円弧形の頂点までが１８０〜２５０μｍの距離を有し、円弧形の基点から頂点までが３０〜１００μｍの距離を有し、積層セラミック素体の端部縁より円弧形の基点までが１５０μｍの距離を有する外部電極を形成してなることを特徴とする表面実装型積層セラミック電子部品。
【請求項２】
長さが０．６ｍｍ，幅が０．３ｍｍ程度の積層セラミック素体を備え、積層セラミック素体の端部縁より平面内に位置する内端縁が積層セラミック素体の幅方向中央で頂点となる円弧形を呈し、積層セラミック素体の端部縁より円弧形の頂点までが１８０〜２５０μｍの距離を有し、円弧形の基点から頂点までが３０〜１００μｍの距離を有し、積層セラミック素体の端部縁より円弧形の基点までが１５０μｍの距離を有する外部電極を形成してなることを特徴とする請求項１に記載の表面実装型積層セラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサを主とする表面実装型積層セラミック電子部品に関し、詳しくは積層セラミック電子部品を外部電極のはんだ付けで回路基板の板面に表面実装する際のセルフアライメント効果を高めるための改良に関するものである。
【０００２】
【従来の技術】
一般に、積層セラミック電子部品は、図５で示すように内部電極とセラミック層とを交互に複数積層させて形成した積層セラミック素体１を備えると共に、外部電極２，３を積層セラミック素体１の両端部に設けることにより構成されている。その外部電極２，３としては、積層セラミック素体１の端部縁より平面内に位置する内端縁が幅方向に亘って直線状を呈するよう形成されている。
【０００３】
その積層セラミック電子部品は、電子機器等の小型化に伴って、表面実装タイプ部品で小型なものに構成されている。例えば、高低電圧の集積回路に用いられる積層セラミックコンデンサは、長さが０．６ｍｍ、幅が０．３ｍｍ程度と極小化の要請が強くなっている。
【０００４】
その積層セラミック電子部品は、各外部電極を配線パターンのランド部とはんだ付けで固着することにより回路基板の板面に表面実装されるが、この形態が小型化する程に装着向き，姿勢等を配線パターンのランド部に合わせてはんだ付けで正確に固着するのが難しい。
【０００５】
【発明が解決しようとする課題】
本発明は、極小な形態のものでも、装着向き，姿勢等を配線パターンのランド部に合わせてはんだ付けで正確に固着できるよう改良した表面実装型積層セラミック電子部品を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の請求項１に係る表面実装型積層セラミック電子部品においては、積層セラミック素体の端部縁より平面内に位置する内端縁が積層セラミック素体の幅方向中央で頂点となる円弧形を呈し、積層セラミック素体の端部縁より円弧形の頂点までが１８０〜２５０μｍの距離を有し、円弧形の基点から頂点までが３０〜１００μｍの距離を有し、積層セラミック素体の端部縁より円弧形の基点までが１５０μｍの距離を有する外部電極を形成することにより構成されている。
【０００７】
本発明の請求項２に係る表面実装型積層セラミック電子部品においては、長さが０．６ｍｍ，幅が０．３ｍｍ程度の積層セラミック素体を備え、積層セラミック素体の端部縁より平面内に位置する内端縁が積層セラミック素体の幅方向中央で頂点となる円弧形を呈し、積層セラミック素体の端部縁より円弧形の頂点までが１８０〜２５０μｍの距離を有し、円弧形の基点から頂点までが３０〜１００μｍの距離を有し、積層セラミック素体の端部縁より円弧形の基点までが１５０μｍの距離を有する外部電極を形成することにより構成されている。
【０００８】
【発明の実施の形態】
本発明は、積層セラミックコンデンサ，積層セラミックインダクタ，積層バリスタ等の積層セラミック電子部品の外部電極を形成するのに広く適用できるものであり、以下、その代表例として積層セラミックコンデンサを構成する場合に基づいて説明する。
【０００９】
積層セラミックコンデンサは、Ｐｄ，Ｐｔ，Ａｇ／Ｐｄ等の貴金属またはＮｉ等の卑金属を用いた導電性ペーストにより内部電極を誘電体グリーンシートに印刷し、その誘電体グリーンシートを内部電極と交互に複数積層することにより、図１で示すように積層コンデンサ素体１０を形成すると共に、内部電極と電気的に導通する外部電極１１，１２を両端部に設けることにより構成されている。
【００１０】
その外部電極１１，１２は、内部電極と接続させて積層コンデンサ素体１０の両端に被着するＡｇ／ＰｄまたはＣｕの下地電極層と、下地電極層の上に被着する中間のＮｉメッキ層と、Ｎｉメッキ層の上に被着する最外層のＳｎまたはＳｎを主成分とする合金のメッキ層とから積層形成されている。
【００１１】
その外部電極１１，１２は、積層コンデンサ素体１０の端部縁より平面内に位置する内端縁が積層コンデンサ素体１０の幅方向中央で頂点となる円弧形を呈するよう形成されている。この電極形状は、配線パターンのランド部と相対する側の電極面を形取るもので、天地向きの限定されないものでは天地いずれも同じ形状に形取るよう形成できる。
【００１２】
その外部電極１１，１２は、積層セラミック素体１０の端部縁より頂点までが１８０〜２５０μｍの距離（ａ）を有し、円弧形の基点から頂点までが３０〜１００μｍの距離（ｂ）を有するよう形成されている。特に、長さ（Ｌ）が０．６ｍｍ，幅（Ｗ）が０．３ｍｍ程度の極小な積層セラミックコンデンサを例示すると、上述した条件と共に、積層コンデンサ素体１０の端部縁より円弧形の基点までが１５０μｍの距離（ｃ）を有する外部電極を形成するとよい。
【００１３】
このように構成する積層セラミックコンデンサでは、クリームはんだを配線パターンのランド部に塗布し、図２で示すように外部電極１１，１２を配線パターンのランド部１３，１４に合わせて載置した後、クリームはんだを溶融すると、その溶融はんだが積層コンデンサ素体１０を押し上げつつ、円弧形の内端縁に沿って面内に上る。
【００１４】
そのはんだの張力は、積層コンデンサ素体１０の端部縁より距離の長い平面内に位置する内端縁の頂点に集中する。このため、配線パターンのランド部１３，１４に載置したとき、図３で示すようにθ方向のシフトズレが生じていても、また、図４で示すようにランド部１３，１４の相互より位置ズレが生じていても、距離の長い頂点に集中するセルフアライメント効果により配線パターンのランド部１３，１４に合わせて正確にはんだ付け固着できる。
【００１５】
上述した円弧形の内端縁に代えて、積層セラミック素体の幅方向中央で頂点となる二等辺等の斜辺を呈する非直線状に形成することもできる。但し、この斜辺によるものに比べると、円弧形によるものは溶融はんだの上り流れが円弧形の内端縁に沿ってスムースに生ずることから、極小な積層セラミックコンデンサをはんだ付け装着するのに、セルフアライメント効果を一層効果的に発揮できる。
【００１６】
その有効性を確認するべく、長さ０．６ｍｍ，幅０．３ｍｍの積層セラミックコンデンサで、表１で示すように積層セラミック素体１０の端部縁より頂点までが１８０〜２５０μｍの距離（ａ）を有し、円弧形の基点から頂点までが３０〜１００μｍの距離（ｂ）を有し、積層コンデンサ素体１０の端部縁より円弧形の基点までが１５０μｍの距離（ｃ）を有する外部電極を（試料Ｎｏ２〜７）を形成した。
【００１７】
比較例としては、積層セラミック素体１０の端部縁より頂点までが１７０μｍの距離（ａ）を有し、円弧形の基点から頂点までが２０μｍの距離（ｂ）を有する外部電極（試料Ｎｏ１）を形成した。また、積層セラミック素体１０の端部縁より頂点までが２６０μｍの距離（ａ）を有し、円弧形の基点から頂点までが１１０μｍの距離（ｂ）を有する外部電極（試料Ｎｏ８）を形成した。各試料については、図４で示すようにランド部の相互より８０μｍを位置ズレさせた状態ではんだ付け処理した。
【００１８】
【表１】
0003809575.tif 000002
【００１９】
その表１から明らかなように、試料１のものでは円弧形の基点から頂点までの距離（ｂ）が短いことにより１．７％程度の固着不良がみられた。一方、試料８のものでは円弧形の基点から頂点までの距離（ｂ）が長いことから２．２％程度の固着不良がみられた。これは外部電極の円弧形と溶融はんだの上り流との関係によるが、その固着不良率からすると、従来例に比べれば低く抑えられている。これに対し、本発明の試料Ｎｏ２〜７のものでは１００％正常にはんだ付け固着できることが判明した。
【００２０】
【発明の効果】
以上の如く、本発明の請求項１に係る表面実装型積層セラミック電子部品に依れば、溶融はんだが距離の長い頂点に集中するセルフアライメント効果により、装着向き，姿勢等を配線パターンのランド部に合わせて正確にはんだ付け固着できる。
【００２１】
本発明の請求項２に係る表面実装型積層セラミック電子部品に依れば、極小な形態の部品でも、溶融はんだが距離の長い頂点に集中するセルフアライメント効果で１００％正常にはんだ付け固着できる。
【図面の簡単な説明】
【図１】  本発明に係る表面実装型積層セラミック電子部品を示す平面図である。
【図２】  本発明に係る表面実装型積層セラミック電子部品のセルフアライメント効果を示す説明図である。
【図３】  表面実装型積層セラミック電子部品の一例に係る装着ズレを示す説明図である。
【図４】  表面実装型積層セラミック電子部品の別の例に係る装着ズレを示す説明図である。
【図５】  従来例に係る表面実装型積層セラミック電子部品を示す平面図である。
【符号の説明】
１０          積層セラミック素体
１１，１２    外部電極
１３，１４    回路基板のランド部
ａ            積層セラミック素体の端部縁より頂点までの距離
ｂ            円弧形の基点から頂点までの距離
ｃ            積層コンデンサ素体の端部縁より円弧形の基点までの距離
Ｌ            積層セラミックコンデンサの長さ
Ｗ            積層セラミックコンデンサの幅
【図１】
0003809575.tif 000003
【図２】
0003809575.tif 000004
【図３】
0003809575.tif 000005
【図４】
0003809575.tif 000006
【図５】
0003809575.tif 000007