(57)【特許請求の範囲】
【請求項１】
複数の所定周期の中から任意に選択された第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する同期信号生成方法であって、
行及び列の一方が上記複数の所定周期の夫々に対応し、他方が上記複数の所定周期の任意の組み合わせに対応する行列を用い、上記所定周期の夫々について他の上記所定周期の組み合わせで定まる計数値を上記行列の要素として予め記憶し、
上記第１所定周期及び上記ｎ個の所定周期が選択されると、上記第１所定周期から上記行及び列の一方を定め、上記第１所定周期及び上記ｎ個の所定周期の組み合わせから上記行及び列の他方を定め、上記行列を用いて上記計数値を読み出し、
上記計数値をカウントすることにより、上記第１所定周期及び上記ｎ個の所定周期の公倍数の周期を有する上記同期信号を生成する同期信号生成方法。
【請求項２】
複数の所定周期の中から任意に選択された第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する同期信号生成装置であって、
上記第１所定周期及び上記ｎ個の所定周期を選択する選択手段と、
行及び列の一方が上記複数の所定周期の夫々に対応し、他方が上記複数の所定周期の任意の組み合わせに対応する行列を用い、上記所定周期の夫々について他の上記所定周期との組み合わせで定まる計数値を上記行列の要素として予め記憶した記憶手段と、
上記計数値をカウントすることにより、上記第１所定周期及び上記ｎ個の所定周期の公倍数の周期を有する上記同期信号を生成するカウンタ手段と、
上記第１所定周期から上記行及び列の一方を定め、上記第１所定周期及び上記ｎ個の所定周期の組み合わせから上記行及び列の他方を定め、上記行列を用いて上記計数値を読み出し、上記カウンタ手段に設定する制御手段とを具える同期信号生成装置。
【請求項３】
複数の所定周期の中から任意に選択された第１所定周期を有する出力信号を生成するとともに、上記複数の所定周期の中から任意に選択されたｎ個の所定周期と上記第１所定周期の公倍数の周期を有する同期信号を生成する同期信号生成装置であって、
上記第１所定周期及び上記ｎ個の所定周期を選択する選択手段と、
基準周期を有する基準信号に従って第１計数値をカウントすることにより上記第１所定周期を有する上記出力信号を生成する第１カウンタ手段と、
上記出力信号に従って第２計数値をカウントすることにより、上記第１所定周期及び上記ｎ個の所定周期の公倍数の周期を有する上記同期信号を生成する第２カウンタ手段と、
行及び列の一方が上記複数の所定周期の夫々に対応し、他方が上記複数の所定周期の組み合わせに対応する行列を用い、上記所定周期の夫々について他の上記所定周期との組み合わせで定まる上記第２計数値を上記行列の要素として予め記憶した記憶手段と、
上記第１所定周期に応じて上記第１計数値を上記第１カウンタに設定すると共に、上記第１所定周期から上記行及び列の一方を定め、上記第１所定周期及び上記ｎ個の所定周期の組み合わせから上記行及び列の他方を定め、上記行列を用いて上記第２計数値を読み出し、上記第２カウンタ手段に設定する制御手段とを具える同期信号生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期信号生成方法及び装置に関し、特にフォーマットの異なる複数のテレビジョン信号間の同期を取るのに適した同期信号を、小さな回路規模で生成できる同期信号生成方法及び装置に関する。
【０００２】
【従来の技術】
テレビジョン技術は、アナログからデジタルへの過渡期にあり、テレビジョン信号にはアナログ及びデジタルのそれぞれにおいて多数のフォーマットが存在する。放送局などでは、これら複数のフォーマットが並行して放送、編集に利用されている。例えば、地上波放送でアナログのＮＴＳＣ信号で放送をする一方で、衛星放送（ＢＳ、ＣＳ）では同時にデジタルのＨＤＴＶ信号で放送するといったことが頻繁に行われている。また、ＨＤＴＶ信号で録画したコンテンツをＮＴＳＣ信号に変換するといったこともしばしば行われている。こうした編集、放送などにおいては、これら信号間の同期を取ることが必要なる。
【０００３】
【発明が解決しようとする課題】
しかし、これらテレビジョン信号フォーマットのフィールド周波数として、60Hz、59.94Hz、50Hz、30Hz、25Hz、24Hz、23.98Hzなど、多数存在している。こうしたフォーマットの異なる複数の信号間の同期を取り、位相をロックさせるためには、各フォーマットに対応する複数の同期信号（例えば、フレーム・パルス）を生成し、且つこれら複数の同期信号間の位相をロックする必要があった。しかし、同期信号が複数あると、これに夫々対応する複数のチャンネル（信号線）を設けるとともに、各チャンネル向けに同期信号を生成する回路が必要となるため、回路規模が大きくなり装置が高価なものとなってしまう。
【０００４】
そこで本発明は、フォーマットの異なる複数の信号間の同期を取るのに適した同期信号を、小さな回路規模で実現可能な同期信号生成方法及び装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明は、フォーマットの異なる複数のテレビジョン信号間の同期を取るための同期信号を生成する方法であって、フォーマットの異なる複数のテレビジョン信号のフレーム、フィールド又はライン周期の公倍数の周期を有する同期信号を生成する。このとき、本発明では、カウンタを用いて同期信号を生成するが、カウンタがカウントする計数値を、選択された所定周期の組み合わせの夫々に応じて、記憶手段に予め記憶されている行列を用いて読み出してくる。このため、複数フォーマット用の同期信号を生成する場合でも、計算などを特に行うことなしに、組み合わせの夫々に適したカウンタ用の計数値を決定できる。
【０００６】
本発明による同期信号生成方法は、複数の所定周期の中から任意に選択された第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する。このとき、行及び列の一方（例えば、列）が複数の所定周期の夫々に対応し、他方（例えば、行）が複数の所定周期の任意の組み合わせに対応した行列を用い、所定周期の夫々について他の所定周期の組み合わせで定まる計数値を行列の要素として予め記憶している。第１所定周期及びｎ個の所定周期が選択されると、第１所定周期から行及び列の一方（例えば、列）を定め、第１所定周期及びｎ個の所定周期の組み合わせから行及び列の他方（例えば、行）を定め、行列を用いて計数値を読み出し、計数値をカウントすることにより、第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する。なお、ｎは任意の整数である。
【０００７】
本発明は、別の観点から見ると、複数の所定周期の中から任意に選択された第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する同期信号生成装置である。第１所定周期及びｎ個の所定周期は、操作パネルなどの選択手段によって選択される。また、段落００２２に示すように、周期検出回路で検出した入力信号の周期を制御回路で選択する構成によって選択手段としても良い。メモリやＨＤＤが用いられる記憶手段は、行列を用いて計数値を予め記憶する。このときの行列は、その行及び列の一方（例えば、列）が複数の所定周期の夫々に対応し、他方（例えば、行）が複数の所定周期の任意の組み合わせに対応する。そして、所定周期の夫々について他の所定周期との組み合わせで定まる計数値を行列の要素としている。カウンタ手段は、計数値をカウントすることにより、第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する。制御手段は、第１所定周期から行及び列の一方を定め、第１所定周期及びｎ個の所定周期の組み合わせから行及び列の他方を定め、行列を用いて計数値を読み出し、カウンタ手段に設定する。
【０００８】
本発明を更に別の観点から見ると、複数の所定周期の中から任意に選択された第１所定周期を有する出力信号を生成するとともに、複数の所定周期の中から任意に選択されたｎ個の所定周期と第１所定周期の公倍数の周期を有する同期信号を生成する同期信号生成装置である。第１所定周期及びｎ個の所定周期は、操作パネルなどの選択手段によって選択される。第１カウンタ手段は、基準周期を有する基準信号に従って第１計数値をカウントすることにより第１所定周期を有する出力信号を生成する。第２カウンタ手段は、出力信号に従って第２計数値をカウントすることにより、第１所定周期及びｎ個の所定周期の公倍数の周期を有する同期信号を生成する。記憶手段は、行及び列の一方（例えば、列）が複数の所定周期の夫々に対応し、他方（例えば、行）が複数の所定周期の組み合わせに対応する行列を用い、所定周期の夫々について他の所定周期との組み合わせで定まる第２計数値を行列の要素として予め記憶している。ＣＰＵなど構成される制御手段は、第１所定周期に応じて第１計数値を第１カウンタに設定すると共に、第１所定周期から行及び列の一方（例えば、列）を定め、第１所定周期及びｎ個の所定周期の組み合わせから行及び列の他方（例えば、行）を定め、行列を用いて第２計数値を読み出し、第２カウンタ手段に設定する。これによれば、第１所定周期を有する出力信号も同時に生成でき、これは第１所定周期を有するテレビジョン信号の同期信号として利用できるという利点がある。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面を参照しながら説明する。なお、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限定されるものではない。
【００１０】
図２は、本発明による同期信号生成装置を実施するのに適した形態の一例のブロック図である。テレビジョン信号などの入力信号は、高入力インピーダンスを有する入力増幅回路１０に入力されて適切に増幅された後、周期検出回路１２において入力信号のフレーム、フィールド又はライン周期が検出される。どの周期を検出するかはユーザのニ−ズに応じて適宜選択されるが、以下ではフィールド周期を検出する例を取り上げる。なお、ここでは入力信号が１つの例を示すが、複数の信号を入力できるようにしても良い。また、図示せずも、入力信号がデジタル・テレビジョン信号の場合にはデコード回路を設け、アナログ信号に変換してから周期検出回路１２においてそのフレーム、フィールド又はライン周期を検出する。周期検出回路１２が検出した周期のデータは、バス１４を介して制御回路（ＣＰＵ）１６に送られ、必要な処理が行われる。ＲＡＭ（ランダム・アクセス・メモリ）１８は、制御回路１６で行われるデータ処理を一時的に保持する機能を果たす。ＲＯＭ（リード・オンリ・メモリ）２０は、制御回路１６が実行するプログラムを記憶させておくために使用される。また、必要に応じてハードディスク装置（ＨＤＤ、大容量磁気ディスク記録装置）２２がバス１４に接続されて使用される。操作パネル２３は、ユーザが装置に必要な指示を与えるために使用される。表示画面２６は、ユーザが操作パネル２３で設定した値を表示したり、種々のデータ処理結果を表示するために使用される。表示制御回路２４は表示画面２６の表示を制御する。
【００１１】
図１は、同期信号生成回路３０の典型的な実施形態の一例のブロック図である。同期信号生成回路３０はバス１４に接続され、制御回路（ＣＰＵ）１６から必要なデータ及び命令を受ける。基準信号発振回路３２では、所定の基準周波数を有する基準信号Ｆｒを発振する。なお、基準周波数の逆数、即ち、基準信号の周期を基準周期と呼ぶことにする。ここでは、基準周波数として５４ＭＨｚ（周期で言えば、５４ＭＨｚの逆数）を用いた例を前提に説明する。基準信号Ｆｒは、第１カウンタ３４及び第２カウンタ３６のクロック入力端子に供給される。第１カウンタ３４及び第２カウンタ３６には、制御回路（ＣＰＵ）１６が第１及び第２計数値を夫々設定する。第１カウンタ３４及び第２カウンタ３６は、夫々設定された計数値をカウントし、ユーザが必要とする周期の信号を出力する。また、必要に応じて夫々のリセット端子Ｒに制御回路（ＣＰＵ）１６からリセット信号を受けてリセットされる。
【００１２】
図３に、第１カウンタ３４の出力信号の周波数並びに第１及び第２計数値の関係を示す表１を示す。ただし、以下における信号の周波数又は周期の説明では、主に周波数を使って説明する。これは、テレビジョンに関係する信号の場合、どちらかと言えば、周波数の方がその値が扱い易く、また周波数を用いて説明しても周期は単にその逆数に過ぎないからである。図３の表１に示す対応関係を有するデータは、実際には図２に示すＲＯＭ２０又はＨＤＤ２２に予め記憶され、制御回路１６が必要に応じてアクセスして使用する。表１は、第Ａ列〜第Ｄ列の４列と第１行〜第１０行の１０行で構成される行列である。なお、説明の都合上、二重線を用いて４つの領域に区切っている。
【００１３】
４領域の内、右上領域には第１カウンタ３４が出力する出力信号の３種類の出力周波数と、夫々に対応する第１計数値の例を示す。第１カウンタ３４の出力信号は、この例では同種の複数テレビジョン信号のフレームを同期させる同期信号（フレーム・パルス）としての使用を想定している。ここでは出力信号の周波数として、第１行の第Ｂ列〜第Ｄ列に示すＰＡＬの８フィールド、ＮＴＳＣの４フィールド及び６０ｉの４フィールドに夫々対応する周波数6.25Hz、14.985Hz及び15Hzの例を示す。ＰＡＬに関し、８フィールドの周波数を出力するのは、ライン、フィールド及びサブキャリアまでを考慮すると、８フィールドで１周期を構成するからである。他の２つの信号において、４フィールドを取り上げた理由も同様である。これら出力周波数は、各フォーマットの規格によって予め定まっているので、以下では所定周波数と呼び、所定周波数の逆数を所定周期と呼ぶことにする。
【００１４】
第１カウンタ３４には、ユーザが出力信号の周波数又は周期（第１所定周期）として選択した値に応じて制御回路１６から第１計数値が設定される。第１カウンタ３４は、この第１計数値を５４ＭＨｚの基準周波数に従ってカウントすることにより、第１所定周期（即ち、第１所定周波数）を有する出力信号を生成する。例えば、ユーザが第１カウンタ３４の出力信号の周波数としてＰＡＬの８フィールドを単位としたときの周波数である6.25Hzを選択する指示を操作パネル２３を介して出すと、制御回路１６は第１計数値として第Ｂ列第３行に示す8,640,000を選択し、第１カウンタ３４に設定する。同様に他の所定周波数に対応する第１計数値が、夫々対応する列の第３行に示されている。第１カウンタ３４の出力信号は、第２カウンタ３６のＥＮ（イネーブル）端子にも供給され、これにより第２カウンタ３６は後述のようにして選択／設定される第２計数値を第１所定周波数（即ち、第１所定周期）に従ってカウントし、同期信号を生成する。
【００１５】
４領域の内、右下領域は、第２カウンタ３６に設定される第２計数値を定めている。このとき第２計数値は、第１所定周波数（よって第１所定周期）に従ってカウントした場合に、第１所定周期及び３つある所定周波数6.25Hz、14.985Hz及び15Hzの中からユーザが任意に選択したｎ個の所定周波数の逆数（所定周期）の公倍数の周期を生成する値が用いられる。ここで、ｎは任意の整数である。
【００１６】
例えば、ユーザが第１所定周波数として6.25Hzを選択し、ｎを１としてもう１つの所定周波数に14.985Hzを選択した場合には、制御回路１６は6.25Hzと14.985Hz夫々の逆数の公倍数の周期を有する同期信号を出力すべく第２計数値を選択し、第２カウンタ３６に設定する。より具体的には、所定周波数6.25Hzと14.985Hzに夫々対応する第Ｂ列及び第Ｃ列にのみ共通して存在する第２計数値を調べると、第Ｂ列第６行の1,001と第Ｃ列第６行の2,400と、いずれも第６行に存在することがわかる（この第６行を共通行と呼ぶ）。このとき第１所定周波数としては先に第Ｂ列の6.25Hzが選択されているので、制御回路１６は第２計数値についても対応する第Ｂ列の第６行（共通行）にある1,001を選択して第２カウンタ３６に設定する。これによって、第２カウンタ３６が出力する同期信号の周期は、6.25Hz及び14.985Hz夫々の逆数（周期）の公倍数、この場合では160.16秒となる。即ち、この160.16秒は、6.25Hz及び14.985Hzのいずれの逆数でも割り切れる値である。この同期信号を同期信号（例えば、フレーム・パルス信号）として用いれば、6.25Hzと14.985Hzの信号の同期を取ることができる。このように表１に示す行列に示す第２計数値は、列方向について見ていくと所定周波数（従って所定周期）と対応し、行方向に見ていくと他の所定周波数との組み合わせに対応して配列されていることがわかる。
【００１７】
他の例を説明すると、ユーザが第１所定周波数として6.25Hzを選択し、ｎを２としてこの２つの所定周波数に14.985Hz及び15Hzを選択した場合には、制御回路１６は6.25Hz、14.985Hz及び15Hz夫々の逆数（周期）の公倍数の周期を有する同期信号を出力すべく第２計数値を選択し、第２カウンタ３６に設定する。より具体的には、所定周波数6.25Hz、14.985Hz及び15Hzに夫々対応する第Ｂ列、第Ｃ列及び第Ｄ列に共通して存在する第２計数値を調べると、第Ｂ列第１０行の5,005、第Ｃ列第１０行の12,000及び第Ｄ列第１０行12,012であることがわかる。即ち、第１０行が共通行である。そこで第１所定周波数としては先に第Ｂ列の6.25Hzが選択されているので、制御回路１６は第２計数値についても同じ第Ｂ列の第１０行にある5,005を選択して第２カウンタ３６に設定する。これによって、第２カウンタ３６が出力する同期信号の周期は、6.25Hz、14.985Hz及び15Hz夫々の逆数（周期）の公倍数、800.8秒となる。
【００１８】
なお、ユーザが第１所定周波数として6.25Hzを選択し、ｎを１としてもう１つの所定周波数に同じ6.25Hzを選択した場合には、制御回路１６は6.25Hzと6.25Hzの逆数の公倍数の周期、即ち、周波数で言えば6.25Hzを出力すべく第２計数値を選択する。この場合では、所定周波数6.25Hzに対応する第Ｂ列にのみ存在する第２計数値を調べると、第Ｂ列第１行の１であることがわかる。即ち、第１所定周波数以外に選択される所定周波数が同じく第１所定周波数である場合にも、制御回路１６は他の場合と同じルールに従って第２計数値を選択する処理を行う。
【００１９】
制御回路１６が第２計数値を選択する処理は、例えば図４に示すように、図３の表１の第Ｂ列〜第Ｄ列に関して第２計数値の代わりにフラグ（「１」で示す）のみで構成した表２を用いると良い。これにより、例えば、ユーザが第１所定周波数として6.25Hzを選択し、他のもう１つの所定周波数に14.985Hzを選択した場合、制御回路１６は第Ｂ列及び第Ｃ列のみに共通してフラグ「１」のある共通行（この例では第６行）を特定し、続いて表１の第１所定周波数（この例では6.25Hz）に対応する列（この例では第Ｂ列）の共通行（この例では第６行）を見に行くことで、第２計数値（この例では1,001）を特定できる。第１所定周波数以外に選択された所定周波数が２以上ある場合でも同様である。
【００２０】
図５は、本発明による信号生成回路３０の他の実施形態例を示すブロック図である。この例では、カウンタ４４が１個だけ設けられ、所望の出力周波数に応じて計数値が設定される。例えば、14.985Hz及び15Hz夫々の逆数（周期）の公倍数の周期を有する出力信号を生成したい場合には、表１の第Ａ列第６行の8,648,640,000を選択する。この計数値は、５４ＭＨｚでカウントしたときに14.985Hz及び15Hz夫々の逆数（周期）の公倍数の周期（この場合では160.16秒）となるように選定した値である。これによると、ハードウェアは最も単純な構成にできる。ただし、同期信号しか生成できない。
【００２１】
以上、本発明の好適実施形態の例を説明したが、本発明は、上述の実施例のみに限定されるものではなく、本発明の要旨から逸脱することなく、種々の変形及び修正を加え得ることは当業者には明らかである。例えば、表１及び表２では、所定周期が３つの例を示したが、もっと多数であっても良い。また、表１及び表２において、行と列の関係を入れ替えても同様に実施できる。更に上述の例では、ｎ個の所定周波数の公倍数の周期の同期信号を生成するとして説明してきたが、公倍数の中でも特に最小公倍数の周期の同期信号を生成すれば、最も短い周期で複数の信号間の同期を取ることができるので望ましい。上述の実施形態ではカウンタを用いる例を示したが、コンピュータによるシミュレーションを利用することにより、半導体素子等で構成される現実のカウンタを用いずとも、コンピュータ・プログラム上の仮想的なカウンタで第１及び第２計数値をカウントすることにより、第１カウンタ３４及び第２カウンタ３６を用いた場合と同様な出力信号及び同期信号を生成することもできる。
【００２２】
上述の説明では、第１所定周期の選択は、ユーザが直接指示するとしたが、これに代わって周期検出回路１２で検出した入力信号の周期を制御回路１６が選択する設定としても良い。また、第１所定周期の他のｎ個の周期について、その１つを周期検出回路１２で検出した入力信号の周期を制御回路１６が選択する設定としても良い。更に入力チャンネルを複数とした場合では、第１所定周期の他のｎ個の周期について、周期検出回路１２で検出した複数の入力信号の周期から選択する設定としても良い。
【００２３】
上述のように、本発明の同期信号生成装置によれば、１つの同期信号だけでフォーマットの異なる複数の信号間の同期を取れるようにしたので、複数の同期信号の生成回路及びこれに伴う複数のチャンネルを必要としない。即ち、同期信号が１つで済むので必要とする回路規模が小さくなり、結果としてフォーマットの異なる複数の信号間の同期を安価に実現できるようになる。また、同期信号を生成するカウンタが使用する計数値は、所定周期との組み合わせで定まる計数値を行列の要素として記憶手段が予め記憶している。このため、組み合わせの異なる複数フォーマット用の同期信号を生成するに際し、計算などを特に行うことなしに、複数の組み合わせの夫々に適したカウンタ用の計数値を決定できる。
【図面の簡単な説明】
【図１】本発明による同期信号生成装置のカウンタを用いる主要部の実施形態の一例を示す図である。
【図２】本発明による同期信号生成装置の実施形態の一例を示すブロック図である。
【図３】本発明による所定周波数と計数値の関係の１例を示す表である。
【図４】本発明による第２計数値の選択で利用する所定周波数、第１計数値及び第２計数値の関係を示す表である。
【図５】本発明による同期信号生成装置のカウンタを用いる主要部の他の実施形態例を示す図である。
【符号の説明】
１０  入力増幅回路
１２  周期検出回路
１４  バス
１６  制御回路
１８  ＲＡＭ
２０  ＲＯＭ
２２  磁気ディスク記憶装置
２３  操作パネル
２４  表示制御回路
２６  表示画面
３０  信号生成回路
３２  基準信号発振回路
３４  第１カウンタ
３６  第２カウンタ
４０  第１出力端子
４２  第２出力端子
４４  カウンタ
４６  出力端子
【図１】
0003756048.tif 000002
【図２】
0003756048.tif 000003
【図３】
0003756048.tif 000004
【図４】
0003756048.tif 000005
【図５】
0003756048.tif 000006