(57)【特許請求の範囲】
【請求項１】
第１及び第２のトランジスタのコレクタが相互に接続されて第１の負荷素子を介して直流電源に接続される一方、各々のエミッタが第２の負荷素子を介して相互に接続されると共に、前記第２のトランジスタのエミッタが電流源に接続され、
前記第１のエミッタに入力信号が印加可能とされる一方、前記第１及び第２のトランジスタのコレクタの相互の接続点から出力信号が出力可能とされ、
第３のトランジスタのコレクタが前記直流電源に直接接続される一方、エミッタが前記第２のトランジスタのエミッタと共に前記電流源に接続され、
前記第１乃至第３のトランジスタのベースは、各々交流的に接地状態とされると共に、前記第１乃至第３のトランジスタの各々のベース及び前記電流源には、外部からの利得制御電圧に応じた電圧を出力する電圧制御回路の出力段が、それぞれ接続されて前記電圧制御回路により前記第１乃至第３のトランジスタのベース電圧及び前記電流源の電流が制御可能とされてなることを特徴とする利得可変増幅回路。
【請求項２】
前記第１及び第２のトランジスタのコレクタと前記第１の負荷素子との間には、ベース接地増幅回路がカスコード接続されて設けられてなることを特徴とする請求項１記載の利得可変増幅回路。
【請求項３】
前記第１のトランジスタのコレクタと前記第１の負荷素子との間に、第４のトランジスタが、そのコレクタが前記第１の負荷素子に、エミッタが前記第１のトランジスタのコレクタに、それぞれ接続されて設けられる一方、
前記第２のトランジスタのコレクタと前記第１の負荷素子との間に、第５のトランジスタが、そのコレクタが前記第１の負荷素子に、エミッタが前記第２のトランジスタのコレクタに、それぞれ接続されて設けられ、
前記第４及び第５のトランジスタは、ベースが交流的に接地されると共に、コレクタから出力信号が出力可能に構成されてなることを特徴とする請求項１記載の利得可変増幅回路。
【請求項４】
前記第１及び第２のトランジスタのコレクタと前記第１の負荷素子との間に、第４のトランジスタが、そのコレクタが前記第１の負荷素子に、エミッタが前記第１及び第２のトランジスタのコレクタに、それぞれ接続されて設けられ、
前記第４のトランジスタは、ベースが交流的に接地されると共に、コレクタから出力信号が出力可能に構成されてなることを特徴とする請求項１記載の利得可変増幅回路。
【請求項５】
前記電流源に代えて、抵抗素子が設けられてなることを特徴とする請求項１、請求項２、請求項３又は請求項４いずれか記載の利得可変増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、利得可変増幅回路に係り、特に、大信号入力時における歪み特性、入力インピーダンス特性等の改善を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の増幅回路としては、例えば、図７に示されたような構成を有してなる利得可変増幅回路が公知・周知となっている。
すなわち、以下、同図を参照しつつこの従来回路について概略的に説明すれば、まず、この利得可変増幅回路は、ｎｐｎ形の第１及び第２のトランジスタ５１，５２を有してなり、第１及び第２のトランジスタ５１，５２は、相互にエミッタが接続されると共に、電流源５４と入力端子５８が接続されたものとなっている。
また、第１のトランジスタ５１のコレクタは、第１の負荷素子５３を介して直流電源５５に接続されると共に、出力端子５９に接続されている。一方、第２のトランジスタ５２のコレクタは、直流電源５５に直接接続されたものとなっている。
さらに、第１及び第２のトランジスタ５１，５２のベースは、交流的に接地されると共に、各々電圧制御回路５６に接続され、この電圧制御回路５６に接続された利得制御電圧源５７の出力電圧の調整によって、第１及び第２のトランジスタ５１，５２の各々のベース電圧が各々制御されるようになっている。
【０００３】
かかる構成において、入力端子５８における入力信号が小さい場合には、利得制御電圧源５７から電圧制御回路５６へ印加される利得制御電圧により、第１のトランジスタ５１のコレクタ電流Ｉc1が流れるようになっている。
一方、入力信号が大きくなると、電圧制御回路５６へ印加される利得制御電圧の調整により、第１のトランジスタ５１のコレクタ電流が少なくなる一方、第２のトランジスタ５２に適宜なコレクタ電流Ｉc2が流れることとなり、入力信号に対する利得が低下するようになっている。
このように、入力信号のレベル変化に応じて、第１のトランジスタ５１のコレクタ電流を制御することにより、増幅利得の制御ができるような構成となっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の従来回路構成においては、電流源５４が定電流であるため入力インピーダンスの変動がないものの、入力端子５８と出力端子５９間のアイソレーションは、トランジスタが有するアイソレーション特性以上のものが得られず、減衰量が少ないという問題があった。
また、従来回路は、ベース接地増幅回路であるために、信号入力は電流で行われる一方、信号出力は電圧で行われることとなり、大信号入力時における回路電流が入力信号の交流電流成分より少なくなるために、歪み特性が悪化してしまうという問題があった。
そこで、歪み特性を改善しつつ減衰量を大きくとることができるような改善策としては、例えば、電流源５４の電流を大きくすることが考えられる。ところが、上述の利得可変増幅回路の入力インピーダンスＺiは、公知・周知のようにＺi＝α0／ｇm＝｛β0／（１＋β0）｝／（Ｉc／ＶT）と与えられ、この式から理解されるように、コレクタ電流Ｉcの増加は、入力インピーダンスＺiの低下を招いてしまうという問題がある。
【０００５】
本発明は、かかる実状に鑑みてなされたもので、大信号入力時に回路電流を増加させることができ、しかも、歪み特性が改善された利得可変増幅回路を提供するものである。
本発明の他の目的は、大信号入力時に大きな減衰量を得ることができ、しかも、回路電流の増加による入力インピーダンスの低下を抑圧することができる利得可変増幅回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る利得可変増幅回路は、
第１及び第２のトランジスタのコレクタが相互に接続されて第１の負荷素子を介して直流電源に接続される一方、各々のエミッタが第２の負荷素子を介して相互に接続されると共に、前記第２のトランジスタのエミッタが電流源に接続され、
前記第１のエミッタに入力信号が印加可能とされる一方、前記第１及び第２のトランジスタのコレクタの相互の接続点から出力信号が出力可能とされ、
第３のトランジスタのコレクタが前記直流電源に直接接続される一方、エミッタが前記第２のトランジスタのエミッタと共に前記電流源に接続され、
前記第１乃至第３のトランジスタのベースは、各々交流的に接地状態とされると共に、前記第１乃至第３のトランジスタの各々のベース及び前記電流源には、外部からの利得制御電圧に応じた電圧を出力する電圧制御回路の出力段が、それぞれ接続されて前記電圧制御回路により前記第１乃至第３のトランジスタのベース電圧及び前記電流源の電流が制御可能とされてなるものである。
【０００７】
かかる構成においては、入力信号が小さい場合には、電圧制御回路により第１のトランジスタのコレクタ電流が適宜に流れるよう制御されると共に、電流源の電流が入力インピーダンスと整合する大きさとなるように制御される一方、入力信号が大きくなると、電圧制御回路により第１のトランジスタのコレクタ電流が減少し、第２のトランジスタのコレクタ電流が増えるよう制御されると共に、電流源の電流が増加されて、歪み特性の悪化が抑圧される。また、入力信号の一部が第２の負荷素子を介して第２及び第３のトランジスタに供給されるため、電流源の電流増加に起因する入力インピーダンスの低下が抑圧されるようになっている。
さらに、入力信号がより大きくなると、電圧制御回路により第１のトランジスタのコレクタ電流が遮断される一方、第２及び第３のトランジスタのコレクタ電流が流れるように制御されると共に、電流源の電流が増加するように制御され、歪み特性の悪化の防止と共に、入力信号の一部が第２の負荷素子を介して第２及び第３のトランジスタに供給されることにより、電流源の電流増加に起因する入力インピーダンスの低下が抑圧されようになっている。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図６を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の構成例について、図１を参照しつつ説明する。
まず、この第１の構成例における利得可変増幅回路１００は、ｎｐｎ形の第１乃至第３のトランジスタ１〜３を有してなり、これら３つのトランジスタ１〜３によって後述するように第１乃至第３のベース接地増幅回路９１〜９３が構成されると共に、第１乃至第３のトランジスタ１〜３のベース電圧及び後述する電流源３１の電流を制御する電圧制御回路３２が設けられたものとなっている。
すなわち、まず、第１のトランジスタ１のエミッタは、入力端子４１に接続されると共に、第２の負荷素子１２を介して電流源３１に接続される一方、コレクタは、出力端子４２に接続されると共に、第１の負荷素子１１を介して直流電源３４に接続されている。そして、第１のトランジスタ１のベースは、第１のコンデンサ２１を介してアースに接続されて、交流的に接地された状態とされると共に、電圧制御回路３２の出力段が接続されたものとなっており、第１のベース接地増幅回路９１が構成されている。
【０００９】
また、第２及び第３のトランジスタ２，３は、エミッタが相互に接続されると共に、その接続点は、第２の負荷素子１２と電流源３１との接続点に接続されたものとなっている。
ここで、電流源３１は、電圧制御回路３２の出力電圧によりその電流Ｉrefが後述するように制御されるものとなっている。
そして、第２のトランジスタ２のコレクタは、出力端子４２に接続されると共に、第１の負荷素子１１を介して直流電源３４に接続されたものとなっている。さらに、第２のトランジスタ２のベースは、第２のコンデンサ２２を介してアースに接続されて、交流的に接地された状態とされると共に、電圧制御回路３２の出力段が接続されたものとなっており、第２のベース接地増幅回路９２が構成されている。
【００１０】
第３のトランジスタ３のコレクタは、直流電源３４に直接接続される一方、ベースは、第３のコンデンサ２３を介してアースに接続されて、交流的に接地された状態とされると共に、電圧制御回路３２の出力段が接続されたものとなっており、第３のベース接地増幅回路９３が構成されている。
電圧制御回路３２は、第１乃至第３のトランジスタ１〜３のベースに印加されるベース電圧を出力するもので、その出力電圧の大きさが、入力段に接続され電圧調整可能に構成された可変利得制御電圧源３３から印加される利得制御電圧の大きさに応じて変化するようになっているものである。
したがって、電圧制御回路３２による第１乃至第３のトランジスタ１〜３のベース電圧の変化に伴い第１乃至第３のトランジスタ１〜３のコレクタ電流が制御されるようになっている。
【００１１】
次に、かかる構成における動作について説明する。
まず、入力端子４１における入力信号が小さい場合、電圧制御回路３２に印加される利得制御電圧は高く設定されるものとする。これによって、第１のトランジスタ１において、コレクタ電流Ｉc1が流れるように電圧制御回路３２の出力電圧によって第１のトランジスタ１が制御されると共に、電流源３１の電流Ｉrefが、この利得可変増幅回路１００の入力インピーダンスＺiに整合した大きさとなるように電圧制御回路３２によって制御されるようになっている。
そして、この場合、第３のトランジスタ３は、電圧制御回路３２により、コレクタ電流Ｉc3が流れないように制御されるようになっている。
【００１２】
一方、入力端子４１における入力信号が大きくなった場合には、電圧制御回路３２に印加される利得制御電圧が、入力信号が小さい場合よりも低い適切な電圧に設定されることによって、第１のトランジスタ１に代わって第２のトランジスタ２のコレクタ電流Ｉc2が増加するように電圧制御回路３２によって制御されると共に、第１のトランジスタ１のコレクタ電流Ｉc1が減少するように制御されることとなる。そして、この場合、入力信号の交流電流分は、入力信号が小さい場合に比して増大するため、歪み特性は悪化する傾向となるが、利得制御電圧が調整されて印加された電圧制御回路３２によって電流源３１の電流Ｉrefがやや増加され、それによって歪み特性の悪化が抑圧されることとなる。
またこの際、入力インピーダンスＺiは、電流源３１の電流Ｉrefの若干の増加によってやや低下しようとするが、本発明の実施の形態においては、入力信号の一部が第２の負荷素子１２を介して第２のトランジスタ２へ供給されるようになっているために、第２の負荷素子１２のインピーダンス成分が入力インピーダンスＺiに挿入されることになり、その分、入力インピーダンスＺiを上昇させることとなるために、結果的に入力インピーダンスＺiの低下が抑圧されるものとなる。
また、第３のトランジスタ３は、この場合も入力信号が小さい場合と同様に継続してコレクタ電流Ｉc3が流れないように制御される。
【００１３】
そして、入力端子４１における入力信号がさらに大きくなると、電圧制御回路３２へ印加される利得制御電圧がこれまで以上に低く設定されることにより、電圧制御回路３２の制御によって第１のトランジスタ１は、コレクタ電流Ｉc1が遮断されて非動作状態とされる一方、第２及び第３のトランジスタ２，３のコレクタ電流Ｉc2，Ｉc3が流れるようになる。
この際、入力信号の交流電流分は、以前よりさらに増加するため、歪み特性は悪化する傾向となろうとするが、電圧制御回路３２により電流源３１の電流Ｉrefが、それ以前よりさらに増加するよう制御されるので、歪み特性の悪化がより抑圧されることとなる。そして、入力インピーダンスＺiは、電流源３１の電流Ｉrefのさらなる増加によって低下しようとするが、入力信号が第２の負荷素子１２のみを介して第２及び第３のトランジスタ２，３へ供給されるようになっているために、第２の負荷素子１２のインピーダンス成分が入力インピーダンスＺiに挿入されることになり、その分、入力インピーダンスＺiを上昇させるために、結果的に入力インピーダンスＺiの低下が抑圧されるものとなる。
【００１４】
入力信号がまたさらに大きくなる場合には、入力信号は、第２の負荷素子１２において減衰された後に、電流源３１の電流Ｉrefのさらなる増加に起因して入力インピーダンスの低下を生じた第２及び第３のトランジスタ２，３のエミッタに供給されることとなり、その結果、より高い減衰量が得られることとなる。
【００１５】
次に、上述した動作特性を有する本発明の実施の形態における利得可変増幅回路の利得特性について、従来回路の利得特性と比較しつつ図２及び図８を参照しつつ説明する。
まず、図２及び図８において、横軸は、電圧制御回路３２（図７に示された従来回路においては電圧制御回路５６）に印加される利得制御電圧の変化を、縦軸は、入力端子４１（図７に示された従来回路においては入力端子５８）に印加される入力信号レベルに対して出力端子４２（図７に示された従来回路においては出力端子５９）に得られる出力信号レベルの利得を、それぞれ表すものとなっている。
そして、本発明の実施の形態における利得可変増幅回路と従来回路共に、最大利得が同一となるように動作条件を設定した際に得られる最大減衰量を比較すると、本発明の実施の形態における利得可変増幅回路がほぼ−５０ｄＢの最大減衰量が得られている（図２参照）のに対して、従来回路においては、最大減衰量は−３０ｄＢとなっている（図８参照）。すなわち、本発明の実施の形態における利得可変増幅回路は、減衰量が従来回路に比して大凡２０ｄＢ強化されていることが確認でき（図２及び図８参照）、本発明の実施の形態における利得可変増幅回路は減衰量の増大に有効であることが理解できる。
【００１６】
次に、利得制御電圧に対するコレクタ電流の変化について、本発明の実施の形態における利得可変増幅回路と従来回路とについて図３及び図９を参照しつつ説明する。
まず、図３及び図９において、電圧制御回路３２（図７に示された従来回路においては電圧制御回路５６）に印加される利得制御電圧の変化を、縦軸は、各々のトランジスタ１〜３（図７に示された従来回路においてはトランジスタ５１，５２）のコレクタ電流の変化を、それぞれ表すものとなっている。
最初に、従来回路について見れば、従来回路においては、入力信号が小さい場合（換言すれば、利得制御電圧が大きい場合）には、コレクタ電流Ｉc1が多く流れ、入力信号が大きくなる（換言すれば、利得制御電圧が小さくなる）につれてコレクタ電流Ｉc1が減少する一方、コレクタ電流Ｉc2が増加してゆくものとなっている（図９参照）。また、従来回路においては、電流源５４の出力電流Ｉrefは一定である。
【００１７】
これに対して、本発明の実施の形態における利得可変増幅回路においては、入力信号が小さい場合は、利得制御電圧が大きな値に設定されることで、コレクタ電流Ｉc1が多く流され、コレクタ電流Ｉc3は、遮断された状態となる（図３において「入力信号：小期間」と表記された部分参照）。
そして、入力信号が大きくなり、利得制御電圧が小さくされることで、コレクタ電流Ｉc1は減少する一方、コレクタ電流Ｉc2が多く流れることとなる（図３において、「入力信号：大期間」と表記した部分参照）。また、この状態にあって、コレクタ電流Ｉc3は未だ遮断されたままである。
【００１８】
この後、入力信号がさらに大きくなると、利得制御電圧がさらに小さく設定されることにより、コレクタ電流Ｉc1が完全に遮断され、コレクタ電流Ｉc3が流れ始めると共に、コレクタ電流Ｉc2も徐々に減少してゆくこととなる（図３において「入力信号：さらに大期間」と表記された部分参照）。
また、電流源３１の電流Ｉrefは、利得制御電圧が小さい場合には、増加するように制御されるものとなっており、これによって大きな減衰量が確保されるようになっている。
【００１９】
次に、第２の構成例について図４を参照しつつ説明する。なお、図１に示された第１の構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の構成例における利得可変増幅回路１００Ａは、ベース接地増幅回路を多段接続（カスコード接続）した構成となっている点に特徴を有するものである。
すなわち、以下、具体的に説明すれば、まず、第１のトランジスタ１のコレクタと第１の負荷素子１１の間に、ｎｐｎ形の第４のトランジスタ４が、そのコレクタが出力端子４２及び第１の負荷素子１１に、エミッタが第１のトランジスタ１のコレクタに、それぞれ接続されて設けられている。
また、第２のトランジスタ２のコレクタと第１の負荷素子１１との間に、ｎｐｎ形の第５のトランジスタ５が、そのコレクタが出力端子４２及び第１の負荷素子１１に、エミッタが第２のトランジスタ２のコレクタに、それぞれ接続されて設けられている。
【００２０】
さらに、第４及び第５のトランジスタ４，５は、ベース同士が相互に接続されると共に、各々のベースとアースとの間には、第４のコンデンサ２４及び定電圧源３５が、それぞれ接続されており、第４及び第５のトランジスタ４，５のベースは、交流的に接地された状態とされている。また、第４及び第５のトランジスタ４，５のサイズは、第１及び第２のトランジスタ１，２のサイズよりも小さく設定されたものとなっている。
そして、第４のトランジスタ４により第４のベース接地増幅回路９４が、第５のトランジスタ５により第５のベース接地増幅回路９５が、それぞれ構成されたものとなっている。
かかる構成においては、第４及び第５のトランジスタ４，５が出力端子４２に接続され、この両トランジスタ４，５のサイズが第１及び第２のトランジスタ１，２に比して小さく設定されたものであるため、第１及び第２のトランジスタ１，２が出力端子４２に接続される場合に比べて出力周波数特性の改善がなされるものとなっている。
なお、この点を除けば、入力信号に対する出力信号の出力動作は、先に図１を参照しつつ説明した第１の構成例と基本的に同様であるので、ここでの再度の詳細な説明は省略する。
【００２１】
次に、第３の構成例について図５を参照しつつ説明する。なお、図１に示された第１の構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の構成例における利得可変増幅回路１００Ｂは、先の図４に示された第２の構成例と同様にベース接地増幅回路が多段接続された構成である点で第２の構成例と同様であるが、次述するように多段接続の具体的な構成が図４に示された構成例と異なるものである。
すなわち、この第３の構成例においては、第１乃至第３のトランジスタ１〜３に加えてｎｐｎ形の第４のトランジスタ４が、そのコレクタが第１の負荷素子１１の一端（第１の負荷素子１１の直流電源３４と接続される側と反対側）に接続される一方、そのエミッタが第１及び第２のトランジスタ１，２のコレクタに接続されて設けられている。そして、第４のトランジスタ４のベースとアースとの間には、第４のコンデンサ２４及び定電圧源３５がそれぞれ接続されて設けられており、第４のトランジスタ４のベースは、交流的に接地された状態とされている。
【００２２】
そして、この第４のトランジスタ４によって第４のベース接地増幅回路９４が構成されたものとなっており、第１のトランジスタ１による第１のベース接地増幅回路９１とカスコード接続（多段接続）されると共に、第２のトランジスタ２による第２のベース接地増幅回路９２ともカスコード接続（多段接続）されたものとなっている。
かかる構成において、出力端子４２に接続される第４のトランジスタ４のサイズを、第１及び第２のトランジスタ１，２に比して小さく設定することによって出力周波数特性の改善がなされる点は先の第２の構成例の場合と同様である。
なお、かかる点を除けば、入力信号に対する出力信号の出力動作は、先に図１を参照しつつ説明した第１の構成例と基本的に同様であるので、ここでの再度の詳細な説明は省略する。
【００２３】
次に、第４の構成例について図６を参照しつつ説明する。なお、図１に示された第１の構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第４の構成例における利得可変増幅回路１００Ｃは、先の図１に示された第１の構成例における電流源３１に代えて、第３の負荷素子１３が用いられた構成となっているものである。
すなわち、第３の負荷素子１３は、その一端が第２の負荷素子１２の一端、第２及び第３のトランジスタ２，３のエミッタに接続される一方、他端は、アースに接続されたものとなっている。なお、第３の負荷素子１３は、より具体的には、抵抗素子が好適である。
かかる構成においても、その基本的な動作及び特性は、先に図１を参照しつつ説明した第１の構成例と基本的に同様であるので、ここでの再度の詳細な説明は省略する。
【００２４】
なお、図４に示された第２の構成例及び図５に示された第３の構成例における電流源３１を、第４の構成例のように第３の負荷素子１３に代えてもよく、その場合にあっても基本的な動作及び特性は第１の構成例と同様である。
また、本発明の実施の形態においては、ｎｐｎ形トランジスタを用いたが、他のタイプのトランジスタを用いても良いことは勿論である。
【００２５】
【発明の効果】
以上、述べたように、本発明によれば、第１のトランジスタのエミッタが負荷素子を介して第２及び第３のトランジスタのエミッタと接続される共に、これら第２及び第３のトランジスタのエミッタを電流源に接続し、この電流源の電流を制御できるような構成とすることにより、従来に比して高い入力信号のレベルまで、歪み特性が良好な利得制御ができ、しかも、入力インピーダンスの変動が少なく、大信号入力時に大きな減衰量を得ることができる利得可変増幅回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における利得可変増幅回路の第１の構成例を示す回路図である。
【図２】本発明の実施の形態における利得可変増幅回路の利得制御電圧変化に対する利得変化を示す特性線図である。
【図３】本発明の実施の形態における利得可変増幅回路の利得制御電圧変化に対するコレクタ電流変化を示す特性線図である。
【図４】本発明の実施の形態における利得可変増幅回路の第２の構成例を示す回路図である。
【図５】本発明の実施の形態における利得可変増幅回路の第３の構成例を示す回路図である。
【図６】本発明の実施の形態における利得可変増幅回路の第４の構成例を示す回路図である。
【図７】従来回路の構成例を示す回路図である。
【図８】従来回路の利得制御電圧変化に対する利得変化を示す特性線図である。
【図９】従来回路の利得制御電圧変化に対するコレクタ電流変化を示す特性線図である。
【符号の説明】
１…第１のトランジスタ
２…第２のトランジスタ
３…第３のトランジスタ
４…第４のトランジスタ
５…第５のトランジスタ
３１…電流源
３２…電圧制御回路
３３…可変利得制御電圧源
３４…直流電源
３５…定電圧源
４１…入力端子
４２…出力端子
【図１】
0003833923.tif 000002
【図２】
0003833923.tif 000003
【図３】
0003833923.tif 000004
【図４】
0003833923.tif 000005
【図５】
0003833923.tif 000006
【図６】
0003833923.tif 000007
【図７】
0003833923.tif 000008
【図８】
0003833923.tif 000009
【図９】
0003833923.tif 000010