(57)【特許請求の範囲】
【請求項１】
複数のコマンド入力アドレスから不正確なコマンド入力アドレスを識別する方法であって、
各コマンド入力アドレスは、複数の短いコマンドワードおよび複数の長いコマンドワードのうちの１つを示し、
各短いコマンドワードは、固定長に等しい長さを有し、各短いコマンドワードは、各短いコマンドワードの開始位置に配置された第１のビットであって、第１の所定の値を有する第１のビットを含み、
各長いコマンドワードは、該固定長の２倍に等しい長さを有し、各長いコマンドワードは、各長いコマンドワードの前半の開始位置に配置された第１のビットであって、該第１の所定の値を有する第１のビットを含み、各長いコマンドワードは、各長いコマンドワードの後半の開始位置に配置された第２のビットであって、該第１の所定の値とは異なる第２の所定の値を有する第２のビットをさらに含み、
該方法は、
該複数のコマンド入力アドレスのうちの１つを受信することと、
該受信されたコマンド入力アドレスによって示されるコマンドワードであって、該固定長に等しい長さを有するコマンドワードを受信することと、
該受信されたコマンドワードの開始位置に配置された第１のビットが、該第２の所定の値に等しい値を有するか否かを決定することと、
該受信されたコマンドワードの開始位置に配置された該第１のビットが該第２の所定の値に等しい値を有すると決定された場合には、該不正確なコマンド入力アドレスが識別されたことを示す信号を出力することと
を包含する、方法。
【請求項２】
前記第１の所定の値は、前記第２所定の値を反転した値に等しい、請求項１に記載の方法。
【請求項３】
前記複数のコマンド入力アドレスを送信するＣＰＵを提供することと、
前記不正確なコマンド入力アドレスが識別されたことを示す前記信号が出力された場合には、該ＣＰＵを所望の動作状態にセットすることと
をさらに包含する、請求項１に記載の方法。
【請求項４】
バスがＣＰＵとチェックユニットとメモリユニットとに結合されており、
該ＣＰＵは、該バス上の前記複数のコマンド入力アドレスを該メモリユニットと該チェックユニットとに送信するように設けられており、
該メモリユニットは、前記複数のコマンドワードを格納するように設けられており、
該チェックユニットは、該ＣＰＵから該複数のコマンド入力アドレスを受信し、該受信されたコマンド入力アドレスによって示される該コマンドワードであって、前記固定長に等しい長さを有する該コマンドワードを受信し、該受信されたコマンドワードの開始位置に配置された前記第１のビットが前記第２の所定の値に等しい値を有するか否かを決定し、該受信されたコマンドワードの開始位置に配置された該第１のビットが該第２の所定の値に等しい値を有すると決定された場合には、前記不正確なコマンド入力アドレスが識別されたことを示す前記信号を出力するように設けられている、請求項１に記載の方法。
【請求項５】
前記チェックユニットは、前記メモリユニットの一部として設けられている、請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項１に従って、異なった長さのコマンドワードを用いる場合に、正確なコマンド入力アドレスを識別する方法に関する。
【背景技術】
【０００２】
プロセッサのコマンドコードに対して異なった長さのコマンドワードが用いられる場合、プログラムカウンタがコマンドワードの正確な入力アドレスを指定することは困難である。正常な長さのコマンドワードおよび正常な長さの半分の長さのコマンドワードが用いられる場合、アドレスカウンタは、アドレスポインタを中心、すなわち、正常な長さのコマンドワードのコマンドワードの後半に向け得る。これは、コマンドワードが正確に読み出され得ないことを意味する。コマンドワードの中心でのこのような不正確な入力は、不正確なオブジェクトコードをもたらすことが推測されるので、利用可能な従来技術に基いて、これまで許容されてきた。この不正確なオブジェクトコードは識別され、かつエラーメッセージをもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、エラーメッセージが生成されることなくがないような許容されないアドレスに入力が行われる場合、誤用またはデータ破損の危険が生じる。
【０００４】
従って、本発明は、異なった長さのコマンドワードが用いられる場合であっても、正確なコマンド入力アドレスを識別し、かつ許容されないポイントでの入力を防止する方法を提供するという目的に基づく。
【課題を解決するための手段】
【０００５】
本発明は、特許請求項１に規定される措置によりこの目的を達成する。長いコマンドワードまたは正常な長さのコマンドワードは、少なくとも第１のスタートビットおよび第２のスタートビットを有するが、半分の長さのコマンドワードは、１つのスタートビットのみを有するという事実に基づいて、半分の長さのコマンドワードから長いコマンドワードを区別することが容易であり、これは、許容されないアドレスでの入力を防止することが可能であることを意味する。
【０００６】
他の有利な改良点は、従属請求項に規定される。第１のスタートビットが各コマンドワードの開始点に位置し、第２のスタートビットが長いコマンドワードの後半の開始点に位置するという事実に基づいて、コマンドワードの後半に入力された場合、その入力が不正確であることが即座に識別される。第２のスタートビットが第１のスタートビットの逆である場合、第１のスタートビットおよび第２のスタートビットを明確かつ容易に識別することが可能である。
【０００７】
本発明は、例示的実施形態を図面を参照して説明することによって、以下においてより詳細に説明される。
【発明を実施するための最良の形態】
【０００８】
図１における例示的実施形態において、Ａ）は、正常な長さの、すなわち、３２ビットの長さを有するコマンドワードを象徴的に示す。この場合、「１ｓｂ」によって識別され、かつ第１のビットに対応する最下位ビットの位置は、この場合、「１」の形式であるスタートビットを含む。１７番目のビットは、コマンドワードの後半のスタートビットであり、「１ｓｂ’」で識別される。このビットは反転され、従って、「０」を含む。その下の、Ｂ）において、半分の長さのコマンドワードが示される。このコマンドワードの第１の位置は、同様に、「１ｓｂ」で識別され、かつ値「１」を含むスタートビットを含む。
【０００９】
従って、各コマンドワードの開始点にて、このアドレスに入力する場合、提供されたスタートビット、すなわち、この場合「１」が存在するか否かを簡単にチェックすることができる。許容されない入力がコマンドワードの中心、すなわち１７番目のビットにて生じた場合、第２のスタートビット、すなわち、反転された「１」が「０」に対応して識別される。従って、これは、正確な入力アドレスではないことが即座に識別され、後半のコマンドワードは、最初、全く読み出されない。
【００１０】
示されたように、半分の長さのコマンドから長いコマンドを区別することは容易であり、簡単な手段を用いて、長いコマンドワードの中心での許容されない入力および認証されないコマンド、すなわち後半のコマンドワードの後半の読み出しが防止される。
【００１１】
図２に示されるように、アドレスがチェックされる。ＣＰＵ３、メモリユニット４およびチェックユニット５がバス２を介して互いに接続される。例示的に、ＣＰＵ３がアドレスをバス２を介してメモリユニット４に送信した場合、例に示されたチェックユニットは、事前に規定された規則に基づいて、アドレスがコマンドワードの開始点を実際に示すか否かをチェックする。コマンドワードの開始点が含まれない場合、これは、チェックユニットによってＣＰＵに信号が送信される。この場合、送信は、バス２またはさらなる信号線６を介して行われ得る。
【００１２】
アドレスが正確でないという送信は、結果として、ＣＰＵをディスエーブルにするか、リセットするか、別の所望の動作状態に設定し得る。
【００１３】
示された例に加えて、チェックユニットは、メモリユニットの一部分であり得る。その場合、これは、メモリユニットのアドレスレジスタをチェックして、例えば、レジスタに保持されるアドレスが許容され得るか否かを決定する。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａは、本発明による、コマンドワードの構造を示す。
【図１Ｂ】図１Ｂは、本発明による、コマンドワードの構造を示す。
【図２】図２は、本発明の方法を実施する構成を示す。
【符号の説明】
【００１５】
１ｓｂ    第１のスタートビット
１ｓｂ’  第２のスタートビット
【図２】
0003734798.tif 000002
【図１Ａ】
0003734798.tif 000003
【図１Ｂ】
0003734798.tif 000004