(57)【特許請求の範囲】
【請求項１】
基板の表面側に設けられたトレンチ型の素子分離領域と、当該素子分離領域で分離された素子領域に重なるように前記基板上に設けられた電極配線と、当該電極配線の側壁に設けられた窒化シリコン系材料からなるサイドウォールとを備えた半導体装置において、
前記素子分離領域と前記素子領域との境界の上部で、前記サイドウォールが部分的に除去されており、
前記サイドウォールが除去された部分に、当該サイドウォールを構成する窒化シリコン系材料よりも前記基板に対して低応力な絶縁材料からなる第２のサイドウォールが設けられている
ことを特徴とする半導体装置。
【請求項２】
基板の表面側に設けられたトレンチ型の素子分離領域と、当該素子分離領域で分離された素子領域に重なるように前記基板上に設けられた電極配線と、当該電極配線の側壁に設けられた窒化シリコン系材料からなるサイドウォールとを備えると共に、前記素子分離領域と前記素子領域との境界の上部で、前記サイドウォールが部分的に除去されており、当該サイドウォールが除去された部分に、当該サイドウォールを構成する窒化シリコン系材料よりも前記基板に対して低応力な絶縁材料からなる第２のサイドウォールが設けられた半導体装置の製造方法であって、
前記素子分離領域が形成された基板上に、当該素子分離領域によって分離された素子領域に重なるように電極配線を形成する工程と、
前記電極配線の側壁に窒化シリコン系材料からなるサイドウォールを形成する工程と、
前記電極配線およびサイドウォール上からのイオン注入によって前記素子領域に拡散層形成のための不純物を導入する工程と、
前記不純物を導入した後、前記素子分離領域と前記素子領域との境界の上部の前記サイドウォール部分を除去する工程と、
前記サイドウォール部分を除去した後、当該サイドウォールを構成する窒化シリコン系材料よりも前記基板に対して低応力な絶縁材料からなる第２のサイドウォールを前記電極配線の露出側壁に形成する工程とを行う
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関し、特には窒化シリコン系材料からなるサイドウォールを電極配線の側壁に設けてなる構成に適用される半導体装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭのような微細化された素子を有する半導体装置の製造工程においては、ゲート配線に対して自己整合的にソース／ドレインコンタクトを設ける、いわゆるセルフアラインコンタクト（Self-align Contact：以下ＳＡＣと記す）プロセスが行われている。
【０００３】
このＳＡＣプロセスを適用した半導体装置の製造は次のように行われる。先ず、図４（１）の平面図および図４（２）の断面図（平面図におけるＡ−Ａ’断面図）に示すように、例えば単結晶シリコンからなる基板１の表面側に素子分離領域２を形成した後、この素子分離領域２によって分離された素子領域３に重ねる状態で基板１上にゲート配線４を形成する。次いで、素子領域３にＬＤＤ拡散層５形成のためのイオン注入を行った後、ゲート配線４の側壁に窒化シリコン系材料からなるサイドウォール６を形成する。その後、ゲート配線４およびサイドウォール６をマスクに用いて素子領域３に対してソース／ドレイン（Ｓ／Ｄ）拡散層７形成のためのイオン注入を行う。
【０００４】
以上の後、ここでの図示は省略したが、サイドウォール６およびゲート配線４を覆う状態で酸化シリコン系材料からなる層間絶縁膜を形成し、次いで層間絶縁膜にＳ／Ｄ拡散層７に達するコンタクト開口を層間絶縁膜に形成する。この際、窒化シリコン系材料からなるサイドウォール６をストッパとして酸化シリコン系材料からなる層間絶縁膜をエッチングすることにより、サイドウォール６によってゲート配線４に対する絶縁性が保たれたＳ／Ｄコンタクト（コンタクト開口）を自己整合的に形成することができる。
【０００５】
【発明が解決しようとする課題】
ところが、上述したようなＳＡＣプロセスを適用した半導体装置の製造方法およびこれによって得られた半導体装置１０には、次のような課題があった。すなわち、ＳＡＣプロセスにおいては、サイドウォール６が層間絶縁膜をエッチングする際のストッパを兼ねている。このため、層間絶縁膜を酸化シリコン系材料で構成した場合、通常は、酸化シリコン系材料のエッチングに対してエッチング耐性を有する窒化シリコン系材料を用いてサイドウォール６が形成されることになる。
【０００６】
しかし、窒化シリコン系材料は、単結晶シリコン等からなる基板１に対する応力が高い。このため、上述した工程のさらに後の工程において高温での熱処理が加わった場合には、素子分離領域２と素子領域３との界面部分のような構造的にストレスに弱い部分上にサイドウォール６が重ねられている部分を始点として、基板１の素子領域３に亀裂が生じる場合がある。
【０００７】
特に、素子分離領域２と素子領域３との界面の屈曲部上にサイドウォール５重ねられている部分、または素子分離領域２と素子領域３との界面上に屈曲したサイドウォール６部分が重ねられている部分、なかでも素子分離領域２と素子領域３との界面の屈曲部上に屈曲したサイドウォール６部分が重ねられている部分Ｐは、このような亀裂の始点となり易い。また、ＳＴＩ（shallow trench isolation）のような曲率が小さい角部を有する素子分離領域２を形成した場合、特に角部が上述したストレスに弱いため、亀裂の始点となり易い。
【０００８】
以上のような特定回路部位での亀裂、すなわち結晶欠陥の発生は、リーク電流の増大を招き、低電圧での動作マージンを悪化させ、半導体装置の歩留まりを低下させる要因となっている。
【０００９】
そこで本発明は、ＳＡＣプロセスを適用可能でありながらも素子領域の結晶状態を良好に保つことが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
このような目的を達成するための本発明における第１の半導体装置は、基板の表面側の素子領域に重なるように設けられた電極配線と、この電極配線の側壁に設けられた窒化シリコン系材料からなるサイドウォールとを備えた半導体装置において、素子分離領域と素子領域との境界の上部で、サイドウォールが部分的に除去されていることを特徴としている。
【００１１】
以上のような構成の第１の半導体装置では、素子分離領域と素子領域との境界という、ストレスに弱い部分の上部に位置するサイドウォールが部分的に除去される。このため、サイドウォールが除去された部分においては、上述した境界部分に、窒化シリコン系材料からなるサイドウォールの応力が作用することはない。したがって、窒化シリコン系材料という、基板に対する応力が大きな材料でサイドウォールを形成しつつも、その応力がストレスの弱い部分に作用し、ここを始点として亀裂が生じることを防止できる。
【００１２】
また本発明は、このような第１の半導体装置の製造方法でもあり、素子領域に重なるように形成された電極配線の側壁に窒電極配線の側壁に窒化シリコン系材料からなるサイドウォールを形成し、次いで電極配線およびサイドウォール上からのイオン注入によって素子領域に拡散層形成のための不純物を導入した後、素子分離領域と素子領域との境界の上部のサイドウォールを部分的に除去する工程を行う。これにより、上述した第１の半導体装置が得られる。
【００１３】
また、本発明の第２の半導体装置は、基板の表面側の素子領域に重なるように設けられた電極配線と、この電極配線の側壁に設けられた窒化シリコン系材料からなるサイドウォールと、このサイドウォールから露出している素子領域の表面層に設けられた不純物拡散層とを備えた半導体装置において、不純物拡散層は、素子分離領域と素子領域との境界と前記サイドウォールとが交差する付近の少なくとも一部分における不純物が、その他の部分よりも低ダメージなイオン注入条件で導入されていることを特徴としている。
【００１４】
以上のような構成の第２の半導体装置では、素子分離領域と素子領域との境界とサイドウォールとが交差する付近の少なくとも一部分においては、他の素子領域に対するよりも低ダメージなイオン注入条件で不純物が導入されている。このため、素子分離領域と素子領域との境界付近という、ストレスに弱い部分の少なくとも一部においてのイオン注入によるダメージが抑制される。したがって、窒化シリコン系材料という、基板に対する応力が大きな材料でサイドウォールを形成しつつも、その応力によってストレスの弱い部分を始点とした亀裂が生じることを防止できる。
【００１５】
また本発明は、このような第２の半導体装置の製造方法でもあり、素子領域に重なるように形成された電極配線の側壁に窒電極配線の側壁に窒化シリコン系材料からなるサイドウォールを形成した後、素子分離領域と素子領域との境界とサイドウォールとが交差する付近における素子領域部分の少なくとも一部をマスクで覆い、マスク、電極配線およびサイドウォール上からのイオン注入によって素子領域に拡散層形成のための不純物を導入する。その後、マスクを除去し、電極配線およびサイドウォール上から、先のイオン注入よりも低ダメージなイオン注入条件で素子領域に不純物を導入する。これにより、第２の半導体装置が得られる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。各実施形態においては、先ず本発明の半導体装置の構成を説明し、次いでこの半導体装置の製造方法を説明する。また、従来の技術において図４を用いて説明したと同様の構成には同一の符号を付し、重複する説明は省略することとする。
【００１７】
（第１実施形態）
図１（１）は、本発明の第１の半導体装置の一構成例を示す平面図であり、図１（２）はこの平面図におけるＡ−Ａ’断面図である。これらの図に示す半導体装置１１の構成は、ＤＲＡＭさらにはＤＲＡＭ／Ｌｏｇｉｃ混載の半導体装置のような微細化された素子を有する半導体装置に適用され、図４を用いて説明した従来の半導体装置（１０）との異なるところは、窒化シリコン系材料からなるサイドウォール６が部分的に除去されている点にある。
【００１８】
すなわち、この半導体装置１１においては、素子分離領域２と素子領域３との境界の上部で、窒化シリコン系材料からなるサイドウォール６が部分的に除去された除去部ａが設けられている。このサイドウォール６の除去部ａは、図示したように、素子分離領域２と素子領域３との境界上部において、素子分離領域２と素子領域３との界面が曲面を構成している部分（曲部）上に、サイドウォール６の曲部が延設される部分であることとする。本半導体装置１１においては、このようなサイドウォール６部分が、素子特性に影響のない限りにおいて除去され、除去部ａが設けられる。
【００１９】
以上の他にも、ここでの図示は省略したが、素子分離領域２と素子領域３との界面の曲部上にサイドウォール６の直線部分が重ねられた部分、さらには、素子分離領域２と素子領域３との直線的な界面上にサイドウォール６の曲部が重ねられた部分にも、素子特性に影響のない限りにおいて除去され、図示した除去部ａに次いで優先的に除去部を設けても良い。
【００２０】
尚、設計上は上述した重なり部とはならない部位であっても、素子領域３に対するゲート配線４の合わせずれの範囲において、このような重なり部位となりうるサイドウォール６部分は、上述と同様に除去されて除去部ａが設けられることとする。
【００２１】
またさらに、ここでの図示は省略したが、素子分離領域２と素子領域３との直線的な界面上にサイドウォール６の直線部分が延設される部分についても、素子特性に影響のない限りにおいて、必要に応じて除去部を設けても良い。
【００２２】
ここで、除去部ａの幅、すなわちサイドウォール６を除去する長さは、素子特性に影響のない範囲で、その除去部ａが設けられる部分毎に適宜設定されることとする。
【００２３】
次に、このような構成の半導体装置の製造方法を説明する。先ず図４を用いて説明した従来の半導体装置（１０）の製造と同様に、ＬＤＤ拡散層５の形成に続いて窒化シリコン系材料からなるサイドウォール６を形成し、このサイドウォール６とゲート配線（電極配線）４とをマスクにして、素子領域３の表面層にＳ／Ｄ拡散層７形成のためのイオン注入を行う工程までを行う。
【００２４】
その後、除去部ａを露出させ、その他のサイドウォール６部分を覆う形状のマスクを形成する。このマスクは、例えばリソグラフィ技術によってレジストパターンとして形成する。次に、このマスク上からのエッチングによって、当該マスクから露出しているサイドウォール６部分を除去し、ここを除去部ａとして形成する。
【００２５】
以上のようにして図示した構成の半導体装置が得られるが、さらに次の製造工程としては、ゲート配線４および除去部ａが形成されたサイドウォール６を埋め込む状態で、基板１上に酸化シリコン系材料からなる層間絶縁膜を形成する。その後は、従来の技術で説明したと同様にして、窒化シリコン系材料からなるサイドウォール６をストッパとして酸化シリコン系材料からなる層間絶縁膜をエッチングすることにより、サイドウォール６によってゲート配線４に対する絶縁性が保たれたＳ／Ｄコンタクト（コンタクト開口）を自己整合的に形成する。ただしここでは、除去部ａとコンタクト開口とが重なることのないように、コンタクト開口の形成部位を設定することが望ましい。
【００２６】
以上説明した構成の半導体装置１１およびその製造方法によれば、素子分離領域２と素子領域３との境界という、ストレスに弱い部分の上部に位置するサイドウォール６が部分的に除去される。このため、サイドウォール６が除去された除去部ａにおいては、上述した境界部分に、窒化シリコン系材料からなるサイドウォール６の応力が作用することはない。したがって、窒化シリコン系材料という、基板１に対する応力が大きな材料でサイドウォール６を形成しつつも、その応力がストレスの弱い部分に作用し、ここを始点として亀裂が生じることを防止できる。またこれにより、曲率が小さくストレスに弱い角部（曲部）を有するＳＴＩによって素子分離領域２を構成した場合であっても、上述した亀裂の発生を防止することが可能になる。
【００２７】
この結果、サイドウォール６をエッチングストッパにしたＳＡＣプロセスを適用しつつも、特定回路部位での亀裂、すなわち結晶欠陥の発生によるリーク電流の増大を防止でき、半導体装置における低電圧での動作マージンの向上および半導体装置の歩留まりの向上を図ることが可能になる。
【００２８】
また、例えばサイドウォール６および除去部ａを形成した後に、高温での熱処理工程が行われ、基板１およびサイドウォール６に熱ストレスが加えられた場合であっても、上述した亀裂による結晶欠陥の発生を防止することが可能になる。したがって、９５０℃〜１０００℃程度の高温プロセスの適用も可能になる。
【００２９】
（第２実施形態）
図２（１）は、本発明の第１の半導体装置の他の構成例を示す平面図であり、図２（２）はこの平面図におけるＡ−Ａ’断面図である。これらの図に示す半導体装置１２と、図１を用いて説明した第１実施形態の半導体装置（１１）との異なるところは、窒化シリコン系材料からなるサイドウォール６に設けた除去部ａに第２のサイドウォール２１が設けられている点にあり、その他は第１実施形態と同様であることとする。
【００３０】
本第２実施形態の半導体装置１２に設けられる第２のサイドウォール２１は、サイドウォール６を構成する窒化シリコン系材料よりも基板１に対して低応力な絶縁材料（低応力絶縁材料）からなる。このような低応力絶縁材料としては、例えば、不純物を含まない酸化シリコン、ＰＳＧ（phospho silicate glas）、ＢＳＧ（boro silicate glass）、ＢＰＳＧ（boro phospho silicate glass）等のリンやホウ素を含有する酸化シリコンが用いられる。
【００３１】
このような構成の半導体装置１２を製造する場合には、第１実施形態で説明した手順と同様にしてサイドウォール６に除去部ａを形成した後、ゲート配線４およびサイドウォール６を覆う状態で低応力絶縁材料を成膜する。次いで、この低応力絶縁材料を異方性エッチングによりエッチバックする。これにより、除去部ａにおいて露出しているゲート配線４の側壁部分に、低応力絶縁材料からなる第２のサイドウォール２１を形成する。
【００３２】
その後の工程は、第１実施形態と同様に行い、層間絶縁膜にコンタクト開口を自己整合的に形成する。
【００３３】
以上の構成の半導体装置１２では、サイドウォール６の除去部ａに第２のサイドウォール２１を設けたことで、層間絶縁膜によってこれらのサイドウォール６および第２のサイドウォール２１を埋め込んだ場合に、表面がより平坦な層間絶縁膜を成膜することが可能になる。このため、第１実施形態での効果に加えて、この層間絶縁膜上に上部配線を形成する場合に上部配線の加工性を向上させることが可能になる、と言った効果を得ることができる。
【００３４】
（第３実施形態）
図３（１）は、本発明の第２の半導体装置の一構成例を示す平面図であり、図３（２）はこの平面図におけるＡ−Ａ’断面図である。これらの図に示す半導体装置１３と、図４を用いて説明した従来の半導体装置（１０）との異なるところは、Ｓ／Ｄ拡散層７の一部分に、低ダメージ領域ｂが設けられている点にある。
【００３５】
すなわち、この半導体装置１３には、素子分離領域２と素子領域３との境界とサイドウォール６とが交差する付近のＳ／Ｄ拡散層７内に、他のＳ／Ｄ拡散層７部分と比較して、低ダメージなイオン注入条件で不純物が導入されている低ダメージ領域ｂが設けられている。
【００３６】
この低ダメージ領域ｂは、図示したように、素子分離領域２と素子領域３との界面が曲面を構成している部分（曲部）上に、サイドウォール６の曲部が延設されている付近のＳ／Ｄ拡散層７部分に、サイドウォール６に沿って設けられる。このような低ダメージ領域ｂは、素子特性に影響のない範囲の広さで設けられることとする。
【００３７】
以上の他にも、ここでの図示は省略したが、素子分離領域２と素子領域３との界面の曲部上にサイドウォール６の直線部分が重ねられた部分、さらには、素子分離領域２と素子領域３との直線的な界面上にサイドウォール６の曲部が重ねられた部分にも、素子特性に影響のない限りにおいてサイドウォール６に沿って低ダメージ層ｂを設けても良い。
【００３８】
尚、設計上は上述した重なり部の近辺とはならない部位であっても、素子領域３に対するゲート配線４の合わせずれの範囲において、このような重なり部位となりうる付近には、サイドウォール６に沿って低ダメージ層ｂが設けられることとする。
【００３９】
またさらには、ここでの図示は省略したが、素子分離領域２と素子領域３との直線的な界面上にサイドウォール６の直線部分が延設される部分付近については、素子特性に影響のない限りにおいて、必要に応じてサイドウォール６に沿って低ダメージ層ｂを設けても良い。
【００４０】
ここで、低ダメージ層ｂの幅、すなわちサイドウォール６に沿った長さは、素子特性に影響のない範囲で、その低ダメージ層ｂが設けられる部分毎に適宜設定されることとする。
【００４１】
次に、このような構成の半導体装置１３の製造方法を説明する。先ず図４を用いて説明した従来の半導体装置（１０）の製造と同様に、窒化シリコン系材料からなるサイドウォール６を形成する工程までを行う。
【００４２】
その後、低ダメージ領域ｂを覆う形状のマスク（図示省略）を形成する。このマスクは、例えばリソグラフィ技術によってレジストパターンとして形成する。次に、このマスクと、サイドウォール６とゲート配線４とをマスクにして、素子領域３の表面層にＳ／Ｄ拡散層７形成のためのイオン注入を行う。
【００４３】
尚、ここで形成する半導体装置がＮＭＯＳとＰＭＯＳとを備えたＣＭＯＳ構成である場合には、上述したマスクは、ＮＭＯＳのＳ／Ｄ拡散層７形成のためのイオン注入の際にＰＭＯＳ領域を覆うマスクと同一工程で、ＮＭＯＳ領域に形成される。同様に、上述したマスクは、ＰＭＯＳのＳ／Ｄ拡散層７形成のためのイオン注入の際にＮＭＯＳ領域を覆うマスクと同一工程で、ＰＭＯＳ領域に形成される。このため、ＣＭＯＳ構成の半導体装置であれば、上述したマスク形成のための工程を追加する必要はない。
【００４４】
以上の後、上述したマスクを除去し、ゲート配線４およびサイドウォール６をマスクにして、Ｓ／Ｄ拡散層７形成のためのイオン注入よりも低ダメージなイオン注入条件で低ダメージ領域ｂ形成のためのイオン注入を行う。これにより、ゲート配線４およびサイドウォール６から露出している素子領域３の表面層に、ソースド／レイン拡散層７と低ダメージ領域ｂと形成する。この低ダメージ領域ｂは、ソースド／レイン拡散層７内にサイドウォール６に沿った状態で形成される。
【００４５】
ここで、低ダメージ領域ｂ形成のための低ダメージなイオン注入条件は、Ｓ／Ｄ拡散層７形成のためのイオン注入よりも、▲１▼注入イオンを低分子のイオンにすること、▲２▼注入ドーズ量を減らすこと、▲３▼注入エネルギーを低くすること、さらにはこれらの▲１▼〜▲３▼の組み合わせによって次のように設定される。
【００４６】
先ず、一例として、Ｓ／Ｄ拡散層７形成のためのイオン注入が、ヒ素イオン（Ａｓ+）を、注入ドーズ量１０15個／ｃｍ2、注入エネルギー２５ｋＶで行われることとする。この場合、低ダメージ領域ｂ形成のためのイオン注入は、例えば、次の（ａ）〜（ｃ）のような条件で行われることになる。
（ａ）上記▲１▼および▲３▼を採用し、リンイオン（Ｐ+）を、注入ドーズ量１０14個／ｃｍ2、注入エネルギー１５ｋＶで行う。
（ｂ）上記▲２▼を採用し、ヒ素イオン（Ａｓ+）を、注入ドーズ量１０14個／ｃｍ2以下の範囲で、注入エネルギー２５ｋＶで行う。
（ｃ）上記▲３▼を採用し、ヒ素イオン（Ａｓ+）を、注入ドーズ量１０15個／ｃｍ2、注入エネルギー２０ｋＶ以下の範囲で行う。
尚、（ｂ）の注入ドーズ量および（ｃ）の注入エネルギーは、ここで作製する半導体装置の特性に応じた値が適宜選択選択されることとする。
【００４７】
以上のようにして図示した構成の半導体装置１３が得られるが、さらに次の製造工程は、第１実施形態で説明したと同様にして、サイドウォール６によってゲート配線４に対する絶縁性が保たれたソース／ドレインコンタクト（コンタクト開口）を自己整合的に形成する。
【００４８】
以上説明した半導体装置１３およびその製造方法によれば、素子分離領域２と素子領域３との境界とサイドウォール６とが交差する付近の少なくとも一部分においては、サイドウォール６に沿って低ダメージ領域ｂが設けられてる。このため、素子分離領域２と素子領域３との境界付近という、ストレスに弱い部分の少なくとも一部においてのイオン注入によるダメージが抑制される。したがって、窒化シリコン系材料という、基板１に対する応力が大きな材料でサイドウォール６を形成しつつも、その応力によってストレスの弱い部分を始点とした亀裂が生じることを防止できる。これにより、曲率が小さくストレスに弱い角部（曲部）を有するＳＴＩによって素子分離領域２を構成した場合であっても、上述した亀裂の発生を防止することが可能になる。
【００４９】
この結果、第１実施形態と同様に、サイドウォール６をエッチングストッパにしたＳＡＣプロセスを適用しつつも、半導体装置における低電圧での動作マージンの向上および半導体装置の歩留まりの向上を図ることが可能になる。さらに、９５０℃〜１０００℃程度の高温プロセスの適用も可能になる。
【００５０】
【発明の効果】
以上説明したように、本発明の半導体装置およびその製造方法によれば、窒化シリコン系材料という基板に対する応力が大きな材料で、電極配線にサイドウォールを形成しつつも、その応力によってストレスの弱い部分を始点とした亀裂が基板に生じることを防止できる。したがって、窒化シリコン系材料からなるサイドウォールをエッチングストッパにしてコンタクト開口を形成するＳＡＣプロセスを適用可能でありながらも、素子領域の結晶状態が良好な半導体装置を得ることが可能になり、半導体装置の歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態を説明する平面図およびそのＡ−Ａ’断面図である。
【図２】第２実施形態を説明する平面図およびそのＡ−Ａ’断面図である。
【図３】第３実施形態を説明する平面図およびそのＡ−Ａ’断面図である。
【図４】従来の技術を説明する平面図およびそのＡ−Ａ’断面図である。
【符号の説明】
１…基板、２…素子分離領域、３…素子領域、４…ゲート配線（電極配線）、６…サイドウォール、７…Ｓ／Ｄ拡散層（拡散層）、１１，１２，１３…半導体装置、２１…第２のサイドウォール、ａ…除去部、ｂ…低ダメージ領域
【図１】
0003783634.tif 000002
【図２】
0003783634.tif 000003
【図３】
0003783634.tif 000004
【図４】
0003783634.tif 000005