(57)【特許請求の範囲】
【請求項１】
所定の光物性を持つ記録層を有し、かつ変更された光学特性による記録マークのパターンを、そこに記録することができる記録坦体であって、
そのパターンが、同じ論理値のビットの連続するシーケンスの形で情報信号を表し、かつ
前記記録坦体の前記記録層に前記マークを記録するために、前記記録マークが、前記情報信号を適合化可能な対応関係に準拠させて一連の連続書込み信号に変換する制御回路を有する記録装置により、形成され、  
その記録坦体が、前記情報信号を前記書込み信号に変換するために必要な適合化を表すことが出来る読取り可能な適合化情報が設けられている部分を有する、
記録坦体において、
前記制御回路が、前記情報信号における第一論理値のビットのシークエンスを検知し、かつ前記検知されたシーケンスにおけるビットの数を表す検知信号を供給する検知回路を有し、
前記適合化可能な対応関係が、前記検知信号と前記書込み信号との対応関係を有し、
前記記録坦体に設けられた前記読取り可能な適合化情報が、前記記録坦体の前記記録層に前記マークを記録するために必要な前記検知信号に対する書込み信号波形を示している
ことを特徴とする記録坦体。
【請求項２】
前記書込み信号が、重なり合う記録用サブマークのシーケンスを有するマークを形成するパルス列を有し、
前記書込み信号波形が、パルスの前記構成が前記検知信号に依存するパルス列パターンを有することを特徴とする請求項1に記載の記録坦体。
【請求項３】
前記パルス列が、前記記録坦体内における熱効果を補償する予熱放射パルスを発生させる少なくとも1個のリーダパルスを有し、
前記パルス列パターンが、複数のリーダパルスを有し、かつ
前記他のパルスに対する前記リーダパルスの位置が、前記検知信号に依存することを特徴とする請求項2に記載の記録坦体。
【請求項４】
前記読取り可能な適合化情報が、さらに、前記記録坦体の前記記録層に前記マークを記録するために必要な放射ビームの書込み強さを示していることを特徴とする請求項1〜3の何れかに記載の記録坦体。
【請求項５】
読取り可能な適合化情報が設けられている前記部分が、前記記録坦体上の所定位置に予め記録されていることを特徴とする請求項1に記載の記録坦体。
【請求項６】
読取り可能な適合化情報が、マーク形態で予め記録されていることを特徴とする請求項5に記載の記録坦体。
【請求項７】
前記記録坦体が、このようなトラックに沿って前記マークの前記記録を案内する、その上に予め形成されたサーボトラックを有し、かつ読取り可能な適合化情報が設けられている前記部分が、当該サーボトラックの所定部分に記録されていることを特徴とする請求項1に記載の記録坦体。
【請求項８】
前記読取り可能な適合化情報が、予め形成された情報構造であることを特徴とする請求項7に記載の記録坦体。
【請求項９】
前記予め形成された情報構造が、CD標準に準拠したサブコード信号であることを特徴とする請求項8に記載の記録坦体。
【発明の詳細な説明】
【０００１】
本発明は、光学特性を変更させた記録用マークのパターンを有する記録担体であって、そのパターンが2進ビットセルからなる情報信号を表示し、記録用マークが、前記情報信号を適合化可能な対応関係の基に連続する書き込み信号のシークエンスに変換させる制御回路を有している記録装置によって記録され、前記書き込み信号に必要な適合化を示す読み取り可能な適合化情報が設けられている記録担体に関する。
【０００２】
米国特許明細書第4,473,829号により開示されている既知のシステムの場合、記録用マークは、光学書き込みヘッドにより形成される。この書き込みヘッドは、レーザービームを発生させて、放射線に反応する物質からなる記録担体上の記録層にそれを走査する。記録用マークを形成する際、レーザービームは、形成される記録用マークの寸法と物性に応じた信号波形を有する書き込み信号により変調される。この既知のシステムの欠点は、その書き込み信号が、レーザービームの放射線エネルギーにより記録担体から記録用材料が除去される「アブラティブ」型の材料からなる記録層に記録する場合にしか適合しないことである。しかしながら、別のタイプの放射線反応型記録層に記録を行う場合には、別の書き込み信号波形を使用する事が望ましい。特開昭63ー153726号に記載されているように、「相変化」型及び「熱−光反応」型材料に記録を行うために必要な書き込み信号波形は、書き込み中に記録層に生じる特有な熱効果の結果、「アブラティブ」型材料に記録する場合のそれとは完全に異なったものとなる。更に、同一型であっても材料毎に熱の影響も又互いに相違するので、同一型であっても材料毎に書き込み信号が異なる事も有り得る。
【０００３】
ヨーロッパ特許出願第0,144,436号には、レーザービームの照射により、周囲よりも反射率が高い記録用マークを形成する事が可能な正方向書き込み信号型記録担体と、周囲よりも反射率が低い記録用マークをレーザービームの照射により形成する事が可能な負方向書き込み信号型記録担体の両方に、2進情報信号を記録することが可能な記録システムが記載されている。この記録装置は、当該記録担体の書き込み方向を決める記録担体上のマークを検知するディテクタを備えている。
【０００４】
その検知結果に応じて、情報信号は反転型又は非反転型のどちらかの型で書き込みヘッドに与えられる。正方向書き込み信号型記録担体には情報信号のHIGH信号に対応する部分が高反射率の記録用マークとして記録され、負方向書き込み信号型記録担体には情報信号のLOW信号に対応する部分が低反射率の記録用マークとして記録される。その結果、どちらの記録担体の型に対しても、記録担体に形成される記録波形は実質的に同じになる。この既知のヨーロッパ特許出願第0,144,436号の記録システムの場合、正方向書き込み信号型記録担体に反射率の高い記録用マークを記録するための書き込み信号の波形は、負方向書き込み信号を有する記録担体に同一寸法の低反射率の記録用マークを形成する際の書き込み信号波形と同一である。このことは、特定の寸法の高反射率の記録用マークを形成するための書き込み信号波形が、同一寸法の低反射率の記録用マークを形成する書き込み信号波形と同一であることを意味する。
【０００５】
本発明の目的は、書き込み形式に適合化させてありかつEFM信号を記録するのに特に適している記録信号波形により、書き込み形式が異なる記録層を有する記録担体への書込みを可能にするシステムを提供する事である。
【０００６】
本発明の第一観点によると、この目的は、前記制御回路が、同一の前記第一論理値のビットセルのシークエンスを検知しかつ検知された前記シークエンスのビットセルの数を表示する検知信号を供給する検知回路と、前記検知信号に応じて前記書き込み信号と前記検知信号との間の特定関係の基に前記書き込み信号を発生させる書き込み信号発生器とを有していることを特徴とする記録装置により達成される。この実施例の場合、書き込み信号は、情報信号から二段階、つまり記録材料とは無関係な第一段階と、記録材料の型に依存しかつ書き込み信号波形が検知信号に応じて確立される第二段階とから得られる。この事は、情報信号と書き込み信号との間の関係を、記録担体の記録材料に極めて簡単に適合化させる事が出来ると言う利点を有している。
【０００７】
この記録装置の別の実施例が特徴とする点は、前記書き込み信号が、一連の重なった記録用サブマークからなる記録用マークを形成するパルス列を有し、かつ前記書き込み信号発生器が、パルスの配置が検知された前記シークエンスのビットセルの数に基づいてパターン内にパルス列を発生させるように構成されている点である。書き込み信号として使用されるパルス列を適切に選択する事により、例えば、前述の特開昭63-153726号に記載されているように、どの様な記録担体についても熱効果の影響を効果的に補償する事が可能になる。この様な書き込み信号波形の利点は、その発生が極めて容易である事である。更に、その様な信号波形の特性は、2値コードで簡単に表示する事が出来、それらをメモリに記憶させたり、ディジタル電子回路により処理する事が可能である。
【０００８】
記録装置の他の実施例が特徴とする点は、前記記録担体に、当該記録担体に必要とされる前記書き込み信号波形を示す読出し可能な適合化情報が設けられていて、かつ前記記録装置が、記録開始前一定期間内に前記記録担体上の前記適合化情報を読出す読出し部と、前記書き込み信号と前記情報信号との間の前記関係を適応させる事により読出された前記適合化情報に応じて前記書き込み信号波形を適合化する適合化回路とを有している様に構成されている前記記録装置に於いて、前記記録担体が、当該記録担体に必要とされる前記書き込み信号と前記検知信号との前記関係を表示する適合化情報を有していて、かつ前記適合化回路が、読出された前記適合化情報に応じて前記関係を確立するように構成されている点である。これは、記録する前に、リーダパルスの数と他のパルスに対するリーダパルスの位置が、記録装置内にその時に存在している記録担体に対し常に自動的に適合化されると言う利点を有している。
【０００９】
記録装置の別の実施例が特徴とする点は、前記記録装置が、前記書き込み信号のパルス列のパルスに応答して記録用サブマークを形成する放射線パルスを発生させる光学書き込みヘッドを有し、そのパルス列が前記記録担体内の熱効果を補償するための予備加熱放射線パルスを発生させる少なくとも1個のリーダーパルスを有し、前記適合化回路が、前記リーダーパルスの数と他のパルスに対する前記リーダーパルスの位置とを、読み出される前記適合化情報に応じて、適合化させる点である。これは、記録する前に、リーダパルスの数と他のパルスに対するリーダパルスの位置が、記録装置内にその時に存在している記録担体に対し常に自動的に適合化されると言う利点を有している。
【００１０】
この書き込み装置の他の魅力的な実施例の特徴は、書き込み信号発生器が、型の異なる書き込み信号を記憶するメモリと、検知信号に応じて記憶されている書き込み信号のうちの一つの信号を供給する手段を備え、さらに適合化回路が読み出された適合化情報に応じて書き込み信号をメモリにロードさせる回路を有している点である。
【００１１】
メモリの使用により、制御回路がいかなる寸法のマークの記録にも適する書き込み信号波形を発生させることが可能になる。
【００１２】
この書き込み装置の別の適切な実施例の特徴は、記録担体上の適合化情報が当該記録担体に必要な書き込み信号を含み、その適合化情報を含む書き込み信号がその適合化回路によりメモリに記憶されるように構成されている点にある。
【００１３】
この実施例には、未知の書き込み信号波形により書き込まれる新規な記録材料を有する記録担体であってもこのシステムに容易に使用することが出来るという効果がある。これにより、新規な記録材料を有する記録担体に関しては、それに必要とされる新規な書き込み信号波形さえ記録しておけば良いことになる。
【００１４】
本発明の第二観点によると、本発明の目的は、適合化に必要な前記書き込み信号波形を示す読出し可能な適合化情報が設けられている記録担体に於いて、前記記録担体が、前記検知信号と前記当該関連する担体に必要な前記書き込み信号との間の前記関係を示す情報を有していることを特徴とする、前記記録装置に使用される、記録担体により達成される。これは、記録する前に、如何なる記録装置の書き込み信号波形も自動的に記録担体に適合化させる事が出来ると言う利点を有している。CDオーディオまたはCD-ROM基準に基いてEFM信号を記録する場合には、例えばリードイントラックまたはリードアウトトラックの様な予め決められているトラック部分に、予め形成されている情報構造の手段によって記録されているEFM信号のサブコードQチャンネル信号に、適合化信号を含ませておくのが有利である。リードイントラックにおいて、Qチャンネル信号は、特定なトラック部分がスタートする位置、トラック番号を示す8ビットコード“ポイント”及びそのトラック番号によって決められているそのトラック部分の開始点又は終了点を示すアドレスコード(PMIN,PSEC,PFRAME)を示す。トラック番号に使用できる8ビットコードの数は、必要なコードの数よりも小さい。従って、アドレス情報に代えて適合化情報が当該8ビットコード“POINT”内の一意のビットコンビネーションによって記録されていることを示すことが可能に成る。
【００１５】
適合化情報がこの様に記録されている場合には、その適合化情報もまた単純な方法で読み出すことが出来る。その方法とは、EFMサブコード復調器によってEFM信号からサブコードQチャンネル信号を復元し、続いて一意のビットコンビネーションを検知してQチャンネル信号からその適合化信号を抽出する方法である。
【００１６】
サブコードQチャンネル内のアドレス情報は、記録されている標準CD信号の読み出し制御のために用いることが出来る点に注意されたい。これを用いることによって、CD信号の書き込み／読み出し兼用装置に於いては、同一のEFMサブコード復調器を、書き込み中の適合化信号を読み出す為と読み出しプロセスを制御するアドレス情報を読み出す為との両方に使用することが出来る。その結果、この電子回路を効率良く使用することが出来る。
【００１７】
本発明の実施例とそれによる上述以外の効果を、さらに詳細に、第1〜18図を参照して説明する。
【００１８】
第16図は、例えば米国特許明細書第4,473,829号に示されているような情報信号Viを記録する従来のシステムを示す。このシステムは放射線反応記録層2を備えた記録担体1を有する。記録担体1は、駆動手段5によって軸7を中心にしてヘッド4に対して回転する。書き込みヘッド4により記録層2に充分なエネルギーの放射線が与えられ、そのビームが照射される場所の記録層2の光学特性が変更する事が可能となるように構成されている。放射線ビーム3は、書き込み信号Vsにより変調させることが出来る。その書き込み信号Vsは、記録されるべき情報信号Viから特定な対応関係の下に制御回路6により得られる。
【００１９】
第17図は、「アブラティブ」型記録材料の記録層に記録を行う場合の情報信号Vi、書き込み信号Vs及び記録用マーク10を示している。情報信号Viは、例えば、CDオーディオ又はCD-ROMスタンダードに準拠したEFM変調信号である。この様な信号は一定時間Tの2進ビットセル11からなる。EFM変調信号に於ては、同じ論理値が連続するビットセルの数は最小3、最大11である。論理値“1”のビットセルが連続するグループ12a、12b及び12cの各々に対し、制御回路6は、書き込み信号Vsa、Vsb及びVscを発生させる。各書き込み信号は、1個以上の書き込みパルス13からなる。1個の書き込みパルス13毎に、書き込みヘッド4は1個の放射線パルスを発生させる。各放射線パルス13毎に、放射線ビーム3が入射した記録層2の位置にあるアブラティブ型記録材料が除去される。この結果、記録層2内に光学特性が変更したサブマークsが形成される。第17図の例では、サブマークsの寸法はビットセル3個の前述の最小長さに対応する。論理値“1”を示す3個のビットセルから構成される最小数に対応した記録用マーク10を記録する書き込み信号Vsaは、1個の書き込み信号13のみからなる。ビットセルがこれより多い場合の記録用マーク10は、サブマークsを数多く重ねることにより形成され、これはビットセル長さTの時間間隔だけ相互にずれている一連の書き込みパルス13からなる書き込み信号により構成されている。
【００２０】
第18図は、例えば特開昭63-153726号に記載されているような「相変化」型記録材料に記録する際の情報信号Viと書き込み信号Vsa、Vsb及びVscとの間の適格な対応関係を示している。このような材料に書き込みを行う場合には、書き込み中に発生する記録層内の熱の影響を考慮して、記録用マーク10を形成するために別の書き込み信号波形を使用することが望ましい。つまり第一番目のサブマークsを形成する前に、予備加熱パルス20a及び拡張パルス20bをリーダーパルスとして追加発生させる様な書き込み信号波形が望ましい。リーダーパルスの位置と数は、使用される「相変化」型記録材料に依存することに注意されたい。
【００２１】
第1図は、本発明の記録システムの第1実施例を示す。この記録システムは、書き込み可能な記録担体32に放射線ビームを走査させる光学書き込み／読み出しヘッド30を備えている。モータ32aにより、記録担体は、書き込み／読み出しヘッド30に対し実質的に一定の接線速度で回転する。この書き込み／読み出しヘッド30は、通常のタイプのもので、読み出しモードに於ては、放射線ビーム31が、記録担体32の記録層に光学特性の変化を生じさせない程度の強度を有するように構成されている。書き込みモードに於ては、放射線ビームは書き込み信号Vsに応じて変調され、その変調された放射線ビーム31の強度が、記録担体32の記録層に光学特性の変化を発生させるのに充分なものとなる様に構成されている。モータ33とスピンドル34によって、書き込み／読み出しヘッド33が記録担体32の半径方向に移動することが可能となる。モータ33はモータ制御回路41により制御される。第一制御回路35により、情報信号Viが、アブラティブ型記録材料に書き込むための一連の書き込み信号Vs′に変換される。このような制御回路35は、アブラティブ記録用に第17図に示される対応関係に基づいて情報信号を書き込み信号Vs′に変換させるが、その詳細は前述の米国特許明細書第4,473,829号に記載されている。第二制御回路36により、情報信号Viは「相変化」型記録材料用の書き込み信号Vs″に変換される。第18図の対応関係に基づいて情報信号を「相変化」型記録材料用の書き込み信号に変換させる制御回路36は、特開昭63-153726号に概括的に示されている。書き込みモードに於ける書き込みビーム31を変調するために、電子的に作動されるスイッチ32bによって、書き込み信号Vs′又は書き込み信号Vs″の何れか一方が選択される。書き込み信号の選択を制御するために記録担体には適合化情報が付与されている。この適合化情報は、当該記録担体32が書き込み信号Vs′と書き込み信号Vs″の内の何れの信号により書き込まれるべきかを示す。この適合化情報は、記録担体上の予め決められた位置に情報構造として予め記録されている。
【００２２】
第2a,b,c,d図は、適合化情報が予め決められた位置に記録されている記録担体32の実施例を示す。第2a図は平面図で、第2b図は線b−bに関する断面図の一部を示す。記録担体32は、例えば予め形成された溝や凸部により予め形成されたトラック37を備えている。記録する目的のために記録担体32には、透明基板95上にデポジットされ、保護層97により被履された記録層96が設けられている。記録層96は、適切な放射線が照射されると光学的に検知可能な変化が生じる材料からなる。このような材料についての研究は、Adam Higlar Ltd. 発行の Bristol 及び Boston 著“Principles of optical disc systems”の P.210〜227 に記載されている。
【００２３】
参照番号37aは、記録用の部分37bの開始点に先行するリードイントラックを示す。記録担体32のこの実施例に於いては、適合化情報は予め形成されたピット98の波形として形成されている。このようなピットにより形成されたリードイントラック37aの一部分92が、第2c図に、拡大されたスールで示されている。
【００２４】
第2d図は、線d−dについての断面図に於ける部分92を示す。説明の都合上、螺旋トラックのターン間の距離は極端に誇張されている。記録担体32の実際の例に於いては、0.4〜1.3μmのトラック幅に対してトラック間の距離は1〜2μm である。
【００２５】
新しい記録担体32が載置されると、読み出し／書き込みヘッド30はリードイントラック37aに対面する位置に移動し、適合化情報を読み取る。この適合化情報は、例えば、リードイントラック37aにCD-ROMフォーマットに基づいて記録しておくことが出来る。このCD-ROMフォーマットに従って、ディジタルデータがブロック50に記録される（第3図参照）。各ブロックは、各々8ビットバイト52を4個有する588個の列51からなる。各ブロック50の最初の3列には特定な12バイトの同期信号が記録されている。4番目の列は、4バイトのブロックアドレスコード用である。これ以外の列はデータ記録用である。適合化情報は、一意のブロックアドレスを用いてブロック内に設けることが出来る。このリーダトラック37に保持された適合化情報を読み出すために、記録システムには、書き込み／読み出しヘッド30に接続された読み出し回路38が設けられている。この読み出し回路によって、読み出しモード時に光学読み出し／書き込みヘッド30から得られた読み出し信号Viが、ブロック50の連続するバイトからなるディジタル情報信号Vldに変換される。この読み出し回路38は、コンパクトディスクROMシステム CM100/25、CM100/30、CM110/25 又は CM100/30 に採用されている様な通常のタイプのものである。このような読み出し回路によって、読み出しデータバイトが、読み出し回路から供給されるクロック信号CLdに同期したシリアルなビット列の形態で得られる。読み出し回路から得られたデータバイトは、通常のインターフェース回路39を介してマイクロコンピュータシステム40に与えられる。
【００２６】
書き込み信号波形の適合化は次のように実行される。新しい記録担体32が記録システムに載置されると、マイクロコンピュータシステム40により開始プログラムが実行される。開始プログラムの実行中、読み出し／書き込みヘッド30は、インターフェース回路39によって読み出しモードにセットされる。更に、マイクロコンピュータシステム40の制御によって、読み出し／書き込みヘッド30はリードイントラック37aの位置に置かれる。リードイントラック37の読み出し中、適合化情報を有するブロックが一意のブロックアドレスコードにより検知され、次いで読み出される。この後、マイクロコンピュータシステム40によって、電子的に作動するスイッチ32bが、読み出された適合化情報に応じてセットされる。開始プログラムの終了後、読み出し／書き込みヘッド30は書き込みモードにセットされ、このような順序によって選択された書き込み信号波形によって情報信号Viがトラック部分37bに書き込まれる。
【００２７】
第4図は本発明の記録システムの別の実施例である。第1図に示された部分と同一の部分には同じ参照番号が付されている。この記録システムは、第一番目のクロックCL1とこれの8倍の周波数を持つ第二番目のクロック信号CL2とを発生させる発振システムを備えている。記録されるべきEFM変調情報信号は、信号発生器61から、第一クロック信号CL1に同期して制御回路62に与えられ、そこで、情報信号Viは、光学読み取り／書き込みヘッド30に供給される書き込み信号Vsに変換される。制御回路62は、論理値“1”が連続するビットセルのシリーズを検知する検知回路63を有している。検知回路63は、検知されたシリーズ内のビットセルの数を示すコードの形で検知信号を発生させる。前述したように、この数はEFM変調信号の場合には、最小3、最大11である。検知信号は、信号ライン64を介して書き込み信号発生器65に送られる。この書き込み信号発生器は、当該検知信号によって表されるビットセルの数に対応した長さを有する記録用マークを書き込むために、各検知信号毎に書き込み信号Vsを発生させる。これ以降、3,…,11個の連続するビットセルからなるシリーズを示す記録用マークを形成するための書き込み信号を、各々、Vs3,…,Vs11と記すことにする。これらの記録用マークは、簡単にI3マーク,…,  I11マークと記載される。3,…,11と記載される各数字はこれらのマークによって表されるビットセルの数を示している。マイクロコンピュータシステム40に接続されている適合化回路66によって、開始フェーズの間に、検知信号と書き込み信号Vsとの間の対応関係が、記録担体32のリードイントラック37aから読み出された適合化情報に応じて、選択される。
【００２８】
第5図は、制御回路62の例を詳細に示したものである。制御回路62に使用されている検知回路63は、12ビットシフトレジスタ70を備えている。このレジスタ70にはシーリアルデータ入力端子71を介して記録されるべき情報信号Viが加えられる。クロック信号CL1のクロックパルスに同期して、情報信号Viがシフトレジスタ70に読み込まれ、1,…,12クロックパルス分遅延された情報信号が各々シフトレジスタ70の出力端子Q1,…,Q12に現れる。シフトレジスタ70のQ11の出力は、2入力NANDゲート72に入力される。シフトレジスタ70のQ1,…,Q8の出力はエンコーディング回路74に加えられる。これによりシフトレジスタ70の出力端子の信号値は、第6図の対応関係に基づいて、検知信号D0，D1，D2及びD3に変換される。このようなエンコーディング回路には、例えば74LSI48型のICを用いることが出来る。検知信号は、書き込み信号発生器65の一部である並列入出力レジスタ75に加えられる。クロック信号CL1のクロックパルスの数をカウントするカウンタ76と、レジスタ75とが、例えば2K×8ビットのRAM型メモリであるメモリ78のアドレス発生器77を構成している。カウンタ76はカウントをゼロにするリセット入力を有し、予め設定したファイナルカウント「15」に到達するとカウントを停止する。カウンタ76のリセット入力端子はNANDゲート72の出力端子に接続されている。アドレス発生器77の出力信号のアドレスは、トリステートバッファ79とアドレスバス80を介してメモリ78のアドレス入力に与えられる。メモリ78の8個のデータ出力はデータバス81を介して並列・直列コンバータ82に送られる。コンバータ82は、そのクロック入力端子に加えられて直列データ出力を制御するクロック信号CL2と、そのロードイネーブル入力端子に加えられてバス81を介して加えられるデータの並列入力を制御するクロック信号CL1とによって制御される。コンバータ82の直列出力は書き込み信号Vsの出力を構成する。
【００２９】
情報信号Viは次のようにして書き込み信号Vsに変換される。インバータ回路73とNANDゲート72によって、論理値"1"のビットセルが連続するシリーズの先頭 が検知される（図10参照）。そのようなシリーズの先頭がシフトレジスタ70の出力端子Q11に到達すると、NANDゲート72の出力信号Vnは瞬時に"0"となる。NANDゲート72の出力信号が1-0に遷移した際に、この時点で検知されたシリーズの 長さを示す検知信号D0,…,D3が、バッファ75にロードされる。（以下の点に注意されたい。つまり、シリーズは少なくとも3ビットセルの長さを持つので、検知信号D0,…,D3を決定する上でレジスタ70の出力端子のQ9とQ10の信号値は無関係である。何故ならば、このシリーズの先頭が出力端子Q11に到達する時点で、Q9とQ10の信号値は常に"1"であるからである。）カウンタ76も、NANDゲートの出力が1-0と遷移する際にゼロにセットされる。このようにして、論理値"1"のビットセルの検知に応答して、アドレス発生器77は、検知されたシリーズの長さによって決まる最初のアドレスにセットされる。この最初のアドレスは、メモリ78内の連続する8ビット記憶位置のシリーズの第一番目のアドレスを示す。このメモリには、検知されたシリーズの長さに対応した長さを有する記録用マークを形成するための書き込み信号が記憶されている。図7は書き込み信号Vsの記憶に必要とされる記憶位置のアドレスを示す。図8は、書き込み信号Vs3，Vs7及びVsllを示す連続バイトSi.jの例を示している。ここで、iは当該バイトが属する書き込み信号を示し、jはバイトからなるシークエンス内での当該バイトのシークエンス番号である。書き込み信号が記憶されない場合の記憶位置には論理値"0"のビットがロードされる。上述した方法の場合、当該書き込み信号の1番目のバイトが記憶される記憶位置は、シリーズが検知された後にアドレスされる。続いて、クロック信号の1個のパルス毎に、カウンタ76から出力されるアドレスの部分は、次の"1"のシリーズが検知されるまで又はカウンタがファイナルカウント「15」に到達するまで、1ずつインクリメントされる。このようにして、所望の書き込み信号Vsを示す連続するバイトが、メモリ78から各々並列・直列コンバータ82にロードされ、その後、書き込み信号Vsを構成する2進ビットセルのシリーズに変換される。書き込み信号Vsは、上述した検知回路63と書き込み信号発生器65によって、メモリ78に記憶された書き込み信号Vsを用いることにより、非常に簡単な方法で記録材料に適合化させることが出来る。記録担体の各タイプ毎に、適合する書き込み信号をCD−ROMフォーマットに基づいて、この目的のために確保されているデータブロック50内のリードイントラック37aに記録することが出来る。図9は、データブロック50内のバイトS.i.jの配置の例を示している。第9図に示されるバイトSi. jの配置について、そのシークエンスはメモリ78内に記憶される場合のシークエンスはメモリ78内に記憶される場合のシークエンスと同一である。記録担体32が載置されると、マイクロコンピュータシステム40は開始プログラムを実行する。この間、読み出し／書き込みヘッド30がリーダートラック37aに対面する位置に移動し、リーダートラック37aに記録されている情報を読み出す。次に、ブロックアドレスによって、マイクロコンピュータシステム40は書き込み信号Ｖsが記録されているブロック50のブロックアドレスを検知し、続いて適合化回路66を介して検知されたデータブロック50内に記録されている書き込み信号Vsをメモリ78にロードする。この目的のために、適合化回路66は、マイクロコンピュータシステム40のアドレスバス入力をアドレスバス80を介してメモリ78のアドレス入力端子に接続させるトリステートバッファ83と、マイクロコンピュータシステム40のデータバスをバス81を介してメモリ78のデータ入力端子に接続させるトリステートバッファ84とを備えている。メモリ78がロードされている間、バッファ83と84はコンピュータシステムからの選択信号Ssによって動作可能となっている。この選択信号Ssはインバータ回路85を介してバッファ79にも加えられ、トリステートバッファ79の出力端子を高インピーダンス状態にする。更に、マイクロコンピュータシステム40から書き込み信号Swがメモリ78に送られて、そのローディング動作が制御される。ゲート回路86がロード信号Swを与えるラインに配置されているので、メモリ78のローディングプロセスの終了後、バッファ83と84が選択信号Ssによって動作しなくなると、直ちにロード信号Swが停止する。
【００３０】
ここまでに述べた実施例の場合、適合化情報はリードイントラック37a内に記録されているEFMデータブロック50に格納されている。しかしながら、CD基準に基づいたEFM信号のサブコードQチャンネル信号も又、適合化情報を記録するのに非常に適している。Qチャンネル信号は、各EFMサブコードフレーム内でその情報の残りの部分とインターリーブされた98のビットから構成されている。
【００３１】
第11図は、サブコードフレームの98個のQチャンネルビットのフォーマットを示す。その98ビットは、1個の2ビットグループ100、2個の4ビットグループ101と102、2個の8ビットグループ103と104、56ビットグループ105及び1個の16ビットグループ106からなる。グループ100のビットは同期を取るためのものである。リードイントラック37aに於いて、グループ102と103とが一意のビットコンビネーション“100”（16進数）を構成している。この数字は当該トラック部分がリードイントラック37aの部分を形成していることを示す。
【００３２】
グループ104の8ビットによって、グループ105に記録されている情報のタイプの特性が決められている。これは一般的には特定のトラック部分を示すトラック番号であり、その部分のアドレスはグループ105内で規定されている。
【００３３】
しかしながら、例えば、ＦＦ（16進数）の様な一意のビットコンビネーションは、グループ105のビットが記録担体のパラメータに関する情報を表していること を示す。例えば、サブグループ105fの最上位の3ビットの様な、これらのビッ トのうちのいくつかのビットが、書き込み信号波形を決める適合化情報の記録に使用される。グループ105fの他のビットは、例えば、必要とされる書き込み強度と言った、他のパラメータの規定に使用することが出来る。
【００３４】
記録担体のパラメータに関する制御情報は、リードイントラック37aを走査している間、通常のサブコード復調器によってEFMサブコードから復元されたQチャンネルビットから簡単に得られる。
【００３５】
第12図は、サブコードQチャンネル信号から適合化信号を復元する本発明のシステムの実施例を示す。データ信号Vldの代わりに、読み出し回路38内の通常のタイプのサブコード復調器38aによって読み出し信号Vlから導出されたサブコードQチャンネル信号が、インターフェース回路39に供給される。
【００３６】
第13図は、Qチャンネル信号から制御信号を導出するフローチャートである。このプログラムは、記録システムが記録担体の取り替え後動作状態に移る度毎に実行される。ステップS71で書き込み／読み出しヘッド30は、マイクロコンピュータシステム40の制御の基に、モータ33とスピンドル34によってリードイントラック37aに向かい合うように配置される。続いて、リードイントラック37aに記録されている情報の読み出しがスタートする。
【００３７】
ステップS72に於いて、対応するQチャンネルビットが読み込まれる。ステップS73に於いて、適合化情報がグループ105fに記憶されているか否かが、グループ102、103及び104のビットにより確認される。もし記憶されている場合には、グループ105fのビットによって示される情報が、ステップS75でマイクロコンピュータシステムのメモリに記憶される。その後、プログラムはステップS72に進み、次のブロックの98個のQチャンネルビットが読み込まれる。もしステップS73の間、ブロック105fが何のパラメータ情報も含んでいなかった場合には、ステップS73からステップS74に進む。ここでは読み出されたQチャンネルビットのブロックを用いてリードイントラック37aの終端に到着したかどうかが確認される。もし到達していない場合には、プログラムはステップS72に進み、到達している場合には、プログラムは終了する。
【００３８】
書き込み信号波形の適合化の為に、第12図に示されたシステムは、制御回路110を備えている。この制御回路は、EFM変調された信号Viを適合化情報により書き込み信号波形Vsに変換する。この適合化のために、制御回路110はバス111とインターフェース回路39を介してマイクロコンピュータ40に接続されている。これ以降詳細に説明される制御回路110は、マルチプライア回路112に送られるパルス型の書き込み信号Vsを発生させる。ここで書き込み信号には、ビーム31が必要な書き込み強度を得るように、デジタル・アナログコンバータの出力端に現れる信号が乗算される。デジタル・アナログコンバータ113のデジタル入力端は、バス114とインターフェース回路39を介してマイクロコンピュータ40に接続されている。
【００３９】
マルチプライア回路112の出力信号Vs′は、書き込み／読み出しヘッド30に与えられる。このヘッドは、マルチプライアの出力信号のパルスに応答して、与えられたパルスの大きさに比例した強度の放射線パルスを発生させる。
【００４０】
第14図は、信号Viを書き込み信号Vsに変換させる制御回路110の一例を示す。この制御回路110は、2個の3ビット並列・直列コンバータ120と121を備えている。コンバータ120の並列入力端子は3チャンネルマルチプレックス回路122の出力端子に接続されている。ビットコンビネーション“000"がマルチプレックス回路122の入力端子aに与えられ、ビットコンビネーション“001",“010"は、各々、入力端子bとcに与えられる。マルチプレックス回路122の制御入力端子はバス111に接続されている。バス111を介して与えられる適合化情報に応じて、ビットコンビネーション“000",“001"又は“010"が、並列・直列コンバータ120の並列入力端子に与えられる。
【００４１】
ビットコンビネーション“010”は、並列・直列コンバータ121の並列入力端子に与えられる。コンバータ120と121からなる並列ロード入力端子は、その周波数がEFM変調された信号Viのビット周波数に等しいクロック信号CL1により制御されている。コンバータに於けるビットコンビネーションからなる直列出力信号に対するクロック入力信号は、信号Viのビット周波数の3倍の周波数のクロック信号CL3により制御されている。コンバータ120と121の直列出力信号は、各々、3チャンネルマルチプレックス回路123の第一入力端子と第二入力端子とに与えられる。論理値“0”の信号はマルチプレックス回路123の第三入力端子に与えられる。マルチプレックス回路123は、マルチプレックス回路123の出力端子124を、デコーダ回路128から与えられる制御信号に応じてその入力端子のうちの一つに接続させる。
【００４２】
デコーダ回路128の入力信号は、信号Viから導出される。この目的のために、制御回路110は、例えばクロック信号CL1により制御されたフリップフロップの様な遅延回路125を有している。この際フリップフロップは1ビットの長さに対応した1個の時間間隔だけ信号Viを遅延させる。遅延された信号はVi′と記すことにする。遅延された信号Vi′は、インバータ回路126を介して2入力ANDゲート127の一方の入力端子に加えられる。また、信号ViがこのANDゲート127の他方の入力端子に加えられる。従って、ANDゲート127の出力信号によって、信号Viのビットが、論理値“1”のビットからなるシークエンスの第一番目の論理値“1”のビットであるか否かが判る。
【００４３】
ANDゲート127の出力信号と信号Viはデコーダ回路128の入力端子に与えられる。与えられた信号によって表されたビットコンビネーションに応じて、このデコーダ回路128はマルチプレックス回路123を次の条件で制御する。その条件とは、ANDゲート127の出力信号が論理値“1”である場合には、コンバータ120の出力端子を出力端子124に接続し、ANDゲート127の出力信号が論理値“0”でありかつ信号Viの論理値が“1”である場合には、コンバータ121の出力端子を出力端子124に接続し、また信号Viが論理値“0”の場合には出力端子124を論理値“0”信号を示す入力端子に接続するというものである。
【００４４】
第14図に示されるシステムは次のように動作する。信号Viが記録される場合、読み出し／書き込みヘッド30が、記録されるトラック部分に対向するように配置される。
【００４５】
さらに、書き込み強度は、適合化情報をリードイントラック37aから読み出した後、必要とされる書き込み強度に対応してマイクロコンピュータ40のメモリに記憶されている値をデジタル・アナログコンバータ113にロードすることにより、マイクロコンピュータシステム40により必要とされる値に適合化させることが出来る。さらに、制御回路110は、このようにして読み出されてメモリに記憶されている適合化情報に対応する様にセットされる。最後に、読み出し／書き込みヘッド30が書き込みモードにセットされ、その後記録が開始される。
【００４６】
記録が行われている間、信号Viは信号Vsに変換される。クロック信号CL1のクロックパルスに対応して、並列入力端子のビットコンビネーションは信号Viのビット周波数でもって並列・直列コンバータ120と121とにロードされ、続いてコンバータ120と121の内容は3倍の周波数を持つクロック周波数CL3によりシリアルに読み出される。信号Viの論理値“1”のシークエンスのうちの第一番目の論理値“1”が制御回路110に与えられると、並列・直列コンバータ120にロードされたビットパターンは、マルチプレックス回路123を介して書き込み信号Vsとして転送される。これは、制御回路のセッティング“000”（第15a図参照）、“001”（第15b図参照）、又は“010”（第15c図参照）に依存する。二番目以降の論理値“1”のビット及び信号Viの論理値“1”のビットに対しては、直列−並列コンバータ121からビットパターン“010”が、マルチプレックス回路123を介して書き込み信号として転送される。信号Viの各“0”ビットに対しては、論理値“0”の信号がマルチプレックス回路123の入力端子に転送される。
【００４７】
第15図は、制御回路110の3種類のセッティングの書き込み信号波形を示す。信号Vsaは、マルチプレックス回路122の“a”入力が選択された場合の書き込み信号である。信号Vsbは、マルチプレックス回路122の“b”入力が選択された場合の書き込み信号で、信号Vscは、“c”入力が選択された場合の書き込み信号である。パルス20aと20bはこの場合にも制御システムに於ける熱効果の発生を補償するリーダーパルスである。
【００４８】
書き込み強度を正当な値にすることが出来ることと第15図に示された3種類の波形を選択することができることから、非常に多くの記録担体の型に対して記録中に発生する熱効果を補償することが出来る。
【００４９】
本明細書に於いては、本発明をEFM信号の記録について説明した。しかしながら、本発明の範囲はこの例に限定されることはない。本発明はまた他のタイプの情報信号を記録する場合にも適用することが出来ることは当業者には明らかであろう。この場合、記録担体のタイプに応じて別の書き込み信号波形が必要となる。
【００５０】
最後に、光学記録システムに関して本発明の説明を行ったが、例えば磁気及び磁気・光学記録システムのような他の記録システムにも本発明を用いることができることに注意されたい。この場合、必要とされる書き込み信号波形は使用される記録担体に依存する。
【図面の簡単な説明】
【図１】本発明の記録装置の第1実施例を示す。
【図２】本発明の記録装置に使用される記録担体を示す。
【図３】記録担体上の適合化情報の記憶に適したフォーマットを示す。
【図４】本発明の記録装置の別の実施例を示す。
【図５】第4図に示された記録装置に使用される制御回路の例を示す。
【図６】同制御回路に使用されるエンコーディング回路の入力信号と出力信号の対応関係を示す。
【図７】同制御回路のメモリに記憶された書き込み信号のアドレスを示す。
【図８】いくつかの書き込み信号を示す。
【図９】記録担体に記憶されているデータブロック内に所望の書き込み信号がどの様に配置されているかを示す。
【図１０】前記制御回路に発生するいくつかの信号を時間の函数として示している。
【図１１】CD基準に基づいたEFM信号のサブコードQチャンネル信号のフォーマットを示す。
【図１２】CD基準に基づいてEFM信号を記録するのに非常に適している本発明の記録装置の実施例を示す。
【図１３】同装置に用いられるマイクロコンピュータシステムのプログラムのフローチャートである。
【図１４】第12図に示された記録装置に使用される制御回路の一例を示し、
【図１５】同制御回路の異なったセッティングに対して、第14図の制御回路が発生させるいくつかの書き込み信号の波形の一例を示す。
【図１６】従来技術の記録システムを示す。
【図１７】「アブラティブ」型の記録材料に記録するための書き込み信号と情報信号との間の望ましい適切な対応関係を示す。
【図１８】「相変化」型の記録材料に記録するための書き込み信号と情報信号との間の望ましい適切な対応関係を示す。
【符号の説明】
1…記録担体、           2…記録層、        3，31…放射線ビーム、
4…書き込みヘッド、     5…駆動手段、          6…制御回路
7…軸、                10…記録用マーク       11…2進ビットセル、
12a,b,c…ビットセルグループ、    13…放射線パルス、  20a…予備加熱パルス、20b…拡張パルス、       30…光学書き込み／読み出しヘッド、
32…記録担体、      32a,33…モータ、            32b…スイッチ、
34…スピンドル、        35…第一制御回路、       36…第二制御回路、
37a…リードイントラック、       38…読み出し回路、
39…インターフェース回路、      40…マイクロコンピュータシステム、
50…データブロック、52…ビットバイト、61…信号発生器、    62…制御回路、
63…検知回路、      64…信号ライン、    65…書き込み信号発生器、
66…適合化回路、    70…シフトレジスタ、        72…NANDゲート、
73…インバータ回路、74…エンコーディング回路、  75…バッファレジスタ、
76…カウンタ、      77…アドレス発生器、        78…メモリ、
79，83，84…トリステートバッファ、  80…アドレスバス、  81…データバス、
82…コンバータ、    85…インバータ回路、        86…ゲート回路
100…2ビットグループ、   101，102…4ビットグループ、
103，104…8ビットグループ、 105…56ビットグループ、
106…16ビットグループ、   110… 制御回路、     111，114…バス、
112…マルチプライア回路、    113…デジタル・アナログコンバータ、
120，121…並列・直列コンバータ、    122，123…マルチプレックス回路、
124…出力端子、      125…遅延回路、  126…インバータ回路、127…ANDゲート。
【図１】
0003809851.tif 000002
【図２ａ】
0003809851.tif 000003
【図２ｂ】
0003809851.tif 000004
【図２ｃ】
0003809851.tif 000005
【図２ｄ】
0003809851.tif 000006
【図３】
0003809851.tif 000007
【図４】
0003809851.tif 000008
【図５】
0003809851.tif 000009
【図６】
0003809851.tif 000010
【図７】
0003809851.tif 000011
【図８】
0003809851.tif 000012
【図１０】
0003809851.tif 000013
【図９】
0003809851.tif 000014
【図１１】
0003809851.tif 000015
【図１２】
0003809851.tif 000016
【図１３】
0003809851.tif 000017
【図１４】
0003809851.tif 000018
【図１５】
0003809851.tif 000019
【図１６】
0003809851.tif 000020
【図１７】
0003809851.tif 000021
【図１８】
0003809851.tif 000022