(57)【特許請求の範囲】
【請求項１】
複数の画素を有する基板であって、前記各画素が薄膜トランジスタ領域及び画素領域を有しかつ、前記画素領域が第一絶縁層及び第二絶縁層を有する基板を準備し、
前記画素領域の第一絶縁層及び第二絶縁層をエッチングして前記第一絶縁層に複数の第一開口部を形成すると共に、前記第二絶縁層に複数の第二開口部を形成し、ここで前記第一開口部は第二開口部よりも大きな開口部にするアンダカットプロファイルを有するように形成する工程と、
前記画素領域上に導電層を設けて前記第一開口部の底部に透明共通電極を形成すると共に、前記第二絶縁層の上部に透明画素電極を形成し、前記透明画素電極を前記透明共通電極と絶縁させる工程とを含んでいることを特徴とする面内スイッチング（ＩＰＳ）液晶ディスプレイアレイの製造方法。
【請求項２】
透明共通電極および透明画素電極が異なる層間で互いに互いに平行、かつ、前記画素領域の上方から見て透明共通電極と透明画素電極間に隙間がないように形成されていることを特徴とする請求項１の面内スイッチング（ＩＰＳ）液晶ディスプレイアレイの製造方法。
【請求項３】
基板と、前記基板上に配列された複数の画素とを備え、前記各画素が薄膜トランジスタ領域及び画素領域を有する面内スイッチング（ＩＰＳ）液晶ディスプレイアレイであって、前記各画素領域が、前記基板の上に形成されると共に複数の第一開口部を有する第一絶縁層と、前記第一絶縁層上に形成されると共に前記第一開口部に対応する複数の第二開口部を有し、第一開口部は第二開口部よりも大きな開口部にするアンダカットプロファイルを有する第二絶縁層と、前記基板の上に配置された複数の透明共通電極と、前記第二絶縁層の上部に配置された複数の透明画素電極とを備えていることを特徴とする面内スイッチング（ＩＰＳ）液晶ディスプレイアレイ。
【請求項４】
透明共通電極および透明画素電極が異なる層間で互いに互いに平行、かつ、前記画素領域の上方から見て透明共通電極と透明画素電極間に隙間がないように形成されていることを特徴とする請求項３の面内スイッチング（ＩＰＳ）液晶ディスプレイアレイ。
【請求項５】
複数の画素を有すると共に前記各画素に画素領域及び薄膜トランジスタ領域が設けられた基板と、前記画素領域の少なくとも一部分をカバーし、かつ、前記基板を露出させるために少なくとも一つの開口部であって上部よりも底部が広い開口部が形成された絶縁層と、前記開口部は、前記絶縁層の開口部に蒸着された透明共通電極と、前記開口部に隣接する絶縁層の上部に前記画素領域の上面から見て第一電極との間に隙間なく形成された透明画素電極とを備えていることを特徴とする面内スイッチング（ＩＰＳ）液晶ディスプレイ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ（ＴＦＴ）アレイ基板及び該基板を製造するプロセスに関する。より詳細には、本発明は自己整合型面内スイッチング（ＩＰＳ）液晶ディスプレイのためのＴＦＴアレイ基板に関する。
【０００２】
【従来の技術】
優れた表示特質と経済的効果を持つ陰極線管（ＣＲＴ）がディスプレイ装置として広く使用されてきた。しかしながら、ＣＲＴ装置に関してスペース効率と電力消費のようないくつかの問題がある。軽量かつ小型のディスプレイ装置の要請が増加するに従い、その要求に合致する薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）装置が徐々に普及してきた。しかしながら、ＬＣＤ装置は、通常、視角範囲が狭くかつ高価である。大きな基板の多重処理が、廉価なＬＣＤ装置を生産するために提案されてきた。視角範囲の制限を克服するために、画素分割、光学的フィルム位相補償及び拡散プレート画素投影のような多くの解決が図られてきた。
【０００３】
図１Ａは、従来のＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板の平面図である。図１Ｂは、図１Ａの概略II−II線断面図である。液晶分子は同一平面で
水平方向のみに回転するのが、ＩＰＳ液晶ディスプレイ装置の特徴である。ＴＦＴアレイ基板は、主に配列した複数のＴＦＴ１０２を有する透明基板から成る。各ＴＦＴ１０２は、複数の金属共通電極１０６と複数の金属画素電極１０８を持つ画素領域１０４に対応している。金属共通電極１０６は、金属画素電極１０８より下方に位置しており、それらの間に絶縁層１０７が挿入される。ＴＦＴ１０２のソース／ドレイン領域１１０は、信号線１１４及び金属画素電極１０８に電気的に接続される。更に、保護層１１６は、ＴＦＴ１０２及び画素領域１０４を覆うために透明基板１００上に形成される。金属画素電極１０８と金属共通電極１０６間の水平電界の作用により、液晶分子は、同一平面内で表示すべき基板に平行な方向に回転し、それによって視角依存度を低減している。
【０００４】
【発明が解決しようとする技術的課題】
図２Ａのように、従来のＩＰＳ液晶ディスプレイ装置においては、金属画素電極１０８と金属共通電極１０６との間に水平電界があるので、より広い視角範囲が得られる。しかしながら、金属画素電極１０８又は金属共通電極１０６上の液晶分子は、水平電界のために表示することができず、低開口率問題を起こすおそれがある。
【０００５】
図２Ｂのように、従来のＩＰＳ液晶ディスプレイの低開口率問題を克服するために、ＦＦＳ液晶ディスプレイ装置が提案されてきた。ＦＦＳ液晶ディスプレイ装置において、透明画素電極１０８ｂが、電極の幅及びディスプレイのセル間隙よりも小さい距離で透明共通電極１０６ｂの上に形成され、その結果、水平電界が電極１０６ｂと１０８ｂ間及びその上方に均一に分布して、ＩＰＳ液晶ディスプレイ装置の開口率が増加される。しかしながら、ＦＦＳ液晶ディスプレイ装置は、例えば、異なるマスクによって画定される電極間隙の制御が困難であるという欠点を持つ。更に、下張りの透明共通電極１０６ｂが形成された後、透明画素電極１０８ｂをパターン化するためにマスクと蒸着プロセスが必要である。透明電極１０８ｂ，１０６ｂの整合は、製造プロセスに対して重要である。もし不整合が生じれば、電界は均一に分布することができず、表示特質は悪影響を受けるであろう。更に、大きな液晶ディスプレイは、小さな液晶ディスプレイセルから形成される。ショットむら問題が、従来のプロセス、特にステッパーを使用する露出プロセスによって作られる液晶セルの組立てにおいて生じる傾向がある。
【０００６】
【課題を解決するための手段】
本発明の上記及び他の目的を達成するために、ＴＦＴアレイ基板及び該基板を製造するプロセスを提供する。配列した複数のＴＦＴが、ＴＦＴを生産する従来のプロセスによって透明基板上に形成される。ＴＦＴプロセスの間、第一金属が走査線、ゲート及び共通線を形成するために使用される。ゲート絶縁層及び保護層が、透明基板の画素領域中に順番に形成される。エッチング液、ゲート絶縁層及び保護層の材料のタイプを選択することにより、ゲート絶縁層のエッチング速度は保護層のそれよりも大きくなるように制御でき、その結果、複数の開口部がゲート絶縁層及び保護層に形成される。ゲート絶縁層の開口部は、アンダカットプロファイルを持つ。次に、透明導電層が基板上に形成される。開口部はアンダカットプロファイルを持つので、透明導電層は開口部のエッジで二つの部分に分離する。分離された二つの部分の一方は開口部の底部に位置すると共に、他方は保護層の上に位置しており、両者の間に結合が生じないように透明導電層の二つの部分が絶縁されている。開口部の底部の透明導電層の一部は、透明画素電極と呼ばれる。保護層上の透明導電層の一部は、透明共通電極を形成するために共通金属線に接続される。
【０００７】
また、別のＴＦＴアレイ基板及び該基板を製造するプロセスも提供する。複数のＴＦＴが、従来のプロセスによって基板上に配列して形成される。ゲート絶縁層は、第一絶縁層及び第二絶縁層を持つ二層構造のような多層構造で良い。上記のような二層構造の場合、第一絶縁層及び第二絶縁層は基板の画素領域の上に重なる。エッチング液、ゲート絶縁層及び保護層の材料のタイプを選択することにより、第一絶縁層のエッチング速度は、第二絶縁層のそれよりも大きくなるように制御でき、その結果、複数の開口部が、第一絶縁層及び第二絶縁層に形成される。第一絶縁層の開口部は、アンダカットプロファイルを有するように形成される。次に、透明導電層が基板上に形成される。開口部がアンダカットプロファイルを持つので、透明導電層は、開口部のエッジで二つの部分に分離する。分離された二つの部分の一方が開口部の底部に位置すると共に、他方が保護層の上に位置しており、それらの間に結合が生じないように透明導電層の二つの部分が絶縁されている。開口部の底部の透明導電層の一部は、透明画素電極と呼ばれる。第二絶縁層上の透明導電層の一部は、透明共通電極を形成するために共通金属線に接続される。
【０００８】
本発明によれば、ＴＦＴアレイ基板及び該基板を製造するプロセスが得られる。本発明のＴＦＴアレイ基板は、有利なことに高開口率で、かつ、分断しているが互いに部分的に重なり合う透明電極を有する。ＴＦＴアレイ基板中の透明電極は、先行技術の電極の不整合を避けることができるように自己整合型にすることができる。
【０００９】
前記の一般的な記述及び以下の詳細な記述は、ともに例示であり、特許請求される本発明をより詳しく説明することを意図している。
【００１０】
【発明の実施の形態】
本発明の現在の好ましい実施例について添付図面を参照しつつ詳細に説明する。なお、図面及び説明の記述において、同一又は類似の部分については、同一符号を使用することとする。
【００１１】
図３〜図７は、本発明の好ましい第一実施例によるＩＰＳモード液晶ディスプレイ装置及び該装置を製造する方法である。図３において、透明基板２００が与えられている。透明基板２００は、例えばガラスで構成されている。複数の薄膜トランジスタ（ＴＦＴ）領域２００ａ及び画素領域２００ｂが、透明基板２００内にアレイ状に形成される。導電層が、ＴＦＴ領域２００ａと画素領域２００ｂ上に形成される。次にフォトリソグラフィプロセスが、ゲート２０２ａと共通線２０２ｂを形成するために実施される。ゲート２０２ａ及び共通線２０２ｂ用の材料は、タンタル、モリブデン、アルミニウム及びクロミウムのような金属で良い。共通線２０２ｂは、共通電極の全抵抗を低減すると共に、後で形成される透明共通電極に接続するために使用される。
【００１２】
図４において、ゲート２０２ａが形成された後、ゲート絶縁層２０４、チャンネル２０６及び窒化シリコン層が、透明基板２００上に順番に形成される。ゲート絶縁層２０４は、例えばＣＶＤ法により酸化シリコン（ＳｉＯX）又は窒化シリコン（ＳｉNX）から作ることができる。チャンネル２０６は、真性アモルファスシリコンで構成される。その後、チャンネル２０６上の窒化シリコンは、エッチング停止層２０８となるゲート２０２ａ上の一部のみを残して部分的に除去される。エッチング停止層２０８は、ソース／ドレイン領域を形成する後続のエッチングステップで使用される。
【００１３】
図５において、エッチング停止層２０８が形成された後、コンタクト層２１０及びソース／ドレイン導電層が透明基板２００上に順番に形成される。ソース／ドレイン領域２１２が画定され、次にコンタクト層２１０、ソース／ドレイン導電層及びソース／ドレイン領域２１２の外側のチャンネル２０６が除去される。コンタクト層２１０、ソース／ドレイン導電層及びソース／ドレイン領域２１２の外側のチャンネル２０６の除去は、エッチングによって達成でき、一方ゲート２０２ａ上に位置するエッチング停止層２０８は、その下のチャンネル２０６がエッチングされること及び損傷を受けることから保護することができる。
【００１４】
図６において、ソース／ドレイン領域２１２が形成された後、保護層２１６が透明基板２００のＴＦＴ領域２００ａと画素領域２００ｂ上に形成される。保護層２１６は、ゲート絶縁層２０４のエッチング速度が保護層２１６のそれよりもかなり大きければ、ゲート絶縁層２０４の材料とエッチング液のタイプに従って変えることができる。保護層２１６に対するゲート絶縁層２０４の選択的エッチング速度は、１よりも大きく、好ましくはアンダカットプロファイルを形成するために１から１０の範囲に設定される。例えば、ゲート絶縁層２０４が酸化シリコン（ＳｉＯX）から作られるならば、保護層２１６の材料は、窒化シリコン（ＳｉNX）又は適当なエッチング液を使用することによって酸化シリコンよりも遥かに小さいエッチング速度を持つポリマーから選択できる。また、ゲート絶縁層２０４が窒化シリコンから作られるならば、保護層２１６の材料は窒化シリコンよりも遥かに小さいエッチング速度を持つポリマーから選択できる。なお、ゲート絶縁層２０４と保護層２１６の材料は上に明記したものに限定されない。ゲート絶縁層２０４のエッチング速度が保護層２１６のそれよりも遥かに大きい限り、如何なる材料もゲート絶縁２０４及び保護層２１６に適用できる。
【００１５】
図６において、保護層２１６が形成された後、フォトリソグラフィプロセスが、ＴＦＴ領域２００ａ内のソース／ドレイン領域２１２上に開口部２１４ａを形成し、かつ、画素領域２００ｂ内に複数の開口部２１４ｂを形成するために実施される。開口部２１４ｂは互いに平行な帯状に形成される。その後、開口部２１４ａ，２１４ｂを形成するために、保護層２１６及びゲート絶縁層２０４を部分的に除去するエッチングプロセスが遂行される。保護層２１６は酸化シリコン２０４よりも遥かに小さいエッチング速度を持つので、エッチング後にアンダカットプロファイル２１８がゲート絶縁層２０４のエッジに形成される。開口部のエッチングは、ソース／ドレイン領域２１２で終わる。最終的に、透明導電層が画素領域２００ｂの上に形成される。アンダカットプロファイル２１８がゲート絶縁層２０４のエッジに形成されるので、結果として生じる導電層は、透明共通電極２２０ｂと透明画素電極２２０ａに分離する。透明共通電極２２０ｂ及び透明画素電極２２０ａは、それぞれ開口部２１４ｂの底部と保護層２１６の表面に位置する。透明共通電極２２０ｂ及び透明画素電極２２０ａは、例えばインジウム錫酸化物（ＩＴＯ）又はインジウム亜鉛酸化物より作ることができる。各画素領域２００ｂ内の透明画素電極２２０ａは、開口部２１４ａを通してＴＦＴ領域２００ａ内のソース／ドレイン領域２１２に電気的に接続される。透明共通電極２２０ｂは、開口部２１４ｂを通して金属共通線２０２ｂに電気的に接続される。このようにしてコンタクト抵抗が低減される。更に、画素領域２００ｂの形状を滑らかにするために、図７のように、透明導電層２３０が形成された後、任意に透明ポリマー膜が透明導電層の上に適用され、かつ、透明導電層２３０と共に画定される。
【００１６】
図７は、本発明の好ましい第一実施例によるＩＰＳモード液晶ディスプレイ装置における画素領域の局部的拡大図である。図７において、アンダカットプロファイル２１８がゲート絶縁層２０４のエッジに形成される。アンダカットプロファイル２１８は、透明画素電極２２０ａ及び透明共通電極２２０ｂ間の如何なる結合も阻止するように、透明画素電極２２０ａ及び透明共通電極２２０ｂを開口部２１４ｂのエッジから分離している。本発明によって形成された透明画素電極２２０ａと透明共通電極２２０ｂは自己整合でき、画素電極と共通電極の不整合に関する従来の問題を排除する。その上、透明画素電極２２０ａと透明共通電極２２０ｂは絶縁されているが互いに部分的に重なり合っている。従って、透明画素電極２２０ａ及び透明共通電極２２０ｂ間の水平電界の強度と分布は、表示特質における開口率を増加し、かつ、負荷電圧を低下させることを助長する。その上、透明画素電極２２０ａと透明共通電極２２０ｂは蒸着によって同時に形成され、その結果、単純な製造プロセスが得られる。
【００１７】
図８〜図１１は、本発明の好ましい第二実施例によるＩＰＳモード液晶ディスプレイ装置用のＴＦＴアレイ基板を示している。図８において、透明基板３００が与えられる。透明基板３００は、例えばガラスで構成されている。複数の薄膜トランジスタ（ＴＦＴ）領域３００ａ及び画素領域３００ｂが、透明基板３００内に配列して形成される。導電層が、ＴＦＴ領域３００ａ及び画素領域３００ｂ内に形成される。次に、ゲート３０２ａ及び共通線３０２ｂを形成するためにフォトリソグラフィプロセスが実施される。ゲート３０２ａと共通線３０２ｂ用の材料は、タンタル、モリブデン、アルミニウム及びクロミウムのような金属で良い。図９において、ゲート３０２ａが形成された後、第一ゲート絶縁層３０４ａ、第二ゲート絶縁層３０４ｂ、チャンネル３０６及び窒化シリコン層が透明基板３００上に順番に形成される。第一ゲート絶縁層３０４ａは、例えばＣＶＤ法により酸化シリコン（ＳｉＯX）又は窒化シリコン（ＳｉNX）から作ることができる。第二ゲート絶縁層３０４ｂは、第一ゲート絶縁層３０４ａが第二ゲート絶縁層３０４ｂよりも大きなエッチング速度を持つならば、第一ゲート絶縁層３０４ａの材料及びエッチング液に依存して選択される。例えば、第一ゲート絶縁層３０４ａが酸化シリコン（ＳｉＯX）から作られるならば、第二ゲート絶縁層３０４ｂの材料は適当なエッチング液を使用することによって酸化シリコンよりも小さいエッチング速度を持つ窒化シリコン（ＳｉNX）から作ることができる。第二ゲート絶縁層３０４ｂに対する第一ゲート絶縁層３０４ａの選択的エッチング速度は、１よりも大きく、好ましくは１から１０の範囲に設定される。チャンネル３０６は、真性アモルファスシリコンから作ることができる。その後、チャンネル３０６上の窒化シリコン層は、エッチング停止層３０８となるゲート３０２ａ上の一部のみを残して部分的に除去される。エッチング停止層３０８は、ソース／ドレイン領域を形成する後続のエッチングステップで使用される。
【００１８】
図１０において、エッチング停止層３０８が形成された後、コンタクト層３１０及びソース／ドレイン導電層が透明基板３００上に順番に形成される。ソース／ドレイン領域３１２が画定され、次にコンタクト層３１０、ソース／ドレイン導電層及びソース／ドレイン領域３１２の外側のチャンネル３０６が除去される。コンタクト層３１０、ソース／ドレイン導電層及びソース／ドレイン領域３１２の外側のチャンネル３０６の除去は、エッチングによって達成できる。一方、ゲート３０２ａ上に位置するエッチング停止層３０８は、その下のチャンネル３０６がエッチングされること及び損傷を受けることから保護することができる。
【００１９】
図１１において、ソース／ドレイン領域３１２が形成された後、画素領域３００ｂ内に複数の開口部３１４を形成するためにフォトリソグラフィプロセスが実施される。開口部３１４は、互いに平行な帯状に形成される。その後、開口部３１４を形成するために、第一ゲート絶縁層３０４ａ及び第二ゲート絶縁層３０４ｂを部分的に除去するエッチングプロセスが遂行される。第一ゲート絶縁層３０４ａは、エッジ区域では他の区域よりも迅速にエッチングされるので、開口部はアンダカットプロファイル３１８を有するように形成される。
【００２０】
開口部３１４は第一ゲート絶縁層３０４ａのエッジにアンダカットプロファイル３１８を持つので、結果として生じる導電層は、透明共通電極３２０ｂと透明画素電極３２０ａとに分離し、それらはそれぞれ開口部３１４の底部と後で形成される保護層３１６の表面に位置する。透明共通電極３２０ｂ及び透明画素電極３２０ａは、例えばインジウム錫酸化物（ＩＴＯ）又はインジウム亜鉛酸化物より作ることができる。各画素領域３００ｂ内の透明画素電極３２０ａは、ＴＦＴ領域３００ａ内のソース／ドレイン領域３１２と電気的に接続される。透明共通電極３２０ｂは、開口部３１４を通して金属共通線３０２ｂと電気的に接続される。このようにしてコンタクト抵抗が低減される。最終的に、保護層３１６が、透明基板３００のＴＦＴ領域３００ａと画素領域３００ｂの上に形成される。保護層３１６は、酸化シリコン（ＳｉＯX）、窒化シリコン（ＳｉNX）又はポリマーから作ることができる。
【００２１】
図１２は、本発明の好ましい第二実施例によるＩＰＳモード液晶ディスプレイ装置における画素領域の局部的拡大図である。図１２において、ゲート絶縁層３０４ａのエッジに形成されたアンダカットプロファイル３１８は、透明画素電極３２０ａと透明共通電極３２０ｂ間の如何なる結合も阻止するように、開口部３１４のエッジで透明画素電極３２０ａを透明共通電極３２０ｂから分離している。本発明に基づいて形成された透明画素電極３２０ａ及び透明共通電極３２０ｂは、自己整合が可能で、従来の画素電極と共通電極の不整合に関する問題を排除できる。その上、透明画素電極３２０ａと透明共通電極３２０ｂは絶縁されているが画素領域の上方から見て互いに部分的に重なり合っている。従って、透明画素電極３２０ａと透明共通電極３２０ｂ間の水平電界の強度と分布は、表示特質における開口率を増加し、かつ、負荷電圧を低下させることを助長する。その上、透明画素電極３２０ａと透明共通電極３２０ｂは蒸着によって一時に形成され、その結果、単純な製造プロセスが得られる。
【００２２】
上述の如く、ゲート絶縁層３０４ａ及び３０４ｂのエッチングは、他の素子の処理に依存する。なお、ゲート絶縁層のエッチングの順序は、上に明記したものには限定されない。更に、ゲート絶縁層の数は、２以上であってもよい。本発明の特徴の一つは、少なくとも二つの電極が異なるレベルに位置しているということである。エッチング速度を選択することにより、このように形成された開口部３１４は、後で形成された電極を絶縁しているが互いに部分的に重なり合うことができるように、底部が上部よりも広いテーパー形状になる。
【００２３】
図１３は、本発明の好ましい第一及び第二実施例によるＩＰＳモード液晶ディスプレイ装置における各画素の平面図である。図１３において、各画素はＴＦＴ領域と画素領域から成る。ＴＦＴ領域には、薄膜トランジスタ（ＴＦＴ）が設けられる。画素領域には、複数の透明画素電極３２０ａと透明共通電極３２０ｂが設けられる。走査線３１８は、ＴＦＴ領域のゲートから延びている。信号線３１４は、ソース／ドレイン３１２から延びている。透明画素電極３２０ａは、画素領域において透明共通電極３２０ｂと部分的に重なり合う。
【００２４】
【発明の効果】
本発明は先行技術と比較して下記の利点がある。
【００２５】
１.透明画素電極は、透明共通電極と絶縁されているが、部分的に重なり合っている。従来のＩＰＳディスプレイ装置及び従来のＦＦＳディスプレイと比較して、本発明のＴＦＴアレイ基板は、より高い開口率を有するから、改良された表示特質が得られる。
【００２６】
２.本発明のＴＦＴアレイ基板において、透明画素電極は、透明共通電極と自己整合することができる。これによりマスクの不整合に関する問題は、排除することができる。
【００２７】
３.本発明のＴＦＴアレイ基板において、異なるエッチング速度を有する絶縁層を使用することにより、透明共通電極と透明画素電極は同時に形成することができ、その結果、単純な製造プロセスが得られる。
【００２８】
４.本発明のＴＦＴアレイ基板を製造するプロセスは、マスクの一部が調節される限り、現行のＴＦＴ製造プロセスとの互換性が得られる。
【００２９】
本発明の範囲又はその意図から逸脱することなしに、本発明の構造に種々の修正及び変更が為され得るということは、当該技術に習熟した人々には明らかであろう。上述の如く、本発明は、本発明の修正及び変更が特許請求の範囲とその等価なものの範囲内に入るならば、それらもカバーすることを意図している。
【図面の簡単な説明】
添付図面は、本発明をより一層理解し易くするためのもので、本明細書に組込まれて、その一部を構成している。これらの図面は、本発明の実施例を例示し、記述内容と共に本発明の原理を説明するのに役立つものである。
【図１Ａ】  従来のＩＰＳ液晶ディスプレイ装置のためのＴＦＴアレイ基板の平面図である。
【図１Ｂ】  図１ＡのII−II線に沿った概略縦断面図である。
【図２Ａ】  従来のＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を略図式に示す図である。
【図２Ｂ】  従来のＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を略図式に示す図である。
【図３】  本発明の好ましい第一実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを略図式に示す図である。
【図４】  本発明の好ましい第一実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを略図式に示す図である。
【図５】  本発明の好ましい第一実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを略図式に示す図である。
【図６】  本発明の好ましい第一実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを略図式に示す図である。
【図７】  本発明の好ましい第一実施例によるＩＰＳ液晶ディスプレイ装置における画素領域の局部的拡大図である。
【図８】  本発明の好ましい第二実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを示す図である。
【図９】  本発明の好ましい第二実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを示す図である。
【図１０】  本発明の好ましい第二実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを示す図である。
【図１１】  本発明の好ましい第二実施例によるＩＰＳ液晶ディスプレイ装置用のＴＦＴアレイ基板を製造するプロセスを示す図である。
【図１２】  本発明の好ましい第二実施例によるＩＰＳ液晶ディスプレイ装置における画素領域の局部的拡大図である。
【図１３】  本発明の好ましい第一及び第二実施例によるＩＰＳ液晶ディスプレイ装置における画素の平面図である。
【符号の説明】
２００            透明基板
２００ａ    薄膜トランジスタ（ＴＦＴ）領域
２００ｂ    画素領域
２０２ａ    ゲート
２０２ｂ    金属共通線
２０４            ゲート絶縁層
２０６            チャンネル
２０８            エッチング停止層
２１０            コンタクト層
２１２            ドレイン領域
２１４ａ,２１４ｂ 開口部
２１６            保護層
２１８            アンダカットプロファイル
２２０ａ    透明画素電極
２２０ｂ    透明共通電極
２３０            透明導電層
【図１Ａ】
0003811663.tif 000002
【図１Ｂ】
0003811663.tif 000003
【図２Ａ】
0003811663.tif 000004
【図２Ｂ】
0003811663.tif 000005
【図３】
0003811663.tif 000006
【図４】
0003811663.tif 000007
【図５】
0003811663.tif 000008
【図６】
0003811663.tif 000009
【図７】
0003811663.tif 000010
【図８】
0003811663.tif 000011
【図９】
0003811663.tif 000012
【図１０】
0003811663.tif 000013
【図１１】
0003811663.tif 000014
【図１２】
0003811663.tif 000015
【図１３】
0003811663.tif 000016