(57)【特許請求の範囲】
【請求項１】
遊技の進行を司る主制御基板と、
遊技者に景品を払い出す景品払い出し制御基板を少なくとも含むサブ制御基板と、
交流電源が供給され、該交流電源を直流電源に変換し、該変換した直流電源を前記主制御基板及びサブ制御基板に供給する電源基板と、を含む遊技機において、
前記電源基板に供給される交流電源の交流電圧の波形に基づいて停電検出信号を生成する停電監視回路と、
該停電監視回路が生成する停電検出信号を前記主制御基板及び前記サブ制御基板に一斉に出力する停電信号出力手段とを備え、
前記主制御基板は、該停電信号出力手段が出力する停電検出信号を入力するとゲームの進行状況を示すデータを記憶保持すると共に、動作の停止を実行し、
前記景品払い出し制御基板は、前記停電信号出力手段が出力する停電検出信号を入力すると未払の景品払い出しデータを記憶保持すると共に、動作の停止を実行し、
停電復旧時、前記主制御基板は、前記記憶保持したゲームの進行状況を示すデータに基づき大入賞口が開放中に停電したか否かを判断すると共に、停電復旧時に遊技者が遊技球を発射しているか否かを判断し、開放中に停電し停電復旧時に遊技球を発射していないと判断した場合には遊技者に発射を促す報知をすることを特徴とする遊技機。
【請求項２】
請求項１に記載の遊技機において、
前記発射を促す報知後、所定時間経過しても遊技球が発射されない場合には、記憶保持された停電時のデータをクリアすることを特徴とする遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は遊技機に関し、詳しくは遊技の進行を司る主制御基板と、主制御基板以外のサブ制御基板とを備えた遊技機に係わる。
【０００２】
【従来の技術】
遊技機、例えばパチンコ遊技機においては、発射された遊技球が入賞口に入賞すると予め定められた個数の遊技球を景品球として払い出すよう構成されている。遊技盤面上の各入賞口に入賞した遊技球は、セーフ球タンクに一旦停留され、停留された遊技球はセンサにより１個づつ検出され、所定個数の景品球としての遊技球をモータ等の駆動装置により遊技者に払い出した後、検出された遊技球はセーフ球タンクから排出される。
この従来のパチンコ遊技機は、入賞した遊技球がセーフ球タンクに停留され、景品球を払い出してから機外に排出することから、停電等の不測の事態が生じても入賞した遊技球がセーフ球タンクに停留されていることから、遊技者に不利益を与えることがないという効果を有していた。
【０００３】
しかしながら、前記従来のパチンコ遊技機は、以下の課題を有していた。
（１）セーフ球タンクを備える必要のあることから構成が嵩張り、複雑になる。
（２）停電等が発生したときには、払い出すべき景品球数のデータが消滅することから、最大数の景品球を払い出すことになり正確な景品球を払い出していない。例えば、入賞球１個に対して５個又は１０個の景品球を払い出すべき場合でも１５個の景品球を払い出すことになる。
（３）パチンコ機は２４Ｖ交流電源から供給される交流電圧にはノイズが内在するほか、パチンコ機の稼動に伴うノイズ、例えば、賞球排出に伴うノイズが主制御基板及びサブ制御基板に供給される直流電源に重畳することから、直流電圧によって停電検出を行うと、正確な停電検出が困難である場合が生じ得ると考えられる。
【０００４】
本発明の遊技機は、セーフ玉タンクによって停電に備えることを止めて、バッテリでバックアップし、かつ、ノイズの影響を少なくすることを目的として為されたものである。
【０００５】
【課題を解決するための手段】
即ち、前記課題を解決するため、請求項１記載の発明は、遊技の進行を司る主制御基板と、遊技者に景品を払い出す景品払い出し制御基板を少なくとも含むサブ制御基板と、交流電源が供給され、該交流電源を直流電源に変換し、該変換した直流電源を前記主制御基板及びサブ制御基板に供給する電源基板と、を含む遊技機において、前記電源基板に供給される交流電源の交流電圧の波形に基づいて停電検出信号を生成する停電監視回路と、該停電監視回路が生成する停電検出信号を前記主制御基板及び前記サブ制御基板に一斉に出力する停電信号出力手段とを備え、前記主制御基板は、該停電信号出力手段が出力する停電検出信号を入力するとゲームの進行状況を示すデータを記憶保持すると共に、動作の停止を実行し、前記景品払い出し制御基板は、前記停電信号出力手段が出力する停電検出信号を入力すると未払の景品払い出しデータを記憶保持すると共に、動作の停止を実行し、停電復旧時、前記主制御基板は、前記記憶保持したゲームの進行状況を示すデータに基づき大入賞口が開放中に停電したか否かを判断すると共に、停電復旧時に遊技者が遊技球を発射しているか否かを判断し、開放中に停電し停電復旧時に遊技球を発射していないと判断した場合には遊技者に発射を促す報知をすることを特徴とする。
【０００６】
前記構成を有する請求項１に記載の遊技機は、停電監視回路が交流電圧の波形に基づいて停電検出を行っているので、前記課題を好適に解決できる。直流電圧の波形に基づいて停電を検出する場合に比して、耐ノイズ性、制御の正確性、迅速性に優位性が認められる。
【０００７】
ここでいう遊技機の電源は、例えばパチンコ機では、一般的には、２４Ｖ交流電源を供給し、各種スイッチ及びランプ等に使用され、また、２４Ｖ交流から、ソレノイド等に使用される３２Ｖ直流電源、各種スイッチ、リレー等に使用される１２Ｖ直流電源、各種制御基板、液晶駆動等に使用される５Ｖ直流電源を生成する構成である。
【０００８】
サブ制御基板とは、景品払い出し制御基板を少なくとも含むものであって、パチンコ遊技機にあっては図柄の変動表示を行う図柄制御基板等を含んでも良い。景品払い出し制御基板とは、景品を払い出す駆動装置を制御する基板であって、パチンコ遊技機では景品としての景品球（「賞品球」又は「賞球」ともいう。）を払い出すモータ又はソレノイド等を駆動制御する基板をいい、スロットル遊技機では景品としてのコインを払い出すホッパーを駆動制御する基板をいう。
【０００９】
停電監視回路は交流電圧の波形に基づいて停電検出信号を生成しているが、その生成態様としては、所定値以上の波形変化、所定期間の電圧低下、電圧の所定サイクルの欠落等を監視するものである。例えば、交流電圧のレベル検出回路、タイマ回路を備え、タイマが制限時間内に交流波形の立ち上がり又は立下りを検出しない場合を、又は交流電圧に基づき所定基準電圧が所定時間以上出力されない場合を、停電と判断する回路等が挙げられる。
【００１０】
請求項２に記載の遊技機は、請求項１に記載の遊技機において、前記発射を促す報知後、所定時間経過しても遊技球が発射されない場合には、記憶保持された停電時のデータをクリアすることを特徴とする。
なお、本発明に付加可能な付加的構成例１として、
図柄作動口への遊技球の入球に起因して図柄を変動表示させた後に停止図柄を確定表示する図柄表示手段と、該変動表示の保留記憶回数を表示する保留記憶回数表示手段と、
前記電源基板のパワーオン生成信号に起因して、前記遊技に係るデータに基づいて、遊技を復旧させる復旧手段と、
前記パワーオン生成信号の生成に伴い、前記記憶保持手段に記憶された停電直前の確定図柄及び保留記憶回数を表示する表示手段を備えたことを特徴とする構成が挙げられる。
【００１１】
ここでいう動作停止手段は、主制御基板及びサブ制御基板の動作の停止を一斉に実行し、復旧手段が主制御基板及びサブ制御基板の動作を立ち上げるときには、サブ制御基板が主制御基板より早く立ち上がるよう制御するものが例示され、動作の停止を実行する手段と、動作の立ち上げを実行する手段とを一体に構成しても良く、別々に構成しても良い。
更に、各サブ制御基板の動作の立ち上げは、一斉に立ち上げても良く、優先順位を設けて立ち上げても良い。また、主制御基板よりサブ制御基板の動作を早く立ち上げる構成としては、電源基板のリセット回路から立ち上げのための信号に時間差を設けて出力する構成としても良く、或いは１つの立ち上げのための信号を送信し、各基板に遅延回路を設けて動作の立ち上げタイミングを異なるよう構成しても良い。
【００１２】
前記構成を有する付加的構成例１に係る遊技機は、前記課題を好適に解決できるとともに、前記パワーオン生成信号の生成に伴い、前記記憶保持手段に記憶された停電直前の確定図柄及び保留記憶回数を表示するので、遊技者は停電前の確定図柄及び保留記憶回数を確認することができる。ここで保留記憶回数は、図柄が変動中に停電が発生した場合、変動中のものを１回の保留記憶として加算した値を保留記憶回数とするのが好ましい。例えば、保留記憶回数が２回と表示された状態で図柄が変動中に停電した場合、停電からの復旧時に保留記憶回数は３回と表示される。
【００１３】
なお、本発明に付加可能な付加的構成例２として、
図柄作動口への遊技球の入球に起因して図柄を変動表示させた後に停止図柄を確定表示する図柄表示手段と、
該図柄表示手段の停止図柄を大当り図柄とした後に大当り制御に移行し、大当り期間中は遊技球の入賞が著しく容易となるよう大入賞口を所定時間又は所定個数入賞するまで開放した後に閉鎖する操作を所定回数繰り返す大当り制御手段と、を備え、
前記主制御基板又は図柄制御基板は、前記大入賞口の開放中に停電が検出された場合、停電が検出されるタイミングに起因した途中までの制御を記憶し、停電の復旧時に、前記大当り制御手段は前記途中からの制御を実行するとともに、前記所定時間の残り時間又は前記所定個数の残り入賞数に係るデータを表示する途中データ表示手段を備えたことを特徴とする構成が挙げられる。
【００１４】
前記構成を有する付加的構成例２に係る遊技機は、前記課題を好適に解決できるとともに、停電の復旧時に、前記所定時間の残り時間又は前記所定個数の残り入賞数に係るデータを表示するので、大入賞口の動作が正確に復旧したか否かを確認することができる。
【００１５】
【発明の実施の形態】
以下に、本発明の好適な実施例を図面に基づいて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
図１に示すように、本実施例のパチンコ機１０は、大きくは長方形の外枠１１と前面枠１２とからなり、外枠１１の左隣に公知のカードリーダ（プリペイドカードユニット）１３が設けられている。前面枠１２は、左端上下のヒンジ１４により外枠１１に対し回動可能に取り付けられている。
前面枠１２の下方には上皿１５が設けられ、この上皿１５に貸出釦１６、精算釦１７及び残高表示部１８が設けられている。カードリーダ１３のカード口１９にプリペイドカードを挿入すると、記憶された残高が残高表示部１８に表示され、貸出釦１６を押下すると遊技球の貸出しが実行され上皿１５の払い出し口より遊技球が排出される。
【００１６】
前面枠１２には、窓状の金枠２０が前面枠１２に対して解放可能に取り付けられている。この金枠２０には板ガラス２１が二重にはめ込まれている。板ガラス２１の奥には遊技盤２２が収納されている。
上皿１５の前面枠１２下部には、下皿２３が設けられ、下皿２３の右側には発射ハンドル２４が取り付けられている。この発射ハンドル２４の外周には、図示しない回動リングが擁され、時計方向に回動すれば遊技球を遊技盤２２上に発射することができる。
上皿１５と下皿２３とは連結されていて、上皿１５が遊技球で満杯状態になれば下皿２３に遊技球を誘導するよう構成されている。
【００１７】
図２はパチンコ機１０を裏側から見た裏面図である。図示するように、前述した遊技盤２２を脱着可能に取り付ける機構盤２６が前述した外枠１１に収納されている。この機構盤２６には、上方から、球タンク２７、誘導樋２８及び払出し装置２９が設けられている。この構成により、遊技盤２２上の入賞口に遊技球の入賞があれば球タンク２７から誘導樋２８を介して所定個数の遊技球を払出し装置２９により前述した上皿１５に排出することができる。
また、機構盤２６には主制御基板３０及び払出制御基板３１が脱着可能に、遊技盤２２には特別図柄表示装置３２が、前面枠左下部には発射制御基板３３が、特別図柄表示装置３２の左側に外部接続端子基板４２が、各々取り付けられている。
【００１８】
次に図３を用いて遊技盤２２について説明する。
遊技盤２２には、中央に特別図柄表示装置３２を構成するＬＣＤパネルユニット（以下、「ＬＣＤ」という。）３２ａ、その下部に第１種始動口としての普通電動役物３６、ＬＣＤ３２ａ上部の普通図柄表示装置３７、普通図柄表示装置３７に表示される図柄の変動開始に用いられるＬＣＤ３２ａの左右の普通図柄作動ゲート３８及び３９、普通電動役物３６下部の大入賞口４０、盤面最下部のアウト口４１、その他の各種入賞口、風車及び図示しない遊技釘等が備えられている。
この構成により、前述した発射ハンドル２４を回動すれば発射制御基板３３により駆動される発射モータ３３ａ（図４参照）が駆動されて上皿１５上の遊技球がガイドレールを介して遊技盤２２上に発射される。発射された遊技球が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球として取り込まれ、入賞しなければアウト口４１を介してアウト球として同様に盤面裏面に取り込まれる。
【００１９】
続いて前述したパチンコ機１０の電気的構成を図４のブロック図を用いて説明する。
パチンコ機１０の電気回路は、図示するように、前述した主制御基板３０、払出制御基板３１、特別図柄表示装置３２、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等から構成されている。尚、この回路図には、信号の受け渡しを行うために所謂中継基板等は記載していない。
【００２０】
主制御基板３０は、遊技制御プログラムを記憶したＲＯＭ及び演算等の作業領域として働くＲＡＭを内蔵した８ビットワンチップマイコンを中心とした論理演算回路として構成され、この他各基板又は各種スイッチ類及び各種アクチュエータ類との入出力を行うための外部入出力回路も設けられている。
主制御基板３０の入力側には、第１種始動口スイッチ３６ａ、普通図柄作動スイッチ３８ａ及び３９ａ、役物連続作動スイッチ（以下、単に「Ｖスイッチ」と呼ぶ）４０ａ、カウントスイッチ４０ｂ、満タンスイッチ４３、補給スイッチ４４、複数のその他入賞口スイッチ４５、玉抜スイッチ４６等が接続されている。また、出力側には、大入賞口ソレノイド４０ｃ、Ｖソレノイド４０ｄ、普通役物ソレノイド３６ｂ及び外部接続端子基板４２等が接続されている。
【００２１】
第１種始動口スイッチ３６ａは前述した遊技盤２２上の普通電動役物３６内、普通図柄作動スイッチ３８ａ及び３９ａは各々普通図柄作動ゲート３８及び３９内、Ｖスイッチ４０ａは大入賞口４０内の特定領域内、同じくカウントスイッチ４０ｂは大入賞口４０内、、満タンスイッチ４３は下皿２３内、補給スイッチ４４は球タンク２７内、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口、玉抜スイッチ４６は払出し装置２９の近傍に各々取り付けられている。ここで、Ｖスイッチ４０ａは大入賞口４０内に入賞した遊技球が特別装置作動領域（以下、「特別領域」という。）を通過したことを、カウントスイッチ４０ｂは大入賞口４０内に入賞する全ての遊技球を、満タンスイッチ４３は下皿２３内に遊技球が満タン状態になったことを、補給スイッチ４４は球タンク２７内に遊技球が存在することを、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口に遊技球が入賞したことを、玉抜スイッチ４６は玉抜操作ボタンが押下されたことを各々検出するためのものである。
また、出力側に接続された大入賞口ソレノイド４０ｃは大入賞口４０内、Ｖソレノイド４０ｄは大入賞口４０内の特別領域、普通役物ソレノイド３６ｂは普通電動役物３６の開閉に各々使用されるものである。
【００２２】
特別図柄表示装置３２は、前述したＬＣＤ３２ａと、このＬＣＤ３２ａを駆動制御する図柄表示装置制御基板（以下、単に「図柄制御基板」（「画像制御基板」ともいう。）という。）３２ｂ、最大４個まで始動記憶数を表示する特別図柄始動記憶表示装置３２ｃ（図３参照）及びバックライト及びインバータ基板等の付属ユニットから構成されている。図柄制御基板３２ｂは、前述した主制御基板３０と同様８ビットワンチップマイコンを中心とした論理演算回路として構成されている。
【００２３】
払出制御基板３１は、主制御基板３０と同様マイクロコンピュータを用いた論理演算回路として構成され、その入力回路には賞球払出スイッチ３１ａ及び貸玉払出スイッチ３１ｂが接続され、出力回路には玉切モータ３１ｃ及び玉貸モータ３１ｄが接続されている。また、払出制御基板３１には、前述したカードリーダ１３が双方向に接続され、カードリーダ１３にはＣＲ精算表示基板４７が接続されている。賞球払出スイッチ３１ａは、主制御基板３０にも接続されている。
玉切モータ３１ｃ及び玉貸モータ３１ｄは、前述した払出し装置２９に設けられ、誘導樋２８から供給される遊技球を下方に所定個数流下させるものである。玉切モータ３１ｃから払い出される遊技球は賞球払出スイッチ３１ａにより検出され、玉貸モータ３１ｄから払い出される遊技球は貸玉払出スイッチ３１ｂにより検出される。
ＣＲ精算表示基板４７は、前述した上皿１５の貸出釦１６、精算釦１７及び残高表示部１８等から構成されている。尚、ＣＲ精算表示基板４７を払出制御基板３１に接続する構成としても良い。
【００２４】
前記構成により主制御基板３０から賞球払い出し指令のデータが送信されると、このデータを受信した払出制御基板３１は、未払の賞球データに送信されたデータが示す賞球個数を加算して新たな賞球データとして記憶し、所定個数の遊技球を賞球として払い出した後に賞球払出スイッチ３１ａにより検出された遊技球を記憶した賞球データから減算処理を実行して新たな賞球データとし、この賞球データの値が零になるまで払い出し処理を実行する。
一方、ＣＲ精算表示基板４７の貸出釦１６を押下すると、１００円の場合はカードリーダ１３から払出制御基板３１に１パルスの信号が送信され、５００円の場合には５パルスの信号が送信される。払出制御基板３１は、１パルスの信号に対して２５個の遊技球が貸玉払出スイッチ３１ｂにより検出されるまで玉貸モータ３１ｄを駆動制御して貸し玉を払い出す処理を実行する。
【００２５】
発射制御基板３３は、遊技者が操作する発射ハンドル２４の回動量に応じて発射モータ３３ａを駆動制御するものであり、その他遊技者が発射停止スイッチ２４ｂを押下したとき発射を停止させたり、発射ハンドル２４に内蔵されたタッチスイッチ２４ａがオン状態のときタッチランプ４８を点灯させるためのものである。
タッチスイッチ２４ａは発射ハンドル２４に内蔵され遊技者が発射ハンドル２４に触れていることを検出する。
【００２６】
ランプ制御基板３４は主としてトランジスタ等の駆動素子から構成されており、主制御基板３０からの指令を受けて普通図柄保留ランプ及び普通図柄用ＬＥＤを備えた普通図柄表示装置３７、大当りランプやエラーランプ等のランプ類及びＬＥＤ等の各種ランプ類を点灯表示させるためのものである。
【００２７】
音制御基板３５は音源ＩＣ及びアンプ等から構成されており、主制御基板３０の指令を受けてスピーカ４９を駆動制御するためのものである。
【００２８】
前述した特別図柄表示装置３２、払出制御基板３１、発射制御基板３３、ランプ制御基板３４及び音制御基板３５への送信は、主制御基板３０からのみ送信することができるよう一方向通信の回路として構成されている。この一方向通信の回路は、インバータ回路又はラッチ回路を用いて具現化することができる。
【００２９】
前記主制御基板３０、払出制御基板３１、図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等へは、図５、図６に示すように、電源基板５０から各種電源が供給されている。
電源基板５０は、２４Ｖ交流電源５１と接続され、２４Ｖ交流電源５１と接続するダイオードブリッジ回路５２，５３、ダイオードブリッジ回路５２と接続する全波２４Ｖ生成回路５４及びＤＣ３２Ｖ生成回路５５、ダイオードブリッジ回路５３と接続するＤＣ１２Ｖ生成回路５６及びＤＣ５Ｖ生成回路５７、更に、ＤＣ５Ｖ生成回路５７と接続されてコンデンサによりＤＣ５Ｖのバックアップ電源を生成するＶＢＢ電源生成回路５８を備え、各制御基板に必要な電源を供給するよう構成されている。
ＶＢＢ電源生成回路５８は、主制御基板３０と払出制御基板３１に接続されバックアップ電源を供給している。
【００３０】
ここで、図６に示すように、電源基板５０には、パワーオンリセット回路６１、交流電圧監視回路６２、タイマ１回路６３、タイマ２回路６４及びパワーダウンリセット回路６５が備えられている。
交流電圧監視回路６２の出力側は、主制御基板３０のＣＰＵ６６の強制割り込み端子ＮＭＩ及び払出制御基板３１のＣＰＵ６７の強制割り込み端子ＮＭＩに接続されている。
主制御基板３０のＣＰＵ６６のリセット端子ＲＥＳには、パワーダウンリセット回路６５とタイマ２回路６４とがオア回路６８を介して接続されている。
払出制御基板３１のＣＰＵ６７のリセット端子ＲＥＳには、パワーダウンリセット回路６５とタイマ１回路６３とがオア回路６９を介して接続されている。
図柄制御基板３２ｂのＣＰＵ７０のリセット端子ＲＥＳには、パワーダウンリセット回路６５とパワーオンリセット回路６１とがオア回路７１を介して接続されている。
同様に、発射制御基板３３、ランプ制御基板３４及び音制御基板３５の各ＣＰＵ７２，７４，７６にも、パワーダウンリセット回路６５とパワーオンリセット回路６１とがオア回路７３，７５，７７を介して接続されている。
尚、ＶＢＢ電源生成回路５８は、主制御基板３０のＣＰＵ６６のバックアップ端子ＶＢＢ、及び払出制御基板３１のＣＰＵ６７のバックアップ端子ＶＢＢに接続されている。
【００３１】
パワーオンリセット回路６１は、図７に示すように、電圧監視ＩＣ８、抵抗器Ｒ３８、Ｒ３９及び４０、バイパスコンデンサＣ２２及びＣ２３等から構成されている。電圧監視ＩＣ８の入力端子であるＶＳ端子には、抵抗器Ｒ３９とＲ４０とで分圧したＤＣ１２Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端子は、抵抗器Ｒ３８でＤＣ５Ｖにプルアップされている。
前記構成により電圧監視ＩＣ８の出力端子であるＲＥＳＥＴ端子は、ＤＣ１２Ｖ電源の電圧が７．２０〜７．７５Ｖ以下に低下すると、出力するリセット信号１を、ハイレベルからロウレベルに変化させる。
【００３２】
タイマ１回路６３は、パワーオンリセット回路６１が出力するリセット信号１を、ハイレベルからロウレベルに変化させたときから所定時間（本具体例では、１００ｍｓ）経過後に出力するリセット信号２をハイレベルからロウレベルに変化させる遅延回路として構成されている。
タイマ２回路６４は、パワーオンリセット回路６１が出力するリセット信号１を、ハイレベルからロウレベルに変化させたときから所定時間（本具体例では、３００ｍｓ）経過後に出力するリセット信号３をハイレベルからロウレベルに変化させる遅延回路として構成されている。
【００３３】
交流電圧監視回路６２は、図８に示すように、２４Ｖ交流電源５１から２４Ｖ交流電源を供給されるトランジスタ及び抵抗等から構成されたレベル検出回路６２ａ、レベル検出回路６２ａの基準電圧を変更できるレベル調整回路６２ｂと、レベル検出回路６２ａの出力と接続される、２つのモノステーブルマルチバイブレータから構成されたタイマ回路６２ｃと、タイマ回路６２ｃのタイマ作動時間を時定数を変更することで調整する、抵抗とコンデンサから構成された時定数設定回路６２ｄとを備えたものであり、タイマ回路６２ｃから停電検出信号がパワーダウンリセット回路６５へ出力されるようになっている。即ち、遊技状態に係るデータをバックアップするタイミングとなる停電検出信号つまりＮＭＩを有効とする信号を交流波形に基づき出力する。ここでは２４Ｖ交流信号が１サイクル欠落したときを停電発生時とする。
レベル検出回路６２ａは交流波形をカレント・スイッチ又はトリガ・レベル等で基準レベルと比較し、矩形波とされたトリガ信号Ｂを生成する。
レベル調整回路６２ｂにより可変抵抗を調節することにより、ＡＣ２４Ｖ電源の停電検出レベルを任意に調整されたディジタル波形に変換することができ、広い範囲で停電検出レベルを設定することができる。
【００３４】
図９の通り、レベル検出回路６２ａからタイマ回路６２ｃへディジタル化されたトリガ信号Ｂが入力されると、タイマ回路６２ｃは時定数設定回路６２ｄで設定される、トリガ信号Ｂのパルス幅より短かい制限時間信号Ｃ、及び、その時定数設定回路６２ｄによって設定されるトリガ信号Ｂのパルス幅より長い停電検出信号Ｄが現われる。すなわち、時定数設定回路６２ｄは再トリガ可能であるため、トリガ信号Ｂが周期的に安定して入力されていれば、出力側には、常にトリガされたハイレベルの出力信号を出し続けることになる。一方、トリガ信号Ｂに図中点線で示す通り欠けが生じると（ＡＣ電源が１サイクル欠ける）、制限時間信号Ｃは、ノントリガ状態となるため、その出力もハイレベルからロウレベルとなり、停電検出信号Ｄがハイレベルからロウレベルとなる。このことにより、ＡＣ電源の周期抜けを検出することができる。また、トリガ信号Ｂ中にノイズ成分Ｎが存在する場合（２４ＶＡＣ電源にノイズが重畳されているとき）は、ノイズ成分Ｎがタイマ回路６２ｃに対し再トリガ可能であるから、ノイズ部分に対応する制限時間信号Ｃの出力はハイレベルを継続する。その結果、ＡＣ電源のノイズを除去し、ＡＣ電源が安定するまでの間、リセット信号を出力できるという効果がある。
尚、トリガ信号Ｂの立ち上がりからの経過時間が制限時間以内に生じたか否かを判断するようにしているが、例えば、交流電圧周期の１．５倍〜１．９倍の任意の設定時間内に１つでもパルスが来ていない場合には停電とすることで良い。電圧で監視するよりは正確と考えられる。又、交流電圧の周期は５０Ｈｚ又は６０Ｈｚのいずれかに応じてスイッチ等によって適宜変更が可能である。更に、トリガ信号Ｂの立ち下がりに応答して制限時間信号Ｃを発生させても良い。
【００３５】
パワーダウンリセット回路６５は、交流電圧監視回路６２が出力する停電検出信号を、ハイレベルからロウレベルに変化させたときから所定時間（本具体例では、１００ｍｓ）経過後に出力するＣＰＵリセット信号４をハイレベルからロウレベルに変化させる遅延回路として構成されている。
【００３６】
前記構成により、パチンコ機１０に電源が投入されたときの主制御基板３０、払出制御基板３１、払出制御基板３１以外のその他のサブ制御基板、即ち、図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基板３４及び音制御基板３５、の各々のＣＰＵの動作又は制御動作の立ち上がり状態を、図１０に示すタイミングチャートに従って説明する。
パチンコ機１０に電源が投入されると、電源基板５０によりＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ、バッテリバックアップ電源（ＶＢＢ）がそれぞれ生成される。この生成された各電源は各制御基板に供給されるが、パワーオンリセット回路６１、タイマ１回路６３及びタイマ２回路６４の働きにより図柄制御基板３２ｂを含む各サブ制御基板、払出制御基板３１及び主制御基板３０は次のように動作の立ち上げ処理を行う。
【００３７】
図１０に示すように、電源基板５０に電源が投入されると（ポイントＰ１）、ＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ各電源の電圧は各々放物線を描いて漸次０Ｖから３２Ｖ、１２Ｖ、５Ｖに立ち上がる。この漸次立ち上がるＤＣ１２Ｖ電源の電圧が、パワーオンリセット電圧を示す基準値ＬＶ２（ポイントＰ２）になってから所定時間Ｔ１経過後にＮＭＩ制御信号がセットされる。その間にＤＣ３２Ｖは遊技機部品保証電圧レベルに達し、その後、ＤＣ３２Ｖはバックアップ開始電圧に達する。パワーオンリセット回路６１は、ＤＣ１２Ｖ電源が基準値ＬＶ２になっても直ちにリセット制御信号を出力するわけではなく、バックアップ電源ＶＢＢによるバックアップ開始のタイミングより後に立ち上がるよう本具体例では、パワーオンリセット時間Ｔ２＝約１００ｍｓ後にパワーオンリセット回路６１の出力信号であるリセット制御信号がロウレベルからハイレベルとなるとともに（ポイントＰ３）、払出制御基板３１を除く図柄制御基板３２ｂ等の各サブ制御基板に対し、ＣＰＵリセット信号１がロウレベルからハイレベルとなり（ポイントＰ３）、リセット状態を解除し制御に係る動作を立ち上げる。即ち、払出制御基板３１を除く全てのサブ制御基板について、電源基板５０からのリセット信号を直接各ＣＰＵのリセット端子に入力することとし、遅延時間は設定していない。
【００３８】
タイマ１回路６３は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってからＴ３＝約２００ｍｓ経過後、即ち、パワーオンリセット回路６１の出力するＣＰＵリセット信号１がロウレベルからハイレベルになってから１００ｍｓ経過後に出力するＣＰＵリセット信号２をロウレベルからハイレベルとする（ポイントＰ４）。これは、払出制御基板３１でのリセット信号遅延時間及びセキュリティーチェック時間を考慮して設定したものである。リセット信号２を入力する払出制御基板３１のＣＰＵ６７は、ＣＰＵリセット信号２がハイレベルとなったときから約３２０ｍｓの時間をかけて正常なプログラムであるか否かのセキュリィティチェックを実行し、この後に払い出し等に係る制御を実行する。従って、払出制御基板３１のＣＰＵ６７は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約５２０ｍｓ後に動作を立ち上げることになる。
【００３９】
タイマ２回路６４は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約４００ｍｓ経過後、即ち、パワーオンリセット回路６１の出力するＣＰＵリセット信号１がロウレベルからハイレベルになってからＴ４＝３００ｍｓ経過後に出力するＣＰＵリセット信号３をロウレベルからハイレベルとする（ポイントＰ５）。これは、主制御基板３０でのリセット信号遅延時間及びセキュリティーチェック時間を考慮して設定したものである。ＣＰＵリセット信号３を入力する主制御基板３０のＣＰＵ６６は、ＣＰＵリセット信号３がハイレベルとなったときから約２００ｍｓの時間をかけて正常なプログラムであるか否かのセキュリィティチェックを実行し、この後に入賞検知等に係る制御を実行する。従って、主制御基板３０のＣＰＵ６６は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約６００ｍｓ後に動作を立ち上げることになる。
【００４０】
これより、主制御基板３０のＣＰＵ６６がＲＯＭに書き込まれたプログラムに従って遊技の制御を実行開始するときには、各サブ制御基板は既に遊技の制御を実行している。この結果、電源投入後直ちに、主制御基板３０のＣＰＵ６６が各サブ制御基板にデータを送信しても、各サブ制御基板は本来の制御を実行しているので確実にデータを受信することができる。
【００４１】
次にパチンコ遊技機１０への電源投入が停電等によって遮断されるときの動作を、図１１に示すタイミングチャートに従って説明することにする。
パチンコ遊技機１０への電源投入が停電により遮断されると、交流電圧Ａは低下しゼロとなるとともに、各ＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖは図１１の通り低下する。電源基板５０の交流電圧監視回路６２の停電検出信号Ｄは、ハイレベルからロウレベルに変化する。パワーダウンリセット回路６５により、ＮＭＩ制御信号がリセットされ、ＤＣ３２Ｖがバックアップ開始電圧レベルＶに低下すると（ポイントＰ６）、ＮＭＩ制御信号がリセットされ、ＤＣ３２Ｖが遊技機部品保証電圧レベルＶ1に低下する。ＮＭＩ制御信号のリセットから、所定時間Ｔ５（約１００ｍｓ後）経過後に、リセット制御信号及び各基板ＣＰＵリセット信号がリセットされる（ポイントＰ７）。これは、ソフト処理の時間を考慮し、停電検出信号を検知してから一定時間経過後に、強制リセット信号を出力するためである。これにより、主制御基板３０のＣＰＵ６６、払出制御基板３１のＣＰＵ６７、図柄制御基板３２ｂのＣＰＵ７０、その他サブ制御基板は、一斉に動作を停止させる。その後にＤＣ３２Ｖはスイッチング電源ＩＣ最低駆動電圧レベルＶ2に達し、ＤＣ５ＶがＣＰＵ動作保証最低電圧レベルＶ3となり、ゼロレベルに減衰する。従って、主制御基板３０のＣＰＵ６６、及び払出制御基板３１のＣＰＵ６７の各強制割り込み端子ＮＭＩがロウレベルとなり、ＣＰＵ６６及び６７にノンマスカブルインターラプトがかかり、主制御基板３０及び払出制御基板３１の各ＮＭＩ状態を停止させ、更に所定時間経過後に各制御基板のＣＰＵの動作状態を停止させる。これにより、主制御基板３０のＣＰＵ６６は、現状のゲーム状態を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。又、払出制御基板３１のＣＰＵ６７は、現状の賞球払い出し状態及び玉貸しの払い出し状態を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。
【００４２】
交流電圧監視回路６２が出力する停電検出信号Ｄがハイレベルからロウレベルに変化する信号の立ち下げ時から約１００ｍｓ後に出力するＣＰＵリセット信号をハイレベルからロウレベルに変化させる（ポイントＰ７）。
ここで、前述したように、主制御基板３０及び払出制御基板３１各々のＲＡＭはバッテリバックアップされており、電源遮断時もＲＡＭに記憶されたデータは所定時間（本具体例では、約３日間）記憶保持される。
【００４３】
前述したように、電源投入が遮断される場合、各制御基板が一斉にリセットされる。しかも、交流電圧監視回路６２が出力する停電検出信号Ｄがハイレベルからロウレベルに変化してから約１００ｍｓ後に必ずリセットされる。これにより、制御の統一化を図ることができ、主制御基板３０が動作を停止しているにも係わらず発射モータ３３ａが駆動しているという弊害を未然に防止することができる。
【００４４】
次に前述した構成を有する本具体例の動作を、電源投入時及び電源遮断時について説明し、電源投入後から電源が遮断されるまでの処理は従来と同様なので詳細な説明は割愛する。ここでは、便宜上先ず、電源遮断時の処理を図１２に示すフローチャートに従って説明することにする。
図１２に示すフローチャートは、主制御基板３０のＣＰＵ６６及び払出制御基板３１のＣＰＵ６７により実行される処理であり、各々のＣＰＵの強制割り込み端子ＮＭＩがハイレベルからロウレベルに変化する信号の立ち下げ時に実行される処理である。
ＣＰＵ６６及びＣＰＵ６７により実行される処理が本ルーチンに移行すると、先ず、ＲＡＭの複数の所定領域に所定値５５Ｈを書き込む処理が為される（ステップＳ１００）。書き込まれる所定値は、如何なる値でも良いが、１バイト中の各々のビットが交互に「１」と「０」とになる５５Ｈ又はＡＡＨが好ましい。
【００４５】
ＲＡＭの所定領域に所定値が書き込まれた後、データの待避が実行される（ステップＳ１１０）。このデータの待避処理は、主制御基板３０では現状のゲームの進行状況、例えば、高確率中であるか否か、大当り中であるか否か、大入賞口４０が開口中であるか否か、特別図柄表示装置３２で図柄変動中であるか否か、保留記憶中であるか否か、保留記憶が何個あるか否か、乱数が抽出中か否か、未払い賞球数、未払い貸し球数等のゲームの進行状況を示す各データをＲＡＭの所定領域に書き込む処理である。一方、払出制御基板３１では、現状の賞球個数の払い出し状態及び貸し球の払い出し状態を示す各データをＲＡＭの所定領域に書き込む処理である。この待避処理は、現状の状態を常にＲＡＭの所定領域に書き込むアルゴリズムであれば、特にこの処理を実行する構成としなくても良い。データの待避が実行されると、次にＲＡＭへのアクセスが禁止される（ステップＳ１２０）。
【００４６】
このＲＡＭへのアクセス禁止処理は、電源電圧の不安定な状態でのＲＡＭへの書き込みを禁止することにより、待避するデータの正確性及び確実性を高めるためである。
ＲＡＭへのアクセスが禁止されると、リセット端子ＲＥＳがロウレベルに低下するのを待つ処理が実行される（ステップＳ１３０）。リセット端子ＲＥＳがロウレベルに低下すると（ステップＳ１３０：Ｙｅｓ）、処理はリターンに抜ける。
本具体例では、強制割り込みが実行されると、その後に電源が復旧してもパワーダウンリセット回路６５により必ず所定時間後にリセット処理が実行される。これにより、電源が不安定な状態で強制割り込みの実行と復旧処理とが交互に繰り返されるという弊害を未然に防止することができる。
【００４７】
ここで、本具体例では、交流電圧監視回路６２が出力する停電検出信号Ｄがハイレベルからロウレベルに変化してから約１００ｍｓ後にＣＰＵリセット信号を出力するよう構成したが、この１００ｍｓの時は次のようにして算出されたものである。
払出制御基板３１のＣＰＵ６７は、強制割り込み端子ＮＭＩがロウレベルになったときから前述した停電処理ルーチンを実行するが、このとき玉切モータ３１ｃ及び玉貸モータ３１ｄの駆動も停止する。これらのモータの駆動が停止する直前に払い出された遊技球があるときには、この落下中の遊技球を賞球払出スイッチ３１ａ又は貸玉払出スイッチ３１ｂにより検知する必要がある。従って、モータの駆動を停止したときに落下中の遊技球を各検出スイッチにより必ず検出できる時間を確保する必要がある。一方、この時間をあまり長く確保すると、ＩＣ駆動用の５Ｖ電源の電圧が低下し各検出スイッチにより検出できなくなる可能性がある。そこで、この両者の兼ね合いにより本具体例では約１００ｍｓと設定したのである。従って、各モータから検出スイッチまでの距離及び電圧の低下状態から適宜変更しても良い。要は、強制割り込み端子ＮＭＩがロウレベルになったときからＩＣの駆動が保障されている時間内に落下中の遊技球を検出する時間を確保する構成とすれば良い。
【００４８】
次に電源投入時の処理について説明する。
電源が投入され、セキュリティチェックが終了すると、主制御基板３０のＣＰＵ６６は、図１３に示す「電源投入時ルーチン」を実行する。このルーチンは、リセット端子ＲＥＳがロウレベルからハイレベルに変化する信号の立ち上げ時に１回だけ実行される。
このルーチンに処理が移行すると、通常時か否か判断される（ステップＳ１５０）。本具体例では、ＤＣ５Ｖのバックアップ電源は、前述したように、コンデンサにより約３日間ＣＰＵ６６及びＣＰＵ６７のＲＡＭに記憶されたデータを記憶保持するよう構成されている。このため、停電から復旧したときや通常の営業状態で朝に電源を投入したときには、ＲＡＭの所定領域に書き込まれた値は記憶保持されている。これにより、通常時と判断されたときには、復旧処理（ステップＳ１６０）が実行され処理はリターンに抜ける。主制御基板３０及び払出制御基板３１は停電時の記憶されたデータから処理を実行し、他の基板は初期状態から実行する。尚、停電前のデータは主制御基板３０から各種基板に送信される。
【００４９】
復旧処理では、主制御基板３０のＣＰＵ６６は、待避したゲームの進行を示すデータから通常の処理を実行するための準備を実行し、各サブ制御基板に停電から復旧したことを知らせるコマンドコードを送信する。このコマンドコードを受信した図柄制御基板３２ｂは、ＬＣＤ３２ａの画面上に「停電復旧処理実行」、「停電前のゲーム内容から続行しています」等のメッセージを表示する処理を行う。或いは、音制御基板３５は、音声により停電があったことを報知する。
この後、ＣＰＵ６６は、図１４に示す周知の「メインルーチン」を２ｍｓ毎のハード割り込みにより定期的に実行する。このメインルーチンは、本処理と残余処理からなり、詳細は略すが、正常割り込みか否かの判定（ステップＳ２００）、初期設定（ステップＳ２１０）、乱数更新処理（ステップＳ２２０）、各入力処理（ステップＳ２３０）、当否判定処理（ステップＳ２４０）、画像出力処理（ステップＳ２５０）、各出力処理（ステップＳ２６０）、外れ図柄乱数更新処理（ステップＳ２７０）の各処理が実行される。
これにより、主制御基板３０のＣＰＵ６６は、停電発生時には、停電前のゲームの進行状態から続行してゲームの制御を司ることができ、遊技者に不測の不利益や違和感を与えることがない。
一方、前記ステップＳ１５０において通常時でないとの否定判断が為されると初期設定処理（ステップＳ１７０）を実行しリターンに抜ける。通常時でない場合としては、３日間以上電源を遮断していた場合や、コンピュータの暴走等によりＲＡＭに書き込まれたデータが変化した場合が考えられる。これらの場合には、ＲＡＭの所定領域に書き込まれた所定値は、記憶保持されることなく所定値とは異なった値となっている。
初期設定処理では、ＲＡＭの値をクリアする、各サブ制御基板に初期データを送信する等の処理が実行される。
【００５０】
一方、払出制御基板３１のＣＰＵ６７は、電源が投入されセキュリティチェックが終了すると、図１５に示す「メインルーチン」を実行する。
このルーチンでは、前述したステップＳ１５０の処理と同様の処理により、通常時か否か判定され（ステップＳ３００）、通常時との肯定判定が為されると、記憶保持されたデータに基づき玉切モータ３１ｃを駆動制御して賞球の払い出しを実行し（ステップＳ３１０）、玉貸モータ３１ｄを駆動制御して貸し玉の払い出しを実行する（ステップＳ３２０）。これにより、停電発生時に未払の賞球データがあれば、停電復旧後に記憶保持されたデータに基づき賞球の払い出しが実行される。同様に、停電発生時に未払の玉貸データがあれば、停電復旧後に記憶保持されたデータに基づき玉貸しの払い出しが実行される。これにより、停電が発生しても遊技者に不利益を与えることはない。
前記ステップＳ３００の判定処理により、通常時でないとの否定判定が為されると、初期設定（ステップＳ３３０）が実行された後に通常の処理が実行される。
【００５１】
図１６に示す始動記憶復旧サブルーチンは、図１３に示すＳ１６０の復旧処理のサブルーチンであり、まず処理を開始すると、主制御基板３０は始動中に停電したか否かを判定する（ステップＳ４００）。ＹＥＳ（始動中）ならステップＳ４１０へ、ＮＯ（始動中でない）ならリターンに抜ける。次に、主制御基板３０は、ステップＳ４１０でメモリに記憶された停電直前の確定表示図柄をＬＣＤ３２ａに表示するとともに、図１８（ａ）の通り始動記憶数を特別図柄始動記憶表示装置３２ｃに表示し、更に音制御基板３５からスピーカ４９へ音無し信号を送信し、スピーカ４９を鳴動しないように設定する。続いて、主制御基板３０は図１８（ｂ）の通りＬＣＤ３２ａにおいて特別図柄の始動を開始し（ステップＳ４２０）、処理はリターンに抜ける。これによって、遊技者は停電直前の確定図柄が当りであったのか、外れであったのか、高確率図柄であったのか否かを視認可能となる。
【００５２】
図１７に示す大当り中処理データ復旧サブルーチンは、図１３に示すＳ１６０の復旧処理のサブルーチンであり、まず処理を開始すると、主制御基板３０は大当り中に停電したか否かを判定する（ステップＳ５００）。ＹＥＳ（大当り中）ならステップＳ５１０へ、ＮＯ（大当り中でない）ならリターンに抜ける。
次に、主制御基板３０は、大入賞口４０が開口中に停電したか否かを判定する（ステップＳ５１０）。ＹＥＳ（開口中）ならステップＳ５２０へ、ＮＯ（開口中でない）ならステップＳ５３０へ移行する。ステップＳ５２０でメモリに記憶された停電直前のラウンド残り回数、ラウンド残り時間及び残り入賞可能個数をＬＣＤ３２ａに表示するとともに、音制御基板３５からスピーカ４９へも出力し、ステップＳ５３０へ移行する。例えば、５ラウンドの途中で開口開始から２０秒経過し７個入賞した時点で停電したとすると、図１９（ａ）の通り「ラウンド残り回数はあと５回です」「残り１０秒です」「残り入賞可能個数は３球です」表示される。復帰した場合、３０秒経過時点又は１０球入賞した時点で大入賞口４０は閉口する。上記メッセージに代えて、「ラウンドは１１回消化しています」「開口から２０秒経過しています」「既に７球入賞しています」等、同様な効果を生じるメッセージでも良い。
続いて、主制御基板３０は遊技球が発射されている状態か否かを判定する（ステップＳ５３０）。例えば、タッチスイッチ２４ａがオンしているか否か、アウト口４１を遊技球が通過したか否か等、適宜の手段によって、遊技球が発射状態か否かを判定する。ＹＥＳ（発射状態）ならステップＳ５４０へ、ＮＯ（発射状態でない）ならステップＳ５５０へ移行する。これによって、遊技者が遊技の意思があるのか否かを確認する。
続いて、主制御基板３０は、ステップＳ５４０において、遊技者が発射ハンドル２４にタッチしていると判断し、大当り中の大入賞口開放の途中からの制御を実行すると共に、図柄制御基板３２ｂに途中からの制御を実行する信号を出力する。
一方、ステップＳ５５０では、遊技者が発射ハンドル２４にタッチしていないと判断し図１９（ｂ）の通り、「早く発射ハンドルにタッチしてください」のメッセージをＬＣＤ３２ａに表示するとともに、音制御基板３５からスピーカ４９に出力する。
続いてステップＳ５６０では、復旧処理開始から所定時間（例えば２，３時間）経過後しているか否かを判定する。ＹＥＳ（所定時間経過）ならステップＳ５７０へ、ＮＯ（所定時間経過前）ならリターンに抜ける。Ｓ５７０では、客が帰ったものと判断し、データは不用であるので、データをクリアし、リターンに抜ける。
【００５３】
ここで、本具体例では、交流電圧監視回路６２は、ＤＣ１２Ｖ電源の電圧を監視するよう構成したが、ＤＣ３２Ｖ電源の電圧を監視する構成としても良い。斯かる構成では、強制割り込み信号であるバックアップ信号をいち早く立ち下げることができ、制御に時間的余裕を持たせることができる。一方、電源投入時にも同様の動作タイミングとなる。
斯かる電源基板５０の構成では、ＤＣ３２Ｖ監視回路によりバックアップ信号を主制御基板３０及び払出制御基板３１の各ＣＰＵのＮＭＩ端子に出力する構成とし、ＤＣ３２Ｖ監視回路が出力するバックアップ信号が立ち下がってから所定時間経過後に制御を停止するリセット信号をリセット信号生成回路より一斉に各制御基板に送信する構成とする。一方、ＤＣ５Ｖの電圧を監視するパワーオンリセット生成回路より一斉に各制御基板に制御の動作を立ち上げるリセット信号を出力し、各制御基板に遅延回路を設けて図柄制御基板３２ｂを含むサブ制御基板、払出制御基板３１、主制御基板３０の順に制御の動作を立ち上げる構成とする。即ち、動作の立ち上げは、電源基板５０が出力する１つのリセット信号に基づき各制御基板の動作に時間差を設ける構成とする。
また、ここで２４Ｖ交流電圧を全波整流してもよく、所定基準電圧が所定時間以上出力されない場合に停電とする構成でもよい。
【００５４】
（実施形態の効果）
以上、詳細に説明した本具体例によると、２４Ｖ交流電源５１の交流波形に基づいて停電検出信号Ｄを検出しているので、交流電圧へのノイズによる悪影響を排除でき停電時の電源制御の正確性を期すことが出来る。又、払出制御基板３１及び図柄制御基板３２ｂを含むサブ制御基板及び主制御基板３０は、制御動作を停止する前に、交流電圧監視回路６２が出力する停電検出信号Ｄに従ってデータを待避させているので、記憶保持されるデータの正確性及び確実性を確保することができる。
これにより、電源基板５０により主制御基板３０及びサブ制御基板に電源を投入するときには、電源基板５０のリセット回路によりサブ制御基板が主制御基板３０より早く立ち上げられ、電源が遮断されるときには、電源基板５０のリセット回路により主制御基板３０及びサブ制御基板が一斉に動作の停止が実行され、一層制御が正確となる。
即ち、主制御基板３０が動作を開始するときには、サブ制御基板は既に動作を開始しており、主制御基板３０が動作を停止するときには、サブ制御基板も同時期に動作を停止する。これにより、主制御基板３０が一方的に送信するデータをサブ制御基板が受信しないことを未然に防ぐことができる。例え、データの送信中に停電が発生し送信処理が途中で終了しても、主制御基板３０はデータが完全に受信されていないことが判っているので、停電復旧後に再度、同じデータを送信することができる。
また、電源が遮断されるときには各制御基板は一斉に動作を停止する構成なので、主制御基板３０が動作を停止するときには、他の制御基板が動作を続行していることはなく制御の統一を図ることができるという優れた効果も有する。
更に、各制御基板に個々にリセット回路を備えた場合は、同じタイミングで動作の立ち上げ又は動作の終了を実行するよう構成しても、部品の値の誤差等により必ずしも同じタイミングになることは困難であるが、本発明では電源基板５０のリセット回路により又は電源基板５０のリセット回路の出力する信号に基づいて動作の立ち上げ又は動作の停止を実行する構成なので、前記課題を解決してタイミングを統一することができるという優れた効果を有する。リセットのタイミング等は電源基板５０だけをチェクすれば各制御基板でのタイミングを判定することができ検査効率を高めることができ、又、部品点数の削減を図ることができるという効果も有する。
主制御基板３０及び払出制御基板３１が、停電時にデータを記憶保持するバックアップＲＡＭを備えて構成されているので、停電復旧後には、記憶保持されたデータに基づき主制御基板３０は停電前のゲーム内容を続行することができ、また、払出制御基板３１は停電前の払い出し状態から続行して景品の払い出し処理を続行することができる。
バックアップＲＡＭにより記憶保持動作を開始するときには、主制御基板３０及び払出制御基板３１が一斉に動作を開始するので制御の統一を図ることができる。この結果、例えば、電源遮断時の直前に主制御基板３０から払出制御基板３１に送信される入賞データ等が記憶保持されたか否かの問題を発生させることなく、正確な景品払い出しを行うことができるという優れた効果を有する。
バックアップＲＡＭにより記憶保持を実行されれば、主制御基板３０及びサブ制御基板の動作の停止が必ずリセット回路により実行される。これにより、瞬時の停電により電圧が低下しバックアップＲＡＭにより記憶保持が実行された後、電源が復旧することにより主制御基板３０及びサブ制御基板が動作を直ちに再開するということはなく、一旦動作を停止した後、電源投入時からの処理を手順通りに実行することができるという優れた効果を有する。この結果、制御の統一を一層図ることができる。
【００５５】
【発明の効果】
請求項１、２記載の発明によれば、又、景品払い出し制御基板を含むサブ制御基板及び主制御基板は、制御動作を停止する前に、交流電圧監視回路が停電検出信号を一斉に出力しているので、記憶保持されるデータの正確性及び確実性を確保することができる。電源が遮断されるときには各制御基板は一斉に動作を停止する構成なので、主制御基板が動作を停止するときには、他の制御基板が動作を続行していることはなく制御の統一を図ることができるという優れた効果も有する。停電復旧後には、記憶保持されたデータに基づき主制御基板は停電前のゲーム内容を続行することができ、また、払出制御基板は停電前の払い出し状態から続行して景品の払い出し処理を続行することができる。
【図面の簡単な説明】
【図１】本発明を採用した遊技機１０を示す外観斜視図である。
【図２】遊技機１０を裏面からみた裏面図である。
【図３】遊技機１０の遊技盤２２の構成を示す正面図である。
【図４】遊技機１０の電気的構成を示すブロック図である。
【図５】電源基板５０から電源を供給する構成を示すブロック図である。
【図６】電源基板５０と主制御基板３０及び各サブ制御基板との関係を示すブロック図である。
【図７】パワーオンリセット回路６１の構成を示す回路図である。
【図８】交流電圧監視回路６２の構成を示す回路図である。
【図９】交流電圧監視回路６２の動作を示すタイミングチャートである。
【図１０】電源投入時の状態を示すタイミングチャートである。
【図１１】電源遮断時の状態を示すタイミングチャートである。
【図１２】「停電処理ルーチン」での処理を示すフローチャートである。
【図１３】「電源投入時ルーチン」での処理を示すフローチャートである。
【図１４】主制御基板３０の「メインルーチン」で行われる処理を示すフローチャートである。
【図１５】払出制御基板３１の「メインルーチン」で行われる処理を示すフローチャートである。
【図１６】電源投入時ルーチンの復旧処理のうちの「始動記憶復旧サブルーチン」を示すフローチャートである。
【図１７】電源投入時ルーチンの復旧処理のうちの「大当り中処理データ復旧サブルーチン」を示すフローチャートである。
【図１８】（ａ）は始動記憶復旧サブルーチンでのＬＣＤパネルユニット３２ａにおける初期表示態様を示す説明図、（ｂ）は変動中の表示態様を示す説明図である。
【図１９】（ａ）は大当り中処理データ復旧サブルーチンでのＬＣＤパネルユニット３２ａにおける初期表示態様を示す説明図、（ｂ）は遊技状態でないとの判断がなされた場合の表示態様を示す説明図である。
【符号の説明】
１０…パチンコ機    １３…カードリーダ（プリペイドカードユニット）
２２…遊技盤    ２４…発射ハンドル
２４ａ…タッチスイッチ    ２４ｂ…発射停止スイッチ
３０…主制御基板    ３１…払出制御基板
３１ａ…賞球払出スイッチ      ３１ｂ…貸玉払出スイッチ
３１ｃ…玉切モータ            ３１ｄ…玉貸モータ
３２…特別図柄表示装置      ３２ａ…ＬＣＤパネルユニット（ＬＣＤ）
３２ｂ…図柄表示装置制御基板（図柄制御基板）
３３…発射制御基板    ３３ａ…発射モータ    ３４…ランプ制御基板
３５…音制御基板      ３６…普通電動役物（始動口）
３６ａ…第１種始動スイッチ      ３７…普通図柄表示装置
４０…大入賞口      ４０ａ…役物連続作動スイッチ（ＶＳＷ）
４０ｂ…カウントスイッチ（カウントＳＷ）
４５…その他入賞口スイッチ  ４６…玉抜スイッチ
４７…ＣＲ精算表示基板      ４８…タッチランプ
４９…スピーカ              ５０…電源基板
６１…パワーオンリセット回路    ６２…交流電圧監視回路
６３…タイマ１回路          ６４…タイマ２回路
６５…パワーダウンリセット回路
６６，６７，７０，７２，７４，７６…ＣＰＵ（ワンチップマイコン）
６８，６９，７１，７３，７５，７７…オア回路
【図１】
0003811794.tif 000002
【図２】
0003811794.tif 000003
【図３】
0003811794.tif 000004
【図４】
0003811794.tif 000005
【図５】
0003811794.tif 000006
【図６】
0003811794.tif 000007
【図７】
0003811794.tif 000008
【図８】
0003811794.tif 000009
【図９】
0003811794.tif 000010
【図１０】
0003811794.tif 000011
【図１１】
0003811794.tif 000012
【図１２】
0003811794.tif 000013
【図１３】
0003811794.tif 000014
【図１４】
0003811794.tif 000015
【図１５】
0003811794.tif 000016
【図１６】
0003811794.tif 000017
【図１７】
0003811794.tif 000018
【図１８】
0003811794.tif 000019
【図１９】
0003811794.tif 000020