(57)【特許請求の範囲】
【請求項１】
複数の受光素子によって構成された複数の読み取り画素が解像度と対応した一定ピッチで列状に並べて設けられているイメージセンサチップを、種々の要求読み取り幅と対応させて主走査方向に列状に配置する方法であって、
上記イメージセンサチップは、その１個当たりの読み取り画素数Ｎが、次式で求められる数となっており、その１個当たりのチップ長は上記読み取り画素数Ｎと解像度とによって定められることを特徴とする、イメージセンサチップの配置方法。
Ｎ＝ｎ・ｋ
ただし、
ｎは、上記複数の受光素子のそれぞれから出力される複数の画像信号を複数ずつ纏めてブロック単位で補正するときに１ブロックとされる受光素子数である。ｋは、０＜（ｎ・ｋ−Ｄ）＜ｎの条件を満たす最小の整数であり、Ｄ＝γ・ｐである。
γは、所定の単位長さ当たりの読み取り画素数としての解像度である。ｐは、上記単位長さを基準とする種々の要求読み取り幅に対する増分であり、要求読み取り幅は、この増分ｐの倍数である。
【請求項２】
上記要求読み取り幅に対する増分ｐが１２．７ｍｍであり、上記ｎの数値が８であるとともに、解像度が１１．８ドット／ｍｍであって、上記読み取り画素数Ｎが１５２とされている、請求項１に記載のイメージセンサチップの配置方法。
【請求項３】
上記要求読み取り幅に対する増分ｐが１２．７ｍｍであり、上記ｎの数値が８であるとともに、解像度が８ドット／ｍｍであって、上記読み取り画素数Ｎが１０４とされている、請求項１に記載のイメージセンサチップの配置方法。
【請求項４】
複数の受光素子によって構成された複数の読み取り画素が一定ピッチで列状に並べられた複数のイメージセンサチップと、これら複数のイメージセンサチップを列状に並べて搭載した基板と、原稿画像の読み取りライン領域に光を照射するための光源と、この光源から発せられて上記原稿の表面から反射してきた光を上記複数の受光素子の読み取り画素表面に集束させるための集光レンズと、を備えた画像読み取り装置であって、
上記各イメージセンサチップが、請求項１に記載の方法によって配置されていることを特徴とする、画像読み取り装置。
【発明の詳細な説明】
【０００１】
【技術分野】
本願発明は、画像の読み取りに用いられるイメージセンサチップの配置方法、およびこの配置方法を用いた画像読み取り装置に関する。
【０００２】
【従来の技術】
周知のとおり、密着型イメージセンサなどの画像読み取り装置は、イメージセンサチップを実装した基板を用いて構成されているのが一般的である。このイメージセンサチップは、細長矩形状のチップ状に形成されているととともに、その表層部分には複数の受光素子を一体的に造り込んでおり、これら複数の受光素子のそれぞれによって複数の読み取り画素が構成されている。これら複数の読み取り画素は、イメージセンサチップの長手方向に沿って一定ピッチで列状に並べられている。このようなイメージセンサチップは、たとえば数ｍｍ〜十数ｍｍ程度の全長寸法に形成されているのが通例である。このため、イメージセンサチップを基板に実装して画像読み取り装置に組み込む場合には、その画像読み取り装置の最大読み取り幅（たとえば２０数ｍｍ〜２００数十ｍｍの幅）に対応できるように、上記基板上において複数のイメージセンサチップを列状に並べることとなる。
【０００３】
また、上記のように複数のイメージセンサチップを実装した基板を画像読み取り装置に組み込んで使用する場合には、各イメージセンサチップの製造上のバラツキや、集光レンズとの位置関係のバラツキなどに原因し、たとえば各受光素子が同一光量の光を受光した場合であっても、各受光素子から出力される画像信号の出力レベルが均一ではなく、それらの出力レベルにバラツキを生じる場合がある。このため、複数のイメージセンサチップを用いて画像の読み取り処理を行う場合には、複数の受光素子のそれぞれから出力される画像信号の出力レベルが不均衡とならないように、その画像信号の補正処理を行っている。ただし、この補正処理を複数の受光素子から出力される全ての信号について個々に行ったのでは、その処理がかなり煩雑となり、効率が悪い。そこで、上記画像信号の補正処理を簡単に行う手段としては、たとえば８個の受光素子を１ブロックとした上で、その１ブロックのうちの１つの受光素子から出力される信号に基づいて、その１ブロックとされた８個の受光素子から出力される信号を一纏めにして補正する手段がある。
【０００４】
一方、従来では、１個のイメージセンサチップに複数の受光素子を造り込む場合、その受光素子の数、すなわち読み取り画素の数は、伝統的に、３２個、６４個、１２８個とされるなど、１６の整数倍の数とされていた。このような読み取り画素数にすれば、複数の受光素子から出力される画像信号の補正処理を行う場合に、１個のイメージセンサチップに造り込まれている複数の受光素子をちょうど８個ずつの複数のブロックに区分することができ、都合が良い。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のイメージセンサチップでは、使用に際して次のような不具合を生じていた。
【０００６】
すなわち、画像読み取り装置にイメージセンサチップを組み込んで使用する場合には、次の２つの条件を満たすことが求められる。第１には、イメージセンサチップの画像読み取り幅（イメージセンサチップの略全長幅）が、実際の原稿幅よりも大きいことが条件とされる。実際の原稿幅よりも画像読み取り幅が小さければ、原稿側部の画像を適切に読み取ることが不可能となるからである。第２には、イメージセンサチップの画像読み取り幅が、実際の原稿幅よりも適度に大きいことが条件とされる。画像読み取り幅を実際の原稿幅と比べて余りにも大きくしたのでは、イメージセンサチップに無駄が生じる反面、画像読み取り幅を実際の原稿幅と比べて余りにも小さくしたのでは、原稿のセッティング位置などに僅かなくるいを生じただけで原稿側部の画像を読み取ることができなくなってしまうからである。
【０００７】
ところが、従来では、上記第１の条件については、イメージセンサチップを適当数並べることによって満たすことはできるものの、上記第２の条件を適切に満たすことはできなかった。具体的には、たとえば解像度が１１．８ドット／ｍｍの１２８個の受光素子を有するチップ長が約１０．８４ｍｍのイメージセンサチップを用いて、所望の要求読み取り幅に対処するには、次の表１のような仕様となる。
【０００８】
【表１】
0003771368.tif 000002
【０００９】
また、同様に、解像度が８ドット／ｍｍの６４個の受光素子を有するチップ長８ｍｍのイメージセンサチップを用いて、所望の要求読み取り幅に対処するには、次の表２のような仕様となる。
【００１０】
【表２】
0003771368.tif 000003
【００１１】
これらの表１、表２から理解されるように、従来では、その要求読み取り幅Ｓを満たすようにイメージセンサチップを所定数だけ並べて用いる場合、その所定数のイメージセンサチップの全長寸法Ｌａとその要求読み取り幅Ｓとの差であるイメージセンサチップの余裕しろＬｂは、要求読み取り幅Ｓが大きくなるに連れて徐々に小さくなっていた。また、余裕しろＬｂの割合Ｒ（Ｒ＝Ｌｂ／Ｓ）の値も徐々に小さくなっていた。
【００１２】
一方、画像読み取り装置を実際に製作する上で、上記第２の条件を満たすための具体的な条件としては、次のようなことが要請される。すなわち、要求読み取り幅Ｓが小さい場合にはその要求読み取り幅Ｓに対するイメージセンサチップの余裕しろＬｂを小さくすることが要請される一方、要求読み取り幅Ｓが大きい場合には上記余裕しろＬｂを大きくすることが要請される。要求読み取り幅Ｓが小さく、狭い幅領域の画像を精密に読み取る場合には、原稿とイメージセンサチップとが主走査方向にさほど大きく位置ずれしないようにできるため、上記余裕しろＬｂを不必要に大きくする必要はなく、余裕しろＬｂを大きくしたのでは、却って、イメージセンサチップの無駄が多くなり、製造コストが高価となるからである。また、要求読み取り幅Ｓを大きくして紙幅の大きな原稿の画像を読み取る場合には、原稿とイメージセンサチップとが主走査方向に比較的大きな寸法で位置ずれする虞れが大きく、上記余裕しろＬｂが小さい場合にはたとえば原稿の副走査方向の紙送りが僅かに位置ずれするだけでその原稿側部の画像を適切に読み取ることが不可能になってしまい、これを防止する必要があるからである。
【００１３】
これに対し、上記表１や表面２の説明から理解されるように、従来のイメージセンサチップを用いた場合には、上述の要請とは全く逆となっており、要求読み取り幅Ｓに対するイメージセンサチップの余裕しろＬｂを適切な値に設定することが難しくなっている。したがって、従来では、原稿に多少の位置ずれが生じた場合であってもその原稿画像の読み取りを適切に行わせるには、結局は、数多くのイメージセンサチップを用いる必要が生じて、その部品コストが高価となるばかりか、イメージセンサチップの全長寸法が長くなることに伴って画像読み取り装置全体の大型化や製造コストの上昇を招くといった不具合を生じていた。また、これとは反対に、イメージセンサチップを必要最小個数に節約した場合には、その余裕しろが小さ過ぎるために、原稿に僅かな位置ずれを生じただけでもその原稿画像を適切に読み取ることが困難となってしまうといった不具合が生じていた。
【００１４】
本願発明は、このような事情のもとで考え出されたものであって、要求読み取り幅が種々に変更される場合であっても、画像信号の補正処理に不都合を生じさせるようなことなく、イメージセンサチップの余裕しろを適度な寸法にできるようにして、イメージセンサチップを無駄に数多く用いたり、あるいは原稿の側部の画像が安易に読み取り困難になってしまうといった事態を生じさせないようにすることをその課題としている。
【００１５】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１６】
本願発明の第１の側面によれば、イメージセンサチップの配置方法が提供される。この方法は、複数の受光素子によって構成された複数の読み取り画素が解像度と対応した一定ピッチで列状に並べて設けられているイメージセンサチップを、種々の要求読み取り幅と対応させて主走査方向に列状に配置する方法であって、上記イメージセンサチップは、その１個当たりの読み取り画素数Ｎが、Ｎ＝ｎ・ｋの式で求められる数となっており、その１個当たりのチップ長は上記読み取り画素数Ｎと解像度とによって定められることを特徴とする。ただし、ｎは、上記複数の受光素子のそれぞれから出力される複数の画像信号を複数ずつ纏めてブロック単位で補正するときに１ブロックとされる受光素子数である。ｋは、０＜（ｎ・ｋ−Ｄ）＜ｎの条件を満たす最小の整数であり、Ｄ＝γ・ｐである。γは、所定の単位長さ当たりの読み取り画素数としての解像度である。ｐは、上記単位長さを基準とする種々の要求読み取り幅に対する増分であり、要求読み取り幅は、この増分ｐの倍数である。換言すれば、上記ｐは上記単位長さを基準とする要求読み取り幅最小ピッチであり、たとえば本願発明によって提供されるイメージセンサチップを用いて２００ｍｍ幅、３００ｍｍ幅、および４００ｍｍ幅のそれぞれの要求読み取り幅に対処可能とする場合には上記ｐは１００ｍｍであり、またたとえば１００ｍｍ幅、１５０ｍｍ幅、および２００ｍｍ幅のそれぞれの要求読み取り幅に対処可能とする場合には上記ｐは５０ｍｍである。ただし、そのｐの長さは解像度の単位との整合性を図るべくその解像度の単位に用いられる所定の単位長さを基準とする長さに換算された数値である。
【００１７】
本願発明の第１の側面によって提供されるイメージセンサチップの配置方法においては、たとえば、上記要求読み取り幅に対する増分ｐが１２．７ｍｍであり、上記ｎの数値が８であるとともに、解像度が１１．８ドット／ｍｍであって、上記読み取り画素数Ｎが１５２とされている構成とすることができる。また、これとは異なり、たとえば、上記要求読み取り幅に対する増分ｐが１２．７ｍｍであり、上記ｎの数値が８であるとともに、解像度が８ドット／ｍｍであって、上記読み取り画素数Ｎが１０４とされている構成とすることもできる。むろん、これらとは異なる仕様とすることができる。
【００１８】
本願発明においては、次のような効果が得られる。
【００１９】
第１に、本願発明では、読み取り画素数Ｎが、Ｎ＝ｎ・ｋの式で求められ、この読み取り画素数Ｎの数値は、複数の受光素子のそれぞれから出力される画像信号を複数ずつ纏めてブロック単位で補正するときに１ブロックとされる受光素子数ｎの整数倍である。したがって、本願発明に係るイメージセンサチップでは、このイメージセンサチップを複数個並べて使用する場合であっても、それら複数のイメージセンサチップの受光素子から出力される画像信号をブロック単位毎に纏めて補正するときには、１個のイメージセンサチップの複数の受光素子をちょうど複数のブロックに分けることができ、そのブロック分けに際して半端を生じないようにすることができる。受光素子から出力される画像信号の補正を行う場合において、たとえば２個のイメージセンサチップからそれぞれ別々に出力される複数の画像信号を１纏めにして補正したのでは、それら２個のイメージセンサチップの製造上のバラツキや、集光レンズとの位置関係の相違などに原因して、その補正処理を適切に行えない場合があるため、画像信号の補正はできる限り同一のイメージセンサチップごとに行うことが要請される。これに対し、本願発明は、そのような要請に的確に応え得るものであり、受光素子から出力される画像信号の補正を、２つの異なるイメージセンサチップに跨がって行わないようにし、読み取り画像の再現性や画質を高めることができる。
【００２０】
第２に、本願発明では、Ｎ＝ｎ・ｋの式のうち、ｋは０＜（ｎ・ｋ−Ｄ）＜ｎの条件を満たす最小の整数であるが、この条件式のＤの値は、単位長さ当たりの読み取り画素数としての解像度γと種々の要求読み取り幅に対する増分ｐとの積であって、種々の要求読み取り幅に対する増分ｐの読み取りに必要な画素数であるために、ｎ・ｋの値、すなわち１個のイメージセンサチップの読み取り画素数Ｎは、常に、種々の要求読み取り幅に対する増分ｐに必要な読み取り画素数を所定数だけ上回るｎの倍数であって、かつその条件を満たす最小の画素数となる。したがって、実際の要求読み取り幅が種々の要求読み取り幅に対する増分の整数倍である限りは、その要求読み取り幅に対処しようとしてイメージセンサチップを所望の必要最低個数だけ一列に並べた場合に、その要求読み取り幅に対するイメージセンサチップの余裕しろの割合を、常に一定とすることが可能となる。すなわち、本願発明に係るイメージセンサチップを用いた場合には、要求読み取り幅が要求読み取り幅に対する増分の整数倍である限りにおいて、その要求読み取り幅が小さい場合にはイメージセンサチップの余裕しろを小さな寸法にでき、またその要求読み取り幅が大きい場合にはイメージセンサチップの余裕しろを大きな寸法にできる。したがって、本願発明では、従来のものとは異なり、要求読み取り幅に対処すべくイメージセンサチップを複数個並べて用いる場合に、そのイメージセンサチップの個数や長さに多くの無駄が生じないようにでき、その部品コストを最小コストに抑制することができる。また、これに伴って画像読み取り装置の他の部分が不当に大型化することも回避でき、画像読み取り装置全体の製造コストの低減化も図れる。さらに、本願発明では、要求読み取り幅に対するイメージセンサチップの余裕しろは、要求読み取り幅の大小には関係なく適度な割合に設定することができるために、原稿が主走査方向に多少位置ずれすることは許容され、原稿の位置ずれに起因してその原稿の側部の画像が読み取り困難になるといった不具合も解消することができる。さらに、原稿の位置決め機構や原稿送り機構などをさほど精密に製作する必要もなくなり、この面からも装置の製造コストを一層低減化することができる。
【００２１】
本願発明の第２の側面によれば、画像読み取り装置が提供される。この画像読み取り装置は、複数の受光素子によって構成された複数の読み取り画素が一定ピッチで列状に並べられた複数のイメージセンサチップと、これら複数のイメージセンサチップを列状に並べて搭載した基板と、原稿画像の読み取りライン領域に光を照射するための光源と、この光源から発せられて上記原稿の表面から反射してきた光を上記複数の受光素子の読み取り画素表面に集束させるための集光レンズと、を備えた画像読み取り装置であって、上記各イメージセンサチップが、本願発明の第１の側面によって提供されるイメージセンサチップの配置方法によって配置されていることに特徴づけられる。
【００２２】
本願発明の第２の側面によって提供される画像読み取り装置では、本願発明の第１の側面によって得られるのと同様な効果が期待できる。
【００２３】
本願発明の特徴および利点は、次の発明の実施の形態の説明から、より明らかになるであろう。
【００２４】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００２５】
図１は、本願発明が適用されたイメージセンサチップの一例を示す平面図である。図２は、図１に示すイメージセンサチップの概略の回路構成の一例を示す回路ブロック図である。
【００２６】
図１に示すイメージセンサチップＡは、全体の平面視形状が一定方向に細長な矩形状に形成された半導体素子であり、シリコンなどの半導体のチップ状基板１上に、後述する個数の受光素子２やこの受光素子２を動作させるための回路を一体的に造り込んだものである。各受光素子２は、光電変換機能を発揮するフォトトランジスタによって構成されたものであり、たとえば平面視矩形状の受光面２０を有している。この受光面２０は、読み取り画素に相当し、チップ状基板１の長手方向に沿って一定ピッチＬで１列に複数並んでいる。このイメージセンサチップＡの表面は、絶縁性の保護膜によって覆われているが、この保護膜には、上記各受光面２０と略同一サイズで同配列の複数の開口窓が設けられており、これらの開口窓を通過した光が上記各受光面２０によって受光されるようになっている。また、このイメージセンサチップＡの表面には、このイメージセンサチップＡに造り込まれた回路を外部と電気接続するための複数のパッド部３も設けられている。
【００２７】
図２において、上記イメージセンサチップＡの概略の回路構成を説明する。このイメージセンサチップＡは、Ｎ個（このＮ個については後述する）の受光素子２を構成するフォトトランジスタＴｒ、これらのフォトトランジスタＴｒのエミッタ側に接続されたＦＥＴ、ＦＥＴから流れる電流を増幅するための増幅器ＯＰ、Ｎビットのシフトレジスタ１９、パッドＶＤＤ、パッドＧＮＤ、パッドＡＯ、パッドＳＩ、パッドＣＬＫ、およびパッドＳＯを具備している。これらのパッドは、上記複数のパッド部３に振り分けられて設けられており、上記パッドＶＤＤには、たとえば５Ｖの電源電圧が供給される。パッドＧＮＤは、グランドラインに接続されている。パッドＣＬＫには、たとえば８ＭＨｚなどのクロック信号が入力される。パッドＳＩには、シリアル信号が入力される。パッドＡＯからはフォトトランジスタＴｒの受光量に対応するアナログの画像信号がシリアルに出力される。パッドＳＯからは、シリアルアウト信号が出力される。
【００２８】
上記回路構成では、まずパッドＳＩにシリアルイン信号が入力されると、シフトレジスタ１９は、Ｎ個のＦＥＴを順次オンにしていく。すると、Ｎ個のフォトトランジスタＴｒに蓄えられていた電荷は一定の順序で順次放電されてゆき、増幅器ＯＰによって増幅されてからパッドＡＯにシリアル出力されることとなる。上記シフトレジスタ１９の動作によってＮ個目の最終のフォトトランジスタＴｒから画像信号が出力されると、パッドＳＯにはシリアルアウト信号が出力されることとなる。上記イメージセンサチップＡは、そのような一連の動作を繰り返して実行可能に構成されている。
【００２９】
次に、上記イメージセンサチップＡの読み取り画素数Ｎについて説明する。
【００３０】
まず、読み取り画素数Ｎは、Ｎ＝ｎ・ｋの式で求められる。ｎは、上記複数の受光素子２のそれぞれから出力される複数の画像信号を複数ずつ纏めてブロック単位で補正するときに１ブロックとされる受光素子数である。このｎの値は、従来技術の場合と同様に、たとえば“８”とされる。すなわち、Ｎ個の受光素子２のそれぞれから出力される画像信号のレベル補正を行う場合に、８つの画像信号のうちから１つの画像信号をサンプリングし、そのサンプリングした画像信号の出力に基づいてそれら８つの画像信号のレベルを１纏めにして補正すれば、全体の補正処理の手間が簡略される。また、８つの画像信号のうち１つの画像信号をサンプリングすれば、その補正精度を充分に高めることができる。
【００３１】
次いで、ｋは、０＜（ｎ・ｋ−Ｄ）＜ｎの条件を満たす最小の整数であり、Ｄ＝γ・ｐである。γは、上記イメージセンサチップＡの解像度、すなわち所定の単位長さ当たりの読み取り画素数である。上記複数の受光面２０のピッチＬがたとえば約０．０８５ｍｍである場合には、その解像度γは、１１．８ドット／ｍｍである。この解像度γをインチ表示すると、３００ｄｐｉ（ｄｐｉは、dot ／inchの略）である。また、ｐは、種々の要求読み取り幅に対する増分であり、このイメージセンサチップＡを用いて種々の要求読み取り幅に対応させてゆく場合にその要求読み取り幅の最小ピッチとなる寸法（要求読み取り幅最小ピッチ）である。この要求読み取り幅に対する増分ｐは、顧客の要望あるいは画像読み取り装置の製造メーカが製造する画像読み取り装置の種類などに応じて決定され、たとえば１２．７ｍｍ（１／２inch）とされる。
【００３２】
上記条件下において、解像度γと要求読み取り幅に対する増分ｐをinch単位で統一し、これらの数値をＤ＝γ・ｐの式に代入すると、Ｄ＝３００×（１／２）＝１５０となる。このＤの値は、要求読み取り幅に対する増分ｐに必要な読み取り画素数である。また、０＜（ｎ・ｋ−Ｄ）＜ｎの条件を満たす最小の整数としてのｋの値は、ｎ＝８、およびＤ＝１５０であるから、ｋ＝１９である。したがって、このｋの値を、上式Ｎ＝ｎ・ｋに代入すると、Ｎ＝１５２となる。すなわち、上記イメージセンサチップＡは、１５２個の受光素子２を造り込んでおり、その読み取り画素数Ｎは１５２とされている。また、その結果、上記イメージセンサチップＡの全長寸法は、約１２．８７４ｍｍとなる。
【００３３】
次いで、上記イメージセンサチップＡを実際に使用する場合の使用法ならびに作用について説明する。
【００３４】
まず、上記イメージセンサチップＡは、たとえば図３に示すように、所望数だけ準備し、回路基板４の表面に列状に並べて実装して使用する。上記回路基板４の表面には、複数のイメージセンサチップＡのパッド部３との電気接続を行うための配線パターン（図示略）が形成されており、複数のイメージセンサチップＡのパッド部３は、それら複数のイメージセンサチップＡが互いに電気的に直列に接続されるように上記回路基板４の配線パターンに金線などのワイヤを介して導通接続される（図示略）。その一方、上記回路基板４に実装されるイメージセンサチップＡの個数や、回路基板４のサイズなどは、組み込み対象となる画像読み取り装置の仕様条件に応じて任意に選択される。具体的には、表３のような仕様となる。
【００３５】
【表３】
0003771368.tif 000004
【００３６】
この表３から明らかなように、要求読み取り幅Ｓがたとえば２５．４ｍｍ（１inch）の場合には、上記イメージセンサチップＡは２個用いればよく、この場合には２個のイメージセンサチップＡの全長Ｌａは約２５．７５ｍｍとなり、要求読み取り幅Ｓに対するイメージセンサチップ全長Ｌａの余裕しろＬｂは約０．３５ｍｍであり、またその余裕しろの割合Ｒは、約１．３７％である。これに対し、要求読み取り幅Ｓが５０．８ｍｍ、７６．２ｍｍと２５．４ｍｍ（１inch）ずつ大きくなると、要求読み取り幅Ｓに対するイメージセンサチップＡの余裕しろＬｂの値は徐々に大きくなり、その余裕しろの割合Ｒは、やはり要求読み取り幅Ｓが２５．４ｍｍの場合と同様に、約１．３７％のままである。さらに、要求読み取り幅Ｓが、たとえば２１５．９ｍｍとされ、要求読み取り幅Ｓを１２．７ｍｍ（１／２inch）の間隔で変更する場合にも、やはりその余裕しろの割合は、約１．３７％である。
【００３７】
このように、上記イメージセンサチップＡでは、結局、このイメージセンサチップＡを複数個用いて所望の要求読み取り幅Ｓを満足するように用いる場合に、その要求読み取り幅Ｓが要求読み取り幅最小ピッチｐの整数倍である限りは、その要求読み取り幅Ｓがいずれの寸法であっても、その余裕しろの割合Ｒを常に同一にすることができる。そして、要求読み取り幅Ｓが小さい場合には、その余裕しろＬｂの値を小さくすることができる一方、要求読み取り幅Ｓが大きい場合には、その余裕しろＬｂの値を大きくすることができる。したがって、イメージセンサチップＡの使用個数は、要求読み取り幅Ｓを超えるのに必要な最小個数にすれば足りる。また、このような条件下において、要求読み取り幅Ｓが小さい場合にはイメージセンサチップＡの読み取り領域に大きな無駄を生じさせず、また要求読み取り幅Ｓが大きい場合には原稿がある程度位置ずれしても、その原稿画像の全体を適切に読み取ることが可能となる。
【００３８】
また、上記イメージセンサチップＡを、上述した条件とは異なり、たとえばその解像度γが、８ドット／ｍｍ、すなわち２０３ｄｐｉとした場合において、ｎおよびｐの値が上述の場合と同様に、ｎ＝８、ｐ＝１２．７ｍｍ（１／２inch）である場合には、Ｄ＝１０１．５、ｋ＝１３となり、このイメージセンサチップＡの読み取り画素数Ｎは、Ｎ＝８×１３＝１０４となる。この場合、そのチップ長は、１３ｍｍである。このイメージセンサチップを用いて、種々の要求読み取り幅に対応する場合には、表４のような仕様となる。
【００３９】
【表４】
0003771368.tif 000005
【００４０】
この表４から理解されるように、この場合であっても、要求読み取り幅Ｓが１／２inchの整数倍である限りは、そのイメージセンサチップの余裕しろＬｂの割合Ｒをいずれの場合も約２．３６％に一定化することができ、要求読み取り幅Ｓが小さい場合にはその余裕しろＬｂを小さく、また要求読み取り幅Ｓが大きくなるにしたがってその余裕しろＬｂを徐々に大きくしてゆくことができる。
【００４１】
図４は、上記イメージセンサチップＡを用いて構成された画像読み取り装置の一例を示す概略断面図である。
【００４２】
同図に示す画像読み取り装置Ｂは、密着型イメージセンサとして構成されたものであり、その基本的な構成は、従来既知の密着型イメージセンサと同様である。すなわち、この画像読み取り装置Ｂは、ケース５０の上面に透明な原稿載置板５１が装着されており、この原稿載置板５１の表面の所定のライン状領域が画像読み取り領域５２とされている。この画像読み取り領域５２と対向する位置には、原稿５９を副走査方向に移送するためのプラテンローラ６が設けられる。上記ケース５０内には、上記画像読み取り領域５２に対して光を照射するためのＬＥＤ光源などの光源５３が設けられているとともに、上記画像読み取り領域５２の直下には、集光レンズ５４が設けられている。この集光レンズ５４としては、たとえば原稿画像を正立等倍に結像させる複数のセルフックレンズを一連に繋げたセルフックレンズアレイが用いられる。上記複数のイメージセンサチップＡを実装した回路基板４は、上記ケース５０の底部に組み付けられ、それら複数のイメージセンサチップＡは上記集光レンズ５４の直下に配置されている。
【００４３】
上記画像読み取り装置Ｂでは、光源５３から発せられた光が画像読み取り領域５２に到達し、原稿５９の表面に照射されると、その反射光は集光レンズ５４によって複数のイメージセンサチップＡの各受光面２０上に集束される。すると、上記複数のイメージセンサチップＡからは、各受光面２０の受光量に対応した出力レベルの画像信号がシリアルで出力されることとなる。
【００４４】
上記画像読み取り装置Ｂを構成する場合、既述したとおり、イメージセンサチップＡを無駄に多く使用することを回避できるために、このイメージセンサチップＡを搭載する回路基板４が不必要に大型化することも回避でき、さらにはこれに伴って集光レンズ５４、ケース５０、原稿載置板５１などの各部が不当に大型化することも適切に回避できることとなる。したがって、上記イメージセンサチップＡを用いれば、画像読み取り装置Ｂの小型化、ならに製造コストの低減化を図る上でも好ましいものとなる。
【００４５】
また、上記複数のイメージセンサチップＡから出力された画像信号は、複数の受光素子２ごとの製造上のばらつきや集光レンズ５４との組み合わせのばらつきなどを無くすために、８つの画像信号ごとに１纏めにしてその出力レベルの補正処理がなされる。その一方、上記各イメージセンサチップＡの読み取り画素数Ｎ、たとえば１５２や１０４は、８の倍数である。したがって、上記補正処理は、複数のイメージセンサチップＡごとに適切に行うことができる。より具体的には、読み取り画素数Ｎが１５２の場合には、１個のイメージセンサチップＡから出力される画像信号を１９のブロックにちょうど分けることができ、２個のイメージセンサチップＡ，Ａに跨がったかたちで補正処理を行う必要がなくなり、その補正処理も適切に行えることとなる。
【００４６】
なお、上述の実施形態では、イメージセンサチップの解像度γが１１．８ドット／ｍｍと８ドット／ｍｍとの場合を具体例として説明したが、むろん本願発明はこれに限定されない。本願発明では、それら以外の種々の解像度のイメージセンサチップとしても構成することができ、その具体的な値は問わない。
【００４７】
また、上述の実施形態では、解像度γや要求読み取り幅に対する増分ｐについては、２５．４ｍｍ（１inch）を単位長さにしてインチベースで所定の数式の計算を行っているが、やはり本願発明はこれに限定されない。本願発明では、それとは異なる長さを単位長さとしてもよい。たとえば読み取り幅が５０ｍｍ間隔で要求されるような場合には、この５０ｍｍの長さを解像度γや要求読み取り幅に対する増分ｐの単位長さとしてもかまわず、この場合の解像度γの数値としては５０ｍｍ当たりの読み取り画素数を用い、また要求読み取り幅に対する増分ｐの長さとしては、５０ｍｍを単位長さとする寸法に換算した数値を用いればよい。さらに、本願発明では、ｎやｐの具体的な数値も、上述の実施形態の値に限定されるものではなく、これらの数値は種々に選択できる。なお、従来では、イメージセンサチップ１個当たりの読み取り画素数は１６の整数倍とされていたため、読み取り画素数が１６の整数倍の場合は本願発明の技術的範囲に属しないこととなる。したがって、本願発明でいう読み取り画素数Ｎは、１６の倍数を除く。
【００４８】
その他、本願発明に係るイメージセンサチップや画像読み取り装置の各部の具体的な構成は、種々に設計変更自在である。
【図面の簡単な説明】
【図１】本願発明が適用されたイメージセンサチップの一例を示す平面図である。
【図２】図１に示すイメージセンサチップの概略の回路構成の一例を示す回路ブロック図である。
【図３】図１に示すイメージセンサチップを回路基板に搭載した状態を示す概略平面図である。
【図４】図１に示すイメージセンサチップを用いて構成された画像読み取り装置の一例を示す概略断面図である。
【符号の説明】
２  受光素子
２０  受光面
５２  画像読み取り領域
５３  光源
５４  集光レンズ
５９  原稿
Ａ  イメージセンサチップ
Ｂ  画像読み取り装置
【図１】
0003771368.tif 000006
【図２】
0003771368.tif 000007
【図３】
0003771368.tif 000008
【図４】
0003771368.tif 000009