(57)【特許請求の範囲】
【請求項１】
ラント障害検出器において、
入力信号、第１の電圧しきい値、及び第２の電圧のしきい値に応答する、しきい値コンパレータであって、該しきい値コンパレータは、前記入力信号が前記第１の電圧しきい値を横切って、前記第２の電圧しきい値から離れる第１の方向へと遷移する時には第１の遷移信号を生成し、前記入力信号が前記第２の電圧しきい値を横切って、前記第１の方向とは逆の第２の方向へと遷移する時には第２の遷移信号を生成する、しきい値コンパレータと、
前記第１の遷移信号、及び前記第２の遷移信号に応答する完全遷移検出器であって、該完全遷移検出器は、前記入力信号が前記第２の電圧しきい値を横切り、続いて前記第１の方向へ前記第１の電圧しきい値を横切る完全な遷移を検出した時に、第１の完全遷移信号を生成する、完全遷移検出器と、
前記第１の完全遷移信号、及び前記第１の遷移信号に応答するラント検出器であって、該ラント検出器は、前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号の検出をはさむことなく前記第１の遷移信号を検出した時に、ラント障害信号を生成する、ラント検出器
を備える、検出器。
【請求項２】
前記しきい値コンパレータは、
前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切って遷移した時に、前記第１の遷移信号を生成するために、前記入力信号、及び前記第１の電圧しきい値を受信するように接続された、第１のしきい値コンパレータと、
前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切って遷移した時に、前記第２の遷移信号を生成するために、前記入力信号、及び前記第２の電圧しきい値を受信するように接続された、第２のしきい値コンパレータ
を含む、請求項１の検出器。
【請求項３】
前記完全遷移検出器は、前記第１の遷移信号を受信するためのセット入力部、前記第２の遷移信号を受信するためのリセット入力部、及び前記第１の完全遷移信号を生成するための第１のＳ−Ｒフリップフロップ出力部を有するＳ−Ｒフリップフロップを更に含む、請求項１の検出器。
【請求項４】
前記完全遷移検出器は、供給電圧に接続された第１のデータ入力部、前記第１の遷移信号を受信するために接続された第１のクロック入力部、前記第２の遷移信号を受信するために接続されたリセット入力部、及び前記第１の完全遷移信号を生成するための第１のフリップフロップ出力部を有する、第１のＤ−フリップフロップを更に含む、請求項１の検出器。
【請求項５】
前記ラント検出器は、前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した時に、第１のラント障害信号を生成するために、第1のデータ入力部において、前記第1の完全遷移信号を受信し、第1のクロック入力部において、前記第1の遷移信号を受信するように接続された、第１のＤ−フリップフロップを含む、請求項１の検出器。
【請求項６】
前記しきい値コンパレータは、
前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切って遷移した時に、前記第１の遷移信号を生成するために、前記入力信号、及び前記第１の電圧しきい値を受信するように接続された、第１のしきい値コンパレータと、
前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切って遷移した時に、前記第２の遷移信号を生成するために、前記入力信号、及び前記第２の電圧しきい値を受信するように接続された、第２のしきい値コンパレータ
を備え、
前記完全遷移検出器は、前記第１の遷移信号を受信するためのセット入力部、前記第２の遷移信号を受信するためのリセット入力部、及び前記第１の完全遷移信号を生成するための第１のＳ−Ｒフリップフロップ出力部を有するＳ−Ｒフリップフロップを含み、
前記ラント検出器は、前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した時に、第１のラント障害信号を生成するために、第1のデータ入力部において、前記第1の完全遷移信号を受信し、第1のクロック入力部において、前記第1の遷移信号を受信するように接続された、第１のＤ−フリップフロップを含む、
ことからなる、請求項１の検出器。
【請求項７】
前記しきい値コンパレータは、
前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切って遷移した時に、前記第１の遷移信号を生成するために、前記入力信号、及び前記第１の電圧しきい値を受信するように接続された、第１のしきい値コンパレータと、
前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切って遷移した時に、前記第２の遷移信号を生成するために、前記入力信号、及び前記第２の電圧しきい値を受信するように接続された、第２のしきい値コンパレータ
を含み、
前記完全遷移検出器は、供給電圧に接続された第１のデータ入力部、前記第１の遷移信号を受信するために接続されたクロック入力部、前記第２の遷移信号を受信するために接続されたリセット入力部、及び前記第１の完全遷移信号を生成するための第１のフリップフロップ出力部を有する第１のＤ−フリップフロップを含み、
前記ラント検出器は、前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した時に、第１のラント障害信号を生成するために、第1のデータ入力部において、前記第1の完全遷移信号を受信し、第1のクロック入力部において、前記第1の遷移信号を受信するように接続された、第１のＤ−フリップフロップを含む、
ことからなる、請求項１の検出器。
【請求項８】
前記完全遷移検出器は、前記入力信号が前記第１の電圧しきい値を横切り、続いて前記第２の方向へ前記第２の電圧しきい値を横切ることによる完全遷移を検出した時に、第２の完全遷移信号を更に生成し、前記ラント検出器は、前記第２の完全遷移信号を検出し、続いて前記第１の遷移信号の検出をはさむことなく前記第２の遷移信号を検出した時に、ラント障害信号を生成するために、前記第２の完全遷移信号、及び前記第２の遷移信号に更に応答することからなる、請求項１の検出器。
【請求項９】
前記しきい値コンパレータは、
前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切って遷移した時に、前記第１の遷移信号を生成するために、前記入力信号、及び前記第１の電圧しきい値を受信するように接続された、第１のしきい値コンパレータと、
前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切って遷移した時に、前記第２の遷移信号を生成するために、前記入力信号、及び前記第２の電圧しきい値を受信するように接続された、第２のしきい値コンパレータ
を含む、請求項８の検出器。
【請求項１０】
前記完全遷移検出器は、供給電圧に接続された第２のデータ入力部、前記第２の遷移信号を受信するために接続された第２のクロック入力部、前記第１の遷移信号を受信するために接続された第２のリセット入力部、及び前記第２の完全遷移信号を生成するための第２のフリップフロップ出力部を有する、第２のＤ−フリップフロップを更に含む、請求項８の検出器。
【請求項１１】
前記ラント検出器は、
前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した時に、第１のラント障害信号を生成するために、第１のラントデータ入力部において、前記第1の完全遷移信号を受信し、第1のラントクロック入力部において、前記第1の遷移信号を受信するように接続された、第１のラントＤ−フリップフロップと、
前記第２の完全遷移信号を検出し、続いて前記第１の遷移信号をはさむことなく前記第２の遷移信号を検出した時に、第２のラント障害信号を生成するために、第２のラントデータ入力部において、前記第２の完全遷移信号を受信し、第２のラントクロック入力部において、前記第２の遷移信号を受信するように接続された、第２のラントＤ−フリップフロップ
を含むことからなる、請求項８の検出器。
【請求項１２】
前記第１のラント障害信号、又は前記第２のラント障害信号のどちらか一方、又は両方の検出時に、ラント障害信号を生成するための信号結合器を更に含む、請求項８の検出器。
【請求項１３】
前記信号結合器は、ＯＲゲートを含む、請求項１２の検出器。
【請求項１４】
前記しきい値コンパレータは、
前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切って遷移した時に、前記第１の遷移信号を生成するために、前記入力信号、及び前記第１の電圧しきい値を受信するように接続された、第１のしきい値コンパレータと、
前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切って遷移した時に、前記第２の遷移信号を生成するために、前記入力信号、及び前記第２の電圧しきい値を受信するように接続された、第２のしきい値コンパレータ
を含み、
前記完全遷移検出器は、前記第１の遷移信号を受信するためのセット入力部、前記第２の遷移信号を受信するためのリセット入力部、前記第１の完全遷移信号を生成するための第１のＳ−Ｒフリップフロップ出力部、及び前記第２の完全遷移信号を生成するための第２のＳ−Ｒフリップフロップ出力部を有するＳ−Ｒフリップフロップを含み、
前記ラント検出器は、
前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した時に、第１のラント障害信号を生成するために、第１のデータ入力部において、前記第1の完全遷移信号を受信し、第1のクロック入力部において、前記第1の遷移信号を受信するように接続された、第１のＤ−フリップフロップと、
前記第２の完全遷移信号を検出し、続いて前記第１の遷移信号をはさむことなく前記第２の遷移信号を検出した時に、第２のラント障害信号を生成するために、第２のデータ入力部において、前記第２の完全遷移信号を受信し、第２のクロック入力部において、前記第２の遷移信号を受信するように接続された、第２のＤ−フリップフロップ
を含むことからなる、請求項８の検出器。
【請求項１５】
前記しきい値コンパレータは、
前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切って遷移した時に、前記第１の遷移信号を生成するために、前記入力信号、及び前記第１の電圧しきい値を受信するように接続された、第１のしきい値コンパレータと、
前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切って遷移した時に、前記第２の遷移信号を生成するために、前記入力信号、及び前記第２の電圧しきい値を受信するように接続された、第２のしきい値コンパレータ
を含み、
前記完全遷移検出器は、
供給電圧に接続された第１のデータ入力部、前記第１の遷移信号を受信するために接続された第１のクロック入力部、前記第２の遷移信号を受信するために接続されたリセット入力部、及び前記第１の完全遷移信号を生成するための第１のフリップフロップ出力部を有する、第１のＤ−フリップフロップと、
供給電圧に接続された第２のデータ入力部、前記第２の遷移信号を受信するために接続された第２のクロック入力部、前記第１の遷移信号を受信するために接続された第２のリセット入力部、及び前記第２の完全遷移信号を生成するための第２のフリップフロップ出力部を有する、第２のＤ−フリップフロップ
を含み、
前記ラント検出器は、
前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した時に、第１のラント障害信号を生成するために、第１のラントデータ入力部において、前記第1の完全遷移信号を受信し、第1のラントクロック入力部において、前記第1の遷移信号を受信するように接続された、第１のラントフリップフロップと、
前記第２の完全遷移信号を検出し、続いて前記第１の遷移信号をはさむことなく前記第２の遷移信号を検出した時に、第２のラント障害信号を生成するために、第２のラントデータ入力部において、前記第２の完全遷移信号を受信し、第２のラントクロック入力部において、前記第２の遷移信号を受信するように接続された、第２のラントフリップフロップ
を含むことからなる、請求項８の検出器。
【請求項１６】
入力信号と、第１の電圧しきい値との交差、及び第２の電圧しきい値との交差による遷移にのみ基づいて、前記入力信号のラント障害を検出するための方法において、
（ａ）  前記入力信号を監視することにより、前記入力信号が前記第１の電圧しきい値に向かう第１の方向へと、前記第２の電圧しきい値を横切り、続いて前記第１の方向へと前記第１の電圧しきい値を横切る遷移を検出した時には、第１の完全遷移信号を生成するステップと、
（ｂ）  前記入力信号を監視して、
（ｉ）  前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切る遷移を検出した時には、第１の遷移信号を生成し、
（ｉｉ）  前記入力信号が、前記第１の方向とは反対の第２の方向へと前記第２の電圧しきい値を横切る遷移を検出した時には、第２の遷移信号を生成するステップと、
（ｃ）  前記第１の完全遷移信号と前記第１の遷移信号を監視することにより、前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号の検出をはさむことなく、前記第１の遷移信号を検出した時には、ラント障害信号を生成するステップ
を含む、方法。
【請求項１７】
（ｄ）  前記入力信号を監視して、前記入力信号が前記第１の電圧しきい値を横切り、続いて前記第２の方向へと前記第２の電圧しきい値を横切る完全な遷移を検出した時には、第２の完全遷移信号を生成するステップと、
（ｅ）  前記入力信号を監視して、
（ｉ）  前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切る遷移を検出した時には、第１の遷移信号を生成し、
（ｉｉ）  前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切る遷移を検出した時には、第２の遷移信号を生成するステップと、
（ｆ）  前記第２の完全遷移信号と前記第２の遷移信号を監視することにより、前記第２の完全遷移信号を検出し、続いて前記第１の遷移信号の検出をはさむことなく、前記第２の遷移信号を検出した時には、ラント障害信号を生成するステップ
を更に含む、請求項１６の方法。
【請求項１８】
入力信号と、第１の電圧しきい値との交差、及び第２の電圧しきい値との交差による遷移にのみ基づいて、前記入力信号のラント障害を検出するための方法において、
（ａ）  前記入力信号を監視することにより、前記入力信号が、前記第１の電圧しきい値に向かう第１の方向へと、前記第２の電圧しきい値を横切り、続いて前記第１の方向へと前記第１の電圧しきい値を横切り、続いて前記第１の方向とは反対の第２の方向へと前記第１の電圧しきい値を横切る遷移を検出した時には、第１の完全遷移信号を生成するステップと、
（ｂ）  前記入力信号を監視して、
（ｉ）  前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切る遷移を検出した時には、第１の遷移信号を生成し、
（ｉｉ）  前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切る遷移を検出した時には、第２の遷移信号を生成するステップと、
（ｃ）  前記第１の完全遷移信号と前記第１の遷移信号を監視することにより、前記第１の完全遷移信号を検出し、続いて前記第２の遷移信号の検出をはさむことなく、前記第１の遷移信号を検出した時には、ラント障害信号を生成するステップ
を含む、方法。
【請求項１９】
（ｄ）  前記入力信号を監視することにより、前記入力信号が、前記第２の方向へと前記第１の電圧しきい値を横切り、続いて前記第２の電圧しきい値を横切り、続いて前記第１の方向へと前記第２の電圧しきい値を横切る完全な遷移を検出した時には、第２の完全遷移信号を生成するステップと、
（ｅ）  前記入力信号を監視して、
（ｉ）  前記入力信号が、前記第１の方向へと前記第１の電圧しきい値を横切る遷移を検出した時には、第１の遷移信号を生成し、
（ｉｉ）  前記入力信号が、前記第２の方向へと前記第２の電圧しきい値を横切る遷移を検出した時には、第２の遷移信号を生成するステップと、
（ｆ）  前記第２の完全遷移信号と前記第２の遷移信号を監視することにより、前記第２の完全遷移信号を検出し、続いて前記第１の遷移信号の検出をはさむことなく、前記第２の遷移信号を検出した時には、ラント障害信号を生成するステップ
を更に含む、請求項１８の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に、電子回路、及びディジタル信号の品質を監視する装置に関し、特に、ディジタル信号に現れる（回路動作の誤りを示す可能性のある）正のラントパルス及び負のラントパルスを同時に検出するラント障害検出器に関する。
【０００２】
【従来の技術】
過去数十年にわたるアナログテクノロジからディジタルテクノロジへの発展的な移行によって、電子回路のデバッギング技術に新たな問題が生じることになった。その原因の１つは、ディジタル回路構成要素がディジタル信号を認識する上での動作の仕方にあった。ディジタル信号は、一般に幾つかのレベルに量子化される。各量子化レベルは、所与のディジタル構成要素によって認識可能なものであり、所定の電圧しきい値レベルによって連続したレベルから区分化される。最も一般的に用いられるディジタル環境は、２進ディジタルシステムであり、この場合にはディジタル信号が２つのレベル、即ち「０」及び「１」に量子化される。レベル「０」及び「１」は、低電圧しきい値及び高電圧しきい値によって互いに区分化され、ディジタル信号が、低電圧しきい値未満の場合に「０」と認識され、高電圧しきい値を超える場合に「１」と認識されるようになっている。如何なる所与のディジタル構成要素の場合にも、低電圧しきい値を超えるが高電圧しきい値未満のディジタル信号は、ディジタル構成要素により認識することが理論的には不可能である。しかし、実際には、ディジタル構成要素は、ディジタル信号が認識可能な電圧範囲に接近する度合いによって、その近くに接近した電圧範囲に対応する量子化レベルにディジタル信号があると実際に認識する可能性がある（即ち、高電圧しきい値に極めて近いがそれを超えない信号が「１」と認識されたり、低電圧しきい値に極めて近いがそれより低くない信号が「０」と認識されたりする可能性がある）。
【０００３】
ディジタル信号は、「０」又は「１」の電圧範囲外に出て、逆の「１」又は「０」の電圧範囲内に入り込むことなく「０」又は「１」の電圧範囲内に戻る可能性がある。この状態は「ラント(runt)」パルスと呼ばれるものであり、さらに「負のラント」及び「正のラント」としてその特性を表す場合も多い。負のラントが生じるのは、ディジタル信号が高電圧しきい値よりも高い値から高電圧しきい値よりも低い値へと遷移し、次いで低電圧しきい値よりも低い値に遷移することなく高電圧しきい値よりも高い値に戻る場合である。一方、正のラントが生じるのは、ディジタル信号が低電圧しきい値よりも低い値から低電圧しきい値を超える値に遷移し、次いで高電圧しきい値よりも高い値に遷移することなく低電圧しきい値よりも低い値に戻る場合である。ラントパルスの生成は、回路のノイズに起因する可能性があり、また、おそらくは不適切な回路設計に起因することさえあり得る。
【０００４】
ディジタル回路構成要素は、所与の量子化レベルにある信号に依存する（即ち、２進システムでは、ディジタル構成要素は「０」又は「１」のディジタル信号に依存し得る）ので、ディジタル信号にラントパルスが生成すると、ディジタル構成要素が「擬似」信号を検出する可能性があり、その結果としてディジタル回路に誤った動作を生じさせる可能性がある。従って、ディジタル信号に生じるラント障害は、ディジタル回路が、直ちに、或いは、わずかに異なる条件で、不正に機能する可能性があることを強く示すものである。この障害の実際の原因及び正確な性質は未知であるが、回路設計の論理、又は、ディジタル回路を構成する電気構成要素に関する問題に関連づけられる場合が多い。このため、ディジタル信号におけるラントパルスの検出がディジタル回路のデバッギングにとって重要となる。従って、本発明の目的は、ディジタル信号における正及び負のラント障害の生成を検出するための方法及び装置を提供することにある。
【０００５】
論理プローブ、論理アナライザ、及びディジタルオシロスコープを含む、ディジタル回路の動作を分析するための多くのテストツールが現存する。
【０００６】
論理プローブは、それが接続された信号の状態を表示するディジタル回路要素からなる。多くの場合、２つのＬＥＤが設けられ、その一方が高レベル状態を示し、他方が低レベル状態を示す。両方とも点灯しない場合には信号は浮動状態（即ち、低電圧しきい値を超えると共に高電圧しきい値未満のレベル）にある。
【０００７】
論理プローブの中には、パルスの「捕捉」を可能にするもう１つの機能を有するものがある。こうしたプローブを用いることによって、存在するはずのないところでパルスの存在を検出することが可能になる。しかし、論理プローブは、幾つかの適正なパルスの中から不適正なパルスを検出することはできない。例えば、市販のヒューレット・パッカード社製モデル545A TTL/COMS論理プローブは、ＬＥＤディスプレイと共に独立した組み込み式パルスメモリを備えている。この機構を利用するには、メモリをリセットし、プローブを回路ポイントに接続しなければならない。パルスによってＬＥＤが点灯すると、リセットが行われるまでそのままとなる。もう１つの特徴として、かかるプローブは、１μsec以上のパルス幅にわたり、不適正レベルから初期の有効レベルへの復帰を表示する。
【０００８】
別のタイプのディジタル測定機器である論理アナライザは、多数のプローブ又は「把持接続部(grabber connection)」によってテスト回路に接続され、その把持接続部の各々は、上述のヒューレット・パッカード社製論理プローブの一層高度な特徴を有さない単純な接続としてそれぞれ機能する。論理アナライザとの接続において、該プローブは「プローブポッド」と呼ばれる８つ単位のグループにグループ化される場合が多い。こうしたプローブポッドの一例として、市販のBiomation社製モデルK100-D/10プローブポッドがある。このモデルの場合、回路への接続のために８つの把持接続部が設けられており、高電圧しきい値及び低電圧しきい値がユーザによって選択可能となっている。必要数の接続を監視するために１つ以上のポッドを論理アナライザに接続することが可能である。
【０００９】
概して言えば、論理アナライザは、プローブポッドの各把持接続部に現れる一連の信号状態を記録し表示するために用いられる。内部クロックが設けられており、各接続の状態が各クロックパルス毎に記録されるようになっている。クロック速度は一般に、最大約100MHzまで、ユーザによる選択が可能となっている。100MHzでは、10msにわたって８チャネルのデータを記憶するのに１ＭＢのメモリが必要になる。このデータを分析するオペレータは、10msの間に捕捉したデータの分析に数時間を費やす可能性がある。
【００１０】
論理アナライザを使用する際の固有の問題には、装置のコストが高くつくこと、論理アナライザを効果的に操作するのに特殊な知識が必要とされること、隠れた誤りを見つけるために検討しなければならない、論理アナライザにより収集された情報量が膨大であることが含まれる。
【００１１】
ディジタル回路のテストに用いられる別のタイプの機器は、オシロスコープであり、このオシロスコープは、テスト対象となる信号の軌跡をスクリーン即ちＣＲＴ上に描くものである。各軌跡は、約１μsecしか持続しないので、目で確認されるのは数十万の軌跡が累積されたものであり、単一の不適正な軌跡は通常は完全に見逃されることになる。
【００１２】
オシロスコープ及び論理アナライザの両者に共通した欠点は、両方とも間欠的にしかデータを集めないため、めったに起こらない問題を見逃す可能性がある、という点である。例えば、オシロスコープ及び論理アナライザは両者とも、軌跡と軌跡との間、即ちサンプリング時間とサンプリング時間との間に生じる情報を見逃すことがある。
【００１３】
別のディジタル回路テスト装置がFarnbachの米国特許第4965800号に開示されており、この場合、１つの回路が、(1)信号が短時間で高レベル又は低レベルにジャンプする際に生じる電圧スパイク、(2)信号があまりに長く浮動状態になっている際に生じる浮動障害、及び(3)信号が高レベル状態又は低レベル状態から浮動状態になり、次いで同一状態に直接戻る際に生じるノイズ障害を含む、ディジタル回路における３つの障害の内の１つ又は全てを同時に検出することができる。このFarnbachのテスト回路では、まず、入力状態弁別器において、テストすべき信号に処理を施し、高レベル状態、低レベル状態、又は浮動状態によってその分類を行う。Farnbachのノイズ障害検出器は、非対称の直列ＡＮＤ／ＯＲゲートであり、入力信号の先行状態及び現状態（高、低、又は、浮動）に特に依存するものである。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、最小限の数の回路構成要素を利用して潜在的な帯域幅を最大限にする、安価で効率的なラントパルス検出器を提供することにある。本発明のもう１つの目的は、ディジタル信号を連続的に監視し、高電圧しきい値及び低電圧しきい値との交差のみに基づいてディジタル信号に現れる正及び負のラントパルスを同時に検出する、ラントパルス検出器を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、ディジタル信号を監視しディジタル信号における正及び／又は負のラントパルスの存在を検出するラント障害検出器を構成するものである。本発明の目的のため、「正のラント障害」は、ディジタル信号が低電圧しきい値よりも低い値から低電圧しきい値よりも高い値に遷移し、次いで高電圧しきい値よりも高い値に遷移する前に低電圧しきい値よりも低い値に戻る場合に生じる。また、「負のラント障害」は、ディジタル信号が高電圧しきい値よりも高い値から高電圧しきい値よりも低い値に遷移し、次いで低電圧しきい値よりも低い値に遷移する前に高電圧しきい値よりも高い値に戻る場合に生じる。
【００１６】
ラント障害検出器は、しきい値コンパレータを備えており、このしきい値コンパレータは、入力信号を低電圧しきい値及び及び高電圧しきい値と同時に比較し、入力信号が低電圧しきい値よりも高い値から低電圧しきい値よりも低い値に遷移したことを示す負遷移信号と、入力信号が高電圧しきい値よりも低い値から高電圧しきい値を超える値に遷移したことを示す正遷移信号とを生成する。
【００１７】
本発明は更に、完全遷移検出器を備えており、この完全遷移検出器は、しきい値コンパレータによって生成されるしきい値遷移信号に基づいて、入力信号が低電圧しきい値よりも低い値から高電圧しきい値よりも高い値に完全な遷移を行う場合に、又は、ラント障害検出器の初期起動時に、入力信号が当初に高電圧しきい値よりも高い値である場合、或いは当初に浮動状態にあり次いで高電圧しきい値よりも高い値に遷移する場合に、Full_High_Transition（完全高レベル遷移）信号を生成する。この完全遷移検出器はまた、入力信号が高電圧しきい値よりも高い値から低電圧しきい値よりも低い値に完全な遷移を行う場合に、又は、ラント障害検出器の初期起動時に、入力信号が当初に低電圧しきい値よりも低い値である場合、或いは当初に浮動状態にあり次いで低電圧しきい値よりも低い値に遷移する場合に、Full_Low_Transition（完全低レベル遷移）信号を生成する。
【００１８】
最後に、本発明はラント検出装置を備えており、このラント検出装置は、前記Full_Low_Transition信号及び前記負遷移信号を監視し、Full_Low_Transition信号が発生し次いで正遷移信号をはさむことなく負遷移信号が順次発生した際に、ラント障害信号を生成し、また、前記Full_High_Transition信号及び前記正遷移信号を監視し、Full_High_Transition信号が発生し次いで負遷移信号をはさむことなく正遷移信号が順次発生した際に、ラント障害信号を生成する。
【００１９】
一好適実施例では、しきい値コンパレータは、しきい値交差信号を生成する一対のコンパレータで実施される。その第１のコンパレータは、低電圧しきい値及び入力信号を受信するように接続されており、入力信号が低電圧しきい値と交差してそれよりも低い値になる場合に負遷移信号を生成する。第２のコンパレータは、高電圧しきい値及び入力信号を受信するように接続されており、入力信号が高電圧しきい値と交差してそれよりも高い値になる場合に正遷移信号を生成する。完全遷移検出器は、一対のコンパレータからしきい値交差信号を受信するように接続されたＳ−Ｒフリップフロップで実施される。完全遷移検出器は、その出力からFull_Low_Transition信号及びFull_High_Transition信号を生成する。ラント障害検出器の初期起動時に、入力信号が当初に低電圧しきい値よりも低い値である場合、又は当初に浮動状態であり次いで低電圧しきい値よりも低い値に遷移する場合に、Full_Low_Transition信号が有効（高レベル）になる。また、ラント障害検出器の初期起動時に、入力信号が当初に高電圧しきい値よりも高い値である場合、又は当初に浮動状態であり次いで高電圧しきい値よりも高い値に遷移する場合に、Full_High_Transition信号が有効（高レベル）になる。ラント障害検出器の初期起動後、Full_Low_Transition信号は、高電圧しきい値よりも高い値から低電圧しきい値よりも低い値への入力信号による完全高−低遷移を完全遷移検出器が検出した場合にのみ有効になり、それに続いて低電圧しきい値よりも低い値から高電圧しきい値よりも高い値への入力信号による完全低−高遷移を検出した場合にのみ無効になる。同様に、ラント障害検出器の初期起動後、Full_High_Transition信号は、低電圧しきい値よりも低い値から高電圧しきい値よりも高い値への入力信号による完全低−高遷移を完全遷移検出器が検出した場合にのみ有効になり、それに続いて高電圧しきい値よりも高い値から低電圧しきい値よりも低い値への入力信号による完全高−低遷移を検出した場合にのみ無効になる。Full_Low_Transition信号及びFull_High_Transition信号は、一対のＤ−フリップフロップのデータ入力にそれぞれ入力される。それらの一対のＤ−フリップフロップは、正のラント障害及び負のラント障害をそれぞれ検出するために、しきい値コンパレータからの負遷移信号及び正遷移信号によってそれぞれクロックされる。
【００２０】
上記の各実施例は、ディジタル信号によるしきい値交差のみに基づいてディジタル信号における正及び負のラントパルスを同時に検出するための単純で効率のよい解決策を提供するものとなる。
【００２１】
本発明の上述その他の利点及び特徴については、図面に関連して示される以下の説明及び請求項から一層明らかとなろう。
【００２２】
【発明の実施の形態】
図４ないし図１３は本発明によるラント障害検出器の詳細を示すものである。このラント障害検出器は、入力信号と第１及び第２の電圧しきい値とに応答するしきい値コンパレータを備えている。このしきい値コンパレータは、ディジタル入力信号が第１の電圧しきい値を横切って第２の電圧しきい値から離れる第１の方向に遷移する場合に第１の遷移信号を生成し、またディジタル入力信号が第２の電圧しきい値を横切って第１の方向とは逆の第２の方向に遷移する場合に第２の遷移信号を生成する。
【００２３】
ラント障害検出器はまた、第１及び第２の遷移信号に応答する完全遷移検出器を備えている。この完全遷移検出器は、(1)入力信号が当初に既に第１の方向で第１の電圧しきい値を横切っている場合、(2)入力信号が当初に浮動状態にあり、次いで第１の電圧しきい値を横切って第１の方向に遷移した場合、又は(3)入力信号が第１の方向で第２の電圧しきい値を横切り次いで第１の電圧しきい値を横切る完全遷移を順次検出した場合に、第１の完全遷移信号を生成する。完全遷移検出器はまた、(1)入力信号が当初に既に第２の方向で第２の電圧しきい値を横切っている場合、(2)入力信号が当初に浮動状態にあり、次いで第２の電圧しきい値を横切って第２の方向に遷移した場合、又は(3)入力信号が第２の方向で第１の電圧しきい値を横切り次いで第２の電圧しきい値を横切る完全遷移を順次検出した場合に、第２の完全遷移信号も生成する。
【００２４】
ラント障害検出器はまた、第１の完全遷移信号及び第１の遷移信号に応答するラント検出器を備えており、このラント検出器は、第１の完全遷移信号を検出し次いで第２の遷移信号の検出をはさむことなく第１の遷移信号を検出した際に、ラント障害信号を生成するものである。このラント検出器はまた、第２の完全遷移信号及び第２の遷移信号にも応答し、第２の完全遷移信号を検出し次いで第１の遷移信号の検出をはさむことなく第２の遷移信号を検出した際に、ラント障害信号を生成する。
【００２５】
以上、障害検出器に関して一般的な説明を行ってきたが、次いで障害検出器の種々の独特の特徴及びその動作方法について詳述する。
【００２６】
この説明に関し、入力信号は、無限の様々な波形のうち任意のものを仮定することが可能であり、従って、入力信号として選択した特定の例は、例証のためのものである。検出された正及び負のラントパルスの特性については、以下の説明を検討することにより最もよく理解されよう。
【００２７】
ディジタルシステムでは、ディジタル信号は、該システムによって用いられる信号の量子化の程度のみに応じて、所定数のレベルのうちの任意の１つとすることが可能である。例えば、２進システムの場合、ディジタル信号は「０」又は「１」を表す。図１を参照すると、２進ディジタル信号は、所定の電圧しきい値によって画定される所定の電圧範囲内にある場合に「０」又は「１」として検出される。従って、図１に示すように、２進ディジタル信号がLow_Threshold2によって決定される低電圧しきい値よりも低い場合には必ず「０」が検出され、低レベル状態にあると言える。同様に、２進ディジタル信号がHigh_Threshold4によって決定される高電圧しきい値よりも高い場合には必ず「１」が検出され、高レベル状態にあると言える。この単純な電圧範囲認識技法を利用して、ディジタル回路構成要素は、入力信号が低電圧しきい値よりも低い範囲内又は高電圧しきい値よりも高い範囲内にある場合に、その入力信号を「０」又は「１」と容易に分類する。しかし、入力信号が１つの状態から別の状態へと遷移中である（即ち、入力信号が低電圧しきい値Low_Threshold2よりも高いが高電圧しきい値High_Threshold4よりも低い）場合には、その入力信号は「浮動」状態にあると呼ばれ、ディジタル回路構成要素によって認識されるその入力信号のレベルは不確定のものとなる。２進ディジタルシステムの場合、高電圧しきい値High_Threshold4及び低電圧しきい値Low_Threshold2に対応する特定の電圧レベルは両方とも、使用される回路構成要素のファミリ又は特定の用途によって決まることがある。例えば、一般に用いられる回路構成要素ファミリであるトランジスタトランジスタ論理回路（ＴＴＬ）の場合、高電圧しきい値は＋2.0ボルト、低電圧しきい値は＋0.8ボルトとなり得る。同様に、ＣＭＯＳ回路構成要素の場合には、高電圧しきい値は3.15ボルト、低電圧しきい値は0.9ボルトとなり得る。また、ＥＣＬ回路構成要素の場合には、高電圧しきい値は−1.105ボルト、低電圧しきい値は−1.475ボルトとなり得る。
【００２８】
以下の説明は、２進システムにおける本発明の動作に焦点を合わせたものである。しかしながら、これは、本発明が２進システムでの動作に制限されるということを意味するものではなく、本発明は、所定の電圧しきい値により画定される所定の電圧範囲に各量子化レベルが関連する、任意の数の異なる量子化レベルに基づくディジタルシステムへと拡張可能である、ということが理解されよう。
【００２９】
本発明の解説で用いているように、入力信号が高電圧しきい値４と交差してそれよりも高い値からそれよりも低い値になり、低電圧しきい値２と交差してそれより低い値になることなく高電圧しきい値４よりも高い値に戻る場合には必ず、「負のラント」パルスが生じる。図２は、セグメント20,21,22で遷移する有効信号、及びそれに続くセグメント23で検出される負のラントパルスを示す入力信号の一例を示すものである。同図に示すように、低電圧しきい値よりも低い値から高電圧しきい値よりも高い値への入力信号の遷移であるFull_High_Transitionがセグメント20で生じる。これに続く高電圧しきい値よりも高い値から低電圧しきい値よりも低い値へのセグメント21での入力信号の遷移は、有効信号遷移を示すものであり、従ってラント障害は検出されない。入力信号の完全低−高遷移がセグメント22で再び生じる。これに続いてセグメント23で生じる、低電圧しきい値よりも低い値への遷移にすぐ移行せず高電圧しきい値よりも高い値に戻る入力信号の遷移は、無効信号遷移を示すものであり、これにより、N_RUNT信号によって示すようにラント障害の検出がトリガされる。
【００３０】
同様に、入力信号が低電圧しきい値２と交差してそれよりも低い値からそれよりも高い値になり、高電圧しきい値４と交差してそれよりも高い値になることなく低電圧しきい値２よりも低い値に戻る場合には必ず、「正のラント」パルスが生じる。図３は、入力信号の一例を示したものであり、セグメント25,26,27での有効信号遷移と、それに続いてセグメント28で検出される負のラントパルスとが示されている。同図に示すように、高電圧しきい値よりも高い値から低電圧しきい値よりも低い値への入力信号の完全高−低遷移がセグメント25で生じる。低電圧しきい値よりも低い値から高電圧しきい値よりも高い値への入力信号のセグメント26における後続の遷移は有効信号遷移を示すものであり、従ってラント障害は検出されない。入力信号の完全高−低遷移がセグメント27で再び生じる。セグメント28で生じる、高電圧しきい値よりも高い値への遷移にすぐ移行せずに低電圧しきい値よりも低い値に戻る入力信号の後続の遷移は、無効信号遷移を示すものであり、これにより、P_RUNT信号で示すように、ラント障害の検出がトリガされる。
【００３１】
図２及び図３に示す入力信号の波形は単なる例示であり、入力信号の波形は、考え得る無限の様々な波形とすることが可能である、ということが理解されよう。また、入力信号は、当初、低電圧しきい値よりも低いもの、浮動状態にあるもの、又は高電圧しきい値よりも高いものとすることが可能である、ということが理解されよう。
【００３２】
前述のように、信号が浮動状態にある（即ち、低電圧しきい値２よりも高いが高電圧しきい値４よりも低い）場合には、所与のディジタル回路構成要素によって認識される浮動信号の状態は不確定である。従って、ラントパルスは、ディジタル回路構成要素によっては適当なパルスとしての様相を呈する可能性があり、これにより回路内で誤りが生じる可能性がある。ラントパルスの検出が極めて重要となるのは、このためである。
【００３３】
図４は、本発明のラント障害検出器の動作を示すフローチャートである。同図に示すように、負の遷移は、Low_Threshold2よりも高い値からLow_Threshold2よりも低い値への入力信号の遷移により規定され、正の遷移は、High_Threshold4よりも低い値からHigh_Threshold4よりも高い値への入力信号の遷移により規定される。
【００３４】
この説明のため、入力信号は、ブロック49における初期状態と一致し、当初は低電圧しきい値Low_Threshold2よりも低い値であるものと仮定する。従って、入力信号が当初にLow_Threshold2よりも低い値である場合、ラント障害検出器は、「正の」ラント障害を探すことから開始する。入力信号は、検出ブロック41における正の遷移及び検出ブロック42における負の遷移について、図４に示すように交互に或いは同時に監視される。従って、図４に示すように、検出ブロック41で正の遷移が検出されなければ、制御は検出ブロック42に移行し、負の遷移について入力信号の監視が行われる。検出ブロック42で負の遷移が検出されなければ、制御は検出ブロック41に戻り、正の遷移について入力信号の監視が行われる。制御は、正の遷移又は負の遷移が生じるまで検出ブロック41,42間で交互に行ったり来たりする。好適実施例の場合、検出ブロック41,42は入力信号を同時に監視するので、制御の切り換えの必要がなくなる。
【００３５】
検出ブロック42で負の遷移が検出されると正のラント信号が生成され、これは、入力信号が、Low_Threshold2よりも低い値からLow_Threshold2よりも高い値に遷移し、図３のセグメント28に示すように、High_Threshold4よりも高い値に遷移することなくLow_Threshold2よりも低い値に戻ったことを示している。一方、ブロック41で正の遷移が検出された場合には、図２のセグメント20,22に示すように、Low_Threshold2よりも低い値からHigh_Threshold4よりも高い値への入力信号の完全低−高遷移が生じており、これによりFull_High_Transition信号45が生成される。制御は、次いで検出ブロック43,44に移行し、ラント障害検出器が「負の」ラント障害を探し始める。
【００３６】
ラント障害検出器が「負の」ラント障害を探している間、入力信号は、検出ブロック43における負の遷移及び検出ブロック44における正の遷移について、図４に示すように交互に或いは同時に監視される。従って、図４に示すように、検出ブロック43で負の遷移が検出されなければ、制御が検出ブロック44に移行し、正の遷移について入力信号の監視が行われる。正の遷移が検出されなければ、制御が検出ブロック43に戻り、負の遷移について入力信号の監視が行われる。制御は、負の遷移又は正の遷移が生じるまで、検出ブロック43,44間で交互に行ったり来たりする。好適実施例の場合、検出ブロック43,44は入力信号を同時に監視するので、制御の切り換えの必要がなくなる。
【００３７】
検出ブロック44で正の遷移が検出されると負のラント信号が生成され、これは、入力信号が、High_Threshold4よりも高い値からHigh_Threshold4よりも低い値に遷移し、図２のセグメント23に示すように、Low_Threshold2よりも低い値に遷移することなくHigh_Threshold4よりも高い値に戻ったことを示している。セグメント23で図４の条件によって生じるラント障害を検出するフローチャート部分が、検出ブロック44によって表されている。一方、ブロック43で負の遷移が検出された場合には、図３のセグメント25,27に示すように、High_Threshold4よりも高い値からLow_Threshold2よりも低い値への入力信号の完全高−低遷移が生じており、これにより、Full_Low_Transition信号46が生成される。制御は、次いで検出ブロック41,42へと戻り、ラント障害検出器が新たに「正の」ラント障害を探し始める。
【００３８】
制御は、正のラント障害検出ブロック41,42と負のラント障害検出ブロック43,44との間で行ったり来たりし、ラント障害が検出された際に絶えず信号で知らせる。また、図４に示すように、入力信号の初期条件は、(ブロック49で示すように)Low_Threshold2よりも低い値、(ブロック47で示すように)High_Threshold4よりも高い値、又は(ブロック48で示すように)Low_Threshold2とHigh_Threshold4との間の浮動状態とすることが可能である。信号が浮動状態にある場合には、入力信号は、High_Threshold4よりも高い値への遷移又はLow_Threshold2よりも低い値への遷移が検出されるまで連続して監視される。従って、動作フローは上述のようにして続行される。
【００３９】
図５は、本発明によるラント障害検出器500を示すブロック図である。同図に示すように、ラント障害検出器500は、入力信号502、第１の電圧しきい値504、及び第２の電圧しきい値506に応答するしきい値コンパレータ510を備えている。しきい値コンパレータ510は、入力信号502が第２の電圧しきい値506から離れる第１の方向に第１の電圧しきい値504を横切って遷移した場合に第１の遷移信号508を生成し、入力信号502が第１の方向とは逆の第２の方向に第２の電圧しきい値506を横切って遷移した場合に第２の遷移信号509を生成する。
【００４０】
ラント障害検出器500はまた、第１の遷移信号508及び第２の遷移信号509に応答する完全遷移検出器520を備えている。この完全遷移検出器520は、第１の方向に第２の電圧しきい値506を横切り次いで第１のしきい値504を横切る入力信号502の完全遷移を検出した場合に、少なくとも１つの第１の完全遷移信号528を生成する。完全遷移検出器520はまた、第２の方向に第１の電圧しきい値504を横切り次いで第２のしきい値506を横切る入力信号502の完全遷移を検出した場合に、第２の完全遷移信号529を生成することができる。
【００４１】
ラント障害検出器500はまた、第１の完全遷移信号528及び第１の遷移信号508に応答するラント障害検出装置530を備えており、このラント障害検出装置530は、第１の完全遷移信号528を検出し次いで第２の遷移信号509の検出をはさむことなく第１の遷移信号508を検出した場合に、ラント障害信号535を生成する。ラント障害検出装置530はまた、第２の完全遷移信号529及び第２の遷移信号509に応答し、第２の完全遷移信号529を検出し次いで第１の遷移信号508の検出をはさむことなく第２の遷移信号509を検出した場合に、ラント障害信号535を生成する。
【００４２】
図６は、図５のしきい値コンパレータ510の好適な一実施例の概要を示す回路図である。同図に示すしきい値コンパレータの好適実施例はその全体が符号600で示されている。同図に示すように、入力信号10は、高電圧しきい値コンパレータ601と低電圧しきい値コンパレータ604との両方に対して入力として供給される。また、高電圧しきい値High_Threshold4が高電圧しきい値コンパレータ601に対する入力として供給され、低電圧しきい値Low_Threshold2が低電圧しきい値コンパレータ604に対する入力として供給され、これにより、入力信号10は、高電圧しきい値コンパレータ601によってHigh_Threshold4と比較されると同時に、低電圧しきい値コンパレータ604によってLow_Threshold２と比較されるようになる。高電圧しきい値コンパレータ601は非反転出力H_thr602を生成し、この非反転出力H_thr602は、入力信号10が高電圧しきい値High_Threshold4よりも低い値の場合に低量子化レベルになり、入力信号10がHigh_Threshold4よりも高い値の場合に高量子化レベルになる。高電圧しきい値コンパレータ601はまた、反転出力H_thr'603を生成し、この反転出力H_thr'603は常に信号H_thr602の補数となる。同様に、低電圧しきい値コンパレータ604は非反転出力L_thr605を生成し、この非反転出力L_thr605は、入力信号10が低電圧しきい値Low_Threshold2よりも低い値の場合に低量子化レベルになり、入力信号10がLow_Threshold2よりも高い値の場合に高量子化レベルになる。低電圧しきい値コンパレータ604はまた、反転出力L_thr'606を生成し、この反転出力L_thr'606は常に信号L_thr605の補数となる。
【００４３】
しきい値コンパレータの出力信号H_thr602及びL_thr'606を監視することにより、図４のフローチャートに関して説明したような正の遷移及び負の遷移をそれぞれ検出することが可能であり、これらの正の遷移及び負の遷移は、それぞれ、図２及び図３にセグメント23,26及びセグメント21,28で示す信号状態にほぼ対応するものである。従って、図４の正の遷移検出ブロック41,44及び負の遷移検出ブロック42,43は、好適実施例では、図６のしきい値コンパレータの高電圧しきい値コンパレータ601及び低電圧しきい値コンパレータ604によって実施される。従って、Low_Threshold2よりも高い値からLow_Threshold2よりも低い値への入力信号の負の遷移の検出は、L_thr'信号606のアップエッジによって示され、今後はこれを負の遷移信号606と称することにする。同様に、High_Threshold4よりも低い値からHigh_Threshold4よりも高い値への入力信号の正の遷移の検出は、H_thr信号602のアップエッジによって示され、今後はこれを正の遷移信号602と称することにする。
【００４４】
ａ．第１実施例
図７は、図５の完全遷移検出器520及びラント障害検出器530の好適な一実施例の概要を示す回路図である。同図に示すように、図６のしきい値コンパレータの出力信号H_thr'603,L_thr605が、Ｓ−Ｒ（セット−リセット）フリップフロップ707に供給される。このＳ−Ｒフリップフロップ707は、Ｓ（セット）入力708及びＲ（リセット）入力709を備えており、２つの出力信号P711,Q721を生成する。図７に示す好適実施例の場合、Ｓ−Ｒフリップフロップ707は、１対のＡＮＤ／ＮＡＮＤゲート710,720によって実施される。この実施例によれば、Ｓ−Ｒフリップフロップ707の動作は、Ｓ入力708における低レベル入力信号によって出力信号P711が低レベルにセットされ、Ｒ入力709における低レベル入力信号によって出力信号P711が高レベルにリセットされる、といったものとなる。出力信号P711,Q721が遷移中である場合の伝搬遅延間隔を除き、Ｓ入力708及びＲ入力709における入力信号によって出力信号P711,Q721が同時に同じ状態になることはない。
【００４５】
図７に示すように、第１のＡＮＤ／ＮＡＮＤゲート710は、高電圧しきい値コンパレータの反転出力信号H_thr'603と第２のＡＮＤ／ＮＡＮＤゲート720の反転ゲート出力信号722とを入力として受信する。同様に、第２のＡＮＤ／ＮＡＮＤゲート720は、低電圧しきい値コンパレータの非反転出力信号L_thr605と第１のＡＮＤ／ＮＡＮＤゲート710からの反転ゲート出力信号712とを入力として受信する。第１及び第２のＡＮＤ／ＮＡＮＤゲート710,720の非反転出力は、Ｓ−Ｒフリップフロップ707の出力P711,Q721にそれぞれ相当するものとなる。
【００４６】
Ｓ−Ｒフリップフロップ707の動作については、図８のタイミングチャートに関連して最も良好に理解されよう。同タイミングチャートは、典型的な入力信号が与えられた場合における図７のラント障害検出器の信号の動作を示している。図８に示すように、第１のＡＮＤ／ＮＡＮＤゲート710が生成する出力信号P711は、入力信号10が、(1)当初に低電圧しきい値Low_Threshold2よりも低い場合、(2)当初に浮動状態にあり次いで遷移してLow_Threshold2よりも低くなる場合、又は、(3)入力信号が高電圧しきい値High_Threshold4よりも高い値からLow_Threshold2よりも低い値へと完全遷移を行う場合に必ず、高レベルで表明される。入力信号10がLow_Threshold2よりも低い値からHigh_Threshold4よりも高い値へと完全遷移を行うまで、出力信号P711が低レベルで表明解除されることはない。この説明から明らかであるように、入力信号の初期状態によって、Ｓ−Ｒフリップフロップの出力信号P711の初期出力値が確立されると、図４のフローチャートに示すように、信号P711を用いて、信号Full_Low_Transition46に対応する完全高−低遷移の検出を知らせることが可能となる。また、入力信号10が、当初にLow_Threshold2よりも低い場合、又は当初に浮動状態にあり次いで遷移してLow_Threshold2よりも低くなる場合に、Full_Low_Transition信号46が最初に表明される、ということが理解されよう。
【００４７】
同様に、第２のＡＮＤ／ＮＡＮＤゲート720が生成する出力信号Q721は、入力信号が、(1)当初に高電圧しきい値High_Threshold4よりも高い場合、(2)当初に浮動状態にあり次いで遷移してHigh_Threshold4よりも高くなる場合、又は、(3)入力信号が低電圧しきい値Low_Threshold2よりも低い値からHigh_Threshold4よりも高い値へと完全遷移を行う場合に必ず、高レベルで表明される。入力信号10がHigh_Threshold4よりも高い値からLow_Threshold2よりも低い値へと完全遷移を行うまで、出力信号Q721が低レベルで表明解除されることはない。この説明から明らかなように、入力信号の初期状態によってＳ−Ｒフリップフロップ出力信号Q721の初期出力値が確立されると、図４のフローチャートに示すように、信号Q721を用いて、信号Full_High_Transition45に対応する完全低−高遷移の検出を知らせることが可能となる。入力信号10が、当初にHigh_Threshold4よりも高い場合、又は、当初に浮動状態であり次いで遷移してHigh_Threshold42よりも高くなる場合に、Full_High_Transition信号45が最初に表明される、ということが理解されよう。
【００４８】
信号Full_Low_Transition46及び信号Full_High_Transition45に対応するＳ−Ｒフリップフロップ707の出力信号P711,Q721が、正のラントフリップフロップ730及び負のラントフリップフロップ740のデータ入力731,741にそれぞれ供給される。好適実施例の場合、正のラントフリップフロップ730及び負のラントフリップフロップ740は、一対の正のエッジトリガ式Ｄ−フリップフロップで実施される。従って、正のラントフリップフロップ730のデータ入力731は、Ｓ−Ｒフリップフロップ707からの出力信号P711を受信し、負のラントフリップフロップ740のデータ入力741は出力信号Q721を受信する。
【００４９】
正のラントフリップフロップ730は、入力信号10がLow_Threshold2よりも低い値からLow_Threshold2よりも高い値に遷移し、次いでHigh_Threshold4よりも高い値に遷移することなくLow_Threshold2よりも低い値に戻る場合の、正のラント障害の検出に用いられる。正のラントフリップフロップ730は、Ｓ−Ｒフリップフロップ707からの出力信号P711によって駆動される。従って、正のラントフリップフロップ730のデータ入力731は出力信号P711の値を常に有しており、この出力信号P711は、入力信号10がHigh_Threshold4よりも高い値からLow_Threshold2よりも低い値へと完全遷移を行う場合には必ず高レベルで表明され、図４のフローチャートのFull_Low_Transition信号46に対応するものである。この時点で、図４の検出ブロック41,42に示すように、ラント障害検出器は、入力信号10のHigh_Threshold4よりも低い値からHigh_Threshold4よりも高い値への正の遷移、又は、入力信号10のLow_Threshold2よりも高い値からLow_Threshold2よりも低い値への負の遷移について、入力信号10の監視を行う。
【００５０】
正のラントフリップフロップ730はクロック入力P_CLK732も備えている。クロック入力P_CLK732に生じるアップエッジによって、正のラントフリップフロップ730が、該アップエッジの生成時におけるデータ入力信号P711の値を正のラント出力734において保持することになる。
【００５１】
(1)有効なFull_Low_Transition信号（信号P711により示される）が検出され、次いで、(2)正の遷移（正の遷移信号602により示される）をはさむことなく続いて負の遷移（負の遷移信号606により示される）が検出された後にのみ、正のラントを検出するのが望ましい。従って、しきい値コンパレータからの負の遷移信号606を用いて正のラントフリップフロップ630のP_CLK入力732が駆動される。入力信号がLow_Threshold2よりも高い値からLow_Threshold2よりも低い値に遷移する場合には必ず、P_CLK入力732でアップエッジが生じる。
【００５２】
負のラントフリップフロップ740はクロック入力N_CLK742も備えている。クロック入力N_CLK742で生じるアップエッジによって、負のラントフリップフロップ740が、該アップエッジの生成時におけるデータ入力信号Q721の値を負のラント出力744において保持することになる。
【００５３】
(1)Full_High_Transition信号（信号Q721により示される）が検出され、次いで、(2)負の遷移（負の遷移信号606により示される）をはさむことなく入力信号の後続の正の遷移（正の遷移信号602により示される）が検出された後にのみ、負のラントを検出するのが望ましい。従って、しきい値コンパレータからの正の遷移信号602を用いて、負のラントフリップフロップ740のN_CLK入力742が駆動される。入力信号がHigh_Threshold4よりも低い値からHigh_Threshold4よりも高い値に遷移する場合には必ず、N_CLK入力742でアップエッジが生じる。
【００５４】
１．負のラントの検出
図８のタイミングチャートに関連して一層詳細に説明すると、図７に関する負のラント障害を検出するための動作は次の通りである。入力信号10がHigh_Threshold4と交差してそれよりも高い値になる前に、図４のFull_High_Transition信号45に対応する負のラントフリップフロップ740のデータ入力信号Q721が低レベルになる。負のラントフリップフロップ740に関するデータ入力信号Q711が依然として低レベルで表明解除されている場合には、Low_Threshold2よりも低い値からHigh_Threshold4よりも高い値への入力信号10の完全遷移によって、クロック入力N_CLK742にアップエッジが生じる。これにより、負のラントフリップフロップ740が、その出力744においてNegative_Runt信号745を低レベルに保持することになる。また、入力信号10の完全低−高遷移により、出力信号P711が低レベルで表明解除され、図４のFull_High_Transition信号45に対応する出力信号Q711が高レベルで表明されるが、これは、クロック入力N_CLK742のアップエッジ後に限られ、従って、低レベルのデータ入力信号Q721が負のラントフリップフロップの出力744までクロックされた後に限られる。入力信号10がHigh_Threshold4よりも高い値からHigh_Threshold4よりも低い値へと引き続き遷移することにより、クロック入力N_CLK742にダウンエッジが生じる。
【００５５】
負の遷移が検出されない（即ち、入力信号10がLow_Threshold2よりも高い値からLow_Threshold2よりも低い値への真の低レベル遷移が行なわれない）場合には、低電圧しきい値コンパレータの非反転出力信号L_thr605が高レベルを維持し、従って、Ｓ−Ｒフリップフロップの出力信号Q721が高レベルで表明された状態を維持することになる。次いで、正の遷移が生じる（即ち、入力信号10が交差してHigh_Threshold4よりも低い値からHigh_Threshold4よりも高い値に戻る）と、クロック入力N_CLK742にアップエッジが生じ、このため、負のラントフリップフロップ740が高レベルで表明されたデータ入力信号Q721をラッチして、負のラント障害が検出されたことを示す高レベルのNegative_Runt信号745が負のラントフリップフロップ740の出力744に現れるようになる。
【００５６】
一方、正の遷移が検出されず、代わりに、入力信号10がLow_Threshold2よりも高い値からLow_Threshold2よりも低い値へと負の遷移を行う場合には、低電圧しきい値コンパレータの非反転出力信号L_thr605が低レベルになって、Ｓ−Ｒフリップフロップの出力信号Q721が低レベルで表明解除され、図４のFull_Low_Transitin信号46に対応する出力信号P711が高レベルで表明される。Full_Low_Transitin信号46の検出により、回路の正のラント検出部分に制御が渡される。
【００５７】
２．正のラントの検出
正のラント障害を検出するための動作は次の通りである。入力信号10が交差してLow_Threshold2よりも低い値になる前に、データ入力信号P711（図４のFull_Low_Transition信号46に対応する）が低レベルになる。正のラントフリップフロップ730に関するデータ入力信号P711が依然として低レベルで表明解除されている場合には、High_Threshold4よりも高い値からLow_Threshold2よりも低い値への入力信号10の完全遷移により、クロック入力P_CLK732にアップエッジが生じる。これにより、正のラントフリップフロップ730が、正のラントフリップフロップの出力734においてPositive_Runt信号735を低レベルに保持する。また、入力信号10の完全高−低遷移により、出力信号Q721が低レベルで表明解除され、図４のFull_Low_Transition信号46に対応する出力信号P711が高レベルで表明されるが、これは、クロック入力P_CLK732のアップエッジ後に限られ、従って、低レベルのデータ入力信号P711が正のラントフリップフロップの出力734までクロックされた後に限られる。入力信号10がLow_Threshold2よりも低い値からLow_Threshold2よりも高い値へ引き続き遷移することにより、クロック入力P_CLK732にダウンエッジが生じる。
【００５８】
正の遷移が検出されない（即ち、入力信号10がHigh_Threshold4よりも低い値からHigh_Threshold4よりも高い値へと遷移しない）場合には、高電圧しきい値コンパレータの反転出力信号H_thr'は低レベルで表明されず、従って、Ｓ−Ｒフリップフロップの出力信号P711は高レベルに維持される。次いで負の遷移が生じる（即ち、入力信号10が交差してLow_Threshold2よりも高い値からLow_Threshold2よりも低い値に戻る）と、クロック入力P_CLK732にアップエッジが生じて、正のラントフリップフロップ730が高レベルで表明されたデータ入力信号P711をラッチし、その結果として、正のラント障害が検出されたことを示す高レベルのPositive_Runt信号735が正のラントフリップフロップ730の出力734に生じることになる。
【００５９】
一方、負の遷移が検出されず、代わりに、入力信号10がHigh_Threshold4よりも低い値からHigh_Threshold4よりも高い値への正の遷移を行う場合には、高電圧しきい値コンパレータの反転出力信号H_thr'603が低レベルになって、Ｓ−Ｒフリップフロップの出力信号P711が低レベルになり、図４のFull_High_Transitin信号45に対応する出力信号Q721が高レベルで表明される。次いで、回路の負のラント検出部分に制御が渡される。
【００６０】
３．入力信号の初期条件
図９は、当初に浮動状態にあり続いて遷移してHigh_Threshold4よりも高い値になる代替的な入力信号に応答する、図７のラント障害検出器700の動作を示すタイミングチャートである。入力信号10がHigh_Threshold4よりも高い値へと交差する前に、図４のFull_High_Transition信号45に対応する負のラントフリップフロップ740のデータ入力信号Q721は、入力信号10の浮動中にそれが何れの状態に帰着するかに依存して高レベル又は低レベルになる。入力信号10が遷移してHigh_Threshold4よりも高い値になると、クロック入力N_CLK742にアップエッジが生じる。負のラントフリップフロップ740に関するデータ入力信号Q711が低レベルである場合、負のラントフリップフロップ740は負のラントフリップフロップの出力744においてNegative_Runt信号745を低レベルに保持し、このため、負のラントは後続の回路要素に伝わらなくなる。一方、負のラントフリップフロップ740のデータ入力741において受信されたFull_High_Transition信号Q711が、高レベルである場合には、負のラントが実際には生じなかった場合であっても、クロック入力N_CLK742のアップエッジによって、Negative_Runt信号745が負のラントフリップフロップの出力744において有効（高レベル）になる。この初期時に生じる「擬似」Negative_Runt信号745は、後述のように、Negative_Runt信号745をイネーブル信号N_en746（初期化後にのみ有効になる）と共にＡＮＤゲート760を介して供給することにより、無視することが可能となる。入力信号10が遷移してHigh_Thresholdよりも高い値になると、フリップフロップ出力信号P711,Q721が決定する。詳細には、入力信号10が遷移してHigh_Threshold4よりも高い値になると、Full_Low_Transition信号P711が低レベルで表明解除され、Full_High_Transition信号Q721が高レベルで表明されるが、これは、クロック入力N_CLK742におけるアップエッジ後に限られ、従って、未決定のデータ入力信号Q721が負のラントフリップフロップの出力744までクロックされた後に限られる。これに続き入力信号10がHigh_Threshold4よりも高い値からHigh_Threshold4よりも低い値に遷移すると、クロック入力N_CLK742にダウンエッジが生じることになる。次いで動作は図８に関連して前述したように続行される。従って、Full_High_Transition信号Q721が有効であるため、ラント障害検出器700は負のラント障害を探すことになる。
【００６１】
従って、図９に示すように、Full_High_Transition信号Q721は、入力信号の完全高−低遷移が検出される（即ち、Full_Low_Transition信号P711が高レベルになる）まで有効のままとなる。図９において、入力信号10は、Low_Threshold2と交差してLow_Threshold2よりも低い値になることなくHigh_Threshold4と交差してHigh_Threshold4よりも低い値からHigh_Threshold4よりも高い値に戻る。従って、正の遷移が生じてクロック入力N_CLK742にアップエッジが生じる場合には、Full_High_Transition信号Q721は有効のままとなる。従って、負のラントフリップフロップ740は、高レベルで表明されたデータ入力信号Q721をクロックし、これにより、負のラントフリップフロップの出力744に高レベルのNegative_Runt信号745が生じて、負のラント障害が検出されたことが示される。
【００６２】
図１０は、代替的な入力信号に応答する図７のラント障害検出器700の動作を示すタイミングチャートであり、その代替的な入力信号は、当初に浮動状態にあり、次いでLow_Threshold2よりも低い値へと遷移するものである。入力信号10がLow_Threshold2と交差してそれよりも低い値になる前に、図４のFull_Low_Transitin信号46に対応する正のラントフリップフロップ730のデータ入力信号P711は、浮動中にどちらの状態に帰着するかに依存して高レベル又は低レベルとなる。入力信号10がLow_Threshold2よりも低い値へと遷移すると、クロック入力P_CLK732にアップエッジが生じる。正のラントフリップフロップ730に関するデータ入力信号P７11が低レベルの場合、正のラントフリップフロップ730は、正のラントフリップフロップの出力734においてPositive_Runt信号735を低レベルに保持し、このため、正のラントは後続の回路要素に伝えられない。一方、正のラントフリップフロップ730のデータ入力731において受信されたFull_Low_Transition信号P711が高レベルになった場合には、正のラントが実際には生じなかった場合であっても、クロック入力P_CLK732のアップエッジによって、Positive_Runt信号735が正のラントフリップフロップの出力734において有効（高レベル）になる。この初期化時に生じる「擬似」Positive_Runt信号735は、後述のように、Positive_Runt信号735をイネーブル信号N_en736（初期化後にのみ有効になる）と共にＡＮＤゲート750を介して供給することによって、無視することが可能になる。入力信号10がLow_Threshold2よりも低い値へと遷移すると、フリップフロップの出力信号P711,Q721が決定する。詳細には、入力信号10がLow_Threshold2よりも低い値へと遷移すると、Full_High_Transition信号Q721が低レベルで表明解除され、Full_Low_Transition信号P711が高レベルで表明されるが、これは、クロック入力P_CLK732におけるアップエッジの後に限られ、従って、未決定のデータ入力信号P711が正のラントフリップフロップの出力734までクロックされた後に限られる。続いて、入力信号10がLow_Threshold2よりも低い値からLow_Threshold2よりも高い値に遷移すると、クロック入力P_CLK732にダウンエッジが生じる。次いで動作は図８に関連して前述したように続行される。従って、Full_Low_Transition信号P711が有効であるため、ラント障害検出器700は正のラント障害を探すことになる。
【００６３】
従って、図１０に示すように、Full_LOW_Transition信号P711は、入力信号の完全低−高遷移が検出される（即ち、Full_High_Transition信号Q721が高レベルになる）まで、有効のままとなる。図１０において、入力信号10は、High_Threshold4と交差してそれよりも高い値になることなく、Low_Threshold2よりも高い値からLow_Threshold2よりも低い値に戻る。従って、負の遷移が生じてクロック入力P_CLK732にアップエッジが生じる場合には、Full_Low_Transition信号P711は有効のままとなる。従って、正のラントフリップフロップ730は、高レベルで表明されたデータ入力信号P711をクロックし、これにより、正のラントフリップフロップの出力734に高レベルのPositive_Runt信号735が生じ、正のラント障害が検出されたことが示される。
【００６４】
４．ラント障害の伝達
図７のラント障害検出器700の好適実施例にも示されているように、一対のイネーブルゲート、即ち正のイネーブルゲート750及び負のイネーブルゲート760は、「正」と「負」のラント信号の一方又は両方の伝達のマスクを行うことを可能にするために設けられている。正のラントイネーブルゲート750は、正のラントイネーブル信号P_en736と共に正のラントフリップフロップ730からのPositive_Runt信号735を受信する。正のラントイネーブル信号P_en736が有効（高レベル）の場合、「正」のラント障害の検出を伝達することが可能になり、また、正のラントイネーブル信号P_en736が無効（低レベル）の場合には、「正」のラント障害の検出を伝達することができなくなる。同様に、負のラントイネーブルゲート760は、負のラントイネーブル信号N_en746と共に負のラントフリップフロップ740からのNegative_Runt信号745を受信する。負のラントイネーブル信号N_en746が有効（高レベル）の場合には、「負」のラント障害の検出を伝達することが可能になり、負のラントイネーブル信号N_en746が無効（低レベル）の場合には、「負」のラント障害の検出を伝達することができなくなる。従って、正及び負のラントイネーブルゲート750,760は、事実上は、検出されたラント障害の伝達のマスクを行うスイッチの働きをする。
【００６５】
「正」及び「負」の両方のラントパルスを同時に検出できるようにするために、好適実施例では、Positive_Runt信号735及びNegative_Runt信号745は、随意選択可能な正及び負のラントイネーブルゲート750,760をそれぞれ通った後に、ＯＲゲート770によってＯＲ演算がなされる。
【００６６】
５．多数のラント障害検出
図７に示すラント障害検出器700の好適実施例に対する別の随意選択可能な機能強化として、正及び負のラントフリップフロップ出力734,744、ＡＮＤゲート出力751,761、又はＯＲゲート770の出力775と、正及び負のラントフリップフロップ730,740のフリップフロップリセット入力733,743との間にそれぞれ接続される、正及び負のフィードバックバッファ752,762を追加することが挙げられる。かかるフィードバック機構は、検出されたラント障害が伝達された後に正及び負のラントフリップフロップ730,740をリセットすることにより、正又は負のラント障害が検出された際にその正又は負のラント障害を絶えず知らせることを可能にする働きをするものである。
【００６７】
図１１は、多数の正のラントを伴う入力信号に応答する図７のラント障害検出器700の動作を示すタイミングチャートである。同図に示すように、入力信号10がLow_Threshold2よりも低い値の場合、正のラントフリップフロップ730のデータ入力Full_Low_Transition信号P711とNegative_Transiton P_CLK信号とが両方とも高レベルになる。次いで、入力信号がLow_Threshold2よりも高い値へと遷移すると、Negative_Transiton P_CLK信号が降下する。Full_Low_Transition信号P711が有効であるため、ラント障害検出器700は正のラント障害を探すことになる。入力信号が、High_Threshold4と交差してそれよりも高い値になることなくLow_Transition2よりも低い値へと遷移することによって生じるP_CLK732(負の遷移信号606）のアップエッジの検出は、正のラント障害が発生したことを示すものであり、従って、Positive_Runt信号735は、P_CLKのアップエッジによって有効（高レベル）になる。正のラントフリップフロップ出力734、ＡＮＤゲート750の出力、又はＯＲゲート770の出力と、正のラントフリップフロップのリセット入力733との間に接続された正のフィードバックバッファ752によって、図１１に示すように、正のラントの検出を知らせた直後にPositive_Runt信号735をリセット（低レベルに）することが可能になる。次いで、入力信号がLow_Thresholdよりも高い値に遷移すると、P_CLKにダウンエッジが生じることになる。Full_Low_Transition信号P711は、完全低−高遷移（有効なFull_High_Transitionにより示される）が検出されるまで有効のままとなる。従って、後続の遷移でLow_Threshold2よりも低い値に戻ると、P_CLK732に別のアップエッジが生じ、その結果、別の有効な（高レベルの）Positive_Runt信号735が生じる。有効な（高レベルの）Full_High_Transition信号Q721によって、Full_Low_Transitin信号P711が無効（低レベル）になるまで、多数の正のラントが生じた際にそれらを検出し、上述の動作が続行される。次いで、ラント障害検出器700は負のラントを探し始め、Full_Low_Transitin信号P711が再び有効になるまでこれを続行する。多数の負のラントもまた同様にして検出される。
【００６８】
ｂ．第２実施例
図１２は、本発明によるラント障害検出器の代替実施例の全体を1200で示したものである。同図に示すように、ラント障害検出器1200は、正のラント検出回路1210及び／又は負のラント検出回路1250を備えている。
【００６９】
負のラント検出回路1250は、電圧源に結合された（即ち高レベルに拘束された）データ入力1261と、図６のしきい値コンパレータによって導出されるH_thr'信号603を受信するように接続されたクロック入力1262と、リセット入力1263と、出力1264とを有する第１のフリップフロップ1260を備えている。負のラント検出回路1250はまた、フリップフロップ1260の出力1264に接続されたデータ入力1271と、H_thr'信号603を反転したもの（即ち正の遷移信号602）を受信するように接続されたクロック入力1272と、リセット入力1273と、負のラント信号N_RUNTが生じる出力1274とを備えた第２のフリップフロップ1270を備えている。第１及び第２のフリップフロップ1260,1270のそれぞれのリセット入力1263,1273は、図６のしきい値コンパレータにより導出される負の遷移信号606にそれぞれ接続される。
【００７０】
負のラント検出回路1250に対する随意選択の機能強化として、第２のフリップフロップ1270の出力1274とＯＲゲート1280の入力の一方との間に接続されたフィードバックバッファ1285の追加が挙げられる。ＯＲゲート1280はまた、負の遷移信号606を第２の入力として受信するように接続されており、その出力は第１及び第２のフリップフロップ1260,1270のそれぞれのリセット入力1263,1273にそれぞれ接続されている。負のラント障害が伝達された後、フィードバックバッファ1285及びＯＲゲート1280により負のラント検出回路1250がリセットされる。この機能によって、正のラント障害回路1210に関して後述するように、リセットされるのを待つ必要なく負のラント障害を絶えず検出することが可能になる。
【００７１】
正のラント検出回路1210は、電圧源に接続された（即ち高レベルに拘束された）データ入力1221と、図６のしきい値コンパレータにより導出されるL_thr信号605を受信するように接続されたクロック入力1222と、リセット入力1223と、出力1224とを有する第１のフリップフロップ1220を備えている。正のラント検出回路1210はまた、フリップフロップ1220の出力1224に接続されたデータ入力1231と、L_thr信号605を反転したもの（即ち負の遷移信号606）を受信するように接続されたクロック入力1232と、リセット入力1233と、正のラント信号P_RUNTが生じる出力1234とを有する第２のフリップフロップ1230を備えている。第１及び第２のフリップフロップ1220,1230のそれぞれのリセット入力1223,1223は、図６のしきい値コンパレータにより導出される正の遷移信号602にそれぞれ接続される。
【００７２】
正のラント検出回路1210に対する随意選択の機能強化として、第２のフリップフロップ1230の出力1234とＯＲゲート1240の入力の一方との間に接続されたフィードバックバッファ1245の追加が挙げられる。ＯＲゲート1240はまた、正の遷移信号602を第２の入力として受信するように接続され、その出力は第１及び第２のフリップフロップ1220,1230のそれぞれのリセット入力1223,1233にそれぞれ接続されている。正のラント障害が伝達された後、フィードバックバッファ1245及びＯＲゲート1240によって正のラント検出回路1210がリセットされる。この機能により、リセットされるのを待つ必要なく正のラント障害を絶えず検出することが可能になる（該回路がリセットされるのを待たなければならない場合、第１の正のラントパルスが検出された時点と回路がリセットされた時点との間に生じた正のラントパルスは検出されないことになる）。
【００７３】
図１３は、図１２に示すラント障害検出器1200の動作を示すタイミングチャートである。同１３に関連して図１２に示すように、図５の完全遷移検出器520が正及び負のラント検出回路1210,1250においてそれぞれ第１のフリップフロップ1220,1260により実施され、図５のラント障害検出器530が正及び負のラント検出回路1210,1250における第２のフリップフロップ1230,1270によりそれぞれ実施されている。
【００７４】
１．負のラント検出
図１２及び図１３に示すように、負のラント障害は下記のように検出される。最初に入力信号がLow_Threshold2よりも低い値であると仮定すると、負の遷移信号606が高レベルになり、負のラント検出回路1250の第１のフリップフロップ1260がリセットされる。その結果、第１のフリップフロップの出力1264に低レベル信号（以下ではFull_High_Transition信号1265）が生じることになる。
【００７５】
入力信号が遷移してLow_Threshold2よりも高い値になると、負の遷移信号606が低レベルになり、第１のフリップフロップ1260のリセットが解除される。従って、第１のフリップフロップ1260は、クロック入力信号H_thr'603の次のアップエッジでデータ入力1261をクロックする。クロック入力信号H_thr'603の次のアップエッジは、入力信号がHigh_Threshold4と交差してそれよりも低い値になる場合にのみ生じることになる（入力信号が当初にHigh_Threshold4よりも高い値で開始する場合、又は当初に浮動状態であり次いで遷移してHigh_Threshold4よりも高い値になる場合には、負の遷移信号が低レベルになるので、第１のフリップフロップ1260はリセットされない、という点に留意されたい。しかし、クロック入力信号H_thr'603も当初は高レベルであるので、Full_High_Transition信号1265はクロック入力信号H_thr'603の後続のアップエッジでしか高レベルにはならない）。従って、図１３に示すように、図１２の実施例におけるFull_High_Transition信号1265は、(1)入力信号が当初にHigh_Threshold4よりも高い値であり、次いでHigh_Threshold4と交差してそれよりも低い値になる場合、(2)入力信号が当初に浮動状態であり、次いでHigh_Threshold4と交差してそれよりも高い値になり、次いでHigh_Threshold4と交差してそれよりも低い値になる場合、又は、(3)入力信号がLow_Threshold2よりも低い値からHigh_Threshold4よりも高い値に完全に遷移し、次いでHigh_Threshold4よりも低い値に戻る場合を示すものとなる。
【００７６】
Full_High_Transition信号1265が高レベルになると、そのFull_High_Transition信号1265が低レベルになる前に後続の正の遷移信号が検出された場合に、負のラント障害が検出されることになる。従って、図１２に示すように、図５のラント障害検出装置530は、負のラント検出回路1250において、第２のフリップフロップ1270によって実施される。この第２のフリップフロップ1270のデータ入力1271は、Full_High_Transition信号1265を受信する。このFull_High_Transition信号1265が正の遷移信号602のアップエッジの際に高レベルの場合に、負のラント障害信号N_RUNTが検出される。
【００７７】
２．正のラント検出
また、図１２及び図１３に示すように、正のラント障害は次のように検出される。最初に入力信号がHigh_Threshold4よりも高い値であると仮定すると、正の遷移信号602は高レベルになり、正のラント検出回路1210の第１のフリップフロップ1220がリセットされる。その結果、第１のフリップフロップの出力1224に低レベル信号（以下ではFull_Low_Transition信号1225）が生じることになる。
【００７８】
入力信号が遷移してHigh_Threshold4よりも低い値になると、正の遷移信号602が低レベルになり、第１のフリップフロップ1220のリセットが解除される。従って、第１のフリップフロップ1220は、クロック入力信号L_thr605の次のアップエッジでデータ入力1221をクロックする。クロック入力信号L_thr605の次のアップエッジは、入力信号が交差してLow_Threshold2よりも高い値になる場合にのみ生じることになる（入力信号が当初にLow_Threshold2よりも低い値で開始する場合、又は当初に浮動状態であり次いで遷移してLow_Threshold2よりも低い値になる場合には、正の遷移信号602が低レベルになるので、第１のフリップフロップ1220はリセットされない、という点に留意されたい。しかし、クロック入力信号L_thr605も当初は高レベルになるので、Full_Low_Transition信号1225は、クロック入力信号L_thr605の後続のアップエッジでしか高レベルにはならない）。従って、図１３に示すように、図１２の実施例におけるFull_Low_Transition信号1225は、(1)入力信号が当初にLow_Threshold2よりも低い値であり、次いでLow_Threshold2と交差してそれよりも高い値になる場合、(2)入力信号が当初に浮動状態にあり、次いでLow_Threshold2と交差してそれよりも低い値になり、次いでLow_Threshold2と交差してそれよりも高い値に戻る場合、又は(3)入力信号がHigh_Threshold4よりも高い値からLow_Threshold2よりも低い値に完全に遷移し、次いでLow_Threshold2よりも高い値に戻る場合を示すものとなる。
【００７９】
Full_Low_Transition信号1225が高レベルになると、そのFull_Low_Transition信号1225が低レベルになる前に後続の負の遷移信号が検出された場合に、正のラント障害が検出されることになる。従って、図１２に示すように、図５のラント障害検出装置530は、正のラント検出回路1210において、第２のフリップフロップ1230により実施される。この第２のフリップフロップ1230のデータ入力1231は、Full_Low_Transition信号1225を受信する。負の遷移信号606のアップエッジの際にFull_Low_Transition信号1225が高レベルの場合に、正のラント障害信号P_RUNTが検出される。
【００８０】
図１３のタイミングチャートに示すように、それぞれのフィードバックバッファ1245,1285は、それぞれの正又は負のラント障害が検出された後に、それぞれの正のラント検出回路1210及び負のラント検出回路1250をリセットする働きをする。これにより、正及び負のラント障害を絶えず監視することが可能になる。
【００８１】
以上の詳細な説明に基づき、本発明は、入力信号による高電圧しきい値及び低電圧しきい値の交差の検出のみに基づいて入力信号における正及び負のラントパルスを同時に検出する有用なラント障害検出器を提供するものとなる。
【００８２】
本発明の例証となる現時点での好適実施例について詳述してきたが、本発明の思想は、別様に種々に実施し採用することが可能なものであり、特許請求の範囲に係る本発明は、先行技術によって制限が加えられる場合を除き、かかる変更を含むものであると解釈されることを意図したものである。
【００８３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
【００８４】
１．入力信号、第１の電圧しきい値、及び第２の電圧しきい値に応答して、前記入力信号が前記第１の電圧しきい値を横切って前記第２の電圧しきい値から離れる第１の方向に遷移する場合に第１の遷移信号を生成し、前記入力信号が前記第２の電圧しきい値を横切って前記第１の方向と逆の第２の方向に遷移する場合に第２の遷移信号を生成する、しきい値コンパレータと、
前記第１の遷移信号及び前記第２の遷移信号に応答して、前記入力信号が前記第１の方向に前記第２の電圧しきい値を横切り次いで前記第１の電圧しきい値を横切る前記入力信号の完全な遷移を検出した場合に第１の完全遷移信号を生成する、完全遷移検出器と、
前記第１の完全遷移信号及び前記第１の遷移信号に応答して、前記第１の完全遷移信号を検出し次いで前記第２の遷移信号の検出をはさむことなく前記第１の遷移信号を検出した場合にラント障害信号を生成する、ラント検出器と
を備えていることを特徴とする、ラント障害検出器。
【００８５】
２．前記しきい値コンパレータが、
前記入力信号及び前記第１の電圧しきい値を受信するように接続され、前記入力信号が前記第１の方向に前記第１の電圧しきい値を横切って遷移した場合に前記第１の遷移信号を生成する、第１のしきい値コンパレータと、
前記入力信号及び前記第２の電圧しきい値を受信するように接続され、前記入力信号が前記第２の方向に前記第２の電圧しきい値を横切って遷移した場合に前記第２の遷移信号を生成する、第２のしきい値コンパレータと
からなる、前項１に記載のラント障害検出器。
【００８６】
３．前記完全遷移検出器が、前記第１の遷移信号を受信するためのセット入力と、前記第２の遷移信号を受信するためのリセット入力と、前記第１の完全遷移信号を生成する第１のＳ−Ｒフリップフロップ出力とを有するＳ−Ｒフリップフロップを更に備えている、前項１又は前項２に記載のラント障害検出器。
【００８７】
４．完全遷移検出器が、電源に接続された第１のデータ入力と、前記第１の遷移信号を受信するように接続された第１のクロック入力と、前記第２の遷移信号を受信するように接続されたリセット入力と、前記第１の完全遷移信号を生成する第１のフリップフロップ出力とを有する第１のＤ−フリップフロップを更に備えている、前項１ないし前項３の何れかに記載のラント障害検出器。
【００８８】
５．前記第１の完全遷移信号を第１のデータ入力で受信すると共に前記第１の遷移信号を第１のクロック入力で受信するように接続され、前記第１の完全遷移信号を検出し次いで前記第２の遷移信号をはさむことなく前記第１の遷移信号を検出した場合に第１のラント障害信号を生成する、第１のＤ−フリップフロップを備えている、前項１ないし前項４の何れかに記載のラント障害検出器。
【００８９】
６．前記第２の方向に前記第１の電圧しきい値を横切り次いで前記第２の電圧しきい値横切る前記入力信号の完全遷移を検出した場合に前記完全遷移検出器が更に第２の完全遷移信号を生成し、前記ラント検出器が、前記第２の完全遷移信号及び前記第２の遷移信号に応答して、前記第２の完全遷移信号を検出し次いで前記第１の遷移信号の検出をはさむことなく前記第２の遷移信号を検出した場合にラント障害信号を生成する、前項１ないし前項５の何れかに記載のラント障害検出器。
【００９０】
７．前記完全遷移検出器が、電源に接続された第２のデータ入力と、前記第２の遷移信号を受信するように接続された第２のクロック入力と、前記第１の遷移信号を受信するように接続された第２のリセット入力と、前記第２の完全遷移信号を生成する第２のフリップフロップ出力とを有する第２のＤ−フリップフロップを更に備えている、前項１ないし前項６の何れかに記載のラント障害検出器。
【００９１】
８．前記第２の完全遷移信号を第２のラントデータ入力で受信し、前記第２の遷移信号を第２のラントクロック入力で受信するように接続され、前記第２の完全遷移信号を検出し次いで第１の遷移信号をはさむことなく第２の遷移信号を検出した場合に第２のラント障害信号を生成する、第２のＤ−フリップフロップを更に備えている、前項１ないし前項７の何れかに記載のラント障害検出器。
【００９２】
９．前記第１のラント障害信号及び前記第２のラント障害信号の一方又は両方を検出した場合にラント障害信号を生成する信号結合手段を更に備えている、前項１ないし前項８の何れかに記載のラント障害検出器。
【００９３】
１０．前記信号結合手段がＯＲゲートからなる、前項１ないし前項９の何れかに記載のラント障害検出器。
【図面の簡単な説明】
【図１】高電圧しきい値と、低電圧しきい値と、これらの電圧に関してディジタル回路によりも認識される電圧レベルとの間のディジタル回路における関係を示す説明図である。
【図２】有効信号遷移と負のラント障害を結果的に生じさせることになる無効信号遷移との両方の特性を示す典型的なディジタル信号のタイミングチャートである。
【図３】有効信号遷移と正のラント障害を結果的に生じさせることになる無効信号遷移との両方の特性を示す典型的なディジタル信号のタイミングチャートである。
【図４】本発明のラント障害検出器の好適実施例の動作を示すフローチャートである。
【図５】本発明によるラント障害検出器を示すブロック図である。
【図６】本発明に従ってしきい値の交差を検出するしきい値弁別器の概要を示す回路図である。
【図７】本発明のラント障害検出器の好適実施例の概要を示す回路図である。
【図８】図７に示すラント障害検出器の好適実施例の動作を示すタイミングチャートである。
【図９】代替的な入力信号に応答する、図７に示すラント障害検出器の好適実施例の動作を示すタイミングチャートである。
【図１０】別の代替的な入力信号に応答する、図７に示すラント障害検出器の好適実施例の動作を示すタイミングチャートである。
【図１１】多数のラント障害を検出する場合における図７に示すラント障害検出器の好適実施例の動作を示すタイミングチャートである。
【図１２】本発明のラント障害検出器の代替的な好適実施例の概要を示す回路図である。
【図１３】図１２に示すラント障害検出器の好適実施例の動作を示すタイミングチャートである。
【符号の説明】
500    ラント障害検出器
502    入力信号
504    第１の電圧しきい値
506    第２の電圧しきい値
508    第１の遷移信号
509    第２の遷移信号
510    しきい値コンパレータ
520    完全遷移検出器
528    第１の完全遷移信号
529    第２の完全遷移信号
530    ラント障害検出装置
535    ラント障害信号
【図１】
0003806748.tif 000002
【図２】
0003806748.tif 000003
【図３】
0003806748.tif 000004
【図４】
0003806748.tif 000005
【図５】
0003806748.tif 000006
【図６】
0003806748.tif 000007
【図７】
0003806748.tif 000008
【図８】
0003806748.tif 000009
【図９】
0003806748.tif 000010
【図１０】
0003806748.tif 000011
【図１１】
0003806748.tif 000012
【図１２】
0003806748.tif 000013
【図１３】
0003806748.tif 000014