(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置され、ソース領域及びドレイン領域が形成された活性層と、ゲート絶縁膜と、ゲート電極と、前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記ソース領域に接続されたソース電極と、前記第１の層間絶縁膜上に形成され、前記ドレイン領域に接続されたドレイン電極をそれぞれ有する複数の画素ＴＦＴと、
前記複数の画素ＴＦＴ上に形成された平坦化膜と、
前記平坦化膜上に形成され、第１開口部を有する第１透明導電膜と、
前記第１透明導電膜を覆い、且つ前記第１開口部よりも内側に第２開口部を有する容量用絶縁膜と、
前記第２開口部を覆い、且つ前記複数の画素ＴＦＴの各々の上方にパターン形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜及び前記容量用絶縁膜に接して形成され、前記平坦化膜及び前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン電極に接続された第２透明導電膜と、
前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造からなる保持容量と、
を有し、
前記第２の層間絶縁膜は、前記保持容量が形成される領域では除去されていることを特徴とする半導体装置。
【請求項２】
マトリクス状に配置され、ソース領域及びドレイン領域が形成された活性層と、ゲート絶縁膜と、ゲート電極と、前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記ソース領域に接続されたソース電極と、前記第１の層間絶縁膜上に形成され、前記ドレイン領域に接続されたドレイン電極をそれぞれ有する複数の画素ＴＦＴと、
前記複数の画素ＴＦＴ上に形成された平坦化膜と、
前記平坦化膜上に形成され、第１開口部を有する第１透明導電膜と、
前記第１透明導電膜を覆い、且つ前記第１開口部よりも内側に第２開口部を有する容量用絶縁膜と、
前記第２開口部を覆い、且つ前記複数の画素ＴＦＴの各々の上方にパターン形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜及び前記容量用絶縁膜に接して形成され、前記平坦化膜及び前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン電極に接続された第２透明導電膜と、
前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造からなる保持容量と、
を有し、
前記第１透明導電膜は前記第２透明導電膜と同一の材料で形成されたパッド電極を介して接地されており、
前記第２の層間絶縁膜は、前記保持容量が形成される領域では除去されていることを特徴とする半導体装置。
【請求項３】
マトリクス状に配置され、ソース領域及びドレイン領域が形成された活性層と、ゲート絶縁膜と、ゲート電極と、前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記ソース領域に接続されたソース電極と、前記第１の層間絶縁膜上に形成され、前記ドレイン領域に接続されたドレイン電極をそれぞれ有する複数の画素ＴＦＴと、
前記複数の画素ＴＦＴ上に形成され、落とし込み部を有する平坦化膜と、
前記平坦化膜上に形成され、第１開口部を有する第１透明導電膜と、
前記第１透明導電膜を覆い、且つ前記第１開口部よりも内側に第２開口部を有する容量用絶縁膜と、
前記第２開口部を覆い、前記落とし込み部中に形成され、且つ前記複数の画素ＴＦＴの各々の上方にパターン形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜及び前記容量用絶縁膜に接して形成され、前記落とし込み部中の前記第２の層間絶縁膜に形成されたコンタクトホールを介して、前記ドレイン電極に接続された第２透明導電膜と、
前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造からなる保持容量と、
を有し、
前記平坦化膜は、前記ドレイン電極上では除去されており、
前記落とし込み部の開口幅と、前記第２開口部の開口幅は同一であり、
前記第２の層間絶縁膜は、前記保持容量が形成される領域では除去されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記平坦化膜は、樹脂材料からなることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記第２の層間絶縁膜は、樹脂材料からなることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか１項において、
前記第２の層間絶縁膜は、遮光性を有する樹脂材料若しくは遮光性を有する樹脂材料と透明樹脂材料との積層構造からなることを特徴とする半導体装置。
【請求項７】
基板上に下地膜を形成し、
前記下地膜上に活性層を形成し、
前記活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記活性層に不純物イオンを添加して、前記活性層中にソース領域及びドレイン領域を形成し、
前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に、第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上に、前記ソース領域と接続されるソース電極を形成し、
前記第１の層間絶縁膜上に、前記ドレイン領域と接続されるドレイン電極を形成することにより、
マトリクス状に複数の画素ＴＦＴを形成する工程と、
前記複数の画素ＴＦＴ上に平坦化膜を形成する工程と、
前記平坦化膜上に第１透明導電膜を形成し、前記第１透明導電膜に第１開口部を形成する工程と、
前記第１透明導電膜を覆うように容量用絶縁膜を形成し、前記容量用絶縁膜の一部を除去して、前記第１開口部よりも内側に第２開口部を形成する工程と、
前記第２開口部を覆う第２の層間絶縁膜を形成する工程と、
保持容量が形成される領域の前記第２の層間絶縁膜を除去して、前記複数の画素ＴＦＴのそれぞれの上方にパターン形成する工程と、
前記パターン形成された第２の層間絶縁膜及び前記平坦化膜に、前記ドレイン電極に達するコンタクトホールを形成する工程と、
前記容量用絶縁膜上に、前記コンタクトホールを介して前記ドレイン電極に接続された第２透明導電膜を形成する工程と、
を有し、
前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造で前記保持容量が形成されることを特徴とする半導体装置の作製方法。
【請求項８】
基板上に下地膜を形成し、
前記下地膜上に活性層を形成し、
前記活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記活性層に不純物イオンを添加して、前記活性層中にソース領域及びドレイン領域を形成し、
前記活性層、前記ゲート絶縁膜及び前記ゲート電極上に、第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上に、前記ソース領域と接続されるソース電極を形成し、
前記第１の層間絶縁膜上に、前記ドレイン領域と接続されるドレイン電極を形成することにより、
マトリクス状に複数の画素ＴＦＴを形成する工程と、
前記複数の画素ＴＦＴ上に平坦化膜を形成する工程と、
前記平坦化膜上に第１透明導電膜を形成し、前記第１透明導電膜に第１開口部を形成する工程と、
前記第１透明導電膜を覆うように容量用絶縁膜を形成し、前記容量用絶縁膜の一部を除去して、前記第１開口部よりも内側に第２開口部を形成する工程と、
前記容量用絶縁膜をマスクとして前記平坦化膜の一部を除去して、前記ドレイン電極に達する落とし込み部を形成する工程と、
前記第２開口部及び前記落とし込み部を覆う第２の層間絶縁膜を形成する工程と、
保持容量が形成される領域の前記第２の層間絶縁膜を除去して、前記複数の画素ＴＦＴのそれぞれの上方にパターン形成する工程と、
前記落とし込み部中の前記パターン形成された第２の層間絶縁膜に、前記ドレイン電極に達するコンタクトホールを形成する工程と、
前記容量用絶縁膜上に、前記コンタクトホールを介して前記ドレイン電極に接続された第２透明導電膜を形成する工程と、
を有し、
前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造で前記保持容量が形成されることを特徴とする半導体装置の作製方法。
【請求項９】
請求項７又は請求項８において、
前記平坦化膜は、樹脂材料からなることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項７乃至請求項９のいずれか１項において、
前記第２の層間絶縁膜は、樹脂材料からなることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項７乃至請求項９のいずれか１項において、
前記第２の層間絶縁膜は、遮光性を有する樹脂材料若しくは遮光性を有する樹脂材料と透明樹脂材料との積層構造からなることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本願発明は液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置および電子機器は半導体装置である。
【０００２】
【従来の技術】
近年、ポリシリコン膜を利用した薄膜トランジスタ（以下、ＴＦＴと呼ぶ）で回路構成したアクティブマトリクス型液晶表示装置が注目されている。これはマトリクス状に配置された複数の画素によって液晶にかかる電界をマトリクス状に制御し、高精細な画像表示を実現するものである。
【０００３】
この様なアクティブマトリクス型液晶表示装置では、各画素毎に形成された画素電極と液晶を介して対向側に形成された対向電極とで容量（コンデンサ）を形成しているが、これだけでは容量が小さいため、通常はそれとは別に保持容量（Ｃｓとも呼ばれる）を形成して補っている。
【０００４】
保持容量の構造（Ｃｓ構造）は様々であるが、透過型液晶表示装置における開口率を考慮して二層の透明導電膜で絶縁膜を挟み込んだ構造が報告されている（特開平８−４３８５４号公報、特開平８−３０６９２６号公報）。
【０００５】
上記公報に記載されたＣｓ構造は、保持容量を構成する二組の電極を両方ともＩＴＯなどの透明導電膜とすることで、開口率を損ねることなく大きな容量を確保することができるとしている。従来の構造を図２に示す。
【０００６】
図２において、２０１が容量電極であり透明導電膜で形成されている。その上には保持容量の誘電体を兼ねた層間絶縁膜２０２が形成され、さらに画素電極２０３が形成される。
【０００７】
しかしながら、この様な構造では容量電極の端部（点線で囲まれた領域）２０４において層間絶縁膜２０２のカバレッジ不良が問題となりうる。即ち、誘電体としては薄い方が容量を稼げて好ましいのだが、薄いと容量電極２０１と画素電極２０３のショートが問題となる。そのため、層間絶縁膜としての機能を果たすにはある程度の膜厚を要求されるといったトレードオフの関係があった。
【０００８】
例えば、透明導電膜は金属膜よりも高抵抗となるため容量電極２０１の膜厚は電位分布を考えても 100〜200 ｎｍ程度が必要となる。従って、容量電極２０１を完全に被覆するには少なくとも 200ｎｍ以上の膜厚を有する絶縁膜が必要となる。ところが、容量の大きさは誘電体の膜厚に反比例するため、膜厚を厚くすることは大容量を確保する上で望ましいものではない。
【０００９】
以上の様に、二組の透明導電膜を絶縁膜で挟みこむことで開口率を損ねることなく保持容量の形成可能な面積を拡大することは可能となったが、未だに多くの問題点を有しているのが現状であった。
【００１０】
【発明が解決しようとする課題】
本願発明は上記問題点を解決するための技術であり、二組の透明導電膜を用いた保持容量を有する電気光学装置のさらなる改善を課題とする。そして、より高品質な半導体装置を提供することを課題する。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
マトリクス状に配置された複数の画素ＴＦＴと該複数の画素ＴＦＴの各々に接続された保持容量とを有する半導体装置であって、
第１開口部を有する第１透明導電膜と、
前記第１透明導電膜を覆い、且つ前記第１開口部よりも内側に第２開口部を有する容量用絶縁膜と、
前記第２開口部を覆い、且つ前記画素ＴＦＴの上方にパターン形成された層間絶縁膜と、
前記層間絶縁膜及び前記容量用絶縁膜に接して形成された第２透明導電膜と、を有し、  前記保持容量は前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造からなることを特徴とする。
【００１２】
また、他の発明の構成は、
マトリクス状に配置された複数の画素ＴＦＴと該複数の画素ＴＦＴの各々に接続された保持容量とを有する半導体装置であって、
第１開口部を有する第１透明導電膜と、
前記第１透明導電膜を覆い、且つ前記第１開口部よりも内側に第２開口部を有する容量用絶縁膜と、
前記第２開口部を覆い、且つ前記画素ＴＦＴの上方にパターン形成された層間絶縁膜と、
前記層間絶縁膜及び前記容量用絶縁膜に接して形成された第２透明導電膜と、前記第１透明導電膜、前記容量用絶縁膜及び前記第２透明導電膜を積層した構造からなる前記保持容量と、
を有し、
前記第１透明導電膜は前記第２透明導電膜で形成されたパッド電極を介して接地されていることを特徴とする。
【００１３】
上記構成において、前記層間絶縁膜は樹脂材料が好ましい。その様な樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）が挙げられる。さらに遮光性を有する樹脂材料（黒色顔料や金属元素を分散させた樹脂材料）若しくは遮光性を有する樹脂材料と透明樹脂材料との積層構造を層間絶縁膜とすることも好ましい。
【００１４】
以上の構成でなる本願発明ついて、以下に詳細に説明する。
【００１５】
【発明の実施の形態】
本願発明を利用した液晶表示装置の実施の形態について図１を用いて説明する。図１に示すのは、マトリクス状に配置された複数の画素と各画素の各々に設けられた保持容量を示す断面図である。
【００１６】
図１において、１０１は絶縁表面を有する基板であり、その上には公知の手段により形成された画素ＴＦＴ１０２が形成されている。この画素ＴＦＴ１０２を覆う様にして平坦化膜（第１層間絶縁膜）１０３を形成した。平坦化膜１０３はあらゆる絶縁膜を利用することができるが、高い平坦性を実現するにはポリイミド、アクリル又はＢＣＢ（ベンゾシクロブテン）等の樹脂材料を用いることが好ましい。
【００１７】
平坦化膜１０３上にはまず第１透明導電膜１０４を形成し、ドレイン電極１１０の上方に開口部（第１開口部）を形成した後、容量用絶縁膜１０５を形成した。第１透明導電膜１０４としては酸化スズやＩＴＯ（酸化インジウムスズ）などを用いれば良い。この第１透明導電膜１０４は保持容量の下部電極として機能する。
【００１８】
また、容量用絶縁膜１０５としては酸化シリコン、窒化シリコン、酸化窒化シリコン、タンタルオキサイド、アルミニウムオキサイド（アルミナ）などの透明な絶縁膜を用いた。この容量用絶縁膜１０５は保持容量の誘電体として機能し、画素内の全域に形成することになるので透過率の高い絶縁膜が好ましい。
【００１９】
なお、本願発明では保持容量の面積を大きく確保できる上、誘電体の膜厚を薄くすることができる（後述する）ので、さほど比誘電率の高い絶縁膜を必要としない。従って、透過率を高めることを最優先させて最適な絶縁膜を選択することができるので明るい画像表示が可能であった。
【００２０】
次に容量用絶縁膜１０５に開口部（第２開口部）１０６を形成した。これは後に画素電極とドレイン電極１１０とを接続させるための接続部（ドレイン接続部と呼ぶ）を確保するための開口部である。この開口部１０６は第１透明導電膜１０４に設けられた開口部（第１開口部）よりも内側に形成される。
【００２１】
そして、開口部１０６を覆う様にして比誘電率の低い絶縁膜１０７を形成して、この絶縁膜１０７をパターニングした。パターニング工程では保持容量の形成される部分及びドレイン接続部に形成された絶縁膜１０７のみを選択的に除去し、ドレイン接続部（開口部１０６）にコンタクトホールを形成すると共に容量用絶縁膜１０５を露出させた状態とした。即ち、画素ＴＦＴ１０２の上方にパターン形成されることになる。
【００２２】
この絶縁膜１０７としては樹脂材料を用いることが好ましい。樹脂材料としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。勿論、樹脂材料以外に珪素を含む絶縁膜（酸化シリコンや窒化シリコン等）を単独で用いることもできるし、珪素を含む絶縁膜と樹脂材料とを積層して用いることもできる。
【００２３】
その上に第２透明導電膜を成膜し、その第2透明導電膜をパターニングして画素電極１０８を形成した。この画素電極１０８は画素内において容量用絶縁膜１０５と接触させ、第１透明導電膜／容量用絶縁膜／第２透明導電膜でなる保持容量１０９を形成した。
【００２４】
また、画素電極１０８はＴＦＴ１０２のドレイン電極１１０と電気的に接続され、画素電極１０８に印加される電圧はＴＦＴ１０２で制御される。なお、図１では画素電極１０８がドレイン電極１１０と接続された構造を示しているが、画素電極１０８がＴＦＴ１０２の活性層と直接接続する様な構造でも良い。
【００２５】
また、図１に示す構造では液晶表示装置の対向基板側に設けられたブラックマスクでＴＦＴ１０２を完全に遮光する構成としている。これはＴＦＴ１０２の活性層に光が照射されることを防ぐためである。勿論、基板１０１とＴＦＴ１０２との間に遮光層を形成しておくといった構造も可能である。
【００２６】
以上の様な構成でなる本願発明の特徴は、容量用絶縁膜１０５（保持容量の誘電体）の膜厚を自由に調節することができる点にある。従来例で述べた構造ではカバレッジの問題から 200ｎｍ以上の膜厚を必要としたが、本願発明の構造では絶縁膜１０７によって第１透明導電膜１０４と画素電極１０８とが完全に絶縁分離されるので、10〜200ｎｍ（好ましくは50〜100ｎｍ）程度の厚さで形成することが可能であった。即ち、容量用絶縁膜１０５の膜厚を第１透明導電膜１０４の膜厚よりも薄くすることも可能となった。
【００２７】
膜厚の下限を10ｎｍとしたのは、これ以下では耐圧が弱く絶縁破壊を起こしやすくなるからである。また、これ以下では均一な膜厚を確保することが困難であることも理由に挙げられる。そういった理由を鑑みると、50〜100ｎｍ程度の膜厚が好ましいと言える。
【００２８】
また、基本的に容量用絶縁膜１０５の膜厚に上限はないが、膜厚が厚すぎると大容量の確保が難しくなる上、スループットが低下するため、ある程度の膜厚に抑える必要がある。そういった意味で、本出願人は 200ｎｍ（好ましくは 100ｎｍ）を上限と考えている。
【００２９】
この様に、保持容量の誘電体の膜厚を自由に設定できるという点は非常に大きな利点である。一般的に知られる様に屈折率の異なる薄膜を積層形成する際に透過率が高くなる条件（反射防止条件）が存在する。この関係は屈折率をｎ、膜厚をｄ、透過光波長をλとすると、ｎｄ＝λ／４で与えられる。
【００３０】
本願発明では保持容量を形成する誘電体の材料および膜厚の選択幅が広いため、前述の式においてｎｄの項の調節が容易である。従って、反射防止条件と一致する様に各積層膜の膜厚を制御することで高い透過率を実現し、保持容量として機能しながらも明るい画像表示の可能な画素領域を形成できる。
【００３１】
以上の様な構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３２】
【実施例】
〔実施例１〕
本実施例ではアクティブマトリクス型液晶表示装置を作製する工程例について図３を用いて説明する。なお、本実施例では画素マトリクス回路の一画素に注目して説明するが、同一基板上にドライバー回路や信号処理回路をも一体形成できることは言うまでもない。
【００３３】
まず、絶縁表面を有する基板３０１として表面に酸化シリコンでなる下地膜を設けたガラス基板を準備した。勿論、ガラス基板以外に石英基板（下地はなくても良い）やセラミックスガラス基板を用いても良いし、熱酸化膜を形成したシリコンウェハであっても良い。また、耐熱性とプロセス温度との兼ね合いになるが、基板としてプラスチック基板を用いることも可能である。
【００３４】
さらに、基板と下地膜との間に金属膜や窒化アルミニウム膜等の放熱層を設ける構成とすることも有効である。
【００３５】
次に、基板３０１上にＴＦＴを形成した。なお、本願発明はＴＦＴ構造によらないため、公知のあらゆる手段を用いてＴＦＴを作製することができる。従って、本実施例では概略のみを説明することとする。
【００３６】
まず、基板３０１上に半導体薄膜でなる活性層３０２を形成した。半導体薄膜としては非晶質シリコン薄膜、多結晶（又は微結晶）シリコン薄膜、単結晶シリコン薄膜、シリコンゲルマニウム薄膜などあらゆる材料を用いることができる。また、非晶質シリコン薄膜を多結晶シリコン薄膜に変化させるための結晶化技術は公知のあらゆる手段を用いて良い。
【００３７】
次に、ゲート絶縁膜３０３として１００ｎｍ厚の酸化シリコン膜を形成し、その上にゲート配線３０４を形成した。本実施例ではゲート配線３０４としてタンタルの上にチタンを積層した構造を採用した。勿論、他の材料を用いることも可能である。
【００３８】
本明細書において、ゲート配線において、活性層と重なる部分を特にゲート電極と呼ぶ。また、ソース配線において、活性層と接する部分を特にソース電極と呼ぶことにする。
【００３９】
こうして図３（Ａ）の状態を得た。次に、ゲート配線３０４をマスクにしてゲート絶縁膜３０３をエッチングし、新たな形状のゲート絶縁膜３０５を形成した。そして、ゲート配線３０４及びゲート絶縁膜３０５をマスクとして自己整合的に一導電性を付与する不純物イオンを活性層３０２に添加した。（図３（Ｂ））
【００４０】
図３（Ｂ）に示す工程は、本出願人による特開平７−１３５３１８号公報に記載された技術を用いた。即ち、不純物イオンの添加工程を低加速電圧と高加速電圧の２回に分けて行い、ソース領域３０６，ドレイン領域３０７、ＬＤＤ領域３０８を形成した。不純物イオンを添加した後は、レーザーアニール、ファーネスアニール等によって活性化を行った。
【００４１】
次に、層間絶縁膜３０９を約１μｍの厚さに形成した。本実施例ではまず２５ｎｍ厚の窒化シリコン膜を形成し、その上に９００ｎｍ厚のアクリル樹脂膜を形成した積層構造とした。
【００４２】
次に、層間絶縁膜３０９に対してコンタクトホールを形成し、チタン／アルミニウム／チタンの三層構造でなる金属層を形成し、パターニングしてソース配線３１０及びドレイン電極３１１を形成した。こうして図３（Ｃ）に示す様な画素ＴＦＴが完成した。
【００４３】
次に、画素ＴＦＴを覆う様にして平坦化膜３１２を形成した。本実施例では平坦化膜３１２としてアクリルを用いたが、他の樹脂材料を用いても良い。そして、平坦化膜３１２の上には第１透明導電膜３１３を形成し、パターニングを行ってドレイン電極３１１の上方に第１開口部３１４を設けた。さらに、その上に容量用絶縁膜３１５を形成した。（図３（Ｄ））
【００４４】
第１透明導電膜３１３としてはスパッタ法によって形成した100ｎｍ厚のＩＴＯ（酸化インジウムスズ）膜を用いた。本実施例ではターゲットとしてＩＴＯを用い、スパッタガスとしてアルゴンと酸素との混合ガスを用いて成膜圧力を３×１０-3torrに設定した。また、成膜は1.5 ＡのＤＣ電流制御で行い、基板温度は室温とした。
【００４５】
本実施例の様に下地（平坦化膜）として樹脂材料を用いた場合、基板を加熱する必要のあるプロセスは樹脂材料からの脱ガスが問題となるので不適当である。その点、スパッタ法は室温成膜が可能であるため好適な手段であった。
【００４６】
また、容量用絶縁膜３１５としてはスパッタ法によって形成した50ｎｍ厚の酸化シリコン膜を用いた。この時、第１透明導電膜３１３の膜厚よりも容量用絶縁膜３１５の膜厚を薄くできるのが本願発明の利点である。
【００４７】
本実施例ではターゲットとしてＳｉＯ2 を用い、スパッタガスとしてアルゴン（30sccm）と酸素（10sccm）との混合ガスを用いて成膜圧力を３×１０-3torrに設定した。また、成膜は2000ＷのＲＦ電源制御で行い、基板温度は室温とした。
【００４８】
この場合、基板温度が高いとＩＴＯでなる第１透明導電膜３１３の膜質が結晶状態となり、エッチングされにくくなるという問題が生じる。
【００４９】
本出願人の知見では、容量用絶縁膜３１５の成膜温度が 180℃以上になるとＩＴＯ膜のエッチングが困難になるという結果が得られている。一方で、基板温度を下げすぎると酸化シリコンでなる容量用絶縁膜３１５の膜質が悪化する。即ち、耐圧が低くなるといった弊害を生じる。
【００５０】
実験の結果では、好ましくは180 ℃以下（好ましくは 100〜150 ℃）の温度範囲で成膜することが必要であることが判明しており、そのためにはスパッタ法が最も好ましい成膜方法であると言える。
【００５１】
なお、本実施例では容量用絶縁膜３１５として酸化シリコン膜を利用したが、それ以外の透明絶縁膜を用いても良い。比誘電率が高ければ高いほど膜厚を厚くしても十分な容量を確保することができるため、短絡による不良の発生率をさらに低めることができた。勿論、前述の様に膜厚が厚すぎてもスループットが低下するため、200ｎｍを上限とした方が良い。
【００５２】
こうして図３（Ｄ）の状態が得られたら、後にドレイン電極３１１と画素電極（図示せず）とを電気的に接続するコンタクトホールを形成する位置に第２開口部３１６を形成した。この第２開口部３１６の口径は第１開口部３１４よりも小さくし、第１開口部３１４の内側に形成する。また、後に形成するコンタクトホールの口径よりも十分に大きくしておくことが好ましい。こうすることで第１透明導電膜３１３と画素電極（図示せず）との短絡を防止することができる。（図４（Ａ））
【００５３】
本実施例では後に形成されるコンタクトホールの口径に３μｍのマージンをみて第２開口部３１６を形成しておいた。コンタクトホールの半径がｒμｍであれば、第２開口部の半径は（ｒ＋３）μｍとしておけば十分と言える。勿論、コンタクトホールと第２開口部３１６とは同心円状に形成する。
【００５４】
次に、容量用絶縁膜３１５および第２開口部３１６を覆って層間絶縁膜（第２層間絶縁膜）３１７を形成した。層間絶縁膜３１７としては比誘電率が 3.2のアクリルを用いたが、比誘電率が 4.0以下（好ましくは 3.5以下）の材料（代表的にはポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の樹脂材料）が好ましい。また、さらに平坦性を考慮するとベンゾシクロブテンを用いることが望ましい。（図４（Ｂ））
【００５５】
層間絶縁膜３１７を形成したら、パターニングを行って後に保持容量が形成される部分に形成された層間絶縁膜３１７を除去した。保持容量が形成される部分は、ほぼ画像表示領域（画素）と一致する。その結果、画素ＴＦＴの上方に層間絶縁膜３１８がパターン形成された。
【００５６】
この状態では、前述の第２開口部３１６がパターン形成された層間絶縁膜３１８で覆われているため、画素電極（図示せず）と第１透明導電膜３１３の端面との間で短絡が発生するのを防止することができた。
【００５７】
また、層間絶縁膜のパターン形成と同時に第２開口部３１６が形成された領域には、画素電極（図示せず）とドレイン電極３１１とを接続するためのコンタクトホール３１９を形成した。（図４（Ｃ））
【００５８】
この工程では、まず層間絶縁膜３１７の所定の位置にレジストマスク（図示せず）を形成してエッチングを行い、パターン形成された層間絶縁膜３１８を形成した。そして、そのレジストマスクをそのまま利用して平坦化膜３１２をエッチングすることにより形成した。この時、コンタクトホールの側壁にテーパーが形成される様な条件とすると、画素電極の段切れを防ぐことができる。
【００５９】
そして、第２透明導電膜として 120ｎｍ厚のＩＴＯ膜を形成し、パターニングして画素電極３２０を形成した。この画素電極３２０が容量用絶縁膜３１５と接する部分では、二層の透明導電膜（第１透明導電膜と第２透明導電膜）に挟まれた容量用絶縁膜３１５によって保持容量３２１を形成することができた。（図４（Ｄ））
【００６０】
以上の様な構成でなる本実施例の画素構造では、保持容量となる領域が画素内のほぼ全域を占め、実質的に画像表示領域と同一の面積を確保することができるという利点を有する。
【００６１】
また、本実施例の構造で特徴的な点を具体的に図１５（Ａ）〜（Ｃ）に示した。図１５（Ａ）は、コンタクトホール周辺部のＴＥＭ観察写真である。また、図１５（Ｂ）は、図１５（Ａ）中の第１透明導電膜の端部を拡大したＴＥＭ観察写真であり、図１５（Ｃ）は、図１５（Ａ）の模式図である。なお、図１５（Ａ）〜（Ｃ）において、層間絶縁膜３０９に陥没した箇所が見られるが、これは試料採取の際に生じたものであるため、本発明の構造には関係しない。
【００６２】
図１５（Ａ）〜（Ｃ）に示した図からも明らかな様に、特に本実施例の構造で特徴的な点は、第１透明導電膜３１３の端部とコンタクトホール内の画素電極３２０とを層間絶縁膜３１８で完全に絶縁分離できるため、容量用絶縁膜３１５の膜厚を10〜200 ｎｍ（好ましくは50〜100 ｎｍ）と薄くできる点にある。
【００６３】
従って、容量形成面積の占める割合が大きく、誘電体膜厚の薄い保持容量を形成できるため、比誘電率がさほど高くなくても十分な容量を確保することができる。この事は選択可能な材料の自由度が大きく広がることを意味している。
【００６４】
その結果、高透過率特性を優先させて材料を選択することもできるし、透明導電膜や容量用絶縁膜の膜厚を適切に組み合わせることで反射防止効果を出して高い透過率を実現することも可能である。その点、従来の構造では誘電体の材料や膜厚がある程度制限されるので、その様な自由度は小さい。
【００６５】
なお、図４（Ｄ）に示した状態は液晶表示装置のＴＦＴ形成側基板（アクティブマトリクス基板）がほぼ完成した状態である。この状態における実際のアクティブマトリクス基板（画素部分）を上面から観察したＳＥＭ写真を図１６に示す。図１６において、くぼんで見える領域（図１６中でＡで示した）が保持容量となる。実際には画素電極を覆う様にして配向膜を形成する工程がある。
【００６６】
また、対向電極と配向膜とを備えた対向基板を用意し、アクティブマトリクス基板と対向基板との間に液晶材料を封入すれば図６に示す様な構造のアクティブマトリクス型液晶表示装置が完成する。液晶材料を封入する工程は、公知のセル組工程を用いれば良いので詳細な説明は省略する。
【００６７】
なお、図６において６０１は絶縁表面を有する基板、６０２は画素マトリクス回路、６０３はソースドライバー回路、６０４はゲイトドライバー回路、６０５は対向基板、６０６はＦＰＣ（フレキシブルプリントサーキット）、６０７及び６０８は外付けされたＩＣチップである。
【００６８】
ＩＣチップ６０７、６０８は必要に応じて取り付ければ良く、場合によってはＩＣチップの代わりに同等の機能を有する回路をソースドライバー回路やゲイトドライバー回路などと一体形成してしまっても構わない。即ち、Ｄ／Ａコンバータやγ補正回路などの信号処理回路をＴＦＴでもって構成しても良い。
【００６９】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００７０】
〔実施例２〕
本実施例では図１に示した構造において、絶縁膜１０７として遮光性を有する樹脂材料（代表的には黒色樹脂材料）を用い、その部分をブラックマスクとして活用した。なお、本実施例の構成は、図１に示される絶縁膜１０７の材料を変えただけであり、本実施例に示す構造は実施例１に示した作製工程に従えば容易に実現することができる。
【００７１】
本実施例において、黒色樹脂材料としては、黒色顔料、金属（チタン、クロムなど）材料またはカーボン系材料（グラファイトなど）を分散させた樹脂材料を用いることができるが、ブラックマスクとして活用するには、ＯＤ値が３以上であることが望ましい。本実施例ではグラファイトを分散させた樹脂材料（ＯＤ値が３）を利用した。
【００７２】
なお、ＯＤ値とは薄膜の遮光性を表す指針であり、ＯＤ＝-Log10Ｔ（Ｔは透過率で透過率 0.1％の場合はＴ＝0.001 を代入する）で表される。即ち、ＯＤ値の絶対値が高いほど透過率が高いことを意味する。
【００７３】
この様に、黒色樹脂材料を利用することで、ＴＦＴを黒色の層間絶縁膜で覆うことが可能となり、そのままブラックマスクとして活用できた。即ち、本実施例の技術を利用すれば工程を簡略化できる。
【００７４】
〔実施例３〕
本実施例では図１の層間絶縁膜１０７の代わりにアクリル、ポリイミド等の透明樹脂材料と黒色樹脂材料との積層構造を採用した。なお、本実施例の構成も実施例２と同様に、実施例１の作製工程に従えば容易に実現できる。
【００７５】
〔実施例４〕
本実施例では本願発明を用いて作製されたアクティブマトリクス型液晶表示装置の画素構造について説明する。本実施例の画素構造の上面図を図５に示す。
【００７６】
図５（Ａ）において、５０１は活性層、５０２はゲート配線（活性層５０１と重なる部分を特にゲート電極と呼ぶ）、５０３はソース配線（活性層５０１と接する部分を特にソース電極と呼ぶ）、５０４はドレイン電極である。図５（Ａ）は、実施例１において図３（Ｃ）の状態にある時の上面図に相当する。
【００７７】
次に、実施例１において図４（Ａ）の状態にある時の上面図に相当するものを図５（Ｂ）に示す。図５（Ｂ）において、５０５は第１透明導電膜、５０６は開口部である。第１透明導電膜５０５に設けられた開口部からは下方にはドレイン電極５０４が存在する。
【００７８】
次に、実施例１において図４（Ｄ）の状態にある時の上面図に相当するものを図５（Ｃ）に示す。図５（Ｃ）において、５０７は層間絶縁膜であり、図４（Ｃ）の層間絶縁膜３１８に相当する。また、５０８は画素電極であり、５０９はコンタクトホール（図４（Ｃ）のコンタクトホール３１９に相当する）である。画素電極５０８は縁がゲート配線５０２とソース配線５０３にかかる様に形成し、縁部分で生じる電界の乱れの影響が目立たない様にしている。
【００７９】
本実施例に示した画素構造は本願発明を実施した時の一実施形態であり、本願発明はこの構造に限定されるものではない。しかしながら、本実施例の構造を採用すると、ほぼ画素領域全体が保持容量として機能するので、高精細な画素構造を有する液晶表示装置においても保持容量を十分に確保することができる。
【００８０】
〔実施例５〕
本実施例では、図１に示した構造において保持容量１０９の下部電極として機能する第１透明導電膜１０４を、コモン電位（接地電位）に固定するための構造について図７を用いて説明する。
【００８１】
図７に示す構造は液晶表示装置の画像表示領域（パネル部分）の外側に設けられた接地用パッド電極を拡大した図である。第１透明導電膜７０１の上には容量用絶縁膜７０２が開口部７０３を有して形成されている。この開口部７０３は、実施例１に示した図４（Ａ）の工程と同時に形成した。
【００８２】
そして、７０４は樹脂材料からなる層間絶縁膜であり、その上にコモンコンタクト用のパッドとして用いられるパッド電極７０５を第２透明導電膜（画素電極と同一材料）でもって形成した。このパッド電極７０５は実施例１に示した図４（Ｄ）の工程と同時に形成した。
【００８３】
本実施例の構造では、第１透明導電膜７０１とパッド電極７０５とが接触面７０６で接することによって同電位となる。そして、パッド電極７０５が接地されることで第１透明導電膜７０１が接地電位に固定される。
【００８４】
また、このコモンコンタクト用パッドは、対向電極を接地電位に固定するためのパッドとして機能させることもできる。パッド電極７０５上に導電性粒子を混ぜたペースト材料を形成し、その状態でアクティブマトリクス基板と対向基板とを張り合わせることで対向基板に設けられた対向電極とパッド電極との導通をとり、両電極を接地電位に固定することができる。
【００８５】
この様に、パッド電極７０５として画素電極と同一層に形成された透明導電膜を利用すると、大幅に工程を簡略化できるので有効である。
【００８６】
なお、本実施例の構造は実施例１〜実施例４の全ての実施例との組み合わせが可能である。
【００８７】
〔実施例６〕
本実施例では、画素ＴＦＴのドレイン電極上において平坦化膜を除去する工程を加えた場合の例について図８を用いて説明する。
【００８８】
まず、実施例１の工程で従って図４（Ａ）の状態を得た。そして、この図４（Ａ）の状態で酸素プラズマによるドライエッチングを行った。この時、パターン形成された容量用絶縁膜３１５をマスクとして、樹脂材料でなる平坦化膜３１２の一部が除去される。
【００８９】
図８（Ａ）はドライエッチング法によって落とし込み部１１を形成した後に、樹脂材料（本実施例ではポリイミド）でなる層間絶縁膜１２を形成した状態である。なお、落とし込み部１１の開口幅は、図４（Ａ）に示した第２開口部３１６の開口幅とほぼ同一である。
【００９０】
そして、層間絶縁膜１２をパターニングしてパターン形成された層間絶縁膜１３を形成すると同時に画素電極とＴＦＴとを接続するためのコンタクトホール１４を形成した。（図８（Ｂ））
【００９１】
こうしてコンタクトホール１４を形成したら、第２透明導電膜を形成してパターニングを行い、ＴＦＴに接続する画素電極１５を形成した。また、この時、保持容量１６も同時に形成された。さらに、同時に実施例５に示した接地用パッド構造を形成しても良い。
【００９２】
本実施例の構造とした場合、コンタクトホール１４が同一材料でなる層間絶縁膜のエッチングのみで形成できる点に利点がある。
【００９３】
〔実施例７〕
本実施例は、実施例１と同様にアクティブマトリクス型液晶表示装置を作製工程を示す。本実施例は、実施例２、３の変形例である。実施例２、３では平坦化膜に黒色樹脂を用いて画素ＴＦＴを遮光していたが、本実施例では、画素ＴＦＴの遮光するために、アクティブマトリクス基板側にブラックマスクを形成した例である。
【００９４】
図９、図１０を用いて、本実施例説明する。なお、本実施例でも画素マトリクス回路の一画素に注目して説明するが、同一基板上にドライバー回路や信号処理回路をも一体形成できることは言うまでもない。
【００９５】
絶縁表面を有する基板８００として表面に酸化シリコンでなる下地膜を設けたガラス基板を準備し、実施例１の工程に従って、図３（Ｃ）の構成を得る。それを図９（Ａ）に示す。
【００９６】
図９（Ａ）に示すように、基板８００表面には、半導体薄膜でなる活性層、酸化シリコン膜でなるゲート絶縁膜８０２、タンタル／チタンの２層膜でなるゲート配線８０３の順で積層されている。活性層には、ソース領域８０４、ドレイン領域８０５、ＬＤＤ領域８０６が形成されている。ゲート配線８０３を覆って、基板全面に層間絶縁膜８０７が形成されている。層間絶縁膜８０７として、２５ｎｍ厚の窒化シリコン膜と９００ｎｍ厚のアクリル樹脂膜でなる積層膜を形成する。
【００９７】
層間絶縁膜８０７に対してコンタクトホールを形成し、チタン／アルミニウム／チタンの三層構造でなるソース配線８０８及びドレイン電極８０９を形成した。こうして図９（Ａ）に示す画素ＴＦＴが完成した。
【００９８】
次に、画素ＴＦＴを覆う様にして平坦化膜８１０を形成した。本実施例では平坦化膜８１０として、アクリルを塗布法で成膜する。アクリルの厚さは最も厚くなる部分で０．７μｍとした。
【００９９】
次に、スパッタ法で厚さ２００ｎｍのチタン膜を成膜し、塩素系のガスでドライエッチング法によりパターニングして、チタンでなるブラックマスク８１１を形成する。基板全面に、塗布法により平坦化膜８１２としてアクリルを形成した。このアクリルの厚さは最も厚くなる部分で０．５μｍとした。ブラックマスク８１１は画素マトリクス回路で一体的に形成され、コモン電位に接続されている。（図９（Ｂ））
【０１００】
次に、第１透明導電膜８１３としてスパッタ法により、１１５ｎｍ厚のＩＴＯ（酸化インジウムスズ）膜を成膜した。第１透明導電膜８１３は保持容量の電極を構成する。ＩＴＯ膜の成膜条件は、ターゲットとにＩＴＯを用い、スパッタガスにアルゴンと酸素との混合ガスを用い、成膜圧力を３×１０-3torr、１．５ＡのＤＣ電流制御を行い、基板温度は室温とした。
【０１０１】
ＩＴＯ専用エッチャントを用いたウエットエッチングにより、第１透明導電膜８１３に、第１開口部８１４をドレイン電極８０９の上方に形成した。（図９（Ｃ））
【０１０２】
第１透明導電膜８１３上に、容量用絶縁膜８１５として、スパッタ法で厚さ１５０ｎｍの酸化シリコン膜を成膜した。酸化シリコンの成膜条件は、ターゲットにＳｉＯ2 を用い、スパッタガスとしてアルゴン（30sccm）と酸素（10sccm）との混合ガスを用い、成膜圧力を３×１０-3torrとした。また、成膜は2000ＷのＲＦ電源制御で行い、基板温度は室温とした。
【０１０３】
酸化シリコンでなる容量用絶縁膜８１５をバッファードフッ酸でエッチングして、第２開口部８１６を形成した。第２開口部８１６の口径は第１開口部８１４よりも小さくし、第１開口部８１４の内側に形成した。ここでは、コンタクトホールの口径よりも３μｍのマージンを第２開口部８１６にとった。（図９（Ｄ））
【０１０４】
次に、容量用絶縁膜８１５および第２開口部８１６を覆って、層間絶縁膜８１９を形成した。層間絶縁膜８１９として、塗布法によりアクリルを形成した。アクリルの厚さは最も厚い部分が０．５μｍとなるようにした。（図１０（Ａ））
【０１０５】
次に、アクリルでなる層間絶縁膜８１９、平坦化膜８１０、８１２にコンタクトホール８２２を形成すると同時に、保持容量を形成する部分の層間絶縁膜８１９を除去する。
【０１０６】
この工程では、フォトレジスマスクを用いて、Ｏ2 ／ＣＦ4 ガスを用いて、アクリルでなる層間絶縁膜８１９をエッチングし、パターン形成された層間絶縁膜８２１を形成し、同じフォトレジストマスクをそのまま利用して、引き続きＯ2 ／ＣＦ4 ガスで平坦化膜８１２、８１０をドライエッチングして、コンタクトホール８２２を形成した。この時、コンタクトホール８２２の側壁にテーパーが形成される様な条件とすると、画素電極の段切れを防ぐことができる。
【０１０７】
そして、第２透明導電膜として１２０ｎｍ厚のＩＴＯ膜をスパッタ法で成膜した。第２透明導電膜は画素電極を構成すると共に、保持容量の電極を構成する。ＩＴＯ膜を専用エッチャントでエッチングして、画素電極８２３を形成した。この画素電極８２３が容量用絶縁膜８１５と接する部分では、二つの透明導電膜（第１透明導電膜と第２透明導電膜）に挟まれた容量用絶縁膜８１５によって保持容量８２４が形成される。
【０１０８】
本実施例でもパターン形成された層間絶縁膜８２１で第２開口部８１６が覆われているため、画素電極８２３が第１透明導電膜８１３の端面と短絡するのを防止することができる。
【０１０９】
例えば、実施例１の構造で平坦化膜３１２としてアクリルを用い、層間絶縁膜３１７としてポリイミドを用いる組み合わせを採用した場合を想定する。この場合、アクリルの方が若干エッチングレートが速いので、第１透明導電膜３１３の下にえぐれを生じる可能性があり、画素電極のカバレッジ不良、即ち断線不良を招く危険性があった。
【０１１０】
その点、本実施例の構造ならばコンタクトホールが完全に同一材料内で形成されるので、エッチングレートの差によるコンタクトホールの形状異常はなく、えぐれなどによる画素電極の断線不良を防止することが可能であった。
【０１１１】
なお、本実施例の構成は実施例１〜５に示したどの実施例との組み合わせも可能である。どの構成と組み合わせてもコンタクトホールの形状による画素電極の断線不良を防止するという効果は同様である。
【０１１２】
〔実施例８〕
本実施例も実施例７と同様に、画素ＴＦＴの遮光するために、アクティブマトリクス基板側にブラックマスクを形成した例である。
【０１１３】
絶縁表面を有する基板９００として表面に酸化シリコンでなる下地膜を設けたガラス基板を準備し、実施例１の工程に従って、図３（Ｃ）の構成を得る。それを図１１（Ａ）に示す。
【０１１４】
図１１（Ａ）に示すように、基板９００表面には、半導体薄膜でなる活性層、酸化シリコン膜でなるゲート絶縁膜９０２、タンタル／チタンの２層膜でなるゲート配線９０３の順で積層されている。活性層には、ソース領域９０４、ドレイン領域９０５、ＬＤＤ領域９０６が形成されている。ゲート配線９０３を覆って、基板全面に層間絶縁膜９０７が形成されている。層間絶縁膜９０７として、２５ｎｍ厚の窒化シリコン膜と９００ｎｍ厚のアクリル樹脂膜でなる積層膜を形成する。
【０１１５】
層間絶縁膜９０７に対してコンタクトホールを形成し、チタン／アルミニウム／チタンの三層構造でなるソース配線９０８及びドレイン電極９０９を形成した。こうして図１１（Ａ）に示す画素ＴＦＴが完成した。
【０１１６】
次に、アクリルでなる平坦化膜９１０で画素ＴＦＴを覆った。アクリルは塗布法で形成し、最も厚くなる部分が１．２μｍとなるようにした。次に、スパッタ法により、１１５ｎｍ厚のＩＴＯでなる第１透明導電膜９１１、厚さ１５０ｎｍの酸化シリコンでなる容量用絶縁膜９１２、厚さ２００ｎｍのチタン膜でなるブラックマスク用金属膜９１３を積層して、平坦化膜９１０表面に成膜した。（図１１（Ｂ））
【０１１７】
次に、図示しないフォトレジストマスクを形成し、チタンでなるブラックマスク用金属膜９１３、酸化シリコンでなる容量用絶縁膜９１２をドライエッチングして、ドレイン電極９０９上方に第１開口部９１５を形成する。チタン膜のエッチングガスには塩素系のガスを用い、酸化シリコン膜のエッチガスにはＣＨＦ3 等のフッ素系ガスを用いる。この第１開口部の形成工程は、ウエットエッチングよりも、異方性のあるドライエッチングで行うのが好ましい。（図１１（Ｃ））
【０１１８】
第１開口部用のフォトレジストマスクを剥離した後、再びフォトレジストマスク９１６を形成する。保持容量部のブラックマスク用金属膜９１３をドライエッチングで除去して、チタンでなるブラックマスク９１７を形成する。金属膜９１３のエッチングには塩素系のガスを用いることにより、酸化シリコンでなる容量用絶縁膜９１２をエッチングストッパとして機能させることができる。ブラックマスク９１７は画素マトリクス回路で一体的に形成され、コモン電位に接続されている。（図１１（Ｄ））
【０１１９】
さらに、同じフォトレジストマスク９１６を用いて、ＩＴＯ専用エッチャントで第１透明導電膜９１１をエッチングして、第２開口部９１８を形成する。第２開口部９１８の口径は第１開口部９１５よりも小さくし、第１開口部９１５の内側に形成する。３μｍのマージンをみて第２開口部９１８を形成する。（図１１（Ｅ））
【０１２０】
フォトレジストマスク９１６を剥離した後、ブラックマスク９１７、容量用絶縁膜９１２および第２開口部９１８を覆って、基板全面に層間絶縁膜９１９を形成した。層間絶縁膜９１９として、塗布法によりアクリルを形成した。アクリルの厚さは最も厚い部分が０．５μｍとなるようにした。（図１２（Ａ））
【０１２１】
次に、図示しないフォトレジストマスクを形成し、Ｏ2 ／ＣＦ4 ガスでアクリルでなる層間絶縁膜９１９をドライエッチングし、パターン形成された層間絶縁膜９２０を形成する。引き続きＯ2 ／ＣＦ4 ガスによるドライエッチングを行い、アクリルでなる平坦化膜９１０をエッチングして、コンタクトホール９２１を形成した。この時、コンタクトホール９２１の側壁にテーパーが形成される様な条件とすると、画素電極の段切れを防ぐことができる。（図１２（Ｂ））
【０１２２】
そして、第２透明導電膜として１２０ｎｍ厚のＩＴＯ膜をスパッタ法で成膜しパターニングして、画素電極９２３を形成した。この画素電極９２３が容量用絶縁膜９１２と接する部分では、一対の透明導電膜（第１透明導電膜９１１と画素電極９２３）に挟まれた容量用絶縁膜９１２によって保持容量９２４が形成される。（図１２（Ｃ））
【０１２３】
本実施例でもパターン形成された層間絶縁膜９２０で第２開口部９１８が覆われているため、画素電極９２３が第１透明導電膜９１１の端面と短絡するのを防止することができる。
【０１２４】
ここでは、図１２（Ｂ）に示す工程において、パターン形成された層間絶縁膜９２０をブラックマスク（ブラックマトリクスともいう）９１７全てを被覆していないようにパターン形成したので、画素電極９２３がブラックマスク９１７と接続されるため、画素ＴＦＴがオフ状態ではその電位がコモン電位に接続されている。
【０１２５】
あるいは、図１２（Ｂ）に示す工程において、層間絶縁膜９１９を図１２（Ｄ）に示すようにパターニングして、パターン形成された層間絶縁膜９３０を形成することもできる。即ち、パターン形成された層間絶縁膜９３０でブラックマスク（ブラックマトリクスともいう）９１７全てを被覆するようにして、画素電極９３１とブラックマスク９１７が接続していない構造もとることもできる。
【０１２６】
〔実施例９〕
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１２７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３及び図１４に示す。
【０１２８】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
【０１２９】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１３０】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１３１】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１３２】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
【０１３３】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
【０１３４】
図１４（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１３５】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１３６】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０５〜２８０７、ダイクロイックミラー２８０３、２８０４、光学レンズ２８０８、２８０９、プリズム２８１１、液晶表示装置２８１０、投射光学系２８１２で構成される。投射光学系２８１２は、投射レンズを備えた光学系で構成される。本実施例は液晶表示装置２８１０を三つ使用する三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３７】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、光源２８１３、２８１４、合成プリズム２８１５、コリメータレンズ２８１６、２８２０、レンズアレイ２８１７、２８１８、偏光変換素子２８１９で構成される。なお、図１４（Ｄ）に示した光源光学系は光源を２つ用いたが、光源を３〜４つ、あるいはそれ以上用いてもよく、勿論、光源を１つ用いてもよい。また、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。また、単板式にも使用できる。
【０１３８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１３９】
〔実施例10〕
上記実施例によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, “Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability” by H. Furue et al.や、1997, SID DIGEST, 841, “A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time” by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１４０】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１４１】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図１７に示す。図１７に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクチック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１４２】
図１７に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１４３】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１４４】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１４５】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１４６】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小さくてもそれを補うようにしてもよい。
【０１４７】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【０１４８】
なお、図１７に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。
【０１４９】
【発明の効果】
本願発明を実施することで、透明導電膜で挟持された容量用絶縁膜の膜厚を自由に設定できる様になったため、画素内の光透過率を損ねることなく、画素全域を保持容量として利用することが可能となった。
【０１５０】
そのため、画素面積の小さい高精細なアクティブマトリクス型表示装置を形成する場合に、十分な保持容量を確保することが可能となった。また、画素内全域を保持容量としても光透過率が十分に高いので、明るい画像表示が可能であった。即ち、高精細で高品質の電気光学装置及びその様な電気光学装置を搭載した電子機器を実現することができた。
【図面の簡単な説明】
【図１】    画素及び保持容量の断面構造を示す図。
【図２】    従来の画素及び保持容量の断面構造を示す図。
【図３】    画素構造の作製工程を示す図。
【図４】    画素構造の作製工程を示す図。
【図５】    画素構造の上面図を示す図。
【図６】    アクティブマトリクス型液晶表示装置の外観を示す図。
【図７】    コモンコンタクト部の断面構造を示す図。
【図８】    画素構造の作製工程を示す図。
【図９】    画素構造の作製工程を示す図。
【図１０】    画素構造の作製工程を示す図。
【図１１】    画素構造の作製工程を示す図。
【図１２】    画素構造の作製工程を示す図。
【図１３】    電子機器の一例を示す図。
【図１４】    電子機器の一例を示す図。
【図１５】  ＴＥＭ観察写真およびその模式図。
【図１６】  表面のＳＥＭ観察写真。
【図１７】  無しきい値反強誘電性混合液晶の印加電圧−透過率特性を示すグラフ。
【図１】
0003788707.tif 000002
【図２】
0003788707.tif 000003
【図３】
0003788707.tif 000004
【図４】
0003788707.tif 000005
【図５】
0003788707.tif 000006
【図６】
0003788707.tif 000007
【図７】
0003788707.tif 000008
【図８】
0003788707.tif 000009
【図９】
0003788707.tif 000010
【図１０】
0003788707.tif 000011
【図１１】
0003788707.tif 000012
【図１２】
0003788707.tif 000013
【図１３】
0003788707.tif 000014
【図１４】
0003788707.tif 000015
【図１５】
0003788707.tif 000016
【図１６】
0003788707.tif 000017
【図１７】
0003788707.tif 000018