(57)【特許請求の範囲】
【請求項１】
入力信号を増幅する差動増幅器と、この差動増幅器の差動出力を夫々サンプル／ホールドするサンプル／ホールド手段と、このサンプル／ホールド手段の一対の出力を差動入力とする差動比較器とを含む全差動構成サンプル／ホールド比較回路であって、
前記差動増幅器は、正相入力信号と正相基準電圧とを一対の差動入力とする第１の差動増幅手段と、逆相入力信号と逆相基準電圧とを一対の差動入力とする第２の差動増幅手段とを有し、
前記正相入力信号と前記逆相入力信号はそれぞれ第１のスイッチを介して入力され、
前記第１の差動増幅手段の前記一対の差動入力間と前記第２の差動増幅手段の前記一対の差動入力間はそれぞれ第２のスイッチを介して短絡され、
前記正相入力信号が入力される前記第１のスイッチと前記逆相入力信号が入力される前記第１のスイッチは同一動作を行い、
前記第１の差動増幅手段の前記第２のスイッチと前記第２の差動増幅手段の前記第２のスイッチは同一動作を行い、
前記第１及び第２の差動増幅手段の差動出力が互いに共通接続されて一対の差動出力となって前記サンプル／ホールド手段に導出し、
前記サンプル／ホールド手段は、前記差動増幅器と前記差動比較器との間に直列に挿入され前記差動増幅器の差動出力をそれぞれオンオフする第３のスイッチと、前記第３のスイッチの各出力と基準電位点との間にそれぞれ接続されるホールドコンデンサとを有する
ことを特徴とする全差動構成サンプル／ホールド比較回路。
【請求項２】
前記第１の差動増幅手段は、互いにソースが共通接続され、ゲートに前記正相入力信号が供給された第１の差動トランジスタ及びゲートに前記正相基準電圧が供給された第２の差動トランジスタを有し、前記第２の差動増幅手段は、互いにソースが共通接続され、ゲートに前記逆相入力信号が供給された第３の差動トランジスタ及びゲートに前記逆相基準電圧が供給された第４の差動トランジスタを有し、前記第１及び第４の差動トランジスタのドレインが共通接続され、前記第２及び第３の差動トランジスタのドレインが共通接続されていることを特徴とする請求項１記載の全差動構成サンプル／ホールド比較回路。
【請求項３】
請求項１または請求項２に記載の全差動構成サンプル/ホールド比較回路であって、
サンプル動作時に、前記正相入力信号が入力される前記第１のスイッチと前記逆相入力信号が入力される前記第１のスイッチを同時にオンし、前記第１の差動増幅手段の前記一対の差動入力間の前記第２のスイッチと前記第２の差動増幅手段の前記一対の差動入力間の前記第２のスイッチを同時にオフし、
ホールド動作時に、前記第３のスイッチをオフすることを特徴とする全差動構成サンプル/ホールド比較回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は全差動構成サンプル／ホールド比較回路に関し、特にデジタル雑音やスイッチの開閉に伴うチャージインジェクションに対してより強い全差動構成サンプル／ホールド比較回路に関するものである。
【０００２】
【従来の技術】
従来からデジタル信号処理ＬＳＩへの集積化を目的として、ＣＭＯＳ技術によるＡ／Ｄ（アナログ／デジタル）変換器（ＡＤＣ）の開発が行われてきている。この種のＡＤＣには、電源ノイズ、デジタルノイズに強いことが要求され、このＡＤＣ回路のキー回路となる比較器にも、同様に、耐ノイズ性が要求される。
【０００３】
この耐ノイズ性を高める比較器として差動構成の比較器があるが、この構成では、ＭＯＳトランジスタのばらつきに起因するオフセットが大きくなるという問題があり、ＬＳＩの性能上、これを低減することが要求される。また、集積化を考慮して、Ａ／Ｄ変換方式に主に直並列型が用いられることから、Ｓ／Ｈ（サンプル／ホールド）機能を備えることも望まれている。
【０００４】
かかる要求を満たす比較器として、例えば、１９８９年電子情報通信学会発行の研究報告（集積回路）であるＩＣＤ（インテグレーテッドサーキットアンドデバイス）８９−１１４のｐｐ１７〜２４に開示の回路がある。この回路では、入力段にオフセットキャンセル機能を有する差動増幅器を設け、入力換算オフセットを低減すると共に、ＡＤＣへの内蔵を考慮してＳ／Ｈ機能を併せ持つ比較器となっている。この回路構成を図３に示す。
【０００５】
図３を参照すると、入力段には、差動増幅器４が設けられており、この差動増幅器４の差動入力のうちの正相入力にはスイッチＳＷ１を介してアナログ入力信号Ｖinが供給され、その逆相入力には基準電圧Ｖref が供給されている。そして、この差動増幅器４の差動入力間にはスイッチＳＷ２が設けられている。
【０００６】
この差動増幅器４の差動出力はＳ／Ｈ回路２へ導入されている。このＳ／Ｈ回路２は、当該差動出力ラインに夫々直列に挿入されてこの差動出力をオンオフするスイッチＳＷ３ａ，ＳＷ３ｂと、スイッチＳＷ３ａ，ＳＷ３ｂの各出力と基準電位点ＶＢ１との間に夫々接続されてこれ等差動出力をホールドするためのホールドコンデンサＣ１，Ｃ２を有する。
【０００７】
更に、この一対のホールド出力は、差動増幅器４のオフセットを除去するためのコンデンサＣ３，Ｃ４を夫々介して比較器３の差動入力となっている。尚、コンデンサＣ３，Ｃ４はスイッチＳＷ４ａ，ＳＷ４ｂを夫々介して基準電位点ＶＢ２に接続されている。
【０００８】
かかる構成において、以下にその動作につき述べるが、ここで、スイッチＳＷ３ａとＳＷ３ｂ、スイッチＳＷ４ａとＳＷ４ｂとは、夫々互いに同一の動作をなすために、以下の説明では、ＳＷ３，ＳＷ４と夫々記す。
【０００９】
サンプリング動作の前の段階としてオートゼロ動作がある。すなわち、スイッチＳＷ２，ＳＷ３，ＳＷ４をオンとし、差動増幅器４が有するオフセットをコンデンサＣ３，Ｃ４に蓄える動作であり、これはオートゼロ動作と称されており、よって、コンデンサＣ３，Ｃ４はオートゼロ用容量と呼ばれる。
【００１０】
その後、スイッチＳＷ２，ＳＷ４がオフとなると同時にスイッチＳＷ１がオンとなり、アナログ入力信号Ｖinがサンプリングされる。このとき、コンデンサＣ３，Ｃ４には、オートゼロ動作時の電圧が蓄えられており、これにより差動増幅器４が有するオフセットがキャンセルされることになる。
【００１１】
その後、スイッチＳＷ３がオフとなり、コンデンサＣ１，Ｃ２には差動増幅器４の出力電圧、すなわち、その時の入力電圧Ｖinの情報である基準電圧Ｖref との差電圧がホールドされることになる。次段の差動比較器３は入力段の差動増幅器４による入力電圧Ｖinと基準電圧Ｖref との差電圧を増幅するものであり、これにより、Ｓ／Ｈ回路２及び差動比較器３の全てのオフセット電圧が、入力換算で差動増幅器４の利得分の１に低減されることになる。また、スイッチＳＷ１〜ＳＷ４と容量Ｃ３，Ｃ４とにより差動増幅器４のオフセットがキャンセルされるのである。
【００１２】
【発明が解決しようとする課題】
従来のこの種の全差動型Ｓ／Ｈ比較回路では、一つの基準電圧と一つの入力電圧とを比較する構成であるために、デシタル回路部から発生される雑音やスイッチの開閉に伴うチャージインジェクション等により、比較誤りが発生し易くなるという問題がある。
【００１３】
本発明の目的は、デジタル雑音やスイッチの開閉に伴うチャージインジェクション等に対してより強い構成として比較誤差を少なくする様にした全差動型Ｓ／Ｈ比較回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明によれば、入力信号を増幅する差動増幅器と、この差動増幅器の差動出力を夫々サンプル／ホールドするサンプル／ホールド手段と、このサンプル／ホールド手段の一対の出力を差動入力とする差動比較器とを含む全差動構成サンプル／ホールド比較回路であって、
前記差動増幅器は、正相入力信号と正相基準電圧とを一対の差動入力とする第１の差動増幅手段と、逆相入力信号と逆相基準電圧とを一対の差動入力とする第２の差動増幅手段とを有し、
前記正相入力信号と前記逆相入力信号はそれぞれ第１のスイッチを介して入力され、
前記第１の差動増幅手段の前記一対の差動入力間と前記第２の差動増幅手段の前記一対の差動入力間はそれぞれ第２のスイッチを介して短絡され、
前記正相入力信号が入力される前記第１のスイッチと前記逆相入力信号が入力される前記第１のスイッチは同一動作を行い、
前記第１の差動増幅手段の前記第２のスイッチと前記第２の差動増幅手段の前記第２のスイッチは同一動作を行い、
前記第１及び第２の差動増幅手段の差動出力が互いに共通接続されて一対の差動出力となって前記サンプル／ホールド手段に導出し、
前記サンプル／ホールド手段は、前記差動増幅器と前記差動比較器との間に直列に挿入され前記差動増幅器の差動出力をそれぞれオンオフする第３のスイッチと、前記第３のスイッチの各出力と基準電位点との間にそれぞれ接続されるホールドコンデンサとを有する
ことを特徴とする全差動構成サンプル／ホールド比較回路が得られる。
【００１５】
そして、前記第１の差動増幅手段は、互いにソースが共通接続され、ゲートに前記正相入力信号が供給された第１の差動トランジスタ及びゲートに前記正相基準電圧が供給された第２の差動トランジスタを有し、前記第２の差動増幅手段は、互いにソースが共通接続され、ゲートに前記逆相入力信号が供給された第３の差動トランジスタ及びゲートに前記逆相基準電圧が供給された第４の差動トランジスタを有し、前記第１及び第４の差動トランジスタのドレインが共通接続され、前記第２及び第３の差動トランジスタのドレインが共通接続されていることを特徴とする。更に、本発明によれば、サンプル動作時に、前記正相入力信号が入力される前記第１のスイッチと前記逆相入力信号が入力される前記第１のスイッチを同時にオンし、前記第１の差動増幅手段の前記第２のスイッチと前記第２の差動増幅手段の前記第２のスイッチを同時にオフし、ホールド動作時に、前記第３のスイッチをオフすることを特徴とする。
【００１７】
本発明の作用を述べる。入力段の差動増幅器を、一対の正逆相入力信号と一対の正逆相基準電圧とを入力とする二対の差動入力構成とすることにより、デジタル回路等からの同相雑音に強い回路となる。また、サンプル動作時に正逆相入力信号を同時に差動増幅器へ供給し、ホールド動作時に同時に差動増幅器から切離すようにスイッチを制御することで、当該スイッチのオンオフ動作に起因するチャージインジェクション等に強い特性が得られる。
【００１８】
【発明の実施の形態】
以下に図面を参照しつつ本発明の実施例につき説明する。
【００１９】
図１は本発明の実施例の回路図であり、図３と同等部分は同一符号により示している。図１を参照すると、入力段の差動増幅器４は、一対の正逆相入力Ｖin，反転Ｖin（上バーで示す）と、一対の正逆相基準電圧Ｖref ，反転Ｖref （上バーで示す）とを入力とする構成である。
【００２０】
一対の正逆相入力Ｖin及び反転ＶinはスイッチＳＷ１ｂ，ＳＷ１ａを夫々介して差動増幅器４へ入力されており、一対の正逆相基準電圧Ｖref 及び反転Ｖref は直接差動増幅器４へ入力されており、正相入力信号Ｖinと正相基準電圧Ｖref とが第１の一対の差動入力となり、また逆相入力信号Ｖinバーと逆相基準電圧Ｖref バーとが第２の一対の差動入力となっている。
【００２１】
そして、スイッチＳＷ２ａが当該第１の一対の差動入力（ＶinとＶerf ）との間の短絡をオンオフするように接続されており、またスイッチＳＷ２ｂが当該第２の一対の差動入力（ＶinバーとＶerf バー）との間の短絡をオンオフするように接続されている。
【００２２】
これ等第１及び第２の一対の差動入力は差動増幅器４内で夫々差動増幅されて、これ等差動出力は互いに共通接続されて、一つの一対の差動出力となってＳ／Ｈ回路２へ供給される。このＳ／Ｈ回路２以降の構成は図３の従来例のそれと同一であり、その説明は省略する。
【００２３】
図２は図１の差動増幅器４の具体例を示した全体回路図であり、図１と同等部分は同一符号にて示している。図２を参照すると、差動増幅器４においては、スイッチＳＷ１ｂを介した正相入力信号Ｖinと正相基準電圧Ｖref とが、夫々ゲートに供給され、かつ互いにソースが共通接続されて差動接続とされたＮチャネルＭＯＳトランジスタＮ１，Ｎ４を有し、このソース共通接続点と基準電位点（アース）との間に設けられた定電流源Ｉ２と当該トランジスタＮ１，Ｎ４とによって第１の差動増幅部が構成される。
【００２４】
また、スイッチＳＷ１ａを介した逆相入力信号Ｖinバーと逆相基準電圧Ｖref バーとが夫々ゲートに供給され、かつ互いにソースが共通接続されて差動接続とされたＮチャネルＭＯＳトランジスタＮ３，Ｎ２を有し、このソース共通接続点と基準電位点（アース）との間に設けられた定電流源Ｉ１と当該トランジスタＮ２，Ｎ３とによって第２の差動増幅部が構成される。
【００２５】
これ等第１及び第２の差動増幅部の差動出力は、共通の能動負荷であるＰチャネルＭＯＳトランジスタＰ１，Ｐ２により導出されて、Ｓ／Ｈ回路２へ入力される。以後は、図３の従来例と同一である。
【００２６】
スイッチＳＷ１ａとＳＷ１ｂとは同時にオンオフ動作を行い、またスイッチＳＷ２ａとＳＷ２ｂとは同時にオンオフ動作を行うもので、図３の従来回路のスイッチＳＷ１，ＳＷ２と同等機能を有するものである。
【００２７】
入力段の差動増幅器４は一対の差動入力Ｖin，Ｖinバーと、一対の基準電圧Ｖref ，Ｖref バーを有する構成であるので、デジタル回路からの雑音に対して強い特性を有することになる。また、入力と基準電圧との間のスイッチＳＷ１ａ，ＳＷ１ｂが同一動作を行い、またＳＷ２ａ，ＳＷ２ｂが同一動作を行うので、スイッチのオンオフによるチャージインジェクションによる影響は非常に小さくなる。
【００２８】
図２に示した回路構成の差動増幅器４は入力の差動電圧に対する基準電圧の差電圧間の利得はシングルエンド構成と同一である。また、スイッチを含めて入力から出力への信号経路は両信号経路で同一であるので、差動信号のバスランスがとれており、同相雑音に強い構成である。
【００２９】
尚、一対の差動入力信号ＶinとＶinバー及び一対の基準電圧ＶREF とＶREF バーとの関係の一例を図４に示す。図４では、入力信号を正弦波状とした場合のものである。正相信号Ｖinに対する逆相信号Ｖinバーは図４（Ａ）の如くなっているとし、また、正相信号Ｖinに対応する基準電圧ＶREF が図４（Ｂ）であるものとすると、逆相信号Ｖinバーに対応する基準電圧ＶREF バーは図４（Ｃ）の様になる。
【００３０】
すなわち、一対の基準電圧同士は中心電圧に対して互いに対称の関係の電圧である。この場合における各差電圧は、入力信号Ｖinの最大値の時間では、夫々ΔＶで示す様になり、これ等両ΔＶの絶対値は共に等しい値になり、どの時間でもこの関係は同一であることは明白である。
【００３１】
【発明の効果】
以上説明した様に、本発明によれば、一対の差動入力と一対の基準電圧とを有する差動増幅器と、Ｓ／Ｈ回路と、差動比較器にて構成されているので、デシタル回路からの雑音やスイッチのオンオフ動作に伴うチャージインジェクション等に強くなり、結果として比較誤差がより少ない正確な比較結果を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示す図である。
【図２】図１の具体例を示す回路図である。
【図３】従来の全差動構成Ｓ／Ｈ比較回路の例を示す図である。
【図４】一対の差動入力と一対の基準電圧との関係の一例を示す図である。
【符号の説明】
２  Ｓ／Ｈ回路
３  差動比較器
４  差動増幅器
Ｃ１，Ｃ２  ホールドコンデンサ
Ｃ３，Ｃ４  オートゼロ用コンデンサ
ＳＷ１〜ＳＷ４  スイッチ
【図１】
0003799147.tif 000002
【図２】
0003799147.tif 000003
【図３】
0003799147.tif 000004
【図４】
0003799147.tif 000005