(57)【特許請求の範囲】
【請求項１】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記配線は、前記エラストマー層の上部に接合された絶縁テープの一面に形成され、前記配線と前記ボンディングパッドは、前記ボンディングパッド上に接合されたＡｕバンプを介して電気的に接続され、
前記Ａｕバンプは、前記エラストマー層のスルーホールに充填された樹脂によって封止されていることを特徴とする半導体装置。
【請求項２】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記エラストマー層は、前記半導体ウエハの主面上に塗布された感光性レジスト、または前記半導体ウエハの主面上に接着された感光性フィルムからなることを特徴とする半導体装置。
【請求項３】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記エラストマー層の表面に凹凸が設けられていることを特徴とする半導体装置。
【請求項４】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記バンプ電極の近傍の前記エラストマー層にスリットが設けられていることを特徴とする半導体装置。
【請求項５】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記エラストマー層の上部に配置された配線は、少なくともその一部が湾曲したパターンで構成されていることを特徴とする半導体装置。
【請求項６】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記エラストマー層の上部に配置された配線は、少なくともその一部が複数本の配線で構成されていることを特徴とする半導体装置。
【請求項７】
半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続され、
前記エラストマー層の上部に配置された配線は、前記配線に接続されるバンプ電極と前記チップ領域の中心とを結ぶ方向に対して直交するように配向され、かつ前記チップ領域の周縁部に配置された配線は、前記チップ領域の中央部に配置された配線よりも長いことを特徴とする半導体装置。
【請求項８】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
（ｂ）前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
（ｃ）一端部が前記スルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置される配線を形成する工程、
（ｄ）前記エラストマー層の上部に配置された配線の他端部にバンプ電極を接続する工程。
【請求項９】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
（ｂ）前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
（ｃ）一面に配線を形成した絶縁テープを前記エラストマー層の上部に接合し、前記スルーホールを通じて前記配線の一端部と前記ボンディングパッドを電気的に接続する工程、
（ｄ）前記エラストマー層の上部に配置された前記配線の他端部にバンプ電極を接続する工程。
【請求項１０】
請求項８または９記載の半導体ウエハのチップ領域をダイシングして半導体チップに分割する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、前記チップ領域をダイシングして半導体チップに分割する工程に先立ってテスティングを行うことにより、前記複数のチップ領域を良品と不良品とに選別する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０記載の半導体装置の製造方法であって、前記エラストマー層の上部に配置された配線の少なくとも一部でヒューズを形成し、前記テスティングにより不良とされたチップ領域のヒューズを切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項８または９記載の半導体装置の製造方法であって、前記チップ領域の境界部の半導体ウエハの主面または裏面にスリットを形成し、前記スリットの内部に保護層を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハのスクライブラインによって区画された複数のチップ領域のそれぞれの主面に複数の半導体素子と複数のボンディングパッドを形成する工程、
（ｂ）前記複数のチップ領域の主面上にエラストマー層を形成する工程、
（ｃ）前記複数のチップ領域のそれぞれにおいて、前記複数のボンディングパッドに対応する位置の前記エラストマー層にスルーホールを形成する工程、
（ｄ）前記複数のチップ領域のそれぞれにおいて、その一端部が前記エラストマー層上に形成され、かつその他端部が前記スルーホールを介して対応する前記ボンディングパッドに接続される導体層を形成する工程、
（ｅ）前記複数のチップ領域のそれぞれにおいて、前記導体層の一端部に接続されるバンプ電極を形成する工程、
（ｆ）前記半導体ウエハを前記スクライブラインに沿って切断することにより、その主面に前記エラストマー層、前記導体層および前記バンプ電極を有する複数の半導体チップを形成する工程。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、前記エラストマー層は感光性フィルムにより構成され、前記スルーホールはフォトリソグラフィ技術とエッチング技術とによって形成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法であって、前記導体層を形成する工程（ｄ）は、前記ボンディングパッド上にＡｕバンプ電極を形成する工程と、前記Ａｕバンプ電極上に配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法であって、前記導体層を形成する工程（ｄ）は、前記スルーホール内を含む前記エラストマー層上の全面に金属層を形成する工程と、前記金属層をパターニングして配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体装置およびその製造方法に関し、特に、パンプ電極を介して半導体チップを基板に実装するチップサイズパッケージ(Chip Size Package；ＣＳＰ)型の半導体装置に適用して有効な技術に関する。
背景技術
電極（パッド）上に取り付けたボール状のバンプ電極を使って半導体チップを基板にフリップチップ実装するＢＧＡ(Ball Grid Array)型のＬＳＩパッケージは、多ピン化が容易で、しかも実装面積を小さくできることから、Ｉ／Ｏ(Input/Output)ピンの数が多いロジックＬＳＩを実装するパッケージとしてのみならず、メモリＬＳＩを実装するパッケージとしても多用されつつある。
例えば米国特許第５，２１６，２７８号公報に記載されたＢＧＡは、裏面にＰｂ−Ｓｎ合金の半田からなるバンプ電極を取り付けたプラスチック製のパッケージ基板上にワイヤボンディング方式でチップを搭載し、このチップをモールド樹脂で封止したパッケージ構造を備えている。
このように、ＢＧＡは、単結晶シリコンからなる半導体チップ、プラスチック（あるいはセラミック）からなるパッケージ基板、Ｐｂ−Ｓｎ合金半田からなるバンプ電極など、熱膨張係数の異なる異種部材を接合した構造になっている。そのため、ＢＧＡをプリント配線基板に実装した後に半導体チップが発熱／放冷といった温度サイクルを繰り返すと、各部材の熱膨張係数差に起因してバンプ電極に応力が集中し、バンプ寿命が短くなって電気的な接続信頼性が低下したり、場合によってはバンプ電極の破壊を引き起こしたりする。
上述した問題は、バンプ電極の径が比較的大きい場合には、バンプ電極自体にある程度の応力吸収能力が備わっているのでさほど顕在化はしない。しかし、Ｉ／Ｏピンの数が多いＢＧＡや、パッケージをチップとほぼ同じサイズまで縮小したチップサイズパッケージ（ＣＳＰ）のように、バンプ電極の径が小さい場合には、バンプ電極の応力吸収能力が低下するために深刻な問題となってくる。従って、ＢＧＡ、特にＣＳＰの設計に際しては、例えば各部材を熱膨張係数が近い材料で構成したり、バンプ電極に加わる応力を緩和、吸収する部材をチップと基板との隙間に介在させたりするといった工夫が必要となる。
特開平８−１０２４６６号公報は、半導体ウエハの各チップ領域に格子状にバンプ電極を形成し、その後、ウエハを多数のチップに分割する方法を開示している。この方法は、まずウエハの各チップ領域の周縁部に形成したパッドに接続された配線をチップ領域の内側に引き回し、次いでウエハ全面をポリイミドなどからなるカバーコートで覆った後、このカバーコートを格子状のパターンに開孔して上記配線を露出させ、その上にバンプ電極を形成する。その後、スクライブラインに沿ってウエハをダイシングし、多数のチップに分割する。このような製造方法によれば、チップの内側にバンプ電極を格子状に配置する作業をウエハプロセスで行うため、バンプ電極を形成したチップを大量に生産することが可能となる。
特開平１−２８３８４３号公報は、バンプ電極に加わる応力を緩和する熱可塑性樹脂（例えばポリメチルメタクリレート）をウエハの表面（バンプ電極が形成された領域を除く）にコートし、その後、ウエハをダイシングして多数のチップに分割する方法を開示している。この方法によれば、バンプ電極を介してチップを基板に実装してから両者の隙間に樹脂を充填する方法に比べて、実装後のチップのリペアが容易になり、かつチップと基板との隙間に気泡が残らないといった利点も得られる。
特開平４−２８０４５８号公報は、表面に突起を設けたゴム状弾性体（例えば弾性率が１００ＭＰａ以下のシリコーンゴム）でチップを封止することによって、チップと基板との熱膨張係数差に起因する応力をゴム状弾性体で吸収、緩和するＬＳＩパッケージを開示している。ゴム状弾性体の表面には、一端がチップのパッドに接続され、他端が上記突起の表面に延在する配線が形成されている。このパッケージを基板に実装するときは、上記突起の表面の配線を基板の電極上に半田付けする。
特開平８−１１１４７３号公報は、チップとバンプ電極との間に、チップと基板との熱膨張係数差に起因する応力を緩和するための低弾性率エラストマー（例えばガラス転移温度が−５０℃以下のシロキサンポリマー）を介在させたＢＧＡ型パッケージを開示している。このエラストマーは、接着剤によってチップの表面に接着され、チップのパッドとバンプ電極は、エラストマー内に埋め込まれた導線を介して電気的に接続される。
日経ＢＰ社発行（１９９６年１０月）の「日経マイクロデバイス」（p92〜p98）は、ウエハの表面に弾性樹脂層とポリイミド基板層とを積層し、ポリイミド基板層に設けたＣｕ配線上にバンプ電極を接続した後、ウエハをダイシングして多数のチップサイズパッケージ（ＣＳＰ）を製造する方法（ウエハレベルパッケージング）を開示している。ウエハのパッドとポリイミド基板層の配線は、チップ表面の弾性樹脂層に埋め込まれたリードあるいはボンディングワイヤを介して電気的に接続される。
特開平２−７７１３８号公報は、水平および垂直のあらゆる方向に対してバネ性ないしは自由変形性を備えた薄い螺旋状の配線（マイクロリードと称する）を介してチップのバンプ電極と基板の電極とを接続することによって、バンプ電極に加わる応力を緩和する技術を開示している。上記マイクロリードは、基板上に複数の異種金属膜をスパッタリング法で積層し、これらの金属膜をエッチングして螺旋状にパターニングした後、最下層の金属膜をリフトオフして形成する。
米国特許第５，４７６，２１１号公報は、チップの同一パッド上にワイヤの両端をボンディングしてループ状の突起を形成し、この突起を介して半導体チップを基板に実装する技術を開示している。また、この公報の他の態様では、ワイヤは、その一端がチップのパッド上にボンディングされた後、全体がＳ字状または直線状にフォーミングされ、その他端側が基板に接続されるようになっている。
特開昭６３−１７７４３４号公報は、チップのパッド上に形成されたバンプ電極と基板との間に、絶縁シート上に一括形成され、その高さが最小横寸法以下である螺旋状の導電性バネを挿入した実装構造を開示している。この導電性バネは、ポリイミドなどからなる絶縁シートに接着した薄板上のＣｕ合金などをエッチングして形成し、その一端が絶縁シート上に固定される。この実装構造によれば、複数個のチップを同一基板に実装したときに、基板に反りがあるような場合でも各チップの背面の高さを揃えることができるので、チップの背面に冷却板を配置したときに、全てのチップを冷却板に密着させることができる。
特開平９−１２９７７２号公報は、チップの裏面および側面をパッケージの一部として使用し、かつチップの素子形成面を覆うパッシベーション膜をパッケージの一部として使用することで、ウエハをチップに分割した後にパッケージをアセンブリする工程を低減したチップスケールパッケージを開示している。このパッケージを製造するには、例えばウエハの各チップ領域を二層のパッシベーション膜で覆い、その上部にバンプ電極を接続するための電極を格子状に配置する。各電極は、上層のパッシベーション膜を開孔して形成したスルーホールと下層のパッシベーション膜上に形成した配線とを介して対応するパッドと電気的に接続される。ウエハは、この状態で機能テストやバーンインなどのテスティングに付された後、ダイシングにより多数のチップに分割される。その後、各チップの電極にバンプ電極が接続される。
特開平８−２５０４９８号公報は、パッドの位置やその間隔に制限されることなくバンプ電極を形成するために、パッドから引き出した配線の所定位置上にバンプ電極を形成する技術を開示している。パッドから引き出された配線の表面は、感光性ポリイミドなどの層間絶縁層で覆われ、この層間絶縁層に形成した開孔部から露出する上記配線の上部に導体層を介してバンプ電極が形成される。この構造によれば、バンプ電極を任意の高さに形成できるので、チップと基板の熱膨張係数差に起因するバンプ電極の熱疲労を抑制してバンプ寿命を長期化することができる。
本発明者は、上記したようなバンプ電極を使って半導体チップを基板にフリップチップ実装する従来の半導体装置およびその製造方法を種々検討した結果、チップ−基板間の熱膨張係数差に起因してバンプ電極に集中する応力を有効に緩和、吸収できる構造を備えた新規なＣＳＰ構造およびそれを安価に製造する方法を見出した。
本発明の目的は、半導体チップと基板との熱膨張係数差に起因して両者の接合部であるバンプ電極に集中するストレスを有効に緩和、吸収できる構造を備えたＣＳＰ型の半導体装置およびそれを安価に製造する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明の半導体装置は、バンプ電極に集中する応力を緩和、吸収する低弾性エラストマーをチップの主面上に形成し、パッドに接続された配線をこのエラストマーに開孔したスルーホールを通じてその上面に引き出してその一端部にバンプ電極を接続したものである。また、本発明の他の半導体装置は、エラストマーの上面に引き出した上記配線を湾曲したパターンで形成し、バンプ電極に集中する応力をエラストマーの弾性変形および配線の伸縮によっても吸収、緩和するようにしたものである。
本発明の半導体装置の製造方法は、上記配線にバンプ電極を接続するまでの工程をウエハプロセスで行い、さらにこの状態でバーンインなどのテスティングを行った後、ウエハをダイシングしてチップに分割することにより、パッケージの組立て工程を不要とするものである
その他、本願に記載された発明の概要を項分けして説明すれば以下の通りである。
１．本発明の半導体装置は、半導体ウエハの主面の複数のチップ領域に形成された複数の半導体素子およびボンディングパッドの上部にエラストマー層が形成され、一端部が前記エラストマー層に開孔されたスルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置された配線にバンプ電極が接続されている。
２．本発明の半導体装置は、前記半導体ウエハのチップ領域を分割して得られた半導体チップからなるチップサイズパッケージ型の半導体装置である。
３．本発明の半導体装置は、前記半導体チップの側面に保護層が形成されている。
４．本発明の半導体装置は、前記配線が前記エラストマー層の上部に接合された絶縁テープの一面に形成され、前記配線と前記ボンディングパッドは、前記ボンディングパッド上に接合されたＡｕバンプを介して電気的に接続されている。
５．本発明の半導体装置は、前記ボンディングパッド上に複数段のＡｕバンプが接合されている。
６．本発明の半導体装置は、前記Ａｕバンプが前記エラストマー層のスルーホールに充填された樹脂によって封止されている。
７．本発明の半導体装置は、前記エラストマー層が前記半導体ウエハの主面上に塗布された感光性レジスト、または前記半導体ウエハの主面上に接着された感光性フィルムからなる。
８．本発明の半導体装置は、前記エラストマー層の弾性率が１〜５０００ＭＰａである。
９．本発明の半導体装置は、前記エラストマー層の弾性率が１〜１０００ＭＰａである。
１０．本発明の半導体装置は、前記エラストマー層の弾性率が１〜５００ＭＰａ程度である。
１１．本発明の半導体装置は、前記エラストマー層の膜厚が０．００５〜０．１５mmである。
１２．本発明の半導体装置は、前記エラストマー層の膜厚が０．０１〜０．１mmである。
１３．本発明の半導体装置は、前記エラストマー層の膜厚が０．０２〜０．１mmである。
１４．本発明の半導体装置は、前記バンプ電極の間隔が前記ボンディングパッドの間隔よりも広い。
１５．本発明の半導体装置は、前記エラストマー層の表面に凹凸が設けられている。
１６．本発明の半導体装置は、前記バンプ電極の近傍の前記エラストマー層にスリットが設けられている。
１７．本発明の半導体装置は、前記エラストマー層の上部に配置された配線の少なくともその一部が湾曲したパターンで構成されている。
１８．本発明の半導体装置は、前記エラストマー層の上部に配置された配線の少なくともその一部が複数本の配線で構成されている。
１９．本発明の半導体装置は、前記エラストマー層の上部に配置された配線が、前記配線に接続されるバンプ電極と前記チップ領域の中心とを結ぶ方向に対して直交するように配向され、かつ前記チップ領域の周縁部に配置された配線は、前記チップ領域の中央部に配置された配線よりも長い。
２０．本発明の半導体装置の製造方法は、以下の工程を含んでいる。
（ａ）半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
（ｂ）前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
（ｃ）一端部が前記スルーホールを通じて前記ボンディングパッドと電気的に接続され、他端部が前記エラストマー層の上部に配置される配線を形成する工程、
（ｄ）前記エラストマー層の上部に配置された配線の他端部にバンプ電極を接続する工程。
２１．本発明の半導体装置の製造方法は、以下の工程を含んでいる。
（ａ）半導体ウエハの主面の複数のチップ領域に形成した複数の半導体素子およびボンディングパッドの上部にエラストマー層を形成する工程、
（ｂ）前記エラストマー層を開孔して前記ボンディングパッドまたは前記ボンディングパッドと電気的に接続された電極配線の上部にスルーホールを形成する工程、
（ｃ）一面に配線を形成した絶縁テープを前記エラストマー層の上部に接合し、前記スルーホールを通じて前記配線の一端部と前記ボンディングパッドを電気的に接続する工程、
（ｄ）前記エラストマー層の上部に配置された前記配線の他端部にバンプ電極を接続する工程。
２２．本発明の半導体装置の製造方法は、前記半導体ウエハのチップ領域をダイシングして半導体チップに分割する工程を含んでいる。
２３．本発明の半導体装置の製造方法は、前記チップ領域をダイシングして半導体チップに分割する工程に先立ってテスティングを行うことにより、前記複数のチップ領域を良品と不良品とに選別する工程を含んでいる。
２４．本発明の半導体装置の製造方法は、前記エラストマー層の上部に配置された配線の少なくとも一部でヒューズを形成し、前記テスティングにより不良とされたチップ領域のヒューズを切断する工程を含んでいる。
２５．本発明の半導体装置の製造方法は、前記チップ領域の境界部の半導体ウエハの主面または裏面にスリットを形成し、前記スリットの内部に保護層を形成する工程を含んでいる。
２６．本発明の半導体装置の製造方法は、以下の工程を含んでいる。
（ａ）スクライブラインによって区画された複数のチップ領域のそれぞれの主面に複数の半導体素子と複数のボンディングパッドを形成する工程、
（ｂ）前記複数のチップ領域の主面上にエラストマー層を形成する工程、
（ｃ）前記複数のチップ領域のそれぞれにおいて、前記複数のボンディングパッドに対応する位置の前記エラストマー層にスルーホールを形成する工程、
（ｄ）前記複数のチップ領域のそれぞれにおいて、その一端部が前記エラストマー層上に形成され、かつその他端部が前記スルーホールを介して対応する前記ボンディングパッドに接続される導体層を形成する工程、
（ｅ）前記複数のチップ領域のそれぞれにおいて、前記導体層の一端部に接続されるバンプ電極を形成する工程、
（ｆ）前記半導体ウエハを前記スクライブラインに沿って切断することにより、その主面に前記エラストマー層、前記導体層および前記バンプ電極を有する複数の半導体チップを形成する工程。
２７．本発明の半導体装置の製造方法は、前記エラストマー層が感光性フィルムにより構成され、前記スルーホールがフォトリソグラフィ技術とエッチング技術とによって形成される。
２８．本発明の半導体装置の製造方法は、前記導体層を形成する工程（ｄ）が、前記ボンディングパッド上にＡｕバンプ電極を形成する工程と、前記Ａｕバンプ電極上に配線層を形成する工程とを含んでいる。
２９．本発明の半導体装置の製造方法は、前記導体層を形成する工程（ｄ）が、前記スルーホール内を含む前記エラストマー層上の全面に金属層を形成する工程と、前記金属層をパターニングして配線層を形成する工程とを含んでいる。
【図面の簡単な説明】
図１は、本発明の一実施の形態である半導体装置の斜視図、図２は、この半導体装置の断面図、図３は、基板に実装されたこの半導体装置の断面図、図４は、この半導体装置の構成部材である絶縁テープの上面を示す斜視図、図５は同じく絶縁テープの下面を示す斜視図、図６は、本発明の一実施の形態である半導体装置の製造方法を示す平面図、図７〜図１８は、本発明の一実施の形態である半導体装置の製造方法を示す断面図、図１９は、本発明の一実施の形態である半導体装置の製造工程の全体フロー図、図２０〜図２３は、本発明の他の実施の形態である半導体装置の断面図、図２４は、本発明の他の実施の形態である半導体装置の斜視図、図２５は、本発明の他の実施の形態である半導体装置の断面図、図２６は、本発明の他の実施の形態である半導体装置の斜視図、図２７は、本発明の他の実施の形態である半導体装置の断面図、図２８は、この半導体装置の構成部材である配線のパターンを示す平面図、図２９は、本発明の他の実施の形態である半導体装置の製造方法を示す平面図、図３０〜図３８は、本発明の他の実施の形態である半導体装置の製造方法を示す断面図、図３９、図４０は、本発明の他の実施の形態である半導体装置を示す断面図、図４１は、本発明の他の実施の形態である半導体装置を示す平面図、図４２、図４３は、本発明の他の実施の形態である半導体装置を示す断面図、図４４〜図４８は、本発明の他の実施の形態である半導体装置の製造方法を示す断面図、図４９〜図５１は、本発明の他の実施の形態である半導体装置を示す断面図、図５２は、本発明の他の実施の形態である半導体装置の配線を示す拡大平面図、図５３、図５４は、本発明の他の実施の形態である半導体装置のテスティング方法を示す断面図、図５５は、本発明の他の実施の形態である半導体装置を示す平面図、図５６は、本発明の他の実施の形態である半導体装置の配線を示す拡大平面図、図５７、図５８は、本発明の他の実施の形態である半導体装置の配線を示す断面図である。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
実施の形態１
図１は、本実施の形態のＣＳＰ（チップサイズパッケージ）を示す斜視図、図２は、このＣＳＰの断面図、図３は、プリント配線基板に実装されたこのＣＳＰの断面図である。
本実施の形態のＣＳＰは、主として半導体チップ１、半導体チップ１の主面（素子形成面）を覆うエラストマー２、エラストマー２の上部に設けられた絶縁テープ３、絶縁テープ３の一面（下面）に形成された複数の配線４およびこれらの配線４の一端部に接続された半田バンプ５により構成されている。
半導体チップ１は、例えば厚さ０．２８〜０．５５mm程度の単結晶シリコンからなり、その主面には酸化シリコン膜や窒化シリコン膜などの絶縁膜で構成された表面保護膜（パッシベーション膜）６が形成されている。半導体チップ１の周縁部には、複数のボンディングパッド７が形成されている。これらのボンディングパッド７は、半導体チップ１の四辺に沿って一列に配置されており、各ボンディングパッド７の表面には、ボンディングパッド７と配線４とを電気的に接続するＡｕバンプ８が接合されている。
半導体チップ１の主面を覆うエラストマー２は、例えば半導体チップ１の主面上に塗布した低弾性の感光性レジスト、または半導体チップ１の主面上にラミネートした低弾性の感光性フィルムからなり、その膜厚は０．００５〜０．１５mm程度、好ましくは０．０１〜０．１mm程度、さらに好ましくは０．０２〜０．１mm程度である。また、このエラストマー２の縦×横の寸法は、半導体チップ１と同一である。
エラストマー２は、例えばシリコーンゴム系、エポキシ系、ポリイミド系、ウレタン系、フッ素系などからなる高分子エラストマーの単層構造、またはこれらを２〜３層程度ラミネートした積層構造で構成されている。エラストマー２は、半導体チップ１とこれを実装する基板との熱膨張係数差に起因する応力の緩和ならびにチップ表面の保護を目的として形成され、その弾性率は１〜５０００ＭＰａ程度、好ましくは１〜１０００ＭＰａ程度、さらに好ましくは１〜５００ＭＰａ程度である。
エラストマー２の周縁部には、複数のスルーホール１０が形成されている。これらのスルーホール１０の位置は、半導体チップ１の主面に形成されたボンディングパッド７の位置に対応している。すなわち、スルーホール１０は、対応するボンディングパッド７の真上に形成され、このスルーホール１０の内部にＡｕバンプ８が配置されるようになっている。
エラストマー２の上部に配置された絶縁テープ３は、例えばポリイミド、ガラスエポキシ、ポリエステルなどの樹脂からなり、その厚さは０．０５〜０．１２５mm程度、縦×横の寸法は半導体チップ１と同一である。この絶縁テープ３は、接着剤などによってエラストマー２の上面に接合されている。絶縁テープ３の一面に形成された複数の配線４は、絶縁テープ３に貼り付けた電解銅箔（または圧延銅箔）などをエッチングして形成したもので、その両端部の表面には、例えばＡｕ／Ｎｉのメッキが施されている。
図４は、絶縁テープ３の上面を示す斜視図、図５は下面を示す斜視図である。図４に示すように、絶縁テープ３の周縁部には、複数の開孔９ａが形成されている。これらの開孔９ａの位置は、半導体チップ１のボンディングパッド７およびエラストマー２のスルーホール１０の位置に対応している。また、絶縁テープ３の中央部には上記開孔９ａと同数の開孔９ｂが形成されている。これらの開孔９ｂは、絶縁テープ３の縦方向および横方向に沿って格子状に配置されている。図５に示すように、絶縁テープ３の下面には開孔９ａ、９ｂと同数の配線４が形成されている。各配線４の一端部は、対応する開孔９ａの内側に延在し、他端部は対応する開孔９ｂの内側に延在している。
図１、図２に示すように、配線４の一端部は、エラストマー２に開孔したスルーホール１０を通じてＡｕバンプ８と電気的に接続されている。スルーホール１０の内部には、配線４とＡｕバンプ８との接続部を保護するための封止材１１が充填されている。この封止材１１は、例えばエポキシ樹脂からなる。また、各配線４の他端部には、球状の半田バンプ５が電気的に接続されている。半田バンプ５は、例えばＰｂ−Ｓｎ共晶合金、高融点半田、Ａｕメッキ付きＮｉ合金などからなり、その直径は０．２５〜０．７mm程度である。
上記ＣＳＰをプリント配線基板にフリップチップ実装するには、図３に示すように、プリント配線基板４０のフットプリント（電極）４１上に半田ペーストあるいはフラックスを使って半田バンプ５を仮付けした後、加熱炉内で半田バンプ５をリフローすればよい。
上記した本実施の形態のＣＳＰは、半導体チップ１と半田バンプ５との間にエラストマー２を介在させているので、半導体チップ１とプリント配線基板４０との熱膨張係数差に起因する応力をこのエラストマー２の弾性変形によって緩和、吸収することができる。これにより、半田バンプ５の温度サイクル寿命が長くなるために、ＣＳＰとプリント配線基板４０との接続信頼性を長期間に亘って確保することができる。この結果、本実施の形態のＣＳＰを実装するプリント配線基板４０は、熱膨張係数が半導体チップ１のそれに近くなるように設計した高価な材料でなくともよく、半導体チップ１よりも大きい熱膨張係数を有する安価な材料（例えばガラスエポキシ樹脂など）で構成することが可能となる。
また、本実施の形態のＣＳＰは、半導体チップ１の主面上にエラストマー２を形成し、さらにこのエラストマー２の上部に絶縁テープ３を接合しているので、エラストマー２および絶縁テープ３が半導体チップ１の主面を保護する保護層として機能する。従って、半導体チップ１の主面に別途ポリイミド樹脂やエポキシ樹脂などの保護層を形成しなくともよく、このままの状態でプリント配線基板４０に実装することができる。
次に、上記のように構成されたＣＳＰの製造方法を図６〜図１８を用いて工程順に説明する。図６は、半導体ウエハの全体平面図、図７〜図１８は、図６のＡ−Ａ’線に沿った断面図である。
まず、図６および図７に示すような単結晶シリコンからなる半導体ウエハ５０Ａを用意する。この半導体ウエハ５０Ａの主面の各チップ領域１Ａには、あらかじめ酸化、イオン打ち込み、拡散、絶縁膜堆積、導電膜堆積、フォトリソグラフィ加工などを組み合わせた周知のウエハプロセスによって、図示しないＬＳＩを形成しておく。また、各チップ領域１Ａの周縁部のパッシベーション膜６を開孔して最上層配線の一部を露出させることにより、ボンディングパッド７を形成しておく。最上層配線は、例えばＡｌ合金膜からなる。
次に、図８に示すように、各チップ領域１Ａのボンディングパッド７上にＡｕバンプ８を接続する。Ａｕバンプ８の接続は、例えばＡｕワイヤの先端をボール状に加工するボールボンディング法を用いて行う。
次に、図９に示すように、半導体ウエハ５０Ａの主面上に低弾性の感光性レジスト（またはフィルム）をスピン塗布（または接着剤でラミネート）してエラストマー２を形成する。次に、図１０に示すように、フォトマスク２０を用いてエラストマー２の所定領域を選択的に露光し、次いで現像を行うことにより、図１１に示すように、ボンディングパッド７の真上のエラストマー２にスルーホール１０を形成し、Ａｕバンプ８を露出させる。なお、このスルーホール１０は、エラストマー２に微細なスポット径のレーザビームを照射する方法を用いて形成することもできる。
次に、図１２に示すように、エラストマー２の上面に接着剤などを使って絶縁テープ３を貼り付ける。このとき、エラストマー２のスルーホール１０の上部に絶縁テープ３の開孔９ａと配線４の一端部とが正確に配置されるように位置決めする。また、エラストマー２と絶縁テープ３との密着を確実にするために、絶縁テープ３をエラストマー２の上面に押し当てて配線４をエラストマー２に埋め込み、配線４の上面とエラストマー２の上面とをほぼ同一の高さにする。
次に、図１３に示すように、５００℃程度に加熱したボンディングツール２１を絶縁テープ３の開孔９ａを通じて配線４の一端部に圧着することによって、配線４とＡｕバンプ８とを電気的に接続した後、図１４に示すように、絶縁テープ３の開孔９ａを通じてエラストマー２のスルーホール１０の内部に封止材１１を注入し、次いでこの封止材１１を熱硬化させる。
次に、図１５に示すように、絶縁テープ３の開孔９ｂの内部に露出している配線４の他端部に半田バンプ５を接続する。半田バンプ５と配線の接続を行うには、あらかじめ球状に成形しておいた半田バンプ５を半田ペーストやフラックスなどを用いて配線４の表面に仮付けした後、加熱炉内で半田バンプ５をリフローする。
次に、この状態でチップ領域１Ａのテスティング（電気特性検査およびバーンイン）を行う。このテスティングを行うには、例えば図１６に示すような薄いフィルム状の検査ジグ１７を用意する。この検査ジグ１７は、半導体ウエハ５０Ａとほぼ同じサイズで構成されており、その一面には多数のプローブ１８が形成されている。そして、図１７に示すように、この検査ジグ１７のプローブ１８を各チップ領域１Ａの半田バンプ５に当ててテスティングを行うことにより、良品のチップ領域１Ａと不良のチップ領域１Ａとを選別する。
次に、図１８に示すように、半導体ウエハ５０Ａの裏面にダイシングテープ２２を接着した後、各チップ領域１Ａの境界部（スクライブライン）をダイシングして半導体チップ１に分割することにより、前記図１および図２に示したＣＳＰが完成する。図１９は、上記したＣＳＰの製造工程の全体フローである。
このように、本実施の形態のＣＳＰの製造方法は、チップ領域１Ａのボンディングパッド７上にＡｕバンプ８を接続した後、絶縁テープ３の配線４に接続された半田バンプ５にプローブ１８を当ててテスティングを行うまでの全工程をウエハプロセス（いわゆる前工程）で行い、その後、半導体ウエハ５０Ａをダイシングしてチップ領域１ＡからＣＳＰ構造の半導体チップ１を得る。すなわち、これらの半導体チップ１は、半導体ウエハ５０Ａをダイシングした時点でその主面がエラストマー２および絶縁テープ３によって被覆されており、かつ良品と不良品とに選別されているので、そのままＣＳＰとしてプリント配線基板４０に実装することができ、従来、半導体ウエハ５０Ａのダイシング後に行っていた半導体チップ１のパッケージング工程（いわゆる後工程）がほぼ不要となる。
なお、前記図１、図２に示すＣＳＰは、エラストマー２の上面に接着した絶縁テープ３の下面側に配線４を配置したが、例えば図２０に示すように、絶縁テープ３の上面側に配線４を配置してもよい。このようにすると、エラストマー２と絶縁テープ３との接触面積が大きくなって両者の密着性が向上するために、配線４をエラストマー２に埋め込む作業が不要となる。この場合は、半田バンプ５が接続される領域（端子部）を除いた配線４の表面をソルダーレジスト１６で被覆する。
また、ＣＳＰの他の態様として、例えば図２１に示すように、チップ−基板間に生じる応力を緩和できる程度の弾性率を備えた絶縁テープ３を半導体チップ１の主面上に直接貼り付けてもよい。この場合は、エラストマー２が不要となるので、ＣＳＰの部品点数の低減および製造工程の低減を図ることができる。また、エラストマー２を使用しない分、半導体チップ１の主面の平坦度が向上するので、配線４に接続する半田バンプ５の高さのばらつきが低減され、ＣＳＰとプリント配線基板４０との接続信頼性がさらに向上する。
また、配線４を形成した絶縁テープ３を使用する手段に代えて、例えば図２２に示すように、エラストマー２の表面に配線４を直接形成してもよい。この配線４を形成するには、例えば前記の方法で半導体チップ１の主面上にエラストマー２を形成した後、その表面に無電解メッキや蒸着などの方法で金属膜を堆積し、次いでフォトリソグラフィ技術を使ってこの金属膜をパターニングする。この場合も前記の態様と同様、ＣＳＰの部品点数の低減および製造工程の低減を図ることができ、かつチップ表面の平坦度も向上する。
ＣＳＰのさらに他の態様として、例えば図２３に示すように、ボンディングパッド７上に接続するＡｕバンプ８を多段構造にしてもよい。このようにすると、Ａｕバンプ８の高さ方向の径が実効的に大きくなるので、Ａｕバンプ８自体にもある程度の応力吸収能力を持たせることができる。
ＣＳＰのさらに他の態様として、例えば図２４（斜視図）および図２５（断面図）に示すように、エラストマー２（または絶縁テープ３もしくはその両方）の表面に波状の凹凸を設けて配線４に伸縮性を持たせてもよい。このようにすると、半田バンプ５に加わる応力の一部が配線４の伸縮によって緩和、吸収されるので、ＣＳＰとプリント配線基板４０との接続信頼性がさらに向上する。
実施の形態２
図２６は、本実施の形態のＣＳＰを示す斜視図、図２７は、このＣＳＰの断面図である。
本実施の形態のＣＳＰは、半導体チップ１の主面をエラストマー２で被覆し、このエラストマー２の上面に配線１２を形成している。エラストマー２は、前記実施の形態１で用いたものと同様の低弾性感光性レジスト（またはフィルム）からなり、その上面に形成された配線１２の一端部は、エラストマー２に形成されたスルーホール１３を通じて半導体チップ１のボンディングパッド７と電気的に接続されている。また、配線１２の他端部には、前記実施の形態１と同様の半田バンプ５が接続されている。なお、ボンディングパッド７は、半導体チップ１の主面の周縁部ではなく、半田バンプ５と同じように半導体チップ１の主面の中央部に格子状に配置されている。
図２６に示すように、エラストマー２の上面の配線１２は、スルーホール１３から端子部（半田バンプ５が接続される領域）までの経路が直線ではなく、円弧状のパターンになっている。また、図２７に示すように、配線１２の表面は、端子部を除いてソルダーレジスト１６で被覆されている。さらに、半導体チップ１の側面は、エポキシ樹脂などからなる封止材１４が被覆され、外部からその側面を通じてチップ内部に水分などの異物が浸入し難い構造になっている。
エラストマー２の上面の配線１２を円弧状のパターンにした本実施の形態のＣＳＰによれば、チップ−基板間に生じる応力がエラストマー２の弾性変形のみならず、配線１２の伸縮によっても吸収、緩和されるので、ＣＳＰ−基板間の接続信頼性がより一層向上する。また、配線１２に応力吸収能力を持たせることにより、エラストマー２を導く（すなわち、エラストマー２の応力吸収能力を小さく）してもＣＳＰ−基板間の接続信頼性が確保されるので、薄型のＣＳＰを実現することができる。
上記した本実施の形態のＣＳＰは、半導体チップ１のボンディングパッド７上にＡｕバンプ８をボンディングしないので、製造工程の途中でボンディングパッド７に強い衝撃が加わることがない。従って、素子形成領域を含む半導体チップ１の主面の任意の領域にボンディングパッド７を配置することができる。また、半導体チップ１の主面上にエラストマー２を形成する際にＡｕバンプ８の高さを考慮しなくともよいので、エラストマー２を薄くすることが容易になる。
なお、配線１２のパターンは、図２８（ａ）に示すような円弧状パターンの他、例えば同図（ｂ）に示すようなＳ字状パターン、同図（ｃ）に示すようなＬ字状パターンなど、任意の湾曲パターンとすることができる。また、同図（ｄ）に示すように、配線１２の湾曲部を複数本の微細な配線パターンで構成することにより、湾曲部の伸縮性がさらに向上すると共に配線抵抗が小さくなり、しかも１本の配線が断線した場合でも、他の配線で導通を確保することが可能となる。またその際、隣り合った微細配線同士を所々で結線してメッシュ状のパターンにした場合には、微細配線が一箇所で断線した場合でも、配線抵抗の増大を最小限に抑えることができる。
次に、本実施の形態のＣＳＰの製造方法を図２９〜図３８を用いて工程順に説明する。図２９は、半導体ウエハの全体平面図、図３０および図３１は、この半導体ウエハのチップ領域約１個分を示す断面図である。
まず、図２９に示すような単結晶シリコンからなる半導体ウエハ５０Ｂを用意する。この半導体ウエハ５０Ｂの主面の各チップ領域１Ｂには、図示しないＬＳＩが形成されている。また、各チップ領域１Ｂの中央部には、例えばＡｌ合金膜からなる複数のボンディングパッド７が格子状に形成されている。
次に、図３０に示すように、半導体ウエハ５０Ｂの主面上に低弾性の感光性レジスト（またはフィルム）をスピン塗布（または接着剤でラミネート）してエラストマー２を形成した後、図３１に示すように、半導体ウエハ５０Ｂの裏面側からチップ領域１Ｂの境界部（スクライブライン）をエッチングしてエラストマー２に達するスリット１５を形成し、次いで、このスリット１５の内部に裏面側から封止材１４を充填することにより、互いに隣接するチップ領域１Ｂ同士を電気的に絶縁する。この封止材１４は、後の工程でチップ領域１Ｂをダイシングして半導体チップ１に分割した後には、半導体チップ１の側面の保護層となる。
次に、図３２に示すように、フォトマスク２５を用いてエラストマー２の所定領域を選択的に露光し、次いで現像を行うことにより、図３３に示すように、エラストマー２にスルーホール１３を形成してボンディングパッド７を露出させる。このとき、スクライブライン近傍のエラストマー２も同時に取り除いておくことにより、最終工程でのダイシングが容易になる。
次に、図３４に示すように、スルーホール１３の内部を含むエラストマー２の表面にＡｕあるいはＣｕなどのメッキ層１２Ａを蒸着した後、フォトレジスト膜をマスクにしたエッチングでこのメッキ層１２Ａをパターニングすることにより、図３５に示すように、一端部がボンディングパッド７に接続され、他端部がスルーホール１３を通じてエラストマー２の上面に延在する配線１２を形成する。このとき、エラストマー２の上面の配線１２を、前記図２６あるいは図２８に示すような湾曲したパターンで形成する。
次に、図３６に示すように、スルーホール１３の内部を含むエラストマー２の表面にソルダーレジスト１６をコーティングし、半田バンプ５が接続される端子部を除いた配線１２の表面をソルダーレジスト１６で被覆する。また、スルーホール１３の内部に埋め込まれたソルダーレジスト１６は、ボンディングパッド７と配線１２の接続部を保護する封止材として機能する。
次に、図３７に示すように、配線１２の端子部に半田バンプ５を接続する。半田バンプ５の接続は、前記実施の形態１と同様、あらかじめ球状に成形した半田バンプ５を半田ペーストやフラックスなどを用いて配線１２上に仮付けした後、加熱炉内でリフローすればよい。
次に、この状態でテスティング（電気特性検査およびバーンイン）を行って良品のチップ領域１Ｂと不良のチップ領域１Ｂとを選別した後、図３８に示すように、半導体ウエハ５０Ｂの裏面にダイシングテープ２２を接着し、各チップ領域１Ｂの境界部（スクライブライン）をダイシングして複数の半導体チップ１に分割することにより、本実施の形態のＣＳＰが完成する。
なお、前記図２６および図２７に示すＣＳＰは、ボンディングパッド７の真上にスルーホール１３を配置しているが、例えば図３９に示すように、ボンディングパッド７から離れた領域にスルーホール１３を配置し、表面保護膜（パッシベーション膜）６上に形成した配線１９をボンディングパッド７からスルーホール１３まで引き回してもよい。また、表面保護膜６上に配線１９を形成する手段に代えて、例えば図４０に示すように、ボンディングパッド７から離れた領域のエラストマー２と表面保護膜６とにスルーホール１３を形成し、ボンディングパッド７と同層の導電膜（例えばＡｌ合金膜）で形成した配線２３をこのスルーホール１３まで引き回してもよい。なお、これらの態様では、前記実施の形態１で使用したような、ボンディングパッド７を周縁部に配置した半導体チップ１を使用することもできる。
また、ＣＳＰの他の態様として、例えば図４１（平面図）および図４２（断面図）に示すように、半田バンプ５を接続する端子部の近傍のエラストマー２にスリット２７を設けてもよい。このようにすると、スリット２７が伸縮することによって端子部近傍のエラストマー２が弾性変形し易くなるので、半田バンプ５に加わる応力をさらに低減することができる。このとき、図示のように、各端子部を挟むようにして一対のスリット２７を形成し、その一方をチップ中心側に、他方をその反対側に配置する。また、各スリット２７の長手方向を、端子部と半導体チップ１の中心部とを結ぶ方向と直交する方向に配向する。このようにすると、端子部とチップ中心部とを結ぶ方向に沿った半導体チップ１の膨張、収縮に起因する応力成分を有効に緩和することができる。
また、例えば図４３に示すような、エラストマー２の上面に絶縁テープ３０をラミネートするＣＳＰの場合は、絶縁テープ３０に形成した配線３３を前記図２８に示すような湾曲パターンで構成してもよい。
図４３に示すＣＳＰは、例えば次のような方法で製造する。まず、図４４に示すように、半導体ウエハ５０Ｂのボンディングパッド７上にＡｕバンプ８を接続した後、半導体ウエハ５０Ｂの主面上にエラストマー２をスピン塗布（または接着剤でラミネート）する。またこれとは別に、図４５に示すような絶縁テープ３０を用意する。この絶縁テープ３０の一面（上面）に形成された配線３３の一端部は、絶縁テープ３０に開孔したスルーホール３１に接続されている。また、このスルーホール３１の内部には、その一部が絶縁テープ３０の下面側に突出したメッキ層３２が形成されている。配線３３の表面は、後の工程で半田バンプ５が接続される領域（端子部）を除き、ソルダーレジスト１６で被覆されている。
次に、図４６に示すように、上記絶縁テープ３０を接着剤などを使ってエラストマー２の上面にラミネートし、ボンディングパッド７上のＡｕバンプ８とスルーホール３１内のメッキ層３２とを電気的に接続した後、図４７に示すように、絶縁テープ３０の上面に形成された配線３３の一端部（端子部）に半田バンプ５を接続する。
次に、この状態でテスティング（電気特性検査およびバーンイン）を行った後、図４８に示すように、半導体ウエハ５０Ｂの裏面にダイシングテープ２２を接着し、次いで各チップ領域１Ｂの境界部（スクライブライン）をダイシングして複数の半導体チップ１に分割することにより、図４３に示すＣＳＰが得られる。
また、ＣＳＰの他の態様として、例えば図４９（ａ）に示すように、チップ領域１Ｂの境界部のエラストマー２にスリット３４を形成し、その内部にエラストマー２よりも硬質の樹脂などからなる封止材３５を充填してもよい。同図（ｂ）に示すように、この封止材３５は、チップ領域１Ｂの境界部をダイシングした後には半導体チップ１の側面の保護層として機能するが、エラストマー２よりも硬質であるために、ダイシング時にエラストマー２が過度に変形するのを防止する機能もある。
ＣＳＰのさらに他の態様として、例えば図５０（ａ）に示すように、上記スリット３４をその底部が半導体ウエハ５０Ｂの内部に達するように深く形成してもよい。このようにすると、封止材３５による半導体チップ１の側面保護機能をさらに強化することができる。その際、例えば半導体ウエハ５０Ｂを異方性エッチングしてスリット３４の底部の径をウエハ表面近傍よりも大きくすることにより、封止材３５が半導体チップ１の側面から剥離し難くなる（同図（ｂ））。
ＣＳＰのさらに他の態様として、例えば図５１（ａ）に示すように、チップ領域１Ｂの境界部の半導体ウエハ５０Ｂにスリット３４を形成し、その後、同図（ｂ）に示すように、このスリット３４の内部を含む半導体ウエハ５０Ｂの主面上にエラストマー２を塗布してもよい。このようにすると、同図（ｃ）に示すように、エラストマー２を半導体チップ１の側面の保護層として利用することができるので、スリット３４の内部に樹脂などの封止材を充填する工程が不要となる。
ＣＳＰのさらに他の態様として、例えば図５２に示すように、エラストマーの上面や絶縁テープの一面に形成した配線１２の少なくとも一部をヒューズ３６として利用してもよい。このようにすると、電気特性検査で短絡不良などが見出されたチップ領域に形成されたヒューズ３６をバーンインに先だって、またはバーンイン中に切断することによって、不良のチップ領域を排除することができる。
また、配線１２をヒューズ３６として利用する上記の手段に代えて、例えば図５３に示すように、電気特性検査で短絡不良などが見出されたチップ領域１Ｂの半田バンプ５を削り取ったり、図５４に示すように、不良が見出されたチップ領域１Ｂのバンプ電極５の表面を樹脂などの絶縁層３７で被覆したりして、テスターやバーンイン装置の導通ピンが半田バンプ５に接触しないようにすることによっても、不良のチップ領域１Ｂを排除することができる。
図５５は、エラストマー２の上部に形成された配線１２を、この配線１２に接続される半田バンプ５と半導体チップ１の中心とを結ぶ方向に対して直交するように配向し、かつ半導体チップ１の周縁部に配置される配線１２を半導体チップ１の中央部に配置される配線１２よりも長く形成した態様である。このようにすると、半田バンプ５と配線１２との相対的な位置ずれに起因して半田バンプ５に加わる応力が均一となり、半田バンプ５の接続寿命がチップ全体で均質化されるので、半田バンプ５の接続信頼性が向上する。
この場合、配線１２は必ずしも直線状のパターンでなくともよく、例えば図５６に示すように、チップ中心方向に対して直交する方向の配線成分の累積長がチップ中心からの距離に比例して長くなっていればよい。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば図５７に示すように、半導体チップ１の主面に接合したエラストマー２に形成する配線１２を多層構造にしてもよい。またその際、電源用の配線１２と信号用の配線１２をエラストマー２の別層に配置することによってノイズの低減を図るようにしてもよい。さらに、エラストマー２の上面に絶縁テープ３を接合する場合は、図５８に示すように、両面に配線３３を形成した絶縁テープ３を用いてもよい。
産業上の利用可能性
本発明によれば、半導体チップと基板との熱膨張係数差に起因してバンプ電極に加わる応力をエラストマーの弾性変形あるいは配線の伸縮によって緩和、吸収するようにしたＣＳＰを安価に製造することができるので、小型で軽量な電子機器、例えば携帯電話、ＰＤＡ、ＨＰＣなどの携帯情報端末機に用いて好適なＣＳＰを提供することができる。
【図１】
0003768817.tif 000002
【図２】
0003768817.tif 000003
【図３】
0003768817.tif 000004
【図４】
0003768817.tif 000005
【図５】
0003768817.tif 000006
【図６】
0003768817.tif 000007
【図７】
0003768817.tif 000008
【図８】
0003768817.tif 000009
【図９】
0003768817.tif 000010
【図１０】
0003768817.tif 000011
【図１１】
0003768817.tif 000012
【図１２】
0003768817.tif 000013
【図１３】
0003768817.tif 000014
【図１４】
0003768817.tif 000015
【図１５】
0003768817.tif 000016
【図１６】
0003768817.tif 000017
【図１７】
0003768817.tif 000018
【図１８】
0003768817.tif 000019
【図１９】
0003768817.tif 000020
【図２０】
0003768817.tif 000021
【図２１】
0003768817.tif 000022
【図２２】
0003768817.tif 000023
【図２３】
0003768817.tif 000024
【図２４】
0003768817.tif 000025
【図２５】
0003768817.tif 000026
【図２６】
0003768817.tif 000027
【図２７】
0003768817.tif 000028
【図２８】
0003768817.tif 000029
【図２９】
0003768817.tif 000030
【図３０】
0003768817.tif 000031
【図３１】
0003768817.tif 000032
【図３２】
0003768817.tif 000033
【図３３】
0003768817.tif 000034
【図３４】
0003768817.tif 000035
【図３５】
0003768817.tif 000036
【図３６】
0003768817.tif 000037
【図３７】
0003768817.tif 000038
【図３８】
0003768817.tif 000039
【図３９】
0003768817.tif 000040
【図４０】
0003768817.tif 000041
【図４１】
0003768817.tif 000042
【図４２】
0003768817.tif 000043
【図４３】
0003768817.tif 000044
【図４４】
0003768817.tif 000045
【図４５】
0003768817.tif 000046
【図４６】
0003768817.tif 000047
【図４７】
0003768817.tif 000048
【図４８】
0003768817.tif 000049
【図４９】
0003768817.tif 000050
【図５０】
0003768817.tif 000051
【図５１】
0003768817.tif 000052
【図５２】
0003768817.tif 000053
【図５３】
0003768817.tif 000054
【図５４】
0003768817.tif 000055
【図５５】
0003768817.tif 000056
【図５６】
0003768817.tif 000057
【図５７】
0003768817.tif 000058
【図５８】
0003768817.tif 000059