(57)【特許請求の範囲】
【請求項１】
透明性絶縁基板と、
前記透明性絶縁基板上に一方向に配列され第１間隔で離隔配置される一対が、前記第１間隔より広い第２間隔で複数個が配列されるゲートバスラインと、
前記第２間隔で離隔されたゲートバスラインの中心ごとに一つずつ、前記ゲートバスラインと平行に配列される複数個の共通バスラインと、
前記ゲートバスライン及び共通バスラインと交差配列され、単位画素を限定する複数個のデータバスラインと、前記ゲートバスラインとデータバスラインの交差部に配置される薄膜トランジスタと、
前記ゲートバスライン、共通バスライン、及びデータバスラインにより限定された単位画素領域に配置され、前記共通バスラインとコンタクトされ、透明導電体で成るカウンター電極と、
前記単位画素内に前記カウンター電極とオーバーラップするよう配置され、前記薄膜トランジスタとコンタクトされ、透明導電体で成る画素電極とを有し、
前記カウンター電極は、プレート状であり、
前記共通バスラインは、前記ゲートバスラインと平行に配置されながら前記カウンター電極の一部とコンタクトされるライン状の第１部分と、単位画素内で前記第１部分から突出し、前記データバスラインと平行に配置されながら、前記カウンター電極の両側の縁部分とコンタクトされる第２部分とを有することを特徴とするフリンジフィールドスイッチングモード液晶表示装置。
【請求項２】
前記カウンター電極は、単位画素領域のそれぞれに配置されることを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項３】
前記カウンター電極は、前記共通バスラインの上・下に配置されたものが、前記共通バスラインに全てコンタクトされることを特徴とする請求項２記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項４】
前記カウンター電極は、前記第２間隔で配置されたゲートバスラインの間の二つの単位画素領域に、一体型に一つで配置されることを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項５】
前記画素電極は、スリット状であることを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフリンジフィールドスイッチングモード液晶表示装置に関し、より詳しくは、ゲートバスラインと共通バスラインの間のショートを防ぐためそれらの設計を変更したフリンジフィールドスイッチングモード液晶表示装置に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタ液晶表示装置（Ｔｈｉｎ  Ｆｉｌｍ  ＴｒａｎｓｉｓｔｏｒＬｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：以下、ＴＦＴ−ＬＣＤ）は軽量、薄型及び低消費電力等の特性を有するため、ＣＲＴ（Ｃａｔｈｏｄｅ−ｒａｙ  ｔｕｂｅ）に代えて各種の情報機器の端末機又はビデオ機器等に用いられており、最近はノートブック型ＰＣ及びモニター市場で大きく脚光を浴びている。
【０００３】
ＴＦＴ−ＬＣＤは、概略的には、マトリックス状に配列された各画素にＴＦＴが配置された構造のアレイ基板と、各画素に対応してレッド、グリーン、及びブルーのカラーフィルターが配列されたカラーフィルター基板が液晶層の介在下に重ね合わされた構造を有する。
【０００４】
このようなＴＦＴ−ＬＣＤにおいて、駆動モードとしてＴＮモードが採用されてきたが、ＴＮモードは、視野角が狭小であるという欠点がある。これに従い、イン−プレーンスイッチング（Ｉｎ−Ｐｌａｉｎ  Ｓｗｉｔｃｈｉｎｇ：以下、ＩＰＳ）モードが提案され、ＴＮモードが有する視野角の狭小さを解決した。
【０００５】
ところが、ＩＰＳモードＬＣＤは広視野角を実現したにも拘らず、カウンター電極及び画素電極の材質が不透明金属であることから、開口率及び透過率の低いという欠点を有する。ここに、フリンジフィールドスイッチング（ＦｒｉｎｇｅＦｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ：以下、ＦＦＳ）モードＬＣＤがＩＰＳモードＬＣＤの欠点である低い開口率及び透過率を改善するため提案された。
【０００６】
ＦＦＳモードＬＣＤにおいて、カウンター電極及び画素電極は透明導電体に形成されながら電極間の間隔が基板間の間隔より小さく設計され、そして、負の誘電率異方性特性を有する液晶が用いられる。これに従い、ＦＦＳモードＬＣＤは電極間でフリンジフィールドが形成され、フリンジフィールドにより電極の上部に存在する液晶分子までも全て動作され、広視野角はもちろん、高輝度をも実現する。
【０００７】
図１は、従来のＦＦＳモードＬＣＤのアレイ基板を示す平面図である。図示されたように、ゲートバスライン２とデータバスライン６が交差配列され、これにより単位画素が限定される。スイッチング素子のＴＦＴ１０がゲートバスライン２とデータバスライン６の交差部に配置される。ＴＦＴ１０はゲートバスラインの一部分のゲート電極と、ゲート電極の上部に配置される半導体層３と、データバスライン６から引き出され半導体層３の一側とオーバーラップするよう配置されるドレイン電極６ｂと、半導体層３の他側とオーバーラップするよう配置されるソース電極６ａを含む。
【０００８】
カウンター電極５が単位画素内に配置される。カウンター電極５は透明導電体で構成され、プレート（ｐｌａｔｅ）状に備えられる。カウンター電極５はその一部分がゲートバスライン２と共に形成される共通バスライン４と電気的にコンタクトされ、これにより、共通バスライン４から持続的に共通信号を印加される。
【０００９】
共通バスライン４は、ゲートバスライン２と平行に配置されながらカウンター電極５と電気的にコンタクトされる第１部分４ａと、単位画素内で第１部分４ａからデータバスライン６と平行に延長配置されながら、カウンター電極５の両側の縁部分とコンタクトされ遮光手段として機能する第２部分４ｂを含む。
【００１０】
画素電極７がカウンター電極５とオーバーラップするよう単位画素内に配置される。画素電極７は透明導電体で成り、データバスライン６と平行した方向に配置される数個のスリット（ｓｌｉｔ）を有するスリット状に備えられる。このような画素電極７はゲート絶縁膜（未図示）によりカウンター電極５と電気的に絶縁される。さらに、画素電極７はＴＦＴ１０のソース電極６ａと電気的にコンタクトされる。
【００１１】
しかし、従来のＦＦＳモードＬＣＤは、ゲートバスラインと共通バスラインの間の間隔（Ｌ１）が非常に狭いことによりそれらの間のショート（ｓｈｏｒｔ）が発生する確率が高く、これにより、製品不良が発生するという問題点があった。即ち、ゲートバスラインと共通バスラインの間のショートが発生すれば、ゲートバスラインに載せられた高電圧が共通バスラインに載せられるため共通バスラインの全体欠陥が発生し、結局、製品全体が不良処理されるというものである。
【００１２】
【発明が解決しようとする課題】
そこで、本発明は上記従来のフリンジフィールドスイッチング（ＦＦＳ）モード液晶表示装置（ＬＣＤ）における問題点に鑑みてなされたものであって、本発明の目的は、ゲートバスラインと共通バスラインの間のショートを防ぐことができるＦＦＳモードＬＣＤを提供することである。
【００１３】
さらに、本発明の他の目的はゲートバスラインと共通バスラインの間のショートによる製品不良の発生を防ぐことができるＦＦＳモードＬＣＤを提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるＦＦＳモードＬＣＤは、透明性絶縁基板と、前記透明性絶縁基板上に一方向に配列され第１間隔で離隔配置される一対が、前記第１間隔より広い第２間隔で複数個が配列されるゲートバスラインと、前記第２間隔で離隔されたゲートバスラインの中心ごとに一つずつ、前記ゲートバスラインと平行に配列される複数個の共通バスラインと、前記ゲートバスライン及び共通バスラインと交差配列され、単位画素を限定する複数個のデータバスラインと、前記ゲートバスラインとデータバスラインの交差部に配置される薄膜トランジスタと、前記ゲートバスライン、共通バスライン、及びデータバスラインにより限定された単位画素領域に配置され、前記共通バスラインとコンタクトされ、透明導電体で成るカウンター電極と、前記単位画素内に前記カウンター電極とオーバーラップするよう配置され、前記薄膜トランジスタとコンタクトされ、透明導電体で成る画素電極とを含むことを特徴とする。
【００１５】
前記カウンター電極は、単位画素領域のそれぞれに配置されることが好ましい。
【００１６】
前記カウンター電極は、前記共通バスラインの上・下に配置されたものが、前記共通バスラインに全てコンタクトされることが好ましい。
また、前記カウンター電極は、前記第２間隔で配置されたゲートバスラインの間の二つの単位画素領域に、一体型に一つで配置されることが好ましい。
【００１７】
前記画素電極は、スリット状であることが好ましい。
【００１８】
【発明の実施の形態】
次に、本発明にかかるフリンジフィールドスイッチング（ＦＦＳ）モード液晶表示装置（ＬＣＤ）の実施の形態の具体例を図面を参照しながら説明する。
【００１９】
図２は、本発明の実施例に係るＦＦＳモードＬＣＤのアレイ基板を示す平面図である。
図２を参照すると、複数個のゲートバスライン１２がガラス基板のような透明性絶縁基板（未図示）上に行方向に配列される。ゲートバスライン１２は第１間隔で離隔配置される一対が、第１間隔より広い第２間隔で複数個が配列される。共通バスライン１４が第２間隔で離隔されたゲートバスライン１２の中心ごとに一つずつ、ゲートバスライン１２と平行に配列される。複数個のデータバスライン１６がゲートバスライン１２及び共通バスライン１４と交差配列され、この結果、単位画素が限定される。
【００２０】
ここで、単位画素は一つのゲートバスライン１２と一つの共通バスライン１４、及び一対のデータバスライン１６により限定される。従って、ゲートバスライン１２間の第２間隔は二つの単位画素の大きさに対応する大きさであり、共通バスライン１４は各単位画素の大きさを限定することができる位置に配置される。
【００２１】
スイッチング素子としてＴＦＴ２０がゲートバスライン１２とデータバスライン１６の交差部に配置される。ＴＦＴ２０はゲートバスライン１２の一部分であるゲート電極と、ゲート電極の上部に配置される半導体層１３と、データバスライン１６から引き出され、半導体層１３の一側とオーバーラップするよう配置されるドレイン電極１６ｂと、半導体層１３の他側とオーバーラップするよう配置されるソース電極１６ａを含む。
【００２２】
カウンター電極１５が各単位画素内に配置される。カウンター電極１５は透明導電体で成り、そして、プレート（ｐｌａｔｅ）状に備えられる。さらに、カウンター電極１５は第２間隔で離隔されたゲートバスライン１２により限定された二つの単位画素内に配置されたものが、一つの共通バスライン１４に全てコンタクトされる。
【００２３】
画素電極１７が単位画素内にカウンター電極１５とオーバーラップするよう配置される。画素電極１７は透明導電体で成り、スリット状に備えられる。さらに、画素電極１７はゲート絶縁膜（未図示）によりカウンター電極１５と電気的に絶縁される。その上に、画素電極１７はＴＦＴ２０のソース電極１６ａとコンタクトされる。
【００２４】
上記の構造を有する本発明に係るＦＦＳモードＬＣＤのアレイ基板において、ゲートバスライン１２と共通バスライン１４間の間隔（Ｌ２）は従来のそれ（Ｌ１）より非常に大きいため、ゲートバスライン１２と共通バスライン１４の間のショートは発生する確率が殆どない。
【００２５】
本発明の構造において、第１間隔で離隔配置されるゲートバスラインはそれらの間のショートが発生することがある。ところが、従来の構造では一つの単位画素に一つの共通バスラインが配列されるが、本発明では二つの単位画素に一つの共通バスライン１４が配列されるため、省略された共通バスラインの幅に該当する程度の余裕幅が確保される。従って、第１間隔で離隔するように配置されるゲートバスライン１２は、前記余裕幅を活用してそれらの間の間隔を広げることができ、よって、第１間隔で離隔するように配置されるゲートバスライン１２の間のショートは防ぐことができる。
【００２６】
従って、本発明に係るＦＦＳモードＬＣＤは共通バスライン及びゲートバスラインの設計を最適化させることにより、それらの間のショートを防ぐことができ、よって、共通バスラインの欠陥は勿論、これによる製品不良の発生も防ぐことができる。
【００２７】
図３及び図４は、本発明の他の実施例に係るＦＦＳモードＬＣＤのカウンター電極及び共通バスラインを説明するための平面図である。
図３及び図４において、共通バスライン１４は隣接する二つの単位画素内で“Ｈ”字形に備えられる。詳しく述べると、共通バスライン１４は単位画素を区画するようゲートバスライン１２と平行に配置されるライン状の第１部分１４ａと、単位画素内で第１部分１４ａから突出し、データバスライン１６と平行に配置されながらカウンター電極１５の両側の縁部とオーバーラップするように配置され、遮光機能を行う第２部分１４ｂを含む形状に備えられる。
【００２８】
さらに、カウンター電極１５はプレート状に備えられ、図３に示したように、各単位画素領域に配置されるよう備えられるか、又は図４に示したように、第２間隔で離隔されたゲートバスライン１２により限定される二つの単位画素領域に、一体型に配置されるよう備えることができる。ここで、カウンター電極１５が二つの単位画素に一体型に配置される場合、カウンター電極１５を形成するための透明導電体に対するエッチングマージンを高めることができ、特に、共通バスライン１４との接触面積の増加を介して接触抵抗を低下させることができる。
【００２９】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００３０】
【発明の効果】
上述のように、本発明はゲートバスラインと共通バスラインの設計変更を介し、ライン間のショートによる欠陥を防ぐことができ、よって、製造収率を向上させることができる。
【図面の簡単な説明】
【図１】従来技術に係るＦＦＳモードＬＣＤのアレイ基板を示す平面図である。
【図２】本発明の実施例に係るＦＦＳモードＬＣＤのアレイ基板を示す平面図である。
【図３】本発明の他の実施例に係るＦＦＳモードＬＣＤのカウンター電極及び共通バスラインを説明するための平面図である。
【図４】本発明の他の実施例に係るＦＦＳモードＬＣＤのカウンター電極及び共通バスラインを説明するための平面図である。
【符号の説明】
１２        ゲートバスライン
１３        半導体層
１４        共通バスライン
１４ａ      第１部分
１４ｂ      第２部分
１５        カウンター電極
１６        データバスライン
１６ａ      ソース電極
１６ｂ      ドレイン電極
１７        画素電極
２０        ＴＦＴ
【図１】
0003811810.tif 000002
【図２】
0003811810.tif 000003
【図３】
0003811810.tif 000004
【図４】
0003811810.tif 000005