(57)【特許請求の範囲】
【請求項１】
透明絶縁性基板上に形成され、且つ、互いに交差する様に設けられたゲートバスライン及びドレインバスライン、前記ゲートバスライン及びドレインバスラインの交差部毎に設けられた薄膜トランジスタ、及び、前記各薄膜トランジスタのソース電極に接続された画素電極とを少なくとも有する薄膜トランジスタマトリクスにおいて、少なくとも前記ゲートバスラインを構成する導電膜をＣｒ、Ｔｉ、Ｍｏ或いはＴａのいずれかから構成するとともに、前記導電膜の少なくとも一部の表面にイオン種がＰまたはＢのいずれかからなるイオン導入層を設けたことを特徴とする薄膜トランジスタマトリクス。
【請求項２】
透明絶縁性基板上に形成され、且つ、互いに交差する様に設けられたゲートバスライン及びドレインバスライン、前記ゲートバスライン及びドレインバスラインの交差部毎に設けられた薄膜トランジスタ、及び、前記各薄膜トランジスタのソース電極に接続された画素電極とを少なくとも有する薄膜トランジスタマトリクスの製造方法において、少なくとも前記ゲートバスラインを構成する導電膜をＣｒ、Ｔｉ、Ｍｏ或いはＴａのいずれかから構成するとともに、前記導電膜の少なくとも一部の表面にＰまたはＢのいずれかからなるイオンをイオン注入してイオン導入層を形成することを特徴とする薄膜トランジスタマトリクスの製造方法。
【請求項３】
上記イオン注入を、上記ゲートバスライン全体、前記ゲートバスラインに接続するゲート電極、前記ゲートバスラインに接続するゲート端子部、及び、前記ゲート電極と独立に形成された補助容量電極に対して行うことを特徴とする請求項２記載の薄膜トランジスタマトリクスの製造方法。
【請求項４】
上記イオン注入を、上記ゲートバスライン全体、前記ゲートバスラインに接続するゲート電極、前記ゲートバスラインに接続するゲート端子部、及び、前記ゲート電極に接続する補助容量パターンに対して行うことを特徴とする請求項２記載の薄膜トランジスタマトリクスの製造方法。
【請求項５】
上記イオン注入を、少なくともコンタクトホールを介して露出したゲート端子部、及び、補助容量電極端子部の表面に対して行うことを特徴とする請求項２記載の薄膜トランジスタマトリクスの製造方法。
【請求項６】
透明絶縁性基板上に形成され、且つ、互いに交差する様に設けられたゲートバスライン及びドレインバスライン、前記ゲートバスライン及びドレインバスラインの交差部毎に設けられた薄膜トランジスタ、及び、前記各薄膜トランジスタのソース電極に接続された画素電極とを少なくとも有する薄膜トランジスタマトリクスの製造方法において、少なくとも前記ゲートバスラインを構成する導電膜をＣｒ、Ｔｉ、Ｍｏ或いはＴａのいずれかから構成するとともに、前記導電膜の少なくとも一部の表面をプラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝してイオン種がＰまたはＢのいずれかからなるイオン導入層を形成することを特徴とする薄膜トランジスタマトリクスの製造方法。
【請求項７】
上記プラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、上記ゲートバスライン全体、前記ゲートバスラインに接続するゲート電極、前記ゲートバスラインに接続するゲート端子部、及び、前記ゲート電極と独立に形成された補助容量電極に対して行うことを特徴とする請求項６記載の薄膜トランジスタマトリクスの製造方法。
【請求項８】
上記プラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、上記ゲートバスライン全体、前記ゲートバスラインに接続するゲート電極、前記ゲートバスラインに接続するゲート端子部、及び、前記ゲート電極に接続する補助容量パターンに対して行うことを特徴とする請求項６記載の薄膜トランジスタマトリクスの製造方法。
【請求項９】
上記プラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、少なくともコンタクトホールを介して露出したゲート端子部、及び、補助容量電極端子部の表面に対して行うことを特徴とする請求項６記載の薄膜トランジスタマトリクスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタマトリクス及びその製造方法に関するものであり、特に、アクティブマトリクス型液晶表示装置に用いる薄膜トランジスタマトリクスの信頼性を高めるための構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置はＡＶ機器や、パーソナルコンピュータ等の表示装置として用いられており、より高画質のものが求められているが、この液晶表示装置は大きく分けて、アクティブマトリクス型液晶表示装置と単純マトリクス型液晶表示装置とがあり、この内、前者のアクティブマトリクス型液晶表示装置が高画質用として用いられている。
【０００３】
このアクティブマトリクス型液晶表示装置は、個々の画素に対応してマトリクス状に配置された多数のゲートバスラインとドレインバスラインに駆動電圧を印加し、ゲートバスラインとドレインバスラインとの交差部に配置された薄膜トランジスタ（ＴＦＴ）を選択駆動することにより、対応する所望の画素をドット表示するように構成されている。
【０００４】
ここで、従来のアクティブマトリクス型液晶表示装置を、図５及び図６を参照して説明する。
なお、図５はアクティブマトリクス型液晶表示装置の概略的構成の説明図であり、また、図６は図５の一点鎖線の円内を拡大して細部構造を説明するもので、図６（ａ）がアクティブマトリクスを構成するＴＦＴの概略的平面図であり、さらに、図６（ｂ）は図６（ａ）のＡＢを結ぶ一点鎖線に沿った断面図である。
【０００５】
図５参照
従来のアクティブマトリクス型液晶表示装置は、ガラス基板等からなる透明な絶縁性のＴＦＴ基板３１上に、Ｃｒからなるゲートバスライン及び他の導電部材からなるドレインバスラインをＳｉＮ膜等のゲート絶縁膜を介して互いに略直交するように設け、その交差部３４にＴＦＴ（図示せず）を設けている。
【０００６】
また、ＴＦＴを形成したＴＦＴ基板３１上には、液晶３５、カラーフィルタ３６、及び、共通電極を設けた対向基板３７が設けられ、さらに、ＴＦＴ基板３１の周辺部に引き出されたゲートバスライン及びドレインバスラインはゲート端子３２及びドレイン端子３３を構成し、このゲート端子３２及びドレイン端子３３がＩＴＯ電極等を介して外部駆動回路即ち、ゲートドライバ及びデータドライバに夫々接続される。
【０００７】
図６（ａ）及び（ｂ）参照
また、このＴＦＴマトリクスの細部構造を説明すると、まず、ＴＦＴ基板３１上に例えば厚さ１５０ｎｍのＣｒ膜を堆積させてパターニングすることによってゲートバスライン３８、ゲート電極３９、及び、補助容量電極４０を同時に形成したのち、その上に例えば厚さ４００ｎｍのＳｉＮ膜を堆積させてゲート絶縁膜４１とする。
【０００８】
次いで、厚さ１５ｎｍのα−Ｓｉ膜、及び、厚さ１２０ｎｍのＳｉＮ膜を堆積させたのち、ゲート電極３９をマスクとしたセルフアライン露光を利用してＳｉＮ膜をパターニングすることによってチャネル保護膜４３を形成する。
【０００９】
次いで、オーミックコンタクト層となる厚さ３０ｎｍのｎ+ 型α−Ｓｉ膜、及び、ソース・ドレイン電極となるＴｉ／Ａｌ／Ｔｉ構造の導電膜を堆積させたのち、ＲＩＥ（反応性イオンエッチング）によってＴｉ／Ａｌ／Ｔｉ構造の導電膜乃至α−Ｓｉ膜を一括してパターニングすることによって、α−Ｓｉ膜４２、ｎ+ 型α−Ｓｉ膜４４、及び、ソース・ドレイン電極４５，４６からなるＴＦＴ素子部を形成する。
【００１０】
この場合、ドレイン電極４５及びソース電極４６と同時に、ドレイン電極４５と一体のドレインバスライン４７がパターニングされ、次いで、全面に例えば厚さ３００ｎｍのＳｉＮ膜からなる保護膜４８を設けたのち、保護膜４８のソース電極４６に対応する部分にコンタクトホール４９を形成し、ＩＴＯ膜を堆積してパターニングすることによって画素電極５０を形成していた。
【００１１】
再び、図５参照
この様なアクティブマトリクス型液晶表示装置における端子部は、ＶＧＡ（ＩＢＭ製ＰＣ用モニタ規格）の場合には、ゲート側の端子、即ち、ゲート端子３２は４８０本で、ＴＦＴ基板３１の一方の端部より取り出され、ドレイン側の端子、即ち、ドレイン端子３３は、６４０×３＝１９２０本で、ＴＦＴ基板３１の両側より、奇数番ドレイン端子毎、及び、偶数番ドレイン端子毎互いに反対側に引き出していた。
【００１２】
そして、外部端子と接続される位置においては、コンタクトホールが形成され、その表面にはＩＴＯ膜からなる端子部保護導電膜が形成され、また、外部端子が接続されたのちは、エポキシ樹脂等からなる防湿部材によって端子部を保護している。
【００１３】
【発明が解決しようとする課題】
しかし、従来のアクティブマトリクス型液晶表示装置の様にゲート電極、ゲートバスライン、補助容量電極、及び、端子用配線層としてＣｒ膜を用いた場合、周囲の雰囲気によってＣｒ膜が消失し、断線する問題があった。
【００１４】
即ち、外部の駆動用端子（ＴＡＢ）と接続して駆動を行った場合、例えば、オフ状態からオン状態、或いは、その逆の駆動時の電位差が大きい時に、電界が印加された状態のＣｒ膜が周囲の雰囲気の水分によって酸化して導電性を失い、電気的に断線するという問題があり、上述の様に、それを防止するためにＩＴＯ膜からなる端子部保護導電膜や防湿部材を設けていたが、必ずしも充分ではなかった。
【００１５】
したがって、本発明は、少なくともゲートバスラインに用いる導電膜の酸化による消失を防止して、薄膜トランジスタマトリクスの信頼性を高めることを目的とする。
【００１６】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、透明絶縁性基板１上に形成され、且つ、互いに交差する様に設けられたゲートバスライン２及びドレインバスライン、このゲートバスライン２及びドレインバスラインの交差部毎に設けられた薄膜トランジスタ、及び、各薄膜トランジスタのソース電極に接続された画素電極とを少なくとも有する薄膜トランジスタマトリクスにおいて、少なくともゲートバスライン２を構成する導電膜をＣｒ、Ｔｉ、Ｍｏ或いはＴａのいずれかから構成するとともに、導電膜の少なくとも一部の表面にイオン種がＰまたはＢのいずれかからなるイオン導入層３を設けたことを特徴とする。
【００１７】
この様に、ゲートバスライン２を構成する導電膜の少なくとも一部の表面に耐湿性の高いリン化物或いはホウ化物からなるイオン導入層３を設けることによって、ゲートバスライン２の酸化による消失がなくなり、薄膜トランジスタマトリクスの信頼性が高まる。
【００１８】
（２）また、本発明は、透明絶縁性基板１上に形成され、且つ、互いに交差する様に設けられたゲートバスライン２及びドレインバスライン、このゲートバスライン２及びドレインバスラインの交差部毎に設けられた薄膜トランジスタ、及び、各薄膜トランジスタのソース電極に接続された画素電極とを少なくとも有する薄膜トランジスタマトリクスの製造方法において、少なくともゲートバスライン２を構成する導電膜をＣｒ、Ｔｉ、Ｍｏ或いはＴａのいずれかから構成するとともに、導電膜の少なくとも一部の表面にＰまたはＢのいずれかからなるイオンをイオン注入してイオン導入層３を形成することを特徴とする。
【００１９】
この様に、ゲートバスライン２の表面を保護する耐湿性の高いリン化物或いはホウ化物からなるイオン導入層３を、Ｐ+ またはＢ+ をイオン注入することによって形成することによって、ゲートバスライン２の酸化による消失がなくなり、薄膜トランジスタマトリクスの信頼性が高まる。
【００２０】
（３）また、本発明は、上記（２）において、イオン注入を、ゲートバスライン２全体、ゲートバスライン２に接続するゲート電極、ゲートバスライン２に接続するゲート端子部、及び、ゲート電極と独立に形成された補助容量電極に対して行うことを特徴とする。
【００２１】
この様に、イオン注入をゲートバスライン２と同時に形成する導電層に対して行うことによって、露出部のみならず、透明絶縁性基板１側からの水分の進入に対しても耐湿性を保つことができる。
【００２２】
（４）また、本発明は、上記（２）において、イオン注入を、ゲートバスライン２全体、ゲートバスライン２に接続するゲート電極、ゲートバスライン２に接続するゲート端子部、及び、ゲート電極に接続する補助容量パターンに対して行うことを特徴とする。
【００２３】
このように、補助容量電極がゲート電極と独立ではなく補助容量パターンの場合にも、補助容量パターンの消失防止のためにイオン注入を行うことによって、薄膜トランジスタマトリクスの信頼性が向上する。
【００２４】
（５）また、本発明は、上記（２）において、イオン注入を、少なくともコンタクトホール６を介して露出したゲート端子部、及び、補助容量電極端子部の表面に対して行うことを特徴とする。
【００２５】
この様に、コンタクトホール６を介して露出した端子部にイオン注入することによって、外部端子接続部における耐湿性が向上し、場合によってはＩＴＯ膜７からなる透明保護導電膜を設ける必要がなくなる。
【００２６】
（６）また、本発明は、透明絶縁性基板１上に形成され、且つ、互いに交差する様に設けられたゲートバスライン２及びドレインバスライン、このゲートバスライン２及びドレインバスラインの交差部毎に設けられた薄膜トランジスタ、及び、各薄膜トランジスタのソース電極に接続された画素電極とを少なくとも有する薄膜トランジスタマトリクスの製造方法において、少なくともゲートバスライン２を構成する導電膜をＣｒ、Ｔｉ、Ｍｏ或いはＴａのいずれかから構成するとともに、導電膜の少なくとも一部の表面をプラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝してイオン種がＰまたはＢのいずれかからなるイオン導入層３を形成することを特徴とする。
【００２７】
この様に、ゲートバスライン２の表面を保護する耐湿性の高いリン化物或いはホウ化物からなるイオン導入層３を、Ｐ+ やＢ+ 等を含むプラズマ雰囲気或いはＰＨ3 ガス雰囲気に曝して形成することによって、ゲートバスライン２の酸化による消失がなくなり、薄膜トランジスタマトリクスの信頼性が高まる。
【００２８】
（７）また、本発明は、上記（６）において、プラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、ゲートバスライン２全体、ゲートバスライン２に接続するゲート電極、ゲートバスライン２に接続するゲート端子部、及び、ゲート電極と独立に形成された補助容量電極に対して行うことを特徴とする。
【００２９】
この様に、Ｐ+ やＢ+ 等を含むプラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、ゲートバスライン２と同時に形成する導電層に対して行うことによって、露出部のみならず、透明絶縁性基板１側からの水分の進入に対しても耐湿性を保つことができる。
【００３０】
（８）また、本発明は、上記（６）において、プラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、ゲートバスライン２全体、ゲートバスライン２に接続するゲート電極、ゲートバスライン２に接続するゲート端子部、及び、ゲート電極に接続する補助容量パターンに対して行うことを特徴とする。
【００３１】
このように、補助容量電極がゲート電極と独立ではない補助容量パターンの場合にも、補助容量パターンの消失防止のためにＰ+ やＢ+ 等を含むプラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を行うことによって、薄膜トランジスタマトリクスの信頼性が向上する。
【００３２】
（９）また、本発明は、上記（６）において、プラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を、少なくともコンタクトホール６を介して露出したゲート端子部、及び、補助容量電極端子部の表面に対して行うことを特徴とする。
【００３３】
この様に、コンタクトホール６を介して露出した端子部をＰ+ やＢ+ 等を含むプラズマガス雰囲気或いは反応ガス雰囲気のいずれかに曝す工程を行うことによって、外部端子接続部における耐湿性が向上し、場合によってはＩＴＯ膜７からなる透明保護導電膜を設ける必要がなくなる。
【００３４】
【発明の実施の形態】
図２を参照して、本発明の第１の実施の形態を説明する。
なお、右側の図は、左側の図のＡ−Ｂを結ぶ一点鎖線に沿った断面図である。
図２（ａ）参照
まず、ガラス基板からなるＴＦＴ基板１１上に厚さ、例えば、１５０ｎｍのＣｒ膜をスパッタリング法により堆積させたのち、硝酸セリウム第二アンモンを主成分とする水溶液によってパターニングすることにより、ゲートバスライン１２、ゲートバスライン１２に接続するゲート電極１３、及び、ゲート電極１３とは独立の補助容量電極１４を形成する。
【００３５】
図２（ｂ）参照
次いで、Ｐ+ イオン１５を１０ｋＶの加速電圧で１×１０15ｃｍ-2のドーズ量だけイオン注入することによって、Ｃｒからなるゲートバスライン１２、ゲート電極１３、及び、補助容量電極１４の表面にリン化クロム等のリン化合物からなる被覆層１６を形成する。
【００３６】
このリン化合物からなる被覆層１６は、水または希酸とはほとんど反応しないので耐湿性が向上し、ゲートバスライン１２、ゲート電極１３、及び、補助容量電極１４の露出部が、周囲の湿気により酸化して消失することがなくなり、また、透明絶縁性基板１１側からの湿気の進入に対する耐湿性も向上する。
【００３７】
以後の工程は、図６に関連して説明した従来のアクティブマトリクス型液晶表示装置の製造工程と同様に、厚さ３００〜５００ｎｍ、例えば、４００ｎｍのゲート絶縁膜となるＳｉＮ膜、厚さ１０〜５０ｎｍ、例えば、厚さ１５ｎｍのα−Ｓｉ膜、及び、厚さ１２０ｎｍのチャネル保護膜となるＳｉＮ膜をＰＣＶＤ法（プラズマＣＶＤ法）で堆積させたのち、ゲート電極１３をマスクとしたセルフアライン露光を利用してＳｉＮ膜をパターニングしてチャネル保護膜を形成する。
【００３８】
次いで、再び、ＰＣＶＤ法によってオーミックコンタクト層となる厚さ３０ｎｍのｎ+ 型α−Ｓｉ膜を堆積させたのち、スパッタリング法によって厚さ８０ｎｍのＴｉ膜、厚さ１００ｎｍのＡｌ膜、及び、厚さ８０ｎｍのＴｉ膜を順次堆積させて、Ｔｉ／Ａｌ／Ｔｉ構造の導電膜を形成する。
【００３９】
次いで、Ｃｌ2 ＋ＢＣｌ3 を反応ガスとしたＲＩＥによってＴｉ／Ａｌ／Ｔｉ構造の導電膜乃至α−Ｓｉ膜を一括してパターニングすることによってＴＦＴ素子部とドレイン電極に一体に接続するドレインバスラインを形成する。
【００４０】
次いで、全面に例えば厚さ３００ｎｍのＳｉＮ膜からなる保護膜を設けたのち、保護膜のソース電極に対応する部分、ゲートバスライン１２の外部端子接続部、即ち、ゲート端子部、ドレインバスライン（図示せず）の外部端子接続部、即ち、ドレイン端子部、及び、補助容量電極１４の外部端子接続部、即ち、補助容量電極端子部にコンタクトホールを形成する。
【００４１】
次いで、ＩＴＯ膜を堆積してパターニングすることによってソース電極に接続する画素電極を形成すると共に、ゲート端子、補助容量電極端子部、及び、ドレイン端子に接続するＩＴＯ電極を形成することによって薄膜トランジスタマトリクスが完成する。
なお、薄膜トランジスタマトリクスの外部接続端子部において、外部端子（ＴＡＢ）と接続を取ったのち、接続部をエポキシ樹脂で覆って耐湿性をさらに高める。
【００４２】
この本発明の第１の実施の形態においては、経時的駆動動作により酸化して消失しやすいＣｒ電極がリン化クロム等の被覆層１６によって保護されるので、耐湿性が向上し、断線等の問題が発生することがない。
【００４３】
次いで、図３を参照して、本発明の第２の実施の形態を説明する。
図３（ａ）及び（ｂ）参照
この第２の実施の形態は、補助容量電極１７の形態において、上記の第１の実施の形態と相違するだけで、その他の構造及び製造工程は全く同じである。
【００４４】
即ち、第１の実施の形態における補助容量電極１４は、ゲートバスライン１２と独立したものであるが、この場合の補助容量電極１７は、ゲートバスライン１２と一体になった“Ｃs ｏｎ  Ｇａｔｅ”型の島状の補助容量パターンからなるものである。
【００４５】
この第２の実施の形態においても、イオン注入に伴う効果及び信頼性の向上は、上記第１の実施の形態と全く同様である。
【００４６】
次いで、図４を参照して本発明の第３の実施の形態を説明する。
なお、図４（ｂ）及び（ｃ）は、図４（ａ）のＡ−Ｂを結ぶ一点鎖線に沿った断面図である。
この第３の実施の形態と第１の実施の形態との相違は、イオン注入工程の時期にあり、第１の実施の形態においては、ゲートバスライン１２等となるＣｒ膜をパターニングした直後にイオン注入するのに対して、この第３の実施の形態においては外部端子との接続部のためのコンタクトホール１９を形成した後に行う点で相違するものであり、その他の構成及び製造工程は第１の実施の形態と同様である。
【００４７】
図４（ａ）及び（ｂ）参照
まず、ガラス基板からなるＴＦＴ基板１１上に厚さ、例えば、１５０ｎｍのＣｒ膜をスパッタリング法により堆積させたのち、硝酸セリウム第二アンモンを主成分とする水溶液によってパターニングすることにより、ゲートバスライン（図示せず）、ゲートバスラインに接続するゲート電極（図示せず）、及び、ゲートバスラインとは独立または一体の補助容量電極（図示せず）を形成する。
【００４８】
次いで、厚さ３００〜５００ｎｍ、例えば、４００ｎｍのゲート絶縁膜２１となるＳｉＮ膜、厚さ１０〜５０ｎｍ、例えば、厚さ１５ｎｍのα−Ｓｉ膜、及び、厚さ１２０ｎｍのチャネル保護膜となるＳｉＮ膜をＰＣＶＤ法（プラズマＣＶＤ法）で堆積させたのち、ゲート電極をマスクとしたセルフアライン露光を利用してＳｉＮ膜をパターニングしてチャネル保護膜を形成する。
【００４９】
次いで、再び、ＰＣＶＤ法によってオーミックコンタクト層となる厚さ３０ｎｍのｎ+ 型α−Ｓｉ膜を堆積させたのち、スパッタリング法によって厚さ８０ｎｍのＴｉ膜、厚さ１００ｎｍのＡｌ膜、及び、厚さ８０ｎｍのＴｉ膜を順次堆積させて、Ｔｉ／Ａｌ／Ｔｉ構造の導電膜を形成する。
【００５０】
次いで、Ｃｌ2 ＋ＢＣｌ3 を反応ガスとしたＲＩＥによってＴｉ／Ａｌ／Ｔｉ構造の導電膜乃至α−Ｓｉ膜を一括してパターニングすることによってＴＦＴ素子部とドレイン電極に一体に接続するドレインバスラインを形成する。
【００５１】
次いで、全面に例えば厚さ３００ｎｍのＳｉＮ膜からなる保護膜２２を設けたのち、保護膜２２のソース電極に対応する部分、ゲートバスラインの外部端子接続部、即ち、ゲート端子部１８、ドレインバスラインの外部端子接続部、即ち、ドレイン端子部、及び、補助容量電極の外部端子接続部、即ち、補助容量電極端子部にコンタクトホール１９を形成する。
【００５２】
次いで、Ｐ+ イオン１５を１０ｋＶの加速電圧で１×１０15ｃｍ-2のドーズ量だけイオン注入することによって、Ｃｒからなるゲート端子部及び補助容量電極端子部と、Ｔｉ／Ａｌ／Ｔｉ構造導電膜からなるドレイン端子部及びソース電極の露出表面にリン化クロムやリン化チタン等のリン化合物からなる被覆層１６を形成する。
【００５３】
次いで、ＩＴＯ膜を堆積してパターニングすることによってソース電極に接続する画素電極を形成すると共に、ゲート端子１８、補助容量電極端子部、及び、ドレイン端子に接続するＩＴＯ電極２３を形成することによって薄膜トランジスタマトリクスが完成する。
【００５４】
なお、この場合にも、薄膜トランジスタマトリクスの外部接続端子部において、外部端子（ＴＡＢ）と接続を取ったのち、接続部をエポキシ樹脂で覆って耐湿性をさらに高める。
【００５５】
この第３の実施の形態においては、耐湿性の一番弱い保護膜から露出した外部端子との接続部が耐湿性の良好な被覆層１６で覆われるので、この端子部における接触不良、或いは、端子部からの水分の進入による断線等を防止することができる。
【００５６】
次に、イオン注入法の代わりに、プラズマ雰囲気を利用した本発明の第４の実施の形態について説明する。
この第４の実施の形態は、上記の第１及び第 2の実施の形態におけるＰ+ のイオン注入工程を、Ｐ+ を含むプラズマ雰囲気を利用したプラズマドーピングに代えたものであり、その他の構成及び製造方法は第１及び第２の実施の形態と全く同じである。
【００５７】
即ち、Ｃｒ膜を堆積してパターニングしてゲートバスライン等を形成したのち、基板をプラズマＣＶＤ装置の平行平板電極の一方に載置し、基板温度を１００〜２５０℃、例えば、２００℃とした状態で、フォスフィン（ＰＨ3 ）を流して１〜５ｍＷ／ｃｍ2 、例えば、２ｍＷ／ｃｍ2 のＲＦパワーを印加し、平行平板電極で発生したＰ+ を含むプラズマガス中に５〜１０分、例えば、１０分間、基板を曝すことによって、Ｃｒ膜表面にリン化クロム等のリン化物からなる被覆層を形成するものである。
【００５８】
この様なプラズマドーピングによる被覆層の場合にも、十分な耐湿性の向上が得られ、薄膜トランジスタマトリクスの信頼性を向上することが可能になる。
【００５９】
また、この第４の実施の形態は、上記の第３の実施の形態に適用することも可能であり、即ち、コンタクトホールの形成後に、Ｐ+ を含むプラズマガスに曝すことによってリン化クロム等のリン化物からなる被覆層を形成しても良いものである。
【００６０】
なお、上記の第１乃至第３の実施の形態の説明においては、イオン注入後に特別の処理を行っていないが、ＣｒとＰとの化合物化反応を促進するために、３００℃以下で熱処理することが望ましい。
【００６１】
また、上記の第１乃至第３の実施の形態の説明においては、注入するイオンとしてＰ+ （リンイオン）を用いているが、本発明はリンイオンに限られるものではなく、リンと同様にイオン注入が容易で、且つ、その化合物が耐湿性に優れているＢ（ボロン）イオンを用いても良いものであり、この場合にも、イオン注入後に、３００℃以下の温度による熱処理を行うことが望ましい。
【００６２】
また、上記の第４の実施の形態の説明においては、プラズマガスを形成するために、ＰＨ3 を用いているが、本発明はＰＨ3 に限られるものではなく、Ｂの水素化物を用いて硼化物からなる被覆層を設けても良いものである。
【００６３】
また、上記プラズマガス雰囲気に代えて、ＰまたはＢを含む反応性ガス雰囲気、例えば、ＰＨ3 ガス雰囲気に曝すことによってＣｒ膜表面に被覆層を形成しても良いものであり、雰囲気をより高温にするほど熱分解によって発生したＰとの反応が促進するが、あまり高すぎると薄膜トランジスタを構成するα−Ｓｉ膜や電極材料に影響を与えるので、２００〜２５０℃の加熱温度が望ましい。
【００６４】
また、上記第３の実施の形態の説明においては、各外部接続端子部においてＩＴＯ電極２３を設けているが、この場合には、コンタクトホール１９における耐湿性は被覆層１６によって改善されているので、必ずしもＩＴＯ電極２３を設ける必要はないものであり、さらに、場合によっては、防湿部材も不要になる。
【００６５】
また、上記の各実施の形態の説明においては、ゲートバスライン等を形成する導電膜としてＣｒを用いて説明しているが、必ずしも、Ｃｒに限定されるものではなく、Ｔｉ、Ｍｏ、或いは、Ｔａを用いても良いものであり、これらの場合には、Ｃｒの様な酸化による消失の問題はあまり生じないものの、リン化処理或いは硼化処理によって耐湿性はより向上する。
【００６６】
【発明の効果】
本発明によれば、ゲートバスライン等の導電膜の表面にリン化物或いは硼化物からなるイオン導入層を設けることにより耐湿性を向上させたので、周囲の雰囲気の影響によるゲート電極等の消失による断線を防止して薄膜トランジスタマトリクスの信頼性を高めることができ、また、この様な断線の防止はＩＴＯによる保護膜または防湿部材を設けなくとも可能となるので、端子部の構造が簡素化される。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の説明図である。
【図４】本発明の第３の実施の形態の説明図である。
【図５】従来のアクティブマトリクス型液晶表示装置の概略的構成の説明図である。
【図６】従来のアクティブマトリクス型液晶表示装置の細部構造の説明図である。
【符号の説明】
１  透明絶縁性基板
２  ゲートバスライン
３  イオン導入層
４  ゲート絶縁膜
５  保護層
６  コンタクトホール
７  ＩＴＯ膜
１１  ＴＦＴ基板
１２  ゲートバスライン
１３  ゲート電極
１４  補助容量電極
１５  Ｐ+ イオン
１６  被覆層
１７  補助容量電極
１８  ゲート端子
１９  コンタクトホール
２０  対向基板
２１  ゲート絶縁膜
２２  保護膜
２３  ＩＴＯ電極
３１  ＴＦＴ基板
３２  ゲート端子
３３  ドレイン端子
３４  交差部
３５  液晶
３６  カラーフィルタ
３７  対向基板
３８  ゲートバスライン
３９  ゲート電極
４０  補助容量電極
４１  ゲート絶縁膜
４２  α−Ｓｉ膜
４３  チャネル保護膜
４４  ｎ+ 型α−Ｓｉ膜
４５  ドレイン電極
４６  ソース電極
４７  ドレインバスライン
４８  保護膜
４９  コンタクトホール
５０  画素電極
【図１】
0003809916.tif 000002
【図２】
0003809916.tif 000003
【図３】
0003809916.tif 000004
【図４】
0003809916.tif 000005
【図５】
0003809916.tif 000006
【図６】
0003809916.tif 000007