(57)【特許請求の範囲】
【請求項１】
直流電源と、半導体スイッチング素子群からなるインバータ部と、前記インバータ部の負荷容量に合わせて選定されたヒューズと、前記直流電源と前記ヒューズとは直列に接続され、前記インバータ部は前記直流電源と前記ヒューズとの直列接続体に並列に接続され、前記直流電源と前記ヒューズとの直列接続体の正極側に１次側巻き線の一端を接続したパルストランスと、前記パルストランスの１次側巻き線の他端に出力端子を接続された半導体スイッチング素子と、前記直流電源と前記ヒューズとの直列接続体の負極側と該半導体スイッチング素子の残るもう一方の出力端子との間に接続された抵抗素子を備えたＤＣ／ＤＣコンバータ部とからなるインバータ装置において、
前記抵抗素子と前記半導体スイッチング素子との接続点にアノード側を接続し前記直流電源と前記ヒューズとの直列接続体の負極側にカソード側を接続した１つ以上のダイオードの直列接続体を備え、前記ダイオードの直列接続体は前記半導体スイッチング素子の短絡破損時には短絡破損して前記抵抗素子の端子間電圧を零にすることを特徴とするインバータ装置。
【請求項２】
１つ以上のダイオードの前記直列接続体を定電圧ダイオードに置き換え、かつ前記定電圧ダイオードのカソード側を前記抵抗素子と前記半導体スイッチング素子との接続点に接続し、前記定電圧ダイオードのアノード側を前記直流電源と前記ヒューズとの直列接続体の負極側に接続したことを特徴とする請求項１に記載のインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチング素子を使用したインバータ装置において、半導体スイッチング素子が破損した際における２次災害の発生を防止するためのインバータ装置のヒューズ溶断回路に関するものである。
【０００２】
【従来の技術】
図４はインバータ装置における従来のヒューズ溶断回路の第１の構成例を示している。図４において１は直流電源、２はヒューズ、３は６個のＩＧＢＴトランジスタおよび還流ダイオードからなるインバータ部、４はパルストランスの１次側巻き線、５はＮチャネルＭＯＳ−ＦＥＴ、６はＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用抵抗、８はモータ、９はインバータ部３のＩＧＢＴトランジスタのオン・オフ駆動回路部、１０はパルストランス２次側電圧整流用ダイオード、１１はパルストランス２次側電圧平滑用コンデンサ、１２はパルストランス２次側巻き線、１３はＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオン・オフ駆動用及びパルストランス２次側電圧制御回路部、１４はＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲート抵抗、１５及び１６はＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用のＲＣフィルタ用抵抗及びフィルタ用コンデンサ、１７はパルストランス２次側電圧（平滑用コンデンサ１１の端子間電圧）検出及び検出電圧伝送用回路部を示している。
インバータ部３の半導体スイッチング素子群が短絡破損した場合の短絡電流からインバータ装置の２次災害が発生するのをヒューズ２の溶断により防止し、また同様にＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の短絡電流からインバータ装置の２次災害が発生するのもヒューズ２の溶断により防止している。
【０００３】
図５はインバータ装置における従来のヒューズ溶断回路の第２の構成例を示している。図５において１〜１７までの構成は図４の場合と同様である。さらにヒューズ１９を備えている点が図４の構成と異なる。この場合、インバータ部３の半導体スイッチング素子群が短絡破損した場合の短絡電流からインバータ装置の２次災害が発生するのをヒューズ２の溶断により防止し、ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の短絡電流からインバータ装置の２次災害が発生するのをヒューズ１９の溶断により防止している。
【０００４】
図６は特公平７−８３５９０による従来のヒューズ溶断回路の第３の構成例を示している。図６において１０１は商用交流電源、１０２は電流ヒューズ、１０３は整流平滑回路、１０４は高周波トランス、１０５はスイッチングトランジスタ、１０６は過電流検出用抵抗、１０７は保護回路、１０８はベース駆動低電圧回路、１０９は２次側整流平滑回路、１１０、１１１は出力端子、１１２は短絡電流を示している。スイッチングトランジスタ１０５のベースと過電流検出用抵抗１０６の整流平滑回路１０３の負極に接続されている側との間にダイオードの直列接続体からなる保護回路１０７を並列に接続し、かつ該ダイオードの直列接続体のアノード側をスイッチングトランジスタ１０５のベースに接続している。ここでスイッチングトランジスタ１０５が短絡破損した場合、電流ヒューズ１０２が溶断するまでの間、短絡電流１１２を図６に示すように高周波トランス１０４、スイッチングトランジスタ１０５、ダイオードの直列接続体からなる保護回路１０７へと通すことにより、スイッチングトランジスタ１０５のベース電圧値をダイオードの直列接続体の順電圧合計値でクランプできるので、このスイッチングトランジスタ１０５のベースに接続されたベース駆動低電圧回路１０８を保護し、２次災害の発生を防止している。
【０００５】
【発明が解決しようとする課題】
ところで前記従来の構成である図４においては、インバータ部３の半導体スイッチング素子群が短絡破損した場合においても、ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合においても、いずれもヒューズ２の溶断によりインバータ装置の２次災害の発生を防止している。しかしながらインバータ部３の半導体スイッチング素子群が短絡破損した場合の短絡電流に対し、ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合は、パルストランスの１次側巻き線４の巻き線抵抗およびＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用抵抗６によりその短絡電流値が押さえられるために、ヒューズ２の溶断が遅くなるという問題があり、またドレイン電流検出用抵抗６の端子間電圧が大きくなるので該抵抗の焼損、あるいは該抵抗に接続されているＲＣフィルタ用抵抗１５、及びフィルタ用コンデンサ１６の焼損等の問題もある。ヒューズ２の溶断時間を短くしようとすればヒューズの電流定格値を小さくすればよいが、そうすればインバータ装置の負荷を大きくできないという問題がでてくる。
【０００６】
この問題点を解決したのが図５の構成例であるが、これはインバータ部３の半導体スイッチング素子群が短絡破損した場合の保護としてはヒューズ２を、ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の保護としてはヒューズ１９をそれぞれに設け、さらにヒューズ１９の定格電流値を小さくすることで図４の構成例における問題点を解決している。しかしながら、この図５の構成では容量が大きく異なる２個のヒューズを使用するため、コストが高くなるという問題がある。また図６に示す前記従来の構成例におけるダイオードの直列接続体からなる保護回路１０７は、オン駆動に高い電圧値を必要とするＭＯＳ−ＦＥＴトランジスタでは適用できないという問題がある。
【０００７】
そこで本発明は、上記従来の問題を解決するものであり、インバータ装置におけるインバータ部の半導体スイッチング素子群が短絡破損した場合及びＤＣ／ＤＣコンバータ部の半導体スイッチング素子が短絡破損した場合のいずれにおいても速やかなヒューズ溶断によるインバータ装置の２次災害の防止を可能とし、かつそれを安価な構成にて、しかもＤＣ／ＤＣコンバータ部の半導体スイッチング素子を選ばない構成にて実現するインバータ装置のヒューズ溶断回路を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
前記課題を解決するため本発明は、直流電源と、半導体スイッチング素子群からなるインバータ部と、前記インバータ部の負荷容量に合わせて選定されたヒューズと、前記直流電源と前記ヒューズとは直列に接続され、前記インバータ部は前記直流電源と前記ヒューズとの直列接続体に並列に接続され、前記直流電源と前記ヒューズとの直列接続体の正極側に１次側巻き線の一端を接続したパルストランスと、前記パルストランスの１次側巻き線の他端に出力端子を接続された半導体スイッチング素子と、前記直流電源とヒューズとの直列接続体の負極側と該半導体スイッチング素子の残るもう一方の出力端子との間に接続された抵抗素子を備えたＤＣ／ＤＣコンバータ部とからなるインバータ装置において、前記抵抗素子と前記半導体スイッチング素子との接続点にアノード側を接続し前記直流電源と前記ヒューズとの直列接続体の負極側にカソード側を接続した１つ以上のダイオードの直列接続体を備え、前記ダイオードの直列接続体は前記半導体スイッチング素子の短絡破損時には短絡破損して短絡電流を増加させることを特徴としている。
また１つ以上のダイオードの前記直列接続体を定電圧ダイオードに置き換え、かつ前記定電圧ダイオードのカソード側を前記抵抗素子と前記半導体スイッチング素子との接続点に接続し、前記定電圧ダイオードのアノード側を前記直流電源と前記ヒューズとの直列接続体の負極側に接続したことを特徴としている。
【０００９】
【発明の実施の形態】
本発明の第１の実施例の構成を図１に示す。
図１において１は直流電源、２はヒューズ、３は６個のＩＧＢＴトランジスタおよび還流ダイオードからなるインバータ部、４はパルストランスの１次側巻き線、５はＮチャネルＭＯＳ−ＦＥＴ、６はＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用抵抗、７ａ及び７ｂはダイオード、８はモータ、９はインバータ部３のＩＧＢＴトランジスタのオン・オフ駆動回路部、１０はパルストランス２次側電圧整流用ダイオード、１１はパルストランス２次側電圧平滑用コンデンサ、１２はパルストランス２次側巻き線、１３はＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオン・オフ駆動用及びパルストランス２次側電圧制御回路部、１４はＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲート抵抗、１５及び１６はＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用のＲＣフィルタ用抵抗及びフィルタ用コンデンサ、１７はパルストランス２次側電圧（平滑用コンデンサ１１の端子間電圧）検出及び検出電圧伝送用回路部を示している。
【００１０】
図２は、図１におけるＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオン・オフ駆動用及びパルストランス２次側電圧制御回路部１３とパルストランス２次側電圧（平滑用コンデンサ１１の端子間電圧）検出及び検出電圧伝送用回路部１７を具体的に示したものである。
ＤＣ／ＤＣコンバータ部は、パルストランス２次側電圧（平滑用コンデンサ１１の端子間電圧）検出及び検出電圧伝送用回路部１７中の抵抗７２の端子間電圧と、ＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオン・オフ駆動用及びパルストランス２次側電圧制御回路部１３中の電圧制御用基準電圧３２とが一致するように、ＭＯＳ−ＦＥＴ５のオン時間幅を制御している。またドレイン電流を抵抗１５とコンデンサ１６とのＲＣフィルタを通した上での抵抗６の端子間電圧から検出しており、この検出電圧値（検出ドレイン電流値）が過電流検出用基準電圧３８を越えた際には、コンパレータ３７、ＲＳフリップ・フロップ３６、ＮＯＲゲート３９を介して瞬時にＭＯＳ−ＦＥＴ５をオフさせ、かつＭＯＳ−ＦＥＴ５のオン・オフ発振周波数（コンパレータ３５の比較用入力端子に三角波電圧を入力して作り出している）の１周期時間経過後は前記遮断動作をコンパレータ３５、ＲＳフリップ・フロップ３６、ＮＯＲゲート３９により解除することでドレイン電流を過電流検出レベル以内に押さえながら、なおかつ２次側電圧の制御を行っている。
【００１１】
ヒューズ２の定格電流値はインバータ負荷容量に合わせて選定されている。まずインバータ部３において短絡破損が発生した際は、この短絡電流を制限する抵抗分がほとんど存在しないため、従って大きな短絡電流がヒューズ２を流れるので瞬時にヒューズを溶断できる。
またコンバータ部のＭＯＳ−ＦＥＴ５が短絡破損した際は、短絡初期においては短絡電流の大部分はダイオード７ａ，７ｂとを通り（抵抗６にはダイオード７ａ，７ｂとの順電圧合計値を抵抗６の抵抗値で割った電流値のみ流れる）、ダイオード７ａ，７ｂとが短絡モードにより破損した後は短絡電流はすべてダイオード７ａ，７ｂとを流れるので、この短絡電流を制限するのはパルストランスの１次側巻き線４の巻き線抵抗のみとなる。このパルストランスの１次側巻き線４の巻き線抵抗値は小さな値なので従って大きな短絡電流がヒューズ２を流れ、瞬時にヒューズを溶断できる。
【００１２】
本発明の第２の実施例の構成を図３に示す。図３においては図１の構成例に対し図１中のダイオード７ａ，７ｂのみを定電圧ダイオード１８に置き換え、その他の構成は同様にしたものである。この場合コンバータ部のＭＯＳ−ＦＥＴ５が短絡破損した際は、短絡初期においては短絡電流の大部分は定電圧ダイオード１８を通り（抵抗６には定電圧ダイオード１８の定電圧値を抵抗６の抵抗値で割った電流値のみ流れる）、定電圧ダイオード１８が短絡モードにより破損した後は短絡電流はすべて定電圧ダイオード１８を流れるので、この短絡電流を制限するのはパルストランスの１次側巻き線４の巻き線抵抗のみとなる。このパルストランスの１次側巻き線４の巻き線抵抗値は小さな値なので従って大きな短絡電流がヒューズ２を流れ、瞬時にヒューズを溶断できる。
【００１３】
請求項１記載の構成において、直流電源に直列に接続されたヒューズの定格電流値はインバータ装置の出力端子に接続された負荷容量にあわせて選定されている。従って該直流電源と該ヒューズとの直列接続体に並列に接続された半導体スイッチング素子群からなるインバータ部において該半導体スイッチング素子群の短絡破損が発生した場合、この短絡電流を制限する抵抗分はほとんど存在せず、その短絡電流は該ヒューズを溶断するに足る十分な電流を確保できるので、速やかなヒューズ溶断によりインバータ装置の２次災害の発生を防止できる。
【００１４】
またＤＣ／ＤＣコンバータ部においてパルストランスの１次側巻き線に接続された半導体スイッチング素子が短絡破損した場合には、短絡電流は該パルストランスの１次側巻き線、短絡破損した半導体スイッチング素子、該直流電源とヒューズとの直列接続体の負極側にカソード側を接続した１つ以上のダイオードの直列接続体へと順に流れることになる。したがって該直流電源とヒューズとの直列接続体の負極側と該半導体スイッチング素子の出力端子との間に接続された抵抗素子の端子間電圧値は、該ダイオードの直列接続体の順電圧合計値でクランプされることになる。この状態がしばらく持続（極めて短時間である）した後、該ダイオードの直列接続体は前記持続期間中の（短絡電流×順電圧合計値）による発生損失で、短絡モードにより破損する。この該ダイオードの直列接続体の短絡モードによる破損後は、該抵抗素子の端子間電圧は零にクランプされるので、そのまま短絡電流が流れても該抵抗の焼損、あるいは該抵抗に接続されている他の抵抗や、あるいはコンデンサの焼損等も発生しない。同様に短絡破損した該ダイオードの直列接続体の端子間電圧も零となるので該ダイオードの直列接続体での発生損失はなくなり、従ってその後の短絡電流（ヒューズが溶断動作を開始しているので短絡電流は急激に減少している）による該ダイオードの直列接続体での焼損等も発生しない。ここで該ダイオードの直列接続体の破損前及び破損後いずれの場合においても、その短絡電流を制限するものは該パルストランスの１次側巻き線抵抗のみであり、この抵抗値は一般的に小さな値なので該ヒューズを溶断するに足る十分な短絡電流を確保でき、従って速やかなヒューズ溶断によりインバータ装置の２次災害の発生を防止できる。
【００１５】
ここで１つ以上のダイオードの直列接続体を使用するのは、ＤＣ／ＤＣコンバータ部の通常動作時における該直流電源と該ヒューズとの直列接続体の負極側と該半導体スイッチング素子の出力端子との間に接続された抵抗素子において、該半導体スイッチング素子を流れる電流により発生する該抵抗素子の端子間電圧値に対し、該ダイオードの順電圧値が低ければ前記ＤＣ／ＤＣコンバータ部の通常動作に対し干渉してしまうので、従ってこの干渉を防止するため該ダイオードを直列接続体としてその順電圧合計値（以下ダイオードのクランプ電圧とする）が必ず前記該抵抗の端子間電圧値よりも大きくなるように設定するためである。
また請求項２記載の構成においては、該ダイオードの直列接続体を定電圧ダイオードに置き換え、かつ定電圧ダイオードのカソード側を該抵抗素子と該半導体スイッチング素子との接続点に接続し、定電圧ダイオードのアノード側を該直流電源とヒューズとの直列接続体の負極側に接続している。この定電圧ダイオードの定電圧値が、請求項１記載の構成におけるダイオードのクランプ電圧に相当する。
【００１６】
請求項２記載の構成の場合、ＤＣ／ＤＣコンバータ部においてパルストランスの１次側巻き線に接続された半導体スイッチング素子が短絡破損した場合には、短絡電流は該パルストランスの１次側巻き線、短絡破損した半導体スイッチング素子、定電圧ダイオードへと順に流れることになる。したがって該直流電源とヒューズとの直列接続体の負極側と該半導体スイッチング素子の出力端子との間に接続された抵抗素子の端子間電圧値は、該定電圧ダイオードの定電圧値でクランプされることになる。この状態がしばらく持続（極めて短時間である）した後、該定電圧ダイオードは前記持続期間中の（短絡電流×定電圧値）による発生損失で短絡モードにより破損する。この該定電圧ダイオードの短絡モードによる破損後は、該抵抗素子の端子間電圧は零にクランプされるので、そのまま短絡電流が流れても該抵抗の焼損、あるいは該抵抗に接続されている他の抵抗や、あるいはコンデンサの焼損等も発生しない。同様に短絡破損した該定電圧ダイオードの端子間電圧も零となるので該定電圧ダイオードでの発生損失はなくなり、従ってその後の短絡電流（ヒューズが溶断動作を開始しているので短絡電流は急激に減少している）による該ダイオードの直列接続体での焼損等も発生しない。ここで該ダイオードの直列接続体の破損前及び破損後いずれの場合においても、その短絡電流を制限するものは該パルストランスの１次側巻き線抵抗のみであり、この抵抗値は一般的に小さな値なので該ヒューズを溶断するに足る十分な短絡電流を確保でき、従って速やかなヒューズ溶断によりインバータ装置の２次災害の発生を防止できる。
【００１７】
【発明の効果】
以上述べたように本発明によれば、インバータ装置におけるインバータ部の半導体スイッチング素子群が短絡破損した場合及びＤＣ／ＤＣコンバータ部の半導体スイッチング素子が短絡破損した場合のいずれにおいても速やかなヒューズ溶断によりインバータ装置の２次災害の防止を可能とし、かつそれを１個のヒューズ構成による低コストで実現できるという効果がある。
【図面の簡単な説明】
【図１】  本発明の第１の実施例におけるインバータ装置のヒューズ溶断回路の構成図
【図２】  本発明の第１の実施例における部分詳細構成図
【図３】  本発明の第２の実施例におけるインバータ装置のヒューズ溶断回路の構成図
【図４】  従来例におけるインバータ装置のヒューズ溶断回路の第１の構成図
【図５】  従来例におけるインバータ装置のヒューズ溶断回路の第２の構成図
【図６】  従来例におけるインバータ装置のヒューズ溶断回路の第３の構成図
【符号の説明】
１  直流電源
２  ヒューズ
３  ６個のＩＧＢＴトランジスタおよび還流ダイオードからなるインバータ部
４  パルストランスの１次側巻き線
５  ＮチャネルＭＯＳ−ＦＥＴ
６  ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用抵抗
７ａ、７ｂ  ダイオード
８  モータ
９  インバータ部３のＩＧＢＴトランジスタのオン・オフ駆動回路部
１０  パルストランス２次側電圧整流用ダイオード
１１  パルストランス２次側電圧平滑用コンデンサ
１２  パルストランス２次側巻き線
１３  ＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオン・オフ駆動用及びパルストランス２次側電圧制御回路部
１４  ＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲート抵抗
１５  ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用のＲＣフィルタ用抵抗
１６  ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用のＲＣフィルタ用コンデンサ
１７  パルストランス２次側電圧（平滑用コンデンサ１１の端子間電圧）検出及び検出電圧伝送用回路部
１８  定電圧ダイオード
１９  ヒューズ
３１  抵抗
３２  電圧制御用基準電圧
３３  オペアンプ
３４ａ  ＭＯＳ−ＦＥＴ５のゲート駆動用上段側トランジスタ
３４ｂ  ＭＯＳ−ＦＥＴ５のゲート駆動用下段側トランジスタ
３５  コンパレータ
３６  ＲＳフリップ・フロップ
３７  コンパレータ
３８  過電流検出用基準電圧
３９  ＮＯＲゲート
７１、７２  抵抗
１０１  商用交流電源
１０２  電流ヒューズ
１０３  整流平滑回路
１０４  高周波トランス
１０４ａ  高周波トランスの１次側巻き線
１０４ｂ  高周波トランスの２次側巻き線
１０５  スイッチングトランジスタ
１０６  過電流検出用抵抗
１０７  保護回路
１０８  ベース駆動低電圧回路
１０９  ２次側整流平滑回路
１１０、１１１  出力端子
１１２  短絡電流
【図１】
0003806914.tif 000002
【図２】
0003806914.tif 000003
【図３】
0003806914.tif 000004
【図４】
0003806914.tif 000005
【図５】
0003806914.tif 000006
【図６】
0003806914.tif 000007