(57)【特許請求の範囲】
【請求項１】
所定周波数の発振クロックを発生する発振器と、前記発振クロックに応じてオンオフするスイッチングトランジスタと、前記スイッチングトランジスタのオンオフに起因してコイルに生じる逆起電圧を充電するコンデンサと、前記コンデンサの端子電圧を１つの基準電圧と比較する比較回路と、前記比較回路の比較結果に応じて前記発振器の発振クロックに基づく前記スイッチングトランジスタのスイッチング動作のオン期間を制御する制御回路と、を有し、前記コンデンサの端子電圧を後段の負荷の電源電圧として供給するＤＣ−ＤＣコンバータを用いた電源回路において、
前記比較回路からの出力信号と第１周波数信号を印加し、前記比較回路の出力信号と前記第１周波数信号とを組み合わせ、可聴帯域周波数より高い周波数を生成するビート音防止回路と、を備え
前記ビート音防止回路は前記スイッチングトランジスタのスイッチング動作を可聴帯域周波数となることを防止することを特徴とするＤＣ−ＤＣコンバータを用いた電源回路。
【請求項２】
前記ビート音防止回路は、前記第１周波数信号より高い周波数の第２周波数信号を用いて、前記第１周波数信号の波形を整形し、ハイレベル期間とローレベル期間の比率を変えた後、前記比較回路の出力信号に組み合わせることを特徴とする請求項１記載のＤＣ−ＤＣコンバータを用いた電源回路。
【請求項３】
前記第１周波数信号は、２０ＫＨｚより高いことを特徴とする請求項１記載のＤＣ−ＤＣコンバータを用いた電源回路。
【請求項４】
該切換スイッチは、前記比較回路からの出力信号と、該出力信号と前記第１周波数信号とを組み合わせた信号の何れか一方の出力を選択出力する切換スイッチと、を備えることを特徴とする請求項１記載のＤＣ−ＤＣコンバータを用いた電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータを用いた電源回路に関する。
【０００２】
【従来の技術】
図４は従来のＤＣ−ＤＣコンバータを用いた電源回路を示す回路図である。
【０００３】
図４において、ＮＰＮ型トランジスタ（１）は、ベースに所定周波数のクロック信号ＣＫが供給されてオンオフする。即ち、ＮＰＮ型トランジスタ（１）がオンすると、コイル（２）にエネルギーが蓄積され、その後、ＮＰＮ型トランジスタ（１）がオフすると、コイル（２）に逆起電圧が発生しこの逆起電圧がダイオード（３）を介してコンデンサ（４）に充電される。尚、コンデンサ（４）の容量が大きい程、高い昇圧効果が得られる。この時のコンデンサ（４）の端子電圧が負荷の電源電圧となる。
【０００４】
ＲＣ発振器（５）は、シュミットインバータ（６）、抵抗（７）及びコンデンサ（８）から成り、抵抗（７）の抵抗値及びコンデンサ（８）の容量で定まる発振周波数で発振クロックＣＫ（６００ＫＨｚ程度）を発生するものである。Ｎ型ＭＯＳトランジスタ（９）のドレインソース路はＲＣ発振器（５）を構成するシュミットインバータ（６）の入力端子と接地との間に接続される。プルダウン抵抗（１０）の非接地側の一端はインバータ（１１）を介してＮ型ＭＯＳトランジスタ（９）のゲートと接続される。１．５ボルトの電池（１２）を装着すると、インバータ（１１）が「Ｌ」を出力してＮ型ＭＯＳトランジスタ（９）がオフし、ＲＣ発振器（５）はシュミットインバータ（６）の入力端子がＮ型ＭＯＳトランジスタ（９）の支配から解放されて発振動作を開始する。一方、電池（１２）を取り外すか又は電池（１２）が誤って外れると、インバータ（１１）の入力がプルダウン抵抗（１０）を介して接地される為、インバータ（１１）が「Ｈ」を出力してＮ型ＭＯＳトランジスタ（９）がオンし、ＲＣ発振器（５）はシュミットインバータ（６）の入力端子が接地されて発振動作を停止する。尚、シュミットインバータ（６）、Ｎ型ＭＯＳトランジスタ（９）及びインバータ（１１）のスレッショルド電圧は低く設定してある。故に、電源電圧の下降に伴いＲＣ発振器（５）の発振動作が不定となる以前にＲＣ発振器（５）の発振動作を停止できる為、ＤＣ−ＤＣコンバータの誤動作を未然に防止できる。
【０００５】
コンパレータ（１３）の−端子はコンデンサ（４）の非接地側端子即ち後段負荷の電源供給ラインと接続され、＋端子は基準電圧Ｖｒｅｆと接続される。ＡＮＤゲート（１４）の一方の入力端子はＲＣ発振器（５）の出力と接続され、他方の入力端子はコンパレータ（１３）の出力と接続され、出力端子は抵抗（１５）を介してＮＰＮ型トランジスタ（１）のベースと接続される。即ち、コンパレータ（１３）はＮＰＮ型トランジスタ（１）を負帰還制御するものであり、詳しくは、コンデンサ（４）の端子電圧が基準電圧より低い時は「Ｈ」出力に伴いＡＮＤゲート（１４）を開いて、ＮＰＮ型トランジスタ（１）が発振クロックＣＫに従ってスイッチング動作を繰り返す様にし、一方、コンデンサ（４）の端子電圧が基準電圧Ｖｒｅｆより高い時は「Ｌ」出力に伴いＡＮＤゲート（１４）を閉じて、ＮＰＮ型トランジスタ（１）のスイッチング動作を停止させる。これより、コンデンサ（４）の端子電圧は負荷の変動とは無関係に常時Ｖｒｅｆに保持される。
【０００６】
【発明が解決しようとする課題】
図５は図４の動作を示す波形図である。
【０００７】
図４回路は、ＮＰＮ型トランジスタ（１）に対し負帰還が働く為、コンデンサ（４）の非接地側に生じる電源電圧を、負荷の有無若しくは負荷の変動に関係なく一定値Ｖｒｅｆに保持できる。
【０００８】
しかし、ＡＮＤゲート（１４）を開閉するコンパレータ（１３）の比較出力信号の周波数が音声帯域（２０Ｈｚ〜２０ＫＨｚ）と重なる場合があり、この場合、ビート音が発生する問題があった。
【０００９】
そこで、本発明は、ビート音の発生防止機能を備えたＤＣ−ＤＣコンバータの電源回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、前記問題点を解決する為に創作されたものであり、所定周波数の発振クロックを発生する発振器と、前記発振クロックに応じてオンオフするスイッチングトランジスタと、前記スイッチングトランジスタのオンオフに起因してコイルに生じる逆起電圧を充電するコンデンサと、前記コンデンサの端子電圧を基準電圧と比較する比較回路と、前記比較回路の比較結果に応じて前記発振器の発振クロックに基づく前記スイッチングトランジスタのオン期間を制限回路と、を有し、前記コンデンサの端子電圧を後段の負荷の電源電圧として供給するＤＣ−ＤＣコンバータにおいて、前記比較回路の出力と前記制限回路の入力との間に介在し、前記比較回路の出力周波数が可聴帯域周波数となる場合にビート音の発生を防止するビート音防止回路と、前記比較回路又は前記ビート音防止回路の何れか一方の出力を選択出力する切換スイッチと、書き換え可能な特性を有し、書き込み値に応じて前記切換スイッチを前記比較回路側又は前記ビート音防止回路側の何れか一方に接続させる不揮発性メモリと、を備えたことを特徴とする。
【００１１】
【発明の実施の形態】
本発明の詳細を図面に従って具体的に説明する。
【００１２】
図１は本発明のＤＣ−ＤＣコンバータを用いた電源回路を示す回路図である。尚、一点鎖線の範囲は集積化されるものとし、図４と同一素子については同一番号を記すと共に説明を省略する。
【００１３】
図１において、ビート音防止回路（１６）は、コンパレータ（１３）の出力端子とＡＮＤゲート（１４）の他方の入力端子との間に設けられる。
【００１４】
図２はビート音防止回路（１６）の一実施例を示す回路図である。
【００１５】
図２において、ＡＮＤゲート（１０１）の２入力端子には、音声帯域から外れた２５ＫＨｚ及びその３倍の７５ＫＨｚの周波数信号が供給される。ＡＮＤゲート（１０２）の一方の入力端子にはコンパレータ（１３）の比較出力信号が供給され、他方の入力端子にはインバータ（１０３）を介したＡＮＤゲート（１０１）の反転出力信号が供給される。ＯＲゲート（１０４）の２入力端子にはＡＮＤゲート（１０１）（１０２）の出力信号が供給される。切換スイッチ（１０５）はコンパレータ（１３）の比較出力信号とＯＲゲート（１０４）の出力信号とを切り換えるものである。例えば、コンパレータ（１３）の比較出力周波数が音声帯域に重なることのない仕様の場合、切換スイッチ（１０５）をａ端子側に固定し、コンパレータ（１３）の比較出力周波数が音声帯域に重なる可能性がある仕様の場合、切換スイッチ（１０５）をｂ端子側に固定すれば良い。
【００１６】
以下、図２の切換スイッチ（１０５）をｂ端子側に固定した場合の動作を図３のタイムチャートを用いて説明する。
【００１７】
ＯＲゲート（１０４）の出力Ｃは、右上がり斜線及び右下がり斜線の加算期間のみ「Ｈ」となる、周波数が音声帯域を越えた２５ＫＨｚで一定の信号となる。右上がり斜線期間の「Ｈ」はＡＮＤゲート（１０１）の論理積信号Ａであり、右下がり斜線期間の「Ｈ」はコンパレータ（１３）の比較出力信号そのものである。従って、ＯＲゲート（１０４）の論理和信号Ｃが「Ｈ」となる期間のみＡＮＤゲート（１４）が開き、発振クロックＣＫに基づきＮＰＮ型トランジスタ（１）がスイッチング動作を行う。この時、ＡＮＤゲート（１４）を開閉するＯＲゲート（１０４）の論理和信号Ｃは、ＡＮＤゲート（１０１）の論理積信号Ａにより強制的に音声帯域より高い周波数帯域に設定されてしまう為、ビート音の発生を防止することができる。
【００１８】
図１において、不揮発性メモリ（１７）は、データを電気消去でき且つデータを繰り返し書き込み及び読み出しできる特性を有し、一点鎖線の範囲を集積化する場合は集積回路に内蔵される。不揮発性メモリ（１７）はＥＥＰＲＯＭ、フラッシュメモリ等である。不揮発性メモリ（１７）には、コンパレータ（１３）の比較出力周波数が音声帯域に重なるかどうかに応じた論理値を予め書き込んでおけば良い。例えば、コンパレータ（１３）の比較出力周波数が音声帯域に重なることのない仕様の場合、不揮発性メモリ（１７）に論理値「０」を書き込んで切換スイッチ（１０５）をａ端子側に接続し、一方、コンパレータ（１３）の比較出力周波数が音声帯域に重なる可能性のある仕様の場合、不揮発性メモリ（１７）に論理値「１」を書き込んで切換スイッチ（１０５）をｂ端子側に接続する様にすれば良い。尚、不揮発性メモリ（１７）のビット線は切換スイッチ（１０５）の切換制御線と接続され、電源投入と同時に切換スイッチ（１０５）をハード的に制御するものとする。
【００１９】
【発明の効果】
本発明によれば、比較回路の比較出力信号が音声帯域に重なった場合でも、強制的に音声帯域より高い帯域にすることができ、ビート音の発生を防止できる。また、比較回路が音声帯域の比較信号を出力するかどうかに応じて、ビート音防止回路の使用の有無を不揮発性メモリの書き込み値で制御でき、設計時間の短縮、設計費用の低減、汎用化への適合等が可能となる。といった利点が得られる。
【図面の簡単な説明】
【図１】本発明のＤＣ−ＤＣコンバータを用いた電源回路を示す回路図である。
【図２】図１のビート音防止回路をの一実施例を示す回路図である。
【図３】図２の動作を示すタイムチャートである。
【図４】従来のＤＣ−ＤＣコンバータを用いた電源回路を示す回路図である。
【図５】図４の動作を示す波形図である。
【符号の説明】
（１）  ＮＰＮ型トランジスタ
（２）  コイル
（４）  コンデンサ
（５）  ＲＣ発振器
（９）  Ｎ型ＭＯＳトランジスタ
（１０）  プルダウン抵抗
（１３）  コンパレータ
（１４）  ＡＮＤゲート
（１６）  ビート音防止回路
（１７）  不揮発性メモリ
【図１】
0003842917.tif 000002
【図２】
0003842917.tif 000003
【図３】
0003842917.tif 000004
【図４】
0003842917.tif 000005
【図５】
0003842917.tif 000006