(57)【特許請求の範囲】
【請求項１】
少なくとも４個以上の電荷閉じ込め領域を有するセル単位を有する第１の層と、前記第１の層に対して隔てて設けられた、高濃度の電荷を有する第２の層とを具備し、前記セル単位内に複数のキャリアーが存在し、前記セル単位内の前記４個以上の電荷閉じ込め領域間を前記複数のキャリアーが移動して生じた、前記複数のキャリアーの分極状態の違いが０，１と定義され、かつ前記第２の層は前記複数のキャリアーの電荷に対応して、これらの電荷と反対の符号を持つ電荷が誘起されることを特徴とする量子効果装置。
【請求項２】
第２の層が金属層或いは高濃度の電荷を有する半導体層であることを特徴とする請求項１記載の量子効果装置。
【請求項３】
前記電荷閉じ込め領域は第１の半導体よりなり、この半導体よりもバンドギャップが大なる第２の半導体、或いは第１の絶縁体により第１の層と第２の層とが隔てられていることを特徴とする請求項１或いは請求項２記載の量子効果装置。
【請求項４】
前記第１の層上に形成されたバンドギャップの大きい第３の半導体、或いは第２の絶縁体と、第３の半導体、或いは第２の絶縁体上に形成されたビット線及びワード線とを具備することを特徴とする請求項１、請求項２或いは請求項３記載の量子効果装置。
【請求項５】
前記セル単位内に２個のキャリアーが存在し、３個目以上のキャリアーは前記セル内に入らないように、前記電荷閉じ込め領域と、この領域を囲むバンド構造を持つことを特徴とする請求項１、請求項２、請求項３或いは請求項４記載の量子効果装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は量子効果装置に関し、特にメモリ機能を有する量子効果装置に関する。
【０００２】
【従来の技術】
メモリの大容量化、微細化が進み従来のＤＲＡＭに代わる新しいメモリ構造が要求されるようになってきた。このようなメモリの１つに、デバイス動作に寄与する電子数が従来のＤＲＡＭに比較して、格段に減少した領域で動作するＱＣＡ（Ｑｕａｎｔｕｍ  Ｃｅｌｌｕｌａｒ  Ａｕｔｏｍａｔａ）を利用したものが提案されている（C.S.Lent et al.,Quantum cellular automata;Nanotechnology,vol.4,p49-57 ）。
【０００３】
図１２にこのような量子効果を利用したメモリのセル構造を示す。４個（或いは５個）の量子ドット１からなるセル２から構成され、このセル内に２個の電子が注入されている。このようにセル中に電子が２個注入された場合、外からの電場に応じて電子分布はクーロン力により対角線上に並ぶ２つの量子ドットに存在するようになる（図中斜線で示した量子ドット内に１つづつ２つの電子が存在している）。この時右斜めの量子ドットに電子が存在するか、左斜めの量子ドットに電子が存在するかの２つの状態が存在する。この２つの状態を０，１と定義することによりメモリ回路を構成する。
【０００４】
このようなメモリは電子が少ない領域での動作を前提としている、セル構成が単純である等の特徴により微細化、高集積化に適しており、ＤＲＡＭにおきかわる量子効果メモリ装置としての期待が高まってきている。
【０００５】
【発明が解決しようとする課題】
しかしながらLent等が提案した量子効果を利用したメモリには以下のような問題点が存在し、実際に室温動作する量子効果装置を提供するには至っていない。すなわち
（１）０，１を決定する基底状態と励起状態間のエネルギー差は１ｍｅＶ未満（現状のリソグラフィー技術で加工できるサイズ）であり、このエネルギー差では０，１の状態を安定に保てなくなり、素子の室温動作を実現できないという問題がある。
（２）また室温動作を行うためにはセルのサイズ、量子ドットの型を原子オーダーにする必要があり、装置が大がかりになる、量産に適したマスクエッチング法が適用できない等の製法上大きな問題点を有する。
（３）前述したように基底状態と励起状態の間でのエネルギー差が小さいため、パッケージ材料に含まれるＵ，Ｔｈから発生するα線、プロセスで用いられる高エネルギーの電子線やＸ線、或いはデバイス内部に生じる高電界などによって生じる電子、正孔などによりいわゆるソフトエラーが生じてしまうという問題を有する。
【０００６】
そこで本発明は上記問題を解決し、熱的ゆらぎ、電気的ゆらぎの影響を受けにくい安定に動作する量子効果装置の提供を目的とする。
また本発明は常時バイアスをかけなくても、情報が揮発してしまわないメモリーを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明による量子効果装置は、少なくとも４個以上の電荷閉じ込め領域を有するセル単位を有する第１の層と、前記第１の層に対して隔てて設けられた、高濃度の電荷を有する第２の層とを具備し、前記セル単位内に複数のキャリアーが存在し、前記セル単位内の前記４個以上の電荷閉じ込め領域間を前記複数のキャリアーが移動して生じた、前記複数のキャリアーの分極状態の違いが０，１と定義され、かつ前記第２の層は前記複数のキャリアーの電荷に対応して、これらの電荷と反対の符号を持つ電荷が誘起されることを特徴とするものである。
【０００８】
また本発明による量子効果装置は、第２の層が金属層或いは高濃度の電荷が存在する半導体層であることを特徴とするものである。
また本発明による量子効果装置は、前記電荷閉じ込め領域は第１の半導体よりなり、この半導体よりもバンドギャップが大なる第２の半導体、或いは第１の絶縁体により第１の層と第２の層とが隔てられていることを特徴とするものである。
【０００９】
また本発明による量子効果装置は、前記第１の層上に形成されたバンドギャップの大きい第３の半導体、或いは第２の絶縁体と、第３の半導体、或いは第２の絶縁体上に形成されたビット線及びワード線とを具備することを特徴とするものである。
【００１０】
また本発明による量子効果装置は、前記セル単位内に２個のキャリアーが存在し、３個目以上のキャリアーは前記セル内に入らないように、前記電荷閉じ込め領域と、この領域を囲むバンド構造を持つことを特徴とするものである。
【００１１】
【作用】
金属や２次元電子ガス等のような高濃度の電荷が存在する層（イメージチャージ層）上に点電荷がある場合、このイメージチャージ層内に前記点電荷とは反対の符号を持った点電荷が存在するように前記イメージチャージ層中の電荷が再配置される。これは局所的な電気勾配をスクリーニングするのに十分な数の電子が存在する物質（イメージチャージ層）でみられる現象で、前記点電荷の電気力線がイメージチャージ層の界面に入る所で、界面に対して垂直になるようにイメージチャージ層中の多数電子が配置することによって起こる。
【００１２】
本発明は単位セル中に複数の電荷を閉じ込め分極状態を形成するように構成し、このセルを前記イメージチャージ層上に接近して配置することによって、前記セル中の点電荷と、再配置したイメージチャージ層中の反対符号を持った点電荷とが強く結合することで、極めて安定な分極状態を実現するものである。
【００１３】
【実施例】
以下図面を参照し本発明の実施例を説明する。
図１（ａ）は、本発明の第１の実施例にかかる量子効果を利用したメモリである。本実施例ではメモリを形成するセル２を４量子ドットセルで構成し、双安定状態を安定化するためのイメージチャージ層４には金属層を用いた。またセル２とイメージチャージ層４は絶縁層３にて絶縁されている。
【００１４】
本実施例の製造方法を以下に説明する。
ＧａＡｓ基板５上に、スパッタリング法、蒸着法等により、Ｍｏからなる金属層４を５００オングストローム（以下Ａと記す）積層する。次に絶縁層３としてＳｉＯ2 膜をＣＶＤ法により、２００Ａ積層する。このＳｉＯ2 絶縁層３上にＧａＡｓ／ＡｌＧａＡｓからなる４量子ドットセルを形成する。
【００１５】
この時金属層４という大きなキャリア供給層があり、量子ドットのサイズ、絶縁層３の膜厚をコントロールすることによって、金属層４からセル２内へ分極状態になるように電子が供給される。
【００１６】
ところで、各セル内の量子ドットにはエネルギー準位が１つであることが必要とされる。量子ドットの、ｎ番目のエネルギー準位は量子ドットのサイズＬにより決定される。この時のエネルギー準位はおおよそ以下の式で表すことができる。
【００１７】
Ｅｎ＝（ｈ／２π）2 π2 ｎ2 ／（２ｍＬ2 ）                  （１）
量子ドットのサイズを小さくすることによって量子ドット内のエネルギー準位の間隔を広げることができる。この時量子ドット内と量子ドット外の部分の半導体の伝導帯のエネルギー不連続（エネルギー差）を、量子ドット内の２番目のエネルギー準位がこのエネルギー不連続よりも大きくなるように設計しておけばよい。このように設計することで金属層４から絶縁体３を介して量子ドット径に２つの電子を供給でき、これ以上の電子はエネルギー準位が高いためにセル内に侵入することはできない。
【００１８】
また上記の如く構成することによって、セル２内で分極状態を引き起こし、金属層４内では、セル内の電荷に対応するイメージチャージが生じセルの分極状態が安定になる。図２はセル内の電荷（この場合負電荷）に対応するイメージチャージ（この場合正電荷）が、金属層中に誘起された様子を示す。
【００１９】
また図３に、このようにしてできたメモリの２つの安定状態を特徴づける固有値の変化の様子を模式的に示す。図に示すように量子ドットに閉じ込められた電子のエネルギー状態が、量子効果によりとびとびの値を示し、基底状態と励起状態とのエネルギー差は量子ドットの径が５００Ａ程度のときに、５０ｍｅＶ程度になり、これを温度換算すると室温以上となるので、容易に室温動作が可能なことを示している。
【００２０】
一方図には示さないが、Lent等の示唆する量子効果メモリでは基底状態と励起状態とのエネルギー差が０．５ｍｅＶしかなく、温度換算すると５Ｋであり、室温動作できない。
【００２１】
このように本発明によると、メモリ動作を行うセル部を絶縁層等を介して、金属或いは高濃度にドープされた半導体等のように、イメージチャージ現象が起こる程度に高濃度の電荷を有する層を形成することによって、極めて安定な分極状態を生み出し、室温動作可能な量子効果メモリを作り出すことができる。
【００２２】
図４は本発明の第２の実施例である量子効果を用いたメモリの断面図である。
本実施例は一様なドーピング層６から、電子供給をされた２次元電子ガス層８をイメージチャージ層にし、この２次元電子ガス層８上に、バンドギャップの大きな半導体９を介して量子ドット系１０を形成したものである。
【００２３】
以下本実施例にかかるメモリ装置の作成方法を説明する。
ｎ型ＡｌＧａＡｓ或いはｎ型ＩｎＰ等からなる基板６上に、ＭＢＥ法を用いてｉ型ＡｌＧａＡｓスペーサ層７、ｉ型ＧａＡｓ或いはｉ型ＩｎＧａＡｓからなるイメージチャージ層８、ｉ型ＡｌＧａＡｓ半導体層９（バンドギャップの大きな半導体層）を積層形成し、更にＧａＡｓを積層する。
【００２４】
次に最上層に積層されているＧａＡｓ層をフォトリソグラフィーを用いてパターニングし量子ドット１０を形成する。更にこの基板上にＭＢＥ法を用いてＡｌＧａＡｓ半導体層１１を積層し本発明のメモリー装置を形成することができる。
【００２５】
この時セル内の量子ドット１０／半導体層１１の組み合わせは、ＧａＡｓ／ＡｌＧａＡｓの他に、ＩｎＧａＡｓ／ＡｌＩｎＡｓ、ＩｎＧａＡｓ／ＩｎＰ、ＩｎＧａＡｓ／ＧａＩｎＳｂ等がある。
【００２６】
図５は本発明の第３の実施例である量子効果を用いたメモリの断面図である。
本実施例はプレーナードーピング層１３から、電子供給をされた２次元電子ガス層８をイメージチャージ層にし、この２次元電子ガス層８上に、バンドギャップの大きな半導体９を介して量子ドット系１０を形成したものである。
以下本実施例にかかるメモリ装置の作成方法を説明する。
【００２７】
ｉ型ＡｌＧａＡｓからなる基板６表面上に、Ｓｉをプレーナドープすることでプレーナドープ層１３を形成する。次にプレーナドープ層１３が形成された基板１２上に、ＭＢＥ法を用いてｉ型ＡｌＧａＡｓスペーサ層７、ｉ型ＩｎＧａＡｓからなるイメージチャージ層８、ｉ型ＡｌＧａＡｓ半導体層９（バンドギャップの大きな半導体層）を積層形成し、更にＧａＡｓを積層する。
【００２８】
次に最上層に積層されているＧａＡｓ層をフォトリソグラフィーを用いてパターニングし量子ドット１０を形成する。更にこの基板上にＭＢＥ法を用いてＡｌＧａＡｓ半導体層１１を積層し本発明のメモリー装置を形成することができる。
【００２９】
この時セル内の量子ドット１０／半導体層１１の組み合わせは、ＧａＡｓ／ＡｌＧａＡｓの他に、ＩｎＧａＡｓ／ＡｌＩｎＡｓ、ＩｎＧａＡｓ／ＩｎＰ、ＩｎＧａＡｓ／ＧａＩｎＳｂ等がある。
【００３０】
図６は本発明の第４の実施例である量子効果を用いたメモリの断面図である。
本実施例はｎ+ 層１４をイメージチャージ層にし、このｎ+ 層１４上に、絶縁層９を介して量子井戸１０を形成したものである。
【００３１】
以下本実施例にかかるメモリ装置の作成方法を説明する。
ｎ+ 型ＧａＡｓ半導体基板６上に、ＭＢＥ法を用いてｉ型ＡｌＧａＡｓ９（バンドギャップの大きな半導体）を積層形成し、更にＧａＡｓを積層する。
【００３２】
次に最上層に積層されているＧａＡｓ層をフォトリソグラフィーを用いてパターニングし量子ドット１０を形成する。更にこの基板上にＭＢＥ法を用いてＡｌＧａＡｓ半導体層１１を積層し本発明のメモリー装置を形成することができる。
【００３３】
本実施例ではｎ+ ＧａＡｓ１４がイメージチャージ層として機能している。またイメージチャージ層１４としてｎ+ Ｓｉ層を用い、９をＳｉＯ2 層とすることもできる。またｎ+ 層の代わりにｐ+ 層をイメージチャージ層としても良い。
【００３４】
この時セル内の量子ドット１０／半導体層１１の組み合わせは、ＧａＡｓ／ＡｌＧａＡｓの他に、ＩｎＧａＡｓ／ＡｌＩｎＡｓ、ＩｎＧａＡｓ／ＩｎＰ、ＩｎＧａＡｓ／ＧａＩｎＳｂ等がある。
【００３５】
図７に量子ドットを構成するセル、イメージチャージ層をともに半導体で構成したときのバンド図を示す。また図８に量子ドットを構成するセルを半導体で構成し、イメージチャージ層を金属で構成したときのバンド図を示す。
【００３６】
この時セルを半導体で形成する場合、量子ドットの部分にはバンドギャップの小さい半導体を用い、その周りの部分は量子ドットの半導体よりも大きなバンドギャップの半導体で形成することができる。例えば量子ドットにはＧａＡｓ、その周りの部分にはＧａＡｌＡｓを用いることができる。さらにセルと他のセルとのアイソレーションはさらにバンドギャップの高い半導体かまたは絶縁層で構成することができる。
【００３７】
１つのセル内での量子ドットとその周りの材料系の組み合わせは、ＩｎＧａＡｓ／ＡｌＧａＡｓ、ＳｉＧｅ／Ｓｉ、ＩｎＰｂ／ＩｎＡｓ、Ｓｉ／ＳｉＯ2 、Ａｌ／Ａｌ2 Ｏ3 が挙げられ、またこの材料系はイメージチャージ層としての２次元ガスを生じる界面の物質系に対しても用いることが可能である。
【００３８】
ここでイメージチャージ層となる金属については、Ｗ、ＣａＦ、ＴｉＮ、Ａｌ、Ａｕ、Ｐｔ等が挙げられる。この時イメージチャージ層として用いられる物質は、その電荷によるスクリーニング長、例えばＴｈｏｍａｓ−Ｆｅｒｍｉ近似では、電子濃度をｎ、フェルミエネルギーをＥF としたとき、（６πｅ２ｎ／ＥF ）１／２で与えられ、この長さがセル内のチャージを閉じ込めている領域のサイズ以上に大きい物質系で有れば良い。
【００３９】
またイメージチャージ層の物質系のスクリーニング長から、量子ドットの径が制限され、これらの関係が、量子ドットの径＞スクリーニング長にあることで、量子ドット系で電荷のたまる領域の量子ドットの径の鏡像が、イメージチャージ層にクリアにでることができる。即ちスクリーニング長を充分に短くすることによって、イメージチャージ層内の電荷が楽に動くようになる。１０18個／ｃｍ3 のＧａＡｓのスクリーニング長は〜１０オングストロームである。
【００４０】
図９は本発明の第５の実施例である量子効果を用いたメモリの斜視図である。本実施例はセルをセルのサイズと同じくらいの間隔で複数接地し、ワード線とビット線を配置することにより、メモリの集積化を図ったものである。
【００４１】
基板５上にイメージチャージ層である金属層４が形成され、この金属層４上に絶縁層３を介して複数のメモリセルが形成されている。またメモリセル中の隣接する２つの量子ドットにはＡｌ線により形成されたビット線７及びワード線６が設けられている。
【００４２】
図１１にこの量子ドツトとビット線７及びワード線６の拡大図を示す。ビット線７とワード線６は、高濃度にドープされた半導体１６（例えばｎ+Ｓｉ）、層間絶縁膜１５を介して形成され、セル内ドットに情報を伝える或いは情報を読みとる電極となる。
【００４３】
このビット線７、ワード線６を形成する電極とセル内ドットとは層間絶縁層１６を介して近接されているが、これらの電極はセル内に電場の効果を与える役割を持たせており、セルには直接接続されないようになっている。
【００４４】
また、これらの電極に高濃度にドープされた半導体をつけているが、このようにすることで量子セルにワード線、ビット線を流れる電流の直接的な影響を避けることができる。
【００４５】
図１０にビット線とワード線メモリセルの関係を回路図にて示す。本発明は一つのセル内に４つの量子ドットを含む４量子ドットセルについて述べてきたが、４量子ドットに限られず、５量子ドット或いは６量子以上の量子ドットを含むセルでも実現することが可能である。
【００４６】
また、一つのセル内に閉じ込める電子数は２つに限られるものではなく、２個以上でも可能である。これは本発明のようにイメージチャージで分極状態を生じさせることにより、極めて安定な基底状態を実現することができるからである。
【００４７】
【発明の効果】
このように本発明は、高濃度の電荷層上に間隔を開けて量子ドットを形成することによって、量子ドット内の電荷と反対の符号を持つイメージチャージが誘起され、これらの電荷間のクーロン相互作用により強い電気的結合が生じることにより、室温で熱的揺らぎ、電気的揺らぎに強い極めて安定な分極状態を実現できる。
【図面の簡単な説明】
【図１】  本発明の第１の実施例にかかる量子効果装置の斜視図
【図２】  イメージチャージ層に誘起されたイメージチャージと元の電荷との間に生じる電気力線を示す図
【図３】  本発明の量子効果装置のセルのエネルギー変化を示す図
【図４】  本発明の第２の実施例にかかる量子効果装置の断面図
【図５】  本発明の第３の実施例にかかる量子効果装置の断面図
【図６】  本発明の第４の実施例にかかる量子効果装置の断面図
【図７】  本発明の量子効果装置の量子ドットとイメージチャージ層とのバンド図を示した図
【図８】  本発明の量子効果装置の量子ドットとイメージチャージ層とのバンド図を示した図
【図９】  本発明の量子効果を利用したメモリ装置を集積化したデバイスの斜視図
【図１０】  本発明の量子効果を利用したメモリ装置の回路図
【図１１】  本発明の量子効果を利用したメモリ装置の断面図
【図１２】  従来の量子効果装置の図
【符号の説明】
１…量子ドット
２…セル
３…絶縁体
４…イメージチャージ層
５…基板
６…一様なmodulation
７…絶縁層
８…２次元電子層
９…バンドギャップの大きな半導体層
１０…量子ドット
１１…絶縁層
１２…基板
１３…プレーナードープ層
１４…ｎ+ 半導体層
１５…層間絶縁膜
１６…高濃度半導体層
【図１】
0003734290.tif 000002
【図２】
0003734290.tif 000003
【図３】
0003734290.tif 000004
【図４】
0003734290.tif 000005
【図５】
0003734290.tif 000006
【図６】
0003734290.tif 000007
【図７】
0003734290.tif 000008
【図８】
0003734290.tif 000009
【図９】
0003734290.tif 000010
【図１０】
0003734290.tif 000011
【図１１】
0003734290.tif 000012
【図１２】
0003734290.tif 000013