(57)【特許請求の範囲】
【請求項１】
楽音制御乃至発音制御を行う演算処理装置と、該演算処理装置の動作プログラムを記憶する小容量のプログラムメモリと、波形データを予め記憶する、該プログラムメモリに比して大容量のデータメモリと、該データメモリに記憶された波形データに基づき楽音を発生し、且つ前記演算処理装置により制御される楽音発生回路とを有すると共に、前記演算処理装置とプログラムメモリとを専用バスで接続し同一素子上に集積すると共に、前記データメモリに波形データの他、前記演算処理装置をして前記楽音発生回路より発生される楽音を制御する音色パラメータ乃至自動伴奏パターンデータを一緒に記憶せしめて、前記楽音発生回路及び演算処理装置と回路的に接続せしめたことを特徴とする電子楽器。
【請求項２】
請求項１記載の電子楽器において、前記演算処理装置による制御につき、データメモリに記憶された音色パラメータに基づく楽音制御であることを特徴とする請求項１記載の電子楽器。
【請求項３】
請求項１記載の電子楽器において、前記演算処理装置による制御につき、データメモリに記憶された自動伴奏パターンデータに基づく自動伴奏音の発音制御であることを特徴とする請求項１記載の電子楽器。
【請求項４】
請求項１記載の電子楽器において、前記演算処理装置による制御につき、データメモリに記憶された音色パラメータに基づく楽音制御及び自動伴奏パターンデータに基づく自動伴奏音の発音制御であることを特徴とする請求項１記載の電子楽器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路を用いて構成された電子楽器の改良に関する。
【０００２】
【従来の技術】
図４は、集積回路を用いて構成される電子楽器の構成例を示しており、バス１００を介して、鍵盤回路１０１、パネル回路１０２、ＲＡＭ１０３の他、ＣＰＵで構成される演算処理装置３０とＲＯＭ−Ｃ１０６、楽音発生回路１０が回路的に接続されている。該楽音発生回路１０は、更にＲＯＭ−Ｗ１０７に同じく回路的に繋げられており、ＰＣＭなどの楽音波形データ（ＷＤ）の読み出しを行って、楽音を発生せしめ、Ｄ／Ａ変換回路１０４を経てアナログに変換し、サウンドシステム１０５から外部に発音せしめる。尚、上記ＲＯＭ−Ｃ１０６には、演算処理装置の動作プログラム、エンベロープ制御情報や波形選択情報などの音色パラメータ、自動伴奏パターンデータなどが記憶されている。
【０００３】
図５は、電子楽器の他の構成例を示しており、同構成では、演算処理装置３０と楽音発生回路１０を同一素子上に集積し、演算処理装置用の動作プログラムなどと楽音波形データは共にＲＯＭ−Ａ１０８に記憶せしめておき、それにアクセスすることで、これらの読み出しが行われる。
【０００４】
【発明が解決しようとする課題】
上記図４の回路構成では、部品点数が多いため、製作工数が増え、またその分製作コストもアップすることになる。他方図５の構成では、少数の部品で構成されているので、製作工数及び製作コストの上昇にはつながらないが、ＲＯＭ−Ａ１０８に対する演算処理装置３０と楽音発生回路１０によるアクセスが時分割で行われるため、該演算処理装置３０への命令供給速度が遅く、即ち演算処理装置３０の処理速度が遅くなり、電子楽器の機能向上がそれによって阻害されるなど、高性能の電子楽器を実現させるのが困難になる。
【０００５】
本発明は従来技術の以上のよう問題に鑑み創案されたもので、部品点数を抑えつつ、演算処理装置の処理速度を向上させ、製作工数を低く抑えつつも、低コスト且つ高性能な電子楽器を提供せんとするものである。
【０００６】
【課題を解決するための手段】
そのため本発明に係る電子楽器の構成は、楽音制御乃至発音制御を行う演算処理装置と、該演算処理装置の動作プログラムを記憶する小容量のプログラムメモリと、波形データを予め記憶する、該プログラムメモリに比して大容量のデータメモリと、該データメモリに記憶された波形データに基づき楽音を発生し、且つ前記演算処理装置により制御される楽音発生回路とを有すると共に、前記演算処理装置とプログラムメモリとを専用バスで接続し同一素子上に集積すると共に、前記データメモリに波形データの他、前記演算処理装置をして前記楽音発生回路より発生される楽音を制御する音色パラメータ乃至自動伴奏パターンデータを一緒に記憶せしめて、前記楽音発生回路及び演算処理装置と回路的に接続せしめたことを基本的特徴としている。
【０００７】
前記演算処理装置による制御については、データメモリに記憶された音色パラメータに基づく楽音制御であったり、データメモリに記憶された自動伴奏パターンデータに基づく自動伴奏音の発音制御であったり、更にまたその両方であっても良いことは言うまでもない。
【０００８】
【作用】
一般的に、「波形データのデータ量＞音色パラメータや自動伴奏パターンデータのデータ量＞＞演算処理装置の動作プログラムのデータ量」の関係にあり、演算処理装置の動作プログラムのみを記憶するメモリとしては比較的小容量のもので十分である。従って上記構成のように、演算処理装置とプログラムメモリとを同一素子上に集積させることに、ワンチップマイコンなどの製造技術から見て、技術的な問題はない。そればかりか同一素子上に集積させ、汎用バスを介した読み込みではなく、専用バスによる動作プログラムの読み込みを行う構成としているため、演算処理装置の処理速度を格段に速くすることができるようになる。また上記の構成とは別に、前記データメモリに、波形データ、音色パラメータ乃至自動伴奏パターンデータを一緒に記憶せしめているため、部品点数を比較的少数に抑えることができることになる。
【０００９】
【発明の実施の形態】
以下本発明に係る電子楽器の具体的実施形態の構成につき説明する。図１は本発明に係る電子楽器の全体の構成を示すブロック図であり、更に図２はその構成のうちの楽音発生回路の回路構成を示すブロック図である。
【００１０】
図１に示された本回路は、バス１００を介して、鍵盤回路１０１、パネル回路１０２、ＲＡＭ１０３の他、演算処理装置３を含む素子１と、楽音発生回路１０を含む素子２とが回路的に接続されている。該素子２は、更にＲＯＭ−Ｄ５と回路的に繋げられており、楽音波形データなどの読み出しを行って、楽音を発生せしめ、Ｄ／Ａ変換回路１０４を経てアナログに変換し、サウンドシステム１０５から外部に発音せしめる。
【００１１】
上記素子１は、ＣＰＵで構成される演算処理装置３とその動作プログラムを記憶したＲＯＭ−Ｐ４とを一体にしたワンチップ構成のＬＳＩ回路素子であり、所謂ワンチップマイコンで構成されている。他方、ＲＯＭ−Ｄ５は、ＰＣＭなどの楽音波形データの他、演算処理装置３で使用される音色パラメータ・自動伴奏パターンデータなども一緒に記憶せしめている。
【００１２】
図１中素子２に備えられ、また図２にその詳しい構成が示された楽音発生回路１０は、ＣＰＵバスインターフェース回路１１及びメモリアドレス制御回路１２と共に、１個のカスタムＬＳＩで構成されており、上記ＲＯＭ−Ｄ５に記憶された波形データに基づき、６４チャンネル分のデジタル楽音信号を発生する。そして該楽音発生回路１０の具体的回路構成は、波形アドレス発生回路１１０と、サンプル補間回路１１１と、振幅エンベロープ発生回路１１２と、乗算器１１３と、累算回路１１４とを有している。そのうち波形アドレス発生回路１１０は、ＲＯＭ−Ｄ５に記憶されている波形データを読み出すために、６４チャンネル分の波形アドレスを時分割で発生する。該波形アドレスのうち、その整数部（ＷＡ）をメモリアドレス制御回路１２を介してＲＯＭ−Ｄ５に供給し、またその小数部をサンプル補間回路１１１に出力する。サンプル補間回路１１１は、ＲＯＭ−Ｄ５から読み出された波形データ（ＷＤ）に基づいて、波形アドレスの小数部に対応した波形サンプル値を補間演算により算出し、出力する。振幅エンベロープ発生回路１１２は、ＲＯＭ−Ｄ５から演算処理装置３に読み出されて与えられるエンベロープ制御情報に基づき、６４チャンネル分の振幅エンベロープ信号を時分割で発生する。乗算器１１３は、サンプル補間回路１１１の出力する波形サンプル値と振幅エンベロープ信号とを乗算する。乗算回路１１４は、時分割出力される６４チャンネル分の楽音信号を累算し、全チャンネルの出力を合成する。
【００１３】
上記ＲＯＭ−Ｄ５に記憶された音色パラメータや自動伴奏パターンデータは、演算処理装置３へのアクセスが許可された場合に、データ読みだし要求に従って、メモリアドレス制御回路１２を介してＲＯＭ−Ｄ５から演算処理装置３側へ読み出されることになる（ＣＡ・・・・ＣＰＵに関わるアドレス）。図３は、上記ＲＯＭ−Ｄ５のアクセスタイミングを示すタイミング図である。図中ＷＡ[Ｎ]は、楽音発生回路１０の出力するアドレスを示しており（そのうちＮはチャンネル番号）、ＲＯＭ−Ｄ５に入力されるアドレス信号を示している。本構成では、演算処理装置３の動作プログラム読み出しは、素子１の内部専用バスを使って随時行われており、演算処理速度の飛躍的向上が期待できることになる。また図３のＣＡで示された演算処理装置３からのアクセスが許可される期間中は、演算処理装置３によるＲＯＭ−Ｄ５への上記音色パラメータや自動伴奏パターンデータの読み出しを要求するときだけに使用される（不要であればＣＡは出力されない）ことになる。これに対し、図５に示した従来の回路構成のものでは、ＣＡの間に動作プログラムの読み込みを行ってから、音色パラメータや自動伴奏パターンデータの読み出しを行っており、該ＣＡはほぼ毎回使用されることになる。そのため演算処理速度は本構成と比べてどうしても遅くなる。
【００１４】
【発明の効果】
以上詳述した本発明の電子楽器の構成によれば、演算処理装置とプログラムメモリとを同一素子上に集積させているため、演算処理装置の処理速度を格段に速くすることができるようになると共に、データメモリにも、波形データ、音色パラメータ乃至自動伴奏パターンデータを一緒に記憶せしめているため、部品点数を比較的少数に抑えることができるようになる。そのため部品点数を抑えつつ、演算処理装置の処理速度を向上させることができるようになり、製作工数を低く抑えつつも、低コスト且つ高性能な電子楽器を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る電子楽器の全体の構成を示すブロック図である。
【図２】上記構成のうちの楽音発生回路の回路構成を示すブロック図である。
【図３】ＲＯＭ−Ｄのアクセスタイミングを示すタイミング図である。
【図４】集積回路を用いて構成される従来の電子楽器の構成例を示すブロック図である。
【図５】同じく集積回路を用いて構成される従来の電子楽器の他の構成例を示すブロック図である。
【符号の説明】
１、２        素子
３、３０      演算処理装置
４            ＲＯＭ−Ｐ
５            ＲＯＭ−Ｄ
１０            楽音発生回路
１１            ＣＰＵバスインターフェース回路
１２            メモリアドレス制御回路
１００            バス
１０１            鍵盤回路
１０２            パネル回路
１０３            ＲＡＭ
１０４            Ｄ／Ａ変換回路
１０５            サウンドシステム
１０６            ＲＯＭ−Ｃ
１０７            ＲＯＭ−Ｗ
１０８            ＲＯＭ−Ａ
１１０            波形アドレス発生回路
１１１            サンプル補間回路
１１２            振幅エンベロープ発生回路
１１３            乗算器
１１４            累算回路
【図１】
0003835573.tif 000002
【図２】
0003835573.tif 000003
【図３】
0003835573.tif 000004
【図４】
0003835573.tif 000005
【図５】
0003835573.tif 000006