(57)【特許請求の範囲】
【請求項１】
スタンバイモードと動作モードとの間でレシーバ回路を切り換える回路構成であって、
参照電流から得られる制御電圧であって、該差動増幅器の正しい動作点を設定するための制御電圧を受信するレシーバとして機能する差動増幅器と、
該制御電圧を生成するための電流を供給する線と、
該レシーバに対して該線に配置されたスイッチング素子と、
該レシーバのための少なくとも１つの支持コンデンサと
を備え、
該スイッチング素子は、該動作モードでは、該制御電圧を生成するための該電流を連続的に供給するための解除信号が該スイッチング素子に与えられることによって持続して閉鎖され、該スイッチング素子は、該スタンバイモードでは、該制御電圧を不連続的にリフレッシュするためのリフレッシュ信号を供給することによって異なる時点または周期的に閉鎖され、
該少なくとも１つの支持コンデンサは、該リフレッシュ信号の最長時間を越える時間にわたって、該スイッチング素子によって供給された該電流による電荷を蓄積するのに十分な容量を有している、回路構成。
【請求項２】
前記制御電圧は、前記差動増幅器に対して生成される、請求項１に記載の回路構成。
【請求項３】
前記制御電圧は、前記差動増幅器に供給される、請求項１に記載の回路構成。
【請求項４】
前記スイッチング素子は、ＭＯＳスイッチングトランジスタである、請求項１に記載の回路構成。
【請求項５】
前記リフレッシュ信号は、ＤＲＡＭメモリのメモリ自己リフレッシュ信号である、請求項１に記載の回路構成。
【請求項６】
前記リフレッシュ信号は、ＤＲＡＭメモリのメモリ自己リフレッシュ信号の周期の倍数の周期を有する信号である、請求項１に記載の回路構成。
【請求項７】
スタンバイモードと動作モードとの間でレシーバ回路を切り換える回路構成を備えたＤＲＡＭメモリであって、
該回路構成は、
参照電流から得られる制御電圧であって、該差動増幅器の正しい動作点を設定するための制御電圧を受信するレシーバとして機能する差動増幅器と、
該制御電圧を生成するための電流を供給する線と、
該レシーバに対して該線に配置されたスイッチング素子と、
該レシーバのための少なくとも１つの支持コンデンサと
を備え、
該スイッチング素子は、該動作モードでは、該制御電圧を生成するための該電流を連続的に供給するための解除信号が該スイッチング素子に与えられることによって持続して閉鎖され、該スイッチング素子は、該スタンバイモードでは、該制御電圧を不連続的にリフレッシュするためのリフレッシュ信号を供給することによって異なる時点または周期的に閉鎖され、
該少なくとも１つの支持コンデンサは、該リフレッシュ信号の最長時間を越える時間にわたって、該スイッチング素子によって供給された該電流による電荷を蓄積するのに十分な容量を有している、ＤＲＡＭメモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スタンバイモードと動作モードとの間の、レシーバ回路、特にＤＲＡＭメモリの切り替えのための回路配置物に関する。ここで、各々がレシーバとして機能する差動増幅器について、あるリフレッシュ電流に由来する制御電圧が、その正しい動作点の導入のために供給または導入される。
【０００２】
【従来の技術】
特に、ラップトップまたはノートブックの使用について、その中に含まれるメモリ構成要素、特に、ＤＲＡＭメモリ構成要素が、パワーダウンまたはスタンバイモードにおいてもまた、電流消費を少なくさせることが必要とされる。このメモリ構成要素において、差動増幅器は、レシーバとして機能し、このレシーバは、その正しい動作点の導入のために、制御電圧が必要である。従来のＤＲＡＭメモリ構成要素において、制御電圧は、ある参照電流から生成され、その参照電圧は、電流鏡（Ｓｔｒｏｍｓｐｉｅｇｅｌ）を介して分配される。パワーダウンまたはスタンバイモードにおいて、そのレシーバがスイッチオフされ得る間、その分配された電流は、回路から出ていくことはなく、それによって、そのレシーバは、メモリチップのある再起動の際、動作モードにおいて直ぐに、すなわち、ある周期サイクル（Ｔａｋｔｚｙｋｌｕｓ）へと再びもたらされ得る。
【０００３】
このことは、公知のメモリチップによって、それが、スタンバイモードに維持する間、常にスタンバイ電流を流すことを必要とする。このスタンバイ電流は、無視されるべきものではなく、そしてラップトップまたはノートブックが電池作動中であるときに、その電池に常に電荷をかける。電流鏡を通じて分配される電流経路は、それぞれ、あるスイッチングトランジスタを通じて、スタンバイモードにおいてスイッチオフされ得る。このスイッチングトランジスタは、その単一のものにおいて、電流をそのレシーバに導く線に存在する。しかし、上記に考察したように、そのレシーバの制御電圧は、スタンバイモードにおいて、それでもなおスイッチオフされない。なぜなら、そのレシーバは、そうでなければ、動作モードへの切り替えの際に、おそらく、十分に速くは再起動され得ないからである。
【０００４】
米国特許第５，５５７，２２１Ａ（第１〜１６欄、図１〜８）は、特に図８において、レシーバ回路の切り替えのための回路配置物を記載および図示しており、ここで、入口において必要とされる周波数または振幅に依存して、第一の動作モードと第二の電流節約モードの間が切り替えられる。
【０００５】
米国特許第５，９２０，２０８号からは、センスアンプ（増幅器）が公知である。この増幅器を用いて、読み取りの終わりが、データ比較によって行われ、そしてパワーダウンモードにおいて、切り替えがなされる。
【０００６】
【発明が解決しようとする課題】
従って、本発明の課題は、スタンバイモードもしくはパワーダウンモードと、動作モードとの間の、これまでの通常の切り替えにおいて、上記の欠点を回避すること、および回路配置物を提供することである。その回路配置物は、スタンバイモードまたはパワーダウンモードにおいてもまた、減少したスタンバイ電流を用いてレシーバの制御電圧を維持し、その結果、そのレシーバは、その動作モードへと移行させるにおいて、十分迅速に、例えば、ナノ秒未満以内に、起動される。
【０００７】
【課題を解決するための手段】
上記課題は、本発明の特許請求の範囲にしたがって、解決される。
【０００８】
本発明は以下を提供する。
【０００９】
１つの局面において，本発明は、レシーバ回路、特にＤＲＡＭメモリにおいて、スタンバイモードと動作モードとの間のスイッチのための回路配置物を提供する。ここで、各々がレシーバとして機能する差動増幅器（６，７）について、その正しい動作点の確立のための参照電流（ＩＲＥＦ）に由来する制御電圧が供給または導入され、各レシーバ（６，７）について、ある電流（ｉｄｉｓ＿ｎ）が制御電圧の供給のために導入される線（１３）において論理素子（１０、１１、１２）が備えられ、該論理素子は、動作モードにおいて該論理素子に伴う解除信号（ＥＮ）によって持続して閉鎖されており、その結果、該電流（ｉｄｉｓ＿ｎ）を、該制御電圧の供給のために連続的に送達し、そして該論理素子は、スタンバイモードにおいて、異なる時点または周期的に、リフレッシュ信号（ＳＲＦ）の導入によって閉鎖され、その結果、制御電圧（ＶBIAS）が不連続的にリフレッシュされる。
【００１０】
１つの実施形態において、前記論理素子（１０、１１）は、ＭＯＳスイッチングトランジスタであり得る。
【００１１】
別の実施形態において、前記リフレッシュ信号（ＳＲＦ）が、ＤＲＡＭメモリのメモリ自己リフレッシュ信号、またはその信号の周期時間が自己リフレッシュ信号の周期の倍数である信号であり得る。
【００１２】
他の実施形態において、さらに、前記各レシーバ（６，７）について、容量（Ｃ）を有する少なくとも１つの支持コンデンサ（１４）を備え、該支持コンデンサは、電荷の蓄積のために、前記論理素子によってそれぞれ送達される電流（ｉｄｉｓ＿ｎ）によって、前記リフレッシュ信号の最長の周期時間と重複する期間を超えるに十分であり得る。
【００１３】
別の局面において、本発明は、本発明の回路配置物を備える、ＤＲＡＭメモリに関する。
【００１４】
【発明の実施の形態】
本発明の不可欠の局面にしたがって、１つのクラスに従う回路配置物は、以下により特徴づけられる：それぞれのレシーバについて、１つの電流が制御電圧を生成するために提供される線において、論理素子が備えられる。この論理素子は、動作モードにおいて、その論理素子に伴う解除信号によって持続して閉鎖されており、その結果、その電流を、該制御電圧の供給のために連続的に送達し、そしてその論理素子は、スタンバイモードにおいて、異なる時点または周期的に、リフレッシュ信号の導入によって閉鎖され、その結果、制御電圧がリフレッシュされる。
【００１５】
これによって、本発明に従う回路配置物を用いて、レシーバ回路として機能する差動増幅器のための制御電圧が不連続的にまたは周期的にリフレッシュされる。このようにして、そのレシーバのためのそのスタンバイ電流は、かなり減少する。特に、ＤＲＡＭメモリにおいて、周期的なリフレッシュ信号についての別個の生成器が、好ましくはそのＤＲＡＭメモリの自己リフレッシュ信号が使用される場合に、論理素子のスイッチオンのために解除され得る。しかし、当然、自己リフレッシュ信号から供給されるスイッチオン信号もまた、その論理素子のために使用され得る。その信号の周期は、自己リフレッシュ周期の倍数をとる。
【００１６】
不連続的または周期的にレシーバに導入される制御電圧の安定化のために、それぞれのレシーバに対して、割り当てられた支持コンデンサが、リフレッシュ時間の延長のために、配置され得る。
【００１７】
次に、本発明に従う回路配置物の好ましい実施例を、図面における図を参照して記載する。
【００１８】
【実施例】
図１は、本発明に従う回路配置物の好ましい可能な実施形態を示す。差動増幅器６、７は、電荷５のためのレシーバを形成する。その電荷の動作点は、制御電圧によって規定される。この制御電圧は、ある電流鏡トランジスタ２から解除トランジスタ３を介して流れる電流から生成される。その解除トランジスタ３は、解除信号（ＥＮ）１６によって、動作モードにおいて、閉鎖される。電流源２から流れる電流の強さは、参照電圧ＶBIASによって、決定される。この参照電圧は、スタンバイモードで、支持コンデンサ１４の荷電によって、決定される。容量Ｃを有する支持コンデンサ１４は、スタンバイにおいて、以下に記載する方法において、周期的または不連続的に、線１３を通じて流れる電流Ｉｄｉｓ＿ｎによって電荷が与えられる。この電流Ｉｄｉｓ＿ｎは、電流鏡回路に由来する。この電流鏡回路は、電流鏡トランジスタ４１、４２、．．．、４ｎ、１つのトランジスタ８および１つの参照電流源９からなる。この参照電流源によって、その参照電流ＩＲＥＦが流れる。
【００１９】
そのレシーバが、チップの再起動の際に、動作モードにおいて、ナノ秒未満以内に、再び供給されるために、上記のように、スタンバイモードにおいて、制御電圧は、差動増幅器６、７について、支持コンデンサ１４の荷電に与えられる。
【００２０】
本発明に従って、論理素子１０、１１、１２は、線１３において、参照電圧ＶBIASの生成が提供される。論理素子１０および１１は、好ましくは、ＭＯＳトランジスタであり、そして論理素子１２は、ＯＤＥＲ線を形成する。このＯＤＥＲ線は、スタンバイ動作において、周期的または不連続的なリフレッシュ信号ＳＲＦ１５を、そして動作モードにおいて解除信号（ＥＮ）１６を受け取る。
【００２１】
さらに、支持コンデンサ１４は、それが、参照電圧ＶBIASを安定化し得、そしてそのリフレッシュ時間を延長し得るように提供される。
【００２２】
「パワーダウン」のとき、すなわちスタンバイモード（ＥＮ＝０）において、ＭＯＳトランジスタ１０、１１は、リフレッシュ周期において（ＳＲＦ周期または不連続的には、１に等しい）のみ起動し、そして線１３を介して導かれる電流をトランジスタ１へと切り替える。
【００２３】
ＤＲＡＭメモリの場合において、リフレッシュ信号１５は、メモリにおいてそれまで存在しなかった周期的な自己リフレッシュ信号であり得る。それによって、リフレッシュ信号１５の提供のために、ある生成器が除去され得る。
【００２４】
当然、このリフレッシュ周期はまた、自己リフレッシュ周期の倍数であり得る。
【００２５】
他の使用状況において、そのリフレッシュ１５はまた、その支持コンデンサ１４の容量が、２つの連続するリフレッシュ信号の間の最長時間を超えるのに十分大きい限り、非周期的であり得る。
【００２６】
上記および図に示した実施形態を用いて、本発明に従った回路配置物は、スタンバイ電流を、パワーダウンモードまたはスタンバイモードにおいて、本質的に減少させ得、そしてなおも、そのレシーバが、その動作モードへ切り替えられる際に、非常に迅速に再起動され得る。
【００２７】
当然、本発明に従った回路配置物は、ＤＲＡＭメモリのみにおいて使用され得るのではなく、他の配置物においてもまた、スタンバイモードにおけるレシーバを流れるスタンバイ電流の減少が所望される場合において、使用され得る。
【００２８】
【発明の効果】
レシーバ回路、特にＤＲＡＭメモリにおいて、スタンバイモードと動作モードとの間のスイッチのための回路配置物であって、ここで、各々がレシーバとして機能する差動増幅器（６，７）について、その正しい動作点の確立のための参照電流（ＩＲＥＦ）に由来する制御電圧が供給または導入され、ここで
各レシーバ（６，７）について、ある電流（ｉｄｉｓ＿ｎ）が制御電圧の供給のために導入される回路（１３）において論理素子（１０、１１、１２）が備えられ、該論理素子は、動作モードにおいて該論理素子に伴う解除信号（ＥＮ）によって持続して閉鎖されており、その結果、該電流（ｉｄｉｓ＿ｎ）を、該制御電圧の供給のために連続的に送達し、そして該論理素子は、スタンバイモードにおいて、異なる時点または周期的に、リフレッシュ信号（ＳＲＦ）の導入によって閉鎖され、その結果、制御電圧（ＶBIAS）が不連続的にリフレッシュされる。
【図面の簡単な説明】
【図１】図１は、本発明の回路配置物の１つの実施形態の模式図である。
【符号の説明】
１，２            電流鏡
３                解除トランジスタ
４１，４２、４ｎ  電流鏡トランジスタ
６，７            差動増幅器（レシーバ）のトランジスタ
５                電荷
８，９            電流源
１０，１１        スイッチングトランジスタ
１２              ＯＤＥＲ回路
１３              線
１４              支持コンデンサ
１５              リフレッシュ信号（ＳＲＦ）
１６              解除信号（ＥＮ）
ＧＮＤ            アース電位
ＩＲＥＦ          参照電流
Ｉｄｉｓ＿１、Ｉｄｉｓ＿２，．．．，Ｉｄｉｓ＿ｎ  分配電流
Ｖin+、Ｖin−    入力電圧
ＶCC            電荷５のための動作電圧
【図１】
0003759000.tif 000002