(57)【特許請求の範囲】
【請求項１】
ユーザープログラムを含むデータが読み書きされる揮発性メモリと、電気的に書き替え可能なバックアップ用不揮発性メモリと、電源断による電源電圧の低下時には電源電圧が動作最低電圧に至るまでの間に揮発性メモリ上のデータを不揮発性メモリに格納するバックアップ処理及び電源投入時には不揮発性メモリに格納しているデータを読み出して揮発性メモリに書き込んでデータ復帰を行う復帰処理を行うデータ保護手段とを有するプログラマブルコントローラにおいて、電源投入時からバックアップ用不揮発性メモリに格納しているデータを読み出して揮発性メモリに書き込む復帰処理が完了するまでの間、バックアップ処理を禁止することを特徴とするプログラマブルコントローラのバックアップデータ保護方法。
【請求項２】
電源投入があると、上記データ保護手段のバックアップ処理の「禁止」「許可」を示すバックアップフラグを「禁止」に設定した後、データ保護手段によるデータの復帰処理を行い、この復帰処理の完了後バックアップフラグを「許可」に設定し、上記データ保護手段はこのバックアップフラグが「禁止」である期間中、バックアップ処理を行わないことを特徴とする請求項１記載のプログラマブルコントローラのバックアップデータ保護方法。
【請求項３】
ユーザープログラムを含むデータが読み書きされるＲＡＭからなるプログラム・データメモリと、バックアップ用のＥＥＰＲＯＭと、電源断による電源電圧の低下時には電源電圧が動作最低電圧に至るまでの間にプログラム・データメモリ上のデータをＥＥＰＲＯＭに格納するバックアップ処理及び電源投入時にはＥＥＰＲＯＭに格納しているデータをＥＥＰＲＯＭから読み出してプログラム・データメモリに書き込んでデータ復帰を行う復帰処理を行うデータ保護手段とを有し、該データ保護手段は電源投入時からＥＥＰＲＯＭに格納しているデータを読み出してプログラム・データメモリに書き込むまでの復帰処理が完了するまでの間、バックアップ処理が禁止されることを特徴とするプログラマブルコントローラ。
【請求項４】
上記データ保護手段がユーザープログラムの実行を行うＣＰＵからなり、該ＣＰＵは電源投入があると、バックアップフラグを「禁止」に設定した後上記復帰処理を実行し、該復帰処理の完了後、バックアップフラグを「許可」に設定する機能と、電源電圧の低下を検出して電源断予告信号を出力するデータ保護手段から電源断予告信号が入力すると、バックアップ処理動作を行う行う前に、上記バックアップフラッグをチェックして「禁止」であれば、上記バックアップ処理を実行せず、「許可」であれば実行する機能を備えて成ることを特徴とする請求項３記載のプログラマブルコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プログラマブルコントローラのバックアップデータ保護方法及びそれを用いたプログラマブルコントローラに関するものである。
【０００２】
【従来の技術】
従来、バックアップ電池を持たないプログラマブルコントローラにおけるユーザープログラムなどをロードしたり、データを格納するプログラム・データメモリ（ＲＡＭ）のデータのバックアップは、電源断予告信号（ＮＭＩ）を受けてから動作最低電圧になるまでの間にバックアップ用のＥＥＰＲＯＭへのデータ退避を実行し、次回電源投入時にプログラマブルコントローラの演算制御処理を担うＣＰＵの初期化処理動作の終了後、ＥＥＰＲＯＭからプログラム・データメモリ（ＲＡＭ）へ転送させてデータ復帰を実行する方法がとられていた。
【０００３】
図３は従来のプログラマブルコントローラのシステムフローを示しており、同図（ａ）に示すように電源オン時から、プログラマブルコントローラの中枢部であるＣＰＵはスタックポインタ設定、ＳＦＲ（ＣＰＵ内蔵のデバイスメモリ＜特別機能レジスタ＞）の初期化、デバイスメモリたるプログラム・データメモリ（ＲＡＭ）の初期化等を行った後、データ復帰ルーチンでＥＥＰＲＯＭに格納されているデータをプログラム・データメモリ（ＲＡＭ）へ転送してデータ復帰を行い、その後システムタスク、ユーザープログラムの実行，Ｉ／Ｏリフレッシュの各ルーチンを循環するのである。
【０００４】
ここで電源オンからスタックポインタ設定までは電源断予告信号（ＮＭＩ＜ノンマスカブルインターラプト＞）は保留状態で、ＳＦＲの初期化から電源断予告信号の受付が可能となり、この可能期間に電源断予告信号があると、同図（ｂ）の電源断時処理のルーチンへ飛ぶ。この電源断時処理のルーチンでは上述したように電源断予告信号を受けてから動作最低電圧になるまでの間にＥＥＰＲＯＭへのデータ退避を実行した後、ＣＰＵリセットを行う。
【０００５】
【発明が解決しようとする課題】
上述した従来例の方法では、電源ラインが断線しかけてチャタリングを起こすような電源オンからオフまでの時間が数μｓの場合、データの復帰処理が完了する前にＥＥＰＲＯＭに不定又はクリアされたデータが書き込まれる可能性がある。これは電源断予告信号がＮＭＩ（ノンマスカブルインターラプト）に入っているため、電源投入後すぐに電源断すると、バックアップデータを復帰（ＥＥＰＲＯＭ→ＲＡＭ）する前に電源断予告信号によりバックアップ処理（ＲＡＭ→ＥＥＰＲＯＭ）をしてしまい、不定又はクリアされたデータがＥＥＰＲＯＭに書かれることになる。
【０００６】
本発明は、上述の点に鑑みて為されたもので、その目的とするところは、電源投入後、すぐに電源断されても不安定又はクリアされたデータがバックップ用（不揮発性メモリ（ＥＥＰＲＯＭ）に書き込まれることなくデータの保護が図れるプログラマブルコントローラのデータバックアップデータ保護方法及びプログラマブルコントローラを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、ユーザープログラムを含むデータが読み書きされる揮発性メモリと、電気的に書き替え可能なバックアップ用不揮発性メモリと、電源断による電源電圧の低下時には電源電圧が動作最低電圧に至るまでの間に揮発性メモリ上のデータをバックアップ用不揮発性メモリに格納するバックアップ処理及び電源投入時にはバックアップ用不揮発性メモリに格納しているデータを読み出して揮発性メモリに書き込んでデータ復帰を行う復帰処理を行うデータ保護手段とを有するプログラマブルコントローラにおいて、電源投入時からバックアップ用不揮発性メモリに格納しているデータを読み出して揮発性メモリに書き込む復帰処理が完了するまでの間、バックアップ処理を禁止することを特徴とする。
【０００８】
請求項２の発明では、請求項１の発明において、電源投入があると、上記データ保護手段のバックアップ処理の「禁止」「許可」を示すバックアップフラグを「禁止」に設定した後、上記データ保護手段によるデータの復帰処理を行い、この復帰処理の完了後バックアップフラグを「許可」に設定し、上記データ保護手段はこのバックアップフラグが「禁止」である期間中、バックアップ処理を行わないことを特徴とする。
【０００９】
請求項３の発明では、ユーザープログラムを含むデータが読み書きされるＲＡＭからなるプログラム・データメモリと、バックアップ用のＥＥＰＲＯＭと、電源断による電源電圧の低下時には電源電圧が動作最低電圧に至るまでの間にプログラム・データメモリ上のデータをＥＥＰＲＯＭに格納するバックアップ処理及び電源投入時にはＥＥＰＲＯＭに格納しているデータをＥＥＰＲＯＭから読み出してプログラム・データメモリに書き込んでデータ復帰を行う復帰処理を行うデータ保護手段とを有し、該データ保護手段は電源投入時からＥＥＰＲＯＭに格納しているデータを読み出してプログラム・データメモリに書き込むまでの復帰処理が完了するまでの間、バックアップ処理が禁止されることを特徴とする。
【００１０】
請求項４の発明では、請求項３の発明において、上記データ保護手段がユーザープログラムの実行を行うＣＰＵからなり、該ＣＰＵは電源投入があると、バックアップフラグを「禁止」に設定した後上記復帰処理を実行し、該復帰処理の完了後、バックアップフラグを「許可」に設定する機能と、電源電圧の低下を検出して電源断予告信号を出力するデータ保護手段から電源断予告信号が入力すると、バックアップ処理動作を行う行う前に、上記バックアップフラッグをチェックして「禁止」であれば、上記バックアップ処理を実行せず、「許可」であれば実行する機能を備えて成ることを特徴とする。
【００１１】
【発明の実施の形態】
図１は本発明の一実施形態を用いるプログラマブルコントローラの構成を示しており、図示するプログラマブルコントローラは電源回路１と、リセットＩＣ２，３、ＣＰＵ４、ＲＯＭからなるシステムメモリ５、バックアップ用不揮発性メモリたるＥＥＰＲＯＭ６、ユーザープログラムがロードされたり、データが読み書きされる揮発性メモリたるＲＡＭからなるプログラム・データメモリ７、入出力用Ｉ／Ｏ８、外部の支援装置接続用のインタフェース９、アドレス・データ・Ｉ／Ｏバス１０とで構成され、リセットＩＣ２は電源断予告信号１１をＣＰＵ４に与え、リセットＩＣ３はＣＰＵ４にリセット信号１２を与えるものである。
【００１２】
図２は本発明の一実施形態を用いたプログラマブルコントローラのシステムフローチャートであり、電源回路１がオンされると、ＣＰＵ４はスタックポインタ設定後、バックアップフラグを「禁止」に設定し、更にＳＦＲ初期化の処理、デバイスメモリであるプログラム・データメモリ７の初期化後、ＥＥＰＲＯＭ６に退避されているデータをプログラム・データメモリ７に転送して復帰させ、この復帰処理後バックアップフラグを「許可」に設定し、この設定後、システムタスク、ユーザープログラム実行、Ｉ／Ｏリフレッシュの各ルーチンを循環する動作へ移行する。
【００１３】
ここで電源オンからバックアップフラグを禁止に設定するまでのＮＭＩ保留期間が終了してからＮＭＩ受付可能期間に移行した後においても、バックアップフラグを「許可」に設定するまでの間、バックアップ禁止となる。ＮＭＩ受付可能期間において、電源断予告信号１１がリセットＩＣ２からＣＰＵ４に与えられると、ＣＰＵ４は図２（ｂ）に示す電源断時処理ルーチンを実行するが、このときＣＰＵ４はバックアップフラグが「許可」に設定されているか否かを判定し、許可が設定されていなければ、つまり「禁止」の設定状態であればデータ退避処理、つまりバックアップ処理を行わず、リセットＩＣ３からのリセット信号１２によりリセットされる。またバックアップフラグが「許可」に設定されている場合にはリセットされる前にプログラム・データメモリ７のデータをＥＥＰＲＯＭ６へ退避させるバックアップ処理を行うのである。
【００１４】
このように本発明を用いたプログラマブルコントローラでは、電源ラインが断線してチャタリングを起こした場合のように電源投入からオフまでの時間が数μSと極々短時間の場合には、データの復帰処理が完了する前にＥＥＰＲＯＭ６に不定又はクリアされたデータが書き込まれるのを防ぐことできる。
【００１５】
【発明の効果】
請求項１の発明は、ユーザープログラムを含むデータが読み書きされる揮発性メモリと、電気的に書き替え可能なバックアップ用不揮発性メモリと、電源断による電源電圧の低下時には電源電圧が動作最低電圧に至るまでの間に揮発性メモリ上のデータをバックアップ用不揮発性メモリに格納するバックアップ処理及び電源投入時にはバックアップ用不揮発性メモリに格納しているデータを読み出して揮発性メモリに書き込んでデータ復帰を行う復帰処理を行うデータ保護手段とを有するプログラマブルコントローラにおいて、電源投入時からバックアップ用不揮発性メモリに格納しているデータを読み出して揮発性メモリに書き込む復帰処理が完了するまでの間、バックアップ処理を禁止するので、電源ラインが断線してチャタリングを起こした場合のように電源投入からオフまでの時間が数μSのような極々短時間の場合には、データの復帰処理が完了する前にバックアップ用不揮発性メモリに不定又はクリアされたデータが書き込まれることがなくなり、データの保護を図ることができるという効果がある。
【００１６】
請求項２の発明では、請求項１の発明において、電源投入があると、上記データ保護手段のバックアップ処理の「禁止」「許可」を示すバックアップフラグを「禁止」に設定した後、データ保護手段によるデータの復帰処理を行い、この復帰処理の完了後バックアップフラグを「許可」に設定し、上記データ保護手段はこのバックアップフラグが「禁止」である期間中、バックアップ処理を行わないので、ソフトウェアにより上記請求項１の効果が得られる構成が実現できる。
【００１７】
請求項３の発明では、ユーザープログラムを含むデータが読み書きされるＲＡＭからなるプログラム・データメモリと、バックアップ用のＥＥＰＲＯＭと、電源断による電源電圧の低下時には電源電圧が動作最低電圧に至るまでの間にプログラム・データメモリ上のデータをＥＥＰＲＯＭに格納するバックアップ処理及び電源投入時にはＥＥＰＲＯＭに格納しているデータをＥＥＰＲＯＭから読み出してプログラム・データメモリに書き込んでデータ復帰を行う復帰処理を行うデータ保護手段とを有し、該データ保護手段は電源投入時からＥＥＰＲＯＭに格納しているデータを読み出してプログラム・データメモリに書き込むまでの復帰処理が完了するまでの間、バックアップ処理が禁止されるので、電源ラインが断線してチャタリングを起こすような電源投入からオフまでの時間が数μSのような極々短い場合には、データの復帰処理が完了する前にバックアップ用不揮発性メモリに不定又はクリアされたデータが書き込まれることが無くなり、データの保護を図ることができるプログラマブルコントローラが実現できるという効果がある。
【００１８】
請求項４の発明では、請求項３の発明において、上記データ保護手段がユーザープログラムの実行を行うＣＰＵからなり、該ＣＰＵは電源投入があると、バックアップフラグを「禁止」に設定した後上記復帰処理を実行し、該復帰処理の完了後、バックアップフラグを「許可」に設定する機能と、電源電圧の低下を検出して電源断予告信号を出力するデータ保護手段から電源断予告信号が入力すると、バックアップ処理動作を行う行う前に、上記バックアップフラッグをチェックして「禁止」であれば、上記バックアップ処理を実行せず、「許可」であれば実行する機能を備えてあるので、特別なハードウェアを追加することなく従来装置より簡単に実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を用いたプログラマブルコントローラの回路構成図である。
【図２】同上の動作説明用フローチャートである。
【図３】従来の動作説明用フローチャートである。
【符号の説明】
１  電源回路
２、３  リセットＩＣ
４  ＣＰＵ
５  システムメモリ
６  ＥＥＰＲＯＭ
７  プログラム・データメモリ
８  入出力用Ｉ／Ｏ
９  支援装置接続用インターフェース
１０  アドレス・データ・Ｉ／Ｏバス
１１  電源断予告信号
１２  リセット信号
【図１】
0003832117.tif 000002
【図２】
0003832117.tif 000003
【図３】
0003832117.tif 000004