(57)【特許請求の範囲】
【請求項１】
同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限するローパスフィルタと、その出力を搬送波で直交変調する直交変調器と、直交変調された信号を増幅する高周波増幅器と、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して前記減算回路に出力する直交復調器を具備し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック回路において、前記減算回路から出力した同相誤差信号ＶIErrと比較基準値ＶIErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えていることを特徴とする最大動作レベル設定回路。
【請求項２】
同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを減算して算出し、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限し、その出力を搬送波で直交変調し、直交変調された信号を増幅し、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して、後に入力した同相入力信号ＶIおよび直交入力信号ＶQから、復調された局部復調信号ＶIDem、ＶQDemを減算して同相誤差信号ＶIErr、直交誤差信号ＶQErrを算出し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック方法において、前記した減算の結果である同相誤差信号ＶIErrと比較基準値とＶIErrSatを比較して飽和を検出し、比較結果によってディジタル・ランプ波形のレベルを記憶し、記憶した値より減衰量を計算し、同相信号入力および直交信号入力を計算した減衰量に従って減衰するとともに、同相入力をディジタル・ランプ波形に切り換えることを特徴とする最大動作レベル設定方法。
【請求項３】
送信機の直線性を改善するためにカーテシアン・フィードバック回路を用いる無線送信機であって、前記カーテシアン・フィードバック回路は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、前記減算回路から出力した同相誤差信号ＶIErrと比較基準値ＶIErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えて成る最大動作レベル設定回路を含んでいることを特徴とするカーテシアン・フィードバック回路を用いる無線送信機。
【請求項４】
同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限するローパスフィルタと、その出力を搬送波で直交変調する直交変調器と、直交変調された信号を増幅する高周波増幅器と、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して前記減算回路に出力する直交復調器を具備し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック回路において、前記減算回路から出力した直交誤差信号ＶQErrと比較基準値ＶQErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えていることを特徴とする最大動作レベル設定回路。
【請求項５】
同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを減算して算出し、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限し、その出力を搬送波で直交変調し、直交変調された信号を増幅し、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して、後に入力した同相入力信号ＶIおよび直交入力信号ＶQから、復調された局部復調信号ＶIDem、ＶQDemを減算して同相誤差信号ＶIErr、直交誤差信号ＶQErrを算出し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック方法において、前記した減算の結果である直交誤差信号ＶQErrと比較基準値ＶQErrSatを比較して飽和を検出し、比較結果によってディジタル・ランプ波形のレベルを記憶し、記憶した値より減衰量を計算し、同相信号入力および直交信号入力を計算した減衰量に従って減衰するとともに、同相入力をディジタル・ランプ波形に切り換えることを特徴とする最大動作レベル設定方法。
【請求項６】
送信機の直線性を改善するためにカーテシアン・フィードバック回路を用いる無線送信機であって、前記カーテシアン・フィードバック回路は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、前記減算回路から出力した直交誤差信号ＶQErrと比較基準値ＶQErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えて成る最大動作レベル設定回路を含んでいることを特徴とするカーテシアン・フィードバック回路を用いる無線送信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主に無線送信機に用いられ、送信機における歪みを低減するカーテシアン・フィードバック回路における、最大動作レベル設定回路の簡単化を可能とする回路および方法に関し、特に同相誤差信号ＶIErr（直交誤差信号ＶQErr）と比較基準値ＶQErrSatを比較して飽和を検出し、比較結果によってディジタル・ランプ波形のレベルを記憶し、記憶した値より減衰量を計算し、同相信号入力および直交信号入力を計算した減衰量に従って減衰するとともに、同相入力をディジタル・ランプ波形に切り換えるよう構成したものである。
【０００２】
【従来の技術】
線形変調信号を送出するための送信機においては、その直線性が悪いと、変調精度を悪化させるばかりでなく、過剰な帯域外不要輻射を発生し、隣接チャネルに妨害を与える危険性がある。このため、送信機の全動作範囲において直線性を確保する必要がある。従来、送信機の直線性を改善する方法の一つに、いわゆるカーテシアン・フィードバックがある。これは、送信機の出力の一部を局部復調し、直交ベースバンド信号にし、変調ベースバンド信号へ負帰還をかけるものである。
【０００３】
カーテシアン・フィードバック回路の原理を図１５に示す。入力信号Ｖinは減算器に入力され、帰還信号Ｖmonと減算器で減算され誤差信号Ｖerrとなる。誤差信号Ｖerrは利得Ｇ1の増幅器で増幅される。増幅器出力で増幅器の歪み成分Ｖdが加算されＶoutとなり出力される。出力Ｖoutは分岐され減衰器でＧ2倍に減衰されＶmonとなる。その後、減算器に入力され入力Ｖinと減算される。誤差信号Ｖerrは、
Ｖerr＝Ｖin−Ｖmon＝Ｖin−Ｇ2×Ｖout           ・・・(１)
となる。出力Ｖoutは、
Ｖout＝Ｖerr×Ｇ1＋Ｖd                         ・・・(２)
なので上記式(１)に代入すると、
0003856554.tif 000002
上式の左辺にＶerrの項を移項させると、
（１＋Ｇ1×Ｇ2）×Ｖerr＝Ｖin−Ｇ2×Ｖd
両辺を（１＋Ｇ1×Ｇ2）で割ってＶerrを求めると、
Ｖerr＝１／（１＋Ｇ1×Ｇ2）×（Ｖin−Ｇ2×Ｖd）・・・(３)
これを、再び上記式(２)に代入してＶoutを求めると、
0003856554.tif 000003
【０００４】
以上の様に歪み成分は補正前に比較して１／（１＋Ｇ1×Ｇ2）倍に改善されている。
【０００５】
図１４は、従来の最大動作レベル設定回路の構成を示す概略ブロック図である。最大動作レベル設定によって、同相入力Ｉinの最大値ＩinMaxが入力された時に、高周波増幅器10が飽和を始めるように、同相入力信号ＶIのレベルを設定する。
【０００６】
次に、図１４の従来例における最大動作レベル設定の方法について説明する。まず、送信機が線形動作している場合、及び、飽和している場合について分けて、各信号レベルの関係を示す。
【０００７】
送信機が線形動作している場合には、同相入力信号ＶI、局部同相復調信号ＶIDem、同相誤差信号ＶIErrの関係は、ループ利得をＧLとすると次のようになる。
ＶIErr＝ＶI−ＶIDem＝ＶI−ＧL×ＶIErr
これを解くと
ＶIErr＝ＶI／（ＧL＋１）
となる。
【０００８】
送信機が飽和動作している場合には、局部同相復調信号ＶIDemは変化しない。この値をＶIDemSatとすると
ＶIErr＝ＶI−ＶIDemSat
となる。
【０００９】
このように、同相誤差信号ＶIErrは、送信機が飽和すると急激に増加する。送信機が飽和する同相入力レベルＶIsatは、同相入力信号ＶIを増加させた時に、同相誤差信号ＶIErrが同相飽和検出レベルＶIErrSatを超えたことによって検出する。
【００１０】
図１６にアナログ・サンプル＆ホールド回路のブロック図を示す。この回路は、入力された電圧が入力バッファ・アンプ301とスイッチ302を通じてコンデンサ303にかかる。スイッチ302が閉じた状態では、コンデンサ303の両端の電圧は入力電圧に等しくなる。スイッチ302が開いた状態では、コンデンサ303の両端は開放状態となり、スイッチ302を開いた直前の電圧が保存される。出力バッファ・アンプ304はコンデンサ303の両端の電圧を取り出すために挿入されている。出力バッファ・アンプ304の入力インピーダンスは高いので、出力に接続される負荷の影響を受けずに、コンデンサ303に貯えられた電荷を保存できる。
【００１１】
図１７にアナログ・サンプル＆ホールド回路の動作波形を示す。一番上のグラフは、スイッチの開閉状態を示す。真ん中のグラフは、入力の電圧を示す。一番下のグラフは、出力の電圧を示す。出力の電圧は、スイッチが開かれている間は一定である。スイッチが閉じられると、出力電圧は入力電圧と一致する。そして、スイッチを開くと開く直前の電圧がそのまま出力され続ける。
【００１２】
図１８にアナログ・ランプ回路のブロック図を示す。この回路は、コンデンサ344の一端にスイッチ343を設け電流源341と抵抗342を切り換えるようになっている。
【００１３】
スイッチ343がａ側に接続された場合のコンデンサ344の両端の電圧は、コンデンサ344の容量をＣ、コンデンサ344の両端の電圧をＶ、コンデンサ344に貯えられている電荷をＱ、電流源341の電流値をＩS、時間をｔとすると
Ｖ＝Ｑ÷Ｃ＝ＩS×ｔ÷Ｃ
であるので、コンデンサ344の両端の電圧Ｖは時間に比例する。
【００１４】
スイッチ343がｂ側に接続された場合のコンデンサ344の両端の電位は、時間０でスイッチを閉じた場合、時間０でのコンデンサ344の両端の電位をＶ(０)、時間ｔでのコンデンサ344の両端の電圧をＶ(ｔ)、抵抗342の抵抗値をＲ、時間をｔとすると、
Ｖ(ｔ)＝Ｖ(０)×ｅ＾(−ｔ÷(Ｒ×Ｃ))
となる。よって、出力電圧は、時間とともに減少し、ゼロに収束する。
【００１５】
次に、図１４を用いて、従来の最大動作レベル設定回路の動作について説明する。スイッチ33は通常動作の場合はａに接続されているが、最大動作レベル設定時には、ｂに接続される。減衰器３、減衰器４は減衰無しに設定されている。アナログランプ電圧発生器34の出力電圧は時間とともに増大し、スイッチ33を介して接続されている同相入力信号ＶIは時間と共に増大する。この時、同相誤差信号ＶIErrも増大し、あらかじめ定めた値ＶIErrSatを超えたことを比較器15によって検出する。比較器出力により飽和が検出された後は、アナログ・ランプ電圧発生器34の電圧は減少を始める。この飽和を始める時の同相入力信号ＶIのレベルＶISatをサンプル＆ホールド回路30によって保持する。
【００１６】
最大動作レベル設定時、同相入力Ｉinには、同相入力Ｉinの最大値ＩinMaxが入力されている。サンプル＆ホールド回路30の出力ｓｏと、減衰器３の出力は比較器31に入力され、その比較結果は、減衰器制御装置32に入力される。減衰器制御装置32は減衰器３の出力と、サンプル＆ホールド回路30に保持されている高周波増幅器10が飽和する同相入力ＶIのレベルＶISatとが等しくなるように、減衰器33と減衰器34の減衰量を調整する。
【００１７】
以上の動作によって、同相入力の最大値ＩinMaxの入力時に送信機10が飽和するように調整できる。
【００１８】
【発明が解決しようとする課題】
しかしこのような従来の構成では、アナログ・ランプ回路とアナログ・サンプル＆ホールド回路が必要であり、ＩＣ化を行なう場合、コンデンサ等の外部部品を必要とするという問題を有していた。また、アナログ・サンプル＆ホールド回路では、電圧の保持にコンデンサを用いているため、保存精度に問題があった。更に、通常のアナログ・ランプ回路では、下降時の傾きが、最大電圧付近で最も大きいため、隣接チャネルへの妨害を規格を満たすように下降時間を設定すると、最大動作レベル設定に要する時間が多くかかるとする問題があった。
【００１９】
本発明は上記課題を解決するもので、アナログ・ランプ回路、アナログ・サンプル＆ホールド回路の必要のない最大動作レベル設定回路を提供することを目的としている。電圧値の保存をディジタル回路で行なっているため、コンデンサの放電による保存精度の問題は生じない。また、ディジタル・ランプ回路を用いた場合には、下降のスピードは常に一定の回路を容易に構成できる。このため、下降のスピードを高めることが可能になり、ゼロになるまでに時間を短縮できる。よって、最大動作レベル設定に要する時間を短縮できる。
【００２０】
更に、ディジタル・ランプ回路をディジタル信号処理装置によって構成した場合には、更に複雑な試験信号を容易に発生でき、更に最大動作レベル設定に必要な時間を短縮することが可能となる。
【００２１】
【課題を解決するための手段】
上記問題を解決するために本発明の最大動作レベル設定回路は、同相入力と同相信号用ＤＡ変換器の間に入力切り換えスイッチを設け、ディジタル・ランプ波形発生器を接続しうるようにするとともに、飽和時の同相ＤＡ変換器の入力レベルを記憶装置に記憶し、記憶装置に記憶した飽和時の入力の大きさから減衰器に設定する減衰量を計算する演算装置を備えるよう構成したものである。
【００２２】
上記した構成により、最大動作レベル設定をする為に、アナログ・サンプル＆ホールド回路およびアナログ・ランプ電圧発生器を必要としない。代わりに用いられるディジタル・ランプ波形発生器はディジタル信号処理によって構成できる。よって、ＩＣ化を行なう場合に、外付けコンデンサを必要としないものである。電圧値の保存をディジタル回路で行なっているため、コンデンサの放電による保存精度の問題は生じない。また、ディジタル・ランプ回路を用いた場合には、下降のスピードは常に一定の回路を容易に構成できる。このため、下降のスピードを高めることが可能になり、ゼロになるまでに時間を短縮できる。よって、最大動作レベル設定に要する時間を短縮できる。更に、ディジタル・ランプ回路をディジタル信号処理装置によって構成した場合には、更に複雑な試験信号を容易に発生でき、更に最大動作レベル設定に必要な時間を短縮することが可能となる。
【００２３】
【発明の実施の形態】
本発明の請求項１に記載の発明は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限するローパスフィルタと、その出力を搬送波で直交変調する直交変調器と、直交変調された信号を増幅する高周波増幅器と、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して前記減算回路に出力する直交復調器を具備し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック回路において、前記減算回路から出力した同相誤差信号ＶIErrと比較基準値ＶIErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えていることを特徴とする最大動作レベル設定回路としたものであり、電圧値の保存をディジタル回路で行なっているため、コンデンサの放電による保存精度の問題は生ぜず、また、ディジタル・ランプ波形発生回路を用いた場合には、下降のスピードが常に一定の回路を容易に構成できるため、下降のスピードを高めることが可能になり、ゼロになるまでに時間を短縮できるという作用を有する。
【００２４】
本発明の請求項２に記載の発明は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを減算して算出し、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限し、その出力を搬送波で直交変調し、直交変調された信号を増幅し、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して、後に入力した同相入力信号ＶIおよび直交入力信号ＶQから、復調された局部復調信号ＶIDem、ＶQDemを減算して同相誤差信号ＶIErr、直交誤差信号ＶQErrを算出し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック方法において、前記した減算の結果である同相誤差信号ＶIErrと比較基準値とＶIErrSatを比較して飽和を検出し、比較結果によってディジタル・ランプ波形のレベルを記憶し、記憶した値より減衰量を計算し、同相信号入力および直交信号入力を計算した減衰量に従って減衰するとともに、同相入力をディジタル・ランプ波形に切り換えることを特徴とする最大動作レベル設定方法としたものであり、電圧値の保存をディジタル的に行なっているため、コンデンサの放電による保存精度の問題を生じさせないという作用を有する。
【００２５】
本発明の請求項３に記載の発明は、送信機の直線性を改善するためにカーテシアン・フィードバック回路を用いる無線送信機であって、前記カーテシアン・フィードバック回路は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、前記減算回路から出力した同相誤差信号ＶIErrと比較基準値ＶIErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えて成る最大動作レベル設定回路を含んでいることを特徴とするカーテシアン・フィードバック回路を用いる無線送信機としたものであり、上記請求項１に記載の最大動作レベル設定回路を含むことにより無線送信機を経済的に構成することができるという作用を有する。
【００２６】
本発明の請求項４に記載の発明は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限するローパスフィルタと、その出力を搬送波で直交変調する直交変調器と、直交変調された信号を増幅する高周波増幅器と、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して前記減算回路に出力する直交復調器を具備し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック回路において、前記減算回路から出力した直交誤差信号ＶQErrと比較基準値ＶQErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えていることを特徴とする最大動作レベル設定回路としたものであり、上記請求項１と同様の作用を有する。
【００２７】
本発明の請求項５に記載の発明は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを減算して算出し、算出された同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを帯域制限し、その出力を搬送波で直交変調し、直交変調された信号を増幅し、増幅された信号を送信出力するとともに、一部を分岐して位相調整された搬送波を用い局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemに復調して、後に入力した同相入力信号ＶIおよび直交入力信号ＶQから、復調された局部復調信号ＶIDem、ＶQDemを減算して同相誤差信号ＶIErr、直交誤差信号ＶQErrを算出し、ベースバンドの直交座標で歪みを補正するカーテシアン・フィードバック方法において、前記した減算の結果である直交誤差信号ＶQErrと比較基準値ＶQErrSatを比較して飽和を検出し、比較結果によってディジタル・ランプ波形のレベルを記憶し、記憶した値より減衰量を計算し、同相信号入力および直交信号入力を計算した減衰量に従って減衰するとともに、同相入力をディジタル・ランプ波形に切り換えることを特徴とする最大動作レベル設定方法としたものであり、上記請求項２と同様の作用を有する。
【００２８】
本発明の請求項６に記載の発明は、送信機の直線性を改善するためにカーテシアン・フィードバック回路を用いる無線送信機であって、前記カーテシアン・フィードバック回路は、同相入力信号ＶIおよび直交入力信号ＶQからそれぞれ局部復調された局部同相復調信号ＶIDemおよび局部直交復調信号ＶQDemを減算して同相誤差信号ＶIErrおよび直交誤差信号ＶQErrを算出する減算回路と、前記減算回路から出力した直交誤差信号ＶQErrと比較基準値ＶQErrSatを比較して飽和を検出する比較器と、該比較器出力によって制御される、同相信号用ＤＡ変換器の入力を記憶する記憶装置と、該記憶装置出力により、減衰器設定値を計算する演算装置と、同相信号用ＤＡ変換器出力と、直交信号用ＤＡ変換器出力を前記演算装置出力により設定された減衰量で減衰する減衰器と、同相信号用ＤＡ変換器の入力を同相入力Ｉinから後記するディジタル・ランプ波形発生器に切り換える入力切り換えスイッチと、ディジタル・ランプ波形発生器を備えて成る最大動作レベル設定回路を含んでいることを特徴とするカーテシアン・フィードバック回路を用いる無線送信機としたものであり、上記請求項３と同様の作用を有する。
【００２９】
以下、本発明の実施の形態について、図面を用いて説明する。
【００３０】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る最大動作レベル設定回路の構成を示すブロック図である。また、図２は本発明の第１の実施の形態を説明するタイミング図である。時刻ｔ１に入力切り換えスイッチ19がａ：同相入力Ｉin(ディジタル値)側からｂ：ディジタルランプ波形発生器18側に切り換えられ、同相信号用ＤＡ変換器の入力に接続される。時刻ｔ１でのディジタルランプ波形発生器18の出力Ｒはゼロである。
【００３１】
時刻ｔ２でstartがＨになり最大動作レベル設定が開始される。start信号はディジタルランプ波形発生器18と演算装置17に入力されている。時刻ｔ２に演算装置17の出力outは、減衰器３、減衰器４の減衰量が１(減衰無し)となる様に変更される。
【００３２】
時刻ｔ２からディジタルランプ波形発生器18の出力Ｒは増加を開始する。ディジタルランプ波形発生器18の出力が増加を続けると、高周波増幅器10が飽和を始め、その結果、時刻ｔ３に同相誤差信号ＶIErrが比較基準値14のＶIErrSatを超える。
【００３３】
時刻ｔ３で、比較器15の入力はＶIErrがＶIErrSatを上回るため、比較器15の出力がＨになり飽和が検出される。この時の同相信号用ＤＡ変換器の入力をＩINSat、同相信号用ＤＡ変換器出力ＶIInSat、同相入力信号ＶIの値をＶISatとする。この時減衰器３の減衰量は１(減衰無し)であるので、同相入力ＩInにＩINSatを入力した時の同相信号用ＤＡ変換器１の出力ＶIInSatと同相入力信号ＶISatは等しい。比較器15の出力は、記憶装置16と演算装置17、ディジタル・ランプ波形発生器18に入力されている。比較器15の出力により、ディジタルランプ波形発生器18と記憶装置16は動作を開始する。時刻ｔ３からディジタルランプ波形発生器18の出力は、下降を開始する。時刻ｔ３で記憶装置16は、ｍｏｎに接続されている、同相信号用ＤＡ変換器１の入力を記憶する。時刻ｔ３の、同相信号用ＤＡ変換器１の入力をＩINSatとする。記憶装置16には、ＩINSatが記憶され、記憶装置16からはＩINSatが出力される。
【００３４】
ディジタルランプ波形発生器18の出力は時刻ｔ３から減少を始め、時刻ｔ４にゼロとなる。その後、ディジタルランプ波形発生器18の出力は、一定になり、ゼロを保持する。同相信号用ＤＡ変換器１に入力される最大値をＩInMax、その時の同相信号用ＤＡ変換器１の出力をＶIInMaxとする。
【００３５】
ディジタルランプ波形発生器18の出力がゼロとなった時刻ｔ４よりも後の時刻ｔ５に演算装置17の出力outに、減衰器３と減衰器４の減衰量がＩINSat÷ＩINMaxとなるような設定値が計算され出力される。
【００３６】
時刻ｔ６に入力切り換えスイッチ19はａ：同相入力側に切り換えられ最大動作レベル設定は終了する。その後、同相入力Ｉinと直交入力Ｑinより、変調信号が入力され、実際の送信動作が行なわれる。
【００３７】
最大の同相信号ＩinMaxが入力された時の同相信号用ＤＡ変換器１の出力をＶIinMaxとする。減衰器３、減衰器４の減衰量はＩINSat÷ＩInMaxなので、最大の同相信号ＩInMaxが入力されたときの減衰器３の出力はＶIinMax×（ＩInSat÷ＩInMax）となる。ＶIInSat÷ＶIInMax＝ＩInSat÷ＩInMaxなので、
ＶIInMax×（ ＩInSat÷ ＩInMax）
＝ＶIInMax×（ＶIInSat÷ＶIInMax）＝ＶIInSat
となる。最大動作レベル設定時の減衰器３の減衰量は１であるので、ＶIinSat＝ＶISat。よって、最大の同相信号ＩInMaxが入力された時の減衰器３の出力はＶISatとなる。
【００３８】
ＶISatは高周波増幅器10を飽和させる同相入力信号レベルであるので、最大入力ＩInMaxが入力された時に高周波増幅器10が飽和するレベルに、減衰器３を設定することができる。
【００３９】
図３はディジタルランプ波形発生器の構成例を示すブロック図であり、図４はその動作を説明するタイミング図を示す。以下、図３と図４を用いてディジタルランプ波形発生器の構成例の動作を説明する。
【００４０】
時刻ｔ２にstartよりＨが入力されるとオアゲート180の入力がＨになり、出力ｓ１にＨが出力される。ｓ１がＨ、stopがＬであるので、ゲート181の出力ｓ２もＨになる。Ｄフリップフロップ182にＨが入力され、出力がオアゲート180に帰還されているため、stopがＨになるまでは、ｓ１，ｓ２，ｓ３はＨを保持する。
【００４１】
図５に選択回路184、193の内部ブロック図を示す。選択回路184、193は、入力端子ｓがＨである場合には入力端子ｄの内容をそのまま出力する。入力端子ｓがＬである場合には０を出力する。ｓ３は選択回路184のｓ端子に入力される。その結果、ｄ端子に入力されているレジスタ183の内容Ｒ１がｓ４に出力される。同様に、startにＨが入力されているのでオアゲート194の出力ｓ12はＨになる。よって、ゲート190の出力ｓ９はＬになる。Ｄフリップフロップ191にはＬが入力され、出力ｓ10はオアゲート189に入力される。stopはＬであるので、オアゲート189の出力ｓ８はＬとなる。よって、Ｄフリップフロップ191の出力ｓ10は、stopにＨが入力されるまでＬを保持する。ｓ10は選択回路193のｓ端子に入力されている。その結果、選択回路193の出力ｓ11は０となる。
【００４２】
図６に合成回路185の内部ブロック図を示す。合成回路185は、入力ａと入力ｂの各ビット毎に論理和をとる。ｓ４がＲ１でｓ11は０であるので、合成回路185の出力ｓ５は、Ｒ１となる。
【００４３】
図７に正数化回路187の内部ブロック図を示す。正数化回路187は入力ｘの最上位ビットがＨである場合には０を出力する。入力ｘの最上位ビットがＬの場合には、最上位より下位のビットの内容をそのまま出力する。よって、正数化回路187は、入力ｘが正の場合には、出力ｙはｘとなる。入力ｘが負の場合には、出力ｙは０となる。
【００４４】
図８に正数化回路187の入出力特性を示す。上で説明した通りに、入力ｘが負の場合には、出力ｙは０となり、入力ｘが正の場合には出力ｙは入力ｘと一致する。レジスタ188の内容Ｒ３は０であるので、加算回路186の出力はＲ１となる。Ｒ１は正の数なので、正数化回路187の出力はＲ１となる。これがレジスタ188に入力され記憶される。レジスタ188の出力Ｒ１は、加算回路186に入力されており、加算回路186の出力は、Ｒ１＋Ｒ１＝２×Ｒ１となる。このように、Ｒ３はクロック入力に従ってＲ１づつ増加する。
【００４５】
時刻ｔ３にstopにＨが入力されるとゲート181の出力ｓ２はＬとなる。よって、ｓ３はＬとなり、以後Ｄフリップフロップ182の出力ｓ３はＬを保持する。Ｄフリップフロップ182の出力ｓ３は選択回路184に入力されており、ｓにＬが入力されるので、選択回路184の出力は０となる。
【００４６】
stopにＨが入力されるとオアゲート189の出力ｓ８はＨとなる。start入力および、ゼロ検出回路195の出力ｓ13はＬであるのでオアゲート194の出力ｓ12はＬとなる。以後時刻ｔ４まで、オアゲート194の出力ｓ12はＬを保持する。よって、ゲート190の出力ｓ９はｓ８と同じ値になる。以上の結果、Ｄフリップフロップ191の出力ｓ10は、時刻ｔ４までは、Ｈを保持する。ｓ10がＨであるので、選択回路193の出力ｓ11は、レジスタ192の内容Ｒ２となる。よって、合成回路185の出力ｓ５はＲ２となる。Ｒ２は負数であるので、stopがＨとなった時刻ｔ３以後は、クロック毎にレジスタ188の内容Ｒ３がＲ２づつ減ってゆく。加算結果ｓ６が負になった以降は、正数化回路187はゼロを出力する。
【００４７】
図９にゼロ検出回路195の内部ブロック図を示す。ゼロ検出回路195は、入力ｉの全ビットの論理和の否定を取ったものを出力する。よって、全てのビットがＬの場合にＨを出力する。レジスタ188の内容Ｒ３がＲ２づつ減算されて０以下になり、正数化回路187とレジスタ188の内容Ｒ３の出力が０になった時刻ｔ４にゼロ検出回路195の出力ｓ13はＨとなる。よって、オアゲート194の出力ｓ12はＨとなる。このため、ゲート190の出力ｓ９はＬとなり、以後、Ｄフリップフロップ191の出力ｓ10はＬを保持する。よって、選択回路193の出力ｓ11は以後０となる。選択回路184の出力ｓ４も０なので、合成回路185の出力も０となる。Ｒ３および、ｓ５の両方とも０なので、加算回路186の出力ｓ６は以後０となる。よって、出力Ｒは時刻ｔ４以後は０を保持する。
【００４８】
図１０は演算装置17の構成例を示すブロック図であり、図１１に演算装置11の動作を説明するタイミング図を示す。時刻ｔ１にＣＬＲがＨになると、レジスタ173の内容は１になる。以後、ｏｕｔからは１が出力される。ｃｉｎは、比較器15に接続されており、時刻ｔ３に飽和が検出されｃｉｎがＨとなる。ｉｎ端子は記憶装置16に接続されている。時刻ｔ３から一定時間経って記憶装置16の出力がＩINSatに確定した後の時刻ｔ４'にタイミング発生回路170の出力ｃ1がＨとなる。
【００４９】
ｃ１は割り算回路172に入力され時刻ｔ４'から割り算処理が開始される。割り算回路172の入力ｘには同相入力ＩInの最大値ＩInMaxが入力され、入力ｙには、記憶装置16の出力が接続されている。記憶装置16の出力は、ＩInSatとなっている。割り算回路172は入力ｘを入力ｙで割った値ＩInMax÷ＩInSatを出力する。割り算処理が終わった後の時刻ｔ５にタイミング発生回路170の出力ｃ２がＨとなる。この信号によって、レジスタ173は、割り算回路172の出力を取り込む。その結果、ＩInMax÷ＩInSatを出力する。
【００５０】
このように本発明の第１の実施の形態の最大動作レベル設定回路によれば、アナログ・サンプル＆ホールド回路とアナログ・ランプ電圧発生源を必要としない。よって、コンデンサ等の構成部品を削減できる。更に、ＩＣ化を行なう場合に、従来は外付けとなるコンデンサは、本発明を適用することにより、削減が可能である。
【００５１】
（第２の実施の形態）
図１２は本発明の第２の実施の形態に係る最大動作レベル設定回路の構成を示すブロック図である。第２の実施の形態の最大動作レベル設定回路は、大きく３つのブロックより成り立っている。第１のブロックは、ディジタル信号処理装置21であり、演算装置17、ディジタル・ランプ波形発生器18、入力切り換えスイッチ19、変調信号源20から成る。各部で扱う信号は全てディジタル信号である。第１のブロックは、ディジタル信号処理回路、またはディジタル信号処理装置を用いてソフトウェアによって実現できる。
【００５２】
第２のブロックは、カーテシアン・ループＩＣ22であり、同相信号用ＤＡ変換器１、直交信号用ＤＡ変換器２、減衰器３、減衰器４、減算器５、減算器６、ローパスフィルタ７、ローパスフィルタ８、直交変調器９、直交復調器13、比較基準値ＶIErrSat14、比較器15、記憶装置16から成る。
【００５３】
第３のブロックは、高周波部23であり、高周波増幅器10、出力11、減衰器12により成る。
【００５４】
この構成を採った場合には、最大動作レベル設定回路のうち、演算装置17、ディジタル・ランプ波形発生器18、入力切り換えスイッチ19を、ディジタル信号処理部で処理することができる。特に、ディジタル信号処理部をディジタル信号処理装置とソフトウェアによって構成した場合には、最大動作レベル設定のために従来必要としていたアナログサンプル＆ホールド回路、アナログランプ電圧発生器が不要となり、構成部品を削減することができる。
【００５５】
（第３の実施の形態）
図１３は本発明の第３の実施の形態に係る最大動作レベル設定回路の構成を示すブロック図である。本実施の形態では、比較器15の入力は同相誤差信号ＶIErrではなく、直交誤差信号ＶQErrに接続されている。最大レベル設定動作中、直交誤差信号ＶQErrは、高周波増幅器10が線形動作を行なっている場合には０となっている。しかし、高周波増幅器10が飽和を開始しＡＭＰＭ特性により位相が回転を始めると局部直交復調信号ＶQDemに信号が現われる。
【００５６】
このため、高周波増幅器10が線形動作を行なっている場合には直交誤差信号ＶQErrはゼロであり、高周波増幅器10が飽和を始めると急激に非ゼロとなる。よって、局部直交復調信号ＶQErrが非ゼロとなる状態を比較器15で検出することにより、高周波増幅器10の飽和を検出することができる。
【００５７】
従って、上記第１の実施の形態における比較器15の入力を直交誤差信号ＶQErrに変えた構成を採っても、最大動作レベル設定を行なうことができる。また、上記第２の実施の形態と同様、ディジタル信号処理装置とカーテシアン・ループＩＣ、及び、高周波部に分けて構成できることは勿論である。
【００５８】
【発明の効果】
以上に示した実施の形態の説明から明らかなように、本発明によれば、カーテシアン・フィードバック回路においてディジタル・ランプ波形発生器を設けたので、従来のようなアナログ・ランプ回路とアナログ・サンプル＆ホールド回路を必要としない最大動作レベル設定回路を提供することができる。そして、電圧値の保存をディジタル回路で行なっているため、コンデンサの放電による保存精度の問題は生じない。また、ディジタル・ランプ波形発生回路を用いた場合には、下降のスピードが常に一定の回路を容易に構成できる。このため、下降のスピードを高めることが可能になり、ゼロになるまでに時間を短縮できる。よって、最大動作レベル設定に要する時間を短縮できる。更に、ディジタル・ランプ波形発生回路をディジタル信号処理装置によって構成した場合には、更に複雑な試験信号を容易に発生でき、更に最大動作レベル設定に必要な時間を短縮することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る最大動作レベル設定回路の構成を示すブロック図、
【図２】本発明の第１の実施の形態に係る最大動作レベル設定回路を説明するためのタイミング図、
【図３】本発明に係るディジタル・ランプ波形発生器の構成例を示すブロック図、
【図４】本発明に係るディジタル・ランプ波形発生器の動作を説明するためのタイミング図、
【図５】本発明に係る選択回路の構成を示すブロック図、
【図６】本発明に係る合成回路の構成を示すブロック図、
【図７】本発明に係る正数化回路の構成を示すブロック図、
【図８】本発明に係る正数化回路の入出力特性を示す図、
【図９】本発明に係るゼロ検出回路の構成を示すブロック図、
【図１０】本発明に係る演算装置の構成を示すブロック図、
【図１１】本発明に係る演算装置の動作を説明するためのタイミング図、
【図１２】本発明の第２の実施の形態に係る最大動作レベル設定回路の構成を示すブロック図、
【図１３】本発明の第３の実施の形態に係る最大動作レベル設定回路の構成を示すブロック図、
【図１４】従来の最大動作レベル設定回路の構成を示すブロック図、
【図１５】カーテシアン・フィードバックループの歪み補償の原理を示す図、
【図１６】従来例におけるアナログ・サンプル＆ホールド回路の構成を示すブロック図、
【図１７】従来例におけるアナログ・サンプル＆ホールド回路の動作を説明するためのタイミング図、
【図１８】従来例におけるアナログ・ランプ回路の構成を示すブロック図である。
【符号の説明】
１  同相信号用ＤＡ変換器
２  直交信号用ＤＡ変換器
３、４、12  減衰器
５、６  減算器
７、８  ローパス・フィルタ
９  直交変調器
10  高周波増幅器
11  出力
13  直交復調器
14  比較基準値
15、31  比較器
16  記憶装置
17  演算装置
18  ディジタル・ランプ波形発生器
19  入力切り換えスイッチ
20  変調信号源
21  ディジタル信号処理装置
22  カーテシアン・ループＩＣ
23  高周波部
30  サンプル＆ホールド回路
32  減衰器制御装置
33、302、343  スイッチ
34  アナログ・ランプ電圧発生器
170  タイミング発生回路
171  Ｉｍａｘレジスタ
172  割り算回路
173、183、188、192  レジスタ
180、189、194  オアゲート
181、190  ゲート回路
182、191  Ｄフリップフロップ
184、193  選択回路
185  合成回路
186  加算回路
187  正数化回路
195  ゼロ検出回路
301  入力バッファ・アンプ
303、344  コンデンサ
304  出力バッファアンプ
341  電流源
342  抵抗
345  バッファ・アンプ
【図１】
0003856554.tif 000004
【図２】
0003856554.tif 000005
【図３】
0003856554.tif 000006
【図４】
0003856554.tif 000007
【図５】
0003856554.tif 000008
【図６】
0003856554.tif 000009
【図７】
0003856554.tif 000010
【図８】
0003856554.tif 000011
【図９】
0003856554.tif 000012
【図１０】
0003856554.tif 000013
【図１１】
0003856554.tif 000014
【図１２】
0003856554.tif 000015
【図１３】
0003856554.tif 000016
【図１４】
0003856554.tif 000017
【図１５】
0003856554.tif 000018
【図１６】
0003856554.tif 000019
【図１７】
0003856554.tif 000020
【図１８】
0003856554.tif 000021