(57)【特許請求の範囲】
【請求項１】
有効シンボルと有効シンボルの一部を複写したガードインターバルとから成る信号を用いるマルチキャリア受信方式において、
直交検波により同相信号Ｉと直交信号Ｑを得る直交検波手段と、
同相信号Ｉ又は直交信号Ｑを有効シンボル長Ｔだけ遅延して遅延同相信号Ｉ'又はＱ'を得る遅延手段と、
同相信号Ｉ、遅延同相信号Ｉ'、同相信号Ｑ、及び遅延直交信号Ｑ'から演算により、ガードインターバルの開始タイミングを示す波形を出力する演算手段と、
演算手段の出力のピークを検出する検出手段とからなり、
前記検出手段が、少なくとも２段の連結された遅延手段を用いて、演算手段の出力と、遅延された少なくとも２段の出力の大きさを比較することにより演算手段の出力のピークを検出することを特徴とするマルチキャリア受信方式。
【請求項２】
有効シンボルと有効シンボルの一部を複写したガードインターバルとから成る信号を用いるマルチキャリア受信装置の、ガードインターバルの開始タイミングを出力する同期回路において、
直交検波により同相信号Ｉと直交信号Ｑを得る直交検波回路と、
同相信号Ｉ又は直交信号Ｑを有効シンボル長Ｔだけ遅延して遅延同相信号Ｉ'又はＱ'を得る遅延回路と、
同相信号Ｉ、遅延同相信号Ｉ'、同相信号Ｑ、及び遅延直交信号Ｑ'から演算により、ガードインターバルの開始タイミングを示す波形を出力する演算回路と、
演算回路の出力のピークを検出する検出回路とからなり、
前記検出回路が、少なくとも２段の連結された遅延回路を有し、演算回路の出力と、遅延された少なくとも２段の出力の大きさを比較することにより演算回路の出力のピークを検出することを特徴とするマルチキャリア受信装置用同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマルチキャリア受信方式及び受信装置に関する。本発明は特に、有効シンボルと有効シンボルの一部を複写したガードインターバルとから成る信号を用いる直交周波数分割多重方式（ＯＦＤＭ）の受信方式及び受信装置に特に有用である。
【０００２】
【従来の技術】
例えば特開平７−３２１７６２号公報記載のＯＦＤＭ受信装置では、有効シンボルと有効シンボルの一部を複写したガードインターバルとから成る信号から同期タイミングを取るために、直交検波した信号と、有効シンボル長遅延した信号との相関信号を取っている。これは、遅延信号のガードインターバル部分が、遅延していない信号の複写元と一致することを利用している。即ち、相関信号は遅延信号と遅延していない信号との積についての積分であるので、遅延していない信号のガードインターバル開始時に相関信号がピークを持つことを利用している。尚、同様のピークの検出は相関信号（積についての積分）に限定されず、遅延信号と遅延していない信号との演算による他の信号を用いることもできる。
【０００３】
【発明が解決しようとする課題】
マルチキャリア通信方式の受信に際しては、受信局が移動局であるなどの場合、各キャリアの周波数にオフセットが生じる。この際、例えばガードインターバルを有する信号を用いる直交周波数分割多重方式（ＯＦＤＭ）において、次のような問題が生じる。
【０００４】
図１０及び図１１に、問題が生じる様子を説明するための概念図を示す。図１０は、周波数オフセットΔｆが無い場合のガードインターバル（ＧＩ）の同相成分Ｉg及び直交成分Ｑgと、有効シンボルの複写元部分の同相成分Ｉ0及び直交成分Ｑ0との関係を示している。図１０においては、位相の概念を示すため、ガードインターバル（ＧＩ）と有効シンボルとを円筒で示した。図１０の左から右へ時間が流れるものとし、上方向が直交成分Ｑの正、斜め手前側が同相成分Ｉの正とした。
【０００５】
図１０のように、周波数オフセットΔｆが無い場合、ガードインターバル（ＧＩ）の同相成分Ｉg又は直交成分Ｑgと、有効シンボルの複写元部分の同相成分Ｉ0又は直交成分Ｑ0は一致する。ところが周波数オフセットΔｆがある場合は図１１のように位相が変化する。すると周波数オフセットΔｆがある場合は、ガードインターバル（ＧＩ）の同相成分Ｉgと有効シンボルの複写元部分の同相成分Ｉ0、又はガードインターバル（ＧＩ）の直交成分Ｑgと有効シンボルの複写元部分の直交成分Ｑ0はいずれも一致しない。この場合は相関信号に鋭いピークが生じない。
【０００６】
また、周波数オフセットΔｆが小さい、或いは無い場合でも、相関信号は必ずしも鋭いピークを常に生じるとは限らない。この様子を図１２の（ａ）及び（ｂ）に示す。図１２の（ａ）のように、あらかじめ設定された閾値を常に超える場合だけでなく、図１２の（ｂ）のように、本来同期タイミングであっても相関信号の出力が閾値を超えず、同期タイミングが取れない可能性もある。これは相関信号が、検波信号とそれの遅延信号との積の積分であるためその大きさは信号波形自体に依存することによる。
【０００７】
本発明はこれらの問題を解決するためになされたものであり、その目的は、ピークの検出精度を向上させることである。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため請求項１に記載の手段によれば、有効シンボルと有効シンボルの一部を複写したガードインターバルとから成る信号を用いるマルチキャリア受信方式において、直交検波により同相信号Ｉと直交信号Ｑを得る直交検波手段と、同相信号Ｉ又は直交信号Ｑを有効シンボル長Ｔだけ遅延して遅延同相信号Ｉ'又は遅延直交信号Ｑ'を得る遅延手段と、同相信号Ｉ、遅延同相信号Ｉ'、同相信号Ｑ、及び遅延直交信号Ｑ'から演算によりガードインターバルの開始タイミングを示す波形を出力する演算手段と、演算手段の出力のピークを検出する検出手段とからなり、検出手段が、少なくとも２段の連結された遅延手段を用いて、演算手段の出力と、遅延された少なくとも２段の出力の大きさを比較することにより演算手段の出力のピークを検出することを特徴とする。
【０００９】
請求項２に記載の手段は、請求項１に記載の受信方式の主要部を同期回路としたものである。
【００１０】
【作用及び発明の効果】
ガードインターバルの開始タイミングを示す波形を出力する演算手段に対し、波形の３点以上の点で走査すれば、ピーク検出は容易である。
【００１１】
【発明の実施の形態】
〔第１実施例〕
図１は、第１の発明にかかる同期信号検出回路１００の構成を示したブロック図である。同期信号検出回路１００は、直交検波回路２００の出力である同相信号Ｉと直交信号Ｑから同期信号ＳTを出力するものである。同期信号検出回路１００は、遅延回路１１と、ｎ個の位相回転回路１２−１、１２−２、…、１２−ｎと、ｎ＋１個の演算回路１３−０、１３−１、１３−２、…、１３−ｎと、加算器１４と、ピーク検出回路１５とから成る。
【００１２】
ｎ個の位相回転回路１２−１、１２−２、…、１２−ｎは、同相信号Ｉと直交信号Ｑから、位相θiずれた信号Ｒ(θi)を出力する。これは、位相のずれていない信号Ｒｘを、Ｒｘ＝Re(Ｉ＋Ｑｊ)ただしｊは虚数単位、Reは実部を意味する、として、Ｒ(θi)＝Re｛(Ｉ＋Ｑｊ)exp(ｊθi)｝とするものである。これにより、周波数オフセットによる位相回転が、θiのいずれかのときには位相回転回路１２−１、１２−２、…、１２−ｎの出力のガードインターバルの複写元と遅延回路１１の出力のガードインターバルとの一致の割合が高いこととなる。また、周波数オフセットによる位相回転が、隣り合うθiとθkとの間の時には、その２個の位相回転回路１２−ｉと１２−ｋの出力のガードインターバルの複写元と遅延回路１１の出力のガードインターバルとが最も近いものとなる。
【００１３】
このように、同相信号Ｉ、ｎ個の位相回転回路１２−１、１２−２、…、１２−ｎの出力Ｒ(θ1)、Ｒ(θ2)、…、Ｒ(θn)、のうち１乃至２個のガードインターバルの複写元と遅延回路１１の出力Ｉ'のガードインターバルとが一致度が高く、その他は一致度が低い。よって遅延回路１１の出力Ｉ'と同相信号Ｉとによる演算回路１３−０の出力、遅延回路１１の出力Ｉ'と位相回転回路１２−１の出力Ｒ(θ1)とによる演算回路１３−１の出力、遅延回路１１の出力Ｉ'と位相回転回路１２−２の出力Ｒ(θ2)とによる演算回路１３−２の出力、…、遅延回路１１の出力Ｉ'と位相回転回路１２−ｎの出力Ｒ(θn)とによる演算回路１３−ｎの出力を加算器１４で加算すれば、同相信号Ｉのガードインターバルの開始タイミングでのみピークを有する信号を容易に得ることができる。
【００１４】
ｎ＋１個の演算回路１３−０、１３−１、１３−２、…、１３−ｎとしては、相関信号、減算信号、その他の演算回路を用いることができる。図２には、遅延回路１１の出力Ｉ'と同相信号Ｉとから、積分∫｜Ｉ−Ｉ'｜dtを求める減算回路の仕組みを概念図で示す。積分区間はガードインターバル長Ｔgとすることで、同期タイミングｔGにおいて０となる信号を得ることができる。これは同期タイミングｔGにおいては時刻ｔG−Ｔgから時刻ｔGまでの、遅延回路１１の出力Ｉ'のＩgと同相信号ＩのＩ0とが同一でありその差が積分区間内で０であることによる。その他の部分を積分区間に含む場合は、確率論的にその差の絶対値は正のある値を取ると考えて良く、結果、積分∫｜Ｉ−Ｉ'｜dtは図２に示す通り、同期タイミングｔGにおいて０、時刻ｔG−ＴgからｔG＋Ｔgで単調減少と単調増加、その他の時刻で正のある値を取ることが確率論的に期待できる。
【００１５】
ｎ個の位相回転回路１２−１、１２−２、…、１２−ｎは、例えばｎ＝７として、θi＝ｉπ／４として、０から２π迄等間隔におけば全ての位相回転に対して対応できる。これを図３に示す。尚、位相θiは等間隔に限定されず任意に設計して良い。また、ｎ＝４として、−π／２、−π／４、π／４、π／２と、位相回転無しを挟んでその近傍の位相回転のみとしても良い。この場合も位相θiは等間隔に限定されず任意に設計して良い。
【００１６】
更に、位相回転を同相成分Ｉと直交成分Ｑに対して行うのでなく、これらを遅延した遅延同相成分Ｉ'と遅延直交成分Ｑ'とに行い、同相成分Ｉとの演算を行っても良い。これを図４に示す。また、図１、図３の遅延同相成分Ｉ'と同相成分Ｉ及び位相回転Ｒ(θi)とでなく、遅延直交成分Ｑ'と直交成分Ｑ及び位相回転Ｒ(θi)とで演算を行うことも本願発明に当然包含される。
【００１７】
〔第２実施例〕
図５に、第２の発明に係るピーク検出回路１５０を示す。ピーク検出回路１５０は、任意の同期信号演算回路の出力からピークを検出するものである。ピーク検出回路１５０は、同期信号演算回路の出力Ｄ0に対し、２段に連結された遅延回路５１及び５２で時間間隔τずつ遅延された信号Ｄ1及びＤ2が生成される。信号Ｄ2はＤ0と比較して２τ遅延されている。信号Ｄ0と信号Ｄ2を比較回路５３で比較し、Ｄ0＜Ｄ2のとき１、Ｄ0≧Ｄ2のとき０がＡＮＤゲート５４に出力される。演算回路５５は信号Ｄ0と信号Ｄ2の平均値ＤAV＝(Ｄ0＋Ｄ2)／２を比較回路５６に出力する。比較回路５６は、あらかじめ決められた値ｍ（ｍ＜１）に対し、Ｄ1＜ｍＤAVのとき１、Ｄ1≧ｍＤAVのとき０をＡＮＤゲート５４に出力する。このようなピーク検出回路１５０に、図６の（ａ）のような信号Ｄ0を入力すれば、信号Ｄ1、Ｄ2、比較回路５３及び５６の出力は各々図６の（ｂ）、（ｃ）、（ｄ）、（ｅ）の通りとなり、図６の（ａ）の信号Ｄ0にてピークを示すタイミングでＡＮＤゲート５４から１が出力される。本発明は図２に示す減算方式に特に有効であるが、比較回路の不等号を逆転させれば積の積分方式の演算回路にも有効である。
【００１８】
更に第２実施例の変形として、図７のピーク検出回路１６０を使用することもできる。ピーク検出回路１６０は、同期信号演算回路の出力Ｄ0に対し、２段に連結された遅延回路６１及び６２で時間間隔τずつ遅延された信号Ｄ1及びＤ2が生成される。信号Ｄ2はＤ0と比較して２τ遅延されている。信号Ｄ0と信号Ｄ2を比較回路６３で比較し、Ｄ0＞Ｄ2のとき１、Ｄ0≦Ｄ2のとき０がＡＮＤゲート６４に出力される。演算回路６５は信号Ｄ0と信号Ｄ2の平均値ＤAV＝(Ｄ0＋Ｄ2)／２を比較回路６６に出力する。比較回路６６は、あらかじめ決められた値ｍ（ｍ＜１）に対し、Ｄ1＜ｍＤAVのとき１、Ｄ1≧ｍＤAVのとき０をＡＮＤゲート６４に出力する。このようなピーク検出回路１６０に、図８の（ａ）のような信号Ｄ0を入力すれば、信号Ｄ1、Ｄ2、比較回路６３及び６６の出力は各々図８の（ｂ）、（ｃ）、（ｄ）、（ｅ）の通りとなり、図８の（ｂ）の信号Ｄ1にてピークを示すタイミングでＡＮＤゲート６４から１が出力される。この場合、ＡＮＤゲート６４から１が出力されるのは同期信号演算回路の出力Ｄ0に対し時間間隔τ遅延しているので、これにあわせて受信波を復調するか、又は有効シンボル長Ｔ及びガードインターバル長Ｔgに対し、ＡＮＤゲート６４の出力をＴ＋Ｔg−τ遅延した信号を使用する必要がある。図７のピーク検出回路１６０は図２に示す減算方式に特に有効であるが、比較回路の不等号を逆転させれば積の積分方式の演算回路にも有効である。
【００１９】
〔変形例〕
また、第２の発明として走査点を５個とるため４段の遅延回路を使用し、時間τずつずれた信号Ｄ0、Ｄ1、Ｄ2、Ｄ3、Ｄ4を得て、信号Ｄ0とＤ1、Ｄ3とＤ4からピークポイントを計算により出力することも可能である。これを図９に概念図として示す。信号Ｄ2が、Ｄ1とＤ3の平均値よりも更に小さい設定を加えるとより効果的である。図９の作用を有するピーク検出回路は図２に示す減算方式に特に有効であるが、積の積分方式の演算回路にも有効である。
【００２０】
第１の実施例の積分区間はガードタイミングＴgとしたが、設計に応じ任意である。また、第２の実施例の時間遅延τは例えばＴg／２としても良いが任意である。変形例で５点走査する場合は例えば時間遅延τは例えばＴg／４としても良いが任意である。
【００２１】
また、第１の実施例のピーク検出回路を第２の実施例とする組み合わせや、それらの変形例の組合わせは尚一層効果が高い。
【図面の簡単な説明】
【図１】第１の発明に係る同期回路の構成を示したブロック図。
【図２】同期信号演算の１例を示した概念図。
【図３】第１の発明に係る他の同期回路の構成を示したブロック図。
【図４】第１の発明の変形例係る同期回路の構成を示したブロック図。
【図５】第２の発明に係るピーク検出回路の構成を示したブロック図。
【図６】第２の発明に係るピーク検出回路の作用を示したグラフ図。
【図７】第２の発明の別のピーク検出回路の構成を示したブロック図。
【図８】第２の発明の別のピーク検出回路の構成を示したグラフ図。
【図９】第２の発明の変形例を示したピーク検出回路の作用を示した概念図。
【図１０】有効シンボルと、有効シンボルの一部を複写したガードインターバル（ＧＩ）の位相空間を示した概念図。
【図１１】周波数オフセットにより位相回転した様子を示す概念図。
【図１２】閾値を超える同期信号のピークが明確な場合（ａ）と明確でない場合（ｂ）を示すグラフ図。
【符号の説明】
１００…マルチキャリア受信装置用同期回路
１５０、１６０…ピーク検出回路
１１、５１、５２、６１、６２…遅延回路
１２−ｉ（１≦ｉ≦ｎ）位相回転回路
１３−０、１３−ｉ（１≦ｉ≦ｎ）…演算回路
１４…加算回路
１５…ピーク検出回路
５３、５６、６３、６６…比較回路
５４、６４…ＡＮＤゲート
５５、６５…演算回路
【図１】
0003783694.tif 000002
【図２】
0003783694.tif 000003
【図３】
0003783694.tif 000004
【図４】
0003783694.tif 000005
【図５】
0003783694.tif 000006
【図６】
0003783694.tif 000007
【図７】
0003783694.tif 000008
【図８】
0003783694.tif 000009
【図９】
0003783694.tif 000010
【図１０】
0003783694.tif 000011
【図１１】
0003783694.tif 000012
【図１２】
0003783694.tif 000013