(57)【特許請求の範囲】
【請求項１】
走査線とデータ線との交差に対応して設けられた画素電極と、
前記画素電極とデータ線との間に介挿されるとともに、前記走査線に供給された走査信号にしたがってオンオフする画素スイッチと
を備える電気光学装置に対し、前記走査線に走査信号を供給する駆動回路であって、
クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路の複数段からなり、ある段の単位回路の出力が、次段の単位回路の入力に接続されたシフトレジスタと、
ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力する演算回路と、
互いに平行して配列するとともに、前記演算回路によるパルス信号が出力される期間にわたって、オンレベルとなる期間が互いに重複しないイネーブル信号がそれぞれ供給される２本のイネーブル信号線と、
前記２本のイネーブル信号線の間に配置するとともに、前記２本のイネーブル信号線のいずれかのイネーブル信号線と一の走査線との間に電気的に介挿され、前記演算回路によってパルス信号が出力される期間にオンする分割スイッチと
を具備することを特徴とする電気光学装置の駆動回路。
【請求項２】
前記演算回路は、
ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力として、素演算を実行する第１の論理演算回路と、
前記第１の論理演算回路より出力される信号を入力として、素演算を実行する第２の論理演算回路と
からなることを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記第１の論理演算回路と前記第２の論理演算回路とが、前記走査線と直交する方向に沿って配列している
ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項４】
前記第１の論理演算回路は、
２入力信号の否定論理積を求めるＮＡＮＤ回路であり、
前記第２の論理演算回路は、入力信号の否定を求めるＮＯＴ回路である
ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項５】
前記分割スイッチは、
Ｎチャネル型またはＰチャネル型のうち、一方のチャネル型とするトランジスタであって、前記演算回路によって出力されるパルス信号を、ゲート入力とする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項６】
前記分割スイッチは、
Ｎチャネル型およびＰチャネル型のトランジスタを組み合わせたトランスミッションゲートであって、前記演算回路による出力されるパルス信号を、ゲート入力とする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項７】
走査線とデータ線との交差に対応して設けられた画素電極と、
前記画素電極とデータ線との間に介挿されるとともに、前記走査線に供給された走査信号にしたがってオンオフする画素スイッチと
を備える電気光学装置に対し、前記走査線に走査信号を供給する駆動回路であって、
クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路の複数段からなり、ある段の単位回路の出力が、次段の単位回路の入力に接続されたシフトレジスタと、
ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力する演算回路と、
互いに平行して配列するとともに、前記演算回路によるパルス信号が出力される期間にわたって、オンレベルとなる期間が互いに重複しないイネーブル信号がそれぞれ供給される２本のイネーブル信号線と、
前記２本のイネーブル信号線の間に配置するとともに、前記２本のイネーブル信号線のいずれかのイネーブル信号線と一の走査線との間に電気的に介挿され、前記演算回路によってパルス信号が出力される期間にオンする分割スイッチと、
オンした分割スイッチに接続された走査線と一のデータ線との交差に対応する画素電極に、当該一のデータ線を介して画像信号を供給するデータ線駆動回路と
を具備することを特徴とする電気光学装置の駆動回路。
【請求項８】
走査線とデータ線との交差に対応して設けられた画素電極と、
前記画素電極とデータ線との間に介挿されるとともに、前記走査線に供給された走査信号にしたがってオンオフする画素スイッチと、
クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路の複数段からなり、ある段の単位回路の出力が、次段の単位回路の入力に接続されたシフトレジスタと、
ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力する演算回路と、
互いに平行して配列するとともに、前記演算回路によるパルス信号が出力される期間にわたって、オンレベルとなる期間が互いに重複しないイネーブル信号がそれぞれ供給される２本のイネーブル信号線と、
前記２本のイネーブル信号線の間に配置するとともに、前記２本のイネーブル信号線のいずれかのイネーブル信号線と一の走査線との間に電気的に介挿され、前記演算回路によってパルス信号が出力される期間にオンする分割スイッチと、
オンした分割スイッチに接続された走査線と一のデータ線との交差に対応する画素電極に、当該一のデータ線を介して画像信号を供給するデータ線駆動回路と
を具備することを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を表示部として備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素の配列ピッチを狭小化して、高精細化に対処した電気光学装置、駆動回路および電子機器に関する。
【０００２】
【従来の技術】
近年、電気光学物質の電気光学的な変化により表示を行う電気光学装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や壁掛けテレビなどの直視型表示部のほか、プロジェクタのライトバルブなどの投射型表示部として、用いられつつある。このような電気光学装置は、駆動方式等に様々な型に分類することができるが、画素をスイッチング素子により駆動するアクティブ・マトリクス型の電気光学装置は、次のような構成となっている。
【０００３】
すなわち、アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成されるとともに、さらに、画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオンオフする薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と称する）などのスイッチング素子が介挿される一方、画素電極に対向電極が電気光学物質を介して対向する構成となっている。
【０００４】
このような構成において、走査線にオンレベルの走査信号が印加されると、当該走査線に接続されたスイッチング素子が導通状態になる。この導通状態の際に、データ線を介し画素電極に階調（濃度）に応じた画像信号が印加されると、当該画素電極および対向電極の間に挟持された電気光学物質に、当該画像信号に応じた電圧が印加される。この後、走査信号がオフレベルとなって、スイッチング素子が非導通状態になっても、電気光学物質に対する電圧の印加状態は、電気光学物質自身の容量性や、これに併設される蓄積容量などによって維持される。
このように、各スイッチング素子を駆動して印加電圧を制御すると、電気光学物質の電気光学的な変化が画素毎に異なるので、所定の表示が可能となる。
【０００５】
ここで、上述した走査線には、走査信号が走査線駆動回路によって供給される構成となっている。詳細には、走査線駆動回路は、走査線の延在方向である行方向に対して直行する列方向に、単位回路を複数段配列させたＹシフトレジスタと、隣接する単位回路から出力される信号同士を論理演算する論理演算回路とを有する。ここで、Ｙシフトレジスタは、垂直走査期間の最初に供給される転送開始パルスを、垂直走査の基準となるＹ側クロック信号（およびその反転クロック信号）にしたがって順番にシフトして転送するものであり、論理演算回路は、転送された信号同士を論理演算することにより、オンレベルとなる期間が順番に、かつ、排他的となるパルス信号を生成して、走査線に供給する構成となっている。
【０００６】
一方、データ線には、データ線駆動回路によって画像信号がサンプリングされる構成となっている。詳細には、データ線駆動回路は、データ線の延在方向である列方向に対して直行する行方向に、単位回路を複数段配列させたＸシフトレジスタと、隣接する単位回路から出力される信号同士を論理演算する論理演算回路と、データ線の一端と画像信号線との間に介挿されたサンプリングスイッチとを有する。
このうち、Ｘシフトレジスタは、水平走査期間の最初に供給されるスタートパルスを、水平走査の基準となるＸ側クロック信号（およびその反転信号）にしたがって、互いに排他的にオンレベルとなるように順次転送して、転送したパルス信号をサンプリング制御信号として出力するものである。また、論理演算回路は、転送された信号同士を論理演算することにより、オンレベルとなる期間が順番に、かつ、排他的となるサンプリング制御信号を出力するものである。そして、サンプリングスイッチは、サンプリング制御信号にしたがって画像信号線に供給される画像信号をサンプリングして、対応するデータ線に供給するものである。
【０００７】
ところで、この種の電気光学装置においては、上述した走査線駆動回路やデータ線駆動回路などが、当該電気光学装置を構成する素子基板に、画素電極に接続されたスイッチング素子とともに形成される駆動回路内蔵型（集積型）として実用化される場合が多い。この場合、駆動回路を含めた周辺回路のスペースを小さくすることにより、装置全体の小型化を図ることが可能となり、さらに、画素電極を駆動するスイッチング素子と同一工程にて周辺回路の構成素子を形成することにより、装置全体の製造効率の改善や、低コストを図ることが可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したＹシフトレジスタにおける１段の単位回路、および、演算回路は、それぞれ走査線の１本を単位として設けられるので、走査線ピッチ内に収まるように配列させなければならない。したがって、従来の電気光学装置では、Ｙシフトレジスタの１段の単位回路および演算回路の配列ピッチ（現状において２０μｍ）以下に、走査線ピッチを狭くすることができず、高精細化を図る上での大きな障害となっていた。
【０００９】
なお、Ｘシフトレジスタにおける１段の単位回路は、Ｙシフトレジスタとは異なり、データ線の１本に対応して設ける必要はない。これは、１系統（シリアル）の画像信号を複数Ｐ系統に分配するとともに時間軸上にＰ倍に伸長する（パラレルに変換する）ことによって、Ｐ個のサンプリングスイッチを同時に駆動することが可能な構成であり、このような構成では、Ｘシフトレジスタにおける単位回路は、データ線のＰ本に１段の割合で設ければ済むからである。
【００１０】
本発明は、上述の事情に鑑みてなされたものであり、その目的とするところは、画素の配列ピッチを狭小化することが容易な電気光学装置、その駆動回路および電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本件第１発明に係る駆動回路は、走査線とデータ線との交差に対応して設けられた画素電極と、前記画素電極とデータ線との間に介挿されるとともに、前記走査線に供給された走査信号にしたがってオンオフする画素スイッチとを備える電気光学装置に対し、前記走査線に走査信号を供給する駆動回路であって、クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路の複数段からなり、ある段の単位回路の出力が、次段の単位回路の入力に接続されたシフトレジスタと、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力する演算回路と、互いに平行して配列するとともに、前記演算回路によるパルス信号が出力される期間にわたって、オンレベルとなる期間が互いに重複しないイネーブル信号がそれぞれ供給される２本のイネーブル信号線と、前記２本のイネーブル信号線の間に配置するとともに、前記２本のイネーブル信号線のいずれかのイネーブル信号線と一の走査線との間に電気的に介挿され、前記演算回路によってパルス信号が出力される期間にオンする分割スイッチとを具備することを特徴としている。
この構成によれば、イネーブル信号線によって供給されるイネーブル信号が、分割スイッチのオンによって抜き出されて、走査信号として走査線に供給されることになる。このため、シフトレジスタにおける単位回路、および、演算回路は、複数本の走査線を１単位として、配列させれば済む。さらに、イネーブル信号線と走査線との間には、演算回路によって出力されるパルス信号にしたがってオンする、という単なるスイッチが介挿されるだけである。したがって、走査線ピッチの狭小化が容易となる。
【００１２】
ここで、第１発明において、クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路において、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とは、互いに重複する期間が存在するので、これらをそのまま走査信号として用いることができない。このため、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力すれば、隣接するパルス信号同士が重複することが避けられる。このような演算を実行する演算回路としては、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力として、素演算を実行する第１の論理演算回路と、前記第１の論理演算回路より出力される信号を入力として、素演算を実行する第２の論理演算回路とからなる構成が好ましい。
【００１３】
このような第１および第２の論理演算回路は、シフトレジスタにおける単位回路と同様に、複数本の走査線を１単位として、配列すれば済むので、走査線の延在方向と直交する方向には、面積的に若干の余裕が生じる。そこで、第１発明においては、前記第１の論理演算回路と前記第２の論理演算回路とが、前記走査線と直交する方向に沿って配列している構成が望ましい。この構成では、第１および第２の論理演算回路が走査線の方向に直線的に配列する構成と比較すると、回路形成に必要な領域のうち、走査線の形成方向の幅が縮小されるので、装置全体の小型化を図ることが可能となる。特に、１枚のマザー基板から多数の素子基板を形成する、いわゆる多面取りを行う場合には、走査線の形成方向の幅が縮小される分、マザー基板からの取り数が増加するので、生産性の向上を図ることも可能となる。
【００１４】
一方、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号との論理レベルが重複する期間に対応した幅のパルス信号を出力する構成としては、両者の論理積信号を求めるのが一般的であるが、今日の論理回路は、ＮＡＮＤ回路やＮＯＲ回路を基本としているので、前記第１の論理演算回路は、２入力信号の否定論理積を求めるＮＡＮＤ回路であり、前記第２の論理演算回路は、入力信号の否定を求めるＮＯＴ回路である構成が望ましい。これにより、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号との論理積を求める演算回路は、特性的に最良となる。
【００１５】
さて、第１発明における分割スイッチとしては、Ｎチャネル型またはＰチャネル型のうち、一方のチャネル型とするトランジスタであって、前記演算回路によって出力されるパルス信号を、ゲート入力とする構成が好ましい。この構成によれば、必要となるトランジスタ数が少なくて済む。また、電子の移動度は、正孔の移動度よりも高速であるので、同一寸法、同一構造であれば、Ｎチャネル型トランジスタが高速動作の観点から言えば望ましい。
【００１６】
また、第１発明における分割スイッチとしては、前記分割スイッチは、Ｎチャネル型およびＰチャネル型のトランジスタを組み合わせたトランスミッションゲートであって、前記演算回路による出力されるパルス信号を、ゲート入力とする構成も好ましい。この構成では、分割スイッチとして一方のチャネル型トランジスタを用いる場合と比較して、分割スイッチを構成するトランジスタ数が２倍となるが、走査信号として供給するイネーブル信号の電圧降下や信号遅延などを防止することが可能となる。
【００１７】
次に、上記目的を達成するために、本件第２発明に係る駆動回路は、走査線とデータ線との交差に対応して設けられた画素電極と、前記画素電極とデータ線との間に介挿されるとともに、前記走査線に供給された走査信号にしたがってオンオフする画素スイッチとを備える電気光学装置に対し、前記走査線に走査信号を供給する駆動回路であって、クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路の複数段からなり、ある段の単位回路の出力が、次段の単位回路の入力に接続されたシフトレジスタと、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力する演算回路と、互いに平行して配列するとともに、前記演算回路によるパルス信号が出力される期間にわたって、オンレベルとなる期間が互いに重複しないイネーブル信号がそれぞれ供給される２本のイネーブル信号線と、前記２本のイネーブル信号線の間に配置するとともに、前記２本のイネーブル信号線のいずれかのイネーブル信号線と一の走査線との間に電気的に介挿され、前記演算回路によってパルス信号が出力される期間にオンする分割スイッチと、オンした分割スイッチに接続された走査線と一のデータ線との交差に対応する画素電極に、当該一のデータ線を介して画像信号を供給するデータ線駆動回路とを具備することを特徴としている。このような構成の第２発明によれば、上記第１発明と同様に、走査線ピッチの狭小化が容易となる。
【００１８】
また、上記目的を達成するために、本件第３発明に係る電気光学装置は、走査線とデータ線との交差に対応して設けられた画素電極と、前記画素電極とデータ線との間に介挿されるとともに、前記走査線に供給された走査信号にしたがってオンオフする画素スイッチと、クロック信号のレベルが遷移する毎に、入力したパルス信号を転送する単位回路の複数段からなり、ある段の単位回路の出力が、次段の単位回路の入力に接続されたシフトレジスタと、ある段の単位回路により出力されるパルス信号と、次段の単位回路により出力されるパルス信号とを入力して、両パルス信号の論理レベルが重複する期間に対応した幅のパルス信号を出力する演算回路と、互いに平行して配列するとともに、前記演算回路によるパルス信号が出力される期間にわたって、オンレベルとなる期間が互いに重複しないイネーブル信号がそれぞれ供給される２本のイネーブル信号線と、前記２本のイネーブル信号線の間に配置するとともに、前記２本のイネーブル信号線のいずれかのイネーブル信号線と一の走査線との間に電気的に介挿され、前記演算回路によってパルス信号が出力される期間にオンする分割スイッチと、オンした分割スイッチに接続された走査線と一のデータ線との交差に対応する画素電極に、当該一のデータ線を介して画像信号を供給するデータ線駆動回路とを具備することを特徴としている。このような構成の第３発明によれば、上記第１および第２発明と同様に、走査線ピッチの狭小化が容易となる。なお、電気光学装置としては、液晶装置や、ＥＬ（エレクトロ・ルミネッセンス）装置、ＰＤＰ（プラズマ・ディスプレイ・パネル）など種々のものが挙げられる。
【００１９】
また、本発明に係る電子機器は、上記第３発明に係る電気光学装置を表示部として備えるので、走査線ピッチが容易に狭小化された高精細な表示が可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
＜第１実施形態＞
まず、本発明の第１実施形態に係る電気光学装置について説明する。この電気光学装置は、電気光学物質として液晶を用いて、その電気光学的な変化によって表示を行うものである。図１（ａ）は、この電気光学装置のうち、外部回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の断面図である。
【００２２】
これらの図に示されるように、液晶パネル１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、対向電極１０８等が設けられた対向基板１０２とが、スペーサ（図示省略）を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学物質として例えばＴＮ（Twisted Nematic）型の液晶１０５が封入されている。
【００２３】
ここで、素子基板１０１には、ガラスや、半導体、石英などが用いられるが、対向基板１０２には、ガラスなどが用いられる。なお、素子基板１０１に不透明な基板が用いられる場合には、透過型ではなく反射型として用いられることとなる。また、シール材１０４は、対向基板１０２の周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００２４】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するＸシフトレジスタが形成されている。さらに、この一辺においてシール材１０４が形成される近傍の領域１５０ａには、後述する画像信号線とともにサンプリング回路が形成されている。一方、この一辺の外周部分には、複数の実装端子１０７が形成されて、外部回路から各種信号を入力する構成となっている。
また、この一辺に隣接する２辺の領域１３０ａには、後述する走査線駆動回路がそれぞれ形成されて、走査線を両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でも良い。そして、残りの一辺の領域１６０ａには、２個の走査線駆動回路にて共用される配線などが形成されている。
【００２５】
一方、対向基板１０２に設けられる対向電極１０８は、後述するように、素子基板１０１との貼合部分における４隅のうち、領域１４０ａ、１５０ａに近接する２隅に設けられた導通材によって、素子基板１０１に形成された実装端子１０７と電気的に接続される。
ほかに、対向基板１０２には、特に図示はしないが、画素電極１１８と対向する領域に、必要に応じて着色層（カラーフィルタ）が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板１０２に着色層を形成する必要はない。また、着色層を設けると否かとにかかわらず、光のリークによるコントラスト比の低下を防止するために、画素電極１１８と対向する領域以外の部分には遮光膜が設けられている（図示省略）。
【００２６】
また、素子基板１０１および対向基板１０２の対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜が設けられる一方、その各背面側には、配向方向に吸収軸が設定された偏光子がそれぞれ設けられる。これにより、液晶容量（画素電極１１８と対向電極１０８との間において液晶１０５を挟持してなる容量）に印加される電圧実効値がゼロであれば、透過率が最大になる一方、電圧実効値が大きくなるにつれて、透過率が徐々に減少して、ついには透過率が最小になる（ノーマリーホワイトモード）。
【００２７】
なお、配向膜や偏光子などについては、本件とは直接関係しないので、その図示については省略することにする。また、図１（ｂ）においては、対向電極１０８や、画素電極１１８、実装端子１０７などには厚みを持たせているが、これは、位置関係を示すための便宜的な措置であり、実際には、基板の厚みに対して無視できるほどに薄い。
【００２８】
＜電気的な構成＞
次に、上述した液晶パネル１００の電気的な構成について説明する。図２は、この液晶パネルのうち、表示領域の等価回路を示す図である。
この図に示されるように、表示領域１００ａにあっては、複数本の走査線１１２が行（Ｘ）方向に沿って延在して形成され、また、複数本のデータ線１１４が列（Ｙ）方向に沿って延在して形成されるとともに、これらの交差部分に対応して画素が設けられている。
【００２９】
詳細には、走査線１１２とデータ線１１４とが交差する部分においては、画素を制御するための画素スイッチたるＴＦＴ１１６が設けられて、そのゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが画素電極１１８に接続されている。
すなわち、ＴＦＴ１１６は、データ線１１４と画素電極１１８との間において、走査線１１２に供給される走査信号の論理レベルに応じてオンオフする構成となっている。ここで、本実施形態では、ＴＦＴ１１６をＮチャネル型としているので、走査信号がＨレベルである場合に、ＴＦＴ１１６がオンすることになる。一方、上述したように、液晶パネル１００では、液晶１０５が素子基板１０１と対向基板１０２との電極形成面の間において挟持されるので、画素電極１１８と、対向電極１０８と、これら両電極間に挟持された液晶１０５とによって、液晶容量が構成されることになる。
【００３０】
ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６・ｎ」とすると（ｍ、ｎは、それぞれ整数とする）、画素は、走査線１１２とデータ線１１４との各交差部分に対応して、ｍ行×（６・ｎ）列でマトリクス状に配列することになる。
また、表示領域１００ａには、このほかに、液晶容量のリークを低減するための蓄積容量１１９が、画素毎に設けられている。詳細には、蓄積容量１１９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、容量線１７５により共通接続されている。このため、蓄積容量１１９は、液晶容量とは電気的に並列となるので、液晶容量の保持特性が改善されて、高コントラスト比の表示が図られることになる。
【００３１】
次に、このような表示領域１００ａの周辺に形成される回路について説明する。図３は、液晶パネル１００のうち、素子基板１０１の電気的な構成を示すブロック図である。
この図において、走査線駆動回路１３０は、低位側電圧ＶｓｓＹおよび高位側電圧ＶｄｄＹを電源電圧として、転送開始パルスＤＹを、クロック信号ＣＬＹおよびこの反転クロック信号ＣＬＹinvにしたがって転送等することによって、走査信号Ｇ１、Ｇ２、…、Ｇｍを生成し、走査線１１２の各々に出力するものである。
【００３２】
詳細には、走査線駆動回路１３０は、図８に示されるように、第１に、４水平走査期間（４Ｈ）を１周期とするクロック信号ＣＬＹ（および反転クロック信号ＣＬＹinv）の論理レベルが遷移する毎に、垂直走査期間の最初に供給される転送開始パルスＤＹを順次シフトすることによって、信号Ｐ１、Ｐ２、Ｐ３、…、を求め、第２に、これらのうち、互いに隣接するもの同士の論理積信号Ｑ１、Ｑ２、Ｑ３、…を求め、第３に、供給されるイネーブル信号Ｅｎｂ１Ｙ、Ｅｎｂ２ＹがＨレベルとなる期間を、論理積信号が出力される期間において順番に抜き出し、走査信号Ｇ１、Ｇ２、…、Ｇｍとして、それぞれ１行目、２行目、…、ｍ行目の走査線１１２に供給するものである。なお、イネーブル信号Ｅｎｂ１Ｙ、Ｅｎｂ２Ｙは、イネーブル信号線１３５１、１３５２を介してそれぞれ外部回路から供給される。
【００３３】
一方、Ｘシフトレジスタ１４０は、低位側電圧ＶｓｓＸおよび高位側電圧ＶｄｄＸを電源電圧として、転送開始パルスＤＸを、クロック信号ＣＬＸおよびこの反転クロック信号ＣＬＸinvにしたがって転送等することによって、順次排他的にＨレベルとなるサンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎを水平走査期間内に出力するものである。
この詳細な構成については、本発明と直接関連しないので図示を省略するが、（ｎ＋１）段の単位回路と論理積回路とから構成されている。このうち、（ｎ＋１）段の単位回路は、図９に示されるように、クロック信号ＣＬＸ（および反転クロック信号ＣＬＸinv）のレベルが遷移する毎に、水平走査期間の最初に供給される転送開始パルスＤＸを順次シフトすることによって、信号Ｓ１’、Ｓ２’、Ｓ３’、…、を求め、各論理積回路は、イネーブル信号Ｅｎｂ１ＸまたはＥｎｂ２Ｘを用いて、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’のパルス幅を、相隣接するもの同士が互いに重複しないように、期間Ｓｍｐに狭めてサンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。
【００３４】
次に、６本の画像信号線１２２を介して供給される画像信号ＶＩＤ１〜ＶＩＤ６は、図９に示されるように、ドットクロックＤＣＬＫに同期して供給される１系統の画像信号ＶＩＤを、外部回路によって、６系統に分配するとともに時間軸に６倍に伸長したものである。
なお、この画像信号ＶＩＤ１〜ＶＩＤ６は、外部回路によって、適宜、極性反転される。ここで、本実施形態において、画像信号の極性反転とは、対向電極１０８に印加される電圧ＬＣcomとほぼ等しい電圧を基準として正極性と負極性とに交互にレベル反転させることをいう。この際、極性を反転するか否かについては、一般には、データ線への画像信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ線単位の極性反転であるか、▲３▼画素単位の極性反転であるか、▲４▼フレーム単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間、ドットクロックＤＣＬＫまたは１垂直走査期間の周期に設定される。ただし、本実施形態では、説明の便宜上、▲１▼走査線単位の極性反転である場合を例にとって説明するが、本発明をこれに限定する趣旨ではない。
【００３５】
続いて、サンプリング回路１５０は、データ線１１４毎に設けられるサンプリングスイッチ１５１からなる。ここで、データ線１１４は６本毎にブロック化されており、図３において左から数えてｊ（ｊは、１、２、３、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１２２を介して供給される画像信号ＶＩＤ１を、サンプリング制御信号ＳｊがＨレベルとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。また、同じくｊ番目のブロックに属するデータ線１１４の６本のうち、２番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１２２を介して供給される画像信号ＶＩＤ２を、サンプリング制御信号ＳｊがＨレベルとなる期間においてサンプリングして、当該データ線１１４に供給する構成となっている。
【００３６】
以下同様に、ｊ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６番目に位置するデータ線１１４の一端に接続されるサンプリングスイッチ１５１は、画像信号線１２２を介して供給される画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６を、サンプリング制御信号ＳｊがＨレベルとなる期間においてそれぞれサンプリングして、対応するデータ線１１４に供給する構成となっている。すなわち、サンプリング制御信号ＳｊがＨレベルとなると、ｊ番目のブロックに属する６本のデータ線１１４には、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６が同時にサンプリングされる構成となっている。したがって、Ｘシフトレジスタ１４０およびサンプリング回路１５０によってデータ線駆動回路が構成されることになる。
【００３７】
また、図３において、実装端子１０７を介して電圧ＬＣcomが印加される２つの電極１０９は、対向基板１０２の隅に相当する地点にそれぞれ設けられたものである。したがって、素子基板１０１が実際に対向基板１０２に貼り合わせられると、電極１０９と対向電極１０８とが導通材を介して接続されて、対向電極１０８に電圧ＬＣcomが印加されることになる。
なお、電極１０９が設けられる地点は、本実施形態においては２箇所であるが、この電極１０９が設けられる理由は、導通材を介して対向電極１０８に電圧ＬＣcomを印加するためであるから、電極１０９が設けられる地点は少なくとも１箇所であれば足りる。このため、電極１０９が設けられる地点は、１箇所でも良いし、３箇所以上であっても良い。
さらに、容量線１７５には、本実施形態では、電源の低位側電圧ＶｓｓＹが印加されるが、ここには、一定の電圧が印加されれば良いので、電源の高位側電圧ＶｄｄＹや、Ｘ側における電源電圧ＶｓｓＸ、ＶｄｄＸ、電圧ＬＣcomなどが印加される構成であっても良い。
【００３８】
＜走査線駆動回路＞
次に、走査線駆動回路１３０の詳細について説明する。図４は、走査線駆動回路の構成を示すブロック図である。
この図に示されるように、走査線駆動回路１３０は、単位回路１３１０を、第１段から第（Ｍ＋１）段まで接続したＹシフトレジスタ１３００を備える。ここで、段数「Ｍ」は、本実施形態では、走査線１１２の総本数「ｍ」の１／２に相当する値である。すなわち、本実施形態において、Ｙシフトレジスタ１３００の単位回路１３１０は、走査線１１２の総本数の半分値よりも１だけ多い段数となっている。また、説明の便宜上、第１段、第２段、第３段、…、第Ｍ段、第（Ｍ＋１）段の単位回路１３１０から出力される信号を、それぞれＰ１、Ｐ２、Ｐ３、…、ＰＭ、Ｐ（Ｍ＋１）と表記することにする。
【００３９】
＜単位回路＞
ここで、説明の便宜上、単位回路１３１０の詳細について説明する。図５は、この単位回路１３０の詳細構成を示す回路図である。
この図に示されるように、奇数段（１、３、５、…）の単位回路は、第１に、クロック信号ＣＬＹがＨレベルである場合（反転クロック信号ＣＬＹinvがＬレベルである場合）に、入力したパルス信号をレベル反転するクロックドインバータ１３１２ａと、第２に、この反転パルス信号を再反転するインバータ１３１４ａと、第３に、クロック信号ＣＬＹがＬレベルである場合（反転クロック信号ＣＬＹinvがＨレベルである場合）に、再反転パルス信号をさらにレベル反転して、インバータ１３１４ａの入力端に帰還するクロックドインバータ１３１６ａとを備える。このうち、インバータ１３１４ａによるパルス信号が、当該段の単位回路１３１０の出力として、後述するＮＡＮＤ回路１３２０における入力端の一方に供給されるとともに、次段の単位回路１３１０の入力端に供給される構成となっている。
【００４０】
一方、偶数段（２、４、６、…）の単位回路は、第１に、クロック信号ＣＬＹがＬレベルである場合に、入力したパルス信号をレベル反転するクロックドインバータ１３１２ｂと、第２に、この反転パルス信号を再反転するインバータ１３１４ｂと、第３に、クロック信号ＣＬＹがＨレベルである場合に、再反転パルス信号をさらにレベル反転して、インバータ１３１４ｂの入力端に帰還するクロックドインバータ１３１６ｂとを備える。
すなわち、偶数段のクロックドインバータ１３１２ｂ、１３１６ｂは、奇数段のクロックドインバータ１３１２ａ、１３１６ａに対して、クロック信号ＣＬＹおよび反転クロック信号ＣＬＹinvの供給が逆転した関係にある。なお、インバータ１３１４ｂによるパルス信号が、当該段の単位回路１３１０の出力として、後述するＮＡＮＤ回路１３２０における入力端の他方に供給されるとともに、次段の単位回路１３１０の入力端に供給される。
【００４１】
次に、このような単位回路１３１０が複数段接続されたＹシフトレジスタ１３００の動作について説明する。
まず、図８において、垂直走査期間の先頭たる時間ｔ1において、転送開始パルスＤＹがＨレベルとなって、第１段の単位回路１３１０に入力されるとともに、クロック信号ＣＬＹがＨレベル（反転クロック信号ＣＬＹinvがＬレベル）に遷移すると、当該転送開始パルスＤＹは、第１段の単位回路１３１０におけるクロックドインバータ１３１２ａによって反転され、さらに同段のインバータ１３１４ａによって再反転されるので、第１段の単位回路１３１０の出力信号Ｐ１は、Ｈレベルとなる。
【００４２】
続いて、時間ｔ2において、クロック信号ＣＬＹがＬレベル（反転クロック信号ＣＬＹinvがＨレベル）に遷移すると、Ｈレベルの出力信号Ｐ１は、第１段の単位回路１３１０におけるクロックドインバータ１３１６ａによって反転されて、インバータ１３１４ａの入力端に帰還されるので、ラッチ状態となる。このため、出力信号Ｐ１は、Ｈレベルを維持する。一方、Ｈレベルの出力信号Ｐ１は、第２段の単位回路１３１０におけるクロックドインバータ１３１２ｂによって反転され、さらに同段のインバータ１３１４ｂによって再反転されるので、第２段の単位回路１３１０の出力信号Ｐ２は、Ｈレベルとなる。
【００４３】
そして、時間ｔ3において、クロック信号ＣＬＹがＨレベル（反転クロック信号ＣＬＹinvがＬレベル）に遷移すると、Ｈレベルの出力信号Ｐ２は、第２段の単位回路１３１０におけるクロックドインバータ１３１６ｂおよびインバータ１３１４ｂによってラッチ状態となるので、出力信号Ｐ２はＨレベルを維持する。一方、Ｈレベルの出力信号Ｐ２は、第３段の単位回路１３１０におけるクロックドインバータ１３１２ａによって反転され、さらに同段のインバータ１３１４ａによって再反転されるので、第３段の単位回路１３１０の出力信号Ｐ３は、Ｈレベルとなる。
【００４４】
以降同様な動作が繰り返して実行されると、Ｙシフトレジスタ１３００における単位回路１３１０の各段から出力される信号Ｐ１、Ｐ２、Ｐ３、…、ＰＭ、Ｐ（Ｍ＋１）は、転送開始パルスＤＹを、クロック信号ＣＬＹおよび反転クロック信号ＣＬＹinvの論理レベルが遷移する毎に順次シフトさせたものとなる。
【００４５】
＜単位回路から走査線までの回路構成＞
説明を再び図４に戻すと、第１の論理演算回路たるＮＡＮＤ回路１３２０は、互いに隣接する段の単位回路１３１０から出力される信号同士の否定論理積信号を求めるものであり、また、第２の論理演算回路たるＮＯＴ回路（インバータ）１３３０は、ＮＡＮＤ回路１３２０による否定論理積信号の論理レベルを反転するものである。このため、ＮＯＴ回路１３３０は、互いに隣接する段の単位回路１３１０から出力されるパルス信号同士が重複する期間にてＨレベルとなる信号を出力することになる。
【００４６】
ここで、ＮＯＴ回路１３３０による出力信号を、一般化して説明するために、１≦ｋ≦Ｍを満たす整数ｋを用いる。そして、第ｋ段の単位回路１３１０と第（ｋ＋１）段の単位回路１３１０とに対応したＮＯＴ回路１３３０による出力信号をＱｋと表記することにする。例えば、第３段の単位回路１３１０と第４段の単位回路１３１０とに対応したＮＯＴ回路１３３０による出力信号については、Ｑ３と表記する。
【００４７】
次に、ＮＯＴ回路１３３０によって出力される信号Ｑｋは、奇数（２・ｋ−１）行目の走査線１１２に設けられるＮチャネル型ＴＦＴ（分割スイッチ）１３４１のゲートと、偶数（２・ｋ）行目の走査線１１２に設けられるＮチャネル型ＴＦＴ（分割スイッチ）１３４２のゲートに供給される。
このうち、ＴＦＴ１３４１は、イネーブル信号線１３５１と、（２・ｋ−１）行目の走査線１１２の一端とに間に介挿される一方、ＴＦＴ１３４２は、イネーブル信号線１３５２と、（２・ｋ）行目の走査線１１２の一端とに間に介挿されている。
【００４８】
このため、ＴＦＴ１３４１、１３４２は、走査線１１２の１本に対応して設けられるが、Ｙシフトレジスタの単位回路１３１０、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０は、走査線１１２の２本毎に設けられる。すなわち、走査線１１２の配列ピッチをｐとすると、本実施形態における単位回路１３１０、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０は、その２倍のピッチ２ｐで配列すれば済むことになる。
【００４９】
一方、イネーブル信号線１３５１に供給されるイネーブル信号Ｅｎｂ１Ｙ、および、イネーブル信号線１３５２に供給されるイネーブル信号Ｅｎｂ２Ｙは、それぞれ図８に示されるように、クロック信号ＣＬＹ（反転クロック信号ＣＬＹinv）の半分周期に相当する２水平走査期間（２Ｈ）の周期を有し、該クロック信号がＨまたはＬレベルである期間において、互いに若干の時間的余裕をもって順番にＨレベルになる信号である。
【００５０】
＜単位回路から走査線までのレイアウト＞
次に、単位回路１３１０から走査線１１２までの実際の回路レイアウトについて説明する。図６は、この回路レイアウトを示す平面図であり、図７は、この等価回路を示す図である。
【００５１】
図６において、最下層は、ＮＡＮＤ回路１３２０、ＮＯＴ回路１３３０を構成するＴＦＴ、および、分割スイッチたるＴＦＴ１３４１、１３４２の半導体層である。また、第２層は、例えばポリシリコン等の導電層であり、ＴＦＴのゲート電極と、走査線１１２とに大別される。このため、最下層の半導体層と第２層の導電層との交差部分が、ＴＦＴのチャネル領域になる。続いて、第３層は、例えばアルミニウム層であり、ＴＦＴのソース、ドレインに接続するための配線や、電圧ＶｄｄＹ、ＶｓｓＹの給電線、イネーブル信号線１３５１、１３５２などである。
なお、互いに異なる層からなる配線同士、または、ＴＦＴのソース／ドレインと第３層からなる配線同士は、図において「×」印で示されるコンタクトホールによって接続されている。
【００５２】
さて、ＮＡＮＤ回路１３２０を構成する２個のＰチャネル型ＴＦＴと２個のＮチャネル型ＴＦＴとは、走査線１１２の延在方向たるＸ方向に沿って一直線に配列している。詳細には、ＮＡＮＤ回路１３２０を構成する４個のＴＦＴにあっては、互いに、半導体層の長手方向がいずれもＸ方向であって、かつ、Ｘ方向に平行な同一直線上に配列している。
同様に、ＮＯＴ回路１３３０を構成する１個のＰチャネル型ＴＦＴと１個のＮチャネル型ＴＦＴにあっては、互いに、半導体層の長手方向がいずれもＸ方向であって、かつ、Ｘ方向に平行な同一直線上に配列している。
【００５３】
ただし、ＮＡＮＤ回路１３２０を構成する４個のＴＦＴと、ＮＯＴ回路１３３０を構成する２個のＴＦＴとは、同一直線上に位置せずに、異なる２直線上に配列している。
詳細には、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０において、Ｘ方向でみて互いに分離されたＰチャネル領域（Ｐ−ｃｈ）とＮチャネル領域（Ｎ−ｃｈ）とを共用しており、回路全体でみると、走査線１１２の延在方向であるＸ方向とは直交するＹ方向に配列している。
このため、単位回路１３１０からＸ方向に向かって出力された信号は、ＮＡＮＤ回路１３２０において、−Ｙ方向（上方向）に９０度曲げられて出力され、ＮＯＴ回路１３３０において、再びＸ方向に９０度曲げられて出力されることになる。
【００５４】
なお、分割スイッチたるＴＦＴ１３４１、１３４２のチャネル幅が、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０を構成するＴＦＴのチャネル幅よりも広くなっているのは、容量負荷が比較的大きな走査線１１２を駆動するために、その駆動能力を高めるためである。
【００５５】
＜電気光学装置の動作＞
次に、上述した構成に係る電気光学装置の動作について説明する。ここで、図８は、この電気光学装置の垂直走査（Ｙ側）動作を説明するためのタイミングチャートであり、図９は、水平走査（Ｘ側）動作を説明するためのタイミングチャートである。
【００５６】
まず、走査線側（Ｙ側）の動作について説明する。上述したように、単位回路１３１０の各段から出力される信号Ｐ１、Ｐ２、Ｐ３、…、Ｐ（Ｍ＋１）、ＰＭは、図８に示されるように、クロック信号ＣＬＹおよび反転クロック信号ＣＬＹinvの論理レベルが遷移する毎に、垂直走査の開始時に供給される転送開始パルスＤＹを順次シフトさせたものになる。このため、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０による信号Ｑ１、Ｑ２、Ｑ３、…、ＱＭは、すなわち、信号Ｐ１、Ｐ２、Ｐ３、…、Ｐ（Ｍ＋１）、ＰＭのうち、隣接するもの同士の重複期間を求めた信号Ｑ１、Ｑ２、Ｑ３、…、ＱＭは、時間ｔ2（転送開始パルスＤＹを取り込んだ時間ｔ1からクロック信号ＣＬＹまたは反転クロック信号ＣＬＹinvの半分周期だけ遅れた時間）から、順番かつ排他的に、クロック信号ＣＬＹの半分周期毎にＨレベルになる。
【００５７】
このうち、信号Ｑ１がＨレベルになる期間、すなわち、時間ｔ2から時間ｔ3までの期間では、１行目の走査線１１２に接続されたＴＦＴ１３４１、および、２行目の走査線１１２に接続されたＴＦＴ１３４２が、ともにオンするので、当該期間におけるイネーブル信号Ｅｎｂ１Ｙが走査信号Ｇ１として、また、当該期間におけるイネーブル信号Ｅｎｂ２Ｙが走査信号Ｇ２として、それぞれ抜き出されて供給されることになる。
【００５８】
さらに、信号Ｑ２がＨレベルになる期間では、３行目の走査線１１２に接続されたＴＦＴ１３４１、および、４行目の走査線１１２に接続されたＴＦＴ１３４２が、ともにオンするので、当該期間におけるイネーブル信号Ｅｎｂ１Ｙが走査信号Ｇ３として、また、当該期間におけるイネーブル信号Ｅｎｂ２Ｙが走査信号Ｇ４として、それぞれ供給されることになる。
【００５９】
以降同様な動作が、信号ＱＭがＨレベルとなるまで繰り返される。そして、信号ＱＭがＨレベルになると、（２・Ｍ−１）行目すなわち（ｍ−１）行目に接続されたＴＦＴ１３４１、および、（２・Ｍ）行目すなわち最終のｍ行目に接続されたＴＦＴ１３４２が、ともにオンして、当該オン期間におけるイネーブル信号Ｅｎｂ１Ｙが走査信号Ｇ（ｍ−１）として、また、当該期間におけるイネーブル信号Ｅｎｂ２Ｙが走査信号Ｇｍとして、それぞれ供給されることになる。
【００６０】
次に、データ線側（Ｘ側）の動作について説明する。まず、走査信号Ｇ１がＨレベルとなる期間について着目する。走査信号Ｇ１がＨレベルになると、図９に示されるように、転送開始パルスＤＸが、Ｘシフトレジスタ１４０に供給される。この転送開始パルスＤＸは、クロック信号ＣＬＸ（および反転クロック信号ＣＬＸinv）のレベルが遷移する毎に順次シフトされて、信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’として出力される。そして、この信号Ｓ１’、Ｓ２’、Ｓ３’、…、Ｓｎ’の各パルス幅が、イネーブル信号Ｅｎｂ１Ｘ、Ｅｎｂ２Ｘによって、相隣接するもの同士が互いに重複しないように期間Ｓｍｐに狭められて、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
【００６１】
一方、１系統の画像信号ＶＩＤは、外部回路によって、図９に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６に分配されるとともに、時間軸に対して６倍に伸長されて、液晶パネル１００に供給される。ここで、走査信号Ｇ１がＨレベルとなる期間においては、説明の便宜上、正極側の書込を行うものとすると、画像信号ＶＩＤ１〜ＶＩＤ６は、対向電極１０８の電圧ＬＣcomに対し高位となって供給される。
【００６２】
さて、走査信号Ｇ１がＨレベルとなる期間において、サンプリング制御信号Ｓ１がＨレベルになると、１行目の走査線１１２にゲートが接続されたＴＦＴ１１６がすべてオンになるとともに、左から１番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる。
そして、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６は、当該１行目の走査線１１２と当該６本のデータ線１１４との交差に対応するＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることとなる。
【００６３】
この後、サンプリング制御信号Ｓ２がＨレベルになると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１行目の走査線１１２と当該６本のデータ線１１４との交差に対応するＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることとなる。
以下同様にして、サンプリング制御信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈレベルとなると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされるとともに、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１行目の走査線１１２と、サンプリング制御信号がＨレベルにとなったブロックに属する６本のデータ線１１４との交差に対応するＴＦＴ１１６によって、それぞれ対応する画素電極１１８に印加されることとなる。これにより、第１行目の画素のすべてに対する書込が完了することになる。
【００６４】
続いて、走査信号Ｇ２がＨレベルとなる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この期間においては、負極側の書込が行われることとなる。このため、画像信号ＶＩＤ１〜ＶＩＤ６は、対向電極１０８に印加される電圧ＬＣcomに対して低位となって供給されることになる。
他の動作については同様であり、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次Ｈレベルとなって、第２行目の画素のすべてに対する書込が完了することになる。
【００６５】
以下同様にして、走査信号Ｇ３、Ｇ４、…、ＧｍがＨレベルとなって、第３行目、第４行目、…、第ｍ行目の画素に対して書込が行われることとなる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この垂直走査期間においては、第１行目〜第ｍ行目の画素のすべてにわたった書込が完了することになる。
【００６６】
次の垂直走査期間においても、同様な書込が行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の垂直走査期間において、奇数行目の画素については負極側の画素に対して書込が行われる一方、偶数行目の画素については正極側の書込が行われる。このように、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１０５に直流成分が印加されることがなくなって、その劣化によるフリッカ等の発生が防止されることになる。
【００６７】
＜本実施形態と従来との走査線駆動回路の比較＞
次に、本実施形態に係る走査線駆動回路１３０に対する比較例、すなわち、従来の走査線駆動回路１３６について説明する。ここで、図１４は、従来の走査線駆動回路１３６の構成について、図４と比較して示すためのブロック図であり、図１５は、同走査線駆動回路における要部の回路レイアウトについて、図６と比較して示すための平面図であり、また、図１６は、この等価回路について、図７と比較して示すための図である。
【００６８】
まず、図１４に示されるように、従来の走査線駆動回路１３６は、単位回路１３１０の複数段からなるＹシフトレジスタ１３００と、隣接する単位回路１３１０から出力される信号同士の否定論理積信号を求めるＮＡＮＤ回路１３７２と、該否定論理積信号の論理レベルを反転し、走査信号として供給するＮＯＴ回路１３７４とから構成される。
【００６９】
ここで、従来の走査線駆動回路１３６において、Ｙシフトレジスタ１３００が、単位回路１３１０を複数段備える点では、本実施形態と共通であるが、その段数が相違している。すなわち、従来の走査線駆動回路１３６では、単位回路１３１０が、走査線１１２の総本数「ｍ」よりも「１」だけ多い段数であるのに対し、本実施形態では、走査線１１２の総本数「ｍ」の半分値であるＭよりも「１」だけ多くなっているに過ぎない。
このため、Ｙシフトレジスタの段数、および、クロック信号ＣＬＸ（反転クロック信号ＣＬＹinv）の周波数が、それぞれ約１／２に低減されるので、段数の低減化と併せて低消費電力化が図られることになる。
【００７０】
一方、従来の走査線駆動回路１３６では、単位回路１３１０のみならず、ＮＡＮＤ回路１３７２、ＮＯＴ回路１３７４についても、走査線１１２の配列ピッチｐと同一ピッチで形成しなければならないので、これらの回路の配列ピッチ以下に、走査線１１２の配列ピッチを狭小化することができない。
これに対して、本実施形態における走査線駆動回路１３０では、単位回路１３１０、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０については、走査線１１２の配列ピッチｐに対して２倍のピッチ２ｐで形成すれば済むので、これらの回路が配列するピッチ以下に、走査線１１２の配列ピッチを狭小化することが可能となる。
【００７１】
また、従来の走査線駆動回路１３６では、最終段がＮＯＴ回路１３７４である。このため、各行において、直線的に配置するＮＡＮＤ回路１３７２およびＮＯＴ回路１３７４に対して、それぞれ電源電圧たる低位側電圧ＶｓｓＹおよび高位側電圧ＶｄｄＹを給電しなければならない。ここで、電源電圧の給電線は、配線抵抗を少なくする必要から、ある程度の幅が必要となる。したがって、実際には、図１５に示されるように、従来の走査線駆動回路１３６にあっては、ＮＡＮＤ回路１３７２およびＮＯＴ回路１３７４が形成される領域において、走査線１１２の延在方向に沿ったＸ方向の幅Ｗｃは、必然的に広くなってしまうことになる。
これに対して、本実施形態における走査線駆動回路１３０では、最終段がイネーブル信号線１３５１または１３５２と、走査線１１２との間に介挿された１個のＴＦＴ１３４１または１３４２に過ぎない。このため、電源電圧を給電する必要はなく、イネーブル信号Ｅｎｂ１Ｙ、Ｅｎｂ２Ｙを供給するだけで良い。しかも、各行の走査線１１２にそれぞれ設けられるＴＦＴ１３４１、１３４２は、１水平走査期間において１個だけしかオンしないので、イネーブル信号線１３５１、１３５２の負荷は小さい。このため、イネーブル信号線１３５１、１３５２は、電源電圧の給電線ほど、広くする必要がない。
【００７２】
さらに、本実施形態では、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０は、回路配置でみれば、Ｙ方向に沿って交互に配列している。したがって、本実施形態では、ＮＡＮＤ回路１３２０、ＮＯＴ回路１３３０およびＴＦＴ１３４１、１３４２が形成される領域におけるＸ方向の幅Ｗａは、ＴＦＴ１３４１、１３４２がＮチャネル型に過ぎない点を差し引いても、両回路をＸ方向に沿って直線的に配列した場合の幅Ｗｃと比較して短くなることが判る。しかも、走査線駆動回路が走査線１１２の両端に２箇所存在する場合（図３参照）、Ｘ方向の幅がＷｃからＷａまで短くなるという効果は、２倍で効いてくる。
したがって、本実施形態では、表示領域１００ａのサイズを同一とした状態であっても、素子基板１０１におけるＸ方向のサイズが縮小されるので、パネル全体の小型化を図ることが可能となる。特に、１枚のマザー基板から多数の素子基板を形成する、いわゆる多面取りを行う場合には、Ｘ方向の幅が縮小される分、マザー基板からの取り数が増加するので、生産性を向上させることが可能になる。
【００７３】
なお、走査線駆動回路における単位回路１３１０の段数を低減する構成としては、例えば、図１７に示されるような構成（特開平１１−２９６１２９号公報等に記載された技術参照）も考えられる。
すなわち、この走査線駆動回路１３８は、第１に、第ｋ段の単位回路１３１０から出力される信号Ｐｋと、これに隣接する第（ｋ＋１）段の単位回路１３１０から出力される信号Ｐ（ｋ＋１）との論理積信号Ｑｋを、ＮＡＮＤ回路１３２５およびＮＯＴ回路１３３５によって求め、第２に、信号Ｑｋとイネーブル信号Ｅｎｂ１Ｙとの論理積信号を、ＮＡＮＤ回路１３８１およびＮＯＴ回路１３９１によって求めて、走査信号Ｇ（２・ｋ−１）として出力するとともに、信号Ｑｋとイネーブル信号Ｅｎｂ２Ｙとの論理積信号を、ＮＡＮＤ回路１３８２およびＮＯＴ回路１３９２によって求めて、走査信号Ｇ（２・ｋ）として出力する構成も考えられる。
【００７４】
この走査線駆動回路１３８にあっては、確かに、単位回路１３１０の段数については、本実施形態と同様に低減することはできるが、今度は、ＮＡＮＤ回路１３８１（１３８２）およびＮＯＴ回路１３９１（１３９２）を、走査線１１２の配列ピッチｐと同一ピッチにて形成しなければならない。したがって、この構成では、ＮＡＮＤ回路１３８１（１３８２）およびＮＯＴ回路１３９１（１３９２）が配列するピッチ以下に、走査線１１２の配列ピッチｐを狭小化することができない。
【００７５】
さらに、図１７に示される構成において、実際には、ＮＡＮＤ回路１３８１（１３８２）およびＮＯＴ回路１３９１（１３９２）に対して、それぞれ電源電圧たる低位側電圧ＶｓｓＹおよび高位側電圧ＶｄｄＹを給電しなければならない。くわえて、この構成において、イネーブル信号Ｅｎｂ１Ｙ（Ｅｎｂ２Ｙ）は、走査線１１２の２本毎に設けられるＮＡＮＤ回路１３８１（１３８２）のすべてにわたってゲート入力となるので、イネーブル信号線１３５１（１３５２）の負荷が大きくなってしまう。
したがって、この構成においては、仮に、ＮＡＮＤ回路１３８１（１３８２）およびＮＯＴ回路１３９１（１３９２）が、走査線１１２の配列ピッチｐと同一ピッチにて形成されたとしても、ＮＡＮＤ回路１３２５からＮＯＴ回路１３９１、１３９２まで形成される領域におけるＸ方向の幅Ｗｄは、本実施形態と比較にならないほど、広くなってしまう。
【００７６】
＜第２実施形態＞
上述した第１実施形態において、走査線１１２の１本毎に設ける必要のある素子は、奇数行目ではＴＦＴ１３４１だけであり、偶数行目ではＴＦＴ１３４２だけであるので、走査線１１２の配列ピッチｐの狭小化は容易となる。
ただし、この第１実施形態では、イネーブル信号Ｅｎｂ１Ｙ（Ｅｎｂ２Ｙ）におけるＨレベル部分を抜き出して、走査信号として供給する際、ＴＦＴ１３４１、１３４２のオン抵抗によって生じる電圧降下のために、走査信号の電圧振幅が、イネーブル信号Ｅｎｂ１Ｙ（Ｅｎｂ２Ｙ）の電圧振幅よりも小さくなってしまう。したがって、第１実施形態では、この電圧降下に留意して回路設計する必要がある。
【００７７】
そこで、このような電圧降下を留意しないで済む第２実施形態について説明する。なお、本発明の第２実施形態に係る電気光学装置は、上述した第１実施形態とは、走査線駆動回路１３０の内部構成が相違するのみである。このため、第２実施形態については、この相違点を中心に説明することにする。図１０は、本発明の第２実施形態における走査線駆動回路１３０の構成を示すブロック図である。
【００７８】
この図に示されるように、本実施形態において、一般的に奇数（２・ｋ−１）行目の走査線１１２にあっては、ＴＦＴ１３４１の替わりにトランスミッションゲート１３６１が設けられる一方、偶数（２・ｋ）行目の走査線１１２にあっては、ＴＦＴ１３４２の替わりにトランスミッションゲート１３６２が設けられている。
トランスミッションゲート１３６１、１３６２は、Ｐチャネル型ＴＦＴおよびＮチャネル型ＴＦＴを相補的に組み合わせたものであって、両者のＰチャネル型ＴＦＴのゲートには、ＮＡＮＤ回路１３２０の出力信号が、両者のＮチャネル型ＴＦＴのゲートには、ＮＯＴ回路１３３０の出力信号Ｑｋが、それぞれ供給されている。
ここで、ＮＡＮＤ回路１３２０の出力信号を、ＮＯＴ回路１３３０によって反転したものが信号Ｑｋであるので、奇数（２・ｋ−１）行目の走査線１１２に設けられるトランスミッションゲート１３６１と、偶数（２・ｋ）行目の走査線１１２に設けられるトランスミッションゲート１３６２とは、第１実施形態におけるＴＦＴ１３４１、１３４２と同様に、同時にオンすることになる。したがって、第２実施形態では、第１実施形態と全く同一の動作が実行されることなる。
【００７９】
このような第２実施形態では、トランスミッションゲートを構成するＴＦＴ数は２個で済むので、第１実施形態と比較しても、それほど構成が複雑化することがない。このため、ＮＡＮＤ回路１３２０、ＮＯＴ回路１３３０およびトランスミッションゲート１３６１、１３６２が形成される領域において、走査線１１２が延在する方向の幅Ｗｂが、第１実施形態と同様に、従来の幅Ｗｃと比較して短くすることが容易となる。
さらに、第１実施形態では、ＴＦＴ１３４１、ＴＦＴ１３４２のオン抵抗が無視できなかったが、第２実施形態では、トランスミッションゲート１３６１、１３６２のオン抵抗が無視できるほどに低減されるので、イネーブル信号Ｅｎｂ１Ｙ、Ｅｎｂ２Ｙの電圧降下を意識しないで、走査線駆動回路１３０を設計することが可能となる。
【００８０】
＜応用例・変形例＞
本発明は、上述した実施形態に限られず、種々の応用・変形が可能である。例えば、第１および第２実施形態では、ＮＡＮＤ回路１３２０およびＮＯＴ回路１３３０による論理積信号Ｑｋによって、２つに分割スイッチ（ＴＦＴ１３４１、１３４２またはトランスミッションゲート１３６１、１３６２）を同時にオンさせて、２系統のイネーブル信号Ｅｎｂ１Ｙ、Ｅｎｂ２Ｙから、２つの走査信号を生成する構成としたが、３つ以上の分割スイッチを同時にオンさせて、３系統以上のイネーブル信号から、３つ以上の走査信号を生成する構成としも良い。
一方、分割スイッチによって分割したパルス信号を、さらに、分割する構成としても良い。また、走査線駆動回路１３０だけではなく、Ｘシフトレジスタ１４０についても同様な構成としても良いのはもちろんである。
また、実施形態にあっては、液晶容量の電圧無印加状態において最大透過率となるノーマリーホワイトモードとして説明したが、液晶容量の電圧無印加状態において最小透過率となるノーマリーブラックモードとしても良い。
【００８１】
一方、上述した実施形態にあっては、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする構成としたが、変換数および同時に印加するデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリングスイッチ１５１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。
【００８２】
また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した画像信号を同時に供給する構成としても良い。なお、変換数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。
【００８３】
さらに、実施形態にあって、素子基板１０１にガラス基板を用いたが、ＳＯＩ（Si licon On Insulator）の技術を適用し、サファイヤや、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板１０１としても良い。また、素子基板１０１として、シリコン基板などを用いるとともに、ここに各種の素子を形成しても良い。このようにシリコン基板を用いると、スイッチング素子として、高速な電界効果型トランジスタを用いることができるので、ＴＦＴよりも高速動作が容易になる。ただし、シリコン基板を用いた素子基板１０１は、不透明となるので、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、反射型として用いる必要がある。
【００８４】
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。
【００８５】
このように、本発明では、液晶や配向方式として、種々のものに適用することが可能であり、さらには、透過型、反射型、半透過・半反射型のいずれにも適用可能である。
加えて、本発明は、これらの液晶表示装置のほかに、複数の画素をマトリクス状に配置してそれを発光させるエレクトロ・ルミネッセンスや、蛍光表示管、プラズマ・ディスプレイ・パネルなどの自発光型装置にも適用可能である。すなわち、本発明は、複数の走査線を順番に選択して駆動する構成のすべてに適用である。
【００８６】
＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器のいくつかについて説明する。
【００８７】
＜その１：プロジェクタ＞
まず、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１１は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００８８】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る液晶パネル１００と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００８９】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２１１４を介して、スクリーン２１２０に投射されることになる。
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、ＲＧＢの各原色に対応する光が入射するので、直視型パネルのようにカラーフィルタを設ける必要がない。
【００９０】
＜その２：パーソナルコンピュータ＞
次に、上述した液晶パネル１００を、マルチメディア対応のパーソナルコンピュータの表示部に適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す斜視図である。
この図に示されるように、コンピュータ２２００の本体２２１０には、表示部として用いられる液晶パネル１００や、光学ディスクの読取・書込ドライブ２２１２、磁気ディスクの読取・書込ドライブ２２１４、ステレオ用スピーカ２２１６などが備えられる。また、キーボード２２２２およびポインティングデバイス（マウス）２２２４は、本体２２１０とは入力信号・制御信号等の授受を、赤外線等を介してワイヤレスで行う構成となっている。
この液晶パネル１００は、直視型として用いられるので、ＲＧＢの３画素で１ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、液晶パネル１００の背面には、暗所での視認性を確保するためのバックライトユニット（図示省略）が設けられる。
【００９１】
＜その３：携帯電話＞
さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、上述したパーソナルコンピュータと同様に、暗所での視認性を確保するためのバックライトユニット（図示省略）が設けられる。
【００９２】
＜電子機器のまとめ＞
なお、電子機器としては、図１１、図１２および図１３を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用・変形例に係る液晶表示装置が適用可能なのは言うまでもない。
【００９３】
【発明の効果】
以上説明したように本発明によれば、画素の配列ピッチを狭小化することが容易となる上、駆動回路の面積を縮小化することも可能となる。
【図面の簡単な説明】
【図１】  （ａ）は、本発明の第１実施形態に係る電気光学装置の外観構成を示す斜視図であり、（ｂ）は、その線Ａ−Ａ’についての断面図である。
【図２】  同電気光学装置の表示領域における等価回路を示す図である。
【図３】  同電気光学装置の電気的な構成を示すブロック図である。
【図４】  同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図５】  同走査線駆動回路における転送段の構成を示す回路図である。
【図６】  同走査線駆動回路の要部構成を示す平面図である。
【図７】  図６における要部構成の等価回路を示す図である。
【図８】  同電気光学装置の垂直走査動作を説明するためのタイミングチャートである。
【図９】  同電気光学装置の水平走査動作を説明するためのタイミングチャートである。
【図１０】  本発明の第２実施形態に係る電気光学装置の走査線駆動回路の構成を示すブロック図である。
【図１１】  実施形態に係る液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１２】  実施形態に係る液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１３】  実施形態に係る液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１４】  従来の走査線駆動回路の構成を示すブロック図である。
【図１５】  その要部構成を示す平面図である。
【図１６】  図１５における要部構成の等価回路を示す図である。
【図１７】  従来の走査線駆動回路の構成を示すブロック図である。
【符号の説明】
１００…液晶パネル
１００ａ…表示領域
１０５…液晶
１０８…対向電極
１１２…走査線
１１４…データ線
１１６…ＴＦＴ（画素スイッチ）
１１８…画素電極
１３０…走査線駆動回路
１４０…Ｘシフトレジスタ
１５０…サンプリング回路
１３００…Ｙシフトレジスタ
１３１０…単位回路
１３２０…ＮＡＮＤ回路
１３３０…ＮＯＴ回路
１３４１、１３４２…ＴＦＴ（分割スイッチ）
１３５１、１３５２…イネーブル信号線
１３６１、１３６２…トランスミッションゲート（分割スイッチ）
２１００…プロジェクタ
２２００…パーソナルコンピュータ
２３００…携帯電話
【図１】
0003758503.tif 000002
【図２】
0003758503.tif 000003
【図３】
0003758503.tif 000004
【図４】
0003758503.tif 000005
【図５】
0003758503.tif 000006
【図６】
0003758503.tif 000007
【図７】
0003758503.tif 000008
【図８】
0003758503.tif 000009
【図９】
0003758503.tif 000010
【図１０】
0003758503.tif 000011
【図１１】
0003758503.tif 000012
【図１２】
0003758503.tif 000013
【図１３】
0003758503.tif 000014
【図１４】
0003758503.tif 000015
【図１５】
0003758503.tif 000016
【図１６】
0003758503.tif 000017
【図１７】
0003758503.tif 000018