(57)【特許請求の範囲】
【請求項１】
基板（１１）と、
前記基板（１１）上のエミッタ（１３）と、
前記基板上の誘電体層（１６）と、
前記誘電体層（１６）上にあって、前記エミッタ（１３）の実質上中央に放出開口部（２２）を有するゲート（１７）と、
前記ゲート（１７）から離間して設けられたアノード（１８）と、
出力端子を有する電圧源（２１）とを備えた電界放出素子のためのアークサプレッサにおいて、
前記アノード（１８）に直接、直列に結合された第１端部および前記電圧源の出力端子に結合された第２端部を有する単一のインダクタ（１９）を備え、前記インダクタは少なくとも３０ミリヘンリの値を有することによって、アーク放電の間の電流の変化率が１ミリアンペア／ナノ秒よりも小さい値であることを特徴とする、電界放出素子用アークサプレッサ。
【請求項２】
電界放出素子（１０）のアノード（１８）と、
前記アノード（１８）に直接、直列に結合された単一のインダクタ（１９）とを備え、前記インダクタは少なくとも３０ミリヘンリの値を有することによって、アーク放電の間の電流の変化率が１ミリアンペア／ナノ秒よりも小さい値であることを特徴とする、電界放出素子用アークサプレッサ。
【請求項３】
アノードに流れる電流の変化率を制限するために、前記電界放出素子（１０）のアノード（１８）と電圧源（２１）との間に直列に、少なくとも３０ミリヘンリの値を有する単一のインダクタ（１９）を接続する工程を備えることによって、アーク放電の間の電流の変化率が１ミリアンペア／ナノ秒よりも小さい値である、電界放出素子を保護するための方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電子放出素子に関し、更に特定すれば、電界放出素子の新規のアークサプレッサに関する。
【０００２】
【従来の技術】
電界放出素子（FED)は画像ディスプレイ装置を含む広い範囲の応用例において、周知であり一般的に使用されている。FEDの一例が１９９２年８月２５日にRobert C. Kaneに発行された米国特許番号第５１４２１８４号に述べられている。従来のFEDはカソードまたはエミッタを通常有し、それらは遠位に配置されたアノードに引きつけられる電子を放出するために使用される。電子を引きつける為に高い正電位が通常アノードに印加される。アーク放電やブレークダウンがアノードとエミッタ間においてたびたび生じる。アノードとエミッタ間の空間に不十分な真空またはその空間中の粒子が原因でアーク放電やブレークダウンが通常生じる。アーク放電の間、大電流が外部電圧源からアノードを通り、そしてさらにイオン化した真空を通りエミッタに電気アークとして通常流れる。このアークは一般にエミッタを損傷したり破壊する。エミッタが破損するとエミッタ粒子が真空に分散され、他の短絡を引き起こしたり他のエミッタに損傷を与える。
【０００３】
【解決すべき課題】
従って、アノードとエミッタ間のブレークダウンやアーク放電の間、エミッタの損傷を防ぎ、アノードとエミッタ間のアーク放電を実質的に制限する電界放出素子が望まれる。
【０００４】
【実施例】
図１に、エミッタ・アーク・サプレッション機構に新規のアノードを有する電界放出素子（FED）１０の一部の拡大断面図を概略的に示す。素子１０は、素子１０の他の部分が形成された基板１１を含む。基板１１は、通常、誘電体層を有するガラスやシリコンのような絶縁体または半絶縁材である。列導体またはカソード導体１４が一般に基板１１上にあり、それらはカソード電極１２を介してカソードまたはエミッタ１３に電気的に接続させるために使用される。電極１２は、エミッタ１３と抽出グリッドまたはゲート１７間の電流を制御する導体または抵抗層となる。導体１４は通常複数のエミッタを列配列で相互接続するために使用される。このような列配列は当業者には周知である。エミッタ１３と導体１４を絶縁体１６上に形成されたゲート１７から電気的に絶縁するために、第１誘電体または絶縁体１６が基板１１上、導体１４上および電極１２の一部上に形成される。ゲート１７は通常、電子がゲート１７を通過できるようにエミッタ１３の実質上中央に放出開口部２２を有する導電材料である。エミッタ１３は、エミッタ１３から遠位に配置されたアノード１８に引きつけられる電子を放出する。電圧源２１は、容易に誘引できるようにアノード１８に正電位を加えるために使用される。エミッタ１３とアノード１８との間はアーク放電を最少にするために、エミッタ１３とアノード１８の空間は真空を形成する。
【０００５】
従来のFEDでは、エミッタから放出される電子は、高い正電圧、通常約１万ボルトをアノードに印加することによってアノードに引きつけられる。アノードとエミッタの電位差が大きいため、もしエミッタとアノード間の空間が十分に真空でなかったり、アノードがエミッタに接近しすぎていたりするとブレークダウンやアーク放電がエミッタとアノード間に生じる。
【０００６】
アノードからエミッタへの電気アーク放電は、電圧源からアノードを介する大電流サージを伴う。アノード１８に流れる矢印で示すアノード電流２３の変化率を制限することによって、アーク放電によるエミッタ１３の損傷を防止することができ、またアーク放電の発生を制限することもできることが判明した。電流２３の変化率の制限は、アノード１８とソース２１との間に直列にインダクタ１９を結合することによって容易であることも判明した。アノード１８上の電圧がアノード１８とエミッタ１３との間のアーク放電を引き起こすに十分な電圧のとき、インダクタ１９はアノード１８へまたはアノード１８を通しての電流変化率を制限し、それによってエミッタ１３の流れる電流の変化率を制限する。電流２３の変化率の制限はエミッタ１３に放電される電気的エネルギの量を制限し、それによってエミッタ１３への損傷を防止する。もし電流２３の変化率が十分小さいと、アーク放電は実質的に防止される。従って、インダクタ１９は素子１０のアーク・サプレッサとして機能する。
【０００７】
好適実施例では、インダクタ１９は少なくとも約３０ミリヘンリの値を有し、ソース２１は少なくとも約１万ボルトの値を有し、この値はアーク放電の間電流２３の変化率を約１ミリアンペア／ナノ秒より小さい値に制限する。また、１００ミリヘンリのインダクタはソース２１が同一の値の場合、アーク放電の間電流２３の変化率を約０．３ミリアンペア／ナノ秒より小さい値に制限する。
【０００８】
インダクタ１９をアノード１８の電気的入力端子に近づける程、インダクタ１９はアノード１８へまたはアノード１８を通しての電流の変化率を制限することができる。好適実施例では、インダクタ１９はアノード１８に直接取り付けられ、アノード１８の電圧入力端子に接続する第１端子およびソース２１の正出力端子の接続する第２端子を有する。ソース２１は、通常接地に接続する負出力端子も有する。さらに、もしアノード１８と素子１０の他の要素との連続的な短絡が生じた場合、電流を制限するために、抵抗２４はインダクタ１９に直列に接続される。抵抗２４の値は一般に少なくとも約１メガオームである。
【０００９】
ここに新規のアークサプレッサまたはブレークダウン抑制回路を有する電界放出素子が提供されたことが評価されるべきである。インダクタをアノードに直列に接続することによって、アノード電流の変化率が制限される。従って、インダクタがエミッタの損傷を与えない値にアークのエネルギを制限するので、エミッタが保護される。
【図面の簡単な説明】
【図１】  本発明による電界放出素子の一部の拡大断面図を概略的に示す。
【符号の説明】
１０．電界放出素子
１１．基板
１２．カソード電極
１３．エミッタ
１４．カソード導体
１６．絶縁体
１７．ゲート
１８．アノード
１９．インダクタ
２１．電圧ソース
２２．放出開口部
２３．アノード電流
【図１】
0003808530.tif 000002