(57)【特許請求の範囲】
【請求項１】
共通コードで周期的に拡散され、固有コードで拡散された信号を受信する、ＣＤＭＡ方式の受信機に含まれた同期を確立するための同期確立装置であって、
少なくとも前記共通コードのビット数の２倍に相当する受信データを蓄積するデータ記憶手段と、
前記データ記憶手段に蓄積された複数の前記受信データを、前記共通コードのビット数分ずつ、同時並列的に読み出し、前記共通コードの各ビットとの間で同時並列的に相関を取ることにより、前記共通コードと前記受信データとの相関値を算出する相関値検出手段と、
前記相関値検出手段で算出された前記相関値に対し、前記固有コードとの間で相関をとる第二の相関値検出手段と
を備えたことを特徴とする同期確立装置。
【請求項２】
前記データ記憶手段は、前記所定のコードが有するビット数に分割された記憶領域を含む請求項１に記載の同期確立装置。
【請求項３】
前記相関値検出手段は、マッチトフィルタからなる請求項１に記載の同期確立装置。
【請求項４】
前記共通コードがＮ（Ｎは自然数）ビットからなるとき、
前記データ記憶手段は、Ｎ個の記憶領域を含むと共に、前記受信データをサンプリングすることにより得られる前記サンプリングデータを前記受信データ毎に異なる前記記憶領域に蓄積し、
前記相関値検出手段は、前記Ｎ個の前記サンプリングデータを並列的に読み出す請求項１に記載の同期確立装置。
【請求項５】
共通コードで周期的に拡散され、固有コードで拡散された信号を受信する、ＣＤＭＡ方式の受信機において同期を確立するための同期確立方法であって、
少なくとも前記共通コードのビット数の２倍に相当する受信データを蓄積する第一のステップと、
蓄積された複数の前記受信データを、前記共通コードのビット数分ずつ、同時並列的に読み出し、前記共通コードの各ビットとの間で同時並列的に相関を取ることにより、前記共通コードと前記受信データとの相関値を算出する第二のステップと、
前記相関値に対し、前記固有コードとの間で相関をとる第三のステップと
を有することを特徴とする同期確立方法。
【請求項６】
前記所定のコードがＮ（Ｎは自然数）ビットからなるとき、  前記第一のステップでは前記受信データをサンプリングすることにより得られるサンプリングデータを前記受信データ毎に異なるＮ個の記憶領域に蓄積し、
前記第二のステップでは、前記Ｎ個の記憶領域から前記サンプリングデータを並列的に読み出す請求項５に記載の同期確立方法。
【請求項７】
共通コードで周期的に拡散され、固有コードで拡散された信号を受信する、ＣＤＭＡ方式の受信機であって、
少なくとも前記共通コードのビット数の２倍に相当する前記受信データを蓄積するデータ記憶手段と、
前記データ記憶手段に蓄積された複数の前記受信データを、前記共通コードのビット数分ずつ、同時並列的に読み出し、前記共通コードの各ビットとの間で同時並列的に相関を取ることにより、前記共通コードと前記受信データとの前記相関値を算出する相関値検出手段と、
前記相関値検出手段で算出された前記相関値に対し、前記固有コードとの間で相関をとる第二の相関値検出手段と
を備えたことを特徴とする受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信機において同期をとるための同期確立装置と同期確立方法及び受信機に関するものである。
【０００２】
【従来の技術】
ＣＤＭＡ（Code Division Multiple Access）方式を採用した受信機においては、まず受信信号に含まれるスロット（１データ群）の先頭を同期信号の強度を検出することによりサーチする（セルサーチ）。そして次に、該スロットに含まれたパターンを検出することにより、１５スロットからなるフレームの先頭をサーチする（セカンドコードサーチ）。そして、上記のサーチによって周期が大雑把に把握された受信信号をより厳密に検出して同期をとりつつ（パスサーチ）、該受信信号に含まれたデータを受信する。
【０００３】
ここで、上記セカンドコードサーチにおいては、従来より拡散コードが使用されている。ここで、該拡散コードの例が図１に示される。図１に示されるように、拡散コードは予め決められたＮ個のコード（ビット列）（以下において、これを「Ｎチップ」ともいう。）ａ（０）〜ａ（Ｎ−１）からなる共通コードＺと、Ｍ個のコード（ビット列）（以下において、これを「Ｍチップ」ともいう。）ｂｎ（０）〜ｂｎ（Ｍ−１）からなる固有コードとを掛け合わせることにより生成される（Ｎ×Ｍ）ビットの拡散コード（以下において、「Ｎ×Ｍチップ」ともいう。）からなる。
【０００４】
図２は、上記セカンドコードサーチに用いられる従来の同期確立装置の構成を示す図である。図２に示されるように、この同期確立装置は、ランダムアクセスメモリ（ＲＡＭ）１０１と、共通部用の相関器１０２と、固有部用の相関器１０３ａ〜１０３ｄとを含む。そして、相関器１０２はＲＡＭ１０１に接続され、相関器１０３ａ〜１０３ｄはそれぞれ相関器１０２に並列接続される。
【０００５】
このような構成を有する同期確立装置において、ＲＡＭ１０１は受信信号を一旦格納し、相関器１０２は供給される共通コードに応じてＲＡＭ１０１から供給された受信信号の共通コード部分を逆拡散する。また、相関器１０３ａは相関器１０２から供給される受信信号を固有コード０に応じて逆拡散してコード０相関値を生成する。同様にして、相関器１０３ｂから相関器１０３ｄはそれぞれ、相関器１０２から供給された受信信号を対応する固有コード１から固有コードｎのいずれかに応じて逆拡散し、コード１からコードｎについての相関値を生成する。
【０００６】
図３は、図２に示された従来の同期確立装置の動作を示す図である。図３（ａ）に示されるように、まず共通部用の相関器１０２はＮチップからなる共通コードにより、矢印で示されるタイミングでＮ処理サイクルかけて逆拡散（積分）を行う。そして、図３（ｂ）に示されるように、固有部用の相関器１０３ａ〜１０３ｄは、Ｍチップからなる固有コードにより、矢印で示されるタイミングでさらにＭ回積分を行う。従って、以上のように従来の同期確立装置においては、セカンドコードサーチにおける逆拡散処理に、Ｎ×Ｍ処理サイクルの時間を要するという問題があった。
【０００７】
ここで、ＣＤＭＡ方式を採用する受信機においては、受信信号のコード位相を検出してできるだけ高速に同期を確立することが要請される。
【０００８】
【発明が解決しようとする課題】
本発明は、上述の問題を解消するためになされたものであり、受信機において高速に同期を確立し得る同期確立装置と同期確立方法及び該受信機を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的は、共通コードで周期的に拡散され、固有コードで拡散された信号を受信する、ＣＤＭＡ方式の受信機に含まれた同期を確立するための同期確立装置であって、少なくとも前記共通コードのビット数の２倍に相当する受信データを蓄積し、該蓄積された複数の受信データを、前記共通コードのビット数分ずつ、同時並列的に読み出し、前記共通コードの各ビットとの間で同時並列的に相関を取ることにより、前記共通コードと前記受信データとの相関値を算出し、前記相関値に対し、前記固有コードとの間で相関をとることを特徴とする同期確立装置を提供することにより達成される。このような手段によれば、並列的に受信データと所定のコードとの間の相関を取るため、相関値の検出を高速化することができる。なお、該同期確立方法を実現する受信機によれば、受信機における同期の確立を高速化することができる。
【００１０】
ここで、上記相関値に対し、第二のコードとの間でさらに相関をとる同期確立装置によれば、例えば共通コードと固有コードからなる拡散コードを用いた相関値の検出などにも適用できる。
【００１１】
また、共通コードがＮ（Ｎは自然数）ビットからなるとき、受信データをサンプリングすることにより得られるサンプリングデータを受信データ毎に異なるＮ個の記憶領域に蓄積し、Ｎ個のサンプリングデータを並列的に読み出すこととすれば、上記相関値の検出を確実かつ容易に実行することができる。
【００１２】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一又は相当部分を示す。
【００１３】
図４は、本発明の実施の形態に係る受信機の基本的構成を示す図である。図４に示されるように、本実施の形態に係る受信機は、同期確立装置４０と、アンテナ４１と、逆拡散部４２と、情報復調部４３と、情報格納部４４とを備える。ここで、同期確立装置４０と逆拡散部４２とはアンテナ４１に接続され、逆拡散部４２はさらに同期確立装置４０に接続される。また、情報復調部４３は逆拡散部４２に接続され、情報格納部４４は情報復調部４３に接続される。
【００１４】
上記において、同期確立装置４０は、得られる相関値に基づいて受信機側で発生させる符号のタイミングをアンテナ４１に受信された受信信号のタイミングと一致させる機能を有する。また、逆拡散部４２は、同期確立装置４０により同期が確立された符号を利用して、受信信号から情報変調波を取り出す。そして、情報復調部４３は、逆拡散部４２から供給された情報変調波を復調する。また、情報復調部４３により復調された情報は、情報格納部４４に格納される。
【００１５】
図５は、図４に示された同期確立装置４０の基本的構成を示す図である。図５に示されるように、本実施の形態に係る同期確立装置４０は、データ書き込み制御部２０１と、記憶部２０２と、マッチトフィルタ２０３と、固有部用の相関器１０３ａ〜１０３ｄとを備える。そして、記憶部２０２は、複数のＲＡＭ２０２ａ〜２０２ｈを含む。なお一例として、図５に示された記憶部２０２には共通コードを構成するチップ数に応じて、第０ＲＡＭ２０２ａから第７ＲＡＭ２０２ｈまでの８つのＲＡＭが含まれ、マッチトフィルタ２０３は８タップのマッチトフィルタとされる。
【００１６】
ここで、記憶部２０２はデータ書き込み制御部２０１に接続され、マッチトフィルタ２０３は記憶部２０２に接続される。また、相関器１０３ａ〜１０３ｄはそれぞれマッチトフィルタ２０３に接続される。
【００１７】
以下において、上記の同期確立装置４０の動作を図６及び図７を参照しつつ説明する。なお、図６においては、受信信号からサンプリングされたサンプリングデータが、サンプリング順を示すサンプリング番号により示され、一例として各データが４オーバサンプリングにより記憶部２０２に格納される場合が示される。ここで、「オーバサンプリング」とは、同一のデータを繰り返しサンプリングすることを指称し、その繰り返し数を「オーバサンプリング数」という。
【００１８】
ここで、図５に示されたデータ書き込み制御部２０１は、供給された受信信号を４オーバサンプリングし、図６に示されるように、サンプリングされたデータをオーバサンプリング数毎に順次異なるＲＡＭに格納する。すなわち、サンプリングされた０番目から３番目までの４つのサンプリングデータは、図６の矢印に示されるように、第０ＲＡＭ２０２ａに順次格納され、４番目から７番目までの４つのサンプリングデータは第１ＲＡＭ２０２ｂに格納される。以下同様にして、４つのサンプリングデータ毎に順次異なるＲＡＭに格納され、２８番目から３１番目の４つのサンプリングデータが第７ＲＡＭ２０２ｈに格納された後は、３２番目から３５番目までのサンプリングデータが第０ＲＡＭに戻って格納される。
【００１９】
そして次に、図７（ａ）に示されるように、マッチトフィルタ２０３により第一の共通部処理サイクルＰＣ１が実行される。この共通部処理サイクルにおいては、後に詳しく説明するように、８チップからなる共通コードに応じた８つのサンプリングデータが、第０ＲＡＭ２０２ａから第７ＲＡＭ２０２ｈまでの８つのＲＡＭからマッチトフィルタ２０３へ並列的に読み出され、マッチトフィルタ２０３に供給される共通コードとの間で並列的に相関が取られる。そして、さらに並列的に相関を取ることにより得られた相関値が加算されて相関器１０３ａ〜１０３ｄへ供給される。ここで、マッチトフィルタ２０３は、上記のような共通コードとの相関をとる共通部処理を、図７（ａ）に示された矢印のタイミングにおいて第Ｍ回目の共通部処理サイクルＰＣＭまで繰り返す。
【００２０】
一方、固有コードとの相関を取る固有部用の各相関器１０３ａ〜１０３ｄにおいては、図７（ｂ）に示される矢印のタイミングにおいてＭ回積分される。そして、以上のような動作により固有コード０との相関を取る相関器１０３ａからはコード０相関値が出力され、以下同様に固有コードｎとの相関を取る相関器１０３ｄからはコードｎ相関値が出力される。
【００２１】
これにより、本実施の形態に係る同期確立装置４０においては、共通コードＺを構成する各チップａ（０）〜ａ（Ｎ−１）と受信信号との間で、マッチトフィルタ２０３により並列的に相関が取られるため、図７（ａ）に示されたＭ処理サイクルの時間で拡散コードとの間における相関値が検出されることになる。従って、同じ拡散コードとの間において相関値を検出する場合に、従来の同期確立装置によれば、図３に示されたＮ（図５に示される場合においてはＮ＝８）×Ｍ処理サイクルの時間を要することから、相関値を検出するための要処理時間が本実施の形態に係る同期確立装置４０によって１／Ｎとなり、ＣＤＭＡ方式を採用する受信機における同期の確立が高速化されることになる。
【００２２】
以下において、図５に示された記憶部２０２に含まれる各ＲＡＭ２０２ａ〜２０２ｈからサンプリングデータを読み出すための構成と該読み出し動作について説明する。図８は、本発明の実施の形態に係る同期確立装置４０に含まれた読み出し制御部の第一の構成例を示す図である。図８に示されるように、読み出し制御部３は図５に示された記憶部２０２とマッチトフィルタ２０３との間に接続される。そして、読み出し制御部３は、バレルシフタ５と、アドレス発生部７と、加算アドレス発生部９と、アドレス供給部１０〜１７とを含む。
【００２３】
ここで、バレルシフタ５及びアドレス発生部７は、ＣＰＵ１に接続されたテーブル格納部２に接続される。また、加算アドレス発生部９はアドレス発生部７に接続され、供給されたアドレス発生初期値に４×Ｋ（Ｋは自然数）の値を順次加算したアドレスを発生する。さらに、アドレス供給部１０〜１７はアドレス発生部７及び加算アドレス発生部９に接続され、アドレス供給部１０は第０ＲＡＭ２０２ａ、アドレス供給部１１は第１ＲＡＭ２０２ｂ、以下同様にアドレス供給部１７は第７ＲＡＭ２０２ｈに接続される。
【００２４】
一方、マッチトフィルタ２０３は乗算部２０〜２７と、加算部３０とを含む。ここで、各乗算部２０〜２７は、その入力端がバレルシフタ５及び記憶部２０２に接続されると共に、その出力端は加算部３０に接続される。なお、図８に示されるように、各乗算部２０〜２７はそれぞれ対応するＲＡＭに接続される。すなわち例えば、乗算部２０の入力端の一つは第０ＲＡＭ２０２ａに接続され、乗算部２１の入力端の一つは第１ＲＡＭ２０２ｂに接続され、以下同様に乗算部２７の入力端の一つは第７ＲＡＭ２０２ｈに接続される。また、加算部３０は図５に示された相関器１０３ａ〜１０３ｄに接続される。
【００２５】
以下において、本実施の形態に係る同期確立装置４０によるサンプリングデータの読み出し動作を説明する。まず、記憶部２０２に記憶されたサンプリングデータに対して逆拡散処理を行う場合には、その開始位置がＣＰＵ１により指示される。ここで、テーブル格納部２には以下の表１が予め格納される。
【００２６】
【表１】
0003808280.tif 000002
上記表１において、「開始位置番号」とは逆拡散処理を開始するサンプリングデータのサンプリング番号を意味し、「シフト量」とはサンプリングデータの初期の読み出し先とするＲＡＭの選択に当って第０ＲＡＭ２０２ａからシフトさせる量を意味する。また「オフセット位置」とは、加算アドレス発生部９で生成されたアドレスを初期値として供給すべきＲＡＭを示す。そして、「アドレス発生初期値」とは、サンプリングデータの読み出しにおける初期のアドレスとしてアドレス発生部７を介して各ＲＡＭへ供給されるアドレスを意味する。なお、「アドレス」とは各ＲＡＭに格納されたサンプリングデータに対して格納順に０から付される番号を意味し、例えば図６の第１ＲＡＭ２０２ｂに格納されたサンプリング番号４，５，６，７，３６，３７，３８…のサンプリングデータのアドレスは、順に０，１，２，３，４，５，６…とされる。
【００２７】
ここで、ＣＰＵ１からテーブル格納部２へ開始位置番号が供給されると、テーブル格納部２から該開始位置番号に応じたシフト量がバレルシフタ５へ供給され、該開始位置番号に応じたアドレス発生初期値とオフセット位置がアドレス発生部７へ供給される。以下において、例えばＣＰＵ１により開始位置番号０が指定された場合を、図１０を参照しつつ説明する。
【００２８】
上記のように、バレルシフタ５へはシフト量としてテーブル格納部２から０が供給されるが、この場合には図８に示されるようにノードｎａ１がノードｎｂ１に接続され、ノードｎａ２がノードｎｂ２に接続され、以下同様にノードｎａ８がノードｎｂ８に接続される。ここで、図８に示されるように、ノードｎａ１〜ｎａ８には共通コードを構成するチップＣ０〜Ｃ７が供給され、より具体的にはノードｎａ１にチップＣ０が供給され、ノードｎａ２にチップＣ１が供給され、以下同様にノードｎａ８にチップＣ７が供給される。
【００２９】
一方、テーブル格納部２からアドレス発生部７へは、オフセット位置は全てないことが通知されると共にアドレス発生初期値として０が供給され、その結果、第０ＲＡＭ２０２ａから第７ＲＡＭ２０２ｈには共通してアドレス０が供給される。これにより、図１０に示されるように、第０ＲＡＭ２０２ａからサンプリング番号が０のサンプリングデータが、第１ＲＡＭ２０２ｂからサンプリング番号が４のサンプリングデータが、以下同様に第７ＲＡＭ２０２ｈからサンプリング番号が２８のサンプリングデータがそれぞれ読み出され、並列的に乗算部２０〜２７へ供給される。
【００３０】
なお、加算アドレス発生部７においてアドレス発生初期値に４が加算されることによって生成されたアドレス４が、第０ＲＡＭ２０２ａから第７ＲＡＭ２０２ｈまでの各ＲＡＭへ供給されることにより、第２回目の読み出しとして、第０ＲＡＭ２０２ａからサンプリング番号が３２のサンプリングデータが、第１ＲＡＭ２０２ｂからサンプリング番号が３６のサンプリングデータが、以下同様に第７ＲＡＭ２０２ｈからサンプリング番号が６０のサンプリングデータがそれぞれ読み出され、並列的に乗算部２０〜２７へ供給される。
【００３１】
次に、各乗算部２０〜２７では、記憶部２０２から供給されたサンプリングデータとバレルシフタ５のノードｎｂ１〜ｎｂ８から供給された共通コードとを乗算し、その結果を加算部３０へ供給する。すなわち例えば、乗算部２０は第０ＲＡＭ２０２ａから供給されたサンプリング番号が０のサンプリングデータと、ノードｎｂ１から供給された共通コードとを乗算し、その結果を加算部３０へ供給する。
【００３２】
そして、加算部３０は各乗算部２０〜２７より供給された値を加算し、その結果を図５に示された相関器１０３ａ〜１０３ｄへ供給する。
【００３３】
なお、以上のような図８に示された読み出し制御部３による動作は、図９に示される読み出し制御部１８によっても実現できる。すなわち、図９に示された読み出し制御部１８は、図８に示された読み出し制御部３と同様な構成を有するが、バレルシフタ５が記憶部２０２とマッチトフィルタ２０３との間に配置される点で相違するものである。従って、このような構成を有する読み出し制御部１８においては、図９に示されるように、バレルシフタ５のノードｎｂ１〜ｎｂ８へは記憶部２０２から読み出されたサンプリングデータが供給される。また、乗算部２０〜２７へは共通コードを構成するチップＣ０〜Ｃ７が直接供給される。
【００３４】
次に、ＣＰＵ１が開始位置番号１を指示した場合における図８に示された読み出し制御部３の読み出し動作を説明する。ＣＰＵ１が開始位置番号１を指示した場合には、テーブル格納部２からバレルシフタ５へシフト量０が供給される。これにより、図８に示されるように、バレルシフタ５のシフト量が０とされ、ノードｎａ１がノードｎｂ１に接続され、ノードｎａ２がノードｎｂ２に接続され、以下同様にノードｎａ８がノードｎｂ８に接続される。
【００３５】
一方、アドレス発生部７へはテーブル格納部２からオフセット位置は全てないことが通知されると共に、アドレス発生初期値として１が供給される。これにより、第０ＲＡＭ２０２ａから第７ＲＡＭ２０２ｈまでの各ＲＡＭへはアドレス１が供給される。
【００３６】
これにより、図１１に示されるように、第１回目の読み出しとしてサンプリング番号が１，５，９，…，２９のサンプリングデータが並列的に記憶部２０２から読み出され、各乗算部２０〜２７において共通コードとの相関が取られる。そして同様に、第０ＲＡＭ２０２ａから第７ＲＡＭ２０２ｈまでの各ＲＡＭへ加算アドレス発生部９で生成されたアドレス５が供給されることにより、第２回目の読み出しとしてサンプリング番号が３３，３７，…，６１のサンプリングデータが並列的に記憶部２０２から読み出される。
【００３７】
なお、図８に示された読み出し制御部３による上記動作は、図９に示された読み出し制御部１８によっても実現し得ることはいうまでもない。
【００３８】
次に、ＣＰＵ１が開始位置番号１０を指示した場合における図８に示された読み出し制御部３の読み出し動作を説明する。ＣＰＵ１が開始位置番号１０を指示した場合には、表１に示されるようにテーブル格納部２からバレルシフタ５へシフト量２が供給される。これにより、図１３に示されるように、バレルシフタ５のシフト量が２とされる。すなわち、ノードｎａ１がノードｎｂ３に接続され、ノードｎａ２がノードｎｂ４に接続され、以下同様にノードｎａ６がノードｎｂ８に接続される。また、ノードｎａ７はノードｎｂ２に接続され、ノードｎａ８はノードｎｂ１に接続される。
【００３９】
一方、アドレス発生部７へは、表１に示されるように、テーブル格納部２からオフセット位置は第０ＲＡＭ２０２ａ及び第１ＲＡＭ２０２ｈであることが通知されると共に、アドレス発生初期値として２が供給される。
【００４０】
従って、オフセット位置が第０ＲＡＭ２０２ａ及び第１ＲＡＭ２０２ｈであることから、第０ＲＡＭ２０２ａ及び第１ＲＡＭ２０２ｈには、加算アドレス発生部９で生成されたアドレス６が供給され、第２ＲＡＭ２０２ｃから第７ＲＡＭ２０２ｈまでの各ＲＡＭにはアドレス２が供給される。これにより、図１２に示されるように、第１回目の読み出しとしてサンプリング番号が１０，１４，１８，…，３０，３４，３８のサンプリングデータが並列的に記憶部２０２から読み出され、各乗算部２０〜２７において共通コードとの相関が取られる。そして同様に、第０ＲＡＭ２０２ａ及び第１ＲＡＭ２０２ｈには、加算アドレス発生部９で生成されたアドレス１０が供給され、第２ＲＡＭ２０２ｃから第７ＲＡＭ２０２ｈまでの各ＲＡＭにはアドレス６が供給されることにより、第２回目の読み出しとしてサンプリング番号が４２，４６，…，６２，…のサンプリングデータが並列的に記憶部２０２から読み出される。
【００４１】
なお、図１３に示された読み出し制御部３による上記動作は、図１４に示された読み出し制御部１８によっても実現される。
【００４２】
以上より、本発明の実施の形態に係る同期確立装置４０によれば、マッチトフィルタ２０３で並列的に相関を取ることができるため、同期の確立を高速化でき、特にＣＤＭＡ方式を採用する受信機におけるセカンドコードサーチにおいて、相関値の検出を高速化できる点において有効である。
【００４３】
また、従来においては図３に示されるように、Ｎ×Ｍ処理サイクルを経ることにより拡散コードとの相関が取られていたのに対して、上記実施の形態に係る同期確立装置４０によれば、図７に示されるように、Ｍ処理サイクルを経ることにより拡散コードとの相関を取ることができるため、該処理サイクルの周波数を低減して低消費電力化を図ることができる。
【００４４】
【発明の効果】
上述の如く、蓄積された複数の受信データを、共通コードのビット数分ずつ、同時並列的に読み出して、マッチトフィルタ等により所定のコードとの間で同時並列的に相関を取ることにより、前記共通コードと前記受信データとの相関値を算出し、前記相関値に対し、前記固有コードとの間で相関をとれば、相関値の検出を高速化して受信機における同期の確立を高速化することができる。
【００４５】
また、共通コードがＮ（Ｎは自然数）ビットからなるとき、サンプリングデータを受信データ毎に異なるＮ個の記憶領域に蓄積し、Ｎ個のサンプリングデータを並列的に読み出すこととすれば、上記相関値の検出を確実かつ容易に実行することができ、消費電力を低減することもできる。
【図面の簡単な説明】
【図１】従来より使用されている拡散コードの例を示す図である。
【図２】セカンドコードサーチに用いられる従来の同期確立装置の構成を示す図である。
【図３】図２に示された同期確立装置の動作を示すタイミングチャートである。
【図４】本発明の実施の形態に係る受信機の基本的構成を示す図である。
【図５】図４に示された同期確立装置の基本的構成を示す図である。
【図６】図５に示された同期確立装置のデータ書込み動作を示す図である。
【図７】図５に示された同期確立装置の動作を示すタイミングチャートである。
【図８】本発明の実施の形態に係る読み出し制御部の第一の構成例を示す図である。
【図９】本発明の実施の形態に係る読み出し制御部の第二の構成例を示す図である。
【図１０】図８及び図９に示された読み出し制御部によるデータ読み出し動作の一例を説明する図である。
【図１１】図８及び図９に示された読み出し制御部によるデータ読み出し動作の他の例を説明する図である。
【図１２】図８及び図９に示された読み出し制御部によるデータ読み出し動作のさらに他の例を説明する図である。
【図１３】図８に示された読み出し制御部による図１２に示されたデータ読み出し動作を説明する図である。
【図１４】図９に示された読み出し制御部による図１２に示されたデータ読み出し動作を説明する図である。
【符号の説明】
１  ＣＰＵ
２  テーブル格納部
３，１８  読み出し制御部
５  バレルシフタ
７  アドレス発生部
９  加算アドレス発生部
１０〜１７  アドレス供給部
２０〜２７  乗算部
３０  加算部
４０  同期確立装置
４１  アンテナ
４２  逆拡散部
４３  情報復調部
４４  情報格納部
１０１，２０２ａ〜２０２ｈ  ランダムアクセスメモリ（ＲＡＭ）
１０２，１０３ａ〜１０３ｄ  相関器
２０１  データ書き込み制御部
２０２  記憶部
２０３  ８タップマッチトフィルタ
【図１】
0003808280.tif 000003
【図２】
0003808280.tif 000004
【図３】
0003808280.tif 000005
【図４】
0003808280.tif 000006
【図５】
0003808280.tif 000007
【図６】
0003808280.tif 000008
【図７】
0003808280.tif 000009
【図８】
0003808280.tif 000010
【図９】
0003808280.tif 000011
【図１０】
0003808280.tif 000012
【図１１】
0003808280.tif 000013
【図１２】
0003808280.tif 000014
【図１３】
0003808280.tif 000015
【図１４】
0003808280.tif 000016