(57)【特許請求の範囲】
【請求項１】
制御信号を伝送するために交差して配列されたｎ行電極（１０）およびｍ列電極（８）と、ｎ行電極（１０）を連続して制御するｎ個の制御回路（２６１〜２６n）と、前記n行電極の第ｉ番目の行電極（Ｌｉ）のデータを表示するため電位（−Ｖｃ，＋Ｖｃ）を第１選択時間中に前記ｍ列電極に同時に印加するための列制御回路（２４）とを備えるマルチプレックス  マトリクス  ディスプレイ  スクリーンであって、
前記行電極（Ｌｉ）の制御回路（２６i）は、第１選択時間Ｔ1中に、選択電位（Ｖｌｓ）を行電極（Ｌｉ）に印加し、次いで、次の行電極（Ｌｉ＋１）の第２選択時間中に放電電位（Ｖｄ）を印加し、且つ前記第１選択時間および前記第２選択時間を除く時間のときに、行電極（Ｌｉ）を高インピーダンスの下に置くための手段を有し、
前記行電極（Ｌｉ）への放電電位（Ｖｄ）と前記次の行電極（Ｌｉ＋1）への選択電位（Ｖｌｓ）とが前記スクリーンに全画像時間（Ｔ＝Ｔ１×ｎ）を持たせるために同時に印加され、
前記放電電位（Ｖｄ）は、列電極に印加された最小電位（−Ｖｃ）以下であり、
前記マルチプレックス  マトリクス  ディスプレイ  スクリーンは、更に、少なくとも一つのカソードルミネッセントアノード（20）と、前記列電極によって支持された電子放射マイクロドット（16）とを有し、
前記行電極は列電極上に絶縁されて配置されてマイクロドットを露呈させる穴を有し、
前記選択電位および放電電位を印加し且つ前記行電極を高インピーダンス下に置くための手段は、入力回路を含み、該入力回路は、ｎ個の出力回路と該ｎ個の出力回路を制御するｎ＋1フリップフロップを有するシフトレジスタ（３０）と、少なくとも二つのロジック入力（Ａ，Ｃ）および一つの出力（Ｌ）を有するプッシュプル回路（２８）とを備え、
該プッシュプル回路は前記選択および放電電位に接続され、前記少なくとも二つのロジック入力は、論理回路（３３）に接続され、前記ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以下の整数であり、
前記論理回路は、前記シフトレジスタ（３０）のi番目のフリップフロップ出力を反転して前記ロジック入力（Ａ）へ出力するインバータと、該インバータの出力と前記シフトレジスタ（３０）のｉ＋１番目のフリップフロップ出力との論理積を前記ロジック入力（Ｃ）へ出力するＡＮＤゲートとを含むことを特徴とするマルチプレックス  マトリクス  ディスプレイ  スクリーン。
【請求項２】
前記論理回路は、前記ｉ＋１番目のフリップフロップ出力と前記シフトレジスタ（３０）のｉ＋２番目のフリップフロップ出力との論理和をとるＯＲゲートを含み、該ＯＲゲートは、前記ｉ＋１番目のフリップフロップ出力と前記シフトレジスタ（３０）のｉ＋２番目のフリップフロップ出力との論理和を、前記ｉ＋１番目のフリップフロップ出力が前記ＡＮＤゲートに入力されることに代えて、前記ＡＮＤゲートに入力することを特徴とする請求項１記載のマルチプレックス  マトリクス  ディスプレイ  スクリーン。
【請求項３】
前記少なくとも一つの入力手段は、出力回路を有し、該出力回路は前記プッシュプル回路（28i）から成り、該プッシュプル回路は、行電極（Ｌｉ）および選択電位（ＶＬｓ）を供給する電源と、放電電位（Ｖｄ）を供給する電源とに直接接続されていることを特徴とする請求項１に記載のマルチプレックス  マトリクス  ディスプレイ  スクリーン。
【請求項４】
少なくとも一つの電圧レベル中継器（３６ｉ，３８ｉ）が各出力回路（２８ｉ）に設けられていることを特徴とする請求項1に記載のマルチプレックス  マトリクス  ディスプレイ  スクリーン。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明はマルチプレックス（多重）  マトリクス（画素が行と列とに多数配置されている）  ディスプレイスクリーンに関する。
【０００２】
ここで、スクリーンは、黒白又はカラー、ハーフトーンの有無にかかわりなく、単純・複雑な画像を表示することが可能である。特にテレビ画像のような動画像を表示することが可能である。
【０００３】
また、この発明は、エレクトロルミネッセント（電子発光）材料を用いるスクリーン又はマイクロドットカソードルミネッセントスクリーンに適用される。
【０００４】
【従来の技術】
マトリクス  スクリーンの画像表示を制御するために、電極および制御回路がスクリーンの各行および各列に割当てられ、スクリーンには１度に一つの行がアドレスされる（番地付けされる）ことがよく知られている。
【０００５】
一画素を更新する全画像時間Ｔは、行の時間間隔Ｔ／ｎ＝Ｔ１に分割され、これら間隔の夫々はスクリーンの行の画像点即ち画素の書込みに配分される。
【０００６】
行の周期又は時間Ｔ１の持続中に、短時間の行の走査によってアドレスまたは選択された行は、いわゆる選択電位Ｖｌｓまで上昇される。この時間中、ｍ個の列はその行の画素に関する情報を表示するために適切な電位に上昇される。
【０００７】
単なる黒白表示の場合、デジタル表示にも言及されるが、電位Ｖｃまたは−Ｖｃのいずれかが、黒または白を各々表示することが望まれるか否かによって列に印加される。
【０００８】
アドレスされないか、選択されない行は、スクリーンタイプにより、即ち、エレクトロルミネッセント材料を用いるスクリーンか又はその他のスクリーンかに応じて、非選択電位Ｖｌｎｓに上昇されるか、あるいは浮遊状態もしくは高インピーダンス下に置かれる。
【０００９】
この発明は、カソードとして働く列電極によって支援される電子の放射マイクロドットを用いるカソードルミネッセントスクリーンに好適である。列電極上に載置される行電極は、列電極から絶縁され、マイクロドットに対向して配置されており、グリッドとして機能する。ここでは、一又は二以上のカソードルミネッセントアノードがマイクロドットに対面して配置されている。
【００１０】
一般に、カソードルミネッセントアノードは、電子照射の下にルミネッセント（発光）材料で被覆されたアノード導電体によって構成される。
【００１１】
ティー．レラックス(T．leroux)氏等の「マイクロチップ  ディスプレイ  アドレッシング(Microtips disply addressing)」と題するエス  アイ  ディー(S.I.D.)９１，第４３７頁の論文は、マイクロドット  カソードルミネッセント  スクリーンの作動原理とそれらをアドレスする方法についての記述を含んでいる。これらの公知のマイクロドットスクリーンにおいては、非選択の行は強制的に非選択電位まで上昇させられる。
【００１２】
上記論文には、このようなスクリーンの主たる不利益の一つはデジタルな列電極のアドレス中に消費される電力であると述べられている。このように、マイクロドットスクリーンの構造は、各行電極の選択において、行−列の高い容量の発生をもたらし、このスクリーンは、列電極の制御電圧Ｖｃで充放電され得るようになっている。
【００１３】
消費容量電力は、Ｐ＝１/２・ＣＶｃ2Ｆmで、Ｐはｄｍ2当りの消費、Ｃはｄｍ2当りの容量、Ｖｃは列調整電圧、Ｆmは列電極信号の有効変調周波数である。
【００１４】
時間変調方法により得られる均一なグレー（灰色）背景を表示する特別な場合では、周波数Ｆmは行電極の走査周波数Ｆｌの２倍に等しく、容量消費はそのとき最大となる。実際には、３０pF/mm2の静電容量に対して、３０Ｖに調整された列電極の電圧と３０KHzの行電極走査周波数Ｆｌは８W/dｍ2の消費を導く。
【００１５】
ACTFELエレクトロルミネッセントスクリーンは行電極と列電極との間に設けられた良好なエレクトロルミネッセント材料層を用いている。
【００１６】
このスクリーンの型式は「ディスプレイ  ドライブ  ハンドブック」1984,テキサス  インステルメント，「ＡＣ薄膜エレクトロルミネッセントディスプレイ」PP２−43から２−49迄の論文により詳細に記述されている。
【００１７】
この論文によれば、各行電極のアドレスの時系列は以下のとおりである。
１）ある行電極の選択時間中、アドレスされた行電極の電位は最初に電位Ｖnegまで上昇され、列電極の電位は表示されるべき情報の機能として＋Ｖｃあるいは０まで上昇される。
２）選択時間は、選択された行電極と全列電極の電位が０に減少される第２位相を有する。
３）その後、他の行電極は次の行電極のアドレスに至る。
【００１８】
前もって選択された行電極は高インピーダンス状態Ｈｚに至り、その行電極の電位は浮遊状態となる。
【００１９】
この「浮遊行電極」の原理は、エレクトロルミネッセントスクリーンのアドレスとして既に広く利用されている。このアドレスはカソードルミネッセントスクリーンの場合と類似の電力消費問題を有する（Ｊ．Ｐ．Budin,「Principes d' adressage des ecrans matriciels」ゼネラル  ディスプレイ  エデュケイション  セミナー−ビス９０参照）。
【００２０】
マイクロドットスクリーンに対する制御モードの直接の置き換えは、容量消費の見地から可能であり、興味あるものである。しかしながら、カソードルミネッセントスクリーン（行電極の非選択電位が強いられている）に一般的に使用されている制御モードと比較すると、それは重大な発光（ルミナンス）損失に結びつく。
【００２１】
このように、行電極が零にもたらされる間の時間は、選択された行電極のアドレス時間に割当てられる。しかしながら、マイクロドットスクリーンの特定の場合には、発光はアドレス時間に正比例する。
【００２２】
使用者がより一層複雑なスクリーンを必要とするときには、アドレス時間の最適利用を喚起することおよび休止時間をなくすことが必要である。
【００２３】
マイクロドットスクリーンに関して、上述のように、各行電極の選択において、行―列の高い容量を発生するので、この高い容量を放出するために、ある放電時間が各行電極の選択の後に必要とされる。このようにして、このタイプのスクリーンにおいて、しきい値を越えるいかなる電圧もドットにおける電子の放射を即座に導き、したがってそのドットの前面に光を導く（カソードルミネッセンス現象）。
【００２４】
【発明が解決しようとする課題】
しかしながら、行電極の選択は列電極をしきい値に近い電圧まで上昇させることによって行われるので、列電極電位は表示されるべき情報を変質させてしまう。このようにして、行−列電極容量の第１行電極または最終行電極の端子に、上述の如く、しきい値に近い電位が課されているので、“スイッチを開く”ことで十分であれば、この行電極の電位は行電極を選択しないためにすぐに変化せず、列電極の平均電位にむしろ非常にゆっくりと戻る。
【００２５】
結果的に、次の行電極に対して予定される列電極電位を加えることにより、一連の寄生放射が生ずる。それゆえに、多重化は、これらの条件の下では不可能である。したがって、その選択時間の直後に行電極の電荷を放電させることが絶対に必要である。この放電時間は前もってアドレスされた行電極に貯えられた全電荷の放出のために必要な時間に相当する。
【００２６】
選択時間に比較して、実際上無視し得る持続時間を有する単一パルスはこの問題を解決するために使用することはできない。行電極を所望の電位まで上昇させるのには十分でないし、分配された行電極の静電容量を取り除くこともまた必要となる。この静電容量は、行−列電極の容量システムに連結された（非零抵抗の）行電極により形成されている。その容量の第２端子は各々高抵抗（マイクロドットと対応する列電極との間に位置する抵抗層）に接続されている。実際には、電荷の消散に必要となる時間は約１０マイクロセコンド以上である。
【００２７】
【発明の目的】
この発明は前述の不利益を取り除き、すなわち有益なアドレス時間を減らすことなく、容量の消費を低減することのできるマルチプレックス  マトリクス  ディスプレイ  スクリーンに関する。
【００２８】
特に、マトリクス  スクリーンの容量の消費は非選択の列および行の間に介在する容量の充放電に起因するものである。行の非選択の瞬間はディスプレイに対していかなる寄与もしないので、発明者は、非選択行を高インピーダンス状態に置くことによって非選択行を自由にすることを企図したのである。従って、列と行との間にはどのような電流も流れることがない。ただし、これは、常に列電極との電位差が電子放射しきい値以下にとどまる場合にのみ、受容され得ることである。
【００２９】
【課題を解決するための手段】
そこで、本発明に係るマルチプレックス  マトリクス  ディスプレイ  スクリーンは、上記課題を解決するために、制御信号を伝送するために交差して配列されたｎ行電極およびｍ列電極と、ｎ行の電極を連続して制御するｎ個の制御回路と、前記n行電極の第i番目の行電極のデータを表示するため電位を第１選択時間中にｍ列電極に同時に印加するための列制御回路とを備える。
【００３０】
前記行電極の制御回路は、第１選択時間中に、選択電位を行電極に印加し、次いで、他の行電極の第２選択時間中に、放電電位を印加し、且つ前記第１選択時間および前記第２選択時間の一部分を除く時間のときに、行電極を高インピーダンスの下に置くための手段を有する。
【００３１】
前記行電極への放電電位と前記他の行電極への選択電位とは、前記スクリーンに全画像時間を持たせるために同時に印加される。前記放電電位は、列電極に印加された最小電位以下である。
【００３２】
このマルチプレックス  マトリクス  ディスプレイ  スクリーンは、更に、少なくとも一つのカソードルミネッセントアノードと、前記列電極によって支持された電子放射マイクロドットとを有し、前記行電極は列電極上に絶縁されて配置されてマイクロドットを露呈させる穴を有する。
【００３３】
前記選択電位および放電電位を印加し且つ前記行電極を高インピーダンス下に置くための手段は、入力手段を含み、該入力手段は、ｎ出力回路を制御するｎ＋1フリップフロップを有するシフトレジスタと、少なくとも二つのロジック入力および一つの出力を有するプッシュプル回路とを備えている。
【００３４】
このプッシュプル回路は、前記選択および放電電位に接続され、前記少なくとも二つのロジック入力は、論理回路に接続され、前記ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以下の整数である。
【００３５】
前記論理回路は、前記シフトレジスタのi番目のフリップフロップ出力を反転して前記一つのロジック入力へ出力するインバータと、このインバータの出力と前記シフトレジスタのｉ＋１番目のフリップフロップ出力との論理積を他のロジック入力へ出力するＡＮＤゲートとを含む。
【００３６】
この論理回路は、前記ｉ＋１番目のフリップフロップ出力と前記シフトレジスタのｉ＋２番目のフリップフロップ出力との論理和をとるＯＲゲートを含み、該ＯＲゲートは、前記ｉ＋１番目のフリップフロップ出力と前記シフトレジスタのｉ＋２番目のフリップフロップ出力との論理和を、前記ｉ＋１番目の出力が前記ＡＮＤゲートに入力されることに代えて、前記ＡＮＤゲートに入力する。      
【００３７】
本発明に係るスクリーンは、表示されるべき画像に関して著しく電気的消費の節約を可能にする。それは、特に、黒行から白行への遷移の場合、又はその逆の場合、従来技術では最大であった容量の消費が、浮遊行ではゼロになる。白点の個数と同数個の黒点を含む行から同様なタイプのある行に遷移する場合、各画素を可逆変化させる一方、従来技術では最大であった消費量は変化しない。
【００３８】
選択又はアドレスされる行の放電は、行の制御回路の出力手段にプッシュプルタイプの回路を使用することによって簡単に行うことができる。
【００３９】
この発明はカソードルミネッセンススクリーンに完全に適用されるけれども、例えば、ＡＣＴＦＥＬタイプの行電極と列電極との間に１個以上のエレクトロルミネッセンス物質を配設したエレクトロルミネッセンススクリーンにもまた適用することができる。
【００４０】
【実施例】
以下、この発明の実施例を、添付図面を参照しつつ詳細に説明する。
【００４１】
図１に示されたディスプレイスクリーンは、黒白表示用のカソードルミネッセンス  マトリクス  スクリーンである。公知のように、このスクリーンは互いに向い合い、通常、密接して組み付けられた２個の透明壁４，６を有する。下側の壁６にはカソードとして作用する平行な列電極８と、これら列電極上に配置されグリッドとして作用しかつ列電極８に直交する平行な行電極１０とが設けられている。これら電極８，１０の間に置かれた電気的絶縁層１２が、それらの電気的絶縁を確実にする。
【００４２】
表示要素、即ち、画素１４は行電極10と列電極8との各交差点に相当する。
【００４３】
列電極８は、この画素のところに配置され、電子放射材料から作られたマイクロドット１６を備えている。このマイクロドット１６に対向して、絶縁層１２と行電極１０とは穴１８を有し、これら穴１８からはマイクロドット１６が露呈する。
【００４４】
スクリーンの上側の壁４は、アノードとして作用する連続的な導電層２０を備えている。この導電層２０はマイクロドット１６からの電子照射にさらされると発光する材料から形成された層２２で被覆されている。
【００４５】
マイクロドット１６による電子の放射は同時に列電極、即ち、カソード８、行電極、即ち、グリッド１０及び導電層、即ち、アノード２０に分極を引き起こす。アノード２０は、最高電位ＶＡ（一般に200〜600Ｖ）に上昇され、カソード８は同時に公知の制御回路２４と協働して各行電極アドレスにおいて制御される。
【００４６】
制御回路２４は、図２に示されるように黒白表示の場合に、電圧＋Ｖｃ又は−Ｖｃを印加し、電位＋Ｖｃは黒ドット又は黒点表示のために使用され、一方、電位−Ｖｃは白ドット又は白点表示のために使用される。数個のグレー（灰色）レベル等で表示する場合は、上述のティー．レラックス(T．leroux)等に記載の信号を使用することができる。
【００４７】
本発明は、スクリーンの行電極の制御回路に特徴があり、その他は従来技術に従っている。スクリーンの行制御回路の概略は図１に示されている。
【００４８】
図１に示すように、行電極の時系列アドレス用のクロック回路ＣＰと、行電極選択電位Ｖｌｓを供給する電源と、行電極放電電位Ｖｄを供給する電源とに接続された制御回路２６ｉはが、各行電極Ｌｉ（ｎが行電極の全個数であるとき、ｉは１からｎまでの整数）に対応する。
【００４９】
この発明によれば、図２に示されているように、選択電位Ｖｌｓの印加が行電極Ｌｉの選択時間中に行われる。この選択時間中、行電極Ｌｉに情報の表示に適切な列電極の電位、すなわち、行電極Ｌｉの画素に発光状態か消光状態かを表示することが望まれるか否かについての電位−Ｖｃ又は＋Ｖｃが印加される。
【００５０】
これは、前もって選択された行電極Ｌｉの放電電位が電位Ｖｄまで高められることによってなされる。この放電電位Ｖｄは−Ｖｃ以下である。
【００５１】
この放電電位Ｖｄは、行電極Ｌiの次の行電極Ｌｉ＋１の選択時間の少なくとも一部の間、行電極Ｌｉに印加される。したがって、行電極Ｌｉ＋１には選択電圧Ｖｌｓが印加される。
【００５２】
図２は行電極Ｌｉ＋１の選択時間の全体を通じて印加される電位Ｖｄを示している。
【００５３】
行電極Ｌｉの放電に従って、行電極Ｌｉは行電極Ｌｉの全非選択時間中に、高インピーダンスに保たれる。非選択電位Ｖｌｎｓは、列電極との容量結合によって定められ、選択された行電極の発光（イグナイト）画素に比例して変化する。
【００５４】
タイミング図（図２）から、この発明では、前もって選択された行電極Ｌｉの放電が行電極Ｌｉ＋１の選択中のマスク時間内に起こることがわかる。
【００５５】
したがって、スクリーンのルミネッセンスは、行電極に課せられた電位の復帰により得られたものと等価である。
【００５６】
制御回路２６1〜２６nは正の選択電位Ｖｌｓ又は放電電位Ｖｄをアドレス行電極に課することができるようにしなければならず、かくして高インピーダンス状態Ｈｚにする。
【００５７】
図３に示すように、これは各回路２６ｉに対して、通常のプッシュプル回路を組み込んだ出力段階、即ち、出力回路２８ｉの補助により得られる。そのプッシュプル回路はバイポーラ又はＭＯＳトランジスタ、このトランジスタを制御する論理（ロジック）手段により構成される。
【００５８】
行電極Ｌｉの出力回路、即ち、プッシュプル回路２８ｉの２つのトランジスタには、符号Ｔ1ｉとＴ2ｉとが付されている。トランジスタＴ1ｉは一側が選択電位Ｖｌｓを供給する電源に接続され、他側がＴ2ｉと行電極Ｌｉとに接続されている。トランジスタＴ2ｉは同じく放電電位Ｖｄを供給する電源に接続されている。
【００５９】
行電極Ｌｉの選択はトランジスタＴ2ｉを非導通させ（オフし）、トランジスタＴ1ｉを導通させる（オンする）ことによって行われる。行電極Ｌｉの放電はトランジスタＴ1ｉを非導通させ、トランジスタＴ2ｉを導通することによって行われる。高スンピーダンスの設定は行電極ＬｉのトランジスタＴ1ｉ、Ｔ2ｉを同時に非導通させることによって可能となる。
【００６０】
この制御形式は、スクリーンのｎ個の行電極のｎ個の出力回路２８1〜２８ｎを制御するｎ＋１個のフリップフロップ３２1〜３２n＋1を有するシフトレジスタ３０型式の入力回路の補助により達成することができる。
【００６１】
この発明によれば、シフトレジスタ３０は直列データ入力端子Ｄ，クロック入力端子ＣＰ、ｎ＋１個の並列出力端子Ｑ1〜Ｑn＋1を有している。ｉ番目のフリップフロップ３２ｉはインバータ３４ｉ、第１レベル中継器３６ｉを介してトランジスタＴ1ｉに接続され、トランジスタＴ2ｉは第２レベル中継器３８ｉを介し、ｉ＋１番目のフリップフロップ、従って、フリップフロップ３２ｉ＋1の出力端子Ｑｉ＋1に接続されている。また、後述するように、端子Ｑｉはインバータ３４ｉ、ゲート４０ｉ、第２レベル中継器３８ｉを介してトランジスタＴ2ｉに接続されている。
【００６２】
さらに、レジスタは行電極出力回路の個数以上の一個の制御段階を有しなければならず、シフトレジスタの最終に位置するこの制御段階は最後尾の出力回路の制御を完遂することを可能にしている。
【００６３】
実際には、フリップフロップのどの段階でも問題なく、トランジスタＴ1ｉ、Ｔ2ｉの非同時通電を保証することができる必要がある。この結果を達成するための可能な方法は、ｉ番目のフリップフロップの出力とｉ＋１番目のフリップフロップの出力とが入力される入力端子を有し、トランジスタＴ2ｉの中継器３８ｉに対して、有効・無効として作用するゲート４０を加えることである。
【００６４】
クロック回路ＣＰの各立ち上り前に、シフトレジスタ３０の入力Ｄにある情報は、レジスタの第１位置（第１フリップフロップ）にメモリされ、そのレジスタに含まれる全データはあるフリップフロップから他のフリップフロップにシフトされる。作動は、画面の画像の開始において、ある論理（ロジック）“１”を入力Ｄに置き、後続の全クロック行程中、論理（ロジック）“０”を指定することによって行われる。このようにして、全スクリーン行電極の連続的選択に対応するレジスタの全位置において単一状態“１”を循環する。
【００６５】
シフトレジスタ３０のデータが選択された行電極に対しては論理“１”に対応しかつ選択されなかった行電極に対しては論理“０”に対応していることから、他の論理回路を明らかにトランジスタのために使用し得るが、段階３２ｉとトランジスタＴ1ｉとの間のインバータ３４ｉの使用は有益である。
【００６６】
同様に、非選択行電極に対して論理“１”を用い、選択行に論理“０”を用いることも可能であり、それゆえトランジスタ制御タイプに適用される論理手段を用いることも可能である。
【００６７】
フリップフロップ３２ｉの出力端子Ｑｉが論理“１”であるときは、関連するインバータ３４ｉに論理“０”を課し、第１レベル中継器３６ｉはトランジスタＴ1ｉのグリッドの電位を、トランジスタの導通（スイッチ２８ｉは電位Ｖｌｓで閉じる：Ｖlsに、対する行Ｌｉについて）を許可する電位Ｖls〜Ｖthに上昇させる。電位ＶthはトランジスタＴ1ｉの導通しきい値よりも大きいグリッド−ソース間電圧である。
【００６８】
同時間中、ｉ番目のフリップフロップ３２ｉの論理“１”は、レジスタのｉ−１番目の段階のＡＮＤゲート４０i-1に印加される。フリップフロップ３２i-1は通常、零である。
【００６９】
そのインバータ３４ｉ-1に後続してＡＮＤゲート４０i-1の第２入力端子の前に論理“１”があり、トランジスタＴ2ｉ-1の中継器３８i-1に論理“１”を伝送する。このようにしてトランジスタＴ2ｉ-1の通電を許可する電圧Ｖｄ＋Ｖth（スイッチ２８ｉは電位Ｖｄ上で閉じる：Ｖｄに対する行Ｌｉ−１について）をトランジスタのグリッドに付与する。
【００７０】
さらに、トランジスタＴ２ｉを有効化するＡＮＤゲート４０ｉはそのトランジスタに論理“０”を課し、第2中継器３８ｉはそのトランジスタＴ２ｉのグリッドに電圧Ｖｄを強制する。電圧ＶｄはトランジスタＴ２ｉを遮断する（スイッチ２８ｉが開き、トランジスタＴ２ｉにより強制されない行Ｌｉの段階）。
【００７１】
レジスタ３０の入力端子ＣＰの後続のクロックパルスは論理“１”をフリップフロップ３２ｉからフリップフロップ３２ｉ＋１へシフトし、“０”の状態がフリッププロップ３２ｉの出力端子Ｑｉに得られ、さらにクロックパルスはデータをシフトさせる。そして、フリップフロップ３２ｉ、３２ｉ＋１の出力端子Ｑｉ、Ｑｉ＋１に論理レベル“０”があり、以下同様である。全体の作動は以下に示すフリップフロップ３２ｉのテーブルに要約されている。
【００７２】
【表1】
0003771285.tif 000002
Ｔｊは二個のクロック行程ＣＰ間での経過する時間に対応し、添字ｉは１からｎまでにわたり、Ａ，Ｃは出力回路２８ｉの中継器３６ｉ、３８ｉの入力を各々表わし、一方、Ｂはフリップフロップ３２ｉ＋１に接続されるＡＮＤゲート４０ｉの入力を表わす。
【００７３】
もし放電電圧Ｖｄが回路の“論理アース（０又は１）”に等しければ、レジスタ30のｉ＋１番目の出力端子は有効に直接にＡＮＤゲート40ｉを経由してトランジスタＴ２のグリッドに接続される（出力段階ｉの２個のトランジスタＴ1ｉおよびＴ2ｉの同時通電を禁止するために、従来の手段により生ずる時間遅れで）。反対の場合には、中継器（ロジックレベル変換回路）38ｉが挿入されなければならない。
【００７４】
先ず、ある部分（ｉ＝２，４，６等）とそれからその他の部分（ｉ＝１，３，５等）が走査されるような方法で行をアドレスすることはしばしば興味がある。この形態は明らかにインターレース（飛び越し走査）のビデオ源の場合に適用されるが、あるタイプの画像（すなわち点描(スティップル) グレー）の表示には電力消費の観点からはほとんど不利益がないといえる。
【００７５】
このような走査の実現には、図４に示す前述の回路を基礎として、各々データ入力又は入力端子Ｄａ、Ｄｂを有する２個のハーフシフトレジスタ４２，４４を使用して行われる。このハーフシフトレジスタ４２，４４の各々の出力端子Ｑ２−Ｑ２ｋ、Ｑ１−Ｑ２ｋ−１はそれらの出力段に連結されているが、その出力端子、すなわち偶数個のレジスタからの出力と奇数個のレジスタからの出力端子とは交互に飛び越さなければならない。
【００７６】
これらの条件の下では、ハーフシフトレジスタ４２は、組合せないしは結合論理回路、即ち、結合ロジック３３  2k（インバータとＡＮＤゲート）と行２ｋに関係するプッシュプル回路を組み入れた出力回路２８  2k（ｋは１からｎ／２までの値であると仮定する）とに関係される。同様に、ハーフシフトレジスタ４４は結合ロジック（論理回路）３３  2k-1（インバータとＡＮＤゲート）と行Ｌ  2k-1の出力回路２８  2k-1とに関係される。
【００７７】
行Ｌｉの放電時間についての前述の説明は行電極Ｌｉ＋１の選択時間についても同様である。しかし、この発明によれば、次の行の選択時間の放電とは異なる放電時間を使用することも可能である。
【００７８】
図５および図６は、行電極Ｌｉの放電時間が次の行の選択時間より短い場合および次の行の選択時間より長い場合の図３、図４の結合ロジック（論理回路）の変形例を示している。
【００７９】
短い時間内では、信号ＥＤが印加され、これは全ゲート４０ｉに同一の態様で作動する。行電極Ｌｉに時系列的に印加されたこの信号は放電時間を有効化し、０と次の行の選択時間との間の持続時間の調整を可能にする。
【００８０】
かくして、図３に示すダイヤグラムと比較すれば、中継器３８ｉの入力端子の論理Ｃは１のみに限られ得るが、信号ＥＤがまた１であるトランジスタＴ2ｉの通電を強制し、放電させる。尚、レベル中継器はトランジスタＴ1，Ｔ2のゲートを制御する値の電圧を得るための簡単なアダプターの役目を果たす。
【００８１】
行電極の選択時間よりも長い放電時間を必要とするカソードルミネッセントまたは他のスクリーンに対しては、行の放電に対して、数個の後続の行の選択時間を有効化させることのできる論理回路の変形例を使用することができる。これは、ゲート４０ｉの入力端子Ｂの前に置かれてかつシフトレジスタ３０の数個の出力段階３２ｉ＋１，３２ｉ＋２に接続された行電極Ｌｉに対してＯＲ論理回路（ＯＲゲート）４２ｉを利用することによって得られる。
【００８２】
提案された制御モードは、明らかにグレイレベルのディスプレイの場合に適用される（これがデジタルまたはアナログ型であるか否かは問わない）。異なるグレー階諧調は列信号の持続時間とその振幅を変調することにより得られる。寄生的な光放射（電子放射）を避けるため、Ｖｄは最低電位で使用され続ける必要がある。
【００８３】
強制的に行の非選択電位でアドレスすることに比較すれば、行電圧の変位を大きくなければならない。なぜなら、それは列電極を変位することを完全にカバーしなければならないためである（すなわち、Ｖｄ＜−ＶｃおよびＶＬｓ＜Ｖｓ＋Ｖｃであり，Ｖｓはしきい値電圧に近い値である）。しきい値電圧を超える電圧は、ドットおいて電子の放射をもたらす。
【００８４】
色に対する適用は自明であり、どのような特別な問題も生じない。かくして、三色表色系はアノード電圧多重化による三色（赤、緑、青）の連続的走査によってか、またはカソード制御を三重化することによって得られる。よって、行電極の電極走査モードに特別な影響はない。特に、互いに同色のアノードに結合された赤、緑、青に対して各画素ごとに三個のアノード系を利用することが可能であり、このアノードの制御方法はＥＰ−Ａ−３４９４２５に従っている。
【００８５】
【発明の効果】
本発明によれば、上述の如く、行電極が列電極上に絶縁されて配置され且つマイクロドットが露呈する穴を有し、選択電位および放電電位を印加し且つ行電極を高インピーダンス下に置くための手段が、入力回路を含み、この入力回路は、ｎ出力回路を制御するｎ＋1フリップフロップを有するシフトレジスタと、少なくとも二つのロジック入力および一つの出力を有するプッシュプル回路とを備え、このプッシュプル回路は前記選択および放電電位に接続され、少なくとも二つのロジック入力は結合ロジックに接続され、ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以下の整数であり、且つ結合ロジックは、インバータとＡＮＤゲートとを含み、更に、ＯＲゲートを含むので、簡単な構成で、有益なアドレス時間を減少させることなく、容量の消費を確実に且つ迅速に低減できるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係るディスプレイスクリーンの部分分解斜視図である。
【図２】この発明のスクリーンの行電極と列電極とに印加される、異なる信号を示す図である。
【図３】この発明のスクリーンの行電極制御回路の一実施例を示す図である。
【図４】この発明のスクリーンの行電極制御回路の変形例を示す図である。
【図５】この発明のスクリーンの行電極の各制御回路の入力回路の一変形例を示す図である。
【図６】この発明のスクリーンの行電極の各制御回路の入力回路の他の変形例を示す図である。
【符号の説明】
１０   行電極
８   列電極
２４   列電極制御回路
２６ｉ 行電極制御回路
Ｖｌｓ 選択電位
Ｖｄ 放電電位
【図１】
0003771285.tif 000003
【図２】
0003771285.tif 000004
【図３】
0003771285.tif 000005
【図４】
0003771285.tif 000006
【図５】
0003771285.tif 000007
【図６】
0003771285.tif 000008