(57)【特許請求の範囲】
【請求項１】
Ｐチャネル型薄膜トランジスタと、前記Ｐチャネル型薄膜トランジスタと直列に接続された１個又は複数の他のＰチャネル型薄膜トランジスタと、Ｎチャネル型薄膜トランジスタとを有し、
前記Ｎチャネル型薄膜トランジスタは、前記Ｐチャネル型薄膜トランジスタ及び前記他のＰチャネル型薄膜トランジスタに対して並列に接続されるトランスファゲイト回路であって、
前記Ｐチャネル型薄膜トランジスタのゲイト電極と、前記他のＰチャネル型薄膜トランジスタのゲイト電極は共通の信号入力端子に接続され、
前記Ｎチャネル型薄膜トランジスタのゲイト電極は他の信号入力端子に接続され、
前記Ｐチャネル型薄膜トランジスタ、他のＰチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタの活性層はアモルファスシリコンにＮｉを導入して結晶化された結晶性シリコンであり、
前記結晶性シリコンには、Ｎｉが１×１０１５〜５×１０１９原子／ｃｍ３含まれていることを特徴とするトランスファゲイト回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、アクティブマトリクス表示装置を駆動する薄膜半導体集積回路において、Ｐチャネル型薄膜トランジスタのＯＦＦ時のリーク電流を低減することにより、従来よりも低消費電力の薄膜半導体集積回路に関する。
また、薄膜半導体集積回路を構成する薄膜トランジスタ（以下ＴＦＴと記す）の活性層がアモルファスシリコンの結晶化を促進する触媒元素を用いて結晶化を行ったシリコン半導体によって構成させるものに関する。
【０００２】
【従来の技術】
アクティブマトリクス表示装置は、各画素毎にスイッチング素子を設け、画像信号線より供給される信号を前記スイッチング素子によって画素に供給する装置である。従来、スイッチング素子としてはアモルファスシリコン半導体を用いたＴＦＴが使用されていたが、近年動作速度が大きい結晶性シリコン半導体を用いたＴＦＴが開発されている。
【０００３】
結晶性シリコン半導体を製造するには、以下に述べる問題点がある。
第１の問題はシリコンの結晶化の問題である。結晶性シリコンはアモルファスシリコンを結晶化することで得られる。結晶化には２つの方法が知られている。１つはレーザー等の強光を照射して瞬間的に結晶化する方法で光アニールと称される。この方法の欠点は安定した大エネルギーのレーザー発振器が得られないために量産性に乏しい事である。もう１つの方法は熱アニール法もしくは固相成長法と呼ばれるもので、通常６００℃以上の温度で熱アニールを行うことで、アモルファスシリコンを固相成長させて結晶化するものである。この方法の欠点は、熱アニールの温度が１０００℃の場合、使用可能な基板は石英以外になく、基板コストが増大し、尚かつ得られるシリコン膜の結晶性も好ましくない事である。また、熱アニールの温度が６００℃の場合、コストの低い硼珪酸ガラスが基板として使用可能となるが、結晶化に２４時間以上必要になる。
【０００４】
第２の問題は結晶性シリコンを用いたＴＦＴでは、ゲイト電極に逆バイアス電圧を印加した際のリーク電流が大きい事である。これは結晶粒界に起因すると考えられており、結晶性シリコンを用いてアクティブマトリクス表示装置を構成する回路の特性および消費電力を左右し、最大の問題となっている。
Ｎチャネル型ＴＦＴの場合、ＶGSを負にバイアスした時のリーク電流は、半導体薄膜の表面に誘起されるＰ型層と、ソース領域およびドレイン領域のＮ型層との間に形成されるＰＮ接合を流れる電流により規定される。そして、半導体薄膜中（特に粒界）には多くのトラップが存在するため、このＰＮ接合は不完全であり、接合リーク電流が流れやすい。ゲイト電極を負にバイアスするほどリーク電流が増加するのは半導体薄膜の表面に形成されるＰ型層のキャリア濃度が増加してＰＮ接合のエネルギー障壁の幅が狭くなるため、電界の集中が起こり接合リーク電流が増加することによるものである。
【０００５】
このようにして生ずるリーク電流は、ソース／ドレイン電圧に大きく依存する。例えば、ＴＦＴのソース／ドレイン間に印加される電圧が大きくなるに従い、リーク電流が飛躍的に増大することが知られている。すなわち、ソース／ドレイン間に５Ｖの電圧を加えた場合と１０Ｖの電圧を加えた場合とでは、後者のリーク電流は前者の２倍ではなく、１０倍以上になる場合がある。また、このような非線型性はゲイト電圧にも依存する。一般にゲイト電極の逆バイアスの値が大きい場合（Ｎチャネル型では、大きなマイナス電圧）には、両者の差が著しくなる。
【０００６】
【発明が解決しようとする課題】
上記の第１の問題に関しては、ニッケル（Ｎｉ）、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）等を微量添加することによりアモルファスシリコンの結晶化を促進できることが知られている（特開平６−２４４１０４）。これらの添加すべき元素を触媒元素と言うが、この結果、典型的には５５０℃で４時間、あるいはより低温・短時間の熱アニールで結晶化を成就することが可能となる。加えて、従来の熱アニール法では、アモルファスシリコンは１０００Å以上の厚いものでないとほとんど結晶化しなかったのだが、触媒元素を用いると、１０００Å以下、典型的には３００〜８００Åの厚さでも十分な結晶化が起こることがわかった。
【０００７】
また、研究の結果、これらの触媒元素を使用して結晶化したシリコンを用いてＴＦＴを作製する場合には、結晶化工程の観点から、また、特性・信頼性の観点から、触媒元素のシリコン中への残留濃度は１×１０15〜５×１０19原子／ｃｍ3 とすることが好ましいことが明らかになった。
【０００８】
このように、第１の問題は解決されたのであるが、第２の問題は未解決のままであった。逆に触媒元素を用いて結晶化したシリコン膜は結晶成長が針状に進行する（従来の熱アニール法では粒状に成長する）ことと、結晶の長径が数μｍ以上（従来の熱アニール法では１μｍ以下）と大きいことのため、ＴＦＴ特性が結晶粒界の影響を大きく受け、リーク電流のバラツキが大きいことが新たな問題として浮かび上がった。図１３に従来のＰチャネル型ＴＦＴのリーク電流のばらつきを示す。図１３から明らかなように、リーク電流は２桁変動している。
【０００９】
上記に述べたように、アクティブマトリクス表示装置の駆動回路をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のＴＦＴで構成した場合でも、Ｐチャネル型ＴＦＴが、ＯＦＦ状態にもかかわらずかなり大きなリーク電流を流すため、回路全体としての消費電力が増大している。アクティブマトリクス表示装置を有する製品として、ノートパソコンや携帯用情報端末等が挙げられ、現状ではアクティブマトリクス表示装置が消費電力の大半を占め、バッテリによる長時間駆動の要求からアクティブマトリクス表示装置の低消費電力化が望まれている。また、地球規模で省資源すべきという流れがあり、次世代のディスプレイとしての期待がかかるアクティブマトリクス表示装置の低消費電力化は必要不可欠なものとなっている。
【００１０】
【課題を解決するための手段】
Ｐチャネル型ＴＦＴのリーク電流を減少させるには、前述のようにソース／ドレインの電圧を減少させればよい。従って、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのドレイン電極が接続している点にＰチャネル型ＴＦＴに挿入すれば、Ｐチャネル型ＴＦＴ全体として、ソース／ドレイン電圧は一定であるため、個々のＰチャネル型ＴＦＴのソース／ドレイン電圧は、挿入したＰチャネル型ＴＦＴの数に反比例する。具体的な手法は以下に示す。
【００１１】
図１に示すように、ＴＦＴで構成されるインバータ回路について、Ｐチャネル型ＴＦＴ（１０１）とＮチャネル型ＴＦＴ（１０３）の間に、Ｐチャネル型ＴＦＴ（１０２）を挿入して、挿入した前記Ｐチャネル型ＴＦＴ（１０２）により電圧降下させて、前記Ｐチャネル型ＴＦＴ（１０１）のドレイン近傍の電界を弱めて、リーク電流を低減させる。
【００１２】
図３に示すように、ＴＦＴで構成されるＮＡＮＤ回路について、Ｐチャネル型ＴＦＴ（３０１、３０５）とＮチャネル型ＴＦＴ（３０３）の間に、Ｐチャネル型ＴＦＴ（３０２、３０６）を挿入して、挿入した前記Ｐチャネル型ＴＦＴ（３０２、３０６）により電圧降下させて、前記Ｐチャネル型ＴＦＴ（３０１、３０５）のドレイン近傍の電界を弱めて、リーク電流を低減させる。
【００１３】
図６に示すように、ＴＦＴで構成されるトランスファゲイト回路について、Ｐチャネル型ＴＦＴ（６０２）を追加して、追加した前記Ｐチャネル型ＴＦＴ（６０２）により電圧降下させて、Ｐチャネル型ＴＦＴ（６０１）のドレイン近傍の電界を弱めて、リーク電流を低減させる。
【００１４】
本明細書で開示する発明は、ＴＦＴとして、その活性層をシリコンの結晶化を助長する触媒元素を利用して結晶化されたシリコン膜を用いた場合に顕著な効果を得ることができる。これは、上記触媒元素を用いて結晶化された結晶性シリコン膜を用いてＴＦＴを構成した場合、触媒元素に起因するトラップ準位によって、本質的にＯＦＦ電流特性が悪化するためである。
【００１５】
シリコンの結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものを用いることができる。特にＮｉを用いた場合に顕著な効果と実用性の高い再現性を得ることができる。
【００１６】
これらの触媒元素（これらの触媒元素は全て金属元素である）をアモルファスシリコンに導入するには、
・これらの触媒元素でなる電極を有するプラズマ処理装置を用い、水素プラズマ処理を行う方法
・スパッタ法や蒸着法やＣＶＤ法により、これら触媒元素の薄膜、またはこれら触媒元素を含む薄膜をアモルファスシリコン膜の表面に形成する方法
・これら触媒元素を含む溶液をモルファスシリコン膜上に塗布する方法
等がある。
特に最後の溶液を用いる方法は、予め導入される元素の濃度を溶液中の元素の濃度を調整することで、容易に制御することが可能であるので、再現性の高い結果を得ることができる。
【００１７】
【実施例】
〔参考例１〕
図１に示すのは、ＴＦＴで構成されるインバータ回路において、Ｐチャネル型ＴＦＴ（１０２）を入力と接続し、Ｐチャネル型ＴＦＴ（１０１）とＮチャネル型ＴＦＴ（１０３）の間に挿入した例である。この時、前記Ｐチャネル型ＴＦＴ（１０２）による電圧降下があるため、Ｐチャネル型ＴＦＴ（１０１）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（１０２）の数は複数個でも構わない。
【００１８】
図１１に本参考例で使用するＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの作製工程（その１）の断面図を示す。まず、基板（コーニング７０５９）（１１０１）上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜（１１０２）を形成した。基板は、下地膜の成膜の前もしくは後に、歪み温度よりも高い温度でアニールをおこなった後、０．１〜１．０℃／分で歪み温度以下まで徐冷すると、その後の温度上昇を伴う工程（本発明の参考例の赤外光照射を含む）での基板の収縮が少なく、マスク合わせが容易となる。コーニング７０５９基板では、６２０〜６６０℃で１〜４時間アニールした後、０．１〜１．０℃／分、好ましくは、０．１〜０．３℃／分で徐冷し、４５０〜５９０℃まで温度が低下した段階で取り出すとよい。
【００１９】
さて、下地膜成膜後、窒化珪素膜等によって形成されたマスク（１１０３）を設けた。このマスク（１１０３）は、スリット状に下地膜（１１０２）を露呈させる。こうして図１１（Ａ）に示す状態を得る。図１１（Ａ）の状態を上面から見ると、スリット状に下地膜（１１０２）は露呈しており、他の部分はマスクされている状態となっている。上記マスク（１１０３）を設けた後、スパッタリング法によって、厚さ５〜２００Å、例えば２０Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）を（１１００）の領域にスパッタリング法によって選択的に成膜した。この状態で、ニッケルが（１１００）の領域に選択的に導入されることになる。（図１１（Ａ））
【００２０】
つぎに、マスク（１１０３）を取り除き、プラズマＣＶＤ法によって、厚さ３００〜１５００Å、例えば５００Åの真性（Ｉ型）の非晶質珪素膜（１１０４）を成膜した。そして、不活性雰囲気下（窒素もしくはアルゴン、大気圧），５５０℃、で４〜８時間アニールして結晶化させた。この際、珪化ニッケル膜が選択的に成膜された（１１００）の領域においては、基板（１１０１）に対して垂直方向に結晶性珪素膜（１１０４）の結晶化が進行した。そして、領域（１１００）以外の領域では、矢印（１１０５）で示すように、領域（１１００）から横方向（基板と平行な方向）に結晶成長が進行した。（図１１（Ｂ））
【００２１】
本参考例に示すように、珪素の結晶化を助長する触媒元素を用いて結晶化させた結晶性珪素膜は、単結晶ウエハーと同じような結晶構造を有しているわけではないので、内部に不対結合手を中和するための水素（またはハロゲン元素）が０．００１  原子％〜５原子％の濃度で含まれている。
【００２２】
図１１（Ｂ）に示す結晶化工程が終了したら、珪素膜をパターニングして、ＴＦＴの島状の活性層（１１０４’）を形成した。この際、チャネル形成領域となる部分に結晶成長の先端部（すなわち、結晶珪素領域と非晶質珪素領域の境界で、ニッケルの濃度が大きい）が存在しないようにすることが重要である。こうすることで、ソース／ドレイン間を移動するキャリアがチャネル形成領域において、ニッケル元素の影響を受けないようにすることができる。活性層（１１０４’）の大きさはＴＦＴのチャネル長とチャネル幅を考慮して決定される。小さなものでは、５０μｍ×２０μｍ、大きなものでは１００μｍ×１０００μｍであった。
【００２３】
このような活性層を基板上に必要する数でもって、また所定のパターンでもって形成した。そして、０．５〜４μｍここでは０．８〜１．４μｍにピークをもつ赤外光を３０〜１８０秒照射し、活性層の結晶化をさらに助長させた。温度は８００〜１３００℃、代表的には９００〜１２００℃、例えば１１００℃とした。活性層の表面の状態を良くするために、照射はＨ2 雰囲気中でおこなった。本工程は、活性層を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。そして、活性層中の欠陥や不体結合手を減少させるのに非常に効果がある。（図１１（Ｃ））
【００２４】
つぎにプラズマＣＶＤ法によって厚さ１０００Åの酸化珪素膜（１１０６）をゲイト絶縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）と酸素を用い、成膜時の基板温度は３００〜５５０℃、例えば４００℃とした。
【００２５】
このゲイト絶縁膜となる酸化珪素膜（１１０６）の成膜後に、可視・近赤外光の照射による光アニールを再度行なった。このアニールによって、主に酸化珪素膜（１１０６）と活性層（１１０４’）との界面及びその近傍における準位を効果的に消滅させることができた。これは、ゲイト絶縁膜とチャネル形成領域との界面特性が極めて重要である絶縁ゲイト型電界効果半導体装置にとっては極めて有用なことである。
【００２６】
引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２％のスカンジウムを含む）を成膜した。そして、アルミニウム膜をパターニングして、ゲイト電極（１１０７、１１０９）を形成した。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層（１１０８、１１１０）を形成した。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行った。得られた酸化物層（１１０８、１１１０）の厚さは２０００Åであった。なお、この酸化物（１１０８、１１１０）とは、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。
【００２７】
次に、イオンドーピング法（またはプラズマドーピング法）によって、活性層領域（ソース／ドレイン、チャネルを構成する）にゲイト電極部、すなわちゲイト電極（１１０７）とその周囲の酸化層（１１０８）、ゲイト電極（１１０９）とその周囲の酸化層（１１１０）をマスクとして、自己整合的にＰもしくはＮ導電型を付与する不純物を添加した。ドーピングガスとして、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとする。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15ｃｍ-2とした。ドーピングに際しては、一方の領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングした。この結果、Ｎ型の不純物領域（１１１４、１１１６）、Ｐ型の不純物領域（１１１１、１１１３）が形成され、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴＦＴ）との領域を形成することができた。
【００２８】
その後、レーザー光の照射によってアニール行った。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０ショット、例えば２ショット照射した。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図１１（Ｄ））
【００２９】
また、この工程は、可視・近赤外光によるランプアニールによる方法でもよい。可視・近赤外線は結晶化した珪素、または燐またはホウ素が１０19〜１０21ｃｍ-3添加された非晶質珪素へは吸収されやすく、１０００℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。燐またはホウ素が添加されていると、その不純物散乱により、近赤外線でも十分光が吸収される。このことは肉眼による観察でも黒色であることから十分に推測がつく。その反面、ガラス基板へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
【００３０】
続いて、厚さ６０００Åの酸化珪素膜（１１１８）を層間絶縁物としてプラズマＣＶＤ法によって形成した。この層間絶縁物としてはポリイミドまたは酸化珪素とポリイミドの２層膜を利用してもよい。さらにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線（１１１７、１１２０、１１１９）を形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを相補型に構成した半導体回路を完成した。（図１１（Ｅ））
ここで示したＴＦＴの作製工程においては、各工程で生じた不対結合手を、その後の工程で、水素雰囲気において、２５０〜４００℃で加熱することによって中和することが重要である。
【００３１】
本参考例においては、Ｎｉを導入する方法として、非晶質珪素膜（１１０４）下の下地膜（１１０２）上に選択的にＮｉを薄膜（極めて薄いので、膜として観察することは困難である）として形成し、この部分から結晶成長を行わす方法を採用したが、非晶質珪素膜（１１０４）を形成後に、選択的に珪化ニッケル膜を成膜する方法でもよい。即ち、結晶成長は非晶質珪素膜の上面から行ってもよいし、下面から行ってもよい。また、予め非晶質珪素膜を成膜し、さらにイオンドーピング法を用いて、ニッケルイオンをこの非晶質珪素膜（１１０４）中に選択的に注入する方法を採用してもよい。この場合は、ニッケル元素の濃度を細かく制御することができるという特徴を有する。またプラズマ処理やＣＶＤ法による方法でもよい。
【００３２】
図１１に示したＴＦＴは、膜の平面方向に結晶成長が行われており、その方向にキャリアが移動する構成となっていることが特徴である。この結晶成長は、柱状あるいは針状に進行するもので、その方向に対して移動するキャリアは、結晶粒界の影響を受けにくいものとなる。従って、移動度の高いＴＦＴを得ることができる。
【００３３】
図１２に本参考例で使用する他の形式のＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの作製工程（その２）の断面図を示す。まず、基板（コーニング７０５９）（１２０１）上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜（１２０２）を形成した。基板は、下地膜の成膜の前もしくは後に、歪み温度よりも高い温度でアニールをおこなった後、０．１〜１．０℃／分で歪み温度以下まで徐冷すると、その後の温度上昇を伴う工程（本発明の参考例の赤外光照射を含む）での基板の収縮が少なく、マスク合わせが容易となる。コーニング７０５９基板では、６２０〜６６０℃で１〜４時間アニールした後、０．１〜１．０℃／分、好ましくは、０．０３〜０．３℃／分で徐冷し、４００〜５００℃まで温度が低下した段階で取り出すとよい。
【００３４】
そして、プラズマＣＶＤ法によって、厚さ３００〜１５００Å、例えば８００Åの真性（Ｉ型）の非晶質珪素膜（１２０３）を成膜した。さらに、その上にプラズマＣＶＤ法によって厚さ１００〜８００Å、例えば２００Åの酸化珪素膜（１２０４）を堆積した。こえは、以下の熱アニール工程において保護膜となり、膜表面の荒れを防止する。
【００３５】
次に、窒素雰囲気下（大気圧）、６００℃で４時間、熱アニールした。この熱アニールによって、珪素膜中の余剰の水素は放出され、膜は低度の結晶性を有することとなった。ただし、珪素膜をラマン散乱分光法によって分析しても、９０％以上が結晶化している多結晶珪素被膜のように、明確に珪素結晶に起因するピークを認めることはできなかった。このときの膜の結晶性は、結晶成長用の核発生が少なくともおこなわれ、結晶化した面積が５０％以下、代表的には１〜１０％の面積しか結晶化していない状態である。ＴＥＭ（透過型電子顕微鏡）による観察では１０００Å以下、典型的には２０〜１００Åの微細な結晶が観察された。この結晶化を３〜３０倍程度に核成長させるには、この珪素膜に、予めイオン注入法によって１×１０14〜１×１０16ｃｍ-2のドーズ量で珪素イオンを注入しておくと有効であった。（図１２（Ａ））
【００３６】
この工程の後に、珪素膜をパターニングして、ＴＦＴの島状の活性層（１２０５）を形成した。活性層（１２０５）の大きさはＴＦＴのチャネル長とチャネル幅を考慮して決定される。小さなものでは、５０μｍ×２０μｍ、大きなものでは１００μｍ×１０００μｍであった。このような活性層を基板上に多く形成した。
【００３７】
そして、０．６〜４μｍ、ここでは０．８〜１．４μｍにピークをもつ赤外光を３０〜１８０秒照射し、活性層の結晶化をおこなった。温度は８００〜１３００℃、代表的には９００〜１２００℃、例えば１１００℃とした。活性層の表面の状態を良くするために、照射はＨ2 雰囲気中でおこなった。本工程は、活性層を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。そして、活性層中の欠陥や不体結合手を減少させるのに非常に効果がある。（図１２（Ｂ））
【００３８】
赤外線の光源としてはハロゲンランプを用いた。可視・近赤外光の強度は、モニターの単結晶シリコンウェハー上の温度が８００〜１３００℃、代表的には９００〜１２００℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。
【００３９】
なお、赤外光照射の際、その表面に保護膜として酸化珪素または窒化珪素膜を形成しておくことが好ましい。これは、珪素膜（１２０５）の表面の状態を良くするためである。本参考例では、珪素膜（１２０５）の表面の状態を良くするために、Ｈ２雰囲気中にておこなったが、Ｈ２雰囲気に０．１〜１０容量％のＨＣｌ、その他ハロゲン化水素やフッ素や塩素、臭素の化合物を混入してもよい。
【００４０】
この可視・近赤外光照射は、結晶化した珪素膜を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。そして、珪素膜中の欠陥や不体結合手を減少させるのに非常に効果がある。また、ＲＴＡ工程が終了したのちに、２００〜５００℃、代表的には３５０℃で水素アニールをおこなうことも、欠陥を減少させる上で有効である。これは１×１０13〜１×１０15ｃｍ-2の量の水素のイオンドープをおこない、さらに２００〜３００℃の熱処理によっても同じ効果が得られる。
【００４１】
ＲＴＡ工程後に、プラズマＣＶＤ法によって厚さ１０００Åの酸化珪素膜（１２０６）をゲイト絶縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）と酸素を用い、成膜時の基板温度は３００〜５５０℃、例えば４００℃とした。
【００４２】
このゲイト絶縁膜となる酸化珪素膜（１２０６）の成膜後に、前記ＲＴＡ工程と同じ条件で可視・近赤外線の照射による光アニールを再度行なった。このアニールによって、主に酸化珪素膜（１２０６）と珪素膜（１２０５）との界面及びその近傍における準位を消滅させることができた。これは、ゲイト絶縁膜とチャネル形成領域との界面特性が極めて重要である絶縁ゲイト型電界効果半導体装置にとっては極めて有用である。
【００４３】
引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２５％の周期律表III ａの希土類元素を含む）を成膜した。そしてアルミニウム膜をパターニングして、ゲイト電極（１２０７、１２０９）を形成した。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層（１２０８、１２１０）を形成した。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行った。得られた酸化物層（１２０８、１２１０）の厚さは２０００Åであった。なお、この酸化物（１２０８、１２１０）とは、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。
【００４４】
次に、イオンドーピング法（プラズマドーピング法とも言う）によって、ゲイト電極部（すなわちゲイト電極（１２０７）とその周囲の酸化層（１２０８）、ゲイト電極（１２０９）とその周囲の酸化層（１２１０））をマスクとして、自己整合的にＰもしくはＮ導電型を付与する不純物を珪素膜（１２０５）に添加した。ドーピングガスとして、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとする。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とした。ドーピングに際しては、一方の領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングした。この結果、Ｎ型の不純物領域（１２１４、１２１６）、Ｐ型の不純物領域（１２１１、１２１３）が形成され、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴＦＴ）との領域を形成することができた。
【００４５】
その後、レーザー光の照射によってアニール行った。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０ショット、例えば２ショット照射した。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図１２（Ｃ））
【００４６】
また、この工程は、可視・近赤外光によるランプアニールによる方法でもよい。可視・近赤外線は結晶化した珪素、または燐またはホウ素が１０17〜１０21ｃｍ-3添加された非晶質珪素へは吸収されやすく、１０００℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。燐またはホウ素が添加されていると、その不純物散乱により、近赤外線でも十分光が吸収される。このことは肉眼による観察でも黒色であることから十分に推測がつく。その反面、ガラス基板へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
【００４７】
続いて、厚さ６０００Åの酸化珪素膜（１２１７）を層間絶縁物としてプラズマＣＶＤ法によって形成した。この層間絶縁物としてはポリイミドまたは酸化珪素とポリイミドの２層膜を利用してもよい。さらにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線（１２１８、１２２０、１２１９）を形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを相補型に構成した半導体回路を完成した。（図１２（Ｄ））
【００４８】
特に本発明の参考例では、可視・近赤外光による光アニールの工程で生じた不対結合手を、その後の工程で、水素雰囲気において、２５０〜４００℃で加熱することによって水素を添加し、中和することが重要である。このように本発明の参考例により、量産性が向上し、かつ、ゲイト電極が０Ｖまたはゲイト電極に逆バイアス電圧（ＮＴＦＴの場合には負）が印加された状態のリーク電流のばらつきを、従来の方法に比べて１〜２桁下げることができるようになった。
【００４９】
図１５に、本参考例によるインバータ回路のパターン例を示す。配線（１５０１）はドレイン電圧を供給するドレイン配線、配線（１５０２）は接地電位を供給する接地配線である。ゲイト電極（１５０３）は櫛状の形状をとる。ゲイト電極の２本の櫛状の部分を横断してＰ型半導体領域対（１５０４）が設けられ、２個のＰチャネル型ＴＦＴが形成される。またゲイト電極の１本の櫛状の部分を横断してＮ型半導体領域対（１５０５）が設けられ、１個のＮチャネル型ＴＦＴが形成される。Ｐ型半導体領域対（１５０４）の一方はドレイン配線に接続され、Ｐ型半導体領域対（１５０４）の他方は出力配線（１５０６）に接続する。そして、Ｎ型半導体領域対（１５０５）の一方は接地配線に接続され、Ｎ型半導体領域対（１５０５）の他方は出力配線に接続する。
【００５０】
〔参考例２〕
図２に示すのは、ＴＦＴで構成されるインバータ回路において、Ｐチャネル型ＴＦＴ（２０２）を常時ＯＮ状態にし、Ｐチャネル型ＴＦＴ（２０１）とＮチャネル型ＴＦＴ（２０３）の間に挿入した例である。この時前記Ｐチャネル型ＴＦＴ（２０２）による電圧降下があるため、Ｐチャネル型ＴＦＴ（２０１）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（２０２）の数は複数個でも構わない。
【００５１】
〔参考例３〕
図３に示すのは、ＴＦＴで構成されるＮＡＮＤ回路において、Ｐチャネル型ＴＦＴ（３０２、３０６）を入力と接続し、Ｐチャネル型ＴＦＴ（３０１、３０５）とＮチャネル型ＴＦＴ（３０３）の間に挿入した例である。この時前記Ｐチャネル型ＴＦＴ（３０２、３０６）による電圧降下があるため、Ｐチャネル型ＴＦＴ（３０１、３０５）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（３０２、３０６）の数は複数個でも構わない。
【００５２】
〔参考例４〕
図４に示すのは、ＴＦＴで構成されるＮＡＮＤ回路において、Ｐチャネル型ＴＦＴ（４０２、４０６）を常時ＯＮ状態にし、Ｐチャネル型ＴＦＴ（４０１、４０５）とＮチャネル型ＴＦＴ（４０３）の間に挿入した例である。この時前記Ｐチャネル型ＴＦＴ（４０２、４０６）による電圧降下があるため、Ｐチャネル型ＴＦＴ（４０１、４０５）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（４０２、４０６）の数は複数個でも構わない。
【００５３】
〔参考例５〕
図５に示すのは、ＴＦＴで構成されるＮＡＮＤ回路において、Ｐチャネル型ＴＦＴ（５０２）を入力と接続し、尚かつＰチャネル型ＴＦＴ（５０６）を常時ＯＮ状態にし、Ｐチャネル型ＴＦＴ（５０１、５０５）とＮチャネル型ＴＦＴ（５０３）の間に挿入した例である。この時前記Ｐチャネル型ＴＦＴ（５０２、５０６）による電圧降下があるため、Ｐチャネル型ＴＦＴ（５０１、５０５）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（５０２、５０６）の数は複数個でも構わない。
【００５４】
〔実施例１〕
図６に示すのは、ＴＦＴで構成されるトランスファゲイト回路において、Ｐチャネル型ＴＦＴ（６０２）をＰチャネル型ＴＦＴ（６０１）と入力を接続し、Ｐチャネル型ＴＦＴ（６０１）とＮチャネル型ＴＦＴ（６０３）の間に挿入した例である。この時前記Ｐチャネル型ＴＦＴ（６０２）による電圧降下があるため、Ｐチャネル型ＴＦＴ（６０１）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（６０２）の数は複数個でも構わない。
【００５５】
〔参考例６〕
図７に示すのは、ＴＦＴで構成されるトランスファゲイト回路において、Ｐチャネル型ＴＦＴ（７０２）を常時ＯＮ状態にし、Ｐチャネル型ＴＦＴ（７０１）とＮチャネル型ＴＦＴ（７０３）の間に挿入した例である。この時前記Ｐチャネル型ＴＦＴ（７０２）による電圧降下があるため、Ｐチャネル型ＴＦＴ（７０１）のドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。尚、前記Ｐチャネル型ＴＦＴ（７０２）の数は複数個でも構わない。
【００５６】
〔参考例７〕
図８に示すのは、ＴＦＴで構成されるシフトレジスタ回路の内、１段の回路図である。クロックトインバータ（８０１、８０３、８０４、８０６）とインバータ（８０２、８０５）を構成するＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの間にはＰチャネル型ＴＦＴを挿入する。この時前記挿入したＰチャネル型ＴＦＴによる電圧降下があるため、Ｐチャネル型ＴＦＴのドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。この例では、前記挿入したＰチャネル型ＴＦＴのゲイト電極に入力信号が接続されているが、参考例（その２）で示すように、常時ＯＮ状態にしたＰチャネル型ＴＦＴを挿入しても構わない。また、挿入するＰチャネル型ＴＦＴの数は複数個でも構わない。
【００５７】
〔参考例８〕
図９に示すのは、ＴＦＴで構成されるシフトレジスタ回路の内、１段の回路図である。クロックトインバータ（９０１、９０３、９０４、９０６）とインバータ（９０２、９０５、９０８）とＮＡＮＤ（９０７）を構成するＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの間にはＰチャネル型ＴＦＴを挿入する。この時前記挿入したＰチャネル型ＴＦＴによる電圧降下があるため、Ｐチャネル型ＴＦＴのドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。この例では、前記挿入したＰチャネル型ＴＦＴのゲイト電極に入力信号が接続されているが、参考例（その２、その４）で示すように、常時ＯＮ状態にしたＰチャネル型ＴＦＴを挿入しても構わない。また、挿入するＰチャネル型ＴＦＴの数は複数個でも構わない。
【００５８】
〔参考例９〕
図１０に示すのは、ＴＦＴで構成されるシフトレジスタ回路の内、１段の回路図である。トランスファゲイト（１００１、１００４）とインバータ（１００２、１００３、１００５、１００６）を構成するＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの間にはＰチャネル型ＴＦＴを挿入する。この時前記挿入したＰチャネル型ＴＦＴによる電圧降下があるため、Ｐチャネル型ＴＦＴのドレイン近傍の電界を弱める効果がある。よって、リーク電流を低減することができる。この例では、前記挿入したＰチャネル型ＴＦＴのゲイト電極に入力信号が接続されているが、参考例（その２、その６）で示すように、常時ＯＮ状態にしたＰチャネル型ＴＦＴを挿入しても構わない。また、挿入するＰチャネル型ＴＦＴの数は複数個でも構わない。
【００５９】
〔参考例１０〕
本参考例は、図１２（Ａ）に示す工程において、シリコンの結晶化を助長する触媒元素であるニッケル元素を溶液を用いて導入する方法に関する。本参考例においては、図１２（Ａ）に示す状態において、酸化珪素膜１２０４を極薄い酸化膜（厚さ数十Å程度）を形成する。この酸化膜の形成は、酸化性雰囲気中におけるＵＶ光の照射で行えばよい。
【００６０】
この酸化膜１２０４は、後の溶液塗布工程において、溶液が弾かれないようにするためのものである。次にニッケル酢酸塩溶液をスピナーを用いてスピンコートすることにより、ニッケル元素をアモルファスシリコン膜１１０１の表面に極薄い酸化膜１２０４を介して接触させた状態とする。後は、図１２の工程の説明において記載した方法により、結晶化工程を行えばよい。
【００６１】
〔参考例１１〕
本参考例は、図１１（Ａ）に示す工程において、ニッケル酢酸塩溶液を塗布し、ニッケル元素を導入するものである。図１１（Ａ）に示す工程において、ニッケル酢酸塩溶液をスピナーを用いてスピンコートした後、アモルファスシリコン膜を成膜し、さらに加熱処理を施すことにより、結晶性珪素膜を得ればよい。
【００６２】
〔参考例１２〕
本参考例は、シリコンの結晶化を助長する触媒元素として、Ｐｄを用いた場合の例である。ＰｄはＮｉに比較して、その効果や再現性の点で劣るが、実用性という点においては利用できる元素である。本参考例では、パラジウム塩として知られている材料である塩化パラジウム（ＰｄＣｌ２  ２Ｈ２Ｏ）溶液を用いて、パラジウムの導入を行う。
【００６３】
ここでは、Ｐｄを用いる例を示したが、他に触媒元素としてＦｅ（鉄）を用いる場合には、その化合物として鉄塩として知られている材料、例えば臭化第１鉄（ＦｅＢｒ2 ６Ｈ2 Ｏ）、臭化第２鉄（ＦｅＢｒ3 ６Ｈ2 Ｏ）、酢酸第２鉄（Ｆｅ（Ｃ2 Ｈ3 Ｏ2)3xＨ2 Ｏ）、塩化第１鉄（ＦｅＣｌ2 ４Ｈ2 Ｏ）、塩化第２鉄（ＦｅＣｌ3 ６Ｈ2 Ｏ）、フッ化第２鉄（ＦｅＦ3 ３Ｈ2 Ｏ）、硝酸第２鉄（Ｆｅ（ＮＯ3)3 ９Ｈ2 Ｏ）、リン酸第１鉄（Ｆｅ3 （ＰＯ4)2 ８Ｈ2 Ｏ）、リン酸第２鉄（ＦｅＰＯ4 ２Ｈ2 Ｏ）から選ばれたものを用いることができる。
【００６４】
また、触媒元素としてＣｏ（コバルト）を用いる場合には、その化合物としてコバルト塩として知られている材料、例えば臭化コバルト（ＣｏＢｒ６Ｈ2 Ｏ）、酢酸コバルト（Ｃｏ（Ｃ2 Ｈ3 Ｏ2)2 ４Ｈ2 Ｏ）、塩化コバルト（ＣｏＣｌ2 ６Ｈ2 Ｏ）、フッ化コバルト（ＣｏＦ2  xＨ2 Ｏ）、硝酸コバルト（Ｃｏ（Ｎｏ3)2 ６Ｈ2 Ｏ）から選ばれたものを用いることができる。
【００６５】
また、触媒元素としてＲｕ（ルテニウム）を用いる場合には、その化合物としてルテニウム塩として知られている材料、例えば塩化ルテニウム（ＲｕＣｌ3 Ｈ2 Ｏ）を用いることができる。
【００６６】
また、触媒元素してＲｈ（ロジウム）を用いる場合には、その化合物としてロジウム塩として知られている材料、例えば塩化ロジウム（ＲｈＣｌ3 ３Ｈ2 Ｏ）を用いることができる。
【００６７】
また、触媒元素としてＯｓ（オスニウム）を用いる場合には、その化合物としてオスニウム塩として知られている材料、例えば塩化オスニウム（ＯｓＣｌ3 ）を用いることができる。
【００６８】
また、触媒元素としてＩｒ（イリジウム）を用いる場合には、その化合物としてイリジウム塩として知られている材料、例えば三塩化イリジウム（ＩｒＣｌ3 ３Ｈ2 Ｏ）、四塩化イリジウム（ＩｒＣｌ4 ）から選ばれた材料を用いることができる。
【００６９】
また、触媒元素としてＰｔ（白金）を用いる場合には、その化合物として白金塩として知られている材料、例えば塩化第二白金（ＰｔＣｌ4 ５Ｈ2 Ｏ）を用いることができる。
【００７０】
また、触媒元素としてＣｕ（銅）を用いる場合には、その化合物として酢酸第二銅（Ｃｕ（ＣＨ3 ＣＯＯ）2 ）、塩化第二銅（ＣｕＣｌ2 ２Ｈ2 Ｏ）、硝酸第二銅（Ｃｕ（ＮＯ3)2 ３Ｈ2 Ｏ）から選ばれた材料を用いることができる。
【００７１】
また、触媒元素として金を用いる場合には、その化合物として三塩化金（ＡｕＣｌ3  xＨ2 Ｏ）、塩化金塩（ＡｕＨＣｌ4 ４Ｈ2 Ｏ）から選ばれた材料を用いることができる。
【００７２】
【発明の効果】
本発明に示されるように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴの間にＰチャネル型ＴＦＴを挿入することにより、電圧降下を生じさせ、Ｐチャネル型ＴＦＴのドレイン近傍の電界が弱め、リーク電流を低減することが可能になる。図１４にＰチャネル型ＴＦＴを２個直列接続した場合のリーク電流のばらつきを示す。図１４から、リーク電流のばらつきは１桁の範囲に収まっていることが分かる。図１３と図１４を比較すると本発明の効果は明白である。従って、薄膜半導体集積回路の消費電力も低減することが可能になる。
【図面の簡単な説明】
【図１】  本発明の参考例によるＴＦＴで構成されるインバータ回路の例を示す。
【図２】  本発明の参考例によるＴＦＴで構成されるインバータ回路の例を示す。
【図３】  本発明の参考例によるＴＦＴで構成されるＮＡＮＤ回路の例を示す。
【図４】  本発明の参考例によるＴＦＴで構成されるＮＡＮＤ回路の例を示す。
【図５】  本発明の参考例によるＴＦＴで構成されるＮＡＮＤ回路の例を示す。
【図６】  本発明によるＴＦＴで構成されるトランスファゲイト回路の例を示す。
【図７】  本発明の参考例によるＴＦＴで構成されるトランスファゲイト回路の例を示す。
【図８】  本発明の参考例によるＴＦＴで構成されるシフトレジスタ回路の一部の例を示す。
【図９】  本発明の参考例によるＴＦＴで構成されるシフトレジスタ回路の一部の例を示す。
【図１０】本発明の参考例によるＴＦＴで構成されるシフトレジスタ回路の一部の例を示す。
【図１１】本発明の参考例によるＴＦＴの作製工程（その１）の断面図を示す。
【図１２】本発明の参考例によるＴＦＴの作製工程（その２）の断面図を示す。
【図１３】従来のＰチャネル型ＴＦＴのリーク電流のばらつきを示す。
【図１４】本発明によるＰチャネル型ＴＦＴのリーク電流のばらつきを示す。
【図１５】本発明の参考例によるインバータ回路のパターンの例を示す。
【符号の説明】
１０１、１０２、２０１、２０２、・・・Ｐチャネル型ＴＦＴ
３０１、３０２、３０５、３０６、
４０５、４０６、５０５、５０６、
６０１、６０２、７０１、７０２
１０３、２０３、３０３、３０４、・・・Ｎチャネル型ＴＦＴ
４０３、４０４、５０３、５０４
８０１、８０３、８０４、８０６、・・・クロックトインバータ
９０１、９０３、９０４、９０６
８０２、８０５、９０２、９０５、・・・インバータ
９０８、１００２、１００３、
１００５、１００６
９０７                          ・・・ＮＡＮＤ
１００１、１００４              ・・・トランスファゲイト
１１０１、１２０１              ・・・ガラス基板
１１０２、１２０２              ・・・下地膜（酸化珪素膜）
１１０３                        ・・・マスク
１１０４、１２０３              ・・・珪素膜
１１０４’、１２０５            ・・・島状珪素膜（活性層）
１１０５                        ・・・結晶化の方向
１１０６、１２０６              ・・・ゲイト絶縁膜（酸化珪素膜）
１１０７、１２０７              ・・・ゲイト電極（アルミニウム）
１１０８、１２０８              ・・・陽極酸化層（酸化アルミニウム）
１１０９、１２０９              ・・・ゲイト電極
１１１０、１２１０              ・・・陽極酸化層
１１１１、１２１１              ・・・ソース（ドレイン）領域
１１１２、１２１２              ・・・チャネル形成領域
１１１３、１２１３              ・・・ドレイン（ソース）領域
１１１４、１２１４              ・・・ソース（ドレイン）領域
１１１５、１２１５              ・・・チャネル形成領域
１１１６、１２１６              ・・・ドレイン（ソース）領域
１１１７、１２１８              ・・・電極
１１１８、１２１７              ・・・層間絶縁物
１１１９、１２１９              ・・・電極
１１２０、１２２０              ・・・電極
１２０４                        ・・・酸化珪素膜
【図１】
0003768260.tif 000002
【図２】
0003768260.tif 000003
【図３】
0003768260.tif 000004
【図４】
0003768260.tif 000005
【図５】
0003768260.tif 000006
【図６】
0003768260.tif 000007
【図７】
0003768260.tif 000008
【図８】
0003768260.tif 000009
【図９】
0003768260.tif 000010
【図１０】
0003768260.tif 000011
【図１１】
0003768260.tif 000012
【図１２】
0003768260.tif 000013
【図１３】
0003768260.tif 000014
【図１４】
0003768260.tif 000015
【図１５】
0003768260.tif 000016