(57)【特許請求の範囲】
【請求項１】
一対のラインメモリと、いづれか一方のラインメモリに択一的に画像データを書き込む書き込み回路と、この書き込み動作に同期していづれか一方のラインメモリから択一的に画像データを読み出し表示装置に送る読み出し回路と、所定の初期動作時間と所定の画像データのバス幅を前記書き込み回路と前記読み出し回路とに指示する中央演算装置とを備えた画面データの転送装置において、
前記一対のラインメモリの記憶容量を増加して構成し、
前記所定の初期動作時間より長い初期動作時間を設定して前記中央演算装置に送る動作時間設定回路と、
前記所定の画像データのバス幅より長い画像データのバス幅を設定して前記中央演算装置に送るバス幅設定回路とを設け、
前記設定した初期動作時間と前記設定したバス幅とを前記中央演算装置は前記書き込み回路と前記読み出し回路に指示し、
入力される画像データについて、前記指示した初期動作時間と前記指示したバス幅とに従って、前記書き込み回路は前記いずれか一方のラインメモリに画像データを書き込むとともに前記読み出し回路は前記いずれか一方のラインメモリから画像データを読み出して、
一定時間に転送する画像データの量を増大し、一定量の画像データを転送する時間を短縮するようにしたことを特徴とする画像データの転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像データの転送装置に関し、特にカラオケ装置の背景画像やゲーム機等における画像データの書き込み読み出しを行うデータの転送装置に関する。
【０００２】
【従来の技術】
カラオケ装置やゲーム機等の画面には、動く映像や画像が曲の進展やゲームの展開とともに、常時変化しながら表示される。
画面に表示される画像データは、処理系から画像メモリに書き込まれ、次に画像メモリから読み出されて表示装置の画面に表示される。
画面に表示される画像が重要な構成となるパソコンや卓上コンピュータ等では画像メモリは画面のビットマップと１対１対応して、大容量のものが使用され、画像データは、画面単位で書き込みと読み出しが行われる。
【０００３】
このように高性能で、ある程度以上の価格を必要とする画像メモリは設計当初より、パソコン等の価格に組み込まれている。
一方、カラオケ装置やゲーム機等では、重要な音源回路等他の機能にはできるだけ高性能なものを割り当てるが、販売台数が多く、広大な数の普及性のために、最小のコストによる回路構成として低価格を実現している。
カラオケ装置やゲーム機等では、市場に標準品として供給されている、汎用の２ライン構成の画像メモリを使用し、コストの削減を果たしながら、表示機能の満足を実現している。
【０００４】
図５において、従来の画像データの転送装置について説明する。
動作時間ＲＯＭ４は中央演算装置ＣＰＵ６に対して、データを取扱う上での準備時間を指示するもので、例えば、３．６４０６ｎｓをアドレスホールドタイムやアドレスセットアップタイム等に設定する。
バス幅ＲＯＭ５はＣＰＵ６に対して、取扱データのバス幅を指示するもので、例えば、１６ビットをデータのバス幅に設定する。
【０００５】
動作時間ＲＯＭ４の３．６４０６ｎｓとバス幅ＲＯＭ５の１６ビットは固定的に設定されたもので、半導体回路の作成時に決められている。
さて、別回路で処理された画像データは、中央演算装置のＣＰＵ６に入力され、１６ビットのデータ毎に書き込み回路７に送られる。
【０００６】
書き込み回路７はＣＰＵ６からの指示に従い、ラインメモリ３内のライン３ａまたはライン３ｂに１６ビットのデータを交互に書き込む。
ラインメモリ３は独立したライン３ａとライン３ｂとから構成され、ライン３ａとライン３ｂとは対をなす同一の構成である。
ライン３ａとライン３ｂととは例えば（５１２ｗ）×１６ビットバスの半導体メモリからそれぞれ構成される。
読み出し回路８はＣＰＵ６からの指示に従い、１６ビットのデータをラインメモリ３内のライン３ａまたはライン３ｂから交互に読み出す。
【０００７】
ライン３ａまたはライン３ｂから交互に読み出された１６ビットのデータは、表示装置１の液晶パネルやＣＲＴに送られ、表示される。
図４で、従来の２ライン構成の画像用のラインメモリ３について全体の動作を説明する。
カラオケ装置やゲーム機等の表示装置１の画面は、最も粗い表示を例に取ると、縦横２６３×２６３の画素より構成される。
【０００８】
画面は、２６３乃至５２６本の走査線２を１／６０秒の間に、上から下に順次敷きつめて表示されている。
、  カラオケ装置の背景画像やゲーム機の変化する画像の１画面分を表示する場合、（１／６０）・（１／２６３〜１／５２６）秒の速度で、走査線２毎にラインメモリ３に表示データを書き込み、読み出して表示している。
【０００９】
ラインメモリ３に１６ビット毎に書き込み、全て書き終えた後、その表示データの１６ビットを最初から読み出して表示していく。
通常、普及型で低コストのラインメモリ３は２個並列に設けてあり、書き込みと読み出しをそれぞれ切り替えて待ち時間を短くして、ながら、連続した表示を可能としている。
【００１０】
図３のタイミングチャートにおいて、基本クロックａは”Ｈ”、”Ｌ”タイムが７．２８１２ｎｓの（１／１５．６２５）・１，０００，０００ｈｚであり、アドレスホールドタイムｔ１とアドレスセットアップタイムｔ２とリードデータラッチアップタイムｔ３が同じ３．６４０６ｎｓである。
その後に０番目の１６ビットデータが書き込まれ、基本クロックａの１．５パルスでラインメモリ３内のライン３ａに１２ビットデータが書き込まれ、同時に他方のライン３ｂから読み出される。
【００１１】
この動作を繰り返すと、次の基本クロックａ１．５パルスでラインメモリ３内のライン３ｂに１番目の１６ビットデータが書き込まれ、同時に他方のライン３ａから読み出される。
従って、基本クロックａの３パルスＴ１の時間で３２ビットデータが書き込まれ、同時に他方のライン３ａから読み出される。
【００１２】
１本の走査線２に何ビットのデータを割り当てるかは、画像の質によりビット数が変化するが、通常の画像データの場合、従来はラインメモリ２に書き込むデータ幅が１６ビットバスであるので、その動作スピードが２１ＭＨＺとなっていた。
この動作スピードは、普及型で低コストのラインメモリ３のＡＣスペック規格がぎりぎりであり、背景画像の動きやゲーム画面の変化が最大になると、画像データ転送が規格一杯になり、温度変化や電圧変動によりラインメモリ３の動作エラーを起こす場合があった。
【００１３】
【発明が解決しようとする課題】
ゲームの展開と画面の表示に限界があり、表示すべき画面が、処理系から次々に送られてくると、温度、電源電圧の変動によりパルスの立ち上がりが遅れると、画像が流れたりして見ずらくなる。
この発明だは、普及型で低コストのラインメモリ３が動作規格が一杯のスピードで動作しても、ＡＣスペック規格がぎりぎりであっても、カラオケ装置やゲーム機等の設置された環境の温度変化、電源電圧変動に影響されずに、ラインメモリの書き込みや読み出し時に安定した動作、正常に動作する画面データの転送装置を提供することを目的としている。
本発明はラインメモリに書き込むデータバス幅を１６ビットから３２ビットに拡張することにより、データ転送の高速化を図っている。
【００１４】
【課題を解決するための手段】
本発明は、一対のラインメモリと、いづれか一方のラインメモリに択一的に画像データを書き込む書き込み回路と、この書き込み動作に同期していづれか一方のラインメモリから択一的に画像データを読み出し表示装置に送る読み出し回路と、所定の初期動作時間と所定の画像データのバス幅を前記書き込み回路と前記読み出し回路とに指示する中央演算装置とを備えた画面データの転送装置を改良する。
前記一対のラインメモリの記憶容量を増加して構成し、所定の初期動作時間より長い初期動作時間を設定して前記中央演算装置に送る動作時間設定回路と、所定の画像データのバス幅より長い画像データのバス幅を設定して前記中央演算装置に送るバス幅設定回路とを設ける。
設定した初期動作時間と設定したバス幅とを前記中央演算装置は前記書き込み回路と前記読み出し回路に指示する。
入力される画像データについて、前記指示した初期動作時間と前記指示したバス幅とに従って、書き込み回路は前記いずれか一方のラインメモリに画像データを書き込むとともに読み出し回路は前記いずれか一方のラインメモリから画像データを読み出す。
一定時間に転送する画像データの量を増大し、一定量の画像データを転送する時間を短縮する。
【００１５】
【発明の実施の形態】
実施の形態１．
図１において、この発明の画面データの転送装置について説明する。
動作時間設定回路１２は、このシステムを構成するハードウェアの環境で決まる各回路の初期動作時間及び、より長い初期動作時間を設定することができる。
初期動作時間は、データ取扱上の準備時間等を示すもので、パルスの立ち上がり時間等が該当し、設定した初期動作時間は中央演算装置ＣＰＵ６に対して送られる。
【００１６】
所定のハードウェアの環境では、画像データ転送時の初期動作時間が例えば、アドレスホールドタイムやアドレスセットアップタイム等であり、初期動作時間が図２、３のクロックの１／４時間、３．６４２６ｎｓであれば、動作時間設定回路１２はより長い初期動作時間７．２８１２ｎｓを設定できる。
【００１７】
バス幅設定回路１３はこのシステムを構成するハードウェアの環境で決められた画像データのバス幅及び、より長い画像データのバス幅を設定することができる。ここで、設定した画像データのバス幅を中央演算装置ＣＰＵ＆に送る。
例えば、バス幅が所定のハードウェアの環境では１６ビットであれば、長いパルス幅はバス幅設定回路１３が、２倍の３２ビッットのバス幅に設定できる。
【００１８】
ＣＰＵ６には、別の処理系から画像データが送られてきており、書き込み回路７にこの画像データをバス幅３２ビット単位で送る。
ＣＰＵ６は、書き込み回路７と読み出し回路７に制御信号としてバス幅３２ビット情報と初期動作時間の３．６４２６ｎｓまたは、より長い７．２８１２ｎｓ情報を送る。
【００１９】
ラインメモリ３は独立したライン１０とライン１１とから構成され、ライン１０とライン１１とは対をなす同一の構成である。
ライン１０とライン１１とは例えば（２５６ｗ・８ビット）×４の３２ビットバスの半導体メモリからそれぞれ構成される。
この半導体メモリ１０、１１は従来より倍の容量であるが、素子としては単純構成であり、（５１２ｗ）×１６ビットバスの半導体とほぼ同じ規格、同じ各価格体系の商品である。
【００２０】
書き込み回路７は画像データをバス幅３２ビット単位でライン１０またはライン１１のいずれかに選択的に送り、選択された位置に書き込む。
書き込み回路７の選択は交互に行われ、ライン１０からライン１１へ、ライン１１からライン１０へと変更される。
【００２１】
読み出し回路８はＣＰＵ６からの指示に従い、画像データをバス幅３２ビット単位でライン１０またはライン１１のいずれかから選択的に読み出す。
読み出し回路８の選択は交互に行われ、ライン１１からライン１０へ、ライン１０からライン１１へと変更される。
３２ビットの画像データをラインメモリ３内のライン１１またはライン１０から交互に読み出す。
ライン１０またはライン１１から交互に読み出された３２ビットの画像データは、表示装置１の液晶パネルやＣＲＴに送られ、表示される。
【００２２】
まず、第一の動作を図２のタイミングチャートに従って説明する。
図２のタイミングチャートでは上方には初期動作時間とバス幅を変更する前の従来の動作タイミングを、下方には初期動作時間は同じでバス幅を変更した後本願の動作タイミングを対比して示している。
この場合は、初期動作時間は画像データの転送装置が装着されるハードゥエアの構成環境で決定された例えば、１／４クロックの３．６４０６ｎｓのままに動作時間設定回路１２は設定する。
【００２３】
一方、バス幅設定回路１３はバス幅を１６ビットから長い３２ビットに変更して設定する。
基本クロックａはパルスの”Ｈ”、”Ｌ”タイムがそれぞれ７．２８１２ｎｓの（１／１５．６２５）・１，０００，０００ｈｚであり、初期動作時間のアドレスホールドタイムｔ１とアドレスセットアップタイムｔ２とリードデータラッチアップタイムｔ３が同じ３．６４０６ｎｓである。
【００２４】
３．６４０６ｎｓ×３の後に、０番目の３２ビットデータが書き込み回路７によりラインメモリ３のライン１０に，画像データが３２ビット単位で書き込まれる（基本クロックａの１．５パルスで３２ビット転送）。
同時間では従来はバス幅が１６ビットのため１６ビットしか転送しない。
ここで、ラインメモリ３内のライン１１に画像データが既に書き込まれていれば、ライン１０への書き込みと同時に、読み出し回路８により他方のライン１１から３２ビット単位の画像データが読み出される。
【００２５】
この動作を繰り返すと、次の基本クロックａの１．５パルスでラインメモリ３のライン１１に１番目の３２ビットデータが書き込まれ、同時に他方のライン１０から以前の動作で書き込まれた３２ビットデータが読み出される。
従来では、基本クロックａの３パルスＴ１の時間で１６ビット×２＝３２ビットのデータしかラインメモリ３から転送されないが、本発明では、３パルスＴ１の時間で２倍の３２ビット×２＝６２ビットのデータがラインメモリ３から表示装置１に転送される。
【００２６】
次に、第二の動作を図３のタイミングチャートに従って説明する。
図３のタイミングチャートでは上方には初期動作時間とバス幅を変更する前の従来の動作タイミングを、下方には初期動作時間とバス幅をともに長くした後の本願の動作タイミングを対比して示している。
この場合は、初期動作時間を３．６４０６ｎｓから下記のように長めに、動作時間設定回路１２は設定する。
【００２７】
更に、バス幅設定回路１３もバス幅を１６ビットから長い３２ビットに変更して設定する。
基本クロックａはパルスの”Ｈ”、”Ｌ”タイムがそれぞれは７．２８１２ｎｓであるが、時間設定回路１２は初期動作時間のアドレスホールドタイムｔ１を５．０００ｎｓに、アドレスセットアップタイムｔ２を１０．６２５ｎｓに、リードデータラッチアップタイムｔ３を１５．６２５ｎｓにそれぞれ設定する。
【００２８】
（５．０００＋１０．６２５＋１５．６２５）ｎｓ後の１パルス（１５．６２５ｎｓ）間に、０番目の３２ビットデータが書き込み回路７により、ラインメモリ３のライン１０に，３２ビット単位で書き込まれる（基本クロックａの３パルスＴ１の時間で３２ビット転送）。
ここでも、ラインメモリ３内のライン１１に画像データが既に書き込まれていれば、ライン１０への書き込みと同時に、読み出し回路８により他方のライン１１から３２ビット単位の画像データが読み出される。
【００２９】
同時間では従来も１６ビット×２＝３２ビット転送するが、バス幅が１６ビットのため２回の初期動作準備の動作をするために、規格上時間の余裕が少ない。この第２動作では、初期動作時間を倍以上に長めにしたため、従来と転送データ量は同じでも、規格上時間の余裕がおおきくなり、温度や電源電圧の変動に影響されずに、安定したデータ転送が実現できる。
【００３０】
バスが１６ビットから３２ビットになったため同じスピードでも、一定時間内での書き込むデータ量が２倍になる。
バスが１６ビットから３２ビットになったため転送対象のデータ量が同じなら、全ての書き込みに要する時間が１／２になり規格的に余裕ができる。
【００３１】
カラオケ装置の背景画面やゲーム機の高速な画面の切り替えでも、十分に追随し、画面が乱れることなく、設置環境の温度変化や、電源電圧の変動があっても画像が流れたりすることなく、常に安定した画像が見られる。
【図面の簡単な説明】
【図１】本発明の画像データの転送装置のブロック図である。
【図２】本発明の画像データの転送装置の一の動作を説明するタイミング波形ある。
【図３】本発明の画像データの転送装置の他の動作を説明するタイミング波形ある。
【図４】一般的な画像データの画面とラインメモリの概念を示す図である。
【図５】    従来の画像データの転送装置のブロック図である。
【符号の説明】
１  表示装置
２  走査線
３  ラインメモリ
６  ＣＰＵ
７  書き込み回路
８  読み出し回路
１０、１１  ライン
１２  動作時間設定回路
１３  バス幅設定回路
【図１】
0003809242.tif 000002
【図２】
0003809242.tif 000003
【図３】
0003809242.tif 000004
【図４】
0003809242.tif 000005
【図５】
0003809242.tif 000006