(57)【特許請求の範囲】
【請求項１】
複数の階調基準電位から第一の抵抗分割回路により生成した複数の階調電位を複数の液晶駆動出力として液晶パネルに供給する液晶駆動回路において、前記第一の抵抗分割回路内の所定電位と同じ電位を発生する第二の抵抗分割回路と、前記第二の抵抗分割回路により発生した前記所定電位を入力とし、低インピーダンス化して出力するバッファと、前記バッファの出力と前記第一の抵抗分割回路内の前記所定電位部分とを接続する第一のトランスファゲートと、前記第二の抵抗分割回路と前記複数の階調基準電位入力とを接続する複数の第二のトランスファゲートとを有し、前記液晶駆動出力となる前記階調電位が切り替わる際、前記複数の第二のトランスファゲートをオンすることにより前記第二の抵抗分割回路と前記複数の階調基準電位入力とを接続した後に、前記第一のトランスファゲートをオンすることにより前記バッファの出力と前記第一の抵抗分割回路内の前記所定電位部分とを接続し、前記第一のトランスファゲートをオフした後に、前記第二のトランスファゲートをオフすることを特徴とする液晶駆動回路。
【請求項２】
複数の階調基準電位から第一の抵抗分割回路により生成した複数の階調電位を複数の液晶駆動出力として液晶パネルに供給する液晶駆動回路において、前記第一の抵抗分割回路内の所定電位部分にソースとドレインのどちらか一方を接続し、他方に第一の電源を接続したＮチャネル型ＭＯＳトランジスタと、前記第一の抵抗分割回路内の前記所定電位部分にソースとドレインのどちらか一方を接続し、他方に第二の電源を接続したＰチャネル型ＭＯＳトランジスタとを有し、前記Ｎチャネル型ＭＯＳトランジスタの閾値電圧と前記所定電位との和よりも低電位の第一の電位を発生し、前記Ｐチャネル型ＭＯＳトランジスタの閾値電圧の絶対値と前記所定電位との和よりも高電位の第二の電位を発生する第二の抵抗分割回路を有し、前記Ｎチャネル型ＭＯＳトランジスタのゲートに前記第一の電位を接続し、前記Ｐチャネル型ＭＯＳトランジスタのゲートに前記第二の電位を接続することを特徴とする液晶駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶パネルを駆動する液晶駆動回路に関するものである。
【０００２】
【従来の技術】
近年、液晶パネルは携帯電話等の携帯端末用途が急増し、電池による長時間駆動が必要不可欠となってきている。そのため、液晶パネルを駆動するための液晶駆動回路においても低消費電力化が重要となる。
【０００３】
以下に、従来の液晶駆動回路について、液晶パネルの表示階調として６４階調で、液晶駆動出力数がｎ出力の場合を説明する。
【０００４】
図６は従来の液晶駆動回路の回路図であり、階調電位Ｖ１〜Ｖ６４を発生させる階調電位発生回路５０と、階調電位発生回路５０を構成する抵抗５１〜５３と、階調電位Ｖ１〜Ｖ６４のうちの１つを階調選択信号ＣＴＬ１〜ＣＴＬｎにより選択する階調選択回路３０〜３２と、階調選択回路３０〜３２により選択された階調電位ＶＳ１〜ＶＳｎを低インピーダンス変換後、液晶駆動出力ＯＵＴ１〜ＯＵＴｎとして出力するバッファ３３〜３５とにより構成される。図７は液晶パネルに印加する階調電位と液晶パネルの透過率との関係を示す図であり、階調表示を滑らかに行うために、階調電位Ｖ１〜Ｖ６４を発生するための抵抗５１〜５３間の比率が決められている。
【０００５】
次に、以上のように構成された液晶駆動回路について、液晶駆動出力ＯＵＴ１〜ＯＵＴｎの出力動作について説明する。
【０００６】
まず、階調電位発生回路５０により、液晶パネルを階調表示するための階調電位Ｖ１〜Ｖ６４を発生させ、階調選択回路３０で階調電位Ｖ１〜Ｖ６４のうちの１つの階調電位を階調選択信号ＣＴＬ１により選択し、階調電位ＶＳ１としてバッファ３３に入力する。バッファ３３では、入力された階調電位ＶＳ１を低インピーダンス変換後、液晶駆動出力ＯＵＴ１として液晶パネルへ出力する。同様にして、ＯＵＴ２〜ＯＵＴｎも出力する。
【０００７】
【発明が解決しようとする課題】
この従来の液晶駆動回路では、階調選択回路３０〜３２が切換わる時に、階調選択回路３０〜３２内の寄生容量及びバッファ３３〜３５の入力容量を充放電するのに十分な階調電位Ｖ１〜Ｖ６４の電流能力を確保するためには、抵抗５１〜５３の抵抗値をある程度小さくしておく必要があった。このため、抵抗５１〜５３を介して階調基準電位入力ＶＨから階調基準電位入力ＶＬへ流れる貫通電流Ｉ１０が大きく、消費電力を小さく出来ないという第一の課題があった。
【０００８】
また、液晶パネルに印加する階調電位と液晶パネルの透過率との関係が、液晶パネルの種類毎（透過型パネル、反射型パネル、半透過型パネル、パネルメーカ毎等）に異なるために、同一回路構成で各種液晶パネルに対応することが出来ないという第二の課題と、液晶パネル表示の途中で、階調表示の変更が出来ないために液晶パネル表示の見栄えを途中で変更することができないという第三の課題があった。
【０００９】
本発明は、上記従来の課題を解決するものであり、消費電力が小さく、各種液晶パネルの透過率特性に対応でき、途中での階調表示の変更により液晶パネル表示の見栄えを変えることができる液晶駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る液晶駆動回路では、複数の階調基準電位入力から複数の階調電位を第一の抵抗分割回路により生成し、前記複数の階調電位の中の１つを複数の階調選択回路により選択後、複数の低インピーダンス化回路を介して複数の液晶駆動出力として液晶パネルに供給する液晶駆動回路において、前記第一の抵抗分割回路内の所定電位と同じ電位を発生する第二の抵抗分割回路と、前記第二の抵抗分割回路により発生した前記所定電位を入力とし、低インピーダンス化して出力するバッファと、前記バッファの出力と前記第一の抵抗分割回路内の前記所定電位部分とを接続する第一のトランスファゲートと、前記第二の抵抗分割回路と前記複数の階調基準電位入力とを接続する複数の第二のトランスファゲートとを有し、前記第一の抵抗分割回路のインピーダンスを下げたい時のみ、前記第一のトランスファゲートと前記複数の第二のトランスファゲートとをオンし、前記バッファの出力と前記第一の抵抗分割回路内の前記所定電位部分とを接続し、前記第二の抵抗分割回路と前記複数の階調基準電位入力とを接続し、前記第一のトランスファゲートをオフしている時は、前記バッファもオフすることを特徴とした構成としたものである。
【００１１】
この発明によれば、前記第一の抵抗分割回路の低消費電力化と、前記バッファの消費電力削減と、前記バッファとして、出力電位と入力電位との差であるオフセット電圧が大きいバッファを使用することが出来るとともに、第二の抵抗分割回路の消費電力削減も出来る。
【００１２】
また、他の本発明に係る液晶駆動回路では、複数の階調基準電位入力から複数の階調電位を第一の抵抗分割回路により生成し、前記複数の階調電位の中の１つを複数の階調選択回路により選択後、複数の低インピーダンス化回路を介して複数の液晶駆動出力として液晶パネルに供給する液晶駆動回路において、前記第一の抵抗分割回路内の所定電位部分にソースとドレインのどちらか一方を接続し、他方に第一の電源を接続したＮチャネル型ＭＯＳトランジスタと、前記第一の抵抗分割回路内の前記所定電位部分にソースとドレインのどちらか一方を接続し、他方に第二の電源を接続したＰチャネル型ＭＯＳトランジスタと、前記Ｎチャネル型ＭＯＳトランジスタの閾値電圧と前記所定電位との和よりも低電位の第一の電位を発生し、前記Ｐチャネル型ＭＯＳトランジスタの閾値電圧の絶対値と前記所定電位との和よりも高電位の第二の電位を発生する第二の抵抗分割回路を有し、前記Ｎチャネル型ＭＯＳトランジスタのゲートに前記第一の電位を接続し、前記Ｐチャネル型ＭＯＳトランジスタのゲートに前記第二の電位を接続することを特徴とした構成としたものである。
【００１３】
この発明によれば、前記第一の抵抗分割回路の低消費電力化が出来るとともに、制御無しの小回路規模で実現することが出来る。
【００１４】
【発明の実施の形態】
（第１の実施形態）
図１に本発明の第１の実施形態の液晶駆動回路の回路図を示す。本実施の形態では、液晶駆動出力数がｎ出力で、液晶パネルの表示階調として６４階調で、この６４階調電位を基本電位の各８電位から選択する場合を説明する。
【００１５】
１は抵抗分割回路であり、抵抗２〜７により階調基本電位Ｖ１、Ｖ２（１）〜Ｖ２（８）、Ｖ３（１）〜Ｖ６３（８）、Ｖ６４を発生する機能を有する。１０は抵抗分割回路であり、抵抗分割回路１内の所定の電位ＶＭと等しい電位ＶＭ０を抵抗１１、１２により発生する機能を有し、１３はトランスファゲートであり、階調基準電位入力ＶＨと抵抗１１とを接続する機能を有し、１４はトランスファゲートであり、階調基準電位入力ＶＬと抵抗１２とを接続する機能を有する。１５はバッファであり、電位ＶＭ０を入力として低インピーダンス化して出力する機能を有し、１６はトランスファゲートであり、バッファ１５の出力を抵抗分割回路１内の電位ＶＭへ接続する機能を有する。２０〜２２は電位選択回路であり、階調基本電位Ｖ２（１）〜Ｖ２（８）、Ｖ３（１）〜Ｖ６３（８）のうちの各８つの電位を入力として、各１つの電位を選択し階調電位Ｖ２〜Ｖ６３として出力する機能を有する。３０〜３２は階調選択回路であり、階調電位Ｖ１〜Ｖ６４のうちの１つの電位を選択し階調電位ＶＳ１〜ＶＳｎとして出力する機能を有し、３３〜３５はバッファであり、階調電位ＶＳ１〜ＶＳｎを入力として低インピーダンス変換後、液晶駆動出力ＯＵＴ１〜ＯＵＴｎとして出力する機能を有する。
【００１６】
次に、この構成による液晶駆動回路の階調電位選択動作について説明する。
【００１７】
液晶パネルに印加する階調電位と液晶パネルの透過率との関係は、液晶パネルの種類毎（透過型パネル、反射型パネル、半透過型パネル、パネルメーカ毎等）に異なり、例えば、各種パネルの透過率特性が図３の透過率特性１〜８の間に入っている場合に、まず、階調電位Ｖ２を生成するために、透過率特性１に対応する階調基本電位Ｖ２（１）から透過率特性８に対応する階調基本電位Ｖ２（８）までの８つの階調基本電位Ｖ２（１）〜Ｖ２（８）を抵抗分割回路１で発生させ、この階調基本電位Ｖ２（１）〜Ｖ２（８）のうち、液晶パネルの透過率特性に対応した１つの電位を電位選択回路２０で階調基本電位選択信号ＳＥＬ２により選択し、階調電位Ｖ２として出力する。この場合、透過率特性１に対応する階調基本電位Ｖ２（１）と透過率特性８に対応する階調基本電位Ｖ２（８）との透過率は等しい関係にある。同様にして、階調電位Ｖ３〜Ｖ６３も生成する。
【００１８】
以上のようにすることにより、各種液晶パネルの透過率特性に対応することができ、また、途中で、電位選択回路２０〜２２で階調基本電位選択信号ＳＥＬ２〜ＳＥＬ６３により、階調基本電位Ｖ２（１）〜Ｖ６３（８）の選択電位を変更すれば、階調表示を変更することができ、液晶パネル表示の見栄えを変えることが出来る。
【００１９】
次に、液晶駆動出力ＯＵＴ１〜ＯＵＴｎの出力動作について、タイミングチャートの図２を用いて説明する。
【００２０】
まず、液晶パネルの透過率特性に合わせて、階調基本電位選択信号ＳＥＬ２〜ＳＥＬ６３により、各電位選択回路２０〜２２が各階調基本電位Ｖ２（１）〜Ｖ６３（８）の各８つの電位のうちの各１つの電位を選択し階調電位Ｖ２〜Ｖ６３として出力している状態である。
【００２１】
最初の期間Ｔ１では、制御信号ＳＷＯＮ、ＲＯＮ１、ＲＯＮ２により、トランスファゲート１３、１４、１６がオフしており、制御信号ＢＵＦＯＮにより、バッファ１５はオフしている。また、階調選択信号ＣＴＬ１〜ＣＴＬｎにより、階調選択回路３０〜３２は、階調電位Ｖ１〜Ｖ６４のうちの１つの電位を選択し（選択状態１ａ〜ｎａ）、階調電位ＶＳ１〜ＶＳｎとしてバッファ３３〜３５に入力する。バッファ３３〜３５では、入力された階調電位ＶＳ１〜ＶＳｎを低インピーダンス変換後、液晶駆動出力ＯＵＴ１〜ＯＵＴｎとして液晶パネルへ出力している状態である。
【００２２】
期間Ｔ２では、制御信号ＲＯＮ１、ＲＯＮ２により、トランスファゲート１３、１４がオンし、制御信号ＢＵＦＯＮによりバッファ１５がオンする。
【００２３】
次に、期間Ｔ３では、制御信号ＳＷＯＮにより、トランスファゲート１６がオンし、抵抗分割回路１内の電位ＶＭ部分にバッファ１５の出力が供給される。
【００２４】
続く期間Ｔ４では、階調選択信号ＣＴＬ１〜ＣＴＬｎの変化により、階調選択回路３０〜３２は、階調電位Ｖ１〜Ｖ６４のうちの１つの電位を選択し直し（選択状態１ｂ〜ｎｂ）、階調電位ＶＳ１〜ＶＳｎとしてバッファ３３〜３５に入力する。バッファ３３〜３５では、入力された階調電位ＶＳ１〜ＶＳｎを低インピーダンス変換後、液晶駆動出力ＯＵＴ１〜ＯＵＴｎとして液晶パネルへ出力する。この階調選択回路３０〜３２が切換わる時に、階調選択回路３０〜３２内の寄生容量及びバッファ３３〜３５の入力容量を充放電するための電流が電位選択回路２０〜２２を介して抵抗分割回路１から供給される。
【００２５】
期間Ｔ５では、制御信号ＳＷＯＮにより、トランスファゲート１６がオフし、抵抗分割回路１内の電位ＶＭ部分へのバッファ１５の出力供給が無くなる。
【００２６】
次の期間Ｔ１では、制御信号ＲＯＮ１、ＲＯＮ２により、トランスファゲート１３、１４がオフし、制御信号ＢＵＦＯＮによりバッファ１５がオフする。
【００２７】
上記のように期間Ｔ１〜Ｔ５を繰り返すことにより、液晶駆動出力ＯＵＴ１〜ＯＵＴｎの出力動作を行う。
【００２８】
以上の動作の通り、階調選択回路３０〜３２が切換わる時には、バッファ１５により電位ＶＭが抵抗分割回路１内へ低インピーダンスで供給されるので、従来に比べて抵抗分割回路１内の直列抵抗値を大きくすることが出来る。例えば、電位ＶＭが階調基準電位入力ＶＨとＶＬとの間の１／２電位の場合は、抵抗分割回路１内の直列抵抗値を従来に比べて２倍にすることができ、抵抗分割回路１内を流れる貫通電流Ｉ２を従来に比べて１／２にすることができ、低消費電力化が可能となる。また、階調選択回路３０〜３２の切換り後の階調電位Ｖ１〜Ｖ６４の安定時には、バッファ１５からの電位ＶＭの供給を停止し、抵抗分割回路１内の電位ＶＭ部分が抵抗分割比でのみ決まる電位になるので、回路構成（オペアンプによるボルテージフォロア回路等）に起因する出力オフセット電圧（バッファ１５の出力電位と入力電位との差）が大きいバッファでもバッファ１５として使用することが可能となる。また、バッファ１５を使用しない時に停止（制御信号ＢＵＦＯＮで停止）させるとともに、抵抗分割回路１０への階調基準電位入力ＶＨとＶＬの供給を停止（トランスファゲート１３、１４をオフする）することにより抵抗分割回路１０内の貫通電流Ｉ１が無くなるので、より低消費電力化が図れる。
【００２９】
なお、本実施の形態では、液晶パネルの表示階調として６４階調で、この６４階調電位を基本電位の各８電位から選択する場合を説明したが、６４階調以外の多階調表示の場合でも同様の動作で説明ができる。また、基本電位の各ｍ個の電位から階調電位を選択する場合でも同様の動作で説明が出来る。この場合は、電位選択回路をｍ個の電位から１つの電位を選択する構成にすればよい。
【００３０】
（第２の実施形態）
図４に本発明の第２の実施形態の液晶駆動回路の回路図を示す。本実施の形態では、液晶駆動出力数がｎ出力で、液晶パネルの表示階調として６４階調で、この６４階調電位を基本電位の各８電位から選択する場合を説明する。
【００３１】
抵抗分割回路１、抵抗２〜７、電位選択回路２０〜２２、階調選択回路３０〜３２、バッファ３３〜３５の機能は第１の実施形態と同じである。
【００３２】
４０は抵抗分割回路であり、抵抗４１〜４３で構成され、階調基準電位入力ＶＨ、ＶＬを入力として、電位ＶＧＮと電位ＶＧＰを発生する機能を有する。４５はＮチャネル型ＭＯＳトランジスタであり、ゲート入力に電位ＶＧＮが接続され、ソース又はドレイン入力の一方に電源ＶＨ０が接続され、他方に抵抗分割回路１内の電位ＶＭ部分が接続されている。４６はＰチャネル型ＭＯＳトランジスタであり、ゲート入力に電位ＶＧＰが接続され、ソース又はドレイン入力の一方に電源ＶＬ０が接続され、他方に抵抗分割回路１内の電位ＶＭ部分が接続されている。電位の大小関係は、Ｎチャネル型ＭＯＳトランジスタ４５の閾値電圧をＶＴＮとした場合に、電位ＶＧＮは、（ＶＧＮ＜ＶＭ＋ＶＴＮ）の関係にあり、電源ＶＨ０は、（ＶＨ０≧ＶＭ）の関係にある。また、Ｐチャネル型ＭＯＳトランジスタ４６の閾値電圧の絶対値を｜ＶＴＰ｜とした場合に、電位ＶＧＰは、（ＶＧＰ＞ＶＭ−｜ＶＴＰ｜）の関係にあり、電源ＶＬ０は、（ＶＬ０≦ＶＭ）の関係にある。
【００３３】
次に、この構成による液晶駆動回路の階調電位選択動作について説明する。
【００３４】
液晶パネルに印加する階調電位と液晶パネルの透過率との関係は、液晶パネルの種類毎（透過型パネル、反射型パネル、半透過型パネル、パネルメーカ毎等）に異なり、例えば、各種パネルの透過率特性が図３の透過率特性１〜８の間に入っている場合に、まず、階調電位Ｖ２を生成するために、透過率特性１に対応する階調基本電位Ｖ２（１）から透過率特性８に対応する階調基本電位Ｖ２（８）までの８つの階調基本電位Ｖ２（１）〜Ｖ２（８）を抵抗分割回路１で発生させ、この階調基本電位Ｖ２（１）〜Ｖ２（８）のうち、液晶パネルの透過率特性に対応した１つの電位を電位選択回路２０で階調基本電位選択信号ＳＥＬ２により選択し、階調電位Ｖ２として出力する。この場合、透過率特性１に対応する階調基本電位Ｖ２（１）と透過率特性８に対応する階調基本電位Ｖ２（８）との透過率は等しい関係にある。同様にして、階調電位Ｖ３〜Ｖ６３も生成する。
【００３５】
以上のようにすることにより、各種液晶パネルの透過率特性に対応することができ、また、途中で、電位選択回路２０〜２２で階調基本電位選択信号ＳＥＬ２〜ＳＥＬ６３により、階調基本電位Ｖ２（１）〜Ｖ６３（８）の選択電位を変更すれば、階調表示を変更することができ、液晶パネル表示の見栄えを変えることが出来る。
【００３６】
次に、液晶駆動出力ＯＵＴ１〜ＯＵＴｎの出力動作について、タイミングチャートの図５を用いて説明する。
【００３７】
まず、液晶パネルの透過率特性に合わせて、階調基本電位選択信号ＳＥＬ２〜ＳＥＬ６３により、各電位選択回路２０〜２２が各階調基本電位Ｖ２（１）〜Ｖ６３（８）の各８つの電位のうちの各１つの電位を選択し階調電位Ｖ２〜Ｖ６３として出力している状態である。
【００３８】
最初の期間Ｔ１では、階調選択信号ＣＴＬ１〜ＣＴＬｎにより、階調選択回路３０〜３２は、階調電位Ｖ１〜Ｖ６４のうちの１つの電位を選択し（選択状態１ａ〜ｎａ）、階調電位ＶＳ１〜ＶＳｎとしてバッファ３３〜３５に入力する。バッファ３３〜３５では、入力された階調電位ＶＳ１〜ＶＳｎを低インピーダンス変換後、液晶駆動出力ＯＵＴ１〜ＯＵＴｎとして液晶パネルへ出力している状態である。
【００３９】
期間Ｔ２では、階調選択信号ＣＴＬ１〜ＣＴＬｎの変化により、階調選択回路３０〜３２は、階調電位Ｖ１〜Ｖ６４のうちの１つの電位を選択し直し（選択状態１ｂ〜ｎｂ）、階調電位ＶＳ１〜ＶＳｎとしてバッファ３３〜３５に入力する。バッファ３３〜３５では、入力された階調電位ＶＳ１〜ＶＳｎを低インピーダンス変換後、液晶駆動出力ＯＵＴ１〜ＯＵＴｎとして液晶パネルへ出力する。この階調選択回路３０〜３２が切換わる時に、階調選択回路３０〜３２内の寄生容量及びバッファ３３〜３５の入力容量を充放電するための電流が電位選択回路２０〜２２を介して抵抗分割回路１から供給され、この電流により、電位ＶＭ部分の電位が一時的に上下に振られるが、この時に、Ｎチャネル型ＭＯＳトランジスタ４５またはＰチャネル型ＭＯＳトランジスタ４６がオンし、電位ＶＭ部分を抵抗２〜７による抵抗比で決まる本来の電位に戻す。例えば、電位ＶＭ部分が低電位側に振られた場合は、（電位ＶＧＮ−電位ＶＭ）がＮチャネル型ＭＯＳトランジスタ４５の閾値電圧ＶＴＮより大きくなるため、Ｎチャネル型ＭＯＳトランジスタ４５がオンし、（ＶＭ＞ＶＧＮ−ＶＴＮ）になるまで電位ＶＭを高電位側に持ち上げた後、Ｎチャネル型ＭＯＳトランジスタ４５がオフする。この時、Ｐチャネル型ＭＯＳトランジスタ４６はオフした状態である。また、電位ＶＭ部分が高電位側に振られた場合は、（電位ＶＭ−電位ＶＧＰ）がＰチャネル型ＭＯＳトランジスタ４６の閾値電圧の絶対値｜ＶＴＰ｜より大きくなるため、Ｐチャネル型ＭＯＳトランジスタ４６がオンし、（ＶＭ＜ＶＧＰ＋｜ＶＴＰ｜）になるまで電位ＶＭを低電位側に引き下げた後、Ｐチャネル型ＭＯＳトランジスタ４６がオフする。この時、Ｎチャネル型ＭＯＳトランジスタ４５はオフした状態である。
【００４０】
以上の動作の通り、階調選択回路３０〜３２が切換わる時には、Ｎチャネル型ＭＯＳトランジスタ４５またはＰチャネル型ＭＯＳトランジスタ４６がオンし、電位ＶＭ部分を低インピーダンスで本来の電位へ戻すため、従来に比べて新たな追加制御無しで抵抗分割回路１内の直列抵抗値を大きくすることが出来る。例えば、電位ＶＭが階調基準電位入力ＶＨとＶＬとの間の１／２電位の場合は、抵抗分割回路１内の直列抵抗値を従来に比べて２倍にすることができ、抵抗分割回路１内を流れる貫通電流Ｉ２を従来に比べて１／２にすることができ、低消費電力化が可能となる。また、第１の実施形態に比べて小規模の回路構成で実現できる。
【００４１】
なお、本実施の形態では、液晶パネルの表示階調として６４階調で、この６４階調電位を基本電位の各８電位から選択する場合を説明したが、６４階調以外の多階調表示の場合でも同様の動作で説明ができる。また、基本電位の各ｍ個の電位から階調電位を選択する場合でも同様の動作で説明が出来る。この場合は、電位選択回路をｍ個の電位から１つの電位を選択する構成にすればよい。
【００４２】
【発明の効果】
本発明に係る液晶駆動回路によれば、従来に比べて第一の抵抗分割回路の低消費電力化と、バッファの消費電力削減と、バッファとして、出力電位と入力電位との差であるオフセット電圧が大きいバッファを使用することが出来るとともに、第二の抵抗分割回路の消費電力削減も出来る。
【００４３】
本発明に係る液晶駆動回路によれば、従来に比べて第一の抵抗分割回路の低消費電力化が出来るとともに、制御無しの小回路規模で実現することが出来る。
【図面の簡単な説明】
【図１】  請求項１〜４、６記載の本発明の一実施形態における構成を示す回路図
【図２】  請求項１〜４、６記載の本発明の一実施形態におけるタイミングチャート
【図３】  請求項１〜４、６記載の本発明の一実施形態における階調電位と液晶パネルの透過率との関係を示すグラフ
【図４】  請求項５、６記載の本発明の一実施形態における構成を示す回路図
【図５】  請求項５、６記載の本発明の一実施形態におけるタイミングチャート
【図６】  従来の液晶駆動回路の回路図
【図７】  従来の液晶駆動回路の階調電位と液晶パネルの透過率との関係を示すグラフ
【符号の説明】
１、１０、４０、５０  抵抗分割回路
２〜７、１１、１２、４１〜４３、５１〜５３  抵抗
１３、１４、１６  トランスファゲート  １５、３３〜３５  バッファ
２０〜２２  電位選択回路
３０〜３２  階調選択回路
４５  Ｎチャネル型ＭＯＳトランジスタ
４６  Ｐチャネル型ＭＯＳトランジスタ
ＶＨ、ＶＬ  階調基準電位入力
ＲＯＮ１、ＲＯＮ２、ＳＷＯＮ、ＢＵＦＯＮ  制御信号
ＳＥＬ１〜ＳＥＬ６３  階調基本電位選択信号
ＣＴＬ１〜ＣＴＬｎ  階調選択信号
Ｖ１〜Ｖ６３、ＶＳ１〜ＶＳｎ  階調電位
Ｖ２（２）〜Ｖ６３（８）  階調基本電位
ＶＭ０、ＶＭ  電位
ＶＧＮ、ＶＧＰ  ゲート電位
ＶＨ０、ＶＬ０  電源
Ｉ１、Ｉ２、Ｉ１０  貫通電流
【図１】
0003758580.tif 000002
【図２】
0003758580.tif 000003
【図３】
0003758580.tif 000004
【図４】
0003758580.tif 000005
【図５】
0003758580.tif 000006
【図６】
0003758580.tif 000007
【図７】
0003758580.tif 000008