(57)【特許請求の範囲】
【請求項１】
基板と、基板の構成部材であって、一方の電極としての役割を有する金属層と、該金属層上のｉ型シリコン系半導体層と、該ｉ型シリコン系半導体層上の他方の電極と、を有する光起電力素子において、
前記ｉ型シリコン系半導体層は、１ｐｐｍ以上１００ｐｐｍ以下のリン原子を含有し、エックス線又は電子線回折による（２２０）の回折強度の割合が全回折強度の３０％以上であることを特徴とする光起電力素子。
【請求項２】
前記ｉ型シリコン系半導体層を含むｐｉｎ接合を有することを特徴とする請求項１記載の光起電力素子。
【請求項３】
前記ｉ型シリコン系半導体層中に含まれるリン原子の濃度が前記基板側で高いことを特徴とする請求項１記載の光起電力素子。
【請求項４】
少なくとも二つのｐｉｎ接合を有し、該ｐｉｎ接合のうち前記基板にもっとも近い側のｐｉｎ接合のｉ型半導体層が前記ｉ型シリコン系半導体層を有することを特徴とする請求項１記載の光起電力素子。
【請求項５】
プラズマＣＶＤ法を用いて基板上にｉ型シリコン系半導体層を形成する方法において、
形成される前記ｉ型シリコン系半導体層が１ｐｐｍ以上１００ｐｐｍ以下のリン原子を含有し、エックス線又は電子線回折による（２２０）の回折強度の割合が全回折強度の３０％以上となるように制御することを特徴とするｉ型シリコン系半導体層の形成方法。
【請求項６】
前記ｉ型シリコン系半導体層中に含まれるリン原子の濃度が前記基板側で高くなるように制御することを特徴とする請求項５記載のｉ型シリコン系半導体層の形成方法。
【請求項７】
周波数１０ＭＨｚ以上１０ＧＨｚ以下の高周波を用いることを特徴とする請求項５記載のｉ型シリコン系半導体層の形成方法。
【請求項８】
周波数３０ＭＨｚ以上５００ＭＨｚ以下の高周波を用いることを特徴とする請求項５記載のｉ型シリコン系半導体層の形成方法。
【請求項９】
周波数３０ＭＨｚ以上１００ＭＨｚ以下の高周波を用いることを特徴とする請求項５記載のｉ型シリコン系半導体層の形成方法。
【請求項１０】
基板の構成部材である基体上に、該基板の構成部材であって一方の電極としての役割を有する金属層を形成し、該基板上にｉ型シリコン系半導体層と、該ｉ型シリコン系半導体層上の他方の電極と、を形成する工程を少なくとも有する光起電力素子の製造方法において、
前記ｉ型シリコン系半導体層の形成工程に、請求項５乃至請求項９のいずれかに記載のｉ型シリコン系半導体層の形成方法を用いることを特徴とする光起電力素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン系薄膜及びそれを含む光起電力素子、シリコン系薄膜の形成方法及び光起電力素子の製造方法に関する。本発明の光起電力素子は、例えば太陽電池、センサー、撮像素子等に適用される。
【０００２】
【従来の技術】
結晶性を示すシリコン系薄膜の形成方法としては、従来からキャスト法などの液相から成長させる方法が行われてきたが、高温処理が必要であり、高量産性・低コスト化に向けての課題があった。
【０００３】
これらの問題点を解決する手段として、太陽電池に関する例として、"ON THE WAY TOWARDS HIGH EFFICIENCY THIN FILM SILICON SOLAR CELLS BY THE "MICROMORPH" CONCEPT",J.Meier et. al., Mat. Res. Soc. Symp. Proc. Vol.420,p3,1996には、高周波（１１０ＭＨｚ）によるグロー放電を用いた低温形成法によって２２０℃の温度の基板上に微結晶のp-ｉ-n構造の太陽電池を形成し7.7％の光電変換効率を得たという報告がなされている。さらに同文献には、非晶質シリコンと微結晶シリコンの積層型の太陽電池で13.1％を得たという報告がなされている。
【０００４】
【発明が解決しようとする課題】
ところが、前述のようにすでに開示されたグロー放電による微結晶シリコン膜は優れた光電変換特性を有するものであるが、必要としている膜厚を得ようとするには成膜速度が不十分なため、成膜時間については産業的に実用レベルにはないという問題点があった。
【０００５】
また、一般的に結晶性を示すシリコン系薄膜を用いた光起電力素子では、結晶粒界におけるシリコンのダングリングボンド、結晶粒界近傍に生じるひずみ、結晶自体の不完全性などの影響によってキャリアの走行性が妨げられ、該光起電力素子の光電変換特性が良好であるとはいえなくなってしまうことが知られている。
【０００６】
上記の影響を軽減するための対策として、結晶化度を向上させることが考えられるが、そのためには、成膜速度を低下させたり、電子線照射、レーザー照射、ランプなどによる基板の加熱処理を行ったり、シリコン系薄膜の形成と水素雰囲気でのアニールを繰り返しながら膜形成を行うなどの工夫を要していた。これらの処理は、成膜時間を長くしコストを高める要因となっていた。
【０００７】
そこで、本発明は上記した課題を解決し、産業的に実用レベルにある成膜速度で製造でき、光電変換特性の優れたｉ型シリコン系半導体層及び光起電力素子を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、基板と、基板の構成部材であって、一方の電極としての役割を有する金属層と、該金属層上のｉ型シリコン系半導体層と、該ｉ型シリコン系半導体層上の他方の電極と、を有する光起電力素子において、
前記ｉ型シリコン系半導体層は、１ｐｐｍ以上１００ｐｐｍ以下のリン原子を含有し、エックス線又は電子線回折による（２２０）の回折強度の割合が全回折強度の３０％以上であることを特徴とする光起電力素子を提供する。
【０００９】
また、本発明は、プラズマＣＶＤ法を用いて基板上にｉ型シリコン系半導体層を形成する方法において、
形成される前記ｉ型シリコン系半導体層が、１ｐｐｍ以上１００ｐｐｍ以下のリン原子を含有し、エックス線又は電子線回折による（２２０）の回折強度の割合が全回折強度の３０％以上となるように制御することを特徴とするｉ型シリコン系半導体層の形成方法を提供する。
【００１０】
さらに、本発明は、基板の構成部材である基体上に、該基板の構成部材であって一方の電極としての役割を有する金属層を形成し、該基板上にｉ型シリコン系半導体層と、該ｉ型シリコン系半導体層上の他方の電極と、を形成する工程を少なくとも有する光起電力素子の製造方法において、
プラズマＣＶＤ法を用いて前記ｉ型シリコン系半導体層を形成する工程は、形成される前記ｉ型シリコン系半導体層が１ｐｐｍ以上１００ｐｐｍ以下のリン原子を含有し、エックス線又は電子線回折による（２２０）の回折強度の割合が全回折強度の３０％以上となるように制御することを特徴とする光起電力素子の形成方法を提供する。
【００１４】
【発明の実施の形態】
前述した課題を解決するために鋭意研究を重ねた結果、本発明者は上記した1ppm以上のリン原子を含有し、エックス線回折パターン又は電子線パターンによる（２２０）の回折強度の割合が、全回折強度に対して３０％以上であるように形成された構成のシリコン系薄膜は、膜中の結晶粒界の不活性化が促進されており、高い成膜速度で形成可能であるにも関わらず良好な結晶性及び光電変換特性を示すことを見出した。
【００１５】
上記の構成にすることにより、以下の作用がある。
【００１６】
結晶性を示すシリコンは一般にダイヤモンド構造を持ち、シリコン原子は４配位位置を占めているが、結晶性のシリコン系薄膜、特に微結晶シリコン系薄膜中の結晶粒界においては、構造の歪みや、転位の集中などによって、４配位とは別の配位数からなる不規則粒界が生じる部分があるものと考えられる。ここに極微量のリン原子を導入すると、添加されたリン原子は前記の不規則粒界に入って粒界を不活性化し、キャリア走行性すなわちμτ積を改善させる作用をもつのではないかと思われる。この効果によって、キャリア走行性を悪化させることなくシリコン薄膜を高速成膜により形成することが可能になる。
【００１７】
上述のシリコン系薄膜に含有されるリン原子の濃度は１００ｐｐｍ以下であることが好ましい。リン原子の濃度が１００ｐｐｍを超えるとシリコン系薄膜の膜質が悪化し、キャリア移動度が低下するおそれがある。特に該シリコン系薄膜を用いた光起電力素子においては、上記濃度が１００ｐｐｍを超えると光電変換効率が低下してしまうおそれがある。
【００１８】
また、（２２０）面が基板に平行に配向した結晶性シリコン系薄膜は、基板面に対して垂直方向に６角形状のチャンネル構造を持つため、基板面に垂直な方向のキャリア走行性に優れていると考えられる。なお、ＡＳＴＭカードから明らかなように、無配向の結晶性シリコンでは、低角側から１１反射分の回折強度の総和に対する（２２０）面の回折強度の割合は約２３％である。即ち、（２２０）面の回折強度の割合が２３％を上回る結晶性シリコン系薄膜は、（２２０）面方向に配向性を有することになる。特に（２２０）面の回折強度の割合が３０％以上の構造においては、キャリア走行性の向上という効果がより促進されるようになると考えられる。また（２２０）面に配向性を有することで、構造の歪みや転位の集中が抑制され、結晶性の良好な薄膜の形成が可能になると考えられる。
【００１９】
さらに、本発明の光起電力素子は、導電性基板上に、異なった導電型を示す複数のシリコン系半導体層を順次積層し、前記複数のシリコン系半導体層のうちの少なくとも一つのシリコン系半導体層が前記シリコン系薄膜を含むことを特徴としている。特に、ｎ型シリコン系半導体層、ｉ型シリコン系半導体層、ｐ型シリコン系半導体層を順次積層した光起電力素子において、光吸収層として機能する前記ｉ型シリコン系半導体層が前記シリコン系薄膜を含むことで、優れた特性の光起電力素子を形成することが可能になる。前記ｉ型シリコン半導体層は、前記シリコン系薄膜のみからなるものであってもよいし、前記シリコン系薄膜とアモルファスシリコン薄膜などの別の形態のｉ型半導体膜とを積層したものであってもよい。また、ｎ型シリコン系半導体層、ｉ型シリコン系半導体層、ｐ型シリコン系半導体層を２組以上順次積層した光起電力素子においても同様である。また、前記シリコン系薄膜は、光劣化現象を起こさないもしくは光劣化が極めて小さいという特長を有するため、主たる光吸収層を前記シリコン系薄膜とすることで、光劣化現象のないもしくは光劣化が極めて小さい光起電力素子の形成が可能になる。
【００２０】
また、本発明のシリコン系薄膜及び光起電力素子中の半導体層は、周波数が１０ＭＨｚ〜１０ＧＨｚの高周波を用いたＣＶＤ法で形成することが好ましい。ＣＶＤ法は、液相から作成する方法と比べて低温でのシリコン系薄膜の形成が可能であり、低コストで前記シリコン薄膜及び光起電力素子の形成が可能となる。
【００２１】
また、本発明の光起電力素子は、前記シリコン系薄膜中に含まれるリン原子の濃度が、前記導電性基板側に向かって増大していることが好ましい。前記シリコン薄膜は形成初期、すなわち前記導電性基板側の領域では、結晶粒径が相対的に小さいため、前記不規則粒界の密度も高いと考えられる。そのため前記導電性基板側の領域に、より多くのリン原子を導入することが効果的であると考えられる。
【００２２】
次に本発明の光起電力素子の構成要素について説明する。
【００２３】
図１は本発明の光起電力素子の一例を示す模式的な断面図である。図中、１０１は導電性基板、１０２は半導体層、１０３は透明電極、１０４は集電電極である。また、１０１−１は基体、１０１−２は金属層、１０１−３は透明導電層であり、これらは導電性基板１０１の構成部材である。
【００２４】
(基体)
基体１０１−１としては、金属、樹脂、ガラス、セラミックス、半導体バルク等からなる板状部材やシート状部材が好適に用いられる。その表面には微細な凸凹を有していてもよい。透明基体を用いて基体側から光が入射する構成としてもよい。また、基体を長尺の形状とすることによってロール・ツー・ロール法を用いた連続成膜を行なうことができる。特にステンレス、ポリイミド等の可撓性を有する材料は基体１０１−１の材料として好適である。
【００２５】
(金属層)
金属層１０１−２は電極としての役割と、基体にまで到達した光を反射して半導体層で再利用させる反射層としての役割と、を有する。その材料としてはAl、Cu、Ag、Au、CuMg等を好適に用いることができる。その形成方法としては、蒸着、スパッタ、電析、印刷等の方法が好適である。
【００２６】
金属層１０１−２はその表面に凸凹を有することが好ましい。それにより反射光の半導体層１０２内での光路長を伸ばし、短絡電流を増大させることができる。基体１０１−１が導電性を有する場合には金属層は形成しなくてもよい。
【００２７】
（透明導電層）
透明導電層１０１−３は、入射光及び反射光の乱反射を増大し、半導体層１０２内での光路長を伸ばす役割を有する。また、金属層１０１−２の元素が半導体層１０２へ拡散あるいはマイグレーションを起こし光起電力素子がシャントすることを防止する役割を有する。さらに、適度な抵抗をもつことにより、半導体層のピンホール等の欠陥によるショートを防止する役割を有する。透明導電層１０１−３の導電率は１０-8(1/Ωcm)以上10-1(1/Ωcm)以下であることが望ましい。さらに、透明導電層１０１−３は金属層１０１−２と同様にその表面に凸凹を有していることが望ましい。透明導電層１０１−３は、ZnO、ITO等の導電性酸化物からなることが好ましく、蒸着、スパッタ、CVD、電析等の方法を用いて形成することが好ましい。これらの導電性酸化物に導電率を変化させるための物質を添加してもよい。
【００２８】
（導電性基板）
以上の方法により、基体１０１−１上に必要に応じて、金属層１０１−２、透明導電層１０１−３を積層して導電性基板１０１を形成する。また、素子の集積化を容易にするために、導電性基板１０１に中間層として絶縁層を設けてもよい。
【００２９】
（半導体層）
本発明のシリコン系薄膜及び半導体層１０２の主たる材料としては、アモルファス相あるいは結晶相、さらにはこれらの混相系のＳｉが用いられる。Ｓｉに代えて、ＳｉとＣ又はＧｅとの合金を用いても構わない。半導体層１０２には、水素及び／又はハロゲン原子が含有される。その好ましい含有量は０．１〜４０原子％である。半導体層１０２はさらに、酸素、窒素などを含有してもよい。半導体層をｐ型半導体層とするにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元素を含有させる。スタックセル（ｐｉｎ接合を複数有する光起電力素子）の場合、光入射側に近いｐｉｎ接合のｉ型半導体層はバンドギャップが広く、遠いｐｉｎ接合になるに随いバンドギャップが狭くなるのが好ましい。また、ｉ型層内部ではその膜厚方向の中心よりもｐ型層寄りにバンドギャップの極小値があるのが好ましい。光入射側のドープ層（ｐ型層もしくはｎ型層）は光吸収の少ない結晶性の半導体か、又はバンドギャップの広い半導体が適している。
【００３０】
（半導体層の形成方法）
上述の半導体層１０２及び本発明のシリコン系薄膜を形成するには、高周波プラズマCVD法が適している。以下、高周波プラズマＣＶＤ法によって半導体層１０２を形成する手順の好適な例を示す。
（１） 減圧状態にできる堆積室（真空チャンバー）内を所定の堆積圧力に減圧する。
（２） 堆積室内に原料ガス、希釈ガス等の材料ガスを導入し、堆積室内を真空ポンプによって排気しつつ、堆積室内の圧力が所定の堆積圧力となるように設定する。
（３） 基板の温度がヒーターによって所定の温度になるように設定する。
（４） 高周波電源によって発振された高周波を前記堆積室内に導入する。前記堆積室内への導入方法は、高周波を導波管によって導き、アルミナセラミックスなどの誘電体窓を介して堆積室内に導入したり、高周波を同軸ケーブルによって導き、金属電極を介して堆積室内に導入したりする方法がある。
（５） 堆積室内にプラズマを生起させて原料ガスを分解し、堆積室内に配置された導電性基板上１０１に堆積膜を形成する。この手順を必要に応じて複数回繰り返して半導体層１０２を形成する。
【００３１】
半導体層１０２の形成条件としては、堆積室内での基板温度は１００〜４５０℃、堆積圧力は０．５ｍＴｏｒｒ〜１０Ｔｏｒｒ、高周波パワーは０．００１〜１Ｗ／ｃｍ3が好適な条件としてあげられる。
【００３２】
上述の半導体層１０２及び本発明のシリコン系薄膜形成に適した原料ガスとしてはＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4等のシリコン原子を含有するガス化しうる化合物が挙げられる。合金系にする場合にはさらに、ＧｅＨ4やＣＨ4などのようにＧｅやＣ等を含有するガス化しうる化合物を原料ガスに添加することが好ましい。原料ガスは希釈ガスで希釈して堆積室内に導入することが好ましい。希釈ガスとしては、Ｈ2やＨｅなどがあげられる。さらに窒素、酸素等を含有したガス化しうる化合物を原料ガス乃至希釈ガスとして添加してもよい。半導体層をｐ型層とするためのドーパントガスとしてはＢ2Ｈ6、ＢＦ3等が用いられる。また、半導体層をｎ型層とするためのドーパントガスとしては、ＰＨ3、ＰＦ3等が用いられる。本発明のシリコン系薄膜にリン原子を導入するためのガスとしては、ＰＨ3、ＰＦ3等が好適に用いられる。
【００３３】
結晶相の薄膜や、ＳｉＣ等の光吸収の少ないかバンドギャップの広い層を堆積する場合には、原料ガスに対する希釈ガスの割合を増やし比較的高いパワーの高周波を導入するのが好ましい。
【００３４】
（透明電極）
透明電極１０３は電極の役割を有するが、その膜厚を適当に設定することにより反射防止膜の役割をかねることができる。
【００３５】
透明電極１０３の材料としては、ITO、ZnO、In2O3等を好適に用いることができる。その形成方法としては、蒸着、CVD、スプレー、スピンオン、浸漬などの方法が好適である。これらの材料に導電率を変化させる物質を添加してもよい。
【００３６】
（集電電極）
集電電極１０４は集電効率を向上するために透明電極１０３上に設けられる。その形成方法としては、マスクを用いてスパッタによって電極パターンの金属を形成する方法や、導電性ペーストあるいは半田ペーストを印刷する方法、金属線を導電性ペーストで固着する方法などが好適である。
【００３７】
なお、必要に応じて光起電力素子の両面に保護層を形成することがある。同時に光起電力素子の裏面（光入射側と反対側）などに鋼板等の補教材を設けてもよい。
【００３８】
【実施例】
以下の実施例では、光起電力素子として太陽電池を例に挙げて本発明を具体的にするが、これらの実施例は本発明の内容を何ら限定するものではない。
【００３９】
〔実施例１〕
図２に示した堆積膜形成装置２０１を用い、以下の手順で図３に示したｐｉｎ型光起電力素子を形成した。
【００４０】
図２は、本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図である。図２に示す堆積膜形成装置２０１は、基板送り出し容器２０２、半導体形成用真空容器２１１〜２１８、基板巻き取り容器２０３が、ガスゲート２２１〜２２９を介して結合することによって構成されている。この堆積膜形成装置２０１には、各容器及び各ガスゲートを貫いて帯状の導電性基板２０４がセットされる。帯状の導電性基板２０４は、基板送り出し容器２０２に設置されたボビンから巻き出され、基板巻き取り容器２０３で別のボビンに巻き取られる。半導体形成用真空容器２１１〜２１８は、それぞれ放電室を有しており、該放電室内の放電電極２４１〜２４８に高周波電源２５１〜２５８から高周波電力を印加することによってグロー放電を生起させ、それによって原料ガスを分解し導電性基板２０４上に半導体層を堆積させる。また、各半導体形成用真空容器２１１〜２１８には、原料ガスや希釈ガスを導入するためのガス導入管２３１〜２３８が接続されている。
【００４１】
図２に示した堆積膜形成装置２０１は、半導体形成用真空容器を８個具備しているが、以下の実施例においては、すべての半導体形成用真空容器でグロー放電を生起させる必要はなく、製造する光起電力素子の層構成にあわせて各容器でのグロー放電の有無を選択することができる。また、各半導体形成用真空容器には、各放電室内での導電性基板２０４と放電空間との接触面積を調整するための、不図示の成膜領域調整板が設けられており、これを調整することによって各容器で形成される半導体層の膜厚を調整することができるようになっている。
【００４２】
図３は、本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１と同様の部材には同じ符号を付して説明を省略する。
【００４３】
この光起電力素子の半導体層は、アモルファスｎ型半導体層１０２−１と微結晶ｉ型半導体層１０２−２と微結晶ｐ型半導体層１０２−３とからなっている。即ち、この光起電力素子はいわゆるｐｉｎ型シングルセル光起電力素子である。そして、微結晶ｉ型半導体層１０２−２として、本発明のシリコン系薄膜が用いられている。
【００４４】
以下、図２及び図３を用いて本実施例の光起電力素子の製造方法を説明する。
【００４５】
まず、ステンレス（ＳＵＳ４３０ＢＡ）からなる帯状の基体（幅４０ｃｍ、長さ２００ｍ、厚さ０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続スパッタリング装置に装着し、Ａｌターゲットを用いて、厚さ１００ｎmのＡｌ薄膜をスパッタ蒸着させた。さらにＺｎＯターゲットを用いて、厚さ１.２μｍのＺｎＯ薄膜をＡｌ薄膜の上にスパッタ蒸着し、帯状の導電性基板１０１（２０４）を形成した。
【００４６】
次に、基板送り出し容器２０２に導電性基板２０４を巻いたボビンを装着し、導電性基板２０４を搬入側のガスゲート２２１、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、搬出側のガスゲート２２９を介し、基板巻き取り容器２０３まで通し、帯状の導電性基板２０４がたるまないように張力調整を行った。そして、基板送り出し容器２０２、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、基板巻き取り容器２０３を不図示の真空ポンプからなる真空排気系により、５×１０-6Torr以下まで充分に真空排気した。
【００４７】
次に、真空排気系を作動させつつ、半導体形成用真空容器２１１にガス導入管２３１からアモルファスｎ型半導体層形成用の原料ガス及び希釈ガスを供給し、半導体形成用真空容器２１２、２１３、２１４にガス導入管２３２、２３３、２３４から微結晶ｉ型半導体層形成用の原料ガス及び希釈ガスを導入し、半導体形成用真空容器２１５にガス導入管２３５から微結晶ｐ型半導体層形成用の原料ガス及び希釈ガスを供給した。各層の形成条件は表１に示すとおりである。また、半導体形成用真空容器２１６、２１７、２１８にガス導入管２３６、２３７、２３８から２００ｓｃｃｍのＨ2ガスを供給し、同時に不図示の各ゲートガス供給管から、各ガスゲート２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８、２２９にゲートガスとして５００ｓｃｃｍのＨ2ガスを供給した。この状態で真空排気系の排気能力を調整し、各半導体形成用真空容器内の圧力を所望の圧力に調整した。
【００４８】
各半導体形成用真空容器内の圧力が安定したところで、基板送り出し容器２０２から基板巻き取り容器２０３の方向に向けて、帯状の導電性基板２０４の移動を開始した。帯状の導電性基板２０４を移動させながら、不図示の赤外線ランプヒーターを点灯し、導電性基板２０４を３００℃に加熱した。
【００４９】
次に半導体形成用真空容器２１１、２１２、２１３、２１４、２１５内の放電電極２４１、２４２、２４３、２４４、２４５に、高周波電源２５１、２５２、２５３、２５４、２５５より高周波電力を導入し、半導体形成用真空容器２１１、２１２、２１３、２１４、２１５内の放電室内にグロー放電を生起し、帯状の導電性基板２０４上に、半導体形成用真空容器２１１でアモルファスｎ型半導体層１０２−１（膜厚２０ｎｍ）を、半導体形成用真空容器２１２、２１３、２１４で微結晶ｉ型半導体層１０２−２（膜厚１．５ｎｍ）を、半導体形成用真空容器２１５で微結晶ｐ型半導体層１０２−３（膜厚１０ｎｍ）を順次形成するようにし、図３に示すｐｉｎ型光起電力素子を形成した（実施例１−１）。ここで、半導体形成用真空容器２１１には周波数１３．５６ＭＨｚパワー５ｍＷ／ｃｍ3の高周波電力を、半導体形成用真空容器２１２、２１３、２１４には周波数１００ＭＨｚのパワー２０ｎＷ／ｃｍ3の高周波電力を、半導体形成用真空容器２１５には周波数１３．５６ＭＨｚ、パワー３０ｍＷ／ｃｍ3の高周波電力を導入した。なお、このとき放電電極と導電性基板２０４の間隔は５ｃｍに固定した。
【００５０】
次に、放電の途中で各半導体形成用真空容器内の成膜領域調整板及び基板の搬送速度を調整しながら、半導体形成用真空容器２１２、２１３、２１４に導入する高周波パワーを変化させて、膜厚は同一にそろえながら、微結晶ｉ型半導体層１０２−２の成膜速度のみ異なり他の条件は上記実施例１−１と同一である光起電力素子を作製した（実施例１−１〜１−５）。それぞれの例で高周波パワーは、５０ｍＷ／ｃｍ3（実施例１−２）、１００ｍＷ／ｃｍ3（実施例１−３）、１５０ｍＷ／ｃｍ3（実施例１−４）、２００ｍＷ／ｃｍ3（実施例１−５）とした。
【００５１】
次に不図示の連続モジュール化装置を用いて、形成した帯状の光起電力素子を、微結晶ｉ型半導体層の成膜速度ごとに切り分け、それぞれを大きさが３６ｃｍ×２２ｃｍの太陽電池モジュールに加工した（実施例１−１〜１−５）。
【００５２】
また、半導体形成用真空容器２１１、２１５内の成膜領域調整板を完全に閉じ、基板２０４上に実施例１−１〜１−５に対応したｉ型半導体層部分のみ形成したサンプルも作製した（実施例１−６〜１−１０）。
【００５３】
〔比較例１〕
半導体形成用真空容器２１２、２１３、２１４に表１の原料ガスからＰＨ3(Ｈ2で5ppmに希釈)を除いた以外は、実施例１と同様の方法で、太陽電池モジュール（比較例１−１〜１−５）及びサンプル（比較例１−６〜１−１０）を作成した。
【００５４】
次に、実施例１及び比較例１で作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。また、エックス線回折装置を用いて、作成したサンプルの回折強度の測定を行い、ＳＩＭＳで、作成したサンプルのＳｉ原子に対するリン原子の濃度を定量分析した。
【００５５】
実施例１及び比較例１の、ｉ型半導体層の成膜速度、ｉ型半導体層中のＳｉ原子に対するリン原子の濃度、ｉ型半導体層のエックス線回折ピークにおける全回折強度に対する（２２０）の回折強度の割合、太陽電池モジュールの光電変換効率を表２に示す。
【００５６】
表2に示されるように、リン原子を1ppm以上含有した微結晶ｉ型半導体層を含む実施例１−１〜１−５の太陽電池モジュールは、リン原子を１ｐｐｍ未満しか含有しない微結晶ｉ型半導体層を含む比較例１−１〜１−５の太陽電池モジュールと比較して、成膜速度を高めても、光電変換効率の低下がほとんどない。以上のことより本発明のシリコン系薄膜及び光起電力素子は高速成膜を用いて製造しても光電変化効率がほとんど低下しないという優れた特徴を持つことがわかる。
【００５７】
〔実施例２〕
実施例１−４の条件で、半導体形成用真空容器２１２、２１３、２１４内の放電電極２４２、２４３、２４４と導電性基板２０４の間隔を３〜１０ｃｍに変化させながら図３に示す構成の光起電力素子を作成し、実施例１と同様に太陽電池モジュール（実施例２−１〜２−３）を作成した。さらにｉ型半導体層部分のみ形成したサンプル（実施例２−４〜２−６）を作成した。
【００５８】
〔比較例２〕
実施例２と同様の条件で、半導体真空装置２１２、２１３、２１４内の放電電極２４２、２４３、２４４と導電性基板２０４の間隔を２ｃｍにして図３に示す構成の光起電力素子を作成し、実施例２と同様に太陽電池モジュール（比較例２−１）を作成した。さらにｉ型半導体層部分のみ形成したサンプル（比較例２−２）を作成した。
【００５９】
次に実施例２及び比較例２で作成した太陽電池モジュール及びサンプルについて実施例１、比較例１同様の測定を行なった。結果を表３に示す。
【００６０】
表３に示されるように、エックス線回折ピークにおける全回折強度に対する（２２０）の回折強度の割合が３０％以上である実施例２−１〜２−３の太陽電池モジュールは、該割合が３０％未満である比較例２−１の太陽電池モジュールと比較して、光電変換効率が優れている。また、該割合を３０％以上とするために、放電電極と導電性基板の間隔を３ｃｍ以上にすることが好適であることがわかる。以上より本発明のシリコン系薄膜及び光起電力素子は、光電変換効率が優れているという優れた特徴を持つことがわかる。
【００６１】
〔実施例３〕
図２に示した堆積膜形成装置２０１を用い、図４の構成のｐｉｎ／ｐｉｎ型のタンデム型光起電力素子を形成した。
【００６２】
図４は、本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図である。図中、図１、図３と同様の部材には同じ符号を付して説明を省略する。
【００６３】
この光起電力素子は、図３に示すｐｉｎ接合の上にさらにアモルファスｎ型半導体層１０２−４、アモルファスｉ型半導体層１０２−５、微結晶ｐ型半導体層１０２−６からなるｐｉｎ接合を積層して半導体層を形成している。
【００６４】
このタンデム型の光起電力素子のボトムセル（基板側のｐｉｎ構成）は、実施例１−４の条件で作成し、トップセル（光入射側のpin接合）は、半導体形成用真空容器２１６でアモルファスｎ型半導体層１０２−４を、半導体形成用真空容器２１７でアモルファスｉ型半導体層１０２−５を、半導体形成用真空容器２１８で微結晶ｐ型半導体層１０２−６を作成し、ｉ型半導体層がアモルファス層からなるpin接合とした。
【００６５】
トップセルのうち、アモルファスｎ型半導体層１０２−４、微結晶ｐ型半導体層１０２−６の形成条件は、それぞれ表１に示すｎ型半導体層の形成条件、ｐ型半導体層の形成条件と同様とした。また、アモルファスｉ型半導体層１０２−５の形成条件は、原料ガスをＳｉＨ4：５０ｓｃｃｍ、Ｈ2：５００ｓｃｃｍ、基板温度を２２０℃、圧力を１．２Ｔｏｒｒとした。
【００６６】
以下、実施例１と同様に太陽電池モジュール（実施例３）を作成した。
【００６７】
〔比較例３〕
実施例３と同様に、図５に示す構成のｐｉｎ／ｐｉｎ型のタンデム型の光起電力素子を形成した。図５に示すタンデム型の光起電力素子は、ボトムセルのｉ型半導体層をアモルファスｉ型半導体層１０２−７としている点以外は図４に示す光起電力素子同様である。本比較例では、該層１０２−７の作成以外は、実施例３と同じ条件で作成した。そして、実施例３と同様に太陽電池モジュール（比較例３−１）を作成した。ｉ型半導体層１０２−７の作成条件はアモルファスｉ型半導体層１０２−５と同様とした。またボトムセルのｉ型半導体層１０２−７部分のみ形成したサンプル（比較例３−２）を作成した。
【００６８】
エックス線回折装置を用いて作成したサンプル（比較例３−２）の回折強度の測定を行ったが、回折ピークは認められなかった。
【００６９】
次に作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。続いて、該太陽電池モジュールを５０℃に保持した状態で、ＡＭ１．５、１００ｍＷ／ｃｍ2の擬似太陽光を５００時間照射して、光照射時間による太陽電池モジュールの光電変換効率の光劣化率を調べた。その結果を表４に示す。
【００７０】
表４に示すように、本発明のシリコン薄膜を含む実施例３の太陽電池モジュールは、比較例３−１の太陽電池モジュールと比較して光劣化率が大幅に改善されている。以上のことより、本発明の光起電力素子は光劣化率が小さいという優れた特徴を持つことがわかる。
【００７１】
〔実施例４〕
半導体形成用真空容器２１２に供給するＰＨ3（Ｈ2で５ｐｐｍに希釈）の量を実施例１−４の２倍にした以外は、実施例１−４と同じ条件で、太陽電池モジュール（実施例４）を作成した。
【００７２】
作成した太陽電池モジュールの光電変換効率をソーラーシミュレーター（ＡＭ１．５、１００ｍＷ／ｃｍ2）を用いて測定した。実施例４の太陽電池モジュールは実施例１−４の太陽電池モジュールに比べて１．１倍の光電変換効率を示し、導電性基板側で、リン原子の濃度を増大させることで、本発明の効果はさらに大きくなった。
【００７３】
【表１】
0003832989.tif 000002
【００７４】
【表２】
0003832989.tif 000003
【００７５】
【表３】
0003832989.tif 000004
【００７６】
【表４】
0003832989.tif 000005
【００７７】
【発明の効果】
以上のように、ｉ型シリコン系半導体層を、１ｐｐｍ以上１００ｐｐｍ以下のリン原子を含有し、エックス線又は電子線回折による（２２０）の回折強度の割合が全回折強度の３０％以上となるように形成することで、ｉ型シリコン系半導体層中の結晶粒界が不活性化される。さらに、本願発明のｉ型シリコン系半導体層を主たる光吸収層とすることで、光劣化現象のないもしくは光劣化が極めて小さい光起電力素子が得られる。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一例を示す模式的な断面図。
【図２】本発明のシリコン系薄膜及び光起電力素子を製造する堆積膜形成装置の一例を示す模式的な断面図。
【図３】本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図。
【図４】本発明のシリコン系薄膜を有する光起電力素子の一例を示す模式的な断面図。
【図５】比較例の光起電力素子を示す模式的な断面図。
【符号の説明】
１０１  導電性基板
１０１−１  基体
１０１−２  金属層
１０１−３  透明導電層
１０２  半導体層
１０２−１  アモルファスｎ型半導体層
１０２−２  微結晶ｉ型半導体層
１０２−３  微結晶ｐ型半導体層
１０２−４  アモルファスｎ型半導体層
１０２−５  アモルファスｉ型半導体層
１０２−６  微結晶ｐ型半導体層
１０２−７  アモルファスｉ型半導体層
１０３  透明電極
１０４  集電電極
２０１  堆積膜形成装置
２０２  基板送り出し容器
２０３  基板巻き取り容器
２０４  導電性基板
２１１〜２１８  半導体形成用真空容器
２２１〜２２９  ガスゲート
２３１〜２３８  ガス導入管
２４１〜２４８  放電電極
２５１〜２５８  高周波電源
【図１】
0003832989.tif 000006
【図２】
0003832989.tif 000007
【図３】
0003832989.tif 000008
【図４】
0003832989.tif 000009
【図５】
0003832989.tif 000010