(57)【特許請求の範囲】
【請求項１】
内部回路と、内部回路に接続された入出力保護回路を備えた半導体装置における前記入出力保護回路に形成されたＭＯＳ型ダイオードにおいて、
このＭＯＳ型ダイオードはＭＯＳトランジスタと、このＭＯＳトランジスタのゲート電極とソースとを導通させて一定電位を与える導電性配線とを備えたものであり、
前記ＭＯＳトランジスタは、ソース、ドレインのうち少なくともドレインが高濃度拡散層及びそれよりも低濃度で、その高濃度拡散層を包み込み、前記内部回路に形成された内部回路用ＭＯＳトランジスタのソース、ドレインよりも深く形成された低濃度拡散層を備え、
前記ＭＯＳトランジスタのソース、ドレインが形成されているウエル又は基板で少なくともソース、ドレインと接する部分の濃度は、前記内部回路用ＭＯＳトランジスタの同領域よりも濃くされており、かつ、このＭＯＳ型ダイオードの前記ＭＯＳトランジスタのゲート電極近傍におけるドレインの高濃度拡散層と前記ウエル又は基板との接合耐圧が前記内部回路用ＭＯＳトランジスタの定格電圧よりも高く、前記内部回路用ＭＯＳトランジスタの接合耐圧及びゲート耐圧よりも低く設定されており、
このＭＯＳ型ダイオードのＭＯＳトランジスタのドレインの高濃度拡散層と前記ウエル又は基板との接合のブレイクダウンにより発生する電流によりこのＭＯＳ型ダイオードのＭＯＳトランジスタのドレイン、ソース及びウエル又は基板で構成される横形寄生バイポーラトランジスタが作動するものであることを特徴とする静電保護用ＭＯＳ型ダイオード。
【請求項２】
ドレインの高濃度拡散層は、前記ゲート電極と間隔をもって設置されている請求項１に記載のＭＯＳ型ダイオード。
【請求項３】
ドレインの低濃度拡散層は、ドレインの高濃度拡散層の底面及び側面の全てを包み込んでいる請求項１又は２に記載のＭＯＳ型ダイオード。
【請求項４】
ドレインの低濃度拡散層は、ドレインの高濃度拡散層のうちゲート電極とは反対側の一部分と前記ウエルとが接合するように形成されている請求項１又は２に記載のＭＯＳ型ダイオード。
【請求項５】
ドレインの高濃度拡散層と前記ウエル又は基板との接合部分は、ドレインの高濃度拡散層のエッジ部分を含まない請求項４に記載のＭＯＳ型ダイオード。
【請求項６】
請求項１から５のいずれかに記載のＭＯＳ型ダイオードのドレインを外部入出力端子と内部回路に接続した半導体装置の入出力保護回路。
【請求項７】
請求項６に記載の入出力保護回路を備えた半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の入出力端子に印加される高い電圧によって内部回路が破壊されることを防ぐための入出力保護回路、そこで用いられる静電保護用ＭＯＳ型ダイオード及びその入出力保護回路を備えた半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置の静電耐圧向上のために、高濃度拡散層の周りを深い低濃度拡散層で包み込むことが提案されている（例えば、特開平０６−３３４１８２号公報、特開平０９−１９９６７４号公報、特開平１１−１７０２２号公報などを参照）。しかし、この構造でゲート電極を接地してＭＯＳ型ダイオードとして使用すると、低濃度拡散層を使用したがゆえに１５Ｖ以下の低電圧動作は困難であった。
【０００３】
低電圧（７〜１５Ｖ程度）で動作する保護用素子として、互いに拡散濃度が少し濃いＰＮ接合で形成するツェナーダイオードが考えられる。しかし、ツェナーダイオードではアバランシェブレイクダウン後に流れる電流が少ないので、入出力端子からの電荷の引抜きが悪く、印加電圧を下げきれずに内部回路用ＭＯＳトランジスタのゲート酸化膜破壊を起こす虞れがある。そのため、電荷引抜き能力を上げるためには、ダイオード面積を大きくすることが必要となり、高集積化の妨げとなる。
【０００４】
【発明が解決しようとする課題】
そこで、本発明は、内部回路用ＭＯＳトランジスタの降伏電圧やゲート酸化膜耐圧よりも低い電圧で動作することができ、しかも電荷引抜き能力の高いＭＯＳ型ダイオードとそれを用いた入出力保護回路、さらにはその入出力回路を備えた半導体装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
ＭＯＳ型ダイオードでは、ソースがあるためにドレイン側のゲート電極端のアバランシェブレイクダウン（以下、ゲートモジュレーテッドブレイクダウンといい、その耐圧をゲートモジュレーテッド耐圧という）により発生する電流がドレイン、ソース、基板で構成する横形寄生バイポーラトランジスタのベース電流となり、ソース側にその電流を増幅して流すことができる（以下、バイポーラ動作といい、その電圧をバイポーラ動作電圧という）ため、電荷の引抜きがスムーズに行われ、素子面積の縮小化を図ることができる。
【０００６】
そこで、本発明では、ＭＯＳ型ダイオードとツェナーダイオードの利点を組み合わせて、ＭＯＳ型ダイオードのソース、ドレイン部においてコンタクト用高濃度拡散層とそれを包み込むように深くて低濃度の拡散層を配置し、その低濃度拡散層により上昇する接合耐圧を下げるためにウエル又は基板の濃度を濃くすることにより、ソース、ドレインとウエル又は基板とのＰＮ接合の耐圧が７〜１５Ｖ程度の電圧でブレイクダウンするツェナーダイオードを形成して、低電圧で動作し、かつ、電荷の引抜きのよい静電保護用ＭＯＳ型ダイオード構造とした。
【０００７】
すなわち、本発明の静電保護用ＭＯＳ型ダイオードは、内部回路と、内部回路に接続された入出力保護回路を備えた半導体装置における入出力保護回路に形成されたＭＯＳ型ダイオードであって、このＭＯＳ型ダイオードはＭＯＳトランジスタと、このＭＯＳトランジスタのゲート電極とソースとを導通させて一定電位を与える導電性配線とを備えたものである。そして、このＭＯＳ型ダイオードのＭＯＳトランジスタは、ソース、ドレインのうち少なくともドレインが高濃度拡散層及びそれよりも低濃度で、その高濃度拡散層を包み込み、内部回路に形成された内部回路用ＭＯＳトランジスタのソース、ドレインよりも深く形成された低濃度拡散層を備えている。さらに、このＭＯＳ型ダイオードのＭＯＳトランジスタのソース、ドレインが形成されているウエル又は基板で少なくともソース、ドレインと接する部分の濃度は、内部回路に形成された内部回路用ＭＯＳトランジスタの同領域よりも濃くされており、かつ、このＭＯＳ型ダイオードのＭＯＳトランジスタのゲート電極近傍におけるドレインの高濃度拡散層とウエル又は基板との接合耐圧が内部回路に形成された内部回路用ＭＯＳトランジスタの定格電圧よりも高く、その内部回路用ＭＯＳトランジスタの接合耐圧及びゲート耐圧よりも低くなるように設定されている。そして、このＭＯＳ型ダイオードのＭＯＳトランジスタのドレインの高濃度拡散層とウエル又は基板との接合のフレイクダウンにより発生する電流によりこのＭＯＳ型ダイオードのＭＯＳトランジスタのドレイン、ソース及びウエル又は基板で構成される横形寄生バイポーラトランジスタが作動するようになっている。
本発明の入出力保護回路は、このＭＯＳ型ダイオードのドレインを外部入出力端子と内部回路に接続したものである。
ここで、入出力の語は、入力、出力、及び入力と出力を兼用したいわゆる入出力を含む広義の意味で使用している。
【０００８】
【発明の実施の形態】
本発明にかかるＭＯＳ型ダイオードにおいて、ウエルが存在するときは、そのウエルは２層構造からなることが好ましい。その結果、下層のウエルを内部回路用ＭＯＳトランジスタのウエル形成と同じ工程で形成し、その下層ウエルにさらに不純物を注入してソース、ドレインと接する上層ウエルを形成することにより、ＭＯＳ型ダイオードの上層ウエルの基板濃度を内部回路用ＭＯＳトランジスタのウエル濃度よりも高くすることができる。
【０００９】
電荷引抜き効率をさらに高めるべく、ドレインの高濃度拡散層は、ゲート電極と間隔をもって設置されていることが好ましい。その結果、ウエル濃度を高めてもゲートモジュレーテッド耐圧の低下を抑制することができ、ウエル濃度を高めることにより、ＭＯＳ型ダイオードのバイポーラ動作電圧を下げることができる。
【００１０】
ドレインの低濃度拡散層の一態様は、ドレインの高濃度拡散層の底面及び側面の全てを包み込んだものである。
【００１１】
ドレインの低濃度拡散層の他の態様は、ドレインの高濃度拡散層の一部分とウエル又は基板とが接合するように形成されたものである。この場合、ドレインの高濃度拡散層とウエル又は基板との接合部分の接合耐圧は、ドレインの高濃度拡散層とウエル又は基板との間に低濃度拡散層が存在する部分の接合耐圧に比べて低くなるので、バイポーラ動作の引き金になるベース電流をより低い電圧で流すことができ、ＭＯＳ型ダイオードのバイポーラ動作電圧を下げることができる。
【００１２】
ドレインの高濃度拡散層のエッジ部分には電界が集中しやすく、そのエッジ部分がウエル又は基板と接合していると破壊されやすいので、ドレインの高濃度拡散層の一部をウエル又は基板と接合させる部分は、ドレインの高濃度拡散層のエッジ部分を含まないことが好ましい。
【００１４】
本発明にかかるＭＯＳ型ダイオードを構成するＭＯＳトランジスタがＮチャネル型である場合は、ゲート電極とソースとに与えられる一定電位は接地電位又は低電圧電源電位となる。
【００１５】
また、本発明にかかるＭＯＳ型ダイオードを構成するＭＯＳトランジスタがＰチャネル型である場合は、ゲート電極とソースとに与えられる一定電位は高電圧電源電位となる。
【００１６】
正負両側の高電圧に対して有効に作用させるための好ましい入出力保護回路では、ＭＯＳ型ダイオードを構成するＭＯＳトランジスタがＣＭＯＳ型であり、構成されるＭＯＳ型ダイオードはＮチャネルＭＯＳ型ダイオードとＰチャネルＭＯＳ型ダイオードの両方を含み、ＮチャネルＭＯＳ型ダイオードではゲート電極とソースに接地電位又は低電圧電源電位を与え、ＰチャネルＭＯＳ型ダイオードではゲート電極とソースに高電圧電源電位を与える。
【００１７】
また、本発明にかかる静電保護用ＭＯＳ型ダイオードは以下の工程を含む製造方法により形成することができる。
（Ａ）第１導電型の半導体基板表面にシリコン酸化膜を形成し、半導体基板のＭＯＳ型ダイオード形成予定領域にシリコン酸化膜を介してウエル用又は基板濃度調整用の第２導電型不純物を注入する注入工程、
（Ｂ）ソース、ドレイン形成予定領域に低濃度拡散層用の第１導電型不純物を注入する注入工程、
（Ｃ）ＬＯＣＯＳ法により半導体基板表面に素子分離膜を形成する素子分離工程、
（Ｄ）ＭＯＳ型ダイオード形成予定領域のシリコン酸化膜を除去した後、ＭＯＳ型ダイオード形成予定領域の半導体基板表面にゲート酸化膜を形成する酸化膜形成工程、
（Ｅ）ゲート酸化膜上にゲート電極を形成するゲート電極形成工程、
（Ｆ）ソース、ドレイン形成予定領域に高濃度拡散層用の第１導電型不純物を低濃度拡散層用の第１導電型不純物よりも浅く注入する注入工程、
（Ｇ）熱処理を施してソース、ドレイン領域に高濃度拡散層及び低濃度拡散層を形成する熱拡散工程、
（Ｈ）ゲート電極とソースの高濃度拡散層とを導通させて一定電位を与える導電性配線を形成する配線工程。
【００１８】
工程（Ａ）での第２導電型不純物の注入工程がウエル用である場合は、その注入工程は、内部回路用ＭＯＳトランジスタのウエル形成とともに行なう注入工程と、静電保護用ＭＯＳ型ダイオードのウエルの基板濃度を上げるために行なう注入工程とすることができる。これにより、静電保護用ＭＯＳ型ダイオードのウエル濃度を内部回路用ＭＯＳトランジスタのウエル濃度よりも確実に、精度よく高くすることができる。
【００１９】
工程（Ｆ）での高濃度拡散層用の第１導電型不純物の注入工程は、ドレイン領域上にゲート電極に隣接してレジスト層を形成した状態で行なうことができる。これにより、ドレインの高濃度拡散層をゲート電極と間隔をもって形成することができる。
【００２０】
工程（Ｂ）での低濃度拡散層用の第１導電型不純物の注入工程は、工程（Ｆ）で形成される高濃度拡散層の一部分がウエルと接合するように、ゲート電極から離れたドレイン領域上にレジスト層を形成した状態で行なうことができる。
【００２１】
【実施例】
図１は本発明の入出力保護回路をＮチャネルＭＯＳ型ダイオードに適用した一実施例を示す断面図である。
Ｎ型シリコン基板２の表面で、ＮチャネルＭＯＳ型ダイオードを形成するために、素子分離用ＬＯＣＯＳ酸化膜４で囲まれた素子領域に、Ｐウエル６が形成され、Ｐウエル６の内側の基板表面側には基板濃度を高めたＰ+-ウエル８が形成されて、二重拡散構造のウエルが形成されている。Ｐウエル６の基板濃度は内部回路用ＮチャネルＭＯＳトランジスタのウエルの基板濃度と同じであり、例えば５×１０15〜８×１０16／ｃｍ3である。Ｐ+-ウエル８の表面濃度は例えば１×１０17〜８×１０17／ｃｍ3である。素子領域の基板表面にはゲート酸化膜１０を介してポリシリコンゲート電極１２が形成され、そのゲート電極１２を挾んで二重拡散構造のソース１４とドレイン１６が形成されている。
【００２２】
ソース１４は表面側に高濃度（ドーズ量で１×１０15〜８×１０15ions／ｃｍ2）のＮ型拡散層（Ｎ+拡散層）１４ａが形成され、そのＮ+拡散層１４ａを包み込むように深くて低濃度（５×１０17〜１×１０19／ｃｍ3）のＮ型拡散層（Ｎ-拡散層）１４ｂが形成されている。ドレイン１６でも同様であり、表面側に高濃度（ドーズ量で１×１０15〜８×１０15ions／ｃｍ2）のＮ型拡散層（Ｎ+拡散層）１６ａが形成され、そのＮ+拡散層１６ａを包み込むように深くて低濃度（５×１０17〜１×１０19／ｃｍ3）のＮ型拡散層（Ｎ-拡散層）１６ｂが形成されている。これらのＮ-拡散層１４ｂ，１６ｂの深さは１〜２μｍで、内部回路用ＮチャネルＭＯＳトランジスタのソース、ドレインの拡散層の深さ０.３〜０.７μｍよりも深く形成されている。
【００２３】
このＭＯＳトランジスタを保護回路用のＭＯＳ型ダイオードとするために、層間絶縁膜１８に形成されたコンタクトホールを介してアルミニウム配線２０によりソース１４とゲート電極１２が接続され、そのアルミニウム配線２０には接地電位が与えられる。一方、層間絶縁膜１８に形成された他のコンタクトホールを介してドレイン１６にアルミニウム配線２２が接続され、アルミニウム配線２２は入出力端子２４と内部回路に接続される。
【００２４】
図１のＮチャネルＭＯＳ型ダイオードの製造方法を図２に示す。
（Ａ）Ｎ型シリコン基板２上にシリコン酸化膜２６を形成した後、そのシリコン酸化膜２６上に、ＮチャネルＭＯＳ型ダイオードを形成する領域（以下、ＰチャネルＭＯＳ型ダイオードを形成する領域も含めてＭＯＳ型ダイオード形成予定領域という）に開口をもつレジストパターン２８を形成する。レジストパターン２８をマスクにしてシリコン基板２に、シリコン酸化膜２６を介して、５０ＫｅＶのエネルギー、２×１０12〜２×１０13ions／ｃｍ2のドーズ量で約５×１０15〜８×１０16／ｃｍ3の濃度になるようにボロンを注入してＰウエル６を形成する。内部回路の領域（図示は省略）では、この注入工程と同時に、内部回路用ＮチャネルＭＯＳトランジスタのウエルが形成される。
その後、Ｐウエル６の内側領域の基板濃度を上げるために、５０ＫｅＶのエネルギーで１×１０13〜８×１０13ions／ｃｍ2のドーズ量でボロンの追加注入を行ない、１０００℃で３時間程度の拡散を行なって、表面濃度が約１×１０17〜８×１０17／ｃｍ3のＰ+-ウエル８を形成する。内部回路のウエルではこの追加注入は行なわない。
【００２５】
（Ｂ）レジストパターン２８を除去した後、写真製版により、Ｐ+-ウエル８の領域内でＭＯＳ型ダイオードのソース、ドレインになる領域に開口をもつレジストパターン３０を形成し、それをマスクにして約６０ＫｅＶのエネルギー、１×１０14〜１×１０15ions／ｃｍ2のドーズ量でリン注入を行なう。
【００２６】
（Ｃ）レジストパターン３０を除去した後、基板表面にシリコン窒化膜を形成し、写真製版とエッチングにより、ＭＯＳ型ダイオード形成予定領域にそのシリコン窒化膜が残るようにシリコン窒化膜のパターン化を行なう。その後、１０００℃で３時間程度の熱処理を施してＬＯＣＯＳ酸化を行ない、素子分離用のフィールド酸化膜４を形成する。このときの熱処理によりリン注入層が拡散して低濃度のソースＮ-拡散層１４ｂとドレインＮ-拡散層１６ｂとなる。このＮ-拡散層１４ｂと１６ｂが内部回路用ＮチャネルＭＯＳトランジスタのソース、ドレインよりも深くなるように、工程（Ｂ）でのリン注入条件を設定しておく。
【００２７】
（Ｄ）ＭＯＳ型ダイオード形成予定領域のＬＯＣＯＳ酸化用シリコン窒化膜とシリコン酸化膜２６を除去した後、ゲート酸化膜１０を１０〜２５ｎｍの厚さに形成する。
その後、ゲート酸化膜１０上にポリシリコン膜を堆積し、写真製版とエッチングによりそのポリシリコン膜をパターン化してゲート電極１２を形成する。
【００２８】
（Ｅ）ソース、ドレインの高濃度拡散層を形成するために、ゲート電極１２の端と、フィールド酸化膜４又は新たに形成したレジストパターンとをマスクとして、ゲート電極１２に対し自己整合的にリン又はヒ素を５０ＫｅＶのエネルギー、１×１０15〜８×１０15ions／ｃｍ2のドーズ量で注入し、Ｎ+拡散層１４ａとＮ+拡散層１６ａを形成する。この注入工程により、内部回路用ＮチャネルＭＯＳトランジスタのソース、ドレインも形成される。その後、加熱処理を施すことにより、Ｎ+拡散層１４ａ，１６ａ及びＮ-拡散層１４ｂ，１６ｂを活性化する。
これにより、表面側の高濃度拡散層と、それを包み込む深くて低濃度の拡散層とをもつ二重拡散構造のソース１４とドレイン１６が形成される。
その後、層間絶縁膜を形成し、コンタクトホールを開け、配線を形成することにより、図１に示したＮチャネルＭＯＳ型ダイオードが完成する。
【００２９】
本発明にかかるＰチャネルＭＯＳ型ダイオードは、導電型を逆にすれば、図２と同様にして形成することができる。
以下、図１のＮチャネルＭＯＳ型ダイオードをＩ型保護トランジスタという。
【００３０】
図３は図１に示すＩ型保護トランジスタの電流・電圧特性を示す図である。縦軸はドレイン電流（アンペア（Ａ））、横軸はドレイン電圧（ボルト（Ｖ））を示す。
Ａ点はゲートモジュレーテッド耐圧、Ｂ点はドレインの接合耐圧、Ｃ点はバイポーラ動作電圧を示す。図１も参照して説明すると、Ａ点はゲート電極１２下でのドレイン１６とＰ+-ウエル８の接合部分▲１▼の接合耐圧により決定され、Ｂ点はゲート電極１２とは反対側のドレイン１６とＰ+-ウエル８の接合部分▲２▼の接合耐圧により決定される。
【００３１】
図３に示すように、図１に示すＩ型保護トランジスタでは、７Ｖ程度の低電圧（Ａ点）で接合部分▲１▼のゲートモジュレーテッドブレイクダウンが起こって電荷の引抜きを開始することができる。さらに、１３Ｖ程度の電圧（Ｂ点）以上では、接合部分▲２▼のブレイクダウンが起こり、１４Ｖ程度の電圧（Ｃ点）では、そのブレイクダウンにより流れる電流を引き金とするバイポーラ動作（Ｃ点）により電荷引抜き能力を高めることができる。
【００３２】
本発明によれば、ＭＯＳ型ダイオードのバイポーラ動作電圧をさらに低くすることができる。図４は、その効果を実現したＮチャネルＭＯＳ型ダイオードの他の実施例を示す断面図である。図５はそのＮチャネルＭＯＳ型ダイオードのレイアウトを示す上面図である。図４に示す断面図は図５のＡ−Ａ位置に沿ったものである。図１と同じ部分には同じ符号を付し、その説明は省略する。
【００３３】
Ｎ型シリコン基板２の表面の素子分離用ＬＯＣＯＳ酸化膜４で囲まれた素子領域に、Ｐウエル６が形成され、Ｐウエル６の内側の基板表面側には基板濃度を高めたＰ+-ウエル９が形成されて、二重拡散構造のウエルが形成されている。ここで、Ｐ+-ウエル９の表面濃度は例えば２×１０17〜１×１０18／ｃｍ3であり、図１のＰ+-ウエル８よりも高く設定されている。素子領域の基板表面にはゲート酸化膜１０を介してゲート電極１２が形成され、そのゲート電極１２を挾んで二重拡散構造のソース１４とドレイン１７が形成されている。
【００３４】
ソース１４は表面側にＮ+拡散層１４ａがゲート電極１２に隣接して形成され、そのＮ+拡散層１４ａを包み込むようにＮ-拡散層１４ｂが形成されている。
ドレイン１７は表面側に高濃度のＮ型拡散層（Ｎ+拡散層）１７ａがゲート電極１２と間隔をもって形成され（接合部分▲１▼参照）、そのＮ+拡散層１７ａのゲート電極１２側の下面部分及びエッジ部分１９を包み込むように深くて低濃度のＮ型拡散層（Ｎ-拡散層）１７ｂが形成されている。すなわち、Ｎ-拡散層１７ｂはＮ+拡散層１７ａのゲート電極１２とは反対側の下面部分（接合部分▲２▼参照）を覆わないように形成されており、その部分でＮ+拡散層１７ａとＰ+-ウエル９は接合している。
これらのＮ-拡散層１４ｂ，１７ｂは、内部回路用ＭＯＳトランジスタのソース、ドレインの拡散層よりも深く形成されている。Ｎ+拡散層１４ａ，１７ａの濃度及び深さは図１のＮ+拡散層１４ａ，１６ａと同じであり、Ｎ-拡散層１４ｂ，１６ｂの濃度及び深さは図１のＮ-拡散層１４ｂ，１６ｂと同じである。
【００３５】
このＭＯＳトランジスタを保護回路用のＭＯＳ型ダイオードとするために、層間絶縁膜１８に形成されたコンタクトホールを介してアルミニウム配線２０によりソース１４とゲート電極１２が接続され、そのアルミニウム配線２０には接地電位が与えられる。一方、層間絶縁膜１８に形成された他のコンタクトホールを介してドレイン１７にアルミニウム配線２２が接続され、アルミニウム配線２２は入出力端子２４と内部回路に接続される。
【００３６】
図４及び図５の実施例の製造方法を図６及び図７に示す。
（Ａ）Ｎ型シリコン基板２上にシリコン酸化膜２６を形成した後、そのシリコン酸化膜２６上に、ＭＯＳ型ダイオード形成予定領域に開口をもつレジストパターン２８を形成する。レジストパターン２８をマスクにしてシリコン基板２に、シリコン酸化膜２６を介して、５０ＫｅＶのエネルギー、２×１０12〜２×１０13ions／ｃｍ2のドーズ量で約５×１０15〜８×１０16／ｃｍ3の濃度になるようにボロンを注入してＰウエル６を形成する。内部回路の領域（図示は省略）では、この注入工程と同時に、内部回路用ＮチャネルＭＯＳトランジスタのウエルが形成される。
その後、Ｐウエル６の内側領域の基板濃度を上げるために、５０ＫｅＶのエネルギー、１×１０13〜１×１０14ions／ｃｍ2のドーズ量でボロンの追加注入を行ない、１０００℃で３時間程度の拡散を行なって、表面濃度が約２×１０17〜１×１０18／ｃｍ3のＰ+-ウエル９を形成する。内部回路のウエルではこの追加注入は行なわない。
【００３７】
（Ｂ）レジストパターン２８を除去した後、写真製版により、Ｐ+-ウエル９の領域内でＭＯＳ型ダイオードのソース、ドレインになる領域に開口をもつレジストパターン３１を形成する。このとき、レジストパターン３１は、レジストパターン３１をマスクとして形成されるＮ-拡散層１７ｂが、図４に示すように、後工程で形成されるＮ+拡散層１７ａの下面の一部を覆わない構成になるように、ゲート電極１２から離れた側のドレイン領域上にも形成する。
レジストパターン３１をマスクにして約６０ＫｅＶのエネルギー、１×１０14〜１×１０15ions／ｃｍ2のドーズ量でリン注入を行なう。
【００３８】
（Ｃ）レジストパターン３１を除去した後、基板表面にシリコン窒化膜を形成し、写真製版とエッチングにより、ＭＯＳ型ダイオード形成予定領域にそのシリコン窒化膜が残るようにシリコン窒化膜のパターン化を行なう。その後、１０００℃で３時間程度の熱処理を施してＬＯＣＯＳ酸化を行ない、素子分離用のフィールド酸化膜４を形成する。このときの熱処理によりリン注入層が拡散して低濃度のソースＮ-拡散層１４ｂとドレインＮ-拡散層１７ｂとなる。このＮ-拡散層１４ｂと１７ｂが内部回路用ＭＯＳトランジスタのソース、ドレインよりも深くなるように、工程（Ｂ）でのリン注入条件を設定しておく。
【００３９】
（Ｄ）ＭＯＳ型ダイオード形成予定領域のＬＯＣＯＳ酸化用シリコン窒化膜とシリコン酸化膜２６を除去した後、ゲート酸化膜１０を形成する。このＮチャネルＭＯＳ型ダイオードを例えば７Ｖ仕様の保護トランジスタとして使用する場合は、ゲート酸化膜の膜厚は１０〜２０ｎｍ程度である。
その後、ゲート酸化膜１０上にポリシリコン膜を堆積し、写真製版とエッチングによりそのポリシリコン膜をパターン化してゲート電極１２を形成する。
【００４０】
（Ｅ）次に、写真製版により、ソース、ドレインの高濃度拡散層になる部分に開口をもつレジストパターン４１を形成する。このとき、レジストパターン４１は、後工程で形成されるＮ+拡散層１７ａがゲート電極１２と間隔をもって配置されるように、ゲート電極１２に隣接するＮ-拡散層１７ｂ上にも形成する。ゲート電極１２に隣接してＮ-拡散層１７ｂ上に形成されるレジストパターン４１の寸法Ｌは、後工程でＮ+拡散層１７ａ形成用に注入される不純物が熱処理の際にゲート電極１２方向へ拡散する拡散量の２倍以上の距離が必要であり、例えばレジストパターン４１用の露光マスクパターン上の寸法でＬ＝２μｍである。
レジストパターン４１をマスクにして５０ＫｅＶのエネルギー、１×１０15〜８×１０15ions／ｃｍ2のドーズ量でリン又はヒ素の注入を行なう。この注入工程により、内部回路用ＮチャネルＭＯＳトランジスタのソース、ドレイン形成予定領域にもリン又はヒ素が注入される。
【００４１】
（Ｆ）レジストパターン４１を除去した後、熱処理を施してＮ+拡散層１４ａとＮ+拡散層１７ａを形成するとともに、Ｎ-拡散層１４ｂ，１７ｂを活性化する。
これにより、表面側の高濃度拡散層と、それを包み込む深くて低濃度の拡散層とをもつ二重拡散構造のソース１４とドレイン１７が形成される。
その後、層間絶縁膜を形成し、コンタクトホールを開け、配線を形成することにより、図４及び図５に示すＮチャネルＭＯＳ型ダイオードが完成する。
【００４２】
本発明にかかるＰチャネルＭＯＳ型ダイオードは、導電型を逆にすれば、図４及び図５と同様に形成することができる。
以下、図４及び図５に示すＮチャネルＭＯＳ型ダイオードをII型保護トランジスタという。
【００４３】
図８は図４に示すII型保護トランジスタの電流・電圧特性を示す図である。縦軸はドレイン電流（アンペア（Ａ））、横軸はドレイン電圧（ボルト（Ｖ））を示す。
Ａ点はゲートモジュレーテッド耐圧、Ｂ点はドレインの接合耐圧、Ｃ点はバイポーラ動作電圧を示す。図４も参照して説明すると、Ａ点はゲート電極１２下でのドレイン１７とＰ+-ウエル９の接合部分▲１▼の接合耐圧により決定され、Ｂ点はゲート電極１２とは反対側のＮ+拡散層１７ａとＰ+-ウエル９の接合部分▲２▼の接合耐圧により決定される。
【００４４】
ここで、Ｉ型保護トランジスタとII型保護トランジスタの構造を比較すると、Ｐ+-ウエル８よりもＰ+-ウエル９の方が表面濃度を高くして形成されている。Ｉ型保護トランジスタの構造でＰ+-ウエル８の表面濃度を高めると、接合部分▲１▼の耐圧が低下してしまい、その耐圧が半導体装置の定格電圧よりも低くなる場合には保護トランジスタとしての機能を果たせなくなる。しかし、II型保護トランジスタでは、図４及び図５に示すように、ドレイン側のＮ+拡散層１７ａをゲート電極１２と間隔をもって配置しているので接合部分▲１▼での接合耐圧、すなわちゲートモジュレーテッド耐圧を高めることができ、図８に示すように、８Ｖ程度の低電圧（Ａ点）で電荷の引抜きを開始することができる。
【００４５】
さらに、II型保護トランジスタでは、接合部分▲２▼でドレイン側のＮ+拡散層１７ａとＰ+-ウエル９の一部分が接合しているので、バイポーラ動作の引き金になるベース電流を９Ｖ程度の電圧（Ｂ点）で流すことができる。そして、Ｐ+-ウエル９の基板濃度が高められていることも合わせて、１１Ｖ程度の低電圧（Ｃ点）でバイポーラ動作が起こり、電荷引抜き能力を高めることができる。
【００４６】
また、図４に示すII型保護トランジスタでは、電界が集中しやすいドレイン１７のＮ+拡散層１７ａのエッジ部分１９はＮ-拡散層１７ｂにより覆われているので、エッジ部分１９の破壊を防止することができる。
【００４７】
上記に示すＭＯＳ型ダイオード、特にＣＭＯＳ型ダイオードを用いて入出力保護回路を構成した例を図９に示す。
５０はＮチャネルＭＯＳ型ダイオード（Ｎｃｈダイオード）であり、５２はＰチャネルＭＯＳ型ダイオード（Ｐｃｈダイオード）である。Ｎｃｈダイオード５０及びＰｃｈダイオード５２のドレインは、入出力端子２４と内部回路の間に接続されている。Ｎｃｈダイオード５０のゲート電極とソースは接地端子に接続されて、接地電位が与えられている。Ｐｃｈダイオードのゲート電極とソースは高電圧側電源端子４０に接続されて、高電圧電源電位が与えられている。
【００４８】
このような入出力保護回路は、例えば図１０で記号５４により示されるように、チップ５８の周辺部で内部回路５６のまわりに配置されて半導体装置６０を構成する。
入出力保護回路としては、図９のようにＮチャネルＭＯＳ型ダイオードとＰチャネルＭＯＳ型ダイオードの両方を備えたものに限らず、いずれか一方のみを備えたものであってもよい。
特に、電源−ＧＮＤ間のように、双方向のダイオードが挿入できないような場合、Ｉ又はII型Ｎチャネル保護トランジスタを接続することで静電保護能力を大幅に高めることができる。
【００４９】
上記のＭＯＳ型ダイオードでは、ソースは低濃度拡散層が高濃度拡散層の下面及び側面を全て包み込む２重拡散構造になっているが、本発明はこれに限定されるものではなく、ソースは一重拡散構造や、低濃度拡散層が高濃度拡散層の下面及び側面を全て包み込まずに、高濃度拡散層の一部分とウエルが接合している２重拡散構造など、他の構造であってもよい。
ＭＯＳ型ダイオードのウエル濃度、拡散層濃度及びゲート酸化膜の膜厚は、上記実施例に限定されるものではなく、使用する仕様に応じて種々の変更が可能である。
【００５０】
【発明の効果】
一般的に濃く浅い拡散層で形成したＰＮ接合では逆方向特性においてリーク電流の大きい接合となり、大電流が流れた時に狭い範囲に電流が流れるために熱破壊を生じやすいが、請求項１のＭＯＳ型ダイオードにおいては、接合は深い拡散同士であるために逆方向電圧による電界が両拡散層で緩和できるために低い接合耐圧のものを形成してもリーク電流が少なく、また、ドレイン拡散層が深い拡散となっているために大電流を流した時にもこの接合が破壊しにくい。
またソース、ドレインが形成されている部分のウエル又は基板の濃度を上げ、ソース、ドレインに深い拡散を導入してもゲート電極近傍におけるドレインの高濃度拡散層とウエル又は基板の接合耐圧が内部回路用ＭＯＳトランジスタの定格電圧よりも高く、内部回路用ＭＯＳトランジスタの接合耐圧及びゲート耐圧よりも低くなるように設定したので、低い電圧で横型寄生バイポーラトランジスタを動作させることができる。
その結果、内部回路用ＭＯＳトランジスタの降伏電圧やゲート酸化膜耐圧よりも低い電圧で動作し、しかも電荷引抜き能力の高い静電保護用ＭＯＳ型ダイオードを提供できる。
【００５１】
請求項２に記載のＭＯＳ型ダイオードにおいては、ドレインの高濃度拡散層は、ゲート電極と間隔をもって設置されているようにしたので、ウエルの基板濃度を高めてもゲートモジュレーテッド耐圧の低下を抑制することができ、このＭＯＳ型ダイオードのバイポーラ動作電圧を下げることができる。
【００５２】
請求項３に記載のＭＯＳ型ダイオードにおいては、ドレインの低濃度拡散層は、ドレインの高濃度拡散層の底面及び側面の全てを包み込んでいるようにしたので、製造が容易である。
【００５３】
請求項４に記載のＭＯＳ型ダイオードにおいては、ドレインの高濃度拡散層の一部分がウエル又は基板と接合するように形成されているようにしたので、ドレインの高濃度拡散層とウエル又は基板との接合部分の接合耐圧は、ドレインの高濃度拡散層とウエル又は基板との間に低濃度拡散層が存在する部分の接合耐圧に比べて低くなり、バイポーラ動作の引き金になるベース電流をより低い電圧で流すことができる。
【００５４】
請求項５に記載のＭＯＳ型ダイオードにおいては、ドレインの高濃度拡散層とウエル又は基板との接合部分は、ドレインの高濃度拡散層のエッジ部分を除く部分で形成されているようにしたので、電界が集中しやすいドレインの高濃度拡散層のエッジ部分が破壊されるのを防止することができる。
【００５６】
これらのＭＯＳ型ダイオードを備えた請求項６の入出力保護回路は、内部回路用ＭＯＳトランジスタの降伏電圧やゲート酸化膜耐圧よりも低い電圧で動作して内部回路用ＭＯＳトランジスタを有効に保護することができるようになる。
【００５７】
請求項６の入出力保護回路を備えた請求項７の半導体装置は、内部回路を有効に保護することができる。
【図面の簡単な説明】
【図１】ＮチャネルＭＯＳ型ダイオードの一実施例を示す断面図である。
【図２】図１のＮチャネルＭＯＳ型ダイオードの製造方法の一例を示す工程断面図である。
【図３】Ｉ型保護トランジスタの電流・電圧特性を示す図である。
【図４】ＮチャネルＭＯＳ型ダイオードの他の実施例を示す断面図である。
【図５】同実施例のレイアウトを示す上面図である。
【図６】同実施例の製造方法の一例の前半を示す工程断面図である。
【図７】同製造方法の後半を示す工程断面図である。
【図８】  II型保護トランジスタの電流・電圧特性を示す図である。
【図９】入出力保護回路の一実施例を示す回路図である。
【図１０】半導体装置のレイアウトを示す上面図である。
【符号の説明】
２      Ｎ型シリコン基板
４      素子分離用ＬＯＣＯＳ酸化膜
６      Ｐウエル
８，９      高濃度のＰウエル（Ｐ+-ウエル）
１０      ゲート酸化膜
１２      ポリシリコンゲート電極
１４      ソース
１４ａ    ソースの高濃度拡散層（Ｎ+拡散層）
１４ｂ    ソースの低濃度拡散層（Ｎ-拡散層）
１６，１７      ドレイン
１６ａ，１７ａ    ドレインの高濃度拡散層（Ｎ+拡散層）
１６ｂ，１７ｂ    ドレインの低濃度拡散層（Ｎ-拡散層）
１８      層間絶縁膜
１９，４９      エッジ部分
２０，２２      アルミニウム配線
２４      入出力端子
２６      シリコン酸化膜
２８，３０，３１，４１      レジストパターン
４０      高電圧側電源端子
５０      ＮチャネルＭＯＳ型ダイオード（Ｎｃｈダイオード）
５２      ＰチャネルＭＯＳ型ダイオード（Ｐｃｈダイオード）
【図１】
0003734413.tif 000002
【図２】
0003734413.tif 000003
【図３】
0003734413.tif 000004
【図４】
0003734413.tif 000005
【図５】
0003734413.tif 000006
【図６】
0003734413.tif 000007
【図７】
0003734413.tif 000008
【図８】
0003734413.tif 000009
【図９】
0003734413.tif 000010
【図１０】
0003734413.tif 000011