(57)【特許請求の範囲】
【請求項１】
速度変化量(ΔV□)を、｜指令速度(VS)−初速(V0)｜及び加減速時間(t□)に対応するデータテーブルより決定する工程と、
｜指令速度(VS)−初速(V0)｜の分割数(cv□)を、｜指令速度(VS)−初速(V0)｜／速度変化量(ΔV□)により決定する工程と、
加減速時間の分割数(CT□)を、｜指令速度(VS)−初速(V0)｜の分割数(cv□)−１により決定する工程と、
速度変化間隔(△t□)を、加減速時間(t□)／加減速時間の分割数(CT□)により決定する工程と、
加速時には、初速(V0)に速度変化量(ΔV□)を加算した速度で開始し、速度変化間隔(△t□)毎に前回の速度に速度変化量(ΔV□)を加算した値を速度として決定する工程と、
指令速度(VS)に達したら、指令速度(VS)に切り替える工程と、
減速時には、指令速度(VS)または現在速度から開始し、速度変化間隔(Δt□)毎に前回の速度に速度変化量(ΔV□)を減算した値を速度として決定する工程と、
を備えたことを特徴とする加減速制御方法。
【請求項２】
速度変化間隔(△t□)は出力パルスを生成する制御周期とは別に設け、可変としたことを特徴とする請求項１に記載の加減速制御方法。
【請求項３】
初速(V0)、指令速度(VS)、指令速度の最小値(VSmin)、速度指令の最大値(Vsmax)、加減速時間(t□)、加減速時間の最小値(t□min)、加減速時間の最大値(t□max)、加減速時間(t□)の許容誤差範囲条件(te□)、速度変化量の条件、制御周波数(fc)、加減速時間のランク区分時間(tWz)を入力する工程と、
上記データに基づき、速度差の限界幅(VWz)を決定する工程と、
速度差の限界幅(VWz)と加減速時間のランク区分時間(tWz)をもとに｜指令速度(VS)−初速(V0)｜を、速度差の限界幅(VWz)でランク分けする工程と、
加減速時間(t□)を、ランク区分時間(tWz)でランク分けする工程と、
｜指令速度(VS)−初速(V0)｜及び加減速時間(t□)の組み合わせに応じて、速度変化量(ΔV□)を決定する工程と、
を備え、データテーブルを作成することを特徴とする請求項１に記載の加減速制御方法。
【請求項４】
｜指令速度(VS)−初速(V0)｜の速度差の限界幅(VWz)でのランク分けは、（VWz×２の累乗）で行い、加減速時間(t□)のランク区分時間(tWz)でのランク分けは、（tWz×２の累乗）で行い、速度変化量(ΔV□)を指令速度の最小値(VSmin)×２の累乗で決定することを特徴とする請求項３に記載の加減速制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ステッピングモータ等の加減速制御方法に関わり、速度変化を滑らかにするための速度変化制御方法に関するものである。
【０００２】
【従来の技術】
まず、従来の速度変化制御方法について以下に説明する。
従来の速度変化制御方法として、固定した時間間隔ごとに指令速度を変化させて、速度変化させる制御方法がある。
以下の説明において、この方法を時間間隔固定方法と呼ぶことにする。
【０００３】
図１２は、位置決め装置における時間間隔固定方法の全体ブロックを示す図であり、図において、１０１は加減速制御方法ブロック、１１２はＣＰＵまたは演算器、１１３は可変周波数パルス発生回路、１１４は位置制御回路である。
加減速制御ブロック１０１は、ＣＰＵまたは演算器１１２から成っており、外部から設定値、基準クロック、割込み信号、出力パルス数が入力されて、速度指令を生成し、指令速度、位置系の設定値、制御信号、現在速度を出力する。
加減速制御方法ブロック１０１にて生成した速度指令値は、可変周波数パルス発生回路１１３に与えられることにより可変周波数のパルス列（ｆｏｕｔ）を得る。
位置制御回路１１４では、該パルス列を受けてカウントし、出力パルス数を加減速制御方法ブロック１０１へ返すと共に、加減速制御方法ブロック１０１から受けた位置系の設定値、制御信号を出力パルス数と比較して、所定の位置決めが完了したら停止信号を生成する。
なお、可変周波数パルス発生回路１１３は、停止信号が有効になると出力パルスを停止する。
【０００４】
図１３は、横軸に時間、縦軸に速度をとり、面積が移動量（出力パルス数）を示し、従来の速度変化制御方法である時間間隔固定方法の速度変化を示す図であり、速度変化間隔（制御周期：Δtc＝固定値）毎に、出力パルス数を変化させてやり、速度変化（加減速）を行なう方法である。
【０００５】
同図において、加速時については、加速時間の分割数（CTa）を求め、このCTaを|指令速度(VS)−初速(V0)|の分割数（Cva）とし、Δtcの時間に出力するパルス数（ΔY(m)a）を決めることによって速度を制御する方法である。
ここで、
加速時間の分割数：CTaは、ta/Δtcの商
初速（V0）に対する速度増分：ΔV(m)aは、ΔY(m)a/Δtc
ΔV(m)aより１つ前のV0に対する速度増分：ΔV(m-1)aは、ΔY(m-1)a/Δtc
速度変化量：(ΔV(m)a-ΔV(m-1)a)は、ΔY(m)a/Δtc-ΔY(m-1)a/Δtc
≒|指令速度(VS)-初速(V0)|/Cva
となる。但し、m＝(1,2,・・,(Cva-1),Cva）
【０００６】
減速時については、減速時間の分割数（CTd）を求め、このCTdを|指令速度(VS)−初速(V0)|の分割数（Cvd）とし、Δtcの時間に出力するパルス数（ΔY(n)d）を決めることによって速度を制御する方法である。
ここで、
減速時間の分割数：CTdは、td/Δtcの商、
初速(V0)に対する速度増分：ΔV(n)dは、ΔY(n)d/Δtc
ΔV(n)dより１つ前のV0に対する速度増分：ΔV(n-1)dは、ΔY(n-1)d/Δtc
速度変化量：(ΔV(n)d-ΔV(n-1)d)は、ΔY(n)d/Δtc-ΔY(n-1)d/Δtc
≒|指令速度(VS)-初速|/Cvd
となる。但し、n＝（Cvd,(Cvd-1),・・,2,1）
【０００７】
次に、図１２及び図１３をもとに、従来の速度変化制御方法である時間間隔固定方法の動作について説明する。
図１２の可変周波数パルス発生回路１１３を起動させる前に、ＣＰＵまたは演算器１１２が減速開始移動量を計算し、最初のΔtcに出力するパルス数ΔY(m)a（＝ΔY(1)a）＋V0を計算する。
計算完了後、先に計算したΔY(m)a＋V0を可変周波数パルス発生回路１１３へ出力して可変周波数パルス発生回路１１３を起動開始し、その後、Δｔcごとに次のΔY(m)a＋V0をＣＰＵまたは演算器１１２が計算しては、ΔY(m)a＋V0を可変周波数パルス発生回路１１３へ出力していく（加速していく）。
次のΔY(m)a＋V0の計算とΔY(m)a＋V0の出力は、Δｔc以内に行なわれる。
やがて指令速度(VS)に移行し、その後の減速は、残りの移動量をリアルタイムにカウントしているカウント値が、減速開始移動量に達するとΔY(n)d＋V0の速度で減速していき、残りの移動量が０になったら可変周波数パルス発生回路１１３を停止する。
但し、m＝(1,2,・・,(Cva-1),Cva)、n＝（Cvd,(Cvd-1),・・,2,1）
【０００８】
別の従来の速度変化制御方法として、加減速時間の分割数を固定して、加減速時間を分割数（固定値）で除算し、その除算結果の時間間隔ごとに速度を変化させて、速度変化させる制御方法がある。
以下の説明において、この方法を分割数固定方法と呼ぶことにする。
【０００９】
図１４は、位置決め装置における分割数固定方法の全体ブロックを示す図である。
図において、１０２は加減速制御方法ブロック、１２０はタイミング発生回路、１２１はメモリテーブル、１２２はＣＰＵまたは演算器、１２３は可変周波数パルス発生回路、１２４は位置制御回路である。
【００１０】
加減速制御ブロック１０２は、タイミング発生回路１２０、メモリテーブル１２１、ＣＰＵまたは演算器１２２から成っており、外部から設定値、基準クロックがＣＰＵまたは演算器１２２に入力されて、ＣＰＵまたは演算器１２２が、指令速度Vp(j)としてΔta(j)毎に変化させる速度Vp(j)をパルス発生回路の基準クロック周波数の回数で表したVpp(j)、加速時の速度変化タイミングΔｔa(j)を（1/割込み信号用の基準クロック周波数）の回数で表したΔtap(j)、減速時の残距離ΔYd(g)を演算し、メモリテーブル１２１に書き込む。
また、ＣＰＵまたは演算器１２２は、加減速時間を分割数（固定値）で除算し、その除算結果をタイミング発生回路１２０へ与え、タイミング発生回路１２０は与えられた時間間隔ごとに割込み信号を生成し、ＣＰＵまたは演算器１２２へ出力し、ＣＰＵまたは演算器１２２は、この割込み信号毎に、メモリテーブル１２１のデータを用いて速度指令を変化させて、可変周波数パルス発生回路１２３へ出力する。また、位置系の設定値、制御信号、現在速度、出力パルス数も出力する。
加減速制御方法ブロック１０２にて生成した速度指令値は、可変周波数パルス発生回路１２３に与えられることにより可変周波数のパルス列を得る。
位置制御回路１２４では、該パルス列を受けてカウントし、出力パルス数を加減速制御方法ブロック１０２へ返すと共に、加減速制御方法ブロック１０２から位置系の設定値、制御信号を位置制御回路１２４で受けて出力パルス数と比較して、減速開始信号、停止信号を生成し、加減速制御方法ブロック１０２と可変周波数パルス発生回路１２３へ出力し、減速開始信号が有効になると減速開始し、停止信号が有効になると出力パルスが止まる。
【００１１】
ここで、Vpp(j)は、((((|指令速度(VS)-初速|/|指令速度(VS)-初速|の分割数(Cvc))×j＋初速)×(1/パルス発生回路の基準クロック周波数))の四捨五入)であり、
指令速度Vp(g)としてΔYd(g)毎に変化させる速度Vp(g)をパルス発生回路の基準クロック周波数の回数で表したVpp(g)は、((((|指令速度(VS)-初速|/|指令速度(VS)-初速|の分割数(Cvc))×g＋初速)×（1/パルス発生回路の基準クロック周波数）)の四捨五入)となる。
また、Δｔap(j)は、(((加速時間/加速時間の分割数(CTc))×j×割込み信号用の基準クロック周波数)の四捨五入)）である。
また、ΔYd(g)は、出力パルスの残りパルス数であり、((Vpp(g)×パルス発生回路の基準クロック周波数＋初速)×(減速時間/減速時間の分割数(CTc))×g)/2となる。
但し、j＝(1,2,・・,(Cvc-1),Cvc),g＝(Cvc,(Cvc-1),・・,2,1)。
【００１２】
図１５は、横軸に時間、縦軸に速度をとり、面積が移動量（出力パルス数）を示し、従来の速度変化制御方法である分割数固定方法の速度変化を示す図であり、|指令速度(VS)-初速|の分割数(Cvc)を固定値、加減速時間の分割数(CTc)を固定値として、速度変化量と、変化時間と、残りの移動量を決めて、速度変化（加減速）を行なう方法である。
【００１３】
同図において、加速時については、加速開始から速度の変化タイミングを示す時間(Δta(j))≒（ta/CTc×j）とし、このΔta(j)経過後に、V0に対する速度増分(ΔV(j))を変化させることによって速度変化を制御する。
また、減速時については、指令移動量から出力パルス数の現在値を引いた値をカウントし（残りの移動量をリアルタイムに示す）、このカウント値が、残りの移動量(ΔYd(g))に達したら、V0に対する速度増分(ΔV(g))を変化させることによって速度変化を制御する方法である。
ここで、速度変化量((ΔV(j)-ΔV(j-1))は、(ΔV(g)-ΔV(g-1))≒(|指令速度(VS)-初速|/Cvc)となる。
但し、j＝（1,2,・・,(Cvc-1),Cvc）,g＝（Cvc,(Cvc-1),・・,2,1）
【００１４】
次に、図１４及び図１５をもとに、従来の速度変化制御方法である分割数固定方法の動作について以下に説明する。
図１４の可変周波数パルス発生回路１２３を起動させる前に、加速時に必要なΔtap(j)、Vpp(j)＝Vpp(g)と、減速時に必要なΔYd(g)をＣＰＵまたは演算器１２２が計算し、メモリテーブル１２１にΔtap(j)、Vpp(j)＝Vpp(g)、ΔYd(g)を書き込んでおく。
可変周波数パルス発生回路１２３を起動後、Δta(j)毎にVp＝(ΔV(j)+V0)の速度で加速し、指令速度(VS)に移行し、その後の減速は、残りの移動量をリアルタイムにカウントしているカウント値が、ΔYd(g)に達するとVp＝(ΔV(g)+V0)の速度で減速していき、残りの移動量が０になったら可変周波数パルス発生回路１２３を停止する。
但し、j＝（1,2,・・,(Cvc-1),Cvc）、g＝（Cvc,(Cvc-1),・・,2,1）
【００１５】
また、特開平１０−４２５９７号公報に開示された「情報記録装置の記録円盤不動方式」に関して、ステップ状に増大させる加速領域において、周波数ステップ幅Δfを(目標周波数(定格回転数領域)f3-開始速度f2)/8で、８等分した値を使用し、それに対応する時間幅をΔt＝t2/8にする方法が示されている。
【００１６】
【発明が解決しようとする課題】
上記のような従来の速度変化制御方法である時間間隔固定方法では、時間間隔を固定しているため、加減速時間が短くなると時間の分割数と速度の分割数が小さくなり、速度変化量が大きくなってしまうため、ステッピングモーターが脱調（ミスステップ）しやすくなるという問題点があった。
一般に、時間間隔固定方法による位置決め制御では、脱調を避けるためには、分割数を多くする必要があるが、制御周期Δtc毎に逐次計算するため、計算機（マイコン、演算器等）の負荷が常時かかり、制御軸数が増加すると対応ができなくなり、制御周期Δtcを長くするか、計算機の性能を上げるか、計算機の数を増やすことが必要になる。しかしながら、計算機の性能を上げるとコストが増加し、クロック数を上げたらノイズに弱くなり、数を増やせば実装面積が増加してサイズが大きくなってしまう。
よって、制御軸数を増加すること（多軸化）が不利になるという問題があった。さらに、加減速時の速度が最小速度の整数倍にはならず、正確な速度のモニタはできないという問題点があった。
また、時間間隔固定方法による位置決め制御では、脱調を避けるためには、計算機の性能を考慮した上で分割数を多くする必要があるため、加減速時間を長く設定しなければならず、タクトタイム（位置決め時間）が長くなってしまうという問題点があった。
【００１７】
図１６は、時間間隔固定方法の問題点を図で表したものである。
図１６において、グラフ▲２▼が従来の時間間隔固定方法を示しており、グラフ▲１▼は本発明による例、グラフ▲３▼が別の従来例の分割数固定方法を示している。
図に示されるとおり、時間間隔を固定にしているため、グラフ▲２▼の加速時の速度変化が急激な階段状になっていることがわかる。
【００１８】
また、上記のような従来の速度変化制御方法である分割数固定方法では、分割数を固定しているため、|指令速度(VS)-初速|が大きくなると速度変化量も大きくなってしまうためステッピングモーターが脱調しやすくなるという問題点があった。
一般に、分割数固定方法による位置決め制御では、脱調を避けるためには、加減速時間を長く設定する必要があるが、それに伴いタクトタイム（位置決め時間）が長くなってしまうという問題点があった。
また、速度変化量を小さくするために分割数を多くする必要があり、分割数を多くすることによりΔta(j)、ΔV(j)、ΔYd(g)の数が増えるため、計算時間とメモリへの書き込み時間が増加し、起動するまでの時間が長くなり、タクトタイムが長くなると共に、Δｔa(j)、ΔV(j)、ΔYd(g)を格納するメモリを大きくする必要が生じ、コスト、スペースが増加するという問題点があった。
さらにまた、加減速時の速度が最小速度の整数倍にはならず、正確な速度のモニタはできないという問題点があった。
【００１９】
図１７は、分割数固定方法の問題点を図で表したものである。
図１７において、グラフ▲６▼が従来例の分割数固定方法を示しており、グラフ▲４▼は本発明による例、グラフ▲５▼が別の従来例の時間間隔固定方法を示している。
図に示されるとおり、分割数を固定にしているため、グラフ▲６▼の加速時の速度変化が急激な階段状になっていることがわかる。
【００２０】
また、上記のような従来の特開平１０−４２５９７号公報では、開始速度f2から目標周波数(定格回転数領域：f3)までの速度変化制御方法を示していないため加速時間を短くすることができるのかどうか、起動までの準備計算時間、計算処理の負荷等がわからないという問題点があった。
【００２１】
本発明は、かかる問題点を解決するためになされたもので、ステッピングモータの脱調を起こしにくくし、加減速時間を短縮し、起動までの処理時間を短くし、タクトタイムの短縮ができ、また、低コストな多軸制御ができる速度変化制御方法を提供することを目的としている。
【００２２】
【課題を解決するための手段】
本発明に係わる加減速制御方法は、速度変化量(ΔV□)を、｜指令速度(VS)−初速(V0)｜及び加減速時間(t□)に対応するデータテーブルより決定する工程と、｜指令速度(VS)−初速(V0)｜の分割数(cv□)を、｜指令速度(VS)−初速(V0)｜／速度変化量(ΔV□)により決定する工程と、加減速時間の分割数(CT□)を、｜指令速度(VS)−初速(V0)｜の分割数(cv□)−１により決定する工程と、速度変化間隔(△t□)を、加減速時間(t□)／加減速時間の分割数(CT□)により決定する工程と、加速時には、初速(V0)に速度変化量(ΔV□)を加算した速度で開始し、速度変化間隔(△t□)毎に前回の速度に速度変化量(ΔV□)を加算した値を速度として決定する工程と、指令速度(VS)に達したら、指令速度(VS)に切り替える工程と、減速時には、指令速度(VS)または現在速度から開始し、速度変化間隔(Δt□)毎に前回の速度に速度変化量(ΔV□)を減算した値を速度として決定する工程と、を備えたものである。
【００２３】
また、速度変化間隔(△t□)は出力パルスを生成する制御周期とは別に設け、可変としたものである。
【００２４】
また、初速(V0)、指令速度(VS)、指令速度の最小値(VSmin)、速度指令の最大値(Vsmax)、加減速時間(t□)、加減速時間の最小値(t□min)、加減速時間の最大値(t□max)、加減速時間(t□)の許容誤差範囲条件(te□)、速度変化量の条件、制御周波数(fc)、加減速時間のランク区分時間(tWz)を入力する工程と、上記データに基づき、速度差の限界幅(VWz)を決定する工程と、速度差の限界幅(VWz)と加減速時間のランク区分時間(tWz)をもとに｜指令速度(VS)−初速(V0)｜を、速度差の限界幅(VWz)でランク分けする工程と、加減速時間(t□)を、ランク区分時間(tWz)でランク分けする工程と、｜指令速度(VS)−初速(V0)｜及び加減速時間(t□)の組み合わせに応じて、速度変化量(ΔV□)を決定する工程と、を備え、データテーブルを作成するものである。
【００２５】
また、｜指令速度(VS)−初速(V0)｜の速度差の限界幅(VWz)でのランク分けは（VWz×２の累乗）で行い、加減速時間(t□)のランク区分時間(tWz)でのランク分けは（tWz×２の累乗）で行い、速度変化量(ΔV□)を指令速度の最小値(VSmin)×２の累乗で決定するものである。
【００２６】
【発明の実施の形態】
実施の形態１．
まず、実施の形態１の構成について以下に説明する。
図１は、この発明における速度変化制御方法である速度変化量優先方法のフローチャートを示す図であり、加減速制御方法ブロック１の中での処理手順を示している。
図２は、本実施の形態による位置決め装置の速度変化制御方法の全体ブロックを示す図である。
図２において、１は加減速制御方法ブロック、１１は加減速制御回路、１２はＣＰＵまたは演算器、１３は可変周波数パルス発生回路、１４は位置制御回路である。
なお、可変周波数パルス発生回路１３は、特開平１１−２２０３６４号公報に一例が開示されている。
【００２７】
次に、実施の形態１の概略動作について以下に説明する。
加減速制御ブロック１は、外部から設定値、基準クロック、出力パルス数、減速開始信号、停止信号が入力され、所定の速度指令を生成し、速度指令値、位置系の設定値、制御信号、現在速度を出力する。
加減速制御方法ブロック１にて生成した速度指令値は、可変周波数パルス発生回路１３に与えられ、可変周波数のパルス列（fout）を得る。
位置制御回路１４は、パルス列を受けてカウントし、出力パルス数を加減速制御方法ブロック１へ返すと共に、加減速制御方法ブロック１から位置系の設定値、制御信号を位置制御回路１４で受けて出力パルス数と比較して、減速開始信号、停止信号を生成し、減速開始信号を加減速制御方法ブロック１へ出力し、停止信号を加減速制御方法ブロック１、可変周波数パルス発生回路１３へ出力し、減速開始信号が有効になると減速を開始し、停止信号が有効になると出力パルスが止まる。
【００２８】
加減速制御方法ブロック１の中では、外部からの設定値、基準クロックをＣＰＵまたは演算器１２が受けて、この入力をもとに速度系の設定値、制御信号、位置系の設定値、制御信号を演算、生成して、速度系の設定値、制御信号を加減速制御回路１１へ出力し、位置系の設定値、制御信号を位置制御回路１４へ出力し、位置制御回路１４からの出力パルス数と加減速制御回路１１からの現在速度を外部へ出力している。
また、加減速制御回路１１は、ＣＰＵまたは演算器１２からの速度系の設定値、制御信号、位置制御回路からの減速開始信号、停止信号をもとに、速度指令値を生成し、可変周波数パルス発生回路１３へ出力する。
【００２９】
次に、加減速制御方法ブロック１の動作の詳細について、図１、図３を用いて説明する。
図１は、加減速制御方法ブロック１での制御方法を示しており、ステップＳ１からＳ１０まではＣＰＵまたは演算器１２で処理され、ステップＳ１１からＳ２９までは加減速制御回路１１で処理され、この加減速制御回路の中の詳細を示すのが図３である。
図３において、２１はデータセレクタ１、２２は加減算器、２３はデータセレクタ２、２４は減算器、２５はデータセレクタ３、２６はデータ比較器、２７は速度指令Vpラッチ回路、２８はVpラッチタイミング生成回路である。
【００３０】
まずステップＳ１では、加速時間時の速度変化量(ΔVa)、減速時間時の速度変化量(ΔVd)をΔV□データテーブルより決める。
ここでは、あらかじめ決められた値が与えられたものとしている。（後述する）ステップＳ２では、外部からの入力データとして、指令速度(VS)、初速(V0)、加速時間(ta)、減速時間(td)、加速時間時の速度変化量(ΔVa)、減速時間時の速度変化量(ΔVd)が与えられる。
加速の場合は、ステップＳ３に移行し、減速の場合は、ステップＳ７に移行する。
【００３１】
ステップＳ３では、加速時間時での、初速(V0)として取り得る値を、前の指令速度(VSb)または、バイアス速度(VB)とする。
ステップＳ４では、加速時間時の|VS−V0|の分割数(Cva)を、Cva＝（|VS−V0|/ΔVaの小数点以下切り上げ）より演算する。
ステップＳ５では、加速時間の分割数(CTa)を、CTa＝（Cva−１）より演算する。
ステップＳ６では、加速時間の速度変化間隔(Δta)を、Δta＝（ta/CTaの商）より演算する。
【００３２】
ステップＳ７では、減速時間での、初速(V0)として取り得る値を、バイアス速度(VB)のみとする。
ステップＳ８では、減速時間時の|VS−V0|の分割数(Cvd)を、Cvd＝（|VS-V0|/ΔVdの小数点以下切り上げ）より演算する。
ステップＳ９では、減速時間の分割数(CTd)を、CTd＝（Cvd−１）より演算する。
ステップＳ１０では、減速時間の速度変化間隔(Δtd)を、Δtd＝（td/CTdの商）より演算する。
以上のステップＳ１からステップＳ１０を、パルス出力開始前の準備として、ＣＰＵまたは演算器１２にて実行する。
【００３３】
次に、図３のように構成された加減速制御回路の動作について、フローチャートのステップＳ１１以降に従って説明する。
まずステップＳ１１では、減速開始指令が有るか無いかを確認し、有ればステップＳ２５へ、無ければステップＳ１２へ移行する。
ステップＳ１２では、V0とVSとを比較し、V0＝VSならばステップＳ２４へ、V0≠VSならばステップＳ１３へ移行する。
ステップＳ１３では、V0とVSを比較し、V0＞VSならばステップＳ１６へ、V0＜VSならばステップＳ１４へ移行する。
【００３４】
ステップＳ１４では、加速時間時の速度(VaVd)を、VaVd＝（VaVd＋ΔVa）により求める。
ここで、VaVdの初期値としては、前の指令速度(VSb)または、バイアス速度(VB)である。
ステップＳ１５では、VaVdとVSを比較し、VaVd≧VSならばステップＳ２４へ、VaVd＜VSならばステップＳ１８へ移行する。
一方、ステップＳ１６では、加速時間時の速度(VaVd)を、VaVd＝（VaVd−ΔVa）により求める。
ここで、VaVdの初期値としては、前の指令速度(VSb)のみである。
ステップＳ１７では、VaVdとVSを比較し、VaVd≦VSならばステップＳ２４へ、VaVd＞VSならばステップＳ１８へ移行する。
ステップＳ１８では、Δtaクロックの生成を行う。
ステップＳ１９では、VaVdをΔｔaごとにラッチする。
なお、加速時間時に加速する場合は、ステップＳ１４、Ｓ１５、Ｓ１８、Ｓ１９をΔｔa毎に行なう。
一方、加速時間時に減速する場合は、ステップＳ１６、Ｓ１７、Ｓ１８、Ｓ１９をΔｔd毎に行なう。
【００３５】
ステップＳ２０では、速度指令値(Vp)を、Vp＝VaVdで求める。
ステップＳ２１では、VpとVBを比較し、Vp＞VBならばステップＳ２３へ、Vp≦VBならばステップＳ２２へ移行する。
ステップＳ２２では、Vpとしては、前のVpを停止まで保持する。
ステップＳ２３では、Vpをラッチし、ステップＳ２９にて可変周波数パルス発生装置へVpを出力する。
ステップＳ２４では、VpをVSとし、ステップＳ２３でVpをラッチし、ステップＳ２９にて可変周波数パルス発生装置へVpを出力する。
【００３６】
ステップＳ２５では、減速時間時の速度(Vd)を、Vd＝（Vd−ΔVd）で求める。ここで、Vdの初期値としては、速度指令値(Vp)または指令速度(VS)である。
ステップＳ２６では、Δtdクロックの生成を行う。
ステップＳ２７では、VdをΔｔdごとにラッチする。
なお、ステップＳ２５からステップＳ２７までをΔｔd毎に行なう。
ステップＳ２８では、速度指令値(Vp)を、Vp＝Vdより求め、ステップＳ２１に移行する。
【００３７】
図４は、本実施の形態における速度変化制御方法である速度変化量優先方法の速度変化を示す図であり、図４において、速度変化量(ΔV□)を、速度変化間隔(Δt□)より優先してデータテーブルによって決定し、次に、|指令速度(VS)-初速(V0)|の分割数(Cv)を、Cv□＝（|指令速度(VS)-初速(V0)|/ΔV□の小数点以下切り上げ）により決定し、次に、加減速時間の分割数(CT□)を、CT□＝（Cv□-1）により決定し、次に、速度変化間隔(Δt□)を、Δt□＝（t□/CT□の商）により決定する。
ここで、t□は加減速時間、加速時については□＝aとし、減速時については□＝dとすることにより、加減速時間(t□)については、ta：加速時間、td：減速時間となる。
また、速度変化間隔Δt□は、出力パルスを生成する制御周期とは別に設けることにより、固定値ではなく可変とすることができる。
そして、加速時は、初速(V0)に速度変化量ΔVaを加算した速度で起動開始し、速度変化間隔Δta後には、前回の速度に速度変化量ΔVaを加算した値を速度とし、速度変化間隔Δｔa経過毎に前回の速度に速度変化量ΔVaを加算した値を速度とすることを繰り返す。
その後、指令速度(VS)に達したら、指令速度(VS)に切替える。
減速開始タイミングが与えられたら、指令速度(VS)または現在速度から速度変化量ΔVdを減算した速度に切替え、速度変化間隔Δｔd後には、前回の速度に速度変化量ΔVdを減算した値を速度とし、速度変化間隔Δｔd経過ごとに前回の速度に速度変化量ΔVdを減算した値を速度とすることを繰り返す。
指令移動量に達するか、停止指令が与えられたら停止する。
なお、上述した方法を実現する際は、ハードウエア、ソフトウエアのいずれでも可能である。
【００３８】
この実施の形態１は、速度変化量ΔV□を優先して加減速速度の分割数と加減速時間の分割数を可変とし、常に各分割数が最大限大きくなるように最適化して、速度変化間隔Δt□ごとに出力速度を変化させて加減速を行なうようにしたので、ステッピングモーターの脱調を起こしにくくし、加減速時間を短縮し、起動までの処理時間を短くし、タクトタイムの短縮ができ、また、多軸制御を低コストで実現できるようにする効果を奏する。
【００３９】
実施の形態２．
次に、実施の形態２の構成について以下に説明する。
図５は、この発明における速度変化量(ΔV□)のデータテーブル作成方法のフローチャートを示す図であり、ＣＰＵまたは演算器１２の中での処理手順を示している。
ステップＳ３１からＳ３５は、ＣＰＵまたは演算器１２にて予め決められた処理であり、ステップＳ３６からＳ４４は、図６のようにも表現できる。
【００４０】
次に、実施の形態２の動作について説明する。
ステップＳ３１は処理の開始を示す。
ステップＳ３２では、入力データが与えられる。
なお、入力データとしては、指令速度(VS)、指令速度の最小値(VSmin.)、指令速度の最大値(VSmax.)、初速(V0)、加減速時間(t□)、加減速時間の最小値(t□min.)、減速時間の最大値(t□max.)、t□の許容誤差範囲条件(te□)、ΔV□の条件(|VSx-V0x|でΔVx□以下)、制御周波数(fc)、t□のランク区分時間(ｔWz)がある。
ここで、加速時間時は□＝a、減速時間時は□＝dとする。
【００４１】
ステップＳ３３では、|VS-V0|の分割数の最大値(Cv□max.)を、Cv□max.＝(VWz/ΔV□min.)≦(|VSmax.-V0min.|/ΔV□min.)として計算し、必要な|VS-V0|の分割数(Cvx□)を、(|VSx-V0x|/ΔVx□)≦Cvx≦Cv□max.として計算し、速度差の限界幅(VWz)を、VWz＝|VSz-V0z|≦|Vsmax-V0min|として計算し、速度変化量の最小値(ΔV□min.)を、ΔV□min.＝VSmin.として計算する。
【００４２】
ステップＳ３４では、加減速時間の分割数の最大値(CT□max.)を、CT□max.＝(Cv□max.-1)≦(te□×fc)、として計算し、必要な加減速時間の分割数(CTx□)を、CTx□＝(Cvx□-1)≦CT□max.として計算する。
ステップＳ３５では、Cv□max.＝(CT□max.+1)≦(ｔe□×ｆc+1)として計算してから、Cv□max.を切りの良い値に決める。
ここで、切りの良い値の決め方の例としては、(te□×fc)である。
以上のことから、VWz＝(Cv□max.×ΔV□min.)とする。
ここで、求めたVWzをステップＳ３３の式に代入すれば、ステップＳ３３の関係式を満足している。このことは、この関係を満足するように、fcを図１０によって求めているためである。
【００４３】
ステップＳ３６では、t□と０を比較し、t□＝０ならばステップＳ４３へ、t□≠０ならばステップＳ３７へ移行する。
ステップＳ３７では、|VS-V0|と０を比較し、|VS-V0|＝０ならばステップＳ４３へ、|VS-V0|≠０ならばステップＳ３８へ移行する。
ステップＳ３８では、|VS-V0|のランク(K)をK=0,1,2,・・(整数)とし、(VWz×(2の(K-1)乗)+ΔV□min.)≦|VS-V0|≦(VWz×(２のK乗))として計算する。
但し、K=0の時は、(VWz×(2の(K-1)乗)+ΔV□min.)＝ΔV□min.とする。
また、(VWz×(2のK乗))max.≦|VS-V0|max.＝VSmax.とする。
【００４４】
ステップＳ３９では、t□のランク(L)をL=-1,0,1,2,・・(整数)とし、(tWz×(2のL乗))≦t□≦(tWz×(2の(L+1)乗)-t□min.)として計算する。
但し、L=-1の時は、(tWz×(2のL乗))＝t□min.とする。
また、(tWz×(2の(L+1)乗)-t□min.)max.≦t□max.とする。
【００４５】
ステップＳ４０では、ＫとＬを比較し、Ｋ＞ＬならばステップＳ４２へ、Ｋ≦ＬならばステップＳ４１へ移行する。
ステップＳ４１では、ΔV□＝ΔV□min.とする。
ステップＳ４２では、ΔV□＝(ΔV□min.を２進数表示で(K-L)ビット左シフトした値)とする。
ステップＳ４３では、ΔV□＝０とする。
ステップＳ４４では、加減速制御方法の処理へΔV□を出力して終了する。
【００４６】
また、ステップＳ３６からＳ４４は、図６のようにも表現できる。
図６は、VWz＝2,000[Hz]、fc＝4[MHz]とした場合の例である。
図５におけるステップＳ３６からＳ４４を図６のフローチャートに従って説明する。
【００４７】
ステップＳ５１は処理の開始を示す。
ステップＳ５２では、t□と０を比較し、t□＝０ならばステップＳ８３へ、t□≠０ならばステップＳ５３へ移行する。
ステップＳ５３では、|VS-V0|と０を比較し、|VS-V0|＝０ならばステップＳ８３へ、|VS-V0|≠０ならばステップＳ５４へ移行する。
ステップＳ５４では、|VS-V0|と2,000を比較し、|VS-V0|≦2,000ならばステップＳ５５へ移行してＫ＝０とし、|VS-V0|＞2,000ならばステップＳ５６へ移行する。
ステップＳ５６では、|VS-V0|と4,000を比較し、|VS-V0|≦4,000ならばステップＳ５７へ移行してＫ＝１とし、|VS-V0|＞4,000ならばステップＳ５８へ移行する。
ステップＳ５８では、|VS-V0|と8,000を比較し、|VS-V0|≦8,000ならばステップＳ５９へ移行してＫ＝２とし、|VS-V0|＞8,000ならばステップＳ６０へ移行する。
ステップＳ６０では、|VS-V0|と16,000を比較し、|VS-V0|≦16,000ならばステップＳ６１へ移行してＫ＝３とし、|VS-V0|＞16,000ならばステップＳ６２へ移行する。
ステップＳ６２では、|VS-V0|と32,000を比較し、|VS-V0|≦32,000ならばステップＳ６３へ移行してＫ＝４とし、|VS-V0|＞32,000ならばステップＳ６４へ移行する。
ステップＳ６４では、|VS-V0|と64,000を比較し、|VS-V0|≦64,000ならばステップＳ６５へ移行してＫ＝５とし、|VS-V0|＞64,000ならばステップＳ６６へ移行する。
ステップＳ６６では、|VS-V0|と128,000を比較し、|VS-V0|≦128,000ならばステップＳ６７へ移行してＫ＝６とし、|VS-V0|＞128,000ならばステップＳ６８へ移行する。
ステップＳ６８では、Ｋ＝７とする。
【００４８】
ステップＳ６９では、t□と1,024を比較し、t□＜1,024ならばステップＳ７０へ移行してＬ＝０とし、t□≧1,024ならばステップＳ７１へ移行する。
ステップＳ７１では、t□と2,048を比較し、t□＜2,048ならばステップＳ７２へ移行してＬ＝１とし、t□≧2,048ならばステップＳ７３へ移行する。
ステップＳ７３では、t□と4,096を比較し、t□＜4,096ならばステップＳ７４へ移行してＬ＝２とし、t□≧4,096ならばステップＳ７５へ移行する。
ステップＳ７５では、t□と8,192を比較し、t□＜8,192ならばステップＳ７６へ移行してＬ＝３とし、t□≧8,192ならばステップＳ７７へ移行する。
ステップＳ７７では、t□と16,384を比較し、t□＜16,384ならばステップＳ７８へ移行してＬ＝４とし、t□≧16,384ならばステップＳ７９へ移行する。
ステップＳ７９では、Ｌ＝５とする。
【００４９】
ステップＳ８０では、ＫとＬを比較し、Ｋ＞ＬならばステップＳ８２へ移行してΔV□min.＝１(２進数)を(K-L)ビット左シフトした値をΔV□とし、Ｋ≦ＬならばステップＳ８１へ移行してΔV□＝１とする。
また、ステップＳ８３では、ΔV□＝０とする。
ステップＳ８４では、加減速制御方法の処理へΔV□を出力して終了する。
なお、上述した方法を実現する際は、ハードウエア、ソフトウエアのいずれでも可能である。
【００５０】
図７は、この実施の形態における速度変化量ΔV□の算出方法であるデータテーブルを示す表であり、図５のフローチャートによって得られる結果である。
図８は、図７に、制御周波数fc＝4[MHz]、VWz＝2,000[Hz]、ΔV□min.＝1[Hz]、tWz＝1,024[ms]、t□min.＝1[ms]を代入した場合の例である。
この図にあるデータテーブルは、入力データとして、|指令速度(VS)-初速(V0)|[Hz]、加減速時間t□[Hz]を与え、出力データとして、速度変化量ΔV□[Hz]を得る。
この場合は|VS-V0|が10通り、ΔV□が35通りになる。
【００５１】
図９は、ΔV□を細かくするために、ΔV□min.ごとに変化させるようにしたもので、制御周波数fc＝4[MHZ]、VWz＝2,000[Hz]、ΔV□min.＝1[Hz]、t□min.＝1[ms]、te□＝0.5[ms]を代入した場合の例である。
なお、ｔWzは固定値にならない。
この場合は、|VS-V0|が102通り、t□が103通り、ΔV□が5,052通りになる。
これでは、組み合わせが多すぎて実現しづらいため、本実施の形態では、図８の様に、ΔV□を２の(K-L)乗にした。
これによって、組み合わせの数を減らし、実現を容易にすることができる。
【００５２】
この実施の形態２は、速度変化量ΔV□の決め方をデータテーブルとしたので、ΔV□を簡単な方法で即座に求めることができるようにする効果を奏する。
【００５３】
図１０は、制御周波数(fc)の算出方法のフローチャートを示す図であり、参考として添付している。
【００５４】
上述した実施の形態１及び２によれば、速度変化量ΔV□を優先して加減速速度の分割数と加減速時間の分割数を可変とし、常に各分割数が最大限大きくなるように最適化して、速度変化間隔Δt□ごとに出力速度を変化させて加減速を行なうようにしたので、ステッピングモーターの脱調を起こしにくくし、加減速時間を短縮し、起動までの処理時間を短くし、タクトタイムの短縮ができ、また、多軸制御を低コストで実現できるようにする効果を奏する。
ここで、タクトタイムとは、１つの工程の時間であり、この場合は、位置決め動作を１工程としており、加速時間、減速時間、起動までの時間が短くなれば、同じ移動量を位置決めする場合に動作時間が短くなる。
【００５５】
タクトタイムの具体的な改善例として、図１１を用いて説明する。
ステッピングモータが脱調しないために考慮すべきことの中から、速度変化量(ΔV□)が関係することを以下に説明する。
(1)ステッピングモータが回転中の振動特性
ステッピングモータは、低速時ではステッピングモータ自身の振動が大きくなり滑らかな回転ができない。
特に200[Hz]前後で振動レベルが大きくなる領域がある(0〜約400[Hz])。
この領域を避けた初速：V0(約400Hz以上)を設定する必要がある。
(2)慣性負荷−自起動周波数(脱調する寸前の速度)特性、イナーシャ比
ステッピングモータのローター自身や機器には、慣性モーメントがあるため、瞬時起動時、停止時に遅れや進みがモータ軸に生じる。
この値は速度によって変わるが、ある値を超えるとモータはパルス速度に追従できなくなり、脱調(ミスステップ)する。
この脱調する寸前の速度を自起動周波数という。
慣性負荷に対する最大自起動周波数の変化は、次式で近似することができる。
f＝fs/√(1+JL/Jo)  [Hz]
ｆ：慣性負荷がある場合の最大自起動周波数[Hz]、fs：モータ単体の最大自起動周波数[Hz]、Jo：ローターの慣性モーメント[gcm2(kg・m2)]、JL：負荷の慣性モーメント[gcm2(kg・m2)]（J＝GD2/4の関係がある）
ここで、イナーシャ比＝JL/Jo≦(5〜10)であることが必要。
ゆえに、(0.302×fs)≦f≦fs [Hz]
よって、この自起動周波数(f)より小さな初速(V0)を設定する必要がある。
また、(初速(V0)＋速度変化量(ΔV□))もこの自起動周波数(f)より小さくする必要がある。
(3)加減速レート
加減速レート:TR＝加減速時間[ms]/|指令速度[kHz]-初速[kHz]| [ms/kHz]
上記計算により求めた加減速レートが、使用するステッピングモータの加減速レート値(約20〜30)以上であることが必要。
もし、使用するステッピングモータの加減速レート値以内の場合は、設定加減速時間を長くする等の変更が必要。
【００５６】
上述した（１）、（２）、（３）を考慮した上で、出力パルス数＝2,000[パルス]、指令速度：VS＝5,000[Hz]、|指令速度(Vs)-初速(V0)|＝5,000[Hz]、２相モータ(fs＝1,500[Hz])の場合を例にして説明する。
条件として、以下の▲１▼〜▲３▼を満足させたいものとする。
▲１▼振動対策として、初速(V0)≧400[Hz]より、初速(V0)＝400[Hz]とする。
▲２▼脱調対策として、イナーシャ比≦10とし、(初速(V0)＋速度変化量(ΔV□))＜(f≒(0.302×fs))[Hz]とする。
▲３▼脱調対策として、加減速レート≧20[ms／kHz]とする。
【００５７】
まず、(初速(V0)＋速度変化量(ΔV□))＜(f≒(0.302×fs))[Hz]によるΔV□[Hz]を求める。
初速(V0)＝400[Hz]なので、0≦ΔV□＜(0.302×fs−400)[Hz]
２相モータ(fs＝1,500[Hz])では、ΔV□＜(0.302×fs−400)＝53[Hz]、よって、ΔV□≦50[Hz]とする。
【００５８】
次に、加減速レート≧20[ms／kHz]による実加減速時間を求める。
加減速レート:20≦加減速時間/|指令速度-初速| [ms/kHz]より、
加減速時間≧20×|指令速度-初速| [ms]
指令速度(VS)＝5[kHz]、初速(V0)＝0.4[kHz]なので、
実加減速時間≧20×|5−0.4|＝92[ms]となる。
【００５９】
次に、ΔV□≦50[Hz]の条件を満たせる最小設定加減速時間を求める。
本実施の形態では、仮に、加減速レート時の実加減速時間まで加速時間を短くできたとして、最小設定加減速時間＝92[ms]とすれば、図８より、|指令速度(VS)−初速(V0)|＝|5,000−400|＝4,600[Hz]、加減速時間＝９２[ms]より、ΔV□＝2[Hz]となり、ΔV□≦50[Hz]の条件を満たす。
よって、最小設定加減速時間＝最小実加減速時間＝92[ms]に設定してもΔV□≦50[Hz]の条件を満たすので、脱調しない。
つまり、本発明によれば、ΔV□≦50[Hz]の条件を満たせる最小設定加減速時間＝92[ms]である。
【００６０】
一方、従来技術で説明した時間間隔固定方法においては、設定加減速時間＝Δtc×CT□＝Δtc×Cv□、Cv□＝(|指令速度(VS)−初速(V0)|／ΔV□の小数点以下切り上げ)、設定加減速時間＝Δtc×(|指令速度(VS)−初速(V0)|／ΔV□の小数点以下切り上げ)、Δtc＝2[ms]とすれば、最小設定加減速時間＝2[ms]×(|5,000−400|[Hz]／50[Hz]の小数点以下切り上げ)＝2[ms]×92＝184[ms]。
ここで、９２個めのΔtcでは速度が指令速度(VS)とほぼ同じになるので、最小実加減速時間＝2[ms]×(92-1)＝182[ms]に変更する。
つまり、従来例では、ΔV□≦50[Hz]の条件を満たせる最小設定加減速時間＝182[ms]である。
【００６１】
次に、タクトタイムへの影響(出力パルス数＝2,000[パルス]を位置決めした時の、位置決め時間の違い)について説明する。
位置決め時間＝(実加速時間＋定速時間＋実減速時間) [ms]、
定速時間＝((出力パルス数−実加速時間での出力パルス数−実減速時間での出力パルス数)[パルス]／指令速度(VS)[kHz]) [ms]、
実加速時間での出力パルス数≒((初速(V0)＋指令速度(VS))[kHz]×実加速時間[ms])／2[パルス]、
実減速時間での出力パルス数≒((初速(V0)＋指令速度(VS))[kHz]×実減速時間[ms])／2 [パルス]
である。
【００６２】
本実施の形態では、
実加速時間での出力パルス数≒((初速(V0)＋指令速度(VS))[kHz]×実加速時間[ms])／2＝((0.4+5)×92)／2＝248.4[パルス]、
実減速時間での出力パルス数≒((初速(V0)＋指令速度(VS))[kHz]×実減速時間[ms])／2＝((0.4+5)×92)／2＝248.4[パルス]、
定速時間＝((出力パルス数−実加速時間での出力パルス数−実減速時間での出力パルス数)[パルス]／指令速度(VS)[kHz])≒(2,000−248.4−248.4)／5＝300.64≒301[ms]、
位置決め時間＝(実加速時間＋定速時間＋実減速時間)≒(92＋301＋92)＝485[ms]
となる。
【００６３】
一方、従来例である時間間隔固定方法では、
実加速時間での出力パルス数≒((初速(V0)＋指令速度(VS))[kHz]×実加速時間[ms])／2＝((0.4+5)×182)／2＝491.4[パルス]、
実減速時間での出力パルス数≒((初速(V0)＋指令速度(VS))[kHz]×実減速時間[ms])／2＝((0.4+5)×182)／2＝491.4[パルス]、
定速時間＝((出力パルス数−実加速時間での出力パルス数−実減速時間での出力パルス数)[パルス]／指令速度(VS)[kHz])≒(2,000−491.4−491.4)／5＝203.4≒203[ms]、
位置決め時間＝(実加速時間＋定速時間＋実減速時間)≒(182＋203＋182)＝567[ms]
となる。
【００６４】
よって、この条件の場合は、本発明による実施例の方が、従来例である時間間隔固定方法より約(５６７−４８５)＝８２≒約８０[ms]位置決め時間を短くできる。
【００６５】
【発明の効果】
本発明によれば、速度変化量ΔV□をデータテーブルにより求め、加減速速度の分割数と加減速時間の分割数を可変とし、常に各分割数が最大限大きくなるように最適化して、速度変化間隔Δt□ごとに出力速度を変化させて加減速を行なうようにしたので、ステッピングモータの脱調を起こしにくくし、加減速時間を短縮し、起動までの処理時間を短くし、タクトタイムの短縮ができ、また、多軸制御を低コストで実現できるようにする効果を奏する。
また、速度変化量ΔV□の決め方をデータテーブルとしたので、ΔV□を簡単な方法で即座に求めることができ、加減速制御方法ブロックに対する負荷を軽減することができる。
【図面の簡単な説明】
【図１】  この発明による加減速方法(速度変化量優先方法)の説明図である。
【図２】  この発明による速度変化量優先方法の全体ブロック図である。
【図３】  速度変化量優先方法の加減速制御回路図である。
【図４】  この発明(速度変化量優先方法)による速度変更例を示すである。
【図５】  速度変化量(ΔV□)のデータテーブル作成方法の説明図である。
【図６】  図５のステップＳ３６〜４４をフローチャートで表現した場合の例であり、また、図８をフローチャートで表現した場合の例でもある。
【図７】  この発明による加減速時の速度変化量(ΔV□)の求め方を示すデータテーブルである。
【図８】  図７にVWz＝2,000を代入した場合の例である。
【図９】  加減速時の速度変化量(ΔV□)を細かくした場合のデータテーブルである。
【図１０】  制御周波数(fc)の算出方法の説明図である。
【図１１】  この発明による実施例と従来例の加減速時間、位置決め時間の比較をした図である。
【図１２】  従来の時間間隔固定方法の全体ブロック図である。
【図１３】  従来の時間間隔固定方法による速度変更例を示すである。
【図１４】  従来の分割数固定方法の説明図の全体ブロック図である。
【図１５】  従来の分割数固定方法による速度変更例を示すである。
【図１６】  この発明による実施例と従来例の速度変化比較を加減速レート20[ms/kHz]、加速時間12[ms]で400[Hz]から1,000[Hz]へ加速時の図である。
【図１７】  この発明による実施例と従来例の速度変化比較を加減速レート約20[ms／kHz]、加速時間2,000[ms]で400[Hz]から1,000[Hz]へ加速時の図である。
【符号の説明】
１  加減速制御方法ブロック、１１  加減速制御回路、１２  ＣＰＵまたは演算器、１３  可変周波数パルス発生回路、１４  位置制御回路、２１  データセレクタ１、２２  加減算器、２３  データセレクタ２、２４  減算器、２５  データセレクタ３、２６  データ比較器、２７  速度指令値：Vpラッチ回路、２８  Vpラッチタイミング生成回路。
【図１】
0003783567.tif 000002
【図２】
0003783567.tif 000003
【図３】
0003783567.tif 000004
【図４】
0003783567.tif 000005
【図５】
0003783567.tif 000006
【図６】
0003783567.tif 000007
【図７】
0003783567.tif 000008
【図８】
0003783567.tif 000009
【図９】
0003783567.tif 000010
【図１０】
0003783567.tif 000011
【図１１】
0003783567.tif 000012
【図１２】
0003783567.tif 000013
【図１３】
0003783567.tif 000014
【図１４】
0003783567.tif 000015
【図１５】
0003783567.tif 000016
【図１６】
0003783567.tif 000017
【図１７】
0003783567.tif 000018