(57)【特許請求の範囲】
【請求項１】
ＦＳＫ信号の復調されたベースバンド信号の第１のサンプラーによる第１のサンプル信号をホールドする第１のホールド回路と、
上記ベースバンド信号の第２のサンプラーによる第２のサンプル信号をホールドする第２のホールド回路と、
第１及び第２のホールド回路の出力の差をとってシフト幅値を算出するシフト幅値算出手段と、
上記シフト幅値をアナログ−ディジタル−アナログ変換する変換手段と、
上記変換手段のアナログ変換出力を前記ベースバンド信号に加算する加算手段と、
上記アナログ変換出力を前記ベースバンド信号から減算する減算手段と、
上記加算手段の出力の第３のサンプル信号を上記第１のホールド回路にホールドする第３のサンプラーと、
第４のサンプル信号を前記第２のホールド回路にホールドする第４のサンプラーと、
前記第１及び第２のホールド回路の出力の平均をとってＦＳＫ復調信号の中心レベル値を算出する平均値算出手段と、
上記中心レベル値を基準値として前記ＦＳＫ信号の受信情報データの“１”又は“０”を判定する判定手段と、
上記判定手段の判定結果に応じて前記変換手段のホールド機能及び前記第１乃至第４のサンプラーの動作を制御する制御手段と、を備えたことを特徴とするＦＳＫ復調信号の中心レベル検出補正回路。
【請求項２】
前記中心レベル値を前記ベースバンド信号から減算して出力する手段を備えたことを特徴とする請求項１記載のＦＳＫ復調信号の中心レベル検出補正回路。
【請求項３】
前記中心レベル値をＦＳＫ復調回路の周波数変換用局部発振器に帰還し、その発振周波数を制御することによって中心周波数誤差を補正する手段を備えたことを特徴とする請求項１記載のＦＳＫ復調信号の中心レベル検出補正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＳＫ（Frequency Shift Keying：周波数偏移キーイング）信号の復調時に必要な中心レベル検出補正回路の回路構成技術の改良に関する。
【０００２】
【従来の技術】
ＦＳＫ信号の復調出力には、一般に、送信周波数誤差、受信機局発の周波数誤差、周波数弁別器の周波数誤差、直流回路系のドリフト等、多くの要因によって中心レベルに誤差が生じている。そのためこの中心レベルを検出し、またはこの中心誤差を補正する回路が種々考案され、使用されている。それらの代表的なものを挙げると、復調ベースバンド信号の２値にたいし、１）正負のピークホールド回路を設け、それらの平均値から中心レベルを求める方法、２）ベースバンド信号処理用直流回路系において、直流入力電圧にたいする死帯域回路を設け、復調ベースバンド信号の振幅値をこの死帯域電圧幅 に合わせておけば、誤差が無いときは死帯域回路には出力が無いが、誤差があるときは死帯域幅 からハミ出すので、この出力より中心誤差を検出する方法、３）パケット信号の先頭にあるビット同期信号を２ビット長に渉って積分することにより中心レベルを求める方法、４）ビット同期信号をビット長である1/baud (sec) 離れて２回標本化し、それらサンプル値の平均値から中心レベルを求める方法、５）さらに１）の方法を発展させた方法として、２値のそれぞれにたいするホールドの他に、この２値の差の１／２の値（シフト幅 に相当する）をホールドするホールド回路を設け、情報の“１”または“０”が長く続くような場合でも、その長く続いている電圧にシフト幅電圧を加算または減算することによって中心レベルを求める方法、等がある。
【０００３】
しかしこれらの方法には、それぞれ以下のような欠点がある。すなわち、いずれの方法も、受信開始当初は、まず中心レベルを求めるので、それを用いて中心レベルの誤差を補正することができる。しかし問題はその後のことで、周波数変動等により、中心レベルに変動があった場合、１）、３）、４）の方法には、これにたいする追随能力は無い。２）の方法では、信号が“１”と“０”の間を頻繁に行き来している状態の時に中心レベルが変動すれば、死帯域のどちら側へハミ出したかが分かるから、直ちに中心レベルの誤差を検出することができる。しかし信号が“１”とか“０”の状態のままで長く続く場合、中心レベルの変動によって“１”もしくは“０”が死帯域からハミ出す方向にズレた時は検出できるが、その逆方向にズレた時は死帯域幅 以上にズレないと検出できない。５）の方法では、上記諸方式のような欠点は解決されているが、別の問題点がある。この問題は１）の方法にも同様に存在するが、それは、アナログ回路を用いる以上、ホールド電圧の放電という問題からは不可避であるから、これによる影響が無視できる時間範囲内でしか使用できない、ということである。
【０００４】
【発明が解決しようとする課題】
本発明は上述の問題を解決するため、ＦＳＫ信号の復調において、通信開始時は勿論、通信中においてＦＳＫ復調信号の“１”または“０”が無制限に長く続くような状態があっても、常に中心レベルが検出でき、その誤差が補正できるという回路を構築することを課題とする。
【０００５】
【課題を解決するための手段】
本発明のＦＳＫ復調信号の中心レベル検出補正回路は、ＦＳＫ信号の復調されたベースバンド信号の第１のサンプラーによる第１のサンプル信号をホールドする第１のホールド回路と、上記ベースバンド信号の第２のサンプラーによる第２のサンプル信号をホールドする第２のホールド回路と、第１及び第２のホールド回路の出力の差をとってシフト幅値を算出するシフト幅値算出手段と、上記シフト幅値をアナログ−ディジタル−アナログ変換する変換手段と、上記変換手段のアナログ変換出力を前記ベースバンド信号に加算する加算手段と、上記アナログ変換出力を前記ベースバンド信号から減算する減算手段と、上記加算手段の出力の第３のサンプル信号を上記第１のホールド回路にホールドする第３のサンプラーと、第４のサンプル信号を前記第２のホールド回路にホールドする第４のサンプラーと、前記第１及び第２のホールド回路の出力の平均をとってＦＳＫ復調信号の中心レベル値を算出する平均値算出手段と、上記中心レベル値を基準値として前記ＦＳＫ信号の受信情報データの“１”又は“０”を判定する判定手段と、上記判定手段の判定結果に応じて前記変換手段のホールド機能及び前記第１乃至第４のサンプラーの動作を制御する制御手段と、を備えたことを要旨とする。
【０００６】
また、本発明において、前記中心レベル値を前記ベースバンド信号から減算して出力する手段を設けてもよい。
【０００７】
更に本発明において、前記中心レベル値をＦＳＫ復調回路の周波数変換用局部発振器に帰還し、その発振周波数を制御することによって中心周波数誤差を補正する手段を設けてもよい。
【０００８】
【発明の実施の形態】
本発明の回路は、上述した構成とすることにより、ＦＳＫ復調出力信号において、情報の“１”、“０”に対応した２つのサンプル値をそれぞれ個々にホールド回路にホールドさせ、その出力の平均値を中心レベル値とするとともに、この両ホールド回路出力の差電圧（ビット同期信号の場合にはピークツウピークに相当）を、一旦、ディジタル符号に変換して、必要な時はこのディジタル符号でホールドさせる。“１”が連続して来たとき、“１”用のホールド回路は時々刻々“１”のサンプル値に更新されるとともに、このサンプル値から、前記ディジタル符号をアナログ値に変換した電圧を減算した電圧を、“０”用のホールド回路に加えて時々刻々の値に更新していく。“０”が連続して来たときには、“０”用のホールド回路は時々刻々“０”のサンプル値に更新されるとともに、このサンプル値に、前記ディジタル符号をアナログ値に変換した電圧を加算した電圧を、“１”用のホールド回路に加えて時々刻々の値に更新していく。この動作によって、“１”が受信されている時は、“１”の受信電圧とともに“０”相当の電圧が、“０”が受信されている時は、“０”の受信電圧とともに“１”相当の電圧が得られるから、これらをそれぞれのホールド回路でホールドさせる。この両ホールド回路は時々刻々（例えば通信のbaud速度で）常にその時の値に更新される。こうして得られた両ホールド電圧の平均値が中心レベルであるから、この電圧をコンパレータの基準電圧に使用する。
【０００９】
このようにして、ＦＳＫ信号の受信において、“１”や“０”が長く続く符号が使用されていても、かつその上中心周波数が変動していても、常に正しい中心レベル値が得られる。
【００１０】
以下、図面を用いて本発明のＦＳＫ復調信号の中心レベル検出補正回路の一実施例について説明する。
【００１１】
図１は上記実施例の回路構成図であり、図２はその動作を説明するための波形図であって、（ａ）はＦＳＫ信号のビット同期信号受信時における各部波形図であり、（ｂ）は通常のデータ信号受信時における各部波形図である。
【００１２】
図１において、ＩＮはＦＳＫ復調ベースバンド信号の入力端子、ＣＤはＦＳＫ復調回路のキャリア検出器よりのキャリア検出信号入力端子、ＣＬＫは再生されたクロック信号の出力端子、ＯＵＴは中心レベルが補正されたＦＳＫ復調信号（データ情報）の出力端子、ＡＤＤは加算回路、ＳＵＢ１、ＳＵＢ２は減算回路、ＳＰＬ１、ＳＰＬ２、ＳＰＬ３、ＳＰＬ４はサンプラー、ＡＤＡはディジタル変換出力のホールド機能を有するアナログ−ディジタル−アナログ変換器、ＨＬＤ１、ＨＬＤ２はホールド回路、ＭＥＡＮは平均値回路、ＬＰＦはローパスフィルタ、ＣＭＰはコンパレータ、ＲＥＧ１、ＲＥＧ２はレジスタ、ＥＸＯＲは排他的論理和回路、ＣＯＮＴは制御回路、ＣＬＫはクロック再生回路である。
【００１３】
まずＦＳＫ復調信号のビット同期信号成分受信時の動作について説明する。
信号入力端子ＩＮより加えられたＦＳＫ復調ベースバンド信号は、クロック再生回路ＣＬＫに加えられて、まずクロック信号が再生される。クロック再生回路ＣＬＫで再生された再生クロック信号はａ１、ａ０、ｃｌｋの３種類である。これらのクロック信号は図２（ａ）に示すように、ａ１はビット同期信号の“１”のサンプル点（正ピークになる点）で、ａ０はビット同期信号の“０”のサンプル点（負ピークになる点）で、すなわち“１”をサンプルすべきときにａ１が、“０”をサンプルすべきときにａ０が発生するよう構成されている。以下、本実施例の説明では、情報ビットの“１”は相対的に“０”よりも正電圧で、“０”は相対的に“１”よりも負電圧で受信されると仮定する。この関係が逆の場合は“１”を“０”、“０”を“１”と読み替える。
【００１４】
ビット同期信号の受信中は、このａ１およびａ０の両クロックパルスはそれぞれそのまま制御回路ＣＯＮＴを通じてｂ１、ｂ０に現れるよう構成してあるので、サンプラーＳＰＬ３で“１”の正ピーク値ｅ１が、サンプラーＳＰＬ４で“０”の負ピーク値ｅ２がサンプルされ、それぞれホールド回路ＨＬＤ、ＨＬＤ２にホールドされる。両ホールド回路出力は減算回路ＳＵＢ２に加えられて正ピーク電圧と負ピーク電圧の差ｅ１−ｅ２が求められる。この電圧は両ピーク電圧の差であるから、中心レベルから両ピークまでのシフト幅の２倍の値に相当する。以下、この電圧をシフト幅電圧と略称する。
【００１５】
つぎにこのシフト幅電圧はアナログ−ディジタル−アナログ変換器ＡＤＡ（以下ＡＤＡ変換器と略称する）に加えられ、一旦ディジタル符号に変換された後、再びアナログ電圧にもどされる。この一旦ディジタル符号に変換した時、ＡＤＡはディジタル符号でホールドすることによって、シフト幅電圧の完全なホールドを可能とする機能を有している。
【００１６】
ＦＳＫ信号のシフト幅は、１パケット程度の時間内では変動しないと見てよい場合には、ホールド開始の時刻は、パケットの構造と受信開始時刻から決められるから、制御回路ＣＯＮＴからの点線の制御線ｄに出力されるホールド指令信号による制御によって、ＡＤＡ変換器をホールドさせる。したがってこの場合は、そのパケットが終わるまでこのホールドは維持される。
【００１７】
このようにして得られたシフト幅電圧は、加算回路ＡＤＤおよび減算回路ＳＵＢ１に加えられる。これは、情報ビットの“１”は正電圧で受信されるから、“１”が受信された時にその電圧からシフト幅電圧を減算すれば“０”相当の電圧が得られ、“０”は負電圧で受信されるから、“０”が受信された時にその電圧にシフト幅電圧を加算すれば“１”相当の電圧が得られるということになるからである。
【００１８】
このようにして得られた“１”相当の電圧はサンプラーＳＰＬ１に加えられ、“０”相当の電圧はサンプラーＳＰＬ２に加えられる。サンプラーＳＰＬ１およびサンプラーＳＰＬ２では図２（ａ）で分かるように、標本化パルスｃ１、ｃ０とも発生していないから標本化は行われない。
【００１９】
ホールド回路ＨＬＤ１、ＨＬＤ２の出力は平均値回路ＭＥＡＮに加えられているので、ここでＦＳＫ信号の中心レベル値が得られる。この中心レベル値はローパスフィルタＬＰＦを通じてコンパレータＣＭＰに加えられ、基準電圧として使用される。これによってコンパレータＣＭＰは２値信号の丁度中心レベルを基準にしてＦＳＫ信号の受信情報データの“１”、“０”の判定を行うことができる。
【００２０】
つぎにＦＳＫ復調信のデータ信号成分受信時の動作について説明する。
前述のように、ＡＤＡ変換器にはシフト幅電圧がホールドされているから、“１”が受信された時は減算回路ＳＵＢ１の出力に“０”相当の電圧が、“０”が受信された時は加算回路ＡＤＤの出力に“１”相当の電圧が得られる。したがって、図２（ｂ）に示すように、“１”が受信された時は、その信号電圧は標本化パルスｂ１で読み込まれてホールド回路ＨＬＤ１でホールドされると同時に、この信号電圧からシフト幅電圧が減算された“０”相当の電圧が標本化パルスｃ０で読み込まれてホールド回路ＨＬＤ２でホールドされ、“０”が受信された時は、その信号電圧は標本化パルスｂ０で読み込まれてホールド回路ＨＬＤ２でホールドされると同時に、この信号電圧にシフト幅電圧が加算された“１”相当の電圧が標本化パルスｃ１で読み込まれてホールド回路ＨＬＤ１でホールドされる。すなわち、ホールド回路ＨＬＤ１、ＨＬＤ２には情報の“１”、“０”に無関係に、データ信号成分の各ビット毎に、それぞれ“１”の受信電圧、および“０”の受信電圧が加えられてホールドされる。
【００２１】
このようにして、ホールド回路ＨＬＤ１、ＨＬＤ２は情報の“１”、“０”には無関係に、つねに新しい値に更新されるから、“１”や“０”が長く続いても中心レベルは正しく検出される。
【００２２】
コンパレータＣＭＰで整形された２値信号（データ情報）は、信号出力端子ＯＵＴに出力されるとともにレジスタＲＥＧ１、ＲＥＧ２で構成される２段のシフトレジスタに加えられる。このレジスタＲＥＧ１の入出力を排他的論理和回路ＥＸＯＲに加えれば、データ情報のあい続くビットが同極性か否か判定できるから、同極性のビットが続くときはＡＤＡ変換器をホールドさせ、異極性のときはホールドさせない、すなわち新しい値に更新するようにすることができる。このようにすれば、通信途中でシフト幅 が変動してもこれに追随して、常に正しい中心レベルを検出することができる。
【００２３】
以上は、中心レベル値を求めて、その値をコンパレータＣＭＰの基準電圧として利用する方法について述べたが、何か別の他の目的で中心誤差がゼロのベースバンド信号が必要な場合には、図３のようにすればよい。図３において、ＳＵＢ３は減算回路、ＭＩＳＣは他目的のための出力端子であり、減算回路ＳＵＢ３によりＦＳＫ復調ベースバンド信号から中心レベル値を減算して出力端子ＭＩＳＣに出力する。
【００２４】
さらに、ＦＳＫ復調回路において、中間周波増幅器の帯域幅 の有効利用とＳＮ比の改善等のために、ＡＦＣ（自動周波数制御）が効果的であるが、この場合には、図４に示すように検出された中心レベルを表す信号をそのまま周波数変換用局部発振器ＶＣＯ（電圧制御発振器）へ帰還して、その発振周波数を制御するように構成する。
【００２５】
【発明の効果】
以上、詳細に説明したように、本発明によればＦＳＫ信号の復調において、データ情報の“１”や“０”が長く続いても、シフト幅がディジタル符号として記憶されているので、現在受信中の信号電圧にこのシフト幅 電圧を加算または減算して中心レベルを検出することができるから、この中心レベルを基準にコンパレータで“１”、“０”を判定したり、この中心レベルを帰還してＡＦＣ系を構成することもできる。本発明では、このようにして現在受信中の信号を用いて中心レベルを検出するので、伝送符号系列の内容に無関係に中心レベルの変動を検出し、補正することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図である。
【図２】図１の回路の動作を説明するための波形図である。
【図３】本発明の他の実施例のブロック図である。
【図４】本発明の更に他の実施例のブロック図である。
【記号の説明】
ＩＮ  復調信号入力端子
ＣＤ  キャリア検出信号入力端子
ＣＬＫ  クロック信号出力端子
ＣＬＣＫ  クロック再生回路
ＯＵＴ  補正回路出力端子
ＡＤＤ  加算回路
ＳＵＢ１，ＳＵＢ２，ＳＵＢ３  減算回路
ＳＰＬ１，ＳＰＬ２，ＳＰＬ３，ＳＰＬ４  サンプラー
ＡＤＡ  アナログ−ディジタル−アナログ変換器
ＨＬＤ１，ＨＬＤ２  ホールド回路
ＭＥＡＮ  平均値回路
ＬＰＦ  ローパスフィルタ
ＣＭＰ  コンパレータ
ＲＥＧ１，ＲＥＧ２  レジスタ
ＥＸＯＲ  排他的論理和回路
ＣＯＮＴ  制御回路
ＭＩＳＣ  出力端子
ＶＣＯ  電圧制御発振器
【図１】
0003783853.tif 000002
【図２】
0003783853.tif 000003
【図３】
0003783853.tif 000004
【図４】
0003783853.tif 000005