(57)【特許請求の範囲】
【請求項１】
位相比較部と直流増幅回路と電圧制御発振器とを備え、位相比較部において基準周波数の入力信号と電圧制御発振器の出力信号又は該出力信号の周波数を分周若しくは逓倍した信号との位相を比較し、該位相差に応じた信号を出力し、直流増幅回路において該位相差に応じた信号の電圧と基準電圧とによって定まる電圧を、電圧制御発振器の出力周波数を制御する制御電圧として電圧制御発振器に加える位相ロック発振回路において、
前記基準周波数の信号が所定時間内に順次入力されているか否かを検出し、該検出結果によって前記直流増幅回路の基準電圧を変化させる入力断制御回路を備え、該入力断制御回路は、基準周波数の信号の入力断を検出したときに、前記位相比較部から出力される電圧に対して、前記直流増幅回路が前記電圧制御発振器に所定電圧の制御電圧を出力するよう、前記直流増幅回路の基準電圧のみを変化させ、電圧制御発振器は前記所定電圧の制御電圧に応じた周波数の信号を出力する構成を有し、且つ、
前記電圧制御発振器の制御電圧を所定の閾値と比較し、該比較結果に応じて前記直流増幅回路の基準電圧のみを変化させる電圧制御発振器特性変化制御回路を備え、該電圧制御発振器特性変化制御回路は、前記直流増幅回路が電圧制御発振器へ出力する制御電圧が、該直流増幅回路の出力電圧範囲の略中央付近の電圧となるように、前記直流増幅回路の基準電圧のみを変化させ、ロックレンジの上限又は下限を補償する構成を有することを特徴とする位相ロック発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は位相ロック発振（ＰＬＯ）回路に関し、主として伝送装置に用いられ、ループ内に演算増幅器を用いた直流増幅回路と位相比較器を含む位相ロック発振回路であって、基準周波数信号の入力断時における出力周波数を任意の所定の値に制御する回路と、温度変化等により電圧制御発振器（ＶＣＯ）の特性が変化した場合に位相ロックレンジの上限幅又は下限幅が狭まる現象を防ぐ補償回路を備えた位相ロック発振回路に関する。
【０００２】
【従来の技術】
従来の位相ロック発振回路は、図９に示すように、電圧制御発振器（ＶＣＯ）から出力されるクロック（ＣＬＫ）出力信号を分周器９−１で分周し、該分周器９−１の出力信号と基準周波数の入力信号とを位相比較部９−２に入力し、位相比較部９−２は、それら入力信号の位相差をパルス幅とする出力信号をローパスフィルタ９−３に出力する。
【０００３】
なお、上記クロック（ＣＬＫ）出力信号の周波数と基準周波数との大小関係にに応じて、分周器９−１に代えて逓倍器を使用し、又は分周器９−１を介することなく、電圧制御発振器（ＶＣＯ）の出力信号を位相比較部９−２に入力しても良い。
【０００４】
ローパスフィルタ９−３は、位相比較部９−２の出力信号をそのパルス幅に応じた直流電圧信号として直流増幅回路９−４に出力し、直流増幅回路９−４は該パルス幅に応じた直流電圧信号を増幅し、制御電圧として電圧制御発振器（ＶＣＯ）に加え、該制御電圧により電圧制御発振器（ＶＣＯ）の出力周波数を制御して、電圧制御発振器（ＶＣＯ）から基準周波数の入力信号に同期したクロック（ＣＬＫ）を出力する。
【０００５】
位相比較部９−２は図１０に示すように、周波数位相比較器９−２１とチャージポンプ９−２２とから成る。周波数位相比較器９−２１は、二つの入力信号（基準入力信号ｆｒ、分周器出力信号ｆｐ）の立ち上がりエッジに応答して動作し、第１の比較器出力（Ａ）と第２の比較器出力（Ｂ）とにより二つのエッジ位相誤差を出力する。
【０００６】
図１１は前述の位相比較部９−２の動作波形を示す。同図に示すように、第１の比較器出力（Ａ）は、基準入力信号ｆｒが分周器出力信号ｆｐよりも位相が進んでいる期間だけ０（ローレベル）を出力し、第２の比較器出力（Ｂ）は、基準入力信号ｆｒが分周器出力信号ｆｐよりも位相が遅れている期間だけ０（ローレベル）を出力する。
【０００７】
二つの比較器出力（Ａ），（Ｂ）は、チャージポンプ９−２２ヘ入力され、チャージポンプ９−２２は、二つのトランジスタＴｒ１，Ｔｒ２の動作により、第１の比較器出力（Ａ）が０の時にはハイレベル（Ｈ）を、第２の比較器出力（Ｂ）が０の時にはローレベル（Ｌ）の信号を出力する。
【０００８】
ここで、基準入力信号ｆｒが何らかの障害で入力断となったときには、基準入力信号ｆｒの立ち上がりエッジが入力されないため、基準入力信号ｆｒが分周器出力信号ｆｐより常に位相が遅れた状態となり、第２の比較器出力（Ｂ）は常に０を出力し、チャージポンプ９−２２の出力（ＯＵＴ）はローレベル（Ｌ）になったままとなる。
【０００９】
チャージポンプ９−２２の出力（ＯＵＴ）、即ち位相比較部９−２の出力が常にローレベルになったままの電圧信号であれば、該電圧信号がローパスフィルタ９−３及び直流増幅回路９−４を経て出力される電圧制御発振器（ＶＣＯ）への制御電圧も、常にローレベル又はハイレベルの一定状態のままとなった電圧となるため、電圧制御発振器（ＶＣＯ）から出力されるクロック（ＣＬＫ）信号の周波数は本来の中心周波数から大きくずれたものとなる。
【００１０】
【発明が解決しようとする課題】
上述した従来の位相同期ループ発振回路の構成は、基準周波数の入力信号が断状態となった場合、電圧制御発振器（ＶＣＯ）に加える制御電圧が、本来のクロック（ＣＬＫ）信号の中心周波数付近となる電圧から大きく偏ってしまうため、基準周波数信号の入力断の場合、要求されている中心周波数付近のクロック（ＣＬＫ）出力信号が得られなくなってしまうという問題があった。
【００１１】
また、図９に示す従来の位相ロック発振回路の構成における同期制御可能な範囲は、電圧制御発振器（ＶＣＯ）の温度変動や経年変化特性により大きく左右される。図１２は温度変動による電圧制御発振器（ＶＣＯ）の同期制御可能な範囲の変化を示す。同図の（ａ）は温度２５°Ｃのときの電圧制御発振器（ＶＣＯ）の制御電圧と出力周波数の関係を示し、同図の（ｂ）は温度０°Ｃのときの電圧制御発振器（ＶＣＯ）の制御電圧と出力周波数の関係を示す。
【００１２】
温度２５°Ｃのとき、中心周波数ｆ0 を出力する制御電圧はＶ0 であり、制御電圧ＶL 〜ＶH により同期制御可能な出力周波数範囲はｆL 〜ｆH であるのに対して、温度０°Ｃのとき、中心周波数ｆ0 を出力する制御電圧はＶ0 ´あり、制御電圧ＶL 〜ＶH により同期制御可能な出力周波数範囲はｆL ´〜ｆH ´となる。
【００１３】
即ち、温度２５°Ｃのときの同期制御可能な上限及び下限の範囲はΔｆ＝ｆH −ｆ0 ＝ｆ0 −ｆL であるのに対して、温度０°のときの同期制御可能な上限の範囲はΔｆ´＝ｆH ´−ｆ0 となり、図１２から明らかなようにΔｆ´＜Δｆであり、温度変動による特性のずれによって、位相ロック発振回路として保証し得るロックレンジの上限又は下限が狭まってしまうといった問題点があった。
【００１４】
本発明は、基準周波数信号の入力断の状態でも、要求される中心周波数付近の周波数信号を出力することができる位相ロック発振回路を提供し、また、電圧制御発振器（ＶＣＯ）の特性が温度変動等により変化した場合でも、ロックレンジの上限範囲又は下限範囲が狭められることがない、安定性、信頼性の高い位相ロック発振回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の位相ロック発振回路は、（１）位相比較部と直流増幅回路と電圧制御発振器とを備え、位相比較部において基準周波数の入力信号と電圧制御発振器の出力信号又は該出力信号の周波数を分周若しくは逓倍した信号との位相を比較し、該位相差に応じた信号を出力し、直流増幅回路において該位相差に応じた信号の電圧と基準電圧とによって定まる電圧を、電圧制御発振器の出力周波数を制御する制御電圧として電圧制御発振器に加える位相ロック発振回路において、前記基準周波数の信号が所定時間内に順次入力されているか否かを検出し、該検出結果によって前記直流増幅回路の基準電圧を変化させる入力断制御回路を備え、該入力断制御回路は、基準周波数の信号の入力断を検出したときに、前記位相比較部から出力される電圧に対して、前記直流増幅回路が前記電圧制御発振器に所定電圧の制御電圧を出力するよう、前記直流増幅回路の基準電圧のみを変化させ、電圧制御発振器は前記所定電圧の制御電圧に応じた周波数の信号を出力する構成を有し、且つ、前記電圧制御発振器の制御電圧を所定の閾値と比較し、該比較結果に応じて前記直流増幅回路の基準電圧のみを変化させる電圧制御発振器特性変化制御回路を備え、該電圧制御発振器特性変化制御回路は、前記直流増幅回路が電圧制御発振器へ出力する制御電圧が、該直流増幅回路の出力電圧範囲の略中央付近の電圧となるように、前記直流増幅回路の基準電圧のみを変化させ、ロックレンジの上限又は下限を補償する構成を有するものである。
【００１８】
【発明の実施の形態】
図１は本発明による基準周波数信号の入力断に対する位相ロック発振回路の構成を示す。この構成は、図９に示した従来の位相ロック発振回路に入力断制御回路１−１を付け加えたもので、他の構成要素は図９に示した構成要素と基本的に同様であり、同様の構成要素には同一の符号を付し、重複した説明は省略する。
【００１９】
入力断制御回路１−１は、基準周波数信号の入力断検出機能を有し、入力断を検出すると、直流増幅回路９−４の演算増幅器（オペアンプ）における基準電圧を変化させる機能を有する。直流増幅回路９−４は、基準周波数信号の入力断時に基準電圧が変化することにより、電圧制御発振器（ＶＣＯ）へ、要求された中心周波数のクロック（ＣＬＫ）信号が出力される制御電圧となる電圧を出力する。
【００２０】
図２に直流増幅回路の構成例及びその入出力電圧の関係を示す。直流増幅回路は同図の（ａ）に示すように、演算増幅器（オペアンプ）９−４１に入力抵抗Ｒ１と帰還抵抗Ｒ２と基準電圧ＶR を接続することにより構成される。
【００２１】
直流増幅回路の入力電圧ＶI 、基準電圧ＶR 及び出力電圧ＶO の関係を図２の（ｂ）及び（ｃ）に示す。なお、図２の（ｂ）及び（ｃ）はそれぞれ、基準電圧ＶR がＶR1，ＶR2，ＶR3の３通りに変化した場合の入出力電圧の関係を示している。
【００２２】
図２の（ｂ）は演算増幅器（オペアンプ）のゲインが高く、入力電圧ＶI の可変範囲（ＶIL〜ＶIH）に対して、出力電圧ＶO が演算増幅器（オペアンプ）の上限電圧ＶH 及び下限電圧ＶL によって制限されている場合を示す。
【００２３】
図２の（ｃ）は演算増幅器（オペアンプ）のゲインが低く、入力電圧ＶI の可変範囲（ＶIL〜ＶIH）に対して、出力電圧ＶO の可変範囲（ＶOL〜ＶOH）が演算増幅器（オペアンプ）の上限電圧ＶH 及び下限電圧ＶL の範囲内に収まっている場合を示している。
【００２４】
なお、図２の（ｃ）において、（Ｉ）の出力電圧ＶOL〜ＶOHは、基準電圧がＶR3のときの出力電圧化変範囲を表し、（II）の出力電圧ＶOL〜ＶOHは、基準電圧がＶR2のときの出力電圧化変範囲を表し、（III ）の出力電圧ＶOL〜ＶOHは、基準電圧がＶR1のときの出力電圧化変範囲を表している。
【００２５】
基準周波数の入力信号が断状態になると、図１１に示したように位相比較部（チャージポンプ）からの出力はローレベルとなったままである。このローレベル信号がローパスフィルタに入力され、反転増幅されて例えばＶIHとして直流増幅回路へ入力されるとする。
【００２６】
このとき直流増幅回路には基準電圧ＶR2が与えられていたとすると、直流増幅回路は入力電圧ＶIHに対し、図２の（ｂ）に示すような場合、下限電圧ＶL を出力する。この下限電圧ＶL が基準周波数入力断時の電圧制御発振器（ＶＣＯ）への制御電圧となる。
【００２７】
電圧制御発振器（ＶＣＯ）は、制御電圧としてＶ0 が入力されているとき中心周波数ｆ0 を出力し、制御電圧としてＶL が加わると該電圧に対応した周波数ｆL を出力する。従って、基準周波数入力断のとき、電圧制御発振器（ＶＣＯ）は周波数ｆL の信号を出力することになる。
【００２８】
この対策として、基準周波数入力断のときに、図２に示すように、直流増幅回路の入力電圧がＶIHであっても、直流増幅回路の出力電圧がＶ0 となるように、基準電圧ＶR2をＶR3へ変化させる。こうすることにより、基準周波数入力断のときに、電圧制御発振器（ＶＣＯ）の出力周波数を中心周波数ｆ0 とすることができる。
【００２９】
図３に本発明の入力断制御回路の構成例を示す。入力断制御回路１−１は、単安定マルチバイブレータ（Monostable Multivibrator）１−１１と、第１の基準電圧を与える抵抗Ｒ１，Ｒ２及びトランジスタＱ１と、第２の基準電圧を与える抵抗Ｒ１，Ｒ５及びトランジスタＱ２とを備える。
【００３０】
基準周波数入力信号は、単安定マルチバイブレータ３−１１に入力され、基準周波数入力信号が例えば８ｋＨｚの信号であったとすると、単安定マルチバイブレータ３−１１の時定数回路（抵抗Ｒ６及びキャパシタＣ１）を、１２５μｓｅｃ（＝１／８ｋＨｚ）を若干上回る時定数に設定する。
【００３１】
従って、単安定マルチバイブレータ３−１１は、基準周波数入力信号が１２５μｓｅｃ毎に入力されている限り、その正論理出力端子Ｑにハイレベルを、反転論理出力端子Ｑ* にローレベルを出力する。その結果、トランジスタＱ２はオン状態、トランジスタＱ１はオフ状態となり、直流増幅回路９−４の演算増幅器（オペアンプ）ＯＰ１の＋側入力端子電圧（基準電圧）は、抵抗Ｒ１及び抵抗Ｒ５によって定まる値に設定される。
【００３２】
一方、基準周波数入力信号が入力断となった場合、単安定マルチバイブレータ１−１１は、正論理出力端子Ｑにローレベルを、反転論理出力端子Ｑ* にハイレベルを出力する。その結果、トランジスタＱ１がオン状態、トランジスタＱ２はオフ状態となる。それにより、入力断時には抵抗Ｒ１及び抵抗Ｒ２の値によって定まる電圧が、直流増幅回路９−４の演算増幅器（オペアンプ）ＯＰ１の基準電圧として設定される。
【００３３】
このようにして、入力断制御回路１−１により基準周波数信号の入力断を検出すると共に、入力断制御回路１−１は、通常時と入力断時とで異なる２通りの基準電圧を出力し、基準周波数信号の入力断の検出により、通常時と異なる基準電圧を直流増幅回路９−４の基準電圧に与え、直流増幅回路９−４から中心周波数ｆ0 の制御電圧Ｖ0 が出力されるようにする。
【００３４】
次に、図４に示す本発明による温度変化等に対するロックレンジの上限・下限を補償する位相ロック発振器回路の構成について説明する。この構成は、図９に示した従来の位相ロック発振器回路に、電圧制御発振器（ＶＣＯ）特性変化制御回路４−１を付け加えたもので、他の構成要素は図９に示した構成要素と基本的に同様であり、同一の符号を付し、重複した説明は省略する。
【００３５】
前述したように電圧制御発振器（ＶＣＯ）は、その制御電圧と出力周波数関係（Ｖ−ｆ特性）が温度や年月の経過によって変化してしまう。例えば、温度変動によって電圧制御発振器（ＶＣＯ）のＶ−ｆ特性が、図１２の（ａ）に示す状態から同図の（ｂ）に示す状態に変化した場合、同期ロックが掛かる周波数ｆ0 に変わりはないものの、電圧制御発振器（ＶＣＯ）の制御電圧Ｖ0 がＶ0 ´へ変化する。
【００３６】
それに対して制御電圧の範囲（下限電圧ＶL 〜上限電圧ＶH ）には変化がないので、制御電圧Ｖ0 ´を動作点とする上下の制御範囲に片寄りが生じ、その結果、同期制御可能な出力周波数の可変幅はｆH ´〜ｆL ´に変移し、同期ロックが掛かる周波数ｆ0 はその中心から片寄り、同期制御可能な上限Δｆ´＝ｆH ´−ｆ0 が狭められてしまう。
【００３７】
この対策として、電圧制御発振器（ＶＣＯ）の特性が変わったことを制御電圧の変化によって検知し、変化後の制御電圧のＶ−ｆ特性に合った制御電圧の範囲の電圧が、直流増幅回路９−４から出力されるように、直流増幅回路９−４の基準電圧を変化させる。
【００３８】
図５はＶ−ｆ特性変化に応じて制御電圧の範囲を変移させる具体例を示している。同図の（ａ）に示すように、電圧制御発振器（ＶＣＯ）の制御電圧がＶ0 ´に変化すると、該変化を制御電圧と所定の閾値との比較により検出し、同図の（ｂ）に示すように、直流増幅回路９−４の出力電圧がＶ0 ´を中心として、上限及び下限の範囲が略同一となるよう、即ち同図のように下限電圧がＶL ´、上限電圧がＶH ´となるように、直流増幅回路９−４の基準電圧を変化させる。
【００３９】
つまり、図２の（ｃ）に示すように、直流増幅回路９−４に、当初、基準電圧ＶR2を与え、直流増幅回路９−４は入力電圧範囲ＶIL〜ＶIHに対して（II）の出力電圧範囲ＶOL〜ＶOHとなり、入力電圧ＶI に対して出力電圧ＶO を出力していた状態から、制御電圧の変化の検出により、基準電圧ＶR3に変化させ、直流増幅回路９−４が入力電圧範囲ＶIL〜ＶIHに対して（Ｉ）の出力電圧範囲ＶOL´〜ＶOH´となるようにし、入力電圧ＶI に対して出力電圧ＶO ´を出力する状態に変化させる。
【００４０】
図６に電圧制御発振器（ＶＣＯ）特性変化制御回路４−１の構成例を示す。該構成例は、演算増幅器（オペアンプ）ＯＰ１及びＯＰ２により構成される二つのコンパレータ４−１１及び４−１２と、アナログマルチプレクサ（Analog Multiplexer）による基準電圧セレクタ４−１３とにより構成される。
【００４１】
コンパレータ４−１１及び４−１２は、それぞれ、直流増幅回路９−４の出力電圧Ｖｏｕｔが所定電圧Ｖ01、Ｖ02より大きいか又は小さいかによってハイレベル又はローレベルの信号を出力する。この出力信号を基準電圧セレクタ４−１３のセレクト端子Ａ，Ｂに入力する。
【００４２】
所定電圧Ｖ01は抵抗Ｒ１及びＲ２の分割比によって与え、所定電圧Ｖ02は抵抗Ｒ３及びＲ４の分割比によって与える。ここで例えば、Ｖ01＜Ｖ02であるとすると、直流増幅回路９−４の出力電圧Ｖｏｕｔ＜Ｖ01のとき、コンパレータ４−１１及び４−１２からは共にハイレベルの信号が出力され、Ｖ01＜Ｖｏｕｔ＜Ｖ02のとき、コンパレータ４−１１からローレベル、コンパレータ４−１２からハイレベルの信号が出力され、Ｖ01＜Ｖ02＜Ｖｏｕｔのとき、コンパレータ４−１１及び４−１２から共にローレベルの信号が出力される。
【００４３】
基準電圧セレクタ４−１３は、コンパレータ４−１１及び４−１２からの出力信号によって、即ち直流増幅回路９−４の出力電圧の大きさによって、３通りの基準電圧（Ｖ11，Ｖ12、Ｖ13）から適切な出力電圧範囲（即ちロックレンジ）が得られる基準電圧を選択し、直流増幅回路９−４の基準電圧として出力する。なお、基準電圧Ｖ11は抵抗Ｒ５とＲ６、基準電圧Ｖ12は抵抗Ｒ７とＲ８、基準電圧Ｖ13は抵抗Ｒ９とＲ１０の分割比によって決定される。
【００４４】
以上の構成により、電圧制御発振器（ＶＣＯ）のＶ−ｆ特性変化によって、出力周波数のロックレンジ（同期状態を保持できる周波数範囲）の上限及び下限の幅が狭められてしまう現象を防ぐことができる。
【００４５】
更に、前述した基準周波数信号の入力断に対処する手段、及び電圧制御発振器（ＶＣＯ）のＶ−ｆ特性変化に対処する手段を結合し、それら両者に対処する位相ロック発振回路を構成することができる。図７は本発明の基準周波数信号入力断及びＶ−ｆ特性変化に対する位相ロック発振回路の構成を示す。
【００４６】
この構成は、図１に示す構成と図４に示す構成とを組合わせたもので、従来の位相ロック発振回路に入力断制御回路１−１及び電圧制御発振器（ＶＣＯ）特性変化制御回路４−１を付加したもので、図１又は図４に示す構成要素と同一のものに同一の符号を付し、重複した説明は省略する。
【００４７】
図８は上記基準周波数信号入力断及びＶ−ｆ特性変化に対する位相ロック発振回路の構成例を示す。基準周波数信号の入力断時には、入力断制御回路１−１のトランジスタＱ１がオン状態となるので抵抗Ｒ１とＲ２の値によって定まる基準電圧が直流増幅回路９−４の演算増幅器（オペアンプ）ＯＰ３に入力される。
【００４８】
基準周波数信号が入力されている通常状態のときには、入力断制御回路１−１のトランジスタはＱ２がオン状態となるなので、該トランジスタＱ２に前述の電圧制御発振器（ＶＣＯ）特性変化制御回路４−１のアナログマルチプレクサ（Analog Multiplexer）を介して抵抗Ｒ１０，Ｒ１１，Ｒ１２の何れかを接続する。
【００４９】
基準周波数信号が入力されているときは、電圧制御発振器（ＶＣＯ）特性変化制御回路４−１のＲ１０，Ｒ１１，Ｒ１２の抵抗のうちの何れか一つの抵抗と、入力断制御回路１−１の抵抗Ｒ１との抵抗分割比によって、直流増幅回路９−４の演算増幅器（オペアンプ）ＯＰ３の基準電圧の値が定まる。そして上記３通りの抵抗の組み合わせは，電圧制御発振器（ＶＣＯ）の制御電圧の大きさによって、適切なロックレンジが得られるように選択される。
【００５０】
以上の構成により、基準周波数信号の入力断、及び電圧制御発振器（ＶＣＯ）のＶ−ｆ特性変化による出力周波数のロックレンジの変化の何れにも対応することができる位相ロック発振回路を実現することができる。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、位相ロック発振回路における電圧制御発振器（ＶＣＯ）の制御電圧を出力する直流増幅回路の演算増幅器の基準電圧を変化させることにより、基準周波数信号の入力断の状態でも、要求される中心周波数付近の周波数信号を出力することができる。
【００５２】
また、電圧制御発振器（ＶＣＯ）の特性が温度変動等により変化した場合でも、直流増幅回路における演算増幅器の基準電圧を変化させることにより、ロックレンジの上限範囲又は下限範囲が狭められることなく、安定性、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】基準周波数信号の入力断に対する位相ロック発振回路を示す図である。
【図２】直流増幅回路の構成例及びその入出力電圧の関係を示す図である。
【図３】入力断制御回路の構成例を示す図である。
【図４】温度変化等に対するロックレンジの上限・下限を補償する位相ロック発振器回路を示す図である。
【図５】Ｖ−ｆ特性変化に応じて制御電圧の範囲を変移させる具体例を示す図である。
【図６】電圧制御発振器（ＶＣＯ）特性変化制御回路の構成例を示す図である。
【図７】基準周波数信号入力断及びＶ−ｆ特性変化に対する位相ロック発振回路を示す図である。
【図８】基準周波数信号入力断及びＶ−ｆ特性変化に対する位相ロック発振回路の構成例を示す図である。
【図９】従来の位相ロック発振回路を示す図である。
【図１０】位相比較部の構成を示す図である。
【図１１】周波数位相比較器の動作例を示す図である。
【図１２】温度変動による電圧制御発振器（ＶＣＯ）の同期制御可能な範囲の変化を示す図である。
【符号の説明】
１−１  入力断制御回路
９−１  分周器
９−２  位相比較部
９−３  ローパスフィルタ
９−４  直流増幅回路
【図１】
0003811884.tif 000002
【図２】
0003811884.tif 000003
【図３】
0003811884.tif 000004
【図４】
0003811884.tif 000005
【図５】
0003811884.tif 000006
【図６】
0003811884.tif 000007
【図７】
0003811884.tif 000008
【図８】
0003811884.tif 000009
【図９】
0003811884.tif 000010
【図１０】
0003811884.tif 000011
【図１１】
0003811884.tif 000012
【図１２】
0003811884.tif 000013