(57)【特許請求の範囲】
【請求項１】
電極パッドが形成された基板上に、該電極パッドと実装端子とを接続する配線を形成する配線形成工程を有する半導体装置の製造方法であって、
前記配線形成工程は、
前記電極パッド上に第１の金属膜を形成する工程と、
接着剤を用いて前記基板に金属箔を配設する配設工程と、
前記金属箔を所定の配線パターンにパターニングする成形工程と、
前記電極パッド上の接着剤を除去し、前記第１の金属膜を露出する接続用ホールを形成する工程と、
前記金属箔、前記接続用ホールの内壁及び前記第１の金属膜を被覆する第２の金属膜を形成し、前記金属箔と前記電極パッドとを電気的に接続する接続工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記接着剤として弾性を有した接着剤を用いたことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記接続工程を前記配設工程の実施後に実施し、
かつ、前記接続工程では、前記電極パッド上に形成された前記金属箔及び前記接着剤を除去し、その後に前記電極パッドと前記金属箔とを電気的に接続することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記電極パッド上に形成された前記金属箔及び前記接着剤を、エッチングにより除去することを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、
前記電極パッド上に形成された前記接着剤を、レーザにより除去することを特徴とする半導体装置の製造方法。
【請求項６】
請求項３乃至５のいずれかに記載の半導体装置の製造方法において、
前記接続工程で、無電解メッキ法により前記電極パッドと前記金属箔とを電気的に接続する金属膜を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記接続工程で、前記金属箔とを電気的に接続する金属膜を形成する際、パターニングされた前記金属箔にも前記無電解メッキ法により前記金属膜を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記配設工程を実施する前に、前記電極パッド上に接続電極部を形成しておき、
前記接続工程では、前記金属膜と前記接続電極とを熱処理することにより接合し電気的に接続することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至８のいずれかに記載の製造方法において、
前記配設工程を実施した後、前記金属箔に実装端子を形成する実装端子形成工程を実施することを特徴とする半導体装置の製造方法。
【請求項１０】
電極パッドを有する半導体素子と、
実装時に実装基板に接合される実装端子と、
前記電極パッドと前記実装端子とを電気的に接続する配線とを具備する半導体装置であって、
前記配線は、前記半導体素子上に接着剤を介して形成された金属箔と、前記金属箔と前記電極パッド上に形成された第１の金属膜とを被覆する第２の金属膜により構成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法及び半導体装置に係り、特に再配線を有した半導体装置の製造方法及び半導体装置に関する。
【０００２】
近年、半導体装置の小型化、高密度化が急激に進んでおり、これに伴い実装端子間のピッチは狭ピッチ化する傾向にある。特に、ＣＳＰ(Chip Size Package)においては、パッケージの大きさと半導体素子の大きさが略同一とされているため、半導体素子にペリフェラル状に形成された電極パッド上に実装端子を形成する構成では、上記の狭ピッチ化は大きな問題となる。
【０００３】
このため、実装端子と電極パッドをオフセットさせた状態で配設することにより、実装端子をパッケージにマトリックス状に配設することが行なわれている。この構成では、実装端子と電極パッドとを接続する配線（以下、再配線という）が必要となる。
【０００４】
また一方において、半導体装置はより一層の低コスト化が望まれている。よって、半導体装置の製造において、上記の再配線を低コストで形成する必要がある。
【０００５】
【従来の技術】
近年、ＣＳＰタイプの半導体装置を製造するには、いわゆるウエハーレベル技術が適用されており、ダイシング前（個片化する前）のウエハー段階において、再配線を形成することが行なわれる。
従来、ウエハーに再配線を形成するには、先ずウエハーの電極パッド及び再配線の形成位置を除きレジストを形成し、その上でスパッタリング法或いは電解メッキ法により再配線となる金属膜を形成する。この際、再配線の材料としては、導電性の良好な銅（Ｃｕ）が用いられる。また、必要に応じて、形成された金属膜の上部にニッケル（Ｎｉ）や金（Ａｕ）の表面メッキ処理が実施される。
【０００６】
上記の成膜処理が終了すると、続いてレジストを除去し、これによりウエハー上に電極パッドと電気的に接続した再配線が形成される。このように再配線が形成されると、封止樹脂を形成する樹脂形成工程及び実装端子を配設する実装端子配設工程等が実施され、その後にダイシング処理が実施されることによりウエハーは個片化され、これにより半導体装置が製造される。
【０００７】
【発明が解決しようとする課題】
上記のように、従来の半導体装置の製造方法では、再配線を形成するのに、スパッタリング法或いは電解メッキ法を用いていた。しかしかなら、スパッタリング法を用いた場合には、高価な製造設備が必要となり、設備コストが製品コストに反映されて半導体装置が高コスト化するという問題点がある。
【０００８】
また、電解メッキ法を用いる場合には、電源と接続するたに再配線の形成位置に電極となる下地金属膜を形成しておく必要があり、製造工程が複雑化する。更に、電解メッキ法による成膜では、金属膜の堆積速度が遅いため、厚い再配線を形成しようとした場合、成膜に要する時間が長くなり、製造効率が低下してしまうという問題点がある。
【０００９】
本発明は上記の点に鑑みてなされてものであり、低コストで製造効率の高い半導体装置の製造方法及び半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１１】
請求項１記載の発明は、
電極パッドが形成された基板上に、該電極パッドと実装端子とを接続する配線を形成する配線形成工程を有する半導体装置の製造方法であって、
前記配線形成工程は、
前記電極パッド上に第１の金属膜を形成する工程と、
接着剤を用いて前記基板に金属箔を配設する配設工程と、
前記金属箔を所定の配線パターンにパターニングする成形工程と、
前記電極パッド上の接着剤を除去し、前記第１の金属膜を露出する接続用ホールを形成する工程と、
前記金属箔、前記接続用ホールの内壁及び前記第１の金属膜を被覆する第２の金属膜を形成し、前記金属箔と前記電極パッドとを電気的に接続する接続工程とを有することを特徴とするものである。
【００１２】
上記発明によれば、電極パッドと実装端子を接続する配線を金属箔により形成しているため、配線の形成コストを低減することができる。即ち、例えば配線を電解メッキ法やスパッタリング法を用いて形成しようとした場合、高価な製造設備を要し、この設備コストが製造される半導体装置のコストを上昇させてしまう。また、電解メッキ法やスパッタリング法による配線膜の形成は、膜形成に長い時間を要し製造効率が低下してしまう。
【００１３】
これに対し、金属箔を製造する技術は既に確立されており、また接着剤を用いて金属箔を貼着する技術も確立されているため、基板上に配線を形成する処理を製造効率よくかつ低コストで実施することができる。
【００１４】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記接着剤として弾性を有した接着剤を用いたことを特徴とするものである。
【００１５】
上記発明によれば、接着剤が弾性を有しているため、金属箔を貼着する基板の上面に凹凸が存在していたとしても、接着剤が弾性変形することによりこれを吸収することができ、よって貼着された金属箔の平面性及び均一性の向上を図ることができる。
【００１６】
また、請求項３記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記接続工程を前記配設工程の実施後に実施し、
かつ、前記接続工程では、前記電極パッド上に形成された前記金属箔及び前記接着剤を除去し、その後に前記電極パッドと前記金属箔とを電気的に接続することを特徴とするものである。
【００１７】
上記発明によれば、基板に接着剤を用いて金属箔を配設した後に金属箔と電極パッドに接続する際、電極パッド上に形成された金属箔及び接着剤を除去した後に電極パッドと金属箔とを電気的に接続するため、電極パッドと金属箔との電気的接続を容易に行なうことができる。
【００１８】
また、請求項４記載の発明は、
請求項３記載の半導体装置の製造方法において、
前記電極パッド上に形成された前記金属箔及び前記接着剤を、エッチングにより除去することを特徴とするものである。
【００１９】
上記発明によれば、電極パッド上の金属箔及び接着剤を除去するのにエッチング法を用いることにより、エッチング液の噴射或いはエッチング液内への浸漬により金属箔及び接着剤を除去できるため、簡単かつ生産性良く除去処理を行なうことができる。また、機械加工による除去に比べて高精度の除去処理ができ、またイオンビーム加工等の微細加工法に比べて低コストで除去処理を行なうことができる。
【００２０】
また、上記発明において、前記配設工程を実施する前に、前記電極パッド上にバリアメタル層を形成するバリアメタル層形成工程を実施することが有効である。即ち、エッチング法を用いて金属箔及び接着剤を除去する方法では、エッチング液が電極パッドに触れることにより電極パッドが損傷するおされがある。しかしながら、上記のように電極パッド上にバリアメタル層を形成しておくことにより、エッチング液により電極パッドが損傷することを防止できる。
【００２１】
また、請求項５記載の発明は、
請求項３記載の半導体装置の製造方法において、
前記電極パッド上に形成された前記接着剤を、レーザにより除去することを特徴とするものである。
【００２２】
上記発明によれば、接着剤をレーザにより除去することにより、高い位置精度を実現できると共に、除去処理を短時間で行なうことができる。
【００２３】
また、請求項６記載の発明は、
請求項３乃至５のいずれかに記載の半導体装置の製造方法において、
前記接続工程で、前記電極パッドと前記金属箔とを無電解メッキ法により電気的に接続することを特徴とするものである。
【００２４】
上記発明によれば、無電解メッキ法は、電解メッキ法或いはスパッタリング法に比べて設備コストが安く、よって配線の製造コストの低減を図ることができる。また、無電解メッキ法では、電極パッド上の金属箔及び接着剤が除去された基板を単にメッキ液に浸漬しておくだけで、金属箔と電極パッドとを電気的に接続する金属膜が形成される。
このため、少ない処理工程で容易に金属箔と電極パッドを電気的に接続することができる。更に、無電解メッキ法によれば、接着剤上にも金属膜が形成されるため、金属箔と電極パッドとの電気的接続を確実に行なうことができる。
【００２５】
また、請求項７記載の発明は、
請求項６記載の半導体装置の製造方法において、
前記接続工程で、前記金属箔とを電気的に接続する金属膜を形成する際、パターニングされた前記金属箔にも前記無電解メッキ法により前記金属膜を形成することを特徴とするものである。
【００２６】
上記発明によれば、パターニングされた金属箔（配線）に金属膜が形成されるため、隣接する配線間でマイグレーションが発生することを防止することができる。
【００２７】
また、上記の発明は、金属箔の材料として銅（Ｃｕ）を用いた場合に特に有効である。即ち、銅はインピーダンスが低いため配線材料として有効であるが、一方でマイグレーションが発生し易い材料でもある。しかしながら、パターニングされた銅よりなる金属箔（配線）に金属膜を形成することによりマイグレーションの発生は抑制され、信号伝達速度及び信頼性の向上を図ることができる。
【００２８】
また、請求項８記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記配設工程を実施する前に、前記電極パッド上に接続電極部を形成しておき、
前記接続工程では、前記金属膜と前記接続電極とを熱処理することにより接合し電気的に接続することを特徴とするものである。
【００２９】
上記発明によれば、電極パッド上の金属箔及び接着剤を除去する処理が不要となり、単に加熱処理を行なうのみで電極パッドと金属箔を接続することができる。よって、配線の形成処理を容易に行なうことが可能となる。
【００３０】
また、請求項９記載の発明は、
請求項１乃至８のいずれかに記載の製造方法において、
前記配設工程を実施した後、前記金属箔に実装端子を形成する実装端子形成工程を実施することを特徴とするものである。
【００３１】
上記発明によれば、金属箔自体に実装端子が形成されるため、別個に実装端子を形成する工程を設ける必要がなくなる。これにより、製造工程が短縮され、半導体装置の製造効率を高めることができる。
【００３２】
また、請求項１０記載の発明は、
電極パッドを有する半導体素子と、
実装時に実装基板に接合される実装端子と、
前記電極パッドと前記実装端子とを電気的に接続する配線とを具備する半導体装置であって、
前記配線は、前記半導体素子上に接着剤を介して形成された金属箔と、前記金属箔と前記電極パッド上に形成された第１の金属膜とを被覆する第２の金属膜により構成されていることを特徴とするものである。
【００３３】
上記発明によれば、電極パッドと実装端子とを電気的に接続する配線の少なくとも一部が金属箔により形成される。金属箔は簡単かつ低コストで形成できるため、よって半導体装置の低コスト化を図ることができる。
【００３４】
また、上記発明において、前記金属箔を前記半導体素子に配設された弾性を有した接着剤を介して前記半導体素子に貼着することが有効である。
【００３５】
この構成によれば、半導体装置を実装基板に実装する際、実装基板と半導体素子との間に熱膨張差があったとしても、この熱膨張差を接着剤で吸収することが可能となり、実装端子の損傷或いは剥離を防止でき、実装信頼性の向上を図ることができる。
【００３６】
また、上記発明において、前記実装端子を前記金属箔と一体的に形成することが有効である。
【００３７】
この構成によれば、実装端子と配線を同時に形成することが可能となるため、製造工程の簡単化を図ることができる。
【００３８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３９】
図１及び図２は、本発明の第１実施例に係る半導体装置及びその製造方法を説明するための図である。先ず、図１を用いて半導体装置１０Ａの構成について説明する。
【００４０】
図１は半導体装置１０Ａの要部を拡大した断面図である。本実施例に係る半導体装置１０Ａは、半導体素子１１と封止樹脂１３との大きさが略等しいＣＳＰであり、図１では特に本発明の要部となる再配線１２Ａ近傍を拡大して示している。
半導体装置１０Ａは、大略すると半導体素子１１，再配線１２Ａ，封止樹脂１３，及び半田ボール１４等により構成されている。半導体素子１１は、図中上面に回路形成がされており、この回路は絶縁膜２１により保護されている。この絶縁膜２１は、例えばポリイミド樹脂膜により形成されている。
【００４１】
また、半導体素子１１の上面には、外部接続するための電極パッド１５が形成されている。絶縁膜２１の電極パッド１５の形成位置には開口部２２が形成されており、よって電極パッド１５は絶縁膜２１から露出した構成とされている。この電極パッド１５は、例えばアルミニウム（Ａｌ）により形成されている。
【００４２】
また、電極パッド１５の表面には、後述する金属膜１９のメッキ処理においてアルミニウムよりなる電極パッド１５が損傷することを防止するために、また金属膜１９が電極パッド１５に拡散することを防止するためにバリアメタル１６が形成されている。このバリアメタル１６の材料としては、例えばニッケル（Ｎｉ）等を用いることができる。
【００４３】
また、絶縁膜２１の上部所定範囲には、パッシベーション膜１７が形成されている。このパッシベーション膜１７は、絶縁膜２１と共に半導体素子１１を保護するものであり、例えば二酸化シリコン（ＳｉＯ2）により形成されている。
【００４４】
再配線１２Ａは、パッシベーション膜１７及び絶縁膜２１の上部に配設されている。再配線１２Ａは、電極パッド１５と実装端子となる半田ボール１４とを電気的に接続するものである。再配線１２Ａを形成することにより、半田ボール１４を電極パッド１５の形成位置と異なる位置に形成することが可能となる。よって、半田ボール１４の配設位置に自由度を持たせることができ、半導体素子１１が高密度化しても半田ボール間のピッチを比較的広く保つことができる。尚、説明の便宜上、再配線１２Ａの構成についての詳細は後述するもとする。
【００４５】
封止樹脂１３は半導体素子１１及び再配線１２Ａを保護するものであり、半導体素子１１を切り出す前のウエハー状態において形成されるものである。従って、ウエハーをダイシングし個片化する際に、封止樹脂１３も一括的に切断される。この封止樹脂１３は、例えば圧縮成形法を用いて形成される。よって、ウエハー状態で封止樹脂１３を形成しても、均一な樹脂層を簡単に形成することができる。
【００４６】
また、封止樹脂１３の再配線１２Ａと対向する所定位置には、実装端子用開口２９が形成されている。この再配線１２Ａは、この実装端子用開口２９から外部に露出した構成となっている。そして、実装端子となる半田ボール１４は、この実装端子用開口２９を介して再配線１２Ａに接続される。尚、この半田ボール１４は、例えば転写法を用いて再配線１２Ａに接合される。
【００４７】
ここで、再配線１２Ａに注目し、以下説明する。
再配線１２Ａは、金属箔２５と金属膜１９とにより構成されている。本実施例では、金属箔２５として電気特性の良好な銅箔を用いている（以下、金属箔２５を銅箔２５という）。この銅箔２５は、例えば５μｍの厚さを有しており、接着剤１８を用いてパッシベーション膜１７或いは絶縁膜２１の上部に固定されている。この銅箔２５の厚さは、配線特性（例えば、電源配線，グランド配線，信号配線等）に応じて容易に変更可能である。
【００４８】
ところで、金属箔は広く市場に流通しているものであり、本実施例で用いている銅箔２５も各種厚さのものが市場に広く流通している。よって、銅箔２５は容易に入手可能であると共に、そのコストは安価である。いま、仮に銅箔２５に相当する金属膜をスパッタリング法或いはメッキ法等を用いて形成することを考えた場合、銅箔２５を用いる構成に比べて製造コストが高くなってしまう。よって、本実施例のように再配線１２Ａの一部として銅箔２５を用いることにより、半導体装置１０Ａの低コスト化を図ることができる。
【００４９】
接着剤１８は、電極パッド１５の形成位置を除き、半導体素子１１の上面の略全面に形成されている。具体的には、接着剤１８の電極パッド１５と対向する位置には接続用ホール２０が形成されており、よって電極パッド１５（バリアメタル１６）は接着剤１８から露出する構成とされている。本実施例では、接着剤１８として樹脂系の接着剤を用いており、また硬化した状態において所定の弾性を有するものが選定されている。
【００５０】
金属膜１９はニッケル（Ｎｉ）膜と金（Ａｕ）膜を積層した構造とされており、よって電気的導通性の高い膜とされている。この金属膜１９は、再配線１２Ａを被複するよう形成されると共に、接着剤１８に形成された接続用ホール２０を介して電極パッド１５と接続（具体的には、バリアメタル１６を介して電極パッド１５と接続）するよう構成されている。
これにより、銅箔２５と電極パッド１５はバリアメタル１６及び金属膜１９を介して電気的に接続された状態となる。また、前記したように、再配線１２Ａには半田ボール１４が設けられているため、半田ボール１４と電極パッド１５は再配線１２Ａにより電気的に接続される。更に、銅箔２５は酸化等の変質し易い材料であるが、金属膜１９で被覆されることにより変質することを防止することができる。よって、金属膜１９を設けることにより、半導体装置１０Ａの信頼性の向上を図ることができる。
【００５１】
更に、周知のように銅（Ｃｕ）は、マイグレーションが発生しやすい材料である。特に半導体素子１１が高密度化され、隣接する再配線１２Ａの離間距離が短くなるとこの影響は大きくなる。しかしながら、本実施例では銅箔２５が金属膜１９により被覆された構成であるため、マイグレーションの発生を抑制でき、半導体装置１０Ａの信頼性を向上させることができる。
【００５２】
ところで、上記構成とされた半導体装置１０Ａを実装基板（図示せず）に実装する場合、半田ボール１４を実装基板に接合するため加熱処理が実施される。このとき、実装基板と半導体素子１１との間に熱膨張に差があると、この熱膨張差による応力が半田ボール１４と再配線１２Ａとの接合位置、及び半田ボール１４と実装基板との接合位置に発生し、この応力発生位置において半田ボール１４の剥離或いは損傷が発生するおそれがある。
しかしながら、本実施例では半導体素子１１と半田ボール１４との間に位置する接着剤１８が硬化後（即ち、銅箔２５の接着後）においても所定の弾性を有するよう構成されている。よって、上記のように実装基板と半導体素子１１との間に熱膨張差があったとしても、この熱膨張差を接着剤１８が弾性変形することにより吸収することが可能となる。これにより、半田ボール１４の損傷或いは剥離を防止でき、半導体装置１０Ａの実装信頼性の向上を図ることができる。
【００５３】
続いて、図２を用いて半導体装置１０Ａの製造方法について説明する。
尚、本実施例に係る製造方法は、特に再配線１２Ａを形成する配線形成工程に特徴を有し、他の製造工程（封止樹脂１３を形成する樹脂封止工程、半田ボール１４を配設する実装端子配設工程、ウエハーをダイシングして半導体装置１０Ａを個片化する切断工程等）は周知である。このため、以下の説明では、再配線１２Ａを形成する配線形成工程を主に説明するものとする。
【００５４】
配線形成工程は、ウエハーをダイシングする前に実施されるウエハーレベルでの処理である。しかしながら、図示及び説明の便宜上、図２に示す各図はウエハーにおける１個の半導体素子１１の形成領域における、電極パッド１５の形成位置近傍を拡大して示している。
具体的には、図３（Ａ）に示すウエハー４０において、実線の四角で示す部分（図３（Ａ）に矢印Ａで示す部分）が１個の半導体素子１１の形成領域である。また、図３（Ｂ）は、この矢印Ａで示す部分を拡大した図である。図２（Ａ）〜（Ｆ）に示される図面は、図３（Ｂ）において電極パッド１５が形成された近傍の領域（即ち、図３（Ｂ）に矢印Ｂで示す実線の四角で示す領域）を拡大して示す断面図である。尚、図３に符号４１で示すのはダイシングラインである。
【００５５】
配線形成工程が実施される前のウエハー４０は、その上面（再配線１２Ａが形成される側の面）に既に回路形成が行なわれており、この回路を保護する絶縁膜２１も形成されている。前記のように、絶縁膜２１の電極パッド１５の形成位置には開口部２２が形成されており、よって電極パッド１５は絶縁膜２１から露出した状態となっている。
【００５６】
配線形成工程では、先ずこの状態のウエハー４０に対し、図２（Ａ）に示すようにパッシベーション膜１７を形成する。このパッシベーション膜１７の形成は、ウエハー４０（半導体素子１１）の機械的強度の向上を図るために実施されるものであり、従来からも行なわれているものである。このパッシベーション膜１７は、電極パッド１５の形成位置を除いた位置に配設される。
【００５７】
パッシベーション膜１７が形成されると、続いて図２（Ｂ）に示すように、電極パッド１５の上面にバリアメタル１６が形成される。このバリアメタル１６は、例えばニッケル（Ｎｉ）である。
【００５８】
バリアメタル１６が形成されると、続いてウエハー４０の上面全面に対し接着剤１８が塗布される。この接着剤１８としては、所定の弾性を有した材料が選定されている。また、接着剤１８のウエハー４０への塗布は、例えばスピンコータを用いて行なわれる。よって、ウエハー４０の上面に凹凸が存在していたとしても、塗布された状態において接着剤１８の上面は略平坦面となる。
【００５９】
接着剤１８の塗布が終了すると、続いて接着剤１８の上部に銅箔２５が貼り付けられる。この際、銅箔２５はウエハー４０の形状と同一或いは若干大きなものが用いられる。このため、銅箔２５はウエハー４０の全面を覆うよう配設される。
また、上記のように接着剤１８の上面は略平坦面とされているため、貼着された銅箔２５の上面も平面性及び均一性を有した状態となる。
【００６０】
また、上記のように銅箔２５は接着剤１８上に貼着されるものであるため、銅箔２５の種類を容易に変更することができる。具体的には、銅箔２５の厚さを容易に変更することができ、また銅（Ｃｕ）以外の材質の金属箔に変更することも容易に行なうことができる。よって、半導体装置１０Ａの特性（例えば、高周波対応等）及び配線特性（例えば、電源配線，グランド配線，信号配線等）に対応した再配線１２Ａを容易に形成することが可能となる。
【００６１】
銅箔２５が接着剤１８上に配設されると、続いて加熱処理を行なうことにより接着剤１８を硬化させ、これにより銅箔２５はウエハー４０に固定される。図２（Ｃ）は、銅箔２５が接着剤18によりウエハー４０上に固定された状態を示している。
【００６２】
この際、接着剤１８の材質は、硬化後においても所定の弾性を有するものが選定されている。このため、前記したように製造された半導体装置１０Ａを実装基板に実装する際、半導体素子１１と実装基板との間に熱膨張差があったとしても、接着剤１８が熱膨張に起因した応力を吸収するため、半導体装置１０Ａの実装信頼性を向上させることができる。
【００６３】
銅箔２５がウエハー４０上に固定されると、続いて銅箔２５の上部にレジスト２６が配設される。このレジスト２６は、再配線１２Ａの既定形成位置に対応して配設される。そして、このレジスト２６をマスクとして銅箔２５のエッチング処理を行なう。これにより、銅箔２５はレジスト２６が配設された部分のみを残し除去され、再配線１２Ａの所定配線パターンにパターニングされる。また、エッチングにより銅箔２５が除去された部分は、接着剤１８が露出した状態となる。
【００６４】
また、このエッチング処理の際、電極パッド１５と対向する位置にある銅箔２５は除去される構成とされている。よって、図２（Ｄ）に示すように、エッチング処理が終了した時点において、銅箔２５の電極パッド１５と対向する位置には接続用ホール２０が形成されている。
【００６５】
銅箔２５に対するエッチング処理が終了すると、続いて接着剤１８に対するエッチング処理が実施される。このエッチング処理は、接着剤１８のみを除去する薬剤（エッチング液）を用いた化学的なエッチング処理により行なわれる。
また、この接着剤１８に対するエッチング処理は、パターニングされた銅箔２５及びレジスト２６をマスクとして実施される。このエッチング処理を実施することにより接続用ホール２０が形成され、図２（Ｅ）に示すように、バリアメタル１６が被膜された電極パッド１５は接続用ホール２０を介して外部に露出した状態となる。
【００６６】
このように、電極パッド１５上の銅箔２５及び接着剤１８を除去するのにエッチング法を用いることにより、銅箔２５及び接着剤１８の除去処理はエッチング液の噴射或いはエッチング液内への浸漬によりを行なえるため、除去処理を簡単かつ生産性良く行なうことができる。また、エッチング法によれば、機械加工による除去処理、及びイオンビーム加工等の微細加工による除去処理に比べて低コストで除去処理を行なうことができる。
【００６７】
尚、このエッチング処理の際、エッチング液は電極パッド１５に達することとなるが、前記のように電極パッド１５はバリアメタル１６が配設されることにより保護されている。よって、エッチング液により電極パッド１５が損傷するようなことはない。
【００６８】
上記のように、エッチング処理により接着剤１８に接続用ホール２０が形成されると、続いて金属膜１９の形成処理が実施される。この金属膜１９の形成は、無電解メッキ法を用いて形成される。前記したように、金属膜１９はニッケル（Ｎｉ）膜と金（Ａｕ）膜を積層した構造とされているが、Ｎｉ膜及びＡｕ膜のいずれも無電解メッキ法により形成される。
【００６９】
無電解メッキ法は、電解メッキ法或いはスパッタリング法に比べて設備コストが安く、よって金属膜１９の製造コストの低減を図ることができる。また、無電解メッキ法では、電極パッド１５上の銅箔２５及び接着剤１８が除去されたウエハー４０単にメッキ液に浸漬しておくだけで金属膜１９は形成される。このため、少ない処理工程で容易に金属膜１９を形成することができる。更に、無電解メッキ法では、樹脂材料よりなる接着剤１８に対してもメッキ処理を行なうことができる。
【００７０】
よって、無電解メッキにより金属膜１９を形成することにより、パターニングされた銅箔２５は金属膜１９により被覆され、また金属膜１９は接続用ホール２０の内壁（樹脂よりなる接着剤１８も含む）及び電極パッド１５（バリアメタル１６）の上部にも確実に形成される。これにより電極パッド１５と銅箔２５は金属膜１９により電気的に接続され、再配線１２Ａが形成される。
【００７１】
このように、本実施例では再配線１２Ａの一部を銅箔２５により形成しているため、再配線１２Ａの形成コストを低減することができる。即ち、前記したように金属膜１９を電解メッキ法やスパッタリング法を用いて形成しようとした場合、高価な製造設備を要するため半導体装置１０Ａの製造コストが上昇し、また電解メッキ法やスパッタリング法による膜形成では膜形成に長い時間を要し製造効率が低下してしまう。
【００７２】
これに対し、銅箔２５を製造する技術は既に確立されており、また接着剤１８を用いて銅箔２５を貼着する技術も確立されている。このため、再配線１２Ａの一部を銅箔２５により形成することにより、再配線１２Ａの形成処理を効率良くかつ低コストで実施することができる。
【００７３】
更に、本実施例ではパターニングされた銅箔２５に金属膜１９が形成されるため、隣接する再配線１２Ａ間でマイグレーションが発生することを防止することができる。即ち、周知のように銅箔２５を構成する銅（Ｃｕ）は、マイグレーションが発生しやすい材料である。また、図５に示されるように、高密度化に伴い平面視した状態における再配線１２Ａの離間距離が短くなると、このマイグレーションの影響は大きくなる。しかしながら、本実施例では銅箔２５が金属膜１９により被覆された構成であるため、マイグレーションの発生は抑制され、信号伝達速度及び信頼性の向上を図ることができる。
【００７４】
次に、本発明の第２実施例である半導体装置の製造方法について説明する。
図４は、本発明の第２実施例である半導体装置の製造方法を説明するための図である。尚、本実施例により製造される半導体装置の構成は、図１に示した第１実施例に係る半導体装置１０Ａに対してバリアメタル１６が形成されていない点が異なるのみであるため、その図示を省略するものとする。
また、図４において、先に第１実施例に係る半導体装置１０Ａ及びその製造方法の説明に使用した図１乃至図３に示した構成と同一構成については、同一符合を付してその説明を省略するものとする。更に、本実施例の製造方法の説明においても、再配線１２Ｂを形成する配線形成工程を主に説明するものとする。
【００７５】
本実施例の製造方法は、先に図２を用いて説明した第１実施例に係る製造方法と大部分において共通の処理を実施する。しかしながら、第１実施例の製造方法では、接着剤１８に接続用ホール２０を形成するのにエッチング法を用いたのに対し、本実施例ではレーザ加工により接着剤１８に接続用ホール２０を形成した点において相違している。
【００７６】
具体的には、図４（Ａ）から図４（Ｄ）に示す処理は、図２（Ａ）から図２（Ｄ）に示す処理と同一である。即ち、先ず図４（Ａ）に示すようにウエハー４０上にパッシベーション膜１７を形成し、その後に図４（Ｂ）に示すように接着剤１８及び銅箔２５を配設し、続いて図４（Ｃ）に示すようにレジスト２８を配設した上でエッチング法により銅箔２５のパターニングを行なう。この際、銅箔２５の電極パッド１５と対向する位置に開口パターン２７が形成される点も同じである。
【００７７】
第１実施例に係る製造方法では、銅箔２５のパターニングの終了後、レジスト２６を残したままで接着剤１８をエッチングにより除去する方法が採られていた。これに対し、本実施例ではレジスト２８を除去し、銅箔２５が露出された状態においてレーザ光を照射することにより接着剤１８を除去する構成としている。
【００７８】
このレーザ光の照射は、開口パターン２７が形成された銅箔２５をマスクとして実施される。このように本実施例では、接着剤１８をレーザにより除去することにより、接続用ホール２０を高い精度で形成することができると共に、除去処理を短時間で行なうことができる。このレーザ加工を実施することにより接続用ホール２０が形成され、図２（Ｅ）に示すように、電極パッド１５は接続用ホール２０を介して外部に露出した状態となる。
【００７９】
上記のように接着剤１８に接続用ホール２０が形成されると、第１実施例と同様に無電解メッキ法を用いて金属膜１９が形成される。よって、パターニングされた銅箔２５は金属膜１９により被覆され、また金属膜１９は接続用ホール２０の内壁及び電極パッド１５にも確実に形成される。これにより、図４（Ｆ）に示すように、極パッド１５と銅箔２５は金属膜１９により電気的に接続され、再配線１２Ｂが形成される。
【００８０】
このように、本実施例では接着剤１８に対してレーザ加工法を用いて接続用ホール２０を形成しているため、電極パッド１５が高密度化しこれに伴い接続用ホール２０が小径化したとしても確実に接続用ホール２０を形成することが可能となる。よって、本実施例によれば、半導体装置の高密度化に対応することができる。
【００８１】
次に、本発明の第３実施例である半導体装置及びその製造方法について説明する。
図６は本発明の第３実施例である半導体装置１０Ｂの要部を拡大して示す断面図であり、また図７は半導体装置１０Ｂの製造方法を説明するための図である。尚、図６及び図７において、先に第１実施例に係る半導体装置１０Ａ及びその製造方法の説明に使用した図１乃至図３に示した構成と同一構成については、同一符合を付してその説明を省略するものとする。更に、本実施例の製造方法の説明においても、再配線１２Ｃを形成する配線形成工程を主に説明するものとする。
【００８２】
本実施例に係る半導体装置１０Ｂは、銅箔２５と電極パッド１５と電気的に接続するのに半田バンプ３０を用いたことを特徴としている。この半田バンプ３０は、電極パッド１５の上部にバリアメタル１６を介して配設されている。このバリアメタル１６を設けるのは、半田バンプ３０がアルミニウムよりなる電極パッド１５に拡散することを防止するためである。
【００８３】
また、本実施例では銅箔２５の電極パッド１５と対向する位置に開口部２２は形成されておらず、よって接続用ホール２０は銅箔２５に塞がれた構成となっている。そして、半田バンプ３０は銅箔２５の裏面に半田付けされ、電気的に接続される構成とされている。
これにより、電極パッド１５は、バリアメタル１６及び半田バンプ３０を介し、再配線１２Ｃの一部を構成する銅箔２５と電気的に接続される。尚、銅箔２５の上部には、前記と同様に無電解メッキ法により金属膜１９が形成され、銅箔２５の劣化及びマイグレーションの発生を防止している。尚、本実施例においては、金属膜１９を電解メッキ法により形成することも可能である。
【００８４】
続いて、図７を用いて半導体装置１０Ｂの製造方法（第３実施例に係る製造方法）について説明する。
尚、本実施例に係る製造方法も特に再配線１２Ｃを形成する配線形成工程に特徴を有し、他の製造工程（封止樹脂１３を形成する樹脂封止工程、半田ボール１４を配設する実装端子配設工程、ウエハーをダイシングして半導体装置１０Ａを個片化する切断工程等）は周知である。このため、以下の説明では、再配線１２Ｃを形成する配線形成工程を主に説明するものとする。
【００８５】
本実施例における配線形成工程では、図７（Ａ）に示すようにウエハー４０に対してパッシベーション膜１７を形成すると、続いて接着剤１８の配設処理を行なう。前記した第１及び第２実施例では、接着剤１８をウエハー４０の上面全面に形成したが、本実施例では電極パッド１５の配設位置を除き接着剤１８を配設する。このため、本実施例ではスクリーン印刷法を用いて接着剤１８を形成している。
【００８６】
具体的には、電極パッド１５の形成位置に対応した位置をマスキングするマスク（図示せず）を用い、このマスクをウエハー４０に配設した上でスキージ（図示せず）を用いて接着剤１８を塗布する。これにより、図７（Ｂ）に示すように、電極パッド１５の形成位置を除き接着剤１８が配設される。この際、パッシベーション膜１７に形成された開口部２３の内側にも接着剤１８は形成されるが、電極パッド１５と接着剤１８との間には、少なくとも１０μmの間隔（図７（Ｂ）に矢印ｔで示す間隔）が形成されるよう構成されている。
【００８７】
上記のように接着剤１８が形成されると、続いて電極パッド１５上にバリアメタル１６が形成される。このバリアメタル１６は、第１実施例と同様に例えばニッケル（Ｎｉ）を用いることができる。電極パッド１５上にバリアメタル１６が形成されると、続いてバリアメタル１６の上部には半田バンプ３０が配設される。この半田バンプ３０の形成は、例えば印刷法，転写法等の周知の形成方法を用いて形成する。この際、半田バンプ３０の頂部の高さは、接着剤１８の上面と略面一か、若干高くなるよう形成される。図７（Ｂ）は、半田バンプ３０が形成されたウエハー４０を示している。
【００８８】
接着剤１８の塗布が終了すると、続いて接着剤１８の上部に銅箔２５が配設される。この際、銅箔２５はウエハー４０の形状と同一或いは若干大きなものが用いられる。このため、銅箔２５はウエハー４０の全面を覆うよう配設される。前記のように、半田バンプ３０の頂部の高さは接着剤１８の上面と略面一か若干高くなるよう形成されているため、銅箔２５を貼り付けた状態において、銅箔２５と半田バンプ３０は接触した状態となる。
【００８９】
上記のように銅箔２５が接着剤１８上に配設されると、続いてこのウエハー４０はリフロー炉に入れられ加熱処理が実施される。この加熱処理（リフロー処理）により、半田バンプ３０は溶融して銅箔２５に半田付けされる。また、これと同時に、接着剤１８も加熱され硬化する。これにより銅箔２５は、半田バンプ３０及びバリアメタル１６を介して電極パッド１５と電気的に接続される。また、銅箔２５は、接着剤１８によりウエハー４０に固定される。図７（Ｃ）は、半田バンプ３０が銅箔２５に半田付けされ、かつ銅箔２５が接着剤18によりウエハー４０上に固定された状態を示している。
【００９０】
銅箔２５がウエハー４０上に固定されると、続いて図７（Ｄ）に示すように、銅箔２５の上部にレジスト２９が配設される。このレジスト２９は、再配線１２Ｃの既定形成位置に対応して配設される。そして、このレジスト２９をマスクとして銅箔２５のエッチング処理を行なう。
これにより、図７（Ｅ）に示すように、銅箔２５はレジスト２９が配設された部分のみを残し除去され、再配線１２Ｃの所定配線パターンにパターニングされる。また、エッチングにより銅箔２５が除去された部分は、接着剤１８が露出した状態となる。尚、本実施例の場合、エッチング処理の際に電極パッド１５と対向する位置にある銅箔２５は、半田バンプ３０と接続されているため除去されることなく残されている。
【００９１】
上記のように、銅箔２５のパターニング処理が終了すると、続いて金属膜１９の形成処理が実施される。この金属膜１９の形成は、第１及び第２実施例と同様に、無電解メッキ法を用いて形成される。これにより、パターニングされた銅箔２５は金属膜１９により被覆され、図７に示すように再配線１２Ｃが形成される。
【００９２】
このように本実施例では、再配線１２Ｃの形成において、第１及び第２実施例で必要とされた電極パッド１５上の接着剤１８を除去する処理が不要となる。また、半田バンプ３０と銅箔２５との電気的接続は、単に加熱処理を行なうのみで接続され、かつこの加熱処理は接着剤１８の硬化処理と同時に行なうことが可能である。このため、本実施例に係る半導体装置１０Ｂの製造方法によれば、再配線１２Ｃの形成処理を容易に行なうことができる。
【００９３】
次に、本発明の第４実施例である半導体装置及びその製造方法について説明する。
図８は本発明の第４実施例である半導体装置１０Ｃの要部を拡大して示す断面図であり、また図９は半導体装置１０Ｃの製造方法を説明するための図である。尚、図８及び図９において、先に第１実施例に係る半導体装置１０Ａ及びその製造方法の説明に使用した図１乃至図３に示した構成と同一構成については、同一符合を付してその説明を省略するものとする。更に、本実施例の製造方法の説明においても、再配線１２Ｄを形成する配線形成工程を主に説明するものとする。
【００９４】
前記した第１及び第２実施例に係る半導体装置１０Ａ，１０Ｂは、図１及び図６に示すように、実装端子となる半田ボール１４が再配線１２Ａ，１２Ｃとは別個の構成とされていた。これに対して本実施例に係る半導体装置１０Ｄは、実装端子３５を再配線１２Ｄと一体的に形成した構成としたことを特徴とするものである。
【００９５】
続いて、図９を用いて半導体装置１０Ｃの製造方法（第４実施例に係る製造方法）について説明する。
尚、本実施例に係る製造方法も、特に再配線１２Ｄを形成する配線形成工程に特徴を有し、他の製造工程は周知であるため、以下の説明では再配線１２Ｄを形成する配線形成工程を主に説明するものとする。
【００９６】
本実施例の製造方法では、先に図２及び図４を用いて説明した第１及び第２実施例に係る製造方法と同様に、ウエハー４０上にパッシベーション膜１７を形成し、その上部に接着剤１８を塗布した上で銅箔２５を配設する。本実施例における銅箔２５は、前記各実施例で用いた銅箔２５よりも厚さＷが大きいものが選定されている。具体的には、銅箔２５の厚さＷは５０μm以上（Ｗ≧５０μm）とされている。
【００９７】
しかしながら、前記したように銅箔２５の厚さは任意に選定可能であるため、厚さが大きい銅箔２５でも容易にかつ短時間でウエハー４０に配設することができる。図９（Ａ）は、大なる厚さを有する銅箔２５が配設されたウエハー４０を示している。
【００９８】
続いて図９（Ｂ）に示すようにレジスト３６を配設した上でエッチング法により銅箔２５のパターニングを行なう。これにより、再配線１２Ｄの形状に対応した銅箔２５が形成される。この際、銅箔２５の電極パッド１５と対向する位置には、開口パターン２７が形成される。
【００９９】
続いて、図９（Ｃ）に示すように、銅箔２５の上部で実装端子３５の形成位置と対応する位置にレジスト３７が形成される。そして、このレジスト３７をマスクとして、銅箔２５に対してハーフエッチング処理が実施される。このハーフエッチング処理を実施することにより、図９（Ｄ）に示すように、銅箔２５には突出した実装端子３５が形成される。上記の説明から明らかなように、この実装端子３５は銅箔２５と一体的な構成となっている。
【０１００】
上記のように実装端子３５が形成されると、続いて開口パターン２７が形成された銅箔２５をマスクとしてレーザ照射が実施される。これにより、電極パッド１５と対向する部分の接着剤１８が除去される。このレーザ加工を実施することにより接続用ホール２０が形成され、図９（Ｅ）に示すように、電極パッド１５は接続用ホール２０を介して外部に露出した状態となる。
【０１０１】
上記のように接着剤１８に接続用ホール２０が形成されると、第１及び第２実施例と同様に無電解メッキ法を用いて金属膜１９が形成される。よって、パターニングされた銅箔２５は金属膜１９により被覆され、また金属膜１９は接続用ホール２０の内壁及び電極パッド１５にも確実に形成される。これにより、図９（Ｆ）に示すように、電極パッド１５と銅箔２５は金属膜１９により電気的に接続され、再配線１２Ｄが形成される。
【０１０２】
このように、本実施例では金属箔２５自体に実装端子３５が一体的に形成されるため、別個に実装端子３５を形成する工程を設ける必要がなくなる。これにより、製造工程が短縮され、半導体装置１０Ｃの製造効率を高めることができる。
【０１０３】
以上の説明に関して、更に以下の項を開示する。
（付記１）電極パッドが形成された基板上に、該電極パッドと実装端子とを接続する配線を形成する配線形成工程を有する半導体装置の製造方法であって、
前記配線形成工程は、
接着剤を用いて前記基板に金属箔を配設する配設工程と、
前記金属箔を所定パターンにパターニングし配線を形成する配線成形工程と、
前記金属箔と前記電極パッドとを電気的に接続する接続工程と
を有することを特徴とする半導体装置の製造方法。（１）
（付記２）付記１記載の半導体装置の製造方法において、
前記接着剤として弾性を有した接着剤を用いたことを特徴とする半導体装置の製造方法。（２）
（付記３）付記１記載の半導体装置の製造方法において、
前記接続工程を前記配設工程の実施後に実施し、
かつ、前記配設工程では、前記電極パッド上に形成された前記金属箔及び前記接着剤を除去し、その後に前記電極パッドと前記金属箔とを電気的に接続することを特徴とする半導体装置の製造方法。（３）
（付記４）付記３記載の半導体装置の製造方法において、
前記電極パッド上に形成された前記金属箔及び前記接着剤を、エッチングにより除去することを特徴とする半導体装置の製造方法。（４）
（付記５）付記４記載の半導体装置の製造方法において、
前記配設工程を実施する前に、前記電極パッド上にバリアメタル層を形成するバリアメタル層形成工程を実施することを特徴とする半導体装置の製造方法。
（付記６）付記３記載の半導体装置の製造方法において、
前記電極パッド上に形成された前記金属箔及び前記接着剤を、レーザにより除去することを特徴とする半導体装置の製造方法。（５）
（付記７）付記３乃至６のいずれかに記載の半導体装置の製造方法において、
前記接続工程で、無電解メッキ法により前記電極パッドと前記金属箔とを電気的に接続する金属膜を形成することを特徴とする半導体装置の製造方法。（６）
（付記８）付記７記載の半導体装置の製造方法において、
前記接続工程で、前記金属箔とを電気的に接続する金属膜を形成する際、パターニングされた前記金属箔にも前記無電解メッキ法により前記金属膜を形成することを特徴とする半導体装置の製造方法。（７）
（付記９）請求項７または８記載の半導体装置の製造方法において、
前記金属箔は、銅（Ｃｕ）よりなることを特徴とする半導体装置の製造方法。（付記１０）付記１記載の半導体装置の製造方法において、
前記配設工程を実施する前に、前記電極パッド上に接続電極部を形成しておき、
前記接続工程では、前記金属膜と前記接続電極とを熱処理することにより接合し電気的に接続することを特徴とする半導体装置の製造方法。（８）
（付記１１）付記１乃至１０のいずれかに記載の製造方法において、
前記配設工程を実施した後、前記金属箔に実装端子を形成する実装端子形成工程を実施することを特徴とする半導体装置の製造方法。（９）
（付記１２）電極パッドを有する半導体素子と、
実装時に実装基板に接合される実装端子と、
前記電極パッドと前記実装端子とを電気的に接続する配線とを具備する半導体装置であって、
前記配線の少なくとも一部が金属箔により構成されていることを特徴とする半導体装置。（１０）
（付記１３）付記１２記載の半導体装置において、
前記金属箔は、前記半導体素子に配設された弾性を有した接着剤を介して、前記半導体素子に貼着されていることを特徴とする半導体装置。
（付記１４）付記１２または１３記載の半導体装置において、
前記実装端子は前記金属箔と一体的に形成されていることを特徴とする半導体装置。
【０１０４】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０１０５】
請求項１記載の発明によれば、基板上に配線を形成する処理を製造効率よくかつ低コストで実施することができる。
【０１０６】
また、請求項２記載の発明によれば、金属箔を貼着する基板の上面に凹凸が存在していたとしても、接着剤が弾性変形することによりこれを吸収することができ、よって貼着された金属箔の平面性及び均一性の向上を図ることができる。
【０１０７】
また、請求項３記載の発明によれば、電極パッド上に形成された金属箔及び接着剤を除去した後に電極パッドと金属箔とを電気的に接続するため、電極パッドと金属箔との電気的接続を容易に行なうことができる。
【０１０８】
また、請求項４記載の発明によれば、エッチング液の噴射或いはエッチング液内への浸漬により金属箔及び接着剤を除去できるため、簡単かつ生産性良く除去処理を行なうことができる。また、機械加工による除去に比べて高精度の除去処理ができ、またイオンビーム加工等の微細加工法に比べて低コストで除去処理を行なうことができる。
【０１０９】
また、上記発明において、配設工程を実施する前に電極パッド上にバリアメタル層を形成するバリアメタル層形成工程を実施することにより、エッチング液により電極パッドが損傷することを防止できる。
【０１１０】
また、請求項５記載の発明によれば、接着剤をレーザにより除去することにより、高い位置精度を実現できると共に、除去処理を短時間で行なうことができる。
【０１１１】
また、請求項６記載の発明によれば、無電解メッキ法を用いることにより少ない処理工程で容易に金属箔と電極パッドを電気的に接続することができる。また、無電解メッキ法によれば、接着剤上にも金属膜が形成されるため、金属箔と電極パッドとの電気的接続を確実に行なうことができる。
【０１１２】
また、請求項７記載の発明によれば、パターニングされた金属箔（配線）に金属膜が形成されるため、隣接する配線間でマイグレーションが発生することを防止することができる。
【０１１３】
また、上記の発明において、金属箔の材料としてインピーダンスの低い銅（Ｃｕ）を用い、この銅よりなる金属箔（配線）に金属膜を形成することにより、銅を用いてもマイグレーションの発生は抑制され、信号伝達速度及び信頼性の向上を図ることができる。
【０１１４】
また、請求項８記載の発明によれば、電極パッド上の金属箔及び接着剤を除去する処理が不要となり、単に加熱処理を行なうのみで電極パッドと金属箔を接続することができるため、配線の形成処理を容易に行なうことが可能となる。
【０１１５】
また、請求項９記載の発明によれば、金属箔自体に実装端子が形成されるため、別個に実装端子を形成する工程を設ける必要がなくなり、製造工程の短縮及び製造効率の向上を図ることができる。
【０１１６】
また、請求項１０記載の発明によれば、電極パッドと実装端子とを電気的に接続する配線の少なくとも一部が、簡単かつ低コストで形成される金属箔により形成されるため、半導体装置の低コスト化を図ることができる。
【０１１７】
また、上記発明において、金属箔を半導体素子に配設された弾性を有した接着剤を介して半導体素子に貼着することにより、実装基板と半導体素子との間に熱膨張差があったとしても、この熱膨張差を接着剤で吸収することが可能となり、実装端子の損傷或いは剥離を防止でき、実装信頼性の向上を図ることができる。
【０１１８】
また、上記発明において、実装端子を金属箔と一体的に形成することにより、実装端子と配線を同時に形成することが可能となり、よって製造工程の簡単化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の要部を拡大して示す断面図である。
【図２】本発明の第１実施例である半導体装置の製造方法を説明するための図である。
【図３】本発明の第１実施例である半導体装置の製造方法が実施されるウエハーを示す図である。
【図４】本発明の第２実施例である半導体装置の製造方法を説明するための図である。
【図５】再配線を平面視した状態を示す図である。
【図６】本発明の第２実施例である半導体装置の要部を拡大して示す断面図である。
【図７】本発明の第３実施例である半導体装置の製造方法を説明するための図である。
【図８】本発明の第３実施例である半導体装置の要部を拡大して示す断面図である。
【図９】本発明の第４実施例である半導体装置の製造方法を説明するための図である。
【符号の説明】
１０Ａ〜１０Ｃ  半導体装置
１１  半導体素子
１２Ａ〜１２Ｄ  再配線
１３  封止樹脂
１４  半田ボール
１５  電極パッド
１６  バリアメタル
１７  パッシベーション膜
１８  接着剤
１９  金属膜
２０  接続用ホール
２５  銅箔
３０  半田バンプ
３５  実装端子
【図１】
0003842548.tif 000002
【図２】
0003842548.tif 000003
【図３】
0003842548.tif 000004
【図４】
0003842548.tif 000005
【図５】
0003842548.tif 000006
【図６】
0003842548.tif 000007
【図７】
0003842548.tif 000008
【図８】
0003842548.tif 000009
【図９】
0003842548.tif 000010