(57)【特許請求の範囲】
【請求項１】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属からなる金属薄膜を形成する工程と、
前記金属薄膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜中の少なくとも一部にボロンを添加する工程と、
前記金属薄膜の全てと、前記薄膜の一部を反応させｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属からなる金属薄膜を形成する工程と、
前記金属薄膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜の第1の領域にボロンを添加する工程と、
前記薄膜の第2の領域にｎ型ドーパントを添加する工程と、
前記金属薄膜の全てと、前記薄膜の一部を反応させ前記第1の領域および前記第2の領域においてｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記第1の領域における前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法。
【請求項３】
シリコン基板上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属が添加されたゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜の第1の領域にボロンを添加する工程と、
前記薄膜の第2の領域にｎ型ドーパントを添加する工程と、
前記ゲート絶縁膜の表面に添加された金属と、前記薄膜の一部を反応させ前記第1の領域および前記第2の領域においてｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記第1の領域における前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法。
【請求項４】
シリコン基板上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属の酸化物である金属酸化物からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面を還元する工程と、
前記ゲート絶縁膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜の第1の領域にボロンを添加する工程と、
前記薄膜の第2の領域にｎ型ドーパントを添加する工程と、
前記ゲート絶縁膜の表面に存在する還元された金属と、前記薄膜の一部を反応させ前記第1の領域および前記第2の領域においてｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記第1の領域における前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ゲート長がサブミクロン（０．１μｍ）世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスを製造する場合、ゲート電極としてそれよりも前の世代に用いられているシリコンをそのまま利用することができない可能性が高い。
【０００３】
その第１の理由は、シリコンは比抵抗が数十Ω／□と高いため、ゲート電極として用いるとＲＣ遅延がデバイス動作において無視できなくなるためである。ゲート長がサブミクロン世代のデバイスでは、ゲート電極の比抵抗が２Ω／□以下とならなければＲＣ遅延を無視できないと考えられている。
【０００４】
さらに第２の理由として、シリコンゲート電極が空乏化してしまう問題がある。これはシリコン中に添加されるドーパント不純物の固溶限界がたかだか１×１０２０ｃｍ−３程度であり、シリコンゲート電極とゲート絶縁膜の界面においてシリコンゲート電極側に有限の長さの空乏層が広がってしまう現象である。
【０００５】
この空乏層は実質的にゲート絶縁膜に直列に接続された容量となるため、ゲート絶縁膜にこの容量が上乗せされてしまうことになる。この上乗せされた容量は、酸化シリコン換算膜厚で０．３ｎｍとされている。将来のデバイスのゲート絶縁膜は、酸化シリコン換算膜厚１．５ｎｍ以下が要求されるものであり、この上乗せされた容量の酸化シリコン換算膜厚０．３ｎｍは無視できない厚さである。
【０００６】
一方シリコンゲート電極に高濃度の不純物(リン或いはボロン等)を添加することによって、抵抗を下げる試みがされている。しかしながらサブミクロン世代において、ゲート絶縁膜の厚さは酸化シリコン換算膜厚１．５ｎｍ以下が要求されており、この高濃度の不純物が、薄膜化されたゲート絶縁膜を通過し、シリコン基板に到達してしまう問題が顕在化する。これによりチャネル領域の不純物濃度が設計とずれてしまいしきい値電圧が変動してしまう問題が生じる。
【０００７】
そこで、モリブデン、タングステン、タンタルなどの高融点金属或いはこれらの窒化物をゲート電極に用いることが考えられている。これは、いわゆるメタルゲート技術である。
【０００８】
メタルゲートは、原理的にシリコンよりも比抵抗が低いことからＲＣ遅延は無視できる。また、メタルゲートは、原理的に空乏層が発生しないので上乗せされる容量は発生しない。さらに、メタルゲートは、低抵抗化のための不純物を添加する必要が無いので不純物がゲート絶縁膜を付き抜ける問題はないなどシリコンゲートの問題を解決できることで期待されている。
【０００９】
しかしながら、メタルゲートは、ＣＭＯＳデバイスを作成する場合に、以下に挙げる特有の問題がある。
【００１０】
メタルゲートは、ＣＭＯＳデバイスを形成する場合、ｐ＋シリコンの仕事関数を持つ金属材料とｎ＋シリコンの仕事関数を持つ金属材料を、それぞれｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのゲート電極として用いる、いわゆるデュアルφ(ファイ)メタルゲート技術が提案されている。
【００１１】
こうすることで、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのしきい値電圧は完全に制御することができる。ただし、デュアルφメタルゲートは、ｐ＋シリコンの仕事関数を持つ金属材料とｎ＋シリコンの仕事関数を持つ金属材料をそれぞれ見つけ出し、さらにそれらの材料が耐熱性を有さなければならないことなどの制約があり、最適な材料の組み合わせを見つけることはかなり困難と予測される。
【００１２】
また、よしんば耐熱性を有し仕事関数も適正な値を持つ２種の金属材料が発見されたとしても、ＬＳＩの製造工程としては、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタのゲート電極を別々の工程で形成する必要が生じ、製造工程が複雑化する問題がある。
【００１３】
【発明が解決しようとする課題】
上述のように、従来のシリコンゲート電極は比抵抗が高いため、ＲＣ遅延が無視できなくなり、シリコンゲート電極が空乏化することによって容量が低下してしまう、さらにはシリコンゲート電極から不純物がゲート絶縁膜を付き抜けてしきい値電圧が変動してしまう問題がある。
【００１４】
また、ゲート電極として、２種の金属ゲート(デュアルφメタルゲート技術)をｎチャネルＭＯＳ及びｐチャネルＭＯＳに用いる方法では、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのゲート電極に用いる金属材料の組み合わせを発見することが極めて困難であると予測されるばかりでなく、製造工程が複雑化する問題がある。
【００１５】
本発明は、上記問題を考慮してなされたもので、ゲート電極の低抵抗化、空乏化による絶縁膜容量低下、不純物突き抜け問題のないゲート電極を有する半導体装置を提供することを目的とする。
【００１６】
また、本発明は、シリコンプロセスを用いた簡単な方法により上記半導体装置を製造する方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属からなる金属薄膜を形成する工程と、
前記金属薄膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜中の少なくとも一部にボロンを添加する工程と、
前記金属薄膜の全てと、前記薄膜の一部を反応させｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法を提供する。
【００２１】
また、前記金属ボロン化合物層は、チタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属を含有し、前記ゲート絶縁膜は、ジルコニウム、ハフニウム、チタン、タンタル、アルミニウム、イットリウム、ランタン、セリウム或いはその他の希土類元素のいずれかから選ばれる少なくとも一つの金属の酸化膜であることが好ましい。
【００２２】
また、本発明は、前記金属ボロン化合物層の原子組成比が、金属：ボロン＝１：１．５〜２であることが好ましい。
【００２４】
また、本発明は、シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属からなる金属薄膜を形成する工程と、
前記金属薄膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜の第1の領域にボロンを添加する工程と、
前記薄膜の第2の領域にｎ型ドーパントを添加する工程と、
前記金属薄膜の全てと、前記薄膜の一部を反応させ前記第1の領域および前記第2の領域においてｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記第1の領域における前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法を提供する。
【００２５】
また、本発明は、シリコン基板上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属が添加されたゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に少なくともシリコンまたはシリコン・ゲルマニウム薄膜を形成する工程と、
前記薄膜の第1の領域にボロンを添加する工程と、
前記薄膜の第2の領域にｎ型ドーパントを添加する工程と、
前記ゲート絶縁膜の表面に添加された金属と、前記薄膜の一部を反応させ前記第1の領域および前記第2の領域においてｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記第1の領域における前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法を提供する。
【００２６】
また、本発明は、シリコン基板上にチタン、ジルコニウム、ハフニウムから選ばれる少なくとも一つの金属の酸化物である金属酸化物からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面を還元する工程と、
前記ゲート絶縁膜上に少なくともシリコンまたはシリコン・ゲルマニウ薄膜を形成する工程と、
前記薄膜の第1の領域にボロンを添加する工程と、
前記薄膜の第2の領域にｎ型ドーパントを添加する工程と、
前記ゲート絶縁膜の表面に存在する還元された金属と、前記薄膜の一部を反応させ前記第1の領域および前記第2の領域においてｎチャネルＭＯＳトランジスタのゲート電極となる金属珪化物層を形成する工程と、
前記第1の領域における前記金属珪化物層の一部をボロンと反応させｐチャネルＭＯＳトランジスタのゲート電極となる金属ボロン化合物層を形成する工程とを具備し、前記金属ボロン化合物の自由エネルギーの絶対値が前記金属珪化物の自由エネルギーの絶対値よりも大きいことを特徴とする半導体装置の製造方法を提供する。
【００２８】
また、金属ボロン化合物層或いは金属珪下物層の金属としては、Ｔｉ（チタン）が好ましいが、Ｔｉと同属元素であるＺｒ（ジルコニウム）やＨｆ（ハフニウム）等も化学的性質が似ているので用いることができる可能性もある。
【００２９】
【発明の実施の形態】
以下、本発明について、図面を用いて詳細に説明する。ただし本発明は以下の実施形態に限定されるものではなく、種々工夫して実施することができる。
【００３０】
（実施形態１）
図１は、本発明における半導体装置の断面図である。
【００３１】
図１に示すように、この半導体装置は、ｎ型シリコン層３と、この上に形成されたゲート絶縁膜７と、この上に形成された金属ボロン化合物層８と、この上に形成されたｐ＋多結晶シリコンからなるゲート電極９とを具備するものである。
【００３２】
図１には示していないが、ｎ型シリコン層３内のゲート絶縁膜７を挟む位置には、ｎ＋シリコン領域からなるソース領域及びドレイン領域を具備している。これらからｐチャネルＭＯＳトランジスタを構成している。
【００３３】
この半導体装置では、ゲート絶縁膜７上に金属ボロン化合物層８を形成している点に特徴がある。金属ボロン化合物層８は、導電性を示し、比抵抗が十分低く金属的な振るまいをするため、ｐ＋多結晶シリコンからなるゲート電極９におけるゲート寄生抵抗を低抵抗化しかつ空乏層が広がる問題もない。
【００３４】
一例として、金属ボロン化合物の金属材料としてチタンを用いた場合を述べる。チタンボロン化合物の比抵抗は１０μΩｃｍ程度であり、メタルゲート材料と比較しても遜色無い値を示す。チタンの他に金属材料としてジルコニウム、ハフニウム等を挙げることができる。いずれの金属材料もその金属ボロン化合物の抵抗値は十分低くかつ空乏層が広がる問題もない。
【００３５】
また、さらに本発明は、図１に示すｐチャネルＭＯＳトランジスタと図２に示すｎチャネルＭＯＳトランジスタが同一基板上に配置された半導体装置とすることが好ましい。
【００３６】
図２に示すｎチャネルＭＯＳトランジスタは、ｐ型シリコン層５と、この上に形成されたゲート絶縁膜７と、この上に形成された金属珪化物層１１と、この上に形成されたｎ＋多結晶シリコンからなるゲート電極１２とを具備するものである。
【００３７】
図２には示していないが、ｐ型シリコン層５内のゲート絶縁膜７を挟む位置には、ｐ＋シリコン領域からなるソース領域及びドレイン領域を具備している。これらからｎチャネルＭＯＳトランジスタを構成している。
【００３８】
本発明では、ｐチャネルＭＯＳトランジスタには、金属ボロン化合物層８をゲート絶縁膜７とｐ＋多結晶シリコンゲート電極９との間に形成している。金属ボロン化合物層８は、ｐ＋多結晶シリコンの仕事関数に極めて近い仕事関数を持つことからしきい値を制御する上で大きな問題は生じない。ｎチャネルＭＯＳトランジスタには、金属珪化層１１をゲート絶縁膜２とｎ＋多結晶シリコンゲート電極７との間に形成している。金属珪化物層１１は、ｎ＋多結晶シリコンの仕事関数に極めて近い仕事関数を持つことから、同様にしきい値を制御する上で大きな問題は生じない。
【００３９】
このように本発明では、ｐチャネルＭＯＳトランジスタには、金属ボロン化合物層８を、ｎチャネルＭＯＳトランジスタには、金属珪化物層１１を、それぞれゲート絶縁膜７及びゲート電極９、１１間に挿入することで、それぞれのしきい値を良好に制御することが可能となる。
【００４０】
図３に、金属ボロン化合物層８及び金属珪化物層１１の金属材料の一例としてチタンを用いた場合について、チタンボロン化合物（ＴｉＢ２）、チタン珪化物（ＴｉＳｉ２）及びシリコン（ｎ＋Ｓｉ、ｐ＋Ｓｉ）のバンド図の関係を述べる。
【００４１】
ｐチャネルＭＯＳトランジスタに用いられるチタンボロン化合物の仕事関数は４．８乃至５．２ｅＶ、ｎチャネルＭＯＳトランジスタに用いられるチタン珪化物の仕事関数は４．４ｅＶであり、それぞれｐ＋多結晶シリコンの仕事関数５．２ｅＶ、ｎ＋多結晶シリコンの仕事関数４．１ｅＶに極めて近い値を示していることが分かる。したがって、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのそれぞれのしきい値を良好に制御することができる。
【００４２】
また、チタン珪化物の比抵抗は２０μΩｃｍ以下であり、メタルゲート材料と比較しても遜色ない値である。
【００４３】
次に、図４に、図１に示すｐチャネルＭＯＳトランジスタ及び図２に示すｎチャネルＭＯＳトランジスタを同一基板上に形成したＣＭＯＳデバイスの断面図を示す。
【００４４】
図４に示すように、ｐチャネルＭＯＳトランジスタ１とｎチャネルＭＯＳトランジスタ２がシリコン基板４上に、シャロートレンチ構造の素子分離６によって互いに分離された状態で作りこまれている。
【００４５】
ｐチャネルＭＯＳトランジスタ１が形成されている領域のシリコン基板４上にはＮシリコンウェル３が形成されている。またｎチャネルＭＯＳトランジスタ２のシリコン基板４上にはＰシリコンウェル５が形成されている。
【００４６】
ｐチャネルＭＯＳトランジスタ１は、Ｎシリコンウェル３上に形成されたゲート絶縁膜７と、この上に形成された金属ボロン化合物層８と、この上に形成されたｐ＋多結晶シリコン電極９と、この上に形成されたサリサイド１０とからなる積層構造（ＭＩＳ構造）を具備している。この積層構造の側壁には、ゲート側壁１７が形成されている。
【００４７】
Ｎシリコンウェル３中のゲート絶縁膜７を挟む位置には高濃度に不純物を添加した深いｐ＋不純物拡散層１３と浅いｐ＋不純物拡散層１５が形成されており、これらによってソース及びドレインの役割を果たす。深いｐ＋不純物拡散層１３上には、サリサイド１０が形成されている。
【００４８】
一方、ｎチャネルＭＯＳトランジスタ２が形成されている領域のシリコン基板４上にはＰシリコンウェル５が形成されている。
【００４９】
ｎチャネルＭＯＳトランジスタ２は、Ｐシリコンウェル５上に形成されたゲート絶縁膜７と、この上に形成された金属珪化物層１１と、この上に形成されたｎ＋多結晶シリコン電極１２と、この上に形成されたサリサイド１０とからなる積層構造（ＭＩＳ構造）を具備している。この積層構造の側壁には、ゲート側壁１７が形成されている。
【００５０】
Ｐシリコンウェル５中のゲート絶縁膜７を挟む位置には高濃度に不純物を添加した深いｎ＋不純物拡散層１４と浅いｎ＋不純物拡散層１６が形成されており、これらによってソース及びドレインの役割を果たす。深いｎ＋不純物拡散層１４上には、サリサイド１０が形成されている。
【００５１】
次に、図５乃至図１１を参照して、図５に示すＣＭＯＳデバイスの製造方法を説明する。
【００５２】
先ず、図５に示すように、シリコン基板４上に、シャロートレンチ構造の素子分離６を形成する。次に、Ｎシリコンウェル３及びＰシリコンウェル５を形成した後、ゲート絶縁膜７を形成する。
【００５３】
ゲート絶縁膜７としては酸化シリコン（ＳｉＯ２）膜、シリコン酸窒化（ＳｉＯＮ）膜、その他金属酸化膜、金属シリケート膜などが使用できる。また、金属酸化膜の場合、ジルコニウム、ハフニウム、チタン、タンタル、アルミニウム、イットリウム、ランタン、セリウム或いはその他の希土類元素のいずれかから選ばれる少なくとも一つの金属の酸化膜を用いることができる。
【００５４】
次に、図６に示すように、ゲート絶縁膜７上に金属薄膜１８を堆積する。ここでは金属薄膜としてチタン膜を化学気相堆積法によって厚さ１ｎｍ堆積した。
【００５５】
金属材料としては、チタンの他に、ジルコニウム、ハフニウム等を用いることが可能である。また、成膜法としては、基板の段差に密着して均一に成膜できるＣＶＤ法を用いることが好ましいが、蒸着法、スパッタ法を用いてもほぼ同様の効果が得られる。また、金属薄膜１８の膜厚は、０．５ｎｍ以上２ｎｍ以下であることが望ましい。０．５ｎｍ以上としたのはこれ以下の膜厚であると、基板上にピンホール等が発生する可能性があり金属薄膜が２次元的に不連続な構造となってしまう可能性があるためである。一方その膜厚を２ｎｍ以下としたのは、これ以上の厚さの金属薄膜では後の工程でボロン化合物を形成するときに金属リッチな組成となってしまい、金属リッチなボロン化合物は化学的に不安定であるためである。このとき金属ボロン化合物の膜厚は、１ｎｍ以上４ｎｍ以下となる。金属珪化物の膜厚も、１ｎｍ以上４ｎｍ以下となる。
【００５６】
次に、図７に示すように、通常の方法によって、金属薄膜１８上に、ノンドープの多結晶シリコン層１９を堆積する。ここでは一例として、ＳｉＨ４ガスを用いた化学気相堆積法によって、多結晶シリコン層１９を厚さ２００ｎｍ堆積した。
【００５７】
次に、図８に示すように、ｐチャネルＭＯＳトランジスタとなる領域１のノンドープの多結晶シリコン層１９にアクセプタ不純物となるボロンを添加しｐ型不純物添加された多結晶シリコン層２０を形成する。
【００５８】
一方ｎチャネルＭＯＳトランジスタとなる領域２のノンドープの多結晶シリコン層１９にドナー不純物となるリン或いは砒素等を添加しｎ型不純物添加された多結晶シリコン２１を形成する。
【００５９】
不純物添加の方法としてはイオン注入法、気相拡散法等を用いることが可能である。このときボロン不純物添加は、金属薄膜１８まで達しないようにノンドープの多結晶シリコン層１９の表面近傍にのみ行う必要がある。そうでないと、この不純物添加の工程において金属薄膜１８とボロンが反応をおこし、均一性が損なわれる恐れがあるためである。
【００６０】
ここでは通常のプロセスで用いられるイオン注入法により、ｐチャネルＭＯＳトランジスタが形成される領域１のノンドープの多結晶シリコン層１９に対して、ドーズエネルギー３０ｋｅＶ、ドーズ量５×１０１５／ｃｍ２の注入条件でＢＦ２をイオン注入した。
【００６１】
一方、ｎチャネルＭＯＳトランジスタが形成される領域２のノンドープの多結晶シリコン１９に対して、ドーズエネルギー５０ｋｅＶ、ドーズ量３×１０１５／ｃｍ２の注入条件でＡｓをイオン注入した。
【００６２】
次に、図９に示すように、第１の熱処理（７００℃〜８００℃）を施すことによって、ｐチャネルＭＯＳトランジスタが形成される領域１及びｎチャネルＭＯＳトランジスタが形成される領域２の金属薄膜１８の全てが多結晶シリコン２０及び２１の一部と反応し、均一かつ平坦な金属珪化物層１１が形成される。
【００６３】
ここでは一例として、７５０℃、３０秒、Ａｒ雰囲気の熱処理を行うことにより、厚さ１ｎｍのチタン薄膜１８と多結晶シリコン２０及び２１と反応して厚さ約２ｎｍのチタン珪化物（ＴｉＳｉ２(Ｃ４９)）層１１が形成された。
【００６４】
次に、図１０に示すように、第１の熱処理よりも高温の第２の熱処理（８５０℃〜１０００℃）を施すことによって、ｐチャネルＭＯＳトランジスタが形成される領域１の金属珪化物層１１のみを、多結晶シリコン層２０に添加されたボロンと反応させて、均一かつ平坦な金属ボロン化合物８を形成する。
【００６５】
ここでは一例として、１０００℃、２０秒、窒素雰囲気での熱処理を行うことにより、チタン珪化物（ＴｉＳｉ２(Ｃ４９)）層１１とボロンを反応させてチタンボロン化合物（ＴｉＢ２）層８を形成した。
【００６６】
このとき、ｎチャネルＭＯＳトランジスタが形成される領域２のチタン珪化物（ＴｉＳｉ２(Ｃ４９)）層１１はチタン珪化物（ＴｉＳｉ２（Ｃ５４））層１１へと相転移し、比抵抗が低減する。この際、チタン珪化物（ＴｉＳｉ２（Ｃ５４））層１１の平坦性は保持されている。
【００６７】
さらに、この第２の熱処理工程によって、多結晶シリコン層２０及び２１に添加された不純物の電気的活性化も同時に行なわれ、ｐ＋多結晶シリコン層９及びｎ＋多結晶シリコン層１２が形成される。
【００６８】
次に、図１１に示すように、ｐチャネルＭＯＳトランジスタの領域１では、ゲート絶縁膜７、金属ボロン化合物層８、ｐ＋多結晶シリコン電極９及びサリサイド１０からなる積層構造（ＭＩＳ構造）をゲート加工工程により形成する。一方ｎチャネルＭＯＳトランジスタの領域２では、ゲート絶縁膜７、金属珪化物層１１、ｎ＋多結晶シリコン電極１２及びサリサイド１０からなる積層構造（ＭＩＳ構造）をゲート加工により同時に形成する。
【００６９】
ここでは一例としてＣＦ系の反応ガスを用いた反応性イオンエッチングによってｐ＋多結晶シリコン電極９、ｎ＋多結晶シリコン電極１２、チタンボロン化合物層８、チタン珪化物層１１をエッチングし、別の既存のガス系によってゲート絶縁膜７をエッチングした。チタンボロン化合物及びチタン珪化物は、シリコンエッチングガスと同じガス系で十分加工することが可能である。チタンの他に、ジルコニウム或いはハフニウムを置き換えても同様である。
【００７０】
次に、図４に示すように、上記積層部をマスクとして自己整合的にイオン注入により浅い不純物拡散層１５及び１６を形成する。次に、積層部の側壁にゲート側壁１７を酸化シリコン等にて形成する。次に、ゲート側壁１７をマスクとして自己整合的にイオン注入により深い不純物拡散層１３及び１４を形成する。最後に、深い不純物拡散層１３及び１４上にサリサイド１０を形成することによって、完成する。
【００７１】
上記したＣＭＯＳデバイスの製造方法で最も重要なのは、ｐチャネルＭＯＳトランジスタ１及びｎチャネルＭＯＳトランジスタ２ともに、第１の熱処理によって金属珪化物層１１を形成しておいて、第２の熱処理によって、ｐチャネルＭＯＳトランジスタ１のみに、多結晶シリコン層２０に添加されたボロンの一部と金属珪化物層１１を反応させて金属ボロン化合物層７を形成する点である。
【００７２】
こうすることで、従来のシリコンプロセスから熱処理を一回増やすだけの工程の追加によって、ｐチャネルＭＯＳトランジスタ１及びｎチャネルＭＯＳトランジスタ２の双方にそれぞれ適した仕事関数を有する金属ボロン化合物及び金属珪化物を電極の一部として形成することが可能となる。さらに、熱処理においては、金属ボロン化合物層８及び金属珪化物層１１の均一性、平坦性を向上させることもできる。
【００７３】
すなわち第１の熱処理においては、金属薄膜とシリコンゲート電極を、化学的に安定な金属珪化物が平坦かつ均一に形成される条件の熱処理で反応させておく。この状態で、ｐチャネルＭＯＳトランジスタ１及びｐチャネルＭＯＳトランジスタ２ともに均一かつ平坦な金属珪化物電極が形成される。
【００７４】
そして第２の熱処理において、ｐチャネルＭＯＳトランジスタ１の領域に形成された金属珪化物層１１をボロン化合物層８へと変態させる。元々の金属珪化物層１１が均一かつ平坦に形成されているおかげで、金属ボロン化合物層８も平坦かつ均一に形成することが可能となる。また、第２の熱処理では、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのシリコンゲートに添加された不純物の電気的活性化工程も兼ねている。
【００７５】
次に、金属珪化物がボロンと反応して金属ボロン化合物に変態する例を、金属としてチタンを用いて説明する。この化学反応は熱力学的に許容された無理のない反応過程であることが理論的に予測される。
【００７６】
一例として、１原子％のボロンが添加されたｐ＋シリコン基板上にチタン珪化物（ＴｉＳｉ２）層を形成し、これを高温熱処理（８５０℃）した時の化学反応を考えてみる。
【００７７】
ボロンが添加されたｐ＋シリコンとチタン珪化物（ＴｉＳｉ２）からシリコン（Ｓｉ）とチタンボロン化合物（ＴｉＢ２）が形成される化学反応式は以下のようになる。
【００７８】
２／３Ｓｉ０．９９Ｂ０．０１＋ＴｉＳｉ２→２／３Ｓｉ＋ＴｉＢ２
注目するべき点は、この反応式の生成自由エネルギーΔＧ＝−１０１９２Ｊ（１０００Ｋ）である。すなわちこの系では、ボロンさえ有ればチタン珪化物（ＴｉＳｉ２）からチタンボロン化合物（ＴｉＢ２）への変態は自発的に進行する化学反応である。
【００７９】
以上の理論的な予測を実際に確認する為に、ゲート絶縁膜としてジルコニウム酸化物を用い、その上にチタン薄膜を形成し、その上にボロンが添加されたシリコン層を堆積し、８００℃程度の熱処理を行った後、１０００℃程度の高温熱処理を行いチタンボロン化合物が形成されるかどうか実験を行った。
【００８０】
図１２に、形成された積層構造をＳＩＭＳにより分析した実験結果を示す。横軸は基板裏面からの深さ、縦軸はボロンの密度である。
【００８１】
図１２に示すように、ジルコニウム酸化膜から来るジルコニウムのピークに対し、チタンとボロンのピークは同じ形状でシリコンゲート電極側に偏って分布しており、ジルコニウム酸化膜上にチタンとボロンからなる化合物が形成されていることが現実に示された。
【００８２】
このことは、シリコンゲート電極中のボロン濃度がジルコニウム酸化膜との界面付近でいったん低下している(図１２中矢印Ａで示す)ことからも明らかである。
【００８３】
比較のために、図１３に、チタン薄膜を挿入せずに、上記熱処理工程を行った場合の積層構造のＳＩＭＳにより分析した実験結果を示す。
【００８４】
この場合には当然ながらジルコニウム酸化物上にボロンの化合物は形成されないので、シリコンゲート電極中のボロン濃度は平坦である。
【００８５】
特筆すべきは、図１２及び図１３におけるシリコン基板側へのボロン付き抜け挙動の違いである。
【００８６】
すなわち、図１２におけるチタンボロン化合物（ＴｉＢ２）を形成した場合には、このチタンボロン化合物（ＴｉＢ２）がボロンの吸い取り口となり、シリコン基板側へボロンが拡散するのを有効に抑えこんでいる。
【００８７】
一方図１３の場合では、ボロンがシリコン基板側へ大量に拡散していることが分かる。
【００８８】
このように本発明では、ボロンの突き抜けを防ぐ効果も奏することがわかる。
【００８９】
また、金属ボロン化合物層は、金属：ボロン＝１：１．５〜２の範囲で形成されることが好ましい。金属に対するボロンの比率が１．５以下だと、金属ボロン化合物の化学的安定性が低下し、本発明の効果が発揮できなくなるためである。
【００９０】
また、金属ボロン化合物の自由エネルギーの絶対値が、金属珪化物の自由エネルギーの絶対値よりも大きい金属元素を用いることで本発明の効果が期待できる。
【００９１】
また、シリコン電極にゲルマニウムを含有したＳｉＧｅ電極を用いても良い。
【００９２】
（実施形態２）
次に、金属珪化物層の別の形成方法について述べる。本実施形態では、ゲート絶縁膜の形成時にゲート絶縁膜中に金属元素を添加する。次に、シリコン膜を堆積し、熱処理によって、ゲート絶縁膜中に添加された金属とシリコン膜とを反応して金属珪化物層を形成するものである。
【００９３】
図１４にその概念図を示す。
【００９４】
図１４（ａ）に示すように、シリコン基板４上に、金属添加されたゲート絶縁膜１００を形成する。ここでは、スパッタリングを用い、ジルコニウム酸化膜中にチタン金属を添加する例を示す。
【００９５】
先ず、スパッタリングターゲットとしてジルコニウム酸化物ターゲットとチタン金属ターゲットを用い、スパッタガスとしてアルゴンガスのみ或いはアルゴンガスに極微量の酸素ガスを添加したガスを用いた。
【００９６】
アルゴンガスに酸素ガスを添加する場合には、酸素ガスの流量は１ｓｃｃｍ以下が望ましい。このような成膜手段によれば、成膜されるジルコニウム酸化物膜は化学量論的組成になり、添加されるチタン元素は酸素元素との結合が不足した状態をとる。
【００９７】
次に、図１４（ｂ）に示すように、金属添加されたゲート絶縁膜１００上に導電性膜１０１として、例えばシリコン膜を堆積し、７５０℃程度の熱処理を加える。こうすることにより金属添加されたゲート絶縁膜１００中と導電性膜１０１との間に金属珪化物層１１が形成される。
【００９８】
これは金属添加されたゲート絶縁膜１００中の酸素との結合が不十分な金属元素が還元され、導電性膜１０１中のシリコンと結合し、チタン珪化物層１１を作るためである。
【００９９】
このような製造方法をとることの利点は以下の２点である。
【０１００】
第１に、実施形態１に示すようなゲート絶縁膜上に金属薄膜を形成する工程において、ゲート絶縁膜と金属薄膜の濡れ性が悪い組み合わせの場合には平坦な金属薄膜を形成するのが非常に困難となる。しかしながら本実施形態の方法では、この問題を容易に解決できる。
【０１０１】
第２に、本実施形態の方法によれば金属薄膜形成工程を減らすことができ、工程短縮できるメリットがある。
【０１０２】
本実施形態の方法において、ゲート絶縁膜に添加する金属元素は、これを珪化物とボロン化合物に作り分けるために、チタン、ジルコニウム、ハフニウムを用いることが好ましい。なかでも、提示の酸化状態を持ち容易に還元される特徴を有するチタンを添加することが最も望ましい。添加される側のゲート絶縁膜としては、実施形態１で例示した材料系がそのまま利用できる。
【０１０３】
また、ここでは金属添加ゲート絶縁膜の形成方法としてスパッタリングによる例を示したが、これに限らない。
【０１０４】
（実施形態３）
次に、金属珪化物層の別の形成方法について述べる。本実施形態では、ゲート絶縁膜を形成し、この表面を還元することによって還元された金属酸化物膜（例えば金属薄膜）を得る。次に、この上にシリコン膜を堆積し、熱処理によって、還元された金属酸化物膜とシリコン膜とを反応して金属珪化物層を形成するものである。
【０１０５】
図１５にその概念図を示す。
【０１０６】
先ず、図１５（ａ）に示すように、シリコン基板４上に金属酸化物からなるゲート絶縁膜１０２を形成する。金属としてはチタン、ジルコニウム、ハフニウムを用いることができる。次にこの金属酸化物からなるゲート絶縁膜１０２の表面の一部を還元して還元された金属酸化物膜、ここでは金属薄膜１０３を形成する。
【０１０７】
還元の方法としては水素などの還元雰囲気での熱処理などを用いることができる。通常の水素分子雰囲気などでは金属酸化物からなるゲート絶縁膜１０２の一部のみを還元するのは技術的に困難だが、たとえば水素ラジカル、不活性ガスプラズマによる被爆などにより金属酸化物からなるゲート絶縁膜１０２の最表面近傍のみを部分還元することが技術的に可能である。
【０１０８】
また、この際には、還元作用によって金属酸化物が完全に金属まで還元されずとも、不安定な酸化状態である低次の金属酸化物状態であってもよい。
【０１０９】
また、この部分還元の方法では金属酸化物では無く金属シリケートを用いることも可能である。
【０１１０】
次に、図１５（ｂ）に示すように、金属薄膜１０３上に導電性薄膜１０４として、例えばシリコン膜を形成する。
【０１１１】
次に、図１５（ｃ）に示すように、この基板を熱処理することで導電性薄膜１０４中のシリコンと金属薄膜１０３中の金属とを反応させて金属珪化物層１０５を形成することができる。
【０１１２】
このような製造方法をとることの利点は、ゲート絶縁膜上に平坦な金属薄膜を形成することが困難な系でも、平坦な金属珪化物及び金属ボロン化合物を形成できる点にある。
【０１１３】
【発明の効果】
ゲート電極の低抵抗化、空乏化による絶縁膜容量低下、不純物突き抜け問題のないゲート電極を有する半導体装置を提供できる。
【０１１４】
また、シリコンプロセスを用いた簡単な方法により上記半導体装置を製造する方法を提供することができる。
【図面の簡単な説明】
【図１】  本発明にかかるｐチャネルＭＯＳトランジスタの断面図。
【図２】  本発明にかかるＣＭＯＳデバイスのうちｎチャネルＭＯＳトランジスタの断面図。
【図３】  チタン珪化物、チタンボロン化合物、ｎ＋シリコン及びｐ＋シリコンのバンド図。
【図４】  本発明にかかるＣＭＯＳデバイスの断面図。
【図５】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図６】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図７】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図８】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図９】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図１０】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図１１】  本発明にかかるＣＭＯＳの製造工程の一例を示す断面図。
【図１２】  本発明にかかる金属ボロン化合物形成の実現性を示すＳＩＭＳ実験結果。
【図１３】  金属ボロン化合物を形成しない場合のＳＩＭＳ実験結果。
【図１４】  （ａ）（ｂ）は、金属珪化物層を形成する別の方法における主要工程の断面図。
【図１５】  （ａ）（ｂ）（ｃ）は、金属珪化物層を形成する別の方法における主要工程の断面図。
【符号の説明】
１・・・ｐチャネルＭＯＳトランジスタ
２・・・ｎチャネルＭＯＳトランジスタ
３・・・Ｎシリコンウェル
４・・・シリコン基板
５・・・Ｐシリコンウェル
６・・・シャロートレンチ構造の素子分離
７・・・ゲート絶縁膜
８・・・金属ボロン化合物層
９・・・ｐ＋多結晶シリコン
１０・・・サリサイド
１１・・・金属珪化物層
１２・・・ｎ＋多結晶シリコン
１３・・・深いｐ＋不純物拡散層
１４・・・深いｎ＋不純物拡散層
１５・・・浅いｐ＋不純物拡散層
１６・・・浅いｎ＋不純物拡散層
１７・・・ゲート側壁
１８・・・金属薄膜
１９・・・ノンドープの多結晶シリコン層
２０・・・ｐ型不純物添加されたシリコン層
２１・・・ｎ型不純物添加されたシリコン層
１００・・・金属添加されたゲート絶縁膜
１０１・・・導電性膜
１０２・・・ゲート絶縁膜
１０３・・・還元されたゲート絶縁膜
１０４・・・導電性膜
１０５・・・金属珪化物層
【図１】
0003768871.tif 000002
【図２】
0003768871.tif 000003
【図３】
0003768871.tif 000004
【図４】
0003768871.tif 000005
【図５】
0003768871.tif 000006
【図６】
0003768871.tif 000007
【図７】
0003768871.tif 000008
【図８】
0003768871.tif 000009
【図９】
0003768871.tif 000010
【図１０】
0003768871.tif 000011
【図１１】
0003768871.tif 000012
【図１２】
0003768871.tif 000013
【図１３】
0003768871.tif 000014
【図１４】
0003768871.tif 000015
【図１５】
0003768871.tif 000016