(57)【特許請求の範囲】
【請求項１】
ビットレートが動的に割当てられるＣＤＭＡ通信システムであって、
複数のＣＤＭＡ送信局および１つのＣＤＭＡ受信局を含み、すべては１つのＣＤＭＡチャネルおよび制御チャネルで互いに結合され、
各ＣＤＭＡ送信局は、前記１つのＣＤＭＡチャネルで送信される必要があるＮのデータバイトをストアするデータバッファを含み、前記Ｎは時間とともに変化する数であって、さらに、前記数Ｎを前記ＣＤＭＡチャネルで時間間隔をおいて表わす制御信号を送る制御回路を含み、
前記ＣＤＭＡ受信局は、制御信号を受取り、個々のＣＤＭＡ送信局をアドレス指定しかつ前記数Ｎに基づきそれぞれのビットレートをアドレス指定された局に与えるフィードバックメッセージを前記制御チャネルで送ることにより前記数Ｎに応答するビットレート割当回路と、前記フィードバックメッセージに与えられたビットレートを記録し、その記録を前記ＣＤＭＡチャネルに対する予め定められた最大総計ビットレート未満に保つ回路とを含み、
各ＣＤＭＡ送信局は、特定的な局をアドレス指定するフィードバックメッセージを受取る受信器回路、および受取ったフィードバックメッセージにおいて与えられたビットレートで前記バッファからの前記データを前記ＣＤＭＡチャネルに送るデータ送信回路をさらに含む、ＣＤＭＡ通信システム。
【請求項２】
各送信局における前記制御回路は、前記制御信号に前記数Ｎを含む、請求項１に記載のＣＤＭＡ通信システム。
【請求項３】
各送信局における前記制御回路は、連続する制御信号間の前記数Ｎにおける正味の差を前記制御信号に含む、請求項１に記載のＣＤＭＡ通信システム。
【請求項４】
各ＣＤＭＡ送信局における前記データ送信回路は、前記与えられたビットレートに応答して、拡散符号で、１秒あたり固定された数のチップおよび１ビットあたり選択可能な数のチップで前記データを変調する、請求項１に記載のＣＤＭＡ通信システム。
【請求項５】
各ＣＤＭＡ送信局は、１つの拡散符号を用いるが、前記ＣＤＭＡチャネルで交互配置された異なる時間間隔で前記制御信号および前記デジタルデータ信号を変調する、請求項１に記載のＣＤＭＡ通信システム。
【請求項６】
各ＣＤＭＡ送信局は、前記制御信号および前記デジタルデータ信号を、同時にしかし前記ＣＤＭＡチャネルで異なる拡散符号を用いて変調する、請求項１に記載のＣＤＭＡ通信システム。
【請求項７】
前記ビットレート割当回路は、前記ＣＤＭＡ送信局のひとつからの前記制御信号に、異なるＣＤＭＡ送信局にその局の現在のビットレートを減じさせるフィードバックメッセージを送ることにより、かつその後前記ひとつのＣＤＭＡ送信局にその局の現在のビットレートを増大させる別のフィードバックメッセージを送ることにより、応答する、請求項１に記載のＣＤＭＡ通信システム。
【請求項８】
前記ＣＤＭＡチャネルおよび前記フィードバックチャネルは単一の同軸ケーブルにより構成される、請求項１に記載のＣＤＭＡ通信システム。
【請求項９】
前記ＣＤＭＡチャネルおよび前記フィードバックチャネルは単一のハイブリッド光ファイバ−同軸ケーブル伝送媒体により構成される、請求項１に記載のＣＤＭＡ通信システム。
【請求項１０】
前記ＣＤＭＡチャネルおよび前記フィードバックチャネルは無線伝送媒体により構成される、請求項１に記載のＣＤＭＡ通信システム。
【発明の詳細な説明】
発明の背景
本発明は通信システムに関し、より特定的には、マルチポイント−ポイントＣＤＭＡ通信システムに関する。
本明細書で用いられる「マルチポイント−ポイント」という用語は、それぞれのポイントに位置する複数の送信局が、他の１つのポイントに位置している単一の受信局に別々のデータブロックを同時に送信する通信システムのことをいう。すなわち、第１のデータブロックは第１の送信局によって送信され、第２のデータブロックは第２の送信局によって送信され、以降同様に続き、いくつかのこのようなデータブロックを同時に送信することができる。
このようなシステムを動作させる１つの方法は、各送信局が、そのデータを、各送信局ごとに周波数が異なる自身の無線チャネルで、振幅が変調された信号として送るようにすることである。しかしながら、通信システムにおける送信局の総数が大きければ、対応する多数の別個の周波数帯域が必要になる。その代わりとしては、各送信局がそのデータを受信局に別個の光ファイバで送ることができる。しかしながら、受信局が送信局から遠隔の所に位置しているときには、非常に多くの接続光ファイバが必要になる。
対照的に、マルチポイント−ポイントＣＤＭＡ通信システムでは、送信局すべてが、そのデータを単一の無線チャネルまたは単一の光ファイバで送る。本明細書における「ＣＤＭＡ」という用語は、「符号分割多元接続」を意味している。ＣＤＭＡシステムでは、各送信局は自身が送るデータを、その局独自のそれぞれの拡散符号で符号化する。そうすれば、すべての送信局からの符号化されたデータが、１つの周波数帯域で同時に単一の無線チャネル／光ファイバによって受信局に送られる。
受信局では、何らかの１つの特定的な送信局からのデータは、データの符号化に用いられたのと同じ拡散符号で複合ＣＤＭＡ信号の排他的論理和をとることによって回復される。ある先行技術によるＣＤＭＡ受信局は、ラッシュフォース（Rushforth）他による、「単一チャネルで同時に送信される複数のビットシーケンスを復号化するための方法および装置（Method and Apparatus for Decoding Multiple Bit Sequences That Are Transmitted Simultaneously in a Single Channel）」と題された、米国特許第４，９０８，８３６号に述べられている。他のＣＤＭＡ受信局は、ショート（Short）他による、「付加された非同期ビットシーケンスのための復号器（Decoder for Added Asynchronous Bit Sequences）」と題された米国特許第５，０３１，１７３号に述べられている。これら特許双方は、本発明の譲受人に譲渡される。
先行技術では、各送信局は、送信されるべきデータを一時的に保持する先入れ先出しデータバッファ（ＦＩＦＯデータバッファ）を有することができる。ＦＩＦＯデータバッファを用いて、送信されるべきデータは１ビットレートで外部ソースからバッファに書込まれ、一方同時に、データは異なるビットレートでバッファから読出され受信局に送信される。その結果、長期間にわたり、データがバッファに書込まれるレートがデータがバッファから読出されるレートを超えているならば、データバッファの蓄積容量が超過するというオーバロード状態が発生する可能性がある。
先行技術ではまた、ある瞬間に実際にＣＤＭＡデータを送信する局の数が大きく異なる可能性がある。たとえば、ＣＤＭＡ通信システムが１００の異なる送信局を含むと仮定する。この場合、同じ瞬間に実際にＣＤＭＡデータを送信する送信局の数は、１から１００の間で変化する可能性がある。したがって、各送信局がそのデータを固定されたビットレートで送るときに、ジレンマが発生する。各送信局のビットレートが高く設定されていれば、多数の局が実際に送信しているときには常に、ＣＤＭＡネットワークの総ビットレート容量を超過する可能性がある。しかしもし各送信局のビットレートが低く設定されていれば、バッファのオーバロードが頻繁に発生する可能性がある。
先行技術はまた以下の刊行物、すなわち、ＩＥＥＥジャーナル  通信における選択された領域（IEEE Journal on Selected Areas in Communication）、第１２巻、第４号、１９９４年５月１日、ニューヨーク、米国、第７３３−７４３頁の、ベイヤ（Baier）他による、「ＣＤＭＡを基にした第三世代移動無線システムのための設計研究（Design Study for a CDMA Based Third Generation Mobile Radio System）」（以降引例Ｄ１とする）、電気および電子エンジニア協会（Institute of Electrical and Electronic Engineers）、第２巻、第  号、１９９４年５月１日、第１１０４−１１１０頁の、グオ（Guo）他による、「集積化された音声／データ無線ＤＳ−ＣＤＭＡネットワークのためのサービスのグレード（The Grade of Service for Integrated Voice/Data Wireless DS-CDMA Networks）」（以降引例Ｄ２とする）、および米国特許第５，１２８，９５９号（以降引例Ｄ３とする）を含む。引例Ｄ１は、データが単一のＣＤＭＡチャネルで複数のビットレートで送信される通信システムを開示しているが、引例Ｄ１は、各送信機が時間間隔をあけて異なるビットレートを定期的に要求でき、かつこうした要求および利用可能なチャネル容量に基づき異なるビットレートが定期的に与えられることを可能にするフィードバック回路またはフィードバック法を開示していない。さらに、引例Ｄ１は、個々の送信局に与えられるビットレートすべてを記録し、その記録を予め定められた最大総計ビットレート未満に維持する回路を開示していない。引例Ｄ２は、ある局がＣＤＭＡチャネルにアクセスすることを許可する判断が、現在送信する権利を有している他の局の総数に基づいて下される通信システムを開示している。しかしながら引例Ｄ２は、各局が有し得る変化するビットレート送信要求を検知することができず、したがって、局にＣＤＭＡチャネルを使用させることを決定した後、その局に対し許可された送信レートが変更されない。引例Ｄ３は、いくつかのベース局が異なる周波数帯域で異なる暗号化キーを用いて送信する通信システムについて述べている。しかしながら、引例Ｄ３は、異なるビットレートで何らかの１つの帯域幅で送信する回路または方法を開示していない。
したがって、本発明の主な目的は、上記の欠点が克服された改良されたマルチポイント−ポイント通信システムを提供することである。
発明の簡単な概要
本発明では、ビットレートが動的に割当てられるＣＤＭＡ通信システムが提供される。このＣＤＭＡ通信システムは、複数のＣＤＭＡ送信局および単一のＣＤＭＡ受信局を含み、これらはすべてＣＤＭＡチャネルおよびフィードバックチャネルで互いに結合される。各ＣＤＭＡ送信局は、ＣＤＭＡチャネルでのそれぞれのビットレートを要求する制御信号を時間間隔をおいてＣＤＭＡチャネルで送る制御回路を含み、ＣＤＭＡ受信局は、制御信号を受取り、個々のＣＤＭＡ送信局をアドレス指定しかつアドレス指定された局にそれぞれのビットレートを与えるフィードバックメッセージをフィードバックチャネルで送ることにより制御信号に応答するビットレート割当回路を含む。各ＣＤＭＡ送信局はそのアドレスを有するフィードバックメッセージを受取り、各ＣＤＭＡ送信局は受信したフィードバックメッセージにおいて与えられたビットレートでＣＤＭＡデータをＣＤＭＡチャネルで送る。
各送信局では、データバッファは送信されるべき、時間により変化する数のデータバイトをストアし、各送信局はその数を表わす制御信号を送ることによりＣＤＭＡチャネルでのそれぞれのビットレートを要求する。受信局では、ビットレート割当回路は、フィードバックメッセージにおいて与えるビットレートを記録し、その記録をＣＤＭＡチャネルに対し予め定められた最大総計ビットレート未満に保つ。
【図面の簡単な説明】
図１は、本発明のある好ましい実施例を構成するＣＤＭＡ通信システムの概観図である。
図２Ａは、図１の通信システムにおいていくつかのＣＤＭＡ送信局によって送られるＣＤＭＡ信号のためのフォーマットを示す。
図２Ｂは、図１の通信システムにおいて１つのＣＤＭＡ受信局からいくつかのＣＤＭＡ送信局に送られるフィードバックメッセージのためのフォーマットを示す。
図３は、図１における各ＣＤＭＡ送信局に対する好ましい実施例の詳細な回路図である。
図４は、図１のＣＤＭＡ受信局に対する好ましい実施例の詳細な回路図である。
図５は、図４のＣＤＭＡ受信局が実行するビットレート割当プログラムの好ましい実施例を示す。
図６は、図１のＣＤＭＡ送信局およびＣＤＭＡ受信局が、それぞれがデータを送信および受信するビットレートを変更するシーケンスを示すタイミング図である。
詳細な説明
図１を参照して、本発明のある好ましい実施例を構成するＣＤＭＡ通信システムについて述べる。この図１の実施例は、複数のＣＤＭＡ送信局ＴＳ1、ＴＳ2、ＴＳ3、…他を含み、かつ単一のＣＤＭＡ受信局ＲＳを含む。すべてのＣＤＭＡ送信局および単一のＣＤＭＡ受信局は、図示のように単一の同軸ケーブル１０によって互いに接続される。
同軸ケーブル１０は従来のケーブルテレビネットワークにおける既存のケーブルであるのが好都合である。この場合、ケーブル１０は図１でＴＶと示された標準ケーブルテレビ信号を搬送し、ＣＤＭＡ送信局は、ＴＶ信号を受信するそれぞれの家屋に位置し、ＣＤＭＡ受信局は、ＴＶ信号を供給するケーブルテレビ設備に位置する。ＴＶ信号はすべて、周波数帯域ＦＢ0で発生し、これらはＣＤＭＡ送信局またはＣＤＭＡ受信局において使用されるものではない。
各ＣＤＭＡ送信局ＴＳ1は、受信局ＲＳに信号ＣＤＭＡiをケーブル１０で送信し動作する。すなわち、局ＴＳ1は信号ＣＤＭＡ1を送信し、局ＴＳ2は信号ＣＤＭＡ2を送信するなどである。ケーブル１０では同時にこのような信号がいくつか発生する可能性があり、この場合これらは加算されて複合信号ＣＤＭＡを形成する。信号ＣＤＭＡ1、ＣＤＭＡ2他の各々は、周波数帯域ＦＢ0とは別個の同じ周波数帯域ＦＢ1を完全に占めている。
各ＣＤＭＡi信号に応答して、受信局ＲＳはケーブル１０でフィードバックメッセージＭiを対応する送信局ＴＳiに送り返す。このフィードバックメッセージは、周波数帯域ＦＢ0およびＦＢ1とは別個の周波数帯域ＦＢ2で発生する。３つの周波数帯域ＦＢ0、ＦＢ1およびＦＢ2はすべて互いに個別のものであるため、対応するＴＶ信号、ＣＤＭＡ信号およびフィードバックメッセージＭiは、互いに干渉することなくすべて同時にケーブル１０で発生することが可能である。
図２Ａは、信号ＣＤＭＡiの各々について好ましいフォーマットを示し、図２Ｂは、フィードバックメッセージＭiの各々について好ましいフォーマットを示す。図２Ａでは、各ＣＤＭＡi信号は、ヘッダ２０を含み、この後には１ブロックのデータ２１が続き、１ブロックのデータ２１は固定数のデータビットである。このヘッダ２０は、データ２１が受信局ＲＳによりネットワーク１１で送られる宛先２０ａを識別する。ネットワーク１１は、電話網といった従来の通信網とすることができる。
ヘッダ２０はまた、カウント２０ｂを含み、このカウントは、送信局ＴＳiによる、そのデータ２１を何らかのビットレートで送信するという要求を構成する。具体的には、このカウントが高いとき、カウントはデータを相応の高いビットレートで送信するという要求を構成し、一方このカウントが低いとき、カウントはデータを相応の低いビットレートで送信するという要求を構成する。好ましくは、各送信局ＴＳiは、送られるべき、時間により変化する数のデータバイトをストアする先入れ先出しデータバッファを含む。この場合、ヘッダにおいて送られるカウント２０ｂは、データバッファにストアされるデータバイトの数に等しい。
受信局ＲＳ内では、ＣＤＭＡi信号の各々におけるカウント２０ｂが受信される。次に、カウントＣＮＴiに応答して、受信局ＲＳは、ＣＤＭＡ送信局ＴＳiをアドレス指定しかつ特定的なビットレートをアドレス指定された局に与えるフィードバックメッセージＭiをケーブル１０で送る。これは図２Ｂに示されており、各メッセージＭiはヘッダ２５を含み、このヘッダの後に１ブロックのデータ２６が続いても続かなくてもよい。ヘッダ２５には、特定的なＣＤＭＡ送信局ＴＳiをアドレス指定するアドレスＡiが含まれている。ヘッダ２５にはまた、アドレス指定された送信局に与えられるビットレートＢＲiが含まれている。
図４との関連で以下で簡単に述べられるＣＤＭＡ受信局のある好ましい実施例では、フィードバックメッセージＭiにおいて与えられるビットレートを記録するマイクロプロセッサが含まれる。この記録を保持することにより、ＣＤＭＡ受信局ＲＳは、すべてのＣＤＭＡi信号に対する総ビットレートを予め定められた最大総計ビットレートＢＲmax未満に保つビットレートをメッセージＭiに与えることができる。
たとえば、ケーブル１０のすべてのＣＤＭＡi信号に対する最大総計ビットレートが１０Ｍbps（１秒につき１０メガビット）と仮定し、さらに、３つの局ＴＳ1、ＴＳ2およびＴＳ3のみが送信するデータを有していると仮定する。この場合、ある瞬間では、送信局ＴＳ1、ＴＳ2およびＴＳ3に与えられるそれぞれのビットレートは、１Ｍｂｐｓ、２Ｍｂｐｓおよび６Ｍｂｐｓであることが可能である。その後、カウント信号ＣＮＴiにおける変更のため、与えられるそれぞれのビットレートは、５Ｍｂｐｓ、１Ｍｂｐｓ、および４Ｍｂｐｓとなる可能性がある。
最大総計ビットレートＢＲmaxは好都合には、受信局ＲＳによって回復されるデータにおいてエラーが発生し始めるビットレートの約９０％に設定される。これは、総計ビットレートの約１０％を、現在ＣＤＭＡi信号を送信していない何らかの局ＴＳiが送信を開始できるように残されている。
次に図３を参照して、各ＣＤＭＡ送信局ＴＳiに対する好ましい内部構造について述べる。この図３の実施例は、いくつかの電子モジュール３０−４１を含み、これらモジュールの各々については以下の表１で識別する。
0003739093.tif 000002
0003739093.tif 000003
同様に、図４にはＣＤＭＡ受信局についての好ましい内部構造が示される。この図４の実施例は、いくつかの電子モジュール５０−５７を含み、各モジュールについては以下表２で識別される。
0003739093.tif 000004
動作においては、図３のＣＤＭＡ送信局ＴＳiの電子モジュール３０−４１すべておよび図４のＣＤＭＡ受信局ＲＳの電子モジュール５０−５７すべては以下のようにして相互作用する。初めに、データが図３の送信局によって送信されるとき、このデータに対する宛先２０ａが入力３１ａでマイクロプロセッサ３１に送られる。その後、送信されるべきデータ２１はデータバッファ入力３０ａを介して、一度に１バイトずつデータバッファ３０に順次ローディングされる。このデータ２１は宛先２０ａとともにホームコンピュータなどの何らかの外部モジュールからのものとすることが可能である。
各データバイトがローディングされるとき、データバッファ出力３０ｃにおけるカウント信号ＣＮＴiが１ずつ増分され、このカウント信号はマイクロプロセッサ３１によって検知される。カウント信号ＣＮＴiが、データバッファ３０が少なくともある最小数のデータバイト（たとえば３２データバイト）をストアしていることを示すとき、マイクロプロセッサ３１は出力３１ｂで宛先２０ａおよびカウント２０ｂをレジスタ３２に送ることによりヘッダ２０を発生する。次に、ＣＤＭＡi信号の送信を開始するために、マイクロプロセッサ３１は出力３１ｃで制御回路４１にコマンドを送る。このコマンドは、ＣＤＭＡi信号の各ビットを符号化する拡散符号ＰＮiのチップの数を特定し、初めはこの数は予め定められた数に設定される。
制御回路４１は、いくつかの制御信号をその出力４１ａ−４１ｄで送ることによってこのコマンドに応答する。出力４１ａでの制御信号は、発生器３４に、出力３４ａで拡散符号ＰＮiの発生を開始するように指示する。出力４１ｂでの制御信号は、マルチプレクサ３３に、レジスタ３２からのヘッダまたはデータバッファ３０からのデータを変調器３５に送るように指示する。出力４１ｃでの制御信号により、レジスタ３２からヘッダがビットごとに読出される。出力４１ｄでの制御信号により、データバッファ３０からデータ語がビットごとに読出され、カウント信号ＣＮＴiが、１バイトのデータが読出されるごとに１ずつ減分される。
レジスタ３２からのヘッダの各ビットおよびデータバッファ３０からのデータの各ビットはマルチプレクサ３３を通して論理ゲート３５へと送られ、拡散符号ＰＮiの数個のチップで排他的論理和がとられる。ビットあたりのチップの数は、マルチプレクサ３１が制御回路４１に送ったコマンドによって決定される。次に、出力３５ａでの符号化された信号は回路３６に進み、ここで周波数帯域ＦＢ1にシフトされる。こうしてＣＤＭＡi信号が発生されこの信号はケーブル１０を通して図４の受信局へと進行する。
図４の受信局では、ＣＤＭＡi信号はＦＢ1フィルタ５０を通してＣＤＭＡ受信局モジュール５１−１〜５１−Ｎへと進行する。モジュール５１−ｉはフィルタ出力５０ａからの複合ＣＤＭＡ信号における拡散符号ＰＮiにロッキングし、モジュール５１−ｉはＣＤＭＡi信号にあるヘッダ２０およびデータ２１を回復させる。ＣＤＭＡi信号におけるヘッダ２０および２１を回復させるというこの動作を行なうために、各読出モジュール５１−１〜５１−Ｎは好都合にも、本願発明の譲受人に譲渡される米国特許第４，９０８，８３６号および５，０３１，１７３号に開示された内部構造を有する。
読出モジュール５１−ｉにより回復されたすべてのデータ２１およびその宛先２０ａは、出力５１ａ−ｉに与えられる。この出力から、データ２１は、モデムによって図１の電話網１１により行なわれるように従来の態様でその宛先２０ａに送られる。逆に、読出モジュール５１−ｉによって回復されたカウント信号ＣＮＴiは出力５１ｂ−ｉでマイクロプロセッサ５２へと送られる。
マイクロプロセッサ５２はカウント信号ＣＮＴiのうち１つを受取るごとに、対応するビットレートＢＲiを与える。このＢＲi信号を発生するために、マイクロプロセッサ５２はメモリ５３にストアされたビットレート割当プログラムを実行し、このビットレート割当プログラムのある好ましい実施例について以下に図５と関連付けて簡単に述べる。
このビットレート割当プログラムの実行中、メモリ５４にストアされたいくつかのパラメータが用いられる。これらパラメータは図４で、ＬＣＮＴi、ＬＢＲi、ＬＥＢＲi、およびＬＡＢＲiと示されている。パラメータＬＣＮＴiは読出モジュール５１−ｉによって回復されたカウント信号ＣＮＴiの最後の値である。パラメータＬＢＲiは最後のカウント信号に応答して与えられた対応する最後のビットレートである。パラメータＬＥＢＲiは、局ＴＳiがデータバッファ３０がオーバフローを起こさないことを確実にするのに必要とする最小ビットレートの最後の見積りである。あるこのような見積りは、マイクロプロセッサ５２によって、受信した各カウント信号ＣＮＴiに対して行なわれる。パラメータＬＡＢＲiはステーションＴＳiに対し時間をかけて発生されたパラメータＬＥＢＲiの現行の平均である。
マイクロプロセッサ５２により発生された各ビットレート信号ＢＲiは、読出モジュールＲＭＯＤiおよび回路５５に戻される。モジュールＲＭＯＤiは将来使用するためにビットレートＢＲiをストアし、一方回路５５はこのビットレート信号ＢＲiを即時に使用して、図２Ｂとの関連で先に述べたヘッダ２５を形成する。回路５５はまた１ブロックのデータ２６を、ビットレート信号ＢＲiを受ける同じＣＤＭＡ送信局に対し、そのブロックが入力５５ｂで受取られるときは必ずヘッダに追加する。ヘッダ２５（および何らかの追加されたデータ２６）は出力５５ａで回路５５により変調器回路５６に送られる。この回路５６はケーブル１０で周波数帯域ＦＢ2でヘッダ２５およびデータ２６を複製し、このような複製各々がフィードバックメッセージＭiを構成する。
フィードバックメッセージＭiはケーブル１０でＣＤＭＡ送信局ＴＳiと進行し、それからＦＢ2フィルタ３７を通してフィルタ出力３７ａへと進む。次に回路３８はメッセージＭiにおけるアドレスＡiを検査する。アドレスＡiが予め送信局ＴＳiに割当てられたアドレスに整合していれば、対応するビットレート信号ＢＲiが出力３８ａでマイクロプロセッサ３１へと送られる。アドレスＡiが送信局ＴＳiのためのアドレスに整合していれば、ヘッダに続く何らかのデータ２６が回路３８により出力３８ｂでデータバッファ３９へと送られる。その後、バッファ３９にストアされたデータはホームコンピュータなどの外部モジュールによって読出される。
出力３８ａでの各ビットレート信号ＢＲiはマイクロプロセッサ３１により読出され、これに対応し、マイクロプロセッサ３１は受信したビットレートＢＲiを対応するビットあたりのチップコマンドに変換する。受信したビットレートＢＲiが高ければ、対応するコマンドは１ビットあたり少数のチップを特定し、また逆のことが行なわれる。コマンド＃１は１ビットあたりＸチップを選択し、コマンド＃２は１ビットあたりＸ＋１チップを選択し、以降同様に続き、コマンド＃Ｎは１ビットあたりＸ＋Ｎ−１チップを選択する。好ましくは、Ｘは１６から２５６の範囲の整数である。
次に、マイクロプロセッサ３１は新しい１ビットあたりのチップの比率を特定するコマンドをその出力３１ｃで送る。これに対応し、次のヘッダの開始時に、制御回路４１は、ＣＤＭＡi信号が新しい１ビットあたりのチップの比率で送られるように、その出力４１ａ−４１ｄの制御信号を変化させる。その後、上記の全体のシーケンスが再び何度も繰返される。
ＣＤＭＡ受信局により実行されるビットレート割当プログラム５３のある好ましい実施例が図５に示される。この図５のプログラムは、ステップ７０から７７の組からなり、その各々について以下で説明する。
ステップ７０では、見積りは、局ＴＳiが、その出力データバッファ３０がオーバフローしないことを確実にするのに必要な最小ビットレートからなる。この見積りが行なわれたビットレートＥＢＲiは、パラメータＣＮＴi、ＬＣＮＴi、ＬＥＢＲi、およびＬＡＢＲiの予め定められた関数ｆ（）として求められる。これらパラメータすべては、メモリ５４からマイクロプロセッサ５２により読出される。この関数ｆ（）により見積もられたビットレートＥＢＲiはカウント信号ＣＮＴiがあまりにも高すぎるおよび／または絶え間なく増加しているときは常に最後に見積もられたビットレートＬＥＢＲiを超えて増大する。逆に、カウント信号ＣＮＴiが非常に低いおよび／または絶え間なく減少しているときは常に、見積もられたビットレートＥＢＲiは最後に見積もられたビットレートＬＥＢＲiよりも減少する。
次にステップ７１で、見積もられたビットレートＥＢＲiの現行の平均ＡＢＲiが式ｋ1ＢＲi＋ｋ2ＬＡＢＲiＩ９Ｌ更新される。ここで項ｋ1およびｋ2は、たとえばそれぞれ０．２および０．８という定数でもよい。ステップ７１ではまた、ＣＤＭＡチャネルに対する未使用の統計ビットレートＵＢＲが、式ＢＲmax−ΣＬＢＲを評価することにより決定される。この未使用の統計ビットレートＵＢＲは、ピーク量であり、これにより、最後のビットレートＢＲiを、ＣＤＭＡチャネルの容量を超過することなく増大させることができる。
次にステップ７２が行なわれ、見積もられたＥＢＲiが、局ＴＳiに与えられた最後のビットレートＬＢＲiに対し増大であるか減少であるかを決定するためのテストが行なわれる。見積もられたビットレートＥＢＲiが最後のビットレートＬＢＲiに対し増大しているものならば、ステップ７３が行なわれる。さもなければステップ７４が行なわれる。
ステップ７３では、局ＴＳiに対する新しいビットレートＢＲiが、ＣＤＭＡチャネルに対する最大統計ビットレートＢＲmaxを超えるものではないならば、見積もられたビットレートＥＢＲiに設定される。この最大統計ビットレートＢＲmaxを超えていれば、局ＴＳiに対する新しいビットレートＢＲiは最後に与えられたビットレートＬＢＲi＋未使用の総計ビットレートＵＢＲに設定される。
ステップ７４では、新しいビットレートＢＲiが３つの異なる値のうち１つに設定される。見積られたビットレートＥＢＲiが現行の平均ビットレートＡＢＲiよりも大きく、未使用の総計ビットレートＵＢＲi未満であれば、新しいビットレートＢＲiはＥＢＲiに等しくなるように設定される。現行の平均ビットレートＡＢＲiが見積られたビットレートＥＢＲiよりも大きくかつ未使用の総計ビットレートＵＢＲ未満であれば、新しいビットレートＢＲiはＡＢＲiに等しくなるように設定される。さもなければ、新しいビットレートＢＲiは未使用の総計ビットレートＵＢＲに等しくなるように設定される。
次にステップ７５で、新しいビットレートＢＲiと最後に与えられたビットレートＬＢＲiとの差の大きさがしきい値εと比較される。このしきい値よりも大きければ、ステップ７６が行なわれ、新しいビットレートＢＲiをＣＤＭＡ送信局ＴＳiに与えるメッセージがフィードバックチャネルで送られる。ステップ７６ではまた、パラメータＬＢＲiがメモリ５４で新しく与えられたビットレートＢＲiで更新される。
逆に、しきい値εを超えていなければ、ステップ７６は迂回される。この場合、送信局ＴＳiにおけるビットレートは変更されないままである。その結果、小さなビットレートの変更は抑制され、こうしてフィードバックチャネルで送られるメッセージの数が最小になりこうしてオーバヘッドが減じられる。
最後にステップ７７で、パラメータＬＥＢＲi、ＬＡＢＲiおよびＬＣＭＴiがメモリ５４で更新される。パラメータＬＥＢＲiはステップ７０で定められた見積りのビットレートＥＢＲiに等しくなるように設定され、パラメータＬＡＢＲiはステップ７１で決定された現行の平均ビットレートＡＢＲiに等しくなるように設定され、パラメータＬＣＭＴiは処理されたばかりのカウント信号ＣＭＴiに等しくなるように設定される。
次に図６を参照して、ビットレートの変化がいかにして送信局ＴＳiと受信局ＲＳとの間で同期が取られているかが示されたタイミング図が設けられている。このタイミング図は、参照符号８０から８６を有する数個の信号波形を含み、各々の信号波形について以下で説明する。
波形８０は送信局ＴＳiでの信号ＣＤＭＡiを示す。比較として、波形８１は読出モジュールＲＭＯＤiでの受信局ＲＳにおける信号ＣＤＭＡiを示す。波形８１はケーブル１０によって発生する固有の時間の遅延のために波形８０の遅延された複製である。
図６に示される波形８０および８１は双方、ＣＤＭＡi信号がデータ２１を送信するときの時間ｔ0で始まる。時間ｔ0の前に、ヘッダ２０が送信されており、波形８２はヘッダにあるカウント信号ＣＮＴiに応答して局ＲＳで送られるときのフィードバックメッセージＭiを示す。このメッセージＭiは局ＲＳにおいて時間ｔ1で始まり、送信局ＴＳiに与えられる新しいビットレートＢＲiを含む。
波形８３は、受信局ＴＳiで受取られるときのフィードバックメッセージＭiを示す。ここでまた、時間ｔ2で始まる波形８３は、ケーブル１０により生じる固有の遅延のため波形８２の遅延された複製となる。
波形８４は、フィードバックメッセージＭiに応答して送信局ＴＳiにおけるマイクロプロセッサ３１が制御回路４１に送るコマンドを示す。このコマンドはある時間の瞬間ｔ3で始まり、ＣＤＭＡi信号における各ビットを符号化する新しいチップの数を特定する。
波形８４のコマンドにより特定されるこの新しい１ビットあたりのチップの比率は即時有効になるものではない。その代わりに、次のヘッダの送信が開始されるときにこの１ビットあたりのチップの比率は送信局ＴＳiにおいて有効になる。これは図６の波形８０および８５により示されている。
波形８５は、時間ｔ4で始まるタイミングパルスである。このタイミングパルスは、送信局ＴＳiの制御回路４１内で、バッファ３０から読出され各ヘッダの後に送られたデータビットの数をカウントし、かつデータ２１の完全なブロックが送られたときに波形８５を発生させることにより発生される。
同様に、受信局ＲＳでは、次のヘッダの、読出モジュールＲＭＯＤiによる受信が開始されたときに新しいビットレートＢＲiが有効になる。これは図６の波形８１および８６により示される。波形８６は、次のヘッダの受取りが開始されるときである時間ｔ5で始まるタイミングパルスである。このタイミングパルスは、読出モジュールＲＭＯＤi内で、ヘッダの後に受取られたデータビットの数をカウントし、かつデータ２１の完全なブロックが受取られたときに波形８６を発生させることにより発生される。
送信局ＴＳiにより送られた各カウント信号ＣＮＴiに対し、図６の時間ｔ0−ｔ5中に発生する信号シーケンス全体が繰返される。これは図６の波形８０の時間ｔ0′により示される。このとき、ヘッダの送信後さらに多くのデータ２１の送信が再び開始される。このように時間ｔ0′は先行する時間ｔ0に対応する。
上記のＣＤＭＡ通信システムのある主要な特徴は、ＣＤＭＡ送信局におけるデータバッファ３０のオーバロードが生じるのを防ぐことである。この特徴が生まれる原因は、データバッファ３１が満たされるにつれて、出力３０ｃでのカウント信号ＣＮＴiが増大し、このカウント信号ＣＮＴiがＣＤＭＡ受信局に送られることである。カウント信号ＣＮＴiが高いかまたは高いレートで増大しているならば、マイクロプロセッサ５２はそれに応じて高いビットレートＢＲiを送信局ＴＳiに返送する。ここでマイクロプロセッサ３１は、ＣＤＭＡi信号の各ビットにおける拡散符号チップの数を減少させるコマンドを制御回路４１に送ることにより、高いビットレートＢＲiが有効になるようにする。
上記のＣＤＭＡ通信システムの他の主要な特徴は、ケーブル１０でのＣＤＭＡi信号すべての合計のビットレートがチャネルに対し最大の総計ビットレートＢＲmaxを下回るように維持されることである。これは、すべての送信局に与えられたビットレートを記録する、受信局ＲＳにおけるビットレート割当プログラム５３によって達成される。この与えられたビットレートの合計は次に、ＢＲmaxと比較され、この合計がＢＲmaxを超過しないように新しいビットレートＢＲi各々が選択される。
本発明に従い構成されるＣＤＭＡ通信システムのある好ましい実施例について以下で詳細に述べる。しかしながら、本発明の性質および精神から逸脱することなく多数の変更および変形を施すことができる。
このような変形の１つとして、ケーブル１０をＣＤＭＡ信号およびフィードバックメッセージＭiを搬送する何らかの他の媒体に置き換えることができる。たとえば、ケーブル１０をハイブリッド光ファイバ同軸ケーブル伝達媒体に置き換えることができる。その代わりとしては、ケーブル１０を無線伝送媒体に置き換えることが可能である。
他の変形としては、信号ＣＤＭＡiのデータブロック２１におけるデータビットの数を可変にすることができる。この変形を実現する１つの方法は、ヘッダ２０においてデータブロックの前に、続くデータビットの数を特定するフィールドを含み入れることである。同様に、フィードバックメッセージＭiのデータブロック２６におけるデータビットの数を可変とすることが可能である。
他の変形としては、図２Ａのヘッダ２０において発生するカウント信号ＣＮＴiを、連続するヘッダ間で生じるカウントにおける変化ΔＣＮＴiと置き換えることができる。このΔＣＮＴiという項は、各送信局においてマイクロプロセッサ３１により、先行するカウントから各カウントを単に減算することにより発生させることができる。同様に、ＣＤＭＡ受信局は項ΔＣＮＴiを使用して、単に連続するΔＣＮＴiの項を加算することにより、ビットレート割当プログラムにおいて使用するためのカウントＣＮＴiを決定できる。
他の変形としては、フィードバックメッセージＭiに与えられるビットレートＢＲiを、図５に示されたステップではなく、ＣＤＭＡ受信局におけるマイクロプロセッサ５２が行なうことができる何らかのプロセスによって発生させることができる。たとえば、図５のステップ７４を変形させて、未使用の総計ビットレートＵＢＲが本質的に０である場合のためのテストを含むことができる。このような場合が発生すれば、異なるＣＤＭＡ送信局ＴＳXに、その局の現在のビットレートＬＢＲXをΔＢＲXという量だけ減じさせるフィードバックメッセージを送ることができる。そうすれば、局ＴＳiに対するビットレートをＬＢＲiプラスΔＢＲXに設定することができる。
さらに他の変形として、各ＣＤＭＡ送信局ＴＳiは、与えられるそれぞれのビットレートを、１ビットあたりのチップの数を固定し続け、ＰＮ発生器３４からの１秒あたりのチップの数を変化させることにより、実現することができる。この変形では、ＰＮ発生器３４からの１秒あたりのチップの数は、信号ＢＲiにより与えられるビットレートが増大するにつれて増大し、また逆が発生する。
さらに他の変形として、各ＣＤＭＡ送信局は、そのカウント信号ＣＮＴiおよびそのデジタルデータ信号を同時に送ることができる。この変形では、各送信局ＴＳiは２つの異なる拡散符号発生器３４を含むであろう。このような発生器の一方はカウント信号を符号化し、他方の発生器はデータバッファからのデータを符号化するのに使用される。
上記のように、本発明は上記の好ましい実施例のみに限定されるのではなく添付の請求の範囲によって規定されることが理解される。
【図１】
0003739093.tif 000005
【図２Ａ】
0003739093.tif 000006
【図２Ｂ】
0003739093.tif 000007
【図３】
0003739093.tif 000008
【図４】
0003739093.tif 000009
【図５】
0003739093.tif 000010
【図６】
0003739093.tif 000011