(57)【特許請求の範囲】
【請求項１】
下面に接着面を形成したフレキシブルプリント基板の上面に、ディジタルＩＣを実装するための二列に形成された複数のパッドと、この複数のパッドの内、前記ディジタルＩＣの電源用パッドに接続した電源ラインを形成して構成され、前記電源ラインは前記複数のパッドの各列の外側に二本形成され、前記電源用パッドは実装される前記ディジタルＩＣの電源ピン又はグラウンドピンに接続されることを特徴とする表面実装素子用ユニバーサル基板。
【請求項２】
前記電源ラインにおいて、その配線接続部以外を絶縁被覆したことを特徴とする請求項１記載の表面実装素子用ユニバーサル基板。
【請求項３】
下面に接着面を形成したフレキシブルプリント基板の上面に、アナログＩＣを実装するための二列に形成された複数のパッドと、この複数のパッドの各列の外側に該パッドとそれぞれ所定間隔離れた箇所に二本の電源ラインが形成され、前記電源ラインは実装される前記アナログＩＣの電源端子に接続されることを特徴とする表面実装素子用ユニバーサル基板。
【請求項４】
前記接着面を、プリント基板上の何も形成されていない空き領域に接着することを特徴とする請求項１〜３の何れかに記載の表面実装素子用ユニバーサル基板。
【請求項５】
前記接着面を、プリント基板上のリザーブ領域に接着することを特徴とする請求項１〜３の何れかに記載の表面実装素子用ユニバーサル基板。
【請求項６】
前記接着面を、行列方向に所定間隔で貫通穴が形成されたユニバーサル基板上に接着することを特徴とする請求項１〜３の何れかに記載の表面実装素子用ユニバーサル基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプリント板ユニットにおける表面実装素子(SMD:Surface Mount Device)用のリザーブの配置・配線に関し、また実験用或いは個人用に用いられるユニバーサル基板に対するＳＭＤ部品の配置・配線を行うための表面実装素子用ユニバーサル基板に関する。
【０００２】
ユニバーサル基板の銅によるパッドが設けられたスペースはリザーブと呼ばれている。ここでリザーブとは、一般的にはプリント板ユニットの改造が必要な時に例えば抵抗やＩＣ部品を追加する為の領域を示し、追加する部品がディスクリート部品であればスルーホースランドを、またＳＭＤ部品であればパッドのことを示し、通常リザーブに対しては配線は施されていない。
【０００３】
しかし例えばＩＣ用のリザーブについては、改造布線本数を削減する目的で予め電源配線が施されている場合もある。
また、ここでのユニバーサル基板とは、一般的にはディスクリート部品を任意に配置・配線する為に基板全体の行列方向に２．５４ｍｍの等間隔で貫通穴もしくはスルーホールランドが開口されているものを示す。そして、ユニバーサル基板は実に多種多様であり、一層タイプから最近はパソコン用として４層構造程度のものまであり、大半は市販されている。
【０００４】
【従来の技術】
図９に従来のプリント基板における回路改造用のリザーブの一例を示す。この図９に示す所望回路が構成されたプリント基板１上のリザーブは、予め必要と思われる数だけプリント基板１上に設けられており、符号２で示すリザーブが、ディスクリート部品用のリザーブランド（リザーブスルーホール）、符号３で示すリザーブが、表面実装用の抵抗器及びコンデンサ用のリザーブパッド、符号４で示すリザーブが、ＳＭＤ−ＩＣ用のリザーブパッドである。
【０００５】
また、ＳＭＤ部品を評価する場合は、例えば図１０に（ａ）で示す平面図及び（ｂ）で示す正面図に示すように、ＳＭＤ−ディスクリート変換基板６を、中継用コネクタ７を介してユニバーサル基板８に接続して実施する。
【０００６】
但し、ＳＭＤ−ディスクリート変換基板６上には、例えばＳＯＰ(Small Outline Package) −ＩＣ用のエッチングによる複数のパッド９と、スルーホールの周囲にエッチングによる環状のパッドが形成された端子接続用パッド１０とが形成され、各パッド９と１０とが配線１１によって接続されている。
【０００７】
また、図１１に（ａ）で示す平面図及び（ｂ）で示す正面図に示すように、専用のＳＭＤ−ディスクリート変換ソケット１３を用いユニバーサル基板１４に接続してＳＭＤ部品を評価する。但し、例えばソケット１３にはＩＣの一部が見えるＩＣ窓が形成され、ソケット１３とユニバーサル基板１４とはツメ部１６，１７で固定されるようになっている。
【０００８】
更には、図１２に示すように、他の回路に配線が施されたＬＳＩ用パッド２０を有するＳＭＤ部品評価専用プリント基板１９を用いて評価する。
【０００９】
【発明が解決しようとする課題】
ところで、上述した図９に示す従来のプリント基板におけるリザーブを用いた改造には次に記述する問題があった。
【００１０】
プリント基板１上の配線パターン間にリザーブ２，３，４を設けるので、リザーブの種類と数が制限され、このため、ＳＭＤ部品の種類と数が制限される問題がある。
【００１１】
従って、そのリザーブの種類以外のＳＭＤ部品を用いた改造が出来ない問題がある。
また、ディスクリート部品を用いた高周波回路の改造を行った場合、接続用の配線パターンが長くなり、その配線パターンに外部からのノイズ信号が乗ったり、配線パターン自体のインピーダンスの為に、回路に支障が生じる問題がある。
【００１２】
更に、図１０及び図１１に示すユニバーサル基板８，１４を用いた回路製作においては次に記述する問題があった。
ディスクリート部品用のユニバーサル基板においては、スルーホールのみしか設けられていないのでＳＭＤ部品を直接実装することができない問題がある。
【００１３】
ディスクリート部品用のユニバーサル基板にＳＭＤ部品を実装する際に通常、変換基板を使用することが多いが、この場合、変換基板上でのＳＭＤパッドから端子までの配線長、中継用コネクタの端子、親基板となるユニバーサル基板上に配置された部品までの配線パターンが、微小信号回路や高周波回路において余分なインピーダンスとなり、それらの回路が予定した機能を示さず評価に支障を来す問題がある。
【００１４】
更には、図１２に示すＳＭＤ部品評価専用プリント基板１９を用いた回路製作においては、特に微小信号回路や高周波回路素子（主にアナログ系のＬＳＩ) を使用する場合は、専用の評価プリント基板等を作成することが多いが、その製作にはある程度の製作期間と費用が生じ、更には基板の製作に失敗した場合、同様な期間の再製作期間を必要とする問題があった。
【００１５】
本発明は、このような点に鑑みてなされたものであり、多種多様なＳＭＤ部品を容易にプリント基板やユニバーサル基板上に配置・配線することができる表面実装素子用ユニバーサル基板を提供することを目的としている。
【００１６】
【課題を解決するための手段】
図１に本発明の原理図を示す。この図１に示す表面実装素子用ユニバーサル基板は、下面に接着面２５を形成したフレキシブルプリント基板２３の上面に、素子を実装するための１個又は複数のパッド２４を形成して構成したものである。
【００１７】
このような表面実装素子用ユニバーサル基板の接着面２５を、プリント板ユニット或いは一般的なユニバーサル基板の任意の空き領域に貼り付けるだけで容易にＳＭＤ素子を実装するリザーブを形成することが可能となる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。図２は本発明の第１実施形態による表面実装素子用ユニバーサル基板（以降、ＳＭＤ用ユニバーサル基板という）の構成を示す図である。
【００１９】
図２において（ａ）がＳＭＤ用ユニバーサル基板２２の平面図、（ｂ）が正面図である。このＳＭＤ用ユニバーサル基板２２は、シート状のフレキシブルプリント基板（ＦＰＣ）２３の上面に、抵抗器及びコンデンサ等のディスクリート部品を実装するためのＳＭＤパッド２４を１個又は複数組で形成し、下面に両面粘着テープ等の粘着材を貼りつけたり、粘着物質を塗布したりして形成した接着面２５を有して構成されている。
【００２０】
一点鎖線２６で囲んだ１組のパッド２４に抵抗器又はコンデンサが実装されるようになっている。
このような構成のＳＭＤ用ユニバーサル基板２２の接着面２５を、例えば図６に示すプリント基板２８の何も形成されていない空き部分３０に貼りつければ容易に所望のリザーブ領域を確保することができる。
【００２１】
従って、プリント基板２８に予め設けられたリザーブ領域２９が不足した場合でも、容易にリザーブ領域を追加することができる。
また、図８に示す行列方向に等間隔で貫通穴が開口されたユニバーサル基板３１にも、同様にユニバーサル基板２２の接着面２５を貼りつけることによって容易に所望のリザーブ領域を確保することができる。
【００２２】
ディスクリート部品の配線は、ＳＭＤ用ユニバーサル基板２２を貼りつけて固定した後に行う。
次に、第２実施形態を図３を参照して説明する。但し、図３に示す第２実施形態において図２に示した第１実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２３】
図３において（ａ）がＳＭＤ用ユニバーサル基板３３の平面図、（ｂ）が正面図である。このＳＭＤ用ユニバーサル基板３３は、ディジタルＩＣである１６ピンタイプのＳＯＰ−ＩＣを２つ実装するためのものである。
【００２４】
ディジタルＩＣの特徴としては、電源及びグランドピンが特定されていることにある。
この為、ＦＰＣ２３の上面には、その両側部に電源ライン３４を形成し、この電源ライン３４の、ＩＣ配置後の半田配線接続を行うための両端３８を露出させ、他の部分を絶縁被覆するために、両端以外をポリイミド等のカバーフィルム３５で覆っている。
【００２５】
また、双方の電源ライン３４の間には、電源ライン３４に接続したパッド３６と、それ以外の複数のパッド３７を形成した。
このような構成のＳＭＤ用ユニバーサル基板３３の接着面２５を、例えば図６に示すプリント基板２８の何も形成されていない空き部分３０に貼りつければ容易にディジタル用のＳＯＰ−ＩＣ実装用のリザーブ領域を確保することができる。
【００２６】
また、ＳＭＤ用ユニバーサル基板３３の接着面２５を、図６に示すプリント基板２８のリザーブ領域２９に図７に示すように貼りつければ、本来ディスクリート部品実装用のリザーブ領域２９を容易にＳＯＰ−ＩＣ実装用のリザーブ領域とすることができる。
【００２７】
更に、図８に示すユニバーサル基板３１にも、同様にユニバーサル基板３３の接着面２５を貼りつけることによって容易に所望のリザーブ領域を確保することができる。
【００２８】
次に、第３実施形態を図４を参照して説明する。但し、図４に示す第３実施形態において図２に示した第１実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２９】
図４はＳＭＤ用ユニバーサル基板４０の平面図である。このＳＭＤ用ユニバーサル基板４０は、アナログＩＣである１４ピンタイプのＳＯＰ−ＩＣを２つ実装するためのものである。
【００３０】
アナログＩＣは、ディジタルＩＣと異なり、電源端子が一様でない、即ち特定されていないことにある。
この為、ＦＰＣ２３の上面の両側部に電源ライン４１を任意の箇所で配線可能なように全体を露出させて形成し、双方の電源ライン４１の間に、複数のパッド３７を形成した。
【００３１】
但し、電源ライン４１は、図５に符号４３で示すようにＦＰＣ２３上に単体で形成してもよい。この場合、例えばＦＰＣ２３上にパッドのみが形成されたＳＭＤ用ユニバーサル基板の両側に、その電源ライン４３のみを形成したユニバーサル基板４４を配置して用いればよい。
【００３２】
このような構成のＳＭＤ用ユニバーサル基板４０の接着面２５を、例えば図６に示すプリント基板２８の何も形成されていない空き部分３０に貼りつければ容易にアナログ用のＳＯＰ−ＩＣ実装用のリザーブ領域を確保することができる。
【００３３】
また、ＳＭＤ用ユニバーサル基板４０の接着面２５を、図６に示すプリント基板２８のリザーブ領域２９に図７に示すように貼りつければ、本来ディスクリート部品実装用のリザーブ領域２９を容易にアナログ用のＳＯＰ−ＩＣ実装用のリザーブ領域とすることができる。
【００３４】
更に、図８に示すユニバーサル基板３１にも、同様にユニバーサル基板４０の接着面２５を貼りつけることによって容易に所望のリザーブ領域を確保することができ、また、図５に示したユニバーサル基板４４を貼り付けて電源配線部或いはグランド配線部を確保することができる。
【００３５】
以上説明した各実施形態によれば、上述した効果以外に次に記述する効果を得ることができる。
基板（ＦＰＣ２３）がシート状であることから、例えばディスクリート部品用のシートの場合は適切な個数分だけを切り取ることができ、配置の自由度が広がる。
【００３６】
ディジタルＩＣ用のシートについては、電源ラインが予めパターンで配線されているので、通常のリザーブパッドを使用する時よりも布線本数を削減できる。微小信号回路、高周波回路を構成する際、従来のように変換ソケットや変換基板を使用する必要がない為、配線は最短で配線することができ、これによってソケット端子や配線による余計なインピーダンスの影響を抑えることができる。
【００３７】
ＳＭＤ部品のパッド形状は種類別に大きさが決められており、またＦＰＣであるので抵抗、コンデンサ、ＩＣ程度であればシート形状は小さく、安価に製作することが可能である。
【００３８】
従って本実施形態のＳＭＤ用ユニバーサル基板は流用性が非常に高く、製品の改造用にも実験・評価用にも広く利用することが出来る。
【００３９】
【発明の効果】
以上説明したように、本発明の表面実装素子用ユニバーサル基板によれば、多種多様なＳＭＤ部品を容易にプリント基板やユニバーサル基板上に配置・配線することができる効果がある。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施形態による表面実装素子用ユニバーサル基板の構成を示す図である。
【図３】本発明の第２実施形態による表面実装素子用ユニバーサル基板の構成を示す図である。
【図４】本発明の第３実施形態による表面実装素子用ユニバーサル基板の構成を示す図である。
【図５】電源ラインを形成した表面実装素子用ユニバーサル基板の構成を示す図である。
【図６】リザーブ領域の形成されたプリント基板の一部の構成を示す図である。
【図７】プリント基板リザーブ領域上に本実施形態の表面実装素子用ユニバーサル基板が固定された様子を示す図である。
【図８】ユニバーサル基板上に本実施形態の表面実装素子用ユニバーサル基板が固定された様子を示す図である。
【図９】従来のプリント基板上のリザーブの一例を示す図である。
【図１０】従来のユニバーサル基板を示す図である。
【図１１】従来の他のユニバーサル基板を示す図である。
【図１２】従来のＳＭＤ部品評価専用プリント基板の一例を示す図である。
【符号の説明】
２２  表面実装素子用ユニバーサル基板
２３  フレキシブルプリント基板（ＦＰＣ）
２４  パッド
２５  接着面
【図１】
0003833298.tif 000002
【図２】
0003833298.tif 000003
【図３】
0003833298.tif 000004
【図４】
0003833298.tif 000005
【図５】
0003833298.tif 000006
【図６】
0003833298.tif 000007
【図７】
0003833298.tif 000008
【図８】
0003833298.tif 000009
【図９】
0003833298.tif 000010
【図１０】
0003833298.tif 000011
【図１１】
0003833298.tif 000012
【図１２】
0003833298.tif 000013