(57)【特許請求の範囲】
【請求項１】
液晶層に蓄積される電荷量を制御することによって液晶表示パネルに所望の表示を行う液晶表示装置の駆動装置であって、
電源オフを検出する検出手段と、
前記検出手段により電源オフが検出されると、複数の電圧供給ラインのうちの第１、第２の供給ラインを接地線に接続する接続手段と、
前記液晶表示パネルに走査信号を供給する走査信号駆動回路と、
前記走査信号駆動回路を制御する駆動制御回路とを具備し、
前記走査信号駆動回路は、
液晶駆動極性を規定するための信号を受け、前段のラッチから入力されたパラレルデータをデコードして、選択信号の電圧として前記複数の電圧供給ラインの電圧のいずれかを選択するための信号に変換するデコーダを含み、
前記検出手段により電源オフが検出された場合には、
前記接続手段が、接地電位に対して正極性の電圧を供給する前記第１の供給ラインと負極性の電圧を供給する前記第２の供給ラインを、接地線に接続し、
前記駆動制御回路が、液晶駆動極性を規定するための前記信号を、１／２水平走査期間よりも短い周期の高周波クロック信号に切り替え、
前記デコーダが、前記ラッチからの前記パラレルデータにかかわらず前記第１、第２の供給ラインの電圧を強制的に選択するための信号を出力することで、前記走査線を、前記高周波クロック信号に同期して前記第１の供給ラインと前記第２の供給ラインに交互に接続することを特徴とする液晶表示装置の駆動装置。
【請求項２】
請求項１に記載された駆動装置と、
データ線が設けられた一方の基板と、走査線が設けられた他方の基板とを供え、前記データ線および前記走査線の間に非線形素子および液晶層が直列に接続された画素を有する前記液晶表示パネルとを備えたことを特徴とする液晶表示装置。
【請求項３】
前記非線形素子は、２端子型非線形素子であることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記２端子型非線形素子は、第１金属−絶縁体−第２金属からなる薄膜ダイオード素子であることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
請求項２〜４のいずれかに記載の液晶表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、電源オフ後、各液晶層に蓄積された電荷を迅速にクリアして、液晶の劣化を防止した液晶表示装置の駆動装置、液晶表示装置、および、その液晶表示装置を用いた電子機器に関する。
【０００２】
【従来の技術】
一般に、アクティブ・マトリクス方式の液晶表示装置は、主に、マトリクス状に配列された画素電極の各々にスイッチング素子が設けられた素子アレイ基板と、カラーフィルタなどが形成された対向基板と、両基板の間に充填された液晶とから構成される。そして、画素電極と対向基板とその間に充填された液晶とにより液晶層が構成される。
【０００３】
このような構成において、スイッチング素子にオン（選択状態）の信号を印加すると、当該スイッチング素子が導通状態となる。このため、当該スイッチング素子に接続された液晶層に所定の電荷が蓄積される。そして、電荷蓄積後、オフ（非選択状態）の信号を印加してスイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して、蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。この際、各液晶層毎に電荷を蓄積させるのは、一部の期間で良いため、各走査線を時分割に選択することにより、走査線およびデータ線を複数の画素について共通化したマルチプレックス駆動が可能となっている。
【０００４】
なお、スイッチング素子としては、主に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）やＭＯＳ型トランジスタなどの３端子型スイッチング素子と、電流−電圧特性が非線形特性を有する薄膜ダイオード（ＴＦＤ：Thin Film Diode）などの２端子型スイッチング素子とに大別される。これらの３端子型や２端子型のスイッチング素子は、電流―電圧特性が非線形であるために、非線形素子とも呼ばれる。
【０００５】
ところで、液晶表示装置を電源オフする場合、電源オフと同時に駆動信号の供給を停止する構成では、駆動信号の停止した時に液晶層に印加されていた電界がそのまま残り、液晶層に直流電圧が印加された状態となる。ここで、液晶層に直流電圧が印加され続けると、液晶の材料物性が変化し抵抗率が下がるなどの劣化現象が現れて、液晶表示装置としての寿命が短くなる。そこで、液晶表示装置を電源オフする場合、液晶層に蓄積された電荷がゼロになるまで、駆動信号の供給を継続する構成が望ましい。
【０００６】
【発明が解決しようとする課題】
しかしながら、蓄積された電荷の放電時定数は、画素電極の抵抗・サイズや、液晶の材質、基板間隔などの様々な要因によって定まるため、液晶層に蓄積された電荷がゼロになるまでの時間は、画素毎に、さらには、液晶表示装置毎に異なってしまう、という問題があった。この問題は、電源オフ後に駆動信号を供給しなければならない時間が定まらないことを意味し、駆動信号を供給する回路の設計が困難となる、という二次的な問題も発生させた。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、その目的とするとことは、液晶層に蓄積された電荷を、個々の装置に依存することなく、迅速にクリアして、液晶の劣化を防止することが可能な液晶表示装置の駆動装置、液晶表示装置、および、その液晶表示装置を用いた電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の液晶表示装置の制御方法にあっては、液晶層に蓄積される電荷量を制御することによって所望の表示を行う液晶表示装置の制御方法であって、電源オフを検出する過程と、前記電源オフが検出されると、前記液晶層を固定電位に電気的に接続する過程とを備えることを特徴としている。
【０００９】
この制御方法によれば、電源オフが検出されると、液晶層が例えば接地電位等の固定電位に接続される。この固定電位を供給する電源は、定電流源ともなる。このため、液晶層に蓄積された電荷が急速かつ一定の速度でクリアにされるので、液晶に直流電圧が長期間印加されることがなくなり、液晶の劣化を防止できる。また、液晶層に蓄積された電荷がゼロになるまでの時間について、液晶表示パネルの電極の抵抗・サイズや、液晶の材質、基板間隔などの要因に依存することなく、設定することが可能となる。
【００１０】
さらに、上記の液晶表示装置の制御方法においては、前記電源オフが検出されると、前記液晶層に電圧印加する信号線を前記固定電位に電気的に接続することが望ましい。信号線を固定電位に接続するような簡単な制御によって、間接的に液晶層から電荷を抜くことができる。
【００１１】
さらに、上記の液晶表示装置の制御方法においては、前記電源オフが供給されると、前記液晶層に電気的に接続される信号線を、特定の電圧供給ラインに電気的に接続し、前記特定の電圧供給ラインを前記固定電位に接続することが望ましい。液晶層に電圧供給する信号線を特定の電圧供給ラインに接続した上で、その特定の電圧供給ラインに対して固定電位に接続するためのスイッチを設ければよく、簡単な構成及び制御によって、間接的に液晶層から電荷を抜くことができる。
【００１２】
さらに、上記の液晶表示装置の制御方法においては、前記特定の電圧供給ラインは、前記固定電位に対して正極性の電圧を供給する第１の電圧供給ラインと負極性の電圧を供給する第２の電圧供給ラインとからなり、前記電源オフが検出されると、前記信号線は、前記第１の電圧供給ラインと前記第２の電圧供給ラインに交互に接続されることが望ましい。固定電位に対して正負の電圧の供給ラインとし、この２つの供給ラインを信号線に交互に接続すると共にこの２つの供給ラインを固定電位に接続するため、供給ラインが正負の電位から固定電位の電位に収束するにつれて液晶層から電荷を引き抜くことができるので、液晶層が正負のいずれの電荷の蓄積状態にあっても、容易に電荷を引き抜くことができる。
【００１３】
さらに、上記の液晶表示装置の制御方法においては、前記信号線は、１／２水平走査期間よりも短い周期のクロック信号に応じて、前記第１の電圧供給ラインと前記第２の電圧供給ラインに交互に接続されることが望ましい。高周波クロックに応じて、供給ラインと信号線との接続を切替えるので、液晶層の蓄積電荷レベル係らず、急速にその電荷を放電させることができる。
【００１４】
また、本発明の液晶表示装置の駆動装置にあっては、液晶層に蓄積される電荷量を制御することによって所望の表示を行う液晶表示装置であって、電源オフを検出する検出手段と、前記検出手段により電源オフが検出されると、前記液晶層を固定電位に接続する接続手段とを具備することを特徴としている。
【００１５】
この駆動装置によれば、先に述べた発明と同様に、電源オフが検出されると、液晶層が固定電位に接続されて、液晶層に蓄積された電荷が急速かつ一定の速度でクリアにされる。このため、液晶層に蓄積された電荷がゼロになるまでの時間について、液晶表示パネルの電極の抵抗・サイズや、液晶の材質、基板間隔などの要因に依存することなく、設定することが可能となる。
【００１６】
この駆動装置においては、さらに、前記接続手段は、前記検出手段により電源オフが検出されると、前記液晶層を特定のラインに接続する第１の接続手段と、前記特定のラインを固定電位に接続する第２の接続手段とを備えることが望ましい。これは、複数のラインを切り換えて所定の走査信号を供給する従来の構成に対して、付加する要素が少なくて済むからである。
【００１７】
また、駆動装置においては、前記検出手段は、電源電圧がしきい値以下となった場合を電源オフと検出する構成が望ましい。これは、電源オフを検出するには、電源電圧を監視する構成が最も確実だからである。
【００１８】
さらに、上記の液晶表示装置の駆動装置においては、前記接続手段は、前記検出手段により電源オフが検出されると、前記液晶層と接地線とを接続するスイッチング手段である構成が望ましい。この構成が最もシンプルだからである。
【００１９】
さらに、上記の液晶表示装置の駆動装置においては、前記接続手段は、前記液晶層に電圧印加する信号線を前記固定電位に電気的に接続することが望ましい。信号線を固定電位に接続するような簡単な制御によって、間接的に液晶層から電荷を抜くことができる。
【００２０】
さらに、上記の液晶表示装置の駆動装置においては、前記接続手段は、前記液晶層に電気的に接続される信号線を、特定のラインに電気的に接続し、前記特定のラインを前記固定電位に接続することが望ましい。液晶層に電圧供給する信号線を特定の電圧供給ラインに接続した上で、その特定の電圧供給ラインに対して固定電位に接続するためのスイッチを設ければよく、簡単な構成及び制御によって、間接的に液晶層から電荷を抜くことができる。
【００２１】
さらに、上記の液晶表示装置の駆動装置においては、前記特定のラインは、前記固定電位に対して正極性の電圧を供給する第１の供給ラインと負極性の電圧を供給する第２の供給ラインとからなり、前記電源オフが検出されると、前記接続手段は、前記信号線を、前記第１の供給ラインと前記第２の供給ラインに交互に接続することが望ましい。固定電位に対して正負の電圧の供給ラインとし、この２つの供給ラインを信号線に交互に接続すると共にこの２つの供給ラインを固定電位に接続するため、供給ラインが正負の電位から固定電位に収束するにつれて液晶層から電荷を引き抜くことができるので、液晶層が正負のいずれの電荷の蓄積状態にあっても、容易に電荷を引き抜くことができる。
【００２２】
さらに、上記の液晶表示装置の駆動装置においては、前記信号線は、１／２水平走査期間よりも短い周期のクロック信号に応じて、前記第１の供給ラインと前記第２の供給ラインに交互に接続されることが望ましい。高周波クロックに応じて、供給ラインと信号線との接続を切替えるので、液晶層の蓄積電荷レベル係らず、急速にその電荷を放電させることができる。
【００２３】
次に、本発明の液晶表示装置にあっては、液晶層に蓄積される電荷量を走査信号およびデータ信号で制御することにより所望の表示を行う液晶表示装置であって、電源オフを検出する検出手段と、前記検出手段により電源オフが検出されると、特定のラインへの接続を指示する制御手段と、前記指示により、前記走査信号が供給される走査線あるいは前記データ信号が供給されるデータ線のいずれか、または、その双方を前記特定のラインへ接続する第１の接続手段と、前記検出手段により電源オフが検出されると、前記特定ラインを固定電位に接続する第２の接続手段とを具備することを特徴としている。
【００２４】
この液晶表示装置によれば、先に述べた発明と同様に、電源オフが検出されると、液晶層が固定電位に接続されて、液晶層に蓄積された電荷が急速かつ一定の速度でクリアにされる。このため、液晶層に蓄積された電荷がゼロになるまでの時間について、液晶表示パネルの電極の抵抗・サイズや、液晶の材質、基板間隔などの要因に依存することなく、設定することが可能となる。
【００２５】
また、本発明の液晶表示装置にあっては、データ線が設けられた一方の基板と、走査線が設けられた他方の基板とを備え、前記データ線および前記走査線の間に非線形素子および液晶層が直列に接続された画素を有する液晶表示パネルと、電源オフを検出する検出回路と、前記検出回路により電源オフが検出されると、前記走査線に印加する選択電圧の供給ラインを接地線に接続するスイッチ回路とを具備することを特徴としている。
【００２６】
この液晶表示装置によれば、電源オフが検出されると、画素にデータ信号を書き込む際に走査線に印加される選択電圧の供給ラインが接地線に接続されるため、液晶層に蓄積された電荷が急速かつ一定の速度でクリアにされる。特に、選択電圧は２端子型非線形素子をオンさせる電圧であるため、電源オフの検出直後では選択電圧が降下することなく、非線形素子をオンさせて液晶層から電荷を引き抜くことができる。このため、液晶層に蓄積された電荷がゼロになるまでの時間について、画素電極の抵抗・サイズや、液晶の材質、基板間隔などの要因に依存することなく、設定することが可能となる。
【００２７】
さらに、上記の液晶表示装置においては、前記スイッチ回路は、前記電源オフが検出されると、前記非線形素子をオンする電圧を供給する供給ラインに前記走査線を接続し、前記供給ラインを接地線に接続することが望ましい。液晶層に選択電圧を供給する走査線を、選択電圧供給ラインのみに接続した上で、その供給ラインに対して接地電位に接続するためのスイッチを設ければよく、簡単な構成及び制御によって、間接的に液晶層から電荷を抜くことができる。
【００２８】
さらに、上記の液晶表示装置においては、前記供給ラインは、接地電位に対して正極性の選択電圧を供給する第１の供給ラインと負極性の選択電圧を供給する第２の供給ラインとからなり、前記走査線を前記第１の供給ラインと前記第２の供給ラインに交互に接続することが望ましい。接地電位に対して正負の電圧の供給ラインとし、この２つの供給ラインを信号線に交互に接続すると共にこの２つの供給ラインを接地電位に接続するため、供給ラインが正負の電位から接地電位に収束するにつれて液晶層から電荷を引き抜くことができるので、液晶層が正負のいずれの電荷の蓄積状態にあっても、容易に電荷を引き抜くことができる。
【００２９】
さらに、上記の液晶表示装置においては、非線形素子は、２端子型非線形素子であることが望ましい。さらに、この２端子型非線形素子は、第１金属−絶縁体−第２金属からなる薄膜ダイオード（ＴＦＤ：Thin Film Diode）素子であることが望ましい。
【００３０】
これは、ＴＦＤ素子のような２端子型非線形素子では、配線の交差部分がないために配線間の短絡不良が原理的に発生しない点、さらに、成膜行程およびフォトリソグラフィ行程を短縮できる点において有利だからである。
【００３１】
また、本発明の液晶表示装置にあっては、データ線が設けられた一方の基板と、走査線が設けられた他方の基板との間に液晶層が挟持された液晶表示パネルと、電源オフを検出する検出回路と、前記検出回路により電源オフが検出されると、前記走査線あるいは前記データ線に印加する電圧の供給ラインを所定の定電位に接続するスイッチ回路とを具備することを特徴とする。
【００３２】
このような画素に非線形素子を有さずに、液晶層を挟んで対向する一対の電極のみで液晶層への電界を制御する単純型の液晶表示装置において、電源オフが検出されると、走査線あるいはデータ線に電圧供給していた供給ラインが所定の定電位に接続されることにより、走査線あるいはデータ線を介して直接的に、液晶層に蓄積された電荷が急速かつ一定の速度でクリアにされる。このため、液晶層に蓄積された電荷がゼロになるまでの時間について、電極の抵抗・サイズや、液晶の材質、基板間隔などの要因に依存することなく、設定することが可能となる。
【００３３】
さらに、上記の液晶表示装置においては、前記電源オフが検出されると、前記走査線あるいは前記データ線が、前記所定の定電位に対して正極性電圧を供給する第１の供給ラインと負極性電圧を供給する第２の供給ラインに交互に接続され、前記スイッチ回路は、前記第１の供給ラインと前記第２の供給ラインとを前記所定の定電位に接続することが望ましい。所定の定電位に対して正負の電圧の供給ラインとし、この２つの供給ラインを信号線に交互に接続すると共にこの２つの供給ラインを定電位に接続するため、供給ラインが正負の電位から定電位の電位に収束するにつれて液晶層から電荷を引き抜くことができるので、液晶層が正負のいずれの電荷の蓄積状態にあっても、容易に電荷を引き抜くことができる。
【００３４】
なお、このような液晶表示装置を適用した電子機器としては、例えば、カーナビゲーションシステム、携帯情報端末機器、その他各種の電子機器が考えられる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３６】
〔第１実施形態の液晶表示装置〕
＜ＴＦＤ素子の実施形態＞
まず、本実施形態にかかる液晶表示装置のうち、各液晶画素を駆動する非線形素子（スイッチング素子）を、ＴＦＤ素子等の２端子型非線形素子とした例に基づいて簡単に説明する。なお、本発明の非線形素子をＴＦＤ素子に限るものでなく、ＴＦＴ素子やＭＯＳ型トランジスタ等の３端子型スイッチング素子であっても良いのはもちろんである。
【００３７】
図１（ａ）は、ＴＦＤ素子を適用した液晶パネル基板における１画素分のレイアウトを示す平面図であり、図１（ｂ）は、そのＴＦＤ素子の構造を図１（ａ）におけるＡ−Ａ線に沿って示す断面図である。
【００３８】
これらの図に示すように、ＴＦＤ素子２０は、基板３０上に形成された絶縁膜３１を下地として、その上面に形成されたものであり、絶縁膜３１の側から順番に第１金属膜２２、絶縁体たる酸化膜２４、および、第２金属膜２６から構成されて、金属−絶縁体−金属のサンドイッチ構造を採る。そして、かかる構造によりＴＦＤ素子２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００３９】
また、ＴＦＤ素子２０を構成する第１金属膜２２は、そのまま一方の端子として走査線１２となる一方、第２金属膜２６は、他方の端子として画素電極３４に接続される。なお、配線１２は走査線ではなく、データ線として用いてもよく、データ線１２、ＴＦＤ素子２０を介して画素電極３４にデータ信号を印加するように構成してもよい。
【００４０】
基板３０は、絶縁性および透明性を有するものであり、例えば、ガラス、プラスチックなどから構成される。ここで、絶縁膜３１が設けられる理由は、第２金属膜２６の堆積後における熱処理により、第１金属膜２２が下地から剥離しないようにするため、および、第１金属膜２２に不純物が拡散しないようにするためである。したがって、これが問題とならない場合には、絶縁膜３１は省略可能である。
【００４１】
さて、第１金属膜２２は、導電性の金属薄膜であり、例えば、タンタル単体あるいはタンタル合金からなる。
【００４２】
酸化膜２４は、例えば、第１金属膜２２の表面を、化成液中において陽極酸化することによって形成される絶縁膜である。
【００４３】
第２金属膜２６は、導電性の金属薄膜であり、例えば、クロム単体あるいはクロム合金からなる。
【００４４】
また、画素電極３４は、透過型の液晶表示パネルに利用する場合にはＩＴＯ（Indium Tin Oxide)などの透明導電膜から構成され、反射型の液晶表示パネルに適用する場合にはアルミニウムや銀などの光反射率の大きな金属膜から構成される。
【００４５】
＜ＴＦＤ素子における他の例＞
次に、ＴＦＤ素子における他の例について説明する。
【００４６】
（第２金属膜と画素電極との共通化）
図１（ａ）および（ｂ）に示したＴＦＤ素子２０にあっては、第２金属膜２６および画素電極３４を異なる金属膜により構成したが、図２の断面図に示すように、第２金属膜および画素電極を、同一のＩＴＯ膜等からなる透明導電膜３６から構成しても良い。このような構成を有するＴＦＤ素子２０は、第２金属膜２６および画素電極３４を同一の工程により形成できる利点がある。なお、図２において図１と同様の構成要素には同一参照符号を付し、その説明を省略するものとする。
【００４７】
（バック・トゥ・バック構造）
次に、ＴＦＤ素子の他の例として、バック・トゥ・バック（back-to-back）構構造のＴＦＤ素子について説明する。図３（ａ）は、このＴＦＤ素子を適用した液晶パネル基板における１画素分のレイアウトを示す平面図であり、図３（ｂ）は、そのＴＦＤ素子の構造をＢ−Ｂ線に沿って示す断面図である。なお、図３において図１と同様の構成要素には同一参照符号を付し、その説明を省略するものとする。
【００４８】
バック・トゥ・バック構造とは、非線形特性を正負双方向にわたって対称化するため、２つのダイオードを逆向きに直列接続した構造をいう。このため、ＴＦＤ素子４０は、同図に示すように、第１のＴＦＤ素子４０ａと第２のＴＦＤ４０ｂとが極性を互いに反対にして直列接続した構造となっている。具体的には、基板３０と、この表面に形成された絶縁膜３１と、第１金属膜４２と、この表面に陽極酸化によって形成された酸化膜４４と、この表面に形成されて相互に離間した第２金属膜４６ａ、４６ｂとから構成されている。
【００４９】
そして、第１のＴＦＤ素子４０ａにおける第２金属膜４６ａはそのまま走査線４８となる一方、第２のＴＦＤ素子４０ｂにおける第２金属膜４６ｂは画素電極４５に接続されている。なお、酸化膜４４は、図１（ｂ）に示したＴＦＤ素子２０における酸化膜２４に比べて膜厚が小さく設定され、例えば、約半分程度に形成される。また、第１金属膜４２や、酸化膜４４、第２金属膜４６ａ、４６ｂなどの各構成要素の具体的な構成などは、前述したＴＦＤ素子２０と同様であるので、その説明を省略することとする。
【００５０】
なお、このほかにも、２つのダイオードを逆向きに並列接続したリング状素子によっても非線形特性の対称性を確保することが可能である。
【００５１】
＜液晶表示装置の実施形態＞
次に、上述したＴＦＤ素子２０を２端子型非線形素子として適用した実施形態にかかる液晶表示装置について説明する。図４は、第１実施形態にかかる液晶表示装置の要部概略構成を示すブロック図である。
【００５２】
同図に示すように、液晶表示パネル１０では、ｉ本のデータ線X1〜Xiとｊ本の走査線Y1〜Yjとの各交点に対応して画素１６が形成されており、各画素１６は、液晶表示要素（液晶層）１８と２端子型非線形素子２０とが直列に接続された構成となっている。ここで、図における走査線Y1〜Yjの１本は、図１（ａ）における走査線１２と同一である。
【００５３】
そして、各走査線Y1〜Yjは走査信号駆動回路１００によって、また、各データ線X1〜Xiはデータ信号駆動回路１１０によって、それぞれ駆動される。さらに、走査信号駆動回路１００およびデータ信号駆動回路１１０は、駆動制御回路１２０によって制御される。
【００５４】
なお、図では、ＴＦＤ素子２０が走査線の側に接続され、液晶層１８がデータ線の側に接続されているが、これとは逆に、先に述べたように、ＴＦＤ素子２０をデータ線の側に配置してＴＦＤ素子をデータ線と接続し、ＴＦＤ素子２０と液晶層１８を介在して対向する側に走査線を設ける構成でもよい。
【００５５】
さて、ＤＣ−ＤＣコンバータ１３０ａは、電源電圧Vccを変換して、液晶表示装置に用いられる電圧V0〜V7などを生成して出力するものである。本実施形態のおいては、電源電圧Vccは例えば１２Ｖの電圧となる。また、オフシーケンス回路１４０ａは、液晶表示装置へ供給する電源がオフになるときの電源電圧Vccの電圧降下を検出する回路であり、電源電圧Vccがしきい値電圧Vth以下になると、信号PWR-および信号PWR+のレベルを遷移させる。一方、定電流回路１５０ａは、ＤＣ−ＤＣコンバータ１３０ａからV0〜V7の電圧が供給される複数の電圧供給ラインのうち、電圧V1、V6の供給ラインを、信号PWR-あるいは信号PWR+のレベル遷移に応じて、接地線と接続するものである。接地線は、電源のオン／オフに係らず安定した電位の接地電位にあり、液晶層から電荷を抜く先の固定電位として最適である。接地電位を供給する定電流回路１５０ａは、定電流を供給する定電流源とな
る。
【００５６】
以下、図４における各部のうち、液晶表示パネル１０、走査信号駆動回路１００、データ信号駆動回路１１０、駆動制御回路１２０、オフシーケンス回路１４０ａおよび定電流回路１５０ａの詳細について順番に説明する。
【００５７】
＜液晶表示パネル＞
まず、液晶表示パネル１０の詳細について説明する。図５は、その一例を摸式的に示す部分破断斜視図である。
【００５８】
この図に示すように、液晶表示パネル１０は、素子アレイ基板３０と、これに対向配置される対向基板３２とを備えている。対向基板３２は、例えば、ガラス基板からなる。
【００５９】
素子アレイ基板３０において、画素電極３４は、それぞれマトリクス状に複数配列する。ここで、同一行に配列する画素電極３４は、行方向に短冊状に延在する走査線Y1〜Yjの１本に、図１〜図３に示したような構造のＴＦＤ素子２０を介して接続されている。なお、図５におけるＴＦＤ素子２０の構造は図１に類似するが、第２金属膜が画素電極３４上に重なる点で異なっている。
【００６０】
一方、対向基板３２において、ｉ本のデータ線X1〜Xiは、それぞれ走査線Y1〜Yjの延在方向と直交する列方向へ短冊状に延在して、かつ、素子アレイ基板３０の画素電極３４と液晶層を挟んで交差するように形成されている。
【００６１】
さて、このように構成された素子アレイ基板３０と対向基板３２とは、基板周辺に沿って塗布されるシール剤と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶が封入されて、これにより、図４における液晶層１８が形成されている。
【００６２】
ほかに、対向基板３２には、液晶表示パネル１０の用途に応じて、例えば、ストライプ状モザイク状や、トライアングル状等に配列されたカラーフィルタが設けられ、さらに、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられる。くわえて、素子アレイ基板３０および対向基板３２の液晶層側の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、各基板の背面（外側）には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。
【００６３】
ただし、液晶表示パネル１０においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となるため、光利用効率が高まり、このため液晶表示パネルの高輝度化や低消費電力化などの点において有利である。さらに、液晶表示パネル１０を反射型とする場合、画素電極３４をアルミニウムなどの反射率の高い金属膜から構成し、ＴＮ型液晶に代わって、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。なお、画素電極３４を反射型とする場合には、偏光板は対向基板３２の外側だけに配置されればよい。
【００６４】
また、先に述べたように、図５の素子アレイ基板３０側の走査線と対向基板３２側のデータ線を入れ替えて構成しても全く構わない。
【００６５】
＜走査信号駆動回路＞
次に、液晶表示パネル１０に走査信号を供給する走査信号駆動回路１００の詳細について説明する。
【００６６】
図６に示すように、走査信号駆動回路１００は、主に、クロック・コントロール回路１０１、シフトレジスタ１０３、ラッチ１０４、デコーダ１０５、レベル・シフタ１０６およびＬＣＤドライバ１０７から構成される。
【００６７】
このうち、クロック・コントロール回路１０１は、駆動制御回路１２０から出力される走査側クロック信号YCLKに基づいて、図７に示すようなデータシフト用のシフトクロックYSCLを生成して、シフトレジスタ１０３に供給するものである。シフトクロックYSCLは、走査側クロック信号YCLKと同じ周期を有して位相をすらした信号である。
【００６８】
シフトレジスタ１０３は、走査線Y1〜Yjの本数に対応して、ｊビットの並列出力を有するシフトレジスタを、入力データD0、D1、D2の各々に対応して３列独立して設けた構成となっている。このため、シフトレジスタ１０３からは各走査線Y1〜Yj毎に３ビットずつの出力が行われる。ここで、入力データD0、D1、D2は、各走査線Y1〜Yjの電圧を選択するためのデータであり、駆動制御回路１２０からそれぞれシリアルデータとして出力されたものである。また、シフトクロックYSCLは、シフトレジスタ１０３を構成する各シフトレジスタに供給されて、これらの各シフトレジスタが、図７に示すように、シフトクロックYSCLの立ち上がりタイミングと立ち下がりタイミングとにおいてそれぞれデータを取り込むとともに、取り込んだデータを順次シフトするようになっている。
【００６９】
次に、ラッチ１０４は、ｊビット分のデータを取り込むラッチを３列並列に備えるものであり、シフトレジスタ１０３による３列×ｊビットの並列出力データを、ラッチストローブ信号LSの立ち上がりのタイミングにおいて、３列×ｊビット分のラッチにそのまま取り込むように構成されている。ここで、ラッチストローブ信号LSは、駆動制御回路１２０から供給される信号であって、シフトレジスタ１０３を構成する各シフトレジスタがｊビット分のデータを取り込んだ後の所定のタイミングにおいて立ち上がる信号である。
【００７０】
したがって、ラッチ１０４からは、ラッチストロープ信号LSの立ち上がりタイミングにおいて、駆動制御回路１２０から出力されたシリアルデータD0、D1、D2が、各走査線Y1〜Yj毎に、３ビットのパラレルデータに変換されて出力されることになる。
【００７１】
次に、デコーダ１０５は、駆動制御回路１２０から供給される信号XSETが通常のＨレベルである場合、３ビットのパラレルデータをデコードして、選択信号の電圧としてV0〜V7のいずれかを選択するための信号に変換するものである。ただし、デコーダ１０５は、信号XSETが液晶表示装置の電源オフに応じてＬレベルに遷移すると、ラッチ１０４からのパラレルデータにかかわらず、駆動制御回路１２０から供給される信号MがＨレベルであれば電圧V1を、また、信号MがＬレベルであれば電圧V6を、それぞれ強制的に選択するための信号を出力するようになっている。ここで、信号Mは、充電モードあるいは放電モードでの液晶駆動極性を規定する信号である。
【００７２】
また、レベル・シフタ１０６は、デコーダ１０５によりデコードされた信号を順次シフトするものである。
【００７３】
ＬＣＤドライバ１０７は、図４におけるＤＣ−ＤＣコンバータ１３０ａから供給される８種類の電圧V0〜V7のいずれかを、レベル・シフタ１０７によってシフトされた信号にしたがって、各走査信号Y1〜Yj毎に選択して出力するものである。これにより、各走査線Y1〜Yjには、１水平走査期間の１／２期間（１／２Ｈ）毎にデータD0〜D2に応じて選択された、８種類の電圧V0〜V7のいずれかが走査信号として供給されることとなる。
【００７４】
ここで、ラッチ１０４から出力される３ビットのパラレルデータD0、D1、D2の値の組み合わせと選択信号の電圧V0〜V7との対応関係が図８に示される関係にある場合、第１に、３ビットのパラレルデータをデコーダ１０５により電圧V0〜V7のいずれかを選択する信号にデコードし、第２に、レベル・シフタ１０６を介してシフトすることにより、ＬＣＤドライバ１０７から、走査信号として図９に示すような大小関係を有する電圧を、各走査線Y1〜Yj毎に選択して出力することが可能になる。
【００７５】
例えば、走査線Y1に対応するラッチ１０４の出力を、データD0、D1、D2に対応させてDL10、DL11、DL12と表し、同様に、走査線Y2に対応するラッチ１０４の出力を、データD0、D1、D2に対応させてDL20、DL21、DL22と表す場合にあって、図１０に示すように、（DL10，DL11，DL12）および（DL20，DL21，DL22）の値が、ラッチストローブ信号LSの立ち上がりタイミングt1において、それぞれ（0，0，0）および（0，0，1）であったとすると、期間T1において、走査線Y1の電圧はV4となり、走査線Y2の電圧はV3となる。
【００７６】
また、同様に、（DL10，DL11，DL12）および（DL20，DL21，DL22）の値が、ラッチストローブ信号LSの立ち上がりタイミングt2において、それぞれ（1，1，1）および（0，0，1）であったとすると、期間T2において、走査線Y1の電圧はV2となり、走査線Y2の電圧はV3のままとなる。なお、図１０においては説明の関係上、充電モードおよび放電モードでの走査信号を一方の極性しか示していない。
【００７７】
このような走査信号駆動回路１００により、走査信号を充電モードと放電モードとの２つのモードで分けて駆動することが可能となり、さらに、両モードを正負の両極性でそれぞれ駆動することが可能となっている。
【００７８】
＜データ信号駆動回路＞
次に、液晶表示パネル１０にデータ信号を供給するデータ信号駆動回路１１０の詳細について説明する。
【００７９】
図１１に示すように、データ信号駆動回路１１０は、主に、シフトレジスタ１１１、ラッチ１１２、ＤＡコンバータ１１３および出力回路１１４から構成される。
【００８０】
このうち、シフトレジスタ１１１は、クロック信号XCLKに同期するラッチ信号であって、かつ、各データ信号出力端子X1〜Xiに対応するラッチ信号を、順次シフトして出力するものである。
【００８１】
ラッチ１１２は、各データ信号出力端子X1〜Xiに対応するｉビットのラッチ領域を備えるものである。各ラッチ領域は、データ線の順番でｎビット毎に供給されるｎビットのシリアル階調データGD0〜GDnを、シフトレジスタ１１１によるラッチ信号でそれぞれラッチして、水平同期信号に同期するラッチパルス信号LPの立ち上がりのタイミングで出力する。
【００８２】
ここで、階調データGD0〜GDn、クロック信号XCLKおよびラッチパルス信号LPは、それぞれ駆動制御回路１２０によって互いに関連付けられて供給されるので、ラッチ１１２の各ラッチ領域は、シリアルで供給される階調データのうち、それぞれ対応するデータ線への階調データGD0〜GDnを取り込んで、ラッチパルス信号LPの立ち上がりのタイミングで各データ線に対応して出力するようになっている。
【００８３】
ＤＡコンバータ１１３は、各データ線に対応する各階調データをアナログ信号に変換して、出力回路１１４に供給するものである。
【００８４】
出力回路１１４は、ＤＡコンバータ１１３により変換されたアナログ信号を電流増幅するバッファであって、階調データの電圧変調出力を行なうものである。
【００８５】
したがって、各データ信号出力端子X1〜Xiからは、それぞれ階調に応じて電圧変調されたデータ信号が出力されることになる。
【００８６】
ここで、ラッチ１１２からの階調データは、水平同期信号に同期するラッチパルス信号LPの立ち上がりタイミングで行われるため、出力回路１１４によりデータ信号は、１水平走査期間毎にデータ線に出力されることになる。ただし、上述したように、充電モードと放電モードとの各々において、液晶の表示状態を決定する選択電圧（図１０における電圧V1あるいはV2）は、１水平走査期間の１／２の期間において出力されるので、データ信号もこれに対応して１水平走査期間の１／２の期間に出力されるように設定されている。
【００８７】
＜駆動制御回路＞
次に、駆動制御回路１２０の詳細について説明する。
【００８８】
図１２に示すように、駆動制御回路１２０は、主に、基本タイミング作成部１２１、ドライバコントロール部１２２、データ出力部１２３およびＡ／Ｄ変換部１２４から構成される。
【００８９】
このうち、基本タイミング作成部１２１は、コンポジット信号等から分離された垂直同期信号や水平同期信号などの同期信号に基づいて、各回路に供給するクロック信号およびタイミング信号を生成し、ドライバコントロール部１２２、データ出力部１２３およびＡ／Ｄ変換部１２４に供給する。
【００９０】
Ａ／Ｄ変換部１２４は、コンポジット信号等から分離されたアナログ信号たる映像信号をデジタルデータに変換して、データ出力部１２３に供給する。
【００９１】
データ出力部１２３は、デジタルデータをｎ＋１ビットの階調データGD0〜GDnに変換するとともに、ｎ＋１ビットの階調データを、基本タイミング作成部１２１によるクロック信号に基づく所定のタイミングでそれぞれシリアルに、データ信号駆動回路１１０に供給する。
【００９２】
また、ドライバコントロール部１２２は、基本タイミング作成部１２１から、上述したクロック信号YCLK、ラッチストローブ信号LSおよびデータD0〜D2や、液晶駆動極性信号Mを走査信号駆動回路１００に供給させる一方、クロック信号XCLKおよびラッチパルス信号LPをデータ信号駆動回路１１０に供給する。
【００９３】
さらに、ドライバコントロール部１２２は、後述するオフシーケンス回路１４０から出力される信号PWR+がＨレベルになると、走査信号駆動回路１００に供給する信号XSETをＬレベルに遷移させるとともに、充電モードあるいは放電モードでの液晶駆動極性を規定する信号Mを、走査側クロック信号YCLKに同期させた信号とする。
【００９４】
ドライバコントロール部１２２からの信号は、基本タイミング作成部１２１のクロック信号およびタイミング信号に基づいて生成され、さらに、基本タイミング作成部１２１は、垂直同期信号や水平同期信号などの同期信号に基づいて、クロック信号およびタイミング信号を生成するので、走査信号駆動回路１００から出力される走査信号およびデータ信号駆動回路１１０から出力されるデータ信号についても、水平同期信号および垂直同期信号に同期したものとなる。
【００９５】
＜駆動動作＞
さて、このように走査信号駆動回路１００、データ信号駆動回路１１０および駆動制御回路１２０により、液晶表示装置において通常の表示を行う場合の動作を図１３（ａ）〜（ｄ）を参照して説明する。
【００９６】
図１３（ａ）は、あるデータ線Xn（X1≦Xn≦Xi）を介するデータ信号の一例を示すタイミングチャートである。図に示すように、データ信号は、１水平走査期間Ｈの後半の１／２の期間において供給される。
【００９７】
同図（ｂ）は、ある走査線Ym（Y1≦Ym＜Yj）を介する走査信号を示すタイミングチャートであり、同図（ｃ）は、次の走査線Ym+1を介する走査信号を示すタイミングチャートである。これらの図に示すように、走査線駆動回路１００から出力される走査信号は、１水平走査期間Ｈ毎に充電モード波形と放電モード波形とを交互に出力するように設定されており、一つの走査線についても、１垂直走査期間ＴＶ毎に充電モード波形と放電モード波形とを交互に出力するように設定されている。
【００９８】
そして、同図（ｄ）は、データ線Xnと走査線Ym+1との交点に対応する位置の画素１６に印加される電圧、すなわち、ＴＦＤ素子２０と液晶層１８との両端に印加される電圧を示すタイミングチャートである。ここで、当該液晶層１８に印加される電圧VLCを斜線で示す。
【００９９】
この例では、放電モードでの過充電期間Tpreにおいて、（V7-V3）の電圧が印加されることにより、ＴＦＤ素子２０がオン状態となり、当該液晶層１８は過充電される。
【０１００】
次に、放電期間Tdcにおいて、（V2-V3）の電圧が印加されると、当該データ信号により放電量が抑えられるため、当該液晶層１８の充電状態は維持される。したがって、液晶表示装置の設定がノーマリーホワイトモードの場合には黒が表示され、ノーマリーブラックモードの場合には白が表示されることになる。
【０１０１】
さらに、１垂直走査期間ＴＶ後、充電モードでの充電期間Tcにおいて、（V1-V4）の電圧が印加されると、ＴＦＤ素子２０がオン状態となり、当該液晶層１８はデータ信号に応じて充電される。このため、ノーマリーホワイトモードの場合には継続的に黒が表示され、ノーマリーブラックモードの場合には継続的に白が表示されることになる。
【０１０２】
反対に、図示していないが、放電モードの放電期間Tdcにおいて、（V2-V4)の電圧が印加されると、過充電期間Tpreにおいて液晶層１８に充電された電荷は、多数放電する。このため、ノーマリーホワイトモードの場合には白が表示され、ノーマリブラックモードの場合には黒が表示されることになる。
【０１０３】
さらに、図示していないが、１垂直走査期間ＴＶ後に、充電モードでの充電期間Tcにおいて、（V1-V3）の電圧が印加されると、液晶層１８への充電量は少ないままであるので、ノーマリーホワイトモードの場合には継続的に白が表示され、ノーマリーブラックモードの場合には継続的に黒が表示されることになる。
【０１０４】
このように、充電モードにおいて、選択電圧V1を供給することで液晶層１８をデータ信号に応じて充電する一方、放電モードにおいて、選択電圧V1とは逆極性のプリチャージ電圧V7を供給することで液晶層１８をデータ信号にかかわりなく過充電し、その後、プリチャージ電圧V7とは逆極性の選択電圧V2を供給するとともに、液晶層１８の放電量をデータ信号で制御することで、当該液晶画素の表示状態を制御することが可能となる。そして、このような充電モードと放電モードとは、逆極性についても同様に行われる。このため、表示状態を定める選択電圧は、放電モードにおいてはV1およびV6であり、充電モードにおいてはV2およびV5である。
【０１０５】
このような充電モードと放電モードによる駆動は、データ信号に基づきＴＦＤ素子２０を介して液晶層に電圧印加する際に、液晶層への印加電圧の極性を反転しても、ＴＦＤ素子２０を流れる電流が一方向の状態を用いて電荷充電を制御するものであるため、ＴＦＤ素子の極性ばらつき（印加電圧の極性による電流特性の非対称性）の影響を無くすことができる。
【０１０６】
そして、充電モードと放電モードとに分けて交互に駆動し、さらに、両モードを正負側の両極性で交互に駆動することにより、液晶層への充電がほぼ停止した時にＴＦＤ素子２０に印加される電圧が、ＴＦＤ素子の特性のバラツキにより変動しても、充電モードにて液晶印加電圧に発生する誤差電圧と、放電モードにて液晶印加電圧に発生する誤差電圧とが、実効電圧的に互いに相殺するので、表示ムラの発生等を有効に防止することが可能となっている。
【０１０７】
＜オフシーケンス回路＞
次に、オフシーケンス回路１４０の具体的構成の一例について図１４を参照して説明する。
【０１０８】
図に示すように、電源電圧Vccは抵抗Ｒ１、Ｒ２で分圧されて、シュミット型のコンパレータ１４１の負入力端に供給される一方、この正入力端には、基準電圧Vrefが供給される。電源電圧Vccを抵抗Ｒ１、Ｒ２で分圧した電圧は、電源オン時は基準電圧Vrefより高いので、コンパレータ１４１の出力はＬレベルである。そして、コンパレータ１４１の出力は、抵抗Ｒ３を介してトランジスタ１４２のベース（ゲート）に供給されるとともに、インバータ１４３を介してトランジスタ１４４のベース（ゲート）にも供給されている。
【０１０９】
ここで、トランジスタ１４２のエミッタ（ソース）は接地される一方、そのコレクタ（ドレイン）は抵抗Ｒ４を介して+5Vにプルアップされている。そして、トランジスタ１４２は通常時オフ状態にあるので、このプルアップ電位（Ｈレベル）が信号PWR-として取り出されている。また、トランジスタ１４４のエミッタ（ドレイン）は+5Vの電位となっている一方、そのコレクタ（ソース）は抵抗Ｒ５を介して接地レベルにプルダウンされている。そして、トランジスタ１４４は通常時オン状態であるので、このプルダウン電位（Ｌレベル）が信号PWR+として取り出されている。
【０１１０】
したがって、液晶表示装置に対する電源がオフされた結果、電源電圧Vccが徐々に降下して、電源電圧Vccを抵抗Ｒ１、Ｒ２で分圧した電圧がVref以下となると、コンパレータ１４１の出力は、ＬレベルからＨレベルへと遷移する結果、トランジスタ１４２がオフ状態からオン状態となる一方、トランジスタ１４４がオフ状態からオン状態となる。このため、電源オフにより電源電圧Vccが徐々に降下すると、オフシーケンス回路１４０から出力される信号PWR-はＨレベルからＬレベルに遷移し、信号PWR+はＬレベルからＨレベルへと遷移することとなる。
【０１１１】
ここで、コンパレータ１４２の出力がＬレベルからＨレベルに遷移する電源電圧Vccの値がしきい値電圧Vth（コンパレータ１４１にオフセット電圧が無い場合はVth＝Vref、オフセット電圧Voffがある場合はVth＝Vref+Voff）であり、オフシーケンス回路１４０では電源電圧がしきい値を下回ると電源オフを検出し、これによって信号PWR+と信号PWR-のレベルを変化させて出力する。本実施形態においては、しきい値電圧Vthは例えば１０Ｖ程度が設定されている。
【０１１２】
＜定電流回路＞
次に、定電流回路１５０ａについて説明する。定電流回路１５０ａは、電源オンから電源オフに切り替わって、信号PWR+と信号PWR-がレベル遷移すると、走査信号において画素の表示状態を定める選択電圧V1、V6の供給ラインを実質的に接地線に接続するスイッチ回路である。その具体的構成の一例について図１５を参照して説明する。
【０１１３】
図に示すように、ＤＣ−ＤＣコンバータ１３０ａにより出力される液晶駆動電圧V0〜V7のうち、電圧V1の供給ラインは、トランジスタ１５１のドレインに接続されている。ここで、トランジスタ１５１のゲートには、上記オフシーケンス回路１４０による信号PWR+が供給される一方、そのソースは接地されている。すなわち、通常時は信号PWR+がＬレベルなのでトランジスタ１５１はオフであるが、電源オフになって信号PWR+がＨレベルとなると、トランジスタ１５１がオンするように構成されている。
【０１１４】
また、ＤＣ−ＤＣコンバータ１３０ａにより出力される電圧V0〜V7のうち、電圧V6の供給ラインは、トランジスタ１５２のソースに接続されている。ここで、トランジスタ１５２のゲートには、上記オフシーケンス回路１４０による信号PWR-が供給される一方、そのドレインは電源電圧Vccに接続されている。すなわち、通常時は信号PWR-がＨレベルなのでトランジスタ１５２はオフであるが、電源オフとなって信号PWR-がＬレベルとなると、トランジスタ１５２もオンするように構成されている。
【０１１５】
＜電源オフ動作＞
さて、このようなオフシーケンス回路１４０および定電流回路１５０ａの構成による電源オフ時の動作について、図１６を参照して説明する。
【０１１６】
まず、図１６（ａ）に示すように、タイミングT10において電源オフされると、電源電圧Vccは徐々に接地レベルに降下する。ここで、タイミングT11において、電源電圧Vccがしきい値電圧Vth以下となると、上述したオフシーケンス回路１４０によって、信号PWR+は信号Ｈレベルに遷移する（同図（ｂ）参照）一方、信号PWR-はＬレベルに遷移する（同図（ｃ）参照）。
【０１１７】
信号PWR+がＨレベルに遷移すると、駆動制御回路１２０におけるドライバコントロール部１２２（図１２参照）によって、信号XSETはＬレベルに遷移する一方（同図（ｄ）参照）、それまで、充電モードあるいは放電モードでの液晶駆動極性を規定していた信号Mは、走査側クロック信号YCLKに同期する（同図（ｅ）参照）。この走査側クロック信号YCLKは、１／２Ｈの期間内に走査線分の電圧選択データD0〜D2を走査線駆動回路１００に転送する高周波クロック信号であるので、電源オフの検出に応じて信号Mも高周波クロック信号に切り替わる。信号Mではなく、走査側クロック信号YCLKを用いてもよい。
【０１１８】
さらに、信号XSETがＬレベルに遷移し、かつ、信号Mが走査側クロック信号YCLKに同期することにより、走査信号駆動回路１００におけるデコーダ１０５からは、ラッチ１０４からのパラレルデータにかかわらず、電圧V1と電圧V6とを交互に強制的に選択するための信号が出力される。
【０１１９】
このため、すべての走査線Y1〜Yjは、ＬＣＤドライバ１０７によって、電圧V1の供給ラインと電圧V6の供給ラインに対し、走査側クロック信号YCLK又は信号Mに同期して交互に選択接続されることになる。
【０１２０】
一方、信号PWR-がＬレベルに遷移すると、上述した定電流回路１５０ａにより、電圧V1の供給ラインがトランジスタ１５１を介して接地線に接続される一方、電圧V6の供給ラインがトランジスタ１５２を介して電源電圧Vccの供給ラインに接続される。なお、電圧V6の供給ラインは、電源電圧Vccの供給ラインに接続される構成となっているが、電源電圧Vccは、図１６（ａ）に示されるように、やがて接地レベルとなるので、このような構成は、電圧V6の供給ラインを接地線に接続する構成と実質的に同等である。したがって、定電流回路におけるトランジスタ１５１と１５２は、供給ラインを接地電位にするための電流を流す定電流源となる。
【０１２１】
よって、すべての液晶層１８に蓄積された電荷は、電圧V1の供給ラインを介し、定電流回路１５０ａにおけるトランジスタ１５１によって強制的に吐き出された後、電圧V6の供給ラインを介し、トランジスタ１５２によって強制的に吸い出されて、電荷の吸い出しと吐き出しとが信号YCLKや信号Mの短期間の切替に応じて交互に繰り返される。すなわち、トランジスタ１５１は、すべての液晶層１８から電流を吸い込む一方、トランジスタ１５２は、すべての液晶層１８に電流を吐き出す。特に、走査信号の選択電圧V1とV6の供給ラインを、液晶層１８からの電荷引き抜きに用いたので、電源オフ検出の当初は、２つの供給ラインの電位は選択電圧近傍にあり、ＴＦＤ素子２０をオンすることができ、ＴＦＤ素子２０を介して液晶層１８から蓄積電荷をV1側とV6側に交互に抜くことができる。電源オフ動作時は、正側と負側の電圧を液晶層１８に交互に印加するので、電源オフのタイミングで画素に蓄積された電圧が正負の如何なる電圧レベルにあっても、その電荷を放電させることができる。
【０１２２】
このため、すべての液晶層１８は一種の固定電位に接続されたことと同等になるため、そこに蓄積された電荷が急速かつ一定の速度でクリアにされることになる（図１６（ｆ）参照）。なお、本実施形態においては、信号YCLKや信号Mの周波数で、各データ線と電圧供給ラインV1又はV6との接続を切替えたが、１／２Ｈより高周波数のクロック信号であれば他の信号に同期させてもよい。
【０１２３】
したがって、本実施形態にかかる液晶表示装置によれば、画素電極の抵抗・サイズや、液晶の材質、基板間隔などの要因に依存することがないので、液晶層に蓄積された電荷がゼロになるまで時間を設定することが容易となるのである。
【０１２４】
〔第２実施形態の液晶表示装置〕
次に、本発明の第２実施形態にかかる液晶表示装置について説明する。
【０１２５】
上述した第１実施形態における定電流回路１５０ａ（図４参照）は、電圧V1およびV6の供給ラインと接地線との接続動作を、信号PWR+と信号PWR-のレベル遷移に基いて間接的に実行するものであったが、この第２実施形態における定電流回路１５０ｂは、電源電圧Vccの電圧降下によって直接的に実行するものである。
【０１２６】
このため、図１７に示す第２実施形態の液晶表示装置は、第１実施形態と異なり、信号PWR+や信号PWR-が定電流回路１５０ｂには供給されない構成となっている。
【０１２７】
この定電流回路１５０ｂの詳細について図１８を参照して説明する。この図に示すように、トランジスタ１５３のゲートには、電源電圧Vccが直接供給され、そのソースは接地され、また、そのドレインは、ＤＣ−ＤＣコンバータ１３０ａにより出力される電圧V0〜V7のうち、電圧V1に、抵抗Ｒ１１を介してプルアップされている。プルアップされたトランジスタ１５３のドレインは、トランジスタ１５４のゲートに接続され、そのソースは接地され、また、そのドレインは電圧V1の供給ラインに接続されている。
【０１２８】
すなわち、電源電圧Vccが電源オン時の通常電圧である場合、トランジスタ１５３はオン状態であるが、電源電圧Vccが電圧Vth以下まで降下すると、トランジスタ１５３がオフ状態となって、トランジスタ１５４がプルアップされてオン状態となる。このため、電圧V1の供給ラインがトランジスタ１５４を介して接地線に接続される構成となっている。
【０１２９】
一方、トランジスタ１５５のゲートは接地され、そのドレインは電圧V0〜V7のうち、電圧V6に、抵抗Ｒ１２を介してプルダウンされ、また、そのソースは、電源電圧Vccの供給ラインに接続されている。プルダウンされたトランジスタ１５５のソースは、トランジスタ１５６のゲートに接続され、そのソースは電圧V6の供給ラインに接続され、また、そのドレインは電源電圧Vccの供給ラインに接続されている。
【０１３０】
すなわち、電源電圧Vccが電源オン時の通常電圧である場合、トランジスタ１５５はオフ状態であるが、電源電圧Vccが電圧Vth以下まで降下すると、トランジスタ１５５がオン状態となって、トランジスタ１５６もオフ状態からオン状態となる。このため、電圧V6の供給ラインが電源電圧Vccの供給ラインに接続される構成となっている。なお、電源電圧Vccは、図１６（ａ）に示されるように、やがて接地レベルとなるので、このような構成は、電圧V6の供給ラインをトランジスタ１５６を介して接地線に接続する構成と実質的に同等である。したがって、定電流回路におけるトランジスタ１５４と１５６は、供給ラインを接地電位にするための電流を流す定電流源となる。
【０１３１】
また、他の構成要素は、第１実施形態と同様である。すなわち、電源電圧Vccが降下すると、すべての走査線Y1〜Yjが電圧V1、V6の供給ラインに交互に且つ高周波数で切替えて接続される。そして、定電流回路１５０ｂにおけるトランジスタ１５４、１５６によって、電圧V1、V6の供給ラインが徐々に接地レベルとなるため、第１実施形態と同様に、すべての液晶層１８に蓄積された電荷を急速かつ一定の速度でクリアにすることが可能となる。
【０１３２】
〔第３実施形態の液晶表示装置〕
次に、本発明の第３実施形態にかかる液晶表示装置について説明する。なお、説明しない箇所については、上記第１実施形態と同様な構成とする。
【０１３３】
上述した第１あるいは第２実施形態にあっては、定電流回路１５０ａあるいは１５０ｂによって、電源電圧Vccの降下が検出されると、電圧V1、V6の供給ラインと接地線とを接続する構成であったが、この第３実施形態にあっては、ＤＣ−ＤＣコンバータ１３０ｂが電圧V1、V6の供給ラインと接地線とを接続する構成である。
【０１３４】
このため、図１９に示すように、第３実施形態の液晶表示装置は、定電流回路１５０ａあるいは１５０ｂが存在しないかわりに、信号PWR+と信号PWR-がＤＣ−ＤＣコンバータ１３０ｂに供給される構成となっている。そして、ＤＣ−ＤＣコンバータ１３０ｂにおいて、電圧V1、V6を出力する最終段のトランジスタが、それぞれ実質的に図１５のトランジスタ１５１、１５２に示すように構成されている。
【０１３５】
すなわち、このＤＣ−ＤＣコンバータ１３０ｂにおいては、電圧V1の供給ラインからの吸い込み電流値と、電圧V6の供給ラインへの吐き出し電流値とが大きくなるように最終段トランジスタが構成されている。
【０１３６】
したがって、第３実施形態の液晶表示装置においても、第１および第２実施形態と同様に、すべての液晶層１８に蓄積された電荷を急速かつ一定の速度でクリアにすることが可能となる。
【０１３７】
〔第４の実施形態の液晶表示装置〕
次に、本発明の第４実施形態にかかる液晶表示装置について説明する。なお、説明しない箇所については、上記第１実施形態と同様な構成とする。
【０１３８】
上述の第１〜第３の実施形態においては、液晶表示パネル１０の走査線Y1〜Yjとデータ線X1〜Xiの交点に対応する位置の各画素１６が、２端子型非線形素子２０と液晶層１８が電気的に直列接続されて構成されるものであった。本実施形態においては、ストライプ状に配列された走査線（走査電極）Y1〜Yjとストライプ状に配列されたデータ線（データ電極）X1〜Xiを交差してその交差部分の液晶層によって画素１６を構成し、各画素１６にはスイッチング素子を配置しない構成としている。すなわち、液晶表示パネル１０は、走査線Y1〜Yjを内面に形成した第１基板とデータ線X1〜Xiを内面に形成した第２基板とを対向させ、この一対の基板間に液晶分子が１８０度以上のねじれ配向を有するＳＴＮ（スーパーツイステッドネマチック）型液晶１８を挟持して構成される。図示されないが、一対の基板の外側の少なくとも一方には位相差板が配置され、一対の基板と位相差板を挟んで一対の偏光板が配置される。具体的には、図４、図１７、図１９などで、ＴＦＤ素子２０を除いて、各画素１６の液晶層１８に対して、走査線とデータ線の電圧差を直接的に印加する構成となる。
【０１３９】
図２０は本実施形態の液晶表示装置の駆動波形を示す図である。図２０に示す駆動方法は、４本の走査線（４ライン）ずつを同時に選択し、４ライン単位で走査線を順次選択する駆動方法（Multi-Line Selection）である。したがって、同時に選択する走査線には、正規直交行列に基づいて規定される信号極性の選択電圧V2又は-V2が印加される。この正規直交行列は、同時選択する走査線に対して、例えば１フレーム期間に印加する選択電圧の信号極性を規定したものである。例えば、４ライン同時選択で１フレームに４回選択するのであれば、４行４列の行列となる。
【０１４０】
図２０においては、Y1〜Y8は走査信号駆動回路１００から走査線Y1〜Y8に印加される走査信号波形であり、X1はデータ信号駆動回路１１０からデータ線X1に印加されるデータ信号波形である。例えば、同時選択する4ラインのうちの１ラインの選択電圧と他の３ラインの選択電圧の信号極性が逆となり、各ラインは１フレーム期間内に４回選択され、そのうち他のラインと逆の信号極性の選択電圧が１回印加される。図２０では、各ラインは１フィールドf1〜f4毎に、１回（１Ｈ期間）選択される。なお、１フレーム期間（１Ｆ）内において時間軸上で分散して走査線を選択するのではなく、１フレーム期間内で各走査線の選択を連続して行ない、残りの期間を非選択期間として設定するパルス波形としても構わない。
【０１４１】
一方、データ線X1〜Xiに対しては、上記正規直交行列と、４本の走査線とデータ線の交点の画素の表示データ（オン又はオフ）との行列演算の結果に応じて、電圧V2、V1、Vc、-V1、-V2の中から選択される。したがって、図２０に示したデータ線X1の最初の１Ｈにおいては、データ線X1と走査線Y1〜Y4の交点の４個の画素のオン／オフデータの行列と、上記正規直交行列との演算結果に応じて電圧-V1を選択し、データ線X1に印加している。
【０１４２】
このような単純マトリクス型液晶表示装置においては、駆動電圧としてVc、V1〜V3、-V1〜-V3の７レベルの電圧が、上述の実施形態と同様に、ＤＣ−ＤＣコンバータ１３０ａや１３０ｂで形成されている。中心電圧Vcは接地電圧とする。
【０１４３】
本実施形態の液晶表示装置においても、走査信号の電圧供給ラインV3、-V3に対して、図１５に示すトランジスタ１５１及び１５２、または図１８に示すトランジスタ１５４及び１５６を接続する構成を採用したり、あるいは図１９に示すのと同様なＤＣ−ＤＣコンバータ１３０ｂの構成を採用したりすることにより、電源電圧Vccのオフや降下を検出して、電圧V3、−V3の供給ラインを接地線に接続することができる。さらに、走査信号駆動回路１００において、上述の実施形態と同様に、全ての走査線Y1〜Yjを、１Ｈより遥かに高周波数のクロック信号に同期して、V3と-V3の電圧供給ラインに交互に接続することにより、すべての走査線Y1〜Yjを電圧V3、-V3の供給ラインに交互に且つ高周波数で切替えて接続することができる。そして、電圧V3、-V3の供給ラインが徐々に接地レベル（Vc）となるため、上述の実施形態と同様に、すべての液晶層１８に蓄積された電荷を急速かつ一定の速度でクリアにすることが可能となる。特に、走査信号の方がデータ信号より振幅が大きいので、走査信号の正負の選択電圧を交互に液晶層に印加しながら、且つこの電圧を接地電位に収束させながら、液晶層の電荷を引き抜くと、液晶層の蓄積電圧よりも大きい電圧印加になるので、電荷が放電されやすくなる。
【０１４４】
なお、本実施形態の場合は、データ信号駆動回路１１０にデータ信号GD0〜GDnを高速転送する高周波クロックを、走査信号駆動回路１００における走査線とV3、−V3の２つの電圧供給ラインと間の接続切替制御に用いることが好ましい。
【０１４５】
なお、走査線ではなく、データ線を介して液晶層１８を固定電位に接続するようにしてもよい。すなわち、データ線X1〜Xiに供給する駆動電圧V1と-V1の組、あるいはV2と-V2の組の供給ラインに対して、図１５に示すトランジスタ１５１及び１５２、または図１８に示すトランジスタ１５４及び１５６を接続する構成を採用したり、あるいは図１９に示すのと同様なＤＣ−ＤＣコンバータ１３０ｂの構成を採用したりすることにより、電源電圧Vccのオフや降下を検出して、供給ラインを接地線に接続することができる。さらに、データ信号駆動回路１１０において、上述の実施形態と同様に、すべてのデータ線X1〜Xiを、１Ｈより遥かに高周波数のクロック信号に同期して、V1と-V1の供給ラインの組同士の間で、あるいはV2と-V2の供給ラインの組同士の間で、交互に切替え接続することにより、電圧V1、-V1の供給ライン、あるいは電圧V2、-V2の供給ラインを介して、全ての信号線を接地線に接続することができる。そして、電圧供給ラインに接続されたトランジスタによって、電圧V1と-V1、あるいは電圧V2と−V2の供給ラインが徐々に接地レベル（Vc）となるため、上述の実施形態と同様に、すべての液晶層１８に蓄積された電荷を急速かつ一定の速度でクリアにすることが可能となる。
【０１４６】
なお、上述のように走査線を接地線に接続することと、データ線を接地線に接続することの両方を、一緒に行なって、液晶層の電荷を急速に引き抜くようにしてもよい。
【０１４７】
〔変形例〕
なお、上述した第１〜第４実施形態にあっては、電源オフを、電源電圧Vccの降下によって間接的に検出する構成としたが、電源オフを直接的に検出して、信号PWR+及び信号PWR-を生成し、上述の実施形態のように、液晶層に蓄積された電荷をクリアする構成でも良いのはもちろんである。
【０１４８】
また、第１〜第４実施形態にあっては、電源電圧Vccの降下により電源オフが検出されると、走査線Y1〜Yjのすべてを、２つの電圧の供給ラインに交互に切替えて接続するとともに、これらの両ラインをトランジスタ１５１、１５２を介して接地線に接続する構成としたが、信号PWR+あるいは信号PWR-に応じてデータ線X1〜Xiのすべてを、一斉に接地線に接続する構成でも良い。すなわち、図１１示すように、信号PWR+あるいは信号PWR-をデータ信号駆動回路１１０に供給するとともに、データ信号駆動回路１１０が信号PWR+あるいは信号PWR-のレベル遷移によってデータ線X1〜Xiのすべてを接地線に接続する構成でも良い。図１１において、データ線Xiに例示したように、接地線とデータ線Xiの間にトランジスタ１６０を接続し、信号PWR+をトランジスタ１６０のゲートに入力し、電源オフになるとトランジスタ１６０をオンさせて、データ線Xiを接地線に接続するようにすればよい。なお、この場合、各データ線X1〜Xiに対してぞれぞれトランジスタ１６０が接地線との間に接続される。走査線については、上述の実施形態の方法で接地電位に接続し、データ線についても併せて接地電位に接続するようにしてもよい。
【０１４９】
さらに、第１〜第３実施形態にあっては、電源電圧Vccの降下により電源オフが検出されると、走査線Y1〜Yjのすべてを、充電モードにおいて画素の表示状態を定める走査信号の選択電圧V1、V6の供給ラインに交互に接続する構成としたが、放電モードにおいて画素の表示状態を定める走査信号の選択電圧V2、V5の供給ラインに交互に接続する構成としても良い。
【０１５０】
〔電子機器：その１〕
次に、上述した第１〜第４実施形態の液晶表示装置を電子機器に用いた例のいくつかについて説明する。
【０１５１】
まず、この液晶表示装置をライトバルブとして用いたビデオプロジェクタについて説明する。図２１は、ビデオプロジェクタの構成例を示す平面図である。
【０１５２】
この図に示すように、ビデオプロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された複数のミラー１１０６、１１０６、……および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１５３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶表示パネル１０であり、図示しない回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１５４】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、対向基板３２にカラーフィルタを設ける必要はない。
【０１５５】
〔電子機器：その２〕
さらに、液晶表示装置をパーソナルコンピュータに適用した例について説明する。図２２は、このパーソナルコンピュータの構成を示す正面図である。図において、パーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶ディスプレイ１２０６とから構成されている。この液晶ディスプレイ１２０６は、先に述べた液晶表示パネル１０にカラーフィルタとバックライトとを付加することにより構成される。
【０１５６】
〔電子機器：その３〕
次に、液晶表示パネルをページャに適用した例について説明する。図２３は、このページャの構造を示す分解斜視図である。この図に示すように、ページャ１３００は、金属フレーム１３０２において、液晶表示パネル１０を、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１、第２のシールド板１３１０、１３１２とともに収容する構成となっている。そして、液晶表示パネル１０と回路基板１０との導通は、対向基板３２に対しては２つの弾性導電体１３１４、１３１６によって、素子アレイ基板３０に対してはフィルムテープ１３１８によって、それぞれ図られている。
【０１５７】
なお、図２１〜図２３を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１５８】
【発明の効果】
以上説明したように、本発明によれば、液晶表示装置への電源オフが検出されると、液晶層を定電流源を介して固定電位に接続するので、当該液晶層に蓄積された電荷を、個々の装置に依存することなく、迅速にクリアする結果、液晶の劣化を防止することが可能となる。
【図面の簡単な説明】
【図１】  （ａ）は、ＴＦＤ素子を適用した液晶パネル用基板の１画素分についてのレイアウトを示す平面図であり、（ｂ）は、そのＡ−Ａ線の断面図である。
【図２】  他のＴＦＤ素子の構造を示す断面図である。
【図３】  （ａ）は、他のＴＦＤ素子を適用した液晶パネル用基板の１画素分についてのレイアウトを示す平面図であり、（ｂ）は、そのＢ−Ｂ線の断面図である。
【図４】  本発明の第１実施形態にかかる液晶表示装置の要部構成を示すブロック図である。
【図５】  液晶表示パネルの構成を示す部分破断斜視図である。
【図６】  走査信号駆動回路の詳細構成を示すブロック図である。
【図７】  同走査信号駆動回路におけるデータ取り込み動作を示すタイミングチャートである。
【図８】  同走査信号駆動回路に供給されるパラレルデータD0、D1、D2と出力電圧との関係を示す図である。
【図９】  各出力電圧の大小関係を示す図である。
【図１０】  同走査信号駆動回路による走査信号の出力動作を示す電圧波形を示す図である。
【図１１】  データ信号駆動回路の詳細構成を示すブロック図である。
【図１２】  駆動制御回路の詳細構成を示すブロック図である。
【図１３】  （ａ）〜（ｄ）は、それぞれ液晶表示パネルの駆動例を示す駆動波形図である。
【図１４】  オフシーケンス回路の構成を示す回路図である。
【図１５】  第１実施形態における定電流回路の構成を示す回路図である。
【図１６】  （ａ）〜（ｆ）は、それぞれ電源オフ時の動作を示すタイミングチャートである。
【図１７】  本発明の第２実施形態にかかる液晶表示装置の要部構成を示すブロック図である。
【図１８】  第２実施形態における定電流回路の構成を示す回路図である。
【図１９】  本発明の第３実施形態にかかる液晶表示装置の要部構成を示すブロック図である。
【図２０】  本発明の第４実施形態にかかる液晶表示装置の動作を示す駆動波形を示す図である。
【図２１】  液晶表示パネルを適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。
【図２２】  液晶表示パネルを適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図２３】  液晶表示パネルを適用した電子機器の一例たるページャの構成を示す分解斜視図である。
【符号の説明】
１０……液晶表示パネル、
１２、４８、X1〜Xi……走査線、
１４、Y1〜Yj……データ線、
１６……画素領域（画素）
１８……液晶層、
２０、４０……ＴＦＤ素子、
２２……第１金属膜（第１金属）、
２４……酸化膜（絶縁体）、
２６……第２金属膜（第２金属）、
３０……素子アレイ基板、
３２……対向基板、
３６、４５……画素電極、
１００……走査信号駆動回路、
１１０……データ信号駆動回路、
１２０……駆動制御回路、
１３０ａ、１３０ｂ……ＤＣ−ＤＣコンバータ、
１４０……オフシーケンス回路（検出手段、検出回路）、
１５０ａ、１５０ｂ……定電流回路（固定電位、スイッチ回路）、
１５１、１５２、１５４、１５５……トランジスタ（第１の接続手段）、
１５３、１５５……トランジスタ（検出手段）
【図１】
0003832138.tif 000002
【図２】
0003832138.tif 000003
【図３】
0003832138.tif 000004
【図４】
0003832138.tif 000005
【図５】
0003832138.tif 000006
【図６】
0003832138.tif 000007
【図７】
0003832138.tif 000008
【図８】
0003832138.tif 000009
【図９】
0003832138.tif 000010
【図１０】
0003832138.tif 000011
【図１１】
0003832138.tif 000012
【図１２】
0003832138.tif 000013
【図１３】
0003832138.tif 000014
【図１４】
0003832138.tif 000015
【図１５】
0003832138.tif 000016
【図１６】
0003832138.tif 000017
【図１７】
0003832138.tif 000018
【図１８】
0003832138.tif 000019
【図１９】
0003832138.tif 000020
【図２０】
0003832138.tif 000021
【図２１】
0003832138.tif 000022
【図２２】
0003832138.tif 000023
【図２３】
0003832138.tif 000024