(57)【特許請求の範囲】
【請求項１】
複数の発光素子によって表示画面を形成するディスプレイパネルにおける前記発光素子を、夫々に異なる輝度重み付け値が割り当てられている複数の分割表示期間からなる単位表示期間内において入力映像信号の輝度レベルに対応した発光期間だけ発光させることにより前記ディスプレイパネルを階調駆動せしめるディスプレイパネルの駆動方法であって、
前記単位表示期間の前半部に属する前記分割表示期間において前記発光素子を前記発光期間内での第１発光時間に亘り継続して発光せしめる第１駆動行程と、
前記単位表示期間内の後半部に属する前記分割表示期間において前記発光素子を前記発光期間内での残りの第２発光時間に亘り継続して発光せしめる第２駆動行程と、を有し、
前記分割表示期間各々の内で前記輝度重み付け値が奇数番目に大なる分割表示期間が前記前半部及び前記後半部の内の一方に配置され、前記輝度重み付け値が偶数番目に大なる分割表示期間が他方に配置されていることを特徴とするディスプレイパネルの駆動方法。
【請求項２】
前記前半部における先頭の前記分割表示期間中においてのみで全ての前記発光素子を発光セル又は、非発光セルのいずれか一方の状態に初期化し、
前記前半部における１の前記分割表示期間において前記発光素子の状態を前記入力映像信号に応じて前記非発光セルから前記発光セル又は前記発光セルから非発光セルの状態に推移せしめ、
前記前半部における前記分割表示期間の各々において前記発光セルの状態にある前記発光素子だけを前記分割表示期間の重み付けに対応した時間だけ発光させ、
前記後半部における先頭の前記分割表示期間中においてのみで全ての前記発光素子を前記発光セル又は、非発光セルのいずれか一方の状態に初期化し、
前記後半部における１の前記分割表示期間において前記発光素子の状態を前記入力映像信号に応じて前記非発光セルから前記発光セル又は前記発光セル非発光セルの状態に推移せしめ、
前記後半部における前記分割表示期間の各々において前記発光セルの状態にある前記発光素子だけを前記分割表示期間の重み付けに対応した時間だけ発光させることを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項３】
前記前半部及び前記後半部における１の前記分割表示期間において前記発光素子の状態を前記入力映像信号に応じて前記非発光セル及び前記発光セルの内の一方の状態に推移させた直後の分割表示期間において再び前記発光素子を、前記入力映像信号に応じた一方の状態に推移させるべき駆動を行うことを特徴とする請求項２記載のディスプレイパネルの駆動方法。
【請求項４】
複数の発光素子によって表示画面を形成するディスプレイパネルにおける前記発光素子の各々を単位表示期間内において入力映像信号の輝度レベルに対応した発光期間だけ発光させることにより前記ディスプレイパネルを階調駆動せしめるディスプレイパネルの駆動方法であって、
前記単位表示期間内において前記発光素子を前記発光期間に亘り継続して発光せしめる第１駆動シーケンスと、
前記単位表示期間の前半部において前記発光素子を前記発光期間内での第１発光時間に亘り継続して発光せしめ、前記単位表示期間の後半部において前記発光素子を前記発光期間内での残りの第２発光時間に亘り継続して発光せしめる第２駆動シーケンスと、を有し、
前記入力映像信号の垂直同期周波数に応じて前記第１駆動シーケンス及び前記第２駆動シーケンスを択一的に実行することを特徴とするディスプレイパネルの駆動方法。
【請求項５】
前記単位表示期間は、夫々に異なる輝度重み付け値が割り当てられている複数の分割表示期間からなり、
前記分割表示期間各々の内で前記輝度重み付け値が奇数番目に大なる分割表示期間が前記前半部及び前記後半部の内の一方に配置され、前記輝度重み付け値が偶数番目に大なる分割表示期間が他方に配置されていることを特徴とする請求項４記載のディスプレイパネルの駆動方法。
【請求項６】
前記入力映像信号の垂直同期周波数が所定周波数以上である場合には前記第１駆動シーケンスを実行する一方、前記垂直同期周波数が前記所定周波数より低い場合には前記第２駆動シーケンスを実行することを特徴とする請求項４記載のディスプレイパネルの駆動方法。
【請求項７】
前記単位表示期間は複数の分割表示期間に分割されており、
前記前半部における先頭の前記分割表示期間中においてのみで全ての前記発光素子を発光セル又は、非発光セルのいずれか一方の状態に初期化し、
前記前半部における１の前記分割表示期間において前記発光素子の状態を前記入力映像信号に応じて前記非発光セルから前記発光セル又は前記発光セルから非発光セルの状態に推移せしめ、
前記前半部における前記分割表示期間の各々において前記発光セルの状態にある前記発光素子だけを前記分割表示期間の重み付けに対応した時間だけ発光させ、
前記後半部における先頭の前記分割表示期間中においてのみで全ての前記発光素子を前記発光セル又は、非発光セルのいずれか一方の状態に初期化し、
前記後半部における１の前記分割表示期間において前記発光素子の状態を前記入力映像信号に応じて前記非発光セルから前記発光セル又は前記発光セルから非発光セルの状態に推移せしめ、
前記後半部における前記分割表示期間の各々において前記発光セルの状態にある前記発光素子だけを前記分割表示期間の重み付けに対応した時間だけ発光させることを特徴とする請求項４記載のディスプレイパネルの駆動方法。
【請求項８】
入力映像信号における１フィールド表示期間毎にＮ個のサブフィールドによって複数の発光素子を備えたディスプレイパネルを第１階調〜第(Ｎ＋１)階調までのＮ＋１段階にて駆動するディスプレイパネルの駆動方法であって、
前記１フィールド表示期間の前半部及び後半部の各々において、先頭に配置されている前記サブフィールドのみにて全ての前記発光素子を発光セル及び非発光セルのいずれか一方の状態に初期化し、前記サブフィールド各々の内の１の前記サブフィールドのみで前記発光素子の状態を前記入力映像信号に応じて前記発光セル及び非発光セルの内の他方の状態に推移せしめ、前記発光セルの状態にある前記発光素子だけを各サブフィールドに割り当てられている輝度重み付けに対応した時間だけ発光させる駆動を実行するにあたり、
前記Ｎが偶数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の第２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめる一方、
前記Ｎが奇数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、前記第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、前記第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の第２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめることを特徴とするディスプレイパネルの駆動方法。
【請求項９】
前記Ｎ個のサブフィールド各々の内で前記輝度重み付け値が奇数番目に大なるサブフィールドが前記前半部及び前記後半部の内の一方に配置され、前記輝度重み付け値が偶数番目に大なるサブフィールドが他方に配置されていることを特徴とする請求項８記載のディスプレイパネルの駆動方法。
【請求項１０】
入力映像信号における１フィールド表示期間毎にＮ個のサブフィールドによって複数の発光素子を備えたディスプレイパネルを第１階調〜第(Ｎ＋１)階調までのＮ＋１段階にて駆動するディスプレイパネルの駆動方法であって、
前記１フィールド表示期間の前半部及び後半部の各々において、先頭に配置されている前記サブフィールドのみにて全ての前記発光素子を発光セル及び非発光セルのいずれか一方の状態に初期化し、前記サブフィールド各々の内の１の前記サブフィールドのみで前記発光素子の状態を前記入力映像信号に応じて前記発光セル及び非発光セルの内の他方の状態に推移せしめ、前記発光セルの状態にある前記発光素子だけを各サブフィールドに割り当てられている輝度重み付けに対応した時間だけ発光させる駆動を実行するにあたり、
前記Ｎが偶数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾から２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめる一方、
前記Ｎが奇数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、前記第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、前記第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾から２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめることを特徴とするディスプレイパネルの駆動方法。
【請求項１１】
前記Ｎ個のサブフィールド各々の内で前記輝度重み付け値が奇数番目に大なるサブフィールドが前記前半部及び前記後半部の内の一方に配置され、前記輝度重み付け値が偶数番目に大なるサブフィールドが他方に配置されていることを特徴とする請求項１０記載のディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、発光及び非発光の２状態しかもたない発光素子が配列されてなるディスプレイパネルの駆動に関する。
【０００２】
【従来の技術】
近年、ディスプレイ装置の大画面化に伴い、奥行きの薄い表示デバイスが望まれている。交流放電型のプラズマディスプレイパネルは、薄型の表示デバイスの１つとして着目されている。
図１は、かかるプラズマディスプレイパネルにて画像表示を行うプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、データ電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。尚、行電極は、Ｘ及びＹの一対にて画面の１行分に対応した行電極を形成している。これら列電極Ｄと、行電極Ｘ及びＹは、放電ガスが封入されている放電空間を挟んで互いに対向して配置された２つのガラス基板各々に形成されている。そして、各行電極対と列電極との交叉部に、各画素に対応した表示素子としての放電セルが形成される構造となっている。
【０００４】
ここで、放電セルは、放電現象を利用したものである為、"発光"及び"非発光"の２つの状態しかもたない。つまり、最低輝度(非発光状態)と、最高輝度(発光状態)の２階調分の輝度しか表現出来ないのである。そこで、駆動装置１００は、このような放電セルがマトリクス状に配列されてなる上記ＰＤＰ１０に対して、入力映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
【０００５】
サブフィールド法では、１フィールドの表示期間を例えば図２に示されるが如き８個のサブフィールドＳＦ１〜ＳＦ８に分割する。これらサブフィールドＳＦ１〜ＳＦ８各々には、そのサブフィールド内において実行すべき発光の回数が割り当てられている。従って、入力映像信号に基づいて、発光を実施させるサブフィールドと、発光を実施させないサブフィールドとの組み合わせを変更すれば、１フィールドの表示期間内においてこの入力映像信号の輝度レベルに応じた回数の発光が為される。この際、かかる１フィールド表示期間内で実施された発光の総数に応じた中間輝度が視覚される。
【０００６】
図３は、発光を実施させるサブフィールドと発光を実施させないサブフィールドとの組み合わせ方(以下、発光駆動パターンと称する)の一例を示す図である。駆動装置１００は、この図３に示される９種類の発光駆動パターンの中から、入力された映像信号に応じた１つを選択する。そして、この選択した発光駆動パターン中の白丸にて示されるサブフィールドにおいてのみで図２中に記述されている回数だけ発光を実施させるべく、各種駆動パルスをＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに印加する。
【０００７】
図３に示される９種類の発光駆動パターンによれば、発光輝度比が、
｛0、1、7、23、47、82、128、185、255｝
なる９段階の中間輝度を有する画像表示を行うことが出来る。
この際、図３に示される発光駆動パターンでは、１フィールド期間内の１サブフィールドにおいて一旦、放電セルを非発光状態にしたら、それ以降のサブフィールドでは発光を実施させないようにしている。つまり、白丸にて示されるが如き発光を実施するサブフィールドが連続している状態(以下、発光継続状態と称する)と、発光を実施させないサブフィールドが連続している状態(以下、消灯継続状態と称する)とが、１フィールド期間内において互いに反転するような発光駆動パターンを排除したのである。これにより、上記発光継続状態と、上記消灯継続状態とが互いに反転している２つの画像領域の境界上に生じるといわれる偽輪郭の発生を抑制しているのである。
【０００８】
ここで、図３に示されるが如き発光駆動パターンでは、上記発光継続状態及び上記消灯継続状態の切り換え周波数が、１フィールド表示期間を担う垂直同期周波数と同一となる。よって、垂直同期周波数が５０[Hz]しかないＰＡＬ方式テレビジョン信号が入力映像信号として供給された場合には、フリッカが生じる恐れがある。
【０００９】
【発明が解決しようとする課題】
本発明は、かかる点に鑑みて為されたものであり、入力映像信号の垂直同期周波数が低くても、フリッカを生じさせることなく偽輪郭を抑制した画像表示が可能なディスプレイパネルの駆動方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載によるディスプレイパネルの駆動方法は、複数の発光素子によって表示画面を形成するディスプレイパネルにおける前記発光素子を、夫々に異なる輝度重み付け値が割り当てられている複数の分割表示期間からなる単位表示期間内において入力映像信号の輝度レベルに対応した発光期間だけ発光させることにより前記ディスプレイパネルを階調駆動せしめるディスプレイパネルの駆動方法であって、前記単位表示期間の前半部に属する前記分割表示期間において前記発光素子を前記発光期間内での第１発光時間に亘り継続して発光せしめる第１駆動行程と、前記単位表示期間内の後半部に属する前記分割表示期間において前記発光素子を前記発光期間内での残りの第２発光時間に亘り継続して発光せしめる第２駆動行程と、を有し、前記分割表示期間各々の内で前記輝度重み付け値が奇数番目に大なる分割表示期間が前記前半部及び前記後半部の内の一方に配置され、前記輝度重み付け値が偶数番目に大なる分割表示期間が他方に配置されている。
又、請求項４記載によるディスプレイパネルの駆動方法は、複数の発光素子によって表示画面を形成するディスプレイパネルにおける前記発光素子の各々を単位表示期間内において入力映像信号の輝度レベルに対応した発光期間だけ発光させることにより前記ディスプレイパネルを階調駆動せしめるディスプレイパネルの駆動方法であって、前記単位表示期間内において前記発光素子を前記発光期間に亘り継続して発光せしめる第１駆動シーケンスと、前記単位表示期間の前半部において前記発光素子を前記発光期間内での第１発光時間に亘り継続して発光せしめ、前記単位表示期間の後半部において前記発光素子を前記発光期間内での残りの第２発光時間に亘り継続して発光せしめる第２駆動シーケンスと、を有し、前記入力映像信号の垂直同期周波数に応じて前記第１駆動シーケンス及び前記第２駆動シーケンスを択一的に実行する。
又、請求項８記載によるディスプレイパネルの駆動方法は、入力映像信号における１フィールド表示期間毎にＮ個のサブフィールドによって複数の発光素子を備えたディスプレイパネルを第１階調〜第(Ｎ＋１)階調までのＮ＋１段階にて駆動するディスプレイパネルの駆動方法であって、前記１フィールド表示期間の前半部及び後半部の各々において、先頭に配置されている前記サブフィールドにて全ての前記発光素子を発光セル及び非発光セルのいずれか一方の状態に初期化し、前記サブフィールド各々の内の１の前記サブフィールドのみで前記発光素子の状態を前記入力映像信号に応じて前記発光セル及び非発光セルの内の他方の状態に推移せしめ、前記発光セルの状態にある前記発光素子だけを各サブフィールドに割り当てられている輝度重み付けに対応した時間だけ発光させる駆動を実行するにあたり、前記Ｎが偶数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の第２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめる一方、前記Ｎが奇数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、前記第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、前記第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の第２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド��々の内の最後尾の前記サブフィールドで前記発光素子を発光せしめる。
又、請求項１０記載によるディスプレイパネルの駆動方法は、入力映像信号における１フィールド表示期間毎にＮ個のサブフィールドによって複数の発光素子を備えたディスプレイパネルを第１階調〜第(Ｎ＋１)階調までのＮ＋１段階にて駆動するディスプレイパネルの駆動方法であって、前記１フィールド表示期間の前半部及び後半部の各々において、先頭に配置されている前記サブフィールドにて全ての前記発光素子を発光セル及び非発光セルのいずれか一方の状態に初期化し、前記サブフィールド各々の内の１の前記サブフィールドのみで前記発光素子の状態を前記入力映像信号に応じて前記発光セル及び非発光セルの内の他方の状態に推移せしめ、前記発光セルの状態にある前記発光素子だけを各サブフィールドに割り当てられている輝度重み付けに対応した時間だけ発光させる駆動を実行するにあたり、前記Ｎが偶数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾から２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめる一方、前記Ｎが奇数の場合には、前記第１階調では前記サブフィールドのいずれにおいても前記発光素子を発光させず、前記第２階調では前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、前記第３階調では前記第２階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の最後尾の前記サブフィールドのみで前記発光素子を発光せしめ、第４階調では前記第３階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されている前記サブフィールド各々の内の最後尾から２番目に配列された前記サブフィールドで前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の他方に配置されている前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめ、前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィールドに加えて前記前半部及び後半部の内の一方に配置されてい��前記サブフィールド各々の内の先頭の前記サブフィールドで前記発光素子を発光せしめる。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図４は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の概略構成を示す図である。
図４において、同期検出回路１は、入力映像信号中から垂直同期信号を検出した場合には垂直同期検出信号Ｖを発生してこれを駆動制御回路２及び垂直同期周波数検出回路３に夫々供給する。同期検出回路１は、更に、上記入力映像信号中から水平同期信号を検出した場合には水平同期検出信号Ｈを発生してこれを駆動制御回路２に供給する。垂直同期周波数検出回路３は、上記垂直同期検出信号Ｖの周期を測定することにより、上記入力映像信号における垂直同期周波数を求めその周波数値を示す垂直同期周波数信号ＶＦを駆動制御回路２及びデータ変換回路３０の各々に供給する。Ａ／Ｄ変換器４は、駆動制御回路２から供給されるクロック信号に応じて、上記入力映像信号をサンプリングしてこれを１画素毎の例えば８ビットの画素データＤに変換し、これをデータ変換回路３０に供給する。
【００１２】
図５は、かかるデータ変換回路３０の内部構成を示す図である。
図５において、第１データ変換回路３２は、上記画素データＤを図６に示されるが如き変換特性に基づいて(１４×１６)／２５５にしたものを変換画素データＤHとして多階調化処理回路３３に供給する。すなわち、第１データ変換回路３２は、８ビットで０〜２５５なる２５６階調分の輝度を表現し得る画素データＤを、８ビットで０〜２２４なる２２５階調分の輝度を表現し得る変換画素データＤHに変換するのである。具体的には、第１データ変換回路３２は、図６に示されるが如き変換特性に従った図７及び図８に示される変換テーブルに基づいて、上記画素データＤを変換画素データＤHに変換する。尚、この変換特性は、画素データのビット数 、後述する多階調化による圧縮ビット数、並びに表示階調数に応じて設定される。
【００１３】
このように、後述する多階調化処理を実施する前に、第１データ変換回路３２にて、表示階調数及び多階調化による圧縮ビット数を考慮した変換を行う。かかるデータ変換により、入力された画素データＤを上位ビット群（多階調化画素データに対応）と下位ビット群（切り捨てられるデータ：誤差データ）とのビット境界で切り分け、この信号に基づき多階調化処理を実施させるようになっている。これにより、後述する多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生（すなわち、階調歪みの発生）を防止することができる。
【００１４】
図９は、かかる多階調化処理を実施する多階調化処理回路３３の内部構成を示す図である。
図９に示されるように、多階調化処理回路３３は、誤差拡散処理回路３３０及びディザ処理回路３５０から構成される。
誤差拡散処理回路３３０におけるデータ分離回路３３１は、上記第１データ変換回路３２から供給された８ビットの変換画素データＤH中の下位２ビット分を誤差データ、上位６ビット分を表示データとして分離する。加算器３３２は、かかる誤差データと、遅延回路３３４からの遅延出力と、係数乗算器３３５の乗算出力とを加算して得た加算値を遅延回路３３６に供給する。遅延回路３３６は、加算器３３２から供給された加算値を、画素データにおける１クロック周期分の時間(以下、遅延時間Ｄと称する)だけ遅らせた信号を遅延加算信号ＡＤ1として上記係数乗算器３３５及び遅延回路３３７に夫々供給する。係数乗算器３３５は、上記遅延加算信号ＡＤ1に所定係数値Ｋ1(例えば、"7/16")を乗算して得られた乗算結果を上記加算器３３２に供給する。遅延回路３３７は、上記遅延加算信号ＡＤ1を更に(１水平走査期間−上記遅延時間Ｄ×４）なる時間だけ遅延させたものを遅延加算信号ＡＤ2として遅延回路３３８に供給する。遅延回路３３８は、かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄだけ遅延させたものを遅延加算信号ＡＤ3として係数乗算器３３９に供給する。又、遅延回路３３８は、かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄ×２なる時間分だけ遅延させたものを遅延加算信号ＡＤ4として係数乗算器３４０に供給する。更に、遅延回路３３８は、かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄ×３なる時間分だけ遅延させたものを遅延加算信号ＡＤ5として係数乗算器３４１に供給する。係数乗算器３３９は、上記遅延加算信号ＡＤ3に所定係数値Ｋ2(例えば、"3/16")を乗算して得られた乗算結果を加算器３４２に供給する。係数乗算器３４０は、上記遅延加算信号ＡＤ4に所定係数値Ｋ3(例えば、"5/16")を乗算して得られた乗算結果を加算器３４２に供給する。係数乗算器３４１は、上記遅延加算信号ＡＤ5に所定係数値Ｋ4(例えば、"1/16")を乗算して得られた乗算結果を加算器３４２に供給する。加算器３４２は、上記係数乗算器３３９、３４０及び３４１各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路３３４に供給する。遅延回路３３４は、かかる加算信号を上記遅延時間Ｄなる時間分だけ遅延させて上記加算器３３２に供給する。加算器３３２は、上記誤差データと、遅延回路３３４からの遅延出力と、係数乗算器３３５の乗算出力とを加算した際に桁上げがない場合には論理レベル"０"、桁上げがある場合には論理レベル"1"のキャリアウト信号ＣOを発生してこれを加算器３３３に供給する。加算器３３３は、上記変換画素データＤH中の上位６ビット分からなる表示データに、上記キャリアウト信号ＣOを加算したものを６ビットの誤差拡散処理画素データＥＤとして出力する。
【００１５】
以下に、かかる構成からなる誤差拡散処理回路３３０の動作について説明する。
例えば、図１０に示されるが如きＰＤＰ１０の画素Ｇ(j,k)に対応した誤差拡散処理画素データＥＤを求める場合、先ず、かかる画素Ｇ(j,k)の左横の画素Ｇ(j,k-1)、左斜め上の画素Ｇ(j-1,k-1)、真上の画素Ｇ(j-1,k)、及び右斜め上の画素Ｇ(j-1,k+1)各々に対応した各誤差データ、すなわち、
画素Ｇ(j,k-1)に対応した誤差データ：遅延加算信号ＡＤ1
画素Ｇ(j-1,k+1)に対応した誤差データ：遅延加算信号ＡＤ3
画素Ｇ(j-1,k)に対応した誤差データ：遅延加算信号ＡＤ4
画素Ｇ(j-1,k-1)に対応した誤差データ：遅延加算信号ＡＤ5
各々を、上述した如き所定の係数値Ｋ1〜Ｋ4をもって重み付け加算する。次に、この加算結果に、変換画素データＨＤPの下位２ビット分、すなわち画素Ｇ(j,k)に対応した誤差データを加算し、この際得られた１ビット分のキャリアウト信号ＣOを変換画素データＤH中の上位６ビット分、すなわち画素Ｇ(j,k)に対応した表示データに加算したものを誤差拡散処理画素データＥＤとする。
【００１６】
かかる構成により、誤差拡散処理回路３３０では、変換画素データＤH中の上位６ビット分を表示データ、残りの下位２ビット分を誤差データとして捉え、周辺画素｛Ｇ(j,k-1)、Ｇ(j-1,k+1)、Ｇ(j-1,k)、Ｇ(j-1,k-1)｝各々での誤差データを重み付け加算したものを、上記表示データに反映させるようにしている。かかる動作により、原画素｛Ｇ(j,k)｝における下位２ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、８ビット分の画素データと同等の輝度階調表現が可能になるのである。
【００１７】
尚、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、４つの周辺画素各々に割り当てるべき誤差拡散の係数Ｋ1〜Ｋ4を１フィールド毎に変更するようにしても良い。
ディザ処理回路３５０は、かかる誤差拡散処理回路３３０から供給された誤差拡散処理画素データＥＤに対してディザ処理を施す。かかるディザ処理では、隣接する複数個の画素により１つの中間表示レベルを表現する。例えば、８ビットの画素データの内の上位６ビットの画素データを用いて８ビット相当の階調表示を行う場合、左右、上下に互いに隣接する４つの画素を１組とし、この１組の各画素に対応した画素データ各々に、互いに異なる係数値からなる４つのディザ係数ａ〜ｄを夫々割り当てて加算する。かかるディザ処理によれば、４画素で４つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が６ビットであっても、表現出来る輝度階調レベルは４倍、すなわち、８ビット相当の中間調表示が可能となるのである。
【００１８】
しかしながら、ディザ係数ａ〜ｄなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。
そこで、ディザ処理回路３５０では、４つの画素各々に割り当てるべき上記ディザ係数ａ〜ｄを１フィールド毎に変更するようにしている。
【００１９】
図１１は、かかるディザ処理回路３５０の内部構成を示す図である。
図１１において、ディザ係数発生回路３５２は、図１２に示されるが如く互いに隣接する４つの画素［Ｇ(j,k)、Ｇ(j,k+1)、Ｇ(j+1,k)、Ｇ(j+1,k+1)］毎に４つのディザ係数ａ、ｂ、ｃ、ｄを発生してこれらを順次加算器３５１に供給する。更に、ディザ係数発生回路３５２は、これら４つの画素各々に対応させて発生するディザ係数ａ〜ｄの割り当てを、図１２に示されるように１フィールド毎に変更して行く。
【００２０】
すなわち、最初の第１フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ａ
画素Ｇ(j,k+1)  ：ディザ係数ｂ
画素Ｇ(j+1,k)  ：ディザ係数ｃ
画素Ｇ(j+1,k+1)：ディザ係数ｄ
次の第２フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ｂ
画素Ｇ(j,k+1)  ：ディザ係数ａ
画素Ｇ(j+1,k)  ：ディザ係数ｄ
画素Ｇ(j+1,k+1)：ディザ係数ｃ
次の第３フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ｄ
画素Ｇ(j,k+1)  ：ディザ係数ｃ
画素Ｇ(j+1,k)  ：ディザ係数ｂ
画素Ｇ(j+1,k+1)：ディザ係数ａ
そして、第４フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ｃ
画素Ｇ(j,k+1)  ：ディザ係数ｄ
画素Ｇ(j+1,k)  ：ディザ係数ａ
画素Ｇ(j+1,k+1)：ディザ係数ｂ
の如き割り当てにて、ディザ係数ａ〜ｄを循環して繰り返し発生し、これを加算器３５１に供給する。ディザ係数発生回路３５２は、上述した如き第１フィールド〜第４フィールドの動作を繰り返し実行する。つまり、かかる第４フィールドでのディザ係数発生動作が終了したら、再び、上記第１フィールドの動作に戻って、前述した動作を繰り返すのである。
【００２１】
加算器３５１は、上記誤差拡散処理回路３３０から供給されてくる上記画素Ｇ(j,k)、画素Ｇ(j,k+1)、画素Ｇ(j+1,k)、及び画素Ｇ(j+1,k+1)各々に対応した誤差拡散処理画素データＥＤ各々に、上述の如く各フィールド毎に割り当てられたディザ係数ａ〜ｄを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路３５３に供給する。
【００２２】
例えば、図１２に示される第１フィールドにおいては、
画素Ｇ(j,k)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ａ、
画素Ｇ(j,k+1)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ｂ、
画素Ｇ(j+1,k)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ｃ、
画素Ｇ(j+1,k+1)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ｄ
の各々をディザ加算画素データとして上位ビット抽出回路３５３に順次供給して行くのである。
【００２３】
上位ビット抽出回路３５３は、かかるディザ加算画素データの上位４ビット分までを抽出し、これを多階調化画素データＤSとして図５に示される第２データ変換回路３４に供給する。
第２データ変換回路３４は、上記垂直同期周波数信号ＶＦにて示される入力映像信号の垂直同期周波数に応じた変換テーブルに基づき、上記多階調化画素データＤSを１４ビットの画素駆動データＧＤに変換する。例えば、第２データ変換回路３４は、入力映像信号としてその垂直同期周波数が６０[Ｈz]以上となるＮＴＳＣ方式テレビジョン信号が供給された場合には、図１３に示される第１変換テーブルに基づき多階調化画素データＤSを画素駆動データＧＤに変換する。一方、入力映像信号としてその垂直同期周波数が６０[Ｈz]未満となるＰＡＬ方式テレビジョン信号が供給された場合には、図１４に示される第２変換テーブルに基づき多階調化画素データＤSを画素駆動データＧＤに変換するのである。
【００２４】
図４に示されるメモリ５は、この画素駆動データＧＤを、駆動制御回路２から供給されてくる書込信号に応じて順次書き込む。かかる書込動作により１画面（ｎ行、ｍ列）分の書き込みが終了すると、メモリ５は、この１画面分の画素駆動データＧＤ11-nmを同一ビット桁同士にて１行分毎に順次読み出してアドレスドライバ６に供給する。すなわち、メモリ５は、１画面分の画素駆動データＧＤ11-nmを各ビット桁毎に、
ＤＢ１11-nm：画素駆動データＧＤ11-nmの第１ビット目
ＤＢ２11-nm：画素駆動データＧＤ11-nmの第２ビット目
ＤＢ３11-nm：画素駆動データＧＤ11-nmの第３ビット目
ＤＢ４11-nm：画素駆動データＧＤ11-nmの第４ビット目
ＤＢ５11-nm：画素駆動データＧＤ11-nmの第５ビット目
ＤＢ６11-nm：画素駆動データＧＤ11-nmの第６ビット目
ＤＢ７11-nm：画素駆動データＧＤ11-nmの第７ビット目
ＤＢ８11-nm：画素駆動データＧＤ11-nmの第８ビット目
ＤＢ９11-nm：画素駆動データＧＤ11-nmの第９ビット目
ＤＢ1011-nm：画素駆動データＧＤ11-nmの第10ビット目
ＤＢ1111-nm：画素駆動データＧＤ11-nmの第11ビット目
ＤＢ1211-nm：画素駆動データＧＤ11-nmの第12ビット目
ＤＢ1311-nm：画素駆動データＧＤ11-nmの第13ビット目
ＤＢ1411-nm：画素駆動データＧＤ11-nmの第14ビット目
なる画素駆動データビットＤＢ１11-nm〜ＤＢ１４11-nmとして捉え、これらＤＢ１11-nm〜ＤＢ１４11-nm各々を駆動制御回路２から供給された読出信号に従って１行分毎に順次読み出してアドレスドライバ６に供給するのである。
【００２５】
駆動制御回路２は、上記垂直同期周波数信号ＶＦにて示される入力映像信号の垂直同期周波数に応じた発光駆動フォーマットを採用する。そして、この採用した発光駆動フォーマットに従って駆動制御回路２は、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々を駆動制御すべき各種タイミング信号を発生する。
【００２６】
例えば、入力映像信号として、その垂直同期周波数が６０[Ｈz]以上となるＮＴＳＣ方式テレビジョン信号が供給された場合、駆動制御回路２は、図１５に示される発光駆動フォーマットを採用する。一方、ＰＡＬ方式テレビジョン信号の如きその垂直同期周波数が６０[Ｈz]よりも低い映像信号が供給された場合には、駆動制御回路２は、図１６に示される発光駆動フォーマットを採用する。
【００２７】
図１５及び図１６に示される発光駆動フォーマットでは、１フィールド(以下、１フレームをも含む表現とする)の表示期間を１４個のサブフィールドＳＦ１〜ＳＦ１４に分割している。そして、各サブフィールド内で、ＰＤＰ１０の各放電セルに対して画素データの書き込みを行って"発光セル"及び非発光セル"の設定を行う画素データ書込行程Ｗｃと、上記"発光セル"のみを図中に示される期間だけ繰り返し発光せしめる発光維持行程Ｉcとを実施する。又、先頭のサブフィールドＳＦ１において、ＰＤＰ１０の全放電セル内の壁電荷量を初期化せしめる一斉リセット行程Ｒｃを実行し、最後尾のサブフィールドＳＦ１４では、全放電セル内の壁電荷を一斉に消去する消去行程Ｅを実行する。
【００２８】
尚、図１６に示される発光駆動フォーマットでは、図１５の発光駆動フォーマットにおけるサブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ９、ＳＦ１１、及びＳＦ１３を１フィールドの前半に実行し、ＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０、ＳＦ１２、及びＳＦ１４をその後半に実行する。この際、前半の最後尾のサブフィールドＳＦ１３において上記消去行程Ｅを実行し、後半の先頭サブフィールドＳＦ２において上記一斉リセット行程Ｒｃを実行する。
【００２９】
アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８は、上記各行程での動作を実現すべき各種駆動パルスを、駆動制御回路２から供給されたタイミング信号に応じたタイミングでＰＤＰ１０の各電極に印加する。
図１７は、上記一斉リセット行程Ｒｃ、画素データ書込行程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅの各々において、上記ドライバの各々がＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに印加する各種駆動パルスの印加タイミングを示す図である。
【００３０】
先ず、上記一斉リセット行程Ｒｃでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が図１７に示されるが如きリセットパルスＲＰX及びＲＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnの各々に同時印加する。これらリセットパルスＲＰX及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電して、各放電セル内には一様に所定の壁電荷が形成される。これにより、全放電セルは一旦、上記"発光セル"に設定される。
【００３１】
各画素データ書込行程Ｗｃでは、アドレスドライバ６が、上記メモリ５から供給された画素駆動データビットＤＢの論理レベルに対応した電圧を有する画素データパルス群ＤＰ(１行分)を生成し、これを列電極Ｄ1-mに印加して行く。例えば、サブフィールドＳＦ１の画素データ書込行程Ｗｃでは、先ず、第１行目に対応した画素駆動データビットＤＢ１11-1mがメモリ５から読み出される。そこで、アドレスドライバ６は、かかるＤＢ１11-1m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰを生成して列電極Ｄ1-mに印加する。次に、第２行目に対応した画素駆動データビットＤＢ１21-2mがメモリ５から読み出されるので、アドレスドライバ６は、かかるＤＢ１21-2m各々の論理レベルに対応したｍ個分の画素データパルス群ＤＰを生成して列電極Ｄ1-mに印加する。以下、同様にして、サブフィールドＳＦ１の画素データ書込行程Ｗｃ内では、第１行〜第ｎ行各々に対応した画素データパルス群ＤＰを順次列電極Ｄ1-mに印加して行く。尚、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを発生し、"０"である場合には低電圧(０ボルト)の画素データパルスを発生するものとする。
【００３２】
更に、各画素データ書込行程Ｗｃでは、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、図１７に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Ｒｃにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。一方、低電圧の画素データパルスが印加された"列"に形成されている放電セルには放電が生起されず、現状が保持される。つまり、"非発光セル"の放電セルは"非発光セル"のまま、"発光セル"の放電セルは"発光セル"の状態をそのまま維持するのである。
【００３３】
各サブフィールドの発光維持行程Ｉｃでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図１７に示されるが如く、正極性の維持パルスＩＰX及びＩＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに交互に繰り返し印加する。尚、各サブフィールドＳＦ１〜ＳＦ１４毎の発光維持行程Ｉｃにおいて維持パルスＩＰを繰り返し印加しつづける期間比は、
ＳＦ１：１
ＳＦ２：３
ＳＦ３：５
ＳＦ４：８
ＳＦ５：１０
ＳＦ６：１３
ＳＦ７：１６
ＳＦ８：１９
ＳＦ９：２２
ＳＦ10：２５
ＳＦ11：２８
ＳＦ12：３２
ＳＦ13：３５
ＳＦ14：３９
となる。
【００３４】
ここで、壁電荷が形成されている放電セル、すなわち"発光セル"のみが、これら維持パルスＩＰX及びＩＰYが印加される度に維持放電する。つまり、上記画素データ書込行程Ｗｃにおいて"発光セル"に設定された放電セルのみが、上記の如きサブフィールドの重み付けに対応した期間に亘り維持放電に伴う発光を繰り返し、その発光状態を維持するのである。この発光状態を維持している時間が長いほど、人間の目には明るく感じられる。
【００３５】
消去行程Ｅでは、第２サスティンドライバ８が、図１７に示されるが如き負極性の消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。かかる消去パルスＥＰの印加により、ＰＤＰ１０における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、ＰＤＰ１０における全ての放電セルが強制的に"非発光セル"になる。
【００３６】
以上の如き駆動によれば、各サブフィールド内の画素データ書込行程Ｗｃにて"発光セル"に設定された放電セルのみが、その直後の発光維持行程Ｉcにおいて上述した如き各サブフィールドの重み付けに対応した期間中、発光を繰り返す。この際、各放電セルが"発光セル"、又は"非発光セル"のいずれに設定されるのかは、図１３又は図１４に示される画素駆動データＧＤによって決定する。
【００３７】
すなわち、第１〜第１４ビットからなる画素駆動データＧＤにおける各ビットが論理レベル"１"である場合には、そのビット桁に対応したサブフィールドでの画素データ書込行程Ｗｃにおいて選択消去放電が生起される。そして、この選択消去放電により放電セルは"非発光セル"に設定される。一方、画素駆動データＧＤにおける各ビットが論理レベル"０"である場合には、そのビット桁に対応したサブフィールドの画素データ書込行程Ｗｃでは上記選択消去放電は生起されない。よって、"非発光セル"の放電セルは"非発光セル"のまま、"発光セル"の放電セルは"発光セル"の状態をそのまま維持する。尚、放電セルを"非発光セル"の状態から"発光セル"に推移させることが出来る機会は、上記一斉リセット行程Ｒcのみである。
【００３８】
この際、図１３に示される画素駆動データＧＤでは、その第１〜第１４ビット各々が図１５におけるサブフィールドＳＦ１〜ＳＦ１４各々に対応している。
従って、図１３に示される画素駆動データＧＤを用いて、図１５に示される発光駆動フォーマットに従った駆動を行うと、先ず、サブフィールドＳＦ１において全放電セルは"発光セル"に初期化される。この"発光セル"の状態は、図１３中の黒丸にて示されるサブフィールドで選択消去放電が生起されるまで保持される。そして、この"発光セル"の状態を保持している間に存在するサブフィールド(白丸にて示す)各々の発光維持行程Ｉｃにおいて、各サブフィールドの重み付けに応じた期間だけ発光が為される。かかる駆動では、発光を実施するサブフィールドが連続してなる発光継続状態から、発光を実施させないサブフィールドが連続してなる消灯継続状態への切り換え回数は、１フィールド表示期間内において１回である。この際、サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程Ｉｃにおいて実施された発光時間の総和が発光輝度として表現される。
【００３９】
一方、図１４に示される画素駆動データＧＤでは、その第１〜第１４ビット各々と図１６におけるサブフィールドＳＦ１〜ＳＦ１４各々とが、以下の如く対応している。
ＧＤの第１ビット：ＳＦ１
ＧＤの第２ビット：ＳＦ３
ＧＤの第３ビット：ＳＦ５
ＧＤの第４ビット：ＳＦ７
ＧＤの第５ビット：ＳＦ９
ＧＤの第６ビット：ＳＦ１１
ＧＤの第７ビット：ＳＦ１３
ＧＤの第８ビット：ＳＦ２
ＧＤの第９ビット：ＳＦ４
ＧＤの第１０ビット：ＳＦ６
ＧＤの第１１ビット：ＳＦ８
ＧＤの第１２ビット：ＳＦ１０
ＧＤの第１３ビット：ＳＦ１２
ＧＤの第１４ビット：ＳＦ１４
更に、図１６に示される発光駆動フォーマットでは、サブフィールドＳＦ１のみならずサブフィールドＳＦ２においても一斉リセット行程Ｒcを実行するようにしている。
【００４０】
従って、図１４に示される画素駆動データＧＤを用いて図１６に示される発光駆動フォーマットに従った駆動を行うと、先ず、各放電セルはサブフィールドＳＦ１で"発光セル"に初期化される。この"発光セル"の状態は、図１４中の黒丸にて示されるサブフィールドで選択消去放電が生起されるまで保持される。そして、この"発光セル"の状態を保持している間に存在するサブフィールド(白丸にて示す)各々の発光維持行程Ｉｃにおいて、各サブフィールドの重み付けに応じた時間だけ発光が為される。かかる選択消去放電が生起された後、各放電セルは"非発光セル"となる。その後、サブフィールドＳＦ２において各放電セルは再び"発光セル"に初期化され、黒丸が付されているサブフィールドにて選択消去放電が生起されるまでの間、この"発光セル"の状態を保持する。そして、上記"発光セル"の状態を保持している間に存在するサブフィールドＳＦ２以降のサブフィールド(白丸にて示す)の発光維持行程Ｉｃにおいて、各サブフィールドの重み付けに応じた時間だけ発光が為される。すなわち、かかる駆動によれば、１フィールド表示期間内において、発光を実施するサブフィールドが連続してなる発光継続状態から、発光を実施させないサブフィールドが連続してなる消灯継続状態への切り換え回数は、最大２回となる。この際、上記サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程Ｉｃにおいて実施された発光時間の総和が、１フィールドでの発光輝度として表現される。
【００４１】
従って、上述した如き図１３又は図１４に示される画素駆動データＧＤを用いて図１５又は図１６に示される発光駆動フォーマットに従った階調駆動を行うと、
｛0：1：4：9：17：27：40：56：75：97：122：150：182：217：256｝
なる１５段階にて中間調の輝度を表現し得る画像表示が為される。
【００４２】
かかる１５段階の階調駆動と、前述した如き多階調化処理回路３３での多階調化処理により、視覚上においては２５６階調相当の輝度が表現されるようになる。
この際、かかる階調駆動では図１３及び図１４の黒丸に示されるように、一斉リセット行程Ｒcの後、次の一斉リセット行程Ｒcが実施されるまでの間に、放電セルの状態を推移せしめる選択消去放電を一度だけ実行するようにしている。これによれば、発光が実施されるサブフィールドが連続(発光継続状態)する一方、消灯状態となるサブフィールドも連続(消灯継続状態)することになる。この際、これら発光継続状態と消灯継続状態とが互いに反転する発光駆動パターンは存在しない。よって、１フィールド期間内において上記発光継続状態と、消灯継続状態とが互いに反転する２つの画像領域が１画面中に現れることは無いので、その２つの領域の境界上に生じるといわれる偽輪郭の発生が抑制される。
【００４３】
更に、本発明においては、図１４及び図１６に示されるように、１フィールドの表示期間を前半の第１駆動期間(SF1,SF3,SF5,SF7,SF9,SF11,SF13)と後半の第２駆動期間(SF2,SF4,SF6,SF8,SF10,SF12,SF14)とに分割した階調駆動を採用している。そして、図１４中の白丸にて示されるように、上記第１駆動期間内において、この第１駆動期間の先頭から入力映像信号の輝度レベル(第１階調〜第１５階調)に対応した時間に亘り継続して発光を実施する。更に、上記第２駆動期間内において、この第２駆動期間の先頭から入力映像信号の輝度レベル(第１階調〜第１５階調)に対応した時間に亘り継続して発光を実施するのである。従って、かかる駆動によれば、発光を実施するサブフィールドが連続してなる発光継続状態から、消灯状態のサブフィールドが連続してなる消灯継続状態への切り換えが、１フィールド期間内において最大２回実施されることになる。更に、上記第１駆動期間での発光開始時点と、上記第２駆動期間での発光開始時点との時間間隔が１フィールド表示期間の略１／２となっている。よって、上記発光継続状態及び上記消灯継続状態間での切り換え周波数は、１フィールド表示期間を担う垂直同期周波数の略２倍となるので、例え垂直同期周波数が５０[Hz]しかないＰＡＬ方式テレビジョン信号が入力映像信号として供給された場合にもフリッカが生じない。
【００４４】
尚、図１４に示される発光駆動パターンでは、一斉リセット行程Ｒcが実行されてから次の一斉リセット行程Ｒcが実行されるまでの間で、１回だけ選択消去放電を生起させるようにしている。しかしながら、放電セル内に残留する荷電粒子の量が少ないと、例え走査パルスＳＰ及び高電圧の画素データパルスが同時に印加されても選択消去放電が正常に生起されない場合がある。
【００４５】
そこで、第２データ変換回路３４で用いる第２変換テーブルとして、図１４に示されるものに代わり図１８に示されるものを採用して、この選択消去放電を確実に生起させるようにしても良い。かかる第２変換テーブルによって変換された画素駆動データＧＤによれば、図１８中の黒丸に示されるように、互いに連続した２つのサブフィールド各々において選択消去放電が生起される。かかる動作によれば、例え、１回目の選択消去放電で放電セル内の壁電荷を正常に消滅させることが出来なくても、２回目の選択消去放電により壁電荷の消滅が正常に行われるようになる。
【００４６】
又、図１６に示される発光駆動フォーマットでは、サブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ９、ＳＦ１１、ＳＦ１３を１フィールドの前半に実行し、ＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０、ＳＦ１２、ＳＦ１４をその後半に実行するようにしているが、これに限定されるものではない。
図１９は、かかる点に鑑みて為された図１６に示される発光駆動フォーマットの変形例を示す図である。
【００４７】
図１９に示される発光駆動フォーマットでは、１フィールドの前半部においてサブフィールドＳＦ１、ＳＦ４、ＳＦ５、ＳＦ８、ＳＦ９、ＳＦ１２、ＳＦ１３を順次実行し、後半部においてＳＦ２、ＳＦ３、ＳＦ６、ＳＦ７、ＳＦ１０、ＳＦ１１、ＳＦ１４を順次実行する。
図２０は、図１９に示される発光駆動フォーマットを採用した場合に第２データ変換回路３４で用いる第２データ変換テーブルと、その発光駆動パターンとを示す図である。
【００４８】
又、上記実施例においては、画素データの書込方法として、予め各放電セル内に壁電荷を形成させて全放電セルを"発光セル"に設定しておき、画素データに応じて選択的にその壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合について述べた。
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成するようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
【００４９】
図２１及び図２２は、かかる選択書込アドレス法を採用した場合に用いる発光駆動フォーマットを示す図である。又、図２３は、図２１に示される発光駆動フォーマットを採用した場合に第２データ変換回路３４において用いられる第１データ変換テーブルとその発光駆動パターンとを示す図である。更に、図２４は、図２２に示される発光駆動フォーマットを採用した場合に第２データ変換回路３４において用いられる第２データ変換テーブルとその発光駆動パターンとを示す図である。
【００５０】
図２１に示される発光駆動フォーマットでは、図１５に示される発光駆動フォーマットとは反対に、サブフィールドＳＦ１４〜ＳＦ１なる順に階調駆動を実施する。この際、先頭のサブフィールドＳＦ１４においてのみで、全放電セル内に残存している壁電荷を一斉に消去せしめて全ての放電セルを"非発光セル"に初期化する一斉リセット行程Ｒc’を実行する。更に、各サブフィールド内において、画素データ書込行程Ｗc’と発光維持行程Ｉｃとを実行する。この際、図２３に示されている画素駆動データＧＤ中における論理レベル"１"のビット桁に対応したサブフィールド(黒丸にて示す)での画素データ書込行程Ｗc’においてのみで、壁電荷を形成させるべき選択書込放電が生起される。この選択書込放電の生起された放電セルは"発光セル"に設定される。従って、図２３中において、黒丸及び白丸が付されているサブフィールドでの発光維持行程Ｉcにおいて、そのサブフィールドの重み付けに対応した時間だけ発光が為されるのである。
【００５１】
又、図２２に示される発光駆動フォーマットでは、１フィールドの前半部でサブフィールドＳＦ１３、ＳＦ１１、ＳＦ９、ＳＦ７、ＳＦ５、ＳＦ３、ＳＦ１を順次実行し、後半部でＳＦ１４、ＳＦ１２、ＳＦ１０、ＳＦ８、ＳＦ６、ＳＦ４、ＳＦ２を順次実行している。この際、前半部での先頭のサブフィールドＳＦ１３並びに後半部での先頭のサブフィールドＳＦ１４の各々において、上述した如き一斉リセット行程Ｒc’を同様に実行する。そして、各サブフィールド内において、上述した如き画素データ書込行程Ｗc’と発光維持行程Ｉｃとを夫々実行する。すなわち、図２４中において、黒丸及び白丸が付されているサブフィールドでの発光維持行程Ｉcのみで、そのサブフィールドの重み付けに対応した時間だけ発光が為されるのである。この際、かかる駆動では、消灯継続状態から発光継続状態への切り換えを、図１４に示される発光駆動パターンと同様に１フィールド表示期間内に２回行うようにしている。
【００５２】
ここで、駆動制御回路２は、入力映像信号の垂直同期周波数が所定周波数(６０[Hz])以上あるが故にフリッカの恐れが無い場合には、図２３に示される画素駆動データＧＤを用いて図２１に示される発光駆動フォーマットに従った駆動を行う。一方、入力映像信号の垂直同期周波数が所定周波数(６０[Hz])よりも低い為にフリッカの恐れが有る場合には、図２４に示される画素駆動データＧＤを用いて、図２２に示される発光駆動フォーマットに従った駆動を行う。つまり、入力映像信号の垂直同期周波数が所定周波数(６０[Hz])よりも低い場合には、図２４に示されるように、消灯継続状態から発光継続状態への切り換えを１フィールド表示期間内に最大２回実施するのである。
【００５３】
又、図１６に示される発光駆動フォーマットでは、奇数番号の付されているサブフィールドを１フィールドの前半、偶数番号の付されているサブフィールドをその後半で実行するようにしているが、両者を反転させても良い。
図２５は、かかる点に鑑みて為された図１６に示される発光駆動フォーマット(選択消去アドレス)の変形例を示す図である。
【００５４】
図２５に示される発光駆動フォーマットでは、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３：８：１３：１９：２５：３２：３９］
であるサブフィールドＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０、ＳＦ１２、及びＳＦ１４を１フィールドの前半部において順次実行する。そして、１フィールドの後半部において、各発光維持行程Ｉcで実施すべき発光回数の比が、
［１：５：１０：１６：２２：２８：３５］
なるサブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ９、ＳＦ１１、及びＳＦ１３を順次実行する。
【００５５】
図２６は、この図２５に示される発光駆動フォーマットを採用した場合に第２データ変換回路３４で用いる第２データ変換テーブルと、その発光駆動パターンとを示す図である。
又、図２７は、図２２に示される発光駆動フォーマット(選択書込アドレス)の変形例を示す図である。
【００５６】
図２７に示される発光駆動フォーマットでは、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３９：３２：２５：１６：１３：５：３］
であるサブフィールドＳＦ１４、ＳＦ１２、ＳＦ１０、ＳＦ８、ＳＦ６、ＳＦ４、及びＳＦ２を１フィールドの前半部において順次実行する。そして、１フィールドの後半部において、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３５：２８：２２：１９：１０：８：１］
なるサブフィールドＳＦ１３、ＳＦ１１、ＳＦ９、ＳＦ７、ＳＦ５、ＳＦ３、及びＳＦ１を順次実行する。
【００５７】
図２８は、この図２５に示される発光駆動フォーマットを採用した場合に第２データ変換回路３４で用いる第２データ変換テーブルと、その発光駆動パターンとを示す図である。
又、上記実施例においては、１フィールドを１４個のサブフィールドに分割してＰＤＰ１０を階調駆動しているが、分割するサブフィールドの数は１４個に限定されるものではない。
【００５８】
図２９及び図３０は、１フィールドを１３個のサブフィールドに分割してＰＤＰ１０を階調駆動する際に採用する発光駆動パターンの一例を夫々示すである。
尚、図２９は、画素データ書込方法として選択消去アドレス法を採用した場合での発光駆動パターンを示すものである。図２９に示される発光駆動パターンでは、各発光維持行程Ｉcで実施すべき発光回数の比が、
［１：５：１０：１６：２２：２８：３５］
であるサブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ９、ＳＦ１１、及びＳＦ１３を１フィールドの前半部において順次実行する。そして、１フィールドの後半部において、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３：８：１３：１９：２５：３２］
であるサブフィールドＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０、及びＳＦ１２を順次実行する。
【００５９】
一方、図３０は、画素データ書込方法として選択書込アドレス法を採用した場合での発光駆動パターンを示すものである。図３０に示される発光駆動パターンでは、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３５：２８：２２：１６：１０：５：１］
であるサブフィールドＳＦ１３、ＳＦ１１、ＳＦ９、ＳＦ７、ＳＦ５、ＳＦ３、及びＳＦ１を１フィールドの前半部において順次実行する。そして、１フィールドの後半部において、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３２：２５：１９：１３：８：３］
であるサブフィールドＳＦ１２、ＳＦ１０、ＳＦ８、ＳＦ６、ＳＦ４、及びＳＦ２を順次実行する。
【００６０】
【発明の効果】
以上詳述した如く、本発明によれば、１フィールド表示期間内での消灯継続状態から発光継続状態(発光継続状態から消灯継続状態)への切り換え周波数を、垂直同期周波数よりも高く出来る。よって、例え、その垂直同期周波数が５０[Hz]しかないＰＡＬ方式テレビジョン信号が供給された場合にもフリッカを生じさせることなく偽輪郭を抑制した画像表示が為される。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】サブフィールド法に基づく発光駆動フォーマットの一例を示す図である。
【図３】発光駆動パターンの一例を示す図である。
【図４】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の構成を示す図である。
【図５】データ変換回路３０の内部構成を示す図である。
【図６】第１データ変換回路３２におけるデータ変換特性を示す図である。
【図７】図６に示されるデータ変換特性に基づくデータ変換テーブルの一例を示す図である。
【図８】図６に示されるデータ変換特性に基づくデータ変換テーブルの一例を示す図である。
【図９】多階調化処理回路３３の内部構成を示す図である。
【図１０】誤差拡散処理回路３３０の動作を説明する為の図である。
【図１１】ディザ処理回路３５０の内部構成を示す図である。
【図１２】ディザ処理回路３５０の動作を説明する為の図である。
【図１３】入力映像信号の垂直同期周波数が所定周波数以上である場合に第２データ変換回路３４で用いられる第１データ変換テーブルと、発光駆動パターンとを示す図である。
【図１４】入力映像信号の垂直同期周波数が所定周波数よりも低い場合に第２データ変換回路３４で用いられる第２データ変換テーブルと、発光駆動パターンとを示す図である。
【図１５】入力映像信号の垂直同期周波数が所定周波数以上である場合に採用される発光駆動フォーマット(選択消去アドレス法に基づく)の一例を示す図である。
【図１６】入力映像信号の垂直同期周波数が所定周波数よりも低い場合に採用される発光駆動フォーマット(選択消去アドレス法に基づく)の一例を示す図である。
【図１７】ＰＤＰ１０に印加される各種駆動パルスの印加タイミングを示す図である。
【図１８】入力映像信号の垂直同期周波数が所定周波数よりも低い場合に第２データ変換回路３４で用いられる第２データ変換テーブルと、発光駆動パターンの他の一例を示す図である。
【図１９】入力映像信号の垂直同期周波数が所定周波数よりも低い場合に採用される発光駆動フォーマット(選択消去アドレス法に基づく)の他の一例を示す図である。
【図２０】入力映像信号の垂直同期周波数が所定周波数よりも低い場合に第２データ変換回路３４で用いられる第２データ変換テーブルと、発光駆動パターンの他の一例を示す図である。
【図２１】入力映像信号の垂直同期周波数が所定周波数以上である場合に採用される発光駆動フォーマット(選択書込アドレス法に基づく)の一例を示す図である。
【図２２】入力映像信号の垂直同期周波数が所定周波数よりも低い場合に採用される発光駆動フォーマット(選択書込アドレス法に基づく)の一例を示す図である。
【図２３】図２１に示される発光駆動フォーマットに基づく駆動を行う際に第２データ変換回路３４で用いられる第１データ変換テーブルと、発光駆動パターンとを示す図である。
【図２４】図２２に示される発光駆動フォーマットに基づく駆動を行う際に第２データ変換回路３４で用いられる第２データ変換テーブルと、発光駆動パターンとを示す図である。
【図２５】図１６に示される発光駆動フォーマットの変形例を示す図である。
【図２６】図２５に示される発光駆動フォーマットに基づく駆動を行う際に第２データ変換回路３４で用いられる第２データ変換テーブルと、発光駆動パターンとを示す図である。
【図２７】図２２に示される発光駆動フォーマットの変形例を示す図である。
【図２８】図２７に示される発光駆動フォーマットに基づく駆動を行う際に第２データ変換回路３４で用いられる第２データ変換テーブルと、発光駆動パターンとを示す図である。
【図２９】１フィールドを１３個のサブフィールドで分割し、選択消去アドレス法に基づく階調駆動を実施する際に採用する発光駆動パターンの一例を示す図である。
【図３０】１フィールドを１３個のサブフィールドで分割し、選択書込アドレス法に基づく階調駆動を実施する際に採用する発光駆動パターンの一例を示す図である。
【主要部分の符号の説明】
２  駆動制御回路
３  垂直同期周波数検出回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
１０  ＰＤＰ（プラズマディスプレイパネル）
３０  データ変換回路
３４  第２データ変換回路
【図１】
0003734244.tif 000002
【図２】
0003734244.tif 000003
【図３】
0003734244.tif 000004
【図４】
0003734244.tif 000005
【図５】
0003734244.tif 000006
【図６】
0003734244.tif 000007
【図７】
0003734244.tif 000008
【図８】
0003734244.tif 000009
【図９】
0003734244.tif 000010
【図１０】
0003734244.tif 000011
【図１１】
0003734244.tif 000012
【図１２】
0003734244.tif 000013
【図１３】
0003734244.tif 000014
【図１４】
0003734244.tif 000015
【図１５】
0003734244.tif 000016
【図１６】
0003734244.tif 000017
【図１７】
0003734244.tif 000018
【図１８】
0003734244.tif 000019
【図１９】
0003734244.tif 000020
【図２０】
0003734244.tif 000021
【図２１】
0003734244.tif 000022
【図２２】
0003734244.tif 000023
【図２３】
0003734244.tif 000024
【図２４】
0003734244.tif 000025
【図２５】
0003734244.tif 000026
【図２６】
0003734244.tif 000027
【図２７】
0003734244.tif 000028
【図２８】
0003734244.tif 000029
【図２９】
0003734244.tif 000030
【図３０】
0003734244.tif 000031