(57)【特許請求の範囲】
【請求項１】
一次−二次間が絶縁されたトランスの一次巻線、二次巻線及び三次巻線からなる同期整流回路を使用した同期整流ＭＯＳＦＥＴの駆動回路において、転流ＭＯＳＦＥＴのゲート・ソース間に第二のＭＯＳＦＥＴのドレイン・ソースをそれぞれ接続し、この第二のＭＯＳＦＥＴのゲート・ソース間に四次巻線を接続し、前記転流ＭＯＳＦＥＴのゲートと前記第二のＭＯＳＦＥＴのドレインとの接続部から前記三次巻線を介して前記転流ＭＯＳＦＥＴのソースに接続される配線上にコンデンサを直列接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項２】
一次−二次間が絶縁されたトランスの一次巻線、二次巻線及び三次巻線からなる同期整流回路を使用した同期整流ＭＯＳＦＥＴの駆動回路において、転流ＭＯＳＦＥＴのゲート・ソース間に第二のＭＯＳＦＥＴのドレイン・ソースをそれぞれ接続し、この第二のＭＯＳＦＥＴのゲートを抵抗及び／又はコンデンサを介して前記転流ＭＯＳＦＥＴのドレインに接続し、前記転流ＭＯＳＦＥＴのゲートと前記第二のＭＯＳＦＥＴのドレインとの接続部から前記三次巻線を介して前記転流ＭＯＳＦＥＴのソースに接続される配線上にコンデンサを直列接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項３】
前記請求項１又は2記載の同期整流ＭＯＳＦＥＴの駆動回路において、前記三次巻線及び前記コンデンサと並列にダイオードを設けるとともに、前記転流ＭＯＳＦＥＴのゲート・ソース間に、このダイオードと直列にダイオードを設け、これらダイオードのカソードと前記転流ＭＯＳＦＥＴのゲートとが接続される向きに接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項４】
前記請求項１又は2記載の同期整流ＭＯＳＦＥＴの駆動回路において、コンデンサの一端が三次巻線になるように、このコンデンサ及び三次巻線と直列にツェナーダイオードを接続するとともに、このツェナーダイオードと直列に、且つ、前記三次巻線及び前記コンデンサと並列にダイオードを接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項５】
前記請求項3又は4記載の同期整流ＭＯＳＦＥＴの駆動回路において、前記三次巻線及び前記コンデンサと並列に、且つ、これらと並列に接続した前記ダイオードと直列に、抵抗を接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項６】
前記請求項１，2，3，4又は5記載の同期整流ＭＯＳＦＥＴの駆動回路において、前記第二のＭＯＳＦＥＴのドレイン・ソース間に抵抗を並列に接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項７】
前記請求項1，2，3，4，5又は6記載の同期整流ＭＯＳＦＥＴの駆動回路において、前記転流ＭＯＳＦＥＴのゲートと整流側整流素子間に、抵抗とダイオードを直列接続した回路を接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項８】
前記請求項7記載の同期整流ＭＯＳＦＥＴの駆動回路において、前記整流側整流素子はＭＯＳＦＥＴであり、このＭＯＳＦＥＴのドレインと前記転流ＭＯＳＦＥＴのゲートとの間に、抵抗とダイオードを直列接続した回路をを接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【請求項９】
前記請求項7記載の同期整流ＭＯＳＦＥＴの駆動回路において、前記整流側整流素子はダイオードであり、このダイオードのカソード側と前記転流ＭＯＳＦＥＴのゲートとの間に、抵抗とダイオードを直列接続した回路をした回路を接続したことを特徴とする同期整流ＭＯＳＦＥＴの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源の同期整流ＭＯＳＦＥＴの駆動回路に関するものである。
【０００２】
【従来の技術】
図１に従来のフォワードコンバータの同期整流回路を示す。
１は入力電源、２は一次のメインスイッチ、３はトランス、４は二次の整流ＭＯＳＦＥＴ、５は二次の転流ＭＯＳＦＥＴ、６は整流ＭＯＳＦＥＴの駆動抵抗、７は転流ＭＯＳＦＥＴの駆動抵抗、８は出力チョーク、９は平滑コンデンサ、１０は負荷である。
【０００３】
入力電源１と一次のメインスイッチ２の直列回路をトランス３の一次巻線３ａに接続し、出力チョーク８と負荷１０の直列回路に転流ＭＯＳＦＥＴ５を並列に接続し、この転流ＭＯＳＦＥＴ５の一端をトランス３の二次巻線３ｂの一方側に直列に接続し、その他端を、整流ＭＯＳＦＥＴ４を介して二次巻線３ｂの他方側に接続してある。また、整流ＭＯＳＦＥＴ４のゲートに駆動抵抗６を接続し、この駆動抵抗６を二次巻線３ｂと出力チョーク８との間に設けた接続部に接続してある。さらに、転流ＭＯＳＦＥＴ５のゲートに駆動抵抗７を接続し、この駆動抵抗７をトランス３の二次巻線３ｂと他方側に接続してある。さらに、負荷１０と並列に平滑コンデンサ９を接続してある。
【０００４】
以上のように構成してある同期整流回路は、以下のように動作する。一次のメインスイッチ２がターンオフすると、メインスイッチ２のドレイン−ソース間に電圧をもち、二次巻線電圧を反転させる。その際、その巻線３ｂに誘起される電圧が転流ＭＯＳＦＥＴ５の駆動抵抗７を介して、転流ＭＯＳＦＥＴ５はターンオンする。
【０００５】
ここで、図２に示すように、転流ＭＯＳＦＥＴ５のゲートにかかる電圧はトランス３の二次側に誘起された共振電圧波形なので、ゲート電圧の立ち上がりが緩やかとなり、一次のメインスイッチ２がターンオフした直後しばらくは、出力チョーク８の電流は転流ＭＯＳＦＥＴ５のボディーダイオードを流れる（図２（Ａ）部）。また、共振電圧波形がメインスイッチ２のターンオフ期間よりも短い場合、同じく転流ＭＯＳＦＥＴ５のボディダイオードを出力チョーク８の電流が流れる期間が存在する（図２（Ｂ）部）。従って、この（Ａ）部及び（Ｂ）部の損失が増大し、効率の悪化を招いていた。
【０００６】
【発明が解決しようとする課題】
本発明は、上記課題に鑑みてなされたものであり、同期整流方式スイッチング電源の高効率化を可能とした同期整流ＭＯＳＦＥＴの駆動回路を提供するものである。
【０００７】
【課題を解決するための手段】
請求項1の発明は、すばやく転流用ＭＯＳＦＥＴのゲート電圧を充放電させることにより、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることが可能になる。
【０００８】
請求項2の発明は、すばやく転流用ＭＯＳＦＥＴのゲート電圧を充放電させることにより、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることが可能になる。また、四次巻線が不要になり、構成を容易にした。
【０００９】
請求項3の発明は、三次巻線及びコンデンサと並列にダイオードを設けるとともに、転流ＭＯＳＦＥＴのゲート・ソース間に、このダイオードと直列にダイオードを設け、これらダイオードのカソードと転流ＭＯＳＦＥＴのゲートとが接続される向きに接続したことにより、転流ＭＯＳＦＥＴのゲート電圧はコンデンサに重畳されたピーク電圧でチャージされ、このチャージされた電圧でホールドされ、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることが可能になる。
【００１０】
請求項4の発明は、コンデンサの一端が三次巻線になるように、このコンデンサ及び三次巻線と直列にツェナーダイオードを接続するとともに、このツェナーダイオードと直列に、且つ、前記三次巻線及び前記コンデンサと並列にダイオードを接続したことにより、転流ＭＯＳＦＥＴのゲート電圧はツェナーダイオード電圧まで降下するが、ツェナーダイオード電圧に達するとゲート電荷の放電ルートがなくなり、ツェナーダイオード電圧でホールドされ、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることが可能になる。
【００１１】
請求項5の発明は、一次のメインスイッチのオン時にコンデンサにチャージされる電圧を調整するとともに、一次のメインスイッチのオフ時における転流ＭＯＳＦＥＴのゲート電圧を抵抗により調整することで、変換効率の最適化を図ることが可能になる。
【００１２】
請求項6の発明は、転流ＭＯＳＦＥＴのオフ時におけるゲート電圧を調整することで変換効率の最適化を図ることが可能になる。
【００１３】
請求項7の発明は、二次巻線の共振電圧が転流ＭＯＳＦＥＴのゲート電圧以下になった時点から転流ＭＯＳＦＥＴのゲート電荷を抵抗を介して放電させることができ、より変換効率を向上させることが可能になる。
【００１４】
【発明の実施の形態】
図３は本発明の実施例であって、１は入力電源、２は一次のメインスイッチ、３はトランス、４は二次の整流ＭＯＳＦＥＴ、５は二次の転流ＭＯＳＦＥＴ、６は整流ＭＯＳＦＥＴ４の駆動抵抗、８は出力チョーク、９は平滑コンデンサ、１０は負荷、１１は転流ＭＯＳＦＥＴ５の駆動コンデンサ、１２は転流ＭＯＳＦＥＴ５のゲート電荷引き抜き用のＭＯＳＦＥＴ（以下は第二のＭＯＳＦＥＴという。）であり、このＭＯＳＦＥＴ１２は駆動コンデンサ１１の電荷チャージ用を兼ねている。
【００１５】
図３図示の実施例は、一次−二次間が絶縁されたトランス３の一次巻線３ａ、二次巻線３ｂ及び三次巻線３ｃからなる。転流ＭＯＳＦＥＴ５のゲート・ソース間に第二のＭＯＳＦＥＴ１２のドレイン・ソースをそれぞれ接続し、この第二のＭＯＳＦＥＴ１２のゲート・ソース間に四次巻線３ｄを接続してある。さらに、転流ＭＯＳＦＥＴ５のゲートと第二のＭＯＳＦＥＴ１２のドレインとの接続部と、三次巻線３ｃとの間にコンデンサ１１を接続してある。なお、コンデンサ１１を、転流ＭＯＳＦＥＴ５のゲートと第二のＭＯＳＦＥＴ１２のドレインとの接続部から三次巻線３ｃを介して転流ＭＯＳＦＥＴ５のソースに接続される配線上に直列接続してあればよい。
【００１６】
この回路の動作は、一次のメインスイッチ２がオンしているとき、二次の整流ＭＯＳＦＥＴ４がオンされ負荷に電力を供給すると共に、四次巻線３ｄの誘起電圧により第二のＭＯＳＦＥＴ１２もオンする。三次巻線３ｃに誘起される電圧によって第二のＭＯＳＦＥＴ１２を介してコンデンサ１１に三次巻線電圧をチャージする。そして一次のメインスイッチ２がターンオフすると、トランス３のインダクタンスと寄生容量による共振波形が三次巻線３ｃに発生し、コンデンサ１１の電圧に重畳される形で転流ＭＯＳＦＥＴ５のゲートに印加され、転流ＭＯＳＦＥＴ５がオンする。三次巻線３ｃに発生する共振電圧はオン期間に０Ｖに低下するが、コンデンサ１１にチャージされた電位があるため転流ＭＯＳＦＥＴ５のゲート電圧はコンデンサ１１の電圧でホールドされる。次にまた、一次のメインスイッチ２がターンオンすると、四次巻線３ｄにより第二のＭＯＳＦＥＴ１２がオンし、転流ＭＯＳＦＥＴ５のゲート電圧をすばやく引き下げ、転流ＭＯＳＦＥＴ５をターンオフさせる。ここで第二のＭＯＳＦＥＴ１２はメインスイッチ２がオン時、転流ＭＯＳＦＥＴ５のゲート電荷を放電しながら、コンデンサ１１に三次巻線３ｃの電位をチャージさせる働きをしている。
【００１７】
上記の動作より、図４に示すように、メインスイッチ２がターンオフした時の転流ＭＯＳＦＥＴ５のゲート電圧は、共振電圧波形にＤＣバイアス分が加えられることになり、瞬時に転流ＭＯＳＦＥＴ５のゲートしきい値電圧を越えることができる。また、第二のＭＯＳＦＥＴ１２を使うことで、メインスイッチ２がターンオンする時、転流ＭＯＳＦＥＴ５のゲート電圧を素早く下げることができる。ゲート電圧の立ち上がりが急峻となり、一次のメインスイッチ２がターンオフする際、出力チョーク８の電流は転流ＭＯＳＦＥＴ５のボディーダイオードをほとんど流れない（図４（Ａ）部）。また、共振電圧波形がメインスイッチ２のターンオフ期間よりも短い場合であっても転流ＭＯＳＦＥＴ５のボディダイオードに流れる電流はほとんどない（図４（Ｂ）部）。従って、この（Ａ）部及び（Ｂ）部の損失が、大幅に低減するため効率向上の効果を得られた。
【００１８】
図５は図3とは別の実施例を示す。この図５の実施例は、図３の実施例と同じ素子を用いているが、転流ＭＯＳＦＥＴ５のゲート・ソース間に第二のＭＯＳＦＥＴ１２のドレイン・ソースをそれぞれ接続し、この第二のＭＯＳＦＥＴ１２のゲートを、抵抗１３を介して転流ＭＯＳＦＥＴ５のドレインに接続してある。また、転流ＭＯＳＦＥＴ５のゲートと第二のＭＯＳＦＥＴ１２のドレインとの接続部と、三次巻線３ｃとの間にコンデンサ１１を接続してある。このような構成にしたことで、四次巻線３ｄを不要にしている。なお、コンデンサ１１を、転流ＭＯＳＦＥＴ５のゲートと第二のＭＯＳＦＥＴ１２のドレインとの接続部から三次巻線３ｃを介して転流ＭＯＳＦＥＴ５のソースに接続される配線上に直列接続してあればよい。また、抵抗１３の代わりにコンデンサ、又は、抵抗１３と直列にコンデンサを接続し、第二のＭＯＳＦＥＴ１２のゲートに印加する電圧を分圧することも可能である。図６は上記回路での各部の波形を示す。
【００１９】
図７は、上記実施例とは別の実施例を示す。図7の実施例は、図３の実施例とほぼ同様に構成し、三次巻線３ｃ及びコンデンサ１１と並列にダイオード１４を設けてある。また、転流ＭＯＳＦＥＴ５のゲート・ソース間に、このダイオード１４と直列にダイオード１５を設け、これらダイオード１４，１５のカソードと前記転流ＭＯＳＦＥＴのゲートとが接続される向きに接続してある。
【００２０】
この回路の動作は、一次のメインスイッチ２がオンしているとき、整流ＭＯＳＦＥＴ４がオンされ負荷に電力を供給すると共に、四次巻線３ｄの誘起電圧によりＭＯＳＦＥＴ１２もオンする。三次巻線３ｃに誘起される電圧によってダイオード１４を介してコンデンサ１１に三次巻線電圧からダイオード１４の電圧降下（Ｖｆ）を引いた電圧をチャージする。そして１次のメインスイッチ２がターンオフすると、トランス３のインダクタンスと寄生容量による共振波形が三次巻線３ｃに発生し、コンデンサ１１の電圧に重畳された電圧からダイオード１５の電圧降下（Ｖｆ）を引いた電圧が転流ＭＯＳＦＥＴ５のゲートに印加され、転流ＭＯＳＦＥＴ５がオンする。三次巻線３ｃに発生する共振電圧はオン期間に０Ｖに低下するが、ダイオード１５があるため、転流ＭＯＳＦＥＴのゲート電圧はコンデンサ１１に重畳されたピーク電圧でチャージされた電圧でホールドされる。
【００２１】
次にまた、一次のメインスイッチ２がターンオンすると、四次巻線３ｄにより第二のＭＯＳＦＥＴ１２がオンし、転流ＭＯＳＦＥＴ５のゲート電圧をすばやく引き下げ、転流ＭＯＳＦＥＴ５をターンオフさせる。図８は上記回路での各部の波形を示す。
【００２２】
なお、図７に示す回路を図５に示す実施例の回路に組み込んでも、図７に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図８に示すものとほぼ同様である。
【００２３】
図９は図７と同様の回路において第二のＭＯＳＦＥＴ１２のドレイン・ソース間に抵抗１６を並列接続することで、転流ＭＯＳＦＥＴ５のゲート電圧を調整している。転流ＭＯＳＦＥＴ５のオン時におけるゲート電圧を調整することで変換効率の最適化が図れる。図１０は上記回路での各部の波形を示す。なお、図９に示す回路を図５に示す実施例の回路に組み込んでも、図９に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図１０に示すものとほぼ同様である。
【００２４】
図１１は図７と同様の回路において転流ＭＯＳＦＥＴ５のゲートと整流ＭＯＳＦＥＴ４のドレイン間に抵抗１７とダイオード１８を直列接続した回路を接続したことで、転流ＭＯＳＦＥＴ５のゲート電圧を調整している。三次巻線３ｃに発生する共振電圧はオン期間に０Ｖに低下するが、ダイオード１５があるため、転流ＭＯＳＦＥＴ５のゲート電圧はコンデンサ１１に重畳されたピーク電圧でチャージされた電圧でホールドされる。二次巻線３ｂの共振電圧が転流ＭＯＳＦＥＴ５のゲート電圧以下になった時点から転流ＭＯＳＦＥＴ５のゲート電荷を、抵抗１７を介して放電させることができ、より変換効率を向上させる手段である。図１２は上記回路での各部の波形を示す。
【００２５】
なお、図１１に示す実施例の回路を図５に示す実施例の回路に組み込んでも、図１１に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図１２に示すものとほぼ同様である。また、図１１に示す回路に第二のＭＯＳＦＥＴ１２のドレイン・ソース間に抵抗１６を並列接続することも可能である。
【００２６】
図１３は転流ＭＯＳＦＥＴ５のゲート・ソース間に第二のＭＯＳＦＥＴ１２のドレイン・ソースをそれぞれ接続し、そのゲートを四次巻線３ｄに接続してある。尚かつ、転流ＭＯＳＦＥＴ５のゲートと第二のＭＯＳＦＥＴ１２のドレインとの接続部から三次巻線３ｃを介して転流ＭＯＳＦＥＴ５のソースに接続される配線上にコンデンサ１１とツェナーダイオード１９をコンデンサ１１の一端が三次巻線３ｃになるように直列接続し、そのコンデンサ１１と三次巻線３ｃと並列にダイオード１４を接続している。一次のメインスイッチ２がオンしているとき、２次の整流ＭＯＳＦＥＴ４がオンされ負荷に電力を供給すると共に、四次巻線３ｄの誘起電圧により第二のＭＯＳＦＥＴ１２もオンする。三次巻線３ｃに誘起される電圧によってダイオード１４を介してコンデンサ１１に三次巻線電圧からダイオード１４の電圧降下（Ｖｆ）を引いた電圧をチャージする。そして一次のメインスイッチ２がターンオフすると、トランス３のインダクタンスと寄生容量による共振波形が三次巻線３ｃに発生し、コンデンサ１１の電圧に重畳された電圧からツェナーダイオード１９の電圧降下（Ｖｆ）を引いた電圧が転流ＭＯＳＦＥＴ５のゲートに印加される。その後、転流ＭＯＳＦＥＴ５のゲート電圧はツェナーダイオード電圧まで降下するが、ツェナーダイオード電圧に達するとゲート電荷の放電ルートがなくなり、ツェナーダイオード電圧でホールドされる。図１４は上記回路での各部の波形を示す。
【００２７】
なお、図１３に示す回路を図５に示す実施例の回路に組み込んでも、図１３に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図１４に示すものとほぼ同様である。
【００２８】
図１５は図１３と同様の回路において転流ＭＯＳＦＥＴ５のゲートと整流ＭＯＳＦＥＴ４のドレイン間に抵抗１７とダイオード１８を直列接続した回路を接続したことで、転流ＭＯＳＦＥＴ５のゲート電圧を調整している。
転流ＭＯＳＦＥＴ５のゲート電圧はツェナーダイオード電圧まで降下するが、ツェナーダイオード電圧に達するとゲート電荷の放電ルートがなくなり、ツェナーダイオード電圧でホールドしようとするが、二次巻線３ｂの共振電圧が転流ＭＯＳＦＥＴ５のゲート電圧以下になった時点から転流ＭＯＳＦＥＴ５のゲート電荷を抵抗１７を介して放電させることで、転流ＭＯＳＦＥＴ５のオフ時におけるゲート電圧を調整して変換効率の最適化を可能である。図１６は上記回路での各部の波形を示す。
【００２９】
なお、図１５に示す実施例の回路を図５に示す実施例の回路に組み込んでも、図１５に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図１６に示すものとほぼ同様である。また、図１５に示す回路に第二のＭＯＳＦＥＴ１２のドレイン・ソース間に抵抗１６を並列接続することも可能である。
【００３０】
図１７は図７と同様の回路において、三次巻線３ｃ及びコンデンサ１１と並列に、且つ、これら三次巻線３ｃ及びコンデンサ１１と並列に接続したダイオード１４と直列に、抵抗２０を接続してある。このような構成から、一次のメインスイッチ２がオンしているとき、整流ＭＯＳＦＥＴ４がオンされ負荷に電力を供給すると共に、四次巻線３ｄの誘起電圧によりＭＯＳＦＥＴ１２もオンする。三次巻線３ｃに誘起される電圧によってダイオード１４を介してコンデンサ１１に三次巻線電圧からダイオード１４の電圧降下（Ｖｆ）を引いた電圧をチャージする。この際、抵抗２０により、コンデンサ１１にチャージされる電圧を調整することができる。そして１次のメインスイッチ２がターンオフすると、トランス３のインダクタンスと寄生容量による共振波形が三次巻線３ｃに発生し、コンデンサ１１の電圧に重畳された電圧からダイオード１５の電圧降下（Ｖｆ）を引いた電圧が転流ＭＯＳＦＥＴ５のゲートに印加され、転流ＭＯＳＦＥＴ５がオンする。この際、抵抗２０により、転流ＭＯＳＦＥＴ５のゲート電圧を調整することができる。図１８は上記回路での各部の波形を示す。
【００３１】
なお、図１７に示す実施例の回路を図５に示す実施例の回路に組み込んでも、図１７に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図１８に示すものとほぼ同様である。また、図１３や図１５で示すような、転流ＭＯＳＦＥＴ５のゲートと第二のＭＯＳＦＥＴ１２のドレインとの接続部から三次巻線３ｃを介して転流ＭＯＳＦＥＴ５のソースに接続される配線上にコンデンサ１１とツェナーダイオード１９をコンデンサ１１の一端が三次巻線３ｃになるように直列接続し、このコンデンサ１１と三次巻線３ｃと並列にダイオード１４を接続した回路に、図１７に示す実施例の回路を組み込んでも、図１３や図１５に示す回路とほぼ同様な動作をし、回路での各部の波形についても、図１４や図１６に示すものとほぼ同様である。さらに、上記回路に、第二のＭＯＳＦＥＴ１２のドレイン・ソース間に抵抗１６を並列接続することや、転流ＭＯＳＦＥＴ５のゲートと整流ＭＯＳＦＥＴ４のドレイン間に抵抗１７とダイオード１８を直列接続することも可能である。
【００３２】
いずれの本実施例における整流側整流素子は、ＭＯＳＦＥＴ４であるが、このＭＯＳＦＥＴ４の代わりにダイオードその他整流素子を接続することも可能である。
【００３３】
【発明の効果】
本発明の効果としては、
請求項1の発明により、すばやく転流用ＭＯＳＦＥＴのゲート電圧を充放電させ、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることを可能にした。
【００３４】
請求項2の発明により、すばやく転流用ＭＯＳＦＥＴのゲート電圧を充放電させ、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることを可能にした。また、四次巻線が不要になり、構成を容易にすることを可能にした。
【００３５】
請求項3の発明により、転流ＭＯＳＦＥＴのゲート電圧はコンデンサに重畳されたピーク電圧でチャージされ、このチャージされた電圧でホールドされ、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることを可能にした。
【００３６】
請求項4の発明により、転流ＭＯＳＦＥＴのゲート電圧はツェナーダイオード電圧まで降下するが、ツェナーダイオード電圧に達するとゲート電荷の放電ルートがなくなり、ツェナーダイオード電圧でホールドされ、出力チョークの電流が転流用ＭＯＳＦＥＴのボディーダイオードを流れる期間を極めて短くすることができ、同期整流回路の損失を抑え、スイッチング電源の効率をあげることを可能にした。
【００３７】
請求項5の発明により、一次のメインスイッチのオン時にコンデンサにチャージされる電圧を調整するとともに、一次のメインスイッチのオフ時における転流ＭＯＳＦＥＴのゲート電圧を抵抗により調整することで、変換効率の最適化を図ることを可能にした。
【００３８】
請求項6の発明により、転流ＭＯＳＦＥＴのオン時におけるゲート電圧を調整することで変換効率の最適化を図ることを可能にした。
【００３９】
請求項7の発明により、二次巻線の共振電圧が転流ＭＯＳＦＥＴのゲート電圧以下になった時点から転流ＭＯＳＦＥＴのゲート電荷を、抵抗を介して放電させることができ、より変換効率を向上させることを可能にした。
【図面の簡単な説明】
【図１】従来のフォワードコンバータの同期整流回路
【図２】従来のフォワードコンバータの同期整流回路での各部の波形を示す図
【図３】本発明同期整流ＭＯＳＦＥＴの駆動回路の一実施例を示す回路図
【図４】図３図示回路での各部の波形を示す図
【図５】別の実施例を示す回路図
【図６】図５図示回路での各部の波形を示す図
【図７】別の実施例を示す回路図
【図８】図７図示回路での各部の波形を示す図
【図９】別の実施例を示す回路図
【図１０】図９図示回路での各部の波形を示す図
【図１１】別の実施例を示す回路図
【図１２】図１１図示回路での各部の波形を示す図
【図１３】別の実施例を示す回路図
【図１４】図１３図示回路での各部の波形を示す図
【図１５】別の実施例を示す回路図
【図１６】図１５図示回路での各部の波形を示す図
【図１７】別の実施例を示す回路図
【図１８】図１７図示回路での各部の波形を示す図
【符号の説明】
１．入力電源
２．一次のメインスイッチ
３．トランス
４．二次の整流ＭＯＳＦＥＴ
５．二次の転流ＭＯＳＦＥＴ
６．整流ＭＯＳＦＥＴ４の駆動抵抗
７．転流ＭＯＳＦＥＴ５の駆動抵抗
８．出力チョーク
９．平滑コンデンサ
１０．負荷
１１．転流ＭＯＳＦＥＴ５の駆動コンデンサ
１２．転流ＭＯＳＦＥＴ５のゲート電荷引き抜き用のＭＯＳＦＥＴ
１３．ゲート電荷引き抜き用ＭＯＳＦＥＴ１２の駆動抵抗
１４．駆動コンデンサ１１の充電用のダイオード
１５．転流ＭＯＳＦＥＴ５の駆動用のダイオード
１６．転流ＭＯＳＦＥＴ５のゲート放電用の抵抗
１７．転流ＭＯＳＦＥＴ５のゲート放電用の抵抗
１８．転流ＭＯＳＦＥＴ５のゲート放電用のダイオード
１９．転流ＭＯＳＦＥＴ５のゲート電位ホールド用のツェナーダイオード
２０．駆動コンデンサ１１の充電電流制限用の抵抗
【図１】
0003785327.tif 000002
【図２】
0003785327.tif 000003
【図３】
0003785327.tif 000004
【図４】
0003785327.tif 000005
【図５】
0003785327.tif 000006
【図６】
0003785327.tif 000007
【図７】
0003785327.tif 000008
【図８】
0003785327.tif 000009
【図９】
0003785327.tif 000010
【図１０】
0003785327.tif 000011
【図１１】
0003785327.tif 000012
【図１２】
0003785327.tif 000013
【図１３】
0003785327.tif 000014
【図１４】
0003785327.tif 000015
【図１５】
0003785327.tif 000016
【図１６】
0003785327.tif 000017
【図１７】
0003785327.tif 000018
【図１８】
0003785327.tif 000019