(57)【特許請求の範囲】
【請求項１】
制御可能なスイッチング・デバイスによりインダクタンスを、低電圧電源に接続可能であり、
該スイッチング・デバイスの開時に前記インダクタンスの電流がコンデンサに流れ、
前記コンデンサはその最大電荷に達した後に終段と接続されて有効パルスの形態で放電する
前記パルス終段に同一極性のパルスを供給するための回路装置において、
コイル（１０）として形成された前記インダクタンスと前記スイッチング・デバイス（１）との接続点に、前記終段（２）と直列に前記コンデンサ（４）を接続し、
前記終段（２）に対して、前記コンデンサ（４）の充電路（１１）を並列に接続し、
前記コンデンサ（４）の充電電圧を設定するために前記スイッチング・デバイス（１）をパルス変調（ＰＷＭ）を用いて制御すると共に、
前記コンデンサ電圧が最大値に達した時点で短いパルスにより、前記有効パルスを発生するために前記コンデンサ（４）に対する放電路を閉成することを特徴とする回路装置。
【請求項２】
制御可能なスイッチング・デバイスによりインダクタンスを、低電圧電源に接続可能であり、
該スイッチング・デバイスの開時に前記インダクタンスの電流がコンデンサに流れ、
前記コンデンサはその最大電荷に達した後に終段と接続されて有効パルスの形態で放電する
前記パルス終段に同一極性のパルスを供給するための回路装置において、
前記コンデンサ（４）及び前記終段（２）は、コイル（１０）として形成されたインダクタンス及び前記スイッチング・デバイスの接続点に並列に接続され、
前記スイッチング・デバイス（１２）は、前記コンデンサ（４）の充電電圧を設定するためにパルス幅変調パルス（ＰＷＭ）で制御され、
前記終段（２）に、前記コンデンサ（４）の充電電圧が最大レベルに達した時点でオン制御されるトリガー可能なスイッチ（６）を直列に設けたことを特徴とする回路装置。
【請求項３】
制御可能なスイッチング・デバイスによりインダクタンスを、低電圧電源に接続可能であり、
該スイッチング・デバイスの開時に前記インダクタンスの電流がコンデンサに流れ、
前記コンデンサはその最大電荷に達した後に終段と接続されて有効パルスの形態で放電する
前記パルス終段に同一極性のパルスを供給するための回路装置において、
前記コンデンサ（４）は、コイル（１０）として形成されたインダクタンスと前記スイッチング・デバイス（１２）との接続点に、前記終段（２）及びダイオード（１３）と直列に接続され、
前記終段（２）は、前記コンデンサ（４）のための充電路（１１）に並列に接続され、
前記スイッチング・デバイス（１２）は、前記コンデンサ（４）の充電電圧を設定する目的でパルス変調（ＰＷＭ）を用いて制御され、
第２の制御可能なスイッチング・デバイス（１）を、前記終段（２）及びコンデンサ（４）の直列回路に対し並列に設け、該第２の制御可能なスイッチング・デバイスは、有効パルスを発生するために前記コンデンサ（４）のための放電路を閉成することを特徴とする回路装置。
【請求項４】
前記終段（２）がダイオード・レーザであることを特徴とする請求の範囲１、２または３のいずれかに記載の回路装置。
【請求項５】
制御可能なスイッチング・デバイス（１、１’）がＭＯＳ−ＦＥＴであることを特徴とする請求の範囲１または３に記載の回路装置。
【請求項６】
前記スイッチング・デバイス（１２）がトランジスタであることを特徴とする請求の範囲１または３に記載の回路装置。
【請求項７】
トリガー可能なスイッチ（６）がサイリスタであることを特徴とする請求の範囲２に記載の回路装置。
【発明の詳細な説明】
本発明は、請求の範囲１乃至３に謂わゆる上位概念として記述されている構成を有するパルス出力段給電回路装置に関する。
この種の回路装置は、ＤＥ ２３ ３１ ０４８ Ｃ２から知られている。この回路装置においては、インダクタンスは、ブロッキング変成伝達回路として形成されており、この回路において、変成器の一次巻線はパルス制御されるトランジスタ・スイッチング回路を介して低電圧電源に接続されている。また、上記変成器の二次巻線は、整流回路を介してコンデンサに接続されている。
パルス制御回路は、トランジスタ・ベース電圧を規定する回路と、変成器からトランジスタのベースに至る帰還回路とから構成されている。これら２つの回路は、自己発信回路を形成しており、トランジスタは、特定の時間区間中、制御パルスにより周期的に導通状態に制御される。この時間区間の持続長もしくは幅は、トランジスタのベース電圧に対する変換比を変えるかまたは電源電圧を変えることにより設定することができる。この時間区間の長さもしくは幅は、変成器に蓄積されてコンデンサに伝達することができるエネルギー量を決定する。トランジスタを導通及び不導通状態にする実際の制御時点は、排他的に、一次側の発振素子並びに二次側回路の振動挙動によって決定される。
トランジスタの不導通状態において、変成器に蓄積されたエネルギーは二次巻線を介してコンデンサに伝達される。トランジスタの制御パルス列はまた、コンデンサの放電における同期制御パルスの発生にも用いられる。従って、有効パルスの発生も一次側の発振素子に依存する。
Ｂ．シュタッドラ（B.Stadler）著の「充電変成…（Die Ladungstransformation…）」エッツ・アーカイブ（etz-Archiv）社発行、第２巻（１９８０）、１号、２５頁乃至２７頁から、容量性エネルギー蓄積素子に対する誘導性充電回路装置が知られている。高電圧用に設計されている電源は、インダクタンスを介して直接コンデンサを該電源の電圧にまで充電する。スイッチの閉成時に該コンデンサは放電し、それにより有効パルスが発生され、このパルスはガス・レーザのパルス励起に用いられる。しかる後に、上記スイッチは、コンデンサの放電状態に依存して自動的に開く。放電パルスの振幅は設定することができない。充電サイクルは、駆動条件に依存する。
冒頭に述べた型式の出力段は、小さい内部抵抗で電圧パルスを発生し、例えば、パルス駆動すべき消費装置に対するエネルギー供給を可能にする。このような電力消費装置としては、就中、パルス・ダイオード・レーザが挙げられる。数十ワットのピーク電力の動作領域を有するこの種のダイオードに対しては、この場合、典型的には、１００ボルトまでのパルス電圧が必要とされる。パルス電力が大きくなれば、更に高い電圧が必要となる。この場合、通常、パルス繰返し周波数は数十ｋＨｚである。更に、パルス電圧を変えることによる振幅調整が要求される。
この種の出力段は、多くの場合、サイリスタ（例えば、ＵＮＩＴＲＯＤＥ社の製品番号１５）或るいは、例えばＭＯＳ電界効果トランジスタ（ＭＯＳ−ＦＥＴと略称する）のようなＭＯＳ電力トランジスタが用いられる（ＳＩＬＩＣＯＮＩＸ社の仕様マニュアル  （６、１３、１０「Ｌａｓｅｒ Ｄｉｏｌｄｅ Ｐｕｌｓｅｒｓ’  （レーザ・ダイオード・パルス）」参照）。図７及び図８には、説明の便宜上、一例として、ダイオード・レーザの制御に用いられる慣用の回路装置が示してある。電力消費装置としてのダイオード・レーザ２、コンデンサ４及びＭＯＳ−ＦＥＴ１（図７）またはサイリスタ６（図８）の形態にあるスイッチング・デバイスは直列に接続されている。コンデンサ４は、充電回路３（図７）または充電回路５（図８）により適当な高電圧に充電される。充電電圧は、電源７から供給され、該電源７は、この例の場合、総ての配線インピーダンス及び内部抵抗をも含む抵抗９を介してスイッチング素子８としてのトランジスタ（図７）またはＭＯＳ−ＦＥＴ（図８）により、図７及び図８に示すようにコンデンサ４に接続される。図８の例では、ダイオード・レーザ２に対し並列に保護ダイオード１１が逆極性で接続されている。
ＭＯＳ−ＦＥＴ１またはサイリスタ６がオン状態に切り換わると、上記ダイオード・レーザ２は充電されたコンデンサ４に接続される。該コンデンサ４は、ダイオード・レーザ２及びＭＯＳ−ＦＥＴまたはサイリスタ６を流れる電流パルスとしてほぼ完全に放電する。コンデンサ４の再充電は、制御パルスのパルス休止期間中に行うことができる。
このような回路装置における欠点は、電源３或るいは５のもしくはインピーダンス抵抗９で、コンデンサ４に発生する電気エネルギーに対応するエネルギーが消費され、そのために効率が悪くなるという点に見られる。特に、高電圧を、例えば、動作能力が有限である小型の携帯可能な機器におけるように低電圧でエネルギー蓄積容量が制限されている電源から発生しなければならない場合に上述の欠点は由々しくなる。また、このような高電圧発生に要する材料及び費用は経済的な面でも問題である。
スイッチング素子８をパルス幅変調信号で制御し、コンデンサ４が異なった充電期間でそれぞれ対応の最終電圧に充電されるようにすることによって、パルス繰返し周波数が高い場合でも振幅調整を行うことができる。コンデンサ４のこの最終電圧は、充電期間に線形的に依存せず指数関数で表される曲線に追従する。補助手段として高電圧を付加的に高めたり、或るいは（且つ）定電流電源回路を設けることが考えられる。しかしながら、そのためには、回路費用が増加し電気的動作効率が更に劣化し、付加的な費用を必要とするという更なる問題が生ずる。また、同様にエネルギー消費及び費用を伴う高電圧用高速電子スイッチを実現するのにも問題が伴う。
本発明の課題は、各有効パルスのためのコンデンサ充電電圧がパルス繰返し周波数に依存することなく設定できるようにすることにある。
上記課題は、冒頭に述べた型式の回路装置において、本発明によれば、請求の範囲１乃至３の謂わゆる特徴部分に記載の構成により解決される。なお、有利な実施の形態は、請求の範囲４乃至７に記述してある。
パルス出力段もしくはパルス終段に給電するための本発明の回路装置によれば、有利なことに、特に給電電圧が低い場合でも、高い動作効率でパルス休止期間中にパルス出力段にエネルギーを発生することが可能となる点である。この場合、高電圧用の付加的な直流電源は一切要求されない。更に、本発明による回路装置は、単純な手段で、振幅を線形に可変設定することを可能にし、それにより、パルス毎にこのような振幅設定を高速に行うことができる。総合的に、材料及び経費が節減され、電気的動作効率が高揚される。
以下、添付図面を参照し実施の形態に関して本発明による装置を例として詳細に説明する。図面中、
図１は、本発明の第１の実施の形態を示す図、
図２は、第１の実施の形態における種々なパルス形状を示すタイミング・チャート、
図３は、本発明の第２の実施の形態を示す図、
図４は、第２の実施の形態における種々なパルス形状を示すタイミング・チャート、
図５は、本発明の第３の実施の形態を示す図、
図６は、第３の実施の形態における種々なパルス形状を示すタイミング・チャート、
図７及び図８は、それぞれ、従来技術に属するパルス出力段の電圧供給用回路装置を示す図である。
異なった図面中、同じ構成要素は同じ参照符号を付けて示してある。
図１及び図２を参照し、先ず、第１の実施の形態における動作について説明する。なお、以下の説明では、構成素子もしくは要素は理想的な素子であることを前提とする。図から明らかなように、図１に示した切換可能な出力段もしくは終段は、スイッチング・デバイス１としてサイリスタ６の代わりにＭＯＳ−ＦＥＴが用いられている点を除いて従来技術の図８に示した構成と一致することが認識されよう。
基本的な相異は、本実施の形態の場合、単に低電圧電源１４から構成される電圧供給部もしくは電源部であり、ここでは、インダクタンスを有するコイル１０を介して低電圧電源１４（例えば、５ボルトの電池）から低電圧が直接、即ち、感知し得る程度の損失を伴わずに、パルス出力段に印加される。スイッチング・デバイス１として装入されたＭＯＳ−ＦＥＴは、パルス幅変調パルス（ＰＷＭ）により制御することができる。パルス休止期間中に、ＭＯＳ−ＦＥＴが導通し、その結果、コイル１０には直線的に立ち上がる電流が流れる。それと並行に、先行のサイクルで既に充電されているコンデンサ４が、有効パルスの形態で、終段２として用いられているダイオード・レーザを介して放電する。コンデンサ４は、コイル１０と共に周期長Ｔを有する発振回路を形成する。
ＭＯＳ−ＦＥＴが不導通になると、コンデンサ４の電圧は、正弦波状に立上りＴ／４の経過後に最大電圧に達する。この電圧は、発生すべき高電圧に対応するものである。この電圧の高さもしくはレベルは、コイル１０に蓄積されるエネルギーに依存し、従って、コンデンサ４の容量値に対するコイルのインダクタンスの値の比に依存する。良好な動作モードを達成するためには、上記最大電圧に達した時点でＭＯＳ−ＦＥＴを再び導通に切り換えなければならない。そこでサイクルが新たに開始する。ＭＯＳ−ＦＥＴのオフ時の電流はオン期間に直線的に依存し、最大コンデンサ電圧もこの電流に厳密に比例する。従って、パルス繰返し周波数に依存しないＭＯＳ−ＦＥＴの可変投入期間もしくはオン期間により、単純な仕方で、各個々のパルスに対し直線的に（即ち、一次関数的に）高電圧調整を行うことが可能となる。
図１に補足して図２には、信号変化が示してあり、図２中、（ａ）には、種々なパルス幅変調パルスが示してあり、（ｂ）には、それぞれコイル１０を流れる電流が示してあり、（ｃ）には、対応のコンデンサ電圧が、そして（ｄ）には、有効パルスが示してある。図から明らかなように、ＭＯＳ−ＦＥＴの導通時には、コンデンサ電圧は基準電位、即ち、この例では地気もしくは接地電位にある。図１に示した回路装置の特徴の１つはその単純さにある。実際上は、回路構成素子が理想的なものではないので、損失が生ずるが、この損失は主として充電路１１に配設されている整流もしくは保護ダイオード並びにＭＯＳ−ＦＥＴの導通抵抗及び発振回路のＱに起因するものである。合理的な設計で、８０％を越える動作効率を容易に達成することができよう。因に、例えば、０．１オームより小さい導通抵抗を有する高速で消費電力の小さいＭＯＳ−ＦＥＴのような非常に良好な性能を有する最近の回路素子は、非常に廉価で市場に出回っている。同様のことは、他の回路素子についても言える。
図３に示した実施の形態においては、出力段２は、トリガー可能なスイッチ６として使用されるサイリスタと電力消費装置としてのダイオード・レーザとの直列回路を含む。ダイオード・レーザの空いている方の端子はコンデンサ４に接続される。ダイオード・レーザとコンデンサ４との接続点はインダクタンスを有するコイル１０と接続されると共に、他方また、スイッチング・デバイスとしてのトランジスタ１２と次のように、即ち、上記サイリスタとダイオード・レーザの直列回路に対して並列に接続されるように接続されている。コイル１０の空いている方の端子は、電源電圧供給用の電源１４と接続されている。
図３に示した回路装置においては、コイル１０に蓄積されたエネルギーは、先に述べたように、出力段のターン・オフ後にコンデンサ４に転送される。その場合の前提は、上記出力段のターン・オフを信号により制御できることであるが、これはサイリスタ段の場合には保証されない。その理由は、サイリスタは、保持電流を下回った時に始めてオフ、即ち不導通になるからである。
本発明のこの実施の形態においては、上記の問題は、パルス幅変調信号ＰＷＭに加えて別のトリガー信号を用いることにより解決される。この場合、パルス幅変調信号ＰＷＭはトランジスタのベースに印加され、該トランジスタが導通に切り換えられると、コイル１０には、電源１４の電源電圧が作用する。上記別のトリガー信号は、レリーズ信号としてサイリスタに印加され、パルスの発生にのみ用いられる。
上述の回路装置は、図１に示すような組合せが適していない総ての出力段で採用することができる。サイリスタを備えた出力段の場合には、上記付加トランジスタはまた、該サイリスタの消弧を行う。その場合、付加的な費用は無視し得る程度のものである。と言うのは、このトランジスタは一般に低コストの種類のもので充分であるからである。
図３を補足する意味で、図４には幾つかの信号波形が示してある。同図中、（ａ）には、パルス幅変調パルスＰＷＭが、（ｂ）には、コンデンサ４の電圧が、そして（ｃ）には、トリガーパルスが示してある。図から明らかなように、トランジスタが導通に切換される際にコンデンサ４の電圧は基準電位、即ちこの例では接地電位になる。
上の動作に関する説明から明らかなように、可能最良の結果を得るためには、有効パルスの発生を、コンデンサ電圧の最大レベル達成時点と同期して行う必要がある。しかしながら、種々な理由から、この同期の必要性には問題がある。例えば、パルス発生に際して周波数変調が可能であることが要求される場合、或るいは制御の時間経過中に生ずる問題に起因し、パルス発生においてコイルのオン制御に関し移相が要求されるのがその例である。
図３に示した２つの信号を使用する原理に従い、図５に示すように、図１に示した第１の実施の形態を次のように、即ち、コイル１０からエネルギーがコンデンサ４に引渡される時間外の任意の時点でパルス発生を行うことができるように変更することが可能である。
図１に示した実施の形態とは異なり、図５に示した例では、コンデンサ４と第２の制御可能なスイッチング・デバイス１として設けられたＭＯＳ−ＦＥＴとの接続点は、コイル１０と直接接続するのではなくダイオード１３を介して接続される。パルス終段もしくは出力段には並列に、スイッチング・デバイス１２として設けられたトランジスタが接続され、該トランジスタは、パルス幅変調パルス（ＰＷＭ）で制御することができる。該トランジスタが導通もしくはオンに切換わると、コイル１０は電源１４から供給電流を受ける。更に、図１に示した実施の形態とは異なり、本実施の形態においては、ＭＯＳ−ＦＥＴは排他的に有効パルス、即ち、ダイオード・レーザを介してのコンデンサ４の放電の開始にのみ用いられる。
コンデンサのエネルギーはダイオード１３を流れることがないので、任意の時点で、ＭＯＳ−ＦＥＴのオン制御によりパルス発生を行うことができる。従って、パルス繰返し周波数が変化しても、それには依存せず、有効パルスの時間軸位置並びにコイル制御の時間軸位置の選択において大きな自由度が得られる。但し、発振回路の時間Ｔ／４は守らなければならない点に留意されるべきである。時間的なパルス間隔が余り大きくなると、間隙的な損失だけで放電が起こり得る。上記付加的に設けられたダイオード１３により、電気的な動作効率は若干低減する。
図５を補足する意味で、図６には数例の信号波形が示されており、これら信号波形は、図５に示した実施の形態で実現される大きな自由度もしくは融通性を例証するためのものである。図６中、（ａ）には、種々なパルス幅変調パルス（ＰＷＭ）が、（ｂ）には、コンデンサ４の電圧が、そして、（ｃ）には、有効パルスが示してある。
【図１】
0003783062.tif 000002
【図２】
0003783062.tif 000003
【図３】
0003783062.tif 000004
【図４】
0003783062.tif 000005
【図５】
0003783062.tif 000006
【図６】
0003783062.tif 000007
【図７】
0003783062.tif 000008
【図８】
0003783062.tif 000009