(57)【特許請求の範囲】
【請求項１】
入力電圧が一端に印加される１次巻線と２次巻線とを有するトランスと、１次巻線の他端に直列に接続されたスイッチング回路とを備え、当該スイッチング回路によるスイッチングにより２次巻線に出力電圧を得る電源装置において、
１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗と入力電圧に順方向なダイオードとを直列に接続した第１の直列回路と、フライバック電圧を抑制する抵抗値を有した抵抗と入力電圧に逆方向なダイオードとを直列に接続した第２の直列回路とを並列に設けたことを特徴とする電源装置。
【請求項２】
入力電圧が一端に印加される１次巻線と２次巻線とを有するトランスと、１次巻線の他端に直列に接続されたスイッチング回路とを備え、当該スイッチング回路によるスイッチングにより２次巻線に出力電圧を得る電源装置において、
１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗と入力電圧に順方向なダイオードとを直列に接続した第１の回路と、フライバック電圧を抑制する抵抗値を有した抵抗を備えた第２の回路とを並列に設けたことを特徴とする電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば電子写真方式のプリンタや複写機等の画像形成装置における高圧電源装置などとして利用可能な電源装置に関する。
【０００２】
【従来の技術】
例えば電子写真方式のプリンタや複写機等の高圧電源は感光体回りの負荷に対して規定電圧若しくは規定電流を与えるために用いられており、その負荷の機能としては概ね、帯電、現像、転写、剥離、清掃等の機能がある。
また、各負荷に出力を供給するタイミングや出力電位の情報は例えばプロセスコントロールを行う制御基板から高圧電源へ送られ、高圧電源は当該情報に従って出力を行う。
【０００３】
このため、制御基板から高圧電源へ送る出力電位情報を変化させることにより高圧電源の出力値を変更することが可能であり、これにより、高圧電源はプロセス要求に対して所望の出力を負荷へ供給する。また、今日では、高圧電源に要求される出力可変な範囲としては、カラーや画質等の高精度化及び高機能化を背景に広範囲となっており、例えば１０倍程度の出力可変領域を有している。なお、具体例としては、ドラム回りの負荷（帯電用や現像用や転写用）に与える出力値（直流や交流）を印刷濃度等に応じて変化させるような場合に、広範囲（例えば転写に関しては５００Ｖ〜４ｋＶなど）の出力可変が必要となる。
【０００４】
上記した高圧電源出力の制御方法としては、演算増幅器（ＯＰ  Ａｍｐ）等により制御されるアナログ制御ばかりでなく、例えば特開昭６２−２７９３６６号公報に記載されるようなデジタル制御を用いた電源装置も広く知られており、このようなデジタル制御方式ではＣＰＵ（Central Processing Unit）やＡＳＩＣ（Application Specific Integrated Circuit）等により高圧電源出力を演算制御することが行われる。
【０００５】
また、制御すべき出力値の演算方法としては、例えば高圧電源からの出力状態量を検出手段により検出した検出値と前記可変出力に対応した目標値とを比較した結果に基づいて、後述するスイッチング手段に与えるべきパルス幅変調（ＰＷＭ：Pulse Width Modulation）信号のデューティ（Ｄｕｔｙ）の値を制御する方法が用いられている。
【０００６】
具体的に、図６（ａ）には、デジタル制御方式を用いた電源装置の構成例を示してある。この電源装置では、トランス（例えばフライバック方式を用いた高圧用の昇圧トランス）３１の１次巻線の一端に直流電源３２が接続されており、当該１次巻線の他端に接続されたスイッチ素子（スイッチング手段）３３が主制御部３７からの制御信号（ＰＷＭ信号）に従ってオンオフを繰り返すことにより、トランス３１の２次巻線に当該ＰＷＭ信号のデューティ値に応じた出力が発生する。
【０００７】
つまり、スイッチ素子３３は例えばトランジスタから構成されており、当該スイッチ素子３３がオン状態のときに直流電源３２からの電力がトランス３１に蓄えられて、当該スイッチ素子３３がオフ状態になったときに蓄えられた電力が２次巻線から出力される。そして、２次巻線からの出力の大きさは、上記したＰＷＭ信号のデューティ値に依存し、当該デューティ値が大きくなるに従って２次巻線からの出力が大きくなる。
【０００８】
なお、デューティ値は、例えばオン状態の周期（１つのオン状態の時間幅と１つのオフ状態の時間幅とを加えたもの）をＴとするとともに１周期（Ｔ）内におけるオン状態の時間幅をｔとすると、ｔ／Ｔで表される。また、デジタル制御が用いられる場合には、通常、デューティ値を変化させることが可能な最小量（前記オン状態の最小可変幅）が小さいほど制御の精度が向上する。
【０００９】
トランス３１の２次巻線からの出力は整流平滑回路３４により整流及び平滑された後に負荷４２へ供給される。
また、電圧検出回路（検出手段）３５では負荷４２に供給される電圧値に対応した電圧値（例えば１／１０００の値など）Ｖｍｏｎを検出して主制御部３７へ送り、同様に、電流検出回路（検出手段）３６では負荷４２に供給される電流値に対応した電流値Ｉｍｏｎを検出して主制御部３７へ送る。
【００１０】
主制御部３７では、Ａ／Ｄ変換器３８が上記した検出電圧値Ｖｍｏｎ及び検出電流値Ｉｍｏｎをデジタル化してＣＰＵ３９へ出力し、当該ＣＰＵ３９の演算器４０がこれらの検出値Ｖｍｏｎ、Ｉｍｏｎと所望の目標値とを比較して、これらの検出値Ｖｍｏｎ、Ｉｍｏｎが目標値に一致するように、パルス発振器４１からスイッチ素子３３へ発振するＰＷＭ信号のデューティの値を制御する。このようなフィードバック制御により、目標値に制御される電圧値や電流値が負荷４２に対して供給される。
【００１１】
なお、図６（ｂ）には、アナログ制御方式を用いた電源装置の構成例を示してある。この電源装置では、アナログ制御が行われるが、例えばトランス５１や直流電源５２やスイッチ素子５３や整流平滑回路５４や電圧検出回路５５や電流検出回路５６の動作については上記したデジタル制御の場合と同様である。この電源装置では、制御回路５７がスイッチ素子５３へＰＷＭ信号を出力しており、この制御回路５７は例えばＤ／Ａ変換回路５９やオン／オフ判定回路６０を介して主制御部５８から送られてくる指示に従ってＰＷＭ信号のデューティ値の変更等を行う。そして、デジタル制御の場合と同様に、目標値にフィードバック制御される電圧値や電流値が負荷６１に対して供給される。
【００１２】
ここで、上記図６（ｂ）に示したようなアナログ制御方式を用いた電源装置では、例えば制御回路５７や主制御部５８やＤ／Ａ変換回路５９やオン／オフ判定回路６０にかかるコストや実装面積が大きくなってしまうといった問題があるが、上記図６（ａ）に示した電源装置のようにデジタル制御方式を用いた場合には、制御部のソフトウエア化によりコストの削減や実装面積の削減（つまり、装置の小型化）が実現されて望ましい。
【００１３】
しかしながら、デジタル制御方式を用いた電源装置では、従来において次のような問題があった。
すなわち、このような電源装置では、上述したようにＰＷＭ信号に応じてスイッチング素子３３がオンオフを繰り返すことでスイッチング電源を発生させているところ、その出力値はスイッチ素子３３をオンオフする前記ＰＷＭ信号のデューティ値に大きく依存する。具体的には、ＰＷＭ信号のデューティ値を大きくするとトランス３１から出力される電圧の値が大きくなり、当該ＰＷＭ信号のデューティ値を小さくすると当該電圧の値が小さくなる。
【００１４】
ここで、問題となるのは、上記したＰＷＭ信号のデューティ値の可変幅である。つまり、例えばアナログ制御方式を用いた電源装置におけるデューティ値の可変幅はほぼ無限であると言えるが、デジタル制御方式を用いた電源装置の場合には、スイッチ素子３３を駆動するＰＷＭ信号をデジタル量で生成していることから、そのデューティの分解能は、例えばＰＷＭ信号を生成するＩＣ（Integrated Circuit）のクロックの出力周波数により或る有限の値となってしまう。
【００１５】
具体的に、図７（ａ）には、基準クロック信号の周波数が２０ｋＨｚ（すなわち、周期が５０μｓ）であり、１０ビット分（すなわち、１０２４個）のパルスをＰＷＭ信号の１周期（すなわち、５１．２μｓ）に対応させてＰＷＭ信号を生成する場合を示してあり、この場合の分解能は（０．０９８％／ビット）となる。なお、上述のように、オン状態の周期（つまり、ＰＷＭ信号の１周期分の時間）Ｔと１つのオン状態の時間幅ｔとを用いて、ＰＷＭ信号のデューティ値はｔ／Ｔで表される。
【００１６】
このようにデジタル制御が用いられる場合には、ＰＷＭ信号のオン状態の時間幅ｔが例えば１パルスを最小単位として変化させられるため、デューティ値は離散的に可変な値となる。そして、図７（ｂ）に示されるように、デューティ値を変化させることが可能な最小単位の大きさ（可変幅）に応じて、電源装置からの出力電圧も段階的に変化するものとなってしまう。このデューティ値の可変幅が大きいと出力電圧の制御の精度が悪くなってしまう。
【００１７】
また、例えばアナログ制御方式を用いた従来の電源装置では上記のようなデジタル制御に伴う問題がないために、デューティ値と出力電圧値との関係としては比直線的な特性を用いており、また、小さいデューティ値の範囲で所望の出力電圧を得ていた。このため、このような従来の電源装置にデジタル制御方式を単に適用した場合には、例えばリップルが大きくなってしまったり、所望の出力電圧からの乖離が大きくなってしまうといった問題があった。
【００１８】
上記のようなデジタル制御に伴う問題に対して、例えば特開平９−１４９６３７号公報（以下で、文献１と言う）の従来例には、次のような解決策が記載されている。
すなわち、この例では、デューティ値と出力値との特性として緩やかで正比例な特性を得るために、１次側スナバ回路の定数を工夫したり、トランスのリアクタンス成分を工夫する方法が記載されている。そして、この方法を用いることで、例えばデューティ値と出力値との関係が出力範囲の全域で緩やかで且つ正比例する特性を得ることや、可変領域における出力分解能（Ｖ／ｂｉｔ）を良くすることができる。これにより、デューティ値を最小ビット（可変幅）分変えたときの出力値の変動幅が小さくなり、上記した可変幅に関する問題は改善される。
【００１９】
なお、図８には、上記のような回路定数による改善が行われていない電源装置におけるデューティ値に対する出力電圧値の特性（“従来回路での特性”）と、上記のような回路定数による改善が行われた電源装置におけるデューティ値に対する出力電圧値の特性（“回路定数改善後の特性”）との一例を示してある。ここで、同図中の横軸はデューティ値（％）を示し、縦軸は出力電圧値（Ｖ）を示している。
【００２０】
しかしながら、上記のような従来例に係るスナバ回路を用いた構成では、以下で説明するように、例えばスナバ回路での損失（熱損失）が大きくなり、効率が非常に悪くなってしまうといった不具合があった。また、このような構成では、例えばスナバ回路の形状等が大きくなってしまうといった不具合も生じてしまう。
【００２１】
また、上記文献１には、デューティ値と出力値との特性を予め記憶しておき、その特性に応じて制御量を演算して制御を行う方法が記載されている。この方法を用いると、例えばソフト制御を行うに際して制御方法が複雑になるという問題は解消されるものの、リップルが大きくなったり所望の出力電圧からの乖離が大きくなるという問題には効果が期待できない。
【００２２】
次に、上記のような従来例に係るスナバ回路を用いた電源装置における不具合を更に詳しく説明する。
まず、電源装置がスナバ回路を含まない場合に、ＰＷＭ信号のデューティ値と出力電圧値との特性が正比例の関係にならない理由を説明する。
【００２３】
図９には、スナバ回路を含まないデジタル制御方式を用いた電源装置を構成する高圧電源部の回路構成例を示してある。
すなわち、例えば上記図６（ａ）に示した電源装置と同様に、高圧電源部は、トランス７１やスイッチ素子７２や整流平滑回路７３や電圧検出回路７４や電流検出回路７５から構成されている。また、同図中の“Ｖｉｎ”は直流電源からの入力電圧（例えば２４Ｖ）を示し、“ＰＷＭ”はパルス発振器からのＰＷＭ信号を示し、“ＧＮＤ”や“ＡＧＮＤ”はグラウンド（接地）を示し、“Ｉｍｏｎ”は電流検出回路７５により検出される電流値を示し、“Ｖｍｏｎ”は電圧検出回路７４により検出される電圧値を示している。
【００２４】
なお、本明細書の図面中では、上記図９中に“Ｋ１”で示した記号により抵抗を表し、“Ｋ２”で示した記号によりトランジスタを表し、“Ｋ３”で示した記号によりコンデンサを表し、“Ｋ４”で示した記号によりダイオードを表し、“Ｋ５”で示した記号により演算増幅器（ＯＰ  Ａｍｐ）を表すこととし、“Ｋ１”等の符号が付されていないものについても、同じ記号は同じ回路素子（但し、抵抗値等といった回路定数等は同じでなくともよい）を表すものとする。
【００２５】
また、図１０には、上記図９に示したトランス７１部分の等価回路例を示してあり、図１０中の“Ｒｓ”はトランス７１の１次巻線の内部抵抗を示し、“Ｌｓ”は当該１次巻線の漏れインダクタンスを示し、“Ｒｔ”はトランス７１の２次巻線の内部抵抗を示し、“Ｌｔ”は当該２次巻線の漏れインダクタンスを示し、“Ｌｕ”はトランス７１の１次巻線と２次巻線との間の相互インダクタンスを示し、“Ｃｕ”は当該１次巻線と当該２次巻線との間の分布容量の合計を示している。
【００２６】
同図に示されるように、例えば高圧用のトランス７１の２次巻線ではその巻数が多いために、コイル間の浮遊容量が発生したり、また、様々な浮遊容量が発生したりしてしまい、これらの浮遊容量を総合したもの（分布容量と言われる）Ｃｕを完全になくすことはできない。
また、例えばフライバック方式を用いた高圧用のトランス７１では、１次巻線と２次巻線との絶縁耐圧を確保するためにボビンの構造が特殊となることから、１次巻線と２次巻線との結合が悪くなって漏れインダクタンスＬｓ、Ｌｔが大きくなってしまう。
【００２７】
図１１には、上記図９や上記図１０に示した電源装置における、ＰＷＭ信号のデューティ値と出力電圧値との関係の一例を示してあり、図中の横軸はデューティ値（％）を示し、縦軸は出力電圧値（−Ｖ）を示している。図１１に示されるように、デューティ値に対する出力電圧値の特性の直線性は、図示される▲１▼、▲２▼、▲３▼の現象により満足されない。
【００２８】
ここで、上記した▲１▼、▲２▼、▲３▼の現象をそれぞれ説明する。
まず、▲１▼の現象は、例えば或る一定の駆動周波数の入力信号（ＰＷＭ信号）のオン状態の幅を広くしていくと（つまり、デューティ値を大きくしていくと）、或るポイントでまず、トランス７１の１次巻線及び２次巻線による相互インダクタンスのインピーダンスω・Ｌｕ（ωは信号の角振動数）と２次巻線間等の分布容量によるインピーダンス１／（ω・Ｃｕ）とが等しくなり、これにより並列共振（１次共振）が発生してしまう現象である。
【００２９】
また、▲２▼の現象は、上記▲１▼の現象が生じた後に更に、ＰＷＭ信号のオン状態の幅を広くしていくと次に、トランス７１の１次巻線による漏れインダクタンスのインピーダンスω・Ｌｓと２次巻線間等の分布容量によるインピーダンス１／（ω・Ｃｕ）とが等しくなり、これにより、直列共振（２次共振）が発生してしまう現象である。
【００３０】
これら▲１▼、▲２▼の現象が生じるところでは、例えばスイッチ素子７２がオフである時にトランス７１の１次巻線にフライバック電圧が発生し、当該フライバック電圧によるエネルギーが２次巻線側へ伝達完了されるまでは、１次巻線間に共振電流が流れてしまう。この場合、例えばスナバ回路を設けていない状態では、スイッチ素子７２がオフである時に巻線間に高いフライバック電圧が発生して異常共振電流が流れてしまう。この結果、例えばＰＷＭ信号のデューティ値を変化（例えば、大きく）させても、出力電圧値の変化量（例えば、増加量）は通常よりも小さくなってしまう。
【００３１】
また、▲３▼の現象は、トランス７１の１次巻線の励磁インダクタンスと当該トランス７１の浮遊容量とによる共振電流によりリンギング電圧が発生してしまう現象である。
この▲３▼の現象が生じるところでは、トランス７１の１次巻線側の電流がリニアに変化せず、ＰＷＭ信号のデューティ値の変化量（例えば、増加量）と出力電圧値の変化量（例えば、増加量）とが直線的にならずに揺れてしまう。
【００３２】
つまり、電源装置ではトランス７１の１次巻線側に印加したエネルギー（トランス７１にかかる電圧と流れる電流）を変換して２次巻線側へ出力しており、この出力はトランス７１にかかる電圧と流れる電流により決まる。そして、例えば理想的な回路を考えると、スイッチ素子がオン状態である間にトランスに流れる電流は図１２（ｂ）に示される理想的な電流のように時間経過に対して比例して上昇することから出力電圧も比例して増加するが、実際の回路では、同図（ａ）に示されるような共振電流（リンギング電流）が発生してしまい、トランス７１に流れる電流が同図（ｃ）に示されるように当該共振電流の影響で波打って直線性がなくなってしまう。
【００３３】
次に、電源装置が従来例に係るスナバ回路を含んでいる場合に、ＰＷＭ信号のデューティ値と出力電圧値との特性の直線性が改善されることを説明し、更に、従来例に係るスナバ回路の不具合を説明する。
【００３４】
図１３には、従来例に係るスナバ回路を含んだデジタル制御方式を用いた電源装置を構成する高圧電源部の回路構成例を示してあり、この構成は、トランス７１の１次巻線間に１つの抵抗（スナバ抵抗）７６がスナバ回路として挿入されて備えられている点を除いては、例えば上記図９に示した構成と同様である。
また、図１４には、上記図１３に示したトランス７１部分の等価回路例を示してあり、この等価回路は、上記のようにトランス７１の１次巻線の両端にスナバ抵抗７６が備えられている点を除いては、例えば上記図１０に示したものと同様である。
【００３５】
このようにスナバ抵抗７６を備えた構成では、例えば上記▲１▼の現象や上記▲２▼の現象に対しては、トランス７１の１次巻線側のインピーダンスを低下させてフライバック電圧を低下させることができ、これにより、異常共振電流を或るレベルまで抑えることができ、並列共振や直列共振の影響を抑えることができる。つまり、この構成では、上記した１次共振や２次共振が発生してしまうポイントを制御範囲を超えた出力電圧値のポイント（すなわち、使用範囲を超えるほどに大きいデューティ値に対応した出力電圧値の範囲）にずらすことができる。
【００３６】
また、このようにスナバ抵抗７６を備えた構成では、例えば上記▲３▼の現象に対しては、トランス７１の１次巻線側のインピーダンスを低下させることができ、例えばインダクタンス（Ｌ）と容量（Ｃ）による共振に対して抵抗（ここでは、スナバ抵抗７６）を挿入することでそのＬＣ間のエネルギーを当該抵抗の抵抗値（Ｒ）で消費して抑えることができることから、リンギング電圧を抑えることができる。
【００３７】
このように、従来例に係るスナバ抵抗７６を備えた電源装置では、ＰＷＭ信号のデューティ値と出力電圧値との特性の直線性を改善することができる。
ここで、図１５には、上記図１３や上記図１４に示した従来例に係るスナバ抵抗７６を備えた電源装置における、ＰＷＭ信号のデューティ値と出力電圧値との関係の一例を示してあり、図中の横軸はデューティ値（％）を示し、縦軸は出力電圧値（−Ｖ）を示している。図１５に示されるように、デューティ値に対する出力電圧値の特性の直線性は、スナバ抵抗７６により改善されている。
【００３８】
しかしながら、上記した１つのスナバ抵抗７６から構成される従来例に係るスナバ回路を用いた場合には、上記したように、例えばトランス７１の１次巻線間に挿入した当該スナバ抵抗７６における損失が大きくなり効率が悪くなるといった不具合や、例えばスナバ抵抗の形状等が大きくなってしまうといった不具合が生じていた。
【００３９】
具体的には、上記図１３や上記図１４に示した電源装置のように１つのスナバ抵抗７６をトランス７１の１次巻線間に挿入する構成では、当該スナバ抵抗７６の抵抗値を上記したフライバック電圧の抑制と上記したリンギング電圧の抑制とのいずれの抑制にとっても必要十分なインピーダンス（すなわち、低抵抗）に設定することが必要である。通常は、リンギング電圧の抑制のためのインピーダンスの方がフライバック電圧の抑制のためのインピーダンスと比べて小さいため、上記したスナバ抵抗７６の抵抗値をリンギング電圧の抑制のための値に設定する。
【００４０】
すると、フライバック電圧の抑制においては必要以上に低インピーダンスとなってしまうことから、これが発熱（熱損失）の原因となってしまっていた。
また、このようなスナバ回路の構成では、スナバ抵抗７６自体の形状が比較的大きくなってしまい、また、多くの熱を放出させる必要があるためにスイッチング素子に係る放熱部品が必要となることから、電源装置全体としての形状が大きくなってしまっていた。
【００４１】
【発明が解決しようとする課題】
上述のように、従来のデジタル制御方式を用いた電源装置では、例えば上記従来例に係るスナバ回路を備えた場合であっても、当該スナバ回路における損失が大きくなり効率が悪くなるといった不具合や、当該スナバ抵抗の形状等が大きくなってしまうといった不具合があった。
【００４２】
本発明は、このような従来の課題を鑑みてなされたもので、トランスの１次巻線に接続されたスイッチング回路によるスイッチングにより２次巻線に出力電圧を得るに際して、例えばＰＷＭ信号のデューティ値に対する出力電圧値の特性がリニアになるように改善するとともに、装置内部における熱損失を抑えて高効率を実現することができる電源装置を提供することを目的とする。
【００４３】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電源装置では、入力電圧が一端に印加される１次巻線と２次巻線とを有するトランスと、１次巻線の他端に直列に接続されたスイッチング回路とを備え、当該スイッチング回路によるスイッチングにより２次巻線に出力電圧を得るに際して、１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗と入力電圧に順方向なダイオードとを直列に接続した第１の直列回路と、フライバック電圧を抑制する抵抗値を有した抵抗と入力電圧に逆方向なダイオードとを直列に接続した第２の直列回路とを並列に設けた。
【００４４】
従って、リンギング電圧（上記▲３▼の現象）を抑制するためのスナバ回路に相当する第１の直列回路と、フライバック電圧（上記▲１▼、▲２▼の現象）を抑制するためのスナバ回路に相当する第２の直列回路とが別個に設けられるため、リンギング電圧抑制用の抵抗値とフライバック電圧抑制用の抵抗値とをそれぞれ適した値に設定することができ、これにより、例えばスイッチングによる出力電圧値の特性が当該スイッチングに係るデューティ値（例えば上記したＰＷＭ信号のデューティ値）に対してリニアになるように改善することができるとともに、装置内部における熱損失を抑えて高効率を実現することができる。
【００４５】
また、本発明に係る電源装置では、入力電圧が一端に印加される１次巻線と２次巻線とを有するトランスと、１次巻線の他端に直列に接続されたスイッチング回路とを備え、当該スイッチング回路によるスイッチングにより２次巻線に出力電圧を得るに際して、１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗と入力電圧に順方向なダイオードとを直列に接続した第１の回路と、フライバック電圧を抑制する抵抗値を有した抵抗を備えた第２の回路とを並列に設けた。
【００４６】
従って、リンギング電圧（上記▲３▼の現象）を抑制するためのスナバ回路に相当する第１の回路と、フライバック電圧（上記▲１▼、▲２▼の現象）を抑制するためのスナバ回路に相当する第２の回路とが別個に設けられるため、リンギング電圧抑制用の抵抗値とフライバック電圧抑制用の抵抗値とをそれぞれ適した値に設定することができ、これにより、例えばスイッチングによる出力電圧値の特性が当該スイッチングに係るデューティ値（例えば上記したＰＷＭ信号のデューティ値）に対してリニアになるように改善することができるとともに、装置内部における熱損失を抑えて高効率を実現することができる。
【００４７】
【発明の実施の形態】
本発明に係る一実施例を図面を参照して説明する。
なお、本発明に係る電源装置はデジタル制御に適したものであり、本例では、デジタル制御方式を用いた電源装置に本発明を適用した場合を示す。また、本例では、例えば数１００Ｖから数１０ｋＶといった高電圧を発生させる高圧電源装置に本発明を適用した場合を例として示すが、本発明は他の電源装置に適用することも可能なものである。
【００４８】
図１は本例に係る高圧電源装置のブロック図であり、本例の高圧電源装置は、トランス（例えばフライバック方式を用いた高圧用の昇圧トランス）１１やスイッチング回路１２や第１スナバ回路１３や第２スナバ回路１４や整流平滑回路１５や電圧検出回路１６や電流検出回路１７を備えた高圧電源部１と、直流電源２と、Ａ／Ｄ変換器２１やＣＰＵ２２やパルス発振器２４を備えた主制御部３とから構成されており、主制御部３により目標値に制御される電圧を高圧電源部１から負荷４へ供給する構成となっている。
【００４９】
また、後述するように、各スナバ回路１３、１４はそれぞれ、抵抗Ｒａ、ＲｂとダイオードＤａ、Ｄｂとを直列に接続して構成されている。また、ＣＰＵ２２は演算器２３を備えている。
ここで、直流電源２は例えば所定の直流電力（本例では、所定の直流電圧による電圧及び電流）を生成して高圧電源部１へ出力する機能を有しており、高圧電源部１は入力電力から負荷４へ供給するための高圧電力を生成して当該高圧電力を負荷４へ出力する機能を有しており、主制御部３はスイッチング回路１２の制御等を行って装置全体の動作を司る機能を有している。
【００５０】
高圧電源部１に備えられたトランス１１の１次巻線の一端には直流電源２の出力端が接続されており当該直流電源２により生成される所定の電圧値（例えば２４Ｖ）の入力電圧Ｖｉｎが印加されているとともに、当該１次巻線の他端にはスイッチング回路１２中のスイッチ素子（本例では、後述するようにトランジスタ）の出力端が接続されている。
【００５１】
また、トランス１１と直流電源２やスイッチング回路１２との間には、トランス１１の１次巻線の両端に、共振電流抑制回路として第１スナバ回路１３と第２スナバ回路１４とが並列に接続されている。そして、スイッチング回路１２によるスイッチングによりトランス１１の２次巻線に出力電圧（本例では、入力電圧を昇圧したもの）が得られる。
また、トランス１１の２次巻線の端子には整流平滑回路１５の入力端が接続されており、当該整流平滑回路１５は当該２次巻線に誘起される交流電圧（交流電流）を整流して平滑することにより、トランス１１の２次巻線側で所望の出力波形を生成する。
【００５２】
整流平滑回路１５の３つの出力端のそれぞれには負荷４及び電圧検出回路１６及び電流検出回路１７が接続されており、負荷４へは電力が供給され、電圧検出回路１６では負荷４へ供給される電圧値に対応した電圧値（例えば１／１０００の値など）を出力状態量として検出して当該検出値である電圧モニター値Ｖｍｏｎを示す電圧モニター信号を主制御部３へ送り、電流検出回路１７では負荷４へ供給される電流値に対応した電流値を出力状態量として検出して当該検出値である電流モニター値Ｉｍｏｎを示す電流モニター信号を主制御部３へ送る。
【００５３】
なお、本例では、ＣＰＵ２２による制御が行われるため、電圧検出回路１６では当該ＣＰＵ２２により演算することが可能な電圧レベル（例えば０Ｖ〜５Ｖ）の範囲に収まるようにして検出電圧値を主制御部３へ送る。
また、負荷４へ供給すべき電圧としては、例えば負荷の使用状況等に応じて、グラウンドに対して正の電圧である場合や負の電圧である場合があるが、本例では、正の電圧を負荷４へ供給する場合を例として説明を行う。
【００５４】
また、主制御部３に備えられたＡ／Ｄ変換器２１の２つの入力端にはそれぞれ電圧検出回路１６の出力端及び電流検出回路１７の出力端が接続されており、当該Ａ／Ｄ変換器２１では、電圧検出回路１６により生成された電圧モニター信号を当該信号が示す電圧モニター値Ｖｍｏｎへアナログ−デジタル変換してＣＰＵ２２へデジタル値として出力するとともに、電流検出回路１７により生成された電流モニター信号を当該信号が示す電流モニター値Ｉｍｏｎへアナログ−デジタル変換してＣＰＵ２２へデジタル値として出力する。
【００５５】
ＣＰＵ２２に備えられた演算器２３の入力端はＡ／Ｄ変換器２１の出力端に接続されており、当該演算器２３では、入力されたモニター値（例えば電圧モニター値Ｖｍｏｎ或いは電流モニター値Ｉｍｏｎ）と高圧電源が制御されるべき目標値（例えば予め設定された値）とを比較して、当該比較結果に基づいて当該モニター値が当該目標値に一致するようにパルス発振器２４から発振されるＰＷＭ信号の最適なデューティ値を演算し、そして、当該最適なデューティ値のＰＷＭ信号が発振されるようにパルス発振器２４を制御する。
【００５６】
パルス発振器２４の入力端には演算器２３の出力端が接続されているとともに、当該パルス発振器２４の出力端にはスイッチング回路１２の入力端が接続されており、パルス発振器２４では、演算器２３により制御されるデューティ値を有したＰＷＭ信号を発振して当該ＰＷＭ信号（ＰＷＭ）をスイッチング回路１２へ出力する。なお、パルス発生器２４では、例えばデューティ値が可変な一定の周期の連続パルスをスイッチングパルス（ＰＷＭ信号）として発生する。
【００５７】
スイッチング回路１２は、入力されるＰＷＭ信号のオンオフに応じてオンオフ（断続）されることによりトランス１１の１次巻線側の印加電圧（１次巻線に供給される電流）を周期的にスイッチングし、これにより、当該ＰＷＭ信号のデューティ値に応じた大きさの出力電力（出力電圧や出力電流）がトランス１１の２次巻線から得られる。そして、上記と同様なＣＰＵ２２によるフィードバック制御が繰り返されることにより、出力電圧や出力電流の値が目標値に制御される。
【００５８】
次に、図２には、本例の高圧電源装置を構成する高圧電源部１の具体的な回路構成例を示してある。
なお、同図中の“Ｖｉｎ”は直流電源２からの入力電圧（例えば２４Ｖ）を示し、“ＰＷＭ”はパルス発振器２４からのＰＷＭ信号を示し、“ＧＮＤ”や“ＡＧＮＤ”はグラウンド（接地）を示し、“Ｉｍｏｎ”は電流検出回路１７により検出される電流値を示し、“Ｖｍｏｎ”は電圧検出回路１６により検出される電圧値を示している。
【００５９】
第１スナバ回路１３は、直列接続された抵抗ＲａとダイオードＤａとから構成されており、具体的には、直流電源２とトランス１１の１次巻線の一端とを接続するラインと抵抗Ｒａの一端とが接続され、当該抵抗Ｒａの他端とダイオードＤａのアノード端子とが接続され、当該ダイオードＤａのカソード端子と後述するトランジスタ（スイッチ素子）Ｑ１のドレイン端子とが接続されている。このような構成を有する第１スナバ回路１３では、例えば上記従来例に示したリンギング電圧（上記▲３▼の現象）を抑制することができる。
【００６０】
また、第２スナバ回路１４は、上記した第１スナバ回路１３とはダイオードの向きが逆向きに直列接続された抵抗ＲｂとダイオードＤｂとから構成されており、トランス１１の１次巻線に対して、上記した第１スナバ回路１３と並列に接続されて設けられている。具体的には、直流電源２とトランス１１の１次巻線の一端とを接続する前記ラインと抵抗Ｒｂの一端とが接続され、当該抵抗Ｒｂの他端とダイオードＤｂのカソード端子とが接続され、当該ダイオードＤｂのアノード端子と後述するトランジスタ（スイッチ素子）Ｑ１のドレイン端子とが接続されている。このような構成を有する第２スナバ回路１４では、例えば上記従来例に示したフライバック電圧（上記▲１▼、▲２▼の現象）を抑制することができる。
【００６１】
また、第１スナバ回路１３を構成する抵抗Ｒａの抵抗値としては、リンギング電圧を抑制するのに適した値（例えば４４０Ω）が設定され、第２スナバ回路１４を構成する抵抗Ｒｂの抵抗値としては、フライバック電圧を抑制するのに適した値（例えば４．７ｋΩ）が設定される。
また、上記したダイオードＤａやダイオードＤｂは、例えばカソード端子側と比べてアノード端子側に高電圧が印加された場合にアノード端子側からカソード端子側へ電流を流す一方、カソード端子側と比べてアノード端子側に低電圧が印加された場合には電流を流さない機能を有している。
【００６２】
具体的に、本例の場合には、直流電源２からの入力電圧が正であり、当該入力電圧と同じ方向の電圧によって（すなわち、スイッチ素子Ｑ１がオン状態の時に）第１スナバ回路１３に電流が流れ、当該入力電圧とは異なる方向（逆の方向）の電圧によって（すなわち、スイッチ素子Ｑ１がオフ状態の時に）第２スナバ回路１４に電流が流れる構成となっている。つまり、本例では、第１スナバ回路１３のダイオードＤａは入力電圧に対して順方向に設けられており、第２スナバ回路１４のダイオードＤｂは入力電圧に対して逆方向に設けられている。
【００６３】
スイッチング回路１２は、例えば電界効果トランジスタ（ＦＥＴ）Ｑ１や２つの抵抗Ｒ１、Ｒ２から構成されており、具体的には、スイッチング素子であるＦＥＴＱ１のドレイン端子がトランス１１の１次巻線の他端及びダイオードＤａのカソード端子及びダイオードＤｂのアノード端子に接続されており、当該ＦＥＴＱ１のゲート端子が抵抗Ｒ１を介してパルス発振器２４の出力端に接続されており、当該ＦＥＴＱ１のソース端子がグラウンドに接続されており、前記ゲート端子と前記ソース端子とが抵抗Ｒ２を介して接続されている。
【００６４】
このような構成を有するスイッチング回路１２では、パルス発振器２４により生成されるＰＷＭ信号がＦＥＴＱ１のゲート端子に入力され、例えば当該ＰＷＭ信号がハイ（Ｈｉｇｈ）レベルである時にＦＥＴＱ１がオン状態へ切り替えられる一方、当該ＰＷＭ信号がロウ（Ｌｏｗ）レベルである時にＦＥＴＱ１がオフ状態へ切り替えられる。そして、スイッチング回路１２では、ＰＷＭ信号のデューティ値に応じた期間でＦＥＴＱ１のオン／オフの状態が交互に繰り返されることにより、当該デューティ値に応じた期間でトランス１１の１次巻線への電力の印加／非印加を交互に行うことができる。
【００６５】
整流平滑回路１５は、例えば２つのダイオードＤ１、Ｄ２や２つのコンデンサＣ１、Ｃ２から構成されており、具体的には、トランス１１の２次巻線の一端にダイオードＤ１のカソード端子及びダイオードＤ２のアノード端子が接続されており、ダイオードＤ１のアノード端子にコンデンサＣ１の一端及び負荷４への抵抗及び電圧検出回路１６への抵抗が接続されており、ダイオードＤ２のカソード端子にコンデンサＣ２の一端及び電流検出回路１７の入力端が接続されており、トランス１１の２次巻線の他端にコンデンサＣ１の他端及びコンデンサＣ２の他端が接続されている。
【００６６】
このような構成を有する整流平滑回路１５では、トランス１１の２次巻線に誘起される交流電流をダイオードＤ１、Ｄ２とコンデンサＣ１、Ｃ２との組合せによって整流して平滑することができ、このようにして整流及び平滑した電力を負荷４へ供給することができる。
【００６７】
また、電圧検出回路１６は、例えば演算増幅器（ＯＰ  Ａｍｐ）や２つの抵抗（例えば１つは可変抵抗）や２つのコンデンサから構成されており、整流平滑回路１５から自己へ出力される電圧の電圧値を電圧モニター値ＶｍｏｎとしてＡ／Ｄ変換器２１へ常時通知する構成となっている。
また、電流検出回路１７は、２つの抵抗（例えば１つは可変抵抗）やコンデンサから構成されており、整流平滑回路１５から自己へ流れる電流の電流値を電流モニター値ＩｍｏｎとしてＡ／Ｄ変換器２１へ常時通知する構成となっている。
【００６８】
また、図３には、上記図２に示したトランス１１部分の等価回路例を示してあり、図３中の“Ｒｐ”はトランス１１の１次巻線の内部抵抗を示し、“Ｌｐ”は当該１次巻線の漏れインダクタンスを示し、“Ｒｑ”はトランス１１の２次巻線の内部抵抗を示し、“Ｌｑ”は当該２次巻線の漏れインダクタンスを示し、“Ｌ”はトランス１１の１次巻線と２次巻線との間の相互インダクタンスを示し、“Ｃｏ”は当該１次巻線と当該２次巻線との間の分布容量の合計を示している。
【００６９】
同図に示されるように、本例では、トランス１１の１次巻線に対して、リンギング電圧を抑えることができる第１スナバ回路１３と、フライバック電圧を抑えることができる第２スナバ回路１４とが設けられているため、ＰＷＭ信号のデューティ値の増加に従って負荷４への出力電圧値が直線性をもって（比例して）増加することが実現される。具体的には、本例の構成においても、例えば上記図１５に示したデューティ値に対する出力電圧値の特性のように直線性が改善された特性を得ることができる。
【００７０】
更に、本例では、リンギング電圧抑制用の抵抗Ｒａの抵抗値とフライバック電圧抑制用の抵抗Ｒｂの抵抗値とをそれぞれ独立に設定することができ、これら２つの抵抗Ｒａ、Ｒｂの抵抗値としてそれぞれに最適な異なる値を設定することにより、例えば従来例に係るスナバ回路（つまり、リンギング電圧抑制とフライバック電圧抑制とに共通な１つのスナバ抵抗）を用いた場合と比べて、無駄な電力消費を抑えることができる。
【００７１】
具体的には、通常、リンギング電圧抑制用のインピーダンスは比較的小さい値である必要があり、これと比べて、フライバック電圧抑制用のインピーダンスは非常に大きい値であるのが好ましいことから、本例では、好ましい一例として、リンギング電圧抑制用の抵抗Ｒａの抵抗値として４４０Ωを設定し、フライバック電圧抑制用の抵抗Ｒｂの抵抗値として４．７ｋΩを設定してある。
【００７２】
この場合、抵抗にかかる電圧Ｖと当該抵抗を流れる電流Ｉと当該抵抗の抵抗値Ｒとの関係がＶ＝Ｒ・Ｉと表されて、当該抵抗で消費される電力ＰがＰ＝Ｖ・Ｉと表されることから、例えばリンギング電圧抑制用の第１スナバ回路１３での消費電力は従来例と同様に比較的大きいものの、フライバック電圧抑制用の第２スナバ回路１４での消費電力は例えば従来例と比べて非常に小さくすることができ、全体として、消費電力の削減を実現することができる。
【００７３】
なお、これに対して、従来例にかかるスナバ回路（スナバ抵抗）では例えば当該スナバ抵抗の抵抗値が４４０Ωに設定されることになり、つまり、リンギング電圧抑制のためばかりでなくフライバック電圧抑制のためにも４４０Ωという小さい抵抗値が用いられてしまうことから、フライバック電圧抑制時に非常に大きい電力を無駄に消費してしまうことになる。
【００７４】
以上のように、本例の高圧電源装置では、トランス１１の１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗Ｒａと入力電圧Ｖｉｎに順方向なダイオードＤａとを直列に接続した第１スナバ回路１３（本発明に言う第１の直列回路に相当するもの）と、フライバック電圧を抑制する抵抗値を有した抵抗Ｒｂと入力電圧Ｖｉｎに逆方向なダイオードＤｂとを直列に接続した第２スナバ回路１４（本発明に言う第２の直列回路に相当するもの）とを並列に設けた。
【００７５】
従って、本例の高圧電源装置では、例えばデジタル制御方式によりＰＷＭ信号のデューティ値をフィードバック制御するに際して、ＰＷＭ信号のデューティ値に対する出力電圧値の特性がリニアになるように改善することができて、例えば出力電圧値の全範囲において安定した出力電圧を得ることができるとともに、例えば従来例に係るスナバ回路のように必要以上に低インピーダンスの抵抗を用いる必要がないため、スナバ回路（本例では、特に、第２スナバ回路１４）での熱損失を抑えることができ、これにより、装置内部における熱損失を抑えて高効率を実現することができる。
【００７６】
また、本例の高圧電源装置では、上記のように出力効率が向上することから、例えば直流電源２から高圧電源部１に入力される電流を低減させることも可能であり、これによりスイッチング素子Ｑ１での発熱を抑えることもできるため、装置の低コスト化等を実現することもできる。
また、本例のような構成では、例えばスナバ抵抗そのものの形状を小さくすることも可能であり、また、スイッチ素子Ｑ１の放熱部品を省略することが可能であること等により装置全体の形状を小さくすることもできる。
【００７７】
次に、図４及び図５を参照して、本発明に係る他の実施例を説明する。なお、本例では、高圧電源装置に本発明を適用した場合を示す。
ここで、図４は本例に係る高圧電源装置のブロック図であり、図５には本例の高圧電源装置を構成する高圧電源部１の具体的な回路構成例を示してある。なお、本例の高圧電源装置の構成は、第２スナバ回路１４ａの構成が異なる点を除いては、例えば上記図１〜上記図３を用いて説明した高圧電源装置の構成と同様であり、当該高圧電源装置を改良したものである。このため、本例では、上記図１〜上記図３を用いて説明した高圧電源装置と同様な構成や動作については詳しい説明を省略することとし、また、同様な構成部分については上記図１〜上記図３で用いたものと同じ符号を用いて示す。
【００７８】
上述のように、本例の高圧電源装置では、フライバック電圧抑制用である第２スナバ回路１４ａの構成が上記図１〜上記図３を用いて説明した高圧電源装置とは異なっている。
すなわち、本例の第２スナバ回路１４ａは、抵抗Ｒｂから構成されており、トランス１１の１次巻線に対して、第１スナバ回路１３と並列に接続されて設けられている。具体的には、直流電源２とトランス１１の１次巻線の一端とを接続するラインと抵抗Ｒｂの一端とが接続され、当該抵抗Ｒｂの他端とトランジスタ（スイッチ素子）Ｑ１のドレイン端子とが接続されている。このような構成を有する第２スナバ回路１４ａでは、例えば上記従来例に示したフライバック電圧（上記▲１▼、▲２▼の現象）を抑制することができる。
【００７９】
また、第１スナバ回路１３を構成する抵抗Ｒａの抵抗値としては、リンギング電圧を抑制するのに適した値（例えば４４０Ω）が設定され、第２スナバ回路１４ａを構成する抵抗Ｒｂの抵抗値としては、フライバック電圧を抑制するのに適した値（例えば４．７ｋΩ）が設定される。
また、上記したダイオードＤａは、例えばカソード端子側と比べてアノード端子側に高電圧が印加された場合にアノード端子側からカソード端子側へ電流を流す一方、カソード端子側と比べてアノード端子側に低電圧が印加された場合には電流を流さない機能を有している。
【００８０】
具体的に、本例の場合には、直流電源２からの入力電圧が正であり、当該入力電圧と同じ方向の電圧によって（すなわち、スイッチ素子Ｑ１がオン状態の時に）第１スナバ回路１３及び第２スナバ回路１４ａに電流が流れ、当該入力電圧とは異なる方向（逆の方向）の電圧によって（すなわち、スイッチ素子Ｑ１がオフ状態の時に）第２スナバ回路１４ａに電流が流れる構成となっている。つまり、本例では、第１スナバ回路１３のダイオードＤａは入力電圧に対して順方向に設けられている。
【００８１】
本例では、リンギング電圧抑制用の抵抗Ｒａの抵抗値とフライバック電圧抑制用の抵抗Ｒｂの抵抗値とをそれぞれ独立に設定することができ、これら２つの抵抗Ｒａ、Ｒｂの抵抗値としてそれぞれに最適な異なる値を設定することにより、例えば従来例に係るスナバ回路（つまり、リンギング電圧抑制とフライバック電圧抑制とに共通な１つのスナバ抵抗）を用いた場合と比べて、無駄な電力消費を抑えることができる。
【００８２】
具体的には、通常、リンギング電圧抑制用のインピーダンスは比較的小さい値である必要があり、これと比べて、フライバック電圧抑制用のインピーダンスは非常に大きい値であるのが好ましいことから、本例では、好ましい一例として、リンギング電圧抑制用の抵抗Ｒａの抵抗値として４４０Ωを設定し、フライバック電圧抑制用の抵抗Ｒｂの抵抗値として４．７ｋΩを設定してある。
【００８３】
ここで、抵抗にかかる電圧Ｖと当該抵抗を流れる電流Ｉと当該抵抗の抵抗値Ｒとの関係がＶ＝Ｒ・Ｉと表されて、当該抵抗で消費される電力ＰがＰ＝Ｖ・Ｉと表される。
本例では、フライバック電圧抑制用の第２スナバ回路１４ａの抵抗Ｒｂのみに電流が流れる時と、リンギング電圧抑制用の第１スナバ回路１３の抵抗Ｒａとフライバック電圧抑制用の第２スナバ回路１４ａの抵抗Ｒｂとの両方に電流が流れる時とがある。
【００８４】
つまり、本例では、リンギング電圧抑制用の抵抗Ｒａの抵抗値がフライバック電圧抑制用の抵抗Ｒｂの抵抗値と比べて非常に小さいインピーダンスであることから、例えばフライバック電圧の抑制時には第１スナバ回路１３側（抵抗Ｒａ）には導通させないようにしてその時のインピーダンスを抵抗Ｒｂの抵抗値（本例では、４．７ｋΩ）とする一方、例えばリンギング電圧の抑制時には第１スナバ回路１３（抵抗Ｒａ）及び第２スナバ回路１４ａ（抵抗Ｒｂ）の両方に導通させるようにしてその時のインピーダンスをＲ＝｛（抵抗Ｒａの抵抗値）×（抵抗Ｒｂの抵抗値）｝／｛（抵抗Ｒａの抵抗値）＋（抵抗Ｒｂの抵抗値）｝としている。
【００８５】
ここで、前記Ｒは２つの抵抗Ｒａ、Ｒｂを並列接続した場合の合成抵抗であり、本例では、抵抗Ｒａ＝４４０Ωであって、抵抗Ｒｂ＝４．７ｋΩであるとすると、前記Ｒは約４０２Ωとなる。
以上のように、本例の高圧電源装置においても、例えば上記図１〜上記図３を用いて説明した高圧電源装置と同様な効果を得ることができ、更に、本例の構成では、例えば上記図１〜上記図３を用いて説明した高圧電源装置と比べて、第２スナバ回路１４ａに関してダイオードを１つ減少させることができる。
【００８６】
ここで、本発明に係る電源装置の構成としては、必ずしも以上の実施例に示したものに限られることはなく、種々な構成が用いられてもよい。
また、本発明に係る電源装置は、種々な分野の電源装置として適用可能なものであるが、例えば電子写真方式のプリンタや複写機等に備えられる電源装置のように高圧や高精度や広範囲での電圧可変が要求されるものに適用されて好適なものであり、例えばＣＲＴディスプレイの電源装置等に適用することも可能なものである。
【００８７】
【発明の効果】
以上説明したように、本発明に係る電源装置によると、入力電圧が一端に印加される１次巻線と２次巻線とを有するトランスと、１次巻線の他端に直列に接続されたスイッチング回路とを備え、当該スイッチング回路によるスイッチングにより２次巻線に出力電圧を得るに際して、１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗と入力電圧に順方向なダイオードとを直列に接続した第１の直列回路と、フライバック電圧を抑制する抵抗値を有した抵抗と入力電圧に逆方向なダイオードとを直列に接続した第２の直列回路とを並列に設けたため、例えばスイッチングによる出力電圧値の特性が当該スイッチングに係るデューティ値（例えば上記したＰＷＭ信号のデューティ値）に対してリニアになるように改善することができるとともに、装置内部における熱損失を抑えて高効率を実現することができる。
【００８８】
また、本発明に係る電源装置では、入力電圧が一端に印加される１次巻線と２次巻線とを有するトランスと、１次巻線の他端に直列に接続されたスイッチング回路とを備え、当該スイッチング回路によるスイッチングにより２次巻線に出力電圧を得るに際して、１次巻線に対して、リンギング電圧を抑制する抵抗値を有した抵抗と入力電圧に順方向なダイオードとを直列に接続した第１の回路と、フライバック電圧を抑制する抵抗値を有した抵抗を備えた第２の回路とを並列に設けたため、例えばスイッチングによる出力電圧値の特性が当該スイッチングに係るデューティ値（例えば上記したＰＷＭ信号のデューティ値）に対してリニアになるように改善することができるとともに、装置内部における熱損失を抑えて高効率を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る高圧電源装置のブロック図である。
【図２】本発明の一実施例に係る高圧電源装置の回路構成例を示す図である。
【図３】トランス部の等価回路例を示す図である。
【図４】  本発明の他の実施例に係る高圧電源装置のブロック図である。
【図５】  本発明の他の実施例に係る高圧電源装置の回路構成例を示す図である。
【図６】従来例に係る電源装置の構成例を示す図である。
【図７】ＰＷＭ信号のデューティ値の可変幅に関する問題を説明するための図である。
【図８】ＰＷＭ信号のデューティ値と出力電圧値との関係の一例を示す図である。
【図９】スナバ回路を含まない電源装置の回路構成例を示す図である。
【図１０】トランス部の等価回路例を示す図である。
【図１１】ＰＷＭ信号のデューティ値と出力電圧値との関係の一例を示す図である。
【図１２】共振電流による電流波形を説明するための図である。
【図１３】スナバ回路を含んだ電源装置の回路構成例を示す図である。
【図１４】トランス部の等価回路例を示す図である。
【図１５】ＰＷＭ信号のデューティ値と出力電圧値との関係の一例を示す図である。
【符号の説明】
１・・高圧電源部、  ２・・直流電源、  ３・・主制御部、  ４・・負荷、
１１・・トランス（昇圧トランス）、  １２・・スイッチング回路、
１３・・第１スナバ回路、  １４、１４ａ・・第２スナバ回路
１５・・整流平滑回路、  １６・・電圧検出回路、  １７・・電流検出回路、
２１・・Ａ／Ｄ変換器、  ２２・・ＣＰＵ、  ２３・・演算器、
２４・・パルス発振器、  Ｒａ、Ｒｂ、Ｒ１、Ｒ２、Ｒｐ、Ｒｑ・・抵抗、
Ｄａ、Ｄｂ、Ｄ１、Ｄ２・・ダイオード、  Ｑ１・・ＦＥＴ、
Ｃ１、Ｃ２・・コンデンサ、  Ｌｐ、Ｌｑ、Ｌ・・インダクタンス、
Ｃｏ・・容量、  Ｋ１・・抵抗、  Ｋ２・・トランジスタ、
Ｋ３・・コンデンサ、  Ｋ４・・ダイオード、  Ｋ５・・演算増幅器、
【図１】
0003747746.tif 000002
【図２】
0003747746.tif 000003
【図３】
0003747746.tif 000004
【図４】
0003747746.tif 000005
【図５】
0003747746.tif 000006
【図６】
0003747746.tif 000007
【図７】
0003747746.tif 000008
【図８】
0003747746.tif 000009
【図９】
0003747746.tif 000010
【図１０】
0003747746.tif 000011
【図１１】
0003747746.tif 000012
【図１２】
0003747746.tif 000013
【図１３】
0003747746.tif 000014
【図１４】
0003747746.tif 000015
【図１５】
0003747746.tif 000016