(57)【特許請求の範囲】
【請求項１】
半導体スイッチングデバイスの一対の主電極間に並列接続されてなる一対の抵抗及びコンデンサの直列回路と、入力される制御信号に従って前記半導体スイッチングデバイスのゲート電極にゲート電圧を印加するゲート駆動回路と、前記一対の抵抗の接続点の電圧を検出し、該検出電圧が前記コンデンサの端子電圧を加味して予め定めた過電圧設定レベルを越えたときに、その差に応じて前記ゲート電圧を高く補正するゲート電圧補正回路と、前記コンデンサの両端に接続された補助電源回路とを備え、該補助電源回路から前記ゲート駆動回路と前記ゲート電圧補正回路の各部に電源を供給するように構成してなる半導体スイッチングデバイス駆動回路。
【請求項２】
前記ゲート電圧補正回路は、前記検出電圧から前記コンデンサの端子間電圧に対応するオフセット電圧を減算する減算器と、該減算器の出力電圧が前記過電圧設定レベルを超えたときにその差に応じた前記ゲート電圧の補正信号を出力するリミッタ要素と、該リミッタ要素から出力される前記補正信号を前記ゲート電圧に加算する加算器とを備えてなる請求項１に記載の半導体スイッチングデバイス駆動回路。
【請求項３】
前記ゲート電圧補正回路は、前記検出電圧が前記過電圧設定レベルよりも前記コンデンサの端子間電圧に対応するオフセット電圧だけ低い電圧を超えたときにその差に応じた前記ゲート電圧の補正信号を出力するリミッタ要素と、該リミッタ要素から出力される前記補正信号を前記ゲート電圧に加算する加算器とを備えてなる請求項１に記載の半導体スイッチングデバイス駆動回路。
【請求項４】
前記ゲート電圧補正回路は、前記補助電源回路の出力電圧を検出する補助電源電圧検出手段と、該補助電源電圧検出手段の検出電圧に対応するオフセット電圧を生成するオフセット電圧生成手段と、前記検出電圧から前記オフセット電圧を減算する減算器と、該減算器の出力電圧が前記過電圧設定レベルを超えたときにその差に応じた前記ゲート電圧の補正信号を出力するリミッタ要素と、該リミッタ要素から出力される前記補正信号を前記ゲート電圧に加算する加算器とを備えてなる請求項１に記載の半導体スイッチングデバイス駆動回路。
【請求項５】
一対の主電極とゲート電極とを有し前記一対の主電極がそれぞれ電源に接続された複数の半導体スイッチングデバイスと、入力される制御信号に応答して前記複数の半導体スイッチングデバイスの前記ゲート電極に印加するゲート電圧をそれぞれ制御する複数の半導体スイッチングデバイス駆動回路とを備え、前記複数の半導体スイッチングデバイスのスイッチング動作により、交流電力を直流電力に又は直流電力を交流電力に変換する電力変換器において、前記各半導体スイッチングデバイス駆動回路として、請求項１乃至４のいずれか１項に記載の半導体スイッチングデバイス駆動回路を備えてなる電力変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチングデバイス駆動回路に係り、特に、直流電圧が高く、自励式大容量電力変換器のスイッチング素子などに用いられる半導体スイッチングデバイスを駆動するに好適な半導体スイッチングデバイス駆動回路に関する。
【０００２】
【従来の技術】
自励式大容量電力変換器には、半導体スイッチングデバイスとして、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧型スイッチング素子が採用されている。ＩＧＢＴを駆動するに際して、ＩＧＢＴを過電圧から保護するために、例えば、アイ・イー・イー，アイ・エー・エス国際会議１９９８会議資料「Ｓｅｒｉｅｓ  Ｃｏｎｎｅｃｔｉｏｎ  ｏｆ  Ｈｉｇｈ  Ｖｏｌｔａｇｅ  ＩＧＢＴ  Ｍｏｄｕｌｅｓ」（１０６７〜１０７２頁）に記載されているように、ＩＧＢＴのコレクタ・エミッタ間に２個の抵抗器を並列に接続し、２個の抵抗器によってコレクタ電圧を分圧し、分圧した電圧をゲート駆動回路に取り込み、ゲート駆動回路において分圧された電圧としきい値電圧とを比較し、分圧された電圧がしきい値を超えたときにＩＧＢＴのゲート電圧を高めて過電圧を抑制するようにしたものが提案されている。この場合、ゲート駆動回路には、交流電源から変圧器を介して電力を取り込み、変圧器の出力を直流電圧に変換し、この直流電圧をゲート駆動回路の各部に供給する構成が採用されているため、ゲート駆動回路専用の電源が必要となる。
【０００３】
一方、平成１１年電気学会全国大会講演資料Ｎｏ．１００９「ＩＧＢＴ変換器用ゲート電源の主回路給電方式」（４−４５０頁）に記載されているように、ＩＧＢＴのゲート電圧を制御するゲート駆動回路の電源として、ＩＢＧＴのコレクタ・エミッタ間に、抵抗とコンデンサを直列接続したものを並列に接続し、ＩＧＢＴのコレクタに供給される電流の一部を抵抗で分流してコンデンサに電力を蓄積し、コンデンサに蓄積された電力をゲート駆動回路に供給するようにしたものが提案されている。
【０００４】
【発明が解決しようとする課題】
上記従来技術のうち前者のものは、ＩＧＢＴに対する過電圧抑制制御を行う機能は備えているが、ゲート駆動回路専用の電源を設けなければならず、回路構成が複雑となり、製造コストが高くなる。一方、後者のものは、ＩＧＢＴに供給される電流の一部を利用してゲート駆動回路の電源を構成することはできるが、ＩＧＢＴに対する過電圧抑制制御を行うことはできない。すなわち、従来技術の場合には、ＩＧＢＴに対する過電圧抑制の機能と、ＩＧＢＴに供給される電流の一部を利用して蓄積された電力を過電圧抑制手段に対して供給する機能とを備えることについては何ら配慮されていない。
【０００５】
本発明は、半導体スイッチングデバイスに対する過電圧抑制の回路と、半導体スイッチングデバイスのゲート駆動回路の電源とを簡単な構成で実現することを課題とする。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体スイッチングデバイス駆動回路は、半導体スイッチングデバイスの一対の主電極間に並列接続されてなる一対の抵抗及びコンデンサの直列回路と、入力される制御信号に従って前記半導体スイッチングデバイスのゲート電極にゲート電圧を印加するゲート駆動回路と、前記一対の抵抗の接続点の電圧を検出し、該検出電圧が前記コンデンサの端子電圧を加味して予め定めた過電圧設定レベルを越えたときに、その差に応じて前記ゲート電圧を高く補正するゲート電圧補正回路と、前記コンデンサの両端に接続された補助電源回路とを備え、該補助電源回路から前記ゲート駆動回路と前記ゲート電圧補正回路の各部に電源を供給する構成としたのである。
【００１０】
（１）前記ゲート電圧補正回路は、前記検出電圧から前記コンデンサの端子間電圧に対応するオフセット電圧を減算する減算器と、該減算器の出力電圧が前記過電圧設定レベルを超えたときにその差に応じた前記ゲート電圧の補正信号を出力するリミッタ要素と、該リミッタ要素から出力される前記補正信号を前記ゲート電圧に加算する加算器とを備えて構成する。
【００１１】
（２）前記ゲート電圧補正回路は、前記検出電圧が前記過電圧設定レベルよりも前記コンデンサの端子間電圧に対応するオフセット電圧だけ低い電圧を超えたときにその差に応じた前記ゲート電圧の補正信号を出力するリミッタ要素と、該リミッタ要素から出力される前記補正信号を前記ゲート電圧に加算する加算器とを備えて構成する。
【００１２】
（３）前記ゲート電圧補正回路は、前記補助電源回路の出力電圧を検出する補助電源電圧検出手段と、該補助電源電圧検出手段の検出電圧に対応するオフセット電圧を生成するオフセット電圧生成手段と、前記検出電圧から前記オフセット電圧を減算する減算器と、該減算器の出力電圧が前記過電圧設定レベルを超えたときにその差に応じた前記ゲート電圧の補正信号を出力するリミッタ要素と、該リミッタ要素から出力される前記補正信号を前記ゲート電圧に加算する加算器とを備えて構成する。
【００１３】
また、本発明の電力変換器は、一対の主電極とゲート電極とを有し前記一対の主電極がそれぞれ電源に接続された複数の半導体スイッチングデバイスと、入力される制御信号に応答して前記複数の半導体スイッチングデバイスの前記ゲート電極に印加するゲート電圧をそれぞれ制御する複数の半導体スイッチングデバイス駆動回路とを備え、前記複数の半導体スイッチングデバイスのスイッチング動作により、交流電力を直流電力に又は直流電力を交流電力に変換する電力変換器において、前記各半導体スイッチングデバイス駆動回路として、前記いずれかの半導体スイッチングデバイス駆動回路を備えて構成されたものである。
【００１４】
前記した手段によれば、電圧検出手段の検出電圧が過電圧設定レベルを超えたときには半導体スイッチングデバイスのゲート電極に対する電圧が高められて過電圧抑制制御が行われ、ゲート駆動手段に対しては、半導体スイッチングデバイスの主電極に供給される電流の一部を利用して蓄積された電力が補助電源から供給されるため、半導体スイッチングデバイスに対する過電圧抑制制御を行うゲート駆動手段に対して半導体スイッチングデバイスに供給される電流の一部を利用して蓄積された電力を供給することができ、回路構成の簡素化を図ることができる。
【００１５】
特に、電圧検出手段を一対の抵抗器で構成し、補助電源をコンデンサで構成し、各抵抗器とコンデンサを互いに直列に接続して半導体スイッチングデバイスの主電極間に並列接続した場合、半導体スイッチングデバイスの主電極間に一対の抵抗器を並列に接続して電圧検出手段を構成し、半導体スイッチングデバイスの主電極間に、抵抗とコンデンサとを直列接続して補助電源を構成したものと比較すると、半導体スイッチングデバイスに対する過電圧抑制制御を行うゲート駆動手段に対して半導体スイッチングデバイスに供給される電流の一部を利用して蓄積され電力を供給するに際して、抵抗器を１つ省略することが可能になる。
【００１６】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は本発明の第１実施形態を示す駆動回路の全体構成図である。図１において、電力変換器の１アームを構成する自己消弧型半導体スイッチングデバイス（半導体スイッチング素子）としてＩＧＢＴ１０の主電極であるコレクタとエミッタはそれぞれ電源に接続されているとともに、コレクタ・エミッタ間に抵抗６０、６１、平滑コンデンサ７０が並列に接続されている。抵抗６０、６１、平滑コンデンサ７０は互いに直列に接続され、抵抗６０の一端がＩＧＢＴ１０のコレクタに接続され、抵抗６０と抵抗６１の接続点がゲート駆動回路１２に接続され、平滑コンデンサ７０の一端がＩＧＢＴ１０のエミッタに接続され、抵抗６１と平滑コンデンサ７０との接続点がゲート駆動回路１２に接続されている。抵抗６０、６１は、ＩＧＢＴ１０のコレクタ電圧に相当する電圧あるいはコレクタ・エミッタ間に印加される電圧を分圧して検出する電圧検出手段として構成されており、検出した電圧ｄｖ１をゲート駆動回路１２の減算器１４に出力するようになっている。平滑コンデンサ７０は、ＩＧＢＴ１０に供給される電流の一部を抵抗６０、６１を介して受けて電力を蓄積し、蓄積した電力をゲート駆動回路１２に供給する補助電源として構成されている。この場合、平滑コンデンサ７０として大容量のものを用い、平滑コンデンサ７０両端の電圧Ｖｃを平滑化することで、平滑コンデンサ７０を電圧源とみなすことができる。
【００１７】
ゲート駆動回路１２は、減算器１４、リミッタ要素１６、増幅器１８、受光素子２０、増幅器２２、加算器２４、制御電源２６を備えて構成されている。減算器１４は、平滑コンデンサ７０両端の電圧Ｖｃに相当する電圧Ｖ０をオフセット電圧として設定し、抵抗６０と抵抗６１との接続点から出力された電圧ｄｖ１からオフセット電圧Ｖ０を減算して電圧ｄｖ１１を出力する減算手段として構成されている。リミッタ要素１６は、リミッタ手段として、減算器１４の出力電圧ｄｖ１１が過電圧設定レベルとしてのしきい値電圧を超えた場合に電圧ｄｖ２の電圧補正信号を出力し、それ以外のときには０の信号を出力するようになっている。電圧ｄｖ２は増幅器１８で増幅されたあと加算器２４に入力される。
【００１８】
一方、受光素子２０は、光信号による制御信号を受けたときに、この制御信号を電気信号に変換し、変換した信号を増幅器２２に出力するようになっている。増幅器２２は受光素子２０の出力信号を増幅し、増幅した信号を電圧ｘの信号として加算器２４に出力するようになっている。加算器２４は増幅器１８の出力による電圧と増幅器２２の出力による電圧ｘとを加算し、加算して得られた電圧信号ｘ１をＩＧＢＴ１０のゲート電極であるゲートに出力してゲート電圧を制御するようになっている。
【００１９】
また、制御電源２６の電源入力端子は平滑コンデンサ７０の両端に接続されており、この制御電源２６はＤＣ／ＤＣコンバータとしての機能を備え、平滑コンデンサ７０からの直流電力を異なった電圧の直流電力に変換し、例えば、＋１５Ｖと−１５Ｖの電圧をゲート駆動回路１２の各部に出力するようになっている。
【００２０】
ここで、抵抗６０、６１、オフセット電圧Ｖ０を決定するに際して、平滑コンデンサ７０を低圧大容量のもので構成して電圧Ｖｃを平滑化することで、平滑コンデンサ７０を電圧源Ｖｃとみなすことができ、このときの等価回路を図２に示す。そして、抵抗６０、６１の抵抗値をＲ６０、Ｒ６１とすると、抵抗Ｒ６１両端の電圧と抵抗（Ｒ６０＋Ｒ６１）両端の電圧との比として、
【００２１】
【数１】
0003811843.tif 000002
という関係が成り立つ。この式から、
【００２２】
【数２】
0003811843.tif 000003
が得られる。ここで、オフセット電圧Ｖ０を
【００２３】
【数３】
Ｖ０＝Ｒ６０／（Ｒ６１＋Ｒ６０）×Ｖｃ…………（３）
に設定することで、
【００２４】
【数４】
0003811843.tif 000004
となる。この式から電圧Ｖｃに依存せずに、コレクタ・エミッタ間電圧Ｖｃｅに比例した電圧ｄｖ１１を検出することができる。さらに、
【００２５】
【数５】
Ｒ６０≫Ｒ６１…………………………………………（５）
となるように抵抗値を決める。例えば、Ｒ６０＝１０ｋΩ、Ｒ６１＝１００Ωとすると、検出電圧ｄｖ１１とコレクタ・エミッタ間電圧Ｖｃｅの比ｋは、
【００２６】
【数６】
ｋ＝Ｒ６１／（Ｒ６１＋Ｒ６０）……………………（６）
となって、ｋ＝１／１０１となる。このことは、コレクタ・エミッタ間電圧が通常、数１０００Ｖ程度であるのに対して、約１／１００の数十Ｖに、コレクタ・エミッタ間電圧を分圧して低い電圧で検出できることを意味する。そして、検出した電圧ｄｖ１１をリミッタ要素１６に入力し、例えば、しきい値としての過電圧設定レベルＶｍａｘ’を超えたら出力ｄｖ２が出始め、それ以下のときにはｄｖ２＝０とする。このＶｍａｘ’は素子が超えてはいけない過電圧レベルに係数ｋを掛けた値であって、
【００２７】
【数７】
0003811843.tif 000005
とする。すなわち、電圧ＶｃｅがＶｍａｘより低いときには電圧信号ｘは補正されず、電圧信号ｘがそのまま電圧信号ｘ１としてゲートに印加される。一方、電圧ＶｃｅがＶｍａｘを超えると、加算器２４によって電圧信号ｘが補正され、電圧信号ｘに補正電圧ｄｖ２が加算された電圧が電圧信号ｘ１としてゲートに印加され、ゲート電圧が高められる。
【００２８】
具体的には、図３に示すように、受光素子２０に電圧ｘの制御信号が入力されると、電圧ＸにしたがってＩＧＢＴ１０のゲート電圧が制御され、ゲート電圧がしきい値を超えるとＩＧＢＴ１０に電流が流れる。そして、ＩＧＢＴ１０に電流が流れている過程で、ＩＧＢＴ１０のコレクタ電圧がＶｍａｘを超えると（タイミングｔ１〜ｔ２）、リミッタ要素１６から電圧ｄｖ２が出力され、この電圧ｄｖ２が電圧ｘに加算され、加算器２４から電圧ｘ１＝ｘ＋ｄｖ２の電圧信号が出力され、ＩＧＢＴ１０のゲート電圧が高められる。この結果、ＩＧＢＴ１０に過電圧が印加される過電圧発生時（タイミングｔ１〜ｔ２）にもＩＧＢＴ１０のインピーダンスが低くなり、過電圧がクランプされることで、ＩＧＢＴ１０を過電圧から保護することができる。
【００２９】
このように、本実施形態においては、ゲート駆動回路１２によりＩＧＢＴ１０に対する過電圧抑制制御を実行することができるとともに、ゲート駆動回路１２に対して平滑コンデンサ７０から電力を供給することができる。
【００３０】
さらに、本実施形態においては、ＩＧＢＴ１０に印加される電圧を抵抗６０、６１によって分圧して検出することができるとともに、ＩＧＢＴ１０に流れ電流の一部を取り入れて平滑コンデンサ７０に電力として蓄積することができるため、ゲート駆動回路１２に対する電圧検出機能と電源給電機能を抵抗６０、６１、平滑コンデンサ７０の３つの部品で達成することができ、回路構成の簡素化および部品点数の低減に寄与することができる。
【００３１】
前記実施形態においては、図４に示すように、リミッタ要素１６として、過電圧設定レベルとしてのＶｍａｘ’をしきい値に用いるものについて述べたが、図５に示すように、リミッタ要素１６として、図５に示すように、しきい値電圧をＶｍａｘ’よりも予めＶ０だけ小さくし、Ｖｍａｘ’−Ｖ０をしきい値電圧に設定し、電圧ｄｖ１が過電圧設定レベルＶｍａｘ’よりもオフセット電圧Ｖ０だけ低い電圧（Ｖｍａｘ’−Ｖ０）を超えたときに電圧補正信号としてｄｖ２を出力するリミッタ手段を構成することもできる。
【００３２】
次に、図６に示すように、ゲート駆動回路１２にオフセット電圧出力回路２８を設け、平滑コンデンサ７０に、平滑コンデンサ７０の出力電圧を検出する補助電源出力検出手段としての補助電源出力検出器３０を設け、補助電源出力検出器３０の検出電圧にしたがってオフセット電圧出力回路２８からオフセット電圧Ｖ０を出力する構成を採用することもできる。補助電源出力検出器３０の検出による電圧Ｖｃを基にオフセット電圧出力回路２８においてオフセット電圧Ｖ０を設定するに際して、補助電源出力検出器３０によって電圧が検出された後、そのゲインをオフセット電圧出力回路２８で設定する。このゲイン（１−ｋ）すなわち
【００３３】
【数８】
0003811843.tif 000006
とすると、（３）式の検出値Ｖ０が得られる。
【００３４】
本実施形態においては、補助電源出力検出器３０によって平滑コンデンサ７０の電圧を直接検出しているので、平滑コンデンサ７０の電圧が変動した場合でも、ＩＧＢＴ１０のコレクタ・エミッタ間の電圧を精度良く分圧して検出することができる。
【００３５】
前記実施形態においては、オフセット電圧Ｖ０を設定するに際して、（３）式に示すように、電圧Ｖｃを抵抗６０と抵抗６１で分圧した電圧を平滑コンデンサ７０の出力電圧に対応する電圧として設定しているため、電圧Ｖｃに依存せずに、コレクタ・エミッタ間電圧Ｖｃに比例した電圧ｄｖ１１を検出することができる。
【００３６】
前記実施形態においては、半導体スイッチングデバイスとして、単一のＩＧＢＴ１０を駆動する駆動回路について述べたが、ＩＧＢＴなどの半導体スイッチングデバイスを複数個備えるとともに、制御信号に応答して複数の半導体スイッチングデバイスのゲート電極に電圧を印加してゲート電圧をそれぞれ制御する複数の半導体スイッチングデバイス駆動回路を備え、複数の半導体スイッチングデバイスのスイッチング動作により、交流電力を直流電力にまたは直流電力を交流電力に変換する電力変換器において、複数の半導体スイッチングデバイス駆動回路として、本発明に係る半導体スイッチングデバイス駆動回路を備えた電力変換器を構成することができる。この場合にも、ＩＧＢＴ１０に印加される電圧を抵抗６０、６１によって分圧して検出することができるとともに、ＩＧＢＴ１０に流れ電流の一部を取り入れて平滑コンデンサ７０に電力として蓄積することができるため、ゲート駆動回路１２に対する電圧検出機能と電源給電機能を抵抗６０、６１、平滑コンデンサ７０の３つの部品で達成することができ、回路構成の簡素化および部品点数の低減に寄与することができる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、電圧検出手段の検出電圧が過電圧設定レベルを超えたときには半導体スイッチングデバイスのゲート電極に対する電圧が高められて過電圧抑制制御が行われ、ゲート駆動手段に対しては、半導体スイッチングデバイスの主電極に供給される電流の一部を利用して蓄積された電力が補助電源から供給されるため、半導体スイッチングデバイスに対する過電圧抑制制御を行うゲート駆動手段に対して半導体スイッチングデバイスに供給される電流の一部を利用して蓄積された電力を供給することができ、回路構成の簡素化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す半導体スイッチングデバイス駆動回路の全体構成図である。
【図２】図１に示す回路の等価回路図である。
【図３】図１に示す回路の作用を説明するためのタイムチャートである。
【図４】図１に示す回路の要部構成図である。
【図５】ゲート駆動回路の他の実施形態を示す回路構成図である。
【図６】本発明の他の実施形態を示す半導体スイッチングデバイス駆動回路の全体構成図である。
【符号の説明】
１０  ＩＧＢＴ
１２  ゲート駆動回路
１４  減算器
１６  リミッタ要素
１８  増幅器
２０  受光素子
２２  増幅器
２４  加算器
２６  制御電源
２８  オフセット電圧出力回路
３０  補助電源出力検出器
６０、６１  抵抗
７０  平滑コンデンサ
【図１】
0003811843.tif 000007
【図２】
0003811843.tif 000008
【図３】
0003811843.tif 000009
【図４】
0003811843.tif 000010
【図５】
0003811843.tif 000011
【図６】
0003811843.tif 000012