(57)【特許請求の範囲】
【請求項１】
通信システムにおいて複数のチャネルをビーム形成するための装置であって、プロセッサがアレイアンテナに動作可能に結合されかつ前記複数のチャネルを表わす複数のデジタル信号に応答し、前記装置は、
複数の行および複数の列を有するアレイを形成する複数の計算ユニットであって、前記列の各々は前記デジタル信号の１つを重み付けして複数の重み付けされた信号を発生し、前記複数の計算ユニットの内の少なくとも１つは前記複数のデジタル信号の内の１つを対数信号に変換するための対数変換器、前記対数信号と対数変換された重み値を加算して加算信号を発生するための加算器、および前記加算信号を前記複数の重み付けされた信号の内の１つに変換する逆対数変換器を備えるもの、および
複数の出力信号を発生するための加算プロセッサであって、前記出力信号の各々は前記行のそれぞれの１つによって発生される前記重み付けされた信号のそれぞれ１つを加算することによって生成されるもの、
を具備することを特徴とする通信システムにおいて複数のチャネルをビーム形成するための装置。
【請求項２】
通信システムにおいて複数のチャネルをビーム形成する方法であって、
前記複数のチャネルを表わす複数のデジタル信号を複数の行および複数の列を有するアレイを形成する複数の計算ユニットに分配する段階、
前記複数のデジタル信号を複数の対数信号に変換する段階、
前記複数の対数信号と対応する複数の対数変換された重み値を加算して複数の加算信号を発生する段階、
前記複数の加算信号に対して逆対数変換を行ない複数の重み付けされた信号を発生する段階、および
複数の出力信号を発生する段階であって、前記出力信号の各々は前記行のそれぞれの１つに対応する前記重み付けされた信号を加算することによって発生される段階、
を具備することを特徴とする通信システムにおいて複数のチャネルをビーム形成する方法。
【請求項３】
受信機において使用するための、請求項２に記載の方法であって、
複数の放射信号を複数のアナログ信号へとダウンコンバートする段階、および
前記複数のアナログ信号をサンプリングしかつデジタル化して前記複数のデジタル信号を生成する段階、
をさらに具備することを特徴とする方法。
【請求項４】
送信機において使用するための、請求項２に記載の方法であって、
前記出力信号を複数のアナログ信号へと変換する段階、および
前記アナログ信号を複数の放射可能な信号へとアップコンバートする段階、
をさらに具備することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的には放射波（ｒａｄｉａｔｅｄ  ｗａｖｅ）通信システムにおける信号処理に関しかつ、より特定的には、ビーム形成（ｂｅａｍ  ｆｏｒｍｉｎｇ）アンテナシステムに関する。
【０００２】
【関連発明の説明】
本発明は本件出願と同じ譲受人に譲渡された以下の米国特許出願の発明に関連している。
【０００３】
（１）１９９５年２月２２日に出願された、「リニア補間を使用した対数／逆対数変換器およびその使用方法（Ｌｏｇａｒｉｔｈｍ／Ｉｎｖｅｒｓｅ−Ｌｏｇａｒｉｔｈｍ  Ｃｏｎｖｅｒｔｅｒ  Ｕｔｉｌｉｚｉｎｇ  Ｌｉｎｅａｒ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｕｓｉｎｇ  Ｓａｍｅ）」と題する米国特許出願シリアル番号第０８／３９１，８８０号。
【０００４】
（２）１９９５年１月３１日に出願された、「切り詰めたテイラー級数を使用した対数／逆対数変換器およびその使用方法（Ｌｏｇａｒｉｔｈｍ／Ｉｎｖｅｒｓｅ−Ｌｏｇａｒｉｔｈｍ  Ｃｏｎｖｅｒｔｅｒ  Ｕｔｉｌｉｚｉｎｇ  ａ  Ｔｒｕｎｃａｔｅｄ  Ｔａｙｌｏｒ  Ｓｅｒｉｅｓ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆＵｓｅ  Ｔｈｅｒｅｏｆ）」と題する米国特許出願シリアル番号第０８／３８１，１６７号。
【０００５】
（３）１９９５年１月３１日に出願された、「対数／逆対数変換器およびその使用方法（Ｌｏｇａｒｉｔｈｍ／Ｉｎｖｅｒｓｅ−Ｌｏｇａｒｉｔｈｍ  Ｃｏｎｖｅｒｔｅｒ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｕｓｉｎｇ  Ｓａｍｅ）」と題する、米国特許出願シリアル番号第０８／３８１，３６８号。
【０００６】
（４）１９９５年１月３１日に出願された、「２次項を使用した対数／逆対数変換器およびその使用方法（Ｌｏｇａｒｉｔｈｍ／Ｉｎｖｅｒｓｅ−Ｌｏｇａｒｉｔｈｍ  Ｃｏｎｖｅｒｔｅｒ  Ｕｔｉｌｉｚｉｎｇ  Ｓｅｃｏｎｄ−Ｏｒｄｅｒ  Ｔｅｒｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｕｓｉｎｇ  Ｓａｍｅ）」と題する、米国特許出願シリアル番号第０８／３８２，４６７号。
上に示した関連発明の主題は参照のため本発明の開示に導入される。
【０００７】
【従来の技術】
電磁環境はセルラ電話およびページャのような無線パーソナル通信の急増に伴ってますます密集したものになりつつある。無線通信システムからよりいっそうの情報および精巧さが要求され、アンテナ性能に対してより大きな要求を与えている。デジタルビーム形成はアンテナ性能を増大させるための強力な技術である。
【０００８】
デジタルビーム形成の基本的な原理は文献に記載されている。例えば、１９８７年１月出版の、マイクロウエーブジャーナル（Ｍｉｃｒｏｗａｖｅ  Ｊｏｕｒｎａｌ）における、ハンス・スティスカル（Ｈａｎｓ  Ｓｔｅｙｓｋａｌ）による「デジタルビーム形成アンテナ入門（Ｄｉｇｉｔａｌ  Ｂｅａｍ  ｆｏｒｍｉｎｇ  Ａｎｔｅｎｎａｓ  Ａｎ  Ｉｎｔｒｏｄｕｃｔｉｏｎ）」を参照。一般に、デジタルビーム形成装置（ｂｅａｍｆｏｒｍｅｒ）はフェーズアレイアンテナと組み合わせて動作し放射データ信号の総合的な品質を向上させる。受信機においては、アレイアンテナに突き当たる放射されたウエーブフロント（ｗａｖｅ  ｆｒｏｎｔ）はアレイに対するウエーブフロントの角度のため種々のアンテナエレメントで受信された信号が位相が異なるようにさせる。デジタルビーム形成装置はこの位相シフトを補償しかつ異なるエレメントの信号をいっしょに加算してその出力に最大の信号対雑音比が得られるようにする。送信方向においては、ビーム形成装置の動作は反転することができ、従って送信された信号が各エレメントの信号に対し適切な位相シフトを加えることにより任意の所望の方向に進行するようにすることができる。
【０００９】
【発明が解決しようとする課題】
ビーム形成のための種々の技術が開発されているが、今日のデジタルビーム形成アンテナシステムは数多くの通信システムの用途によって要求される計算機的な性能（ｃｏｍｐｕｔａｔｉｏｎａｌ  ｐｅｒｆｏｒｍａｎｃｅ）を欠いている。その結果、低価格で高い性能の計算機的な能力を提供するデジタルビーム形成システムの必要性が存在する。
【００１０】
【課題を解決するための手段】
本発明の一態様では、複数のデジタル信号に応答するビーム形成プロセッサにおいて、複数の行および複数の列を有するアレイを形成する複数の計算ユニットであって、前記列の各々は前記デジタル信号の１つを重み付けし、複数の重み付けされた信号を発生するもの、そして複数の出力信号を発生するための加算手段であって、前記出力信号の各々は前記行の内の１つによって発生される重み付けされた信号のそれぞれ１つを加算することにより生成されるものが設けられる。
【００１１】
また、本発明の別の態様では、複数のデータ信号に応答するビーム形成プロセッサにおいて、前記複数のデータ信号を複数の対数信号に変換するための対数手段、前記複数の対数信号および複数の対数変換された重み値を加算して複数の加算信号を発生する複数の計算ユニット、前記複数の加算信号を複数の重み付けされた信号に変換する逆対数手段、そして前記重み付けされた信号に応答して複数の出力信号を発生するための加算手段が設けられる。
【００１２】
さらに、本発明の別の態様では、複数の複素信号に応答するビーム形成プロセッサにおいて、複数の行および複数の列を有するアレイを計算する複数の計算ユニットであって、前記列の各々は前記複素信号の１つを重み付けし、複数の重み付けされた複素信号を発生するものであって、前記計算ユニットの各々は、虚数重み値に基づき複数の第１のあらかじめ計算された値を記憶するための第１のメモリ回路、実数重み値に基づき複数の第２のあらかじめ計算された値を記憶するための第２のメモリ回路、第１のメモリ回路の出力を第２のメモリ回路の出力から減算して重み付けされた複素信号に含まれる重み付けされた同相成分を発生する手段、前記第１のメモリ回路の出力を前記第２のメモリ回路の出力と加算して前記重み付けされた複素信号に含まれる重み付けされた直角位相成分を発生するための加算器、複素信号に含まれる同相成分または直角位相成分を使用して前記第１のメモリ回路をアドレスし前記第１のあらかじめ計算された値の１つを前記第１のメモリ回路の出力として選択するための手段、および前記同相成分または前記直角位相成分を使用して前記第２のメモリ回路をアドレスし前記第２のメモリ回路の出力として前記第２のあらかじめ計算された値の１つを選択するための手段、を含む前記計算ユニット、そして複数の複素出力信号を発生するための加算手段であって、前記複素出力信号はそれぞれの行によって発生された前記重み付けされた複素信号のそれぞれ１つを加算することによって生成されるものが設けられる。
【００１３】
【発明の実施の形態】
本発明は特に添付の特許請求の範囲に示されている。しかしながら、本発明の他の特徴は添付の図面と共に以下の詳細な説明を参照することにより最もよく理解できるであろう。
【００１４】
本発明の利点は近代のデジタルフェーズドアレイアンテナによって要求される強力な計算機的な性能を経済的に可能にするデジタルビーム形成のためのシステムを提供することである。また、適応的にマルチプルビームを形成しあるいはゼロにする（ｎｕｌｌ）ことができるビーム形成のための方法およびシステムを提供することも本発明の利点である。
【００１５】
図１は、本発明の１実施形態に係わるデジタルビーム形成装置３２を導入したアレイアンテナ受信機のブロック図を示す。該受信機はアレイアンテナ２０、１つまたはそれ以上の受信機モジュール２６、１つまたはそれ以上のアナログ−デジタル（Ａ／Ｄ）変換器２８、デジタルビーム形成装置３２、およびデジタルビームスティアリングモジュール３４を含む。
【００１６】
前記アレイアンテナ２０はリニアアレイに配列されたエレメント２２を含む。受信された無線周波（ＲＦ）信号はエレメントレベルで検出されかつデジタル化される。受信された信号は一般に等しい振幅を有するが、各エレメントで異なる位相を有する。該信号は任意の数の通信チャネルを表すことができる。
【００１７】
前記受信信号に応答して、受信機モジュール２６はアナログ信号を発生する。受信機モジュール２６は周波数ダウンコンバージョン、ろ波、およびＡ／Ｄ変換器２８と釣り合った電力レベルへの増幅を行う。放射された信号の位相情報は前記アナログ信号に含まれる同相（Ｉ）および直角位相（Ｑ）成分を介して保存される。これらＩおよびＱ成分はそれぞれ複素アナログ信号の実数部および虚数部を表す。エレメント２２と受信機モジュール２６との間には１対１の対応があることが好ましい。
【００１８】
前記Ａ／Ｄ変換器２８は前記アナログ信号をサンプルしかつデジタル化してデジタル信号を生成する。各々のＡ／Ｄ変換器はそれぞれのアレイエレメントによって生成される信号を処理するのに専用のものとされる。Ａ／Ｄ変換の後に、前記デジタル信号はデジタルビーム形成装置３２に与えられ、該デジタルビーム形成装置３２は内部積ビーム（ｉｎｎｅｒ−ｐｒｏｄｕｃｔ  ｂｅａｍｓ）を表す重み付けされた和または合計ｙｉを計算する。典型的には、１つの内部積ビームは単一の通信チャネルを表す。
【００１９】
重み値ｗｉｊはデジタルビームスティアリングモジュール３４によってデジタルビーム形成装置３２に渡される。適切なアルゴリズムを使用して、デジタルビームスティアリングモジュール３４は適応的に適切な重みを決定する。これはアンテナシステムの総合データスループットに比較して比較的低いレートで行うことができる。
【００２０】
図２は、本発明の１実施形態に係わるデジタルビーム形成装置４０を導入したアレイアンテナ送信機のブロック図を示す。該送信機はデジタルビーム形成装置４０、デジタルビームスティアリングモジュール４２、１つまたはそれ以上のデジタル−アナログ（Ｄ／Ａ）変換器４４、１つまたはそれ以上の送信機モジュール４６、およびアレイアンテナ２０を含む。
【００２１】
１つまたはそれ以上のチャネルを表す到来信号はデジタルビーム形成装置４０およびデジタルビームスティアリングモジュール４２に渡される。前記到来信号は各々のチャネルに対して位相情報（ＩおよびＱ成分）を含む。前記デジタルビーム形成装置はアレイアンテナ２０のエレメント２２に対応する重み付けされた和を出力する。
【００２２】
前記重みｗｉｊはデジタルビームスティアリングモジュール４２によってデジタルビーム形成装置４０に渡される。適切なアルゴリズムを使用して、デジタルビームスティアリングモジュール４２は適応的に適切な重みを決定する。
【００２３】
Ｄ／Ａ変換器４４は前記ビーム形成装置４０のデジタル出力信号を対応するアナログ信号に変換する。送信機モジュール４６は前記アナログ信号に応答して放射可能な信号を発生する。送信機モジュール４６は周波数アップコンバージョン、ろ波、および増幅の機能を行う。前記放射可能な信号は次にアレイアンテナ２０のエレメント２２を通して送信される。
【００２４】
図１〜図２に示されるデジタルビーム形成アンテナシステムは伝統的な固定ビームアンテナに対して有利性を有するが、それはこれらが接近した間隔のビームを分離することができ、到来データに応じてビームパターンを適応的に調整でき、かつ不要のＲＦ信号のパターンのゼロ化（ｎｕｌｌｉｎｇ）を改善するからである。
【００２５】
図３は、本発明の１実施形態に係わるデジタルビーム形成装置のブロック図を示す。該ビーム形成装置は複数の計算ユニット（ＣＵ）６０〜７６および複数の加算または合計プロセッサ８０〜８４を含む。計算ユニット６０〜７６はプロセッサアレイを形成する。該プロセッサアレイの各コラムは対応するデジタル信号ｘｉを受信する。デジタル信号を受信するに応じて、各計算ユニットは独立に前記信号を重み付けして重み付けされた信号を発生する。加算プロセッサ８０〜８４はそれぞれのローまたは行で表される重み付けされた信号を加算して出力ｙｉを発生する手段を提供する。本質的に、各出力信号は以下の数式で表される形式を有する重み付けされた合計を表す。
【００２６】
【数１】
0003856528.tif 000002
この場合ｊ＝１，２，…，ｍである。
【００２７】
上記数式１は離散的フーリエ変換の一般形式を表すものとして構成できる。従って、デジタルビーム形成装置のアーキテクチャは離散的フーリエ変換の高速、並列計算に向いていることになる。
【００２８】
図４は、図３のデジタルビーム形成装置において使用可能な計算ユニットの第１の実施形態を表すブロック図を示している。該計算ユニットは乗算器９０およびメモリ回路９２を含む。該計算ユニットは到来デジタル信号をメモリ回路９２に記憶されたあらかじめ計算された重み値ｗｉｊによって乗算することにより重み付けする。乗算器９０の出力は重み付けされた信号を表す。
【００２９】
メモリ回路９２は、ＲＯＭ（リードオンリメモリ）、ＥＥＰＲＯＭ（電気的に消去可能なプログラム可能リードオンリメモリ）、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、またはＳＲＡＭ（スタティックランダムアクセスメモリ）のような、デジタルビームスティアリングモジュール３４，４２によってその内容が更新可能な値を記憶する任意の手段とすることができる。
【００３０】
図５は、図３のデジタルビーム形成装置において使用可能な計算ユニットの第２の実施形態を表すブロック図を示している。計算ユニットのこの実施形態では、到来信号は対数系（ｌｏｇａｒｉｔｈｍｉｃ  ｎｕｍｂｅｒ  ｓｙｓｔｅｍ：ＬＮＳ）演算を使用して重み付けされる。ＬＮＳをベースとした演算は、乗算操作が乗算器の代わりに加算器によって達成できるため、都合がよい。デジタル加算回路は同等の乗算回路よりもずっと小型になる傾向があり、従って、ＬＮＳをベースとした計算ユニットを導入することによりビーム形成プロセッサアレイの寸法が低減できる。
【００３１】
前記ＬＮＳをベースとした計算ユニットは対数変換器１００、加算器１０２、メモリ回路１０４、および逆対数（ｌｏｇ−１）変換器１０６を含む。到来信号はまず対数変換器１００によりその対応する対数信号に変換される。加算器１０２は次に該対数信号およびメモリ回路１０４からの対数化された重み値を加算して和を生成する。この和は次に逆対数変換器１０６によって前記重み付けされた信号に変換される。
【００３２】
前記対数変換器１００および逆対数変換器１０６は前に述べた関連発明（１〜４）に示された同時係属の米国特許出願に記載された変換器の内の任意のものを使用して実施できる。
【００３３】
図６は、図３のデジタルビーム形成装置において使用可能な計算ユニットの第３の実施形態を表すブロック図を示す。計算ユニットのこの実施形態は複素信号を重み付けすることを意図している。数多くの用途においては、複素デジタル信号のＩおよびＱ成分は１対の３ビットのワードで表される。短いワード数に限定されるものではないが、図６の計算ユニットはそのような用途で有利であり、それは集積回路を使用して実施した場合にそれが必要とする電力および面積がより小さくなるからである。
【００３４】
上記計算ユニットは第１のスイッチ１１０、第１のメモリ回路１１２、第２のスイッチ１１４、第２のメモリ回路１１６、減算器１１８、および加算器１２０を含む。第１のメモリ１１２は虚数重みＷｉに基づく第１のあらかじめ計算された値を記憶する。第２のメモリ１１６は実数重みＷｒに基づく第２のあらかじめ計算された値を記憶する。
【００３５】
前記計算ユニットの目的は２つの複素数を次のように乗算することにある。
【数２】
（Ｉ＋ｉＱ）（Ｗｒ＋ｉＷｉ）＝（ＩＷｒ−ＱＷｉ）＋ｉ（ＩＷｉ＋ＱＷｒ）
【００３６】
本質的に、前記計算ユニットは上記数式２の右側部分を計算する。第１のメモリ１１２はあらかじめ計算された値ＩＷｉおよびＱＷｉを記憶し、一方第２のメモリ１１６はあらかじめ計算された値ＩＷｒおよびＱＷｒを記憶する。当業者には複素成分および重みを表すために３ビットのワードを使用することは各メモリが８つの６ビットワードを記憶することを必要とすることが明らかであろう。
【００３７】
前記第１のスイッチ１１０は前記第１のメモリ回路の出力として前記第１のあらかじめ計算された値の内の１つを選択するためにＩまたはＱ成分を使用して前記第１のメモリ回路をアドレスする手段を提供する。第２のスイッチ１１４は第２のメモリ回路の出力として前記第２のあらかじめ計算された値の内の１つを選択するためにＩまたはＱ成分を使用して前記第２のメモリ１１６をアドレスするための手段を提供する。
【００３８】
減算器１１８は前記第２のメモリ出力から前記第１のメモリ出力を減算して重み付けされた同相成分（ＩＷｒ−ＱＷｉ）を発生し、この成分は次に前記重み付けされた信号に含められる。前記加算器１２０は前記第１のメモリ出力および前記第２のメモリ出力を加算してこれもまた前記重み付けされた信号に含められる重み付けされた直角位相成分（ＩＷｉ＋ＱＷｒ）を発生する。
【００３９】
前記計算ユニットの１実施形態では、減算器１１８は２の補数を加算することができる加算器を含む。前記あらかじめ計算された値は前記メモリに２の補数値として記憶されるかあるいは前記あらかじめ計算された値をそれらのそれぞれの２の補数値に変換するために前記計算ユニットに付加的な論理回路が設けられる。
【００４０】
好ましくは、前記減算器１１８は１にセットされたキャリー入力を有する加算器およびインバータを含み前記第２のメモリ出力の１の補数値を形成する。前記加算器は前記キャリー入力および１の補数値を加算することにより前記第２のメモリ出力の２の補数値を効果的に利用することができる。
【００４１】
図７は、図３のデジタルビーム形成装置において使用することができる加算プロセッサの第１の実施形態を表すブロック図を示す。この特定の実施形態は加算器ツリー１３０を備えている。該加算器ツリー１３０は３つまたはそれ以上の入力信号が同時に加算できるようにするようにいっしょに接続された加算器を含む。図７に示された加算器ツリーの構造を使用する場合、Ｎの入力を加算するためにはＮ−１の加算器が必要である。図７に示された例に関しては、８つの入力信号が同時に受信され、従って、加算器ツリー１３０では７つの加算器が必要である。もしより多くの数の入力信号を加算することを希望する場合は、より多くの加算器が必要である。例えば、１２８の入力信号を加算するためには、加算器ツリーは１２７の加算器を必要とする。加算器ツリー１３０はそれが出力和を提供する上で遅延がより少ないため好都合である。
【００４２】
図８は、図３のデジタルビーム形成装置において使用できる加算プロセッサの第２の実施形態を表すブロック図を示している。この加算プロセッサの実施形態は複数の加算器１４０〜１４８、複数の遅延回路１５０〜１５４、およびリップル加算器（ｒｉｐｐｌｅ  ａｄｄｅｒ）１５６を含む。この加算プロセッサの構成は同等の加算器ツリーよりも最終的な和を発生するためにより多くの時間を必要とするかもしれないが、集積回路において実施される場合により少ない面積を必要とするのみである。
【００４３】
加算器１４０〜１４８の各々は同じローまたは行に存在する一群の計算ユニットからの重み付けされた信号を加算して重み付けされた合計信号を発生する。加算器は、加算器ツリーまたは順次入力を加算するアキュムレータのような、重み信号を加算するための任意の手段を含むことができる。
【００４４】
前記遅延回路１５０〜１５４は前記重み付けされた和信号または合計信号を所定の時間バッファリングすることにより遅延された信号を生成する。一般に、前記重み付けされた信号はほぼ同じ時間に加算器出力に生成される。重み付けされた信号を正しく合計するために、プロセッサの行またはローのダウンストリーム部分において発生される重み付けされた信号を遅延させる必要がある。遅延時間はプロセッサのコラムまたは列内の一群の計算ユニットのロケーションの関数である。
【００４５】
リップル加算器１５６は前記遅延された信号および始めの２つの重み付けされた和を加算するためにいっしょに縦続接続された２つまたはそれ以上の加算器１５８〜１６４を含む。リップル加算器１５６の出力は与えられたプロセッサ行またはローにおけるすべての重み付けされた信号の合計和を表す。
【００４６】
図９は、本発明の第２の実施形態に係わるデジタルビーム形成装置のブロック図を示す。この実施形態に係わるビーム形成装置は対数変換器１７０、複数の計算ユニット１７２〜１８８、逆対数変換器１９０、および複数の加算プロセッサ１９２〜１９６を含む。計算ユニット１７２〜１８８はプロセッサアレイを形成する。到来信号は始めに対数変換器１７０によって対数信号に変換される。前記プロセッサアレイの各コラムまたは列は対応する対数信号を受ける。対数信号を受けると、各々の計算ユニットは独立に該信号を重み付けして和信号を発生する。該和信号は次に逆対数変換器１９０によって重み付けされた信号に変換される。各々のプロセッサ行またはローに対し、前記重み付けされた信号は加算プロセッサ（ｓｕｍｍｉｎｇ  ｐｒｏｃｅｓｓｏｒｓ）１９２〜１９６の１つによってそれぞれ加算されて出力信号を発生する。
【００４７】
前記対数変換器１７０および逆対数変換器１９０は上に述べた関連発明（１）〜（４）の同時係属の米国特許出願に示された変換器の内の任意のものを使用して実施できる。
【００４８】
図１０は、受信機において図３のデジタルビーム形成装置を使用する方法の流れ図を示す。
【００４９】
ボックス２００において、到来放射信号はアナログ信号へとダウンコンバートされる。ボックス２０２において、該アナログ信号はサンプルされかつデジタル信号へとデジタル化される。ボックス２０４において、前記デジタル信号は計算ユニットのアレイへと分配される。次に、ボックス２０６において、前記デジタル信号は重み付けされて重み付けされた信号を発生する。ボックス２０８において、前記重み付けされた信号はそれぞれ前記プロセッサ行の各々に対して加算されることにより、出力信号を生成する。
【００５０】
ボックス２０６に関しては、前記デジタル信号はメモリ回路から読み出された１つまたはそれ以上のあらかじめ計算された値の関数として重み付けすることができる。これは前記重み値によって前記デジタル信号を乗算することによって達成できる。前記記憶された値はデジタル信号からあらかじめ計算されかつ種々の時間に更新されてデジタル信号の重みを適応的に変えることができる。
【００５１】
図１１は、送信機における図３のデジタルビーム形成装置を使用する方法の流れ図を示す。この方法は図１０のボックス２０４〜２０８と関連して説明されたステップを導入する。
【００５２】
ボックス２１０においては、ビーム形成装置のデジタル出力信号はアナログ信号へと変換される。ボックス２１２においては、該アナログ信号はアレイアンテナを通して送信することができる放射可能な信号へとアップコンバートされる。
【００５３】
図１２は、受信機において図９のデジタルビーム形成装置を使用する方法の流れ図を示す。この方法は図１０のボックス２００〜２０４に関連して説明したステップを導入する。
【００５４】
ボックス２２０においては、前記デジタル信号は対数信号に変換される。ボックス２２２において、該対数信号は計算ユニットのアレイへと分配される。次に、ボックス２２４において、前記対数信号は対応する対数変換された重み値と加算されて和信号を発生する。ボックス２２６において、該和信号に対し逆対数変換が行われて重み付けされた信号が生成される。ボックス２２８において、該重み付けされた信号はそれぞれプロセッサ行に従って加算され出力信号を発生する。
【００５５】
図１３は、送信機において図９のデジタルビーム形成装置を使用する方法の流れ図を示す。この方法は図１２のボックス２２０〜２２８に関連して説明したステップを導入する。
【００５６】
ボックス２３０においては、ビーム形成装置のデジタル出力信号がアナログ信号に変換される。ボックス２３２においては、該アナログ信号はアレイアンテナを通して送信することができる放射可能な信号にアップコンバートされる。
【００５７】
【発明の効果】
以上要するに、アレイアンテナシステムの性能を改善するために使用できるデジタルビーム形成の方法およびシステムの好ましい実施形態を含む概念並びにいくつかの実施形態が説明された。ここで説明した方法およびシステムの種々の実施形態は計算ユニットのアレイを使用するから、それらはシステム性能の大幅な増大を可能にする膨大な並列動作を行うことができる。本発明の他の実施形態では、ＬＮＳベースの演算を使用し、これはデジタル論理回路を使用して実施されたときに計算ユニットのアレイの総合的な寸法を低減できるようにする。
【００５８】
本発明の特定の実施形態が示されかつ説明されたが、当業者には開示された発明は種々の方法で変更できかつ上で特に述べかつ説明した好ましい形式以外の数多くの実施形態を取り得ることは明らかであろう。
【００５９】
従って、添付の特許請求の範囲は本発明の真の精神および範囲内に入る本発明のすべての変更をカバーすることを意図している。
【図面の簡単な説明】
【図１】デジタルビーム形成システムを導入した受信機を示すブロック図である。
【図２】デジタルビーム形成システムを導入した送信機を示すブロック図である。
【図３】本発明の好ましい実施形態に係わるデジタルビーム形成装置を示すブロック図である。
【図４】図３のデジタルビーム形成装置において使用可能な計算ユニットの第１の実施形態を示すブロック図である。
【図５】図３のデジタルビーム形成装置において使用可能な計算ユニットの第２の実施形態を示すブロック図である。
【図６】図３のデジタルビーム形成装置において使用可能な計算ユニットの第３の実施形態を示すブロック図である。
【図７】図３のデジタルビーム形成装置において使用可能な加算プロセッサの第１の実施形態を示すブロック図である。
【図８】図３のデジタルビーム形成装置において使用可能な加算プロセッサの第２の実施形態を示すブロック図である。
【図９】本発明の第２の実施形態に係わるデジタルビーム形成装置を示すブロック図である。
【図１０】受信機において図３のデジタルビーム形成システムを使用する方法を示す流れ図である。
【図１１】送信機において図３のデジタルビーム形成装置を使用する方法を示す流れ図である。
【図１２】受信機において図９のデジタルビーム形成装置を使用する方法を示す流れ図である。
【図１３】送信機において図９のデジタルビーム形成装置を使用する方法を示す流れ図である。
【符号の説明】
２０  アレイアンテナ
２２  アレイアンテナのエレメント
２６  受信機モジュール
２８  Ａ／Ｄ変換器
３２，４０  デジタルビーム形成装置
３４，４２  デジタルビームスティアリングモジュール
４４  Ｄ／Ａ変換器
４６  送信機モジュール
８０，８２，８４  加算プロセッサ
６０，６２，…，７６  計算ユニット
９０  乗算器
９２  メモリ回路
１００  対数変換器
１０２  加算器
１０４  メモリ回路
１０６  逆対数変換器
１１０  第１のスイッチ
１１２  第１のメモリ回路
１１４  第２のスイッチ
１１６  第２のメモリ回路
１１８  減算器
１２０  加算器
１３０  加算器ツリー
１４０，１４２，…，１４８  加算器
１５０，１５２，１５４  遅延回路
１５６  リップル加算器
１７０  対数変換器
１７２，１７４，…，１８８  計算ユニット
１９０  逆対数変換器
１９２，１９４，１９６  加算プロセッサ
【図１】
0003856528.tif 000003
【図２】
0003856528.tif 000004
【図３】
0003856528.tif 000005
【図４】
0003856528.tif 000006
【図５】
0003856528.tif 000007
【図６】
0003856528.tif 000008
【図７】
0003856528.tif 000009
【図８】
0003856528.tif 000010
【図９】
0003856528.tif 000011
【図１０】
0003856528.tif 000012
【図１１】
0003856528.tif 000013
【図１２】
0003856528.tif 000014
【図１３】
0003856528.tif 000015