(57)【特許請求の範囲】
【請求項１】
マウントした半導体チップの電極と自動ボンティングによって配線すべきリードを配設した方形のリードフレームを撮像装置によって俯瞰的に撮像し、リードフレームに平行配列して成る外部接続部分としてのアウターリードを対象とするリードの撮像データの２値化画像データを格納したフレームメモリとしての第１のビデオメモリから前記リードの幅を検出するに必要なデータを読み出して求めたリード幅に基づいて自動ボンディングに必要な半導体チップとリードとの位置整合を確保せしめるリード幅検出装置において、前記ビデオメモリに格納した２値化画像データの配列方向を９０度右回転した９０度変換２値化画像データを格納した前記第１のビデオメモリと同じ記憶領域を有する第２のビデオメモリを備え、水平方向に撮像された前記リードの幅を検出するに必要な検出対象データを前記第２のビデオメモリから読み出して、水平方向に撮像された前記リードを実効的に垂直方向に撮像された前記リードと同様に取り扱うことを可能ならしめることにより、リード幅検出に必要な検出対象データの読出し回数を、水平方向に撮像された前記リードのリード幅検出と同様に削減することを可能ならしめる読出し回数抑圧手段を備えることを特徴とするリード幅検出装置。
【請求項２】
前記読出し回数抑圧手段が、前記第２のビデオメモリの水平方向の配列ビット数の記憶容量を有するラインメモリを、前記ビデオメモリの垂直方向の配列ビット数に等しいｎ個として並列に配設し、前記ｎ個のラインメモリに前記２値化画像データを先行データから順次前記第２のビデオメモリの水平方向の配列ビット数分ずつ格納せしめて成る１フレーム分の格納データを、前記ｎ個のラインメモリから並列かつ同時に時系列順に１ビットずつ読み出し、これを前記第２のビデオメモリに読出し順に書き込むことにより前記９０度変換２値化画像データを生成する構成を備えたことを特徴とする請求項１記載のリード幅検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はリード幅検出装置に関し、特に、半導体チップをマウントするリードフレーム上での半導体チップの位置ずれを、リードフレーム上に配設したリードのうちの平行配列して成る外部接続部分のアウターリードを対象として撮像カメラで俯瞰的に撮像する撮像装置の取得した画像に基づいて検出し、半導体チップの正しい位置整合を確保して、半導体チップのリードに対する正しい配線処理としてのワイヤボンディング処理を可能とする画像処理装置付きワイヤボンダにおける位置決めのためのリード幅検出処理の著しい簡素化を図ったリード幅検出装置に関する。
【０００２】
【従来の技術】
半導体チップを正しくリードフレームに対して位置決めしてマウントし、配線処理としてのワイヤボンディングを行うワイヤボンダは近時よく知られている。このワイヤボンダに対し、ＣＣＤカメラ等の撮像センサを利用する撮像装置を利用する画像処理装置を併設し、リードフレーム上にマウントしたＩＣ等の半導体チップを含む対象を俯瞰的に撮像し、半導体チップのリードフレームに対する相対的な位置ずれを、リードのうちの平行配列して外部と接続する部分、いわゆるアウターリードを対象としたリードのリード幅検出に基づいて検出し、位置ずれのある場合は、位置ずれ量を補正するための位置合わせ操作を自動化してボンディングを行う、いわゆるフルオートボンダと称するボンダも近時半導体製造分野において多用されている。
【０００３】
このようなフルオートボンダに備えられる画像処理装置は、ワイヤボンダの位置決め機構における良否判断の視覚装置としての役割を分担し、半導体チップの小型化、多ピン化に伴って機能も多岐化されている。
【０００４】
図５は、従来のリード幅検出装置の構成を示すブロック図である。図５に示すリード幅検出装置は、撮像センサ、例えばＣＣＤカメラにより撮像対象を俯瞰的に撮像する撮像装置１と、撮像装置１の出力するリード（アウターリード）の画像を、基準サンプリングクロックによってリード幅検出を行う大きさの画素単位でサンプリングしてディジタル化するＡ／Ｄ変換器２、Ａ／Ｄ変換器２から出力されるデータ列の入力を、あらかじめ設定した基準レベル３０１との比較によって二値化したシリアル信号を出力する比較器３と、比較器３が出力する２値化シリアル信号を、ビデオメモリ５の水平方向におけるデータ配列ビット幅としてのデータバスビット幅単位のビット数分のパラレル信号に基準サンプリングクロックに同期して変換し出力するシリアル／パラレル変換器としてのシフトレジスタ４と、撮像画像の１フレーム分の２値化画像を更新しつつ水平方向、垂直方向それぞれ所定の配列ビット数で格納するビデオメモリ５と、制御プログラムを内蔵し、ビデオメモリ５の格納データに基づいてリード幅検出を行うとともにシステム全体の動作を制御するＣＰＵ６と、ＣＰＵ６の制御の下に装置全体の制御タイミングを制御する制御タイミング信号を生成するタイミング信号発生部７と、ビデオメモリ５に２値化画像データ格納のための規定されたエリアを確保し、確保したエリアの含むアドレスの座標をアドレス信号として出力するビデオメモリ座標出力部８とを備える。
【０００５】
撮像装置１は、ＣＣＤカメラにより、ボンディングすべき半導体チップとリード並びにリードフレームを含む撮像対象を俯瞰的に撮像し、平行配列したアウターリードの撮像データをＡ／Ｄ変換器２に送出する。この場合、撮像装置１の撮像タイミングは、ＣＰＵ６の制御の下に動作するタイミング信号発生部７の送出するタイミング信号によって制御される。
【０００６】
Ａ／Ｄ変換器２は、Ａ／Ｄ変換器２の出力を基準レベル３０１と比較して２値化し、シリアルデータのビット列としてシフトレジスタ４に送出する。
シフトレジスタ４は、入力したシリアルデータを、ビデオメモリ５の列方向（水平方向）の配列ビット数としてのデータバスビット幅単位のパラレルデータとしてビデオメモリ５に送出する。こうして提供されるパラレルデータは、ＣＰＵ６の制御の下に、ビデオメモリ座標出力部８の出力するアドレスの指定に伴ってビデオメモリ５に格納される。
【０００７】
ＣＰＵ６は、ビデオメモリ５から読み出したリード幅検出に必要な検出対象データを利用し、内蔵プログラムに基づいてリード幅を算出し、この算出データからボンディングすべきリードと半導体チップ間のあるべき状態からの位置ずれを求め、この位置ずれデータを、図示しない位置修正装置に送出し、リードフレームの半導体パッケージに対する相対位置をあるべき状態に整合せしめ、その後はボンディングの自動処理を行わしめる。
【０００８】
図６は、従来のリード幅検出動作の説明図であり、図６の（ａ）は水平方向に撮像されたリードに対するリード幅検出例を、また図６の（ｂ）は垂直方向に撮像されたリードに対するリード幅検出例を示す。
【０００９】
図６の（ａ）には、水平方向撮像のリード１０１ａと、図５のビデオメモリ５上の格納領域の水平方向の配列ビット数を表現するデータバスビット幅１０３と、データバスビット幅１０３からリード幅検出処理のために抽出する検出対象列１０２ａ及び斜線で示す画素対応の８個の検出対象データ１０２ｂと、検出対象データ１０２ｂの読出しのために必要となる全読出しデータとしての読出しデータ１０４とを示している。尚、検出対象データ１０２ｂとしては、この場合は、読出しデータ１０４として読み出されるピクセルＰ１からピクセルＰ２までの８ピクセル（pixel,画素）分を含むが、これらのうちピクセルＰ１とＰ２とに関するデータは、それぞれリード幅検出のために必要な実データのエッジ（edge，端部）に関する情報を提供するものである。
尚、ビット幅検出の対象とする検出対象列１０２ａをデータバスビット幅１０３の含むいずれの画素列とするかは、あらかじめ設定される。
【００１０】
また、図６の（ｂ）には、垂直方向に撮像されたリード１０１ｂと、ビデオメモリ５のデータバスビット幅に対応する記憶領域からビット幅抽出のために利用する検出対象行１０５ａと、検出対象行１０５ａの含む画素域としてのピクセルＱ１からＱ２までの８個のピクセル対応の検出対象データ１０５ｂとを示し、尚ＣＰＵ６によるリード幅検出処理に必要な全読出しデータとしての読出しデータ１０７を併記して示す。
尚、検出対象行をいずれの行とするかは、あらかじめ設定される。
【００１１】
従来のリード幅検出装置は、ビデオメモリ５に格納された２値化画像データが、ＣＰＵ６の制御の下に、水平方向に撮像された図６の（ａ）の場合は垂直方向の、また垂直方向に撮像された図６の（ｂ）の場合は水平方向のリードエッジがそれぞれピクセルＰ１，Ｐ２及びＱ１，Ｑ２を介して検出され、リード幅の検出と、リード幅検出における探索方向上のリード中心点とが検出され、これにより基準中心軸Ｌとのずれも決定されて、これらの情報は図示しない位置修正装置に提供され自動的な位置整合に供される。
【００１２】
【発明が解決しようとする課題】
上述した従来のリード幅検出装置には、しかしながら次のような問題点がある。即ち、図６の（ａ）に示すように水平方向に撮像されたリードのリード幅検出処理の場合には、図５に示すＣＰＵ６が、ビデオメモリ５からのデータ読出しを、読出しデータ１０４だけ、即ち、検出対象列１０２ａのリード幅に対応する回数だけ行うことが必要となるので多大の処理時間を必要とする問題点がある。
【００１３】
これを、図６の（ｂ）に示すように、垂直方向に撮像されたリードのリード幅検出処理の場合と比較すると、ＣＰＵ６はビデオメモリ５からのデータ読出しを、検出対象行１０５ａに対応する連続ビットデータとしての読出しデータ１０７だけで済ますことができ、この場合は、１回のみで済ますことができるので処理時間が著しく少なくて済む。
【００１４】
さらに詳しく言えば、水平方向に撮像されたリードのリード幅検出、即ち垂直方向のリード幅検出処理を行う場合には、検出対象列１０２ａの画像情報をビデオメモリ５から、必要なリード幅に対応する回数だけ読み出す必要があった。
【００１５】
これは、図６の（ｂ）に示すように、初期の画像上で垂直方向に撮像されるリード１０１ｂの水平方向のリード幅を検出する場合のビデオメモリ５からのデータ読出し回数が、リード幅がビデオメモリ５のデータバスビット幅より少ない場合には１回で、多い場合でも（リード幅／データバスビット幅）回で完了するのに比較し、初期の画像上で水平方向に撮像されるリード１０１ａの垂直方向のリード幅を検出する場合には、〈リード幅／ピクセル幅＋２回（エッジピクセル分）〉のビデオメモリ５からのデータ読出し回数が必要となり、読出し回数が増えて検出処理が終了するまでの時間を多く要するため高速処理という要求を満たすことができなかったという問題点があった。
【００１６】
本発明の目的は、上述した問題点を解決し初期に水平方向に撮像されたリードを対象とするリード幅検出時間を著しく短縮しうるリード幅検出装置を提供することにある。即ち、リードフレームに配設したリードのうちの並行配列して成るアウターリードのリード幅検出に基づいて、リードフレームに対する半導体チップの相対的位置に位置ずれが生じた場合に、リードの中心線と、あるべき中心線とのずれを検出し、この検出データに基づいて半導体チップのリードフレームに対する正しい位置整合を確保せしめて正しいワイヤボンディングを行うことを可能ならしめるリード幅検出装置を提供することにある。
【００１７】
【課題を解決するための手段】
上述した目的を達成するため、本発明は次の構成を有する。
即ち、本発明の装置は、マウントした半導体チップの電極と自動ボンティングによって配線すべきリードを配設した方形のリードフレームを撮像装置によって俯瞰的に撮像し、リードフレームに平行配列して成る外部接続部分としてのアウターリードを対象とするリードの撮像データの２値化画像データを格納したフレームメモリとしての第１のビデオメモリから前記リードの幅を検出するに必要なデータを読み出して求めたリード幅に基づいて自動ボンディングに必要な半導体チップとリードとの位置整合を確保せしめるリード幅検出装置において、前記ビデオメモリに格納した２値化画像データの配列方向を９０度右回転した９０度変換２値化画像データを格納した前記第１のビデオメモリと同じ記憶領域を有する第２のビデオメモリを備え、水平方向に撮像された前記リードの幅を検出するに必要な検出対象データを前記第２のビデオメモリから読み出して、水平方向に撮像された前記リードを実効的に垂直方向に撮像された前記リードと同様に取り扱うことを可能ならしめることにより、リード幅検出に必要な検出対象データの読出し回数を、水平方向に撮像された前記リードのリード幅検出と同様に削減することを可能ならしめる読出し回数抑圧手段を備えた構成を有する。
【００１８】
また、本発明の装置は、前記読出し回数抑圧手段が、前記第２のビデオメモリの水平方向の配列ビット数の記憶容量を有するラインメモリを、前記ビデオメモリの垂直方向の配列ビット数に等しいｎ個として並列に配設し、前記ｎ個のラインメモリに前記２値化画像データを先行データから順次前記第２のビデオメモリの水平方向の配列ビット数分ずつ格納せしめて成る１フレーム分の格納データを、前記ｎ個のラインメモリから並列かつ同時に時系列順に１ビットずつ読み出し、これを前記第２のビデオメモリに読出し順に書き込むことにより前記９０度変換２値化画像データを生成する構成を備える。
【００１９】
【発明の実施の形態】
半導体チップをリードフレームにマウントし、半導体チップの電極とリードフレームのリードとをワイヤボンディング（配線接続）するボンダに、半導体チップとリードフレームとの位置ずれを検出する撮像装置を併設して位置合わせを自動化する、画像処理装置付きワイヤボンダにおけるリード幅検出装置は、リードのうちの並行配列してなるアウターリードのリード幅検出に基づいてリードの中心線とあるべき基準線との差を検出し、この検出データに基づいて半導体チップとリードフレームとの位置ずれを検出し、両者の位置整合を位置修正装置により自動的に行わしめている。
【００２０】
リード幅検出装置は、ＣＣＤカメラ等の撮像センサを利用する撮像装置で俯瞰的に撮像したリードの画像データを利用してリード幅を検出しているが、撮像装置で取得して２値化した画像データは、フレームごとに更新しつつビデオメモリに一旦格納され、これを読み出してリード幅検出に利用される。
【００２１】
この場合、問題となるのがリードの初期画像が水平方向に撮像（描画）されているか垂直方向に撮像されているかによって、ビデオメモリからのデータの読出し回数に著しい差があり、水平方向に撮像されている場合の読出し回数は垂直方向に撮像されている場合に比して処理量が著しく増大することが避けられないということである。
【００２２】
本発明では、初期画像に対する９０度の画像変換を行った画像データを利用して、水平方向に撮像されたリードのリード幅検出処理を行うことにより、上述した問題点を回避できることに着目し、２値化した画像データの配列変換に基づく９０度の画像変換を実現している。
【００２３】
図１に示すビデオメモリ５ａと、ＣＰＵ６ａと、タイミング信号発生部７ａと、ビデオメモリ座標出力部８ａと、ラインメモリ座標出力部９と、ｎ個のラインメモリ１０ａ，１０ｂ，……，１０ｎとが、主として９０度の画像変換に必要な配列変換を行うための構成であり、ラインメモリ１０ａ，１０ｂ，……，１０ｎは、それぞれビデオメモリ５ａの列方向（水平方向）の配列ビット数としてのデータバスビット幅の配列ビット数に等しい記憶容量を有するラインメモリであり、且つ行方向（垂直方向）の配列ビット数に等しい段数ｎ段を有し、それぞれのラインメモリのビデオメモリ５ａ上における座標はラインメモリ座標出力部９から与えられ、ＣＰＵ６ａの制御の下に、ビデオメモリ座標出力部８ａの座標指定によりビデオメモリ５ａに格納され、データの配列変換に基づく実効的な画像の９０度変換を行っている。
【００２４】
こうして、ビデオメモリ５の読出しデータは垂直方向に撮像されたリードのリード幅検出のための検出対象データに利用し、ビデオメモリ５の読出しデータは水平方向に撮像されたリードのリード幅検出のための検出対象データに利用し、水平方向及び垂直方向何れの撮像リードに対してもリード幅検出のためのビデオメモリの読出し回数を垂直方向並みに抑圧することを可能ならしめている。
尚、ビデオメモリ５と５ａとの何れから読み出すかは、ＣＰＵ６ａの内蔵プログラムの制御の下に入力データに対応して決定される。
【００２５】
【実施例】
次に、図面を参照して本発明を詳細に説明する。
図１は、本発明の一実施例の構成を示すブロック図である。図１に示す実施例の構成は、図５に示す従来例と同じ撮像装置１と、Ａ／Ｄ変換器２と、比較器３と、シフトレジスタ４と、ビデオメモリ５と、ビデオメモリ座標出力部８のほか、本発明に直接かかわり、読出し回数抑圧手段を構成するビデオメモリ５ａと、ＣＰＵ６ａと、タイミング信号発生部７ａと、ビデオメモリ座標出力部８ａと、ラインメモリ座標出力部９と、ラインメモリ１０ａ，１０ｂ，……１０ｎとを備える。
【００２６】
次に、本実施例の動作について説明する。
撮像装置１で取得したリードの画像データは、Ａ／Ｄ変換器２により、且つタイミング信号発生部７ａの出力するタイミング信号の制御タイミングで、基準サンプリングクロックによってリード幅検出を行う大きさの画素単位でサンプリングしてディジタル化される。
【００２７】
比較器３は、Ａ／Ｄ変換器２の出力するディジタルデータを基準レベル３０１と比較して２値化し、２値化画像データとして送出する。シフトレジスタ４は、２値化画像データのシリアル／パラレル変換を行い、ビデオメモリ５のデータバスビット幅（水平方向の配列ビット数）単位のビット数構成のパラレルデータに基準サンプリングクロックに同期して変換し、その変換データはシステム全体の動作を制御するＣＰＵ６ａの制御の下にビデオメモリ５に格納される。
【００２８】
ビデオメモリ５には、初期の２値化画像データがデータバスビット幅、且つ垂直方向には配列ビット数ｎの配列状態の１フレーム単位で格納される。一方、ビデオメモリ５ａには、初期の２値化画像データを９０度配列変換した９０度変換２値化画像データが次のようにして、ビデオメモリ５の格納と同時に格納される。尚、これら２つのビデオメモリ５と５ａはそれぞれ、ビデオメモリ座標出力部８と８ａとによってエリアの設定とその座標指定とが行われる。
【００２９】
比較器３の出力するシリアル形式の初期の２値化画像データは、それぞれデータバスビット幅分の記憶容量を有するｎ個のラインメモリ１０ａ，１０ｂ，……，１０ｎに順次格納され、１フレームのデータのうちの先頭データ列はラインメモリ１０ｎに、また末尾データ列はラインメモリ１０ａに格納され、こうしてｎ個のラインメモリに格納された２値化画像データは、ＣＰＵ６ａの制御の下にビデオメモリ座標出力部８ａの指定するアドレスによってビデオメモリ５ａに格納され、結果としてビデオメモリ５ａ上には、初期の２値化画像データを９０度回転した画像が格納されることとなる。
【００３０】
図２は、図１の実施例における２値化画像データの９０度配列変換動作の説明図である。図２の（ａ）は、初期２値化画像データ配列１１を示し、水平方向配列数（データバスビット幅）が、ａａからａｐまでとして表現する１６ピクセル、垂直方向配列数も同じく１６ピクセルのａａからｐａまでの場合を例としている。符号ａａ〜ｐｐは、対応ピクセル識別のために便宜的に付与したものであり、これらの符号で表現されるピクセルは、それぞれ２値の論理値１、もしくは０で示される。
【００３１】
図２の（ｂ）は、ラインメモリデータ配列１２を示す。ラインメモリデータ配列１２は、ｎ個、本実施例では図２の（ａ）に示す垂直方向配列数に等しい数のｎ＝１６個のラインメモリ１０ａ〜１０ｎに格納される１６個のデータ列であるラインメモリ１０ａの配列〜ラインメモリ１０ｎの配列を表記したものであり、最上行はラインメモリ１０ｎのデータ配列で、以下ラインメモリ１０ａの配列までそれぞれ先行データ順に格納されていることを示す。ラインメモリデータ配列１２は、初期２値化画像データ配列１１と同じ１フレーム分のデータである。
【００３２】
ラインメモリデータ配列１２は、矢印１２１で示す列のａａ，ｂａ，……ｐａから順次矢印１２２で示す方向に１列ずつ並列に且つ同時に読み出されてビデオメモリ５ａに書き込まれる。このように、ラインメモリデータ配列１２の読出しは、図１に示すラインメモリ１０ａ〜１０ｎの先行データ順の並列読出しの形式で行われる。前述したように、ラインメモリ１０ｎにはａａから始まってａｐに到る先行のデータ列が格納されており、ラインメモリ１０ａにはフレーム中の最後尾のデータ列ｐａ〜ｐｐが格納されていて上述した並列読出しが可能となる。
【００３３】
図２の（ｃ）は、こうして読み出される初期２値化画像データを、ビデオメモリ５ａに、ビデオメモリ５と同様にしてデータバスビット幅ずつ順次１フレーム分を書き込んだものであり、これが９０度変換２値化画像データ配列１３である。
【００３４】
つまり、９０度変換２値化画像データ配列１３は、図２の（ｂ）に示すラインメモリデータ配列１２を、先行列のａａ〜ｐａ列から最後尾列のａｐ〜ｐｐ列まで先行順に読み出したもので、結果的に図２の（ａ）に示す初期２値化画像データ配列１１の配列方向を９０度回転した配列である。こうして、初期２値化画像の９０度変換画像が得られる。
【００３５】
尚、ビデオメモリ５と５ａの読出しを何れとするかはＣＰＵ６ａの内蔵プログラムの制御の下に、入力データに対応して随時切り替えて、常時垂直方向のデータ読出しを確保するように行われる。
【００３６】
図３は、図１の実施例における９０度画像変換動作の説明図である。
図３の（ａ）に示すリード１０１は、水平方向に撮像されたリードで、このリードの幅を検出すべく検出対象列１０１１を対象としてピクセル単位に２値化した検出対象データ１０１２が、９０度画像変換動作によって、図３の（ｂ）に示すように、恰もリード１０１を垂直方向に撮像した場合と同じく、検出対象行１０１３の検出対象データ１０１４を処理する場合と同じ状態となり、著しく読出し回数を抑圧することができる。
【００３７】
図４は、図３の検出対象データの具体例を示す図である。図４の（ａ）は、水平方向に撮像されたリードを対象として得た検出対象データで、これが９０度変換されると図４の（ｂ）に示す配列状態となる。尚、１ａ〜６ｒはそれぞれピクセル対応の２値化データを示し、またリード幅検出においては、リードエッジ検出の目的で、図４の（ｂ）の左右に１ピクセル分ずつの検出対象データが追加されることとなる。
このようにして、リード幅検出における格納データの読出し回数を著しく削減することができる。
【００３８】
【発明の効果】
以上説明したように本発明は、半導体チップをリードフレームにマウントしてボンディングする場合の半導体チップとリードフレームとの位置整合を確保するために行う撮像装置によるリード幅検出において、初期画像として水平方向に撮像されたリードのシリアル２値化画像を、ビデオメモリの水平方向配列幅のビット数に等しい記憶容量且つビデオメモリの垂直方向配列幅に等しい配列数の並列構成から成るラインメモリに書き込み、各ラインメモリの記憶データを並列に読出し且つ先行データ順にビデオメモリに書き込むことにより、データ画像の９０度配列変換を可能として、リード幅検出処理における画像データの読出し回数を著しく削減し、リード幅検出処理時間の大幅な圧縮を可能として、半導体製造装置としてのワイヤボンダのボンディング処理効率を著しく向上することができる効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のリード幅検出装置の構成を示すブロック図である。
【図２】図１の実施例における２値化画像データの９０度配列変換動作の説明図である。
【図３】図１の実施例のリード幅検出動作の説明図である。
【図４】図３の検出対象データの具体例を示す図である。
【図５】従来のリード幅検出装置の構成を示すブロック図である。
【図６】従来のリード幅検出動作の説明図である。
【符号の説明】
１  撮像装置
２  Ａ／Ｄ変換器
３  比較器
４  シフトレジスタ
５，５ａ  ビデオメモリ
６，６ａ  ＣＰＵ
７，７ａ  タイミング信号発生部
８，８ａ  ビデオメモリ座標出力部
９  ラインメモリ座標出力部
１０ａ〜１０ｎ  ラインメモリ
【図１】
0003856911.tif 000002
【図２】
0003856911.tif 000003
【図３】
0003856911.tif 000004
【図４】
0003856911.tif 000005
【図５】
0003856911.tif 000006
【図６】
0003856911.tif 000007