(57)【特許請求の範囲】
【請求項１】
ＧＳＭ通信とＷＣＤＭ通信をともにサポートするデュアル・システムに用いられるクロック生成回路であって、
前記ＧＳＭ通信で必要とされる周波数の第１クロック信号を入力とし、この第１クロック信号と前記ＷＣＤＭ通信で必要される周波数の第２クロック信号との周波数差を周波数とするベース信号を含むアナログ出力信号を生成するデジタル合成回路と、
このデジタル合成回路によって生成されたアナログ出力信号に含まれる前記第１クロック信号の周波数と前記ベース信号の周波数との合計である周波数を有するナイキスト・イメージをろ波するフィルタと、
このフィルタによってろ波されたナイキスト・イメージを方形波クロック信号に変換し前記第２クロック信号とする回路とを備え、
前記デジタル合成回路は、
位相ステップ・レジスタと、この位相ステップ・レジスタに記憶された値を前記第１クロック信号によって起動される毎に加算する位相累積器と、この位相累積器によって加算された値を正弦関数のオペランドｘとしｓｉｎ（ｘ）をデジタル値として得る正弦関数回路と、この正弦関数回路によって得られたｓｉｎ（ｘ）をアナログ値に変換し前記アナログ出力信号とするデジタル−アナログ変換器と
を備ることを特徴とする第１クロック信号から第２クロック信号を導出する回路。
【請求項２】
ＧＳＭ通信で必要とされる周波数の第１クロック信号からＷＣＤＭ通信で必要とされる周波数の第２クロック信号を導出する方法であって、
前記第２クロック信号と前記第１クロック信号との周波数差を周波数とするベース信号を含むアナログ出力信号を生成するステップと、
生成された前記アナログ出力信号に含まれる前記第１クロック信号の周波数と前記ベース信号の周波数との合計である周波数を有するナイキスト・イメージをろ波するステップと、
ろ波された前記ナイキスト・イメージを方形波クロック信号に変換し前記第２クロック信号とするステップと
を備えた第１クロック信号から第２クロック信号を導出する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線周波数通信に関し、より詳細には、水晶発振器から可変周波数クロック信号を生成し、搬送周波数およびサンプリング速度エラーを補償するために前記可変クロック信号の前記周波数を調整する方法および回路に関する。
【０００２】
【従来の技術】
モバイル電話機は、日常生活の通常の一部となっている。ただし、世界では、モバイル電話ネットワークのための競合する規格が存在する。今日、２つの重要なデジタル・モバイル・ネットワーク・システムは、Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ）およびＷｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ（ＷＣＤＭＡ）である。これら２つのシステムは、同報通信ネットワーク上でのチャネル割当てに関して異なる技法を使用し、また異なる搬送周波数を使用する。通信システムでは、搬送周波数は、水晶発振器によって生成される基準タイミング信号クロックから導出する。また、同じ発振器が、システム内のアナログ−デジタル回路をインターフェースするアナログ−デジタル変換器（ＡＤＣ）とデジタル−アナログ変換器（ＤＡＣ）のための基準クロックとしても使用される。ただし、水晶発振器は、限られた精度を有するので、搬送周波数およびＡＤＣサンプリング速度は、その公称値からそれる可能性がある。いくつかの通信システム（例えば、ＣＤＭＡ）では、システムが適切に機能するためには、こうした偏移を補償する必要がある。
【０００３】
ＧＳＭ通信とＷＣＤＭＡ通信をともにサポートするデュアル・システムでは、モバイル電話機内の受信エレクトロニクスと送信エレクトロニクスを駆動するのに、２つのクロック周波数が必要とされる。これは、ＧＳＭサブシステムのための１３ＭＨｚクロックとＷＣＤＭＡサブシステムのための１５．３６ＭＨｚクロックである。ＷＣＤＭＡサブシステムもまた、前述した搬送周波数オフセットおよびサンプリング周波数オフセットを補償する。
【０００４】
【発明が解決しようとする課題】
モバイル電話機内でデュアル・クロック周波数を生成するために、２つの水晶発振器を提供するのは、必ずしも実際的ではない。既存のシステムは、第１クロックとして単一の電圧制御温度補償型水晶発振器を使用し、この第１クロックを基準クロックとして使用する位相ロック・ループ（ＰＬＬ）によって駆動される第２の電圧制御発振器から第２クロックを導出する。第２周波数は、電圧制御発振器の制御電圧を微調整することにより、同調することができる。ただし、その同調速度は、ＰＬＬおよび電圧調整回路の整定時間で制限されている。この２つのクロック周波数の最大公約数が低いとき（例えば、１３ＭＨｚと１５．３６ＭＨｚに対する４０ｋＨｚ）、ＰＬＬ整定時間は長く、システム・パフォーマンスは低下する。さらに、制御電圧で必要とされる高い分解能が、システム・コストを増大させる。したがって、第１クロック周波数から第２クロック周波数を正確かつ迅速に生成するシステムを提供すること、または少なくとも有用な代替方式を提供することが望まれる。
【０００５】
【課題を解決するための手段】
本発明は、ＧＳＭ通信とＷＣＤＭ通信をともにサポートするデュアル・システムに用いられるクロック生成回路であって、ＧＳＭ通信で必要とされる周波数の第１クロック信号を入力とし、この第１クロック信号とＷＣＤＭ通信で必要される周波数の第２クロック信号との周波数差を周波数とするベース信号を含むアナログ出力信号を生成するデジタル合成回路と、このデジタル合成回路によって生成されたアナログ出力信号に含まれる第１クロック信号の周波数とベース信号の周波数との合計である周波数を有するナイキスト・イメージをろ波するフィルタと、このフィルタによってろ波されたナイキスト・イメージを方形波クロック信号に変換し第２クロック信号とする回路とを設け、デジタル合成回路に、位相ステップ・レジスタと、この位相ステップ・レジスタに記憶された値を第１クロック信号によって起動される毎に加算する位相累積器と、この位相累積器によって加算された値を正弦関数のオペランドｘとしｓｉｎ（ｘ）をデジタル値として得る正弦関数回路と、この正弦関数回路によって得られたｓｉｎ（ｘ）をアナログ値に変換しアナログ出力信号とするデジタル−アナログ変換器とを設けたものである。
【０００９】
本発明は、ＧＳＭ通信で必要とされる周波数の第１クロック信号からＷＣＤＭ通信で必要とされる周波数の第２クロック信号を導出する方法であって、第２クロック信号と第１クロック信号との周波数差を周波数とするベース信号を含むアナログ出力信号を生成するステップと、生成されたアナログ出力信号に含まれる第１クロック信号の周波数とベース信号の周波数との合計である周波数を有するナイキスト・イメージをろ波するステップと、ろ波されたナイキスト・イメージを方形波クロック信号に変換し第２クロック信号とするステップとを設けたものである。
【００１３】
本発明の好ましい実施形態を下記に例としてのみ、添付の図を参照して説明する。
【００１４】
【発明の実施の形態】
ＷＣＤＭＡ受信機では、図１に示すとおり、無線周波数（ＲＦ）チャネル周波数４が、位相ロック・ループ（ＰＬＬ）により駆動される電圧制御発振器（ＶＣＯ）によって生成された信号６に着信ＲＦ信号２をミキシングすることによって決定される。ＲＦサブシステムの実際のアーキテクチャに依存して、このダウンコンバート処理は、１つまたは複数の段階で行うことができる。ＲＦ  ＰＬＬが、ＲＦチャネル分離（２００ｋＨｚ）に等しい周波数ステップで、ＲＦチャネル周波数を決定する。この周波数に対するどのような微調整（周波数オフセット補償）も、追加の回路によって実現される。ＰＬＬは、基準周波数の効果的な倍周器として働き、したがって、基準周波数での相対誤差は、ＲＦ周波数での同じ相対誤差に変換される。
【００１５】
例えば、基準周波数での１０ｐｐｍという誤差は、２ＧＨｚ搬送周波数では、２０ｋＨｚオフセットになる。図１に示すとおり、真の搬送周波数４と実際のＶＣＯ周波数６の間にあるそうしたいかなるオフセットも、ダウンコンバートしたベースバンド信号８の中心周波数が、０Ｈｚからオフセットされることをもたらす。このオフセットのため、ダウンコンバートした信号の一部が、復調に先立って適用するベースバンド・フィルタ１０によって抑制される可能性がある。実際、そうしたシフトした信号の復調および復号化は、オフセットの大きさに応じて、低下する可能性があり、または不可能であることさえあり得る。位相ドメイン内で、ベースバンド信号コンステレーションは、周波数オフセットに等しい速度で回転することになる。この回転のため、相関ピークの値（例えば、セル探索に使用する）は、周波数オフセットに依存する。およそ１０ｐｐｍまたはそれを越える周波数オフセットは、信号を検出不可能にする。
【００１６】
周波数オフセットの値を判定した後、そのオフセットを補償するため、受信搬送周波数を非常に細かいステップ（０．１ｐｐｍまたはそれより細かい）で調整しなければならない。セル探索のために使用できる時間は限られており、可能な限り迅速に搬送周波数を調整することが好ましい。
【００１７】
送信機では、送信信号の搬送周波数は、モバイル局から見て、受信搬送周波数の±０．１の範囲内でなければならない。したがって、送信搬送周波数も、受信機で使用されるのと同じ細かいステップで調整可能でなければならない。送信周波数オフセット補償の値は、受信機に関して決定した値と等しくなる。
【００１８】
ＷＣＤＭＡシステムでは、拡散符号と呼ばれる、＋１と−１の値の一意的な疑似ランダム・シーケンスが、各局に割り当てられる。デジタル化した入力データ（例えば、デジタル化した音声）の各ビットをチップと呼ばれるいくつかの間隔に分割し、チップのこのストリームに、反復する拡散符号を掛ける。ＷＣＤＭＡ受信機では、着信データ・ストリームは、ＡＤＣサンプリング周波数でベースバンド信号をデジタル化することによって導出される。ＡＤＣは、例えば、ＷＣＤＭＡチップ周波数の４倍の周波数で動作することができる。ただし、ＡＤＣサンプリング速度の周波数オフセットが、ＷＣＤＭＡスロット／フレーム境界内でオフセットを生じさせ、復号化パフォーマンスを低下させる。例えば、＋１０ｐｐｍというサンプリング速度オフセットにより、受信機は、２つのＷＣＤＭＡフレームの後、１チップだけスリップする（かつ同期を失う）ことになる。サンプリング速度の相対周波数オフセットと相対搬送周波数オフセットは、同一のクロックから導出されるため、これらは同じである。このことは、搬送周波数のために決定した相対補償値を受信および送信のサンプリング速度を補正するのにも使用できることを意味する。
【００１９】
図２に示すクロック生成回路２１は、デュアル・モバイル電話システム内で、直接デジタル合成（ＤＤＳ）回路２０を使用して第１クロック信号から第２クロック信号を生成し、同調する。ＤＤＳ回路２０は、ＰＬＬ回路と比べて、より高い同調分解能、より高速な同調速度、およびより低い位相雑音を有する。ＤＤＳは、それによりアナログ信号をデジタル方式で合成する技法である。クロック信号生成の場合、その目的は、所望のクロック周波数でアナログ正弦波を生成することである。これは、組込みデジタル−アナログ変換器（ＤＡＣ）２４によって、正弦関数回路２２からの数学正弦関数の記憶済み、つまり計算済みの値をアナログ信号に変換することによって実現される。正弦関数のオペランド（すなわち、ｓｉｎ（ｘ）のｘ）は、回路２６がＤＤＳクロック信号２９によって起動されるたびに毎回、位相ステップ・レジスタ２８内に記憶された値を単に加算する位相累算器回路２６によって供給される。出力信号の周波数は、位相ステップ・レジスタ２８内に記憶された値、およびどれだけ頻繁に、ＤＤＳ回路２０全体がＤＤＳクロック信号２９によって起動されるかに依存する。
【００２０】
ＤＤＳの重要な点は、デジタル回路２０によって生成されるアナログ出力信号が、生成プロセスのアーチファクトの影響を被ることである。アーチファクトは、ＤＡＣ出力のステップ的性質、およびアナログ出力信号が変化する速度は、ＤＤＳクロック信号２９の周波数を越えられないことから生じる。したがって、通常のアプリケーションでは、ＤＤＳクロック信号２９の周波数は、生成されるべき最高周波数信号より、少なくとも２倍大きく、またＤＤＳアナログ出力信号は、スプリアス高周波アーチファクトを除去するため、低域フィルタを通過させる。しかし、クロック生成回路２１は、こうした「アーチファクト」を利用して、１３ＭＨｚの入力クロック周波数から１５．３６ＭＨｚのＷＣＤＭＡクロック周波数を生成する。
【００２１】
図３は、ＤＤＳ回路２０のＤＡＣ２４からの周波数スペクトル出力３０の概略図である。このスペクトルは、１３ＭＨｚのＤＤＳクロック信号２９と位相ステップレジスタ値に対するものであり、この信号と値は、共になって、２．３６ＭＨｚという公称ＤＤＳ出力周波数を生成する。２．３６ＭＨｚでの正規ベース信号３２に加えて、周波数スペクトル３０は、いくつかのデジタル・アーチファクトを含み、これらには、基本波とＤＤＳクロック信号２９の組み合わせから生じる２．３６ＭＨｚの基本波イメージとナイキスト・イメージ３６の高調波３４が含まれる。前述のとおり、これらの高調波３４およびナイキスト・イメージ３６は、通常、望ましくなく、２．３６ＭＨｚにある、合成ベース信号３２の歪みの形態を表す。しかし、この回路２１内では、１３ＭＨｚＤＤＳクロック信号２９と２．３６ＭＨｚ基本波の周波数合計を表すナイキスト・イメージ３８を使用して、１５．３６ＭＨｚクロック信号を導出する。周波数スペクトル内でナイキスト・イメージ３８のまわりに狭帯域フィルタ４０が必要とされ、図２の回路内では、これは、セラミック・フィルタ３１によって実現される。次に、デジタル回路に適した１５．３６ＭＨｚ方形波クロック信号を生成するため、低レベル正弦波出力をシュミット・トリガー３２回路に通す。
【００２２】
デュアルＧＳＭ／ＷＣＤＭＡ電話システムの場合、ＤＤＳクロック信号２９として１３ＭＨｚのＧＳＭサブシステム・クロックを使用し、図２のクロック生成回路２１により、第２の１５．３６ＭＨｚのＷＣＤＭＡクロック信号を生成する。ＷＣＤＭＡクロック信号の正確な周波数は、単に、位相ステップ・レジスタ２８内に記憶された値を変更することによって調整する。固定周波数の温度補償水晶発振器により、１３ＭＨｚのＧＳＭクロック信号を生成する。
【００２３】
ＤＤＳ回路２０のパフォーマンスに影響を与える主なパラメータは、位相累算器２６内で使用するビット数Ｎ１、位相値のビット打切りＮ２、および正弦関数回路２２の精度Ｎ３である。ＤＤＳ回路２０の同調分解能は、１３ＭＨｚ／（２**Ｎ１）である。Ｎ１＝２８に設定することは、およそ０．００３ｐｐｍの同調分解能を与える。Ｎ２およびＮ３の様々な値に関して、ＤＤＳ回路２０のパフォーマンスを調査しており、Ｎ２＝８ビットおよびＮ３＝６ビットという値で十分なようである。
【００２４】
いくつかの回路で図２の回路２１を使用して、ＧＳＭ水晶発振器周波数が正確に１３ＭＨｚではない場合、ＷＣＤＭＡのサンプリング・クロック周波数および搬送周波数を調整することができる。
【００２５】
図４は、可変クロック生成回路２０を使用するモバイル電話構成要素を含むクロック生成デバイスの一実施形態８０を示すブロック図である。このデバイスでは、ＤＤＳ回路２０のろ波済み出力１４が、サンプリング・クロックを直接に提供する。したがって、これを非常に細かい増分で調整することができる。搬送周波数は、図７に示すとおり、固定周波数の温度補償水晶発振器４２からの出力１３を使用する外部回路７２によって決定される。受信機７１のＲＦ部分からのアナログ・ベースバンド信号１１は、可変クロック信号１４の速度でサンプリングをするＡＤＣ４３によってデジタル化される。ただし、水晶発振器４２のその公称周波数からの偏移が、搬送周波数オフセットにつながる。このオフセットは、デジタル・ドメイン内で、周波数オフセット補償ブロック４４によって補償され、このブロックは、単に、適切な周波数補正を適用することにより、ベースバンドを調整する。周波数オフセット補償ブロック４４は、当分野の技術者には周知の単側帯波（ＳＳＢ）ミキサのデジタル実装形態である。
【００２６】
水晶発振器４２の相対周波数オフセットは、当分野の技術者には周知の標準周波数オフセット検出アルゴリズムのうち、任意のものを使用して、受信信号を解析することにより、デジタル・ベースバンドＣＤＭＡ処理ブロック４６によって計算される。この計算された周波数オフセットに、ある定数を掛けて、周波数オフセット補償ブロック４４を制御するための周波数オフセット補償値に使用する。また、これに第２定数を掛けて第３定数に加算する。これは、ＤＤＳ回路２０を制御するため、図４に示したクロック生成デバイスにより、サンプリング速度オフセット補償値として使用される。このサンプリング速度オフセット補償値は、図２に示す位相ステップ・レジスタ２８に入力する「ＡＦＣワード」として使用される。
【００２７】
図５に示すクロック生成デバイスの第２実施形態８１は、周波数オフセット補償ブロック４４の必要性をなくする。というのは、ＣＤＭＡ処理ブロック４６による可変温度補償水晶発振器５２の調整が、サンプリング速度と搬送周波数をともに変化させるからである。この回路の欠点は、水晶発振器の周波数を制御するのに、追加のアナログ−デジタル変換器５４およびアナログ電圧線５６を使用する必要があることである。
【００２８】
図６に示すクロック生成デバイスの第３実施形態８２は、図８に示すとおり、サンプリング・クロックと、搬送周波数を決定する回路７２のための基準の両方として、ＤＤＳ２０からのろ波済み出力１４を使用する。したがって、公称値に対するサンプリング速度を調整することは、公称値に対する搬送周波数を設定することにもなる。このデバイスの欠点は、ＤＤＳからの出力が、位相雑音および近接スプリアス信号の点で、極めてクリーンでなければならないことである。これは、第１実施形態および第２実施形態で必要とされるものと比べ、より高機能のＤＤＳ回路２０を必要とすることになる。さらに、サンプリング速度が搬送周波数チャネル・ラスタの整数倍ではない場合、搬送周波数を決定するデバイス７２の設計は、より複雑なものとなる。チャネル・ラスタは、隣接無線周波数チャネル間の周波数差である。ＷＣＤＭＡ受信機内の搬送周波数を決定するデバイスの同調ステップは、通常、チャネル・ラスタに等しい。
【００２９】
各クロック生成デバイスは、他のベースバンド処理回路とともに、特定用途向け集積回路（ＡＳＩＣ）内に容易に組み込むことができる。クロック回路２１によって必要とされる唯一のアナログ・ディスクリート構成要素は、ＤＤＳ  ＤＡＣ２４とシュミット・トリガー回路３２の間にあるフィルタ３１である。これに比較して、ＰＬＬ回路は、通常、ＡＳＩＣに組み込むことが困難ないくつかのアナログ・ディスクリート構成要素を必要とすることになる。さらに、ＤＤＳ  ＡＳＩＣは、２つのシステム搬送周波数の値とは独立して、２つの周波数は、およそ２ＭＨｚを越えて離れていなければならないという制約だけを受ける。このことは、低コストの帯域フィルタを使用するのを可能にする。
【００３０】
このシステムの主なパフォーマンス・パラメータは、同調分解能、スペクトルのクリーン度、および同調速度である。システム・パフォーマンスを決定する主な実現要因は、ＤＤＳのパフォーマンス、およびＤＤＳに続くフィルタの阻止帯拒絶と帯域幅である。ＷＣＤＭＡシステムの場合、必要なパラメータは、下記のとおりである。
ＤＤＳ：
位相累算器ビット幅＞＝２８ビット
位相打切り＝８ないし１２ビット
ｓｉｎ（ｘ）近似精度＝６ないし８ビット
ＤＤＳに続くアナログ・フィルタ帯域通過
阻止帯拒絶＞６０ｄＢ
通過帯域応答形状＝ほぼガウス形
中心周波数＝ＣＤＭＡサンプリング速度
３ｄＢ帯域幅＝ほぼ５０ないし１００ｋＨｚ
【００３１】
添付の図面を参照して前述した本発明の趣旨および範囲を逸脱することなく、当分野の技術者には、多くの変更形態が明白となろう。
【図面の簡単な説明】
【図１】従来技術の通信システムでの搬送周波数ダウンコンバートを示す概略周波数スペクトル図である。
【図２】クロック生成回路の好ましい実施形態を示すブロック図である。
【図３】クロック生成回路内でのクロック生成を示す概略周波数スペクトル図である。
【図４】デュアル・クロック信号を生成し、かつ搬送周波数オフセットおよびサンプリング速度オフセットを補償するクロック生成デバイスの第１の好ましい実施形態を示すブロック図である。
【図５】デュアル・クロック信号を生成し、かつ搬送周波数オフセットおよびサンプリング速度オフセットを補償するクロック生成デバイスの第２の好ましい実施形態を示すブロック図である。
【図６】デュアル・クロック信号を生成し、かつ搬送周波数オフセットおよびサンプリング速度オフセットを補償するクロック生成デバイスの第３の好ましい実施形態を示すブロック図である。
【図７】無線周波数トランシーバ回路の第１の好ましい実施形態を示すブロック図である。
【図８】無線周波数トランシーバ回路の第２の好ましい実施形態を示すブロック図である。
【符号の説明】
２  無線周波数信号
４  無線周波数チャネル周波数
６  信号
８  ベースバンド信号
１０  ベースバンド・フィルタ
１１  アナログ・ベースバンド信号
１３、１４  出力
２０  直接デジタル合成（ＤＤＳ）回路
２１  クロック生成回路
２２  正弦関数回路
２４、４５  デジタル−アナログ変換器（ＤＡＣ）
２６  位相累算器回路
２８  位相ステップ・レジスタ
２９  ＤＤＳクロック信号
３０  周波数スペクトル出力
３１  セラミック・フィルタ
３２  シュミット・トリガー回路
３４  高調波
３６、３８  ナイキスト・イメージ
４０  狭帯域フィルタ
４２、５２  温度補償水晶発振器
４３  アナログ−デジタル変換器
４４  周波数オフセット補償ブロック
４６  デジタル・ベースバンドＣＤＭＡ処理ブロック
５４  アナログ−デジタル変換器
５６  アナログ電圧線
７１  受信機
７２  外部回路
【図１】
0003788305.tif 000002
【図２】
0003788305.tif 000003
【図３】
0003788305.tif 000004
【図４】
0003788305.tif 000005
【図５】
0003788305.tif 000006
【図６】
0003788305.tif 000007
【図７】
0003788305.tif 000008
【図８】
0003788305.tif 000009