(57)【特許請求の範囲】
【請求項１】
光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力する撮像手段と、
前記撮像手段を、所定のクロックにしたがって駆動する駆動手段と
を有する撮像装置であって、
前記撮像手段において発生された前記電荷をディスチャージする放電手段と、
前記クロックの周波数を検出する検出手段と、
前記検出手段により検出された前記クロックの周波数に対応して、前記放電手段を制御する制御手段と
を備えることを特徴とする撮像装置。
【請求項２】
前記撮像手段に入射する光量を調整する調整手段と、
前記調整手段により調整可能な前記光量の範囲を、前記検出手段により検出された前記クロックの周波数に対応してシフトさせるシフト手段と
をさらに備えることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御手段は、前記撮像手段より出力される前記画像信号の輝度が所定値となるように、前記放電手段を制御し、
前記シフト手段は、前記調整手段により調整可能な前記光量の範囲を、その中点が前記所定値に対応する位置に一致するようにシフトする
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記検出手段は、所定の固定の期間に亘って、前記クロックを積分して、その積分値を出力し、
前記制御手段は、前記積分手段より出力される前記積分値に対応して、前記放電手段を制御する
ことを特徴とする請求項１に記載の撮像装置。
【請求項５】
光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力する撮像手段と、
前記撮像手段を、所定のクロックにしたがって駆動する駆動手段と、
前記撮像手段において発生された前記電荷をディスチャージする放電手段と
を有する撮像装置の撮像方法であって、
前記クロックの周波数を検出し、
その周波数に対応して、前記放電手段を制御する
ことを特徴とする撮像方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像装置および撮像方法に関する。特に、例えばＣＣＤ（Charge Coupled Device）などを用いたイメージャを、外部から入力される種々の周波数のクロックで駆動するなどして撮像を行う撮像装置および撮像方法に関する。
【０００２】
【従来の技術】
従来より、例えばＣＣＤなどを用いたイメージャ（ＣＣＤイメージャ）を、外部から入力される種々の周波数のクロックで駆動して撮像を行う、即ち、いわゆるマルチスキャンで撮像を行う撮像装置が知られている。
【０００３】
図１０は、そのような撮像装置の一例の構成を示している。撮像すべき被写体からの光は、レンズ１に入射され、アイリス１Ａおよび原色縦ストライプフィルタ２を介して、ＣＣＤイメージャ３の受光面で受光される。ＣＣＤイメージャ３の受光面には、例えばフォトセンサなどが形成されており、そのフォトセンサでは、光電変換が行われることで、受光面で受光された光の受光量に対応した電荷が発生される。そして、ＣＣＤイメージャ３では、ドライバ１４によって駆動されることにより、フォトセンサで発生された電荷が順次転送され、さらに電気信号としての画像信号（アナログ信号）に変換される。この画像信号は、ＡＧＣ（Automatic Gain Controller）４でレベルの調整がされた後、Ｓ／Ｈ（Sample/Hold）回路５に供給される。
【０００４】
なお、ＣＣＤイメージャ３は、例えば９１０×５２５画素（水平方向の画素数×１フレームの走査線数）の画像であって、いわゆる飛び越し走査によってフィールド単位（５２５／２本の走査線）で表示される画像に対応する画像信号を出力するようになされている。
【０００５】
Ｓ／Ｈ回路５では、ドライバ１４を介して、例えばパーソナルコンピュータなどの外部機器などから供給される所定のシステムクロックにしたがって、ＡＧＣ４からの画像信号がサンプルホールドされ、Ａ／Ｄ変換器６に出力される。Ａ／Ｄ変換器６では、Ｓ／Ｈ回路５でサンプルホールドされた画像信号が、システムクロックにしたがって、例えば８ビットのディジタルデータにＡ／Ｄ変換される。このディジタルデータは、クロマ同時化処理回路７に供給される。
【０００６】
ここで、ＣＣＤイメージャ３で受光された光は、原色縦ストライプフィルタ２を介したものであるから、ＣＣＤイメージャ３からは、赤（Ｒ（Red））、緑（Ｇ（Green））、青（Ｂ（Blue））の光の３原色に対応する色信号が、画像信号として出力される。この場合、赤、緑、青の色信号の出力順序は、例えば赤、緑、青、赤、・・・というようにされる。従って、このような順序で供給される色信号を、ＡＧＣ４，Ｓ／Ｈ回路５、およびＡ／Ｄ変換器６を介して、ディジタルデータとしても、やはり同様の順序で出力される。そこで、クロマ同時化処理回路７では赤、緑、および青の色信号（いわゆるＲＧＢ）の出力タイミングを調整して、これらを１組にして同時に出力するようになされている。
【０００７】
即ち、クロマ同時化処理回路７は、Ｒデータタイミング調整回路７Ｒ，Ｇデータタイミング調整回路７Ｇ、およびＢデータタイミング調整回路７Ｂから構成されており、いま、赤、緑、または青の色信号をＡ／Ｄ変換器６でディジタルデータに変換したものを、それぞれＲデータ、Ｇデータ、またはＢデータとすると、Ｒデータタイミング調整回路７Ｒ，Ｇデータタイミング調整回路７Ｇ、またはＢデータタイミング調整回路７Ｂでは、Ｒデータ、Ｇデータ、またはＢデータの出力タイミングがそれぞれ調整され、同時に出力される。このＲデータ、Ｇデータ、およびＢデータは、例えばパーソナルコンピュータなどの外部機器に供給され、そこで、所定の画像処理などが施される。
【０００８】
一方、外部機器からのシステムクロックは、上述したように、Ａ／Ｄ変換器６およびドライバ１４に供給されるだけでなく、分周回路８にも供給される。分周回路８は、カウンタ９乃至１１を有しており、システムクロックを、所定の分周比で分周することで、種々のタイミングを与える信号を生成するようになされている。
【０００９】
即ち、分周回路８に入力されたシステムクロックは、カウンタ９に供給される。カウンタ９は、システムクロックをカウントし、そのカウント値が３になると、カウント値をリセットするとともに、所定の幅（例えば、システムクロックのパルス幅と同一の幅）のパルスを出力することを繰り返し行うようになされている。従って、カウンタ９からは、システムクロックを１／３に分周したクロック（以下、１／３システムクロックという）が出力される。
【００１０】
１／３システムクロックは、クロマ同時化処理回路７に供給され、そこでは、この１／３システムクロックに基づいて、Ｒデータ、Ｇデータ、およびＢデータの出力タイミングが調整される。また、この１／３システムクロックは、カウンタ１０にも供給され、そこでは、カウンタ９における場合と同様の動作が行われることにより、１／３システムクロックが、例えば３／９１０に分周されて出力される。従って、カウンタ１０からは、システムクロックを、１／９１０（＝１／３×３／９１０）に分周したクロックが出力される。
【００１１】
ここで、カウンタ１０が出力するクロック（システムクロックを１／９１０に分周したもの）の周期は、ＣＣＤイメージャ３が出力する画像信号の１ライン（１水平走査線）の長さに対応するものとなっている。従って、このクロックは、ＣＣＤイメージャ３をドライブ（駆動）するための水平走査周期を与えるので、以下、適宜、ＨＤ（Horizontal Drive）パルスという。
【００１２】
ＨＤパルスは、カウンタ１１およびドライバ１４に供給される。カウンタ１１は、カウンタ９における場合と同様の動作を行うことにより、ＨＤパルスを、例えば２／５２５に分周して、ドライバ１４に出力する。
【００１３】
ここで、カウンタ１１が出力するパルスの周期は、ＣＣＤイメージャ３が出力する画像信号の１フィールド（５２５／２ライン）に対応するものとなっている。従って、このパルスは、ＣＣＤイメージャ３をドライブするための垂直走査周期（フィールド周期）を与えるので、以下、適宜、ＶＤ（Virtical Drive）パルスという。
【００１４】
ドライバ１４では、システムクロック、ＨＤパルス、およびＶＤパルスにしたがってＣＣＤイメージャ３がドライブされる。さらに、ドライバ１４は、システムクロックにしたがって、Ｓ／Ｈ回路５を制御する。
【００１５】
なお、マニュアルアイリス調整機構５１は、ＣＣＤイメージャ３が出力する画像信号の輝度を調整するときに操作される。即ち、マニュアルアイリス調整機構５１を操作すると、その操作に対応する操作信号が、アイリス駆動回路５２に供給される。アイリス駆動回路５２は、マニュアルアイリス調整機構５１からの操作信号を受信すると、その操作信号に対応して、アイリス１Ａを駆動する。これにより、ＣＣＤイメージャ３に入射する光量が増大または減少し、ＣＣＤイメージャ３から出力される画像信号の輝度が調整される。
【００１６】
【発明が解決しようとする課題】
ところで、以上のようなマルチスキャンで撮像を行う撮像装置においては、外部から供給されるシステムクロックが異なると、ＣＣＤイメージャ３において発生された電荷の蓄積時間も異なり、このため、適正な明るさ（輝度）の画像を得られない場合があった。即ち、例えば、システムクロックの周期が極端に長い場合、または短い場合には、得られる画像が、いわゆる白飛びした画像または黒い画像となる課題があった。
【００１７】
そこで、適正な輝度の画像を得る方法として、マニュアルアイリス調整機構５１を操作して、ＣＣＤイメージャ３が出力する画像信号の輝度を調整したり、ＣＣＤイメージャ３において発生された電荷をディスチャージ（放電）する、いわゆる電子シャッタを調整する方法があるが、システムクロックが変更されるたびに、このような調整を行うのは面倒であった。
【００１８】
また、いわゆるオートアイリスを使用した場合、その調整範囲は、通常、所定の固定の周期のシステムクロックを用いた場合を基準に、そのシステムクロックに対応する範囲に制限されるため、調整範囲が不足することがあり、やはり、適正な輝度の画像を得るのが困難であった。
【００１９】
本発明は、このような状況に鑑みてなされたものであり、マルチスキャンの撮像装置において、適正な輝度の画像を、容易に得ることができるようにするものである。
【００２０】
【課題を解決するための手段】
請求項１に記載の撮像装置は、撮像手段において発生された電荷をディスチャージする放電手段と、クロックの周波数を検出する検出手段と、検出手段により検出されたクロックの周波数に対応して、放電手段を制御する制御手段とを備えることを特徴とする。
【００２１】
請求項５に記載の撮像方法は、光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力する撮像手段と、撮像手段を、所定のクロックにしたがって駆動する駆動手段と、撮像手段において発生された電荷をディスチャージする放電手段とを有する撮像装置の撮像方法であって、クロックの周波数を検出し、その周波数に対応して、放電手段を制御することを特徴とする。
【００２２】
請求項１に記載の撮像装置においては、放電手段は、撮像手段において発生された電荷をディスチャージするようになされている。この場合において、検出手段は、クロックの周波数を検出し、制御手段は、検出手段により検出されたクロックの周波数に対応して、放電手段を制御するようになされている。
【００２３】
請求項５に記載の撮像方法においては、撮像手段は、光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力し、駆動手段は、撮像手段を、所定のクロックにしたがって駆動し、放電手段は、撮像手段において発生された電荷をディスチャージするようになされている。この場合において、クロックの周波数を検出し、その周波数に対応して、放電手段を制御するようになされている。
【００２４】
【発明の実施の形態】
以下に、本発明の実施例を説明するが、その前に、特許請求の範囲に記載の発明の各手段と以下の実施例との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施例（但し、一例）を付加して、本発明の特徴を記述すると、次のようになる。
【００２５】
即ち、請求項１に記載の撮像装置は、光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力する撮像手段（例えば、図１に示すＣＣＤイメージャ３など）と、撮像手段を、所定のクロックにしたがって駆動する駆動手段（例えば、図１に示すドライバ１４など）とを有する撮像装置であって、撮像手段において発生された電荷をディスチャージする放電手段（例えば、図４に示す電子シャッタ３１など）と、クロックの周波数を検出する検出手段（例えば、図１に示すゲート回路１５、積分回路１６、ゲート回路１７、およびホールド回路１８など）と、検出手段により検出されたクロックの周波数に対応して、放電手段を制御する制御手段（例えば、図１に示す電子シャッタドライバ２０など）とを備えることを特徴とする。
【００２６】
請求項２に記載の撮像装置は、撮像手段に入射する光量を調整する調整手段（例えば、図１に示すアイリス１Ａなど）と、調整手段により調整可能な光量の範囲を、検出手段により検出されたクロックの周波数に対応してシフトさせるシフト手段（例えば、図９に示すアイリスドライバ４３など）とをさらに備えることを特徴とする。
【００２７】
請求項５に記載の撮像方法は、光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力する撮像手段（例えば、図１に示すＣＣＤイメージャ３など）と、撮像手段を、所定のクロックにしたがって駆動する駆動手段（例えば、図１に示すドライバ１４など）と、撮像手段において発生された電荷をディスチャージする放電手段（例えば、図４に示す電子シャッタ３１など）とを有する撮像装置の撮像方法であって、クロックの周波数を検出し、その周波数に対応して、放電手段を制御することを特徴とする。
【００２８】
なお、勿論この記載は、各手段を上記したものに限定することを意味するものではない。
【００２９】
図１は、本発明を適用した撮像装置の一実施例の構成を示している。なお、図中、図１０における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００３０】
Ｗ／Ｂ（White/Balance）回路１２およびγ補正回路１３には、分周回路８（カウンタ９）から１／３システムクロックが供給されるようになされている。Ｗ／Ｂ回路１２またはγ補正回路１３は、１／３システムクロックにしたがって、Ａ／Ｄ変換器６においてＡ／Ｄ変換を行う基準となる基準電圧を変化させ、これにより、ホワイトバランスの調整またはγ補正を行うようになされている。
【００３１】
ゲート回路１５は、所定の固定の期間ＰONがＨレベルで、それに続く、やはり所定の固定の期間ＰOFFがＬレベルとなるゲートパルスを繰り返し生成し、積分回路１６およびゲート回路１７に出力するようになされている。さらに、ゲート回路１５は、そのゲートパルスの、例えば立ち上がりエッジのタイミングに同期したパルス（以下、適宜、積分クリアパルスという）も生成し、積分回路１６に出力するようになされている。
【００３２】
積分回路１６には、ゲート回路１５からゲートパルスおよび積分クリアパルスが供給される他、分周回路８（カウンタ１１）からＶＤパルスも供給されるようになされている。積分回路１６は、例えばコンデンサや抵抗、オペアンプなどで構成される積分器で、ゲートパルスがＨレベルの期間に入力されるＶＤパルスを積分し、その積分値をホールド回路１８に出力するようになされている。なお、積分回路１６は、その積分値を、積分クリアパルスが供給されるタイミングでクリアする（０にする）ようになされている。
【００３３】
ここで、積分回路１６は、上述したように、コンデンサや抵抗、オペアンプなどで構成する他、例えばカウンタなどで構成するようにすることなども可能である。この場合、カウンタによってＶＤパルスをカウントし、そのカウント値を、ＶＤパルスの積分値として出力するようにすれば良い。
【００３４】
ゲート回路１７は、ゲート回路１５から供給されるゲートパルスの、例えば立ち下がりエッジのタイミングを表すパルス（以下、適宜、ホールド転送パルスという）を生成し、ホールド回路１８に出力するようになされている。ホールド回路１８は、積分回路１６が出力する積分値を、ゲート回路１７が出力するホールド転送パルスのタイミングでラッチし、次のホールド転送パルスを受信するまで、ラッチした積分値を保持するようになされている。ホールド回路１８で保持された積分値は、ＰＷＭ（Pulse Width Modulation）回路１９およびオートアイリス駆動回路２１に供給されるようになされている。
【００３５】
ＰＷＭ回路１９には、ホールド回路１８が出力する電圧（積分値）の他、分周回路８（カウンタ１０）からＨＤパルスも供給されるようになされている。そして、ＰＷＭ回路１９は、ＨＤパルスに同期して、ホールド回路１８が出力する電圧に対応するパルス幅のパルス（以下、適宜、シャッタドライブパルスという）を生成し、電子シャッタドライバ２０に出力するようになされている。電子シャッタドライバ２０は、ＰＷＭ回路１９からのシャッタドライブパルスに対応して、ＣＣＤイメージャ３における電子シャッタ３１（図４）を制御するようになされている。
【００３６】
オートアイリス駆動回路２１は、従来のオートアイリスにおける場合と同様に、例えばＣＣＤイメージャ３が出力する画像信号の輝度に対応して、アイリス１Ａを駆動し、ＣＣＤイメージャ３に入射する光量を調整する他、このアイリス１Ａにより調整可能な光量の範囲を、ホールド回路１８が出力する電圧に対応してシフトさせるようにもなされている。
【００３７】
以上のように構成される撮像装置では、外部からのシステムクロックに基づき、マルチスキャンで撮像が行われるが、この場合、システムクロックにより、ＣＣＤイメージャ３における各ピクセル（画素）の走査を行うとすると、即ち、ピクセルの走査を行うためのクロック（以下、適宜、ピクセルクロックという）として、システムクロックをそのまま用いるとすると、システムクロックの周波数ｆSまたはピクセルクロックの周波数ｆKと、ＣＣＤイメージャ３から出力される画像信号のフレーム周波数ｆFおよび水平周波数ｆHとの間には、次式が成立する。
【００３８】
ｆS＝ｆK＝ｒ×ｍ／ｎ×ｂ／ａ×ｆH2／ｆF・・・（１）
【００３９】
但し、図２に示すように、ｒは１ピクセルの縦（垂直方向）の長さｓと横（水平方向）の長さｔとの比（以下、適宜、目玉比という）ｓ／ｔを示しており、ｍ／ｎはアスペクト比、即ち、ＣＣＤイメージャ３の有効画素の範囲（図中、太線で囲んである範囲）の横の長さ（以下、適宜、水平ＣＣＤ長という）Ａと縦の長さ（以下、適宜、垂直ＣＣＤ長という）Ｂとの比Ａ／Ｂを示している。
【００４０】
また、有効画素の範囲を構成する画素のうち、横または縦方向の画素の数（それぞれを、以下、適宜、水平有効ピクセル数または垂直有効ピクセル数という）を、それぞれＰHまたはＰVとするとともに、この範囲に、水平ブランキング期間および垂直ブランキング期間（図２において、斜線を付してある部分）を含めた範囲を構成する画素のうち、横または縦方向の画素の数（それぞれを、以下、適宜、画像信号を構成する水平ピクセル数または垂直ピクセル数という）を、それぞれＣまたはＤとするとき、ａはＰH／Ｃという比（以下、適宜、水平有効比という）で表され、ｂはＰV／Ｄという比（以下、適宜、垂直有効比という）で表される。
【００４１】
なお、水平有効ピクセル数ＰHまたは垂直有効ピクセル数ＰVは、それぞれ次式によって表すことができる。
ＰH＝ａ×ｆK／ｆH
ＰV＝ｂ×ｆH／ｆF
【００４２】
また、１ピクセルの横の長さｔまたは縦の長さｓは、水平有効ピクセル数ＰHまたは垂直有効ピクセル数ＰVを用いて、それぞれ次式によって表すことができる。
ｓ＝Ａ／ＰH
ｔ＝Ｂ／ＰV
【００４３】
いま、例えば、図３に示すように、ＣＣＤイメージャ３の横方向が８１１ピクセルで、その横方向が５０８ピクセルでそれぞれ構成され（以下、適宜、８１１×５０８のように記述する）、そのうちの有効画素の範囲が７６８×４９４（ＰH＝７６８，ＰV＝４９４）であるとする（この場合、ＣＣＤイメージャ３を構成する総画素数は約４１万画素であり、その有効画素数は約３８万画素となる）。さらに、画像信号を構成する水平ピクセル数Ｃまたは垂直ピクセル数Ｄを、それぞれ９１０または５２５ピクセルとし、また、目玉比ｒが、１．１６６０であるとする。この場合、アスペクト比ｍ／ｎは４／３となり、水平有効比ａまたは垂直有効比ｂは、それぞれ８４．３９５％または９４．１００％となる。
【００４４】
さらに、この場合、水平ブランキング信号（図３において、Ｈ．ＢＬＫにバーを付して示す）は、例えば７６８システムクロックの期間だけＨレベルになり、その後、１４２（＝９１０−７６８）システムクロックの期間だけＬレベルになることを繰り返す信号となる。また、ＨＤパルスは、９１０クロック周期で、Ｈレベルになることを繰り返す信号となる。さらに、画像が飛び越し走査されて表示されるものとすると、垂直ブランキング信号（図３において、Ｖ．ＢＬＫにバーを付して示す）は、例えば２４７（＝４９４／２）ラインの期間だけＨレベルになり、その後、３１／２（＝５２５／２−２４７）ラインの期間だけＬレベルになることを繰り返す信号となる。また、ＶＤパルスは、５２５／２ライン周期で、Ｈレベルになることを繰り返す信号となる。
【００４５】
なお、ＣＣＤイメージャ３を構成する８１１×５０８ピクセルから、有効画素７６８×４９４ピクセルを除いた画素（図３において、影を付してある部分）が出力する画像信号、即ち、いわゆるオプティカルブラックは、ＣＣＤイメージャ３が出力する画像信号の黒レベルを決める基準となり、Ａ／Ｄ変換器６（図１）の基準電圧（ＬＳＢ（Least Significant Bit）基底電圧）として使用される。
【００４６】
ＣＣＤイメージャ３についての仕様が、例えば上述したように決まり、さらに、システムクロックの周波数ｆSが決まると、式（１）から、水平周波数ｆHおよびフレーム周波数ｆF（またはフィールド周波数）も決まる。ここで、表１に、ＣＣＤイメージャ３についての仕様が、図３に示したようなものである場合の、主なシステムクロックの周波数ｆSに対する水平周波数ｆHおよびフレーム周波数ｆFを示す。
【００４７】
【表１】
0003788483.tif 000002
【００４８】
表１からわかるように、システムクロックの周波数ｆSが変更されると、ＣＣＤイメージャ３を走査するための走査周波数としての水平周波数ｆHおよびフレーム周波数ｆFが変化し、さらに、ＣＣＤイメージャ３への光の照射時間（ＣＣＤイメージャ３で発生された電荷の蓄積時間）も変化することとなり、これにより、前述したように、画像信号の輝度が、同一の環境で被写体を撮像した場合であっても変化する。
【００４９】
即ち、図４は、ＣＣＤイメージャ３を模式的に表している。ＣＣＤイメージャ３では、フォトセンサ３３において、入射された光が受光され、その受光量に対応した電荷が発生されるようになされている。そして、この電荷は、電子シャッタ３１とリードゲート３２による電位障壁に挟まれた部分に蓄積されるようになされている。
【００５０】
電子シャッタ３１は、通常は開いており、フォトセンサ３３で発生された電荷を蓄積する前の所定の期間ＴCLOSEだけ閉じられるようになされている。このように電子シャッタ３１が開閉されることで、ＣＣＤイメージャ３では、不要な電荷をディスチャージする（掃き捨てる）ようになされている。一方、リードゲート３２は、通常は閉じられており、電子シャッタ３１が開かれ、フォトセンサ３３で発生された電荷の蓄積が開始された後、電子シャッタ３１が次に閉じられるまでの期間ＴCHARGEが経過する直前のタイミングでのみ開かれるようになされている。このようにリードゲート３２が開閉されることで、ＣＣＤイメージャ３では、電子シャッタ３１が開かれてから、リードゲート３２が開かれるまでの期間ＴCHARGEに蓄積された電荷が転送されるようになされている。
【００５１】
従来においては、電子シャッタ３１およびリードゲート３２の開閉は、システムクロックの周波数ｆS、水平周波数ｆH、およびフレーム周波数ｆFに同期して行われるようになされており、このため、電子シャッタ３１を閉じている期間ＴCLOSE、および電荷をチャージする期間ＴCHARGEが、基本的には、システムクロックの周波数ｆS（従って、水平周波数ｆHやフレーム周波数ｆF）によって決まるようになっていた。
【００５２】
このため、ＣＣＤイメージャ３において、システムクロックの周波数ｆSが所定の周波数の場合には、電荷の蓄積時間が所定の時間となり、これにより、図４（ａ）に示すように、フォトセンサ３３で、受光量に対応して発生された電荷が、電子シャッタ３１とリードゲート３２による電位障壁に挟まれた部分に、適切な量だけ蓄積されるとすると、システムクロックの周波数ｆSが所定の周波数より低い場合には、電荷の蓄積時間が所定の時間より長くなる。
【００５３】
従って、フォトセンサ３３に照射（入射）される光の強度が、図４（ａ）における場合と同一であっても、そこで発生された電荷が電子シャッタ３１とリードゲート３２による電位障壁に挟まれた部分に蓄積される量は、図４（ｂ）に示すように、図４（ａ）における場合に比較して多くなる。
【００５４】
電子シャッタ３１とリードゲート３２による電位障壁に挟まれた部分に蓄積された電荷は、いずれも、図４（ｃ）に示すように、リードゲート３２が開かれることにより転送され、その転送された電荷が画像信号に変換される。従って、図４（ａ）に示した場合において、適切な輝度の画像信号が得られるとすれば、図４（ｂ）に示した場合は、適切な値より高い輝度の画像信号が得られることになる。
【００５５】
一方、システムクロックの周波数ｆSが所定の周波数より高い場合には、電荷の蓄積時間が所定の時間より短くなり、その結果、上述した場合とは逆に、適切な値より低い輝度の画像信号が得られることになる。
【００５６】
ところで、システムクロックの周波数ｆSが変わることにより、このような輝度の変化が生じるのは、電荷をチャージする期間ＴCHARGEが変化するためであるから、この期間ＴCHARGEを適正な固定値とすれば、常に、適正な輝度の画像信号が得られる。
【００５７】
そこで、図１の撮像装置では、システムクロックの周波数ｆSが変化しても、電荷をチャージする期間ＴCHARGEが所定の適正な固定値となるように、電子シャッタ３１を制御するようになされている。
【００５８】
即ち、システムクロックの周波数ｆSが高くなると、従来においては、電子シャッタ３１を閉じている期間ＴCLOSE、および電荷をチャージする期間ＴCHARGEはともに短くなる。そこで、この場合には、図４（ｄ）に示すように、電子シャッタ３１を閉じている期間ＴCLOSEをより短くすることで、電荷をチャージする期間ＴCHARGEが短くならないように（変化しないように）なされている。また、システムクロックの周波数ｆSが低くなると、従来においては、電子シャッタ３１を閉じている期間ＴCLOSE、および電荷をチャージする期間ＴCHARGEはともに長くなる。そこで、この場合には、図４（ｄ）に示すように、電子シャッタ３１を閉じている期間ＴCLOSEをより長くすることで、電荷をチャージする期間ＴCHARGEが長くならないように（変化しないように）なされている。
【００５９】
次に、図１の撮像装置の動作について説明する。図１０で説明したように、撮像すべき被写体からの光は、レンズ１、アイリス１Ａ、および原色縦ストライプフィルタ２を介して、ＣＣＤイメージャ３の受光面で受光され、これにより、画像信号とされて出力される。この画像信号は、ＡＧＣ４およびＳ／Ｈ回路５を介してＡ／Ｄ変換器６に供給される。
【００６０】
Ａ／Ｄ変換器６では、画像信号が、そこに含まれるオプティカルブラック、並びにＷ／Ｂ回路１２およびγ補正回路１３の出力に応じて、その基準電圧が変更されながらＡ／Ｄ変換され、その結果得られるディジタルデータ（Ｒデータ、Ｇデータ、Ｂデータ）が、クロマ同時化処理回路７に供給される。クロマ同時化処理回路７では、前述したように、Ｒデータ、Ｇデータ、およびＢデータの出力タイミングが調整される。
【００６１】
ここで、図５は、原色縦ストライプフィルタ２の構成例を示している。原色縦ストライプフィルタ２は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光の成分のみをそれぞれ通過させる、幅が画素の横方向の長さｔ（図２）程度の帯状のフィルタが繰り返し形成されて構成されており、帯状に延びる方向が、水平走査方向と直交するように、ＣＣＤイメージャ３の受光面上に配置されている。従って、ある水平走査線に注目した場合、ＣＣＤイメージャ３からは、システムクロックのタイミングで、赤、緑、青、赤、・・・の光に対応する画像信号が出力される。
【００６２】
Ａ／Ｄ変換器６では、そのような画像信号が、システムクロックのタイミングでＡ／Ｄ変換されることで、例えば図６（ｂ）に示すように、Ｒデータ、Ｇデータ、およびＢデータが、シーケンシャルに、かつ繰り返し出力される。
【００６３】
クロマ同時化処理回路７には、図１０で説明したように、分周回路８（カウンタ９）から、１／３システムクロックが供給されている。即ち、システムクロックが、例えば図６（ａ）に示すようなものである場合、クロマ同時化処理回路７には、それを１／３に分周した、例えば図６（ｃ）に示すような１／３システムクロックが供給されている。
【００６４】
Ｒデータタイミング調整回路７Ｒでは、この図６（ｃ）に示した１／３システムクロックを、Ｒデータの出力を調整するためのクロック（以下、適宜、Ｒデータサンプリングクロックという）とし、このＲデータサンプリングクロックのタイミングで、Ａ／Ｄ変換器６の出力（図６（ｂ））がラッチされる。これにより、Ｒデータタイミング調整回路７Ｒでは、Ｒデータのみがラッチされて出力される。この結果、Ｒデータタイミング調整回路７Ｒの出力は、図６（ｄ）に示すように、あるＲデータサンプリングクロックから次のＲデータサンプリングクロックまでの間、同一のＲデータとなる。
【００６５】
Ｇデータタイミング調整回路７Ｇでは、図６（ｅ）に示すように、Ｒデータサンプリングクロックを、１システムクロックだけ遅延したクロックを、Ｇデータの出力を調整するためのクロック（以下、適宜、Ｇデータサンプリングクロックという）とし、このＧデータサンプリングクロックのタイミングで、Ａ／Ｄ変換器６の出力（図６（ｂ））がラッチされる。これにより、Ｇデータタイミング調整回路７Ｇでは、Ｇデータのみがラッチされて出力される。この結果、Ｇデータタイミング調整回路７Ｇの出力は、図６（ｆ）に示すように、あるＧデータサンプリングクロックから次のＧデータサンプリングクロックまでの間、同一のＧデータとなる。
【００６６】
同様に、Ｂデータタイミング調整回路７Ｂでは、図６（ｇ）に示すように、Ｇデータサンプリングクロックを、１システムクロックだけ遅延したクロックを、Ｂデータの出力を調整するためのクロック（以下、適宜、Ｂデータサンプリングクロックという）とし、このＢデータサンプリングクロックのタイミングで、Ａ／Ｄ変換器６の出力（図６（ｂ））がラッチされる。これにより、Ｂデータタイミング調整回路７Ｂでは、Ｂデータのみがラッチされて出力され、その出力は、図６（ｈ）に示すように、あるＢデータサンプリングクロックから次のＢデータサンプリングクロックまでの間、同一のＢデータとなる。
【００６７】
従って、Ｒデータタイミング調整回路７Ｒ、Ｇデータタイミング調整回路７Ｇにおいて、順次、Ｒデータ、Ｇデータがラッチされた後、Ｂデータタイミング調整回路７ＢでＢデータがラッチされてから、次に、Ｒデータタイミング調整回路７ＲでＲデータがラッチされるまでの間、Ｒデータタイミング調整回路７Ｒ、Ｇデータタイミング調整回路７Ｇ、またはＢデータタイミング調整回路７Ｂからは、１組とされるべきＲデータ、Ｇデータ、またはＧデータがそれぞれ出力されており、クロマ同時化回路７からは、この１組とされるべきＲデータ、Ｇデータ、およびＧデータが同時に出力される。
【００６８】
このクロマ同時化回路７から出力されたＲデータ、Ｇデータ、およびＧデータの組は、バスを介して、パーソナルコンピュータなどの外部機器に供給される。
【００６９】
一方、そのパーソナルコンピュータからは、例えばバスクロックが、システムクロックとして供給されている。分周回路８では、このシステムクロックに基づいて、前述したように、１／３システムクロック、ＨＤパルス、およびＶＤパルスが生成される。
【００７０】
ここで、本実施例では、ＣＣＤイメージャ３が、図３で説明したように構成されるものであるから、画像信号を構成する水平ピクセル数Ｃまたは垂直ピクセル数Ｄは、それぞれ９１０または５２５ピクセルである。さらに、ＣＣＤイメージャ３では、画像信号が、飛び越し走査を行うことにより出力される。従って、前述したように、カウンタ９および１０において、システムクロックを１／９１０に分周することで、ＣＣＤイメージャ３から出力される画像信号についての水平同期信号と同一周期のＨＤパルスが得られ、それを、カウンタ１１において２／５２５に分周することで、ＣＣＤイメージャ３から出力される画像信号についての垂直同期信号と同一周期のＶＤパルスが得られることになる。
【００７１】
なお、分周回路８では、１／３システムクロック、ＨＤパルス、およびＶＤパルスが生成される他、ＣＣＤイメージャ３の有効画素数（本実施例では、上述したように、７６８×４９４）に応じて、図３で説明した水平ブランキング信号および垂直ブランキング信号も生成され、外部のパーソナルコンピュータに出力されるようになされている。
【００７２】
分周回路８からのＶＤパルスの出力が開始されると、ゲート回路１５、積分回路１６、ゲート回路１７、およびホールド回路１８では、このＶＤパルスから、システムクロックの周波数が検出され、ＰＷＭ回路１９において、その周波数に基づき、電荷をチャージする期間ＴCHARGEを変化させないようにするための、電子シャッタ３１を閉じている期間ＴCLOSEを規定する幅のＰＷＭパルスが生成される。
【００７３】
即ち、ゲート回路１５では、図７（Ａ）に示すように、所定の固定の期間ＰONがＨレベルで、それに続く、やはり所定の固定の期間ＰOFFがＬレベルとなるゲートパルスが繰り返し生成され、積分回路１６およびゲート回路１７に出力される。さらに、さらに、ゲート回路１５では、図７（Ｃ）に示すように、ゲートパルスの立ち上がりエッジのタイミングに同期した積分クリアパルスも生成され、積分回路１６に出力される。
【００７４】
積分回路１６では、ゲートパルスがＨレベルの期間に入力されるＶＤパルスが積分され、その積分値がホールド回路１８に出力される。なお、積分回路１６は、その積分値を、積分クリアパルスの、例えば立ち下がりエッジのタイミングでクリアするようになされている（従って、積分回路１６においてＶＤパルスの積分が行われる期間は、正確には、積分クリアパルスの立ち下がりエッジのタイミングから、ゲートパルスの立ち下がりエッジのタイミングまでの期間であるが、ここでは、説明を簡単にするため、ゲートパルスがＨレベルの期間であるとする）。
【００７５】
例えばＶＤパルスが、図７（Ｂ）に示すようなものである場合の、積分回路１６における積分値を、図７（Ｄ）に示す。なお、ゲートパルスがＬレベルになっている期間において、図７（Ｄ）に示した積分値が低下しているのは、例えば自然放電によるものである。
【００７６】
一方、ゲート回路１７では、図７（Ｅ）に示すように、ゲート回路１５から供給されるゲートパルスの立ち下がりエッジのタイミングを表すホールド転送パルスが生成され、ホールド回路１８に出力される。ホールド回路１８では、ホールド転送パルスの、例えば立ち上がりエッジのタイミングで、積分回路１６が出力している積分値（図７（Ｄ））がラッチされる。
【００７７】
ホールド回路１８でラッチされた積分値は、次のホールド転送パルスの立ち上がりエッジのタイミングまで保持される。ホールド回路１８が保持する積分値は、固定の期間ＰONに亘ってＶＤパルスを積分して得られたものであるから、システムクロックの周波数が変化し、これにより、ＶＤパルス（図７（Ｂ））の周期が変化しない限り、図７（Ｆ）に示すように、常に一定値となる。
【００７８】
即ち、逆にいえば、システムクロックの周波数が変化し、これにより、ＶＤパルスの周期が変化すれば、固定の期間ＰONにおけるＶＤパルスの数が増減し、ホールド回路１８が保持する積分値も変化する。具体的には、システムクロックの周波数が高くなり、これにより、ＶＤパルスの周期が短くなれば、固定の期間ＰONにおけるＶＤパルスの数が増加し、ホールド回路１８が保持する積分値は増大する。また、システムクロックの周波数が低くなり、これにより、ＶＤパルスの周期が長くなれば、固定の期間ＰONにおけるＶＤパルスの数が減少し、ホールド回路１８が保持する積分値は減少する。
【００７９】
従って、ゲート回路１５、積分回路１６、ゲート回路１７、およびホールド回路１８においては、システムクロックの周波数が、ホールド回路１８が保持する積分値である電圧の形で検出される（いわば、周波数−電圧変換が行われることにより検出される）。
【００８０】
ホールド回路１８で保持されている積分値は、ＰＷＭ回路１９に供給される。ＰＷＭ回路１９では、分周回路８からのＨＤパルスに同期して、ホールド回路１８で保持されている積分値、即ち、システムクロックの周波数に対応した幅のシャッタドライブパルスが生成される。
【００８１】
具体的には、ＰＷＭ回路１９は、ホールド回路１８で保持されている積分値が大きいまたは小さい場合、即ち、システムクロックの周波数が高いまたは低い場合、それぞれ、従来の場合よりも幅の短いまたは長いシャッタドライブパルスを生成する。このシャッタドライブパルスは、電子シャッタドライバ２０に供給され、電子シャッタドライバ２０では、そのシャッタドライブパルスに対応する期間、ＣＣＤイメージャ３の電子シャッタ３１が閉じられる。これにより、電子シャッタ３１が閉じられている期間ＴCLOSEは、システムクロックの周波数が高くなると、従来の場合よりも短くなり、また、システムクロックの周波数が低くなると、従来の場合よりも長くなり、その結果、システムクロックの周波数に拘らず、電荷をチャージする期間ＴCHARGEが一定の期間とされる。
【００８２】
従って、ユーザは、適正な輝度の画像を、容易に得ることができる。
【００８３】
次に、ホールド回路１８が保持する積分値で表されるシステムクロックの周波数は、ＰＷＭ回路１９の他、オートアイリス駆動回路２１にも供給される。オートアイリス駆動回路２１では、従来のオートアイリスにおける場合と同様に、ＣＣＤイメージャ３が出力する画像信号の輝度に対応して、アイリス１Ａが駆動され、ＣＣＤイメージャ３に入射する光量が調整される。
【００８４】
ここで、上述のようにして、画像の輝度が、電子シャッタ３１により調整される場合においては、オートアイリス駆動回路２１により駆動されるアイリス１Ａによって調整可能な輝度（即ち、ＣＣＤイメージャ３に入射される光量）の範囲が、例えば図８（ａ）に影を付して示す範囲であるとすると、電子シャッタ３１による輝度の調整位置が、例えば、同図（ａ）に矢印で示すように、アイリス１Ａにより調整可能な輝度の範囲の端付近に位置するようになったり、あるいはまた、アイリス１Ａにより調整可能な輝度の範囲からはみ出した所に位置するようになることがある。
【００８５】
このような場合、アイリス１Ａによって、画像の輝度やコントラストを適正に調整することが困難となる。
【００８６】
そこで、オートアイリス駆動回路２１は、ホールド回路１８が保持する積分値で表されるシステムクロックの周波数に基づいて、電子シャッタ３１による輝度の調整位置を認識し、アイリス１Ａにより調整可能な輝度の範囲を、図８（ｂ）に示すように、その中点が電子シャッタ３１による輝度の調整位置と一致するようにシフトするようになされている。この場合、電子シャッタ３１による輝度の調整位置から、アイリス１Ａにより調整可能な輝度の範囲の左端または右端それぞれまでの距離ＲLまたはＲHが等しくなるので、即ち、オートアイリス１Ａにより輝度を低くすることのできるダイナミックレンジＲLと、高くすることのできるダイナミックレンジＲHとが等しくなるので、アイリス１Ａによって、画像の輝度、コントラストを適正に調整するこができる。
【００８７】
図９は、以上のようにしてアイリス１Ａにより輝度の調整を行うオートアイリス駆動回路２１の構成例を示している。ホールド回路１８が保持する積分値は、電圧検出回路４１に供給される。電圧検出回路４１では、その積分値、即ち、システムクロックの周波数に対応する電圧が検出され、比較器４２に供給される。比較器４２では、電圧検出回路４１で検出された電圧と、所定の基準電圧Ｅとが比較され、その差分値が、アイリスドライバ４３のリファレンス端子に供給される。
【００８８】
アイリスドライバ４３は、そのリファレンス端子に入力される電圧（以下、適宜、リファレンス電圧という）に対応して、アイリス１Ａにより調整可能な輝度の範囲をシフトするとともに、その範囲内で、アイリス１Ａを駆動する。これにより、アイリス１Ａにより調整可能な輝度の範囲は、図８で説明したように、その中点が電子シャッタ３１による輝度の調整位置と一致するようにシフトされ、そのシフト後の範囲で、従来と同様にアイリス１Ａが駆動される。
【００８９】
なお、アイリスにより調整可能な輝度の範囲のシフトは、従来の撮像装置においても可能な場合があるが、従来の撮像装置で、アイリスにより調整可能な輝度の範囲をシフトさせるには、装置のパッケージを開けて、上述したアイリスドライバ４３に相当するブロックに印加されているリファレンス電圧を変える必要がある。このような作業は、技術に熟練していない一般のユーザには困難であり、また、技術に熟練した者であっても面倒であり、図１の撮像装置では、そのような作業をすることなく、アイリス１Ａにより調整可能な輝度の範囲を適切な位置にシフトさせることができる。
【００９０】
以上、本発明を適用した撮像装置について説明したが、このような撮像装置は、例えば、動画を撮影するためのビデオカメラや、静止画を撮影するためのスチルカメラ、さらには、イメージスキャナ、バーコードリーダ、ＯＣＲ（Optical Character Recognition）リーダその他に適用可能である。
【００９１】
なお、本実施例においては、ＣＣＤイメージャ３により撮像を行うようにしたが、本発明は、ＣＣＤイメージャ以外の、光を受光し、その受光量に対応した電荷を発生し、その電荷に対応する画像信号を出力するものを用いたものに適用可能である。
【００９２】
さらに、本実施例では、電子シャッタ３１およびアイリス１Ａの両方によって、輝度の調整を行うようにしたが、輝度の調整は、いずれか一方のみによって行うようにすることも可能である。
【００９３】
また、輝度の調整は、システムクロックの周波数に対応して、被写体を照明する光源（例えば、イメージスキャナについては、それに内蔵された光源、ビデオカメラであれば、被写体に光を照射している照明）が発する光を調整することなどによって行うことも可能である。
【００９４】
さらに、本実施例では、ＣＣＤイメージャ３についての仕様を、図３で説明したもののようにしたが、ＣＣＤイメージャ３についての仕様は、これに限定されるものではない。但し、ＣＣＤイメージャ３についての仕様によっては、分周回路８における分周比を変更する必要がある。
【００９５】
また、本発明は、可視光線の他、例えば赤外線やＸ線などによる撮影にも適用可能である。
【００９６】
【発明の効果】
請求項１に記載の撮像装置および請求項５に記載の撮像方法によれば、撮像手段を駆動するためのクロックの周波数が検出され、そのクロックの周波数に対応して、撮像手段において発生された電荷をディスチャージする放電手段が制御される。従って、撮像手段を駆動するためのクロックの周波数に対応して、適切な輝度の画像を、容易に得ることが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した撮像装置の一実施例の構成を示すブロック図である。
【図２】システムクロックの周波数と、フレーム周波数および水平周波数との関係を説明するための図である。
【図３】図１のＣＣＤイメージャ３についての仕様を説明するための図である。
【図４】本発明の原理を説明するための図である。
【図５】図１の原色縦ストライプフィルタ２の構成例を示す図である。
【図６】図１のクロマ同時化処理回路７の処理を説明するためのタイミングチャートである。
【図７】図１のゲート回路１５、積分回路１６、ゲート回路１７、およびホールド回路１８の動作を説明するためのタイミングチャートである。
【図８】図１のオートアイリス駆動回路２１の動作原理を説明するための図である。
【図９】図１のオートアイリス駆動回路２１の構成例を示すブロック図である。
【図１０】従来の撮像装置の一例の構成を示すブロック図である。
【符号の説明】
１Ａ  アイリス
２  原色縦ストライプフィルタ
３  ＣＣＤイメージャ
６  Ａ／Ｄ変換器
７  クロマ同時化処理回路
８  分周回路
９乃至１１  カウンタ
１４  ドライバ
１５  ゲート回路
１６  積分回路
１７  ゲート回路
１８  ホールド回路
１９  ＰＷＭ回路
２０  電子シャッタドライバ
２１  オートアイリス駆動回路
３１  電子シャッタ
３２  リードゲート
３３  フォトセンサ
４１  電圧検出回路
４２  比較器
４３  アイリスドライバ
【図１】
0003788483.tif 000003
【図２】
0003788483.tif 000004
【図３】
0003788483.tif 000005
【図４】
0003788483.tif 000006
【図５】
0003788483.tif 000007
【図６】
0003788483.tif 000008
【図７】
0003788483.tif 000009
【図８】
0003788483.tif 000010
【図９】
0003788483.tif 000011
【図１０】
0003788483.tif 000012