(57)【特許請求の範囲】
【請求項１】
関連するインピーダンスを有するバス導体を終端するバス・ターミネータであって、
電圧調整器と、
エミュレーティング電界効果トランジスタ（ＦＥＴ）とを有し、前記エミュレーティングＦＥＴはゲート電極、ドレイン電極、ソース電極を有しており、前記ドレイン電極は前記電圧調整器に結合され、前記ソース電極は前記導体と結合されて、また前記第ドレイン電極とソース電極は前記電圧調整器と前記導体との間に直列結合され、
さらに制御回路を有し、前記制御回路は前記エミュレーティングＦＥＴの前記ゲート電極と結合して、前記エミュレーティングＦＥＴの操作を直線範囲内に維持し、前記導体に抵抗インピーダンスを提供し、前記抵抗インピーダンスは前記導体の前記インピーダンスと実質的に整合することを特徴とする関連するインピーダンスを有する前記導体を終端する前記ターミネータ。
【請求項２】
前記エミュレーティングＦＥＴがｎ−チャンネル酸化金属膜半導体（ＮＭＯＳ）装置であることを特徴とする請求の範囲１に記載のバス・ターミネータ。
【請求項３】
前記制御回路が、
（ａ）  ゲート電極、ソース電極、ドレイン電極を備えた制御ＦＥＴと、
（ｃ）  前記制御ＦＥＴとエミュレーティングＦＥＴのゲート電極と結合した、出力信号を発信する振幅器とを有し、前記出力信号が、前記制御ＦＥＴとエミュレーティングＦＥＴに前記抵抗器の前記抵抗値と所定の関係を有するインピーダンスを発生させることを特徴とする請求の範囲１に記載のバス・ターミネータ。
【請求項４】
前記振幅器が、第１入力部が基準電圧を受け、第２入力部が前記抵抗器と前記制御ＦＥＴとに結合している一対の入力部を有することを特徴とする請求の範囲３に記載のバス・ターミネータ。
【請求項５】
前記抵抗器が可変抵抗値を有し、前記エミュレーティングＦＥＴが前記抵抗器の前記抵抗値と比例するインピーダンスを発生することを特徴とする請求の範囲３に記載のバス・ターミネータ。
【請求項６】
前記振幅器が、前記抵抗器の前記抵抗値の温度変化の効果を補償する温度補償回路を有することを特徴とする請求の範囲３に記載のバス・ターミネータ。
【発明の詳細な説明】
本発明は一般的にインピーダンスエミュレーションに関し、特にアクティブ導体終端に適した低キャパシタンスインピーダンスエミュレータに関するものである。
発明の背景
導体を導体のダイナミックインピーダンスと理想的に整合したインビーダンスにより終端し、信号反射と、同時に生じる導体に伝送されたデータのデグラデーションとを減少することが知られている。このようなターミネータは、導体の抵抗値と公称的に整合する抵抗値を有した抵抗器を備えている。公称抵抗値が標準な導体インピーダンスと整合すると同時に、公差が導体インピーダンスおよび抵抗インピーダンスに影響するため、結果としてのインピーダンス「整合」を劣化させる。さらに、上述のようなターミネータの抵抗値は固定されているので、これを異なるダイナミックインピーダンスを有する導体を終端させるために使用することは避けられている。
作動器を利用するために、アクティブターミネータと呼ばれるターミネータもある。アクティブターミネータには例えば、飽和にバイアス（偏した）した電界効果トランジスタ（ＦＥＴ）を利用したものがある。ＦＥＴは、この操作状況において、直線的で実質的に抵抗性の特性を持つターミネータと同様に、一般的には信号反射を減少させない高い非直線、電流ソース特性を有している。
発明の概要
本発明によれば、実質的に直線特性を有する選択されたインピーダンスをエミュレートする、低キャパシタンスインピーダンスエミュレータが得られる。このエミュレータは、正確な低キャパシタンス終端が臨界状態にある、高速データバスの１個またはそれ以上の導体を終端するための使用に非常に適している。エミュレータが低キャパシタンスなため、ターミネータが切断モードにおいてバスと結合する際に、エミュレータが導体インピーダンスに対して逆に作用することがない。インピーダンスエミュレータは直線範囲において操作されるエミュレーティングＦＥＴを使用する。エミュレーティングＦＥＴの直線操作により、実質的に抵抗性のＦＥＴ（即ちＦＥＴを通る電流とＦＥＴに付加された電圧間の直線関係によって特性付けられる）のドレイン電極およびソース電極にインピーダンスを付加する。この抵抗特性は、不必要な信号反射を減少させる信号終端に特に効果的である。
制御回路を使用することにより、操作の直線範囲に於いてエミュレーティングＦＥＴが維持され、またこの制御回路はエミュレーティングＦＥＴと同様の特性を有する制御ＦＥＴを備え、抵抗器と直列に結合している。制御ＦＥＴは閉ループスタイルで操作されるため、導体が制御されて所定の電圧を維持し、さらに、抵抗器の抵抗と所定の関係を有するインピーダンスを供給する。エミュレーティングＦＥＴは制御ＦＥＴと同じゲート信号を受信するため、エミュレーティングＦＥＴが制御ＦＥＴのインピーダンスと比例したインピーダンスを供給する。トリム可能な抵抗器または可変抵抗器を使用すれば、制御ＦＥＴ、エミュレーティングＦＥＴより付加されたインピーダンスを、トリミングにより、または抵抗器の値を然るべく調整することにより調整することが可能である。
具体例の１つに於いて、エミュレーティングＦＥＴは信号伝送導体の終端インピーダンスを供給する。さらには詳しくは、エミュレーティングＦＥＴが、電圧調整器と導体との間で直列に結合され、抵抗器の抵抗値が選択され、またはトリムされて導体のダイナミックインピーダンスと一致する。
信号バス終端に於けるインピーダンスエミュレータの使用は、操作の直線範囲内でのＦＥＴの直線的、高度に抵抗的な特性のために有利である。特にこの配置では、導体に減衰信号反射を付加するため、ターミネータの効果が拡張する。さらには、エミュレーティングＦＥＴがバスのダイナミックインピーダンスに対応するインピーダンスを確実に供給するべく制御回路の抵抗器をトリムすることにより、終端インピーダンスの単純調整が達成される。
【図面の簡単な説明】
本発明全体および上述のような特徴は、後述の本発明の詳細な説明により完全に理解することができる。
第１図は本発明によるインピーダンスエミュレータを示す略図である。
第２図はＮＭＯＳ  ＦＥＴの実例となる特性曲線を示すものである。
第３図は第１図に示したインピーダンスエミュレータを使用したアクティブバスターミネータの略図である。
第４図は第３図のアクティブバスターミネータをさらに詳しく示した略図である。
発明の詳細な説明
次に第１図を参照すると、インピーダンスエミュレータ１０は、実質的に直線の所定のインピーダンスを供給するアクティブエミュレーティング装置１２を設けている。ここでは、アクティブ装置１２はドレイン電極１２ａ、ソース電極１２ｂ、ゲート電極１２ｃを備えた金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）を使用しているが、適宜、適したＦＥＴに代えることができる。所定のインピーダンスを、ＦＥＴ１２（ここではＮＭＯＳ  ＦＥＴ１２）の、ドレイン電極１２ａとソース電極１２ｂに付加する。さらにインピーダンスエミュレータ１２は、調整電圧Ｖregを供給する電圧調整器１４と、ゲート電極１２ｃと結合してエミュレーティングＦＥＴ１２の操作を制御する制御回路１６とを設けている。さらに制御回路１６は、ＦＥＴ１２の操作を直線範囲内に維持し、直線で、抵抗特性を持つ所定のインピーダンスを生じさせるようにする。
次に第２図を参照すると、エミュレーティングＦＥＴ１２の具体例として、ＮＭＯＳ  ＦＥＴの実例となる特性曲線を、符号２８の操作の直線範囲と共に示している。直線範囲２８はＦＥＴのドレイン電極とソース電極間の電流ＩDSと、前述の電極に付加される電圧ＶDSとの間の直線関係の特性を有している。エミュレーティングＦＥＴ１２を直線範囲に於いて操作することにより、ドレイン電極１２ａおよびソース電極１２ｂに付加するインピーダンスが抵抗器のインピーダンスに近づく。抵抗性インピーダンスは、エミュレーティングＦＥＴ１２のソース電極１２ｂと結合した導体１８のような信号終端バスの１つまたはそれ以上の導線を終端させて、不必要な信号反射を減少させるために特に有利である。特性曲線は、直線範囲（つまりドレイン〜ソースインピーダンスの表示）内の曲線の勾配が、ゲート電圧〜ソース電圧ＶGSに比例して変化することを示している。ＦＥＴを直線範囲内に収めるには、ゲート〜ソース電圧ＶGSがドレイン〜ソース電極ＶDSと、ＦＥＴが伝導を開始する（一般に０．７ボルト）しきい値電圧ＶTとの合計よりも大きくなければならない。
制御回路１６はエミュレーティングＦＥＴ１２と同じタイプであり、ドレイン電極ａ、ソース電極ｂ、ゲート電極２０ｃ、抵抗器２２、演算増幅器２４を備えた制御ＦＥＴ２０を設けている。制御ＦＥＴ２０はエミュレーティングＦＥＴ１２と同一の特性を有しているため、ＦＥＴ１２およびＦＥＴ２０の２つのインピーダンスの比は、ＦＥＴ１２のゲート幅〜ゲート長さと、ＦＥＴ２０のゲート幅〜ゲート長さとの比に等しい。エミュレーティングＦＥＴ１２と制御ＦＥＴ２０は同寸法であるか、あるいは互いに相似した寸法であってもよい。ＦＥＴ１２、ＦＥＴ２０はＮＭＯＳ装置であることが好ましい。ＰＭＯＳ装置での代用も可能だが、ＮＭＯＳエミュレーティングＦＥＴを使用することにより、さらに小型化、低キャパシタンス化が可能といった利点が得られる。ＮＭＯＳエミュレーティングＦＥＴ１２の使用による利点にはさらに、ソース電極１２ｂからグラウンドへの固有のダイオードによって提供される静電放電保護がある。
制御ＦＥＴ２０は閉ループ方式で操作されるので、制御ＦＥＴ２０のインピーダンスは、直列に結合した抵抗器２２のインピーダンスと公知の関係を有する。さらに、エミュレーティングＦＥＴ１２は制御ＦＥＴ２０の信号と同じ信号によって制御され、制御ＦＥＴのインピーダンスと比例するインピーダンスを供給する。さらに詳細には、エミュレーティングＦＥＴ１２のインピーダンスは、公称動作点に於いて制御エミュレーティングＦＥＴ２０のインピーダンスと直接的に比例する（即ち、エミュレーティングＦＥＴ１２のソース電極１２ｂに於いて、予想される電圧振幅間の途中でゲート電圧と一致する）。十分なゲート電圧を与えることにより、エミュレーティングＦＥＴ１２のインピーダンスの、制御ＦＥＴ２０のインピーダンスとの比例に於ける第２オーダー効果（非直線）が低下する。従って、エミュレーティングＦＥＴ１２のインピーダンスは抵抗器２２のインピーダンスにも関連し、抵抗器２２の抵抗値を変えることで調整することができる。
抵抗器２２には、ポリシリコン抵抗器のようなトリム可能な集積回路抵抗器を使用することができる。この配置では抵抗器２２がトリムされ、エミュレーティングＦＥＴ１２により所望のインピーダンスが確実に供給されるようにする。さらに、抵抗器２２は、エミュレーティングＦＥＴ１２の所定のインピーダンスの調整を容易にする、調整可能な抵抗値を有する可変抵抗器である。いくつかのアプリケーションに於いて、固定された精密抵抗器はエミュレーティングＦＥＴ１２のインピーダンスを適切に制御する。
制御回路１６の演算増幅器２４は、制御ＦＥＴ２０のゲート電極１２ｃと、エミュレーティングＦＥＴ１２のゲート電極１２ｃとに結合した出力ターミナルを設けている。図に示すように、演算増幅器２４の入力部の一方は基準電圧Ｖrefに、他方は、制御ＦＥＴ２０のソース電極２０ｂと、これに直列に結合した抵抗器２２との間の相互連結部に結合している。基準電圧Ｖrefは、制御ＦＥＴ２０と抵抗器２２との直列結合に付加される、調整された電圧Ｖregと所定の関係を有している。ここでは基準電圧は、導体１８にかかる許容電圧の振幅間の途中に位置する公称動作点に関連するため、基準電圧は１／２Ｖregに等しい（この許容電圧の振幅はＶregからグラウンドにわたる）。しかしながら、さらに一般的には、基準電圧は直列結合にされる、これ以外の分数値の電圧Ｖregであっても構わない。
この配置では、制御ＦＥＴ２０のソース電極２０ｂに於ける電圧は基準電圧と同値になるようにされる（Ｖref＝１／２Ｖreg）。制御ＦＥＴ２０のドレイン電極２０ａが調整された電圧Ｖregに結合しているため、制御ＦＥＴ２０のドレイン電極２０ａ、ソース電極２０ｂに付加される電圧が１／２Ｖregに等しくなる（可視抵抗器２２に付加される電圧と同じ電圧）。これにより、ＦＥＴ２０と抵抗器２２を通る電流もまた等しいため、制御ＦＥＴ２０に付加されるインピーダンスは抵抗器２２の抵抗に等しい。
エミュレーティングＦＥＴ１２は制御ＦＥＴと同じ増幅器出力信号により制御されるので、エミュレーティングＦＥＴ１２が制御ＦＥＴ２０のインピーダンスと比例するインピーダンス、また抵抗器２２の抵抗と比例するインピーダンスを供給する。さらに、ＦＥＴ１２、ＦＥＴ２０が同寸法であれば、エミュレーティングＦＥＴ１２のインピーダンスは制御ＦＥＴ２０のインピーダンスと等しく、同様に抵抗器２２の抵抗とも等しい。さらに一般的には、制御ＦＥＴ２０がエミュレーティングＦＥＴ１２と同じサイズであるとすればＦＥＴ12＝ＸＦＥＴ20となり、次に各々のインピーダンスをスケールファクタＸにより計測するため、エミュレーティングＦＥＴ１２のインピーダンスは、スケールファクタＸで割った制御ＦＥＴ２０のインピーダンスと同値になる。
エミュレーティングＦＥＴと制御ＦＥＴの各々を、操作の直線範囲内で維持するには、両ＦＥＴの各々のゲート幅「Ｗ］の、ゲート長さ「Ｌ」に対する比が以下に示す基準に合わなければならない。
0003756515.tif 000002
ここでは、ＩDはＦＥＴドレイン電流であり、ＫPは表面移動性の積と、酸化物キャパシタンスとに等しいＦＥＴに関連する定数であり、ＶDSは各々のＦＥＴのドレイン電極とソース電極に付加する電圧を表す。方程式（１）に示すＦＥＴゲートサイズ関係に従えば、ゲート電圧ＶDSが、最大ドレイン〜ソース電圧ＶDS以上のしきい値電圧に確実に維持される。
上述のように、十分なゲート電圧を与えることにより、エミュレーティングＦＥＴ１２のインピーダンスと制御ＦＥＴ２０のインピーダンスとの関係にかかる、エミュレーティングＦＥＴ１２のソース電極１２ｂに於ける電圧の変化により生じる第２オーダー効果が最小限に抑えられる。特に、エミュレーティングＦＥＴ１２のドレイン〜ソース抵抗は以下のように表される。
0003756515.tif 000003
この方程式においてθは移動性デグラデーション定数を表す。（２）の方程式により、ＶGSの変化に伴う抵抗の変化は以下の式によって得られるということになる。
0003756515.tif 000004
方程式（３）から、ＶGSが増加するとエミュレーティングＦＥＴ１２の抵抗の変化が減少することがわかる。これは第２オーダー効果を減少させるために好ましい。言い換えれば、ゲート電圧が高くなる程、また、エミュレーティングＦＥＴ１２のソース電極１２ｂに於ける、エミュレーティングＦＥＴ１２の抵抗と制御ＦＥＴ２０の抵抗の間の比例への電圧の変化の効果の重要性は低下する。
上述の説明からわかるように、エミュレーティングＦＥＴ１２のインピーダンスは、抵抗器２２の抵抗の作用であり、エミュレーティングＦＥＴと制御ＦＥＴ間のサイズスケールファクタＸであり、また基準電圧Ｖrefと調整された電圧Ｖreg間の関係である。トリム可能な抵抗器または可視抵抗器を使用することにより、エミュレーティングＦＥＴ１２より供給されるインピーダンスが特定のアプリケーションに適するべく調整される。
さらに第３図には、複数のＦＥＴ３２ａ〜３２ｎを備えたインピーダンスエミュレータ３０のさらなる具体例が示されている。インピーダンスエミュレータ３０はＳＣＳＩバスの導体のような、複数の導体３４ａ〜３４ｎを動的に終端するために使用される。特に、エミュレーティングＦＥＴ３２ａ〜３２ｎの各々のゲート電極は、制御回路３６の出力部に結合される。制御回路３６は実質的に第１図中の制御回路１６と同一のものであり、可変抵抗器４６と直列結合した制御ＦＥＴ４０を備え、振幅器４２によって閉ループ方式で制御される。エミュレーティングＦＥＴ３２ａ〜３２ｎの各々のドレイン電極は、第１図に示した電圧調整器１４のような、調整された電圧Ｖregを供給する電圧調整器３８に結合している。この配置に於いてＦＥＴ３２ａ〜３２ｎは、各々に関連する導体３４ａ〜３４ｎに対して抵抗インピーダンスを付加する。
次に第４図には、第３図のインピーダンスエミュレータ３０をさらに詳細に示した略図が示されている。第４図のインピーダンスエミュレータは複数のＦＥＴ３２ａ〜３２ｎ、電圧調整器３８、制御回路３６を備えている。上述のように、制御回路３６はＮＭＯＳ調整ＦＥＴ４０と可変抵抗器４６とを設けている。振幅器４２の非反転入力Ｖ＋は基準電圧Ｖref＝１／２Ｖregを受ける。振幅器４２に対する反転入力Ｖ−は、制御ＦＥＴ４０のソース電極４０ｂと抵抗器４６との相互連結に結合している。図に示すように、温度補償回路４７は抵抗器４８と電流ソース５０とを備えている。また、温度補償回路４７は反転振幅器入力Ｖ−と、双極トランジスタ４４ａ、４４ｂを設けた差分入力ステージ４４との間に結合されている。振幅器４２の出力ステージは双極トランジスタ５４を備え、双極トランジスタ５４はＶP≫Ｖregの場合、電圧ソースＶPとＦＥＴ５６とに結合し、この間の相互連結に於いて振幅出力ＶO供給する。具体例の１つに於いては、上述のようにＦＥＴ１２とＦＥＴ２０に十分なゲート電圧を与えて第２オーダー効果を低下させるために、調整された電圧Ｖregは５ボルトに等しく、電圧ＶPは約１０〜１５ボルトに等しく調整されている。出力トランジスタ５４は低出力インピーダンスを供給して、複数のエミュレーティングＦＥＴ３２ａ〜３２ｎを駆動している間、ループの安定を維持する。電流ソース５８、ダイオードと結合したＦＥＴ６０、ダイオードと結合した双極トランジスタ６２は、電圧ソースＶpと入力トランジスタ４４ａとの間で直列結合して、トランジスタ５４、５６に流れるバイアス電流を維持し、これをＡＢ級増幅器にする。
温度が上昇にするにつれて抵抗器４６の抵抗値も上昇する。温度補償回路４７を使用しないと、抵抗器４６の抵抗の上昇に伴ってＦＥＴ２０とＦＥＴ１２のインピーダンスも増加してしまう。温度補償回路４７は抵抗器４６の抵抗値の温度変化効果を補償する。この補償は抵抗器４８と、インピーダンス制御抵抗器４６と同様の方法で、電圧降下が温度と共に変化する電流を使用することで達成できる。特に、トランジスタ４４ａの基部の電圧は、抵抗器４８の抵抗と電流Ｉ2の積を減算した反転振幅器入力Ｖ−の電圧に等しい。抵抗器４８の値が温度と共に増加すると、振幅器４２の反転入力部の電圧Ｖ−は抵抗器４６に関連した温度係数の値の１／２の値で増加する。この配置では、電圧Ｖ−の増加がＦＥＴ４０のドレイン電極とソース電極に付加される電圧ＶDSを上げ、またＦＥＴ４０への電流を減少させるという二重効果をもたらすため、ＦＥＴ４０の抵抗は温度に対して一定に保たれる。上述の説明からわかるように、ＦＥＴ１２の抵抗を温度に対して一定に保つと、同時にエミュレーティングＦＥＴ３２ａ〜３２ｎの抵抗も温度に対して一定に保たれる。
以上本発明の好ましい実施態様を説明したが、当業者には、この他の本発明の概念を具体化するこの他の具体例も使用できることがわかるはずである。従って、本発明は付随する請求の範囲の精神とその領域によってのみ限定されるべきである。
【図１】
0003756515.tif 000005
【図２】
0003756515.tif 000006
【図３】
0003756515.tif 000007
【図４】
0003756515.tif 000008