(57)【特許請求の範囲】
【請求項１】
半導体素子を戴置すべく金属パターンが形成された絶縁基板を備え、
前記絶縁基板は、その外周部近傍に前記金属パターンから独立した開ループ金属パターンが形成され、
前記開ループ金属パターンは、その両端部の近傍におけるループ部が所定の間隔で同一平面上にて平行にかつ二重に配置され、前記両端部にはそれぞれ一方の端部から他方の端部に向かって延設された通電用のパッドを有し、前記パッドは前記ループ部の前記平行にかつ二重に配置された部分の長手方向から見て互いに重なり部分を有していることを特徴とする半導体装置。
【請求項２】
前記開ループ金属パターンは、その厚さが半導体素子を戴置する金属パターンの厚さの１／１０以下に形成されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、絶縁劣化を非破壊にて検出可能な半導体装置に関し、特に、金属パターンが形成された絶縁基板を備え、該絶縁基板の微細亀裂を検出可能な半導体装置に関するものである。
【０００２】
【従来の技術】
図４（Ａ）は従来の半導体装置を示す平面図、図４（Ｂ）は前記半導体装置の断面図、図５（Ａ）は図４に示した半導体装置の一部を構成する絶縁基板の平面図、図５（Ｂ）は前記絶縁基板の断面図である。
【０００３】
図４（Ａ）、（Ｂ）において、１は銅板等の金属材からなるベース板、２はベース板１に後述の厚銅箔２ｃを介して半田付された絶縁基板、３、４は絶縁基板２に後述の厚銅箔パターン２ｂを介して半田付された電力用半導体素子、５は絶縁樹脂製のケース、６は主電流通電用の外部電極端子、６Ａは制御用の外部電極端子、７はアルミワイヤであり、ケース５に外部電極端子６、６Ａがインサートされ、ケース５の底部にはベース板１が接着されており、外部電極端子６、６Ａと電力用半導体素子３、４とがアルミワイヤ７で接続されている。
【０００４】
図５（Ａ）、（Ｂ）において、２ａは絶縁体であるセラミック板、２ｂはセラミック板２ａの表側に形成された金属パターンとしての厚銅箔パターンであり、厚銅箔を接合後、パターンニングされたものであり、このパターンニングされた厚銅箔パターン２ｂ上に、半導体素子としての電力用半導体素子３、４が半田付けされている。２ｃは金属板としての厚銅箔であり、セラミック板２ａの裏側に、厚銅箔パターン２ｂと同様に接合されたものであり、セラミック板２ａのほぼ裏側全面に接合された一枚板からなる。尚、絶縁基板２はセラミック板２ａ、厚銅箔パターン２ｂ、厚銅箔２ｃにて構成され、厚銅箔２ｃがベース（図示せず）への半田付け面となる。
【０００５】
従って、絶縁基板２におけるパターンニングされた厚銅箔パターン２ｂ上に載置、半田付けされた電力用半導体素子３、４における発熱の大部分は厚銅箔パターン２ｂ、セラミック板２ａ、厚銅箔２ｃを介してベース板１より放熱されるが、電力用半導体素子３、４とベース板１とはセラミック板２ａにより電気的に絶縁されている。
【０００６】
従来の半導体装置において、絶縁基板２は、以上のように構成されており、セラミック板２ａは熱的あるいは機械的応力が加わっても大きなクラックを生じる事が少なく、比較的大きな絶縁耐力を有する構造となっている。しかし、ウエハからのカッティング等の加工工程において機械的応力が加わることにより微細なクラックを生じる事があり、この微細なクラックは所定の絶縁耐力を有するが、その後、熱応力等が繰り返し加わることにより、徐々に進行して大きなクラックに成長する可能性があり、絶縁耐力が低下し、故障の原因となる。
【０００７】
従って、微細クラックの段階での検出が必要となるが、この微細クラックの検出のためには、絶縁基板２における表側の厚銅箔パターン２ｂと裏側の厚銅箔２ｃとの間にかなりの高電圧を印加する必要がある。
【０００８】
即ち、半導体装置において、絶縁基板２における表側の厚銅箔パターン２ｂに電気的に接続されている全外部端子６、６Ａと、裏側の厚銅箔２ｃに電気的に接続されているベース板１との間に、高電圧を印加して検出する。この際、何らかの接触不良が生じると電力半導体素子３、４そのものに最大定格電圧以上の電圧が印加され、素子そのものが破壊する。又、セラミック板２ａの表面を伝わる沿面絶縁耐力を超えた電圧が印加された場合は、沿面放電により絶縁耐力が低下する。
【０００９】
このように、セラミック板２ａに対して、厚銅箔パターン２ｂと厚銅箔２ｃとの間に絶縁耐力の許容限界レベルまで高電圧を印加して検査する必要があるが、検査時の接触バラツキ等で、高電圧が電力半導体素子３、４に印加され、これらが破壊したり、クラックではなく絶縁基板２の沿面耐力を超えて沿面放電を生じることがあった。又、実際の使用中での絶縁劣化を検出する手段がなく、クラックの成長に起因する絶縁破壊を未然に防ぐことができなかった。
【００１０】
【発明が解決しようとする課題】
従来の半導体装置の一部を構成する絶縁基板２は、以上のように構成されているので、絶縁基板２における微細クラックの有無の検出のためには、絶縁耐力の許容限界レベルまで高電圧を印加して検査する必要があるが、検査時の接触バラツキ等で、高電圧が電力半導体素子３、４に印加され、これらが破壊したり、クラックではなく絶縁基板２の沿面耐力を超えて沿面放電を生じ、絶縁基板２の絶縁劣化の検査が困難である等の問題点があった。又、実際の使用中におけるクラックの成長に起因する絶縁劣化を検出する手段がなく、絶縁破壊を未然に防止することができない等の問題点があった。
【００１１】
本発明は、上記のような問題点を解消するためになされたものであり、セラミック板等から構成された絶縁基板の微細クラックを比較的低電圧印加により検出できる半導体装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
第１の発明に係る半導体装置は、半導体素子を載置すべく金属パターンが形成された絶縁基板を備え、上記絶縁基板の外周部近傍に上記金属パターンから独立した開ループ金属パターンが形成され、上記開ループ金属パターンは、その両端部の近傍におけるループ部が所定の間隔で同一平面上にて平行にかつ二重に配置され、上記両端部にはそれぞれ一方の端部から他方の端部に向かって延設された通電用のパッドを有し、上記パッドは上記ループ部の上記平行にかつ二重に配置された部分の長手方向から見て互いに重なり部分を有しているものである。
【００１５】
又、第２の発明に係る半導体装置は、第１の発明に係る半導体装置において、開ループ金属パターンの厚さが半導体素子を載置する金属パターンの厚さの１／１０以下に形成されているものである。
【００１７】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１を図１〜図３に基づき説明する。図１（Ａ）は半導体装置の一部を構成する絶縁基板の平面図、図１（Ｂ）は前記絶縁基板に形成された開ループ銅箔パターン端部の拡大図、図２は半導体装置の全体構成を示す平面図である。図３（Ａ）は図１に示した絶縁基板における微細クラックの検出方法の説明図、図３（Ｂ）、（Ｃ）は図３（Ａ）の要部拡大図である。尚、図中、従来例と同じ符号で示されたものは従来例のそれと同一若しくは同等なものを示す。
【００１８】
図１（Ａ）、（Ｂ）において、２ｄは開ループ金属パターンとしての開ループ銅箔パターンであり、セラミック板２ａの表側における電力半導体を載置する金属パターンとしての厚銅箔パターン２ｂから独立して、セラミック板２ａの外周部を少なくとも一周以上する様に形成された極めて細い開パターンである。２ｅは開ループ銅箔パターン２ｄの両端部にそれぞれ形成され、アルミワイヤ７をワイヤボンドする通電用のパッドである。
【００１９】
即ち、開ループ銅箔パターン２ｄは、両端部にそれぞれ形成されたパッド２ｅ間に比較的低電圧を印加することによりセラミック板２ａに発生した微細クラックを検出できるものである。そして、絶縁基板２Ａは、図５に示した従来の絶縁基板２に開ループ銅箔パターン２ｄを追加、形成したものである。
【００２０】
図２において、５Ａはケース、８はケース５Ａにインサートにより設けられたモニタ用外部端子であり、一対のモニタ用外部端子８と一対のパッド２ｅとの間がそれぞれアルミワイヤ７で接続されている。
【００２１】
次に、実施の形態１の半導体装置の製造方法について説明する。最初に、ベース板１と、複数の外部電極端子６、６Ａ及び一対のモニタ用外部端子８を設けたケース５Ａと、両面に厚銅箔（図示せず）が接合された構成のセラミック板２ａとを準備する。次に、セラミック板２ａの表面に接合された前記厚銅箔をパターンニングすることにより、厚銅箔パターン２ｂと、セラミック板２ａの外周部近傍に、厚銅箔パターン２ｂから独立した、両端部にパッド２ｅを有する、少なくとも一巻以上の開ループ銅箔パターン２ｄとを形成する。次に、厚銅箔パターン２ｂに半導体素子４、５を半田付けする。
【００２２】
次に、絶縁基板２Ａにおけるセラミック板２ａの裏面に接合された厚銅箔（図示せず）をベース板１に半田付けすることにより、ベース板１上に絶縁基板２Ａを載置、固定する。次に、絶縁基板２Ａを載置、固定されたベース板１とケース５Ａとを接着する。最後に、外部電極端子６、６Ａと厚銅箔パターン２ｂ及び厚銅箔パターン２ｂに半田付けされた半導体素子４、５との間をアルミワイヤ７で結線すると共に、一対のモニタ用外部端子８と一対のパッド２ｅとの間をそれぞれアルミワイヤ７にて接続する工程とを順番に実行することにより半導体装置が完成する。
【００２３】
図３（Ａ）において、９はパッド２ｅ間の導通を検査するテスタであり、電池、抵抗器、電流計等が直列に接続されたものである。次に、図により、半導体装置の絶縁劣化検出方法、即ち、セラミック板２ａに発生した微細クラックを低電圧印加にて検出する方法について説明する。
【００２４】
絶縁基板２Ａは、図３（Ａ）におけるＡ部又はＢ部に、図３（Ｂ）、（Ｃ）に示すごとき微細クラックＣＡ、ＣＢが発生したとき、セラミック板２ａの外周部に一巻以上に形成された開ループ銅箔パターン２ｄが同時に破断する。このとき、パターン両端部間の導通検査、即ち、テスタ９を用いたパッド２ｅ間の導通検査を実施すると、正常時においてほぼ零に近い抵抗値が無限大を示すことになる。
【００２５】
特に、図３（Ａ）におけるＢ部のようなセラミック表面だけに生じた微細クラックＣＢは、従来の高電圧印加による方法ではでは検出できず、繰り返し応力が加わると進行してＡ部のような微細クラックＣＡに成長し、最終的に絶縁破壊に至る恐れがある。しかし、実施の形態１においては、モニタ用外部端子８間の導通をモニタすることで、初期的な微細クラックの段階でこれを検出でき、絶縁破壊を未然に防止する対策を可能とする。
【００２６】
以上のように、実施の形態１においては、厚銅箔パターン２ｂが形成された絶縁基板２Ａにおけるセラミック板２ａの外周部近傍に、少なくとも一巻以上の極めて細い独立した開ループ銅箔パターン２ｄを形成すると共にその両端部にパッド２ｅを設けたので、又、ケース５Ａにモニタ用外部端子８を設け、モニタ用外部端子８とパッド２ｅとの間をアルミワイヤ７にて接続したので、半導体装置として完成時において、モニタ用外部端子８間の導通検査により絶縁基板２Ａの微細クラックが検出でき、又、実使用段階においても定期的にモニタすることにより、微細クラックの成長に起因する絶縁破壊を未然に防ぐことができる。
【００２７】
更に、電力半導体素子３，４を半田付けする前段階若しくは後段階における絶縁基板２Ａ単独の微細クラックの有無の検出も可能であり、微細クラックが生じている不良品を早期に発見できる。
【００２８】
又、図１（Ｂ）に詳細を示すように、絶縁基板２Ａにおける開ループ銅箔パターン２ｄの両端部におけるループ部を二重に形成し、その両端部に設けたパッド２ｅを二重に形成された略平行するループ部の内側に対向配置し、重なり部ｔを設けて、開口部における直線部をなくし、必ず迂回するようにしたので、略直線状に発生する微細クラックの検出漏れを確実に防ぐことができる。
【００２９】
又、厚銅箔パターン２ｂの厚さは通常１５０〜４００μｍ程度であり、開ループ銅箔パターン２ｄを厚銅箔パターン２ｂと同時にパターン形成した場合には、開ループ銅箔パターン２ｄの厚さも厚銅箔パターン２ｂと同じ厚さに形成される。しかし、開ループ銅箔パターン２ｄは、その幅が１００μｍ程度の細幅に形成されているので、通常の微細クラックの発生に追従して切断され、実用上問題ない。しかし、開ループ銅箔パターン２ｄの厚さを厚銅箔パターン２ｂの厚さの１／１０以下とすることにより、即ち、１０〜３０μｍ程度に形成することにより、より微細なクラックの発生に追従して開ループ銅箔パターン２ｄが切断され、より早期の段階にて微細クラックの発生を検出できる。
【００３０】
尚、開ループ銅箔パターン２ｄにおけるループ部の厚さを厚銅箔パターン２ｂの厚さの１／１０以下に形成するには、上記セラミック板２ａの表面に厚銅箔パターン２ｂと開ループ銅箔パターン２ｄとを形成する工程の後に、開ループ銅箔パターン２ｄのループ部を選択的にエッチングする工程を追加する。
【００３１】
【発明の効果】
第１の発明によれば、絶縁基板における外周部近傍に、両端部にパッドを有する、少なくとも一巻以上の独立した開ループ金属パターンを形成したので、前記パッド間における通電による導通検査により前記絶縁基板の周辺から中央へ向かって成長する亀裂の有無を確実に検査でき、絶縁破壊を未然に防げるものが得られる効果が得られる。
又、開ループ金属パターンの両端部の近傍を同一平面上にて二重に形成すると共に該両端部のそれぞれにパッドを形成し、該両方のパッドを二重に形成された略平行するループ部の内側に対向配置し、重なり部を設けたので、開口部におけるループ外から内に向かう直線部がなくなり、前記開口部近傍に略直線状に発生する如何なる方向の亀裂も確実に検査できる効果も得られる。
【００３４】
又、第２の発明によれば、絶縁基板における開ループ金属パターン厚さを、半導体素子を載置すべくパターンニングされた金属板の厚さの１／１０以下に、比較的薄く形成したので、前記絶縁基板の微細亀裂をより確実に検査できる効果が得られる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１としての半導体装置の一部を構成する絶縁基板の平面図（図１（Ａ））及び前記絶縁基板に形成された開ループ銅箔パターン端部の拡大図（図１（Ｂ））である。
【図２】  図１に示した絶縁基板を載置した半導体装置の平面図である。
【図３】  図１に示した絶縁基板における微細クラックの検出方法の説明図である。
【図４】  従来の半導体装置を示す平面図（図４（Ａ））及びその断面図（図４（Ｂ））である。
【図５】  図４に示した半導体装置の一部を構成する絶縁基板の平面図（図５（Ａ））及びその断面図（図５（Ｂ））である。
【符号の説明】
１  ベース板、２Ａ  絶縁基板、２ａ  セラミック板、２ｂ  厚銅箔パターン、２ｄ  開ループ銅箔パターン、２ｅ  パッド、３、４  電力半導体素子、５Ａ  ケース、６、６Ａ  外部電極端子、７  アルミワイヤ、８  モニタ用外部端子
【図１】
0003799792.tif 000002
【図２】
0003799792.tif 000003
【図３】
0003799792.tif 000004
【図４】
0003799792.tif 000005
【図５】
0003799792.tif 000006