(57)【特許請求の範囲】
【請求項１】
半導体素子の電気的欠陥検査装置を用いて、半導体素子の電気的欠陥を検査する方法であって、
前記半導体素子の電気的欠陥検査装置は、
半導体基板を積載する補助チャンバと、
前記補助チャンバ内の半導体基板の表面にホール又は電子をドーピングするイオン発生部と、
前記補助チャンバと連結され前記半導体基板を積載するステージを含む主チャンバと、
前記主チャンバ内に位置する半導体基板に電気的欠陥を検査するための１次電子ビームを走査する電子ビームソース部と、
前記走査された１次電子ビームにより前記半導体基板から発生した２次電子の電圧コントラストによる電気的信号を検出して増幅する信号処理部と、
前記信号処理部で処理された電気的信号を分析して電気的欠陥を判定し、統計処理するデータ分析部と、
外部コンピュータから前記半導体基板の物理的欠陥の位置データを受け取って出力し、各構成要素を制御する中央コンピュータと、
前記中央コンピュータから伝達される前記半導体基板の物理的欠陥の位置を追跡するステージ調節部と、
前記信号処理部で処理された電気的信号を画像処理し、搭載された電気的欠陥分類フローチャート手順に基づいて前記中央コンピュータにフィードバックするイメージ処理部と、を含み、
半導体基板上に複数本の導電性ライン、該導電性ラインを絶縁させる絶縁膜と該絶縁膜との間に形成された導電性パッドを有する半導体素子を準備する段階と、
前記導電性パッドの表面に電子又はホールを蓄積する段階と、
前記電子又はホールの蓄積された導電性パッドに１次電子ビームを照射する段階と、
前記１次電子ビームが照射された導電性パッドから放出される２次電子により前記導電性パッドの電圧コントラストを検出して前記半導体基板に存在する電気的欠陥を判定する段階と、を備え、
前記半導体基板に存在する電気的欠陥を判定する段階は、
前記導電性パッドの表面に電子を蓄積する段階と、
前記電子を蓄積した導電性パッドに１次電子ビームを照射した後、放出される２次電子に応じて生じる前記導電性パッド間の電圧コントラストにより得られる欠陥イメージを１次検出する段階と、
前記１次検出された欠陥イメージが暗イメージであるか否かを判断する段階と、
前記１次検出された欠陥イメージが暗であれば、前記導電性パッドの表面にホールを蓄積する段階と、
前記ホールを蓄積した導電性パッドに１次電子ビームを照射した後、放出される２次電子に応じて生じる前記導電性パッド間の電圧コントラストにより得られる欠陥イメージを２次検出する段階と、
前記２次検出された欠陥イメージが暗イメージである場合、導電性パッドは物理的な欠陥を有し、
前記２次検出された欠陥イメージが暗ではないイメージの場合、導電性パッドは接合漏れソースによる電気的欠陥を有すると判断する段階と、
前記１次検出された欠陥イメージが暗イメージではなければ、前記導電性パッドの表面にホールを蓄積する段階と、
前記ホールを蓄積した導電性パッドに１次電子ビームを照射した後、放出される２次電子に応じて生じる前記導電性パッド間の電圧コントラストにより得られる欠陥イメージを３次検出する段階と、
前記３次検出した欠陥イメージが暗イメージである場合、導電性パッドは非蝕刻されたコンタクト部による電気的欠陥を有し、暗ではないイメージである場合、導電性パッドは該導電性パッドと導電性ラインとの間のショート回路による電気的欠陥を有すると判断する段階と、を備える、ことを特徴とする半導体素子の電気的欠陥検査方法。
【請求項２】
半導体素子の電気的欠陥検査装置を用いて、半導体素子の電気的欠陥を検査する方法であって、
前記半導体素子の電気的欠陥検査装置は、
半導体基板を積載する補助チャンバと、
前記補助チャンバ内の半導体基板の表面にホール又は電子をドーピングするイオン発生部と、
前記補助チャンバと連結され前記半導体基板を積載するステージを含む主チャンバと、
前記主チャンバ内に位置する半導体基板に電気的欠陥を検査するための１次電子ビームを走査する電子ビームソース部と、
前記走査された１次電子ビームにより前記半導体基板から発生した２次電子の電圧コントラストによる電気的信号を検出して増幅する信号処理部と、
前記信号処理部で処理された電気的信号を分析して電気的欠陥を判定し、統計処理するデータ分析部と、
外部コンピュータから前記半導体基板の物理的欠陥の位置データを受け取って出力し、各構成要素を制御する中央コンピュータと、
前記中央コンピュータから伝達される前記半導体基板の物理的欠陥の位置を追跡するステージ調節部と、
前記信号処理部で処理された電気的信号を画像処理し、搭載された電気的欠陥分類フローチャート手順に基づいて前記中央コンピュータにフィードバックするイメージ処理部と、を含み、
半導体基板上に複数本の導電性ライン、該導電性ラインを絶縁させる絶縁膜と該絶縁膜との間に形成された導電性パッドを有する半導体素子を準備する段階と、
前記導電性パッドの表面に電子又はホールを蓄積する段階と、
前記電子又はホールの蓄積された導電性パッドに１次電子ビームを照射する段階と、
前記１次電子ビームが照射された導電性パッドから放出される２次電子により前記導電性パッドの電圧コントラストを検出して前記半導体基板に存在する電気的欠陥を判定する段階と、を備え、
前記半導体基板に存在する電気的欠陥を判定する段階は、
前記導電性パッドの表面にホールを蓄積する段階と、
前記ホールを蓄積した導電性パッドに１次電子を照射した後、放出される２次電子に応じて生じる電圧コントラストにより得られる欠陥イメージを１次検出する段階と、
前記１次検出された欠陥イメージが暗イメージであるか否かを判断する段階と、
前記１次検出された欠陥イメージが暗イメージであれば、前記導電性パッドの表面に電子を蓄積する段階と、
前記電子を蓄積した導電性パッドに１次電子を照射した後、放出される２次電子に応じて生じる電圧コントラストにより得られる欠陥イメージを２次検出する段階と、
前記２次検出された欠陥イメージが暗イメージの場合導電性パッドは物理的な欠陥を有し、
暗ではないイメージの場合導電性パッドは非蝕刻されたコンタクト部による電気的欠陥を有すると判断する段階と、
前記１次検出された欠陥イメージが暗イメージではなければ、前記導電性パッドの表面に電子を蓄積する段階と、
前記電子を蓄積した導電性パッドに１次電子ビームを照射した後、放出される２次電子に応じて生じる電圧コントラストにより得られる欠陥イメージを３次検出する段階と、
前記３次検出された欠陥イメージが暗イメージの場合導電性パッドは接合漏れソースによる電気的欠陥を有し、
暗イメージではない場合導電性パッドは前記導電性パッドと導電性ラインとの間のショート回路による電気的欠陥を有すると判断する段階と、を含んで成る、ことを特徴とする半導体素子の電気的欠陥検査方法。
【請求項３】
前記ステージ調節部は、主チャンバ内のステージを移動するステージ移動部と、これに連結されたレーザー干渉計調節器とからなることを特徴とする請求項１または２に記載の半導体素子の電気的欠陥検査方法。
【請求項４】
前記信号処理部に前記信号処理部で処理された電気的信号を画像処理して可視データとして表示する画像ディスプレイ部が連結されていることを特徴とする請求項１または２に記載の半導体素子の電気的欠陥検査方法。
【請求項５】
前記導電性パッドの表面に電子又はホールを蓄積する段階は、イオン発生器を用いて遂行することを特徴とする請求項１または２に記載の半導体素子の電気的欠陥検査方法。
【請求項６】
前記導電性パッドの表面に電子又はホールを蓄積する段階は、前記主チャンバ又は補助チャンバにおいて、１次電子ビームのエネルギーを調節して遂行することを特徴とする請求項１または２に記載の半導体素子の電気的欠陥検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の電気的欠陥検査装置及びこれを用いた半導体素子の欠陥検査方法に関する。
【０００２】
【従来の技術】
半導体素子の製造工程中には半導体素子の誤動作や不良を引き起こす多様な欠陥が発生する。これらの欠陥は二つに大別できる。即ち、パーティクルのように半導体基板の表面に物理的非正常を発生させる物理的欠陥、物理的欠陥なしで電気的不良を発生させる電気的欠陥である。物理的欠陥は一般的な画像測定装置を用いて容易に検出できるが、電気的欠陥は一般的な表面検査装置では検出しにくい。
【０００３】
【発明が解決しようとする課題】
本発明は、半導体素子の電気的欠陥を非破壊的に検査できる半導体素子の電気的欠陥検査装置を提供することを目的とする。
また、本発明は半導体素子の電気的欠陥検査装置を用いた半導体素子の電気的欠陥検査方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体素子の電気的欠陥検査装置は半導体基板を積載する補助チャンバと、前記補助チャンバ内の半導体基板の表面にホール(陽イオン)や電子(陰イオン))をドーピングするイオン発生部と、補助チャンバと連結され、半導体基板を積載するステージを含む主チャンバとを含む。主チャンバ内に位置する半導体基板に電気的欠陥を検査するための１次電子ビームを走査する電子ビームソース部を含む。走査された１次電子ビームにより半導体基板から発生した２次電子の電圧コントラストによる電気的信号を検出して増幅する信号処理部を含む。信号処理部に信号処理部で処理された電気的信号を画像処理して目に見られるようにする画像ディスプレイ部が連結されている。信号処理部で処理された電気的信号を分析して電気的欠陥を判定して統計処理するデータ分析部と、外部コンピュータから半導体基板の物理的欠陥のデータを受け取って出力でき、各構成要素が制御できる中央コンピュータと、中央コンピュータから伝達される半導体基板の物理的欠陥の位置を追跡するステージ調節部とを含む。ステージ調節部は、主チャンバ内のステージを移動させ得るステージ移動部と、これに連結されたレーザー干渉計調節器から構成される。特に、信号処理部で処理された電気的信号をイメージ処理して電気的欠陥を判断し、搭載された電気的欠陥分類手続フローチャートによりこれを前記中央コンピュータにフィードバックするイメージ処理部を含む。
【０００５】
さらに、本発明の半導体素子の電気的欠陥検査方法は半導体基板上に複数本の導電性ラインと、導電性ラインを絶縁させる絶縁膜同士の間に形成された導電性パッドとを有する半導体素子を準備する段階を含む。次いで、導電性パッドの表面に電子又はホールを蓄積した後、電子又はホールの蓄積された導電性パッドに１次電子ビームを照射する。続いて、１次電子ビームが照射された導電性パッドから放出される２次電子により導電性パッドの電圧コントラストを検出して半導体基板に存在する電気的欠陥を判定する。導電性パッドの表面に電子又はホールを蓄積する段階はイオン発生器を用いるか、１次電子ビームのエネルギーを調節して遂行する。電気的欠陥を判断する際は２次電子による電圧コントラストにより得られる欠陥イメージが明イメージであるか、又は暗イメージであるかによって判断する。
【０００６】
また、本発明の一例である半導体素子の電気的欠陥検査方法は半導体基板上に複数本の導電性ラインと、当該導電性ラインを絶縁させる絶縁膜同士の間に形成された導電性パッドとを有する半導体素子を準備する。次いで、導電性パッドの表面に電子を蓄積した後、１次電子ビームを照射した後、放出される２次電子によって生じる導電性パッド間の電圧コントラストにより得られる欠陥イメージを１次検出する。１次検出された欠陥イメージが暗イメージであるか否かを判断した後、１次検出された欠陥イメージが暗であれば、導電性パッドの表面にホールを蓄積する。ホールを蓄積した導電性パッドに１次電子ビームを照射した後、放出される２次電子によって生じる導電性パッド間の電圧コントラストにより得られる欠陥イメージを２次検出する。２次検出された欠陥イメージが暗イメージである導電性パッドには物理的な欠陥があり、暗ではないイメージの導電性パッドには接合漏れソースによる電気的欠陥があると判断する。１次検出された欠陥イメージが暗イメージではなければ、導電性パッドの表面にホールを蓄積する。ホールの蓄積された導電性パッドに１次電子ビームを照射した後、放出される２次電子によって生じる導電性パッド間の電圧コントラストにより得られる欠陥イメージを３次検出する。３次検出された欠陥イメージが暗イメージである導電性パッドにはエッチングしていないコンタクト部による電気的欠陥があり、暗ではないイメージである導電性パッドには該導電性パッドと導電性ラインとの間のショート回路による電気的欠陥があると判断する。
【０００７】
また、本発明の一例である半導体素子の電気的欠陥検査方法は半導体基板上に導電性ラインと、当該導電性ラインを絶縁させる絶縁膜同士の間に形成された導電性パッドとを有する半導体素子を準備する。導電性パッドの表面にホールを蓄積した後、１次電子を照射した後放出される２次電子によって生じる電圧コントラストにより得られる欠陥イメージを１次検出する。１次検出された欠陥イメージが暗イメージであるか否かを判断する。１次検出された欠陥イメージが暗イメージであれば、導電性パッドの表面に電子を蓄積する。電子の蓄積された導電性パッドに１次電子を照射した後放出される２次電子によって生じる電圧コントラストにより得られる欠陥イメージを２次検出する。２次検出された欠陥イメージが暗イメージである導電性パッドには物理的な欠陥があり、暗ではないイメージである導電性パッドにはエッチングしていないコンタクト部による電気的欠陥があると判断する。１次検出された欠陥イメージが暗イメージではなければ、導電性パッドの表面に電子を蓄積する。電子の蓄積された導電性パッドに１次電子ビームを照射した後、放出される２次電子によって生じる電圧コントラストにより得られる欠陥イメージを３次検出する。３次検出された欠陥イメージが暗イメージである導電性パッドには接合漏れソースによる電気的欠陥があり、暗イメージではない導電性パッドには導電性パッドと導電性ラインとの間のショート回路による電気的欠陥があると判断する。
【０００８】
前述したように、本発明の半導体素子の電気的欠陥検査装置は電気的欠陥を検査する前に半導体素子のパッドの表面に電子又はホールを蓄積させて半導体素子の電気的欠陥を検出し、これを種類別に分類できる。
【０００９】
【発明の実施の形態】
次に例示する本発明の実施例は色々の他の形態で変形でき、本発明の範囲が次に詳述する実施例に限定されることではない。本発明の実施例は当業者に本発明をより完全に説明するために提供されるものである。
図１は本発明に係る半導体素子の電気的欠陥検査装置を説明するために示した概略図である。
【００１０】
図１に示した電気的欠陥検査装置は、半導体素子を形成する半導体基板(半導体ウェーハ、図示せず)を支えるために構成された補助チャンバ13と、半導体基板を積載するために使用するハンドラ部１１と、その内部で半導体基板が積載されるステージ(図示せず)を含む主チャンバ15と、主チャンバ15及び補助チャンバ13に連結されて主チャンバ15及び補助チャンバ13の真空を調節する真空調節部16と、主チャンバ15に積載された半導体基板上のパターンイメージを顕微鏡のような光学手段32を用いて認識し、メモリに貯えられているもとのイメージに合わせて大略にアラインメントを遂行するパターン整列部35と、を備える。
【００１１】
さらに、この電気的欠陥検査装置は主チャンバ15内に位置する半導体基板の電気的欠陥を検査するため、主チャンバ15に連結されて１次電子ビームを走査する電子ビームソース部19と、走査された１次電子ビームにより半導体基板から発生された２次電子の電圧コントラストによる電気的信号を検出して増幅する信号処理部21とを含む。特に、補助チャンバ13に連結されて補助チャンバ13内の半導体基板の表面に予めホール(陽イオン)や電子(陰イオン)をドーピングするイオン発生部17を含んでいる。イオン発生部17は半導体基板に発生した電気的欠陥を種類別に容易に検出できる。
【００１２】
また、この電気的欠陥検査装置は、信号処理部21に連結され、信号処理部21で処理された電気的信号を画像処理して可視データとして表示する画像ディスプレイ部23と、信号処理部21に連結されて信号処理部21で処理された電気的信号を分析して電気的欠陥を判定し、統計処理できるデータ分析部25とを含む。
【００１３】
また、この電気的欠陥検査装置には、外部コンピュータ26から半導体基板の物理的欠陥の位置データを受け取って出力でき、各構成要素が制御できる中央コンピュータ27と、中央コンピュータ27から伝達される半導体基板の物理的欠陥の位置を追跡するためのレーザー干渉計調節器29及びステージ移動部31とから構成されたステージ調節部37が含まれている。半導体基板の物理的欠陥位置を追跡する前には半導体基板を精密に整列できる整列マークの基準点を決める必要がある。整列マークの基準点は中央コンピュータに入力されている整列マークと実際の半導体基板の整列マークを測定して相対的に比較した後、これをステージ調節部37を用いて微調整することにより決められる。
【００１４】
そして、中央コンピュータ27から伝達される物理的欠陥位置データをイメージ処理してこれをステージ調節部37にフィードバックし、信号処理部21で処理された２次電子による電気的信号を明又は暗にイメージ処理し、搭載された電気的欠陥分類フローチャートに基づいてこれを中央コンピュータ27にフィードバックするイメージ処理部33を含む。
【００１５】
以下、図２乃至図５を参照しながら、図１の半導体素子の電気的欠陥検査装置を用いて半導体素子の電気的欠陥を検査する方法について詳細に説明する。
先ず、図１の半導体素子の電気的欠陥検査装置を用いて１次電子ビームを半導体素子に照射した場合、各物質、例えば酸化膜やシリコンにより放出される２次電子収率がどの位になるかを調べる。
【００１６】
図２は図１の半導体素子の電気的欠陥検査装置を用いたときの半導体基板の表面と裏面との電位差による２次電子収率を示したグラフである。X軸は１次電子ビームが印加される時の、半導体基板の表面と裏面との電位差を示し、Y軸は１次電子ビームに対して放出される２次電子の比率の２次電子収率を示す。特に、SEsi(second electron yield in silicon)はシリコンの２次電子収率であり、SEox(second electron yield in oxide)は酸化膜の２次電子収率を示す。
【００１７】
図２を参照すれば、２次電子収率が１を越えられない場合、半導体ウェーハの表面に印加される電子と比較して放出される電子が少ないので、半導体素子(半導体ウェーハ)の表面、例えば導電性パッドの表面には電子が蓄積される。これと逆に、２次電子収率が１を超過する場合半導体基板に印加される電子と比較して放出される電子が多いので半導体基板の表面、例えば導電性パッドの表面にはホールが蓄積される。これにより、２次電子収率が１以下である領域は電子発生領域であり、２次電子収率が１以上である領域はホール発生領域になる。このように半導体基板の表面に電子又はホールが蓄積されれば、後述するように、図１の半導体素子の電気的欠陥検査装置を用いてより容易に電気的欠陥が検査及び分類できる。半導体素子の表面に電子及びホールを蓄積する方法は図１の電気的欠陥検査装置のイオン発生器を用いて遂行することもできる。図２では代表的にシリコンや酸化膜での２次電子収率を示したが、他の物質に対しても電子発生領域とホール発生領域とが存在する。
【００１８】
次に、図１の電気的欠陥検査装置を用いて１次電子ビームを半導体素子の表面に照射したとき、電気的欠陥の種類により欠陥イメージがどのように示されるかを図３乃至図５を用いて詳細に説明する。電気的欠陥はエッチングしていないコンタクト部から発生する抵抗性欠陥と、接合漏れソースやコンタクト部と導電性ラインのショートにより発生する漏れ性欠陥に区分する。
【００１９】
図３乃至図５で使用された半導体素子は分離絶縁膜102により活性領域が限定された半導体基板100上にゲート絶縁膜(図示せず)、ポリシリコン膜104及びシリサイド膜106、例えば、タングステンシリサイド膜で構成され、ゲート電極の役割を果たす導電性ライン108、キャッピング絶縁膜110が順次に積層されたゲートパターンが複数個形成されている。そして、本発明に使用された半導体素子はこれらのゲートパターンを包んで絶縁するようにスペーサ112が形成されており、スペーサ112の間には不純物領域116、例えばソースやドレーン領域に電気的に接続する導電性パッド114が形成されている。導電性パッド114は不純物がドーピングされたポリシリコン膜、タングステン膜、アルミニウム膜又は銅膜から構成される。本実施例では導電性ライン108としてゲート電極を例に取ったが、ビットライン等にも適用できる。
【００２０】
図3(A)及び図3(B)はエッチングしていないコンタクト部を有する半導体素子を図１の電気的欠陥検査装置を用いて検査した場合現れる欠陥イメージを説明するために示した図面である。
図3(A)を参照すれば、図１の電気的欠陥検査装置を用いる場合、１次電子ビームのエネルギーを大きくして半導体基板100の表面と裏面との電位差を大きくすることにより、２次電子収率を１より小さくする。こうすれば、前述したように半導体基板100に印加される電子より放出される電子が少ないので導電性パッド114a,114bの表面には電子が蓄積される。特に、エッチングしていないコンタクト部150を有する導電性パッド114bでは電子eが半導体基板100へ移動できずオープンなコンタクト部を有する導電性パッド114aと比較して多くの電子eが表面に残る。
【００２１】
次に、図１の電気的欠陥検査装置を用いて導電性パッド114a,114bが含まれた半導体基板100の表面に１次電子ビームを印加する。この際、エッチングしていないコンタクト部150に多く残っている電子eは隣接するオープンなコンタクト部より反発力を大きくする役割を果たす。これにより、エッチングしていないコンタクト部150を有する導電性パッド114bはオープンなコンタクト部を有する導電性パッド114aより２次電子が多く放出されて明イメージ(明るいイメージ)を示す。
【００２２】
図3(B)を参照すれば、先ず、図１の電気的欠陥検査装置を用いて１次電子ビームのエネルギーを小さくして半導体基板100の表面と裏面との電位差を小さくすることにより、２次電子収率を１より大きくする。こうすれば、前述したように半導体基板100に印加される電子より放出される電子が多いので、導電性パッド114c,114dの表面にはホールhが蓄積される。特に、エッチングしていないコンタクト部150が存在する導電性パッド114dの場合、ホールhが半導体基板100へ移動できず、オープンなコンタクト部を有する導電性パッド114cと比較して多くの量のホールhが表面に残る。
【００２３】
次に、図１の電気的欠陥検査装置を用いて導電性パッド114c,114dが含まれた半導体基板100の表面に１次電子ビームを印加する。この際、導電性パッド114c,114dの表面に存在するホールは２次電子を放出するトラップとして作用するので、エッチングしていないコンタクト部150を有する導電性パッド114dはオープンなコンタクト部を有する導電性パッド114cより放出される２次電子が少なく、暗(暗い)イメージを示す。
【００２４】
図4(A)及び図4(B)は接合漏れソースを有する半導体素子を図１の電気的欠陥検査装置を用いて検査した場合に現れる欠陥イメージを説明するために示した図面である。
図4(A)を参照すると、先ず、前述したように２次電子収率を１より小さくして導電性パッド114e,114fの表面に電子を蓄積させる。この際、漏れソース部分160を有する導電性パッド114fは電子が漏れ、ソース部分160へ抜けるので表面にはわずかな電子eしか蓄積されない。
【００２５】
次に、図１の電気的欠陥検査装置を用いて導電性パッド114e,114fが含まれた半導体基板100の表面に１次電子ビームを印加する。
この際、半導体基板100がP型でありN型接合領域を有している場合、図4(A)に示したように漏れソース部160を有する導電性パッド114fは漏れソースを有しない導電性パッド114eに比べて放出される２次電子の量が減少して暗イメージを示す。そして、半導体基板100がN型でありP型接合領域を有している場合、逆方向バイアスがかかった状態になるので表面電荷の量には変化がなく、漏れソース部160を有する導電性パッド114fとその他の導電性パッド114eとは欠陥イメージからは区別できない。
【００２６】
図4(B)を参照すると、先ず、前述したように２次電子収率を１より大きくして導電性パッド114g,114hの表面にホールhを蓄積させる。次に、図１の電気的欠陥検査装置を用いて導電性パッド114g,114hが含まれた半導体基板100の表面に１次電子ビームを印加する。
【００２７】
この際、半導体基板100がP型でありN型接合領域を有している場合、図4(B)に示したように逆方向バイアスがかかった状態になるので表面電荷の量には変化がなく、漏れソース部160を有する導電性パッド114hとその他の導電性パッド114gとは欠陥イメージから区別できない。そして、半導体基板100がN型でP型接合領域を有している場合は正方向バイアスがかかった状態になるので、漏れソース部分160を有する導電性パッド114hは漏れソース部分160からホールが抜けて明イメージを示す。
【００２８】
図5(A)及び図5(B)は導電性パッドと導電性ラインとがショートされた半導体素子を図１の電気的欠陥検査装置を用いて検査した場合現れる欠陥イメージを説明するために示した図面である。
図5(A)を参照すれば、先ず、前述したように２次電子収率を１より小さくして導電性パッド114ｉ,114jの表面に電子を蓄積させる。次に、図１の電気的欠陥検査装置を用いて導電性パッド114ｉ,114jが含まれた半導体基板100の表面に１次電子ビームを印加する。この際、導電性パッド114jが電子を有する導電性ライン108、例えば、シリサイド膜106とショートされた場合には導電性ライン108へ電子が抜けられないため相対的に多くの電子が表面に残る。従って、１次電子ビーム印加時の導電性ライン108とショートされた導電性パッド114jとはそうではない場合より放出される２次電子の量が増加して明イメージを示す。
【００２９】
図5(B)を参照すれば、先ず、前述したように２次電子収率を１より大きくして導電性パッド114k,114lの表面にホールhを蓄積させる。次に、図１の電気的欠陥検査装置を用いて導電性パッド114k,114lが含まれた半導体基板100の表面に１次電子ビームを印加する。この際、電子を有する導電性ライン108、例えば、シリサイド膜106とショートされた導電性パッド114lはホールhが導電性ライン108へ抜けて相対的に少ない量のホールhが表面に存在する。従って、１次電子ビーム印加時のホールを有する導電性ライン108とショートされた導電性パッド114lとは、そうではない場合より放出される２次電子の量が増加して明イメージを示す。
【００３０】
以上、図３乃至図５で説明したように、導電性パッドの表面に１次電子ビームを印加した後放出される２次電子による電圧コントラストを検出し、これを明又は暗イメージとして半導体素子の電気的欠陥が検査できる。図３乃至図５では導電性パッド間を比較して明又は暗イメージを判定したが、基準値を設定し、これに基づき明又は暗イメージに判定することもできる。そして、図３乃至図５で導電性パッド114a〜114lの表面に電子やホールを積層させる方法として１次電子ビームのエネルギーを調節したが、図１のイオン発生部17を用いて直接ドーピングすることもできる。
【００３１】
ところで、抵抗性電気的欠陥、例えば非蝕刻されたコンタクト部を有する導電性パッド114bを有する半導体素子の欠陥イメージと、漏れ性電気的欠陥、例えば導電性パッド114jと導電性ライン108との間にショートされた半導体素子の欠陥イメージは導電性パッド114b,114jの表面に電子が蓄積された場合同一な明イメージを示す。従って、半導体素子の製造工程中に電気的欠陥が発生する場合、これがどのような電気的欠陥の種類に応じることかを分類することが必要である。このように電気的欠陥が分類できてこそ半導体素子の製造工程中に発生する電気的欠陥を正確に治癒でき、先の製造工程にフィードバックできる。
【００３２】
次に図３乃至図５に説明したことに基づき半導体素子の電気的欠陥をどのように分類し、検査できるかに対して図６及び図７を用いて説明する。図６及び図７にサンプルとして使用された半導体素子は図３乃至図５に説明したように半導体基板100上に複数本の導電性ライン108、該導電性ライン108を絶縁させる絶縁膜110,112と、該絶縁膜110,112の間に形成された導電性パッド114a〜114lを有する。
【００３３】
図６は、図１の半導体素子の電気的欠陥検査装置を用いて電気的欠陥が分類できる半導体素子の電気的欠陥検査方法の一例を示したフローチャートである。
具体的に、１次電子ビームエネルギーを高く調節して２次電子収率を１未満になるようにして導電性パッドの表面に電子を蓄積する(ステップ201)。次いで、電子の蓄積された導電性パッドに１次電子ビームを照射した後放出される２次電子によって生じる導電性パッド間の電圧コントラストから得られる欠陥イメージを１次検出する(ステップ203)。次に、導電性パッドの表面に電子を蓄積した後、１次検出された欠陥イメージが暗(暗い)イメージであるか否かを判断する(ステップ205)。
【００３４】
続いて、１次検出された欠陥イメージが暗イメージであれば、再び１次電子ビームエネルギーを低く調節して導電性パッドの表面にホールを蓄積する(ステップ207)。次いで、ホールの蓄積された導電性パッドに１次電子ビームを照射した後放出される２次電子によって生じる導電性パッド間の電圧コントラストから得られる欠陥イメージを２次検出する(ステップ209)。導電性パッドの表面にホールを蓄積した後、２次検出された欠陥イメージが暗であるか否かを判断する(ステップ211)。２次検出された欠陥イメージが暗イメージであり、１次電子ビームエネルギーが最低値である場合、暗イメージである導電性パッドは物理的な欠陥を有することを示す(ステップ213及び215)。２次検出された欠陥イメージが暗イメージであり、１次電子ビームエネルギーが最低値ではない場合、１次電子ビームエネルギーを低くして欠陥イメージを検出する段階であるステップ207及び209へ戻る。そして、導電性パッドの表面にホールを蓄積した後検出された２次欠陥イメージが暗イメージではない導電性パッドは接合漏れソースによる欠陥イメージを有することを示す(ステップ217)。
【００３５】
次に、１次検出された欠陥イメージが暗イメージではなければ、再び１次電子ビームエネルギーを低く調節して導電性パッドの表面にホールを蓄積する(ステップ307)。次いで、ホールの蓄積された導電性パッドに１次電子ビームを照射した後、放出される２次電子により導電性パッド間の電圧コントラストにより得られる欠陥イメージを３次検出する(ステップ309)。導電性パッドの表面にホールを蓄積した後、３次検出された欠陥イメージが暗イメージであるか否かを判断する(ステップ311)。３次検出された欠陥イメージが暗イメージである導電性パッドは非蝕刻されたコンタクト部による欠陥を有することを示す(ステップ317)。３次検出された欠陥イメージが暗ではない場合、１次電子ビームエネルギーが最低値であるか否かを判断する(ステップ313)。最低値であれば、暗ではないイメージである導電性パッドはコンタクト部と導電ラインとのショートによる電気的欠陥を有することを示し(ステップ315)、そうではなければ、再び１次電子ビームエネルギーを低くして欠陥イメージを検出する過程に戻る。
【００３６】
要するに、電子を蓄積した後、電気的欠陥検査装置で欠陥を検出する時、暗イメージを有する導電性パッドは接合漏れ又は物理的欠陥による電気的欠陥を有することを示すが、表面にホールを蓄積した後に検査する場合、接合漏れを有する導電性パッドの欠陥イメージは反転する反面、物理的欠陥を有する導電性パッドの欠陥イメージは反転しない。そして、電子を蓄積した後、電気的欠陥検査装置で、欠陥を検出する場合、暗ではない欠陥イメージを有する導電性パッドはコンタクト部と導電性ライン若しくはエッチングしていないコンタクト部との間のショート回路による電気的欠陥を示すが、表面にホールを蓄積した後に検査する場合、非蝕刻されたコンタクト部を有する導電性パッドの欠陥イメージは反転し、コンタクト部とラインとの間のショート回路を含む導電性パッドの欠陥イメージは反転しない。
【００３７】
図７は図１の半導体素子の電気的欠陥検査装置を用いて電気的欠陥が分類できる半導体素子の電気的欠陥検査方法の他の例を示したフローチャートである。
図１の補助チャンバ13内にローディングされた半導体素子の導電性パッドの表面に、イオン発生器17を用いてホールを蓄積する(ステップ401)。次いで、ホールを蓄積した半導体素子を電気的欠陥検査装置の主チャンバ15にローディングする(ステップ403)。次いで、電気的欠陥検査装置の主チャンバ15からホールの蓄積された導電性パッドに１次電子ビームを照射した後、放出される２次電子による電圧コントラストにより得られる欠陥イメージを１次検出する(ステップ404)。次に、１次検出された欠陥イメージが暗イメージであるか否かを判断する(ステップ405)。
【００３８】
１次検出された欠陥イメージが暗イメージである場合(ステップ405)、電気的欠陥検査装置の主チャンバ1５から半導体素子をアンローディングして、補助チャンバ13へ移動させる(ステップ407)。補助チャンバ13へアンローディングされて移動された半導体素子の導電性パッドの表面に、イオン発生器17を用いて電子を蓄積する(ステップ409)。次いで、電子の蓄積された導電性パッドに１次電子ビームを照射した後、放出される２次電子による電圧コントラストにより得られる欠陥イメージを２次検出する(ステップ410)。次いで、２次検出された欠陥イメージが暗であるか否かを判断する(ステップ411)。２次検出された欠陥イメージが暗イメージである導電性パッドは物理的な欠陥を有することを示し(ステップ413)、そうではなければ、非蝕刻されたコンタクト部による電気的欠陥を有することを示す(ステップ515)。
【００３９】
次に、１次検出された欠陥イメージが暗イメージでなければ(ステップ405)、電気的欠陥検査装置の主チャンバ1５から半導体素子をアンローディングして、補助チャンバ13へ移動させる(ステップ507)。補助チャンバ13にアンローディングされて移動された半導体素子の導電性パッドの表面に、イオン発生器17を用いて電子を蓄積する(ステップ509)。次いで、電子の蓄積された導電性パッドに１次電子ビームを照射した後、放出される２次電子による電圧コントラストにより得られる欠陥イメージを３次検出する(ステップ510)。次いで、３次検出された欠陥イメージが暗であるか否かを判断する(ステップ511)。３次検出された欠陥イメージが暗イメージである場合、導電性パッドは接合漏れソースによる電気的欠陥を有することを示し(ステップ513)、そうではなければ、コンタクト部と導電ラインとの間のショート回路による電気的欠陥を有することを示す(ステップ515)。
【００４０】
要するに、ホールを蓄積した後、電気的欠陥検査装置で欠陥を検出する場合、暗イメージである導電性パッドは物理的欠陥又は非蝕刻されたコンタクト部による電気的欠陥を有するが、表面に電子を蓄積した後検査する場合、非蝕刻されたコンタクト部を有する導電性パッドの欠陥イメージは反転する反面、物理的欠陥を有する導電性パッドの欠陥イメージは反転しない。そして、ホールを蓄積した後に電気的欠陥検査装置で欠陥を検出し、導電性パッドが暗の欠陥イメージを有していない場合、接合漏れソース又はコンタクト部と導電性ラインとの間のショート回路による電気的欠陥を生じていることを示すが、表面に電子を蓄積した後に検査する場合、コンタクト部と導電性ラインとの間のショート回路を有する導電性パッドの欠陥イメージは暗イメージに反転せず、接合漏れソースを有する導電性パッドは反転する。
【００４１】
【発明の効果】
前述したように、本発明の半導体素子の電気的欠陥検査装置は電気的欠陥を検査する前に半導体素子のパッドの表面に電子又はホールを蓄積して半導体素子の電気的欠陥を検出し、これを種類別に分類できる。特に、本発明の半導体素子の電気的欠陥検査装置は補助チャンバに連結されたイオン発生器を用いるか、或いは１次電子ビームのエネルギーを調節して半導体素子の導電性パッドに電子又はホールを蓄積することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の電気的欠陥検査装置を説明するために示した概略図である。
【図２】図１の半導体素子の電気的欠陥検査装置を用いる時半導体基板の表面と裏面との電位差による２次電子収率を示したグラフである。
【図３】エッチングしていないコンタクト部を有する半導体素子を図１の電気的欠陥検査装置を用いて検査した場合現れる欠陥イメージを説明するために示した図面である。
【図４】接合漏れソースを有する半導体素子を図１の電気的欠陥検査装置を用いて検査した場合現れる欠陥イメージを説明するために示した図面である。
【図５】導電性パッドと導電性ラインとがショートされた半導体素子を図１の電気的欠陥検査装置を用いて検査した場合現れる欠陥イメージを説明するために示した図面である。
【図６】図１の半導体素子の電気的欠陥検査装置を用いて電気的欠陥が分類できる半導体素子の電気的欠陥検査方法の一例を示したフローチャートである。
【図７】図１の半導体素子の電気的欠陥検査装置を用いて電気的欠陥が分類できる半導体素子の電気的欠陥検査方法の他の例を示したフローチャートである。
【符号の説明】
11…ハンドラ部
13…補助チャンバ
15…主チャンバ
16…真空調節部
17…イオン発生部
19…電子ビームソース部
21…信号処理部
23…画像ディスプレイ部
25…データ分析部
26…外部コンピュータ
27…中央コンピュータ
29…干渉計調節器
31…ステージ移動部
32…光学手段
33…イメージ処理部
35…パターン整列部
37…ステージ調節部
【図１】
0003833928.tif 000002
【図２】
0003833928.tif 000003
【図３】
0003833928.tif 000004
【図４】
0003833928.tif 000005
【図５】
0003833928.tif 000006
【図６】
0003833928.tif 000007
【図７】
0003833928.tif 000008