(57)【特許請求の範囲】
【請求項１】
少なくとも一方が透明な一対の基板と、前記一対の基板間に挟持された液晶層とを有し、前記一対の基板の一方の基板上には、複数の走査配線と、これらの走査配線と交差するように配置した複数の信号配線と、前記複数の信号配線と前記複数の走査配線とのそれぞれの交点に対応して配置したアクティブ素子と、該アクティブ素子に接続された画素電極と、前記走査配線のそれぞれの間に形成された共通配線と、前記画素電極と画素電極との間に配置されそれぞれが前記共通配線に接続した対向電極を配置し、前記画素電極及び前記対向電極に印加した電圧により液晶層の液晶分子を動かして表示を行い、
前記液晶層に前記画素電極と前記対向電極に電圧を印加していない場合に黒表示をするノーマリーブラック特性の液晶表示装置において、
前記複数の対向電極と、それらに対応する画素電極と、それらの画素電極と前記アクティブ素子を介して接続されている前記走査配線とは異なる走査配線に接続されている複数の第２のアクティブ素子を有し、
前記第２のアクティブ素子が接続されている走査配線は、前記画素電極を挟む２本の走査配線のうち、前記アクティブ素子が接続されている走査配線とは別の走査配線であり、前記第２のアクティブ素子は前記別の走査配線上に画素電極と対向電極を延長して構成され、
前記画素電極に画像信号を書き込むための走査配線の選択パルスと、次の画像を表示するための前記走査配線の選択パルスとの間に、前記画素電極に対応する共通配線を選択し、前記画素電極に印加されている画像信号をクリアするパルスを印加する液晶表示装置。
【請求項２】
前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が、前記画像信号を書き込むための走査配線選択パルス間隔の５０％以下である請求項１記載の液晶表示装置。
【請求項３】
前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が、前記画像信号を書き込むための走査配線選択パルス間隔の２５％以下である請求項１記載の液晶表示装置。
【請求項４】
前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が、前記画像信号を書き込むための走査配線選択パルス間隔の１２.５％ 以下である請求項１の液晶表示装置。
【請求項５】
前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が可変である請求項１記載の液晶表示装置。
【請求項６】
前記液晶層の応答時間が１０ｍ秒以下である請求項５の液晶表示装置。
【請求項７】
前記液晶層の応答時間が５ｍ秒以下である請求項５の液晶表示装置。
【請求項８】
前記液晶層の応答時間が３ｍ秒以下である請求項５の液晶表示装置。
【請求項９】
前記複数の走査配線に選択パルスを供給する走査配線駆動回路と、前記複数の信号配線に画像信号を供給する信号配線駆動回路と、前記複数の共通配線に選択パルスを供給する共通配線駆動回路と、それらの駆動回路に制御信号や画像信号を供給すると共に動画判定回路を内蔵する液晶表示コントローラを有し、
前記液晶表示コントローラは内蔵する動画判定回路により、動画が動くスピードを判定し、そのスピードに従って前記走査配線の選択パルスから前記共通配線の選択パルスまでの期間を調整して、各駆動回路をタイミング制御する請求項５から請求項８のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】
近年、液晶表示装置が液晶ＴＶなど動画を主体とする表示装置として適用されつつある。しかし、液晶表示装置における動画の画質(以下、動画質)の劣化についての報告が電気通信学会技術報告ＥＩＤ９６−４，ｐｐ.１９−２６(１９９６−０６）等でなされている。これによると、液晶表示装置はホールド発光型表示装置であり、ホールド発光している動画像と人間の動画追従視による視線移動の不一致により動画像にぼやけが発生するため、動画質が低下してしまうという事である。この動画質の劣化を改善するには、フレーム周波数をｎ倍速化する、もしくは画像表示を１／ｎフレーム期間とし、残りの期間をブランキング表示とする方法がある事も記載されている。なお、ここでｎの数値は大きいほど、高速移動する動画に対しても有効である。
【０００３】
この動画質改善方法を実現する方法としては、例えば特開平11−109921号公報に記載のように液晶パネルの上部と下部に信号配線駆動回路を設けて、１画面を表示する間に２度走査配線を選択し、上下の信号配線駆動回路からそれぞれ表示画像書込みとブランキング画像書込み、１画面周期の約半分を画像表示、残りの半分をブランキング表示とする方法がある。
【０００４】
【発明が解決しようとする課題】
しかしながら、特開平１１−１０９９２１号公報における方法では液晶パネルの上部と下部に高価な信号配線駆動回路を使用するため、部品コストが高く、液晶表示装置もまた高価になってしまう。
【０００５】
また、この公知技術のような１画面周期の半分をブランキング表示とする方法では、動画の表示スピード（画面上の移動スピード）が速い場合には表示特性の改善効果が不十分である。
【０００６】
本発明の目的は、動画を表示した場合でも良好な表示特性が得られる液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明の液晶表示装置の一つの実施形態によれば、少なくとも一方が透明な一対の基板の一方の基板上に、複数の走査配線と、これらの複数の走査配線にマトリクス状に形成された複数の信号配線と、これらの交点付近に形成した複数のアクティブ素子と、このアクティブ素子に接続された複数の画素電極と、走査配線のそれぞれの間に形成した複数の共通配線と、共通配線に接続され、画素電極との間の液晶層に電界を生じるように形成した複数の対向電極とを有し、対向電極と、それらに対応する画素電極と、それらの画素電極とアクティブ素子を介して接続されている走査配線とは異なる走査配線に接続されている複数の第２のアクティブ素子が有り、画素電極に画像信号を書き込むための走査配線の選択パルスと、次の画像を表示するための走査配線の選択パルスとの間に、画素電極に対応する共通配線を選択し、画素電極に印加されている画像信号をクリアするパルスを印加しているというものである。尚、このような液晶表示装置においては、液晶が電圧無印加の場合に黒表示をするノーマリーブラック特性の表示モードとすることも特徴である。
【０００８】
【発明の実施の形態】
以下、本発明を実施例により具体的に説明する。
（実施例１）
本実施例のアクティブマトリクス型液晶表示装置における画素の回路図を図２に示す。
【０００９】
図２では、走査配線１０１と信号配線１０２がマトリクス状に形成され、その交点に走査配線１０１がゲート端子となるように、アクティブ素子１０５が配置されている。アクティブ素子１０５は走査配線１０１に制御信号である選択パルス（ある電圧値）が与えられると信号配線１０２の制御信号である電位を液晶１０４や保持容量１０６に書き込む。また、アクティブ素子１０５は走査配線１０１に制御信号となる非選択電圧が与えられると、液晶１０４や保持容量106の電位を保持させるように動作する。尚、液晶１０４はアクティブ素子１０５によって書き込まれた電位と共通配線１０３の電位との電位差により配向方向が変化し、これによって画素の透過率が変化するものである。
【００１０】
以上が通常のアクティブマトリクス型液晶表示装置の画素回路である。
【００１１】
本実施例ではさらに、前段の走査配線１０１１をゲート端子とし、共通配線１０３とアクティブ素子１０５の液晶１０４側の端子をソース・ドレイン端子とした第２のアクティブ素子１０７が配置されているのが特徴の一つである。本実施例における画素構造の例を図１６に示す。
【００１２】
この第２のアクティブ素子１０７は前段の走査配線１０１が選択された場合だけでなく、共通配線１０３が選択された場合においても、容量結合により相対的に前段の走査配線１０１が選択された場合と同等となることから、液晶１０４に印加されている電位差を解消するように動作する。
【００１３】
本実施例においては、液晶１０４は電圧無印加状態で黒表示をするノーマリーブラック特性の液晶を用いているために、この第２のアクティブ素子１０７が動作して、液晶１０４に印加されている電圧が解消された場合には画素は黒表示状態となる。
【００１４】
次に、この画素構造の各配線に印加する電圧を図１に示す。
【００１５】
本実施例では動画質を向上するために、図１に示すように１垂直走査期間220（＝１画像書き換え周期）中の一部の期間だけ画像を表示し、残りを黒表示によるブランキング表示としている。さらに詳しく説明すると、画像の表示は画像書込みパルス２１１が走査配線電位２０１に印加され、図２のアクティブ素子105が動作して、信号配線電位２０２が液晶１０４に印加される事により開始される。そして、共通配線電位２０３に液晶印加電圧クリアパルス２１２が印加される事により、図２で示した第２のアクティブ素子１０７が動作し、液晶１０４に印加されている電圧が解消されるため、画像は黒表示のブランキング表示となる。
【００１６】
つまり、画像が表示されている期間２２１は画像書込みパルス２１１が印加されてから、液晶印加電圧クリアパルス２１２が印加されるまでの期間である。なお、液晶印加電圧クリアパルス２１２は図２で実線で書かれているように１Ｈ期間程度でもよいし、十分に液晶印加電圧を解消するために点線のように次の画像書込みパルス２１１の直前までの期間としても良い。さらに、この液晶印加電圧クリアパルス２１１の電圧は一定である必要が無く、第２のアクティブ素子107の動作による電圧変動を抑えるように液晶印加電圧クリアパルス２１１の電圧値をパルス期間中に変動させても良い。
【００１７】
ここで、動画表示性能を向上するためには、前にも説明したように垂直走査期間２２０内の画像表示期間２２１の比率を小さくする事と、液晶の応答特性を早くする事が必要である。我々が開発した時系列画像積分法による液晶ディスプレイの動画質測定と電気通信学会技術報告ＥＩＤ９６−４，ｐｐ．１９−２６（１９９６−０６）等から、移動速度の異なる動画を適切に表示するための画像表示期間２２１の割合と液晶の応答速度が明らかになった。これを図３に示す。この図によると、ＴＶ放映の中に頻繁に出てくるような１０deg ／秒程度の標準動画を許容できる程度までに動画質を改善するためには、画像表示期間２２１が垂直走査期間２２０の１／２以下で、液晶の応答速度が１０ｍ秒以下である事が必要である。また、１０deg ／秒程度の標準動画の動画質劣化を検知できない程度に改善するためには、画像表示期間２２１が垂直走査期間２２０の１／４以下で、液晶の応答速度が５ｍ秒以下である事が必要である。さらに、２０deg ／秒程度の高速動画の動画質劣化を検知できない程度に改善するためには、画像表示期間２２１が垂直走査期間２２０の１／８以下で、液晶の応答速度が３ｍ秒以下である事が必要である。
【００１８】
本実施例においては、画像表示期間２２１が垂直走査期間２２０の１／８になるように液晶印加電圧クリアパルス２１２を調整してあり、液晶も応答速度が３ｍ秒程度の液晶材料を使用してあるために、高速移動する動画を表示した場合でも動画質劣化を検知できない程度の画質となっている。
【００１９】
本実施例におけるアクティブマトリクス型液晶表示装置のブロック図を図４に示す。画像出力源から出力された画像データは液晶表示コントローラ１７０に入力され、ここから、走査配線駆動回路１１や信号配線駆動回路１２０、共通配線駆動回路１３０にタイミング制御信号や画像データ信号等の制御信号が出力される。なお、画像表示期間２２１を垂直走査期間２２０の１／８とするために、液晶コントローラ１７０は共通配線駆動回路１３０に出力する黒表示書込みパルス制御信号を走査配線駆動回路１１０に出力する画像書込みパルス制御信号より１／８垂直走査周期だけ遅れて出力している。ここで、共通配線駆動回路１３０は図５に示すように、主にシフトレジスタ１３１とアンプ回路１３２から構成されており、走査配線駆動回路１１０に使用している回路と全く同じＩＣを使用できる。この走査配線駆動回路１１０用のＩＣは信号配線駆動回路１２０用のＩＣと比べて低コストである。また、信号配線駆動回路用ＩＣを液晶表示部１５０の上下に２セット配置する場合と比較して、走査配線駆動回路用ＩＣを液晶表示部１５０の左右に２セット配置する場合は、使用するＩＣの個数も少なくなるため、さらに低コストとなる。
【００２０】
以上のことから、本実施例では液晶として応答速度が３ｍ秒程度のものを用い、画像表示期間を１フレーム（垂直走査期間）の１／８としているために、移動速度が速い動画を表示しても良好な表示性能が得られる。また、これを実現するための回路構成は信号配線駆動回路用ＩＣを２セット使用するのではなく、走査配線駆動回路用ＩＣを２セット使用するので、より低コストで構成可能である。
（実施例２）
本実施例は以下の要件を除けば実施例１と同様の構成である。
【００２１】
本実施例における液晶印加電圧クリアパルス２１２のタイミングは画像表示期間２２１が１／８垂直走査期間となるように固定されておらず、液晶表示コントローラ１７０からの制御信号により可変となっており、画像表示期間２２１の垂直走査期間２２０に対する比率がリアルタイムに変更可能となっている。
【００２２】
前述したように、高速移動する動画の画質を向上するためには画像表示期間２２１の比率を小さくすればよい。しかし一方で、静止画の表示については、画像表示期間２２１の比率が大きいほうが、ちらつきが少ないため高画質となる。また、画像表示期間２２１の比率が大きいと、同じ輝度で表示するために必要な照明装置の発光量を減らし、消費電力を少なくする事ができる。
【００２３】
このため本実施例では、表示する画面内の物体の移動速度を液晶表示コントローラ１７０内で判定し、１画面書き換え毎に、１垂直走査期間内での液晶印加電圧クリアパルス２１２を印加するタイミングを変化させて、１垂直走査期間220における画像表示期間２２１の割合を調整し、表示する動画もしくは静止画の画質が最適な表示となるように共通配線駆動回路１３０を制御している。また同時に、画像表示期間２２１が変化しても、表示輝度が変化しないように、液晶表示コントローラ１７０はバックライト制御回路１６１を制御してバックライトの明るさを調整している。
【００２４】
本実施例のアクティブマトリクス型液晶表示装置のブロック図は実施例１と同じであるが、液晶表示コントローラ１７０は実施例１と異なっている。この液晶表示コントローラ１７０の構成図を図６に示す。まず、画像出力源からの画像データを元にして、信号配線駆動回路制御用回路１７３と走査配線駆動回路制御用回路１７４は、それぞれ信号配線駆動回路と走査配線駆動回路に画像データ信号やタイミング制御信号を出力している。ここまでは通常の液晶表示コントローラと同じであるが、本実施例の液晶表示コントローラ１７０では、画像出力源からの画像データとメモリ１７２に保存されていた１画面前の画像データを動画判定回路１７１で比較して、画像内の物体の移動速度を検出している。この検出結果により画像表示期間制御回路１７５は共通配線駆動回路１３０への出力タイミングを制御して、画像表示期間を垂直同期期間の１／８から１／１まで変化させる。また同時に、明るさ制御回路１７６はバックライトの明るさを１倍から１／８倍まで変化させている。これにより、移動速度の速い動画を表示する場合には画像表示期間を１／８として、動画質劣化の無い動画表示をし、ほとんど動きの無い静止画を表示する場合には画像表示期間を１／１に、バックライトの明るさを１／８として、低消費電力でちらつきの少ない高画質な静止画表示ができる。
【００２５】
以上のことから、本実施例では移動速度が速い動画だけでなく、静止画を表示しても良好な表示性能が得られる。また、これを実現するための回路構成の増加は少ないために低コストで構成可能である。さらに、移動速度が低い画像を表示する場合には低消費電力となる。
【００２６】
なお、本実施例においては、画像出力源からの画像データを元に動画判定回路１７１で画像内の物体の移動速度を検出して、画像表示期間やバックライトの明るさを制御しているが、画像出力源が画像出力と同時に画像内の物体の移動速度を表現するような信号を出力する場合には、その信号を使って画像表示期間やバックライトの明るさを制御しても良い。
（実施例３）
本実施例は以下の用件を除けば実施例２と同様の構成である。
【００２７】
本実施例においては、図７に示すように、実施例２において液晶表示部１５０の左右に分かれていた走査配線駆動回路１１０と共通配線駆動回路１３０を一つの回路にまとめて、走査・共通配線駆動回路１４０として、液晶表示部１５０の片側に配置してある。
【００２８】
この走査・共通配線駆動回路１４０の内部構成は図８に示してあるように、走査配線選択用のシフトレジスタ１４１とアンプ回路１４４、及び共通配線選択用のシフトレジスタ１４２とアンプ回路１４３から構成されており、走査配線駆動用出力端子と共通配線駆動用出力端子が１本おきに配置されている。１つのＩＣチップとしての出力端子数は、実施例２で使用した走査配線駆動用ＩＣと同じであるため、使用するＩＣの数は実施例２と同等であるが、液晶表示部の片側のみにＩＣを実装するために、ＩＣを接続するためのＰＣＢ基板のコストや実装コストなどが低減できる。
【００２９】
次に、本実施例の液晶表示コントローラ１７０のブロック図を図９に示す。本実施例の液晶表示コントローラ１７０では走査配線駆動回路制御用回路１７４がなくなり、画像表示期間制御回路１７５が走査・共通配線駆動回路１４０を直接制御している。
【００３０】
以上のことから、本実施例では移動速度が速い動画だけでなく、静止画を表示しても良好な表示性能が得られ、移動速度が低い画像を表示する場合には低消費電力となるだけでなく、部品コストや製作コストを更に低減する事が可能である。
（実施例４）
本実施例は以下の要件を除けば実施例２と同様の構成である。
【００３１】
本実施例においては、図１０に示すように、光源として例えばバックライト
１６０として発光領域分離型バックライトを使用している。このような発光する領域を分割して別々に明るさを制御できるバックライトを使用した場合、移動速度が速い動画を表示するために画像表示期間を短くした時に、画像表示に必要な領域のみを発光させて、他の領域を消灯させる事で消費電力を低減する事ができる。このためには画像表示期間と同調させてバックライト１６０の発光部位と明るさを調節する必要がある。図１１に示した本実施例における液晶表示コントローラ１７０では、動画判定回路１７１による動画移動速度検出結果を元に、画像表示期間制御回路１７５による画像表示期間の制御と同調して、発光部位・明るさ制御回路１７７によりバックライトの発光領域と明るさを制御している。
【００３２】
なお、本実施例ではバックライトの発光領域は４つの領域に分離しているが、領域の分割数は４つ以外でもかまわない。また、領域分割が可能であるならば、バックライトに限られず、フロントライト，サイドライトであってもよい。
【００３３】
以上のことから、本実施例では移動速度が速い動画だけでなく、静止画を表示しても良好な表示性能が得られ、部品コストや製作コストを更に低減する事が可能であるだけでなく、移動速度が速い画像を表示する場合でも低消費電力となる。
【００３４】
なお、本実施例においては、画像出力源からの画像データを元に動画判定回路１７１で画像内の物体の移動速度を検出して、画像表示期間やバックライトの発光領域と明るさを制御しているが、画像出力源が画像出力と同時に画像内の物体の移動速度を表現するような信号を出力する場合には、その信号を使って画像表示期間やバックライトの発光領域と明るさを制御しても良い。
（実施例５）
本発明の実施例１との相違点は以下の通りである。
【００３５】
図１２に本発明の第一の実施例の液晶表示装置の電気的な模式図を示す。アクティブマトリクス基板上には映像信号用のｍ本の走査線ＧＬ＿Ｓ１〜ＧＬ＿Ｓ
（ｍ）、初期化用のｍ本の走査線ＧＬ＿Ｃ１〜ＧＬ＿Ｃ（ｍ）、ｎ本の映像信号線ＳＬ１〜ＳＬ（ｎ）とｍ本の共通線ＣＬ１〜ＣＬ（ｍ）が形成されている。このうち映像信号用走査線，初期化用走査線，映像信号線は各々アクティブマトリクス基板の周囲まで引き出され、映像信号用走査線駆動回路，初期化用走査線駆動回路，映像信号線駆動回路と電気的に接続される。共通線はアクティブマトリクス基板上の表示領域外の部分で電気的に接続され、アクティブマトリクス基板の周囲まで引出された後に共通駆動回路と接続される。各々の駆動回路は映像信号変換・走査信号変換・電源生成を担う回路と接続される。
【００３６】
図１３に、アクティブマトリクス基板上に形成されるｉ行ｊ列目の画素の電気的等価回路を示す。映像信号用薄膜トランジスタＴＦＴ＿Ｓ（ｉ，ｊ）はそのソース電極が映像信号線ＳＬ（ｊ）に、ゲート電極が映像信号線用走査線ＧＬ＿Ｓ（ｉ）に接続され、ドレイン電極は画素電極ＰＥ（ｉ，ｊ）に接続される。初期化用薄膜トランジスタＴＦＴ＿Ｃ（ｉ，ｊ）は、そのソース電極が共通線ＣＬ（ｉ）に、ゲート電極が初期化用走査線ＧＬ＿Ｃ（ｉ）に接続され、ドレイン電極は画素電極ＰＥ（ｉ，ｊ）に接続される。画素電極ＰＥ（ｉ，ｊ）は共通線ＣＬ（ｉ）と電気的に接続された共通電極ＣＥ（ｉ，ｊ）との間に挟持される液晶を介して液晶容量Ｃ＿ＬＣ（ｉ，ｊ）を形成する。
【００３７】
この時前記２つの基板の互いと対向する面に液晶が一定の方向に配向するように処理を施す。また前記２つの基板のうち一方の基板の互いと対向しない面には液晶の配向方向に平行な透過軸を持つ偏光板を、もう一方の基板の互いと対向しない面には液晶の配向方向に直交する透過軸を持つ偏光板を設けることで、液晶表示装置を貫通する光を変調する効果を持たせることができる。具体的には液晶に電圧を印加していない際には光が透過せず、画素電極と共通電極の間とに電位差を与え液晶に電界を印加すると光が透過するいわゆるノーマリーブラック型の液晶表示装置となる。
【００３８】
図１４に図１３の回路に印加される電圧波形とそれによる液晶表示装置の透過率の時間変化を示す。この際の印加電圧波形と液晶表示装置の透過率の関係は以下のようになる。
（状態Ａ）通常初期化用薄膜トランジスタＴＦＴ  Ｃ（ｉ，ｊ）は選択状態にあり、画素電極と共通電極は同電位となっている。この状態では液晶の偏光変換効果がないため、液晶表示装置に入射する光は互いに透過軸が直交する偏光板に阻まれることで液晶表示装置を透過することができない（黒状態）。画素電極ＰＥ（ｉ，ｊ）に画素信号を書き込む直前に初期化用薄膜トランジスタＴＦＴ＿Ｃ（ｉ，ｊ）を非選択とし、画素電極ＰＥ（ｉ，ｊ）と共通電極ＣＥ（ｉ，ｊ）を電気的に絶縁する。
（状態Ｂ）映像信号線用走査線ＧＬ＿Ｓ（ｉ）を選択し、映像信号線ＳＬ（ｉ）に印加されている画像信号を画素電極ＰＥ（ｉ，ｊ）に書き込む。
（状態Ｃ）映像信号線用走査線ＧＬ＿Ｓ（ｉ）を非選択とし、画素電極ＰＥ（ｉ，ｊ）と映像信号線ＳＬ（ｉ）とを電気的に絶縁する。これにより画像信号が画素電極ＰＥ（ｉ，ｊ）に保持され、画素電極ＰＥ（ｉ，ｊ）と共通電極との間の電位差によって発生する電界により液晶がアクティブマトリクス基板に平行な平面上で回転する。これにより液晶の偏光変換効果が生じ、液晶表示装置に入射した光はそれを透過することができる（白状態）。
（状態Ｄ＝状態Ａ）初期化走査線ＧＬ＿Ｃ（ｉ）を選択し、画素電極ＰＥ（ｉ，ｊ）と共通電極ＣＥ（ｉ，ｊ）を同電位にすることで画像信号を消去し、液晶表示装置に入射した光がそれを透過出来ない状態に戻す（黒状態）。
【００３９】
一連の駆動波形により液晶の透過率の透過率の時間変化は図１４に示すような１垂直走査期間中に非透過期間を含む間欠型になる。この１垂直走査期間中における透過期間、非透過期間の割合と液晶の応答速度，動画質劣化の関係は実施例１と同様である。
（実施例６）
実施例５との相違点は以下の通りである。
【００４０】
図１５に本実施例のアクティブマトリクス基板上に形成されるｉ行ｊ列目の画素の電気的等価回路を示す。
【００４１】
映像信号用薄膜トランジスタＴＦＴ＿Ｓ（ｉ，ｊ）はそのソース電極が映像信号線ＳＬ（ｊ）に、ゲート電極が映像信号線用走査線ＧＬ＿Ｓ（ｉ）に接続されドレイン電極はＩＴＯ等の透明な導電体で形成された画素電極ＰＥ（ｉ，ｊ）に接続される。初期化用薄膜トランジスタＴＦＴ＿Ｃ（ｉ，ｊ）は、そのソース電極が共通線ＣＬ（ｉ）に、ゲート電極初期化用走査線ＧＬ＿Ｃ（ｉ）に接続され、ドレイン電極は画素電極ＰＥ（ｉ，ｊ）に接続される。画素電極ＰＥ(ｉ，ｊ)は共通線ＣＬ（ｉ）との間に蓄積容量Ｃ＿ＳＴＧ（ｉ，ｊ）を形成する。一方アクティブマトリクス基板と対向するブラックマトリクス基板のアクティブマトリクス基板と対向する面の表示領域にはＩＴＯ等の透明な導電体で形成された対向電極ＣＥが形成され、表示領域外において共通線ＣＬ（ｉ）と電気的に接続される。前記２つの基板のうち一方の基板の互いと対向しない面には液晶の配向方向に平行な透過軸を持つ偏光板を、もう一方の基板の互いと対向しない液晶の配向方向と直交する透過軸を持つ偏光板を設けることで、液晶表示装置を貫通する光を変調する効果を持たせることができる。具体的には液晶に電界を印加していない際には光が透過せず、画素電極と共通電極との間とに電位差を与え液晶に電界を印加すると光が透過するいわゆるノーマリーブラック型の液晶表示装置となる。以下、駆動方法、及び１垂直走査期間中における透過期間、非透過期間の割合と液晶の応答速度，動画質劣化の関係は実施例５と同様である。
（実施例７）
本実施例では、画素回路や画素構造またノーマリーブラック特性の液晶を用いている点では実施例１と同様の構成であるが、液晶１０４に印加されている電位差を解消するための各配線の駆動方法が異なっている。
【００４２】
図２の画素回路図や図１６の画素構造における走査配線の選択順序としては、走査配線１０１を選択した後に前段の走査配線１０１１を選択する順序と、前段の走査配線１０１１を選択した後に走査配線１０１を選択する順序がある。ここで、前者を上方スキャン、後者を下方スキャンとする。下方スキャンでは、まず第２のアクティブ素子１０７が導通状態になり、液晶１０４に印加されている電位差を０とした後に、アクティブ素子１０５が導通状態となり信号配線１０２の制御信号電位を液晶１０４や保持容量１０６に書き込むため、画素は信号表示状態となり、画像を表示する状態となる。
【００４３】
一方、上方スキャンでは、先にアクティブ素子１０５が導通状態となり信号配線１０２の制御信号電位を液晶１０４に書き込むが、その直後に第２のアクティブ素子１０７が導通状態になり、液晶１０４に印加されている電位差を０とするために、黒表示状態となる。
【００４４】
実施例１では共通配線に選択パルスを印加することで黒表示としていたが、本実施例ではこのように走査方向の異なる２つの走査選択順序を制御することで画像表示から黒表示までの期間を制御する。
【００４５】
図１７に本実施例の液晶表示装置のブロック図を示す。実施例１のブロック図（図４）と比較すると共通配線駆動回路がなくなっている。これにより共通配線駆動回路に使用するＩＣ、及びＩＣを接続する為のＰＣＢ基板などが不要となる為、これらのコストや実装コストなどが低減できる。
【００４６】
ここで、本実施例における走査配線の駆動方法を説明する為に、液晶表示部
１５０を例として上下８つの領域（領域ａ〜ｇ）に分割し、この時の走査配線駆動方式を図１８に示す。各領域がそれぞれ９本の走査配線を持つとして、横軸が時間、縦軸はある場所（領域）における走査配線の選択状況を示す。
【００４７】
まず、表示を開始する時は最上部の領域ａの最上部の走査配線より下方スキャンを開始する。下方スキャンされた走査配線に接続されている画素は画像を表示する。こうして、領域ａに画像が表示された後に、続けて領域ｂの走査配線も下方スキャンし画像を表示する。この下方スキャンが領域Ｃの最上部の走査配線に到達した時、領域ａの最下部の走査配線より上方スキャンが開始される。この上方スキャンにより領域ａの画像は下側から上側に向かって消去される（黒表示による消去）ことになる。このようにして下方スキャンが領域ｄに到達した時には、上方スキャンは領域ａの最上部に到達し、領域ｂ，ｃは画像表示であるが領域ａは黒表示状態となる。下方スキャンはこのまま領域ｄを進み領域ｄに画像を表示させるが、同時に領域ｂの最下部から上方スキャンが開始され、領域ｂの画像を消去し始める。このようにして、各領域毎に画像の表示，消去を制御できる。ここで、領域ｂの下部から始った上方スキャンは途中で止めると、その走査配線に接続された画素の表示がおかしくなる為、パネル上部である領域ａの上まで続けられる。なお、領域ｄより下の領域から始った上方スキャンは途中で下方スキャンに合流するため領域ａまで到達しない。
【００４８】
本実施例では領域を８つに分割し、１つの領域内の走査配線が下方スキャンされた後に上方スキャンされるまでの平均期間を２／８垂直期間としてある為、画像表示期間は１／４垂直期間となる。ここで、この領域分割数や上方スキャン発生タイミングを変化させることにより、実施例２のように画像表示期間の垂直走査期間２２０に対する比率をリアルタイムに変更可能となっている。また、そのため、図１９に示してある本実施例における液晶コントローラ１７０は実施例３と同様に、表示する画像の移動速度を判定して走査配線駆動回路１１０を制御できるようになっている。さらに、実施例４と同様に発光領域分離型バックライトを使用することも可能である。
【００４９】
以上のように本実施例では、各画素における画像表示及び消去（黒表示）を実現する駆動方式として走査配線の選択順序を制御する方式とした為に、部品コストや製作コストを更に低減することが可能である。
【００５０】
【発明の効果】
本発明は、動画を表示する場合にも良好な表示性能が得られる液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】実施例１のアクティブマトリクス型液晶表示装置の各配線への電圧印加方法。
【図２】実施例１のアクティブマトリクス型液晶表示装置の画素部の等価回路図。
【図３】動画を適切に表示するために必要な画像表示期間と液晶応答速度を示す図。
【図４】実施例１のアクティブマトリクス型液晶表示装置のブロック図。
【図５】実施例１のアクティブマトリクス型液晶表示装置の共通配線駆動回路の内部構成図。
【図６】実施例２のアクティブマトリクス型液晶表示装置の液晶表示コントローラのブロック図。
【図７】実施例３のアクティブマトリクス型液晶表示装置のブロック図。
【図８】実施例３のアクティブマトリクス型液晶表示装置の走査・共通配線駆動回路の内部構成図。
【図９】実施例３のアクティブマトリクス型液晶表示装置の液晶表示コントローラのブロック図。
【図１０】実施例４のアクティブマトリクス型液晶表示装置のバックライト部。
【図１１】実施例４のアクティブマトリクス型液晶表示装置の液晶表示コントローラのブロック図。
【図１２】実施例５の液晶表示装置の電気的な模式図。
【図１３】実施例５の画素の電気的等価回路図。
【図１４】図１３の回路に印加される電圧波形と液晶表示装置の透過率変化図。
【図１５】実施例６の画素の電気的等価回路図。
【図１６】実施例１の画素構造図。
【図１７】実施例７の液晶表示装置のブロック図。
【図１８】実施例７の液晶表示装置の走査配線駆動方式を示す模式図。
【図１９】実施例７の液晶表示装置の液晶表示コントローラのブロック図。
【符号の説明】
１０１…走査配線、１０２…信号配線、１０３…共通配線、１０４…液晶、１０５…アクティブ素子、１０６…保持容量、１０７…第２のアクティブ素子、１１０…走査配線駆動回路、１２０…信号配線駆動回路、１３０…共通配線駆動回路、１３１…シフトレジスタ、１３２…アンプ回路、１４０…走査・共通配線駆動回路、１４１…走査配線選択用シフトレジスタ、１４２…共通配線選択用シフトレジスタ、１４３…共通配線選択用アンプ回路、１４４…走査配線選択用アンプ回路、１５０…液晶表示部、１６０…バックライト、１６１…バックライト駆動回路、１７０…液晶表示コントローラ、１７１…動画判定回路、１７２…メモリ、１７３…信号配線駆動回路制御用回路、１７４…走査配線駆動回路制御用回路、１７５…画像表示期間制御回路、１７６…明るさ制御回路、１７７…発光部位・明るさ制御回路、２０１…走査配線電位、２０２…信号配線電位、２０３…共通配線電位、２０４…液晶印加電圧、２１１…画像書込みパルス、２１２…液晶印加電圧クリアパルス、２２０…垂直走査期間、２２１…画像表示期間、２０４…液晶印加電圧。
【図１】
0003747768.tif 000002
【図２】
0003747768.tif 000003
【図３】
0003747768.tif 000004
【図４】
0003747768.tif 000005
【図５】
0003747768.tif 000006
【図６】
0003747768.tif 000007
【図７】
0003747768.tif 000008
【図８】
0003747768.tif 000009
【図９】
0003747768.tif 000010
【図１０】
0003747768.tif 000011
【図１１】
0003747768.tif 000012
【図１２】
0003747768.tif 000013
【図１３】
0003747768.tif 000014
【図１４】
0003747768.tif 000015
【図１５】
0003747768.tif 000016
【図１６】
0003747768.tif 000017
【図１７】
0003747768.tif 000018
【図１８】
0003747768.tif 000019
【図１９】
0003747768.tif 000020