(57)【特許請求の範囲】
【請求項１】
電源ラインから給電を受け、出力端子から負荷に出力電圧を供給する電源回路において、
前記出力電圧を間欠的に検出する出力電圧検出手段と、
前記出力電圧検出手段によって検出された検出電圧と、基準電圧とを比較する比較手段と、
前記出力電圧検出手段の動作期間に対応する前記比較手段の比較結果に基づいてオンするスイッチング手段と、前記スイッチング手段がオンになると電力を蓄積する一方、前記スイッチング手段がオフになると蓄積された電力を前記出力電圧として放出して前記負荷に供給する電力蓄積手段と、を有する出力電圧発生手段と、
を備え、
前記比較手段は、前記比較結果に基づいて時定数が可変される微分回路を有し、当該微分回路の出力に応じて前記スイッチング手段のオン期間を制御することを特徴とする電源回路。
【請求項２】
電源ラインから給電を受け、出力端子から負荷に出力電圧を供給する電源回路において、
前記出力電圧を間欠的に検出する出力電圧検出手段と、
前記出力電圧検出手段によって検出された検出電圧を次の検出タイミングまで記憶し、新たに検出電圧が検出されると記憶内容を更新する出力電圧記憶手段と、
前記出力電圧記憶手段に記憶される前記検出電圧と、基準電圧とを比較する比較手段と、
前記比較手段の比較結果に基づいて、前記出力電圧を発生する出力電圧発生手段と
を備えることを特徴とする電源回路。
【請求項３】
前記出力電圧検出手段は、前記出力端子と前記電源ラインとの間に直列に接続されたスイッチング素子と第１および第２の抵抗素子とを備え、前記スイッチング素子がオンになると前記第１および第２の抵抗素子の接続点から前記検出電圧を出力することを特徴とする請求項１に記載の電源回路。
【請求項４】
前記出力電圧検出手段は、前記出力端子と前記電源ラインとの間に直列に接続された第１のスイッチング素子と第１および第２の抵抗素子とを備え、前記第１のスイッチング素子がオンになると前記第１および第２の抵抗素子の接続点から前記検出電圧を出力し、
前記出力電圧記憶手段は、前記第１および第２の抵抗素子の接続点に一端が接続されるとともにオン・オフタイミングが前記第１のスイッチング素子と同一タイミングで制御される第２のスイッチング素子と、この第２のスイッチング素子の他端と接続されるコンデンサとを備え、前記コンデンサに前記検出電圧を記憶することを特徴とする請求項２に記載の電源回路。
【請求項５】
請求項１または２に記載の電源回路を有し、互いに対向する２枚の基板間に電気光学材料が挟持されてなる複数の画素を有する電気光学装置であって、
前記電源回路の出力電圧に基づいて、前記複数の画素を駆動するための駆動信号を生成する駆動手段を備えることを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低損失で電力を供給する電源回路、および、低消費電力化を図った電気光学装置に関する。
【０００２】
【背景技術】
一般に、リニア・レギュレータでは、入出力間の電圧差をすべてパワートランジスタの損失として消費するので、効率が悪いとされている。一方、チョッパ型レギュレータでは、入出力間の電圧差に応じてスイッチング・トランジスタのオン／オフ比を変化させる定電圧制御が行われるので、入出力間の電圧差に比例して損失が増加することはない。それゆえ、チョッパ型レギュレータでは、リニア・レギュレータよりも効率が良いとされている。
【０００３】
ところで、従来のチョッパ型レギュレータでは、出力電圧の値を検出する出力電圧検出部と、検出された出力電圧と基準となる三角波や鋸波などの基準波形とを比較する制御部とを備え、この制御部で比較結果に応じたパルス幅の制御信号を生成し、制御信号を用いてスイッチング・トランジスタのオン／オフを制御する構成となっている。このため、ほとんど無負荷状態の場合にあっても、スイッチング・トランジスタがオンオフするために、その分、損失が発生してしまう、という問題がある。
【０００４】
そこで、負荷に応じて制御信号の発生頻度を可変することが考えられる。すなわち、重負荷の場合には制御信号の発生周期を短くして、スイッチング・トランジスタを頻繁にオンオフすることによって、負荷変動に追従した出力電圧を発生し、一方、軽負荷の場合には制御信号の発生周期を長くして、単位時間当たりに発生するスイッチング・トランジスタのスイッチグ動作回数を減らすことにより、スイッチング動作に伴う損失を低減することが考えられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した制御信号の発生頻度を可変する場合であっても、出力電圧部は常時に動作しているので、出力電圧部による損失が常時発生していた。例えば、出力電圧を抵抗分割し分圧された電圧を比較する場合には、抵抗で消費される電力が損失となるが、出力電圧が大きくなると、電源回路の全体に占める抵抗損失の割合が大きくなるといった問題がある。
【０００６】
本発明は、このような事情に鑑みてなされてもので、その目的とするところは、負荷に応じた電力を低損失で供給することが可能な電源回路、および、低消費電力化を図った電気光学装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電源回路は、電源ラインから給電を受け、出力端子から負荷に出力電圧を供給する電源回路において、前記出力電圧を間欠的に検出する出力電圧検出手段と、前記出力電圧検出手段によって検出された検出電圧と、基準電圧とを比較する比較手段と、前記出力電圧検出手段の動作期間に対応する前記比較手段の比較結果に基づいてオンするスイッチング手段と、前記スイッチング手段がオンになると電力を蓄積する一方、前記スイッチング手段がオフになると蓄積された電力を前記出力電圧として放出して前記負荷に供給する電力蓄積手段と、を有する出力電圧発生手段と、を備え、前記比較手段は、前記比較結果に基づいて時定数が可変される微分回路を有し、当該微分回路の出力に応じて前記スイッチング手段のオン期間を制御することを特徴としている。
【０００８】
この発明によれば、出力電圧検出手段は間欠的に動作するため、出力電圧が検出される検出期間と出力電圧が検出されない非検出期間とが交互に発生することになる。このため、非検出期間に対応する比較結果によって出力電圧を制御すると、出力電圧を目標電圧に一致させることはできないが、出力電圧発生手段は検出期間に対応する比較結果に基づいて出力電圧を発生するので、所望の出力電圧を得ることが可能となる。すなわち、出力電圧検出手段と出力電圧発生手段とは同期して動作するから、負荷変動に対応した出力電圧の制御を行いつつ出力電圧検出手段の非検出期間における消費電力を削減することができる。これにより電源回路全体の損失を低減することができる。
【０００９】
この場合、前記出力電圧検出手段は、前記出力端子と前記電源ラインとの間に直列に接続されたスイッチング素子と第１および第２の抵抗素子とを備え、前記スイッチング素子がオンになると前記第１および第２の抵抗素子の接続点から前記検出電圧を出力することが好ましい。このような構成によれば、スイッチング素子のオンオフを制御することによって、出力電圧検出手段を間欠的に動作させることが可能となる。
【００１０】
また、本発明に係る電源回路は、電源ラインから給電を受け、出力端子から負荷に出力電圧を供給するものであって、前記出力電圧を間欠的に検出する出力電圧検出手段と、前記出力電圧検出手段によって検出された検出電圧を次の検出タイミングまで記憶し、新たに検出電圧が検出されると記憶内容を更新する出力電圧記憶手段と、前記出力電圧記憶手段に記憶される前記検出電圧と、前記負荷に供給すべき目標電圧とを比較する比較手段と、前記比較手段の比較結果に基づいて、前記出力電圧を発生する出力電圧発生手段とを備えることを特徴としている。
【００１１】
この発明によれば、出力電圧検出手段が間欠的に動作すると、検出電圧は、次の検出期間まで出力電圧記憶手段に記憶されることになる。したがって、出力電圧発生手段は、出力電圧検出手段と非同期で動作させることが可能となる。また、この構成によれば、出力電圧検出手段は常に動作するものであってもよいし、あるいは間欠的に動作するものであってもよい。
【００１２】
この場合、前記出力電圧検出手段は、前記出力端子と前記電源ラインとの間に直列に接続された第１のスイッチング素子と第１および第２の抵抗素子とを備え、前記第１のスイッチング素子がオンになると前記第１および第２の抵抗素子の接続点から前記検出電圧を出力し、前記出力電圧記憶手段は、前記第１および第２の抵抗素子の接続点に一端が接続されるとともにオン・オフタイミングが前記第１のスイッチング素子と同一タイミングで制御される第２のスイッチング素子と、この第２のスイッチング素子の他端と接続されるコンデンサとを備え、前記コンデンサに前記検出電圧を記憶することが望ましい。この構成によれば、第１および第２のスイッチング素子のオンオフを制御することによって、出力電圧検出手段を間欠的に動作させ、検出電圧をコンデンサに記憶することが可能となる。
【００１３】
また、本発明に係る出力電圧発生手段の具体的内容としては、負荷の大きさに対応する信号にしたがってオンするスイッチング手段と、前記スイッチング手段がオンになると、電力を蓄積する一方、前記スイッチング手段がオフになると、蓄積された電力を前記出力電圧として放出して前記負荷に供給する電力蓄積手段とを備え、この電源回路に適用される比較手段は、その比較結果に基づいて、前記スイッチング手段のオン期間を制御する制御部を備えることが望ましい。
【００１４】
この場合には、負荷の大きさに対応する信号にしたがってスイッチング手段がオンするとともに、このスイッチング手段がオンの場合には蓄積手段が電力を蓄積する一方、スイッチング手段がオフの場合には蓄積手段が電力を放出して負荷に供給するので、負荷の大きさに応じて電力が効率良く供給される結果、低消費電力化を図ることが可能となる。さらに、スイッチング手段のオン期間が、電力蓄積手段から負荷に実際に供給される電圧と、負荷に供給すべき目標電圧との比較結果に応じて制御されることになるので、蓄積手段から供給される電圧平均値を目標電圧で一定化することも可能となる。なお、このような構成は、蓄積手段の一端を低位側に接続すれば、負荷に対して負電圧を供給することができるし、また、蓄積手段の一端を高位側に接続すれば、負荷に対して正電圧を供給することもできる。
【００１６】
また、本発明に係る電気光学装置は、上述した電源回路を有し、互いに対向する２枚の基板間に電気光学材料が挟持されてなる複数の画素を有するものであって、前記電源回路の出力電圧に基づいて、前記複数の画素を駆動するための駆動信号を生成する駆動手段を備えることを特徴としている。
【００１７】
この発明によれば、電源回路の出力電圧検出手段を間欠的に動作させることができるので、そこで消費される電力を削減することができ、電気光学装置の低消費電力化を図ることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
＜第１の実施形態＞
まず、本発明の第１の実施形態に係る電源回路について説明する。図１は、この電源回路２００の全体構成を示すブロック図である。
【００２０】
図に示すように電源回路２００は、第２の信号Ｓ２に従って出力電圧Ｖｏｕｔの値を検出する出力電圧検出部２１０と、第１の信号Ｓ１に従って検出された電圧を基準電圧Ｖｒｅｆと比較し、比較結果に応じたパルス幅を有する制御信号ＣＴＲを発生する制御部２２０と、内部にスイッチング・トランジスタを備え制御信号ＣＴＲに基づいてこれをオンオフさせることによって、出力電圧Ｖｏｕｔを発生するチョッパ式電圧発生部２３０とから大略構成されている。
【００２１】
ここで、第１の信号Ｓ１は、パルスが負荷の大きさに応じた間隔で供給される信号であって、具体的には、高負荷時おいては、図３に示されるように、一定のパルス幅Ｗ１を有するパルス周期Ｐ１が短くなる一方、低負荷時においては、図４に示されるようにパルス周期Ｐ２が長くなる信号である。このような信号は、たとえば、液晶表示装置における表示パターンと負荷の関係のように事前に与えられる情報によりあらかじめ負荷大きさが概想定できる場合に生成可能であり、低消費電力化に有効である。そうでない場合は、S1は、パルス周期P1一定の信号として与えられる。
【００２２】
また、第２の信号Ｓ２は、図３および４に示すように、第１の信号Ｓ１に同期しており、第１の信号Ｓ１がＬレベルからＨレベルへ立ち上がる直前に立ち上がり、第１の信号Ｓ１がＨレベルからＬレベルへ立ち下がる前に立ち下がる信号である。ここで、第２の信号Ｓ２のパルス幅Ｗ２は第１の信号Ｓ１のパルス幅Ｗ１よりも狭く設定されている。
【００２３】
このような構成において、第２の信号Ｓ２がＨレベルの期間において、出力電圧検出部２１０が動作して出力電圧Ｖｏｕｔの値が検出されると、制御部２２０は検出された電圧と基準電圧Ｖｒｅｆと比較して制御信号ＣＴＲを生成する。一方、第２の信号Ｓ２がＬレベルの期間においては、出力電圧検出部２１０は検出動作を停止する。したがって、出力電圧検出部２１０は第２の信号Ｓ２がＨレベルの時にのみ電力を消費するので、損失を削減することが可能となる。
【００２４】
次に、図２は、電源回路２００の詳細構成を示す回路図である。まず、出力電圧検出部２１０は、電圧Ｖｃｃの供給線と出力端ｏｕｔとの間に直列に接続されるｐチャネル型のトランジスタ２１１、抵抗Ｒ４、Ｒ３、およびｎチャネル型のトランジスタ２１２と、インバータ２１３とから構成されている。このトランジスタ２１２のゲートには第１の信号Ｓ１が供給され、一方、トランジスタ２１１のゲートには、インバータ２１３を介して第２の信号Ｓ２が供給されるようになっている。
【００２５】
したがって、第２の信号Ｓ２がＨレベルの場合にはトランジスタ２１１、２１２が同時にオンとなり、抵抗Ｒ４、Ｒ３に電流が流れる。これにより、電圧Ｖｏｕｔおよび電圧Ｖｃｃの線間電圧を抵抗Ｒ４、Ｒ３によって分圧した電圧Ｖｉｎが、検出電圧として出力される。一方、第２の信号Ｓ２がＬレベルの場合にはトランジスタ２１１、２１２が同時にオフとなるので、抵抗Ｒ４、Ｒ３によって電力が消費されないことになる。ただし、この場合には、出力電圧検出部２１０の出力インピーダンスはハイインピーダンス状態になり、電圧Ｖｉｎを出力することができない。
【００２６】
次に、制御部２２０において、第１の信号Ｓ１は、コンデンサＣ１を介してインバータ２２１に供給される。また、インバータ２２１の入力端は、抵抗Ｒ１を介して接地されている。すなわち、第１の信号Ｓ１は、少なくともコンデンサＣ１および抵抗Ｒ１からなる微分回路を介してインバータ２２１に供給される構成となっている。ここで、説明の便宜上、インバータ２２１の入力端を端子▲１▼とする。
【００２７】
また、比較回路２２２において、その一方の入力端には電圧Ｖｉｎが供給されるようになっており、他方の入力端は、基準電圧Ｖｒｅｆの供給線に接続される。この比較回路２２２は、電圧（Ｖｉｎ−Ｖｒｅｆ）を増幅するものであって、例えば、オペアンプと抵抗とを備えた正転アンプとして構成される。このため、その出力電圧Ｖｃｐは、電圧Ｖｉｎが徐々に低下して基準電圧Ｖｒｅｆよりも下回ると、負側に移動する一方、反対に、電圧Ｖｉｎが上昇して基準電圧Ｖｒｅｆを超えると、正側に移動することになる。
【００２８】
なお、電圧Ｖｏｕｔは負電圧であり、電圧Ｖｉｎは、電圧Ｖｏｕｔおよび電圧Ｖｃｃの線間電圧を抵抗Ｒ４、Ｒ３によって分圧したものであるから、電圧Ｖｏｕｔが低下すると（すなわち、電圧Ｖｏｕｔと接地レベルとの電圧絶対値が増加すると）、電圧Ｖｉｎも低下する関係にある。
【００２９】
次に、比較回路２２２の出力端は、ダイオードＤ２および抵抗Ｒ２を介して、インバータ２２１の入力端、端子▲１▼に接続されている。端子▲１▼が電圧比較回路２２２の出力電圧ＶｃｐにダイオードD２の順方向電圧を加えた電圧よりも正側の領域では、ダイオードD２が順バイアスとなるため、上記微分回路の抵抗分が実質的に抵抗Ｒ１、Ｒ２の並列抵抗となり、それ以外の領域では、ダイオードD２が逆バイアスとなるため、上記微分回路の抵抗分が実質的に抵抗Ｒ１のみとなる。したがって、比較回路２２２の出力電圧Ｖｃｐに応じて上記微分回路のＶｃｃ電圧からインバータのしきい値Ｖｔｈにいたるまでの実質的な時定数が可変される。
【００３０】
次に、インバータ２２１の出力端は、チョッパ式電圧発生部２３０を構成するｐチャネル型のトランジスタ２３１におけるゲートに接続されている。ここで、説明の便宜上、インバータ２２１の出力端、すなわち、トランジスタ２３１のゲートを端子▲２▼とする。このトランジスタ２３１のソースは、電圧Ｖｃｃの供給線に接続される一方、そのドレインは、一端が接地されたリアクトルＬの他端に接続されている。そして、リアクトルＬの他端は、ダイオードＤ１を介して、コンデンサＣ２と電源回路２００の出力端ｏｕｔに接続され、この電圧Ｖｏｕｔが負荷に供給されることとなる。なお、コンデンサＣ２の他端は、接地される。ここで、説明の便宜上、トランジスタ２３１のドレイン、すなわち、リアクトルＬの他端を端子▲３▼とする。
【００３１】
インバータ２２１の入力端たる端子▲１▼に供給される信号は、コンデンサＣ１および抵抗Ｒ１からなる微分回路を通過した第１の信号Ｓ１であるので、第１の信号Ｓ１が電圧Ｖｃｃに遷移した瞬間に、接地レベルＧＮＤから電圧Ｖｃｃに跳ね上がる。このため、端子▲１▼の電圧がインバータ２２１のしきい値Ｖｔｈを越えるので、端子▲２▼の電圧は接地レベルＧＮＤに遷移する結果、トランジスタ２３１がオンする。したがって、トランジスタ２３１のドレイン、すなわち、リアクトルＬの他端たる端子▲３▼の電圧は、ほぼ電圧Ｖｃｃとなるので、リアクトルＬに端子▲３▼から接地点の方向に電流が流れて、エネルギが蓄積されることになる。
【００３２】
一方、微分回路の出力たる端子▲１▼の電圧が、前述した比較回路２２２の出力電圧Ｖｃｐに応じた上記微分回路のVｃｃ電圧からインバータ２２１のしきい値Vthにいたるまでの実質的な時定数にしたがって徐々に減衰し、インバータ２２１のしきい値Ｖｔｈを下回ると、端子▲２▼の電圧はＶｃｃに遷移するので、トランジスタ２３１がオフする。このため、リアクトルＬでは、それまで端子▲３▼から接地点の方向に流れていた電流を維持するため、負側に大きく振られ、その電圧がコンデンサＣ２によって保持されている出力端ｏｕｔ電圧からダイオードＤ１の順方向電圧を減じた値を下回り、ダイオードＤ１が順バイアスとなり、リアクトルＬに蓄積されたエネルギは、コンデンサＣ２に移動する。リアクトルＬに蓄積されたエネルギが全てコンデンサＣ２に移動した時点でリアクトルＬの電流も０となり、ダイオードＤ１は、再び逆バイアスとなる。電源回路２００の出力電圧Ｖｏｕｔとして必要な電力は、コンデンサＣ２により供給されることとなる。以降、このような動作の繰り返しとなる。
【００３３】
ここで、上述したように微分回路の時定数は、電圧Ｖｉｎと基準電圧Ｖｒｅｆとの差分に応じて変動する。例えば、出力電圧Ｖｏｕｔが所定の電圧より低下すると（出力電圧Ｖｏｕｔの絶対値が増加すると）、比較回路２２２の出力信号Ｖｃｐは負側に移動し、微分回路の時定数が小さくなる。このため、端子▲１▼の電圧は、第１の信号Ｓ１がＨレベルに遷移した後、より短時間で電圧Ｖｃｃから減衰することになる。このため、トランジスタ２３１のオン時間が短くなって、リアクトルＬに蓄積されるエネルギが減少するので、出力電圧Ｖｏｕｔを増加（出力電圧Ｖｏｕｔの絶対値を低下）させる方向の制御が行われることになる。
【００３４】
一方、出力電圧Ｖｏｕｔが所定の電圧より増加すると、比較回路２２２の出力信号Ｖｃｐは正側に移動し、微分回路の時定数が大きくなる。このため、トランジスタ２３１のオン時間が長くなるので、出力電圧Ｖｏｕｔを低下（出力電圧Ｖｏｕｔの絶対値を増加）させる方向の制御が行われることになる。
【００３５】
すなわち、端子▲１▼の電圧がインバータ２２１のしきい値Ｖｔｈを上回る期間に応じて出力電圧Ｖｏｕｔが制御されることになる。したがって、出力電圧検出部２１０はそのような期間中に出力電圧Ｖｏｕｔの値を検出すれば十分であり、他の期間においては、出力電圧Ｖｏｕｔを検出しなくてもよい。
【００３６】
ところで、この例の微分回路の時定数をτとすれば、時定数τの取り得る範囲は、（Ｃ１Ｒ１Ｒ２）／（Ｒ１＋Ｒ２）≦τ≦Ｃ１Ｒ１となる。端子▲１▼の電圧がインバータ２２１のしきい値Ｖｔｈを上回る期間は時定数τによって定まる。このため、第２の信号Ｓ２のパルス幅Ｗ２は、上記した時定数τが最も大きくなるＣ１Ｒ１に対応するように定められている。これにより、トランジスタ２３１のオン期間を特定するためのタイミングにおいて、出力電圧検出部２１０は出力電圧Ｖｏｕｔを確実に検出することができ、さらに、不必要な期間において出力電圧検出部２１０は動作を停止するので消費電力を削減することができる。
【００３７】
このような制御の結果、すなわち、出力電圧Ｖｏｕｔおよび電圧Ｖｃｃの線間電圧を抵抗Ｒ４、Ｒ３で分圧した電圧Ｖｉｎが、基準電圧Ｖｒｅｆを中心にした一定幅で収まるような制御が行われる。このため、出力電圧Ｖｏｕｔの平均値は、両方向の制御が均衡する電圧で一定化することとなる。したがって、次の式が成立する。
【００３８】
Ｖｒｅｆ＝Ｖｉｎ＝（Ｖｃｃ−Ｖｏｕｔ）・Ｒ３／（Ｒ４＋Ｒ３）
したがって、出力電圧Ｖｏｕｔの平均値は、｛Ｖｃｃ−Ｖｒｅｆ・（Ｒ４＋Ｒ３）／Ｒ３｝で一定化することとなる。なお、電圧Ｖｏｕｔは、上述したように符号を含んだ負値である。
【００３９】
なお、低負荷時の動作については、図４に示されるように、第１の信号Ｓ１のパルス間隔Ｐ２が高負荷時のパルス間隔Ｐ１よりも長くなるので、トランジスタ２０２のスイッチング周期も長くなるが、それ以外は基本的に高負荷時と同様である。ただし、低負荷であるがゆえに、コンデンサＣ２の放電もゆるやかに進行する。また、この低負荷においても、高負荷時と同様に、出力電圧Ｖｏｕｔの平均値を一定化させる制御が行われる。
【００４０】
このような電源回路２００によれば、第１の信号Ｓ１と同期した第２の信号Ｓ２に基づいて出力電圧検出部２１０は制御されるので、抵抗Ｒ３、Ｒ４の消費電力を削減することができ、電源回路２００の損失を大幅に低減することが可能となる。さらに、第一の信号Ｓ１を負荷が大きくなるにつれ、一定幅Ｗ１を有するパルスの間隔が長くなる信号とできれば、信号Ｓ１にしたがって、トランジスタ２３１がオンオフするので、リアクトルＬに効率良くエネルギを蓄積させるとともに、放出させることができる。特に、ほとんど無負荷状態にあっては、パルスの間隔が非常に長くなって、トランジスタ２３１のスイッチング頻度が低下するので、スイッチングによって生じる損失を少なく抑えることもできる。さらに、電圧Ｖｉｎが、基準電圧Ｖｒｅｆで一定化するようにトランジスタ２３１のオン幅が制御される結果、出力端の電圧Ｖｏｕｔを一定化することも可能となる。
【００４１】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電源回路について説明する。この電源回路は出力電圧検出部２１０の構成が相違するとともに第１の信号Ｓ１とは非同期な第３の信号Ｓ３にしたがって動作する点を除いて、図２に示す第１実施形態の電源回路と同様に構成されている。
【００４２】
図５は第２実施形態に係る電源回路に用いられる出力電圧検出部２１０‘の回路図である。この図に示すように、出力電圧検出部２１０’は、第１実施形態の出力電圧検出部２１０の構成部分の他に、サンプルホールド回路を備えている。このサンプルホールド回路は、一端が接地されるととともに他端が制御部２２０の比較回路２２２に接続されるコンデンサＣ３と、抵抗Ｒ３、Ｒ４の接続点とコンデンサＣ３の他端との間に接続されるｎチャンネル型のトランジスタ２１４とから構成されている。また、トランジスタ２１４のゲートには、第３の信号Ｓ３が供給されるようになっている。
【００４３】
ここで、図６を参照して、第２実施形態に係る電源回路の動作を説明する。この図に示すように、第３の信号Ｓ３は第１の信号Ｓ１と非同期である。第３の信号Ｓ３がＨレベルの期間にあっては、トランジスタ２１１、２１２、および２１４がオンするので、抵抗Ｒ４、Ｒ３に電流が流れ、電圧Ｖｏｕｔおよび電圧Ｖｃｃの線間電圧を抵抗Ｒ４、Ｒ３によって分圧した電圧Ｖｉｎが、検出電圧としてコンデンサＣ３に供給される。一方、第３の信号Ｓ３がＬレベルの期間にあっては、トランジスタ２１１、２１２、および２１４がオフするので、抵抗Ｒ４、Ｒ３に電流が流れず、また、コンデンサＣ３の電圧がホールドされる。換言すれば、サンプルホールド回路によって、検出電圧Ｖｉｎを次の検出タイミングまで記憶し、新たに検出電圧Ｖｉｎが検出されると記憶内容が更新されるようになっている。
【００４４】
したがって、制御部２２０は、トランジスタ２１１、２１２がオフ状態で検出電圧Ｖｉｎが検出されていない期間であっても、コンデンサＣ３に記憶された検出電圧Ｖｉｎと基準電圧Ｖｒｅｆとを比較して、微分回路を制御する電圧Ｖｃｐを発生させることができる。
【００４５】
このため、チョッパ式電圧発生部２３０のトランジスタ２３１のスイッチング周期（第１の信号Ｓ１の周期）をＴａとし、出力電圧検出部２１０‘の動作周期（第３の信号Ｓ３の周期）をＴｂとしたとき、この例のようにＴａ＜Ｔｂに設定することができる。このため、第１実施形態と比較して出力電圧を検出する周期を長くすることができる。また、第３の信号Ｓ３のパルス幅Ｗ３は、コンデンサＣ３を充電できれるだけの期間があれば足りるので、抵抗Ｒ３、Ｒ４およびコンデンサＣ３の値を適宜設定することによって、第１実施形態で説明した第２の信号Ｓ２のパルス幅Ｗ２より狭くすることができる。したがって、この電源回路によれば、出力電圧検出部２１０’の動作期間を短時間にすることができ、この結果、損失をより一層低減することが可能となる。さらには、本構成の場合の比較回路２２２として、積分アンプとしての構成も可能であり、出力端の電圧Ｖｏｕｔをより高精度化することも可能となる。
【００４６】
なお、実施例1、実施例2中のインバータは通常のインバータとして説明したがシュミットトリガ入力のものでもかまわない。またダイオードについては、通常のダイオードで説明したがショットキダイオードとしてもよい。特にD1については、効率の面で順方向電圧の小さいショットキダイオードとしたほうが望ましい。またより効率を改善するためにD1をトランジスタを使った同期整流回路等で置き換えることが可能であることは、言うまでもない。
【００４７】
＜第３実施形態＞
次に、第１実施形態に係る電源回路を適用した電気光学装置について説明する。図７は、この電気光学装置の一例である液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示パネル１０では、ｉ本のデータ線X1〜Xiとｊ本の走査線Y1〜Yjとの各交差点において画素１６が複数形成されており、各画素１６は、液晶表示要素（液晶層）１８とＴＦＤ（Thin Film Diode）素子２０とが直列に接続された構成となっている。なお、図では、ＴＦＤ素子２０がデータ線の側に接続され、液晶層１８が走査線の側に接続されているが、これとは逆に、ＴＦＤ素子２０が走査線の側に、液晶層１８がデータ線の側にそれぞれ接続された構成でも良い。
【００４８】
ここで、液晶表示パネル１０の詳細構成について説明する。図８は、その一例を摸式的に示す部分破断斜視図である。この図に示されるように、液晶表示パネル１０は、素子基板３０と、これに対向配置される対向基板３２とを備えている。このうち、素子基板３０の対抗面には、複数の画素電極３４が、それぞれマトリクス状に配列している。ここで、同一列に配列する画素電極３４は、列方向に短冊状に延在するデータ線X1〜Xiの１本に、それぞれＴＦＤ素子２０を介して接続されている。ここで、ＴＦＤ素子２０は、基板側からみると、第１金属膜２２と、この第１金属膜２２を陽極酸化した酸化膜２４と、第２金属膜２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造を採る。このため、ＴＦＤ素子２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００４９】
一方、対向基板３２において、素子基板３０の対抗面には、走査線Y1〜Yjが、データ線X1〜Xiとは直交する行方向に延在し、かつ、画素電極３４の対向電極となるように配列している。
【００５０】
さて、このように構成された素子基板３０と対向基板３２とは、基板周辺に沿って塗布されるシール剤と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶が封入されて、これにより、図７における液晶層１８が形成されることとなる。すなわち、液晶層１８は、データ線と走査線との交差地点において、当該データ線と、画素電極３４と、両者の間に位置する液晶とで構成されることになる。
【００５１】
ほかに、対向基板３２には、液晶表示パネル１０の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、さらに、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられる。くわえて、素子基板３０および対向基板３２の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。
【００５２】
ただし、液晶表示パネル１０においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となるため、光利用効率が高まり、このため液晶表示パネルの高輝度化や低消費電力化などの点において有利である。また、液晶表示パネル１０を反射型とする場合、画素電極３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。
【００５３】
なお、ＴＦＤ素子２０は、２端子型スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどが、２端子型スイッチング素子として適用可能である。
【００５４】
説明を再び図７に戻す。走査線信号駆動回路１１０は、駆動制御回路１３０から供給させる信号にしたがって、電源回路２１０から供給される電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ７を選択して、各走査線Y1〜Yjにそれぞれ走査信号として供給するものである。ここで、走査信号の波形例としては、例えば、図９に示される波形が挙げられる。この図に示される波形にあっては、ある走査線Ym（Y1≦Ym＜Yj）と、この走査線Ymの次位に位置する走査線Ym+1とに供給される走査信号をそれぞれ示すものである。これらの図に示すように、走査信号は、走査線の１行毎に充電モードおよび放電モードが交互に切り替えられ、かつ、１本の走査線に着目すれば、１垂直走査期間TV毎にモードが切り替えられる。ここで、充電モードにおいて、ある走査線が選択されると、その１水平走査期間の後半１／２の期間においては、当該走査線に供給される走査信号は電圧Ｖ１となる。これにより、ＴＦＤ素子２０が導通して、データ信号に応じた電圧が液晶層に充電される。１垂直走査期間経過後、放電モードに切り替えられて、走査線が選択されると、その１水平走査期間の前半１／２の期間において、当該走査線に供給される走査信号は電圧Ｖ７となる。このため、データ信号にかかわらずＴＦＤ素子２０が導通して、電圧Ｖ１とはデータ信号Ｖ３、Ｖ４の中間値を基準として逆極性の電圧で液晶層が過充電される。引き続いて後半１／２の期間において、当該走査線に供給される走査信号は電圧Ｖ２となる。これにより、ＴＦＤ素子２０が導通して、過充電された液晶の放電がデータ信号に応じて行われるようになっている。なお、走査信号の波形は、これ以外にも種々の波形が適用可能であり、例えば、充電モードのみが正極・負極で交互に出力される波形や、１水平走査期間毎に極性が反転する波形、さらには、ｎ水平走査期間毎に極性を反転するものでも良く、また、１水平走査期間毎の反転駆動を行わず、フレーム反転のみとすることも良い。
【００５５】
また、データ信号駆動回路１２０は、各データ線X1〜Xiにそれぞれデータ信号を供給するものである。なお、このデータ信号は、走査信号の一部期間で選択される電圧Ｖ３、Ｖ４で規定される。さらに、駆動制御回路１３０は、外部から供給される画像信号および同期信号に基づいてクロック信号や制御信号などを生成して、走査信号駆動回路１１０およびデータ信号駆動回路１２０をそれぞれ制御するものである。ここで、駆動制御回路１３０によって生成されるクロック信号や制御信号などには、上述した各走査信号のタイミングを規定するクロック信号や、走査信号の電圧を選択するための信号などが含まれる。くわえて、例えば図１０に示されるように、液晶表示パネル１０の表示画面を走査線の延在方向に沿って分割した領域Ａについては表示領域とし、領域Ｂについては非表示領域とする旨が表示切替信号によって指示された場合、駆動制御回路１３０は、次のようにして第１の信号Ｓ１を生成する。すなわち、駆動制御信号１３０は、第１に、図１１に示されるように、各走査線Y1〜Yjにそれぞれ電圧Ｖ１、Ｖ２、Ｖ７を供給すべき期間を規定するための信号ａと、領域Ａに含まれる走査線が選択される期間においてＨレベルとなる信号ｂとの論理積を求め、第２に、この論理積と、信号ａを適切な倍数で分周した信号ｃとの論理和を求めることにより第１の信号Ｓ１を生成する。
【００５６】
このように生成された第１の信号Ｓ１は、表示領域Ａに含まれる走査線が選択される期間においては、一定幅を有するパルスの間隔が密となり、非表示領域Ｂに含まれる走査線が選択される期間においては、パルスの間隔が疎となる。すなわち、第１の信号Ｓ１のパルス間隔は、駆動すべき画素個数が多数になると想定される場合には密となり、駆動すべき画素個数が少数になると想定される場合には疎となるように生成される。なお、厳密にいえば、非表示領域Ｂに含まれる走査線が選択される期間においては、駆動すべき画素個数がゼロであるが、この場合でも、各駆動回路では多少なりとも電力が消費されるので、第１の信号Ｓ１として少なからずパルスが供給される構成となっている。
【００５７】
さて、電源回路２００‘は、上述した第１実施形態に係る電源回路２００と基本的に同様な構成を２系統備えたものであり、上述した電圧Ｖ１、Ｖ７を各系統でそれぞれ生成した後、さらに、これらの中間電圧である電圧Ｖ２、Ｖ３をそれぞれ生成する構成となっている。なお、この液晶表示装置１００では、電圧Ｖ４を接地レベルとしているので、実際には、これを除いた電圧Ｖ１、Ｖ２、Ｖ３、Ｖ７が走査信号駆動回路１１０に供給される一方、電圧Ｖ３がデータ信号駆動回路１２０に供給されることとなる。
【００５８】
ところで、電圧Ｖ１は正極性であるので、この電圧Ｖ１を生成する系統は、第１実施形態に係る電源回路２００とは、接地レベルを基準にして極性を反転した構成となる。また、各系統の基準電圧Ｖｒｅｆとしては、それぞれ出力端電圧をＶ１、Ｖ７とさせる必要から、それぞれ、（Ｖｃｃ−Ｖ１）・Ｒ３／（Ｒ４＋Ｒ３）と、（Ｖｃｃ−Ｖ７）・Ｒ３／（Ｒ４＋Ｒ３）とに設定される。なお、電源回路２１０としては、電圧Ｖ１、Ｖ２、Ｖ３、Ｖ７をそれぞれ４系統で個別に生成するようにしても良い。また、このように４系統個別に生成する場合に、電圧Ｖ１、Ｖ２を、液晶表示パネル１０の温度に応じて補償させるときには、液晶表示パネル１０の温度を、サーミスタやダイオードなどの感温素子により検出するとともに、検出された温度を、温度／電圧変換テーブルにより電圧に変換して、この変換された電圧を、基準電圧Ｖｒｅｆとすれば良い。
【００５９】
このように、液晶表示パネル１０への走査信号を供給する走査信号駆動回路１１０およびデータ信号を供給するデータ信号駆動回路１２０で用いられる電圧Ｖ１、Ｖ２、Ｖ３、Ｖ７を電源回路２００‘によって供給するとともに、駆動すべき画素個数に応じたパルス間隔の第１の信号Ｓ１を、電源回路２００’に供給する構成を採用すると、結局、駆動すべき画素数が多い場合にはトランジスタのスイッチング頻度が増加する一方、駆動すべき画素数が少ない場合にはトランジスタのスイッチング頻度が増加するので、表示内容に応じて走査信号駆動回路１１０およびデータ信号駆動回路１２０を駆動することが可能となる。このため、電源回路における不要なスイッチングが抑止される結果、損失が低減されて、低消費電力化が図られることとなる。
【００６０】
なお、液晶表示パネル１００として、スイッチング素子にＴＦＤ素子を用いたものを例にとって説明したが、これに限られず、一方の基板において走査線、データ線を設けるとともに、それらの各交差点においてゲートが走査線に、ソースがデータ線に、ドレインが画素電極に、それぞれ接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いてものでも良い。くわえて、これらスイッチング素子を用いずに、ＳＴＮ（Super Twisted Nematic）型液晶を用いたパッシィブ型液晶などにも適用可能である。さらに、液晶の換えて、発光層を配置したエレクトロルミネッセンス表示装置など、各種の電気光学効果を用いて表示を行う表示装置に適用可能である。
【００６１】
＜変形例＞
本発明は上述した各実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
【００６２】
（１）上述した第１および第２実施形態において、出力電圧検出部２１０、２１０‘は、トランジスタ２１１、２１２を備えるものであったが、トランジスタ２１１を省略して、抵抗Ｒ３を電源Ｖｃｃの供給線と接続するようにしてもよい。要は、第２または第３の信号Ｓ２，Ｓ３にしたがって、抵抗Ｒ３、Ｒ４に流れる電流を遮断するのであれば、どのような手段を用いてもよいことは勿論である。
【００６３】
（２）上述した第２実施形態においては、出力電圧Ｖｏｕｔをチョッパ式電圧発生部２３０によって発生させたが、本発明はこれに限定されるものではなくリニア式の電圧発生部であってもよいことは勿論である。
【００６４】
（３）上述した第３実施形態においては、第１実施形態で説明した電源回路を適用した例を説明したが、第２実施形態に係る電源回路を適用してもよいことは勿論である。さらに、これらの電源回路は、損失が極めて少ないので、携帯電話機やノート型のコンピュータ、あるいは携帯型ＶＴＲといった二次電池で動作する各種の携帯電子機器の電源として好適である。
【００６５】
【発明の効果】
以上説明したように本発明によれば、出力電圧を検出する構成を間欠的に動作させることができるので、電源回路において消費される電力を低く押さえることが可能となる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態にかかる電源回路の全体構成を示すブロック図である。
【図２】  同電源回路の詳細構成を示す回路図である。
【図３】  高負荷時における同電源回路の動作を説明するための波形図である。
【図４】  低負荷時における同電源回路の動作を説明するための波形図である。
【図５】  本発明の第２実施形態にかかる電源回路に用いられる出力電圧検出部の回路図である。
【図６】  同電源回路の動作を説明するための波形図である。
【図７】  本発明の第３実施形態にかかる電気光学装置の一例たる液晶表示装置の電気的構成を示すブロック図である。
【図８】  同液晶表示装置における液晶表示パネルの要部構成を示す部分破断斜視図である。
【図９】  同液晶表示パネルにおける走査信号の一例を示す波形図である。
【図１０】  同液晶表示パネルにおける画面分割を説明するための図である。
【図１１】  同液晶表示装置において第１の信号の生成過程を説明するための図である。
【符号の説明】
１０……液晶表示パネル
１００……液晶表示装置
１１０……走査信号駆動回路
１２０……データ信号駆動回路
１３０……駆動制御回路
２００……電源回路
２１０……出力電圧発生部
２２０……制御部
２２１……インバータ
２３０……チョッパ式電圧発生部
２３１……トランジスタ
２２２……比較回路
Ｌ……リアクトル
【図１】
0003788094.tif 000002
【図２】
0003788094.tif 000003
【図３】
0003788094.tif 000004
【図４】
0003788094.tif 000005
【図５】
0003788094.tif 000006
【図６】
0003788094.tif 000007
【図７】
0003788094.tif 000008
【図８】
0003788094.tif 000009
【図９】
0003788094.tif 000010
【図１０】
0003788094.tif 000011
【図１１】
0003788094.tif 000012