(57)【特許請求の範囲】
【請求項１】
水平走査パルスを順次出力する水平シフトレジスタ回路と、
前記水平走査パルスに応答してアルミニウム配線上のデジタルデータを取り込むデジタルデータ配線部と、
デジタルデータをアナログデータに変換して各画素に供給するデジタルアナログ変換回路とを備え、
前記水平シフトレジスタ回路、デジタルデータ配線部および前記デジタルアナログ変換回路は液晶パネルと同一の透明絶縁基板上に作成され、前記デジタルデータに基づいて画素を駆動する液晶表示装置の駆動回路であって、
前記アルミニウム配線は複数本からなり、それぞれ両端に２つの入力端子とを備えるとともに前記透明絶縁基板上に作成されている
ことを特徴とする液晶表示装置の駆動回路。
【請求項２】
水平走査パルスを順次出力する水平シフトレジスタ回路と、
前記水平走査パルスに応答してアルミニウム配線上のデジタルデータを取り込むデジタルデータ配線部と、
デジタルデータをアナログデータに変換して各画素に供給するデジタルアナログ変換回路とを備え、
前記水平シフトレジスタ回路、デジタルデータ配線部および前記デジタルアナログ変換回路は液晶パネルと同一の透明絶縁基板上に作成され、前記デジタルデータに基づいて画素を駆動する液晶表示装置の駆動回路であって、
前記デジタルアナログ変換回路の電源電圧を液晶パネルの両側から入力する２つの入力端子を備えている
ことを特徴とする液晶表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の駆動回路に関し、特に液晶パネルと同一の透明絶縁基板上に作成され、多重化したデジタルデータに基づいて画素を駆動するデジタル入力方式の液晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】
近年、透明絶縁基板上にＴＦＴ（thin film transistor；薄膜トランジスタ）を設けてなるアクティブマトリクス基板への周辺駆動回路の内蔵化が試みられている。従来、この駆動回路内蔵型（一体型）アクティブマトリクス基板の駆動回路部においては、低抵抗のアルミニウムが配線材料として用いられている。そして、このようなアクティブマトリクス基板を用いた４インチ以下の画面サイズの液晶表示装置においては、画像信号としてアナログ信号を入力していた。
【０００３】
しかしながら、最近、画面サイズが大型化する傾向にあり、１０インチ以上の大画面になると信号線容量が増大することから、アナログ信号を直接液晶表示装置に入力して画素を駆動することは、アナログ信号駆動回路で外部から駆動する際の消費電流の増大をもたらす。特に、これからのノート型パーソナルコンピュータや携帯型の情報端末などは消費電流の低減が望まれており、そのような中でアナログ入力方式を採ることはその流れに逆行することになる。
【０００４】
そこで、デジタル入力方式が用いられるようになってきている。デジタル信号は、二値の量子化された信号を多重に入力して画素の信号の階調性を表現する。このデジタル入力方式の場合には、アナログ入力方式に比べて振幅を３．３Ｖ或いは５．０Ｖ程度に低く設定することが可能であることと、デジタル信号を直接画素の信号として入力して駆動することはないため、消費電流を低減できることが特長となる。
【０００５】
このように、大画面対応の駆動回路内蔵型液晶表示装置において、デジタル入力方式を採用するに際して、デジタルデータ線を大型液晶パネルの内部に作成する場合、そのデジタルデータ線の多重入力を可能にするために、液晶パネルの水平方向に沿って金属配線を施すことになる。この場合、液晶表示装置の額縁に当たる駆動回路の部分が占める領域を極力削減し、かつ、デジタルデータ線を各画素のデジタルアナログ変換回路に対応させるために線幅、線間隔を小さく設定する必要がある。
【０００６】
また、多くの階調性が必要となる場合、多くのデジタルデータを水平方向に亘って転送する必要があるため、デジタルデータのパルス幅が小さくなる。データを多重化すればパルス幅をある程度は大きくすることはできるが、これも内部のシフトレジスタの駆動周波数に制限があるため、無限には多重化することはできない。しかも、液晶パネルの大型化に伴って配線間での寄生容量が増大し、デジタルデータの配線自体がもつ容量は無視できなくなる。これは、主にクロス容量と複数の平行して設置された配線容量が原因となっている。
【０００７】
【発明が解決しようとする課題】
このような状況下において、従来のデジタル入力方式の駆動回路内蔵型液晶表示装置では、図５に示すように、液晶パネルの片側にのみ入力パッド１０１〜１０６を配し、液晶パネルの片側からデジタルデータを入力し、各画素に対応するデジタルアナログ変換回路に供給するようにしていたので、迅速な立ち上がりと立ち下がり特性を示すデジタル信号が、データ配線自体がもつ容量に起因してこれら配線の中でなまりを生じる。
【０００８】
これは、短時間に多くのデジタル画像データを入力する場合に、デジタル画像データは周期的に変位するクロック信号と異なり、ランダムな信号であることから、隣り合う配線間で干渉し合い、その結果、正規のデータが波形ひずみを起こしてしまうためである。なお、図５において、Ｒは配線抵抗、Ｃは配線間容量である。また、図６には、例えばデータｄａｔａ４，５の入力波形Ａ１，Ａ２と、データ線端部のなまりを生じた波形Ｂ１，Ｂ２をそれぞれ示している。
【０００９】
このように、デジタルデータが配線の中でなまりを生じると、二値として判別できる閾値電圧に達するまでに時間がかかったり、極端な場合には当該閾値電圧に達しなくなる。そのため、入力パッド１０１〜１０６に近い側のデジタルアナログ変換回路は正常にデジタルデータをアナログに変換できるのに対して、入力パッド１０１〜１０６から遠い側のデジタルアナログ変換回路は正常にデジタルデータをアナログに変換できなくなる。
【００１０】
なお、特許第２５９６４０７号公報には、複数の場所からクロック信号を入力する構成の液晶表示装置が開示されているが、この液晶表示装置では、周期的に変位するクロック信号を対象にしているとともに、配線材料に高抵抗材料を使用した場合を前提としており、隣接する配線からの容量の飛び込み誘導の影響を考慮に入れていない。また、ＭＯＳトランジスタのゲート入力を前提としているため、トランジスタのゲート数が少ないが、他の電源、信号配線による交差部容量の増大を考慮に入れておらず、したがって交差容量の増大が見込まれる部分には適用不可能である。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、特に大画面対応の場合であっても、デジタル入力が安定して行え、高速、高密度のデータ転送および変換を行うことが可能な液晶表示装置の駆動回路を提供することにある。
【００１２】
【課題を解決するための手段】
本発明による液晶表示装置の駆動回路は、水平走査パルスを順次出力する水平シフトレジスタ回路と、前記水平走査パルスに応答してアルミニウム配線上のデジタルデータを取り込むデジタルデータ配線部と、デジタルデータをアナログデータに変換して各画素に供給するデジタルアナログ変換回路とを備え、前記水平シフトレジスタ回路、デジタルデータ配線部および前記デジタルアナログ変換回路は液晶パネルと同一の透明絶縁基板上に作成され、前記デジタルデータに基づいて画素を駆動する液晶表示装置の駆動回路であって、前記アルミニウム配線は複数本からなり、それぞれ両端に２つの入力端子とを備えるとともに前記透明絶縁基板上に作成されてた構成となっている。
【００１３】
上記構成の液晶表示装置の駆動回路において、同種のデジタルデータを例えば液晶パネルの両側の２個所から取り込んでアルミニウム配線に入力することにより、片側入力の場合に比べて、アルミニウム配線の配線抵抗が１／２となり、配線間容量も１／２となり、時定数がこれらの積の１／４となる。これにより、アルミニウム配線を伝送されるデジタルデータの波形なまりを軽減できるため、デジタル入力が安定して行える。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明が適用されるデジタル入力方式の例えばアクティブマトリクス型液晶表示装置の一例を示す概略構成図である。
【００１５】
図１において、複数行の走査線（走査電極）１１および複数列の信号線（信号電極）１２がマトリクス状に交差し、その各交差部には複数個の画素１３が２次元配置されている。これら画素１３の各々は、走査線１１にゲート電極が、信号線１２にソース電極がそれぞれ接続されたスイッチ素子である例えばＴＦＴ１４およびこのＴＦＴ１４のドレイン電極に画素電極が接続された液晶セル１５から構成されている。
【００１６】
画素１３の各々において、液晶セル１５には画素電極に対向して対向電極が設けられている。対向電極は図１では模式的に示されているが、通常は、全ての画素電極に共通に設けられた１個の誘電層があり、対向電極には一定の電圧がコモン電圧として印加される。なお、図示しないが、通常は、ＴＦＴ１４のリークの許容性を高めるために補助容量（付加容量）も設けられている。
【００１７】
複数個の画素１３を列単位で選択して駆動するための水平駆動回路１６は、水平走査パルスを順次出力する水平シフトレジスタ回路１７と、デジタル画像データを取り込むデジタル画像データ配線部１８と、この取り込んだデジタル画像データのレベル変換をなすレベル変換回路１９と、このレベル変換回路１９でレベル変換されたデジタル画像データを順次格納するデジタルデータメモリ回路２０と、このデジタルデータメモリ回路２０から出力されるデジタルデータをアナログデータに変換して各画素に供給するデジタルアナログ変換回路２１とから構成されている。
【００１８】
一方、複数個の画素１３を行単位で選択して駆動するための垂直駆動回路２２は、垂直走査することによって垂直走査パルスを順次出力する垂直シフトレジスタ回路２３と、この垂直シフトレジスタ回路２３から順次出力される垂直走査パルスに応答して走査線１１を直接駆動する出力バッファ回路２４とから構成されている。
【００１９】
上記構成のアクティブマトリクス型液晶表示装置において、水平シフトレジスタ回路１７は、タイミング生成回路２５から供給されるスタート信号を順次転送し、その各々のレジスタ段から順に水平走査パルスを出力する。すると、この水平走査パルスに応答してデジタル画像データ配線部１８にてデジタルデータが取り込まれ、レベル変換回路１９でレベル変換された後デジタルデータメモリ回路２０に格納される。デジタルデータメモリ回路２０に格納されたデータは、アウトプット・イネーブル信号に応答して一括して出力され、デジタルアナログ変換回路２１に供給される。
【００２０】
図２に、本実施形態に係る水平駆動回路の構成の一例を示す。なお、図２中、図１と同等部分には同一符号を付して示している。
【００２１】
本実施形態においては、例えば５ビットのデジタル画像データｄａｔａ１〜ｄａｔａ５が、液晶パネル（液晶基板）の両側から入力される構成となっている。そのために、液晶パネルの両側には５個ずつ、入力パッド（入力端子）３１〜３５および入力パッド４１〜４５が配置されている。入力される５ビットのデジタル画像データｄａｔａ１〜ｄａｔａ５はランダムなデータである。
【００２２】
そして、入力パッド３１と入力パッド４１の間にはデータ線５１が配線されている。同様にして、入力パッド３２と入力パッド４２の間にはデータ線５２が、入力パッド３３と入力パッド４３の間にはデータ線５３が、入力パッド３４と入力パッド４４の間にはデータ線５４が、入力パッド３５と入力パッド４５の間にはデータ線５５がそれぞれ配線されている。
【００２３】
これらデータ線５１〜５５は、透明絶縁基板上に平行に配線される。データ線５１〜５５の配線材料としては、低抵抗のアルミニウムが使用される。また、データ線５１〜５５の配線幅は、内蔵される駆動回路の占有面積等によって決まるが、設計ルール上望ましいとされる１００μｍ以下に設定される。
【００２４】
また、データ線５１〜５５の各々には、５個のＭＯＳトランジスタＱ１〜Ｑ５がドット単位（列単位）で接続されている。図２には、簡単のため、１ドット分の構成のみを示している。これらＭＯＳトランジスタＱ１〜Ｑ５の各ゲート電極には、水平シフトレジスタ回路１７から順に出力される水平走査パルスφＨｎが印加される。この水平走査パルスφＨｎの印加により、ＭＯＳトランジスタＱ１〜Ｑ５がオン（導通）状態となってデジタル画像データｄａｔａ１〜ｄａｔａ５を取り込み、レベル変換回路１９を介してデジタルデータメモリ回路２０に供給する。
【００２５】
また、電源電圧Ｖｄｄ，Ｖｓｓを入力するための入力パッドについても、液晶パネルの両側から入力する構成を採っている。すなわち、レベル変換回路１９には、入力パッド６１ａ，６１ｂから電源電圧Ｖｄｄが、入力パッド６２ａ，６２ｂから電源電圧Ｖｓｓがそれぞれ入力される。同様に、デジタルデータメモリ回路２０には、入力パッド６３ａ，６３ｂから電源電圧Ｖｄｄが、入力パッド６４ａ，６４ｂから電源電圧Ｖｓｓが、またデジタルアナログ変換回路２１には、入力パッド６５ａ，６５ｂから電源電圧Ｖｄｄが、入力パッド６６ａ，６６ｂから電源電圧Ｖｓｓがそれぞれ入力される。
【００２６】
図３に、本実施形態に係るデジタル画像データ配線部１８の等価回路を示す。同図において、Ｒはデータ線５１〜５５の配線抵抗、Ｃはデータ線５１〜５５の配線間容量である。上述したように、デジタル画像データｄａｔａ１〜ｄａｔａ５を両側入力としたことにより、配線抵抗Ｒと配線間容量Ｃで決まる時定数は、図４に示すように、片側入力の場合の１／４に低減される。
【００２７】
これは、両側入力時の片側から見たときの抵抗が１／２となり、容量も１／２となり、時定数はこれらの積であるから１／４になる訳である。また、両側入力により、片側換算により見える容量は１／２になり、合計で１／８の時定数の低減の効果が得られる。なお、図４には、例えばデータｄａｔａ３，４の入力波形Ａ１，Ａ２および入力波形Ｃ１，Ｃ２と、データ線５１〜５５の中間点の波形Ｂ１，Ｂ２をそれぞれ示している。
【００２８】
ここで、一例として、データ線５１〜５５の配線幅ｗ＝３０μｍ、配線長Ｌ＝３０ｍｍ、配線間容量＋クロス容量Ｃｏ＝１００ｐＦとすると、図５に示す片側入力の場合の時定数Ｔｒｉｓｅ，Ｔｆａｌｌは、
５０ｍΩ／□＊３００００／１０＊１００Ｅ−１２Ｆ＝１５ｎｓｅｃ
となる。これを９０％立ち上がりで達成させるためには、９０％のとき係数が約５であることから、１５ｎｓｅｃ＊５で、７５ｎｓｅｃとなる。
【００２９】
これに、通常のデジタル信号の立ち上がりが７０ｎｓｅｃ（デジタル画像データのドライバで決まる値）であるため、７０ｎｓｅｃ＋７５ｎｓｅｃであり、１４５ｎｓｅｃとなる。この結果、４ＭＨｚ（水平シフトレジスタ回路１７のマスタークロックの周期）でのデータ入力に関しては、その周期が２５０ｎｓｅｃであり、その立ち上がりでサンプリングすることから、サンプリング周期が１２５ｎｓｅｃとなり、１２５ｎｓｅｃ期間でのデータ入力が困難となるため、水平方向の転送周波数を下げざるを得なく、よってデータ転送の速度低下を来す。
【００３０】
これに対して、本発明においては、デジタル画像データｄａｔａ１〜ｄａｔａ５を両側入力としたことにより、時定数が片側入力の場合の１／８であるため、７０ｎｓｅｃ＋７５ｎｓｅｃ／８≒７９ｎｓｅｃとなる。この状態では、４ＭＨｚのＸＧＡ(eXtended Graphics Array) モード（グラフィクス表示規格）のデータ判別が可能となる。このため、高速のデータ転送が可能となる。また、現状のアルミニウム配線の配線幅をそのままにしておくことができるため、液晶表示装置の非画像領域の面積を増やすことなく、時定数の低減が可能となる。
【００３１】
なお、上記実施形態では、液晶パネルの両側の２個所から同種のデジタルデータを入力する構成を採った場合について説明したが、２個所に限定されるものではなく、データ線の途中の何箇所かに入力パッドを接続し、これらの入力パッドからも同種のデジタルデータを入力するようにしても良く、その入力個所が多ければ多いほど、デジタルデータの波形ひずみを抑えることができる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、液晶パネルと同一の透明絶縁基板上に作成され、この透明絶縁基板上に形成されたアルミニウム配線を介して多重化したデジタルデータを取り込み、このデジタルデータに基づいて画素を駆動する液晶表示装置の駆動回路において、同種のデジタルデータを２つ以上の入力端子を通してアルミニウム配線に入力するようにしたことにより、周期的に変位するクロック信号と異なり、ランダムな信号であるデジタルデータの配線容量に起因する波形ひずみを抑え、デジタル入力が安定して行えるようになるため、高速、高密度のデータ転送および変換が行えるようになる。また、多数のデータを同時入力することができるため多階調化が容易となり、これにより高速にデジタルデータの変換が可能となる。
【図面の簡単な説明】
【図１】本発明が適用されるデジタル入力方式のアクティブマトリクス型液晶表示装置の一例を示す概略構成図である。
【図２】本実施形態に係る水平駆動回路の一例を示す概略構成図である。
【図３】本実施形態に係るデジタル画像データ配線部の等価回路図である。
【図４】本実施形態に係るデジタル画像データ配線部における各部の波形図である。
【図５】従来例に係るデジタル画像データ配線部の等価回路図である。
【図６】従来例に係るデジタル画像データ配線部における各部の波形図である。
【符号の説明】
１３…画素、１４…ＴＦＴ（薄膜トランジスタ）、１５…液晶セル、１６…水平駆動回路、１８…デジタル画像データ配線部、２２…垂直駆動回路、３１〜３５，４１〜４５…入力パッド、５１〜５５…データ線
【図１】
0003731321.tif 000002
【図２】
0003731321.tif 000003
【図３】
0003731321.tif 000004
【図４】
0003731321.tif 000005
【図５】
0003731321.tif 000006
【図６】
0003731321.tif 000007