(57)【特許請求の範囲】
【請求項１】
本体の領域をエッチングによって薄化し、本体の分離領域をエッチングによって除去することによって素子の分離が行われる素子の分離方法において、
分離領域に対応する位置に開口を有しているエッチングを遅延させる遅延層を、薄化させようとする本体の領域に形成した後にエッチング処理を行うことにより本体の領域の薄化処理と素子の分離処理とを同じエッチング工程によって行うことを特徴とする素子を分離する方法。
【請求項２】
素子の分離および本体の薄化のためのエッチングは、プラズマエッチングによって行われることを特徴とする請求項１記載の方法。
【請求項３】
遅延層のエッチング速度および遅延層の厚さ、遅延層の数、並びに各遅延層に設けられている開口の位置は、分離のためのエッチング処理が終了したときに薄化された素子の各領域がそれぞれ予め定められた厚さを有するように選択されることを特徴とする請求項１または２記載の方法。
【請求項４】
本体の材料はＳｉであり、遅延層はＳｉＯ2 から形成されることを特徴とする請求項１乃至３のいずれか１項記載の方法。
【請求項５】
遅延層は本体の裏面または前面に付着されることを特徴とする請求項１乃至４のいずれか１項記載の方法。
【請求項６】
分離領域に開口を備えた遅延層が薄化されるべき領域の表面から隔てられた本体の内部に設けられることを特徴とする請求項１乃至４のいずれか１項記載の方法。
【請求項７】
遅延層のエッチング速度は、分離プロセスの終了後に遅延層の一部分が残されているように選択されることを特徴とする請求項１乃至６のいずれか１項記載の方法。
【請求項８】
遅延層は金属から形成されることを特徴とする請求項１乃至７のいずれか１項記載の方法。
【請求項９】
本体は半導体ウェハであり、素子は電子素子であることを特徴とする請求項１乃至８のいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は本体内の関連した素子を分離する方法に関する。
【０００２】
【従来の技術】
本発明による方法は、電子素子が半導体ウェハ内で関連し、かつ分離されなければならない半導体技術において多数適用されている。その他、多層回路板からの個々の素子の分離およびセラミック回路板、センサおよびマイクロマシンの分離に適用されることができる。
【０００３】
ドイツ国特許第 40 20 195号明細書には、半導体ウェハを電子素子に分離する方法が記載されている。電子素子への分離は、切断ラインに沿ってのこぎりで切断することにより行われる。このような方法の欠点の１つは、ソーイング動作が電子素子の能動領域に及ぶ可能性のあるクラックを生じさせることである。このようなクラックの発生を減少するために、いくつかの溝の形成および付加的な層の付着等の複雑な技術が使用される。これは高価であり、クラックの発生を阻止することができない。
【０００４】
【発明が解決しようとする課題】
電子素子の製造中、別の問題が発生する。一般に、比較的厚い半導体ウェハは処理し易いために使用される。他方において、電子素子は良好な熱伝達特性、低い電気抵抗を有し、かつ全体的な高さが小さくなければならない。すなわち、それらは可能な限り薄くなければならない。これらの要求を満たすために比較的厚い半導体ウェハを使用し、プロセスの終わりに、予め定められた厚さに薄化することが一般的に行われている。この後、分離ステップを含むさらに別の処理ステップが続き、ウェハの十分な機械的な堅牢さおよび負荷支持能力を保証するために、半導体ウェハの最小の厚さが要求される。電子素子の適用の範囲はそれらの厚さによって限定される。例えば 200mmの直径を有する半導体ウェハの場合、電子素子の厚さに対応する厚さは、 200μｍ以上でなければならない。さらに大きい直径を有する半導体ウェハが使用された場合、比較的厚い電子素子しか製造されることができない。したがって、電子素子により実現されることができる特性は限定される。類似した問題は、本体内の関連した別の素子の、特に上述された素子の分離において生じる。
本発明の目的は、本体内の関連した素子を分離する改良された方法を提供することである。
【０００５】
【課題を解決するための手段】
この目的は、本発明の素子の分離方法によって達成される。本発明は、本体の領域をエッチングによって薄化し、本体の分離領域をエッチングによって除去することによって素子の分離が行われる素子の分離方法において、分離領域に対応する位置に開口を有しているエッチングを遅延させる遅延層を、薄化させようとする本体の領域に形成した後にエッチング処理を行うことにより本体の領域の薄化処理と素子の分離処理とを同じエッチング工程によって行うことを特徴とする。
したがって、分離処理のエッチングによって遅延層を形成した領域において本体の厚さが減少される薄化処理も同時に行うことができる。したがって、薄化プロセス後に本体を分離処理する必要はない。また、エッチングによる薄化および素子の分離は本体が固定位置にある状態で１つの固定装置において実行されるため、本体はある固定装置から別の固定装置に移動される必要がなくそのため薄くしても破損の心配がないので、素子は十分に薄くされることができる。分離された個々の素子は面積が小さいために小さい厚さであってもそれらの機械的な堅牢性が保証される。
【０００６】
さらに、従来順次行われていた分離動作および材料除去動作が同時に行われるため、プロセス時間が短縮されることができる。分離動作は、材料除去動作の前に開始されることができるため、２つの動作は同じ速度で実行される。分離後に予め定められた厚さを有する素子が得られるように、分離動作は材料除去動作の前に開始されることもできる。分離プロセス中のクラック発生は、分離領域中の材料が除去されるために減少される。結果的に材料のこのような除去により生じるクラックは機械的な切断より少ない。
【０００７】
本発明の好ましい実施形態において、素子の分離および本体の薄化のためのエッチングは、プラズマエッチングによって行われる。それによりクラックは特に高い信頼性で阻止される。さらに、プラズマエッチングは特に迅速なエッチング処理を可能にする。遅延層のエッチング速度は、分離領域の材料のエッチング速度より遅くされており、薄い遅延層でも分離処理に対して薄化処理を遅延するのに十分である。
【０００８】
遅延層のエッチング速度および遅延層の厚さ、遅延層の数、ならびに各遅延層における開口の位置は、分離のためのエッチング処理が終了したときに薄化された素子の各領域が予め定められた厚さをそれぞれ有するように選択されることができる。このようにして、素子は予め定められた厚さおよび形状に製造されることができる。材料が除去された本体の側面に素子の異なる構造、段、傾斜部分、湾曲部分等が形成されることができる。
【０００９】
本発明の別の実施形態において、本体の材料はＳｉであり、遅延層はＳｉＯ2 から形成される。
【００１０】
本発明の実施形態において、遅延層は本体の裏面または前面に付着される。さらに別の実施形態においては、薄化されるべき領域において、分離領域に開口を備えた遅延層が薄化されるべき領域の表面から隔てられた内部に設けられることも可能である。遅延層のエッチング速度は、分離のエッチング処理が終了したとき遅延層の一部分が残されているように選択されてもよい。遅延層は金属から形成されてもよい。
【００１１】
本発明の別の有効な実施形態において、本体は半導体ウェハであり、素子は電子素子である。この実施形態において、電子素子の新しい適用が完全に明らかにされる。それは、電子素子が 200mmの直径および10乃至20μｍの厚さを有する半導体ウェハから製造されることができるためである。例えば、大規模集積（ＬＳＩ）電子素子からの熱除去は実質的に改良される。高性能の電子素子の場合、熱放散は減少され、それによって効率が高められ、全体的な高さが小さいことによりチップカードにおける電子素子の広範囲にわたる使用が可能になる。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明を詳細に説明する。
図１を参照すると、電子素子２を備えた本発明によるプロセス中の異なる時点の半導体ウェハ１が示されている。図１のａは、第１の時点の半導体ウェハ１の断面の一部分を示す。半導体ウェハ１の上面上には、電子素子２が形成されている。電子素子２の間には、半導体ウェハ１上の電子素子２を分離するように機能する分離領域３が設けられている。半導体ウェハ１の下面は、分離領域３で開口５を有する遅延層４を具備している。遅延層４は、そのエッチング速度が半導体ウェハ１のベース材料のエッチング速度より遅いように選択される。所望される電子素子２の最終的な厚さは、遅延層４の厚さおよび半導体ウェハ１と遅延層４のエッチング速度の比によって決定される。それに応じて遅延層４の厚さおよび材料が選択される。例えば、半導体ウェハ１はシリコンウェハであってもよく、遅延層４はエッチング速度がシリコンウェハのそれより遅いシリコン化合物の層であってもよい。電子素子２および付着される遅延層４の所望の厚さを決定するときに、遅延層４および半導体ウェハ１のエッチング速度が依存するエッチング液を考慮に入れなければならない。
【００１３】
図１のｂは、図１のａの後の時点の半導体ウェハ１の同じ部分を示す。遅延層４はエッチングされている。この場合、遅延層４のエッチング速度は半導体ウェハ１のエッチング速度の１／２であるため、遅延層４の２倍の厚さの部分６が分離領域３において半導体ウェハ１からエッチングされる。この例において、部分６の厚さは電子素子２の所望の最終的な厚さに等しい。
【００１４】
図１のｃは、分離ステップの終了後の分離された電子素子２を示す。図１のｂではまだ残っていた半導体ウェハ１の材料がエッチングにより除去されている。この領域において、半導体ウェハ１の材料は例えばシリコンのような分離領域３全体の材料と同じであり、したがってこれらの領域中のエッチング速度は同じなので、図１のｂにおいてエッチングされた部分６により形成された分離領域３中の段は、所望される最終的な厚さの電子素子２が完全に分離されるまで、エッチングプロセスの間保持され継続的に移動された。
【００１５】
図１のａ乃至ｃは、本発明の方法の原理の一例を示したに過ぎない。他の異なる形態が可能であり、例えば電子素子２の分離プロセスの後で少量のオーバーエッチングが行なわれてもよい。
【００１６】
図２のａは、ＳＯＩ構造を備えた半導体ウェハ１を示す。ＳＯＩ構造は、絶縁性の遅延層４、および電気素子２を含む被覆層２´とから構成されている。遅延層４は、電子素子２の間の分離層３に開口５を有する。遅延層４はＳｉＯ2 層であってもよい。
【００１７】
図２のｂは、シリコンの基板部分が遅延層４までエッチングされた後の半導体ウェハ１を示す。この時点まで、半導体ウェハ１の下面のエッチング速度は同じである。遅延層４のエッチング速度は、シリコンのエッチング速度より実質的に遅い。エッチングが行われている間、分離層３中のシリコンはＳｉＯ2 層すなわち遅延層４より速くエッチングされる。
【００１８】
図２のｃは電子素子２が分離された最終的な状態を示す。遅延層４の部分４´は、電子素子２の一部分を形成する。この実施形態では、遅延層４の材料に対する分離層３中の材料のエッチング速度比はほぼ４：１である。
【００１９】
図３は、半導体ウェハ１が接着剤で箔７に接合された概略図である。半導体ウェハ１の電子素子２は、分離領域３によって分離される。全ての実施形態において、本発明による方法の重要な利点は、材料除去および分離プロセスを通じて半導体ウェハ１が移動される必要がなく、半導体ウェハ１が固定位置にある状態でプロセス全体を実行できるということである。
【００２０】
図１および２に示された方法は、本発明の可能な実施形態のうちの２つに過ぎない。本発明による方法はまたその他の素子または本体に適用可能である。例えば、ウェハが多層基板で組合わせられている場合にも使用できる。組合わせられるべき２つのウェハのコンタクト領域において、対応した遅延層が予め設けられていなければならない。半導体ウェハの裏面ではなく前面で選択的エッチングが行われることもできる。これは、電子素子の前面のコンタクトが所望されない場合に重要である。その場合、コンタクトに結合する表面に段構造が形成されることができる。エッチングされない表面の部分は、金属層であることが好ましいエッチング停止層で被覆されなければならない。
【００２１】
この方法はまた同じ利点により多層印刷回路板、セラミック回路板、センサ素子、マイクロマシン等を分離するために使用されることができる。
【図面の簡単な説明】
【図１】半導体ウェハを電子素子に分離する本発明による方法を示した断面図。
【図２】ＳＯＩ（シリコン・オン・絶縁体）構造を電子素子に分離する本発明による方法を示した断面図。
【図３】分離されるべき電子素子を含むウェハの概略的な上面図。
【図１】
0003739499.tif 000002
【図２】
0003739499.tif 000003
【図３】
0003739499.tif 000004