(57)【特許請求の範囲】
【請求項１】
基準クロックを出力する基準クロック発生部と、
前記基準クロックが入力され、該基準クロックのパルスを基準にそれぞれデューティ比と周期の異なるパルスを生成して出力するパルス発生部と、
パルス選択信号が入力され、該パルス選択信号によって選択された前記パルス発生部の出力パルスのうち最も周期の短いパルスを選択して出力するパルス選択部と、
該パルス選択部からのパルスの入力に基づいて発光する発光部と、
該発光部の発光に基づいてエンコーダのアブソリュートデータを検出する受光部と、
該受光部により検出されたアブソリュートデータが入力され、その入力アブソリュートデータから前回に保持したアブソリュートデータを減算し、かつ、その入力アブソリュートデータを保持し、減算結果に応じた数のパルスを生成するパルス生成部と、
該パルス生成部からのパルスを所定時間毎にそれぞれ計数し、その計数値に基づいて前記パルス選択信号を出力するパルス制御部と
を備えたことを特徴とするアブソリュートエンコーダ。
【請求項２】
前記パルス制御部は、
所定時間を周期とするカウントリセットパルスを出力するカウントリセットパルス発生回路と、
予め複数の設定値が０を最小値として設定されていると共に、各設定値に対応して出力端子が設けられ、かつ、２出力端子を一組としてそれぞれ信号を出力しており、前記パルス生成部のパルスを前記カウントリセットパルスの周期の間に計数し、その計数値が前記設定値に達する毎にローレベルの信号をハイレベルに、ハイレベルの信号をローレベルにそれぞれ反転するカウンタ回路と、
前記カウントリセットパルスの位相よりややずれたリセットパルスを出力するリセットパルス発生回路と、
前記カウンタ回路の一方の出力端子側の信号がハイレベルになったとき出力側をハイレベルにしてパルス選択信号とし、前記パルス選択部に出力する複数のフリップフロップ回路と、
前記カウンタ回路と前記フリップフロップ回路との間にそれぞれ設けられ、前記カウンタ回路の他方の出力端子側の信号がハイレベルになったときに前記リセットパルスが入力されたときは前記フリップフロップ回路の出力をリセットするＡＮＤ回路と
から構成されていることを特徴とする請求項１記載のアブソリュートエンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、停電時のエンコーダの回転数を検出するアブソリュートエンコーダに関するものである。
【０００２】
【従来の技術】
この種のエンコーダは、例えば実開平５−５９２４０号公報に開示されている。この従来のロータリエンコーダは、停電時に常用電源からバッテリに切り換える電源切換回路と、基準クロック発生回路と、基準クロック計数回路と、ダイナミック駆動回路とを備え、前記基準クロック計数回路は、エンコーダの回転数を計測する多回転計数装置を介したアブソリュート信号のうちエンコーダの１回転１パルスの信号の周期を、基準クロック発生回路から入力された基準クロックパルスを計数して測定し、前記ダイナミック駆動回路は、基準クロック計数回路によって測定された１回転１パルスのデータの周期に比例して基準クロック発生回路の基準クロックパルスを分周し、この分周した基準クロックパルスによってバッテリを制御する。
【０００３】
【発明が解決しようとする課題】
前述した従来のロータリエンコーダは、エンコーダの回転速度に応じて分周したパルス信号で発光素子を点灯しているが、エンコーダが一回転以上しないと、回転速度を検出することができないために急激な回転速度の変化に対して追従できず、停電時の許容最高回転数を高くできなかった。また、回転速度に応じてクロック周波数を変更しているが、オンとなる合計時間とオフ時の合計時間はクロック周波数を変更しても変わらないので、電池寿命の向上の対策となり得なかった。
【０００４】
本発明は、かかる課題を解決するためになされたもので、バッテリの寿命を向上させると共に停電時の許容最高回転数を維持でき、また、エンコーダが取り付けられた装置が停電状態である輸送時或いは調整時に何等かの原因で動いても、また、装置運転中に停電が起きても回転数を正確に検出できるアブソリュートエンコーダを提供する。
【０００５】
【課題を解決するための手段】
本発明に係るアブソリュートエンコーダは、基準クロックを出力する基準クロック発生部と、前記基準クロックが入力され、該基準クロックのパルスを基準にそれぞれデューティ比と周期の異なるパルスを生成して出力するパルス発生部と、パルス選択信号が入力され、該パルス選択信号によって選択された前記パルス発生部の出力パルスのうち最も周期の短いパルスを選択して出力するパルス選択部と、該パルス選択部からのパルスの入力に基づいて発光する発光部と、該発光部の発光に基づいてエンコーダのアブソリュートデータを検出する受光部と、該受光部により検出されたアブソリュートデータが入力され、その入力アブソリュートデータから前回に保持したアブソリュートデータを減算し、かつ、その入力アブソリュートデータを保持し、減算結果に応じた数のパルスを生成するパルス生成部と、該パルス生成部からのパルスを所定時間毎にそれぞれ計数し、その計数値に基づいて前記パルス選択信号を出力するパルス制御部とを備えたものである。
【０００６】
本発明においては、常用電源の停電によりバッテリ電源が立ち上がると、基準クロック発生部が基準クロックを出力し、パルス発生部は、基準クロックのパルスを基準にそれぞれデューティ比と周期の異なるパルスを生成して出力する。このとき、パルス選択部は、入力されたパルス選択信号によって選択されたパルス発生部の出力パルスのうち最も周期の短いパルスを選択して出力し、発光部はそのパルスの入力に基づいて発光し、受光部は発光部からの光を受光してエンコーダのアブソリュートデータを検出してパルス生成部に出力する。パルス生成部は、入力されたアブソリュートデータから前回に保持したアブソリュートデータを減算し、その減算結果に応じた数のパルスを生成してパルス制御部に出力すると共に、入力されたアブソリュートデータを保持する。バッテリ電源が立ち上がり時では前回のアブソリュートデータは停電直前のデータを使用する。パルス制御部は、パルス生成部からのパルスを所定時間毎にそれぞれ計数し、その計数値に基づいて前記パルス選択信号をパルス選択部に出力する。このとき、パルス選択部はパルス選択信号が入力される毎に１以上のパルスを出力することになるが、これらパルスのうち最も周期の短いパルスに重なるため、発光部はその最も短い周期のパルスに基づいて発光する。
【０００７】
【発明の実施の形態】
図１は本発明の実施形態を示すブロック図、図２は実施形態における第１のパルス発生回路から第７のパルス発生回路の出力パルスの波形図、図３は本発明の実施形態の動作を示すタイミングチャートである。
図において、１は基準クロックを発生する基準クロック発生回路、２ａは基準クロック発生回路１の基準クロックを計数し、例えば基準クロック数６４を周期として１パルス（デューティ比１／６４）を発生する第１のパルス発生回路（図２（ｇ）参照）、２ｂは例えば基準クロック数３２を周期として１パルス（デューティ比１／３２）を発生する第２のパルス発生回路（同図（ｆ）参照）、２ｃは例えば基準クロック数１６を周期として１パルス（デューティ比１／１６）を発生する第３のパルス発生回路である（同図（ｅ）参照）。
【０００８】
２ｄは例えば基準クロック数８を周期として１パルス（デューティ比１／８）を発生する第４のパルス発生回路（図２（ｄ）参照）、２ｅは例えば基準クロック数４を周期として１パルス（デューティ比１／４）を発生する第５のパルス発生回路（同図（ｃ）参照）、２ｆは例えば基準クロック数２を周期として１パルス（デューティ比１／２）を発生する第６のパルス発生回路（同図（ｂ）参照）、２ｇは例えばデューティ比１／１、即ち常時オンの信号を出力する第７のパルス発生回路である（同図（ａ）参照）。
【０００９】
３ａはリセット・セット−フリップ・フロップ回路（以下、単に「Ｆ／Ｆ回路」という）１２ａの出力がハイレベル（「Ｈ」）のときに第２のパルス発生回路２ｂのパルス（デューティ比１／３２のパルス）を出力するＡＮＤ回路、３ｂはＦ／Ｆ回路１２ｂの出力が「Ｈ」のときに第３のパルス発生回路２ｃのパルス（デューティ比１／１６のパルス）を出力するＡＮＤ回路である。
【００１０】
３ｃはＦ／Ｆ回路１２ｃの出力が「Ｈ」のときに第４のパルス発生回路２ｄのパルス（デューティ比１／８のパルス）を出力するＡＮＤ回路、３ｄはＦ／Ｆ回路１２ｄの出力が「Ｈ」のときに第５のパルス発生回路２ｅのパルス（デューティ比１／４のパルス）を出力するＡＮＤ回路である。
【００１１】
３ｅはＦ／Ｆ回路１２ｅの出力が「Ｈ」のときに第６のパルス発生回路２ｆのパルス（デューティ比１／２のパルス）を出力するＡＮＤ回路、３ｆはＦ／Ｆ回路１２ｆの出力が「Ｈ」のときに第７のパルス発生回路２ｇの信号（デューティ比１／１）を出力するＡＮＤ回路である。
【００１２】
４はＯＲ回路、５はＬＥＤで、常用電源が供給されているときは常時点灯し、バッテリ電源に切り替わったときはＯＲ回路４からのパルスに基づいて点灯する。６は受光素子、コンパレータ、ＯＰアンプ等からなり、ＬＥＤ５の発光を受光してエンコーダのアブソリュートデータを出力する受光部、７はゲートアレイで、常用電源が供給されているときはゲートが常に開いており、バッテリ電源供給時にＯＲ回路４からのパルスが入力されたときＬＥＤ５の点灯よりやや遅れてゲートを開き、受光部６の出力のアブソリュートデータを取り込む。そして、ＬＥＤ５の消灯直前にゲートを閉じる。
【００１３】
８はパルス生成部で、ゲートアレイ７によって取り込まれたアブソリュートデータが入力されると、その入力されたデータから前回に入力されたアブソリュートデータを減算し、アブソリュートデータの変化量（絶対値）に応じた数のパルスを生成する。この入力されたアブソリュートデータは減算される毎に保持されるようになっている。
【００１４】
９は基準クロックが入力されるとｎ時間毎にパルスを発生し、各ＡＮＤ回路３ｇ〜３ｍにリセットパルスとして出力するリセットパルス発生回路、１０は前記と同様にｎ時間毎に前記リセットパルスの出力よりやや遅れてパルスを発生し、これをカウントリセットパルスとして後述のカウンタ回路１１に出力するカウントリセットパルス発生回路である。
【００１５】
１１はカウンタ回路で、Ｆ／Ｆ回路１２ａ〜１２ｆの各セット端子（Ｓ端子）への出力用の設定値、「１」，「ａ１」，「ｂ１」，「ｃ１」，「ｄ１」，「ｅ１」がそれぞれ設定されていると共に、ＡＮＤ回路３ｇ〜３ｍへの出力用の設定値、「０」，「ｂ２」，「ｃ２」，「ｄ２」，「ｅ２」，「ｆ１」がそれぞれ設定され、これら設定値間の関係は、１＜ｂ２＜ａ１＜ｃ２＜ｂ１＜ｄ２＜ｃ１＜ｅ２＜ｄ１＜ｆ１＜ｅ１となっている。計数値「０」のときは、Ｆ／Ｆ回路１２ａ〜１２ｆの各セット端子（Ｓ端子）への信号をローレベル（「Ｌ」）にすると同時に、ＡＮＤ回路３ｇ〜３ｍに出力する信号をそれぞれハイレベル（「Ｈ」）にする。その後は、カウントリセットパルス発生回路１０のカウントリセットパルスの入力をタイミングとしてｎ時間毎にパルス生成部８のパルスを計数し、計数値に従ってＦ／Ｆ回路１２ａ〜１２ｆのＳ端子への出力信号、及びＡＮＤ回路３ｇ〜３ｍへの出力信号を「Ｈ」或いは「Ｌ」にし、これを繰り返し行う。
【００１６】
例えば、ｎ時間の間に計数値が「１」以上で「ｂ２」未満のときは、Ｆ／Ｆ回路１２ａのＳ端子への出力信号を「Ｈ」にし、ＡＮＤ回路３ｇへの出力信号を「Ｌ」にする。計数値が「ｂ２」以上で「ａ１」未満のときは、Ｆ／Ｆ回路１２ａのＳ端子の「Ｈ」とＡＮＤ回路３ｇへの出力信号の「Ｌ」を保持しつつ、ＡＮＤ回路３ｈへの出力信号を「Ｌ」にし、計数値が「ａ１」以上で「ｃ２」未満のときは、Ｆ／Ｆ回路１２ａのＳ端子の「Ｈ」とＡＮＤ回路３ｇ，３ｈへの各出力信号の「Ｌ」を保持しつつ、Ｆ／Ｆ回路１２ｂのＳ端子への出力信号を「Ｈ」にする。そして、計数値が「ｅ１」以上のときは、Ｆ／Ｆ回路１２ａ〜１２ｆの各Ｓ端子への出力信号は「Ｈ」になり、ＡＮＤ回路３ｇ〜３ｍへの各出力信号は「Ｌ」なる。このように  計数値が増加して各設定値に達する毎にＦ／Ｆ回路１２ａ〜１２ｆの各Ｓ端子への出力信号を「Ｈ」に、また、ＡＮＤ回路３ｇ〜３ｍへの各出力信号を「Ｌ」にしていく。
【００１７】
前述したＡＮＤ回路３ｇ〜３ｍは、リセットパルス発生回路９からのリセットパルスが周期的（ｎ時間毎）に入力されており、カウンタ回路１１の出力信号と論理積をとってＦ／Ｆ回路１２ａ〜１２ｆのリセット端子（Ｒ端子）に信号を出力する。Ｆ／Ｆ回路１２ａ〜１２ｆは、Ｓ端子が「Ｈ」のときに信号（パルス選択信号）を出力してＡＮＤ回路３ａ〜３ｆのゲートを開く。なお、そのＦ／Ｆ回路１２ａ〜１２ｆは、Ｓ端子が「Ｈ」のときにＲ端子が「Ｈ」にならないように制御されている。
【００１８】
次に動作を説明する。第１のパルス発生回路２ａ〜第７のパルス発生回路２ｇがそれぞれデューティ比と周期の異なるパルスを発生し、リセットパルス発生回路９及びカウントリセットパルス発生回路１０が位相のずれたパルスをｎ時間毎に発生する。カウンタ回路１１は、カウントリセットパルス回路１０からのカウントリセットパルスが入力されたとき計数値を「０」にし、このとき、ＡＮＤ回路３ｇ〜３ｍに「Ｈ」信号を出力すると共に、Ｆ／Ｆ回路１２ａ〜１２ｆに「Ｌ」信号を出力し、かつ、パルス生成部８の出力パルスの計数を開始する。そして、ｎ時間の間、即ち、次のカウントリセットパルスが入力されるまでの間にパルスを計数し、その計数値に基づいてＦ／Ｆ回路１２ａ〜１２ｆのＳ端子、Ｒ端子に信号を出力し、これをｎ時間毎に繰り返し行う。
【００１９】
例えば図３に示すように、カウントリセットパルス回路１０のカウントリセットパルスが入力されると、計数値を「０」とした後にパルス生成部８の出力パルスの計数を開始し、１パルスを計数したときはＦ／Ｆ回路１２ａのＳ端子への出力信号を「Ｌ」から「Ｈ」に反転してＦ／Ｆ回路１２ａをセットし、かつ、ＡＮＤ回路３ｇへの出力信号を「Ｈ」から「Ｌ」に反転する。計数値が増加し、パルス生成部８の出力パルスの計数値が「ｂ２」未満のときに、リセットパルス発生回路９のリセットパルスがＡＮＤ回路３ｇ〜３ｍに入力されると、ＡＮＤ回路３ｇ〜３ｍは、そのリセットパルスとカウンタ回路１１からの「Ｈ」信号との論理積による信号をＦ／Ｆ回路１２ａ〜１２ｆの各Ｒ端子にそれぞれ出力する。そして、やや遅れてカウントリセットパルス回路１０のカウントリセットパルスが入力されると、今までの計数値を「０」にし、かつ、Ｆ／Ｆ回路１２ａ〜１２ｆのＳ端子への出力信号を「Ｌ」にすると共に、ＡＮＤ回路３ｇ〜３ｍへの出力信号を「Ｈ」にし、引き続き、パルス生成部８の出力パルスの計数を開始する。
【００２０】
次のリセットパルスが入力される前に、パルス生成部８のパルス数「ｂ２」を計数したときは、ＡＮＤ回路３ｈへの出力信号を「Ｈ」から「Ｌ」に反転してＦ／Ｆ回路１２ｂのＲ端子を「Ｌ」にし、そして、この計数値が「ａ１」に達する前にリセットパルス発生回路９のリセットパルスがＡＮＤ回路３ｇ〜３ｍに入力されたときは、ＡＮＤ回路３ｇ〜３ｍは、そのリセットパルスとカウンタ回路１１からの「Ｈ」信号との論理積による信号をＦ／Ｆ回路１２ａ〜１２ｆの各Ｒ端子にそれぞれ出力する。そして、やや遅れてカウントリセットパルス発生回路１０のカウントリセットパルスが入力されたときは、前記と同様に今までの計数値を「０」にし、かつ、Ｆ／Ｆ回路１２ａ〜１２ｆのＳ端子への出力信号を「Ｌ」にすると共に、ＡＮＤ回路３ｇ〜３ｍへの出力信号を「Ｈ」にする。
【００２１】
さらに、次のリセットパルスが入力される前に、「ａ１」，「ｂ１」，「ｃ１」，「ｄ１」，「ｅ１」までを順次に計数した場合には、Ｆ／Ｆ回路１２ａ〜１２ｆを順次にセットしていく。このとき、Ｆ／Ｆ回路１２ａ〜１２ｆは、各Ｓ端子に「Ｈ」信号が入力されると出力信号をそれぞれ「Ｈ」にする。計数値が「１」以上で「ｂ２」未満のときは、Ｆ／Ｆ回路１２ａがＡＮＤ回路３ａのゲートを開いて第２のパルス発生回路２ｂのパルス（基準クロック数３２を周期とするパルス）をＯＲ回路４に出力させ、そして、計数値が「ｅ１」以上のときには、Ｆ／Ｆ回路１２ａ〜１２ｆがそれぞれＡＮＤ回路３ｇ〜３ｍのゲートを開いて第２〜第７のパルス発生回路２ｂ〜２ｇのパルスをＯＲ回路４にそれぞれ出力させる。
【００２２】
また、ＯＲ回路４は、ＡＮＤ回路３ａのみのゲートが開いたときには、基準クロック数６４を周期とするパルスと基準クロック数３２を周期とするパルスとが入力されるが、後者の周期のパルスを出力することになり、周期３２クロックの点灯サイクルでＬＥＤ５を点灯する。また、ＡＮＤ回路３ａ〜３ｆの全ゲートが開いたときにはデューティ比１／１のパルス、即ち常時オン信号を出力してＬＥＤ５を連続点灯する。
【００２３】
時間の経過に伴いエンコーダの回転数が低下していくと、カウンタ回路１１は、パルス生成部８の出力パルスの計数に基づいてＡＮＤ回路３ｇ〜３ｍの出力信号を「Ｈ」にし、Ｆ／Ｆ回路１２ｆから順にリセットしていく。一方、ゲートアレイ７は、ＯＲ回路４からのパルスの入力によりやや遅れてゲートを開いて受光部６の出力のアブソリュートデータを取り込み、ＬＥＤ５の消灯直前にゲートを閉じてその取り込んだアブソリュートデータをパルス生成部８に出力し、これを繰り返し行う。パルス生成部８は、入力されたアブソリュートデータから前回のアブソリュートデータを減算して、その差分のパルスをカウンタ回路１１に出力し、かつ、今回入力されたアブソリュートデータを保持する。この動作は、新規のアブソリュートデータが入力される毎に行い、その都度、変化量に応じた数のパルスをカウンタ回路１１に出力する。
【００２４】
このように、バッテリ電源供給時、カウンタ回路１１が、第１のパルス発生回路２ａ〜第７のパルス発生回路２ｇからそれぞれ出力されるデューティ比と周期の異なるパルスをエンコーダの回転速度に応じて選択してＬＥＤ５を点灯させ、しかも、停電時でのエンコーダの回転がある設定値以上のときは常時オン信号でＬＥＤ５を点灯させるようにしたので、エンコーダの多回転計数値を正確に検出でき、また、エンコーダ停止時にはＬＥＤ５を周期６４クロック、デューティ比１／６４の点灯サイクルで点灯させるようにしたので、極力バッテリの消費電力を抑えつつ、エンコーダの回転を監視できるという効果がある。
【００２５】
【発明の効果】
以上のように本発明によれば、パルス制御部が、パルス発生部からそれぞれ出力されるデューティ比と周期の異なるパルスをエンコーダの回転速度に応じて選択して発光部を点灯させ、しかも、停電時でのエンコーダの回転がある設定値以上のときは常時オン信号で発光部を点灯させるようにしたので、エンコーダの多回転計数値を正確に検出でき、また、エンコーダ停止時には計数値「０」のためにパルス信号が出力されず、発光部を最も周期の長いパルス（第１のパルス発生回路から発生されるパルス）で点灯させて極力バッテリの消費電力を抑えるようにしたので、バッテリの寿命を向上させることができ、しかも、エンコーダの回転を監視できるという効果がある。
【００２６】
また、常用電源供給時の許容最高回転数を停電によるバッテリバックアップ時でも保証できるという効果もある。
【図面の簡単な説明】
【図１】本発明の実施形態を示すブロック図である。
【図２】本発明の実施形態における第１のパルス発生回路から第７のパルス発生回路の出力パルスの波形図である。
【図３】本発明の実施形態の動作を示すタイミングチャートである。
【符号の説明】
２ａ〜２ｇ  パルス発生回路、５  ＬＥＤ、６  受光部、７  ゲートアレイ、８  パルス生成部、９  リセットパルス発生回路、１０  カウントリセットパルス発生回路、１１  カウンタ回路、１２ａ〜１２ｆ  フリップフロップ回路。
【図１】
0003837810.tif 000002
【図２】
0003837810.tif 000003
【図３】
0003837810.tif 000004