(57)【特許請求の範囲】
【請求項１】
金属からなるコア基板に配線層を積層して形成した多層配線基板に半導体素子が搭載され、半導体素子の外面を覆って放熱板が取り付けられた半導体装置であって、
前記多層配線基板は、基板の外面に取り付けられる放熱板が接合される部位にシール導体部が設けられ、前記放熱板が接合される部位の内層に、前記コア基板から柱状に連結して、前記放熱板とコア基板とを熱的に連結するサーマルビアが設けられるとともに、半導体素子の搭載位置の内層に、前記コア基板から柱状に連結して、半導体素子とコア基板とを熱的に連結するサーマルビアが設けられ、
前記放熱板は、前記多層配線基板に対向する面側に半導体素子を収納する凹部が形成され、放熱板の周縁部に形成された接合部を前記シール導体部に接合して前記多層配線基板に取り付けられ、
前記半導体素子は、裏面を前記凹部に接触した状態で、前記多層配線基板にフリップチップ接続されるとともに、該半導体素子に形成されたサーマルバンプが、前記半導体素子の搭載位置の内層に形成された前記サーマルビアに接続されて搭載されていることを特徴とする半導体装置。
【請求項２】
前記放熱板が接合される部位の内層に設けられるサーマルビアは、前記シール導体部の周方向に適宜間隔で配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記サーマルビアはフィルドビアとして形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
金属からなるコア基板に配線層を積層して形成した多層配線基板に半導体素子が搭載され、半導体素子の外面を覆って放熱板が取り付けられた半導体装置であって、
前記多層配線基板は、基板の外面に取り付けられる放熱板が接合される部位が、電気的絶縁層および配線層を除去してコア基板が露出して形成されるとともに、半導体素子の搭載位置の内層に、前記コア基板から柱状に連結して、半導体素子とコア基板とを熱的に連結するサーマルビアが設けられ、
前記放熱板は、前記多層配線基板に対向する面側に半導体素子を収納する凹部が形成され、放熱板の周縁部に形成された接合部が前記コア基板の露出する部位に直接接合され、
前記半導体素子は、裏面を前記凹部に接触した状態で、前記多層配線基板にフリップチップ接続されるとともに、該半導体素子に形成されたサーマルバンプが、前記半導体素子の搭載位置の内層に形成された前記サーマルビアに接続されて搭載されていることを特徴とする半導体装置。
【請求項５】
前記サーマルビアはフィルドビアとして形成されていることを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、より詳細には熱放散性を向上させた半導体装置に関する。
【０００２】
【従来の技術】
半導体装置に使用される多層配線基板には樹脂基板あるいはメタル基板をコア基板とし、コア基板の両面に配線層を積層して形成した製品がある。コア基板の両面にはビルドアップ法によって配線層を積層して形成することができる。ビルドアップ法によれば、配線層間を電気的に絶縁する電気的絶縁層を形成し、めっき等により電気的絶縁層の表面およびビア穴の内面に導体層を形成した後、導体層を所定のパターンにエッチングして配線パターンを形成するとともにビアを形成し、層間で配線パターンを電気的に接続した多層配線基板を得ることができる。
【０００３】
【発明が解決しようとする課題】
半導体装置は、このようにして形成された多層配線基板に半導体チップおよび所要の回路部品が搭載されて製造されるが、近年、半導体素子はますます高性能化しており、半導体素子からの発熱量が増大している。このような半導体素子の発熱量の増大に対処する方法として従来なされている方法は、半導体素子に放熱板を取り付け、放熱ファンを用いて熱放散させるといった方法である。また、半導体素子を搭載する多層配線基板の熱放散性を向上させるため、コア基板として熱放散性に優れる金属板を使用するといったこともなされている。
【０００４】
しかしながら、コア基板に金属板を使用した多層配線基板であっても半導体素子の発熱量の増大を考慮すると、必ずしも熱放散性が十分とはいえず、半導体素子からの発熱量がさらに増大することを考慮すると、さらに熱放散性のすぐれた多層配線基板が求められる。
本発明は、これらの課題を解決すべくなされたものであり、その目的とするところは、多層配線基板の熱放散性をさらに向上させ、発熱量の大きな半導体素子を搭載することを可能にする半導体装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、金属からなるコア基板に配線層を積層して形成した多層配線基板に半導体素子が搭載され、半導体素子の外面を覆って放熱板が取り付けられた半導体装置であって、前記多層配線基板は、基板の外面に取り付けられる放熱板が接合される部位にシール導体部が設けられ、前記放熱板が接合される部位の内層に、前記コア基板から柱状に連結して、前記放熱板とコア基板とを熱的に連結するサーマルビアが設けられるとともに、半導体素子の搭載位置の内層に、前記コア基板から柱状に連結して、半導体素子とコア基板とを熱的に連結するサーマルビアが設けられ、前記放熱板は、前記多層配線基板に対向する面側に半導体素子を収納する凹部が形成され、放熱板の周縁部に形成された接合部を前記シール導体部に接合して前記多層配線基板に取り付けられ、前記半導体素子は、裏面を前記凹部に接触した状態で、前記多層配線基板にフリップチップ接続されるとともに、該半導体素子に形成されたサーマルバンプが、前記半導体素子の搭載位置の内層に形成された前記サーマルビアに接続されて搭載されていることを特徴とする。
【０００６】
また、前記放熱板が接合される部位の内層に設けられるサーマルビアは、前記シール導体部の周方向に適宜間隔で配置されていることを特徴とする。また、前記サーマルビアはフィルドビアとして形成されていることを特徴とする。
【０００７】
また、金属からなるコア基板に配線層を積層して形成した多層配線基板に半導体素子が搭載され、半導体素子の外面を覆って放熱板が取り付けられた半導体装置であって、前記多層配線基板は、基板の外面に取り付けられる放熱板が接合される部位が、電気的絶縁層および配線層を除去してコア基板が露出して形成されるとともに、半導体素子の搭載位置の内層に、前記コア基板から柱状に連結して、半導体素子とコア基板とを熱的に連結するサーマルビアが設けられ、前記放熱板は、前記多層配線基板に対向する面側に半導体素子を収納する凹部が形成され、放熱板の周縁部に形成された接合部が前記コア基板の露出する部位に直接接合され、前記半導体素子は、裏面を前記凹部に接触した状態で、前記多層配線基板にフリップチップ接続されるとともに、該半導体素子に形成されたサーマルバンプが、前記半導体素子の搭載位置の内層に形成された前記サーマルビアに接続されて搭載されていることを特徴とする。
また、前記サーマルビアはフィルドビアとして形成されていることを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は、本発明に係る多層配線基板１０に半導体素子３０を搭載して形成した半導体装置の第１の実施形態の構成を示す断面図である。この半導体装置に使用している多層配線基板１０は、銅等の金属からなるコア基板１２の両面に各々複数の配線層を積層して形成したものである。半導体素子３０は多層配線基板１０の一方の面（図では上面）にフリップチップ接続によって搭載され、半導体素子３０を覆うように放熱板４０が取り付けられている。
【０００９】
放熱板４０の多層配線基板１０に対向する面側には半導体素子３０を収納する凹部４０ｂが形成されており、凹部４０ｂ内に半導体素子３０を収容して放熱板４０が多層配線基板１０の上面に接合される。多層配線基板１０の表面には、半導体素子３０の搭載領域を囲む枠状にシール導体部１４が形成されている。放熱板４０は周縁部に形成した接合部４０ａをこのシール導体部１４に接合して多層配線基板１０に取り付けられる。多層配線基板１０に放熱板４０を接合した状態で、放熱板４０の凹部４０ｂの内底面（天井面）に半導体素子３０の外面が接し、半導体素子３０から効率的に熱放散される。放熱板４０とシール導体部１４とは、はんだあるいは接着剤によって接合される。
【００１０】
本実施形態の多層配線基板１０において特徴的な構成は、多層配線基板１０の内層に、シール導体部１４とコア基板１２との間を導体により連結してコア基板１２と放熱板４０との熱伝導性を良好にするためのサーマルビア１６と、半導体素子３０とコア基板１２との間を導体により連結してコア基板１２と半導体素子３０との熱伝導性を良好にするためのサーマルビア１８を設けたことにある。
シール導体部１４とコア基板１２とを接続するサーマルビア１６は、枠体状に形成されたシール導体部１４の周方向に適宜間隔で配置すればよい。半導体素子３０とコア基板１２とを接続するサーマルビア１８は半導体素子３０のサーマルバンプの位置に合わせて配置する。
【００１１】
図１に示すように、サーマルビア１６、１８はビア穴を導体によって充填したいわゆるフィルドビアとして形成したものであり、各層間をビアによって柱状に連結して形成する。このようにサーマルビア１６、１８を柱状に連結して形成することにより、コア基板１２とシール導体部１４との間、コア基板１２と半導体素子３０との間が一体的に形成された導体によって連結され、コア基板１２と放熱板４０、半導体素子３０との間の熱伝導性が良好になる。
すなわち、半導体素子３０で発生した熱は半導体素子３０の裏面側から放熱板４０に伝達されるとともに、サーマルビア１８を介してコア基板１２に伝達されて放散され、コア基板１２の熱はサーマルビア１６を介して放熱板４０に伝達されて放散される。図１において、２０は配線パターンを層間で電気的に接続するビアである。５０は多層配線基板の他方の面に取り付けられた外部接続端子である。
【００１２】
なお、図１に示す実施形態においては、コア基板１２と放熱板４０とを連結するサーマルビア１６と、コア基板１２と半導体素子３０とを連結するサーマルビア１８をともに設けているが、常に、サーマルビア１６、１８をともに設けなければならないわけではない。放熱板４０を設ける場合は、少なくとも放熱板４０とコア基板１２とを熱的に連結するサーマルビア１６を設けることが有効である。サーマルビア１８は半導体素子３０のバンプ配置や必要に応じて設ければよい。
【００１３】
図２は多層配線基板１０に半導体素子３０を搭載した半導体装置の第２の実施形態の構成を示す説明図である。本実施形態の半導体装置も上述した実施形態と同様に、多層配線基板１０の一方の面に半導体素子３０を搭載し、半導体素子３０を覆うように放熱板４０を取り付けている。本実施形態の半導体装置において特徴的な構成は、放熱板４０の外周部に設けた接合部４０ａを直接、コア基板１２に接合した点にある。
【００１４】
放熱板４０をコア基板１２にじかに接合するため、多層配線基板１０で放熱板４０の接合部４０ａに対応するコア基板１２の部位については、電気的絶縁層および配線層を除去してコア基板１２の表面を露出させ、この露出部分に放熱板４０を接合する。放熱板４０の多層配線基板１０に対向する面側に設けた凹部４０ｂ内には、コア基板１２の一方の面に積層して形成された配線層および電気的絶縁層と半導体素子３０とが収容される。多層配線基板１０に放熱板４０を接合した状態で、半導体素子３０の裏面と放熱板４０の凹部４０ｂの内定面（天井面）とが接触する。
【００１５】
なお、本実施形態の場合も多層配線基板１０の内層に、半導体素子３０のサーマルバンプに接続するサーマルビア１８を形成する。
本実施形態の半導体装置の場合は、半導体素子３０から発生した熱を半導体素子３０の裏面側から放熱板４０に放散させるとともに、サーマルビア１８を介してコア基板１２に放散させることができ、コア基板１２と放熱板４０とが直接接合されていることによって、コア基板１２からの熱放散性をさらに向上させることができ、これによって半導体装置全体としての熱放散性を効果的に向上させることが可能できる。
【００１６】
図１に示すサーマルビア１６、１８を有する多層配線基板１０は、コア基板１２の両面にビルドアップ法により配線パターンを形成することによって製造することができる。図３、４に多層配線基板１０の製造方法を示す。
図３(a)は、まず、金属板から成るコア基板１２にドリル加工によって貫通孔２１を形成した状態である。貫通孔２１はコア基板１２を挟んでコア基板１２の両面に形成する配線パターンを電気的に接続する部位に設ける。
図３(b)は、コア基板１２をポリイミド等の電気的絶縁性を有する樹脂シート間に挟み、加熱および加圧して貫通孔２１を樹脂によって充填し、コア基板１２の表面を電気的絶縁層２２ａによって被覆した状態である。２１ａは貫通孔２１に充填された樹脂部分を細経に貫通して形成した貫通孔である。
【００１７】
２３ａ、２３ｂはコア基板１２の一方の面を被覆する電気的絶縁層２２ａに形成したビア穴である。ビア穴２３ａは図１に示す放熱板４０とコア基板１２との間の熱伝導に作用するサーマルビア１６を形成するためのもの、ビア穴２３ｂは半導体素子３０とコア基板１２との間の熱伝導に作用するサーマルビア１８を形成するためのものである。ビア穴２３ａ、２３ｂは化学的エッチングあるいはレーザエッチングによって形成することができる。
【００１８】
図３(c)は、次に、無電解銅めっきおよび電解銅めっきを施して、貫通孔２１ａの内面と電気的絶縁層２２ａの表面に導体層２４を形成した状態を示す。貫通孔２１ａの内面に形成した導体層２４はコア基板１２の両面に形成する配線パターンを電気的に接続する導通部として作用する。適宜条件下で無電解銅めっきおよび電解銅めっきを施すことにより、ビア穴２３ａ、２３ｂを銅によって充填してサーマルビア１６、１８を形成することができる。
【００１９】
図３(d)は、導体層２４が被着された貫通孔２１ａに樹脂材２５を充填した後、無電解銅めっきおよび電解銅めっきを施してさらに導体層２４を形成した状態である。
図３(e)は、導体層２４を化学的にエッチングしてコア基板１２の両面の電気的絶縁層２２ａの表面に第１層目の配線パターン２６を形成した状態を示す。導体層２４をエッチングして所要の配線パターンを形成するには、導体層２４の表面を感光性レジストによって被覆し、露光および現像して配線パターン２６を形成する部位を被覆するレジストパターンを形成し、レジストパターンをマスクとして導体層２４の露出部分をエッチングして除去すればよい。
【００２０】
図４(a)は、第２層目の配線パターンを形成するため、ポリイミド等の電気的絶縁性を有する樹脂シートを基板の両面にラミネートし、第２層目の電気的絶縁層２２ｂを形成し、レーザエッチングにより電気的絶縁層２２ｂにビア穴２７を形成した状態である。サーマルビア１６、１８を形成する部位については、下層のサーマルビア１６、１８を形成した位置と同一の平面位置にビア穴２３ａ、２３ｂを形成する。
【００２１】
図４(b)は、電気的絶縁層２２ｂが形成されている基板の両面に、無電解銅めっきおよび電解銅めっきを施して、ビア穴２３ａ、２３ｂ、２７を銅によって充填するとともに、電気的絶縁層２２ｂの表面を導体層（銅層）によって被覆した後、導体層を所定のパターンにエッチングして第２層目の配線パターン２６を形成した状態を示す。ビア穴２３ａ、２３ｂに銅が充填されサーマルビア１６、１８が上下に連結した配置で形成される。２８は層間で配線パターンを電気的に接続するビアである。
【００２２】
図４(c)は、２層目の配線パターン２６が形成された図４(b)に示す基板の両面に、電気的絶縁性を有する樹脂シートをラミネートして第３層目の電気的絶縁層２２ｃを形成し、レーザエッチングにより電気的絶縁層２２ｃにビア穴を形成した後、サーマルビア１６、１８と層間で配線パターンを電気的に接続するビア２８、および第３層目の配線パターン２６を形成した状態を示す。２６ａは、コア基板１２の他面（下面側）で外部接続端子を接合するためのランド部である。２９は配線パターンの形成面を被覆するソルダーレジストである。
こうして、コア基板１２にサーマルビア１６、１８がじかに接続し、サーマルビア１６、１８が柱状に連結して形成された多層配線基板１０が得られる。
【００２３】
図５は、上記多層配線基板１０に半導体素子３０を搭載した状態を示す断面図である。半導体素子３０はフリップチップ接続によりバンプ３２を介して多層配線基板１０に搭載する。３４は半導体素子３０をフリップチップ接続した後、基板と半導体素子３０との隙間部分を充填するアンダーフィル材である。
５０は基板の他面（下面側）のランド部２６ａに接合した外部接続端子である。ランド部２６ａにはんだボールを接合して外部接続端子５０とすることができる。
図１に示す半導体装置は、多層配線基板１０に半導体素子３０を搭載した後、放熱板４０の接合部４０ａをシール導体部１４に接合することによって得ることができる。
【００２４】
なお、図２に示す半導体装置を製造する場合は、図３、４に示すようにコア基板１２の両面に多層に配線層を積層して形成した後、多層配線基板１０の一方の面側から放熱板４０の接合部４０ａが接合する部位に位置合わせしてザグリ加工を施し、配線層および電気的絶縁層を除去してコア基板１２の表面を露出させるようにすればよい。この場合、多層配線基板１０には放熱板４０の接合部４０ａに接合するサーマルビア１６を形成する必要はない。
多層配線基板は個片の半導体装置となる単位配線基板が縦横に連接した形状に形成されているから、放熱板４０の接合部４０ａが接合する部位に合わせて多層配線基板を格子状にザグリ加工し、個片に分離する。多層配線基板１０を個片に分離した後、放熱板４０の接合部４０ａをコア基板１２に接合することにより、図２に示す半導体装置が得られる。
【００２５】
【発明の効果】
本発明に係る半導体装置によれば、上述したように、コア基板と放熱板とをサーマルビアにより直接的に連結する構成としたことにより、コア基板と放熱板との熱伝導性を向上させることが可能となり、これによって半導体装置の熱放散性を向上させ、発熱量の大きな半導体素子を搭載可能として信頼性の高い半導体装置を提供可能とする。また、半導体素子とコア基板とをサーマルビアにより熱的に連結する構成としたことにより、半導体素子からの熱放散をさらに良好にすることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施形態の構成を示す断面図である。
【図２】本発明に係る半導体装置の第２の実施形態の構成を示す断面図である。
【図３】多層配線基板の製造方法を示す説明図である。
【図４】多層配線基板の製造方法を示す説明図である。
【図５】多層配線基板に半導体素子を搭載した状態の断面図である。
【符号の説明】
１０  多層配線基板
１２  コア基板
１４  シール導体部
１６、１８      サーマルビア
２１、２１ａ  貫通孔
２２ａ、２２ｂ、２２ｃ  電気的絶縁層
２３ａ、２３ｂ、２７  ビア穴
２４  導体層
２６  配線パターン
２６ａ  ランド部
２７  ビア穴
２８  ビア
３０  半導体素子
４０  放熱板
４０ａ  接合部
４０ｂ  凹部
５０  外部接続端子
【図１】
0003817453.tif 000002
【図２】
0003817453.tif 000003
【図３】
0003817453.tif 000004
【図４】
0003817453.tif 000005
【図５】
0003817453.tif 000006