(57)【特許請求の範囲】
【請求項１】
供給された入力信号を、前記入力信号の異なった振幅サブ範囲に対応する一連のサブ範囲信号に変換する変換部と、
前記変換部に接合され、個々のサブ範囲信号のサンプリングされた部分を供給する個々のサンプリング回路を含むサンプリング部と、
前記サンプリング部に結合され、前記個々のサブ範囲信号のサンプリングされた部分を、アナログデジタル変換におけるフォールディング及び補間動作に従って処理する処理部とを具える信号処理装置において、前記サブ範囲信号にフォールディング及び／又は補間を行い、これらを、個々のより少ない数のサンプリング回路に供給される、より少ない数の前処理されたサブ範囲信号に変換する前処理部が、前記変換部と前記サンプリング部との間に結合されることを特徴とする信号処理装置。
【請求項２】
請求項１に記載の信号処理装置において、前記変換部は入力増幅器のアレイを具え、入力増幅器は、１対の負荷抵抗を有するトランジスタの差動対と、これらに結合されるテール電流源とを具えることを特徴とする信号処理装置。
【請求項３】
請求項１に記載の信号処理装置において、前記サンプリング回路は、１対の送信ゲートと、これらに結合される１対の保持コンデンサとを具え、前記送信ゲートは、並列に結合される２個のトランジスタによって形成され、前記２個のトランジスタの一方はクロック信号によって制御され、前記２個のトランジスタの他方は反転クロック信号によって制御されることを特徴とする信号処理装置。
【請求項４】
供給された入力信号を処理する方法であって、
前記入力信号を、前記入力信号の異なった振幅サブ範囲に対応する一連のサブ範囲信号に変換するステップと、
前記サブ範囲信号の各々をサンプリングし、個々のサブ範囲信号のサンプリングされた部分を供給するステップと、
前記個々のサブ範囲信号のサンプリングされた部分を、アナログデジタル変換におけるフォールディング及び補間動作に従って処理するステップとを含む方法において、前記変換ステップからの前記サブ範囲信号を、これらにフォールディング及び／又は補間を行い、これらを、より少ない数のサンプリング動作に用いられる、より少ない数の前処理されたサブ範囲信号に変換することによって前処理するステップをさらに含むことを特徴とする方法。
【請求項５】
受信信号に応じて中間周波数信号を供給するチューナと、
前記中間周波数信号を処理する請求項１に記載の信号処理装置とを具える受信機。
【請求項６】
画像信号を受信する請求項１に記載の信号処理装置と、
前記処理部から受けた処理された画像信号を表示する手段とを具えるマルチメディア装置。
【請求項７】
読み出し信号を得るために情報キャリアを読み出す手段と、
前記読み出し信号を処理する請求項１に記載の信号処理装置とを具える情報読み出し装置。
【発明の詳細な説明】
本発明は一般にサンプリング動作が実行される信号処理装置及び方法に関係している。そのような信号処理装置は、例えば、アナログ／ディジタル（Ａ／Ｄ）変換器を組み込んでいるビデオデータ取得及び変換連鎖であってもよい。そのような信号処理装置はまた、例えばそれ自体でアナログ／ディジタル変換器であってもよい。
IEEE JSSCの第27巻、第7号、1992年7月の第988〜992頁、P.Vorenkamp及びJ.P.M.Verdaasdonkによる論文「Fully Bipolar,120-Msample/s 10-b Track-and-Hold Circuit」が従来技術のビデオデータ取得及び変換連鎖を記載している。この連鎖の入力端子において、アナログビデオ信号が加えられる。そのアナログビデオ信号は濾波されて且つサンプリング動作を実行するトラックアンドホールド（Ｔ／Ｈ）回路へ供給される。サンプリングされたアナログビデオ信号は、アナログ／ディジタル変換器、ディジタル信号処理装置（ＤＳＰ）、及びディジタル／アナログ（Ｄ／Ａ）変換器から成るデータ変換及び処理モジュールへ供給される。前記の引用された論文は、アナログ／ディジタル変換器の前で前置サンプラーとして用いられるＴ／Ｈ回路がアナログ／ディジタル変換器の高周波数性能を改善することを記載している。
米国特許明細書第4,831,379号は従来技術のアナログ／ディジタル変換器を記載している。その従来技術のアナログ／ディジタル変換器は64個の入力増幅器のアレイを具えている。iが0から63までの整数範囲であるとすると、各増幅器Aiが増幅された出力電圧VAiを発生するためにアナログ入力電圧と対応する基準電圧VRiとの間の差を増幅する。増幅された出力電圧VA0〜VA63が、出力回路がそれからディジタル出力コードを引き出す相補信号VDO/VDNO〜VD31/VDN31を発生するためにフォールデイングアレイ及び補間回路において処理される。
本発明は、特に、従来技術に対して、高周波数性能と電力消費と費用との双方又はいずれか一方との間のより良い妥協を許容する前記に確認されたような種類の信号処理を提供することを探究している。この目的のために、本発明の第1態様は請求項1に定義されたような信号処理装置を提供する。本発明の第2態様は請求項3に定義されたような信号処理の方法を提供する。本発明の第3、第4及び第5態様は、それぞれ、請求項4、5及び6に定義されたような受信機、マルチメディア装置及び情報読み出し装置を提供する。
本発明は考察内に次の態様を取り入れている。一般に、サンプリング回路が信号処理装置の前に置かれる場合には、そのサンプリング回路はその信号処理装置の性能と同量である性能を有さねばならない。信号処理装置が比較的高い性能を有する場合、例えば、高分解能アナログ／ディジタル変換の場合には、サンプリング回路は比較的複雑となり且つ従って高価となる。それに加えて、サンプリング回路が高周波数入力信号を処理しなくてはならぬ場合には、かなりの量の電力も消費するだろう。
信号処理装置は入力信号を異なる振幅部分領域と関連する部分領域信号に変換する変換回路を具えてもよい。上に確認された従来技術のアナログ／ディジタル変換器はそのような信号処理装置である。その従来技術のアナログ／ディジタル変換器においては、64個の入力増幅器のアレイが入力信号を64個の部分領域信号、すなわち増幅された出力電圧VA0〜VA63に変換する。各々の増幅された出力電圧VA0〜VA63は、それぞれの基準電圧VR0〜VR63の回りに集中された振幅部分領域と関連している。
本発明によると、そのような信号処理装置においては、従来技術におけるように入力信号をサンプリングする1個のサンプリング回路よりもむしろ、複数のサンプリング回路が部分領域信号をサンプリングするために用いられる。一見したところ、これは本発明の上述の目的と矛盾するように見え、複数のサンプリング回路が1個のサンプリング回路よりももっと複雑で且つもっと電力消費しないかと思われる。ほとんどの場合に、答えは下に述べた理由で否である。
第1に、従来技術においては、サンプリング回路が線型な方法で入力信号の全ピーク〜ピーク大きさ変動を取り扱わねばならない。本発明においては、変換回路が入力信号を幾つかの部分に効果的に細分する。サンプリング回路は線型な方法でこれらの唯一の部分を取り扱わねばならないだけである。従って、本発明においては、サンプリング回路が従来技術におけるサンプリング回路よりも非常に少ししか線型である必要がない。
第2に、従来技術においては、サンプリング回路が比較的高い値のキャパシタンスを有するアナログ／ディジタル変換器入力端子へ結合されている。その理由はアナログ／ディジタル変換器入力トランジスタが、充分なアナログ／ディジタル変換精度を得るために、比較的大きい必要があることである。本発明においては、サンプリング回路が比較的低い値のキャパシタンスを有し得る入力端子を有する他の回路へ結合される。従って、本発明においては、サンプリング回路が従来技術におけるサンプリング回路よりも高い周波数において、非常に少ししか出力電流を与える必要がない。
第3に、従来技術においては、サンプリング回路が、雑音と精度とによって、それが一部を形成するサンプリング回路の装置の性能に完全に影響する。本発明においては、それが一部を形成するサンプリング回路の装置の性能に部分的にのみ影響する。本発明においては、性能は入力信号の刻一刻の大きさが置かれる振幅部分領域と関連する部分領域信号を受け取るサンプリング回路によってのみ影響される。他のサンプリング回路は一定のレベルにおいて部分領域信号を受け取り且つ、それ故に、ほとんどなんらの雑音あるいは動的誤差を生じない。従って、本発明においては、サンプリング回路が従来技術におけるサンプリング回路のような低雑音と高精密度との双方又はいずれか一方を有する必要はない。
要約すると、本発明においては、従来技術におけるサンプリング回路よりも非常に少ししか厳重な要求に合致する必要がない。それ故に、本発明においては、複数のサンプリング回路内のサンプリング回路が一般に、この複数のサンプリング回路さえもが従来技術における単一のサンプリング回路よりも少ししか複雑でなく且つ少ししか電力を消費しないような、小さい複雑性と電力消費との双方又はいずれか一方を有している。その上、本発明においては、このサンプリング回路に課せられる要求が利用できるはずの回路に対して充分に緩和され得るのに対して、従来技術においては、より良い物理的特性を有する素子が用いられない限り、単一のサンプリング回路に課せられる要求が回路が利用できないほど厳重である。かくして、本発明による装置は、類似する物理的特性を有する素子により従来技術の装置よりも高いレベルの性能を達成できる。例えば、本発明はディジタル信号処理のために設計されたMOS-トランジスタにより実行されるべき高周波数アナログ／ディジタル変換を許容する。従って、本発明は単一チップ上のディジタル信号処理装置を有する高周波数アナログ／ディジタル変換器の経済的な一体化を許容する。そのような単一チップは受信機又はマルチメディア装置に使用するのに特に適している。
本発明、及び有利に本発明を実施するために任意に用いられ得る付加的な特徴が、以下に記載される例から明らかになり、且つ以下に記載される例を参照して解明されるであろう。
図において、
図1は、ブロック線図形式で、本発明による信号処理装置の基本的な例を示している。
図2は、ブロック線図形式で、図1の信号処理装置に用いるための変換回路の第1の例を示している。
図3は、図2の変換回路により与えられる部分領域信号の一例を示している。
図4は、ブロック線図形式で、図2の変換回路における入力増幅器及び、組み合わせて、サンプリング回路の一例を示している。
図5は、ブロック線図形式で、図1の信号処理装置に用いるための変換回路の第2の例を示している。
図6a〜6cはそれぞれ、ブロック線図形式で、本発明による受信機の基本的な例とマルチメディア装置の基本的な例とを示している。
類似の素子は全図面を通して類似の参照符号により示されている。
図1は本発明による信号処理装置の基本的な例を示している。図1の信号処理装置は次の部分を具え、すなわち、変換回路CONV、Ｎが整数であるサンプリング回路SC(1)〜SC(N)、及び処理部分PROCを具えている。変換回路CONVが入力信号Sinを異なる振幅部分領域と関連する部分領域信号Sc(1)〜Sc(N)に変換する。サンプリング回路SC(1)〜SC(N)が部分領域信号Sc(1)〜Sc(N)のサンプリングされた部分を処理回路PROCへ供給する。
必要ではないが、なるべく、変換回路CONVは1より大幅に大きい利得係数を有している。利得係数が高いほど、サンプリング回路SC(1)〜SC(N)におけるあらゆる雑音とオフセットとの双方又はいずれか一方が図1の信号処理装置の性能に影響する程度が小さくなる。かくして、変換回路CONVが1より大幅に大きい利得係数を有する場合には、サンプリング回路SC(1)〜SC(N)に課せられる要求は比較的緩和され、且つ従って、サンプリング回路は比較的単純になり得る。
図1の信号処理装置は、例えば、フォールディングと補間動作との双方又はいずれか一方が実行されるアナログ／ディジタル変換器であってもよい。その場合には、基本的に二つの選択がある。一方の選択は処理回路PROCにおいて全部のフォールディングと補間動作との双方又はいずれか一方を実行することである。図2〜4はその選択に関係している。他方の選択は変換回路CONVにおいてフォールディングと補間動作との双方又はいずれか一方の少なくとも一つを実行することである。図5はその選択に関係している。第2の選択を越える第1の選択の利点は、全部のフォールディングと補間動作との双方又はいずれか一方がサンプリングの恩恵を被ることである。しかしながら、第1の選択を越える第2の選択の利点は、より少ししかサンプリング回路を必要としないことである。双方ともあらゆる対応出願と一緒に参考文献によってここに組み込まれる、米国特許明細書第4,831,379号及び国際公開公報97/09788号が、フォールディングと補間動作との双方又はいずれか一方が実行されるアナログ／ディジタル変換器を記載していることは注意されるべきである。
図2は図1の信号処理装置に用いるための変換回路の第1の例を示している。この図2の変換回路は異なる基準電圧Vref(1)〜Vref(N)を受け取る入力増幅器A(1)〜A(N)のアレイを具えている。各入力増幅器が、それに供給される入力信号Sinと基準電圧との間の差を増幅する。
図3は図2の変換回路により与えられる部分領域信号Sc(1)〜Sc(N)の一例を示している。この図3の部分領域信号は傾斜状入力信号Sinの結果である。iが1〜Ｎの範囲の整数であると仮定すると、各部分領域信号Sc(i)は基準電圧Vref(i)の回りに集中される振幅部分領域SR(i)と関連している。振幅部分領域SR(1)〜SR(N)の間に重複が有るか無いかは、本発明には本質的ではないことは注意されるべきである。これは図1の信号処理装置における処理回路PROCのための問題である。ここに対応するあらゆる出願と一緒に参考文献として組み込まれる国際公開公報97/08834が、重複する部分領域信号を処理するために適したアナログ／ディジタル変換目的のための処理回路を記載している。
図4は、図2の変換回路内用の入力増幅器A(i)及び、組み合わせて、サンプリング回路SC(i)の一例を示している。入力増幅器A(i)は基本的に一対の負荷抵抗R1,R2を有するトランジスタT1,T2の差動対及び、それらに結合されたテール電流源Itである。サンプリング回路SC(i)は基本的に一対の送信ゲートTG1,TG2及び、それらに結合された一対の保持コンデンサCH1,CH2である。それは差動形でトラックアンドホールド動作を実行する。送信ゲートTG1,TG2は2個の並列に結合されたトランジスタにより形成されている。一方のトランジスタはクロック信号CLK(+)により制御され、他方のトランジスタは反転クロック信号CLK(-)により制御される。
図5は図1の信号処理装置に用いるための変換回路の第2の例を示している。図5の変換回路は次の点で図2の変換回路と異なっている。図5の変換回路も、フォールディングと補間動作との双方又はいずれか一方を実行する付加的な回路F/Iを含んでいる。この付加的な回路F/Iは入力増幅器A(1)〜A(K)のアレイにより与えられる信号を受け取り且つ、それに応じて部分領域信号Sc(1)〜Sc(N)を与える。
勿論、図5の変換回路により与えられる部分領域信号Sc(1)〜Sc(N)は、図2の変換回路により与えられる部分領域信号と異なっている。一例を与えるために、図5の変換回路に対して次のことを仮定しよう。64個の入力増幅器があり、すなわちＫ=64で、付加的回路F/Iが8の係数によりフォールディング動作を実行する。その場合にはＮ＝8であり且つ図5の変換回路は8個の部分領域信号Sc(1)〜Sc(8)を与える。部分領域信号Sc(1)はVref(1),Vref(9),Vref(17),〜Vref(57)の回りに集中される振幅部分領域と関連し得て、部分領域信号Sc(2)はVref(1),Vref(10),Vref(18),〜Vref(58)と関連し得、以下同様である。
図6a,6b及び6cは、本発明によるそれぞれ、受信機、マルチメディア装置、及び情報読み出し装置の基本的な例を示している。図6aの受信機は同調器TUN及び図1の信号処理装置SPAを具えている。この同調器TUNは受信信号RFに応じて中間周波数信号IFを与える。図1の信号処理装置SPAが、例えばアナログ／ディジタル変換及び復調を連続的に実行することにより、中間周波数信号を処理する。
図6bのマルチメディア装置は図1の信号処理装置SPA及び表示装置DPLを具えている。図1の信号処理装置SPAは影像信号IMを受け取り、且つそれに応じて、処理された映像信号IM-Pを与える。表示装置DPLが処理された映像信号IM-Pを表示する。図6bのマルチメディア装置は、例えば、CD-ROM,CD-I又はDVD-プレーヤーから映像信号を受け取る、テレビジョン受信機又はコンピュータであってもよい。
図6cの情報読み出し装置は読み出しユニットROU及び図1の信号処理装置SPAを具えている。その読み出しユニットが読み出し信号Sroを得るように情報担体DISCを読み出す。図1の信号処理装置SPAは、例えば、適当な出力信号を得るためと、読み出しユニットROU用の制御信号を得るためとの双方又はいずれか一方のために読み出し信号Sroを処理する。図6cの読み出し装置は、例えばCD-,CD-I,CD-ROM、又はDVD-プレーヤー又は（ビデオ）テープレコーダーであってもよい。図6cはディスクの形で情報担体DISCを示しているが、その情報担体はテープ又はクレータブレットであってさえもよいことは理解されるだろう。
上記の例は本発明を制限するよりもむしろ図解するものであることは注意されるべきである。明らかに、添付の請求の範囲内に含まれる多くの代案がある。括弧間のあらゆる参照符号は関連する請求の範囲を制限するように構成されていない。
【図１】
0003795923.tif 000002
【図２】
0003795923.tif 000003
【図３】
0003795923.tif 000004
【図４】
0003795923.tif 000005
【図５】
0003795923.tif 000006
【図６ａ】
0003795923.tif 000007
【図６ｂ】
0003795923.tif 000008
【図６ｃ】
0003795923.tif 000009