(57)【特許請求の範囲】
【請求項１】
ＩｎＰ半導体基板（１）上に、ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるマーカ層（２）、ＩｎＰからなる第１クラッド層（３）、ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるエッチストップ層（４）、ＩｎＰからなる第２クラッド層（５）、活性層（６）、第３クラッド層（７）及びキャップ層（８）を順次成長させる工程と、
前記キャップ層の一部にエッチングマスク（９）を形成し、前記キャップ層，前記第３クラッド層、前記活性層及び前記第２クラッド層を除去する工程と、
前記第２クラッド層の露出した部分を前記エッチストップ層まで除去する工程と、
前記エッチストップ層の露出した部分を前記第１クラッド層まで除去してメサ構造（１０）を形成する工程と、
前記メサ構造の両側に第１埋め込み層（１１）及び第２埋め込み層（１２）を順次形成する工程と、
ＳＥＭにより前記マーカ層から前記活性層までの高さＢ及び前記第２埋め込み層の上面までの高さＣを測定する工程と、
予め設定された、前記活性層から前記第２埋め込み層の上方に形成するべき前記第３クラッド層の上面までの高さＡと、前記測定した高さＢ，高さＣとから、前記第２埋め込み層の上方に形成するべき前記第３クラッド層の膜厚ＤをＤ＝Ａ−（Ｃ−Ｂ）にて算出し、前記第２埋め込み層の上方に前記第３クラッド層を前記算出した、膜厚Ｄで形成する工程と、  前記第３クラッド層の上方にコンタクト層（１３）を形成する工程と、
からなることを特徴とする半導体発光素子の製造方法。
【請求項２】
前記メサ構造の形成後、前記メサ構造の下部において露出されている前記エッチストップ層の側縁部を、マストランスポート法により前記第２クラッド層で埋め込む工程を具備することを特徴とする請求項１記載の半導体発光素子の製造方法。
【請求項３】
ＩｎＰ半導体基板（１）上に、ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるマーカ層（２）、ＩｎＰからなる第２クラッド層（５）、活性層（６）、第３クラッド層（７）及びキャップ層（８）を順次成長させる工程と、
前記キャップ層の一部にエッチングマスク（９）を形成し、前記キャップ層，前記第３クラッド層、前記活性層及び前記第２クラッド層を除去する工程と、
前記第２クラッド層の露出した部分を前記マーカ層まで除去する工程と、
前記マーカ層の露出部分を前記ＩｎＰ半導体基板上まで除去してメサ構造（１０）を形成しつつ、前記マーカ層の露出部分のうち前記メサ構造を挟む前記ＩｎＰ半導体基板の両端縁上に形成されている前記マーカ層の露出部分を残してマーカ部（２ａ）とする工程と、
前記メサ構造の両側に第１埋め込み層（１１）及び第２埋め込み層（１２）順次形成する工程と、
ＳＥＭにより前記マーカ層から前記活性層までの高さＢ及び前記第２埋め込み層の上面までの高さＣを測定する工程と、
予め設定された、前記活性層から前記第２埋め込み層の上方に形成するべき前記第３クラッド層の上面までの高さＡと、前記測定した高さＢ，高さＣとから、前記第２埋め込み層の上方に形成するべき前記第３クラッド層の膜厚ＤをＤ＝Ａ−（Ｃ−Ｂ）にて算出し、前記第２埋め込み層の上方に前記第３クラッド層を前記算出した膜厚Ｄで形成する工程と、
前記第３クラッド層の上方にコンタクト層（１３）を形成する工程と、
からなることを特徴とする半導体発光素子の製造方法。
【請求項４】
前記メサ構造の形成後、前記メサ構造の下部において露出されている前記マーカ層の側縁部を、マストランスポート法により前記第２クラッド層で埋め込む工程を具備することを特徴とする請求項３記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エッチストップ層を有する半導体発光素子及びその製造方法に係り、特に活性層の位置制御が可能な半導体発光素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
図９は、従来の半導体発光素子を示す図である。この半導体発光素子３０は、半導体基板３１上に、ｎ−ＩｎＰクラッド層３２，活性層３３及びｐ−ＩｎＰクラッド層３４を積層してストライプ状にマスキングした後にウェットエッチング処理して、メサ構造３５を形成している。メサ構造３５の両側には、埋め込み層３６が形成されている。ｐ−ＩｎＰクラッド層３４は、気相成長法により埋め込み層３６を覆う。その成長膜厚は、約２〜５μｍである。
【０００３】
ここで、活性層の位置制御の問題について述べる。活性層３３の位置制御とは、複数の半導体発光素子を、半導体発光素子表面がボンディング面となるようにサブマウントにボンディングした場合において、それぞれの活性層３３を同一の高さに位置させることである。このためには、ボンディング面である半導体発光素子の表面から活性層３３の位置までの距離を正確に把握する必要がある。
【０００４】
しかし、ボンディングされる面となるクラッド層３４の上面は、活性層３３が下方に位置する部分ではフラットではなく、やや膨らみをもった形状となっている場合が多い。このクラッド層３４の上面の膨らみは、活性層３３を包含するメサ構造３５を覆う様にクラッド層３４を成長するために発生する。一方、クラッド層３４の端部３４ａでは上記膨らみが発生せず、フラットであり、また、端部３４ａは半導体基板３１の上面と平行関係を維持しているので、クラッド層３４の上面の端部と活性層３３との距離関係を基準に活性層３３の位置を制御すべきである。
【０００５】
クラッド層３４の上面の端部３４ａと活性層３３の距離Ａ（厚さＡ）を制御するためには、メサ構造３５の底部から活性層３３までの距離Ｂと、メサ構造３５の底部の延長線上の部分から埋め込み層３６の端部上面までの距離Ｃとを求め、その差を用いて決定された所望の厚さＤを有するクラッド層３４を成長させればよい。ここで、距離Ｂは、ＳＥＭで直接活性層３３の位置とメサ構造３５の底部を観察すれば求めることができるが、距離Ｃは埋め込み層３６とｎ−ＩｎＰクラッド層３２との境目が不明確である結果、求めることができない。
【０００６】
そこで、距離Ｃを求めるためには、埋め込み層３６とｎ−ＩｎＰクラッド層３４との境界部を半導体発光素子の端面で明確に示すマーカーが必要となる。また距離Ｂと距離Ｃとの差を活性層３３の延長線を基準として求める場合は、ＳＥＭの同一視野上に活性層３３と埋め込み層３６端部がなければならない。しかし、実際には、活性層３３と埋め込み層３６は約２００μｍ離れているので、今回必要な０．１μｍ程度の精度で測定する場合、ＳＥＭの性能上不可能である。
【０００７】
また、実際には、ウェハー面内には、複数のメサ構造３５を形成するので、これらの厚さＡを一定にするためには、メサ構造３５の高さをウェハー面内で一定にする必要がある。しかし、メサ構造３５はウェットエッチングにより形成されているため、ウェハー面内でエッチング速度がばらつき、結果的に、メサ構造３５の高さがウェハー面内で異なってしまうこととなる。
【０００８】
このため、図１０に示すように、ｎ−ＩｎＰクラッド層３２上にエッチストップ層３７を形成し、その上にメサ構造３５を形成している。しかし、一般にエッチストップ層３７は、ＩｎＰとの選択エッチングが必要なため、４元素からなるＩｎＧａＡｓＰ又は３元素からなるＩｎＧａＡｓが使用されるが、４元（ＩｎＧａＡｓＰ）又は３元（ＩｎＧａＡｓ）上の再成長では、安定した成長が得られにくい。また、図９に示すような、ｎ−ＩｎＰ，ｐ−ＩｎＰの接合に比して、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓＰ（又はｎ−ＩｎＧａＡｓ），ｐ−ＩｎＰ接合は、電流ブロック障壁の高さが低くなるので、リークパスになりやすく、素子の特性を劣化させる可能性がある。
【０００９】
【発明が解決しようとする課題】
本発明は、上記欠点を除くためになされたものであり、従来技術と同様、エッチストップ層の挿入によって活性層の位置制御と、面内均一化の向上を達成することにある。
【００１０】
また他の目的は、半導体基板上に、素子の端面まで延びて露出されるマーカ層を形成することにより、素子（半導体基板）の端部においても活性層位置を容易に測定することができる。
【００１１】
更に他の目的は、エッチストップ層（又はマーカ層）をメサ構造の底部にのみ設け、第一の導電型の第一クラッド層（又は第一の導電型の半導体基板）と第二の導電型の第一埋め込み層とが他の層を介することなく直接接する構造としたので、成長時において、４元上（ないしは３元上）再成長による成長の不安定性を解消し、素子動作時においてはリーク電流の発生の解消を図ることにある。
【００１２】
【課題を解決するための手段】
要するに、本発明の請求項１記載の半導体発光素子の製造方法は、ＩｎＰ半導体基板（１）上に、ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるマーカ層（２）、ＩｎＰからなる第１クラッド層（３）、ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるエッチストップ層（４）、ＩｎＰからなる第２クラッド層（５）、活性層（６）、第３クラッド層（７）及びキャップ層（８）を順次成長させる工程と、
前記キャップ層の一部にエッチングマスク（９）を形成し、前記キャップ層，前記第３クラッド層、前記活性層及び前記第２クラッド層を除去する工程と、
前記第２クラッド層の露出した部分を前記エッチストップ層まで除去する工程と、
前記エッチストップ層の露出した部分を前記第１クラッド層まで除去してメサ構造（１０）を形成する工程と、
前記メサ構造の両側に第１埋め込み層（１１）及び第２埋め込み層（１２）を順次形成する工程と、
ＳＥＭにより前記マーカ層から前記活性層までの高さＢ及び前記第２埋め込み層の上面までの高さＣを測定する工程と、
予め設定された、前記活性層から前記第２埋め込み層の上方に形成するべき前記第３クラッド層の上面までの高さＡと、前記測定した高さＢ，高さＣとから、前記第２埋め込み層の上方に形成するべき前記第３クラッド層の膜厚ＤをＤ＝Ａ−（Ｃ−Ｂ）にて算出し、前記第２埋め込み層の上方に前記第３クラッド層を前記算出した、膜厚Ｄで形成する工程と、
前記第３クラッド層の上方にコンタクト層（１３）を形成する工程と、
からなることを特徴とする。
【００１９】
更に、本発明の請求項２記載の半導体発光素子の製造方法は、請求項１記載の半導体発光素子の製造方法において、前記メサ構造の形成後、前記メサ構造の下部において露出されている前記エッチストップ層の側縁部を、マストランスポート法により前記第２クラッド層で埋め込む工程を具備することを特徴とする。
【００２０】
また、請求項３記載の半導体発光素子の製造方法は、ＩｎＰ半導体基板（１）上に、ＩｎＧａＡｓまたはＩｎＧａＡｓＰからなるマーカ層（２）、ＩｎＰからなる第２クラッド層（５）、活性層（６）、第３クラッド層（７）及びキャップ層（８）を順次成長させる工程と、
前記キャップ層の一部にエッチングマスク（９）を形成し、前記キャップ層，前記第３クラッド層、前記活性層及び前記第２クラッド層を除去する工程と、
前記第２クラッド層の露出した部分を前記マーカ層まで除去する工程と、
前記マーカ層の露出部分を前記ＩｎＰ半導体基板上まで除去してメサ構造（１０）を形成しつつ、前記マーカ層の露出部分のうち前記メサ構造を挟む前記ＩｎＰ半導体基板の両端縁上に形成されている前記マーカ層の露出部分を残してマーカ部（２ａ）とする工程と、
前記メサ構造の両側に第１埋め込み層（１１）及び第２埋め込み層（１２）順次形成する工程と、
ＳＥＭにより前記マーカ層から前記活性層までの高さＢ及び前記第２埋め込み層の上面までの高さＣを測定する工程と、
予め設定された、前記活性層から前記第２埋め込み層の上方に形成するべき前記第３クラッド層の上面までの高さＡと、前記測定した高さＢ，高さＣとから、前記第２埋め込み層の上方に形成するべき前記第３クラッド層の膜厚ＤをＤ＝Ａ−（Ｃ−Ｂ）にて算出し、前記第２埋め込み層の上方に前記第３クラッド層を前記算出した膜厚Ｄで形成する工程と、  前記第３クラッド層の上方にコンタクト層（１３）を形成する工程と、
からなることを特徴とする。
【００２１】
更に、本発明の請求項４記載の半導体発光素子の製造方法は、請求項３記載の半導体発光素子の製造方法において、前記メサ構造の形成後、前記メサ構造の下部において露出されている前記マーカ層の側縁部を、マストランスポート法により前記第２クラッド層で埋め込む工程を具備する。
【００２２】
上記製造方法により製造された半導体発光素子を用いて、マーカ層から活性層までの高さＢ，マーカ層から埋め込み層までの高さＣ及び第３クラッド層の成長膜厚Ｄを測定する。そして、これらに基づいて活性層から第３クラッド層までの実際の高さＡを算出し、活性層の位置を得る。
【００２３】
【発明の実施の形態】
図１及び図２は本発明による半導体発光素子の製造方法の第一実施の形態を示す工程図である。まず、図１（ａ）に示すように、ｎ−ＩｎＰ半導体基板１上に、ｎ−ＩｎＧａＡｓＰマーカ層２，第１クラッド層（ｎ−ＩｎＰ）３，ｎ−ＩｎＧａＡｓエッチストップ層４，第２クラッド層（ｎ−ＩｎＰ）５，活性層（ＭＱＷ＋ＳＣＨ）６，第３クラッド層（ｐ−ＩｎＰ）７，ｐ−ＩｎＧａＡｓＰキャップ層８を順次成長させる。各層の成長膜厚は、ｎ−ＩｎＧａＡｓＰマーカ層０．１μｍ，第１クラッド層０．３μｍ，ｎ−ＩｎＧａＡｓエッチストップ層５ｎｍ，第２クラッド層４μｍ，活性層約０．３μｍ，第３クラッド層０．３μｍ，ｐ−ＩｎＧａＡｓＰキャップ層約０．１μｍである。
【００２４】
次に、図１（ｂ）に示すように、ｐ−ＩｎＧａＡｓＰキャップ層８上にＣＶＤ法でＳｉＮｘ膜エッチングマスク９を形成し、更にフォトリソグラフィ法により幅約４．５μｍのストライプ状のマスクにする。このストライプ状のＳｉＮｘ膜９をマスクとして硫酸系エッチャントでｐ−ＩｎＧａＡｓＰキャップ層８のみにサイドエッチを入れる。ｐ−ＩｎＧａＡｓＰキャップ層８の幅を約２．２μｍにする。次に、塩酸で、ｐ−ＩｎＧａＡｓＰキャップ層８をマスクとして、第３クラッド層（ｐ−ＩｎＰ）７を活性層まで選択エッチングする。
【００２５】
そして、ＨＢｒ系エッチャントで活性層６と第２クラッド層（ｎ−ＩｎＰ）５をエッチングする。このとき、ｐ−ＩｎＧａＡｓＰキャップ層８に若干サイドエッチが入れられる。そして、図１（ｃ）に示すように、塩酸で第２クラッド層（ｎ−ＩｎＰ）５を、ＩｎＧａＡｓエッチストップ層４まで選択エッチングする。
【００２６】
次に、図１（ｄ）に示すように、硫酸系エッチャントでＩｎＧａＡｓエッチストップ層４を選択的に除去する。これにより、メサ構造１０が形成される。
そして、図２（ａ）に示すように、メサ構造１０が形成されていない第１クラッド層（ｎ−ＩｎＰ）３上に、ＭＯＶＰＥ成長装置により第１埋め込み層（ｐ−ＩｎＰ）１１と第２埋め込み層（ｎ−ＩｎＰ）１２を成長させる。なお、選択成長性により、埋め込み層１１，１２はＳｉＮｘ膜９上には成長しない。このとき、第１埋め込み層（ｐ−ＩｎＰ）１１，第２埋め込み層（ｎ−ＩｎＰ）１２の成長後、ウェハーの一部分を切り出し、ＳＥＭによりＢ，Ｃを測定する。
【００２７】
次に、図２（ｂ）に示すように、バッファードフッ酸によりＳｉＮｘ膜９を除去するとともに、硫酸系エッチャントにより、ｐ−ＩｎＧａＡｓＰキャップ層８を除去する。
【００２８】
次に、図２（ｃ）に示すように、ＭＯＶＰＥ成長装置により第３クラッド層（ｐ−ＩｎＰ）７を成長させ、その上にｐ−ＩｎＧａＡｓコンタクト層１３を成長させる。このときの第３クラッド層（ｐ−ＩｎＰ）７の膜厚Ｄは、例えばＡを２μｍに設計する場合、Ｄ＝２−（Ｃ−Ｂ）となる。また、ｐ−ＩｎＧａＡｓコンタクト層１３の膜厚は０．３μｍである。
【００２９】
次に、図２（ｄ）に示すように、ｐ−ＩｎＧａＡｓコンタクト層１３を、フォトリソグラフィー法により、活性層６の直上付近のみストライプ状（幅約２００μｍ）に形成する。そして、ｐ−ＩｎＧａＡｓコンタクト層１３上に電極１４（Ｔｉ／Ｐｔ／Ａｕ，厚み２０ｎｍ／５０ｎｍ／３００ｎｍ）を電子ビーム蒸着装置で形成する。なお、電極パターン形成方法には、リフトオフ法を用いる。次に、ＩｎＰ基板側を機械研磨及び化学研磨することにより、半導体発光素子２０の総厚を約１００μｍ程度にする。そして、ＩｎＰ基板１面に電極１５（ＡｕＧｅ／Ｃｒ／Ａｕ，厚み５０ｎｍ／５０ｎｍ／３００ｎｍ）を電子ビーム蒸着装置で形成する。最後に、電極１５と半導体をオーミック接合させるためにアロイングを行う。
【００３０】
図２（ｄ）に示すように、半導体発光素子２０の光の出射方向に垂直な断面は、ｎ−ＩｎＰ半導体基板１上の全体に延在して、半導体基板１と組成が異なるＩｎＧａＡｓＰマーカ層２が形成されている。マーカ層２はｎ−ＩｎＰ半導体基板１と同一の導電型である。
【００３１】
ＩｎＧａＡｓＰマーカ層２上には、第一クラッド層（ｎ−ＩｎＰ）３が形成されている。この第一クラッド層（ｎ−ＩｎＰ）３上の一部には、ＩｎＧａＡｓエッチストップ層４が形成されている。エッチストップ層４はｎ−ＩｎＰ半導体基板１と同一の導電型である。
【００３２】
ＩｎＧａＡｓエッチストップ層４上には、活性層を含むメサ構造１０が形成されている。メサ構造１０は、はｎ−ＩｎＰ半導体基板１と同一の導電型である。
【００３３】
メサ構造１０の両側には、左右一対の第２埋め込み層（ｎ−ＩｎＰ）１２，１２が、互いにメサ構造１０から分離して、メサ構造１０に対してほぼ対称に形成されている。メサ構造１０の頂部である活性層６及び一対の第２埋め込み層１２，１２の上部には、第３クラッド層（ｐ−ＩｎＰ）７が形成されている。
【００３４】
また、メサ構造１０の両側及び一対の第２埋め込み層（ｎ−ＩｎＰ）１２，１２の下部には、第一クラッド層３と直接接する第１埋め込み層（ｐ−ＩｎＰ）１１，１１が延在している。
【００３５】
なお、上述した実施の形態において、エッチストップ層４の露出した部分を第一クラッド層３まで除去して、メサ構造１０の両側に埋め込み層１１，１２を成長させていたが、図３に示すように、メサ構造１０基部の残されたエッチストップ層４の露出している端部をマストランスポート法により第２クラッド層５で埋め込み処理をしてもよい。この場合、エッチストップ層４の露出した部分を除去した後、マストランスポート法により第２クラッド層５で埋め込み処理をする。これにより、活性層６のリークパスを更に抑制することができる。
【００３６】
次に、上述のように製造された半導体発光素子２０の活性層６の位置測定について説明する。なお、ＭＯＶＰＥ成長装置の成長膜厚の誤差を１０％以内とし、エッチストップ層４によってメサ高さが均一であり、活性層６から成長した第３クラッド層（ｐ−ＩｎＰ）７までの高さである設計値Ａ’を２μｍ±０．２μｍとなるように制御することとする。なお、設計値Ａ’は、活性層直上から約２００μｍ離れた素子端部での値とする。
【００３７】
まず、図２（ｂ）に示すように、埋め込み層１１，１２を成長させた時点で、ＳＥＭにより、マーカ層２から活性層６までの高さＢ及びマーカ層２から第２埋め込み層１２までの高さＣを測定する。なお、膜厚Ｂは、元ウェハー成長時点でも測定可能である。そして、第２埋め込み層１２の成長後に成長させた第３クラッド層（ｐ−ＩｎＰ）７の成長膜厚の設計値Ｄ’は、
Ｄ’＝Ａ’−（Ｃ−Ｂ）・・・・・・▲１▼
で決定される。第３クラッド層（ｐ−ＩｎＰ）７の成長膜厚の実際の測定値Ｄが設計値Ｄ’の許容誤差範囲内であれば、図２（ｃ）に示すように、活性層６から成長した第３クラッド層（ｐ−ＩｎＰ）７までの実際の高さＡは、▲１▼式より、
Ａ＝Ｄ＋（Ｃ−Ｂ）・・・・▲２▼
で求められるので、Ａもまた設計値Ａ’の許容範囲内であることが確かめられる。
【００３８】
このように形成された半導体発光素子２０を、凹部のあるＳｉＣサブマウント１６に半田１７を介してJ-Downボンディングさせる。このサブマウント１６は、更に不図示のチップキャリアにボンディングされ、モジュールへと組み立てられる。このモジュール組み立て工程中において、半導体発光素子２０から光を取り出すために、ファイバー端面を活性層６からの光が一番ファイバーに入るように合わせる軸合わせ工程がある。活性層６の位置は、上記▲２▼式により計算により決定されるため、常に一定の位置に活性層６があり、軸あわせ工程が非常に簡単になって自動化が容易に行えることとなる。
【００３９】
次に、本発明による半導体発光素子及びその製造方法の第二実施の形態について、図５及び図６を用いて説明する。なお、第一実施の形態と同一箇所には、同一符号を付し、その説明を省略する。
【００４０】
まず、図５（ａ）に示すように、ｎ−ＩｎＰ半導体基板１上に、ｎ−ＩｎＧａＡｓＰマーカ層２，第２クラッド層（ｎ−ＩｎＰ）５，活性層（ＭＱＷ＋ＳＣＨ）６，第３クラッド層（ｐ−ＩｎＰ）７，ｐ−ＩｎＧａＡｓＰキャップ層８を順次成長させる。
【００４１】
次に、図５（ｂ）に示すように、ｐ−ＩｎＧａＡｓＰキャップ層８上にＣＶＤ法でＳｉＮｘ膜エッチングマスク９を形成し、更にフォトリソグラフィ法によりストライプ状のマスクにする。このストライプ状のＳｉＮｘ膜９をマスクとして硫酸系エッチャントでｐ−ＩｎＧａＡｓＰキャップ層８のみにサイドエッチを入れる。次に、塩酸で、ｐ−ＩｎＧａＡｓＰキャップ層８をマスクとして、第３クラッド層（ｐ−ＩｎＰ）７を活性層まで選択エッチングする。
【００４２】
そして、ＨＢｒ系エッチャントで活性層６と第２クラッド層（ｎ−ＩｎＰ）５をエッチングする。このとき、ＩｎＧａＡｓキャップ層８に若干サイドエッチが入れられる。そして、図５（ｃ）に示すように、塩酸で第２クラッド層（ｎ−ＩｎＰ）５を、マーカ層２まで選択エッチングする。この後、半導体基板１の両端縁上に形成されているマーカ層２（以下「マーカ部２ａ」）を、フォトリソグラフィ法でパターニングしたレジストをマスクとして、マーカ層２の露出部分を半導体基板１までエッチングすることにより形成する。これにより、図５（ｄ）に示すように、メサ構造１０及びマーカ部２ａが形成される。その後、マーカ部２ａ上部のレジストを除去する。
【００４３】
そして、図６（ａ）に示すように、メサ構造１０が形成されていない半導体基板１及びマーカ部２ａ上に、ＭＯＶＰＥ成長装置により第１埋め込み層（ｐ−ＩｎＰ）１１と第２埋め込み層（ｎ−ＩｎＰ）１２を成長させる。なお、選択成長性により、埋め込み層１１，１２はＳｉＮｘ膜９上には成長しない。このとき、第１埋め込み層（ｐ−ＩｎＰ）１１，第２埋め込み層（ｎ−ＩｎＰ）１２の成長後、ウェハーの一部分を切り出し、ＳＥＭによりＢ，Ｃを測定する。この後の製造工程は、図６（ｂ）〜（ｃ）に示してあるが、第一実施の形態と同様であるので、その説明を省略する。
【００４４】
図６（ｄ）に示すように、半導体発光素子２１の光の出射方向に垂直な断面は、ｎ−ＩｎＰ半導体基板１上に、半導体基板１と組成が異なるｎ−ＩｎＧａＡｓＰマーカ層が形成されている。マーカ層は、半導体基板１の両端縁上に残されたマーカ部２ａとなっている。
【００４５】
また、マーカ部２ａ間に形成されるＩｎＧａＡｓＰマーカ層２上には、活性層を含むメサ構造１０が形成されている。メサ構造１０は、ｎ−ＩｎＰ半導体基板１と同一の導電型である。
【００４６】
メサ構造１０の両側には、左右一対の第２埋め込み層（ｎ−ＩｎＰ）１２，１２が、互いにメサ構造１０から分離して、メサ構造１０に対してほぼ対称に形成されている。メサ構造１０の頂部である活性層６及び一対の第２埋め込み層１２，１２の上部には、第３クラッド層（ｐ−ＩｎＰ）７が形成されている。
【００４７】
また、メサ構造１０の両側及び一対の第２埋め込み層（ｎ−ＩｎＰ）１２，１２の下部には、半導体基板１と直接接する第１埋め込み層（ｐ−ＩｎＰ）１１，１１が延在している。
【００４８】
なお、上述した実施の形態において、マーカ層の露出した部分を半導体基板１まで除去して、メサ構造１０の両側に埋め込み層１１，１２を成長させていたが、図７に示すように、メサ構造１０基部に残されたマーカ層の露出している端部をマストランスポート法により第２クラッド層５で埋め込み処理をしてもよい。この場合、マーカ部２ａを除くマーカ層の露出した部分を除去した後、マストランスポート法により第２クラッド層５で埋め込み処理をする。これにより、活性層６のリークパスを更に抑制することができる。
【００４９】
なお、上述のように製造された半導体発光素子２１の活性層６の位置測定について説明する。なお、ＭＯＶＰＥ成長装置の成長膜厚の誤差を１０％以内とし、エッチストップ層４によってメサ高さが均一であり、活性層６から成長した第３クラッド層（ｐ−ＩｎＰ）７までの高さである設計値Ａ’を２μｍ±０．２μｍとなるように制御することとする。なお、設計値Ａ’は、活性層直上から約２００μｍ離れた素子端部での値とする。
【００５０】
まず、図６（ｂ）に示すように、埋め込み層１１，１２を成長させた時点で、ＳＥＭにより、マーカ部２ａから活性層６までの高さＢ及びマーカ部２ａから第２埋め込み層１２までの高さＣを測定する。なお、膜厚Ｂは、元ウェハー成長時点でも測定可能である。そして、第２埋め込み層１２の成長後に成長させた第３クラッド層（ｐ−ＩｎＰ）７の成長膜厚の設計値Ｄ’は、
Ｄ’＝Ａ’−（Ｃ−Ｂ）・・・・・・▲１▼
で決定される。第３クラッド層（ｐ−ＩｎＰ）７の成長膜厚の実際の測定値Ｄが設計値Ｄ’の許容誤差範囲内であれば、図６（ｃ）に示すように、活性層６から成長した第３クラッド層（ｐ−ＩｎＰ）７までの実際の高さＡは、▲１▼式より、
Ａ＝Ｄ＋（Ｃ−Ｂ）・・・・▲２▼
で求められるので、Ａもまた設計値Ａ’の許容範囲内であることが確かめられる。
【００５１】
このように形成された半導体発光素子２１を、第一実施の形態と同様、図８に示すように、凹部のあるＳｉＣサブマウント１６に半田１７を介してJ-Downボンディングさせる。そして、活性層６の位置は、上記▲２▼式により計算により決定されるため、常に一定の位置に活性層６があり、軸あわせ工程が非常に簡単になって自動化が容易に行えることとなる。
【００５２】
なお、上述した２つの実施の形態では、ほぼ同様な工程で半導体発光素子２０，２１を製造したが、この製造方法は一例であり、最終的に製造された素子における光の出射方向の断面が、半導体発光素子２０，２１の断面であればよい。
【００５３】
【発明の効果】
以上説明したように本発明による半導体発光素子の製造方法では、エッチストップ層の挿入によって活性層の位置制御と、面内均一化の向上を達成することができる。
【００５４】
また、半導体基板と第一クラッド層との間に、素子の端面まで延びており、端面から露出されるマーカ層を形成することにより、素子（半導体基板）の端部においても活性層位置を容易に測定することができる。
【００５５】
更に、エッチストップ層（又はマーカ層）をメサ構造の基部にのみ設け、第一の導電型の第一クラッド層（又は第一の導電型の半導体基板）と第二の導電型の第一埋め込み層とが他の層を介することなく直接接する構造としたので、成長時においては、４元上（ないしは３元上）再成長による成長の不安定性が解消し、素子動作時においてはリーク電流の発生の解消を図ることができる。
【図面の簡単な説明】
【図１】本発明による半導体発光素子の製造方法の第一実施の形態の前段工程図である。
【図２】本発明による半導体発光素子の製造方法の第一実施の形態の後段工程図である。
【図３】本発明による半導体発光素子の製造方法の第一実施の形態の追加工程図である。
【図４】本発明による半導体発光素子の第一実施の形態の製造方法で製造された半導体発光素子をサブマウントにボンディングした図である。
【図５】本発明による半導体発光素子の製造方法の第二実施の形態の前段工程図である。
【図６】本発明による半導体発光素子の製造方法の第二実施の形態の後段工程図である。
【図７】本発明による半導体発光素子の製造方法の第二実施の形態の追加工程図である。
【図８】本発明による半導体発光素子の第二実施の形態の製造方法で製造された半導体発光素子をサブマウントにボンディングした図である。
【図９】従来の半導体発光素子の側断面図である。
【図１０】従来のエッチストップ層を有する半導体発光素子の側断面図である。
【符号の説明】
１…半導体基板
２…マーカ層
３…第一クラッド層
４…エッチストップ層
５…第二クラッド層
６…活性層
７…第三クラッド層
８…キャップ層
９…エッチングマスク
１０…メサ構造
１１…第一埋め込み層
１２…第二埋め込み層
１３…コンタクト層
２０，２１…半導体素子
【図１】
0003768770.tif 000002
【図２】
0003768770.tif 000003
【図３】
0003768770.tif 000004
【図４】
0003768770.tif 000005
【図５】
0003768770.tif 000006
【図６】
0003768770.tif 000007
【図７】
0003768770.tif 000008
【図８】
0003768770.tif 000009
【図９】
0003768770.tif 000010
【図１０】
0003768770.tif 000011