(57)【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板上に形成され前記半導体基板と格子間隔の異なる第１の結晶質の金属酸化物層と、この第１の結晶質の金属酸化物層上に形成されたチャネル領域と、このチャネル領域上に形成されたゲート絶縁膜とゲート電極と、前記チャネル領域の側部に配置され形成されたソース・ドレイン領域とを備え、前記チャネル領域は、前記第１の結晶質の金属酸化物層から応力を受けた歪み半導体層であることを特徴とする電界効果トランジスタ。
【請求項２】
前記第１の結晶質の金属酸化物層上に形成され、前記第１の結晶質の金属酸化物層と同種の金属を含む第２の結晶質の金属酸化物層をさらに含むことを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記半導体基板上に形成された非晶質層を含むことを特徴とする請求項１、２記載の電界効果トランジスタ。
【請求項４】
前記第１及び第２の結晶質の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする請求項１乃至３記載の電界効果トランジスタ。
【請求項５】
前記第１及び第２の結晶質の金属酸化物層は、Ce、Dy、Y、Gd、La、Prのいずれか一種類以上の金属元素を含むことを特徴とする請求項１乃至４記載の電界効果トランジスタ。
【請求項６】
半導体基板上に第１の金属酸化物層を形成する工程と、酸素を含む雰囲気中で熱処理を行い、前記金属酸化物層を結晶質とするとともに、前記半導体基板と前記金属酸化物層との間に非晶質層を形成する工程と、前記金属酸化物層上にチャネル領域となる歪み半導体層を形成する工程と、前記チャネル領域上にゲート絶縁膜とゲート電極を形成する工程と、前記チャネル領域の側部に配置されるソース・ドレイン領域を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項７】
前記第１の金属酸化物層上に前記金属酸化物層と同種の金属を含む第２の金属酸化物層をさらに堆積する工程と、この第２の金属酸化物層上に前記歪み半導体層を形成する工程を含むことを特徴とする請求項６記載の電界効果トランジスタの製造方法。
【請求項８】
前記半導体基板上に第１の金属酸化物層を形成する工程において、前記金属酸化物層を前記半導体基板に直接接合させたことを特徴とする請求項６、７記載の電界効果トランジスタの製造方法。
【請求項９】
前記第１及び第２の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする請求項７乃至８記載の電界効果トランジスタの製造方法。
【請求項１０】
前記第１及び第２の金属酸化物層は、Ce、Dy、Y、Gd、La、Prのいずれか一種類以上の金属元素を含むことを特徴とする請求項７乃至９記載の電界効果トランジスタの製造方法。
【請求項１１】
前記半導体基板と前記第１の金属酸化物層との間に非晶質層を形成する熱処理において、雰囲気中の酸素分圧を1 ×10-8 Torrから１Torrの範囲に設定したことを特徴とする請求項６乃至１０記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、SOI（Si-On-Insulator）構造で、且つ、歪みSiチャネル層を有するMOS（Metal-Oxide-Semiconductor）構造電界効果トランジスタ（FET：Field-Effect-Transistor）及びその製造方法に関する。
【０００２】
【従来の技術】
LSIの高速化・高集積化は、スケーリング則によるMOSFETの微細化により実現されてきた。スケーリング則は、ゲート絶縁膜の厚さやゲート長等のMOSFETサイズを長さ方向と横方向で同時に縮小することで、微細化時に素子の特性を正常に保ち性能を上げることを可能にした。しかし、微細化が進み、MOSFETサイズが原子サイズに近づいているために、微細化の効果に物理的限界が見え始めており、微細化に代わる新たなFETの性能向上のための技術が模索されている。
【０００３】
より高性能なFETを実現する一つの手段として、SOI（Si-On-Insulator）技術がある。従来のバルクSi上のMOSFETと比較して、SOIデバイスでは動作速度の高速化、低消費電力化が可能である。MOSFETに利用されるSOI構造の作製方法としては、酸素イオン注入を用いるSIMOX（Separation by Implanted Oxygen）と2種類のはり合わせ法（Unibond、ELTRAN）という3つの手法が開発されている（非特許文献1参照）。SIMOX法では、Si基板に酸素イオン打ち込みを行った後、1300℃程度の高温で3-6時間の熱処理を行い、SOI構造が作製される。はり合わせ法では、Si基板上にInsulatorとなる酸化膜（BOX：Buried OXide）を形成し、支持用のSi基板をはり合わせた後、チャネル層となる数10 nmから100 nmの厚みのSiを残してSi基板を剥離するという工程が必要である。このように、従来の方法によりSOI構造を作製する場合には、煩雑で長時間の工程を必要とする。また、煩雑な工程はFET形成プロセス歩留まりの低下をも引き起こし、コスト上昇は深刻な問題となっていた。
【０００４】
FET特性を向上させる他の手段として、Siに応力を加えた歪みSiチャネルを用いる方法がある。歪みSi-FETでは、バンド構造の変化などに起因するキャリアの移動度の向上が報告されている（非特許文献2参照）。n-MOSFETの場合には、チャネル層のSiに引っ張り応力を与えることにより電子の移動度を高めることが可能である。一方、p-MOSFETの場合には、チャネル層のSiに引っ張り応力、または、圧縮応力のどちらでもよいが、応力を与えることにより正孔の移動度を高めることが可能である。
【０００５】
歪みSiを得るためには、Siより格子定数がわずかに大きいSiGe層を作製し、その上に薄膜Si層を積層する方法が用いられている。当初は、Ge原子を30％程度混ぜたSiGe層をSi基板上に成長し、その上に歪みSi層が形成されていた（非特許文献3、4参照）。しかし、この方法ではSiGeの格子を緩和させるために数μｍ程度の厚さにまで積層させる必要があり、成膜に時間が掛かるという難点があった。さらに、Si基板上に積層したSiGe層が転位の発生を伴って緩和しているため、多くの貫通転位がSiチャネル層にまで伝搬して結晶品質が低下するという問題があった。このような問題点を解決するために、SIMOX（Separation by Implanted Oxygen）を用いて、SiGe層に埋め込み酸化層を形成したSGOI(SiGe on Insulator)基板が提案されている（非特許文献5参照）。この方法を用いて作製したMOSFETの断面構造を図27に示す。まず、Si基板21上にGe組成を傾斜させながら、Ge組成10％〜40％程度のSiGe層22を形成する。次に、この試料に酸素イオンを注入した後、1350℃で６時間の熱処理を行う。このSIMOX工程により、SiGe層中に厚さ100 nmの埋め込み酸化膜（SiO2）23が形成されるとともに、格子歪みが緩和されたSiGe層24が形成されてSGOI基板となる。続いて、このSGOI基板の表面を溶液処理して水素終端させて、SiGeバッファ層25を堆積したのち、歪みSiチャネル層26が形成される。SiGe層24の薄膜化とGe濃度の高濃度化のために、SIMOX工程の後に、さらに熱酸化を行う方法も提案されている（非特許文献6参照）。続いて、ゲート絶縁膜（SiO2）28とゲート電極29、及び、ソース・ドレイン領域27a、27bを形成することにより、SGOI基板上のMOSFETが完成する。
【０００６】
上記のような方法で作製したSGOI基板上のn-MOSFET、p-MOSFETの特性が理論的、実験的に報告されている（非特許文献2参照）。このなかで、歪みを持たないSiをチャネル層に用いたMOSFETにおける移動度に対するSGOI基板上に作製した歪みSiをチャネル層に用いたMOSFETにおける移動度の向上の割合（移動度の向上率）が、SGOI基板におけるGe組成の関数として示されている。n-MOSFETでは、Ge組成の増加とともに電子移動度の向上率は増加し、Ge組成が15％以上では向上率はほぼ1.6で飽和することが理論的に予想されている。実際に作製した歪みSi-MOSFETでも電子移動度の向上率は1.5から1.8の値を示し、理論値と実験値は良い一致を示している。一方、p-MOSFETでは理論的には正孔移動度の向上率はGe組成にほぼ比例して増加し、Ge組成が30％では2.4程度になると予想されている。しかし、実験的にはGe組成30％のp-MOSFETにおける正孔移動度の向上率は1.5程度しか得られておらず、その原因はわかっていない。また、SGOI基板ではSiに引張り歪みのみしか与えることができないので、圧縮歪みによる正孔移動度の変化については調べられていない。
【０００７】
SGOI基板を用いて歪みSi層を作製するには、上記のような煩雑で長時間の工程を必要とする。また、煩雑な工程はFET形成プロセス歩留まりの低下をも引き起こし、コスト上昇は深刻な問題である。また、n-MOSFETでは理論予測に近い電子移動度の向上が実験的に得られているが、p-MOSFETでは実験的に得られた正孔移動度の向上率は理論予測より劣っているという問題がある。さらに、歪みSi層の薄膜化が進むと、SiGe層から拡散したGeによる散乱の効果が顕著になりキャリア移動度が劣化するといった問題も抱えている。
【０００８】
【非特許文献１】
米原、近江、中山、坂口、佐藤、山方、柳田、柿崎、応用物理  71巻、1102(2002).
【非特許文献２】
S. Takagi, IEICS Trans. Electron. E85-C, 1064(2002).
【非特許文献３】
G. Abstreiter, H. Brugger, T. Wolf, H. Jorke and H. J. Herzog, Phys. Rev. Lett. 54, 2441 (1985).
【非特許文献４】
D. K. Nayak, J. C. S. Woo, J. S. Park, K. L. Wang and K. P. MacWilliams, Appl. Phys. Lett. 62, 2853 (1993).
【非特許文献５】
杉山、応用物理  69巻、1315(2000).
【非特許文献６】
T. Tezuka, N. Sugiyama, T. Mizuno, M. Suzuki and S. Takagi, Ext. Abst. Int. Conf. Solid State Devices and Materials, Sendai, p.472(2000).
【０００９】
【発明が解決しようとする課題】
上記のように、LSI性能のさらなる向上を目指して、SOI構造や歪Si-FETのようにトランジスタ構造に新しい工夫が導入されている。しかし従来型のSOI構造やSGOI基板を用いた作製方法では、FET形成工程が煩雑化・複雑化するために歩留まりが低下しコスト上昇等の問題を引き起こしている。また、SGOI基板上に作製した歪みSiチャネル層のp-MOSFETでは実験的に得られた正孔移動度の向上率は理論予測より劣っているという問題がある。さらに、歪みSi層の薄膜化に伴い、SiGe層から拡散したGeによる散乱の効果が顕著になり、キャリア移動度が劣化するといった問題も抱えていた。
【００１０】
本発明は、上記事情を考慮してなされたものであって、SOI構造で、且つ、歪みSiチャネル層を有する電界効果トランジスタの製造方法に係り、Siとは格子間隔の異なる結晶性の金属酸化物を用いることにより、FET特性の改善とその製造工程の大幅な簡略化を可能とする電界効果トランジスタ及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の発明は、半導体基板と、この半導体基板上に形成され前記半導体基板と格子間隔の異なる第１の結晶質の金属酸化物層と、この第１の結晶質の金属酸化物層上に形成されたチャネル領域と、このチャネル領域上に形成されたゲート絶縁膜とゲート電極と、前記チャネル領域の側部に配置され形成されたソース・ドレイン領域とを備え、前記チャネル領域は、前記第１の結晶質の金属酸化物層から応力を受けた歪み半導体層であることを特徴とする電界効果トランジスタである。
【００１２】
また、本発明の第２の発明は、前記第１の結晶質の金属酸化物層上に形成され、前記第１の結晶質の金属酸化物層と同種の金属を含む第２の結晶質の金属酸化物層をさらに含むことを特徴とする電界効果トランジスタである。
【００１３】
また、本発明の第３の発明は、前記半導体基板上に形成された非晶質層を含むことを特徴とする電界効果トランジスタである。
【００１４】
また、本発明の第４の発明は、前記第１及び第２の結晶質の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする電界効果トランジスタである。
【００１５】
また、本発明の第５の発明は、前記第１及び第２の結晶質の金属酸化物層は、Ｃ ｅ 、Ｄ ｙ、Ｙ 、Ｇ ｄ 、Ｌ ａ 、Ｐ ｒ のいずれか一種類以上の金属元素を含むことを特徴とする電界効果トランジスタである。
また、本発明の第６の発明は、半導体基板上に第１の金属酸化物層を形成する工程と、酸素を含む雰囲気中で熱処理を行い、前記金属酸化物層を結晶質とするとともに、前記半導体基板と前記金属酸化物層との間に非晶質層を形成する工程と、前記金属酸化物層上にチャネル領域となる歪み半導体層を形成する工程と、前記チャネル領域上にゲート絶縁膜とゲート電極を形成する工程と、前記チャネル領域の側部に配置されるソース・ドレイン領域を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法である。
【００１６】
また、本発明の第７の発明は、前記第１の金属酸化物層上に前記金属酸化物層と同種の金属を含む第２の金属酸化物層をさらに堆積する工程と、この第２の金属酸化物層上に前記歪み半導体層を形成する工程を含むことを特徴とする電界効果トランジスタの製造方法である。
【００１７】
また、本発明の第８の発明は、前記半導体基板上に第１の金属酸化物層を形成する工程において、前記金属酸化物層を前記半導体基板に直接接合させたことを特徴とする電界効果トランジスタの製造方法である。
【００１８】
また、本発明の第９の発明は、前記第１及び第２の金属酸化物層は、少なくとも一種類以上の希土類元素を含む希土類酸化物からなることを特徴とする電界効果トランジスタの製造方法である。
【００１９】
また、本発明の第１０の発明は、前記第１及び第２の金属酸化物層は、Ｃ ｅ 、Ｄ ｙ 、Ｙ 、Ｇｄ 、Ｌ ａ 、Ｐ ｒ のいずれか一種類以上の金属元素を含むことを特徴とする電界効果トランジスタの製造方法である。
【００２０】
また、本発明の第11の発明は、前記半導体基板と前記第１の金属酸化物層との間に非晶質層を形成する熱処理において、雰囲気中の酸素分圧を1 ×10-8 Torrから１Torrの範囲に設定したことを特徴とする電界効果トランジスタの製造方法である。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
（第１実施形態）
本発明の第１の実施形態によるMOSFETの断面構造を図１に示す。この実施形態によるMOSFETは、Siからなる半導体基板1上に非晶質層2を介して結晶性の金属酸化物3が形成され、この表面にチャネル層4が形成され、このチャネル層4の両側に、チャネル層4と導電型が異なるソース領域5ａおよびドレイン領域5ｂが形成された構成となっている。また、チャネル層4上にはSiO2などの酸化物からなるゲート絶縁膜6が形成されている。金属酸化物3の格子間隔がSiとは異なるため、チャネル層4におけるSiは金属酸化物3から応力を受けて歪みSi層が形成されている。ゲート絶縁膜6上には、ポリシリコンや金属などからなるゲート電極7が形成されている。つまり、本実施形態においては、チャネル層4におけるSiの格子間隔は半導体基板1におけるSiの格子間隔と異なるように構成されている。
【００２２】
次に、本発明によるn-MOSFETの製造方法について図2乃至図4を参照して説明する。まず、図2(a)に示すように、(001)面方位を持つSi基板1の表面を、例えば、希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば500℃とし、La2O3を蒸着源として非晶質の金属酸化物3であるLa2O3を20 nm蒸着した。酸素分圧を1×10-7 Torrに精密に制御することにより、La2O3の膜質を向上させた。このとき、Si基板1と金属酸化物3との間には、Si基板1の表面が酸化されてSiO2層0.5 nmが形成されていることを透過型電子顕微鏡（TEM）で確認した。Siは酸素と反応してSiO2を形成しやすく、金属酸化物をSi上に堆積するとこのようなSiO2やシリケートなどの非晶質の界面層が形成されることが知られている。
【００２３】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を1×10-3 Torrに設定し、例えば、900℃で30秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜3は、La2O3単結晶である結晶質に変化した。非晶質のLa2O3は、界面Siの格子配置を核として結晶化が進行し単結晶となる。La2O3では格子点のエネルギーが低い、つまり、非晶質の状態であるより結晶質となり格子点にLa原子が存在するほうがエネルギー的に安定なために、適切な熱処理条件を選定すると単結晶La2O3に相変化させることが可能である。これは、本発明者らの実験により始めて明らかとなったことである。
【００２４】
ここでは、熱処理を行う前の図2(a)の状態における金属酸化物3が非晶質である例を示したが、金属酸化物全体が非晶質になっている必要はなくその一部に結晶質が含まれていてもよい。金属酸化物3に結晶質部分が含まれているときは、その結晶質の格子配置と界面Siの格子配置の両方を核として結晶化が進み単結晶となる。また、熱処理前の金属酸化物3は多結晶膜やエピタキシャル膜のような結晶質であってもよい。熱処理前に金属酸化物3が結晶質である場合は、熱処理によってもその結晶性は保たれており、結晶質における格子配置に基づき単結晶となる。さらに、熱処理前の金属酸化物3は単結晶であってよく、熱処理により単結晶性は変化しない。
【００２５】
図2(b)に示すように、熱処理により非晶質であった金属酸化膜3がLa2O3単結晶になるとともに、Si基板1と金属酸化物3との間には非晶質である酸化膜（SiO2）2が10 nm形成された。もともと、Si基板1と金属酸化物3との間にはSiO2層0.5 nmが存在したが、熱処理により雰囲気ガス中からLa2O3を通過して界面に拡散してSiと結合しSiO2となるため、その厚さが10 nmに増加したものである。これは、La2O3が余剰な酸素を透過させやすいという性質を持つためである。Si基板1と金属酸化物3との間に形成される非晶質層は、熱処理温度が高い場合やアニール時間が長いときには、金属酸化物の金属元素を数％程度含むシリケート（例えば、Laシリケート）となる場合もある。つまり、非晶質のLa2O3を少なくとも酸素を含む雰囲気中で熱処理を行うことにより、金属酸化膜の単結晶化と非晶質の酸化膜やシリケートの形成を同時に行うことが可能であるということが明らかとなった。
【００２６】
La2O3の単結晶はC-希土類構造を持つ立方晶となる。C-希土類構造の単位格子は陰イオンが欠けた8個のホタル石構造の単位格子を組み合せによって構成されている。C-希土類構造を持つ酸化物はA2O3型となり、8個すべてのホタル石構造の単位格子から対角線上にある2個の酸素イオンが抜けている。バルクLa2O3の格子定数は1.14 nmである。この1/2の値をSiの格子定数（0.543 nm）と比較すると、バルクLa2O3の格子定数はSiより約5％大きい。熱処理を行った後の図2(b)の状態におけるLa2O3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、La2O3の界面に平行方向の格子定数はSiに対して+1.3％であり、界面に垂直方向の格子定数はSiに対して8％大きくなっていることが確認された。La2O3は完全には緩和した状態にはならず、基板であるSiからの影響を受けて圧縮歪みを受けていることがわかった。これは、La2O3の厚みが20 nmと薄く、結晶化する際の核となったSiの格子定数の影響が残留しているためである。Si基板1と金属酸化物3との間に形成される非晶質がLaシリケートとなった場合でも、La2O3が圧縮歪みを受けているという状態は酸化膜（SiO2）の場合と同じであった。
【００２７】
本実施形態では、金属酸化物3であるLa2O3を20 nm蒸着しているが、この金属酸化物の厚さの選定は重要である。薄すぎる場合には単結晶化しても、その上に形成したSiに十分な歪みを与えることができない。一方、厚すぎる場合には、熱処理により単結晶化ができない。先に説明したように、非晶質のLa2O3は界面Siの格子配置を核として結晶化が進行し単結晶となる。しかし、非晶質層が厚いときには非晶質層の内部でも結晶核が形成されてしまうため、単結晶とはならず結晶方位の異なるグレインが存在することになる。実験結果より、熱処理前の金属酸化物3が非晶質の場合、その適切な厚さの範囲は、10 nmから100 nmであることが明らかとなった。
【００２８】
次に、図2(c)に示すように、CVD法を用いて金属酸化物3（La2O3）上にチャネル層4となるSiを70 nmエピタキシャル成長させた。このような比較的厚いSiチャネル層を用いた場合、チャネル層のすべては空乏化せず、一部分だけが空乏化するので、部分空乏型素子と呼ばれる。このときのチャネル層4におけるSiの界面に平行方向の格子定数はLa2O3の界面に平行方向の格子定数と等しくなり、Siには+1.3％の引張り歪みがあることが確認された。これは、Siより格子定数の大きいLa2O3とチャネル層のSiとの結合によりSiの格子に引張り応力が加わるためである。
【００２９】
次に、Si基板1上に素子分離領域8を形成した後（図3(d)参照）、ゲート絶縁膜6となるSiO2 (例えば、2 nm)とゲート電極7となるポリシリコン膜を全面に堆積する（図3(e)参照）。続いて、図3(f)に示すように、ゲート絶縁膜6およびポリシリコン膜7を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層4上のゲート絶縁膜6とゲート電極7を加工する。その後、ゲート電極7をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域5ａ、5bを形成する（図3(f)参照）。さらに、CVD法によりSiO2膜9を全面に堆積する（図4(g)参照）。次に、図4(h)に示すように、ソース・ドレイン領域5ａ、5ｂ上にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極10ａ、10ｂおよびゲート電極11が形成され、n-MOSFETが完成する。SOI構造のFETでは基板浮遊効果により、閾値電圧の変動やドレイン電流のドレイン電圧依存性（Id-Vd特性）にキンクを生じる場合がある。基板浮遊効果を除去するためには、ボディコンタクトを設置することが有効である。本実施形態では記述していないが、必要に応じて、ボディコンタクトを設置してもよい。
【００３０】
今回我々が発明した図2乃至図4に示した製造方法で作製したLa2O3上のn-MOSFETと、従来の方法でSGOI基板上に作製された図27に示すようなn-MOSFETの特性を比較した。SGOI基板におけるGe組成は30％とした。チャネル層Siの歪み量は+1.3％であり、上記の方法で作製したLa2O3上のSiチャネルにおける歪み量と同じである。図5にユニバーサルカーブと比較してSGOI基板上に作製した歪みSi-MOSFETと本発明によるLa2O3上に作製した歪みSi-MOSFETにおける実効電界強度と電子移動度の関係を示す。SGOI基板上のMOSFETではユニバーサルカーブに対する電子移動度の向上率は1.6であった。一方、図5に示すようにLa2O3上のMOSFETでは向上率はさらに高く、1.8であることがわかった。
【００３１】
チャネル層の歪み量が同じであるにも拘らず、La2O3上のMOSFETの方がユニバーサルカーブに対する電子移動度の向上率が高い要因について微少角入射X線回折法を用いて調べた。その結果、チャネル層における歪みSiの結晶性に違いがあることがわかった。SGOI基板上のMOSFETにおける歪みSi層の(220)面におけるX線回折スペクトルの半値幅は0.18°であった。一方、La2O3上のMOSFETにおける歪みSi層の半値幅は0.13°と狭いことがわかった。つまり、SGOI基板上の歪みSi層では、SiGe層が転位の発生を伴って緩和しているため貫通転位の一部がSiチャネル層にまで伝搬して結晶性が低下していた。本発明による方法では、結晶性の高いLa2O3の実現が可能であり、その上に形成したSiにも転位が発生することがなく高い結晶性が得られるため、X線回折の半値幅が非常に狭いことがわかった。このように、La2O3上のMOSFETにおける歪みSi層の結晶性が高いことに起因して、図5に示すような高い電子移動度の向上率が実現できることが明らかとなった。また、寿命試験から、La2O3上のMOSFETは高い信頼性を有することも確かめられた。
【００３２】
従来の技術で述べたように、SIMOX工程を用いたSOI構造やSGOI基板の作製方法では、埋め込み酸化膜を形成するためにSiGe層に酸素イオンを注入した後、約1300℃で６時間程度という高温、且つ、長時間の熱処理を行う必要があった。一方、本発明による製造方法によれば、酸素イオンを注入する必要はなく、酸素を含む雰囲気中で熱処理を行い、例えば、900℃、30秒という比較的低温で、且つ、非常に短い時間で金属酸化膜の結晶化と酸化膜の形成を同時に行うことができる。SOI構造で、且つ、歪みSiチャネル層を有するFET形成プロセスの大幅な簡便化と時間短縮が可能であり、コストの低減を図れることは明白である。また、金属酸化膜の結晶性を高めることによりその上に形成するチャネル層の歪みSiにおける結晶性も向上し、FET特性の大幅な改善も可能となる。後述するように、この製造方法における大きなポイントは、金属酸化物の選定と熱処理を行う雰囲気中の酸素分圧の設定にある。
【００３３】
本発明の第１の実施形態では、金属酸化物としてLa2O3を例にして述べたが、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。希土類金属酸化物のなかで、どの金属酸化物を選定するかは、Siに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。n-MOSFETを作製する場合には、引っ張り応力が加わったSiにおいて電子の移動度が向上するので、Siより格子定数の大きな金属酸化物を選定する。例えば、希土類元素を1種類のみ含む希土類金属酸化物では、La2O3、Pr2O3、Nd2O3、Sm2O3を用いることができる。一方、p-MOSFETを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Siと格子定数の異なる金属酸化物を選定すればよい。また、与えたい応力に応じて、金属酸化物の格子定数を選定する。引っ張り歪みを与えたい場合には、例えば、希土類元素を1種類のみ含む希土類金属酸化物では、La2O3、Pr2O3、Nd2O3、Sm2O3を用いることができる。圧縮歪みを与えたい場合には、例えば、希土類元素を1種類のみ含む希土金属類酸化物では、Sc2O3、Y2O3、CeO2、Gd2O3、Dy2O3、Tb2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3を用いることができる。1種類のみの金属元素を含む金属酸化物で所望の格子定数と応力を実現できないときには、2種類以上の金属元素を含む金属酸化物を用いればよい。例えば、EuとDyの２元素を含む（EuxDy1-x）2O3を用いることにより、金属酸化物のＳｉに対する格子定数の変化を0から-1.8％の間で任意に変化させることができる。また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Sr(TixZr1-x)O3を例にとるとTiとZrの比xを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。さらに、本発明では金属酸化物に窒素が添加された金属酸窒化物も用いることができる。
【００３４】
次に、熱処理を行う雰囲気中の酸素分圧について説明する。第1の実施形態においては、La2O3は窒素ガスをベースとして酸素分圧を1×10-3 Torrに設定して熱処理を行った。La2O3における熱処理時の酸素分圧と形成される非晶質SiO2層の厚さの関係を図6に示す。熱処理温度は900℃、熱処理時間は30 sとした。酸素分圧に対するSiO2層形成の様子は、(A)酸素分圧＜1×10-8 Torr、（B）酸素分圧：1×10-3〜1 Torr、（C）酸素分圧＞1 Torrの３つの領域に分けることができる。（A）領域では、図7(a)に示すように、酸素分圧が低いために、Si基板1とLa2O3層3との界面に拡散する酸素の絶対量も少なくSiO2層は形成されない。領域(B)では、酸素分圧が適当なためSi基板1とLa2O3層3との界面に均一にSiO2層2が形成されるのが確認され、その厚さは酸素分圧の上昇とともに厚くなっていった（図7(b)参照）。このとき、熱処理温度が1000℃以上の場合には、界面層2は非晶質のLaシリケートとなる。熱処理の温度としては、シリサイドを形成させないために、500〜1200℃の範囲に設定することが望ましいことが実験的に確認された。一方、領域（C）では酸素の分圧が高すぎるために、La2O3とSiとの反応が起こり界面には島状のLaシリケートの結晶核4が部分的に形成され、界面の平坦性が極めて劣化することが明らかとなった（図7(c)参照）。以上、述べたように、熱処理時における酸素分圧を1×10-8 Torrから1 Torrの範囲に設定することにより、界面を平坦に保ったまま良質のSiO2層またはシリケート層などの非晶質層を形成できることがわかった。特に、希土類酸化物を金属酸化物として用いたときには、この範囲に酸素分圧を設定することが望ましいことが明らかとなった。最適な熱処理時間は、熱処理温度と用いる金属酸化物の種類により決まる。熱処理温度を500〜1200℃に設定した場合には、熱処理時間はおおよそ30秒から20分の間に設定することが好ましいことがわかった。
【００３５】
また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良いことを述べた。このようなペロブスカイト構造を持つ酸化物を用いた場合には、熱処理時における適当な酸素分圧の範囲は広く、1×10-8 Torrから10 Torr程度まで界面の平坦性を保ったままSiO2層の形成が可能であった。適当な酸素分圧は用いる金属酸化物の種類や組成により若干異なる。
【００３６】
第1の実施形態では、結晶性の金属酸化物の成膜方法として、電子ビーム蒸着法を用いた場合を示したが、成膜方法はCVD法、スパッタ法、分子線エピタキシー（MBE）法など他の成膜方法を用いてもよい。また、ゲート絶縁膜6としてはSiO2を用いたが、Hfシリケート、Zrシリケート、HfSiON、ZrSiONなど非晶質の高誘電体ゲート絶縁膜を用いることも可能である。また、結晶性の金属酸化物を用いてもよい。例えば、歪みSi層にエピタキシャル成長したLa2O3の単結晶を用いてゲート絶縁膜とすることも出来る。この場合、チャネル層のSiはゲート絶縁膜からも引っ張り応力を受けることになり、より高い信頼性が期待できる。また、ゲート電極7としてはポリシリコン膜を用いたが、TiNやWSixなどを用いたメタル電極でもよい。
（第２実施形態）
次に、本発明の第2の実施形態によるn-MOSFETの製造方法について図8乃至図10を参照して説明する。まず、図8(a)に示すように、(111)面方位を持つSi基板1の表面を、例えば、希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば500℃とし、Pr6O11を蒸着源として結晶質の金属酸化物3aであるPr2O3を20 nm蒸着した。このとき、酸素分圧を1×10-6 Torrに精密に制御することにより、Pr2O3の配向性を高めて結晶性を向上させた。Si基板1と金属酸化3aとの間には、Si基板1の表面が酸化されてSiO2層0.5 nmが形成されていた。微少角入射X線回折評価より、Pr2O3層は(111)方向に配向した単結晶であり、径50 nm〜100 nm程度のグレインを持つことを確認した。また、微少角入射Ｘ線回折法と透過型電子顕微鏡による電子線回折パターンの解析から格子定数を評価したところ、Pr2O3の界面に平行方向の格子定数はSiの格子定数と同じであるが、Pr2O3の界面に垂直方向の格子定数はSiに対して約3％大きくなっていた。C-希土類構造を持つのバルクPr2O3の格子定数は1.104 nmである。この1/2の値をSiの格子定数と比較すると、バルクPr2O3の格子定数はSiより約1.7％大きいことに起因する。つまり、Pr2O3の界面に平行方向の格子定数はSiとの結合によりSiから応力を受けて縮むが、一方、界面に垂直方向の格子定数は、平行方向に縮む分を含めて伸びるため、バルクの格子定数差(1.7％)より伸び分は大きく約3％となる。この状態においては金属酸化物3aにはSiから応力が働き、Pr2O3には圧縮歪みが掛かっている。
【００３７】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を1×10-2 Torrに設定し、例えば、800℃で60秒の急速加熱処理を行った。この処理を行うことにより、Si基板1と金属酸化物3aとの間には、非晶質である酸化膜（SiO2）2が12 nm形成された（図8(b)参照）。もともと、Si基板1と金属酸化物3aとの間にはSiO2層0.5 nmが存在したが、この熱処理により雰囲気ガス中から酸素がPr2O3を通過して界面に拡散してSiと結合しSiO2となるため、その厚さが12 nmに増加した。Pr2O3が余剰な酸素を透過させやすいという性質を持つためである。この熱処理によってもPr2O3の単結晶性は保たれており、Pr2O3の界面に平行方向の格子定数はSiに対して+0.7％であり、界面に垂直方向の格子定数はSiに対して2％大きくなっていることが確認された。これは、非晶質である酸化膜2が導入されることにより、基板SiとPr2O3との結合が切れるために、Pr2O3が内包していた歪みの一部が緩和されてバルクの格子定数に近づくためである。しかし、Pr2O3の厚みが20 nmと薄く、Siの格子定数の影響が残留しているために、Pr2O3は完全には緩和せず圧縮歪みが一部残留している。Si基板1と金属酸化物3aとの間に形成される非晶質である層は、アニール温度が高い場合やアニール時間が長いときには、金属酸化物の金属元素を数％程度ふくむシリケート（例えば、Prシリケート）となる場合があるが、金属酸化物の格子定数の緩和が起こるという効果は酸化膜（SiO2）と同じであった。
【００３８】
次に、この基板を再び電子ビーム蒸着装置に導入し、基板温度を例えば500℃とし、Pr6O11を蒸着源として結晶質の金属酸化物3ｂであるPr2O3を100 nm蒸着した。このとき、酸素分圧を1×10-6 Torrに精密に制御することにより、Pr2O3の単結晶性を保って成膜できる。Pr2O3を合計の膜厚で120 nm積層した後の図8(c)の状態における表面近傍のPr2O3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Pr2O3の界面に平行方向の格子定数はSiに対して+1.7％であり、界面に垂直方向の格子定数もSiに対して+1.7％であることが確認された。Pr2O3を厚膜化することにより、完全に格子緩和した状態になっていることを示している。Siとの格子定数差があまり大きくない金属酸化物を用いる場合にはチャネル層のSiに十分な歪みを与えるためには、金属酸化物を完全に緩和させることが重要である。
【００３９】
上記のような2回の成膜と熱処理を組み合せた手法を用いず、図8(b)の工程において金属酸化膜3aを厚膜化すると、格子緩和は起こるがSiとPr2O3との格子定数差に起因するミスフィット転位が発生する。このようなミスフィット転位が存在するとこの上に形成する歪みSiに貫通転位が発生し、移動度の顕著な劣化を引き起こす。金属酸化物の種類と格子定数にも依存するが、熱処理前の金属酸化膜3aが結晶質の場合、その厚さはおおよそ10 nmから50 nmの範囲が適切である。金属酸化物3bの厚さは十分に格子緩和が起こるような厚さであれば良く、金属酸化物の種類と格子定数にも依存するが、50 nmから500 nmの範囲が適切である。このように、熱処理を挟んだ2回の成膜を行いPr2O3の厚膜化することにより、転位を発生させること無く結晶性がよく、且つ、格子緩和した金属酸化膜を実現できることが本発明により明らかとなった。
【００４０】
次に、図9(d)に示すように、CVD法を用いて金属酸化物3b（Pr2O3）上にチャネル層4となるSiを70 nmエピタキシャル成長させた。このような比較的厚いSiチャネル層を用いた場合、チャネル層のすべては空乏化せず、一部分だけが空乏化するので、部分空乏型素子と呼ばれる。このときのチャネル層4におけるSiの界面に平行方向の格子定数はPr2O3の界面に平行方向の格子定数と等しくなり、Siには+1.7％の引張り歪みがあることが確認された。これは、Siより格子定数の大きいPr2O3とチャネル層のSiとの結合によりSiの格子に応力が加わるためである。
【００４１】
次に、Si基板1上に素子分離領域8を形成した後（図9(e)参照）、次に、ゲート絶縁膜6となるSiO2 (例えば、2 nm)とゲート電極7となるポリシリコン膜を全面に堆積する（図9(f)参照）。続いて、ゲート絶縁膜6およびポリシリコン膜7を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層4上のゲート絶縁膜6とゲート電極7を加工する。その後、ゲート電極7をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域5ａ、5bを形成する（図10(g)参照）。さらに、CVD法によりSiO2膜9を全面に堆積する（図10(h)参照）。次に、図10(i)に示すように、ソース・ドレイン領域5a、5b上にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極10ａ、10ｂおよびゲート電極11が形成され、n-MOSFETが完成する。
【００４２】
図8乃至図10に示した製造方法で作製したPr2O3上のn-MOSFETと、従来の方法でSGOI基板上に作製された図27に示すようなn-MOSFETの特性を比較した。SGOI基板におけるGe組成は43％とした。チャネル層Siの歪み量は+1.7％であり、上記の方法で作製したPr2O3上のSiチャネルにおける歪み量と同じである。SGOI基板上に作製した歪みSi-MOSFETではユニバーサルカーブに対する電子移動度の向上率は1.6であった。一方、Pr2O3上のMOSFETでは向上率は1.8と高いことがわかった。チャネル層の歪み量が同じであるにも拘らず、Pr2O3上のMOSFETの方が電子移動度の向上率が高いのは、チャネル層における歪みSiの結晶性がよいためであることがわかった。また、寿命試験から、Pr2O3上のMOSFETは高い信頼性を有することも確かめられた。
【００４３】
なお、上記の実施例ではPrを用いた酸化物について述べたが、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物でも、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。さらに、本発明では、金属酸化物に窒素を添加した金属酸窒化物を用いることもできる。
（第３実施形態）
次に、本発明によるp-MOSFETの製造方法について図11乃至図13を参照して説明する。まず、図11(a)に示すように、(111)面方位を持つSi基板1の表面を、例えば、希フッ酸処理により水素で終端化してMBE装置に導入する。基板温度を例えば500℃とし、金属Dyを蒸発源として用いてSi基板上にDyを0.6モノレイヤ蒸着した後、オゾン（O3）分圧を1×10-5 Torrとして酸素原料を供給して、結晶質の金属酸化物3aであるDy2O3を20 nm蒸着した。このとき、酸素分圧を1×10-5 Torrに精密に制御することにより、Dy2O3の配向性を高めて結晶性を向上させた。断面TEM観察から、Si基板1と金属酸化3aとの間には、SiO2層が形成されること無くDy2O3はSiに直接接合していることが確認された。界面形成時の状態を原子層レベルで制御することで、金属酸化物3aをSiに直接接合させるが可能となった。微少角入射X線回折評価からDy2O3層は(111)方向に配向した単結晶であり、平面TEM観察からグレインバンダリーは観測されず完全な単結晶となっていることが確認された。実施形態2で述べたように、界面にSiO2などの非晶質層が存在すると金属酸化物3が単結晶であっても径50 nm〜100 nm程度のグレインが存在する。一方、Siに直接接合した金属酸化物では、Si基板1の単結晶性を引き継いで成膜されるため、単結晶性の高い金属酸化物3aが実現できることが明らかとなった。微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から格子定数を評価したところ、Dy2O3の界面に平行方向の格子定数はSiの格子定数と同じであるが、Dy2O3の界面に垂直方向の格子定数はSiに対して約3％小さくなっていた。C-希土類構造を持つのバルクDy2O3の格子定数は1.067 nmである。この1/2の値をSiの格子定数と、比較するとバルクのDy2O3の格子定数はSiより約1.7％小さいことに起因する。つまり、Dy2O3の界面に平行方向の格子定数はSiとの結合によりSiから応力を受けて伸びるが、一方、界面に垂直方向の格子定数は、平行方向に伸びる分を含めて縮むため、バルクの格子定数差(-1.7％)より縮み分は大きく約-3％となる。この状態においては金属酸化物3aにはSiから応力が働き、Dy2O3には引張り歪みが掛かっている。
【００４４】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を1 Torrに設定し、例えば、1000℃で60秒の急速加熱処理を行った。この処理を行うことにより、Si基板1と金属酸化物3aとの間には、非晶質であるDyシリケート2が13 nm形成された（図11(b)参照）。熱処理により雰囲気ガス中から酸素がDy2O3を通過して界面に拡散してSiと結合するとともに、Dyが拡散してDyシリケートとなる。このとき、Dy2O3の界面に平行方向の格子定数はSiに対して-0.7％であり、界面に垂直方向の格子定数はSiに対して-2％であることが確認された。これは、非晶質であるDyシリケート2が導入されることにより、基板SiとDy2O3との結合が切れるために、Dy2O3が内包していた歪みの一部が緩和されてバルクの格子定数に近づくためである。しかし、Dy2O3の厚みが20 nmと薄く、Siの格子定数の影響が残留しているために、Dy2O3は完全には緩和せず引張り歪みが一部残留している。
【００４５】
次に、この基板を再びMBE装置に導入し、基板温度を例えば500℃とし、DyとO3を蒸着原料として結晶質の金属酸化物3ｂであるDy2O3を150 nm蒸着した。このとき、酸素分圧を1×10-5 Torrに精密に制御することにより、Dy2O3の単結晶性を保つことができる。Dy2O3を合計の膜厚で170 nm積層した後の図11(c)の状態における表面近傍のDy2O3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、Dy2O3の界面に平行方向の格子定数はSiに対して-1.7％であり、界面に垂直方向の格子定数もSiに対して-1.7％であることが確認された。Dy2O3を厚膜化することにより、完全に格子緩和した状態になっていることが確認された。
【００４６】
上記のような2回の成膜と熱処理を組み合せた手法を用いず、図11(b)の工程において金属酸化膜3aを厚膜化すると、格子緩和は起こるがSiとDy2O3との格子定数差に起因するミスフィット転位が発生する。特に、Siに直接接合した単結晶の金属酸化物ではミスフィット転位が発生しやすい。ミスフィット転位が存在するとこの上に形成する歪みSiに貫通転位が発生し、移動度の顕著な劣化を引き起こす。金属酸化物の種類と格子定数にも依存するが、熱処理前の金属酸化膜3aが単結晶の場合、その厚さは、おおよそ10 nmから30 nmの範囲が適切である。金属酸化物3ｂの厚さは十分に格子緩和が起こるような厚さであれば良く、金属酸化物の種類と格子定数にも依存するが、50 nmから500 nmの範囲が適切である。このように、熱処理を挟んだ2回の成膜を行いDy2O3の厚膜化することにより、転位やグレインバンダリーを発生させること無く単結晶性が優れ、且つ、格子緩和した金属酸化膜を実現できることが本発明により明らかとなった。
【００４７】
次に、図12(ｄ)に示すように、CVD法を用いて金属酸化物3b（Dy2O3）上にチャネル層4となるSiを100 nmエピタキシャル成長させた。このときのチャネル層4におけるSiの界面に平行方向の格子定数はDy2O3の界面に平行方向の格子定数と等しくなり、Siには-1.7％の圧縮歪みがあることが確認された。これは、Siより格子定数の小さいDy2O3とチャネル層のSiとの結合によりSiの格子に応力が加わるためである。また、上述のようにSiに直接接合させた金属酸化物では単結晶性が高いために、この金属酸化物上に形成した歪みSiの単結晶性も非常に高くなり、転位が観測されなかった。
【００４８】
次に、Si基板1上に素子分離領域8を形成した後（図12(e)参照）、次に、ゲート絶縁膜6となるSiO2 (2 nm)とゲート電極7となるポリシリコン膜を全面に堆積する（図12(f)参照）。続いて、ゲート絶縁膜6およびポリシリコン膜7を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層4上のゲート絶縁膜6とゲート電極7を加工する。その後、ゲート電極7をマスクとしてイオン注入と熱工程を行うことにより、ボロン元素を不純物導入したソース・ドレイン領域5ａ、5bを形成する（図13(g)参照）。さらに、CVD法によりSiO2膜9を全面に堆積する（図13(h)参照）。次に、図13(i)に示すように、ソース・ドレイン領域5ａ、5b上にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極10ａ、10ｂおよびゲート電極11が形成され、p-MOSFETが完成する。
【００４９】
今回我々が発明した図11乃至13に示した製造方法で作製したDy2O3上のp-MOSFETと、従来の方法でSGOI基板上に作製された図27に示すようなp-MOSFETの特性を比較した。SGOI基板におけるGe組成は43％とした。チャネル層Siの歪み量は+1.7％であり、上記の方法で作製したDy2O3上のSiチャネルにおける歪みの加わる方向は反対であるが、歪み量は同じである。SGOI基板上に作製した歪みSi-MOSFETではユニバーサルカーブに対する正孔移動度の向上率は1.2であった。一方、Dy2O3上のMOSFETでは向上率は2.0と高いことがわかった。この値はかなり理論的予測に近い値である（非特許文献2参照）。Dy2O3上のMOSFETの方が電子移動度の向上率が高いのは、Dy2O3の単結晶性が高くチャネル層における歪みSiの単結晶性も非常に良いためと、SGOI基板では実現することの出来ない圧縮歪みをSiに与えることができたためである。また、寿命試験から、Dy2O3上のMOSFETは高い信頼性を有することも確かめられた。
【００５０】
なお、上記の実施例ではPrを用いた酸化物について述べたが、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、Siへの直接接合が可能であるとともに、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い単結晶性をもつ膜が実現できることを確認した。また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良い。これらのペロブスカイト構造酸化物でも、Siへの直接接合が可能であるとともに、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。
（第４実施形態）
次に、本発明の第4の実施形態によるn-MOSFETの製造方法について図14乃至図16を参照して説明する。まず、図14(a)に示すように、(100)面方位を持つSi基板1の表面を、例えば、希フッ酸処理により水素で終端化してスパッタ装置に導入し、基板温度を例えば700℃とし、SrTiO3を蒸着源として結晶質の金属酸化物3aであるSrTiO3を10 nm蒸着した。このとき、酸素分圧を1×10-6 Torrに精密に制御することにより、SrTiO3の配向性を高めて結晶性を向上させた。Si基板1と金属酸化3aとの間には、Si基板1の表面が酸化されてSiO2層1 nmが形成されていた。微少角入射X線回折評価より、SrTiO3層は(001)方向に配向し、Siの結晶方位に対して45°回転して形成された単結晶であることが確認された。平面TEM観察より、径20 nm〜50 nm程度のグレインを持つことがわかった。また、微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から格子定数を評価したところ、45°回転したSrTiO3の界面に平行方向の格子定数はSiの格子定数（0.543 nm）と同じであるが、SrTiO3の界面に垂直方向の格子定数はSiに対して約4％大きくなっていた。ペロブスカイト構造を持つのバルクSrTiO3の格子定数は0.39 nmであり、45°回転したときには格子定数は√2倍（0.552 nm）となる。この値をSiの格子定数と比較すると、バルクSrTiO3の格子定数はSiより約1.7％大きい。よって、SrTiO3の界面に平行方向の格子定数はSiとの結合によりSiから応力を受けて縮むが、一方、界面に垂直方向の格子定数は、平行方向に縮む分を含めて伸びるため、バルクの格子定数差(1.7％)より伸び分は大きく約4％となる。この状態においては金属酸化物3aにはSiから応力が働き、SrTiO3には圧縮歪みが掛かっている。
【００５１】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスはアルゴンガスをベースとして酸素分圧を1×10-2 Torrに設定し、例えば、800℃で60秒の急速加熱処理を行った。この処理を行うことにより、Si基板1と金属酸化物3aとの間には、非晶質である酸化膜（SiO2）2が13 nm形成された（図14(b)参照）。もともと、Si基板1と金属酸化物3aとの間にはSiO2層1 nmが存在したが、この熱処理により雰囲気ガス中から酸素がSrTiO3を通過して界面に拡散してSiと結合しSiO2となるため、その厚さが13 nmに増加した。このとき、SrTiO3の界面に平行方向の格子定数はSiに対して+0.7％であり、界面に垂直方向の格子定数はSiに対して2％大きくなっていることが確認された。これは、非晶質である酸化膜2が導入されることにより、基板SiとSrTi2O3との結合が切れるために、SrTiO3が内包していた歪みの一部が緩和されてバルクの格子定数に近づくためである。しかし、SrTiO3の厚みが10 nmと薄く、Siの格子定数の影響が残留しているために、SrTiO3は完全には緩和せず圧縮歪みが一部残留している。Si基板1と金属酸化物3aとの間に形成される非晶質である層は、アニール温度が高い場合やアニール時間が長いときには、金属酸化物の金属元素を数％程度ふくむシリケートとなる場合があるが、金属酸化物の格子定数の緩和が起こるという効果は酸化膜（SiO2）と同じであった。
【００５２】
次に、この基板を再びスパッタ装置に導入し、基板温度を例えば700℃とし、SrTiO3を蒸着源として結晶質の金属酸化物3bであるSrTiO3を300 nm蒸着した。このとき、酸素分圧を1×10-6 Torrに精密に制御することにより、SrTiO3の単結晶性を保って成膜できる。SrTiO3を合計の膜厚で310 nm積層した後の図14(c)の状態における表面近傍のSrTiO3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、SrTiO3の界面に平行方向の格子定数はSiに対して+1.7％であり、界面に垂直方向の格子定数もSiに対して1.7％大きくなっていることが確認された。SrTiO3を厚膜化することにより、完全に格子緩和した状態になっていることを示している。Siとの格子定数差があまり大きくない金属酸化物を用いる場合にはチャネル層のSiに十分な歪みを与えるためには、金属酸化物を完全に緩和させることが重要である。
【００５３】
次に、図15(d)に示すように、CVD法を用いて金属酸化物3b（SrTiO3）上にチャネル層4となるSiを15 nmエピタキシャル成長させた。このように歪みSi層が薄い場合は、チャネル全体が空乏化するチャネル完全空乏型素子となる。チャネル層4におけるSiの界面に平行方向の格子定数はSrTiO3の界面に平行方向の格子定数と等しくなり、Siには+1.7％の引張り歪みがあることが確認された。これは、Siより格子定数の大きいSrTiO3とチャネル層のSiとの結合によりSiの格子に引張り応力が加わるためである。
【００５４】
次に、Si基板1上に素子分離領域8を形成した後（図15(e)参照）、次に、ゲート絶縁膜6となるSiO2 (2 nm)とゲート電極7となるポリシリコン膜を全面に堆積する（図15(f)参照）。続いて、ゲート絶縁膜6およびポリシリコン膜7を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層4上のゲート絶縁膜6とゲート電極7を加工する。その後、ゲート電極7をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域5ａ、5ｂを形成する（図16(g)参照）。さらに、CVD法によりSiO2膜9を全面に堆積する（図16(h)参照）。次に、図16(i)に示すように、ソース・ドレイン領域5a、5b上にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極10a、10bおよびゲート電極11が形成され、n-MOSFETが完成する。
【００５５】
図14乃至図16に示した製造方法で作製したSrTiO3上のn-MOSFETと、従来の方法でSGOI基板上に作製された図27に示すようなn-MOSFETの特性を比較した。SGOI基板におけるGe組成は43％とした。チャネル層の厚さは15 nm、チャネル層Siの歪み量は+1.7％であり、上記の方法で作製したSrTiO3上のSiチャネルの場合と同じである。SGOI基板上に作製した歪みSi-MOSFETではユニバーサルカーブに対する電子移動度の向上率は0.8であり、移動度は低下していることがわかった。歪みSi層の薄膜に伴いSiGe層から拡散したGeによる散乱の効果が顕著になり、電子移動度が劣化したためである。一方、SrTiO3上のMOSFETでは向上率は1.8と高いことがわかった。金属酸化物における金属と酸素の結合は強いために、金属や酸素がSiチャネル層へ拡散することはない。このため、薄膜の歪みSiチャネル層においても移動度の劣化が起こらないことが確認された。SrTiO3上のMOSFETにおける電子移動度の向上率が高いのは、チャネル層における歪みSiの結晶性がよいためでもある。また、寿命試験から、SrTiO3上のMOSFETは高い信頼性を有することも確かめられた。このように、SGOI基板を用いた歪みSiにおいてGe拡散による移動度の劣化が顕著になるような極薄膜の歪みSiを用いた完全空乏型素子において、本発明による方法は非常に有用であることが明らかとなった。
【００５６】
なお、上記の実施例では、結晶性の金属酸化物としてSrTiO3を用いた例を示したが、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ他の酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることもできる。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、金属酸化物に窒素を添加した金属酸窒化物を用いることもできる。
（第５実施形態）
次に第5の実施形態である電界効果トランジスタの製造方法について図17乃至図19を用いて説明する。本実施形態では、n型、p型両チャネル領域を持つCMOSFET（Complementary MOSFET）の製造方法を示す。
【００５７】
まず、パターニングを行うことによりn-MOSFETとなる領域にのみに開口部を設けた後、(001)面方位を持つSi基板1の表面を希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば500℃とし、Nd2O3を蒸着源として非晶質の金属酸化物3aであるNd2O3を100 nm蒸着した。酸素分圧を1×10-7 Torrに精密に制御することにより、Nd2O3の膜質を向上させた。このとき、Si基板1と金属酸化物3aとの間には、Si基板1の表面が酸化されてSiO2層1 nmが形成されていることを透過型電子顕微鏡（TEM）で確認した。n-MOSFETとなる領域以外に堆積したNd2O3を除去した後、パターニングを行うことによりp-MOSFETとなる領域に開口部を設けた。その後、Si基板1の表面を水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば500℃とし、Y2O3とGd2O3を蒸着源として非晶質の金属酸化物3bである（YGd）2O3を100 nm蒸着した。このとき、YとGdの組成比はY:Gd=9:1とした。酸素分圧を1×10-7 Torrに精密に制御することにより、（YGd）2O3の膜質を向上させた。このとき、Si基板1と金属酸化物3bとの間には、Si基板1の表面が酸化されてSiO2層1 nmが形成されていることを透過型電子顕微鏡（TEM）で確認した。p-MOSFETとなる領域以外に堆積した(YGd)2O3を除去すると、図17(a)に示したように、n-MOSFET領域にはNd2O3が形成され、p-MOSFET領域には(YGd)2O3が形成された構造となる。
【００５８】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を1×10-3 Torrに設定し、900℃で30秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜3aと3bは、単結晶質に変化した。図17(b)に示すように、熱処理により非晶質であった金属酸化膜3a、3bがNd2O3単結晶、(YGd)2O3単結晶になるとともに、Si基板1と金属酸化物3a、3bとの間には非晶質である酸化膜（SiO2）2が11 nm形成された。もともと、Si基板1と金属酸化物3a、3bとの間にはSiO2層1 nmが存在したが、熱処理により雰囲気ガス中から金属酸化膜を通過して界面に拡散してSiと結合しSiO2となるため、その厚さが11 nmに増加したものである。
【００５９】
Nd2O3の単結晶はC-希土類構造を持つ立方晶となる。バルクNd2O3の格子定数は1.11 nmである。この1/2の値をSiの格子定数（0.543 nm）と比較すると、バルクNd2O3の格子定数はSiより約2％大きい。また、(YGd)2O3の単結晶はC-希土類構造を持つ立方晶となる。バルクY2O3とGd2O3の格子定数はそれぞれ1.06 nmと1.08 nmである。2種類以上の希土類金属元素が含まれる金属酸化物の格子定数はその組成比によりほぼ決まり、YとGdの組成比はY:Gd=9:1としたので、(YGd)2O3格子定数は1.062 nmとなった。この1/2の値をSiの格子定数（0.543 nm）と比較すると、バルク(YGd)2O3の格子定数はSiより約2％小さい。熱処理を行った後の図17(b)の状態におけるNd2O3と(YGd)2O3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価した。Nd2O3の界面に平行方向の格子定数はSiに対して+1.5％であり、界面に垂直方向の格子定数もSiに対して3％大きくなっていることが確認された。Nd2O3は完全に緩和した状態にはならず、基板であるSiからの影響を受けて圧縮歪みを受けていることがわかった。(YGd)2O3の界面に平行方向の格子定数はSiに対して-1.5％であり、界面に垂直方向の格子定数もSiに対して3％小さくなっていることが確認された。(YGd)2O3は完全に緩和した状態にはならず、基板であるSiからの影響を受けて引張り歪みを受けていることがわかった。
【００６０】
次に、図17(c)に示すように、CVD法を用いて金属酸化物3a、3b上にチャネル層4となるSiを100 nmエピタキシャル成長させた。このときのチャネル層4におけるSiの界面に平行方向の格子定数は金属酸化物の界面に平行方向の格子定数と等しくなり、n-MOSFET領域となる歪みSi層4aでは+1.5％の引張り歪みがあり、p-MOSFET領域となる歪みSi層4bには-1.5％の圧縮歪みがあることが確認された。これは、Siと格子定数の異なる金属酸化物3a、3bとチャネル層Siとの結合によりSiの格子に応力が加わるためである。
【００６１】
次に、Si基板1上に素子分離領域8を形成した後（図18(d)参照）、ゲート絶縁膜6となるSiO2 (例えば、2 nm)とゲート電極7となるポリシリコン膜を全面に堆積する（図18(e)参照）。続いて、ゲート絶縁膜6およびポリシリコン膜7を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層4a、4b上のゲート絶縁膜6a、6bとゲート電極7a、7bを加工する。その後、ゲート電極7a、及び、7bをマスクとして、p-MOSFET領域にはボロン元素、n-MOSFET領域には砒素元素のイオン打ち分けをして、熱工程を行うことにより、不純物を導入したソース・ドレイン領域5a、5b、5c、5dを形成する（図18(f)参照）。さらに、CVD法によりSiO2膜9を全面に堆積する（図19(g)参照）。次に、図19(h)に示すように、ソース・ドレイン領域5a、5b、5c、5d上にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極10a、10b、10c、10dおよびゲート電極11a、11bが形成され、n-MOSFETとp-MOSFETが完成する。
【００６２】
以上述べたような製造方法で作製した金属酸化物上のCMOSFETと、SGOI基板上のCMOSFETとの特性を比較した。SGOI基板のGe組成は、38％として歪みSiチャネル層における歪み量は+1.5％とした。図20に、2種類のCMOSFETにおけるゲート遅延時間のドレイン電圧（Ｖｄｄ）依存性を示す。電圧全域に渡って遅延時間は金属酸化物上のCMOSFETがSGOI基板上のCMOSFETを下回っており、金属酸化物上にCMOSFETを作製することにより遅延時間（τ）の大幅な低減できていることがわかる。SGOI基板上のCMOSFETでは、n-MOSFET、p-MOSFETともに引っ張り歪みしか与えることができないために、電子移動度は向上しているが正孔移動度を十分に向上させることができない。一方、金属酸化物上のCMOSFETでは、n-MOSFETのチャネルSi層には引っ張り歪み、p-MOSFETのチャネルSi層には圧縮歪みをかけているために、電子、正孔共に移動度が大幅に向上している。以上のように、本発明によれば、n-MOSFET、p-MOSFETだけでなく、その複合のCMOSにおいても、Siとの格子間隔が異なる金属酸化物を用いることにより歪みSiチャネル層の歪み方向と歪み量の制御が可能となり、CMOSFET特性の大幅な改善が可能となる。
【００６３】
本発明の第5の実施形態では、金属酸化物としてNd2O3と（YGd）2O3を例にして述べたが、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることが望ましいことがわかった。希土類酸化物は、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Sr(TixZr1-x)O3を例にとるとTiとZrの比xを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。
（第６実施形態）
次に、本発明の第6の実施形態による電界効果トランジスタの製造方法について図21乃至図23を参照して説明する。本実施形態では、しきい値電圧の制御を行うバックゲート層を設けたチャネル完全空乏型素子の製造方法を示す。
【００６４】
まず、図21(a)に示すように、(100)面方位を持つSi基板1上にバックゲート層2となるGe層を形成する。Ge層の厚さは、後に金属酸化膜層で埋め込まれる厚さであればよい。次に、バックゲート層2で部分以外の不要なGe層をRIE法などで選択的に除去する（図21(b)参照）。バックゲートとして用いる層は、ここでは、Geを用いたがAlなどの他の金属でもよい。また、ここでは、Ge層2をSi基板2上に設けたが、予めバックゲートとなる部分のSi基板にトレンチ部を設け、そこにGe層を埋設してもよい。また、バックゲート層として用いる部分だけではなく、回路の配線などもこの段階で作製しておいてもよい。
【００６５】
次にSi基板1の表面を、例えば、希フッ酸処理により水素で終端化して電子ビーム蒸着装置に導入し、基板温度を例えば500℃とし、La2O3を蒸着源として非晶質の金属酸化物3であるLa2O3を100 nm蒸着した。このとき、酸素分圧を1×10-7 Torrに精密に制御することにより、La2O3の膜質を向上させた。Si基板1と金属酸化3との間には、Si基板1の表面が酸化されてSiO2層0.5 nmが形成されていた。
【００６６】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を1×10-3 Torrに設定し、例えば800℃で30秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜3は、La2O3単結晶である結晶質に変化した。さらに、Si基板1と金属酸化物3との間には非晶質である酸化膜（SiO2）4が10 nm形成された。もともと、Si基板1と金属酸化物3との間にはSiO2層0.5 nmが存在したが、熱処理により雰囲気ガス中からLa2O3を通過して界面に拡散してSiと結合しSiO2となるため、その厚さが10 nmに増加したものである。La2O3が余剰な酸素を透過させやすいという性質を持つためである。
【００６７】
La2O3の単結晶はC-希土類構造を持つ立方晶となる。バルクLa2O3の格子定数は1.14 nmである。この1/2の値をSiの格子定数（0.543 nm）と比較すると、バルクLa2O3の格子定数はSiより約5％大きい。熱処理を行った後の図22(d)の状態におけるLa2O3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、La2O3の界面に平行方向の格子定数はSiに対して+2％であり、界面に垂直方向の格子定数はSiに+8％大きくなっていることが確認された。La2O3は完全には緩和した状態にはならず、基板であるSiからの影響を受けて圧縮歪みを受けていることがわかった。これは、La2O3の厚みが100 nmと薄く、Siの格子定数の影響が残留しているためである。
【００６８】
次に、図22(e)に示すように、CVD法を用いて金属酸化物3（La2O3）上にチャネル層5となるSiを15 nmエピタキシャル成長させた。このような薄いSiチャネル層を用いた場合、チャネル層のすべては空乏化するので完全空乏型素子と呼ばれる。このときのチャネル層5におけるSiの界面に平行方向の格子定数はLa2O3の界面に平行方向の格子定数と等しくなり、Siには+2％の引張り歪みがあることが確認された。これは、Siより格子定数の大きいLa2O3とチャネル層のSiとの結合によりSiの格子に引張り応力が加わるためである。
【００６９】
次に、Si基板1上に素子分離領域6を形成した後、ゲート絶縁膜7となるSiO2 (例えば、2 nm)とゲート電極8となるポリシリコン膜を全面に堆積する（図22(f)参照）。続いて、ゲート絶縁膜7およびポリシリコン膜8を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層5上のゲート絶縁膜7とゲート電極8を加工する。その後、ゲート電極8をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域9a、9bを形成する（図23(g)参照）。さらに、CVD法によりSiO2膜10を全面に堆積する。次に、ソース・ドレイン領域9a、9b上、及び、バックゲート層2にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極11a、11b、ゲート電極12、バックゲート電極が13形成され、n-MOSFETが完成する（図23(h)参照）。
【００７０】
図21乃至図23に示した製造方法で作製したLa2O3上のn-MOSFETにおけるチャネル層Siの歪み量は+2％であり、ユニバーサルカーブと比較して電子移動度の向上率は1.8と高いことが確認された。SGOI基板上に作製した歪みSi-MOSFETでは、歪みSi層の薄膜に伴いSiGe層から拡散したGeによる散乱の効果が顕著になり、電子移動度が劣化することが知られている。しかし、本発明による方法では金属や酸素がSiチャネル層へ拡散することはなく高い電子移動度の向上が実現できる。また、バックゲート層によるしきい値の制御が良好に行われることを確認した。以上のように、本発明によれば、作製工程が複雑で、コスト上昇を引き起こしていたバックゲート層をもつ完全空乏型素子の製造方法の大幅な簡略化とコストダウンが可能となる。
【００７１】
本発明の第6の実施形態では、金属酸化物としてLa2O3を例にして述べたが、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることができる。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Sr(TixZr1-x)O3を例にとるとTiとZrの比xを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。さらに、本発明では金属酸化物に窒素が添加された金属酸窒化物も用いることができる。
（第７実施形態）
次に、本発明の第7の実施形態による電界効果トランジスタの製造方法について図24乃至図26を参照して説明する。本実施形態では、フローティングボディ構造を持つチャネル完全空乏型n-MOSFET素子を用いたDRAM（Dynamic Randam Access Memory）の製造方法を示す。
【００７２】
まず、図24(a)に示すように、(100)面方位を持つSi基板1の表面を、例えば、希フッ酸処理により水素で終端化してスパッタ装置に導入し、基板温度を例えば700℃とし、La2O3を蒸着源として非晶質の金属酸化物3であるLa2O3を20 nm蒸着した。このとき、酸素分圧を1×10-7 Torrに精密に制御することにより、La2O3の膜質を向上させた。Si基板1と金属酸化3との間には、Si基板1の表面が酸化されてSiO2層0.5 nmが形成されていた。
【００７３】
次に、このSi基板1をアニール炉に導入し、雰囲気ガスは窒素ガスをベースとして酸素分圧を1×10-3 Torrに設定し、例えば、800℃で30秒の急速加熱処理を行った。この処理を行うことにより、非晶質であった金属酸化膜3は、La2O3単結晶である結晶質に変化した。さらに、Si基板1と金属酸化物3との間には非晶質である酸化膜（SiO2）2が10 nm形成された（図24(b)参照）。もともと、Si基板1と金属酸化物3との間にはSiO2層0.5 nmが存在したが、熱処理により雰囲気ガス中からLa2O3を通過して界面に拡散してSiと結合しSiO2となるため、その厚さが10 nmに増加したものである。これは、La2O3が余剰な酸素を透過させやすいという性質を持つためである。
【００７４】
La2O3の単結晶はC-希土類構造を持つ立方晶となる。バルクLa2O3の格子定数は1.14 nmである。この1/2の値をSiの格子定数（0.543 nm）と比較すると、バルクLa2O3の格子定数はSiより約5％大きい。熱処理を行った後の図24(c)の状態におけるLa2O3の格子定数を微少角入射X線回折法と透過型電子顕微鏡による電子線回折パターンの解析から評価したところ、La2O3の界面に平行方向の格子定数はSiに対して+2％であり、界面に垂直方向の格子定数はSiに+8％大きくなっていることが確認された。La2O3は完全には緩和した状態にはならず、基板であるSiからの影響を受けて圧縮歪みを受けていることがわかった。これは、La2O3の厚みが20 nmと薄く、Siの格子定数の影響が残留しているためである。
【００７５】
次に、図24(c)に示すように、CVD法を用いて金属酸化物3（La2O3）上にチャネル層4となるSiを15 nmエピタキシャル成長させた。このような薄いSiチャネル層を用いた場合、チャネル層のすべては空乏化するので完全空乏型素子と呼ばれる。このときのチャネル層4におけるSiの界面に平行方向の格子定数はLa2O3の界面に平行方向の格子定数と等しくなり、Siには+2％の引張り歪みがあることが確認された。これは、Siより格子定数の大きいLa2O3とチャネル層のSiとの結合によりSiの格子に引張り応力が加わるためである。
【００７６】
次に、Si基板1上に素子分離領域8を形成した後（図25(d)参照）、ゲート絶縁膜6となるSiO2 (例えば、2 nm)とゲート電極7となるポリシリコン膜を全面に堆積する（図25(e)参照）。続いて、ゲート絶縁膜6およびポリシリコン膜7を、例えばRIE法などの異方性エッチング法を用いてパターニングし、チャネル層4上のゲート絶縁膜6とゲート電極7を加工する。その後、ゲート電極7をマスクとしてイオン注入と熱工程を行うことにより、砒素元素を不純物導入したソース・ドレイン領域5a、5bを形成する（図25(f)参照）。さらに、CVD法によりSiO2膜9を全面に堆積する（図25(ｇ)参照）。次に、ソース・ドレイン領域5a、5b上、及び、ゲート電極上にコンタクトホールを開孔し、Al等の金属を蒸着して金属膜を全面に形成することにより、ソース・ドレイン電極10a、10b、ゲート電極11が形成され、n-MOSFET完全空乏型素子が完成する（図26(h)参照）。
【００７７】
図26(h)に示すように、ソース電極は接地されたソースライン（SL）に、ドレイン電極はビットライン（BL）に、ゲート電極はワードライン（WL）に、それぞれ接続される。“1”状態を書き込むときは、WLに高い電圧を掛けた後BLに正電圧を印加して、トランジスタを飽和状態で動作させることによりインパクトイオン化が起こし、正孔をボディ（チャネル部）に蓄積させる。“1”状態では、トランジスタのしきい値はマイナス側にシフトしている。次に、“0”状態を書き込むときは、WLに正電圧を印加してBLに負電圧を印加することにより、正孔を放出させる。“0”状態では、トランジスタのしきい値は"1“状態より、プラス側になる。このように、フローティングボディ構造を持つチャネル完全空乏型素子を用いたDRAMでは、"1"状態と"0"状態ではしきい値が異なるので、読み込み電圧を印加したときのドレイン電流が異なるため、その状態を読み取ることができる。
【００７８】
図24乃至図26に示したような製造方法で作製したフローティングボディ構造を持つチャネル完全空乏型素子を用いたDRAMでは、"1"状態と"0"状態とのしきい値の差は300ｍVであり、ドレイン電流の比は3と良好な値が得られた。また、"1"状態の書き込み時間は5 ns、"0"状態の書き込み時間は1 ns以下であり、高速動作が確認された。さらに、寿命試験から、高い信頼性を有することも確認された。以上のように、本発明によれば、従来の方法では作製工程が複雑で、コスト上昇を引き起こしていたチャネル完全空乏型素子を用いたDRAMの製造方法の大幅な簡略化とコストダウンが可能となる。また、Si基板全面にSOI構造を作る必要はなく、部分的に金属酸化物を堆積してチャネル完全空乏型素子を用いたDRAMを配置することが可能であり、LSIにおける素子配置に自由度が向上する。
【００７９】
本発明の第7の実施形態では、金属酸化物としてLa2O3を例にして述べたが、希土類元素（Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu）の中から選ばれた、少なくとも１種類以上の元素を含む希土類酸化物を用いることができる。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、熱処理により高い単結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。また、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TixZr1-x)O3、SrCeO3、BaZrO3などのペロブスカイト構造を持つ酸化物でも良い。これらのぺロブスカイト構造酸化物では、格子点でのエネルギー状態が安定であり、熱処理条件を制御することにより単結晶性を高めることが容易であるからである。また、Sr(TixZr1-x)O3を例にとるとTiとZrの比xを制御することにより格子定数の制御が可能であり、所望の歪み量に合わせて組成を決定する。さらに、本発明では金属酸化物に窒素が添加された金属酸窒化物も用いることができる。
【００８０】
なお、第1〜第7の実施形態においては面方位が（001）、または、（111）のSi基板上にMOSFETを形成したが、面方位は（001）、（111）のいずれでもよい。また、MOSFETが形成されるSi基板は面方位が（110）であっても良いし、上記面方位から多少角度がずれていても良い。
【００８１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００８２】
【発明の効果】
以上述べたように、本発明によれば、従来のSOI構造やSGOI基板の作製のような複雑な製造方法を用いることなく、Siとは格子間隔の異なる結晶性の金属酸化物を用いることにより、FET特性の大幅な改善とその製造方法の大幅な簡略化を可能とする、SOI構造で、且つ、歪みSiチャネル層を有する電界効果トランジスタとその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるMOSFETの構成を示す断面図。
【図２】本発明の第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図３】本発明の第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図４】本発明の第１実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図５】本発明の第１実施形態及び比較例のMOSFETによる実効電界強度と電子移動度の関係を示す特性図。
【図６】本発明の第1実施形態による酸素分圧と熱処理によって形成されたSiO2膜との厚さの関係を示す特性図。
【図７】本発明の第1実施形態による熱処理後の金属酸化物/Si界面の形状を示す模式図。
【図８】本発明の第2実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図９】本発明の第2実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１０】本発明の第2実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１１】本発明の第3実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１２】本発明の第3実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１３】本発明の第3実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１４】本発明の第4実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１５】本発明の第4実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１６】本発明の第4実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１７】本発明の第5実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１８】本発明の第5実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図１９】本発明の第5実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２０】本発明の第5実施形態及び比較例のCMOSFETによる、ドレイン電圧と遅延時間の関係を示す特性図。
【図２１】本発明の第6実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２２】本発明の第6実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２３】本発明の第6実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２４】本発明の第7実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２５】本発明の第7実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２６】本発明の第7実施形態による電界効果トランジスタの製造方法の製造工程断面図。
【図２７】従来のSGOI基板上のMOSFETの構成を示す断面図。
【符号の説明】
１  Ｓｉからなる半導体基板
２  酸化膜、非晶質層
３  金属酸化物
４  チャネル層
５ａ  ソース領域
５ｂ  ドレイン領域
６  ゲート絶縁膜
７  ゲート電極
【図１】
0003856447.tif 000002
【図２】
0003856447.tif 000003
【図３】
0003856447.tif 000004
【図４】
0003856447.tif 000005
【図５】
0003856447.tif 000006
【図６】
0003856447.tif 000007
【図７】
0003856447.tif 000008
【図８】
0003856447.tif 000009
【図９】
0003856447.tif 000010
【図１０】
0003856447.tif 000011
【図１１】
0003856447.tif 000012
【図１２】
0003856447.tif 000013
【図１３】
0003856447.tif 000014
【図１４】
0003856447.tif 000015
【図１５】
0003856447.tif 000016
【図１６】
0003856447.tif 000017
【図１７】
0003856447.tif 000018
【図１８】
0003856447.tif 000019
【図１９】
0003856447.tif 000020
【図２０】
0003856447.tif 000021
【図２１】
0003856447.tif 000022
【図２２】
0003856447.tif 000023
【図２３】
0003856447.tif 000024
【図２４】
0003856447.tif 000025
【図２５】
0003856447.tif 000026
【図２６】
0003856447.tif 000027
【図２７】
0003856447.tif 000028