(57)【特許請求の範囲】
【請求項１】
マトリックス状に形成された複数の画素電極と、該画素電極に接続された薄膜トランジスタ（ＴＦＴ）と、該薄膜トランジスタのゲート電極にに接続された走査線と、該薄膜トランジスタのソース電極に接続されたデータ線と、前記走査線に接続された走査信号生成手段と、前記データ線に接続されたデータ信号生成手段とを有し、
前記走査線を介して順次走査信号が印加され、また前記データ線を介して同期データ信号が夫々前記薄膜トランジスタに印加される画像表示装置において、
前記各走査線に対応して一個ずつ設けられ、前記走査信号によって選択された前記薄膜トランジスタのスイッチング動作時に前記画素電極への電圧印加不足に起因する表示不良を発生した画素に対しては、対応する当該薄膜トランジスタが選択されるタイミングに同期した制御信号を生成する制御信号生成部と、
また前記各データ線に対応して一個ずつ設けられ、当該薄膜トランジスタの選択期間に正規のデータ信号に代え、前記制御信号に基づき予め設定された一定電圧を出力するスイッチ制御部とスイッチ部からなる補正データ信号印加手段と、
前記表示不良を発生した画素に対応した前記制御信号生成部と前記スイッチ制御部とを選択的に接続し、前記制御信号を伝送する接続配線と、
を備えることを特徴とする画像表示装置。
【請求項２】
マトリックス状に形成された複数の画素電極と、該画素電極に接続された薄膜トランジスタと、該薄膜トランジスタのゲート電極に接続された走査線と、該薄膜トランジスタのソース電極に接続されたデータ線と、前記走査線に接続された走査信号生成手段と、前記データ線に接続されたデータ信号生成手段とを有する画像表示装置の製造方法において、
前記薄膜トランジスタのうち、スイッチング動作時に前記画素電極への電圧印加不足を発生する薄膜トランジスタを予め特定する特定工程と、
前記各走査線に対応して設置され当該走査線に印加される走査信号の各選択期間に同期した制御信号を生成する制御信号生成部のうち、前記特定された薄膜トランジスタに対応した制御信号生成部のみを制御信号生成可能にするための接続配線を溶断する第１加工工程と、
前記各データ線に対応して設置され前記制御信号に基づき予め設定された一定電圧を出力するためのスイッチ制御部とスイッチ部からなる補正データ信号印加手段のうち、前記特定された薄膜トランジスタに対応する印加手段のみを補正信号印加可能にするために接続配線を溶断する第２加工工程と、
前記特定された薄膜トランジスタに対応した前記制御信号生成部と前記スイッチ制御部とを接続する接続配線のみを前記制御信号伝送可能にするための接続配線を溶断する第３加工工程と、
を有することを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配置された画素とスイッチング素子から構成されるマトリクス画像表示装置、並びに当該画像表示装置を製造するための画像表示装置の製造方法に関する。
【０００２】
【従来の技術】
従来、マトリクス状に配置された画素部内に例えば駆動用のＴＦＴ（Thin  Film  Transistor）を一つづつ含んで画像表示を行う画像表示装置として、複数の画素部を備える液晶パネルが知られている。
【０００３】
ここで、従来の液晶パネルの製造工程においては、各画素部内に含まれている上記ＴＦＴが動作不良となることにより発生する点欠陥（具体的には、印加されるデータ信号の内容に拘わらず一の画素部に対応する領域のみが明るく点灯又は点滅してしまう欠陥）を全くなくして製造することは事実上困難であり、また、点欠陥が全くない製品のみを良品と判定することとすると液晶パネル製造上の歩留まりが極めて低くなることとなる。
【０００４】
そこで、従来の液晶パネルの製造においては、ある所定の数以下の点欠陥の存在を許容して製造していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、当該点欠陥は、表示する画像の種類によってはその表示時に極めて目立ちやすくなるものである。
【０００６】
より具体的には、例えば、全体的に暗いトーンの画像を表示するときに一点だけ明るい点欠陥があると、それだけで画像全体内でその点欠陥が目立ってしまい、画像全体としてのイメージが崩されてしまうことがある。
【０００７】
更に、動画を表示する場合でも、点欠陥となっている画素ではその発色及び輝度が変化しないのであるから、この場合にも点欠陥のみが目立ってしまい、当該動画全体として目障りになってしまうこととなる。
【０００８】
そこで、本発明は、上記の各問題点に鑑みて為されたもので、その課題は、液晶パネル等の画像表示装置の表示領域内に点欠陥があってもこれを補正してほぼ良好に画像表示を行うことが可能な表示制御装置及び当該表示制御装置を備えた画像表示装置並びに当該画像表示装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、マトリックス状に形成された複数の画素電極と、該画素電極に接続された薄膜トランジスタ（ＴＦＴ）と、該薄膜トランジスタのゲート電極にに接続された走査線と、該薄膜トランジスタのソース電極に接続されたデータ線と、前記走査線に接続された走査信号生成手段と、前記データ線に接続されたデータ信号生成手段とを有し、前記走査線を介して順次走査信号が印加され、また前記データ線を介して同期データ信号が夫々前記薄膜トランジスタに印加される画像表示装置において、前記各走査線に対応して一個ずつ設けられ、前記走査信号によって選択された前記薄膜トランジスタのスイッチング動作時に前記画素電極への電圧印加不足に起因する表示不良を発生した画素に対しては、対応する当該薄膜トランジスタが選択されるタイミングに同期した制御信号を生成する制御信号生成部と、また前記各データ線に対応して一個ずつ設けられ、当該薄膜トランジスタの選択期間に正規のデータ信号に代え、前記制御信号に基づき予め設定された一定電圧を出力するスイッチ制御部とスイッチ部からなる補正データ信号印加手段と、前記表示不良を発生した画素に対応した前記制御信号生成部と前記スイッチ制御部とを選択的に接続し、前記制御信号を伝送する接続配線とを備えることを特徴とする。
【００１０】
請求項１に記載の発明によれば、補正データ信号印加手段は、薄膜トランジスタのスイッチング動作時に画素電極への電圧印加不足に起因する表示不良を発生した画素に対してのみ、予め設定された一定電圧を補正データ信号として正規のデータ信号に代え印加する。
【００１１】
従って、当該画素の表示情報の如何にかかわらず予め設定された一定電圧が印加されるので、画像の表示時に点欠陥を目立たなくすることができる。
【００２８】
上記の課題を解決するために、請求項２に記載の発明は、マトリックス状に形成された複数の画素電極と、該画素電極に接続された薄膜トランジスタと、該薄膜トランジスタのゲート電極にに接続された走査線と、該薄膜トランジスタのソース電極に接続されたデータ線と、前記走査線に接続された走査信号生成手段と、前記データ線に接続されたデータ信号生成手段とを有する画像表示装置の製造方法において、前記薄膜トランジスタのうち、スイッチング動作時に前記画素電極への電圧印加不足を発生する薄膜トランジスタを予め特定する特定工程と、前記各走査線に対応して設置され当該走査線に印加される走査信号の各選択期間に同期した制御信号を生成する制御信号生成部のうち、前記特定された薄膜トランジスタに対応した制御信号生成部のみを制御信号生成可能にするための接続配線を溶断する第１加工工程と、前記各データ線に対応して設置され前記制御信号に基づき予め設定された一定電圧を出力するためのスイッチ制御部とスイッチ部からなる補正データ信号印加手段のうち、前記特定された薄膜トランジスタに対応する印加手段のみを補正信号印加可能にするために接続配線を溶断する第２加工工程と、前記特定された薄膜トランジスタに対応した前記制御信号生成部と前記スイッチ制御部とを接続する接続配線のみを前記制御信号伝送可能にするための接続配線を溶断する第３加工工程とを有することを特徴とする。
【００２９】
請求項２に記載の発明の作用によれば、特定工程において、各薄膜トランジスタのうちの電圧印加不足の薄膜トランジスタを予め特定する。
【００３０】
次に、第１加工工程において、各走査線に対応して設置され当該走査線に印加される走査信号の各選択期間に同期した制御信号を生成する制御信号生成部のうち、前記特定された薄膜トランジスタに対応する制御信号生成部のみを制御信号生成可能にするように接続配線を溶断加工する。
【００３１】
更に、第２加工工程において、前記各データ線に対応して設置され前記制御信号に基づき予め設定された一定電圧を出力するためのスイッチ制御部とスイッチ部からなる補正データ信号印加手段のうち、前記特定された薄膜トランジスタに対応する印加手段のみを補正信号印加可能にするために接続配線を溶断加工する。
【００３２】
そして、第３加工工程において、特定された薄膜トランジスタに対応した前記制御信号生成部と前記スイッチ制御部とを接続する接続手段のみを前記制御信号伝送可能にするように接続配線を溶断加工する。
【００３３】
よって、走査信号に対応した制御信号を生成し、当該制御信号に基づき電圧印加不足の薄膜トランジスタに一定電圧を印加するように各制御信号生成部及び補正データ信号印加手段の接続配線を溶断加工するので、点欠陥を目立たなくして表示させることが可能な画像表示装置を製造することができる。
【００３４】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。なお、以下に説明する実施の形態は、その中に駆動用のＴＦＴが夫々形成された複数の画素部により構成され、当該画素部に対応する領域内の液晶を当該ＴＦＴにより駆動して画像等を表示する液晶パネルに対して本発明を適用した場合の実施形態である。
【００３５】
（Ｉ）液晶パネルの実施形態
始めに、本発明を適用した液晶パネルの実施形態について、図１乃至図６を用いて説明する。なお、以下の実施形態では、三個までの点欠陥を補正することが可能な液晶パネルについて説明している。
【００３６】
先ず、図１を用いて、実施形態に係る液晶パネルの全体構成及び全体動作を説明する。なお、図１は、実施形態に係る液晶パネルの全体構成を示す平面図である。
【００３７】
図１に示すように、実施形態に係る液晶パネルＰは、複数の画素部Ｇから構成されている表示手段としての液晶表示部１と、走査信号生成手段としてのシフトレジスタ７と、印加手段及び生成手段としての制御信号生成部８と、データ信号生成手段としてのシフトレジスタ／アナログスイッチ９と、レベルシフタ１０ａ及び１０ｂと、接続手段としてのフラグ信号線１１、１２及び１３と、印加手段、定電圧印加手段及び駆動手段としてのスイッチ部１４と、印加手段、定電圧印加手段及び駆動手段としてのスイッチ制御部１５と、により構成されている。
【００３８】
また、各画素部Ｇ内には、スイッチング素子としての一のＴＦＴ２と、当該画素部Ｇ内の領域に対応する液晶３と、ＴＦＴ２が形成された基板と対向して配置された基板上に設けられた対向電極４と、走査線５と、データ線６と、を含んでいる。
【００３９】
次に、全体動作を説明する。
【００４０】
シフトレジスタ７は、外部から入力される水平同期信号Ｈsync及び垂直同期信号Ｖsyncに基づいて、液晶表示部１内のＹ方向（図１中、上方向）に並んで各画素Ｇ毎に配置されている各走査線５に供給するための走査信号Ｓviを画素行毎に順次生成する。
【００４１】
これと並行して、シフトレジスタ７は、当該生成した走査信号Ｓviを制御信号生成部８にも供給する。ここで、走査信号Ｓviにおける添え字ｉは、ｉ番目の走査線５に供給される走査信号Ｓviを示す。
【００４２】
次に、レベルシフタ１０ａは、シフトレジスタ７により生成された走査信号Ｓviの電圧値を昇圧（例えば、５Ｖから１２Ｖに昇圧）して、ｉ番目の走査線５に供給する。
【００４３】
一方、各走査線５に対して一対一に形成されている制御信号生成部８は、上記走査信号Ｓviに基づいて、後述する補正信号Ｓrを画像信号Ｓvdに代えてＴＦＴ２に印加するための制御信号Ｓfを生成し、フラグ信号線１１、１２又は１３のうち、いずれか一のフラグ信号線に供給する。
【００４４】
ここで、制御信号Ｓfが伝送される伝送線８’は、例えばレーザ光等により溶断することが可能な溶断部を介して夫々のフラグ信号線１１、１２及び１３に接続されている。
【００４５】
なお、制御信号Ｓfについて、当該制御信号Ｓfがフラグ信号線１１にのみ供給されるように各溶断部が溶断されていた場合には当該制御信号Ｓfを制御信号Ｓｆ1と称し、フラグ信号線１２にのみ供給されるように各溶断部が溶断されていた場合には当該制御信号Ｓfを制御信号Ｓｆ2と称し、フラグ信号線１３にのみ供給されるように各溶断部が溶断されていた場合には当該制御信号Ｓfを制御信号Ｓｆ3と称するものとする。
【００４６】
また、制御信号Ｓfが供給される各フラグ信号線１１、１２又は１３は、液晶表示部１を囲むようにＬ字形に相互に平行に配設されているが、これらフラグ信号線１１、１２又は１３の両端は、フローティング状態とされるか、又は高抵抗値の抵抗を介して接地されている。
【００４７】
次に、各データ線６に対して一対一に形成され、制御信号Ｓfが供給されるスイッチ制御部１５は、当該制御信号Ｓfが入力された時、当該制御信号Ｓfに基づいてスイッチ部１４を制御するための制御信号Ｓcjを生成する。ここで、制御信号Ｓcjにおける添え字ｊは、ｊ番目のデータ線６に対応する制御信号Ｓcjを示す。
【００４８】
このとき、当該スイッチ制御部１５内の後述するアンド回路の一の入力端子は、上記伝送線８’と同様に、例えばレーザ光等により溶断することが可能な溶断部を介して夫々のフラグ信号線１１、１２及び１３に接続されている。
【００４９】
次に、レベルシフタ１０ｂは、各スイッチ制御部１５により生成された制御信号Ｓcj及びその反転信号を昇圧（例えば、５Ｖから１２Ｖに昇圧）して対応するスイッチ部１４に供給する。
【００５０】
そして、スイッチ部１４は、入力された制御信号Ｓcj及びその反転信号に基づいて、外部から供給されている、表示すべき表示画像に対応する画像信号Ｓvdと、点欠陥となっている画素部Ｇを暗点化するための補正信号Ｓrとを切り換えて対応するデータ線６に供給する。
【００５１】
その後、シフトレジスタ／アナログスイッチ９は、外部から供給されている水平同期信号Ｈsync及び画像表示の基準タイミングを設定するためのクロック信号Ｓclkとに基づいて画像信号Ｓvdを供給すべきタイミングで、液晶表示部１内のＸ方向（図１中、右方向）に並んで各画素Ｇ毎に配置されている各データ線６に対して画像信号Ｓvd又は補正信号Ｓrのいずれか一方をデータ信号Ｓｈとして順次供給する。
【００５２】
そして、上述の各構成部材の動作により、そのゲート電極に走査信号Ｓviが供給され、そのソース電極にデータ信号Ｓhが供給されているＴＦＴ２は、走査信号Ｓviがゲート電極に印加されている期間のみオン状態となってソース電極に印加されたデータ信号Ｓhをそのドレイン電極及び図示しない画素電極を介して液晶３に印加する。
【００５３】
これにより、液晶３は、印加されているデータ信号Ｓhに基づいて配向性等が変化し、当該データ信号Ｓhに対応する表示を行う。このとき、画素電極に補正信号Ｓrが印加されたとき（すなわち、当該画素電極が含まれる画素部Ｇが点欠陥となっているとき時）は、当該点欠陥を暗点化して表示することとなる。
【００５４】
次に、上記制御信号生成部８の細部構成及び動作について、一の制御信号生成部８の周辺部の構成を含めて図２及び図３を用いて説明する。なお、図２は走査線５の数だけ形成されている制御信号生成部８のうち、一の制御信号生成部８を拡大表示したものである。
【００５５】
図２に示すように、制御信号生成部８は、インバータ２０と、一端が５Ｖの定電圧源に接続され、他端が溶断部２２及び後述するＴＦＴスイッチ２３ａ及び２３ｂのソース電極に接続されている抵抗２１と、一端がＴＦＴスイッチ２３ａ及び２３ｂのソース電極並びに抵抗２１に接続されていると共に他端が接地されており、レーザ光等により溶断することが可能な溶断部２２と、夫々のソース電極に供給されている一定電圧（５Ｖ）を、夫々のゲート電極に供給されている走査信号Ｓvi及びその反転信号に基づいて伝送線８’に制御信号Ｓｆとして供給する相補型のＴＦＴスイッチ２３ａ及び２３ｂとにより構成されている。
【００５６】
そして、当該伝送線８’は、溶断部２４、２５及び２６を介してフラグ信号線１１、１２及び１３に夫々接続されている。
【００５７】
なお、図２に示す各溶断部の状態は、図２に示す制御信号生成部８に対応する走査線５が通っている一行の画素部Ｇ内に点欠陥となっている画素部Ｇが少なくとも１つ存在しており、その点欠陥を暗点化するための上記制御信号Ｓfを生成し、これをフラグ信号線１２を介して制御信号Ｓf2として上記スイッチ制御部１５に伝送する場合について示している。そして、当該制御信号Ｓfを生成するため、溶断部２２が溶断されており、且つ、伝送線８’とフラグ信号線１１及び１３とを接続する溶断部２４及び２６も溶断されている。なお、各溶断部の溶断は、後述するように、液晶パネルＰの製造時に、点欠陥の位置を特定した後に行われる。
【００５８】
これにより、ＴＦＴスイッチ２３ａ乃至２３ｂのソース電極には、５Ｖの一定電圧が印加されることとなり、この一定電圧が、走査信号Ｓvi及びその反転信号に基づいてＴＦＴスイッチ２３ａ及び２３ｂがオン状態となったときに制御信号Ｓfとして各ドレイン電極から出力され、伝送線８’及び溶断部２５を介して制御信号Ｓf2としてフラグ信号線１２に供給される。
【００５９】
また、フラグ信号線１２を介して伝送される当該制御信号Ｓf2は、この後、図２に示す制御信号生成部８が対応している走査線５上の点欠陥となっている画素部Ｇ内に配設されているデータ線６に対応するスイッチ制御部１５に供給されることとなる。
【００６０】
なお、対応する走査線５が通っている各画素部Ｇに点欠陥である画素部Ｇが含まれていないときは、溶断部２２は溶断されず、このときには、ＴＦＴスイッチ２３ａ及び２３ｂから制御信号Ｓfが出力されることはない。
【００６１】
次に、上述した制御信号生成部８の動作について、図３に示すタイミングチャートを用いて具体的に例示しつつ説明する。なお、図３に示す例では、点欠陥となった画素部Ｇは、ｉ番目の走査線５に対応する複数の画素部Ｇ内と、（ｉ＋２）番目の走査線５に対応する複数の画素部Ｇ内と、ｊ番目の走査線５に対応する複数の画素部Ｇ内とに夫々含まれているとする。
【００６２】
図３に示すように、各走査信号Ｓviは、入力される水平同期信号Ｈsync及び垂直同期信号Ｖsyncに基づいて、当該垂直同期信号Ｖsyncに基づいて１番目の走査信号Ｓviが生成され、以後、水平同期信号Ｈsyncに同期するように一パルス分づつすれてシフトレジスタ７により生成される。
【００６３】
このとき、点欠陥となった画素部Ｇに対応するｉ番目の走査信号Ｓviと（ｉ＋２）番目の走査信号Ｓvi+2とｊ番目の走査信号Ｓvjが生成されたタイミングに同期して、上記制御信号Ｓfが夫々ｉ番目の制御信号生成部８と、（ｉ＋２）番目の制御信号生成部８と、ｊ番目の制御信号生成部８とにより生成される。
【００６４】
そして、図３に示す場合には、ｉ番目の制御信号生成部８で生成された制御信号Ｓfが制御信号Ｓf1としてフラグ信号線１１に供給され、（ｉ＋２）番目の制御信号生成部８で生成された制御信号Ｓfが制御信号Ｓf2としてフラグ信号線１２に供給され、ｊ番目の制御信号生成部８で生成された制御信号Ｓfが制御信号Ｓf3としてフラグ信号線１３に供給されている。
【００６５】
次に、スイッチ制御部１５及びスイッチ部１４の細部構成及び動作について、図４乃至図６を用いて説明する。
【００６６】
図４に示すように、スイッチ制御部１５は、一端が５Ｖの定電圧源に接続され、他端が溶断部３１及び後述するアンド回路３２の一の入力端子に接続されている抵抗３０と、一端がアンド回路３２の上記一の入力端子並びに抵抗３０に接続されていると共に他端が接地されており、レーザ光等により溶断することが可能な溶断部３１と、一の入力端子が上記抵抗３０及び溶断部３１に接続されていると共に、他の入力端子が溶断部１６、１７又は１８を介して夫々フラグ信号線１１、１２又は１３に接続されており、更に出力端子がインバータ４０及びレベルシフタ１０ｂを介してスイッチ部１４に接続されているアンド回路３２と、インバータ４０と、により構成されている。
【００６７】
上記の構成において、アンド回路３２は、その二つの入力端子に入力されている信号が共に「ＨＩＧＨ」となった時に上記制御信号Ｓcj（５Ｖの一定電圧）を出力する。
【００６８】
一方、スイッチ部１４は、夫々のソース電極に共通的に上記補正信号Ｓｃrが入力するように接続され、夫々のゲート電極に制御信号Ｓcj（レベルシフタ１０ｂにより例えば５Ｖから１２Ｖに昇圧された一定電圧）又はその反転信号（インバータ４０により反転されたもの。）が入力され、更に夫々のドレイン電極が共通的に上記データ線６に接続されていると共に、制御信号Ｓcjが「ＨＩＧＨ」のときにのみ補正信号Ｓｃrをデータ線６に出力する相補型のＴＦＴスイッチ４１ａ及び４１ｂと、夫々のソース電極に共通的に上記画像信号Ｓvdが入力するように接続され、夫々のゲート電極に制御信号Ｓcj又はその反転信号が入力され、更に夫々のドレイン電極が共通的に上記データ線６に接続されていると共に、制御信号Ｓcjが「ＬＯＷ」のときにのみ画像信号Ｓvdをデータ線６に出力する相補型のＴＦＴスイッチ４１ｃ及び４１ｄと、により構成されている。
【００６９】
なお、図４に示す各溶断部の状態は、図４に示すスイッチ部１４が接続されているデータ線６が通っている一列の画素部Ｇ内に点欠陥となっている画素部Ｇが存在しており、当該画素部Ｇ内に配設されている上記走査線５を介して伝送されてくる走査信号Ｓviと連関してその点欠陥を暗点化するための上記補正信号Ｓｃrをデータ線６に供給するために、上記制御信号生成部８において生成されフラグ信号線１２を介して伝送された制御信号Ｓf2をアンド回路３２の一の入力端子に入力させる場合について示している。そして、この制御信号Ｓf2の入力により制御信号Ｓcjを生成するために溶断部３１が溶断されており、且つ、フラグ信号線１２からの当該制御信号Ｓf2をアンド回路３２の一の入力端子に入力させるために溶断部１６及び１８も溶断されている。なお、各溶断部の溶断は、後述するように、液晶パネルＰの製造時に、点欠陥の位置を特定した後に行われる。
【００７０】
これにより、アンド回路３２の一の入力端子には、５Ｖの一定電圧が印加され、且つ他の入力端子には５Ｖの制御信号Ｓfが入力されることとなり、これにより、アンド回路３２の出力信号である制御信号Ｓcjが生成され、当該制御信号Ｓcjが三つに分岐された後、そのうちの一つがインバータ４０により反転され、その後夫々の制御信号Ｓcjがレベルシフタ１０ｂにより昇圧されてスイッチ部１４に供給される。
【００７１】
なお、対応するデータ線６が通っている各画素部Ｇに点欠陥である画素部Ｇがないときは、各溶断部３１は溶断されず、このときには、アンド回路３２から制御信号Ｓcjが出力されることはない。
【００７２】
次に、上述したスイッチ制御部１５及びスイッチ部１４の動作について、図５及び図６に示すタイミングチャートを用いて具体的に例示しつつ説明する。なお、図５（ａ）に示す例は、制御信号Ｓf1がフラグ信号線１１を介して伝送され、且つ点欠陥となった画素部Ｇがｋ番目のデータ線６に対応する複数の画素部Ｇ内にある場合を示しており、図５（ｂ）に示す例は、制御信号Ｓf2がフラグ信号線１２を介して伝送され、且つ点欠陥となった画素部Ｇがｌ番目のデータ線６に対応する複数の画素部Ｇ内にある場合を示しており、図６に示す例は、制御信号Ｓf3がフラグ信号線１３を介して伝送され、且つ点欠陥となった画素部Ｇが、ｍ番目のデータ線６に対応する複数の画素部Ｇ内にある場合を示している。
【００７３】
ここで、上述した図３に示す例と図５又は図６に示す例との関連について説明すると、図３と図５（ａ）の例を夫々組み合わせることにより示される例では、点欠陥となっている画素部Ｇはｉ番目の走査線５とｋ番目のデータ線６とが交差する位置に存在しており、これによりｉ番目の走査線５に対応する制御信号生成部８からの制御信号Ｓf1がフラグ信号線１１を介してｋ番目のデータ線６に対応するスイッチ制御部１５に伝送され、これにより上記制御信号Ｓcjが生成されて補正信号Ｓｃrがｋ番目のデータ線６に供給される。
【００７４】
また、図３と図５（ｂ）の例を夫々組み合わせることにより示される例では、点欠陥となっている画素部Ｇは（ｉ＋２）番目の走査線５とｌ番目のデータ線６とが交差する位置に存在しており、これにより（ｉ＋２）番目の走査線５に対応する制御信号生成部８からの制御信号Ｓf2がフラグ信号線１２を介してｌ番目のデータ線６に対応するスイッチ制御部１５に伝送され、これにより上記制御信号Ｓcjが生成されて補正信号Ｓｃrがｌ番目のデータ線６に供給される。
【００７５】
更に、図３と図６の例を夫々組み合わせることにより示される例では、点欠陥となっている画素部Ｇはｊ番目の走査線５とｍ番目のデータ線６とが交差する位置に存在しており、これによりｊ番目の走査線５に対応する制御信号生成部８からの制御信号Ｓf3がフラグ信号線１３介してｌ番目のデータ線６に対応するスイッチ制御部１５に伝送され、これにより上記制御信号Ｓcjが生成されて補正信号Ｓｃrがｍ番目のデータ線６に供給される。
【００７６】
次に、一の点欠陥に対応するものとして制御信号Ｓf1が伝送された場合について例示すると、図５（ａ）に示されるように、点欠陥である画素部Ｇが含まれていないデータ線６については、スイッチ制御部１５内の溶断部３１が溶断されていないので、制御信号Ｓf1が伝送されてきても制御信号Ｓcjが生成されることはなく、従って、当該データ線６に対応するスイッチ部１４ではＴＦＴスイッチ４１ａ及び４１ｂがオフ状態となると共にＴＦＴスイッチ４１ｃ及び４１ｄがオン状態となり、よって、クロック信号Ｓclkの各クロックタイミングにおいて、通常の表示動作として画像信号Ｓvdが当該ＴＦＴスイッチ４１ｃ及び４１ｄを介してデータ信号Ｓh1、Ｓh2、Ｓh3乃至Ｓhk-1並びにＳhk+1……として対応するデータ線６に夫々供給される。ここで、例えば、データ信号Ｓh1は１番目のデータ線６に供給されるデータ信号Ｓhを示している。
【００７７】
一方、点欠陥の画素部Ｇが含まれているｋ番目のデータ線６については、スイッチ制御部１５内の溶断部３１が溶断されているため、制御信号Ｓf1が伝送されてきたとき制御信号Ｓcjが生成される。従って、ｋ番目のデータ線６に対応するスイッチ部１４ではＴＦＴスイッチ４１ａ乃至４１ｂがオン状態となると共にＴＦＴスイッチ４１ｃ及び４１ｄがオフ状態となり、よって、クロック信号Ｓclkのｋ番目のクロックタイミングにおいて、画像信号Ｓvdに代えて補正信号Ｓｃrが当該ＴＦＴスイッチ４１ａ乃至４１ｂを介してデータ信号Ｓhkとして対応するデータ線６に供給される。
【００７８】
そして、当該データ信号Ｓhkにより液晶３が駆動され、例えば点灯したままの点欠陥であったものが暗点化されて目立たなくなる。
【００７９】
次に、他の点欠陥に対応するものとして制御信号Ｓf2が伝送された場合について例示すると、図５（ｂ）に示されるように、点欠陥である画素部Ｇが含まれていないデータ線６については、スイッチ制御部１５内の溶断部３１が溶断されていないので、制御信号Ｓf2が伝送されてきても制御信号Ｓcjが生成されることはなく、従って、当該データ線６に対応するスイッチ部１４ではＴＦＴスイッチ４１ｃ乃至４１ｄのみがオン状態となり、よって、クロック信号Ｓclkの各クロックタイミングにおいて、通常の表示動作として画像信号Ｓvdが当該ＴＦＴスイッチ４１ｃ乃至４１ｄを介してデータ信号Ｓh1、Ｓh2、Ｓh3乃至Ｓhl-1並びにＳhl+1……として対応するデータ線６に夫々供給される。
【００８０】
一方、点欠陥の画素部Ｇが含まれているｌ番目のデータ線６については、スイッチ制御部１５内の溶断部３１が溶断されているため、制御信号Ｓf2が伝送されてきたとき制御信号Ｓcjが生成される。従って、ｌ番目のデータ線６に対応するスイッチ部１４ではＴＦＴスイッチ４１ａ乃至４１ｂのみがオン状態となり、よって、クロック信号Ｓclkのｌ番目のクロックタイミングにおいて、画像信号Ｓvdに代えて補正信号Ｓrが当該ＴＦＴスイッチ４１ａ乃至４１ｂを介してデータ信号Ｓhlとして対応するデータ線６に供給される。
【００８１】
そして、当該データ信号Ｓhlにより液晶３が駆動され、点欠陥であったものが暗点化されて目立たなくなる。
【００８２】
次に、更に他の点欠陥に対応するものとして制御信号Ｓf3が伝送された場合について例示すると、図６に示されるように、点欠陥である画素部Ｇが含まれていないデータ線６については、スイッチ制御部１５内の溶断部３１が溶断されていないので、制御信号Ｓf3が伝送されてきても制御信号Ｓcjが生成されることはなく、従って、当該データ線６に対応するスイッチ部１４ではＴＦＴスイッチ４１ｃ乃至４１ｄのみがオン状態となり、よって、クロック信号Ｓclkの各クロックタイミングにおいて、通常の表示動作として画像信号Ｓvdが当該ＴＦＴスイッチ４１ｃ及び４１ｄを介してデータ信号Ｓh1、Ｓh2、Ｓh3乃至Ｓhm-1並びにＳhm+1……として対応するデータ線６に夫々供給される。
【００８３】
一方、点欠陥の画素部Ｇが含まれているｍ番目のデータ線６については、スイッチ制御部１５内の溶断部３１が溶断されているため、制御信号Ｓf3が伝送されてきたとき制御信号Ｓcjが生成される。従って、ｍ番目のデータ線６に対応するスイッチ部１４ではＴＦＴスイッチ４１ａ乃至４１ｂのみがオン状態となり、よって、クロック信号Ｓclkのｍ番目のクロックタイミングにおいて、画像信号Ｓvdに代えて補正信号Ｓrが当該ＴＦＴスイッチ４１ａ及び４１ｂを介してデータ信号Ｓhmとして対応するデータ線６に供給される。
【００８４】
そして、当該データ信号Ｓhmにより液晶３が駆動され、点欠陥であったものが暗点化されて目立たなくなる。
【００８５】
ここで、制御信号生成部８において生成された制御信号Ｓfがスイッチ制御部１５に伝送されるまでに伝送遅延が生じる場合には、例えば、一行前（図３に示す例では、（ｉ−１）番目、（ｉ＋１）番目又は（ｊ−１）番目）の走査信号Ｓviのタイミングに合わせて制御信号Ｓf1'、Ｓf2'又はＳf3'を夫々発生させ、その後に一段のシフトレジスタにより制御信号Ｓf1'、Ｓf2'又はＳf3'を夫々一行分遅延させ、本来の（ｉ番目、（ｉ＋２）番目又はｊ番目）の走査信号Ｓviのタイミングで制御信号Ｓf1、Ｓf2又はＳf3として出力するようにすればよい。
【００８６】
以上説明したように、実施形態の液晶パネルＰの動作によれば、点欠陥である画素部Ｇ内のＴＦＴ２に対して、走査信号Ｓviと共に当該画素部Ｇに本来印加されるべき画像信号Ｓvdの印加タイミングで一定電圧である補正信号Ｓｃrを当該画像信号Ｓvdに無関係に印加すので、点欠陥を目立たなくして鮮明な表示を得ることができると共に、通常の画像信号Ｓvdと同期したタイミングで点欠陥を目立たなくすることができる。
【００８７】
なお、上述の実施形態では、点欠陥を補正する補正信号Ｓｃrを画像信号Ｓvdに代えて印加する構成としたが、これ以外に、例えば、電圧印加が十分できないＴＦＴ２を含む画素部Ｇがあるとき、画像信号Ｓvdの振幅幅を高めた信号を補正信号Ｓrとして印加すれば、いわゆるノーマリホワイト型（電圧無印加状態で表示状態が白表示となるもの）の液晶パネルでも、当該電圧印加不足の画素部Ｇを暗点化することができる。
【００８８】
このように表示素子と同一基板上に駆動用のＴＦＴをいわゆる低温プロセスを用いたポリシリコンで形成した大画面の表示装置においては工程を増加することなく欠陥画素の表示を制御することができる。
【００８９】
また、液晶を用いた画像表示装置だけでなく、例えば、電流制御型の自発光素子（例えば、エレクトロルミネッセンス素子等）を画素毎に用い、これを画素毎に制御して表示する画像表示装置において点欠陥が生じた場合にも本発明を適用することができる。
【００９０】
（II）液晶パネルの製造方法の実施形態
次に、本発明の制御信号生成部８及びスイッチ制御部１５の製造方法を含む液晶パネルＰの製造方法について、図７を用いて説明する。
【００９１】
図７に示すように、液晶パネルＰの製造においては、始めに、所定の工程により、上述した液晶表示部１、シフトレジスタ７、レベルシフタ１０ａ及び１０ｂ並びにシフトレジスタ／アナログスイッチ９を含む液晶パネルＰ全体を形成する（ステップＳ１）。このときには、各走査線５毎の上記制御信号生成部８、各データ線６毎の上記スイッチ制御部１５及びスイッチ部１４並びにフラグ信号線１１乃至１３の形成も含まれる。なお、ステップＳ１においては、各溶断部１６乃至１８、２２、２４乃至２６及び３１は溶断されずに接続されている状態で液晶パネルＰ全体が形成される。
【００９２】
次に、液晶パネルＰ全体の形成が終了すると、当該完成した液晶パネルＰの点灯試験を行い、点欠陥の有無を検査し、当該点欠陥があったときは、その位置を特定する（ステップＳ２）。このとき、点欠陥の有無は、全体サイズが大きい液晶パネルＰの場合は目視で確認可能であるし、また、例えば透過型のプロジャクタに用いられるもののように小型の液晶パネルＰでは、表示面を拡大して検査することができる。
【００９３】
なお、上述した液晶パネルＰの構成の実施形態の例では、このステップ２において、点欠陥が、例えば、ｉ番目の走査線５とｋ番目のデータ線６とが交差する位置の画素部Ｇと、（ｉ＋２）番目の走査線５とｌ番目のデータ線６とが交差する位置の画素部Ｇと、ｊ番目の走査線５とｍ番目のデータ線６とが交差する位置の画素部Ｇとに夫々存在していると確認されることとなる。
【００９４】
なお、以下の製造工程の説明でも、これらの位置に点欠陥があるものとする。
【００９５】
点欠陥の位置が特定されると、次に、点欠陥があったか否かが判定され（ステップＳ３）、点欠陥がないときはそのまま製造工程を終了する。この場合は、言うまでもなく、全ての溶断部１６乃至１８、２２、２４乃至２６及び３１は溶断されないまま残ることとなり、従って、上記制御信号Ｓｆ又はＳcjが生成されることはない。
【００９６】
一方、ステップＳ２の判定において、点欠陥が上記例示した各位置に確認されたときは（ステップＳ３）、次に、各点欠陥に対応する溶断部をレーザ光の照射等により溶断する（ステップＳ４）。
【００９７】
この場合、本実施形態では、ｉ番目の走査線５とｋ番目のデータ線６とが交差する位置の画素部Ｇの点欠陥を補正するための制御信号Ｓｆをフラグ信号線１１を介して制御信号Ｓf1として伝送する場合には、ｉ番目の走査線５に対応する制御信号生成部８における溶断部２２、２５及び２６と、ｋ番目のデータ線６に対応するスイッチ制御部１５における溶断部３１、１７及び１８が夫々溶断されることとなる。
【００９８】
また、（ｉ＋２）番目の走査線５とｌ番目のデータ線６とが交差する位置の画素部Ｇの点欠陥を補正するための制御信号Ｓｆをフラグ信号線１２を介して制御信号Ｓf2として伝送する場合には、（ｉ＋２）番目の走査線５に対応する制御信号生成部８における溶断部２２、２４及び２６と、ｌ番目のデータ線６に対応するスイッチ制御部１５における溶断部３１、１６及び１８が夫々溶断されることとなる。
【００９９】
更に、ｊ番目の走査線５とｍ番目のデータ線６とが交差する位置の画素部Ｇの点欠陥を補正するための制御信号Ｓｆをフラグ信号線１３を介して制御信号Ｓｆ3として伝送する場合には、ｊ番目の走査線５に対応する制御信号生成部８における溶断部２２、２４及び２５と、ｍ番目のデータ線６に対応するスイッチ制御部１５における溶断部３１、１６及び１７が夫々溶断されることとなる。
【０１００】
そして、ステップＳ４において必要な溶断部の溶断が終了すると、点欠陥を暗点化することによりこれを目立たなくすることが可能な液晶パネルＰが完成する。
【０１０１】
以上説明した製造方法によれば、点欠陥を目立たなくして表示させることが可能な液晶パネルＰを製造することができる
（III）変形形態
次に、本発明の変形形態について、図８を用いて説明する。
【０１０２】
上述した実施形態においては、液晶表示部１内の点欠陥を補正するために本発明を用いたが、これ以外に、本発明は、例えば製造後の液晶表示部１においてその上下端から夫々所定幅の領域（例えば、図８に斜線で示すように、その上下端から所定幅の領域）を、いわゆる黒表示（すなわち、画像信号Ｓvdに対応した画像ではなく、常に黒色の表示を行うこと）する領域とする場合にも適用することができる。
【０１０３】
例えば、ＮＴＳＣ（テレビ画像）信号はセットメーカーの要求により表示すべき総走査線数が数本異なることがある。本技術を用いると表示すべき総走査線数を簡単に変更できる。
【０１０４】
このとき、例えば図８に示すような領域を黒表示する場合について構成を説明すると、制御信号生成部８については、黒表示する行の走査線５に対応する制御信号生成部８内の溶断部２２のみを溶断すると共に、黒表示する行以外の行に対応する制御信号生成部８の溶断部２４のみを全て溶断する。なお、図８に示すような黒表示をする場合には、フラグ信号線は上記実施形態の場合のフラグ信号線１１のみでよい。
【０１０５】
これにより、黒表示する行に対応する制御信号生成部８からは上述したタイミングで制御信号Ｓfが生成され、制御信号Ｓf1としてフラグ信号線１１を介して各スイッチ制御部１５へ伝送される。
【０１０６】
このとき、各スイッチ制御部１５においては、全てのスイッチ制御部１５において溶断部３１が溶断されていると共に、各溶断部１６は溶断されないまま残されている。
【０１０７】
これにより、生成された制御信号Ｓｆ1が全てのスイッチ制御部１５に入力され、制御信号Ｓcjが生成されてレベルシフタ１０ｂを介してスイッチ部１４へ出力される。
【０１０８】
そして、全てのスイッチ部１４では、制御信号Ｓcjが入力されたタイミングで画像信号Ｓvdに代えて補正信号Ｓrを全てのデータ線６にデータ信号Ｓhとして出力する。なお、このときの補正信号Ｓｃrとしては、各画素部Ｇを黒表示とするための電圧値を有する補正信号Ｓrが外部から供給されている。
【０１０９】
上述した動作によると、制御信号Ｓfが生成されたタイミング（すなわち、黒表示すべき行が走査されているタイミング）で、全てのデータ線６に対して黒表示とするための補正信号Ｓｃrが供給されることとなるので、所望する一の行全てを黒表示することができる。
【０１１０】
従って、黒表示すべき全ての行について同様な処理を行えば、図８に示すような所望の領域を全て黒表示とすることができる。
【０１１１】
そして、この場合には、フラグ信号線が一本で足りることとなり、液晶パネル自体の小型化又は製造工程の簡略化も図れることとなる。
【０１１２】
【発明の効果】
以上説明したように、本発明によれば、欠陥スイッチング素子に対して、表示情報の表示時に当該点欠陥を目立たなくするための駆動電圧を、当該表示情報に無関係に印加するので鮮明な表示を得ることができる。
【図面の簡単な説明】
【図１】実施形態の液晶パネルの全体構成を示す平面図である。
【図２】実施形態の制御信号生成部の構成を示す回路図である。
【図３】実施形態の制御信号生成部の動作を示すタイミングチャートである。
【図４】実施形態のスイッチ制御部及びスイッチ部の構成を示す回路図である。
【図５】スイッチ制御部及びスイッチ部の動作を示すタイミングチャートであり、（ａ）はスイッチ制御部及びスイッチ部の動作を示すタイミングチャート（Ｉ）であり、（ｂ）はスイッチ制御部及びスイッチ部の動作を示すタイミングチャート（II）である。
【図６】スイッチ制御部及びスイッチ部の動作を示すタイミングチャート（III）である。
【図７】実施形態の液晶パネルの製造工程を示すフローチャートである。
【図８】変形形態の液晶パネルの全体構成を示す平面図である。
【符号の説明】
１…液晶表示部
２…ＴＦＴ
３…液晶
４…対向電極
５…走査線
６…データ線
７…シフトレジスタ
８…制御信号生成部
８’…伝送線
９…シフトレジスタ／アナログスイッチ
１０ａ、１０ｂ…レベルシフタ
１１、１２、１３…フラグ信号線
１４…スイッチ部
１５…スイッチ制御部
１６、１７、１８、２２、２４、２５、２６、３１…溶断部
２０、４０…インバータ
２１、３０…抵抗
２３ａ、２３ｂ、４１ａ、４１ｂ、４１ｃ、４１ｄ…ＴＦＴスイッチ
Ｓcj、Ｓf、Ｓf1、Ｓf2、Ｓf3…制御信号
Ｓvd…画像信号
Ｓr…補正信号
Ｓh…データ信号
Ｈsync…水平同期信号
Ｖsync…垂直同期信号
【図１】
0003832081.tif 000002
【図２】
0003832081.tif 000003
【図３】
0003832081.tif 000004
【図４】
0003832081.tif 000005
【図５】
0003832081.tif 000006
【図６】
0003832081.tif 000007
【図７】
0003832081.tif 000008
【図８】
0003832081.tif 000009