(57)【特許請求の範囲】
【請求項１】
電話線ソースとホストデバイスの間に接続される電話線インタフェース回路において、
前記電話線ソースは、真のデータ信号およびノイズ信号を含む入力信号を前記電話線インタフェース回路に供給し、
前記電話線インタフェース回路は、低パワーモード、中間パワーモード、およびフルパワーモードの間で切り替え可能であり、前記電話線インタフェース回路は、
前記真のデータ信号を検出し、前記真のデータ信号が検出されると前記ホストデバイスにイベント検出信号を供給するイベント検出回路を有し、
前記ホストデバイスによって前記イベント検出信号が受信されると、前記電話線インタフェース回路は前記フルパワーモードに切り替わり、
前記イベント検出回路は、
前記電話線ソースから入力信号を受信し、該入力信号に応答して出力パルスを発生するイベント送信器と、
前記イベント送信器から前記出力パルスを受信し、前記出力パルスが前記真のデータ信号を表すかどうかを検出し、前記真のデータ信号が検出された場合にイベント検出信号を発生するイベント受信器とを有することを特徴とする電話線インタフェース回路。
【請求項２】
前記電話線インタフェース回路は、前記電話線ソースからの入力信号がないときに前記低パワーモードに切り替わることを特徴とする請求項１に記載の電話線インタフェース回路。
【請求項３】
前記電話線インタフェース回路は、前記電話線ソースから入力信号を受信すると前記中間パワーモードに切り替わることを特徴とする請求項１に記載の電話線インタフェース回路。
【請求項４】
前記イベント送信器は、
前記電話線ソースに接続された入力と、出力とを有する差動コンパレータと、
前記差動コンパレータの出力に接続された入力と、出力とを有するタイマと、
前記差動コンパレータの出力に接続された第１入力と、前記タイマの出力に接続された第２入力と、前記イベント受信器に接続された出力とを有する発振器とを有することを特徴とする請求項１に記載の電話線インタフェース回路。
【請求項５】
前記イベント受信器は、
前記イベント送信器によって発生される出力パルスの数を計数する計数デバイスと、
所定期間後に前記計数デバイスをクリアするクリア回路と、
前記計数デバイスが前記所定期間内に所定数の前記出力パルスを計数した場合に前記イベント検出信号を出力するゲートとを有することを特徴とする請求項１に記載の電話線インタフェース回路。
【請求項６】
前記イベント送信器は前記イベント受信器に容量結合していることを特徴とする請求項１に記載の電話線インタフェース回路。
【請求項７】
前記計数デバイスは、並列に交互に動作する少なくとも２個の２進カウンタを有し、各２進カウンタはしきい値レベルを有し、各カウンタは、該しきい値レベルに到達すると、該しきい値レベルに到達したことを示す信号を前記ゲートに出力することを特徴とする請求項５に記載の電話線インタフェース回路。
【請求項８】
前記クリア回路は、前記所定期間が経過するごとに前記２進カウンタを交互にクリアする切り替え手段を有することを特徴とする請求項７に記載の電話線インタフェース回路。
【請求項９】
前記電話線ソースおよび前記イベント検出回路に接続され、前記電話線ソース上の入力信号を検知し、前記入力信号を前記イベント検出回路に出力する検知回路と、
前記検知回路および前記イベント検出回路に接続され、前記真のデータ信号の符号化および復号を行うライン駆動コーデックと、
前記ライン駆動コーデックに接続され、前記電話線ソースと前記ホストデバイスを互いに電気的に絶縁する絶縁回路と、
前記ホストデバイスと前記絶縁回路に直接に接続され、前記真のデータ信号を前記ホストデバイスに送信し、前記ホストデバイスから前記真のデータ信号を受信する低電圧回路とをさらに有することを特徴とする請求項１に記載の電話線インタフェース回路。
【請求項１０】
前記検知回路は、
前記電話線ソースに接続された全波整流器と、
前記イベント検出回路に接続され、所定しきい値を越えるノイズおよび干渉を遮断するイベント検出フィルタと、
前記電話線ソースに接続され、前記ライン駆動コーデックに供給される電力を制御するシャントレギュレータと、
前記シャントレギュレータと直列に接続され、前記ライン駆動コーデックに供給される信号を変調するライン変調器とを有することを特徴とする請求項９に記載の電話線インタフェース回路。
【請求項１１】
前記絶縁回路は、
前記真のデータ信号を前記ライン駆動コーデックから前記低電圧回路に結合する第１の容量対と、
前記真のデータ信号を前記低電圧回路から前記ライン駆動コーデックに結合する第２の容量対と、
前記制御信号を前記低電圧回路から前記ライン駆動コーデックに結合する第３の容量対とを有することを特徴とする請求項９に記載の電話線インタフェース回路。
【請求項１２】
前記低電圧回路は、誤り検出のために、前記ホストデバイスとの間で送信される前記真のデータ信号をフィルタリングすることを特徴とする請求項９に記載の電話線インタフェース回路。
【請求項１３】
前記検知回路は、検知キャパシタと直列接続された検知抵抗を有し、該検知抵抗は前記ライン駆動コーデックに接続されることを特徴とする請求項９に記載の電話線インタフェース回路。
【請求項１４】
前記ライン駆動コーデックは、前記電話線ソースから入力される前記真のデータ信号を符号化し、符号化された信号を前記低電圧回路に転送することを特徴とする請求項９に記載の電話線インタフェース回路。
【請求項１５】
前記ライン駆動コーデックは、前記ホストデバイスから供給される前記真のデータ信号を復号し、復号された信号を前記電話線ソースに転送することを特徴とする請求項９に記載の電話線インタフェース回路。
【請求項１６】
電話線ソースとホストデバイスの間に接続される電話線インタフェース回路において、
前記電話線ソースは、真のデータ信号およびノイズ信号を含む入力信号を前記電話線インタフェース回路に供給し、
前記電話線インタフェース回路は、低パワーモード、中間パワーモード、およびフルパワーモードの間で切り替え可能であり、前記電話線インタフェース回路は、
前記電話線ソースおよびイベント検出回路に接続され、前記電話線ソース上の入力信号を検知し、前記入力信号を前記イベント検出回路に出力する検知回路と、
前記検知回路に接続され、前記イベント検出回路を含むライン駆動コーデックと、
前記ライン駆動コーデックに接続され、前記電話線ソースと前記ホストデバイスを互いに電気的に絶縁する絶縁回路と、
前記ホストデバイスと前記絶縁回路に直接に接続され、前記真のデータ信号を前記ホストデバイスに送信し、前記ホストデバイスから前記真のデータ信号を受信する低電圧回路とを有し、
前記イベント検出回路は、前記真のデータ信号を検出し、前記真のデータ信号が検出されると前記ホストデバイスにイベント検出信号を供給し、
前記ホストデバイスによって前記イベント検出信号が受信されると、前記電話線インタフェース回路は前記フルパワーモードに切り替わり、
前記イベント検出回路は、
前記電話線ソースから入力信号を受信し、該入力信号に応答して出力パルスを発生するイベント送信器と、
前記イベント送信器から前記出力パルスを受信し、前記出力パルスが前記真のデータ信号を表すかどうかを検出し、前記真のデータ信号が検出された場合にイベント検出信号を発生するイベント受信器とを有することを特徴とする電話線インタフェース回路。
【請求項１７】
前記電話線インタフェース回路は、前記電話線ソースからの入力信号がないときに前記低パワーモードに切り替わることを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項１８】
前記電話線インタフェース回路は、前記電話線ソースから入力信号を受信すると前記中間パワーモードに切り替わることを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項１９】
前記イベント送信器は、
前記電話線ソースに接続された入力と、出力とを有する差動コンパレータと、
前記差動コンパレータの出力に接続された入力と、出力とを有するタイマと、
前記差動コンパレータの出力に接続された第１入力と、前記タイマの出力に接続された第２入力と、前記イベント受信器に接続された出力とを有する発振器とを有することを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２０】
前記イベント受信器は、
前記イベント送信器によって発生される出力パルスの数を計数する計数デバイスと、
所定期間後に前記計数デバイスをクリアするクリア回路と、
前記計数デバイスが前記所定期間内に所定数の前記出力パルスを計数した場合に前記イベント検出信号を出力するゲートとを有することを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２１】
前記イベント送信器は前記イベント受信器に容量結合していることを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２２】
前記計数デバイスは、並列に交互に動作する少なくとも２個の２進カウンタを有し、各２進カウンタはしきい値レベルを有し、各カウンタは、該しきい値レベルに到達すると、該しきい値レベルに到達したことを示す信号を前記ゲートに出力することを特徴とする請求項２０に記載の電話線インタフェース回路。
【請求項２３】
前記クリア回路は、前記所定期間が経過するごとに前記２進カウンタを交互にクリアする切り替え手段を有することを特徴とする請求項２２に記載の電話線インタフェース回路。
【請求項２４】
前記検知回路は、
前記電話線ソースに接続された全波整流器と、
前記イベント検出回路に接続され、所定しきい値を越えるノイズおよび干渉を遮断するイベント検出フィルタと、
前記電話線ソースに接続され、前記ライン駆動コーデックに供給される電力を制御するシャントレギュレータと、
前記シャントレギュレータと直列に接続され、前記ライン駆動コーデックに供給される信号を変調するライン変調器とを有することを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２５】
前記絶縁回路は、
前記真のデータ信号を前記ライン駆動コーデックから前記低電圧回路に結合する第１の容量対と、
前記真のデータ信号を前記低電圧回路から前記ライン駆動コーデックに結合する第２の容量対と、
前記制御信号を前記低電圧回路から前記ライン駆動コーデックに結合する第３の容量対とを有することを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２６】
前記低電圧回路は、誤り検出のために、前記ホストデバイスとの間で送信される前記真のデータ信号をフィルタリングすることを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２７】
前記検知回路は、検知キャパシタと直列接続された検知抵抗を有し、該検知抵抗は前記ライン駆動コーデックに接続されることを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２８】
前記ライン駆動コーデックは、前記電話線ソースから入力される前記真のデータ信号を符号化し、符号化された信号を前記低電圧回路に転送することを特徴とする請求項１６に記載の電話線インタフェース回路。
【請求項２９】
前記ライン駆動コーデックは、前記ホストデバイスから供給される前記真のデータ信号を復号し、復号された信号を前記電話線ソースに転送することを特徴とする請求項１６に記載の電話線インタフェース回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信ネットワークの分野に関し、特に、イベント検出能力を有する電話線インタフェース回路に関する。
【０００２】
【従来の技術】
電話ネットワークは、インタフェースと呼ばれるポイントで互いに結合した一連の相互接続されたサブシステムからなる。これらのインタフェースは、ネットワーク内のさまざまな装置間のリンクを提供し、設計および保守を単純化することを可能にする。ローカルループ（加入者線）は、加入者の電話機（デバイス側）と中央局（ライン側）を接続するインタフェースの例である。
【０００３】
多くのポータブルコンピュータデバイスは、電話線を通じて通信するためのモデムなどのデータデバイスも利用する。ポータブルコンピュータデバイスおよびそのモデムの両方に電力供給するバッテリ電源は一般に、汎用のコンピューティングアプリケーション用のサイズであり、モデムにより電話線を通じて頻繁に通信するとすぐに電力が切れてしまう。そのため、ポータブルコンピュータデバイスは、バッテリによって完全に電力供給されたモデムを通じてすばやくデータ転送をするのに十分な長さの時間動作するが、一般に、さらに長い間モデムを使用するには、外部ＡＣ電力を供給することが必要となる。従って、モデムを含むバッテリ駆動コンピュータデバイスが、内蔵バッテリとは別に、補助電源から電力を引くことが望ましい。
【０００４】
電話線に備わるＤＣ電力は簡便な電源を提供するが、モデムが電話線から電力を引き出す能力を制限するいくつかの制約がある。例えば、現在の米国の規制のもとでは、電話機またはモデムがオフフックすなわちアクティブ状態になるときにしか、電話線から大きな電流を引き出すことはできない。電話線をオフフック状態に保持するためには、およそ２０ミリアンペア（ｍＡ）〜１５０ｍＡの範囲内の電流を引き出さなければならない。
【０００５】
米国連邦通信委員会（ＦＣＣ）および他の国の対応する規制機関は、ライン側と、ユーザ側のユーザデバイスとの間の電気的絶縁を要求している。ユーザデバイスとしては、電話機、および、モデムを使用するコンピュータがある。電気的絶縁は、デバイス側から伝わる損傷からライン側を保護し、また逆に、ライン側から伝わる損傷からデバイス側を保護する。
【０００６】
電話線インタフェース回路の多くのコンポーネント（例えば、データアクセス装置（ＤＡＡ：data access arrangement）やコーデック）は、ＰＳＴＮラインから電力供給される（ライン駆動）回路であり、低電圧電源からの絶縁も要求される。この要求される絶縁のため、ライン駆動インタフェース回路は、電源に接続されるまで機能しない。すなわち、インタフェース回路は、ライン側をデバイス側に接続することが必要とされるときに活性化されなければならない。ライン側の回路が「オンフック」状態にある（例えば、電話受話器が受台に置かれている）とき、ローカルループは開いており、インタフェース回路への電力のほとんどすべてが切断されている。ＤＡＡまたはコーデックを活性化させることは、ある程度の電力がループからまたは他の電源から引かれることを必要とする。オンフック状態では、少量の電流（アイドル状態ループ電流）を短時間ＴＩＰ／ＲＩＮＧラインから流して、あるイベントが発生したことをＰＳＴＮのＴＩＰ・ＲＩＮＧラインで示すことができる。しかし、追加の電力が実際に必要とされなければ、その電力を引くのは極めて非効率的である。すなわち、過渡ノイズ信号がＴＩＰ・ＲＩＮＧラインで発生するときにＤＡＡやコーデックに電力供給するのは極めて時間および資源の浪費となる。
【０００７】
オンフック状態にある間にインタフェース回路が検出しなければならない主要なイベントは、ＴＩＰ・ＲＩＮＧ信号が加わることと、ＴＩＰ・ＲＩＮＧＤＣ電圧の極性反転であり、いずれも、さらに多くの電力を必要としていることを知らせるために用いられることが可能である。ここで、ライン上の通常の過渡現象の電気的特性が、真のイベントの電気的特性と非常に類似している可能性があるという問題が起こり得る。過渡現象と真のイベントを弁別するために、従来のインタフェース回路は、回路に生じたあらゆる信号の正確な性質を決定する弁別回路を使用するが、このような追加回路はさらに多くの電力を引く。追加電力を引くことは一時的には許容されるが、利用可能な電力量は制限される。弁別回路は、規制機関によって「満足な」オンフックリーク電流と判定される量以下の電力レベルで動作しなければならない。
【０００８】
イベントが何であるかを判定することに加えて、イベント信号自体がデバイス側からライン側に伝送されなければならない。ここで、高電圧絶縁により、イベント信号がデバイス側からライン側に伝送することが妨げられるという問題が生じる。従来の回路は、真のイベントによって生じる信号を、光カプラを用いて低電圧インタフェースに伝送することにより、この問題を回避している。このような回路は、ＬＥＤ入力およびフォトトランジスタ出力を有する汎用の光カプラを使用する。このような光カプラは、光カプラのエミッタとディテクタの間に光を通すために、チップ上のキャビティである「光パイプ」を必要とする。このような光パイプは、インタフェース回路のサイズおよびコストを増大させる。もう１つの絶縁方法である容量結合では、回路サイズは小さく低コストのままであるが、イベントが発生するレートは非常に遅いため、容量結合を用いてデバイス側からライン側に正確にイベントを伝えることができない。
【０００９】
真のイベントを処理することが必要とされるとき以外に弁別回路に電力供給することを避けるためには、弁別回路のような大電力回路を起動する前に、真のイベント（例えば、リング信号、極性反転、オーディオ信号）とノイズ（例えば、落雷、バッテリノイズなどのさまざまなソースによって引き起こされるラインへの過渡的スパイク）を区別することができるラインインタフェース回路を使用することが好ましい。
【００１０】
【発明が解決しようとする課題】
従って、回路がオンフック状態にあるときに利用可能な最小限の電力量で動作可能な、簡単で小型で低コストの電話線インタフェース回路であって、デバイス側とライン側の間の電気的絶縁を維持しながら、真のイベントとノイズイベントを予備的に区別し、デバイス側とライン側の間でイベント信号を伝えるものが必要とされている。
【００１１】
【課題を解決するための手段】
本発明によるイベント検出能力を有する電話線インタフェース回路（ラインインタフェース回路）は、過渡信号をふるい分け（スクリーニング）、ライン側に、真のイベント（イベントデータ信号）が発生したことの指示を提供して、適当な弁別回路が、必要なときにのみ真のイベントの正確な性質を決定するために電力供給されるようにする。
【００１２】
本発明の電話線インタフェース回路は、イベント受信器を含む低電圧回路と、イベント送信器を含むライン駆動コーデックと、低電圧回路とライン駆動コーデックの間に接続された絶縁回路とを有する。低電圧回路は、ネットワークのデバイス側（ホスト）に接続され、ライン駆動コーデックは（検知回路を介して）ネットワークの電話線ソースに接続される。
【００１３】
本発明のラインインタフェース回路は、低パワーモード、中間パワーモード、およびフルパワーモードという３つのモードで切り替えて動作可能である。ラインインタフェース回路は、検知回路が電話線ソース上に入力信号を検出しなければ低パワーモード（スリープモード）で動作する。この入力信号としては、真のデータ信号とノイズがある。入力信号を受信すると、ラインインタフェース回路は中間パワーモードに切り替わる。ラインインタフェース回路内のイベント送信器およびイベント受信器は、検出されるべきイベント（真のデータ信号）を表すＡＣ信号を生成する。このＡＣ信号は、その持続レートを決定するようにタイミングが指定される。この持続レートは、ライン上に発生する過渡現象より高いタイミングしきい値を有する。こうして、電話線インタフェース回路は、入力（電話線ソース上に到着する）信号をチェックして、それがしきい値タイミング条件を満たしているかどうかを判定する。入力信号がしきい値タイミングを満たしていない場合、これは過渡現象として無視され、アクションは何もとられない。これにより、大電力を要求する弁別回路は実際に必要とされるまで起動させる必要がなくなる。入力信号がしきい値条件を満たす場合、ラインインタフェース回路はフルパワーモードに切り替わり、実際のデータ伝送を可能にする。
【００１４】
【発明の実施の形態】
本発明は、イベント検出能力を有するラインインタフェース回路を提供する。本発明は、特に、ライン変調器を駆動する変調ＡＣ信号を提供するディジタル信号プロセッサ（ＤＳＰ）を含む、モデムなどのライン駆動データソースとともに使用する場合に有用である。ＤＳＰは本発明を実施するのに必須ではないが、ＤＳＰの使用は一般にシステムノイズを増大させ、従って、イベント検出技術の必要性も増大させる。
【００１５】
図１は、本発明の原理によるラインインタフェース回路１０の主要コンポーネントを示すブロック図である。ラインインタフェース回路１０は、ライン側（アナログ）の装置（例えば電話ネットワーク中央局装置）とデバイス側（ディジタル）の装置（例えばＤＳＰ、コンピュータ、データ端末）との間のデータ転送を効率的に行うように設計される。
【００１６】
ラインインタフェース回路１０は、低電圧回路１２、ライン駆動コーデック１８、低電圧回路１２とライン駆動コーデック１８の間に接続された絶縁回路１６と、検知回路２２とを有する。
【００１７】
低電圧回路１２は、デバイス側（外部ホスト、ＤＳＰ、コンピュータ）に接続され、デバイス側への出力ディジタルデータ信号の送信器として、および、デバイス側からの入力ディジタルデータ信号を受信する受信器として作用する。これは、データ圧縮、データ検出、および誤り検出作用を実行することも可能である。
【００１８】
ライン駆動コーデック１８は、ライン側に間接的に（検知回路２２を通じて）接続される。これは、ライン側から供給される入力信号を調整（符号化）し、デバイス側から供給される入力信号を調整（復号）して、デバイス側およびライン側のそれぞれへの出力信号を生成する。こうして、ライン駆動コーデック１８は、ライン側からの入力アナログ電話信号を符号化することによって低電圧回路１２にディジタルデータ信号を供給するとともに、デバイス側からの入力ディジタル信号を復号してそれをライン側に供給する。
【００１９】
低電圧回路１２およびライン駆動コーデック１８は絶縁回路１６によって絶縁される。絶縁回路１６は、必要な電圧絶縁を提供するとともに、ライン側で発生する電圧スパイクから低電圧回路１２を保護する。同様に、ライン側は、デバイス側から電気的に絶縁される。
【００２０】
検知回路２２は、ライン側（中央局ＴＩＰ・ＲＩＮＧ端子）とライン駆動コーデック１８の間に接続される。検知回路２２は、ライン側の入力アナログ信号（リンギングもしくは極性反転またはノイズ）を検出し、そのフィードバックをコーデック１８に提供する。するとコーデック１８は、入力アナログ信号が真のイベントであったかそれとも過渡現象（ノイズ、干渉）であったかを区別する。これは、コーデック１８内にあるイベント送信器２０によって実行される。イベント送信器２０は、検知回路２２から受信される入力アナログ信号を検査して、真のイベントがライン側に発生したと判定されたときにのみ、イベント検出出力信号を発生する。
【００２１】
イベント検出出力信号（これは、真のイベントが発生したことを示す。）を受信した後、ライン駆動コーデック１８は、ライン側とデバイス側の間のデータ伝送を可能にする。これは、ネットワークのライン側から引かれる電力を増大させることによって実行される。ライン駆動コーデック１８は、オフフックパワーモード（フルパワーモード）、中間パワーモード、および低パワーモード（スリープモード）という３つのモードで動作する。オフフックパワーモードは、最も多くの電力を引いてデータ信号の実際の伝送を行うフルパワーモードである。中間パワーモードは、中間レベルのパワーモードであり、リンギングおよびＣＮＤ（発呼者識別）信号をデバイス側に送信するためにのみ使用される。低パワーモードは、非常に低いパワーレベルで動作し、ラインインタフェース回路１０がスリープモードにありイベント（リンギングあるいは極性反転）を待機しているときに使用される。
【００２２】
ラインインタフェース回路１０は、まず、ライン側の入力アナログ信号（例えば、リンギング、極性反転、またはノイズ）を検知する。次に、ラインインタフェース回路１０は、真のイベントがライン側で発生したか、それとも、入力アナログ信号はノイズあるいはその他の形の干渉であるかを判定する。ラインインタフェース回路１０は、真のイベントが発生したと判定すると、ライン側からの入力アナログ電話信号を受信するとともにデバイスへのディジタル信号を送信するように（フルパワーモードにすることにより）その回路を調整して、ライン側とデバイス側の間でのデータ信号の伝送を可能にする。
【００２３】
また、ラインインタフェース回路１０は、逆向きの通信、すなわち、デバイス側からディジタルデータを受信しライン側へ出力アナログ電話信号を送信することも可能である。
【００２４】
こうして、ラインインタフェース回路１０は、必要なときにのみ必要な電力を使用する。ラインインタフェース回路１０は、非常に低い電力で動作し、真のイベントと過渡イベントを区別した後にのみフルパワーのオフフックモードに切り替わる。
【００２５】
図２、図３および図４は、図１のさまざまなコンポーネントの詳細ブロック図である。
【００２６】
図２において、低電圧回路１２は、コマンド符号器１２０１、Ｄ／Ａ補間器１２０３、マルチプレクサ１２０５、クロック発生器１２０７、Ａ／Ｄ間引き（デシメーション）フィルタ１２０９およびイベント受信器１４を有する。
【００２７】
図３において、ライン駆動コーデック１８は、クロック受信器１８０１、送信データ受信器１８０３、受信データ送信マルチプレクサ１８０５、Ａ／Ｄ・Ｄ／Ａ変換器１８０７、コマンド・データ復号器１８０９、低電力Ａ／Ｄ変換器１８１９、ライン受信器内部変調器回路１８１１、シャントレギュレータ１８１３、およびイベント検出器２０を有する。
【００２８】
図４において、検知回路２２は、ＡＣ／ＤＣインタフェース２２０１、ライン受信器外部変調器２２０３、シャントレギュレータ２２０５、シャントキャパシタ２２０７、差動カプラ２２０９、第１抵抗２２１１および第２抵抗２２１３を有する。
【００２９】
低電圧インタフェース回路１２は、デバイス側に位置するホストデバイスに接続される。このホストデバイスの例としては、ＤＳＰ、コンピュータ、データ端末などがある。低電圧インタフェース回路１２内では、コマンド符号器１２０１およびＤ／Ａ補間器１２０３がマルチプレクサ１２０５に接続され、マルチプレクサ１２０５は絶縁回路１６に接続される。
【００３０】
Ａ／Ｄ間引きフィルタ１２０９およびイベント受信器１４も、外部ＤＳＰおよび絶縁回路１６に接続される。Ａ／Ｄフィルタ１２０９およびイベント受信器１４は、相互にも接続される。
【００３１】
好ましい実施例では、コマンド符号器１２０１は、ホストデバイスからのコマンド信号を復号し、Ｄ／Ａ補間器１２０３およびＡ／Ｄ間引きフィルタ１２０９は、ホストデバイスとの間の入出力ディジタル信号をフィルタリングしてノイズや干渉を除去する。クロック発生器１２０７は、（絶縁回路１６を介して）コーデック１８に送られるクロック信号を発生する。このクロック信号は、真のデータ信号の伝送を示す。
【００３２】
また、ホストデバイスは、制御信号（例えばフレーム同期信号）およびクロック信号を低電圧回路１２に送り、ホストデバイスと低電圧回路１２の間のデータの転送を制御する。制御信号は、送信器制御信号あるいは受信器制御信号とすることが可能である。送信器制御信号に応答して、低電圧回路１２は、ホストデバイスからデータを受信してそれをライン側へ送信するように作用する。具体的には、低電圧回路１２は、ホストデバイスからの入力ディジタルデータ信号に対してデータ圧縮、データ符号化プロトコル、あるいはフォーマットおよび誤り制御作用を実行して、出力ディジタル信号をコーデック１８に（絶縁回路１６を介して）供給することが可能である。同様に、受信器制御信号に応答して、低電圧回路１２は、コーデック１８から供給される入力ディジタルデータ信号に対してデータ符号化／回復作用、データ圧縮、データ検出、および誤り検出を実行することが可能である。受信器動作の完了後、低電圧回路１２は、受信したデータ信号をホストデバイスへ送る。
【００３３】
低電圧回路１２内にあるイベント受信器１４は、ネットワークで発生する真のイベントとノイズを区別するのを支援する。イベント受信器１４に関してさらに詳細には図５およびそれに関する説明で後述する。コマンド符号器１２０１、Ｄ／Ａ補間器１２０３、クロック発生器１２０７、Ａ／Ｄ間引きフィルタ１２０９の構成および動作は一般に周知であり、本発明によって要求されるそれらの接続関係は本明細書の記載から明らかである。
【００３４】
絶縁回路１６は、低電圧回路１２とコーデック１８の間に位置する。絶縁回路１６は、６個（３対）のキャパシタ１６０１および１６０３、１６０５および１６０７、ならびに１６０９および１６１１を有する。第１の差動対（キャパシタ１６０５／１６０７）は、送信方向でデータを伝送するのに必要とされる。差動対１６０５／１６０７は、低電圧回路１２内のマルチプレクサ１２０５と、コーデック１８内の送信データ受信器１８０３に接続される。第２の差動対（キャパシタ１６０９／１６１１）は、逆方向でデータを伝送するために使用される。差動対１６０９／１６１１は、コーデック１８に、および、低電圧回路１２内のイベント受信器１４およびＡ／Ｄ間引きフィルタ１２０９に接続される。クロック信号は、差動パス（図示せず）上のデータとともに含まれることも可能であり、あるいは、キャパシタ対１６０１／１６０３を通じて別のパス上で伝送されることも可能である。差動対１６０１／１６０３は、低電圧回路１２のクロック発生器１２０７と、コーデック１８内のクロック受信器１８０１に接続される。
【００３５】
上記のキャパシタの３つの差動対は、差動データが伝送可能な通信チャネルを形成する。信号は差動伝送されるため、各通信チャネルで送信パスと受信パスの両方に２個のキャパシタが必要となる。このようにして、高電圧インタフェースは、絶縁回路１６の差動キャパシタによって提供される。
【００３６】
データの実際の伝送の前に、低電圧インタフェース回路１２は、入力ディジタル信号に対してシグマ−デルタ変調を実行してから、絶縁回路１６を通じてコーデック１８へ送信する。回路はライン駆動されているため、ＤＣ−ＤＣ変換器は不要である。
【００３７】
コーデック１８は、シグマ−デルタ変調されたデータを受信して、Ｄ／Ａ変換を実行する。変換されたアナログ信号はＤＣ成分とＡＣ成分に分離される。ＤＣ成分はライン終端電流を制御し、ＡＣ成分は、送信符号変調およびＡＣラインインピーダンスを制御する。
【００３８】
コーデック１８において、クロック受信器１８０１は、絶縁回路にある差動対１６０１／１６０３に接続される。クロック受信器１８０１は、コマンド・データ復号器１８０９にも接続される。クロック受信器１８０１は、クロック発生器１２０７によって発生されたクロック入力を受信して、そのクロック信号をコマンド・データ復号器１８０９に転送する。コマンド・データ復号器１８０９は、Ａ／Ｄ・Ｄ／Ａ変換器１８０７および低電力Ａ／Ｄ変換器１８１９に、ならびに、内部シャントレギュレータ１８１３に直接に接続される。
【００３９】
コマンド・データ復号器１８０９は、低電圧回路１２からの入力信号がコマンド信号であるか、送信されるべき実際のデータであるかを判定する。ライン駆動コーデック１８の外へ送信されるデータ信号は、受信データ送信マルチプレクサ１８０５を通る。ライン駆動コーデック１８内に送信されてくるデータ信号は、送信データ受信器１８０３を通じて受信される。
【００４０】
コマンド・データ復号器１８０９は、ライン受信器内部変調器回路１８１１および低電力Ａ／Ｄ変換器１８１９にも接続される。このライン受信器内部変調器回路１８１１は、ライン受信器外部変調器回路２２０３に接続される。
【００４１】
検知回路２２において、ライン受信器外部変調器回路２２０３および外部シャントレギュレータ２２０５が、ＡＣ変調およびＤＣ終端を制御するために使用される。検知回路２２は、ＴＩＰから（ＲＩＮＧを基準として）ホストデバイスを通りコーデック１８に戻るフィードバックパスを有する。好ましい実施例では、ＤＣ終端を制御するフィードバックはライン側に配線され、ＡＣ終端も同じクライン側に配線ＲＣネットワークによって提供される。
【００４２】
また、検知回路２２は、全波整流回路２２１５を有する。この全波整流回路２２１５は、ライン側の電話線ソースのＴＩＰ・ＲＩＮＧ端子に直接に接続される。整流回路２２１５は、内部に極性ガード（図示せず）を有し、ＴＩＰ端子とＲＩＮＧ端子が逆転している場合に、全波整流回路２２１５がこれらの端子上の逆転を整流するようにする。これにより、電話線のＴＩＰおよびＲＩＮＧ上のＤＣ極性の如何にかかわらず、ＤＣ信号の同じ極性がコーデック１８に現れることを保証する。
【００４３】
全波整流回路２２１５には、イベント検出フィルタ２２１７が直接に接続される。このイベント検出フィルタ２２１７は、大振幅ノイズやその他の干渉をフィルタ除去する初期弁別回路として作用する。イベント検出フィルタ２２１７は、所定しきい値を超える信号を遮断するように設定することが可能である。このイベント検出フィルタ２２１７の出力は、ライン駆動コーデック１８内のイベント送信器２０に直接に接続される。イベント送信器２０は、検知回路２２からの入力信号指示（リンギングもしくは極性反転またはノイズ）を受信し、ＴＩＰ・ＲＩＮＧ信号に何が起きたかを判定する高速動作スクリーニングデバイスとして作用する。これにより、コーデック１８をフルパワーモードに切り替える前に、応答を必要とする真のイベントがあるかどうかの判定を行うことが可能となる。
【００４４】
検知回路２２内にある差動カプラ２２０９は、ツェナーダイオードおよびキャパシタを有する。カプラ２２０９は電圧レギュレータであり、低パワーモードでのライン駆動コーデック１８の電圧を調整する。代表的な場合、この電圧は５ボルトに調整される。この差動カプラ２２０９は、ＴＩＰ・ＲＩＮＧ端子間に直接に配置され、第１抵抗２２１１に直接に接続される。好ましい実施例では、抵抗２２１１の抵抗値は５メグオームである。
【００４５】
また、検知回路２２は、ＳＷ１およびＳＷ２という２個のスイッチを有する。これらのスイッチは、ライン駆動コーデックを複数のモードに設定するために用いられる。低パワーモードでは、いずれのスイッチも開き、少量の電流がＴＩＰ端子から抵抗２２１１を通じてＲＩＮＧ端子へと流れる。この電流は、ライン駆動コーデック１８に必要な電圧（電力）を提供する。この電流は、要求されるしきい値を越える電流が捨てられるように、差動カプラ２２０９によって調整される。これにより、ライン駆動コーデック１８には、調整された定常電圧がかかることになる。
【００４６】
中間パワー状態では、ＳＷ２が閉じ、電流は第２抵抗２２１３から流れる。好ましい実施例では、この抵抗の抵抗値は１００キロオームである。依然として少量の電流が抵抗２２１１から流れるが、それは極めて小さい。必要な電流のほとんどは第２抵抗２２１３から流れる。低パワーモードと同様に、流れる電流は、定常的な調整された電圧のみがライン駆動コーデック１８にかかるように、差動カプラ２２０９によって調整される。
【００４７】
フルパワーモード（オフフック）の状態では、第１のスイッチＳＷ１が閉じ、電流は主にＴＩＰ端子からライン受信器外部変調器回路２２０３に流れる。このライン受信器外部変調器回路２２０３は、ライン駆動コーデック１８のライン受信器内部変調器回路１８１１に直接に接続された変調器回路である。このモードでは、流れる電流は外部シャントレギュレータ２２０５によって調整される。依然として少量の電流が第１抵抗２２１１を通って流れるが、この電流は極めて小さい。この低パワーモードの好ましい実施例では、ＳＷ２が開き、第２抵抗２２１３には電流が流れない。しかし、代替実施例では、ＳＷ２を閉じることも可能である。この代替実施例では、少量の電流が第２抵抗２２１３に流れるが、この電流は、ライン受信器外部変調器回路２２０３に流れる電流に比べると非常に小さい。フルパワーモードでは、電流のほとんどはライン受信器外部変調器回路２２０３に流れる。
【００４８】
また、検知回路２２は、直列接続された抵抗２２２１およびキャパシタ２２２３を有する（この抵抗およびキャパシタは対で作用する）。この抵抗２２２１の出力はライン駆動コーデック１８の低電力Ａ／Ｄ変換器１８１９に直接に接続される。この対は、ＴＩＰ・ＲＩＮＧからのリンギング信号または極性反転を検知し、入力信号が電話線ソースに存在することの指示をイベント送信器２０に送る。
【００４９】
イベント送信器２０の動作について図３を参照して説明する。要約すれば、検知回路２２からの入力信号を示すフィードバック信号を受信すると、コーデック１８は中間パワーモードになる。イベント送信器２０は、中間パワーモードで動作するとき、発振器（図２〜図４には図示せず）を使用して、カウンタ（図２〜図４には図示せず）へのパルス信号を発生する。このパルスは、所定期間の間だけ発生される。カウンタは、その所定期間に発生したパルスの数をカウントし、ラインインタフェース回路１０によって設定される期待される応答と比較する。期待される応答が受信された場合、イベント受信器１４は、真のイベントが受信されたことを示すホストデバイスへのイベント検出信号を発生する。
【００５０】
イベント受信器が、所定期間内に所定しきい値のパルス数が受信されなかったと判定した場合、イベント送信器２０は入力信号をノイズであるとして無視し（図２〜図４には図示しないが、図５には図示する）、ホストデバイスへのイベント検出信号は発生されない。
【００５１】
イベント受信器１４からイベント検出信号を受信すると、ホストデバイスは、入力信号を復号し、制御信号を、低電圧回路１２内にあるクロック発生器１２０７に送る。クロック発生器１２０７は、この制御信号を受信すると、ライン駆動コーデック１８へのクロック信号を発生する。このクロック信号は、ライン駆動コーデック１８をフルパワーモードにして、実際のデータ伝送が開始される。
【００５２】
クロック発生器１２０７からのこのクロック信号は次にコマンド・データ復号器に送られる。これが起こると、ＴＩＰ・ＲＩＮＧからの信号が低電力Ａ／Ｄ変換器１８１９に送られ、受信データ送信マルチプレクサ１８０５へ転送され、さらに絶縁回路１６を通じて、デバイス側のホストに送られる。
【００５３】
次に、発呼者番号（および場合によっては発呼者識別）情報が送信される。発呼者識別情報を受信した後、ライン側とホストデバイスの間でデータ伝送が可能となる。
【００５４】
伝送を終了するには、デバイス側のホストは制御信号をクロック発生器１２０７に送り、伝送は、クロック信号の切断によって停止される。クロック信号は、データの伝送中はクロック発生器１２０７によって連続的に発生される。クロック信号を切断するには、クロック発生器１２０７が、制御信号を受信するとクロック信号の発生を終了する。
【００５５】
検知回路２２は、電話線側の着呼を認識することが可能である。米国では、着呼はリンギング信号によって認識される。リンギング信号の後、キーデータの周波数シフトがあり、その後に発呼者ＩＤ（発呼者の名前および電話番号）が続く。
【００５６】
他のいくつかの国々では、リンギング信号がない代わりに、着呼は、電話線上の極性を反転させることによって認識される。極性の反転の後に、発呼者ＩＤの識別が続き、最後にリンギング信号が来る。
【００５７】
ラインインタフェース回路１０は、リンギング信号あるいは極性の反転を検出することが可能である。極性反転またはリンギングがないとき、ラインインタフェース回路１０はスリープモードで動作し、非常に少ない電力しか消費しない。
【００５８】
図５は、本発明によるイベント受信器１４およびイベント送信器２０の詳細ブロック図である。図５において、イベント送信器２０は、差動コンパレータ１１０と、差動コンパレータ１１０の出力に接続されたタイマ１２０と、差動コンパレータ１１０の出力およびタイマ１２０の出力に接続された発振器１３０とを有する。発振器１３０は、絶縁回路１６内のキャパシタが低電圧回路１２にイベントの発生を示す信号を正しく送信するのに十分なエネルギーを受信するだけの高い周波数で動作する。
【００５９】
イベント受信器１４は、差動コンパレータ２１０と、コンパレータ２１０の出力に接続されたカウンタ２２０および２３０と、スイッチ２４５を介してカウンタ２２０と２３０の間に切り替え接続可能なクリア回路２４０と、カウンタ２２０および２３０の出力に接続されたＯＲゲート２５０とを有する。出力カウンタ２２０および２３０は、容量に到達するとディジタル信号を出力するようなオーバーフロー出力を有する。イベントは、アクティブなカウンタによるサンプリングに関して任意の時刻に発生し得るため、低電圧イベント受信器１４内で２個の並列回路を使用して、一方のカウンタがクリア回路２４０によってクリアされる間に他方のカウンタがイベントの記録を継続することができるようにする。すなわち、スイッチ２４５を介して、クリア回路２４０は交互にカウンタ２２０とカウンタ２３０をクリアして、計数中のイベントが失われないようにしている。
【００６０】
発振器１３０およびタイマ１２０は相互に接続される。コストを削減するため、発振器１３０は、リング発振器のようにプロセス依存変動を有していてもよく、タイマ１２０を駆動する。
【００６１】
イベント送信器は、入力信号（リンギング、極性反転またはノイズ）に関する指示を検知回路２２から受信する。この指示は、検知回路２２内にあるイベント検出フィルタ２２１７から受信され、例外的に高いスパイク信号（例えば、大振幅ノイズなど）を遮断するようにフィルタリングされている。検知回路２２からのフィードバック信号を受信すると、イベント送信器２０はタイマ１２０および発振器１３０をトリガして、タイマ１２０によって指定される期間だけ発振器１３０を動作させる。発振器１３０の出力は絶縁回路１６を通じて送られる。発振器１３０の出力は、低電圧回路１２内にあるイベント受信器１４へ、高周波持続バーストの形で絶縁回路１６を通じてＡＣ信号を送る。すると、イベント受信器１４は、真のイベントが受信されたことを示すイベント検出信号をホストデバイスに出力する。
【００６２】
イベント送信器２０およびイベント受信器１４は、真のイベントが発生したというイベント検出信号をイベント受信器１４が出力する前の所定時間内に所定しきい値の過渡現象が発生しなければならないように設計される。イベント受信器１４が、真のイベント以外のものに応答することは実質的に不可能となる。
【００６３】
好ましい実施例では、コンパレータ１１０はヒステリシスコンパレータである。信号が最小差動電流レベル（例えば、ＡＣピーク間が１００μＡ）以下である場合、その信号が、使用可能な正しいイベントである確率は非常に低い。この場合、このような最小信号を無視することが好ましい。そのため、ラインインタフェース回路１０がそれ以下では応答しない「デッドバンド」を生じるようなヒステリシスが差動コンパレータ１１０内に設計される。
【００６４】
例として（この例には限定されない）、好ましい実施例では、タイマ１２０は１ミリ秒タイマであり、発振器１３０は低電力１ＭＨｚ発振器である。コストを削減するため、発振器１３０は、リング発振器のようにプロセス依存変動を有していてもよく、タイマ１２０を駆動する。発振器１３０でタイマ１２０を駆動することにより、１ＭＨｚ発振器信号における変動がある場合、タイマ１２０の周期は、発振器周波数が増大すると小さくなり、発振器周波数が減少すると大きくなる。例えば、発振器１３０が１〜３ＭＨｚの間で変動する場合、タイマ１２０は、発振器１３０の周波数に依存して（また、発振器１３０の周波数によって制御されて）１ｍｓ〜３３０マイクロ秒の間で動作する。イベント受信器１４の低電圧回路は、イベントをモニタすることに関してこのような変動と整合するように構成することができる。この構成により、トリミングを必要としない低コストの発振器が使用可能となる。
【００６５】
この例では、発振器１３０が１ｍｓの間アクティブであるようにタイマ１２０によって制御され、発振器１３０の周波数が１ＭＨｚであり、キャパシタ１４０および１５０が５ピコファラドのキャパシタである場合、信号が差動コンパレータから出力されるときに１０００個のパルスがキャパシタ１４０および１５０に出力されることになる。
【００６６】
この例では、真のイベントが発生したという指示をイベント受信器１４が出力する前にタイマ１２０の１ミリ秒サイクル内に１，０００回の過渡現象が発生しなければならないため、イベント受信器１４が、真のイベント以外のものに応答することは実質的に不可能である。イベント受信器１４がクリア回路２４０の周期内に１，０００個より少ない過渡現象を受信した場合、イベント受信器１４内のアクティブカウンタはクリアされ、新しいカウントが開始する。真のイベントはカウンタに発振器１３０の１ミリ秒バーストとして現れる。すなわち、クリア回路２４０の周期内に１０００個以上の過渡現象が発生すると、これは真のイベントとして記録される。
【００６７】
好ましい実施例では、カウンタ２２０および２３０は、容量に到達するとディジタル信号を出力するようなオーバーフロー出力を有する通常の２進カウンタである。上記のように、ラインの定常的なモニタリングがあることを保証するために二重のカウンタ２２０および２３０が使用される。例えば、上記の例では、１ｍｓタイマが利用される。イベントの発生の途中（例えば、イベント中の０．５ｍｓ）にクリア回路２４０がカウンタ２２０をクリアするように動作した場合、カウンタ２２０と並列に動作する第２のカウンタ２３０が正しくイベントを記録する。
【００６８】
要約すれば、データの実際の送信の前に、ラインインタフェース回路１０は、検出されるべきイベントを表すＡＣ信号を生成する。このＡＣ信号は、ライン上で発生する過渡現象とは異なる持続レートを有するようにタイミングが指定される。従って、入力信号が回路のタイミング条件を満たさない場合、それは過渡現象であるとして無視され、信号の正確な性質を決定するためのアクションはとられない。これにより、大電力を要求する弁別回路は実際に必要とされるまで起動させる必要がなくなる。
【００６９】
好ましい実施例では、イベント受信器１４およびイベント送信器２０は、低電力動作用に設計される。例えば、低周波で動作するスタティックＣＭＯＳ回路を使用することにより、非常に少ない電流しか流れない。例えば、イベント受信器１４は、ラップトップコンピュータのバッテリ電源なしでも動作可能であり、「バッテリセーバ」あるいは「スリープ」モードで動作しているときにはラップトップコンピュータによって供給される電力で動作することができなければならない。
【００７０】
このように、ラインインタフェース回路１０は、ライン側とデバイス側の間のデータ伝送を可能にするのみならず、高速作用のスクリーニングデバイスとして、すなわち、ＴＩＰ・ＲＩＮＧ信号に何が発生したかを判定するための「最前線の防御」としても作用する。ラインインタフェース回路１０は、ほとんどはアイドル状態ループ電流の低パワーモードで動作し、さらにオフフックパワーモードへの検査切り替えを必要とするイベントがあることの判定を行うことが可能である。
【００７１】
ＴＩＰ・ＲＩＮＧライン上で正しいとみなされるイベントは、本質的に差動イベントとみなされるものである。差動イベントでは、電流がＴＩＰからシステムグランドへ、または、ＲＩＮＧからシステムへ流れる電流ではなく、ＴＩＰからＲＩＮＧへ流れる電流のものである。システムグランドへ流れる電流は縦電流あるいはコモンモード電流と呼ばれる。ラインインタフェース回路１０は、差動電流に対して感受性があり、縦（コモンモード）電流には感受性がないように設計される。
【００７２】
【発明の効果】
以上述べたごとく、本発明によれば、回路がオンフック状態にあるときに利用可能な最小限の電力量で動作可能な、簡単で小型で低コストの電話線インタフェース回路であって、デバイス側とライン側の間の電気的絶縁を維持しながら、真のイベントとノイズイベントを予備的に区別し、デバイス側とライン側の間でイベント信号を伝えるものが実現される。
【図面の簡単な説明】
【図１】本発明によるラインインタフェース回路の一般的なブロック図である。
【図２】本発明によるラインインタフェース回路のハードウェアコンポーネントの詳細ブロック図である。
【図３】本発明によるラインインタフェース回路のハードウェアコンポーネントの詳細ブロック図である。
【図４】本発明によるラインインタフェース回路のハードウェアコンポーネントの詳細ブロック図である。
【図５】本発明によるイベント受信器およびイベント送信器の好ましい実施例のブロック図である。
【符号の説明】
１０  ラインインタフェース回路
１２  低電圧回路
１４  イベント受信器
１６  絶縁回路
１８  ライン駆動コーデック
２０  イベント送信器
２２  検知回路
１１０  差動コンパレータ
１２０  タイマ
１３０  発振器
１４０  キャパシタ
１５０  キャパシタ
２１０  差動コンパレータ
２２０  カウンタ
２３０  カウンタ
２４０  クリア回路
２４５  スイッチ
２５０  ＯＲゲート
１２０１  コマンド符号器
１２０３  Ｄ／Ａ補間器
１２０５  マルチプレクサ
１２０７  クロック発生器
１２０９  Ａ／Ｄ間引きフィルタ
１６０１  キャパシタ
１６０３  キャパシタ
１６０５  キャパシタ
１６０７  キャパシタ
１６０９  キャパシタ
１６１１  キャパシタ
１８０１  クロック受信器
１８０３  送信データ受信器
１８０５  受信データ送信マルチプレクサ
１８０７  Ａ／Ｄ・Ｄ／Ａ変換器
１８０９  コマンド・データ復号器
１８１１  ライン受信器内部変調器回路
１８１３  内部シャントレギュレータ
１８１９  低電力Ａ／Ｄ変換器
２２０１  ＡＣ／ＤＣインタフェース
２２０３  ライン受信器外部変調器
２２０５  外部シャントレギュレータ
２２０７  シャントキャパシタ
２２０９  差動カプラ
２２１１  第１抵抗
２２１３  第２抵抗
２２１５  全波整流回路
２２１７  イベント検出フィルタ
２２２１  抵抗
２２２３  キャパシタ
【図１】
0003734654.tif 000002
【図２】
0003734654.tif 000003
【図３】
0003734654.tif 000004
【図４】
0003734654.tif 000005
【図５】
0003734654.tif 000006