(57)【特許請求の範囲】
【請求項１】
半導体基板上に、Ｒｕで構成される最上層と前記最上層の直下に設けられるＴｉＮ層とにより構成される下部電極を形成する工程と、
その後前記半導体基板に対し、前記最上層の結晶性を向上させるために、非酸化性雰囲気中で第１の熱処理をおこなう工程と、
前記第１の熱処理の後、前記下部電極上にＴａ2Ｏ5を成膜する工程と、
前記成膜されたＴａ2Ｏ5に対し５５０℃程度の第２の熱処理を行い、当該第２の熱処理において、前記Ｔａ2Ｏ5を、比誘電率を高める特定結晶面（００１）面に配向させるように結晶化して、前記下部電極上にキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜上に上部電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の熱処理は、窒素又はアルゴン雰囲気中で、７００℃程度で行われることを特徴とする、請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＤＲＡＭのごときキャパシタを備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化や高密度化によって、ＤＲＡＭ中のキャパシタ面積は小さくなってきている。キャパシタ面積の減少とともに容量も低下すると、ソフトエラーなどによるデバイスの誤動作を招きかねないため、キャパシタ面積が減少しても、十分な容量を確保しなければならない。この問題を解決する一つの方法として、高比誘電率を有する絶縁膜（高誘電体膜）をキャパシタ絶縁膜として用いる方法がある。ここでＴａ2Ｏ5は、従来一般にキャパシタ絶縁膜として用いられてきたＳｉＯ2やＳｉ3Ｎ4などに比べて３倍以上の大きな比誘電率をもち、また、ＣＶＤ法によって容易にステップカバレージの優れた薄膜を堆積することができるといった特徴がある。このため、次世代のＤＲＡＭキャパシタ絶縁膜としてＴａ2Ｏ5が研究されてきた。このようにキャパシタ絶縁膜としてＴａ2Ｏ5を用いる技術は、例えば特開平４−３４９６５７号に開示されている。
【０００３】
一方、Ｔａ2Ｏ5をＣＶＤ法で成膜して形成された絶縁膜は、原料や成膜法に起因する不純物や酸素欠損を多く含み、これらはリーク電流の原因となる。このため、Ｔａ2Ｏ5成膜後にポストアニールを施すことでリーク特性を改善する方法が知られている。ところが、例えばＰｏｌｙ−Ｓｉからなる下部電極上に成膜したＴａ2Ｏ5をポストアニールした場合は、Ｔａ2Ｏ5とＳｉの界面に低誘電率のＳｉＯ2が形成され、キャパシタの容量が低下してしまう。このためＴａ2Ｏ5とＳｉの界面にＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｚａｔｉｏｎ）やＣＶＤ法で成膜した薄いシリコン窒化膜をバリア層として挿入し、キャパシタを形成することが、例えば特開平７−１６９９１７号で提案されている。
【０００４】
ここで図１３は、Ｐｏｌｙ−Ｓｉからなる下部電極表面をＲＴＮにより窒化し、Ｔａ2Ｏ5を成膜して形成する従来の半導体装置のキャパシタセルの構成を、プロセスフローに従って示している。この図１３に沿って、従来のキャパシタの一例について具体的に説明する。
【０００５】
まず、図１３（ａ）に示すように半導体基板上に成膜された層間絶縁膜１００（ＳｉＯ2）にコンタクト用のホールを開口し、埋め込みコンタクト１０１を形成する。次に図１３（ｂ）に示すように、埋め込みコンタクト１０１上にＰｏｌｙ−Ｓｉからなる下部電極１０２を形成し、ＲＴＮにより下部電極１０２の表面を窒化してＳｉＮ薄膜１０３を形成する。さらに図１３（ｃ）に示すように、Ｔａ2Ｏ5を膜厚１０ｎｍ程度に成膜してキャパシタ絶縁膜１０４を形成し、ポストアニールを行う。最後に図１３（ｄ）に示すように、上部電極１０５を堆積して、キャパシタセルを形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置のキャパシタに用いられるキャパシタ絶縁膜は、例えば５０以上といったような大きな比誘電率を示すことはできない。その理由を、図１３に示した従来のキャパシタセルによって具体的に説明する。図１４は、図１３に示した従来のキャパシタセルにおいて、ポストアニールにより結晶化させられたＴａ2Ｏ5のＸＲＤ回折パターンを示す。Ｔａ2Ｏ5結晶のピークが見られ、ピーク位置とピーク強度はＡＳＴＭカードの値とほぼ一致している。２θが２３度と２８度付近に現れるピークがＴａ2Ｏ5のメインピークであり、それぞれのピーク強度をＩ1，Ｉ2としたときの強度比（Ｉ1／Ｉ2）が（００１）面と（２００）面への配向性を示す。この図１４に示されるように、ＳｉＮ上で結晶化したＴａ2Ｏ5の強度比（Ｉ1／Ｉ2）は０．５〜１程度であり、配向性は見られない。このような配向性の低いＴａ2Ｏ5結晶は、約２０〜２５程度の比誘電率しか示さず、キャパシタの容量を更に大きくすることはできない。また、図１３に示した従来のキャパシタセルは、Ｔａ2Ｏ5より比誘電率の小さなＳｉＮをバリア層として挿入するため、キャパシタの容量が更に低下してしまう。
【０００７】
一方、このような比誘電率が約２０〜２５程度のＴａ2Ｏ5を２５６ＭＤＲＡＭのキャパシタ絶縁膜に適用するには、３次元的なキャパシタを形成して表面積を大きくすることが考えられる。しかしキャパシタ絶縁膜の薄膜化とキャパシタ形状の複雑化には限界があり、１Ｇ移行のＤＲＡＭキャパシタにはより高い比誘電率をもつ誘電体膜の開発を行う必要がある。
【０００８】
本発明の目的は、例えば５０以上といったような大きな比誘電率を示すことができるキャパシタ絶縁膜を備えた半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記した目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上にＲｕで構成される最上層と最上層の直下に設けられるＴｉＮ層とにより構成される下部電極を形成する工程と、その後半導体基板に対し最上層の結晶性を向上させるために非酸化性雰囲気中で第１の熱処理をおこなう工程と、第１の熱処理の後下部電極上にＴａ2Ｏ5を成膜する工程と、成膜されたＴａ2Ｏ5に対し５５０℃程度の第２の熱処理を行いＴａ2Ｏ5を比誘電率を高める特定結晶面（００１）面に配向させるように結晶化して下部電極上にキャパシタ絶縁膜を形成する工程と、キャパシタ絶縁膜上に上部電極を形成する工程とを有することを特徴とする。
【００１０】
ここで比誘電率を高める特定の結晶面とは、Ｔａ2Ｏ5のＸＲＤ回折パターンの２θが，２３゜又は２８゜付近に現れるピークに配向した面であり、例えば（００１）面である。そして例えば（００１）面に主配向させれば、本発明の所期の目的を達成することができる。
【００１１】
このように、最上層がＲｕからなる下部電極上でＴａ2Ｏ5を堆積した後、この下部電極上で該Ｔａ2Ｏ5を、比誘電率を高める特定面に配向させるように結晶化させると、後述の実施形態で示したように、Ｔａ2Ｏ5の比誘電率は飛躍的に向上し、従来は２０〜２５程度とされていたＴａ2Ｏ5の比誘電率を、その２倍以上に向上させることができた。なおＴａ2Ｏ5を結晶化する際の熱処理は、窒素やアルゴン雰囲気などの非酸化性雰囲気中で行うことが好ましい。
【００１２】
【発明の実施の形態】
図１は、本発明の第１の参考例にかかる半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。先ず，図１（ａ）に示すように、半導体基板上に成膜された層間絶縁膜１（ＳｉＯ2）の所定の位置にコンタクト用のホールを開口し、埋め込みコンタクト２としてのポリシリコンを埋め込む。次に図１（ｂ）に示すように、埋め込みコンタクト２上に例えばＲｕ、Ｐｔ、Ｉｒなどといった白金族の金属もしくはそれら金属同士の合金からなる下部電極（ストレージノード）３を形成した後、Ｔａ2Ｏ5を１０ｎｍ程度堆積し、これに７００℃以上のポストアニールを加えてＴａ2Ｏ5を結晶化させ、キャパシタ絶縁膜４を形成する。そして図１（ｃ）に示すように、上部電極５を堆積し、キャパシタを形成する。
【００１３】
この第１の参考例によれば、下部電極３にＲｕ、Ｐｔ、Ｉｒなどといった酸化されにくい比較的安定な金属を用いているので、キャパシタ絶縁膜４を７００℃以上の高温でポストアニールした時に、キャパシタ絶縁膜４であるＴａ2Ｏ5と下部電極３との反応を抑えることができる。また、ポストアニールによってＴａ2Ｏ5を下部電極３の結晶構造に配向して結晶化させることができる。
【００１４】
ここで、図２は、第１の参考例に従って製造されるキャパシタ絶縁膜４と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5のＸＲＤ回折パターンを示す。図２からわかるように、Ｔａ2Ｏ5結晶のピークが見られ、ピーク位置とピーク強度はＡＳＴＭカードの値とほぼ一致している。２θが２３゜と２８゜付近に現れるピークがＴａ2Ｏ5のメインピークであり、各々のピーク強度をＩ1、Ｉ2としたときの強度比（Ｉ1／Ｉ2）が（００１）面と（２００）面への配向性を示す。この図２に示すように、例えばＲｕ上にてポストアニールによって結晶化させたＴａ2Ｏ5は（００１）面に配向し、強度比（Ｉ1／Ｉ2）が１０以上となる。また、Ｐｔ上で結晶化させたＴａ2Ｏ5は強度比（Ｉ1／Ｉ2）が０．１以下になる。これに対して、ＳｉＮ上で結晶化したＴａ2Ｏ5の強度比（Ｉ1／Ｉ2）は０．５〜１程度であり、配向性は見られない。同じ温度でポストアニールした場合、図３に示すように、（００１）面や（２００）面に大きく配向したＴａ2Ｏ5は、配向せずに結晶化したＴａ2Ｏ5よりも大きい、５０以上の比誘電率をもつことがわかる。
【００１５】
この第１の参考例に従って製造される半導体装置は、キャパシタ絶縁膜４と下部電極３との界面にＳｉＮなどといった反応防止用の低誘電率の膜をはさむ必要がないので、キャパシタの容量が低下することもない。このように、第１の参考例に従って製造される半導体装置は、大きく配向したＴａ2Ｏ5結晶を用いることで大きな比誘電率を有するキャパシタ絶縁膜４を形成でき、小面積で大容量を持つ高誘電体キャパシタを実現することができる。
【００１６】
図４は、本発明の第２の参考例にかかる半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。先ず、図４（ａ）に示すように、層間絶縁膜１１上の所定の位置に、埋め込みコンタクト１２を設けるまでは第１の参考例と同様である。次に図４（ｂ）に示すように、埋め込みコンタクト２上に例えばＲｕＯ2などといった白金族の金属の導電性酸化物もしくは白金族の金属同士の合金の導電性酸化物からなる下部電極（ストレージノード）１３を形成する。この後、図４（ｃ）に示すように、Ｔａ2Ｏ5を堆積し、前記第１の参考例と同様、７００℃以上のポストアニールを加えてＴａ2Ｏ5を結晶化させ、キャパシタ絶縁膜１４を形成する。更に、図４（ｄ）に示すように、上部電極１５を成膜し、キャパシタを形成する。
【００１７】
この第２の参考例によれば、下部電極１３として例えばＲｕＯ2などの導電性酸化物を用いている。このため、第１の参考例と同様に、７００℃以上のポストアニールにより、キャパシタ絶縁膜１４のＴａ2Ｏ5は下部電極１３の結晶に配向し、Ｔａ2Ｏ5は（００１）面に配向して強度比（Ｉ1／Ｉ2）が１０以上になる。このように高配向したＴａ2Ｏ5の結晶は５０以上の比誘電率を示す。
【００１８】
これはＰｏｌｙ−ＳｉやＳｉＮなどのアモルファス上で配向せずにＴａ2Ｏ5が結晶化したときに比べて、２倍以上の大きな比誘電率になる。またＲｕＯ2などは酸化物であるため、Ｔａ2Ｏ5堆積後のポストアニールによってそれ以上酸化されることはない。更に，キャパシタ絶縁膜１４と下部電極１３の界面に誘電率の低いＳｉＮをバリア層としてはさむ必要がないので、キャパシタの容量が低下することはない。ＲｕＯ2のほかにＩｒＯ2などの結晶性の導電性酸化物を用いたときも同様の効果が期待できる。このように導電性酸化物からなる下部電極１３上で高配向させたＴａ2Ｏ5結晶をキャパシタ絶縁膜１４に用いることで、５０以上の大きな比誘電率を有するキャパシタを形成でき、小面積で大容量を持つ高誘電体キャパシタを実現できる。
【００１９】
図５は、本発明の第３の参考例にかかる半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。先ず、図５（ａ）に示すように、層間絶縁膜２１上の所定の位置に，埋め込みコンタクト２２を設けるまでは第１の参考例と同様である。次に図５（ｂ）に示すように、５００オングストローム程度のＲｕ２３を堆積した後、Ｒｕ２３上に更にＲｕＯ2２４を積層することにより、埋め込みコンタクト２２上にこれらＲｕ２３とＲｕＯ2２４を積層した構成の下部電極２５（ストレージノード）を形成する。この後、図５（ｃ）に示すように、Ｔａ2Ｏ5を堆積し、前出各参考例と同様、７００℃以上のポストアニールを加えてＴａ2Ｏ5を結晶化させ、キャパシタ絶縁膜２６を形成する。その後図５（ｄ）に示すように、上部電極２７を成膜し、キャパシタを形成する。
【００２０】
この第３の参考例によれば、下部電極２５としてＲｕ２３とＲｕＯ2２４の積層構造を用いている。下部電極２５の表面はＲｕＯ2２４であり、ポストアニールにより結晶化するキャパシタ絶縁膜２６のＴａ2Ｏ5は（００１）面に配向し、強度比（Ｉ1／Ｉ2）が１０以上になる。このため、第１、２の参考例と同様の効果がある。また、ＲｕＯ2２４と層間絶縁膜２１（Ｓｉ基板表面）との界面にＲｕ２３を介在させることで、ポストアニールによるコンタクト界面の酸化を防止し、ＲｕＯ2２４と層間絶縁膜２１にかかるストレス（熱応力）を緩和することができる。これによりキャパシタ絶縁膜２６のリーク電流を小さくすることができる。このように、下部電極２５上で大きく配向したＴａ2Ｏ5結晶のキャパシタ絶縁膜２６を用いることにより、５０以上の大きな比誘電率を有するキャパシタを形成でき、リーク電流を低く抑えて、小面積で大きな容量を持つ高誘電体キャパシタを実現することができる。
【００２１】
図６は，本発明の第４の参考例にかかる半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。図６（ａ）に示すように、層間絶縁膜３１上の所定の位置に、埋め込みコンタクト３２を設けるまでは第１の参考例と同様である。次に図６（ｂ）に示すように、層間絶縁膜３１上に例えばＲｕなどといった白金族の金属３３もしくは白金族の金属同士の合金３３を堆積し、７００℃程度で３０秒ほど窒素やアルゴンなどの非酸化性雰囲気中でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などの熱処理を施す。
【００２２】
次に、例えばフォトリソ工程によって、図６（ｃ）に示すように、埋め込みコンタクト３２上に下部電極３４（ストレージノード）を形成する。その後、図６（ｃ）に示すように、Ｔａ2Ｏ5を堆積し、５５０℃程度のポストアニールを加えてＴａ2Ｏ5を結晶化させ、キャパシタ絶縁膜３５を形成する。更に、図６（ｄ）に示すように、上部電極３６を堆積し、キャパシタを形成する。
【００２３】
この第４の参考例によれば、下部電極３４がＲｕなどといった白金族の金属やその合金にＲＴＡを施して結晶性を向上させた構成になっている。非酸化性雰囲気中でＲＴＡすることにより、Ｒｕなどは成膜時より結晶性が向上し、図７に示すように（００２）面に強く配向する。このようにＲＴＡ処理したＲｕ上ではＴａ2Ｏ5は成膜直後でも（００１）面に配向した結晶性を示す。
【００２４】
そして、本参考例によれば、前記した７００℃より低い５５０℃程度の低温アニールで（００１）配向したまま結晶化が進み、図８に示すように、その強度比（Ｉ1／Ｉ2）が１００以上になる。いわば従来より低温プロセスによってある配向をもった結晶化をすることができる。この結晶性の向上に伴ってＴａ2Ｏ5の比誘電率も増加し、図９に示すように、３時間のアニール後には比誘電率が５０以上になる。従って、この第４の参考例のように、結晶性を向上させた下部電極３４上で配向したＴａ2Ｏ5結晶からなるキャパシタ絶縁膜３５を形成することで、低温プロセスが可能で５０以上の比誘電率を有する、小面積で大容量を持つ高誘電体キャパシタを実現するできる。また、先に説明した第２、３の参考例にも、この第４の参考例のように、予め下部電極の結晶性を向上させておくことによって、同様の効果が期待できる。
【００２５】
図１０は，本発明の実施の形態にかかる半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。図１０（ａ）に示すように、層間絶縁膜４１上の所定の位置に、埋め込みコンタクト４２を設けるまでは第１の参考例と同様である。次に、図１０（ｂ）に示すように、Ｔｉ４３を３００オングストローム程度、ＴｉＮ４４を５００オングストローム程度堆積した後に、Ｒｕ４５を堆積し、７００℃程度で３０秒ほど窒素またはアルゴン中などの非酸化性雰囲気中でＲＴＡする。
【００２６】
この後、例えばフォトリソ工程により、図１０（ｃ）に示すように、埋め込みコンタクト４２上に、これらＴｉ４３、ＴｉＮ４４、Ｒｕ４５の積層した構成の下部電極４６（ストレージノード）を形成する。その後、図１０（ｃ）に示すように、Ｔａ2Ｏ5を堆積し、５５０℃程度のポストアニールを加えてＴａ2Ｏ5を結晶化させ、キャパシタ絶縁膜４７を形成する。更に、図１０（ｄ）に示すように、上部電極４８を成膜し、キャパシタを形成する。
【００２７】
この実施の形態によれば，結晶配向したＴｉＮ４４上にＲｕ４５を堆積し、更にＲＴＡでＲｕ４５の結晶性を向上させている。このようなＲｕ４５上ではＴａ2Ｏ5は、図１１に示すように、（２００）面のピークが見られないほどに（００１）面に強く配向し、前記参考例と同様、５５０℃程度の低温で結晶化が進む。この結晶性の向上とともにＴａ2Ｏ5の比誘電率は増加し、図１２に示すように、３時間のアニール後には比誘電率が６０以上になる。このように、結晶性を向上させた下部電極４６にＴａ2Ｏ5を成膜することでキャパシタ絶縁膜４７は大きな比誘電率を有し、かつ低温プロセスを可能にし、小面積で大きな容量を持つ高誘電体キャパシタを実現できる。また、先に説明した第２、３の参考例にも、この実施の形態のように、予め下部電極の結晶性を向上させておくことによって、同様の効果が期待できる。
【００２８】
ＤＲＡＭキャパシタの誘電体膜として研究されているＴａ2Ｏ5は、これまで比誘電率は２０〜２５程度と考えられていた。しかし、前記参考例及び実施の形態で明らかなように、白金族の金属や合金又はそれらの金属酸化物上では、Ｔａ2Ｏ5はＲｕなどの下地によって強く配向して結晶化し、５０以上の大きな比誘電率を示すことが判明した。
【００２９】
なお、ポストアニール時にＴａ2Ｏ5と反応せず、結晶性をもつあらゆる下部電極上で結晶配向させたＴａ2Ｏ5をキャパシタ絶縁膜として用いた場合は、同様の効果が期待できる。以上の参考例及び実施の形態では、（００１）面と（２００）面に配向したＴａ2Ｏ5について述べたが、配向する面方位に関係なく高配向させて結晶化させたＴａ2Ｏ5結晶は、高い比誘電率をもつことが期待できる。
【００３０】
【発明の効果】
本発明によれば、キャパシタ絶縁膜として用いたＴａ2Ｏ5の比誘電率を、従来の２倍の５０以上の大きな値とすることができ、小面積で大容量のキャパシタを備えた高集積化や高密度化が可能な半導体装置を製造することができる。またとくに、請求項１によれば、Ｔａ2Ｏ5を結晶化させるための熱処理が、従来よりも低温で実施することができる。
【図面の簡単な説明】
【図１】  本発明の第１の参考例に従って製造される半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。
【図２】  第１の参考例に従って製造されるキャパシタ絶縁膜と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフである。
【図３】  第１の参考例に従って製造されるキャパシタ絶縁膜と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5の比誘電率を示すグラフである。
【図４】  本発明の第２の参考例に従って製造される半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。
【図５】  本発明の第３の参考例に従って製造される半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。
【図６】  本発明の第４の参考例に従って製造される半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。
【図７】  第４の参考例に従って製造されるキャパシタ絶縁膜と同じ条件で、ＲＴＡにより結晶化させたＲｕのＸＲＤ回折パターンを示すグラフである。
【図８】  第４の参考例に従って製造されるキャパシタ絶縁膜と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフである。
【図９】  第４の参考例に従って製造されるキャパシタ絶縁膜と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5の比誘電率を示すグラフである。
【図１０】  本発明の実施の形態に従って製造される半導体装置のキャパシタセルの構成を、プロセスフローに従って示した説明図である。
【図１１】  本発明の実施の形態に従って製造されるキャパシタ絶縁膜と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5の比誘電率を示すグラフである。
【図１２】  本発明の実施の形態に従って製造されるキャパシタ絶縁膜と同じ条件で、ポストアニールにより結晶化させたＴａ2Ｏ5の比誘電率を示すグラフである。
【図１３】  従来技術の説明図である。
【図１４】  従来のキャパシタセルにおいて、ポストアニールにより結晶化されたＴａ2Ｏ5のＸＲＤ回折パターンを示すグラフである。
【符号の説明】
１ 層間絶縁膜
２ 埋め込みコンタクト
３ 下部電極
４ キャパシタ絶縁膜
５ 上部電極
【図１】
0003768338.tif 000002
【図２】
0003768338.tif 000003
【図３】
0003768338.tif 000004
【図４】
0003768338.tif 000005
【図５】
0003768338.tif 000006
【図６】
0003768338.tif 000007
【図７】
0003768338.tif 000008
【図８】
0003768338.tif 000009
【図９】
0003768338.tif 000010
【図１０】
0003768338.tif 000011
【図１１】
0003768338.tif 000012
【図１２】
0003768338.tif 000013
【図１３】
0003768338.tif 000014
【図１４】
0003768338.tif 000015