(57)【特許請求の範囲】
【請求項１】
車載の種々の電気アクチュエータの電気制御に用いられるエンジン制御用のマイクロコンピュータ（１００）と、
各種車載センサからの信号を入力処理して前記マイクロコンピュータに供給する入力処理用ＩＣ（２００）とを備えたエンジン制御用電子制御装置であって、
前記マイクロコンピュータは、ＣＰＵ（１０１）とＲＡＭ（１０６）とＤＭＡ（１０５）とパラレル入出力（ＰＩＯ１０３）とシリアル入出力（ＳＩＯ１０４）とを内蔵し、
前記入力処理用ＩＣは、
前記各種車載センサの信号のうちエンジンの回転に同期して発生する信号を入力して前記マイクロコンピュータに高速で供給するパラレル通信手段（２０１）と、
前記各種車載センサの信号のうち前記マイクロコンピュータに高速で供給する必要のない信号をシリアルデータに変換する変換手段（２０４）と、
前記変換手段にて得たシリアルデータを前記マイクロコンピュータに供給するシリアル通信手段（２０６、２０７）とを備え、
前記シリアル通信手段と前記シリアル入出力は、双方のシリアル通信用データバッファ（ａ，ｂ）が、双方の上位ビットを互いに他の下位ビットに順次シフトして送信しあう、ループ状に接続されたシフトレジスタを備え、
前記ＤＭＡが前記ＲＡＭ内のコマンド情報を前記シリアル入出力の前記シリアル通信用データバッファ（ｂ）へ転送した後、
前記シリアル入出力と前記シリアル通信手段とが、前記コマンド情報を前記シリアル通信手段のシリアル通信用データバッファ（ａ）にビットシフトで転送すると同時に、前記シリアル通信手段の前記シリアル通信用データバッファ（ａ）内の前記シリアルデータをビットシフトで前記シリアル入出力の前記シリアル通信用データバッファ（ｂ）へ転送するシリアル通信を実行し、
このシリアル通信が終了した後、前記ＤＭＡが前記シリアル入出力の前記シリアル通信用データバッファ（ｂ）内の前記シリアルデータを前記ＲＡＭへ転送するという一連の動作を繰り返すこと
を特徴とするエンジン制御用電子制御装置。
【請求項２】
前記ＤＭＡは、前記ビットシフトにて前記シリアル入出力が受信したシリアルデータを一括して前記ＲＡＭに転送することを特徴とする請求項１記載のエンジン制御用電子制御装置。
【請求項３】
前記入力処理ＩＣは、前記車載センサのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器（２０３）を備え、
当該Ａ／Ｄ変換器から出力されるデジタル信号は、前記シリアル通信手段により前記マイクロコンピュータへ転送されることを特徴とする請求項１に記載のエンジン制御用電子制御装置。
【請求項４】
前記マイクロコンピュータにおいては、
前記パラレル入出力又はタイマ入出力（ＴＩＯ１０２）が、前記パラレル通信手段からの出力である制御で高速に必要な電気信号を取り込むことを特徴とする請求項１又は請求項２に記載のエンジン制御用電子制御装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は車載用のエンジンの制御等に用いられる、高速データ処理を必要とする電子制御装置に関し、特にマイクロコンピュータとそれによって制御される入力処理用ＩＣとから成るエンジン制御用電子制御装置に関する。
【０００２】
【従来の技術】
近年は環境保全の意識の高まりから、自動車の排気ガスの清浄化や走行燃費の改善などが世界的に要求されており、エンジンの制御も、より細かく行われるよう要求されている。その中でもエンジンの制御に関するＥＣＵ（電子制御装置）はその制御の中心をなすため、より性能の良いＥＣＵが求められている。ＥＣＵはマイクロコンピュータ化され、各種のセンサーが接続されてエンジン回りの状態が把握されると共に、各種のアクチュエータがコンピュータによって制御され、かなり複雑な制御が可能になってきたが、従来は、専用の入力ＩＣを個別に作り、もしくは汎用ＩＣを利用して、基板上の配線でＣＰＵ等と接続してシステム化されており、まとまった基板面積が必要であった。そのため、このＥＣＵは小型化するためにハイブリッドＩＣ化やモノリシックＩＣ化が進められてきた。それと同時に制御機能の向上も進み、ＣＰＵの機能も向上してきている。
【０００３】
【発明が解決しようとする課題】
しかしながら、入力処理のためのＩＣは、アナログ信号用、デジタル信号用とそれぞれ個別のＩＣであるために、ＣＰＵ側はそれぞれのＩＣ毎のプログラムを必要とし、データの整理もそれに合わせてプログラムでこなさなければならず、例えばデータを送信するプログラムを実行したら、次にデータを受信するプログラムを実行して、というようにＣＰＵの負担も増大し、エンジン制御等の速度に対応することが難しくなってきている。また、別々の独立したＩＣのためにそれらを接続する配線を基板上に必要とし、電子制御装置の小型化には限度があるという問題があった。
【０００４】
【０００５】
【０００６】
【０００７】
【０００８】
【課題を解決するための手段】
発明の構成は、車載の種々の電気アクチュエータの電気制御に用いられるエンジン制御用のマイクロコンピュータ（１００）と、各種車載センサからの信号を入力処理してマイクロコンピュータに供給する入力処理用ＩＣ（２００）とを備えたエンジン制御用電子制御装置であって、マイクロコンピュータは、ＣＰＵ（１０１）とＲＡＭ（１０６）とＤＭＡ（１０５）とパラレル入出力（ＰＩＯ１０３）とシリアル入出力（ＳＩＯ１０４）とを内蔵し、一方、入力処理用ＩＣは、各種車載センサの信号のうちエンジンの回転に同期して発生する信号を入力して前記マイクロコンピュータに高速で供給するパラレル通信手段（２０１）と、各種車載センサの信号のうちマイクロコンピュータに高速で供給する必要のない信号をシリアルデータに変換する変換手段（２０４）と、変換手段にて得たシリアルデータを前記マイクロコンピュータに供給するシリアル通信手段（２０６、２０７）とを備えている。
ここで、シリアル通信手段とシリアル入出力は、双方のシリアル通信用データバッファ（ａ，ｂ）が、双方の上位ビットを互いに他の下位ビットに順次シフトして送信しあう、ループ状に接続されたシフトレジスタを備えている。
そして、ＤＭＡがＲＡＭ内のコマンド情報をシリアル入出力のシリアル通信用データバッファ（ｂ）へ転送した後、シリアル入出力と前記シリアル通信手段とが、コマンド情報をシリアル通信手段のシリアル通信用データバッファ（ａ）にビットシフトで転送すると同時に、シリアル通信手段のシリアル通信用データバッファ（ａ）内のシリアルデータをビットシフトでシリアル入出力のシリアル通信用データバッファ（ｂ）へ転送するシリアル通信を実行し、このシリアル通信が終了した後、ＤＭＡがシリアル通信用データバッファ（ｂ）内のシリアルデータをＲＡＭへ転送する、という一連の動作を繰り返すことを特徴とする。
【００１０】
【作用】
エンジン制御用のマイクロコンピュータはＣＰＵとは独立してＤＭＡを備え、入力処理用ＩＣはマイクロコンピュータに高速で供給する必要のない信号をシリアルデータに変換し、これをシリアル通信にて送信するようにしている。このシリアル通信においては、マイクロコンピュータ内のＲＡＭのコマンド情報をマイクロコンピュータ内のシリアル入出力に転送し、このコマンド情報と、入力処理用ＩＣのシリアル通信手段のシリアルデータとが、双方のシリアル通信用データバッファをループ状に接続したシフトレジスタとして、双方の上位ビットを互いに他の下位ビットに順次シフトして送信しあうように構成している。これにより、シリアルデータがビットシフトによってシリアル入出力に送信され、このシリアルデータをＤＭＡがＲＡＭへ転送する、という一連の動作を繰り返す。
【００１１】
【発明の効果】
従来、別々のＩＣで構成されていた場合に比べて、周辺ＩＣが入力処理用ＩＣ（２００）一つで済むため、ＣＰＵ側であるマイクロコンピュータ（１００）の接続端子の数、パッケージ端子数の節約ができ、また周辺ＩＣの選択が１回のタイミングで済み、各データの取得も同一プログラムで可能なため、プログラム上の無駄がない。また、高速にアクセスの必要なデータ類はパラレルで取り込み、高速性を必要としないデータはシリアルで取り込むため、無駄の少ない最適なデータ処理ができる。
そして、シリアルデータをマイクロコンピュータに取り込むシリアル通信も、ＣＰＵを介さずにＤＭＡを用いることでＣＰＵへの負荷を低減できる。さらに、シリアル通信がマイクロコンピュータ側、入力処理用ＩＣ双方のシリアル通信用データバッファをループ状に接続し、双方の上位ビットを互いに他の下位ビットにビットシフトするといった方式によりシリアルデータを送信しているため、効率的である。
【００１２】
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。
図１は車両用エンジンの制御に用いられるＥＣＵ（電子制御装置）のブロック構成図で、マイクロコンピュータの中心部をなす１チップマイコン１００と、本発明の一実施例の入出力処理用ＩＣ２００、さらにセンサ、スイッチ類から電気アクチュエータへの入出力としてのデジタル高速入力３００、デジタル高速出力４００、アナログ入力５００、デジタル入力６００、デジタル出力７００が入出力処理用ＩＣ２００に接続されている。１チップマイコン１００はＣＰＵ１０１、ＲＯＭ１０７、ＲＡＭ１０６の他に、パラレルデータを受けるＴＩＯ（タイマ入出力）１０２およびＰＩＯ（パラレル入出力）１０３、シリアルデータのやりとりを行うＳＩＯ（シリアル入出力）１０４、シリアルデータをＲＡＭ１０６に転送するＤＭＡ１０５からなっている。入出力処理用ＩＣのパラレル信号は高速入力バッファ２０１および高速出力バッファ２０２からＴＩＯ１０２、ＰＩＯ１０３に接続され、シリアル信号は通信制御回路２０７からシリアル通信回路２０６を通じてＳＩＯ１０４に接続される。シリアル通信回路２０６とＳＩＯ１０４にはそれぞれシフトレジスタがあり、その先頭ビットが相手シフトレジスタの最終ビットに、お互いに接続されループを形成している。通信制御回路２０７はそれぞれＡ／Ｄ変換回路２０３、入力バッファ２０４、出力バッファ２０５に接続される。
【００１３】
デジタル高速入力３００からの信号としては、エンジン回転数、点火モニタ、ノック信号などがあり、デジタル高速出力４００への信号としては、インジェクタ駆動信号、イグナイタ信号などがあげられる。高速変換を必要とする信号は主としてエンジンの回転状態に関係する信号である。Ａ／Ｄ変換回路２０３に接続されるアナログ入力５００へは水温や油温、空気流量などのアナログセンサー信号が入力される。デジタル入力６００からの信号としては、ニュートラルスイッチやエアコンスイッチなどの信号、デジタル出力７００への信号としてはウオーニングランプやＯ2 センサーのヒータなどがあげられる。
【００１４】
なお、高速性の定義は、ここでは制御対象がエンジンであり、その操作が主として人間によって行われるため、エンジンの操作に比較して制御上、影響のない範囲で低速、高速ということであり、一般にmsecのオーダーは低速、μsec のオーダーは高速と言うことができる。これに比べてマイクロコンピュータの処理速度は、十分に高速と言えるが、処理プログラムの量により、目的の入出力が実際に実行される時間的オーダーはmsecの領域になることも多い。特に処理対象が増大してくると、ＣＰＵは全てを同時に処理できず、順番に処理することになるため、さらに割込みで優先的処理が設定されていると、なおさら処理が遅れてしまうことも発生する。そのため入出力処理をくふうすることも求められていたわけである。
【００１５】
シリアル通信は図２に示すように、シリアル通信回路２０６にシフトレジスタａが設けられ、マイコン側のＳＩＯに用意されたシフトレジスタｂとの間でリングカウンタのようなループ状に接続される（シリアルライン１０および２０）。そのためデータ転送時は１クロックで、マイコン側のシフトレジスタｂの先頭ビットがシリアル通信回路２０６のシフトレジスタａの最終ビットに転送され、それと同時にシリアル通信回路２０６のシフトレジスタａの先頭ビットのデータがマイコン側ＳＩＯのシフトレジスタｂの最終ビットに移る。このシフトがシフトレジスタのビット長だけ繰り返されて（図２の場合は８ビット分）、シリアル通信１回が完了する。従ってＣＰＵ側からの指示データと入出力処理用ＩＣ側のデータとが、同時に交換されるため、通常のプログラムによる個々の通信よりも効率よくデータ転送できる。ＳＩＯ１０４から送られてきた入力指示データは通信制御回路２０７を通じて各ポートへ送られ、データをラッチし、シリアル化して、再び通信制御回路２０７を通じて入力されたデータをシリアル通信回路２０６のシフトレジスタへ転送する。
【００１６】
デジタル高速入力３００はエンジンの現状データを刻々伝えてくるために、そのデータを同時に取り込まないと的確なエンジン制御ができなくなる。そのためこれらのエンジン系統の信号は入力端子の数だけのパラレルデータとしてＣＰＵに伝達できるようにパラレル通信でデータが送られる。送られるタイミングとしては、必要とされる各入力の中からトリガーとしてＰＩＯまたはＴＩＯに割込みをかけることで処理される。
【００１７】
アナログ入力５００は、常時、信号が入力端子まで来ているので、ＣＰＵからの指示によってチャンネルを選択してアナログデータをラッチし、次のシリアル通信でデータをシリアル化してマイコン側に送る。デジタル入力６００はやはりＣＰＵ側からの指示によりその時点での各ビットの状態をパラレル状態でラッチして、シリアル化して送り返す。なおシリアル通信では、一度に一つのデータしか交換できないので、指示とデータとを同時のシリアル通信で送受信することはできず、指示がきた次のサイクルのシリアル通信で送ることになる。
【００１８】
本発明のシリアル通信において、ＣＰＵ側のＳＩＯ１０４からの指示コマンドの一例として図３のような構成を示す。図３は、シフトレジスタが１６ビットある場合のシリアル通信例である。ＣＰＵ側の先頭３ビットにＡ／Ｄ変換コマンドまたはＩ／Ｏコマンドがセットされ、続く５ビットにＡ／Ｄ変換チャンネル選択データまたはＩ／Ｏブロック選択データがセットされる。入出力処理用ＩＣでは、前回にＡ／Ｄ変換指示されたＡ／Ｄ変換結果データまたは入力データがシフトレジスタに用意される。ここでＡ／Ｄ変換チャンネルまたはＩ／Ｏブロック、ＥＯＣＴをデータと一緒に出力する理由は、ＣＰＵ側のデータチェックを行うためで、ＣＰＵが出力したコマンドとの照合を可能とするためである。なお、ＥＯＣＴは、入出力用ＩＣが正常にデータを準備したか否かを示す情報である。そしてＣＰＵよりシフトクロックが１６ビット出されることによって、ＣＰＵのＳＩＯデータと入出力処理用ＩＣのデータが交換される。初回にＣＰＵから入力される指示によって同時に出力されるデータは、ダミーデータとしてＣＰＵ側で無視される。
【００１９】
ＣＰＵ側入出力データ通信の一連の処理の流れは、図４のようなタイミングチャートに示すようになる。Ａ／Ｄ変換のための通信処理と、高速アクセスを必要としないデジタル入出力信号通信処理に対し、ここでは４msごとのタイマー割込みで周期的に入力処理を行う。図４ではＡ／Ｄ変換３チャンネルとＩ／Ｏ２チャンネルの計５チャンネルのデータをシリアル通信する例である。
【００２０】
ＤＭＡを内蔵するこのマイコンでは、まず４ms割込みで出力データ（図３のＳＩＯデータ）の構成で記憶されるＲＡＭの先頭番地とＡ／Ｄ変換データ及びＩ／Ｏデータを格納するＲＡＭの先頭番地をＤＭＡ転送用アドレスレジスタに書き込んだ後、データ処理回数５を通信カウンタにセットして通信をスタートさせる。最初にＤＭＡ-outから出力コマンド（ＡＤ１）がＲＡＭからＳＩＯに転送され、シリアル出力される。この出力と同時にシリアル入力データがＩＣより送られるが、このデータはダミーとして無視される。そして、Ｔi μｓ毎にこの様な処理を順次繰り返す。そして、最後のデータを取り込み用にダミーデータを出力し、最終データ（Ｉ／Ｏ２）をＲＡＭへ取り込むと、一連の通信処理は終了する。そして次の４ms割込みがまた発生するとき、一連の通信処理を開始させる。なお、ＰＩＯ、ＴＩＯの高速の入出力処理との関係は基本的には完全に独立しており、４ms割込みにより通信スタートすると、通信はＤＭＡによりＣＰＵとは独立に行われる。
【００２１】
シリアル通信におけるコマンドの構成は上記に示したものに限らず、ＩＣの構成によって必要に応じて設計できる（例えばコマンドを４ビットにするなど）。また、パラレルデータ部分は、必要に応じて入力もしくは出力のいずれかに限るものでも良く、通常のデジタル入出力も同様である。また必要ならばＤ／Ａ変換出力を備えていてもよい。
【００２２】
本発明の入出力処理用ＩＣは、個々にあった周辺ＩＣを一まとめにしたものであり、入出力処理のデータ通信が整理されて、わずかなデータラインで送受信できる。またシリアルデータの送受信が同時に行われ、入力指示と同時にデータを取り込むことができ、さらにＤＭＡを使うことによりＣＰＵを介さずにメモリーへの転送が可能となるので、ＣＰＵの負担が軽くなる。従って入出力処理用ＩＣ側ではパッケージのピン数を減らすことができ、限られたピン数で多くのデータの入出力処理が可能となると共に、この入出力処理用ＩＣが接続されるマイコン側では短いプログラムで済み、ソフトウエアに左右されずに入出力データの遅延時間を最小に抑えることができ、より適切な制御が実現でき、コンパクトな装置を実現できる。
【００２３】
なお、上述の実施例では、入力と出力との双方を処理する入出力処理用ＩＣについて述べたが、入力のみ処理する入力用ＩＣについても適用可能で、この場合は、デジタル高速入力を、入力バッファを介してパラレルでマイコンに入力すると共に、他のデジタル入力、アナログ入力をシリアル通信回路等による、ＤＭＡによる通信でマイコンに入力するよう、入力用ＩＣは構成されている。ただし、この場合は、出力はすべてマイコン側から直接またはシリアル・パラレル変換回路を介して行うことになる。
【００２４】
またさらに、図１の構成で、デジタル高速出力のみマイコンで直接またはデジタル出力のみシリアルパラレル変換回路を介してマイコンで行い、他の構成を入出力処理用ＩＣにて一まとめにしたものとするようにしてもよい。
【図面の簡単な説明】
【図１】  本発明の一実施例を示す入出力処理用ＩＣで構成された車両用エンジンの制御に用いられるＥＣＵ（電子制御装置）のブロック構成図。
【図２】  本実施例のシリアル通信手段の構成図。
【図３】  シリアル通信を行うシフトレジスタのコマンドの関係図。
【図４】  データ入出力の一例を示すタイミングチャート図。
【符号の説明】
１００ １チップマイコン（ＥＣＵ）
１０１ ＣＰＵ
１０２ ＴＩＯ
１０３ ＰＩＯ
１０４ ＳＩＯ
１０５ ＤＭＡ
１０６ ＲＡＭ
１０７ ＲＯＭ
２００ 入出力処理用ＩＣ。
２０１ 入力バッファ回路（高速用）
２０２ 出力バッファ回路（高速用）
２０３ Ａ／Ｄ変換回路
２０４ 入力バッファ回路
２０５ 出力バッファ回路
２０６ シリアル通信回路
２０７ 通信制御回路
３００ デジタル高速入力部
４００ デジタル高速出力部
５００ アナログ入力部
６００ デジタル入力部
７００ デジタル出力部
【図１】
0003768544.tif 000002
【図２】
0003768544.tif 000003
【図３】
0003768544.tif 000004
【図４】
0003768544.tif 000005