(57)【特許請求の範囲】
【請求項１】
負荷の通常駆動電圧よりも高い出力電圧を有する電源を用いて、前記負荷を駆動させる負荷駆動装置において、
前記負荷に接続されて、前記直流電源から負荷への電圧供給のオン、オフを切り換えるスイッチング素子と、
前記スイッチング素子をオン、オフ動作させるべく矩形波パルス信号を与える矩形波パルス出力手段と、
前記矩形波パルス信号の立ち上がり時に時定数を持たせる時定数回路と、
前記スイッチング素子がオンとされたときに、前記負荷に流れる電流を検出する電流検出手段と、
前記電流検出手段で検出される電流値と所定値とを比較する比較手段と、
前記負荷に流れる電流が前記所定値よりも大きいことが検出されたとき、前記矩形波パルス出力手段による次回の矩形波パルス信号出力時に、前記時定数回路をオンとする時定数回路制御手段と、
を有することを特徴とする負荷駆動装置。
【請求項２】
前記時定数回路は、前記矩形波パルス出力手段と前記スイッチング素子との間に配置され、抵抗体、作動スイッチ、及びコンデンサにて構成され、
前記作動スイッチがオンとされた際に、前記矩形波パルス信号の立ち上がり時に時定数を持たせることを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記電流検出手段は、前記負荷に対して直列接続されるシャント抵抗であり、前記比較手段は、前記シャント抵抗に発生する電圧と、予め設定された基準電圧とを比較するコンパレータ回路であることを特徴とする請求項１または請求項２のいずれかに記載の負荷駆動装置。
【請求項４】
前記比較手段にて、前記負荷に流れる電流が所定値よりも大きいことが検出された際には、リセット信号が与えられるまでこの検出信号をラッチ信号として保持するラッチ回路を具備し、
前記時定数回路制御手段は、前記ラッチ回路よりラッチ信号が与えられたときには、次回の矩形波パルス出力時に、当該パルス信号の立ち上がり時に時定数を持たせるべく制御することを特徴とする請求項１〜請求項３のいずれか１項に記載の負荷駆動装置。
【請求項５】
前記スイッチング素子は、ＭＯＳ型ＦＥＴであることを特徴とする請求項１〜請求項４のいずれか１項に記載の負荷駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷の通常駆動電圧よりも高い出力電圧を有する電源を用いて該負荷を駆動させる負荷駆動装置に係り、特に、負荷に流れる突入電流の発生を防止する技術に関する。
【０００２】
【従来の技術】
例えば、乗用車やトラック等の車両に搭載されるバッテリ電源の電圧は、１２ボルト、或いは２４ボルトとされているのが一般的である。また、昨今の趨勢では、車両に搭載される各種の回路或いは負荷に流れる電流値を小さく押さえるために、バッテリ電源の電圧を例えば、５２ボルトにしようとする試みがなされている。ところが、車両に搭載されるランプ等の負荷は、１２ボルト或いは２４ボルトの、従来のバッテリ電圧に対応するように設計されているため、これらの負荷を直接５２ボルト直流電源に接続して駆動させることはできない。
【０００３】
従って、車両に搭載される負荷を５２ボルトの電圧の仕様のものに交換して、５２ボルトのバッテリ電圧に対応させる必要がある。しかし、車両に搭載されているヘッドランプ、テールランプ、ブレーキランプ、ルームランプ等の各種ランプは、駆動電圧を高くすると（即ち、５２ボルト仕様とすると）、機器の大型化、コスト高を招いてしまい、実用的ではない。
【０００４】
そこで、従来より、通常駆動電圧よりも高い電圧で、無理なく負荷を駆動させるための、負荷駆動装置が種々提案され、実用に供されている。このような負荷駆動装置の従来例として、例えば、特開平５−１６８１６４号公報（以下、従来例という）に記載されたものが知られている。
【０００５】
図５は、従来例に記載された負荷駆動装置の回路図である。同図に示すように、この負荷駆動装置は、直流電源１０１と、負荷としてのランプ１０２に直列接続されたＦＥＴ１０６と、を具備している。更に、電圧変動検出回路１０４、可変デューティＰＷＭ制御回路１０５、及びスイッチ１０３を有している。
【０００６】
そして、可変デューティＰＷＭ制御回路１０５より出力されるパルス信号によりＦＥＴ１０６をオン、オフ動作させて、ランプ１０２に供給される平均の電圧値が、直流電源１０１の出力電圧よりも小さくなるように制御し、ランプ１０２を無理なく点灯させている。
【０００７】
ところが、上記した従来例における負荷駆動装置では、負荷の通常駆動電圧よりも高い電圧を有する直流電源１０１を用いているので、電源投入時には、通常駆動電圧で動作させるときよりも過大な突入電流が流れる。これは、負荷としてランプを用いたときに顕著となる。従って、突入電流の発生により、負荷の寿命が短くなる等の問題が発生する。
【０００８】
【発明が解決しようとする課題】
前述のように、従来における負荷駆動装置では、ＰＷＭ制御を用いてＦＥＴ１０６をオン、オフ制御することにより、例えば５２ボルトの電圧を出力する直流電源１０１に１２ボルト用の負荷を接続して駆動させることができるものの、電源投入時に過大な突入電流が流れてしまうので、回路に大きな負担をかけてしまい、更には、負荷の寿命を短くしてしまうという問題が発生していた。
【０００９】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、電源投入時の突入電流の発生を抑制することの可能な負荷駆動装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、負荷の通常駆動電圧よりも高い出力電圧を有する電源を用いて、前記負荷を駆動させる負荷駆動装置において、前記負荷に接続されて、前記直流電源から負荷への電圧供給のオン、オフを切り換えるスイッチング素子と、前記スイッチング素子をオン、オフ動作させるべく矩形波パルス信号を与える矩形波パルス出力手段と、前記矩形波パルス信号の立ち上がり時に時定数を持たせる時定数回路と、前記スイッチング素子がオンとされたときに、前記負荷に流れる電流を検出する電流検出手段と、前記電流検出手段で検出される電流値と所定値とを比較する比較手段と、前記負荷に流れる電流が前記所定値よりも大きいことが検出されたとき、前記矩形波パルス出力手段による次回の矩形波パルス信号出力時に、前記時定数回路をオンとする時定数回路制御手段と、を有することを特徴とする。
【００１３】
請求項２に記載の発明は、前記時定数回路は、前記矩形波パルス出力手段と前記スイッチング素子との間に配置され、抵抗体、作動スイッチ、及びコンデンサにて構成され、前記作動スイッチがオンとされた際に、前記矩形波パルス信号の立ち上がり時に時定数を持たせることを特徴とする。
【００１４】
請求項３に記載の発明は、前記電流検出手段は、前記負荷に対して直列接続されるシャント抵抗であり、前記比較手段は、前記シャント抵抗に発生する電圧と、予め設定された基準電圧とを比較するコンパレータ回路であることを特徴とする。
【００１５】
請求項４に記載の発明は、前記比較手段にて、前記負荷に流れる電流が所定値よりも大きいことが検出された際には、リセット信号が与えられるまでこの検出信号をラッチ信号として保持するラッチ回路を具備し、前記時定数回路制御手段は、前記ラッチ回路よりラッチ信号が与えられたときには、次回の矩形波パルス出力時に、当該パルス信号の立ち上がり時に時定数を持たせるべく制御することを特徴とする。
【００１６】
請求項５に記載の発明は、前記スイッチング素子は、ＭＯＳ型ＦＥＴであることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態に係る負荷駆動装置１の構成を示す回路図である。同図に示すように、この負荷駆動装置１は、車両に搭載されるランプ等の負荷２に接続されて、直流電源３（負荷２の通常の駆動電圧よりも高い電圧を出力する電源）より出力される電圧の供給、停止を切り換えるＦＥＴ（スイッチング素子）４と、当該負荷駆動装置１の制御中枢となるＭＰＵ５と、を有している。
【００１８】
ＦＥＴ４は、ドレインが負荷２の一端に接続され、ソースが電圧取り出し用の抵抗（シャント抵抗；電流検出手段）Ｒ１を介してグランドに接続されている。
【００１９】
ＭＰＵ５は、ＰＷＭ制御により、所望するデューティー比となる矩形波パルス信号を出力する矩形波パルス出力手段５ａと、後述の時定数回路を制御する時定数回路制御手段５ｂと、を具備している。
【００２０】
矩形波パルス出力手段５ａは、抵抗（抵抗体）Ｒ２を介して、ＦＥＴ４のゲートに接続されており、この接続点Ｐ１は、更に、互いに逆極性となる方向に設置された２つのツェナーダイオードＺＤ１，ＺＤ２を介してＦＥＴ４のソースに接続されている（接続点Ｐ２）。
【００２１】
更に、接続点Ｐ１は、トランジスタ（作動スイッチ）Ｑ１のコレクタに接続され、該トランジスタＱ１のエミッタは、コンデンサＣ１を介して接続点Ｐ２に接続されている。そして、抵抗Ｒ２と、コンデンサＣ１、及びトランジスタＱ１により、時定数回路が構成される。トランジスタＱ１のベースは、時定数回路制御手段５ｂの出力端に接続される。
【００２２】
また、矩形波パルス出力手段５ａの出力端は、トランジスタＱ２のコレクタにも接続されると共に、反転器６を介して該トランジスタＱ２のベースに接続されている。トランジスタＱ２のエミッタは、接続点Ｐ２に接続されている。
【００２３】
抵抗Ｒ１の両端は、増幅器７の２つの入力端子に接続され、該増幅器７の出力端子は、コンパレータ回路（比較手段）８のプラス側（非反転側）入力端子に接続されている。また、該コンパレータ回路８のマイナス側（反転側）入力端子には、基準電圧Ｖrefが供給されている。
【００２４】
コンパレータ回路８は、増幅器７より出力される電圧値Ｖ１と、基準電圧Ｖrefとを比較し、Ｖ１の方がＶrefよりも大きい場合には、「Ｈ」レベルの信号を出力し、反対に、Ｖrefの方がＶ１よりも大きい場合には、「Ｌ」レベルの信号を出力するように動作する。コンパレータ回路８の後段側には、ラッチ回路９が接続される。
【００２５】
ラッチ回路９は、コンパレータ回路８より、「Ｈ」レベルの信号が与えられた際には、これを保持し、ラッチ信号として時定数回路制御手段５ｂに出力すると共に、該時定数回路制御手段５ｂよりラッチリセット信号が与えられた際には、ラッチを解除するように動作する。
【００２６】
図２は本実施形態に係る負荷駆動装置１の、各部の信号波形を示すタイミングチャート、図３は一つの電流波形部分を拡大したタイミングチャートである。以下、図２，図３を参照しながら、本実施形態の動作について説明する。負荷２の駆動開始時には、ＭＰＵ５が有する矩形波パルス出力手段５ａより、所望のデューティー比となる矩形波パルス信号Ｓ１が出力される（図２（ｂ））。この矩形波パルス信号Ｓ１は、抵抗Ｒ２を介してＦＥＴ４のソースに印加される。これにより、該ＦＥＴ４のゲート、ソース間には、駆動電圧が印加されるので、ＦＥＴ４がオンとなり、直流電源３、負荷２、ＦＥＴ４、抵抗Ｒ１、グランドで形成されるループに電流が流れる（図２（ａ）の時刻ｔ０）。
【００２７】
この際、時定数回路制御手段５ｂの制御下で、矩形波パルス信号Ｓ１と同期したスロー信号Ｓ２が出力され（図２（ｆ））、該スロー信号Ｓ２は、時定数回路を構成するトランジスタＱ１のベースに供給される。これにより、トランジスタＱ１がオンとなり、抵抗Ｒ２とコンデンサＣ１とが接続されるので、この接続点Ｐ１に発生する電圧は、抵抗Ｒ２の抵抗値とコンデンサＣ１の静電容量値により決定される時定数にて、徐々に上昇することになる。
【００２８】
つまり、矩形波パルス出力手段５ａより出力される矩形波パルス信号Ｓ１は、立ち上がり時において、電圧値が徐々に上昇することになる。従って、負荷２の立ち上がり時における電流値は、徐々に上昇することになり、立ち上がり時の突入電流を抑制することができる。
【００２９】
また、負荷２に流れる電流は、ＦＥＴ４を介して抵抗Ｒ１に流れるので、該抵抗Ｒ１の両端には、電流値に比例した大きさの電圧が発生する。この電圧は、増幅器７で増幅され、電圧Ｖ１としてコンパレータ回路８のプラス側入力端子に供給される。従って、上記の処理により、負荷２に流れる突入電流が抑制されても、なお負荷２に流れる電流値が大きい場合には、増幅器７の出力電圧Ｖ１が大きい値となり、基準電圧Ｖrefよりも大きくなる。
【００３０】
その結果、コンパレータ回路８の出力信号は「Ｈ」レベルとなり、この信号はラッチ回路９にてラッチされ、ＭＰＵ５が有する時定数回路制御手段５ｂに出力される（図２（ｄ））。該時定数回路制御手段５ｂでは、ラッチ回路９より与えられるラッチ信号を受けて、次回の矩形波パルス信号Ｓ１に同期してスロー信号Ｓ２を出力する制御を行う。これにより、トランジスタＱ１のベースにスロー信号Ｓ２が与えられ、抵抗Ｒ２とコンデンサＣ１とによる時定数回路が形成されるので、前述と同様の動作により、負荷２に流れる突入電流を抑制することができる。なお、時定数回路制御手段５ｂでは、ラッチ信号の入力が検出されると、図２（ｅ）に示すように、ラッチ回路９にラッチリセット信号を出力し、ラッチを解除する。
【００３１】
これを図３に基づいて説明すると、同図（ｂ）に示す時刻ｔ１にて矩形波パルス信号Ｓ１が出力され、且つ同図（ｆ）に示すスロー信号Ｓ２が出力されると、ＦＥＴ４のゲート・ソース間電圧ＶGSは同図（ｅ）に示すように徐々に上昇する。これにより、負荷２に流れる電流波形は、同図（ａ）に示すように突発電流が抑制され、該負荷電流値が所定値（基準電圧Ｖrefに対応する電流値）を越えた時点でコンパレータ回路８の出力が「Ｈ」レベルとなる。その後、このコンパレータ回路８の出力信号を受けて、ラッチ信号が出力される。このラッチ信号を受けて、次回の矩形波パルス信号Ｓ１の出力に同期してスロー信号Ｓ２が出力される。
【００３２】
その後、時間が経過して負荷２が温められると、突入電流が減少し、抵抗Ｒ１に流れる電流値が低下する。すると、増幅器７より出力される電圧Ｖ１は、基準電圧Ｖrefよりも小さくなるので、コンパレータ回路８の出力信号は「Ｌ」レベルとなり、ラッチ回路９よりラッチ信号が出力されない。従って、次回の矩形波パルス信号Ｓ１出力時には、スロー信号Ｓ２は出力されず、抵抗Ｒ２とコンデンサＣ１とで構成される時定数回路は動作しない。
【００３３】
こうして、電圧印加開始時の突発電流が発生するときのみ、時定数回路を動作させ、その後、時定数回路の動作を停止させることができるのである。
【００３４】
このようにして、本実施形態に係る負荷駆動装置１によれば、矩形波パルス出力手段５ａより出力される矩形波パルス信号Ｓ１によりＦＥＴ４がオンとされた際に、負荷２に流れる電流値が所定値よりも大きいときには、次回の矩形波パルス信号Ｓ１に同期してスロー信号Ｓ２を出力し、負荷２に流れる電流を緩やかに立ち上げるので、突発電流の発生を抑制することができる。その結果、負荷２に大きな負担をかけることがなくなり、負荷２の寿命を長くすることができる。
【００３５】
また、負荷２が温められて定常状態となり、該負荷２に流れる電流値が所定値よりも小さくなった場合には、スロー信号Ｓ２は出力されず、通常の矩形波パルス信号Ｓ１でＦＥＴ４を動作させるので、ＦＥＴ４の発熱量を減少させることができる。
【００３６】
更に、ラッチ回路９を用いることにより、ＭＰＵ５に要求されるサンプリングスピードは遅くても良く、また、ＭＰＵのサンプリングに必要なハードウェアの負担も小さくて済む。
【００３７】
図４は、本発明の第２の実施形態に係る負荷駆動装置の構成を示す回路図である。同図に示すように、該負荷駆動装置１１は、図１に示した負荷駆動装置１と比較し、抵抗Ｒ１、増幅器７、コンパレータ回路８、及びラッチ回路９が備えられていない点で相違する。また、ＭＰＵ１５の時定数回路制御手段１５ｂが、ラッチ信号を受けずに、スロー信号Ｓ２の出力制御を行う点で相違する。その他の構成は、図１に示した回路と同様であるので、同一符号を付してその説明を省略する。
【００３８】
ＭＰＵ１５は、矩形波パルス信号Ｓ１を出力する矩形波パルス出力手段１５ａと、該矩形波パルス出力手段１５ａより矩形波パルス信号Ｓ１の出力が開始されてから、所定時間が経過するまでの間、該矩形波パルス信号Ｓ１に同期したスロー信号Ｓ２を出力する制御を行う時定数回路制御手段１５ｂとを有している。
【００３９】
以下、第２の実施形態に係る負荷駆動装置１１の動作について説明する。前述した第１の実施形態と同様に、負荷２の駆動開始時には、矩形波パルス信号Ｓ１の出力に同期して、スロー信号Ｓ２が出力される。これにより、ＦＥＴ４のゲートに供給される矩形波パルス信号Ｓ１が、所定の時定数をもって立ち上がるので、負荷２に流れる突発電流の発生を抑制することができる。また、時定数回路制御手段１５ｂの制御下で、矩形波パルス信号Ｓ１の出力を開始してから所定時間スロー信号Ｓ２が出力されるので、負荷２の駆動開始時から暫くの間、該負荷２に流れる突発電流を抑制することができ、負荷２を保護することができる。
【００４０】
また、所定時間が経過すると、スロー信号Ｓ２の出力が停止されるので、ＦＥＴ４の発熱を減少させることができる。
【００４１】
なお、上記の時定数回路制御手段１５ｂは、負荷２の駆動開始時から所定時間が経過するまで、スロー信号Ｓ２を出力するように構成したが、負荷２の駆動開始時から矩形波パルス信号Ｓ１が所定回数出力されるまでの間、スロー信号Ｓ２を出力するように構成することも可能である。このような構成においても、第２の実施形態と同様の効果を得ることができる。
【００４２】
以上、本発明の負荷駆動装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。例えば、上記した各実施形態では、スイッチング素子として、ＭＯＳ型のＦＥＴ４を用いたが、接合トランジスタ、ＩＧＢＴ等を用いることも可能である。
【００４３】
また、負荷２として、車両に搭載されるランプを例に説明したが、本発明は、これに限定されるものでは無く、負荷の通常使用電圧よりも高い電源電圧で、該負荷を駆動させる場合であれば、適用することができる。
【００４４】
【発明の効果】
以上説明したように、本発明に係る負荷駆動装置では、負荷の駆動開始時の電流値が大きいときには、時定数回路を動作させることにより、スイッチング素子をオン、オフ動作させるための矩形波パルス信号の立ち上がり時に時定数を持たせている。従って、負荷に流れる突発電流の発生を抑制することができ、負荷を無理なく駆動させることができる。これにより、負荷の長寿命化を図ることができる。
【００４５】
また、負荷に流れる電流が安定化し、電流値が低減した場合には、時定数回路の動作が停止される。その結果、スイッチング素子の発熱を減少させることができる。従って、例えば１２ボルト仕様で用いられる負荷を、５２ボルトの出力電圧を有する電源で駆動させる場合において、負荷に大きな負担をかけることなく、且つ安定的に負荷を駆動させることができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る負荷駆動装置の構成を示す回路図である。
【図２】第１の実施形態に係る負荷駆動装置の、各部における信号を示すタイミングチャートである。
【図３】図２に示すタイミングチャートのうち、一つの波形部分を拡大して示すタイミングチャートである。
【図４】本発明の第２の実施形態に係る負荷駆動装置の構成を示す回路図である。
【図５】従来における負荷駆動装置の構成を示す回路図である。
【符号の説明】
１，１１  負荷駆動装置
２  負荷
３  直流電源
４  ＦＥＴ（スイッチング素子）
５，１５  ＭＰＵ
５ａ，１５ａ  矩形波パルス出力手段
５ｂ，１５ｂ  時定数回路制御手段
６  反転器
７  増幅器
８  コンパレータ回路（比較手段）
９  ラッチ回路
Ｒ１  抵抗（シャント抵抗；電流検出手段）
Ｒ２  抵抗（抵抗体）
ＺＤ１，ＺＤ２  ツェナーダイオード
Ｑ１，Ｑ２  トランジスタ
Ｃ１  コンデンサ
【図１】
0003842061.tif 000002
【図２】
0003842061.tif 000003
【図３】
0003842061.tif 000004
【図４】
0003842061.tif 000005
【図５】
0003842061.tif 000006