(57)【特許請求の範囲】
【請求項１】
診断対象ＲＡＭ及びこれに書込まれた診断対象データを診断するための車両制御用マイクロコンピュータのＲＡＭの診断装置であって、
診断対象データを生成する第１データ生成部を有して、生成された診断対象データを診断対象ＲＡＭに書込む第１データ生成手段と、
前記第１データ生成部に対し２重に設けられて同様の診断対象データ生成機能を持つ第２データ生成部、及び、該第２データ生成部により生成されたデータをビット反転するミラー化部を有して、ビット反転されたデータを前記診断対象ＲＡＭとはアドレスの異なる別のＲＡＭに書込む第２データ生成手段と、
前記診断対象ＲＡＭのデータと前記別のＲＡＭのデータとの排他的論理和をとってその結果に基づいて正常・異常を診断する診断手段と、
を含んで構成されることを特徴とするＲＡＭの診断装置。
【請求項２】
前記第２データ生成手段は、前記第２データ生成部と前記ミラー化部とをまとめて、１つの回路により構成したことを特徴とする請求項１記載のＲＡＭの診断装置。
【請求項３】
前記診断手段は、排他的論理和の結果が全ビット１の場合に正常、それ以外の場合に異常と診断することを特徴とする請求項１又は請求項２記載のＲＡＭの診断装置。
【請求項４】
特定の情報が書込まれる特定ラベルのＲＡＭのみを診断対象ＲＡＭとして診断することを特徴とする請求項１〜請求項３のいずれか１つに記載のＲＡＭの診断装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、車両制御用マイクロコンピュータに使用されるＲＡＭの診断装置に関する。
【０００２】
【従来の技術】
従来、車両制御用マイクロコンピュータにおいては、ＣＰＵの自己診断の他、ＣＰＵによるＲＯＭ、ＲＡＭ等の診断を行っている。
【０００３】
ＲＡＭ診断は、所定診断タイミング毎に、例えば４バイト分ずつの診断対象ＲＡＭに対し、リードライトチェックを行い、ＲＡＭの故障（ＮＧ）を検出した場合に、所定のフェイルセーフ処理を行わせるようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のＲＡＭの診断装置にあっては、リードライトチェック方式による診断であるため、ＲＡＭの機能故障しか検出できず、ノイズ等によるデータ故障の検出は不可能であった。
【０００５】
これに対し、診断対象データのビット反転（ミラー化）データを持ち、診断対象データとの排他的論理和（ＸＯＲ）の結果により故障を検出するミラー化方式では、データ故障をある程度検出可能である。
【０００６】
しかし、従来のミラー化方式は、診断対象データを元にビット反転データを生成していたため、診断対象データが異常となった場合、これを元に生成されるビット反転データも影響を受け、故障を検出できなくなってしまう。
【０００７】
すなわち、図４は従来のミラー化方式を示したもので、例えば＃ＦＳＴＬＮ−Ｍと＃ＦＳＴＬＮ−Ｓとからデータ生成手段をなすＡＮＤ回路により診断対象データ＃ＦＳＴＬＮを生成して、これを診断対象ＲＡＭに書込んでいる場合、生成された診断対象データ＃ＦＳＴＬＮをミラー化手段をなすＮＯＴ回路によりビット反転して、そのビット反転データ／＃ＦＳＴＬＮを別のＲＡＭに書込んでいるので、診断対象データ＃ＦＳＴＬＮが異常となった場合、これを元に生成されるビット反転データ／＃ＦＳＴＬＮも影響を受け、診断対象ＲＡＭのデータ＃ＦＳＴＬＮと別のＲＡＭのデータ／＃ＦＳＴＬＮとの排他的論理和をとっても、全ビット１となって、正常と診断してしまうからである。
【０００８】
従って、診断対象ＲＡＭの機能故障のみならず、診断対象データ自体の故障を確実に検出し得るようにする点で、改善が求められていた。
特に、データ故障により運転性に大きな影響を及ぼすＲＡＭ（スロットルアクチュエータ制御に影響を及ぼすＲＡＭや、ブレーキ制御に影響を及ぼすＲＡＭ）については、ＲＡＭ機能の診断のみならず、ＲＡＭデータの診断の必要性が高まっている。
【０００９】
本発明は、このような実状に鑑み、ミラー化方式により、診断対象ＲＡＭ及びこれに書込まれた診断対象データを精度良く診断するための車両制御用マイクロコンピュータのＲＡＭの診断装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
このため、本発明は、図１に示すように、診断対象データを生成する第１データ生成部を有して、生成された診断対象データを診断対象ＲＡＭに書込む第１データ生成手段と、前記第１データ生成部に対し２重に設けられて同様の診断対象データ生成機能を持つ第２データ生成部、及び、該第２データ生成部により生成されたデータをビット反転（ミラー化）するミラー化部を有して、ビット反転されたデータを前記診断対象ＲＡＭとはアドレスの異なる別のＲＡＭに書込む第２データ生成手段と、前記診断対象ＲＡＭのデータと前記別のＲＡＭのデータとの排他的論理和をとってその結果に基づいて正常・異常を診断する診断手段と、を設けて、ＲＡＭの診断装置を構成する。
【００１１】
前記第２データ生成手段は、前記第２データ生成部と前記ミラー化部とをまとめて、１つの回路により構成してもよい。
【００１２】
ここで、前記診断手段は、排他的論理和の結果が全ビット１の場合に正常、それ以外の場合に異常と診断するとよい。
また、特定の情報が書込まれる特定ラベルのＲＡＭのみを診断対象ＲＡＭとして診断するとよい。
【００１３】
【発明の効果】
本発明によれば、診断対象ＲＡＭに書込む診断対象データを生成するデータ生成手段と、同様のデータ生成手段を２重で持たせ（第１及び第２データ生成手段）、第２データ生成手段側では、診断対象データとビット反転された関係にあるデータを生成して、別のＲＡＭに書込むことで、診断対象データが異常となっても、ビット反転データは直接影響を受けないので、診断対象ＲＡＭのデータと前記別のＲＡＭのデータとの排他的論理和をとることで、診断対象データの異常を確実に検出でき、ＲＡＭ故障のみならず、データ故障を検出することができる。
【００１４】
また、排他的論理和の結果が全ビット１の場合に正常、それ以外の場合に異常と診断することで、故障を確実に検出できる。
また、故障により運転性への影響が大きい特定の情報が書込まれる特定ラベルのＲＡＭのみを診断対象ＲＡＭとして診断することで、診断時間を短縮化でき、故障により運転性に影響が現れる前にフェイルセーフ処理に移行できる。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態について説明する。
図２は本発明の一実施形態を示している。
【００１６】
図２（Ａ）において、第１データ生成手段（第１データ生成部）をなすＡＮＤ回路１は、例えば＃ＦＳＴＬＮ−Ｍと＃ＦＳＴＬＮ−Ｓとから診断対象データ＃ＦＳＴＬＮを生成して、これを診断対象ＲＡＭ２に書込んでいるとする。尚、＃ＦＳＴＬＮ−Ｍにおける−ＭはメインＣＰＵからのデータであることを意味し、＃ＦＳＴＬＮ−Ｓにおける−ＳはサブＣＰＵからのデータであることを意味している。
【００１７】
この場合に、第１データ生成手段をなすＡＮＤ回路１とは独立して、診断対象データ＃ＦＳＴＬＮとビット反転された関係にあるデータ／＃ＦＳＴＬＮを生成し、診断対象ＲＡＭ２とはアドレスの異なる別のＲＡＭ５に書込む第２データ生成手段として、データ生成部（第２データ生成部）をなすＡＮＤ回路３と、ミラー化部をなすＮＯＴ回路４とを設ける。
【００１８】
すなわち、第１データ生成手段をなすＡＮＤ回路１と同様のデータ生成機能を有するデータ生成部をなすＡＮＤ回路３を設けて、このデータ生成部をなすＡＮＤ回路３により、＃ＦＳＴＬＮ−Ｍと＃ＦＳＴＬＮ−Ｓとから同様のデータ＃ＦＳＴＬＮを生成するようにする。すなわち、データ生成手段を２重化する。
【００１９】
データ生成部をなすＡＮＤ回路３により生成されたデータは、ミラー化部をなすＮＯＴ回路４に入力する。
ミラー化部をなすＮＯＴ回路４は、データ生成部をなすＡＮＤ回路３により生成されたデータ＃ＦＳＴＬＮをビット反転し、そのビット反転データ／＃ＦＳＴＬＮを、診断対象ＲＡＭ２とはアドレスの異なる別のＲＡＭ５に書込む。
【００２０】
診断は、図２（Ｂ）に示すように行う。
診断対象ＲＡＭ２のデータ＃ＦＳＴＬＮと別のＲＡＭ５のデータ／＃ＦＳＴＬＮとを読出し、診断手段をなすＸＯＲ回路６により、これらの排他的論理和Ｘ＝ＸＯＲ（＃ＦＳＴＬＮ，／＃ＦＳＴＬＮ）をとって、その結果に基づいて正常・異常を診断する。
【００２１】
すなわち、排他的論理和の結果が全ビット１の場合（Ｘ＝１の場合）に、正常と診断し、それ以外の場合（Ｘ＝０の場合）に、異常と診断する。
ここで、診断対象ＲＡＭとしては、故障により運転性への影響が大きい特定の情報が書込まれる特定ラベルのＲＡＭのみを診断対象ＲＡＭとして診断することで、診断時間を短縮化でき、例えば２００ｍｓ程度の短い診断周期で診断することが可能となるので、故障により運転性に影響が現れる前に故障を検出してフェイルセーフ処理に移行できる。
【００２２】
尚、本実施形態で例示した＃ＦＳＴＬＮはブレーキ制御用マスターバック負圧判定結果フラグである。この他、電制スロットル弁の制御情報として用いられる車速データＶＳＰ等の情報の格納用のＲＡＭについても、診断対象ＲＡＭとするとよい。
【００２３】
また、図２（Ａ）において、ＡＮＤ回路３とＮＯＴ回路４をまとめて、ＮＡＮＤ回路により構成することもできる。
すなわち、図３に示すように、第１データ生成手段をなすＡＮＤ回路１とは独立して、診断対象データ＃ＦＳＴＬＮとビット反転された関係にあるデータ／＃ＦＳＴＬＮを生成し、診断対象ＲＡＭ２とはアドレスの異なる別のＲＡＭ５に書込む第２データ生成手段として、ＮＡＮＤ回路１０を設ける。
【００２４】
このようにすることで、図２（Ａ）のＡＮＤ回路３とＮＯＴ回路４との間に余分なＲＡＭを介さずに、／＃ＦＳＴＬＮが生成可能となるため、＃ＦＳＴＬＮ、／＃ＦＳＴＬＮの特定ビットが同一方向に故障するような場合（ビット線故障）でも、確実に検出できるようになる。
【図面の簡単な説明】
【図１】  本発明の構成を示す機能ブロック図
【図２】  本発明の一実施形態を示す論理回路図
【図３】  本発明の他の実施形態を示す論理回路図
【図４】  従来例を示す図
【符号の説明】
１  第１データ生成手段（ＡＮＤ回路）
２  診断対象ＲＡＭ
３  第２データ生成手段のデータ生成部（ＡＮＤ回路）
４  第２データ生成手段のミラー化部（ＮＯＴ回路）
５  別のＲＡＭ
６  排他的論理和による診断手段（ＸＯＲ回路）
１０  第２データ生成手段（ＮＡＮＤ回路）
【図１】
0003785284.tif 000002
【図２】
0003785284.tif 000003
【図３】
0003785284.tif 000004
【図４】
0003785284.tif 000005