(57)【特許請求の範囲】
【請求項１】
エミッタホロワによる終段を構成する第１の終段トランジスタと、エミッタホロワによる終段を構成する第２の終段トランジスタとを具備し、前記第１の終段トランジスタのエミッタ側から第１の出力信号が、前記第２の終段トランジスタのエミッタ側から第２の出力信号が、それぞれ得られるよう構成されてなる交流結合バッファ回路であって、
前記第１の終段トランジスタのベースには、所定電流を供給する第１のカレントミラー回路が接続されると共に、ベース電位が所定の直流電圧に保持され、かつ、結合コンデンサを介してベースに交流入力信号が印加されるようコレクタ接地された第１の入力段トランジスタのエミッタが接続され、
前記第２の終段トランジスタのベースには、所定電流を供給する前記第１のカレントミラー回路が接続されると共に、ベース電位が所定の直流電圧に保持されるようコレクタ接地された第２の入力段トランジスタのエミッタが接続され、
前記第１及び第２の終段トランジスタのエミッタには、同一の電流を供給する第２のカレントミラー回路が接続され、
前記第１及び第２のカレントミラー回路は、同一の定電流源からの電流が流入されるよう構成されてなることを特徴とする交流結合バッファ回路。
【請求項２】
第１の入力段トランジスタのベースには、第１のバイアス設定用トランジスタのエミッタが、第２の入力段トランジスタのベースには、第２のバイアス設定用トランジスタのエミッタがそれぞれ接続され、
前記第１及び第２のバイアス設定用トランジスタの各々のコレクタは、共に接地される一方、各々のベースは相互に接続されて所定の直流電圧が印加されるよう構成され、前記第１及び第２の入力段トランジスタのベースが同一の直流電位に保持されるよう構成されてなることを特徴とする請求項１記載の交流結合バッファ回路。
【請求項３】
第１のカレントミラー回路は、ダイオード接続されたトランジスタと、このダイオード接続されたトランジスタとベースが相互に接続された２つのトランジスタとを具備してなり、
前記ダイオード接続されたトランジスタのエミッタは、電源ラインに、コレクタは、定電流源の一端に、それぞれ接続される一方、
前記２つのトランジスタは、各々のエミッタがそれぞれ抵抗器を介して電源ラインに接続され、前記２つのトランジスタの内、一方のトランジスタのコレクタは、第１の終段トランジスタのベースへ、他方のトランジスタのコレクタは、第２の終段トランンジスタのベースへ、それぞれ接続されてなり、
第２のカレントミラー回路は、ダイオード接続されたトランジスタと、このダイオード接続されたトランジスタとベースが相互に接続された２つのトランジスタとを具備してなり、
前記第２のカレントミラー回路のダイオード接続されたトランジスタのコレクタは、前記定電流源の他端に、エミッタは、アースに、それぞれ接続される一方、
前記第２のカレントミラー回路の２つのトランジスタは、各々のエミッタがアースに接続される一方、一方のトランジスタのコレクタは、第１の終段トランジスタのエミッタに、他方のトランジスタのコレクタは、第２の終段トランジスタのエミッタに、それぞれ接続されてなることを特徴とする請求項１又は２記載の交流結合バッファ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、いわゆる交流結合バッファ回路に係り、特に、出力特性の改善を図ったものに関する。
【０００２】
【従来の技術】
いわゆる交流結合バッファ回路は、例えば、光センサの検出信号を電流・電圧変換して増幅出力する電流・電圧変換増幅器の出力を、差動増幅器により増幅する際、その電流・電圧変換増幅器と差動増幅器との間に設けられ、太陽光等の直流成分による電流・電圧変換増幅器の出力電位の変動を、この交流結合バッファ回路により吸収し、差動増幅器へは交流成分の変化のみを伝達するため等に用いられる。
【０００３】
図２は、このような従来の交流結合バッファ回路の一回路構成例が示されており、以下、同図を参照しつつ、その構成等について概括的に説明する。
この交流結合バッファ回路は、いわゆる交流結合のためのコンデンサＣ1を介して図示されない前段からの交流入力信号が入力されるようになっており、終段の第１０及び第１２のトランジスタ（Ｑ10）,（Ｑ12）により緩衝増幅され、それぞれのエミッタから出力１，出力２として出力信号が次段へ入力されるようになっているものである。
【０００４】
第１０のトランジスタ（Ｑ10）のベースには、いわゆるダイオード接続された第９のトランジスタ（Ｑ９）を介してカレントミラー回路を構成する第６のトランジスタ（Ｑ６）によるバイアス電流Ｉb10の供給がなされるようになっている。
そして、このカレントミラー回路を構成する第５及び第６のトランジスタ（Ｑ５）,（Ｑ６）の電流は、微小電流源ＣＳの出力電流Ｉsが第１及び第２のトランジスタ（Ｑ１）,（Ｑ２）によるカレントミラー回路を介して第４のトランジスタ（Ｑ４）のエミッタ電流として供給され、さらに、そのエミッタ電流の（１／ｈfe）倍された電流が供給されるようになっている。
【０００５】
また、第１２のトランジスタ（Ｑ12）のベースにも、いわゆるダイオード接続された第８のトランジスタ（Ｑ８）を介して、カレントミラー回路を構成する第６のトランジスタ（Ｑ６）によるバイアス電流Ｉb12の供給がなされるようになっている。
【０００６】
かかる構成において、第１０のトランジスタ（Ｑ10）のエミッタからの出力１と、第１２のトランジスタ（Ｑ12）のエミッタからの出力２の、それぞれの直流電位は、第１２のトランジスタ（Ｑ12）のベースに接続された直流バイアス電源ＤＣbの電圧と、第８及び第９のトランジスタ（Ｑ８）,（Ｑ９）のベース・エミッタ間電圧と、第１０及び第１２のトランジスタ（Ｑ10）,（Ｑ12）のベース・エミッタ間電圧とで決定されるものであり、特に、ＶBE8＝ＶBE9及びＶBE10＝ＶBE12が成立した場合には、いわゆるオフセットの無い同一電位となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来回路の場合、実際には次述するような理由により、オフセットが生ずるという問題がある。
すなわち、直流バイアス電源ＤＣbに、バイアス電流Ｉbiasが流入するために、第８及び第９のトランジスタ（Ｑ８）,（Ｑ９）のそれぞれのコレクタ電流ＩC8,ＩC9が同一とならず、数ｎＡ程度の電流差が生じ、その結果、２つの出力１,２間には、ΔＶBE＝Ｖt×ｌｎ（ＩC9／ＩC8）として表されるオフセットが生ずる。
なお、ここで、Ｖtは、いわゆる熱電圧、ｌｎは、自然対数である。
【０００８】
そして、上述した回路においては、Ｉb10＝Ｉb12、ＩC8＝Ｉb12＋Ｉbias及びＩC8＝ＩC9が成立しているため、先のオフセット電圧ΔＶBEは、ΔＶBE＞０となる。
例えば、先の回路例において、Ｃ1＝３０ｐＦとし、カットオフ周波数を１０ＫＨｚとするため、入力インピーダンスを５３０ＫΩと設定した場合、Ｖcc＝５Ｖ、直流バイアス電源によるバイアス電圧を３ｖとすると、オフセット電圧ΔＶBEは、約５ｍｖ程度となり、扱う信号によっては、決して無視できない大きさである。
【０００９】
本発明は、上記実状に鑑みてなされたもので、オフセットの無い、出力信号を得ることのできる交流結合バッファ回路を提供するものである。
【００１０】
【課題を解決するための手段】
請求項１記載の発明に係る交流結合バッファ回路は、
エミッタホロワによる終段を構成する第１の終段トランジスタと、エミッタホロワによる終段を構成する第２の終段トランジスタとを具備し、前記第１の終段トランジスタのエミッタ側から第１の出力信号が、前記第２の終段トランジスタのエミッタ側から第２の出力信号が、それぞれ得られるよう構成されてなる交流結合バッファ回路であって、
前記第１の終段トランジスタのベースには、所定電流を供給する第１のカレントミラー回路が接続されると共に、ベース電位が所定の直流電圧に保持され、かつ、ベースに結合コンデンサを介して交流入力信号が印加されるようコレクタ接地された第１の入力段トランジスタのエミッタが接続され、
前記第２の終段トランジスタのベースには、所定電流を供給する前記第１のカレントミラー回路が接続されると共に、ベース電位が所定の直流電圧に保持されるようコレクタ接地された第２の入力段トランジスタのエミッタが接続され、
前記第１及び第２の終段トランジスタのエミッタには、同一の電流を供給する第２のカレントミラー回路が接続され、
前記第１及び第２のカレントミラー回路は、同一の定電流源からの電流が流入されるよう構成されてなるものである。
【００１１】
かかる構成においては、第１及び第２の終段トランジスタのベースに、カレントミラー回路を用いて同一のベースバイアス電流が供給されるよう構成されると共に、第１の終段トランジスタのベースには、結合コンデンサを介して交流信号が印加されるようにされる一方、第１の入力段トランジスタのエミッタが接続される。そして、この第１の入力段トランジスタは、ベースが所定電圧とされており、コレクタはアース接続されたものとなっている。
また、第２の終段トランジスタのベースには、コレクタがアースされた第２の入力段トランジスタのエミッタが接続され、この第２の入力段トランジスタのベース電位は、先の第１の入力段トランジスタと同一の所定電位に保持されたものとなっている。
そのため、第１及び第２の終段トランジスタのベース電位は、同一となり、それ故、それぞれのエミッタも同一電位となり、従来と異なり、オフセットの無い出力状態で、次段に接続される差動増幅器へ対して直流結合が可能となるものである。
【００１２】
特に、第１の入力段トランジスタのベースには、第１のバイアス設定用トランジスタのエミッタが、第２の入力段トランジスタのベースには、第２のバイアス設定用トランジスタのエミッタがそれぞれ接続され、
前記第１及び第２のバイアス設定用トランジスタの各々のコレクタは、共に接地される一方、各々のベースは相互に接続されて所定の直流電圧が印加されるよう構成され、前記第１及び第２の入力段トランジスタのベースが同一の直流電位に保持されるよう構成されてなるものが好適である。
【００１３】
かかる構成においては、第１及び第２のバイアス設定用トランジスタとしてその特性が同一のものを用いることで、第１及び第２の入力段トランジスタのベース電位を容易に同一とする結果を得ることができるものである。
【００１４】
また、第１のカレントミラー回路は、ダイオード接続されたトランジスタと、このダイオード接続されたトランジスタとベースが相互に接続された２つのトランジスタとを具備してなり、
前記ダイオード接続されたトランジスタのエミッタは、電源ラインに、コレクタは、定電流源の一端に、それぞれ接続される一方、
前記２つのトランジスタは、各々のエミッタがそれぞれ抵抗器を介して電源ラインに接続され、前記２つのトランジスタの内、一方のトランジスタのコレクタは、第１の終段トランジスタのベースへ、他方のトランジスタのコレクタは、第２の終段トランンジスタのベースへ、それぞれ接続されてなり、
第２のカレントミラー回路は、ダイオード接続されたトランジスタと、このダイオード接続されたトランジスタとベースが相互に接続された２つのトランジスタとを具備してなり、
前記第２のカレントミラー回路のダイオード接続されたトランジスタのコレクタは、前記定電流源の他端に、エミッタは、アースに、それぞれ接続される一方、
前記第２のカレントミラー回路の２つのトランジスタは、各々のエミッタがアースに接続される一方、一方のトランジスタのコレクタは、第１の終段トランジスタのエミッタに、他方のトランジスタのコレクタは、第２の終段トランジスタのエミッタに、それぞれ接続されてなるよう構成されたものが好適である。
【００１５】
かかる構成においては、特に、第２のカレントミラー回路に対して、ベース電流補償用トランジスタを付加する構成とすると、より好適である。すなわち、第２のカレントミラー回路のダイオード接続されたトランジスタのベースに、ベース電流補償用トランジスタのエミッタを、ダイオード接続されたトランジスタのコレクタに、ベース電流補償用トランジスタのベースを、それぞれ接続する一方、ベース電流補償用トランジスタのコレクタを電源ラインに接続したものとするのが好適である。
これにより、カレントミラー回路による安定した電流供給が行え、ひいては、出力特性のさらなる安定化が図られることとなるものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、回路構成について説明すれば、この交流結合バッファ回路は、第１の出力端子２３から第１の出力信号を得るための第１の増幅回路部３０と、第２の出力端子２４から第２の出力信号を得るための第２の増幅回路部３１とに大別されてなり、両者は基本的な構成が同一のもの、すなわち、換言すれば、いわゆるコンプリメンタリな回路構成を有するものとなっている。
【００１７】
すなわち、第１の増幅回路部３０は、第１の終段トランジスタとしてのｎｐｎ形の第３のトランジスタ（図１においては「Ｑ３」と表記）３を有してなり、そのコレクタは電源電圧Ｖccが供給される電源ラインに接続される一方、そのエミッタは、第１の出力端子２３に接続されると共に、後述する第９のトランジスタ（図１においては「Ｑ９」と表記）９と共にいわゆる第２のカレントミラー回路を構成するｎｐｎ形の第１２のトランジスタ（図１においては「Ｑ12」と表記）１２のコレクタに接続されており、この第３のトランジスタ３は、いわゆるエミッタホロワを構成するものとなっている。
【００１８】
そして、第３のトランジスタ３のベースには、後述する第１１のトランジスタ（図１においては「Ｑ11」と表記）１１と共に第１のカレントミラー回路を構成するｐｎｐ形の第４のトランジスタ（図１においては「Ｑ４」と表記）４のコレクタが接続されると共に、ｐｎｐ形の第２のトランジスタ（図１においては「Ｑ２」と表記）２のエミッタが接続されている。
【００１９】
第１の入力段トランジスタとしての第２のトランジスタ２は、そのコレクタがいわゆる回路アース（図１においては「ＡＧＮＤ」と表記）に接続される一方、そのベースには、結合コンデンサ（図１においては「Ｃ１」と表記）１５を介して交流入力信号が印加されるようになっている。
また、この第２のトランジスタ２のベースには、第１のバイアス設定用トランジスタとしてのｐｎｐ形の第１のトランジスタ（図１においては「Ｑ１」と表記）１のエミッタが接続されている。そして、この第１のトランジスタ１のコレクタは、回路アースに接続される一方、ベースは、電源ラインと回路アースとの間に直列接続された第１及び第２の抵抗器（図１においては、それぞれ「Ｒ１」、「Ｒ２」と表記）１６，１７の相互の接続点に接続されており、これによって、第２のトランジスタ２のベースは、後述するように所定の直流バイアス電圧に保持されるようになっている。
【００２０】
一方、ｐｎｐ形の第１１のトランジスタ１１は、第４のトランジスタ４及びｐｎｐ形の第８のトランジスタ（図１においては「Ｑ８」と表記）８と共に、いわゆる第１のカレントミラー回路を構成するものとなっている。
すなわち、第１１のトランジスタ１１のベースとコレクタとは、相互に接続されると共に、第４及び第８のトランジスタ４，８のベースに接続される一方、第１１のトランジスタ１１のエミッタは、電源ラインに接続されている。
また、第４のトランジスタ４のエミッタは、第３の抵抗器（図１においては「Ｒ３」と表記）１８を介して、第８のトランジスタ８は、第４の抵抗器（図１においては「Ｒ４」と表記）１９を介して、共に電源ラインへ接続されている。
【００２１】
さらに、第１１のトランジスタ１１のコレクタは、定電流源２２の一端に接続されており、この定電流源２２の他端は、エミッタが回路アースに接続されたｎｐｎ形の第９のトランジスタ９のコレクタに接続されている。
この第９のトラジンスタ９は、第１２のトランジスタ１２及びｎｐｎ形の第１３のトランジスタ（図１においては「Ｑ13」と表記）１３と共に、第２のカレントミラー回路を構成するようになっているもので、そのベースは、第１２及び第１３のトランジスタ１２，１３のベースと接続されており、これら第１２及び第１３のトランジスタ１２，１３のエミッタは、共に回路アースに接続されている。
【００２２】
また、第９のトランジスタ９のベースには、ベース電流補償用トランジスタとしてのｎｐｎ形の第１０のトランジスタ（図１においては「Ｑ10」と表記）１０のエミッタが、第９のトランジスタ９のコレクタには、第１０のトランジスタ１０のベースが、それぞれ接続されると共に、第１０のトランジスタ１０のコレクタは、電源ラインに接続されて、第９、第１２及び第１３のトランジスタ９，１２，１３のいわゆるベース電流の補償がこの第１０のトランジスタ１０によりなされるようになっている。
【００２３】
一方、第２の増幅回路部３１は、第２の終段トランジスタとしてのｎｐｎ形の第７のトランジスタ（図１においては「Ｑ７」と表記）７を有してなり、そのコレクタは電源電圧Ｖccが供給される電源ラインに接続される一方、そのエミッタは、第２の出力端子２４に接続されると共に、第１３のトランジスタ１３のコレクタに接続されており、この第７のトランジスタ７は、いわゆるエミッタホロワを構成するものとなっている。
【００２４】
そして、第７のトランジスタ７のベースには、ｐｎｐ形の第８のトランジスタ８のコレクタが接続されると共に、ｐｎｐ形の第６のトランジスタ（図１においては「Ｑ６」と表記）２のエミッタが接続されている。
第２の入力段トランジスタとしての第６のトランジスタ６は、そのコレクタがいわゆる回路アースに接続される一方、そのベースには、第２のバイアス設定用トランジスタとしてのｐｎｐ形の第５のトランジスタ（図１においては「Ｑ５」と表記）５のエミッタが接続されており、この第５のトランジスタ５のベースは、先の第１及び第２の抵抗器１６，１７の相互の接続点に第１のトランジスタ１のベースと共に接続される一方、コレクタは、回路アースに接続されている。
【００２５】
そして、上記構成の交流結合バッファ回路の後段には、非反転増幅回路３２が直流結合されている。すなわち、非反転増幅回路３２は、演算増幅器２５を用いてなり、その非反転入力端子に交流結合バッファ回路の第１の出力端子２３が、反転入力端子に第２の出力端子２４が第５の抵抗器（図１においては「Ｒ５」と表記）２０を介して、それぞれ接続される一方、演算増幅器２５の非反転入力端子と出力端子との間には、帰還用の第６の抵抗器（図１においては「Ｒ６」と表記）２１が接続されている。
【００２６】
上記構成の交流結合バッファ回路は、実際には、いわゆるＩＣ化されるのが好適で、このため、結合コンデンサ１５は、ＩＣ内蔵可能な容量値が選択される必要がある。例えば、具体的には、１０ｐＦ程度が好適である。
また、他の構成要素であるトランジスタ、抵抗もＩＣ化のため、公知・周知のいわゆる半導体技術により実現されるものである。
【００２７】
次に、上記構成における動作について主要部における解析的な説明と共に説明する。
最初に、第１及び第２の出力端子２３，２４における出力電位について説明すれば、次述するようになる。
まず、第１の出力端子２３の電位については、以下のように導かれる。
第２のトランジスタ２のベース電位について見れば、第１のトランジスタ１のベースが第１及び第２の抵抗器１６，１７の相互の接続点に接続されており、この接続点には、これら第１及び第２の抵抗器１６，１７による電源電圧Ｖccのいわゆる分圧電圧が生ずることから、第２のトランジスタ２のベース電位は、第１のトランジスタ１のベース電位、すなわち、上述の分圧電圧より第１のトランジスタ１のベース・エミッタ間電圧ＶBE1だけ高い電位となる。
【００２８】
そして、第３のトランジスタ３には、第２のトランジスタ２のエミッタが接続されており、この第３のトランジスタ３のエミッタに第１の出力端子２３が接続されていることから、第１の出力端子２３における電位は、第２のトランジスタ２のベース電位に第２のトランジスタ２のベース・エミッタ間電圧ＶBE2を加え、さらに、第３のトランジスタ３のベース・エミッタ間電圧ＶBE3だけ差し引いたものとなる。
【００２９】
一方、第２の出力端子２４の電位については、以下のように導かれる。
まず、第６のトランジスタ６のベース電位について考えると、第５のトランジスタ５のエミッタが接続される一方、この第５のトランジスタ５のベースは、第１のトランジスタ１と共に、第１及び第２の抵抗器１６，１７の相互の接続点に接続されていることから、第６のトランジスタ６のベース電位は、先の第１及び第２の抵抗器１６，１７による分圧電圧より第５のトランジスタ５のベース・エミッタ間電圧ＶBE5だけ高い電位となる。
【００３０】
そして、第６のトランジスタ６のエミッタが第７のトランジスタ７のベースに接続され、第７のトランジスタ７のエミッタに第２の出力端子２４が接続されていることから、第２の出力端子２４の電位は、第６のトランジスタ６のベース電位に第６のトランジスタ６のベース・エミッタ間電圧ＶBE6を加え、さらに、第７のトランジスタ７のベース・エミッタ間電圧ＶBE7を差し引いたものとなる。
【００３１】
ところで、この回路がＩＣ化されたもので、各トランジスタが十分にいわゆるペア性を配慮してレイアウトされたものとすると、各々のベース・エミッタ間電圧ＶBEが相等しいものとすることができる。
また、定電流源２２により電流供給を受ける第４、第８及び第１１のトランジスタ４，８，１１により構成されるカレントミラー回路において、第４及び第８のトランジスタ４，８のコレクタ電流が等しく、さらに、同じく定電流源２２により電流供給を受ける第９、第１２及び第１３のトランジスタ９，１２，１３により構成されるカレントミラー回路においては、第１２及び第１３のトランジスタ１２，１３のコレクタ電流とが等しいとすると、下記するような関係が成立する。
【００３２】
第１のトランジスタ１のベース・エミッタ間電圧ＶBE1＝第６のトランジスタ６のベース・エミッタ間電圧ＶBE6
【００３３】
第２のトランジスタ２のベース・エミッタ間電圧ＶBE2＝第６のトランジスタ６のベース・エミッタ間電圧ＶBE6
【００３４】
第３のトランジスタ３のベース・エミッタ間電圧ＶBE3＝第７のトランジスタ７のベース・エミッタ間電圧ＶBE7
【００３５】
したがって、第１の出力端子２３の電位と、第２の出力端子２４の電位とは、等しいものとなり、そのため、この交流結合バッファ回路は、次段の非反転増幅回路３２へ対して、オフセットの無い信号を直流結合により伝達することができるものとなる。
【００３６】
次に、この交流結合バッファ回路の入力インピーダンスについて説明する。
最初に、結合コンデンサ１５と、この交流結合バッファ回路の入力インピーダンスＺinとにより構成されるハイパスフィルタにおけるカットオフ周波数ｆcを考えると、カットオフ周波数ｆcは、次のようにして求められる。
【００３７】
ｆc＝１／（２π×Ｃ1×Ｚin）
【００３８】
ここで、Ｃ1は、結合コンデンサ１５の容量値、Ｚinは、第２のトランジスタ２のベース側から回路を見た場合の入力インピーダンスである（図１参照）。
【００３９】
仮に、伝達する交流信号の周波数帯域を１０ＫＨｚ以上とし、結合コンデンサ１５の容量値を、ＩＣに内蔵可能な値、例えば、１０ｐＦとした場合、上述の式より、入力インピーダンスＺinは、１.６ＭΩ以上必要となる。
【００４０】
この交流結合バッファ回路の入力インピーダンスＺinは、ベース接地で用いられている第１のトランジスタ１のエミッタ側から見た入力インピーダンスｒ01とエミッタホロワで用いられている第２のトランジスタ２のベース側から見た入力インピーダンスｒ02とが並列接続された状態におけるいわゆる並列値として算出される。
ここで、入力インピーダンスｒ01は、第１のトランジスタ１のエミッタ抵抗ｒeであり、これは、トランジスタ回路における小信号解析のためのいわゆる小信号ハイブリットπ型等価回路をベースにして導出される下記する式１により求めることができる。
【００４１】
ｒ01＝ｒe＝ｒπ1／（１＋ｇm×ｒπ1）・・・（式１）
【００４２】
ここで、ｇmは、コンダクタンスであり、ｒπ1は、ベース接地の小信号ハイブリットπ型等価回路における、入力側から見た入力抵抗であり、いわゆるテブナンの等価抵抗として表されるもので、第１のトランジスタ１における値である。
そして、ｇmは、ｇm＝Ｉc／Ｖｉとして求められるもので、Ｉcは、コレクタ電流、Ｖｉは入力電圧である。また、一般に、入力抵抗ｒπは、ｒπ＝β／ｇmとして求められ、ここで、βは、小信号電流利得である。
【００４３】
これらの条件から、先の式１を整理して、ｒ01を求める式として、下記する式２を得る。
【００４４】
ｒ01＝ｒπ1／（１＋βpnp）・・・（式２）
【００４５】
ここで、βpnpは、この交流結合バッファ回路に用いられたｐｎｐ形トランジスタの小信号電流利得である。
例えば、βpnp＝６５、Ｉc＝１４ｎＡとした場合の入力インピーダンスｒ01を式２より求めてみると、ｒ01＝１.８０７ＭΩとなる。
【００４６】
次に、入力インピーダンスｒ02は、エミッタホロワ回路を構成する第２のトランジスタ２の入力抵抗Ｒiであり、先のｒ01の場合と同様に、いわゆる小信号ハイブリットπ型等価回路をベースにして導出される下記する公式である式３により求めることができる。
【００４７】
ｒ02＝Ｒi＝ｒπ＋ＲL（１＋β）・・・（式３）
【００４８】
ここで、ＲLは、負荷抵抗であり、この交流結合バッファ回路の場合、第３のトランジスタ３のベース側から見た入力インピーダンスｒ03と第４のトランジスタ３のコレクタ側からみた入力インピーダンスｒ04とのいわゆる並列値として表されるものである。
ｒπを、第２のトランジスタ２の入力抵抗を表すｒπ2に書き換え、上述の条件を考慮して先の式３を整理すると下記する式４を得る。
【００４９】
ｒ02＝ｒπ2＋｛（ｒ03×ｒ04）／（ｒ03＋ｒ04）｝（１＋βpnp）・・・（式４）
【００５０】
ここで、ｒ03は、大凡ｒ03≒β（ＶA／Ｉc3）と求めることができ、ＶAは、いわゆるアーリー電圧である。
例えば、この交流結合バッファ回路におけるｎｐｎ形トランジスタの小信号電流利得βnpnを、βnpn＝１１０、ＶAをＶA＝４２ｖとする。また、定電流源２２の出力電流Ｉs＝８μＡであるとすると、第３のトランジスタ３のコレクタ電流Ｉc3は、略エミッタ電流に等しく、このエミッタ電流は、カレントミラー回路を構成する第１２のトランジスタ１２により供給される電流、すなわち、定電流源２２の出力電流に等しいものであるので、Ｉc3＝Ｉs＝８μＡとなる。
これらの条件より、ｒ03を先の近似式により求めると、ｒ03＝５９０ＭΩと求められる。
【００５１】
一方、入力インピーダンスｒ04は、エミッタ側に負帰還抵抗器としての第３の抵抗器１８が設けられた第４のトランジスタ４のエミッタ接地における出力抵抗Ｒoとして求められるものである。
すなわち、Ｒo＝ＶA／Ｉc｛１＋ｇm（ｒπ×ＲE）／（ｒπ＋ＲE）｝として求められるものである。
ここで、ＲEは、エミッタに接続された抵抗器の値であり、第４のトランジスタ４の場合、第３の抵抗器１８の抵抗値（例えば５０ＫΩ）である。
仮に、ｐｎｐ形トランジスタのＶA＝１０ｖ、第４のトランジスタ４のコレクタ電流Ｉc＝１μＡとした場合の入力インピーダンスｒ04を、上述の出力抵抗Ｒoを表す式より求めれば、ｒ04＝２９ＭΩと求められる。
【００５２】
これらの数値を用いて、式４により、入力インピーダンスｒ02を求めてみると、ｒ02＝１.６５ＭΩ＋｛（５９０ＭΩ×２９ＭΩ）／（５９０ＭΩ＋２９ＭΩ）｝（１＋６５）＝１.８３ＭΩとなる。
したがって、既に述べたように、入力インピーダンスＺinは、ｒ01とｒ02のいわゆる並列抵抗値、Ｚin＝（ｒ01×ｒ02）／（ｒ01＋ｒ02）として求められるものであり、上述のようにして求められた具体値をこれに代入してＺinを算出すれば、Ｚin＝１.８０５ＭΩと求められる。
【００５３】
ここで、このＺin＝１.８０５ＭΩにおける、結合コンデンサ１５とＺinで構成されるハイパスフィルタのカットオフ周波数ｆcを求めて見ると、ｆc＝８.８４ＫＨｚとなる。
これは、先に仮定した伝達する交流信号の周波数帯域を１０ＫＨｚ以上とするという条件を十分満足するものである。
すなわち、この交流結合バッファ回路により、１０ＫＨｚ以上の交流信号がオフセットなしに、次段の非反転増幅回路３２へ直流結合により伝達されることとなる。
【００５４】
なお、上述した回路においては、いわゆるバイポーラトランジスタを用いたが、他のトランジスタ、例えば、ＦＥＴ等を用いても同様に適用されるものである。
【００５５】
【発明の効果】
以上、述べたように、本発明によれば、２つの終段トランジスタのベースバイアス電流を供給するカレントミラー回路を構成する２つのトランジスタのコレクタ電流の誤差が生ずることのないような構成とすることにより、従来と異なり、２つの終段トランジスタのベース電位が同一に保たれ、ひいては、エミッタ電位が同一となるので、それぞれの終段トランジスタからの出力にオフセットが生ずることのない交流結合バッファ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における回路構成例を示す回路図である。
【図２】従来の回路構成例を示す回路図である。
【符号の説明】
１…結合コンデンサ
２３…第１の出力端子
２４…第２の出力端子
３０…第１の増幅回路部
３１…第２の増幅回路部
３２…非反転増幅回路
【図１】
0003795648.tif 000002
【図２】
0003795648.tif 000003