(57)【特許請求の範囲】
【請求項１】
バリア層を挟んで両側に、空乏層領域とコンタクト層を順に有し、上記バリア層は他の領域よりもエネルギーバンドギャップの高い材料で形成した量子バリアバラクタであって、
上記バリア層と空乏層領域との間にはひずみ空乏層領域を設け、該ひずみ空乏層領域は、空乏層領域との境界面に直交する方向のキャリア移動度が高くなるように、空乏層領域を構成する材料と格子定数を異ならしめたことを特徴とする量子バリアバラクタ。
【請求項２】
上記空乏層領域の構成材料はＩｎＧａＡｓよりなるものとし、上記ひずみ空乏層領域の構成材料は上記空乏層領域を構成するＩｎＧａＡｓよりもＧａの組成比を高くすることで、ひずみ空乏層領域の格子定数を空乏層領域の格子定数よりも小さくしたことを特徴とする請求項１に記載の量子バリアバラクタ。
【請求項３】
バリア層を挟んで両側に、空乏層領域とコンタクト層を順に有し、上記バリア層は他の領域よりもエネルギーバンドギャップの高い材料で形成した量子バリアバラクタであって、
上記バリア層の両側に積層される空乏層領域は、コンタクト層との境界面に直交する方向のキャリア移動度が高くなるように、コンタクト層を構成する材料と格子定数を異ならしめたひずみ空乏層領域としたことを特徴とする量子バリアバラクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サブミリ波帯で高速に動作する量子バリアバラクタに関する。
【０００２】
【従来の技術】
ミリ波、サブミリ波領域の高周波信号を得るために低周波の信号を逓倍することが行われる。近年、こうした用途の半導体デバイスとして、量子バリアバラクタあるいはヘテロ障壁バラクタ（Heterostructure barrier varactor）と呼ばれるバラクタダイオードが研究されている。
【０００３】
図４は、このバラクタ（以下量子バリアバラクタと呼ぶ）の構造を示す。量子バリアバラクタは、例えばｉ−ＩｎＡｌＡｓよりなるバリア層と、バリア層の上下に設けられ、バリア層よりもバンドギャップが小さい半導体材料（例えばｎ−ＩｎＧａＡｓ）よりなり、薄く不純物がドープされている空乏層領域から構成される。空乏層領域中の不純物は、バリア層に関して対称になるように分布している。こうしたエピタキシャル構造は、分子線蒸着装置などを用いて形成される。また、これらの層は欠陥などが入ることを防ぐため、基板（この場合はＩｎＰ）と格子定数が一致するように作られている。
【０００４】
図５は、量子バリアバラクタの容量・電圧特性を示す。図４に示した量子バリアバラクタの上下の電極間に電圧を加えると、印加電圧の向きに応じて、一方の空乏層領域に空乏層が生じる。その結果、図５に示すように、量子バリアバラクタは、電圧に対して非線形に変化する容量を持ち、０Ｖに対して対称な容量・電圧特性を有することになる。こうした対称な容量・電圧特性を持つため、量子バリアバラクタは偶数倍の逓倍波を生成せず、奇数倍の逓倍波のみを発生する。また、量子バリアバラクタを用いて逓倍回路を作成する際、バイアス回路は不要である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような量子バラクタをサブミリ波帯の高い周波数で動かす場合、所望の電圧・容量特性が得られない可能性がある。すなわち、入力電圧の変化に空乏層領域中の電子が追いつけず、空乏層の厚さが設計したものよりも小さくなることが考えられるからである。
【０００６】
以下、式を用いながらこの現象を説明する。まず、空乏層中の移動度をμ、電界をＥ、速度をｖとすると、式（１）の関係がある。
【０００７】
【数１】
0003811773.tif 000002
【０００８】
そして、時間の微小な変化をΔｔ、空乏層の厚さの変化をΔＷとすると、式（２）の関係が成り立つ。
【０００９】
【数２】
0003811773.tif 000003
【００１０】
ここで、空乏層中の単位体積当たりの不純物濃度をＮ、真空の誘電率をε0、空乏層領域の比誘電率をεdepとすると、ポアッソンの方程式より、下記の式（３）が成り立つ。
【００１１】
【数３】
0003811773.tif 000004
【００１２】
よって、空乏層の先端部の電界は、Ｎによって決まることがわかる。このバラクタの空乏層領域の不純物濃度を一定とすると、空乏層が伸びたり縮んだりする先端の部分の電界は一定であるといえる。
【００１３】
一方、空乏層の厚さＷは、量子バリアバラクタの片方の空乏層領域だけ空乏化しているとし、バリア層の容量をＣbarとすると、下記の式（４）で表される。
【００１４】
【数４】
0003811773.tif 000005
【００１５】
ただし、係数ａは、バリア層の比誘電率をεbar、バリア層の厚さをＷbar、電子の電荷量をｑとして、式（５）のように表される。
【００１６】
【数５】
0003811773.tif 000006
【００１７】
いま、入力信号Ｖとして正弦波（Ｖ＝Ｖ0sinωｔ）を加えるものとし、式（４）を時間ｔで微分した結果から、空乏層の厚さの変化ΔＷは、式（６）のようになる。
【００１８】
【数６】
0003811773.tif 000007
【００１９】
入力信号Ｖのレベルが０から増えていくとき、すなわち、ωｔが０からπ／２の間にあるとき、式（６）の分子は減っていき、分母は増えていく。よって、時間が経つにつれて、空乏層の厚さの変化ΔＷが減っていくことが、式（６）より確認できる。
【００２０】
したがって、上記の式（２）と併せて考察すれば、入力信号レベルが小さい場合ほど、移動度μの値が小さいと、電圧の変化にキャリアがついていけない現象が生じることになる。このため、量子バラクタをサブミリ波帯の高い周波数で動かすと、所望の電圧・容量特性が得られない可能性が生ずるのである。
【００２１】
そこで、本発明は、サブミリ波領域の高い周波数でも安定して動作する量子バリアバラクタの提供を目的とする。
【００２２】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明は、バリア層を挟んで両側に、空乏層領域とコンタクト層を順に有し、上記バリア層は他の領域よりもエネルギーバンドギャップの高い材料で形成した量子バリアバラクタであって、上記バリア層と空乏層領域との間にはひずみ空乏層領域を設け、該ひずみ空乏層領域は、空乏層領域との境界面に直交する方向のキャリア移動度が高くなるように、空乏層領域を構成する材料と格子定数を異ならしめたことを特徴とする。
【００２３】
また、請求項２に係る発明は、上記請求項１に記載の量子バリアバラクタにおいて、上記空乏層領域の構成材料はＩｎＧａＡｓよりなるものとし、上記ひずみ空乏層領域の構成材料は上記空乏層領域を構成するＩｎＧａＡｓよりもＧａの組成比を高くすることで、ひずみ空乏層領域の格子定数を空乏層領域の格子定数よりも小さくしたことを特徴とする。
【００２４】
また、請求項３に係る発明は、バリア層を挟んで両側に、空乏層領域とコンタクト層を順に有し、上記バリア層は他の領域よりもエネルギーバンドギャップの高い材料で形成した量子バリアバラクタであって、上記バリア層の両側に積層される空乏層領域は、コンタクト層との境界面に直交する方向のキャリア移動度が高くなるように、コンタクト層を構成する材料と格子定数を異ならしめたひずみ空乏層領域としたことを特徴とする。
【００２５】
【発明の実施の形態】
次に、添付図面に基づいて、本発明に係る量子バリアバラクタの実施形態を説明する。
【００２６】
図１は、第１実施形態に係る量子バリアバラクタの層構造を示す。半導体基板として半絶縁性のＩｎＰ基板を使い、このＩｎＰ基板上に第１のコンタクト層としてｎ型に不純物が例えば５×１０18ｃｍ-3にドープされたｎ＋ＩｎＧａＡｓ層を形成する。このｎ＋ＩｎＧａＡｓ層は、ＩｎＰ基板と格子整合している。格子整合を実現するため、ＩｎとＧａの組成比を０．５３対０．４７程度にする。
【００２７】
上記第１のコンタクト層の上に第１の空乏層領域として、例えば厚さ３００ｎｍのｎ型に不純物が例えば５×１０16ｃｍ-3にドーピングされたＩｎＧａＡｓ層を設けてある。この第１の空乏層領域であるＩｎＧａＡｓ層の上には、第１のひずみ空乏層領域としてＩｎＧａＡｓ層を設けてある。この第１のひずみ空乏層領域の厚さは例えば５０ｎｍであり、例えば５×１０16ｃｍ-3にｎ型に不純物がドーピングされ、上記ＩｎＧａＡｓ層（第１の空乏層領域）よりもＧａの比率が高いＩｎＧａＡｓ層としてある。これにより、第１のひずみ空乏層領域は第１の空乏層領域よりも格子定数が小さくなる。
【００２８】
上記第１のひずみ空乏層領域の上には、例えば厚さが１５ｎｍのＩｎＡｌＡｓ層をバリア層として形成し、その上には、第２のひずみ空乏層領域、第２の空乏層領域、第２のコンタクト層を順に設けてある。すなわち、本実施形態に係る量子バリアバラクタは、バリア層を挟んで、ひずみ空乏層領域，空乏層領域，コンタクト層の各層が対象な構造となり、且つ各層間の関連（格子整合やＧａの比率など）も同一条件となるような構造としてある。なお、第１のコンタクト層と第２のコンタクト層には各々オーミック電極を設けてある。
【００２９】
ここで、格子定数とキャリア（電子もしくは正孔）の移動度との関連を図２に基づいて説明する。まず、図２（ａ）に示すように、ひずみ層の格子定数が基板材料の格子定数よりも大きい場合、その層は基板表面と平行な方向には圧縮され、基板と垂直な方向には引っ張られる。反対に、ひずみ層の格子定数が基板材料の格子定数よりも小さい場合は、図４（ｂ）に示すように、ひずみ層は基板表面と平行な方向に引っ張られ、基板と垂直な方向に圧縮される。
【００３０】
こうして生じたひずみにより、キャリア（例えば電子）の移動度が変化することが知られている。例えば、ＩｎＰ基板上にエピタキシャル成長で形成されたＩｎＧａＡｓ層の場合、Ｉｎの割合が高くなるほど、すなわちＩｎＧａＡｓ層の格子定数がＩｎＰの格子定数よりも大きくなるほど、電子移動度が大きくなることが知られている。ただし、このキャリア移動度の向上は、ＩｎＧａＡｓ層が圧縮されている基板と平行な方向に電子が流れる場合のもので、基板と垂直な方向に関しては、上述のようにＩｎＧａＡｓ層は引っ張られるため電子の移動度は低下する。よって、ＩｎＧａＡｓ層と垂直な方向の電子移動度を高めるためには、ＩｎＧａＡｓ層の格子定数をＩｎＰ基板の格子定数よりも小さく、すなわちＧａの比率を高めなければならない。
【００３１】
上述したように、格子定数の大小関係によってキャリアの移動度を高めることが可能となるのであるから、ミリ波・サブミリ波といった高い周波数の入力信号によって空乏層の厚さが減少することを抑制するためには、空乏層領域とバリア層との間にキャリア移動度を高める層を形成して、空乏層領域のバリア層側（本実施形態においては、第１の空乏層領域の上部および第２の空乏層領域の下部）のキャリアが入力信号の周波数に追随できるようにしてやれば良いのである。
【００３２】
そこで、本実施形態に係る量子バリアバラクタでは、第１の空乏層領域とバリア層との間に第１のひずみ空乏層領域を設け、該第１のひずみ空乏層領域は、第１の空乏層領域との境界面に直交する方向のキャリア移動度が高くなるように、第１の空乏層領域を構成するＩｎＧａＡｓよりも格子定数を小さくするため、Ｇａの比率を高めたＩｎＧａＡｓで形成し、同様に、第２の空乏層領域とバリア層との間に第２のひずみ空乏層領域を設け、該第２のひずみ空乏層領域は、第２の空乏層領域との境界面に直交する方向のキャリア移動度が高くなるように、第２の空乏層領域を構成するＩｎＧａＡｓよりも格子定数を小さくするため、Ｇａの比率を高めたＩｎＧａＡｓで形成したのである。
【００３３】
なお、上述した実施形態のように第１，第２の空乏層領域および第１，第２のひずみ空乏層領域の構成材料としてＩｎＧａＡｓを用いた場合には、ひずみ空乏層領域の格子定数が空乏層領域の格子定数よりも小さくなるように設定することで、空乏層領域との境界面と直交する方向のキャリア移動度が高くなるひずみ空乏層領域を形成したが、これに限定されるものではなく、空乏層領域とひずみ空乏層領域の構成材料に応じて格子定数の大小関係は適宜に設定すれば良い。
【００３４】
すなわち、理論的には、歪みによって価電子帯や伝導帯の縮退が解けることにより、キャリアの有効質量が減少あるいは増加するため、それに応じてキャリアの移動度が増加あるいは減少する。キャリアの有効質量は、よく知られているように、エネルギー対運動量で表示したバンド曲線を運動量で２回微分したものに反比例する。よって、空乏層領域との境界面と直交する方向のキャリア移動度が高くなるひずみ空乏層領域が形成されるかどうかは、歪みを加えて縮退が解けた場合に、その直交方向のバンド曲線から上述のようにして得られるキャリアの有効質量が小さくなるか否かに依存する。
【００３５】
このように、ひずみ空乏層領域の格子定数を空乏層領域の格子定数と如何様に異ならせるかは、構成材料の特性等に応じて適宜設定するノウハウに属するものに過ぎず、空乏層領域との境界面と直交する方向のキャリア移動度が高くなるひずみ空乏層領域を形成できるように空乏層領域とひずみ空乏層領域の格子定数を異ならしめておけば、本発明を実施できるのである。
【００３６】
一方、ひずみ層はある値以上に厚くなると転位が生じるようになる。電子的特性を劣化させないため、ひずみ層はこの値以下の厚さでなければならない。すなわち、格子整合条件からずれるほど、ひずみ層を薄くして、電子的特性の劣化を抑える必要が生ずる。このため、上述した第１実施形態では、第１，第２のひずみ空乏層領域の厚さを５０ｎｍ、第１，第２の空乏層領域の厚さを３００ｎｍとした。なお、形成するひずみ空乏層の厚さや格子定数の大小は、設計時のノウハウに属するもので、本実施形態の例示に限定されるものではない。要は、Ｇａの比率が高い場合はひずみ空乏層領域を薄くし、その分空乏層領域を厚くして、諸条件を設定してゆけばよいのである。
【００３７】
図３に示すのは、第２実施形態に係る量子バリアバラクタの構成図であり、本実施形態は、空乏層領域の全体をひずみ空乏層領域としたもので、第１のコンタクト層とバリア層との間にひずみ空乏層領域を、また、第２のコンタクト層とバリア層との間に第２のひずみ空乏層領域を形成したものである。上述したように、ひずみ層が厚くなると電子特性を劣化させてしまうので、本実施形態に係る量子バリアバラクタの構造は、ひずみ層を厚く形成できる場合に限って適用可能なものである。
【００３８】
なお、上述した各実施形態では、半絶縁性基板としてＩｎＰを用いたが、基板材料はＩｎＰに限定されるものではない。例えば、ＧａＡｓ基板上にＩｎＧａＡｓ混晶よりなるひずみ緩和層を設けたものを基板として用いても良い。ＩｎＧａＡｓ混晶基板は、ＩｎＡｓとＧａＡｓの組成比に応じて、ＩｎＡｓとＧａＡｓの格子定数の間で格子定数を任意に選ぶことができる。
【００３９】
また、バラクタを構成するコンタクト層、空乏層、ひずみ空乏層、バリア層の形成材料もＩｎＧａＡｓやＩｎＡｌＡｓに限定されるものではなく、キャリア移動度を高めて入力信号の周波数に追随できるようにひずみ空乏層の格子定数を設定できれば、如何様な材料で構成する量子バリアバラクタにも適用可能である。無論、空乏層領域やひずみ空乏層領域における不純物ドーピングの型（ｐ型あるいはｎ型）や濃度も、上述した例に限定されるものではない。
【００４０】
また、ひずみ空乏層領域の水平方向（空乏層領域やバリア層との境界面の方向）の格子定数が積層していくにつれ変わることなく一定に保たれるようにし、ひずみの緩和が生じないようにすることが望ましい。そうしないと、バリア層に対して対称な構造が積層できず、例えば第２の空乏層領域にひずみが生じる可能性がある。バリア層は、基板や空乏層領域を構成する化合物と同じ格子定数を持つような組成比にすること、すなわち、上述の場合では、ひずみ空乏層領域の水平方向の格子定数と格子整合することが望ましい。こうすることで、バリア層にひずみが導入されることを避けられる。
【００４１】
【発明の効果】
以上説明したように、請求項１に係る量子バリアバラクタによれば、バリア層と空乏層領域との間にはひずみ空乏層領域を設け、該ひずみ空乏層領域は、空乏層領域との境界面に直交する方向のキャリア移動度が高くなるように、空乏層領域を構成する材料と格子定数を異ならしめたので、ミリ波・サブミリ波といった高い周波数の入力信号によって空乏層の厚さが減少することを効果的に抑制でき、ミリ波・サブミリ波帯に好適な量子バリアバラクタを提供できる。
【００４２】
また、請求項３に係る量子バリアバラクタによれば、バリア層の両側に積層される空乏層領域は、コンタクト層との境界面に直交する方向のキャリア移動度が高くなるように、コンタクト層を構成する材料と格子定数を異ならしめたひずみ空乏層領域としたので、ミリ波・サブミリ波といった高い周波数の入力信号によってひずみ空乏層の厚さが減少することを効果的に抑制でき、ミリ波・サブミリ波帯に好適な量子バリアバラクタを提供できる。
【図面の簡単な説明】
【図１】第１実施形態に係る量子バリアバラクタの概略構成図である。
【図２】格子定数の差異に起因したひずみとキャリア移動度の変化の関連を示す説明図である。
【図３】第２実施形態に係る量子バリアバラクタの概略構成図である。
【図４】従来の量子バリアバラクタの概略構成図である。
【図５】量子バリアバラクタの容量・電圧特性図である。
【図１】
0003811773.tif 000008
【図２】
0003811773.tif 000009
【図３】
0003811773.tif 000010
【図４】
0003811773.tif 000011
【図５】
0003811773.tif 000012