(57)【特許請求の範囲】
【請求項１】
少なくとも１つの画素を備え、該画素はトランスファゲートでそれぞれ分離された光電変換素子と電荷検出部とを備え、該電荷検出部は、リセットゲートを介してドレインに接続される固体撮像装置であって、
該リセットゲートは該電荷検出部の電位をリセットした後、該トランスファゲートがＯＮにされることにより該光電変換素子から該電荷検出部へ信号電荷転送を行い、その後、該トランスファゲートおよび該リセットゲート共にＯＮ状態で、該ドレインの電位をＨｉｇｈ状態→Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させ、
該光電変換素子から該電荷検出部へ該信号電荷転送を行う期間をＴ１、該ドレインの電位を該Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させてから該トランスファゲートをＯＦＦ状態にするまでの期間をＴ２として、Ｔ１＝Ｔ２とすることを特徴とする固体撮像装置。
【請求項２】
前記電荷検出部の電位変化を増幅する増幅用トランジスタおよび該増幅用トランジスタの出力信号を選択的に読み出す画素選択用トランジスタをさらに備えた固体撮像装置であって、
該増幅用トランジスタおよび該画像選択用トランジスタを介して信号電荷に対応する信号の読み出しを行った後に該ドレインの電位を変化させることによって該光電変換素子の電位が読み出し動作毎に一定電位にプリセットされるようになっていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記トランスファゲート、前記リセットゲート、前記増幅用トランジスタおよび画素選択用トランジスタは、すべて同じ極性のＭＯＳトランジスタによって形成されている請求項２に記載の固体撮像装置。
【請求項４】
前記トランスファゲートおよび前記リセットゲートは、共に埋め込みチャネル型ＭＯＳトランジスタである請求項３に記載の固体撮像装置。
【請求項５】
前記トランスファゲートを駆動するパルス電圧のハイレベルは、前記リセットゲートを駆動するパルス電圧のハイレベルより低い請求項４に記載の固体撮像装置。
【請求項６】
複数の前記画素がマトリクス状に配列されており、前記ドレインポイントは、水平方向に行単位で走査回路に独立に接続されており、該走査回路によりパルス状の駆動電圧を行単位で順次印加される請求項１に記載の固体撮像装置。
【請求項７】
前記電荷検出部の電位をリセットした直後の信号と、前記光電変換素子から前記電荷検出部へ電荷転送を行った直後の信号との差分に基づいて、正味の信号成分を出力する相関２重サンプリング回路が設けられている請求項１に記載の固体撮像装置。
【請求項８】
少なくとも１つの画素を備え、該画素はトランスファゲートでそれぞれ分離された光電変換素子と電荷検出部とを備え、該電荷検出部は、リセットゲートを介してドレインに接続される固体撮像装置の駆動方法であって、
該方法は、該リセットゲートを介して該電荷検出部の電位をリセットする工程と、その後、該光電変換素子から該電荷検出部へ該トランスファゲートをＯＮにすることによって信号電荷転送を行う工程と、その後、該トランスファゲートおよび該リセットゲート共にＯＮ状態で、該ドレインの電位をＨｉｇｈ状態→Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させる工程とを有し、
該光電変換素子から該電荷検出部へ該信号電荷転送を行う期間をＴ１、該ドレインの電位を該Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させてから該トランスファゲートをＯＦＦ状態にするまでの期間をＴ２として、Ｔ１＝Ｔ２とすることを特徴とする固体撮像装置の駆動方法。
【請求項９】
前記電荷検出部の電位変化を増幅する増幅用トランジスタおよび該増幅用トランジスタの出力信号を選択的に読み出す画素選択用トランジスタをさらに備えた固体撮像装置の駆動方法であって、
該方法は、前記信号電荷転送を行う工程の後、該増幅用トランジスタおよび該画像選択用トランジスタを介して信号電荷に対応する信号の読み出しを行う工程を包含し、該光電変換素子の電位が読み出し動作毎に一定電位にプリセットされるようになっている請求項８に記載の固体撮像装置の駆動方法。
【請求項１０】
前記トランスファゲート、前記リセットゲート、前記増幅用トランジスタおよび画素選択用トランジスタは、すべて同じ極性のＭＯＳトランジスタによって形成されている請求項９に記載の固体撮像装置の駆動方法。
【請求項１１】
前記トランスファゲートおよび前記リセットゲートは、共に埋め込みチャネル型ＭＯＳトランジスタである請求項１０に記載の固体撮像装置の駆動方法。
【請求項１２】
前記トランスファゲートを駆動するパルス電圧のハイレベルは、前記リセットゲートを駆動するパルス電圧のハイレベルより低い請求項１１に記載の固体撮像装置の駆動方法。
【請求項１３】
複数の前記画素がマトリクス状に配列されており、前記ドレインは、水平方向に行単位で走査回路に独立に接続されており、該走査回路によりパルス状の駆動電圧を行単位で順次印加される工程を有する請求項８に記載の固体撮像装置の駆動方法。
【請求項１４】
前記電荷検出部の電位をリセットした直後の信号と、前記光電変換素子から前記電荷検出部へ電荷転送を行った直後の信号との差分に基づいて、正味の信号成分を出力する相関２重サンプリング回路が設けられている請求項８に記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、新規の駆動方法を用いた固体撮像装置および固体撮像装置の駆動方法に関する。
【０００２】
【従来の技術】
各画素毎に増幅機能を持たせた画素部と画素部の周辺とに走査回路を有し、その走査回路により画素データを読み出す増幅型固体撮像装置が提案されている。特に、増幅型固体撮像装置として、画素構成を周辺の駆動回路および信号処理回路との一体化に有利なＣＭＯＳにより構成した、ＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）型イメージセンサが知られている．
ＡＰＳ型イメージセンサは、１画案内に光電変換部、増幅部、画素選択部、リセット部を形成する必要がある。さらにＡＰＳ型イメージセンサには通常フォトダイオード（ＰＤ）からなる光電変換部の他に３個〜４個のＭＯＳ型トランジスタ（Ｔ）が用いられている。
【０００３】
図７に１個のフォトダイオード（ＰＤ）と４個のＭＯＳ型トランジスタ（Ｔ）を用いて、ＰＤ＋４Ｔ方式としたＡＰＳ型イメージセンサの構成を示す。ＰＤ＋４Ｔ方式は、Ｒ．Ｍ．Ｇｕｉｄａｓｈ  ｅｔ  ａ１．，ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇｅｓｔ，Ｐ．９２７（１９９７）に開示されている。
【０００４】
図７に示すＡＰＳ型イメージセンサは、ＰＤとしてフォトダイオード１、４Ｔとしてトランスファゲート２、リセットゲート３、増幅用トランジスタ４、画素選択用トランジスタ５とによって構成されている。
【０００５】
電荷転送クロックライン１２、リセットクロックライン１３および画素選択クロックライン１５は、水平方向の駆動パルス電圧を供給する。電荷転送クロックライン１２、リセットクロックライン１３および画素選択クロックライン１５の駆動パルス電圧は、それぞれＶＴＸ、ＶＲＳ、ＶＳＥである。電荷転送クロックライン１２、リセットクロックライン１３および画素選択クロックライン１５は、それぞれ垂直走査回路２３，２２，２１に接続されている。ｉ行目の駆動パルス電圧ＶＲＳ（ｉ），ＶＳＥ（ｉ），ＶＴＸ（ｉ）がそれぞれリセットゲート３、画素選択用トランジスタ５のゲート、トランスファゲート２へ印加されている。
【０００６】
垂直方向には、電源線１４と垂直信号線１６とが引き出されている。各列毎の垂直信号線１６には、負荷トランジスタ１７が接続されている。垂直信号線１６の信号が駆動トランジスタ３１および水平選択スイッチトランジスタ３２を介して、水平信号線３６に伝達される。
【０００７】
水平選択スイッチトランジスタ３２は、水平走査回路３４からの水平走査信号３５により駆動される。水平信号線３６には、負荷トランジスタ３３が接続されている。水平信号線３６の信号がバッファアンプ３７で増幅され出力ＯＳとして出力されている。
【０００８】
図８は、図７で示したＰＤ＋４Ｔ方式の回路動作を説明するタイミングチャートである。ＶＤは一定電圧の電源電圧である。
【０００９】
ｉ行目，ｉ＋１行目の各駆動パルス電圧ＶＲＳ（ｉ），ＶＳＥ（ｉ），ＶＴＸ（ｉ）およびＶＲＳ（ｉ＋１），ＶＳＥ（ｉ＋１），ＶＴＸ（ｉ＋１）は、１水平走査期間（１Ｈ）を隔てて同様の駆動パルス電圧波形であるため、ｉ行目について説明する。
【００１０】
期間ｔ１では、リセットゲート３：ＲＳ（ｉ）がＯＮ状態となり、ゲートのポテンシャルエネルギーが下がるために電荷検出部ＦＤよりリセットゲート３：ＲＳ（ｉ）のドレインへ電荷移動が起こり、電荷検出部ＦＤの電位が電源電圧ＶＤにリセットされる。
【００１１】
期間ｔ２では、リセットゲート３：ＲＳ（ｉ）は、ＯＦＦ状態となるが電荷検出部ＦＤではリセット時の電位ＶＤが保持される。
【００１２】
期間ｔ３では、トランスファゲート２：ＴＸ（ｉ）がＯＮ状態となり、ゲートのポテンシャルエネルギーが下がるためにフォトダイオード１：ＰＤに蓄積された信号電荷が電荷検出部ＦＤへ転送される。
【００１３】
期間ｔ４では、トランスファゲート２：ＴＸ（ｉ）がＯＦＦ状態となるが電荷検出部ＦＤでは信号電荷転送時の電位が保持される。
【００１４】
期間ｔ６では、トランスファゲート２：ＴＸ（ｉ），リセットゲート３：ＲＳ（ｉ）が共にＯＮ状態となり、両方のゲートのポテンシャルエネルギーが下がるためにフォトダイオード１：ＰＤおよび電荷検出部ＦＤからリセットゲート３：ＲＳ（ｉ）のドレインへ電荷移動が起こる。従って、フォトダイオード１：ＰＤの電位が、後述するトランスファーゲートハイレベルに依存する電位（Ｆｋ）に、また電荷検出部ＦＤの電位が電源電圧ＶＤにリセットされる。
【００１５】
期間ｔ７では、トランスファゲート２：ＴＸ（ｉ）がＯＦＦ状態となり、フォトダイオード１：ＰＤを外部回路から遮断する。期間ｔ７は、フォトダイオード１：ＰＤの電位をトランスファーゲートに依存する電位（Ｆｋ）に保持した後に電荷検出部ＦＤをも外部回路から遮断するための予備期間である。
【００１６】
期間ｔ１〜ｔ４では、画素選択クロックライン１５の駆動パルス電圧ＶＳＥ（ｉ）が画素選択用トランジスタ５のゲートへ印加され、画素選択用トランジスタ５がＯＮ状態となる。従って、期間ｔ１〜ｔ４の電荷検出部ＦＤでの検出信号が垂直信号線１６へ出力される。
【００１７】
期間ｔ１〜ｔ７の一連の回路動作は、水平ブランキング期間Ｈ−ＢＬＫ内で行われる。期間ｔ２ではリセット信号、および期間ｔ４では検出信号が垂直信号線１６に現れるから、その後の相関２重サンプリング（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）処理により期間ｔ２および期間ｔ４の信号レベルの差を取れば、正味の信号を得ることができる。これらの信号は水平有効期間Ｈ−ＥＦＦの間に水平走査回路３４により順次読み出される。
【００１８】
【発明が解決しようとする課題】
以上、説明した図７の回路構成および図８の回路動作では、フォトダイオードから電荷検出部ＦＤへの電荷転送時に、以下の問題が生じる。
【００１９】
図９は、フォトダイオード１：ＰＤ（ｉ）、トランスファゲート２：ＴＸ（ｉ）、リセットゲート３：ＲＳ（ｉ）、電荷検出部ＦＤの各部のポテンシャルエネルギーを示す。図９の回路動作を図８のタイミングチャートに従って説明する。
【００２０】
図８の期間ｔ１で電荷検出部ＦＤの電位を電源電圧ＶＤにリセットした後、期間ｔ３でフォトダイオード１：ＰＤに蓄積した信号電荷量が読み出される。この時、読み出される信号電荷量は、信号レベルのポテンシャルエネルギーＦｓからトランスファゲート１：ＴＸ（ｉ）のＯＮ状態でのハイレベルポテンシャルエネルギーＦ０までの量ではなく、更に△１だけ深いポテンシャルエネルギーまでの量である。これは、熱放出効果により、フローティング状態のフォトダイオード１：ＰＤからポテンシャルエネルギーバリア△１を越えて余分な電荷が放出されるためである。
【００２１】
この現象は、信号読み出し動作毎に生じる。明るい信号状態の後に、暗い信号状態が数回の読み出し期間にわたって続くと、読み出し動作後のフォトダイオード１：ＰＤのポテンシャルエネルギーは、△２，△３，△４のように順次深くなっていく。このことは、暗い信号状態の場合でも、微少な信号が出力されることを示している。さらに、もう一度明るい信号状態になった場合には、深くなったポテンシャルレベルを基準に、信号電荷は蓄積していくため、その分目減りした信号電荷量となる。
【００２２】
したがって、暗い信号状態の後に明るい信号状態になると信号電荷量の減少が起こり、明るい信号状態の後に暗い信号状態になると余分な信号電荷が出力されてしまう。即ち、図７の回路構成および図８の回路動作では、残像現象が発生することになる。
【００２３】
なお図９のリセットゲート３：ＲＳ（ｉ）は、埋め込みチャネル型とされ、トランスファゲート２：Ｔｘ（ｉ）より深いポテンシャルエネルギーを有している。
【００２４】
残像現象の抑圧には、従来よりバイアス電荷の導入が有効であることが知られている。例えばＢＢＤ（ｂｕｃｋｅｔ  ｂｒｉｇａｄｅ  ｄｅｖｉｃｅ＝バケツリレー素子）では本質的にこのような動作の連続となるため、信号電荷とは別の一定量のバイアス電荷が導入される。イメージセンサのフォトダイオードの場合には、バイアスライトを設けることがバイアス電荷の導入に相当する。しかしながら、バイアスライトを設けることは、素子の使用に対し大きな負担となり、また光電変換ノイズの増大にもなる。
【００２５】
他の方法としては、フォトダイオードヘの電荷注入領域を別途設け、電荷注入領域からフォトダイオード側へ一度バイアス電荷を注入した後、スキミング転送により再度ダイオード側から電荷注入領域へ電荷を戻し、過剰転送分に相当する電荷のみダイオードに残す方法が開示されている（曽根  他、テレビジョン学会技術報告ＥＤ６２１、（１９８２））。この方法を光導電膜積層型ＣＣＤに適用した例もある（特開平２−１９６５７５公報）。これらの方法は、本来の構成素子に加えて電荷注入領域（例えばインプットソース）と制御ゲート（例えばスキミング用制御ゲートＴＧ２）とを付加する必要がある。従って、高密度の画素が求められる増幅型固体撮像素子では基板上のレイアウトに関して重大な問題となる。
【００２６】
更に別の解決法としては、フォトダイオードを完全空乏層型とし、読み出し時にフォトダイオード側に信号電荷が残留しない構造とすることが開示されている。この構造は、フォトダイオードの表面を高濃度の反対極性層で覆う必要があり、読み出し時に大きな電圧を必要とする。このことは、ＣＭＯＳ型イメージセンサの特長である低電圧駆動、低消費電力という利点がなくなり、このままでは許容されない。
【００２７】
本発明は、このような問題を解決するものであり、その目的は、電荷転送不良により発生する残像現象を解消して、低ノイズ、高感度、高画質の固体撮像装置を提供するものである。
【００２８】
【課題を解決するための手段】
本発明による固体撮像素子は、少なくとも１つの画素を備え、該画素はトランスファゲートでそれぞれ分離された光電変換素子と電荷検出部とを備え、該電荷検出部は、リセットゲートを介してドレインに接続される固体撮像装置であって、該リセットゲートは該電荷検出部の電位をリセットした後、該トランスファゲートがＯＮにされることにより該光電変換素子から該電荷検出部へ信号電荷転送を行い、その後、該トランスファゲートおよび該リセットゲート共にＯＮ状態で、該ドレインの電位をＨｉｇｈ状態→Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させ、該光電変換素子から該電荷検出部へ該信号電荷転送を行う期間をＴ１、該ドレインの電位を該Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させてから該トランスファゲートをＯＦＦ状態にするまでの期間をＴ２として、Ｔ１＝Ｔ２とすることを特徴として、それにより、上記目的が達成される。
【００２９】
前記電荷検出部の電位変化を増幅する増幅用トランジスタおよび該増幅用トランジスタの出力信号を選択的に読み出す画素選択用トランジスタをさらに備えた固体撮像装置であって、該増幅用トランジスタおよび該画像選択用トランジスタを介して信号電荷に対応する信号の読み出しを行った後に該ドレインの電位を変化させることによって該光電変換素子の電位が読み出し動作毎に一定電位にプリセットされるようになっていてもよい。
【００３０】
前記トランスファゲート、前記リセットゲート、前記増幅用トランジスタおよび画素選択用トランジスタは、すべて同じ極性のＭＯＳトランジスタによって形成されていてもよい。
【００３１】
前記トランスファゲートおよび前記リセットゲートは、共に埋め込みチャネル型ＭＯＳトランジスタであってもよい。
【００３２】
前記トランスファゲートを駆動するパルス電圧のハイレベルは、前記リセットゲートを駆動するパルス電圧のハイレベルより低くてよい。
【００３４】
複数の前記画素がマトリクス状に配列されており、前記ドレインポイントは、水平方向に行単位で走査回路に独立に接続されており、該走査回路によりパルス状の駆動電圧を行単位で順次印加されてもよい。
【００３５】
前記電荷検出部の電位をリセットした直後の信号と、前記光電変換素子から前記電荷検出部へ電荷転送を行った直後の信号との差分に基づいて、正味の信号成分を出力する相関２重サンプリング回路が設けられていてもよい。
【００３６】
本発明による固体撮像装置に駆動方法は、少なくとも１つの画素を備え、該画素はトランスファゲートでそれぞれ分離された光電変換素子と電荷検出部とを備え、該電荷検出部は、リセットゲートを介してドレインに接続される固体撮像装置の駆動方法であって、該方法は、該リセットゲートを介して該電荷検出部の電位をリセットする工程と、その後、該光電変換素子から該電荷検出部へ該トランスファゲートをＯＮにすることによって信号電荷転送を行う工程と、その後、該トランスファゲートおよび該リセットゲート共にＯＮ状態で、該ドレインの電位をＨｉｇｈ状態→Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させる工程とを有し、該光電変換素子から該電荷検出部へ該信号電荷転送を行う期間をＴ１、該ドレインの電位を該Ｌｏｗ状態→Ｈｉｇｈ状態へ変化させてから該トランスファゲートをＯＦＦ状態にするまでの期間をＴ２として、Ｔ１＝Ｔ２とすることを特徴とし、それにより、上記目的が達成される。
【００３７】
前記電荷検出部の電位変化を増幅する増幅用トランジスタおよび該増幅用トランジスタの出力信号を選択的に読み出す画素選択用トランジスタをさらに備えた固体撮像装置の駆動方法であって、該方法は、前記信号電荷転送を行う工程の後、該増幅用トランジスタおよび該画像選択用トランジスタを介して信号電荷に対応する信号の読み出しを行う工程を包含し、該光電変換素子の電位が読み出し動作毎に一定電位にプリセットされるようになっていてもよい。
【００３８】
前記トランスファゲート、前記リセットゲート、前記増幅用トランジスタおよび画素選択用トランジスタは、すべて同じ極性のＭＯＳトランジスタによって形成されていてもよい。
【００３９】
前記トランスファゲートおよび前記リセットゲートは、共に埋め込みチャネル型ＭＯＳトランジスタであってもよい。
【００４０】
前記トランスファゲートを駆動するパルス電圧のハイレベルは、前記リセットゲートを駆動するパルス電圧のハイレベルより低くてよい。
【００４２】
複数の前記画素がマトリクス状に配列されており、前記ドレインは、水平方向に行単位で走査回路に独立に接続されており、該走査回路によりパルス状の駆動電圧を行単位で順次印加される工程を有してよい。
【００４３】
前記電荷検出部の電位をリセットした直後の信号と、前記光電変換素子から前記電荷検出部へ電荷転送を行った直後の信号との差分に基づいて、正味の信号成分を出力する相関２重サンプリング回路が設けられていてもよい。
【００４４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
図１は、本発明による固体撮像装置の例を４画素の回路構成で示した回路図である。１画素の回路構成は、フォトダイオード１、トランスファゲート２、リセットゲート３、増幅用トランジスタ４、画素選択用トランジスタ５である。
【００４５】
電荷転送クロックライン１２、リセットクロックライン１３、画素選択クロックライン１５は、水平方向の駆動パルス電圧を供給する。リセットゲート３および増幅用トランジスタ４のドレインに接続された電源線１４０は、電源パルス電圧を供給する。電荷転送クロックライン、リセットクロックライン、画素選択ライン、電源線１４０は、それぞれ垂直走査回路２３，２２，２１，２４に接続されている。
【００４６】
ｉ行目の駆動パルス電圧ＶＲＳ（ｉ），ＶＳＥ（ｉ），ＶＴＸ（ｉ）は，それぞれリセットゲート３、画素選択用トランジスタ５のゲート、トランスファゲート２へ印加される。ｉ行目の電源パルス電圧ＶＤ（ｉ）は、リセットゲート３および増幅用トランジスタ４のドレインに印加される。
【００４７】
各列毎の垂直信号線１６には、負荷トランジスタ１７が接続されており、垂直信号線１６の信号が駆動トランジスタ３１および水平選択スイッチトランジスタ３２を介して、水平信号線３６に伝達される。水平選択スイッチトランジスタ３２は、水平走査回路３４からの信号により駆動される。水平信号線３６には、負荷トランジスタ３３が接続されている。水平信号線３６の信号がバッファアンプ３７で増幅され出力ＯＳとなる。
【００４８】
図２は、図１の回路動作を説明するタイミングチャートである。ｉ行目、ｉ＋１行目の各駆動パルス電圧ＶＲＳ（ｉ），ＶＳＥ（ｉ），ＶＴＸ（ｉ），ＶＲＳ（ｉ＋１），ＶＳＥ（ｉ＋１），ＶＴＸ（ｉ＋１）および電源パルス電圧ＶＤ（ｉ）、ＶＤ（ｉ＋１）は、１水平走査期間（１Ｈ）を隔てて同様のパルス電圧波形であるため、ｉ行目について説明する。
【００４９】
本発明では、電源電圧ＶＤも読み出し動作に同期して変化する。電源電圧ＶＤは、リセットゲート３および増幅用トランジスタ４のドレインに印加される。このときの電源電圧ＶＤの波形は、図２に示すように水平方向に行単位で変化する電源パルス電圧ＶＤ（ｉ）のパルス波形である。
【００５０】
期間ｔ１では、リセットゲート３：ＲＳ（ｉ）がＯＮ状態となり、ゲートのポテンシャルエネルギーが下がるためにリセットゲート３：ＲＳ（ｉ）のドレインより電荷検出部ＦＤへ電荷移動が起こり、電荷検出部ＦＤの電位を電源パルス電圧ＶＤ（ｉ）にリセットする。
【００５１】
期間ｔ２では、リセットゲート３：ＲＳ（ｉ）は、ＯＦＦ状態となるが電荷検出部ＦＤではリセット時の電位ＶＤ（ｉ）が保持される。
【００５２】
期間ｔ３では、トランスファゲート２：ＴＸ（ｉ）がＯＮ状態となり、ゲートのポテンシャルエネルギーが下がるためにフォトダイオード１：ＰＤに蓄積された信号電荷が電荷検出部ＦＤへ転送される。
【００５３】
期間ｔ４では、トランスファゲート２：ＴＸ（ｉ）がＯＦＦ状態となるが電荷検出部ＦＤでは信号電荷転送時の電位が保持される。ここまでの期間では、電源パルス電圧ＶＤ（ｉ）および駆動パルス電圧ＶＳＥ（ｉ）は、ハイレベルを保持している。期間ｔ１〜ｔ４において、画素選択クロックライン１５の駆動パルス電圧ＶＳＥ（ｉ）が画素選択用トランジスタ５のゲートへ印加され、画素選択用トランジスタ５がＯＮ状態であるため、電荷検出部ＦＤの検出信号は垂直信号線１６へ出力される。
【００５４】
図３は、フォトダイオード１：ＰＤ（ｉ）、トランスファゲート２：ＴＸ（ｉ）、リセットゲート３：ＲＳ（ｉ）、電荷検出部ＦＤの各部の接続状態とポテンシャルエネルギーとを示す図である。期間ｔ１〜ｔ４の図３の回路動作は、次のように説明できる。図２の期間ｔ１で電荷検出部ＦＤの電位を電源パルス電圧ＶＤ（ｉ）にリセットした後、期間ｔ３でフォトダイオード１：ＰＤに蓄積した信号電荷を電荷検出部ＦＤへ読み出す。この時、読み出される信号電荷量は、信号レベルのポテンシャルエネルギーＦｓからトランスファゲート２：ＴＸ（ｉ）のＯＮ状態でのハイレベルポテンシャルエネルギーＦ０までの量ではなく、更に△１だけ深いポテンシャルエネルギーまでの量である。これは熱放出効果により、フローティング状態のフォトダイオード１：ＰＤからポテンシャルバリア△１を越えて余分な電荷が放出されるからである。
【００５５】
本発明では、この現象は、明るい信号状態あるいは暗い信号状態にかかわらず常に１回しか発生せず、それ以上は進行しない。フォトダイオード１：ＰＤのポテンシャルエネルギーのリセットレベルは、常にＦ１で固定される。それは、以下に述べる期間ｔ５〜ｔ７の動作による。
【００５６】
期間ｔ５〜ｔ７の動作は、図２と図３とを用いて説明する。
【００５７】
期間ｔ５では、電源パルス電圧ＶＤ（ｉ）がＬｏｗレベルとなり、トランスファゲート２：ＴＸ（ｉ）、リセットゲート３：ＲＳ（ｉ）がＯＮ状態となるため、リセットゲート３：ＲＳ（ｉ）のドレインからフォトダイオード１：ＰＤへ電荷が注入される。
【００５８】
期間ｔ６では、電源パルス電圧ＶＤ（ｉ）が再びＨｉｇｈレベルとなり、トランスファゲート２：ＴＸ（ｉ）、リセットゲート：ＲＳ（ｉ）がＯＮ状態となるため、フォトダイオード１：ＰＤに注入された電荷量の内で、トランスファゲート２：ＴＸ（ｉ）のＯＮ状態でのハイレベルポテンシャルエネルギーＦ０を越える電荷量が再びリセットゲート３：ＲＳ（ｉ）のドレインへ戻され、フォトダイオード１：ＰＤの電位がプリセットされる。この時のフォトダイオード１：ＰＤのポテンシャルエネルギーは、フォトダイオード１：ＰＤの動作が期間ｔ３における動作と全く同じであることから、熱放出効果によりトランスファゲート２：ＴＸ（ｉ）のＯＮ状態でのハイレベルポテンシャルエネルギーＦ０から△１だけ深いポテンシャルエネルギーＦ１となる。即ち、信号電荷の読み出し後のフォトダイオード１：ＰＤの電位は常に一定電位Ｆ１へ固定される。
【００５９】
なお、熱放出効果による電位変化は時間と共に対数的に変化する。従って、ｔ３＝ｔ６とすることによりそれぞれの期間での電位変化を同一にできる。これを図４においてフォトダイオードの電位ΦPDの変化により示す。以上より、本発明ではｔ３＝ｔ６としてもよい。
【００６０】
期間ｔ５〜ｔ６の回路動作は、フォトダイオード１：ＰＤから信号電荷を読み出す動作毎に、フォトダイオード１：ＰＤの電位を一定値に保持する動作となる。従って、明るい信号状態あるいは暗い信号状態、および信号の継続期間に関係なく、常に同一基準電位Ｆ１から信号電荷が蓄積するため、残像現象は発生しない。
【００６１】
なお、期間ｔ７は、トランスファゲート２：ＴＸ（ｉ）がローレベルとなり、フォトダイオード１：ＰＤを外部回路から遮断し、その電位を上記電位（ポテンシャルエネルギー）Ｆ１に保持した後に電荷検出部ＦＤをも遮断するための予備期間である。
【００６２】
しかし、図４においてＶＲＳ（ｉ）の破線で示すように、ＦＤを遮断せず次回読み出し動作ｔ１まで電源ＶＤに接続しておくことも可能である。
【００６３】
図３において、リセットゲート３：ＲＳ（ｉ）およびトランスファゲート２：ＴＸ（ｉ）は、埋め込みチャネル型とされ、駆動パルス電圧ＶＲＳ（ｉ）、ＶＴＸ（ｉ）がローレベルでもＯＦＦ状態にならないように設定されている。これにより信号電荷蓄積時（ＴＸ，ＲＳともにローレベル）に、過大光がフォトダイオード１：ＰＤに入射した場合にも、過剰信号電荷は、リセットゲート３：ＲＳ（ｉ）のドレインへ排出され、ブルーミングが抑制される。また、トランスファゲート２：Ｔｘ（ｉ）の駆動パルス電圧ＶＴＸ（ｉ）のハイレベルは、リセットゲート３：ＲＳ（ｉ）の駆動パルス電圧ＶＲＳ（ｉ）のハイレベルより低く設定される。従って、信号読み出し時、フォトダイオードの信号は全て検出部へ転送され、電荷電圧変換ゲインは高く保たれる。
【００６４】
図５は、本発明による固体撮像装置の他の例を４画素の回路構成で示した回路図である。図５は、図１の固体撮像装置に対して、垂直信号線１６内で駆動トランジスタ３１の直前に、相関２重サンプリング（ＣＤＳ）回路１８を付加した点が異なる。相関２重サンプリング（ＣＤＳ）回路１８には、クランプクロックφＣＬおよびサンプルホールドクロックφＳＨが印加される。
【００６５】
図６は、図５の回路動作を説明するタイミングチャートである。垂直信号線１６では、期間ｔ１〜ｔ４の間に画素選択用トランジスタ５により選択された画素信号が読み出される。
【００６６】
期間ｔ２では、電荷検出部ＦＤをリセットした直後の電荷検出部ＦＤの電位信号が、期間ｔ４では、フォトダイオード１：ＰＤから電荷検出部ＦＤへ読み出された信号電荷による電荷検出部ＦＤの電位信号がリセットレベルのポテンシャルエネルギーを基準として、それぞれ現れる。このため、相関２重サンプリング（ＣＤＳ）回路１８は、期間ｔ２内で画像信号をクランプパルスφＣＬによりクランプし、期間ｔ４内で画像信号をサンプルホールドパルスφＳＨによりサンプルホールドすることで、電荷検出部ＦＤをリセットした直後の電位信号と、フォトダイオードから電荷検出部ＦＤへ電荷転送を行った直後の電位信号の差分を取ることができる。すなわちサンプルホールド出力信号は、正味の信号電荷による電荷検出部の電位変化のみの信号となる。これにより、画素毎のオフセットレベルのバラツキおよびリセット動作に伴い発生するリセットノイズは、キャンセルされ極めて低ノイズの高画質画像信号が得られる。
【００６７】
なお、上記相関２重サンプリング（ＣＤＳ）回路１８では、クランプ回路とサンプルホールド回路の組み合わせの例を示したが、本発明は、これに限定されるものではない。他の画像信号の検出方法としては、前述の電荷検出部ＦＤの電位信号をリセットした直後の信号をサンプルホールドした第１の信号と、フォトダイオード１：ＰＤから電荷検出部ＦＤへ電荷転送を行った直後の信号をサンプルホールドした第２の信号との間で、差動アンプ等により差分を取る方法でも良い。
【００６８】
【発明の効果】
以上より、本発明の固体撮像装置は、ドレインを水平方向に行単位で独立に接続し、フォトダイオードから電荷検出部へ電荷転送した後に、トランスファゲートおよびリセットゲートが共にＯＮ状態で、ドレインへ走査回路からのパルス電圧を行単位で順次印加することにより、フォトダイオードの電位が読み出し動作毎に一定電圧に保持され、残像現象が解消できる。その結果、画素構成要素を変更することなく、低ノイズで高感度、高画質の画像信号が得られる。
【００６９】
更に、フォトダイオードから電荷検出部への電荷転送期間と、ドレインからフォトダイオードへの電荷注入が完了した後トランスゲートをＯＦＦにするまでの期間と、を等しくすることにより、残像の時間依存成分を無くし、高精度に残像現象が解消される。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の実施形態で、４画素を含む回路図である。
【図２】図１の固体撮像装置における駆動パルス電圧のタイミングチャートである。
【図３】図１および図２の固体撮像装置の回路動作における各部の接続とポテンシャルエネルギーとを示す図である。
【図４】図１の固体撮像装置における駆動パルス電圧の別のタイミングチャートである。
【図５】本発明の固体撮像装置の他の実施形態で、４画素を含む回路図である。
【図６】図５の固体撮像装置における駆動パルス電圧のタイミングチャートである。
【図７】従来の固体撮像装置の回路図である。
【図８】従来の固体撮像装置における駆動パルス電圧のタイミングチャートである。
【図９】従来の固体撮像装置の回路動作における各部の接続とポテンシャルエネルギーとを示す図である。
【符号の説明】
１        フォトダイオード
２        トランスファゲート
３        リセットゲート
４        増幅用トランジスタ
５        画素選択用トランジスタ
１２      電荷転送クロックライン
１３      リセットクロックライン
１４      電源線
１５      画素選択クロックライン
１６      垂直信号線
１７      負荷トランジスタ
１８      相関２重サンプリング（ＣＤＳ）回路
２１      垂直走査回路
２２      垂直走査回路
２３      垂直走査回路
２４      垂直走査回路
３１      駆動トランジスタ
３２      水平選択スイッチトランジスタ
３３      負荷トランジスタ
３４      水平走査回路
３５      水平走査信号
３６      水平信号線
３７      バッファアンプ
１４０    ドレインに接続された電源線
【図１】
0003856283.tif 000002
【図２】
0003856283.tif 000003
【図３】
0003856283.tif 000004
【図４】
0003856283.tif 000005
【図５】
0003856283.tif 000006
【図６】
0003856283.tif 000007
【図７】
0003856283.tif 000008
【図８】
0003856283.tif 000009
【図９】
0003856283.tif 000010