(57)【特許請求の範囲】
【請求項１】
画素データが複数のシャフリングパターンで以てシャフリングされ、上記複数のシャフリングパターンが画単位毎に変化するようにされて磁気テープに記録されたディジタルビデオ信号を扱うディジタルビデオ信号処理装置において、
ディジタルビデオ信号に対し、画単位毎に変化するようにして施された複数のシャフリングパターンを、１つのシャフリングパターンに統一化する統一化手段と、
上記統一化手段から出力された上記ディジタルビデオ信号を溜め込むメモリと、
上記メモリに溜め込まれた上記ディジタルビデオ信号を、本来の順序で読み出すようにしたメモリ制御手段と
を有することを特徴とするディジタルビデオ信号処理装置。
【請求項２】
請求項１に記載のディジタルビデオ信号処理装置において、
上記統一化手段による統一化の処理は、記録時のテープ速度と異なるテープ速度で再生を行う変速再生のときにのみ行うようにしたことを特徴とするディジタルビデオ信号処理装置。
【請求項３】
請求項１に記載のディジタルビデオ信号処理装置において、
上記統一化手段は、シンクブロック毎に、トラック上の位置情報の変換とトラック番号の変換とをそれぞれ独立して行って上記統一化の処理をなすことを特徴とするディジタルビデオ信号処理装置。
【請求項４】
請求項３に記載のディジタルビデオ信号処理装置において、
補助シンクブロックの位置に応じて上記トラック上の位置情報の変換処理を切り替えるようにしたことを特徴とするディジタルビデオ信号処理装置。
【請求項５】
請求項３に記載のディジタルビデオ信号処理装置において、
補助シンクブロックに対しては、上記トラック番号の変換処理を行わないようにしたことを特徴とするディジタルビデオ信号処理装置。
【請求項６】
請求項３に記載のディジタルビデオ信号処理装置において、
上記トラック上の位置情報の変換は、入力されたシンクブロックに応じた値を選択する第１の処理と、該第１の処理で選択された上記入力されたシンクブロックに応じた値を上記入力されたシンクブロックの位置情報を示す値に加算する第２の処理とでなされることを特徴とするディジタルビデオ信号処理装置。
【請求項７】
画素データが複数のシャフリングパターンで以てシャフリングされ、上記複数のシャフリングパターンが画単位毎に変化するようにされて磁気テープに記録されたディジタルビデオ信号を扱うディジタルビデオ信号処理方法において、
ディジタルビデオ信号に対し、画単位毎に変化するようにして施された複数のシャフリングパターンを、１つのシャフリングパターンに統一化する統一化のステップと、
上記統一化のステップから出力された上記ディジタルビデオ信号を溜め込むメモリと、
上記メモリに溜め込まれた上記ディジタルビデオ信号を、本来の順序で読み出すようにしたメモリ制御のステップと
を有することを特徴とするディジタルビデオ信号処理方法。
【請求項８】
画素データが複数のシャフリングパターンで以てシャフリングされ、上記複数のシャフリングパターンが画単位毎に変化するようにされて磁気テープに記録されたディジタルビデオ信号を扱うディジタルビデオ信号処理装置を用いたディジタルビデオ信号再生装置において、
磁気テープから、画素データが複数のシャフリングパターンで以てシャフリングされ、上記複数のシャフリングパターンが画単位毎に変化するようにされて記録されたディジタルビデオ信号を再生する再生手段と、
上記再生手段により再生された上記ディジタルビデオ信号のエラー訂正を行うエラー訂正手段と、
上記エラー訂正手段によってエラー訂正されたディジタルビデオ信号の上記複数のシャフリングパターンを１つのシャフリングパターンに統一化する統一化手段と、
上記統一化手段から出力された上記ディジタルビデオ信号を溜め込むメモリと、
上記メモリに溜め込まれた上記ディジタルビデオ信号を、本来の順序で読み出し、再生信号として出力するようにしたメモリ制御手段と
を有することを特徴とするディジタルビデオ信号処理装置を用いたディジタルビデオ信号再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数のシャフリングパターンで以てシャフリングされたディジタルビデオデータを処理する場合の、高速再生時での上書きによるデータ消失を改善するようにしたディジタルビデオ信号処理装置および方法、ならびに、ディジタルビデオ再生装置に関する。
【０００２】
【従来の技術】
ディジタル方式で以てビデオ信号の記録／再生を行うディジタルビデオレコーダ（以下、ＤＶＲと略称する）が普及しつつある。このようなＤＶＲでは、ディジタルビデオ信号に対して、例えばＤＣＴ(Discrete Cosine Transform) を用いた圧縮符号化処理と共に、エラーが画面上で集中的に発生しないようにシャフリング処理が施される。そして、このデータに対して、さらに積符号を用いたエラー訂正符号が付加され、磁気テープに記録される。磁気テープへは、回転ヘッドによってヘリカルトラックが形成されることによって、ディジタルビデオ信号が記録される。このとき、互いにアジマス角の異なるヘッドで以て隣接したトラックが形成される、所謂ダブルアジマス方式が用いられる。
【０００３】
また、再生時には、磁気テープからの再生データに対して、デシャフリングが施され、シャフリングされたデータが元に戻される。そして、エラー訂正のためにエラー訂正符号が復号化された後、圧縮符号の復号化がなされる。さらに、エラー訂正しきれなかったデータに対して、所定の方法でコンシール処理が施される。このコンシール処理は、例えば、動きが多い画像に対してはフィールド内で、静止画など動きの少ない画像に対してはフィールド間で補間処理を行うことで行われる。
【０００４】
ＤＣＴを用いたデータの圧縮符号化は、１フレームの画面を例えば８×８画素に分割して得られるＤＣＴブロック単位で行われる。そして、圧縮符号化に先立って、データに対するシャフリングが行われる。ＤＣＴブロックを１画面内でシャフリングすることで、情報量の平均化を図り、圧縮の効率を高めると共に、エラーが画面上で集中的に発生するのを防ぐ。
【０００５】
従来では、１画面内におけるシャフリングのパターンが固定とされていた。そのため、磁気テープ上での記録位置と画素とが１対１の対応になってしまう。磁気テープに対する記録／再生の場合、磁気テープ上に例えばテープ長手方向の傷があったり、磁気ヘッドのクロッグなどにより、エラー訂正符号によって訂正不能なエラーが発生してしまう可能性がある。この場合、絶対に再生できない画素が多数発生してしまうことになる。
【０００６】
この問題を避けるために、シャフリングパターン（以下、ＳＦＰと略称する）を画単位（１フレーム単位あるいは１フィールド単位）で切り替える、ＳＦＰトグルと称される方式が提案されている。これによれば、ある画素が磁気ヘッドのクロッグのために再生できなくても、次の画では、クロッグしていない別のヘッドで再生されることになり、記録画像の再現ができる。特に、ＳＦＰトグル方式を用いない場合、静止画部分はコンシール処理をしたことが目立ちやすいが、この方法によれば、全画素の再現が行われる。
【０００７】
【発明が解決しようとする課題】
ところで、このようにしてビデオ信号の記録がなされたテープに対して、記録時よりも速いテープ速度で再生する、高速再生を行う場合について考える。図２４および図２５は、高速再生の際の、磁気ヘッドとトラックとの関係の例を示す。この例では、１フレームがアジマス記録された１２トラックからなり、隣接する２トラックで１セグメントが構成される。したがって、１フレームは、６セグメントからなり、磁気ヘッドの６回のスキャンで再生される。再生されたデータは、エラー訂正を行う際にフレーム単位でメモリに溜め込まれる。
【０００８】
なお、図２４Ａおよび図２５Ａでは、トラックが片アジマスのみで示されている。また、フレームが異なるトラックは、それぞれ塗り分けられ、ＳＦＰトグルにおける異なるＳＦＰにそれぞれ対応している。２種類のＳＦＰが交互に用いられることがわかる。さらに、矢印は、磁気ヘッドのスキャンを表し、スキャンＡ〜Ｆの６回のスキャンで、１フレーム分の画像データが再生される。図２４Ｂおよび図２５Ｂには、磁気ヘッドによる再生ＲＦ信号の波形と再生信号との例を、それぞれ示す。
【０００９】
図２４は、記録時の４倍の速度で再生を行う４倍速再生の例である。この例では、図２４Ａに示されるように、スキャン０，１，２とスキャン３，４，５とが、セグメントに関してそれぞれ同一の箇所を通過している。したがって、正確な倍数速度で磁気テープの走行がなされている場合、メモリ上では、スキャン３，４，５の再生データがスキャン０，１，２の再生データを上書きすることになり、スキャン０，１，２の再生データが消失する。
【００１０】
さらに、図２５に示される、記録時の３倍の速度で逆転再生を行う例では、図２５Ｂに示されるように、スキャン２回毎に同一箇所を通過することになる。つまり、この例では、スキャン０，１がスキャン２，３に上書きされ、そのスキャン２，３がさらにスキャン４，５に上書きされることになる。したがって、再生データとしては、最後のスキャン４，５の分しか残らないことになる。
【００１１】
このように、再生データは、溜め込むメモリのアドレスと画素とが１対１で対応しないため、メモリに溜め込まれた画像が再生される前に、その画像の画素が異なる画素で上書きされてしまう場合が生じるという問題点があった。
【００１２】
したがって、この発明の目的は、高速再生時におけるフレーム内のデータの上書きが生じないようなディジタルビデオ信号処理装置および方法、ならびに、ディジタルビデオ再生装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、画素データが複数のシャフリングパターンで以てシャフリングされ、複数のシャフリングパターンが画単位毎に変化するようにされて磁気テープに記録されたディジタルビデオ信号を扱うディジタルビデオ信号処理装置において、ディジタルビデオ信号に対し、画単位毎に変化するようにして施された複数のシャフリングパターンを、１つのシャフリングパターンに統一化する統一化手段と、統一化手段から出力されたディジタルビデオ信号を溜め込むメモリと、メモリに溜め込まれたディジタルビデオ信号を、本来の順序で読み出すようにしたメモリ制御手段とを有することを特徴とするディジタルビデオ信号処理装置である。
【００１４】
また、この発明は、上述した課題を解決するために、画素データが複数のシャフリングパターンで以てシャフリングされ、複数のシャフリングパターンが画単位毎に変化するようにされて磁気テープに記録されたディジタルビデオ信号を扱うディジタルビデオ信号処理方法において、ディジタルビデオ信号に対し、画単位毎に変化するようにして施された複数のシャフリングパターンを、１つのシャフリングパターンに統一化する統一化のステップと、統一化のステップから出力されたディジタルビデオ信号を溜め込むメモリと、メモリに溜め込まれたディジタルビデオ信号を、本来の順序で読み出すようにしたメモリ制御のステップとを有することを特徴とするディジタルビデオ信号処理方法である。
【００１５】
また、この発明は、上述した課題を解決するために、画素データが複数のシャフリングパターンで以てシャフリングされ、複数のシャフリングパターンが画単位毎に変化するようにされて磁気テープに記録されたディジタルビデオ信号を扱うディジタルビデオ信号処理装置を用いたディジタルビデオ信号再生装置において、磁気テープから、画素データが複数のシャフリングパターンで以てシャフリングされ、複数のシャフリングパターンが画単位毎に変化するようにされて記録されたディジタルビデオ信号を再生する再生手段と、再生手段により再生されたディジタルビデオ信号のエラー訂正を行うエラー訂正手段と、エラー訂正手段によってエラー訂正されたディジタルビデオ信号の複数のシャフリングパターンを１つのシャフリングパターンに統一化する統一化手段と、統一化手段から出力されたディジタルビデオ信号を溜め込むメモリと、メモリに溜め込まれたディジタルビデオ信号を、本来の順序で読み出し、再生信号として出力するようにしたメモリ制御手段とを有することを特徴とするディジタルビデオ信号処理装置を用いたディジタルビデオ信号再生装置である。
【００１６】
上述したように、この発明は、画単位毎に変化するようにして施された複数のシャフリングパターンを有するディジタルビデオ信号を、シャフリングパターンを統一化してメモリに溜め込み、メモリからディジタルビデオ信号を読み出す際には、本来の読み出しを行う順序で読み出すようにされているため、メモリ上で異なる画素による上書きがなされない。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を、図面を参照しながら説明する。先ず、理解を容易とするために、この発明を適用することができるディジタルＶＴＲについて説明する。このディジタルＶＴＲは、高解像度ビデオ信号を磁気テープに記録し、磁気テープから高解像度ビデオ信号を再生する。図１は、かかるディジタルＶＴＲの記録・再生系の構成の一例を示す。図１は、４個の記録ヘッドおよび４個の再生ヘッドを備えた４ヘッドシステムである。
【００１８】
図１において、入力端子１には、高解像度ディジタルビデオ信号が入力される。このディジタルビデオ信号が入力フィルタ２に供給される。入力フィルタ２では、（４：２：２）信号を（３：１：１）信号に圧縮するフィルタリング処理がなされる。また、クロック周波数が７４．２５ＭＨｚから４６．４０６２５ＭＨｚへ乗せ替えられる。
【００１９】
さらに、入力フィルタ２では、（３：１：１）信号を２チャンネルのデータに変換する。各チャンネルのデータは、４６．４０６２５ＭＨｚのデータレートを有する。この２チャンネルのデータに対して、ＢＲＲ(Bit Rate Reduction)エンコーダ３，４による圧縮符号化、エラー訂正エンコーダ（ＥＣＣエンコーダ）５，６によるエラー訂正の符号化処理がなされる。
【００２０】
この例では、ＢＲＲエンコーダ３，４では、フィールド内圧縮とフレーム内圧縮とを適応的に切り替えるように構成され、さらに、例えば８×８画素からなるＤＣＴブロックを単位とするシャッフリングがなされる。フィールド間の動きが多い場合では、フィールド内のデータによりＤＣＴブロックが構成され、一方、フィールド間の動きが少ない場合では、フレーム内のデータによりＤＣＴブロックが構成される。フィールド内圧縮符号化とフレーム内圧縮符号化との切り替えは、例えば１フレームを最小の単位としてなされる。
【００２１】
ＥＣＣエンコーダ５，６では、積符号の符号化が行われ、また、シンクブロックが連続する記録データの生成がなされる。まず、外符号の符号化が行われ、ついでテープ上に記録されているシンクブロック単位に、シンクブロックの順番や各種フラグ類が含まれるＩＤ部が付加される。そして、内符号の符号化が行われる。内符号の符号化範囲は、このＩＤ部分を含む。内符号のパリティとシンクブロックの先頭部分を示すシンク信号を含めて１シンクブロックが構成される。１シンクブロックが記録／再生されるデータの最小単位である。
【００２２】
ＥＣＣエンコーダ５，６の出力は、記録イコライザ７に供給される。記録イコライザ７からの２チャンネルの記録データが回転トランス８を介して記録ヘッドドライバ９Ｒに供給される。記録ヘッドドライバ９Ｒは、記録アンプおよびヘッドへの記録信号の供給を切り替えるスイッチング回路を有する。記録ヘッドドライバ９Ｒには、記録ヘッド１０，１１，１２，１３が接続され、記録ヘッド１０〜１３により記録データが磁気テープ１４上に記録される。
【００２３】
次に、再生側の構成について説明する。磁気テープ１４に記録された信号が再生ヘッド１５〜１８によって再生される。再生信号が再生ヘッドドライバ９Ｐに供給され、再生ヘッドドライバ９Ｐから２チャンネルの再生信号が得られる。この再生信号が回転トランス８を介して再生イコライザ２０に供給される。再生イコライザ２０によって再生等化され、再生シリアルデータが完成する。同時に再生イコライザ２０では、再生信号に同期したクロックが発生され、データと共にＥＣＣデコーダ２１，２２に供給される。
【００２４】
再生イコライザ２０の各チャンネルの出力信号（再生シリアルデータ）がＥＣＣデコーダ２１，２２に供給される。このＥＣＣデコーダ２１，２２では、入力データの同期検出をして、記録レートからシステムクロックに乗り替え、さらに、テープ上で発生する各種エラーを訂正する。すなわち、ＥＣＣデコーダ２１，２２では、予め構成されていた誤り訂正符号の内符号の訂正が行われる。内符号は１シンクブロック中に完結する。エラーの大きさが内符号の訂正能力内ならば、訂正が行われ、それ以上のものならば、エラー位置にエラーフラグをセットする。ついで、外符号の訂正に移り、エラーフラグを参照してイレージャー訂正が行われる。大部分のエラーはこれによって訂正しきれてしまうが、テープ長手方向に渡る長大エラーのような場合には、まれにエラー訂正しきれない時がある。その時には、外符号の検出能力範囲での検出が行われて、エラーワードの位置にエラーフラグをセットする。
【００２５】
ＥＣＣデコーダ２１，２２からは、４６．４０６２５ＭＨｚのクロックに乗せられ、シンクブロック単位でデータが出力され、また、ワードエラーフラグが出力される。ＥＣＣデコーダ２１，２２の出力がＢＲＲデコーダ２３，２４にそれぞれ供給される。ＢＲＲデコーダ２３，２４では、可変長符号化の復号、逆ＤＣＴ変換並びにデシャフリングを行い、圧縮符号の復号化を行う。さらに、ＢＲＲエンコーダ２３，２４でなされたフィールド内符号化／フレーム内符号化と対応して、ＢＲＲデコーダ２３，２４において、フィールド内復号／フレーム内復号がなされる。
【００２６】
ＢＲＲデコーダ２３，２４の出力信号がコンシール用のエラーフラグと共にコンシール回路２５に供給される。コンシール回路２５では、再生信号においてＥＣＣデコーダ２１，２２のエラー訂正能力を超えたエラーのコンシールを行う。例えばエラー訂正がなされずに欠損した部分を、所定の方法で補間することでなされる。例えばＢＲＲデコーダ２３，２４において、圧縮を解く際に、エラー位置にセットされているワードエラーフラグからＤＣＴ係数のどの次数のものにエラーが生じているのか判断される。比較的重要度が高い、ＤＣ係数や低次のＡＣ係数にエラーが生じている場合は、そのＤＣＴブロックの復号をあきらめ、次段のコンシール回路２５にコンシールフラグを渡し、そのＤＣＴブロック部分の補間処理が行われる。
【００２７】
コンシール回路２５の出力信号が出力フィルタ２６に供給される。出力フィルタ４６では、クロック周波数の乗り換え（４６．４０６２５ＭＨｚから７４．２５ＭＨｚへ）がなされ、また、２チャンネルの（３：１：１）信号を（４：２：２）信号に変換する。出力フィルタ２６から再生ビデオ信号が出力される。
【００２８】
入力オーディオデータは、オーディオプロセッサ１９で所定の処理を施され、ＥＣＣデコーダ５，６に供給される。ビデオデータと同様に、１トラックに記録される１チャンネルのオーディオデータ毎に積符号の符号化がされている。また、再生時には、オーディオデータは、ＥＣＣデコーダ２１，２２から取り出され、オーディオプロセッサ１９で所定の処理を施され出力される。
【００２９】
上述した記録ヘッド１０〜１３は、例えば９０Ｈｚで回転する回転ドラム上に取り付けられる。記録ヘッド１０および１２の対、並びに記録ヘッド１１および１３の対は、近接した位置に設けられる。また、記録ヘッド１０および１２のアジマスは、異なるものとされる。同様に、記録ヘッド１１および１３のアジマスは、異なるものとされる。さらに、１８０°で対向する記録ヘッド１０，１１の対が同一アジマスとされる。さらに、回転ドラムには、再生ヘッド１５，１６，１７および１８が設けられる。これら再生ヘッド１５，１６，１７および１８の配置ならびにアジマスの関係は、上述の記録ヘッド１０，１１，１２および１３のものと同様である。
【００３０】
回転ドラムに対して、１８０°の巻き付け角で以て磁気テープが巻き付けられ、記録データは、磁気テープ上に斜めのトラックとして順次記録される。記録ヘッドドライバ９Ｒには、記録アンプと共に、ヘッドの回転と同期して記録信号を切り替えるスイッチング回路が設けられている。再生ヘッドドライバ９Ｐにも、同様に、再生アンプおよびスイッチング回路が設けられている。ヘッドの回転と同期したスイッチングパルスＳＷＰが破線で示すように、サーボ回路２８から供給される。このスイッチングパルスＳＷＰは、ＥＣＣエンコーダ５，６，ＥＣＣデコーダ２１，２２にも供給される。
【００３１】
記録ヘッド１０〜１３および再生ヘッド１５〜１８にそれぞれ対応して、図１に示すように、Ａ，Ｂ，Ｃ，Ｄの符号を付した場合、記録ヘッド１０，１２により、記録ヘッドＡ，Ｂと対応するトラックが同時に形成され、次に記録ヘッド１１，１３により、記録ヘッドＣ，Ｄと対応するトラックＣ，Ｄが同時に形成される。この発明の実施の一形態では、ビデオ信号の１フレーム（１／３０秒）の記録データは、連続する１２トラックに記録される。互いにアジマスの異なる、隣接した２トラック（ＡおよびＢチャンネル、並びにＣおよびＤチャンネル）を１組としてセグメントが構成される。従って、ビデオ信号の１フレームは、６セグメントからなる。これら６個のセグメントのそれぞれには、０〜５までのセグメント番号が付される。なお、４チャンネルあるオーディオデータは、例えば、各トラックの中央部に、ビデオデータに挟まれるように記録される。
【００３２】
図２は、この発明を適用できるディジタルＶＴＲの他の例を示す。図２は、ビデオカメラとディジタルＶＴＲとが一体構成のもので、記録ヘッドおよび再生ヘッドをそれぞれ８個有する８ヘッドシステムである。１２０で示すＣＣＤによってカラー画像が撮像され、Ａ／Ｄ変換およびカメラプロセッサ１２１により２チャンネルのビデオ信号に変換される。各チャンネルのビデオ信号がＢＲＲエンコーダ１２２，１２３で圧縮符号化され、ＥＣＣエンコーダ３０，３１に供給される。
【００３３】
ＥＣＣエンコーダ３０，３１によって、各チャンネルがさらに２チャンネルに分割され、４チャンネルの記録データが形成される。記録イコライザ３２、回転トランス３３および記録ヘッドドライバ３４Ｒを介して、８個の記録ヘッド３５，３６，３７，３８，３９，４０，４１，４２に記録データが供給され、磁気テープ１４上に斜めのトラックとして記録される。
【００３４】
記録ヘッドと同様の再生ヘッド４３，４４，４５，４６，４７，４８，４９，５０が設けられ、再生ヘッドの出力信号が再生ヘッドドライバ３４Ｐにて４チャンネルの再生信号とされる。この再生信号が回転トランス３３を介して再生イコライザ５２に供給される。再生イコライザ５２の出力がＥＣＣデコーダ５３，５４に供給され、エラー訂正処理がなされる。ＥＣＣデコーダ５３，５４の出力では、２チャンネルの再生データが発生し、これらがＢＲＲデコーダ５５，５６で復号される。
【００３５】
サーボ回路５８からのスイッチングパルスＳＷＰがＥＣＣエンコーダ３０，３１、ＥＣＣデコーダ５３，５４、記録ヘッドドライバ３４Ｒおよび再生ヘッドドライバ３４Ｐに供給され、ヘッドの回転と同期したタイミング制御がなされる。
【００３６】
ＢＲＲデコーダ５５，５６で圧縮符号化が解かれた再生データがコンシール回路５９に供給され、訂正できないエラーの補間がなされる。コンシール回路５９の出力が出力フィルタ１２７に供給される。出力フィルタ１２７によって、（３：１：１）信号が（４：２：２）信号へ変換され、出力ビデオ信号として取り出される。
【００３７】
入力オーディオデータは、オーディオプロセッサ１２６で所定の処理を施され、ＥＣＣエンコーダ３０，３１に供給される。ビデオデータと同様に、１トラックに記録される１チャンネルのオーディオデータ毎に積符号の符号化がされている。また、再生時には、オーディオデータは、ＥＣＣデコーダ５３，５４から取り出され、オーディオプロセッサ１２６で所定の処理を施され出力される。
【００３８】
この図２に示す構成では、記録ヘッドおよび再生ヘッドが図１の構成の場合の２倍の個数（すなわち、８個）設けられている。これは、ドラムの回転数を図１の４ヘッドシステムの場合のものの半分とし、騒音の発生を抑えるためである。すなわち、図２における４個の記録ヘッド３５〜３８は、同一アジマスであり、記録ヘッド３９〜４２も同一アジマスである。記録ヘッド３５〜３８の組と記録ヘッド３９〜４２の組とは逆アジマスである。記録ヘッド３５（Ａ）および３６（Ｅ）の対、記録ヘッド３７（Ｃ）および３８（Ｇ）の対、記録ヘッド３９（Ｂ）および４０（Ｆ）の対、記録ヘッド４１（Ｄ）および４２（Ｈ）の対は、それぞれ１８０°対向で回転ドラム上に取り付けられている。
【００３９】
そして、記録ヘッド３５，３７，３９，４１がほぼ同時に磁気テープ１４をトレースし、次に、記録ヘッド３６，３８，４０，４２がほぼ同時に磁気テープ１４をトレースする。ドラム回転数を１／２とし、ヘッドの個数を２倍とするので、４ヘッドシステムと同一のトラックパターンがテープ上に形成される。このように、同時に記録されるトラックは４本ずつである。従って、回転トランス３３を通る記録信号は４系統となり、サーボ回路５８から供給されるスイッチングパルスＳＷＰによって対向ヘッドが選択される。再生ヘッド４３〜５０も記録ヘッドと同様の関係を有する。
【００４０】
図２の８ヘッドシステムでは、再生信号は４系統で、図１の構成の倍の本数であるが、データレートは半分なので、入力段を追加すれば、それ以降は図１の場合と全く同じ回路で処理できる。また、逆アジマスについても同様の回路で良いので、結局、ＥＣＣデコーダ２１，２２（図１）とＥＣＣデコーダ５３，５４は、全て同じＩＣで実現できる。この発明は、上述した４ヘッドシステムのディジタルＶＴＲ（図１）および８ヘッドシステムのディジタルＶＴＲ（図２）の何れに対しても適用することができる。以下の説明は、４ヘッドのディジタルＶＴＲに対してこの発明を適用した場合である。
【００４１】
磁気テープ上に形成される１トラックのフォーマットを図３に示す。このトラックは、ヘッドがトレースする方向に沿って、データ配置を表している。１トラックは、ビデオセクタＶ１、Ｖ２とオーディオセクタＡ１〜Ａ４とに大別される。１トラック内に記録されるビデオデータおよびオーディオデータを単位として積符号の符号化がされる。ＯＰ１、ＯＰ２は、ビデオデータを積符号化した時に発生する外符号のパリティを示す。オーディオデータを積符号化した時に発生する外符号のパリティは、オーディオセクタ内に記録される。各トラックは等間隔２３３バイトに区切られていて、そのひとつひとつをシンクブロックと称す。
【００４２】
１トラック内に記録される各データの長さの一例を図３に示す。この例では、１トラック内に、２７５シンクブロック＋１２４バイトのデータが記録される。ビデオセクタは、２２６シンクブロックである。また、１トラックの時間長は約５．６ｍｓである。セクタ間の隙間に無記録部分が挟まっている。この隙間は、エディットギャップと称され、セクタ単位の記録をする際に、隣のセクタを消去してしまうことのないように設けられている。
【００４３】
図４Ａは、ビデオデータに対するエラー訂正符号の構成の一例である。１トラックに記録される量のビデオデータ毎にエラー訂正符号化がなされる。すなわち、この１トラック分のビデオデータが（２１７×２２６）に配列される。この配列の垂直方向に整列する２２６ワード（１ワードは、ここでは１バイト）に対して（２５０，２２６）リード・ソロモン符号の符号化（外符号の符号化）がなされる。２４ワードの外符号のパリティが付加される。外符号を用いることによって、一例として、１０ワードまでの通常エラー訂正、並びに２４ワードまでのイレージャ訂正を行うようにしている。
【００４４】
また、２次元配列の水平方向に整列する２１７ワード（ビデオデータまたは外符号のパリティ）に対して、２ワードのＩＤが付加される。そして、水平方向に整列する（２１７＋２＝２１９）ワードに対して（２３１，２１９）リード・ソロモン符号の符号化（内符号の符号化）がなされる。その結果、１２ワードの内符号のパリティが発生する。内符号を用いることによって、一例として、４ワードまでのエラー訂正を行い、また、外符号のエラー訂正のためのイレージャフラグが生成される。
【００４５】
なお、オーディオデータに対しても、１トラック中のデータ量は異なるが、ビデオデータと同様に積符号の符号化がなされる。
【００４６】
外符号の符号化がされ、ＩＤを含む外符号の符号化出力に対して内符号の符号化がなされる。内符号の符号化方向にデータが切り出され、ブロックシンクが付加されることによって、図４Ｂに示すように、２３３バイト長の１シンクブロックが構成される。すなわち、図４Ａの配列の各行の（２＋２１７＋１２＝２３１）ワードに対して２ワードのブロックシンクが付加される。磁気テープ上には、シンクブロックが連続するデータがスクランブルの処理を受けてから記録される。
【００４７】
各シンクブロックには、シンクパターンの後に、２バイトのＩＤ（ＩＤ０およびＩＤ１）が挿入される。図５は、これらＩＤ０およびＩＤ１の構成を示す。ＩＤ０は、シンクブロック番号を示す（図５Ａ）。１トラック内のシンクブロックは、シンクブロック番号によって、区別可能とされている。また、ＩＤ１には、オーディオセクタ／ビデオセクタを区別するフラグＳｅｃｔｏｒ  ａ／ｖ、アジマスが異なる隣接するトラックを区別するためのトラック番号Ｔｒａｃｋ  ｂ／ａ（トラックＴｒ０／１）、０〜５のセグメント番号Ｓｅｇの情報が挿入される。さらに、圧縮符号化のパラメータ（フレーム内符号化／フィールド内符号化：Ｆｒｍ／Ｆｌｄ、高画質／標準画質：ＨＱ／ＳＱ、シャッフリングパターンＳＦＰ）のフラグもＩＤ１に挿入される（図５Ｂ）。
【００４８】
さらに、各シンクブロック中の２１７ワードのデータ中の先頭の１ワード（ＨＤで示す）は、データヘッダである。このデータヘッダ中には、データの量子化特性等を示す情報と共に、１ビットのシンクエラーフラグ挿入される。
【００４９】
次に図６を用いて、ＥＣＣデコーダ２１または２２のより詳細な構成を説明する。８ヘッドシステムにおけるＥＣＣデコーダ５３（または５４）も、入力系統が２倍となるのみで、図６と同様の構成である。図６において、６０は、ＥＣＣデコーダのＩＣ回路の部分を示す。このＥＣＣデコーダＩＣ６０は、内符号エラー訂正機能、外符号エラー訂正機能、オーディオ信号処理機能、エラーカウント機能、補助データ読出し機能を基本的に有している。
【００５０】
このＥＣＣデコーダＩＣ６０に対して、９４Ｍｂｐｓの記録レートで再生されるシリアルデータと、それから生成したクロックがパラレルで入力され、Ｓ／Ｐ変換器６１に入力され、シリアルからパラレルデータへ変換された８ビット幅のデータと、１／８分周されたクロックになる。
【００５１】
この段階のデータは、高速の１ビット幅のデータが単純に１１Ｍｂｐｓレートの８ビット幅に低速化されただけなので、バイト単位およびシンクブロック単位の切れ目が適当であり、同期検出回路６２の同期検出機能によって、それらが正規のデータ列に変換される。バイトの切れ目は、同期検出回路６２の出力端子のビットアサインに規定され、また、シンクブロックの切れ目は、同期検出回路６２で追加されるストローブパルスＳＴＢで規定される。次にレート変換器６３によって、システムクロック４６ＭHzに乗せ替えられる。
【００５２】
なお、ＥＣＣデコーダＩＣ６０は、８ヘッドシステムに対応するため、メイン系とサブ系との２系統の入力を有する。以上は、メイン系を通った入力に対する回路であるが、サブ系の入力に対しても同様の構成が設けられている。サブ系の再生データを処理するために、メイン系と同様にＳ／Ｐ変換器６５、同期検出回路６６、レート変換器６７が設けられている。これらの回路が出力するデータパケットは、混合器６８のＯＲ回路で１系統に混合される。もともと１１Ｍｂｐｓのレートで来た信号が４６Ｍｂｐｓのレートに変換される。従って、各パケット間に隙間が空くので、サブ系とメイン系のデータの混合が可能である。但し、無造作に混合処理を行うと、両方の系のデータが衝突するため、二つのレート変換器６３，６７は互いにビジーを参照に調歩していて、相手の出力中は出力を留めるようにしている。このとき同時に、パケットの出所が判別できるように、サブ／メインという１ビットのフラグをパケット中に埋め込む。
【００５３】
入力されるスイッチングパルスＳＷＰは、内部回路の遅延時間分、タイミング生成器６４にて遅延され、また、テープ走行方向を示す情報等が同様に遅延され、レート変換器６３，６７にてパケットに埋め込まれる。レート変換器６３，６７は、ヘッド切替えのタイミングで初期化され、ストローブパルスＳＴＢでカウントされるカウンタを有し、このカウンタによって、フォーマット的にデータ無記録区間（以下ギャップと称する）であるか否かを判別し、その情報もパケットに折り込む。
【００５４】
混合器６８から出力されたパケットは、内符号デコーダ６９によって内符号訂正される。内符号デコーダ６９からのデータには、例えば訂正不能か否か、何バイト訂正したかといったエラー訂正情報がパケット上にも埋め込まれて、ＩＤ再現回路７１に入力される。内符号デコーダ６９で内符号訂正不能だった場合、ＩＤを信用できない。しかしながら、後述するメモリコントローラ７４では、そのＩＤを参考にして外符号訂正の系列や順番を決めるので、ＩＤを再現する必要がある。前後の訂正不能でないパケットのＩＤなどから予想して、訂正不能のパケットのＩＤを再現するのが、ＩＤ再現回路７１の機能である。このＩＤ再現回路７１は、後から来るパケットも参照するために、３個のパケットを格納できるＲＡＭを、メイン系とサブ系とでそれぞれに持っている。そのＲＡＭを流用して、１６ビット幅への変換、並びにビデオ外符号デコーダ７６との調歩を行っている。
【００５５】
なお、内符号デコーダ６９から得られるエラー訂正情報は、図示されないエラーモニタに入力される。エラーモニタで、エラー訂正情報とその他の情報とが併せてエンコードされ、メイン／サブそれぞれの信号に集約され、ＥＣＣデコーダＩＣ６０の外部に出力される。この出力をＤ／Ａ変換することで、エラー訂正の状態を観測することができる。
【００５６】
ＩＤ再現回路７１から出力されるデータは、デスクランブラ７２によって、デスクランブル処理や、この発明の主旨であるシャフリングパターンの統一化処理などが加えられる。デスクランブラ７２から出力された本線データは、メモリコントローラ７４を介してＩＣに外付けのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory) ７５に蓄えられていく。
【００５７】
この際、メモリコントローラ７４は、デスクランブラ７２から来るデータのタイミングコントロールおよびＳＤＲＡＭ７５へのセグメント別にビデオデータ、オーディオデータに分けて書込むためのアドレスコントロールを行う。
【００５８】
メイン系のビデオデータが１エラー訂正符号ブロック（１トラック分）溜まったところで、ビデオ外符号デコーダ７６による外符号訂正処理を行うために、ＳＤＲＡＭ７５に対して読出しコントロールを行い、外符号方向にデータを読み込み、ビデオ外符号デコーダ７６へデータを送る。メモリコントローラ７４は、外符号の処理が終わったデータから再びＳＤＲＡＭ７５に戻すための書き込みを行う。
【００５９】
１トラック分の外符号の復号処理が終わったデータに対して、メモリコントローラ７４がメイン／サブデータの選択を行って、内符号方向に読出して、図示されないＩＤリナンバ回路を介して圧縮デコーダとのインターフェイスのためにＩＤを付け替えられ、端子７７から出力される。
【００６０】
一方、オーディオデータは、１フィールド分（オーディオデータの１つのエラー訂正符号化単位）がＳＤＲＡＭ７５に溜まると、オーディオ処理回路７８に供給される。オーディオ処理回路７８で外符号訂正，デシャッフリング，エラー補間などの所定の処理がなされた後、シリアルデータに変換され、端子７９から出力される。
【００６１】
以上説明した他に、システムコントロールのマイコン（以下、シスコンと称する）とのインターフェース８０が設けられ、シスコンによって各種設定をしたり、エラー情報を読み取ったりすることが可能とされている。さらに、図示しないが、ビデオデータ以外のビデオ補助データを抽出する回路と、オーディオデータ以外のオーディオ補助データを抽出する回路とが設けられ、抽出された補助データがインターフェース８０を介してシスコンへ送られる。さらに、エラー数を計数するエラーカウンタ７３も設けられている。
【００６２】
なお、シスコンとのデータのやりとりは、インターフェイス８０，タイミング生成回路６４，エラーカウンタ７３，メモリコントローラ７４，外符号デコーダ７６，オーディオ処理回路７８，インターフェイス８０の順に、所定のビット幅のバス８１を用いデータが流される。各部において、バス８１から必要なデータが取り出される。また、各部において、インターフェイス８０で読み出されるためのデータがバス８１に対して流される。
【００６３】
次に、磁気テープ１４上のデータがＳＤＲＡＭ７５に書き込まれるまで、どのように変化していくかを、図７〜図１３を用いて説明する。図７は、テープ上の記録パターンを示す。図３を参照して、上述したように、１トラックは６個のセクタに分割されており、ＩＤ０という、セクタ内で連続した通し番号が振られる（１６進表記）。各セクタの間は、エディットギャップと称される無記録部分が設けられる。このエディットギャップは、セクタ単位の記録をするとき、記録しないセクタを破壊しないためのマージンとして設けられる。実際には、このエディットギャップに対して同期検出のために同期パターンＳＹ０，ＳＹ１，およびＩＤ０，ＩＤ１が記録される。また、全セクタを記録する際には、残りをサブナイキスト周波数の信号で満たすことになっている。
【００６４】
この信号が再生され、同期検出回路６２で同期検出まで終了すると、図８のようなデータ列ができる。これは記録時のデータ列と全く同じであり、先頭から、同期検出に使う固定パターンＳＹ０，ＳＹ１，シンクブロックの特定に使うＩＤ０，ＩＤ１，２１７ｂｙｔｅのデータ本体Ｄ０〜Ｄ２１６，内符号訂正のための１２ｂｙｔｅのパリティｉｐ０〜ｉｐ１１という構成とされる。
【００６５】
このデータ列がレート変換器６３に供給され、図９に示されるようなパケットとされる。レートが高くなるため、それまで間断なく連なっていたパケットは、不連続とされる。このとき、ＳＹ０，ＳＹ１は除去され、代わりにｐｉｄ０とｉｄ２というデータが組み込まれる。
【００６６】
ｐｉｄ０は図７に示された値を取る。図１０Ａは、ｐｉｄ０の構成を示す。このｐｉｄ０は、ヘッド切替えを示す信号ＳＷＰからの時間で予想したＩＤ０の期待値である。従って、基本的にＩＤ０と同じ値を取る。しかしながら、エディットギャップの区間では不要であるため、この区間では’ｆｆｈ’が代入される。また、これにより、その区間がエディットギャップであることが示される。なお、「ｈ」が付された数値は、１６進表記であることを表す。各図中では、煩雑さを避けるために「ｈ」の表記は省略されている。
【００６７】
図１０Ｂは、ｉｄ２の構成を示す。このｉｄ２は、先に述べたヘッドの切替えを示すフラグＯｐｐＨｅａｄ，Ｓｕｂ／Ｍａｉｎの判別に使うフラグＳｕｂＨｅａｄ，テープ走行方向を示すフラグＴａｐｅＤｉｒ，ＤＴ  Ｊｕｍｐを示すフラグＪｕｍｐ，ＳＹ０とＳＹ１が正しい値だったかどうかを示すフラグＦａｂＳｙｎｃといった情報を含む。他のビットは、この段階では未定とされ’０’が代入される。
【００６８】
図９に戻り、レート変換器６３では、トラックの切り替わり目、すなわちスイッチングパルスＳＷＰに基づくタイミング９０や９１（図７を参照）で、Ｎｕｌｌパケット９２が付加される。このＮｕｌｌパケット９２でｉｄ２が伝送される。このＮｕｌパケット９２は、図９に示されるように、２ｂｙｔｅからなる短いパケットであり、先頭のｐｉｄ０が’００ｈ’であることで特定できる。
【００６９】
次いで、内符号デコーダ６９で内符号訂正され、図１１に示されるデータ列を得る。ｉｐ０〜ｉｐ１１は、内符号訂正処理が済むと不要となるので除去され、代わりに’０’で満たされる。また、内符号訂正の結果がｃ１ｅｆとされ、そのパケットに組み込まれる。図１０Ｃは、ｃ１ｅｆの構成を示す。このように、ｃ１ｅｆは、３ビットからなる内符号訂正による実訂正数ＴｔｌＥＲＲ，それぞれ１ビットずつからなる、訂正不能を表すフラグＥｒｒｏｒおよびｉｄ２から書き写したフラグＦａｂＳｙｎｃを含む。
【００７０】
続くＩＤ再現回路７１において、ＳＤＲＡＭ７５のビット幅に合わせるため、データ列の幅が１６ビットとされる。同時に、メモリコントローラ７４がＳＤＲＡＭ７５のアドレスを計算するための時間を確保するため、ＩＤ０，ＩＤ１の期間を延ばす処置も加わる。これは、メモリコントローラ７４から出力される信号ｂｕｓｙを参照してなされる。図１２は、ＩＤ再現回路７１から出力されるパケットを示す。パケットの先頭に配されるｐｉｄ０，ｉｄ２は、図１２に示されるように、パケットの後端側に転写され、ＳＤＲＡＭ７５に書き込めるようにされる。
【００７１】
ここでは、ｉｄ２にＲｅｑＣ２と称されるフラグが加わる。これは、外符号訂正が省略可能か否かを判断するためのフラグである。ＩＤ再現回路７１では、ＩＤ０の連続性が検出される。このＩＤ再現回路７１は、エラーのＩＤ０を前のパケットのＩＤ０から求める回路を有する。この回路出力は、ＩＤ０の期待値と考えることができる。正常に内符号訂正されたＩＤ０がこの期待値と異なる場合、パケットの欠落や重複があったとされる。このようにしてＩＤ０の連続性が検出され、その検出結果がＲｅｑＣ２に乗せられる。
【００７２】
データＤ０〜Ｄ２１６は、記録時に、記録周波数の分布を平坦化させるために、ＥＣＣエンコーダ５によって、例えばＭ系列によってスクランブルが掛けられている。これらのデータは、デスクランブラ７２を介して元の値に戻される。図１３は、デスクランブラ７２から出力されるパケットを示す。デスクランブラ７２では、さらに、ＳＤＲＡＭ７５のチェック用のＣＲＣＣ (Cyclic Redundancy Check Code) が後端側に埋め込まれる。このパケットは、メモリコントローラ７４を介してＳＤＲＡＭ７５に蓄えられる。
【００７３】
次に、デスクランブラ７２について説明する。図１４は、デスクランブラ７２の構成の一例を概略的に示す。このデスクランブラ７２には、シスコンから出された設定情報などがエラーカウンタ７３を介して供給される。このシスコンからの設定情報は、図１４中で「ｆｒｏｍ  ＥＣ」として表されている。同様に、エラーカウンタ７３とインターフェイス８０とを介してシスコンに対して送られる情報を「ｔｏ  ＥＣ」として表す。
【００７４】
デスクランブラ７２に対して、パケットと共にストローブ信号ＳＴＢが供給される。パケットがデスクランブル回路１００，ＳＦＰ統一化回路１０１，およびＣＲＣＣ回路１０２を介して出力される。一方、パケットから抽出されたｐｉｄ０および信号ＳＴＢとがコントローラ１０３に供給される。また、コントローラ１０３に対して、シスコンからの設定情報が供給される。コントローラ１０３は、デスクランブラ７２の全体を制御するもので、コントローラ１０３によって、供給された信号ＳＴＢおよびシスコンからの設定情報とに基づき、デスクランブラ７２内部で必要とされるタイミング信号や各種のステータス信号が生成される。タイミング信号がデスクランブル回路１００，ＳＦＰ統一化回路１０１，ＣＲＣＣ計算回路１０２，およびエラーカウント回路１０４に対して供給される。各種ステータス信号がＳＦＰ統一化回路１０１およびエラーカウント回路１０４に対して供給される。
【００７５】
デスクランブラ回路１００において、ＩＤ０を初期値としたＭ系列によって、パケットのスクランブルが解除される。例えば、ＥｘＯＲ回路を用い、ＩＤ０を開始点としたＭ系列とデータとの排他論理和をとることによって、スクランブルが解除される。
【００７６】
デスクランブル回路１００の出力がＳＦＰ統一化回路１０１に供給されると共に、エラーカウント回路１０４に対して供給される。エラーカウント回路１０４は、供給されたパケットから各種エラー情報を抽出してまとめ、エラーカウンタ７３に対して供給する。一方、ＳＦＰ統一化回路１０１では、供給されたパケットに対してＳＦＰの統一化を行う。このＳＦＰ統一化回路１０１での処理については、後述する。ＳＦＰ統一化回路１０１の出力がＣＲＣＣ計算回路１０２を介して、デスクランブル回路７２から出力される。
【００７７】
なお、エラーカウント回路１０４で抽出されたエラー情報は、外符号訂正の要／不要を判断するＯＯＰＳ判定回路１０５に供給される。このＯＯＰＳ判定回路１０５には、シスコンにより設定された情報として、再生品質に対応した条件によるシスコン設定情報ＯＯＰＳが供給される。このシスコン設定情報ＯＯＰＳとエラーカウント回路１０４から供給されＡエラー情報とに基づき、フラグＲｅｑＣ２が生成される。このフラグＲｅｑＣ２は、ＣＲＣＣ計算回路１０２に供給され、ｉｄ２のフラグＲｅｑＣ２に反映される。
【００７８】
ここで、磁気テープに対するデータの記録フォーマットについて、詳細に説明する。図１５は、テープ上のトラックパターンを２フレーム分示す。それぞれのトラックは、上述した図７の記録パターンを有する。図１５において、１トラックが帯１本で表され、縦横の比率は、横方向に拡大されている。アジマスの互いに異なる隣接した２トラックが１組とされ、セグメント（Ｓｅｇ）と称される。この図では、左から、Ｓｅｇ１，Ｓｅｇ２，Ｓｅｇ３，・・・の順に記録され、都合１２トラック（６セグメント）で１フレームが構成される。
【００７９】
各トラックは、ＯＰ１(Video Outer Parity 1), Ｖ１(Video Data 1), Ａ１(Audio Data 1), Ａ２，Ａ３，Ａ４，Ｖ２，ＯＰ２というセクタに分割され、各隙間に無記録部分が狭まれる。この無記録部分からなる隙間は、Ｅｄｉｔ  Ｇａｐと称され、セクタ単位の記録を行う際に、隣のセクタを消去してしまうことの無いように設けられるものである。
【００８０】
各トラックは、２３３バイト毎に、等間隔に区切られる。区切られたそれぞれを、シンクブロックと称する。ＩＤ１のＬＳＢとＩＤ０の８ビットとでそのシンクブロックの意味が表される。ＩＤ１のＬＳＢは、そのシンクブロックがオーディオデータのものなのか、ビデオデータのものなのかを表す。ＩＤ０は、セクタ内での通し番号に相当し、図１５の左端の目盛りに記された値を有する。
【００８１】
図１５において、偶数セグメントではセクタＶ１の最後、奇数セグメントではセクタＶ１の先頭に、ＡＵＸ(Auxiliary) シンクブロックが１シンクブロック分配される。このＡＵＸシンクブロックには、ＩＤ１の直後から２４バイトのウェイティング・ファクタと称される圧縮パラメータが記録される。また、このＡＵＸシンクブロックには、上位３ビットがＩＤ１と同一の内容であるＸＩＤ１が記録されると共に、タイムコードやユーザコードなどを含むＡＵＸ部が１８２バイト記録される。
【００８２】
上述したように、このＡＵＸシンクブロックは、セグメント番号によってトラック中の位置が変化する。そのため、Ｖ１セクタ内におけるデータ本体の範囲は、２種類存在することになる。これは、ＩＤ０で示すと、偶数番号のセグメントで０Ｄｈ〜７Ａｈ、奇数番号のセグメントで０Ｅｈ〜７Ｂｈである。図１５から分かるように、このデータ本体の範囲は、シャフリングパターンＳＦＰおよびトラック番号には無関係で、セグメント番号だけで決められる。一方、Ｖ２セクタでは、データ本体は、一律してＦ８０ｈ〜Ｆ２ｈの範囲に配される。
【００８３】
なお、各セグメントにおいて、トラックがアジマス角に応じてトラックＴｒ０およびＴｒ１とに振り分けられる。すなわち、アジマス角が同じトラックは、例えばトラックＴｒ０とされ、他のアジマス角を有するトラックは、トラックＴｒ１とされる。
【００８４】
次に、入力端子１から供給されたディジタルビデオ信号が磁気テープ１４に記録されるまでの処理について、概略的に説明する。
【００８５】
入力端子１に入力された４：２：２ディジタルビデオ信号は、図１６Ａに示されるように、輝度信号Ｙが１９２０×１０８０画素、色差信号Ｐｂ，Ｐｒがそれぞれ９６０×１０８０画素という画素構成である。これが、インプットフィルタ２で３：１：１に帯域圧縮され、図１６Ｂに示されるように、輝度信号Ｙが１４４０×１０８０画素、色差信号Ｐｂ，Ｐｒがそれぞれ４８０×１０８０画素とされる。
【００８６】
帯域圧縮されたディジタルビデオ信号は、インプットフィルタ２の出力において、さらに２系統に分配される。この信号を図１７Ａに示す。輝度信号Ｙが、それぞれ７２０×１０８０画素からなる輝度信号Ｙ０およびＹ１とに分配される。同様に、色差信号Ｐｂがそれぞれ４８０×１０８０画素からなる色差信号Ｐｂ０，Ｐｂ１とに分けられる。同様に、色差信号Ｐｒがそれぞれ４８０×１０８０画素からなる色差信号Ｐｒ０，Ｐｒ１とに分けられる。信号Ｙ０，Ｐｂ０，およびＰｒ０が一方の片アジマスに対応し、信号Ｙ１，Ｐｒ１，およびＰｒ１が他方の片アジマスに対応する。
【００８７】
この分配をサブサンプルと称する。データを１サンプル毎に２系統に振り分けることで、極めて相関の高い２枚に分離し、再生時に何方かがエラーで潰れた場合に、もう一方で補間するための方式である。データの振り分けは、例えば奇数番目の画素と偶数番目の画素とが別々の系統に振り分けられることでなされる。
【００８８】
こうして得られた２系統の信号は、各々ＢＲＲエンコーダ３，４に供給される。ＢＲＲエンコーダ３，４では、供給されたデータを、先ず８×８サンプルのブロックに区切り、これを圧縮符号化の際の単位とする。この単位ブロックを、ＤＣＴブロックと称する。図１７Ｂは、サブサンプリングされたデータがＤＣＴブロックに区切られた様子を示す。例えば輝度信号Ｙ０では、７２０×１０８０画素が８×８画素毎に区切られ、９０×１３５ＤＣＴブロックとされる。
【００８９】
さらに、ＢＲＲエンコーダ３，４では、エラーが画面上で集中しないために、ＤＣＴブロックを散らすシャフリング処理がなされる。シャフリング処理は、２×３ＤＣＴブロックで構成されるシャフリングブロック（ＳＨＢ）単位で行われる。
【００９０】
図１８は、あるシンクブロックの画面上での分布の例を示す。各シンクブロックには、９ＤＣＴブロックの輝度信号Ｙと、それぞれ３ＤＣＴブロック分の色差信号Ｐｂ，Ｐｒが含まれる。１シンクブロックは、図１８に示されるように、各サブサンプルのそれぞれにおいて、ＤＣＴブロック毎に分散される。すなわち、各サブサンプルのそれぞれにおいて、輝度信号Ｙに関しては９箇所に、色差信号Ｐｂ，Ｐｒに関してはそれぞれ３箇所に分散されて配置される。
【００９１】
図１８において、１シンクブロック分のデータが分散され配置されることを示す各点は、それぞれ１つのシャフリングブロックに所属する。そして、シャフリングブロックは、２×３ＤＣＴブロックからなり、各々のシャフリングブロックには、他の５シンクブロックのデータも同様に属している。１つのシャフリングブロックは、セグメント番号の互いに異なるトラック上の、互いに異なるＩＤ０値を有するシンクブロック（に含まれるＤＣＴブロック）のデータから構成される。
【００９２】
図１９は、シャフリングブロック内でのＩＤ０の値とセグメント番号との対応の一例を示す。この例では、例えばＡの位置のシャフリングブロックは、セグメント番号０，ＩＤ０値がＦ１２ｈで示されるシンクブロック，セグメント番号１，ＩＤ０値がＦＣＢｈで示されるシンクブロック，セグメント番号２，ＩＤ０値がＦＤＡｈで示されるシンクブロック，セグメント番号３，ＩＤ０値がＦ２２ｈで示されるシンクブロック，セグメント番号４，ＩＤ０値がＦ３０ｈで示されるシンクブロック，セグメント番号５，ＩＤ０値がＦＥ９ｈで示されるシンクブロックの、６つのシンクブロックに含まれるＤＣＴブロックのデータからなる。
【００９３】
シャフリングは、上述したように、集中的に発生するエラーを画面上で分散させることが目的である。したがって、このように、同じシャフリングブロックに含まれるＤＣＴブロックが各セグメントで異なる位置に配置されると共に、ＩＤ０も様々な値をとる。
【００９４】
シャフリングブロックは、６通りの配列を有している。図２０は、シャフリングブロック内部での配列を示す。この図２０において、ｓ１〜ｓ６は、それぞれセグメント番号を示す。図２０Ａは、シャフリングパターンＳＦＰ０において、図１８でＡで示される位置のシャフリングブロックを示す。図２０Ｂは、図１８でＢで示される位置のシャフリングブロックを示す。また、図２０Ｃは、シャフリングパターンＳＦＰ１において、シャフリングパターンＳＦＰ０のＡの位置に対応する位置のシャフリングブロックを示す。
【００９５】
この図２０において、図２０Ｄに例示されるように、小さな四角がＤＣＴブロックを示し、このＤＣＴブロックが６つ集まりシャフリングブロックとなる。図２０Ａ，図２０Ｂ，および図２０Ｃにおいて、実線で囲まれた範囲がそれぞれシャフリングブロックを示す。また、太線で囲まれた範囲は、図１８においてＡおよびＢで示されるシャフリングブロックに対応するものである。
【００９６】
図１８にＡで示される、シャフリングパターンＳＦＰ０のシャフリングブロックが、テープ上ではＳｅｇ０，ＩＤ０  １２ｈの位置に記録される。一方、図１８にＢで示される、シャフリングパターンＳＦＰ１のシャフリングブロックも、テープ上ではＳｅｇ０，ＩＤ０  １２ｈの位置に記録される。つまり、テープ上の位置が同じＳｅｇ０，ＩＤ０  １２ｈであっても、シャフリングパターンＳＦＰ０とＳＦＰ１とでは、全く別の内容のブロックとされる。なお、シャフリングパターンＳＦＰ１で、図１８のＡと同じブロックになるのは、図２０Ｃに示したＳｅｇ３，ＩＤ０  ８Ａｈである。
【００９７】
上述したＳＦＰトグルでは、このように、サブサンプルで分配された同じ位置に対応するＤＣＴブロックを、互いにアジマス角の異なる２ヶ所に、しかもテープ上の位置を離して記録し、また再生するようにされている。そのため、サブサンプルで得られた２つのＤＣＴブロックは、互いに相関が極めて小さくされ、何れかのＤＣＴブロックがエラー訂正不能であっても、もう一方のブロックは、エラー訂正できる可能性が高い。したがって、例えばテープ長手方向の傷などによる訂正不能なエラーが発生しても、これによって補間することが可能となる。
【００９８】
シャフリングがＤＣＴブロック単位の振り分けであって、２通りのパターンがシャフリングパターンＳＦＰ０，１の区別を示すＳＦＰフラグだけで選択される。そのため、例えば図２０に示されるように、テープ上で、トラックＴｒ０の、シャフリングパターンＳＦＰ１，Ｓｅｇ３，ＩＤ０  ８Ａｈに記録されている画と、トラックＴｒ０の、シャフリングパターンＳＦＰ０，Ｓｅｇ０，ＩＤ０  １２ｈに記録されている画とは、画素まで完全に一致する。したがって、後者のシンクブロックのＩＤ０，１を前者のものに付け替えても、画としては何の不都合も生じない。この発明では、このことを利用して、シャフリングパターンＳＦＰの統一化を図っている。
【００９９】
上述の図１５には、１つのシャフリングブロックがテープ上に配置された様子を示すため、各トラック中に印が付けられている。例えばトラックＴｒ０では、左半分、すなわち最初のフレームがシャフリングパターンＳＦＰ０であり、右半分、すなわち次のフレームがシャフリングパターンＳＦＰ１である。上述したシンクブロックが塗り潰されている。対応するブロックが同色で塗り潰されている。
【０１００】
例えば、最初のフレームの左端（Ｓｅｇ０，トラックＴｒ０）でセクタＶ１には、ＩＤ０  １２ｈのシンクブロックが配置される。対応するシンクブロックは、次のフレームのＳｅｇ０，セクタＶ１に配置されるが、トラックがトラックＴｒ１と、最初のフレームに配置されるブロックと互いに逆アジマスになるようにされている。図１５で分かるように、この関係は、他のシンクブロックにおいても同様に保たれる。
【０１０１】
さて、ＳＦＰ変換を実現するには、(1) ＳＦＰフラグの変換、(2) セグメントの変換、(3) シンクブロックの位置の変換という処理が必要とされる。(1) の、ＳＦＰフラグの変換は、シャフリングパターンＳＦＰが１のときだけＳＦＰ０にする処理である。例えば、上述の図２０Ａおよび図２０Ｃの例では、ＳＦＰフラグをＳＦＰ１からＳＦＰ０へと変換し、Ｓｅｇ３をＳｅｇ０へと変換する。また、ＩＤ０を８Ａｈから１２Ｈに変換する。勿論、他のシンクブロックでも、同様の変換が必要である。
【０１０２】
(2) の、セグメント番号Ｓｅｇの変換について説明する。セグメント番号Ｓｅｇに関しては、図２０Ａおよび図２０Ｃから分かるように、シャフリングパターンＳＦＰ１からＳＦＰ０への変換は、Ｓｅｇ３をＳｅｇ０へ、Ｓｅｇ２をＳｅｇ１へ、Ｓｅｇ４をＳｅｇ３へ、Ｓｅｇ５をＳｅｇ２へ、Ｓｅｇ１をＳｅｇ４へ、Ｓｅｇ０をＳｅｇ５へとそれぞれ変換する。
【０１０３】
(3) の、シンクブロックの位置の変換について説明する。ＩＤ０は、等間隔を維持するように配置されている。セクタＶ２では、８Ａｈを１２ｈへ、８Ｂｈを１３ｈへ、・・・というような変換が行われる。こうして、ＩＤ０を単調に増加させていくと、セクタＶ２の最後に到達する。その続きは、セクタＶ１の先頭から、０Ｅｈを８５ｈへ、０Ｆｈを８６ｈへ、・・・というように、折り返して変換する。
【０１０４】
さらに、この実施の一形態では、セクタＶ１よりもセクタＶ２の方が長い。そのため、セクタＶ２の先頭は、８０ｈをＥＥｈへ、・・・、８４ｈをＥＥｈへといったように、セクタＶ２の末尾に変換される必要がある。
【０１０５】
加えて、ＡＵＸシンクブロックの位置がセグメント番号Ｓｅｇに応じて変化するため、セクタＶ１とセクタＶ２との間の変換は、２通り存在する。なお、この変換が２通りだけで済んでいる理由は、ＡＵＸシンクブロックの位置がセグメント番号Ｓｅｇの偶奇だけで規定されると共に、セグメント番号Ｓｅｇの変換が必ず偶数と奇数の反転になるからである。
【０１０６】
このような、シャフリングパターンＳＦＰの変換は、図１４に示される、デスクランブラ７２内部に構成されるＳＦＰ統一化回路１０１で行われる。フォーマット上、スクランブルの初期値がＩＤ０とされており、ＩＤ０を用いてデスクランブル処理が行われる。したがって、このシャフリングパターンＳＦＰの変換処理がデスクランブル処理よりも前の段階に行われると、ＩＤ０が変換されてしまうため、正しくデスクランブル処理を行うことができないことになり、問題が生じる。勿論、ＳＤＲＡＭ７５よりも前の段階でなくては無意味である。そのため、この実施の一形態では、ＳＦＰ統一化回路１０１をデスクランブル回路１００の直後に置いている。
【０１０７】
図２１は、ＳＦＰ統一化回路１０１での、セグメント番号Ｓｅｇ（トラック番号）の変換処理のフローチャートを示す。このフローチャートにおける判断は、シンクブロックの先頭にＩＤ０に続いて配されるＩＤ１に基づき判断することができる。そして、この判断に基づきセグメント番号Ｓｅｇが変換され、ＩＤ１の変換が行われる。
【０１０８】
先ず、最初のステップＳ１０で、シャフリングパターンＳＦＰを示すフラグＳＦＰが０であるか１どうか、および、そのデータがオーディオデータであるかどうかが判断される。若し、０であるとされ、そのシンクブロックがシャフリングパターンＳＦＰ０であるか、或いは、オーディオデータであるとされれば、何の処理もなされない。一方、若し、ステップＳ１０で、フラグＳＦＰが１であるとされれば、ステップＳ１１〜ステップＳ２３までの処理に基づき、上述したセグメント番号Ｓｅｇの変換処理が行われる。
【０１０９】
図２２は、ＩＤ０（トラック上の位置）の変換処理のフローチャートを示す。このフローチャートでは、ＩＤ０およびＩＤ１とに基づく判断がなされ、ＩＤ０の変換が行われる。この処理は、上述したように非常に複雑であり、様々な条件判断のために各種の不等号比較によって変換を選択している。このため、この変換は、１サイクルでは処理しきれない。そこで、この実施の一形態では、処理を２サイクルで構成し、１サイクル目でＩＤ０の値とセグメント番号Ｓｅｇの偶奇に基づき加数ａｄｄを選択し、２サイクル目でＩＤ０に対して加数ａｄｄを加えている。
【０１１０】
先ず、最初のステップＳ３０で、シャフリングパターンＳＦＰを示すフラグＳＦＰが０であるか１どうか、および、そのデータがオーディオデータであるかどうかが判断される。若し、０であるとされ、そのシンクブロックがシャフリングパターンＳＦＰ０であるか、或いは、オーディオデータであるとされれば、処理はステップＳ３１に移行し、加数ａｄｄが００ｈとされる。すなわち、ＩＤ０には何も加算されない。
【０１１１】
一方、若し、ステップＳ３０でそのシンクブロックがシャフリングパターンＳＦＰ１であって、且つオーディオデータでないとされれば、処理はステップＳ３２に移行する。ステップＳ３２では、セグメント番号Ｓｅｇが偶数であるか奇数であるかが判断される。若し、偶数であると判断されれば、処理はステップＳ３３に移行し、ＩＤ０の値による判断がなされる。そして、ステップＳ３３で、ＩＤ０の値が０Ｄｈ以上で、且つ７Ａｈ以下であれば、処理はステップＳ３４に移行し、加数ａｄｄとして７３ｈが選択される。ステップＳ３３で、ＩＤ０の値が上述の範囲に無いとされれば、処理はステップＳ３７に移行する。
【０１１２】
一方、ステップＳ３２で、セグメント番号ｓｅｇが奇数であるとされれば、処理はステップＳ３５に移行し、ＩＤ０の値が０Ｅｈ以上、且つ７Ｂｈ以下の範囲にあるかどうかが判断され、この範囲内にあるとされればステップＳ３６で加数ａｄｄとして７２ｈが選択される。一方、ステップＳ３５で、ＩＤ０が上述の範囲内に無いとされれば、処理はステップＳ３７に移行する。
【０１１３】
ステップＳ３７では、ＩＤ０の値が８０ｈ以上、且つ８４ｈ以下の範囲にあるかどうかが判断され、この範囲内にあるとされればステップＳ３８で加数ａｄｄとして６Ｅｈが選択される。一方、ステップＳ３７で、ＩＤ０が上述の範囲内に無いとされれば、処理はステップＳ３９に移行する。
【０１１４】
ステップＳ３９では、ＩＤ０の値が８５ｈ以上、且つＦ２ｈ以下の範囲内にあるかどうかが判断され、この範囲内にあるとされれば、処理はステップＳ４０に移行する。ステップＳ４０では、セグメント番号Ｓｅｇの偶奇が再び判断され、偶数であるとされれば、ステップＳ４１で加数ａｄｄとして８９ｈが選択され、奇数であるとされれば、ステップＳ４２で加数ａｄｄとして８８ｈが選択される。一方、ステップＳ３９でＩＤ０の値が上述の範囲内に無いとされればステップＳ４３で加数ａｄｄとして００ｈが選択される。
【０１１５】
この、ステップＳ３１，Ｓ３４，Ｓ３６，Ｓ３８，Ｓ４１，Ｓ４２，およびＳ４３での加数ａｄｄの選択までが１サイクル目の処理である。１サイクル目では、ここまでのフローが一気に処理される。１サイクル目で加数ａｄｄの選択が行われると、ステップＳ４４で示される２サイクル目で、現在のＩＤ０の値に加数ａｄｄが加算される。この加数ａｄｄが加算されたＩＤ０が変換後のＩＤ０の値とされる。
【０１１６】
こうして、ＳＦＰ統一化回路１０１でＩＤ０，ＩＤ１を変換されたパケットは、ＣＲＣＣ計算回路１０２を介してデスクランブラ７２から出力され、メモリコントローラ７４に供給される。そして、パケットは、変換されたＩＤ０，ＩＤ１とに基づき、メモリコントローラ７４のアドレス制御によりＳＤＲＡＭ７５に書き込まれる。ＳＤＲＡＭ７５からは、正規のタイミングおよび順番で以てパケットが読み出される。読み出されたパケットは、メモリコントローラ７４を介して端子７７から後段へと出力される。勿論、ＳＤＲＡＭ７５への書き込みから読み出しまでの期間に、上書きされてしまったパケットは、失われて出力されない。
【０１１７】
なお、このＳＦＰ統一化回路１０１での処理によって、トラック内でのシンクブロックの配列が記録時とは異ならされる。したがって、記録時に付された外符号パリティによる外符号訂正を行うことができない。そのため、高速再生以外の再生、例えば記録時と同じ速度で再生を行う通常再生では、このＳＦＰ統一化回路１０１での上述した変換処理を中止するようにされている。
【０１１８】
これは、エラーカウンタ７３に内蔵されたシスコン回路（図示しない）の制御によってなされる。このシスコン回路からの制御信号がデスクランブラ７２のコントローラ１０３に供給され、このコントローラ１０３によりＳＦＰ統一化回路１０１の処理が制御される。また、ＳＦＰ統一化回路１０１の処理を強制的にＯＮ／ＯＦＦすることもできる。
【０１１９】
図２３は、以上に説明したＳＦＰ統一化処理の結果を概念的に示す。この図２３では、実際の画面上の表示を模して表されている。図２３Ａ，図２３Ｂは、それぞれシャフリングパターンＳＦＰ０，ＳＦＰ１による表示の例を、１シンクブロック分について示す。すなわち、図２３Ａと図２３Ｂとに示される点は、同じシンクブロックのものである。ここでは、１シンクブロックには３ＤＣＴブロックが含まれるものとした。また、位置も実際とは異なる。
【０１２０】
従来では、ＳＤＲＡＭ７５に対して、シャフリングパターンＳＦＰを無視して、ＩＤ番号だけに基づいてパケットを書き込んでいたため、後から送られてきた他のデータで上書きされ消されてしまう画素が生じていた。この例を、図２３Ｃに示す。この図２３Ｃの例では、ＢＲＲデコーダへのパケットの送信直前に、シャフリングパターンＳＦＰ１が再生されている。この再生されたシャフリングパターンＳＦＰ１のデータでシャフリングパターンＳＦＰ０のデータが上書きされ、消されてしまっている。
【０１２１】
図２３Ｄは、この発明によるＳＦＰ統一化処理を行った場合の例である。フラグＳＦＰに基づきＩＤ番号の変換を行うことによって、画素に対する上書きを行うことになり、活かされないデータを減らすことができる。したがって、図２３Ｄに示されるように、多くのＤＣＴブロックを残すことができる。
【０１２２】
勿論、この変換処理によって消されてしまうＤＣＴブロックも存在する。しかし、そのブロックは、上書きするブロックよりは以前に取り込まれたものであると共に、高速再生の主な目的は、通常、画像の検索であるから、古い画像は消えてしまう方が、むしろ好都合といえる。
【０１２３】
また、テープ速度によっては、この処理で全く改善されない場合もあるが、少なくとも害を及ぼすことことはない。しかも、それは非常に正確な偶数倍速の場合だけであり、現実的なテープ走行特性からすれば、殆どあり得ない状態である。従って、この処理を行うことにより、高速再生時の再生映像の更新率を、確実に改善できるといえる。
【０１２４】
なお、上述では、この発明をシャフリングパターンＳＦＰが２種類である場合にて対して適用したが、これはこの例に限定されない。すなわち、この発明は、シャフリングパターンがさらに多い場合にも適用可能であり、且つ、その場合には、効果はより高くなることが期待できる。例えば、シャフリングパターンの数を奇数にすれば、偶数倍速の場合でも効果が出る。同様に、シャフリングパターン数を増やせば増やすほど、画像の更新率が向上される。
【０１２５】
また、上述では、シャフリングパターンＳＦＰを、パターンＳＦＰ０に統一しているが、それ以外のパターンに統一するようにしてもよい。
【０１２６】
また、この発明は、非圧縮あるいはこの実施の一形態と圧縮率が異なる構成であったり、ＤＣＴを採用していない構成、あるいは、サブサンプル方式を採用していない構成に対しても、同様に適用させることが可能であり、同様の効果を得ることができる。
【０１２７】
さらに、圧縮の単位がフレームである場合に限らず、フィールド単位や数フレーム単位での圧縮符号化を行う構成でも、その単位毎にシャフリングパターンが切り替わり記録がなされる方式であれば、この実施の一形態と全く同じ効果が期待できる。
【０１２８】
さらにまた、ＤＣＴブロックなどの画面上での分割方法や、ブロックのまとめかたおよび配置なども、この例の限りではない。
【０１２９】
また、シンクブロック内部でのデータアサインや、トラック上のシンクブロック数や番号、フレーム中のセグメント数などの、フォーマット上の設定は、上述した内容に限定されない。同様に、回路構成も、上述した構成に限定されない。
【０１３０】
さらに、何らかの方法で以て、例えばＩＤ番号変換後の外符号パリティの対応付けが行えるようにして、変換後も外符号訂正を行えるようにすれば、通常再生時にもこの処理が可能とされる。この場合、ＢＲＲデコーダでの処理ならびに回路の軽減が図れる。
【０１３１】
さらにまた、上述では、セグメント番号Ｓｅｇの変換（ＩＤ１の変換）とＩＤ０の変換とを別の構成で行うように説明したが、これはこの例に限らず、これらの処理を１つの構成でまとめて行うことも可能である。また、上述の構成では、ＩＤ０の変換は、２サイクルをかけて行っているが、回路の遅延が小さいならば、１サイクルで行うことも可能である。勿論、逆にさらに多くのサイクルをかけて処理を行うような構成をとることも可能である。
【０１３２】
【発明の効果】
以上説明したように、この発明によれば、ＩＤ０およびＩＤ１を変換することで複数のシャフリングパターンの統一化を図り、高速再生時におけるＳＤＲＡＭでの、シンクブロックの異なるデータでの上書きを避けることができるため、僅かな構成の追加で、高速再生時の画像の更新率を最大２倍近くまで向上できるという効果がある。
【０１３３】
また、この実施の一形態によれば、処理を、トラック上の位置（ＩＤ０）の変換とトラック番号（セグメント番号Ｓｅｇ）の変換とに分けて、それぞれ独立した構成として行っているため、トラック数だけＩＤ０の変換のための構成を持つ必要がなく、回路規模を抑えることができる効果がある。
【０１３４】
さらに、この実施の一形態によれば、ＡＵＸシンクブロックが変換の対象から外されているため、トラック毎に異なる情報を記録できるという効果がある。
【０１３５】
さらにまた、この実施の一形態においては、トラック上の位置（ＩＤ０）の変換を、２段階に分けて処理するようにされているため、回路の処理速度を低速に抑えられる効果がある。
【図面の簡単な説明】
【図１】この発明に適用できる、４ヘッドシステムによるディジタルＶＴＲの記録・再生系の構成の一例を示すブロック図である。
【図２】この発明に適用できる、８ヘッドシステムによるディジタルＶＴＲの記録・再生系の構成の一例を示すブロック図である。
【図３】磁気テープ上に形成される１トラックのフォーマットを示す略線図である。
【図４】積符号によるエラー訂正符号を説明するための略線図である。
【図５】ＩＤ０およびＩＤ１の構成の一例を示す略線図である。
【図６】ＥＣＣデコーダのＩＣ回路の一例を示すブロック図である。
【図７】磁気テープ上の記録パターンを示す略線図である。
【図８】ＥＣＣデコーダ内部でのデータの変化を説明するための略線図である。
【図９】ＥＣＣデコーダ内部でのデータの変化を説明するための略線図である。
【図１０】ｐｉｄ０，ｉｄ２，およびｃ１ｅｆを説明するための略線図である。
【図１１】ＥＣＣデコーダ内部でのデータの変化を説明するための略線図である。
【図１２】ＥＣＣデコーダ内部でのデータの変化を説明するための略線図である。
【図１３】ＥＣＣデコーダ内部でのデータの変化を説明するための略線図である。
【図１４】デスクランブラの構成の一例を概略的に示すブロック図である。
【図１５】２フレーム分のテープ上のトラックパターンを示す略線図である。
【図１６】入力端子から供給されたディジタルビデオ信号が磁気テープに記録されるまでの処理を説明するための略線図である。
【図１７】入力端子から供給されたディジタルビデオ信号が磁気テープに記録されるまでの処理を説明するための略線図である。サブサンプリングを説明するための図である。
【図１８】入力端子から供給されたディジタルビデオ信号が磁気テープに記録されるまでの処理を説明するための略線図である。シャフリングブロックを説明するための図である。
【図１９】シャフリングブロック内でのＩＤ０の値とセグメント番号との対応の一例を示す略線図である。
【図２０】シャフリングブロック内部での配列を示す略線図である。
【図２１】セグメント番号Ｓｅｇの変換処理のフローチャートである。
【図２２】ＩＤ０の変換処理のフローチャートである。
【図２３】ＳＦＰ統一化処理の結果を概念的に示す図である。
【図２４】高速再生の際の磁気ヘッドとトラックとの関係の一例を示す略線図である。
【図２５】高速再生の際の磁気ヘッドとトラックとの関係の一例を示す略線図である。
【符号の説明】
１４・・・磁気テープ、２１，２２，５３，５４・・・ＥＣＣデコーダ、６０・・・ＥＣＣデコーダＩＣ、６３，６７・・・レート変換器、６９・・・内符号デコーダ、７１・・・ＩＤ再現回路、７２・・・デスクランブラ、７３・・・エラーカウンタ、７４・・・メモリコントローラ、７５・・・ＳＤＲＡＭ、７６・・・ビデオ外符号デコーダ、１００・・・デスクランブル回路、１０１・・・ＳＦＰ統一化回路、１０３・・・コントローラ
【図１】
0003817881.tif 000002
【図２】
0003817881.tif 000003
【図３】
0003817881.tif 000004
【図４】
0003817881.tif 000005
【図５】
0003817881.tif 000006
【図６】
0003817881.tif 000007
【図７】
0003817881.tif 000008
【図８】
0003817881.tif 000009
【図９】
0003817881.tif 000010
【図１０】
0003817881.tif 000011
【図１１】
0003817881.tif 000012
【図１２】
0003817881.tif 000013
【図１３】
0003817881.tif 000014
【図１４】
0003817881.tif 000015
【図１５】
0003817881.tif 000016
【図１６】
0003817881.tif 000017
【図１７】
0003817881.tif 000018
【図１８】
0003817881.tif 000019
【図１９】
0003817881.tif 000020
【図２０】
0003817881.tif 000021
【図２１】
0003817881.tif 000022
【図２２】
0003817881.tif 000023
【図２３】
0003817881.tif 000024
【図２４】
0003817881.tif 000025
【図２５】
0003817881.tif 000026