(57)【特許請求の範囲】
【請求項１】
誘電体から構成された積層体と、
前記積層体内に設けられた互いに電磁結合する２組の渦巻き状のストリップ線路導体対とを備え、
前記２組の渦巻き状のストリップ線路導体対の一方は、第１のストリップ線路導体および第２のストリップ線路導体を有し、
前記２組の渦巻き状のストリップ線路導体対の他方は、第３のストリップ線路導体および第４のストリップ線路導体を有し、
前記第１のストリップ線路導体の一端に設けられた入力端子と、
前記第２のストリップ線路導体の一端に設けられた第１の出力端子と、
前記第４のストリップ線路導体の一端に設けられた第２の出力端子とを有し、
前記誘電体は積層された複数の誘電体シートから構成され、
前記第１のストリップ線路導体および第３のストリップ線路導体は第１の誘電体シートの一主面上に形成され、
前記第１のストリップ線路導体の他端は前記第３のストリップ線路導体の一端と結合し、
前記第２のストリップ線路導体の他端および前記第４のストリップ線路導体の他端は接地し、
前記入力端子、前記第１の出力端子および前記第２の出力端子は、前記誘電体の側面に露出しており、
前記第１のストリップ線路導体および第２のストリップ線路導体の線路長はともに約３／２５波長で等しく、かつ、同一の線路幅を有し、
前記第３のストリップ線路導体および第４のストリップ線路導体の線路長はともに約１７／１００波長で等しく、かつ、同一の線路幅を有している積層型バラントランス。
【請求項２】
誘電体から構成された積層体と、
前記積層体内に設けられた互いに電磁結合する２組の渦巻き状のストリップ線路導体対とを備え、
前記２組の渦巻き状のストリップ線路導体対の一方は、第１のストリップ線路導体および第２のストリップ線路導体を有し、
前記２組の渦巻き状のストリップ線路導体対の他方は、第３のストリップ線路導体および第４のストリップ線路導体を有し、
前記第１のストリップ線路導体の一端に設けられた入力端子と、
前記第２のストリップ線路導体の一端に設けられた第１の出力端子と、
前記第４のストリップ線路導体の一端に設けられた第２の出力端子とを有し、
前記誘電体は積層された複数の誘電体シートから構成され、
前記第１のストリップ線路導体および第３のストリップ線路導体は第１の誘電体シートの一主面上に形成され、
前記第１のストリップ線路導体の他端は前記第３のストリップ線路導体の一端と結合し、
前記第２のストリップ線路導体の他端および前記第４のストリップ線路導体の他端は接地し、
前記入力端子、前記第１の出力端子および前記第２の出力端子は、前記誘電体の側面に露出しており、
前記２組の渦巻き状のストリップ線路導体対の一方を構成する前記第１のストリップ線路導体と第２のストリップ線路導体は互いに同一の線路長および線路幅を有し、
前記２組の渦巻き状のストリップ線路導体対の他方を構成する前記第３のストリップ線路導体と第４のストリップ線路導体は互いに同一の線路長および線路幅を有し、
前記２組の渦巻き状のストリップ線路導体対は、１／４波長より短く、かつ、互いに異なる線路長を有しており、
前記第１のストリップ線路導体と第２のストリップ線路導体が電磁結合する部分の線路長は、前記第３のストリップ線路導体と第４のストリップ線路導体が電磁結合する部分の線路長より短く、
前記第３のストリップ線路導体と第４のストリップ線路導体が電磁結合する部分の線路幅は、前記第１のストリップ線路導体と第２のストリップ線路導体が電磁結合する部分の線路幅よりも太い積層型バラントランス。
【請求項３】
前記第３のストリップ線路導体と第４のストリップ線路導体が電磁結合する部分の線路幅は、前記第１のストリップ線路導体と第２のストリップ線路導体が電磁結合する部分の線路幅よりも太いことを特徴とする請求項１に記載の積層型バラントランス。
【請求項４】
前記第２のストリップ線路導体および前記第４のストリップ線路導体は、前記第１の誘電体シートの他の主面上、または前記第１の誘電体シートと隣接する第２の誘電体シートの一主面上に形成されたことを特徴とする請求項１または２に記載の積層型バラントランス。
【請求項５】
前記第２のストリップ線路導体は、前記第１の誘電体シートの他の主面上に形成され、
前記第４のストリップ線路導体は、前記第１の誘電体シートと直接的または間接的に接する第２の誘電体シートの一主面上に形成され、
前記第２のストリップ線路導体と前記第４のストリップ線路導体とは、
前記第１のストリップ線路導体および前記第３のストリップ線路導体とを挟み込むように配置されていることを特徴とする請求項１または２に記載の積層型バラントランス。
【請求項６】
前記第２のストリップ線路導体は、前記第１の誘電体シートの他の主面上に形成され、
前記第４のストリップ線路導体は、前記第１の誘電体シートと直接的または間接的に接する第２の誘電体シートの一主面上に形成され、
前記第１のストリップ線路導体および前記第３のストリップ線路導体は、前記積層体内において前記第２のストリップ線路導体および前記第４のストリップ線路導体より上方又は下方に配設されていることを特徴とする請求項１または２に記載の積層型バラントランス。
【請求項７】
前記２組の渦巻き状のストリップ線路導体対の線路幅の比を約１：２としたことを特徴とする請求項１または２に記載の積層型バラントランス。
【請求項８】
誘電体から構成された積層体と、前記積層体内に設けられた複数の、互いに電磁結合する渦巻き状のストリップ線路導体対とを備え、
前記渦巻き状のストリップ線路導体対を構成するストリップ線路導体は互いに同一の線路長および線路幅を有し、
前記複数の渦巻き状のストリップ線路導体対は、互いに異なる線路幅を有することを特徴とする積層型バラントランス。
【請求項９】
請求項１から８のいずれかに記載のバラントランスを備えたことを特徴とする積層複合デバイス。
【請求項１０】
請求項１から８のいずれかに記載のバラントランスを使用したことを特徴とする通信機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話や自動車電話等の携帯用送受信器等に、インピーダンス変換器や平衡伝送線路の信号及び不平衡伝送線路の信号を相互に変換するための信号変換器あるいは位相変換器等として用いられる積層型バラントランスに関するものである。
【０００２】
【従来の技術】
近年、通信機器の小型化に伴い、小型・高性能なバラントランスが要求されている。バラントランスとは平衡−不平衡変換器、すなわち、平衡伝送線路の信号及び不平衡伝送線路の信号を相互に変換するためのもである。以下に図面を参照しながら、上記した従来のバラントランスの一例について説明する。
【０００３】
従来、高周波回路における平衡−不平衡変換器として、図８に示すのようなフェライト等の磁性体コア５０４に導線を巻回し、５０１を不平衡端子、５０２、５０３を平衡端子とした構造のバラントランスが用いられていたが、この構造のバラントランスは、例えばＵＨＦ帯以上の高周波帯域では変換損失が大きく、小型化にも限界がある。そこで、このような周波数帯に対しては、図９のような同軸構造のバラントランスが用いられてきた。
【０００４】
図９において、６０１は入力端子、６０２は同相出力端子、６０３は逆相出力端子を示し、６０４は１／４波長同軸線路である。入力端子６０１に入力された高周波信号の電力はその半分が同相出力端子６０２に出力され、残りの半分は逆相出力端子６０３に出力される。ここで、同相出力端子６０２に出力された信号と逆相出力端子６０３に出力された信号とでは１８０°位相が異なっている。すなわち、入力端子６０１は不平衡端子として、同相出力端子６０２と逆相出力端子６０３は平衡端子として作用し、平衡端子間の信号は理想的には位相差１８０°、振幅差０ｄＢとなる。
【０００５】
また、図１０に示す特開平７−１７６９１８のような積層型バラントランスも提案されている。この構造は、シールド導体７０２ａ、７０２ｂに挟まれた誘電体７０１内部に１／２波長ストリップ線路７０４を形成し、このストリップ線路７０４と対向するように２本の１／４波長ストリップ線路７０５ａ、７０５ｂを並設しており、ストリップ線路７０５ａ、７０５ｂはそれぞれストップ線路７０４の左側部７０４ａ、右側部７０４ｂと電磁結合している。
【０００６】
【発明が解決しようとする課題】
しかしながら上記のような構成は、同軸構造のバラントランスの設計手法を用いており、積層構造では必ずしも良好な振幅差、位相差を得られているわけではなく、しかも挿入損失の改善を行うことができないという問題点を有していた。この場合、２組の結合線路の結合度及び線路長を調整する必要があるが、定量的な調整方法は明らかにされていなかった。
【０００７】
本発明は上記問題点に鑑み、積層構造による小型、高性能なバラントランスを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、第１の本発明（請求項１に対応）は、誘電体から構成された積層体と、
前記積層体内に設けられた互いに電磁結合する２組の渦巻き状のストリップ線路導体対とを備え、
前記２組の渦巻き状のストリップ線路導体対の一方は、第１のストリップ線路導体および第２のストリップ線路導体を有し、
前記２組の渦巻き状のストリップ線路導体対の他方は、第３のストリップ線路導体および第４のストリップ線路導体を有し、
前記第１のストリップ線路導体の一端に設けられた入力端子と、
前記第２のストリップ線路導体の一端に設けられた第１の出力端子と、
前記第４のストリップ線路導体の一端に設けられた第２の出力端子とを有し、
前記誘電体は積層された複数の誘電体シートから構成され、
前記第１のストリップ線路導体および第３のストリップ線路導体は第１の誘電体シートの一主面上に形成され、
前記第１のストリップ線路導体の他端は前記第３のストリップ線路導体の一端と結合し、
前記第２のストリップ線路導体の他端および前記第４のストリップ線路導体の他端は接地し、
前記入力端子、前記第１の出力端子および前記第２の出力端子は、前記誘電体の側面に露出しており、
前記第１のストリップ線路導体および第２のストリップ線路導体の線路長はともに約３／２５波長で等しく、かつ、同一の線路幅を有し、
前記第３のストリップ線路導体および第４のストリップ線路導体の線路長はともに約１７／１００波長で等しく、かつ、同一の線路幅を有している積層型バラントランスである。
【０００９】
また、第２の本発明（請求項２に対応）は、誘電体から構成された積層体と、
前記積層体内に設けられた互いに電磁結合する２組の渦巻き状のストリップ線路導体対とを備え、
前記２組の渦巻き状のストリップ線路導体対の一方は、第１のストリップ線路導体および第２のストリップ線路導体を有し、
前記２組の渦巻き状のストリップ線路導体対の他方は、第３のストリップ線路導体および第４のストリップ線路導体を有し、
前記第１のストリップ線路導体の一端に設けられた入力端子と、
前記第２のストリップ線路導体の一端に設けられた第１の出力端子と、
前記第４のストリップ線路導体の一端に設けられた第２の出力端子とを有し、
前記誘電体は積層された複数の誘電体シートから構成され、
前記第１のストリップ線路導体および第３のストリップ線路導体は第１の誘電体シートの一主面上に形成され、
前記第１のストリップ線路導体の他端は前記第３のストリップ線路導体の一端と結合し、
前記第２のストリップ線路導体の他端および前記第４のストリップ線路導体の他端は接地し、
前記入力端子、前記第１の出力端子および前記第２の出力端子は、前記誘電体の側面に露出しており、
前記２組の渦巻き状のストリップ線路導体対の一方を構成する前記第１のストリップ線路導体と第２のストリップ線路導体は互いに同一の線路長および線路幅を有し、
前記２組の渦巻き状のストリップ線路導体対の他方を構成する前記第３のストリップ線路導体と第４のストリップ線路導体は互いに同一の線路長および線路幅を有し、
前記２組の渦巻き状のストリップ線路導体対は、１／４波長より短く、かつ、互いに異なる線路長を有しており、
前記第１のストリップ線路導体と第２のストリップ線路導体が電磁結合する部分の線路長は、前記第３のストリップ線路導体と第４のストリップ線路導体が電磁結合する部分の線路長より短く、
前記第３のストリップ線路導体と第４のストリップ線路導体が電磁結合する部分の線路幅は、前記第１のストリップ線路導体と第２のストリップ線路導体が電磁結合する部分の線路幅よりも太い積層型バラントランスである。
【００１１】
また、第３の本発明（請求項３に対応）は、前記第３のストリップ線路導体と第４のストリップ線路導体が電磁結合する部分の線路幅は、前記第１のストリップ線路導体と第２のストリップ線路導体が電磁結合する部分の線路幅よりも太いことを特徴とする上記本発明である。
【００１２】
また、第４の本発明（請求項４に対応）は、前記第２のストリップ線路導体および前記第４のストリップ線路導体は、前記第１の誘電体シートの他の主面上、または前記第１の誘電体シートと隣接する第２の誘電体シートの一主面上に形成されたことを特徴とする上記本発明である。
【００１３】
また、第５の本発明（請求項５に対応）は、前記第２のストリップ線路導体は、前記第１の誘電体シートの他の主面上に形成され、
前記第４のストリップ線路導体は、前記第１の誘電体シートと直接的または間接的に接する第２の誘電体シートの一主面上に形成され、
前記第２のストリップ線路導体と前記第４のストリップ線路導体とは、
前記第１のストリップ線路導体および前記第３のストリップ線路導体とを挟み込むように配置されていることを特徴とする上記本発明である。
【００１４】
また、第６の本発明（請求項６に対応）は、前記第２のストリップ線路導体は、前記第１の誘電体シートの他の主面上に形成され、
前記第４のストリップ線路導体は、前記第１の誘電体シートと直接的または間接的に接する第２の誘電体シートの一主面上に形成され、
前記第１のストリップ線路導体および前記第３のストリップ線路導体は、前記積層体内において前記第２のストリップ線路導体および前記第４のストリップ線路導体より上方又は下方に配設されていることを特徴とする上記本発明である。
【００１６】
また、第８の本発明（請求項８に対応）は、前記２組のストリップ線路導体対の線路幅の比を約１：２としたことを特徴とする上記本発明である。
【００１７】
また、第９の本発明（請求項９に対応）は、誘電体から構成された積層体と、前記積層体内に設けられた複数の、互いに電磁結合するストリップ線路導体対とを備え、
前記ストリップ線路導体対を構成するストリップ線路導体は互いに同一の線路長および線路幅を有し、
前記複数のストリップ線路導体対は、互いに異なる線路幅を有することを特徴とする積層型バラントランスである。
【００１８】
また、第９の本発明（請求項９に対応）は、第１から第８のいずれかの本発明のバラントランスを備えたことを特徴とする積層複合デバイスである。
【００１９】
また、第１０の本発明（請求項１０に対応）は、第１から第８のいずれかの本発明のバラントランスを使用したことを特徴とする通信機器である。
【００２０】
上記のような本発明の積層型バラントランスは、一例として、２組の結合線路の線路幅及び線路長をアンバランスにするという構成を備えたものである。
【００２１】
【実施の形態】
以下本発明の実施の形態における積層型バラントランスについて、図面を参照しながら説明する。
【００２２】
（実施の形態１）
図１（ａ）は本発明の実施の形態１における積層型バラントランスの分解斜視図を示し、図１（ｂ）は本発明の実施の形態１における積層型バラントランスの斜視図を示すものである。図１において、１０１は誘電体層、１０２はシールド導体、１０３、１０４、１０５、１０６、１０７はストリップ線路導体、１０８は内部ビア導体を示している。また、それぞれの誘電体層は比誘電率εｒ＝７である結晶相とガラス相からなる誘電体シートであり、結晶相はＭｇ2ＳｉＯ4からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。
【００２３】
ここで、この積層型バラントランスの積層構造について説明する。第１の誘電体層１０１ａの上面に第１のシールド導体１０２ａを配置し、その導体１０２ａの上側に、第２の誘電体層１０１ｂを積層し、その誘電体層１０１ｂの上面に２個のストリップ線路導体１０６、１０７を配置している。更にそれらストリップ線路導体１０６、１０７の上側に第３の誘電体層１０１ｃを積層し、その誘電体層１０１ｃの上面に２個のストリップ線路導体１０４、１０５を配置している。
【００２４】
更にそれらストリップ線路導体１０４、１０５の上側に第４の誘電体層１０１ｄを積層し、その誘電体層１０１ｄの上面に第２のシールド導体１０２ｂを配置している。更にその導体１０２ｂの上側に第５の誘電体層１０１ｅを積層し、その誘電体層１０１ｅの上面にストリップ線路導体１０３を配置し、そのストリップ線路導体１０３の上側に第６の誘電体層１０１ｆを積層している。このようにして積層型バラントランスの積層構造を形成する。
【００２５】
また、誘電体層１０１ｂに内部ビア導体１０８ｂ、１０８ｃを、誘電体層１０１ｄ、１０１ｅを貫くように内部ビア導体１０８ａを設けており、積層体１００の４側面には外部導体１０９を設けている。
【００２６】
次に、これらの内部ビア導体、及び外部導体と各誘電体層上に形成された導体との接続関係を示し、本発明の実施の形態１の積層型バラントランスについてその動作を説明する。
【００２７】
第１のストリップ線路導体１０４と第２のストリップ線路導体１０６は同一の線路幅を有して、誘電体層１０１ｃを挟んで電磁結合して渦巻き状のストリップ線路導体対ａを形成し、第３のストリップ線路導体１０５と第４のストリップ線路導体１０７は同一の線路幅を有して、誘電体層１０１ｃを挟んで電磁結合して渦巻き状のストリップ線路導体対ｂを形成している。
【００２８】
前記第１のストリップ線路導体１０４の１端は内部ビア導体１０８ａを介してストリップ線路導体１０３と接続し、前記ストリップ線路導体１０３の他端は外部導体１０９ａと接続して入力端子を形成し、
前記第１のストリップ線路導体１０４の他端は第３のストリップ線路導体１０５と接続する。
【００２９】
さらに第２のストリップ線路導体１０６の第１のストリップ線路導体１０４の入力端側と重なる１端を内部ビア導体１０８ｂを介して接地して他端を外部ビア導体１０９ｂと接続して第１の出力端子とし、第４のストリップ線路導体１０７の第３のストリップ線路導体１０５の開放端側と重なる１端を内部ビア導体１０８ｃを介して接地して他端を外部ビア導体１０９ｃと接続して第２の出力端子とする。また、第１から第４のストリップ線路導体１０４、１０５、１０６、１０７はそれぞれ渦巻き状に形成しており、第１のストリップ線路導体１０４および第２のストリップ線路導体１０６のストリップ線路導体対ａと、第３のストリップ線路導体１０５および第４のストリップ線路導体１０７のストリップ線路導体対ｂとの間の関係は、１０５、１０７のストリップ線路導体対ｂのほうが、ストリップ線路導体対ａより長くかつ太くなるように形成する。
【００３０】
従って、シールドされた誘電体内部に２組の結合線路が形成されると共に、外部導体１０７ａは不平衡端子として、外部導体１０７ｂ、１０７ｃは平衡端子として動作する。すなわち、本発明の積層型バラントランスは、図２の等価回路を有しており、基本動作は図９に示した従来の同軸構造と同様にバラントランスの役割を果たすが、２組の結合線路に、異なる線路幅、線路長を用いるという点において、同軸構造の設計手法とは大きく異なる。すなわち、バラントランスとして要求される出力端子２０６、２０７間の振幅差が等しく、位相差が１８０°となり、かつ挿入損失を低減する特性の条件は、各線路長が１／４波長で理想となる従来の同軸型バラントランスとは異なってくる。
【００３１】
【実施例】
図３は、本実施の形態の積層型バラントランスの、ストリップ線路導体の線路長に対する振幅差、及び位相差の動向を示す実験結果である。
【００３２】
また図４，図５は、振幅差、位相差それぞれの特性を、周波数毎に示したグラフである。
【００３３】
また、表１および表２は、実施例として、ストリップ線路導体の挿入損失、振幅差および位相差を、各線路長が１／４波長である従来例と、互いに異なる線路長を有する本実施の形態とで比較したものである。
【００３４】
【表１】
0003768809.tif 000002
【００３５】
【表２】
0003768809.tif 000003
それぞれの表に示すように、ストリップ線路導体１０４と１０６の線路長、線路幅をＬ１、Ｗ１、ストリップ線路導体１０５と１０７の線路長、線路幅をＬ２、Ｗ２とし、Ｌ１及びＷ１を一定としてＬ２を変化させており、誘電体内での管内波長をλｇとすると、ストリップ線路導体１０４および１０６の線路長Ｌ１が１／１０λｇ〜１／４λｇである時に、対応するストリップ線路導体１０５および１０７の線路長Ｌ２が３／２０λｇ〜１／４λｇであるとき、従来例よりも挿入損失、振幅差、位相差の内、一つの特性は悪化するが、他の二つの特性が改善され、全体として良好な結果を得ることが分かる。また、図３中ハッチングにてしめす領域（線路長Ｌ１＝３／２５λｇ固定で線路長Ｌ２：３／２０λｇ〜４／２０λｇを満たす）は、挿入損失、振幅差、位相差のいずれもバランスの良い値となり、さらに良好な結果を与える。
【００３６】
また、例えば、表１に示すように、ストリップ線路導体１０４の長さは約３／２５λｇ、ストリップ線路導体１０５の長さは約１７／１００λｇのとき、最も良好な挿入損失を得ることができる。
【００３７】
さらに、図６は上記の実験において、ストリップ線路導体１０５、１０７の線路幅Ｗ２を変化させたときの挿入損失を示した実験結果である。図に示すように、線路幅Ｗ２はＷ１の約２倍以上となるのが望ましいが、装置の小型化という観点からは、Ｗ２はＷ１の約２倍とするのが最も望ましい。
【００３８】
なお、図３と表１、表２においては、周波数として１．５ＧＨｚ帯において測定結果を得たが、図４，５にそれぞれ示すように、５００ＭＨｚ〜６．０ＧＨｚの周波数帯にて動作させても、同様の効果が得られる。ただし図４は周波数と振幅差の関係を示し、図５は周波数と位相差との関係を示す。
【００３９】
また、シールド導体１０２ａとシールド導体１０２ｂは外部導体１０９によって接続しており、これらシールド導体はバラントランスを形成するストリップ線路導体から一定の距離を隔てて形成している。なお、シールド導体とバラントランスを形成するストリップ線路導体との距離（シールド導体１０２ａとストリップ線路１０６、１０７との間に設けられた誘電体層１０１ｂの厚み、ならびに、シールド導体１０２ｂとストリップ線路１０４、１０５との間に設けられた誘電体層１０１ｄの厚み）は、２組のストリップ線路導体対が電磁結合している距離、すなわち第３の誘電体層１０１ｃの厚みの数倍とすることが望ましい。
【００４０】
以上のように本実施の形態によれば、２組の結合線路を渦巻き状に形成することにより、結合線路の実際の特性インピーダンスが変化し、１／４波長より短い結合線路でバラントランスを実現でき、実装面積を小さくすることができる。更に、２組の結合線路を平面状に配置することで、薄厚なデバイスを提供できると共に、フィルタやカプラ等、他のデバイスを積層体の異なる層に形成しての一体化や、表面にＩＣなどの半導体素子を実装してデバイスを複合化した、積層複合デバイスとした場合にも効果を有する。この場合、バラントランスと他のデバイスとの間にはシールド導体１０２ｂが設けられているので、相互の特性に対する悪影響はない。
【００４１】
また、図１（ｂ）に示すように積層体側面には多数の外部導体１０９が設けられており、複合化された他のデバイスの入出力端子として自由に接続することができると共に、２個のシールド導体１０２ａ、１０２ｂの接続位置も自由に変更することができる。
【００４２】
また、２組の渦巻き状のストリップ線路導体対を異なる線路幅、線路長で形成することにより、結合線路の実際の特性インピーダンスを自由に制御し、良好な分配バランスの振幅差及び位相差を得ることができる。
【００４３】
（実施の形態２）
本発明の実施の形態２について図面を参照しながら説明する。
【００４４】
図７（ａ）（ｂ）は本発明の実施の形態２を示す積層型バラントランスの分解斜視図である。図４において、４０１は誘電体層、４０２はシールド導体、４０３、４０４、４０５、４０６、４０７はストリップ線路導体、４０８は内部ビア導体を示している。ここで、この積層型バラントランスの積層構造について説明する。
【００４５】
図７（ａ）において、第１の誘電体層４０１ａの上面に第１のシールド導体４０２ａを配置し、その導体４０２ａの上側に、第２の誘電体層４０１ｂを積層し、その誘電体層４０１ｂの上面にストリップ線路導体４０６を配置している。更にそのストリップ線路導体４０６の上側に第３の誘電体層４０１ｃを積層し、その誘電体層４０１ｃの上面に２個のストリップ線路導体４０４、４０５を配置している。更にそれらのストリップ線路導体４０４、４０５の上側に第４の誘電体層４０１ｄを積層し、その誘電体層４０１ｄの上面にストリップ線路導体４０７を配置している。更にそのストリップ線路導体４０７の上側に第５の誘電体層４０１ｅを積層し、その誘電体層４０１ｅの上面に第２のシールド導体４０２ｂを配置している。更にその導体４０２ｂの上側に第６の誘電体層４０１ｆを積層し、その誘電体層４０１ｆの上面にストリップ線路導体４０３を配置し、そのストリップ線路導体４０３の上側に第７の誘電体層４０１ｇを積層している。
【００４６】
また、誘電体層４０１ｂに内部ビア導体４０８ｂを、誘電体層４０１ｅに内部ビア導体４０８ｃを、更に誘電体層４０１ｄ、４０１ｅ、４０１ｆを貫いて内部ビア導体４０８ａを設けており、積層体１００の４側面には外部導体１０７を設けている。
【００４７】
また、図７（ｂ）において、第１の誘電体層４０１ａの上面に第１のシールド導体４０２ａを配置し、その導体４０２ａの上側に、第２の誘電体層４０１ｂを積層し、その誘電体層４０１ｂの上面にストリップ線路導体４０６を配置している。更にそのストリップ線路導体４０６の上側に第３の誘電体層４０１ｃを積層し、その誘電体層４０１ｃの上面にストリップ線路導体４０７を配置している。更にそのストリップ線路導体４０７の上側に第４の誘電体層４０１ｄを積層し、その誘電体層４０１ｄの上面に２個のストリップ線路導体４０４、４０５を配置している。更にそれらのストリップ線路導体４０４、４０５の上側に第５の誘電体層４０１ｅを積層し、その誘電体層４０１ｅの上面に第２のシールド導体４０２ｂを配置している。更にその導体４０２ｂの上側に第６の誘電体層４０１ｆを積層し、その誘電体層４０１ｆの上面にストリップ線路導体４０３を配置し、そのストリップ線路導体４０３の上側に第７の誘電体層４０１ｇを積層している。
【００４８】
また、誘電体層４０１ｂに内部ビア導体４０８ｂを、誘電体層４０１ｂ、４０１ｃを貫いて内部ビア導体４０８ｃを、更に誘電体層４０１ｅ、４０１ｆを貫いて内部ビア導体４０８ａを設けており、積層体１００の４側面には外部導体１０７を設けている。
【００４９】
このようにして積層型バラントランスの積層構造を形成し、実施の形態１と異なるのは、ストリップ線路導体４０６、４０７を異なる誘電体層に形成しているという点である。なお、各導体の接続関係と動作については実施の形態１と同様である。
【００５０】
以上のように本実施の形態によれば、２組の結合線路間の誘電体層の厚みをそれぞれ独立に変化させて、結合線路の特性インピーダンスや結合度を制御することが実施の形態１と比較してさらに容易となり、設計の自由度も大きくなる。なお、この場合の線路幅は前記に限定されるものではない。
【００５１】
また、本発明の実施の形態１から２では、誘電体層として、比誘電率εｒ＝７の結晶相とガラス相からなる誘電体シートを例として述べたが、比誘電率εｒ＝５〜１０である結晶相とガラス相からなる誘電体シートを用いても同様の効果が得られる。また、結晶相としてはＭｇ2ＳｉＯ4、ガラス相としてＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系を例として述べたが、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2及びＲＯａ（ただし、ＲはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ及びＧｄから選ばれる少なくとも１つの元素であり、ａは前記Ｒの価数に応じて化学量論的に定まる数値）のうち少なくとも１つは含有する結晶相とガラス相を用いても同様の効果が得られる。
【００５２】
また、上述した実施の形態における誘電体デバイスを備えた通信機器も本発明に属する。
【００５３】
また、上記の実施の形態においては、積層型バラントランスの構成は、図１または図７に示す２組の渦巻き状のストリップ線路導体対を有するものを例にして説明を行ったが、本発明の積層型バラントランスはこれに限定されるものではなく、積層体内に備えられた、渦巻き状のストリップ線路導体対を構成するストリップ線路導体が、互いに同一の線路長および線路幅を有し、複数の渦巻き状のストリップ線路導体対は、互いに異なる線路長および／または線路幅を有するような構成を有していれば、その積層数や積層面の形状、ストリップ線路導体の形状やストリップ線路導体対の個数等によって限定されるものではない。
【００５４】
【発明の効果】
以上のように本発明によれば、低損失で、振幅差、位相差が共に良好な特性を示す、小型、薄厚の積層型バラントランスを得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態１における積層型バラントランスの分解斜視図である。
（ｂ）は本発明の実施の形態１における積層型バラントランスの斜視図である。
【図２】本発明の実施の形態１における動作説明のための等価回路図である。
【図３】本発明の実施の形態１における積層型バラントランスの効果を示す実験結果のグラフである。
【図４】本発明の実施の形態１における積層型バラントランスの周波数における振幅差の特性を示すグラフである。
【図５】本発明の実施の形態１における積層型バラントランスの周波数における振幅差の特性を示すグラフである。
【図６】本発明の実施の形態１における積層型バラントランスの線路幅の比に対する挿入損失の特性を示すグラフである。
【図７】本発明の実施の形態２における積層型バラントランスの分解斜視図である。
【図８】従来のバラントランスの斜視図である。
【図９】同軸構造のバラントランスの斜視図である。
【図１０】従来の積層バラントランスの分解斜視図である。
【符号の説明】
１０１、４０１、７０１  誘電体層
１０２、４０２、７０２  シールド導体
１０３〜１０７、４０３〜４０７、７０３〜７０５  ストリップ線路導体
１０８、４０８  内部ビア導体
１０９  外部導体
６０１  入力端子
６０２  同相出力端子
６０３  逆相出力端子
６０４  同軸線路
【図１】
0003768809.tif 000004
【図２】
0003768809.tif 000005
【図３】
0003768809.tif 000006
【図４】
0003768809.tif 000007
【図５】
0003768809.tif 000008
【図６】
0003768809.tif 000009
【図７】
0003768809.tif 000010
【図８】
0003768809.tif 000011
【図９】
0003768809.tif 000012
【図１０】
0003768809.tif 000013