(57)【特許請求の範囲】
【請求項１】
バイアス回路からバイアス電圧が与えられた受光素子の出力電圧をプリアンプで増幅する光／電気変換器を備えた光受信器において、
光入力を２つに分岐する分岐部と、
該分岐部からの一方の出力光を遅延させて該受光素子に与える遅延素子と、
該分岐部からの他方の出力光を受ける別の受光素子と、
該別の受光素子の出力電圧が基準値を越えたとき、バイアス回路のバイパスコンデンサを切り離し、該バイアス回路のバイアス電圧を低下させる制御回路と、
を備えたことを特徴とした光受信器。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は光受信器に関し、特に光／電気変換器を備えた光受信器に関するものである。
【０００１】
ディジタル光通信の端末装置等においては、光伝送路からの光信号を電気信号に変えるための光／電気変換器を備えた光受信器が必要である。
【０００２】
【従来の技術】
図１３は従来より一般的に知られている光受信器の構成例を示したもので、図中、１は光／電気（Ｏ／Ｅで略称することがある）変換器を示し、この光／電気変換器１は光入力を電気信号に変換する受光素子としてのフォトダイオード２（ＰＤ１で示すことがある）と、この受光素子２の出力電気信号を増幅するプリアンプ（PRE・AMP)３と、受光素子２にバイアス電圧を与えるためのバイアス回路４とで構成されている。
【０００３】
また、プリアンプ３の出力信号は、メインアンプ（MAIN・AMP)５とクロック抽出部６とに与えられ、クロック抽出部６で抽出されたクロックによってメインアンプ５で増幅された電気信号をフリップフロップ（Ｆ／Ｆ）で構成された識別回路７によって識別しデータとして出力するように構成されている。
【０００４】
図１４は図１３に示した光受信器における光／電気変換器１の回路例を具体的に示したもので、受光素子（ＰＤ１）２のカソード端子には抵抗Ｒ１が接続され、アノード端子には抵抗Ｒ２が接続されて受光素子ＰＤ１のバイアス回路４を構成している。
【０００５】
また、抵抗Ｒ１と受光素子ＰＤ１のカソード端子との接続点はバイアス電圧Ｖ１が印加されるとともにバイパスコンデンサＣ１が接続されている。このコンデンサＣ１は光信号（矩形波）入力時に電圧Ｖ１が変動しないようにするためのものであり、やはりバイアス回路４の一部となっている。
【０００６】
受光素子ＰＤ１のアノード端子と抵抗Ｒ２との接続点は受光素子ＰＤ１の出力電圧Ｖ２となっており、プリアンプ３によって増幅出力されるようになっている。
【０００７】
このような回路例の動作を簡単に説明すると、Ｉ１は受光素子ＰＤ１に光が入力された時に流れる電流であり、図１５に示すように、入力光パワーに比例して増大する。
【０００８】
また、受光素子ＰＤ１のカソード電圧Ｖ１は、Ｖ+からＲ１×Ｉ１を引いた値であり、アノード電圧Ｖ２はＲ２×Ｉ１で表される。
【０００９】
したがって、受光素子ＰＤ１の両端電圧Ｖｄは、
0003856913.tif 000002
となる。
【００１０】
式（１）を変形すると、
Ｉ１＝（Ｖ+−Ｖｄ）／（Ｒ１＋Ｒ２）            ・・・式（２）
となるが、Ｒ１はｋΩオーダーでありＲ２は約５０Ωであるから、Ｒ１≫Ｒ２となり、式（２）は、
Ｉ１＝（Ｖ+−Ｖｄ）／Ｒ１                      ・・・式（３）
となる。
【００１１】
この式（３）におけるＩ１を縦軸とし、Ｖｄを横軸としてグラフを描くと、図１６に示すような直線▲１▼となる。
【００１２】
一方、受光素子ＰＤ１は両端電圧（Ｖｄ）に対して入力光パワーによって図１６の曲線群▲２▼で示すダイオード特性の電流（Ｉ１）が流れる。
【００１３】
したがって、図１６に示す動特性直線▲１▼とダイオード特性曲線群▲２▼との交点群の内、同図に示す通常状態▲３▼を含む交点群が図１５に示した特性となる。
【００１４】
そして、受光素子ＰＤ１への入力光パワーを徐々に上げてゆくと、同図１６における交点▲４▼付近で電流Ｉ１は飽和状態となり、図１７に示す如く、これ以上入力光パワーを上げても電流Ｉ１は変化しない。
【００１５】
すなわち、交点▲４▼付近ではＶ１≒Ｖ２となり、受光素子ＰＤ１の逆バイアス電圧≒０Ｖとなり、入力光信号を大きくしても電流Ｉ１は変化しない状態となることが分かる。
【００１６】
しかしながら、図１８に示すように瞬間的に大レベルの光信号が受光素子ＰＤ１に入力されると、図１７のような特性にはならず図１９に示すような電流特性となってしまい、受光素子ＰＤ１を破壊してしまう。
【００１７】
これは、バイパスコンデンサＣ１が接続されているため、図１８に示す急峻な光信号変化にバイアス電圧Ｖ１が追従できないからである。ただし、バイパスコンデンサＣ１を外すと雑音が増加し信号品質に影響を与えてしまうという両立出来ない問題がある。
【００１８】
【発明が解決しようとする課題】
このように、従来の光受信器においては、受光素子とプリアンプとバイパスコンデンサを有するバイアス回路とを組み合わせて光／電気変換器を構成しているので、瞬間的に大レベルの光信号が入力すると受光素子に大電流が流れ破損させてしまうという問題点があった。
【００１９】
従って本発明は、バイアス回路からバイアス電圧に与えられた受光素子の出力電圧をプリアンプで増幅する光／電気変換器を備えた光受信器において、大レベルの光信号が入力しても受光素子を破損させないことを目的とする。
【００２０】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る光受信器は、図１に原理的に示すように、光入力を２つに分岐する分岐部１１と、該分岐部１１からの一方の出力光を遅延させて該受光素子に与える遅延素子１２と、該分岐部１１からの他方の出力光を受ける別の受光素子（ＰＤ２）１３と、該別の受光素子（ＰＤ２）１３の出力電圧が基準値を越えたときバイアス回路４のバイアス電圧を低下させる制御回路１４と、を備えている。
【００２１】
すなわち、本発明においては、光入力を分岐部１１で分岐し、さらに遅延素子１２により受光素子ＰＤ１に到達する光信号を遅延させる。
【００２２】
また、分岐部１１で分岐された別の光信号は別の受光素子（ＰＤ２）１３に入力され、その出力信号を制御回路１４に与えることにより、光主信号が入力される前に制御回路１４がその光信号の存在を検出してバイアス回路４のバイアス電圧を低下させるように制御する。
【００２３】
バイアス回路４のバイアス電圧が低下すると、このバイアス電圧では予め大レベルの光信号が入力されても受光素子（ＰＤ１）２が破壊されないように設定されているので、図１８の様な光入力信号があっても、受光素子２に対する破壊を防止している。
【００２４】
図２は図１に示した制御回路１４の原理図（１）を示しており、この場合には制御回路（ＣＯＮＴ）１４が受光素子ＰＤ２の出力電圧と基準電圧とを比較し基準電圧を越えてい時には、通常は開いているスイッチＳＷを開くことにより、バイアス回路４を構成している抵抗Ｒ１とＲ２の直列回路に対して抵抗Ｒ２に抵抗Ｒ３を並列接続し以て受光素子ＰＤ１のカソードバイアス電圧を低下させるようにしている。
【００２５】
図３は同じく制御回路１４の原理図（２）を示しており、この場合には制御回路１４が受光素子ＰＤ２の出力電圧が基準値を越えていることが分かった時、ＤＣ／ＤＣコンバータ１０を制御することによりバイアス回路４の電源電圧を下げるように構成している。
【００２６】
また、図４は制御回路１４の原理図（３）を示したもので、この場合には受光素子ＰＤ２の出力電圧が基準値を越えた時、バイアス回路４のバイアス電圧を低下させる代わりに、通常は開いた状態になっているスイッチＳＷ１を閉じ、通常は閉じているスイッチＳＷ２を開くように制御する。
【００２７】
これにより、バイパスコンデンサＣ１の放電ループを設けたことになり、受光素子ＰＤ１へのパルスの通過を防ぐことが可能となる。
【００２８】
図１に示した場合には光／電気変換器１に制御用の受光素子（ＰＤ２）１３を別途接続したが、図５の場合には光増幅器（光プリアンプ）８に元々設けられている受光素子ＰＤを用いてその制御信号を流用し、この制御信号をバイアス回路４に与えることにより、受光素子（ＰＤ１）２を同様に制御することが可能となる。
【００２９】
すなわち、一般的な光増幅器８は、図示のように光合波器とエルビウムドープファイバ（ＥＤＦＡ）と光分波器と受光素子（ＰＤ）と自動レベル制御回路（ＡＬＣ）回路とレーザダイオード（ＬＤ）とで構成されており、このＡＬＣ回路にはフロントパワーをモニタする受光素子ＰＤを必要とし、これを用いて光増幅器８の出力モニタと大電流モニタを併用していることになる。
【００３０】
したがって、このような光増幅器８における受光素子（ＰＤ）の制御信号を上記と同様にして用いることによりバイアス回路４のバイアス電圧を低下させることができる。
【００３１】
図６では、図１において、受光素子（ＰＤ１）２に印加されるバイアス電圧を制御するかわりに制御回路１４が減衰器（例えば光吸収体（ＥＡ）など）１５を制御することにより、受光素子（ＰＤ１）２本体に入る光パワーを制御している。
により受光素子ＰＤ１に到達する光信号を遅延させる。
【００３２】
これにより、光／電気変換器１における受光素子（ＰＤ１）２の破壊を防ぐことが可能となる。
【００３３】
図７では、光／電気変換器１における受光素子としてＡＰＤ２０を用い、このＡＰＤ２０への光増幅器８からの光信号に対しては減衰器１５を経由して入力するようにしている。
【００３４】
すなわち、図８にＡＰＤの原理特性を示すように、光増幅器８が無い場合または減衰器１５が無い場合に０dBmの光が入力されると、図９（１）に示すように、ＡＰＤ２０に流れる電流は、増倍率Ｍ＝３として、Ｉ＝Ｍ×Ｉｐ＝３×１ｍＡ＝３ｍＡとなる。
【００３５】
今、ＡＰＤ２０の破壊電流を６ｍＡと仮定すると、光入力が３dBmの時は破壊されてしまうことになる。
【００３６】
しかしながら、図７に示す構成を採用すれば、図９（２）に示すように、減衰器１５により３０dBm減衰するのでＡＰＤ２０に入力される光電力は−３０dBmとなり、その時の電流は、増倍率Ｍ＝１０としても、Ｉ＝Ｍ×Ｉｐ＝１０×１μＡ＝１０μＡとなる。したがって、今、急峻な光入力パワーの尖塔値が３０dBmであると仮定しても、ＡＰＤ２０に流れる電流は３ｍＡとなり６ｍＡ以下であるので破壊されずに済む。
【００３７】
【発明の実施の形態】
図１０は図１に示した本発明の実施例を示し、特に図２に示した制御回路を組み込んだものを示している。
【００３８】
すなわち、制御回路１４は、受光素子ＰＤ２の両側に抵抗Ｒ４とＲ５を直列接続し、この直列回路と並列に抵抗Ｒ６とＲ７の直列回路を接続している。
【００３９】
そして、受光素子ＰＤ２のアノード電圧と抵抗Ｒ６とＲ７とで構成される分圧回路の分圧電圧を基準電圧とを比較器ＣＯＭＰに与えている。
【００４０】
この比較器ＣＯＭＰの出力電圧はトランジスタＱ１のベースに与えられ、このトランジスタＱ１のエミッタを抵抗Ｒ３に接続するとともにコレクタを受光素子ＰＤ１のカソード端子に接続している。なお、基準電圧の設定はＰＤ破壊電圧−ＰＤ飽和電流の間で制御できるように設定されている。
【００４１】
このような回路の動作においては、例えば通常の光パワーが入力されている場合は受光素子ＰＤ２のアノード電圧は基準電圧を越えないので比較器ＣＯＭＰによってトランジスタＱ１はＯＦＦのままとなっており、図２に示したスイッチＳＷが開いた状態に対応している。
【００４２】
一方、大きな光パワーが入力された時には、受光素子ＰＤ２のアノード電圧は増大して基準値を越えるので、比較器ＣＯＭＰの出力電圧はＶ+となる。このため、トランジスタＱ１はＯＮとなり、抵抗Ｒ３が受光素子ＰＤ１のカソード電位に接続されたことになる。
【００４３】
したがって、抵抗Ｒ２に対して抵抗Ｒ３が並列接続されるので受光素子ＰＤ１のカソード電位は下がることになる。したがって、光主信号に大レベルの信号が入力されても既に受光素子ＰＤ１は飽和領域に入っているため破損から守られることになる。
【００４４】
図１１は本発明の実施例（２）を示したもので、特にこの実施例は図３に示した制御回路１４を組み込んだものである。
【００４５】
すなわち、制御回路１４としては抵抗Ｒ４〜Ｒ７及び比較器ＣＯＭＰの構成までは図１０の実施例と同様であるが、比較器ＣＯＭＰの出力がＶ+であるかＶ-であるかによって図３に示したＤＣ／ＤＣコンバータ１０の出力電圧を変化するように構成している。
【００４６】
したがって、図１０の実施例においてはトランジスタＱ１により電流を引くことにより受光素子ＰＤ１に掛かるバイアス電圧を低下させるが、この実施例（２）では受光素子ＰＤ１のバイアス回路の電源電圧そのものの電圧を下げることにより受光素子ＰＤ１のバイアス電圧を下げ、以てその破損を防いでいる。
【００４７】
図１２は本発明の実施例（３）を示したものであり、特にこの実施例は図４に示した制御回路を図１に示した本発明〔１〕の原理図に組み込んだものである。
【００４８】
すなわち、この実施例における制御回路１４は図１０に示した実施例（１）における抵抗Ｒ６と抵抗Ｒ７との直列回路に並列に抵抗Ｒ８とＲ９との直列回路を接続するとともに比較器ＣＯＭＰの出力端子をトランジスタＱ２のベースに接続し、このトランジスタＱ２のコレクタ−エミッタをそれぞれバイパスコンデンサＣ１と受光素子ＰＤ１のカソード端子との間に挿入接続している点が異なっている。
【００４９】
すなわち、図４にも示したように通常レベルの光が入力している時には比較器ＣＯＭＰの出力電圧Ｖ-によってトランジスタＱ２はＯＮとなっており、従来の回路と同様の働きをするが、大レベルの光入力があった時にはトランジスタＱ２はＯＦＦになるとともに、トランジスタＱ１がＯＮとなるので、バイパスコンデンサＣ１に充電されている電荷を抵抗Ｒ３を経由して放電させることが可能となり、以て受光素子ＰＤ１の破損を防止している。
【００５０】
【発明の効果】
以上説明したように本発明に係る光受信器によれば、大レベル入力時の受信器における受光素子の破壊を防止することが可能となる。
【図面の簡単な説明】
【図１】  本発明に係る光受信器の原理構成ブロック図である。
【図２】  本発明に用いられる制御回路の原理構成図（１）である。
【図３】  本発明に用いられる制御回路の原理構成図（２）である。
【図４】  本発明に用いられる制御回路の原理構成図（３）である。
【図５】  本発明に関連する光受信器の原理構成ブロック図である。
【図６】  本発明に関連する光受信器の原理構成ブロック図である。
【図７】  本発明に関連する光受信器の原理構成ブロック図である
【図８】ＡＰＤの原理特性を示したグラフ図である。
【図９】  本発明に関連する光受信器の動作説明図である。
【図１０】  本発明に係る光受信器の実施例（１）を示した回路図である。
【図１１】  本発明に係る光受信器の実施例（２）を示した回路図である。
【図１２】  本発明に係る光受信器の実施例（３）を示した回路図である。
【図１３】従来より一般的な光受信器の構成例を示したブロック図である。
【図１４】従来の光／電気変換器の回路例を示した図である。
【図１５】入力光パワー−ＰＤ電流の特性グラフ図である。
【図１６】受光素子の特性グラフ図である。
【図１７】入力光パワー−ＰＤ電流の特性（入力光パワーを徐々に上げた時の特性）を示したグラフ図である。
【図１８】光受信器における入力光信号波形図である。
【図１９】入力光パワー−ＰＤ電流の特性（大レベル光入力時の特性）を示したグラフ図である。
【符号の説明】
１  光／電気変換器
２  （ＰＤ１），１３（ＰＤ２）  受光素子
３  （ＰＲＥ・ＡＭＰ）  プリアンプ
４  バイアス回路
１１  分岐部
１２  遅延素子
１４（ＣＯＮＴ）  制御回路
Ｒ１〜Ｒ９  抵抗
Ｃ１  バイパスコンデンサ
ＣＯＭＰ  比較器
Ｑ１，Ｑ２  トランジスタ
１０  ＤＣ／ＤＣコンバータ
８  光増幅（光プリアンプ）
１５  減衰器
２０  ＡＰＤ
図中、同一符号は同一または相当部分を示す。
【図１】
0003856913.tif 000003
【図２】
0003856913.tif 000004
【図３】
0003856913.tif 000005
【図４】
0003856913.tif 000006
【図５】
0003856913.tif 000007
【図６】
0003856913.tif 000008
【図７】
0003856913.tif 000009
【図８】
0003856913.tif 000010
【図９】
0003856913.tif 000011
【図１０】
0003856913.tif 000012
【図１１】
0003856913.tif 000013
【図１２】
0003856913.tif 000014
【図１３】
0003856913.tif 000015
【図１４】
0003856913.tif 000016
【図１５】
0003856913.tif 000017
【図１６】
0003856913.tif 000018
【図１７】
0003856913.tif 000019
【図１８】
0003856913.tif 000020
【図１９】
0003856913.tif 000021