(57)【特許請求の範囲】
【請求項１】
第１の基板と、
該第１の基板に対向して設けられた第２の基板と、
前記第１の基板にマトリクス状に配置された複数の画素電極を備えた反射型液晶装置であって、
前記第１の基板の前記画素電極が形成された層よりも下層に、各画素毎に形成され、階調データを構成する複数のビットを保持する階調データ保持手段と、
前記データ保持手段に保持された複数ビットにより規定される階調データに対応する、前記各画素を駆動するためのパルス信号をパルス変調により生成するパルス幅変調手段と、
前記パルス幅変調手段により生成されたパルス信号に従って、前記各画素を駆動するための電圧を該画素に供給する電圧供給手段と、  を備え、
前記パルス幅変調手段は、前記各々の画素毎に形成された階調表示回路と、複数の画素に対して共通に設けられた表示制御回路とを備え、
前記階調表示回路は、前記表示制御回路から供給されるタイミングデータと前記階調データ保持手段に保持されたデータとの一致を検出し、一致検出時に自己の出力信号の極性を切り換える一致検出回路と、該一致検出回路の出力信号を保持する出力信号保持回路と、該出力保持回路の出力に基づいてオン波形かオフ波形かを選択するオンオフ波形選択回路とを備え、
前記表示制御回路は、前記各々の階調表示回路に対し、前記タイミングデータとして、最低階調から最高階調までの階調データを、一走査期間内に昇順または降順に出力するバイナリィカウンタを備えることを特徴とする反射型液晶装置。
【請求項２】
前記階調データ保持手段は、スイッチング素子を用いて形成されたスタティックＲＡＭ（ＳＲＡＭ）あるいはダイナミックＲＡＭ（ＤＲＡＭ）であることを特徴する請求項１に記載の反射型液晶装置。
【請求項３】
前記階調データ保持手段は、スイッチング素子を用いて形成され、クロック信号に同期して動作するラッチ回路であることを特徴とする請求項１に記載の反射型液晶装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載の反射型液晶装置を備えたことを特徴とする反射型プロジェクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶装置の技術分野に属し、特に画素内にメモリセルを備えた反射型の液晶装置の技術分野に属するものである。
【０００２】
【従来の技術】
近年、ノート型パーソナルコンピュータあるいは液晶プロジェクタ等の電子機器に用いられる液晶装置として、反射型液晶パネルを備えた液晶装置が注目されている。
【０００３】
この反射型液晶パネルは、例えば、データ線、走査線、トランジスタ等のスイッチング素子、電荷蓄積容量、及びアルミニウム等の反射型画素電極等を備えたガラス等の基板と、透明導電膜からなる対向電極等を備えたガラス等の基板との間に液晶層を挟持した構成となっている。画素電極が反射型であるため、画素電極の下側にトランジスタ等のスイッチング素子を設けることができ、解像度を高めた場合でもパネルの開口率が低下せず、高解像度と高輝度を両立させることができる。
【０００４】
しかしながら、このような構成の反射型液晶パネルを駆動する場合には、データ線の電位を画素に設けた電荷蓄積容量に一旦蓄えて、当該電位を反射型画素電極にも印加することで、各画素毎の液晶層へ画像信号電圧を印加する駆動方式を採用していたため、液晶容量及び電荷蓄積容量からの電流のリークが生じる場合がある。従って、液晶容量により保持される電位が低下し、明度やコントラストの低下等の表示状態の劣化を引き起こすことがあった。
【０００５】
このため、表示画像を高品位に保つには、データ線及び走査線に対する信号の供給を行い、周期的に各画素に電圧を印加してその電位を保持しなければならず、低消費電力化を図ることが困難であるという問題があった。
【０００６】
そこで、このような問題の解決するために、例えば特開平８−２８６１７０号公報等に開示されているように、各画素の反射型画素電極の下側に１ビットのメモリセルを配設した液晶パネルが提案された。
【０００７】
このようなメモリセルを各画素毎に備えた液晶パネルにおいては、メモリセルによりデータ線からの画像信号がラッチされ、その信号が各画素の液晶層に印加される。そして、メモリセルは、新たな信号が書き込まれるまで前の信号を保持しているので、一旦信号の書き込みを行ってしまえば、データ線及び走査線への信号の供給を停止しても、それまでに書き込まれた画像は静止画像として継続表示することができる。その結果、静止画像表示時に外部からの画像信号の入力を止めることができ、低消費電力化を図ることができる。
【０００８】
また、画素電圧をデジタル化することにより、クロストーク等による表示品質の劣化が起きにくいといった利点を備えている。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記のようなメモリセルを各画素毎に備えた従来の液晶パネルを用いた場合には、階調表示を行うことが困難になるという問題があった。
【００１０】
メモリセルを各画素毎に備えていない構成の場合には、データ線に供給する信号の選択期間でのオンのパルス幅を階調データに応じて制御することにより、各画素の液晶層に印加する電圧を階調データに対応した値にすることができ、所望の階調表示を行うことができた。
【００１１】
しかし、１ビットのメモリセルを各画素毎に備えた構成の場合には、１ビットデータによってオンまたはオフの表示しかできないため、一選択期間内において当該画素電圧への印加電圧を階調データに対応した値に制御することはできない。
【００１２】
従って、従来は、例えばフレーム周波数が６０Ｈｚの場合には、１フレーム毎に各画素の電圧のオン時間とオフ時間を調整する。つまり、１フレームは、１／６０秒間（１６．６ｍ秒）をさらに２５６階調ならば２５６だけ分割し、各々の期間で画面全体のデータを転送し、オン、オフを表示することで階調を表示するものである。
【００１３】
その結果、１フレームの１／２５６期間内に各画素のメモリセルのデータを書き直さなければならず、メモリセルを各画素毎に備えた場合における上述したような利点を生かすことができないという問題があった。
【００１４】
また、上述のような制御を行うためには、１フレームの１／２５６期間毎にオン時間とオフ時間を調整するため、結果的に液晶層に印加される電圧の切り換え回数が多くなるため、電圧波形になまりが生じ、正確な階調表示を行うことができなかった。
【００１５】
そこで、本発明は、前記問題点を解決し、低消費電力化を図ると共に、クロストーク等による表示品質の劣化を防止し、かつ、階調表示が容易な反射型液晶装置及び反射型プロジェクタを提供することを課題としている。
【００１６】
【課題を解決するための手段】
上記した課題を解決すべく、本発明に係る反射型液晶装置は、第１の基板と、該第１の基板に対向して設けられた第２の基板と、前記第１の基板にマトリクス状に配置された複数の画素電極を備えた反射型液晶装置であって、前記第１の基板の前記画素電極が形成された層よりも下層に、各画素毎に形成され、階調データを構成する複数のビットを保持する階調データ保持手段と、前記データ保持手段に保持された複数ビットにより規定される階調データに対応する、前記各画素を駆動するためのパルス信号をパルス変調により生成するパルス幅変調手段と、前記パルス幅変調手段により生成されたパルス信号に従って、前記各画素を駆動するための電圧を該画素に供給する電圧供給手段とを備えることを特徴とする。
また、本発明に係る反射型液晶装置は、第１の基板と、光透過性を有し該第１の基板に対向して設けられた第２の基板と、前記第１の基板にマトリクス状に設けられる反射型の画素電極と、前記第１の基板と前記第２の基板の間に挟持された液晶とを備えた反射型液晶装置であって、前記第２の基板上の前記画素電極が形成された層よりも下層に、前記各々の画素毎に形成され、複数ビットの階調データを保持する階調データ保持手段と、前記データ保持手段に保持された複数ビットの階調データに基づいて、各々の画素の一走査期間におけるオンまたはオフ期間をパルス幅の大きさとして変調するパルス幅変調手段と、前記パルス幅変調手段により変調されたパルス信号に基づいて、前記画素電極にオン電圧またはオフ電圧を供給する電圧供給手段と、前記画素毎に画像信号に基づく前記階調データを保持させる階調データ書き込み制御手段とを備えることを特徴とする。
【００１７】
本発明に記載の反射型液晶装置によれば、外部から画像信号が供給されると、階調データ書き込み制御手段により、当該画像信号に基づいて各々の画素の階調データ保持手段に対して書き込み制御信号が出力される。これにより、各々の画素の階調データ保持手段においては、前記出力された書き込み制御信号に基づいて複数ビットの階調データが保持される。従って、各々の画素における階調データの値が異ならない限り、一旦階調データを保持させれば、この保持させた階調データに基づいて画素電極にオン電圧またはオフ電圧が供給されることになり、各走査期間毎に各画素において階調データを書き換える必要がなくなる。
【００１８】
そして、パルス幅変調手段は、これらの階調データ保持手段によって各々の画素毎に保持された多ビットの階調データに基づいて、各々の画素の一走査期間におけるオンまたはオフ期間をパルス幅の大きさとして変調する。更に、電圧供給手段は、前記パルス幅変調手段により変調されたパルス信号に基づいて、前記画素電極にオン電圧またはオフ電圧を供給する。従って、各画素は、一走査期間内において階調データに基づく期間だけオン状態となり、階調表示される。
【００１９】
また、本発明に係る反射型液晶装置は、上記の反射型液晶装置において、前記パルス幅変調手段は、一走査期間内で昇順または降順に並べられた最低階調から最高階調までの階調データと前記階調データ保持手段に保持された前記階調データとの一致を検出したとき、前記パルス信号の極性を切り換えることを特徴とする。
また、本発明に係る反射型液晶装置は、上記の反射型液晶装置において、前記パルス幅変調手段は、前記各々の画素毎に形成された階調表示回路と、全ての画素に対して共通に設けられた表示制御回路とを備え、前記階調表示回路は、前記表示制御回路から供給されるタイミングデータと前記階調データ保持手段に保持されたデータとの一致を検出し、一致検出時に自己の出力信号の極性を切り換える一致検出回路と、該一致検出回路の出力信号を保持する出力信号保持回路とを備え、前記表示制御回路は、前記各々の階調表示回路に対し、前記タイミングデータとして、最低階調から最高階調までの階調データを、一走査期間内に昇順または降順に出力する回路を備えることを特徴とする。
【００２０】
本発明に記載の反射型液晶装置によれば、表示制御回路から、各々の階調表示回路に対し、最低階調から最高階調までの階調データが、タイミングデータとして一走査期間内に昇順または降順に出力されると、各画素毎に設けられた階調表示回路においては、一致検出回路により、各画素毎に設けられた階調データ保持手段に保持されたデータと、前記一走査期間内に昇順または降順に出力される階調データとが一致するか否かが判断される。そして、一致が検出された際には、一致検出回路の出力信号の極性が切り換えられ、出力信号保持回路によりこの出力信号はこの極性で保持されることになる。従って、各々の画素において、一走査期間の開始時における極性の初期状態を、前記出力信号保持回路によって保持される信号の極性と反対の極性に設定しておくことにより、前記一致検出回路による出力信号の極性の切り換えから、次の走査期間の開始時の初期状態への切り換えにより、あるいはこの初期状態への切り換えから、前記一致検出回路による出力信号の極性の切り換えにより、前記出力信号保持回路によって保持される出力信号はパルス信号として出力されることになる。また、前記タイミングデータは、最低階調から最高階調までの階調データが、一走査期間内に昇順または降順に出力されるデータであるから、上述のようにして出力されるパルス信号のオン期間あるいはオフ期間は、その前縁または後縁を、一走査期間の前縁または後縁を基準とし、オン期間またはオフ期間が連続するパルス信号となる。従って、一走査期間が短くなり、高い周波数で表示を行う場合でも、液晶に与える電圧の切り換え回数を減少させることができ、波形のなまりによる実効電圧の低下を防止して、正確な階調表示を行うことができる。
【００２１】
また、本発明に係る反射型液晶装置は、上記の反射型液晶装置において、前記パルス幅変調手段は、一走査期間での前記画素の駆動を規定する、最低階調から最高階調までの階調データであって前記一走査期間の後縁側又は前縁側を基準としてオン期間またはオフ期間が連続する前記階調データと、前記階調データ保持手段に保持された前記階調データとの一致を検出したとき、前記パルス信号の極性を切り換えることを特徴とする。
また、本発明に係る反射型液晶装置は、上記の反射型液晶装置において、前記パルス幅変調手段は、前記各々の画素毎に形成された階調表示回路と、複数の画素に対して共通に設けられた表示制御回路とを備え、前記階調表示回路は、前記表示制御回路から供給されるタイミングデータと前記階調データ保持手段に保持されたデータとの一致を検出し、一致検出時に自己の出力信号の極性を切り換える一致検出回路を備え、前記表示制御回路は、前記各々の階調表示回路に対し、前記タイミングデータとして、最低階調から最高階調までの階調データを、一走査期間内におけるオン期間またはオフ期間として表したパルス信号であって、該一走査期間の後縁側をオン期間またはオフ期間の後縁の基準とし、あるいは前記一走査期間の前縁側をオン期間またはオフ期間の前縁の基準として、オン期間またはオフ期間が連続するパルス信号を出力する回路を備えることを特徴とする。
【００２２】
本発明に記載の反射型液晶装置によれば、表示制御回路から、各々の階調表示回路に対し、タイミングデータとしてのパルス信号が出力されると、各画素毎に設けられた階調表示回路においては、一致検出回路により、各画素毎に設けられた階調データ保持手段に保持されたデータと、前記タイミングデータとが一致するか否かが判断される。一致が検出された際には、一致検出回路の出力信号の極性が切り換えられるが、前記タイミングデータは、上述のようにパルス信号であるから、このパルス信号のオン期間においては連続して前記一致が検出されることになる。つまり、前記一致の検出により極性が切り換えられた出力信号は、パルス信号のオン期間中においてその極性で保持される。
【００２３】
従って、各々の画素において、一走査期間の開始時における極性の初期状態を、前記出力信号保持回路によって保持される信号の極性と反対の極性に設定しておくことにより、前記一致検出回路による出力信号の極性の切り換えから、次の走査期間の開始時の初期状態への切り換えにより、あるいはこの初期状態への切り換えから、前記一致検出回路による出力信号の極性の切り換えにより、前記出力信号保持回路によって保持される出力信号はパルス信号として出力されることになる。
【００２４】
また、前記タイミングデータとしてのパルス信号は、最低階調から最高階調までの階調データを、一走査期間内におけるオン期間として表したパルス信号であって、該一走査期間の後縁側をオン期間の後縁の基準とし、あるいは前記一走査期間の前縁側をオン期間の前縁の基準として、オン期間が連続するパルス信号である。従って、一走査期間が短くなり、高い周波数で表示を行う場合でも、液晶に与える電圧の切り換え回数を減少させることができ、波形のなまりによる実効電圧の低下を防止して、正確な階調表示を行うことができる。
【００２５】
また、本発明に係る反射型液晶装置は、上記の反射型液晶装置において、前記階調データ保持手段は、スイッチング素子を用いて形成されたスタティックＲＡＭ（ＳＲＡＭ）あるいはダイナミックＲＡＭ（ＤＲＡＭ）であることを特徴する。
【００２６】
本発明に記載の反射型液晶装置によれば、階調データ保持手段は、各々の画素においてスイッチング素子を用いて形成されたスタティックＲＡＭ（ＳＲＡＭ）あるいはダイナミックＲＡＭ（ＤＲＡＭ）である。従って、液晶装置の高解像度化等に伴い、画素電極の小型化が図られた場合でも、階調データ保持手段を画素電極の下層に確実に作り込むことができ、容易に多ビット化することができる。
【００２７】
また、本発明に係る反射型液晶装置は、上記の反射型液晶装置において、前記階調データ保持手段は、スイッチング素子を用いて形成され、クロック信号に同期して動作するラッチ回路であることを特徴する。
【００２８】
本発明に記載の反射型液晶装置によれば、階調データ保持手段は、各々の画素においてスイッチング素子を用いて形成され、クロック信号に同期して動作するラッチ回路である。従って、クロック信号を制御するだけで容易に階調データを保持させることができる。
【００２９】
また、本発明に係る反射型プロジェクタは、上記した反射型液晶装置を備えることを特徴とする。
【００３０】
本発明に記載の反射型プロジェクタによれば、反射型プロジェクタは、上述した本願発明の反射型液晶装置を備えており、正確な階調表示を容易に行うことのできる反射型液晶装置により、高品質な画像表示を行うことができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３２】
（第１の実施形態）
まず、本発明の第１の実施形態を図１乃至図６に基づいて説明する。
【００３３】
図１は本実施形態における反射型液晶装置の回路構成を説明するためのブロック図である。
【００３４】
図１には示さないが、本実施形態の反射型液晶装置は、ガラスやＳｉなどの第１の基板上に、複数のデータ線対（［Ｄ１１： Ｄ１１’， Ｄ２１： Ｄ２１’，〜 Ｄ８１： Ｄ８１’］〜［Ｄ１ｍ： Ｄ１ｍ’， Ｄ２ｍ： Ｄ２ｍ’，〜 Ｄ８ｍ： Ｄ８ｍ’］）と、複数の表示制御線（Ｓ１〜Ｓｎ）がマトリクス状に互いにほぼ直交して配置されている。
【００３５】
データ線対はＤ１１： Ｄ１１’， Ｄ２１： Ｄ２１’〜 Ｄ８１： Ｄ８１’の８対を一組としており、図１には示されないがこのデータ線対の組が図示のｘ方向に沿ってｍ組設けられており、各組のデータ線対が、第１列〜第ｍ列の各画素領域に対応している。なお、図１においては、一部の画素領域のみを示しているため、第２組〜第ｍ組のデータ線対（［Ｄ１２： Ｄ１２’， Ｄ２２： Ｄ２２’，〜 Ｄ８２： Ｄ８２’］〜［Ｄ１ｍ： Ｄ１ｍ’， Ｄ２ｍ： Ｄ２ｍ’，〜 Ｄ８ｍ： Ｄ８ｍ’］）について図示を省略している。
【００３６】
表示制御線（Ｓ１〜Ｓｎ）は、図１には示されないが図示のｙ方向に沿ってｎ本設けられており、第１行〜第ｎ行の各画素領域に対応している。なお、図１においては、第３行〜第ｎ行の表示制御線（Ｓ３〜Ｓｎ）については図示を省略している。
【００３７】
以上のような各組のデータ線対と表示制御線が交差する領域は、第１行第１列から第ｎ行第ｍ列までのｎ×ｍ個の画素領域（Ｐ１１〜Ｐｎｍ）となっている。すなわち、本実施形態においては、８つのデータ線対と１つの表示制御線から構成されるブロックが一画素領域に対応する。この各画素領域にはアルミニウム等で形成された反射型の画素電極１が設けられている。なお、図１においては、第１行第１列の画素領域Ｐ１１と、第２行第１列の画素領域Ｐ２１のみを示している。
【００３８】
一方、以上のような画素電極１が形成された第１の基板と対向する位置には、ガラス等で形成された第２の基板が配置されており、当該第２の基板の前記画素電極１と対向する側には、透明電極で形成された対向電極２が設けられている。対向電極２は第２の基板上においてマトリクス状に形成されているのではなく、全画素領域を覆う共通電極として或いは各画素行毎にストライプ状に形成されている。そして、第２の基板上には、必要に応じて第１の基板の画素電極１が形成されていない領域を覆うように、ブラックマトリクス等の遮光膜が形成されている。
【００３９】
そして、前記画素電極１と対向電極２の間には、液晶層が封入されており、各画素領域に対応して液晶セル３を構成している。液晶としては、ツイステッドネマチック（ＴＮ）型液晶、スーパーツイステッドネマチック（ＳＴＮ）型液晶、双安定のメモリー性を有するＴＮ型液晶、スーパーホメオトロピック（ＳＨ）型の液晶、ゲスト・ホスト（ＧＨ）型液晶など種々の液晶を用いることができる。但し、ＧＨ型を除いて、第２の基板の外側に偏光板や偏光ビームスプリッタ等の偏光子が必要となる。
【００４０】
次に、前記各画素領域における画素電極１の下側（画素電極１の液晶セル３との接触側とは反対側）には、スイッチング素子としてのトランジスタ４，５、及びメモリ部６から成る階調データ保持手段としての８ビットのランダムアクセスメモリ（ＲＡＭ）と、階調表示回路７が設けられている。
【００４１】
ＲＡＭは、相補データが対にして伝送されるデータ線対（［Ｄ１１： Ｄ１１’， Ｄ２１： Ｄ２１’，〜 Ｄ８１： Ｄ８１’］〜［Ｄ１ｍ： Ｄ１ｍ’， Ｄ２ｍ： Ｄ２ｍ’，〜 Ｄ８ｍ： Ｄ８ｍ’］）から相補データＤ，／Ｄをメモリ部６に書き込むためのトランスファーゲートであるＮチャネル型の電界効果トランジスタ（ＦＥＴ）４と、Ｎチャネル型のＦＥＴ５とを備えている。これらのＦＥＴ４，５のゲート端子には、図１に示すようにワード線Ｗ１，Ｗ２〜Ｗｎが接続されている。
【００４２】
本実施形態のメモリ部６は、図２（Ａ）に示すようなＳＲＡＭ型の構成となっており、相補型ＦＥＴまたは負荷抵抗型ＮチャネルＦＥＴから構成される二つのインバータ６ｂ，６ｃにより構成されたフリップフロップからなるメモリセル６ａと、メモリセル６ａの記憶データの論理を反転出力させるための相補型インバータ６ｄとから構成されている。
【００４３】
このような構成のＲＡＭの動作を、画素領域Ｐ１１に備えられた１ビット目のＲＡＭ１を例として説明する。なお、定常状態においては、データ線Ｄ１１，データ線Ｄ１１’は共にハイレベルの電位であり、ワード線Ｗ１はローレベルの電位であるとする。
【００４４】
まず、メモリセル６ａのノードＱにハイレベルの電位のデータを印加する場合には、図１に示す階調データ書き込み制御手段としてのビットライン制御回路９により、データ線Ｄ１１をハイレベルの電位、データ線Ｄ１１’をローレベルの電位にする。次に、図１に示す階調データ書き込み制御手段としてのワードライン制御回路８によりワード線Ｗ１をハイレベルの電位とすると、ＦＥＴ４及びＦＥＴ５がオン状態となる。これにより、図２に示すように、メモリセル６ａのＦＥＴ４側のノードＱの電位はハイレベルとなり、ＦＥＴ５側のノードＱ’の電位はローレベルとなって、安定した状態が維持され、データの書き込みが行われる。
【００４５】
一旦データが書き込まれると、ワード線Ｗ１をローレベルの電位とし、ＦＥＴ４，５をオフにしても、メモリセル６ａのノードＱ及びノードＱ’の状態は変化せず、保持された状態となる。
【００４６】
従って、メモリ部６の出力部ＯＵＴの電位は、メモリセル６ａのノードＱ’の電位をインバータ６ｄにより反転させてハイレベルとなり、階調表示回路７には最初にデータ線Ｄ１１に書き込んだハイレベルの電位のデータが出力されることになる。
【００４７】
また、メモリセル６ａにローレベルの電位のデータを書き込む際にも、図１に示すビットライン制御回路９により、データ線Ｄ１１をローレベルの電位、データ線Ｄ１１’の電位はハイレベルの電位に設定し、ワードライン制御回路８によりワード線Ｗ１をハイレベルの電位とし、ＦＥＴ４及びＦＥＴ５をオン状態にする。これにより、メモリセル６ａのＦＥＴ４側のノードＱの電位はローレベルとなり、ＦＥＴ５側のノードＱ’の電位はハイレベルとなって、安定した状態が維持され、データの書き込みが行われる。
【００４８】
従って、メモリ部６の出力部ＯＵＴの電位は、メモリセル６ａのノードＱ’の電位をインバータ６ｄにより反転させてローレベルとなり、階調表示回路７には最初にデータ線Ｄ１１に書き込んだローレベルの電位のデータが出力されることになる。
【００４９】
ＲＡＭの各ビットには以上のようにして行方向に並ぶ画素領域毎にデータを書き込むことができる。本実施形態においては、まず、選択した列方向における画素領域のＲＡＭの各ビットについて、ビットライン制御回路９にてデータ線対（［Ｄ１１： Ｄ１１’， Ｄ２１： Ｄ２１’〜 Ｄ８１： Ｄ８１’］〜［Ｄ１ｍ： Ｄ１ｍ’， Ｄ２ｍ： Ｄ２ｍ’〜 Ｄ８ｍ： Ｄ８ｍ’］）の各々にハイレベルとローレベルの相補データを出力し、次にワードライン制御回路８により、ワード線Ｗ１〜Ｗｎのいずれかをハイレベルにしていずれかの行方向の画素領域を一括選択することより、ＲＡＭの各ビットに所望のデータを書き込むように構成している。
【００５０】
つまり、本実施形態においては、各画素領域毎に、８ビットのデジタルデータを記憶させることができるので、画像信号に含まれる各画素毎の階調データを各画素領域のＲＡＭに記憶させ、最大で２５６階調の階調表現を可能としている。
【００５１】
なお、各画素領域のＲＡＭに一旦データを書き込むと、その値は次のデータが書き込まれるまで保持され、また、書き込み電圧に対する液晶の応答速度はデータが書き換えられる速度よりも著しく遅いため、データのＲＡＭへの書き込みタイミングは画像の表示タイミングと全く非同期にすることができる。
【００５２】
なお、各画素領域のＲＡＭのメモリセル６ａの構成は、図２（Ａ）に示したＳＲＡＭ型に限られず、図２（Ｂ）に示すようなＤＲＡＭ型とすることもできる。
ＤＲＡＭ型の場合には、データの電位は保持容量６ｆに書き込まれることになり、書き込まれた電位はインバータ６ｅ及びインバータ６ｄを介して出力されることになる。 ＤＲＡＭ型を用いた場合には、リフレッシュ動作が必要となるが、第１の基板上におけるメモリセル６ａの面積を微細なものにすることができるため、ＲＡＭの高集積化が可能となる。
【００５３】
なお、ＤＲＡＭの場合は、図１のデータ線対から、Ｄ１１’，Ｄ２１’，…，Ｄ８１’を除き、更にトランスファーゲート５を除き、図２のインバータ６ｅを除くことができ、そうすることにより、各画素のデータ保持手段はＦＥＴ４、容量６ｆ、相補型インバータ６ｄで構成できる。
【００５４】
次に、以上のようにして各画素領域に８ビットのＲＡＭに書き込まれた階調データを、液晶セル３に書き込むことにより画像の表示を行うための階調表示回路７の構成について説明する。
【００５５】
複数ビットによりデジタル化された階調データを、液晶セル３に印加する実効電圧として反映させるには、液晶セル３に接続された画素電極１に供給する信号のオン期間を階調データに対応させて変調させるパルス幅変調制御を行う必要がある。
【００５６】
本実施形態では、各画素毎に階調表示回路７を配置し、その階調表示回路７を図３に示すように構成した。図３に示すように、階調表示回路７は、一致検出回路７ａとオンオフ波形選択回路７ｂとを備えている。
【００５７】
一致検出回路７ａは、入力部１１に、排他的論理和回路の出力段に否定回路が接続された入力ゲート回路を、画素領域のＲＡＭのビット数分備えており、この入力部１１の入力ゲート回路には、図１に示す表示制御回路１０に備えられた８ビットのバイナリィカウンタの各段から出力されるバイナリィ信号Ｐ０〜Ｐ７と、画素領域のＲＡＭの各ビットからの出力信号とが各々入力されるように構成されている。従って、前記バイナリィ信号Ｐ０〜Ｐ７により表される値、即ち前記８ビットのバイナリィカウンタによるカウント値（０〜２５５）が、ＲＡＭに記憶されたデータの値に等しくなった時に、全ての入力ゲート回路の出力がハイレベルとなり、これにより、入力部１１の前段に設けられたＡＮＤ回路部１２の全てのＡＮＤゲート回路の出力がハイレベルとなる。このＡＮＤ回路部１２のハイレベルの出力は、ＡＮＤゲート回路で構成されたラッチゲート回路１３の一方の入力端子に入力されるため、このラッチゲート回路１３の他方の入力端子に、図１に示す表示制御回路１から出力されるハイレベルに立ち上がるラッチパルス信号ＬＰが入力されると、Ｄフリップフロップ回路により構成される出力信号保持回路としてのラッチ回路１４のクロック入力端子Ｃに対して、ハイレベルに立ち上がるパルス信号が入力される。これにより、ラッチ回路１４においては、入力端子Ｄに入力された信号が出力端子ＸＱから出力されることになる。本実施形態では、この入力端子Ｄにはローレベル信号ＶＳＳが入力されているので、出力端子ＸＱからはローレベルに立ち下がる信号が出力されることになり、リセット端子Ｒに対してリセット信号が入力されるまで維持される。このリセット端子Ｒにはインバータ回路１５を介して、図１に示す表示制御回路１０から出力され一走査期間（周期Ｔ）の開始を示すタイミング信号ＹＤが入力されるように構成されている。なお、上述した８ビットのバイナリカウンタもこのタイミング信号ＹＤに同期してリセットされ、カウントを開始するように構成されている。また、このタイミング信号ＹＤ、上述したバイナリ信号Ｐ０〜Ｐ７、及びラッチパルス信号ＬＰは、図１に示すように、表示制御回路１０から、表示制御線（Ｓ１〜Ｓｎ）を介して全ての画素に設けられた階調表示回路７の各々に供給されるように構成されている。なお、図３のＡＮＤ回路は入力ゲート回路の出力をワイヤード接続して省略してもよい。
【００５８】
また、オンオフ波形選択回路７ｂは、図３に示すようにスイッチ回路になっている。表示制御回路１０から出力されるオン波形ＯＮＷとオフ波形ＯＦＦＷを一致検出回路７ａからの信号によって選択するものである。
【００５９】
以上のように構成される階調表示回路７の動作を、図３及び図４に基づいて説明する。まず、一走査期間の開始を示すタイミング信号ＹＤが、階調表示回路７に出力されると、ラッチ回路１４の出力は初期状態であるハイレベルの電位となる。従って、オンオフ波形選択回路７ｂにおいては、オン波形ＯＮＷが選択され、画素電極１に供給される。
【００６０】
また、これと同時に表示制御回路１０内の８ビットのバイナリカウンタのカウント動作が開始される。その結果、階調表示回路７には、０〜２５５の値をとるバイナリ信号Ｐ０〜Ｐ７が出力される。更に、図４に示すように、表示制御回路１０から出力されるラッチパルス信号ＬＰも、８ビットのバイナリカウンタのカウント周期に同期して出力されるため、各画素領域に設けられたＲＡＭに記憶されたデータ値と、前記カウンタ値とが一致すると、ラッチ回路１４の出力はローレベル信号に切り換えられ、その後次の走査期間が開始されるまで、ローレベル信号として維持される。ラッチ回路１４の出力がローレベル信号になると、オンオフ波形選択回路７ｂにおいては、オフ波形ＯＦＦＷが選択され、画素電極１に供給される。以上のようにオン電位を画素電極に印加する時間幅に応じて維持することで、各画素の液晶セルに階調レベルに応じた実効電圧を与えることができる。
【００６１】
図４に示す例では、ＲＡＭのデータが「７」である時の例を示しており、一走査期間内において、前記オンオフ波形選択回路７ｂに対する選択パルスについて、各画素領域毎に階調データに対応したパルス幅変調が行われることが判る。
【００６２】
図５に各階調データに対応する前記選択パルスの例を示す。図５に示すように、本実施形態によれば、各選択パルスのオン期間は、走査期間の開始位置に揃えられており、また、オン期間が分散することなく、連続して構成されている。従って、本実施形態によれば、液晶に対して印加する電圧波形の遷移回数を減少させることができ、特に、走査周波数が高い周波数となり、各々のパルスのオン期間が短くなる場合でも、波形のなまりを発生させず、正確な階調表示を行うことができる。
【００６３】
さらに、本実施形態においては、図１に示すように、対向電極２に交流化電源２０を接続し、図６に示すように一走査期間毎に＋３．０Ｖと０Ｖに交互に切り換えられるパルス信号を供給するように構成した。そして、オフ波形ＯＦＦＷとして、図６に示すように対向電極２に供給するパルス信号と同位相のパルス信号を用い、オン波形ＯＮＷとして、図６に示すように対向電極２に供給するパルス信号と逆位相のパルス信号を用いた。
【００６４】
つまり、対向電極２に対して図６に示すようなパルス信号を供給すると共に、画素電極１に対して当該パルス信号と同位相のパルス信号のオフ波形ＯＦＦＷを供給すると、対向電極２と画素電極１の間の電位差は無くなり、液晶セル３に対しては電圧が印加されない状態となる。しかし、オン波形ＯＮＷとして対向電極２に供給するパルス信号と逆位相のパルス信号を画素電極１に供給すると、対向電極２と画素電極１の間の電位差は常に３Ｖとなるが、一走査期間毎に電圧の方向が異なることになり、交流駆動が行われることになる。
【００６５】
このように、本実施形態によれば、第１の基板上に形成した回路の動作電圧を３．０Ｖとし、その回路のゲート耐圧を３．０Ｖ＋αとした場合でも、液晶を交流駆動できるので、パターンを微細化した場合でも良好に液晶を駆動することができる。また、上記各回路の動作電圧（電源電圧）を低電圧にできるので、消費電力を大幅に低減できる。
【００６６】
そして、上述したようなオンオフ波形選択回路７ｂにより、一致検出回路７ａの出力に基づいて、オン波形ＯＮＷとオフ波形ＯＦＦＷとを選択することにより、一走査期間内におけるオン波形ＯＮＷの選択期間を、ＲＡＭに記憶された階調データに応じて伸張することができ、良好な階調表示が可能となる。
【００６７】
また、本実施形態の階調表示回路を用いることにより、液晶セルの透過率特性の補正を容易に行うことができる。
【００６８】
図１７にノーマリーホワイトモードの場合とノーマリーブラックモードの場合についての、液晶セルに対する印加電圧（実効値）に対する透過率特性の一例を示す。
【００６９】
図１７に示すように、いずれのモードの場合も、最大または最小の階調レベルに近づくほど、印加電圧に対する透過率の変化が線形でなくなってくるため、最大または最小の階調レベルに近い場合には、印加電圧のパルス幅を補正しなければならない。
【００７０】
そこで、本実施形態では次に説明するようなパルス幅補正回路を用いることにより、印加電圧のパルス幅を補正している。なお、以下の説明においては、説明を簡単にするために、ＲＡＭを４ビットで構成した場合について説明する。また、以下の説明では選択パルスは走査期間の終了位置に揃えられる点も本実施形態とは異なっている。
【００７１】
図７にパルス幅補正回路の一例、図８に当該パルス幅補正回路の各部のタイムチャート、図９に画素電極と対向電極に液晶層が挟持された液晶セルの等価回路、図１０に画素印加電圧と液晶層への印加電圧との関係図を示す。
【００７２】
図７に示すパルス幅補正回路は、カウンタ６０１と、 Ｄ型フリップフロップ６０２と、 ＡＮＤゲート６０３と、 ＰＬＡ回路６０４と、 ＰＬＡ回路６０４のためのプルアップ用ＰチャネルＭＯＳＦＥＴ６０５と、 ＡＮＤゲート６０６とから構成される。
【００７３】
カウンタ６０１は、９段のバイナリカウンタであり、クロック信号端子ＣＬに入力されるクロック信号ｆ１を計数する。このクロック信号ｆ１は、Ｄ型フリップフロップ６０２にも入力され、 当該Ｄ型フリップフロップ６０２とＡＮＤゲート６０３とからなる回路により、クロック信号ｆ１に同期したリセット信号Ｒの立ち上がり微分パルスが形成される。そして、この微分パルスはカウンタ６０１のリセット信号端子Ｒに入力され、カウンタ６０１はこの微分パルスによりリセットされる。
【００７４】
また、カウンタ６０１のＱ２〜Ｑ８の７ビットの出力には、ＮチャネルＭＯＳＦＥＴによるＰＬＡ回路６０４が接続されている。ＰＬＡ回路６０４は１０個の出口を有しており、各々［７８］〜［２７］といった数値をデコードする。ここで、この数値の設定について説明する。
【００７５】
図１０は画素への印加電圧ＶＰに対する液晶層への充電電圧ＶＬＣの電圧曲線を描いたものである。この電圧曲線は、画素の時定数によって決定され、この時定数は、画素の等価回路を図９のように考えた場合に、液晶層の等価容量ＣＬＣと、画素の抵抗成分Ｒとの積により表される。画素の抵抗成分Ｒは、行側、列側各々の駆動回路の出力抵抗の合成抵抗であるＲ０と、トランジスタの等価抵抗ＲＮＬとの合成抵抗である。このように表される時定数を、走査期間ＴＨに液晶層への充電電圧ＶＬＣがトランジスタのＯＮ電圧ＶＯＮの８０％まで立ち上がるように仮定すれば、液晶層への充電電圧ＶＬＣの時間による変化は図１０に示すようになる。
【００７６】
図１０に示す曲線上の数字は、液晶層への充電電圧ＶＬＣが、画素への印加電圧ＶＰに対して、ＶＬＣ＝０．８ＶＰとなる場合に、当該充電電圧ＶＬＣを均等に１５分割し、更に一走査期間ＴＨを８０分割してＴＨ／８０を１パルスとした時に、分割した各々の電圧を得るために必要な当該パルスの個数である。このような設定により、図１０に示す曲線上には全部で１４個の数字が記載されることになり、１６階調を出すことに対応している。そして、これらの１４個の数字の８０に対する補数が、図７及び図８に括弧書きで示したデコード対象の数値である。また、図８には、各数値に対するＰＬＡ回路６０４によるデコード結果として、ＰＬＡ回路６０４の１０個の出口から出力されるパルス信号を、前記括弧書きで示したデコード対象の数値に対応させて示している。図８に示すように、これらのパルス信号は負極性の信号であるため、インバータ回路により極性を反転させ、この極性を反転させたデコード結果としてのパルス信号と、クロック信号ｆ１の４分周出力であるカウンタ６０１の出力Ｑ１との論理積をＡＮＤゲート６０６で演算することにより、補正クロック信号ｆ２が出力される。
【００７７】
このようにして得られた補正クロック信号ｆ２を、図示しない４ビットのバイナリカウンタに入力し、このバイナリカウンタによる補正クロック信号ｆ２の計数を行う。そして、この計数結果と、ＲＡＭに記憶されたデータを極性反転した値との一致を検出し、一致した時にラッチ回路がセットされるように構成する。例えば、ＲＡＭに記憶されたデータが（００１０）であった場合には、図８に示すように、４ビットバイナリカウンタの値が（１１０１）になった時、即ち１３個目の補正クロック信号ｆ２を計数するタイミングでラッチ回路の出力がハイレベルにセットされる。また、 ＲＡＭに記憶されたデータが（０１１０）であった場合には、図８に示すように、４ビットバイナリカウンタの値が（１００１）になった時、即ち９個目の補正クロック信号ｆ２を計数するタイミングでラッチ回路の出力がハイレベルにセットされる。更に、 ＲＡＭに記憶されたデータが（１１００）であった場合には、４ビットバイナリカウンタの値が（００１１）になった時、即ち３個目の補正クロック信号ｆ２を計数するタイミングでラッチ回路の出力がハイレベルにセットされる。
【００７８】
そして、以上のようにしてラッチ回路の出力がハイレベルにセットされた期間において、オン波形ＯＮＷが選択され、それ以外の期間においてはオフ波形ＯＦＦＷが選択される。
【００７９】
以上のような構成により、補正クロック信号ｆ２は、印加電圧に対する透過率の変化の非線形性を反映した間隔で出力されることになり、この補正クロック信号ｆ２に基づいてセットされるラッチ回路のハイレベルの期間にも前記非線形性が反映されるので、前記非線形性に対応した適切な充電電圧ＶＬＣを液晶層に印加することができる。
【００８０】
本実施形態においては、ＲＡＭが８ビットで構成され、２５６階調の階調表示を行うため、例えば走査期間ＴＨ内に、画素への印加電圧ＶＰの８０％まで立ち上がる液晶層への充電電圧ＶＬＣを２５５分割し、走査期間ＴＨを２５５で分割した期間を一周期とする基準パルスを用いて、２５５分割した各々の電圧に至るまでの基準パルスの個数を図１０に示すような曲線に従って求める。更に、この基準パルスの個数を、図７に示すようなバイナリカウンタとＰＬＡ回路を用いてデコードし、一走査期間ＴＨに２５４個出力される補正クロック信号ｆ２を出力させる。そして、この補正クロック信号ｆ２を８ビットバイナリカウンタにより計数し、図３に示すバイナリ信号Ｐ０〜Ｐ７を出力させる。このようにして、印加電圧に対する透過率の変化の非線形性に対応した適切な電圧を画素に印加することができ、良好な階調表示を行うことができる。
【００８１】
以上のように、本実施形態によれば、各画素において階調データを保持するためのＲＡＭを設けたので、階調データの値が変わらない限り、各画素における階調データの書き換えを行う必要がなく、ＲＡＭに対する階調データの一度の書き込みを行うだけで、液晶に対して適切な電圧を印加することができる。
【００８２】
また、前記ＲＡＭは、従来のような１ビットではなく、複数ビットで構成され、更に、各画素毎に階調表示回路を備えて、当該複数ビットのＲＡＭに保持された階調データに基づいてオン波形の選択パルスをパルス幅変調するように構成したので、各画素毎に独立して一走査期間毎の階調表示を行うことができる。つまり、あたかも階調データをフレームメモリに書き込む処理と同様の処理を行うだけで階調表示が可能となり、階調表示制御を容易に行うことができる。
【００８３】
更に、前記選択パルスのオン期間は、走査期間の開始位置に揃えられ、しかも、一走査期間内に分散されることなく連続するように構成されているので、表示周波数が高い周波数となり、前記選択パルスのオン期間が短くなる場合でも、液晶に対して印加する電圧波形の遷移回数を増加させず、選択パルスの波形になまりを発生させることがない。従って、液晶に対して印加する実効電圧を低下させることがなく、良好な階調表示が可能である。なお、オフ期間を開始位置に揃え、一走査期間の階調レベルに応じたタイミングでオン期間に遷移しても良い。
【００８４】
また、対向電極には交流電圧信号を印加すると共に、前記交流電圧信号の位相を逆位相と同位相に切り換えることにより、画素電極に印加するオン波形とオフ波形の切り換えを行うように構成したので、画素電極に対して電圧の供給を行うゲート手段の耐圧を従来よりも低下させることができ、微細なパターン化を実現することができる。
【００８５】
本実施形態では、反射型の各画素電極１の下の第１の基板にＰ１１の複数ビットのＲＡＭと、階調表示回路７とを形成することになる。
【００８６】
従って、本実施形態によれば、高解像度と高輝度を両立できるという反射型液晶装置の利点を生かしつつ、低消費電力で、容易かつ良好な階調表示を行うことができる。
【００８７】
なお、本実施形態においては、選択パルスのオン期間を、走査期間の開始位置を基準にしてまとめた例について説明したが、本発明はこのような構成に限られるものではなく、走査期間の終了位置を基準としてまとめるように構成しても良い。
【００８８】
（第２の実施形態）
次に、本発明の第２の実施形態を図１１乃至図１４に基づいて説明する。なお、第１の実施形態との共通箇所については同一符号を付して説明を省略する。
【００８９】
本実施形態は、図１１に示すように、各画素毎に第１の実施形態のようなＲＡＭの代わりにインバータからなるラッチ回路３０，３１を用い、また、一致検出回路に入力するデータとして、バイナリィカウンタのカウントデータを用いる代わりに、選択パルスのオン期間を直接規定するタイミングデータを用いたところが、第１の実施形態と異なる。
【００９０】
各画素に設けられるラッチ回路３０，３１は、図１１に示すように、各々２個の相補型クロックドインバータ３０ａ，３０ｂ（３１ａ，３１ｂ ）と１個の相補型インバータ３０ｃ（３１ｃ）から構成されており、図１２（Ｂ）に示すように、クロック信号ＣＬの立ち下がりで、入力データＤ１（Ｄ２）をラッチする。本実施形態では、２ビット分のラッチ回路を備えており、４階調の階調表現が可能である。
【００９１】
各画素に設けられる一致検出回路３２は、図１１に示すように、ＡＮＤゲート回路３２ａとＯＲゲート回路３２ｂとから構成されており、ラッチされた２ビットのデータの一致、ラッチされたデータの各々とタイミングデータとの一致を検出した時、ハイレベル信号を出力する。
【００９２】
本実施形態においては、ゲート数を減少させるために、一致検出回路３２内にはラッチ回路を設けず、表示制御回路１０からＡＮＤゲート回路３２ａに対し、直接、図１２（Ａ）に示すようなタイミングデータＧ１，Ｇ２を入力するように構成した。
【００９３】
オンオフ波形選択回路３３は、イクスクルーシブ回路と否定回路からなり、一致検出回路の出力がハイレベル信号の場合に、対向電極２に印加される波形ＦＲと逆位相の波形をパルス幅変調された信号として出力する。
【００９４】
図１２（Ａ）に本実施形態における動作のタイミングチャートを示す。図１２（Ａ）に示すように、本実施形態においては、ラッチ回路３０．３１にラッチされたデータが（Ｍ１，Ｍ２＝１，１）の場合には、タイミングデータＧ１，Ｇ２の値によらず、一走査期間の全期間においてオン波形が選択される。また、ラッチ回路３０．３１にラッチされたデータが（ Ｍ１，Ｍ２＝１，０）の場合には、タイミングデータＧ１がそのまま選択されることになり、一走査期間の２／３の期間においてオン波形が選択される。更に、ラッチ回路３０．３１にラッチされたデータが（ Ｍ１，Ｍ２＝０，１）の場合には、タイミングデータＧ２がそのまま選択されることになり、一走査期間の１／３の期間においてオン波形が選択される。
【００９５】
以上のようなタイミングデータを用いることにより、本実施形態では、一致検出回路の構成を簡略化することができるだけでなく、第１の実施形態におけるラッチ回路１４を省略することができ、回路を簡略化することが可能である。本実施形態の回路を、相補型のＦＥＴで構成した回路図を図１３（Ａ），（Ｂ）に示す。また、この回路のパターン図を図１４に示す。
【００９６】
図１２に示すように、本実施形態によれば、反射型の各画素電極の下の第１の基板に以上に説明した回路を形成する。従って、液晶装置の小型化及び高解像度化を図り、画素電極の面積を小さくした場合でも、本実施形態の回路を備えた反射型液晶装置を製造することが可能である。
【００９７】
（第３の実施形態）
次に、本発明の第３の実施形態を図１５及び図１６に基づいて説明する。なお、第１の実施形態との共通箇所については同一符号を付して説明を省略する。
【００９８】
本実施形態の反射型液晶装置は、図１５に示すように、第２の基板１３０４ａと、第１の基板１３０４ｂとを備え、第１の基板１３０４ｂには、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape Carrier Package）１３２０が接続されている。ＩＣチップ１３２４は、反射型液晶装置の制御を補助するものであり、第1の基板１３０４ｂにその機能をすべて内臓する場合には付加されない場合もある。本実施形態においては、このように構成される液晶装置を液晶ライトバルブ１００Ｂ（１００Ｒ，１００Ｇ）として反射型プロジェクタに用いる。
【００９９】
図１６は本実施形態の反射型プロジェクタの構成を示す図である。本実施形態の反射型プロジェクタは、図１６に示すように、光源ランプ２００から出射された光（概ね白色光）は、クロスダイクロイックミラーからなる色分解ミラー２０１により青色光Ｂと赤色光Ｒ・緑色光Ｇに分光される。また、各光はミラー２０２を介して偏光ビームスプリッタ（ＰＢＳ）２０３に入射され、ＰＢＳ２０３によりＳ偏光光が色光変調用の反射型液晶ライトバルブ１００Ｂ，１００Ｒ，１００Ｇに入射される。入射された色光は、各ライトバルブの第２の基板１３０４ａから液晶層に入射し、反射型の各画素電極にて反射され、再び液晶層を透過して出射される。この液晶層を透過する際に、各画素電極と対向電極間に印加されていた実効電圧に応じて、入射されたＳ偏光光の偏光軸がＰ偏光軸とＳ偏光軸との間で各画素毎に回転制御される。ＰＢＳ２０３では反射型液晶ライトバルブ１００Ｂ，１００Ｒ，１００Ｇから戻ってきたＳ偏光成分は反射しＰ偏光成分を透過する。従って、各ＰＢＳ２０３からは、液晶ライトバルブ１００Ｂ，１００Ｒ，１００Ｇから出射された光の偏光軸の回転程度に応じた光量の色光が透過してくる。この光量が、各色光に割り当てられた階調レベルに応じた光量（透過率）に相当する。各ＰＢＳ２０３を透過した色光は、色合成プリズム２０４内にＸ字状に形成された青色光反射・赤色光反射の波長選択反射層により、青色光Ｂと赤色光Ｒが反射され、緑色光Ｇが透過されて、カラー光が合成されて射出される。このカラー光を投射レンズ２０５によりスクリーン２０６に投射する。
【０１００】
このような構成においても、液晶ライトバルブ各画素のＲＡＭに記憶させたデータにより階調表示が行われるので、液晶層に印加される電圧の切り換え回数は従来の液晶ライトバルブに比べて少なくなり、正確な階調表示を行うことができる。従って、従来よりも高品質のカラー画像を投射することが可能である。
【０１０１】
以上のように、本発明の反射型液晶装置は、ノート型のパーソナルコンピュータ、小型ＶＴＲカメラ、あるいはテレビ等の画像表示部だけでなく、カラー液晶プロジェクタにも用いた場合でも、高解像度かつ高輝度で、良好な階調表示を行うことができる。
【０１０２】
また、以上の本実施形態においては、一走査期間内におけるオン期間を走査期間の後縁側を基準として設定しているが、オン期間とオフ期間を逆にした設定でも、表示品質に問題がなければ構わない。また、階調データやタイミングデータは、オン期間を示すものでも、オフ期間を示すものでも良い。さらに、反射型液晶装置としては、第１基板を半導体基板とする場合だけでなく、光透過性基板を用いて良いことは言うまでもない。
【０１０３】
【発明の効果】
以上詳細に説明したように本発明によれば、各画素を規定する反射型の画素電極よりも下層に、多ビットの階調データ保持手段を備え、階調データ保持手段に保持させた多ビットの階調データに基づいて、パルス幅変調手段により、各々の画素の一走査期間におけるオン期間をパルス幅の大きさとして変調するように構成したので、各画素に対する階調データの書き込み回数を減少させることにより、低消費電力化を図ることができると共に、各画素毎に一走査期間毎の階調表示を行うことができるので、良好な画像表示が可能である。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る反射型液晶装置の概略図である。
【図２】  図１の反射型液晶装置におけるメモリセルの構成を示す回路図であり、（Ａ）はメモリセルをＳＲＡＭで構成した場合の回路図、（Ｂ）はメモリセルをＤＲＡＭで構成した場合の回路図である。
【図３】  図１の反射型液晶装置における階調表示回路の構成を示す回路図である。
【図４】  図１の反射型液晶装置における動作タイミングを示すタイミングチャートである。
【図５】  図１の反射型液晶装置における階調データに対応したオン波形の印加期間を示すタイミングチャートである。
【図６】  図１の反射型液晶装置における対向電極に印加される波形及び画素電極に印加されるオン波形とオフ波形を示す図である。
【図７】  図１の反射型液晶装置に用いられるパルス幅補正回路を説明するためのパルス幅補正回路の一例を示す回路図である。
【図８】  図７のパルス幅補正回路及びラッチ回路の動作タイミングを示すタイミングチャートである。
【図９】    図７のパルス幅補正回路の説明に用いた液晶装置の画素の等価回路を示す回路図である。
【図１０】  図７のパルス幅補正回路の説明に用いた液晶装置の印加電圧に対する液晶層への充電電圧波形を示す図である。
【図１１】  本発明の第２の実施形態に係る反射型液晶装置における階調表示回路の構成を示す回路図である。
【図１２】  本発明の第２の実施形態に係る反射型液晶装置における動作タイミングを示すタイミングチャートであり、（Ａ）はタイミングデータが入力された時の一致検出回路の出力タイミング及びオンオフ波形選択回路の出力タイミングを示すタイミングチャート、（Ｂ）はラッチ回路の動作を示すタイミングチャートである。
【図１３】  本発明の第２の実施形態に係る反射型液晶装置における階調表示回路をＮチャネル型のＴＦＴを用いて示す回路図であり、（Ａ）はラッチ回路の回路図、（Ｂ）は一致検出回路の回路図である。
【図１４】  本発明の第２の実施形態に係る反射型液晶装置における階調表示回路のパターンの一例を示す図である。
【図１５】  本発明の第３の実施形態に係る液晶ライトバルブとしての反射型液晶装置の概略構成を示す斜視図である。
【図１６】  図１５の液晶ライトバルブを用いた反射型プロジェクタの概略構成を示す模式図である。
【図１７】  印加電圧に対する液晶表示パネルの透過率の変化を示す図である。
【符号の説明】
１…画素電極
２…対向基板
３…液晶セル
４、５…スイッチング素子
６…メモリセル
７…階調表示回路
７ａ…一致検出回路
７ｂ…オンオフ波形選択回路
８…ワードライン制御回路
９…ビットライン制御回路
１０…表示制御回路
１４…ラッチ回路
２０…交流化電源
３０、３１…ラッチ回路
３２…一致検出回路
３３…オンオフ波形選択回路
【図１】
0003832086.tif 000002
【図２】
0003832086.tif 000003
【図３】
0003832086.tif 000004
【図４】
0003832086.tif 000005
【図５】
0003832086.tif 000006
【図６】
0003832086.tif 000007
【図７】
0003832086.tif 000008
【図８】
0003832086.tif 000009
【図９】
0003832086.tif 000010
【図１０】
0003832086.tif 000011
【図１１】
0003832086.tif 000012
【図１２】
0003832086.tif 000013
【図１３】
0003832086.tif 000014
【図１４】
0003832086.tif 000015
【図１５】
0003832086.tif 000016
【図１６】
0003832086.tif 000017
【図１７】
0003832086.tif 000018