(57)【特許請求の範囲】
【請求項１】
基準クロック信号を計数して時刻データを得る計時手段と、
夫々時刻データを含む第１、第２の周波数の電波を受信する電波受信手段と、
前記第１、第２の周波数の電波夫々から所定数ずつ時刻データを得る時刻データ取得手段と、
この時刻データ取得手段によって前記第１、第２の周波数の電波夫々から得られた所定数ずつの時刻データのうち規則性がある時刻データの数を求める演算手段と、
前記第１、第２の周波数の電波のうち、規則性のある時刻データの数が多い電波を判別する判別手段と、
この判別手段で前記規則性がある時刻データの数が多いと判別された電波から得られた時刻データに基づいて、前記計時手段の時刻データの修正を行う時刻修正手段と、
を備えることを特徴とする時刻データ受信装置。
【請求項２】
基準クロック信号を計数して時刻データを得るステップと、
夫々時刻データを含む第１、第２の周波数の電波を受信するステップと、
前記第１、第２の周波数の電波夫々から所定数ずつ時刻データを得るステップと、
前記所定数ずつの時刻データのうち規則性がある時刻データの数を求めるステップと、
前記第１、第２の周波数の電波のうち規則性のある時刻データの数が多い電波を判別するステップと、
前記規則性のある時刻データの数が多いと判別された周波数の電波の時刻データに基づいて、前記時刻データの修正を行うステップと、
を備えることを特徴とする時刻データ修正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、時刻情報を含む電波を受信する時刻データ受信装置、および時刻データを修正する時刻データ修正方法に関する。
【０００２】
【従来の技術】
現在、各国（例えばドイツ、イギリス、スイス、日本等）では、時刻コードすなわちタイムコード入り長波標準電波が送出されている。我が国ではＪＧ２ＡＳ（実験局）から、図６に示すようなフォーマットのタイムコードで振幅変調した４０ｋＨｚの長波標準電波が送出されている。上記我が国のタイムコードは、一分毎に一周期６０秒のフレームで送出されている。そして上記図に示すように上記１分間のフレームの開始時点である正分（毎分０秒）の立ち上がりに先頭マーカー（Ｍ）が、反応する。そして先頭マーカー（Ｍ）は、パルス幅が０.２秒のものが配され、またこれと同じパルス幅のポジションマーカー（Ｐ０〜Ｐ５）が９（Ｐ１）、１９（Ｐ２）、２９（Ｐ３）、３９（Ｐ４）、４９（Ｐ５）、５９（Ｐ０）秒の時点にも配されている。このためフレームの境界には、ほぼ１秒の間隔を置いてパルス幅０.２秒のものが２個（すなわちマーカー（Ｍ）で示されるものとＰ０で示されるもの）配されていることになるが（これにより新フレームの開始を認識できることになる）、この2個のパルスのうち前者であるマーカー（Ｍ）は、フレーム基準マーカー（Ｍ）である。すなわち（Ｍ）で示されるパルスの立上り時点が現在時刻の分の桁の正確な更新時となる。そして、符号化して送信される、上記フレーム内には当該フレーム開始時点（Ｍ）の時刻の分、時、通算日（１月１日からの日数）、年（西暦下２桁）、曜日等の各データがそれぞれ１秒代、１０秒代、および３０〜４０秒代に２進化１０進数で配されており、この場合、ロジック１および０はそれぞれパルス幅が０.５秒、および０.８秒のパルスで表されている（図４に示すように、適宜、データとしてではなく単なるデリミッタとして用いられるパルス幅０.８秒のパルスも配されている）。なお、図６に示すフレームには、通算日１１４日の１７時２５分のデータが表示されている。
【０００３】
ところで上記タイムコードを受信して、これにより時刻計数回路の時刻データを修正するいわゆる電波時計（時刻データ受信装置）が実用化されている。さらに特開平５−１４２３６３号公報で公開されているように、異なる二つの周波数の電波を受信し、その電界強度の大きい方のデータを採用する方法が知られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記特開平５−１４２３６３号公報に記載されている発明における、電界強度の比較の方法によると、電界強度の強弱のみで時刻データが正しいか否かを判断しているため、必ずしも、正確な時刻データを受信できるとは限らないという問題があった。
【０００５】
本発明は上記事情に鑑みてなされたものであって、複数周波数の電波を受信してより正確な時刻データを採用する、時刻データ受信装置および時刻データ修正方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、基準クロック信号を計数して時刻データを得る計時手段と、夫々時刻データを含む第１、第２の周波数の電波を受信する電波受信手段と、前記第１、第２の周波数の電波夫々から所定数ずつ時刻データを得る時刻データ取得手段と、この時刻データ取得手段によって前記第１、第２の周波数の電波夫々から得られた所定数ずつの時刻データのうち規則性がある時刻データの数を求める演算手段と、前記第１、第２の周波数の電波のうち、規則性のある時刻データの数が多い電波を判別する判別手段と、この判別手段で前記規則性がある時刻データの数が多いと判別された電波から得られた時刻データに基づいて、前記計時手段の時刻データの修正を行う時刻修正手段と、を備えることを特徴とする。
【０００７】
請求項１記載の発明によれば、第１、第２の周波数の電波夫々から所定数ずつ時刻データを得て、所定数ずつの時刻データのうち規則性がある時刻データの数を求め、第１、第２の周波数の電波のうち、規則性のある時刻データの数が多い電波から得られた時刻データに基づいて、計時手段の時刻データの修正を行うので、従来の電界強度の強弱により時刻データの正確性を判断する場合に比べて、より正確な時刻データによる時刻修正が可能となる。
【０００８】
ここで、整合性とは、連続して受信した時刻データに一定の規則性、共通性が認められることをいい、整合性判断とは、上記規則性、共通性の有無或いは程度を判断することである。
【００１７】
【発明の実施の形態】
以下、この発明の実施例を、図面を参照して説明する。
［第１の実施の形態］
以下、図１〜図６を参照して本発明にかかる第１の実施の形態における時刻データ受信装置について詳細に説明する。
【００１８】
まず構成を説明する。
図１は、本発明の主要回路構成を示すブロック図である。
図１に示すように、本発明の時刻データ受信装置１は、ＣＰＵ２、ＲＡＭ３、ＲＯＭ４、アンテナ５、切替回路６、受信回路７、発振回路８、分周回路９、計時計数回路１０、スイッチ部１１、表示部１２等から構成されている。
【００１９】
ＣＰＵ２は、ＲＯＭ４に記憶されたプログラムに基づいて、受信回路７から送信される時刻データを処理・加工して、時刻修正を行う制御や、切替回路６に対し、受信する電波の周波数を切り替える切替信号を送って、アンテナの同調周波数の制御等を行う。
【００２０】
また、ＣＰＵ２は、整合性判断手段として、受信した時刻データの整合性の判断処理を行う。
【００２１】
ＲＡＭ３は、ＣＰＵ２制御の下、ＣＰＵ２で処理されたデータを記憶すると共に、記憶しているデータをＣＰＵ２に出力するのに用いられる。このＲＡＭ３には、図１に示すように、受信タイムメモリＸａ１〜Ｘａ３（Ｘｂ１〜Ｘｂ３）、受信積算日メモリＤａ１〜Ｄａ３（Ｄｂ１〜Ｄｂ３）、受信現在時刻メモリＸａ（Ｘｂ）、計数現在時刻メモリＹａ（Ｙｂ）が備えられている。
受信タイムメモリＸａ１〜Ｘａ３（Ｘｂ１〜Ｘｂ３）は、１分毎に連続して３回タイムコードＴＣを受信して、これらより抽出した受信時刻データが記憶されるメモリであり、この受信タイムメモリには異なる２つの周波数の受信時刻データＡ、Ｂが記憶できるようになっている。
受信積算日メモリＤａ１〜Ｄａ３（Ｄｂ１〜Ｄｂ３）は、上記受信タイムメモリＸａ１〜Ｘａ３（Ｘｂ１〜Ｘｂ３）に記憶した受信時刻データと共に送られてきた積算日データを変換して得られた日付データがそれぞれ記憶されるメモリであり、この受信積算日メモリにも異なる２つの周波数の日付データＡ、Ｂが記憶できるようになっている。
受信現在時刻メモリＸａ（Ｘｂ）は、上記受信タイムメモリＸａ３（Ｘｂ３）に記憶した受信時刻データに、計時計数回路１０の現在時刻を修正する時までの経過時間を加えた時刻データを記憶するメモリである。
計数現在時刻メモリＹａ（Ｙｂ）は計時計数回路１０の現在時刻データを修正するにあたってその時点の計時計数回路の現在時刻データ（すなわち修正前の現在時刻データ）を記憶しておくメモリである。
【００２２】
ＲＯＭ４は、本発明の時刻修正処理のプログラムやシステムプログラム等を格納している。
【００２３】
アンテナ５は、送出されてくる電波を受信し、これを対応する電気信号にして切替回路６に出力する。
【００２４】
切替回路６は、ＣＰＵ２からの切替信号に従って、所定周波数の電波に同調して、不要な周波数をカットして検波を行い、受信回路７に出力する回路である。
【００２５】
受信回路７は、図示しないが、切替回路６から出力された上記特定周波数信号を増幅する高周波増幅回路と、局部発振器として利用されるＰＬＬ周波数シンセサイザと、上記高周波増幅回路で増幅された信号に上記ＰＬＬ周波数シンセサイザからの信号を混合する混合器と、この混合器からの信号から、所望の中間周波信号を取出すバンドパスフィルタと、このバンドパスフィルタで取出した中間周波信号からベースバンド信号を得る検波回路と、この検波回路で得られたベースバンド信号をデジタル信号に変換して前記タイムコードＴＣとしてＣＰＵ２に出力するＡ／Ｄ変換回路と、からなる。
【００２６】
発振回路８は、常時、一定周波数の信号を出力している回路である。
分周回路９は、発振回路８からの上記信号を計数して計数値が１分に対応する値になる度に１分信号ｍを計時計数回路１０及びＣＰＵ２に出力すると共に、ＣＰＵ２からのプリセット信号Ｐを受取る度に計数値を１秒分だけ大きいものにする回路である。
【００２７】
計時計数回路１０は、分周回路９からの上記１分信号ｍを計数して、現在時刻データ即ち当日の日付データ、現在の時データ、分データ等を得て、これをＣＰＵ２に出力すると共に、ＣＰＵ２から出力される時刻データに基づいて、計数している現在時刻データを修正する回路である。
【００２８】
スイッチ部１１は、各種スイッチを備え、これらのいずれかが操作された時に、対応するスイッチ入力信号をＣＰＵ２に出力する回路である。
【００２９】
表示部１２は、ＣＰＵ２からのデータ、例えば、計時計数回路による現在時刻データ等をデジタル表示する。
【００３０】
上記のように構成されている本実施例の時刻データ受信装置１の動作を、図２及び図３に示すフローチャートにそって以下に説明する。
【００３１】
スイッチ部１１に接続された時刻修正スイッチ（図示省略）が押されることにより、電波修正処理が開始される（ステップＳ１）。
【００３２】
するとまず、ＣＰＵ２は、４０ｋＨｚの周波数を受信するように切替信号を切替回路６に出力する。前記切替信号を入力した切替回路６は、４０ｋＨｚの周波数に同調して、その電気信号を受信回路７に出力する（ステップＳ２）。次いで、ＣＰＵ２は、計時計数回路１０の現在時刻データをＲＡＭ３の計数現在時刻メモリＹａに記憶する（ステップＳ３）。
【００３３】
次いで、切替回路６からの電気信号を入力した受信回路７は、受信動作を開始し、同信号をタイムコードＴＣにしてＣＰＵ２に出力し、ＣＰＵ２は同タイムコードＴＣを取り込んでいく（ステップＳ４）。
【００３４】
次いで、ＣＰＵ２は、出力されたタイムコードＴＣ中にフレーム基準マーカー（Ｍ）がないかを検索し（ステップＳ５）、フレーム基準マーカー（Ｍ）が送られてくるまで、当該ステップＳ５の動作を繰り返す（ステップＳ５：Ｎｏ）。そして、フレーム基準マーカー（Ｍ）を見つける（ステップＳ５：Ｙｅｓ）と、ＣＰＵ２は、フレーム基準マーカー（Ｍ）に続いて出力されたタイムコードＴＣから、分及び時のデータである受信時刻データと、受信積算日データを抽出する（ステップＳ６）。
【００３５】
次いで、ＣＰＵ２は、上記受信時刻データをＲＡＭ３の周波数４０ｋＨｚ用の受信タイムメモリＸａ１に記憶させるとともに、上記積算日データを日付データ（何月何日というデータ）に変換して、得られた日付データをＲＡＭ３の受信積算日メモリＤａ１に記憶する（ステップＳ７）。
【００３６】
次いで、ステップＳ８において、ＣＰＵ２は、フレーム基準マーカー（Ｍ）の検出を３回行ったか否かを判断する。そして、３回検出した（ＲＡＭ３のＸａ１〜Ｘａ３及びＤａ１〜Ｄａ３にデータ記憶済み）と判断した場合（ステップＳ８：Ｙｅｓ）、ステップＳ９へ移行する。
【００３７】
一方、３回検出していないと判断した場合（ステップＳ８：Ｎｏ）、ステップＳ５に戻る。
【００３８】
このように、ステップＳ５に戻ると、このステップＳ５において、ＣＰＵ２は、次々送られてくるタイムコードＴＣの中から、上記フレーム基準マーカー（以下、第１フレーム基準マーカーという）の次に送られてくるフレーム基準マーカー（即ち、上記第１フレーム基準マーカーが送られてきた１分経過後に送られてくるフレーム基準マーカーであり、以下、第２フレーム基準マーカーという）をさがす。そして、上記第２フレーム基準マーカーを検出すると、そこから引き続くタイムコードＴＣより受信時刻データ及び受信積算日データを抽出し（ステップＳ６）、上記時刻データを、ＲＡＭ３の周波数４０ｋＨｚ用の受信タイムメモリＸａ２に、上記積算日データを日付データに変換して、受信積算日メモリＤａ２に記憶する（ステップＳ７）。
【００３９】
次いで、上記と同様にして、３回目の電波検出処理が行われる。即ち、ステップＳ８にてＣＰＵ２はフレーム基準マーカーが３回検出されていないと判断して、ステップＳ５に戻り、第３フレーム基準マーカーを見つけ、時刻データ及び積算日データを抽出して（ステップＳ６）、受信した同時刻データをＸａ３に、受信積算日データを日付データに変換してＤａ３に、それぞれ記憶する（ステップＳ７）。
【００４０】
次いで、上記タイムメモリＸａ３に記憶した受信時刻データに４分を加算した時刻データを受信現在時刻メモリＸａに記憶する。このように４分を加算した時刻データを受信現在時刻メモリＸａに記憶しておくのは、上記第３フレーム基準マーカーが送られてきた後、後述するが、周波数６０ｋＨｚの電波を受信し、上記と同様にして３フレーム分（３分）のデータを抽出する。そして、周波数４０ｋＨｚのデータが採用される場合には、その後１分経過時点に送られてくるフレーム基準マーカーを待って計時計数回路１０の現在時刻データを修正するからである。
【００４１】
次いで、ステップＳ９において、ＣＰＵ２は、切替回路６に６０ｋＨｚの周波数の電波を受信するための切替信号を出力する。前記切替信号を受けた切替回路６は、６０ｋＨｚの周波数に同調して、その電気信号を受信回路７に出力する。
【００４２】
次いで、切替回路６からの電気信号を受けた受信回路７は、同信号をタイムコードＴＣにしてＣＰＵ２に出力し、ＣＰＵ２は、同タイムコードＴＣを取り込んでいく（ステップＳ１０）。
以下、ステップＳ１１〜ステップＳ１５における各処理は、ステップＳ４〜ステップＳ８に記載の処理と同様であるので詳細な説明を省く。尚、該周波数６０ｋＨｚにおける受信時刻データ及び、受信積算日データは、それぞれ、ＲＡＭ３の受信タイムメモリＸｂ１〜Ｘｂ３、受信積算日メモリＤｂ１〜Ｄｂ３に記憶されることとなる。また、受信現在時刻メモリＸｂには、Ｘｂ３に記憶された受信時刻データに１分を加算した時刻データを記憶しておく。それは、周波数６０ｋＨｚの時刻データが採用される場合に、６０ｋＨｚで受信しタイムコードＴＣ第３フレーム基準マーカーの１分経過時点に計時計数回路の修正が行われるためである。
【００４３】
次いで、ＣＰＵ２は、ステップＳ１６において、整合性の判断を行う。即ち、４０ｋＨｚの受信データと、６０ｋＨｚの受信データとが、正しいデータであるか否かを判断し、時刻修正に採用するデータを決定する。その判断方法は、受信タイムメモリＸａ１〜Ｘａ３（又はＸｂ１〜Ｘｂ３）に記憶した３つの受信時刻データが、順次１分ずつ遅れたものになっているか、そして、受信積算日メモリＤａ１〜Ｄａ３（或いはＤｂ１〜Ｄｂ３）に記憶した各々３つの日付データが同一であるかに基づいて行われる。そして、受信タイムメモリの３つの受信時刻データが１分ずつ順次遅れており、日付データが同一のである方のデータがより整合性が高いと判断して、時刻修正処理に採用するデータとする（ステップＳ１６：Ｙｅｓ）。
【００４４】
一方、ＣＰＵ２が、４０ｋＨｚで受信したデータと、６０ｋＨｚで受信したデータの双方のデータを整合性がないと判断した場合（ステップＳ１６：Ｎｏ）、時刻データ受信処理が失敗したとして、エラー表示を行い（ステップＳ１７）、本処理を終了する。
【００４５】
なお、４０ｋＨｚで受信したデータと、６０ｋＨｚで受信したデータの、双方のデータが、整合性があると判断された場合には、いずれのデータを採用してもよいが、ここでは、後に受信した６０ｋＨｚのデータに基づいて計時計数回路の現在時刻の修正処理を行うこととする。
【００４６】
次いで、ステップＳ１８において、採用された周波数で受信した時刻データに基づいて、計時計数回路１０の時刻修正処理を行う。具体的に、図３のフローチャートに示すように、まず、４０ｋＨｚの第３フレーム基準マーカーから３分経過後の第７フレーム基準マーカー（或いは、６０ｋＨｚの第４フレーム基準マーカー）の検出を行い（ステップＳ１８１）、上記４０ｋＨｚの第７フレーム基準マーカー（６０ｋＨｚの第４フレーム基準マーカー）の立上り時点より１秒経過後に立上るパルス（図６でのＴ１で示される時点）を待機する（ステップＳ１８２）。そして、Ｔ１を検出すると、受信現在時刻メモリＸａ（或いは、Ｘｂ）に記憶しておいたデータ、及び受信積算日メモリＤａ３（或いはＤｂ３）に記憶しておいた受信日付データを現在時刻データとして計時計数回路１０に強制的にセットする（ステップＳ１８３）。上記ステップＳ１８３でセットした時刻メモリＸａ（或いはＸｂ）は、前記のとおり４０ｋＨｚの第７フレーム基準マーカー（或いは６０ｋＨｚの第４基準フレームマーカー立上り時点のデータであるので、Ｔ１よりも１秒だけ古いデータであるため、これを修正するために次の１分信号ｍが６０秒後ではなく、５９秒後に出力されるように分周回路９へプリセット信号Ｐを与え、この分周回路９のカウント値を強制的に１秒間分だけ大きいものに設定する（ステップＳ１８４）。
【００４７】
ステップＳ１９において、表示部１２に計時計数回路１０の現在時刻データをデジタル表示することをもって、時刻修正処理が終了する。
【００４８】
［第２の実施の形態］
次に、図１〜図６を参照して本発明にかかる第２の実施の形態における時刻データ受信装置について詳細に説明する。
【００４９】
時刻データ受信装置１の構成は、図１に示す第１の実施の形態とほぼ同様であり、構成についての説明を省略し、図４に示すフローチャートにそって、以下に本発明における第２の実施の形態の動作を説明する。
【００５０】
まず、操作者によってスイッチ部１１に接続された時刻修正スイッチ（図示省略）が押されることにより、そのスイッチ信号の入力に基づいて、ＣＰＵ２は、時刻データ修正処理の制御を開始する（ステップS２１）。
【００５１】
すると、ＣＰＵ２は切替回路６に、まず４０ｋＨｚの周波数に同調するための切替信号を出力し、それを受けた切替回路６は、周波数４０ｋＨｚに同調して、受信した電波信号を受信回路７に出力する（ステップS２２）。
【００５２】
次いで、受信回路７は、第１の実施の形態と同様に、タイムコードＴＣからフレーム基準マーカーを見つけ、それに続くタイムコードＴＣより受信時刻データ及び受信積算日データを抽出して、ＲＡＭ３に記憶するという工程を３回繰り返す（ステップＳ２３）。
【００５３】
次いで、ＣＰＵ２は、ＲＡＭ３に記憶された、周波数４０ｋＨｚの時刻データ及び積算日データに基づいて演算された日付データの整合性判断を行う。該整合性判断は、第１の実施の形態と同様に、受信時刻メモリＸａ１〜Ｘａ３のそれぞれの値が、順次一分毎遅れているか、受信積算日メモリＤａ１〜Ｄａ３の日付データは同一によって行う（ステップＳ２４）。そして、整合性があると判断した場合（ステップＳ２４：Ｎｏ）、ステップＳ２８に移行する。
一方、整合性がないと判断した場合（ステップＳ２４：Ｙｅｓ）、ＣＰＵ２は、切替回路６に周波数６０ｋＨｚへの切替信号を出力して、周波数６０ｋＨｚに同調するように回路をセットする（ステップＳ２５）。そして、ステップＳ２３と同様にして、タイムコードから抽出した時刻データ、及び積算日データ（日付データ）を、それぞれＲＡＭ３の受信時刻メモリＸｂ１〜Ｘｂ３、及び受信積算日メモリＤｂ１〜Ｄｂ３に記憶し（ステップＳ２６）、ステップＳ２４と同様にしてその整合性判断処理（ステップＳ２７）を実施する。
【００５４】
そして、ＣＰＵ２によって整合性があると判断された場合（ステップＳ２７：Ｙｅｓ）、ステップＳ２８に移行して、時刻修正処理を行う。
この場合、受信時刻メモリＸｂに１分を加算して、現在時刻メモリはＸｂに記憶し、受信積算日メモリＤｂ３に記憶されている日付データを採用することとなる。
また、ＣＰＵ２によって整合性がないと判断された場合（ステップＳ２７：Ｎｏ）、周波数４０ｋＨｚ及び６０ｋＨｚの電波双方の受信処理が失敗したことになるので、時刻データ修正処理がエラーと認識されて、終了する。
【００５５】
ステップＳ２８では、整合性が確認された受信データに基づき、修正処理が行われる。まずＣＰＵ２は、上記受信時刻メモリに記憶した３つ目の時刻データＸａ３に１分を加算した時刻データを受信現在時刻メモリＸａに記憶する（ステップＳ２８１）。ここで、１分を加算した時刻データを受信現在時刻データＸａに記憶するのは、上記第３フレーム基準マーカーが送られてきて１分経過した時点に送られてくるフレーム基準マーカー、即ち第４フレーム基準マーカーをまって、計時計数回路１０の現在時刻データを修正する動作を実行するためである。
【００５６】
次いで、ＣＰＵ２は、第４フレーム基準マーカーを検出したか否かを判別し（ステップＳ２８２）、この第４フレーム基準マーカーを検出したと判別すると（ステップＳ２８２：Ｙｅｓ）、上記第４フレーム基準マーカーの立上り時点から１秒経過した時点に立ち上がるパルスの立上り（図中のＴ１で示される時点）の検出の有無を判別し、（ステップＳ２８３）立上がりの検出を待機する（ステップＳ２８３：Ｎｏ）。そして、ＣＰＵ２は、この立上りＴ１を検出すると（ステップＳ２８３：Ｙｅｓ）、受信現在時刻メモリＸａに記憶しておいた時刻データ（このデータは第４フレーム基準マーカ-の立ち上がり時点の時刻データのため、現時点（Ｔ１）では、１秒だけ古い時点の時刻データとなっている）及び受信積算日メモリＤａ３に記憶しておいた日付データを現在時刻データとして計時計数回路に強制的にセットする（ステップＳ２８４）。
【００５７】
次いで、ステップＳ２８４で計時計数回路にセットした現在時刻データは、実際よりも１秒遅い時刻であるので、これを修正するために、ＣＰＵ２は、次の１分信号ｍが６０秒後ではなく、５９秒後に送られるように分周回路９へプリセット信号Ｐを出力し、この分周回路のカウント値を強制的に１秒分だけインクリメントする（ステップＳ２８５）。
【００５８】
次いで、計時計数回路１０の現在時刻データを表示部１２にデジタル表示すること（ステップＳ２９）をもって、当該動作が終了する。
【００５９】
［第３の実施の形態］
次に、図１〜図６を参照して本発明の第３の実施の形態における時刻データ受信装置１について詳細に説明する。
【００６０】
第３の実施の形態における時刻データ受信装置１の内部構成は、図１の第１及び第２の実施の形態とほぼ同様であるため、詳細な説明は省略し、動作を図５に示すフローチャートにそって説明する。
【００６１】
本実施の形態における時刻データ受信装置１においては、毎時間ごと正時（１時、２時、３時・・・）に時刻データの受信処理を行うように設定されている。従って、ＣＰＵ２は、正時か否かを判断し（ステップＳ３１）、正時でない場合（ステップＳ３１：Ｎｏ）は、ステップＳ４０に移行し、正時である場合（ステップＳ３１：Ｙｅｓ）は、ステップＳ３２に移行し、時刻データ受信処理が開始される。
【００６２】
ステップＳ３２において、ＣＰＵ２は、現時刻が偶数時であるか或いは奇数時であるかを判断し、偶数時（例えば、２時、４時など）である場合（ステップＳ３２：Ｙｅｓ）は、ステップＳ３３に移行し、奇数時（例えば、１時、３時など）の場合（ステップＳ３２：Ｎｏ）は、ステップＳ３６に移行する。
【００６３】
ステップＳ３３において、ＣＰＵ２の制御に従い、切替回路６は周波数４０ｋＨｚに同調するように回路を設定し、４０ｋＨｚの電波信号を受信回路７に出力する。
次いで、ＣＰＵ２は、第１、及び第２の実施の形態で述べたのと同様にして、タイムコードＴＣからフレーム基準マーカーを見つけ、それに続くタイムコードＴＣより受信時刻データ及び受信積算日データを抽出して、ＲＡＭ３に記憶するという工程を３回行う（ステップＳ３４）。
【００６４】
次いで、ＣＰＵ２は、その整合性判断を前述のステップＳ１６と同様にして行い（ステップＳ３５）、整合性があると判断した場合（ステップＳ３５：Ｙｅｓ）には、ステップＳ３９に移行し、整合性がないとした場合は、ステップＳ４０に移行する。
【００６５】
一方、ステップＳ３２で偶数時でないと判断された場合（ステップＳ３２：Ｎｏ）、ステップＳ３６に移行して、ステップＳ３３〜ステップＳ３５と同様にして、周波数６０ｋＨｚの電波信号の受信処理及び整合性判断処理（ステップＳ３６〜Ｓ３８）等を行う。
【００６６】
そして、ステップＳ３９にて、ＣＰＵ２は、４０ｋＨｚ或いは６０ｋＨｚの整合性が確認された受信データに基づき、前記第２の実施の形態におけるステップＳ２８と同様の修正処理を行う。
【００６７】
次いで、ステップＳ４０において、ＣＰＵ２は、計時計数回路１０の現在時刻データを表示部１２にデジタル表示させることにより、時刻データ修正処理の動作を終了するとともに、再び、ステップＳ３１に移行する。
【００６８】
尚、上記第１、第２、第３の実施の形態は、本発明を例示したに過ぎず、適宜変更可能である。即ち、２種類の電波周波数を受信する方式として、周波数４０ＫＨＺ／６０ＫＨＺを例示したが、任意の２種類の周波数であれば、上記周波数に限定されるものではない。また、日本国内における２種類の周波数に限られず、複数地域の、異なる方式の電波を受信する場合（マルチバンド）であってもよい。
【００６９】
また、本実施の形態において、周波数４０ｋＨｚ及び６０ｋＨｚの受信電波に含まれる時刻データを３回ずつ抽出したが、整合性が判断できれば、３回に限定されるものではない。
整合性判断において、例えば、双方の時刻データが整合性判断条件を満たしていない場合、より整合性の高い時刻データを正確な時刻データとして採用してもよい。
例えば、周波数４０ｋＨｚ、６０ｋＨｚの電波の時刻データから、５フレームずつ受信して整合性判断を行った結果、４０ｋＨｚには４フレームに整合性があり、６０ｋＨｚには３フレームに整合性がある場合は、４０ｋＨｚで受信した時刻データの方がより正しいので、整合性がある４フレームのうち１つの時刻データに基づいて時刻修正処理を行う。
【００７０】
また、整合性の判断条件は、上記実施の形態に限らず、例えば、受信した時刻データから、年、曜日等のデータを抽出して、複数回受信したそれらのデータを照合するのでもよく、連続して受信した時刻データの規則性、共通性が判断出来る条件であればよい。
【００７１】
【発明の効果】
請求項１記載の発明によれば、第１、第２の周波数の電波夫々から所定数ずつ時刻データを得て、所定数ずつの時刻データのうち規則性がある時刻データの数を求め、第１、第２の周波数の電波のうち、規則性のある時刻データの数が多い電波から得られた時刻データに基づいて、計時手段の時刻データの修正を行うので、従来の電界強度の強弱により時刻データの正確性を判断する場合に比べて、より正確な時刻データによる時刻修正が可能となる。
【図面の簡単な説明】
【図１】本発明の時刻データ受信装置の内部構造を示したブロック図である。
【図２】第１の実施の形態の動作を説明するためのフローチャートである。
【図３】図２のフローチャートにおけるステップＳ１８の、計時計数回路の現在時刻修正処理の動作を説明するためのフローチャートである。
【図４】第２の実施の形態の動作を説明するためのフローチャートである。
【図５】第３の実施の形態の動作を説明するためのフローチャートである。
【図６】タイムコードのフォーマットを示す図である。
【符号の説明】
１  時刻データ受信装置
２  ＣＰＵ
３  ＲＡＭ
４  ＲＯＭ
５  アンテナ
６  切替回路
７  受信回路
８  発振回路
９  分周回路
１０  計時計数回路
１１  スイッチ部
１２  表示部
【図１】
0003731492.tif 000002
【図２】
0003731492.tif 000003
【図３】
0003731492.tif 000004
【図４】
0003731492.tif 000005
【図５】
0003731492.tif 000006
【図６】
0003731492.tif 000007