(57)【特許請求の範囲】
【請求項１】
行と列からなる２次元マトリクス状に配置された複数の画素電極と、
これらの画素電極との間に間隙を置いて配置された対向電極と、
この対向電極と前記画素電極との間に配され、該対向電極側から入射して画素電極（あるいはその奥方の反射部材）で反射する光を、これら両電極による印加電圧に応じて変調する光変調層とを備えてなる反射型２次元マトリクス空間光変調素子において、
前記画素電極と光変調層との間に絶縁膜が形成されるとともに、
この絶縁膜を介して、前記画素電極どうしの間の間隙を全面的に覆い、画素電極と絶縁された導電膜が形成され、
前記導電膜が、その一部が１つのみの画素電極の一部だけと重なる形状とされ、
前記導電膜上の光変調層に加わる電圧が、この導電膜と重なる領域を持つ画素電極上の光変調層に加わる電圧とほぼ等しい値（誤差１０％以内）をとるように構成されていることを特徴とする反射型２次元マトリクス空間光変調素子。
【請求項２】
行と列からなる２次元マトリクス状に配置された複数の画素電極と、
これらの画素電極との間に間隙を置いて配置された対向電極と、
この対向電極と前記画素電極との間に配され、該対向電極側から入射して画素電極（あるいはその奥方の反射部材）で反射する光を、これら両電極による印加電圧に応じて変調する光変調層とを備えてなる反射型２次元マトリクス空間光変調素子において、
前記画素電極と光変調層との間に絶縁膜が形成されるとともに、
この絶縁膜を介して、前記画素電極どうしの間の間隙の少なくとも一部を覆い、画素電極と絶縁された導電膜が形成され、
前記導電膜が、隣接する複数の画素電極間の間隙を覆い、かつ複数画素と重なる領域を持つ形状とされ、
前記導電膜上の光変調層に加わる電圧が、この導電膜と重なる領域を持つ複数の画素電極上の光変調層に各々加わる電圧の中間的な値をとるように構成されていることを特徴とする反射型２次元マトリクス空間光変調素子。
【請求項３】
前記導電膜が電気的にフローティング状態にされていることを特徴とする請求項２記載の反射型２次元マトリクス空間光変調素子。
【請求項４】
前記導電膜が、前記対向電極側から入射して来る光を反射させる反射膜であることを特徴とする請求項１から３いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項５】
前記導電膜が、前記対向電極側から入射して来る光を吸収する光吸収膜であることを特徴とする請求項１から３いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項６】
前記導電膜が、前記画素電極とほぼ同等の反射、吸収あるいは散乱特性を有することを特徴とする請求項１から５いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項７】
前記絶縁膜と光変調層との間に、前記対向電極側から入射して来る光に対する反射防止膜が設けられたことを特徴とする請求項１から６いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項８】
前記絶縁膜と、前記導電膜の下層膜の少なくとも一方が平坦化膜であることを特徴とする請求項１から７いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項９】
前記絶縁膜が透明であることを特徴とする請求項１から８いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項１０】
前記光変調層が液晶層であることを特徴とする請求項１から９いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項１１】
前記光変調層が電界発光層であることを特徴とする請求項１から１０いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項１２】
前記対向電極と画素電極とによる光変調層への印加電圧を制御する画素回路が、単結晶半導体による能動素子を含む回路で構成されていることを特徴とする請求項１から１１いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項１３】
前記対向電極と画素電極とによる光変調層への印加電圧を制御する画素回路が、多結晶半導体による能動素子を含む回路で構成されていることを特徴とする請求項１から１１いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【請求項１４】
前記対向電極と画素電極とによる光変調層への印加電圧を制御する画素回路が、非晶質半導体による能動素子を含む回路で構成されていることを特徴とする請求項１から１１いずれか１項記載の反射型２次元マトリクス空間光変調素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、反射型フラットディスプレイ、ビデオプロジェクター、感光材料への露光投影等に用いられる反射型２次元マトリクス空間光変調素子に関するものである。
【０００２】
【従来の技術】
従来より、上記の反射型フラットディスプレイ等を構成するために、反射型２次元マトリクス空間光変調素子が用いられている。この反射型２次元マトリクス空間光変調素子の代表的なものとして、
行と列からなる２次元マトリクス状に配置された複数の画素電極と、
これらの画素電極との間に間隙を置いて配置された対向電極と、
この対向電極と前記画素電極との間に配され、該対向電極側から入射して画素電極（あるいはその奥方の反射部材）で反射する光を、これら両電極による印加電圧に応じて変調する液晶層等の光変調層とからなるものが知られている。
【０００３】
ここで、一例として、液晶を光変調層に用いた反射型２次元マトリクス空間光変調素子について詳しく説明する。
【０００４】
素子の構造
図１は、この種の空間光変調素子の画素部の断面図である。ここに示されている通り、単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなるゲート電極16から構成される。また、電荷蓄積容量Ｃstg 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19で構成されている。
【０００５】
また、第１層間絶縁膜20を介して第１層Ａｌ配線21が形成され、これにより、ソース領域14に接続されたソース電極22が形成されている。このソース電極22により、ソース領域14と電荷蓄積容量Ｃstg 12の poly-Ｓｉ膜19とが接続されている。なおドレイン領域13には、ドレイン電極23が接続されている。さらに第２層間絶縁膜24を介して画素電極（第２層Ａｌ）25が形成され、ソース電極22と接続されている。
【０００６】
画素電極25上には配向膜26が形成されている。一方、対向透明基板27の片側にはＩＴＯからなる対向透明共通電極28が形成され、さらにその上に配向膜29が形成されている。上記２つの基板10、27は、各々と一体化している配向膜26、29が対向するように配置され、その間隙に液晶30が保持されている。
【０００７】
図２は、図１の空間光変調素子の画素部の等価回路である。図示の通り、n-ＭＯＳ−ＦＥＴ11のソース電極22と電荷蓄積容量Ｃstg 12の一方、および画素電極25が接続されている。電荷蓄積容量Ｃstg 12の他方は素子の電源グランド電位Ｖssに接続されている。また画素電極25と、配向膜26、29、液晶30および対向透明共通電極28により容量Ｃlcが形成されている。
【０００８】
ここで、電源グランド電位Ｖssを基準に、n-ＭＯＳ−ＦＥＴ11のゲート電極電圧をＶg 、ドレイン電極電圧をＶd 、ソース電極電圧をＶs 、対向透明共通電極電圧をＶcom とする。また、Ｖcom を基準に画素電極電圧を液晶層電圧Ｖlcとする。
【０００９】
素子の基本動作
光変調材料としての液晶とその電気光学モードは種々存在する。ここで、いくつかの例を説明する。
【００１０】
（１）強誘電性液晶の例
図３は、空間光変調素子の基本動作を説明するための、概略の光変調光学系を示すものである。空間光変調素子５の対向透明基板側に偏光ビームスプリッター（ＰＢＳ）６を配置する。光源７からの光はＰＢＳ６によりＳ偏光波が反射され、空間光変調素子５の対向透明基板27に入射する。入射した光は液晶30の層を介して画素電極25により反射され、再度液晶層を通ってＰＢＳ６に入射する。このとき、反射光のＰ偏光波成分のみがＰＢＳ６を透過し、その光が出力光となる。
【００１１】
また図４は、同じく空間光変調素子の基本動作を説明するための、液晶層電圧Ｖlcと液晶配向位置の関係を示している。液晶には双安定性配向を示す強誘電性液晶を使用するものとする。液晶層電圧Ｖlcが−Ｖlcs のとき液晶配向方向が入射偏光軸と一致し、液晶層電圧ＶlcがＶlcs のとき液晶配向方向が入射偏光軸から45度の位置になるように、配向処理を行なう。また、液晶配向方向が入射偏光軸から45度の位置のとき所望の出力光が得られるように、液晶素材、液晶層厚を適宜調整する。
【００１２】
こうすることにより、出力光は液晶層電圧Ｖlcが−Ｖlcs のときＯＦＦとなり、Ｖlcs のときＯＮとなる。
【００１３】
次に図５は、図１〜４で説明した構成における画素部の各電圧と出力光の波形とを示している。まず、n-ＭＯＳ−ＦＥＴ11が導通状態となるようにゲート電極電圧Ｖg を十分高いＶgon にする。同時にドレイン電極電圧Ｖd をＶd(on) にすると、画素電圧Ｖs は略Ｖd(on) となる。その後にn-ＭＯＳ−ＦＥＴ11が非導通状態となるようにゲート電極電圧Ｖg を十分低いＶgoffにしても、画素電圧Ｖs は電荷蓄積容量Ｃstg 12と液晶層容量Ｃlcにより略Ｖd(on) を保持する。したがってこの期間（図５の(a) ）の液晶層電圧Ｖlcは、Ｖlc＝（Ｖd(on) −Ｖcom ）となる。
【００１４】
一方、n-ＭＯＳ−ＦＥＴ11が導通状態となるようにゲート電極電圧Ｖg を十分に高くし、同時にドレイン電極電圧Ｖd をＶd(off)にすると、画素電圧Ｖs は略Ｖd(off)となる。その後にn-ＭＯＳ−ＦＥＴ11が非導通状態となるようにゲート電極電圧Ｖg を十分低くしても、画素電圧Ｖs は電荷蓄積容量Ｃstg と液晶層容量Ｃlcにより略Ｖd(off)を保持する。したがってこの期間（図４の(b) ）における液晶層電圧Ｖlcは略Ｖlc＝（Ｖd(off)−Ｖcom ）となる。
【００１５】
ここで対向共通電極電圧Ｖcom を
Ｖcom ＝（Ｖd(on) ＋Ｖd(off)）／２
となるように印加すると、 (a)期間、 (b)期間の各々の液晶層電圧Ｖlcは、
(a)期間：  Ｖlc＝  （Ｖd(on) −Ｖd(off)）／２
(b)期間：  Ｖlc＝−（Ｖd(on) −Ｖd(off)）／２
となる。このとき、 (a)期間、 (b)期間の液晶層電圧Ｖlcが各々Ｖlcs 以上、−Ｖlcs 以下になるようにＶd(on) 、Ｖd(off)を決定すると、出力光は各々ＯＮ、ＯＦＦと変調できることになる。
【００１６】
なお、実際にはn-ＭＯＳ−ＦＥＴ11の寄生容量等の原因により、液晶層電圧Ｖlcは (a)期間と (b)期間とで非対称となる場合があるが、その場合は、直流成分がゼロとなるようにＶcom を調整する。
【００１７】
（２）ＥＣＢ（電界制御複屈折）モード液晶の例
この場合、光変調光学系は図３と同様にＰＢＳを利用する。
【００１８】
図６と図７は、ＥＣＢモード液晶層における液晶層電圧Vlc に応じた液晶配向状態を概略的に示した図であり、それぞれ平面視状態と側面視状態を示している。液晶には、負の誘電率異方性を有し、そして、分子の短軸と長軸とで複屈折性を示す、交流電圧で動作するものを用いる。Ｖlc＝０で液晶分子は垂直に配向され、交流電圧Ｖlcが高くなると液晶分子は電極面と平行になるように傾くが、この傾く方向が入射偏光軸とほぼ４５°をなすように配向処理を行なう。
【００１９】
また図８は、ＥＣＢモード液晶からの反射出力光の液晶層電圧依存性を示す図である。Ｖlc＝０のとき、入射光側から見た見かけの複屈折は小さく、反射出力光は最低値となる。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると液晶分子が傾き始め、見かけの複屈折が大きくなり、反射出力光も強くなる。そしてＶlc＝Ｖlcs のとき反射出力光は最大強度となる。したがって、ＶlcをＶlc(th)からＶlcs まで変化させることにより、反射出力光を変調させることができる。
【００２０】
（３）高分子分散液晶の例
この場合、光変調光学系はシュリーレン光学系を用いる。シュリーレン光学系は非散乱光を通過させ、散乱光を除外する光学系である。
【００２１】
高分子分散液晶の例としては、高分子ネットワーク中に、交流電圧で動作する正の誘電率異方性を有する液晶が分散されてなるものがある。そのような高分子分散液晶において、Ｖlc＝０では液晶分子は高分子の界面に規制され、その配向はランダムとなる。また、Ｖlcを増大させると、液晶分子の長軸が電極面と垂直になるように配向する。液晶の有する複屈折（ｎe 》ｎo ）と、高分子の屈折率ｎp （ほぼｎo と等しい）の関係により、液晶の配向がランダムなとき反射光は散乱し、液晶の配向が電極面と垂直になるに従い反射光は非散乱光となる。したがって、Ｖlc＝０では反射光は散乱し、Ｖlcを高くすると反射光は非散乱光となる。
【００２２】
このような反射光を上記のシュリーレン光学系を通して投影すると、その出力光の電圧（交流）依存性は図９のようになる。つまり、Ｖlc＝０のとき出力光は最低値となり、Ｖlcを高くして、閾値電圧Ｖlc(th)を超えると出力光も強くなる。Ｖlc＝Ｖlcs 以上のとき、反射出力光は最大強度となる。したがって、ＶlcをＶlc(th)からＶlcs まで変化させることにより、反射出力光を変調させることができる。
【００２３】
（３）ゲストホスト液晶（ポジ型）の例
この場合、光変調光学系は特に不要で、投影レンズのみである。
【００２４】
ゲストホスト液晶（ポジ型）の例としては、交流電圧で動作する正の誘電率異方性を有したコレステリック・ネマティック相転移型液晶に、ゲスト（２色性色素）を添加してなるものが知られている。Ｖlc＝０では液晶分子が螺旋状であり、入射光はゲストに吸収され、反射出力光は最低強度となる。一方、Ｖlcを高くすると、液晶分子の螺旋構造が解け、液晶分子の長軸が電極面と垂直になるように配向し、ゲストはそれと平行して並ぶため、入射光の吸収度は低下し、反射出力光は強くなる。
【００２５】
図１０は、出力光の電圧（交流）依存性を示した図である。Ｖlc＝０のとき出力光は最低強度となる。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると出力光は強くなる。Ｖlc＝Ｖlcs 以上のとき反射出力光は最大強度となる。したがって、ＶlcをＶlc(th)からＶlcs まで変化させることにより、反射出力光を変調させることができる。
【００２６】
（４）ゲストホスト液晶（ネガ型）の例
上記と同様に光変調光学系は特に不要で、投影レンズのみである。
【００２７】
ゲストホスト液晶（ネガ型）の例としては、交流電圧で動作する負の誘電率異方性を有したコレステリック・ネマティック相転移型液晶に、ゲスト（２色性色素）を添加してなるものが知られている。Ｖlc＝０では液晶分子が電極面と垂直に配向し、入射光の吸収度は低く、反射出力光は最高強度となる。一方、Ｖlcを高くすると、液晶分子は螺旋状となり、入射光の吸収度は大きくなり、反射出力光は弱くなる。
【００２８】
図１１は、出力光の電圧（交流）依存性を示した図である。Ｖlc＝０のとき出力光は最高強度となる。Ｖlcを高くし、閾値電圧Ｖlc(th)を超えると出力光は弱くなる。Ｖlc＝Ｖlcs 以上のとき反射出力光は最低強度となる。したがって、ＶlcをＶlc(th)からＶlcs まで変化させることにより、反射出力光を変調させることができる。
【００２９】
【発明が解決しようとする課題】
以上の通り、各種動作モードの液晶を利用して反射出力光を変調可能であるが、これらの動作は対向透明電極と画素電極の間に保持されている液晶の動作であって、画素電極間の間隙に対向している部分の液晶の動作は不確定になる場合がある。以下、その点について詳しく説明する。
【００３０】
図１２は、画素電極部と画素電極間隙部の断面を模式化した図である。画素電極に対向している部分の液晶層電圧をＶlcp （＝Ｖs −Ｖcom ）、画素電極間隙に対向している部分の液晶層電圧をＶlcm （Ｖcom を基準にして）とする。また、画素電極部の反射出力光をＲp 、画素電極間隙部の反射出力光をＲm とする。画素電極部に関してはＶlcp が確定しており、出力光は前述した各動作を行なう。しかし画素間隙部に関しては、Ｖcom に対向する液晶層電位が、画素電極間隙下の基板、画素回路などの電位および隣接画素電極からの電界に影響されるのでＶlcm が不確定となり、そこで反射出力光も不定となる。
【００３１】
具体的に、前述の強誘電性液晶の場合は、Ｖcom に対する液晶層電位がＶcom よりも高いと、液晶層電圧Ｖlcm は正となり、出力光は図５に従ってＯＮとなる。
【００３２】
前述のＥＣＢモード、高分子分散液晶、ゲストホスト液晶（ポジ型）の例では、図１２における画素電極間隙部の液晶層電圧Ｖlcm がＶlc(th)を超えた場合、出力光はそれぞれ図８、図９、図１０に従ってＯＦＦレベルより大きくなる。
【００３３】
また前述のゲストホスト液晶（ネガ型）の例では、図１２における画素電極間隙の液晶層電圧Ｖlcm がＶlcs より低い場合、出力光は図１１に従ってＯＦＦレベルより大きくなる。
【００３４】
以上のことは、画素間隙部から不要光が出射することを意味する。このようなことが起きると、空間光変調素子をプロジェクターに応用する場合はコントラスト低下につながり、感光材料の露光に応用する場合は画質に悪影響が及ぶことになる。
【００３５】
また、素子への入射光が画素電極間隙から、画素回路を構成する半導体へリークすると、その光励起キャリアにより、ソース電位を変動させる場合がある。これも画質を低下させる原因となる。
【００３６】
画素の高精細化、素子サイズの小型化が進んで、画素サイズが微小になると、以上のような問題点はより顕著となる。
【００３７】
これらの問題の対策として、特公昭５７−３９４２２号、特公昭６１−４３７１２号に示されるように、トランジスタや配線上部、または画素電極と画素回路との間に、導電性または非導電性の遮光膜（光吸収層または光反射層）を設けることが知られている。また、特公平４−５１０７０号、特開平４−３３８７２１号に示されるようにトランジスタ上、または画素電極上に誘電体多層膜を設けて画素間隙の入射光を反射させることが知られている。
【００３８】
しかしこれらの対策は、半導体へのリーク光を低減する効果はあっても、出力光の画像品質や光利用効率を十分に満足させるものではない。
【００３９】
図１３は、遮光層が光吸収層の場合の各領域の出力光強度分布を示している。ここに示されるように画素間隙領域の反射出力光は常に低く、光利用効率が悪い。また、この部分は格子状のブラックマトリクスとなり、プロジェクターへの応用時には、レンチキュラーレンズスクリーン等の格子状光学要素と干渉を起こし、画質低下の要因となる。さらに、ネガ感光感材の露光に応用する場合、画素間隙部は常にハイライトとなるため、コントラストの低下が著しくなる。
【００４０】
一方図１４は、遮光層が光反射層の場合の各領域の出力光強度分布を示している。ここに示されるように画素間隙領域にあっては液晶層電圧が前述のように不安定であるため、そこからの反射出力光Ｒm が不安定になり、それが画質低下につながる。
【００４１】
また、上記の点を改善するために、導電性の遮光層を設け、Ｖm という素子共通の電源に接続して電位制御し、画素間隙領域の液晶層電圧を安定化する対策も知られている。図１５は、この対策例を示した図である。この場合、画素間隙領域の液晶層電圧は安定するが、素子共通の電圧に制御されているため、この電圧は各画素電極上の液晶層電圧とは無関係に常に一定となる。したがって、前述のような問題点の抜本的な対策とは言えない。また、Ｖm の電源に接続するための遮光層の配線が新たに必要となり、工程の増大、配線の断線、ショートによる歩留まり低下や信頼性低下という問題を生じる。
【００４２】
本発明は上記の事情に鑑みてなされたものであり、画素間隙の入射光を遮光して画素回路を構成する半導体へのリーク光による影響を低減するとともに、画素電極間隙の出力光を有効利用し、さらに出力光による画質を向上させ、素子の製造コストを上げることなく、また信頼性も確保した反射型２次元マトリクス空間光変調素子を提供することを目的とする。
【００４３】
【課題を解決するための手段】
本発明による一つの反射型２次元マトリクス空間光変調素子は、
前述したように、行と列からなる２次元マトリクス状に配置された複数の画素電極と、
これらの画素電極との間に間隙を置いて配置された対向電極と、
この対向電極と前記画素電極との間に配され、該対向電極側から入射して画素電極（あるいはその奥方の反射部材）で反射する光を、これら両電極による印加電圧に応じて変調する光変調層とを備えてなる反射型２次元マトリクス空間光変調素子において、
前記画素電極と光変調層との間に絶縁膜が形成されるとともに、
この絶縁膜を介して、画素電極どうしの間の間隙を全面的に覆い、画素電極と絶縁された導電膜が形成され、
前記導電膜が、その一部が１つのみの画素電極の一部だけと重なる形状とされ、
前記導電膜上の光変調層に加わる電圧が、この導電膜と重なる領域を持つ画素電極上の光変調層に加わる電圧とほぼ等しい値（誤差１０％以内）をとるように構成されたことを特徴とするものである。
【００４４】
なおこの反射型２次元マトリクス空間光変調素子において、上記導電膜は電気的にフローティング状態にされているのが望ましい。
【００４５】
また、本発明による別の反射型２次元マトリクス空間光変調素子は、
前述したように、行と列からなる２次元マトリクス状に配置された複数の画素電極と、
これらの画素電極との間に間隙を置いて配置された対向電極と、
この対向電極と前記画素電極との間に配され、該対向電極側から入射して画素電極（あるいはその奥方の反射部材）で反射する光を、これら両電極による印加電圧に応じて変調する光変調層とを備えてなる反射型２次元マトリクス空間光変調素子において、
前記画素電極と光変調層との間に絶縁膜が形成されるとともに、
この絶縁膜を介して、前記画素電極どうしの間の間隙の少なくとも一部を覆い、画素電極と絶縁された導電膜が形成され、
前記導電膜が、隣接する複数の画素電極間の間隙を覆い、かつ複数画素と重なる領域を持つ形状とされ、
前記導電膜上の光変調層に加わる電圧が、この導電膜と重なる領域を持つ複数の画素電極上の光変調層に各々加わる電圧の中間的な値をとるように構成されていることを特徴とするものである。
【００４６】
導電膜がこのような形状とされる場合、本発明による第１の反射型２次元マトリクス空間光変調素子は、上記導電膜上の光変調層に加わる電圧が、この導電膜と重なる領域を持つ複数の画素電極上の光変調層に各々加わる電圧の中間的な値（より好ましくはほぼ平均の値）をとるように構成されるのが望ましい。
【００４７】
さらに、上記導電膜上の光変調層に加わる電圧は、この導電膜と重なる領域を持つ複数の画素電極上の光変調層に各々加わる電圧のほぼ平均の値をとるように構成されるのが望ましい。
【００５０】
以上説明した本発明による２つのタイプの反射型２次元マトリクス空間光変調素子において、上記導電膜は、対向電極側から入射して来る光を反射させる反射膜とされたり、あるいはこの光を吸収する光吸収膜とされたり、さらには、この光に対して透明なものとされる。
【００５１】
また上記導電膜は、画素電極とほぼ同等の反射、吸収あるいは散乱特性を有するものであるのが望ましい。
【００５２】
他方、上記絶縁膜と光変調層との間には、対向電極側から入射して来る光に対する反射防止膜が設けられるのが望ましい。
【００５３】
また上記絶縁膜と、導電膜の下層膜の少なくとも一方は平坦化膜とされるのが望ましい。そして上記絶縁膜は透明であることが望ましい。
【００５４】
また本発明による２つのタイプの反射型２次元マトリクス空間光変調素子において、光変調層は例えば液晶層や、電界発光層から構成することができる。
【００５５】
他方、対向電極と画素電極とによる光変調層への印加電圧を制御する画素回路は、例えば単結晶半導体による能動素子を含む回路や、多結晶半導体による能動素子を含む回路や、さらには非晶質半導体による能動素子を含む回路から構成することができる。
【００５６】
【発明の効果】
本発明の反射型２次元マトリクス空間光変調素子においては、画素電極どうしの間の間隙の少なくとも一部を覆う導電膜が形成されたことにより、この導電膜上の光変調層の状態を、該間隙を構成している画素電極上の光変調層の状態に近くすることができる。
【００５７】
そうであれば、この導電膜を画素電極と同様に光反射性のものにしておくことにより、該導電膜で反射する変調出力光は、近傍の画素電極上の変調出力光と強度が近いものとなる。そこで、画質を十分に保証しながら、画素間隙領域の入射光を有効に利用して、全体の出力光量を高くすることができる。
【００５８】
また、上記導電膜を特別な電源に接続することは不要であるから、本発明の反射型２次元マトリクス空間光変調素子は、そのような電源への接続のためにコストが著しく高くなることもない。
【００５９】
そして、上記導電膜を光反射性あるいは光吸収性のものとしておけば、該導電膜により画素間隙の入射光を遮光して、画素回路を構成する半導体へのリーク光による影響を低減することも可能となる。
【００６０】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を詳細に説明する。
【００６１】
＜第１実施形態＞
図１６は、本発明の第１実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す立断面図である。図示されているように単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなるゲート電極16から構成される。また、電荷蓄積容量Ｃstg 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19で構成されている。
【００６２】
また、第１層間絶縁膜20を介して第１層Ａｌ配線21が形成され、これにより、ソース領域14に接続されたソース電極22が形成されている。このソース電極22により、ソース領域14と電荷蓄積容量Ｃstg 12の poly-Ｓｉ膜19とが接続されている。なおドレイン領域13には、ドレイン電極23が接続されている。さらに第２層間絶縁膜24を介して画素電極（第２層Ａｌ）25が形成され、ソース電極22と接続されている。
【００６３】
画素電極25上には第３層間絶縁膜40が形成され、さらにその上には、導電膜である画素間隙電極（第３層Ａｌ）41が形成されている。この画素間隙電極41は、第３層間絶縁膜40を介して、下層の画素電極25の間隙領域を覆い、かつこの画素電極25と一部が重なるように形成されている。また画素間隙電極41上には、配向膜26が形成されている。
【００６４】
一方、対向透明基板27の片側にはＩＴＯからなる対向透明共通電極28が形成され、さらにその上に配向膜29が形成されている。上記２つの基板10、27は、各々と一体化している配向膜26、29が対向するように配置され、その間隙に光変調層を構成する強誘電性液晶30が保持されている。
【００６５】
なお上記第２層間絶縁膜24、第３層間絶縁膜40としては、画素電極25および画素間隙電極41の平坦性を向上させるため、ＳＯＧ膜、ＢＰＳＧリフロー膜、ＰＩ膜などの平坦化膜、あるいは、これらとプラズマＣＶＤ等によるシリコン酸化膜などの絶縁性保証膜との積層膜が用いられることが望ましい。さらにはＣＭＰなどの研磨による平坦化処理を行なうことも望ましい。
【００６６】
図１７は、図１６の空間光変調素子の画素部を平面から見た図である。この例では、画素間隙電極41は横方向に隣接する２つの画素電極25の間隙を覆い、さらにこの２つの画素電極25に対して図中右端部、左端部がそれぞれ同程度の面積で重なっている。図１６および図１７から分かるように、この画素間隙電極41は隣接画素毎に電気的に分離して形成されるとともに、その周辺は絶縁膜40に囲まれた状態にあり、導電性材料による配線はなされていないフローティング電極となっている。
【００６７】
次に、上記構成の空間光変調素子の作用について説明する。図１８は、上記空間光変調素子における画素電極部と画素電極間隙部の断面を模式化して示すものである。隣接する２つの画素電極（画素電極１、画素電極２）は、各々の画素回路に接続されている。これらの画素電極上に層間絶縁膜が形成され、その上に２つの画素電極の間隙を覆うように、画素間隙電極（導電膜）が形成されている。この上に液晶層を介して対向透明共通電極が配置されており、その電位をＶcom とする。
【００６８】
画素間隙電極はどこにも電気的に接続されず、フローティング電極とされている。また、上記電位Ｖcom を基準として、画素電極１の電圧をＶs1、画素電極２の電圧をＶs2とする。一方、層間絶縁膜の膜厚と比誘電率をそれぞれｄi 、εi とし、液晶層の膜厚と比誘電率をそれぞれｄlc、εlcとする。なお厳密には液晶層の比誘電率は液晶の配向状態に応じて変化するが、本発明による作用、効果への影響が小さいと考えてεlcを平均的な値とする。また、画素間隙電極の面積をＳm とし、画素電極１および画素電極２と該画素間隙電極とが重なる面積をそれぞれＳa とする。
【００６９】
次に図１９は、図１８の構成における容量分布を示している。ここで、層間絶縁膜および液晶層の単位面積当たりの容量を各々Ｃi 、Ｃlcとすると、画素間隙電極の全領域と対向透明共通電極で構成される容量はＳm Ｃlcとなり、画素間隙電極と画素電極１とが重なる領域の容量、画素間隙電極と画素電極２とが重なる領域の容量は各々Ｓa Ｃi となる。
【００７０】
ここで、画素間隙電極に覆われていない画素電極１、画素電極２上の液晶層電圧を各々Ｖlc1 、Ｖlc2 とし、画素間隙電極上の液晶層電圧をＶlcm とすると、各電圧は次式となる。
【００７１】
【数１】
0003739523.tif 000002
【００７２】
上記の（１）、（２）および（３）式より、Ｖlcm 、Ｖlc1 およびＶlc2 の関係は次式となる。
【００７３】
【数２】
0003739523.tif 000003
【００７４】
ここでＣi 、Ｃlcは、真空の誘電率をεo とすると、次式となる。
【００７５】
【数３】
0003739523.tif 000004
【００７６】
以上の（４）〜（６）式に具体的な構成例における物性値を代入して、Ｖlcm とＶlc1 、Ｖlc2 の関係を計算した。図２０にはこの第１実施形態の画素部形状を示し、画素電極１、画素電極２および画素間隙電極上の液晶層電圧を図２１、図２２に示してある。なお図２１には、Ｖlc1 を一定の１Ｖとする一方、Ｖlc2 を１〜６Ｖの間で変化させたときのＶlcm の変化特性を示し、それに対して図２２には、Ｖlc2 を一定の６Ｖとする一方、Ｖlc1 を１〜６Ｖの間で変化させたときのＶlcm の変化特性を示してある。
【００７７】
またこの例では、層間絶縁膜がＳｉＯ2 から形成されて比誘電率εi ＝４、膜厚ｄi ＝２μｍであり、また液晶層は比誘電率εlc＝５、膜厚ｄlc＝６μｍのものである。
【００７８】
図２１および図２２から明らかなように、Ｖlcm は、隣接画素の液晶層電圧Ｖlc1 とＶlc2 のほとんどの組合せで、それらの間の電圧となる。したがって、画素間隙電極により反射される変調出力光は、画素電極１上の変調出力光と画素電極２上の変調出力光の間の値となるので、画質を十分に保証しながら、本来無効とされていた画素間隙領域の入射光を有効に利用し、全体の出力光量を高くすることができる。また、当然、画素間隙領域から入射する光を極端に低減させることができるので、画素回路への光入射による画素電位変動などの問題も大きく低減することができる。
【００７９】
＜第２実施形態＞
次に、上記の例よりもさらに高い効果を得るようにした本発明の第２実施形態について説明する。前記（４）式は次のように変形できる。
【００８０】
【数４】
0003739523.tif 000005
【００８１】
（７）〜（９）式から、Ｂを小さくするとＶlcm は1/2 （Ｖlc1 ＋Ｖlc2 ）に近づくことが分かる。またＡを２に近づけてもＶlcm は1/2 （Ｖlc1 ＋Ｖlc2 ）に近づく。すなわち、Ｖlcm を1/2 （Ｖlc1 ＋Ｖlc2 ）に近づけるためには、
ａ）Ｃlcに対してＣi を大きくする。
【００８２】
ｂ）Ｓa をＳm に対して大きくする。
【００８３】
という手法が考えられる。ａ）においては、Ｃlcを変化させるよりＣi を変化させる方が一般には容易であり、具体的には層間絶縁膜の膜厚ｄi を薄くするか、高誘電率の材料を使用する。ｂ）においては、画素間隙電極の重なり部分の占める割合を大きくすればよい。
【００８４】
図２３は、上記のような観点からさらに効果を高めた第２実施形態の画素部形状を示している。また、その各領域の液晶層電圧を図２４、図２５に示してある。なお図２４には、Ｖlc1 を一定の１Ｖとする一方、Ｖlc2 を１〜６Ｖの間で変化させたときのＶlcm の変化特性を示し、それに対して図２５には、Ｖlc2 を一定の６Ｖとする一方、Ｖlc1 を１〜６Ｖの間で変化させたときのＶlcm の変化特性を示してある。
【００８５】
この第２実施形態が第１実施形態と異なる点は、画素間隙電極の重なり部分の占める割合を大きくしたことと、層間絶縁膜の膜厚ｄi を薄くしたことである。そして、層間絶縁膜はＳｉＯ2 から形成されて比誘電率εi ＝４、膜厚ｄi ＝１μｍであり、また液晶層は比誘電率εlc＝５、膜厚ｄlc＝６μｍのものである。
【００８６】
図２４および図２５から明らかなように、Ｖlcm は、隣接画素の液晶層電圧Ｖs1とＶs2のほぼ中間の値を示す。画素間隙電極の面積は大きくなったが、隣接画素の出力光のほぼ中間の出力光を得ることができるので、両画素の補間効果によるなめらかな画質が得られる。また、光の利用効率は反射面積率で１００％に近い高効率である。
【００８７】
なお図２６および図２７にはそれぞれ、画素電極１と画素電極２による画素電圧が異なる場合、等しい場合の出力光強度分布を概略的に示す。
【００８８】
なお上述のような構成の他、隣接する３つ以上の画素電極と重なるように画素間隙電極を形成しても、同様の効果が得られる。また上述の第１実施形態、第２実施形態では、２つの画素電極の画素間隙電極と重なる面積が互いに等しいが、これらの重なる面積の比を変えてもよい。その場合にはＶlcm の値が、画素間隙電極との重なり面積がより大きい方の画素の電圧に近づく。
【００８９】
＜第３実施形態＞
図２８と図２９はそれぞれ、本発明の第３実施形態による空間光変調素子の概略断面形状と容量分布を示すものである。本例では、画素間隙電極が１つの画素電極のみ（図２８の画素電極１のみ）と重なる構成となっている。このとき、次式が成り立つ。
【００９０】
【数５】
0003739523.tif 000006
【００９１】
上記（10）および（11）式より、Ｖlcm とＶlc1 との関係は次式となる。
【００９２】
【数６】
0003739523.tif 000007
【００９３】
（５）（６）（12）式より、具体的な物性値を代入して、Ｖlcm とＶlc1 、Ｖlc2 の関係を計算した。図３０にはこの実施形態の画素部形状を示し、その画素電極上の液晶層電圧と画素間隙領域の液晶層電圧との関係を図３１に示してある。なおこの例では、層間絶縁膜がＳｉＯ2 から形成されて比誘電率εi ＝４、膜厚ｄi ＝１μｍであり、また液晶層は液晶層は比誘電率εlc＝５、膜厚ｄlc＝６μｍのものである。なお条件として、Ｓa 、Ｓm の値を（Ｓa ，Ｓm ）＝（120 ，160 ）、（80，120 ）、（40，80）［単位はμｍ2 ］の３通りに変えた。また、それら各場合の画素電極と画素間隙電極の重なり長さＬ1 、画素間隙電極の重なり長さＬ2 は、上記の順に従って、（Ｌ1 ，Ｌ2 ）＝（６，８）、（４，６）、（２，４）［単位はμｍ］である。
【００９４】
図３１に示される通り、Ｓa ＝80μｍ2 、Ｓm ＝120 μｍ2 以上では、Ｖlcm はほぼＶlc1 と等しく（９０％以上）、画素間隙電極上の領域が画素電極１と機能上同じと考えられる。したがってこの場合も前述と同様に、画質向上、光利用効率向上の効果が得られる。
【００９５】
＜第４実施形態＞
図３２は、本発明の第４実施形態による空間光変調素子の画素電極と画素間隙電極の配置状態を示すものである。この例において、図中横方向に隣接する画素電極25の間隙に配された画素間隙電極41は２つの画素電極25と重なり、図中縦方向に隣接する画素電極25の間隙に配された画素間隙電極41は１つの画素電極25と重なるように構成されている。
【００９６】
この場合、横方向に隣接する画素電極25の間隙に配された画素間隙電極41による液晶層電圧は、隣接する２画素間のほぼ中間の値となる。一方、縦方向に隣接する画素電極25の間隙に配された画素間隙電極41による液晶層電圧は、重なり部のある画素電極25による液晶層電圧とほぼ同じ値となる。
【００９７】
なお、好ましくは、２つの画素電極と重なる画素間隙電極は、同じ行選択信号で選択される画素電極間に設けるのがよい。これは、異なる行選択信号で選択される画素電極に画素間隙電極が重なっていると、条件によっては、容量結合による画素間のクロストークが発生するためである。しかし、これが問題とならない条件では、異なる行選択信号で選択される画素電極と重なるように画素間隙電極を形成してもよい。
【００９８】
以上述べた各実施形態は、単結晶Ｓｉ基板による反射型２次元マトリクス空間光変調素子に本発明を適用したものであるが、ガラス等の絶縁性基板にａ−Ｓｉ、またはpoly−ＳｉによるＴＦＴを設けて画素回路とした反射型２次元マトリクス空間光変調素子であっても本発明を適用できる。図３３と図３４は、そのように形成された本発明の第５実施形態、第６実施形態を示すものである。
【００９９】
＜第５実施形態＞
図３３の画素回路は、画素のＭＯＳ−ＦＥＴをガラス基板50上にpoly- Ｓｉ  ＴＦＴプロセスで形成してなるものである。なお同図中、51はゲート絶縁膜、52は層間絶縁膜、53は画素電極（Ａｌ）、54はソース電極、55はゲート電極、56はドレイン電極、そして59が画素間隙電極（導電膜）である。
【０１００】
＜第６実施形態＞
また図３４の画素回路は、画素のＭＯＳ−ＦＥＴをガラス基板60上にa-Ｓｉ  ＴＦＴプロセスで形成してなるものである。なお同図中、61はゲート絶縁膜（ＳｉＮｘ）、62は層間絶縁膜、63は画素電極（Ａｌ）、64はソース電極、65はゲート電極、66はドレイン電極、67はチャンネル保護膜（ＳｉＮｘ）、そして69が画素間隙電極（導電膜）である。
【０１０１】
なお画素回路は、トランジスタだけでなく、ＳＲＡＭなどのメモリー機能を持つ回路であってもよく、回路形式は限定されない。
【０１０２】
また、光変調層として各種液晶からなるものを例として先に記述したが、液晶の動作モードを限定する必要性はない。
【０１０３】
さらに、光変調素子としては発光型素子でもよい。例としては、電界で発光する無機の薄膜ＥＬ（エレクトロルミネッセンス）層を光変調層として用いるＥＬ素子等が挙げられる。
【０１０４】
図３５には、電界で発光する無機の薄膜ＥＬ素子を光変調素子とした２次元マトリクス空間光変調素子の画素部の等価回路の例を示す。この図３５中、70が薄膜ＥＬ、71はその画素電極、72は対向電極である。
【０１０５】
この回路においては、行選択信号Ｖg の選択パルスにより、データ信号Ｖd から１または０のデータがＭＯＳ−ＦＥＴのＴＲ１に書き込まれる。ＴＲ１の出力電圧Ｖs は、書き込まれたデータが１の時、ＭＯＳ−ＦＥＴのＴＲ２が十分導通状態となるような電圧で保持される。書き込まれたデータが０の時は、ＴＲ２が十分非導通状態となるような電圧で保持される。ＴＲ１の出力電圧Ｖs は、新たなデータが書き込まれるまで保持される。薄膜ＥＬ70はＴＲ２と直列接続され、ＴＲ２の一方は回路のグランド電位Ｖssに接続され、薄膜ＥＬ70の対向電極72は共通電源Ｖacに接続されている。
【０１０６】
Ｖacは交流電圧で代表的には２０ｋＨｚ、１００Ｖｒｍｓ程度の電圧が供給されている。ＴＲ２が導通状態のとき、薄膜ＥＬ70間の電圧Ｖelは略Ｖacとなり、薄膜ＥＬ70が発光する。ＴＲ２が非導通状態のとき、薄膜ＥＬ70間の電圧Ｖelは薄膜ＥＬ70が発光する電圧より低くなり、薄膜ＥＬ70は発光しない。したがって、データ１が書き込まれると発光を持続し、データ０が書き込まれると発光は行なわれなくなる。
【０１０７】
＜第７実施形態＞
図３６は、この薄膜ＥＬを光変調素子とした本発明の第７実施形態による２次元マトリクス空間光変調素子の画素部の断面図である。この例では、半導体基板80上に図３５に示したような画素回路81が形成され、層間絶縁層82を介して画素電極（Ａｌ等の金属反射膜）83が形成され、さらに層間絶縁層88を介して画素間隙電極（導電膜）89が形成されている。この画素間隙電極89はフローティング電極であり、画素間隙を覆うように形成されている。
【０１０８】
その上に絶縁層84、ＥＬ発光層（一例としてＺｎＳ：Ｍｎ薄膜）85、絶縁層86、対向透明電極（ＩＴＯなど）87を順に積層して、画素部が形成されている。対向透明電極87には共通電源Ｖacが供給される。ＥＬ発光層85から発した光は、直接上部へ出射し、あるいは画素電極83で反射するなどして、最終的には図３６中の上方に出射する。
【０１０９】
しかし、発光した光が画素電極83の間隙部に入射した場合、従来であれば、画素回路に入射して問題となるか、光吸収膜などで単に吸収されるなどして光利用効率を低くしていた。また、画素間隙上部のＥＬ発光層85の電界が不安定で発光輝度が不安定になり、画質を低下させていた。さらに、十分な電界がないことから発光せずに、光利用効率を低下させるという問題があった。
【０１１０】
しかし、本発明による図３６の構成においては、画素電極83の間隙部に入射した光は、画素間隙電極89により上部へ反射される。さらに、画素間隙上部のＥＬ発光層85の電界は、画素電極上部の電界とほぼ等しいか、隣接画素電極との重なりが有る場合は、隣接画素電極上部のほぼ平均値となるため、画質を向上させると同時に光利用効率を向上させることができ、画素密度が上がり、高精細な素子を作成可能となる。
【０１１１】
＜第８実施形態＞
図３７は、本発明の第８実施形態による反射型２次元マトリクス空間光変調素子の画素部を示す立断面図である。図示されているように単結晶のｐ- 型シリコン半導体基板10上には、n-ＭＯＳ−ＦＥＴ11と電荷蓄積容量Ｃstg 12が形成されている。n-ＭＯＳ−ＦＥＴ11はｎ+ 型のドレイン領域13、ソース領域14、ゲート酸化膜15、および poly-Ｓｉ膜よりなるゲート電極16から構成される。また、電荷蓄積容量Ｃstg 12は、ｐ+ 領域17、酸化膜18、および poly-Ｓｉ膜19で構成されている。
【０１１２】
また、第１層間絶縁膜20を介して第１層Ａｌ配線21が形成され、これにより、ソース領域14に接続されたソース電極22が形成されている。このソース電極22により、ソース領域14と電荷蓄積容量Ｃstg 12の poly-Ｓｉ膜19とが接続されている。なおドレイン領域13には、ドレイン電極23が接続されている。さらに第２層間絶縁膜24を介して導電膜である画素間隙電極（第２層Ａｌ）90が形成され、ソース電極22と接続されている。
【０１１３】
画素間隙電極90上には第３層間絶縁膜91が形成され、さらにその上には、所定形状にパターニングされた画素電極（第３層Ａｌ）25が形成されている。画素間隙電極90は、第３層間絶縁膜91を介して画素電極25の間隙領域を覆い、かつこの画素電極25と一部が重なるように形成されている。そして１つの画素電極25は１つの画素間隙電極90に接続されている。また画素電極25上には、配向膜26が形成されている。
【０１１４】
一方、対向透明基板27の片側にはＩＴＯからなる対向透明共通電極28が形成され、さらにその上に配向膜29が形成されている。上記２つの基板10、27は、各々と一体化している配向膜26、29が対向するように配置され、その間隙に光変調層を構成する液晶30が保持されている。
【０１１５】
なお上記第２層間絶縁膜24、第３層間絶縁膜91としては、画素電極25および画素間隙電極90の平坦性を向上させるため、ＳＯＧ膜、ＢＰＳＧリフロー膜、ＰＩ膜などの平坦化膜、あるいは、これらとプラズマＣＶＤ等によるシリコン酸化膜などの絶縁性保証膜との積層膜が用いられることが望ましい。さらにはＣＭＰなどの研磨による平坦化処理を行なうことも望ましい。
【０１１６】
図３８は、図３７の空間光変調素子の画素部を平面から見た図である。同図では画素電極25を太い実線で示し、画素間隙電極90を斜線を付して示してある。この例では、各画素間隙電極90はそれに接続している画素電極25の一部と、該画素電極25に隣接する画素電極25との間隙（図中では上側の間隙と右側の間隙）を覆うように形成されている。図３８から明らかなように本実施形態では、素子の平面領域のほとんどは、画素電極25と画素間隙電極90とで占められている。
【０１１７】
次に、上記構成の空間光変調素子の作用について説明する。図３９は、上記空間光変調素子における画素電極部と画素電極間隙部の断面を模式化して示すものである。図示される通り、光の入射側からＶcom という電位に接続された対向透明共通電極があり、液晶層を介して画素電極が形成されている。この画素電極の下層には層間絶縁膜があり、その下に画素電極の一部と、画素電極間隙部の少なくとも一部を覆う導電性の画素間隙電極が形成されている。
【０１１８】
画素電極と画素間隙電極はコンタクトホールを介して電気的に接続されている。また、画素間隙電極は各々の画素回路に接続されている。このとき、入力された画素電極の電位を、Ｖcom を基準としてＶs とする。一方、層間絶縁膜の膜厚と比誘電率をそれぞれｄi 、εi とし、液晶層の膜厚と比誘電率をそれぞれｄlc、εlcとする。なお厳密には、液晶層の比誘電率は液晶の配向状態に応じて変化するが、本発明による作用、効果への影響が小さいと考えてεlcを平均的な値とする。
【０１１９】
次に図４０は、図３９の構成における容量分布を示している。ここで、層間絶縁膜および液晶層の単位面積当たりの容量を各々Ｃi 、Ｃlcとすると、画素電極上の液晶層電圧Ｖclp 、および画素間隙電極上の液晶層の電圧Ｖclm は、各々下式となる。
【０１２０】
【数７】
0003739523.tif 000008
【０１２１】
ここでＣi 、Ｃlcは、真空の誘電率をεo とすると、次式となる。
【０１２２】
【数８】
0003739523.tif 000009
【０１２３】
以上の（15）〜（17）式に具体的な構成例における物性値を代入して、Ｖlcm とＶlcp との関係を計算した。図４１には、具体的な構成例の膜条件における各領域の液晶層電圧を示した。同図においては、横軸が画素電極上の液晶層電圧Ｖlcp を示し、縦軸がそのときの画素間隙領域の液晶層電圧Ｖlcm を示している。なおこの例では、層間絶縁膜をＳｉＯ2 から形成したときの膜厚ｄi をパラメータとし、ｄi ＝0.5 μｍ、1.0 μｍとした。その他の条件は、一般的に実用可能な材料の代表値とし、具体的に層間絶縁膜の比誘電率εi ＝４であり、また液晶層の比誘電率εlc＝５、膜厚ｄlc＝６μｍである。
【０１２４】
図４１から明らかなように、画素間隙電極上の液晶層電圧Ｖlcm は、画素電極上の液晶層電圧Ｖlcp と比例し、しかもｄi ＝1.0 μｍではＶlcp の80％以上、ｄi ＝0.5 μｍではＶlcp の90％以上である。したがって、画素間隙電極により反射される変調出力光は、画素電極上の変調出力光とほとんど変わらない性質の光となり、格子状ブラックマトリクス形成による干渉を低減する等により、画質を向上させながら、本来無効とされていた画素間隙領域の入射光を有効に利用し、全体の出力光量を高くすることができる。
【０１２５】
なお図４２および図４３にはそれぞれ、画素電圧が比較的低い場合、比較的高い場合の出力光強度分布を概略的に示す。
【０１２６】
また、当然、画素間隙領域から入射する光を極端に低減させることができるので、画素回路への光入射による画素電位変動などの問題も大きく低減することができる。
【０１２７】
また（15）〜（17）式から明白なように、画素間隙電極上の液晶層電圧Ｖlcm を画素電極上の液晶層の電圧Ｖlcp により近づけるためには、層間絶縁膜の膜厚ｄi をより薄くする他、誘電率εi の高い絶縁膜を用いるのも効果的である。さらには、液晶層の膜厚ｄlcをより厚くするか、誘電率εlcの低い液晶を選択してもよい。ただし、液晶層側での物性変更は一般に困難であるので、絶縁膜の条件を適宜選択するのが望ましい。
【０１２８】
なお図４４は、上記第８実施形態の空間光変調素子における画素電極25と画素間隙電極90の配置状態を示した平面図であるが、この他の電極形状、重なり状態を採用することもできる（なお同図中の92は、画素電極25と画素間隙電極90とを接続するコンタクトホールである）。
【０１２９】
特に、ある画素電極に接続する画素間隙電極が、隣接画素電極と重なるようにしてもよい。この場合は、重なり部が隣接画素との容量結合になり、クロストークの可能性もあるが、画質に問題が無い条件であれば、このような重なりを許容できる。
【０１３０】
以上述べた第８実施形態は、単結晶Ｓｉ基板による反射型２次元マトリクス空間光変調素子に本発明を適用したものであるが、この第８実施形態のように、画素電極25に接続する画素間隙電極90を用いる場合においても、ガラス等の絶縁性基板にａ−Ｓｉ、またはpoly−ＳｉによるＴＦＴを設けてなる画素回路を採用することができる。図４５と図４６は、そのように形成された本発明の第９実施形態、第１０実施形態を示すものである。
【０１３１】
＜第９実施形態＞
図４５の画素回路は、画素のＭＯＳ−ＦＥＴをガラス基板50上にpoly- Ｓｉ  ＴＦＴプロセスで形成してなるものである。なお同図中、51はゲート絶縁膜、52は層間絶縁膜、53は画素電極（Ａｌ）、54はソース電極、55はゲート電極、56はドレイン電極、そして95が画素間隙電極（導電膜）である。
【０１３２】
＜第１０実施形態＞
また図４６の画素回路は、画素のＭＯＳ−ＦＥＴをガラス基板60上にa-Ｓｉ  ＴＦＴプロセスで形成してなるものである。なお同図中、61はゲート絶縁膜（ＳｉＮｘ）、62は層間絶縁膜、63は画素電極（Ａｌ）、64はソース電極、65はゲート電極、66はドレイン電極、67はチャンネル保護膜（ＳｉＮｘ）、そして96が画素間隙電極（導電膜）である。
【０１３３】
なおこの場合も、画素回路はトランジスタだけでなく、ＳＲＡＭなどのメモリー機能を持つ回路であってもよく、回路形式は限定されない。
【０１３４】
さらに、画素電極に接続する画素間隙電極を用いる場合においても、光変調素子として発光型素子を用いることができる。例としては、先に図３５を参照して説明した薄膜ＥＬ素子等が挙げられる。
【０１３５】
＜第１１実施形態＞
図４７は、この薄膜ＥＬを光変調素子とした本発明の第１１実施形態による２次元マトリクス空間光変調素子の画素部の断面図である。この例では、半導体基板80上に図３５に示したような画素回路81が形成され、層間絶縁層82を介して画素間隙電極（導電膜）97が形成され、さらに層間絶縁層88を介して画素電極（Ａｌ等の金属反射膜）83が形成されている。画素間隙電極97は画素電極83に接続され、画素間隙を覆うように形成されている。
【０１３６】
その上に絶縁層84、ＥＬ発光層（一例としてＺｎＳ：Ｍｎ薄膜）85、絶縁層86、対向透明電極（ＩＴＯなど）87を順に積層して、画素部が形成されている。対向透明電極87には共通電源Ｖacが供給される。ＥＬ発光層85から発した光は、直接上部へ出射し、あるいは画素電極83で反射するなどして、最終的には図４７中の上方に出射する。
【０１３７】
しかし、発光した光が画素電極83の間隙部に入射した場合、従来であれば、画素回路に入射して問題となるか、光吸収膜などで単に吸収されるなどして光利用効率を低くしていた。また、画素間隙上部のＥＬ発光層85の電界が不安定で発光輝度が不安定になり、画質を低下させていた。さらに、十分な電界がないことから発光せずに、光利用効率を低下させるという問題があった。
【０１３８】
しかし、本発明による図４７の構成においては、画素電極83の間隙部に入射した光は、画素間隙電極89により上部へ反射される。さらに、画素間隙上部のＥＬ発光層85の電界は、画素電極上部の電界とほぼ等しく、画質を向上させると同時に光利用効率を向上させることができ、画素密度が上がり、高精細な素子を作成可能となる。
【０１３９】
以上説明した第８〜１１実施形態のように、画素電極に接続する画素間隙電極を設ける場合においても、あるいは第１〜７実施形態のように、画素電極に接続しない画素間隙電極を設ける場合においても、以下のことが言える。
【０１４０】
画素間隙電極の形状および、画素電極と画素間隙電極との重なり状態の組み合わせは無数に存在するが、本発明の趣旨から逸脱しない範囲において、それらの中から適当なものを選んで設定することができる。
【０１４１】
また、画素間隙電極は導電性であればよく、好ましくは画素電極材料と同じか同等の光学特性を示す材料から形成するのがよい。また画素間隙電極は光吸収膜でもよく、その場合には光利用効率向上の効果は失うが、液晶層の電圧が画素電極部とほぼ等しいか、隣接画素のほぼ平均値となるので、画素電極境界領域での液晶配向乱れを抑制する効果が得られるし、画素回路に対する遮光効果も得られるものである。
【０１４２】
層間絶縁膜の材料は、光学的に問題なければ特に問わない。好ましくは、対象光に対し透明で、複屈折、散乱等が小さく、誘電率が高い材料がよい。
【０１４３】
また、絶縁膜と液晶層の間に、対象とする光学波長に対する反射防止膜を設け、絶縁膜界面での不要反射を防止してもよい。
【０１４４】
さらに、絶縁膜と、導電膜（画素間隙電極）の下層膜の少なくとも一方は、第１実施形態で記述した平坦化膜であることが望ましい。
【０１４５】
また、画素電極、画素間隙電極において、少なくとも一方の表面に誘電体多層膜のような絶縁性反射膜を画素毎に、あるいは素子一面に形成してもよい。さらに、両電極材料と異なる導電性反射膜を画素毎に形成してもよい。
【図面の簡単な説明】
【図１】従来の反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図２】上記空間光変調素子の画素部の等価回路図
【図３】上記空間光変調素子を用いた光変調光学系を示す概略図
【図４】液晶層電圧と液晶配向位置の関係を示す説明図
【図５】上記画素部の各電圧と出力光波形を示すグラフ
【図６】ＥＣＢモード液晶の電圧に応じた液晶配向状態を示す概略平面図
【図７】ＥＣＢモード液晶の電圧に応じた液晶配向状態を示す概略側面図
【図８】ＥＣＢモード液晶層からの反射出力光と液晶層電圧との関係を示すグラフ
【図９】高分子分散液晶層からの反射出力光と液晶層電圧との関係を示すグラフ
【図１０】ポジ型ゲストホスト液晶層からの反射出力光と液晶層電圧との関係を示すグラフ
【図１１】ネガ型ゲストホスト液晶層からの反射出力光と液晶層電圧との関係を示すグラフ
【図１２】従来の反射型２次元マトリクス空間光変調素子における画素電極部と画素電極間隙部の素子断面を示す模式図
【図１３】従来の一つのタイプの反射型２次元マトリクス空間光変調素子における、素子領域毎の出力光強度分布を示す概略図
【図１４】従来の別のタイプの反射型２次元マトリクス空間光変調素子における、素子領域毎の出力光強度分布を示す概略図
【図１５】従来のさらに別のタイプの反射型２次元マトリクス空間光変調素子における、素子領域毎の出力光強度分布を示す概略図
【図１６】本発明の第１実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図１７】図１６の空間光変調素子の要部を示す平面図
【図１８】図１６の空間光変調素子の画素電極部と画素電極間隙部の断面を示す模式図
【図１９】図１８の構成における容量分布を示す概略図
【図２０】図１６の空間光変調素子の画素部形状を示す概略平面図
【図２１】図１６の空間光変調素子の各領域の液晶層電圧を示すグラフ
【図２２】図１６の空間光変調素子の各領域の液晶層電圧を示すグラフ
【図２３】本発明の第２実施形態である反射型２次元マトリクス空間光変調素子の画素部形状を示す概略平面図
【図２４】図２３の空間光変調素子の各領域の液晶層電圧を示すグラフ
【図２５】図２３の空間光変調素子の各領域の液晶層電圧を示すグラフ
【図２６】図２３の空間光変調素子における、隣接画素の電圧が異なる場合の出力光強度を示す概略図
【図２７】図２３の空間光変調素子における、隣接画素の電圧が等しい場合の出力光強度を示す概略図
【図２８】本発明の第３実施形態である反射型２次元マトリクス空間光変調素子の画素電極部と画素電極間隙部の断面を示す模式図
【図２９】図２８の構成における容量分布を示す概略図
【図３０】図２８の反射型２次元マトリクス空間光変調素子の画素部形状を示す概略平面図
【図３１】図２８の空間光変調素子における画素電極上の液晶層電圧と画素間隙領域の液晶層電圧との関係を示すグラフ
【図３２】本発明の第４実施形態である反射型２次元マトリクス空間光変調素子の画素電極と画素間隙電極の配置状態を示す概略平面図
【図３３】本発明の第５実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図３４】本発明の第６実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図３５】本発明に用いられ得る、薄膜ＥＬ素子を用いた空間光変調素子の画素部の等価回路図
【図３６】本発明の第７実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図３７】本発明の第８実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図３８】図３７の空間光変調素子の要部を示す平面図
【図３９】図３７の空間光変調素子の画素電極部と画素電極間隙部の断面を示す模式図
【図４０】図３９の構成における容量分布を示す概略図
【図４１】図３７の空間光変調素子における画素電極上の液晶層電圧と画素間隙領域の液晶層電圧との関係を示すグラフ
【図４２】図３７の空間光変調素子における、画素電圧が比較的低い場合の出力光強度を示す概略図
【図４３】図３７の空間光変調素子における、画素電圧が比較的高い場合の出力光強度を示す概略図
【図４４】図３７の空間光変調素子における画素電極と画素間隙電極の配置状態を示す概略平面図
【図４５】本発明の第９実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図４６】本発明の第１０実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【図４７】本発明の第１１実施形態である反射型２次元マトリクス空間光変調素子の画素部を示す概略立断面図
【符号の説明】
５    空間光変調素子
６    ＰＢＳ
７    光源
10    ｐ- 型シリコン半導体基板
11    n-ＭＯＳ−ＦＥＴ
12    電荷蓄積容量
13    ドレイン領域
14    ソース領域
15    ゲート酸化膜
16    ゲート電極
17    ｐ+ 領域
18    酸化膜
19     poly-Ｓｉ膜
20    第１層間絶縁膜
21    第１層Ａｌ配線
22    ソース電極
23    ドレイン電極
24    第２層間絶縁膜
25    画素電極（第２層Ａｌ）
26    配向膜
27    対向透明基板
28    対向透明共通電極
29    配向膜
40    層間絶縁膜
41    画素間隙電極（導電膜）
50    ガラス基板
51    ゲート絶縁膜
52    層間絶縁膜
53    画素電極（Ａｌ）
54    ソース電極
55    ゲート電極
56    ドレイン電極
59    画素間隙電極（導電膜）
60    ガラス基板
61    ゲート絶縁膜（ＳｉＮｘ）
62    層間絶縁膜
63    画素電極（Ａｌ）
64    ソース電極
65    ゲート電極
66    ドレイン電極
67    チャンネル保護膜（ＳｉＮｘ）
69    画素間隙電極（導電膜）
70    薄膜ＥＬ
71    画素電極
72    対向電極
80    半導体基板
81    画素回路
82    層間絶縁層
83    画素電極
84    絶縁層
85    ＥＬ発光層
86    絶縁層
87    対向透明電極
88    層間絶縁層
89    画素間隙電極（導電膜）
90    画素間隙電極（導電膜）
91    層間絶縁膜
92    コンタクトホール
95    画素間隙電極（導電膜）
96    画素間隙電極（導電膜）
97    画素間隙電極（導電膜）
【図１】
0003739523.tif 000010
【図２】
0003739523.tif 000011
【図３】
0003739523.tif 000012
【図４】
0003739523.tif 000013
【図５】
0003739523.tif 000014
【図６】
0003739523.tif 000015
【図７】
0003739523.tif 000016
【図８】
0003739523.tif 000017
【図９】
0003739523.tif 000018
【図１０】
0003739523.tif 000019
【図１１】
0003739523.tif 000020
【図１２】
0003739523.tif 000021
【図１３】
0003739523.tif 000022
【図１４】
0003739523.tif 000023
【図１５】
0003739523.tif 000024
【図１６】
0003739523.tif 000025
【図１７】
0003739523.tif 000026
【図１８】
0003739523.tif 000027
【図１９】
0003739523.tif 000028
【図２０】
0003739523.tif 000029
【図２１】
0003739523.tif 000030
【図２２】
0003739523.tif 000031
【図２３】
0003739523.tif 000032
【図２４】
0003739523.tif 000033
【図２５】
0003739523.tif 000034
【図２６】
0003739523.tif 000035
【図２７】
0003739523.tif 000036
【図２８】
0003739523.tif 000037
【図２９】
0003739523.tif 000038
【図３０】
0003739523.tif 000039
【図３１】
0003739523.tif 000040
【図３２】
0003739523.tif 000041
【図３３】
0003739523.tif 000042
【図３４】
0003739523.tif 000043
【図３５】
0003739523.tif 000044
【図３６】
0003739523.tif 000045
【図３７】
0003739523.tif 000046
【図３８】
0003739523.tif 000047
【図３９】
0003739523.tif 000048
【図４０】
0003739523.tif 000049
【図４１】
0003739523.tif 000050
【図４２】
0003739523.tif 000051
【図４３】
0003739523.tif 000052
【図４４】
0003739523.tif 000053
【図４５】
0003739523.tif 000054
【図４６】
0003739523.tif 000055
【図４７】
0003739523.tif 000056