(57)【特許請求の範囲】
【請求項１】
第１の分離スイッチを介してノードに動作可能に接続された第１の電源と、第２の分離スイッチを介してノードに動作可能に接続された第２の電源を含むＭＯＳＦＥＴ分離スイッチ式電源システムのアクティブ保護回路であって、
前記第１の電源の第１の電源出力電圧をモニタして、前記第１の電源出力電圧が第１の予め選択された量だけ第１の予め選択された電圧レベルから逸脱しているか否かを表示する第１の出力を生成する第１の電源モニタ回路と、
前記第１の分離スイッチ及び前記第２の分離スイッチを制御するように接続されているとともに、前記第１の出力を前記第１の電源モニタ回路から受信するように接続されており、前記第１の電源出力電圧が前記第１の予め選択された量だけ前記第１の予め選択された電圧レベルから逸脱している場合、前記第１の分離スイッチをＯＦＦモードにして電流が流れるのを阻止し、前記第２の分離スイッチをＯＮモードにして前記第２の電源から電流が流れるのを可能にするコントローラと、
前記第１の分離スイッチを流れる逆電流を検出し、逆電流を検出すると逆電流標識信号を生成する第１の逆電流モニタ回路と
を含み、ここで、
前記逆電流が前記第１の分離スイッチを流れるのが検出されると、前記逆電流モニタ回路は、前記第１の分離スイッチを前記ＯＦＦモードにし、前記第２の分離スイッチをＯＮモードにし、
前記第１の逆電流モニタ回路は、
前記第１の分離スイッチの第１の入力と第１の出力との間に動作可能に接続されて、前記第１の入力と前記第１の出力との間の電圧降下を表わす第１の差動増幅器出力を生成する第１の差動増幅器と、
前記第１の作動増幅器出力と予め選択された電圧基準値とを受けるように動作可能に接続され、前記第１の分離スイッチを通じて逆電流が流れているかかどうかを示す前記第１の電圧コンパレータ出力を生成する第１の電圧コンパレータと
を含むものである、アクティブ保護回路。
【請求項２】
前記第２の分離スイッチを流れる逆電流を検出し、前記逆電流を検出すると前記逆電流標識信号を生成する第２の逆電流モニタ回路を含み、
前記逆電流が前記第２の分離スイッチを流れるのが検出されると、前記第２の逆電流モニタ回路は、前記第２の分離スイッチを前記ＯＦＦモードにし、前記第１の分離スイッチをＯＮモードにし、
前記第２の逆電流モニタ回路は、
前記第２の分離スイッチの第２の入力と第２の出力との間に動作可能に接続されて、前記第２の入力と前記第２の出力との間の電圧降下を表わす第２の差動増幅器出力を生成する第２の差動増幅器と、
前記第２の作動増幅器出力と予め選択された電圧基準値とを受けるように動作可能に接続され、前記第２の分離スイッチを通じて逆電流が流れているかかどうかを示す前記第２の電圧コンパレータ出力を生成する第２の電圧コンパレータと
を含むものである、
請求項１に記載のアクティブ保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、共通の負荷に対して並列に接続されたスイッチ式電源に関するものであり、とりわけ、スイッチング回路要素を保護し、スイッチ式電源システムの現在活性状態にある電源が、電流限界状態に達したり、あるいは、負荷に大電圧偏差を生じさせないようにする保護論理回路に関するものである。
【０００２】
【従来の技術】
多くの電子回路用途では、異なる稼動時間中に共通した負荷を駆動するため、複数電源が並列に接続されている。用途例の１つに、スタンバイまたは「スリープ」・モードを実施する装置がある。スタンバイ・モードの最中には、こうした装置は、バッテリまたはＤＣ・ＤＣコンバータのような小電力ＤＣ電源を利用して、装置を「目覚めさせる」のに必要な最小回路要素に電力を供給し、目覚めると同時に、機能回路要素の電流の必要性に見合った大電力ＤＣ電源にスイッチすることが可能である。
【０００３】
スイッチ式電源システムにおいて、スイッチング素子は、異なる電源をスイッチして、共通の負荷に電力をアクティブに供給するために利用される。これらのスイッチング素子は、１つの電圧源だけしか共通の負荷に電力を供給できないようにする専用制御論理回路を利用して制御される。多くの用途では、負荷は、大きい電圧偏差に感応する。従って、電力源がある電源から別の電源にスイッチされる場合でも、負荷において認められる電圧偏差を制限することが重要である。
【０００４】
電圧偏差に感応する負荷の場合、スイッチング素子の実施態様の選択は、重要になる。スイッチング・リレー・スイッチは、遅すぎて、単独で用いる場合、厳格な電圧偏差制限要件を満たすことができない。スイッチング性能は、きわめて大きいコンデンサの利用によって改善することができるが、これによって、システム全体のコスト及びサイズが増大することになる。
【０００５】
アナログ・スイッチも、電圧偏差感応負荷にとって不十分な選択である。アナログ・スイッチは、通常の動作中に許容される電圧偏差を超えた電圧降下を負荷に生じさせる可能性のある大きな内部抵抗を特徴とする。
【０００６】
最近では、複数の異なる電源間でスイッチングを行い、共通の負荷にアクティブに電力供給するのに、ＮチャネルＭＯＳＦＥＴが利用されている。こうしたスイッチング構成の場合、ＭＯＳＦＥＴは、ドレインが負荷において互いに結合され、それぞれのソースが、それぞれの電源に接続される。
【０００７】
本明細書において称される限りにおいて、特定の電源に関連したＭＯＳＦＥＴスイッチをＯＦＦにして、そのそれぞれの電源が負荷から分離されると、前記それぞれの電源は、「分離電源（isolation power supply）」と呼ばれる。ＭＯＳＦＥＴスイッチをＯＮにして、そのそれぞれの電源が負荷に接続されると、前記それぞれの電源は、本明細書において「活性電源（active power supply）」と呼ばれる。当事者には明らかなように、スイッチ式電源システムの場合、負荷にスイッチ可能に接続された全ての電源は、電力供給をＯＮ状態のままにしておくことが可能であり、従って、分離電源は負荷から切り離されるが、その出力からは依然として電力供給が可能である。
【０００８】
その構造のため、ＮチャネルＭＯＳＦＥＴは、ソースとドレイン間の真性体ダイオード（intrinsic body diode）であることを特徴とする。すなわち、真性体ダイオードの陽極は、ソース・ノードに接続され、陰極は、ドレイン・ノードに接続されている。このようなＭＯＳＦＥＴ構成の場合、各スイッチングＭＯＳＦＥＴのドレインが互いに結合され、ＭＯＳＦＥＴの真性体ダイオードの陰極が互いに結合されている。この設計構成は、論理和構成のダイオードを利用するように見える。分離電源の出力電圧が活性電源のダイオード降下を超えると、分離電源の関連ＭＯＳＦＥＴスイッチの真性体ダイオードに順バイアスをかけ、負荷にも電力供給することになるので、電圧源出力は、互いのダイオード降下範囲内（約０．６ボルト）でなければならない。従って、電源のそれぞれの出力電圧が、互いのダイオード降下範囲内にない限り、ＭＯＳＦＥＴスイッチの１つがオンで、他がオフであっても、関連しているＭＯＳＦＥＴスイッチによって分離することはできない。すなわち、その出力電圧がもう１つの電源のダイオード降下を超える電源は、そのＭＯＳＦＥＴスイッチが、そのスイッチの真性体ダイオード両端における電圧差のために生じる順バイアスによってオフになっても、負荷に対して電流を供給する。
【０００９】
各スイッチ式電源の出力電圧が、互いのダイオード降下範囲内であっても、活性電源が故障すると、分離電源の分離スイッチの真性体ダイオードに対する順バイアスが生じ、分離電源によって故障した電源に直接電力が供給されることになる。このため、活性電源は、電流限界状態になる可能性がある。電流限界状態において活性電源の動作を継続させておくと、最終的には、その真性体ダイオードにおける過剰な電力消費のために、分離電源のＭＯＳＦＥＴに損傷を生じる可能性がある。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、電源の１つに故障が生じた場合に、ＭＯＳＦＥＴスイッチ式電源システムにおけるＭＯＳＦＥＴ分離スイッチを保護することにある。本発明のもう１つの目的は、残りの故障のない電源を保護して、残りの電源、従って、負荷が、指定の許容限界内にとどまることを保障することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、スイッチ式電源の活性電源が、電流限界状態に達しないようにするか、または、その出力及び負荷に大電圧偏差が生じないようにすることによって、先行技術に関する問題が解決される。本発明は、スイッチング回路要素での損傷を防ぐ。さらに、本発明によれば、現在負荷に電力を供給している活性電源に故障が生じても、中断することなく、システムの動作が続行されるという保障も得られる。
【００１２】
本発明によれば、アクティブ保護回路が、ＭＯＳＦＥＴ分離スイッチのスイッチングを制御する働きをする。モニタ回路は、現在の活性電源の分離スイッチに流れる逆電流を検知すると、それを検知して、その分離スイッチをオフにする。同時に、コントローラが、活性電源が規格から外れている旨の指示を受信し、システムの電圧源をアクティブに他の電源にスイッチする。コントローラは、その判定が別のものになるまで、故障のある電源の分離スイッチがオフ状態のままであることをアクティブに保障する。本発明は添付の図面を参照することによって、さらに理解が深まるものである。
【００１３】
【発明の実施の形態】
図１は、本発明によって実施されるスイッチング制御論理回路を含む二重電源システム１００の模式的なブロック図である。システム１００には、電子コンポーネントを含む共通負荷１１０に動作可能に並列接続された第１と第２の電源１１２及び１１４が含まれている。第１の電源１１２は、出力１２０において電力を供給し、同様に、第２の電源１１４は、出力１７０において電力を供給する。１対の分離スイッチ１２４及び１７４は、それぞれの電源１１２と１１４の間に動作可能に接続されており、両方とも、出力がノード１３０において共通負荷１１０に接続されている。さらに詳細に後述するように、第１の電源１１２と第２の電源１１４は、互いに、動作可能に並列接続されているが、分離スイッチ１２４及び１７４の働きによってお互いから分離することが可能である。
【００１４】
すなわち、第１の分離スイッチ１２４（第１の分離ＭＯＳＦＥＴと呼ばれる場合もある）は、その入力（ソースＳ）が第１の電源１１２の出力１２０に接続され、出力（ドレインＤ）がノード１３０において共通負荷１１０に接続され、制御部（ゲートＧ）が、ノード１３０に対する第１の電源１１２の有効な接続を許可または拒否する。同様に、第２の分離スイッチ１７４（第２の分離ＭＯＳＦＥＴと呼ばれる場合もある）は、その入力（ソースＳ）が第２の電源１１４の出力１７０に接続され、出力（ドレインＤ）がノード１３０において共通負荷１１０に接続され、制御部（ゲートＧ）が、ノード１３０に対する第２の電源１１４の有効な接続を許可または拒否する。
【００１５】
望ましい実施態様の場合、第１と第２の分離スイッチ１２４，１７４は、それぞれ、真性体ダイオードを示すＮチャネルＭＯＳＦＥＴによって実施される。第１と第２の分離ＭＯＳＦＥＴ１２４，１７４のドレインを接続することによって、各ＭＯＳＦＥＴの真性ダイオードによって、詳細に後述するように、出力に対する分離を可能にする、ダイオードの論理和構成の機能性が得られる。すなわち、第１の分離ＭＯＳＦＥＴ１２４のソースＳは、第１の電源１１２の出力１２０に電気的に接続され、そのドレインＤは、ノード１３０において負荷に接続されている。第１の分離ＭＯＳＦＥＴ１２４におけるドレイン・ソース間電流ＩDSは、ゲートにバイアス電圧を印加することによってＯＮモードとＯＦＦモードの間でスイッチングが可能になる。ＯＮモードにおいて、電流は、ソースからドレインに流れ、ソースＳとドレインＤの間に、その電流に対応する電圧が生成される。さらに詳細に後述するように、この電圧は、第１のＭＯＳＦＥＴ１２４を流れる電流の方向を含む、電流の流れを判定するために利用される。従来の技術のセクションで解説したように、ＮチャネルＭＯＳＦＥＴは、ダイオードの陽極がソースに接続され、陰極がドレインに接続された、ソースとドレインの間で作用する真性体ダイオードを備えている。第１の分離ＭＯＳＦＥＴ１２４の真性体ダイオードは、出力１２０における電圧が、ノード１３０に生じる電圧を超えるダイオード降下未満の場合、ノード１３０から第１の電源１１２を分離する働きをする。
【００１６】
第２の分離スイッチ１７４の働きは、第１の分離スイッチ１２４と同様であるが、出力１７０における電圧が、ノード１３０に生じる電圧を超えるダイオード降下未満の場合、ノード１３０から第２の電源１４を分離する働きをする。
【００１７】
第１のモニタ回路１１６は、第１の分離スイッチ１２４の制御、従って、ノード１３０に対する第１の電源１１２の有効な接続を施すため、第１の分離スイッチ１２４の入力Ｓと出力Ｄの間に動作可能に接続されている。
【００１８】
第１のモニタ回路１１６には、第１の差動増幅器１４０及び第１の電圧コンパレータ１５０が含まれている。第１の差動増幅器１４０の非反転入力１４２は、第１の分離ＭＯＳＦＥＴ１２４のソースＳに電気的に接続され、反転入力１４４は、第１の分離ＭＯＳＦＥＴ１２４のドレインＤに電気的に接続されている。図１には示されていない他のコンポーネントと第１の差動増幅器１４０を関連づけることができるという点にも留意すべきである。第１の差動増幅器１４０は、第１の分離ＭＯＳＦＥＴ１２４のソースＳとドレインＤの間における電圧降下を測定する働きをする。もちろん、差動増幅器を利用した電圧測定は、単なる例証のためのものであって、他の電圧測定装置を利用して、第１のＭＯＳＦＥＴ１２４のソースとドレインの間における電圧降下を測定することも可能である。第１の差動増幅器１４０の出力は、ライン１５２を経由して、第１の電圧コンパレータ１５０の非反転入力１５１に電気的に接続されている。予め選択された電圧ＶREFは、第１の電圧コンパレータ１５０の反転入力１５３に入力される。第１の電圧コンパレータ１５０は、第１の差動増幅器１４０の出力と予め選択された電圧ＶREFを比較する。第１の電圧コンパレータ１５０の出力は、ライン１５４を経由して第１のＭＯＳＦＥＴ１２４のゲートに電気的に接続されている。図１には示されていない他の電子コンポーネントを第１の電圧コンパレータ１５０に関連づけることが可能であるという点にも留意すべきである。
【００１９】
次に、第２の電源１１４に対する接続について解説すると、第２のモニタ回路１１８が、第２の分離スイッチ１７４の制御、従って、ノード１３０に対する第２の電源１１４の有効な接続を施すため、第２の分離スイッチ１７４の入力Ｓと出力Ｄの間に動作可能に接続されている。
【００２０】
第２のモニタ回路１１８には、第２の差動増幅器１８０及び第２の電圧コンパレータ１９０が含まれている。第２の差動増幅器１８０の非反転入力１８２は、第２の分離ＭＯＳＦＥＴ１７４のソースＳに電気的に接続され、反転入力１８４は、第２の分離ＭＯＳＦＥＴ１７４のドレインＤに電気的に接続されている。第２の差動増幅器１８０は、第２の分離ＭＯＳＦＥＴ１７４のソースＳとドレインＤの間における電圧降下を測定する働きをする。もちろん、第２の差動増幅器１８０の利用は、単なる例証のためのものであって、他の電圧測定装置を利用して、第２のＭＯＳＦＥＴ１７４のソースとドレインの間における電圧降下を測定することも可能である。もちろん、不図示の他のコンポーネントと第２の差動増幅器１８０を関連づけることも可能である。第２の差動増幅器１８０の出力は、ライン１９２を経由して、第２の電圧コンパレータ１９０の非反転入力１９１に電気的に接続されている。予め選択された電圧ＶREFは、第２の電圧コンパレータ１９０の反転入力１９３に入力される。第２の電圧コンパレータ１９０は、第２の差動増幅器１８０の出力と予め選択された電圧ＶREFを比較する。第１の電圧コンパレータ１９０の出力は、ライン１９４を経由して第１の分離ＭＯＳＦＥＴ１７４のゲートに電気的に接続されている。もちろん、図１には示されていない他の電子コンポーネントを第２の電圧コンパレータ１９０に関連づけることが可能である。
【００２１】
スイッチング式電源システムの場合、一般に、通常の動作において、電源１１２、１１４の一方またはもう一方だけが、任意の特定の時間に、負荷に対する電力供給を実施することが望ましい。例えば、負荷１１０が、小電力バッテリまたはＤＣ・ＤＣ変換器を第１の電源１１２として利用し、装置を目覚めさせるべき時間をモニタして、ウェイク・アップ機能を実施する回路要素（負荷１１０内にあるが、示されていない）に対して＋３．３ボルトを供給する、スタンバイまたは「スリープ」・モードを含む装置であると仮定する。この例では、ウェイク・アップ機能によって実施される機能の１つは、完全に機能する負荷１１０の電力要件を満たすため、小電力の第１の電源１１２から大電力の第２の電源１１４に活性電源をスイッチすることである。従って、適正な通常動作中、任意の特定の時間に、負荷１１０に対して電力を供給するのは、電源１１２、１１４の一方またはもう一方だけであるのが望ましい。しかし、現在の活性電源に故障が生じると、後述する本発明のアクティブ保護回路によって、現在の活性電源が、故障電源から残りの良好な電源にスイッチされることになる。
【００２２】
図２は、本発明の典型的な実施態様を例示した流れ図である。例示のように、ステップ２０２で示すパワー・アップ時に、電源の１つが、負荷１１０にアクティブに電力供給するため、負荷に動作可能に接続され、他の電源は、負荷から分離される。次に、起動した電源の出力電圧のモニタ（ステップ２０４Ａ）、活性電源の分離スイッチにおける逆電流のモニタ（ステップ２０４Ｂ）、及び、システム・モード（スリープ対ウェーク・アップ）のような他のシステム状況のモニタ（ステップ２０４Ｃ）のモニタを含む、システム状況のモニタが実施される（２０４）。ステップ２０６Ｃにおいて検出されるような、システム・モード状況の変化（例えば、システムが目覚めることになる）が検出されると、現在の活性電源が、活性電源の分離スイッチをＯＦＦにすることによって（２０８）負荷から分離され、残りの良好な電源の１つが、選択された残りの良好な電源の分離スイッチをＯＮにすることによって（２１０）負荷に動作可能に接続され、負荷に対してアクティブに電力を供給する。
【００２３】
ステップ（２０６Ａ）において検出されるような、活性電源の出力電圧に障害が生じるか、または、ステップ（２０６Ｂ）において検出されるような、逆電流が活性電源１１４の分離スイッチ１７４において検知されると、活性電源の分離スイッチをＯＦＦにして、活性電源に逆電流が流れるのが阻止され、選択された残りの良好な電源の分離スイッチをＯＮにして、選択された電源が負荷に対してアクティブに電力供給できるようにする。
【００２４】
次に、図１に戻り、本発明のアクティブ保護回路について詳述する。すなわち、例証となる実施態様の場合、アクティブ保護回路１６０は、制御ライン１５４及び１９４、従って、第１と第２の分離ＭＯＳＦＥＴ１２４及び１７４のゲートＧに接続される。例証となる実施態様の場合、アクティブ保護回路１６０には、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）において状態機械（state machine,不図示）として実施されるコントローラ１６２が含まれている。電源モニタ回路１６１が、出力１２０及び１７０における電圧をモニタし、電源１１２、１１４の出力１２０、１７０における電圧の一方またはもう一方が規格から外れているか否かを表示する状況信号１６３を出力する。望ましい実施態様の場合、規格は、予め選択された許容差量に＋３．３ボルトを加えたあるいは＋３．３ボルトを引いた値に相当する。コントローラ１６２は、状況信号１６３を受信する。コントローラ１６２は、通常動作中に電力供給源をいつスイッチすべきかを判定するために利用可能な、ウェイク・アップ信号１６４のような他のシステム状態情報信号を受信することも可能である。留意すべきは、図１には示されていない他のシステム状況信号が、分離スイッチ１２４、１７４の制御を可能にするために、コントローラ１６２に入力することが可能であるという点である。
【００２５】
例証となる実施態様の場合、コントローラ１６２は、第１の制御スイッチング素子１５６の制御に利用されるライン１６５に出力信号を生成する。第１の制御スイッチング素子１５６は、入力（ソースＳ）が低電圧源（例えば、アース）に接続され、出力（ドレインＤ）がコンパレータ１５０の出力及び第１の分離ＭＯＳＦＥＴ１２４の制御入力Ｇに接続され、制御部（ゲートＧ）がライン１６５でコントローラ１６２による制御を受ける。詳細に後述するように、第１のスイッチング素子１５６によって、コントローラ１６２が、コントローラ１６２から分離スイッチ１２４、１７４をＯＮまたはＯＦＦにするための機構が得られる。
【００２６】
アクティブ保護回路１６０には、さらに、第２の制御スイッチング素子１９６を含むことが可能である。第２の制御スイッチング素子１９６は、そのソースＳが、そのソースＳが低電圧源（例えば、アース）に接続され、ドレインＤは、ライン１９４（従って、第２の分離ＭＯＳＦＥＴ１７４のゲートＧ）に接続されている。第２の制御スイッチング素子１９６のゲートＧは、第１の制御スイッチング素子１５６のドレインＤに接続されており、これが、さらに、ライン１６５でコントローラ１６２による制御を受ける。第１の制御スイッチング素子１５６及び第２の制御スイッチング素子１９６は、第１及び第２の分離ＭＯＳＦＥＴ１２４及び１７４を制御し、両方のスイッチングＭＯＳＦＥＴ１２４、１７４が同時にＯＮにならないようにする。
【００２７】
アクティブ保護回路の動作を論じるに際して、下記の通り仮定する：（１）システムの起動時に、まず、電源１１２、１１４が、両方とも、オンになる、（２）通常動作中、一度に１つの電源１１２、１１４だけが、負荷に対してアクティブに電力を供給する、（３）起動時、システムは、まず、第１の電源１１２を利用するスタンバイ・モードにされ、その後、完全な機能性が必要になると、第２の電源１１４を利用するようにスイッチされる。動作中、システム起動時に、コントローラ１６２は、ライン１６５に低電圧を出力する。パワー・アップ・プロセスの初期段階に、プル・ダウン抵抗器１５５によって、ライン１６５が確実に低になる。従って、第１の制御スイッチング素子１５６がＯＦＦになり、ライン１５４が第１の制御スイッチング素子１５６のソースＳ（アース）から分離される。プル・アップ抵抗器１６４によって、ライン１５４が高になると、第１の分離ＭＯＳＦＥＴ１２４がＯＮになる。また、システム起動時、ライン１５４がプル・アップ抵抗器１６４によってＶCCになるので、第２の制御スイッチング素子１９６がＯＮになり、これによって、ライン１９４が低になり、第２のＭＯＳＦＥＴ分離スイッチ１７４が確実にＯＦＦになる。
【００２８】
従って、システム起動時に、第１の電源１１２は、負荷１１０に対してアクティブに電力を供給するが、第２の電源１１４は、負荷から分離される。この状態において、第１の分離ＭＯＳＦＥＴ１２４のソースは、電圧が＋３．３ボルトであり、非反転入力１４２によって第１の差動増幅器１４０に供給されることになる。ソースＳの電圧は、ドレインＤにおける電圧よりわずかに高いが、これは、第１の電源１１２から負荷１１０に電流が流れていることを表す。従って、差動増幅器１４０の非反転入力１４２には、約＋３．３ボルトが生じ、差動増幅器１４０の反転入力１４４には、わずかに低い電圧が生じることになる。第１の差動増幅器１４０の利得は、第１の分離ＭＯＳＦＥＴ１２４のソースＳとドレインＤの間のわずかな電力差を測定することができるように予め選択されている。第１の差動増幅器１４０の利得は、やはり、第１のＭＯＳＦＥＴ１２４のソースＳとドレインＤの間におけるわずかな電圧差の測定時に、第１の差動増幅器１４０の出力が電圧ＶREFより大きくなるようにするのに十分なほど高い。従って、第１の電圧コンパレータ１５０は、ライン１５４、従って、第１の分離ＭＯＳＦＥＴ１２４のゲートＧにおける高電圧を維持し、これにより、第１の分離ＭＯＳＦＥＴ１２４はＯＮ状態に保たれることになる。
【００２９】
第１の電源１１２によって、システムにアクティブに電力が供給される期間中、第２の電源１１４は、負荷から分離される。しかし、第２の電源１１４がオンになると、差動増幅器１８０の非反転入力１８２に約＋３．３ボルトが生じることになる。上述のように、第１の電源１１２の供給を受けるノード１３０には、わずかに低い電圧が生じ、このわずかに低い電圧が、差動増幅器１８０の反転入力１８４に加えられることになる。結果として、第２の差動増幅器１８０は、ライン１９２に高電圧を出力することになる。差動増幅器１８０によって出力される高電圧は、第２の電圧コンパレータ１９０によって正の基準電圧ＶREFと比較され、この結果、高電圧がライン１９４に出力されることになる。しかし、第２の制御スイッチング素子１９６がＯＮ状態のため、ライン１９４は、低電圧になる。ライン１９４の低電圧は、第２の分離スイッチ１７４のゲートＧに加えられるので、確実に、第２の分離スイッチ１７４のゲートＧがＯＦＦ状態にとどまり、第２の電源１１４が負荷１１０から分離されることになる。第２の分離ＭＯＳＦＥＴ１７４の真性体ダイオードによって、第１の電源１１２からの電流が第２の電源１１４に流入するのが阻止され、分離されることになる。
【００３０】
例えば、装置が、スタンバイ・モードから完全機能性モードにスイッチしている等といった、いかなる理由であろうと、電源が、第１の電源１１２から第２の電源１１４にスイッチされることになる場合には、コントローラ１６２は、ライン１６５に高電圧を出力し、これが、第１の制御スイッチング素子１５６のゲートＧに印加されることになる。従って、第１の制御スイッチング素子１５６が、ＯＮになると、電流はそれを通って流れることが可能になる。ソースＳが低電圧レベル（例えば、アース）にあることにより、ライン１５４は低になり、第１の分離ＭＯＳＦＥＴ１２４はＯＦＦになる。
【００３１】
ライン１５４が、第１の制御スイッチング素子１５６をオンにすることによって低になると、第２の制御スイッチング素子１９６のゲートＧに低電圧が加えられ、装置１９６はＯＦＦになる。プル・アップ抵抗器１６６によって、ライン１９４が高になり、第２の分離ＭＯＳＦＥＴ１７４がＯＮになって、第２の電源１１４は、負荷１１０に対してアクティブに電力を供給することが可能になる。
【００３２】
第２の分離ＭＯＳＦＥＴ１７４がＯＮなると、第２の電源１１４から電流が流れた場合、ソースＳにおける電圧が、ドレインＤにおける電圧よりわずかに高くなる。第２の差動増幅器１８０の利得は、第２の分離ＭＯＳＦＥＴ１７４のソースとドレインの間におけるわずかな電圧差を測定できるように予め選択されている。第２の差動増幅器１８０の利得は、やはり、第２のＭＯＳＦＥＴ１７４のソースＳとドレインＤの間におけるわずかな電圧差の測定時に、第２の差動増幅器１８０の出力が電圧ＶREFより高くなるようにするのに十分なほど高い。従って、第２の電圧コンパレータ１９０は、第２の分離ＭＯＳＦＥＴ１７４のゲートに対して高電圧を出力し、これにより、第２の電源１１４がコントローラによって活性電源として選択される時はいつでも（第２の制御スイッチング素子１９６をＯＦＦにして）、第２の分離ＭＯＳＦＥＴ１７４がＯＮ状態に保たれるようにする。
【００３３】
部分的には、従来の電源の弱い出力抵抗のため、スイッチ式電源システムにおいて、電源の１つが故障すると、その出力電圧は、規格未満にまで降下し、残りの電源から電流を引き込む可能性がある。通常の動作中に、第２の電源１１４に故障が生じ、第２の分離ＭＯＳＦＥＴ１７４のソースＳにおける電圧が降下して、第１の電源１１２が第２の電源１１４に対する電流供給を開始するのに十分なほど低くなると、第２の分離ＭＯＳＦＥＴ１７４のドレインＤにおける電圧が、第２の分離ＭＯＳＦＥＴ１７４のソースＳにおける電圧より高くなる。従って、第１の電源１１２からの電流が、第１の分離ＭＯＳＦＥＴ１２４の真性体ダイオードを通り、第２の分離ＭＯＳＦＥＴ１７４を経て、第２の電源１１４に流入する。第２の分離ＭＯＳＦＥＴ１７４のソースＳにおける電圧が、ドレインＤにおける電圧未満にまで降下すると、差動増幅器１８０が、負の差を検出して、ライン１９２に低電圧レベルを出力する。ライン１９２に出力される低電圧レベルは、基準電圧ＶREFより低くなり、このため、第２の電圧コンパレータ１９０は、ライン１９４に低電圧レベルを出力し、この結果、第２の分離スイッチ１７４がＯＦＦになる。分離スイッチ１７４がオフになると、真性体ダイオードによって、逆電流が、故障した第２の電源１１４にスイッチを通って流入するのが阻止される。これによって、残りの第１の電源１１２は、電流限界に至らないように保護され、負荷１１０に故障を生じさせる可能性のある十分に大きい電圧偏差が、その出力１２０において阻止されることになる。
【００３４】
しかし、電源１１４が故障した時点で、第１の分離ＭＯＳＦＥＴ１２４は、依然としてＯＦＦであった。第２の分離ＭＯＳＦＥＴ１７４が、第２の電源１１４の故障に応答して、ＯＦＦになった後、第１の分離ＭＯＳＦＥＴ１２４が、ＯＦＦのままにしておかれる場合、負荷１１０の全電流は、第１の電源１１２によって供給されることになり、第１の分離ＭＯＳＦＥＴ１２４の真性体ダイオードを流れて、発熱し、第１の分離ＭＯＳＦＥＴ１２４に損傷を与える可能性がある。従って、アクティブ保護回路は、第２の電源１１４の故障を検出すると、第１の分離ＭＯＳＦＥＴ１２４をＯＮにする働きをする。すなわち、電圧コンパレータ（不図示）によって実施されるのが望ましい電源モニタ回路１６１が、第１及び第２の電源１１２、１１４の出力電圧をモニタし、出力電圧１２０、１７０が規格（例えば、＋３．３ボルト＋／−所定の許容差量）から外れていると、これを検出して、状況信号１６３を出力する。コントローラ１６２が、状況信号１６３を受信し、アクティブ保護回路１６０を起動すべきか否か、及び、いつ起動すべきかを判定する（第１の制御スイッチング素子１５６のゲートＧに加えられる低電圧レベルをライン１６５に送り出すことによって）。第２の電源１１４の故障状態が検出されると、コントローラ１６２は、ライン１６５に低電圧レベルを出力し、これが、第１の制御スイッチング素子１５６のゲートＧに加えられて、スイッチ１５６がＯＦＦになる。従って、第１の分離ＭＯＳＦＥＴ１２４のゲートＧと第２の制御スイッチング素子１９６のゲートＧの両方に接続されたライン１５４は、プル・アップ抵抗器１６４を介して高電圧レベルになる。次に、第１の分離ＭＯＳＦＥＴ１２４が、ＯＮになり、第１の電源１１２が負荷１１０に対してアクティブに電力を供給できるようになる。第１の制御スイッチング素子１５６をＯＦＦにすると、第２の制御スイッチング素子１９６もＯＮになり、その結果、ライン１９４が低電圧レベル（例えば、アース）になり、これによって、第２の分離ＭＯＳＦＥＴ１７４が、モニタ回路１１８によって検知される電圧差に関係なく、ＯＦＦにとどまることが保証される。第２の分離ＭＯＳＦＥＴ１７４は、コントローラ１６２によって、オンになるまで（例えば、コントローラによって、第２の電源１１４が規格（例えば、＋３．３ボルト＋／−許容差）範囲内に戻ったことが検出される場合）、ＯＦＦのままである。
【００３５】
以上の説明から明らかなように、アクティブ保護回路１６０は、ＭＯＳＦＥＴ分離スイッチ１２４と１７４が、電源１１２、１１４の一方の故障によって損傷を受けないようにアクティブに保護し、さらに、負荷１１０に供給される電力が中断されないことを保証する。
【００３６】
アクティブ保護回路１６０によって、もう１つの保護も行われる。負荷１１０が過剰な電流を引き出して、第２の電源１１４が共通負荷１１０にスイッチされ、第２の電源１１４の電流が不足すると、第１の電源１１２が、第１の分離ＭＯＳＦＥＴ１２４の真性体ダイオードを介して電流の供給を開始し、電源１１２と１１４の両方によって、負荷１１０に対する電力供給が行われるようになる。第２の電源１１４が、活性電源として選択されるので、その分離ＭＯＳＦＥＴ１７４は、ＯＮになり、従って、第２の分離ＭＯＳＦＥＴ１７４の真性体ダイオードのドレイン・ソース間抵抗ＲDSは、第１の分離ＭＯＳＦＥＴ１２４の真性体ダイオードのドレイン・ソース間抵抗ＲDSよりも小さくなる。従って、第２の電源１１４が電流限界に達し、第１の電源１１２より先に、規格から外れることになる。第２の電源１１４が規格から外れると、電源モニタ回路１６１は、この状態を検出し、状況ライン１６３を介してコントローラ１６２に知らせる。次に、コントローラ１６２は、スイッチング素子１５６のゲートＧに低電圧を印加して、第１の制御スイッチング素子１５６をＯＦＦにし、この結果、ライン１５４がプル・アップ抵抗器１６４によって高になって、第１の分離ＭＯＳＦＥＴ１２４がＯＮになり、電流がＭＯＳＦＥＴ１２４自体を通るが、真性体ダイオードは通らないようにすることが可能になる。これによって、ＭＯＳＦＥＴ１２４が、過剰な電力消費による損傷を被らないという保証が得られる。
【００３７】
もちろん、任意の数の電源を関連するモニタ回路要素及びスイッチング制御回路要素と並列に接続することが可能である。もちろん、電源回路１００の他のコンポーネントから分離する必要のある電源だけが、やはり、モニタ回路及びそれに関連したスイッチング制御論理を備える必要がある。
【００３８】
図３は、第１の分離スイッチ１２４の代替実施態様である。図示のように、１対のバック・ツー・バックのＮのチャネルＭＯＳＦＥＴ１２４ａ、１２４ｂが、図１の第１の分離ＭＯＳＦＥＴ１２４に取って代わっている。例示のように、ＮチャネルＭＯＳＦＥＴ１２４ａ及び１２４ｂは、ドレインＤで互いに接続されている。ＭＯＳＦＥＴ１２４ａのソースは、第１の電源１１２の出力１２０に電気的に接続され、ＭＯＳＦＥＴ１２４ｂのソースは、ノード１３０に電気的に接続されている。ＭＯＳＦＥＴ１２４ａと１２４ｂの両方のゲートＧは、互いに結合され、ライン１５４に電気的に接続されている。動作時、第２の電源１１４が、アクティブに負荷１１０に対して電力を供給するように選択された場合、第１の電源１１２を負荷１１０から分離するため、第２の分離ＭＯＳＦＥＴ１７４がＯＮになり、ライン１５４は、低電圧になって、ＭＯＳＦＥＴ１２４ａ及び１２４ｂが両方ともＯＦＦになる。負荷１１０に故障が生じると、ＭＯＳＦＥＴ１２４ｂの真性ダイオードに逆バイアスがかかるため、電流は、ＭＯＳＦＥＴ１２４ａを通ることができなくなる。一方、上述のように、スイッチング分離ＭＯＳＦＥＴ１７４は、コントローラ１６２によって、第２の電源１１４が規格から外れたことが検出されるまでオン状態を続け、その後、第２の分離ＭＯＳＦＥＴ１７４がＯＦＦになり、ＭＯＳＦＥＴ１２４ａ及び１２４ｂが両方とも同時にＯＮになって、電流が電源１１２から流れることが可能になる。
【００３９】
上述の詳細な説明から明らかなように、本発明によれば、先行技術に対するいくつかの利点が提供される。本発明のアクティブ保護制御回路の場合、活性電源の故障または負荷内の短絡がすぐに検出されると、アクティブ保護制御回路によって、現在の活性電源をすぐにスイッチすることが可能になる。この技法によって、分離ＭＯＳＦＥＴが保護され、残りの電源が電流限界に達するか、または、その出力に大きい電圧偏差を生じるのが阻止される。
【００４０】
本発明は、例証となる実施態様に関して説明してきたが、当事者には明らかなように、本発明の精神または範囲を逸脱することなく、例証となる実施態様に対してさまざまな変更及び修正を加えることが可能になる。本発明の範囲は、図示及び解説の例証となる実施態様に制限されることを意図したものでは全くなく、本発明は付属の請求項による制限だけしか受けないものとする。
【図面の簡単な説明】
【図１】本発明によるアクティブ保護回路を組み込んだスイッチ式電源システムの模式的なブロック図である。
【図２】本発明の方法の典型的な実施態様に関するオペレーショナル・フローチャートである。
【図３】本発明の代替実施態様を例示した模式的なブロック図である。
【符号の説明】
１００  ＭＯＳＦＥＴで分離されるスイッチ式電源システム
１１２  第１の電源
１１４  第２の電源
１１８  第２の逆電流モニタ回路
１２０  第１の電源出力電圧
１２４  第１の分離スイッチ
１３０  ノード
１５４  逆電流標識
１５６  コントローラ
１６０  アクティブ保護回路
１６１  電源モニタ回路
１６２  コントローラ
１７０  第２の電源出力電圧
１７４  第２の分離スイッチ
１９４  逆電流標識
１９６  コントローラ
【図１】
0003842158.tif 000002
【図２】
0003842158.tif 000003
【図３】
0003842158.tif 000004