(57)【特許請求の範囲】
【請求項１】
１つ又は２つ以上のＤＣ絶縁可変キャパシタを含み、該可変キャパシタの各々が、Ｔ構造の形態をとる３つの容量素子を含み、かつスイッチトキャパシタ回路の一部を構成するような集積回路であって、
第１の容量素子は、該可変キャパシタの入力ノードと該可変キャパシタの共通ノードの間に接続されており、
第２の容量素子は、該共通ノードと該可変キャパシタの基準ノードと間に接続されており、
第３の容量素子は、該共通ノードと該可変キャパシタの出力ノードの間に接続されており、
該第２の容量素子は、
（ａ）該可変キャパシタの制御信号ノードと該共通ノードの間に接続されたバッファ増幅器、および
（ｂ）該共通ノードと該基準ノードの間に接続された能動デバイスを含み、
該能動デバイスは、該共通ノードの電圧レベルに対して独立した容量を有しており、
該制御信号ノードに制御信号が印加されたときに、該バッファ増幅器はバッファ制御信号を発生し、このバッファ制御信号を該共通ノードに印加して該能動デバイスの容量を制御し、これにより該ＤＣ絶縁可変キャパシタの容量を調節するようになっている集積回路。
【請求項２】
請求項１に記載の集積回路において、
該第１および第２の容量素子が、ディスクリートキャパシタである集積回路。
【請求項３】
請求項２に記載の集積回路において、
該制御信号が、制御電圧であり、そして該能動デバイスが該共通ノードに接続されたゲートと、該基準ノードに接続されたソースとを有するバラクタダイオードである集積回路。
【請求項４】
請求項３に記載の集積回路において、
該基準ノードがアースである集積回路。
【請求項５】
請求項１に記載の集積回路において、
該制御信号が制御電圧であり、そして該能動デバイスが、該共通ノードに接続されたゲートと、該基準ノードに接続されたソースとを有するバラクタダイオードである集積回路。
【請求項６】
請求項１に記載の集積回路において、
該基準ノードがアースである集積回路。
【請求項７】
請求項１に記載の集積回路において、
はしご形フィルタを含み、該ＤＣ絶縁可変キャパシタが、該はしご形フィルタのスイッチトキャパシタ回路の一部分である集積回路。
【請求項８】
請求項７に記載の集積回路において、
該はしご形フィルタが、各可変キャパシタにおいて該制御信号を制御することにより連続的に同調可能となっている集積回路。
【請求項９】
請求項８に記載の集積回路において、
該第１および第２の容量素子がディスクリートキャパシタであり、
該制御信号が制御電圧であり、そして該能動素子が、該共通ノードに接続されたゲートと該基準ノードに接続されたソースとを有するバラクタダイオードであり、および
該基準ノードがアースである集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路に関し、特に、スイッチトキャパシタを有する回路に関する。
【０００２】
【従来の技術】
図１は、従来のはしご形フィルタ構造の回路図である。はしご形構造は、増幅器、キャパシタ、および抵抗で実現されるいくつかのシャント共振ＬＣタンクを有し、これらが直列接続キャパシタＣ1，Ｃ2，...によって結合される。
【０００３】
図２は、図１のはしご形フィルタ内の＋Ｒ／−Ｒ抵抗要素の従来の単一端実現（図２のＡ）および差動実現（図２のＢ）の回路図である。これらの実現は、いくつかのスイッチＳiとともに構成された１個または２個のディスクリートなキャパシタＣRからなり、スイッチトキャパシタと呼ばれる。複数のスイッチの開閉（１つのクロック信号によって制御される）の相対位相は、スイッチトキャパシタが＋Ｒ要素または−Ｒ要素のいずれを実現するかを指定する。
【０００４】
【発明が解決しようとする課題】
与えられたキャパシタンス値ＣRおよび与えられたクロック周波数に対して、図１のはしご形フィルタは、特定の固定周波数応答を有する。ディスクリート要素で実現すると、キャパシタンス値ＣRは、与えられた実現に対して固定され、その結果、はしご形フィルタの周波数応答を変える唯一の手段は、クロック周波数を変えることだけになる。残念ながら、ほとんどの集積回路では、有限個の離散的なクロック周波数しか利用可能でない。従って、はしご形フィルタの相異なる周波数応答の個数もまた、有限個の離散的な応答に制限される。
【０００５】
【課題を解決するための手段】
本発明は、図１のはしご形フィルタのようなスイッチトキャパシタを有する回路を、連続的に調整可能なように実現する技術に関する。
【０００６】
一実施例によれば、本発明は、スイッチトキャパシタを有する集積回路である。スイッチトキャパシタは、ＤＣ絶縁可変キャパシタとして実現される。ＤＣ絶縁可変キャパシタは、３個のキャパシタを有するＴ構造として実現され、３個のキャパシタのうちの１つは、バッファ増幅器とともに実現される。このバッファ増幅器は、制御信号を受け取り、バッファした制御信号のレベルに依存するキャパシタンスを有する能動デバイスに、バッファした制御信号を入力する。
【０００７】
【発明の実施の形態】
キャパシタＣのＹパラメータの行列表示は次の式（１）で与えられる。
【数１】
0003734646.tif 000002
【０００８】
図３に、キャパシタＣに対応するＴ構造を示す。図３のＴ構造のＹパラメータ表現は次の式（２）で与えられる。
【数２】
0003734646.tif 000003
図３のＴ構造とキャパシタＣの間の厳密な等価性のためには、式（３）〜（５）の関係が成り立たなければならない。
【数３】
0003734646.tif 000004
【０００９】
式（４）の右辺を展開し式（３）を代入すると、次の式（６）の関係が得られる。
【数４】
0003734646.tif 000005
同様に、式（５）の右辺を展開し式（３）を代入すると、次の式（７）の関係が得られる。
【数５】
0003734646.tif 000006
式（６）および式（７）によって示されるように、式（１）のキャパシタＣと図３のＴ構造および式（２）との間の等価性は、小さい誤差項の付加により満足させることができる。この誤差項は、Ｃ1、Ｃ2、およびＣ3の適当な選択によって最小にすることができる。
【００１０】
図４に、本発明の一実施例による図３のＴ構造の実現を示す。図４に示すように、図３のＴ構造のキャパシタＣ2は、電圧制御バッファ４０２およびバラクタダイオード４０４を用いて実現される。バッファ４０２は、絶縁を提供し、制御電圧をあらかじめ調整あるいは増減する高インピーダンス出力バッファである。バラクタダイオード４０４は、加わる逆バイアス電圧（すなわち、バッファ４０２の出力における電圧）の関数として接合キャパシタンスが変化するダイオードである。従って、図４の回路は、ＤＣ絶縁可変キャパシタの実現に対応する。Ｔ構造のＤＣ絶縁構成により、図４の回路は、スイッチトキャパシタフィルタに埋め込むことができる。
【００１１】
図５に、本発明の一実施例に従って、図１のはしご形フィルタの＋／−Ｒ要素の、図２のＢに対応する差動実現を示す。図５の回路の各要素ＰＡＴは、図４のＴ構造回路に対応する。図５のキャパシタＣ１およびＣ２（図３および図４のキャパシタＣ1およびＣ2と混同してはならない）は、公称フィルタ応答を確立するために用いることが可能なオプションのコンポーネントであり、その場合、要素ＰＡＴは、フィルタの性能に対する制御可能な摂動を提供する。
【００１２】
図４の回路を用いて図１のはしご形フィルタを実現することにより、図４の制御電圧のレベルを調整するだけで連続的に調整することが可能な周波数応答を有するはしご形フィルタが得られる。こうして、図２および図５のスイッチトキャパシタを実現するのに用いられるスイッチを制御する連続調整可能なクロックを提供することを必要とせずに、連続調整可能なフィルタを、ディスクリートな要素を用いて実現することができる。
【００１３】
図６に、図５の回路により本発明に従って実現された図１のはしご形フィルタのステップ応答を、３つの異なる制御電圧レベル（すなわち、図６のＡは１．３Ｖの場合、図６のＢは１．１Ｖの場合、図６のＣは２．２Ｖの場合）に対して示す。これらの３つの制御電圧レベルに対する出力周波数応答は、それぞれ、４００．２Ｈｚ、４０１．６Ｈｚ、および３８３．７Ｈｚであり、これは、この範囲の制御電圧にわたり、制御電圧と周波数応答の間の逆の関係を示している。
【００１４】
以上、本発明について、バラクタダイオードで実現したものとして説明したが、当業者には理解されるように、電圧依存のキャパシタンスを有する他の適当なデバイスも使用可能である。例えば、本発明は、ゲート・ソース間キャパシタンスがゲートにかかる電圧とともに変化するＭＥＳＦＥＴやＭＯＳＦＥＴを用いて実現することも可能である。同様に、本発明は、キャパシタンスが制御電圧以外の制御信号（例えば、制御電流）とともに変換する能動デバイスを用いて実現することも可能である。
【００１５】
本発明について、はしご形フィルタにおいてスイッチトキャパシタを使用する場合に関して説明したが、理解されるように、本発明は、回路の連続調整が要求されるようなスイッチトキャパシタを有する任意の適当な回路で実現可能である。
【００１６】
【発明の効果】
以上述べたごとく、本発明によれば、はしご形フィルタのようなスイッチトキャパシタを有する回路を、連続的に調整可能なように実現される。
【図面の簡単な説明】
【図１】従来のはしご形フィルタ構造の回路図である。
【図２】図１のフィルタ内の＋／−Ｒ抵抗要素の従来の単一端実現（図２のＡ）および差動実現（図２のＢ）の回路図である。
【図３】キャパシタＣに対応するＴ構造の図である。
【図４】本発明の一実施例による図３のＴ構造の実現の図である。
【図５】本発明の一実施例による図１のはしご形フィルタの＋／−Ｒ要素の、図２のＢに対応する差動実現の図である。
【図６】３個の異なる制御電圧レベルに対して、図５の回路とともに本発明により実現された図１のはしご形フィルタのステップ応答の図である。
【符号の説明】
４０２  電圧制御バッファ
４０４  バラクタダイオード
【図１】
0003734646.tif 000007
【図２】
0003734646.tif 000008
【図３】
0003734646.tif 000009
【図４】
0003734646.tif 000010
【図５】
0003734646.tif 000011
【図６】
0003734646.tif 000012