(57)【特許請求の範囲】
【請求項１】
基板上に複数の半導体層が層厚方向に積層されて形成された単一モード光導波路と、
該単一モード光導波路の第１領域上に複数の半導体層が層厚方向に積層されて形成された半導体レーザ素子と、
前記半導体レーザ素子から出射した光が入射するように前記半導体レーザ部に隣接する前記基板上に設けられており、入射した光が所定方向に伝搬するように形成された埋め込み部を有する多モード干渉領域とを備え、
前記単一モード光導波路は、前記多モード干渉領域の前記埋め込み部を伝搬した光が入射するように、前記第１領域とは前記埋め込み部を挟んで対向する第２領域を有しており、
前記半導体レーザ素子から出射した光が、前記多モード干渉領域の前記埋め込み部を伝搬する間に平行移動して前記単一モード光導波路の前記第２領域に結合することを特徴とする集積型光回路素子。
【請求項２】
前記多モード干渉領域の前記埋め込み部は、前記半導体レーザ素子から出射した光が、該半導体レーザ素子からの出射時における光分布形状を保ったまま平行移動して前記単一モード光導波路の前記第２領域に到達するように、前記光の伝搬方向の長さが設定されている、請求項１に記載の集積型光回路素子。
【請求項３】
前記多モード干渉領域の前記埋め込み部は、前記半導体レーザ素子から出射した光が前記単一モード光導波路の前記第２領域において最大の結合効率になるように、前記光の伝搬方向の長さが設定されている、請求項１に記載の集積型光回路素子。
【請求項４】
前記多モード干渉領域の前記埋め込み部の光の伝搬方向に垂直な方向の幅が、連続的或いは段階的に変化する、請求項１に記載の集積型光回路素子。
【請求項５】
前記半導体レーザ素子と前記多モード干渉領域との間に、電気的絶縁層として機能する薄い境界層が形成されている、請求項１に記載の集積型光回路素子。
【請求項６】
前記単一モード光導波路は、前記半導体レーザ素子と前記多モード干渉領域の前記埋め込み部とに対して一直線上に並ぶメサ構造を有している、請求項１から５の何れか一つに記載の集積型光回路素子。
【請求項７】
前記多モード干渉領域の前記埋め込み部は、前記半導体レーザ素子の層厚方向と該層厚方向に垂直な面内方向とのそれぞれに多モード導波構造を有する、請求項１に記載の集積型光回路素子。
【請求項８】
前記多モード干渉領域の前記埋め込み部は、最下部層と最上部層と、これら最下部層および最上部層によって挟まれた中間層とを有する、請求項１から７の何れか一つに記載の集積型光回路素子。
【請求項９】
前記多モード干渉領域の前記埋め込み部は、前記光の伝搬方向の中間部に、該光の伝搬方向に沿って光を伝搬させるバッファ層が設けられている、請求項１に記載の集積型光回路素子。
【請求項１０】
請求項１に記載の集積型光回路素子の製造方法であって、
基板上に複数の半導体層を層厚方向に積層して単一モード光導波路を形成するとともに、該単一モード光導波路の第１領域上に複数の半導体層を層厚方向に積層して半導体レーザ素子を形成するステップと、
前記単一モード光導波路における前記第１領域と、該第１領域から離れた第２領域との間の領域をエッチングしてエッチング溝を形成する第１のエッチングステップと、
該エッチング溝の中に多モード干渉領域の埋め込み部を形成する埋め込みステップと、
を包含する集積型光回路素子の製造方法。
【請求項１１】
前記第１のエッチングステップでは、前記多モード干渉領域の形成箇所の全てがエッチングされて前記エッチング溝が形成され、
前記埋め込みステップは、
該エッチング溝の全体を前記多モード干渉領域の前記埋め込み部の構成材料によって埋め込み、第１の埋め込み層を形成する工程と、
該第１の埋め込み層の所定箇所をエッチングで除去し、該多モード干渉領域の該埋め込み部に相当する箇所を残存させる第２のエッチングステップと、
残存した該多モード干渉領域の該埋め込み部の側部を覆うように、薄膜或いは第２の埋め込み層を形成するステップと、
を更に含む、請求項１０に記載の集積型光回路素子の製造方法。
【請求項１２】
前記第１のエッチングステップにおいて、前記単一モード光導波路の前記第２領域における横方向閉じ込めのためのメサ構造を同時に形成する、請求項１０に記載の集積型光回路素子の製造方法。
【請求項１３】
請求項１に記載の集積型光回路素子の製造方法であって、
基板上に、多モード干渉領域の埋め込み部を構成する層を形成するステップと、
該層の所定の領域をエッチングして、前記多モード干渉領域の前記埋め込み部を形成するとともに、該埋め込み部の両側に前記基板表面が露出した第１領域と第２領域とを形成するステップと、
前記第１領域および第２領域のそれぞれに、複数の半導体層を層厚方向に積層して単一モード光導波路を形成するとともに、前記第１領域における前記単一モード光導波路上に複数の半導体層を層厚方向に積層して半導体レーザ素子を形成するステップと、
を包含する、集積型光回路素子の製造方法。
【請求項１４】
前記単一モード光導波路上に、前記半導体レーザ素子の下部電極が形成される箇所と、前記第２領域における前記単一モード光導波路上のリッジとを同じエッチングプロセスで同時に形成する、請求項１０から１３の何れか一つに記載の集積型光回路素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積型光回路素子及びその製造方法に関し、特に、複数の光回路素子の間の光学的結合方法に関する。より具体的には、本発明は、ニアフィールドの異なる半導体レーザ部と光導波路部とが集積化された集積型光回路素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来、ニアフィールドの異なる半導体レーザ素子（「半導体レーザ部」とも称する）と光導波路素子（「光導波路部」とも称する）とが集積化された集積型光回路素子の製造にあたっては、半導体レーザ素子と光導波路素子とを別個に作製した後でこれらを組み合わせるハイブリッド方式が、一般に用いられている。しかし、実際には、位置合わせ精度が厳しいために、ハイブリッド方式の産業上の利用が困難である。
【０００３】
この困難さを解消するために、同一基板上に半導体レーザ素子と光導波路素子とを一体集積化する方法が提案されている。
【０００４】
例えば、特開昭６３−１８２８８２号公報には、図１４に模式的に示すように、ＩｎＰ基板１の上に活性層２及びクラッド層３を堆積した後に、それら活性層２及びクラッド層３の一部をエッチングによって除去し、この除去部分にバッファ層５、光導波層６、及び保護層７を堆積して光導波路部が形成された構造が開示されている。また、活性層２及びクラッド層３の残存部には電極８が形成されて、半導体レーザ部として機能する。
【０００５】
一方、ＩＥＥＥ  ＰＨＯＴＯＮＩＣＳ  ＴＥＣＨＮＯＬＯＧＹ  ＬＥＴＴＥＲＳの第２巻第２号の第８８頁（１９９０年２月）では、図１５に模式的に示すように、半導体レーザ部１３と光導波路部１１との間に、光分布が段階的に変化するテーパ部１２を設けて、半導体レーザ部１３と光導波路部１１とを一体集積化する構成が提案されている。
【０００６】
【発明が解決しようとする線題】
しかし、図１４の構成では、活性層２と光導波層６との間の領域９において、上下方向に光を閉じ込める構造が存在しない。このため、この領域９で光導波層６に向かわない光の放射が発生して、光導波層６への結合効率が劣化する。
【０００７】
さらに、活性層２と光導波層６とを別個の成長プロセスで形成するために、結晶成長技術の制御性の範囲内で活性層２と光導波層６との高さを一致させることが困難である。例えば、通常の有機金属気相成長（ＭＯＣＶＤ）技術を用いて光導波層６を形成する場合、その層厚および高さ方向の形成位置は、一般に設定値より約５〜１０％ずれる。一般に光導波層は、外部要素（例えば光ファイバ）との接続を考慮して、その厚さが数μｍ程度になるように形成されることが望ましい。このとき、光導波層の下部に設けられるバッファ層の厚さも、一般に数μｍになる。このような場合には、高さ方向に約０．１〜０．５μｍの位置ずれが発生するとともに、活性層２と光導波層６との間の領域９の厚さが数μｍに達するので、モード不一致以外の原因に起因する結合損失は、約１ｄＢになる。特に、半導体レーザのように小さい光分布幅を有する光素子の場合には、上記のような位置ずれや、光閉じ込め構造の無い領域での光放射が、顕著に生じる。
【０００８】
一方、図１５に示す例では、半導体レーザ部１３と光導波路部１１とが、段階的に変化する光分布を有するテーパ部１２により接続されるため、両者の間での光放射はほとんどなく、高効率の光結合が予測される。しかし、テーパ部１２を形成するためには複数回の（図示される構成では３回以上の）エッチングプロセス及び再成長プロセスを実施する必要があり、作製プロセスの煩雑さや、再成長プロセスに伴うテーパ部１２及び光導波路部１１の結晶性の品質低下などにより、予測通りの動作特性を得ることが困難である。そのために、図１５の構成が現在までに産業上で実用された例は、報告されていない。
【０００９】
また、図１５の構造では、光導波路部１１の光導波層と半導体レーザ部１３の活性層とが同一の材料で形成されているため、光導波路部１１でフリーキャリア損失に起因する導波損失が発生して、光導波路部１１の良好な特性が望めない。
【００１０】
本発明は、上記の課題に鑑みてなされたものであって、その目的は、（１）半導体レーザや光導波路などの複数の光素子部が同一の結晶成長プロセスで作製され、光素子部の間にそれらの間の光結合を妨げる層が存在しない構成を有する集積型光回路素子を提供すること、及び（２）そのような集積型光回路素子の製造方法を提供すること、である。
【００１１】
【課題を解決するための手段】
本発明の集積型光回路素子は、層厚方向に積層された第１及び第２の素子領域を含む第１の光素子部と、該第１の光素子部から離れた位置に形成された第２の光素子部と、該第１の光素子部と該第２の光素子部との間に位置する、光の伝搬方向に形成された埋め込み部を有する多モード干渉領域と、を備えており、該第１の光素子部と該第２の光素子部とが該多モード干渉領域を介して光学的に結合されていて、そのことによって、上記の目的が達成される。
【００１２】
前記多モード干渉領域の前記埋め込み部は、前記第１の光素子部より出射した光が、該第１の光素子部からの出射時における光分布形状を保ったまま平行移動して前記第２の光素子部に到達する長さに設定され得る。
【００１３】
前記多モード干渉領域の前記埋め込み部の光の伝搬方向に垂直な方向の幅は、連続的或いは段階的に変化し得る。
【００１４】
前記第１の光素子部と前記多モード干渉領域の間に、薄い境界層が形成されていても良い。
【００１５】
本発明の他の集積型光回路素子は、層厚方向に積層された、お互いに異なる光分布幅を有する第１及び第２の素子領域を含む第１の光素子部と、該第１の光素子部から出射した光の伝搬方向に形成された、該層厚方向と該層厚方向に垂直な面内方向との各々に多モード導波構造を持った埋め込み部を有する多モード干渉領域と、該第１の光素子部から該多モード干渉領域を介して離れた位置に形成された第２の光素子部と、を備えており、該第１の光素子部から出射した該光が、該多モード干渉領域を該第２の光素子部まで伝搬することにより、該第１の光素子部と該第２の光素子部とが光学的に結合されていて、そのことによって、前述の目的が達成される。
【００１６】
上記の集積型光回路素子の構成において、前記第２の光素子部は、前記第１の光素子部と前記多モード干渉領域の前記埋め込み部とに対して一直線上に並ぶメサ構造を有していても良い。
【００１７】
また、前記多モード干渉領域の前記埋め込み部は、２つ以上のサブ領域が積層されて構成されていても良い。
【００１８】
本発明の集積型光回路素子の製造方法は、層厚方向に積層される第１及び第２の素子領域を有する第１の光素子部と、該第１の光素子部から離れた位置に配置される第２の光素子部とを、同時に形成するステップと、該第１の光素子部と該第２の光素子部との間の領域をエッチングしてエッチング溝を形成する第１のエッチングステップと、該エッチング溝の中に多モード干渉領域の埋め込み部を形成する埋め込みステップと、を包含しており、そのことによって、前述の目的が達成される。
【００１９】
ある実施形態では、前記第１のエッチングステップでは、前記多モード干渉領域の形成箇所の全てがエッチングされて前記エッチング溝が形成され、前記埋め込みステップは、該エッチング溝の全体を前記多モード干渉領域の前記埋め込み部の構成材料によって埋め込み、第１の埋め込み層を形成する工程と、該第１の埋め込み層の所定箇所をエッチングで除去し、該多モード干渉領域の該埋め込み部に相当する箇所を残存させる第２のエッチングステップと、残存した該多モード干渉領域の該埋め込み部の側部を覆うように、薄膜或いは第２の埋め込み層を形成するステップと、を更に含む。
【００２０】
ある実施形態では、前記第１のエッチングステップにおいて、前記第２の光素子部における横方向閉じ込めのためのメサ構造を同時に形成する。
【００２１】
本発明の集積型光回路素子の他の製造方法は、埋め込み部を有する多モード干渉領域を形成するステップと、該多モード干渉領域の周辺の所定の領域をエッチングして、少なくとも２つの除去領域を、該多モード干渉領域の該埋め込み部を間に挟んだ位置に形成するステップと、該少なくとも２つの除去領域の一方に、第１及び第２の素子領域が層厚方向に積層された第１の光素子部を、他方に第２の光素子部を、同時に形成するステップと、を包含しており、そのことによって、前述の目的が達成される。
【００２２】
ある実施形態では、前記多モード干渉領域の形成のためのエッチングステップと、前記第２の光素子部における横方向閉じ込めのためのメサ構造を形成するためのエッチングステップとを、同時に実施する。
【００２３】
上記の製造方法において、前記第１の光素子部の上部電極の形成穴と前記第２の光素子部のリッジとを、同じエッチングプロセスで同時に形成しても良い。
【００２４】
上記のような特徴を有する本発明の集積型光回路素子では、半導体基板の上に、光導波層及び半導体レーザ部の活性層を順次積層し、その後に、その一部をエッチングによって光導波層及び活性層より下のレベルまで除去する。次に、除去された領域に、縦方向にマルチモード導波路となるような屈折率を有する層として、多モード干渉領域の埋め込み部を埋め込む。この埋め込み部は、狭義の多モード干渉領域ということになる。
【００２５】
多モード干渉領域（より厳密にはその埋め込み部）は、半導体レーザ部から出射した光を、半導体レーザ部から離れた光導波路部へ導くように作用し、これによって、高効率結合の集積型光回路素子が得られる。また、半導体レーザ部と光導波路部の光導波層とは縦方向（層厚方向）に分離されているので、光導波路部をノンドープで作製することができて、光吸収の少ない光導波路部を実現できる。
【００２６】
多モード干渉領城の長さを最適化すれば、層厚方向に異なる光分布幅を有する光素子の間の結合効率を、更に向上させることができる。
【００２７】
光素子部として半導体レーザ素子（半導体レーザ部）及び光導波路素子（光導波路部）を用いる場合には、それらの間で光分布幅が大きく異なるので、本発明の効果がより顕著に得られる。
【００２８】
更に、光バッファ層を用いて多モード干渉領域を多段にすれば、更なる高効率結合が実現される。
【００２９】
多モード干渉領域の埋め込み部の幅を連続的或いは段階的に変化させれば、横方向に光分布幅が異なる光素子間の光結合を、更に効率良く行うことができる。また、幅が狭い領域ほど、横方向の光分布幅の変化の割合を小さくすることによって、更に大きな効果が得られる。
【００３０】
さらに、層厚方向及び横方向の双方に多モード導波路として機能する多モード干渉領域を設ければ、多モード干渉領域の作製精度に影響されない光結合効率を得ることができる。また、上記の双方向の多モード干渉領域を、それぞれ光バッファ層を用いて多段にすれば、作製精度に影響されずに高効率化を実現することができる。
【００３１】
光素子部として半導体レーザ素子（半導体レーザ部）を用いる場合、多モード干渉領域への電流注入を防ぐために半導体レーザ素子（半導体レーザ部）と多モード干渉領域との間に絶縁層を設けることにより、低閾値動作を実現する集積型光回路素子が得られる。
【００３２】
さらに、本発明においては、全ての光素子部が同一プロセスにて作製されるので、光素子間の位置決めが簡単に行われ、且つ高さのずれが生じず、結合効率がプロセス精度に応じて劣化しない。
【００３３】
本発明の集積型光回路素子の作製においては、半導体レーザ部の下部電極の形成と光導波路部のリッジの形成とが同一のプロセスで実施され得て、製造工程が簡素化される。また、光導波路部における横方向の光閉じ込めのためのメサ側部の埋め込みと多モード干渉領域の埋め込みとが同一のプロセスで実施され得て、このことによっても製造工程が簡素化される。
【００３４】
また、多モード干渉領域を、穴部の内部への埋め込みではなく溝部への埋め込み工程によって形成すれば、平坦性が高い多モード干渉領域が得られて、その特性が向上する。
【００３５】
更に望ましくは、多モード干渉領域を形成する層を平坦な基板の上に積層し、その一部を多モード干渉領域として機能させるために残存させる一方で残り部分をエッチングによって除去し、その後に複数の光素子を形成すれば、ほぼ平坦な上面及び下面を有する多モード干渉領域が形成される。
【００３６】
多モード干渉領域の構成材料（例えばＧａＡｌＡｓ）において、アルミニウムの混晶比を０．３以下にすれば、マスク上へのアルミニウムの析出を生じさせることなく、良好な選択的な埋め込みが達成されて、多モード干渉領域として良好に機能させることができる。
【００３７】
【発明の実施の形態】
（第１の実施形態）
本発明の集積型光回路素子の第１の実施形態を、図１を参照して詳細に説明する。具体的には、本実施形態の集積型光変換素子は、ＡｌＧａＡｓ系半導体レーザ素子を含み、その出射モードを変換するモード変換型レーザ素子である。以下では、まず作製方法を説明した後に、その機能を説明する。
【００３８】
具体的には、まずｎ型のＧａＡｓ基板１００の上に通常のＭＯＣＶＤ法を用いて、光導波路を形成するため、ｎ型Ａｌ0.22Ｇａ0.78Ａｓ第１光ガイド層１０１、厚さ２μｍのｎ型Ａｌ0.20Ｇａ0.80Ａｓ光導波層１０２、ｎ型Ａｌ0.22Ｇａ0.78Ａｓ第２光ガイド層１０３、ｎ型Ａｌ0.8Ｇａ0.2Ａｓエッチング停止層１０４、及びｎ型Ａｌ0.22Ｇａ0.78Ａｓ第３光ガイド層１０５を、順次積層する。これによって、半導体レーザ部１０及び光導波路部３０の双方に、光導波路が形成される。
【００３９】
更にその上に、半導体レーザ素子の発光部を形成するため、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ第１クラッド層１０７、厚さ０．１μｍのｉ型ＧａＡｓ活性層１０８、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ第２クラッド層１０９、ｐ型ＧａＡｓエッチング停止層１１０、及びｐ型第３クラッド層１１１を、順次積層する。この結果、半導体レーザ部１０には、主として光導波作用を奏する第１の素子領域３１０と、主として発光作用を有する第２の素子領域３２０とが、層厚方向に積層された状態で含まれることになる。
【００４０】
各層の厚さは素子設計において変更可能であるが、本実施形態の構成は、光導波層１０２の中心がＧａＡｓ基板１００の上面から１．４５μｍの距離、及び半導体レーザ部１０の活性層１０８がＧａＡｓ基板１００の上面から３．５５μｍの距離に、それぞれ位置するように設計されている。
【００４１】
次に、多モード干渉領域２０、具体的にはその埋め込み部１１４の作製方法について、説明する。多モード干渉領域２０の埋め込み部１１４は、狭義の多モード干渉領域ということになり、半導体レーザ部１０と光導波路部３０との間に形成された幅２μｍ及び長さ６７０μｍの多モード導波路１１４である。
【００４２】
まず、埋め込み部１１４の形成領域以外において、上記のプロセスで形成された層１０１〜１１１を含む多層構造の表面に、ＳｉＯ2膜（不図示）をパターニングする。次に、ＳｉＯ2膜の形成されない部分において、反応性イオンビームエッチング（ＲＩＢＥ）を用いて深さ５μｍの垂直エッチングを行う。この垂直エッチングは、エッチング時間の制御によって、ｎ型ＧａＡｓ基板１００に達するまで行われるが、より望ましくは、エッチング中に残存膜厚をモニタする。
【００４３】
その後に、２回目のＭＯＣＶＤ成長を行い、多モード干渉領域２０にＡｌＧａＡｓで埋め込み部１１４を形成する。このとき、図２に示すように、埋め込み部１１４の最下部における厚さ０．２５μｍの部分と最上部における厚さ０．２５μｍの部分をＡｌ0.20Ｇａ0.80Ａｓ層２１及び２３でそれぞれ埋め込み、残りの厚さ４．５μｍの部分をＡｌ0.195Ｇａ0.805Ａｓ層２２で埋め込む。これにより、埋め込み部１１４は、横方向には幅２μｍのシングルモード導波路として機能し、縦方向には厚さ４．５μｍの多モード導波路として機能する。また、埋め込み部１１４を埋め込む材料におけるアルミニウムの混晶比を０．３以下にすれば、ＳｉＯ2マスクの上への結晶の析出がほとんど発生しない。
【００４４】
作製された埋め込み部１１４は、その高さ方向の中心線を、活性層１０８と光導波層１０２とのほば中間に位置させる。
【００４５】
次に、引き続いて行われる半導体レーザ部１０及び光導波路部３０の作製プロセスについて、説明する。
【００４６】
まず、先に形成したＳｉＯ2マスクをバッファードフッ酸を用いて除去し、その後に、光導波路部３０のみを選択的にエッチングするために、新たなＳｉＯ2マスク（不図示）をパターニングする。このマスクを用いて、光導波路部３０において、硫酸系のエッチャントによって第１クラッド層１０７の途中まで平坦にエッチングし、その後にフッ酸系のエッチャントで第３光ガイド層１０５の直上までエッチングする。次に、半導体レーザ部１０と多モード干渉領域２０との延長線方向に幅２μｍのリッジ１３１を、適切なマスクパターンを使用したアンモニア系のエッチャントによるエッチングによって形成する。このエッチングは、エッチング停止層１０４で自動的に停止する。更に、半導体レーザ部１０に幅２μｍのリッジ１１１を形成するために、新たなマスクパターンを使用したフッ酸系のエッチャントによるエッチングを行って、エッチング停止層１１０までエッチングする。これらの一連のエッチングプロセスによって、半導体レーザ部１０のリッジ１１１と光導波路部３０のリッジ１３１とが、一直線上に形成される。この場合のリッジ１３１は、第３光ガイド層１０５から構成されている。
【００４７】
最後に、半導体レーザ部１０のリッジ１１１の上面と基板１００の裏面とに、上部電極１１２及び下部電極１１３をそれぞれ形成する。
【００４８】
上記の様にして形成される多モード干渉領域２０の埋め込み部１１４の設計方法について、以下に説明する。
【００４９】
簡単のためにレーザ光のＴＥモードのみを考えると、レーザの発振波長λ、埋め込み部１１４の厚さＷ及び屈折率ｎr、及び埋め込み部１１４の上下に位置する層の屈折率ｎcに対して、埋め込み部１１４の長さＬは、以下の式１、
【００５０】
【数１】
0003788699.tif 000002
【００５１】
で表される。
【００５２】
このとき、半導体レーザ部１０の活性層１０８と光導波路部３０の光導波層１０２とは、それらの間の間隙の中心線が、埋め込み部１１４の基板１００の表面からの高さ方向の中心線に一致するように、設置される。また、活性層１０８と光導波層１０２との間の間隔Ｔは、以下の式２、
【００５３】
【数２】
0003788699.tif 000003
【００５４】
で表されるように設計する。
【００５５】
このような構造にすることにより、多モード干渉領域２０（より正確にはその埋め込み部１１４）を伝搬する光は、以下に述べるように、半導体レーザ部１０から光導波路部３０へ平行移動する。
【００５６】
上記で説明した本実施形態の構成では、電極１１２及び１１３の間に電流注入することにより、半導体レーザ部１０がレーザ発振を起こす。このときの発振波長は、約８５０ｎｍである。半導体レーザ部１０の活性層１０８からの出射光は、多モード干渉領域２０に入射する。多モード干渉領域２０における伝搬時には、横モードはほぼ入射時の光分布を保つが、多モード干渉領域２０（より正確にはその埋め込み部１１４）が縦方向で多モード導波路構造を有していることから、縦方向には多モードとなる。
【００５７】
図２には、図１のＡ−Ａ’断面における光分布を、模式的に示している。なお、図２において、図１と同じ構成要素を同じ参照番号で示しており、それらの説明はここでは省略する。
【００５８】
半導体レーザ部１０より出射した縦方向の光分布は、全幅で約０．９μｍである。多モード干渉領域２０では、入射した光は多モード導波路の固有モードの和として与えられるが、個々の固有モードの伝搬速度に差が生じるため、ある距難の多モード干渉領域を形成しておくと、その距離に応じて入射光の分割や平行移動などが発生する。本実施形態における集積型光結合素子では、多モード干渉領域２０の長さＬを、式１より約６７０μｍに作製することにより、活性層１０８より出射した光の多モード干渉領域への入射時の光分布が、光導波層１０２まで維持される。従って、本実施形態の構成では、半導体レーザ部１０からの出射光の光分布がほぼそのまま光導波路部３０の光導波層１０２へ入射される。光導波路部３０においては、そこに形成されているリッジ１３１が光導波路部３０に屈折率分布を与え、その光導波特性を有利にする。
【００５９】
光導波路部３０における光分布は、全幅が２．８μｍになり、モード不一致による放射損失が存在する。また、光導波路部３０はキャリアドービングされていて光吸収があるが、これは、光導波路部３０の長さを十分に短くしておけば、問題ない程度に抑えられる。
【００６０】
上記のように本実施形態では、光導波路部３０の光導波層１０２と半導体レーザ部１０の光導波層１０２とを同一の結晶成長プロセスにより作製することで、双方の光導波層の間の位置ずれなどに起因する損失が無い、良好なモード変換レーザ素子が得られる。また、多モード干渉領域２０の埋め込み部１１４をアルミニウム混晶比が０．３以下であるＡｌＧａＡｓで形成することにより、マスクの上に結晶が析出することなく、良好な素子作製が実現される。
【００６１】
なお、上述のようなＡｌＧａＡｓ系材料に限らず、これ以外の半導体材料の使用も可能である。
【００６２】
（第２の実施形態）
本発明の集積型光回路素子の第２の実施形態を、図３を参照して詳細に説明する。具体的には、本実施形態の集積型光変換素子はモード変換型レーザ素子であって、さらに低損失での光結合を実現する光回路素子の集積化に適した構成を有している。
【００６３】
なお、図３において、図１と同じ構成要素は、同じ参照番号で示している。
【００６４】
まず、作製方法を説明すると、第１の実施形態においてと同様に、ＧａＡｓ基板１００の上に通常のＭＯＣＶＤ法を用いて、光導波路を形成するため、Ａｌ0.22Ｇａ0.78Ａｓ第１光ガイド層１０１、厚さ２μｍのＡｌ0.20Ｇａ0.80Ａｓ光導波層１０２、Ａｌ0.22Ｇａ0.78Ａｓ第２光ガイド層１０３、Ａｌ0.8Ｇａ0.2Ａｓエッチング停止層１０４、及びＡｌ0.22Ｇａ0.78Ａｓ第３光ガイド層１０５を、順次積層する。これらの層は、ノンドープ層として形成する。これによって、半導体レーザ部１０及び光導波路部３０の双方に、光導波路が形成される。
【００６５】
次に、ｎ型ＧａＡｓ電極層１０６を形成した後に、その上に、半導体レーザ素子の発光部を形成するため、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ第１クラッド層１０７、厚さ０．１μｍのｉ型ＧａＡｓ活性層１０８、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ第２クラッド層１０９、ｐ型ＧａＡｓエッチング停止層１１０、及びｐ型第３クラッド層１１１を、順次積層する。この結果、半導体レーザ部１０には、主として光導波作用を奏する第１の素子領域３１０と、主として発光作用を有する第２の素子領域３２０とが、層厚方向に積層された状態で含まれることになる。
【００６６】
次に、多モード干渉領域２０を、第１の実施形態と同じ作製方法で形成する（その説明は、ここでは省略する）。但し、本実施形態では、多モード干渉領域２０の長さを６５８μｍに設定する。
【００６７】
次に、引き続いて行われる半導体レーザ部１０及び光導波路部３０の作製プロセスを説明すると、新たなＳｉＯ2マスク（不図示）をパターニングし、このマスクを用いて、光導波路部３０において、硫酸系のエッチャントによって第１クラッド層１０７の途中までエッチングし、その後にフッ酸系のエッチャントによるエッチングを行う。このエッチングは、ｎ型ＧａＡｓ電極形成層１０６で自動的に停止する。このとき、適切なマスクパターンの使用によって、光導波路部３０のエッチングに加えて、半導体レーザ部１０の下部電極１１３の形成箇所にエッチング穴を同時に形成する。
【００６８】
その後に、第１の実施形態と同様のプロセスで、半導体レーザ部１０のリッジ１１１と光導波路部３０のリッジ１３１とを形成する。この場合のリッジ１３１は、電極形成層１０６及び第３光ガイド層１０５から構成されている。最後に、半導体レーザ部１０のリッジ１１１の上面と先のエッチングプロセスで形成された穴部とに、上部電極１１２及び下部電極１１３をそれぞれ形成する。
【００６９】
本実施形態の集積型光回路素子の機能を、以下に説明する。
【００７０】
本素子では、半導体レーザ部１０及び光導波路部３０の屈折率や寸法などは、第１の実施形態と同様である。本実施形態の構成では、電極形成層１０６より電流を注入できるので、電流損失を少なくしてレーザ発振を行うことができる。半導体レーザ部１０からの出射光は多モード干渉領域２０に入射し、光導波路部３０に至る。
【００７１】
多モード干渉領域２０は、第１の実施形態と同様に、半導体レーザ部１０との界面から６７０μｍの位置で、レーザ出射端面においてと同一の光分布を再現するが、本実施形態では、多モード干渉領城２０の長さ（Ｌ＝６５８μｍ）を上記の値に一致させていない。この点を図４（ａ）及び（ｂ）を参照して更に説明する。図４（ａ）は、先述の第１の実施形態の素子構成を示し、図４（ｂ）は、本実施形態の素子構成を示す。但し、個々の層の参照番号は省略している。
【００７２】
図４（ａ）に示す第１の実施形態の構成では、多モード干渉領城２０の長さを、多モード干渉領城２０と光導波路部３０との界面で、半導体レーザ部１０の活性層１０８の出射端面と同一光分布が得られる長さに一致させている。これに対して、図４（ｂ）に示す本実施形態の構成では、そのような長さに設定する代わりに、多モード干渉領城２０と光導波路部３０との間の結合効率が最大になるような長さに設定している。これにより、図４（ｂ）に示すように、多モード干渉領城２０と光導波路部３０との界面での光分布の縦方向の幅が、光導波路部３０の光導波層１０２における光分布の縦方向の幅に一致させられる。この結果、モード不一致による放射モードの低減が、実現される。
【００７３】
本願発明者らは、多モード干渉領域２０の長さＬを様々に変化させた幾つかの素子を作製して、多モード干渉領城２０と光導波路部３０との間の結合効率を測定した。図５には、その測定結果を示す。これより、０．６０以上の結合効率を得るためには、多モード干渉領域２０の長さＬは約６５１〜６６３μｍの範囲にその最適値がある。このことは、半導体レーザ部１０と光導波路部３０との間で縦方向に光分布の幅が異なることによって初めて有効となる方法であり、本発明だけの独特の効果である。
【００７４】
更に、本実施形態の素子では、光導波路部３０をノンドープとすることにより、光導波路部３０での光吸収を無くすことができる。
【００７５】
また、電極形成層１０６を設けることにより、電極１１３から活性層１０８までの距離が短くなり、電流損失を小さくすることができる。この電極形成層１０６は、光導波路部３０のリッジ１３１の上面まで延びているが、光導波層１０２を伝搬する光はこの電極形成層１０６にまで広がらないので、大きな損失を引き引き起こすことはない。
【００７６】
以上に説明したように、本実施形態の集積型光回路素子では、多モード干渉領域２０の長さを実際の光分布と光導波層１０２の固有モードとの関係を考慮して調節することで、放射モードを抑制した良好な光結合が実現される。また、光導波路部３０をノンドープとすることで、光導波路部３０での光吸収を無くして、その長さを長くすることができる。これによって、光導波路部３０にＹ分岐光回路などを作製することが可能になる。
【００７７】
（第３の実施形態）
本発明の集積型光回路素子の第３の実施形態を、図６を参照して詳細に説明する。具体的には、本実施形態の集積型光変換素子はモード変換型レーザ素子であって、第１及び第２の実施形態における縦方向の光分布変換に加えて、横方向での光分布変換も実現する構成を有している。
【００７８】
図６において、図３と同じ構成要素は同じ参照番号で示しており、それらの詳細な説明はここでは省略する。なお、本実施形態の素子の製造プロセスは、基本的に第２の実施形態におけるプロセスと同様である。
【００７９】
本実施形態の構成では、多モード干渉領域２０は、深さ４．７５μｍ及び長さ２００μｍとし、その埋め込み部１１４の幅は、半導体レーザ部１０に近い端面で２μｍ、光導波路部３０に近い端面で０．５μｍとして、その間で連続的に変化させる。
【００８０】
また、図６に示すように、半導体レーザ部１０と多モード干渉領域２０との境界部分に、薄い境界層１１６を、発振レーザ光の進行方向に対して垂直方向に形成する。この薄い境界層１１６の形成は、多モード干渉領域２０の埋め込み部１１４の形成のためのエッチング及び埋め込みプロセスにて、同時に行われる。
【００８１】
具体的には、このエッチングでは、ｎ型第１光ガイド層１０１が０．２５μｍの厚さだけ残るように行う。その後に、２回目のＭＯＣＶＤ工程によって、薄い境界層１１６と多モード干渉領域２０の埋め込み部１１４の全体とを、ｉ型Ａｌ0.15Ｇａ0.85Ａｓで埋め込む。第１及び第２の実施形態では、多モード干渉領域２０の埋め込み部１１４の最下部及び最上部の厚さ０．２５μｍの部分をＡｌ0.20Ｇａ0.80Ａｓで埋め込んでいるが、本実施形態では、上記のようにＡｌ0.15Ｇａ0.85Ａｓで全体を一様に埋め込む。
【００８２】
光導波路部３０のリッジ１３１の幅は、第１及び第２の実施形態では２μｍであったが、この実施形態では４μｍにする。第３光ガイド層１０５の厚さは、幅４μｍでシングルモード導波路になるように設定する。本実施形態の場合、多モード干渉領域２０の埋め込み部１１４は非対称閉じ込め構造となるために、埋め込み部１１４の長さＬ、及び活性層１０８と光導波層１０２との間隔Ｔは、先述の式１及び式２で表されない。本願出願人らは、式１及び式２に基づく計算機シミュレーションなどによって最適構造を検討した上で、その有効性を実際の素子作製によって確認した。
【００８３】
本実施形態の集積型光回路素子の機能について説明する。
【００８４】
半導体レーザ部１０から出射した光は、多モード干渉領域２０に入射する。多モード干渉領域２０では、その下側のみにアルミニウム混晶比が０．２０の光ガイド層１０１が形成されており、上側には特別な層が形成されずに空気に直接に接触している。従って、縦方向の屈折率分布が非対称である多モード導波構造が得られる。多モード干渉領域２０の長さを最適に設計すれば、第１及び第２の実施形態と同様に、縦方向に光分布が平行移動して、半導体レーザ部１０から出射した光が光導波路部３０の光導波層１０２へ導かれる。一方、横方向の光分布は、多モード干渉領域２０の埋め込み部１１４の幅が連続的に狭くなるに応じて光が埋め込み部１１４の外側へはみ出し、多モード干渉領域２０の終端では光分布の全幅が５．５μｍまで広がって、光導波路部３０における横方向の光分布と一致する。
【００８５】
薄い境界層１１６は、充分に薄く形成しているため、横方向の光の広がりには寄与しないが、電極１１２から注入された電流が、多モード干渉領域２０の埋め込み部１１４の端部から、活性層１０８並びに第１及び第２クラッド層１０７及び１０９を経て半導体レーザ部１０から漏れ出ることを防止する電気的絶緑層としての機能を有する。薄い境界層１１６は、光の広がりに影響なく且つ電流阻止を行うことができる厚さであれば、薄いほど良い。典型的には０．１〜１０μｍに設定され、好ましくは５μｍ以下であり、より好ましくは２μｍ以下である。
【００８６】
本実施形態の素子では、マスクパターンの変化のみで、横方向の光結合が高効率で実現できる。なお、以上の説明では、多モード干渉領域２０の埋め込み部１１４の幅をレーザ光の進行方向に連続的に小さくなるよう変化させているが、段階的に変化させても、同様の効果が得られる。また、その変化は、直線状であっても曲線状であってもよい。また、多モード干渉領域２０の埋め込み部１１４の厚さをレーザ光の進行方向に連続的或いは段階的に広くすることによっても、上記と同様の効果が得られる。
【００８７】
また、半導体レーザ部１０と多モード干渉領域２０との間にｉ型の薄い境界層１１６を形成することにより、効率的な電流注入が実現されて、レーザの発振閾値の低下が実現される。
【００８８】
（第４の実施形態）
本発明の集積型光回路素子の第４の実施形態を、図７を参照して詳細に説明する。
【００８９】
図７において、図３と同じ構成要素は同じ参照番号で示しており、それらの詳細な説明はここでは省略する。なお、本実施形態の素子の製造プロセスは、基本的に第２の実施形態におけるプロセスと同様である。但し、本実施形態の構成では、多モード干渉領域２０の埋め込み部１１４の幅を、１５μｍと大きく形成する。また、半導体レーザ部１０のリッジ１１１の中心線と光導波路部３０のリッジ１３１の中心線とを幅方向に６．３μｍずれて設けて、多モード干渉領域２０の埋め込み部１１４の横方向の中心に対して線対称に位置するように設計されている。
【００９０】
本実施形態の集積型光回路素子の機能について説明する。
【００９１】
第１〜第３の実施形態では、多モード干渉領域２０の埋め込み部１１４の幅が０．５〜２μｍと狭いため、図８に模式的に示すように、多モード干渉領域２０の表面において、埋め込み部１１４と非埋め込み部との境界に凹状又は凸状の形状が生じて、平坦にならないことがある。このような場合には、多モード干渉領域２０の埋め込み部１１４での固有モードの分布に若干の変化が生じて、結合効率に劣化が生じる。これに対して本実施形態の構成では、縦及び横方向に広がった埋め込み部１１４を設けることによって、実効的に光の分布する領域は平坦な埋め込みがなされる。
【００９２】
図９は、本実施形態の構成における多モード干渉領域２０（より厳密にはその埋め込み部１１４）の内部での光分布を、上面から示したものでる。
【００９３】
光は、半導体レーザ部１０から出射した直後、或いは光導波路部３０へ入射する直前に、半導体レーザ部１０と多モード干渉領域２０との間の境界領域、及び多モード干渉領域２０と光導波路部３０との間の境界領域に存在する、平坦に埋め込まれていない領域３１を通過する。しかし、この領域３１の距離が短いので、光分布は影響されない。また、図８の場合と比較して、多モード干渉領域２０の光は、平坦に埋め込まれていない領域３１の直下には分布せず、平坦に埋め込まれた領域３２のみに分布するので、光分布に対する好ましくない影響は発生しない。
【００９４】
このように、本実施形態では、多モード干渉領域２０の埋め込み部１１４の形成のための結晶成長時に埋め込み部１１４の上面が平坦化しない間題を回避して、その点に起因していた結合効率の低下を防ぐとともに、埋め込み部１１４の平坦化のためのプロセスを省略することができる。
【００９５】
なお、上記の説明では、半導体レーザ部１０と光導波路部３０とで横方向の光分布の幅がほば等しいが、この幅が等しくなくても、多モード干渉領域２０の長さを最適に設定することにより、良好な光結合が実現される。
【００９６】
（第５の実施形態）
本発明の集積型光回路素子の第５の実施形態を、図１０を参照して詳細に説明する。具体的には、本実施形態の集積型光変換素子は、モード変換型レーザ素子である。
【００９７】
なお、図１０において、これまでの実施形態においてと同じ構成要素は、同じ参照番号で示している。
【００９８】
まず、作製方法を説明すると、第１の実施形態においてと同様に、ＧａＡｓ基板１００の上に通常のＭＯＣＶＤ法を用いて、光導波路を形成するため、Ａｌ0.22Ｇａ0.78Ａｓ第１光ガイド層１０１、厚さ２μｍのＡｌ0.20Ｇａ0.80Ａｓ光導波層１０２、及びＡｌ0.22Ｇａ0.78Ａｓ第２光ガイド層１０３を、順次積層する。これらの層は、ノンドープ層として形成する。これによって、半導体レーザ部１０及び光導波路部３０の双方に、光導波路が形成される。
【００９９】
次に、ｎ型ＧａＡｓ電極層１０６を形成した後に、その上に、半導体レーザ素子の発光部を形成するため、ｎ型Ａｌ0.7Ｇａ0.3Ａｓ第１クラッド層１０７、厚さ０．１μｍのｉ型ＧａＡｓ活性層１０８、ｐ型Ａｌ0.7Ｇａ0.3Ａｓ第２クラッド層１０９、ｐ型ＧａＡｓエッチング停止層１１０、及びｐ型第３クラッド層１１１を、順次積層する。この結果、半導体レーザ部１０には、主として光導波作用を奏する第１の素子領域３１０と、主として発光作用を有する第２の素子領域３２０とが、層厚方向に積層された状態で含まれることになる。
【０１００】
次に、多モード干渉領域２０を形成するためのＲＩＢＥエッチングを行うが、このときのエッチングマスクパターンは、光導波路部３０の両端部１２１もエッチングして、その後の工程で半導体レーザ部１０のリッジ１１１及び多モード干渉領域２０の埋め込み部１１４と一直線上に並ぶメサ構造が形成されるように、設定する。また、好ましくは、第２の実施形態と同様に、半導体レーザ部１０に下部電極１１３を形成するためのエッチング穴を、更に同時に形成する。
【０１０１】
ＲＩＢＥエッチングは、第１の実施形態と同様にＧａＡｓ基板１００に達するまで行う。その後に、得られたエッチング溝をＡｌＧａＡｓで埋め込んで、埋め込み部１１４を形成する。なお、埋め込み部１１４のうちで、最下部及び最上部のそれぞれ厚さ０．２５μｍの部分ではＡｌＧａＡｓのＡｌ混晶比を０．２９とし、残りの部分では、ＡｌＧａＡｓのＡｌ混晶比を０．２４とする。光導波路部３０のメサ構造の端部１２１も、埋め込み部１１４と同じ上記のプロセスで埋め込まれる。
【０１０２】
多モード干渉領域２０の埋め込み部１１４は、図１０に示すように、その幅が連続的に変化するように設定し、且つ特に幅が狭い領域で、その幅の変化が緩やかになるようにした。これにより、埋め込み部１１４の幅が直線的に変化する場合に比べて、多モード干渉領域２０の長さが同一であってもモード変換効率が向上する。
【０１０３】
多モード干渉領域２０の埋め込み部１１４のＡｌ混晶比が、光導波層１０２のＡｌ混晶比よりも高く設定されている。このため、横方向の光閉じ込めがアンチガイドになって、この領城での漏れ光波による損失が存在するが、この損失量は０．１ｄＢ／１００μｍ程度であり、問題とはならない。なお、光導波路部３０では、縦及び横の両方向ともにガイド構造となって、シングルモード導波路が形成される。
【０１０４】
この様に本実施形態では、半導体レーザ部１０から光導波路部３０への高効率な光結合が達成されると共に、光導波路部３０でのリッジ形成が不要な素子が実現される。また、光導波路部３０の長さが十分に短い場合には、多モード干渉領域２０の埋め込み部１１４のＡｌ混晶比を光導波層１０２のＡｌ混晶比よりも低く設定することによって、光導波路部３０をアンチカイドとして用いることも可能である。この場合にも、漏れ光波による導波損失は０．１ｄＢ／１００μｍ程度であり、問題とはならない。
【０１０５】
また、多モード干渉領域２０の埋め込み部１１４と光導波路部３０におけるメサ構造の両端部１２１とを、お互いに異なるＡｌ混晶比を有する半導体材料で埋め込めば、多モード干渉領域２０及び光導波路領域３０の何れにおいてもガイド構造を実現することが可能になって、低損失で且つ他の光素子と一体集積可能な集積型半導体レーザ素子が得られる。本発明は、横方向の光閉じ込め方法に限定されるものではなく、このような構造も本発明の範疇である。
【０１０６】
（第６の実施形態）
以下に、本発明の集積型光回路素子の第６の実施形態を説明する。具体的には、本実施形態の集積型光変換素子は、モード変換型レーザ素子である。
【０１０７】
図１１（ａ）は、本実施形態の集積型光回路素子の、多モード干渉領域２０の埋め込み部１１４を通る断面（図１の線Ａ−Ａ’に相当する）での断面図である。本実施形態の素子は、従来技術によるプロセスや本発明の第１〜第５の実施形態にて説明したプロセスを用いて形成することができる。但し、本実施形態では、半導体レーザ部１０と光導波路部３０との中間に、更に光バッファ部４０を設けている。光バッファ部４０と半導体レーザ部１０との間、及び光バッファ部４０と光導波路部３０との間は、それぞれ多モード干渉領域２０１及び２０２で接続される。多モード干渉領域２０１及び２０２を用いた接続では、従来の様な導波層間の位置ずれや不要層の存在がなく、多段接続による結合効率の劣化が生じない。
【０１０８】
本実施形態の構成の効果について説明する。
【０１０９】
半導体レーザ部１０及び光導波路部３０における光分布幅をそれぞれｗ1及びｗ3とすると、光バツファ部４０が設けられていない場合の結合効率η1は、ほぼ以下の式３、
【０１１０】
【数３】
0003788699.tif 000004
【０１１１】
で表される。
【０１１２】
これに対して、本実施形態のように光バッファ部４０が設けられている場合の結合効率η2は、光バッファ部４０における光分布幅をｗ2とすると、以下の式４、
【０１１３】
【数４】
0003788699.tif 000005
【０１１４】
で表される。
【０１１５】
これより、半導体レーザ部１０と光導波路部３０との光分布幅が大きく異なるとき（ｗ3≫ｗ1）には、ｗ2の値を以下の式５、
【０１１６】
【数５】
0003788699.tif 000006
【０１１７】
に従って設定することによって、式４で表される本実施形態での結合効率η2を、式３で表される光バッファ層４０が設けられていない場合の結合効率η1の約２倍にまで向上させることができる。
【０１１８】
本実施形態のように光バッファ部４０を設けることで、第１の実施形態と同一の光分布幅を持つ半導体レーザ部１０及び光導波路部３０を有する構成において、結合効率が光バッファ部４０を有さない場合の約１．４倍に向上した。これにより、光導波路部３０を半導体レーザ部１０と同一プロセスで形成することができ、再成長による結晶品質の低下を招くことなく、良好な光結合が実現される。この多段接続の効果はテーパ接続によって得られるものであり、従来技術においてよりも信頼性の高い集積型光回路素子が実現される。
【０１１９】
図１１（ｂ）は、本実施形態の改変された素子構成であり、２つの多モード干渉領域２０１及び２０２が同一の深さで作製されている。この場合にも、２つの多モード干渉領域２０１及び２０２の長さを最適化することによって、上記と同様の効果が得られる。なお、図１１（ｂ）の構成では、２つの多モード干渉領域２０１及び２０２のエッチングプロセス及び埋め込みプロセスを同時に行えるという利点がある。
【０１２０】
なお、上記では、半導体レーザ部１０と光導波路部３０との間を光バッファ部４０を用いて多段接続する構成を説明しているが、本実施形態の構成の適用は上記に限られるものではない。例えば、厚さの異なる光導波路間の結合に対しても適用可能であって、そのような構造も本発明に含まれる。
【０１２１】
（第７の実施形態）
本発明の実施形態を、以下に説明する。具体的には、本実施形態は、先に説明した第１の実施形態における集積型光変換素子の異なる製造方法を説明するものであり、得られる素子は第１の実施形態における場合よりも向上した特性を有している。
【０１２２】
なお、以下の説明で、これまでの実施形態においてと同じ構成要素は、同じ参照番号で示している。
【０１２３】
まず、作製方法を説明すると、第１の実施形態においてと同様に、ＧａＡｓ基板１００の上に通常のＭＯＣＶＤ法を用いて、光導波路を形成する層１０１〜１０５を順次積層する。これによって、半導体レーザ部１０及び光導波路部３０の双方に、光導波路が形成される。次に、上記で得られた積層構造の上に、半導体レーザ素子の発光部を形成する層１０７〜１１１を順次積層する。
【０１２４】
続いて、図１２Ａに示すようにＳｉＯ2マスク１１７を層１１１の上にパターニングし、これを用いて多モード干渉領域２０を形成するためのＲＩＢＥエッチングを、ＧａＡｓ基板１００に達するまで行う。ＲＩＢＥエッチングの後に、更にウェットエッチングなどを行うことによって、ＲＩＢＥエッチングで得られたエッチング溝の底面を更に平坦化しても良い。その後に、ＭＯＣＶＤによる選択成長を行って、ＲＩＢＥエッチングで得られたエッチング溝に、多モード干渉領域２０の埋め込み部１１４（図１２Ｂ参照）を形成することになる３層のＡｌＧａＡｓ成長層を埋め込む（但し、図１２Ｂでは層を区別して図示していない）。埋め込み部１１４を構成する３つのＡｌＧａＡｓ層のそれぞれの厚さ及び組成は、第１の実施形態と同じにする。
【０１２５】
更に、図１２Ｂを参照すると、埋め込まれたＡｌＧａＡｓ層の上部に、半導体レーザ部１０と光導波路部３０とを接続するようにＳｉＯ2膜パターン１１８を形成する。そして、先に形成されていたＳｉＯ2マスク１１７とこのＳｉＯ2膜パターン１１８とを使用して、多モード干渉領域２０の埋め込み部１１４に相当する箇所のみが残存するように、埋め込まれたＡｌＧａＡｓ層に対するＲＩＢＥエッチングを行う。これによって、多モード干渉領域２０における横方向の光閉じ込め構造を、図１２Ｂのように形成する。
【０１２６】
この後、第１の実施形態においてと同様のプロセスによって、半導体レーザ部１０及び光導波路部３０にそれぞれリッジ１１１及び１３１を形成する。なお、このリッジ形成時のウェットエッチングによって、多モード干渉領域２０の埋め込み部１１４や半導体レーザ部１０及び光導波路部３０の露出した側面１１９にサイドエッチングが行われることを避けるためには、エッチングの実施前に、露出面の１１９を覆うような保護膜（例えばＳｉＯ2膜）を形成するか、或いは半導体材料やポリイミドなどの適切な材料によって、埋め込み部１１４の側部１２８（図１２Ｃ参照）を埋め込んでおけば良い。但し、このような埋め込みを行う場合には、多モード干渉領域２０での横方向モードの安定のために、埋め込み部１１４の側部１２８を埋め込むために使用される材料の種類に応じて、埋め込み部１１４の幅を適切に設計する必要がある。本実施形態では、半導体材料、具体的にはＡｌ0.18Ｇａ0.82Ａｓによって、埋め込み部１１４の側部１２８を埋め込んでいる。
【０１２７】
最後に、半導体レーザ部１０のリッジ１１１の上面に上部電極１１２を形成し、基板の下面に下部電極（不図示）を形成して、図１２Ｃに示す構成を得る。
【０１２８】
上記のような選択成長を用いる場合には、図１２Ｃ或いは図１２Ｄに模式的に示しているように、成長領域と非成長領域（マスクされた領域）との境界付近では平坦な埋め込みが実現されずに、成長層が厚くなることが知られている。しかし、本実施形態の上記の製造プロセスでは、多モード干渉領域２０の埋め込み部１１４の形成時には、横方向での埋め込み幅が十分に広いために、図１２Ｃ或いは図１２Ｄより、平坦な埋め込みが実現されない領域は半導体レーザ部１０或いは光導波路部３０と多モード干渉領域２０との界面の極く近傍に限られており、多モード干渉領域２０の埋め込み部１１４の横方向での厚さの実質的な変化が生じない。
【０１２９】
この場合、図１２Ｄに示すように、半導体レーザ部１０から出射した光は、多モード干渉領域２０に放射した後に上下の層で反射されるが、この反射は、実際には多モード干渉領域２０の中央部で生じる。本実施形態の構成では、多モード干渉領域２０の中央部が実質的に平坦に埋め込まれているので、望ましい反射状態が実現されて、半導体レーザ部１０から出射した光は効率的に光導波路部３０に結合される。
【０１３０】
（第８の実施形態）
本発明の第８の実施形態を、以下に説明する。具体的には、本実施形態は、先に説明した第１の実施形態における集積型光変換素子の異なる製造方法を説明するものであり、得られる素子は第１の実施形態における場合よりも向上した特性を有している。なお、以下の説明で、これまでの実施形態においてと同じ構成要素は、同じ参照番号で示している。
【０１３１】
第７の実施形態に関連して説明したように、多モード干渉領域２０の埋め込み部１１４を平坦に作製すれば、素子特性が向上する。本実施形態では、更に平坦化された埋め込み部１１４を得ることができるプロセスを説明する。
【０１３２】
まず、ＧａＡｓ基板１００の上に通常のＭＯＣＶＤ法を用いて、３つのＡｌＧａＡｓ層２１〜２３を順次積層する。これら３つのＡｌＧａＡｓ層２１〜２３のそれぞれの厚さ及び組成は、第１の実施形態と同じにする。この時点で、多モード干渉領域２０の埋め込み部１１４の上面及び下面は平坦な面である。
【０１３３】
次に、多モード干渉領域２０の長さ（図１３Ａの面内方向の長さ）が第２の実施形態における素子構成と同じ６５８μｍになるように、適切な形状のＳｉＯ2マスク１１７を、最上部のＡｌＧａＡｓ層２３の上にパターニングする。そして、このＳｉＯ2マスク１１７を用いて、多モード干渉領域２０以外の部分をＧａＡｓ基板１００に達するまで、ほぼ垂直にＲＩＢＥエッチングする。
【０１３４】
次に、半導体レーザ部１０及び光導波路部３０の形成プロセスの実施のために、多モード干渉領域２０の側面を囲むＳｉＯ2膜１１７ａを、バイアススパッタ法によって形成する。最適なバイアス電圧を基板１００に印加した状態で実施するこのバイアススパッタ法により、エッチングされた領域の底面では、イオン照射によるＳｉＯ2膜の脱離と形成とが競合して、ＳｉＯ2膜が実質的に形成されない。従って、多モード干渉領域２０の側面のみに、ＳｉＯ2膜１１７ａが形成される。
【０１３５】
なお、先のＲＩＢＥエッチングで使用して残存しているＳｉＯ2マスク１１７に対しても、このバイアススパッタプロセスにおいて、同様の脱離と形成との競合が発生するが、その厚さはむしろ減少する傾向にあるので、その点を考慮して、あらかじめ厚く形成しておくことが好ましい。
【０１３６】
次に、上記によって露出した基板１００の表面に、ＭＯＣＶＤ選択成長法を用いて、第１の実施形態においてと同様の光導波路を形成する層１０１〜１０５を順次積層する。これによって、半導体レーザ部１０及び光導波路部３０の双方に、光導波路が形成される。次に、上記で得られた積層構造の上に、半導体レーザ素子の発光部を形成する層１０７〜１１１を順次積層する。この結果、これまでの実施形態においてと同様に、半導体レーザ部１０には、主として光導波作用を奏する第１の素子領域３１０と、主として発光作用を有する第２の素子領域３２０とが、層厚方向に積層された状態で含まれることになる。
【０１３７】
なお、上記の選択成長においては、ＳｉＯ2層１１７の上では結晶成長は起こらず、結果的に、図１３Ａに示すように各層１０１〜１０５及び１０７〜１１１は実質的に水平に形成される。
【０１３８】
この後には、第７の実施形態として説明したように、多モード干渉領域２０における横方向での光閉じ込めのために、３つのＡｌＧａＡｓ層２１〜２３からなる積層構造の一部をエッチングで除去し、その後に、それによって除去された部分をポリイミドなどの適切な材料で埋め込む。さらにその後で、既に説明したリッジ形成プロセスを行って、半導体レーザ部１０及び光導波路部３０の最終構造を形成する。
【０１３９】
本実施形態の製造プロセスによれば、多モード干渉領域２０の埋め込み層１１４を構成する各ＡｌＧａＡｓ層２１〜２３は、平坦なＧａＡｓ基板１００の表面に平坦に形成される。これにより、多モード干渉領域２０の特性が向上する。
【０１４０】
なお、上記の説明では、集積される光素子としての半導体レーザ素子を形成するために、選択成長法を使用して実質的に平行な成長層１０７〜１１１を得ている。しかし、多モード干渉領域２０と集積される光素子との間の結合において、高い結合効率が要求されない場合には、選択成長法に代えて、バイアススパッタ法などの他の成長プロセスで必要な成長層を形成しても良い。
【０１４１】
また、上記の説明では、多モード干渉領域２０の埋め込み部１１４の側部をポリイミドで埋め込んでいるが、その代わりに半導体材料によって埋め込むことも可能である。その場合には、３つのＡｌＧａＡｓ層２１〜２３の積層構造の形成後に、適切なパターンのマスク１１７を使用して、多モード干渉領域２０の埋め込み部１１４に相当する箇所の周囲の部分を、図１３Ｂに示すようにエッチングで除去する。そして、露出した埋め込み部１１４の側面に、バイアススパッタ法によってＳｉＯ2膜１１７ａを形成する。その後に、図１３Ｃに示されるように、半導体レーザ部１０及び光導波路部３０の最終構造を形成する。
【０１４２】
このようにすれば、半導体レーザ部１０及び光導波路部３０の形成と多モード干渉領域２０の埋め込み部１１４の側部の埋め込みとを、同一のプロセスで実施することが可能になる。
【０１４３】
【発明の効果】
本発明によれば、層厚方向に光分布幅の異なる複数の光素子の間での高効率な光結合を実現して、ー体集積化が可能な集積型光回路素子を得ることができる。
【０１４４】
また、多モード干渉領域の長さ及び幅を最適に設定することにより、ある光素子から他の光素子への結合の際に生じる縦方向モードの不一致に関する放射損失の低減、横モードの変換、及び多モード干渉領域の作製時の不完全な埋め込み（不完全な平坦化）による結合損失の低減が、実現される。また、多モード干渉領域の埋め込み部をアルミニウム混晶比が０．３以下の材料で形成することによって、マスク上への埋め込み材料の析出がない良好な素子作製が実施される。
【０１４５】
また、本発明による集積型光回路素子は、従来の素子構造に比べて簡単化されたプロセスで形成可能である。具体的には、２回のＭＯＣＶＤ成長によって作製が可能であり、更に２回目のＭＯＣＶＤ成長では多モード干渉領域での埋め込み部を形成するのみであるので、素子の動作特性に影響を及ぼすような再成長に伴う結晶品質の低下が、発生しない。
【０１４６】
集積される光素子（光素子部）として半導体レーザ素子（半導体レーザ部）及び光導波路素子（光導波路部）を用いる場合、多モード干渉領域と半導体レーザ部との間に薄い境界層をｉ型材料で埋め込むことにより、半導体レーザ部からの漏れ電流の無い集積型光回路素子が得られる。また、本発明では、半導体レーザ部の下部電極の形成時に、光導波路部におけるリッジ形成プロセスを同時に行うことが可能である。更に、光導波路部のメサ構造の形成と多モード干渉領域のエッチングとを同時に行ったり、多モード干渉領域における埋め込み部の形成と光導波路部のメサ構造の両端部の埋め込みとを同時に行ったりすることも、可能である。これらによって、作製プロセスの簡略化や効率化を図ることができる。
【０１４７】
多モード干渉領域の形成時のエッチングによって溝形状を形成すれば、溝部への埋め込みが溝部の長手方向に対してほぼ平坦に行われるので、多モード干渉領域の特性が向上する。
【０１４８】
更に好ましくは、多モード干渉領域の積層を、半導体レーザ素子（半導体レーザ部）の発光部として機能する層や半導体レーザ素子（半導体レーザ部）及び光導波路素子（光導波路部）の光導波層として機能する層の積層に先立って行い、その後にエッチングによって半導体レーザ素子（半導体レーザ部）及び光導波路素子（光導波路部）の作製領域を確保した上でこれらの素子を形成し、集積型光回路素子を得る。これにより、更に平坦性の高い多モード干渉領域が得られて、素子特性が向上する。
【０１４９】
また、複教の多モード干渉領域及び光バッファ層を設けた多段接続構成とすれば、結合効率の更なる向上が図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における集積型光回路素子として、モード変換型半導体レーザ素子の構成を模式的に示す斜視図である。
【図２】図１の第１の実施形態の素子の動作を説明する断面図である。
【図３】本発明の第２の実施形態における集積型光回路素子として、モード変換型半導体レーザ素子の構成を模式的に示す斜視図である。
【図４】（ａ）は、図１に示す第１の実施形態の素子の動作を説明する断面図であり、（ｂ）は、図３に示す第２の実施形態の素子の動作を説明する断面図である。
【図５】図３に示す第２の実施形態の効果を説明する図である。
【図６】本発明の第３の実施形態における集積型光回路素子として、モード変換型半導体レーザ素子の構成を模式的に示す斜視図である。
【図７】本発明の第４の実施形態における集積型光回路素子として、モード変換型半導体レーザ素子の構成を模式的に示す斜視図である。
【図８】図７に示す第４の実施形態の構成に関連した課題を説明する図である。
【図９】図７に示す第４の実施形態の素子の動作を説明する断面図である。
【図１０】本発明の第５の実施形態における集積型光回路素子として、モード変換型半導体レーザ素子の構成を模式的に示す斜視図である。
【図１１】（ａ）は、本発明の第６の実施形態における集積型光回路素子として、モード変換型半導体レーザ素子のある構成を模式的に示す断面図であり、（ｂ）は、その改変された構成を模式的に示す断面図である。
【図１２Ａ】本発明の第７の実施形態における集積型光回路素子の製造方法のあるステップを説明するための模式的な斜視図である。
【図１２Ｂ】本発明の第７の実施形態における集積型光回路素子の製造方法の他のステップを説明するための模式的な斜視図である。
【図１２Ｃ】本発明の第７の実施形態における集積型光回路素子の製造方法の更に他のステップを説明するための模式的な斜視図である。
【図１２Ｄ】本発明の第７の実施形態に従って形成される素子の動作を説明する断面図である。
【図１３Ａ】本発明の第８の実施形態における集積型光回路素子の製造方法のあるステップを説明するための模式的な斜視図である。
【図１３Ｂ】本発明の第８の実施形態における集積型光回路素子の他の製造方法のあるステップを説明するための模式的な斜視図である。
【図１３Ｃ】図１３Ｂに引き続くある製造ステップを説明するための模式的な斜視図である。
【図１４】従来技術におけるある集積型光回路素子の構成を模式的に示す断面図である。
【図１５】従来技術における他の集積型光回路素子の構成を模式的に示す断面図である。
【符号の説明】
１０  半導体レーザ部
２０  多モード干渉領域
３０  光導波路部
４０  光バッファ部
１００  ＧａＡｓ基板
１０１  第１光ガイド層
１０２  光導波層
１０３  第２光ガイド層
１０４  エッチング停止層
１０５  第３光ガイド層
１０６  電極形成層
１０７  第１クラツド層
１０８  活性層
１０９  第２クラヅド層
１１０  エッチング停止層
１１１  第３クラッド層
１１２  電極
１１３  電極
１１４  埋め込み部
１１５  バッファ導波層
１１６  薄い境界層
２０１、２０２  多モード干渉領域
【図１】
0003788699.tif 000007
【図２】
0003788699.tif 000008
【図３】
0003788699.tif 000009
【図４】
0003788699.tif 000010
【図５】
0003788699.tif 000011
【図６】
0003788699.tif 000012
【図７】
0003788699.tif 000013
【図８】
0003788699.tif 000014
【図９】
0003788699.tif 000015
【図１０】
0003788699.tif 000016
【図１１】
0003788699.tif 000017
【図１２Ａ】
0003788699.tif 000018
【図１２Ｂ】
0003788699.tif 000019
【図１２Ｃ】
0003788699.tif 000020
【図１２Ｄ】
0003788699.tif 000021
【図１３Ａ】
0003788699.tif 000022
【図１３Ｂ】
0003788699.tif 000023
【図１３Ｃ】
0003788699.tif 000024
【図１４】
0003788699.tif 000025
【図１５】
0003788699.tif 000026