(57)【特許請求の範囲】
【請求項１】
乗数を記憶する乗数メモリと、前記乗数メモリを制御し、前記乗数メモリが記憶する前記乗数を選択的に出力させる制御部と、入力された被乗数と前記乗数を用いて積和演算を行う積和演算器とを備える演算装置において、
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力する入出力手段と、
前記制御部からの前記データと、外部から入力された前記データのいずれか一方を選択的に前記乗数メモリに供給する選択手段と
を備え、
前記乗数メモリは、前記選択手段を介して供給された前記データに基づいて、前記乗数の所定のものを前記積和演算器に供給する
ことを特徴とする演算装置。
【請求項２】
前記制御部は、前記入出力手段より入力されたデータに基づいて、前記乗数メモリに記憶されている前記乗数を指定するデータを生成し、
前記乗数メモリは、前記制御部により生成されたデータで指定される前記乗数を前記積和演算器に供給する
ことを特徴とする請求項１に記載の演算装置。
【請求項３】
乗数を記憶する乗数メモリと、前記乗数メモリを制御し、前記乗数メモリが記憶する前記乗数を選択的に出力させる制御部と、入力された被乗数と前記乗数を用いて積和演算を行う積和演算器とを備える演算装置における演算方法において、
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力し、
前記制御部からの前記データと、外部から入力された前記データのいずれか一方を選択し、
選択された前記データに基づいて、前記乗数の所定のものを前記乗数メモリから前記積和演算器に供給する
ことを特徴とする演算方法。
【請求項４】
乗数を記憶する乗数メモリと、前記乗数メモリを制御し、前記乗数メモリが記憶する前記乗数を選択的に出力させる制御部と、入力された被乗数と前記乗数を用いて積和演算を行う積和演算器とを備える演算装置において、
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力する入出力手段
を備え、
前記乗数メモリは、前記入出力手段より入力されたデータに基づいて、前記乗数の所定のものを前記積和演算器に供給する
ことを特徴とする演算装置。
【請求項５】
乗数を記憶する乗数メモリと、前記乗数メモリを制御し、前記乗数メモリが記憶する前記乗数を選択的に出力させる制御部と、入力された被乗数と前記乗数を用いて積和演算を行う積和演算器とを備える演算装置における演算方法において、
前記乗数メモリに記憶されている前記乗数を指定するデータであって、前記制御部から供給されたデータを外部に出力するとともに、外部から前記乗数メモリに記憶されている前記乗数を指定するデータを入力し、
入力されたデータに基づいて、前記乗数の所定のものを前記乗数メモリから前記積和演算器に供給する
ことを特徴とする演算方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算装置および方法に関し、例えば、入力された被乗数と積和演算する乗数を記憶する乗数メモリを制御するデータを外部に出力するとともに、外部から乗数メモリを制御するデータを入力することができるようにした演算装置および方法に関する。
【０００２】
【従来の技術】
図４は、従来の積和演算回路の一例の構成を示すブロック図である。乗数メモリ２には、初期化時に所定の乗数が予め記憶される。入力端子６より入力された被乗数は、被乗数レジスタ群４に供給されるとともに、アドレスコントロール部１にも供給される。アドレスコントロール部１は、入力端子６より供給された被乗数に基づいて、例えば、ＡＤＲＣ（Adaptive Dynamic Range Coding）等によって入力端子６より入力された被乗数のクラス分類を行い、そのクラスに対応する制御信号を乗数メモリ２に供給し、乗数メモリ２が出力すべき乗数をセレクトする。
【０００３】
アドレスコントロール部１によってセレクトされた乗数と、被乗数レジスタ群４より供給された被乗数とは、積和器３において積和演算され、演算結果は出力端子７より出力される。この積和演算回路は、例えばＩＣ（Integrated Circuit）等によって構成することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の積和演算回路においては、乗数メモリ２および積和器３のハードウェアの規模が、他の部分に比べて大きいため、例えば、ハードウェアの規模が限られているような場合、アドレスコントロール部１の規模を小さく限定せざるを得ない課題があった。
【０００５】
また、他の積和演算回路が備える乗数メモリを制御することはできない課題があった。
【０００６】
本発明はこのような状況に鑑みてなされたものであり、外部から乗数メモリを制御することができるようにするとともに、乗数メモリを制御するデータを外部に出力することができるようにするものである。
【０００７】
【課題を解決するための手段】
請求項１に記載の演算装置は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力する入出力手段と、制御部からのデータと、外部から入力されたデータのいずれか一方を選択的に乗数メモリに供給する選択手段とを備え、乗数メモリは、選択手段を介して供給されたデータに基づいて、乗数の所定のものを積和演算器に供給することを特徴とする。
【０００８】
請求項３に記載の演算方法は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力し、制御部からのデータと、外部から入力されたデータのいずれか一方を選択し、選択されたデータに基づいて、乗数の所定のものを乗数メモリから積和演算器に供給することを特徴とする。
【０００９】
請求項４に記載の演算装置は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力する入出力手段を備え、乗数メモリは、入出力手段より入力されたデータに基づいて、乗数の所定のものを積和演算器に供給することを特徴とする。
【００１０】
請求項５に記載の演算方法は、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータを外部に出力するとともに、外部から乗数メモリに記憶されている乗数を指定するデータを入力し、入力されたデータに基づいて、乗数の所定のものを乗数メモリから積和演算器に供給することを特徴とする。
【００１１】
請求項１に記載の演算装置においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、制御部からのデータと、外部から入力されたデータのいずれか一方が選択的に乗数メモリに供給され、乗数メモリに供給されたデータに基づいて、乗数の所定のものが積和演算器に供給される。
【００１２】
請求項３に記載の演算方法においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、制御部からのデータと、外部から入力されたデータのいずれか一方が選択され、選択されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給される。
【００１３】
請求項４に記載の演算装置においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、乗数メモリから、入力されたデータに基づいて、乗数の所定のものが積和演算器に供給される。
【００１４】
請求項５に記載の演算方法においては、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、入力されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給される。
【００１５】
【発明の実施の形態】
図１は、本発明の演算装置を適用した積和演算回路の構成例を示すブロック図である。乗数メモリ２は、所定の乗数を予め記憶するようになされている。アドレスコントロール部１は、入力端子６より入力された被乗数に基づいて、乗数メモリ２に記憶されている所定の乗数を指定するインデックスを生成し、後述するマルチプレクサ（ＭＵＸ）１１（選択手段）を介して、乗数メモリ２に供給するようになされている。
【００１６】
被乗数レジスタ群４は、入力端子６より入力された被乗数を記憶するようになされている。積和器３は、乗数メモリ２より供給された乗数と、被乗数レジスタ群４より供給された被乗数に対して積和演算を施し、演算結果を出力端子７より出力するようになされている。
【００１７】
マルチプレクサ１１は、制御信号入力端子１３から入力される制御信号に基づいて、入出力端子１２（入出力手段、出力手段、入力手段）より供給される外部からのデータと、アドレスコントロール部１より供給されるデータのいずれかを選択的に乗数メモリ２に供給するようになされている。
【００１８】
次に、その動作について説明する。入力端子６より被乗数が入力されると、それらは被乗数レジスタ群４に供給され、記憶されるとともに、アドレスコントロール部１にも供給される。アドレスコントロール部１は、入力端子６より供給された被乗数に基づいて、例えば、ＡＤＲＣ（Adaptive Dynamic Range Coding）によるクラス分類を行い、そのクラスに基づいて、乗数メモリ２に記憶されている乗数のうちの所定のものを積和器３に供給するように指示するインデックス（例えば、５ビット）を生成し、マルチプレクサ１１に供給する。
【００１９】
このとき、マルチプレクサ１１には、制御信号入力端子１３より、アドレスコントロール部１から供給されたデータ（インデックス）を乗数メモリ２に供給するように指示する制御信号が入力される。マルチプレクサ１１は、この制御信号に従って、アドレスコントロール部１から供給されたデータ（インデックス）を選択的に乗数メモリ２に供給する。
【００２０】
乗数メモリ２は、アドレスコントロール部１より、マルチプレクサ１１を介して供給されたインデックスに従って、所定の乗数を積和器３に供給する。また、被乗数レジスタ群４は、入力端子６より入力されたデータを積和器３に供給する。積和器３は、乗数メモリ２より供給された乗数と、被乗数レジスタ群４より供給された被乗数を用いて所定の積和演算を行い、演算結果を出力端子７より出力する。
【００２１】
このようにして、アドレスコントロール部１が生成したインデックスに従って、乗数メモリ２が制御され、積和演算が行われる。
【００２２】
ところで、アドレスコントロール部１から出力されるインデックスを、入出力端子１２より出力させることができる。例えば、図２に示すように、積和演算回路１０１と積和演算回路２０１を、積和演算回路１０１の入出力端子１２と、積和演算回路２０１の入出力端子２２を介して接続することができる。また、積和演算回路１０１と積和演算回路２０２を、積和演算回路１０１の入出力端子１２と、積和演算回路２０２の入出力端子２５を介して接続することができる。ここで、積和演算回路２０１，２０２の構成および動作は、積和演算回路１０１の場合と基本的に同様であるものとする。
【００２３】
従って、積和演算回路１０１のアドレスコントロール部１によって生成され、入出力端子１２より出力されたインデックスは、積和演算回路２０１の入出力端子２２から、積和演算回路２０１の内蔵する乗数メモリに供給され、所定の乗数が内蔵する積和器に供給される。同様に、積和演算回路１０１のアドレスコントロール部１によって生成され、入出力端子１２より出力されたインデックスは、積和演算回路２０２の入出力端子２５から、積和演算回路２０２の内蔵する乗数メモリに供給され、所定の乗数が内蔵する積和器に供給される。
【００２４】
このように、アドレスコントロール部１から、インデックスを出力することができるようにすることにより、異なるアドレスコントロール部を有する他の積和演算回路を接続して制御することができる。
【００２５】
次に、図３に示すように、積和演算回路１０１の入出力端子１２に外部アドレスコントロール回路３０１が接続され、外部アドレスコントロール回路３０１から、乗数メモリ２を制御するインデックスが供給される場合について説明する。
【００２６】
まず、外部アドレスコントロール回路３０１のみが、乗数メモリ２を制御するインデックスを生成する場合について説明する。外部アドレスコントロール回路３０１は、ＡＤＲＣによるクラス分類を行い、例えば５ビットのインデックスを生成する。次に、フレーム間の差分から、動き情報に基づいたクラス分類を行い、２ビットのインデックスを生成する。さらに、入力信号の相関性に基づいて、クラス分類を行い、２ビットのインデックスを生成する。
【００２７】
そして、これらのインデックスを縮退ＲＯＭによって５ビットの最終インデックスに変換し、それを入出力端子１２を介して、マルチプレクサ１１に供給する。また、制御信号入力端子１３には、入出力端子１２から入力されたデータを乗数メモリ２に供給するように指示する制御信号を供給する。これにより、入出力端子１２を介して供給された最終インデックスは、乗数メモリ２に供給される。乗数メモリ２は、入出力端子１２より供給された最終インデックスに基づいて、所定の乗数を積和器３に供給し、積和器３は、この乗数と入力データに対して積和演算を施す。このようにして、外部から、積和演算回路１０１を制御することができる。
【００２８】
次に、外部アドレスコントロール回路３０１から入出力端子１２に供給されたインデックスと、アドレスコントロール部１が生成したインデックスに基づいて、乗数メモリ２が制御される場合について説明する。
【００２９】
最初、アドレスコントロール部１は、ＡＤＲＣによりクラス分類を行い、そのクラスに基づいて例えば５ビットのインデックスを生成し、マルチプレクサ１１に供給する。次に、外部アドレスコントロール回路３０１は、まず、フレーム間の差分から、動き情報に基づいたクラス分類を行い、例えば、１ビットのインデックスを生成する。さらに、入力信号の相関性に基づいたクラス分類を行い、例えば、１ビットのインデックスを生成する。そして、入出力端子１２を介して、アドレスコントロール部１に供給する。
【００３０】
アドレスコントロール部１は、アドレスコントロール部１が生成したインデックスの上位３ビットと、入出力端子１２を介して外部アドレスコントロール回路３０１より供給された計２ビットのインデックスとをミックスし、最終インデックスを生成し、マルチプレクサ１１に供給する。マルチプレクサ１１は、制御信号入力端子１３から入力された制御信号に従って、アドレスコントロール部１より入力された最終インデックスを選択的に乗数メモリ２に供給する。これにより、例えば、比較的簡単な演算によって生成することができるインデックスだけをアドレスコントロール部１が生成し、比較的複雑な演算を必要とするインデックスは、ハード規模の大きい、複雑な回路からなる外部アドレスコントロール回路３０１に生成させるようにすることができる。
【００３１】
以上のように、アドレスコントロール部１と乗数メモリ２の間に、データの入出力が可能な入出力端子１２とマルチプレクサ１１を設けることにより、アドレスコントロール部１が他の積和演算回路を制御することができるようになり、また、内部のアドレスコントロール部１よりハード規模が大きく、複雑な回路で乗数メモリ２を制御するようにすることが可能となる。
【００３２】
なお、上記実施例においては、乗数メモリ２に供給されるインデックスのビット数を５ビットとしたが、これに限定されるものではなく、他の任意のビット数とすることが可能である。
【００３３】
また、上記実施例においては、積和演算回路１０１の入出力端子１２に２つの積和演算回路２０１，２０２を接続するようにしたが、１または３以上の積和演算回路を接続するようにすることも可能である。
【００３４】
【発明の効果】
請求項１に記載の演算装置および請求項３に記載の演算方法によれば、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、制御部からのデータと、外部から入力されたデータのいずれか一方が選択され、選択されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給されるようにしたので、異なるアドレスコントロール部を有する他の積和演算装置を接続してコントロールするとともに、外部に接続された、内部のアドレスコントロール部よりハードウェアの規模が大きく、複雑な回路によって、乗数メモリが制御されるようにすることが可能となる。
【００３６】
請求項４に記載の演算装置および請求項５に記載の演算方法によれば、乗数メモリに記憶されている乗数を指定するデータであって、制御部から供給されたデータが外部に出力されるとともに、外部から乗数メモリに記憶されている乗数を指定するデータが入力され、入力されたデータに基づいて、乗数の所定のものが乗数メモリから積和演算器に供給されるようにしたので、外部に接続された、内部のアドレスコントロール部よりハードウェアの規模が大きく、複雑な回路によって、乗数メモリが制御されるようにすることが可能となる。
【図面の簡単な説明】
【図１】本発明の演算装置を適用した積和演算回路の構成例を示すブロック図である。
【図２】積和演算回路１０１の入出力端子１２に、他の積和演算回路２０１，２０２を接続した様子を示す図である。
【図３】積和演算回路１０１の入出力端子１２に、外部アドレスコントロール回路３０１を接続した様子を示す図である。
【図４】従来の積和演算回路の一例の構成を示すブロック図である。
【符号の説明】
１  アドレスコントロール部，２  乗数メモリ，３  積和器，４  被乗数レジスタ群，６  入力端子，７  出力端子，１１  マルチプレクサ，１２  入出力端子，１３  制御信号入力端子，１０１，２０１，２０２  積和演算回路，３０１外部アドレスコントロール回路
【図１】
0003731621.tif 000002
【図２】
0003731621.tif 000003
【図３】
0003731621.tif 000004
【図４】
0003731621.tif 000005