(57)【特許請求の範囲】
【請求項１】
トランジスタを含む電源供給部と、負荷と該負荷を駆動するトランジスタとが直列に接続された負荷駆動部が並列に複数個配置されて構成される負荷駆動部群とが、電源と接地との間に直列に配設され、
前記電源供給部のトランジスタ及び前記負荷駆動部のトランジスタのそれぞれに対して、抵抗を含む経路が並列に接続され、
前記各負荷の負荷電流流出側が前記電源供給部を構成するトランジスタに接続され、
該接続点が該接続点の電位をモニタするマイクロコンピュ−タに接続されていることを特徴とする負荷駆動回路。
【請求項２】
前記電源供給部が前記負荷駆動部の下流側である接地側に配設されていることを特徴とする請求項１記載の負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は負荷駆動回路に関し、より詳細には、ＡＢＳ（Antilock Brake Syst-em ）等に用いられ、複数個の負荷を駆動する負荷駆動回路に関する。
【０００２】
【従来の技術】
図２は従来のこの種負荷駆動回路を概略的に示した回路図である。
図２において、２０はＡＢＳ・ＥＣＵ（電子制御装置）を示しており、ＡＢＳ・ＥＣＵ２０はＡ／Ｄコンバ−タ２１ａを含んだマイクロコンピュ−タ２１、電源供給部としてのソレノイドリレ−３０を駆動する駆動回路２２、負荷駆動部２４、２５を駆動したり、負荷であるソレノイドコイルＬ1 〜Ｌn のショ−ト検出を行ったり、負荷駆動部２４、２５におけるリ−ク検出等を行ったりするＩＣ２３等を含んで構成されている。
【０００３】
マイクロコンピュ−タ２１は駆動回路２２に接続されており、駆動回路２２はＡＢＳ・ＥＣＵ２０の端子ｔ30を介してソレノイドリレ−３０を構成するコイル３１の一端に接続され、コイル３１の他端は端子ｔg を介して接地されている。ソレノイドリレ−３０を構成するスイッチ３２の一端３２ａは電源＋Ｂに接続され、他端３２ｂはＡＢＳ・ＥＣＵ２０の共通端子ｔ0 及び抵抗ｒ0 を介してＩＣ２３に接続されると共に、ソレノイドコイルＬ1 〜Ｌn の負荷電流流入側Ｌ1a〜Ｌnaに接続されている。ソレノイドコイルＬ1 〜Ｌn の負荷電流流出側Ｌ1 b 〜Ｌnbはそれぞれ、ＡＢＳ・ＥＣＵ２０の端子ｔ1 〜ｔn に接続され、端子ｔ1 〜ｔn はそれぞれ抵抗ｒ1 〜ｒn を介してＩＣ２３に接続されている。
【０００４】
また、端子ｔ1 〜ｔn には負荷駆動回路が接続されており、例えば、端子ｔ1 には負荷駆動回路２４が接続され、端子ｔn には負荷駆動回路２５が接続されている。負荷駆動回路２４はサ−ジ吸収用のツェナ−ダイオ−ドＤ1 、Ｎ型ＭＯＳＦＥＴＱ1 及び抵抗ｒ1 等を含んで構成されており、Ｎ型ＭＯＳＦＥＴＱ1 のドレインＱ1Dは端子ｔ1 に接続され、ソ−スＱ1Sは接地され、ドレインＱ1Dとゲ−トＱ1Gとの間にはツェナ−ダイオ−ドＤ1 が介装され、ゲ−トＱ1Gは抵抗ｒ11を介してＩＣ２３に接続されている。負荷駆動回路２５はサ−ジ吸収用のツェナ−ダイオ−ドＤn 、Ｎ型ＭＯＳＦＥＴＱn 及び抵抗ｒn 等を含んで構成されており、Ｎ型ＭＯＳＦＥＴＱn のドレインＱnDは端子ｔn に接続され、ソ−スＱnSは接地され、ドレインＱnDとゲ−トＱnGとの間にはツエナ−ダイオ−ドＤn が介装され、ゲ−トＱnGは抵抗ｒ1nを介してＩＣ２３に接続されている。ＩＣ２３はマイクロコンピュ−タ２１と相互に接続されている。
【０００５】
上記の如く構成された負荷駆動回路において、（１）負荷駆動部２４〜２５におけるリ−ク検出及び（２）ソレノイドコイルＬ1 〜Ｌn のショ−ト検出は以下のように行われていた。
（１）負荷駆動回路２４〜負荷駆動回路２５の各負荷駆動回路別（各チャンネル別）にリ−ク検出が行われていた。その方法は、例えば、負荷駆動回路２４の場合、ソレノイドリレ−３０をオンさせ、Ｎ型ＭＯＳＦＥＴＱ1 をオフした状態で、共通端子ｔ0 と端子ｔ1 との間に電圧Ｖ2 が発生しているかどうかで判定される。負荷駆動部２４が正常であれば、非駆動時（Ｎ型ＭＯＳＦＥＴＱ1 オフ時）ソレノイドコイルＬ1 の両端（＝共通端子ｔ0 と端子ｔ1 との間）には共に＋Ｂ電源が印加されるので、ソレノイドコイルＬ1 の両端に電圧Ｖ2 は発生しない。したがって、非駆動時に、ソレノイドコイルＬ1 の両端に電圧Ｖ2 が発生していれば、負荷駆動回路２４にリ−クが発生していると判定される。負荷駆動回路２５の場合も同様である。
【０００６】
（２）ソレノイドコイルＬ1 〜Ｌn の各チャンネル別にショ−ト検出が行われていた。その方法は、例えば、ソレノイドコイルＬ1 の場合、ソレノイドリレ−３０及びＮ型ＭＯＳＦＥＴＱ1 をオンさせた状態で、Ｎ型ＭＯＳＦＥＴＱ1 のドレインＱ1D、ソ−スＱ1S間の電圧（端子ｔ1 の電位）が所定値Ｖ3 以上であるかどうかで判定される。ソレノイドコイルＬ1 が正常であれば、駆動時（Ｎ型ＭＯＳＦＥＴＱ1 オン時）ドレインＱ1Dとソ−スＱ1S間にはＮ型ＭＯＳＦＥＴＱ1 の飽和電圧（＝所定値Ｖ3 ）しか発生しない。ソレノイドコイルＬ1 がショ−トしていると、端子ｔ1 に＋Ｂ電源が印加されるので、Ｎ型ＭＯＳＦＥＴＱ1 のドレインＱ1D、ソ−スＱ1S間の電圧が上昇する。したがって、駆動時、ドレインＱ1Dとソ−スＱ1S間の電圧が所定値Ｖ3 以上となった場合、ソレノイドコイルＬ1 がショ−トしていると判定される。ソレノイドコイルＬ1 以外のソレノイドコイルの場合も同様である。
【０００７】
【発明が解決しようとする課題】
しかし、上記した方法で負荷駆動部２４〜２５におけるリ−ク検出及びソレノイドコイルＬ1 〜Ｌn のショ−トを検出する場合、以下の課題がある。
まず、各チャンネル毎にリ−ク検出及びショ−ト検出を行い、リ−ク判定及びショ−ト判定を行うので、該判定を行う回路（負荷駆動回路２４〜２５及びＩＣ２３）を構成しなければならず、回路構成が複雑になる。加えて、リ−ク検出とショ−ト検出とでは、判定電圧（Ｖ2 、Ｖ3 ）が異なっているので、その分、更に回路構成が複雑化し、回路規模が大きくなるという課題がある。
【０００８】
また、電源供給部であるソレノイドリレ−３０を駆動しなければリ−ク検出を行うことができないので、もし、負荷駆動部２４〜２５のリ−ク電流が大きければ、負荷（ソレノイドコイルＬ1 〜Ｌn ）が作動する危険性がある。また、リ−ク検出及びショ−ト検出は微小な電流で行われるので、回路のバラツキ（抵抗等のバラツキ）によりリ−ク判定電圧Ｖ2 、ショ−ト判定電圧Ｖ3 のバラツキが大きくなるという課題がある。
【０００９】
本発明は上記課題に鑑みなされたものであり、リ−ク検出・判定及びショ−ト検出・判定を行う回路規模を小さくしてコストダウンを図ることができ、負荷が作動しない微小な電流で負荷駆動部のリ−ク判定を行うことができ、かつ、リ−ク判定電圧及びショ−ト判定電圧を任意に設定することができる負荷駆動回路を提供することを目的としている。
【００１０】
【課題を解決するための手段及び効果】
上記目的を達成するために本発明に係る負荷駆動回路（１）は、トランジスタを含む電源供給部と、負荷と該負荷を駆動するトランジスタとが直列に接続された負荷駆動部が並列に複数個配置されて構成される負荷駆動部群とが、電源と接地との間に直列に配設され、前記電源供給部のトランジスタ及び前記負荷駆動部のトランジスタのそれぞれに対して、抵抗を含む経路が並列に接続され、前記各負荷の負荷電流流出側が前記電源供給部を構成するトランジスタに接続され、該接続点が該接続点の電位をモニタするマイクロコンピュ−タに接続されていることを特徴としている。
【００１１】
上記負荷駆動回路（１）の場合、前記複数個の各負荷の負荷電流流出側が前記電源供給部を構成するトランジスタに接続されているので、前記複数個の負荷駆動部の何れかにリ−ク電流異常があったり、あるいは前記複数個の負荷の何れかにショ−ト異常がある場合、該ショ−ト異常及び前記リ−ク電流異常を、前記各負荷の負荷電流流出側と前記トランジスタとの接続点の電位の変化として検出することができる。すなわち、前記接続点１点の電位を前記マイクロコンピュ−タでモニタすることで、前記負荷駆動部にリ−ク電流異常が発生してるかどうかを検出・判定することができ、前記負荷にショ−ト異常が発生しているかどうかを検出・判定することができるので、各チャンネル毎にリ−ク電流異常及びショ−ト異常の検出・判定を行う従来の負荷駆動回路の場合に比べ、リ−ク電流異常及びショ−ト異常の検出・判定のための回路規模を小さくし、コストダウンを図ることができる。
【００１２】
前記電源供給部がトランジスタ等を含んで構成され、リ−ク電流異常の検出・判定の場合、該トランジスタ及び前記負荷駆動部を構成するトランジスタがオフされた状態で行われるので、負荷が駆動しない微小な電流で前記リ−ク電流異常の検出・判定を行うことができる。さらに、前記接続点１点の電位を前記マイクロコンピュ−タでモニタすることでリ−ク電流異常の検出・判定及びショ−ト異常の検出・判定が行われるので、前記マイクロコンピュ−タにより前記検出・判定の電圧値を回路の特性に応じて任意に変更することができる。
【００１３】
また本発明に係る負荷駆動回路（２）は、上記負荷駆動回路（１）において、前記電源供給部が前記負荷駆動部の下流側である接地側に配設されていることを特徴としている。
【００１４】
上記負荷駆動回路（１）の場合、前記電源供給部は、前記複数個の負荷駆動部の上流側あるいは下流側の何れかに配置される。もし、前記電源供給部が前記複数個の負荷駆動部の上流側、すなわち、電源と前記複数個の負荷駆動部との間に配置された場合、電源の電圧値がリ−ク電流異常及びショ−ト異常を検出・判定するための基準値となるが、電源は変動するので、該変動を補正する必要があり、そのための回路を構成しなければならず、回路構成が複雑化する。
【００１５】
しかし、上記負荷駆動回路（２）の場合、前記電源供給部が前記複数個の負荷駆動部の下流側、すなわち、前記複数の負荷駆動部と接地間に配置されるので、安定したグランド電位をリ−ク電流異常及びショ−ト異常を検出・判定するための基準値とすることができる。従って前記電源供給部を前記上流側に配置する場合に比べて、回路構成を簡単なものにすることができる。
【００１６】
【発明の実施の形態】
以下、図面に基づいて本発明に係る負荷駆動回路の実施の形態を説明する。図１（ａ）は実施の形態に係る負荷駆動回路を概略的に示した回路構成図であり、図中、１０はＡＢＳ・ＥＣＵを示している。
【００１７】
ＡＢＳ・ＥＣＵ１０はＡ／Ｄコンバ−タ１１ａを含んだマイクロコンピュ−タ１１、負荷駆動部１２〜１４及び電源供給部１５等を含んで構成されており、マイクロコンピュ−タ１１は、負荷駆動部１２、１３〜１４を構成するＰ型ＭＯＳＦＥＴＴｒ1 、Ｔｒ2 〜Ｔｒn のゲ−トＴｒ1G、Ｔｒ2G〜ＴｒnGにそれぞれ接続されると共に、電源供給部１５を構成するＮ型ＭＯＳＦＥＴＴｒ0 のゲ−トＴｒ0Gに接続されている。
【００１８】
負荷駆動部１２を構成するＰ型ＭＯＳＦＥＴＴｒ1 のソ−スＴｒ1SはＡＢＳ・ＥＣＵ１０の電源端子ＴB を介して電源＋Ｂに接続され、ドレインＴｒ1DはＡＢＳ・ＥＣＵ１０の端子Ｔ1 に接続され、ソ−スＴｒ1Sとゲ−トＴｒ1Gとの間には、抵抗Ｒ11が介装され、ゲ−トＴｒ1GとドレインＴｒ1Dとの間にはサ−ジ吸収用の抵抗Ｒ21が介装されている。端子Ｔ1 はソレノイドコイルＬ1 の負荷電流流入側Ｌ1aに接続され、ソレノイドコイルＬ1 の負荷電流流出側Ｌ1bはＡＢＳ・ＥＣＵ１０の端子Ｔ0 を介して電源供給部１５を構成するＮ型ＭＯＳＦＥＴＴｒ0 との接続点である接続点Ａに接続されている。
【００１９】
負荷駆動部１３を構成するＰ型ＭＯＳＦＥＴＴｒ2 のソ−スＴｒ2Sは電源端子ＴB を介して電源＋Ｂに接続され、ドレインＴｒ2DはＡＢＳ・ＥＣＵ１０の端子Ｔ2 に接続され、ソ−スＴｒ2Sとゲ−トＴｒ2Gとの間には抵抗Ｒ12が介装され、ゲ−トＴｒ2GとドレインＴｒ2Dとの間にはサ−ジ吸収用抵抗Ｒ22が介装されている。端子Ｔ2 はソレノイドコイルＬ2 の負荷電流流入側Ｌ2aに接続され、ソレノイドコイルＬ2 の負荷電流流出側Ｌ2bはＡＢＳ・ＥＣＵのＴ0 を介して接続点Ａに接続されている。
【００２０】
負荷駆動回路１４を構成するＰ型ＭＯＳＦＥＴＴｒn のソ−スＴｒnSは電源端子ＴB を介して電源＋Ｂに接続され、ドレインＴｒnDはＡＢＳ・ＥＣＵ１０の端子Ｔn に接続され、ソ−スＴＲnSとゲ−トＴｒnGとの間には抵抗Ｒ1nが介装され、ゲ−トＴＲnGとドレインＴｒnDとの間にはサ−ジ吸収用抵抗Ｒ2nが介装されている。端子Ｔn はソレノイドコイルＬn の負荷電流流入側Ｌnaに接続され、ソレノイドコイルＬn の負荷電流流出側Ｌnbは端子Ｔ0 を介して接続点Ａに接続されている。
【００２１】
電源供給部１５を構成するＮ型ＭＯＳＦＥＴＴｒ0 のソ−スＴｒ0Sは接続点Ａに接続され、ドレインＴｒ0Dは接地されている。ソ−スＴｒ0Sとゲ−トＴｒ0G間には抵抗Ｒ1 が介装され、ゲ−トＴｒ0Gとア−ス間にはサ−ジ吸収用の抵抗Ｒ2 が介装され、接続点Ａはマイクロコンピュ−タ１１に接続されている。
【００２２】
上記の如く構成された負荷駆動回路において、例えば、ソレノイドコイルＬ1 に通電する場合、電源供給部１５を構成するＮ型ＭＯＳＦＥＴＴｒ0 がオンされ、負荷駆動部１２を構成するＰ型ＭＯＳＦＥＴＴｒ1 がオンされる。他のソレノイドコイルに通電する場合も同様である。
【００２３】
〈負荷駆動部におけるリ−ク電流異常の検出・判定〉
負荷駆動部１２〜１４を構成するＰ型ＭＯＳＦＥＴＴｒ1 〜Ｔｒn をオフさせ、かつ、電源供給部１５を構成するＮ型ＭＯＳＦＥＴＴｒ0 をオフさせた状態で、接続点Ａの電圧Ｖ0 が所定値α以上であるかどうかで判定される。上記状態のもとで、接続点Ａの電圧Ｖ0 が所定値α以上であれば（図１（ｂ１）参照）、負荷駆動部１２〜１４の少なくとも一か所以上の負荷駆動部に許容値を超えるリ−ク電流が発生していると判定される（∵前記許容値を超えるリ−ク電流が発生すると、接続点Ａ（＝Ｎ型ＭＯＳＦＥＴＴｒ0 のソ−スＴＲ0S、ドレインＴＲ0D間）の電圧Ｖ0 が上昇する）。
【００２４】
〈電源供給部１５におけるリ−ク電流異常の検出・判定〉
負荷駆動部の１２〜１４を構成するＰ型ＭＯＳＦＥＴＴｒ1 〜Ｔｒn をオフさせ、かつ、電源供給部１５を構成するＮ型ＮＯＳＦＥＴＴｒ0 をオフさせた状態で、接続点Ａの電圧Ｖ0 が所定値β以下であるかどうかで判定される。上記状態のもとで、接続点Ａの電圧Ｖ0 が所定値β以下であれば（図１（ｂ１）参照）、Ｎ型ＭＯＳＦＥＴＴｒ0 にリ−ク電流異常が発生していると判定される（∵Ｎ型ＭＯＳＦＥＴＴｒ0 にリ−ク電流異常が発生すると、接続点Ａの電圧が低下する）。
【００２５】
〈ソレノイドコイルＬ1 〜Ｌn のショ−ト異常の検出・判定〉
負荷駆動部１２〜１４を構成するＰ型ＭＯＳＦＥＴＴｒ1 〜Ｔｒn をオンさせ、かつ、電源供給部１５を構成するＮ型ＭＯＳＦＥＴＴｒ0 をオンさせた状態で、接続点Ａの電圧Ｖ0 が所定値γ以上であれば（図１（ｂ２）参照）、ソレノイドコイルＬ1 〜Ｌn の少なくとも一つ以上のソレノイドコイルにショ−ト異常が発生していると判定される（∵例えば、所定値γをＮ型ＭＯＳＦＥＴＴｒ0 のソ−スＴｒ0S、ドレインＴｒ0D間の飽和電圧に設定しておけば、少なくとも一つ以上のソレノイドコイルがショ−ト異常を起こしていると、端子Ｔ0 に＋Ｂ電源が印加されるので、接続点Ａの電圧が上昇する）。
【００２６】
以上説明したように本発明の実施の形態に係る負荷駆動回路にあっては、接続点Ａの電圧をモニタするのみで、負荷駆動部１２〜１４及び電源供給部１５におけるリ−ク電流異常を検出・判定することができると共に、ソレノイドコイルＬ1 〜Ｌn のショ−ト異常を検出・判定することができる。すなわち、従来の負荷駆動回路の場合に必要であった各チャンネル毎のリ−ク電流異常及びショ−ト異常を検出・判定するための回路ＩＣ２３が不要となり、回路規模を小さくすることができ、コストダウンを図ることができる。
【００２７】
また、電源供給部１５が負荷駆動部１２〜１４と接地との間に配置されているので、安定したグランド電位をリ−ク電流異常及びショ−ト異常検出・判定の基準値とすることができ、電源＋Ｂの変動を補正する回路も不要である。
【００２８】
また、電源供給部１５がＮ型ＭＯＳＦＥＴＴｒ0 等で構成され、Ｎ型ＭＯＳＦＥＴＴｒ0 をオフさせた状態でリ−ク電流異常の検出・判定が行われるので、ソレノイドコイルＬ1 〜Ｌn をオンさせない微小な電流でリ−ク電流異常の検出・判定を行うことができる。また、所定値α、β、γの値を回路の特性に応じてマイクロコンピュ−タ１１により任意に設定することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態に係る負荷駆動回路を概略的に示した回路図であり、（ｂ１）はリ−ク電流異常を検出・判定する際の正常、異常の電圧範囲を示した模式図であり、（ｂ２）はショ−ト異常を検出・判定する際の正常、異常の電圧範囲を示した模式図である。
【図２】従来の負荷駆動回路を概略的に示した回路図である。
【符号の説明】
１０  ＡＢＳ・ＥＣＵ
１１  マイクロコンピュ−タ
１２、１３、１４  負荷駆動部
１５  電源供給部
Ａ  接続点
Ｔｒ1 、Ｔｒ2 、Ｔｒn   Ｐ型ＭＯＳＦＥＴ（駆動素子）
Ｔｒ0   Ｎ型ＭＯＳＦＥＴ（トランジスタ）
Ｌ1 、Ｌ2 、Ｌn   ソレノイドコイル（負荷）
Ｌ1b、Ｌ2b、Ｌnb  負荷電流流出側
【図１】
0003788812.tif 000002
【図２】
0003788812.tif 000003