(57)【特許請求の範囲】
【請求項１】
外部から供給される入力制御電流に従って半導体レーザを駆動する半導体レーザ駆動回路において、
前記入力制御電流を集積回路内部の制御電流に変換する入力回路と、
前記入力回路から出力される制御電流と前記半導体レーザの光出力を検出する光検出器からフィードバックされる該光出力に応じたモニタ電流との差電流に応じた電圧を増幅する制御増幅回路と、
前記制御増幅回路からの出力に対応して前記半導体レーザに駆動電流を供給する出力回路と、
前記入力回路の入力から前記制御増幅回路の出力までの信号経路で生じるオフセットを補償するオフセット補償回路とを備え、
前記オフセット補償回路は、前記半導体レーザの駆動指令が与えられた直後の期間において前記入力回路への前記入力制御電流を遮断し、かつ前記制御増幅回路の出力を前記出力回路の入力から切り離した状態で前記オフセットを検知し、該検知結果に基づいて該オフセットの補償を行うことを特徴とする半導体レーザ駆動回路。
【請求項２】
前記入力回路への前記入力制御電流をオン／オフする第１のスイッチと、
前記制御増幅回路の出力と前記出力回路の入力との間に挿入された第２のスイッチとをさらに備え、
前記オフセット補償回路は、前記半導体レーザの駆動指令が与えられたとき、一時的に前記第１のスイッチをオフ状態としかつ前記第２のスイッチを制御して前記制御増幅回路の出力を前記出力回路の入力から切り離すと共に、前記制御増幅回路からの出力を取り込んだ状態で前記オフセットを検知することを特徴とする請求項１記載の半導体レーザ駆動回路。
【請求項３】
前記オフセット補償回路は、
前記制御増幅回路の出力電圧と基準電圧とを比較し、両者の大小関係に応じた極性の出力信号を出力する第１の比較器と、
前記第１の比較器の出力信号極性に従ってアップカウントまたはダウンカウントを行ってディジタル値を出力するアップダウンカウンタと、
前記アップダウンカウンタからの出力ディジタル値をアナログ電流に変換して前記入力回路にフィードバックするＤ／Ａ変換器と、
前記第１の比較器の出力信号をフィルタリングするフィルタと、
前記フィルタの出力電圧が所定範囲内にあるか否かを判定して前記オフセット検知終了タイミングを決定する第２の比較器とを有することを特徴とする請求項２記載の半導体レーザ駆動回路。
【請求項４】
前記入力回路は、
前記入力制御電流を電流／電流変換する電流／電流変換回路と、
前記電流／電流変換回路からの出力電流を外部からの制御信号に基づいて制御される変換比で切り換えて出力する電流切換回路とを有することを特徴とする請求項１記載の半導体レーザ駆動回路。
【請求項５】
前記制御増幅回路は、
前記入力回路からの出力電流と前記モニタ電流との差電流に応じた電圧を入力とする、一対の能動負荷を有する差動増幅器と、
前記一対の能動負荷から一対の電流入力端にそれぞれ入力される電流を一対の電流出力端へ所望の分配比で分配する電流分配回路と、
前記一対の電流出力端からの出力電流の差電流を検出して出力する差電流検出回路と、
前記差電流検出回路により検出された差電流を電圧に変換して出力する出力段回路とを有することを特徴とする請求項１記載の半導体レーザ駆動回路。
【請求項６】
外部から供給される入力制御電流に従って半導体レーザを駆動する半導体レーザ駆動回路において、
前記入力制御電流を集積回路内部の制御電流に変換する電流／電流変換回路と、
前記電流／電流変換回路から出力される制御電流を外部からの制御信号に基づいて制御される変換比で切り換えて出力する電流切換回路と、
前記電流切換回路から出力される制御電流と前記半導体レーザの光出力を検出する光検出器からフィードバックされる該光出力に応じたモニタ電流との差電流に応じた電圧を増幅する制御増幅回路と、
前記制御増幅回路からの出力に対応して前記半導体レーザに駆動電流を供給する出力回路とを備え、
前記電流／電流変換回路、電流切換回路、制御増幅回路及び出力回路は集積回路として構成され、前記制御電流とモニタ電流との差電流を電圧に変換して前記制御増幅回路に供給する電流／電圧変換抵抗が該集積回路に外付け素子として接続されることを特徴とする半導体レーザ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置等に用いられる半導体レーザを入力制御電流に応じて駆動する半導体レーザ駆動回路に関する。
【０００２】
【従来の技術】
光ディスク装置、レーザプリンタ及び光通信システム等では、記録あるいは伝送すべき情報に対応した入力制御電流が集積回路外部から供給され、この入力制御電流に応じて半導体レーザに駆動電流を供給する集積回路により構成される半導体レーザ駆動回路が用いられる。このような半導体レーザ駆動回路の公知例としては、例えば特開平４−２０８５８１号、特開平８−８３９４８号がある。
【０００３】
これらの公知例の半導体レーザ駆動回路では、半導体レーザの光出力を光検出器で検出し、これにより得られたモニタ電流と入力制御電流を比較して、両者の差が最小となるように広帯域のフィードバック制御を行い、半導体レーザを駆動する構成がとられている。これらの構成では通常、外部から供給される入力制御電流を受ける入力回路や、この入力回路を介して与えられる制御電流と半導体レーザの光出力のモニタ電流との差電流に応じた電圧を増幅して出力回路に供給する制御増幅回路でオフセットが発生する。このオフセットは、ＣＭＯＳトランジスタで回路を構成した場合、特に顕著に発生する。
【０００４】
【発明が解決しようとする課題】
半導体レーザ駆動回路に上述したようなオフセットがあると、例えば光ディスク装置の場合、以下のような問題点が発生する。まず、このオフセットは半導体レーザを低出力光量とする再生時においては、無視できない大きな誤差となる。例えば、このオフセットにより半導体レーザの出力光量が所望値以上になると、光ディスク上の既に記録されている情報を徐々に消去してしまい、また半導体レーザの出力光量が所望値以下になると、再生信号のＳ／Ｎが低下して正常な再生が不可能となる。
【０００５】
一方、光ディスク装置などの市場の強い低消費電力化・低コスト化の要求に応えるには、半導体レーザ駆動回路を全ＣＭＯＳトランジスタ構成とすることが望まれる。ところが、ＣＭＯＳトランジスタ回路では、入力回路や制御増幅回路のオフセット電圧は従来のバイポーラトランジスタ回路に比較して極めて大きいために上述した問題が顕著となり、このオフセットを低減させない限り全ＣＭＯＳトランジスタ構成とすることは不可能に近い。
【０００６】
さらに、光ディスク装置の光学系の各種仕様、例えば半導体レーザの種類や、この半導体レーザからモニタ用光検出器に至る光学経路固有のモニタ量等の違いに対応するには、フィードバックループのループゲインを広範囲に調整可能とし、かつモニタ電流の大きさに合わせて外部からの入力制御電流の大きさを増減する必要がある。しかし、前述した公知例の半導体レーザ駆動回路では、前者に関しては制御増幅回路によるループゲイン可変能力には限界があるために、十分に対応することが難しいという問題があり、また後者についてはモニタ電流の大きさに合わせて入力制御電流の大きさを増減しようとすると、消費電力の増加や入力制御電流の伝送Ｓ／Ｎの低下を招くという問題があった。
【０００７】
従って、本発明の目的は、オフセットを十分に低減して、例えば全ＣＭＯＳトランジスタ回路構成においても半導体レーザを安定に駆動できる半導体レーザ駆動回路を提供することにある。
【０００８】
さらに、本発明の他の目的は、フィードバックループのループゲインを広範囲に調整でき、またモニタ電流の大きさに適合した制御が容易な半導体レーザ駆動回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明は外部から供給される入力制御電流に従って半導体レーザを駆動する集積回路により構成される半導体レーザ駆動装置において、入力制御電流を集積回路内部の制御電流に変換する電流／電流変換回路を含む入力回路と、この入力回路から出力される制御電流と半導体レーザの光出力を検出する光検出器からフィードバックされる該光出力に応じたモニタ電流との差電流に応じた電圧を増幅する制御増幅回路と、この制御増幅回路からの出力に対応して半導体レーザに駆動電流を供給する出力回路と、入力回路の入力から制御増幅回路の出力までの信号経路で生じるオフセットを補償するオフセット補償回路とを備え、オフセット補償回路は半導体レーザの駆動指令が与えられた直後の期間において入力回路への前記入力制御電流を遮断し、かつ制御増幅回路の出力を出力回路の入力から切り離した状態でオフセットを検知し、該検知結果に基づいて該オフセットの補償を行うことを特徴とする。
【００１０】
また、入力回路への入力制御電流をオン／オフする第１のスイッチと、制御増幅回路の出力と出力回路の入力との間に挿入された第２のスイッチとをさらに備え、オフセット補償回路において半導体レーザの駆動指令が与えられたとき、一時的に第１のスイッチをオフ状態としかつ第２のスイッチを制御して制御増幅回路の出力を電流増幅出力回路の入力から切り離すと共に、制御増幅回路からの出力を取り込んだ状態でオフセットを検知することを特徴とする。
【００１１】
オフセット補償回路は、より具体的には制御増幅回路の出力電圧と基準電圧とを比較し、両者の大小関係に応じた極性の出力信号を出力する第１の比較器と、この第１の比較器の出力信号極性に従ってアップカウントまたはダウンカウントを行ってディジタル値を出力するアップダウンカウンタと、このアップダウンカウンタからの出力ディジタル値をアナログ電流に変換して入力回路にフィードバックするＤ／Ａ変換器と、第１の比較器の出力信号をフィルタリングするフィルタと、このフィルタの出力電圧を例えば二つの基準電圧と比較して所定範囲内にあるか否かを判定することで、オフセット検知終了タイミングを決定する第２の比較器とを有する。
【００１２】
このように構成された半導体レーザ駆動回路では、入力回路の入力から制御増幅回路の出力までの信号経路で生じるオフセットが効果的に低減され、低消費電力・低コスト化のために回路を全てＣＭＯＳトランジスタ回路により構成した場合でも、半導体レーザの出力光量を入力制御電流に応じた値に安定に制御することができる。従って、この半導体レーザ駆動回路を例えば光ディスクの記録・再生に用いる半導体レーザの駆動に適用した場合、出力光量が所望値から大きく外れることによる光ディスク上の既記録情報の損傷・消去や、再生信号Ｓ／Ｎの低下といった問題を避けることが可能となる。
【００１３】
また、入力回路は電流／電流変換回路からの出力電流を外部からの制御信号に基づいて制御される変換比で切り換えて出力する電流切換回路をさらに有することが望ましい。このような電流切換回路を追加することにより、入力制御電流の設定範囲を大きくすることなく、電流切換回路の出力電流、すなわち制御増幅回路への入力電圧を大きく変化させることができ、半導体レーザの駆動電流の制御精度を低下させることなく、光ディスク装置に設けられる種々の仕様の出力光モニタ用光学系に対応することが可能となり、また入力制御電流を増減することによる消費電力の増加や伝送Ｓ／Ｎの低下の問題も解決される。
【００１４】
制御増幅回路は、より具体的には入力回路からの出力電流とモニタ電流との差電流に応じた電圧を入力とする、一対の能動負荷を有する差動増幅器と、これら一対の能動負荷から一対の電流入力端にそれぞれ入力される電流を一対の電流出力端へ外部からの制御信号に従った分配比で分配する電流分配回路と、この電流分配回路の一対の電流出力端からの出力電流の差電流を検出して出力する差電流検出回路と、この差電流検出回路により検出された差電流を電圧に変換して出力する出力段回路とを有する。これにより増幅段が差動増幅器一段からなる遅延の少ない構成でありながら、増幅機能と利得可変機能を併せ持つ制御増幅回路とすることができる。
【００１５】
さらに、本発明に係る他の半導体レーザ駆動装置は、入力制御電流を集積回路内部の制御電流に変換する電流／電流変換回路と、この電流／電流変換回路から出力される制御電流を外部からの制御信号に基づいて制御される変換比で切り換えて出力する電流切換回路と、入力回路から出力される制御電流と前記半導体レーザの光出力を検出する光検出器からフィードバックされる該光出力に応じたモニタ電流との差電流を電圧に変換する電流／電圧変換抵抗と、この電流／電圧変換抵抗の両端間に生じる電圧を増幅する制御増幅回路と、この制御増幅回路からの出力に対応して前記半導体レーザに駆動電流を供給する出力回路とを備え、電流／電流変換回路、電流切換回路、制御増幅回路及び出力回路は集積回路として構成され、電流／電圧変換抵抗は該集積回路に外付け素子として接続されていることを特徴とする。
【００１６】
この半導体レーザ駆動回路によると、半導体レーザ装置に用いられる半導体レーザの種類や出力光モニタ用光学系の仕様に応じて、電流切換回路における変換比を外部からの制御により変更し、かつ外付けの電流／電圧変換抵抗を交換することができる。すなわち、半導体レーザ装置の光学系では、半導体レーザ自体の発光効率、半導体レーザからの光出力の光検出器への分配比、光検出器における受光感度等によりモニタ電流の大きさが変動するが、この半導体レーザ駆動回路は、モニタ電流の大きさに適合した制御が容易化され、その場合、入力制御電流を大きく増減する必要がないので、消費電力の増加や伝送Ｓ／Ｎの低下が問題となることもなくなる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（半導体レーザ装置の全体構成）
図１は、本発明の一実施形態に係る半導体レーザ装置の構成を示すブロック図である。図１において、半導体レーザ駆動回路（以下、ＬＤ駆動回路という）１は、この例では１チップの集積回路によって構成され、第１のスイッチ２、電流／電流変換回路３、ロジック入力部４、基準電圧源５、電流切換回路６、ゲイン設定回路７、制御増幅回路８、オフセット補償回路９、第２のスイッチ１０、電流駆動出力回路１１及び高周波重畳回路１２を有する。
【００１８】
また、ＬＤ駆動回路１には集積回路の外部接続端子として、制御電流入力端子２０、電流変換ゲイン設定端子２１，２２、光量制御オン・オフ制御端子２３、高周波重畳オン・オフ端子２４、ループゲイン設定端子２５、ＧＮＤ（グラウンド）端子２６、高周波重畳振幅設定端子２７、高周波重畳周波数設定端子２８、駆動感度設定端子２９、ＬＤ駆動端子３０、電源供給端子３１、モニタ電流フィードバック端子３２及び基準電圧端子３３が備えられている。
【００１９】
ＬＤ駆動端子３０には半導体レーザ（以下、ＬＤという）５０のカソード端子が接続され、ＬＤ５０のアノード端子は電源Ｖｃｃに接続されるとともに、ＬＤ５０の光出力を受けるように配置されたフォトダイオードからなる光出力モニタ用の光検出器５１のカソード端子に接続され、光検出器５１のアノード端子はモニタ電流フィードバック端子３２に接続されている。
【００２０】
さらに、ＬＤ駆動回路１を構成する集積回路の外付け素子として、ループゲイン設定端子２５、高周波重畳振幅設定端子２７、高周波重畳周波数設定端子２８、駆動感度設定端子２９に、それぞれのパラメータを設定するための設定用抵抗４０，４１，４２，４３が接続され、またモニタ電流フィードバック端子３２と基準電圧端子３３との間には、制御電流とモニタ電流との差電流を電圧に変換するための電流／電圧変換抵抗４４が接続されている。
【００２１】
（半導体レーザ装置の概略動作）
次に、図１の各部の詳細な構成を説明する前に、半導体レーザ装置全体の概略的な動作について述べる。
ＬＤ５０の出力光は光検出器５１により検出され、光検出器５１からＬＤ５０の光出力に応じたモニタ電流が出力される。このモニタ電流は、モニタ電流フィードバック端子３２を介して制御増幅回路８の反転入力端子にフィードバック（負帰還）される。制御増幅回路８の反転入力端子は、基準電圧源５により基準電圧端子３３、電流／電圧変換抵抗４４及びモニタ電流フィードバック端子３２を介してバイアスされている。
【００２２】
一方、制御電流入力端子２０を介してＬＤ駆動回路１の外部から入力される入力制御電流は、第１のスイッチ２を介して電流／電流変換回路３に入力され、ここの電流／電流変換回路３で集積回路の内部電流（電流／電流変換回路３での内部帰還電流）に変換された後、電流切換回路６においてロジック入力部４によって制御される電流変換比で切り換えられる。
【００２３】
従って、電流／電圧変換抵抗４４で電流切換回路６からの制御電流と光検出器５１からのモニタ電流との差電流が電圧（誤差電圧）に変換され、この差電流、つまり電流／電圧変換抵抗４４の両端間に生じる誤差電圧が最小となるように制御増幅回路８にフィードバック制御が施される。制御増幅回路８からの出力は、第２のスイッチ１０を介して電流増幅器からなる電流駆動出力回路１１に入力され、ここで電流増幅された後、ＬＤ駆動端子３０を介してＬＤ５０に駆動電流として供給される。
【００２４】
ここで、外付けの電流／電圧変換抵抗４４を変更することでループゲインを大きくとることができ、仕様の異なる各種光学系の対応が可能となる。さらに、電流切換回路６において、外部から端子２１，２２を介して入力される電流ゲイン設定信号Ｇ１，Ｇ２に従ってロジック入力部４により入出力電流の変換比を可変とすることで、電流検出器５１から出力される種々の大きさのモニタ電流値に対応することが可能となり、汎用性が向上する。
【００２５】
一方、オフセット補償回路９によって、電流／電流変換回路３の入力から制御増幅回路８の出力までの信号経路で生じるオフセットが補償（除去）される。このオフセット補償回路９は、まずロジック入力部４からＬＤ駆動指令が与えられた直後の期間において、第１のスイッチ２をオフとして電流／電流変換回路２への入力制御電流を遮断し、かつ第２のスイッチ１０をオフセット補償回路９の入力側へ接続して、制御増幅回路８の出力を電流駆動出力回路１１の入力から切り離し、電流駆動出力回路１１を完全にオフとした状態で、制御増幅回路８の出力電圧を取り込み、この出力電圧が所定の基準電圧（中電位）となるまで電流／電流変換回路３に電流をフィードバックすることで、オフセットを検知する。
【００２６】
そして、以後このオフセット検知結果、すなわち電流／電流変換回路３へのフィードバック電流を保持し、第１のスイッチ２をオンとして電流／電流変換回路２に入力制御電流を与えると共に、第２のスイッチ１０を電流駆動出力回路１１の入力側切り換えて制御増幅回路８の出力を電流駆動出力回路１１に伝達することにより、電流駆動出力回路１１から端子３０を介してＬＤ５０に駆動電流を供給し、ＬＤ５０を駆動する。これにより上述したオフセットがキャンセルされる結果、制御信号電流とモニタ電流との差電流は極めて微小となり、入力制御電流に応じた正確な光出力を得ることができる。
【００２７】
なお、高周波重畳回路１２はＬＤ５０の戻り光ノイズを抑制するために、ＬＤ５０に供給する駆動電流に適当な周波数及び振幅の高周波電流を重畳させるものであるが、この手法は既に周知であるため、詳細な説明は省略する。
【００２８】
（オフセット補償回路９について）
図２及び図３を用いて、オフセット補償回路９のさらに詳細な構成と動作を説明する。図２はオフセット補償回路９の詳細な構成を示すブロック図、図３はそのタイミングチャートである。
【００２９】
図２に示されるように、オフセット補償回路９は制御増幅回路８の出力電圧と基準電圧（中電位）Ｖref1とを比較して、両者の大小関係に応じた極性の出力信号を発生するコンパレータ（第１の比較器）６０と、コンパレータ６０の出力信号Ｐ２をフィルタリングするフィルタ（例えば、ローパスフィルタ）６１と、フィルタ６１の出力電圧を二つの基準電圧Ｖref2，Ｖref3と比較して、これらの基準電圧Ｖref2とＶref3の間の範囲内にあるか否かを判定することでオフセット検知終了タイミングを決定するウインドウコンパレータ（第２の比較器）６２と、コンパレータ６０の出力信号極性に従ってアップカウントまたはダウンカウントを行うアップダウンカウンタ６３と、アップダウンカウンタ６３の出力ディジタル値をアナログ電流に変換する電流モードのＤ／Ａ変換器６４、及びＬＤ駆動指令信号Ｐ１とウインドウコンパレータ６２の出力Ｐ３に従って第１のスイッチ２及び第２のスイッチ１０を制御するスイッチ制御信号Ｐ４を生成すると共に、アップダウンカウンタ６３に供給するクロックを生成するタイミング発生器６５から構成され。
【００３０】
次に、図３のタイミングチャートを用いてオフセット補償回路９の動作を説明する。タイミング発生器６５は、図１のロジック入力部４からのＬＤ駆動指令信号Ｐ１を受け、第１のスイッチ２をオフとし、第２のスイッチ１０をオフセット補償回路９の入力側に接続すると共に、アップダウンカウンタ６３へのクロックの供給を開始する。アップダウンカウンタ６３は、このクロック供給開始前の状態でＤ／Ａ変換器６４の出力ディジタル値がゼロになるように初期値がプリセットされているものとする。
【００３１】
ここで、制御増幅回路８の出力にΔＶの電圧のオフセット（オフセット電圧）があるものとすると、このオフセットΔＶと基準電圧Ｖref1がコンパレータ６０により比較される結果、コンパレータ６０の出力信号はΔＶとＶref1との大小関係に応じた極性となる。アップダウンカウンタ６３は、このコンパレータ６０の出力信号極性に応じて、ロジック入力部４から供給されるクロックをアップカウントまたはダウンカウントする。アップダウンカウンタ６３の出力ディジタル値は、Ｄ／Ａ変換器６４によりアナログ電流に変換され、この電流が電流／電流変換回路３にフィードバックされることにより、オフセットΔＶが減少する方向に制御が行われる。
【００３２】
このようにしてオフセットΔＶは、アップダウンカウンタ６３のカウント動作と共に徐々にゼロに向かう。オフセットΔＶがゼロ近傍に収束すると、ΔＶは基準電圧Ｖref1を中心として振動するので、これに伴いコンパレータ６０の出力Ｐ２にパルス列が発生する。オフセットΔＶがゼロ近傍に収束したことを判定する手段は種々の方法が考えられるが、ここでは以下のようにコンパレータ６０の出力パルスをフィルタ６１によりフィルタリング（平均化）し、このフィルタ６１の出力をウインドウコンパレータ６２により判定することで行っている。
【００３３】
コンパレータ６０の出力Ｐ２にパルス列が続いて発生して、フィルタ６１の出力が二つの基準電圧Ｖref2，Ｖref3の中間レベルになり、オフセットが十分にキャンセルされた状態となった時点で、ウインドウコンパレータ６２の出力Ｐ３は低レベルから高レベルに転じる。ウインドウコンパレータ６２の出力が高レベルになると、タイミング発生器６５はアップダウンカウンタ６３へのクロックの供給を停止して、アップダウンカウンタ６３の出力ディジタル値を保持させると共に、第１のスイッチ２をオンとし、第２のスイッチ１０を電流駆動出力回路１１の入力側に接続する。これにより以後、オフセットΔＶがゼロの状態に保持された状態で、ＬＤ駆動回路１はＬＤ５０を駆動する。
【００３４】
（制御増幅回路８について）
図１のような構成で広帯域のフィードバック制御を行おうとする場合は、制御増幅回路８の遅延も大きな問題となるため、制御増幅回路８は増幅段の段数が最小であることが望ましい。図４は、段数の少ない構成で、しかも利得可変機能を有する制御増幅回路８の具体回路を示している。
【００３５】
図４に示す制御増幅回路８は、大きく分けて図１の電流切換回路６から出力される制御電流とＬＤ５０の光出力のモニタ電流との差電流に応じた電圧を増幅する一対の能動負荷を有する差動増幅器９１と、この差動増幅器９１の一対の能動負荷から一対の電流入力端に入力される電流を一対の電流出力端へ所望の分配比で分配する電流分配回路９２と、この一対の電流出力端からの出力電流の差電流を検出して出力する差電流検出回路９３、及び差電流検出回路９３により検出された差電流を電圧に変換して出力する出力段回路９４から構成される。
【００３６】
さらに詳しく説明すると、差動増幅器９１は差動対ＭＯＳトランジスタ７２，７４と電流源７３及び電流源７５，７６から構成される。差動対ＭＯＳトランジスタ７２，７４は、各々のゲートが非反転入力端子７０及び反転入力端子７１にそれぞれ接続され、各々のソースは電流源７３の一端に共通に接続され、各々のドレインは一対の能動負荷である電流源７５，７６の各一端にそれぞれ接続されている。非反転入力端子７０は、図１の基準電圧源５及び基準電圧端子３３に接続され、反転入力端子７１は、電流切換回路６の出力端子及びモニタ電流フィードバック端子３２に接続されている。電流源７３の他端はＧＮＤ（グラウンド）端子９０に接続され、また電流源７５，７６の他端は電源Ｖｃｃの端子８６に接続されている。
【００３７】
電流分配回路９２は、いわゆるギルバートセルと呼ばれる回路であって、二組の差動対ＭＯＳトランジスタ７７，７８及び７９，８０からなり、図１のゲイン設定回路７から端子８７，８８を介して入力されるゲイン設定信号（Gain-set)に従って二つの電流出力の分配比が変化するように構成されている。すなわち、電流分配回路９２の第１、第２の電流入力端である差動対ＭＯＳトランジスタ７７，７８の各々のソース及び差動対ＭＯＳトランジスタ７９，８０の各々のソースは、差動増幅器９１における能動負荷である電流源７５，７６にそれぞれ共通に接続され、ＭＯＳトランジスタ７７，８０のゲートは端子８７に、ＭＯＳトランジスタ７８，７９のゲートは端子８８にそれぞれ共通に接続されている。ＭＯＳトランジスタ７７，７９のドレイン及びＭＯＳトランジスタ７８，８０のドレインは、それぞれ共通に接続されて電流分配回路９２の第１、第２の電流出力端となる。
【００３８】
電流分配回路９２の第１の電流出力端には、差電流検出回路９３のダイオード接続されたＭＯＳトランジスタ８１のドレイン及びゲートが接続され、電流分配回路９２の第２の電流出力端には、差電流検出回路９３のもう一つのＭＯＳトランジスタ８２のドレインが接続されている。ＭＯＳトランジスタ８１，８２の各々のソースは、ＧＮＤ端子９０に接続されている。
【００３９】
ＭＯＳトランジスタ８１，８２はカレントミラーを形成しており、ＭＯＳトランジスタ８１のドレインに電流分配回路９２の第１の電流出力端からの電流が流れ込み、これと同じ電流がＭＯＳトランジスタ８２のドレインに流れ込む。このため、結果として差電流検出回路９３ではＭＯＳトランジスタ８２のドレインに流れ込む電流と、電流分配回路９２の第２の電流出力端からの出力電流との差電流、すなわち電流分配回路９２の第１、第２の電流出力端からの出力電流の差電流が検出されることになる。
【００４０】
差電流検出回路９３により検出された差電流は、電流源８３とキャパシタ８４及びＭＯＳトランジスタ８５から構成される出力段回路９４により電圧に変換され、出力端子８９より出力される。
【００４１】
このように図４に示した制御増幅回路８は、差動増幅器９１の能動負荷（電流源７５，７６）とＧＮＤ端子９０との間に、図１のゲイン設定回路７から出力されるゲイン設定信号Gain-setにより電流分配比を変化させる電流分配回路９２及び差電流検出回路９３を挿入して利得可変機能を持たせることにより、増幅段としては差動増幅器９１のみの１段からなる遅延の少ない構成で、増幅機能と利得可変機能を実現することができる。
【００４２】
（入力回路（電流／電流変換回路３及び電流切換回路６）について）
本実施形態におけるＬＤ駆動回路１においては、外部からの入力制御電流を受ける入力回路が電流／電流変換回路３及び電流切換回路６によって構成される。電流／電流変換回路３には制御電流入力端子２０から第１のスイッチ２を介して入力制御電流が与えられるが、この入力制御電流は通常、集積回路であるＬＤ駆動回路１の外部においてＤ／Ａ変換器の出力電流として生成されている。従って、このＤ／Ａ変換器の有限のビット精度から、種々の仕様の出力光モニタ用光学系が光ディスク装置で用いられた場合の光検出器５１のモニタ電流に対応させるべく、入力制御電流の設定範囲を大きくしようとすると、電流設定精度が劣化する。
【００４３】
図５は、このような問題点を回避できるようにした電流／電流変換回路３及び電流切換回路６の具体回路を示している。図５において、電流／電流変換回路３は二つの電流／電圧変換抵抗１００，１０１と演算増幅器１０２及びＭＯＳトランジスタ１０３から構成される。電流／電圧変換抵抗１００は第１のスイッチ２の他端及び演算増幅器１０２の非反転入力端子と電源Ｖｃｃとの間に接続され、制御電流入力端子２０からスイッチ２を介して入力される入力制御電流を電圧に変換する。もう一つの電流／電圧変換抵抗１０１は電源Ｖｃｃと演算増幅器１０２の反転入力端子との間に接続され、内部帰還電流を電圧に変換する。ＭＯＳトランジスタ１０３はゲートが演算増幅器１０２の出力端子に接続され、ドレインが演算増幅器１０２の反転入力端子に接続されることにより、内部帰還電流を生成する。
【００４４】
この電流／電流変換回路３では、演算増幅器１０２の非反転入力端子と反転入力端子が同電位となるように、つまり二つの電流／電圧変換抵抗１００，１０１の電圧降下の差がゼロとなるように働くので、通常はＭＯＳトランジスタ１０３のドレインに入力制御電流と同じ大きさの電流が流れる。
【００４５】
ところが、演算増幅器１０２の反転入力端子には、さらに図１のオフセット補償回路９の出力端子（図２のＤ／Ａ変換器６４の出力端子）が接続されており、電流／電圧変換抵抗１０１には内部帰還電流とオフセット補償回路９からフィードバックされる電流の和が流れるので、電流／電流変換回路３の出力電流は、入力制御電流のみならずオフセット補償回路９からの出力電流によっても変化することになり、これによりオフセット調整が可能となる。
【００４６】
一方、電流切換回路６は複数のＭＯＳトランジスタ１１０，１１１，１１２，１１３とアナログスイッチ（電流スイッチ）１１４から構成される。ＭＯＳトランジスタ１１０，１１１，１１２，１１３は、電流／電流変換回路３内のＭＯＳトランジスタ１０３とゲートが共通に接続されることにより、ＭＯＳトランジスタ１０３と共にカレントミラーを形成しており、ＭＯＳトランジスタ１０３と同じドレイン電流が流れる。
【００４７】
アナログスイッチ１１４は、図１の電流変換ゲイン設定端子２１，２２に入力される電流変換ゲイン設定信号Ｇ１，Ｇ２に基づきロジック入力部４から供給される電流切換信号に従って、電流切換回路６の出力端子に接続するＭＯＳトランジスタ１１０，１１１，１１２，１１３の出力数を切り換える。このようにすると、電流切換信号に応じて電流切換回路６の出力電流を、電流／電流変換回路３で生成した制御電流の任意の整数倍に切り換えることができる。従って、入力制御電流の設定範囲を大きくすることなく、電流切換回路６の出力電流を大きく変化させることができ、ＬＤ駆動電流の精度を低下させることなく、種々の仕様の出力光モニタ用光学系に対応することが可能となる。
【００４８】
（応用例について）
次に、本発明に係るＬＤ駆動回路を用いた図６に示す光ディスク装置について説明する。
図６において、半導体レーザ駆動回路（ＬＤ駆動回路）２０１は図１に示したとＬＤ駆動回路１と同様のものである。図１に示したＬＤ５０及びその光出力モニタ用の光検出器５１は、固定光学ユニット２０２内に設けられる。固定光学ユニット２０２の内部の詳細については図示していないが、この固定光学ユニット２０２ではＬＤの出力光を例えばコリメータレンズ、複合プリズム及びガルバノミラー等の光学素子を経て移動光学ヘッド２０３に導びく。
【００４９】
移動光学ヘッド２０３は、スピンドルモータにより回転する光ディスク２０４に光ビームを集束させて照射する対物レンズ及びこれをフォーカス方向及びトラッキング方向に移動させるためのアクチュエータ等を含んで構成され、光ディスク２０４の半径方向に移動可能となっている。
【００５０】
光ディスク２０４に記録された情報を再生するときは、ＬＤから記録時よりも低パワーのレーザビームが読み出し用ビームとして出力され、固定光学ユニット２０２から移動光学ヘッド２０３に導かれ、移動光学ヘッド２０３により光ディスク２０４上に微小な光スポットとして照射される。光ディスク２０４からの反射光は、移動光学ヘッド２０３を経て固定光学ユニット２０２に導かれる。固定光学ユニット２０２においては、移動光学ヘッド２０３から導かれてきた反射光が複合プリズムで入射光と分離され、再生用ホログラム素子により再生用光検出器に集光される。
【００５１】
再生用光検出器の出力は、プリアンプと加減算回路を主体として構成された演算処理回路２０５に入力され、再生情報信号とフォーカスサーボ及びトラッキングサーボのためのサーボ用信号が生成される。サーボ用信号はサーボ回路２０７に導かれ、これに基づきサーボ回路２０７が移動光学ヘッド２０３を制御することによって、フォーカスサーボ及びトラッキングサーボを行う。
【００５２】
再生情報信号は２値化／ＰＬＬ回路２０６に導かれ、ここで再生情報のディジタル処理可能とするために２値化されるとともに、再生クロックが生成される。生成された２値化信号及び再生クロックは、メインコントローラ２０８に入力される。メインコントローラ２０８は変復調回路及び誤り訂正回路を備えるほか、サーボ回路２０７とレーザコントローラ２０９を制御する機能を有し、レーザコントローラ２０９とのインタフェース等を含んで構成される。
【００５３】
レーザコントローラ２０９は、データバス及びアドレスバスを介してメインコントローラ２０８と接続され、メインコントローラ２０８からの制御の下で図１に示した制御電流入力端子２０、電流変換ゲイン設定端子２１，２２、光量制御オン・オフ制御端子２３、高周波重畳オン・オフ端子２４等へ供給する各種の信号を生成する。
【００５４】
光ディスク２０４への情報の記録時には、レーザコントローラ２０９内において記録すべき情報に応じた制御電流がＤ／Ａ変換器により生成され、ＬＤ駆動回路２０１に入力される。そして、ＬＤ駆動回路２０１から出力される駆動電流がＬＤに供給されることにより、ＬＤから再生時よりも高パワーのレーザビームが書き込み用ビームとして出力され、先の再生時と同様に固定光学ユニット２０２から移動光学ヘッド２０３を経て光ディスク２０４上に微小な光スポットとして照射される。これによって、光ディスク２０４上に情報が記録される。このような記録可能な光ディスク２０４は、特に方式が限定されるものではないが、例えば光磁気方式あるいは相変化方式の光ディスクが用いられる。
【００５５】
このような光ディスク装置に、本発明に基づくＬＤ駆動回路２０１を含む半導体レーザ装置を適用することによって、従来技術の問題点が解消される。すなわち、ＬＤ駆動回路２０１内で生じるオフセットが効果的に低減されるため、ＬＤの出力光量が所望値以上に上昇することによる光ディスク２０４上の既記録情報の損傷や消去を防止でき、逆にＬＤの出力光量が所望値以下に下がることによる再生信号Ｓ／Ｎの低下を避けることができる。
【００５６】
また、ＬＤ駆動回路２０１を前述のように全ＣＭＯＳトランジスタ構成としながらもオフセットが十分に低減されるため、光ディスク装置の低消費電力化・低コスト化の要求に容易に応えることができる。
【００５７】
さらに、ＬＤ駆動回路２０１においては、前述したように入力回路において、電流／電流変換回路の出力電流を電流切換回路により外部からの切換信号に従って制御される電流変換比で切り換えて出力するようにすると共に、この制御電流と光検出器からのモニタ電流との差電流を電圧に変換する電圧／電流変換抵抗を集積化されたＬＤ駆動回路２０１に対し外付け素子として設けることで、その値を容易に変更できるようにしている。従って、ＬＤ駆動回路２０１への入力制御電流を大きく増減させることなく、光ディスク装置の光学系に用いられるＬＤの種類や光検出器等のモニタ用光学系のモニタ量の違いに対応することができ、入力制御電流を増減することによる消費電力の増加や伝送Ｓ／Ｎの低下という問題も解決することができる。
【００５８】
【発明の効果】
以上説明したように、本発明の半導体レーザ駆動回路によれば、回路内で発生するオフセットを十分に低減できるので、例えば回路を消費電力及びコスト面で有利であるが発生するオフセットの大きい全ＣＭＯＳ回路構成としても、半導体レーザを安定に駆動でき、光ディスク装置での既記録データの消去や再生Ｓ／Ｎの低下といった問題を解消することが可能となる。
【００５９】
また、本発明の半導体レーザ駆動回路は、フィードバックループのループゲインを広範囲に調整でき、さらにモニタ電流の大きさに適合した制御が容易であるため、光ディスク装置の光学系の種々の仕様に対応することが可能であり、汎用性に富むという利点がある。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体レーザ装置の構成を示すブロック図
【図２】同実施形態におけるオフセット補償回路の詳細な構成を示すブロック図
【図３】同実施形態におけるオフセット補償回路の動作を説明するためのタイミングチャート
【図４】同実施形態における制御増幅回路の詳細な構成を示す回路図
【図５】同実施形態における電流／電流変換回路及び電流切換回路の詳細な構成を示す回路図
【図６】本発明の半導体レーザ駆動回路を適用した光ディスク装置の構成を示すブロック図
【符号の説明】
１…ＬＤ駆動回路
２…第１のスイッチ
３…電流／電流変換回路（入力回路）
４…ロジック入力部
５…基準電圧源
６…電流切換回路（入力回路）
７…ゲイン設定回路
８…制御増幅回路
９…オフセット調整回路
１０…第２のスイッチ
１１…電流駆動出力回路
１２…高周波重畳回路
４４…電流／電圧変換抵抗
５０…ＬＤ（半導体レーザ）
５１…モニタ用光検出器
６０…コンパレータ（第１の比較器）
６１…フィルタ
６２…ウインドウコンパレータ（第２の比較器）
６３…アップダウンカウンタ
６４…電流モードＤ／Ａ変換器
６５…タイミング発生器
９１…差動増幅器
９２…電流分配回路
９３…差電流検出回路
９４…出力段回路
【図１】
0003785020.tif 000002
【図２】
0003785020.tif 000003
【図３】
0003785020.tif 000004
【図４】
0003785020.tif 000005
【図５】
0003785020.tif 000006
【図６】
0003785020.tif 000007