(57)【特許請求の範囲】
【請求項１】
半導体レーザの一端が接続されるとともに、前記半導体レーザを駆動する駆動電流を出力するトランジスタが接続される第１の端子と、
前記半導体レーザの他端に供給される駆動電圧を制御するための信号を出力する第２の端子と、
前記第１の端子の電圧と基準電圧とを比較し、これら電圧の誤差電圧に応じて前記第２の端子から出力される前記信号を制御し、前記第１の端子の電圧を前記トランジスタの耐圧以下に制御する保護回路とを具備し、
前記トランジスタは第１の電圧により駆動され、前記半導体レーザの前記駆動電圧は、前記第１の電圧より高い第２の電圧であり、前記保護回路は前記第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下に制御することを特徴とするレーザ駆動回路。
【請求項２】
前記トランジスタは、ＮチャネルＭＯＳトランジスタであることを特徴とする請求項１記載のレーザ駆動回路。
【請求項３】
再生時の設定電圧に応じて再生時の駆動電流を生成する第１の駆動回路と、
記録時の設定電圧に応じて記録時の駆動電流を生成する第２の駆動回路と、
半導体レーザの一端が接続されるとともに、前記第１、第２の駆動回路から出力される駆動電流が供給される第１の端子と、
前記半導体レーザの他端に供給される駆動電圧を制御するための信号を出力する第２の端子と、
前記第１の端子の電圧と基準電圧とを比較し、これら電圧の誤差電圧に応じて前記第２の端子から出力される前記信号を制御し、前記第１の端子の電圧を第１、第２の駆動回路を構成するトランジスタの耐圧以下に制御する保護回路とを具備し、
前記第１、第２の駆動回路は、第１の電圧により駆動され、前記半導体レーザの前記駆動電圧は、前記第１の電圧より高い第２の電圧であり、前記保護回路は前記第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下に制御することを特徴とするレーザ駆動回路。
【請求項４】
第１、第２の駆動回路を構成するトランジスタは、ＮチャネルＭＯＳトランジスタであることを特徴とする請求項３記載のレーザ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばデータを書き込むことが可能なコンパクトディスク（ＣＤ−Ｒ／ＲＷ）、デジタルバーサタイルディスク（ＤＶＤ−ＲＡＭ）、光磁気ディスク（ＭＯ）等の光ディスク記録再生装置に適用され得るレーザ駆動回路に関する。
【０００２】
【従来の技術】
光ディスク記録再生装置の半導体レーザ装置は、半導体レーザを駆動する複数の駆動回路を有している。各駆動回路は、外部から設定される電圧に応じて出力電流を制御するＭＯＳトランジスタを有している。これら駆動回路の出力電流は加算され、この加算された出力電流を半導体レーザに供給することにより半導体レーザが駆動される。
【０００３】
【発明が解決しようとする課題】
ところで、近時、半導体レーザの高出力化の必要性に起因してその駆動電圧は高くなる傾向にある。この一方で、半導体レーザを駆動する駆動回路は、消費電力低減の要求から電源電圧が低下される傾向にある。
【０００４】
上記駆動電圧が高い半導体レーザを駆動するためには、駆動回路を構成する素子の一部又は全部を高耐圧の素子により構成する必要がある。しかし、駆動回路を高耐圧の素子により構成する場合、新たな回路設計が必要である。また、高耐圧素子と、低耐圧素子を混在させる場合、製造プロセスが増大するという問題が発生する。さらに、高耐圧素子により駆動回路を構成した場合、記録パルスの特性の劣化や消費電力の増大という問題が発生する。
【０００５】
このように、駆動回路を高耐圧素子により構成することは得策ではなく、半導体レーザの駆動電圧より低い電圧で動作可能な駆動回路の開発が望まれている。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、半導体レーザの駆動電圧以下の電圧により動作して半導体レーザを駆動することができ、しかも、半導体レーザの駆動電圧に耐え得るレーザ駆動回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明のレーザ駆動回路の第１の態様は、半導体レーザの一端が接続されるとともに、前記半導体レーザを駆動する駆動電流を出力するトランジスタが接続される第１の端子と、前記半導体レーザの他端に供給される駆動電圧を制御するための信号を出力する第２の端子と、前記第１の端子の電圧と基準電圧とを比較し、これら電圧の誤差電圧に応じて前記第２の端子から出力される前記信号を制御し、前記第１の端子の電圧を前記トランジスタの耐圧以下に制御する保護回路とを具備し、前記トランジスタは第１の電圧により駆動され、前記半導体レーザの前記駆動電圧は、前記第１の電圧より高い第２の電圧であり、前記保護回路は前記第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下に制御することを特徴とする。
【０００９】
本発明のレーザ駆動回路の第２の態様は、再生時の設定電圧に応じて再生時の駆動電流を生成する第１の駆動回路と、記録時の設定電圧に応じて記録時の駆動電流を生成する第２の駆動回路と、半導体レーザの一端が接続されるとともに、前記第１、第２の駆動回路から出力される駆動電流が供給される第１の端子と、前記半導体レーザの他端に供給される駆動電圧を制御するための信号を出力する第２の端子と、前記第１の端子の電圧と基準電圧とを比較し、これら電圧の誤差電圧に応じて前記第２の端子から出力される前記信号を制御し、前記第１の端子の電圧を第１、第２の駆動回路を構成するトランジスタの耐圧以下に制御する保護回路とを具備し、前記第１、第２の駆動回路は、第１の電圧により駆動され、前記半導体レーザの前記駆動電圧は、前記第１の電圧より高い第２の電圧であり、前記保護回路は前記第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下に制御することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
図１は、本発明の第１の実施形態を示すものであり、レーザ駆動回路の回路構成を示している。このレーザ駆動回路１において、端子２には駆動電流を設定するための設定電圧Ｖｃが供給され、端子３５には駆動パルス信号／ＣＰが供給される。前記端子２にはＯＰアンプ（演算増幅器）３の非反転入力端が接続されている。このＯＰアンプ３の出力端はＮチャネルＭＯＳトランジスタ４及び５のゲートに接続されている。これらトランジスタ４、５のソース及び基板は接地端子１２に接続されている。
【００１３】
前記トランジスタ４のドレインはＮチャネルＭＯＳトランジスタ６のソースに接続され、前記トランジスタ５のドレインはＮチャネルＭＯＳトランジスタ７のソースに接続されている。このトランジスタ７のドレインは端子２０に接続されている。これらトランジスタ６、７の基板は前記接地端子１２に接続されている。トランジスタ５、７は、後述する半導体レーザＬＤの駆動用トランジスタであり、他のトランジスタよりサイズが大きく設定されている。すなわち、トランジスタ４、６のゲート幅Ｗ１を、例えばＷ１＝Ａとした場合、トランジスタ５、７のゲート幅Ｗ２は、例えばＷ２＝Ｎ×Ａ（Ｎ＞１）に設定されている。
【００１４】
また、前記トランジスタ６のドレインはＰチャネルＭＯＳトランジスタ８のドレイン及びゲートに接続されるとともに、ＰチャネルＭＯＳトランジスタ９のゲートに接続されている。これらトランジスタ８、９はカレントミラー回路を構成しており、これらトランジスタ８、９のソース及び基板は電源端子２１に接続されている。この電源端子２１には電源Ｖｃｃが供給されている。
【００１５】
前記トランジスタ９のドレインはＮチャネルＭＯＳトランジスタ１０のドレインに接続されている。このトランジスタ１０のゲートは前記トランジスタ６のゲートに接続されるとともに、前記電源端子２１に接続されている。このトランジスタ１０の基板は前記接地端子１２に接続され、ソースは前記ＯＰアンプ３の反転入力端に接続されるとともに、抵抗１１を介して接地端子１２に接続されている。
【００１６】
一方、前記端子３５には、インバータ回路ＩＶ１及びバッファ回路ＢＦ１の入力端が接続されている。前記インバータ回路ＩＶ１は電流通路が前記電源端子２１と接地端子１２の相互間に直列接続されたＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１４により構成されている。これらトランジスタ１３、１４のゲートは前記端子３５に接続され、ドレインは前記トランジスタ７のゲートに接続されている。
【００１７】
前記バッファ回路ＢＦ１は、電流通路が前記電源端子２１と接地端子１２の相互間に直列接続されたＰチャネルＭＯＳトランジスタ１５とＮチャネルＭＯＳトランジスタ１６、及び電流通路が前記電源端子２１と接地端子１２の相互間に直列接続されたＰチャネルＭＯＳトランジスタ１７とＮチャネルＭＯＳトランジスタ１８とにより構成されている。前記トランジスタ１５、１６のゲートは前記トランジスタ１３、１４のゲートに接続され、これらトランジスタ１５、１６のドレインはトランジスタ１７、１８のゲートに接続されている。これらトランジスタ１７、１８のドレインはキャパシタ１９を介して前記ＯＰアンプ３の出力端に接続されている。
【００１８】
一方、端子３２には、電源電圧Ｖｃｃより高い半導体レーザＬＤの電源電圧Ｖｐが印加される。この端子３２にはＮＰＮトランジスタ２３のコレクタが接続されるとともに、抵抗２２の一端が接続されている。この抵抗２２の他端はトランジスタ２３のベースに接続されている。このトランジスタ２３のベースは抵抗２４を介して端子２５に接続される。また、トランジスタ２３のエミッタと前記端子２０の相互間には半導体レーザＬＤが接続される。この半導体レーザＬＤのアノードと接地間にはキャパシタ２６が接続されている。
【００１９】
前記トランジスタ２３は、半導体レーザＬＤを含む光ピックアップから離れた位置に配置される。トランジスタ２３には電源電圧Ｖｃｃより高い電圧Ｖｐが供給されるため、このトランジスタ２３の発熱量は大きい。したがって、トランジスタ２３を光ピックアップから離れた位置に配置することにより、光ピックアップに対するトランジスタ２３の熱の影響を抑えることができる。
【００２０】
前記レーザ駆動回路１は、電源電圧Ｖｃｃにより駆動される。したがって、レーザ駆動回路１の各トランジスタは半導体レーザＬＤの電源電圧Ｖｐより低い電圧で動作する低耐圧のトランジスタである。このため、レーザ駆動回路１は、前記電源電圧Ｖｐからレーザ駆動回路１内の各トランジスタを保護する保護回路３３を有している。
【００２１】
すなわち、前記端子２０と端子２５との相互間には、保護回路３３が接続されている。この保護回路３３において、基準電圧生成回路２７は、基準電圧Ｖｒｅｆを発生する。この基準電圧ＶｒｅｆはＯＰアンプ２８の反転入力端に供給される。このＯＰアンプ２８の非反転入力端は、低域通過フィルタ（ＬＰＦ）３４を介して前記端子２０に接続される。この低域通過フィルタ３４は例えばキャパシタ２９と、抵抗３０とにより構成され、前記半導体レーザＬＤの駆動電流ＩＬＤに含まれる高周波信号成分を除去する。前記抵抗３０はＯＰアンプ２８の非反転入力端と端子２０の相互間に直列接続され、キャパシタ２９はＯＰアンプ２８の非反転入力端と接地間に接続されている。ＯＰアンプ２８の出力端にはＮチャネルＭＯＳトランジスタ３１のゲートが接続されている。このトランジスタ３１のドレインは前記端子２５に接続され、ソース及び基板は接地されている。
【００２２】
次に、上記構成における動作について説明する。前記設定電圧Ｖｃは端子２を介してＯＰアンプ３の非反転入力端に供給される。このＯＰアンプ３の出力電圧はトランジスタ４、５のゲートに供給される。トランジスタ４のドレインにはゲートに供給された電圧に応じたドレイン電流が流れる。トランジスタ６、８には、トランジスタ４のドレイン電流と同じ電流が流れる。この電流はトランジスタ８からトランジスタ９にミラーされ、トランジスタ１０に流れる。このトランジスタ１０に流れる電流がモニタ電流Ｉｍとして抵抗１１に帰還される。モニタ電流Ｉｍに応じて抵抗１１に発生する電圧は、端子２に供給される設定電圧Ｖｃと等しくなるよう、ＯＰアンプ３により帰還制御される。すなわち、モニタ電流Ｉｍと設定電圧Ｖｃ、抵抗１１の抵抗値Ｒ１１との関係は式（１）のようになる。
【００２３】
Ｉｍ＝Ｖｃ／Ｒ１１                    …（１）
一方、前述したように、トランジスタ５のゲート幅Ｗ２はトランジスタ４のゲート幅Ｗ１のＮ倍に設定されている。このため、半導体レーザＬＤの駆動電流ＩＬＤは、式（２）に示すように、モニタ電流ＩｍのＮ倍となる。
【００２４】
ＩＬＤ＝Ｉｍ×Ｎ                      …（２）
トランジスタ５により生成される駆動電流ＩＬＤは、トランジスタ７、端子２０を介して半導体レーザＬＤに供給される。すなわち、端子３５に供給される駆動パルス信号／ＣＰは、インバータ回路ＩＶ１を介してトランジスタ７のゲートに供給される。このため、トランジスタ７は駆動パルス信号／ＣＰに応じてオン、オフされ、前記駆動電流ＩＬＤがトランジスタ７、端子２０を介して半導体レーザＬＤに供給される。
【００２５】
トランジスタ７のスイッチング動作に伴い、トランジスタ４、５のゲート電圧が変動する。このゲート電圧の変動は、トランジスタ７のゲートに供給される駆動パルス信号／ＣＰの反転信号と逆相の信号をキャパシタ１９を介してトランジスタ４、５のゲートに供給することにより抑えることができる。したがって、駆動電流ＩＬＤに切替ノイズが重畳されることを防止でき、安定な駆動電流ＩＬＤを発生することができる。
【００２６】
また、前記保護回路３３は、端子２０の電圧をトランジスタ７の耐圧電圧以下に制御する。すなわち、ＯＰアンプ２８は、基準電圧生成回路２７から供給される基準電圧Ｖｒｅｆと低域通過フィルタ回路３４を介して供給される端子２０の電圧を比較し、これらの誤差電圧を出力する。この誤差電圧はトランジスタ３１のゲートに供給される。このトランジスタ３１は、誤差電圧に応じてトランジスタ２３のベース電圧を制御する。このため、トランジスタ２３のエミッタ電圧、すなわち、半導体レーザＬＤのアノード電圧ＶＬＤＡ（半導体レーザＬＤの駆動電圧）が制御され、端子２０の電圧がトランジスタ７の耐圧電圧以下に制御される。尚、抵抗２２、２４は半導体レーザＬＤの電源電圧Ｖｐを分圧し、トランジスタ２３のベース電圧を制御するとともにに端子２５の端子電圧Ｖｃｎｔをトランジスタ３１の耐圧電圧以下にしている。
【００２７】
上記第１の実施形態によれば、レーザ駆動回路１の内部に保護回路３３を設け、この保護回路３３のＯＰアンプ２８により、半導体レーザＬＤの駆動電流ＩＬＤを出力するトランジスタ７が接続される端子２０の電圧と基準電圧生成回路２７から出力される基準電圧Ｖｒｅｆとを比較し、このＯＰアンプ２８の出力電圧に応じて半導体レーザＬＤにレーザ駆動電圧（半導体レーザＬＤのアノード電圧ＶＬＤＡ）を供給するトランジスタ２３を制御している。したがって、レーザ駆動回路の電源電圧Ｖｃｃより高い駆動電圧により駆動される半導体レーザＬＤを使用する際において、端子２０の電圧をトランジスタ７の耐圧以下となるように制御できるため、低耐圧のトランジスタによりレーザ駆動回路を構成できる。このため、レーザ駆動回路内に低耐圧素子と高耐圧素子を設ける必要がないため、製造プロセスの増大を防止でき、製造コストの高騰を抑え得る利点を有している。
【００２８】
また、半導体レーザＬＤを駆動するトランジスタ７は、ＮチャネルＭＯＳトランジスタにより構成されている。このため、高速な動作が可能であり、レーザ駆動回路１の高周波特性を向上させることが可能である。
【００２９】
（第２の実施形態）
図２は、本発明の第２の実施形態を示すものであり、レーザ駆動回路を用いたＣＤ−Ｒ等に適用される半導体レーザ装置を示している。
【００３０】
この半導体レーザ装置において、レーザ駆動回路４１の端子４２、４３、４４、４５には、再生時の駆動電流を設定する再生時駆動電流設定電圧ＶＲＤＣ、記録時の駆動電流を設定する記録時駆動電流設定電圧ＶＷＤＣ１、記録時のオーバードライブ電流を設定するオーバードライブ電流設定電圧ＶＷＤＣ２、消去時の駆動電流を設定する消去時駆動電流設定電圧ＶＥＤＣがそれぞれ供給される。これら設定電圧ＶＲＤＣ、ＶＷＤＣ１、ＶＷＤＣ２、ＶＥＤＣは、それぞれ駆動回路４６、４７、４８、４９の一方入力端に供給される。これら駆動回路４６、４７、４８、４９は図１に示すレーザ駆動回路１のうち保護回路３３を除く構成とされている。各駆動回路４６、４７、４８、４９の一方入力端子は、図１の端子２に相当する。
【００３１】
また、端子５０、５１、５２、５３、５４、５５には、駆動回路をオン、オフする制御信号ＥＮＢＬ、半導体レーザのオン、オフを設定する制御信号／ＯＵＴＲ、記録パルス信号／ＯＵＴＷ１、オーバードライブ記録パルス信号／ＯＵＴＷ２、消去パルス信号／ＯＵＴＥ、後述する高周波信号重畳回路５７をオン、オフ制御する制御信号ＨＦＭがそれぞれ供給される。これら信号ＥＮＢＬ、／ＯＵＴＲ、／ＯＵＴＷ１、／ＯＵＴＷ２、／ＯＵＴＥ、ＨＦＭはロジック回路５６に供給される。
【００３２】
このロジック回路５６は、図３に示すように、信号ＥＮＢＬ、／ＯＵＴＲ、／ＯＵＴＷ１、／ＯＵＴＷ２、／ＯＵＴＥ、ＨＦＭに応じて、再生時の駆動パルス信号ＣＰＲ、記録時の駆動パルス信号ＣＰＷ１、記録時オーバードライブの駆動パルス信号ＣＰＷ２、消去時の駆動パルス信号ＣＰＥ、高周波信号重畳回路５７の駆動パルス信号ＣＰＨＦＭを生成する。前記駆動パルス信号ＣＰＲ、ＣＰＷ１、ＣＰＷ２、ＣＰＥは、前記駆動回路４６、４７、４８、４９の他方入力端子（図１の端子３５に相当する）にそれぞれ供給され、前記駆動パルス信号ＣＰＨＦＭは高周波信号重畳回路５７を構成する発振器（ＯＳＣ）５７ａに供給される。
【００３３】
各駆動回路４６、４７、４８、４９は、各設定電圧ＶＲＤＣ、ＶＷＤＣ１、ＶＷＤＣ２、ＶＥＤＣ、及び各駆動パルス信号ＣＰＲ、ＣＰＷ１、ＣＰＷ２、ＣＰＥに応じて、図３に示すように、再生電流Ｉｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２、消去電流Ｉｄｅを生成し、これら電流Ｉｄｒ、Ｉｄｗ１、Ｉｄｗ２、Ｉｄｅを出力する。また、再生時、及び消去時において、再生電流Ｉｄｒ、消去電流Ｉｄｅには、高周波信号重畳回路５７から供給される高周波信号が重畳される。
【００３４】
図３に示すように、光ディスクに記録されたデータの再生、消去、及び光ディスクに対するデータの記録動作において、半導体レーザを駆動するための駆動電流は再生電流Ｉｄｒをベースとして生成される。すなわち、消去時には再生電流Ｉｄｒに消去電流Ｉｄｅが重畳され、記録時には記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２がさらに重畳される。このようにして生成された駆動電流ＩLDは、端子５８に接続された半導体レーザＬＤに供給される。
【００３５】
また、レーザ駆動回路４１の端子５９には、再生又は消去時における前記重畳電流の振幅を設定する切り換え信号Ａｓｅｔが供給される。この切り換え信号Ａｓｅｔは前記発振器５７ａに接続された増幅器５７ｂに供給される。さらに、端子６０、６１、６２には抵抗６３、６４、６５がそれぞれ接続されている。抵抗６３は再生時における前記発振器５７ａの発振振幅を調整する抵抗、抵抗６４は消去時における前記発振器５７ａの発振振幅を調整する抵抗であり、これら抵抗６３、６４は前記増幅器５７ｂに接続されている。また、前記抵抗６５は発振器５７ａの発振周波数を調整する抵抗であり、発振器５７ａに接続されている。
【００３６】
また、端子７０は電源電圧Ｖｃｃが供給される電源端子であり、端子７１、７２は接地端子である。
【００３７】
一方、端子３２には、電源電圧Ｖｃｃより高い半導体レーザＬＤの電源電圧Ｖｐが印加される。この端子３２にはＮＰＮトランジスタ２３のコレクタが接続されるとともに、抵抗２２の一端が接続されている。この抵抗２２の他端はトランジスタ２３のベースに接続されている。このトランジスタ２３のベースは抵抗２４を介して端子７３に接続される。
【００３８】
また、トランジスタ２３のエミッタと前記端子５８の相互間には半導体レーザＬＤが接続される。この半導体レーザＬＤのアノードと接地間にはキャパシタ２５が接続されている。このキャパシタ２５には、レーザ駆動回路４１の動作時に、前記高周波信号重畳回路５７から出力される高周波信号が、図示矢印に示す経路で流れる。
【００３９】
さらに、トランジスタ２３のベースには、図示せぬ外部回路より制御信号Ｃｓが供給されている。この制御信号Ｃｓは、例えば半導体レーザＬＤが非動作時にトランジスタ２３をオフ状態とし、半導体レーザＬＤに対する電源の供給を停止する。
【００４０】
前記端子５８と端子７３の相互間には、保護回路７４が接続されている。この保護回路７４の構成は図１に示す保護回路３３と同様である。すなわち、基準電圧生成回路２７は、基準電圧Ｖｒｅｆを発生する。この基準電圧ＶｒｅｆはＯＰアンプ２８の反転入力端に供給される。このＯＰアンプ２８の非反転入力端は、低域通過フィルタ（ＬＰＦ）３４を介して前記端子５８に接続される。この低域通過フィルタ３４は、図１と同様にキャパシタと、抵抗とにより構成されている。ＯＰアンプ２８の出力端にはＮチャネルＭＯＳトランジスタ３１のゲートが接続されている。このトランジスタ３１のドレインは前記端子７３に接続され、ソース及び基板は接地されている。
【００４１】
上記保護回路７４の動作は、図１に示す保護回路３３と同様であり、駆動回路４６〜４９を構成するトランジスタの耐圧以下に保持するよう、端子５８の電圧を制御する。
【００４２】
図４は、上記保護回路７４の動作を示すものであり、図４（ａ）は、半導体レーザＬＤの駆動電流ＩＬＤを示し、図４（ｂ）は、半導体レーザＬＤのアノード電圧ＶＬＤＡを示し、図４（ｃ）は、半導体レーザＬＤのカソード電圧ＶＬＤＫ（レーザ駆動回路４１の端子５８の電圧）を示している。図４（ｂ）（ｃ）に示すように、半導体レーザＬＤのアノード電圧ＶＬＤＡが上昇した場合においても、半導体レーザＬＤのカソード電圧ＶＬＤＫは、ほぼ電源電圧Ｖｃｃに保持される。したがって、レーザ駆動回路４１を構成する低耐圧のトランジスタを保護することができる。
【００４３】
上記第２の実施形態によれば、再生電流Ｉｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２、消去電流Ｉｄｅを図１に示す構成と同様の駆動回路４６、４７、４８、４９により生成している。このため、消費電流を大幅に削減することができるとともに、高速動作が可能なレーザ駆動回路を構成できる。
【００４４】
しかも、保護回路７４は、半導体レーザＬＤのカソード及び駆動回路４６、４７、４８、４９の出力端が接続される端子５８の電圧をほぼ電源電圧Ｖｃｃに保持している。このため、駆動回路４６、４７、４８、４９を含むレーザ駆動回路４１を低耐圧のトランジスタにより構成することができるため、製造プロセスの増大を防止できるとともに、製造コストの高騰を抑えることができる。
【００４５】
図５は、本発明の第３の実施形態を示すものであり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。第３の実施形態において、半導体レーザＬＤのアノードと端子３２の相互間にはＰＮＰトランジスタ８０が接続されている。このトランジスタ８０のベースは抵抗２４を介して前記端子７３に接続されている。
【００４６】
上記第３の実施形態によれば、半導体レーザＬＤにＰＮＰトランジスタ８０を介して電源を供給している。ＰＮＰトランジスタ８０はロスが少ないため、電源電圧が低下した場合においても、半導体レーザＬＤに適切な駆動電圧を供給することができる利点を有している。
【００４７】
尚、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００４８】
【発明の効果】
以上、詳述したように本発明によれば、半導体レーザの駆動電圧未満の電圧により動作して半導体レーザを駆動することができ、しかも、半導体レーザの駆動電圧に耐え得るレーザ駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図。
【図２】本発明の第２の実施形態を示す構成図。
【図３】図２の動作を示す波形図。
【図４】図２の保護回路の動作を示す波形図。
【図５】本発明の第３の実施形態を示す構成図。
【符号の説明】
４１…レーザ駆動回路、
３、２８…ＯＰアンプ、
２７…基準電圧発生回路、
ＩＶ１…インバータ回路、
ＢＦ１…バッファ回路、
７…トランジスタ、
３３、７４…保護回路、
ＬＤ…半導体レーザ、
４６、４７、４８、４９…駆動回路。
【図１】
0003831197.tif 000002
【図２】
0003831197.tif 000003
【図３】
0003831197.tif 000004
【図４】
0003831197.tif 000005
【図５】
0003831197.tif 000006