(57)【特許請求の範囲】
【請求項１】
固体撮像素子から出力される色信号をＲ−Ｇ、Ｂ−Ｇ信号に変換し、更にＢ−Ｙ、Ｒ−Ｙ信号に変換する色信号処理回路において、
ガンマ補正されたレッドおよびブルー信号からガンマ補正された緑信号を引いて１０ビットのＲ−Ｇ、Ｂ−Ｇ信号を生成する減算器と、
この減算器の出力に接続され、上記Ｒ−Ｇ信号にはＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、Ｂ−Ｇ信号にはＢ−ヒュー係数およびＢ−ゲイン係数をそれぞれ掛けた後、それぞれ異なるヒュー、ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えてＢ−Ｙ、Ｒ−Ｙ信号に変換し、しかも１０ビットのＲ−Ｇ、Ｂ−Ｇ信号を８ビットのＢ−Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲイン制御部と、
このヒュー／ゲイン制御部の出力に接続され、ズームモードの時、ヒュー／ゲイン制御部において変換された８ビットのＢ−Ｙ、Ｒ−Ｙ信号をズーム処理するズーム処理部と、
上記ヒュー／ゲイン制御部の出力および上記ズーム処理部の出力に接続され、ヒュー／ゲイン制御部からのＢ−Ｙ、Ｒ−Ｙ信号または上記ズーム処理部においてズーム処理されたＢ−Ｙ、Ｒ−Ｙ信号を、カラー・バースト信号を４倍した周波数を有するクロック（ＣＬ；４ｆｓｃ）に同期させて出力する周波数変換部とを具備することを特徴とする色信号処理回路。
【請求項２】
請求項１記載の色信号処理回路において、上記ヒュー／ゲイン制御部から出力されるＢ−Ｙ、Ｒ−Ｙ信号は、固体撮像素子のピックセル・クロックに同期していることを特徴とする色信号処理回路。
【請求項３】
請求項１記載の色信号処理回路において、上記ヒュー／ゲイン制御部は、
Ｒ−Ｇ信号を固体撮像素子のピックセル反転クロックの１／２倍周波数を有するクロック（反転Ｈｆｓ）に同期させて出力するスイッチおよびラッチと、
Ｂ−Ｇ信号を固体撮像素子のピックセル・クロックの１／２倍の周波数を有するクロック（Ｈｆｓ）に同期させて出力するスイッチおよびラッチと、
上記スイッチおよびラッチから反転ＨｆｓまたはＨｆｓクロックに同期して出力されるＲ−Ｇ、Ｂ−Ｇ信号を、上記反転Ｈｆｓクロックの１／２倍の周波数を有するクロック（反転Ｈｆｓ／２）に従ってスイッチングさせ、Ｒ−Ｇ、Ｒ−Ｇ、Ｂ−Ｇ、Ｂ−Ｇ・・・の形態に再配列するスイッチと、
上記再配列スイッチの出力を遅延させる遅延部と、
上記反転ＨｆｓクロックとＨｆｓ／２クロックのタイミングによって、Ｂ−ゲイン、Ｒ−ゲイン、Ｂ−ヒュー、Ｒ−ヒュー係数を選択、出力する選択部と、
上記遅延部を通じて出力されるＲ−ＧまたはＢ−Ｇ信号に上記選択部を通じて出力されるＢ−ゲイン、Ｒ−ゲイン、Ｂ−ヒュー、Ｒ−ヒュー係数のいずれか１つの係数を掛ける掛算器と、
上記掛算器から出力される１０ビットのヒューおよびゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を８ビットの色差信号に変換するリミッティング部と、
上記リミッティング部において８ビットに変換されて出力されるそれぞれ異なるヒュー、ゲイン係数が掛けられたＲ−ＧおよびＢ−Ｇ信号を互いに加えてＢ−Ｙ、Ｒ−Ｙ信号に変換する変換部とを備えることを特徴とする色信号処理回路。
【請求項４】
請求項３記載の色信号処理回路において、上記変換部は、
上記リミッティング部の出力を固体撮像素子のピックセル・クロックの２周期ほど遅延させる遅延部と、
上記リミッティング部から出力される色差信号と上記遅延部から出力される色差信号を加える加算器から構成されることを特徴とする色信号処理回路。
【請求項５】
請求項１記載の色信号処理回路において、上記周波数変換部は、
上記ヒュー／ゲイン制御部から出力されるＢ−Ｙ信号を、カラー・バースト信号を４倍した周波数を有する反転クロック（反転ＣＬ）を２分周したクロック（反転ＣＬ／２）に同期させて出力するスイッチおよびラッチと、
上記ヒュー／ゲイン制御部から出力されるＲ−Ｙ信号を、カラー・バースト信号を４倍した周波数を有するクロック（ＣＬ）を２分周したクロック（ＣＬ／２）に同期させて出力するスイッチおよびラッチと、
上記スイッチおよびラッチから反転ＣＬ／２またはＣＬ／２クロックに同期してそれぞれ出力されるＢ−Ｙ、Ｒ−Ｙ信号をＣＬ／２クロックに従ってスイッチングさせて、カラー・バースト信号を４倍した周波数を有するクロック（ＣＬ）に同期したＢ−Ｙ、Ｒ−Ｙ信号を出力するスイッチとから構成されることを特徴とする色信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の一種のカラーＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）用のカメラデジタル信号処理（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ：以下ＤＳＰと称する）チップの色信号処理回路に関するものであって、特に色差信号にヒュー／ゲイン制御をし原色を再現した後周波数変換を行ってズーム・データのビット数を減少させる色信号処理回路に関する。
【０００２】
【従来の技術】
一般的に、ヒュー（Ｈｕｅ）というのは、色の３要素の１つとして色の波長による感覚の差異を表し、赤、青、緑のように色等を区別されるようにする色の特徴である。
従って、ＣＣＤによって撮像された物体の色をテレビやパーソナル・コンピュータ（以下ＰＣと称する）のモニタ上に再現する時、色信号に既に決まったヒュー／ゲイン係数を掛けると、正確な色の再現ができる。
【０００３】
従来のヒュー／ゲイン制御および周波数変換回路を含むカメラＤＳＰチップの色信号処理回路は、図７の図示のように、ＣＣＤの色フィルタを通過したＷｂ（Ｗｂ＝Ｒ＋Ｇ＋２Ｂ；ブルー系統の白色）、Ｇｒ（Ｇｒ＝Ｒ＋２Ｇ；レッド系統の緑）、Ｗｒ（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；レッド系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２Ｇ；ブルー系統の緑）の色信号をブルー系統（Ｇｂ，Ｗｂ）の信号とレッド系統（Ｇｒ，Ｗｒ）の信号に再配列するスイッチおよびクランプ部１１と、該スイッチおよびクランプ部１１において再配列され出力される色信号（Ｇｂ，Ｗｂ，Ｗｒ，Ｇｒ）を互いに引いて、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信号として出力するＣｒ／Ｃｂマトリックス部１２と、上記Ｃｒ，Ｃｂ信号を利用して、Ｒ、Ｇ、Ｂ形態の色信号に変換するＲＧＢマトリックス部１３と、該ＲＧＢマトリックス部１３から出力されるレッドおよびブルー信号にガンマを掛けてやるｒｂ−ロム（ＲＯＭ）１４と、上記ＲＧＢマトリックス部１３から出力される緑信号にガンマを掛けてやるｇ−ロム（ＲＯＭ）１５と、上記ｒｂ−ロム１４においてガンマ補正されたレッドおよびブルー信号から、上記ｇ−ロム１５においてガンマ補正された緑信号を引いてＲ−Ｇ，Ｂ−Ｇ形態の色差信号を作る減算器１６と、該減算器１６から出力されるＲ−Ｇ，Ｂ−Ｇ信号、またはズーム処理されたＲ−Ｇ、Ｂ−Ｇ信号を４ｆｓｃ（ｆｓｃ；カラー・バースト信号でＮＴＳＣの場合、３．５８ＭＨｚ）に同期させる周波数変換部１７と、ズームモードになると、上記減算器１６から出力される１０ビットのＲ−Ｇ、Ｂ−Ｇ信号をズーム処理して周波数変換部１７に出力するズーム処理部１８と、上記周波数変換部１７において４ｆｓｃに同期された１０ビットのＲ−Ｇ，Ｂ−Ｇ信号にヒュー／ゲイン係数を掛けた後、８ビットのＢ−Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲイン制御部１９と、該ヒュー／ゲイン制御部１９から出力されるＢ−Ｙ、Ｒ−Ｙ信号にカラー・バースト信号を載せて出力するエンコーダ２０とから構成される。
ここにおいて、デジタルズーム機能のための上記ズーム処理部１８は、単一チップから構成されるか、システム・アプリケーションの次元でＰＣに内蔵されることもある。
【０００４】
このように構成された図７の回路は、ＣＣＤの出力を受けて、最終出力にＮＴＳＣまたはＰＡＬの規格に合うビデオ信号の色差信号（Ｂ−Ｙ，Ｒ−Ｙ）と、カラー・バースト信号を出力する。
すなわち、スイッチおよびクランプ部１１は、ＣＣＤの色フィルタを通過したＷｂ（Ｗｂ＝Ｒ＋Ｇ＋２Ｂ；ブルー系統の白色）、Ｇｒ（Ｇｒ＝Ｒ＋２Ｇ；レッド系統の緑）、Ｗｒ（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；レッド系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２Ｇ；ブルー系統の緑）の色信号をブルー系統の信号（Ｇｂ，Ｗｂ）とレッド系統（Ｇｒ，Ｗｒ）の信号に再配列してＣｒ／Ｃｂマトリックス部１２に出力する。
【０００５】
Ｃｒ／Ｃｂマトリックス部１２は、上記スイッチおよびクランプ部１１において再配列され出力される色信号（Ｇｂ，Ｗｂ，Ｗｒ，Ｇｒ）を互いに引いて、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信号を作り、ＲＧＢマトリックス部１３においては、上記Ｃｒ、Ｃｂ信号を利用してＲ、Ｇ、Ｂ形態の色信号を作る。
この時、ｒｂ−ロム１４は、上記ＲＧＢマトリックス部１３から出力されるレッドおよびブルー信号にガンマを掛け、ｇ−ロム１５は上記ＲＧＢマトリックス部１３から出力される緑信号にガンマを掛けてやる。
【０００６】
また、減算器１６は、上記ｒｂ−ロム１４においてガンマ補正されたレッドおよびブルー信号から、上記ｇ−ロム１５においてガンマ補正された緑信号を引いて、図８の（ｃ）のようにＲ−Ｇ，Ｂ−Ｇ形態の色差信号を作る。
この時、減算器１６から出力される図８の（ｃ）のＲ−Ｇ、Ｂ−Ｇ信号は１０ビットであって、ＣＣＤのピックセル・クロックである図８の（ａ）のメインクロック（ＭＣＫ）に同期されている。メインクロック（ＭＣＫ）は、２５万画素の場合８／３ｆｓｃ、３８万画素の場合４ｆｓｃであり、ｆｓｃは色の副搬送波であって、ＮＴＳＣの場合、３．５８ＭＨｚである。
【０００７】
一方、色信号はカラー・バーストと位相が合わなければ、色が正確に再現されないので、上記Ｒ−Ｇ、Ｂ−Ｇ信号は、カラー・バースト信号（ｆｓｃ）の４倍の周波数を有するクロックであるＣＬに同期させなければならず、これを周波数変換部１７で行う。
すなわち、周波数変換部１７は、上記減算器１６から出力される１０ビットのＲ−Ｇ、Ｂ−Ｇ信号を、図８の（ｂ）のようなＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させて、図８の（ｄ）のような形態に出力する。
【０００８】
ここにおいて、ズームモードになると、ズーム処理部１８は、減算器１６から出力される１０ビットのＲ−Ｇ、Ｂ−Ｇ信号をズーム処理して上記周波数変換部１７に出力し、周波数変換部１７は、ズームでない場合と同様にズーム処理された１０ビットのＲ−Ｇ、Ｂ−Ｇ信号をＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させてＲ−Ｇ0 ，Ｒ−Ｇ0 ，Ｂ−Ｇ0 ，Ｂ−Ｇ1 ，Ｒ−Ｇ2 ，Ｒ−Ｇ2 ・・・順に配列する。
【０００９】
一方、ヒュー／ゲイン制御部１９は、上記周波数変換部１７において周波数および配列の形態が変換された図８（ｄ）のような１０ビットのＲ−Ｇ信号にはＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、Ｂ−Ｇ信号にはＢヒュー係数およびＢ−ゲイン係数をそれぞれ掛けた後、それぞれ異なるヒュー、ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えてＢ−Ｙ、Ｒ−Ｙ信号を作って、図８の（ｅ）のようにＢ−Ｙ，Ｒ−Ｙ，Ｂ−Ｙ・・・順に出力する。
この時、上記Ｒ−ヒュー係数、Ｒ−ゲイン係数、Ｂ−ヒュー係数、Ｂ−ゲイン係数はそれぞれ異なる定数であって、Ｒ−ヒュー係数が掛けられたＲ−Ｇ信号と、Ｂゲイン係数が掛けられたＢ−Ｇ信号を加えて８ビットのＢ−Ｙ信号を作り、Ｒ−ゲイン係数が掛けられたＲ−Ｇ信号と、Ｂ−ヒュー係数が掛けられたＢ−Ｇ信号を加えて８ビットのＲ−Ｙ信号を作る。
【００１０】
エンコーダ２０は、上記ヒュー／ゲイン制御部１９から出力されるＢ−Ｙ，Ｒ−Ｙ信号にカラー・バースト信号を載せてＮＴＳＣまたはＰＡＬ規格に合うカラー・ビデオ信号を出力する。このエンコーダ２０には、ＰＡＬモード時、周波数をＣＬクロック（ＣＬ＝４ｆｓｃ）の５／４倍に変換する周波数変換回路、バースト信号に対する位相変換回路およびバースト信号の発生回路が含まれる。
【００１１】
【発明が解決しようとする課題】
しかるに、上記のような従来の回路では、ズーム・データであるＲ−ＧおよびＢ−Ｇ信号が１０ビットであるため、ズーム処理部１８がＤＳＰチップの外部に設計される単一チップであると、ズーム・インターフェースのためのＤＳＰチップの外部ピン数が多くなるという問題点があった。
また、システム・アプリケーションの次元、すなわちＰＣのモニタ上に撮像された物体の色を再現する時、ズーム・データが１０ビットのＲ−ＧおよびＢ−Ｇ信号であると、ズーム処理が難しく、操作が容易でないという問題点があった。
【００１２】
【課題を解決するための手段】
本発明は上記のような課題を解決するものであって、本発明の色信号処理回路は、１０ビットのＲ−Ｇ，Ｂ−Ｇ信号にまずヒュー／ゲインを制御して８ビットのＢ−Ｙ，Ｒ−Ｙ信号にした後、ＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させることによって、ズーム・データのビット数を減らし、同時にズーム・データの形態をシステム次元で処理が容易なＢ−Ｙ，Ｒ−Ｙ形態の信号として出力する。
本発明の色信号処理回路は、固体撮像素子から出力される色信号をＲ−Ｇ、Ｂ−Ｇ信号に変換し、更にＢ−Ｙ、Ｒ−Ｙ信号に変換する色信号処理回路において、上記Ｒ−Ｇ信号にはＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、Ｂ−Ｇ信号にはＢ−ヒュー係数およびＢ−ゲイン係数をそれぞれ掛けた後、それぞれ異なるヒュー、ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えてＢ−Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲイン制御部と、ズームモードの時、ヒュー／ゲイン制御部において変換されたＢ−Ｙ、Ｒ−Ｙ信号をズーム処理するズーム処理部と、上記ヒュー／ゲイン制御部からのＢ−Ｙ、Ｒ−Ｙ信号または上記ズーム処理部においてズーム処理されたＢ−Ｙ、Ｒ−Ｙ信号を、カラー・バースト信号を４倍した周波数を有するクロック（ＣＬ；４ｆｓｃ）に同期させて出力する周波数変換部とを具備することを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付図面を参照して詳細に説明する。図１は本発明による色信号処理回路の実施の形態を示すブロック図である。この図のように、実施の形態の色信号処理回路は、ＣＣＤの色フィルタを通過したＷｂ（Ｗｂ＝Ｒ＋Ｇ＋２Ｂ；ブルー系統の白色）、Ｇｒ（Ｇｒ＝Ｒ＋２Ｇ；レッド系統の緑）、Ｗｒ（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；レッド系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２Ｇ；ブルー系統の緑）の色信号をブルー系統（Ｇｂ，Ｗｂ）の信号とレッド系統（Ｇｒ，Ｗｒ）の信号に再配列するスイッチおよびクランプ部１１と、該スイッチおよびクランプ部１１において再配列され出力される色信号（Ｇｂ，Ｗｂ，Ｗｒ，Ｇｒ）を互いに引いて、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信号として出力するＣｒ／Ｃｂマトリックス部１２と、上記Ｃｒ，Ｃｂ信号を利用して、Ｒ  、Ｇ  、Ｂ  形態の色信号に変換するＲＧＢマトリックス部１３と、該ＲＧＢマトリックス部１３から出力されるレッドおよびブルー信号にガンマを掛けてやるｒｂ−ロム１４と、上記ＲＧＢマトリックス部１３から出力される緑信号にガンマを掛けてやるｇ−ロム１５と、上記ｒｂ−ロム１４においてガンマ補正されたレッドおよびブルー信号から上記ｇ−ロム１５においてガンマ補正された緑信号を引いてＲ−Ｇ、Ｂ−Ｇ形態の色差信号を作る減算器１６と、該減算器１６から出力される１０ビットのＲ−Ｇ、Ｂ−Ｇ信号にヒュー／ゲイン係数をそれぞれ掛けた後加えて８ビットのＢ−Ｙ、Ｒ−Ｙ信号に変換するヒュー／ゲイン制御部２１と、該ヒュー／ゲイン制御部２１から出力されメインクロック（ＭＣＫ）に同期されたＢ−Ｙ、Ｒ−Ｙ信号またはズーム処理されたＢ−Ｙ、Ｒ−Ｙ信号を４ｆｓｃ（ｆｓｃ；カラー・バースト信号であって、ＮＴＳＣの場合、３．５８ＭＨｚ）に同期させる周波数変換部２２と、ズーム選択時、ヒュー／ゲイン制御部２１から出力される８ビットのＢ−Ｙ、Ｒ−Ｙ信号をズーム処理して周波数変換部２２に出力するズーム処理部２３と、上記周波数変換部２２からＣＬ（４ｆｓｃ）に同期され出力されるＢ−Ｙ、Ｒ−Ｙ信号にカラー・バースト信号を載せて出力するエンコーダ２４とから構成される。
【００１４】
すなわち、本発明による色信号処理回路は、減算器１６の出力であるＲ−Ｇ、Ｂ−Ｇ信号をＣＬクロックに同期させず、まずヒュー／ゲイン制御部２１を通過させることによってＭＣＫクロックに同期したＢ−Ｙ，Ｒ−Ｙ信号を作って、これをＣＬに同期させるために、ヒュー／ゲイン制御部２１が周波数変換部２２の前に位置する。
また、ズーム・データは、ヒュー／ゲイン制御部２１の出力を使用するため、８ビットのＢ−Ｙ，Ｒ−Ｙ信号になる。
この図１の回路において、ヒュー／ゲイン制御部２１、ズーム処理部２３、周波数変換部２２を除いた残りの部分は、従来の色信号処理回路と同一である。
【００１５】
上記ヒュー／ゲイン制御部２１の具体的構成を図２に示す。この図のように、ヒュー／ゲイン制御部２１は、図１の減算器１６から出力されるＲ−Ｇ信号をメインクロック（反転ＭＣＫ）の１／２倍の周波数を有するクロック（反転Ｈｆｓ）でスイッチングするスイッチ４１およびラッチ４２と、減算器１６から出力されるＢ−Ｇ信号をメインクロック（ＭＣＫ）の１／２倍の周波数を有するクロック（Ｈｆｓ）でスイッチングするスイッチ４３およびラッチ４４と、反転ＨｆｓまたはＨｆｓクロックでスイッチングされたＲ−ＧおよびＢ−Ｇ信号を上記クロック（反転Ｈｆｓ）の１／２  倍の周波数を有するクロック（反転Ｈｆｓ／２）に従ってスイッチングさせてＲ−Ｇ0 ，Ｒ−Ｇ0 ，Ｂ−Ｇ0 ，Ｂ−Ｇ1 ・・・の形態に再配列するスイッチ４５と、該スイッチ４５の出力を３クロック遅延させるラッチ（遅延部）４６と、該ラッチ４６の出力を１クロック遅延させるラッチ（遅延部）４７と、反転Ｈｆｓクロックと反転Ｈｆｓ／２クロックのタイミングに従ってＢ−ゲイン、Ｒ−ゲイン、Ｂ−ヒュー、Ｒ−ヒュー係数を選択、出力するスイッチ（選択部）４８と、該スイッチ４８の出力を１クロック遅延させるラッチ４９と、該ラッチ４９の出力に任意の定数（例えば１／１２８）を掛ける増幅器５０と、上記ラッチ４７を通じて出力されるＲ−ＧまたはＢ−Ｇ信号に上記増幅器５０を通じて出力されるＢ−ゲイン、Ｒ−ゲイン、Ｂ−ヒュー、Ｒ−ヒュー係数のうち、いずれか１つの係数を掛ける掛算器５１と、該掛算器５１の出力を１クロック遅延させるラッチ５２と、該ラッチ５２から出力される１０ビットのヒューおよびゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を８ビットの色差信号とするリミッティング部５３と、該リミッティング部５３の出力を２クロック遅延させるラッチ（遅延部）５４と、該ラッチ５４において２クロック遅延された色差信号と上記リミッティング部５３から出力される色差信号を加えてＢ−Ｙ、Ｒ−Ｙ形態の信号を作る加算器５５と、該加算器５５から出力される９ビットのＢ−Ｙ、Ｒ−Ｙ信号に１／２を掛けて８ビットのＢ−Ｙ、Ｒ−Ｙ形態の信号を作る増幅器５６と、該増幅器５６の出力を１クロック遅延させるラッチ５７とから構成される。
ここにおいて、ラッチ４２，４４，４６，４７，４９，５２，５４，５７はメインクロック（ＭＣＫ）によって動作するラッチであるので、１クロック遅延されるというのは、１周期のメインクロック（ＭＣＫ）の一周期ほど遅延されるという意味である。また、ラッチ５４と加算器５５は変換部を構成する。
【００１６】
図１の周波数変換部２２の具体的構成が図５に示される。この図のように、周波数変換部２２は、上記ヒュー／ゲイン制御部２１から出力されるＢ−Ｙ信号を反転ＣＬ／２クロックでスイッチングし出力するスイッチ６０およびラッチ６１と、上記ヒュー／ゲイン制御部２１から出力されるＲ−Ｙ信号をＣＬ／２クロックでスイッチングし出力するスイッチ６２およびラッチ６３と、上記ラッチ６１とラッチ６３からそれぞれ出力されるＢ−Ｙ、Ｒ−Ｙ信号をＣＬ／２クロックでスイッチングしてＣＬ（４ｆｓｃ）クロックに同期させ出力するスイッチ６４とから構成される。
【００１７】
このように構成された本発明は、ＣＣＤの出力を受けて色差信号を生成した後、周波数を変換して、画質には影響を与えずズーム・データ・ビット数を減らし、最終出力にはＮＴＳＣあるいはＰＡＬの規格に合うビデオ信号である色差信号（Ｂ−Ｙ，Ｒ−Ｙ）とカラー・バースト信号を出力する。
【００１８】
すなわち、図１のスイッチおよびクランプ部１１は、ＣＣＤの色フィルタを通過したＷｂ（Ｗｂ＝Ｒ＋Ｇ＋２Ｂ；ブルー系統の白色）、Ｇｒ（Ｇｒ＝Ｒ＋２Ｇ；レッド系統の緑）、Ｗｒ（Ｗｒ＝２Ｒ＋Ｇ＋Ｂ；レッド系統の白色）、Ｇｂ（Ｇｂ＝Ｂ＋２Ｇ；ブルー系統の緑）の色信号をブルー系統（Ｇｂ，Ｗｂ）の信号とレッド系統（Ｇｒ，Ｗｒ）の信号に再配列してＣｒ／Ｃｂマトリックス部１２に出力する。
Ｃｒ／Ｃｂマトリックス部１２は、上記スイッチおよびクランプ部１１において再配列され出力された色信号（Ｇｂ，Ｗｂ，Ｗｒ，Ｇｒ）を互いに引いて、Ｃｒ（Ｃｒ＝Ｗｒ−Ｇｂ）、Ｃｂ（Ｃｂ＝Ｗｂ−Ｇｒ）形態の信号を作ってＲＧＢマトリックス部１３に供給する。ＲＧＢマトリックス部１３においては、上記Ｃｒ，Ｃｂ信号をＲ、Ｇ、Ｂ形態の色信号に変換する。
【００１９】
ｒｂ−ロム１４は上記ＲＧＢマトリックス部１３から出力されるレッドおよびブルー信号にガンマを掛け、ｇ−ロム１５は上記ＲＧＢマトリックス部１３から出力される緑信号にガンマを掛けてやる。
減算器１６は、上記ｒｂ−ロム１４においてガンマ補正されたレッドおよびブルー信号から上記ｇ−ロム１５においてガンマ補正された緑信号を引いて、Ｒ−Ｇ，Ｂ−Ｇ形態の色差信号を作る。
この時、減算器１６から出力される図３（ｂ）のようなＲ−Ｇ、Ｂ−Ｇ信号は１０ビットであって、ＣＣＤのピックセル・クロックである図３（ａ）のメインクロック（ＭＣＫ）に同期されている。
【００２０】
減算器１６出力はヒュー／ゲイン制御部２１に供給される。ヒュー／ゲイン制御部２１は、上記減算器１６から出力される１０ビットのＲ−Ｇ信号にはＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、Ｂ−Ｇ信号にはＢ−ゲイン係数およびＢ−ヒュー係数をそれぞれ掛けた後、それぞれ異なるヒュー、ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えて８ビットのＢ−Ｙ、Ｒ−Ｙ信号を作る。この点の動作を図２を参照して詳述する。
【００２１】
減算器１６から出力されるＲ−Ｇ信号は、メインクロック（反転ＭＣＫ）の１／２倍の周波数を有するクロックである反転Ｈｆｓクロックによってスイッチングされる図２（ヒュー／ゲイン制御部２１）のスイッチ４１および、該スイッチ４１の出力を１クロックほど遅延させるラッチ４２を通じて、図３（ｄ）のように反転Ｈｆｓに同期したＲ−Ｇ信号になる。
すなわち、スイッチ４１の制御信号である反転Ｈｆｓクロックがローであれば、Ｒ−Ｇ信号はラッチ４２を通じて１クロック遅延されて出力され、ハイであればＲ−Ｇ信号は遅延されず、すぐ出力され、図３の（ｄ）のように反転Ｈｆｓに同期したＲ−Ｇ信号が得られる。
【００２２】
一方、減算器１６から出力されるＢ−Ｇ信号は、メインクロック（ＭＣＫ）の１／２倍の周波数を有するクロックである図３（ｃ）のようなＨｆｓクロックによってスイッチングされる図２のスイッチ４３および、該スイッチ４３の出力を１クロック遅延させるラッチ４４を通じて、図３（ｅ）のようにＨｆｓに同期したＢ−Ｇ信号になる。
すなわち、スイッチ４３の制御信号であるＨｆｓクロックがローであれば、Ｂ−Ｇ信号はラッチ４４を通じて１クロック遅延されて出力され、ハイであればＢ−Ｇ信号は遅延されず、すぐ出力され、図３の（ｅ）のようにＨｆｓに同期したＢ−Ｇ信号が得られる。
【００２３】
スイッチ４５は、上記図３の（ｄ）および（ｅ）のように反転ＨｆｓとＨｆｓクロックにそれぞれ同期し出力されるＲ−Ｇ信号とＢ−Ｇ信号を、図３の（ｆ）のような反転Ｈｆｓ／２クロックでスイッチングさせて、図３の（ｇ）のようにＲ−Ｇ0 、Ｒ−Ｇ0 、Ｂ−Ｇ0 、Ｂ−Ｇ1 ・・・形態に再配列する。
そして、スイッチ４５において再配列された図３の（ｇ）のようなＲ−Ｇ、Ｂ−Ｇ信号は、ラッチ４６によって図４の（ａ）のように３クロック遅延された後、ラッチ４７において更に１クロック遅延されて掛算器５１に出力される。
【００２４】
一方、スイッチ４８は図４の（ｂ）のような反転Ｈｆｓと、図４の（ｃ）のようなＨｆｓ／２クロックの組合によってＲ−ヒュー係数、Ｒ−ゲイン係数、Ｂ−ヒュー係数、Ｂ−ゲイン係数を選択、出力するが、反転ＨｆｓとＨｆｓ／２  が０１であればＲ−ヒュー係数、反転ＨｆｓとＨｆｓ／２が１０であればＲ−ゲイン係数、反転ＨｆｓとＨｆｓ／２が１１であればＢ−ヒュー係数、反転ＨｆｓとＨｆｓ／２が００であればＢ−ゲイン係数をそれぞれ出力する。ここで、Ｒ−ヒュー係数、Ｒ−ゲイン係数、Ｂ−ヒュー係数およびＢ−ゲイン係数は、それぞれ異なる定数である。
【００２５】
そして、スイッチ４８において選択、出力されるＲ−ヒュー係数、Ｒ−ゲイン係数、Ｂ−ヒュー係数およびＢ−ゲイン係数は、ラッチ４９において１クロック遅延され、増幅器５０において１／１２８という定数が掛けられた後、掛算器５１に出力される。
掛算器５１は、図４の（ｄ）のように、１０ビットのＲ−Ｇ信号にはＲ−ヒュー係数およびＲ−ゲイン係数をそれぞれ掛け、Ｂ−Ｇ信号にはＢ−ゲイン係数およびＢ−ヒュー係数をそれぞれ掛けた後、ラッチ５２において１クロック遅延させてリミッティング部５３に出力する。
【００２６】
リミッティング部５３は、上記ラッチ５２から出力されるヒュー／ゲイン係数がそれぞれ掛けられた１０ビットのＲ−Ｇ、Ｂ−Ｇ信号の上位２ビットを除去して８ビットにする。
そして、リミッティング部５３の出力は、ラッチ５４によって２クロック遅延された後、加算器５５に入力され、加算器５５は２クロック遅延された色差信号と、リミッティング部５３から遅延されず、すぐ出力される色差信号を加えて、図４の（ｅ）のようにＢ−Ｙ、Ｒ−Ｙ信号にする。
すなわち、上記ラッチ５４および加算器５５は、それぞれ異なるヒュー、ゲイン係数が掛けられたＲ−Ｇ、Ｂ−Ｇ信号を互いに加えて、Ｂ−Ｙ，Ｒ−Ｙ形態の色差信号を作るためのもので、加算器５５は、Ｒ−ヒュー係数が掛けられたＲ−Ｇ信号と、Ｂ−ゲイン係数が掛けられたＢ−Ｇ信号を加えてＢ−Ｙ形態の色差信号を作り、Ｒ−ゲイン係数が掛けられたＲ−Ｇ信号と、Ｂ−ヒュー係数が掛けられたＢ−Ｇ信号を加えてＲ−Ｙ信号を作る。この時、加算器５５は、８ビットの２色差信号を加えたので、加算器５５の出力は９ビットのＢ−Ｙ、Ｒ−Ｙ信号になる。
【００２７】
増幅器５６は、加算器５５を経て作られた９ビットのＢ−Ｙ、Ｒ−Ｙ信号に１／２を掛けて８ビットのＢ−Ｙ、Ｒ−Ｙ信号を作る。この８ビットのＢ−Ｙ、Ｒ−Ｙ信号は、ラッチ５７を通じて１クロック遅延させて、図１の周波数変換部２２に出力される。
また、ラッチ５７（ヒュー／ゲイン制御部２１）から出力される８ビットのＢ−Ｙ、Ｒ−Ｙ信号はメインクロック（ＭＣＫ）に同期された信号であって、ズーム・データに使用される。
【００２８】
このようにしてヒュー／ゲイン制御部２１から出力されるＢ−Ｙ、Ｒ−Ｙ信号は、カラー・バースト信号と位相が合わなければ色が正確に再現されないので、上記Ｂ−Ｙ、Ｒ−Ｙ信号は、カラー・バースト信号（ｆｓｃ）の４倍の周波数を有するＣＬクロック（ＣＬ＝４ｆｓｃ）に同期させており、これを図１、図５の周波数変換部２２において遂行する。
すなわち、上記ヒュー／ゲイン制御部２１から出力される図６の（ｃ）のような８ビットのＢ−Ｙ信号は、反転ＣＬの１／２倍の周波数を有するクロックである反転ＣＬ／２クロックによってスイッチングされる図５（周波数変換部２２）のスイッチ６０および、該スイッチ６０の出力を１クロックすなわち、図６の（ａ）のような１個のメインクロック（ＭＣＫ）ほど遅延させるラッチ６１を通じて、図６の（ｅ）のように反転ＣＬ／２に同期したＢ−Ｙ信号になる。
すなわち、スイッチ６０の制御信号である反転ＣＬ／２クロックがローであれば、Ｂ−Ｙ信号はラッチ６１を通じて１クロック遅延されて出力され、ハイであればＢ−Ｙ信号は遅延されず、すぐ出力されて、図６の（ｅ）のように反転ＣＬ／２に同期したＢ−Ｙ信号が得られる。
【００２９】
一方、ヒュー／ゲイン制御部２１から出力される図６の（ｃ）のような８ビットのＲ−Ｙ信号は、ＣＬの１／２倍の周波数を有するクロックであるＣＬ／２クロックによってスイッチングされるスイッチ６２および、該スイッチ６２の出力を１クロック遅延させるラッチ６３を通じて、図６の（ｆ）のようにＣＬ／２クロックに同期したＲ−Ｙ信号になる。
すなわち、スイッチ６２の制御信号であるＣＬ／２クロックがローであれば、Ｒ−Ｙ信号はラッチ６３を通じて１クロック遅延されて出力され、ハイであればＲ−Ｙ信号は遅延されず、すぐ出力されて、図６の（ｆ）のようにＣＬ／２クロックに同期したＲ−Ｙ信号が得られる。
【００３０】
そして、このようにして反転ＣＬ／２とＣＬ／２クロックにそれぞれ同期して出力される図６（ｅ），（ｆ）のＢ−Ｙ，Ｒ−Ｙ信号をスイッチ６４においてＣＬ／２クロックでスイッチングさせることにより、図６の（ｇ）のようにＣＬに同期したＢ−Ｙ，Ｒ−Ｙ、Ｂ−Ｙ・・・順に信号を出力する。
【００３１】
ここにおいて、ズーム・モードになると、図１のズーム処理部２３は、前述のヒュー／ゲイン制御部２１から出力される８ビットのＢ−Ｙ，Ｒ−Ｙ信号をズーム処理して、上記の周波数変換部２２に出力し、周波数変換部２２はズームでない場合と同様に、ズーム処理処理された８ビットのＢ−Ｙ，Ｒ−Ｙ信号をＣＬに同期させて、Ｒ−Ｙ、Ｂ−Ｙ、Ｒ−Ｙ・・・順に出力する。
最後に、エンコーダ２４は、上記の周波数変換部２２から出力されるＢ−Ｙ、Ｒ−Ｙ信号にカラー・バースト信号を載せて、最終的な色差信号を出力する。この時、エンコーダ２４には、ＰＡＬモード時、周波数をＣＬ（４ｆｓｃ）の５／４倍に変換する周波数変換回路、バースト信号に対する位相変化回路およびバースト信号の発生回路が含まれる。
【００３２】
【発明の効果】
以上のように本発明による色信号処理回路によれば、Ｒ−Ｇ、Ｂ−Ｇ信号にヒュー／ゲイン制御をしてＢ−Ｙ、Ｒ−Ｙ信号を生成した後、カラー・バースト信号の４倍の周波数を有するＣＬクロックに同期させる周波数変換を遂行するようにしたので、画質に影響を与えずカメラＤＳＰチップのズーム・データを２ビット減少させて、ズーム処理部が外部に単一チップで構成される場合に、ＤＳＰチップの外部ピン数を減らすことができる。また、システム・アプリケーションの次元において、ズーム・データとしてＲ−Ｇ、Ｂ−Ｇ信号の代わりにＢ−Ｙ、Ｒ−Ｙ信号を使用するので、ズーム処理および操作が容易であるという効果がある。
【図面の簡単な説明】
【図１】本発明による色信号処理回路の実施の形態を示すブロック図。
【図２】図１の回路におけるヒュー／ゲイン制御部の詳細を示すブロック図。
【図３】図２のヒュー／ゲイン制御部の動作を示す波形図。
【図４】図２のヒュー／ゲイン制御部の動作を示す波形図。
【図５】図１の回路における周波数変換部の詳細を示すブロック図。
【図６】図５の周波数変換部の動作を示す波形図。
【図７】従来の色信号処理回路を示すブロック図。
【図８】従来の回路の動作を示す波形図。
【符号の説明】
２１  ヒュー／ゲイン制御部
２２  周波数変換部
２３  ズーム処理部
４１，４３，４５，４８，６０，６２，６４  スイッチ
４２，４４，４６，４７，５４，６１，６３  ラッチ
５１  掛算器
５３  リミッティング部
５４  加算器
【図１】
0003758056.tif 000002
【図２】
0003758056.tif 000003
【図３】
0003758056.tif 000004
【図４】
0003758056.tif 000005
【図５】
0003758056.tif 000006
【図６】
0003758056.tif 000007
【図７】
0003758056.tif 000008
【図８】
0003758056.tif 000009