(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、
１列の光電変換素子列に１つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第１電荷転送素子と、
前記半導体基板の一表面に形成され、各々が、前記第１電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第１電荷転送素子に電気的に接続可能で、前記第１電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、
前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を１つずつ有する光遮蔽膜と
を有する固体撮像素子。
【請求項２】
前記第１電荷転送素子の各々が、前記半導体基板の一表面に形成された電荷転送チャネルと、前記半導体基板の一表面上に電気的絶縁膜を介して配置されて前記電荷転送チャネルの各々を平面視上横切る複数本の転送電極とを有する請求項１に記載の固体撮像素子。
【請求項３】
さらに、前記ドレイン領域の各々に１つずつ対応して配置され、各々が、前記ドレイン領域と該ドレイン領域に近接する第１電荷転送素子の電荷転送チャネルとの間に介在する複数個の掃出しゲートを有する請求項２に記載の固体撮像素子。
【請求項４】
前記掃出しゲートの各々が、前記光遮蔽膜の一領域をゲート電極として含む請求項３に記載の固体撮像素子。
【請求項５】
前記掃出しゲートの各々が、前記光遮蔽膜と前記半導体基板との間に配置されたゲート電極を含む請求項３に記載の固体撮像素子。
【請求項６】
前記ドレイン領域と、該ドレイン領域に近接する第１電荷転送素子の電荷転送チャネルとが、パンチ・スルー現象により電気的に接続可能である請求項２に記載の固体撮像素子。
【請求項７】
前記多数個の光電変換素子が画素ずらし配置されている請求項１〜請求項６のいずれか１項に記載の固体撮像素子。
【請求項８】
さらに、前記第１電荷転送素子の各々に電気的に接続可能な第２電荷転送素子と、
前記第２電荷転送素子に電気的に接続可能な電荷検出回路と
を有する請求項１〜請求項７のいずれか１項に記載の固体撮像素子。
【請求項９】
（Ａ）(i) 半導体基板と、(ii)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(iii)１列の光電変換素子列に１つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第１電荷転送素子と、(iv)前記半導体基板の一表面に形成され、各々が、前記第１電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第１電荷転送素子に電気的に接続可能で、前記第１電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、(v) 前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を１つずつ有する光遮蔽膜とを有する固体撮像素子と、
（Ｂ）前記光遮蔽膜に電気的に接続されて、前記ドレイン領域と該ドレイン領域に電気的に接続可能な第１電荷転送素子とを電気的に接続させるための掃出し電圧を前記光遮蔽膜に供給する掃出し電圧生成器と
を備えた撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子および撮像装置に係り、特に、光電変換素子に蓄積された電荷を電荷転送素子によって所望方向に転送する固体撮像素子、およびこの固体撮像素子をエリア・イメージセンサとして用いた撮像装置に関する。
【０００２】
【従来の技術】
今日では、ビデオカメラ、デジタルスチルカメラ等の撮像装置において、ＣＣＤ（電荷結合素子）型の固体撮像素子がエリア・イメージセンサとして利用されている。
【０００３】
エリア・イメージセンサとして利用されるＣＣＤ型の固体撮像素子は、例えば、半導体基板の一表面に行列状に配置された多数個の光電変換素子と、１列の光電変換素子列に１つずつ対応して配置された第１電荷転送素子（以下、「垂直電荷転送素子」という。）と、垂直電荷転送素子それぞれに電気的に接続可能な第２電荷転送素子（以下、「水平電荷転送素子」という。）と、水平電荷転送素子の出力端に電気的に接続される電荷検出回路とを有する。
【０００４】
光電変換素子は、一般に、フォトダイオードによって構成される。垂直電荷転送素子の各々および水平電荷転送素子は、それぞれ、ＣＣＤによって構成される。ＣＣＤは、半導体基板の一表面に形成された電荷転送チャネルと、その上に電気的絶縁膜を介して配置された多数の電極とを有する。
【０００５】
光電変換素子に光が入射すると、その光量に応じた量の電荷が、この光電変換素子に蓄積される。垂直電荷転送素子は、対応する光電変換素子それぞれに蓄積された電荷を読み出し、これらの電荷を水平電荷転送素子に転送する。水平電荷転送素子は、垂直電荷転送素子の各々から電荷を受け取り、これらの電荷を電荷検出回路へ転送する。電荷検出回路は、水平電荷転送素子から転送されてくる電荷を順次検出して画素信号を順次生成する。
【０００６】
近年、例えばデジタルスチルカメラにおいては、高画質の静止画を撮像するために、電子シャッタの他にメカニカルシャッタが併用されるようになってきている。メカニカルシャッタを備えたデジタルスチルカメラによって高画質の静止画を撮像する際には、(a) 各光電変換素子のリセット（電子シャッタ）、(b) 各光電変換素子の露光、(c) メカニカルシャッタによる光の遮断、および(d) 各垂直電荷転送素子内の不要電荷の掃き出し、をこの順番で順次行った後に、各光電変換素子に蓄積された電荷に基づいて画素信号が生成される。
【０００７】
ＣＣＤ型の固体撮像素子では、垂直電荷転送素子の各々および水平電荷転送素子も光電変換能を有する。このため、光電変換素子以外の領域で無用の光電変換が行われないように、各電荷転送素子は光遮蔽膜によって平面視上覆われる。
【０００８】
しかしながら光遮蔽膜を設けても、各電荷転送素子で無用の光電変換が行われるのを完全に抑止することは極めて困難である。また、光電変換によるもの以外の電荷生成もある。光電変換素子の各々を露光している間に、各垂直電荷転送素子に不要な電荷が蓄積されることが多い。これらの不要電荷は、スミア等の原因となる。
【０００９】
このため、高画質の静止画を撮像する際には、光電変換素子から垂直電荷転送素子への電荷の読み出しに先立って、上述のように、各垂直電荷転送素子内の不要電荷の掃き出しが行われる。
【００１０】
各垂直電荷転送素子内の不要電荷の掃き出しは、不要電荷を電荷検出回路にまで転送し、ここで例えば電源電圧に吸収させることによって行われる。不要電荷を掃き出す際の各垂直転送素子の動作は、各光電変換素子から電荷を読み出さない以外は、１フレーム分の電荷を水平電荷転送素子へ転送する際の動作と同じである。
【００１１】
【発明が解決しようとする課題】
光電変換素子に蓄積された電荷は安定した状態を保ち続けるものではなく、経時的に熱によって励起されて、光電変換素子から半導体基板へ漏出する。この漏出は、上述した不要電荷の掃き出し動作の期間中にも起こる。光電変換素子から半導体基板へ電荷が漏出すると、光電変換素子の飽和信号レベルが低下し、ダイナミックレンジが低減する。
【００１２】
また、上述した不要電荷の掃き出し動作を行うと、高画質の静止画を順次撮像することが可能な最短の間隔が長くなる。単位時間当たり撮像可能な高画質の静止画のコマ（齣）数が低下する。
【００１３】
本発明の目的は、垂直電荷転送素子内の不要電荷を高速で掃き出すことが可能な固体撮像素子を提供することである。
【００１４】
本発明の他の目的は、垂直電荷転送素子内の不要電荷を高速で掃き出すことが可能な固体撮像素子を備えた撮像装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によれば、(i) 半導体基板と、(ii)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(iii) １列の光電変換素子列に１つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第１電荷転送素子と、(iv)前記半導体基板の一表面に形成され、各々が、前記第１電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第１電荷転送素子に電気的に接続可能で、前記第１電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、 (v) 前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を１つずつ有する光遮蔽膜とを有する固体撮像素子が提供される。
【００１６】
本発明の他の観点によれば、（Ａ）(i) 半導体基板と、(ii)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(iii) １列の光電変換素子列に１つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第１電荷転送素子と、(iv)前記半導体基板の一表面に形成され、各々が、前記第１電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第１電荷転送素子に電気的に接続可能で、前記第１電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、(v) 前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を１つずつ有する光遮蔽膜とを有する固体撮像素子と、（Ｂ）前記光遮蔽膜に電気的に接続されて、前記ドレイン領域と該ドレイン領域に電気的に接続可能な第１電荷転送素子とを電気的に接続させるための掃出し電圧を前記光遮蔽膜に供給する掃出し電圧生成器と
を備えた撮像装置が提供される。
【００１７】
固体撮像素子に上述のようにドレイン領域を設け、これらのドレイン領域に光遮蔽膜を介して比較的高い電圧（掃出し電圧）を印加することにより、個々の第１電荷転送素子（垂直電荷転送素子）内の不要電荷を、この第１電荷転送素子に電気的に接続可能なドレイン領域へ掃き出すことが可能になる。
【００１８】
各第１電荷転送素子に１フレーム分の電荷転送動作と同じ動作を行わせることなく、これら第１電荷転送素子内の不要電荷を掃き出すことができる。ごく短時間の間に、各第１電荷転送素子内の不要電荷を掃き出すことが可能である。
【００１９】
ドレイン領域と第１電荷転送素子との電気的な接続を図るために、例えば、ドレイン領域とこのドレイン領域に近接する第１電荷転送素子の電荷転送チャネルとの間にゲート（掃出しゲート）を設ける。掃出しゲートを構成するにあたっては、光遮蔽膜の一領域をゲート電極として利用することもできるし、光遮蔽膜と半導体基板との間に専用のゲート電極を配置することもできる。
【００２０】
パンチ・スルー現象を利用して、ドレイン領域と、このドレイン領域に近接する第１電荷転送素子とを電気的に接続することもできる。
【００２１】
【発明の実施の形態】
図１は、第１の実施例による固体撮像素子１００での光電変換素子１０、第１電荷転送素子（垂直電荷転送素子）２０、第２電荷転送素子（水平電荷転送素子）４０、電荷検出回路５０、およびドレイン領域６０の平面配置を概略的に示す。同図においては図示を省略しているが、各垂直電荷転送素子２０、水平電荷転送素子４０、および各ドレイン領域６０は光遮蔽膜によって平面視上覆われている。ただし、光遮蔽膜は、個々の光電変換素子１０の上方に開口部を１つずつ有する。図１では、これらの開口部それぞれの平面視上の輪郭を二点鎖線で示し、各々に参照符号ＯＰを付してある。
【００２２】
固体撮像素子１００は、エリア・イメージセンサとして利用される固体撮像素子であり、半導体基板１の一表面に多数個の光電変換素子１０が複数行、複数列に亘って画素ずらし配置されている。
【００２３】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列中の各光電変換素子に対し、偶数番目に当たる光電変換素子列中の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行中の各光電変換素子に対し、偶数番目に当たる光電変換素子行中の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、多数個の光電変換素子を複数行、複数列に亘って行列状に配置する際の一形態である。
【００２４】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２から外れてはいるものの、得られる固体撮像素子の性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【００２５】
光電変換素子１０の各々は例えば埋込み型のｐｎフォトダイオードによって構成され、平面視上、例えば八角形を呈す。光電変換素子１０に光が入射すると、この光電変換素子１０に電荷が蓄積される。
【００２６】
エリア・イメージセンサとして利用される実際の固体撮像素子での光電変換素子１０の総数は、例えば数１０万個〜数１００万個である。個々の光電変換素子１０の上方には、必要に応じて、マイクロレンズが１個ずつ配置される。
【００２７】
個々の光電変換素子１０に蓄積された電荷を電荷検出回路５０へ転送するために、１つの光電変換素子列に１つずつ、この光電変換素子列に沿って垂直電荷転送素子２０が配置される。
【００２８】
垂直電荷転送素子２０の各々はＣＣＤによって構成される。各垂直電荷転送素子２０は、半導体基板１に形成されたｎ型の電荷転送チャネル２３（以下、「垂直電荷転送チャネル２３」という。）と、半導体基板１上に第１の電気的絶縁層（図示せず。）を介して形成されて垂直電荷転送チャネル２３を平面視上横切る５種類の転送電極（以下、「第１〜第５垂直転送電極」という。）２５ａ〜２５ｅとを有する。
【００２９】
図示の例では、第１〜第２垂直転送電極２５ａ〜２５ｂが交互に繰り返し配置され、さらに、最も下流の第２垂直転送電極２５ｂの下流側に第３〜第５垂直転送電極２５ｃ〜２５ｅがこの順番で並列に配置される。
【００３０】
本明細書では、光電変換素子１０から電荷検出回路５０へ転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【００３１】
第１垂直転送電極２５ａは各光電変換素子行の上流側に１本ずつ配置され、第２垂直転送電極２５ｂは各光電変換素子行の下流側に１本ずつ配置される。これらの第１〜第２垂直転送電極２５ａ〜２５ｂは、対応する光電変換素子行に沿った蛇行形状を有する。１行の光電変換素子行に対応する第１〜第２垂直転送電極２５ａ〜２５ｂは、対応する光電変換素子行中の各光電変換素子１０を平面視上ほぼ取り囲む。
【００３２】
第１〜第５垂直転送電極２５ａ〜２５ｅの各々は、各垂直電荷転送チャネル２３を平面視上横切り、全ての垂直電荷転送素子２０について、その一部を構成する。
【００３３】
光電変換素子１０からの電荷の読み出しを制御するために、各垂直電荷転送素子２０は、対応する光電変換素子１０それぞれに１つずつ、読出しゲート３０を有する。個々の読出しゲート３０は、半導体基板１に形成された読出しゲート用チャネル領域（図示せず。）を含む。１行の光電変換素子行に対応する読出しゲート用チャネル領域の各々は、この光電変換素子行に対応する第２垂直転送電極２５ｂによって平面視上覆われる。読出しゲート用チャネル領域上に位置する第２垂直転送電極２５ｂの一領域が、読出しゲート３０のゲート電極として機能する。
【００３４】
図１においては、読出しゲート３０の位置を判り易くするために、右下がりの実線によるハッチングを各読出しゲート３０に付してある。
【００３５】
第２垂直転送電極２５ｂに読出しパルス（電位は例えば１５Ｖ程度）を供給すると、この第２垂直転送電極２５ｂに対応する光電変換素子１０の各々から、各垂直電荷転送素子２０へ電荷が読み出される。光電変換素子１０から垂直電荷転送素子２０への電荷の読出しは、光電変換素子行単位で行われる。
【００３６】
各垂直電荷転送素子２０へ読み出された電荷は、これらの垂直電荷転送素子２０によって行単位で同じタイミングの下に水平電荷転送素子４０へ転送される。このとき、垂直電荷転送素子２０の各々は、例えば４相の垂直駆動信号φＶ１〜φＶ４によって駆動されて、電荷転送を行う。図１には、４相の垂直駆動信号Ｖ１〜φＶ４を各垂直転送電極２５ａ〜２５ｅに供給するための配線ＷＬV1〜ＷＬV4の例を併記する。
【００３７】
水平電荷転送素子４０もＣＣＤによって構成される。この水平電荷転送素子４０は、半導体基板１に形成されて光電変換素子行方向に延在するｎ型の電荷転送チャネル４３（以下、「水平電荷転送チャネル４３」という。）と、半導体基板１上に前述した第１の電気的絶縁層を介して形成されて水平電荷転送チャネル４３を平面視上横切る複数本の転送電極（以下、「水平転送電極」という。）とを有する。
【００３８】
図示の水平電荷転送素子４０は、水平駆動信号φＨ１〜φＨ２によって駆動される２相駆動型ＣＣＤによって構成されている。水平電荷転送チャネル４３は、例えば、ｎ型不純物添加領域とｎ- 型不純物添加領域とを下流側から上流側に向かってこの順番で繰り返し配置した構成を有する。ｎ型不純物添加領域におけるｎ型不純物の濃度は、ｎ- 型不純物添加領域におけるｎ型不純物の濃度よりも高い。
【００３９】
１個の垂直電荷転送素子２０に、ｎ型不純物添加領域とｎ- 型不純物添加領域とが２つずつ対応する。各ｎ型不純物添加領域上および各ｎ- 型不純物添加領域上に、水平転送電極が１本ずつ配置される。１個の垂直電荷転送素子２０に対応する４本の水平転送電極のうち、下流側の２本が配線ＷＬH2に共通結線されて水平駆動信号φＨ２の供給を受け、上流側の２本が配線ＷＬH1に共通結線されて水平駆動信号φＨ１の供給を受ける。
【００４０】
図１においては、個々の水平転送電極の図示を省略し、水平転送電極全体の輪郭形状を水平電荷転送チャネル４３上に概略的に示してある。
【００４１】
水平電荷転送素子４０は、水平駆動信号φＨ１〜φＨ２によって駆動されて、各垂直電荷転送素子２０から受け取った電荷を電荷検出回路５０へ転送する。
【００４２】
電荷検出回路５０は、水平電荷転送素子４０から転送されてくる電荷を順次検出して信号電圧を生成し、この信号電圧を増幅して、画素信号を順次生成する。
【００４３】
この電荷検出回路５０は、例えば、水平電荷転送素子４０の出力端に電気的に接続された出力ゲート５１と、出力ゲート５１に隣接して半導体基板１に形成されたフローティングディフュージョン領域５２（以下、「ＦＤ領域５２」と略記する。）と、このＦＤ領域５２に電気的に接続されたフローティングディフュージョンアンプ５３（以下、「ＦＤＡ５３」と略記する。）とを有する。
【００４４】
出力ゲート５１は、直流電圧ＶOGの供給を受けて、水平電荷転送素子４０からＦＤ領域５２への電荷転送を行う。ＦＤ領域５２の電位は、当該ＦＤ領域５２内の電荷量に応じて変化する。
【００４５】
ＦＤＡ５３は、ＦＤ領域５２の電位変動を増幅して画素信号を生成する。この画素信号が、固体撮像素子１００からの出力となる。
【００４６】
ＦＤ領域５２に隣接してリセットゲート５４が配置され、このリセットゲート５４に隣接して、リセットドレイン領域５５が半導体基板１に形成される。ＦＤ領域５２と、リセットゲート５４と、リセットドレイン領域５５とは、リセットトランジスタを構成する。
【００４７】
ＦＤＡ５３によって検出された後の電荷、あるいは、ＦＤＡ５３によって検出する必要のない電荷は、リセットゲート５４を介してリセットドレイン領域５５へ掃き出され、例えば電源電圧ＶDDに吸収される。リセットゲート５４の動作は、駆動信号φＲＳによって制御される。
【００４８】
固体撮像素子１００の特徴の１つは、光電変換素子列方向に隣り合う光電変換素子１０同士の間それぞれに、ドレイン領域６０が１つずつ配置されている点にある。図示の例では、個々の光電変換素子列において最も下流に位置する光電変換素子１０の下流側にも、ドレイン領域６０が配置されている。
【００４９】
各ドレイン領域６０は、光電変換素子列方向に隣り合う光電変換素子１０の各々、および、これらの光電変換素子１０に対応する垂直電荷転送素子２０の垂直電荷転送チャネル２３からそれぞれ間隔をあけて、半導体基板１に形成される。これらのドレイン領域６０は、その光電変換素子列方向上流側の光電変換素子１０および下流側の光電変換素子１０から電気的に分離される一方で、これらの光電変換素子１０に対応する垂直電荷転送素子２０の垂直電荷転送チャネル２３に電気的に接続可能である。
【００５０】
各ドレイン領域６０は、第１〜第５垂直転送電極２５ａ〜２５ｅのいずれによっても覆われていない。図１においては、ドレイン領域６０の位置を判り易くするために、個々のドレイン領域６０に左下がりの実線によるハッチングを付してある。
【００５１】
以下、図２を参照しつつ、固体撮像素子１００の具体的構成を説明する。
【００５２】
図２は、図１に示したII−II線に沿った固体撮像素子１００の断面構造を概略的に示す。同図には、図１において図示を省略した光遮蔽膜、マイクロレンズ等も示されている。図２に示した構成要素のうち、既に図１に示した構成要素については図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００５３】
図２に示すように、半導体基板１は、例えばｎ型シリコン基板１ａと、その一表面に形成されたｐ- 型不純物添加領域１ｂとを有する。ｐ- 型不純物添加領域１ｂは、ｎ型シリコン基板１ａの一表面にｐ型不純物をイオン注入した後に熱処理を施すことによって、あるいは、ｐ型不純物を含有したシリコンをｎ型シリコン基板１ａの一表面上にエピタキシャル成長させることによって形成される。
【００５４】
以下の説明においては、同じ導電型を有する不純物添加領域間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、ｐ- 型不純物添加領域、ｐ型不純物添加領域、ｐ+ 型不純物添加領域、あるいはｎ- 型不純物添加領域、ｎ型不純物添加領域、ｎ+ 型不純物添加領域と表記する。ｐ- 型不純物添加領域１ｂをエピタキシャル成長法によって形成する場合以外、全ての不純物添加領域は、イオン注入とその後の熱処理とによって形成することが好ましい。
【００５５】
光電変換素子１０は、例えば、ｐ- 型不純物添加領域１ｂの所定箇所をｎ型不純物添加領域１０ａに転換し、更に、このｎ型不純物添加領域１０ａの表層部をｐ+ 型不純物添加領域１０ｂに転換することによって形成された埋込み型のフォトダイオードによって構成される。ｎ型不純物添加領域１０ａは、電荷蓄積領域として機能する。
【００５６】
各光電変換素子１０（ｎ型不純物添加領域１０ａ）における図１での右斜め下側縁部に沿って、ｐ型不純物添加領域３０ａが１つずつ配置される。このｐ型不純物添加領域３０ａは、読出しゲート３０用チャネル領域３０ａとして利用される。
【００５７】
必要に応じて、個々の垂直電荷転送チャネル２３の下方にも、ｐ型不純物添加領域が配置される。
【００５８】
ドレイン領域６０の各々は、例えば、ｐ- 型不純物添加領域１ｂの所定箇所にｎ型不純物を添加して、ここを、不純物濃度が例えば１×１０20〜１×１０21／ｃｍ3 程度のｎ+ 型不純物添加領域にすることによって形成される。
【００５９】
各ドレイン領域６０は、前述したように、所定の垂直電荷転送素子２０の垂直電荷転送チャネル２３に電気的に接続可能である。図２に示されているドレイン領域６０は、その右側の垂直電荷転送チャネル２３に電気的に接続可能である。
【００６０】
ドレイン領域６０と垂直電荷転送チャネル２３との間には、掃出しゲート６５が配置されている。掃出しゲート６５は、例えば、ｐ- 型不純物添加領域１ｂの一領域（以下、「掃出しゲート用チャネル領域６５ａ」という。）と、その上方に第１の電気的絶縁層５を介して配置される光遮蔽膜７２の一領域とを含む。垂直電荷転送チャネル２３、掃出しゲート６５、およびドレイン領域６０は、ＭＯＳトランジスタ類似の構成を実現している。第１の電気的絶縁層５および光遮蔽膜７２については、後に詳述する。
【００６１】
なお、図２では、ドレイン領域６０の左側にもｐ- 型不純物添加領域１ｂの一領域が隣接しているが、図示のドレイン領域６０とその左側のチャネルストップ領域ＣＳとを互いに接続させることも可能である。
【００６２】
チャネルストップ領域ＣＳは、読出しゲート用チャネル領域３０ａの形成箇所を除いた光電変換素子１０の平面視上の周囲、掃出しゲート用チャネル領域６５ａの形成箇所を除いた垂直電荷転送チャネル２３の平面視上の周囲、および水平電荷転送チャネル４３の平面視上の周囲に形成される。個々のドレイン領域６０での光電変換素子列方向上流側には、チャネルストップ領域ＣＳを隣接配置することができる。個々のドレイン領域６０での光電変換素子列方向下流側についても同様である。チャネルストップ領域ＣＳは、例えばｐ+ 型不純物添加領域によって構成される。
【００６３】
第１の電気的絶縁層５が、半導体基板１上に配置される。各光電変換素子１０上およびドレイン領域６０上には、第１の電気的絶縁層５として例えばシリコン酸化膜（例えば熱酸化膜）が配置され、光電変換素子１０上の領域およびドレイン領域６０上の領域をそれぞれ除いた他の領域上には、第１の電気的絶縁層５として例えばＯＮＯ膜が配置される。ただし、第１の電気的絶縁層５は、個々のドレイン領域６０上に開口部５ａを１つずつ有する。
【００６４】
上記のＯＮＯ膜は、例えば、膜厚が２０〜７０ｎｍ程度のシリコン酸化膜（熱酸化膜）と、膜厚が３０〜８０ｎｍ程度のシリコン窒化膜と、膜厚が１０〜５０ｎｍ程度のシリコン酸化膜とを、半導体基板１上にこの順番で堆積させた積層膜によって構成される。図２においては、便宜上、１つの層で第１の電気的絶縁層５を表している。
【００６５】
第１〜第５垂直転送電極２５ａ〜２５ｅの各々および水平転送電極の各々は、例えばポリシリコンによって構成される。固体撮像素子１００では、各垂直転送電極２５ａ〜２５ｅは所謂重ね合わせ構造をなす。第２垂直転送電極２５ｂの各々および第４垂直転送電極２５ｄの線幅方向の縁部が、光電変換素子１０上の領域およびドレイン領域６０上の領域を共に除いた領域上において、隣り合う他の垂直転送電極の線幅方向の縁部に重なる。個々の第１〜第５垂直転送電極２５ａ〜２５ｅは、例えば熱酸化膜等の電気的絶縁膜ＩＦによって覆われる。これらのことは、水平転送電極についても同様である。
【００６６】
第２の電気的絶縁層７０が、各光電変換素子１０、第１〜第５垂直転送電極２５ａ〜２５ｅ、および水平電荷転送素子４０（図１参照）を覆い、その上に光遮蔽膜７２、層間絶縁膜７４、パッシベーション膜７６、第１の平坦化膜７８、色フィルタアレイ８０、第２の平坦化膜８２、およびマイクロレンズアレイ８４がこの順番で順次配置される。
【００６７】
第２の電気的絶縁層７０は、例えばシリコン酸化物によって形成されて、光遮蔽膜７２とその下の各種の電極との電気的な分離を十分なものとする。第２の電気的絶縁層７０は、個々のドレイン領域６０上に開口部７０ａを１つずつ有する。ドレイン領域６０に対応する掃出しゲート用チャネル領域６５ａは、平面視上、このドレイン領域６０に対応する開口部７０ａ内に位置する。
【００６８】
光遮蔽膜７２は、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属や、これらの金属の２種以上からなる合金、前記の金属の化合物等からなる導電膜によって構成される。
【００６９】
この光遮蔽膜７２は、各垂直電荷転送素子２０、水平電荷転送素子４０、電荷検出回路５０、各ドレイン領域６０、および各掃出しゲート用チャネル領域６５ａを平面視上覆って、光電変換素子１０以外の領域で無用の光電変換が行われるのを防止する。その一方で、光遮蔽膜７２は、各光電変換素子１０へ光が入射するように、個々の光電変換素子１０の上方に当該光電変換素子１０よりも平面視上の大きさが小さい開口部ＯＰを１つずつ有する。個々の光電変換素子１０表面において開口部ＯＰ内に平面視上位置する領域が、この光電変換素子１０における光入射面となる。
【００７０】
また、図２に示すように、光遮蔽膜７２は、各開口部７０ａから露出している第１の電気的絶縁層５表面を覆うと共に、各開口部５ａ内でドレイン領域６０と電気的に接続される。掃出しゲート用チャネル領域６５ａ上においては、第１の電気的絶縁層５の上に直接、光遮蔽膜７２が配置されている。
【００７１】
掃出しゲート用チャネル領域６５ａ上に位置する光遮蔽膜７２の一領域は、前述したように、掃出しゲート６５を構成する。各ドレイン領域６０と光遮蔽膜７２とが電気的に接続されていることから、光遮蔽膜７２に印加する電圧を制御することにより、各掃出しゲート６５の開閉を一斉に制御することができる。掃出しゲート６５を開にすることにより、この掃出しゲート６５に電気的に接続されている垂直電荷転送チャネル２３内の電荷をドレイン領域６０へ掃き出すことが可能になる。
【００７２】
垂直電荷転送素子２０用の駆動信号が供給される配線や水平電荷転送素子４０用の駆動信号が供給される配線を、光遮蔽膜７２の材料とは異なる材料によって形成する場合には、図示のように、光遮蔽膜７２上に層間絶縁膜７４を形成することが好ましい。この層間絶縁膜７４は、例えばシリコン酸化膜によって構成され、第１〜第５垂直転送電極２５ａ〜２５ｅと前記の配線との短絡、および水平転送電極と前記の配線との短絡を防止する。前記の配線を光遮蔽膜７２の材料と同じ材料によって形成する場合には、層間絶縁膜７４を省略する代わりに第２の電気的絶縁層７０を厚膜化して、当該第２の電気的絶縁層を層間絶縁膜として利用することも可能である。
【００７３】
パッシベーション膜７６は、例えばシリコン窒化膜等によって構成されて、その下の部材を保護する。
【００７４】
第１の平坦化膜７８はフォトレジスト等の有機材料によって形成されて、色フィルタアレイ８０を形成するための平坦面を提供する。
【００７５】
色フィルタアレイ８０は、カラー撮影用の固体撮像素子に配置される。白黒撮影用の固体撮像素子では、色フィルタアレイを省略することができる。カラー撮影用の単板式固体撮像素子では、原色系または補色系の色フィルタアレイが利用される。図２には１個の青色フィルタ８０Ｂと１個の赤色フィルタ８０Ｒとが示されている。
【００７６】
第２の平坦化膜８２はフォトレジスト等の有機材料によって形成されて、マイクロレンズアレイ８４を形成するための平坦面を提供する。
【００７７】
マイクロレンズアレイ８４は、１つの光電変換素子１０に１つずつ対応して配置された多数個のマイクロレンズ８４ａによって構成される。これらのマイクロレンズ８４ａは、例えば、透明樹脂（フォトレジストを含む。）層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。１つの区画が１つのマイクロレンズ８４ａに成形される。
【００７８】
次に、上述した構成を有する固体撮像素子１００で垂直電荷転送素子２０内の不要電荷をドレイン領域６０へ掃き出すことができる原理を、図３を参照しつつ説明する。
【００７９】
図３は、図２に示したドレイン領域６０およびその周辺でのポテンシャルプロファイルを概略的に示す。
【００８０】
図３中の実線Ｌ１は、垂直駆動信号φ１、φ４（図１参照）をハイレベル（例えば０（ゼロ）Ｖ）に、垂直駆動信号φ２、φ３をローレベル（例えば−８Ｖ）にして、光遮蔽膜７２にローレベルの（例えば５Ｖ）の電圧を印加したときのポテンシャルを示す。
【００８１】
垂直駆動信号φ１〜φ４それぞれのレベルを上述のレベルにすると、各垂直電荷転送チャネル２３内にポテンシャルウェル領域ＰＷとポテンシャルバリア領域ＰＢとが交互に繰り返し形成される。ポテンシャルウェル領域ＰＷは、垂直駆動信号φ１または垂直駆動信号φ４の供給を受けている第１、第２または第５垂直転送電極２５ａ、２５ｂ、２５ｅ下に形成される。ポテンシャルバリア領域ＰＢは、垂直駆動信号φ２または垂直駆動信号φ３の供給を受けている第１、第２、第３または第４垂直転送電極２５ａ、２５ｂ、２５ｃ、２５ｄ下に形成される。個々のポテンシャルウェル領域ＰＷは、隣り合う２つの垂直転送電極の下に形成される。ポテンシャルバリア領域ＰＢについても同様である。
【００８２】
垂直電荷転送素子２０内（垂直電荷転送チャネル２３内）の電荷ｅは、最寄りのポテンシャルウェル領域ＰＷに移動する。図３には、２つのポテンシャルウェル領域ＰＷが示されている。
【００８３】
このとき、各ドレイン領域６０のポテンシャルは、各ポテンシャルウェル領域ＰＷのポテンシャルよりも高い。各掃出しゲート用チャネル領域６５ａのポテンシャルは、各ドレイン領域６０のポテンシャルよりも更に高い。各垂直電荷転送チャネル２３は、いずれのドレイン領域６０とも電気的に接続されない。
【００８４】
その結果として、各垂直電荷転送素子２０内の電荷ｅはポテンシャルウェル領域ＰＷから他へ移動できずに、垂直電荷転送素子２０内にとどまる。
【００８５】
図３中の波線Ｌ２は、光遮蔽膜７２にハイレベルの電圧（掃出し電圧；例えば１５Ｖ）を印加したときのドレイン領域６０およびその周辺のポテンシャルを示す。垂直駆動信号φ１、φ４はハイレベルにあり、垂直駆動信号φ２、φ３はローレベルにある。
【００８６】
掃出し電圧の値は、各掃出しゲート用チャネル領域６５ａのポテンシャルを、各ポテンシャルウェル領域ＰＷのポテンシャルよりも低くすることができる値に設定される。光遮蔽膜７２への掃出し電圧の印加により、各ドレイン領域６０のポテンシャルは、各掃出しゲート用チャネル領域６５ａのポテンシャルよりも更に低くなる。各垂直電荷転送チャネル２３は、掃出しゲート６５を介して隣接しているドレイン領域６０に電気的に接続される。
【００８７】
その結果として、図１での左から数えて偶数番目に当たる各垂直電荷転送素子２０内の電荷ｅが、図３中に矢印Ａで示すように、垂直電荷転送チャネル２３（ポテンシャルウェル領域ＰＷ）から当該垂直電荷転送チャネル２３に電気的に接続されているドレイン領域６０へ掃き出される。ドレイン領域６０へ掃き出された電荷ｅは、ここから光遮蔽膜７２を介して例えば電源に吸収される。
【００８８】
図１での左から数えて奇数番目に当たる垂直電荷転送素子２０の各々では、垂直電荷転送チャネル２３内のポテンシャルバリア領域ＰＢとドレイン領域６０とが電気的に接続された状態にあるため、垂直電荷転送チャネル２３内のポテンシャルウェル領域ＰＷに分布している電荷ｅは他へ移動できずに、垂直電荷転送素子２０内にとどまる。
【００８９】
図１での左から数えて奇数番目に当たる各垂直電荷転送素子２０内の電荷をドレイン領域６０へ掃き出すためには、垂直駆動信号φ１、φ４をローレベルに、垂直駆動信号φ２、φ３をハイレベルにすると共に、光遮蔽膜７２に掃出し電圧を印加する。
【００９０】
このように、固体撮像素子１００では、垂直駆動信号φ１〜φ４および光遮蔽膜７２に印加する掃出し電圧を制御することにより、各垂直電荷転送素子２０内の電荷を所定のドレイン領域６０へ掃き出すことができる。各垂直電荷転送素子２０に１フレーム分の電荷転送動作を行わせることなく、これら垂直電荷転送素子２０内の不要電荷を掃き出すことができる。
【００９１】
各垂直電荷転送素子２０内の不要電荷を電荷検出回路５０にまで転送して掃き出す場合に比べ、各垂直電荷転送素子２０内の不要電荷を極めて極短時間の内に掃き出すことが可能である。
【００９２】
例えば、静止画の撮像に際して、各光電変換素子１０の露光後に各垂直電荷転送素子２０内の不要電荷を掃き出し、その後に各光電変換素子１０内の電荷を対応する垂直電荷転送素子２０へ読み出す場合でも、露光終了から電荷読出し終了までの期間を大幅に短縮することができる。光電変換素子１０に一旦蓄積された電荷が熱によって励起されて半導体基板１へ漏出することを抑制しやすくなる。
【００９３】
その結果として、光電変換素子１０の飽和信号レベルの低下、ひいてはダイナミックレンジの低減を抑制しやすくなり、高画質の静止画を撮像しやすくなる。また、連続的に高画質の静止画を撮像することが可能な最短の間隔を短くすることが容易になる。
【００９４】
次に、第２の実施例による固体撮像素子について説明する。
【００９５】
図４は、第２の実施例による固体撮像素子１１０での光電変換素子１０、第１電荷転送素子（垂直電荷転送素子）２０、およびドレイン領域６０の平面配置を概略的に示す。
【００９６】
固体撮像素子１１０では、図２に示した掃出しゲート６５のゲート電極として光遮蔽膜７２を用いずに、専用の電極線６７を用いている。この点を除けば、固体撮像素子１１０の構成は固体撮像素子１００の構成と同様であるので、図４においては水平電荷転送素子および電荷検出回路の図示を省略する。図４に示した構成要素のうち、図１に示した構成要素と共通するものについては図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００９７】
電極線６７は、２行の光電変換素子行に１本ずつ配置される。個々の電極線６７は、対応する２行の光電変換素子行同士の間を蛇行しつつ、１本の電極線６７全体としては光電変換素子行方向に延在する。
【００９８】
図５は、図４から半導体基板１、開口部ＯＰ、ドレイン領域６０、および信号線６７を抽出して示す。
【００９９】
同図に示すように、個々の電極線６７は、幹線６７ａと、この幹線６７ａから各光電変換素子列毎に光電変換素子列方向下流側または上流側に分岐した複数本の支線６７ｂとを有する。幹線６７ａは、例えば第２垂直転送電極２５ｂ上に配置される。勿論、第１垂直転送電極２５ａ上に幹線６７ａを配置することも可能である。また、第１垂直転送電極２５ａ上と第２垂直転送電極２５ｂ上とに跨るようにして幹線６７ａを配置することも可能である。
【０１００】
支線６７ｂは、幹線６７ａから分岐して所定の掃出しゲート用チャネル領域６５ａ（図２参照）およびその周辺を平面視上覆う。個々の支線６７ｂは、掃出しゲート電極として機能する。
【０１０１】
図６は、図４に示したVI−VIに沿った固体撮像素子１１０の断面構造を概略的に示す。同図には、図４において図示を省略した光遮蔽膜、マイクロレンズ等も示されている。図６に示した構成要素のうち、既に図２、図４または図５に示した構成要素については図２、図４または図５で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１０２】
図６に示すように、各電極線６７は第２の電気的絶縁層７０によって覆われる。各掃出しゲート用チャネル領域６５ａの上方においては、所定の支線６７ｂが第１の電気的絶縁層５上に直接配置される。他の領域では、幹線６７ａおよび支線６７ｂ共に、第１垂直転送電極２５ａ上または第２垂直転送電極２５ｂ上に電気的絶縁膜ＩＦを介して配置される。
【０１０３】
電極線６７は例えばポリシリコンによって形成され、その表面には電気的絶縁膜（例えば熱酸化膜）ＩＦが設けられる。
【０１０４】
図６と図２との対比から明らかなように、固体撮像素子１１０では光遮蔽膜７２が各掃出しゲート６５のゲート電極として機能しないことから、各ドレイン領域６０上において第２の電気的絶縁層７０に設けられる開口部７０ａを、平面視上、第１の実施例による固体撮像素子１００での開口部７０ａよりも小さくすることができる。
【０１０５】
垂直電荷転送素子２０内の電荷をドレイン領域６０に掃き出すにあたっては、光遮蔽膜７２および各電極線６７に掃出し電圧を印加する。光遮蔽膜７２に供給する掃出し電圧および各電極線６７に供給する掃出し電圧は、それぞれ、電荷の掃出しを行うことができる値を有していればよく、これらの電圧は例えば同じ値にすることができる。各電極線６７への掃出し電圧の供給は、例えば図４に示す配線ＷＬD を介して行うことができる。
【０１０６】
光遮蔽膜７２と各電極線６７とに同じ値の掃出し電圧を供給した場合には、図３に示したポテンシャルプロファイルと同様のポテンシャルプロファイルを各ドレイン領域６０およびその周辺に形成することができる。
【０１０７】
上述した固体撮像素子１１０は、第１の実施例による固体撮像素子１００と同様の効果を奏する。
【０１０８】
次に、第３の実施例による固体撮像素子について説明する。
【０１０９】
図７は、第３の実施例による固体撮像素子１２０の断面構造を概略的に示す。同図に示す断面構造は、固体撮像素子１２０において図１に示したII−II線に相当する箇所での断面構造である。
【０１１０】
図示の固体撮像素子１２０は、パンチ・スルー現象を利用して、ドレイン領域と所定の垂直電荷転送チャネル２３とを電気的に接続する。掃出しゲートは不要である。掃出しゲートを有していない点を除けば、その構成は第１の実施例による固体撮像素子１００の構成と同様である。図７に示した構成要素のうち、図２に示した構成要素と共通するものについては図２で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１１１】
固体撮像素子１２０では、光遮蔽膜７２を掃出しゲートのゲート電極として機能させる必要がないことに伴って、各ドレイン領域６０上において第２の電気的絶縁層７０に設けられる開口部７０ａを、平面視上、第１の実施例による固体撮像素子１００での開口部７０ａよりも小さくすることができる。
【０１１２】
パンチ・スルー現象を発現させるためには、光遮蔽膜７２に所定の掃出し電圧を印加する。掃出し電圧の値を低く抑えるうえからは、ドレイン領域６０と、このドレイン領域６０に電気的に接続しようとする垂直電荷転送チャネル２３との間にｐ- 型不純物添加領域１ｂを介在させることが好ましい。勿論、ｐ- 型不純物添加領域１ｂを介在させる代わりに、ｐ- 型不純物添加領域１ｂとはｐ型不純物濃度が異なる他のｐ型不純物添加領域を介在させることも可能である。ただし、ｐ型不純物濃度が高くなるほど、パンチ・スルー現象を発現させるために必要となる掃出し電圧の値も大きくなる。
【０１１３】
図７に示したドレイン領域６０は、パンチ・スルー現象によって、その右側の垂直電荷転送チャネル２３に電気的に接続される。
【０１１４】
図８は、図７に示したドレイン領域６０およびその周辺でのポテンシャルプロファイルを概略的に示す。
【０１１５】
図８中の実線Ｌ５は、垂直駆動信号φ１、φ４（図１参照）をハイレベル（例えば０（ゼロ）Ｖ）に、垂直駆動信号φ２、φ３をローレベル（例えば−８Ｖ）にして、光遮蔽膜７２にローレベルの電圧（例えば５Ｖ）を印加しないときのポテンシャルを示す。
【０１１６】
垂直駆動信号φ１〜φ４それぞれのレベルを上述のレベルにすると、第１の実施例による固体撮像素子１００と同様に、各垂直電荷転送チャネル２３内にポテンシャルウェル領域ＰＷとポテンシャルバリア領域ＰＢとが交互に繰り返し形成される。垂直電荷転送素子２０内（垂直電荷転送チャネル２３内）の電荷ｅは、最寄りのポテンシャルウェル領域ＰＷに移動する。図８には、２つのポテンシャルウェル領域ＰＷが示されている。
【０１１７】
このとき、ドレイン領域６０と垂直電荷転送チャネル２３との間に介在するｐ- 型不純物添加領域１ｂのポテンシャルがドレイン領域６０のポテンシャルよりも高いことから、各垂直電荷転送チャネル２３は、いずれのドレイン領域６０とも電気的に接続されない。各垂直電荷転送素子２０内の電荷ｅはポテンシャルウェル領域ＰＷから他へ移動できずに、垂直電荷転送素子２０内にとどまる。
【０１１８】
図８中の波線Ｌ６は、光遮蔽膜７２にハイレベルの電圧（掃出し電圧）を印加してパンチ・スルー現象を発現させたときのドレイン領域６０およびその周辺のポテンシャルを示す。このとき、垂直駆動信号φ１、φ４はハイレベルにあり、垂直駆動信号φ２、φ３はローレベルにある。
【０１１９】
パンチ・スルー現象によって、ドレイン領域６０の右側に隣接しているｐ- 型不純物添加領域１ｂのポテンシャルが垂直電荷転送チャネル２３中のポテンシャルウェル領域ＰＷのポテンシャルよりも低くなる。光遮蔽膜７２に接続されている各ドレイン領域６０のポテンシャルは、ポテンシャルウェル領域ＰＷのポテンシャルよりも更に低くなる。ｐ- 型不純物添加領域１ｂのみを間に介して互いに近接するドレイン領域６０と垂直電荷転送チャネル２３（ポテンシャルウェル領域ＰＷ）とが導通する。
【０１２０】
その結果として、第１の実施例による固体撮像素子１００と同様に、偶数番目に当たる各垂直電荷転送素子２０内の電荷ｅが、図８中に矢印Ｂで示すように、垂直電荷転送チャネル２３（ポテンシャルウェル領域ＰＷ）から当該垂直電荷転送チャネル２３に電気的に接続されているドレイン領域６０へ掃き出される。ドレイン領域６０へ掃き出された電荷ｅは、ここから光遮蔽膜７２を介して例えば電源に吸収される。
【０１２１】
奇数番目に当たる垂直電荷転送素子２０の各々では、垂直電荷転送チャネル２３内のポテンシャルバリア領域ＰＢとドレイン領域６０とが電気的に接続された状態にあるため、垂直電荷転送チャネル２３内のポテンシャルウェル領域ＰＷに分布している電荷ｅは他へ移動できずに、垂直電荷転送素子２０内にとどまる。
【０１２２】
奇数番目に当たる各垂直電荷転送素子２０内の電荷をドレイン領域６０へ掃き出すためには、垂直駆動信号φ１、φ４をローレベルに、垂直駆動信号φ２、φ３をハイレベルにすると共に、光遮蔽膜７２に掃出し電圧を印加する。
【０１２３】
例えば、ｐ- 型不純物添加領域１ｂのｐ型不純物濃度を５×１０16〜１×１０17／ｃｍ3 程度にし、ドレイン領域６０と、このドレイン領域６０に電気的に接続しようとする垂直電荷転送チャネル２３との間隔を０．５〜１μｍ程度にすると、読出しパルスと同じ電位（例えば１５Ｖ）を有する掃出し電圧によってパンチ・スルー現象を発現させることが可能である。
【０１２４】
ドレイン領域６０と、このドレイン領域６０に電気的に接続しようとする垂直電荷転送チャネル２３との間に介在させる不純物添加領域での不純物濃度、および、この不純物添加領域の平面視上の幅は、使用する掃出し電圧の値、ドレイン領域６０での不純物濃度、垂直電荷転送チャネル２３での不純物濃度等に応じて適宜変更可能である。
【０１２５】
上述した固体撮像素子１２０も、第１の実施例による固体撮像素子１００と同様の効果を奏する。
【０１２６】
次に、第４の実施例による固体撮像素子について説明する。
【０１２７】
図９は、第４の実施例による固体撮像素子１３０での光電変換素子１０、第１電荷転送素子（垂直電荷転送素子）２０、第２電荷転送素子（水平電荷転送素子）４０、電荷検出回路５０、およびドレイン領域６０の平面配置を概略的に示す。
【０１２８】
固体撮像素子１３０は、(i) 多数個の光電変換素子１０が正方行列（行数と列数とが互いに異なるものを含む。）状に配置されている点、および、(ii)最下流の光電変換素子１０それぞれの下流側にドレイン領域６０が２個ずつ配置されている点で、第１の実施例による固体撮像素子１００と構成上異なる。
【０１２９】
上記(i) および(ii)の相違点を除けば、固体撮像素子１３０の構成は固体撮像素子１００と同様である。図９に示した構成要素と機能上共通する構成要素が全て図１に示されている。図１に示した構成要素と機能上共通する構成要素には図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１３０】
例えば、垂直駆動信号φ３、φ４をハイレベル、垂直駆動信号φ１、φ２をローレベルにすると、各垂直電荷転送チャネル２３内には、ポテンシャルウェル領域とポテンシャルバリア領域とが下流から上流に向かってこの順番で交互に繰り返し形成される。ポテンシャルウェル領域は、垂直駆動信号φ３、φ４の供給を受けている垂直転送電極下に形成され、ポテンシャルバリア領域は、垂直駆動信号φ１、φ２の供給を受けている垂直転送電極下に形成される。個々のポテンシャルウェル領域は、隣り合う２つの垂直転送電極の下に形成される。ポテンシャルバリア領域についても同様である。
【０１３１】
この状態で光遮蔽膜に掃出し電圧を印加すると、各ポテンシャルウェル領域がその左側（図９での左側）に近接するドレイン領域６０に電気的に接続され、ポテンシャルウェル領域からドレイン領域６０へ電荷が掃き出される。各垂直電荷転送素子２０内の電荷が、各々に対応する所定のドレイン領域６０へ掃き出される。
【０１３２】
垂直駆動信号φ３、φ４をローレベル、垂直駆動信号φ１、φ２をハイレベルにすると、各垂直電荷転送チャネル２３内でのポテンシャルウェル領域およびポテンシャルバリア領域それぞれの分布が上記と逆になる。この場合でも、光遮蔽膜に掃出し電圧を印加すると、各ポテンシャルウェル領域がその左側（図９での左側）に近接するドレイン領域６０に電気的に接続され、ポテンシャルウェル領域からドレイン領域６０へ電荷が掃き出される。各垂直電荷転送素子２０内の電荷が、各々に対応する所定のドレイン領域６０へ掃き出される。
【０１３３】
上記の説明から明らかなように、固体撮像素子１３０においては、ドレイン領域６０の総数を図示の状態から半減させることができる。すなわち、１列の光電変換素子列に対応するドレイン領域６０を、図示の状態から光電変換素子列方向に沿って１つおきに間引くことができる。このようにしてドレイン領域６０の数を半減させた場合でも、上記と同様に、各垂直電荷転送素子２０内の電荷を所定のドレイン領域６０へ掃き出すことができる。
【０１３４】
上述した固体撮像素子１３０も、第１の実施例による固体撮像素子１００と同様の効果を奏する。
【０１３５】
次に、第５の実施例による固体撮像素子について説明する。
【０１３６】
図１０は、第５の実施例による固体撮像素子１４０での光電変換素子１０、第１電荷転送素子（垂直電荷転送素子）２０、第２電荷転送素子（水平電荷転送素子）４０、電荷検出回路５０、およびドレイン領域６０の平面配置を概略的に示す。同図においては図示を省略しているが、各垂直電荷転送素子２０、水平電荷転送素子４０、および各ドレイン領域６０は光遮蔽膜によって平面視上覆われ、個々の光電変換素子１０の上方にはマイクロレンズが１個ずつ配置されている。
【０１３７】
図１１は、図１０に示したXI−XI線に沿った固体撮像素子１４０の断面構造を概略的に示す。同図には、図１０において図示を省略した光遮蔽膜、マイクロレンズ等も示されている。
【０１３８】
図１０と図１との対比から明らかなように、本実施例による固体撮像素子１４０は、１列おきの光電変換素子列中にのみドレイン領域６０が配置されているという点で、第１の実施例による固体撮像素子１００と異なる。
【０１３９】
また、図１１と図２との対比から明らかように、本実施例による固体撮像素子１４０は、個々のドレイン領域６０の左右（光電変換素子行方向両側）に掃出しゲート６５が１つずつ配置されているという点でも、第１の実施例による固体撮像素子１００と異なる。
【０１４０】
これらの相違点を除けば、固体撮像素子１４０の構成は固体撮像素子１００の構成と同様である。図１０または図１１に示した構成要素と機能上共通する構成要素が全て図１または図２に示されている。図１または図２に示した構成要素と機能上共通する構成要素には図１または図２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１４１】
固体撮像素子１４０では、垂直駆動信号φ３、φ４をハイレベル、垂直駆動信号φ１、φ２をローレベルにして、光遮蔽膜７２に掃出し電圧を印加する。
【０１４２】
このとき、各垂直電荷転送チャネル２３内には、垂直駆動信号φ３、φ４の供給を受けている垂直転送電極下にポテンシャルウェル領域が、垂直駆動信号φ１、φ２の供給を受けている垂直転送電極下にポテンシャルバリア領域が形成される。また、ポテンシャルウェル領域の各々が、掃出しゲート６５を間に介して近接している所定のドレイン領域６０に電気的に接続される。
【０１４３】
その結果として、各ポテンシャルウェル領域から所定のドレイン領域６０へ電荷が掃き出される。各垂直電荷転送素子２０内の電荷が、各々に対応する所定のドレイン領域６０へ掃き出される。
【０１４４】
上述した固体撮像素子１３０も、第１の実施例による固体撮像素子１００と同様の効果を奏する。
【０１４５】
次に、実施例による撮像装置について説明する。
【０１４６】
図１２（Ａ）は、本実施例による撮像装置（例えばデジタルスチルカメラ）を概略的に示すブロック図である。
【０１４７】
同図に示す撮像装置２００は、第１の実施例による固体撮像素子１００をエリア・イメージセンサとして用いた装置であり、固体撮像素子１００の他に、撮像光学系２１０、タイミング信号発生器２２０、駆動回路２３０、信号処理部２４０、モードセレクタ２５０、制御部２６０、表示部２７０、記録部２８０、およびシャッタボタン２９０を備えている。
【０１４８】
固体撮像素子１００については既に説明したので、ここではその説明を省略する。
【０１４９】
撮像光学系２１０は、固体撮像素子１００上に光学像を結像させる。この撮像光学系２１０は、例えば、複数枚の光学レンズ、光学レンズを光軸方向に移動させるための光学レンズ駆動機構、光学絞り、光学絞りを開閉する光学絞り開閉機構、オプティカルローパスフィルタ、メカニカルシャッタ等を含んで構成される。図１２においては、１枚の光学レンズ２１２とメカニカルシャッタ２１４とで撮像光学系２１０を代表して示す。図中の矢印Ｌは光を示す。
【０１５０】
タイミング信号発生器２２０は、駆動回路２３０、信号処理部２４０、制御部２６０等の動作タイミングの統一をとるためのタイミング信号を生成し、これらに供給する。また、固体撮像素子１００の駆動に必要な信号を生成し、この信号を固体撮像素子１００または駆動回路２３０に供給する。水平駆動信号φＨ１〜φＨ２等は、タイミング信号発生器２２０から固体撮像素子１００へ直接供給される。
【０１５１】
駆動回路２３０は、タイミング信号発生器２２０から供給される信号に基づいて垂直駆動信号φＶ１〜φＶ４等の信号を生成し、固体撮像素子１００に供給する。この駆動回路２３０は、例えば垂直ドライバ、ＤＣ電源等を含んで構成される。
【０１５２】
信号処理部２４０は、固体撮像素子１００（電荷検出回路５０；図１参照）から画素信号の供給を受け、これに種々の処理を施して、出力画素信号、輝度信号、測距信号等、撮像装置２００の動作モードに応じた種々の信号を生成する。信号処理部２４０で生成された信号は、制御部２６０、表示部２７０または記録部２８０に供給される。
【０１５３】
モードセレクタ２５０は、撮像装置２００の動作モードを選択するための選択スイッチである。撮像装置２００は、例えば、自動露出（ＡＥ）モード、自動合焦（ＡＦ）モード、デジタルズームモード、静止画モード、動画モード、連写モード等の動作モードを有している。モードセレクタ２５０は、撮像装置２００の使用者によって操作される。
【０１５４】
制御部２６０は、モードセレクタ２５０によって選択された動作モードに応じて、タイミング信号発生器２２０および信号処理部２４０の動作を制御する。また、信号処理部２４０から供給される輝度信号に基づいて撮像光学系２１０中の光学絞り開閉機構の動作を制御し、測距信号に基づいて光学レンズ駆動機構の動作を制御する。この制御部２６０は、例えば中央演算処理装置（ＣＰＵ）によって構成される。
【０１５５】
表示部２７０は、信号処理部２４０から供給される出力画素信号に基づいて、静止画または動画を表示する。この表示部２７０は、例えば液晶ディスプレイ等の表示装置によって構成される。
【０１５６】
記録部２８０は、信号処理部２４０から供給される出力画素信号を、例えばメモリカード等の記録媒体に記録する。
【０１５７】
シャッタボタン２９０は、例えば半押しにすると自動露出や自動測距等の動作の開始スイッチとして機能する。全押しにすると、メカニカルシャッタ２１４が動作し、一定時間、撮像光学系２１０から固体撮像素子１００への光の入射を遮断する。
【０１５８】
撮像装置２００では、例えば駆動回路２３０によって、前述した掃出し電圧を生成する。駆動回路２３０は掃出し電圧発生器２３２を備えている。
【０１５９】
図１２（Ｂ）は、掃出し電圧発生器２３２を備えた駆動回路２３０を概略的に示すブロック図である。
【０１６０】
前述したように、掃出し電圧の値は、読出しパルスの電位と同程度に設定することができる。駆動回路２３０（垂直ドライバ）で掃出し電圧および読出しパルスの両方を生成するように構成すれば、掃出し電圧を生成するための回路構成を簡略化することが可能である。
【０１６１】
勿論、例えばタイミング信号発生回路２２０で掃出し電圧および読出しパルスの両方を生成するように構成することも可能である。また、掃出し電圧と読出しパルスの電位とを互いに異なる値に設定することも可能である。
【０１６２】
上述した撮像装置２００は、固体撮像素子１００を備えているので、高画質の静止画を撮像しやすい。また、連続的に高画質の静止画を撮像することが可能な最短の間隔を短くすることが容易である。
【０１６３】
以上、実施例による固体撮像素子および撮像装置について説明したが、本発明は上述した実施例に限定されるものではない。
【０１６４】
特に、垂直電荷転送素子、水平電荷転送素子、および電荷検出回路の構成は、目的とする固体撮像素子の用途や性能等に応じて種々変更可能である。
【０１６５】
例えば、垂直電荷転送素子は、１行の光電変換素子行あたり１本、または３本以上の垂直転送電極を有するものであってもよい。水平電荷転送素子は、１つの垂直電荷転送素子あたり２本以上の水平転送電極を配置することによって構成可能である。
【０１６６】
垂直電荷転送素子や水平電荷転送素子を何相の駆動信号で駆動するかは、１行の光電変換素子行に対応する垂直転送電極の数、または１つの垂直電荷転送素子に対応する水平転送電極の数、あるいは、垂直電荷転送素子または水平電荷転送素子の駆動方法等に応じて、適宜選定可能である。
【０１６７】
ドレイン領域の配置形態についても、適宜選定可能である。光電変換素子列方向に隣り合う２つの光電変換素子の間それぞれにドレイン領域を１つずつ配置しもよいし、この配置形態から光電変換素子列方向に沿ってＮ個（Ｎは、任意に選択された正の整数を表す。）おきに間引いた配置形態にしてもよい。ただし、１列の光電変換素子列あたりのドレイン領域の数を少なくする程、垂直電荷転送素子内の不要電荷の掃出しに要する時間が長くなる。
【０１６８】
ドレイン領域と光遮蔽膜との電気的な接続は、ドレイン領域と光遮蔽膜とを互いに接触させる他に、両者の間にコンタクトプラグを設けることによっても図ることができる。
【０１６９】
半導体基板側からチタン、窒化チタン、およびタングステンをこの順番で堆積させることによって光遮蔽膜を形成すれば、この光遮蔽膜とドレイン領域とを互いに接触させる場合でも、オーミックコンタクトを形成しやすい。
【０１７０】
色フィルタアレイやマイクロレンズアレイは、省略することも可能である。
【０１７１】
上面が平坦な層間絶縁膜を形成することにより、第１の平坦化膜を省略することも可能である。このような層間絶縁膜は、例えば、シリコン酸化物（スピンオンガラスを含む。）、ボロホスホシリケートガラス（ＢＰＳＧ）、ホスホシリケートガラス（ＰＳＧ）、ボロシリケートガラス（ＢＳＧ）等からなる比較的厚肉の層をリフローすることによって、あるいは、前記の層にエッチバックあるいはケミカルメカニカルドリリング等を施すことによって、形成可能である。
【０１７２】
その他、種々の変更、改良、組み合わせ等が可能であることは、当業者に自明であろう。
【０１７３】
【発明の効果】
以上説明したように、本発明によれば、垂直電荷転送素子内の不要電荷を高速で掃き出すことが可能な固体撮像素子および撮像装置が提供される。高画質の静止画を撮像することが可能な撮像装置、および、連続的に高画質の静止画を撮像することが可能な最短の間隔が短い撮像装置を得ることが容易になる。
【図面の簡単な説明】
【図１】第１の実施例による固体撮像素子での光電変換素子、第１電荷転送素子（垂直電荷転送素子）、第２電荷転送素子（水平電荷転送素子）、電荷検出回路、およびドレイン領域の平面配置を示す概略図である。
【図２】図１に示したII−II線に沿った固体撮像素子の断面構造を示す概略図である。
【図３】図２に示したドレイン領域およびその周辺でのポテンシャルプロファイルを概略的に示す電位図である。
【図４】第２の実施例による固体撮像素子での光電変換素子、第１電荷転送素子（垂直電荷転送素子）、およびドレイン領域の平面配置を示す概略図である。
【図５】図４に示した部材の中から半導体基板、開口部、ドレイン領域、および信号線を抽出して示す平面図である。
【図６】図４に示したVI−VIに沿った固体撮像素子の断面構造を示す概略図である。
【図７】第３の実施例による固体撮像素子における、図１に示したII−II線に相当する箇所での断面構造を示す概略図である。
【図８】図７に示したドレイン領域およびその周辺でのポテンシャルプロファイルを概略的に示す電位図である。
【図９】第４の実施例による固体撮像素子での光電変換素子、第１電荷転送素子（垂直電荷転送素子）、第２電荷転送素子（水平電荷転送素子）、電荷検出回路、およびドレイン領域の平面配置を示す概略図である。
【図１０】第５の実施例による固体撮像素子での光電変換素子、第１電荷転送素子（垂直電荷転送素子）、第２電荷転送素子（水平電荷転送素子）、電荷検出回路、およびドレイン領域の平面配置を示す概略図である。
【図１１】図１０に示したXI−XI線に沿った固体撮像素子の断面構造を示す概略図である。
【図１２】図１２（Ａ）は、実施例による撮像装置を概略的に示すブロック図であり、図１２（Ｂ）は、掃出し電圧発生器を備えた駆動回路を概略的に示すブロック図である。
【符号の説明】
１…半導体基板、  １０…光電変換素子、  ２０…第１電荷転送素子（垂直電荷転送素子）、  ２３…垂直電荷転送チャネル、  ２５ａ〜２５ｅ…第１〜第５垂直転送電極、  ３０…読出しゲート、  ４０…第２電荷転送素子（水平電荷転送素子）、  ５０…電荷検出回路、  ６０…ドレイン領域、  ６５…掃出しゲート、  ６７…電極線、  ７２…光遮蔽膜、  １００、１１０、１２０、１３０、１４０…固体撮像素子、  ２３０…駆動回路、  ２３２…掃出し電圧発生器。
【図１】
0003795808.tif 000002
【図２】
0003795808.tif 000003
【図３】
0003795808.tif 000004
【図４】
0003795808.tif 000005
【図５】
0003795808.tif 000006
【図６】
0003795808.tif 000007
【図７】
0003795808.tif 000008
【図８】
0003795808.tif 000009
【図９】
0003795808.tif 000010
【図１０】
0003795808.tif 000011
【図１１】
0003795808.tif 000012
【図１２】
0003795808.tif 000013