(57)【特許請求の範囲】
【請求項１】
支持体上に、微結晶半導体をｉ型層に有するｐｉｎ接合の構成素子と、アモルファス半導体をｉ型層に有するｐｉｎ接合の構成素子とを少なくとも積層してなる積層型光起電力素子において、
微結晶半導体をｉ型層に有するｐｉｎ接合の構成素子の短絡光電流が、アモルファス半導体をｉ型層に有するｐｉｎ接合の構成素子の短絡光電流よりも小さく設定されていることを特徴とする積層型光起電力素子。
【請求項２】
微結晶半導体のｉ型層の平均結晶粒径が、１００Å以上１０００Å以下の範囲であることを特徴とする請求項１に記載の積層型光起電力素子。
【請求項３】
微結晶半導体のｉ型層が、柱状晶構造を有していることを特徴とする請求項１または２に記載の積層型光起電力素子。
【請求項４】
微結晶半導体のｉ型層のバンドギャップが、ｐ型層とｉ型層、ｎ型層とｉ型層との各界面方向で広くなるように設定されていることを特徴とする請求項１〜３のいずれかに記載の積層型光起電力素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、太陽電池等の光起電力素子に係り、特にｐｉｎ接合の構成素子が複数積層されている積層型光起電力素子に関する。
【０００２】
【従来の技術】
薄膜光起電力素子に関する技術は、例えばＵＳＰ４０６４５２１号公報に開示されている。しかしながら、積層型光起電力素子の場合、どのような構成にすると光電変換効率が向上し、光電変換効率が安定化するのかについては全く記載されていない。
【０００３】
また、積層型光起電力素子の構成については、光起電力素子の形状因子（ＦＦ）の低下しない方法が、ＵＳＰ５２９８０８６号公報に開示されている。同公報には、膜質の良い半導体層を薄くし、かつ積層型光起電力素子の電流を膜質の良い薄い構成素子で律速することが記載されている。
【０００４】
【発明が解決しようとする課題】
ところで、ＵＳＰ５２９８０８６号公報に提案されている方法では、積層型光起電力素子の光電変換効率を最大にし、かつ長時間の光照射による安定性を保持する上で十分ではない。特に、積層型光起電力素子の第一のｐｉｎ接合の構成素子のｉ型層に微結晶半導体を用い、第二のｐｉｎ接合の構成素子のｉ型層にアモルファス半導体を用いる場合には、この方法では高い光電変換効率と安定性を保持することはできなかった。
【０００５】
本発明は、第一のｐｉｎ接合の構成素子のｉ型層に微結晶半導体を用い、第二のｐｉｎ接合の構成素子のｉ型層にアモルファス半導体を用いて、光電変換効率が高く、長時間の光照射によっても光電変換効率の変化のより少ない積層型光起電力素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の積層型光起電力素子は、支持体上に、微結晶半導体をｉ型層に有するｐｉｎ接合の構成素子と、アモルファス半導体をｉ型層に有するｐｉｎ接合の構成素子とを少なくとも積層してなる積層型光起電力素子において、微結晶半導体をｉ型層に有するｐｉｎ接合の構成素子の短絡光電流が、アモルファス半導体をｉ型層に有するｐｉｎ接合の構成素子の短絡光電流よりも小さく設定されているものである。
【０００８】
さらに、微結晶半導体のｉ型層の平均結晶粒径が、１００Å以上１０００Å以下の範囲であることが好ましい。
【０００９】
そして、微結晶半導体のｉ型層が、柱状晶構造を有していることが好ましい。
【００１０】
また、微結晶半導体のｉ型層のバンドギャップが、ｐ型層とｉ型層、ｎ型層とｉ型層との各界面方向で広くなるように設定されていることが好ましい。
【００１１】
上記のように、本発明は新規な積層型光起電力素子に係るものであり、以下に本発明の作用を説明する。
【００１２】
積層型光起電力素子において、光起電力素子の光電変換効率を最大にするには、各構成素子の初期特性のみならず、長時間の光照射による劣化特性をも考慮して積層型光起電力素子を設計しなければならない。例えば、従来のアモルファスシリコン系半導体のみによる積層型光起電力素子では長時間の光照射による特性低下が大きいため、長時間の光照射で発電される電力を最大にするように設計することができなかった。
【００１３】
本発明の積層型光起電力素子は、微結晶シリコン半導体をｉ型層とする光起電力素子と、アモルファスシリコン半導体をｉ型層とする光起電力素子とを積層してなる。微結晶シリコン半導体は、長時間の光照射に対して特性変化の少ないものである。一方、アモルファスシリコン半導体は、周知の如く、長時間の光照射によって特性が大きく低下するものである。本発明は、光劣化しない微結晶シリコン半導体とアモルファスシリコン半導体とを組み合わせることよって上記課題を解決したものである。
【００１４】
従来のアモルファスシリコン系半導体をｉ型層に使用した積層型光起電力素子では、一般的には各構成素子の光照射下における電流値が等しくなるように設計することが一般的であった。また、光入射側のｉ型層の堆積速度が最も遅い場合には、該層の光電流値が最も小さくなるように各層の厚さを調節していた。
【００１５】
ところが、このような設計指針では、微結晶シリコン半導体をｉ型層に使用した光起電力素子とアモルファスシリコン半導体をｉ型層に使用した光起電力素子の積層型光起電力素子の最適設計を行うことはできない。
【００１６】
本発明における微結晶シリコン半導体は、アモルファスシリコン半導体と違って長時間の光照射によっても特性が低下しないために、上記指針にしたがって積層型光起電力素子を設計すると、長時間の光照射によって律速素子であるアモルファスシリコン光起電力素子が光劣化し積層型光起電力素子の特性が経時的に大幅に低下していく。
【００１７】
本発明者はこの点について鋭意検討した結果、実質的に光劣化しない微結晶シリコン半導体をｉ型層として有するｐｉｎ接合の構成素子を積層型光起電力素子の電流値を律速する素子とすることによって、長時間の光照射による特性低下を大幅に減少させることができることを見出した。
【００１８】
【発明の実施の形態】
以下、本発明の積層型光起電力素子の実施形態を説明するが、本発明はこれらによって何ら限定されるものではない。
【００１９】
図１および表１〜表４に基づいて本発明を詳細に説明する。図１は、本発明の積層型光起電力素子の層構造の一形態を示す概略図である。
【００２０】
図１において、本発明の積層型光起電力素子は、ステンレス鋼等の金属基板、またはガラス等の絶縁基板１１１上に、Ａｌ、Ｃｕ、Ａｇ等からなる反射層１１０、酸化亜鉛、酸化インジウム、酸化錫等からなる反射増化層１０９、ｎまたはｐ型層１０８、ｉ型層１０７、ｐまたはｎ型層１０６からなるボトム光起電力素子１１２、ｎまたはｐ型層１０５、ｉ型層１０４、ｐまたはｎ型層１０３からなるトップ光起電力素子１１３、ＩＴＯ等の透明電極１０２、および集電電極１０１が順に積層されている。この光起電力素子において、ボトム光起電力素子１１２のｉ型層は微結晶シリコン半導体から構成されている。
【００２１】
表１〜表４は、トップ光起電力素子（トップ）とボトム光起電力素子（ボトム）の短絡光電流を変えて光劣化させた場合に、積層型光起電力素子（ダブル）の光電変換効率がどのように変化していくかを示している。本発明において、光劣化は主にトップ光起電力素子で起こり、ボトム光起電力素子では起こらないものである。
【００２２】
【表１】
0003768672.tif 000002
【００２３】
表１は、トップ光起電力素子とボトム光起電力素子の短絡光電流が等しい場合である。
【００２４】
【表２】
0003768672.tif 000003
【００２５】
表２は、トップ光起電力素子の短絡光電流がボトム光起電力素子の短絡光電流よりも少ない場合である。
【００２６】
【表３】
0003768672.tif 000004
【００２７】
表３は、トップ光起電力素子の短絡光電流がボトムの短絡光電流よりも多い場合である。
【００２８】
【表４】
0003768672.tif 000005
【００２９】
表４は、トップの短絡光電流がボトムの短絡光電流よりも極端に多い場合である。
【００３０】
以上の４つの場合を比較すると、明らかにトップ光起電力素子の短絡光電流が大きい方が、トップ光起電力素子の光劣化が生じた場合には積層型光起電力素子の光電変換効率が高くなることが判る。
【００３１】
以上のように、微結晶シリコン半導体をｉ型層に用いた光起電力素子とアモルファスシリコン半導体をｉ型層に用いた光起電力素子とを積層した積層型光起電力素子においては、光劣化の殆どない微結晶シリコン半導体をｉ型層に用いた光起電力素子の電流値により積層型光起電力素子の光電流が定まるようにすることによって、長期間にわたって光電変換効率の安定した光起電力素子を提供することができるものである。
【００３２】
積層型光起電力素子の各構成素子の短絡光電流は、光起電力素子の分光感度特性から測定される。例えば、ｐｉｎ接合を有する光起電力素子を２つ積層したダブル構造の光起電力素子の場合、トップ光起電力素子とボトム光起電力素子の短絡光電流は以下のようにして測定される。
【００３３】
トップ光起電力素子の短絡光電流は、積層型光起電力素子にボトム光起電力素子の光照射時の起電力に対応する順バイアスを印加し、かつボトム光起電力素子で主に吸収される領域の光を照射して、この状態でトップ光起電力素子に分光した光を照射して分光特性を測定し、この分光特性に太陽光の分光強度を畳み込んでトップ光起電力素子の電流値を計算する。
【００３４】
ボトム光起電力素子の短絡光電流は、トップ光起電力素子と同様に、トップ光起電力素子にトップ光起電力で主に吸収される光を照射し、トップ光起電力素子の起電力に対応する順バイアスを印加して、この状態で分光感度特性を測定し、この分光感度特性と太陽光の分光特性とを畳み込んでトップ光起電力素子の電流値を計算する。
【００３５】
また、このようなｐｉｎ接合を有する光起電力素子を２つ積層したダブル構造の光起電力素子の他に、ｐｉｎ接合を有する光起電力素子を３つ積層したトリプル構造、およびそれ以上の積層型光起電力素子においても本発明を適用することができるものである。
【００３６】
図２は、本発明の積層型光起電力素子を作成するための堆積膜形成装置を示す模式図である。図２において、堆積膜形成装置は、ロードチャンバー２０１、微結晶シリコンｉ型層チャンバー２０２、アモルファスシリコンｉ型層とｐ型層とｎ型層のＲＦチャンバー２０３、微結晶シリコンゲルマニウムｉ型層チャンバー２０４、およびアンロードチャンバー２２０から主に構成されている。各チヤンバーは、ゲートバルブ２０６、２０７、２０８、２０９で各原料ガスが混合しないように分離されている。
【００３７】
微結晶シリコンｉ型層チャンバー２０２は、基板加熱用のヒーター２１１およびプラズマＣＶＤ室２１０から構成されている。ＲＦチャンバー２０３は、ｎ型層堆積用ヒーター２１２とｎ型層堆積用の堆積室２１５、ｉ型層堆積用ヒーター２１３とｉ型層堆積用の堆積室２１６、ｐ型層堆積用ヒーター２１４とｐ型層堆積用の堆積室２１７を有している。微結晶シリコンゲルマニウムｉ型層チャンバー２０４は、ヒーター２１８とプラズマＣＶＤ室２１９を有している。
【００３８】
基板は基板ホルダー２２１に取り付けられ、レール２２０上を外部から駆動されるローラーによって移動する。
【００３９】
プラズマＣＶＤ室２１０と２１９では、微結晶を堆積する。微結晶は、マイクロ波プラズマＣＶＤ法またはＶＨＦプラズマＣＶＤ法が使用される。
【００４０】
このような堆積膜形成装置を使用して、本発明の積層型光起電力素子は以下のようにして形成される。まず、ステンレス基板を基板ホルダー２２１にセットしロードチャンバー２０１のレール２２０上にセットする。そして、ロードチャンバー２０１内を数ｍＴｏｒｒ以下の真空度に排気する。
【００４１】
次に、ゲートバルブ２０６と２０７を開け、基板ホルダー２２１をチャンバー２０３のｎ型層堆積室２１５に移動する。各ゲートバルブ２０６，２０７を閉じ、所望の原料ガスでｎ型層を所望の層厚に堆積する。十分に排気した後、ゲートバルブ２０７を開けて基板ホルダー２２１を堆積チャンバー２０２に移動し、ゲートバルブ２０７を閉じる。
【００４２】
ヒーター２１１で基板を所望の基板温度に加熱し、所望の原料ガスを必要量導入し、所望の真空度にして、所定のマイクロ波エネルギーまたはＶＨＦエネルギーを堆積室２１０へ導入し、プラズマを発生させて基板上に微結晶シリコンｉ型層を所望の層厚に堆積する。チャンバー２０２を十分に排気し、ゲートバルブ２０７を開けて基板ホルダー２２１をチャンバー２２０からチャンバー２０３へ移動する。
【００４３】
基板ホルダー２２１をチャンバー２０３のｐ型層堆積室２１７に移動して、ヒーター２１４によって基板を所望の温度に加熱する。堆積室２１７にｐ型層堆積用の原料ガスを所望の流量だけ供給し、所望の真空度に維持しつつ堆積室２１７にＲＦエネルギーを導入し、ｐ型層を所望の層厚に堆積する。
【００４４】
ｐ型層堆積後、堆積室２１７を十分に排気し、基板ホルダー２２１を同じチャンバー内のｎ型層堆積室２１５に移動する。上記のｎ型層と同様にしてｐ型層上にｎ型層を堆積する。堆積室２１５を十分に排気し、基板ホルダーをｉ型層堆積室２１６へ移動する。
【００４５】
ヒーター２１３で基板を所望の基板温度に加熱し、ｉ型層堆積用の原料ガスを所望の流量を堆積室に供給し、堆積室２１６内の圧力を所望の圧力に維持して、所望のＲＦエネルギーを導入する。堆積室２１６を十分に排気し、基板ホルダー２２１を堆積室２１６から堆積室２１７に移動し、上記のｐ型層と同様にして、ｉ型層上にｐ型層を堆積する。上記と同様にして堆積室２１７を十分に排気した後、ゲートバルブ２０８、２０９を開け、半導体層を堆積した基板をセットした基板ホルダー２２１をアンロードチャンバー２０５へ移動する。
【００４６】
ゲートバルブを全て閉じ、アンロードチャンバー２０５内へ窒素ガスを封入して、基板温度を所望の温度に冷却する。その後、アンロードチャンバー２０５の取り出しバルブを開けて、基板ホルダー２２１を取り出す。
【００４７】
そして、不図示の透明電極堆積用の蒸着器を用いて、ｐ型層上に透明電極を所望の層厚に堆積する。また、同様にして、透明電極上に集電電極を堆積する。
【００４８】
次に、本発明の積層型光起電力素子の各構成要素について詳細に説明する。
【００４９】
〈基板、反射層〉
本発明の積層型光起電力素子に用いる基板としては、ステンレス鋼などの金属基板、特にフェライト系のステンレス鋼が適している。また、絶縁性基板では、ガラスやセラミックスなどが適している。
【００５０】
絶縁性基板の場合には、絶縁性基板上に金属や透明導電膜などを堆積して、絶縁性基板上を導電処理する必要がある。ガラスなどの透光性基板を使用して、基板上に透明導電膜を堆積して光起電力素子を形成した場合、光は半導体側に入射するのみならず、透光性基板側から入射することも可能である。
【００５１】
導電処理としては、Ａｌ、Ａｇ、Ｃｕなどの金属単体、またはそれらの合金を反射層として堆積することが挙げられる。反射層の厚さとしては、金属そのものの反射率が得られる厚さ以上の厚さに堆積することが必要である。
【００５２】
反射層の表面ができるだけ平坦であるように形成するには、比較的低い温度で数１００Å〜３０００Åの厚さで形成することが好ましい。また、反射層の表面が凹凸であるように形成するには、３０００Åより厚く、数μ以下の厚さで形成することが好ましい。
【００５３】
〈反射増加層〉
また、半導体層で吸収される光量を多くするための反射増加層を上記の金属基板または反射層上に設けることが望ましい。反射増加層としては、酸化インジウム、酸化錫、酸化亜鉛などの酸化物が適している。反射増加層の層厚としては、１０００Å〜５００００Åが最適な範囲として挙げられる。
【００５４】
〈ｐ型層、ｎ型層〉
ｐ型層またはｎ型層は、光起電力素子の特性を左右する重要な層である。ｐ型層またはｎ型層のアモルファス材料、微結晶や多結晶材料としては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ、ｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌｙ−ＳｉＧｅなどにｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。
【００５５】
特に、光入射側のｐ型層またはｎ型層には、光吸収の少ない結晶性の半導体層かバンドギャップの広い非晶質半導体層が適している。
【００５６】
ｐ型層への周期率表第ＩＩＩ族原子の添加量、およびｎ型層への周期率表第Ｖ族原子の添加量は、０．１〜５０ａｔ％が最適量として挙げられる。
【００５７】
また、ｐ型層またはｎ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子は、ｐ型層またはｎ型層の未結合手を補償する働きをし、ｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子は、０．１〜４０ａｔ％が最適量として挙げられる。特に、ｐ型層またはｎ型層が結晶性の場合、水素原子またはハロゲン原子は０．１〜８ａｔ％が最適量として挙げられる。
【００５８】
さらに、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハロゲン原子の含有量を多くすることによって、該界面近傍の欠陥準位や機械的歪を減少させることができ、本発明の積層型光起電力素子の光起電力や光電流を増加させることができる。
【００５９】
光起電力素子のｐ型層およびｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また、非抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。さらに、ｐ型層およびｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍが最適である。
【００６０】
光起電力素子のｐ型層またはｎ型層の堆積に適した原料ガスとしては、シリコン原子を含有するガス化し得る化合物、ゲルマニウム原子を含有するガス化し得る化合物、炭素原子を含有するガス化し得る化合物、およびこれらの化合物の混合ガスなどを挙げることができる。
【００６１】
シリコン原子を含有するガス化し得る化合物としては、ＳｉＨ4、ＳｉＨ6、ＳｉＦ4、ＳｉＦＨ3、ＳｉＦ2Ｈ2、ＳｉＦ3Ｈ、Ｓｉ3Ｈ8、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、ＳｉＤ3Ｈ、Ｓｉ2Ｄ3Ｈ3などが挙げられる。
【００６２】
ゲルマニウム原子を含有するガス化し得る化合物としては、ＧｅＨ4、ＧｅＤ4、ＧｅＦ4、ＧｅＦＨ3、ＧｅＦ2Ｈ2、ＧｅＦ3Ｈ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、ＧｅＨ6、ＧｅＤ6などが挙げられる。
【００６３】
炭素原子を含有するガス化し得る化合物としては、ＣＨ4、ＣＤ4、ＣnＨ2n+2（ｎは整数）、ＣnＨ2n（ｎは整数）、Ｃ2Ｈ2、Ｃ6Ｈ6、ＣＯ2、ＣＯなどが挙げられる。
【００６４】
窒素含有ガスとしては、Ｎ2、ＮＨ3、ＮＤ3、ＮＯ、ＮＯ2、Ｎ2Ｏなどが挙げられる。
【００６５】
酸素含有ガスとしては、Ｏ2、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2、Ｎ2Ｏ、ＣＨ3ＣＨ2ＯＨ、ＣＨ3ＯＨなどが挙げられる。
【００６６】
価電子制御するためにｐ型層またはｎ型層に導入される物質としては、周期率表第ＩＩＩ族原子および第Ｖ族原子が挙げられる。
【００６７】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、ホウ素原子導入用として、Ｂ2Ｈ6、Ｂ4Ｈ10、Ｂ5Ｈ9、Ｂ5Ｈ11、Ｂ6Ｈ10、Ｂ6Ｈ12、Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3、ＢＣｌ3などのハロゲン化ホウ素などが挙げられる。その他には、ＡｌＣｌ3、ＧａＣｌ3、ＩｎＣｌ3、ＴｌＣｌ3などを挙げることができ、特にＢ2Ｈ6、ＢＦ3が適している。
【００６８】
第Ｖ族原子導入用の出発物質として有効に使用されるのは、燐原子導入用として、ＰＨ3、Ｐ2Ｈ4などの水素化燐、ＰＨ4Ｉ、ＰＦ3、ＰＦ5、ＰＣｌ3、ＰＣｌ5、ＰＢｒ3、ＰＢｒ5、ＰＩ3などのハロゲン化燐が挙げられる。その他には、ＡｓＨ3、ＡｓＦ3、ＡｓＣｌ3、ＡｓＢｒ3、ＡｓＦ5、ＳｂＨ3、ＳｂＦ3、ＳｂＦ5、ＳｂＣｌ3、ＳｂＣｌ5、ＢｉＨ3、ＢｉＣｌ3、ＢｉＢｒ3などを挙げることができ、特にＰＨ3、ＰＦ3が適している。
【００６９】
光起電力素子に適したｐ型層またはｎ型層の堆積方法は、ＲＦプラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法などである。特に、ＲＦプラズマＣＶＤ法で堆積する場合、容量結合型のＲＦプラズマＣＶＤ法が適している。ＲＦプラズマＣＶＤ法でｐ型層またはｎ型層を堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．０１〜５．０Ｗ／ｃｍ2、堆積速度は０．１〜３０Ａ／ｓｅｃが最適条件として挙げられる。
【００７０】
また、上記のガス化し得る化合物をＨ2、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどのガスで適宜希釈して堆積室に導入しても良い。
【００７１】
特に、微結晶半導体やａ−ＳｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層を堆積する場合には、水素ガスで２〜１００倍に原料ガスを希釈し、ＲＦおよびＶＨＦパワーは比較的高いパワーを導入するのが好ましい。ＲＦの周波数としては１ＭＨｚ〜３００ＭＨｚが適した範囲であり、特に１３．５６ＭＨｚ近傍の周波数が最適である。
【００７２】
ｐ型層またはｎ型層をマイクロ波プラズマＣＶＤ法で堆積する場合、マイクロ波プラズマＣＶＤ装置は、堆積室に誘電体窓（アルミナセラミックス等）を介して導波管でマイクロ波を導入する方法が適している。マイクロ波プラズマＣＶＤ法でｐ型層またはｎ型層を堆積する場合、本発明の堆積膜形成方法も適した堆積方法であるが、更に広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。
【００７３】
マイクロ波プラズマＣＶＤ法によりｐ型層またはｎ型層を堆積する場合、堆積室内の基板温度は１００〜４００℃、内圧は０．５〜３０ｍＴｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．５〜１０ＧＨｚが好ましい範囲として挙げられる。
【００７４】
また、上記のガス化し得る化合物をＨ2、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどのガスで適宜希釈して堆積室に導入しても良い。
【００７５】
特に、微結晶半導体やａ−ＳｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層を堆積する場合には、水素ガスで２〜１００倍に原料ガスを希釈し、マイクロ波パワーは比較的高いパワーを導入するのが好ましい。
【００７６】
〈微結晶ｉ型層〉
本発明の積層型光起電力素子の微結晶シリコンの堆積に好適な方法は、ＲＦプラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法などが挙げられる。特に、微結晶シリコンの堆積速度は使用する電磁波に依存し、同一の投入エネルギーでは周波数が高い方が堆積速度が速くなる。
【００７７】
本発明における微結晶シリコンに適したシリコン原子供給用の原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＨＦ3、ＳｉＨ2Ｆ2、ＳｉＨ3Ｆ、ＳｉＨ3Ｃｌ、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、ＳｉＤ3Ｈ、Ｓｉ2Ｄ3Ｈ3などのシラン系原料ガスが挙げられる。
【００７８】
また、微結晶シリコンゲルマニウムに適したゲルマニウム供給用の原料ガスとしては、ＧｅＨ4、ＧｅＦ4、ＧｅＨＦ3、ＧｅＨ2Ｆ2、ＧｅＨ3Ｆ、ＧｅＨＣｌ3、ＧｅＨ2Ｃｌ2、ＧｅＨ3Ｃｌ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、ＧｅＨ6、ＧｅＤ6などが挙げられる。
【００７９】
原料ガスは、良好な微結晶半導体を形成するために、水素ガスで希釈する必要があり、その希釈率は１０倍以上が好ましい。特に好ましい希釈率の範囲は、１０倍から１００倍の範囲である。希釈率が小さい場合には微結晶が形成されず、アモルファスが形成される。一方、希釈率を高くし過ぎた場合には、微結晶の堆積速度が低くなり過ぎて実用上の問題が生じる。また、水素希釈に加えてヘリウムガスで希釈することも可能である。
【００８０】
本発明に適した微結晶を作成するための基板温度は、１００〜５００℃である。特に堆積速度を大きくする場合には、基板温度は比較的高い温度に設定することが望ましい。
【００８１】
本発明の微結晶を堆積するときのチャンバー内の真空度としては、１ｍＴｏｒｒ〜１Ｔｏｒｒが好適な範囲として挙げられる。特に、マイクロ波プラズマＣＶＤ法で微結晶半導体を堆積する場合には、真空度は数ｍＴｏｒｒが好ましい真空度である。
【００８２】
本発明における微結晶半導体を堆積する場合のチャンバーヘの投入パワーとしては、０．０１〜１０Ｗ／ｃｍ2の範囲が好適な範囲として挙げられる。また、原料ガスの流量と投入パワーの関係で示すと、堆積速度が投入パワーに依存するパワーリミテッドの領域が適している。
【００８３】
さらに、本発明における微結晶半導体の堆積には、基板と電力投入用の電極間距離が重要な因子である。本発明に適した微結晶半導体を得られる電極間距離は、１０ｍｍ〜５０ｍｍの範囲である。
【００８４】
本発明の積層型光起電力素子の微結晶半導体に適する平均結晶粒径は、１００Å〜１０００Åが適した範囲として挙げられる。また、微結晶半導体中に含有されるアモルファスの割合は、ラマンスペクトルで見た場合に結晶に関係するピークとアモルファスに関係するピークの比が７０％以下が望ましいものである。
【００８５】
平均結晶粒径が１００Åよりも小さいと、結晶粒界にアモルファスが多く存在するようになり、光劣化を示すようになる。また、結晶粒径が小さいと電子や正孔の移動度や寿命が小さくなり、半導体としての特性が低下する。一方、平均結晶粒径が１０００Åよりも大きいと、結晶粒界の緩和が十分に進まず結晶粒界に未結合手等の欠陥が生じ、該欠陥が電子や正孔の再結合中心として働き、その結果微結晶半導体の特性が低下する。
【００８６】
また、微結晶の形状としては、電荷の移動方向に沿って細長い形状が適したものである。加えて、本発明における微結晶中に含有される水素原子またはハロゲン原子の割合は、３０％以下が望ましい範囲である。
【００８７】
光起電力素子において、ｉ型層は照射光に対してキャリアを発生輸送する重要な層である。ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用することができる（ｐ型になるか、あるいはｎ型になるかは、テールステイト等の固有欠陥の分布による。）。
【００８８】
本発明の積層型光起電力素子のｉ型層としては、バンドギャップが均一な半導体の他に、シリコン原子とゲルマニウム原子とを含有してｉ型層の層厚方向にバンドギャップが滑らかに変化し、バンドギャップの極小値がｉ型層の中央の位置よりｐ型層とｉ型層の界面方向に片寄っているものも適している。また、ｉ型層中にドナーとなる価電子制御剤とアクセプターとなる価電子制御剤とが同時にドーピングされているものも適している。
【００８９】
特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。さらに、シリコン原子の含有量に対応して、水素原子または／およびハロゲン原子の含有量が変化していることが好ましい。シリコン原子の含有量が最小のところでの水素原子または／およびハロゲン原子の含有量は１〜１０ａｔ％が好ましい範囲で、水素原子または／およびハロゲン原子の含有量の最大の領域の０．３〜０．８倍が好ましい範囲である。
【００９０】
水素原子または／およびハロゲン原子の含有量をシリコン原子に対応させて変化させる。すなわち、バンドギャップに対応して、バンドギャップの狭いところで水素原子または／およびハロゲン原子の含有量が少なくなっているものである。
【００９１】
メカニズムの詳細については不明ではあるが、本発明の堆積膜形成方法によれば、シリコン原子とゲルマニウム原子を含有する合金系半導体の堆積において、シリコン原子とゲルマニウム原子のイオン化率の違いによってそれぞれの原子が獲得する電磁波エネルギーに差が生じ、その結果、合金系半導体において水素含有量または／およびハロゲン含有量が少なくても十分に緩和が進み、良質な合金系半導体を堆積することができるものと考えられる。
【００９２】
ｉ型層の層厚は、光起電力素子の構造（例えば、シングルセル、タンデムセル、トリプルセルなど）、およびｉ型層のバンドギャップに大きく依存するが０．７〜３０．０μｍが最適な層厚として挙げられる。
【００９３】
本発明の堆積膜形成方法によるシリコン原子またはゲルマニウム原子を含有するｉ型層は、堆積速度を５ｎｍ／ｓｅｃ以上に上げても価電子帯側のテイルステイトが少ないものであって、テイルステイトの傾きは６０ｍｅＶ以下であり、かつ電子スピン共鳴（ｅｓｒ）による未結合手の密度は１０17／ｃｍ3以下である。
【００９４】
また、ｉ型層のバンドギャップは、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面方向で広くなるように設計することが好ましい。このように設計することによって、光起電力素子の光起電力、光電流を大きくすることができ、更に長時間使用した場合の光劣化等を防止することができる。
【００９５】
〈アモルファスｉ型層〉
本発明の積層型光起電力素子のアモルファスシリコンの堆積に好適な方法は、ＲＦプラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法などが挙げられる。特に、アモルファスシリコンの堆積速度は使用する電磁波に依存し、同一の投入エネルギーでは周波数が高い方が堆積速度が速くなる。
【００９６】
本発明におけるアモルファスシリコンに適したシリコン原子供給用の原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＨＦ3、ＳｉＨ2Ｆ2、ＳｉＨ3Ｆ、ＳｉＨ3Ｃｌ、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、ＳｉＤ3Ｈ、Ｓｉ2Ｄ3Ｈ3などのシラン系原料ガスが挙げられる。
【００９７】
また、アモルファスシリコンゲルマニウムに適したゲルマニウム供給用の原料ガスとしては、ＧｅＨ4、ＧｅＦ4、ＧｅＨＦ3、ＧｅＨ2Ｆ2、ＧｅＨ3Ｆ、ＧｅＨＣｌ3、ＧｅＨ2Ｃｌ2、ＧｅＨ3Ｃｌ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、ＧｅＨ6、ＧｅＤ6などが挙げられる。
【００９８】
原料ガスは、良好なアモルファス半導体を形成するために、水素ガスで希釈する必要があり、その希釈率は５倍以上が好ましい。特に好ましい希釈率の範囲は、５倍から５０倍の範囲である。また、水素希釈に加えてヘリウムガスで希釈することも可能である。
【００９９】
本発明に適したアモルファスを作成するための基板温度は、１００〜５００℃である。特に堆積速度を大きくする場合には、基板温度は比較的高い温度に設定することが望ましい。
【０１００】
本発明のアモルファスを堆積するときのチャンバー内の真空度としては、１ｍＴｏｒｒ〜１Ｔｏｒｒが好適な範囲として挙げられる。特に、マイクロ波プラズマＣＶＤ法でアモルファス半導体を堆積する場合には、真空度は数ｍＴｏｒｒが好ましい真空度である。
【０１０１】
本発明におけるアモルファス半導体を堆積する場合のチャンバーヘの投入パワーとしては、０．０１〜５Ｗ／ｃｍ2の範囲が好適な範囲として挙げられる。また、原料ガスの流量と投入パワーの関係で示すと、堆積速度が投入パワーに依存するパワーリミテッドの領域が適している。アモルファス半導体の堆積速度を早くした場合には、基板にイオンが衝突するようにバイアスを制御するのが好ましいものである。
【０１０２】
加えて、本発明におけるアモルファス中に含有される水素原子またはハロゲン原子の割合は、５〜３０％が望ましい範囲である。
【０１０３】
光起電力素子において、ｉ型層は照射光に対してキャリアを発生輸送する重要な層である。ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用することができる（ｐ型になるか、あるいはｎ型になるかは、テールステイト等の固有欠陥の分布による。）。
【０１０４】
本発明の積層型光起電力素子のｉ型層としては、バンドギャップが均一な半導体の他に、シリコン原子とゲルマニウム原子とを含有してｉ型層の層厚方向にバンドギャップが滑らかに変化し、バンドギャップの極小値がｉ型層の中央の位置よりｐ型層とｉ型層の界面方向に片寄っているものも適している。また、ｉ型層中にドナーとなる価電子制御剤とアクセプターとなる価電子制御剤とが同時にドーピングされているものも適している。
【０１０５】
特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．１〜２倍の範囲が好ましい範囲として挙げられる。さらに、シリコン原子の含有量に対応して、水素原子または／およびハロゲン原子の含有量が変化していることが好ましい。シリコン原子の含有量が最小のところでの水素原子または／およびハロゲン原子の含有量は１〜１０ａｔ％が好ましい範囲で、水素原子または／およびハロゲン原子の含有量の最大の領域の０．３〜０．８倍が好ましい範囲である。水素原子とハロゲン原子を同時に含有量している場合、ハロゲン原子の含有量は、水素原子の含有量よりも１／１０以下であるのが好ましいものである。
【０１０６】
水素原子または／およびハロゲン原子の含有量をシリコン原子に対応させて変化させる。すなわち、バンドギャップに対応して、バンドギャップの狭いところで水素原子または／およびハロゲン原子の含有量が少なくなっているものである。
【０１０７】
メカニズムの詳細については不明ではあるが、本発明の堆積膜形成方法によれば、シリコン原子とゲルマニウム原子を含有する合金系半導体の堆積において、シリコン原子とゲルマニウム原子のイオン化率の違いによってそれぞれの原子が獲得する電磁波エネルギーに差が生じ、その結果、合金系半導体において水素含有量または／およびハロゲン含有量が少なくても十分に緩和が進み、良質な合金系半導体を堆積することができるものと考えられる。
【０１０８】
ｉ型層の層厚は、光起電力素子の構造（例えば、シングルセル、タンデムセル、トリプルセルなど）、およびｉ型層のバンドギャップに大きく依存するが０．０５〜１０μｍが最適な層厚として挙げられる。
【０１０９】
本発明の堆積膜形成方法によるシリコン原子またはゲルマニウム原子を含有するｉ型層は、堆積速度を５ｎｍ／ｓｅｃ以上に上げても価電子帯側のテイルステイトが少ないものであって、テイルステイトの傾きは６０ｍｅＶ以下であり、かつ電子スピン共鳴（ｅｓｒ）による未結合手の密度は５×１０17／ｃｍ3以下である。
【０１１０】
また、ｉ型層のバンドギャップは、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面方向で広くなるように設計することが好ましい。このように設計することによって、光起電力素子の光起電力、光電流を大きくすることができ、更に長時間使用した場合の光劣化等を防止することができる。
【０１１１】
〈透明電極〉
透明電極は、インジウム酸化物、インジウム−スズ酸化物などの透明電極が適している。
【０１１２】
透明電極の堆積には、スパッタリング法と真空蒸着法が最適な堆積方法として挙げられる。ＤＣマグネトロンスパッタリング装置において、基板上にインジウム酸化物からなる透明電極を堆積する場合、ターゲットには金属インジウム（Ｉｎ）やインジウム酸化物（Ｉｎ2Ｏ3）などが用いられる。
【０１１３】
また、基板上にインジウム−スズ酸化物からなる透明電極を堆積する場合、ターゲットには金属スズ、金属インジウム、金属スズと金属インジウムの合金、スズ酸化物、インジウム酸化物、インジウム−スズ酸化物などが適宜組み合わされて用いられる。
【０１１４】
スパッタリング法で堆積する場合、基板温度は重要な因子であって、２５℃〜６００℃が好ましい範囲として挙げられる。また、スパッタリング用のガスとしては、アルゴンガス（Ａｒ）、ネオンガス（Ｎｅ）、キセノンガス（Ｘｅ）、ヘリウムガス（Ｈｅ）などの不活性ガスが挙げられ、特にＡｒガスが最適である。また、上記の不活性ガスに酸素ガス（Ｏ2）を必要に応じて添加することが好ましい。特に、金属をターゲットにしている場合には、酸素ガス（Ｏ2）を添加することは必須である。
【０１１５】
さらに、上記の不活性ガスによって効果的にスパッタリングを行うためには、放電空間の圧力は０．１〜５０ｍＴｏｒｒの範囲であることが好ましい。加えて、スパッタリングの電源としてはＤＣ電源やＲＦ電源が適しており、スパッタリング時の電力としては１０〜１０００Ｗの範囲が適している。
【０１１６】
透明電極の堆積速度は、放電空間内の圧力や放電電力に依存し、最適な堆積速度は０．０１〜１０ｎｍ／ｓｅｃの範囲である。
【０１１７】
透明電極の層厚は、反射防止膜の条件を満たすような条件で堆積するのが好ましく、具体的には５０〜３００ｎｍが好ましい範囲として挙げられる。
【０１１８】
真空蒸着法により透明電極を堆積するに適した蒸着源としては、金属スズ、金属インジウム、インジウム−スズ合金などが挙げられる。
【０１１９】
また、透明電極を堆積するときの基板温度としては、２５℃〜６００℃の範囲が適している。
【０１２０】
さらに、透明電極を堆積するとき、堆積室を１０-6Ｔｏｒｒ以下に減圧した後に、酸素ガス（Ｏ2）を５×１０-5Ｔｏｒｒ〜９×１０-4Ｔｏｒｒの範囲で導入することが必要である。この範囲で酸素を導入することによって、蒸着源から気化した金属が気相中の酸素と反応して良好な透明電極が堆積される。
【０１２１】
また、上記の真空度でＲＦ電力を導入してプラズマを発生させ、該プラズマを介して蒸着を行ってもよい。
【０１２２】
上記の条件による透明電極の堆積速度は、０．０１〜１０ｎｍ／ｓｅｃの範囲であることが好ましい。堆積速度が０．０１ｎｍ／ｓｅｃ未満であると生産性が低下し、１０ｎｍ／ｓｅｃより大きくなると粗な膜となり透過率、導伝率や密着性が低下するからである。
【０１２３】
〈集電電極〉
本発明において、集電電極１０１は、透明電極１０２の抵抗率を充分低くできない場合に必要に応じて透明電極１０２上の一部分に形成され、電極の抵抗率を下げ、光起電力素子の直列抵抗を下げる働きをする。
【０１２４】
集電電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウムなどの金属、もしくはステンレス鋼などの合金、または粉末状金属を用いた導電ペーストなどが挙げられる。そして、その形状は、できるだけ半導体層への入射光を遮らないように、櫛状に形成される。
【０１２５】
また、光起電力装置の全体の面積の中で、集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、最適には５％以下が望ましい。
【０１２６】
集電電極のパターンの形成にはマスクを用い、形成方法としては蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。
【０１２７】
なお、本発明の積層型光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を製造する場合には、本発明の光起電力素子を直列あるいは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等が取り付けられる。また、本発明の光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことがある。
【０１２８】
【実施例】
以下に、本発明の好適な実施例を添付図面に基づいて詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【０１２９】
（実施例１）
本実施例の積層型光起電力素子は、図２に示す堆積膜形成装置を用いて堆積したものである。表５に本実施例と比較実施例に使用した共通の堆積条件を示す。また、表６には、本実施例と比較実施例の堆積条件の違い（ｉ型層の堆積時間を変えてｉ型層の層厚を変えている。）と、その結果得られた各構成素子の電流値を示している。
【０１３０】
【表５】
0003768672.tif 000006
【０１３１】
【表６】
0003768672.tif 000007
【０１３２】
各構成素子の光電流は、分光感度特性から計算により求めた。分光感度特性は、日本分光株式会社製のＹＱ−２５０ＢＸを使用して測定した。形成した光起電力素子は山下電装株式会社製のＹＳＳ−１５０を使用し、ＡＭ１．５のスペクトルを１ｓｕｎの光強度で光照射した。光照射時の光起電力素子の温度は５０℃に保持されるように制御し、光照射は約２０００時間行った。光照射前後の光起電力素子の特性は、ＷＡＣＯＭ株式会社製のＷＸＳ−１３０Ｓ−２０Ｔを光源として使用して測定した。光源のスペクトルはＡＭ１．５で、光強度は１ｓｕｎで、光起電力素子の特性を評価した。その結果を表７に示す。
【０１３３】
【表７】
0003768672.tif 000008
【０１３４】
本実施例のサンプルＮｏ．３と４で光劣化率が、比較実施例よりも減少している。
【０１３５】
本実施例の光起電力素子について、光起電力素子の断面を観察するために断面の薄膜サンプルを作成して、透過型電子顕微鏡により観察した。ボトム光起電力素子のｉ型層の微結晶シリコンからなる層は、結晶形状が厚さ方向に伸びた柱状晶形状をしていた。また、微結晶の結晶粒径は、厚さ方向の長さと横方向の長さを平均して計算すると約４００Åであった。
【０１３６】
（実施例２）
本実施例は、非単結晶半導体の結晶粒径と光劣化の関係を検討した。光起電力素子の堆積条件は実施例１のサンプルＮｏ．３に準じて作成した。ボトム光起電力素子のｉ型層の堆積条件を表８に示す条件にした。ｉ型層の結晶粒径は、実施例１と同様に、断面観察用のサンプルを光起電力素子から切り出して作成し、透過型電子顕微鏡で観察した。表８には、透過型電子顕微鏡で測定した平均結晶粒径の結果も示されている。
【０１３７】
表８に示すような６種類の光起電力素子について、実施例１と同様にして、光劣化特性を測定した。表８には、各サンプルの光劣化率も併せて示されている。
【０１３８】
【表８】
0003768672.tif 000009
【０１３９】
本発明の積層型光起電力素子に適した結晶粒径の範囲である１００Å以上で１０００Å以下の結晶粒径において、良好な劣化率を示している。また、レーザーアニーリングして結晶粒径を大きくした光起電力素子（サンプルＮｏ．８）においては、初期特性が低いものであった。
【０１４０】
【発明の効果】
以上説明したように、本発明によれば、積層光起電力素子の第一のｐｉｎ接合の構成素子のｉ型層に微結晶半導体を用い、第二のｐｉｎ接合の構成素子のｉ型層にアモルファス半導体を用いる場合において、光電変換効率が高く、長時間の光照射によっても光電変換効率の変化をより少なくすることができるという優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の積層型光起電力素子の層構造の一形態を示す概略図である。
【図２】本発明の積層型光起電力素子を作成するための堆積膜形成装置を示す模式図である。
【符号の説明】
１０１  集電電極
１０２  透明電極
１０３  ｐまたはｎ型層
１０４  ｉ型層
１０５  ｎまたはｐ型層
１０６  ｐまたはｎ型層
１０７  ｉ型層
１０８  ｎまたはｐ型層
１０９  反射増加層
１１０  反射層
１１１  基板
１１２  ボトム光起電力素子
１１３  トップ光起電力素子
２０１  ロードチャンバー
２０２  微結晶シリコンｉ型層チャンバー
２０３  アモルファスシリコンｉ型層、ｐ型層、ｎ型層のＲＦチャンバー
２０４  微結晶シリコンゲルマニウムｉ型層チャンバー
２０５  アンロード室
２０６、２０７、２０８、２０９  ゲートバルブ
２１０  プラズマＣＶＤ室
２１１  基板加熱用のヒーター
２１２  ｎ型層堆積用ヒーター
２１３  ｉ型層堆積用ヒーター
２１４  ｐ型層堆積用ヒーター
２１５  ｎ型層堆積用の堆積室
２１６  ｉ層堆積用の堆積室
２１７  ｐ型層堆積用の堆積室
２１８  ヒーター
２１９  プラズマＣＶＤ室
２２０  レール
２２１  基板ホルダー
【図１】
0003768672.tif 000010
【図２】
0003768672.tif 000011