(57)【特許請求の範囲】
【請求項１】
制御部と、各々が被制御部及び前記被制御部を監視するセンサ部を含む複数の被制御装置とからなり、
前記複数の被制御装置に共通のデータ信号線を介して前記制御部からの制御信号を前記被制御部に伝送しかつ前記センサ部からの監視信号を前記制御部に伝送する制御・監視信号伝送システムにおいて、
前記制御部及びデータ信号線に接続される親局と、
前記複数の被制御装置に対応して設けられ、前記データ信号線及び対応する被制御装置に接続される複数の子局とを備え、
前記親局が、
所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記制御部から入力される制御データ信号の各データの値に応じて、電源電圧以外のレベルであって前記電源電圧よりは小さく他の回路部分におけるハイレベル信号よりも大きいレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を変更することにより、前記制御データ信号を直列のパルス状電圧信号に変換して、前記データ信号線に出力する親局出力部と、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記データ信号線を伝送される前記直列のパルス状電圧信号に重畳された監視データ信号を検出することにより、直列の前記監視信号の各データの値を抽出して、これを前記監視信号に変換して、前記制御部に入力する親局入力部とを備え、
前記複数の子局が、各々、
前記タイミング信号の制御下で、前記クロックの１周期毎に、前記直列のパルス状電圧信号の電源電圧のレベル以外のレベルの期間とこれに続く前記電源電圧のレベルの期間とのデューティ比を識別することにより、前記制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する前記被制御部に供給する子局出力部と、
前記タイミング信号の制御下で、対応する前記センサ部の値に応じて監視データ信号を形成し、これを前記監視信号のデータの値として、前記直列のパルス状電圧信号の所定の位置に重畳する子局入力部とを備える
ことを特徴とする制御・監視信号伝送システム。
【請求項２】
請求項１において、
前記監視データ信号は、異なる電流２値レベルからなり、
前記親局入力部が、前記監視データ信号を電流信号として検出することにより、直列の前記監視信号の各データの値を抽出する
ことを特徴とする制御・監視信号伝送システム。
【請求項３】
請求項１において、
前記親局出力部が、前記データ信号線を介して、前記子局出力部及び子局入力部に対して充電電流を送出する
ことを特徴とする制御・監視信号伝送システム。
【請求項４】
請求項３において、
前記子局出力部及び子局入力部が、前記電源電圧以外のレベルの期間において、前記データ信号線を流れる当該充電電流を遮断する
ことを特徴とする制御・監視信号伝送システム。
【請求項５】
請求項４において、
子局入力部が、前記電源電圧以外のレベルの期間において、前記データ信号線を流れる当該充電電流を遮断する期間中に、前記監視データ信号を出力する
ことを特徴とする制御・監視信号伝送システム。
【請求項６】
請求項５において、
前記監視データ信号は、電流の有無からなる電流信号からなり、
前記親局入力部が、前記電源電圧以外のレベルの期間において、前記データ信号線間に流れるブリーダ電流と、前記監視データ信号である電流信号の電流との和のレベルを検出することにより、前記監視データ信号を検出する
ことを特徴とする制御・監視信号伝送システム。
【請求項７】
請求項３において、
前記子局出力部及び子局入力部が、前記充電電流により充電される充電手段を備え、前記電源電圧以外のレベルの期間において、前記データ信号線を流れる当該充電電流を遮断すると共に、前記充電手段から放電する
ことを特徴とする制御・監視信号伝送システム。
【請求項８】
請求項１において、
前記データ信号線が第１及び第２データ信号線からなり、
前記第２データ信号線を、最も低い電位、かつ、基準の電位とし、
前記第１データ信号線を、前記電源電圧以外のレベルと、前記電源電圧であって最も高い電位のいずれかのレベルとする
ことを特徴とする制御・監視信号伝送システム。
【請求項９】
請求項１において、
前記データ信号線が第１及び第２データ信号線からなり、
前記第１データ信号線を、最も高い電位、かつ、基準の電位とし、
前記第２データ信号線を、前記電源電圧以外のレベルと、前記電源電圧であって最も低い電位のいずれかのレベルとする
ことを特徴とする制御・監視信号伝送システム。
【請求項１０】
請求項１において、
前記子局出力部及び子局入力部の各々が、前記データ信号線から取り込んだ信号を、前記データ信号線との接続の極性を問わないように信号を変換する
ことを特徴とする制御・監視信号伝送システム。
【請求項１１】
請求項１０において、
前記子局出力部及び子局入力部の各々が、データ信号線の各々に接続されて当該データ信号線上を伝送される信号を取り込んで出力し、これらの出力を受けてその論理和を求める
ことを特徴とする制御・監視信号伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御・監視信号伝送システムに関し、特に、制御部からの並列な制御信号を直列信号に変換して伝送して離れた位置にある機器の被制御部側で直・並列変換して機器を駆動し、機器の状態を検出するセンサ部の監視信号を並・直列変換して制御部側に伝送して直・並列変換を行って制御部へ供給し、電源信号を重畳したクロック信号に前記制御信号を重畳し、更にこれらに前記監視信号をも重畳する制御・監視信号伝送システムに関する。
【０００２】
【従来の技術】
シーケンスコントローラ、プログラマブルコントローラ、コンピュータなどの制御部から制御信号を送信して離れた位置にある多数の被制御機器（例えば、モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等）を駆動制御するとともに各機器の状態を検出するセンサ部（リードスイッチ、マイクロスイッチ、押釦スイッチなどのオン、オフの状態）からの監視信号を伝送して制御部に供給することは広く自動制御の技術分野において用いられている。
【０００３】
そのような技術において、制御部と被制御部の間および、制御部とセンサ部の相互の接続のために従来は電源線、制御信号線、アース線等の複数の線を用いて配線したため、近年の被制御装置の小型化に伴って機器の高密度な配置を行う上で配線作業が困難になり、配線スペースが少なくなり、コストがかかるという問題があった。
【０００４】
この問題を解決するための方式として、「信号の直並列変換方式」（特願昭６２−２２９９７８号）および「並列のセンサ信号の直列伝送システム」（特願昭６２−２４７２４５号）の２つの発明がある。これらの方式によれば、電源を含むクロック信号の線路に、各クロック対応に１つ（１ビット）の制御信号（またはセンサ信号）を重畳することができるので、制御装置と被制御装置の間の伝送システムや、制御装置とセンサ装置の間の伝送システムの配線が少ない線路により実現することができた。
【０００５】
更に、「制御・監視信号伝送方式」（特願平１−１４０８２６号）の発明によれば、親局に入力ユニットと出力ユニットを接続し、親局から電源に重畳したクロック信号を共通のデータ信号線に出力することにより制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を、簡易な構成で実現することができた。即ち、少ない線路により構成することができ配線のコストが安価となり、ユニットの接続配置を簡単にすることができ、各ユニットに対するアドレスの割り付けを任意に行うことができ、従って、ユニットの追加、削除を必要な位置で自由に行うことができた。
【０００６】
【発明が解決しようとする課題】
上記した従来の構成によれば、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができた。しかし、制御部から被制御部への信号（以下、制御信号）とセンサ部から制御部への信号（以下、監視信号）とが、共通のデータ信号線に出力されるため、これらを同時に伝送することはできなかった。即ち、制御信号と監視信号とは、相互に排他的にしか伝送することができず、同時に双方向に伝送することはできなかった。従って、共通のデータ信号線における伝送の時間として、制御信号を伝送する期間と監視信号を伝送する期間とを別々に設ける必要があった。
【０００７】
また、共通のデータ信号線上を伝送されるクロック信号に電源を重畳しているとはいっても、あくまでもクロックの伝送が主であるので、伝送できる平均電力は限られていた。従って、少しでも伝送できる平均電力を大きくすることができれば、２本（２４Ｖ及び０Ｖ）の電力線を省略して、２本（Ｄ＋及びＤ−）の共通のデータ信号線のみの区間を長くすることができ、被制御装置の小さな配線空間しかない箇所にも制御信号を伝送し監視信号を得ることができる。
【０００８】
本発明は、伝送する平均電力の大きい電源を重畳したクロック信号に、所定のデューティ比の２値信号及び電圧信号からなる第１及び第２の制御信号を重畳し、電流信号からなる監視信号を重畳する制御・監視信号伝送システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の制御・監視信号伝送システムは、制御部と、各々が被制御部及び被制御部を監視するセンサ部を含む複数の被制御装置とからなり、複数の被制御装置に共通のデータ信号線を介して制御部からの制御信号を被制御部に伝送しかつセンサ部からの監視信号を制御部に伝送する。そして、制御部及びデータ信号線に接続される親局と、複数の被制御装置に対応して設けられデータ信号線及び対応する被制御装置に接続される複数の子局とを備える。
【００１０】
本発明の制御・監視信号伝送システムは、前述の構成に加えて、更に、親局が、所定の周期のクロックに同期した所定のタイミング信号を発生するためのタイミング発生手段と、親局出力部と、親局入力部とを備える。親局出力部は、タイミング信号の制御下で、クロックの１周期毎に、制御部から入力される制御データ信号の各データの値に応じて、電源電圧以外のレベルであって電源電圧よりは小さく他の回路部分におけるハイレベル信号よりも大きいレベル（「高電位のロウレベル」）の期間とこれに続く電源電圧のレベルの期間とのデューティ比を変更することにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。親局入力部は、タイミング信号の制御下で、クロックの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を検出することにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部に入力する。また、複数の子局が、各々、子局出力部と、子局入力部とを備える。子局出力部は、タイミング信号の制御下で、クロックの１周期毎に、直列のパルス状電圧信号の電源電圧以外のレベル（「高電位のロウレベル」）の期間とこれに続く電源電圧のレベルの期間とのデューティ比を識別することにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部に供給する。子局入力部は、タイミング信号の制御下で、対応するセンサ部の値に応じて監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。
【００１１】
本発明の制御・監視信号伝送システムによれば、制御部から被制御部への制御信号を所定のデューティ比の２値（電源電圧のレベルとこれ以外の「高電位のロウレベル」）信号とするとともに、センサ部から制御部への監視信号を電流信号の有無として検出する。これにより、クロック信号に制御信号及び監視信号を重畳すると共に、電力線を不要とすることができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、その上で、電力線なしで子局に十分な電力を供給することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度（レート）を従来の２倍に高速化することができ、また、伝送できる平均電力を大きくして電力線を省略し共通のデータ信号線のみの区間を長くすることができ、被制御装置の小さな配線空間にも制御信号を伝送し監視信号を得ることができる。
【００１２】
【発明の実施の形態】
図１、図３及び図４は本発明の基本構成図であり、図２は本発明の信号伝送説明図である。特に、図１は本発明の制御・監視信号伝送システムの構成を示し、図３はその親局の構成を示し、図４はその子局の構成を示す。
【００１３】
制御・監視信号伝送システムは、図１に示すように、制御部１０と、各々が被制御部１６及び被制御部１６を監視するセンサ部１７を含む複数の被制御装置１２とからなる。制御部１０は、例えばシーケンスコントローラ、プログラマブルコントローラ、コンピュータ等からなる。被制御部１６とセンサ部１７とを被制御装置１２という。被制御部１６は、被制御装置１２を構成する種々の部品、例えば、アクチュエータ、（ステッピング）モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等からなる。センサ部１７は、対応する被制御部１６に応じて選択され、例えば、リードスイッチ、マイクロスイッチ、押釦スイッチ等からなり、オン、オフの状態（２値信号）を出力する。
【００１４】
制御・監視信号伝送システムは、複数の被制御装置１２に共通のデータ信号線を介して、制御部１０の出力ユニット１０２からの制御信号を被制御部１６に伝送し、かつ、センサ部１７からの監視信号（センサ信号）を制御部１０の入力ユニット１０１に伝送する。図１に示すように、制御部１０に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。一方、データ信号線の上を伝送される制御信号及び監視信号は、シリアル（直列）信号である。親局（主局）１３が、制御信号についての並列／直列変換を行い、監視信号についての直列／並列変換を行う。データ信号線は、第１及び第２データ信号線Ｄ＋及びＤ−からなる。第１データ信号線Ｄ＋と第２データ信号線Ｄ−との線間は、後述するように、電源電圧Ｖｘの供給、クロック信号ＣＫの供給、及び、制御信号及び監視信号の双方向の同時の伝送に用いられる。
【００１５】
この例は、複数の子局１１の各々への電源電圧Ｖｘの供給のための電力線Ｐ（２４Ｖの電力線及び０Ｖの電力線）及びローカル電源を備えていない。後述するように、複数の子局１１の電源の供給はクロック信号に重畳された電源信号による。この電源信号の電力容量は、複数の子局１１の各々が十分に動作しうるものとされる。
【００１６】
このような信号伝送のために、図１に示すように、制御・監視信号伝送システムは、親局１３と、複数の子局１１とを備える。親局１３は、制御部１０及びデータ信号線に接続される。複数の子局１１は、複数の被制御装置１２に対応して設けられ、任意の位置でデータ信号線に接続され、また、対応する被制御装置１２に接続される。複数の子局１１は、各々、子局出力部１４と子局入力部１５とを備える。子局出力部１４と子局入力部１５を子局１１という。子局出力部１４及び子局入力部１５は、各々、被制御部１６及びセンサ部１７に対応する。図１に示すように、子局入力部１５及び子局出力部１４に入出力される制御信号及び監視信号は、複数ビットのパラレル（並列）信号である。子局出力部１４が制御信号についての直列／並列変換を行い、子局入力部１５が監視信号についての並列／直列変換を行う。
【００１７】
親局１３は、図３に示すように、タイミング発生手段１３２と、親局出力部１３５と、親局入力部１３９とを備える。図３には親局入力部１３９及び親局出力部１３５は１個だけ示すが、親局入力部１３９は複数個即ちｎ個（ｎ≧１）設けることができ、親局出力部１３５も同様に複数個即ちｍ個（ｍ≧１）設けることができる。なお、これに対応して、子局出力部１４はｍ個、子局入力部１５はｎ個設けるようにしてもよい。
【００１８】
親局１３は、発振器（ＯＳＣ）１３１、タイミング発生手段１３２、親局アドレス設定手段１３３を備える。タイミング発生手段１３２は、発振器１３１の出力する発振出力に基づいて、所定の周期のクロックＣＫに同期した所定のタイミング信号を発生する。即ち、タイミング発生手段１３２は発生したクロックＣＫに電源電圧ＶX を重畳する。このために、タイミング発生手段１３２は予め定められた一定のレベルの電源電圧Ｖｘを発生するための電源手段１３１３を備える。例えば、デューティ比５０％で、クロックＣＫの１周期の前半が「高電位のロウレベル」とされ、後半が電源電圧ＶX のレベルとされる。この電源電圧を含むクロックＣＫは、後述するように、レベル変換された上で、端子１３ａ及び１３ｂに出力され、第１データ信号線Ｄ＋及び第２データ信号線Ｄ−に供給される。即ち、両者の間の相対的な電位差として出力される。
【００１９】
タイミング発生手段１３２の出力する電源電圧を含むクロックＣＫは、実際には、親局出力部１３５に入力される。親局出力部１３５は、制御データ信号発生手段１３６、ラインドライバ１３７を備える。出力データ部１３４は、制御部１０から入力される並列の制御データ信号を保持し、これを直列のデータ列に変換して出力する。制御データ信号発生手段１３６は、出力データ部１３４からの直列のデータ列の各データの値を電源電圧を含むクロックＣＫに重畳する。図示とは異なるが、出力データ部１３４は親局出力部１３５に含まれると考えてよい。制御データ信号発生手段１３６の出力は、出力回路であるラインドライバ１３７を介して、第１及び第２データ信号線Ｄ＋及びＤ−の上に出力される。
【００２０】
図２に示すように、親局出力部１３５は、タイミング信号の制御下で、クロックＣＫの１周期毎に、制御部１０から入力される制御データ信号の各データの値に応じて、所定の電源電圧Ｖｘのレベル以外のレベルの期間とこれに続く電源電圧Ｖｘのレベルの期間とのデューティ比を変更することにより、制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。
【００２１】
電源電圧Ｖｘのレベル以外のレベルは、電源電圧よりは（絶対値が）小さく他の回路部分におけるハイレベル信号よりも（絶対値が）大きいレベル、例えば「高電位のロウレベル」である。Ｖｘ＝２４Ｖの場合において、「高電位のロウレベル」は例えば１９Ｖである。即ち、他の回路部分（例えばＣＭＯＳ論理の回路部分）におけるＣＭＯＳハイレベル信号５Ｖよりも十分に大きい。クロック即ちパルス状電圧のハイレベルとロウレベルとの電位差Ｖｓは５Ｖあるので、しきい値をその中間値（Ｄ−を基準レベルとすると２１．５Ｖ）とすることにより、これらは十分に識別できる。換言すれば、電位差Ｖｓは他の回路部分（例えばＣＭＯＳ論理の回路部分）におけるＣＭＯＳ論理振幅に等しい。従って、直列のパルス状電圧信号は、デューティ比５０％で電位差Ｖｓのクロックをそのままレベルシフトして、制御データ信号に応じてパルス幅変調したものと考えてよい。一方、このパルス幅変調され高電位で振幅制限されたクロックによれば、伝送される平均電力により実現される平均電源電圧は、図２に一点鎖線で示すように、およそ当該振幅の中心値である＋２１．５Ｖと言う非常に高い値となる。従って、前述のように電力線Ｐ等を省略しても、複数の子局１１の各々が動作するのに十分な電力容量をこれらに伝送することができる。
【００２２】
データ信号線上の直列のパルス状電圧信号をこのように変化させるには、２つの手段がある。第１の手段によれば、制御データ信号の値に応じて、第１データ信号線Ｄ＋の電位は最高電位の電源電圧Ｖｘ＝２４Ｖと「高電位のロウレベル」である１９Ｖとの間で振動させられ、第２データ信号線Ｄ−の電位はグランドレベルとされる。なお、第１データ信号線Ｄ＋の電位を０Ｖと−５Ｖとの間で振動させ、第２データ信号線Ｄ−の電位を最低電位の−２４Ｖとしてもよい。第２の手段によれば、制御データ信号の値に応じて、第１データ信号線Ｄ＋の電位は最高電位のグランドレベルとされ、第２データ信号線Ｄ−の電位は最低電位の電源電圧Ｖｘ＝−２４Ｖと「高電位の（絶対値の大きい）ロウレベル」である−１９Ｖとの間で振動させられる。なお、第１データ信号線Ｄ＋の電位を最高電位の＋２４Ｖとして、第２データ信号線Ｄ−の電位を＋５Ｖと０Ｖとの間で振動させてもよい。図６の波形図はこの例による。いずれによっても、第１及び第２データ信号線Ｄ＋及びＤ−の間の相対的な電位差は、前述のようになる。
【００２３】
なお、従来は、電源電圧Ｖｘは同様に２４Ｖであったが、制御信号を振幅変調した振幅が１２Ｖと０Ｖの２値であった。このため、従来のクロックにより伝送される平均電力により実現される平均電源電圧は、１２Ｖ以下と言う低い値となる。従って、従来は、電力線Ｐ等を省略してしまうと、全ての子局１１を動作させることはできず、子局１１の数を制限する他なかった。しかし、これは現実的ではないので、実際には、子局１１の数を制限することなく、電力線Ｐ等を設けざるを得なかった。
【００２４】
図２において、親局出力部１３５は、例えば、制御データ信号のデータの値が「０」の場合には、当該クロックの前の３／４周期を「高電位のロウレベル」とし、当該クロックの後の１／４周期を電源電圧Ｖｘのレベルとする。また、「１」の場合には、当該クロックの前の１／４周期を「高電位のロウレベル」とし、当該クロックの後の３／４周期を電源電圧Ｖｘのレベルとする。即ち、制御データ信号のデータの値に応じて、クロックのデューティ比が変更される。これにより、並列の制御データ信号を直列のパルス状電圧信号に変換して、データ信号線に出力する。従って、例えば制御データ信号のデータの値が「００１１」の場合、制御データ信号発生手段１３６の出力は、図２のようになる（後述する監視データ信号を除いたものとなる）。なお、アドレスは、クロックＣＫの１周期毎に割り当てられる。
【００２５】
一方、第１及び第２データ信号線Ｄ＋及びＤ−の上の信号は、親局入力部１３９に取り込まれる。親局入力部１３９は、伝送ラインブリーダ電流回路１３１２、監視信号検出手段１３１１、監視データ抽出手段１３１０を備える。監視信号検出手段１３１１は、伝送ラインブリーダ電流回路１３１２とで、第１及び第２データ信号線Ｄ＋及びＤ−の上の電流信号を取り込んで、これに重畳されている監視データ信号（電流信号）を検出して出力する。監視データ抽出手段１３１０は、この検出出力を、タイミング発生手段１３２からの電源電圧を含むクロックＣＫに同期させて（波形整形して）出力する。入力データ部１３８は、検出された監視データ信号からなる直列のデータ列を、並列の監視データ信号に変換して出力する。図示とは異なるが、入力データ部１３８は親局入力部１３９に含まれると考えてよい。
【００２６】
図２に示すように、親局入力部１３９は、タイミング信号の制御下で、クロックＣＫの１周期毎に、データ信号線を伝送される直列のパルス状電圧信号に重畳された監視データ信号を、電流信号Ｉｓ＝（Ｉｐ＋Ｉｉｓ）の有無として検出する。これにより、直列の監視信号の各データの値を抽出して、これを監視信号に変換して、制御部１０に入力する。従って、例えば監視データ信号のデータの値が「０１０１」の場合、監視信号検出手段１３１１の出力（検出電流）は、図２のようになる。なお、後述するように、Ｉｐは図５の伝送ラインブリーダ電流回路１３１２の定電流（２０ｍＡ）、Ｉｔｈは図５の監視信号検出手段１３１１のスレッシュホールド電流で３５ｍＡ、Ｉｉｓ（３０ｍＡ）は監視データ信号である。ＩｔｈはＩｓとＩｐとの中間値とされる。
【００２７】
以上のように、複数の子局１１に分配されるべき制御信号を１個の親局１３からシリアル信号（直列のパルス状電圧信号）としてデータ信号線上を伝送するので、当該分配の手段として、アドレスカウント方式が用いられる。即ち、子局１１に送信（分配）すべき制御データ信号のデータの総数は、予め知ることができる。そこで、全ての制御データ信号のデータの各々に、１個のアドレスが割り当てられる。子局１１は、直列のパルス状電圧信号からクロックＣＫを抽出してその数をカウントし、自局が受信すべき制御データ信号のデータに割り当てられた（１又は複数の）アドレスの場合に、その時点の直列のパルス状電圧信号のデータの値を、制御信号として取り込む。なお、親局１３にも、エンド信号形成のために、最終アドレスが割り当てられる。
【００２８】
アドレスのカウントのための最初及び最後を決定するために、各々、スタート信号及びエンド信号が形成される。親局１３は、タイミング発生手段１３２により、直列のパルス状電圧信号の出力に先立って、スタート信号を形成して第１データ信号線Ｄ＋に出力する。スタート信号は、制御信号と識別可能なようにクロックＣＫの１周期より長い信号とされる。また、親局アドレス設定手段１３３は、当該親局１３に割り当てられたアドレスを保持する。親局１３は、直列のパルス状電圧信号から抽出したクロックＣＫをカウントして予め自己に割り当てられたアドレスを抽出し、その時点でエンド信号を第１データ信号線Ｄ＋に出力する。エンド信号は、クロックＣＫの１周期より長くスタート信号より短い信号とされる。
【００２９】
子局出力部１４は、図４に示すように、電源電圧発生手段（ＣＶ）１４０、ラインレシーバ１４１、制御データ信号抽出手段１４２、子局アドレス設定手段１４３、アドレス抽出手段１４４、出力データ部１４５を備える。
【００３０】
電源電圧発生手段（ＣＶ）１４０は、一定レベルの電源電圧を、データ信号線から発生する。即ち、第１及び第２データ信号線Ｄ＋及びＤ−の電圧を周知の手段により平滑し安定化することにより、安定化した出力Ｖｃｇ（１９Ｖ）及びＶｃｐ（２４Ｖ）を得る。出力Ｖｃｇ（１９Ｖ）は、出力Ｖｃｐ（２４Ｖ）を基準電圧とした場合に、これに対して、５Ｖの電源電圧（Ｖｃｃに相当する）となる。この電源電圧は、当該子局出力部１４に付随する少消費電力の回路（例えば、ＬＥＤ表示回路）を電気的に駆動するため、及び、対応する被制御装置１２の被制御部１６を電気的に駆動するために用いられる。即ち、図示しないが、電源電圧発生手段１４０が被制御部１６にその電源を供給する。
【００３１】
入力回路であるラインレシーバ１４１は、第１及び第２データ信号線Ｄ＋及びＤ−の上を伝送される信号を取り込んで制御データ信号抽出手段１４２に出力する。制御データ信号抽出手段１４２は、当該信号から制御データ信号を抽出して、アドレス抽出手段１４４及び出力データ部１４５に出力する。子局アドレス設定手段１４３は、当該子局出力部１４に割り当てられた自局アドレスを保持する。アドレス抽出手段１４４は、子局アドレス設定手段１４３に保持された自局アドレスと一致するアドレスを抽出し、出力データ部１４５に出力する。出力データ部１４５は、アドレス抽出手段１４４からアドレスが入力されると、第１及び第２データ信号線Ｄ＋及びＤ−の上を伝送される（直列）信号の中で当該時点で保持している１又は複数のデータの値を、並列の信号として対応する被制御部１６に出力する。即ち、出力データ部１４５は、制御信号についての直列／並列変換を行う。
【００３２】
図２に示すように、子局出力部１４は、タイミング信号の制御下で、クロックＣＫの１周期毎に、直列のパルス状電圧信号の電源電圧のレベル以外のレベル（「高電位のロウレベル」）の期間とこれに続く電源電圧Ｖｘのレベルの期間とのデューティ比を識別する。これにより、制御データ信号の各データの値を抽出して、当該各データの値の中の当該子局に対応するデータを対応する被制御部１６に供給する。例えば、当該クロックＣＫの前の３／４周期が「高電位のロウレベル」の場合には、元の制御データ信号のデータの値として「０」が、１／４が「高電位のロウレベル」の場合には、元の制御データ信号のデータの値として「１」が、各々、抽出される。従って、例えば直列のパルス状電圧信号が図２のような場合、制御データ信号のデータの値「００１１」が抽出される。そして、子局出力部１４は、当該各データの値の中の当該子局１１に対応するデータを対応する被制御部１６に供給する。
【００３３】
一方、子局入力部１５は、図４に示すように、電源電圧発生手段（ＣＶ）１５０、ラインレシーバ１５１、制御データ信号抽出手段１５２、子局アドレス設定手段１５３、アドレス抽出手段１５４、入力データ部１５５、監視データ信号発生手段１５６、ラインドライバ１５７を備える。
【００３４】
電源電圧発生手段１５０乃至アドレス抽出手段１５４は、図４からも判るように、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成であり、ほぼ同一の動作をする。電源電圧発生手段１５０は、前述の電源電圧発生手段１４０と同様に、当該子局入力部１５を構成する回路を電気的に駆動し、対応する被制御装置１２のセンサ部１７を電気的に駆動する一定レベルの電源電圧、即ち、出力Ｖｃｇ（１９Ｖ）及び出力Ｖｃｐ（２４Ｖ）を、第１及び第２データ信号線Ｄ＋及びＤ−から発生する。
【００３５】
入力データ部１５５は、対応するセンサ部１７から入力された１又は複数の（ビットの）データの値からなる監視信号を保持する。入力データ部１５５は、アドレス抽出手段１５４からアドレスが入力されると、保持している１又は複数のデータの値を、予め定められた順に直列の信号として監視データ信号発生手段１５６に出力する。即ち、入力データ部１５５は、監視信号についての並列／直列変換を行う。監視データ信号発生手段１５６は、監視信号のデータの値に応じて、監視データ信号を出力する。監視データ信号発生手段１５６の出力する監視データ信号は、出力回路であるラインドライバ１５７により、第１及び第２データ信号線Ｄ＋及びＤ−の上に出力される。従って、監視データ信号は、その時点で、第１及び第２データ信号線Ｄ＋及びＤ−の上に出力されている制御信号のデータの値に重畳される。即ち、監視データ信号は、直列のパルス状電圧信号の当該子局１１に対応するデータの位置に重畳される。換言すれば、同一アドレスの制御信号のデータの値に、同一アドレスの監視信号のデータの値が重畳される。
【００３６】
図２に示すように、子局入力部１５は、タイミング信号の制御下で、対応するセンサ部１７の値に応じて、電源電圧と異なる２値レベルからなる監視データ信号を形成し、これを監視信号のデータの値として、直列のパルス状電圧信号の所定の位置に重畳する。例えば、監視データ信号のデータの値が「１」の場合には、当該クロックＣＫの１周期において所定の位置に、監視データ信号が形成されて重畳され、「０」の場合には監視データ信号が形成されず重畳されていない。従って、例えば監視データ信号のデータの値が「０１０１」の場合、ラインドライバ１５７による監視データ信号の重畳の結果、前述のように、監視信号検出手段１３１１の出力（検出電流）は、図２のようになる。
【００３７】
以下、図５乃至図１０により、この例の具体的な構成及び動作について、制御部１０からの制御信号の出力から制御部１０への監視信号の入力までを、順を追って説明する。図５は親局１３の一例の構成図である。図６は図５の親局１３における波形図である。図７は子局出力部１４の一例の構成図である。図８は図７の子局出力部１４における波形図である。図９は子局入力部１５の一例の構成図である。図１０は図９の子局入力部１５における波形図である。また、この例における双方向伝送の波形は図２に示すものになる。
【００３８】
最初に、親局出力部１３５について説明する。図５及び図６において、タイミング発生手段１３２が、スタート信号ＳＴ、所定の数のクロックＣＫ、エンド信号ＥＮＤを出力する。スタート信号ＳＴは、例えば制御部１０からの所定のコマンド（図示せず）の入力に従って、出力される（ハイレベルとされる）。なお、同様に、制御部１０からの所定の他のコマンド（図示せず）の入力により、タイミング発生手段１３２が停止される。スタート信号ＳＴは、クロックＣＫとの区別のために、その出力の期間が５ｔ０とされる。ｔ０はクロックＣＫの１周期の時間である。クロックＣＫは、発振器１３１からの発振出力を分周して、所定の周期に形成する。クロックＣＫは、出力Ｄｃｋに示すように、スタート信号ＳＴに連続して、この後にその立ち下がりに同期して出力が開始され、所定の数（アドレスの数）だけ出力される。このために、タイミング発生手段１３２はカウント手段（図示せず）を備える。即ち、カウント手段はスタート信号ＳＴの立ち上がりでカウントを開始する。カウント手段のカウント出力が所定の値となったら、クロックＣＫの出力は停止される。エンド信号ＥＮＤは、所定の数（アドレスの数）のクロックＣＫを検出して、その後これに連続して、出力される。このために、タイミング発生手段１３２は比較手段を備える（図示せず）。即ち、比較手段は、カウント手段のカウント出力とアドレス設定手段１３３に設定されたアドレスとを比較し、両者が一致した場合に所定の期間、エンド信号ＥＮＤを出力する。エンド信号ＥＮＤは、クロックＣＫとの区別のために、その出力の期間が１．５ｔ０とされる。エンド信号ＥＮＤにより、カウント手段はリセットされる。また、エンド信号ＥＮＤの終了に同期して、再度、スタート信号ＳＴが出力され、同一の動作が繰り返される。１回の伝送周期（１個のスタート信号ＳＴからその直後のエンド信号ＥＮＤまで）において伝送されるデータ数に対応した数値がアドレスの最大値であり、親局１３のアドレスである。１個のデータが、１クロックに対応する。
【００３９】
例えばアドレス（即ち、前述の制御信号のデータの数）が０〜３１番地までとすると、３２ビットのパラレルデータである制御信号ＯＵＴ０〜ＯＵＴ３１（ＯＵＴ０ｐ〜ＯＵＴ３１ｐ）が、出力ユニット１０２から出力データ部１３４に入力される。この場合、出力データ部１３４は、３２ビットのシフトレジスタからなり、スタート信号ＳＴの立ち下がりを契機として、クロックＣＫに同期して制御信号ＯＵＴ０〜ＯＵＴ３１をシフトし、この順に出力Ｄｏｐｓとして出力する。なお、アドレスは０〜６３、１２７、２５５、・・・であってもよい。制御信号ＯＵＴ０〜ＯＵＴ３１の入力は、例えばスタート信号ＳＴに同期して切り換えられる（更新される）。最大のアドレス（３１番地）がアドレス設定手段１３３に設定される。これにより、制御信号の３１番地のデータの処理の終了に合わせて、エンド信号ＥＮＤが信号線Ｐｃｋに出力される。なお、アドレス設定手段１３３は、図５に示すように、重み付けられたスイッチを左から５桁分だけ閉じることにより、ハイレベル信号「１１１１１０」が形成され、３１番地が設定される（他においても同様である）。
【００４０】
出力Ｄｏｐｓは、制御信号ＯＵＴ０〜ＯＵＴ３１のデータ値に応じて、１クロック毎に、ハイレベル（又は「１」）又はロウレベル（又は「０」）とされる。これにより、例えば、「００１１・・・」のように出力される。出力Ｄｏｐｓは、制御データ信号発生手段１３６に入力される。スタート信号ＳＴ、エンド信号ＥＮＤも制御データ信号発生手段１３６に入力される。
【００４１】
タイミング発生手段１３２は、発振器１３１の発振出力を分周することにより、クロックＣＫの周波数ｆ０の４倍の周波数（４ｆ０）のクロック４ＣＫを形成する。制御データ信号発生手段１３６は、クロック４ＣＫをカウンタ（図示せず）によりカウントし、制御信号ＯＵＴ０〜ＯＵＴ３１の値（信号Ｄｏｐｓ）が「１」の場合、第１データ信号線Ｄ＋上には、最初の１個のクロック４ＣＫの周期のみ「高電位のロウレベル」を出力し、残りの３個のクロック４ＣＫの周期にはハイレベルＶｘを出力する。逆に、「０」の場合、最初の３個のクロック４ＣＫの周期には「高電位のロウレベル」を出力し、残りの１個のクロック４ＣＫの周期のみハイレベルＶｘを出力する。これにより、制御データ信号発生手段１３６は、クロックＣＫを制御信号ＯＵＴ０〜ＯＵＴ３１に基づいて（ＰＷＭ）変調する。
【００４２】
伝送ラインブリーダ電流回路１３１２は、図示のように接続されたトランジスタＴ１及びＴ２と抵抗Ｒ１〜Ｒ４からなる。これにより、伝送ラインブリーダ電流回路１３１２は、親局１３内で定電流Ｉｐを供給する。定電流Ｉｐの値は、抵抗Ｒ１〜Ｒ４の値を適当に設定することにより、例えば２０ｍＡ（ミリアンペア）とされる。このように、親局１３側において定電流Ｉｐを流すことにより、第１及び第２データ信号線Ｄ＋及びＤ−の両端に終端抵抗を接続する必要がなく、また、データ信号線の浮遊容量の影響による伝送波形のなまりを防止することができる。
【００４３】
なお、伝送ラインブリーダ電流回路１３１２には、外部から電源電圧Ｖｘ＝２４Ｖが供給される。この外部電圧の値は、振幅Ｖｓ（この例では５Ｖ）以上であればよく、例えば１２Ｖ〜２４Ｖの範囲の電位であればよい。
【００４４】
制御データ信号発生手段１３６の出力は、２値（５Ｖのハイレベルと０Ｖのロウレベル）の信号であり、１本の信号線Ｐｃｋに出力される。信号線Ｐｃｋに出力された信号は、ラインドライバ１３７に入力され、第１及び第２データ信号線Ｄ＋及びＤ−に出力される。ラインドライバ１３７は、後述の充電電流を供給するための大きなトランジスタＴｄにより構成され、低インピーダンスな駆動を可能とする。ラインドライバ１３７は、その出力の振幅がツェナーダイオードＺＤ１（４．５Ｖの降伏電圧）により０Ｖ〜５Ｖに制限され、信号線Ｐｃｋの反転信号を第２データ信号線Ｄ−上に出力する。第１データ信号線Ｄ＋には、電源電位Ｖｘ＝２４Ｖが供給される。従って、第１及び第２データ信号線Ｄ＋及びＤ−上の間の信号は、２値（レベルＶｘと「高電位のロウレベル」）の信号である。第１及び第２データ信号線Ｄ＋及びＤ−上の間に、スタート信号ＳＴは電源電位Ｖｘのレベルの信号として出力され、エンド信号ＥＮＤは「高電位のロウレベル」の信号として出力される。
【００４５】
次に、子局出力部１４について説明する。図７及び図８において、第１データ信号線Ｄ＋上の信号は、主としてラインレシーバ１４１に入力される。電源電圧発生手段１４０は、ＤＣ（直流）−ＤＣコンバータであり、第１及び第２データ信号線Ｄ＋及びＤ−の電圧を周知の手段により平滑し安定化することにより安定化した出力Ｖｃｇ（１９Ｖ）を得ると共に、ダイオードＤ０及びコンデンサＣ０により出力Ｖｃｐ（２４Ｖ）を形成する。なお、第１及び第２データ信号線Ｄ＋及びＤ−上のパルス幅変調されたクロックの周期は、出力Ｖｃｐが十分に２４Ｖを維持できるようにされる。また、子局出力部１４（及び子局入力部１５）は、出力Ｖｃｇ（１９Ｖ）と出力Ｖｃｐとの間で動作する。
【００４６】
ラインレシーバ１４１は、抵抗値が等しい分割抵抗Ｒ１及びＲ２とバッファ回路Ｂとからなる。ラインレシーバ１４１は、第１及び第２データ信号線Ｄ＋及びＤ−の間の電位差、正確には、前述のパルス状電圧のハイレベルとロウレベルの電位差Ｖｓを検出し、これを分割抵抗Ｒ１及びＲ２により２分割した信号を、バッファ回路Ｂから出力する。即ち、第１及び第２データ信号線Ｄ＋及びＤ−の間の電位差が２４Ｖの場合、第１データ信号線Ｄ＋の２４Ｖの電位によりダイオードＤ０がオンして、コンデンサＣ０が当該電位差に充電され、出力Ｖｃｐ＝２４Ｖが抵抗Ｒ１の一端に与えられ、一方、抵抗Ｒ２の一端にも第１データ信号線Ｄ＋の２４Ｖが与えられる。従って、抵抗Ｒ１及びＲ２の両端の間の電位差は無い。一方、前記電位差が１９Ｖに変化した場合、ダイオードＤ０がオフし、第２データ信号線Ｄ−の電位を基準としたＶｃｐの電位はコンデンサＣ０により２４Ｖを維持する。一方、抵抗Ｒ２の一端である第１データ信号線Ｄ＋の１９Ｖが与えられる。従って、抵抗Ｒ１及びＲ２の両端の間に５Ｖの電位差が与えられ、これを２分割した値がバッファ回路Ｂに入力される。なお、全体的な電位のシフトによるものであり、基準電位である出力Ｖｃｐ（２４Ｖ）と出力Ｖｃｇ（１９Ｖ）との関係が変動するものではない。
【００４７】
このように、子局１１の回路は、第１及び第２データ信号線Ｄ＋及びＤ−の間に、コンデンサＣ０が並列に挿入され、コンデンサＣ０のＤ＋側端子と信号線Ｄ＋との間にダイオードＤ０が挿入されているに等しい。従って、信号線Ｄ＋及びＤ−の間の電位差が電源電位Ｖｘ＝２４Ｖの期間においては、信号線Ｄ＋からダイオードＤ０を介して信号線Ｄ−へ充電電流が流れて、コンデンサＣ０を充電すると共に、子局１１及び被制御装置１２の回路を駆動する。前記電位差が（Ｖｘ−Ｖｓ）＝１９Ｖの期間においては、ダイオードＤ０がオフして信号線Ｄ＋から信号線Ｄ−へコンデンサＣ０への充電電流は流れない。（Ｖｘ−Ｖｓ）の期間において、コンデンサＣ０が放電して子局１１及び被制御装置１２の回路を駆動すると共に、後述するように、例えば監視データ信号が例えば「１」の場合に、電流信号を重畳する。即ち、監視データ信号の「１」である電流Ｉｉｓを信号線Ｄ−へ出力する。
【００４８】
クロックＣＫが重畳された制御信号ｏｕｔ０〜ｏｕｔ３１（直列のパルス状電圧信号）を考えると、バッファ回路Ｂは、前記電位差が２４Ｖの場合にハイレベル信号を出力し、これ以外の場合にロウレベル信号を出力する。これが信号ｄｏである。即ち、復調された制御信号のデータの値である。これは、位相変調されたクロックＣＫを含むと考えてよい。ラインレシーバ１４１の出力に基づいて形成された信号ｄｏ等が、プリセット加算カウンタ１４３２及びシフトレジスタ１４４に入力される。信号ｄｏの波形は、図８に示すように、制御信号ｏｕｔ０〜ｏｕｔ３１に基づいて（ＰＷＭ）変調されたクロックＣＫの波形となる。なお、信号ｄｏのハイレベル信号の値は５Ｖである。
【００４９】
これに先だって、スタート信号ＳＴが同様に信号ｄｏのハイレベルとして検出されて、オンディレイタイマＴｏｎに入力される。当該遅延は３ｔ０とされる。即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延させ、立ち下がりは元の信号ＳＴに同期させる。従って、エンド信号ＥＮＤやクロックＣＫについては、ハイレベルの時間が短いので、出力ｓｔは現われない。出力ｓｔは、微分回路∂に入力され、出力Ｓｔの立ち上がりで微分信号がプリセット加算カウンタ１４３２及びシフトレジスタ（ＳＲ）１４４に入力され、そのリセット信号Ｒとして用いられる。これらには、信号ｄｏ（従って、抽出されたクロックＣＫ）も入力される。
【００５０】
子局アドレス設定手段１４３の設定部１４３１には、当該子局出力部１４に割り当てられたアドレス、例えば０〜３番地（図７は０番地を示す）が設定される。子局アドレス設定手段１４３のプリセット加算カウンタ１４３２は、出力ｓｔの立ち上がり微分信号によりリセットされた後、抽出されたクロックＣＫをその立ち上がりでカウントし、カウント値が設定部１４３１のアドレスと一致している間、出力ｄｃを出力する。即ち、１個前のアドレスの周期におけるクロックＣＫの立ち上がりに同期してハイレベルとされ、当該アドレスの周期におけるクロックＣＫの立ち上がりに同期してロウレベルとされる。また、０番地については、出力ｓｔの立ち上がりに同期してハイレベルとされるので、図８のようになる。なお、アドレスが４番地の場合について、参考のために斜線を付して図示した。タイミングが１クロックづつずれているのが判る。出力ｄｃはシフトレジスタ１４４に入力される。
【００５１】
一方、信号ｄ１が、信号ｄｏの入力されたオフディレイタイマＴｏｆｆにより出力される。オフディレイタイマＴｏｆｆは、オフ（ロウレベル）の期間のみを定められた遅延で出力する。即ち、入力ｄｏの立ち下がりを遅延させ、立ち上がりは元の入力ｄｏに同期させる。当該遅延は１／２ｔ０とされる。従って、信号ｄ１において、制御データ信号のデータの値が「１」の場合における当該クロックの前の１／４周期の「高電位のロウレベル」は、そのオフの時間が短いので、現われなくなる（ハイレベルのままとなる）。また、「０」の場合における当該クロックの前の３／４周期の「高電位のロウレベル」は、そのオフの時間が長いので、当該レベルの部分が残る。即ち、（３／４−１／２）＝１／４の周期だけ、「高電位のロウレベル」が信号ｄ１に現われる。
【００５２】
シフトレジスタ１４４は、出力ｄｃがハイレベルの期間中において、抽出されたクロックＣＫの立ち上がりに同期して、「１（又はハイレベル）」をシフトする。即ち、「１」が、シフトレジスタ１４４の単位回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４が、当該クロックＣＫの周期において、その立ち上がりに同期して、順に（次周期の立ち上がりまで）ハイレベルとされる。出力ｄｒ１〜ｄｒ４は、各々、Ｄ型フリップフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力される。
【００５３】
出力データ部１４５であるフリップフロップ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調された制御信号のデータの値）が入力される。従って、例えばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上がりに同期して、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。この場合、ロウレベルを出力する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同様にして、その時点の信号ｄ１の値を取り込んで保持し、これを出力する。これにより、アドレス０〜３番地の制御信号のデータの値「００１１」が、信号ｏｕｔ０〜ｏｕｔ３として復調される。
【００５４】
信号ｏｕｔ０〜ｏｕｔ３は、各々、反転された後、コンデンサＣ０にエミッタが接続された駆動用の大きなトランジスタＴ０〜Ｔ３を介して被制御装置１２の被制御部１６に出力Ｏ０〜Ｏ３として出力され、その負荷Ｌ０等を制御する。なお、前述のように、負荷Ｌ０等への電源が子局出力部１４から供給される。
【００５５】
次に、子局入力部１５について説明する。図９及び図１０において、図４から及び図７との比較から判るように、電源電圧発生手段１５０乃至アドレス抽出手段１５４は、電源電圧発生手段１４０乃至アドレス抽出手段１４４とほぼ同一の構成である。なお、割り当てられるアドレスは、例えば、子局出力部１４と同一（即ち、この場合、０〜３番地）である。また、抽出される制御信号のデータの数（４個）と同一の数の監視信号のデータが入力される。
【００５６】
入力データ部１５５は、割り当てられたアドレス０〜３番地と同一個数の４個（複数）の２入力ＡＮＤゲートと、これらの出力を受けるＯＲゲートとからなる。４個のＡＮＤゲートの各々に、図９に示すように、アドレス抽出手段１５４であるシフトレジスタ１５４の出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄｒ４は、前述のように、当該クロックＣＫの周期において、その立ち下がりに同期して、順に（次周期の立ち下がりまで）ハイレベルとされる。従って、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの各々が開いて、監視信号ｉｎ０〜ｉｎ３（スイッチＳＷ０等で代表的に表されるセンサ部１７の状態に依存する信号「０」又は「１」の入力にもとづく信号）が、この順に、ＡＮＤゲートを経て、ＯＲゲートから出力される。監視信号ｉｎ０〜ｉｎ３は図７の制御信号ｏｕｔ０〜ｏｕｔ３に対応する。
【００５７】
ＯＲゲートの出力は、２入力ＮＡＮＤゲート１５６２に入力される。ＮＡＮＤゲート１５６２には、インバータＩＮＶの出力、即ち、信号ｄｏの反転信号が入力される。ＮＡＮＤゲート１５６２は監視データ信号発生手段１５６を構成する。監視信号ｉｎ０〜ｉｎ３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期間中に図１０に示すような値「０１０１」を採る。従って、監視信号ｉｎ０〜ｉｎ３が出力されている期間中に、信号ｄｏの立ち下がりに同期してＮＡＮＤゲート１５６２が開いて、値「０１０１」を採る監視信号ｉｎ０〜ｉｎ３が、出力ｄｉｐとして出力される。
【００５８】
出力ｄｉｐは、ラインドライバ１５７を介して、レベル変換された後に第１及び第２データ信号線Ｄ＋及びＤ−に出力される。ラインドライバ１５７は、トランジスタＴ１及びＴ２、ダイオードＤ、抵抗Ｒ３、Ｒ４及びＲｉｓからなる。出力ｄｉｐは、トランジスタＴ１を介して、大きなトランジスタＴ２に入力される。即ち、監視データ信号が例えば「１」の場合、出力ｄｉｐのロウレベルによりトランジスタＴ２がオンして、監視データ信号である電流Ｉｉｓが第１及び第２データ信号線Ｄ＋及びＤ−に流れる。これにより、監視データ信号の「１」である電流信号Ｉｉｓを信号線Ｄ−へ重畳する。また、トランジスタＴ２は、抵抗Ｒ３、Ｒ４及びＲｉｓを適当に選択することにより、それを流れる電流が制限される。例えば、３０ｍＡ（ミリアンペア）に制限される。
【００５９】
以上から判るように、監視信号は、子局入力部１５から、（抽出された）クロックｄｏの１周期において、第１及び第２データ信号線Ｄ＋及びＤ−上に出力される（重畳される）。なお、この時、前述のように、第１及び第２データ信号線Ｄ＋及びＤ−の間の電位差が（Ｖｘ−Ｖｓ）＝１９Ｖの期間においては、ダイオードＤ０がオフして信号線Ｄ＋から信号線Ｄ−へコンデンサＣ０への充電電流は流れない。従って、親局１３からの充電電流と監視データ信号とが衝突することはない。
【００６０】
次に、親局入力部１３９について説明する。再び、図５及び図６において、第１及び第２データ信号線Ｄ＋及びＤ−上に出力された監視信号が、監視信号検出手段１３１１に入力され検出され、その検出信号が反転されて、信号Ｄｉｉｐとして出力される。信号Ｄｉｉｐの波形は、監視データ信号（のみ）を含んだ波形となる。信号Ｄｉｉｐにおいては、監視信号のデータのアドレス位置に対応する監視信号のデータが、当該制御信号のデータのアドレス位置から１個遅れたアドレス位置に存在する。
【００６１】
親局入力部１３９は、監視信号検出手段１３１１として、第１及び第２データ信号線Ｄ＋及びＤ−の上の電流変化を検出して出力する電流検出回路であるトランジスタＴ３、ツェナーダイオードＺＤ１及びＺＤ２、抵抗Ｒ５、Ｒ６及びＲ７を備える。降伏電圧が４．５ＶであるツェナーダイオードＺＤ１と抵抗Ｒ５とにより、振幅が５Ｖ＝Ｖｓに制限される。トランジスタＴ３は、図５に示す電流Ｉｓを検出する。即ち、信号線Ｄ＋及びＤ−の間の電位差が（Ｖｘ−Ｖｓ）＝１９Ｖの期間においては、前述のように、信号線Ｄ＋から信号線Ｄ−へコンデンサＣ０への充電電流は流れず、監視信号検出手段１３１１へ検出電流Ｉｓが流れる。この時、監視データ信号が「１」の場合には、電流Ｉｉｓが重畳されている。従って、監視データ信号の検出電流Ｉｓとして、（定電流Ｉｐ＝２０ｍＡ）＋（電流Ｉｉｓ＝３０ｍＡ）＝５０ｍＡが流れる。ツェナーダイオードＺＤ２は３５ｍＡ以上の電流が流れた場合に降伏する。これが電流Ｉｓ検出のための閾値Ｉｔｈである。従って、監視データ信号「１」による検出電流Ｉｓ＝５０ｍＡにより、トランジスタＴ３がオンする。監視データ信号が「０」の場合には、電流Ｉｉｓが重畳されていないので、監視データ信号の検出電流Ｉｓとして、定電流Ｉｐ分（＝２０ｍＡ）が流れる。従って、ツェナーダイオードＺＤ２は降伏せず、監視データ信号「０」により、トランジスタＴ３がオフする。
【００６２】
監視データ信号「１」である検出電流Ｉｓ（＝５０ｍＡ）は、コレクタ抵抗Ｒ７における電圧降下により電圧信号に変換され、監視データ抽出手段１３１０に入力される。検出電流Ｉｓにもとづいて、インバータＩＮＶにより信号Ｄｉｉｐが形成され、監視データ抽出手段１３１０のＲＳフリップフロップＦＦに入力される。ＲＳフリップフロップＦＦには、そのクロックとして、クロックＣＫからその１周期だけ遅延したクロックである信号Ｄｉｃｋが、タイミング発生手段１３２から入力される。従って、フリップフロップＦＦの出力する信号Ｄｉｉｓは、元のクロックＣＫから１周期だけ遅れたタイミングで、監視データ信号のみの値を、クロックＣＫの１／４周期又は３／４周期と等しい期間出力する信号となる。信号Ｄｉｉｓは入力データ部１３８に入力される。
【００６３】
入力データ部１３８は、３２ビットのレジスタからなり、入力される信号Ｄｉｉｓを所定の順に所定のビットに取り込んで、新たなデータの値が入力されるまでこれを保持し出力する。このために、クロックＣＫから１周期遅れたクロックである信号Ｄｉｃｋが入力データ部１３８に入力される。これにより、元のクロックＣＫの次の１周期において、信号Ｄｉｉｓが入力データ部１３８のレジスタに取り込まれる。従って、最終的には、アドレス０〜３１番地までの３２ビットのパラレルデータである監視信号ＩＮ０〜ＩＮ３１（ＩＮ０ｉ〜ＩＮ３１ｉ）が、直列／並列変換され、入力データ部１３８から入力ユニット１０１に入力される。これにより、監視信号が、例えば「０１０１・・・」のように入力される。
【００６４】
以上、本発明をその実施の態様に従って説明したが、本発明は、その主旨の範囲内において、種々の変形が可能である。
【００６５】
例えば、図１１に示すように、親局１３におけるラインドライバ１３７の構成を変更してもよい。なお、図１１は親局１３の構成の一部のみを示す。図１１において、ラインドライバ１３７を構成するトランジスタＴｄをｎｐｎ型からｐｎｐ型トランジスタに変更すると共に、子局１１（子局出力部１４及び子局入力部１５）における構成も、図示のように接続の極性を逆にした構成とする。このような構成によっても、前述と同様の効果が得られる。
【００６６】
また、図１２に示すように、子局出力部１４の構成を変更してもよい。なお、図１２は子局１４の構成の一部のみを示す。図１２において、データ信号線との正しい接続は実線で示す接続Ａであるが、人為的なミスで点線で示す接続Ｂのように結線してしまう場合が考えられる。この場合、子局出力部１４が電気的に破壊されたり、動作不能になることがある。そこで、子局出力部１４に図示の構成の極性変換部１４６を設ける。極性変換部１４６において、全波整流器ＳＲは、接続Ｂにより入力された信号を、接続Ａにより入力された信号に等しい信号に変換する。これにより、接続の極性の順逆を問わずに、誤って接続Ｂのように結線してしまっても、子局出力部１４を保護し、かつ、そのままで動作するようにすることができる。
【００６７】
なお、これは、子局出力部１４についてのみならず、子局入力部１５についても同様に適用することができる。従って、図１２には子局出力部１４のみを示したが、子局入力部１５にも同様の極性変換部を設けるようにしてもよい。
【００６８】
また、図１２において、ラインレシーバ１４１を図示の構成としてもよい。即ち、２入力ＯＲゲート回路の２個の入力端子を、各々、第１及び第２データ信号線Ｄ＋及びＤ−に接続する。これにより、データ信号線との接続が接続Ａ又は接続Ｂのいずれであっても、制御データ信号を検出することができる。
【００６９】
更に、例えば、以上の実施の形態においては、電源電圧を含むクロックに１個（１チャネル）の制御信号及び１個の監視信号を重畳したが、２個の制御信号及び１個の監視信号を重畳するようにしてもよい。即ち、多重化（２重化）した制御信号と（多重化しない）監視信号とを共通のデータ信号線に出力し、同時に双方向に伝送するようにしてもよい。また、２個の制御信号及び２個の監視信号を重畳するようにしてもよい。即ち、多重化（２重化）した制御信号と多重化（２重化）した監視信号とを共通のデータ信号線に出力し、同時に双方向に伝送するようにしてもよい。
【００７０】
また、親局１３にエラーチェック回路を設けてもよい。エラーチェック回路は、第１データ信号線Ｄ＋を監視して、線路の状態（短絡など）をチェックする。エラーチェック回路の構成は、例えば特願平１−１４０８２６号に示すような構成とすればよい。
【００７１】
更に、例えば特願平１−１４０８２６号に示すように、親局１３の親局出力部１３５及び親局入力部１３９を複数個設け、特定の子局と対応させてもよい。この場合、親局出力部１３５と子局出力部１４とは、それぞれｍ個（ｍ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。他方、親局入力部１３９と子局入力部１５は、それぞれｎ個（ｎ≧１）ずつ設けられ、各々１対１の対応で関係付けられ、データ信号線に予め定められたシーケンスで接続される。各々の対応付けられた部分は、タイミング信号の制御下で逐次作動されて、関連する被制御部１６に対する制御データ及びセンサ部１７からの監視信号の伝送を行う。更に、このような構成を１群とし、複数の群を設けてもよい。各群における局の数は異なっていてもよい。
【００７２】
更に、図示はしないが、親局１３及び子局１１における動作を、各々に設けたＣＰＵ（中央演算処理装置）において上述の各処理を実行する当該処理プログラムを実行することにより、実現してもよい。
【００７３】
【発明の効果】
本発明によれば、制御・監視信号伝送システムにおいて、制御信号を所定のデューティ比の２値（電源電圧のレベルとこれ以外の「高電位のロウレベル」）信号とするとともに、監視信号を電流信号の有無として検出する。これにより、クロック信号に制御信号及び監視信号を重畳すると共に、電力線を不要とすることができるので、双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができ、その上で、電力線なしで子局に十分な電力を供給することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度を高速化することができ、また、伝送できる平均電力を大きくして電力線を省略し共通のデータ信号線のみの区間を長くすることができ、被制御装置の小さな配線空間にも制御信号を伝送し監視信号を得ることができる。
【図面の簡単な説明】
【図１】本発明の基本構成図である。
【図２】本発明の信号伝送説明図である。
【図３】本発明の基本構成図である。
【図４】本発明の基本構成図である。
【図５】親局の一例の構成図である。
【図６】図５の親局における波形図である。
【図７】子局出力部の一例の構成図である。
【図８】図７の子局出力部における波形図である。
【図９】子局入力部の一例の構成図である。
【図１０】図９の子局入力部における波形図である。
【図１１】本発明の他の基本構成図である。
【図１２】本発明の他の基本構成図である。
【符号の説明】
１０：制御部
１１：子局
１２：被制御装置
１３：親局
１４：子局出力部
１５：子局入力部
１６：被制御部
１７：センサ部
Ｄ＋：第１データ信号線
Ｄ−：第２データ信号線
【図１】
0003795392.tif 000002
【図２】
0003795392.tif 000003
【図３】
0003795392.tif 000004
【図４】
0003795392.tif 000005
【図５】
0003795392.tif 000006
【図６】
0003795392.tif 000007
【図７】
0003795392.tif 000008
【図８】
0003795392.tif 000009
【図９】
0003795392.tif 000010
【図１０】
0003795392.tif 000011
【図１１】
0003795392.tif 000012
【図１２】
0003795392.tif 000013