(57)【特許請求の範囲】
【請求項１】
透明基板と、
前記透明基板上に島状の半導体膜と、
前記透明基板上に形成されている電気配線と、を含み、
二次元コードまたはバーコードが少なくとも前記半導体膜により形成されていることを特徴とする薄膜装置。
【請求項２】
前記二次元コードは、前記半導体膜の有無によってデータを規定するセルがマトリックス状に並ぶ二次元コードであることを特徴とする請求項２に記載の薄膜装置。
【請求項３】
前記二次元コードは、前記透明基板の裏面側から読取可能に形成されていることを特徴とする請求項１または２に記載の薄膜装置。
【請求項４】
前記電気配線は光反射性を有する導電膜で形成されていることを特徴とする請求項１乃至３のいずれかに記載の薄膜装置。
【請求項５】
前記二次元コードの前記透明基板の表面方向側には、光反射性を有する膜が形成されていることを特徴とする請求項１乃至４のいずれかに記載の薄膜装置。
【請求項６】
前記二次元コードの前記透明基板の表面方向側には、金属膜または金属のシリサイド膜を有する膜が形成されていることを特徴とする請求項１乃至５のいずれかに記載の薄膜装置。
【請求項７】
透明基板と、
前記透明基板上に島状の半導体膜と、
前記透明基板上に形成されている電気配線と、を含み、
二次元コードまたはバーコードが少なくとも前記半導体膜により形成されていることを特徴とするトランジスタアレイ基板。
【請求項８】
請求項７に規定するトランジスタアレイ基板を用いた電気光学装置であって、前記トランジスタアレイ基板は、前記透明基板に対向する対向基板との間に電気光学物質を保持していることを特徴とする電気光学装置。
【請求項９】
透明基板上に半導体膜を形成する工程と、
前記半導体膜をパターン形成して、二次元コードまたはバーコードとしての第一の半導体膜と、電気素子用の第二の半導体膜とを形成する工程と、
パターン形成された前記第一の半導体膜と前記第二の半導体膜を覆うように前記透明基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターン形成することにより電気配線を形成する工程と、を含み
前記電気配線は、少なくとも一部が前記第二の半導体膜と重なることを特徴とする薄膜装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成した半導体膜から薄膜トランジスタ（以下、ＴＦＴという）を形成したＴＦＴアレイ基板などの薄膜装置、電気光学装置、および薄膜装置の製造方法に関するものである。さらに詳しくは、薄膜装置に対する二次元コードの形成技術に関するものである。
【０００２】
【従来の技術】
基板上に形成した島状の半導体膜によってトランジスタ、抵抗、キャパシタなどの電気素子が形成された薄膜装置の代表的なものとしては、液晶装置などの電気光学装置に用いるＴＦＴアレイ基板がある。このＴＦＴアレイ基板では、ガラスなどの基板上にシリコン膜などといった半導体膜を形成した後、この半導体膜をパターニングして得た島状の半導体膜に不純物を導入して多数のＴＦＴを形成する。このようにして製造したＴＦＴアレイ基板は、所定の隙間を介して対向基板と貼り合わされた後、基板間に液晶などの電気光学物質が注入されて液晶装置が製造されている。
【０００３】
このような液晶装置は各種の表示装置として用いられるが、半導体プロセスを利用してＴＦＴアレイ基板を製造する過程で不具合があってＴＦＴが動作不良を起すと、点欠陥や線欠陥などといった表示欠陥が発生し、電気光学装置の歩留まりが低下する。
【０００４】
そこで、従来は、ＴＦＴアレイ基板にマトリクス型の二次元コードなどを印刷しておき、ＴＦＴアレイ基板の製造履歴を追跡できるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、印刷などの方法でＴＦＴアレイ基板に二次元コードを付けるのは手間のかかる作業である。
【０００６】
そこで、半導体プロセスを利用してＴＦＴアレイ基板を製造していく途中の工程で薄膜を所定のパターンで残し、それを二次元コードとして利用する方法が考えられる。このような二次元コードであれば、製造工程を追加しなくてもＴＦＴアレイ基板に付すことができる。
【０００７】
しかしながら、このような構成では、二次元コードを構成する膜パターンを形成するための工程を新たに追加する必要がある。また、ＴＦＴアレイ基板に二次元コードを描画する場合、ＴＦＴ基板上の電気素子や配線などを避けて、空白のデッド領域に二次元コードを形成することになるが、液晶装置において、このようなデッド領域が生じる、いわゆる額縁領域は、表示に直接、関与しないので、できるだけ狭くしたいという要求がある。また、液晶装置において画素数を増やして表示品位の向上を図ろうとすると、配線の本数などが増えるので、二次元コードを形成できるようなデッド領域を確保できないという事情もある。
【０００８】
以上の問題点に鑑みて、本発明の課題は、基板上に形成した膜パターンによって電気素子を形成した薄膜装置、ＴＦＴアレイ基板、電気光学装置、および薄膜装置の製造方法において、工程数を増やすことなく、二次元コードを形成可能な構成を提供することにある。
【０００９】
また、本発明の課題は、基板上に形成した半導体膜から電気素子を形成した薄膜装置、ＴＦＴアレイ基板、電気光学装置、および薄膜装置の製造方法において、電気素子や配線が形成されていない領域を十分に確保できなくても、二次元コードを容易に付すことができ、かつ、二次元コードを確実に読み取ることのできる構成を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、透明基板と、前記透明基板上に島状の半導体膜と、前記透明基板上に形成されている電気配線と、を含み、二次元コードまたはバーコードが少なくとも前記半導体膜により形成されていることを特徴とする。
また、本発明は、前記二次元コードは、前記半導体膜の有無によってデータを規定するセルがマトリックス状に並ぶ二次元コードであることを特徴とする。
また、本発明は、上記に記載の発明であって、前記二次元コードは、前記透明基板の裏面側から読取可能に形成されていることを特徴とする。
また、本発明は、上記に記載の発明であって、前記電気配線は光反射性を有する導電膜で形成されていることを特徴とする。
また、本発明は、上記に記載の発明であって、前記二次元コードの前記透明基板の表面方向側には、光反射性を有する膜が形成されていることを特徴とする。
また、本発明は、上記に記載の発明であって、前記二次元コードの前記透明基板の表面方向側には、金属膜または金属のシリサイド膜を有する膜が形成されていることを特徴とする。
また、本発明は、透明基板と、前記透明基板上に島状の半導体膜と、前記透明基板上に形成されている電気配線と、を含み、二次元コードまたはバーコードが少なくとも前記半導体膜または前記電気配線により形成されていることを特徴とする。
また、本発明は上記の発明で規定するトランジスタアレイ基板を用いた電気光学装置であって、前記トランジスタアレイ基板は、前記透明基板に対向する対向基板との間に電気光学物質を保持していることを特徴とする。
また、本発明は、透明基板上に半導体膜を形成する工程と、前記半導体膜をパターン形成して、二次元コードまたはバーコードとしての第一の半導体膜と、電気素子用の第二の半導体膜とを形成する工程と、パターン形成された前記第一の半導体膜と前記第二の半導体膜を覆うように前記透明基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記導電膜をパターン形成することにより電気配線を形成する工程と、を含み前記電気配線は、少なくとも一部が前記第二の半導体膜と重なることを特徴とする。
上記課題を解決するために、本発明では、透明基板の表面側に形成された薄膜によって電気素子が形成された薄膜装置であって、前記透明基板の表面側には、前記電気素子を構成する複数の薄膜の少なくとも一層と同一の層間に形成された不透明な膜パターンによって二次元コードが形成されていることを特徴とする。
【００１１】
本発明では、電気素子を構成する複数の薄膜の少なくとも一層と同一の層間に形成された膜パターンを利用して二次元コードを形成するので、工程数を増やさなくても二次元コードを形成できる。
【００１２】
本発明において、前記透明基板の表面側には、例えば、島状の半導体膜によって電気素子が形成されているとともに、前記半導体膜と同一の層間に形成された半導体膜パターンによって前記二次元コードが前記透明基板の裏面側から読み取り可能に形成されている。
【００１３】
本発明において、二次元コードは、透明基板の表面側に形成されているので、透明基板の裏面側から読み取ることができる。従って、透明基板の表面側から読み取る構成と違って、二次元コードの上層側に配線や端子などが形成されていても、これらの配線や端子は、二次元コードを読み取るのを妨げない。また、ＴＦＴアレイ基板などといった薄膜装置では、基板に対して直接、あるいは基板の表面に形成した下地膜の表面に半導体膜が形成され、その上層側に配線や端子などが形成されている。すなわち、半導体膜からなる二次元コードの下層側には配線や端子が形成されないので、半導体膜からなる二次元コードは、基板の表面あるいは基板表面に形成した下地膜の表面などといった平坦な領域に形成されている。それ故、二次元コードを透明基板の裏面側から正確に読み取ることができる。また、二次元コードの上層側に配線や端子があってもよいので、配線や端子が形成されていない領域を広く確保できないような薄膜装置であっても、二次元コードを形成する領域を容易に確保できる。
【００１４】
本発明において、前記二次元コードはバーコードとして形成されている場合があるが、バーコードと比較して情報化密度が高いマトリクス状の二次元コードに対して本発明を適用してもよい。このマトリクス状の二次元コードは、半導体膜の有無によってデータを規定するセルがマトリクス状に並ぶものであるが、本発明では、二次元コードを半導体プロセスによって製造するので、どのような複雑な形態を有するコードであっても容易に形成することができる。
【００１５】
本発明において、前記二次元コードの上層側には、前記電気素子に電気的に接続された配線あるいは端子を構成する導電膜が形成されていることが好ましい。このような導電膜として、本発明では、光反射性を有する膜が好ましい。また、本発明では、前記電気素子に電気的に接続された配線あるいは端子を構成する導電膜でなくても、前記二次元コードの上層側に光反射性の膜、例えば、金属膜あるいは金属のシリサイド膜が形成されていることが好ましい。
【００１６】
本発明に係る薄膜装置は、例えば、液晶装置などといった電気光学装置に用いられるトランジスタアレイ基板として形成されている場合があり、このトランジスタアレイ基板では、前記透明基板には、前記電気素子として複数の薄膜トランジスタが形成されている。このトランジスタアレイ基板を用いた電気光学装置では、トランジスタアレイ基板と対向基板との間に電気光学物質が保持された構成を有している。このような電気光学装置用のトランジスタアレイ基板に本発明を適用すると、トランジシタアレイ基板の表面に対向基板を重ねたとしても、トランジスタアレイ基板の裏面側から二次元コードを正確に読み取ることができる。
【００１７】
このような薄膜装置の製造方法では、透明基板の表面の略全面に半導体膜を形成する半導体膜形成工程と、前記半導体膜をパターニングして電気素子を構成する島状の半導体膜を形成するパターニング工程とを行うが、この前記パターニング工程では、前記半導体膜の一部を所定のパターンでパターニングして前記透明基板の裏面側から読み取られる二次元コードも形成する。すなわち、透明基板の略全面に形成した半導体膜をフォトリソグラフィ技術を用いて島状にパターニングするとき、二次元コードを同時に製造する。従って、新たな工程を追加しなくても、二次元コードを形成することができる。また、フォトリソグラフィ技術を利用して二次元コードを形成するので、二次元コードなどといった複雑な形態を有するコードであっても容易に形成することができる。
【００１８】
【発明の実施の形態】
本発明の実施の形態として、代表的な電気光学装置である液晶装置に本発明を適用した例を説明する。
【００１９】
（電気光学装置の全体構成）
図１は、本形態に係る液晶装置を対向基板の側からみた平面図である。図２は、図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【００２０】
図１および図２に示すように、投射型表示装置や直視型の表示装置などに用いられる電気光学装置３００（液晶装置）は、石英ガラスや耐熱ガラスなどの透明基板１０の表面側に画素電極９がマトリクス状に形成されたＴＦＴアレイ基板２００（トランジスタアレイ基板／薄膜装置）と、同じく石英ガラスや耐熱ガラスなどの透明基板４１の表面に対向電極３２が形成された対向基板１００と、これらの基板間に電気光学物質として封入、挟持されている液晶３９とから概略構成されている。
【００２１】
ＴＦＴアレイ基板２００と対向基板１００とは、対向基板１００の外周縁に沿って形成されたギャップ材含有のシール材５９によって所定の間隙（セルギャップ）を介して貼り合わされている。ＴＦＴアレイ基板２００と対向基板１００との間には、ギャップ材含有のシール材５９によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。
【００２２】
対向基板１００はＴＦＴアレイ基板２００よりも小さく、ＴＦＴアレイ基板２００の周辺部分は、対向基板１００の外周縁よりはみ出た状態にある。従って、ＴＦＴアレイ基板２００の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板１００から露出した状態にある。ここで、シール材５９は部分的に途切れているので、この途切れ部分によって液晶注入口２４１が構成されている。このため、対向基板１００とＴＦＴアレイ基板２００とを貼り合わせた後、シール材５９の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止材２４２で塞げばよい。
【００２３】
ＴＦＴアレイ基板２００には、シール材５９の形成領域の内側において、画像表示領域１１を見切りするための遮光膜５５が形成されている。また、対向基板１００には、ＴＦＴアレイ基板２００の各画素電極９の境界領域に対応する領域にブラックマトリクスなどと称せられる遮光膜５７が形成されている。
【００２４】
なお、対向基板１００およびＴＦＴアレイ基板２００の光入射側の面あるいは光出射側には、ノーマリホワイトモード／ノーマリブラックモードの別に応じて偏光板（図示せず。）などが所定の向きに配置されている。
【００２５】
このように構成した電気光学装置３００において、ＴＦＴアレイ基板２００では、データ線（図示せず）および画素スイッチング用のＴＦＴ（後述する）を介して画素電極９に印加した画像信号によって、画素電極９と対向電極３２との間において液晶３９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。従って、ＴＦＴアレイ基板２００では、データ線およびＴＦＴ１Ｃを介して画素電極９に画像信号を供給するとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学装置３００では、ＴＦＴアレイ基板２００の表面のうち、対向基板１００の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜などからなる上下導通用の第１の電極４７が形成されている。一方、対向基板１００の各コーナー部には、対向電極４の形成プロセスを援用してＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜などからなる上下導通用の第２の電極４８が形成されている。さらに、これらの上下導通用の第１の電極４７と第２の電極４８とは、エポキシ樹脂系の接着剤成分に銀粉や金メッキファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学装置３００では、ＴＦＴアレイ基板２００および対向基板１００のそれぞれにフレキシブル配線基板などを接続しなくても、ＴＦＴアレイ基板２００のみにフレキシブル配線基板９９を接続するだけで、ＴＦＴアレイ基板２００および対向基板１００の双方に所定の信号を入力することができる。
【００２６】
（ＴＦＴアレイ基板２００の全体構成）
図３は、電気光学装置３００に用いたＴＦＴアレイ基板２００の構成を模式的に示すブロック図である。
【００２７】
図３に示すように、駆動回路内蔵型のＴＦＴアレイ基板２００では、透明基板１０上に、互いに交差する複数の走査線７と複数のデータ線６とが交差する位置に対応して、後述する画素スイッチング用のＴＦＴを介して接続する画素電極９がマトリクス状に構成されている。走査線７はタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などで構成され、データ線６はアルミニウム膜あるいはアルミニウム合金膜、各種金属のシリサイド膜などで構成され、それぞれ単層もしくは積層されている。これらの画素電極９および画素スイッチング用のＴＦＴが形成されている領域が画素１１０として機能し、画素１１０がマトリクス状に配列されている領域が画像表示領域１１である。
【００２８】
透明基板１０上における画像表示領域１１の外側領域（周辺部分）には、複数のデータ線６のそれぞれに画像信号を供給するデータ線駆動回路６０が構成されている。また、走査線７の両端部のそれぞれには、各々の走査線７に画素選択用の走査信号を供給する走査線駆動回路７０が構成されている。これらの駆動回路は、後述する駆動回路用のＴＦＴによって構成されたＴＦＴ回路（薄膜トランジスタ回路）である。
【００２９】
データ線駆動回路６０の側には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴを備えるサンプルホールド回路６６、６相に展開された各画像信号に対応する６本の画像信号線６７などが構成されている。本例において、データ線駆動回路６０は、前記のＸ側シフトレジスタ回路が４相で構成されており、入出力端子４５を介して外部からスタート信号、クロック信号、およびその反転クロック信号がＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路６０が駆動されている。従って、サンプルホールド回路６６は、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴが動作し、画像信号線６７を介して供給されている画像信号を所定のタイミングでデータ線６に取り込み、各画素電極９に供給することが可能である。
【００３０】
一方、走査線駆動回路７０には、端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号が供給され、これらの信号によって走査線駆動回路７０が駆動されている。
【００３１】
本形態のＴＦＴアレイ基板２００において、透明基板１０の辺部分のうち、データ線駆動回路６０の側の辺部分には定電源、変調画像信号（画像信号）、各種駆動信号などが入力されているアルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜からなる多数の入出力端子４５が構成されている。これらの入出力端子４５からは、走査線駆動回路６０およびデータ線駆動回路７０を駆動するための複数の信号配線７３、７４がそれぞれ引き回され、これらの信号配線７３、７４は、アルミニウム膜などの低抵抗の金属膜からなる。
【００３２】
（画素および駆動回路の構成）
図４（Ａ）、（Ｂ）はそれぞれ、図３に示したＴＦＴアレイ基板２００の画素１１０の等価回路図、およびデータ線駆動回路６０や走査線駆動回路７０を構成する２段のＣＭＯＳインバータの等価回路図である。
【００３３】
図４（Ａ）において、各画素１１０には、走査線７およびデータ線６に接続する画素スイッチング用のＴＦＴ１Ｃが形成され、このＴＦＴ１Ｃには、画素電極９と対向基板１００との間に構成された液晶容量が接続されている。また、各画素１１０に向けては容量線７５が形成され、この容量線７５を用いて各画素電極９には蓄積容量２３が形成されている。
【００３４】
図４（Ｂ）に示すように、データ線駆動回路６０および走査線駆動回路７０では、Ｎ型のＴＦＴ１ＡとＰ型のＴＦＴ１ＢとによってＣＭＯＳ回路８１が構成され、このようなＣＭＯＳ回路８１は、１段あるいは２段以上でインバータ回路を構成する。このＣＭＯＳインバータ回路８０（ＴＦＴ回路）では、各段においてＣＭＯＳ回路８１を構成するいずれのＰ型のＴＦＴ１Ｂにおいても、ソース・ドレインの一方は、電圧Ｖｄｄが供給されているアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０１に電気的接続し、いずれのＮ型のＴＦＴ１Ａにおいても、ソース・ドレインの一方は、電圧Ｖｓｓが供給されているアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０２にコンタクトホール１９を介して電気的接続している。また、各段のＮ型およびＰ型のＴＦＴ１Ａ、１Ｂのゲートは、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる入出力用の配線層８０３に電気的接続し、この配線層８０３は、前段でＣＭＯＳ回路８１を構成するＮ型およびＰ型のＴＦＴ１Ａ、１Ｂのソースおよびドレインに電気的接続している。
【００３５】
（ＴＦＴアレイ基板２００の断面構造）
図５は、ＴＦＴアレイ基板２００に形成したＴＦＴ１Ａ、１Ｂ、１Ｃ、および後述する二次元コードの断面図である。
【００３６】
図５に示すように、ＴＦＴアレイ基板２００では、透明基板１０の上にシリコン酸化膜などからなる下地絶縁膜１０１が形成され、この下地絶縁膜１０１の上層側に島状のポリシリコン膜からなる半導体膜２０Ａ、２０Ｂ、２０Ｃが形成されている。これらの半導体膜２０Ａ、２０Ｂ、２０Ｃのうち、半導体膜２０Ａ、２０Ｂを用いて駆動回路用のＬＤＤ構造のＴＦＴ１Ａ、１Ｂが形成され、半導体膜２０Ｃを用いて画素スイッチング用のＴＦＴ１Ｃが形成されている。すなわち、半導体膜２０Ａ、２０Ｂ、２０Ｃの上層には、ゲート絶縁膜１３が形成され、このゲート絶縁膜１３の上層側にはタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなるゲート電極１５Ａ、１５Ｂおよび走査線７が形成されている。さらに、ゲート電極１５Ａ、１５Ｂおよび走査線７の上層側には、シリコン酸化膜からなる層間絶縁膜５１、５２がこの順に形成されている。
【００３７】
Ｎ型のＴＦＴ１Ａでは、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０２がソース・ドレイン電極として層間絶縁膜５１のコンタクトホール１９を介してソース・ドレイン領域１２Ａに電気的接続している。Ｐ型のＴＦＴ１Ｂでは、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０１がソース・ドレイン電極として層間絶縁膜５１のコンタクトホール１９を介してソース・ドレイン領域１２Ｂに電気的接続している。また、Ｎ型のＴＦＴ１ＡとＰ型のＴＦＴ１Ｂとの間では、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０３がソース・ドレイン電極として層間絶縁膜５１のコンタクトホール１９を介してＮ型ＴＦＴ１Ａのソース領域１２Ａと、Ｐ型ＴＦＴ１Ｂのドレイン領域１２Ｂの双方に電気的接続している。
【００３８】
また、画素用のＴＦＴ１Ｃでは、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなるデータ線６およびドレイン電極１８が層間絶縁膜５１のコンタクトホール１９を介してソース・ドレイン領域１２Ｃにそれぞれ電気的接続し、層間絶縁膜５２の上層側に位置する画素電極９は、層間絶縁膜５２のコンタクトホール９６を介してドレイン電極１８に電気的接続している。
【００３９】
なお、本形態において、ＴＦＴ１Ａ、１Ｂ、１Ｃはいずれも、ＬＤＤ構造を有しており、各ソース・ドレイン領域１２Ａ、１２Ｂ、１２Ｃは、低濃度ソース・ドレイン領域１２１Ａ、１２１Ｂ、１２１Ｃと、高濃度ソース・ドレイン領域１２２Ａ、１２２Ｂ、１２２Ｃとを備えている。
【００４０】
（二次元コードの構成）
図６（Ａ）、（Ｂ）は、本形態の電気光学装置３００に用いたＴＦＴアレイ基板２００に付されている二次元コードをＴＦＴアレイ基板２００の表面側からみた説明図、およびこの二次元コードのＴＦＴアレイ基板２００の裏面側からみた説明図である。
【００４１】
本形態の電気光学装置３００では、ＴＦＴアレイ基板２００の製造履歴を後々、追跡調査を行えるように、図６（Ａ）、（Ｂ）に示す二次元コード２１が付されている。この二次元コード２１は、ＶｅｒｉＣｏｄｅと称せられる二次元コードであり、光の反射率の強弱によってデータを規定するセル２２がマトリクス状に並んでいる。ここで、１ドット分のセル２２のサイズは１００μｍ角であり、このようなセル２２は１０×１０〜１４４×１４４形成されるが、本形態のＴＦＴアレイ基板２００には、１４×１４のセルサイズである。
【００４２】
本形態において、二次元コード２１は、図１および図３に示すように、画像表示領域１１の外周側のうち、複数の信号配線７４が通っている領域に形成されている。従って、二次元コード２１が形成されている部分のＴＦＴアレイ基板２００の断面は、図５の右端領域に示すように表される。
【００４３】
図５からわかるように、二次元コード２１は、透明基板１０表面に形成された下地保護膜１０１の表面上において、所定のパターン形状にパターニング形成された半導体膜２０Ｄによって形成され、この半導体膜２０Ｄは、ＴＦＴ１Ａ、１Ｂ、１Ｃの能動層を構成する半導体膜２０Ａ、２０Ｂ、２０Ｃと同時形成されたシリコン膜である。このため、二次元コード２１の上層側には、ゲート絶縁膜１３、ゲート電極１５Ａ、１５Ｂや走査線７と同時形成されたタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる導電膜１５Ｄ、層間絶縁膜５１、配線層８０１、８０２、８０３やデータ線６と同時形成されたタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる信号配線７４、および層間絶縁膜５２がこの順に積層されているなど、半導体膜２０Ｄと半導体膜２０Ａ、２０Ｂ、２０Ｃとは同一の層の間にある。
【００４４】
このため、本形態では、矢印Ｌ１で示すように、二次元コード２１をＴＦＴアレイ基板２００の表面側からイメージリーダで読み取ろうとしても、信号配線７４や導電膜１５Ｄに光が遮られてしまうが、矢印Ｌ２で示すように、ＴＦＴアレイ基板２００の裏面側からであれば、二次元コード２１との間に介在するのは、ガラスなどの透明基板１０と、シリコン酸化膜などからなる透明な下地保護膜１０１であるので、二次元コード２１をイメージリーダで読み取ることができる。従って、透明基板１０の表面側から読み取る構成と違って、二次元コード２１の上層側に導電膜１５Ｄや信号配線７４があってもよいので、図１および図３２に示すように、配線や端子が形成されない領域に限らず、導電膜１５Ｄや信号配線７４が形成されている領域を二次元コード２１の形成領域として利用できる。それ故、配線や端子が形成されていない領域を広く確保できないようなＴＦＴアレイ基板２００であっても、二次元コード２１を形成する領域を容易に確保できる。
【００４５】
また、二次元コード２１は、透明基板１０の表面に形成された下地保護膜１０１の表面に形成されているので、平坦な下地の上に形成されている。このため、二次元コード２１を正確に読み取ることができる。
【００４６】
さらに、二次元コード２１において、半導体膜２０Ｄが残っているセル２２は光吸収性を有する一方、半導体膜２０Ｄが残されていないセル２２は、光反射性を有する金属膜からなる導電膜１５Ｄおよび信号配線７４が背景となるので、半導体膜２０Ｄが残っているセル２２と、半導体膜２０Ｄが残されていないセル２２との間でコントラストが大きい。それ故、二次元コード２１を正確に読み取ることができる。
【００４７】
さらにまた、二次元コード２１の読み取りは、図１および図２に示すように、ＴＦＴアレイ基板２００の表面に対向基板１００を重ねて電気光学装置３００として組み立てた後に行われることがあるが、本形態では、ＴＦＴアレイ基板２００の裏面側から二次元コード２１を読み取る構成であるため、ＴＦＴアレイ基板２００と対向基板１００とが重なっている領域に二次元コード２１を形成してもよいという利点がある。
【００４８】
しかも、二次元コード２１は、後述するように、フォトリソグラフィ技術によって半導体膜をパターニングして形成するため、二次元コードなどといった複雑なパターンを有するコードであっても容易に形成することができる。
【００４９】
（ＴＦＴアレイ基板２００の製造方法）
図７ないし図９を参照してＴＦＴアレイ基板２００の製造方法の一例を説明する。図７ないし図９はいずれも、ＴＦＴアレイ基板２００の製造方法を示す工程断面図である。
【００５０】
まず図７（Ａ）に示すように、ガラス製の透明基板１０に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２００ｎｍのシリコン酸化膜からなる下地絶縁膜１０１を形成する。
【００５１】
次に、透明基板１０の温度を３５０℃に設定して、下地絶縁膜１０１の表面にプラズマＣＶＤ法により厚さが約６０ｎｍのアモルファスのシリコン膜からなる半導体膜２０を形成する。ここで、アモルファスのシリコン膜からなる半導体膜２０に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜２０をポリシリコン膜にまで結晶化しておく場合があるが、後述するパターニング工程で半導体膜２０を島状にパターニングしてから、結晶化工程を行う場合もある。さらに、半導体膜２０をポリシリコン膜として形成した後、レーザアニールまたは固相成長法などの方法で結晶性を向上させる場合もある。
【００５２】
次に図７（Ｂ）に示すように、半導体膜２０の表面にレジスト９７を塗布した後、所定のマスクパターンを有するマスク（図示せず）を介して光を照射する露光処理、あるいは電子線などを所定のパターンで照射する露光処理などを行う。
【００５３】
次に図７（Ｃ）に示すように、露光処理されたレジスト９７を現像してレジストマスク９８を形成する。
【００５４】
次に図７（Ｄ）に示すように、レジストマスク９８を介して半導体膜２０をパターニングし、半導体膜２０Ａ、２０Ｂ、２０Ｃを形成する。また、二次元コード２１の形成領域では、ロットナンバーなどに応じたパターン（図６（Ａ）、（Ｂ）を参照）で半導体膜２０Ｄを残すことにより二次元コード２１を形成する。なお、半導体膜２０Ａ、２０Ｂ、２０Ｃは、それぞれ駆動回路用のＮ型のＴＦＴ１Ａ、駆動回路用のＰ型のＴＦＴ１Ｂ、画素用のＴＦＴ１Ｃを形成するための島状の半導体膜である。
【００５５】
次に図８（Ａ）に示すように、半導体膜２０Ａ、２０Ｂ、２０Ｃ、２０Ｄの表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約１００ｎｍのシリコン酸化膜からなるゲート絶縁膜１３を形成する。
【００５６】
次に、駆動回路用のＰ型のＴＦＴ１Ｂの形成予定領域全体を覆うとともに、駆動回路用のＮ型のＴＦＴ１Ａおよび画素用のＴＦＴ１Ｃのゲート電極形成予定領域をやや広めに覆うレジストマスク９１Ａを形成し、この状態で半導体膜２０Ａ、２０Ｃに対してリンイオン（Ｎ型不純物）を約２×１０15ｃｍ-2のドーズ量で導入する。その結果、半導体膜２０Ａ、２０Ｃのうちリンイオンが打ち込まれた領域は、高濃度ソース・ドレイン領域１２２Ａ、１２２Ｃとなる。
【００５７】
なお、二次元コード２１を構成する半導体膜２０Ｄに対するリンイオンの打ち込みの有無についてはいずれであってもよい。
【００５８】
次に図８（Ｂ）に示すように、駆動回路用のＮ型のＴＦＴ１Ａ、および画素用のＴＦＴ１Ｃの形成予定領域全体を覆うとともに、駆動回路用のＰ型のＴＦＴ１Ｂのゲート電極形成予定領域をやや広めに覆うレジストマスク９１Ｂを形成し、この状態で半導体膜２０Ｂに対してボロンイオン（Ｐ型不純物）を約２×１０15ｃｍ-2のドーズ量で導入する。その結果、半導体膜２０Ｂのうちボロンイオンが打ち込まれた領域は、高濃度ソース・ドレイン領域１２２Ｂとなる。
【００５９】
ここでも、二次元コード２１を構成する半導体膜２０Ｄに対するボロンイオンの打ち込みの有無についてはいずれであってもよい。
【００６０】
次に、半導体膜２０Ａ、２０Ｂ、２０Ｃにアークランプを用いた急速加熱処理などを行い、半導体膜２０Ａ、２０Ｂ、２０Ｃに導入した不純物を活性化する。
【００６１】
次に、ゲート絶縁膜１３の表面にアルミニウムやタンタルなどの金属膜からなる導電膜をスパッタ法により形成した後、この導電膜をパターニングし、図８（Ｃ）に示すように、各ＴＦＴのゲート電極１５Ａ、１５Ｂおよび走査線７を形成する。このとき、二次元コード２１が形成されている領域にも、アルミニウムやタンタルなどの反射性を有する金属膜を導電膜１５Ｄとして残し、二次元コード２１の背景として利用する。
【００６２】
次に図９（Ａ）に示すように、駆動回路用のＰ型のＴＦＴ１Ｂの形成予定領域全体を覆うレジストマスク９３Ａを形成した後、基板１０の温度が３５０℃の条件下で、水素ガスで希釈されたホスフィン（ＰＨ3 ）などを用いて低濃度のリンイオン（Ｎ型不純物）を約１×１０13ｃｍ-2のドーズ量で導入する（低濃度Ｎ型不純物導入工程）。半導体膜２０Ａ、２０Ｃには水素イオンも約２×１０13ｃｍ-2のドーズ量で導入されている。不純物が導入されなかった部分がチャネル領域１７Ａ、１７Ｃとなる。その結果、同一の透明基板１０上に駆動回路用のＮ型のＴＦＴ１Ａ、および画素用のＮ型のＴＦＴ１Ｃとが構成され、これらのＴＦＴは、ソース・ドレイン領域１２Ａ、１２Ｃのうちゲート電極１５Ａ、１５Ｃの端部に対峙する部分に低濃度ソース・ドレイン領域１２１Ａ、１２１Ｃを備えるＬＤＤ構造となる。このような低濃度Ｎ型不純物の導入工程を省略すれば、ＴＦＴ１Ａ、１Ｃはオフセットゲート構造となる。
【００６３】
なお、二次元コード２１を構成する半導体膜２０Ｄに対するリンイオンの打ち込みの有無についてはいずれであってもよい。
【００６４】
次に図９（Ｂ）に示すように、駆動回路用のＮ型のＴＦＴ１Ａ、および画素用のＴＦＴ１Ｃを覆うレジストマスク９３Ｂを形成した後、透明基板１０の温度が３５０℃の条件下で、水素ガスで希釈されたジボラン（Ｂ2Ｈ6）などを用いて低濃度のボロンイオン（Ｐ型不純物）を約１×１０13ｃｍ-2のドーズ量で導入する。半導体膜２０Ｂには水素イオンも約２×１０13ｃｍ-2のドーズ量で導入されている。不純物が導入されなかった部分がチャネル領域１７Ｂとなる。その結果、透明基板１０上に駆動回路用のＰ型のＴＦＴ１Ｂが構成され、このＴＦＴは、ソース・ドレイン領域１２Ｂのうちゲート電極１５Ｂの端部に対峙する部分に低濃度ソース・ドレイン領域１２１Ｂを備えるＬＤＤ構造となる。このような低濃度Ｐ型不純物の導入工程を省略すれば、ＴＦＴ１Ｂはオフセットゲート構造を有することになる。
【００６５】
ここでも、二次元コード２１を構成する半導体膜２０Ｄに対するボロンイオンの打ち込みの有無についてはいずれであってもよい。
【００６６】
次にフォーミングガス中で熱処理を行い、低濃度ソース・ドレイン領域１２１Ａ、１２１Ｂ、１２１Ｃに導入した低濃度の不純物を活性化した後、図９（Ｃ）に示すように、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約５００ｎｍのシリコン酸化膜からなる層間絶縁膜５１を形成する。
【００６７】
次に、各ＴＦＴ１Ａ、１Ｂ、１Ｃの形成領域において層間絶縁膜５１にコンタクトホール１９を形成する。
【００６８】
次に、層間絶縁膜５１の表面に、膜厚が５００ｎｍ〜８００ｎｍのアルミニウム膜などの金属膜を形成した後、この金属膜をフォトリソグラフィ技術を用いてパターニングし、各配線層８０１、８０２、８０３、データ線６およびドレイン電極１８を形成する。このとき、二次元コード２１が形成されている領域には、アルミニウムなどの反射性を有する金属膜が信号配線７４として残されているが、この信号配線７４も、二次元コード２１の背景として利用されている。
【００６９】
次に図５に示すように、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約５００ｎｍのシリコン酸化膜からなる層間絶縁膜５２を形成する。
【００７０】
次に、層間絶縁膜５２に対してドレイン電極１８に至るコンタクトホール９６を形成する。
【００７１】
次に、層間絶縁膜５２の表面にＩＴＯ膜を形成した後、このＩＴＯ膜９００をパターニングして、画素電極９を形成する。
【００７２】
［電気光学装置の構成］
このように構成した電気光学装置３００は、例えば、図１０に示す投射型表示装置のライトバルブとして用いることができる。
【００７３】
図１０に示す投射型表示装置１１００は、前記の駆動回路１００４がＴＦＴアレイ基板上に搭載された電気光学装置３００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。このプロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されていると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（電気光学装置３００／ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射されている。
【００７４】
従って、このような投射型表示装置１００を製造する前に、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（電気光学装置３００）の検査、さらにはＴＦＴアレイ基板２００の状態での検査を行い、その検査結果をＴＦＴアレイ基板２００の製造部門にフィードバックすれば、投射型表示装置１００の歩留まりや品質を向上することができる。このようなフィードバックを行う際、ＴＦＴアレイ基板２００には、その製造履歴などを示す二次元コード２１が付されているので、ＴＦＴアレイ基板２００の履歴を追跡することができる。
【００７５】
また、投射型表示装置１００を出荷した以降、その履歴を追跡する必要が発生した場合でも、ＴＦＴアレイ基板２００には、その製造履歴などを示す二次元コード２１が付されているので、ＴＦＴアレイ基板２００の履歴を追跡することができる。
【００７６】
［その他の実施の形態］
なお、本発明は上記形態に限定されていることなく、本発明の要旨の範囲内で種々変形した形態で実施が可能である。
【００７７】
例えば、不透明な膜パターンによって二次元コードを形成したとき、この二次元コードで明暗が十分でない場合には、この膜パターンの表面に金属膜などを被せることにより、表面からでも十分に読み取り可能な二次元コードを形成してもよい。
【００７８】
また、上記形態において、二次元コード２１は、信号配線７４が通っている領域に形成されていたが、入出力端子４５が形成されている領域に形成してもよい。また、二次元コード２１の種類としては、ＶｅｒｉＣｏｄｅに限らず、ＰＤＦ４１７、ＤａｔａＭａｔｒｉｘＥＣＣ２００、ＭａｘｉＣｏｄｅ、ＱＲＣｏｄｅ、ＡｚｔｅｃＣｏｄｅなどの二次元コード、さらにはバーコードであってもよい。さらに、本発明は上述の液晶装置に限らず、エレクトロルミネッセンス、プラズマディスプレー装置などの電気光学装置に用いるＴＦＴアレイ基板など、各種の薄膜装置に適用することができる。
【００７９】
【発明の効果】
以上説明したように、本発明では、電気素子を構成する複数の薄膜の少なくとも一層と同一の層間に形成された膜パターンを利用して二次元コードを形成するので、工程数を増やさなくても二次元コードを形成できる。
【００８０】
また、本発明において、透明基板の表面側には、半導体膜と同一の層間に形成された半導体膜パターンによって透明基板の裏面側から読み取られる二次元コードが形成されている場合には、二次元コードの上層側に配線や端子などが形成されていても、これらの配線や端子は、二次元コードを読み取るのを妨げない。また、半導体膜からなる二次元コードの下層側には配線や端子が形成されないので、半導体膜からなる二次元コードは、基板の表面あるいは基板表面に形成した下地膜の表面などといった平坦な領域に形成されている。それ故、二次元コードを透明基板の裏面側から正確に読み取ることができる。また、二次元コードの上層側に配線や端子があってもよいので、配線や端子が形成されていない領域を広く確保できないような場合でも、二次元コードを形成する領域を容易に確保できる。
【図面の簡単な説明】
【図１】本発明を適用した液晶装置を対向基板の側からみた平面図である。
【図２】図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【図３】図１に示す液晶装置に用いたＴＦＴアレイ基板のブロック図である。
【図４】（Ａ）、（Ｂ）はそれぞれ、図３に示すＴＦＴアレイ基板の画素の等価回路図、およびこのＴＦＴアレイ基板においてデータ線駆動回路や走査線駆動回路を構成する２段のＣＭＯＳインバータの等価回路図である。
【図５】図３に示すＴＦＴアレイ基板に形成したＴＦＴおよび二次元コードの断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、本形態の電気光学装置に用いたＴＦＴアレイ基板に付されている二次元コードをＴＦＴアレイ基板の表面側からみた説明図、およびこの二次元コードのＴＦＴアレイ基板の裏面側からみた説明図である。
【図７】図３に示すＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】図７に示す工程に続いて行う各工程の工程断面図である。
【図９】図８に示す工程に続いて行う各工程の工程断面図である。
【図１０】本発明を適用したＴＦＴアレイ基板を用いた電気光学装置の使用例としての投射型表示装置の光学系を示す説明図である。
【符号の説明】
１Ａ  駆動回路用のＮ型ＴＦＴ（電気素子）
１Ｂ  駆動回路用のＰ型ＴＦＴ（電気素子）
１Ｃ  画素スイッチング用ＴＦＴ（電気素子）
６  データ線
７  走査線
９  画素電極
１０  透明基板
１１  画像表示領域
１２Ａ、１２Ｂ、１２Ｃ  ソース・ドレイン領域
１３  ゲート絶縁膜
１５Ａ、１５Ｂ  ゲート電極
１５Ｄ  二次元コードの上層側に形成された導電膜
１７Ａ、１７Ｂ、１７Ｃ  チャネル領域
２０Ａ、２０Ｂ、２０Ｂ  ＴＦＴを構成する島状の半導体膜
２０Ｄ  二次元コードを構成する半導体膜パターン
２１  二次元コード
２２  二次元コードのセル
３９  液晶（電気光学物質）
４０  液晶封入領域
６０  データ線駆動回路
７０  走査線駆動回路
７４  信号線
１００  対向基板
２００  ＴＦＴアレイ基板（トランジスタアレイ基板／薄膜装置）
３００  電気光学装置（液晶装置）
【図１】
0003783532.tif 000002
【図２】
0003783532.tif 000003
【図３】
0003783532.tif 000004
【図４】
0003783532.tif 000005
【図５】
0003783532.tif 000006
【図６】
0003783532.tif 000007
【図７】
0003783532.tif 000008
【図８】
0003783532.tif 000009
【図９】
0003783532.tif 000010
【図１０】
0003783532.tif 000011