(57)【特許請求の範囲】
【請求項１】
処理室と、前記処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源とを備えたプラズマプロセス装置において、
前記複数の端子は、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成され、
前記複数の放電電極は、前記出力される端子に接続された放電電極と、前記出力される端子に接続された前記放電電極以外の、前記浮遊電位となる端子に接続されずに接地電位となる放電電極と、から構成され、
前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極と、を切換えることが可能なプラズマプロセス装置。
【請求項２】
前記交流電源の出力がパルスであって、該パルス毎に、前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極と、が切換わる、請求項１に記載のプラズマプロセス装置。
【請求項３】
前記交流電源が、前記複数の端子それぞれに接続された整合回路を有する、請求項１または２に記載のプラズマプロセス装置。
【請求項４】
処理室と、該処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源と、基板を取付けるための処理基板ホルダーとを備え、
前記複数の端子が、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成され、
前記複数の放電電極は、前記出力される端子に接続された放電電極と、該出力される端子に接続された放電電極以外の、前記浮遊電位となる端子に接続されずに接地電位となる放電電極から構成され、
処理時において、前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極とが切換わるプラズマプロセス装置において、
前記出力される端子に接続された放電電極の繰返し距離が、該放電電極と、処理時において前記基板ホルダーに取付けられた前記基板の、被処理面との距離よりも短くなるプラズマプロセス装置。
【請求項５】
前記交流電源の出力がパルスであって、前記パルス毎に、前記出力される端子に接続された放電電極と、前記浮遊電位となる端子に接続されずに接地電位となる放電電極が切換わる、請求項４に記載のプラズマプロセス装置。
【請求項６】
前記交流電源が、前記複数の端子それぞれに接続された整合回路を有する、請求項４または請求項５に記載のプラズマプロセス装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般に、プラズマプロセス装置に関し、より特定的には、電子産業における半導体膜や絶縁膜の薄膜製造に用いられるプラズマ励起化学気相成長法を用いたプラズマ化学蒸着装置や、半導体膜や導体膜の薄膜パターン形成のためのドライエッチングを行なうドライエッチング装置や、薄膜パターン形成に用いるレジストを除去するアッシャー装置と、プラズマによりガスを分解して薄膜の形成や加工を行なうプラズマプロセス装置に関する。
【０００２】
【従来の技術】
プラズマを使って半導体膜を成膜し、集積回路・液晶ディスプレイ・アモルファス太陽電池などの電子デバイスを製造する方法、いわゆるプラズマ励起化学気相成長（Chemical Vapor Deposition、ＣＶＤ法）は、その簡便性・操作性に優れるため、さまざまな電子デバイスを製造するのに使用されている。
【０００３】
プラズマＣＶＤ法を用いる装置の形態（プラズマ化学蒸着装置、以下プラズマＣＶＤ装置）としては、以下のような一般的であり、図６（斜視図）および図７（断面図）に基づいて説明する。
【０００４】
処理室（真空容器）５を用いて閉空間を構成し、その中にお互いに電気的に絶縁され、対向する位置に平行に設置された２枚の導体板からなる電極２ａ，２ｂの間にプラズマ１１を発生させ、そこに材料ガスを流してガスを分解・解離し、一方の電極２ｂに取付けられたシリコンやガラスといった処理基板（成膜基板）４の上に半導体膜などを成膜する。
【０００５】
成膜するための材料ガスを分解するためのプラズマ１１を発生させる手段としては、通常周波数が１３．５６ＭＨｚの高周波などの電気的エネルギが使用される。つまり、一方の導体板電極２ｂを接地電位とし、もう一方の対向する電極２ａに電圧を印加して、両導体板間に電界を発生させ、その絶縁破壊現象によりグロー放電現象としてプラズマ１１を生成する。
【０００６】
電圧がかかる側の電極、すなわち電気的エネルギを印加する電極２ａをカソード電極あるいは放電電極と呼び、その近傍に大きな電界が形成されるため、そこで加速されるプラズマ１１中の電子が材料ガスの解離を促し、ラジカル１２を生成する。
【０００７】
カソード電極２ａ近傍の大きな電界が形成される放電１１の部分を、カソードシース部を呼ぶ。カソードシース部あるいはその近傍で生成されたラジカル１２は、接地電位の電極２の上の成膜基板４まで拡散して、そこで膜表面に堆積し膜が成長する。接地電位にある電極をアノード電極２ｂと呼ぶ。
【０００８】
このようなプラズマＣＶＤ法はさまざまな産業で広く利用されている。たとえば、アクティブ駆動型の液晶ディスプレイの製造工程では、ＴＦＴ（Thin Film Transistor）と呼ばれるスイッチング素子が作製されるが、ＴＦＴ内ではその構成部としたアモルファスシリコン膜や窒化シリコン等のゲート酸化膜が重要な役割を果たしている。各々の膜がその役割を果たすためには高品質膜を効率よく成膜する技術が不可欠である。
【０００９】
また、材料ガスをエッチングガスに入れ替えるだけで、同様のプラズマ１１を発生させ、薄膜のエッチングを行なうドライエッチング装置やレジストの除去を行なうアッシャー装置も、プラズマＣＶＤ装置と同様、総称してプラズマプロセス装置として知られている。
【００１０】
プラズマ１１の発生の仕方やラジカルの生成などは同様のメカニズムであり、処理基板４へ到達したラジカルが薄膜等の除去を行なう。
【００１１】
プラズマＣＶＤ装置と異なるのは、ラジカルの存在だけでなく、プラズマからのイオン衝撃による物理スパッタリングや処理基板４へのエネルギ入射をそのエッチング動作に利用している点だけである。
【００１２】
これらプラズマプロセス装置の電気的エネルギ源（以下、電源１と呼称する）は、前述のとおり、通常周波数が１３．５６ＭＨｚの高周波が使用され、プラズマ１１を発生させ、それにより成膜あるいはエッチングを行なうため、材料ガスを解離してラジカル１２を生成する。一般的に使用される電源１の構成を、図８に示す。
【００１３】
信号源２１で１３．５６ＭＨｚの高周波が発生し、それを１段あるいは複数段の増幅器２２で増幅し、所望の出力レベルが得られるようにする。この増幅器２２の出力インピーダンスは通常５０Ωである。
【００１４】
しかし、プラズマプロセス装置の電極２ａは通常入力インピーダンスとして５０Ωとはかけ離れているので、インピーダンス変換を行なうための整合回路２４が間に挿入される。整合回路２４には各種の方式があり、大型の可変容量と大型の可変インダクタンスで構成される。そして、整合回路２４の出力が電極２ａに直結される。電極２ｂｈａ接地される。
【００１５】
【発明が解決しようとする課題】
しかし、従来確立されてきた成膜装置には限界があり、液晶ディスプレイ・アモルファス太陽電池などの大面積電子デバイスを作製する場合、しばしば成膜基板４へ高品質膜を均一性よく作製するとき問題を生じてきた。
【００１６】
成膜基板４へ高品質膜を成膜する方法としては、たとえば、特開平１１−１４４８９２号公報に、以下のようなものが提案されている。
【００１７】
この方法においては、図９（斜視図）および図１０（断面図）に示すように、凸面を持つ電極２ａ，２ｂを複数設け、成膜基板４を電極２から離れた位置に設置することで、横電界を形成し、高品質の成膜が可能になる、としている。
【００１８】
このように、成膜基板４を電極２ａ，２ｂから離れた位置に設置することで、成膜基板４がプラズマ１１に晒されることがなく、したがって薄膜の成膜表面にイオン衝撃による膜質劣化がなく、高品質膜の形成が可能となる。
【００１９】
しかし、この方法では、電極面の凹凸により、成膜基板４へ成膜される膜の厚み分布が発生してしまう。
【００２０】
すなわち、成膜基板と電極面の距離が近いところでは膜厚が厚くなり、成膜基板と電極面の距離が遠いところでは膜厚が薄くなる。また、近傍でラジカル生成が多いカソード電極の繰返し距離に応じて電極−成膜基板間距離を十分とらないと、成膜される膜の厚み分布が発生してしまう。すなわち、ラジカル源の不連続分布をラジカルの拡散により緩和しないといけないが、そのためには電極−成膜基板間距離を十分とる必要に迫られるのである。
【００２１】
すなわち、高品質膜を均一性よく成膜する方法が未だ確立されていない。
また、ドライエッチング装置やアッシャー装置も、特開平１１−１４４８９２号公報に記載の装置と同様に構成すると、プラズマ発生部とイオン衝撃制御部を別々にコントロールできる。すなわち、第３の電極の処理基板の後ろへ取付けてイオン衝撃の制御プラズマ発生とは独立して行なうことが可能であり、パラメータの制御性を上げることができる。しかし、この場合ラジカルの基板への入射量が面内で不均一となってしまうという欠点は同様に存在する。
【００２２】
また、プラズマプロセス装置ではなく、スパッタリング装置であるが、特開２００１−９８３６９号公報も特開平１１−１４４８９２号公報と同様に、基板と離れた位置にカソード電極およびアノード電極を設置してスパッタ膜の高品質化が実現できるとしている。この装置の場合、スパッタ膜の高品質化を実現するため、カソード電極とアノード電極を切換えることが有効であるとしているが、どのような手段で電極を切換えるか、具体的な方法は示されていない。
【００２３】
すなわち、総じて、加工性が高性能で、均一性のよいプラズマ装置が、未だ確立されていない。
【００２４】
それゆえに、この発明の目的は、加工性が高性能で、均一性のよいプラズマ装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
この発明の第１の局面に従うプラズマプロセス装置は、処理室と、該処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源とを備えたプラズマプロセス装置に係る。上記複数の端子は、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成される。上記複数の放電電極は、上記出力される端子に接続された放電電極と、該出力される端子に接続された放電電極以外の、浮遊電位となる端子に接続されずに接地電位となる放電電極から構成される。上記出力される端子に接続された放電電極と、上記浮遊電位となる端子に接続されずに接地電位となる放電電極とを切換えることが可能にされている。
【００２６】
この発明の第２の局面に従うプラズマプロセス装置は、第１の局面に従うプラズマプロセス装置において、上記交流電源の出力がパルスであって、該パルス毎に、上記出力される端子に接続された放電電極と、上記浮遊電位となる端子に接続されずに接地電位となる放電電極とが切換わることを特徴とする。
【００２７】
第３の局面に従うプラズマプロセス装置は、上記第１の局面または第２の局面に従うプラズマプロセス装置において、上記交流電源が上記複数の端子それぞれに接続された整合回路を有することを特徴とする。
【００２８】
この発明の第４の局面に従うプラズマプロセス装置は、処理室と、該処理室内に材料ガスを導入するためのガス導入口と、複数の放電電極と、複数の端子を有する交流電源と、基板を取付けるための処理基板ホルダーとを備える。上記複数の端子は、出力される端子と、該出力される端子以外の浮遊電位となる端子から構成される。上記複数の放電電極は、上記出力される端子に接続された放電電極と、該出力される端子に接続された放電電極以外の、浮遊電位となる端子に接続されずに接地電位となる放電電極から構成される。処理時において、上記出力される端子に接続された放電電極と、上記浮遊電位となる端子に接続されずに接地電位となる放電電極が切換わる。上記出力される端子に接続された放電電極の繰返し距離が、上記放電電極と処理時において上記基板ホルダーに取付けられた基板の被処理面との距離よりも短くなる。
【００２９】
この発明の第５の局面に従うプラズマプロセス装置は、第４の局面に従うプラズマプロセス装置において、上記交流電源の出力がパルスであって、該パルス毎に、上記出力される端子に接続された放電電極と、浮遊電位となる端子に接続されずに接地電位となる放電電極が切換わることを特徴とする。
【００３０】
この発明の第６の局面に従うプラズマプロセス装置は、第４または第５の局面に従うプラズマプロセス装置において、上記交流電源が、上記複数の端子それぞれに接続された整合回路を有することを特徴とする。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を、図を用いて具体的に説明する。
【００３２】
実施の形態１
本発明に基づいて実際に作製した装置について説明する。
【００３３】
本実施の形態では、図１、図２（斜視図）および図３（断面図）の形式のプラズマＣＶＤ装置を使用した。
【００３４】
ガスを排出するためのメカニカル・ブースタ・ポンプ、ロータリ・ポンプをガス排出部として取付けて使用した。
【００３５】
用いた材料ガスは、ＳｉＨ4（１０００ｓｃｃｍ）とＨ2（１５００ｓｃｃｍ）を用いた。
【００３６】
材料ガスの導入は、図２および図３に示すように、電極間絶縁部３に整列したガス導入口６から行なった。電気的エネルギ印加を行なうために、周波数１３．５６ＭＨｚの高周波電源を使用した。
【００３７】
電極部としては、５ｍｍ×１０ｍｍ×９５ｃｍのステンレス棒を多数用意し、大きさが１ｍ×１ｍで厚みが２０ｍｍのテフロン（Ｒ）板の厚み方向にステンレス棒が嵌め込まれるように、深さ１０ｍｍ、幅５ｍｍ、間隔５ｍｍの溝を間隔５ｍｍで形成し、溝にステンレス棒を挿入した。ステンレス棒は、隣接棒同士の間で放電が発生するように、交互に結線してグループ化し、２つのグループ（電極２ａ′と電極２ｂ′）を構成した。
【００３８】
成膜基板４として、電極２ａ′・２ｂ′から離れた位置に、厚み１．１ｍｍのガラス基板を設置した。
【００３９】
図２および図３の中には図示を省略したが、成膜基板４を加熱する（成膜基板温度で２００℃）ために、成膜基板４を保持している成膜基板ホルダー９の後ろにヒータを取付けている。
【００４０】
電源としては、図１に示すようなものを使用した。すなわち、信号源２１と増幅器２２からの出力がパルス化されており、パルス毎に系統切換スイッチ２３で２系統に出力が切換わる。パルス幅は５０ｍｓ、パルス間隔は５０ｍｓである。
【００４１】
各系統毎に整合回路２４を備えており、整合回路２４、１つにつき処理室５内の電極２の１グループが接続され、かつ整合回路２４と電極２ａ′・２ｂ′の間に出力／接地切換スイッチ２５を備える。
【００４２】
系統切換スイッチ２３と出力／接地切換スイッチ２５は同期しており、１つの系統に出力が出るよう系統切換スイッチ２３が働いているときには、その系統の出力／接地切換スイッチ２５は、整合回路２４の出力と処理室５内の電極２ａ′・２ｂ′を直結しており、同時にもう１つの系統の出力／接地切換スイッチ２５は処理室５内の電極２ａ′・２ｂ′と接地電位部位を接続する。
【００４３】
すなわち、電極２ａ′群に出力がなされてカソード電極２ａとなっているときには、電極２ｂ′群は接地電位に繋がりアノード電極２ｂとなっている。出力パルスが切換わると、逆に電極２ｂ′群に出力がなされてカソード電極２ａとなり、電極２ａ′群は接地電位に繋がりアノード電極２ｂとなる。
【００４４】
図１・図２・図３の装置に対して、ガス圧力を８０Ｐａとして、高周波電力を５００Ｗとし、作製できたアモルファスシリコン膜の膜厚分布を評価したところ、表１のようになった。
【００４５】
【表１】
0003817171.tif 000002
【００４６】
一方、比較のために、図２の装置の電源一部が、図８のようになっている装置についても、同様の運転試験を行なった。この装置は、以下の点を除いて、前述の装置と同様である。
【００４７】
電極２ａ′群がカソード電極２ａ、電極２ｂ′群がアノード２ｂとなるように電源１の出力を接続し、電源１の出力は常に一定で、電極機能は時間的に固定とした。
【００４８】
表１に示すように、図１・図２・図３に示す装置の場合は、電極−成膜基板間距離３２が１５〜２５ｍｍの間で、すべて膜厚の面内均一性が±５％以下となり、良好であった。ここで、膜厚の面内均一性は、（最大膜厚−最小膜厚）／（最大膜厚＋最小膜厚）×１００で定義される。
【００４９】
これに対し、図８・図２・図３に示す装置の場合は、均一性が±５％以下となるのは、電極−成膜基板間距離３２が２５ｍｍのときだけで、装置としての機能は満たされるものの、成膜速度が３Å／ｍｓと遅く、スループットがやや低かった。結果として、図１・図２・図３に示す装置が、高い成膜速度で高い均一性の成膜が実現した。
【００５０】
表１の結果を、図４および図５を用いて、さらに詳しく説明する。
図４すなわち表１の（ａ）の場合、カソード電極２ａは電極２ａ′群・電極２ｂ′群ともに現れ、カソード電極２ａとなる電極１の繰返し距離は１０ｍｍである。
【００５１】
カソード電極２ａ近傍で発生したラジカル１２は、カソード電極２ａとなる電極位置の繰返し距離３１以上飛散するとほぼ均一な分布となる。したがって、図４の場合は、電極−成膜基板間距離３２が１５〜２５ｍｍのすべての場合に、均一性よく成膜された。
【００５２】
一方、図５すなわち、表１の（ｂ）の場合、カソード電極２ａは電極２ａ′群でのみ現れ、カソード電極２ａとなる電極位置の繰返し距離３１は２０ｍｍである。したがって、電極−成膜基板間距離３２が１５〜２０ｍｍの場合は不均一性が大きくなった。
【００５３】
しかし、電極−成膜基板間距離３２を２５ｍｍとすると、スループットはやや低いものの、装置としては十分使用できるものであった。このとき、カソード電極２ａは２０ｍｍの繰返し距離３１で現れている。すなわち、総じて、処理時間内にカソード電極２ａとなる電極１の繰返し距離３１よりも電極−成膜基板間の距離３２が長くなると均一性よく成膜できる。
【００５４】
さらに、以上の実施の形態はプラズマＣＶＤ装置に適用した場合であったが、それに限定されるものではなく、ドライエッチング装置やアッシング装置等、広くプラズマ１１を用いたプラズマプロセス装置にも適用可能である。たとえば、ドライエッチング装置に適用する場合は、用いるガス種をＣＦ4、ＳＦ6、Ｃｌ2、ＨＣｌ、ＢＣｌ3、Ｏ2等に変更すればよい。ドライエッチング装置としては、成膜基板４の背面にイオン衝撃制御用の電極を別途取付けることとなる。
【００５５】
上記で説明した形態では、各系統毎に整合回路２４を備えている。各電極群２ａ′・２ｂ′のインピーダンスが等しくない場合は、このように各系統毎に整合回路２４を備えることで等しい出力が各電極（群）２ａ′・２ｂ′に印加され得る。一方で、各電極群２ａ′・２ｂ′のインピーダンスがほぼ等しい場合は、このように各系統毎に整合回路２４を備えず、共通の整合回路２４を持ち、整合回路２４の後で系統切換スイッチ２５を設けても、等しい出力が各電極（群）２ａ′・２ｂ′に印加される。
【００５６】
上記の実施の形態では、電源１の周波数は１３．５６ＭＨｚとしたが、この周波数に限定されるものではない。前述のような電源形態が有効となるのは、内導体のない導波管タイプのマイクロ波以外のすべての高周波電源に有効であり、たとえば、周波数が１ｋＨｚ以上、１００ＭＨｚ以下のものに対して同様の機能を実現可能である。
【００５７】
アノード電極２ｂの機能としては、接地電位にある必要がある。接地電位になく浮遊電位あるいは高インピーダンス状態であると、カソード電極２ａとの間で放電が発生しない。
【００５８】
出力を印加してある（あるいは複数の）電極をカソード電極２ａとした場合、他のいずれかの電極をアノード電極２ｂとする必要があり、そのためには出力を印加していないいずれかの電極を接地電位とする必要がある。前述の電源１の場合、この機能を満たしており、所望の結果が得られることとなる。
【００５９】
以上で用いてきた用語「接地電位」とは、完全な接地電位である必要はなく、ある程度の抵抗値をもって実質的に接地電位とみなせれば問題はない。
【００６０】
電極材料としては、ステンレスに限定されるものではなく、アルミニウム等の金属を用いてもよい。また、電極間絶縁材料としては、テフロン（Ｒ）に限定されるものではなく、アルミナ等のセラミック材料を用いてもよい。
【００６１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６２】
【発明の効果】
本発明により、成膜基板への成膜・加工を高品質で均一性よく行なうことができるプラズマプロセス装置を実現できた。
【００６３】
アクティブ駆動型の液晶ディスプレイを作製するためには、アモルファスシリコン膜等を用いたＴＦＴ部を持つ必要があるが、処理基板が数十ｃｍ角以上の大きさを持つため、このような手段により、高品質かつ均一な成膜を実現することで、良質のＴＦＴ基板を作製可能となる。
【００６４】
あるいは、液晶ディスプレイ以外の分野では、同じくプラズマＣＶＤ法により成膜を行なっているアモルファスシリコン太陽電池の光変換層であるアモルファスシリコンの成膜装置としても同様の効果がある。
【００６５】
また、アクティブ駆動型の液晶ディスプレイを作製する場合に、薄膜のパターン形成をドライエッチングで行なう場合に、このプラズマプロセス装置を用いることで、高いパラメータの制御性が実現できるだけでなく、同時に面内で均一なエッチング速度を確保し得ることができる。また、アッシャー装置に適用することで、面内での均一なレジストの除去を実現できる。
【図面の簡単な説明】
【図１】  本発明のプラズマプロセス装置に用いる電源の概念図である。
【図２】  本発明に用いるプラズマプロセス装置の斜視図である。
【図３】  本発明のプラズマプロセス装置の断面図である。
【図４】  本発明のプラズマプロセス装置を用いた場合の、メカニズムの説明をするための図である。
【図５】  本発明に係るプラズマプロセス装置のメカニズムを説明するための、比較として描かれた図である。
【図６】  従来のプラズマプロセス装置の斜視図である。
【図７】  従来のプラズマプロセス装置の断面図である。
【図８】  従来のプラズマプロセス装置の電源を説明するための概念図である。
【図９】  従来のプラズマプロセス装置の斜視図である。
【図１０】  従来のプラズマプロセス装置の断面図である。
【符号の説明】
１  電源、２ａ  カソード電極、２ｂ  アノード電極、２ａ′  第１電極群、２ｂ′  第２電極群、３  電極間絶縁部、４  処理基板、５  処理室、６  ガス導入口、７  ガス滞留部、８  導入端子、９  処理基板ホルダー、１１  プラズマ、１２  ラジカル、１３  ガス供給部、１４  ガス流れ、１５  成膜された膜、２１  信号源、２２  増幅器、２３  系統切換スイッチ、２４  整合回路、２５  出力／接地切換スイッチ、３１  高周波電源の出力が接続される電極位置の繰返し距離、３２  電極−処理基板間距離。
【図１】
0003817171.tif 000003
【図２】
0003817171.tif 000004
【図３】
0003817171.tif 000005
【図４】
0003817171.tif 000006
【図５】
0003817171.tif 000007
【図６】
0003817171.tif 000008
【図７】
0003817171.tif 000009
【図８】
0003817171.tif 000010
【図９】
0003817171.tif 000011
【図１０】
0003817171.tif 000012