(57)【特許請求の範囲】
【請求項１】
入射光をその波長に応じた角度で出射する分光素子を通過することにより干渉縞を形成する被測定光の結像位置の近傍に配置される光検出器であって、入射光を検出してその強度に応じた電気信号に変換することにより検出信号を出力する複数のチャンネルを有する前記光検出器と、
前記光検出器から前記検出信号を受信して、アドレスによって指定される領域に順次格納するメモリと、
前記検出信号の前記メモリへの格納と並行して、前記光検出器から前記検出信号を受信し、前記検出信号に対して所定の信号処理を施すことにより、前記光検出器によって検出された入射光の強度のピーク位置及び片側の半値位置を表すアドレスを算出するピーク近似値算出回路と、
前記ピーク近似値算出回路によって算出されたアドレスに基づいて前記メモリに格納された前記検出信号をサーチすることにより前記干渉縞の半値位置に対応する外側の円の半径及び前記干渉縞の半値位置に対応する内側の円の半径を求め、それらに基づいて被測定光の波長を算出するＣＰＵと、
を具備する波長検出装置。
【請求項２】
前記ピーク近似値算出回路が、前記検出信号の最大値若しくは極大値若しくはそれらのアドレス又は前記検出信号の最小値若しくはそのアドレスを検出して保持するための比較器及びレジスタを含むことを特徴とする請求項１記載の波長検出装置。
【請求項３】
前記ピーク近似値算出回路が、前記検出信号のピークの個数又はピークに対応するアドレスを検出して保持するための比較器及びレジスタを含むことを特徴とする請求項１又は２記載の波長検出装置。
【請求項４】
前記ピーク近似値算出回路が、互いに重複しない複数のアドレス範囲を定める複数の開始アドレス及び終了アドレスを保持するレジスタを含み、各アドレス範囲内における前記検出信号の最大値若しくはそのアドレス又は前記検出信号の最小値若しくはそのアドレスを検出して保持することを特徴とする請求項１〜３のいずれか１項に記載の波長検出装置。
【請求項５】
前記ピーク近似値算出回路が、各アドレス範囲内における前記検出信号の最大値のアドレスを基準として前記複数の開始アドレス及び終了アドレスを更新することを特徴とする請求項４記載の波長検出装置。
【請求項６】
前記ピーク近似値算出回路が、所定の閾値を保持するレジスタをさらに含み、前記閾値を超える前記検出信号の中から最大値を検出することを特徴とする請求項４又は５記載の波長検出装置。
【請求項７】
前記ピーク近似値算出回路が、各アドレス範囲内における前記検出信号の最大値に所定の比率を乗じた第１の値を算出し、各アドレス範囲内において前記検出信号の最大値以降の前記検出信号を前記第１の値と比較して、前記第１の値を下回った最初の検出信号又はそのアドレスを出力することを特徴とする請求項４〜６のいずれか１項記載の波長検出装置。
【請求項８】
前記所定の比率が０．５であり、前記ピーク近似値算出回路が、各アドレス範囲内における前記検出信号の最大値に１ビット右シフトすることにより前記第１の値を出力するシフト回路をさらに含むことを特徴とする請求項７記載の波長検出装置。
【請求項９】
前記ピーク近似値算出回路が、前記検出信号をラッチする第１のラッチ回路をさらに含み、各アドレス範囲内における前記検出信号の最大値以降の前記検出信号が前記第１の値を初めて下回ったときに、前記第１のラッチ回路にラッチされた前記検出信号又はそのアドレスを出力することを特徴とする請求項７又は８記載の波長検出装置。
【請求項１０】
前記ピーク近似値算出回路が、前記第１のラッチ回路から出力される前記検出信号をラッチする第２のラッチ回路をさらに含み、前記第２のラッチ回路にラッチされている前記検出信号、前記第１のラッチ回路にラッチされている前記検出信号、及び、各アドレス範囲内における前記検出信号の最大値以降の前記検出信号であって前記第１の値を初めて下回った最初の検出信号に基づいて２次曲線近似演算を行い、各アドレス範囲内における最大値の２次曲線近似値を出力することを特徴とする請求項９記載の波長検出装置。
【請求項１１】
所定の波長とスペクトル幅とを有するレーザ光を発生するレーザ発振器と、
前記レーザ発振器から入射される入射光をその波長に応じた角度で出射する分光素子と、
前記分光素子の出射光を結像させる結像手段と、
前記分光素子の出射光の結像位置の近傍に配置され、前記レーザ発振器が発生するレーザ光の波長を算出するための請求項１〜１０のいずれか１項記載の波長検出装置と、
を具備するレーザ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、光の波長を検出する波長検出装置に関し、特に、エキシマレーザやＦ2（フッ素分子）レーザの出力光の波長を検出するために用いられる波長検出装置に関する。さらに、本発明は、そのような波長検出装置を用いたレーザ装置に関する。
【０００２】
【従来の技術】
半導体装置の集積度の向上に伴い、露光装置の光源として、短波長のレーザ光を出力するエキシマレーザやＦ2（フッ素分子：molecular fluorine）レーザが注目されている。これらのエキシマレーザ等を用いたレーザ装置は、露光装置の光学系における色収差を小さくするため、狭帯域なスペクトル幅を有するレーザ光を出力することが可能である。これらのレーザ装置から出力されるレーザ光の波長やスペクトル幅を所定の値に維持するために、紫外光の波長を検出できる波長検出装置が使用されている。
【０００３】
このような波長検出装置として、日本国特許第２９９７９５６号公報には、エタロンのような分光素子を通過した被測定光が干渉縞（フリンジ）を形成する面の近傍に配置され、入射光をその強度に応じた電気信号に変換するための複数のチャンネルを有する波長検出装置が開示されている。この波長検出装置には、例えばＣＣＤ（電荷結合素子：charge coupled device）のような撮像素子が光検出器として含まれており、この光検出器の各チャンネルの出力値に基づいてレーザ光の波長の検出を行っていた。
【０００４】
図９に、従来のレーザ装置の構成を示す。レーザ装置１０１は、狭帯域なスペクトル幅を有するレーザ光を出力する狭帯域発振エキシマレーザ１０２を含んでいる。図１０は、狭帯域発振エキシマレーザ１０２の内部構成を示す図である。なお、狭帯域発振エキシマレーザ１０２の動作前に、その内部を真空引きするか、又は、乾いた窒素ガスを用いてパージするのが望ましい。
【０００５】
図１０に示すように、狭帯域発振エキシマレーザ１０２は、放電により励起して真空紫外光を発生させるレーザ媒質を収容するレーザチャンバ１２０を有する。レーザチャンバ１２０内で発生した光は、窓１２１又は１２２を通してレーザチャンバ１２０の外に出る。窓１２１及び１２２は、レーザチャンバ１２０を貫く光軸と所定のブリュスタ角を為すように、レーザチャンバ１２０に設けられている。このようにして、レーザチャンバ１２０内で発生した光が窓１２１又は１２２から反射されることによる損失を防いでいる。
【０００６】
レーザチャンバ１２０から窓１２１を通して出射された光は、プリズム１２３に入射し、プリズム１２３を通過した光は、さらにプリズム１２４に入射する。プリズム１２４を通過した光は、グレーティング１２５によって反射され、再びプリズム１２４及びプリズム１２３を通過し、レーザチャンバ１２０に入射する。一方、レーザチャンバ１２０から窓１２２を介して出射された光の一部は、部分反射鏡１２６によりレーザチャンバ１２０に向けて反射され、残りは部分反射鏡１２６を通過する。
【０００７】
グレーティング１２５及び部分反射鏡１２６は、目標の波長を有する光を共振させるための構造がそれらの間に形成されるように配置されている。また、プリズム１２３及び１２４は、狭帯域化素子ドライバ１１５（図９参照）により、図１０中の矢印の方向に駆動される。これにより、目標の波長を有する光をグレーティング１２５と部分反射鏡１２６との間で共振させることが可能となる。レーザチャンバ１２０内で発生した光の一部は、グレーティング１２５と部分反射鏡１２６との間を往復しながら、レーザチャンバ１２０を通過するごとに増幅され、そのスペクトル幅を目標値にまで狭められる。部分反射鏡１２６を通過した光は、波長及び位相の揃ったレーザ光Ｌ3となる。一般に、波長選択素子がないとレーザチャンバ１２０内で発生した光は３００ｐｍ程度のスペクトル幅を有するが、レーザ光Ｌ3は１ｐｍ未満のスペクトル幅を有する。
【０００８】
再び図９を参照すると、狭帯域発振エキシマレーザ１０２から出射されたレーザ光Ｌ3は、ビームスプリッタ１０３に入射する。ビームスプリッタ１０３に入射したレーザ光Ｌ3の一部は、ビームスプリッタ１０３を通過して出力され、残りは、ビームスプリッタ１０３によって反射され、さらに、入射光を散乱させるための磨り硝子１０４に入射する。磨り硝子１０４を通過した光は、ビームスプリッタ１０５を通過して、入射光の中から目標の波長を有する光を取り出すのに用いられるエタロン１０６に入射する。エタロン１０６は、互いに対面するように配置されたエタロン板１０６ａ、１０６ｂを有する。なお、このレーザ装置１０１が真空紫外光用である場合には、エタロン板の材料として、螢石（ＣａＦ2）や、フッ素がドープされた合成石英等が用いられる。
【０００９】
一方、低圧水銀ランプ１０７から出射される参照光Ｌ4は、バンドパスフィルタＦＴ２を通過し、ビームスプリッタ１０５に入射する。ビームスプリッタ１０５は、バンドパスフィルタＦＴ２を通過した光を、ビームスプリッタ１０３によって反射されたレーザ光Ｌ3の進行方向と平行な方向に向けて反射する。低圧水銀ランプ１０７から出射される参照光Ｌ4は、既に知られたスペクトル分布を有しており、レーザ光Ｌ3の波長を求める際の基準となる。低圧水銀ランプ１０７は、低圧水銀ランプ１０７から発生する熱が大気中に拡散しないようにするための水銀ランプハウジング１０８内に格納されている。また、低圧水銀ランプ１０７の近傍には、低圧水銀ランプ１０７の雰囲気温度を検出する温度センサ１０９が配置されており、温度コントローラ１１０が、温度センサ１０９が検出した温度に応じて、低圧水銀ランプ１０７の雰囲気温度が一定となるように換気用のファン１１１を駆動させる。
【００１０】
エタロン１０６及び集光レンズ１１２を順に通過した光は、干渉縞（フリンジ）ＩＦ２を形成する。図１１は、エタロン１０６及び集光レンズ１１２を順に通過した光が干渉縞ＩＦ２を形成する様子を示す図である。ここで、入射光の波長をλ2、エタロン１０６の法線と入射光とがなす角度をθ2、ｄ2をエタロン板１０６ａ、１０６ｂ間の距離、ｎ2をエタロン板１０６ａ、１０６ｂ間の屈折率、ｍ2を整数とすると、
ｍ2λ2＝２ｎ2ｄ2・ｃｏｓθ2  …（１）
を満たすときに、エタロン１０６内部で多重反射する光の位相が合うため、入射光がエタロン１０６を通過し、集光レンズ１１２によって所定位置に集光される。入射光は刷り硝子１０４を通過することによって様々な角度でエタロン１０６に入射するため、（１）式を満たす光の集光像は、図１１に示すように複数の同心円（干渉縞）となる。
【００１１】
再び図９を参照すると、エタロン１０６及び集光レンズ１１２を順に通過した光が干渉縞（フリンジ）ＩＦ２を形成する面の近傍には、イメージセンサ（光検出器）１１３が配置されている。イメージセンサ１１３としては、例えば、ＣＣＤ（電荷結合素子：charge coupled device）のような撮像素子が用いられる。図１２は、イメージセンサ１１３に入射する光の強度を示す概念図である。イメージセンサ１１３は、入射光をその強度に応じた電気信号に変換することにより検出信号を複数（本例では２５６個）のチャンネルＣＨ０〜ＣＨ２５５にサンプリングして出力する。これらのチャンネルは、被測定光の干渉縞の形成面に平行な１つの方向に沿って１列に配列するように設けられている。イメージセンサ１１３は、複数のチャンネルＣＨ０〜ＣＨ２５５においてそれぞれ生成された複数の検出信号を順次出力する。なお、本例では、図１２に示すように、イメージセンサ１１３に入射する光の干渉縞から４つのピーク（極大部）に注目している。
【００１２】
図１３は、横軸方向にイメージセンサ１１３内のチャンネルＣＨ０〜ＣＨ２５５の番号を、縦軸方向にチャンネルＣＨ０〜ＣＨ２５５が出力する検出信号の強度を示すグラフである。本例においては、図１３に示すように、サンプリングされたイメージセンサ出力の検出信号の４つのピークを第１〜第４ピーク値とし、検出信号がピークとなる４つのアドレスを第１〜第４ピークアドレスとする。また、第１〜第４ピーク値及び第１〜第４ピークアドレスの前後のアドレスにおける検出信号に２次曲線近似演算を行うことにより得られる４つのピーク近似値を第１〜第４ピーク近似値とする。さらに、第１〜第４ピーク近似値に０．５を乗じた値を第１〜第４半値とし、第１〜第４半値の信号強度となる位置（ポジション）であって第１〜第４ピークアドレスの直近の図１３中の左側のポジションを第１〜第４左半値ポジションと、第１〜第４半値の信号強度となる位置（ポジション）であって第１〜第４ピークアドレスの直近の図１３中の右側のポジションを第１〜第４右半値ポジションとする。
【００１３】
再び図９を参照すると、イメージセンサ１１３から出力された検出信号は、波長コントローラ１１４に入力される。図１４は、波長コントローラ１１４の構成を示す図である。波長コントローラ１１４内のインタフェース回路１３０は、イメージセンサ１１３から検出信号の送信の開始を示すスタート信号を受信する。アドレス発生回路１３１は、スタート信号を受信すると、所定のアドレスを順次生成する。デュアルポートメモリ１３２は、インタフェース回路１３０から受信した検出信号を、アドレス発生回路１３１で生成されたアドレスに該当する領域に順次格納する。
【００１４】
ＣＰＵ１３４は、バス１３３を介してデュアルポートメモリ１３２、フラッシュメモリ１３５、ＳＤＲＡＭ（シンクロナスＤＲＡＭ）１３６、制御回路１３７に接続されており、ＳＤＲＡＭ１３６を作業領域として使用しながらフラッシュメモリ１３５に格納されたプログラムを実行することにより、デュアルポートメモリ１３２に格納された検出信号からイメージセンサ１１３に入射する光の波長を算出して、制御回路１３７に送信する。
【００１５】
制御回路１３７は、ＣＰＵ１３４が算出した波長に応じて、狭帯域化素子ドライバ１１５（図９参照）を制御する制御信号を生成し、インタフェース回路１３８が、制御回路１３７が生成した制御信号を狭帯域化素子ドライバ１１５に送信する。狭帯域化素子ドライバ１１５は、制御信号に応じて、プリズム１２３、１２４（図１０参照）を駆動する。これにより、狭帯域発振エキシマレーザ１０２が出射するレーザ光Ｌ3の波長を所望の波長とすることができる。
【００１６】
次に、ＣＰＵ１３４が行う処理について、図９〜図１５を参照しながら説明する。図１５は、ＣＰＵ１３４が行う処理の概要を示すフローチャートである。
まず、ＣＰＵ１３４は、デュアルポートメモリ１３２から検出信号を読み出して比較し、第１〜第４ピークアドレスを求める（ステップＳ２１）。
【００１７】
次に、ＣＰＵ１３４は、第１〜第４ピーク値及び第１〜第４ピークアドレスの前後のアドレスにおける検出信号に２次曲線近似演算を行い、第１〜第４ピーク近似値を算出する。さらに、ＣＰＵ１３４は、第１〜第４ピーク近似値に０．５を乗じて第１〜第４半値を算出する（ステップＳ２２）。なお、第１〜第４半値の算出に第１〜第４ピーク値を用いずに第１〜第４ピーク近似値を用いるのは、検出信号が２５６個の離散的な信号であって連続した信号ではなく、第１〜第４ピーク値が必ずしも正しい値ではないためである。
【００１８】
次に、ＣＰＵ１３４は、デュアルポートメモリ１３２から検出信号を順次読み出して、チェックして半値を挟む１組の検出信号を見つけ、第２〜第３右半値ポジション及び第２〜第３左半値ポジションを算出する（ステップＳ２３）。具体的には、ＣＰＵ１３４は、第２ピークアドレスの直近の右側で第２半値を挟む１組の検出信号を読み出し、これらの検出信号に直線近似演算を行うことにより、第２右半値ポジションを算出する。同様に、ＣＰＵ１３４は、第３ピークアドレスの直近の右側で第３半値を挟む１組の検出信号を読んで見つけ出し、これらの検出信号に直線近似演算を行うことにより、第３右半値ポジションを算出する。また、ＣＰＵ１３４は、同様にして左側のアドレス近辺の検出信号をサーチすることにより、第２左半値ポジションを求め、同様に、第３左半値ポジションを求める。
【００１９】
次に、ＣＰＵ１３４は、第１半値幅を算出する（ステップＳ２４）。具体的には、ＣＰＵ１３４は、第２左半値ポジション〜第３右半値ポジション間の距離２・ｒ５（図１３参照）を算出し、第２右半値ポジション〜第３左半値ポジション間の距離２・ｒ６（図１３参照）を算出する。そして、ＣＰＵ１３４は、ｒ５からｒ６を減ずることにより、第１半値幅（ｒ５−ｒ６）を算出する。ここで、ｒ５は、第１の干渉縞の半値ポジションに対応する外側の円の半径を表し、ｒ６は、第１の干渉縞の半値ポジションに対応する内側の円の半径を表しており、それらに基づいて第１の干渉縞の大きさが求められる。
【００２０】
次に、ＣＰＵ１３４は、デュアルポートメモリ１３２から検出信号を順次読み出し、チェックして半値を挟む１組の検出信号を見つけ、第１、第４右半値ポジション及び第１、第４左半値ポジションを算出する（ステップＳ２５）。具体的には、ＣＰＵ１３４は、第１ピークアドレスの直近の右側で第１半値を挟む１組の検出信号を読み出し、これらの検出信号に直線近似演算を行うことにより、第１右半値ポジションを算出する。同様に、ＣＰＵ１３４は、第４ピークアドレスの直近の右側で第４半値を挟む１組の検出信号を読み出し、これらの検出信号に直線近似演算を行うことにより、第４右半値ポジションを算出する。また、ＣＰＵ１３４は、第１ピークアドレスから左側のアドレス近辺の検出信号をサーチすることにより、第１左半値ポジションを求め、同様に、第４左半値ポジションを求める。
【００２１】
次に、ＣＰＵ１３４は、第２半値幅を算出する（ステップＳ２４）。具体的には、ＣＰＵ１３４は、第１左半値ポジション〜第４右半値ポジション間の距離２・ｒ７を算出し、第１右半値ポジション〜第４左半値ポジション間の距離２・ｒ８を算出する。そして、ＣＰＵ１３４は、ｒ７からｒ８を減ずることにより、第２半値幅（ｒ７−ｒ８）を算出する。ここで、ｒ７は、第２の干渉縞の半値ポジションに対応する外側の円の半径を表し、ｒ８は、第２の干渉縞の半値ポジションに対応する内側の円の半径を表しており、それらに基づいて第２の干渉縞の大きさが求められる。
【００２２】
次に、ＣＰＵ１３４は、第１又は第２の干渉縞の大きさに基づいて、レーザ光Ｌ３の波長を算出する（ステップＳ２５）。
【００２３】
図１６の（ａ）は、波長コントローラ１１４の動作タイミングを示すタイミングチャートである。
図１６の（ａ）に示すように、時刻ｔ0〜ｔ1において、イメージセンサ１１３が出力する検出信号がデュアルポートメモリ１３２に格納される。
【００２４】
次に、時刻ｔ1〜ｔ4において、ＣＰＵ１３４が、デュアルポートメモリ１３２から各ゾーンの検出信号を順次読み出し、チェックして第１〜第４ピークアドレスを求める（ステップＳ２１に該当）。続いて、時刻ｔ4〜ｔ6において、ＣＰＵ１３４が、第２、第３ピーク近似値及び第２、第３半値を算出する（ステップＳ２２に該当）。さらに、時刻ｔ6〜ｔ9において、ＣＰＵ１３４が、デュアルポートメモリ１３２から検出信号を読み出し、第２、第３右半値ポジション及び第２、第３左半値ポジションを算出する（ステップＳ２３に該当）。その後、時刻ｔ9〜ｔ11において、ＣＰＵ１３４が、第１半値幅を算出する（ステップＳ２４に該当）。
【００２５】
次に、時刻ｔ11〜ｔ13において、ＣＰＵ１３４が、第１、第４ピーク近似値及び第１、第４半値を算出する（ステップＳ２５に該当）。さらに、時刻ｔ13〜ｔ15において、ＣＰＵ１３４が、デュアルポートメモリ１３２から検出信号を読み出し、第１、第４右半値ポジション及び第１、第４左半値ポジションを算出する（ステップＳ２６に該当）。その後、時刻ｔ15〜ｔ17において、ＣＰＵ１３４が、第２半値幅を算出する（ステップＳ２７に該当）。
【００２６】
次に、時刻ｔ１７〜ｔ１９において、ＣＰＵ１３４が、第１又は第２の干渉縞の大きさに基づいて、レーザ光Ｌ３の波長を算出する（ステップＳ２８に該当）。そして、時刻ｔ１９〜ｔ２０において、このようにして算出されたレーザ光Ｌ３の波長に基づいて、制御回路１３７が制御信号を生成し、プリズム１２３、１２４が駆動される。
【００２７】
【発明が解決しようとする課題】
近年、エキシマレーザ等がレーザ光を繰り返し出力する周波数は、１ＫＨｚ、２ＫＨｚ、４ＫＨｚと徐々に高くなってきており、今後は６ＫＨｚ以上となることが予想される。
一方、従来の波長検出装置１０１においては、上記したように、イメージセンサ１１３の各チャンネルが出力する全ての検出信号がデュアルポートメモリ１３２に格納され、その後、ＣＰＵ１３４が、デュアルポートメモリ１３２に格納された検出信号を読み出し、読み出された検出信号に基づいてピーク位置検出、ピーク近似、半値位置検出、半値近似を２セット以上求めてからレーザ光Ｌ3の波長を算出していた。そのため、狭帯域発振エキシマレーザ１０２がレーザ光Ｌ3を出力してからプリズム１２３、１２４が駆動されるまでに長い時間が必要であり、狭帯域発振エキシマレーザ１０２が出力したレーザ光の波長が所望の波長と異なっていることが判明したときには、既に狭帯域発振エキシマレーザ１０２が次のレーザ光を出力している等の問題が生ずるおそれがあった。
【００２８】
そこで、本発明は、被測定光の波長を短い時間で算出することができる波長検出装置を提供することを目的とする。また、本発明は、そのような波長検出装置を用いたレーザ装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る波長検出装置は、入射光をその波長に応じた角度で出射する分光素子を通過することにより干渉縞を形成する被測定光の結像位置の近傍に配置される光検出器であって、入射光を検出してその強度に応じた電気信号に変換することにより検出信号を出力する複数のチャンネルを有する光検出器と、光検出器から検出信号を受信して、アドレスによって指定される領域に順次格納するメモリと、検出信号のメモリへの格納と並行して、光検出器から検出信号を受信し、検出信号に対して所定の信号処理を施すことにより、光検出器によって検出された入射光の強度のピーク位置及び片側の半値位置を表すアドレスを算出するピーク近似値算出回路と、ピーク近似値算出回路によって算出されたアドレスに基づいてメモリに格納された検出信号をサーチすることにより干渉縞の半値位置に対応する外側の円の半径及び干渉縞の半値位置に対応する内側の円の半径を求め、それらに基づいて被測定光の波長を算出するＣＰＵとを具備する。
【００３０】
また、本発明に係るレーザ装置は、所定の波長とスペクトル幅とを有するレーザ光を発生するレーザ発振器と、レーザ発振器から入射される入射光をその波長に応じた角度で出射する分光素子と、分光素子の出射光を結像させる結像手段と、分光素子の出射光の結像位置の近傍に配置され、レーザ発振器が発生するレーザ光の波長を算出するための本発明に係る波長検出装置とを具備する。
【００３１】
本発明によれば、光検出器から出力される検出信号の第１のメモリへの格納と並行して、被測定光の波長を算出するために必要なデータを求めるので、被測定光の波長を短い時間で算出することができる。
【００３２】
【発明の実施の形態】
以下、図面に基いて本発明の実施の形態について説明する。なお、同一の構成要素については同一の参照番号を付して、これらの説明を省略する。また、以下の諸数値は、本発明の実施形態の説明を簡単にするために用いられており、別の数値に変更されても良い。
【００３３】
図１に、本発明の一実施形態に係る波長検出装置を用いたレーザ装置の構成を示す。
レーザ装置１は、狭帯域なスペクトル幅を有するレーザ光を出力する狭帯域発振エキシマレーザ２を含んでいる。図２は、狭帯域発振エキシマレーザ２の内部構成を示す図である。なお、狭帯域発振エキシマレーザ２の動作前に、その内部を真空引きするか、又は、乾いた窒素ガスを用いてパージするのが望ましい。
【００３４】
図２に示すように、狭帯域発振エキシマレーザ２は、放電により励起して真空紫外光を発生させるレーザ媒質を収容するレーザチャンバ２０を有する。レーザチャンバ２０内で発生した光は、窓２１又は２２を通してレーザチャンバ２０の外に出る。窓２１及び２２は、レーザチャンバ２０を貫く光軸と所定のブリュスタ角を為すように、レーザチャンバ２０に設けられている。このようにして、レーザチャンバ２０内で発生した光が窓２１又は２２から反射されることによる損失を防いでいる。
【００３５】
レーザチャンバ２０から窓２１を通して出射された光は、プリズム２３に入射し、プリズム２３を通過した光は、さらにプリズム２４に入射する。プリズム２４を通過した光は、グレーティング２５によって反射され、再びプリズム２４及びプリズム２３を通過し、レーザチャンバ２０に入射する。一方、レーザチャンバ２０から窓２２を介して出射された光の一部は、部分反射鏡２６によりレーザチャンバ２０に向けて反射され、残りは部分反射鏡２６を通過する。
【００３６】
グレーティング２５及び部分反射鏡２６は、目標の波長を有する光を共振させるための構造がそれらの間に形成されるように配置されている。また、プリズム２３及び２４は、狭帯域化素子ドライバ１５（図１参照）により、図２中の矢印の方向に駆動される。これにより、目標の波長を有する光をグレーティング２５と部分反射鏡２６との間で共振させることが可能となる。レーザチャンバ２０内で発生した光の一部は、グレーティング２５と部分反射鏡２６との間を往復しながら、レーザチャンバ２０を通過するごとに増幅され、そのスペクトル幅を目標値にまで狭められる。部分反射鏡２６を通過した光は、波長及び位相の揃ったレーザ光Ｌ1となる。一般に、レーザチャンバ２０内で発生した光は３００ｐｍ程度のスペクトル幅を有するが、レーザ光Ｌ1は１ｐｍ未満のスペクトル幅を有する。
【００３７】
再び図１を参照すると、狭帯域発振エキシマレーザ２から出射されたレーザ光Ｌ1は、ビームスプリッタ３に入射する。ビームスプリッタ３に入射したレーザ光Ｌ1の一部は、ビームスプリッタ３を通過して出力され、残りは、ビームスプリッタ３によって反射され、さらに、入射光を散乱させるための磨り硝子４に入射する。磨り硝子４を通過した光は、ビームスプリッタ５を通過して、入射光の中から目標の波長を有する光を取り出すのに用いられるエタロン６に入射する。エタロン６は、互いに対面するように配置されたエタロン板６ａ、６ｂを有する。なお、このレーザ装置１が真空紫外光用である場合には、エタロン板の材料として、螢石（ＣａＦ2）や、フッ素がドープされた合成石英等が用いられる。
【００３８】
一方、低圧水銀ランプ７から出射される参照光Ｌ2は、バンドパスフィルタＦＴを通過し、ビームスプリッタ５に入射する。ビームスプリッタ５は、バンドパスフィルタＦＴを通過した光を、ビームスプリッタ３によって反射されたレーザ光Ｌ1の進行方向と平行な方向に向けて反射する。低圧水銀ランプ７から出射される参照光Ｌ2は、既に知られたスペクトル分布を有しており、レーザ光Ｌ1の波長を求める際の基準となる。低圧水銀ランプ７は、低圧水銀ランプ７から発生する熱が大気中に拡散しないようにするための水銀ランプハウジング８内に格納されている。また、低圧水銀ランプ７の近傍には、低圧水銀ランプ７の雰囲気温度を検出する温度センサ９が配置されており、温度コントローラ１０が、温度センサ９が検出した温度に応じて、低圧水銀ランプ７の雰囲気温度が一定となるように換気用のファン１１を駆動させる。
【００３９】
エタロン６及び集光レンズ１２を順に通過した光は、干渉縞（フリンジ）ＩＦを形成する。図３は、エタロン６及び集光レンズ１２を順に通過した光が干渉縞ＩＦを形成する様子を示す図である。ここで、入射光の波長をλ1、エタロン６の法線と入射光とがなす角度をθ1、ｎ1をエタロン板６ａ、６ｂ間の屈折率、ｍ1を整数とすると、
ｍ1λ1＝２ｎ1ｄ1・ｃｏｓθ1  …（２）
を満たすときに、エタロン６内部で多重反射する光の位相が合うため、入射光がエタロン６を通過し、集光レンズ１２によって所定位置に集光される。入射光は刷り硝子４を通過することによって様々な角度でエタロン６に入射するため、（２）式を満たす光の集光像は、図３に示すように複数の同心円（干渉縞）となる。
【００４０】
再び図１を参照すると、エタロン６及び集光レンズ１２を順に通過した光が干渉縞（フリンジ）ＩＦを形成する面の近傍には、イメージセンサ（光検出器）１３が配置されている。イメージセンサ１３としては、例えば、ＣＣＤ（電荷結合素子：charge coupled device）のような撮像素子が用いられる。図４は、イメージセンサ１３に入射する光の強度を示す概念図である。イメージセンサ１３は、入射光をその強度に応じた電気信号に変換することにより検出信号を出力する複数（本実施形態においては、２５６個）のチャンネルＣＨ０〜ＣＨ２５５を有している。これらのチャンネルは、被測定光の干渉縞の形成面に平行な１つの方向に沿って１列に配列するように設けられている。イメージセンサ１３は、複数のチャンネルＣＨ０〜ＣＨ２５５においてそれぞれ生成された複数の検出信号を順次出力する。なお、本実施形態においては、図４に示すように、イメージセンサ１３に入射する光が４つのピーク（極大部）を有するものととし、第２及び第３のピークがレーザ光Ｌ1によるものであり、第１及び第４のピークが基準光Ｌ2によるものとする。
【００４１】
図５は、横軸方向にイメージセンサ１３内のチャンネルＣＨ０〜ＣＨ２５５の番号を、縦軸方向にチャンネルＣＨ０〜ＣＨ２５５が出力する検出信号の強度を示すグラフである。本実施形態においては、図５に示すように、検出信号の４つのピークを第１〜第４ピーク値とし、検出信号がピークとなる４つのアドレスを第１〜第４ピークアドレスとする。また、第１〜第４ピーク値及び第１〜第４ピークアドレスの前後のアドレスにおける検出信号に基づいて２次曲線近似演算を行うことにより得られる４つの近似値を第１〜第４ピーク近似値とする。さらに、第１〜第４ピーク近似値に０．５を乗じた値を第１〜第４半値とし、第１〜第４半値の信号強度となる位置（ポジション）であって第１〜第４ピークアドレスの直近の図５中左側のポジションを第１〜第４左半値ポジションとし、第１〜第４半値の信号強度となるポジションであって第１〜第４ピークアドレスの直近の図５中右側のポジションを第１〜第４右半値ポジションとする。
【００４２】
再び図１を参照すると、イメージセンサ１３から出力された検出信号は、波長コントローラ１４に入力される。図６は、波長コントローラ１４の構成を示す図である。図６に示すように、波長コントローラ１４は、イメージセンサ１３が順次出力する複数の検出信号を順次受信して、第１〜第４ピーク近似値等を算出するピーク近似値等算出回路３０と、ピーク近似値等算出回路３０の出力データに所定の処理を行うことにより入射光の波長を算出するＣＰＵ３２と、上記所定の処理を実現するためにＣＰＵ３２が実行するプログラム等を格納するフラッシュメモリ３３と、ＣＰＵ３２が上記所定の処理の作業用に使用するＳＤＲＡＭ（シンクロナスＤＲＡＭ）３４と、ＣＰＵ３２が算出した波長に応じて狭帯域化素子ドライバ１５（図１参照）を制御するための制御信号を出力する制御回路３５と、制御回路３５が出力する制御信号を狭帯域化素子ドライバ１５に伝達するインタフェース回路３６とを含んでいる。ピーク近似値等算出回路３０、ＣＰＵ３２、フラッシュメモリ３３、ＳＤＲＡＭ３４、及び、制御回路３５は、バス３１によって相互に接続されている。
【００４３】
図７は、主にピーク近似値等算出回路３０の構成を示す図である。ピーク近似値等算出回路３０は、主に３つの機能を有する。
第１の機能は、イメージセンサ１３内のチャンネルＣＨ０〜ＣＨ２５５が出力する２５６個の検出信号の内の最大値及びそのアドレスを検出する機能である。この第１の機能は、図７の最大値レジスタ４４、最小値レジスタ４５、最大値アドレスレジスタ４６、最小値アドレスレジスタ４７、及び、比較器４８によって実現される。このようにして検出された最大値は、これが適切な値になっているか否かを調べるために、ＣＰＵ３２によって用いられる。
【００４４】
第２の機能は、２５６個の検出信号におけるピークの個数を検出するとともに、ピーク値のアドレスを検出する機能である。この第２の機能は、図７の１クロック前検出信号保持レジスタ４９、閾値保持レジスタ５２、１クロック前アドレス保持レジスタ５３、比較器５４、ピークカウンタ５５、及び、ピークアドレスレジスタ５６〜６０によって実現される。このようにして検出されたピークの個数は、これが適切な値（本実施形態においては、４）になっているか否かを調べるために、ＣＰＵ３２によって用いられる。ピークの個数が５以上の場合には、検出信号の強度を示すグラフがくびれ状等に変形している可能性がある。
【００４５】
第３の機能は、検出信号がピークになると予測される４つのアドレス範囲である第１〜第４ゾーンを設定し、検出信号のアドレスがこれらの第１〜第４ゾーン内であり且つ検出信号の値が所定の閾値を超えている場合に、極大値（ピーク値）、極大値のアドレス等を検出する機能である。この第３の機能は、ラッチ５０、２次曲線近似回路５１、閾値保持レジスタ５２、幅レジスタ６２、比率レジスタ６１、及び、ゾーン内最大値等検出回路７１〜７４によって実現される。このようにして検出された極大値等は、レーザ光Ｌ1の波長を算出するためにＣＰＵ３２によって用いられる。なお、稀にイメージセンサ１３の中心のチャンネル（本実施形態においては、チャンネルＣＨ１２８）に極大値がある場合があるが、通常は第２の機能で得られた極大値のアドレスと第３の機能で得られた極大値のアドレスは一致する。
【００４６】
次に、ピーク近似値等算出回路３０の動作について説明する。
ピーク近似値等算出回路３０内のインタフェース回路４１は、イメージセンサ１３から検出信号の送信の開始を示すスタート信号を受信する。アドレス発生回路４２は、スタート信号を受信すると、所定のアドレスを順次生成して、デュアルポートメモリ４３に出力する。デュアルポートメモリ４３は、インタフェース回路４１から受信した検出信号を、アドレス発生回路４２から入力したアドレスに該当する領域に順次格納する。
【００４７】
最大値レジスタ４４は、検出信号の最大値を保持するレジスタであり、最小値レジスタ４５は、検出信号の最小値を保持するレジスタである。また、最大値アドレスレジスタ４６は、最大値のアドレスを保持するレジスタであり、最小値アドレスレジスタ４５は、最小値のアドレスを保持するレジスタである。最大値レジスタ４４、最小値レジスタ４５、最大値アドレスレジスタ４６、及び、最小値アドレスレジスタ４７は、比較器４８の指示に応じて、インタフェース回路４１が出力する検出信号を保持し、最大値アドレスレジスタ４６及び最小値アドレスレジスタ４７は、アドレス発生回路４２のあるタイミングの出力値を保持する。なお、最大値レジスタ４４、最小値レジスタ４５、最大値アドレスレジスタ４６、及び、最小値アドレスレジスタ４７は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からリードアクセス可能となっている。
【００４８】
比較器４８は、最大値レジスタ４４が保持している値とインタフェース回路４１が順次出力する検出信号とを比較し、インタフェース回路４１が出力している検出信号が最大値レジスタ４４が保持している値より大きい場合に、インタフェース回路４１が出力している検出信号を保持するように最大値レジスタ４４に指示するとともに、アドレス発生回路４２が出力しているアドレスを保持するように最大値アドレスレジスタ４６に指示する。これにより、最大値レジスタ４４に検出信号の最大値が保持され、最大値アドレスレジスタ４６に最大値のアドレスが保持される。
また、比較器４８は、最小値レジスタ４５が保持している値とインタフェース回路４１が順次出力する検出信号とを比較し、インタフェース回路４１が出力している検出信号が最小値レジスタ４５が保持している値より小さい場合に、インタフェース回路４１が出力している検出信号を保持するように最小値レジスタ４５に指示するとともに、アドレス発生回路４２が出力しているアドレスを保持するように最小値アドレスレジスタ４７に指示する。これにより、最小値レジスタ４５に検出信号の最小値が保持され、最小値アドレスレジスタ４７に最小値のアドレスが保持される。
【００４９】
１クロック前検出信号レジスタ４９は、インタフェース回路４１が１クロック前に出力した検出信号（１つ前の検出信号）を保持して出力する。ラッチ５０は、１クロック前検出信号レジスタ４９の出力をラッチして出力する。すなわち、ラッチ５０の出力は、２クロック前の検出信号（２つ前の検出信号）となる。
２次曲線近似回路５１は、ラッチ５０が出力する２クロック前の検出信号、１クロック前検出信号レジスタ４９が出力する１クロック前の検出信号、及び、インタフェース回路４１が出力する現在の検出信号によって、検出信号が増加から減少に変化したとき、これらの値を保持して２次曲線近似を行う回路である。なお、２次曲線近似は、四則演算によって実現可能である。２次曲線近似回路５１は、検出信号よりも速いクロックで動作しており、１組の検出信号（ラッチ５０が出力する２クロック前の検出信号、１クロック前検出信号レジスタ４９が出力する１クロック前の検出信号、及び、インタフェース回路４１が出力する現在の検出信号）を入力すると、次の組の検出信号を入力する前に、２次曲線近似を行うことができる。
【００５０】
閾値保持レジスタ５２は、検出信号に対する所定の閾値（図５参照）を保持する。なお、閾値保持レジスタ５２は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からライトアクセス可能となっている。
１クロック前アドレスレジスタ５３は、アドレス発生回路４２が１クロック前に出力したアドレスを保持して出力する。
【００５１】
比較器５４は、閾値保持レジスタ５２が出力する閾値より大きい範囲において、１クロック前の検出信号より現在の検出信号が初めて小さくなった場合（検出信号が増加から減少に転じた場合）に、ピーク検出信号を出力する。なお、本実施形態においては、検出信号が４つのピークを有するので、ピーク検出信号は４回出力されることとなる。
ピークカウンタ５５は、ピーク検出信号をカウントする。なお、本実施形態においては、検出信号が４つのピークを有するので、ピークカウンタ５５のカウント値は４となる。
【００５２】
ピークアドレスレジスタ５６〜６０は、比較器５４がピーク検出信号を出力したときの１クロック前アドレス保持レジスタ５３の出力であるピークアドレスを保持する。なお、ピークアドレスレジスタ５６が第１ピークアドレスを保持し、ピークアドレスレジスタ５７が第２ピークアドレスを保持し、ピークアドレスレジスタ５８が第３ピークアドレスを保持し、ピークアドレスレジスタ５９が第４ピークアドレスを保持するものとする。通常、ピークアドレスレジスタ６０は使用しないが、５つ以上ピークがあるとき、そのアドレスを格納する。
【００５３】
次に、幅レジスタ６２について説明する。一般に、検出信号のピークの位置は、事前にある程度予測することが可能である。そのため、本実施形態においては、検出信号がピークになると予測される４つのアドレス範囲である第１〜第４ゾーンを設定する。この第１〜第４ゾーンの開始アドレス及び終了アドレスは、初期時においては、ピークアドレスレジスタ５６〜６０をＣＰＵ３２がリードして、それを基準にＣＰＵ３２によって所定のアドレスに設定される。ところで、狭帯域発振エキシマレーザ２は間欠的にレーザ光Ｌ1を出射するが、このように間欠的に出射されるレーザ光Ｌ1に基づく検出信号のピークアドレスは、所定の範囲内となる。そのため、本実施形態においては、狭帯域発振エキシマレーザ２が第ｉ回目（ｉは、自然数）に出射したレーザ光Ｌ1に基づく検出信号の４つのピークアドレス（Ａ１〜Ａ４とする）を中心として前後に所定の値（Ｗとする）を加算及び減算したアドレス範囲に第１〜第４ゾーンを更新する。この更新により、第１のゾーンは（Ａ１−Ｗ）〜（Ａ１＋Ｗ）となり、第２のゾーンは（Ａ２−Ｗ）〜（Ａ２＋Ｗ）となり、第３のゾーンは（Ａ３−Ｗ）〜（Ａ３＋Ｗ）となり、第４のゾーンは（Ａ４−Ｗ）〜（Ａ４＋Ｗ）となる。このように更新された第１〜第４のゾーンを用いて、狭帯域発振エキシマレーザ２が第（ｉ＋１）回目以降に出射したレーザ光Ｌ1に基づく検出信号のピーク等が検出される。幅レジスタ６２は、上記所定の値（Ｗ）を保持する。なお、幅レジスタ６２は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からライトアクセス可能となっている。
【００５４】
比率レジスタ６１は、第１〜第４ピーク近似値に乗ずる所定の比率を保持する。なお、比率レジスタ６１は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からライトアクセス可能となっている。本実施形態においては、ＣＰＵ３２が、０．５を比率レジスタ６１に書き込むものとする。
【００５５】
ゾーン内最大値等検出回路７１〜７４は、第１〜第４ゾーン内における検出信号の最大値等をそれぞれ検出する。なお、ゾーン内最大値等検出回路７１は第１ゾーン内における最大値等を検出し、ゾーン内最大値等検出回路７２は第２ゾーン内における最大値等を検出し、ゾーン内最大値等検出回路７３は第３ゾーン内における最大値等を検出し、ゾーン内最大値等検出回路７４は第４ゾーン内における最大値等を検出するものとする。
【００５６】
図８は、ゾーン内最大値等検出回路７１〜７４の構成を示す図である。ゾーン内最大値等検出回路７１〜７４のゾーン開始アドレス保持レジスタ８１は、ゾーンの開始アドレスを保持するレジスタであり、ゾーン終了アドレス保持レジスタ８２は、ゾーンの終了アドレスを保持するレジスタである。なお、ゾーン開始アドレス保持レジスタ８１及びゾーン終了アドレス保持レジスタ８２は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からライトアクセス可能となっている。
【００５７】
ゾーン開始アドレス保持レジスタ８１には、所定の初期アドレスがＣＰＵ３２から初期化時に書き込まれる。しかしながら、後に説明するようにゾーン内最大値保持レジスタ８９にゾーン内の最大値が保持された後は、減算器８３が、ゾーン内の最大値から幅レジスタ６２が保持する値を減じ、ゾーン開始アドレス保持レジスタ８１は、そのアドレスを保持する。同様に、ゾーン終了アドレス保持レジスタ８２には、所定の初期アドレスがＣＰＵ３２から初期化時に書き込まれる。しかしながら、後に説明するようにゾーン内最大値保持レジスタ８９にゾーン内の最大値が保持された後は、加算器８４が、ゾーン内の最大値に幅レジスタ６２が保持する値を加え、ゾーン終了アドレス保持レジスタ８２は、そのアドレスを保持する。
【００５８】
比較器８５は、現在のアドレスとゾーン開始アドレス保持レジスタ８１が保持しているゾーン開始アドレスとを比較する。また、比較器８６は、現在のアドレスとゾーン終了アドレス保持レジスタ８２が保持しているゾーン終了アドレスとを比較する。ピークサーチイネーブル信号発生回路８７は、比較器８５、８６からの比較信号、検出信号、及び、閾値保持レジスタ５２からの比較イネーブル信号によって、現在のアドレスがゾーン内であり、且つ、現在の検出信号が閾値を上回っている場合に、ピークサーチイネーブル信号が真になり、比較器８８が動作する。
【００５９】
比較器８８は、ピークサーチイネーブル信号が真のときに、現在の検出信号と１クロック前の検出信号を比較する。そして、比較器８８は、現在の検出信号が１クロック前の検出信号を初めて下回った場合（ピークを初めて過ぎた場合）には、出力信号を真としてゾーン内最大値保持レジスタ８９、ゾーン内最大値アドレス保持レジスタ９０、及び、比較器９１に出力する。ゾーン内最大値保持レジスタ８９は、比較器８８から真として信号を入力すると、１クロック前の検出信号をゾーン内の最大値として保持する。また、ゾーン内最大値アドレス保持レジスタ９０は、比較器８８から信号を入力すると、１クロック前のアドレスをゾーン内の最大値のアドレスとして保持する。なお、ゾーン内最大値保持レジスタ８９及びゾーン内最大値アドレス保持レジスタ９０は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からリードアクセス可能となっている。
【００６０】
一方、２次曲線近似最大値保持レジスタ９２は、２次曲線近似回路５１が順次生成する２次曲線近似値のうち、ピークサーチイネーブル信号が真のときピーク近似値を保持する。乗算器９３は、このピーク近似値と比率レジスタ６１が保持する比率（本実施形態においては、０．５）を乗算する。この乗算器９３の出力を便宜上、半値と呼ぶ。なお、乗算器９３に代えて、ピーク近似値を１ビット右シフトするシフタを用いてもよい。また、２次曲線近似最大値保持レジスタ９２は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からリードアクセス可能となっている。
なお、本実施形態において、ハードウェア量削減のため、ラッチ５０、２次曲線近似回路５１、ピーク近似値保持レジスタ９２を無くし、２次曲線近似を行わないこととすることもできる。この場合には、乗算器９３は、ゾーン内最大値保持レジスタ８９が保持するゾーン内最大値に比率レジスタ６１が保持する比率を乗ずることにより、ゾーン内最大値の半値を算出することができる。
【００６１】
比較器９１は、比較器８８から真として信号を入力すると、それ以降（ピーク以降）の検出信号と乗算器９３の出力値（半値）とを比較し、検出信号が半値を初めて下回った場合に、ラッチ信号を半値直後アドレス保持レジスタ９４、半値直前アドレス保持レジスタ９５、半値直後検出信号保持レジスタ９６、及び、半値直後検出信号保持レジスタ９７に真として出力する。
半値直後アドレス保持レジスタ９４は、比較器９１からラッチ信号を真として入力すると、現在のアドレスを半値ポジションの直後のアドレスとして保持する。また、半値直前アドレス保持レジスタ９５は、比較器９１からラッチ信号を真として入力すると、１クロック前のアドレスを半値ポジションの直前のアドレスとして保持する。また、半値直後検出信号保持レジスタ９６は、比較器９１からラッチ信号を真として入力すると、現在の検出信号を半値直後アドレスにおける検出信号として保持する。さらに、半値直後検出信号保持レジスタ９７は、比較器９１からラッチ信号を真として入力すると、１クロック前の検出信号を半値直前アドレスにおける検出信号として保持する。なお、半値直後アドレス保持レジスタ９４、半値直前アドレス保持レジスタ９５、半値直後検出信号保持レジスタ９６、及び、半値直後検出信号保持レジスタ９７は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からリードアクセス可能となっている。
【００６２】
直線近似回路９８は、半値直前検出信号保持レジスタ９７が保持する半値直前アドレスにおける検出信号、半値、及び、半値直後検出信号保持レジスタ９６が保持する半値直後アドレスにおける検出信号に直線近似を行って得られた値（右半値ポジション）を保持する。なお、直線近似は、四則演算によって実現可能である。また、直線近似回路９８は、ＣＰＵ３２のアドレス空間にマッピングされており、ＣＰＵ３２からリードアクセス可能となっている。
【００６３】
ＣＰＵ３２は、上記のようにピーク近似値等算出回路１４によって算出された値を用いて、フラッシュメモリ３３に格納されているプログラムを実行することにより、光の波長を算出する。なお、第１〜第４左半値ポジションは、ハードウェアによって求めることは出来ない。そのため、ＣＰＵ３２が、ソフトウェア（プログラム）を実行し、（ピークアドレス）−（ピークアドレス〜右半値ポジション間の距離）によって算出されるアドレスを目安として、デュアルポートメモリ４３に格納された検出信号をサーチすることにより、第１〜第４左半値ポジションを求める。この目安となるアドレスは容易に算出できるので、ＣＰＵ３２が第１〜第４左半値ポジションを求めるために必要なソフトウェア実行時間は減少する。
【００６４】
制御回路３５は、ＣＰＵ３２によって算出された光の波長を用いて制御信号を生成し、インタフェース回路３６が、この制御信号を狭帯域化素子ドライバ１５（図１参照）に伝達する。そして、狭帯域化素子ドライバ１５は、制御信号に応じて、プリズム１２３、１２４（図２参照）を駆動する。これにより、狭帯域発振エキシマレーザ２が出力するレーザ光Ｌ1の波長を所望の波長にすることが可能となる。
【００６５】
図１６の（ｂ）は、波長コントローラ１４の動作タイミングを示すタイミングチャートである。
図１６の（ｂ）に示すように、時刻ｔ0〜ｔ1において、イメージセンサ１３が出力する検出信号がデュアルポートメモリ４３に格納されるとともに、ピークアドレスがピーク近似値等算出回路３０によって検出される。
【００６６】
次に、時刻ｔ1〜ｔ2において、ＣＰＵ３２が、ピークアドレスレジスタ５７〜５８から第２〜第３ピークアドレスを、デュアルポートメモリ４３から第２〜第３ピークアドレスにおける検出信号を読み出す。本実施形態においては、ピーク近似値等算出回路３０によって第２〜第３ピークアドレスが検出されており、ＣＰＵ３２がデュアルポートメモリ４３から検出信号を読み出し、ピークサーチ、ピーク近似、半値サーチをする必要がないので、時刻ｔ1〜ｔ2の時間は、図１６の（ａ）に示す時刻ｔ2〜ｔ3の時間より短くなっている。
【００６７】
次に、時刻ｔ2〜ｔ3において、２次曲線近似回路５１がない場合、第２〜第３ピーク近似値を算出し、第２〜第３半値を算出する。本実施形態においては、検出信号を入力しながらハードウェア（２次曲線近似回路５１及び乗算器９３）によって第２〜第３ピーク近似値及び第２〜第３半値が算出されるので、時刻ｔ2〜ｔ3の時間はゼロになる。
【００６８】
次に、時刻ｔ３〜ｔ５において、ＣＰＵ３２が、ゾーン内最大値等検出回路７１〜７４内の直線近似回路９８から第２〜第３右半値ポジションを、デュアルポートメモリ４３から検出信号を読み出す。
次に、時刻ｔ５〜ｔ７において、ＣＰＵ３２が、第２〜第３左半値ポジション及び第１半値幅を算出する。具体的には、ＣＰＵ３２は、（ピークアドレス）−（ピークアドレス〜右半値ポジション間の距離）によって算出されるアドレスを目安として検出信号をサーチすることにより第２〜第３左半値ポジションを求め、第２左半値ポジション〜第３右半値ポジション間の距離２・ｒ１（図５参照）を算出し、第２右半値ポジション〜第３左半値ポジション間の距離２・ｒ２（図５参照）を算出する。そして、ＣＰＵ３２は、ｒ１からｒ２を減ずることにより、第１半値幅（ｒ１−ｒ２）を算出する。ここで、ｒ１は、第１の干渉縞の半値ポジションに対応する外側の円の半径を表し、ｒ２は、第１の干渉縞の半値ポジションに対応する内側の円の半径を表しており、それらに基づいて第１の干渉縞の大きさが求められる。
【００６９】
次に、時刻ｔ7〜ｔ8において、ＣＰＵ３２が、ピークアドレスレジスタ５６、５９から第１、第４ピークアドレスを、デュアルポートメモリ４３から検出信号を読み出す。
【００７０】
次に、時刻ｔ8〜ｔ10において、２次曲線近似回路５１がない場合、第１、第４ピーク近似値を算出し、第１、第４半値を算出する。本実施形態においては、検出信号を入力しながらハードウェア（２次曲線近似回路５１及び乗算器９３）によって第１、第４ピーク近似値及び第１、第４半値が算出されるので、時刻ｔ8〜ｔ10の時間は、ゼロになる。
【００７１】
次に、時刻ｔ１０〜ｔ１２において、ＣＰＵ３２が、ゾーン内最大値等検出回路７１、７４内の直線近似回路９８から第１、第４右半値アドレスを、デュアルポートメモリ４３から第１、第４右半値アドレスにおける検出信号を読み出す。
次に、時刻ｔ１２〜ｔ１４において、ＣＰＵ３２が、第１、第４左半値ポジション及び第２半値幅を算出する。具体的には、ＣＰＵ３２は、（ピークアドレス）−（ピークアドレス〜右半値ポジション間の距離）によって算出されるアドレスを目安として検出信号をサーチすることにより第１、第４左半値ポジションを求め、第１左半値ポジション〜第４右半値ポジション間の距離２・ｒ３を算出し、第１右半値ポジション〜第４左半値ポジション間の距離２・ｒ４を算出する。そして、ＣＰＵ３２は、ｒ３からｒ４を減ずることにより、第２半値幅（ｒ３−ｒ４）を算出する。ここで、ｒ３は、第２の干渉縞の半値ポジションに対応する外側の円の半径を表し、ｒ４は、第２の干渉縞の半値ポジションに対応する内側の円の半径を表しており、それらに基づいて第２の干渉縞の大きさが求められる。
【００７２】
次に、時刻ｔ１４〜ｔ１６において、ＣＰＵ３２が、第１又は第２の干渉縞の大きさに基づいて、レーザ光Ｌ１の波長を算出する。そして、時刻ｔ１６〜ｔ１８において、このようにして算出されたレーザ光Ｌ１の波長に基づいて、制御回路３５が制御信号を生成し、プリズム２３、２４が駆動される。
【００７３】
以上述べた波長検出装置によれば、イメージセンサにおける検出信号のデュアルポートメモリ４３への格納と並行して検出信号のピーク値、半値、及びそれらの位置等を算出することができ、ＣＰＵ３２は、これらの値を、対応するレジスタからリードすることによりレーザ光Ｌ1の波長を早く算出することができる。これにより、レーザ光Ｌ1の波長を算出する時間を短縮することができ、狭帯域発振エキシマレーザ２がレーザ光Ｌ1を繰り返し出力する周波数を高くすることが可能となる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、光検出器における検出信号の第１のメモリへの格納と並行して、被測定光の波長を算出するために必要なデータを求めることができ、ＣＰＵは、このデータ及び第１のメモリに格納された検出信号を用いることにより被測定光の波長を算出することができる。これにより、被測定光の波長を算出する時間を短縮することができ、被測定光を繰り返し出力する周波数を高くすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るレーザ装置の構成を示す図である。
【図２】図１の狭帯域発振エキシマレーザの構成を示す図である。
【図３】図１のエタロン及び集光レンズを通過した光が干渉縞を形成する様子を示す図である。
【図４】図１のイメージセンサに入射する光の強度を示す図である。
【図５】横軸方向に図１のイメージセンサ内のチャンネルの番号を、縦軸方向にチャンネルが出力する検出信号の強度を示すグラフである。
【図６】図１の波長コントローラの構成を示す図である。
【図７】図６のピーク近似値等算出回路の構成を示す図である。
【図８】図７のゾーン内最大値等検出回路の構成を示す図である。
【図９】従来のレーザ装置の構成を示す図である。
【図１０】図９の狭帯域発振エキシマレーザの構成を示す図である。
【図１１】図１０のエタロン及び集光レンズを通過した光が干渉縞を形成する様子を示す図である。
【図１２】図９のイメージセンサに入射する光の強度を示す図である。
【図１３】横軸方向に図９のイメージセンサ内のチャンネルの番号を、縦軸方向にチャンネルが出力する検出信号の強度を示すグラフである。
【図１４】図９の波長コントローラの構成を示す図である。
【図１５】図１４のＣＰＵが行う波長算出処理を示すフローチャートである。
【図１６】（ａ）は図９の波長コントローラの動作タイミングを示すタイミングチャートであり、（ｂ）は図１の波長コントローラの動作タイミングを示すタイミングチャートである。
【符号の説明】
１、１０１  レーザ装置
２、１０２  狭帯域発振エキシマレーザ
３、５、１０３、１０５  ビームスプリッタ
４、１０４  磨り硝子
６、１０６  エタロン
７、１０７  低圧水銀ランプ
８、１０８  水銀ランプハウジング
９、１０９  温度センサ
１０、１１０  温度コントローラ
１１、１１１  ファン
１２、１１２  集光レンズ
１３、１１３  イメージセンサ
１４、１１４  波長コントローラ
１５、１１５  狭帯域化素子ドライバ
２０、１２０  レーザチャンバ
２１、２２、１２１、１２２  窓
２３、２４、１２３．１２４  プリズム
２５、１２５  グレーティング
２６、１２６  部分反射鏡
３０  ピーク近似値等算出回路
３１  バス
３２、１３４  ＣＰＵ
３３、１３５  フラッシュメモリ
３４、１３６  ＳＤＲＡＭ
３５、１３７  制御回路
３６、４１、１３０、１３８インタフェース回路
４２、１３１  アドレス発生回路
４３、１３２  デュアルポートメモリ
４４  最大値レジスタ
４５  最小値レジスタ
４６  最大値アドレスレジスタ
４７  最小値アドレスレジスタ
４８、５４、８５、８６、８８、９１  比較器
４９  １クロック前検出信号保持レジスタ
５０  ラッチ
５１  ２次曲線近似回路
５２  閾値保持レジスタ
５３  １クロック前アドレス保持レジスタ
５５  ピークカウンタ
５６〜６０  ピークアドレスレジスタ
６１  比率レジスタ
６２  幅レジスタ
７１〜７４  ゾーン内最大値等検出回路
８１  ゾーン開始アドレス保持レジスタ
８２  ゾーン終了アドレス保持レジスタ
８３  減算器
８４  加算器
８７  ピークサーチイネーブル信号発生回路
８９  ゾーン内最大値保持レジスタ
９０  ゾーン内最大値アドレス保持レジスタ
９２  ピーク近似値保持レジスタ
９３  乗算器
９４  半値直後アドレス保持レジスタ
９５  半値直前アドレス保持レジスタ
９６  半値直後検出信号保持レジスタ
９７  半値直前検出信号保持レジスタ
９８  直線近似回路
【図１】
0003842630.tif 000002
【図２】
0003842630.tif 000003
【図３】
0003842630.tif 000004
【図４】
0003842630.tif 000005
【図５】
0003842630.tif 000006
【図６】
0003842630.tif 000007
【図７】
0003842630.tif 000008
【図８】
0003842630.tif 000009
【図９】
0003842630.tif 000010
【図１０】
0003842630.tif 000011
【図１１】
0003842630.tif 000012
【図１２】
0003842630.tif 000013
【図１３】
0003842630.tif 000014
【図１４】
0003842630.tif 000015
【図１５】
0003842630.tif 000016
【図１６】
0003842630.tif 000017