(57)【特許請求の範囲】
【請求項１】
高ドーピングのｐ導電性エミッタ領域（８、３４）と、ベース領域（７、３０）と、エミッタ領域の下に埋め込まれているｎ導電性領域（２、２２）と、コレクタ領域（１１、３１、１３、３７）と、前記高ドーピングのエミッタ領域（８、３４）と埋封領域（２、２２）との間に配設されており、この高ドーピングエミッタ領域（８、３４）と接続しているｐ導電形の第１の領域（１０、３６）とを有し、
前記コレクタ領域（１１、３１、１３、３７）が、高ドーピングのコレクタ端子領域（１１、３１）と、該コレクタ端子領域（１１、３１）と前記埋封領域（２、２２）の間に配設されておりかつ前記コレクタ端子領域（１１、３１）から前記埋封領域（２、２２）まで達するｐ導電形の第２の領域（１３、３７）とからなるｐｎｐバイポーラトランジスタにおいて、
前記第１の領域（１０、３６）の断面の幅が高ドーピングのエミッタ領域（８、３４）のそれよりも狭く、
しかも前記第１の領域（１０、３６）が高ドーピングのエミッタ領域（８、３４）よりも低くドープされており、
前記第１の領域（１０、３６）に、横方向で前記ベース領域（７、３０）が接続し、該ベース領域（７、３０）の反対側に横方向で前記コレクタ領域（１１、３１、１３、３７）が接続しており、更に
前記第１の領域（１０、３６）が、高ドープのエミッタ領域（８、３４）を埋封領域（２、２２）に接続している
ことを特徴とするｐｎｐバイポーラトランジスタ。
【請求項２】
第１の領域（１０、３６）が、高ドーピングのエミッタ領域の下に支柱形に形成されていることを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項３】
埋封領域（２、２２）が、高ドーピングのｎ導電性領域（３、２３）を介してトランジスタのベース端子部（４、２４、２５）と接続していることを特徴とする請求項１又は２記載のバイポーラトランジスタ。
【請求項４】
第１の領域（１０、３６）に横方向でベース領域（７、３０）が接続し、該ベース領域（７、３０）の反対側に横方向でコレクタ領域（１１、１３、３１、３７）が接続していることを特徴とする請求項１ないし３の１つに記載のバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高ドーピングのｐ導電性エミッタ領域、ベース領域及びコレクタ領域並びにエミッタ領域の下に埋め込まれたｎ導電性領域を有するｐｎｐ形バイポーラトランジスタに関する。
【０００２】
【従来の技術】
バイポーラトランジスタの構造はウィドマン（Ｄ．Ｗｉｄｍａｎｎ）、マーダー（Ｈ．Ｍａｄｅｒ）、フリードリッヒ（Ｈ．Ｆｒｉｅｄｒｉｃｈ）による「集積回路の技術（Ｔｅｃｈｎｏｌｏｇｉｅ  ｉｎｔｅｇｒｉｅｒｔｅｒ  Ｓｃｈａｌｔｕｎｇｅｎ）」シュプリンガー出版、１９８８年の文献から公知である。この中に詳細に示されているｎｐｎ形トランジスタと同様な方法で冒頭に記載した形式のｐｎｐ形トランジスタが製造される。典型的には接触孔を介して金属製導電路と接続されている高ドーピングのｐ導電性エミッタ領域は同様に接触領域を介して金属製導電路と接続しているｐ導電性コレクタ領域により囲まれている。エミッタ領域及びコレクタ領域はベースの作用をするｎ導電性ウェル内に配設されており、絶縁領域例えばＬＯＣＯＳ絶縁領域により互いに絶縁されている。ベースの作用をするｎウェルは、高ドーピングのｎ導電性埋封領域により下側が支えられ、コレクタ領域により絶縁されかつ接触孔により形成された金属製導電路と接続している高ドーピングｎ導電性トレンチにより横方向で囲まれている。その際埋封領域及びトレンチの高ドープのｎ導電性領域はｎベースウェルの低オームの接触化を生じさせる。
【０００３】
この種の横形ｐｎｐトランジスタにおいてはエミッタから注入された正孔電流は有効分と寄生分に分けられる。有効分はベースを通って横方向にコレクタ領域へ流れ、一方寄生分は典型的にはほぼ垂直方向に埋封領域を通って同様にｐ導電性基板に流れ込む。これは物理的には、エミッタの下のドリフト電界によりベース及び埋封領域の電子と再結合する正孔が生じることを意味する。従って寄生分を含むベース電流が用意されなければならない。従って横形ｐｎｐトランジスタには全体として低い電流増幅率及び低い最大コレクタ電流が生じる。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、ｐｎｐトランジスタの特性を改善することにある。
【０００５】
【課題を解決するための課題】
この課題は本発明の請求項１に記載の特徴により解決される。
【０００６】
【実施例】
本発明を実施例及び図面に基づき以下に詳述する。
【０００７】
図１にはｐ導電性基板１内に高ドーピングのｎ導電性領域２が配設されている。この領域２は外側範囲で環状のトレンチ領域３を介して半導体装置の表面と接続されている。トレンチ領域３も同様にｎ導電性であり、高ドープされている。金属製導電路４は絶縁層５内の接触孔を通ってトレンチ領域３に達している。導電路４はベースの給電部であり、領域２及び３はベースの低オーム接続端子の作用をする。高ドーピングのトレンチ領域３は半導体装置の表面で例えばＬＯＣＯＳ絶縁の絶縁領域６により隣接する領域と絶縁されている。
【０００８】
領域２及び３により規定される領域の外側には例えばＢＩＣＭＯＳ法により他のトランジスタパターンが形成されていることが概略的に図示されている。例えばｎ導電性トレンチ領域３の外側に高ドーピングのｐ導電性横形層を設けることもでき、この層から単に暗示されているｐ導電性トレンチ領域がこの領域内にあるＬＯＣＯＳ絶縁領域６の下まで達している。
【０００９】
領域２及び３により規定されている領域内にはｎ導電性ベース７がある。半導体装置の表面に向かってベース７は高ドーピングのｐ導電性エミッタ領域８と接続されており、この領域８は絶縁層５内の接触孔を介してエミッタ接続端子用の金属製導電路９と接触化されている。
【００１０】
高ドーピングのエミッタ領域８と埋封領域２との間には支柱形に形成されているもう１つのｐ導電性領域１０が配設されている。この支柱形領域１０は高ドーピングのエミッタ領域８から埋封領域２にまで達している。図１の断面図に示されているように高ドーピングのエミッタ領域８の下の支柱形領域１０はｎ導電性ベース７に対するその外縁が高ドーピングのエミッタ領域８の外側の寸法により規定される範囲内にあるように配設されている。従って図示の装置では高ドーピングのエミッタ領域８は支柱形領域１０の柱頭を構成する。
【００１１】
エミッタ領域８のドーピング濃度はほぼ１０20〜１０21ｃｍ-3の範囲内にあり、支柱形領域１０のドーピング濃度はほぼ１０16〜１０18ｃｍ-3の範囲内にある。
【００１２】
高ドーピングのエミッタ領域８と支柱形領域１０を有するエミッタ範囲とトレンチ形ベース領域３との間には、環状又は平面図では開口しているように形成可能でありかつ領域３及び８とＬＯＣＯＳ領域６により絶縁されているコレクタ領域１１が配設されている。コレクタ領域１１は絶縁層５内の接触孔を介して金属製導電路１２と接触化される。この第１の実施例ではコレクタ領域１１の下にｐドープされたウェル１３がコレクタとして設けられている。その際このウェル１３は高ドーピングのコレクタ領域１１を介して導電路１２と接続されている。
【００１３】
高ドーピングのエミッタ領域８の下にもう１つのｐドーピング領域１０が形成されていることにより従来技術による装置で公知のベース内の正孔雲は減らされ、従って比較的僅かな正孔がベース又は埋封領域２の電子と再結合する。それによりベース電流は低下し、比較的高い電流増幅が起こる。更にエミッタ領域内のｐドーピング濃度の上昇は特に大きな注入電流の場合比較的大きな最大コレクタ電流を可能にする。ｐ導電性の支柱形領域１０はウェル１３と類似した方法で形成可能であり、即ちマスク法により注入が回復工程を伴って行われる。使用されるプロセスを変える必要はなく、マスクを変えることだけが必要となる。
【００１４】
図２はバイポーラｐｎｐトランジスタの別の実施例を部分的に切断したごく概略的な断面図で示している。ｐ導電性基板２１内には埋封領域２２が配設され、領域２２は高ドーピングのｎ導電性トレンチ領域２３を介して高ドーピングのｎ導電性ベース端子領域２４と接続されている。高ドーピングのベース端子領域２４は、絶縁層２６内の接触孔を介してベース端子領域２４まで達している金属製ベース給電部２５と接触化されている。基板２１はｐ導電性層２７を介して高ドーピングのｐ導電性領域２８と接続されており、領域２８は金属製導電路２９と絶縁層２６内の接触孔を介して接触化されている。領域２８及び導電路２９はトランジスタ装置の基板端子を構成する。
【００１５】
埋封領域２２及びトレンチ領域２３により形成されるウェル内にはｎ導電性ベース３０がある。ベース３０とベース端子領域２４との間には横方向に高ドーピングのｐ導電性コレクタ端子領域３１が設けられており、この領域３１は金属製コレクタ給電部３２及び絶縁層２６内の接触孔を介して接触化されている。コレクタ端子領域３１は例えばＬＯＣＯＳ絶縁領域３３により一方ではベース端子領域２４とまた他方ではベース３０内に配設されている高ドーピングのエミッタ領域３４と絶縁されている。高ドーピングのエミッタ領域３４は金属製エミッタ給電部３５と絶縁層２６内の接触孔を介して接続されている。
【００１６】
もう１つのｐ導電性エミッタ領域３６は高ドーピングのエミッタ領域３４の下にこの領域３４が支柱の柱頭を構成するように配設されている。これは図２に示されているようにこの断面内で領域３６の支柱の幅が領域３４の幅よりも狭いことを意味する。その際支柱の幅は、電圧を印加した際にコレクタ−エミッタ電圧によりエミッタ領域３６と隣接するベース３０との間に形成される空乏帯域が高ドーピングのエミッタ領域３４の外縁を越えて広がらないように調整される。エミッタ領域３６のこのような支柱の幅の調整は各製造工程に関連して行われるものであり、専門家によく知られている。従って従来のパターンの場合のように有効なエミッタ領域が高ドーピングの領域３４によっても決定されることによりコレクタ−エミッタ破壊電圧はこのような公知のパターンに生ずるものに相当し、ほぼ領域３４及び３１により決定される。
【００１７】
領域３７ａ又は３７ｂはコレクタ領域３１の下にコレクタウェルが形成される可能性を示す。従って図中破線により示されているようにいずれの場合にもベース領域３０は狭くなる。ｐドープされたコレクタウェルに対してはエミッタの場合と同様に支柱形の領域３７ａか又は高ドーピングのコレクタ領域３１よりも幅広く形成されたウェル３７ｂが問題になる。この装置の利点は電流ゲインの改善にある（良好な正孔移動）。
【００１８】
図３は図２に基づく装置の等価回路図を示すものである。その際エミッタはエミッタ接点３５から出発して高ドーピングのエミッタ領域３４及びもう１つの支柱形エミッタ領域３６を有する二重エミッタとして働く。
【００１９】
図４は第３の実施例を示し、埋込まれたｎ導電性領域２の上にあるベースの作用をするエピタキシャル層４７が図１のベース７よりも厚いことにより図１の実施例と異なっている。それに相応してトレンチ領域４３は図１の領域３よりも厚い。コレクタ領域の下には図１のウェル１３に相当するコレクタウェルは設けられていない。高ドーピングのエミッタ領域８の下にあるもう１つの領域４０は支柱形ではなくボウル形に形成されており、エミッタ領域８から始まって埋封領域２の下までは達していない。このボウル形領域４０の深さはエミッタ８からエピタキシャル層４７の半分を越えた厚さに達していると有利である。
【００２０】
図５はコレクタ電流Ｉｃに関係する電流増幅率βを概略的に示すものである。実線は高いコレクタ電流までほぼ一定した電流増幅率を示すものである。破線は公知のトランジスタのパターンの電流増幅率β（Ｉｃ）を示すものである。従って本発明によるバイポーラトランジスタは一様な電流増幅率も、公知装置よりも極めて高いコレクタ電流も可能にする。コレクタ電流の上昇の程度は本発明による実施例では１０％〜約２０％である。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるｐｎｐトランジスタの概略断面図。
【図２】本発明の第２の実施例によるｐｎｐトランジスタの概略断面図。
【図３】図２に基づくトランジスタの等価回路図。
【図４】本発明の第３の実施例によるｐｎｐトランジスタの概略断面図。
【図５】コレクタ電流と電流増幅率との関係を示すダイヤグラム。
【符号の説明】
１、２１  基板
２、２２  埋封層
３、２３、４３  トレンチ領域
４、９、２９  金属製導電路
５、２６  絶縁層
６  ＬＯＣＯＳ絶縁領域
７、３０  ベース領域
８、３４  エミッタ領域
１０、３６、４０  もう１つの領域
１１、３１  コレクタ端子領域
１２  導電路
１３  ｐドープされたウェル
２４  ベース端子領域
２５  ベース給電部
２７  ｐ導電性層
２８  ｐ導電性領域
３２  コレクタ給電部
３３  ＬＯＣＯＳ絶縁領域
３５  エミッタ給電部
３７ａ、３７ｂ  コレクタウェル
４７  エピタキシャル層
【図１】
0003734568.tif 000002
【図２】
0003734568.tif 000003
【図３】
0003734568.tif 000004
【図４】
0003734568.tif 000005
【図５】
0003734568.tif 000006