(57)【特許請求の範囲】
【請求項１】
位相変移変調されたラジオ信号を受信してベースバンド信号を生成すると共に前記ラジオ信号の電力に応じて前記ベースバンド信号を増幅する受信機において、
信号を受信する受信回路固有の直流オフセット電圧を同一の利得で動作する前記ベースバンド信号を増幅する手段と少なくとも同等な手段を用いて出力する直流オフセット電圧出力手段と、
前記受信回路が受信した受信信号から生成され前記受信回路固有の直流オフセット電圧成分を含んだベースバンド信号から前記直流オフセット電圧出力手段が出力した直流オフセット電圧成分を相殺し出力する直流オフセット電圧相殺手段と
を備えたことを特徴とする受信機。
【請求項２】
直流オフセット電圧出力手段は、非通話状態での直流オフセット電圧相殺手段の出力に基づいて受信回路固有の直流オフセット電圧成分の大きさを定める直流オフセット電圧制御回路を含むことを特徴とする請求項１に記載の受信機。
【請求項３】
直流オフセット電圧出力手段は、非通話状態での第１の直流オフセット電圧相殺手段の出力と非通話状態での第２の直流オフセット電圧相殺手段の出力との平均値に基づいて受信回路固有の直流オフセット電圧成分の大きさを定める直流オフセット電圧制御回路を含むことを特徴とする請求項１に記載の受信機。
【請求項４】
直流オフセット電圧制御回路は、直流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を平滑化する平滑化回路と、該平滑化回路の出力電圧中から受信回路固有の直流オフセット電圧成分の影響を排除する大きさに直流オフセット電圧の大きさを算出する直流オフセット電圧計算回路と、タイミング制御回路から出力されるスルー信号に基づいて前記直流オフセット電圧計算回路が算出する直流オフセット電圧を出力すると共に前記タイミング制御回路から出力されるホールド信号に基づいて前記直流オフセット電圧計算回路が最後に算出した直流オフセット電圧を保持して出力するホールド回路と、該ホールド回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたことを特徴とする請求項２叉は３に記載の受信機。
【請求項５】
直流オフセット電圧制御回路は、直流オフセット相殺手段の出力結果の正負を判定する判定回路と、該判定回路が出力する正負の判定結果の数を計数して正又は負のいずれかの計数値が予め定められた数に達した場合にその達した方の判定結果を出力して再び計数をやり直すランダムフォークフィルタと、該ランダムフォークフィルタの出力に基づいて受信回路固有の直流オフセット電圧成分を相殺する大きさに直流オフセット電圧の大きさを定める電圧調節回路と、タイミング制御回路から出力されるスルー信号に基づいて前記電圧調整回路が定めた直流オフセット電圧を出力すると共に前記タイミング制御回路から出力されるホールド信号に基づいて前記電圧調整回路が最後に定めた直流オフセット電圧を保持して出力するホールド回路と、該ホールド回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたことを特徴とする請求項２叉は３に記載の受信機。
【請求項６】
タイミング制御回路は、電源投入直後から予め定められた時刻までの間にスルー信号を出力することを特徴とする請求項４叉は５に記載の受信機。
【請求項７】
タイミング制御回路は、非通話時にホールド信号を出力することを特徴とする請求項４乃至６のいずれかに記載の受信機。
【請求項８】
直流オフセット電圧出力手段を、受信回路固有の直流オフセット電圧成分を相殺する予め求められた電圧を発生する固定電圧発生手段としたことを特徴とする請求項１に記載の受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、受信信号から生成されたベースバンド信号を可変利得アンプにより増幅する構成の受信機において、このベースバンド信号に含まれる受信回路固有の直流オフセット電圧成分の影響を排除する受信機に関する。
【０００２】
【従来の技術】
今日、無線通信システムにおける受信機は、小形化、軽量化が進んでいる。小形で軽量な受信機として、ダイレクトコンバージョン受信機と呼ばれる受信機がある。ダイレクトコンバージョン受信機は、アンテナを介して受信されたＲＦ（Radio  Frequency）信号を、ＩＦ（Intermediate  Frequency）信号に変換することなく、ベースバンド信号に直接変換することから、ＩＦ信号に対する増幅、フィルタリング等の処理が不要となり、その分、所要部品が低減できて受信機の小形化、軽量化が図れるという利点がある。
【０００３】
図１０は、“ベースバンドＡＧＣを用いたダイレクトコンバージョン受信機”，添谷  みゆき、上野  隆、鶴見  博史  著、電子情報通信学会春季大会Ｂ−３２２、１９９３．に記載された従来のダイレクトコンバージョン受信機の構成図である。
【０００４】
図１０中、１はアンテナ、２はアンプ、３はバンドパスフィルタ、４ａ、４ｂはミクサであり、バンドパスフィルタ３の出力信号は２分岐されて、それぞれミクサ４ａ、４ｂの一方の入力端子に入力されるようになっている。
【０００５】
６ａ、６ｂはローパスフィルタ、８ａ、８ｂは可変利得アンプで、ローパスフィルタ６ａ、６ｂの出力信号はそれぞれ可変利得アンプ８ａ、８ｂの一方の入力端子に入力されるようになっている。
【０００６】
さらに、１０ａ、１０ｂはＡ／Ｄ変換器、１２はデータ判定器、１３は入力された信号の位相をπ／２移相する移相器、１４はキャリア発振器であり、キャリア発振器１４の出力信号（キャリア信号）は２分岐されてそれぞれミクサ４ａの一方の入力端子と、移相器１３に入力されるようになっている。また、移相器１３の出力信号（π／２移相された信号）は、ミクサ４ｂの一方の入力端子に入力されるようになっている。
【０００７】
１５は可変利得アンプ８ａ、８ｂを制御するための利得制御電圧生成器であり、利得制御電圧生成器１５には、Ａ／Ｄ変換器１０a、１０ｂの出力信号が入力されると共に、利得制御電圧生成器１５からの出力信号（制御電圧）がそれぞれ可変利得アンプ８ａ、８ｂの入力端子にそれぞれ入力されるようになっている。
【０００８】
次に、このように構成された従来のダイレクトコンバージョン受信機の動作について図１０を参照して説明する。
【０００９】
アンテナ１を介して受信されたベースバンド信号を含むＲＦ（R０adio  Frequency）信号は、アンプ２に入力されてある予め定められた固定増幅率で増幅される。そして、アンプ２の出力信号は、バンドパスフィルタ３に入力されて不要な周波数成分が除去される。
【００１０】
さらに、バンドパスフィルタ３の出力信号は、２分岐されて、一方の信号はミクサ４ａに入力され、ミクサ４ａでキャリア発振器１４からの後述するような出力信号（キャリア信号）と乗積される。
【００１１】
ここで、キャリア発振器１４は、アンテナ１を介して受信された信号と同一周波数のキャリア信号を出力している。従って、ミクサ４ａの出力信号（乗積された信号）には、ベースバンド信号とキャリア信号の周波数（キャリア周波数）の２倍の周波数の信号とが含まれている。
【００１２】
一方、バンドパスフィルタ３から出力され２分岐された他方の信号は、ミクサ４ｂに入力されて移相器１３の出力信号と乗積される。ミクサ４ｂの出力信号は、後述するように、ローパスフィルタ６ｂに入力されてベースバンド信号が取り出される。
【００１３】
ローパスフィルタ６ａ、６ｂは、ミクサ４ａ、４ｂの出力信号から、不要なキャリア周波数の２倍の周波数信号を除去して、それぞれベースバンド信号のみを出力する。
【００１４】
ローパスフィルタ６ａ、６ｂから出力されたベースバンド信号は、それぞれ可変利得アンプ８ａ、８ｂに入力されて、それぞれＡ／Ｄ変換器１０ａ、１０ｂに入力するために予め定められた適正なある振幅まで増幅される。
【００１５】
可変利得アンプ８ａ、８ｂの出力信号は、それぞれＡ／Ｄ変換器１０ａ、１０ｂによりディジタル信号に変換される。Ａ／Ｄ変換器１０ａ、１０ｂの出力信号はそれぞれ２分岐され、分岐された一方の信号は共にデータ判定器１２に入力される。
【００１６】
そして、データ判定器１２ではそれら２つの入力に基づいて出力されるべきデジタルデータが判定され、その判定結果として、データ判定器１２から復調データが出力される。
【００１７】
また、Ａ／Ｄ変換器１０ａ、１０ｂからそれぞれ出力されてさらに分岐され、データ判定器１２に入力されない他方の信号は、共に利得制御電圧生成器１５に入力され、利得制御電圧生成器１５は、それら入力信号に基づいて、可変利得アンプ８ａ、８ｂの利得を制御するための制御信号となる制御電圧を決定して可変利得アンプ８ａ、８ｂに出力する。
【００１８】
そして、可変利得アンプ８ａ、８ｂは、いずれも利得制御電圧生成器１５の制御信号（制御電圧）に対応して利得（増幅率）を変化させる。
【００１９】
この場合、利得制御電圧生成器１５は、Ａ／Ｄ変換器１０ａ、１０ｂからそれぞれ出力されてさらに分岐された信号である入力信号に基づいて、入力信号が予め定められた規定値未満である場合には、可変利得８ａ、８ｂの利得が増加するような制御信号（制御電圧）を出力し、逆に、この規定値を越える場合には、可変利得アンプ８ａ、８ｂの利得が減少するような制御電圧を出力する。
【００２０】
このようにして、可変利得アンプ８ａからＡ／Ｄ変換器１０ａに、また可変利得アンプ８ｂからＡ／Ｄ変換器１０ｂにそれぞれ出力される信号が常に一定の振幅になるようにしている。
【００２１】
従来のダイレクトコンバージョン受信機はこのように構成されており、ダイレクトコンバージョン受信機を、特に、陸上の移動体通信に使用する場合では、基地局と移動体との距離が大きく変わることにより受信信号電力が大きく変化し、さらに、フェージングによっても受信信号電力が大きく変化するので、Ａ／Ｄ変換器１０ａ、１０ｂの入力信号振幅を一定にするために可変利得アンプ８ａ、８ｂの利得の増幅率を、例えば８０（ｄＢ）という大きな値にする必要がある。
【００２２】
しかしながら、実際は、ローパスフィルタ６ａ、６ｂの内部や、可変利得アンプ８ａ、８ｂの内部では、この回路固有の直流のオフセット電圧成分（以下、ＤＣオフセットという）が発生し、可変利得アンプ８ａ、８ｂの入力点には、ローパスフィルタ６ａ、６ｂで発生するＤＣオフセットと、可変利得アンプ８ａ、８ｂの内部で発生するDCオフセットが存在している。
【００２３】
一般に、これらＤＣオフセットの量は僅かではあるが、ベースバンド信号を増幅する可変利得アンプ８ａ、８ｂの最大利得が大きい場合は、これらＤＣオフセットが大きく増幅されて可変利得アンプ８ａ、８ｂから出力され、Ａ／Ｄ変換器１０ａ、１０ｂにそれぞれ入力されるベースバンド信号には大きく増幅されたＤＣオフセットが含まれる。
【００２４】
そして、Ａ／Ｄ変換器１０ａ、１０ｂへの入力信号にそれぞれ含まれる増幅されたＤＣオフセットは、後段のデータ判定器１２におけるデータ判定の際に、データの誤判定の原因となりビット誤り率特性が劣化するという問題点がある。
【００２５】
例えば、可変利得アンプ８ａ、８ｂの入力端のＤＣオフセットが僅かに１００（μＶ）であったとしても、最大利得が８０（ｄＢ）（真数で表すと１０80/20＝１０4）の場合は、
１００μＶ ×１０4＝１（Ｖ）      （１）
となるので、最大利得時では、Ａ／Ｄ変換器１０ａ、１０ｂに入力されるベースバンド信号には、ＤＣオフセットの影響のない本来であれば、数ｍＶであるはずなのに、１（Ｖ）という非常に大きなＤＣオフセットが含まれる。
【００２６】
また、“倍周波デジタル移相復調方式のダイレクトコンバージョン受信機”、三村  政博、大庭  基、長谷川  誠、牧本  三夫、横崎  克司  著、電子情報通信学会春季大会Ｂ−２１１、１９９１．に示された、従来のダイレクトコンバージョン受信機を図１１に示す。
【００２７】
図１１中、前出した従来例に対する新たな構成として、１１ａ、１１ｂはそれぞれハイパスフィルタであり、可変利得アンプ８ａ、８ｂの出力はそれぞれハイパスフィルタ１１ａ、１１ｂに入力され、ハイパスフィルタ１１ａ、１１ｂの出力はＡ／Ｄ変換器１０ａ、１０ｂに入力されるようになっている。
【００２８】
このような、ダイレクトコンバージョン受信機では、可変利得アンプ８ａとＡ／Ｄ変換器１０ａとの間に挿入したハイパスフィルタ１１ａと、可変利得アンプ８ｂとＡ／Ｄ変換器１０ｂとの間に挿入したハイパスフィルタ１１ｂとによって、それぞれＤＣオフセットが除去される。
【００２９】
しかしながら、図１１に示したダイレクトコンバージョン受信機では、以下に述べるとおり、変調方式によってはベースバンド信号のスペクトルの一部が削除されてしまうという問題点がある。
【００３０】
図１１に示したダイレクトコンバージョン受信機は、送信信号が周波数偏移変調（frequency  shift  keying、以下、ＦＳＫ変調という）と呼ばれる変調方式により変調されている場合のダイレクトコンバージョン受信機の構成である。
【００３１】
ＦＳＫ変調の場合、ローパスフィルタ６ａ、６ｂから出力されるベースバンド信号のスペクトルは、例えば数kHzの周波数近傍にのみ存在し、０Ｈｚ近傍には存在しない。
【００３２】
従って、数kHz未満のカットオフ周波数に設定したハイパスフィルタ１１ａ、１１ｂにより、ＤＣオフセット（０Ｈｚの信号）と数kHz未満の低域周波数成分とを同時に除去しても、ビット誤り率特性は劣化せず問題はない。
【００３３】
しかし、近年の移動体通信において主に採用されている位相偏移変調（phase   shift  keying、以下、ＰＳＫ変調という）と呼ばれる変調方式により送信信号が変調される場合は、ローパスフィルタ６ａ、６ｂから出力されるベースバンド信号のスペクトルは、０Ｈｚまで連続して存在する。
【００３４】
従って、ハイパスフィルタ１１ａ、１１ｂは、ＤＣオフセットの成分のみならずベースバンド信号の低域周波数成分をも同時に除去してしまい、ベースバンド信号が歪んでビット誤り率特性が劣化する。
【００３５】
以上のように、従来のダイレクトコンバージョン受信機は、受信信号電力が大きく変動する通信システムに使用する場合には、大きく増幅されたＤＣオフセットのためビット誤り率特性が劣化するという問題点がある。
【００３６】
また、ＤＣオフセットの成分を除去する従来の方式では、低域周波数成分を削除してしまうので、ＰＳＫ変調波を受信する場合にはベースバンド信号のスペクトルの一部をも削除してしまうという問題点があった。
【００３７】
【発明が解決しようとする課題】
この発明はかかる問題点を解決するためになされたもので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることを目的とする。
【００３８】
【課題を解決するための手段】
この発明に係る受信機は、位相変移変調されたラジオ信号を受信してベースバンド信号を生成すると共に前記ラジオ信号の電力に応じて前記ベースバンド信号を増幅する受信機において、信号を受信する受信回路固有の直流オフセット電圧を前記ベースバンド信号を増幅する手段と少なくとも同等な手段を用いて出力する直流オフセット電圧出力手段と、受信回路が受信した受信信号から生成され受信回路固有の直流オフセット電圧成分を含んだベースバンド信号から直流オフセット電圧出力手段が出力した直流オフセット電圧成分を相殺し出力する直流オフセット電圧相殺手段とを備えたものである。
【００３９】
また、直流オフセット電圧出力手段は、非通話状態での直流オフセット電圧相殺手段の出力に基づいて受信回路固有の直流オフセット電圧成分の大きさを定める直流オフセット電圧制御回路を含むようにしたものである。
【００４０】
また、直流オフセット電圧出力手段は、非通話状態での第１の直流オフセット電圧相殺手段の出力と非通話状態での第２の直流オフセット電圧相殺手段の出力との平均値に基づいて受信回路固有の直流オフセット電圧成分の大きさを定める直流オフセット電圧制御回路を含むようにしたものである。
【００４１】
また、直流オフセット電圧制御回路は、直流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力を平滑化する平滑化回路と、平滑化回路の出力電圧中から受信回路固有の直流オフセット電圧成分の影響を排除する大きさに直流オフセット電圧の大きさを算出する直流オフセット電圧計算回路と、タイミング制御回路から出力されるスルー信号に基づいて直流オフセット電圧計算回路が算出する直流オフセット電圧を出力すると共にタイミング制御回路から出力されるホールド信号に基づいて直流オフセット電圧計算回路が最後に算出した直流オフセット電圧を保持して出力するホールド回路と、ホールド回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたものである。
【００４２】
また、直流オフセット電圧制御回路は、直流オフセット相殺手段の出力結果の正負を判定する判定回路と、判定回路が出力する正負の判定結果の数を計数して正又は負のいずれかの計数値が予め定められた数に達した場合にその達した方の判定結果を出力して再び計数をやり直すランダムフォークフィルタと、ランダムフォークフィルタの出力に基づいて受信回路固有の直流オフセット電圧成分を相殺する大きさに直流オフセット電圧の大きさを定める電圧調節回路と、タイミング制御回路から出力されるスルー信号に基づいて電圧調整回路が定めた直流オフセット電圧を出力すると共にタイミング制御回路から出力されるホールド信号に基づいて電圧調整回路が最後に定めた直流オフセット電圧を保持して出力するホールド回路と、ホールド回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたものである。
【００４３】
また、タイミング制御回路は、電源投入直後から予め定められた時刻までの間にスルー信号を出力するようにしたものである。
【００４４】
また、タイミング制御回路は、非通話時にホールド信号を出力するようにしたものである。
【００４５】
また、直流オフセット電圧出力手段を、受信回路固有の直流オフセット電圧成分を相殺する予め求められた電圧を発生する固定電圧発生手段としたものである。
【００４６】
【発明の実施の形態】
実施の形態１．
図１は、実施の形態１に係る受信機（ダイレクトコンバージョン受信機）の構成図である。
図１中、前記従来例に対する新たな構成として、１６ａ、１６ｂは減算器、１８ａ、１８ｂは可変利得アンプであり、即ち可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂは全て同様な特性を有する素子で構成され、いずれも１つの利得を決定するためのある入力信号（印加電圧）に基づいて利得が決定されるようになっている。
【００４７】
減算器１６ａ、１６ｂは、それぞれ可変利得アンプ８ａ、８ｂの出力信号（増幅されたベースバンド信号）から、可変利得アンプ１８ａ、１８ｂの出力信号（以下、レプリカＤＣオフセットという）を減算した信号を出力するようになっている。
【００４８】
２０ａ、２０ｂはオフセット電圧制御回路であり、オフセット電圧制御回路２０ａ、２０ｂは、共に減算器１６ａ、１６ｂの出力信号をそれぞれ入力して、減算器１６ａ、１６ｂの出力信号に含まれる増幅されたＤＣオフセットを検出し、これらのＤＣオフセットを０に相殺するような電圧Ｅa 、Ｅb をそれぞれ出力すると共に、後述するタイミング制御回路の出力信号であるタイミング信号に基づいて、これらの電圧Ｅa 、Ｅb をそれぞれ保持するようになっている。
【００４９】
また、２２は電圧発生器であり、電圧発生器２２は、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂが全て最大利得で動作させるための予め設定された電圧を発生するようになっている。
【００５０】
２３は選択スイッチであり、タイミング制御回路２４が出力するＨi レベル又はＬo レベルのタイミング信号に基づいて、利得制御電圧生成器１５の出力信号である出力電圧（端子Ａ）と、電圧発生器２２の出力信号である出力電圧（端子Ｂ）のいずれか一方を、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂの利得（増幅率）を決めるための電圧取り込み元として選択するようになっている。
【００５１】
そして、選択スイッチ２３で選択された出力電圧は、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂにそれぞれ入力されて、可変利得アンプ８ａ、８ｂは共に印加電圧に基づいた利得でローパスフィルタ６ａ、６ｂの出力であるベースバンド信号をそれぞれ増幅して出力するようになっている。
【００５２】
また、選択スイッチ２３が選択した端子に基づいて、可変利得アンプ１８ａ、１８ｂも印加電圧に基づいた利得で、オフセット電圧制御回路２０ａ、２０ｂの出力である電圧Ｅa 、Ｅb をそれぞれ増幅して出力するようになっている。
【００５３】
可変利得アンプ１８ａ、１８ｂと、オフセット電圧制御回路２０ａ、２０ｂにより、減算器１６ａ、１６ｂの出力信号中に含まれる増幅されたＤＣオフセットを検出し、このＤＣオフセットを０に相殺するレプリカＤＣオフセットを生成するレプリカＤＣオフセット生成手段１００を構成している。
【００５４】
さらに、減算器１６ａ、１６ｂにより、前述したレプリカＤＣオフセットを用いてこれらＤＣオフセットを０に相殺する処理を行うＤＣオフセット相殺手段１０１を構成している。
【００５５】
そして、タイミング制御回路２４は、Ｈi レベル又はＬo レベルのタイミング信号を出力して、これら手段の動作タイミングを切り換え制御するようになっている。
【００５６】
次に、このように構成された実施の形態１に係る受信機の動作を図１乃至図４を参照して説明する。
【００５７】
この受信機は、まず、電源ＯＮ直後（受信機の起動直後）の非受信状態において、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂを最大利得（即ち、固定した利得）で動作させて、受信機の内部、前述したような例えば可変利得アンプ８ａ、８ｂの入力点で既に発生していてこの回路固有のＤＣオフセットを０に相殺するための電圧、即ち、電圧Ｅa 、Ｅb をそれぞれ求める動作を行う（図２のステップ１）。
【００５８】
次に、これら電圧Ｅa 、Ｅb を求めた後、通常の受信動作での利得制御電圧生成器１５が行うこれらアンプの利得の制御において、電圧Ｅa 、Ｅb に基づいてこの回路固有のＤＣオフセットをそれぞれ相殺する動作をそれぞれ行う（図２のステップ２）。
【００５９】
これら２つの動作は、タイミング制御回路２４から出力されるタイミング信号に基づいて切り換えられる。
【００６０】
図１において、始めに、電源がＯＮになって受信機が起動すると、タイミング制御回路２４はＨi レベルのタイミング信号を選択スイッチ２３に出力する。
【００６１】
選択スイッチ２３は、タイミング制御回路２４のこの出力信号（Ｈi レベルのタイミング信号）に基づいて、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂそれぞれの利得を定めるための制御電圧の取り込み元を電圧発生器２２が接続された端子Ｂとして選択する。
【００６２】
従って、端子Ｂが選択されて電圧Ｅa 、Ｅb を決定する場合では、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂは全て最大利得（即ち、固定した利得）で動作させられる。
【００６３】
ここで、例えばこれらアンプの最大利得を全て８０（ｄＢ）、可変利得アンプ８ａ、８ｂの入力点において既に発生しているこの回路固有のＤＣオフセットがそれぞれ１００（μＶ）であるとすれば、これらアンプが全て最大利得で動作させられる場合は前出した式（１）より、１（Ｖ）のＤＣオフセットが可変利得アンプ８ａ、８ｂの出力信号中にそれぞれ増幅されて含まれている。
【００６４】
可変利得アンプ１８ａ、１８ｂも最大利得８０（ｄＢ）で動作させられているので、オフセット電圧制御回路２０ａ、２０ｂは、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂが全て最大利得で動作させられている場合に、可変利得アンプ１８ａ、１８ｂから出力されるそれぞれのレプリカＤＣオフセットによって、可変利得アンプ８ａ、８ｂの出力信号中に含まれているこの回路固有の増幅されたＤＣオフセットを相殺するよう、演算器１６ａ、１６ｂの出力信号中にそれぞれ含まれる増幅されたＤＣオフセットを検出して、これら与えようとする電圧Ｅa 、Ｅb をそれぞれ求める。
【００６５】
そして、これら電圧Ｅa 、Ｅb は、タイミング制御回路２４から出力されるタイミング信号の出力により受信機が通常の受信状態になる際に、オフセット電圧制御回路２０ａ、２０ｂそれぞれに保持（ホールド）させる。
【００６６】
上述したように電圧電圧Ｅa 、Ｅb を求めた後、タイミング制御回路２４はＬo レベルのタイミング信号を出力して選択スイッチ２３を端子Ｂから端子Ａへ切り換えて、受信機を通常の受信状態にする。
【００６７】
Ｈi レベルのタイミング信号からＬo レベルのタイミング信号への切り換えは、受信機が起動してＨiレベルのタイミング信号を出力した後、予め定められた一定の短時間経過後に行うようにする。
従って、上述した電圧Ｅa 、Ｅb は受信機起動後の短時間で算出される。
【００６８】
受信機の起動時において、電源がＯＮになる毎に上述した電圧Ｅa 、Ｅb を求める動作をこのような短時間で行うことで、温度変化などによる回路固有のＤＣオフセットの発生量が電源ＯＮの毎に異なる場合であっても、可変利得アンプ８ａ、８ｂの出力信号に含まれる増幅されたＤＣオフセットを新たに求めたレプリカＤＣオフセットによって相殺することができる。
【００６９】
上述したこれら動作を図２乃至図４を参照してより具体的に説明する。
図３は、図１から取り出したオフセット電圧制御回路２０ａ周辺の構成図である。オフセット電圧制御回路２０ｂもオフセット電圧制御回路２０ａと同様な構成であり同様な動作をするので、両者を代表してオフセット電圧制御回路２０ａについて説明する。
【００７０】
実施の形態１に係るオフセット電圧制御回路２０ａの具体的な構成としては、例えば図４に掲げるものが考えられる。
【００７１】
図４中、２０１ａはＡ／Ｄ変換器であり、減算器１６ａの出力信号を入力してＡ／Ｄ変換する。２０２ａは平滑化回路であり、Ａ／Ｄ変換器２０１ａの出力信号を平滑化（平均化）して雑音の影響を低減し、減算器１６ａの出力信号中に含まれる増幅されたＤＣオフセットを高精度で検出するものである。
【００７２】
２０３ａはオフセット電圧計算回路であり、平滑化回路２０２ａから出力された増幅されたＤＣオフセットを入力し、このＤＣオフセットを０に相殺するために必要なレプリカＤＣオフセットの基となる電圧Ｅa を計算して出力するようになっている。
【００７３】
２０４ａはホールド回路であり、タイミング制御回路２４からの出力信号（タイミング信号）がＨi レベル（スルー信号）の場合は入力信号をそのまま素通しして出力するが、このタイミング信号がＬo レベル（ホールド信号）に変化した場合にその時刻の直前の入力信号（電圧）を保持（ホールド）し、このＬo レベル信号の受信中はその保持（ホールド）した電圧を出力し続けるようになっている。
【００７４】
２０５ａはＤ／Ａ変換器であり、ホールド回路２０４ａの出力、即ち、オフセット電圧計算回路２０３ａにより計算された値（デジタル値）をアナログ電圧に変換して出力するようになっている。
【００７５】
このように構成されたオフセット電圧制御回路２０ａでは、オフセット電圧計算回路２０３ａは、以下のようにして電圧Ｅa を算出する。
【００７６】
電源ＯＮとなって受信機が起動した状態において、ベースバンド信号中に含まれるＤＣオフセットがｘa （Ｖ）であり、可変利得アンプ１８ａが電圧発生器２２の出力に基づいた最大利得８０（ｄＢ）（真数で表すと１０80/20＝１０4）の固定した利得で動作させられ、オフセット電圧制御回路２０ａがａa （Ｖ）の電圧を出力している場合に、減算器１６ａの出力信号に含まれるＤＣオフセットがΔa （Ｖ）であるとすれば、式（２）が成立する。
Δa ＝ｘa −１０4・ａa           （２）
【００７７】
ここで、オフセット電圧計算回路２０３ａが、検出されたＤＣオフセットを０に相殺する電圧としてＥa （Ｖ）を算出して、オフセット電圧制御回路２０ａからａa（Ｖ）の電圧に代えてＥa （Ｖ）を出力することでΔａ （Ｖ）を０に相殺するから、この状態では式（３）が成立する。
Δa ＝ｘa −１０4・Ｅa ＝０          （３）
【００７８】
式（２）、（３）を用いてｘａ を消去すると、式（４）が得られる。
Ｅa ＝Δa ／１０4＋ａa         （４）
【００７９】
電源ＯＮとなって受信機が起動した状態で、オフセット電圧制御回路２０ａからの出力電圧がａa （Ｖ）の場合、減算器１６ａの出力信号に含まれる増幅されたＤＣオフセットであるΔa （Ｖ）が検出されれば、オフセット電圧計算回路２０３ａは、減算器１６ａの出力信号に含まれる増幅されたＤＣオフセットを０に相殺する電圧Ｅa （Ｖ）を、式（４）を用いて計算により求めることができる。さらに、オフセット電圧計算回路２０３ａは、ホールド回路２０４ａを介してその計算で求めた電圧Ｅa （Ｖ）を出力する。
【００８０】
このように実施の形態１に係る受信機は、電源がＯＮとなって受信機が起動した直後から予め定められたある短い一定時間内に、可変利得アンプ８ａ、１８ａの利得を最大利得に固定して動作させ、回路内部で発生しているこの回路固有のＤＣオフセットを０に相殺するために必要な電圧Ｅa を上述した処理によって決定する。
【００８１】
そして、この起動後の一定時間が経過すると、タイミング制御回路２４からはＨi レベルのタイミング信号（スルー信号）に代えてＬo レベルのタイミング信号（ホールド信号）が出力され、この受信機は電圧Ｅa を求める状態から通常の受信状態に切り替わる。
【００８２】
タイミング制御回路２４から出力されるタイミング信号がＨiレベルからＬoレベルに切り替わった時点で、ホールド回路２０４ａはこのタイミング信号に基づいてオフセット電圧計算回路２０３ａにより計算された電圧Ｅa を通常の受信状態で用いる電圧として保持（ホールド）する。
【００８３】
また、ホールド回路２８ａは、このＬo レベルのタイミング信号を受信している間は、この保持している電圧Ｅa を出力し続け、新たな電圧Ｅa の算出は行わない。
【００８４】
従って、通常の受信状態では、可変利得アンプ１８ａには既に前述のように求められてホールド回路２０４に保持されている電圧Ｅa （Ｖ）が常に印加されている。
【００８５】
通常の受信状態に移行することにより、アンテナ１を介して受信される受信信号の電力変化に応じて、利得電圧生成器１５からの制御信号に基づいて可変利得アンプ８ａの利得も変化し、可変利得アンプ８ａの出力信号であるベースバンド信号にもその利得に応じて増幅された回路内部で発生しているこの回路固有の増幅されたＤＣオフセットが含まれる。
【００８６】
ところで、可変利得アンプ１８ａは、可変利得アンプ８ａと同様な構成を有し、かつ前記従来例のように利得電圧生成器１５からの制御信号に基づいて、可変利得アンプ８ａと同一の利得で動作しているので、可変利得アンプ１８ａから出力されるレプリカＤＣオフセットはその利得の変化に応じて増減するが、それは可変利得アンプ８ａにより増幅されたこの回路固有のＤＣオフセットを０に相殺できる量である。
【００８７】
従って、この回路固有の増幅されたＤＣオフセットの成分は、上述した電圧Ｅa を可変利得アンプ１８ａで増幅したものを用いて減算器１６ａにおいて０に相殺されるので、通常の受信状態では、利得制御電圧生成器１５が出力する制御信号に基づいて可変利得アンプ８ａ、１８ａの利得が変化しても、減算器１６ａの出力、即ち、Ａ／Ｄ変換器１０ａへの入力信号の振幅はＤＣオフセットの影響が排除された一定値に保たれる。
【００８８】
なお、電圧Ｅa を可変利得アンプ８ａの入力点で減算することで、可変利得アンプ８ａの入力点においてＤＣオフセットを０に相殺する構成も考えられる。
【００８９】
しかし、一般に、可変利得アンプの内部で発生するＤＣオフセットは利得と共に変化するので、電圧Ｅa を可変利得アンプ８ａの入力点で減算する構成では、ローパスフィルタ６ａ内部で発生するＤＣオフセットは除去できるが、可変利得アンプ８ａ内部で発生して利得と共に変化するＤＣオフセットまでは除去できない。
【００９０】
これに対し、実施の形態１の構成では、電圧Ｅa を可変利得アンプ１８ａで増幅してから可変利得アンプ８ａの出力信号から減算するように構成しているので、可変利得アンプ１８ａに可変利得アンプ８ａと同等なアンプ素子を用いることで、可変利得アンプ８ａ、１８ａの内部で発生するＤＣオフセット量が利得の変化に対応して変化するので、利得がどのように変化しても、ローパスフィルタ６ａから出力されるＤＣオフセットと共に可変利得アンプ８ａ内部で発生するＤＣオフセットをも０に相殺できる。
【００９１】
従って、上記実施の形態１によれば、ベースバンド信号からレプリカＤＣオフセットを減算しているだけであるから、従来の構成のように、ベースバンド信号のスペクトルが削られることなく、ＤＣオフセットを除去できる。また、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【００９２】
なお、上述した説明では、オフセット電圧制御回路２０ａの入力信号を減算器１６ａの出力信号として説明したが、Ａ／Ｄ変換器１０ａの出力信号としても良い。
この場合は、オフセット電圧制御回路２０ａにおけるＡ／Ｄ変換器２０１ａは、Ａ／Ｄ変換器１０ａにより代用されるので、構成が簡易になる。
【００９３】
ところで、電圧Ｅa 、Ｅb を設定する動作は、図２で説明したような電源がＯＮとなって受信機が起動された直後の一定時間内に行うだけではなく、通常の受信状態における非受信時に行っても良い。
【００９４】
即ち、電源ＯＮ直後の受信機の起動後に行う前述した電圧Ｅa 、Ｅb の設定動作を、図５に示すような動作タイミングで、受信器の受信状態の合間の非受信状態においても断続的に行ってもよい。
【００９５】
近年の移動体通信システムでは、時分割により同一周波数を複数のユーザが使用する形態が取られ、通信は割り当てられたタイムスロットのみで行うので通信の空き時間が存在する。
【００９６】
この通信の空き時間を利用して、電圧Ｅa 、Ｅb の設定動作を断続的に行う。この処理には、温度変動等によりベースバンド信号に含まれるＤＣオフセット量が変化した場合であっても、レプリカＤＣオフセットがその変化に柔軟に追随できるという利点がある。
【００９７】
なお、後述する実施の形態２乃至３の場合も同様に、受信器の受信状態の合間の非受信状態においてレプリカＤＣオフセットを断続的に求めるようにしてもよい。
【００９８】
実施の形態２．
実施の形態１で図１に示したオフセット電圧制御回路２０ａ、２０ｂの構成としては、図４に示した構成の他に以下に述べるような構成を採用してレプリカＤＣオフセットを発生させても良い。
【００９９】
図５は実施の形態２に係る受信機（ダイレクトコンバージョン受信機）中のオフセット電圧制御回路２０ａの構成図である。オフセット電圧制御回路２０ａ、２０ｂは同様な構成なので、ここでも実施の形態１と同様に両者を代表してオフセット電圧制御回路２０ａについて説明する。
【０１００】
図５中、実施の形態２における新たな構成として、２０６ａは減算器１６ａの出力信号を入力して、その入力信号の正負を判別し、その正負に応じて２値の信号、「１」又は「０」のいずれかを出力する比較器である。
【０１０１】
また、２０７ａは比較器２０６ａからの出力信号を平滑化（平均化）すると共に、それら出力信号「１」、「０」の出力数をそれぞれカウントしていずれか一方のカウント数が予め定められたあるしきい値を越えた場合にそのカウント数に先に達した方の出力信号を出力すると共に、そのカウントをリセットして再度カウント動作を行うランダムウォークフィルタ（以下、ＲＷＦという）。
【０１０２】
さらに、２０８ａはＲＷＦ２０７ａの出力信号に基づいてＤＣオフセットを０に相殺するための電圧を増加、減少させる制御を行う電圧制御回路である。
【０１０３】
このように構成されたオフセット電圧制御回路２０ａは、前記実施の形態１と同様に電源がＯＮになって受信機が起動すると、選択スイッチ２３はタイミング制御回路２４からのＨi レベルのタイミング信号に基づいて端子Ｂを選択するので、以下に示すような電圧Ｅa を算出する動作を行う。
【０１０４】
減算器１６ａの出力信号は、比較器２０６ａに入力されて、その正負が判別される。比較器２０６ａは、入力信号が正の場合に「１」の信号を、負の場合に「０」の信号を出力するものとすれば、減算器１６ａの出力信号中に増幅された正のＤＣオフセットが存在する場合は、比較器２０６ａの出力信号中には「１」の信号が多く含まれる。
【０１０５】
逆に、減算器１６の出力信号中に負のＤＣオフセットが存在する場合には、比較器２０６ａの出力信号中には「０」の信号が多く含まれている。
【０１０６】
比較器２０６ａの出力は、ＲＷＦ２０７ａに入力され平滑化（平均化）されて雑音の影響が低減される。それと共に、ＲＷＦ２０７ａは、図示しない内部カウンタを用いて、入力信号中の「１」の数のカウントが、「０」の数のカウントより先にある予め定められたあるしきい値以上になった場合に「１」を出力して内部カウンタをリセットする。
【０１０７】
逆に、入力信号中の「０」の数のカウントが、「１」の数のカウントより先にある予め定められたあるしきい値以上になった場合に「０」を出力して内部カウンタをリセットする動作を繰り返す。
【０１０８】
従って、減算器１６ａからの出力信号中に例えば正のＤＣオフセットが含まれている場合、比較器２０６ａからの出力信号中には前述のように「１」の信号が多く含まれるので、ＲＷＦ２０７ａからは「１」の信号が出力される。
【０１０９】
電圧制御回路２０８ａは、ＲＷＦ２０７ａの出力が「１」である場合は、減算器１６ａの出力信号中にはまだ相殺されていないＤＣオフセットが多く含まれていることから、出力値（ＤＣオフセットを相殺する電圧）を増加させる。
【０１１０】
逆に、ＲＷＦ２０７ａの出力が「０」である場合には、減算器１６ａの出力信号中ではＤＣオフセットが相殺され過ぎていることからこの出力値を減少させる。
【０１１１】
電圧制御回路２０８ａからの出力電圧は、ホールド回路２０４ａを介してＤ／Ａ変換器２０５ａに入力されてアナログ電圧に変換され、可変利得アンプ１８ａに入力される。そして、さらに可変利得アンプ１８ａにより増幅されて、減算器１６ａにおいて増幅されたベースバンド信号から減算される。
【０１１２】
従って、減算器１６ａの出力信号中に正のＤＣオフセットが存在する場合には、ＲＷＦ２０７ａからの出力が「１」の信号となるので、電圧制御回路２０８ａは出力値を増加させ、その結果、Ｄ／Ａ変換器２０６ａの出力も増加し、可変利得アンプ１８ａの出力が増加する。
即ち、ベースバンド信号から減算されるレプリカＤＣオフセット量が増加して、ベースバンド信号に含まれる正のＤＣオフセットが０に近づく。
【０１１３】
一方、減算器１６ａの出力信号中に負のＤＣオフセットが存在する場合も上記の場合と同様、この場合は、比較器２０５ａからは「０」が、ＲＷＦ２０７ａからは「０」がそれぞれ出力され、電圧制御回路２０８ａは出力値を減少させて、その結果、Ｄ／Ａ変換器２０５ａからの出力も減少し、可変利得アンプ１８ａからの出力が減少する。
【０１１４】
即ち、可変利得アンプ８ａからの出力であるベースバンド信号から減算されるレプリカＤＣオフセットが減少して、ベースバンド信号に含まれる負のＤＣオフセットが０に近づく。
【０１１５】
上述したこれら処理は、実施の形態１と同様に、タイミング制御回路２４からＨｉ レベルの信号が出力されている間、即ち、受信機が起動した後の短時間に繰り返されることによって、増幅されたベースバンド信号に含まれる増幅されたＤＣオフセットの成分は０に収束する。
【０１１６】
そして、この起動後の一定時間が経過すると、タイミング制御回路２４から出力されるタイミング信号はＨi レベルからＬo レベルに切り替えられ、この受信機はレプリカＤＣオフセットを求める状態から通常の受信状態（ＤＣオフセットを０に相殺する状態）に切り替わる。
【０１１７】
通常の受信状態に切り替わった後の動作（電圧電圧Ｅa 、Ｅb の保持、ＤＣオフセットの相殺等の動作）は実施の形態１と同様なのでその説明は省略する。
【０１１８】
このように、図５に示した構成によっても、図３に示した構成と同様に、可変利得アンプ８ａの出力である増幅されたベースバンド信号に含まれるＤＣオフセットの影響を排除できる。
【０１１９】
従って、上記実施の形態２によれば、ベースバンド信号からレプリカＤＣオフセットを減算しているだけであるから、従来の構成のように、ベースバンド信号のスペクトルが削られることなく、ＤＣオフセットを除去できる。また、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１２０】
なお、上述した説明では、オフセット電圧制御回路２０ａの入力信号を減算器１６ａの出力信号として説明したが、Ａ／Ｄ変換器１０ａの出力信号としても良い。
即ち、Ａ／Ｄ変換器１０ａからの出力信号のMSB（most  significant  bit）は、減算器１６ａの出力の正負に応じて「１」、「０」の値となり、比較器２０６ａからの出力と同一なので、比較器２０６ａが不要となり構成が簡易になる。
【０１２１】
実施の形態３．
実施の形態１、２において、非受信状態でのレプリカＤＣオフセットの生成及び通常の受信状態でのＤＣオフセットの０への相殺は以下に示すような構成で行ってもよい。
【０１２２】
図６は、実施の形態３に係る受信機（ダイレクトコンバージョン受信機）の構成図である。
図６中、実施の形態３では実施例１、２において２つ用いていた可変利得アンプ１８ａ、１８ｂを１つの可変利得アンプ１８としてまとめ、また、オフセット電圧制御回路２０ａ、２０ｂも１つのオフセット電圧制御回路２０としてまとめてそれぞれ構成している。
【０１２３】
また、３４は平均電圧検出器であり、減算器１６ａ、１６ｂの出力信号（出力電圧）を入力して、これら信号の平均電圧を出力するようになっている。
そして、オフセット電圧制御回路２０は、平均電圧検出器３４からの出力を入力して、実施の形態１、２と同様に平均電圧検出器３４からの出力が０に相殺するよう、出力電圧Ｅを制御するようになっている。
【０１２４】
図８は、図７から取り出したオフセット電圧制御回路２０周辺の構成図である。実施の形態３に係るオフセット電圧制御回路２０の具体的な構成としては、例えば実施の形態１（図４）乃至実施の形態２（図５）において既に説明したものが考えられる。
ここでは説明の便宜上、オフセット電圧制御回路２０の内部構成が、具体的に図３（実施の形態１）に示したものを例として取り上げ、図３乃至図７を参照して説明する。
【０１２５】
このような実施の形態３に係る受信機のオフセット電圧制御回路２０では、以下のようにして電圧Ｅが算出される。
【０１２６】
電源ＯＮとなって受信機が起動した後は、平均電圧検出器３４は減算器１６ａ、１６ｂの出力を入力して、これら入力信号の平均電圧を出力している。
即ち、減算器１６ａの出力をΔa 、減算器１６ｂの出力をΔb 、平均電圧検出器３４の出力をΔとすると、平均電圧検出器３４は式（５）に従ってΔを計算して出力する。
Δ＝（Δa ＋Δb ）／２          （５）
そして、平均電圧検出器３４の出力は、オフセット電圧制御回路２０に入力される。
【０１２７】
電源ＯＮとなって受信機が起動した段階において、減算器１６ａ、１６ｂに入力される２つのベースバンド信号中に含まれるＤＣオフセットがそれぞれｘa 、ｘb （Ｖ）であり、可変利得アンプ１８が電圧発生器２２の出力に基づいた最大利得８０（ｄＢ）（真数で表すと１０80/20＝１０4）の固定した利得で動作させられ、オフセット電圧制御回路２０がａ（Ｖ）の電圧を出力している場合に、減算器１６ａ、１６ｂの出力信号中に含まれるＤＣオフセットがそれぞれΔa 、Δb （Ｖ）であるとすれば、式（６）が成立する。
Δa ＝ｘa −１０4 ・ａ
Δb ＝ｘb −１０4 ・ａ          （６）
【０１２８】
ここで、ｘa ＝ｘb と仮定すると、式（６）よりΔa ＝Δb となる。
そこで、
ｘ＝ｘa ＝ｘb   、  Δ＝Δa ＝Δb           （７）
とおくと、式（８）が成り立つ。
Δ＝ｘ−１０4 ・ａ          （８）
【０１２９】
ここで、オフセット電圧計算回路が、検出されたＤＣオフセットを０に相殺する電圧としてＥ（Ｖ）を算出して、オフセット電圧制御回路２０からａ（Ｖ）の電圧に代えてＥ（Ｖ）を出力してΔ（Ｖ）を０に相殺するから、この状態では式（９）が成立する。
Δ＝ｘ−１０4 ・Ｅ＝０          （９）
【０１３０】
式（８）、（９）を用いてxを消去すると、式（１０）が得られる。
Ｅ＝Δ／１０4 ＋ａ          （１０）
【０１３１】
オフセット電圧制御回路２０内のオフセット電圧計算回路は、オフセット電圧制御回路２０の出力電圧がａ（Ｖ）の場合のＤＣオフセットである電圧Δ（Ｖ）の値を用いて、レプリカＤＣオフセットとなる電圧Ｅ（Ｖ）を式（１０）により計算する。
【０１３２】
電源がＯＮとなって受信機が起動した段階で、オフセット電圧制御回路２０からの出力電圧がａ（Ｖ）の場合、平均電圧検出器３４の出力電圧（減算器１６ａ、１６ｂの出力電圧の平均値）であるＤＣオフセットの平均値Δ（Ｖ）が検出されれば、オフセット電圧計算回路は、減算器１６ａ、１６ｂの出力に含まれる増幅されたＤＣオフセットを０に相殺する電圧Ｅ（Ｖ）を式（１０）を用いて計算により求めることができる。
【０１３３】
さらに、オフセット電圧計算回路は、ホールド回路２０４ａ、Ｄ／Ａ変換回路２０５ａを介してその計算値を可変利得アンプ１８に出力する。
【０１３４】
このように実施の形態３に係る受信機は、実施の形態１と同様に、受信機が電源ＯＮとなって起動した直後から予め定められたある短い一定時間内に、可変利得アンプ８、１８の利得を最大利得に固定して動作させ、回路内部で発生しているこの回路固有のＤＣオフセットを０に相殺するために必要な電圧Ｅを上述した処理によって決定する。
【０１３５】
そして、この起動後の一定時間が経過すると、タイミング制御回路２４からはＨi レベルのタイミング信号に代えてＬo レベルのタイミング信号が出力され、この受信機はレプリカＤＣオフセットを求める状態から通常の受信状態に切り替わる。
【０１３６】
タイミング制御回路２４から出力されるタイミング信号がＨi レベルからＬoレベルに切り替わった時点で、実施の形態１と同様に、オフセット電圧制御回路２０のホールド回路はタイミング信号の受信に基づいてオフセット電圧計算回路により計算された電圧Ｅ（Ｖ）を通常の受信状態で用いる電圧として保持（ホールド）する。
【０１３７】
また、このホールド回路は、このＨi レベルのタイミング信号を受信している間は、この保持された電圧Ｅ（Ｖ）が可変利得アンプ１８に与えられる。
【０１３８】
そして、可変利得アンプ１８から出力されるレプリカＤＣオフセットが減算器１６ａ、１６ｂにそれぞれ与えられることで、前述したようなこの回路固有のＤＣオフセットは減算器１６ａ、１６ｂにおいてそれぞれ実施の形態１と同様に相殺することができる。
【０１３９】
上述した説明は、可変利得アンプ８ａ、８ｂから出力される各々のベースバンド信号に含まれるＤＣオフセットがそれぞれ等しく（ｘa ＝ｘb ）、式（７）の仮定が成立することを前提としている。
【０１４０】
この場合は、式（１０）により計算された電圧Ｅ（Ｖ）をＤ／Ａ変換器を介して出力させれば、減算器１６ａ、１６ｂの出力信号中のＤＣオフセットは完全に０に相殺できる。
【０１４１】
しかし、一般には、素子の特性のばらつき等により、厳密にはｘa ＝ｘb という仮定は成立しない場合が多いので、実施の形態３の構成では、減算器１６ａ、１６ｂの出力のＤＣオフセットは厳密には０に相殺できない。
【０１４２】
しかし、ｘa とｘb との値に大きな差がなければ、ＤＣオフセットは非常に小さな値にすることができ、実用上問題はない。
【０１４３】
例えば、ｘa ＝１（Ｖ）、ｘb ＝０．９（Ｖ）の場合について考察すると以下のようになる。
可変利得アンプ１８の最大利得を８０（ｄＢ）（真数で表すと１０80/20＝１０4）、ａ＝５０（μＶ）の場合は、Δa 、Δb は式（６）より、
Δa ＝１−１０4×５０×１０-6＝０．５（Ｖ）
Δb ＝０．９−１０4×５０×１０-6＝０．４（Ｖ）
である。
【０１４４】
一方、平均電圧検出器３４出力は、
Δ＝（Δa ＋Δb ）／２＝０．４５（Ｖ）          （５）
である。
【０１４５】
従って、オフセット電圧制御回路２０内のオフセット電圧計算回路が式（１０）により電圧Ｅ（Ｖ）を計算すると、
Ｅ＝０．４５／１０4 ＋５０×１０-6＝９５（μＶ）        （８）
となる。
【０１４６】
従って、オフセット電圧制御回路２０の出力は９５（μＶ）となるので、減算器１６ａ、１６ｂの出力信号に含まれる増幅されたＤＣオフセットはそれぞれ、１−１０4×９５×１０-6＝０．０５（Ｖ）
０．９−１０4 ×９５×１０-6＝−０．０５（Ｖ）        （１４）
となって、十分に小さな値に低減される。
【０１４７】
オフセット電圧制御回路２０の構成は、図５に示すような構成のものであっても良いことは実施の形態２の説明から明らかである。この場合も、減算器１６ａ、１６ｂの出力信号に含まれる増幅されたＤＣオフセットは十分に小さな値に制御することができる。
【０１４８】
このように、実施の形態３では、準同期検波された可変利得アンプ８ａ、８ｂの出力である２つの増幅されたベースバンド信号に含まれる増幅されたＤＣオフセットの値の平均値に基づいてレプリカＤＣオフセットを生成するように構成しているので、この構成は、可変利得アンプ８ａ、８ｂの各出力のＤＣオフセットの量に大きな差異がない場合に適用できる。
【０１４９】
従って、上記実施の形態３によれば、ベースバンド信号からレプリカＤＣオフセットを減算しているだけであるから、従来の構成のように、ベースバンド信号のスペクトルが削られることなく、ＤＣオフセットを除去できる。また、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１５０】
また、実施の形態１、２において２個必要であったレプリカＤＣオフセットを出力する可変利得アンプと、オフセット電圧制御回路をそれぞれ１個に削減してまとめて構成することで、回路構成を簡易にできるという利点がある。
【０１５１】
実施の形態４．
例えば、減算器１６ａ、１６ｂの入力点での増幅されたＤＣオフセットがそれぞれ予め分かっていれば、可変利得アンプ１８ａ、１８ｂの入力点にこれらＤＣオフセットをそれぞれ０に相殺するための電源をそれぞれ与えることで、減算器１６ａ、１６ｂの出力信号からＤＣオフセットの影響を排除するようにしてもよい。
【０１５２】
図８は、実施の形態４に係る受信機（ダイレクトコンバージョン受信機）の構成図である。
図８に示す受信機では、電圧制御回路２０ａ、２０ｂに代えて、それぞれのＤＣオフセットを０に相殺する固定電圧を発生する固定電圧発生器３６ａ、３６ｂを設けてある。
【０１５３】
固定電圧発生器３６ａ、３６ｂの出力電圧は、受信機の製造過程において、受信機が通常の受信状態の場合の減算器１６ａ、１６ｂの出力信号に含まれるこの回路固有のＤＣオフセットを予め調べて、それぞれのＤＣオフセットを０に相殺するように電圧Ｅa 、Ｅb をそれぞれ決定する。
【０１５４】
実施の形態１乃至２では計算によりレプリカＤＣオフセットとなる電圧Ｅa 、Ｅb を求めていたが、この場合では、受信機の製造過程で予め固定して設定したレプリカＤＣオフセットを与えているので、実施の形態１乃至２に比べて温度影響に対するＤＣオフセットの変動への追随は柔軟でないが、オフセット電圧制御回路を必要としないので回路構成が簡易になるという利点がある。
【０１５５】
また、図９は、実施の形態３の構成が実施の形態１乃至２の構成を簡易にしたことに対応して、１つの可変利得アンプ１８と１つの固定レプリカＤＣオフセット発生器３６によって図８の回路構成を簡易に構成したものである。
【０１５６】
固定電圧発生器３６の出力電圧は、受信機の製造過程において、受信機が通常の受信状態の場合の減算器１６ａ、１６ｂの出力信号に含まれるこの回路固有のＤＣオフセットの平均を０に相殺するように電圧Ｅを決定する。
【０１５７】
従って、上記実施の形態４によれば、ベースバンド信号からレプリカＤＣオフセットを減算しているだけであるから、従来の構成のように、ベースバンド信号のスペクトルが削られることなく、ＤＣオフセットを除去できる。また、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１５８】
また、実施の形態３では計算により電圧Ｅを求めていたが、ここでは、受信機の製造過程で予め固定設定した電圧を与えているので、実施の形態３に比べ温度影響に対するＤＣオフセットの変動への追随は柔軟でないが、２つのベースバンド信号に含まれるＤＣオフセット量がほぼ等しい場合には、オフセット電圧制御回路を必要とせず、図９の構成が適用できるので回路構成が簡易になるという利点がある。
【０１５９】
【発明の効果】
この発明によれば、位相変移変調されたラジオ信号を受信してベースバンド信号を生成すると共に前記ラジオ信号の電力に応じて前記ベースバンド信号を増幅する受信機において、信号を受信する受信回路固有の直流オフセット電圧を前記ベースバンド信号を増幅する手段と少なくとも同等な手段を用いて出力する直流オフセット電圧出力手段と、受信回路が受信した受信信号から生成され受信回路固有の直流オフセット電圧成分を含んだベースバンド信号から直流オフセット電圧出力手段が出力した直流オフセット電圧成分を相殺し出力する直流オフセット電圧相殺手段とを備えたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６０】
また、直流オフセット電圧出力手段は、非通話状態での直流オフセット電圧相殺手段の出力に基づいて受信回路固有の直流オフセット電圧成分の大きさを定める直流オフセット電圧制御回路を含むようにしたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６１】
また、直流オフセット電圧出力手段は、非通話状態での第１の直流オフセット電圧相殺手段の出力と非通話状態での第２の直流オフセット電圧相殺手段の出力との平均値に基づいて受信回路固有の直流オフセット電圧成分の大きさを定める直流オフセット電圧制御回路を含むようにしたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６２】
また、直流オフセット電圧制御回路は、直流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力を平滑化する平滑化回路と、平滑化回路の出力電圧中から受信回路固有の直流オフセット電圧成分の影響を排除する大きさに直流オフセット電圧の大きさを算出する直流オフセット電圧計算回路と、タイミング制御回路から出力されるスルー信号に基づいて直流オフセット電圧計算回路が算出する直流オフセット電圧を出力すると共にタイミング制御回路から出力されるホールド信号に基づいて直流オフセット電圧計算回路が最後に算出した直流オフセット電圧を保持して出力するホールド回路と、ホールド回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６３】
また、直流オフセット電圧制御回路は、直流オフセット相殺手段の出力結果の正負を判定する判定回路と、判定回路が出力する正負の判定結果の数を計数して正又は負のいずれかの計数値が予め定められた数に達した場合にその達した方の判定結果を出力して再び計数をやり直すランダムフォークフィルタと、ランダムフォークフィルタの出力に基づいて受信回路固有の直流オフセット電圧成分を相殺する大きさに直流オフセット電圧の大きさを定める電圧調節回路と、タイミング制御回路から出力されるスルー信号に基づいて電圧調整回路が定めた直流オフセット電圧を出力すると共にタイミング制御回路から出力されるホールド信号に基づいて電圧調整回路が最後に定めた直流オフセット電圧を保持して出力するホールド回路と、ホールド回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６４】
また、タイミング制御回路は、電源投入直後から予め定められた時刻までの間にスルー信号を出力するようにしたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６５】
また、タイミング制御回路は、非通話時にホールド信号を出力するようにしたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【０１６６】
また、直流オフセット電圧出力手段を、受信回路固有の直流オフセット電圧成分を相殺する予め求められた電圧を発生する固定電圧発生手段としたので、受信機から出力されるべき復調データのデータ判定の際にデータ誤り判定の原因となるベースバンド信号に含まれる受信機の回路内部で発生するこの回路固有のオフセット電圧を排除することのできる受信機を得ることができる。
【図面の簡単な説明】
【図１】  実施の形態１に係る受信機の説明図である。
【図２】  実施の形態１に係る受信機の説明図である。
【図３】  実施の形態１に係る受信機の説明図である。
【図４】  実施の形態１に係る受信機の説明図である。
【図５】  実施の形態２に係る受信機の説明図である。
【図６】  実施の形態３に係る受信機の説明図である。
【図７】  実施の形態３に係る受信機の説明図である。
【図８】  実施の形態４に係る受信機の説明図である。
【図９】  実施の形態４に係る受信機の説明図である。
【図１０】  従来のダイレクトコンバージョン受信機の説明図である。
【図１１】  従来のダイレクトコンバージョン受信機の説明図である。
【符号の説明】
１６ａ、１６ｂ  減算器、１８、１８ａ、１８ｂ  可変利得アンプ、
２０、２０ａ、２０ｂ  オフセット電圧制御回路、２２  電圧発生器、
２３  選択スイッチ、２４  タイミング制御回路、
２０１ａ  Ａ／Ｄ変換器、２０２ａ  平滑化回路、
２０３ａ  オフセット電圧計算回路、２０４ａ  ホールド回路、
２０５ａ  Ｄ／Ａ変換器、２０６ａ  比較器、
２０７ａ  ランダムウォークフィルタ、２０８ａ  電圧制御回路、
３４  平均電圧検出器、３６、３６ａ、３６ｂ、固定電圧発生器。
【図１】
0003731276.tif 000002
【図２】
0003731276.tif 000003
【図３】
0003731276.tif 000004
【図４】
0003731276.tif 000005
【図５】
0003731276.tif 000006
【図６】
0003731276.tif 000007
【図７】
0003731276.tif 000008
【図８】
0003731276.tif 000009
【図９】
0003731276.tif 000010
【図１０】
0003731276.tif 000011
【図１１】
0003731276.tif 000012