(57)【特許請求の範囲】
【請求項１】
素子電極上に回路基板との接合のためのバンプが形成された半導体素子の前記バンプと回路基板上に形成された基板電極とを接合する半導体素子の基板への接合方法において、前記バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成され、前記基板電極上に所定金属材料からなる接合パッドが形成されてなり、加熱した前記バンプと加熱した前記接合パッドとを当接させた接合部を所定温度に飽和させるプリヒート工程と、前記接合部に加熱と超音波加振とを行って前記接合部を金属融着させる仮接合工程と、金属融着状態にある前記接合部を所定温度に加熱して金属の拡散により前記接合部を接合する本接合工程とを行うことを特徴とする半導体素子の基板への接合方法。
【請求項２】
バンプを形成するＴｉ層の厚さが０．１〜０．５μｍ、Ｎｉ層の厚さが５〜１５μｍ、Ａｕ層の厚さが１〜３μｍであることを特徴とする請求項１記載の半導体素子の基板への接合方法。
【請求項３】
接合パッドが、基板電極上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｉｎ、Ｓｂのいずれか１種類以上の金属により形成されてなることを特徴とする請求項１記載の半導体素子の基板への接合方法。
【請求項４】
接合パッドの周囲に接合パッドの溶出を防止する溶出防止壁を形成したことを特徴とする請求項１または３記載の半導体素子の基板への接合方法。
【請求項５】
溶出防止壁が、２〜５μｍの高さに形成されてなることを特徴とする請求項４記載の半導体素子の基板への接合方法。
【請求項６】
溶出防止壁が、接合パッドが溶融した溶融金属との濡れ性の悪い絶縁材料により形成されてなることを特徴とする請求項４または５記載の半導体素子の基板への接合方法。
【請求項７】
請求項１〜６の何れかの半導体素子の基板への接合方法にて、半導体素子を回路基板に接合した後、前記半導体素子に密閉封止処理を施し、前記密閉封止処理は、半導体素子を密閉封止するキャップを取り付ける工程を有することを特徴とする半導体素子の実装方法。
【請求項８】
キャップを絶縁材料により形成し、その内面または外面に導体層を形成し、この導体層を回路基板上の接地電位部位に接続させてなることを特徴とする請求項７記載の半導体素子の実装方法。
【請求項９】
キャップを金属材料で形成し、このキャップを回路基板上の接地電位部位に接続させてなることを特徴とする請求項７記載の半導体素子の実装方法。
【請求項１０】
キャップの表面上にフィン状の凹凸が形成されてなることを特徴とする請求項７〜９の何れかに記載の半導体素子の実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を回路基板に接合する方法及び半導体素子を回路基板に実装する方法に関するものである。
【０００２】
【従来の技術】
半導体素子は高集積化の進展による小型化に伴って、その実装技術においても実装密度向上の要求から、樹脂モールド前の半導体素子を直接基板に装着し、その後に樹脂モールドを施す実装技術が開発されている。この半導体素子を基板に直接実装する技術として、半導体素子上の電極に半田等によりバンプを形成し、基板上に形成された電極と前記バンプとを直接接続した後、半導体素子に樹脂モールド等による密閉封止を施す実装技術が知られている。
【０００３】
図９（ａ）（ｂ）は上記実装技術の従来方法を示すものである。同図（ａ）において、半導体素子３０の素子電極３２上にはバンプ３１が形成されている。このバンプ３１は高融点半田による半田球３１ａを低融点半田３１ｂにより素子電極３２に接合して形成される。一方、基板３３上に形成された基板電極３４には、低融点半田ペースト３５が塗布されている。前記バンプ３１と基板電極３４とを同図（ｂ）に示すように当接させ、低融点半田が溶融する温度で加熱することにより、低融点半田ペースト３５が溶融して前記半田球３１ａと基板電極３４とが接続され、ひいては素子電極３２と基板電極３４とが接続され、半導体素子３０の基板３３への実装がなされる。
【０００４】
【発明が解決しようとする課題】
しかしながら，上記従来技術においては、半田付けのためにフラックスが使用されるため、フラックスの洗浄工程が不可欠となる。この洗浄工程は、ウェット工程であるため、洗浄液の処理等の設備が必要で、実装コストが増加する問題点があった。また、洗浄が完全になされているか否かの見極めが困難である問題点もあり、洗浄不十分であった場合にはフラックス中に含まれるハロゲン等のイオンにより電極に腐食を発生させる原因となる。
【０００５】
また、半導体素子の電気的検査時に、比較的柔らかな材質により形成されたバンプ（上記従来例では、高融点半田部３１ａが、それに該当する）に検査プローブを接触させることになり、検査プローブ表面に異質金属が付着するプローブ汚染が生じる問題点があった。
【０００６】
本発明は、上記従来の実装技術の問題点に鑑みて創案されたもので、フラックスを使用することなく半導体素子の基板への直接装着を可能とすると共に、半導体素子の検査時にプローブ汚染を生じさせない半導体素子の基板への接合方法及び実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本願の第１発明の半導体素子の基板への接合方法は、上記目的を達成するため、素子電極上に回路基板との接合のためのバンプが形成された半導体素子の前記バンプと回路基板上に形成された基板電極とを接合する半導体素子の基板への接合方法において、前記バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成され、前記基板電極上に所定金属材料からなる接合パッドが形成されてなり、加熱した前記バンプと加熱した前記接合パッドとを当接させた接合部を所定温度に飽和させるプリヒート工程と、前記接合部に加熱と超音波加振とを行って前記接合部を金属融着させる仮接合工程と、金属融着状態にある前記接合部を所定温度に加熱して金属の拡散により前記接合部を接合する本接合工程とを行うことを特徴とする。
【０００８】
この接合方法におけるプリヒート工程は次の仮接合工程における金属融着を容易になさせる作用をなし、仮接合工程は加熱と超音波加振とにより接合部に金属融着を生じさせて接合部を仮接合する作用をなす。接合部に金属融着が生じた状態で加熱することにより金属の拡散が促進され、バンプと基板電極とが接合する本接合工程がなされる。以上の工程により半導体素子は回路基板に接合されるので、従来方法におけるフラックスの使用がないので、腐食やフラックス洗浄の設備やコストを削減することができる。
【０００９】
上記プリヒート工程における加熱温度を半導体素子側が３００〜４００℃、回路基板側が１５０〜２５０℃にすること、プリヒート工程における加熱時間を１〜５秒にすることにより、半導体素子への熱的悪影響を回避し、酸化膜の発生を抑制して次工程における金属融着が容易となる最適の加熱温度及び加熱時間となる。
【００１０】
上記仮接合工程における超音波の加振出力を１バンプ当たり３０〜８０ｍＷにすること、仮接合工程における超音波の加振時間を１０〜１００ｍ秒にすることにより、半導体素子への悪影響を回避しつつ接合部の酸化膜を除去して金属融着させる最適の加振出力及び加振時間となる。
【００１１】
上記仮接合工程における超音波加振を回路基板側から行うことにより、半導体素子への悪影響をより軽減させることができる。
【００１２】
上記仮接合工程における接合部の加熱温度を半導体素子側が３００〜４００℃、回路基板側が１５０〜２５０℃とすることにより、半導体素子への悪影響を回避しつつ接合部の酸化膜を除去して金属融着を促進させる最適の加熱温度となる。
【００１３】
上記本接合工程における加熱温度を２００〜４００℃とすること、本接合工程における加熱時間を６０〜１２０秒とすることにより、半導体素子への悪影響を回避し、接合部の合金化して接合するに最適の加熱温度及び加熱時間となる。
【００１５】
また、バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成されているので、Ｔｉ層は素子電極とＮｉ層との間における金属間化合物生成を防止する。また、Ｎｉ層はバンプ高さを所要高さに形成することに寄与すると共に熱的信頼性を確保する。また、Ａｕ層はバンプの腐食に対する信頼性を確保する。また、バンプがこのような積層構造により形成されているので、半導体素子の電気的検査時に検査プローブを当接させてもプローブ汚染を生じない。また、基板電極上に接合パッドが形成されているので接合が容易になされる。
【００１７】
上記バンプを形成するＴｉ層の厚さが０．１〜０．５μｍ、Ｎｉ層の厚さが５〜１５μｍ、Ａｕ層の厚さが１〜３μｍに形成すると、コスト高になることを抑えて、Ｔｉ層による金属間化合物生成の防止、Ｎｉ層による熱的衝撃からの緩衝効果、Ａｕ層による腐食に対する信頼性を確保するのに最適の構成とすることができる。
【００１８】
上記接合パッドを基板電極上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｉｎ、Ｓｂのいずれか１種類以上の金属により形成することにより、これらが半導体材料への拡散を発生させる温度より低温で溶融する材料であるため、半導体素子の特性に変化を与えることが防止できる。
【００１９】
上記接合パッドの周囲に接合パッドの溶出を防止する溶出防止壁を形成することにより、接合金属の不要部位への溶出を防止し、接合状態を安定させることができる。
【００２０】
上記溶出防止壁を２〜５μｍの高さに形成することにより、接合金属の溶出防止が可能にしてバンプと接合パッドとの接合を阻害しない最適の状態を得ることができる。
【００２１】
上記溶出防止壁を接合パッドが溶融した溶融金属との濡れ性の悪い絶縁材料により形成することによって、溶出した接合金属が溶出防止壁に付着せず、溶出防止が容易となる。
【００２２】
本願の第２発明の半導体素子の実装方法は、上記半導体素子の基板への接合方法にて、半導体素子を回路基板に接合した後、前記半導体素子に密閉封止処理を施し、前記密閉封止処理は、半導体素子を密閉封止するキャップを取り付ける工程を有することを特徴とする。
また、上記キャップを絶縁材料で形成し、その内面または外面に導体層を形成し、この導体層を回路基板上の接地電位部位に接続することにより、半導体素子を密閉封止して吸湿に対する信頼性を確保するキャップに、静電シールドの効果を付与させることができる。
【００２３】
上記キャップを金属材料で形成し、キャップを回路基板上の接地電位部位に接続することにより、半導体素子を密閉封止して吸湿に対する信頼性を確保するキャップに、静電シールドの効果を付与させることができる。
【００２４】
上記キャップの表面上にフィン状の凹凸を形成することにより、半導体素子を密閉封止して吸湿に対する信頼性を確保するキャップの表面積が増加することになり、半導体素子が動作中に発生させる熱量の外部放散を容易にすることができる。
【００２５】
【発明の実施の形態】
以下、添付図面を参照して本発明の一実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
【００２６】
図１（ａ）〜（ｄ）は、回路基板４への半導体素子１の実装方法を順を追って示すものである。図１（ａ）において、半導体素子１の電極（図示せず）にはバンプ２が形成され、回路基板４の基板電極５上には接合パッド６が形成されている。半導体素子１は図１（ａ）に示すように、真空吸引ノズルなどの実装治具３により吸着保持され、基板固定ステージ（図示せず）により所定位置に固定された回路基板４上の実装位置に移動し、バンプ２と接合パッド６とを当接させる。
【００２７】
前記実装治具３は所定温度に加熱されており、回路基板４も所定温度に加熱されている。このプリヒート工程は、実装治具３側からの加熱温度を３００〜４００℃、回路基板４側からの加熱温度は１５０〜２５０℃で、加熱時間を１〜５秒とすることにより、バンプ２と接合パッド６とが当接した接合部を所定温度に飽和させる。前記加熱温度及び加熱時間以上の加熱は接合パッド６上の酸化膜を厚くさせるだけでなく、半導体素子１の電気特性を変化させる悪影響を及ぼし、実装時間を無駄に増加させてしまうことになる。
【００２８】
次に、上記加熱温度及び加熱時間を維持しつつ、超音波加振を加えてバンプ２と接合パッド６との接合部を仮接合する仮接合工程を実施する。この仮接合工程では、図１（ｂ）に示すように、実装治具３側から超音波振動を加える。仮接合時の加熱温度は、実装治具３側が３００〜４００℃、基板４の固定ステージ側が１５０〜２５０℃が適切な温度であり、前記温度より低い温度では仮接合は不可能であり、逆に高い温度では半導体素子１の電気特性を変化させてしまったり、前記接合パッド６上の酸化膜が厚くなってしまい仮接合が不可能となる。また、超音波加振の出力は１バンプ当たり３０〜８０ｍＷで、これより低い出力では仮接合は不可能であり、高い出力では半導体素子１にダメージを与えることになる。更に、超音波の出力時間は１０〜１００ｍ秒で、これより短い出力時間では仮接合がならず、長い出力時間では半導体素子１にダメージを与えることになる。
【００２９】
この超音波加振は接合パッド６上の酸化膜を除去し、バンプ２と接合パッド６との金属融着を容易にするもので、この状態は図２（ａ）に拡大図示するように、バンプ２と接合パッド６とが接触し、上記加熱と超音波加振とにより金属接触から金属融着まで進行させる作用がなされる。
【００３０】
尚、上記超音波加振は、回路基板４側から行ってもよく、半導体素子１への加振が減少するので、超音波による半導体素子１への悪影響を減少させることができる。
【００３１】
上記仮接合工程の後、図１（ｃ）に示すように、加熱温度２００〜４００℃、加熱時間６０〜１２０秒で加熱することにより、金属融着状態のバンプ２と接合パッド６との間の接合部に金属の拡散による両者間の合金化が生じ、信頼性の高い接合による本接合がなされる。この本接合工程における前記加熱温度は、２００℃以下では前記合金化がなされず、４００℃以上では半導体素子１の電気特性を変化させる悪影響を及ぼす。また、加熱時間は６０〜１２０秒で、これより短い加熱時間では合金化が不十分となり、長いと実装時間が長くなり過ぎるので、この加熱時間が最適である。この加熱により図２（ｂ）に示すように、仮接合工程により密着したバンプ２から接合パッド６への金属の拡散が起こり、両者間の合金化が促進されて信頼性の高い接合がなされる。
【００３２】
以上の接合工程が完了した後、図１（ｄ）に示すように半導体素子１を覆うキャップ７を取り付け、回路基板４上に装着された半導体素子１の密封性を高めて吸湿に対する信頼性の向上を図る。
【００３３】
次に、上記実装方法を実施するための実装構造について説明する。
【００３４】
図３は半導体素子１に形成されたバンプ２の構造を示す断面図で、半導体素子１に設けられた素子電極８上にＴｉ層９が形成され、このＴｉ層９の上にＮｉ層１１、更にＮｉ層１１の表面を覆ってＡｕ層１２が形成され、パンプ２が構成されている。前記Ｔｉ層９は、素子電極８とＮｉ層１１との間の金属化合物の生成を防止する作用をなし、Ｎｉ層１１は実装時に必要な実装高さを得ると共に熱衝撃に対する信頼性の向上の作用をなし、Ａｕ層１２は前記Ｎｉ層１１が酸化腐食されることを防止する作用をなす。
【００３５】
前記Ｔｉ層９の厚さは０．１〜０．５μｍ、Ｎｉ層１１の厚さは５〜１５μｍ、Ａｕ層１２の厚さは１〜３μｍが適当である。この厚さは、Ｔｉ層９を０．１μｍよりも薄くするとＴｉ層９内の空孔から金属化合物を発生させる。また、Ｎｉ層１１を５μｍ以上にすることにより熱衝撃に対する緩衝効果が得られる。更に、Ａｕ層１２は１μｍ以上であれば腐食に対する信頼性を確保することができる。これらの厚さを大きくしてもよいが、いずれもコスト高を招くことになるため、前記した各層の厚さの範囲が最適である。
【００３６】
図４は回路基板４上に形成された基板電極５の断面図で、基板電極５上に前記パンプ２と基板電極５とを接合するための接合パッド６が形成されている。この接合パッド６は、Ｓｎ／Ｐｂ、Ｓｎ、Ｓｎ／Ａｇのうち、いずれかの金属材料により形成される。これらの金属材料は、上記実装方法を実施したときの加熱温度で溶融し、基板電極５とバンプ２とを接合させる。この接合パッド６を形成する金属材料は、半導体材料への拡散が発生する温度より低温で溶融するため、実装時に半導体素子１の電気特性を変化させることがない。
【００３７】
図５は前記接合パッド６が形成された回路基板４の断面図で、上記実装方法を実施する上における有効な構造を示している。前記したように接合パッド６が溶融したとき、必要外の場所に溶融金属が流出しないように、同図に示すように、基板電極５上に形成された接合パッド６の周囲に溶出防止壁１３を形成して構成されている。この溶出防止壁１３は、高分子材料、ガラス、セラミック等の絶縁材料によって、高さ２〜５μｍの範囲に形成される。前記絶縁材料は接合パッド６が溶融した溶融金属との濡れ性が悪く、溶出防止に効果的に作用すると共に、バンプ２と接合パッド６との接合のためのフィレット形成を容易にさせる。
【００３８】
続いて、半導体素子１が回路基板４上に接合された後、半導体素子１を密閉封止するためのキャップ７の構造について説明する。
【００３９】
従来では半導体素子を密閉封止するために樹脂モールドが多く採用されるが、本実施形態では、半導体素子１を覆うキャップ７を用いて半導体素子１を密封し、吸湿等に対する信頼性の確保を得ている。この構成によれば、樹脂モールドより電極間の浮遊容量の発生が少なく、回路動作の安定を図ることができる。このキャップ７の形成材料は、樹脂、セラミック、ガラス、金属のいずれかを採用することができる。
【００４０】
図６はキャップ７の一実施形態を示す断面図で、絶縁材料からなるキャップ本体７ａの内面には導体層１５が形成されている。この導体層１５は、図７に示すように回路基板４上の接地電位部位に接続することにより、キャップ７は静電シールドの効果も備えることになる。前記導電層１５はキャップ本体７ａの外面に形成しても、同様の作用効果は発揮させ得る。また、キャップ７を金属材料で形成したときには、導電層１５の形成は不要で、キャップ７自体を接地接続することで同様の作用効果が発揮される。
【００４１】
図８はキャップ７の別なる実施形態を示す断面図で、キャップ７の表面にフィン状の凹凸１７が形成されている。このような形状により、キャップ７の表面積が増加するので、半導体素子１が動作中に発生する熱の外部放散が効果的になされる。この構造は熱量発生の比較的大きな半導体素子１を安定動作させるのに効果的である。
【００４２】
上記実施形態に示した実装方法は、以下に示す具体的データにより接合強度、実装性能の確認により立証できた。
【００４３】
６個の素子電極を有する半導体素子１の各素子電極８に、図３に示した構造でそれぞれにバンプ２をメッキ法により形成した。素子電極８の材質はＡｌで、Ｔｉ層９は０，５μｍ、Ｎｉ層１１は１２μｍ、Ａｕ層１２は３μｍとした。
【００４４】
一方、セラミック基板上に配線及び基板電極５が形成された回路基板４には、図４に示したような構造に、基板電極５上に接合パッド６が形成されるように、メッキ法によりＳｎを５μｍ厚に形成した。
【００４５】
上記実装構造に形成した半導体素子１を、図１（ａ）〜（ｄ）に示した実装方法により回路基板４に実装した。３５０℃に加熱した実装治具３により半導体素子１を吸着し、２００℃に加熱された回路基板４の所定位置に移動して、バンプ２と接合パッド６とを当接させた。この当接状態で１秒待機して、接合部の温度を２３０〜２５０℃に飽和させるプリヒート工程を行った。次に、１バンプ当たり５０ｍＷ、出力時間５０ｍ秒で超音波加振を接合部に加える仮接合工程を行った。次いで、回路基板４に加熱温度２８０℃、加熱時間５０ｍ秒で加熱し、バンプ２と接合パッド６との本接合工程を行った。最後に、半導体素子１にキャップ７を被せ、回路基板４に熱硬化性接着剤に２００℃の温度を加えて固定し密封封止した。
【００４６】
上記実装方法を用いて実装した半導体素子１を回路基板４から引き剥がすテストを行ったとき、バンプ接合強度は１バンプ当たり３０ｇｆ以上であることが確認され、これを越える引き剥がし動作では半導体素子自体が破壊された。即ち、接合強度は半導体素子強度よりも大きいことが示され、充分な接合強度であることがわかる。これは従来のフラックスを用いた加熱接合の強度と同等である。
【００４７】
図５に示したような接合パッド６の周囲に溶出防止壁１３を形成する実装構造は、エポキシ系樹脂の印刷、硬化により接合パッド６の周囲に３μｍ高さの溶出防止壁１３を硬化温度１５０℃で形成した。溶出防止壁１３を形成しない場合では接合パッド６の溶出がみられ、バンプ２の側面へのフィレットの形成が不十分であったが、溶出防止壁１３の形成により溶出が発生しないため、バンプ２の側面へのＳｎのフィレットの形成が確実になされており、接合信頼性の向上が確認された。
【００４８】
図７に示したようなキャップ構造は、キャップ７をセラミックにより形成し、その内面及び回路基板４上の配線との接合部位に、Ｐｂ、Ｃｕ、Ｎｉ、Ａｕの順に導体層１５をメッキ法により形成した。また、接地電位に接続された配線上にはＳｎをメッキ法により形成させた。この状態でキャップ７を所定位置に配設し、加熱温度２８０℃、加熱時間６０秒でＳｎを加熱することにより溶融させ、導電層１５と配線とを接続したところ、静電シールドの効果が達成されることが確認できた。また、キャップ７に図８に示したようなフィン状の凹凸１７を形成した場合には、半導体素子１の熱放散が促進されるため、動作中の温度上昇が３０℃以内に抑制されることが確認された。
【００４９】
【発明の効果】
以上の説明の通り本発明に係る半導体素子の基板への接合方法によれば、プリヒート工程は次の仮接合工程における金属融着を容易になさせる作用をなし、仮接合工程は加熱と超音波加振とにより接合部に金属融着を生じさせて接合部を仮接合する作用をなし、接合部に金属融着が生じた状態で加熱することにより金属の拡散が促進され、バンプと基板電極とが接合する本接合工程がなされるので、従来方法におけるフラックスの使用がないので、腐食やフラックス洗浄の設備やコストを削減することができる。
【００５０】
また、バンプが、素子電極上にＴｉ層を設け、このＴｉ層の上にＮｉ層を形成させ、露出する表面全体にＡｕ層を形成してなる積層構造により形成されているので、半導体素子の電気的検査時に検査プローブを当接させてもプローブ汚染を生じさせない。また、基板電極上に接合パッドが形成されているので、接合が容易になされる。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装方法の一例の手順を示す説明図である。
【図２】同実装方法による接合部の状態変化を説明するもので、（ａ）は仮接合時の状態、（ｂ）は本接合時の状態である。
【図３】そのバンプの一実施形態を示す断面図である。
【図４】その接合パッドの一実施形態を示す断面図である。
【図５】その接合パッド周囲に形成する溶出防止壁の実施形態を示す断面図である。
【図６】そのキャップの一実施形態を示す断面図である。
【図７】そのキャップの装着構造を示す断面図である。
【図８】そのキャップの別実施形態を示す断面図である。
【図９】従来技術になる実装方法を示す断面図である。
【符号の説明】
１  半導体素子
２  バンプ
４  回路基板
５  基板電極
６  接合パッド
７  キャップ
８  素子電極
１３  溶出防止壁
１５  導体層
１７  フィン状の凹凸
【図１】
0003811248.tif 000002
【図２】
0003811248.tif 000003
【図３】
0003811248.tif 000004
【図４】
0003811248.tif 000005
【図５】
0003811248.tif 000006
【図６】
0003811248.tif 000007
【図７】
0003811248.tif 000008
【図８】
0003811248.tif 000009
【図９】
0003811248.tif 000010