(57)【特許請求の範囲】
【請求項１】
第一の信号又は前記第一の信号よりも周波数が高い第二の信号が入力される増幅素子と、前記増幅素子の入力端子とグランドとの間に設けられた直列共振回路と、前記増幅素子の出力端子と出力端との間に並設された並列共振回路及びハイパスフィルタとを備え、前記直列共振回路の共振周波数を前記第一の信号の周波数又は前記第二の信号の周波数に切り替えるように構成し、前記並列共振回路の共振周波数を前記第二の信号の周波数と等しくし、前記ハイパスフィルタは互いに直列接続された第一及び第二の容量素子と前記二つの容量素子の接続点とグランドとの間に接続された第一のインダクタンス素子とからなって、前記第一の信号の周波数と前記第二の信号の周波数との間にカットオフ周波数を有するＴ型ハイパスフィルタで構成され、前記第一の容量素子と前記第一のインダクタンス素子とによる直列共振周波数を前記第二の信号の周波数と等しくし、前記増幅素子に前記第二の信号を入力するときには前記直列共振回路の共振周波数を前記第一の信号の周波数に切り替え、前記第一の信号を入力するときには前記直列共振回路の共振周波数を前記第二の信号の周波数に切り替えると共に、前記第二の容量素子を前記第一のインダクタンス素子から切り離したことを特徴とする増幅回路。
【請求項２】
前記Ｔ型ハイパスフィルタには前記第二の容量素子に直列に挿入された第一の開閉手段を設け、前記直列共振回路は互いに直列に接続された第二のインダクタンス素子及び第三の容量素子と、互いに直列に接続された第四の容量素子及び第二の開閉手段とを有し、前記第二のインダクタンス素子と前記第三の容量素子とによる共振周波数を前記第二の信号の周波数と等しくすると共に、前記第三の容量素子に前記第四の容量素子が並列に接続されたときの共振周波数を前記第一の信号の周波数と等しくし、前記直列に接続された第四の容量素子及び第二の開閉手段を前記第三の容量素子に並列に接続し、前記増幅素子に前記第二の信号を入力するときには前記第一及び第二の開閉手段を閉状態とし、前記第一の信号を入力するときには開状態としたことを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第一の開閉手段を第一のスイッチダイオードで構成すると共に、前記第二の開閉手段を第二のスイッチダイオードで構成し、前記第一のスイッチダイオードのアノードを前記第二の容量素子に接続すると共に、カソードを前記第一のインダクタンス素子と前記第一の容量素子との接続点に接続し、前記第二のスイッチダイオードのアノードを前記第四の容量素子に接続すると共に、カソードを接地し、前記増幅素子に前記第二の信号を入力するときにのみ前記第一及び第二のスイッチダイオードの各アノードに順方向電圧を印加したことを特徴とする請求項２記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、周波数の異なる二つの発振信号を増幅するための増幅回路に関する。
【０００２】
【従来の技術】
従来の増幅回路を図５を参照して説明する。ＮＰＮ型のトランジスタ２１は増幅素子であり、入力端子であるベースが入力端２２に接続され、出力端子であるコレクタが出力端２３に接続される。又、エミッタは高周波的に接地される。そして、入力端２２には互いに周波数の異なる第一の信号（例えば第一の周波数Ｆ１＝０．９ＧＨｚの第一の発振信号）または第二の信号（例えば第二の周波数Ｆ２＝１．８９ＧＨｚの第二の発振信号）が入力され、それらは増幅されて出力端２３に出力される。なお、トランジスタ２１のベース及びエミッタに直流バイアス電圧を与えるための回路は省略してある。
【０００３】
トランジスタ２１のベースとグランドとの間には、直列共振回路２４と第一のスイッチダイオード２５とが直列に接続される。直列列共振回路２４は第一のインダクタンス素子２４ａと第一の容量素子２４ｂとからなり、その共振周波数は第一の周波数Ｆ１と等しくなっている。また、第一のスイッチダイオード２５のカソードは接地され、アノードは第一の給電抵抗２６を介して切替端子２７に接続される。
【０００４】
トランジスタ２１のコレクタには並列共振回路２８の一端が接続される。並列共振回路２８は第二のインダクタンス素子２８ａと、互いに直列に接続された第二及び第三の容量素子２８ｂ、２８ｃとを有しており、その並列共振周波数は第一の信号の周波数Ｆ１と等しくなっている。そして、第二の容量素子２８ｂと第三の容量素子との接続点に第二のスイッチダイオード２９のアノードが接続され、そのカソードは接地される。第二のスイッチダイオード２９のアノードは第二の給電抵抗３０を介して切替端子２７に接続される。そして、並列共振回路の他端には第三のインダクタンス素子３１を介して電源電圧Ｖｂが印加される。第三のインダクタンス素子３１はチョークインダクタとしての機能も持つ。
【０００５】
以上の構成において、入力端２２に第一の信号が入力される場合には切替端子２７にはマイナスの電圧を印加するか又はいかなる電圧も印加しないようにする。すると、第一のスイッチダイオード２５及び第二のスイッチダイオード２９はオフ（非導通）となり、図５に示す増幅回路は図６に示す等価回路となる。ここで、並列共振回路２８とこれに直列に接続される第三のインダクタンス素子３１とによって、第一の並列共振周波数と第一の直列直列共振周波数を持つが、第一の直列共振周波数は第一の並列共振周波数よりも高くなるので第一の並列共振周波数を第一の周波数Ｆ１と等しく、第一の直列共振周波数を第二の周波数Ｆ２と等しくなるように設定している。
【０００６】
その結果、出力端２３における伝送特性は図７のＡに示すように、第一の周波数Ｆ１でピークとなり第二の周波数Ｆ２で減衰する特性となる。
従って、第二の周波数Ｆ２が第一の周波数Ｆ１の二倍となっているような場合に、トランジスタ２１から二次高調波が発生しても、そのレベルは減衰する。また、入力端２２に第二の信号が混入した場合でも出力端２３に現れるレベルは低く押さえられる。
【０００７】
一方、入力端２２に第二の信号が入力される場合には切替端子２７にはプラスの電圧を印加する。すると、第一のスイッチダイオード２５及び第二のスイッチダイオード２９はオン（導通）となり、図５に示す増幅回路は図８に示す等価回路となる。即ち、トランジスタ３１のベースは直列共振回路２４によってグランドに接続される。直列共振回路２４の共振周波数は第一の周波数Ｆ１と同じである。また、コレクタは第二のインダクタンス素子２８ａと第三のインダクタンス素子３１との直列回路によってグランドに接続されたことになり、第三のインダクタンス素子３１に容量素子２８ｂが並列に接続され、直列回路に容量素子２８ｃが並列に接続されることになる。
【０００８】
コレクタ側の全体の直並列共振回路は第二の並列共振周波数と、それよりも周波数が高い第二の直列共振周波数と、さらに周波数が高い第三の並列共振周波数を持つ。そして、第二の直列共振周波数は第一の直列共振周波数よりも低いので、第三の並列共振周波数を第二の周波数Ｆ２となるように設定する。
【０００９】
その結果、出力端２３における伝送特性は図７のＢに示すように、第一の周波数Ｆ１で減衰し第二の周波数Ｆ２でピークとなる特性となる。
従って、入力端２２に第一の信号が混入して、トランジスタ２１からその二次高調波が発生してもそのレベルを押さえられる。
【００１０】
【発明が解決しようとする課題】
しかし、従来の増幅回路では第一の信号又は第二の信号を増幅する場合のいずれも、減衰に寄与する直列共振回路は一つしか構成されないのでその減衰量が不足し、希望しない信号が出力されてしまうという問題があった。
【００１１】
そこで、本発明の増幅回路は、一方の信号を増幅するときに他方の信号が漏洩して混入されてもそれを十分に減衰し、希望する信号のみを出力することが出来る増幅回路を実現することを目的とする。特に一方の信号の周波数が他方の信号の周波数の二倍の関係にある場合に増幅素子によって二次高調波を発生してもそれを減衰出来るようにする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明の増幅回路は、第一の信号又は前記第一の信号よりも周波数が高い第二の信号が入力される増幅素子と、前記増幅素子の入力端子とグランドとの間に設けられた直列共振回路と、前記増幅素子の出力端子と出力端との間に並設された並列共振回路及びハイパスフィルタとを備え、前記直列共振回路の共振周波数を前記第一の信号の周波数又は前記第二の信号の周波数に切り替えるように構成し、前記並列共振回路の共振周波数を前記第二の信号の周波数と等しくし、前記ハイパスフィルタは互いに直列接続された第一及び第二の容量素子と前記二つの容量素子の接続点とグランドとの間に接続された第一のインダクタンス素子とからなって、前記第一の信号の周波数と前記第二の信号の周波数との間にカットオフ周波数を有するＴ型ハイパスフィルタで構成され、前記第一の容量素子と前記第一のインダクタンス素子とによる直列共振周波数を前記第二の信号の周波数と等しくし、前記増幅素子に前記第二の信号を入力するときには前記直列共振回路の共振周波数を前記第一の信号の周波数に切り替え、前記第一の信号を入力するときには前記直列共振回路の共振周波数を前記第二の信号の周波数に切り替えると共に、前記第二の容量素子を前記第一のインダクタンス素子から切り離した。
【００１３】
また、前記Ｔ型ハイパスフィルタには前記第二の容量素子に直列に挿入された第一の開閉手段を設け、前記直列共振回路は互いに直列に接続された第二のインダクタンス素子及び第三の容量素子と、互いに直列に接続された第四の容量素子及び第二の開閉手段とを有し、前記第二のインダクタンス素子と前記第三の容量素子とによる共振周波数を前記第二の信号の周波数と等しくすると共に、前記第三の容量素子に前記第四の容量素子が並列に接続されたときの共振周波数を前記第一の信号の周波数と等しくし、前記直列に接続された第四の容量素子及び第二の開閉手段を前記第三の容量素子に並列に接続し、前記増幅素子に前記第二の信号を入力するときには前記第一及び第二の開閉手段を閉状態とし、前記第一の信号を入力するときには開状態とした。
【００１４】
また、前記第一の開閉手段を第一のスイッチダイオードで構成すると共に、前記第二の開閉手段を第二のスイッチダイオードで構成し、前記第一のスイッチダイオードのアノードを前記第二の容量素子に接続すると共に、カソードを前記第一のインダクタンス素子と前記第一の容量素子との接続点に接続し、前記第二のスイッチダイオードのアノードを前記第四の容量素子に接続すると共に、カソードを接地し、前記増幅素子に前記第二の信号を入力するときにのみ前記第一及び第二のスイッチダイオードの各アノードに順方向電圧を印加した。
【００１５】
【発明の実施の形態】
本発明の増幅回路を図１乃至図４を参照して説明する。図１は本発明の増幅回路の構成を示す回路図、図２は本発明の増幅回路に第一の信号を入力するときの等価回路図、図３は本発明の増幅回路の伝送特性図、図４は本発明の増幅回路に第二の信号を入力するときの等価回路図である。
【００１６】
先ず、図１において、ＮＰＮ型のトランジスタ１は増幅素子であり、入力端子であるベースが入力端２に接続され、出力端子であるコレクタと出力端３との間には並列共振回路４とハイパスフィルタ５とが並設され、電源電圧Ｖｂはチョークインダクタ６と並列共振回路４を介してコレクタに印加される。さらに、ベースとグランドとの間には、直列共振回路７が設けられる。エミッタは高周波的に接地される。そして、入力端２には互いに周波数の異なる第一の信号（例えば第一の周波数Ｆ１＝０．９ＧＨｚの発振信号）又は第二の信号（例えば第二の周波数Ｆ２＝１．８９ＧＨｚの第二の発振信号）が入力される。なお、トランジスタ１のベース及びエミッタに直流バイアス電圧を与えるための回路は省略してある。
【００１７】
ここで、並列共振回路４の共振周波数は第二の周波数Ｆ２と等しくなるように設定されている。
また、ハイパスフィルタ５はトランジスタ１のコレクタと出力端３との間に互いに直列に設けられた第一の容量素子５ａ、第一の開閉手段である第一のスイッチダイオード５ｂ、第二の容量素子５ｃと、第一のインダクタンス素子５ｄとを有し、第一の容量素子５ａの一端はコレクタに接続され、他端は第一のインダクタンス素子５ｄを介して接地される。また、第二の容量素子の一端は出力端３に接続され、他端は第一のスイッチダイオード５ｂのアノードに接続され、そのカソードは第一の容量素子５ａと第一のインダクタンス素子５ｄとの接続点に接続される。そして、第一のスイッチダイオード５ｂのアノードは第一の給電抵抗８を介して切替端子９に接続される。
【００１７】
ハイパスフィルタ５は第一のスイッチダイオード５ｂがオンしたとき（導通して閉状態となったとき）にＴ型のハイパスフィルタとして機能するが、そのカットオフ周波数は第一の周波数Ｆ１と第二の周波数Ｆ２との間になるように設定される。また、第一のスイッチダイオード５ｂがオフしたとき（非導通になって開状態になったとき）は、第二の容量素子５ｃが第一の容量素子５ａと第一のインダクタンス素子５ｄとの接続点から切り離され、第一の容量素子５ａと第一のインダクタンス素子５ｄとによって直列回路が形成される。この状態での共振周波数は第二の周波数Ｆ２となるように設定されている。
【００１８】
直列列共振回路７は第二のインダクタンス素子７ａ、第三の容量素子７ｂ、第四の容量素子７ｃ、第二の開閉手段である第二のスイッチダイオード７ｄを有し、第二のインダクタンス素子７ａと第三の容量素子７ｂとが互いに直列に接続されて第一のインダクタンス素子７ａがトランジスタ１のベースに接続され第三の容量素子７ｂがグランドに接続される。
第四の容量素子７ｃと第二のスイッチダイオード７ｄのアノードとは互いに接続され、これら二つの素子全体が第三の容量素子７ｂに並列に接続される。そして、第二のスイッチダイオード７ｄのカソードが接地され、アノードは第二の給電抵抗１０を介して切替端子９に接続される。
【００１９】
上記の直列共振回路７の構成では、第二のインダクタンス素子７ａと第三の容量素子７ｂとによる直列共振周波数は第二の周波数Ｆ２と等しくなるように設定されている。
また、第二のスイッチダイオードｄがオンしたときには第四の容量素子７ｃが第三の容量素子７ｂと並列に接続されるが、このときの直列共振周波数は第一の周波数Ｆ１と等しくなるように設定されてる。
【００２０】
以上の構成において、入力端２に第一の信号が入力される場合には切替端子９にはプラスの電圧を印加せずに、マイナスの電圧を印加するか又はいかなる電圧も印加しないようにする。すると、第一のスイッチダイオード５ｂ及び第二のスイッチダイオード７ｄは共にオフとなり、等価回路は図２に示すようになる。即ち、トランジスタ１のベースとグランドとの間には第二のインダクタンス素子７ａと第三の容量素子７ｂとによる直列共振回路７が形成され、コレクタとグランドとの間には第一の容量素子５ａと第一のインダクタンス素子５ｄとからなる直列共振回路が形成され、コレクタと出力端３との間には並列共振回路４が挿入される。
【００２１】
そして、これら三つの共振回路の共振周波数はいずれも第二の周波数Ｆ２と等しくなっているので、伝送特性は図３のＡに示すようになり、第一の信号を減衰することなく、第二の信号を大幅に減衰する。そして、減衰する帯域も広くなるので、第二の信号な周波数が第二の周波数がＦ２から多少ずれたとしても、大きな減衰量を確保出来る。
【００２２】
一方、入力端２に第二の信号が入力される場合には切替端子９にはプラスの電圧を印加する。すると、第一のスイッチダイオード５ｂ及び第二のスイッチダイオード７ｄは順方向の電圧が印加されて共にオンとなり、等価回路は図４に示すようになる。即ち、トランジスタ１のベースとグランドとの間に形成される直列共振回路７の第三の容量素子７ｂには第四の容量素子７ｃが並列に接続される。また、並列共振回路４は第二の周波数Ｆ２では無視出来るので、コレクタと出力端３との間にはハイパスフィルタ５が形成される。
【００２３】
そして、直列共振回路７の共振周波数が第一の周波数Ｆ１と等しく、ハイパスフィルタ５のカットオフ周波数が第一の周波数Ｆ１よりも高く第二の周波数Ｆ２よりも低いので、伝送特性は図３のＡに示すようになり、第二の信号を減衰することなく、第一の信号を大幅に減衰する。そして、この場合も、減衰する帯域が広くなるので、第一の信号の周波数が第一の周波数Ｆ１から多少ずれたとしても、大きな減衰量を確保出来る。
【００２４】
また、第二の周波数が第一の周波数の丁度二倍となるような場合では、第一の信号の二次高調波は一層出力されにくくなる。
【００２５】
なお、ハイパスフィルタ７における第一の容量素子５ａを出力端３に接続し、第二の容量素子５ｃをトランジスタ１のコレクタに接続してもよい。
また、第一のスイッチダイオード５ｂはそのカソードが直流的に接地されれば第二容量素子の両端いずれ側に挿入してもよい。
【００２６】
【発明の効果】
以上のように、増幅素子の入力側の直列共振回路の共振周波数を第一の信号の周波数又は第二の信号の周波数に切り替えるように構成し、増幅素子の出力側の並列共振回路の共振周波数を第二の信号の周波数と等しくし、同じく増幅素子の出力側のハイパスフィルタを第一の信号の周波数と第二の信号の周波数との間にカットオフ周波数を有するＴ型のハイパスフィルタと第二の信号の周波数に共振する直列共振回路とに切り替えるようにしたので、第一の信号を増幅するときは第二の信号を減衰する共振回路が増幅素子の入力側には一つ、出力側には二つ形成され、第二の信号を増幅するときは第一の信号を減衰する共振回路が増幅素子の入力側に一つ形成され、出力側にはＴ型ハイパスフィルタが形成される。従って減衰量が大きくなる。また、減衰する帯域が広がることから減衰すべき信号の周波数が多少ずれても大きな減衰を確保できる。さらに、第二の信号の周波数が第一の信号の周波数の丁度二倍の関係にあった場合は、増幅素子で発生する二次高調波を効果的に減衰できる。
【００２７】
また、Ｔ型ハイパスフィルタには第一の開閉手段を設け、直列共振回路は第二の開閉手段とを有し、増幅素子に第二の信号を入力するときには第一及び第二の開閉手段を閉状態とし、第一の信号を入力するときには開状態としたので、増幅素子の入力側の共振周波数の切替が簡単になり、また、出力側のハイパスフィルタをＴ型ハイパスフィルタの状態のままにするか又は共振回路に切り替えるのが簡単である。
【００２８】
また、第一及び第二の開閉手段をそれぞれ第一及び第二のスイッチダイオードとし、第一のスイッチダイオードのアノードのカソードＴ型ハイパスフィルタのインダクタンス素子に接続し、第二のスイッチダイオードのカソードを接地し、増幅素子に第二の信号を入力するときにのみ第一及び第二のスイッチダイオードの各アノードに順方向電圧を印加したので、電圧の印加の有無だけで第一の信号又は第二の信号の受信状態が切り替えられる。
【図面の簡単な説明】
【図１】本発明の増幅回路の構成を示す回路図である。
【図２】本発明の増幅回路に第一の信号を入力するときの等価回路図である。
【図３】本発明の増幅回路の伝送特性図である。
【図４】本発明の増幅回路に第二の信号を入力するときの等価回路図である。
【図５】従来の増幅回路の構成を示す回路図である。
【図６】従来の増幅回路に第一の信号を入力するときの等価回路図である。
【図７】従来の増幅回路の伝送特性図である。
【図８】従来の増幅回路に第二の信号を入力するときの等価回路図である。
【符号の説明】
１  トランジスタ（増幅素子）
２  入力端
３  出力端
４  並列共振回路
５  ハイパスフィルタ
５ａ  第一の容量素子
５ｂ  第一のスイッチダイオード（第一の開閉手段）
５ｃ  第二の容量手段
５ｄ  第一のインダクタンス素子
６  チョークインダクタ
７  直列共振回路
７ａ  第二のインダクタンス
７ｂ  第三の容量素子
７ｃ  第四の容量素子
７ｄ  第二のスイッチダイオード（第二の開閉手段）
８  第一の給電抵抗
９  切替端子
１０  第二の給電抵抗
【図１】
0003771415.tif 000002
【図２】
0003771415.tif 000003
【図３】
0003771415.tif 000004
【図４】
0003771415.tif 000005
【図５】
0003771415.tif 000006
【図６】
0003771415.tif 000007
【図７】
0003771415.tif 000008
【図８】
0003771415.tif 000009