(57)【特許請求の範囲】
【請求項１】
入力整合回路と、出力整合回路と、所定のゲート幅を有する半導体増幅素子とから成るマイクロ波高出力増幅器において、
上記入力整合回路を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、
上記マイクロストリップ線路の中央部と上記半導体増幅素子の中央部を電気的に接続するとともに、当該マイクロストリップ線路の両端部と上記半導体増幅素子の両端部を電気的に接続し、
かつ、上記半導体増幅素子の中央部および両端部に供給されるマイクロ波信号の振幅がほぼ等しくなるように、上記マイクロストリップ線路の中央部からマイクロ波の伝ぱん方向と垂直をなす方向に向かって徐々に抵抗値が大きくなる抵抗を、上記マイクロストリップ線路に直列に装荷した、
ことを特徴とするマイクロ波高出力増幅器。
【請求項２】
上記、抵抗の一部を金属細線で短絡したことを特徴とする請求項１記載のマイクロ波高出力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はレーダあるいは通信等に用いるマイクロ波高出力増幅器に関するものである。
【０００２】
【従来の技術】
近年、ＦＥＴ等の半導体増幅素子の高周波化、高出力化が進み、レーダあるいは通信用の高出力増幅器として、半導体増幅素子を用いたものが一般に用いられている。
図３は例えば電子情報通信学会、マイクロ波研究会資料ＭＷ８８−５２に記載された従来のマイクロ波高出力増幅器の斜視図である。公知資料では入出力整合回路として、マイクロストリップ線路から成る２段のインピーダンス変成器を用いた場合について示しているが、ここでは説明を簡単にするために、入出力整合回路として、マイクロストリップ線路から成る１段のインピーダンス変成器を用い、かつ、半導体増幅素子としてＦＥＴを用いた場合について述べる。
図において、１は半導体増幅素子の一つであるＦＥＴ、２はマイクロストリップ線路、３は誘電体基板、４は入力端子、５は入力整合回路、６はマイクロストリップ線路、７は出力端子、８は出力整合回路、９は金属細線である。
このマイクロ波高出力増幅器はチップ状のＦＥＴ１とＦＥＴ１の入出力部にそれぞれ設けた入力整合回路５、出力整合回路８とからなり、入力整合回路５とＦＥＴ１間及び出力整合回路８とＦＥＴ１間を金属細線９によりそれぞれ接続した構成のものである。
入力整合回路５はアルミナセラミック基板等の誘電体基板３上に形成されたマイクロストリップ線路２からなり、マイクロストリップ線路２の一端には入力端子４が接続されている。また、マイクロストリップ線路２の長さ及び特性インピーダンスはＦＥＴ１の入力インピーダンスと入力端子４に接続される電源インピーダンスとを整合させるような値に選ばれており、通常、長さは所要周波数帯で１／４波長に、特性インピーダンスはＦＥＴ１の入力インピーダンスと電源インピーダンスとの相乗平均値に選ばれている。このように入力整合回路５はＦＥＴ１の入力インピーダンスと電源インピーダンスとを整合させる働きを有し、長さが約１／４波長のマイクロストリップ線路２からなる１段のインピーダンス変成器となっている。
一方、出力整合回路８は誘電体基板３上に形成されたマイクロストリップ線路６からなり、マイクロストリップ線路６の一端には出力端子７が接続されている。この出力整合回路８はＦＥＴ１の出力インピーダンスと出力端子７に接続される負荷インピーダンスとを整合させるために設けており、マイクロストリップ線路６の長さ及び特性インピーダンスはそれぞれ１／４波長及びＦＥＴ１の出力インピーダンスと負荷インピーダンスとの相乗平均値に選ばれている。
従って、出力整合回路８も入力整合回路５と同様に、長さが約１／４波長のマイクロストリップ線路６からなる１段のインピーダンス変成器となっている。
さらに、増幅器出力は使用するＦＥＴ１のゲート幅に依存するため、所望の出力が得られるようなゲート幅のＦＥＴ１が用いられており、通常、ＦＥＴ１はゲート幅１０ｍｍ当り３ｗの出力が得られる。
【０００３】
次に動作について説明する。マイクロ波高出力増幅器の入力端子４から入射したマイクロ波信号は入力整合回路５を通り、ＦＥＴ１に供給される。供給されたマイクロ波信号はＦＥＴ１で増幅され、出力整合回路８を介して出力端子７に出力され、さらに、アンテナ等の負荷へ供給される。
このように所望のゲート幅のＦＥＴ１を用い、ＦＥＴ１の入力インピーダンスと電源インピーダンス、ＦＥＴ１の出力インピーダンスと負荷インピーダンスとを整合させる入力整合回路５、出力整合回路８をＦＥＴ１の入出力部にそれぞれ設けることにより、マイクロ波高出力増幅器を実現することができる。
【０００４】
【発明が解決しようとする課題】
近年、マイクロ波高出力増幅器には高周波化、高出力化が増々要求されるようになって来ている。このため、高周波帯においても波長に比べて無視できないチップサイズの大きなゲート幅の広いＦＥＴ１が用いられるようになった。このようなゲート幅の広いＦＥＴ１を高周波帯で使用する場合、次のような問題点が発生する。
【０００５】
図４に示すように、マイクロストリップ線路２，６では中央部よりも両端の方がマイクロ波信号の電流密度が高くなる。このため、ＦＥＴ１の中央部に比べ両端部には大きな振幅のマイクロ波信号が供給される。従って、ＦＥＴ１の両端部は過飽和状態で動作するのに対し、中央部はあまり飽和しない状態で動作するようになる。このように入力端子４から入射したマイクロ波信号はＦＥＴ１で増幅される際、ＦＥＴ１の各部に振幅差が生じるため、増幅されたマイクロ波信号がマイクロストリップ線路６の出力端子７側で、効率良く合成されなくなり、大きな出力が得られない問題点があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、出力を向上させることができるマイクロ波増幅器を得る事を目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るマイクロ波高出力増幅器は、入力整合回路をマイクロストリップ線路で構成し、かつ、このマイクロストリップ線路の中央部からマイクロ波の伝ぱん方向と垂直をなす方向に向って徐々に抵抗値が大きくなるような抵抗をマイクロストリップ線路に直列に装荷したものである。
【０００８】
また、この発明に係るマイクロ波高出力増幅器は、入力整合回路をマイクロストリップ線路で構成し、かつ、このマイクロストリップ線路の中央部からマイクロ波の伝ぱん方向と垂直をなす方向に向かって、徐々に抵抗値が大きくなるような抵抗をマイクロストリップ線路に直列に装荷し、さらにこの抵抗の一部を金属細線で短絡したものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１（ａ），（ｂ）はＦＥＴ１の中央部及び両端部に供給されるマイクロ波の振幅を等しくし、高出力化を図るためのマイクロ波高出力増幅器の一実施例を示す斜視図であり、図中、１８は抵抗である。
図１（ａ）に示したマイクロ波高出力増幅器ではマイクロストリップ線路２に直列に、マイクロ波の伝ぱん方向と垂直をなす方向、つまり、マイクロストリップ線路２の中央部から両端部に向かって抵抗値が大きくなる複数個の抵抗１８を設けたものであり、抵抗１８はマイクロストリップ線路２と同時にマイクロ波集積回路技術により誘電体基板３上に構成されている。
このように中央部よりも両端部の方が大きな抵抗値の抵抗１８をマイクロストリップ線路２に直列に装荷することにより、入力端子４から入射し、マイクロストリップ線路２を伝ぱんするマイクロ波信号は図の矢印で示すように中央部よりも両端部を通る方が大きく減衰される。
このため、入力端子４から入射し、マイクロストリップ線路２の両端部を通る振幅の大きなマイクロ波信号は大きく減衰されるようになる。従って、ＦＥＴ１の中央部及び両端部に供給されるマイクロ波信号の振幅をほぼ等しくでき、ＦＥＴ１を同振幅で動作させることができるため高出力を図ることができる。
特にこのマイクロ波高出力増幅器ではＦＥＴ１の入力側に直列に抵抗１８が装荷される構成となるため、利得はやや低くなるが高安定なマイクロ波高出力増幅器を得ることもできる。
なお、上記、実施例ではマイクロストリップ線路２に直列に３個の抵抗１８を装荷した場合について述べたが、この発明のマイクロ波高出力増幅器では、図１（ｂ）に示すようにマイクロストリップ線路２の中央部から両端部に向かって徐々に幅が広がるような１個の抵抗１８を設けた場合であっても良い。
【００１０】
実施の形態２．
図２（ａ），（ｂ）はＦＥＴ１の各部に供給されるマイクロ波の振幅を等しくし、高出力化を図ることができるマイクロ波高出力増幅器の他の実施例を示す斜視図であり、図２（ａ）はマイクロストリップ線路２の両端部にのみ抵抗１８を装荷した場合、図２（ｂ）はマイクロストリップ線路２の中央部から両端部まで抵抗１８を装荷した場合である。これらは図１（ａ），（ｂ）に示した実施例５のものと基本的な回路構成は同じであるが、この発明のマイクロ波高出力増幅器ではマイクロストリップ線路２に直列に装荷した抵抗１８の一部を金属細線１４で短絡したものである。これにより抵抗１８でのマイクロ波の減衰量を決めることができる。即ち、金属細線１４の長さが短く、本数が多いほど、短絡近傍での抵抗１８によるマイクロ波の減衰量が小さくなる。以上のように、この発明のマイクロ波高出力増幅器では抵抗１８の一部を金属細線１４で短絡することにより、その近傍での抵抗１８によるマイクロ波の減衰量を可変することができ、入力端子４から入射したマイクロ波信号のＦＥＴ１端での振幅をより等しくすることができる。これにより、ＦＥＴ１の各部を同振幅で動作させることができ、より高出力化を図ることができる。
【００１２】
【発明の効果】
この発明によれば入力整合回路をマイクロ波の伝ぱん方向と垂直をなす両端部に向かって徐々に抵抗値が大きくなるような抵抗を直列に装荷したマイクロストリップ線路で構成することにより、マイクロストリップ線路の両端部を通るマイクロ波信号を大きく減衰させることができ、半導体増幅素子の中央部あるいは両端部に供給されるマイクロ波信号の振幅をほぼ一定にできる。このため、半導体増幅素子の中央部あるいは両端部を同振幅で動作させることができ、マイクロ波高出力増幅器の高出力化を図ることができるとともに安定化も図れる効果がある。
【００１３】
また、この発明によれば上記抵抗の一部を金属細線で短絡することにより、抵抗でのマイクロ波の減衰量を調整できるため、半導体増幅素子の中央部あるいは両端部に供給されるマイクロ波信号の振幅をより等しくすることができ、マイクロ波高出力増幅器のより高出力化が可能となる。
【図面の簡単な説明】
【図１】この発明のまた他の実施例を示すマイクロ波高出力増幅器の斜視図である。
【図２】この発明のまた他の実施例を示すマイクロ波高出力増幅器の斜視図である。
【図３】従来のマイクロ波高出力増幅器の斜視図である。
【図４】マイクロ波信号の流れを表わすモデル図である。
【符号の説明】
１  ＦＥＴ
２  マイクロストリップ線路
３  誘電体基板
４  入力端子
５  入力整合回路
６  マイクロストリップ線路
７  出力端子
８  出力整合回路
９  金属細線
１０  スリット
１１  スリット
１２  スリット
１３  キャパシタ
１４  金属細線
１５  絶縁体膜
１６  先端開放線路
１７  コの字形のスリット
１８  抵抗
１９  １／４波長の先端開放線路
【図１】
0003731122.tif 000002
【図２】
0003731122.tif 000003
【図３】
0003731122.tif 000004
【図４】
0003731122.tif 000005