(57)【特許請求の範囲】
【請求項１】
減圧処理室内の試料電極上に被処理物を載置し、前記減圧処理室内に前記被処理物の処理に用いる処理ガスを導入し、プラズマ生起用エネルギーを供給してプラズマを生起させ、前記被処理物にバイアス電圧を印加して、前記プラズマにより前記被処理物をエッチングするドライエッチング方法において、
前記バイアス電圧として、繰り返し周波数が１ＭＨｚ以上でかつデューティー比が１％以下のパルス波形の正電圧を印加することを特徴とするドライエッチング方法。
【請求項２】
請求項１に記載のパルス波形のデューティー比が０．１ ％以上で、かつ、前記パルス波形の繰り返し周波数が１００ ＭＨｚ以下であることを特徴とするドライエッチング方法。
【請求項３】
請求項１のパルス波形の電圧の大きさが２０ Ｖ以上でかつ２ｋＶ以下であることを特徴とするドライエッチング方法。
【請求項４】
減圧処理室内の試料電極上に被処理物を載置し、前記減圧処理室内に前記被処理物の処理に用いる処理ガスを導入し、プラズマ生起用エネルギーを供給してプラズマを生起させ、前記被処理物にバイアス電圧を印加して、前記プラズマにより前記被処理物をエッチングするドライエッチング方法において、
エッチング中に前記バイアス電圧の波形を正弦波形から繰り返し周波数が１ＭＨｚ以上でかつデューティー比が１％以下のパルス波形へ変更することを特徴とするドライエッチング方法。
【請求項５】
減圧処理室内の試料電極上に被処理物を載置し、前記減圧処理室内に前記被処理物の処理に用いる処理ガスを導入し、プラズマ生起用エネルギーを供給してプラズマを生起させ、前記被処理物にバイアス電圧を印加して、前記プラズマにより前記被処理物をエッチングするドライエッチング方法において、
前記バイアス電圧として繰り返し周波数１ＭＨｚ以上でかつデューティー比１％ 以下の正のパルス波に正弦波を重畳した波形の電圧を印加することを特徴とするドライエッチング方法。
【請求項６】
減圧処理室内の試料電極上に被処理物を載置し、前記減圧処理室内に前記被処理物の処理に用いる処理ガスを導入し、プラズマ生起用エネルギーを供給してプラズマを生起させ、前記被処理物にバイアス電圧を印加して、前記プラズマにより前記被処理物をエッチングするドライエッチング方法において、
前記バイアス電圧として繰り返し周波数１ＭＨｚ以上でデューティー比１％以下の正のパルス波に正もしくは負の直流電圧を重畳した波形の電圧を印加することを特徴とするドライエッチング方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はプラズマを用いた試料の表面処理に関し、特に試料へのバイアス電圧の印加方法に関する。
【０００２】
【従来の技術】
ＲＦバイアスと呼ばれる最も代表的な従来のバイアス印加方法を図２に示す。被エッチング試料１はキャパシタ２を介して高周波電源３に接続されている。高周波電源３からは図３のような正弦波状の電圧が印加される。このときプラズマ４から供給される電子がイオンに比べ数十倍多いためキャパシタ２の試料側には負の電荷が蓄積される。このキャパシタ電荷のため、図４のよう負にシフトした電圧が基板上に表れる。この負電圧によってエッチング種である正イオンが加速され基板に垂直入射することによって垂直形状のエッチングが可能になる。
【０００３】
また、この他にアイデアとしては特許1095402号や特開平6-61182などにおいてパルス波形の電圧をバイアス電圧として用いる方法も既に考案されている。しかし、本発明のように、パルス波形のデューティー比や繰り返し周波数の重要性に着目した例はこれまでにない。
【０００４】
【発明が解決しようとする課題】
図４の基板バイアス波形では、電子が試料に入射する正のサイクルで電子を加速するための正電圧がほとんど０になっているため、電子はほとんど加速されず基板に入射する。このようなバイアス印加法を用いて微細パターンの加工を行った場合、試料に局所的チャージアップが生じる。このチャージアップの発生機構を図５に示す。イオン５は加速されて試料に垂直入射するため微細パターンの底面まで達するのに対して、電子６は加速されず試料に等方的に入射するため微細パターンではマスク７に遮られて底面まで到達することができない（電子シェーディング現象）。このため微細パターンの側面が負にチャージアップし底面が正にチャージアップする。
【０００５】
この電子シェーディングによるチャージアップはプラズマエッチングにおいて様々な弊害をもたらしている。その最も重大な問題の一つがゲート用ポリシリコン加工における局所異状サイドエッチ（ノッチ）の発生である。このノッチの発生機構を図６に示す。電子シェーディング現象による微細パターン底面の正チャージアップによってエッチング種であるイオン５が反発され、パターンの側面へ入射するようになる。この側面に入射するイオンがポリシリコン層８と下地シリコン酸化膜９との界面にノッチと呼ばれる局所異状サイドエッチ１０を発生させる。
【０００６】
また、電子シェーディング現象によるチャージアップはメタル配線の加工においても発生し、ゲート酸化膜にダメージを生じさせる。このダメージ発生機構を図７に示す。電子シェーディングによって微細パターンの底面に生じた正電荷はメタル配線１１につながっているフローティングゲート１２に集められ、フローティングゲート１２と基板シリコン１３の間のゲート絶縁膜１４に絶縁破壊等のダメージを発生させる。
【０００７】
この他にも、電子シェーディング現象によるチャージアップはトレンチやコンタクトホール等の微細孔エッチングにおいても問題となっており、サブトレンチやボーイング等の異状形状を発生させる原因になっている。この機構を図８に示す。ポリシリコンのエッチング場合と同様、孔の側面が負に、孔の底面が正に、それぞれチャージアップする。このチャージアップによってエッチング種であるイオン５の軌道が曲げられ、イオンは孔の側面や孔底の端部に入射するようになる。このため、孔側面や孔底面端部がエッチングされボーイング１５やサブトレンチ１６等の異状形状が発生する。
【０００８】
本発明は、電子シェーディング現象を解消し、電子シェーディング現象に起因するノッチ、チャージアップダメージ、ボーイング、サブトレンチ等の諸問題を解決する。
【０００９】
【課題を解決するための手段】
図１に示すように、バイアス電源を従来の正弦波形の高周波電源に換え、パルス電源１７を設置する。このパルス電源からバイアス電圧として、パルス波形の正電圧を印加し、かつ、表面処理中の被処理物の電位の最大値が前記プラズマの電位より大きくなるように前記パルス波形のデューティー比および繰り返し周波数を設定する。このデューティー比および繰り返し周波数の具体値は、それぞれ５ ％以下４００ ＫＨｚ以上、望ましくは１ ％以上で１ ＭＨｚ以上である。
【００１０】
【作用】
図１の装置においてパルス電源１７から、図９のような正のパルス電圧を印加した場合について考える。放電開始の瞬間はキャパシタに電荷が蓄積されておらず、図１０のように入力電圧と同じバイアス波形が試料に表れる。図１０のバイアス波形の場合、多量の電子の入射する正サイクルが少量のイオンの入射する負のサイクルに対して十分短いため、正のサイクルに入射する負電荷と負のサイクルに入射する正電荷が等しくなる。このため、１サイクル中で電荷の収支が０となり図１中のキャパシタ２には電荷が誘起されない。したがって、図１０の基板バイアス電圧がエッチング中維持される。図１０の基板バイアス波形では負のサイクルの負電圧によってイオンが基板に加速されることに加えて、正のサイクルでは正電圧が基板に印加されるため電子が加速され試料に垂直入射する。したがって、図１１のように電子６もイオン５も微細パターンの底面まで入射できるようになり、しかも、１サイクル中の正負の電荷の入射量が等しくなるため、電子シェーディング現象によるチャージアップの発生がなくなる。
【００１１】
それでは、負のサイクルの時間に対して十分短い正のサイクルの時間とはどの程度の値であろうか。また、１サイクルの時間はいくらにすればいいのだろうか。必要とされる条件をシミュレーションにより見積もった。シミュレーションのパラメータとしては、高密度プラズマを用いたエッチング装置の標準的な値であるプラズマ密度１０11 ／ｃｍ3、電子温度３ ｅＶ、キャパシタ容量３０ ｐＦ／ｃｍ2を用いた。また、エッチングガスとして塩素ガスを用いた場合を考え、シミュレーションに用いるイオンの質量を３５．５ ａｕとした。
【００１２】
まず、入力パルス電圧を２００ Ｖ、繰り返し周波数を１０ ＭＨｚで一定にし、パルスのデューティー比を１ ％と１０ ％の場合について基板バイアス電圧波形を計算した。その結果をそれぞれ図１２および図１３に示す。デューティー比が１ ％と小さい場合には、パルスが正に大きく立ち上がっており電子が加速されるのに対して、パルスのデューティー比が１０ ％と大きい場合には、パルスの正の部分がほとんど消滅しており、電子を加速することができなくなっていることがわかる。
【００１３】
この基板バイアス電圧波形の正の部分の大きさとデューティー比の関係を図１４に示す。パルスの正の部分の大きさはデューティー比が小さいほど大きくなり、デューティー比５ ％以下で急激に増加することがわかる。特にデューティー比１ ％以下では入力パルス電圧の半分の１００ Ｖが正のパルスとして表れており、正サイクルと負のサイクルで同等な加速電圧が印加れていることがわかる。したがって、パルスのデューティー比を５ ％以下、望ましくはデューティー比を１ ％以下に設定することによって、電子が加速されるようなバイアスが試料に印加されることがわかる。
【００１４】
次に、パルスの繰り返し周波数についても同様の検討を行った。パルスのデューティー比を１ ％で一定にし、繰り返し周波数が１０ ＭＨｚ、１ ＭＨｚ、１００ ＫＨｚの場合の基板バイアス波形をそれぞれ図１５、図１６、図１７に示す。パルスの繰り返し周波数が１０ ＭＨｚや１ ＭＨｚの場合に見られるパルスの正の部分は、繰り返し周波数１００ ＫＨｚでほとんど消滅している。パルスの繰り返し周波数とパルスの正の部分の高さの関係を図１８に示す。パルスの正の部分の高さは繰り返し周波数４００ ＫＨｚ以上で急激に立ち上がっている。特に繰り返し周波数１ ＭＨｚ以上ではパルスの正の部分の高さがほぼ飽和している。したがって、パルスの繰り返し周波数を４００ ＫＨｚ以上、望ましくは１ ＭＨｚ以上に設定することによって、電子が加速されるようなバイアスが試料に印加される。以上から、電子シェーディング現象によるチャージアップやそれに起因する諸問題を解消するためには、バイアスとしてデューティー比５ ％以下、繰り返し周波数４００ ＫＨｚ以上、望ましくはデューティー比１ ％以下、繰り返し周波数１ ＭＨｚ以上のパルスを印加すれば良いことになる。
【００１５】
厳密にいえば、この閾いのデューティー比および繰り返し周波数は、このシミュレーションの条件に特有のものであり、エッチング条件や装置によって多少変動する。閾いとなるデューティー比はイオンの質量に反比例する。一方、閾いとなる繰り返し周波数は電子温度の平方根およびプラズマ密度に比例し、キャパシタの静電容量に反比例する。しかし、一般的な高密度プラズマのエッチングの場合、プラズマ密度、電子温度、キャパシタ静電容量等はシミュレーションの設定値と同程度であり、閾いとなるデューティー比や繰り返し周波数もシミュレーションの値とほぼ同じになる。
【００１６】
それでは具体的に電子シェーディング現象によって発生するエッチング処理上の諸問題に対する本発明の作用を以下に説明する。
【００１７】
まず、ゲート用ポリシリコン加工におけるノッチの発生の問題が本発明により解消される機構を図１９に示す。本発明によれば電子６がパターンに垂直入射するようになるため、微細パターンの底面や側面のチャージアップが解消される。このため、エッチング種であるイオン５がパターン底面で反発されることはなくなり、ノッチのない垂直形状が得られる。
【００１８】
次にメタル配線加工におけるチャージアップダメージの問題が本発明により解消される機構を図２０に示す。本発明によれば微細パターン底面の正のチャージアップが解消されるため、正電荷がフローティングゲート１２に集中する現象もなくなり、フローティングゲート１２と基板１３の間のゲート絶縁膜１３のダメージも生じなくなる。
【００１９】
最後に、本発明によってトレンチやコンタクトホール等の微細孔加工におけるボーイングやサブトレンチの発生が抑制される機構を図２１に示す。本発明によれば電子シェーディングによるチャージアップが発生しないため、イオン５は基板に垂直に入射する。したがって、サブトレンチやボーイングのない垂直形状が得られる。
【００２０】
【実施例】
（実施例１）
図２２はゲート用ポリシリコン加工用マイクロ波エッチング装置に本発明のパルスバイアスを適用した装置の例である。この装置では、マグネトロン１８で発生したマイクロ波を導波管１９を通して放電管２０に導入し、導入されたマイクロ波とコイル２１で作られる磁場の電子サイクロトロン共鳴によって高密度のプラズマを生成できる構造になっている。このプラズマの電位がパルスの印加によって大きく変動しないようにするため本装置では試料１の表面積の４倍以上の表面積をもつアース電極２２によってプラズマを接地させている。エッチングされる試料１としては、６インチサイズのＳｉウェーハを熱酸化した上にポリシリコン膜を堆積させ、このポリシリコン膜上にレジストマスクを形成させたものを用いた。この試料１が静電容量３０ ｐＦ／ｃｍ2の静電吸着用絶縁セラミック２３を介して、静電吸着用定電圧源２４およびパルス電源１７に接続されている。本発明のように高周波、低デューティー比で数１００ Ｖレベルのパルス発生するためには電圧の立ち上がり速度の大きいパルス電源が必要である。この立ち上がり速度は通常スリューレートと呼ばれる数値で表される。スリューレートはステップ電圧を発生させた場合の立ち上がり電圧をその際の立ち上がり時間で割った値であり電源に特有のものである。電源のスリューレートと繰り返し周波数およびデューティー比の関係を図２３に示す。繰り返し周波数４００ ＫＨｚ以上、デューティー比５ ％以下で数１００ Ｖレベルのパルスを発生するためには、８ｘ１０2 Ｖ／μｓｅｃ以上のスリューレートを有する電源が必要になる。繰り返し周波数１ ＭＨｚ以上、デューティー比１ ％以下のパルスを発生させるためにはスリューレート１０4 Ｖ／μｓｅｃ以上の電源が必要である。また、現在市販の広帯域任意発生器で実現できるパルスの周波数およびデューティー比はそれぞれ１００ ＭＨｚ以下で０．１ ％以上である。そこで本実施例のパルス電源はこの任意波形発生器２５とスリューレート１０5 Ｖ／μｓｅｃの高速広帯域電力増幅器２６で構成されており、任意波形発生器２５からの信号を高速広帯域電力増幅器２６で増幅することによって１０ ＭＨｚ、デューティー比１ ％で数１００Ｖ大きさのパルスを発生できる構造になっている。この電源系によって発生されるパルス波形の一例を図２４に示す。高周波でパルスを発生させた場合、パルスの波形は必ずしも矩形にならない。そのためデューティー比の定義が曖昧になる。本明細書中ではパルスの半値幅を繰り返し周期で割ったものをデューティー比と定義している。また、本装置で発生させたプラズマの状態を調べるため、トリプルプローブ法によってプラズマ密度および電子温度を測定した。その結果、プラズマ密度は１０11 ／ｃｍ3、電子温度は３ ｅＶで、前記シミュレーションの条件と同じであった。
【００２１】
本装置により塩素プラズマを用いてシリコン酸化膜上に形成したポリシリコン微細パターンをエッチングした。この際パルスの高さは、小さ過ぎると電子を加速するための電圧が低下し電子を微細パターンへ垂直入射させることができなくなる。そのためパルスの高さとして最低でも２０ Ｖは必要である。また逆にパルスの電圧は大き過ぎると、イオンの加速エネルギーが大きくなり、ポリシリコンのシリコン酸化膜に対する選択性が劣化する。したがって、パルスの高さは２ＫＶ以下にするのが望ましい。本実施例ではパルスの大きさを１００Ｖに固定して、まず、パルスの繰り返し周波数を１０ ＭＨｚに設定し、デューティー比を変え、ノッチの大きさを調べた結果を図２５に示す。パルスのデューティー比が小さいほどノッチは小さくなっている。特にデューティー比５ ％以下ではノッチが急激に減少しており、ノッチ抑制の効果が大きいことがわかる。
【００２２】
次に、パルスのデューティー比を１ ％に設定し、パルスの繰り返し周波数を変え、ノッチの大きさの変化を調べた。その結果を図２６に示す。パルスの繰り返し周波数が大きくなるに従って、ノッチは小さくなっている。特に４００ ｋＨｚ以上でノッチの減少が著しく、ノッチ抑制効果が大きいことがわかる。
【００２３】
本実施例の装置を用いて、繰り返し周波数１０ ＭＨｚ、デューティー比１ ％、高さ１００ Ｖのパルス電圧を印加しポリシリコン微細パターンをエッチングした。このときのポリシリコン加工形状の断面電子顕微鏡写真を図２７、また参考のためＲＦバイアスを用いてエッチングした場合の加工形状を図２８に示す。ＲＦバイアスを用いた場合にはノッチが見られるのに対して、本発明のパルスバイアスを用いた場合ではノッチが消失し垂直加工形状が得られた。
【００２４】
本実施例の効果はマイクロ波エッチング装置に限定されるものではなく、誘導結合式高周波プラズマエッチング装置やヘリコンプラズマエッチング装置等他の放電方式を用いたプラズマエッチング装置においても同様の効果がある。
【００２５】
（実施例２）
実施例１の装置を用いてメタル配線の加工を行った。
【００２６】
まず、パルスの繰り返し周波数を１０ ＭＨｚに設定し、デューティー比を変え、ゲート絶縁膜の絶縁破壊率を調べた結果を図２９に示す。パルスのデューティー比が小さいほど破壊率は小さくなっている。特にデューティー比５ ％以下では絶縁破壊の確率が急激に減少しており、メタル配線エッチングにおけるチャージアップダメージを抑制する効果が大きいことがわかる。次にパルスの繰り返し周波数を変え、ゲート絶縁膜の絶縁破壊率を調べた。その結果を図３０に示す。パルスの繰り返し周波数が大きくなるに従って、絶縁破壊率は小さくなっている。特に４００ ｋＨｚ以上で絶縁破壊の減少が著しく、チャージアップダメージ抑制への効果が大きいことがわかる。
【００２７】
電子シェーディングによるチャージアップやノッチは、被エッチング膜の残膜厚が０になるタイミングすなわちジャストエッチ以降のオーバーエッチング中に発生する現象である。したがって、エッチング開始から終了まで本方式のパルスバイアスを印加する必要はなく、ジャストエッチ以降のオーバーエッチだけに本方式のパルスバイアス印加を行なってもチャージアップ低減やノッチ低減に効果がある。そこで、ジャストエッチの前後でバイアスを切り替える方法を実施例３、４、５に示す。
【００２８】
（実施例３）
実施例１の装置を用いゲート用ポリシリコンの加工を行った。本実施例ではパルスの繰り返し周波数を１０ ＭＨｚに設定し、図３１のタイミングダイアグラムのようにエッチング開始からポリシリコン残膜厚が０になるジャストエッチのタイミングまでの間にパルスのデューティー比を５０ ％から１ ％に変化させた。またジャストエッチ以降のオーバーエッチングではパルスのデューティー比を１％に固定にしてエッチングを行った。この場合も、図２７と同様にノッチのない垂直加工形状が得られた。
【００２９】
本実施例ではジャストエッチ以降でパルスのデューティー比を１ ％に固定したがそれ以前にパルスのデューティー比が１ ％になるようにしても同様の効果が得られた。
【００３０】
また本実施例の方法は、ゲート用ポリシリコン加工におけるノッチの低減だけでなく、メタル配線エッチングにおけるチャージアップダメージの低減においても有効である。
【００３１】
（実施例４）
実施例１の装置を用いゲート用ポリシリコンの加工を行った。本実施例ではパルスのデューティー比を１ ％で固定し、図３２のタイミングダイアグラムのようにエッチング開始からジャストエッチのタイミングまでの間にパルスの繰り返し周波数を１０ ＫＨｚから１０ ＭＨｚに変化させた。またジャストエッチ以降のオーバーエッチングではパルスの繰り返し周波数を１０ ＭＨｚに固定にしてエッチングを行った。この場合も、図２７と同様にノッチのない垂直加工形状が得られた。
【００３２】
本実施例ではジャストエッチ以降でパルスの繰り返し周波数を１０ ＭＨｚに固定したがそれ以前にパルスの繰り返し周波数が１０ ＭＨｚになるようにしても同様の効果が得られた。
【００３３】
また本実施例の方法は、ゲート用ポリシリコン加工におけるノッチの低減だけでなく、メタル配線エッチングにおけるチャージアップダメージの低減においても有効である。
【００３４】
（実施例５）
図３３に示すようにパルス電圧と正弦波電圧のいずれでもバイアスとして印加できるプラズマエッチング装置を用いて、ゲート用ポリシリコンを加工した。本実施例では図３４のタイミングダイアグララムのようにジャストエッチに達するまで１０ ＭＨｚの正弦波電圧を印加してエッチングを行い、オーバーエッチングではデューティー比 １％、１０ ＭＨｚのパルス電圧に切り替えてエッチングを行った。この場合も実施例１と同様、ノッチのない垂直加工形状が得られた。
【００３５】
本実施例では、ジャストエッチの時点でバイアスを正弦波からパルスに切り替えたが、このバイアスの切り替えをジャストエッチ以前に行っても同様の効果が得られた。
【００３６】
また本実施例の方法は、ゲート用ポリシリコン加工におけるノッチの低減だけでなく、メタル配線エッチングにおけるチャージアップダメージの低減においても有効である。
【００３７】
（実施例６）
実施例１の装置において、繰り返し周波数１０ ＭＨｚ、デューティー比１ ％のパルス電圧を印加しトレンチのエッチングを行った。その加工形状の断面を図３５に示す。比較のため通常のＲＦバイアスを用いてエッチングした場合の加工形状の断面を図３６に示す。ＲＦバイアスを用いた場合に見られたボーイング１５やサブトレンチ１６が本発明のパルスバイアス印加では消失しておりで垂直でかつ底面端部のラウンドした形状が得られた。同時にマイクロローディングと呼ばれるエッチ速度のパターンサイズ依存性も見られなくなった。
【００３８】
本実施例では、トレンチの加工について述べたがコンタクトホール等の微細孔加工や、アイソレーション用Ｕ溝等の微細溝加工においても同様の効果がある。
【００３９】
（実施例７）
本方式のパルス波形電圧にノイズ波形電圧等が重畳されていてもその電圧がパルスに対して無視できる大きさであれば、ノッチ低減やチャージアップ低減に効果があると考えられる。
【００４０】
そこで本実施例では図２２パルス発生装置から図３７に示すようにパルスに正弦波を重畳した波形の電圧を発生させバイアスとして印加し、ゲート用ポリシリコンのエッチングを行った。この場合も実施例１と同様にノッチ抑制に効果が見られた。
【００４１】
本実施例ではパルスの２倍周期の正弦波電圧をパルス電圧に重畳したが、重畳する正弦波電圧の周期や振幅に関係なく、本実施例と同様の効果が得られる。
【００４２】
また本実施例の方法は、ゲート用ポリシリコン加工におけるノッチの低減だけでなく、メタル配線エッチングにおけるチャージアップダメージの低減やトレンチ等の微細孔加工におけるボーイングやサブトレンチの低減においても有効である。
【００４３】
（実施例８）
実施例１の装置において、パルス発生装置から図３８に示すようにパルスに正の直流電圧を重畳した波形の電圧を発生させバイアスとして印加し、ゲート用ポリシリコンのエッチングを行った。この場合も実施例１と同様にノッチ抑制に効果が見られた。本実施例では、正の直流電圧をパルスに重畳したが、重畳する直流電圧の大きさや極性に関係なく、本実施例と同様の効果がえられる。
【００４４】
また本実施例の方法は、ゲート用ポリシリコン加工におけるノッチの低減だけでなく、メタル配線エッチングにおけるチャージアップダメージの低減やトレンチ等の微細孔加工におけるボーイングやサブトレンチの低減においても有効である。
【００４５】
（実施例９）
実施例１の装置の静電吸着用絶縁セラミック２３の材料として強誘電体であるＰｂ（Ｚｒ，Ｔｉ）Ｏ3を用いることにより静電吸着用絶縁セラミック２３の静電容量を３ ｎＦ／ｃｍ2以上に増大させた。この装置改造によって、電子シェーディング現象によるチャージアップを解消するのに必要なパルスの繰り返し周波数は２桁小さくなる。したがって、パルス電源に求められるスリューレートも２桁小さくできるため、パルス電源購入にかかる費用も小さくなる。
【００４６】
改造後の装置を用いて、ゲート用ポリシリコンの加工を行った。パルス電圧の大きさを１００ Ｖ、パルスのデューティー比を１ ％で一定にし、繰り返し周波数を変えてノッチの大きさの変化を調べた。この結果を図３９に示す。ノッチの大きさは繰り返し周波数４ ＫＨｚ以上で急激に減少し始め、１０ ＫＨｚ以上ではノッチがほとんど発生しなくなった。また繰り返し周波数１００ ＫＨｚを印加してエッチングした場合、図２７と同等な垂直加工形状が得られた。
【００４７】
本実施例では静電吸着用絶縁セラミックとしてＰｂ（Ｚｒ，Ｔｉ）Ｏ3を用いたが、他の強誘電体を用いた場合も類似の効果がある。例えば、
（Ｐｂ，Ｂａ）Ｎｂ2Ｏ6を用いた場合しきいとなる周波数を実施例１の場合の２００分の１に低減できる。また、（Ｓｒ，Ｂａ）Ｎｂ2Ｏ6を用いた場合では５０分の１に、ＢａＴｉＯ3の場合では３００分の１に、ＰｂＴｉＯ3の場合では１０分の１に、Ｂｉ4Ｔｉ3Ｏ12の場合では３０分の１に、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3−ＰｂＴｉＯ3の固溶体の場合には２０００分の１に、それぞれ、前記しきいとなる周波数を低減することができる。
【００４８】
【発明の効果】
本発明によれば、電子シェーディング現象に起因するチャージアップが低減され、その結果、電子シェーディングに起因するノッチや、チャージアップダメージ、ボーイング、サブトレンチ等の発生が抑制される。またマイクロローディングの低減にも有効である。
【図面の簡単な説明】
【図１】本発明のパルスバイアス印加に用いる表面処理装置の構成を示す図である。
【図２】従来のＲＦバイアス印加に用いるエッチング装置の構成を示す図である。
【図３】従来のＲＦバイアス印加の場合のバイアス入力電圧波形を示す図である。
【図４】従来のＲＦバイアス印加の場合の基板バイアス波形を示す図である。
【図５】局所的チャージアップの発生機構（電子シェーディング現象）を示す図である。
【図６】ゲート用ポリシリコン加工における局所異状サイドエッチ形状（ノッチ）の発生機構を示す図である。
【図７】メタル配線加工におけるゲート絶縁膜へのダメージの発生機構を示す図である。
【図８】微細溝加工におけるボーイングおよびサブトレンチの発生機構を示す図である。
【図９】本発明のパルスバイアス印加の場合のバイアス入力電圧波形を示す図である。
【図１０】本発明のパルスバイアス印加の場合の基板バイアス波形を示す図である。
【図１１】本発明による局所的チャージアップ低減機構を示す図である。
【図１２】入力パルスのデューティー比が１ ％の場合の基板バイアス波形を示す図である。
【図１３】入力パルスのデューティー比が１０ ％の場合の基板バイアス波形を示す図である。
【図１４】入力パルスのデューティー比と基板バイアスの正電圧の大きさの関係を示す図である。
【図１５】入力パルスの繰り返し周波数が１０ ＭＨｚの場合の基板バイアス波形を示す図である。
【図１６】入力パルスの繰り返し周波数が１ ＭＨｚの場合の基板バイアス波形を示す図である。
【図１７】入力パルスの繰り返し周波数が１００ ＫＨｚの場合の基板バイアス波形を示す図である。
【図１８】入力パルスの繰り返し周波数と基板バイアスの正電圧の大きさの関係を示す図である。
【図１９】本発明によるノッチ低減機構を示す図である。
【図２０】本発明によるゲート絶縁膜ダメージ低減の機構を示す図である。
【図２１】本発明によるサブトレンチおよびボーイングの低減機構を示す図である。
【図２２】本発明をマイクロ波エッチング装置に適用した場合の装置構成図である。
【図２３】パルスのデューティー比および繰り返し周波数と電源のスリューレートの関係を示す図である。
【図２４】パルス電源により発生されるパルス電圧波形の一例を示す図である。
【図２５】パルスのデューティー比とノッチの大きさの関係を示す図である。
【図２６】パルスの繰り返し周波数とノッチの大きさの関係を示す図である。
【図２７】図２７は本発明によるゲート用ポリシリコン加工形状を示す顕微鏡写真（図面に代わる写真）である。
【図２８】図２８は従来法によるゲート用ポリシリコン加工形状を示す顕微鏡写真（図面に代わる写真）である。
【図２９】パルスのデューティー比とゲート絶縁膜破壊率の関係を示す図である。
【図３０】パルスの繰り返し周波数とゲート絶縁膜破壊率の関係を示す図である。
【図３１】エッチング中のパルスのデューティー比の変化を示すタイミングダイアグラムである。
【図３２】エッチング中のパルスの繰り返し周波数の変化を示すタイミングダイアグラムである。
【図３３】パルスバイアスとＲＦバイアスを切り替えることのできるマイクロ波エッチング装置である。
【図３４】パルスバイアスとＲＦバイアスの切り替えのタイミングを示すダイアグラムである。
【図３５】本発明によるトレンチ加工形状を示す図である。
【図３６】従来法によるトレンチ加工形状を示す図である。
【図３７】本発明の入力パルス電圧波形の例を示す図である。
【図３８】本発明の入力パルス電圧波形の例を示す図である。
【図３９】実施例９のエッチング装置におけるパルスの繰り返し周波数とノッチの大きさの関係を示す図である。
【符号の説明】
１…被エッチング試料、２…キャパシタ、３…高周波電源、４…プラズマ、５…イオン、６…電子、７…レジストマスク、８…ポリシリコン層、９…シリコン酸化膜、１０…ノッチ、１１…メタル配線、１２フローティングゲート、１３…基板シリコン、１４…ゲート絶縁膜、１５…ボーイング、１６…サブトレンチ、１７…パルス電源、１８…マグネトロン、１９…導波管、２０…放電管、２１…磁場発生用コイル、２２…アース電極、２３…静電吸着用絶縁セラミック、２４…静電吸着用定電圧電源、２５…任意波形発生器、２６…高速広帯域電力増幅器。
【図１】
0003799073.tif 000002
【図２】
0003799073.tif 000003
【図３】
0003799073.tif 000004
【図４】
0003799073.tif 000005
【図５】
0003799073.tif 000006
【図６】
0003799073.tif 000007
【図７】
0003799073.tif 000008
【図８】
0003799073.tif 000009
【図９】
0003799073.tif 000010
【図１０】
0003799073.tif 000011
【図１１】
0003799073.tif 000012
【図１２】
0003799073.tif 000013
【図１３】
0003799073.tif 000014
【図１４】
0003799073.tif 000015
【図１５】
0003799073.tif 000016
【図１６】
0003799073.tif 000017
【図１７】
0003799073.tif 000018
【図１８】
0003799073.tif 000019
【図１９】
0003799073.tif 000020
【図２０】
0003799073.tif 000021
【図２１】
0003799073.tif 000022
【図２２】
0003799073.tif 000023
【図２３】
0003799073.tif 000024
【図２４】
0003799073.tif 000025
【図２５】
0003799073.tif 000026
【図２６】
0003799073.tif 000027
【図２７】
0003799073.tif 000028
【図２８】
0003799073.tif 000029
【図２９】
0003799073.tif 000030
【図３０】
0003799073.tif 000031
【図３１】
0003799073.tif 000032
【図３２】
0003799073.tif 000033
【図３３】
0003799073.tif 000034
【図３４】
0003799073.tif 000035
【図３５】
0003799073.tif 000036
【図３６】
0003799073.tif 000037
【図３７】
0003799073.tif 000038
【図３８】
0003799073.tif 000039
【図３９】
0003799073.tif 000040