(57)【特許請求の範囲】
【請求項１】
エミッタが基準電位点に接続された第１のトランジスタと、前記第１のトランジスタのコレクタにエミッタが共通に接続された第２，第３のトランジスタから成る差動回路を含み、前記第２のトランジスタのコレクタを電圧源に接続し、前記第３のトランジスタのコレクタ・ベース間を接続した電流制御回路と、
第１の期間及び第２の期間とでそれぞれ異なるレベルを有する制御信号に応答して前記第１のトランジスタのベース電位を制御し、前記第１の期間には前記第１のトランジスタをオンとし、前記第２の期間にはオフ制御する第１のレベルシフト回路と、
前記第１の期間は前記第２、第３のトランジスタのベース電位が等しくなるように前記第２のトランジスタのベース電位を制御し、前記第２の期間は前記第１の期間よりも高いベース電位を前記第２のトランジスタのベースに供給する第２のレベルシフト回路と、
電流入力端子及び電流出力端子にそれぞれ入力電流路及び出力電流路を形成するトランジスタが接続されたカレントミラー回路と、前記電流入力端子と前記第３のトランジスタのコレクタとの接続点と前記電圧源との間に設けられた電流源とを含む電流出力回路と、を具備し、
前記第１，第２，第３のトランジスタ及び前記カレントミラー回路を形成するトランジスタをＮＰＮトランジスタで構成し、前記第１の期間には、前記電流源に流れる電流と等しい電流を前記第２，第３のトランジスタに流し、前記第２の期間には前記電流源から前記カレントミラー回路へ電流を流して前記電流出力端子に流れる電流をオン・オフすることを特徴とする電流スイッチ回路。
【請求項２】
さらに、エミッタが共通に接続され、ベースに前記制御信号が供給される差動接続された第４，第５のトランジスタを含む制御信号発生回路を具備し、
前記第４，第５のトランジスタのコレクタに得られる互いに逆相の制御信号を利用して、前記第１の期間及び前記第２の期間における、前記第１のトランジスタのオン・オフと前記第２のトランジスタのベース電位を制御することを特徴とする請求項１記載の電流スイッチ回路。
【請求項３】
前記電流源の電流量を可変とし、前記電流源の電流量の増減に連動して前記第１のトランジスタのベースバイアスを増減する制御手段を更に具備したことを特徴とする請求項１又は２に記載の電流スイッチ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流スイッチ回路に関する。
【０００２】
【従来の技術】
一般に電流をオン・オフする電流スイッチ回路では、電流スイッチ用トランジスタを飽和動作させるとベース電荷蓄積時間が大きくなるため高速スイッチ動作が困難である。従って、電流を高速にオン・オフするには、電流スイッチ用トランジスタを非飽和動作させなければならない。
【０００３】
図４に、従来の電流スイッチ回路の構成を示す。この電流スイッチ回路は、大きく分けると、電流出力回路１と、第１のレベルシフト回路２と、電流制御回路３から構成される。
【０００４】
電流出力回路１の構成を説明する。電流源Ｉｉｎの一端は、電源Ｖｃｃに接続され、他端はダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは、ＮＰＮトランジスタＱ３，Ｑ４，Ｑ５からなるカレントミラー回路に接続されている。
【０００５】
次に、前記カレントミラー回路の接続関係を説明する。トランジスタＱ３のコレクタは、ダイオードＤ３のカソードとトランジスタＱ５のベースに接続され、トランジスタＱ３のベースは、トランジスタＱ５のエミッタとトランジスタＱ４のベースに接続され、トランジスタＱ３のエミッタは、接地されている。トランジスタＱ５のコレクタは、電源Ｖｃｃに接続されている。トランジスタＱ４のエミッタは、接地され、トランジスタＱ４のコレクタは、電流出力端子１０に接続されている。
【０００６】
次に、第１のレベルシフト回路２の構成を説明する。ＮＰＮトランジスタＱ１のベースには、電流制御信号が供給され、トランジスタＱ１のコレクタは、電源Ｖｃｃに接続されている。トランジスタＱ１のエミッタと接地との間に、抵抗Ｒ１とダイオードＤ１と抵抗Ｒ２が直列接続されている。電流制御信号は、ハイレベルとローレベルが交互に連続して存在する。
【０００７】
更に、電流制御回路３の構成を説明する。ＮＰＮトランジスタＱ２（電流スイッチ用トランジスタ）のベースは、ダイオードＤ１のカソードに接続され、トランジスタＱ２のエミッタは、接地され、トランジスタＱ２のコレクタは、ダイオードＤ２のカソードとダイオードＤ３のアノードに接続されている。ダイオードＤ２のアノードは、ダイオードＤ１のアノードに接続されている。
【０００８】
次に、従来の電流スイッチ回路の動作を説明する。電流制御信号がハイレベルの場合、トランジスタＱ２はオンし、電流源Ｉｉｎの電流は全てトランジスタＱ２に抜き取られる。このため、カレントミラー回路（Ｑ３，Ｑ４，Ｑ５）には電流が流れず、電流出力端子１０には電流出力がない。
【０００９】
電流制御信号がローレベルの場合、トランジスタＱ２はオフする。このため、電流源Ｉｉｎの電流は、カレントミラー回路（Ｑ３，Ｑ４，Ｑ５）に流れ、電流出力端子１０に電流出力が現れる。
【００１０】
トランジスタＱ２がオンして、コレクタ電圧が下がってくるとダイオードＤ２がオンするが、ダイオードＤ１とＤ２のアノード・カソード間電圧はほぼ等しいので、トランジスタＱ２のコレクタ電圧はベース電圧とほぼ同じ電圧でクリップされる。したがって、トランジスタＱ２は非飽和動作する。
【００１１】
このように、従来の電流スイッチ回路では、ダイオードＤ１とＤ２により、トランジスタＱ２を非飽和動作させることができ、このためトランジスタＱ２は高速スイッチ動作することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら従来の電流スイッチ回路では、トランジスタＱ２がオフしたとき、電流源Ｉｉｎの電流がカレントミラー回路（Ｑ３，Ｑ４，Ｑ５）に流れるため、ダイオードＤ３のアノード電圧は上昇する。このためダイオードＤ２のカソード電圧も上昇する。一方、ダイオードＤ２のアノード電圧は下降するので、ダイオードＤ２は、逆バイアス状態になる。
【００１３】
ところで近年の高速半導体デバイスでは、逆バイアスに対する耐圧、即ち逆耐圧が低下してきている。デバイス製造プロセスにもよるが、低いものでは僅か１Ｖ程度の逆耐圧しかないものもある。
【００１４】
したがって、トランジスタＱ２がオフしたとき、最悪の場合ダイオードＤ２がブレークダウンする。もしダイオードＤ２がブレークダウンすると、前記カレントミラー回路（Ｑ３，Ｑ４，Ｑ５）に入力されるべき電流源Ｉｉｎの電流の一部が抜き取られることになり、結果としてそのカレントミラー回路（Ｑ３，Ｑ４，Ｑ５）から出力される電流量が大きくずれてしまうという問題を生じる。
【００１５】
この問題を防ぐには、ブレークダウンの原因であるダイオードＤ２を削除すれば良いが、そうすると今度はトランジスタＱ２が飽和してしまうので、高速スイッチ動作が出来なくなるという新たな問題が生じる。
【００１６】
そこで本発明は、高速スイッチ動作機能を維持しつつ、逆耐圧問題を改善した電流スイッチ回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の電流スイッチ回路は、エミッタが基準電位点に接続された第１のトランジスタと、前記第１のトランジスタのコレクタにエミッタが共通に接続された第２，第３のトランジスタから成る差動回路を含み、前記第２のトランジスタのコレクタを電圧源に接続し、前記第３のトランジスタのコレクタ・ベース間を接続した電流制御回路と、第１の期間及び第２の期間とでそれぞれ異なるレベルを有する制御信号に応答して前記第１のトランジスタのベース電位を制御し、前記第１の期間には前記第１のトランジスタをオンとし、前記第２の期間にはオフ制御する第１のレベルシフト回路と、前記第１の期間は前記第２、第３のトランジスタのベース電位が等しくなるように前記第２のトランジスタのベース電位を制御し、前記第２の期間は前記第１の期間よりも高いベース電位を前記第２のトランジスタのベースに供給する第２のレベルシフト回路と、電流入力端子及び電流出力端子にそれぞれ入力電流路及び出力電流路を形成するトランジスタが接続されたカレントミラー回路と、前記電流入力端子と前記第３のトランジスタのコレクタとの接続点と前記電圧源との間に設けられた電流源とを含む電流出力回路と、を具備し、前記第１，第２，第３のトランジスタ及び前記カレントミラー回路を形成するトランジスタをＮＰＮトランジスタで構成し、前記第１の期間には、前記電流源に流れる電流と等しい電流を前記第２，第３のトランジスタに流し、前記第２の期間には前記電流源から前記カレントミラー回路へ電流を流して前記電流出力端子に流れる電流をオン・オフすることを特徴とする。
【００１８】
【発明の実施の形態】
（第１の実施例）
図１に、本発明の電流スイッチ回路の第１の実施例の構成を示す。本実施例の電流スイッチ回路が従来の電流スイッチ回路と異なるのは、第１のレベルシフト回路２と同様な第２のレベルシフト回路２１を追加するとともに、電流制御回路３の構成を電流制御回路３１の構成に変えている点である。
【００１９】
電流スイッチ回路は、大きく分けると、電流出力回路１と、第１のレベルシフト回路２と、第２のレベルシフト回路２１と、電流制御回路３１から構成される。電流出力回路１と第１のレベルシフト回路２は、従来の電流スイッチ回路と同一構成であるため詳細な説明は省略する。トランジスタＱ１のベースに供給される電流制御信号は、従来と同様、ハイレベルとローレベルが交互に連続して存在する。
【００２０】
第２のレベルシフト回路２１の構成を説明する。ＮＰＮトランジスタＱ６のベースには、バイアス制御信号が供給され、トランジスタＱ６のコレクタは、電源Ｖｃｃに接続されている。バイアス制御信号は、トランジスタＱ１に供給される電流制御信号の変化とは逆方向に変化する。トランジスタＱ６のエミッタと接地との間に、抵抗Ｒ３とダイオードＤ４と抵抗Ｒ４が直列接続されている。
【００２１】
次に、電流制御回路３１の構成を説明する。ＮＰＮトランジスタＱ２（電流スイッチ用トランジスタ）のベースは、ダイオードＤ１のカソードに接続され、トランジスタＱ２のエミッタは、接地されている。ＮＰＮトランジスタＱ７（飽和防止用トランジスタ）のベースは、ダイオードＤ４のアノードに接続され、トランジスタＱ７のエミッタは、トランジスタＱ２のコレクタに接続され、トランジスタＱ７のコレクタは、電源Ｖｃｃに接続されている。ＮＰＮトランジスタＱ８のエミッタは、トランジスタＱ７のエミッタに接続され、トランジスタＱ８のベースとコレクタは短絡されてダイオードＤ３のアノードに接続されている。
【００２２】
次に、本実施例の電流スイッチ回路の動作を説明する。電流制御信号がハイレベルの場合、トランジスタＱ１がオンしてトランジスタＱ２のベース電位が高くなり、トランジスタＱ２はオンする。一方バイアス制御信号は第１のレベルにあり、トランジスタＱ６をオンさせてトランジスタＱ７のベースにトランジスタＱ８のベース電位と等しいベースバイアスを供給する。トランジスタＱ２に流れる電流を２Ｉｉｎに設定しておけば、トランジスタＱ７，Ｑ８にはそれぞれＩｉｎに等しい電流が流れるため、電流源Ｉｉｎからの電流は、全てトランジスタＱ８により抜き取られる。このため、カレントミラー回路（Ｑ３，Ｑ４，Ｑ５）には、電流が供給されず、電流出力端子１０に電流出力はない。尚、カレントミラー回路は、入力電流路を形成するトランジスタＱ３，Ｑ５、及び出力電流路を形成するトランジスタＱ５を含んで構成されている。
【００２３】
電流制御信号がローレベルの場合、トランジスタＱ２はオフする。このため、トランジスタＱ７，Ｑ８には電流が流れなくなり、電流源Ｉｉｎの電流は、カレントミラー回路（Ｑ３，Ｑ４，Ｑ５）に流れ、電流出力端子１０に電流出力が現れる。
【００２４】
トランジスタＱ２がオンの場合、トランジスタＱ２のコレクタ電圧は、動作中のトランジスタＱ７のエミッタ電圧でクリップされる。このため、トランジスタＱ２は、飽和することがなく、高速スイッチ動作することができる。
【００２５】
電流制御信号がローレベルに遷移すると、トランジスタＱ２がオフとなるが、この期間、バイアス制御信号は逆に高くなり、トランジスタＱ６の導通度が増し、トランジスタＱ７のベース電位は第１のレベルよりも高い第２のレベルになる。トランジスタＱ２がオフの場合、電流源Ｉｉｎの電流はカレントミラー回路（Ｑ３，Ｑ４，Ｑ５）に流れる。このときダイオードＤ３のアノード電圧が上昇しトランジスタＱ８によってトランジスタＱ７のエミッタ電圧は上昇する。しかしながら、バイアス制御信号が第２のレベルにあるため、トランジスタＱ７のベース電位は高い。このため、トランジスタＱ７のエミッタ・ベース間の逆バイアス電圧は、従来と比べて小さくなり、トランジスタＱ７のエミッタ・ベース間がブレークダウンすることがない。
【００２６】
以上本実施例によれば、高速スイッチ動作とブレークダウン防止の両立ができる。
【００２７】
（第２の実施例）
図２に、本発明の電流スイッチ回路の第２の実施例の構成を示す。本実施例は、第１の実施例のトランジスタＱ１とＱ６のベースに供給する電流制御信号とバイアス制御信号を発生させる制御信号発生回路４を、第１の実施例に追加したものである。
【００２８】
制御信号発生回路４の構成を説明する。電流源Ｉｂｉａｓの一端が、電源Ｖｃｃに接続されている。電流源Ｉｂｉａｓの他端と接地との間に、４個のダイオードＤ５〜Ｄ８と抵抗Ｒ７が直列接続されている。ＮＰＮトランジスタＱ１１のベースは、電流源Ｉｂｉａｓの他端に接続され、トランジスタＱ１１のコレクタは、電源Ｖｃｃに接続されている。
【００２９】
更に、ＮＰＮトランジスタＱ９のコレクタは、トランジスタＱ１のベースと抵抗Ｒ５を介してトランジスタＱ１１のエミッタに接続され、トランジスタＱ９のエミッタは、電流源Ｉｅの一端に接続されている。電流源Ｉｅの他端は、接地されている。ＮＰＮトランジスタＱ１０のコレクタは、トランジスタＱ６のベースと抵抗Ｒ６を介してトランジスタＱ１１のエミッタに接続され、トランジスタＱ１０のエミッタは、トランジスタＱ９のエミッタに接続されている。
【００３０】
トランジスタＱ９とＱ１０は、差動構成となっており、トランジスタＱ９とＱ１０のベース間に制御信号が供給されると、トランジスタＱ９とＱ１０のコレクタから、逆相関係にある電流制御信号とバイアス制御信号が、それぞれトランジスタＱ１とＱ６のベースに供給される。
【００３１】
このように、ひとつの制御信号で簡単に電流制御信号とバイアス制御信号を生成することができる。
【００３２】
また制御信号発生回路４のダイオードＤ５〜Ｄ８の個数と、トランジスタＱ１１，Ｑ１，Ｑ２とダイオードＤ１の個数を合わせているので、ジャンクション電圧の温度変動に対しても、トランジスタＱ２の出力電流を安定化できる。
【００３３】
（第３の実施例）
図３に、本発明の電流スイッチ回路の第３の実施例の構成を示す。本実施例は、図２の第２の実施例の電流源Ｉｉｎの電流量と電流源Ｉｂｉａｓの電流量が連動して増減するようになっている。
【００３４】
電流源Ｉｉｎの電流量が多くなれば、電流源Ｉｂｉａｓの電流量も多くなり、トランジスタＱ２に流れる電流も多くなる。逆に電流源Ｉｉｎの電流量が少なくなれば、電流源Ｉｂｉａｓの電流量も少なくなり、トランジスタＱ２に流れる電流も少なくなる。
【００３５】
これによって予め電流源Ｉｉｎの電流量の最大値に合わせて、トランジスタＱ２の出力電流を設定する必要がなく、しかも電流源Ｉｉｎの電流量が大きく変化しても、確実にトランジスタＱ２の電流スイッチ動作を行うことができる。
【００３６】
また電流源Ｉｉｎの電流量が最大値未満の場合、電流源Ｉｉｎの電流量に合わせて、トランジスタＱ２の出力電流も減少し、必要以上に電流を流すことがないので、消費電流を低く抑えることができる。
【００３７】
なお本発明は、上記実施例に限定されるものではなく、例えばダイオードはコレクタとベースを短絡したトランジスタに置き換えても良い。
【００３８】
【発明の効果】
以上本発明によれば、高速スイッチ動作機能を維持しつつ、逆耐圧問題を改善した電流スイッチ回路を提供できる。
【図面の簡単な説明】
【図１】本発明の電流スイッチ回路の第１の実施例の構成を示す回路図である。
【図２】本発明の電流スイッチ回路の第２の実施例の構成を示す回路図である。
【図３】本発明の電流スイッチ回路の第３の実施例の構成を示す回路図である。
【図４】従来の電流スイッチ回路の構成を示す回路図である。
【符号の説明】
１・・電流出力回路、２・・第１のレベルシフト回路、２１・・第２のレベルシフト回路、３１・・電流制御回路、４・・制御信号発生回路、Ｑ１〜Ｑ１１・・ＮＰＮトランジスタ、Ｄ１・・ダイオード、Ｄ３〜Ｄ８・・ダイオード、Ｒ１〜Ｒ７・・抵抗、Ｉｉｎ，Ｉｅ，Ｉｂｉａｓ・・電流源。
【図１】
0003799215.tif 000002
【図２】
0003799215.tif 000003
【図３】
0003799215.tif 000004
【図４】
0003799215.tif 000005