(57)【特許請求の範囲】
【請求項１】
第１導電形の内部区域（２）と、この内部区域（２）に続き内部区域（２）より高いドーピング濃度を持つ第１導電形のカソード区域（３）と、内部区域（２）に続きドーピング濃度が内部区域（２）のドーピング濃度より高くかつカソード区域（３）のドーピング濃度より低い第１導電形の少なくとも１つの第１結合区域（５）と、第１結合区域（５）に続き第１結合区域（５）内より高いドーピング濃度を持つ第２導電形のアノード区域（６）とを備えた半導体基体から構成されたパワーダイオードにおいて、
第１結合区域（５）と内部区域（２）との間に第２導電形の少なくとも１つの第２結合区域（４）が設けられ、この第２結合区域（４）のドーピング濃度は内部区域（２）のドーピング濃度より高くかつアノード区域（６）のドーピング濃度より低く、しかも
前記半導体基体（１）内にはパワーダイオードに逆向きでかつ直列に接続されモノリシックに集積された第２ダイオードが設けられていることを特徴とするパワーダイオード。
【請求項２】
請求項１記載のパワーダイオードを備えることを特徴とするハイブリッドダイオード装置。
【請求項３】
請求項１記載のパワーダイオードを備えることを特徴とする電圧制限器。
【請求項４】
請求項１記載のパワーダイオードを備えることを特徴とするフリーホイーリングダイオード。
【請求項５】
リードダイオード構造を有することを特徴とする請求項１乃至４のいずれか１つに記載のパワーダイオード。
【請求項６】
パワー半導体デバイスに並列接続されることを特徴とする請求項１乃至５のいずれか１つに記載のパワーダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１導電形の内部区域と、この内部区域に続き、内部区域より高いドーピング濃度を持つ第１導電形のカソード区域と、内部区域に続き、ドーピング濃度が内部区域のドーピング濃度より高くかつカソード区域のドーピング濃度より低い第１導電形の少なくとも１つの第１結合区域と、第１結合区域に続き、第１結合区域内より高いドーピング濃度を持つ第２導電形のアノード区域とを備えた半導体基体から構成されたパワーダイオードに関する。
【０００２】
【従来の技術】
冒頭で述べた種類のＦＣＩダイオード（ｆｉｅｌｄ−ｃｏｎｔｒｏｌｌｅｄ−ｉｎｊｅｃｔｉｏｎ）は例えばリードダイオードとして知られ、Ｋ．Ｔ．Ｋａｓｃｈａｎｉ及びＲ．Ｓｉｔｔｉｇ著の刊行物“Ｈｏｗ  ｔｏ  ａｖｏｉｄ  ＴＲＡＰＡＴＴ−Ｏｓｚｉｌｌａｔｉｏｎｓ  ａｔ  ｔｈｅ  Ｒｅｖｅｒｓ−Ｒｅｃｏｖｅｒｙ  ｏｆ  Ｐｏｗｅｒ  Ｄｉｏｄｅｓ”（ＣＡＳ´９５、第５７１頁〜第５７４頁、Ｓｉｎａｉａ、１９９５年）に記載されている。この刊行物の対象はこの出願の明細書で詳細に説明する（参考文献の取込み）。
【０００３】
リードダイオードは元々ＩＭＰＡＴＴ振動を発生するための高周波数デバイスとして開発された。次に、図２を参照しながらＰＩＮパワーダイオードとして特別に構成された公知のリードダイオードに基づいてＦＣＩ構想を説明する。この種のリードダイオードは特にＫａｓｃｈａｎｉ等の上述の刊行物の図５によって知られている。
【０００４】
図２に示されたＰＩＮパワーダイオードは半導体基体１を有する。この半導体基体１はｎ- ドープされた内部区域２から構成されている。カソード側ではこの内部区域２に接してｎ+ ドープされたカソード区域３が配置されている。このカソード区域３はカソード電極７を介してカソード端子Ｋに接続されている。アノード側では内部区域２にはｎドープされた結合区域５及びｐ+ ドープされたアノード区域６が続いている。アノード側ではアノード区域６はアノード電極８を介してアノード端子Ａに接続されている。
【０００５】
図２に示されているように、ＰＩＮダイオードの場合、アノード区域６と内部区域２との間には、内部区域２と同じ導電形を有するが内部区域２より強くドープされた狭い結合区域５が設けられている。このようなドーピングプロフィールに基づいて阻止動作時の電界はいわゆる高電界区域といわゆる低電界区域とから構成される。その場合、高電界区域とは高い電界強さを持つ領域を称し、低電界区域とは低い電界強さを持つ領域を称する。
【０００６】
高電界区域はアノード区域６の直ぐ前の結合区域５の狭い範囲に制限されるのに対して、低電界区域は全内部区域２に亘ってほぼ均質に延びている。ドーピングの高さに応じて、高電界区域内には低電界区域内より明らかに高い降伏電界強さが生ずる（ＥBD,H＞＞ＥBD,L）。
【０００７】
電圧降伏の際に局部化されたなだれ増倍を保証するために、ＰＩＮダイオードは、高電界区域におけるピーク電界がこの時点で丁度その降伏電界強さＥBD,Hに到達し、一方低電界区域における最大電界値はその降伏電界強さＥBD,Lのまだはるか下に存在するように設計される。従って、降伏電圧ＵBDを上回ると、最初に高電界区域内のみになだれ増倍によって電荷キャリヤが発生する。
【０００８】
このようにして発生した正孔は直ちに隣接するｐ+ ドープされたアノード区域６に流出するのに対して、ｎ+ ドープされたカソード区域３に至る途中の電子は全ての空間電荷区域を横切らなければならない。電子は飽和速度でもって高電界区域内を移動し、その負電荷に基づいて高電界区域と低電界区域との空間電荷の相応する補償を行う。
【０００９】
しかしながら、両区域でのこの補償作用は異なっている。こうして高電界区域ではピーク電界が減少させられしかもなだれ増倍が軽減させられ、このことによって再び電子流、もしくはそこの空間電荷へのその補償作用が減少させられる。この負帰還は最後には印加された過電圧に依存せずに降伏電界強さＥBD,Hの近くに最大電界値を安定させる。
【００１０】
従って、高電界区域は必要な電荷キャリヤを供給しかつなだれ増倍の必要な局部化を行うのに役立つ。これに対して、低電界区域では過電圧の増大と共に増大する電子流による空間電荷の補償の増加によって、電界勾配が増大し、従って特にカソード区域３の前で電界が相応して増大する。
【００１１】
高電界区域の電界と低電界区域の電界との結合は図２に示されたＰＩＮパワーダイオードにおいては結合区域５の空間電荷によって行われる。しかしながら、空間電荷結合はパワーダイオードのオン・オフ転移のために取扱いが困難であることが判明している。というのは、空間電荷結合は大抵非常に強く温度に依存するからである。それゆえ、この種のＰＩＮパワーダイオードの使用は実際上困難である。
【００１２】
【発明が解決しようとする課題】
そこで、本発明の課題は高電界区域の電界と低電界区域の電界とを結合させても降伏電圧が殆ど温度に依存しないＦＣＩダイオードを提供することにある。
【００１３】
【課題を解決するための手段】
このような課題は、本発明によれば、冒頭に述べたようなパワーダイオードにおいて、第１結合区域と内部区域との間に第２導電形の少なくとも１つの第２結合区域が設けられ、この第２結合区域のドーピング濃度が内部区域のドーピング濃度より高くかつアノード区域のドーピング濃度より低くされることによって解決される。
【００１４】
この種のパワーダイオードは“パンチスルー”結合を有するＦＣＩダイオード（ＦＣＩ−ＰＴダイオード）と称される。パンチスルー結合とは、阻止動作の際高電界区域内の電界と低電界区域内の電界とが公知のパンチスルー効果による両結合区域の相互作用に基づいて結合されることを意味する。
【００１５】
冒頭で述べた種類のパワーダイオードとは異なり、ＦＣＩ−ＰＴダイオードはコントロールされたアクティブな過電圧制限機能を有する。この過電圧制限機能は、蓄積電荷、オン・オフ転移峻度及び寿命設定に十分依存せず、導通特性、阻止特性及びスイッチオン特性に大きく影響せず、その上さらにスイッチング損失を明らかに減少させる。しかも、本発明によるＦＣＩ−ＰＴダイオードは空間電荷結合を持つパワーダイオードとは異なり温度に依存しない降伏電圧を有し、それゆえオン・オフ転移過程は十分温度に依存せずに進行する。
【００１６】
アノード側又はカソード側にｐｎ接合を作成するための別の区域が設けられると有利である。この区域は一般にこれに続くアノード区域又はカソード区域より高いドーピング濃度を有する。このようにしてＦＣＩ−ＰＴダイオードとこれに阻止方向に接続された別のダイオードとの直列回路を作ることができる。モノリシックに集積され逆向きに配置されたこのダイオード直列回路によってＦＣＩ−ＰＴダイオードの導通動作が抑制され、それにより今や純粋な電圧制限器として機能する。
【００１７】
別のダイオードの並列接続によって、導通動作では別のダイオードのみが関連し、阻止動作ではＦＣＩ−ＰＴダイオードのみが関連するＦＣＩハイブリッドダイオード装置が有利に得られる。別のダイオードが最適化された導通特性を持つデバイスである場合、このようにして同時に順方向損失及び阻止方向損失の最小化ならびにオン・オフ転移過程の最適化が達成される。
【００１８】
幾何学的に結合されたパワーダイオードは過渡的な過電圧を抑制するための電圧制限器として非常に有利に使用することができる。現在入手可能な過渡電圧制限器（“ｔｒａｎｓｉｅｎｔ−ｖｏｌｔａｇｅ−ｓｕｐｒｅｓｓｏｒ”、ＴＶＳ）は５００Ｖ以下の電圧に制限する。例えばバリスタのような他の比べ得るデバイスは十分迅速に応答せず、しばしば再発するピーク電圧に起因する損失を耐えられないか、又は所望以上に速く老化してしまう。本発明によるダイオードを用いればさらに５００Ｖ以上の電圧用の電圧制限器を提供することができる。
【００１９】
ＦＣＩダイオードが簡単なリードダイオードとして形成される場合も特に有利である。このことはカソード区域のドーピング濃度が非常に高く選定される場合に可能である。このようにして降伏電圧の温度依存性を殆ど補償することができる。一般にその場合カソード区域はほぼ１０17ｃｍ-3のドーピング濃度を有する。このための前提条件はしかしながらアノード区域が明らかに高くドーピングされることである。
【００２０】
本発明によるＦＣＩ−ＰＴダイオードは、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＯ、サイリスタ、ＭＣＴ等に対して並列接続される形で、パワー半導体デバイス用のフリーホイーリングダイオードとしても特に有利に使用することができる。
【００２１】
冒頭で述べた種類のパワーダイオードの最も危険な動作状態はオン・オフ転移（すなわち導通動作から阻止動作への移り変わり）である。オン・オフ転移の際、導通動作時に内部区域の導電率変調のために必要な阻止電荷は、再び逆電圧を受け入れることができるようにするために、非常に短時間の間に再び除かれなければならない。これは阻止動作への移り変わりの際自動的に現れるいわゆる逆方向電流によって行われる。
【００２２】
しかしながら、避け得ない漏れインダクタンスの影響のためにパワーダイオードは実際上有限の峻度でもってしかオン・オフ転移することができない。その際高い誘導性過電圧ならびに発振を防止するために、パワーダイオードは“ソフト・リカバリ”特性と称される出来るだけゆるやかなオン・オフ転移特性を有しなければならない。この“ソフト・リカバリ”特性とは特に逆方向電流が逆方向電流ピークに到達後ゆるやかに減衰する特性を意味する。
【００２３】
逆方向電流ピークに到達後のパワーダイオードのオン・オフ転移特性は最大逆方向電流で充電された漏れインダクタンスを再び完全に放電させることを必要とすることが特徴である。その際ダイオード内に発生した損失を出来るだけ小さくするために、この放電過程は出来るだけ迅速に終了しなければならない。しかしながら、同時にソフト・リカバリ特性も得られなければならない。これは発生した誘導性過電圧を制限すること並びにどんな発振も防止することを意味する。というのは、これらは隣接のデバイスもしくはパワーダイオード自身を破壊させ得るからである。
【００２４】
しかしながら、過電圧の制限は必然的に漏れインダクタンスの緩速な放電、従ってスイッチング損失の増大に繋がり、それゆえ過電圧及びスイッチング損失の最小化に関連して基本的には妥協せざるを得ない。勿論、スイッチング損失をこの妥協の枠内で予め設定された最大過電圧と共に電流もしくは電圧推移のバリエーションによって最適化することは可能である。
【００２５】
ソフト・リカバリ特性を保証するための手段は出発点に応じて外的手段と内的手段とに区別することができる。
【００２６】
外的手段はパワーダイオード又はその駆動回路の周辺回路網を相応して変更することである。これには例えばいわる“スナバ”すなわち抵抗とコンデンサとから構成された直列回路を備えたパワーダイオードの配線がある。それによってオン・オフ転移特性は弱められる。勿論、スナバは何時もスイッチング損失の増大、当該装置の容積の増大化及び重量の増大化、高コスト化を生ずる。
【００２７】
現在パワーダイオードの負荷軽減を行い、ソフト・リカバリ特性を保証する別の方法は、関与した半導体スイッチのスイッチング速度を抑え、それによってオン・オフ転移特性を弱めることである。これは理想スイッチの代わりの制御可能な抵抗によるオン・オフ転移特性を導入することに相当する。このようにしてどんな過電圧の発生も防止しそして各パワーダイオードに著しく負荷軽減させることに成功する。しかしながら、同時に関与した半導体スイッチのスイッチング損失は大きく増大する。
【００２８】
内的手段は主としてパワーダイオードの設計への介入である。この介入は主としてドーピングプロフィール又は寿命設定の最適化である。
【００２９】
上述した外的手段におけるパワーダイオードのオン・オフ転移特性は他のデバイスによって相当決定される。これによって大抵いつもスイッチング損失が増大する。しかもこのような事情によってパワーダイオードの最適化がさらに制限される。このために本発明は専らダイオード設計の最適化に集中している。
【００３０】
通常、内部区域の拡大と、導通動作時に形成される補助電荷キャリヤ貯留部の設置とによってゆるやかなオン・オフ転移特性を得ることが試みられる。しかしながら、相応するダイオードの場合このことによって内部区域幅は許容逆電圧と比較すると過大寸法になる。この過大寸法によって順方向電圧及びスイッチング損失が増大する。
【００３１】
さらに、この処置の場合、導通動作時に形成される電荷キャリヤ貯留部がオン・オフ転移過程の要求を実際に満たすことが保証されない。電荷キャリヤ貯留部が小さすぎると、逆方向電流が崩壊し、従って漏れインダクタンスの影響によって過電圧が高められ、インダクタンスによって望ましくない発振が惹き起こされる。それに対して、電荷キャリヤ貯留部が大きすぎると、逆方向電流が相応して緩速に減衰し、いわゆる“テール電流”になり、それよりスイッチング損失が高められる。
【００３２】
この代替えは、オン・オフ転移過程中、所定の逆電圧を越えたら直ちに、電荷キャリヤの的確な発生によって、従って漏れインダクタンスのコントールされた放電によって誘導性過電圧を制限することである。このような構想は“ｆｉｅｌｄ−ｃｏｎｔｒｏｌｌｅｄ−ｉｎｊｅｃｔｉｏｎ”又は略してＦＣＩと称されている。その場合必要な電荷キャリヤを作るためのメカニズムとしてパワーダイオードの阻止能力の上限を制限する衝突電離が使われる。
【００３３】
ＦＣＩ構想によって必要に応じて電荷キャリヤが発生し、それにより自動的にソフトリカバリ特性になる。この前提条件は勿論強く局部化された電荷キャリヤ発生である。というのは、そうしないとＴＲＡＰＡＴＴ発振になってしまうからである。
【００３４】
ＦＣＩ構想の基本的な利点は内部区域の過大寸法を必要としない点にある。従って、順方向損失及びスイッチング損失は冒頭で述べた種類のパワーダイオードに比べて明らかに少なくすることができる。
【００３５】
本発明によりＦＣＩダイオードはパンチスルー結合によって発展する。このパンチスルー結合によって、その降伏特性、従って同様にそのソフト・リカバリ特性は十分温度に依存しなくなる。
【００３６】
【発明の実施の形態】
次に、本発明を図面に示された実施形態に基づいて詳細に説明する。
【００３７】
図１はパンチスルー結合を有する本発明によるＦＣＩダイオードの半導体基体の横断面図を示す。図２に示された要素と同一の要素には同一の参照符号が付されている。
【００３８】
図１に示されたパワーダイオードは主として図２に示されたリードダイオードの要素、即ちｎ- ドープされた内部区域２と、ｎ+ ドープされたカソード区域３と、ｎドープされた第１結合区域５と、ｐ+ ドープされたアノード区域６とを含んでいる。ＦＣＩダイオードはアノード側及びカソード側がそれぞれアノード端子Ａ及びカソード端子Ｋに接続されている。図２に比べて図１ではしかしながらさらに内部区域２と第１結合区域５との間にｐドープされた第２結合区域４が配置されている。
【００３９】
このように形成されたパワーダイオードは以下ではパンチスルー結合を有するＦＣＩダイオード（ＦＣＩ−ＰＴ結合）と称される。
【００４０】
冒頭で述べた種類のＦＣＩダイオードにおける本発明による第２結合区域４の機能態様を以下において説明する。
【００４１】
阻止動作では第２結合区域４による補助ｐｎ接合の導入によって高電界区域は低電界区域から空間的に分離される。高電界区域はその場合アノード区域６と第１結合区域５との間の高ドープされたｐｎ接合によって形成される。それに対して低電界区域は第２結合区域４から内部区域２を介してカソード区域３まで延びる。高電界区域と低電界区域との結合はここでは補助的に設けられた第２結合区域４の“パンチスルー”によって低電界区域側から作られる。
【００４２】
従って、ＦＣＩ−ＰＴダイオードにおいては、目標とする降伏電圧を得ると共に、第２結合区域の中立の幅をそこの少数電荷キャリヤの拡散長さに比較して大きくないことが非常に重要である。そうしないと、パンチスルー結合ではなく、電流結合になってしまい、電流結合の場合、逆電圧が高電界区域と低電界区域とを流れる逆方向電流の割合に応じて分配され、局部化されたなだれ増倍を持つ規定された電圧降伏がもはや可能ではなくなる。
【００４３】
図３は図１に示されたＦＣＩ−ＰＴダイオードの可能なドーピングプロフィールの一例を示す。ｐ+ ドープされたアノード区域６はこの例では１μｍの幅であり、１０19ｃｍ-3の最大ドーピング濃度を有する。それに続くｎドープされた第１結合区域５は約１．４μｍの幅であり、４×１０16ｃｍ-3の最大ドーピング濃度を有する。ｐドープされた第２結合区域４は約２．６μｍの幅であり、約５×１０15ｃｍ-3の最大ドーピング濃度を有する。カソード側ではｎ+ ドープされたカソード区域３は約１μｍの幅であり、１０19ｃｍ-3の最大ドーピング濃度を有する。半導体基体１のｎ- ドープされた内部区域２はこの例では約１０14ｃｍ-3のドーピング濃度を有し、約６８μｍの幅である。
【００４４】
図４は図１に対応して発展させたＦＣＩ−ＰＴダイオードを示す。図１及び図２に示された要素と同一の要素には同一の参照符号が付されている。
【００４５】
図２に示されたＦＣＩ−ＰＴダイオードはカソード側でカソード端子Ｋとカソード区域３との間に別のｐ+ ドープされた区域９が設けられることによって図４に発展している。図１の半導体基体内に補助区域９を追加することによって補助ｐｎ接合が作られる。このようにして、２つの逆向きかつ直列に接続されたダイオードから構成されモノリシックに集積された半導体デバイスを製造することができる。
【００４６】
基本的には図１に示されたＦＣＩダイオード内へ補助区域９を導入することによって補助ｐｎ接合を作る際、新しく作られた当該ｐｎ接合のダイオードがＦＣＩダイオードに逆向きかつ直列に接続されるように注意しなければならない。さらに、補助ｐｎ接合の降伏電圧は順方向への電流の流れを阻止するために十分高く設計されるように注意しなければならない。このような理由からこの例ではカソード区域３は別の区域９より低くドープされている。最後に、別の区域９に接するカソード区域３を十分幅広く設計し、それにより別の区域９に“パンチスルー”が生じないように注意しなければならない。この場合補助ｐｎ接合の阻止作用は無効にされる。
【００４７】
当然のことながら補助区域９をアノード側でアノード区域６とアノード電極８との間に配置することも考えられる。アノード側補助区域はこの場合ｎ+ ドープされなければならず、アノード区域６は十分幅広く設計されなければならない。
【００４８】
２個の逆向きに接続されたダイオードを実現するための補助ｐｎ接合は、当然のことながら別の区域９の代わりにアノード側又はカソード側のショットキーコンタクトによっても作ることができる。
【００４９】
図５は図１及び図４に示されたＦＣＩ−ＰＴダイオードを有利に適用したＦＣＩハイブリッドダイオードの回路を示す。アノード端子Ａとカソード端子Ｋとの間にはダイオードＤ2 とダイオードＤFCI とから成る並列回路が存在している。ダイオードＤ2 は良好な導通特性に最適なパワーダイオードである。ＦＣＩダイオードＤFCI は電圧制限器の機能を持ち、阻止動作時のみに有効になる。導通動作ではダイオードＤFCI は直列及び逆向きに接続されたダイオードＤ1 によって阻止される。それゆえ、導通動作時にはダイオードＤ2 が関連し、阻止動作時にはダイオードＤFCI が関連する。
【００５０】
ダイオードＤ1 、Ｄ2 、ＤFCI はモノリシックに集積された半導体デバイスとして実現することができる。勿論、デバイスのディスクリートな実現も考えられる。モノリシックに集積された装置の利点は特に回路損失を低減させることのできるインダクタンスの少ない構成にある。
【００５１】
例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＯ、サイリスタ、ＭＣＴ等のスイッチオフ可能なパワー半導体デバイスに並列接続の形でフリーホイーリングダイオード又は電圧制限器としてＦＣＩ−ＰＴダイオードを使用すると特に有利である。その場合、モノリシックな集積ならびにハイブリッド又はディスクリートな構成を考えることができる。
【００５２】
最後に本発明の特別な利点は、発明によるＦＣＩダイオードがリード構造を持つ単純なダイオードとしても実施することができる点である。このことは従来可能ではなかった。というのは、この種のリードダイオードはその降伏電圧が非常に強い温度依存性を有するからである。降伏電圧の強い温度依存性の理由は衝突電離の温度依存性にあり、この衝突電離は電圧降伏時に高電界区域の内部に発生し、この高電界区域の一定の空間電荷に基づいて、励起され明らかに幅広く設計された低電界区域の電界強さ、従ってダイオードの降伏電圧に特に強く作用する。空間電荷結合のこの問題を回避するために、今までは、高電界区域及び低電界区域の電界強さが一定の空間電荷によって結合されるのではなく、“パンチスルー”効果の利用もしくは上述のような幾何学効果によって結合されるという極めて複雑な構造が提案されていた。
【００５３】
本発明によれば、リード構造を持つＦＣＩダイオードをｎ+ ドープされたカソード区域３内のドーピング濃度によって実現することができる。それゆえ、カソード区域３のドーピング濃度の大きさによって、小パワーダイオードと同じように、ｐドープされたアノード区域６とｎドープされたカソード区域３との間のｐｎ接合におけるトンネル効果を助成することができる。
【００５４】
トンネル効果は衝突電離とは逆の温度係数を自由に使えるので、カソード区域３内のドーピング濃度の高さによって、リードダイオードとして実施されたＦＣＩダイオードの降伏電圧の温度係数はほぼ任意に設定することができる。従って、例えばカソード区域３内のドーピング濃度が約１０17ｃｍ-3である場合、リードダイオードとして実施され小さい正の温度係数を持つＦＣＩダイオードの降伏電圧を設定し得ることを期待できる。それによって、電流線条化を防止することができ、確実な動作を保証することができる。しかしながら、このための前提条件はアノード区域６をカソード区域３に比べて明らかに高くドープすることである。
【００５５】
従って、本発明によって技術的に非常に簡単なやり方で、リードダイオードの非常に簡単な構造のＦＣＩダイオードを実施することができる。降伏電圧の温度依存性は任意に設定することができ、それゆえ補償することもできる。
【図面の簡単な説明】
【図１】パンチスルー結合を有する本発明によるＦＣＩダイオードの半導体基体の横断面図である。
【図２】従来の空間電荷結合を有するＰＩＮパワーダイオード（リードダイオード）の半導体基体の横断面図である。
【図３】図１に示されたパンチスルー結合を有するＦＣＩダイオードのドーピングプロフィールの一例を示す特性図である。
【図４】パンチスルー結合及びカソード側に集積された阻止ダイオードを有するＦＣＩダイオードの半導体基体の横断面図である。
【図５】パンチスルー結合を有するＦＣＩダイオードの優れた適用例として示すＦＣＩハイブリッドダイオードの回路図である。
【符号の説明】
１  半導体基体
２  内部区域
３  カソード区域
４  第２結合区域
５  第１結合区域
６  アノード区域
７  カソード電極
８  アノード電極
９  別の区域
Ａ  アノード端子
Ｋ  カソード端子
Ｄ1   第１ダイオード
Ｄ2   第２ダイオード
ＤFCI   ＦＣＴ−ＰＴダイオード
【図１】
0003833387.tif 000002
【図２】
0003833387.tif 000003
【図３】
0003833387.tif 000004
【図４】
0003833387.tif 000005
【図５】
0003833387.tif 000006