(57)【特許請求の範囲】
【請求項１】
入力端と出力端との間に設けられた増幅器と、前記入力端と前記出力端との間に設けられたバイパス回路とを備え、前記増幅器は第一のＦＥＴと、アノードが前記第一のＦＥＴのゲートに直結され、カソードが第一のバイアス抵抗を介して接地されると共に前記入力端に結合された第一のスイッチダイオードと、アノードが前記第１のＦＥＴのドレインに結合され、カソードが第二のバイアス抵抗を介して接地されると共に前記出力端に結合された第二のスイッチダイオードとを有し、前記バイパス回路はドレインが前記入力端に結合され、ソースが前記出力端に結合された第二のＦＥＴを有し、前記第一のスイッチダイオードのアノード及び前記第二のスイッチダイオードのアノードをそれぞれ給電抵抗を介して第一の端子に接続すると共に、前記第二のＦＥＴのゲートとソースとをそれぞれ給電抵抗を介して第二の端子に接続し、アノードが前記第二のＦＥＴのゲートに接続されると共にカソードが接地された電圧降下用のダイオードとを設け、前記第一の端子を第一の分圧用抵抗を介して接地すると共に第二の分圧抵抗を介して前記第二の端子に接続し、前記入力端における入力信号のレベルが第一の所定レベル以上のときは前記第一及び第二の端子に電圧を印加せず、前記入力信号のレベルが前記第一の所定レベルと前記第一の所定レベルよりも低い第二の所定レベルとの間のときは前記第二の端子のみに電圧を印加して前記第二のＦＥＴをオフすると共に前記第一及び第二のスイッチダイオードをオンさせ、前記入力信号のレベルが前記第二の所定レベル以下の時には前記第一及び第二の端子に前記電圧を印加したことを特徴とする伝送経路切替回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はテレビジョンチューナ等に使用される伝送経路切替回路に関する。
【０００２】
【従来の技術】
図３は従来の伝送経路切替回路を示し、入力端４１と出力端４２との間には増幅増幅器４３とバイパス回路６１とが併設される。増幅器４３は増幅素子としての第一のＦＥＴ４４と、二つのスイッチダイオード４５及び４６を有している。第一のＦＥＴ４４のソースはソースバイアス抵抗４７とバイパスコンデンサ４８とによって接地される。
【０００３】
第一のスイッチダイオード４５のアノードは第一のＦＥＴ４４のゲートに接続され、カソードはバイアス抵抗４９を介して接地されると共に直流カットコンデンサ５０を介して入力端４１に接続される。また、第二のスイッチダイオード４６のアノードは直流カットコンデンサ５１を介して第一のＦＥＴ４４のドレインに接続され、カソードはバイアス抵抗５２を介して接地されると共に直流カットコンデンサ５３を介して出力端４２に接続される。
【０００４】
そして、第一のスイッチダイオード４５のアノードと第一のＦＥＴ４４のゲートとの接続点と、第一のＦＥＴ４４のドレインと、第二のスイッチダイオード４６のアノードとはそれぞれ給電抵抗５４、チョークインダクタ５５、給電抵抗５６を介して電圧印加端子５７に接続される。
【０００５】
一方、パイパス回路６１は第二のＦＥＴ６２と電圧降下用のダイオード６３とを有し、第二のＦＥＴ６２のドレインは直流カットコンデンサ６４によって第一のスイッチダイオード４５のカソードに接続され、ソースは直流カットコンデンサ６５によって第二のスイッチダイオード４６のカソードに接続される。
また、ダイオード６３のアノードが第二のＦＥＴ６２のゲートに接続され、カソードは接地される。そしてゲートとソースとがそれぞれ給電抵抗６６、６７によって電圧印加端子５７に接続される。
【０００６】
電圧印加端子５７には切替スイッチ５８によって電源５９の電圧が印加される。切替スイッチ５８は、例えばスイッチ回路で構成され、入力端４１に入力される信号（入力信号）が所定のレベル以上のときに電圧印加端子５７を電源５９に接続し、所定レベル以下のときには接地するように制御される。
ここで、電源５９の電圧は第二のＦＥＴ６２のピンチオフ電圧（およそ４ボルト）とダイオード６３の順方向電圧（およそ０．７ボルト）との和の電圧よりも若干高い電圧（例えば５ボルト）となっている。
【０００７】
以上の構成において、入力信号のレベルが所定レベル以下の場合には、電源５９から電圧印加端子５７に電圧が印加されると、先ず、第一及び第二のスイッチダイオード４５、５６がオンすると共に、第一のスイッチダイオード４５の両端の抵抗４９、５４によって第一のＦＥＴ４４のゲートにバイアス電圧が加わり、第一のＦＥＴ４４が動作状態となる。
一方、第二のＦＥＴ６２のソースの電圧は電源５９の電圧となり、ゲートの電圧はダイオード６３の順方向電圧（およそ０．７ボルト）となる。この結果、第二のＦＥＴ６２のゲートの電圧はソースの電圧に対してピンチオフ電圧以下となり第二のＦＥＴ６２のドレインとソースとの間は遮断状態（オフ状態）となる。
従って、入力信号はバイパス回路６１を経由することなく増幅器４３によって増幅されて出力端４２に出力される。
【０００８】
次に、入力信号のレベルが所定レベル以上の場合には、電圧印加端子５７が接地されるので、第一及び第二のスイッチダイオード４５、４６がオフになると共に、第一のＦＥＴ４４のゲートにもバイアス電圧が印加されなくなる。
一方、第二のＦＥＴ６２のゲートとソースとは同電位となるので、ゲートはピンチオフ電圧以上となり、ドレインとソースとの間は導通状態となる。
この結果、入力信号は増幅器４３を経由することなくバイパス回路６１を経由して出力端４２に出力される。
【０００９】
従って、入力信号が所定のレベルよりも低い場合には増幅器４３によって増幅して出力し、所定のレベルよりも高い場合にはバイパス回路６１を経由して出力することができるので、出力される信号のレベル範囲を或る一定の範囲内に押さえることができる。
【００１０】
【発明が解決しようとする課題】
しかし、上記の従来の伝送経路切替回路では、入力信号を増幅して出力するか又は増幅しないでそのまま出力するかの２段階の切替だけであったので、入力信号のレベル範囲が広いと、出力される信号のレベル範囲もそれに対応して広くなり、後段に接続される混合器等で発生する歪みや全体のＮＦを入力信号のレベル範囲全体にわたって所定の規格に押さえることが困難となっていた。
【００１１】
そこで、本発明は入力信号のレベル範囲が広くても出力される信号のレベル範囲を狭くし、歪みやＮＦの改善を容易にすることを目的とする。
【００１２】
【課題を解決するための手段】
以上に述べた課題を解決するため、本発明の伝送経路切替回路では、入力端と出力端との間に設けられた増幅器と、前記入力端と前記出力端との間に設けられたバイパス回路とを備え、前記増幅器は第一のＦＥＴと、アノードが前記第一のＦＥＴのゲートに直結され、カソードが第一のバイアス抵抗を介して接地されると共に前記入力端に結合された第一のスイッチダイオードと、アノードが前記第１のＦＥＴのドレインに結合され、カソードが第二のバイアス抵抗を介して接地されると共に前記出力端に結合された第二のスイッチダイオードとを有し、前記バイパス回路はドレインが前記入力端に結合され、ソースが前記出力端に結合された第二のＦＥＴを有し、前記第一のスイッチダイオードのアノード及び前記第二のスイッチダイオードのアノードをそれぞれ給電抵抗を介して第一の端子に接続すると共に、前記第二のＦＥＴのゲートとソースとをそれぞれ給電抵抗を介して第二の端子に接続し、アノードが前記第二のＦＥＴのゲートに接続されると共にカソードが接地された電圧降下用のダイオードとを設け、前記第一の端子を第一の分圧用抵抗を介して接地すると共に第二の分圧抵抗を介して前記第二の端子に接続し、前記入力端における入力信号のレベルが第一の所定レベル以上のときは前記第一及び第二の端子に電圧を印加せず、前記入力信号のレベルが前記第一の所定レベルと前記第一の所定レベルよりも低い第二の所定レベルとの間のときは前記第二の端子のみに電圧を印加して前記第二のＦＥＴをオフすると共に前記第一及び第二のスイッチダイオードをオンさせ、前記入力信号のレベルが前記第二の所定レベル以下の時には前記第一及び第二の端子に前記電圧を印加した。
【００１３】
【発明の実施の形態】
図１は本発明の伝送経路切替回路を示し、入力端１と出力端２との間には増幅増幅器３とバイパス回路２１とが併設される。増幅器３は増幅素子としての第一のＦＥＴ４と、二つのスイッチダイオード５及び６を有している。第一のＦＥＴ４のソースはソースバイアス抵抗７とバイパスコンデンサ８とによって接地される。
【００１４】
第一のスイッチダイオード５のアノードは第一のＦＥＴ４のゲートに直接接続され、カソードは第一のバイアス抵抗９を介して接地されると共に直流カットコンデンサ１０を介して入力端１に接続される。また、第二のスイッチダイオード６のアノードは直流カットコンデンサ１１を介して第一のＦＥＴ４のドレインに接続され、カソードは第二のバイアス抵抗１２を介して接地されると共に直流カットコンデンサ１３を介して出力端２に接続される。
【００１５】
そして、第一のスイッチダイオード５のアノードと第一のＦＥＴ４のゲートとの接続点と、第二のスイッチダイオード６のアノードとはそれぞれ第一の給電抵抗１４、第二の給電抵抗１５を介して第一の端子１６に接続される。
また、ドレインにはチョークインダクタ１７を介して電源電圧が供給される。
【００１６】
一方、パイパス回路２１は第二のＦＥＴ２２と電圧降下用のダイオード２３とを有し、第二のＦＥＴ２２のドレイン又はソースのいずれか一方は直流カットコンデンサ２４によって第一のスイッチダイオード５のカソードと直流カットコンデンサ１０との接続点に接続され、ドレイン又はソースの他方は直流カットコンデンサ２５によって第二のスイッチダイオード６のカソードと直流カットコンデンサ１３との接続点に接続される。
また、ダイオード２３のアノードが第二のＦＥＴ２２のゲートに接続され、カソードは接地される。そしてゲートとソースとはそれぞれ第三の給電抵抗２６、第四の給電抵抗２７を介して第二の端子２８に接続される。
【００１７】
さらに、第一の端子１６とグランドとの間には第一の分圧用抵抗３１を接続し、第一の端子１６と第二の端子２８との間には第二の分圧用抵抗３２を接続している。
【００１８】
以上の構成において、入力信号のレベルが第一の所定レベル以上である第一のレベル範囲では、第一の端子１６及び第二の端子２８には電圧を印加せずいずれも解放状態する。すると、先ず、第一及び第二のスイッチダイオード５、６が共にオフとなり、また、第一のＦＥＴ４のゲートにも電圧が印加されないので、第一のＦＥＴ４はドレイン電流が流れず、非動作状態となる。
一方、第二のＦＥＴ２２のゲートとソースとは共にグランドの電位となるので、ゲートはソースに対してピンチオフ電圧以上の電圧となり、第二のＦＥＴ２２のドレインとソースとの間はオン状態となる。
従って、入力信号は増幅器３を経由することなく、バイパス回路２１を経由して出力端２に出力される。
【００１９】
次に、入力信号のレベルが第一の所定レベル以下で且つ第二の所定レベル以上である第二のレベル範囲では、第一の端子１６に第一の電圧を印加する。すると、第一及び第二のスイッチダイオード５、６が導通すると共に、第一のＦＥＴ４のゲートに第一のバイアス電圧が印加されて増幅可能な動作状態となる。このバイアス電圧は第一の給電抵抗１４と第一のバイアス抵抗９によって設定される。
一方、このときは第二の端子２８に第二の電圧を印加する。第二の電圧はダイオード２３の順方向電圧（およそ０．７ボルト）に第二のＦＥＴ２２のピンチオフ電圧（およそ４ボルト）を加えた電圧よりも高い電圧（およそ５ボルト）とする。すると、ゲートの電圧はソースの電圧に対してピンチオフ電圧以下となるので、第二のＦＥＴ２２のドレインとソースとの間はオフ状態となる。
この結果、入力信号はバイパス回路２１を経由することなく、増幅器３によって増幅されて出力端２に出力される。
【００２０】
次に、入力信号のレベルが第二の所定レベル以下である第三のレベル範囲では、第一の端子１６に第三の電圧を印加する。第三の電圧は第一の電圧よりも高く設定されている。すると、第一及び第二のスイッチダイオード５、６が導通すると共に、第一のＦＥＴ４のゲートに第二のバイアス電圧が印加されて増幅可能な動作状態となる。このバイアス電圧は第一のバイアス電圧よりも高くなるので、ドレイン電流がさらに増加して第一のＦＥＴ４の利得は第二のレベル範囲のときよりも大きくなる。
一方、このときは第二の端子２８にも第二の電圧を印加する。すると、ゲートの電圧はソースの電圧に対してピンチオフ電圧以下となるので、第二のＦＥＴ２２のドレインとソースとの間はオフ状態となる。
この結果、入力信号はバイパス回路２１を経由することなく、増幅器３によって増幅されて出力端２に出力される。
【００２１】
従って、入力信号のレベル範囲に対する出力信号のレベル範囲（Ｒ）の関係は図２に示すように、およそ三分の一にすることが出来、歪みやＮＦの改善に大きな効果を奏する。
【００２２】
なお、第三の電圧を第二の電圧と同じ大きさとし、さらに、第二の端子２８に第二の電圧を印加したときの第一の端子１６における分圧電圧が第一の電圧と等しくなるように第一及び第二の分圧用抵抗３１、３２の値を設定しておけば、入力信号のレベルが第二のレベル範囲のときは第二の端子２８にのみ第二の電圧を印加すればよい。  従って、第二の電圧の印加をＨとすれば、入力信号のレベルが第一のレベル範囲のときは第一の端子１６及び第二の端子２８を共に解放とし、第二のレベル範囲のときは第一の端子１６を解放、第二の端子をＨとし、第三のレベル範囲のときは第一の端子１６をＨ、第二の端子２８をＨとすればよい。このようにすることによって、印加する電圧を一種類とすることが出来る。
【００２３】
そして、二つの出力端子を有するデコーダを備え、入力信号のレベル範囲によって二つの出力端子に第二の電圧であるハイレベルＨと解放となるローレベルＬの電圧を出力するようにし、これら端子を第一の端子１６と第二の端子２８に接続しておけば、入力信号のレベル範囲に応じて伝送経路切替回路を自動的に切り替えることが出来る。
【００２４】
【発明の効果】
以上に述べたように、本発明の伝送経路切替回路は、入力端における入力信号のレベルが第一の所定レベル以上のときは第一及び第二の端子に電圧を印加せず、入力信号のレベルが第一の所定レベルと第一の所定レベルよりも低い第二の所定レベルとの間のときは第二の端子のみに電圧を印加して第二のＦＥＴをオフすると共に第一及び第二のスイッチダイオードをオンさせ、入力信号のレベルが第二の所定レベル以下の時には第一及び第二の端子に電圧を印加したので、一種類の電圧を使用するだけで増幅器とバイパス回路との切替と増幅器の利得切替とを行うことが出来る。
【図面の簡単な説明】
【図１】本発明の伝送経路切替回路の構成を示す回路図である。
【図２】本発明の伝送経路切替回路における入力信号レベルと出力信号レベルとの関係を示す特性図である。
【図３】従来の伝送経路切替回路の構成を示す回路図である。
【符号の説明】
１  入力端
２  出力端
３  増幅器
４  第一のＦＥＴ
５  第一のスイッチダイオード
６  第二のスイッチダイオード
７  ソースバイアス抵抗
８  バイパスコンデンサ
９  第一のバイアス抵抗
１０、１１、１３  直流カットコンデンサ
１２  第二のバイアス抵抗
１４  第一の給電抵抗
１５  第二の給電抵抗
１６  第一の端子
１７  チョークインダクタ
２１  バイパス回路
２２  第二のＦＥＴ
２３  電圧降下用ダイオード
２４、２５  直流カットコンデンサ
２６  第三の給電抵抗
２７  第四の給電抵抗
２８  第二の端子
３１  第一の分圧用抵抗
３２  第二の分圧用抵抗
【図１】
0003795282.tif 000002
【図２】
0003795282.tif 000003
【図３】
0003795282.tif 000004