(57)【特許請求の範囲】
【請求項１】
半導体基板と、
上記半導体基板の一主面に形成される酸化シリコン及びチタンシリケートを主構成材料とする第一ゲート絶縁膜と、この第一ゲート絶縁膜上に形成され、酸化チタンを主構成材料とする第二ゲート絶縁膜とを有するゲート絶縁膜と、
上記第二ゲート絶縁膜上に形成され、主構成材料が酸化ルテニウムまたは酸化イリジウムであるゲート電極膜と、
を備えることを特徴とする半導体装置。
【請求項２】
半導体基板と、
上記半導体基板の一主面に形成される酸化シリコン及びチタンシリケートを主構成材料とする第一ゲート絶縁膜と、この第一ゲート絶縁膜上に形成され、酸化チタンを主構成材料とする第二ゲート絶縁膜とを有するゲート絶縁膜と、
上記第二ゲート絶縁膜上に形成される主構成材料が酸化ルテニウムまたは酸化イリジウムである第一のゲート電極膜と、この第一ゲート電極膜上に形成され、ルテニウム、イリジウム、白金、タングステン又はモリブデンのうちの一材料を主構成材料とする第二ゲート電極膜とを有するゲート電極と、
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化にともない、トランジスタにおけるゲートの長さが０．１５μｍ、ゲート絶縁膜の膜厚は、ＳｉＯ2を用いた場合で、２ ｎｍ以下にまで薄くすることが要求されている。
【０００３】
ゲート絶縁膜の厚さが、これ程まで薄くなると、トンネル電流が無視できないほど大きくなる。
【０００４】
このため、ＳｉＯ2より誘電率の高い絶縁体材料を用いることにより、誘電特性を保ちつつ、物理的膜厚を厚くすることが考えれらている。
高誘電率材料の候補としては、例えば、“the 1999 International Conference on Solid State Devices and Materials ”の講演予稿集（１６４ページ〜１６５ページ）に記述されているように、酸化チタンが検討されている。
【０００５】
【発明が解決しようとする課題】
しかし、上記従来の技術において、実際に酸化チタンをゲート絶縁膜として用いて半導体デバイスを形成すると、酸化チタン中をリーク電流が流れてしまう場合があり、これでは、半導体装置の信頼性を低下してしまうこととなる。
【０００６】
このため、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置の実現化が望まれていた。
【０００７】
本発明の目的は、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置及びその製造方法を実現することである。
【０００８】
【課題を解決するための手段】
本願の発明者らは、半導体装置におけるリーク電流の原因を解明するため研究を行い、製造プロセスでの熱処理を受けた際に例えば多結晶シリコンからなるゲート電極のシリコン元素が酸化チタン膜に拡散して入りこんでしまうことが大きな原因の一つであることを見出した。
【０００９】
また、この拡散は、熱処理の温度が高いほど起こりやすいので、ロジックＬＳＩ装置でも見られる現象ではあるが、熱処理温度のより高い、高誘電率または強誘電性を有する容量絶縁膜を用いたメモリ製品においてより顕著に見られることを見出した。
【００１０】
さらに、本願発明者らは、ゲート絶縁膜である酸化チタンにゲート電極から導電性元素が拡散して入り込まないようにする手段を得るために鋭意研究を行った結果、酸化チタンに接触するゲート電極材料として酸化ルテニウムまたは酸化イリジウムを用いることが有効であることを見出した。
【００１１】
なお、ここでは、シリコン元素および金属元素を、導電性元素と呼ぶ。
【００２３】
上記目的を達成するため、本発明は次にように構成される。
（１）半導体基板と、上記半導体基板の一主面に形成される酸化シリコン及びチタンシリケートを主構成材料とする第一ゲート絶縁膜と、この第一ゲート絶縁膜上に形成され、酸化チタンを主構成材料とする第二ゲート絶縁膜とを有するゲート絶縁膜と、上記第二ゲート絶縁膜上に形成され、主構成材料が酸化ルテニウムまたは酸化イリジウムであるゲート電極膜とを備える。
【００２４】
（２）半導体基板と、上記半導体基板の一主面に形成される酸化シリコン及びチタンシリケートを主構成材料とする第一ゲート絶縁膜と、この第一ゲート絶縁膜上に形成され、酸化チタンを主構成材料とする第二ゲート絶縁膜とを有するゲート絶縁膜と、上記第二ゲート絶縁膜上に形成される主構成材料が酸化ルテニウムまたは酸化イリジウムである第一のゲート電極膜と、この第一ゲート電極膜上に形成され、ルテニウム、イリジウム、白金、タングステン又はモリブデンのうちの一材料を主構成材料とする第二ゲート電極膜とを有するゲート電極とを備える。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を添付図を参照して詳細に説明する。
図１は、本発明の第１の実施形態である半導体装置における主要部分の概略断面構造である。
【００２８】
図１において、本発明の第１の実施形態である半導体装置は、シリコン基板１の上に拡散層２、３、４、５が形成され、この上にゲ−ト絶縁膜６、７およびゲ−ト電極８、９が形成されることによってＭＯＳトランジスタが構成されている。
【００２９】
ゲート絶縁膜６、７には、微細化・高機能化の要求を満たすために、主構成材料として酸化チタンが用いられる。このゲート絶縁膜６、７は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。
【００３０】
また、ゲート電極８、９の主構成材料としては、熱処理の際にゲ−ト絶縁膜６、７に導電性元素が拡散して入りにくい材料として、酸化ルテニウムまたは酸化イリジウムが用いられる。
【００３１】
なお、主構成材料とは、その部材の構成材料のうちの５０％以上を占める材料であることを定義する。
【００３２】
これらゲート電極８、９は、例えば、化学気相蒸着法、スパッタ法等を用いて形成される。これらのＭＯＳトランジスタは、例えば、シリコン酸化膜からなる素子分離膜１０によって分離されている。
【００３３】
また、ゲート電極８、９の上面および側壁面には、例えば、シリコン酸化膜からなる絶縁膜１１、１２が形成されている。ＭＯＳトランジスタの上部全面には、例えば、ＢＰＳＧ(Boron−Doped Phospho  Silicate Glass)膜やＳＯＧ(Spin On Glass)膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜１３が形成されている。
【００３４】
絶縁膜１３に形成されたコンタクトホールには拡散防止用の隣接導電体膜(第一導電体膜)１４a、１４bに被覆された主導電体膜１５からなるプラグが形成され、拡散層２、３、４、５に接続されている。
【００３５】
この主導電体膜１５からなるプラグを通じて、拡散防止用の隣接導電体膜１６a、１６bに被覆された主導電体膜１７からなる第一積層配線が、拡散層２、３、４、５に接続されている。この第一積層配線は、例えば、隣接導電体膜１６aをスパッタ法等により成膜した後、主導電体膜１７をスパッタ法等により形成し、この上に隣接導電体膜１６bをスパッタ法等により形成してから、エッチングによって配線パターンをつくることにより得られる。
【００３６】
第一積層配線の上には、絶縁膜２１に形成されたコンタクトホールに隣接導電体膜１９に被覆された主導電体膜２０からなるプラグが形成され、第一積層配線に接続されている。
【００３７】
この主導電体膜２０からなるプラグを通じて、隣接導電体膜２２a、２２bに被覆された主導電体膜２３からなる第二積層配線が、第一積層配線に接続されている。
【００３８】
この主導電体膜２３からなる第二積層配線は、例えば、隣接導電体膜２２aをスパッタ法等により成膜した後、主導電体膜２３をスパッタ法等により形成し、この上に隣接導電体膜２２bをスパッタ法等により形成してから、エッチング等によって配線パターンをつくることにより得られる。
【００３９】
本発明の第１の実施形態においては、ゲート電極８、９の主構成材料として、酸化チタンへの拡散が起こりにくい酸化ルテニウムまたは酸化イリジウムを用いており、これによって、熱処理の際にゲ−ト絶縁膜６、７に元素が拡散して入ることによるリーク電流を抑制できる。
【００４０】
酸化チタンへの元素拡散について、従来からゲート絶縁膜材料として検討されてきた多結晶シリコン、タングステン、タングステンシリサイド、モリブデン、モリブデンシリサイド、チタン、窒化チタンと、本発明の第１の実施形態で使用した酸化ルテニウム、酸化イリジウムを比較することによって、本発明の第１の実施形態により得られる効果を以下に説明する。
【００４１】
本発明の第１の実施形態の効果を詳しく説明するために、分子動力学シミュレーションによる解析例を示す。
【００４２】
ここで、分子動力学シミュレーションとは、例えば、ジャーナルオブアプライドフィジックス(Journal of Applied Physics)の第５４巻(１９８３年発行)の４８６４ページから４８７８ページまでに記述されているように、原子間ポテンシャルを通して各原子に働く力を計算し、この力を基にニュートンの運動方程式を解くことによって各時刻における各原子の位置を算出する方法である。
【００４３】
なお、本発明の第１の実施形態では、上記の分子動力学法に電荷移動を取り入れて異種元素間の相互作用を計算することにより、以下の関係を求めることができた。
【００４４】
本発明の第１の実施形態の主な効果は、ゲート電極からゲート絶縁膜への元素の拡散が抑制されることである。
【００４５】
そこで、ゲート絶縁膜へ拡散する導電性元素の拡散係数を計算し、これを比較することによって本発明の第１の実施形態の効果を解析できる。
【００４６】
分子動力学シミュレーションにより拡散係数を計算する方法は、例えばフィジカルレビューＢ(Physical Review B)の第２９巻(１９８４年発行)の５３６３ページから５３７１ページまでに記述されている。
【００４７】
はじめに、3 ｎｍの膜厚を有するゲート電極膜と3ｎｍの膜厚を有するゲート絶縁膜が積層された構造を用いた場合の計算例を用いて、本発明の第１の実施形態の効果を示す。
【００４８】
ゲート絶縁膜としてはルチル構造またはアナターゼ構造の酸化チタン膜を用い、ゲート電極材料としては、従来からゲート絶縁膜材料として検討されてきた多結晶シリコン、タングステン、タングステンシリサイド、モリブデン、モリブデンシリサイド、チタン、窒化チタンと、本発明の第１の実施形態で使用した酸化ルテニウム、酸化イリジウムを用いた。
【００４９】
図２は、３００℃において、ゲート電極の元素がルチル構造の酸化チタン膜へ拡散する際の、元素の拡散係数を計算した結果を示すグラフである。
また、図３は、６００℃における拡散係数を計算した結果を示すグラフである。
【００５０】
これら図２及び図３より、３００℃の場合も、６００℃の場合も、酸化ルテニウムまたは酸化イリジウムをゲート電極として用いた場合には、他に比べて小さな拡散係数を示すことがわかる。
【００５１】
すなわち、酸化ルテニウムまたは酸化イリジウムをゲート電極として用いた場合には、ゲート絶縁膜にゲート電極の元素が入りにくく、信頼性が高いといえる。
【００５２】
図２及び図３に示した例は、ルチル構造の酸化チタンを用いた計算結果であったが、アナターゼ構造を持つ酸化チタンを用いた場合の拡散係数の計算結果は、図４、図５に示す通りである。
【００５３】
図４、図５は、それぞれ３００℃、６００℃の場合の計算結果を示すグラフである。これら、アナターゼ構造を持つ酸化チタンを用いた場合も、図２、図３に示した場合と同様に、酸化ルテニウムまたは酸化イリジウムをゲート電極として用いた場合は、他と比べて小さな拡散係数を示す。
【００５４】
ここで、図２、図３に示した計算結果と、図４、図５に示した計算結果とを比較すると、ルチル構造を用いた場合の拡散係数のほうがアナターゼ構造の場合よりも小さいことがわかる。
【００５５】
したがって、ルチル構造の酸化チタンをゲート絶縁膜として用い、酸化ルテニウムまたは酸化イリジウムをゲート電極として用いることがより好ましい。
【００５６】
ルチル構造の酸化チタンは、例えば、“IBM Journal of Research and Development”の第４３巻第３号（１９９９年５月発行）の３８３ページから３９１ページまでに記載されているように、高温で成膜するか、あるいは低温で成膜した後で熱処理を施すといった方法により形成する。
【００５７】
図２、図３、図４、図５に示した例は、ゲート絶縁膜およびゲート電極膜の膜厚を３ｎｍとした場合の計算結果であったが、拡散係数の膜厚への依存性を調べるために、これらの膜厚を変えて調べた結果を以下に示す。
【００５８】
図６及び図７は、ゲート絶縁膜とゲート電極膜の膜厚をともに０．９ｎｍとした場合の３００℃での計算結果を示すグラフであって、図６は、ルチル構造とした場合を示し、図７はアナターゼ構造とした場合を示す。
【００５９】
図６と図７より、膜厚が０．９ｎｍにまで薄くなっても、膜厚が３ｎｍの場合と同様に、酸化ルテニウムと酸化イリジウムに対する拡散係数が他に比べて顕著に小さいことがわかる。
【００６０】
図示はしないが、６００℃の場合にも、酸化ルテニウムと酸化イリジウムに対する拡散係数が他に比べて顕著に小さいという結果が得られた。
【００６１】
これに対して、図８は、ゲート絶縁膜の膜厚を０．９ｎｍとしたまま、ゲート電極膜の膜厚を０．８ｎｍとした場合の、３００℃でのルチル構造の計算結果を示すグラフである。
【００６２】
この図８に示す場合には、図６や図７に示した場合と比較して、酸化ルテニウムと酸化イリジウムの拡散係数が著しく大きくなっており、本発明の第１の実施形態の効果が弱くなっていることがわかる。
【００６３】
したがって、酸化ルテニウムまたは酸化イリジウムの膜厚は、０．９ｎｍ以上であることがより好ましい。
【００６４】
次に、図９は、ゲート電極膜の膜厚を０．９ｎｍとしたまま、ゲート絶縁膜の膜厚を０．８ｎｍとした場合の、３００℃でのルチル構造の計算結果を示すグラフである。この図９に示す場合にも、図６や図７に示した例と比較して、酸化ルテニウムと酸化イリジウムの拡散係数が著しく大きくなっており、本発明の第１の実施形態の効果が弱くなっていることがわかる。
【００６５】
したがって、酸化チタンの膜厚も０．９ｎｍ以上であることがより好ましい。図８と図９に示した例は、ルチル構造に対する結果であったが、アナターゼ構造についても同様に、膜厚が０．９ｎｍ以上であることがより好ましいという結果が得られた。０．８ｎｍ以下の膜厚で効果が弱くなるのは、酸化ルテニウム、酸化イリジウム、酸化チタンの結晶構造がやや不安定になるためである。
【００６６】
以上のように、本発明の第１の実施形態によれば、ゲート電極８、９の主構成材料として、酸化チタンへの拡散が起こりにくい酸化ルテニウムまたは酸化イリジウムを用いて構成したので、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置を実現することができる。
【００６７】
次に、本発明の第２の実施形態である半導体装置を説明する。
図１０は、本発明の第２の実施形態である半導体装置の主要部分の断面構造図である。
【００６８】
この第２実施形態と第１の実施形態との主な違いは、第２の実施形態においては、ゲート絶縁膜が第一ゲート絶縁膜６a、７aと第二ゲート絶縁膜６b、７bとからなる二層構造となっている点である。
【００６９】
第二ゲート絶縁膜６b、７bには、微細化・高機能化の要求を満たすために、主構成材料として酸化チタンが用いられる。第一ゲート絶縁膜６a、７aには、例えば酸化シリコンやチタンシリケートを主構成材料とする膜が用いられる。
これによって、第二ゲート絶縁膜６b、７bの熱的安定性を向上させる効果が得られる。
【００７０】
以上のように、本発明の第２の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、第二ゲート絶縁膜６b、７bの熱的安定性を向上させる効果が得られる。
【００７１】
なお、図示はしないが、ゲート絶縁膜が三層以上の構造を持っていてもよい。
図１１は、本発明の第３の実施形態である半導体装置における主要部分の断面構造を示す図である。
【００７２】
この第３の実施形態と第２の実施形態との主な違いは、第３の実施形態においては、ゲート電極膜が第一ゲート電極膜８a、９aと第二ゲート電極膜８b、９bからなる二層構造となっている点である。
【００７３】
第一ゲート電極膜８a、９aの主構成材料としては、熱処理の際に第二ゲート絶縁膜６b、７bに導電性元素が拡散して入りにくい材料として、酸化ルテニウムまたは酸化イリジウムが用いられる。
【００７４】
第二ゲート電極膜８b、９bには、例えばルテニウム、イリジウム、白金、タングステン、モリブデンからなる群から選ばれる一種類を主構成材料とする膜を用いる。これによって、ゲート電極全体の電気抵抗を低減する効果が得られる。
【００７５】
以上のように、本発明の第３の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、ゲート電極全体の電気抵抗を低減する効果が得られる。
【００７６】
図１２は、本発明の第４の実施形態である半導体装置におけるメモリセルの断面構造を示す図である。この第４の実施形態と、上述した第１、第２、第３の実施形態との主な違いは、第４の実施形態においては、導電性のバリア膜１１４、容量下部電極１１５、高誘電率あるいは強誘電性を有する酸化物膜１１６、容量上部電極１１７を積層した構造で構成されている情報蓄積用容量素子１０３を有する点である。
【００７７】
高誘電率あるいは強誘電性を有する酸化物膜１１６は、熱処理を受けないと良好な特性を発揮しないことが知られており、製造工程において約６００℃以上の熱処理、より好ましくは約７００℃以上の熱処理が必要となる。
【００７８】
この熱処理の際に、ゲート電極膜からゲート絶縁膜の中に元素が拡散して入り込みやすいので、高誘電率あるいは強誘電性を有する酸化物膜を用いた半導体メモリの場合には、より一層この拡散を抑制する必要性が高い。
【００７９】
本発明の第４の実施形態における半導体装置の主要な構成を以下に説明する。
本発明の第４の実施形態における半導体装置は、図１２に示すように、シリコン基板１０１の主面のアクティブ領域に形成されたＭＯＳ（Metal Oxide Semiconductor）型のトランジスタ１０２と、その上部に配置された情報蓄積用容量素子３とを備えている。
【００８０】
絶縁膜１１２は、素子間分離のための膜である。メモリセルのＭＯＳトランジスタ１０２は、ゲート電極膜１０５、ゲート絶縁膜１０６および拡散層１０７、１０８で構成されている。なお、１０４は素子分離膜である。ゲート絶縁膜１０６には、微細化・高機能化の要求を満たすために、主構成材料として酸化チタンが用いられる。
【００８１】
このゲート絶縁膜１０６は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。ゲート絶縁膜１０６は、例えば、上述した第２、第３の実施形態のように、二層以上の構造を持っていてもよい。
【００８２】
ゲート電極膜１０５の主構成材料としては、熱処理の際にゲ−ト絶縁膜１０６に導電性元素が拡散して入りにくい材料として、酸化ルテニウムまたは酸化イリジウムが用いられる。このゲート電極１０５は、例えば、第３の実施形態のように、二層以上の構造を持っていてもよい。
【００８３】
このゲート電極膜１０５は、例えば化学気相蒸着法、スパッタ法等を用いて形成される。また、ゲ−ト電極膜１０５の上部および側壁には、例えばシリコン酸化膜からなる絶縁膜１０９が形成されている。
【００８４】
メモリセル選択用ＭＯＳトランジスタの一方の拡散層１０７には、プラグ１１０を介してビット線１１１が接続されている。ＭＯＳトランジスタの上部全面には、例えばＢＰＳＧ〔Boron-doped  Phospho Silicate Glass〕膜やＳＯＧ（Spin On  Glass）膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜１１２が形成されている。
【００８５】
ＭＯＳトランジスタを覆う絶縁膜１１２の上部には、情報蓄積用容量素子１０３が形成されている。この情報蓄積用容量素子１０３は、メモリセル選択用ＭＯＳトランジスタの他方の拡散層１０８に、例えば多結晶シリコンからなるプラグ１１３を介して接続されている。
【００８６】
また、情報蓄積用容量素子１０３は、下層から順に、導電性のバリア膜１１４、容量下部電極１１５、高誘電率あるいは強誘電性を有する酸化物膜１１６、容量上部電極１１７を積層した構造で構成されている。そして、この情報蓄積用容量素子１０３は絶縁膜１１８で覆われている。
【００８７】
この第４の実施形態においても、第１の実施形態と同様な効果を得ることができる。
また、本発明の第５の実施形態としては、上述した第４の実施形態のようなメモリＬＳＩと、第１、第２、第３の実施形態のようなロジックＬＳＩとを、同一基板上に搭載したシステムＬＳＩがある。
【００８８】
この第５の実施形態においても、第１〜第３の実施形態と同様な効果を得ることができる。
【００８９】
また、本発明の半導体装置の製造方法の一実施形態としては、以下の方法がある。
つまり、一実施形態に係る半導体装置の製造方法の第１工程においては、半導体基板の一主面側に、酸化チタンを主構成材料とするゲート絶縁膜を形成する。
【００９０】
次に、第２工程においては、上記ゲート絶縁膜上に、ルテニウムまたはイリジウムを主構成材料とする導電性膜を成膜し、ゲート電極膜を形成する。
【００９１】
上記一実施形態における製造方法によれば、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置の製造方法を実現することができる。
【００９２】
また、本発明の半導体装置の製造方法の他の実施形態としては、以下の方法がある。
【００９３】
つまり、他の実施形態に係る半導体装置の製造方法の第１工程においては、半導体基板の一主面側に、酸化チタンを主構成材料とするゲート絶縁膜を形成する。
【００９４】
次に、第２工程においては、上記ゲート絶縁膜上に、ルテニウムまたはイリジウムを主構成材料とする導電性膜を成膜し、ゲート電極膜を形成する。
【００９５】
続いて、第３工程においては、第一容量電極を形成し、第４工程においては、上記第一容量電極に接する高誘電率または強誘電性を有する容量絶縁膜を形成する。そして、第５工程においては、上記容量絶縁膜に接する第二容量電極を形成する。
【００９６】
上記他の実施形態における製造方法によれば、一実施形態と同様に、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置の製造方法を実現することができる。
【００９７】
【発明の効果】
本発明によれば、誘電特性を保ちつつ、物理的膜厚を厚くし、リーク電流の発生が防止された半導体装置及びその製造方法を実現することができる。
【００９８】
また、歩留りが高く、生産効率が向上された半導体装置及び製造方法を実現することができる。
【００９９】
また、電流のリークを起こしにくいゲート構造を有する半導体装置及びその製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体装置の主要部の概略断面図である。
【図２】本発明の第１の実施形態において、厚さ３ｎｍのゲート電極の元素が厚さ３ｎｍのルチル構造の酸化チタン膜へ拡散する際の、３００℃での拡散係数を示したグラフである。
【図３】本発明の第１の実施形態において、厚さ３ｎｍのゲート電極の元素が厚さ３ｎｍのルチル構造の酸化チタン膜へ拡散する際の、６００℃での拡散係数を示したグラフである。
【図４】本発明の第１の実施形態において、厚さ３ｎｍのゲート電極の元素が厚さ３ｎｍのアナターゼ構造の酸化チタン膜へ拡散する際の、３００℃での拡散係数を示したグラフである。
【図５】本発明の第１の実施形態において、厚さ３ｎｍのゲート電極の元素が厚さ３ｎｍのアナターゼ構造の酸化チタン膜へ拡散する際の、６００℃での拡散係数を示したグラフである。
【図６】本発明の第１の実施形態において、厚さ０．９ｎｍのゲート電極の元素が厚さ０．９ｎｍのルチル構造の酸化チタン膜へ拡散する際の、３００℃での拡散係数を示したグラフである。
【図７】本発の第１の実施形態において、厚さ０．９ｎｍのゲート電極の元素が厚さ０．９ｎｍのアナターゼ構造の酸化チタン膜へ拡散する際の、３００℃での拡散係数を示したグラフである。
【図８】本発明の第１の実施形態において、厚さ０．８ｎｍのゲート電極の元素が厚さ０．９ｎｍのルチル構造の酸化チタン膜へ拡散する際の、３００℃での拡散係数を示した図である。
【図９】本発明の第１の実施形態において、厚さ０．９ｎｍのゲート電極の元素が厚さ０．８ｎｍのルチル構造の酸化チタン膜へ拡散する際の、３００℃での拡散係数を示したグラフである。
【図１０】本発明の第２の実施形態である半導体装置の主要部の概略断面図である。
【図１１】本発明の第３の実施形態である半導体装置の主要部の概略断面図である。
【図１２】本発明の第４の実施形態である半導体装置の主要部の概略断面図である。
【符号の説明】
１                      シリコン基板
２、３、４、５          拡散層
６、６a、６b            ゲート絶縁膜
７、７a、７b            ゲート絶縁膜
８、８a、８b            ゲート電極
９、９a、９b            ゲート電極
１０                    素子分離膜
１１、１２、１３        絶縁膜
１８、２１              絶縁膜
２４、２５              絶縁膜
１４ａ、１４ｂ          隣接導電体膜
１６ａ、１６ｂ          隣接導電体膜
１９、２２ａ、２２ｂ    隣接導電体膜
１５、１７、２０、２３  主導電体膜
１０１                  シリコン基板
１０２                  トランジスタ
１０３                  情報蓄積用容量素子
１０４                  素子分離膜
１０５                  ゲート電極膜
１０６                  ゲート絶縁膜
１０７、１０８          拡散層
１０９                  絶縁膜
１１０                  プラグ
１１１                  ビット線
１１２                  絶縁膜
１１３                  プラグ
１１４                  導電性バリア膜
１１５                  容量下部電極
１１６                  酸化膜
１１７                  容量上部電極
１１８                  絶縁膜
【図１】
0003771801.tif 000002
【図２】
0003771801.tif 000003
【図３】
0003771801.tif 000004
【図４】
0003771801.tif 000005
【図５】
0003771801.tif 000006
【図６】
0003771801.tif 000007
【図７】
0003771801.tif 000008
【図８】
0003771801.tif 000009
【図９】
0003771801.tif 000010
【図１０】
0003771801.tif 000011
【図１１】
0003771801.tif 000012
【図１２】
0003771801.tif 000013