(57)【特許請求の範囲】
【請求項１】
直列に接続したトランジスタと負性微分抵抗素子を含む単位回路を複数個並列に接続して、前記単位回路の各トランジスタのゲート電極に入力信号を印加すると共に、前記単位回路の各トランジスタのソース電極の共通の接続点と直列に電流駆動用のトランジスタを接続したことを特徴とするフリップフロップ回路。
【請求項２】
前記電流駆動用トランジスタのゲート電極にクロック信号を印加する構成としたことを特徴とする請求項１記載のフリップフロップ回路。
【請求項３】
前記電流駆動用トランジスタのゲート電極に直流電圧を印加する構成としたことを特徴とする請求項１記載のフリップフロップ回路。
【請求項４】
前記単位回路が前記負性微分抵抗素子と並列に接続した抵抗を含むことを特徴とする請求項１記載のフリップフロップ回路。
【請求項５】
前記単位回路が前記負性微分抵抗素子と直列に接続した抵抗を含むことを特徴とする請求項１記載のフリップフロップ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速な光通信システムに適用される差動形式のフリップフロップ回路に関するものである。
【０００２】
【従来の技術】
インターネットの普及に伴い、高速な通信システムを構築しようとする需要が増加している。この需要に応えるために、基幹系の通信システムでは１０Ｇｂｐｓを越える高速な伝送システムの開発が進んでおり、高速で安価な集積回路（ＩＣ）が必要となっている。
【０００３】
近年、ガリウム砒素（ＧａＡｓ）等の化合物半導体デバイスが高速動作の可能なデバイスとして開発され、伝送速度が１０Ｇｂｐｓの光通信システムが実用化されている。また、さらに高速な４０Ｇｂｐｓ以上の伝送速度の光通信システムのためのデバイスとしてＩｎＰ系のＨＥＭＴ（Ｈｉｇｈ−Ｅｌｅｃｔｒｏｎ−Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）やＨＢＴ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）あるいはＳｉＧｅバイポーラトランジスタ等の研究開発が進んでいる。
【０００４】
図1に、従来の電界効果型トランジスタを用いたＤフリップフロップ（ＤＦＦ）回路の一例を示す。
【０００５】
トランジスタのみでＤフリップフロップ回路を構成する場合には、フィードバックループを含み回路を安定に動作させるためにＤラッチ２つをマスター・スレーブ動作させる必要がある。そのために素子数の増加とフィードバックループによる遅延の影響により動作速度をさほど速くできないという欠点がある。
【０００６】
また、さらに他の高速化手法として、負性微分抵抗を有する共鳴トンネルトランジスタを複数直列接続し、さらに少なくともその一つには並列にＨＥＭＴやＨＢＴ等のトランジスタを並列接続した単安定−双安定遷移論理ゲートＭＯＢＩＬＥ（Ｍｏｎｏｓｔａｂｌｅ−Ｂｉｓｔａｂｌｅ  Ｔｒａｎｓｉｔｉｏｎ  Ｌｏｇｉｃ  Ｅｌｅｍｅｎｔ）が提案され、精力的に研究が行われている。
【０００７】
例えば、「共鳴トンネルダイオードとＨＥＭＴを用いた高速デジタル回路」（信学技報、ED９７−１９８；MW９７−１５２；ＩＣＤ９７−２１２（１９９８−１０））には、共鳴トンネルダイオードとＨＥＭＴを利用した単安定−双安定遷移論理ゲートＭＯＢＩＬＥを基本要素として試作されたＭＯＢＩＬＥ型フリップフロップ等についての研究成果が報告されている。
【０００８】
図2に、負性微分抵抗を有するダイオードの一例として2重障壁（バリア）を有する共鳴トンネルダイオード（Ｒｅｓｏｎａｎｔ  Ｔｕｎｎｅｌｉｎｇ  Ｄｉｏｄｅ；ＲＴＤ）の構造と電流−電圧特性を示す。
【０００９】
図２（ａ）は共鳴トンネルダイオードを構成するＲＴＤ層の構造断面を示す。この例では、分子線エピタキシ等の結晶成長法を用いて、ウェル層としてのＩｎＧａＡｓ層と、バリア層としてのＩｎＡｌＡｓ層とを交互に２段成長させ、さらにその上にＩｎＧａＡｓ層を成長させて、ＲＴＤ層を形成する。また、図示のように、カソード電極層、アノード電極層をＩｎＧａＡｓ層上に形成する。
【００１０】
図２（ｂ）は共鳴トンネルダイオードの典型的な電流−電圧特性を示す。この共鳴トンネルダイオードのエミッタ−コレクタ間に印加する電圧Ｖを、例えば、０．０Ｖから１．０Ｖまで変化させると、共鳴トンネルダイオードを流れる電流Ｉは、図２（ｂ）のように変化する。この電流Ｉは、始めは増加傾向にあるが、ピーク電圧Ｖｐ（このときの電流値をＰｅａｋ電流Ｉｐとする）を超えると、減少傾向になり、負性抵抗性を示す。共鳴トンネルダイオードの負性微分抵抗は、この電流の減少傾向を示す負性微分値が０になる電流値をＩｖとしたとき、Ｐ／Ｖ比（＝Ｉｐ／Ｉｖ）の大きさで表される。この電流値ＩｖをＶａｌｌｅｙ電流という。
【００１１】
次に、負性微分抵抗素子を用いた、従来の単安定―双安定遷移論理ゲート（ＭＯＢＩＬＥ）の動作原理について、説明する。
【００１２】
図３の（ａ）に、共鳴トンネルダイオード（ＲＴＤ）とトランジスタを組み合わせた高速動作回路の一例として、従来のＭＯＢＩＬＥの単位回路を示し、また、図３の（ｂ）にその動作特性を示す。
図３（ａ）に示した従来のＭＯＢＩＬＥ回路においては、２つの共鳴トンネルダイオード（ＲＴＤ）１１、１２を直列接続し、一方のＲＴＤ１１の一端を接地して、他方のＲＴＤ１２にトランジスタ１４（例えば、ＩｎＰ系のＨＥＭＴ）を並列接続している。このＭＯＢＩＬＥ回路では、負性微分抵抗を示すピーク電流値（Ｉｐ）を、トランジスタ１４のゲート電極に印加する入力電圧（Ｄ）で変調している。
【００１３】
図３（ａ）に示したように、従来のＭＯＢＩＬＥ回路では、駆動用電圧としてのクロック信号ＣＬＫをＲＴＤ１２の一端に印加して、出力Ｑを得ている。このクロック信号ＣＬＫがこのＭＯＢＩＬＥ回路に印加されている場合に、クロック信号ＣＬＫの駆動用電圧が２つの共鳴トンネルダイオード（ＲＴＤ）１１、１２のピーク電圧の和より小さいとき、このＭＯＢＩＬＥ回路は単安定状態にあり、出力ＱはＬｏｗとなる。クロック信号ＣＬＫの駆動用電圧が２つの共鳴トンネルダイオード（ＲＴＤ）１１、１２のピーク電圧の和より大きいとき、このＭＯＢＩＬＥ回路の安定点は２つ存在し、出力ＱはＶＬ（＝Ｌｏｗ）かＶＨ（＝Ｈｉｇｈ）のどちらかとなる。出力Ｑは、駆動用電圧の値が増加し、２つのＲＴＤ１１、１２のピーク電圧の和を超える瞬間の２つのＲＴＤ１１、１２のピーク電流値の大小関係により決定される。
【００１４】
図３（ｂ）に示したように、クロック信号（ＣＬＫ）をＲＴＤ１２の一端に与えた場合に、２つのＲＴＤ１１、１２のどちらかを高電圧状態にスイッチさせることにより、２安定状態の１つの状態に安定させて、ＲＺ（Ｒｅｔｕｒｎ  ｔｏＺｅｒｏ）型の信号を出力するＤフリップフロップ動作を実現している。すなわち、ＲＴＤ１１のピーク電流値Ｉｐ１がＲＴＤ１２のピーク電流値Ｉｐ２より大きい場合、出力ＱはＨｉｇｈとなり、ピーク電流値の大小関係が逆の場合、出力ＱはＬｏｗとなる。また、いったん出力が決定すれば、駆動用電圧ＣＬＫがＨｉｇｈの間にピーク電流値の大小関係が変化しても、出力Ｑは変化しない。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記した従来のＭＯＢＩＬＥ回路においては、そのバイアス電圧をクロック信号としているために何らかの方法で大きな電流のクロック信号を供給する必要があり、外部回路への負担が大きいという問題があった。
【００１６】
本発明は、上記の点に鑑みてなされたものであり、負性微分抵抗素子と電界効果を用いた論理回路において、高速に動作することが可能であり、外部から大電流のクロック信号を供給する必要がなく、外部回路の負担が低減できるフリップフロップ回路を提供することを目的とする。
また、本発明の他の目的は、周辺の回路との入出力インターフェースが容易なフリップフロップ回路を提供することである。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載された発明は、直列に接続したトランジスタと負性微分抵抗素子を含む単位回路を複数個並列に接続して、前記単位回路の各トランジスタのゲート電極に入力信号を印加すると共に、前記単位回路の各トランジスタのソース電極の共通の接続点と直列に電流駆動用のトランジスタを接続したことを特徴とするフリップフロップ回路。
【００１８】
請求項２に記載された発明は、請求項１記載のフリップフロップ回路において、前記電流駆動用トランジスタのゲート電極にクロック信号を印加する構成としたことを特徴とする。
【００１９】
請求項３に記載された発明は、請求項１記載のフリップフロップ回路において、  前記電流駆動用トランジスタのゲート電極に直流電圧を印加する構成としたことを特徴とする。
【００２０】
請求項４に記載された発明は、請求項１記載のフリップフロップ回路において、  前記単位回路が前記負性微分抵抗素子と並列に接続した抵抗を含むことを特徴とする。
【００２１】
請求項５に記載された発明は、請求項１記載のフリップフロップ回路において、前記単位回路が前記負性微分抵抗素子と直列に接続した抵抗を含むことを特徴とする。
【００２２】
本発明のフリップフロップ回路は、負性微分抵抗素子と電界効果を用いた論理回路において電流供給をオン／オフするための電流駆動用の電界効果トランジスタを設けるとともに、高速にスイッチング作用を行わせるために差動対として動作する単位回路をデータ入力用の電界効果トランジスタとデータ保持用の負性微分抵抗素子を用いて形成することにより、トランジスタのみで構成する回路よりも高速の動作が可能になるとともに素子数が少なくなる。また、負性微分抵抗素子とトランジスタを組み合わせた単位回路に対し、クロック信号を電流駆動用の電界効果トランジスタのゲートに印加するので、大電流の供給が不要になる。また、差動形式の回路構成で実現しているので周辺の入出力回路とのインターフェイスを容易に実現できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を参照しながら具体的に説明する。
【００２４】
図４に、本発明の一実施例に係るフリップフロップ回路を示す。図４（ａ）は，本発明のフリップフロップ回路の基本構成を示し、図４（ｂ）は、その動作原理を説明するための図である。
【００２５】
本発明に係るフリップフロップ回路においては、負性微分抵抗素子として共鳴トンネルダイオード（ＲＴＤ）、トランジスタとしてその高速性からＩｎＰ系の高移動度電界効果トランジスタ（ＨＥＭＴ）を想定しているが、これらに限定されるものではない。
【００２６】
図４（ａ）に示すように、従来のＭＯＢＩＬＥの構成と異なり、本発明のフリップフロップ回路においては、直列に接続したトランジスタと負性微分抵抗素子を含む単位回路が２個並列に接続してあり、差動対として動作する。一方の単位回路は、直列に接続したＲＴＤ２１とトランジスタ２４を含み、他方の単位回路は、直列に接続したＲＴＤ２２とトランジスタ２５を含む。各単位回路のトランジスタ２４、２５のゲート電極に、差動式の入力信号Ｄ、／Dを印加する。ＲＴＤ２１、２２の一端は接地され、他方のトランジスタ側の接続点からそれぞれ出力信号／Ｑ、Ｑが取り出される。さらに、各単位回路のトランジスタのソース電極の共通の接続点と直列に電流駆動用のトランジスタ２６が接続される。トランジスタ２６のソース電極に電源電圧Ｖｓｓを印加し、ゲート電極にクロック信号（ＣＬＫ）あるいは直流電圧（ＤＣ）を印加する。
【００２７】
本発明のフリップフロップ回路においては、電流駆動用のトランジスタ２６のゲート電極にクロック信号（ＣＬＫ）あるいは直流電圧（ＤＣ）を印加する構成とすることで、トランジスタ２６をオン／オフさせて各単位回路への電流供給を行うため、大電流の供給が不要になる。
【００２８】
ここで、本発明のフリップフロップ回路の動作を説明するため、便宜上、クロック信号ＣＬＫがトランジスタ２６のゲート電極に印加されており、トランジスタ２４側のゲート電極に高電圧状態（Ｈｉｇｈ）の入力信号Ｄが入力され、トランジスタ２５側のゲート電極に低電圧状態（Ｌｏｗ）の入力信号／Ｄが入力された場合を仮定する。図４（ｂ）の左側の電流−電圧特性に示したように、トランジスタ２４のゲート電極がＨｉｇｈであるとき、ソース−ドレイン間の電流−電圧特性は実線に示されるようになり、ＲＴＤ２１に印加される電圧はピーク電圧を超えるため、出力／ＱはＬｏｗとなる。また、図４（ｂ）の右側の電流−電圧特性に示したように、トランジスタ２５のゲート電極がＬｏｗであるとき、ソース−ドレイン間の電流−電圧特性は実線に示されるようになり、ＲＴＤ２２に印加される電圧はピーク電圧より小さいため、出力／ＱはＨｉｇｈとなる。
【００２９】
このような構成により、入力信号に依存して、２つのＲＴＤ２１、２２のどちらかを、ピーク電流値Ｉｐを越える高電圧状態にスイッチさせるフリップフロップ回路を構成することができる。
【００３０】
図５は、本発明の一実施例に係るＲＺ型Ｄフリップフロップ回路の構成を示す。
フリップフロップ回路では、電流源用のトランジスタ２６（ＨＥＭＴ）のゲート電極にクロック信号（ＣＬＫ）を印加することにより、入力信号Ｄ、／Dに応じて、どちらかの基本回路に多くの電流が供給され、２つのＲＴＤ２１、２２のどちらかを、ピーク電流値Ｉｐを越える高電圧状態にスイッチすることにより、ラッチ動作が行われる。すなわち、２安定状態の１つの状態に安定させて、ＲＺ型の信号を出力するＤフリップフロップ動作が行われる。
【００３１】
図６は、本発明の一実施例に係るＲＳフリップフロップ回路の構成を示す。
【００３２】
この実施例のフリップフロップ回路では、電流源用のトランジスタ２６（ＨＥＭＴ）のゲート電極に動作に適切な直流電圧ＤＣを与えるか、トランジスタ２６のゲートをソースに接続してゲート−ソース間電圧をゼロ電位にすることにより、基本回路の差動対に一定の電流を供給し、入力信号に応じてどちらかのＲＴＤが高電圧状態にスイッチする。また入力信号を変えることによりフリップフロップ回路の状態も変化しＲＳフリップフロップ回路の動作が行われる。
【００３３】
図７は、並列抵抗を付加した本発明の一実施例に係るフリップフロップ回路の構成を示す。
【００３４】
この実施例のフリップフロップ回路では、ＲＴＤ２１、２２と並列接続させた抵抗３１、３２をそれぞれ付加することにより、図2に示したＰ／Ｖ比を小さくする（または、Ｖａｌｌｅｙ電流Ｉｖを大きくする）ことが可能である。この構成により、図７のフリップフロップ回路では、高電圧状態から低電圧状態へのリセット時のスイッチ速度が改善される。
【００３５】
図８は、直列抵抗を付加した本発明の一実施例に係るフリップフロップ回路の構成を示す。
【００３６】
この実施例のフリップフロップ回路では、ＲＴＤ２１、２２の接地側に直列に抵抗３３、３４をそれぞれ付加して、出力電圧／Ｑ、Ｑが増加するように構成している。もちろん、図7の実施例に示したような、ＲＴＤ２１、２２と並列接続させた抵抗３１、３２を併用することも可能である。
【００３７】
図９は、本発明の他の実施例に係るＲＳフリップフロップ回路の構成を示す。
【００３８】
この実施例のＲＳフリップフロップ回路では、単位回路の差動対に対する電流源として用いたトランジスタ２６（ＨＥＭＴ）を、抵抗３５に置き換えている。このように、本発明に係るＲＳフリップフロップ回路では、抵抗３５に置き換えることも可能である。
【００３９】
図１０は、本発明に係るＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路とを組合わせて構成したＮＲＺ型Ｄフリップフロップ回路を示す。
【００４０】
この実施例のフリップフロップ回路は、ＲＺ型Ｄフリップフロップ回路の出力信号をＲＳフリップフロップ回路の入力信号として与えることにより、ＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）型の信号データを、ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）型のデータに変換するＮＲＺ型Ｄフリップフロップ回路の構成である。
【００４１】
図１０のＲＺ型Ｄフリップフロップ回路は、図５に示したものと同一構成であり、ＲＴＤ２１ａ、２２ａと、トランジスタ２４ａ、２５ａと、トランジスタ２６ａとから構成される。また、ＲＳフリップフロップ回路は、図６に示したものと同一構成であり、ＲＴＤ２１ｂ、２２ｂと、トランジスタ２４ｂ、２５ｂと、トランジスタ２６ｂとから構成される。また、トランジスタ２６ｂは、ゲート電極をソース電極と結合することにより、ゲート−ソース間電圧をゼロ電位にしている。
【００４２】
ＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路との間には、信号レベルを合わせるためのレベルシフトダイオード４１、４２を設けている。レベルシフトダイオード４１は、ＲＺ型Ｄフリップフロップ回路のＲＴＤ２１ａのトランジスタ側の接続点を、ＲＳフリップフロップ回路のトランジスタ２４ｂのゲート電極に接続して信号レベルを合わせている。また、レベルシフトダイオード４２は、ＲＺ型Ｄフリップフロップ回路のＲＴＤ２２ａのトランジスタ側の接続点を、ＲＳフリップフロップ回路のトランジスタ２５ｂのゲート電極に接続して信号レベルを合わせている。さらに、抵抗３６、３７で電源電圧ＶＳＳとトランジスタ２４ｂ、２５ｂの各ゲート電極との間を接続している。以上のようにして、ＮＲＺ型Ｄフリップフロップ回路が構成される。
【００４３】
図１１は、本発明に係るＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路とに出力バッファ回路を付加したＮＲＺ型Ｄフリップフロップ回路の一例を示す。
図１１のＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路は、図１０に示したものと同一構成であるが、負性微分抵抗素子ＲＴＤの各接地側には、ダイオード３８ａ、３８ｂが設けられている。
【００４４】
この実施例のＮＲＺ型Ｄフリップフロップ回路では、図１０に示したＮＲＺ型Ｄフリップフロップ回路の後段に、チップ外の周辺回路に信号を与えるために設けた出力バッファ回路（ＢＵＦＦＥＲ）を接続している。この出力バッファ回路は、抵抗５１、５２と、トランジスタ５４、５５と、トランジスタ５６とから構成される。トランジスタ５４、５５のゲート電極を、ＲＳＦＦ回路のＲＴＤ２１ｂ、２２ｂのトランジスタ側の接続点にそれぞれ接続させている。トランジスタ５６はゲート電極をソース電極に結合させてあり、駆動電圧ＶＯＢがソース電極に印加されている。抵抗５１、５２のトランジスタ側の接続点から、差動式の出力信号／Ｑ、Ｑが取り出される。
この実施例のＮＲＺ型Ｄフリップフロップ回路は、このようにＳＣＦＬ（Ｓｏｕｒｃｅ  Ｃｏｕｐｌｅｄ  ＦＥＴ  Ｌｏｇｉｃ）回路との接続を容易にできる。入力回路は示さなかったが、同様に差動形式によりＳＣＦＬ回路との接続が可能な入力バッファ回路との接続も容易に実現できる。
【００４５】
図１２は、本発明に係るＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路とに出力バッファ回路を付加したＮＲＺ型Ｄフリップフロップ回路の他の例を示す。
【００４６】
この実施例のＮＲＺ型Ｄフリップフロップ回路では、ＲＺ型Ｄフリップフロップ回路（ＲＺ−ＤＦＦ）とＲＳフリップフロップ回路（ＲＳＦＦ）との間に信号レベルを合わせるためのレベルシフト回路としてソースフォロワー回路を用いている。このソースフォロワー回路は、ダイオード６０、６１と、トランジスタ５８、５９と、レベルシフトダイオード４１、４２と、抵抗３６、３７とから構成される。トランジスタ５８、５９のゲート電極を、ＲＺ−ＤＦＦ回路のＲＴＤ２１ａ、２２ａのトランジスタ側の接続点にそれぞれ接続させ、かつ、ＲＳＦＦ回路のトランジスタ２４ｂ、２５ｂのゲート電極を、レベルシフトダイオード４１、４２と抵抗３６、３７の各接続点にそれぞれ接続させている。
【００４７】
この構成により次段のゲート容量に遅延時間の増加を抑制し高速動作に適した回路が実現できる。
【発明の効果】
上述したように、本発明のフリップフロップ回路によれば、負性微分抵抗素子と電界効果を用いた論理回路において電流供給をオン／オフするための電流駆動用の電界効果トランジスタを設けるとともに、高速にスイッチング作用を行わせるために差動対として動作する単位回路をデータ入力用の電界効果トランジスタとデータ保持用の負性微分抵抗素子を用いて形成することにより、トランジスタのみで構成する回路よりも高速の動作が可能になるとともに素子数が少なくなる。また、負性微分抵抗素子とトランジスタを組み合わせた単位回路に対し、クロック信号を電流駆動用の電界効果トランジスタのゲートに印加するので、大電流の供給が不要になる。また、差動形式の回路構成で実現しているので周辺の入出力回路とのインターフェイスを容易に実現できる。
【図面の簡単な説明】
【図１】電界効果トランジスタを用いた従来のＤフリップフロップの一例を示す回路図である。
【図２】共鳴トンネルダイオード（ＲＴＤ）の断面構造及び電流−電圧特性を説明するための図である。
【図３】ＭＯＢＩＬＥを用いた従来のＤフリップフロップ回路の単位回路及び動作原理を説明するための図である。
【図４】本発明の一実施例に係るフリップフロップ回路の基本構成及び動作原理を説明するための図である。
【図５】本発明の一実施例に係るＲＺ型Ｄフリップフロップ回路の構成を示す図である。
【図６】本発明の一実施例に係るＲＳフリップフロップ回路の構成を示す図である。
【図７】並列抵抗を付加した本発明の一実施例に係るフリップフロップ回路の構成を示す図である。
【図８】直列抵抗を付加した本発明の一実施例に係るフリップフロップ回路の構成を示す図である。
【図９】本発明の他の実施例に係るＲＳフリップフロップ回路の構成を示す図である。
【図１０】本発明に係るＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路とを組合わせて構成したＮＲＺ型Ｄフリップフロップ回路を示す図である。
【図１１】本発明に係るＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路とに出力バッファ回路を付加したＮＲＺ型Ｄフリップフロップ回路の一例を示す図である。
【図１２】本発明に係るＲＺ型Ｄフリップフロップ回路とＲＳフリップフロップ回路とに出力バッファ回路を付加したＮＲＺ型Ｄフリップフロップ回路の他の例を示す図である。
【符号の説明】
１１  共鳴トンネルダイオード（ＲＴＤ）
１２  共鳴トンネルダイオード（ＲＴＤ）
１４  トランジスタ
２１  共鳴トンネルダイオード（ＲＴＤ）
２２  共鳴トンネルダイオード（ＲＴＤ）
２４  トランジスタ
２５  トランジスタ
２６  電流駆動用のトランジスタ
３１、３２  並列接続用の抵抗
３３、３４  直列接続用の抵抗
３５  抵抗
４１、４２  レベルシフトダイオード
【図１】
0003806051.tif 000002
【図２】
0003806051.tif 000003
【図３】
0003806051.tif 000004
【図４】
0003806051.tif 000005
【図５】
0003806051.tif 000006
【図６】
0003806051.tif 000007
【図７】
0003806051.tif 000008
【図８】
0003806051.tif 000009
【図９】
0003806051.tif 000010
【図１０】
0003806051.tif 000011
【図１１】
0003806051.tif 000012
【図１２】
0003806051.tif 000013