(57)【特許請求の範囲】
【請求項１】
絶縁基板にメタライズ配線層を形成してなる配線基板上に接着剤を介して半導体素子を固定し、前記メタライズ配線層と前記半導体素子とを電気的に接続し、前記半導体素子を熱硬化性樹脂からなる封止層により封止せしめた半導体素子実装配線基板を、ガラスと合成樹脂との複合材からなる絶縁板により構成された回路基板上に配設した半導体素子実装配線基板の実装構造において、前記封止層の表面に、幅が０．０２〜０．２ｍｍ、深さが０．０２〜０．３ｍｍで形成された複数の応力緩和溝を設けてなることを特徴とする半導体素子実装配線基板の実装構造。
【請求項２】
前記応力緩和溝が、線状または破線状に形成されていることを特徴とする請求項１に記載の半導体素子実装配線基板の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子を実装した配線基板に関し、表面実装型の高熱膨張特性を有する絶縁基板（配線基板）上に半導体素子を固定し、熱硬化性樹脂により封止せしめた半導体素子実装配線基板の実装構造に関するものである。
【０００２】
【従来の技術】
配線基板は絶縁基板の表面あるいは内部にメタライズ配線層が配設された構造であり、代表的な例として、半導体素子、とくにＬＳＩ（大規模集積回路素子）等の半導体集積回路素子を収容する半導体素子収納用パッケージがある。
【０００３】
半導体素子収納用パッケージは、アルミナセラミックスからなる絶縁基板の表面および内部にタングステン、モリブデン等の高融点金属粉末からなる複数個のメタライズ配線層が配設され、半導体素子に形成された接続用電極と、パッケージ側の素子搭載部周辺に形成されたメタライズ層とをワイヤでもって接続している。
このようなワイヤボンディング方式によれば、パッケージの上に熱硬化性樹脂を塗布し、熱硬化性樹脂を介して半導体素子を載置し、その樹脂を硬化させることで固定する。
【０００４】
一般に半導体素子の集積度が高くなると、半導体素子に形成される電極数が増大し、さらに半導体収納用パッケージにおける端子数も増大する。
さらに、年々、パッケージに対する小型化が求められ、近年、半導体素子のチップ面積がパッケージ面積の５０％以上にいたるチップサイズパッケージ（ＣＳＰ）が主流である。
【０００５】
また、半導体素子が固定されたパッケージ（配線基板）をマザーボード用の外部電気回路基板に実装する場合があり、その場合には配線基板の底面に形成された接続端子と、外部電気回路基板に形成された配線導体とをロウ材などの導電性接着剤によって電気的に接続し実装される。この外部電気回路基板はプリント基板などのガラスと合成樹脂との複合材で構成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記構成のようなボールグリッドアレイ（ＢＧＡ）のような接続端子を高密度に形成した配線基板においては、絶縁基板をアルミナ、ムライト等のセラミックスにて形成するが、このような配線基板をガラス−エポキシ樹脂複合材料などの有機樹脂を含むプリント基板などの外部電気回路基板に表面実装した場合、半導体素子の作動時に発する熱が絶縁基板と外部電気回路基板の双方に繰り返し印加され、両者の熱膨張係数差に起因して熱応力が発生し、この熱応力によって、接続端子が絶縁基板から剥離したり、接続端子の接続部にクラックなどが生じ、これにより、配線基板を外部電気回路基板上に長期にわたり安定して固定されないという課題があった。
【０００７】
この課題を解消するために、前記絶縁基板をアルミナ、ムライト等のセラミックスに代えて高熱膨張ガラスセラミックスにより形成し、これにより、配線基板と外部電気回路基板との熱膨張差を小さくて接続信頼性を改善する技術が提案されている（特開平８−２７９５７４号と特願平８−３２２０３８号参照）。
【０００８】
しかしながら、このような高熱膨張材料からなる絶縁基板を用いても、ワイヤおよび半導体素子を熱硬化性樹脂により封止する構造において、配線基板を外部電気回路基板に表面実装した場合、半導体素子の作動時に発する熱で、熱硬化性樹脂もしくは絶縁基板との間にて熱膨張係数およびヤング率が大きく異なることに起因し、絶縁基板が変形し、これにより、外部電気回路基板との接合界面に応力が集中し、接続端子が絶縁基板より剥離し、長期にわたり安定して電気的接続状態が維持されないという課題がある。
【０００９】
したがって本発明の目的は配線基板（絶縁基板）の変形を可及的に小さくして、長期にわたり安定して電気的接続状態が維持された長期信頼性に優れた半導体素子実装配線基板の実装構造を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に関する半導体素子実装配線基板は、絶縁基板にメタライズ配線層を形成してなる配線基板上に接着剤を介して半導体素子を固定し、メタライズ配線層と半導体素子とをワイヤによって電気的に接続し、ワイヤおよび半導体素子を熱硬化性樹脂からなる封止層により封止せしめたものであって、さらに封止層の表面に複数の溝を設けてなることを特徴とする。
【００１１】
また、本発明の半導体素子実装配線基板の実装構造は、絶縁基板にメタライズ配線層を形成してなる配線基板上に接着剤を介して半導体素子を固定し、メタライズ配線層と半導体素子とをワイヤによって電気的に接続し、ワイヤおよび半導体素子を熱硬化性樹脂からなる封止層により封止せしめた半導体素子実装配線基板を、ガラスと合成樹脂との複合材からなる絶縁板により構成された回路基板上に配設したものであって、さらに封止層の表面に複数の溝を設けてなることを特徴とする。
【００１２】
【発明の実施の形態】
本発明の半導体素子実装配線基板としてボールグリッドアレイ（ＢＧＡ）型のチップサイズパッケージを例にして図１〜図１２により説明する。図１は半導体素子実装配線基板の実装構造Ｈ１の断面図、図２はその製造工程の一部を示す斜視図である。
図３は他の半導体素子実装配線基板の実装構造Ｈ２の断面図、図４〜図１２は前記封止層の表面に形成した溝の模様を示す平面図である。
【００１３】
半導体素子実装配線基板
半導体素子実装配線基板の実装構造Ｈ１において、Ａは前記半導体素子実装配線基板であるＢＧＡ型のパッケージ、Ｂは半導体素子、Ｃは回路基板であって、このパッケージＡを説明する。
【００１４】
絶縁基板１の表面には半導体素子Ｂと接続されるメタライズ配線層２が形成され、底面には回路基板Ｃと接続するための接続パッド６が取り付けられている。メタライズ配線層２や絶縁基板１の内部に形成されたメタライズ配線層４はビアホール導体５を通して接続パッド６に電気的に接続されている。接続端子３はボール状の半田ボールにより構成され、接続パッド６に対して半田等により取着されている。
【００１５】
半導体素子Ｂはシリコン（Ｓｉ）材料からなり、たとえば熱硬化性樹脂７でもって絶縁基板１の表面に接着固定されている。熱硬化性樹脂７にノボラック型エポキシやビスフェノールＡ型エポキシ樹脂を使用すると、絶縁基板１との接着性に優れる点でよい。また、半導体素子Ｂには接続用電極８が設けられ、ワイヤ９によってメタライズ配線層２と電気的に接続されている。さらに半導体素子Ｂおよびワイヤ９は封止用樹脂からなる封止層１０によって被覆されている。かかる封止用樹脂はエポキシ樹脂、フェノール樹脂、ユリア樹脂、メラニン樹脂、ポリイミド樹脂、シリコーン樹脂、不飽和ポリエステル樹脂、フタル酸ジアリル樹脂、ポリウレタン樹脂等で形成するが、就中、ビスフェノール型エポキシやノボラック型エポキシなどのエポキシ樹脂がよい。
【００１６】
パッケージＡに半導体素子Ｂを実装するには、絶縁基板１の表面に未硬化（軟質状態）の熱硬化性樹脂を塗布した後、半導体素子Ｂを載置して接着し、約１００〜２００℃の温度でもって加熱することで熱硬化性樹脂を硬化させ固定する。その後、ワイヤ９にて半導体素子Ｂの接続用電極８とパッケージＡのメタライズ配線層２とを接続し、熱硬化性樹脂からなる封止材を塗布することにより封止し硬化させることで、封止層１０となす。
【００１７】
そして、封止層１０の表面に複数の応力緩和溝１３を、その封止材の硬化前もしくは硬化後のいずれかにて形成する。
【００１８】
封止層１０の硬化前に応力緩和溝１３を形成するには、応力緩和溝１３のパターンに対応するような突起パターンを備えた治具を、封止材の塗布後に押し当て、その後に硬化させる。硬化後であれば、回転刃やレーザー等でもって応力緩和溝１３のパターンとおりに形成する。
【００１９】
このような応力緩和溝１３の代表例として各応力緩和溝１３ａ〜１３ｉを図４〜図１２に示す。図４に示す応力緩和溝１３ａでは格子状に、図５の応力緩和溝１３ｂでは円環状に、図６の応力緩和溝１３ｃでは２通りの格子状を組合せて、図７の応力緩和溝１３ｄでは斜線状に形成している。図８〜図１０に示す応力緩和溝１３ｅ、１３ｆ、１３ｇでは破線にて矩形状、斜線状、円環状に形成している。図１１に示す応力緩和溝１３ｈでは放射状の溝を、図１２に示す応力緩和溝１３ｉではクロス状の溝を形成している。
【００２０】
かくしてパッケージＡによれば、封止層１０の表面に複数の応力緩和溝１３を、その封止材の硬化前もしくは硬化後のいずれかにて形成することで、パッケージＡに反りが生じても応力が吸収される。
【００２１】
応力緩和溝１３の幅は０．０２〜０．２ｍｍ、好適には０．０５〜０．１ｍｍ、深さは０．０２〜０．３ｍｍ、好適には０．０５〜０．１ｍｍにするとよい。
【００２２】
応力緩和溝１３の幅が０．０２ｍｍ未満の場合、緩和効果が顕著にあらわれず、絶縁基板が変形し、破壊が生じる。
０．２ｍｍを超えると幅が広すぎることで応力により溝の破壊が生じ、基板自体を破壊してしまう。
【００２３】
応力緩和溝１３の深さが０．０２ｍｍ未満の場合、緩和効果が顕著にあらわれず、絶縁基板が変形し、破壊が生じる。０．３ｍｍを超えると深すぎることで、応力により溝の破壊が生じ、基板自体を破壊してしまう。
【００２４】
また、封止層１０でもって絶縁基板１の反りが吸収されるが、応力緩和溝の存在により封止層１０と絶縁基板１との熱膨張係数差が大きいほどに顕著な効果が得られる。とくに封止層１０と絶縁基板１との熱膨張係数差が５ｐｐｍ／℃以上になると、封止層１０では十分に反りが吸収されなくなることから、より顕著な効果が得られる。
【００２５】
パッケージＡの作製方法
絶縁基板１はたとえば高熱膨張セラミック材料により構成するが、リチウム珪酸系ガラス、ＰｂＯ系ガラス、ＺｎＯ系ガラス、ＢａＯ系ガラス等のガラス成分に対し、エンステタタイト、フォルステライト、ＳｉＯ2 系（クオーツ、トリジマイト、クリストバライト）、ＭｇＯ、ＺｒＯ2 、ペタライト等の各種フィラーを複合したものが好適である（特開昭６３−１１７９２９号参照）。
【００２６】
たとえば、ガラス成分２０〜９０体積％、フィラー８０〜１０体積％の混合物に、有機バインダーを添加してスラリーを調整し、そのスラリーをシート状に成形した後、そのシート状成形体の表面に銅、金、銀などの低抵抗金属を含む導体ペーストを印刷塗布する。
さらに所望によりシート状成形体の所定部位にマイクロドリルやレーザー等によりスルーホールを形成して、ホール内に上記導体ペーストを充填する。そして、そのシート状成形体を複数積層圧着して積層体を作製し、その後、窒素雰囲気あるいは水蒸気を含む窒素雰囲気中で脱脂をおこない、ついで８００〜１０００℃の温度で焼成し、パッケージＡとする。
【００２７】
上記の如き絶縁基板１を４０〜４００℃における熱膨張係数が８〜１８ｐｐｍ／℃の材料でもって構成した場合、熱硬化性樹脂７の４０℃〜ガラス転移温度における熱膨張係数を２０〜７０ｐｐｍ／℃にするとよく、これにより、絶縁基板１と熱硬化性樹脂７との間、熱硬化性樹脂７と半導体素子Ｂとの間、封止層１０と絶縁基板１との間とに発生する応力が小さくなり、それぞれの界面で剥離などが生じ難いという利点がある。
【００２８】
このような熱硬化性樹脂７にはビスフェノールＡ型エポキシやノボラック型エポキシなどのエポキシ樹脂に少量の硬化剤を加えて、平均粒度が３〜５０μｍのシリカやアルミナの粉末からなるフィラーを３０〜９０重量％含有させたものを使用すればよい。
【００２９】
半導体素子実装配線基板の実装構造Ｈ１
つぎに上記構成のパッケージＡを回路基板Ｃに実装した半導体素子実装配線基板の実装構造Ｈ１を説明する。回路基板Ｃはプリント基板などの有機樹脂としてエポキシ樹脂、フェノール樹脂、アラミド樹脂、ポリイミド樹脂、ポリオレフィン樹脂から選ばれる少なくとも１種の熱硬化性樹脂を含み、さらにフィラー成分としてガラスなどを含むガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含む材料からなる絶縁基体１１の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎから選ばれた少なくとも１種の金属を含む配線層１２が被着形成されたものである。
【００３０】
そして、回路基板Ｃの配線層１２の上に、パッケージＡの接続端子３が半田などのロウ材を介して電気的に接続させることで、パッケージＡが回路基板Ｃ上に実装される。
【００３１】 かかるパッケージＡおよび実装構造Ｈ１において、絶縁基板１は４０〜４００℃における熱膨張係数が８〜１８ｐｐｍ／℃の材料、とくにセラミックスでもって構成するとよい。すなわち、通常、半導体素子Ｂの熱膨張係数が２〜３ｐｐｍ／℃、封止層１０の熱膨張係数が１５〜７０ｐｐｍ／℃、回路基板Ｃの熱膨張係数が１２〜１８ｐｐｍ／℃であることで、絶縁基板１の熱膨張係数を８〜１８ｐｐｍ／℃に規定することで総合的に応力が小さくなる。絶縁基板１の熱膨張係数が８ｐｐｍ／℃未満である場合には、回路基板Ｃとの間の接続端子や封止層１０に高応力が発生しやすくなり、１８ｐｐｍ／℃を超えると半導体素子Ｂとの間での応力が大きくなる傾向にある。
【００３２】
【００３３】
半導体素子実装配線基板の実装構造Ｈ２
つぎに他の半導体素子実装配線基板の実装構造Ｈ２を図３により説明する。なお、半導体素子実装配線基板の実装構造Ｈ１と同一箇所には同一符号を付す。
【００３４】
半導体素子実装配線基板の実装構造Ｈ２においては、焼結前に個片化、あるいは焼結後に切断あるいはスナップにより個片化した絶縁基板１上に半導体素子Ｂを実装したものであって、つづけてワイヤ９をワイヤーボンディングし、ワイヤ９と半導体素子Ｂとを覆うように熱硬化性樹脂を塗布して硬化させ、封止層１０となし、パッケージＡ１を構成する。
このパッケージＡ１をあらかじめ用意した回路基板Ｃの上に実装する。
【００３５】
半導体素子実装配線基板の実装構造Ｈ１と半導体素子実装配線基板の実装構造Ｈ２とを対比するに、双方の間にて封止層１０用の熱硬化性樹脂の塗布方法に違いが生じ、これに起因して半導体素子実装配線基板の実装構造Ｈ２の方にて使用する封止層１０の熱硬化性樹脂の使用量が少なくなり、これにより、発生応力が小さくなる。
【００３６】
【実施例】
（例１）封止層１０に図６に示すような応力緩和溝１３ｃを形成した半導体素子実装配線基板の実装構造Ｈ２を作製して、耐熱サイクル試験をおこなった。
【００３７】
パッケージＡ１をなす絶縁基板１については、ガラスセラミックス（リチウム珪酸系、鉛系、ジルコニア系等のガラスに、シリカ系、フォルステライトなどのフィラーを加えたもの）で構成し、これによって熱膨張係数を１１．５ｐｐｍ／℃とした。
このような材料でもって絶縁基板１を作製するに際し、９００℃の温度で同時焼成することで、絶縁基板１の表面にはメタライズ配線層２や１４４個の接続パッド６を、さらに絶縁基板１の内部にメタライズ配線層４やビアホール導体５を銅ペーストの印刷もしくは充填により形成し、パッケージＡ１を得る。
【００３８】
ついで各接続パッド６の上に低融点半田（Ｓｎ：Ｐｂ重量比＝６３：３７）を介して高融点半田ボール（Ｓｎ：Ｐｂ重量比＝１０：９０、径：０．５ｍｍ）を取り付けることでパッケージＡ１となした。かかるパッケージ寸法は１３ｍｍ×１３ｍｍ×０．４ｍｍである。
【００３９】
上記構成のパッケージＡ１の上に８ｍｍ×８ｍｍの半導体素子Ｂ（４０〜４００℃における熱膨張係数が２．６ｐｐｍ／℃であるシリコン（Ｓｉ）からなる）をビスフェノール型エポキシからなる熱硬化性樹脂７を介して実装する。
【００４０】
その後、ワイヤ９によって接続用電極８とメタライズ配線層２とを電気的に接続し、さらに半導体素子Ｂおよびワイヤ９をシリカフィラーを８０重量％含むノボラック型エポキシ樹脂からなる熱硬化性樹脂の封止層１０（熱膨張係数：１９．５ｐｐｍ／℃）によって被覆し封止する。
【００４１】
つづいてサイズを違えたさまざまな突起パターンを備えた各種治具を塗布後の封止層１０に押し当て、その後に硬化させ、これによって表１に示すように応力緩和溝１３の幅と深さが異なるパッケージＡ１を作製した。なお、封止層１０の熱硬化性樹脂の硬化後に、回転刃やレーザーでもって応力緩和溝１３のパターンを形成しても、双方の作成方法の違いにより特性上差があらわれなかった。
【００４２】
【表１】
0003842478.tif 000002
【００４３】
かくして得られた各種パッケージＡ１（試料Ｎｏ．１〜試料Ｎｏ．１３）を熱サイクル試験という耐久テストをおこなった。試料Ｎｏ．１は応力緩和溝１３を形成しない場合を示す。
【００４４】
熱サイクル試験は２次実装サイクル寿命とワイヤ電気接続性熱サイクル寿命との双方でもって測定評価した。
【００４５】
２次実装サイクル寿命とはパッケージＡ１と回路基板Ｃとを電気的に接続している接続端子３の破壊寿命であって、この接続端子３には、パッケージＡ１と回路基板Ｃとの間の熱膨張係数差に起因し温度サイクル試験によって応力が発生し、それに伴う耐久性を評価する。
【００４６】
ワイヤ電気接続性熱サイクル寿命とはワイヤ９が断線する寿命である。すなわち、封止層１０の厚み（量）が十分である場合には断線しないが、本発明のように応力緩和溝を設けることで封止層１０の厚みが小さくなり、これにより、ワイヤ９に高い応力が発生するが、このようなワイヤの耐久性を評価する。
【００４７】
これらの熱サイクル試験においては、各種パッケージＡ１を回路基板Ｃに実装したそれぞれの半導体素子実装配線基板の実装構造Ｈ２に対し、大気の雰囲気において−４０℃にて２５分間保持し、ついで１２５℃にて２５分間保持することで、１サイクルとなし、そのようなサイクルを最高３０００回繰り返す実験をおこない、そして、２次実装サイクル寿命を評価するためにパッケージＡ１と回路基板Ｃとの間の接続状態（接続端子３の通電）を、さらに半導体素子Ｂの接続用電極８とパッケージＡ１のメタライズ配線層２との間の接続状態（ワイヤ９の通電）を５０サイクル毎に測定した。
【００４８】
表１に示す結果から明らかなとおり、本発明の試料Ｎｏ．２〜Ｎｏ．１３においては、いずれもヒートサイクルの耐久性に優れ、すなわち、高温から低温になると封止層１０が大きく収縮変形し、これにより、パッケージＡ１と封止層１０との界面に高応力が発生し、この応力によりパッケージＡ１は周辺部にて持ち上がるような変形が生じるが、その変形によって、とくにパッケージ周辺部に位置する接続端子３に高い応力が発生し、その接続端子３にクラックが発生し、破断しやすくなるが、応力緩和溝を設けたことで、封止層１０の変形が小さくなり、接続端子３に発生する応力が低減でき、２次実装サイクル寿命では１４００サイクル以上の優れた特性が得られた。これに対し従来の試料Ｎｏ．１では、１０００サイクルまでであった。
【００４９】
（例２）（例１）にして使用した絶縁基板１は、ガラスセラミックスにより構成して熱膨張係数を１１．５ｐｐｍ／℃としたが、これに代えてアルミナセラミックスにより構成して熱膨張係数を６．０ｐｐｍ／℃とした。そして、表２に示すように応力緩和溝１３の幅と深さが異なるパッケージＡ１を作製し（試料Ｎｏ．１４〜試料Ｎｏ．２６）、同様に２次実装サイクル寿命とワイヤ電気接続性熱サイクル寿命を測定したところ、表２に示すような結果が得られた。なお、試料Ｎｏ．１４は応力緩和溝１３を形成しない場合を示す。
【００５０】
【表２】
0003842478.tif 000003
【００５１】
この表から明らかなとおり、本発明の試料Ｎｏ．１５〜Ｎｏ．２６においては、いずれもヒートサイクルの耐久性に優れ、２次実装サイクル寿命では１１００サイクル以上の優れた特性が得られた。これに対し従来の試料Ｎｏ．１４では、７００サイクルまでであった。
【００５２】
（例３：参考試料）（例１）においては半導体素子実装配線基板の実装構造Ｈ２を作製したが、これに代えて半導体素子実装配線基板の実装構造Ｈ１を作製した。ただし、その他の構造は半導体素子実装配線基板の実装構造Ｈ２とまったく同じにしている。そして、表３に示すように応力緩和溝１３の幅と深さが異なるパッケージＡを作製し（試料Ｎｏ．２７〜試料Ｎｏ．３９）、同様に２次実装サイクル寿命とワイヤ電気接続性熱サイクル寿命を測定したところ、表３に示すような結果が得られた。なお、試料Ｎｏ．２７は応力緩和溝１３を形成しない場合を示す。なお、試料Ｎｏ．２８〜３９は参考試料である。
【００５３】
【表３】
0003842478.tif 000004
【００５４】
この表から明らかなとおり、本発明の試料Ｎｏ．２８〜Ｎｏ．３９においては、いずれもヒートサイクルの耐久性に優れ、２次実装サイクル寿命では１１００サイクル以上の優れた特性が得られた。これに対し従来の試料Ｎｏ．２７では、８００サイクルまでであった。
【００５５】
（例４）（例１）においては図６に示すような応力緩和溝１３ｃを形成した半導体素子実装配線基板の実装構造Ｈ２を作製したが、これに代えて図５に示すような応力緩和溝１３ｂを形成した半導体素子実装配線基板の実装構造Ｈ２を作製した。ただし、その他の構造は（例１）とまったく同じにしている。そして、表４に示すように応力緩和溝１３ｂの幅と深さが異なるパッケージＡ１を作製し（試料Ｎｏ．４０〜試料Ｎｏ．５１）、同様に２次実装サイクル寿命とワイヤ電気接続性熱サイクル寿命を測定したところ、表４に示すような結果が得られた。
【００５６】
【表４】
0003842478.tif 000005
【００５７】
この表から明らかなとおり、いずれもヒートサイクルの耐久性に優れ、２次実装サイクル寿命では１７００サイクル以上の優れた特性が得られた。
【００５８】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等は何ら差し支えない。
たとえば、上記実施形態例では封止層１０の表面に形成した溝を線状もしくは破線状の応力緩和溝１３にしたが、これに代えてドット状の溝を多数ランダムに並べたり、線状に並べたりしてもよい。
【００５９】
【発明の効果】
以上のとおり、本発明に関する半導体素子実装配線基板によれば、ワイヤおよび半導体素子を熱硬化性樹脂からなる封止層により封止し、その封止層の表面に複数の溝を設けたことで、その配線基板に反りが生じても、これに伴う応力が吸収され、その結果、高信頼性の半導体素子実装配線基板が提供できた。
【００６０】
また、本発明の半導体素子実装配線基板の実装構造によれば、かかる半導体素子実装配線基板を用いたことで、その配線基板の変形が可及的に小さくなり、長期にわたり安定して電気的接続状態が維持された長期信頼性の半導体素子実装配線基板の実装構造が提供できた。
【図面の簡単な説明】
【図１】本発明の半導体素子実装配線基板の実装構造の断面図である。
【図２】本発明の半導体素子実装配線基板の実装構造の製造工程の一部を示す斜視図である。
【図３】本発明の他の半導体素子実装配線基板の実装構造の断面図である。
【図４】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図５】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図６】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図７】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図８】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図９】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図１０】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図１１】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【図１２】本発明の半導体素子実装配線基板の封止層に形成した溝の模様を示す平面図である。
【符号の説明】
Ｈ１、Ｈ２  半導体素子実装配線基板の実装構造
Ａ          パッケージ
Ｂ          半導体素子
Ｃ          回路基板
１          絶縁基板
２、４      メタライズ配線層
３          接続端子
５          ビアホール導体
６          接続パッド
７          熱硬化性樹脂
８          接続用電極
９          ワイヤ
１０        封止層
１１        絶縁基板
１２        配線層
１３、１３ａ〜１３ｉ応力緩和溝
【図１】
0003842478.tif 000006
【図２】
0003842478.tif 000007
【図３】
0003842478.tif 000008
【図４】
0003842478.tif 000009
【図５】
0003842478.tif 000010
【図６】
0003842478.tif 000011
【図７】
0003842478.tif 000012
【図８】
0003842478.tif 000013
【図９】
0003842478.tif 000014
【図１０】
0003842478.tif 000015
【図１１】
0003842478.tif 000016
【図１２】
0003842478.tif 000017