(57)【特許請求の範囲】
【請求項１】
平行な上面及び底面を有する半導体デバイスダイを構成する前記上面に第１の平らな金属電極を備えているとともに、前記底面に第２の平らな金属電極を備えた半導体デバイスダイと、
平坦なウェブ部分及び該平坦なウェブ部分の縁から延びる少なくとも１つの周縁リム部分を有し、前記平坦なウェブ部分の底面が、導電性接着剤によって前記ダイの底面の前記第２の平らな金属電極に電気的及び機械的に接続され、前記周縁リム部分が、前記ダイの縁から突き出るように間隔をあけて延び、前記第１の平らな金属電極の表面と平行な平面上にある前記周縁リム部分の平面で終端し、前記ダイの縁から絶縁されている金属クリップとを備え、
前記周縁リム部分の平面及び前記第１の平らな金属電極が、表面実装されるように支持体上の導電性トレースと整列されており、前記金属クリップが、前記第２の平らな金属電極と、前記周縁リム部分の平面を装着する前記導電性トレースとの間に導電経路を形成する電気導体であることを特徴とする半導体デバイス。
【請求項２】
前記第１の平らな金属電極がはんだ付け可能な部材であり、前記周縁リム部分の平面ですべて終端していることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記ダイの前記上面に第３の平らな金属電極を備え、該第３の平らな金属電極が制御電極であり、かつ表面実装されるように支持体上の導電性トレースと整列されていることを特徴とする請求項１に記載の半導体デバイス。
【請求項４】
前記導電性接着剤が、導電性エポキシであることを特徴とする請求項１に記載の半導体デバイス。
【請求項５】
前記金属クリップが、第１の周縁リム部分の向かい側に、前記平坦なウェブ部分の縁から突き出るように延び、かつ間隔を置いて配置され、前記第１の周縁リム部分が終端する平面と平行な前記平面で終端する第２の周縁リム部分を有することを特徴とする請求項１に記載の半導体デバイス。
【請求項６】
平行な上面及び底面を有する半導体デバイスダイを構成する前記上面に第１の平らな金属電極を備えているとともに、前記底面に第２の平らな金属電極を備えた半導体デバイスダイと、
平坦なウェブ部分及び該平坦なウェブ部分の縁から延びる少なくとも１つの周縁リム部分を有し、前記平坦なウェブ部分の底面が、導電性接着剤によって前記ダイの底面の前記第２の平らな金属電極に電気的及び機械的に接続され、前記周縁リム部分が、前記ダイの縁から突き出るように間隔をあけて延び、前記第１の平らな金属電極の表面と平行な平面上にある突出面で終端し、前記ダイの縁から絶縁されている金属クリップとを備え、
前記周縁リム部分の突出面及び前記第１の平らな金属電極が、支持体上のコンタクトトレースと整列されており、前記金属クリップがカップ形クリップであり、前記周縁リム部分が、前記ダイの外側を取り囲むように前記ダイの前記外側から間隔を置いて配置された連続リムであることを特徴とする半導体デバイス。
【請求項７】
前記ダイと前記連続リムの間の前記間隔が、絶縁ビーズで埋められていることを特徴とする請求項６に記載の半導体デバイス。
【請求項８】
前記半導体デバイスダイが、ＭＯＳＦＥＴであることを特徴とする請求項６に記載の半導体デバイス。
【請求項９】
前記第１の平らな金属電極がソース電極で、前記第２の平らな金属電極がドレイン電極で、前記上面に設けられたゲート電極が、回路板上のコンタクトトレースと整列されていることを特徴とする請求項６に記載の半導体デバイス。
【請求項１０】
前記第１の平らな金属電極が、はんだ付け可能であることを特徴とする請求項６に記載の半導体デバイス。
【請求項１１】
前記ソース電極及びゲート電極が、はんだ付け可能であることを特徴とする請求項９に記載の半導体デバイス。
【請求項１２】
前記第１の平らな金属電極が、少なくともはんだ付け可能な部材を備えていることを特徴とする請求項６に記載の半導体デバイス。
【請求項１３】
前記第１の平らな金属電極が、複数のはんだ付け可能な部材を備えていることを特徴とする請求項６に記載の半導体デバイス。
【請求項１４】
前記カップ形クリップが、第２の金属基板にメッキされた第１の金属基板から構成されていることを特徴とする請求項６に記載の半導体デバイス。
【請求項１５】
前記第１の金属基板は銅を含み、前記第２の金属基板は銀を含んでいることを特徴とする請求項１４に記載の半導体デバイス。
【請求項１６】
前記導電性接着剤が、銀を含むエポキシからなることを特徴とする請求項６に記載の半導体デバイス。
【請求項１７】
前記絶縁ビーズが、低応力、高接着力のエポキシからなることを特徴とする請求項７に記載の半導体デバイス。
【請求項１８】
前記カップ形クリップが、少なくとも１つの突出物を有し、該突出物が接続面である突出面を有することを特徴とする請求項６に記載の半導体デバイス。
【請求項１９】
前記カップ形クリップが、接続面である突出面を備えたお互いに間隔を置いた複数の突出物からなることを特徴とする請求項６に記載の半導体デバイス。
【請求項２０】
前記カップ形クリップが、お互いの反対側に間隔を置いて配置された突出物の２つの対を備え、互いの突出物が接続面である突出面を備えていることを特徴とする請求項６に記載の半導体デバイス。
【請求項２１】
前記第１の平らな金属電極上にパッシベーション層を備えたことを特徴とする請求項６に記載の半導体デバイス。
【請求項２２】
前記パッシベーション層が、ソルダマスクであることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２３】
前記パッシベーション層が、エポキシからなることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２４】
前記金属クリップが、少なくとも１つもモールドロックを備えていることを特徴とする請求項１に記載の半導体デバイス。
【請求項２５】
前記半導体ダイと前記周縁リム部分との間にモールドコンパウンドを有することを特徴とする請求項１に記載の半導体デバイス。
【請求項２６】
前記金属クリップの外面に配置されたモールドコンパウンドを有することを特徴とする請求項１に記載の半導体デバイス。
【請求項２７】
前記周縁リム部分の平面及び前記第１の平らな金属電極が同じ方向を向いていることを特徴とする請求項１に記載の半導体デバイス。
【請求項２８】
前記第１の平らな金属電極上の配置されたパッシベーション層を備えたことを特徴とする請求項１に記載の半導体デバイス。
【請求項２９】
前記パッシベーション層が、ソルダマスクであることを特徴とする請求項２８に記載の半導体デバイス。
【請求項３０】
前記パッシベーション層が、エポキシからなることを特徴とする請求項２８に記載の半導体デバイス。
【発明の詳細な説明】
【０００１】
(発明の背景)
本発明は、半導体デバイスに関し、より詳細には、新規の半導体デバイスを低コストで製造することのできる半導体デバイスに関する。
【０００２】
半導体デバイスおよびハウジングはよく知られている。従来技術のデバイスではしばしば、ハウジングの面積が半導体デバイスの面積の何倍、何十倍にもなる。さらに、知られている多くの半導体デバイスパッケージでは、熱がダイの片側、通常は底面だけから放散される。さらに、現在のパッケージでは製造プロセスが、単一デバイスハンドリング技法を使用した高価なプロセスとなっている。
【０００３】
より具体的には、現在の半導体デバイス、特にパワーＭＯＳゲートデバイス（ｐｏｗｅｒ  ＭＯＳｇａｔｅｄ  ｄｅｖｉｃｅ）では、上面のコンタクト(ソース)が一般に、シリコンを約１．０％含むアルミニウムコンタクト(以後アルミニウムコンタクト)である。アルミニウムコンタクトが使用されるのは、ウェーハ製造プロセスによく適合しているためである。しかし、このようなアルミニウムコンタクトへの電気接続を形成することは難しく、そのため通常は、その下のアルミニウムコンタクトにワイヤを超音波で結線するワイヤボンディングプロセスが使用される。これらのワイヤボンディング接続は限られた面積を有し、したがって動作中の電気抵抗（ＲDSON）源および発熱源となる。しかし、底面のドレインコンタクトはしばしば、例えば、米国特許第５，４５１，５４４号明細書に示されているように、はんだ付けまたはその他の方法で広い面積のコンタクト表面に電気的に容易に接続可能な、ワイヤボンディングを用いない三金属（ｔｒｉｍｅｔａｌ）コンタクトである。たとえ大部分の熱が上面の接合部およびワイヤボンドで発生するとしても、熱は主に、シリコンダイの裏面のコンタクト表面から除去される。
【０００４】
さらに、米国特許第５，０４７，８３３号明細書に示されているように、ダイの上面にはんだ付け可能な上面コンタクトを製作することができることも知られている。しかし、このようなはんだ付け可能な上面コンタクト構造に使用されるパッケージは、ダイ面積に比べて非常に大きな「フットプリント」を有する。
【０００５】
したがって、同じダイに対してより小さなパッケージを使用し、同時にＭＯＳゲート半導体型デバイスのＲDSONなどの電気特性を向上させるパッケージデザインおよびその製造プロセスを開発することが望ましい。さらに、このようなデバイスは、生産ラインの機器が少なくて済み、かつコストも安いバッチハンドリングが可能なプロセスで製造されることが望ましい。
【０００６】
（発明の簡単な概要）
本発明の一態様によれば、ＭＯＳゲートデバイスウェーハのソース側が、パッシベーション層、好ましくは感光性液体エポキシ、窒化シリコン層などで覆われる。ウェーハは、スピニング、スクリーニングまたはその他の方法でウェーハ表面に液体エポキシを付着させることによってコーティングされる。次いで材料を乾かし、コーティングされたウェーハを標準のフォトリソグラフィ技法を使用し露光してウェーハをイメージングし、パッシベーション層に開口を形成して間隔を置いて配置されたその下のソース金属の複数の表面領域を露出させ、同様の開口を形成して、ウェーハ上のそれぞれのダイのゲート電極を露出させる。したがって、この新規のパッシベーション層は、従来のパッシベーション層の働きをし、さらに、メッキレジスト（必要な場合）およびはんだ領域を示し成形するソルダマスクの働きをする。新規のパッシベーション層の開口は、下にあるチタン／タングステン／ニッケル／銀金属などの従来のはんだ付け可能な上面金属まで貫通させることができる。あるいは、下にある金属がより一般的なアルミニウム金属である場合には、露出したアルミニウムを、パッシベーションをメッキレジストとして使用して、ニッケルおよび金フラッシュ、または他の一連の金属でメッキし、はんだ付け可能な表面とすることもできる。メッキされた金属セグメントの上面は、容易にはんだ付け可能であり、アルミニウム電極への通常のワイヤボンドの高抵抗接続に比べて低い抵抗で接触する。
【０００７】
ソースコンタクト領域はさまざまなジオメトリを有することができ、大面積の単一領域を構成することもできる。
【０００８】
次いでウェーハを、ダイシングソーまたはその他の方法で個々のダイに個別化する。次いで個々のダイを、ソース側を下にして配置し、部分的にメッキされたＵ字形またはカップ形のドレインクリップを、導電性エポキシ、はんだなどを使用してダイのはんだ付け可能なドレイン側に接続して、ドレインクリップをダイの底面ドレイン電極に接合する。ドレインクリップの脚の底面は、ダイのソース側表面（すなわちコンタクト突起の上面）と同一平面上にある。次いでダイの外面をモールドトレー中にオーバーモールドする。このようなドレインクリップを有する多数のダイをモールドトレー中に同時にモールドすることができる。
【０００９】
接合材料は、パッシブ材料のフィレットで、またはアセンブリ全体または一部をオーバーモールドすることによって保護することができる。これらの部分は、リードフレーム、連続ストリップを使用して、または単一のブロック中にデバイスをモールドし、そのブロックからデバイスを個別化することによって、生産することができる。
【００１０】
モールド後、デバイスを検査し、レーザマークし、再び個々のデバイスに切断する。
【００１１】
（図面の詳細な説明）
本発明は、ダイの両面にパワー電極または他の電極を有する種類の半導体ダイの新規のパッケージを提供し、低コストの製造技法を用いて、両方の電極を、共通の支持表面、例えばプリント回路板上の金属被覆されたパターン上への表面実装に対して使用できるようにする。本発明は、ゲートおよびソース電極を一方の面に有し、ドレイン電極を反対側の面に有する垂直導通パワーＭＯＳＦＥＴに関して説明されるが、本発明は、さまざまなトポロジのＩＧＢＴ、サイリスタ、ダイオードなどへも同じように適用可能である。
【００１２】
後述するように、新規のダイクリップ（ｄｉｅ  ｃｌｉｐ）が、裏面電極（ＭＯＳＦＥＴのドレイン電極）の少なくとも一部分を取り囲み、かつそれと接触し、クリップの少なくとも１つの脚がダイの縁よりも高く延び、表面コンタクト（ＭＯＳＦＥＴのゲートおよびソース）と同一平面上にある平面で終端する。ただしこの縁は表面コンタクトから絶縁される。次いでデバイスを、ダイおよびクリップの裏面および側面でオーバーモールド（ｏｖｅｒｍｏｌｄ）して、全てのダイ電極について同一平面上にある平らなはんだ付け可能なコンタクト表面を実装表面に提供する。
【００１３】
新規のソルダマスクを使用して全ての上面コンタクト表面を形成して、容易にはんだ付け可能なコンタクト表面を、ダイがウェーハ段階にある間にダイの上面に形成する。次いで、個別化後のダイにドレインクリップを取り付け、ドレインクリップをバッチモールドプロセスでオーバーモールドする。
【００１４】
図１は、本発明を適用することができる一般的なパワーＭＯＳＦＥＴ３０を示す図である。ダイ３０は、例えば、米国特許第５，７９５，７９３号明細書に示されているタイプのダイであるが、シリコンボディ３１、上面アルミニウム（すなわちシリコンを１．０％含むアルミニウム）ソース電極３２、アルミニウムゲート電極３３、および容易にはんだ付け可能な従来の三金属電極とすることができる底面ドレイン電極３４を含んだ接合部を有する任意の種類のダイとすることができる。上面アルミニウム層は、適当な他の金属材料とすることもできる。接続は通常、ワイヤボンディングによってアルミニウム電極３２および３３に対して実施される。
【００１５】
本発明によれば、図３及び図４に示すように、容易にはんだ付け可能な複数のコンタクトポスト（ｃｏｎｔａｃｔ  ｐｏｓｔ）３６がソース電極３２に固定（ソース電極３２上に形成）され、コンタクトポスト３７がゲート電極３３に固定される。これについては後述する。コンタクト３６および３７は、銀トップ金属ダイの場合には、パッシベーションの厚さと同じ高さに、メッキアルミニウムトップ金属ダイの場合には、パッシベーションの厚さの１／２の厚さと同じ高さになっている。これらの平らなコンタクト上面は互いに同一平面上にある。これらのコンタクト表面への接触は、印刷可能な最小はんだ厚さで層３８の約４倍から５倍の厚さのソルダペーストによって実施される。
【００１６】
コンタクト３６のパターンは、図５、図１１、図１８に示したものなど、さまざまな形態をとることができる。さらに、図６のダイおよび図７、図８のダイのソースコンタクト４０、４１など、はんだ付け可能な大面積コンタクトを使用することもできる。コンタクト３６、３７および４０を形成する金属被覆プロセスについては後述する。
【００１７】
図３から図８に示したように、準備されたダイを含む新規のパッケージの形成では、メッキ（または部分的にメッキ）された図９の新規の導電性金属クリップ４５を使用する。クリップ４５は、他の表面への接触を実施するところに少なくとも部分的にメッキされた銀表面を有する銅合金とすることができる。
【００１８】
クリップ４５は、概ね「Ｕ字形」の形状を有し、表面４７からポスト３６、３７の自由面まで測定したダイ３１の厚さにクリップの平らな薄いウェブ（ｗｅｂ）４８のメッキされた内面４７にドレインを接続するのに使用する接着剤の厚さを加えた厚さよりもわずかに長い短い脚（ｌｅｇ）４６を有する。クリップは、例えば、脚４６の全長に沿って０．７ｍｍの全厚、表面４７から脚４６の自由端まで約０．３９ｍｍの長さを有し、また、脚４６間の距離はダイのサイズによって異なり、インターナショナルレクチファイアコーポレーション（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｃｔｉｆｉｅｒ  Ｃｏｒｐｏｒａｔｉｏｎ）社の４．６サイズのダイに対しては距離５．６ｍｍが使用され、それぞれの脚４６の全幅は約１．５ｍｍである。
【００１９】
クリップ４５にはさらに、図１０に示すように、モールドロック開口４８および４９を形成することができる。
【００２０】
本発明の１つの特徴によれば、ダイ３０のはんだ付け可能な底面ドレイン電極３４は、図１２に示すように、ドレインクリップ４５のメッキされた内面に導電性接着剤６０によって電気的に接続され固定される。接着剤は、例えば、適当に硬化させた銀を含むエポキシ材料である。ダイ３０の側縁と対向するクリップ４５の脚４６の側面との間にはギャップ６１および６２が残される。
【００２１】
構造の寸法は、脚４６（ドレインコネクタ）の自由面とポスト３６および３７が同一平面上にあるように決められる。
【００２２】
その後、図１３、図１４及び図１５に示すように、図１１及び図１２のデバイスを、モールドコンパウンド７０を用いてモールドトレー中にオーバーモールドする。モールドコンパウンド７０は、脚４６の外側自由面を除くクリップ４５の露出した外面全体に配置される。図１３及び図１５に示すように、モールドコンパウンドはギャップ６１および６２を埋める。これでデバイスは、コンタクト３６、３７および脚４６と整列したプリント回路板上の導電性トレースへ表面実装する準備が整ったことになる。
【００２３】
図１６から図１９に、別のクリップジオメトリを使用した本発明の他の実施形態を示す。図１６及び図１７のクリップ８０は、ウェブ８１ならびに分割され突出した３つの脚８２、８３および８４を有する。最初に、図１８及び図１９に示すように、突出したコンタクト３６および３７を有するダイ３０をそのドレインコンタクト（図示せず）のところで、コンタクト３６、３７とドレインクリップの突起８２、８３および８４の自由面とが同一平面上にあるようにウェブ８１に接着する。次いで、デバイスを、モールドコンパウンド７０を用いて適当なモールドトレー中にオーバーモールドする。
【００２４】
図２０及び図２１に、図７及び図８のダイが、銀メッキされた銅合金であるカップ形クリップ１００の中に装着された本発明の他の実施形態を示す。クリップ１００は、長さおよび幅がダイ３０よりも大きい内部面積を有し、ダイ３０の底面ドレイン電極は、銀を含む（導電性）エポキシ１０２によって内部ウェブの表面１０１（図２１）に接続される。エポキシを硬化させる。最適には、ダイの縁の周囲に低応力、高接着力のエポキシ１０３をリング状に塗布し、パッケージを密封し、かつパッケージに構造強さを追加する。
【００２５】
はんだ付け可能なコンタクト４０の上面は、ドレインクリップの突出面１０５と同一平面上にある。したがって、全てのコンタクト１０５、４０および３７が、プリント回路板上のコンタクトトレースと整列する。ドレインコンタクトは適当な任意の形態をとることができ、所望ならば単一のコンタクトを含むことができる。
【００２６】
図２２から図２４に、従来のダイのアルミニウム電極上に導電性ポストを形成する新規のプロセスを示す。ダイ個別化前のウェーハ１１０の中に、ゲート電極３７および分離したソース電極（符号なし）をそれぞれが有する全く同じ複数のダイが示されている。ウェーハの形態である間に、ウェーハ１１０の上面を、フォトイメージング可能なソルダマスク１１１でコーティングする。マスク１１１は、パッシベーション層、メッキレジスト（必要な場合）、およびはんだ領域を示し成形するソルダマスクの働きをする感光性液体エポキシである。ただし他のマスク材料、例えば、窒化シリコンを使用することもできる。従来のレチクルを使用して、マスクを貫通してその下にあるダイ上面金属上のソースおよびゲートコンタクトに達する複数の開口１１１ａから１１１ｄを形成する。これらの開口の形成にはレーザエッチングプロセスを使用することができる。
【００２７】
図２４に示すように、次いで、ウェーハの表面に一連の金属１１２をメッキする。メッキは、開口１１１ａから１１１ｂを通して露出したソース３２（および他の電極）の金属に付着し、ソースとのコンタクト１１２ａから１１２ｄおよびゲートの同様のコンタクトを形成する。金属１１２ａから１１２ｄは、アルミニウムと良好な接触を形成するニッケルの第１の層と金フラッシュとから成ることができる。あるいは、ニッケル、続いて銅、すずなどの層、最後に容易にはんだ付け可能な銀などの金属上面とすることもできる。
【００２８】
次いでウェーハを切断して、例えば、線１１２および１１３でダイを切り離し、ダイを個別化する。一般的なダイ３０は、図３から図８に示すような外観を有し、絶縁面５０よりも高く突き出た、はんだ付け可能な複数のソースコンタクトおよびゲートコンタクトを有する。
【００２９】
次いで、個別化したダイは、ドレインソース側を下にして銀または他の導電性コーティングで内面がメッキされた導電性クリップに入れる。ダイは、先に説明した導電性エポキシなどの従来の接合材料を使用してクリップに接合する。クリップ／カン（ｃａｎ）は、リードフレームの形態をとることができ、後にこのリードフレームからデバイスを個別化することができる。
【００３０】
本発明の特定の実施形態に基づいて本発明を説明してきたが、多くの他の変形および修正ならびに他の使用法があることは当業者には明白であろう。したがって、本明細書の特定の開示によって本発明が限定されず、本発明が添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【図１】  本発明に従って収容することができる個別化されたパワーＭＯＳＦＥＴダイの上面図である。
【図２】  図１に示した切断線２−２における断面図である。
【図３】  本発明に従って処理した後の、分離された複数の「はんだ付け可能」なソースコンタクト領域および「はんだ付け可能」なゲート領域が画定された図１のダイの上面図である。
【図４】  図３に示した切断線４−４における断面図である。
【図５】  修正されたソースコンタクトパターンを有するダイを示す、図３に類似の図である。
【図６】  大面積の他の「はんだ付け可能」なソースコンタクトパターンを示す、図３及び図５に類似の図である。
【図７】  本発明のプロセスを使用して形成した（コーナゲートを有する）他のコンタクトトポロジの上面図である。
【図８】  図７に示した切断線８−８における断面図である。
【図９】  本発明におけるドレインクリップの第１の形態の透視図である。
【図１０】  モールドロック開口がクリップに形成された図９に示したドレインクリップの上面図である。
【図１１】  図３及び図４に示したダイと図９に示したクリップから成るサブアセンブリの下面図である。
【図１２】  図１１に示した切断線１２−１２における断面図である。
【図１３】  モールドトレー中にオーバーモールドした後の図１１及び図１２のサブアセンブリを示す図である。
【図１４】  図１３に示した切断線１４−１４における断面図である。
【図１５】  図１３に示した切断線１５−１５における断面図である。
【図１６】  ドレインクリップの他の実施形態の透視図である。
【図１７】  図１６に示したクリップの上面図である。
【図１８】  図１６及び図１７に示したクリップと図３及び図４に示した一般的な種類のダイとから成るアセンブリの、オーバーモールド後の下面図である。
【図１９】  図１８に示した切断線１９−１９における断面図である。
【図２０】  図７及び図８に示したトポロジのダイを含むカップ形ドレインクリップの下面図である。
【図２１】  図２０に示した切断線２１−２１における断面図である。
【図２２】  個別化前のＭＯＳＦＥＴダイウェーハを示す図である。
【図２３】  図２２に示したウェーハのソース表面にパッシベーション層を形成し、それをパターニングするプロセス段階を示す図である。
【図２４】  図２３に示したパッシベーション層の上の金属被覆を示す図である。
【図１】
0003768158.tif 000002
【図２】
0003768158.tif 000003
【図３】
0003768158.tif 000004
【図４】
0003768158.tif 000005
【図５】
0003768158.tif 000006
【図６】
0003768158.tif 000007
【図７】
0003768158.tif 000008
【図８】
0003768158.tif 000009
【図９】
0003768158.tif 000010
【図１０】
0003768158.tif 000011
【図１１】
0003768158.tif 000012
【図１２】
0003768158.tif 000013
【図１３】
0003768158.tif 000014
【図１４】
0003768158.tif 000015
【図１５】
0003768158.tif 000016
【図１６】
0003768158.tif 000017
【図１７】
0003768158.tif 000018
【図１８】
0003768158.tif 000019
【図１９】
0003768158.tif 000020
【図２０】
0003768158.tif 000021
【図２１】
0003768158.tif 000022
【図２２】
0003768158.tif 000023
【図２３】
0003768158.tif 000024
【図２４】
0003768158.tif 000025