(57)【特許請求の範囲】
【請求項１】
サージが生じた場合の負荷（ＭＯ）のＤＣ電源供給回路用のスタティック・アイソレータであって、該負荷の電源供給回路に挿入されるように意図されたダイポール（ＳＳ）を有し、該ダイポールが、ディスクリート構成要素から構成されると共に、瞬間的でないサージを検出するための手段（Ｒ１，Ｒ２，Ｔ３，ＣＩ）と、前記負荷を付勢する時に及ぼされる瞬間的なサージの影響を抑制するように意図され、電源電圧をフィルタリングし蓄積すると共に該電源電圧の存在を記憶するための手段（Ｃ，Ｒ１）と、前記サージを検出するための手段によって制御され、前記負荷への電源供給を遮断するための手段（Ｔ３，Ｒ２，Ｒ８，Ｒ９，Ｔ４，Ｔ１，Ｒ７，Ｒ４）とを具備するスタティック・アイソレータにおいて、
前記ダイポールの構成要素は更に、前記電源電圧の消失を検出するための手段（Ｃ，Ｒ１，Ｒ３，Ｒ６，Ｔ６）と、前記電源電圧の記憶を消去するための手段（Ｒ２，Ｒ６，Ｔ３，Ｔ６，Ｃ）とを構成することを特徴とするスタティック・アイソレータ。
【請求項２】
前記ダイポールの構成要素の一部（Ｃ，Ｒ１，Ｒ２，Ｒ６，Ｔ３，Ｔ６）は、該ダイポールの一つ以上の機能に関与している、請求項１に記載のスタティック・アイソレータ。
【請求項３】
前記電源電圧をフィルタリングし蓄積するための手段は、基本的にキャパシタ（Ｃ）によって構成され、前記電源電圧の記憶を消去するための手段は、該キャパシタによって制御される短絡回路（Ｒ２，Ｒ６，Ｔ３，Ｔ６）によって構成されている、請求項２に記載のスタティック・アイソレータ。
【請求項４】
前記ダイポールは、電源の正の端子とモータとの間に接続され、該ダイポールの端子間に、第１の抵抗器（Ｒ３）と、第２の抵抗器（Ｒ１）と直列に接続されたキャパシタ（Ｃ）と、該キャパシタの端子における電圧を制限するために該キャパシタと並列に接続されたツェナ・ダイオード（Ｚ）と、しきい値回路を構成し、ダイオード（Ｄ）及び第３の抵抗器（Ｒ６）と直列に接続されると共に、該ダイオードとの接続点が前記キャパシタ及び前記第２の抵抗器の接続点に接続されている集積回路（ＣＩ）と、第４の抵抗器（Ｒ７）と直列に接続されると共に、そのベースが第５の抵抗器（Ｒ４）を介して前記集積回路の出力端（Ｓ）に接続されている第１のトランジスタ（Ｔ１）と、第６及び第７の抵抗器（Ｒ８，Ｒ９）と直列に接続されると共に、そのベースが前記第１のトランジスタ（Ｔ１）及び前記第４の抵抗器（Ｒ７）の接続点に接続されている第２のトランジスタ（Ｔ４）と、第８の抵抗器（Ｒ２）と直列に接続された第３のトランジスタ（Ｔ３）とを備え、該第３のトランジスタのベースが第４のトランジスタ（Ｔ６）のコレクタに接続され、該第４のトランジスタのエミッタが前記キャパシタ（Ｃ）及び前記第２の抵抗器（Ｒ１）の接続点に接続され、該第４のトランジスタのベースが前記ダイオード（Ｄ）及び前記第３の抵抗器（Ｒ６）の接続点に接続されており、
前記サージを検出するための手段は、前記第２及び第８の抵抗器（Ｒ１，Ｒ２）と、前記集積回路（ＣＩ）と、前記第３のトランジスタ（Ｔ３）とから構成され、
前記電源電圧をフィルタリングし蓄積するための手段は、前記キャパシタ（Ｃ）と、前記第２の抵抗器（Ｒ１）とから構成され、
前記負荷への電源供給を遮断するための手段は、前記第４、第５、第６、第７及び第８の抵抗器（Ｒ７，Ｒ４，Ｒ８，Ｒ９，Ｒ２）と、前記第１、第２及び第３のトランジスタ（Ｔ１，Ｔ４，Ｔ３）とから構成され、
前記電源電圧の消失を検出するための手段は、前記第１、第２及び第３の抵抗器（Ｒ３，Ｒ１，Ｒ６）と、前記キャパシタ（Ｃ）と、前記第４のトランジスタ（Ｔ６）とから構成され、
前記電源電圧の記憶を消去するための手段は、前記キャパシタ（Ｃ）と、前記第３及び第４のトランジスタ（Ｔ３，Ｔ６）と、前記第３及び第８の抵抗器（Ｒ６，Ｒ２）とから構成されている、請求項３に記載のスタティック・アイソレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サージが生じた場合の負荷のＤＣ電源供給回路用のスタティック・アイソレータであって、該負荷の電源供給回路に挿入されるように意図されたダイポールを有し、該ダイポールが、ディスクリート構成要素から構成されると共に、瞬間的でないサージを検出するための手段と、前記負荷を付勢する時に及ぼされる瞬間的なサージの影響を抑制するように意図され、電源電圧をフィルタリングし蓄積すると共に該電源電圧の存在を記憶するための手段と、前記サージを検出するための手段によって制御され、前記負荷への電源供給を遮断するための手段とを具備するスタティック・アイソレータに関する。
【０００２】
【従来の技術】
かかるスタティック・アイソレータは米国特許第３８５１２１８号から知られている。４つのポール（４極）を有するアイソレータに対する利点は、それを通常のヒューズと置き換えることができることである。このようなスタティック・アイソレータにおいて、電源電圧をフィルタリングし蓄積するための手段は、特にモータ等の負荷を付勢する時に及ぼされる瞬間的なサージの影響を抑制するために設けられているが、一般には抵抗器と直列に接続されたキャパシタによって構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、モータとアイソレータへの電源供給が遮断された時にキャパシタの電荷を急速に放電させるための手段が設けられていない。そのため、スタティック・アイソレータのリカバリー・タイムが相対的に長くなり、また、抵抗器を介して放電させなければならないキャパシタの容量値が大きくなるといった課題があった。
【０００４】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係るスタティック・アイソレータは、本発明におけるダイポールの構成要素が更に、電源電圧の消失を検出するための手段と、該電源電圧の記憶を消去するための手段とを構成することを特徴としている。
【０００５】
電源電圧を蓄積するための手段は、基本的にキャパシタによって構成されており、また電源電圧の記憶を消去するための手段は、該キャパシタの電荷を放電させるための手段を構成している。
本発明の好適な一実施形態によれば、ダイポールの構成要素の一部は該ダイポールの一つ以上の機能に関与しており、これによって、回路全体の構成要素の数を減らすことができる。
【０００６】
【発明の実施の形態】
以下、本発明の一実施形態について添付図面を参照しながら更に詳細に説明する。
図１は本発明の一実施形態に係るスタティック・アイソレータの構成を例示する。図示の回路は、ダイポールＳＳの両端子間に、それぞれ並列に、抵抗器Ｒ３と、抵抗器Ｒ１と直列に接続されたキャパシタＣと、ダイオードＤ及び抵抗器Ｒ６と直列に接続された集積回路ＣＩと、抵抗器Ｒ７と直列に接続されたＰＮＰ型のトランジスタＴ１と、２つの抵抗器Ｒ８及びＲ９と直列に接続されたＮＰＮ型のトランジスタＴ４と、抵抗器Ｒ２と直列に接続されたＰＮＰ型のトランジスタＴ３とを有している。また、逆方向にバイアス電圧が印加されたツェナ・ダイオードＺがキャパシタＣと並列に接続されている。回路は更に、ＮＰＮ型の第４のトランジスタＴ６と抵抗器Ｒ４を有している。トランジスタＴ６のベースはダイオードＤと抵抗器Ｒ６の接続点に接続され、トランジスタＴ６のエミッタはキャパシタＣと抵抗器Ｒ１の接続点に接続され、トランジスタＴ６のコレクタは抵抗器Ｒ８及びＲ９の接続点に接続されている。この接続点には、さらにトランジスタＴ３のベースが接続されている。また、抵抗器Ｒ４を介してトランジスタＴ１のベースが集積回路ＣＩの出力端Ｓに接続されている。トランジスタＴ４のベースはトランジスタＴ１のコレクタに接続されている。
【０００７】
ツェナ・ダイオードＺの役割は、キャパシタＣの端子における電圧を制限することである。
集積回路ＣＩは、しきい値回路を構成しており、その内部しきい値を越える電圧がその入力端子（Ｅ）とグランド端子（Ｍ）の間に現れた場合に、その出力（Ｓ）を０から正の電圧に変化させる。
【０００８】
ダイオードＤは、トランジスタＴ６のベース・エミッタ接合の破壊を防止するためのものである。
図１に示される回路は、図２において各ブロックによって示される機能を実現する。これらの機能は以下のものである。
・電圧＋（すなわち電源電圧）のフィルタリング及び蓄積
・サージの検出
・電圧＋の消失の検出
・電圧＋の記憶の消去（すなわち電荷の放電）
・｜によって指示される電源供給の遮断
回路の構成要素の幾つかは、複数の機能に関与している。具体的には、Ｒ１，Ｃ及びＴ３は３つの機能に関与しており、Ｒ２，Ｒ６及びＴ６は２つの機能に関与している。
【０００９】
サージを検出する機能は図３に例示される。モータの電流がＲ２を通して流れると、Ｒ２に電位差が生じ、回路ＣＩの検出端子に現れる。ここで、回路ＣＩの出力端Ｓに電圧が現れると、それは、Ｒ２における電圧降下があまりにも大きいということ、すなわちサージの発生、を意味する。
ここで留意すべきことは、キャパシタＣの端子における電圧がダイオードＺのツェナ電圧の値まで増大し、これによってこの電圧の存在の検出が確認されることである。
【００１０】
電圧をフィルタリングし蓄積する機能は図４に例示される。
装置を付勢した時、モータを起動させるための電流は、遮断されるべきサージとして検出されてはいけない。この機能はキャパシタＣによって実現される。すなわち、キャパシタＣは、抵抗器Ｒ１を通して、回路ＣＩがそれをトリガさせるしきい値を越える電圧を検出しない程度に緩慢に充電される。
【００１１】
いったん充電されると、キャパシタＣは電源電圧（＋）の存在を記憶する。
電源供給を遮断する機能は図５に例示される。回路ＣＩの出力端Ｓに電圧が現れると、該電圧によってトランジスタＴ１及びＴ４はオフし、さらに電力トランジスタＴ３がオフする。そして、モータの電流は仮想的に０に低下し、抵抗器Ｒ３を通して残余電流が流れるに留まる。
【００１２】
電源電圧（＋）の消失を検出する機能は図６に例示される。
特にモータ停止コマンドによって電源供給が遮断され、装置の電圧（＋）が消失すると、キャパシタＣの電荷は、抵抗器Ｒ１，Ｒ３及びＲ６とトランジスタＴ６のベース・エミッタ接合を通して放電する。電圧の消失の検出を特徴付けているのは、このトランジスタによる導通である。
【００１３】
記憶の消去すなわち電荷を放電させる機能は図７に例示される。
電源電圧の供給が遮断されると、キャパシタＣの電荷による電流が、トランジスタＴ３及びＴ６からなる電力回路を通してループ状に流れる。抵抗器Ｒ３は、電圧の消失の検出の開始時に役立っていたが、ここでは短絡される。そして、トランジスタＴ６による導通が、Ｒ２及びＲ６によってより長く保証される。
【００１４】
この回路の特徴は、電圧降下が小さいこと、直列構成にとって不可欠の特性を有していること、トリガを高精度に行えること、温度ドリフトが小さいこと、リカバリー・タイムが極めて短いこと、そして、トリガした後のリーク電流が小さいことである。
この回路の更なる特徴は、特にその性能と比較した場合にコストが低いことである。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るスタティック・アイソレータの回路図である。
【図２】図１の回路によって実現される種々の機能をブロック図の形態で示した図である。
【図３】サージを検出する機能に関与する回路の構成要素を太線で示した図である。
【図４】電源電圧をフィルタリングし蓄積する機能に関与する回路の構成要素を太線で示した図である。
【図５】負荷への電源供給を遮断する機能すなわち中断する機能に関与する回路の構成要素を太線で示した図である。
【図６】電源電圧の消失を検出する機能に関与する回路の構成要素を太線で示した図である。
【図７】記憶を消去する機能すなわち電荷を放電させる機能に関与する回路の構成要素を太線で示した図である。
【符号の説明】
Ｃ…キャパシタ
ＣＩ…集積回路
Ｄ…ダイオード
ＭＯ…負荷
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ６，Ｒ７，Ｒ８，Ｒ９…抵抗器
ＳＳ…ダイポール
Ｔ１，Ｔ３，Ｔ４，Ｔ６…トランジスタ
Ｚ…ツェナ・ダイオード
【図１】
0003833805.tif 000002
【図２】
0003833805.tif 000003
【図３】
0003833805.tif 000004
【図４】
0003833805.tif 000005
【図５】
0003833805.tif 000006
【図６】
0003833805.tif 000007
【図７】
0003833805.tif 000008