(57)【特許請求の範囲】
【請求項１】
Nビットのデータを、上位Mビットのデータと下位N−Mビットのデータとに分割する分割手段と、
該上位Mビットのデータからパルス変調信号を生成する第1のパルス変調手段と、
該下位N−Mビットのデータからパルス変調信号を生成する第2のパルス変調手段と、
該第1のパルス変調手段からの信号によりオンオフ制御される第1のスイッチング手段と、
該第2のパルス変調手段からの信号によりオンオフ制御される第2のスイッチング手段と、
負荷の一端に接続され、該第1のスイッチング手段からの信号を平滑化する第1の平滑化手段と、
該負荷の他端に接続され、該第2のスイッチング手段からの信号を平滑化する第2の平滑化手段とを備え、
該第1のスイッチング手段に供給する電源電圧と、該第2のスイッチング手段に供給する電源電圧とが、該分割手段による分割に対応して設定されている、スイッチングアンプ。
【請求項２】
前記Nビットのデータの全ビットが0である場合を検出し、前記第1のスイッチング手段および前記第2のスイッチング手段が有するスイッチ素子を全てオフ状態とするNビット判定手段と、
該第1のスイッチング手段および該第2のスイッチング手段が有するスイッチ素子を全てオフ状態とする場合に負荷に生じる逆起電力を吸収する逆起電力吸収手段とをさらに備える、請求項１に記載のスイッチングアンプ。
【請求項３】
前記上位Mビットが全て0である場合、または、前記上位Mビットが全て1である場合を検出し、前記第1のスイッチング手段が有するスイッチ素子を全てオフ状態とする上位ビット判定手段と、
該第1のスイッチング手段が有するスイッチ素子を全てオフ状態とする場合に負荷に生じる逆起電力を吸収する逆起電力吸収手段とをさらに備える、請求項１または２に記載のスイッチングアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチングアンプに関し、詳細には、パルス変調回路およびスイッチ素子に高い性能を要求することなく、高ビットのデジタルデータを増幅することができるスイッチングアンプに関する。
【０００２】
【従来の技術】
図7は、従来のスイッチングアンプ701を示す回路図である。図8は、スイッチングアンプ701の各位置における信号を示す波形図であり、各符号は図7の各位置に対応する。スイッチングアンプ701は、入力されるデジタルデータ（図8B）をPWM回路703において、パルス幅変調し（図8C）、このパルス幅変調信号を用いてスイッチ素子709、710、712および713をオンオフ動作させる（図8D、F）。スイッチ素子からの出力信号は、平滑化回路707、708により平滑化され（図8E、G）、この平滑化された信号の差分値E−Gをスイッチングアンプ701の出力信号（図8H）として出力することにより、入力信号を高い電力効率において電力増幅することができる。
【０００３】
【発明が解決しようとする課題】
PWM回路703は、入力されるデジタルデータがNビットである場合には、2のN乗通りのパルス幅を有するPWM信号を生成することになるので、高ビットのデータを処理する際に、処理能力（処理ビット数）の高いPWM回路が必要となる。さらに、高ビットのデータを増幅する際に、スイッチ素子は、与えられるパルスの最小幅が小さくなるので、きわめて短いパルス周期が要求される。さらに、入力信号が0（図8Bにおいて全ビットが0）である場合にも、スイッチ素子はオンオフ動作（デューティ比50％）を行うので、スイッチング周波数によりノイズが発生するという問題を有している。
【０００４】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、、高ビットのデジタルデータを増幅する際にも、パルス変調回路に高い処理能力（処理ビット数）を要求することがなく、スイッチ素子に要求されるパルス周期を長くすることができるスイッチングアンプを提供することにある。
【０００５】
【課題を解決するための手段】
本発明のスイッチングアンプは、Nビットのデータを、上位Mビットのデータと下位N−Mビットのデータとに分割する分割手段と、該上位Mビットのデータからパルス変調信号を生成する第1のパルス変調手段と、該下位N−Mビットのデータからパルス変調信号を生成する第2のパルス変調手段と、該第1のパルス変調手段からの信号によりオンオフ制御される第1のスイッチング手段と、該第2のパルス変調手段からの信号によりオンオフ制御される第2のスイッチング手段と、該第1のスイッチング手段からの信号を平滑化する第1の平滑化手段と、該第2のスイッチング手段からの信号を平滑化する第2の平滑化手段とを備え、該第1のスイッチング手段に供給する電源電圧と、該第2のスイッチング手段に供給する電源電圧とが、該分割手段による分割に対応して設定されている。
【０００６】
好ましい実施形態においては、上記Nビットのデータの全ビットが0である場合を検出し、上記第1のスイッチング手段および前記第2のスイッチング手段が有するスイッチ素子を全てオフ状態とするNビット判定手段と、該第1のスイッチング手段および該第2のスイッチング手段が有するスイッチ素子を全てオフ状態とする場合に負荷に生じる逆起電力を吸収する逆起電力吸収手段とをさらに備える。
【０００７】
好ましい実施形態においては、上記上位Mビットが全て0である場合、または、上記上位Mビットが全て1である場合を検出し、上記第1のスイッチング手段が有するスイッチ素子を全てオフ状態とする上位ビット判定手段と、該第1のスイッチング手段が有するスイッチ素子を全てオフ状態とする場合に負荷に生じる逆起電力を吸収する逆起電力吸収手段とをさらに備える。
【０００８】
以下、本発明の作用について説明する。
本発明のスイッチングアンプによれば、第1のパルス変調手段は上位Mビットのデータをパルス変調すればよく、第2のパルス変調手段は下位N−Mビットのデータをパルス変調すればよい。従って、第1および第2のパルス変調手段は、要求される処理能力（処理ビット数）を低くすることができる。すなわち、第1および第2のパルス変調手段が生成するパルス幅の種類を少なくすることができる。さらに、その結果、第1および第2のパルス変調手段からのパルスの最小幅が大きくなるので、第1および第2のスイッチング手段は、要求されるパルス周期を長くすることができる。従って、スイッチング手段は、要求されるパルス周期が長くなることにより、確実にスイッチング動作をすることができる。さらに、第2のスイッチング手段に供給される電源電圧は、分割手段の分割に対応して、第1のスイッチング手段に供給される電源電圧より低く設定されているので、第2のスイッチング手段におけるスイッチング周波数によるノイズを低減することができる。
【０００９】
好ましくは、スイッチングアンプはNビット判定手段を備えるので、Ｎビットのデータの全ビットが0である（すなわち、入力信号が0である）場合に、第1および第2のスイッチング手段が有するスイッチ素子を全てオフ状態とすることにより、無信号時に、スイッチング周波数による不要なノイズを除去することができる。Nビットが全て0である場合には、第1および第2のスイッチング手段を動作させても、第1および第2の平滑化手段の出力は0であるので、第1および第2のスイッチ手段をオフ状態としても出力信号には影響を及ぼさない。さらに、逆起電力吸収手段を備えるので、第1および第2のスイッチング手段がオフ状態となっても、スピーカー等誘導性負荷に発生する逆起電力による電流をグランドに流し込むことができ、スピーカーからの再生音質を向上できる。
【００１０】
好ましくは、スイッチングアンプは上位ビット判定手段を備えるので、上位Ｍビットが全て0である場合、または、上位Mビットが全て1である場合には、第1のスイッチング手段が有するスイッチ素子を全てオフ状態とすることにより、スイッチング周波数による不要なノイズを除去することができる。上位Ｍビットが全て0である場合、または、上位Mビットが全て1である場合には、第1のスイッチング手段を動作させても第1の平滑化手段の出力は0であるので、第1のスイッチング手段をオフ状態としても出力信号に影響を及ぼさない。さらに、逆起電力吸収手段を備えるので、第1のスイッチング手段がオフ状態となっても、スピーカー等誘導性負荷に発生する逆起電力による電流をグランドに流し込むことができ、スピーカーからの再生音質を向上できる。
【００１１】
【発明の実施の形態】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態によるスイッチングアンプ1を示す回路図である。図2は、スイッチングアンプ1の各位置における信号を示す波形図であり、各符号A〜Ｉは図1に示す各位置に対応する。なお、図2Aは、図2Bに示す4ビットのデジタルデータを簡単のためアナログ表示したものである。スイッチングアンプ1は、分割手段2、第1のパルス変調手段3、第2のパルス変調手段4、第1のスイッチング手段5、第2のスイッチング手段6、第1の平滑化手段7および第2の平滑化手段8を備えている。
【００１２】
分割手段2は、入力されるNビットのデータを、上位Ｍビットのデータと下位N−Mビットのデータとに分割する。分割手段2は、上位Mビットのデータを第1のパルス変調手段3に与え、下位N−Mビットのデータを第2のパルス変調手段4に与える。本実施形態では、図2Bに示すように、4ビットのデジタルデータを、上位2ビット（ビット3、ビット2）と下位2ビット（ビット1、ビット0）とに分割する。
【００１３】
第1のパルス変調手段3は、上位Mビットのデータからパルス変調信号を生成し、第1のスイッチング手段5に与える。代表的には、第1のパルス変調手段3は、パルス幅変調またはパルス密度変調するが、本実施形態では、図2Cに示すように、パルス幅変調信号Cを生成する。
【００１４】
第2のパルス変調手段4は、下位N−Mビットのデータからパルス変調信号を生成し、第2のスイッチング手段6に与える。代表的には、第2のパルス変調手段4は、パルス幅変調またはパルス密度変調するが、本実施形態では、図2Fに示すように、パルス幅変調信号Fを生成する。
【００１５】
第1のスイッチング手段5は、第1のパルス変調手段3からのパルス変調信号Cによりオンオフ制御される。第1のスイッチング手段5は、電源電圧＋V1が供給され、パルス変調信号Cによってオンオフ制御されるスイッチ素子9と、電源電圧−V1が供給され、パルス変調信号CをINV（インバータ）回路11によって反転した信号によってオンオフ制御されるスイッチ素子10とを有する。パルス変調信号Cがハイレベルである場合に、スイッチ素子9がオン、スイッチ素子10がオフとなり、パルス変調信号Cがローレベルである場合に、スイッチ素子10がオン、スイッチ素子9がオフとなり、第1のスイッチング手段5の出力は、図2Dに示すように、＋V1および−V1の2つの電圧値を有する信号Dとなる。
【００１６】
第2のスイッチング手段6は、第2のパルス変調手段4からのパルス変調信号Fによりオンオフ制御される。第2のスイッチング手段6は、電源電圧＋V2が供給され、パルス変調信号FをINV回路14によって反転した信号によってオンオフ制御されるスイッチ素子12と、電源電圧−V2が供給され、パルス変調信号Fによってオンオフ制御されるスイッチ素子13とを有する。パルス変調信号Fがハイレベルである場合に、スイッチ素子13がオン、スイッチ素子12がオフとなり、パルス変調信号Fがローレベルである場合に、スイッチ素子12がオン、スイッチ素子13がオフとなり、第2のスイッチング手段6の出力は、図2Gに示すように、＋V2および−V2の2つの電圧値を有する信号Gとなる。
【００１７】
第1の平滑化手段7は、代表的にはコイル15およびコンデンサ16を有し、図2Eに示すように、第1のスイッチング手段5の出力Dを平滑化する。第2の平滑化手段8は、代表的にはコイル17およびコンデンサ18を有し、図2Hに示すように、第2のスイッチング手段6の出力Gを平滑化する。第1の平滑化手段7と第2の平滑化手段8との間には、スピーカー等の負荷19が接続されており、負荷19には図2Iに示すように、第1の平滑化手段7の出力Eと第2の平滑化手段8の出力Hとの差分値（E−H）による信号Iが与えられ、音声として再生される。
【００１８】
以上のように、4ビット（Nビット）のデータを上位2ビット（Mビット）と下位2ビット（N−Mビット）とに分割して、第1のパルス変調手段が上位2ビットのデータをパルス変調し、第2のパルス変調手段が下位2ビットのデータをパルス変調するので、第1および第2のパルス変調手段に要求される処理ビット数を低くすることができる。すなわち、第1のパルス変調手段は2ビットの処理能力を有していればよく、第2のパルス変調手段は2ビットの処理能力を有していればよい。また、第1および第2のスイッチング手段に与えられるパルスの最小幅が大きくなるので、スイッチ素子は、要求されるパルス周期が長くなり、より確実にスイッチング動作をすることができる。
【００１９】
次に、電源電圧V1とV2との関係について説明する。電源電圧V1とV2との関係は、分割手段2における分割に対応して設定され得る。すなわち、電源電圧V1とV2とは、分割手段2によりデータを分割した場合にも、データのビット桁（ビット0〜ビット3）による重み付けが再現できるように、重み付けされている。例えば、第2のパルス変調手段4の変調度が100％（理想値）である場合には、電源電圧V1とV2との関係は下記式1のように設定されている。なお、電源電圧V2は、第2のパルス変調手段4の変調度に応じて適切な値に設定され得るものである。
【数１】
0003835274.tif 000002
【００２０】
従って、電源電圧V2は、分割手段2の分割に対応して設定されることにより、電源電圧V1よりも小さく設定されているので、第2のスイッチング手段6におけるスイッチング周波数によるノイズを低減することができる。
【００２１】
次に、本発明の第2の実施形態について説明する。図3は本実施形態のスイッチングアンプ31を示す回路図であり、図1のスイッチングアンプ1と同一部分については説明を省略する。図4は、スイッチングアンプ31の各位置における信号を示す波形図である。スイッチングアンプ31は、Nビット判定手段32および逆起電力吸収手段33をさらに備えている。
【００２２】
Nビット判定手段32は、Ｎビットのデータの全ビットが0（つまり、入力信号が0）である場合を検出し、スイッチ素子9、10、12および13をオフ状態とする。Nビット判定手段32は、Nビット検出部34、AND回路35〜38、INV回路39〜42を有している。Nビット検出部34は、Nビットが全て0である場合にハイレベルの信号を出力し、そうでない場合にローレベルの信号を出力する。
【００２３】
逆起電力吸収手段33は、Nビット判定手段32によってスイッチ素子9、10、12および13がオフ状態となる場合に、負荷に発生する逆起電力を吸収する。すなわち、逆起電力吸収手段33は、負荷に発生する逆起電力による電流をグランドに流し込むものである。逆起電力吸収手段33は、Nビット検出部34からの信号を受けて、平滑化手段7とグランド43とを継断するスイッチ素子45、および平滑化手段8とグランド44とを継断するスイッチ素子46を有している。
【００２４】
以下、スイッチングアンプ31の動作について説明する。Nビットが全て0である場合には、Nビット検出部34からのハイレベルの信号がINV回路39〜42で反転され、AND回路35〜38に与えられる。そのため、AND回路35〜38からはローレベルの信号がスイッチ素子9、10、12および13に与えられ、図4D、Gに示すとおり、スイッチ素子9、10、12および13はオフ状態となる。Nビットが全て0である場合には、スイッチ素子9、10、12および13をパルス変調信号CおよびFによってオンオフ動作させたとしても、デューティ比は50％であり、第1および第2の平滑化手段の出力は0であるので、スイッチ素子9、10、12および13をオフ状態とすることにより、出力信号に影響を及ぼすことなく、不要なスイッチング動作のために生じるスイッチング周波数によるノイズを防止できる。
【００２５】
また、Nビットが全て0である場合には、スイッチ素子45および46は、Nビット検出部34からハイレベルの信号が与えられ、オン状態となる。従って、負荷19はスイッチ素子45および46を介してグランド43および44に接続されるので、スイッチ素子9、10、12および13が全てオフであるにも関わらず、スピーカー等の誘導性負荷19に発生する逆起電力による電流をグランド43および44に流し込むことができ、再生音質を向上することができる。
【００２６】
次に、本発明の第3の実施形態について説明する。図5は本実施形態のスイッチングアンプ51を示す回路図であり、第2の実施形態と同一部分については説明を省略する。図6は、スイッチングアンプ51の各位置における信号を示す波形図である。スイッチングアンプ51は、上位ビット判定手段52をさらに備えている。
【００２７】
第2のパルス変調手段4は、下位N−Mビットのデータと、最上位ビット（ビット3）とから、図6Fに示すパルス変調信号を生成する。詳細には、下位N−Mビットのデータから生成されたパルス変調信号（図2F参照）において、最上位ビット（ビット3）が1である期間、反転させることにより生成されている。
【００２８】
上位ビット判定手段52は、上位Mビットが全て0である場合、または、上位Mビットが全て1である場合を検出し、スイッチ素子9および10をオフ状態とする。上位ビット判定手段52は、上位ビット検出部53、AND回路35、36、INV回路39、40、54および55を有する。上位ビット検出部53は、上位Mビットが全て0である場合、または、上位Mビットが全て1である場合にハイレベルの信号を出力し、それ以外の場合にローレベルの信号を出力する。
【００２９】
逆起電力吸収手段33は、上位ビット判定手段52によってスイッチ素子9および10がオフ状態となる場合にも、負荷に発生する逆起電力を吸収する。すなわち、逆起電力吸収手段33は、負荷に発生する逆起電力による電流をグランドに流し込む。逆起電力吸収手段33は、Nビット検出部34および上位ビット検出部53からの信号を受けてスイッチ素子45を制御するOR回路56をさらに有する。
【００３０】
以下、スイッチングアンプ51の動作について説明する。上位Ｍビットが全て0である場合、または、上位Ｍビットが全て1である場合には、上位ビット検出部53からのハイレベルの信号がINV回路54および55で反転され、AND回路35および36に与えられる。そのため、AND回路35および36からはローレベルの信号がスイッチ素子9および10に与えられるので、図6Dに示すとおりスイッチ素子9および10はオフ状態となる。上位Ｍビットが全て0である場合、または、上位Ｍビットが全て1である場合には、スイッチ素子9および10をパルス変調信号Cによってオンオフ動作させたとしても、デューティ比は50％であり、第1の平滑化手段7の出力は0である（すなわち、実質的には第2のスイッチング手段6のみが出力に影響している）ので、スイッチ素子9および10をオフ状態とすることにより、出力信号に影響を及ぼすことなく、不要なスイッチング動作のために生じる、スイッチング周波数によるノイズを防止できる。
【００３１】
また、上位Ｍビットが全て0である場合、または、上位Ｍビットが全て1である場合には、上位ビット検出部53からのハイレベルの信号によって、スイッチ素子45がオン状態となる。従って、負荷19はスイッチ素子45を介してグランド43と接続されるので、スイッチ素子9および10がオフ状態であるにも関わらず、負荷19に発生する逆起電力による電流をグランド43に流し込むことができる。
【００３２】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。本発明のスイッチングアンプは任意の適切な用途に採用され得るが、オーディオ用のアンプとして特に好適に採用され得る。
【００３３】
【発明の効果】
本発明のスイッチングアンプは、第1のパルス変調手段が上位Ｍビットのデータをパルス変調し、第2のパルス変調手段が下位Ｎ−Ｍビットのデータをパルス変調するので、高ビットのデジタルデータを増幅する際にも、パルス変調回路に要求される処理ビット数を低くすることができ、かつ、スイッチング手段に要求されるパルス周期を長くすることができ、確実にスイッチング動作することができる。
【図面の簡単な説明】
【図１】第1の実施形態によるスイッチングアンプを示す回路図である。
【図２】第1の実施形態によるスイッチングアンプの動作を示す波形図である。
【図３】第2の実施形態によるスイッチングアンプを示す回路図である。
【図４】第2の実施形態によるスイッチングアンプの動作を示す波形図である。
【図５】第3の実施形態によるスイッチングアンプを示す回路図である。
【図６】第3の実施形態によるスイッチングアンプの動作を示す波形図である。
【図７】従来のスイッチングアンプを示す回路図である。
【図８】従来のスイッチングアンプの動作を示す波形図である。
【符号の説明】
1        スイッチングアンプ
2        分割手段
3        第1のパルス変調手段
4        第2のパルス変調手段
5        第1のスイッチング手段
6        第2のスイッチング手段
7        第1の平滑化手段
8        第2の平滑化手段
32       Nビット判定手段
33       逆起電力吸収手段
52       上位ビット判定手段
【図１】
0003835274.tif 000003
【図２】
0003835274.tif 000004
【図３】
0003835274.tif 000005
【図４】
0003835274.tif 000006
【図５】
0003835274.tif 000007
【図６】
0003835274.tif 000008
【図７】
0003835274.tif 000009
【図８】
0003835274.tif 000010