(57)【特許請求の範囲】
【請求項１】
電源と、
前記電源により駆動され、駆動モータによりアナログ指針を機械的に駆動する情報処理部と、
外部装置から非接触でデータを受信する場合には、受信信号の入来に伴って得られる電力に基づいて動作し、前記情報処理部との間でデータのやり取りを行う場合には、前記電源から供給される電力により動作して前記外部装置あるいは前記情報処理部との間でデータのやり取りを行う非接触データ処理部と、
前記外部装置との間で非接触でデータの送受信を行っている期間中、前記駆動モータに対する駆動信号出力を禁止するモータ駆動禁止部と
を備えたことを特徴とする携帯型電子機器。
【請求項２】
前記非接触データ処理部のうち、前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分と、前記電源により動作する装置部分との間で、前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分の出力信号の電圧レベルを前記情報処理部の電圧レベルにシフトする電圧レベルシフト部をさらに備えたことを特徴とする請求項１記載の携帯型電子機器。
【請求項３】
前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分は、前記外部の装置から非接触でデータを受信する際に無線信号の処理を行うＲＦ部を含むことを特徴とする請求項２記載の携帯型電子機器。
【請求項４】
前記外部装置は、ユーザが通過可能なゲートに設けられており、前記ゲートを通過する際にデータの送受信を行うことを特徴とする請求項１乃至３のいずれかに記載の携帯型電子機器。
【請求項５】
各種情報を表示する表示部をさらに備え、
前記情報処理部は、前記外部装置から非接触でデータを受信した場合に前記データの受信に対応する表示を前記表示部において行うことを特徴とする請求項１乃至４のいずれかに記載の携帯型電子機器。
【請求項６】
各種情報を表示する表示部をさらに備え、
前記情報処理部は、前記ゲートを通過したことが検出されたタイミングに応じて前記データの受信に対応する表示を前記表示部において行うことを特徴とする請求項４記載の携帯型電子機器。
【請求項７】
前記データの受信に対応する表示は当該受信のタイミングに対応する予め定めた所定期間の間行われることを特徴とする請求項５または６記載の携帯型電子機器。
【請求項８】
前記情報処理部は、前記データの受信に対応する表示を前記表示部において行っているタイミング以外のタイミングにおいて予め定めた所定の表示を前記表示部において行うことを特徴とする請求項５または６に記載の携帯型電子機器。
【請求項９】
前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分に対し、前記受信信号を整流して供給する整流部を備えたことを特徴とする請求項２または３記載の携帯型電子機器。
【請求項１０】
前記受信信号は交流信号であり、
前記非接触データ処理部は、前記受信信号を整流して動作用の電力とする整流部を備えることを特徴とする請求項１乃至９のいずれかに記載の携帯型電子機器。
【請求項１１】
前記情報処理部は、各種情報を表示する表示部およびユーザが各種操作を行う操作部を有し、前記外部装置から非接触でデータを受信し、かつ、前記操作部において表示指示の操作がなされた場合に予め定めた所定期間の間、前記データの受信に対応する表示を前記表示部において行うことを特徴とする請求項１乃至１０のいずれかに記載の携帯型電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯型電子機器に係り、特に各種データを表示することが可能な表示部を有する携帯型電子機器に関する。
【０００２】
【従来の技術】
従来より各種情報を記録する情報記録媒体として磁気カードが知られている。この磁気カードは安価に製造することはできるが、大量の情報を記録することはできず、機密保持が困難であるという問題点があった。
近年ではこれを解決すべく、大容量の情報を記憶でき、機密保持も容易であるＩＣカードが開発され、普及している。
このようなＩＣカードのなかで非接触型のＩＣカードは、電車乗車券、定期券、スキー場のリフトカードのようにリーダライタに近づけるだけでデータのやり取りを高速に行うことができる機能性やメンテナンスフリー性の観点から各種応用が望まれている。
【０００３】
ここで、従来の非接触ＩＣカードの構成について説明する。
図１２に非接触ＩＣカードの概要構成ブロック図を示す。
非接触ＩＣカード１００は、アンテナ１０２を介して入力される受信信号を受信するＲＦ部１２１と、アンテナを介して入力される受信信号から駆動用電源を生成する電源部１２２と、非接触ＩＣカード１００全体を制御するマイクロプロセッサ１２３と、を備えて構成されている。
アンテナ１０２は、コイルＬと、同調用コンデンサＣ1と、を備えて構成されている。
ＲＦ部１２１は、アンテナ１０２を介して入力された信号を整流し平滑コンデンサＣ2を介して直流電源（ＶDD、ＶSS）としてＲＦ部１２１およびマイクロプロセッサ１２３に供給する整流回路１３１と、アンテナ１０２を介して入力されたアナログ受信信号をアナログ／ディジタル変換してディジタル受信信号として出力するＡ／Ｄコンバータ１３２と、受信データのフェイズシフトキーイング（ＰＳＫ）復調を行って受信データとして出力するＰＳＫ復調部１３３と、マイクロプロセッサ１２３から入力される送信データのＰＳＫ変調を行って送信制御信号として出力するＰＳＫ変調部１３４と、送信制御信号に基づいてアナログ送信信号を生成するドライブ部１３５と、アンテナ１０２を介して入力されたアナログ受信信号に基づいてクロック信号CLOCKを形成するクロック形成部１３６と、アンテナ１０２を介して入力されたアナログ受信信号に基づいてリセット信号を生成するリセット信号RESETを生成するリセット信号生成部１３７と、を備えて構成されている。
【０００４】
マイクロプロセッサ１２３は、マイクロプロセッサ１２３全体を制御するＣＰＵ１４１と、制御用プログラムや制御用データなどが格納されたＲＯＭ１４２と、作業エリアとして一時的に各種データを格納するＲＡＭ１４３と、暗号処理に際しＣＰＵに代わって各種処理を行う暗号処理コプロセッサ１４４と、受信データなどの不揮発性で記憶することが必要な各種データを格納するＥＥＰＲＯＭ１４５と、外部とのインターフェース動作を行うＩ／Ｏ部１４６と、を備えて構成されている。
【０００５】
次に動作を説明する。
アンテナ１０２のコイルＬおよび同調用コンデンサＣ1を介してアナログ受信信号（この時点ではキャリア信号のみ）が外部の図示しないカードリーダ／ライタから入力されると、整流回路１３１は、アナログ受信信号を整流し平滑コンデンサＣ2を介して直流電源（ＶDD、ＶSS）としてＲＦ部１２１およびマイクロプロセッサ１２３に供給する。
アナログ受信信号の入力に伴って、クロック形成部１３６は、クロック信号CLOCK1を形成してマイクロプロセッサ１２３に出力する。
これにより非接触ＩＣカード１００は、整流回路１３１により供給される直流電源により駆動されることとなる。
【０００６】
そしてキャリア信号の入来を検出してから所定時間が経過すると非接触ＩＣカード１００は、受信状態となる。、
これにより、Ａ／Ｄコンバータ１３２は、アナログ受信信号をアナログ／ディジタル変換してディジタル受信信号としてＰＳＫ復調部１３３に出力する。
ＰＳＫ復調部１３３は、ディジタル受信信号のフェイズシフトキーイング（ＰＳＫ）復調を行って受信データとしてマイクロプロセッサ１２３に出力することとなる。
【０００７】
そして、ディジタル受信信号の入力が終了すると、待機状態となる。
その後、ＣＰＵ１４１は、外部のカードリーダ／ライタに対し、信号を送信すべく送信データをＰＳＫ変調部１３４に出力する。
これによりＰＳＫ変調部１３４は、ＣＰＵ１４１により入力された送信データのＰＳＫ変調を行って送信制御信号としてドライブ部１３５に出力する。
ドライブ部１３５は、送信制御信号に基づいてアナログ送信信号を生成してアンテナ１０２に出力し、アンテナ１０２を介して外部の図示しないカードリーダ／ライタに信号を送信することとなる。
そして、送信データの出力が終了すると、非接触ＩＣカード１００は待機状態となる。
【０００８】
【発明が解決しようとする課題】
上述したように、上記従来の非接触型のＩＣカードにおいては、ＩＣカード単体でデータ内容を表示できるわけではなかった。
これは、従来の非接触型のＩＣカードの仕様は、電源非搭載で外部とのデータのやり取りにおいて供給される電力に基づいて動作するように構成されていたからである。
従って、データの表示などは外部のデータリーダ表示器により残高確認や、使用履歴を確認することが前提となっていたのである。
【０００９】
しかしながら、小額電子マネーや電車乗車券などとして非接触ＩＣカードを利用する場合には、使用タイミングにおいて、使用金額や残高確認が行えないというのは、使い勝手が悪いという不具合があった。
また、従来の非接触型ＩＣカードにおいては、受信信号の電力を整流して駆動電源としていたため、大きな電力を得ることができず、通信距離が短くなったり、ノイズに弱いという問題点があった。
そこで、本発明の目的は、従来の非接触型ＩＣの仕様を継承し、携帯性を損なうことなく、データ内容を表示することが可能であるとともに、通信距離を長くし、耐ノイズ性を高めることが可能な携帯型電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の携帯型電子機器は、電源と、前記電源により駆動され、駆動モータによりアナログ指針を機械的に駆動する情報処理部と、外部装置から非接触でデータを受信する場合には、受信信号の入来に伴って得られる電力に基づいて動作し、前記情報処理部との間でデータのやり取りを行う場合には、前記電源から供給される電力により動作して前記外部装置あるいは前記情報処理部との間でデータのやり取りを行う非接触データ処理部と、前記外部装置との間で非接触でデータの送受信を行っている期間中、前記駆動モータに対する駆動信号出力を禁止するモータ駆動禁止部とを備えたことを特徴としている。
【００１２】
請求項２記載の携帯型電子機器は、請求項１記載の携帯型電子機器において、前記非接触データ処理部のうち、前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分と、前記電源により動作する装置部分との間で、前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分の出力信号の電圧レベルを前記情報処理部の電圧レベルにシフトする電圧レベルシフト部をさらに備えたことを特徴としている。
【００１４】
請求項３記載の携帯型電子機器は、請求項２記載の携帯型電子機器において、前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分は、前記外部の装置から非接触でデータを受信する際に無線信号の処理を行うＲＦ部を含むことを特徴としている。
【００１７】
請求項４記載の携帯型電子機器は、請求項１乃至３のいずれかに記載の携帯型電子機器において、前記外部装置は、ユーザが通過可能なゲートに設けられており、前記ゲートを通過する際にデータの送受信を行うことを特徴としている。
【００１８】
請求項５記載の携帯型電子機器は、請求項１乃至４のいずれかに記載の携帯型電子機器において、各種情報を表示する表示部をさらに備え、前記情報処理部は、前記外部装置から非接触でデータを受信した場合に前記データの受信に対応する表示を前記表示部において行うことを特徴としている。
【００１９】
請求項６記載の携帯型電子機器は、請求項４記載の携帯型電子機器において、各種情報を表示する表示部をさらに備え、前記情報処理部は、前記ゲートを通過したことが検出されたタイミングに応じて前記データの受信に対応する表示を前記表示部において行うことを特徴としている。
【００２０】
請求項７記載の携帯型電子機器は、請求項５または６記載の携帯型電子機器において、前記データの受信に対応する表示は当該受信のタイミングに対応する予め定めた所定期間の間行われることを特徴としている。
【００２１】
請求項８記載の携帯型電子機器は、請求項５または６に記載の携帯型電子機器において、前記情報処理部は、前記データの受信に対応する表示を前記表示部において行っているタイミング以外のタイミングにおいて予め定めた所定の表示を前記表示部において行うことを特徴としている。
【００２２】
請求項９記載の携帯型電子機器は、請求項２または３記載の携帯型電子機器において、前記受信信号の入来に伴って得られる電力に基づいて動作する装置部分に対し、前記受信信号を整流して供給する整流部を備えたことを特徴としている。
【００２３】
請求項１０記載の携帯型電子機器は、請求項１乃至９のいずれかに記載の携帯型電子機器において、前記受信信号は交流信号であり、前記非接触データ処理部は、前記受信信号を整流して動作用の電力とする整流部を備えることを特徴としている。
【００２４】
請求項１１記載の携帯型電子機器は、前記情報処理部は、請求項１乃至１０のいずれかに記載の携帯型電子機器において、各種情報を表示する表示部およびユーザが各種操作を行う操作部を有し、前記外部装置から非接触でデータを受信し、かつ、前記操作部において表示指示の操作がなされた場合に予め定めた所定期間の間、前記データの受信に対応する表示を前記表示部において行うことを特徴としている。
【００３６】
【発明の実施の形態】
次に本発明の好適な実施形態について図面を参照して説明する。
［１］  第１実施形態
まず、本発明の第１実施形態について説明する。
［１．１］  概要構成
図１に腕時計型情報機器の概要構成ブロック図を示す。
腕時計型情報機器１０は、大別すると、ＩＣカードの機能を実現するＩＣカードチップ部１１と、ＩＣカードチップ部１１に接続されたアンテナ１２と、各種情報表示を行うための液晶ディスプレイ（ＬＣＤ）１７と、ＩＣカードチップ部１１にデータインターフェース１３を介して接続され、腕時計型情報機器全体の制御、計時動作およびＬＣＤ１７の表示制御を行うウオッチＣＰＵ１４と、腕時計型情報機器１０の電源を供給するバッテリー１５と、ウオッチＣＰＵ１４の制御下でＩＣカードチップ部１１に必要に応じてバッテリー１５からの電源供給を制御するスイッチトランジスタ１６と、を備えて構成されている。
ＩＣカードチップ部１１は、アンテナ１２を介して入力される受信信号を受信するＲＦ部２１と、アンテナを介して入力される受信信号から駆動用電源を生成する電源部２２と、ＩＣカードチップ部１１全体を制御するマイクロプロセッサ２３と、を備えて構成されている。
【００３７】
［１．２］  詳細構成
図２に腕時計型情報機器１０の詳細構成ブロック図を示す。
［１．２．１］  アンテナ
アンテナ１２は、コイルＬと、同調用コンデンサＣ1と、を備えて構成されている。
［１．２．２］  ＲＦ部
ＲＦ部２１は、アンテナ１２を介して入力された信号を整流し平滑コンデンサＣ2を介して直流電源（ＶDD、ＶSS）として供給する整流回路３１と、アンテナ１２を介して入力されたアナログ受信信号をアナログ／ディジタル変換してディジタル受信信号として出力するＡ／Ｄコンバータ３２と、受信データのフェイズシフトキーイング（ＰＳＫ）復調を行って受信データとして出力するＰＳＫ復調部３３と、マイクロプロセッサ２３から入力される送信データのＰＳＫ変調を行って送信制御信号として出力するＰＳＫ変調部３４と、送信制御信号に基づいてアナログ送信信号を生成するドライブ部３５と、アンテナ１２を介して入力されたアナログ受信信号に基づいてクロック信号CLOCK1を形成するクロック形成部３６と、アンテナ１２を介して入力されたアナログ受信信号に基づいてリセット信号を生成するリセット信号RESETを生成するリセット信号生成部３７と、アンテナ１２を介して入力されたアナログ受信信号にキャリアが含まれているか否かを検出しキャリア検出信号CRDETを出力するキャリア検出部３８と、を備えて構成されている。
【００３８】
［１．２．３］  マイクロプロセッサ
マイクロプロセッサ２３は、マイクロプロセッサ２３全体を制御するＣＰＵ４１と、制御用プログラムや制御用データなどが格納されたＲＯＭ４２と、作業エリアとして一時的に各種データを格納するＲＡＭ４３と、暗号処理に際しＣＰＵに代わって各種処理を行う暗号処理コプロセッサ４４と、受信データなどの不揮発性で記憶することが必要な各種データを格納するＥＥＰＲＯＭ４５と、ウオッチＣＰＵ１４との間のインターフェース動作を行うＩ／Ｏ部４６と、を備えて構成されている。
【００３９】
［１．２．４］  ウオッチＣＰＵ
ウオッチＣＰＵ１４は、ウオッチＣＰＵ１４全体を制御するＣＰＵ５１と、各種特定処理を行うゲートアレイ部５２と、マイクロプロセッサ２３との間のインターフェース動作を行うＩ／Ｏ部５３と、バッテリー１５からマイクロプロセッサ２３に電源を供給するか否かの制御を行う電源制御部５４と、各種データを一時的に格納するＲＡＭ５５と、制御用プログラムや制御用データが格納されたＲＯＭ５６と、外部接続された水晶発振器Ｘの発振周波数に基づいてクロック信号CLOCK2を生成し出力するとともに、計時動作を行う発振クロック部５７と、液晶ディスプレイ（ＬＣＤ）１７を駆動するためのＬＣＤドライバ５８と、を備えて構成されている。
【００４０】
［１．３］  キャリア検出部
［１．３．１］  構成
次に、図３を参照してキャリア検出部の構成について説明する。
キャリア検出部３８は、アンテナ１２を構成するコイルＬおよび同調用コンデンサＣ1を介して入力されるアナログ受信信号を増幅して増幅アナログ受信信号として出力するオペアンプ６１と、増幅アナログ受信信号のダイオード検波を行い検波信号ＳＤ１を出力するダイオード検波部６２と、ダイオード検波時にダイオード検波部６２に蓄えられた電荷を放出するための放出用抵抗Ｒ1と、ダイオード検波部６２の出力信号のバッファリングを行ってキャリア検出信号CRDETを出力するバッファ部６３と、を備えて構成されている。
ダイオード検波部６２は、オペアンプ６１の出力端子にアノードが接続されたダイオードＤ1と、ダイオードＤ1のカソード端子に一方の端子が接続され他方の端子が低電位側電源ＧＮＤに接続されたコンデンサと、を備えて構成されている。
バッファ部６３はダイオードＤ1のカソードが入力端子に接続され、検波信号ＳＤ１を反転して反転検波信号／ＳＤ１として出力する第１ＮＯＴ回路ＮＯＴ１と、第１ＮＯＴ回路ＮＯＴ１の出力端子が入力端子に接続され、入力された反転検波信号／ＳＤ１を反転してキャリア検出信号CRDETとして出力する第２ＮＯＴ回路ＮＯＴ２と、を備えて構成されている。
【００４１】
［１．３．２］  動作
ここで、キャリア検出部の動作を図４を参照して説明する。
アンテナ１２を構成するコイルＬおよび同調用コンデンサＣ1を介して入力されるアナログ受信信号は、例えば、そのキャリア信号は、周波数１３．６ＭＨｚであり、図４（ａ）に示すようなものとなっている。
これにより、ダイオード検波部６２により検波が行われると、図４（ｂ）に示すように、キャリア信号のエンベロープにほぼ等しい波形を有する検波信号ＳＤ１がバッファ部６３に出力される。
バッファ部６３は、実効的に検波信号ＳＤ１の波形整形を行って、図４（ｃ）に示すようなキャリア検出信号CRDETとして出力することとなる。
【００４２】
［１．４］  全体動作
次に図５を参照して腕時計型情報機器１０の全体動作について説明する。
時刻ｔ１において、アンテナ１２のコイルＬおよび同調用コンデンサＣ1を介して図５（ａ）に示すようなアナログ受信信号（この時点ではキャリア信号のみ）が外部の図示しないカードリーダ／ライタから入力されると、整流回路３１は、アナログ受信信号を整流し平滑コンデンサＣ2を介して直流電源（ＶDD、ＶSS）としてマイクロプロセッサ２３に供給される。
アナログ受信信号の入力に伴って、クロック形成部３６は、図５（ａ）に示すように、キャリア信号のエンベロープの波形整形を行い、キャリア信号が入力されている間（時刻ｔ１〜ｔ５）、“Ｈ”レベルとなる信号を形成し、この信号の“Ｈ”レベルをゲート信号として、生成した図５（ｂ）に示すようなクロック信号CLOCK1をマイクロプロセッサ２３に出力する。
一方、キャリア検出部３８は、図５（ｆ）に示すように、時刻ｔ１においてキャリア検出信号CRDETを“Ｈ”レベルに遷移させる。この“Ｈ”レベルのキャリア検出信号CRDETはウオッチＣＰＵ１４に出力され、ＣＰＵ５１は、電源制御部５４を制御し、スイッチトランジスタ１６をオフ状態として、バッテリー１５からのＩＣカードチップ部１１に対する電源供給を停止する。
【００４３】
すなわち、ＩＣカードチップ部１１は、整流回路３１により供給される直流電源（ＶDD、ＶSS：図５（ｍ）中キャリア整流電源と記載）により駆動されることとなる。  そしてキャリア信号の入来を検出してから所定時間が経過した時刻ｔ２において、ＩＣカードチップ部１１は、図５（ｃ）に示すように受信モード状態信号を“Ｈ”レベルとし、受信状態となる。
これにより、Ａ／Ｄコンバータ３２は、アナログ受信信号をアナログ／ディジタル変換してディジタル受信信号としてＰＳＫ復調部３３に出力する。
ＰＳＫ復調部３３は、図５（ｅ）に示すように、ディジタル受信信号のフェイズシフトキーイング（ＰＳＫ）復調を行って受信データとしてマイクロプロセッサ２３に出力することとなる。
そして、時刻ｔ３において、ディジタル受信信号の入力が終了すると、受信モード状態信号を“Ｌ”レベルとし、待機状態となる（図５（ｃ）参照）。
【００４４】
その後、時刻ｔ４において、ＣＰＵ４１は、図５（ｄ）に示すように、送信モード状態信号を“Ｈ”レベルとするとともに、外部のカードリーダ／ライタに対し、信号を送信すべく送信データをＰＳＫ変調部３４に出力する。
これによりＰＳＫ変調部３４は、ＣＰＵ４１により入力された送信データのＰＳＫ変調を行って送信制御信号としてドライブ部３５に出力する。
ドライブ部３５は、送信制御信号に基づいてアナログ送信信号を生成してアンテナ１２に出力し、アンテナ１２を介して外部の図示しないカードリーダ／ライタに信号を送信することとなる。
そして、時刻ｔ５において、送信データの出力が終了すると、ＣＰＵ４１は、図５（ｄ）に示すように、送信モード状態信号を“Ｌ”レベルとする。
その後、時刻ｔ６において、図５（ｆ）に示すように、アンテナ１２から入力されるキャリア信号がなくなり、キャリア検出部３８において、キャリア検出信号CRDETが“Ｌ”レベルとなると、Ｉ／Ｏ部４６を介して制御信号CTRLとしてのトリガ信号（図５（ｇ）参照）を“Ｈ”レベルとする。
【００４５】
これにより、ウオッチＣＰＵ１４の発振クロック部５７は、図５（ｈ）に示すように、外部接続された水晶発振器Ｘの発振周波数に基づいてクロック信号CLOCK2を生成しマイクロプロセッサ２３に出力する。また、電源制御部５４は、スイッチトランジスタ１６をオン状態として、ＩＣカードチップ部１１にバッテリー１５からの電源供給を行う（図５（ｍ）参照）。さらに、図５（ｉ）に示すように、ウオッチＣＰＵ１４は、ＩＣカードチップ部１１をデータ伝送モードとする。
そして、時刻ｔ７になると、マイクロプロセッサ２３のＣＰＵ４１は、ＥＥＰＲＯＭ４５から表示を行うためのデータを読み出し、Ｉ／Ｏ部４６を介してウオッチＣＰＵ１４のＲＡＭ５５にデータを伝送する（図５（ｊ）参照）。
ＣＰＵ４１によりデータの伝送が行われ、時刻ｔ８においてデータ電送が終了すると（図５（ｊ）参照）、ウオッチＣＰＵは、時刻ｔ９においてデータ伝送モードを解除する（図５（ｉ）参照）。これと同時に、電源制御部５４は、スイッチトランジスタ１６オフ状態として、ＩＣカードチップ部１１に対するバッテリー１５からの電源供給を停止する（図５（ｍ）参照）。
【００４６】
時刻ｔ１０になると、ウオッチＣＰＵ１４のＣＰＵ５１は、ＲＡＭ５５に格納されたＩＣカードチップ部１１からのデータに対するフォーマット変換処理などの各種処理を行う（図５（ｋ）参照）。
そして、時刻ｔ１１において、ＩＣカードチップ部１１からのデータに対する処理が終了すると（図５（ｋ）参照）、ＣＰＵ５１は、処理後のデータをＬＣＤドライバ５８に転送しつつ、ＬＣＤドライバ５８を制御し、図５（ｌ）に示すように、時刻ｔ１２から時刻ｔ１３までの期間にＬＣＤ１７にデータ表示を行う。この場合において、ＬＣＤ１７の駆動電源としてはバッテリ１５が用いられている。
【００４７】
図６および図７にデータ表示動作の一例を示す。
図６は、腕時計型情報機器１０であるアナログ電子時計の保護ガラス側に透過型のＬＣＤを配置した場合の表示例であり、ＩＣカードチップ部１１をプリペイドカードとして機能させる場合のものである。
図７（ａ）に示すように、ユーザＵが改札口のゲートに至る時刻ｔ２１までは、腕時計型情報機器１０は、図７（ｂ）に示すように時刻表示状態（時刻表示モード）となっており、図６（ｂ）に示すように、ＬＣＤ１７には何も表示されておらず、ＬＣＤ１７を透過して後ろに配置された文字盤７１、時針７２、分針７３および秒針７４が見えている。
そして、ユーザＵがゲートＧに至ると、上述したような手順によりゲートＧに内蔵された図示しないカードリーダ／ライタからアナログ受信信号が入力され、バッテリー１５からのＩＣカードチップ部１１に対する電源供給が停止される。
【００４８】
これによりＩＣカードチップ部１１は、整流回路３１により供給される直流電源により駆動され、受信状態となる。
そして、ＩＣカードチップ部１１は、受信したアナログ受信信号を受信データとしてマイクロプロセッサ２３に出力することとなる。
そして、ディジタル受信信号の入力が終了すると、ＩＣカードチップ部は、プリペイドカードの残金データの更新を行い、更新完了後、ゲートＧ内の図示しないカードリーダ／ライタに残金データの更新完了の旨を送信することとなる。
そして、時刻ｔ２２になると、図６（ａ）に示すように、最後の利用料およびプリペイドカードの残金が表示されるデータ表示状態（自動データ表示モード）となる。
【００４９】
より具体的には、「Central」駅から「North」駅までの乗車料金（利用料）＄５および残金＄９５が表示されることとなる。
そして、時刻ｔ２２からデータの確認のために予め設定された自動データ表示時間ＴDISPが経過した時刻ｔ２３になると、再び時刻表示状態（時刻表示モード）に移行し、図６（ｂ）に示したように、ＬＣＤ１７には何も表示されておらず、ＬＣＤ１７を透過して後ろに配置された文字盤７１、時針７２、分針７３および秒針７４が見える状態となる。
この状態において、時刻ｔ２４において、ユーザが表示ボタン７５を押し下げると、データ表示状態（マニュアルデータ表示モード）となり、ＬＣＤ１７には、図６（ａ）に示すように、最後の利用料およびプリペイドカードの残金が表示される。
そして、予め設定された表示時間が経過し、あるいは、ユーザがデータ表示中に表示ボタン７５を再び押し下げた時刻ｔ２５において、再び時刻表示状態（時刻表示モード）に移行することとなる。
【００５０】
［１．５］  第１実施形態の変形例
上記説明においては、アナログ電子時計の場合について説明したが本変形例は、ディジタル電子時計に適用した場合のものである。
すなわち、図８は、ディジタル電子時計の保護ガラス側に透過型のＬＣＤを配置した場合の表示例であり、図６と同様に、ＩＣカードチップ部１１をプリペイドカードとして機能させる場合のものである。
時刻表示状態においては、図８（ｂ）に示すように、ＬＣＤ１７には現在の日付および曜日（４月３日、日曜日）と現在時刻（１２時３７分４６秒）が表示されている。
この状態において、ユーザが表示ボタン７５を押し下げると、ＬＣＤ１７には、図８（ａ）に示すように、日付、曜日および現在時刻の表示に代えて、最後の利用料（「Central」駅から「North」駅までの乗車料金＄５）およびプリペイドカードの残金（＄９５）が表示される。
【００５１】
［１．６］  第１実施形態の効果
以上の説明のように、本第１実施形態によれば、従来の非接触型ＩＣの仕様を継承しつつ、携帯性を損なうことなく、格納したデータ内容をその場で表示することが可能となり、使い勝手が向上することとなる。
また、外部とのデータのやり取りを行う場合に、ＩＣカードチップ部１１が送信側として機能する場合には、バッテリーの電力で駆動されるため、送信電力あるいは変調度を大きくすることができ、より離れた位置まで確実にデータ送信を行うことができる。
【００５２】
特に携帯型電子機器の一つであるウェアラブル電子機器の電池などの電源および表示機能を有効活用することにより、非接触ＩＣカード機能の残金額、使用履歴などのデータ内容をＩＣカードアクセス時から一定時間もしくはスイッチ操作によりいつでも必要な時に表示させることが可能となり、使用者の利便性を著しく向上させることが可能となる。
また、ウェアラブル電子機器として腕時計型電子機器を構成する場合に、時刻表示用指針と透過型表示素子とを組み合わせることは、デザイン的な外観面と表示視認性との調和を図ることができる。特に透過型発光表示素子との組み合わせは使用時の視認性が向上し、効果が大きくなる。
【００５３】
［２］  第２実施形態
次に、本発明の第２実施形態について説明する。
［２．１］  概要構成
図９に第２実施形態の腕時計型情報機器１０Ａの概要構成ブロック図を示す。図９において、図１の第１実施形態と同様の部分には同一の符号を付しその詳細な説明を省略する。
図９において、図１の第１実施形態と異なる点は、アンテナ１２を介して入力される受信信号から駆動用電源を生成してＩＣカードチップ部１１全体に供給する電源部２２に代えて、アンテナ１２を介して入力される受信信号から駆動用電源を生成してＲＦ部２１に供給する電源部２２Ａを備えた点、ＲＦ部２１の出力信号の電圧レベルをマイクロプロセッサ２３側の電圧レベルに合わせるレベルシフタ６３を備えた点、ＩＣカードチップ部１１に必要に応じてバッテリー１５からの電源供給を制御するスイッチトランジスタ１６をなくした点並びにレベルシフタ６３およびマイクロプロセッサ２３にバッテリー１５から電源供給を行っている点である。
【００５４】
［２．２］  全体動作
次に腕時計型情報機器１０Ａの全体動作について説明する。以下の説明においては、アナログ送信信号の送信時の動作、ＩＣカードチップ部１１Ａのマイクロプロセッサの動作およびウオッチＣＰＵの動作については、第１実施形態と同様であるので、アナログ受信信号の入力時のＩＣカードチップ部１１Ａの動作を主として説明する。
アンテナ１２のコイルＬおよび同調用コンデンサＣ1を介してアナログ受信信号（この時点ではキャリア信号のみ）が外部の図示しないカードリーダ／ライタから入力されると、整流回路３１は、アナログ受信信号を整流し平滑コンデンサＣ2を介して直流電源（ＶDD、ＶSS）としてＲＦ部２１に供給される。
そしてキャリア信号の入来を検出してから所定時間が経過するとＩＣカードチップ部１１Ａは受信状態となり、受信データをレベルシフタ６３に出力する。
レベルシフタ６３は受信データの電圧レベルをマイクロプロセッサ２３側の電圧レベルに合わせてマイクロプロセッサ２３に出力することとなる。
これによりマイクロプロセッサ２３は、バッテリー１５から供給された電源により動作し、受信データに対応する各種処理を行うこととなる。
そして、ディジタル受信信号の入力が終了すると、待機状態となる。
【００５５】
［２．３］  第２実施形態の効果
以上の説明のように、本第２実施形態によれば、第１実施形態の効果に加えて、ＩＣカードチップ部１１Ａのマイクロプロセッサ２３は、常にバッテリー１５からの電源供給により動作しているので、より安定に動作させることが可能となる。
また、非動作時のリーク電流が比較的大きなＲＦ部は外部から送信される電磁波キャリアを整流した電源を使用し、非動作時のリーク電流が比較的小さなＩＣカードチップ部のマイクロプロセッサは時計表示用の電源を使用しているので、簡単な構成でリーク電流を抑制し、かつ、電磁波キャリアを整流した電源がない状態でウオッチＣＰＵへのデータ電送を行うことが可能となる。
【００５６】
［３］  第３実施形態
つづいて、本発明の第３実施形態について説明する。
［３．１］  概要構成
図１０に第３実施形態の腕時計型情報機器の概要構成ブロック図を示す。
腕時計型情報機器１０Ｂは、大別すると、ＩＣカードの機能を実現するＩＣカードチップ部１１Ｂと、ＩＣカードチップ部１１Ｂに接続されたアンテナ１２と、各種情報表示を行うための液晶ディスプレイ（ＬＣＤ）１７と、ＩＣカードチップ部１１Ｂにデータインターフェース１３を介して接続され、腕時計型情報機器全体の制御、計時動作およびＬＣＤ１７の表示制御を行うウオッチＣＰＵ１４と、腕時計型情報機器１０Ｂに電源を供給するバッテリー１５と、後述のキャリア検出部からの制御信号に基づいてＩＣカードチップ部１１Ｂにバッテリー１５からの電源供給を制御するスイッチトランジスタ６６と、を備えて構成されている。
ＩＣカードチップ部１１Ｂは、アンテナ１２を介して入力される受信信号を受信するＲＦ部２１と、アンテナ１２を介して入力されたアナログ受信信号のキャリア検出を行うキャリア検出部６５と、ＩＣカードチップ部１１Ｂ全体を制御するマイクロプロセッサ２３と、を備えて構成されている。
【００５７】
［３．２］  詳細構成
図１１に腕時計型情報機器１０Ｂの詳細構成ブロック図を示す。
図１１において、図１の第１実施形態と同様の部分には同一の符号を付し、その詳細な説明を省略する。
本第３実施形態においては、ＲＦ部２１には、動作時にはバッテリー１５から電源が供給される。
また、ＲＦ部２１は、アンテナ１２を介して入力されたアナログ受信信号のキャリア検出を行うキャリア検出部６５と、アンテナ１２を介して入力されたアナログ受信信号をアナログ／ディジタル変換してディジタル受信信号として出力するＡ／Ｄコンバータ３２と、ディジタル受信信号のフェイズシフトキーイング（ＰＳＫ）復調を行って受信データとして出力するＰＳＫ復調部３３と、マイクロプロセッサ２３から入力される送信データのＰＳＫ変調を行って送信制御信号として出力するＰＳＫ変調部３４と、送信制御信号に基づいてアナログ送信信号を生成するドライブ部３５と、アンテナ１２を介して入力されたアナログ受信信号に基づいてクロック信号CLOCK1を形成するクロック形成部３６と、アンテナ１２を介して入力されたアナログ受信信号に基づいてリセット信号を生成するリセット信号RESETを生成するリセット信号生成部３７と、を備えて構成されている。
【００５８】
この場合において、キャリア検出部６５の構成は、図３に示したキャリア検出部３８と同様の構成となっている。
これらの構成のうち、キャリア検出部６５には、常時バッテリー１５から電源が供給されているが、Ａ／Ｄコンバータ３２、ＰＳＫ復調部３３、ＰＳＫ変調部３４、ドライブ部３５、クロック形成部３６、リセット信号生成回路３７には、キャリア検出部６５によりキャリアが検出され、キャリア検出信号が“Ｌ”レベルとなって、スイッチトランジスタ６６がオン状態となった場合にバッテリー１５から電源が供給される。
【００５９】
［３．３］  全体動作
次に腕時計型情報機器１０Ｂの全体動作について説明する。
アンテナ１２のコイルＬおよび同調用コンデンサＣ1を介してアナログ受信信号（この時点ではキャリア信号のみ）が外部の図示しないカードリーダ／ライタから入力されると、キャリア検出部６５は、キャリア信号を検出して“Ｌ”レベルのキャリア検出信号CRDETを出力する。
これにより、スイッチトランジスタ６６はオン状態となり、Ａ／Ｄコンバータ３２、ＰＳＫ復調部３３、ＰＳＫ変調部３４、ドライブ部３５、クロック形成部３６、リセット信号生成回路３７にバッテリー１５から電源が供給されて動作状態となる。
これによりアナログ受信信号の入力に伴って、クロック形成部３６は、キャリア信号が入力されている間クロック信号CLOCK1を形成してマイクロプロセッサ２３に出力する。
そしてキャリア信号の入来を検出してから所定時間が経過するとＩＣカードチップ部１１Ｂは、受信状態となる。、
【００６０】
これにより、Ａ／Ｄコンバータ３２は、アナログ受信信号をアナログ／ディジタル変換してディジタル受信信号としてＰＳＫ復調部３３に出力する。
ＰＳＫ復調部３３は、ディジタル受信信号のフェイズシフトキーイング（ＰＳＫ）復調を行って受信データとしてマイクロプロセッサ２３に出力することとなる。
そして、ディジタル受信信号の入力が終了すると、待機状態となる。
その後、ＣＰＵ４１は、外部のカードリーダ／ライタに対し、信号を送信すべく送信データをＰＳＫ変調部３４に出力する。
これによりＰＳＫ変調部３４は、ＣＰＵ４１により入力された送信データのＰＳＫ変調を行って送信制御信号としてドライブ部３５に出力する。
ドライブ部３５は、送信制御信号に基づいてアナログ送信信号を生成してアンテナ１２に出力し、アンテナ１２を介して外部の図示しないカードリーダ／ライタに信号を送信することとなる。
【００６１】
その後、アンテナ１２から入力されるキャリア信号がなくなり、キャリア検出部６５において、キャリア検出信号CRDETが“Ｈ”レベルとなると、スイッチトランジスタ６６はオフ状態となり、Ａ／Ｄコンバータ３２、ＰＳＫ復調部３３、ＰＳＫ変調部３４、ドライブ部３５、クロック形成部３６、リセット信号生成回路３７にバッテリー１５から電源供給が停止されて非動作状態となる。
そして、マイクロプロセッサ２３のＣＰＵ４１は、ＥＥＰＲＯＭ４５から表示を行うためのデータを読み出し、Ｉ／Ｏ部４６を介してウオッチＣＰＵ１４のＲＡＭ５５にデータを伝送する。
ＣＰＵ４１によりデータの伝送が行われ、データ電送が終了すると、データ伝送モードを解除する。
さらに、ウオッチＣＰＵ１４のＣＰＵ５１は、ＲＡＭ５５に格納されたＩＣカードチップ部１１からのデータに対するフォーマット変換処理などの各種処理を行う。
そして、ＩＣカードチップ部１１Ｂからのデータに対する処理が終了すると、ＣＰＵ５１は、処理後のデータをＬＣＤドライバ５８に転送しつつ、ＬＣＤドライバ５８を制御し、ＬＣＤ１７にデータ表示を行う。
【００６２】
［３．４］  第３実施形態の効果
本第３実施形態によれば、外部からのキャリア信号入来を検出してＲＦ部に時計表示用のバッテリーから電源を供給するので、不必要な消費電力の増大を抑制することができるとともに、データの変調時にバッテリーからの電源を用いることができるので、変調度あるいは、送信電力を大きくすることができるので、通信距離を大きくすることができ、ユーザの使い勝手を向上させることができる。
また、ＩＣカードチップ部からデータ表示のためにデータをウオッチＣＰＵなどに読み込む場合にのみ、ＩＣカードチップ部に時計表示用の電源を供給するようスイッチトランジスタを介して電源制御を行っているので、ＩＣカードチップ部の非動作時に時計表示用の電源からのリーク電流を阻止することが可能となる。
【００６３】
さらにＩＣカードチップ部のうち、少なくともキャリア検出回路は時計表示用電源により連続的あるいは間欠的に動作させ、キャリアが検出された時点でＩＣカードチップ部の他の部分に時計表示用の電源から電源を供給することにより、非動作時におけるＩＣカードチップ部におけるリーク電流を抑制することが可能となる。この場合において、キャリア検出回路はウオッチ用回路ＩＣ技術を応用することにより、動作電流をμＡ（マイクロアンペア）オーダーにすることが可能となっている。
【００６４】
また、さらにキャリア検出回路により電磁波キャリアの有無を検出してＩＣカードチップ部の動作モードの切換を行っているので、容易、かつ、適切なタイミングで動作モードの切換が可能となる。この場合において、キャリア検出状態からキャリア非検出状態に移行したタイミングでＩＣカードチップ部のマイクロプロセッサとウオッチＣＰＵなどのＩＣカードチップ部外との間でデータインターフェースを行うので、ＩＣカードチップ部と外部の装置との間の通信を妨げることがない。
【００６５】
［４］  実施形態の変形例
［４．１］  第１変形例
上記各実施形態では、腕時計型情報機器の場合について説明したが、表示部および表示部用の独立した電源（バッテリー）を有する小型の携帯型電子機器であれば、本発明の適用が可能である。
【００６６】
［４．２］  第２変形例
小型の携帯型電子機器としては、電卓、ＰＤＡ（Personal Digital Assistant）、翻訳機、万歩計、携帯型血圧計などが挙げられ、ネックレス型、ペンダント型などさまざまな態様が可能である。
【００６７】
［４．３］  第３変形例
以上の説明においては、ステッピングモータによりアナログ指針を駆動するアナログ電子時計の動作と外部からのキャリア信号検出時、すなわち、外部からデータ信号受信した場合の関係については、述べなかったが、外部からデータ信号受信している場合にステッピングモータの動作を停止させ、データ受信の完了後に停止した期間に相当するステップ数分動作させるように構成することも可能である。
これにより、ステッピングモータの駆動に伴う電磁ノイズの発生を抑制することができ、より安定なデータ受信を行うことができる。
【００６８】
【発明の効果】
本発明によれば、携帯性を損なうことなく、格納したデータ内容をその場で表示することが可能となり、使い勝手が向上する。また、外部とのデータのやり取りを行う場合に送信側として機能する場合に、送信電力あるいは変調度を大きくすることができ、より離れた位置まで確実にデータ送信を行うことができる。
【図面の簡単な説明】
【図１】  第１実施形態の腕時計型情報機器の概要構成ブロック図である。
【図２】  第１実施形態の腕時計型情報機器の詳細構成ブロック図である。
【図３】  キャリア検出部の構成例の説明図である。
【図４】  キャリア検出部の動作説明図である。
【図５】  第１実施形態の腕時計型情報機器の動作説明図である。
【図６】  第１実施形態の表示例の説明図である。
【図７】  第１実施形態の具体的動作例の説明図である。
【図８】  第１実施形態の変形例の表示例の説明図である。
【図９】  第２実施形態の腕時計型情報機器の概要構成ブロック図である。
【図１０】  第３実施形態の腕時計型情報機器の概要構成ブロック図である。
【図１１】  第３実施形態の腕時計型情報機器の詳細構成ブロック図である。
【図１２】  従来の非接触型ＩＣカードの概要構成ブロック図である。
【符号の説明】
１０、１０Ａ、１０Ｂ……腕時計型情報機器
１１……ＩＣカードチップ部
１２……アンテナ
１４……ウオッチＣＰＵ
１５……バッテリー
１６……スイッチトランジスタ
１７……ＬＣＤ
２１……ＲＦ部
２２……電源部
２３……マイクロプロセッサ
３１……整流回路
３２……Ａ／Ｄコンバータ
３３……ＰＳＫ復調部
３４……ＰＳＫ変調部
３５……ドライブ部
３６……クロック形成部
３７……リセット信号生成部
３８……キャリア検出部
４１……ＣＰＵ
４２……ＲＯＭ
４３……ＲＡＭ
４４……暗号処理コプロセッサ
４５……ＥＥＰＲＯＭ
４６……Ｉ／Ｏ部
５１……ＣＰＵ
５２……ゲートアレイ部
５３……Ｉ／Ｏ部
５４……電源制御部
５５……ＲＡＭ
５６……ＲＯＭ
５７……発振計時部
５８……ＬＣＤドライバ
Ｇ……ゲート
Ｕ……ユーザ
【図１】
0003835123.tif 000002
【図２】
0003835123.tif 000003
【図３】
0003835123.tif 000004
【図４】
0003835123.tif 000005
【図５】
0003835123.tif 000006
【図６】
0003835123.tif 000007
【図７】
0003835123.tif 000008
【図８】
0003835123.tif 000009
【図９】
0003835123.tif 000010
【図１０】
0003835123.tif 000011
【図１１】
0003835123.tif 000012
【図１２】
0003835123.tif 000013