(57)【特許請求の範囲】
【請求項１】
位相比較器とチャージポンプとループフィルタと電圧制御発振器と分周器と上記チャージポンプの電流の値を決定するバイアスを与えるバイアス回路とを備え、基準信号と分周器の出力信号を位相比較器において検出し、位相差信号をチャージポンプとループフィルタを通して電圧制御発振器に入力することにより発振周波数が制御される位相同期回路であって、上記バイアス回路は第１抵抗を有し上記チャージポンプの電流が上記第１抵抗の抵抗値の２乗に反比例するようなバイアスを与え、上記ループフィルタは第２抵抗を有し極および零点の周波数軸上での位置が上記第２抵抗の抵抗値に反比例して変動するように構成したことを特徴とする位相同期回路。
【請求項２】
位相比較器とチャージポンプとループフィルタと電圧制御発振器と分周器と上記チャージポンプの電流の値を決定するバイアスを与えるバイアス回路とを備え、基準信号と分周器の出力信号を位相比較器において検出し、位相差信号をチャージポンプとループフィルタを通して電圧制御発振器に入力することにより発振周波数が制御される位相同期回路であって、上記バイアス回路は第１抵抗を有し上記チャージポンプの電流が上記第１抵抗の抵抗値に反比例するようなバイアスを与え、上記ループフィルタは第２抵抗を有し極および零点の周波数軸上での位置が上記第２抵抗の抵抗値に反比例して変動し、上記電圧制御発振器は第３抵抗を有し電圧−周波数変換利得が上記第３抵抗の抵抗値に反比例するように構成したことを特徴とする位相同期回路。
【請求項３】
請求項１において、チャージポンプ電流を決定する上記バイアス回路は第１から第４の４つのトランジスタと上記第１抵抗により構成され、上記第１抵抗が第１のトランジスタのソース端子とグランドとの間に接続され、第１のトランジスタのゲート端子が第２のトランジスタのゲート端子およびドレイン端子に接続され、第２のトランジスタのソース端子がグランドに接続され、さらに、第３および第４のトランジスタから構成されるカレントミラー回路を上記第１および第２のトランジスタと正電源の間に挿入することにより、上記バイアス回路の電流が上記第１抵抗の抵抗値の２乗に反比例することを特徴とした位相同期回路。
【請求項４】
請求項１において、上記電圧制御発振器が電圧電流変換器と電流制御発振器により構成され、上記電圧電流変換器が少なくとも１つ以上のトランジスタにより構成され、同トランジスタのうちの１つのゲート端子を上記ループフィルタの出力に、また、ソース端子をグランドに接続することにより上記ループフィルタの出力を電流信号に変換し、さらに同電流信号が上記電流制御発振器に入力されることを特徴とする位相同期回路。
【請求項５】
請求項２において、チャージポンプ電流を決定する上記バイアス回路が、上記第１抵抗と第１から第４の４つのトランジスタにより構成され、第１のトランジスタのソース端子をグランドに接続し、第１のトランジスタのゲート端子とグランドの間に上記第１抵抗を挿入し、第２のトランジスタのソース端子と第１のトランジスタのゲート端子を接続し、第２のトランジスタのゲート端子を第１のトランジスタのドレイン端子に接続し、さらに第１および第２のトランジスタと正電源との間に第３および第４のトランジスタにより構成されるカレントミラー回路を挿入し、上記カレントミラー回路により上記第１抵抗および第２のトランジスタのドレインを通過する電流を第１のトランジスタのドレインに折り返すことにより、上記第１から第４のトランジスタと上記第１抵抗に流れる電流が上記第１抵抗の抵抗値に反比例することを特徴とする位相同期回路。
【請求項６】
請求項２において、上記電圧制御発振器が電圧電流変換器と電流制御発振器により構成され、さらに、電圧電流変換器が少なくとも１つ以上のトランジスタと上記第３抵抗により構成され、同トランジスタのうちの１つのゲート端子をループフィルタの出力に接続し、また、ソース端子とグランドの間に上記第３抵抗を挿入し、上記第３抵抗の抵抗値に反比例した電圧電流変換を行なうことにより、電圧制御発振器の電圧−周波数変換利得が抵抗に反比例することを特徴とする位相同期回路。
【請求項７】
クロック信号により動作する集積回路に対し、上記集積回路の外部より供給される基準信号の周波数を定数倍して同半導体内部に供給するクロック発生回路が、請求項１から６のいずれか記載の位相同期回路により構成されることを特徴とするクロック発生回路。
【請求項８】
データ送信を行なう第１の集積回路と、第１の集積回路とは別の基板上に構成されデータ受信を行なう第２の集積回路とのデータ送受信時において、第１の集積回路の内部クロックと第２の集積回路の内部クロックの位相を合わせる位相調整回路が請求項１から６のいずれか記載の位相同期回路により構成されることを特徴とした位相調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体上に構成する回路のように抵抗素子の絶対値精度が低い場合においても、安定性を保持することができる位相同期回路およびそれを用いたクロック発生回路に関する。
【０００２】
【従来の技術】
クロック同期、クロック逓倍などを行なう位相同期回路は、ロジックＬＳＩ内部の高速クロックの生成や、ＬＳＩ外部に接続されたＲＡＭモジュールとの位相調整などの目的で使用されている。特に、チャージポンプ方式の位相同期回路は、定常位相誤差が小さく、広いキャプチャレンジを持つためマイクロプロセッサなどの用途に適しており幅広く用いられている。このような構成の位相同期回路についてはI.  Young著「A  PLL  Clock  Generator  with  5to110  MHz  of  Lock  Range  for  Microprocessor」（IEEE  Journal  of  solid-state  circuits,  vol.SC-27,  pp.1599-1607,  November  1992）などに詳しく述べられている。
【０００３】
まず、図６を用いて位相同期回路の動作について説明する。位相同期回路は、位相比較器１、バイアス電流供給回路２、チャージポンプ３、ループフィルタ４、電圧電流変換器５、電流制御発振器６、および分周器７から構成される。
【０００４】
位相比較器１は、基準信号（ｆref）とフィードバック信号（ｆosc）との位相差を検出して、位相差に応じたパルス信号（ＵＰ，ＤＮ）を出力する。チャージポンプ３は、位相比較器１の出力するパルス信号（ＵＰ，ＤＮ）に応じてループフィルタ４の容量５７（容量値Ｃ）を充放電する。このときの充放電電流は、バイアス電流供給回路２により決定される。ループフィルタ４はチャージポンプ３の出力する信号を平滑化し、電圧電流変換器５の制御電圧信号を出力する。電圧電流変換器５はループフィルタ４の出力する制御電圧信号を電流信号に変換し、電流制御発振器６の発振周波数を制御する。
【０００５】
最後に、電流制御発振器６の出力と位相比較器１の一方の入力との間に分周器７を設けフィードバックループが構成される。ここで、分周器７の分周数Ｎには任意の正の整数を選択することができ、電流制御発振器６より出力される信号（ｆvco）の周波数は基準信号のＮ倍となる。
【０００６】
このようなフィードバック構成を取ることにより、ループフィルタ４は周波数軸上に極、零点を生成する。したがって、位相同期回路を設計する際、安定な収束をするよう各種定数を設定する必要がある。また、半導体製造時のプロセス変動や温度変化による素子変動により安定性が変化するため、変動を考慮したうえで安定性が保持できる設計が必要である。しかし、受動素子、能動素子の変動が大きくなった場合、位相同期回路を構成する要素の変動範囲が大きくなり、安定性の保持は困難になる。
【０００７】
そこで、位相同期回路の構成要素が素子変動に対する依存性を互いに打ち消す技術が必要になる。以下に「A  Wide-Bandwidth  Low-Voltage  PLL  for  PowerPc（TM）Microprocessors」（IEEE  Journal  of  Solid-State  Circuits,  Vol.30,  No.4,  pp383-391,April  1995）を例にして、位相同期回路安定性の素子変動に対する依存性を打ち消す従来技術について説明する。
【０００８】
図７に位相同期回路の線形モデルを示す。線形モデルは位相同期回路を、（位相比較器＋チャージポンプ）２４、（ループフィルタ）２５、（電圧電流変換器＋電流制御発振器）２６、（分周器）２７のブロックに分割し、それぞれのブロックの伝達関数により表すことができる。ここで、Ｉcpはチャージポンプ電流、Ｋvcoは電圧電流変換器５と電流制御発振器６により構成される電圧制御発振器の電圧周波数変換利得である。また、φREFは基準信号の位相、φOSCはフィードバック信号の位相である。線形モデルより開ループ伝達関数は数１、零点の位置Ｚ1は数２で与えられる。
【０００９】
【数１】
0003835666.tif 000002
【００１０】
【数２】
0003835666.tif 000003
【００１１】
また、数１、数２より、ボード線図は図８のようになる。位相同期回路が安定な収束をするためには、ゲイン曲線が０ｄＢとなる点（ループ帯域ωｕ）よりも低い位置に零点が存在し、かつループ帯域ωｕにおける位相と１８０°との差（以下、位相余裕とする）が十分大きくなる必要がある。
【００１２】
つぎに、上述した開ループ伝達関数において、温度変化による素子変動が生じた場合を考える。電圧制御発振器は高温時において、常温時に対し電圧制御発振器の電圧周波数変換利得が減少する。したがって、位相曲線は変化しないのに対し、ループゲインが減少するため位相余裕が降下する。
【００１３】
そこで高温時のループゲインを補うため、図９のバイアス電流供給回路を適用している。このバイアス電流供給回路は、トランジスタ４４，４５により構成されるカレントミラー回路が電流Ｉ３，Ｉ４を等しくし、トランジスタ４２，４３とダイオード４８，４９により数３で与えられるバイアス電流を発生する。
【００１４】
【数３】
0003835666.tif 000004
【００１５】
ここで、Ａ（４８），Ａ（４９）は、それぞれダイオード４８，４９のサイズであり、Ｗ（４２），Ｗ（４３），Ｌ（４２），Ｌ（４３）はそれぞれトランジスタ４２，４３のゲート幅およびゲート長である。また、βはＮＭＯＳトランジスタのコンダクタンス係数であり、ｋはボルツマン定数、ｑは電子電荷、Ｔは温度である。
【００１６】
上記バイアス電流はトランジスタ４５と４６により構成されるカレントミラー回路によりトランジスタ４７に伝達され、Ｖｂｐ，Ｖｂｎ端子とチャージポンプを接続することによりチャージポンプ電流を決定する。
【００１７】
数３より、バイアス電流が正の温度特性を有するため、チャージポンプ電流も同様に正の温度特性を有する。したがって、（位相比較器＋チャージポンプ）２４の温度特性も正となり、高温時の電圧制御発振器利得の減少を打ち消してループゲインの降下による、位相余裕の劣化を防止することができる。
【００１８】
【発明が解決しようとする課題】
上述した従来技術では、温度変化に対する位相余裕劣化を抑えることが可能であるが、ループフィルタには抵抗を用いており、温度やプロセスの変動により抵抗値が変動した場合における位相余裕の劣化に関しては考慮されていなかった。
【００１９】
本発明は、温度やプロセスの変動による抵抗値の変動に対しても一定の位相余裕を保ち、かつトランジスタ特性の変動に対する位相余裕の変動を抑えることができる位相同期回路の提供を目的としてなされたものである。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明では抵抗値の変動に対する位相同期回路のゲイン曲線と位相曲線の変動を等しくするものであり、その手法として互いの抵抗値の変動に対する依存性を打ち消し合うことができるバイアス電流供給回路と電圧電流変換回路を適用するものである。
【００２１】
本発明の位相同期回路およびクロック発生回路は、より具体的かつ代表的には以下のように構成される。
【００２２】
（１）位相比較器とチャージポンプとループフィルタと電圧制御発振器と分周器により構成され、基準信号と分周器の出力信号を位相比較器において検出し、位相差信号をチャージポンプとループフィルタを通して電圧制御発振器に入力することにより発振周波数が制御される位相同期回路を、チャージポンプの電流が抵抗値の２乗に反比例するバイアス回路と、極および零点の位置が抵抗値に反比例するループフィルタにより構成したことを特徴とする位相同期回路。
【００２３】
（２）位相比較器とチャージポンプとループフィルタと電圧制御発振器と分周器により構成され、基準信号と分周器の出力信号を位相比較器において検出し、位相差信号をチャージポンプとループフィルタを通して電圧制御発振器に入力することにより発振周波数が制御される位相同期回路を、チャージポンプの電流が抵抗値に反比例するバイアス回路と、極および零点の位置が抵抗値に反比例するループフィルタと、電圧制御発振器の電圧−周波数変換利得が抵抗値に反比例する電圧電流変換器により構成したことを特徴とする位相同期回路。
【００２４】
（３）上記（１）において、チャージポンプ電流を決定するバイアス回路が第１から第４の４つのトランジスタと１つの抵抗により構成され、抵抗が第１のトランジスタのソース端子とグランドとの間に接続され、第１のトランジスタのゲート端子が第２のトランジスタのゲート端子およびドレイン端子に接続され、第２のトランジスタのソース端子がグランドに接続され、さらに、第３および第４のトランジスタから構成されるカレントミラー回路を上記第１および第２のトランジスタと正電源の間に挿入することにより、上記バイアス回路の電流が抵抗の２乗に反比例することを特徴とした位相同期回路。
【００２５】
（４）上記（１）において、電圧制御発振器が電圧電流変換器と電流制御発振器により構成され、電圧電流変換器が少なくとも１つ以上のトランジスタにより構成され、同トランジスタのゲート端子をループフィルタの出力に、また、ソース端子をグランドに接続することにより上記ループフィルタの出力を電流信号に変換し、さらに同電流信号が電流制御発振器に入力されることを特徴とする位相同期回路。
【００２６】
（５）上記（２）において、チャージポンプ電流を決定するバイアス回路が、１つの抵抗と第１から第４の４つのトランジスタにより構成され、第１のトランジスタのソース端子をグランドに接続し、第１のトランジスタのゲート端子とグランドの間に抵抗を挿入し、第２のトランジスタのソース端子と第１のトランジスタのゲート端子を接続し、第２のトランジスタのゲート端子と第１のトランジスタのドレイン端子に接続し、さらに第１および第２のトランジスタと正電源との間に第３および第４のトランジスタにより構成されるカレントミラー回路を挿入し、上記カレントミラー回路により抵抗および第２のトランジスタのドレインを通過する電流を第１のトランジスタのドレインに折り返すことにより、第１から第４のトランジスタと抵抗に流れる電流が抵抗値に反比例することを特徴とする位相同期回路。
【００２７】
（６）上記（２）において、電圧制御発振器が電圧電流変換器と電流制御発振器により構成され、さらに、電圧電流変換器が少なくとも１つ以上のトランジスタと抵抗により構成され、同トランジスタのゲート端子をループフィルタの出力に接続し、また、ソース端子とグランドの間に抵抗を挿入し、抵抗に反比例した電圧電流変換を行なうことにより、電圧制御発振器の電圧−周波数変換利得が抵抗に反比例することを特徴とする位相同期回路。
【００２８】
（７）クロック信号により動作する集積回路に対し、上記集積回路の外部より供給される基準信号の周波数を定数倍して同半導体内部に供給するクロック発生回路が、上記（１）から（６）のいずれか記載の位相同期回路により構成されることを特徴とするクロック発生回路。
【００２９】
（８）データ送信を行なう第１の集積回路と、第１の集積回路とは別の基板上に構成されデータ受信を行なう第２の集積回路とのデータ送受信に時において、第１の集積回路の内部クロックと第２の集積回路の内部クロックの位相を合わせる位相調整回路が上記（１）から（６）のいずれか記載の位相同期回路により構成されることを特徴とした位相調整回路。
【００３０】
【発明の実施の形態】
図１は本発明による第１の実施例の位相同期回路を示した図である。位相同期回路は位相比較器１、第１のバイアス電流供給回路２、チャージポンプ３、ループフィルタ４、第１の電圧電流変換器５、電流制御発振器６および分周器７により構成される。
【００３１】
位相比較器１は、基準信号（ｆref）と分周器７の出力（ｆosc）の位相差を検出し、位相差に応じたＵＰ，ＤＮ信号をチャージポンプ２に出力する。チャージポンプ３は位相比較器１の出力信号に応じて、ループフィルタ４の容量から電荷を充放電する。このときチャージポンプ３の充放電電流はバイアス電流供給回路２により決定される。ループフィルタ４はチャージポンプ３の出力信号を平滑化し、電圧電流変換器５に電圧信号を出力する。
【００３２】
電圧電流変換器５はループフィルタ４の出力信号を電流に変換し、電流制御発振器６の周波数（ｆvco）を調整する。その出力は分周器７によりＮ分周され、位相比較１に帰還される。このような帰還構成をとることにより、電圧制御発振器４の出力は基準信号のＮ倍の周波数となる。
【００３３】
つぎに、位相同期回路を構成する個別構成要素について説明する。位相比較器１は２つの信号の位相差を検出し、位相差に応じた幅のＵＰ，ＤＮ信号をチャージポンプ３に出力する。このＵＰ，ＤＮ信号のパルス幅の差は位相差をパルス変調した信号となる。
【００３４】
バイアス電流供給回路２は４つのトランジスタ（８，９，１０，１１）および抵抗１２（抵抗値Ｒ１）により構成される。このような構成のバイアス電流供給回路については、「CMOS  Analog  Integrated  Circuits  Based  on  Weak  Inversion  Operation」（IEEE  Journal  of  Solid-State  Circuits,Vol.SC-12,No.3,pp224-231,June  1977）などに記載されている。
【００３５】
電流Ｉ１，Ｉ２は２つのトランジスタ８、９により構成されるカレントミラー回路により等しくなり、その電流値は２つのトランジスタ１０、１１のサイズの比と、ＮＭＯＳトランジスタのコンダクタンス係数βと、抵抗１２の値Ｒ１により決定される。具体的には、トランジスタ１０に対しトランジスタ１１のサイズをＫ倍に設定すると数４となり、抵抗１２の２乗に反比例した電流となる。
【００３６】
【数４】
0003835666.tif 000005
【００３７】
この電流Ｉ１，Ｉ２は、トランジスタ９，１０とチャージポンプ３の電流源トランジスタ１３，１４の間に形成されるカレントミラー回路によりチャージポンプ２に伝達され、チャージポンプ２の電流値を決定する。
【００３８】
チャージポンプ３は電流源トランジスタ１３，１４とスイッチトランジスタ１５，１６により構成される。スイッチトランジスタ１５，１６のゲート端子（ＵＰ，ＤＮ）は位相比較器１より出力された信号に駆動され、ＵＰ，ＤＮ信号に応じてスイッチオン・オフを繰り返す。これにより、ループフィルタ４の容量から電流源トランジスタ１３，１４の出力する電流値およびスイッチのオン時間に応じた電荷を充放電する。
【００３９】
ループフィルタ４は抵抗１７（抵抗値Ｒｓ）、容量１８（容量値Ｃｓ），容量１９（容量値Ｃｐ）により構成される。ループフィルタ４ではチャージポンプ３により容量１８，１９の電荷が充放電され、それに応じた電圧信号Ｖlpfを電圧電流変換器５に出力する。このとき、Ｒｓ，Ｃｓ，Ｃｐの時定数に応じた極零点が周波数軸上に生成される。
【００４０】
電圧電流変換回路５はトランジスタ２０，２１，２２，２３により構成される。ループフィルタ４から出力される電圧信号Ｖlpfはトランジスタ２０のゲート端子に接続され、電流Ｉvicに変換される。ＩvicはＶlpfを用いて、数５で表すことができる。
【００４１】
【数５】
0003835666.tif 000006
【００４２】
ここで、Ｖthはトランジスタの閾値電圧である。Ｉvicはトランジスタ２１と２２により構成されるカレントミラー回路によりトランジスタ２３に折り返され、端子Ｉｐおよび端子Ｉｎから電流制御発振器６に伝達される。
【００４３】
電流制御発振器６は電圧電流変換器５の電流に応じた周波数で発振する。ここで適用する電流制御発振器６の詳細については特開平１１−２９８３０２に記載されている。
【００４４】
つぎに、図２の線形モデルを用いて位相同期回路の位相余裕と抵抗値の関係について述べる。ここで、位相同期回路の構成要素をそれぞれ、（位相比較器＋チャージポンプ）２４、ループフィルタ２５、（電圧電流変換器＋電流制御発振器）２６、分周器２７に分割している。また、φREFは基準信号の位相、φOSCはフィードバック信号の位相である。同図から開ループ伝達関数を求めると、数６となる。
【００４５】
【数６】
0003835666.tif 000007
【００４６】
ここで、Ｉcpはチャージポンプ電流、Ｋvcoは電圧電流変換器５と電流制御発振器６により構成される電圧制御発振器の電圧電流変換利得である。
【００４７】
上述したように、位相同期回路は３つの極と１つの零点を周波数軸上に有する。直流に存在する２個つの極をＰ１，Ｐ２、その他の極をＰ３、零点をＺ１とおくと、Ｐ３およびＺ１は開ループ伝達関数から、数７および数８となる。
【００４８】
【数７】
0003835666.tif 000008
【００４９】
【数８】
0003835666.tif 000009
【００５０】
位相同期回路の安定性を確保するためには、開ループ伝達関数の利得が１となる周波数（以下、ループ帯域ωｕとする）よりも低い位置に零点Ｚ１が存在し、ループ帯域ωｕよりも周波数が高い位置にＰ３が存在し、さらに位相余裕が十分大きくなるようＰ３，Ｚ１および各ブロックの伝達関数を設定する必要がある。マイクロプロセッサ等の用途では、通常３０°から４０°の位相余裕が確保できるよう設計される。
【００５１】
抵抗値が変動した場合、バイアス電流供給回路２の電流値は数４で示したように抵抗１２の２乗に反比例して変化する。したがって、位相比較器１とチャージポンプ３の伝達関数は抵抗１２の２乗に反比例して変化する。また、極Ｐ３および零点Ｚ１の位置は抵抗１７に反比例して変化する。さらに、電圧電流変換器５と電流制御発振器６により構成される電圧制御発振器の電圧−周波数変換利得は抵抗値に依存しない。
【００５２】
集積回路上では素子間の相対的な精度が十分高く、プロセス変動や温度変化に起因する抵抗１２，１７の変化率が等しいため、抵抗値の変動に対するゲイン曲線および位相曲線の変動は図３のようになる。ここで、図中の実線は抵抗値変動前、破線は抵抗値変動後を示している。同図より、ゲイン曲線および位相曲線ともに抵抗値に反比例して変動する。したがって、位相曲線とループ帯域ωｕの位置関係は、温度やプロセス等の変動により抵抗値が変動したとしても一定であり、位相余裕は変化しない。
【００５３】
上述した位相同期回路では、バイアス電流供給回路２と、電圧電流変換回路５および電流制御発振器６により構成される電圧制御発振器を適用したが、チャージポンプ電流が抵抗の２乗に依存して変化し、電圧制御発振器の電圧−周波数変換利得が抵抗に依存しない回路構成であれば、どのような回路でも抵抗値の変動に対し位相余裕を一定に保つことができる。
【００５４】
また、バイアス電流供給回路２と電圧電流変換回路５を用いた場合、バイアス電流供給回路２の電流はＮＭＯＳトランジスタのコンダクタンス係数βに反比例し、電圧電流変換回路５の電流はβに正比例する。したがって、トランジスタ特性の変動に対する位相余裕の変動を、電流制御発振器６の電流周波数変換利得の変動のみに抑えることが可能である。
【００５５】
つぎに、位相余裕の抵抗値変動に対する依存性を打ち消すことができる位相同期回路の第２の実施例として、図１のバイアス電流供給回路２と電圧電流変換器５を、それぞれ、第２のバイアス電流供給回路（図４）と第２の電圧電流変換回路（図５）に変更した構成を挙げる。
【００５６】
図４のバイアス電流供給回路はトランジスタ２９，３０，３１，３２，３３，３４と抵抗３５（抵抗値Ｒ２）により構成される。トランジスタ３１，３２はカレントミラー回路を構成し、トランジスタ２９，３０および抵抗３５の電流が等しくなるよう動作する。トランジスタ２９の電流はゲート・ソース間電位Ｖgs２９で決定され、Ｖgs２９と抵抗値Ｒ２によりトランジスタ３０の電流が決定される。その結果、バイアス電流供給回路の電流は、数９となり、抵抗３５に反比例する。
【００５７】
【数９】
0003835666.tif 000010
【００５８】
同電流はトランジスタ３２，３３からなるカレントミラー回路によりトランジスタ３４に伝搬され、さらにＶbp，Ｖbn端子をチャージポンプ３の電流制御トランジスタ１３，１４のゲート端子に接続することによりチャージポンプ電流を決定する。
【００５９】
図５の電圧電流変換器はトランジスタ３７，３８，３９，４０と抵抗４１（抵抗値Ｒ３）により構成される。トランジスタ３７および抵抗４１に流れる電流と、抵抗４１の両端の電位差と、トランジスタ３７のゲート・ソース間電位に対しキルヒホッフの法則を適用すると、トランジスタ３７の電流は、数１０で与えられる。ここで、数１１が成立するよう各パラメータを選択している。
【００６０】
【数１０】
0003835666.tif 000011
【００６１】
【数１１】
0003835666.tif 000012
【００６２】
したがって、電圧電流変換器３７の電圧−電流変換利得は抵抗値に反比例し、電流制御発振器６と組み合わせて構成した電圧制御発振器の電圧−周波数変換利得も同様に抵抗値に反比例する。
【００６３】
上述した第２の実施例による位相同期回路では、位相比較器１とチャージポンプ２の伝達関数は抵抗値に反比例し、極Ｐ３および零点Ｚ１の位置は抵抗値に反比例し、電圧制御発振器４の電圧−周波数変換利得は抵抗値に反比例する。したがって、抵抗値の変動に対するボード線図の変動は第１の実施例に示した位相同期回路と同様に図３のようになる。同図より、ループ帯域ωｕと位相曲線の抵抗値に対する依存性が等しいため位相余裕は変化しない。
【００６４】
以上の実施例では、図４のバイアス電流供給回路と図５の電圧電流変換回路を適用したが、電流が抵抗値に反比例するチャージポンプと電圧−周波数変換利得が抵抗値に反比例する電圧制御発振器であれば、どのような回路構成でも抵抗値の変動に対して位相余裕が変動しない位相同期回路を構成することが可能である。
【００６５】
以上のように位相同期回路を構成する個別構成要素が、互いの抵抗値に対する依存性を打ち消すことによって、抵抗値の変動に対するゲイン曲線および位相曲線の依存性が等しくなり、抵抗値の変動に対して位相余裕が変動しない位相同期回路が構成可能である。
【００６６】
【発明の効果】
本発明により、抵抗変動に対する位相余裕の変動がなくなるため、半導体上に回路を構成した場合のように抵抗値の絶対値精度が低い場合においても、安定な位相同期回路を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例になる位相同期回路の回路図。
【図２】第１の実施例の位相同期回路の線形モデルの説明図。
【図３】本発明の実施例による抵抗変動に対するボード線図の変動の説明図。
【図４】本発明の第２の実施例のバイアス電流供給回路の回路図。
【図５】本発明の第２の実施例の電圧電流変換器の回路図。
【図６】従来例の位相同期回路の構成を示すブロック図。
【図７】従来例の位相同期回路の線形モデルの説明図。
【図８】従来例の位相同期回路のボード線図の説明図。
【図９】従来例の位相同期回路のバイアス電流供給回路の回路図。
【符号の説明】
１…位相比較器、２…バイアス電流供給回路、３…チャージポンプ、４…ループフィルタ、５…電圧電流変換器、６…電流制御発振器、７…分周器、８，９，１０，１１，１２，１３，１４，１５，１６，２０，２１，２２，２３，２９，３０，３１，３２，３３，３４，３７，３８，３９，４０，４２，４３，４４，４５，４６，４７…トランジスタ、１７，３５，４１…抵抗、１８，１９…容量、２４…位相比較器＋チャージポンプの伝達関数、２５…ループフィルタの伝達関数、２６…電圧制御発振器の伝達関数、２７…分周器の伝達関数、４８，４９…ダイオード。
【図１】
0003835666.tif 000013
【図２】
0003835666.tif 000014
【図３】
0003835666.tif 000015
【図４】
0003835666.tif 000016
【図５】
0003835666.tif 000017
【図６】
0003835666.tif 000018
【図７】
0003835666.tif 000019
【図８】
0003835666.tif 000020
【図９】
0003835666.tif 000021