(57)【特許請求の範囲】
【請求項１】
同相モード除去回路を有する差動バッファを備える集積回路チップ上のクロック回路であって、
前記同相モード除去回路は、位相がずれた電圧に応答して、相対するＤＣ電源端子の間に接続された第１のＤＣパスおよび第２のＤＣパスに駆動信号を供給するように接続された差動入力回路を備えており、
前記ＤＣパスの各々は、カスコード回路を成すように接続された半導体デバイスを備えており、
前記第１のパスのタップは、前記第１および第２のパスの半導体デバイスの制御電極にバイアス電圧を供給するように構成され、
前記第１および第２のパスの前記カスコード回路の前記半導体デバイスのうちのいくつかの制御電極は、前記相対する電源端子に接続されるように適合された電圧によってバイアスされるように接続されていることからなる、クロック回路。
【請求項２】
第１および第２の相補型出力端子を有する差動同相モード源に応答する差動バッファであって、
前記相補型出力端子における変動に応答するようにそれぞれ構成された第１および第２の相補型入力端子と、
第１のＤＣ電源端子と第２のＤＣ電源端子の間に接続された第１のＤＣパスおよび第２のＤＣパス
を有しており、
各々のパスが、複数の半導体デバイスを備え、
各々の半導体デバイスが導通パスを備え、該導通パスは、前記電源端子と前記デバイスの前記導通パスを制御するための制御電極との間に接続されており、
前記第１のパスのデバイスは、前記第１の相補型入力端子における電圧に応答するように結合されて、これにより、前記第１の相補型入力端子における電圧の変化が、前記第１のパスにおける前記デバイスの対の間の第１のタップにおける電圧の変化に反映され、
前記第２のパスのデバイスは、前記第２の相補型入力端子における電圧に応答するように結合されて、前記第２の相補型入力端子における電圧の変化が、前記第２のパスにおける前記デバイスの対の間の第２のタップにおける電圧の変化に反映されるようになっており、
第１のバイアス接続と第２のバイアス接続が、前記第１のＤＣ電源端子と前記第１のパスの前記デバイスのうちの第１のデバイスの制御電極との間、及び、前記第２のＤＣ電源端子と前記第１のパスの前記デバイスのうちの第２のデバイスの制御電極との間にそれぞれ設けられ、
第３のバイアス接続と第４のバイアス接続が、前記第１のＤＣ電源端子と前記第２のパスの前記デバイスのうちの第３のデバイスの制御電極との間、及び、前記第２のＤＣ電源端子と前記第２のパスの前記デバイスのうちの第４のデバイスの制御電極との間にそれぞれ設けられ、
前記第１のデバイスと前記第３のデバイスの導通パスは、前記第１のタップと前記第２のＤＣ電源端子との間、及び、前記第２のタップと前記第２のＤＣ電源端子との間にそれぞれ接続され、
前記第２のデバイスと前記第４のデバイスの導通パスは、前記第１のタップと前記第１のＤＣ電源端子との間、及び、前記第２のタップと前記第２のＤＣ電源端子との間にそれぞれ接続され、
第５のバイアス接続が、前記第１のタップと、前記第２のパスに含まれる前記デバイスのうちの第５および第６のデバイスの電極との間に設けられて、前記第５のデバイスおよび前記第６のデバイスにかかる電圧は、前記第１のタップにおける電圧の変化に応答するようになっており、
前記第５のデバイスの導通パスは、前記第２のタップと前記第１の電源端子との間に接続され、
前記第６のデバイスの導通パスが、前記第２のタップと前記第２の電源端子との間に接続されることからなる、差動バッファ。
【請求項３】
前記第１のタップと、前記第１のパスに含まれる前記デバイスのうちの第７のデバイスおよび第８のデバイスの制御電極との間のバイアス接続をさらに備え、
前記第７のデバイスは、前記第１のタップと前記第１のＤＣ電源端子との間に接続され、
前記第８のデバイスは、前記第１のタップと前記第２のＤＣ電源端子との間に接続されることからなる、請求項２の差動バッファ。
【請求項４】
前記第１および第２のパスが同数の前記デバイスを備えており、
前記第１のタップと前記第１のＤＣ電源端子との間に接続された前記第１のパスの全てのデバイスと、前記第２のタップと前記第１のＤＣ電源端子との間に接続された前記第２のパスの全てのデバイスが、第１の伝導性タイプであり、
前記第１のタップと前記第２のＤＣ電源端子との間に接続された前記第１のパスの全てのデバイスと、前記第２のタップと前記第２のＤＣ電源端子との間に接続された前記第２のパスの全てのデバイスが、第２の伝導性タイプである、請求項２または３の差動バッファ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的には差動バッファに関しており、より具体的には、各々がカスコード回路をなすように接続された半導体デバイスを含む第１および第２のＤＣパスを含む差動バッファであって、第１のパスのタップが第１および第２のパスのデバイスの制御電極にバイアス電圧を供給し、第２のパスのいくつかのデバイスの制御電極が、バッファの逆極性の電源電圧によってバイアスされるように接続されている差動バッファに関している。
【０００２】
【従来の技術】
図１は、集積回路チップに搭載され、線形（リニア）アナログ増幅の目的で設計された、従来技術の差動増幅器またはバッファの回路図である。図１の回路は、ワイドレンジの同相モード除去（コモンモードリジェクション）特性を有している。しかし、このワイドレンジの同相モード除去特性は、端子１０および１２に差動的に印加される同相モード信号に対してかなりの伝搬遅延を伴う。この同相モード信号は、シングルエンド出力端子１４に結合される。
【０００３】
図１の従来技術の回路は、ドライバ回路１６と、１対の出力回路１８および２０とを含んでいる。これらの回路１６、１８、および２０の各々は、少なくとも一つのＤＣパスを有しており、このＤＣパスは、正のＤＣ電源端子２２と接地端子２４との間に接続されたいくつかの三端子半導体デバイスを有している。一般的な増幅器では、回路１６、１８、および２０の各々に含まれている半導体デバイスは金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、その各々が、ソース電極とドレイン電極との間の導通パス（または導電パス）を流れる電流を制御するゲート電極を有している。出力回路１８および２０の各々は、積み重ね式に直列接続されたソース・ドレイン間パスを有する４つのトランジスタを含んでいる。具体的には、回路１８が電界効果トランジスタ３１〜３４を含み、回路２０が電界効果トランジスタ３５〜３８を含んでいる。Ｎチャネル型電界効果トランジスタ３１および３５は、接地端子２４に直接に接続されており、Ｎチャネル型電界効果トランジスタ３２および３６は、それぞれトランジスタ３１および３５のソース・ドレイン間パスを通じて、接地端子２４に接続されている。Ｐチャネル型電界効果トランジスタ３４および３８は、正のＤＣ電源端子２２で電圧Ｖdd（典型的には少なくとも３Ｖ）に直接に接続されており、Ｐチャネル型電界効果トランジスタ３３および３７は、それぞれトランジスタ３４および３８のソース・ドレイン間パスを介して、端子２２に接続されている。
【０００４】
ドライバ回路１６はＰチャネル型電界効果トランジスタ４１を有しており、そのソース・ドレイン間パスは正のＤＣ電源端子２２に接続されている。トランジスタ４１は電流源であり、そのソース・ドレイン間パスを流れるＤＣ電流の量は、トランジスタ４１のゲートに印加されるＤＣバイアス電圧によって制御される。トランジスタ４１のソース・ドレイン間パスは、Ｐチャネル型電界効果トランジスタ４２および４３のソース・ドレイン間パスを同時（並列）に駆動する。Ｎチャネル型電界効果トランジスタ４４（そのゲート電極は、トランジスタ４１のゲートに印加されるものと同じＤＣバイアス電圧によって駆動される）のソース・ドレイン間パスは、接地（すなわち負の）ＤＣ電源端子２４に接続された電流源である。トランジスタ４４のソース・ドレイン間パスは、Ｎチャネル型電界効果トランジスタ４５および４６のソース・ドレイン間パスを同時（並列）に駆動する。
【０００５】
トランジスタ４２および４５のゲート（すなわち制御電極）は、並列に入力端子１０にＤＣ接続されており、トランジスタ４３および４６のゲートは、並列に入力端子１２にＤＣ接続されている。これにより、端子１０の電圧が接地レベルに対して増加すると、トランジスタ４２および４５の各々のおけるソース・ドレイン間の電圧がそれぞれ減少および増加し、端子１０の電圧が接地レベルに対して減少すると、逆に変化する。同様に、端子１２の電圧が接地レベルに対して増加すると、それに応答して、トランジスタ４３および４６のソース・ドレイン間パスにかかる電圧は、それぞれ減少および増加する。
【０００６】
トランジスタ４２〜４６のソース・ドレイン間パスにかかる電圧の変化は、パス１８および２０にＤＣ結合される。この目的のために、トランジスタ４２のドレインは、トランジスタ３１のドレインとトランジスタ３２のソースの間で端子５０に接続されており、トランジスタ４５のドレインは、トランジスタ３３のソースとトランジスタ３４のドレインとの間で端子５２に接続されている。端子１０の電圧が接地レベルに対して増加すると、（１）トランジスタ４２のゲート・ソース間電圧が減少し、トランジスタ４２のドレインにおける電圧が接地レベルに関して（この場合接地レベルに向けて）減少して、これによって、端子５０における電圧が接地レベルに関して減少し、（２）トランジスタ４５のゲート・ソース間電圧が増加し、トランジスタ４５のドレインにおける電圧が接地レベルに関して減少して、これによって、端子５２における電圧が接地レベルに関して減少する。端子５０の電圧が接地レベルに関して減少すると、トランジスタ３２のゲート・ソース間電圧が増加し、端子５８におけるトランジスタ３２のドレイン電圧が接地レベルに関して減少する。端子５２の電圧が接地レベルに関して減少すると、トランジスタ３３のゲート・ソース間電圧が減少し、トランジスタ３３のソース・ドレイン間電圧が増加し且つ端子５８における電圧が接地レベルに関して減少する。
【０００７】
同様に、トランジスタ３６および３７のドレイン間にある端子１４における出力電圧は、端子１２における電圧の増減に応答して、それぞれ減少および増加する。同相モード除去（すなわち、端子１０および１２における振幅および極性の同様の変動（差動的または相補的に変動する場合もあるが）の端子１４における除去）は、端子５８におけるバイアス電圧が、入力端子１０における電圧の変化に応答して変動するために生じる。
【０００８】
端子１０および１２における電圧は、これらの端子に印加される電圧における同相モード変動を除いて相補的に変化するので、端子５０および５２における電圧は、端子５４および５６の電圧が増加すると減少し、端子５４および５６の電圧が減少すると増加する。したがって、端子１０および１２における電圧の相補的な増減に応答して、トランジスタ３５〜３８のゲートに印加される端子５８におけるバイアス電圧は、接地レベルに関して下降し、トランジスタ３６および３７のソースにおける端子５４および５６の電圧は、接地レベルに関して上昇する。その結果として、トランジスタ３６のゲート・ソース間電圧は減少し、トランジスタ３６のドレインにおける電圧を接地レベルに関して増加させ、その一方で、トランジスタ３７のゲート・ソース間電圧は増加し、トランジスタ３７のドレインにおける電圧を接地レベルに関して増加させる。トランジスタ３６および３７のドレインは出力端子１４に接続されているので、端子１４における電圧は、接地レベルに関して増加する。同時に、トランジスタ３５および３８のゲート・ソース間電圧は、それぞれ減少および増加して、トランジスタ３５および３８のドレイン電圧を接地レベルに関して増加させる。トランジスタ３５および３８のドレインにおける接地レベルに関して増加した電圧は、トランジスタ３６および３７のソース・ドレイン間パスを通じて結合され、出力端子１４における電圧も増加させる。
【０００９】
トランジスタ３５〜３８にかかる電圧は、端子１０および１２における電圧に応答して変化し、端子１４の電圧は、回路内で相殺される端子１０および１２での同相変動を除いて、端子１２の電圧を反転させたものに等しくなる。端子１０および１２における電圧は、差動アナログ源（図示せず）と端子１０および１２との間に接続されたリードに供給される外部からの影響に応答して、共に変化し易い。例えば、端子１０および１２における電圧が、同相モード変動によって同じ量だけ同時に上昇すると、端子５８におけるバイアス電圧は減少し、端子５４および５６における電圧は減少する。これによって、トランジスタ３５および３８のドレインにおける電圧は、バイアス電圧の変化に応答して接地レベルに対して増加し、これらのドレインにおける電圧は、トランジスタ４３および４６のドレインにおける電圧の減少に応答して減少する。トランジスタ４３および４６のドレインにおいて生じるどのような変化も、トランジスタ３６および３７のゲートに印加される端子５８におけるバイアス電圧の減少に応答したトランジスタ３６および３７のソース・ドレイン間パスにかかる電圧の変化によって、オフセットされる。同様に、トランジスタ４３のドレインは、トランジスタ３５のドレインとトランジスタ３６のソースとの間で端子５４に接続され、トランジスタ４６のドレインは、トランジスタ３７のソースとトランジスタ３８のドレインとの共通端子である端子５６に接続されている。これによって、端子５４および５６における電圧は、端子１２の電圧が接地レベルに対して増加するのに応答して、接地レベルに関して減少する。
【００１０】
図１の回路におけるトランジスタに対するバイアス電圧は、ドライバ１６のトランジスタ４２、４３、４５、および４６を除いて、すべてタップ５８から得ている。タップ５８は、トランジスタ３２および３３のドレインに対する回路１８内のコモン端子で、電源電圧端子２２と電源電圧端子２４のほぼ中間点にある。タップ５８におけるバイアス電圧は、端子１０における電圧の変化に追従する傾向にある。これは、トランジスタ３２および３３のソース・ドレイン間電圧が、端子１０における電圧の変化に応答して、相補的に変化するからである。
【００１１】
前述のように、図１の従来技術の回路は、通常は線形アナログ増幅のために使用される。図１の回路が良好な同相モード除去特性を有している理由の一つは、外部バイアス回路を有していないことである。代わりに、端子１０および１２の電圧によって直接に駆動されるトランジスタ４２、４３、４５、４６を除いて、全トランジスタに対するバイアスをタップ５８から得ている。
【００１２】
【発明が解決しようとする課題】
しかし、図１の回路が、超大規模集積回路チップ（例えば、各側辺の長さが２ｃｍであるようなチップ）上のクロック波パルスのバッファまたは増幅器として使用されると、半導体プロセス、端子２２および２４での電圧変化、および温度変化に起因して生じる回路変動のために、相当量のパルスの伝搬遅延およびスキュー（skew）が存在することになる。スキューは、チップ上での時間および空間の関数として生じうる現象であり、クロックパルスに異なった伝搬遅延を生じさせて、チップ上の異なった領域に位置する回路に対して、クロックパルスを異なった時間に到着させる。電源端子２２および２４と、チップ上の異なる位置にあってこれらの端子に直接に接続されている様々な構成要素との間に接続されたリードのインピーダンスが比較的に大きいために、端子２２および２４における電圧は変動を受けやすい。加えて、端子２２における電圧は、電源変動に関連した通常の理由により、変動を受けやすい。
【００１３】
図１の回路が、相当量の伝搬遅延およびスキューを生じやすい原因の一つは、その能動負荷、具体的には、トランジスタ３６および３７を含む能動負荷のゲート・ソース間電圧が比較的低いことである。トランジスタ３６および３７のゲート・ソース間電圧は、これら２つのトランジスタのソース・ドレイン間電圧に等しいか、またはそれより小さく、トランジスタ３６および３７のソース・ドレイン間電圧は、電源端子２２および２４間の典型的なＤＣ電源電圧３Ｖに対しては、約０．５Ｖ以下である。このため、トランジスタ３６および３７のソース・ドレイン間電圧は、電源端子２４および２２にそれぞれ直接に接続されているトランジスタ３５および３８のソース・ドレイン間電圧に比べてかなり低い。
【００１４】
端子１０および１２が、位相ロックループによって形成されるクロック源の能動的（アクティブ）差動ノードのようなパルス源に接続される場合は、トランジスタ３２、３３、３６、および３７は、パルスが一方のレベルから他方のレベルまで変化するパルス遷移時間において、その初期段階でオフになるであろう。これは、トランジスタ３２、３３、３６、および３７のゲート電極が、タップ５８の電圧によってバイアスされているからである。さらに、タップ５８の電圧は、トランジスタ４２、４３、４５、および４６の導通状態に依存する。このため、トランジスタ４２および４５がオフ・オンすると、トランジスタ３２および３３の導通状態が変化し、端子５８に流れる電流が、それに従って変化する。結果として、端子１０および１２の電圧レベルの変化に応答して、タップ５８の電圧は比較的遅く遷移する。タップ５８の電圧におけるこうした変化は、トランジスタ３６および３７のゲートにおける変化を緩慢なものにし、かつ、トランジスタ３６および３７のソース・ドレイン間導通パスを流れる電流の変化を緩慢なものにする。これらの要因により、トランジスタ３６および３７のドレイン間の出力端子１４における電圧遷移は、端子１０および１２における電圧の遷移時間に対して、相当量の伝搬遅延時間を有することとなる。
【００１５】
図１の回路の別の問題点は、それが、端子１０および１２における双レベル（または、バイレベル：bi-level）クロックパルスに応答して使用されると、回路の「トリップ（trip）電圧」が変化する傾向にある点である。望ましくは、図１の回路は、端子１０および１２における双レベルクロックパルスで駆動されると、端子１０の電圧が端子１２の電圧に対して、端子２２と２４の間の電源電圧の１／２の値だけ増加したときに、状態を変える。しかし、図１の回路は両端子２２および２４における電源電圧の変化の影響を受けるので、トランジスタ３５〜３８がオン状態とオフ状態との間でスイッチングする電圧を制御する端子５８における電圧に変動が生じる。
【００１６】
したがって、本発明の目的は、例えばクロック波のパルスにおけるような、双レベル変動に応答するように特に適合された、新規で改良された同相モード差動バッファを提供することである。
【００１７】
本発明の他の目的は、同相モード除去性能が高く、バッファ出力端子に対するバッファの入力端子における双レベル遷移間の伝搬遅延時間が短い、新規で改良された差動バッファを提供することである。
【００１８】
本発明の他の目的は、同相モード信号に応答し、かつ高い同相モード除去性能を有し、半導体プロセス、電源電圧の変化、および温度変動に起因するスキューを最小限にする、新規で改良された集積回路差動バッファを提供することである。
【００１９】
本発明のさらなる目的は、電源電圧の変動に関係なく、双レベル入力に応答して、高い同相モード除去性能と比較的一定なトリップ電圧とを有する、新規で改良された集積回路差動バッファを提供することである。
【００２０】
本発明の他の目的は、高い同相モード除去性能を有し、かつ、回路が自己バイアスされている場合でも、すなわち、回路内の半導体デバイスの制御電極用の外部バイアス源を備えていない場合でも、ゲート・ソース間電圧が比較的高いために、比較的高速で動作する１対の出力トランジスタを有する、新規で改良された集積回路差動バッファまたは増幅器を提供することである。
【００２１】
本発明の他の目的は、ワイドレンジの同相モード除去性能を有する新規で改良された集積回路低スキュー差動バッファであって、バッファと集積回路とが、１．３Ｖのような非常に低いＤＣ電源電圧で動作するように特に構成されている、集積回路低スキュー差動バッファを提供することである。
【００２２】
【課題を解決するための手段】
本発明の１態様によれば、集積回路チップのクロック回路が、同相モード除去回路を有する差動バッファを備える。この同相モード除去回路は、相対するＤＣ電源端子間（以下で説明する実施態様では、電源電圧（＋Vdd）端子と接地電圧（GND）端子間）に接続された第１および第２のＤＣパスを含む。これらのＤＣパスの各々は、カスコード回路（またはカスケード接続）を成すように接続された半導体デバイスを含む。第１のパスのタップは、第１および第２のパスの半導体デバイスの制御電極に、バイアス電圧を供給する。第１および第２のパスのカスコード回路におけるいくつかの半導体デバイスの制御電極は、相対する電源端子に接続されるように適合された電圧によってバイアスされるように接続されている。
【００２３】
本発明の他の態様によれば、第１および第２の相補型出力端子を有する差動同相モード源に応答する差動バッファが、それらの出力端子の変動に応答する第１および第２の相補型入力端子と、第１のＤＣ電源端子と第２のＤＣ電源端子の間に接続された第１および第２のＤＣパスを有している。各パスは、複数の半導体デバイスを有しており、その各々が、電源端子の間に接続された導通パスと、デバイスの導通パスを制御するための制御電極とを有している。第１および第２のパスのデバイスは、第１および第２の差動入力端子における電圧に応答するようにそれぞれ結合され、第１および第２の差動入力端子の電圧における変動は、第１および第２のパスのデバイス対の間の第１および第２のタップにおける電圧の変化に反映される。バイアス接続が、第１および第２のＤＣ電源端子と、第１のパスにある半導体デバイスのうちの第１および第２のデバイスの制御電極との間、及び、第２のパスにある半導体デバイスのうちの第３および第４のデバイスの制御電極との間に設けられている。第１および第３のデバイスの導通パスは、第１のタップと第２のＤＣ電源端子との間、および第２のタップと第２のＤＣ電源端子との間に、それぞれ接続されている。第２および第４のデバイスの導通パスは、第１のタップと第１のＤＣ電源端子との間、および第２のタップと第１のＤＣ電源端子との間に、それぞれ接続されている。バイアス接続が、第１のタップと、第２のパスに含まれている半導体デバイスのうちで第５および第６のデバイスの制御電極との間に設けられている。第５の半導体デバイスの導通パスは、第２のタップと第１の電源端子との間に接続されている。第６の半導体デバイスの導通パスは、第２のタップと第２の電源端子との間に接続されている。バッファは、好ましくは、集積回路チップ上の集積回路である。
【００２４】
好適な実施形態では、バイアス接続が、第１のタップと、第１のパスに含まれている半導体デバイスのうちの第７および第８のデバイスの制御電極との間に設けられている。第７のデバイスは、第１のタップと第１の電源端子との間に接続され、第８のデバイスは、第１のタップと第２の電源端子との間に接続されている。
【００２５】
第１の伝導性（または導電性）タイプの第１および第２のパスのデバイスは、それぞれ、第１および第２のタップと第１の電源端子との間に接続されている。第２の伝導性タイプの第１および第２のパスのデバイスは、それぞれ、第１および第２のタップと第２の電源端子との間に接続されている。
【００２６】
好ましくは、これらのパスの各々は、Ｎ個の前記デバイスを含んでいる。ここで、Ｎは、２よりも大きい偶数である。第１のパスにおける第１の伝導性タイプのデバイスのうちのＮ／２個は、第１のタップと第１の電源端子との間に接続され、第１のパスにおける第２の伝導性タイプのデバイスのうちのＮ／２個は、第１のタップと第２のＤＣ電源端子との間に接続されている。同様の構成が、第２のパスにおいて、第２のタップと電源端子との間にも設けられている。
【００２７】
【発明の実施の形態】
図面のうちの図２を参照する。図２に例示した回路は、図１の回路におけるトランジスタを全て含み、ある程度までは図１の回路と同様に構成されている。このため、図２の回路には、図１の回路と同じ参照番号が付されている。
【００２８】
図２の回路は、同相モード双レベル源、好ましくは相補的で位相外れ（out-of-phase）の双レベル電圧を端子１０および１２に供給するクロックパルス源に応答するように構成されている。図２の回路は、集積回路チップ（図示せず）上の多くの回路のうちの一つである。典型的には、クロック源はチップの外部にあり、例示の回路は、チップ上の他の回路に接続されている。これらチップ上の他の回路のうちの一つが、チップ上のワイヤを介して、例示の回路にクロックパルスを供給する。ワイヤは相当程度の抵抗、例えば５Ωを有しているが、これは、その断面積が非常に小さいためである。
【００２９】
図２の回路は、トランジスタ３２、３３、３６、および３７に対するバイアス回路に関して図１の回路とは異なっている。図１におけるトランジスタ３１〜３８に対するタップ５８からの並列駆動は、図２では置き換えられており、トランジスタ３１および３２が第１のカスコード回路６１をなすように接続され、この第１のカスコード回路６１は、トランジスタ３３および３４を含む第２のカスコード回路６２に直列に接続されている。また、トランジスタ３５および３６は、第３のカスコード回路６３をなすように接続され、この第３のカスコード回路６３は、トランジスタ３７および３８を含む第４のカスコード回路６４に直列に接続されている。
【００３０】
カスコード回路６１は、トランジスタ３１および３２の直列接続されたソース・ドレイン間パスを含み、トランジスタ３１のゲートが、タップ５８におけるＤＣ電圧によってバイアスされ、トランジスタ３２のゲートが、端子２２における正のＤＣ電源電圧（＋Vdd）に接続されている。同様に、トランジスタ３５および３６を含むカスコード回路６３では、トランジスタ３５のゲートが、タップ５８とトランジスタ３５のゲートとの間のＤＣ接続によってバイアスされ、トランジスタ３６のゲートが、端子２２における正のＤＣ電源電圧に接続されている。
【００３１】
カスコード回路６２は、トランジスタ３３および３４の直列結合を含み、トランジスタ３３のゲートに対するバイアス電圧が、電源端子２４からトランジスタ３３のゲートへのＤＣ接続によって供給されている。トランジスタ３４のゲートは、タップ５８とトランジスタ３４のゲートとの間のＤＣ接続を介してバイアスされている。カスコード回路６４では、トランジスタ３７のゲートが、電源（GND）端子２４に接続されており、タップ５８とトランジスタ３８のゲートとの間のＤＣ接続が、バイアス電圧をトランジスタ３８のゲートに印加している。
【００３２】
図２の回路は、以下に述べる点を除けば図１の回路と一般的に同じ方法で、端子１０および１２における双レベル相補型信号に応答する。端子１０および１２における双レベル変動に応答して、トランジスタ３１〜３８、および４２、４３、４５、４６のソース・ドレイン間パスは、ほぼ零電圧とオープン回路状態の間で駆動される。端子１０および１２における同相モード変動は、トランジスタ３５および３６にかかる電圧を、トランジスタ３７および３８にかかる電圧に対して相補的な方法で変化させる。これによって、出力端子１４における電圧は、端子１２におけるハイ（高）レベルのクロックパルス電圧に応答して、ほとんど端子２４の接地レベルになり、端子１２におけるロー（低）レベルのクロックパルス電圧に応答して、ほとんど端子２２における正の電源電圧レベルになる。
【００３３】
図１の従来技術のアナログ回路における３Ｖの電源電圧とは対照的に、図２のパルス応答性回路では、端子２２におけるＤＣ電源電圧は１．３Ｖである。電源電圧レベルが１．３Ｖと比較的低いにもかかわらず、図２の回路によって入力端子１０および１２と出力端子１４との間を伝搬する電圧に生じる遅延は、図１の回路の伝搬遅延よりも相当少ない（約３０％である）。
【００３４】
伝搬遅延がこのように減少する主要な理由の一つは、トランジスタ３２、３３、３６、および３７のゲートの各々に、端子２２および２４における比較的一定の電源電圧によって、一定の増加した電流が供給されることである。トランジスタ３２、３３、３６、および３７のゲート電圧は、スイッチング期間中に、電源端子２２または２４の電圧に一定に保たれており、このため、これらのトランジスタは、スイッチングの期間中のほとんど又は全ての時間にわたって、オン状態に保たれる。トランジスタ３２、３３、３６、および３７のゲートに印加される電圧が、電源端子２２および２４の電圧に比較的一定に保たれるので、トランジスタ３２、３３、３６、および３７の動作特性が半導体プロセス、電源電圧および温度変動の関数として変化する傾向が、図１の従来技術の回路と比べてはるかに小さくなる。図２の回路は、図１の回路によって提供されるワイドレンジの同相モードノイズ除去性能を保持しているが、これは、トランジスタ３１、３４、３５、３８、４１、および４４がタップ５８におけるＤＣ電圧によって内部的にバイアスされるからである。
【００３５】
カスコード回路６１〜６４の各々は、電源端子２２および２４における電圧の変動を補償するための負のフィードバックを備えている。例えば、電源端子２２における電圧が増加すると、タップ５８における電圧は、トランジスタ３３および３４にかかる電圧降下が増加する結果として、増加する傾向にある。しかし、電源端子２２における電圧の増加は、トランジスタ３２のゲートを正方向にさらにバイアスし、これによって、グラウンドからトランジスタ３１および３２を通じて端子５８に結合されるインピーダンスが、さらに小さくなる。このため、タップ５８は、比較的一定の電圧に保たれる。この結果として、タップ５８によってトランジスタ３１、３４、３５、および３８、ならびにトランジスタ４１および４４に印加されるバイアス電圧は、比較的一定に維持される。
【００３６】
図２の回路におけるトランジスタ３１〜３８は、２段カスコード差動バッファとして接続されていると考えることができる。カスコード回路６２および６４のトランジスタ３３、３４、３７、および３８は、電源電圧端子２２における電圧と、電源端子２２と２４の電圧間のミッドレンジの電圧、との間の同相モードレンジを有する第１の差動増幅器と考えることができる。同様に、トランジスタ３１、３２、３５、および３６を含むカスコード段６１および６３は、接地レベルと、電源端子２２と２４間のミッドレンジの電圧、との間の同相モードレンジを有する第２の差動増幅器と考えることができる。この２段カスコード差動バッファは、図２の回路に組み合わされて、レール・トゥー・レール（rail-to-rail）の同相モードレンジを提供する。すなわち、端子１０および１２に印加される電圧の同相モード変動は、接地レベルから、端子２２における１．３Ｖの正のＤＣ電源電圧（Ｖdd）までの間で、変化することができる。このレール・トゥー・レールの同相モードレンジを実現することができるのは、トランジスタ３１、３４、３５、および３８、ならびにトランジスタ４１および４４に対してタップ５８において確立される、内部自己バイアス電圧のためである。
【００３７】
本発明の特定の実施態様を図示し説明したが、特許請求の範囲に規定されている本発明の真の思想および範囲を逸脱することなく、具体的に例示し説明した実施態様の細部について変更を行うことができることは明らかであろう。
【００３８】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．同相モード除去回路を有する差動バッファを備える集積回路チップ上のクロック回路であって、
前記同相モード除去回路は、相対するＤＣ電源端子（２２、２４）の間に接続された第１のＤＣパス（３１〜３４）および第２のＤＣパス（３５〜３８）を備えており、
前記ＤＣパスの各々は、カスコード回路を成すように接続された半導体デバイス（３１、３２および３３、３４および３５、３６および３７、３８）を備えており、
前記第１のパスのタップ（５８）は、前記第１および第２のパスの半導体デバイスの制御電極にバイアス電圧を供給するように構成され、
前記第１および第２のパスの前記カスコード回路の前記半導体デバイス（３２、３３、３６、３７）のうちのいくつかの制御電極は、前記相対する電源端子に接続されるように適合された電圧によってバイアスされるように接続されていることからなる、クロック回路。
２．第１および第２の相補型出力端子を有する差動同相モード源に応答する差動バッファであって、
前記相補型出力端子における変動に応答するようにそれぞれ構成された第１および第２の相補型入力端子（１０、１２）を備えており、
第１のＤＣパス（３１〜３４）および第２のＤＣパス（３５〜３８）は、第１および第２のＤＣ電源端子（２２、２４）の間に接続されており、
各々のパスが、複数の半導体デバイスを備え、
各々の半導体デバイスが導通パスを備え、該導通パスは、前記電源端子と前記デバイスの前記導通パスを制御するための制御電極との間に接続されており、
前記第１のパスのデバイス（３１〜３４）は、前記第１の相補型入力端子（１０）における電圧に応答するように結合されて、これにより、前記第１の相補型入力端子における電圧の変化が、前記第１のパスにおける前記デバイス（３２、３３）の対の間の第１のタップ（５８）における電圧の変化に反映され、
前記第２のパスのデバイス（３５〜３８）は、前記第２の相補型入力端子（１２）における電圧に応答するように結合されて、前記第２の相補型入力端子における電圧の変化が、前記第２のパスにおける前記デバイスの対の間の第２のタップ（１４）における電圧の変化に反映されるようになっており、
第１および第２のバイアス接続が、前記第１のＤＣ電源端子（２２）と前記第１のパスの前記デバイスのうちの第１のデバイス（３２）の制御電極との間、及び、前記第２のＤＣ電源端子（２４）と前記第１のパスの前記デバイスのうちの第２のデバイス（３３）の制御電極との間にそれぞれ設けられ、
第３および第４のバイアス接続が、前記第１のＤＣ電源端子（２２）と前記第２のパスの前記デバイスのうちの第３のデバイス（３６）の制御電極との間、及び、前記第２のＤＣ電源端子（２４）と前記第２のパスの前記デバイスのうちの第４のデバイス（３７）の制御電極との間にそれぞれ設けられ、
前記第１のデバイス（３２）および前記第３のデバイス（３６）の導通パスは、前記第１のタップ（５８）と前記第２のＤＣ電源端子（２４）との間、及び、前記第２のタップ（１４）と前記第２のＤＣ電源端子（２４）との間にそれぞれ接続され、
前記第２のデバイス（３３）および前記第４のデバイス（３７）の導通パスは、前記第１のタップ（５８）と前記第１のＤＣ電源端子（２２）との間、及び、前記第２のタップ（１４）と前記第２のＤＣ電源端子（２４）との間にそれぞれ接続され、
第５のバイアス接続が、前記第１のタップ（５８）と、前記第２のパスに含まれる前記デバイスのうちの第５および第６のデバイスの電極との間に設けられて、前記第５のデバイス（３５）および前記第６のデバイス（３８）にかかる電圧は、前記第１のタップ（５８）における電圧の変化に応答するようになっており、
前記第５のデバイス（３５）の導通パスは、前記第２のタップ（１４）と前記第１の電源端子（２４）との間に接続され、
前記第６のデバイス（３８）の導通パスが、前記第２のタップ（１４）と前記第２の電源端子（２２）との間に接続されることからなる、差動バッファ。
３．前記第１のタップ（５８）と、前記第１のパスに含まれる前記デバイスのうちの第７のデバイス（３１）および第８のデバイス（３４）の制御電極との間のバイアス接続をさらに備え、
前記第７のデバイス（３１）は、前記第１のタップ（５８）と前記第１のＤＣ電源端子（２４）との間に接続され、
前記第８のデバイス（３４）は、前記第１のタップ（５８）と前記第２のＤＣ電源端子（２２）との間に接続されることからなる、上項２の差動バッファ。
４．前記第１および第２のパスが同数の前記デバイスを備えており、
前記第１のタップ（５８）と前記第１のＤＣ電源端子（２４）との間に接続された前記第１のパスの全てのデバイス（３１、３２）と、前記第２のタップ（１４）と前記第１のＤＣ電源端子（２４）との間に接続された前記第２のパスの全てのデバイス（３５、３６）が、第１の伝導性タイプであり、
前記第１のタップ（５８）と前記第２のＤＣ電源端子（２２）との間に接続された前記第１のパスの全てのデバイス（３３、３４）と、前記第２のタップ（１４）と前記第２のＤＣ電源端子（２２）との間に接続された前記第２のパスの全てのデバイス（３７、３８）が、第２の伝導性タイプである、上項２または３の差動バッファ。
５．前記パスの各々は、Ｎ個の前記デバイス（３１〜３８）を備えており、Ｎが２より大きい偶数であって、
前記第１のパスにおける第１の伝導性タイプの前記デバイス（３１、３２）のうちのＮ／２個は、前記第１のタップ（５８）と前記第１のＤＣ電源端子（２４）との間に接続され、
前記第１のパスにおける第２の伝導性タイプの前記デバイス（３３、３４）のうちのＮ／２個は、前記第１のタップ（５８）と前記第２のＤＣ電源端子（２２）との間に接続され、
前記第２のパスにおける第１の伝導性タイプの前記デバイス（３５、３６）のうちのＮ／２個は、前記第２のタップ（１４）と前記第１のＤＣ電源端子（２４）との間に接続され、
前記第２のパスにおける第２の伝導性タイプの前記デバイス（３７、３８）のうちのＮ／２個は、前記第２のタップ（１４）と前記第２のＤＣ電源端子（２４）との間に接続されることからなる、上項４の差動バッファ。
６．前記第１および第２の相補型入力端子（１０、１２）における前記同相モード信号を前記第１および第２のパスに結合するためのドライバ回路（１６）をさらに備えており、
前記ドライバ回路は、
（ａ）各々が前記第１の相補型入力端子（１０）に接続された制御電極を有する、第１の対の前記デバイス（４２、４５）と、
（ｂ）各々が前記第２の相補型入力端子（１２）に接続された制御電極を有する、第２の対の前記デバイス（４３、４６）、
を備え、
前記ドライバ回路の前記第１の対のデバイスと、前記第１のパスのデバイスと間の接続が、前記第１の相補型入力端子における電圧に応答して、前記第１のパスのデバイスの導通パスを流れる電流を制御するように構成され、
前記ドライバ回路の前記第２の対のデバイスと、前記第２のパスのデバイスとの間の接続が、前記第２の相補型入力端子における電圧に応答して、前記第２のパスのデバイスの導通パスを流れる電流を制御するように構成されることからなる、上項２乃至５のいずれかの差動バッファ。
７．前記ドライバ回路は、前記第１および第２の対のデバイス（４２、４３、４５、４６）の前記導通パスに電流を供給するように接続された他のデバイス（４１）を備え、さらに、前記第１のタップ（５８）と、前記第１および第２の対の前記デバイスの前記導通パスに電流を供給するように接続された前記デバイス（４１）の制御電極との間のバイアス接続を備える、上項６の差動バッファ。
８．差動同相モードクロックへの接続のための入力端子（１０、１２）を備え、集積回路チップ上に設けられた、上項２乃至７のいずれかの差動バッファ。
【００３９】
【発明の効果】
本発明によれば、同相モード除去性能が高く、かつ、バッファ出力端子に対するバッファの入力端子における双レベル遷移間の伝搬遅延時間が短い、新規で改良された差動バッファが提供される。さらに、高い同相モード除去性能を有し、半導体プロセス、電源電圧の変化、および温度変動に起因するスキューを最小限にする、新規で改良された集積回路差動バッファが提供される。
【図面の簡単な説明】
【図１】ワイドレンジの同相モードノイズ除去機能を有する、従来技術のアナログ差動増幅器の回路図である。
【図２】本発明の好適な実施態様に従う、パルスタイプ信号を処理するための差動増幅器の回路図である。
【符号の説明】
１０、１２  入力端子
１４  出力端子
１６  ドライバ回路
２２  正のＤＣ電源端子
２４  接地端子
３１〜３４  第１のＤＣパス（またはトランジスタ）
３５〜３８  第２のＤＣパス（またはトランジスタ）
４１〜４６  半導体デバイス（またはトランジスタ）
５８  タップ（端子）
【図１】
0003808306.tif 000002
【図２】
0003808306.tif 000003