(57)【特許請求の範囲】
【請求項１】
画素単位で与えられる画像データに基づく画像を補間処理により任意の比率で以て拡大／縮小する変換を行う画像処理装置において、
上記画素データのフィールド単位での書き込みまたは読み出しを行うためのフィールドメモリと、
それぞれ水平方向および垂直方向の拡大または縮小の際の倍率の逆数を用いて演算した結果に基づき上記フィールドメモリに書き込まれた画素データの読み出しを行うためのアドレスを生成して上記フィールドメモリに供給すると共に、水平方向および垂直方向の補間係数とこれらの補間係数の１に対する補数とを供給する補間係数発生手段と、
上記フィールドメモリの前段に設けられ、縮小の際に縮小用補間処理が行われる縮小用補間手段と、
上記フィールドメモリの後段に設けられ、拡大の際に拡大用補間処理が行われる拡大用補間手段と
を備え、
上記縮小用補間手段は、
画素データに対して１画素分の遅延を行う第１の遅延部を有し、上記画素データと、上記第１の遅延部により１画素分の遅延が行われた画素データとに対して上記水平方向の補間係数および該補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行う第１の水平補間手段と、
１水平ライン分のデータを書き込むことができる第１のラインメモリを有し、上記第１の水平補間手段による上記補間処理の結果と、該補間処理の結果を上記第１のラインメモリにより１水平期間分遅延させた演算結果とに対して上記垂直方向の補間係数および該補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行う第１の垂直補間手段と
からなり、
上記補間係数発生手段は、拡大処理の際に、上記フィールドメモリに書き込まれた画素データを、拡大率に応じて２度読みするように制御し、
上記拡大用補間手段は、
上記フィールドメモリから読み出された画素データを１水平ライン分遅延させる第２のラインメモリと、
上記第２のラインメモリから読み出された画素データを１水平ライン分遅延させる第３のラインメモリと、
上記フィールドメモリから読み出された画素と、上記第２のラインメモリにより遅延させた画素データとのうち何れか一方を、上記第３のラインメモリから読み出された画素データに対して垂直方向に隣り合う画素を組み合わせるように選択する第１のスイッチ手段と
を有し、上記第１のスイッチ手段により組み合わせられたこれらの画素データに対して上記垂直方向の補間係数および該補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行う第２の垂直補間手段と、
上記第２の垂直補間手段から出力された画素データを１画素分遅延させる第２の遅延部と、
上記第２の遅延部から読み出された画素データを１画素分遅延させる第３の遅延部と、
上記第２の垂直補間手段から出力された画素データと、上記第２の遅延部により遅延させた画素データとのうち何れか一方を、上記第３の遅延部から読み出された画素データに対して水平方向に隣り合う画素を組み合わせるように選択する第２のスイッチ手段と
を有し、上記第２のスイッチ手段により組み合わされたこれらの画素データに対して上記水平方向の補間係数および該補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行う第２の水平補間手段と
からなり、
拡大の際に上記縮小用補間処理を停止し、縮小の際に上記拡大用補間処理を停止するようにした
ことを特徴とする画像処理装置。
【請求項２】
請求項１に記載の画像処理装置において、
上記補間処理は、線形補間であることを特徴とする画像処理装置。
【請求項３】
画素単位で与えられる画像データに基づく画像を補間処理により任意の比率で以て拡大／縮小する変換を行う画像処理方法において、
それぞれ水平方向および垂直方向の拡大または縮小の際の倍率の逆数を用いて演算した結果に基づき上記画素データのフィールド単位での書き込みまたは読み出しを行うためのフィールドメモリに書き込まれた画素データの読み出しを行うためのアドレスを生成して、上記フィールドメモリに書き込まれた画素データを読み出し、
上記倍率の逆数を用いて演算することで水平方向および垂直方向の補間係数とこれらの補間係数の１に対する補数とを算出し、
上記フィールドメモリの前段で縮小の際に行われる縮小用補間処理と、上記フィールドメモリの後段で拡大の際に行われる拡大用補間処理とのうち何れか一方を実行させ、他方を停止させるように制御するようにされ、
上記縮小用補間処理は、
上記画素データと、１画素分の遅延が行われた画素データとに対して上記水平方向の補間係数および該補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行い、
上記水平方向の上記補間処理の結果と、該補間処理の結果を１水平期間分遅延させた演算結果とに対して上記垂直方向の補間係数および該補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行い、
拡大処理の際に、上記フィールドメモリに書き込まれた画素データを、拡大率に応じて２度読みするように制御し、
上記拡大用補間処理は、
上記フィールドメモリから読み出された画素と、上記フィールドメモリから読み出された画素データを１水平ライン分遅延させた画素データとのうち何れか一方を、上記画素データを１水平ライン分遅延させた画素データをさらに１水平ライン分遅延させた画素データに対して垂直方向に隣り合う画素を組み合わせるように選択し、これら組み合わせられた画素データに対して上記垂直方向の補間係数および該補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行い、
上記垂直方向に補間処理された画素データと、該画素データを１画素分遅延させた画素データとのうち何れか一方を、上記画素データを１画素分遅延させた画素データをさらに１画素分遅延させた画素データに対して水平方向に隣り合う画素を組み合わせるように選択し、これら組み合わされた画素データに対して上記水平方向の補間係数および該補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行う
ことを特徴とする画像処理方法。
【請求項４】
請求項３に記載の画像処理方法において、
上記補間処理は、線形補間であることを特徴とする画像処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えば放送局などにおける特殊効果装置，テレビジョンセット，あるいはビデオテープレコーダに対して適用できる、画像を任意の比率で拡大／縮小するための画像処理装置および処理方法に関する。
【０００２】
【従来の技術】
画像の、例えばＣＲＴといったディスプレイ上への表示は、固定的な画素で以てなされる。このような画像を、画質の劣化を防ぎつつ任意の比率で拡大／縮小する際の補間方法として、線形補間が知られている。この線形補間とは、拡大／縮小した画像（以下、変換画像と称する）における任意の点（画素）の、拡大／縮小前の元の画像（以下、原画像と称する）上での位置を求め、原画像における、求められた位置の近傍４点の画素の濃淡値に基づき、変換画像における、上述の点の濃淡値を求めるものである。
【０００３】
例えば、図８に示されるように、原画像１００を任意の倍率ｋ、例えば１．３倍に拡大し変換画像１０１を形成する場合について説明する。先ず、変換画像１０１上の点Ａが原画像１００において対応する点ａを求める。点ａの座標は、点Ａの座標値を倍率ｋで割ることで求めることができる。例えば、点Ａの座標がＡ（５，３）であるとすると、点ａは、ａ（５／１．３，３／１．３）＝ａ（３．８４６２，２．３０７７）と求められる。
【０００４】
この座標を求められた点ａは、図９に示されるように、ａ00（３，２），ａ10（４，２），ａ01（３，３），ａ11（４，３）でそれぞれ表される、近傍４点によって囲まれた範囲内に存在する。これら４点の画素の濃淡値（画素データ）と、点ａの位置の近傍４点によって囲まれた範囲内における内分比ｐ，ｑとの積和値により、点ａの濃淡値を求めることができる。この点ａの濃淡値は、次に示す数式（１）によって求められる。
【０００５】
【数１】
0003747523.tif 000002
【０００６】
この点ａの濃淡値は、変換座標における点Ａの濃淡値と等しい。したがって、この数式（１）による計算を変換画像上の全ての画素について行うことで画素の補間がなされ、変換画像を得ることができる。内分比ｐ，ｑは、この補間の際の水平および垂直方向の補間係数にそれぞれ相当する。なお、この処理において、変換座標上の点から原画像上の点への写像によって計算を行うのは、画素抜けを防ぐためである。
【０００７】
図１０は、この処理を実現するための構成の一例を示す。入力端１１０から原画像の画像データが供給される。供給されたこの原画像データは、ローパスフィルタ１１１，１１２において垂直方向および水平方向に対してローパス処理を施され、フィールドメモリ１１３ａ，１１３ｂ，１１３ｃ，および１１３ｄに対して書き込まれる。これらメモリ１１３ａ，１１３ｂ，１１３ｃ，および１１３ｄには、同一の原画像データがそれぞれ書き込まれる。
【０００８】
上述の変換画像における任意の画素Ａの、原画像における点ａの位置が所定の方法によって求められる。この点ａの位置に基づき、点ａ近傍の４点の画素の座標ａ00，ａ10，ａ01，およびａ11がそれぞれ求められる。これら座標ａ00，ａ10，ａ01，およびａ11に基づきこれら座標に対応する画素の濃淡値（画素データ）をフィールドメモリ１１３ａ，１１３ｂ，１１３ｃ，および１１３ｄからそれぞれ読み出すためのアドレスが生成され、生成されたこれらアドレスがメモリ１１３ａ，１１３ｂ，１１３ｃ，および１１３ｄに対してそれぞれ供給される（図示しない）。
【０００９】
フィールドメモリ１１３ａ，１１３ｂ，１１３ｃ，および１１３ｄから、座標ａ00，ａ10，ａ01，およびａ11に対応する画素の濃淡値が同時に読み出される。読み出されたこれら濃淡値は、上述の数式（１）の演算を実現すべく例えば複数の乗算器および加算器によって構成された垂直，水平補間回路１１４に対して供給される。垂直，水平補間回路１１４において、供給された座標ａ00，ａ10，ａ01，およびａ11に対応する画素の濃淡値に基づき数式（１）の演算が行われることによって補間がなされ、変換Ａ画像上の画素Ａの濃淡値が求められる。求められた濃淡値は、出力端１１５に導出される。
【００１０】
このような補間処理が変換画像上の全ての画素に対してなされることによって、原画像を例えば１．３倍に拡大した変換画像が得られる。
【００１１】
【発明が解決しようとする課題】
ところで、この従来の方法においては、変換画像上の画素Ａの濃淡値を求めるためには、上述したように、原画像における４点の濃淡値がリアルタイムで必要となる。さらに、この４点の座標値は、変換画像の大きさ、すなわち、変換画像の原画像に対する縮小／拡大率に応じて変化する。そのため、同一の原画像データが書き込まれた、ランダムアクセスが可能な４つのフィールドメモリ１１３ａ，１１３ｂ，１１３ｃ，および１１３ｄが必要とされた。そのため、装置コストが高くつくという問題点があった。
【００１２】
また、上述の数式（１）は、掛け算の項が８個あるため、この数式（１）を実現するためには、掛け算器が８個必要とされ、この点でも装置コストが高くついていた。
【００１３】
従来では、このコストの問題から、補間方法として、最近傍法が用いられていた。これは、変換画像における任意の画素Ａの、原画像における点ａの位置に最も近傍の画素を画素Ａとして用いるもので、補間の精度が悪く、高画質を得ることができなかった。
【００１４】
また、上述したように、従来技術による構成では、フィールドメモリの後段に、縮小／拡大用の線形補間回路が必要となる問題点があった。
【００１５】
したがって、この発明の目的は、より少ないフィールドメモリで以て、高画質で任意の倍率での画像の拡大／縮小を行うことができる画像処理装置および処理方法を提供することにある。
【００１６】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、画素単位で与えられる画像データに基づく画像を補間処理により任意の比率で以て拡大／縮小する変換を行う画像処理装置において、画素データのフィールド単位での書き込みまたは読み出しを行うためのフィールドメモリと、それぞれ水平方向および垂直方向の拡大または縮小の際の倍率の逆数を用いて演算した結果に基づきフィールドメモリに書き込まれた画素データの読み出しを行うためのアドレスを生成してフィールドメモリに供給すると共に、水平方向および垂直方向の補間係数とこれらの補間係数の１に対する補数とを供給する補間係数発生手段と、フィールドメモリの前段に設けられ、縮小の際に縮小用補間処理が行われる縮小用補間手段と、フィールドメモリの後段に設けられ、拡大の際に拡大用補間処理が行われる拡大用補間手段とを備え、縮小用補間手段は、画素データに対して１画素分の遅延を行う第１の遅延部を有し、画素データと、第１の遅延部により１画素分の遅延が行われた画素データとに対して水平方向の補間係数および補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行う第１の水平補間手段と、１水平ライン分のデータを書き込むことができる第１のラインメモリを有し、第１の水平補間手段による補間処理の結果と、補間処理の結果を第１のラインメモリにより１水平期間分遅延させた演算結果とに対して垂直方向の補間係数および補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行う第１の垂直補間手段とからなり、補間係数発生手段は、拡大処理の際に、フィールドメモリに書き込まれた画素データを、拡大率に応じて２度読みするように制御し、拡大用補間手段は、フィールドメモリから読み出された画素データを１水平ライン分遅延させる第２のラインメモリと、第２のラインメモリから読み出された画素データを１水平ライン分遅延させる第３のラインメモリと、フィールドメモリから読み出された画素と、第２のラインメモリにより遅延させた画素データとのうち何れか一方を、第３のラインメモリから読み出された画素データに対して垂直方向に隣り合う画素を組み合わせるように選択する第１のスイッチ手段とを有し、第１のスイッチ手段により組み合わせられたこれらの画素データに対して垂直方向の補間係数および補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行う第２の垂直補間手段と、第２の垂直補間手段から出力された画素データを１画素分遅延させる第２の遅延部と、第２の遅延部から読み出された画素データを１画素分遅延させる第３の遅延部と、第２の垂直補間手段から出力された画素データと、第２の遅延部により遅延させた画素データとのうち何れか一方を、第３の遅延部から読み出された画素データに対して水平方向に隣り合う画素を組み合わせるように選択する第２のスイッチ手段とを有し、第２のスイッチ手段により組み合わされたこれらの画素データに対して水平方向の補間係数および補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行う第２の水平補間手段とからなり、拡大の際に縮小用補間処理を停止し、縮小の際に拡大用補間処理を停止するようにしたことを特徴とする画像処理装置である。
【００１８】
また、この発明は、上述した課題を解決するために、画素単位で与えられる画像データに基づく画像を補間処理により任意の比率で以て拡大／縮小する変換を行う画像処理方法において、それぞれ水平方向および垂直方向の拡大または縮小の際の倍率の逆数を用いて演算した結果に基づき画素データのフィールド単位での書き込みまたは読み出しを行うためのフィールドメモリに書き込まれた画素データの読み出しを行うためのアドレスを生成して、フィールドメモリに書き込まれた画素データを読み出し、倍率の逆数を用いて演算することで水平方向および垂直方向の補間係数とこれらの補間係数の１に対する補数とを算出し、フィールドメモリの前段で縮小の際に行われる縮小用補間処理と、フィールドメモリの後段で拡大の際に行われる拡大用補間処理とのうち何れか一方を実行させ、他方を停止させるように制御するようにされ、縮小用補間処理は、画素データと、１画素分の遅延が行われた画素データとに対して水平方向の補間係数および補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行い、水平方向の補間処理の結果と、補間処理の結果を１水平期間分遅延させた演算結果とに対して垂直方向の補間係数および補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行い、拡大処理の際に、フィールドメモリに書き込まれた画素データを、拡大率に応じて２度読みするように制御し、拡大用補間処理は、フィールドメモリから読み出された画素と、フィールドメモリから読み出された画素データを１水平ライン分遅延させた画素データとのうち何れか一方を、画素データを１水平ライン分遅延させた画素データをさらに１水平ライン分遅延させた画素データに対して垂直方向に隣り合う画素を組み合わせるように選択し、これら組み合わせられた画素データに対して垂直方向の補間係数および補間係数の１に対する補数を用いて演算することで垂直方向に補間処理を行い、垂直方向に補間処理された画素データと、画素データを１画素分遅延させた画素データとのうち何れか一方を、画素データを１画素分遅延させた画素データをさらに１画素分遅延させた画素データに対して水平方向に隣り合う画素を組み合わせるように選択し、これら組み合わされた画素データに対して水平方向の補間係数および補間係数の１に対する補数を用いて演算することで水平方向に補間処理を行うことを特徴とする画像処理方法である。
【００１９】
上述したように、この発明は、縮小処理はフィールドメモリの前段で行われ、拡大処理はフィールドメモリの後段で行われ、さらに、水平方向の補間処理と垂直方向の補間処理とが直列的に行われるようにされているため、画像の任意の倍率での拡大または縮小を少ないフィールドメモリで行うことができる。
【００２０】
【発明の実施の形態】
以下、この発明の実施の第１の形態について説明する。この発明では、上述の数式（１）を、水平方向の補間係数ｐおよび垂直方向の補間係数ｑに関する式にそれぞれ変形する。そして、この変形結果に基づき、水平および垂直方向に対する補間処理を個別に直列的に行い、また、拡大および縮小の処理をそれぞれ別処理とすることで、画像の拡大／縮小を少ないフィールドメモリで行うことを可能としている。
【００２１】
上述の数式（１）は、補間係数ｐおよびｑで括ることによって、それぞれ数式（２）および数式（３）のように変形される。
【００２２】
【数２】
Ａ＝(１−ｐ)・{(１−ｑ)・ａ00＋ｑ・ａ01}＋ｐ・{(１−ｑ)・ａ10＋ｑ・ａ11}    ・・・（２）
【００２３】
【数３】
0003747523.tif 000003
【００２４】
これらの式から、水平方向および垂直方向とので別々に補間処理を行っても、処理結果として同じ濃淡値ａが得られることがわかる。すなわち、例えば数式（３）では、第ｎラインにおける隣り合った２点ａ00，ａ10および第ｎ＋１ラインにおける隣り合った２点ａ01，ａ11にそれぞれ補間係数ｐに基づき補間処理を行う。そして、これらの結果に対して補間係数ｑに基づき補間処理を行うことによって、変換画像における点Ａを原画像に対応させた、原画像における点ａの濃淡値ａが求められる。
【００２５】
このように、水平方向および垂直方向での処理が分離可能とされ、且つ、処理の順番によらず結果が等しくなることから、変換画像上の画素Ａの濃淡値を求めるために従来４点必要とされた濃淡値が、隣り合った２点の濃淡値で済むようになる。したがって、２つのフィールドメモリで補間処理を行うことができる。
【００２６】
図１は、上述のような方法で以て補間処理を行う、この発明の実施の第１の形態における画像処理装置の構成の一例を示す。縮小時の折り返し歪を防ぐために、入力端１から供給された原画像データは、垂直方向にローパス処理を行うローパスフィルタ２および水平方向にローパス処理を行うローパスフィルタ３をそれぞれ介して、フィールドメモリ４ａ，４ｂに書き込まれる。これらメモリ４ａおよび４ｂとには、同一の原画像データがそれぞれ書き込まれる。
【００２７】
原画像に対する拡大／縮小の際の横方向の倍率ｋx および縦方向の倍率ｋy とが所定の方法で以て予め設定される。この設定は、例えばこの画像処理装置がテレビジョンセットに対して組み込まれた場合には、セットのパネル面や、赤外線変調によるリモートコントロールコマンダに設けられた、方向キーなどの入力装置によるユーザからの指示によってなされる。
【００２８】
補間係数発生器５０において、補間係数ｐ，ｑ，およびこれらの１に対する補数１−ｐ，１−ｑがそれぞれ発生されると共に、フィールドメモリ４ａ，４ｂからの画素データの読み出しの際の読み出しアドレスが発生される。図２は、この補間係数発生器５０の構成の一例を示す。割り算器５１に対して、倍率ｋx および倍率ｋy とがそれぞれ供給される。割り算器５１において、倍率ｋx および倍率ｋy の逆数１／ｋx および１／ｋy がそれぞれ算出される。算出された１／ｋx および１／ｋy は、それぞれラッチ回路５２および５８のラッチ入力端に供給される。なお、ここでは、煩雑さを避けるため、拡大／縮小が原画像の縦横の比率を保ったままなされるとし、ｋ＝ｋx ＝ｋy とする。
【００２９】
水平方向の倍率の逆数１／ｋx は、ラッチ回路５２に供給される。このラッチ回路５２は、供給された信号をラッチし、サンプリングクロックｆs のタイミングで、このラッチされた信号を出力する。ラッチ回路５２から出力された倍率の逆数１／ｋx は、加算器５３の一方の入力端に供給される。加算器５３の出力は、ラッチ回路５５およびアドレス発生回路５６に供給されると共に、ラッチ回路５４に供給される。このラッチ回路５４は、上述のラッチ回路５２と同様に、クロックｆs のタイミングで以て、ラッチした信号を出力する。このラッチ回路５４の出力は、加算器５３の他方の入力端に供給される。すなわち、ラッチ回路５２から加算器５３に対して供給された倍率の逆数１／ｋx は、加算器５３において、１ｆs 分遅れた加算器５３の出力と加算されることによって累積加算され、累積倍率Σ（１／ｋx ）とされる。
【００３０】
累積倍率Σ（１／ｋx ）は、アドレス発生回路５６およびラッチ回路５５に供給される。アドレス発生回路５６では、供給された累積倍率Σ（１／ｋx ）から整数部が抽出される。一方、ラッチ回路５５では、供給された累積倍率Σ（１／ｋx ）から小数部が抽出され、補間係数ｐとされる。この補間係数ｐは、直接的に補間係数発生器５０から出力されると共に、供給された値の１に対する補数を出力する反転回路２０に供給され、係数ｐの１に対する補数１−ｐが出力される。
【００３１】
一方、割り算器５１から出力された垂直方向の倍率の逆数１／ｋy に対しても、垂直補間係数発生回路において、上述の倍率の逆数１／ｋx と同様の処理が行われる。すなわち、垂直方向の倍率の逆数１／ｋy は、水平周波数クロックｆh のタイミングで以てラッチした信号を出力する、ラッチ回路５８に供給される。ラッチ回路５８からクロックｆh に基づいたタイミングで出力された倍率の逆数１／ｋy は、加算器５９の一方の入力端に供給される。加算器５９の出力は、ラッチ回路６０およびアドレス発生回路５６に供給されると共に、クロックｆh に基づくタイミングでラッチした信号を出力するラッチ回路６１に供給される。このラッチ回路６１の出力は、加算器５９の他方の入力端に供給される。これにより、倍率の逆数１／ｋy が累積加算され、累積倍率Σ（１／ｋy ）とされる。
【００３２】
累積倍率Σ（１／ｋy ）は、アドレス発生回路５６およびラッチ回路６０に供給される。アドレス発生回路５６では、供給された累積倍率Σ（１／ｋy ）から整数部が抽出される。一方、ラッチ回路６０では、供給された累積倍率Σ（１／ｋy ）から小数部が抽出され、補間係数ｑとされ直接的に補間係数発生器５０から出力されると共に、供給された値の１に対する補数を出力する反転回路６２に供給される。反転回路２１において、補間係数ｑに基づき係数ｑの１に対する補数１−ｑが出力される。
【００３３】
アドレス発生回路５６において、変換画像における画素の濃淡値を求めるための、原画像おける２点の座標をフィールドメモリ４ａ，４ｂからそれぞれ読み出すためのアドレスが、供給された累積倍率の逆数１／ｋx および１／ｋy の整数部の値に基づき発生される。すなわち、ｋ＝ｋx ＝ｋy であるこの例では、設定された倍率ｋに基づき、変換画像における任意の画素Ａを原画像に対応させた点ａの位置が所定の方法によって求められる。この点ａの位置に基づき、点ａ近傍の、同一のライン上の２点の画素の座標ａ00およびａ10がそれぞれ求められる。これら座標ａ00およびａ10に基づきこれら座標に対応する画素の濃淡値（画素データ）をフィールドメモリ４ａおよび４ｂからそれぞれ読み出すためのアドレスが生成される。発生されたこれらアドレスは、メモリ４ａ，４ｂに対してそれぞれ供給される。
【００３４】
フィールドメモリ４ａおよび４ｂから、座標ａ00およびａ10に対応する画素の濃淡値が同時に読み出される。読み出されたこれら濃淡値は、スイッチ回路５に供給される。スイッチ回路５は、原画像の拡大を行うか縮小を行うかによって切り換えられる。例えば倍率ｋ＝０．８で以て原画像の縮小を行う場合には、スイッチ回路５の選択により、メモリ４ａおよび４ｂから読み出された濃淡値が画像縮小部６の水平補間回路７に供給される。水平補間回路７では、１水平ライン毎に画素単位で補間処理が行われる。補間処理が行われた濃淡値は、垂直補間回路８に供給される。水平補間回路７では、各ラインのそれぞれ対応する画素において補間処理が行われる。これら水平補間回路７および垂直補間回路８における補間処理について説明する。
【００３５】
図３は、原画像上の隣り合った２点の濃淡値から、補間係数ｐに基づいて、変換画像の点Ａを原画像における点ａに対応させたときの、点ａにおける濃淡値ａを求める様子を概略的に示す。水平補間回路７は、例えば加算器，乗算器，１サンプリング分のディレイを有する１サンプルディレイなどから成る。補間係数発生器５０から供給された係数ｐおよびｐの１に対する補数１−ｐとによって、フィールドメモリ４ａ，４ｂから供給された２点の画素データに対して上述の数式（３）における、ｐの項が含まれる括弧内の演算、例えば（１−ｐ）・ａ00＋ｐ・ａ10が画素毎に行われ、水平方向における線形補間がなされる。この場合、掛け算の項が２個あるため、掛け算器が２個必要とされる。
【００３６】
図３に示されるように、この処理では、ｐ＝１、すなわち１−ｐ＝０となる場合に画素ａ10の項が０となり、実質的に画素の間引きが発生する。水平方向の補間係数であるｐおよび１−ｐは、画素毎に計算されるが、この画素間引きが発生する位置ではこれら補間係数の計算をする必要がない。画素間引きが発生するタイミングは、縮小の際の倍率ｋが決まれば一意に決定される。そのため、この画素間引きが発生するタイミングでは係数計算処理を行わない。これにより、演算処理の軽減が図られる。水平補間回路７によるこの演算結果は、垂直補間回路８に供給される。
【００３７】
垂直補間回路８は、例えば加算器，乗算器，１水平ライン分のデータを書き込むことができるラインメモリから成る。回路８に供給された演算結果は、順次このラインメモリに書き込まれる。補間係数発生器５０から、補間係数ｑおよび係数ｑの１に対する補数１−ｑがこの垂直補間回路８に供給される。これらｑおよび１−ｑとによって、水平補間回路７から供給された演算結果と、上述のラインメモリから読み出された１水平期間分のディレイを有する演算結果とに対して、上述の数式（３）の演算が行われることによって、濃淡値ａが得られる。この際、上述の水平補間回路７の場合と同様に、ｑ＝１のタイミングで以て間引きが行われる。
【００３８】
このようにして間引かれながら得られた濃淡値ａは、順次フィールドメモリ９に書き込まれる。そして、書き込まれた濃淡値ａは、このフィールドメモリ９から所定のタイミングで以て読み出され、上述のスイッチ回路５に対応して端子を選択されるスイッチ回路１０を介して出力端１１に導出される。
【００３９】
一方、原画像の拡大の際の処理も、上述した縮小の際の処理と同様になされる。すなわち、入力端子から供給された原画像データは、ローパスフィルタ２，３を介してフィールドメモリ４ａおよび４ｂに書き込まれる。メモリ４ａおよび４ｂから画像データが読み出され、スイッチ回路５の選択に基づき画像拡大部１２に供給される。そして、この画像拡大部１２で、水平補間回路１３および垂直補間回路１４で、補間係数発生器５０から供給された係数ｐ，１−ｐ，ｑ，および１−ｑにより上述の数式（３）に基づいた演算がなされ、線形補間処理がなされる。この場合、数式（３）の、ｐの項が含まれる括弧内は、水平補間回路１３において既に計算されているため、掛け算の項が２個だけの計算で済む。
【００４０】
補間処理された画像データは、スイッチ回路１０の選択によって出力端１１に導出される。なお、この拡大の際には、画素の間引きが発生しないため、上述の縮小の例と異なり、補間処理後のフィールドメモリの必要が無い。
【００４１】
次に、この発明の実施の第２の形態について説明する。上述の実施の第１の形態では、補間処理のための２つのフィールドメモリおよび原画像縮小の際の間引きのためのフィールドメモリとの３つのフィールドメモリが必要とされた。第１の実施例における構成をさらに工夫することで、１つのフィールドメモリで画像の拡大／縮小を実現することが出来る。図４は、この、１つのフィールドメモリで以て画像の拡大／縮小を実現するための、この実施の第２の形態における画像処理装置の構成の一例を示す。
【００４２】
この図４に示される画像処理装置を構成する回路のそれぞれには、例えば図示されないＣＰＵにおいて所定の方法で以て生成されたコントロール信号が供給される。これらの回路は、このコントロール信号に基づきそれぞれ制御される。また、補間係数発生器５０における補間係数ｐ，ｑおよびこれら係数ｐ，ｑの１に対する補数１−ｐ，１−ｑは、上述の実施の第１の形態の例と同様にして発生される。
【００４３】
この画像処理装置において、原画像の縮小時には、フィールドメモリ２７およびメモリ２７より前の構成が用いられる。メモリ２７以降の構成は、上述のコントロール信号によって、例えば信号が素通りするように制御されることによってキャンセルされる。一方、原画像の拡大時には、フィールドメモリ２７およびメモリ２７より後の構成が用いられ、メモリ２７以前の構成は、上述のコントロール信号によってキャンセルされる。
【００４４】
先ず、原画像の縮小について説明する。原画像データが端子２０からローパスフィルタ２１に供給される。ローパスフィルタ２１でローパス処理された原画像データは、直接的に水平補間回路２３の一方の入力端に供給されると共に、１サンプリングクロック分のディレイを有する１サンプルディレイ２２を介して水平補間回路２３の他方の入力端に供給される。この１サンプルディレイ２２は、例えばＤフリップフロップによって構成することができる。こうして、水平補間回路２３の一方および他方の入力端には、水平方向に隣り合った画素のデータが順次供給される。
【００４５】
補間係数発生器５０から、補間係数ｐおよびｐの１に対する補数１−ｐが水平補間回路２３に対して供給される。水平補間回路２３において、一方および他方の入力端に供給された、画素ａ00，ａ10の濃淡値および補間係数ｐならびに１−ｐとで以て、上述の数式（２）における括弧内の演算、例えば（１−ｐ）・ａ00＋ｐ・ａ10がなされ、線形補間がなされる。なお、上述の実施の第１の形態と同様に、ｐ＝１、すなわち１−ｐ＝０となる場合に画素の間引きが発生する。このときには、例えば、補間係数発生器５０において動作のスキップを行い、補間係数の計算をしないようにすることができる。
【００４６】
水平補間回路２３での演算結果ＡH は、順次ローパスフィルタ２４に供給される。そして、この演算結果ＡH は、ローパスフィルタ２４でローパス処理を施され、直接的に垂直補間回路２６の一方の入力端に供給されると共に、１ライン分のデータを記憶できるラインメモリ２５に書き込まれる。ラインメモリ２５から、順次データが読み出され、読み出されたデータＡH ’が垂直補間回路２６の他方の入力端に供給される。すなわち、垂直補間回路２６の一方および他方の入力端には、変換画像上での垂直方向に隣り合った画素に対応するデータＡH ，ＡH ’が順次供給される。
【００４７】
補間係数発生器５０から補間係数ｑおよびｑの１に対する補数１−ｑが垂直補間回路２６に対して供給される。垂直補間回路２６において、一方および他方の入力端に供給された画素データと、補間係数ｑおよび係数ｑの１に対する補数１−ｑとで以て、上述の数式（３）における演算がなされる。一方および他方の入力端に供給されたデータＡH およびＡH ’は、上述した水平補間回路２３において既に数式（２）の括弧内の演算がなされた結果であるため、ＡH ×（１−ｑ）＋ＡH ’×ｑを計算することで線形補間がなされ、変換画像上の点Ａの濃淡値Ａを求めることができる。
【００４８】
なお、この垂直補間回路２６においても、水平補間回路２３と同様にして、ｑ＝１、すなわち１−ｑ＝０となる場合に画素の間引きが発生する。このときには、補間係数発生器５０において補間係数の発生をしないようにすることができる。このようにして得られた変換画像上の点Ａの濃淡値は、フィールドメモリ２７に順次書き込まれる。上述したように、このメモリ２７に書き込まれる濃淡値は、水平補間回路２３および垂直補間回路２６において、水平方向および垂直方向での間引きがそれぞれなされている。
【００４９】
フィールドメモリ２７に書き込まれた変換画像上の濃淡値、すなわち画素データは、コントロール信号によるアドレス制御に基づき読み出される。上述したように、画像の縮小の際には、フィールドメモリ２７以降の構成に対して処理をキャンセルするようにコントロール信号に基づいて制御される。したがって、メモリ２７から読み出された、補間され間引きされた画素データは、出力端３６に直接的に導出される。
【００５０】
次に、原画像の拡大について説明する。上述したように、拡大の際には、フィールドメモリ２７以前の構成に対して処理をキャンセルするようにコントロール信号に基づいて制御される。したがって、入力端２０から供給された原画像データは、フィールドメモリ２７に対して直接的に書き込まれる。
【００５１】
メモリ２７に書き込まれた原画像データは、コントロール信号によるアドレス制御に基づき読み出される。この読み出しの際に、拡大率ｋ（この例では、ｋ＝ｋx ＝ｋy ＝１．３とする）に応じて２度読みがなされる。これは、拡大処理において、垂直方向の補間処理を行う際には隣り合った複数ラインのデータが常に同時に必要とされるためである。図５は、この拡大の際の処理を示す。この図において、縦軸は下方向に向けて時間の経過を表す。ｋ≦２の条件下での垂直方向の補間は、隣り合った３ラインのデータが必要とされる。そのため、この例では、図４に示されるように、２つのラインメモリ２８および２９が設けられる。
【００５２】
補間係数発生回路５０において発生されたアドレスに基づき、原画像の画素データがフィールドメモリ２７から順次読み出される。この読み出しに伴い、補間係数発生器５０から補間係数ｑおよび係数ｑの１に対する補数１−ｑが後述する垂直補間回路３１に供給される。また、補間係数発生器５０から補間係数ｐおよび係数ｐの１に対する補数１−ｐが後述する水平補間回路３５に供給される。
【００５３】
上述したように、フィールドメモリ２７からの画素データの読み出しは、１／ｋの累積値であるｎ／ｋの整数部の値に基づいて生成された読み出しアドレスに従いなされる。ライン単位の読み出しを考えた場合、ｋ＝１．３であるこの例では、読み出しが開始される最初のラインを第０ラインとした場合、０／ｋ＝０，１／ｋ＝０．７７，２／ｋ＝１．５４，３／ｋ＝２．３１，４／ｋ＝３．０８，５／ｋ＝３．８５，６／ｋ＝４．６２，７／ｋ＝５．３８，８／ｋ＝６．１５，９／ｋ＝６．９２，１０／ｋ＝７．６９，・・・とされる計算結果の整数部の値に基づき、図５のＨ0 に示されるように、第０ライン，第３ライン，第６ライン，・・・が２度読みされる。この２度読みは、１ラインの中での画素データの読み出しにおいても、同様に行われる。
【００５４】
このようにフィールドメモリ２７から読み出された画素データは、コントロール信号によって接続を制御されるスイッチ回路３０の一方の入力端に供給されると共に（図５の画素データＨ0 ）、ラインメモリ２８において１ライン分遅延させられ（図５の画素データＨ1 ）、スイッチ回路３０の他方の入力端に供給される。またそれと共に、ラインメモリ２８から読み出された画素データは、ラインメモリ２９においてさらに１ライン分遅延させられ（図５の画素データＨ2 ）垂直補間回路３１の他方の入力端に供給される。
【００５５】
図５に示されるように、コントロール信号に基づくスイッチ回路３０の制御により、ラインメモリ２９から読み出された画素データＨ2 に対して、画素データＨ0 およびＨ1 のうち垂直方向に隣り合う２つの画素が選択され組み合わされる。この選択は、図５中に長円形および丸で囲んであるように、２度読みが行われる画素に対しては画素Ｈ0 が画素Ｈ2 と組み合わされ、２度読みが行われた画素に対しては画素Ｈ1 が画素Ｈ2 と組み合わされるようになされる。垂直補間回路３１において、画素データＨ2 と、画素データＨ0 およびＨ1 のうち選択された画素データとによって補間処理がなされる。この補間処理は、これら２つの画素データと補間係数ｑおよび係数ｑの１に対する補数１−ｑによって、上述の数式（３）を用いてなされる。
【００５６】
垂直補間回路３１の出力Ｖ0 は、コントロール信号によって接続を制御されるスイッチ回路３４の一方の入力端に供給されると共に、１サンプルディレイ３２において１画素分遅延させられスイッチ回路３４の他方の入力端に供給される。また、それと共に、１サンプルディレイ３２から読み出された画素データは、１サンプルディレイ３３においてさらに１画素分遅延させられ水平補間回路３５の他方の入力端に供給される。
【００５７】
水平補間回路３５での処理は、上述の垂直補間回路３１での処理と同様なものである。すなわち、コントロール信号に基づくスイッチ回路３４の制御によって、スイッチ回路３４の一方の一方および他方の入力端に供給されたデータＶ0 およびＶ1 のうち、１サンプルディレイ３３から供給されたデータＶ2 と隣り合ったデータが選択される。このように選択されたデータＶ0 あるいはＶ1 とデータＶ2 とが水平補間回路３５に供給される。水平補間回路３５において、これら２つのデータとコントロール信号に伴って供給された補間係数ｐおよび係数ｐの１に対する補数１−ｐとを用いて、（１−ｐ）×Ｖ0 ＋ｐ×Ｖ1 OR 2が計算される。これにより、上述の数式（２）の計算が行われたこととなり、垂直方向および水平方向での線形補間処理がなされ、変換画像上の点Ａの濃淡値Ａが求められる。この濃淡値Ａは、順次出力端３６に導出される。
【００５８】
この実施の第２の形態は、拡大率ｋ≦２の例であるが、この構成において、垂直補間回路３１の前に配置されるラインメモリおよび水平補間回路３５の前に配置される１サンプルディレイをそれぞれｎ個とすることによって、拡大率ｋをｎ倍までとすることができる。
【００５９】
次に、この発明の実施の第３の形態について説明する。図６は、この実施の第３の形態における画像処理装置の構成の一例を示す。これは、拡大率ｋ≦２で以て線形補間を行う場合の例であり、例えば上述の実施の第２の形態のフィールドメモリ２７を含めた拡大のための構成に対して適用できる。この構成では、ラインメモリおよび１サンプルディレイがそれぞれ１個ずつ設けられている。この装置を構成するそれぞれの回路は、例えば図示されないＣＰＵで生成され供給されるコントロール信号によって制御される。また、補間係数発生器５０における補間係数ｐ，ｑおよびこれら係数ｐ，ｑの１に対する補数１−ｐ，１−ｑは、上述の実施の第１および第２の形態の例と同様にして発生される。
【００６０】
入力端４０から原画像データが供給され、フィールドメモリ４１に対して書き込まれる。このフィールドメモリ４１からの画素データの読み出しは、コントロール信号として供給される信号ｒｅａｄ  ＩＰの制御に基づき、ライン単位でなされる。図７Ａは、この信号ｒｅａｄ  ＩＰの例を、図７Ｂは、この信号ｒｅａｄＩＰの制御によって読み出されるラインの例をそれぞれ示す。信号ｒｅａｄＩＰが‘Ｈ’レベルの期間に、フィールドメモリ４１からラインを読み出す際の読み出しアドレスが増加され、‘Ｌ’レベルの期間では、読み出しアドレスは増加されず前の値が保持される。
【００６１】
このようにしてフィールドメモリ４１からライン単位で読み出された画素データは、図６中でαで示される経路で以て垂直補間回路４３の一方の入力端に供給されると共に、ラインメモリ４２に供給される。このラインメモリ４２に対するデータの書き込みは、コントロール信号として供給される信号ＷＥに基づきなされる。図７Ｃは、この信号ＷＥの例を、図７Ｄは、この信号ＷＥの制御によって書き込まれるラインの例をそれぞれ示す。信号ＷＥが‘Ｈ’レベルの期間に、ラインメモリ４２に対してデータが書き込まれる。信号ＷＥが‘Ｌ’レベルの期間は、このラインメモリ４２に対するデータの書き込みがなされず、前に書き込まれたデータが保持される。このラインメモリ４２から読み出されたデータは、図６中のβの経路で以て垂直補間回路４３の他方の入力端に供給される。
【００６２】
図７Ｂおよび図７Ｄから判るように、αの経路で読み出されるデータは、上述の実施の第２の形態における画素データＨ0 および画素データＨ1 とを併せたものとなっている。また、βの経路で読み出されるデータは、第２の形態における画素データＨ2 に等しい。したがって、上述の第２の形態における垂直補間回路３１と同様に、垂直補間回路４３において、これらαおよびβの経路で読み出された画素データと、コントロール信号に伴い供給される補間係数ｑおよび係数ｑの１に対する補数１−ｑとを用いて、上述の数式（３）に基づき垂直方向の線形補間処理がなされる。
【００６３】
垂直方向に線形補間されたデータは、上述のｒｅａｄ  ＩＰと同様の信号によって制御され出力される。この垂直補間回路４３の出力は、水平補間回路４５の一方の入力端に供給されると共に、１サンプルディレイ４４に供給される。１サンプルディレイ４４から読み出されたデータは、水平補間回路４５の他方の入力端に供給される。この１サンプルディレイ４４からのデータの読み出しも、上述の信号ＷＥと同様の信号によって制御される。水平補間回路４５において、一方および他方の入力端に供給されたデータと、コントロール信号に伴い供給される補間係数ｐおよび係数ｐの１に対する補数１−ｐとを用いて、上述の数式（３）に基づき水平方向の線形補間処理がなされる。このようにして、垂直および水平方向に線形補間処理された画像データが出力端４６に導出される。
【００６４】
この実施の第３の形態は、拡大率ｋ≦２の例であるが、この構成において、垂直補間回路４３の前に配置されるラインメモリおよび水平補間回路４５の前に配置される１サンプルディレイをそれぞれ（ｎ−１）個とすることによって、拡大率ｋをｎ倍までとすることができる。
【００６５】
なお、上述の実施の第１，第２，および第３の形態において、水平および垂直方向の補間処理が線形補間であるとしたが、これはこの例に限られず、非線形処理で以てこれらの補間処理を行うようにしてもよい。
【００６６】
また、上述の実施の第１，第２，および第３の形態の縮小および拡大のそれぞれにおける、水平補間処理および垂直補間処理の順番は、上述の説明の例に限定されない。例えば、上述のそれぞれの例において水平補間処理および垂直補間処理の順番を逆にすることもできる。
【００６７】
【発明の効果】
以上説明したように、この発明によれば、画像の拡大／縮小の際の線形補間の際に、従来４つ必要とされたフィールドメモリが、実施の第１の形態においては３つ、実施の第２および第３の形態においてはさらに少なく、１つで済んでいる。線形補間回路のコスト構成において最も支配的なフィールドメモリをこのように減らすことが可能となるため、コスト的に非常に有利であるという効果がある。
【００６８】
また、この発明によれば、線形補間処理において水平処理と垂直処理とを別々に行うようにされているため、従来８個必要であった掛け算器を４個で済ますことができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の第１の形態における画像処理装置の構成の一例を示すブロック図である。
【図２】補間係数発生器の構成の一例を示すブロック図である。
【図３】変換画像の点Ａを原画像における点ａに対応させたときの、点ａにおける濃淡値ａを求める様子を概略的に示す略線図である。
【図４】実施の第２の形態における画像処理装置の構成の一例を示すブロック図である。
【図５】拡大の際の処理を示す略線図である。
【図６】実施の第３の形態における画像処理装置の構成の一例を示すブロック図である。
【図７】実施の第３の形態におけるメモリ制御の例を示す略線図である。
【図８】原画像を任意の倍率ｋに拡大し変換画像を形成することを説明するための図である。
【図９】変換後の画素を原画像に対応させることを説明するための図である。
【図１０】従来技術による画像処理装置の構成の一例を示すブロック図である。
【符号の説明】
４ａ，４ｂ・・・フィールドメモリ、７・・・（縮小用）水平補間回路、８・・・（縮小用）垂直補間回路、１３・・・（拡大用）水平補間回路、１４・・・（拡大用）垂直補間回路、２２・・・１サンプルディレイ、２３・・・（縮小用）水平補間回路、２５・・・ラインメモリ、２６・・・（縮小用）垂直補間回路、２７・・・フィールドメモリ、２８，２９・・・ラインメモリ、３０・・・スイッチ回路、３１・・・（拡大用）垂直補間回路、３２，３３・・・１サンプルディレイ、３４・・・スイッチ回路、３５・・・（拡大用）水平補間回路、４１・・・フィールドメモリ、４２・・・ラインメモリ、４３・・・（拡大用）垂直補間回路、４４・・・１サンプルディレイ、４５・・・（拡大用）水平補間回路
【図１】
0003747523.tif 000004
【図２】
0003747523.tif 000005
【図３】
0003747523.tif 000006
【図４】
0003747523.tif 000007
【図５】
0003747523.tif 000008
【図６】
0003747523.tif 000009
【図７】
0003747523.tif 000010
【図８】
0003747523.tif 000011
【図９】
0003747523.tif 000012
【図１０】
0003747523.tif 000013