(57)【特許請求の範囲】
【請求項１】
半導体ディバイス製造工程用チャンバ内の待機位置にセットされていたウェーハ支持台をウェーハローディング／アンローディング位置まで下降せしめる段階と、前記ウェーハ支持台の上に工程進行のためのウェーハをローディングする段階と、前記ウェーハ支持台を待機位置よりも高い位置にある製造工程進行位置まで上昇せしめ、前記ウェーハ上において製造工程を行う段階と、前記製造工程が完了した後、前記ウェーハ支持台をウェーハローディング／アンローディング位置まで下降せしめ、前記ウェーハを工程チャンバよりアンローディングする段階と、前記ウェーハ支持台を前記待機位置まで上昇せしめ、工程チャンバ内の温度を安定化させる段階とを具備することを特徴とする半導体ディバイスの製造方法。
【請求項２】
前記ウェーハローディング／アンローディング位置から待機位置までの距離とウェーハローディング／アンローディング位置から工程位置までの距離との比は0．63：1から0．8：1まであることを特徴とする請求項１に記載の半導体ディバイスの製造方法。
【請求項３】
前記製造工程は、HSG−多結晶シリコン膜を製造する工程であることを特徴とする請求項１に記載の半導体ディバイスの製造方法。
【請求項４】
前記HSG−多結晶シリコン膜を製造する工程は、前記ウェーハ支持台の温度が550から650℃までの時に行われることを特徴とする請求項３に記載の半導体ディバイスの製造方法。
【請求項５】
前記HSG−多結晶シリコン膜を製造する工程は、前記工程チャンバ内にシリコンソースガスをフローし、前記ウェーハ上の非晶質シリコン膜内に結晶質シリコン核を提供する段階と、前記結果物を熱処理して、前記非晶質シリコン膜を半球状のグレーンが形成された多結晶シリコン膜に変える段階とを含むことを特徴とする請求項３に記載の半導体ディバイスの製造方法。
【請求項６】
前記シリコンソースガスは、7から23sccmまでフローされることを特徴とする請求項５に記載の半導体ディバイスの製造方法。
【請求項７】
前記結晶質シリコン核を提供する段階は、50から150秒間進行されることを特徴とする請求項５に記載の半導体ディバイスの製造方法。
【請求項８】
前記熱処理段階は、100から400秒間進行されることを特徴とする請求項５に記載の半導体ディバイスの製造方法。
【請求項９】
工程進行のための複数のウェーハが連続的に順次ローディングされる場合、前記ウェーハローディング段階からウェーハアンローディング段階までを繰り返し施すことを特徴とする請求項１に記載の半導体ディバイスの製造方法。
【請求項１０】
非晶質シリコン膜パターンが形成された半導体基板上にシリコンソースガスを7から23sccmで50から150秒間フローし、前記非晶質シリコン膜パターン内に結晶質シリコン核を提供する段階と、前記結果物を100から400秒間熱処理して、前記非晶質シリコン膜パターンをHSG−多結晶シリコン膜パターンに切り換える段階とを含むことを特徴とする請求項１に記載の半導体ディバイスの製造方法。
【請求項１１】
前記結晶質シリコン核を提供する段階及び熱処理段階は、500から650℃までの間で行われることを特徴とする請求項１０に記載の半導体ディバイスの製造方法。
【請求項１２】
前記HSG−多結晶シリコン膜パターンは、キャパシタの下部電極であることを特徴とする請求項１０に記載の半導体ディバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマイクロ電子工学に係り、特に、半導体ディバイス製造装置、半球状のシリコングレーンが形成された多結晶シリコン膜（以下、HSG−多結晶シリコン膜と言う）の製造方法及びHSG−多結晶シリコン膜を電極として含むキャパシタの製造方法に関する。
【０００２】
【従来の技術】
高信頼の半導体装置を製造するには、適合した工程条件の設定が何よりも重要である。特に、HSG−多結晶シリコン膜でキャパシタの下部電極を形成して、下部電極の表面積を大きくすることによりキャパシタの静電容量を増大しようとする場合には、多結晶シリコン膜の表面に均一なHSGを成長せしめることが何よりも大切である。
【０００３】
シリコン膜の表面にHSGを均一に形成するためには、非晶質シリコンが結晶質シリコンの核に移動して結晶グレーン（grain）を形成する結晶成長段階が安定的であるべく、かつ、結晶グレーンの成長のためのシリコン表面移動の速度が下部非晶質シリコン内における非晶質シリコンの結晶化速度より速くなければならない。したがって、結晶成長段階を安定化させ、かつ結晶化速度を適切に調節するためには、反応ソースガスの量、反応時間及び反応チャンバの温度を確度良く調節せざるを得ない。
【０００４】
ところが、HSG-多結晶シリコン膜の製造工程と係わる従来の技術によれば、反応チャンバの温度、シリコンソースガスのフロー率及び反応時間などが適正化していない。その結果、結晶成長段階が不安定化になり、かつ非晶質シリコンの結晶化速度と結晶グレーンの成長速度とが適切に調節されないため、多結晶シリコン膜の表面にHSGが異常成長するボールドディフェックト（bald  defect）が起こるとか、下部電極の周辺の絶縁膜表面に好ましくないHSGが生じるなどの不都合があった。
【０００５】
また、HSG-多結晶シリコン膜の形成工程時、ウェーハ支持台の位置により工程チャンバの温度が異なるため、HSGが均一に形成されなくなる。なぜならば、工程が進むに従って、ウェーハは、ローディング／アンローディング位置と工程進行位置とを繰り返して移動し、しかも、工程チャンバ内においてウェーハがローディング及びアンローディングされる位置と工程が進行される位置との温度の差が70℃以上にもなるからである。従って、ローディングされたウェーハがローディング／アンローディング位置から工程進行位置まで移動して、HSG−多結晶シリコン膜を形成する時、ウェーハの温度がローディング／アンローディング位置の温度から工程進行温度になるまで上昇を続けるために、HSG-多結晶シリコン膜の形成工程が不安定にする問題点があった。
【０００６】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、半導体ディバイスの製造、特にHSG−多結晶シリコン膜の製造に即した半導体ディバイス製造装置を提供することである。
本発明が解決しようとする他の技術的課題は、HSGを均一に形成できるHSG−多結晶シリコン膜の製造方法を提供することである。
本発明が解決しようとするさらに別の技術的課題は、前記HSG-多結晶シリコン膜を電極として含むキャパシタの製造方法を提供することである。
【０００７】
【課題を解決するための手段】
前記技術的課題を達成するための本発明による半導体ディバイス製造装置は、ウェーハの置かれるウェーハ支持台がセットされる位置がウェーハローディング／アンローディング位置、待機位置及び工程進行位置に区分されており、前記装置の底面から上面側に向って前記ウェーハローディング／アンローディング位置、前記待機位置及び前記工程進行位置順に順次区分されている。
本発明において、前記ウェーハローディング／アンローディング位置から待機位置までの距離とウェーハローディング／アンローディング位置から工程進行位置までの距離との比は0．63：1超過0．8：1未満である。加えて、前記製造装置はHSG−多結晶シリコン膜の製造に使用されることもできる。
【０００８】
前記他の技術的課題を達成するための本発明による半導体ディバイスの製造方法は、最初に、半導体ディバイス製造工程用チャンバ内の待機位置にセットされていたウェーハ支持台をウェーハローディング／アンローディング位置まで下降せしめる。次に、前記ウェーハ支持台の上に工程進行のためのウェーハをローディングした後、前記ウェーハ支持台を製造工程進行位置まで上昇せしめ、前記ウェーハ上において製造工程を行う。続いて、前記製造工程が完了した後、前記ウェーハ支持台をウェーハローディング／アンローディング位置まで下降せしめ、前記ウェーハを工程チャンバよりアンローディングする。最後に、前記ウェーハ支持台を前記待機位置まで上昇せしめ、工程チャンバ内の温度を安定化させる。
【０００９】
本発明において、前記ウェーハローディング／アンローディング位置から待機位置までの距離とウェーハローディング／アンローディング位置から工程位置までの距離との比は0．63：1超過0．8：1未満であり、前記製造工程はHSG−多結晶シリコン膜を製造する工程であり、かつ、前記ウェーハ支持台の温度が550乃至650℃の時に行われることが好適である。
また、前記HSG−多結晶シリコン膜を製造する工程は以下のように行われる。最初に、前記工程チャンバ内にシリコンソースガスをフローし、前記ウェーハ上の非晶質シリコン膜内に結晶質シリコン核を提供する。次に、前記結果物を熱処理して、前記非晶質シリコン膜を半球状のグレーンが形成された多結晶シリコン膜に変える。
【００１０】
この時、前記シリコンソースガスは、7乃至23sccmでフローされ、前記結晶質シリコン核を提供する段階は、50乃至150秒間進行され、かつ、前記熱処理段階は、100乃至400秒間進行されることが好適である。
前記また他の技術的課題を達成するための本発明によれば、前記HSG−多結晶シリコン膜はキャパシタの下部電極として使用される。
【００１１】
本発明による半導体ディバイス製造装置を使用すれば、チャンバ内の温度を容易に安定化できるため、工程の均一性が達成される。また、これをHSG−多結晶シリコン膜の製造工程に利用したり、本発明により設定された工程変数、すなわち、ウェーハ支持台の温度、シリコンソースガスのフロー量、結晶質シリコン核を生成するための時間及び熱処理時間値にHSG−多結晶シリコン膜を形成する場合、ボールドディフェックトなど欠陥のない多結晶シリコン膜を形成することができる。
【００１２】
【発明の実施の形態】
以下、添付の図面に基づいて本発明の好適な実施の形態について説明することにより、本発明を更に詳細に説明する。但し、本発明は以下に開示される実施の形態に限定されるものでなく、相異なる様々な形態にて具現でき、この実施の形態は、単に本発明の開示を完全たるものにし、かつ通常の知識を有した者にとって発明の範疇を完全に報せるために提供されるものである。添付の図面において各装置の構成要素とこれらの位置関係は明瞭性のために強調されている。図面において同一符号は同一部材を示す。
【００１３】
まず、半導体ディバイス製造装置について説明する。
図1は、本発明による半導体ディバイス製造装置を示す平面図である。図1を参考すれば、本発明による半導体ディバイス製造装置は、ウェーハ104を含むキャリア102がローディングされ、かつ前記キャリア102を大気雰囲気から切り離すカセットチャンバ100と、ウェーハ104と工程チャンバ120に移動せしめるロボットアーム112が形成されている移送チャンバ110と、半導体ディバイスの製造工程が進行される工程チャンバ120及び工程完了後、ウェーハ104を冷却せしめる冷却チャンバ130より構成される。
【００１４】
本発明による工程チャンバ120内には、ウェーハ支持台がセットされる位置がウェーハローディング／アンローディング位置、待機（stand-by）位置及び工程進行位置に区分されている。これを図１のII−II'線に沿って切り取った工程チャンバ120の拡大断面図を示す図2に基づいて詳細に説明する。
【００１５】
図2を参照すれば、移送チャンバ110と工程チャンバ120との間に両チャンバを連結し、かつウェーハのローディング／アンローディング通路として使用されるゲート200が形成されており、工程チャンバ120の内部にはヒーティングブロック210が設けられており、また、前記ヒーティングブロック210上にウェーハ支持台220が形成されている。そして、工程チャンバ120の表面には、工程進行時にチャンバ120の温度を一定に保つためのジャケット230が形成されている。特に、ウェーハの温度を効率良くかつ一定に保つために、ヒーティングブロック210のヒーターは内部ヒーター212と外部ヒーター214とから構成されている。ヒーティングブロック210上のウェーハ支持台220は、チャック240の昇降運動によりウェーハローディング／アンローディング位置250、待機位置252及び工程進行位置254に移動する。チャック240の移動は、摺動シリンダ242に沿ってチャック台244を上下に移動させることにより進行する。この時、チャック240の移動方式は、受動方式あるいは自動方式のいずれであっても構わない。そして、工程チャンバ120の温度の変化を最小化して、ウェーハ支持台220上にローディングされたウェーハに工程進行時工程を均一に行なうためには、ウェーハローディング／アンローディング位置250から待機位置252までの距離Aとウェーハローディング／アンローディング位置250から工程進行位置254までの距離Bの比、すなわち、A：Bは0．63：1超過0．8：1未満（0．63：1から0．8：1までの間）に設定される。
【００１６】
そして、工程チャンバ120の一側面には、工程チャンバ120を真空状態に保持するためのポンプ（図示せず）を備える真空システム260が連結されている。また、工程チャンバ120の内部の温度を測定するためのチャンバ温度測定計270と反応ガスを工程チャンバ120内に注入するための反応ガス供給器280と反応ガス供給管282とがそれぞれ設けられている。
【００１７】
以下、図1と図2に示す本発明による半導体ディバイス製造装置を利用して半導体ディバイスを製造する方法につき説明する。
【００１８】
工程の進んでない待機状態においてウェーハ支持台220は待機位置252にセットされる。次ぎに、製造工程を進めようとする新しいウェーハがカセットチャンバ100から移送チャンバ110を介してロボットアーム112により工程チャンバ120にローディングされる直前に、チャック240の下降運動によりウェーハ支持台220が待機位置252からウェーハローディング／アンローディング位置250まで下降する。ウェーハ支持台220が完全に下降し切ったならば、ウェーハをゲート200を介してウェーハ支持台220上にローディングする。チャック240が摺動シリンダ232に沿って上昇運動をすれば、ウェーハのローディングされたウェーハ支持台220は待機位置252を通過して工程進行位置254まで上昇する。工程進行位置254にウェーハ支持台220が安着すれば、反応ガス供給器280よりガス供給管282を介して反応ガスを工程チャンバ120内に注入し、ウェーハ支持台220上のウェーハに工程を進める。この時、チャンバ内の温度はヒーティングブロック210内の内部ヒーター212と外部ヒーター214に印加される電力値を調節することにより、ウェーハの温度を均一に調節し、かつチャンバ120内の温度が一定に保たれるかをチャンバ温度測定計270を使ってチェックし続ける。工程が完了すれば、再びチャック240を移動してウェーハ支持台220をウェーハローディング／アンローディング位置250まで下降させた後、ロボットアーム112を利用し、ゲート200を介して工程が終わったウェーハをアンローディングする。以降、工程が連続的に進む場合には、再びウェーハ支持台220に新しいウェーハがローディングされ、同一工程を繰り返す。一方、工程が完了し、該当工程の最終のウェーハがアンローディングされた場合には、ウェーハ支持台220はチャック240の上昇運動により再び待機位置252まで上昇し、ウェーハ支持台220の温度を安定にする。そして、アンローディングされたウェーハは冷却チャンバ130に移送され、完全に冷却され切ったうえで、後続工程に移送される。
【００１９】
すなわち、本発明による半導体ディバイス製造装置を使用して半導体ディバイスを製造すれば、工程の均一性が達成される。というのは、工程が施される直前にウェーハ支持台220は工程進行位置254の温度とほぼ同様な待機位置252にセットされていてから、ウェーハローディング直前にウェーハローディング／アンローディング位置250まで下降した後直ちにウェーハをローディングし、かつ工程進行位置254まで移動するからである。従って、工程進行位置254まで上昇したウェーハ支持台220の温度は短時間内に工程進行温度まで達する。このため、従来の待機位置がない装置内において工程進行位置より温度が70℃程度低いウェーハローディング／アンローディング位置から工程進行位置までウェーハのローディングされたウェーハ支持台をそのまま移動せしめる場合、工程進行中にもウェーハ支持台の温度がしきりに変化し続き、工程進行の結果が不均一になるといった従来よりの問題点が本発明の装置においては発生しなくなる。
【００２０】
次に、HSG−多結晶シリコン膜の製造方法について説明する。
図1及び図2に示す本発明による半導体ディバイス製造装置を利用してHSG−多結晶シリコン膜を製造する方法につき説明する。HSG−多結晶シリコン膜を形成しようとするウェーハがローディングされる直前にウェーハ支持台220が待機位置252からウェーハローディング／アンローディング位置250まで下降する。ロボットアーム112を介して非晶質シリコン膜パターンが形成されたウェーハをウェーハ支持台220にローディングした後、チャック240の上昇運動によりウェーハ支持台220を工程進行位置254まで上昇せしめる。工程進行位置254においてウェーハ支持台220の温度は500乃至650℃に保持する。次に、ガス供給器280よりガス供給管282を介して工程チャンバ120内にシリコンソースガスを7から23sccmまでで、50から150秒間フローし、非晶質シリコン膜パターン内に結晶質シリコン核を提供する。続いて、結晶質シリコン核が形成された結果物を、100から400秒間までの間で熱処理して、非晶質シリコン膜パターンをHSGの形成された多結晶シリコン膜パターンに切り換える。
【００２１】
工程進行位置におけるウェーハ支持台220の温度を500から650℃までに設定すべき理由は以下の通りである。等サイズのHSGが形成された多結晶シリコン膜を形成するには、非晶質シリコンが結晶質シリコンの核に移動してHSGを形成する結晶成長段階が安定的であるべく、かつHSG成長のためのシリコン表面移動の速度が非晶質シリコンの結晶化速度より速いべきである。ところが、500℃以下においては非晶質シリコンの移動が円滑でないため、結晶成長が碌に行えない。一方、650℃以上においては非晶質シリコンの結晶化速度が結晶グレーン成長のためのシリコン表面移動の速度より速いため、HSG成長が碌に行えない。したがって、HSG形成工程は500℃から650℃までの温度範囲において進行するべきである。
【００２２】
また、シリコンソースガスを7から23sccmまでフローすべき理由は、7sccm以下でフローする場合、HSG成長がなされなく、23sccm以上でフローする場合、非晶質シリコン膜以外のシリコン酸化膜などの絶縁膜上においてもHSGが成長するからである。
同様に、50から150秒間の間だけシリコンソースガスをフローさせて核を生成すべき理由は、50秒以下でフローするなら、HSG形成に適した数の核生成が行われなく、かつ150秒以上でフローするなら、シリコン酸化膜などの絶縁膜にも核が提供され、非所望のHSG−多結晶シリコン膜が形成されるからである。
【００２３】
そして、結晶質シリコン核が形成された結果物を熱処理する時間を100乃至400秒に制限する理由は、100秒以下で熱処理を施す場合、HSGグレーンの大きさが小さすぎて、表面積増大の効果が達成されなく、400秒以上で熱処理する場合には、HSGグレーンの大きさに係わる問題はないが、時間が長引くにつれて生産性が低下するからである。従って、生産性とHSG−多結晶シリコン膜の質とを考慮すれば、400秒以下で熱処理することが好適である。
【００２４】
以上で述べた図1及び図2に示す本発明による半導体ディバイス製造装置を使って前述の如き工程条件でHSG−多結晶シリコン膜を形成することが特性の良好なHSG−多結晶シリコン膜を形成する上で最も好ましいが、工程温度、シリコンソースガスのフロー量、結晶質核の生成時間及び熱処理時間などの工程条件を前述の方法と同様にすれば、従来の半導体ディバイス製造装置でHSG−多結晶シリコン膜を形成することも可能である。
【００２５】
本発明により形成されたHSG−多結晶シリコン膜は、キャパシタの下部電極として使用されることが好適である。最初に、半導体素子などが形成されたウェーハ上に前述の方法と同様にしてHSG−多結晶シリコン膜パターンを形成する。次に、誘電体膜及び上部電極膜を順次蒸着した後、セル単位にパターニングし、キャパシタセルユニットを形成する。本発明により形成されたHSG−多結晶シリコン膜は、一定の大きさのHSGがシリコン膜全面にわたって均一に形成されることから、キャパシタのキャパシタンスを効率よく増加させることができる。
本発明は下記の実施の形態を参考にして更に詳細に説明されるものであり、かつ、以下に説明する実施例は、本発明を制限しようするものでない。実施例１から実施例３までは、本発明による半導体ディバイス製造装置においてウェーハ支持台の適した位置設定に係わる実施例であり、実施例４から実施例７までは、適した工程条件を設定するのに関連する実施例である。
【００２６】
【実施例１】
ウェーハローディング／アンローディング位置と工程進行位置との距離が大きくなれば大きくなるほど両位置間の温度差が大いに発生する問題点を解決し得る方法を模索するために、工程進行位置を低くしてもシリコン膜の特性には影響されないかどうかを調べるため、工程進行位置の高さと多結晶シリコン膜の膜厚間の関係を測定した。
多結晶シリコン膜を形成するためのその他の工程条件は従来の製造方法の工程条件と同様にし、工程チャンバの底面から76．2mm、88．9mm、101．6mm及び114．3mmになる位置にウェーハ支持台を設置した後、この上にローディングされたウェーハ上にそれぞれ多結晶シリコン膜を形成した。形成された多結晶シリコン膜の膜厚と均一度を測定して、この結果を表1と図3に示す。
【００２７】
【表１】
0003809015.tif 000002
【００２８】
表1と図3より分かるように、ウェーハ支持台の位置が高くなれば高くなるほど多結晶シリコン膜の膜厚も厚く形成され、均一度も改良されることが解かる。したがって、ウェーハローディング／アンローディング位置と工程進行位置間の距離を縮め、温度差を減少せしめるために工程進行位置を低くする方法はまた別の問題点につながることが分かる。
【００２９】
【実施例２】
工程進行位置を低くせず、工程進行位置とウェーハローディング／アンローディング位置との間に待機位置を設定する場合、チャンバ内の温度がいかに変化しているかを測定した。この時、ウェーハローディング／アンローディング位置から待機位置までの距離A：ウェーハローディング／アンローディング 位置から工程進行位置までの距離Bを0．70：1にして測定した後、温度変化のプロファイルを図4に示す。
【００３０】
図4に示すように、ウェーハローディング／アンローディング位置のチャンバ温度を基準温度にする場合、待機位置の温度は基準温度より50℃高く、工程進行位置の温度は基準温度より70℃高かった。そして、ウェーハローディング／アンローディング位置から待機位置までウェーハが移動する場合、待機位置の温度にチャンバ温度が安定化するまで必要な時間T1は、２時間程度必要であることが分かった。反面、待機位置から工程進行位置までウェーハ支持台が移動する場合、両位置の温度差は約20℃程度であるため、工程進行位置において温度が安定化するにかかる時間T2は、待機位置において温度が安定化するにかかる時間T1より短いことが解かる。
【００３１】
したがって、工程が進行する前にウェーハ支持台の位置を待機位置にセットして、チャンバの温度を待機位置の温度に安定化した後、工程開始の直前にウェーハローディング／アンローディング位置まで下降せしめ、チャンバの温度が変化する前にウェーハをローディングしてから直ちに工程進行位置までウェーハ支持台を上昇せしめれば、チャンバの温度は70℃だけ変化するのでなく、約20℃程度のみ変化することが分かる。
【００３２】
【実施例３】
待機位置の適正高さを決めるため、以下の通りに施した。ウェーハローディング／アンローディング位置から待機位置までの距離A：ウェーハローディング／アンローディング位置から工程進行位置までの距離Bをそれぞれ0．63：1、0．73：1及び0．80：1に異なるようにした後、連続的な工程を進めながら、チャンバ及びチャンバの上面に形成され、チャンバの温度を一定に保つためのジャケットの温度変化を測定した。この結果を図５の（ａ）から（ｃ）までに示す。また、各図面において▲１▼番のグラフはチャンバの温度変化を、▲２▼番のグラフはジャケットの温度変化を示すグラフである。
【００３３】
図５（ａ）の結果より、A：Bが0．63：1の時にはジャケットの温度が減少してから再び上昇しつつ、安定化がなされ、図５（ｃ）の結果より、A：Bが0．8:1の時には多数のウェーハに工程が進行してから始めて温度の安定化がなされることが分かる。反面、図５（ｂ）の結果より、A：Bが0．73：1の時にはチャンバの温度が20℃の偏差範囲内において安定化することが分かる。したがって、本発明による半導体装置においてウェーハローディング／アンローディング位置から待機位置までの距離A：ウェーハローディング／アンローディング位置から工程進行位置までの距離Bの比、すなわちA：Bは0．63：1＜A：B＜0．8：1が好適であることが分かる。
【００３４】
【実施例４】
良好な特性のHSG−多結晶シリコン膜を形成するに最適のウェーハ支持台の温度を決めるために、ヒーターの温度を770℃から780℃までに変えながら、各温度に対して発生するボールドディフェックトの数とHSGの成長状態とを測定した。 温度とボールドディフェックトとの相関関係は図6に、温度とHSG成長状態間の相関関係は図7に示す。図7において、HSG成長状態は1から10までの等級に表示した。この等級は、走査電子顕微鏡を使って視覚で測定したHSGの密度を示す相対的で、かつ任意的な数値である。すなわち、HSGが全く形成されてない状態を0にし、かつHSGの密度が増大してHSGが全て連結された状態を10にして、HSG成長状態を相対的に比較したうえで設定した値である。一般に、16Mビット以上のDRAMにおいては最小7以上の等級が要求される。そして、従来より周知のように、ヒーターの温度と実際の工程温度として作用するウェーハ支持台の温度との相関関係によると、ウェーハ支持台の温度＝ヒーターの温度−130〜150℃になる。
【００３５】
まず、図6からヒーターの温度が増加する分だけボールドディフェックトの数が増えることが分かる。その理由は、温度が増加する分非晶質シリコンの結晶化速度が結晶グレーン成長のためのシリコン表面移動の速度より速くなり、成長が行われないからである。
そして、図7に示す結果からは、温度が増加するほどHSG密度も増加することが分かる。図6と図7の結果をまとめて考えてみれば、ヒーターの温度が780℃以下で、すなわち、ウェーハ支持台の温度が650℃以下の温度でHSG−多結晶シリコン膜の形成工程を進めることが好適であることが分かる。また、HSG成長メカニズムを考慮する時、ウェーハ支持台の温度は550℃以上に保たれることが好適である。したがって、ウェーハ支持台の温度が550℃から650℃までの時にボールドディフェックトの生成がなく、良好なHSG−多結晶シリコン膜が形成可能であることが分かる。
【００３６】
【実施例５】
非晶質シリコン膜に結晶質シリコン核を提供するために、シリコンソースガス、例えば、ダイシラン（ジシラン）ガスをどれだけフローすべきであるかを調べるために、以下のように施した。非晶質シリコン膜が形成されたウェーハ上にダイシランガスのフロー率を5、10、15、25及び30sccmでそれぞれ異なるようにしてフローした後、アニーリングしてHSG−多結晶シリコン膜を形成した。紫外線を用いる反射率測定方法によりHSG−多結晶シリコン膜の反射率を測定した。この結果を図8と表2に示す。
【００３７】
【表２】
0003809015.tif 000003
【００３８】
HSGの形成されてない非晶質シリコン膜の反射率が0．43、キャパシタのキャパシタンスが従来の多結晶シリコン膜のみで形成されたキャパシタのキャパシタンスの1．5倍になるようにするHSG−多結晶シリコン膜の反射率が0．2、1．8倍になるようにするHSG−多結晶シリコン膜の反射率が0．1であることを考慮したところ、HSG−多結晶シリコン膜の結晶質核の生成のためのダイシランガスは、5から25sccmまでフローすることが好適であることが分かる。ところが、5sccm以下でフローする場合には非晶質シリコン膜が碌に形成できず、25sccm以上でフローする場合非晶質シリコン膜上にのみ結晶質核が生成されるのでなく、シリコン酸化膜上にも結晶質核が生成され、選択性の低下につながるという不都合があるということを考慮すれば、ダイシランガスは、7から23sccmまでフローすることがさらに好適である。
【００３９】
【実施例６】
結晶質シリコン核を形成するに適した時間を設定するために結晶質核の生成のためのダイシランガスを15sccmでフローさせながら、フロー時間を50秒、70秒、90秒及び120秒にそれぞれ異なるようにして、HSG−多結晶シリコン膜を形成した。形成されたHSG−多結晶シリコン膜に対して紫外線を用いた反射率測定方法によりHSG−多結晶シリコン膜の反射率を測定した。この結果を表3と図9に示す。
【００４０】
【表３】
0003809015.tif 000004
【００４１】
表3と図9の結果から、結晶質核の生成のためのダイシランガスのフロー時間は60秒から120秒までが好適であることが分かる。
【００４２】
【実施例７】
ダイシランガスを15sccmで90秒間フローして、結晶質シリコン核を形成した後、非晶質シリコンを結晶質シリコンの核に移動せしめ、HSGを形成するための熱処理時間の適した範囲を調べるために、熱処理時間を80秒、100秒、150秒、200秒、220秒、240秒、260秒、280秒、300秒、350秒、400秒及び450秒に相異なるようにして、HSG−多結晶シリコン膜を形成した。その結果、熱処理時間が増加するほど反射率が増加するということが分かった。さらに、16MビットDRAM以上の半導体装置に適したHSG−多結晶シリコン膜を形成し、かつ生産性の側面を考慮する時、100秒から450秒までの間で熱処理することが好適であることが分かった。
【００４３】
以上述べたように、図面及び詳細な説明において本発明の好適な実施例が記述され、かつ特定用語が使用されたものの、これは請求範囲に開示されている発明の範ちゅうにこれを制限しようとするものでなく、技術的な概念にて使用されたものである。よって、本発明は前記実施例に限定されることなく、当業者のレベルで該変形及び改良が可能である。
【００４４】
【発明の効果】
本発明による半導体ディバイス製造装置によれば、工程の進まない待機状態においてウェーハ支持台は工程進行位置の温度とほぼ同様な待機位置にセットされていてから、ウェーハをローディング／アンローディング直前に温度が低いウェーハローディング／アンローディング位置まで下降してウェーハをローディングした後直ちに工程進行位置に移動して工程を進行するため、チャンバ内の温度の安定化のために長時間を必要とせず、工程の均一性を高めることができる。特に、工程条件として、温度が重要な変数として作用するHSG−多結晶シリコン膜の製造工程に本発明による半導体ディバイス製造装置を使用する場合、特性の向上したHSG−多結晶シリコン膜を形成することができる。また、本発明により設定された工程変数、すなわち、ウェーハ支持台の温度、シリコンソースガスのフロー量、結晶質シリコン核を生成するための時間及び熱処理時間値でHSG−多結晶シリコン膜を形成する場合、ボールドディフェックトなどの欠陥がない多結晶シリコン膜を形成することができる。
【図面の簡単な説明】
【図１】  本発明の一実施の形態として示した半導体ディバイス製造装置の平面図である。
【図２】  図1のII−II'線に沿って切り取った断面図である。
【図３】  ウェーハ支持台の位置と多結晶シリコン膜の膜厚と均一度間の相関関係を示すグラフである。
【図４】  ウェーハ支持台の位置により変化する温度のプロファイルを示すグラフである。
【図５】  ウェーハローディング／アンローディング位置から待機位置までの距離とウェーハローディング／アンローディング位置から工程進行位置までの距離との比による工程チャンバとジャケットの温度変化を示すグラフである。
【図６】  工程チャンバヒーターの温度とHSG−多結晶シリコン膜内に形成されるボールドディフェックト間の相関関係を示すグラフである。
【図７】  工程チャンバヒーターの温度とHSG−多結晶シリコン膜の等級間の相関関係を示すグラフである。
【図８】  結晶質核の生成のためのダイシランガスのフロー量とHSG−多結晶シリコン膜の反射率間の相関関係を示すグラフである。
【図９】  結晶質核の生成時間とHSG−多結晶シリコン膜の反射率間の相関関係を示すグラフである。
【符号の説明】
100…カセットチャンバ
102…キャリア
104…ウェーハ
110…移送チャンバ
112…ロボットアーム
120…工程チャンバ
130…冷却チャンバ
【図１】
0003809015.tif 000005
【図２】
0003809015.tif 000006
【図３】
0003809015.tif 000007
【図４】
0003809015.tif 000008
【図５】
0003809015.tif 000009
【図６】
0003809015.tif 000010
【図７】
0003809015.tif 000011
【図８】
0003809015.tif 000012
【図９】
0003809015.tif 000013