(57)【特許請求の範囲】
【請求項１】
アナログデジタル変換器，アイソレータ，アイソレータインタフェースを有し、
前記アイソレータインタフェースは複数のビットを有する前記アナログデジタル変換器の出力をシリアル信号に変換するパラレル／シリアル変換回路、または前記アナログデジタル変換器の出力と回線インタフェース回路の状態情報とを時分割で伝送するマルチプレクサを有し、
通常動作時には前記アナログデジタル変換器の出力を前記アイソレータインタフェースを介して前記アイソレータに入力し、
呼び出し信号受信時または発呼者認識情報受信時には前記アナログデジタル変換器の出力を直接前記アイソレータに入力することを特徴とする回線インタフェース回路。
【請求項２】
請求項１記載の回線インタフェース回路において、
前記アイソレータインタフェースはクロックで動作し、
呼び出し信号受信時または発呼者認識情報受信時には前記アイソレータインタフェースへのクロック供給を停止することを特徴とする回線インタフェース回路。
【請求項３】
請求項１記載の回線インタフェース回路であって、
前記アナログデジタル変換器，前記アイソレータ、前記アイソレータインタフェースは単一半導体チップ上に形成されてなることを特徴とする回線インタフェース回路。
【請求項４】
請求項１記載の回線インタフェース回路を有し、
前記回線インタフェース回路の加入者回線側の絶縁された領域への電力を加入者回線を介して交換機から供給することを特徴とする情報通信装置。
【請求項５】
第１のアナログデジタル変換器，第２のアナログデジタル変換器，アイソレータ，アイソレータインタフェースを有し、
前記アイソレータインタフェースは複数のビットを備えた前記アナログデジタル変換器の出力をシリアル信号に変換するパラレル／シリアル変換回路、または前記アナログデジタル変換器の出力と回線インタフェース回路の状態情報とを時分割で伝送するマルチプレクサを有する回線インタフェース回路において、
通常動作時には前記第１のアナログデジタル変換器の出力を前記アイソレータインタフェースを介して前記アイソレータに入力され、
呼び出し信号受信時または発呼者認識情報受信時には前記第２のアナログデジタル変換器の出力を直接前記アイソレータに入力することを特徴とする回線インタフェース回路。
【請求項６】
請求項５記載の回線インタフェース回路において、
前記アイソレータインタフェースはクロックで動作し、
前記呼び出し信号受信時または前記発呼者認識情報受信時には前記アイソレータインタフェースへのクロック供給を停止することを特徴とする回線インタフェース回路。
【請求項７】
請求項５記載の回線インタフェース回路において、
前記第１のアナログデジタル変換器はクロックで動作し、
前記第２のアナログデジタル変換器はクロックなしで動作し、
前記呼び出し信号受信時または発呼者認識情報受信時には前記第１のアナログデジタル変換器へのクロック供給を停止することを特徴とする回線インタフェース回路。
【請求項８】
請求項５記載の回線インタフェース回路において、
前記第１のアナログデジタル変換器、前記第２のアナログデジタル変換器、前記アイソレータ、前記アイソレータインタフェースは単一半導体チップ上に形成されてなることを特徴とする回線インタフェース回路。
【請求項９】
請求項８記載の回線インタフェース回路であって、
前記第２のアナログデジタル変換器の入力は前記単一半導体チップの送信出力端子に接続されていることを特徴とする回線インタフェース回路。
【請求項１０】
請求項５記載の回線インタフェース回路を有し、
前記回線インタフェース回路の加入者回線側の絶縁された領域への電力を加入者回線を介して交換機から供給することを特徴とする情報通信装置。
【請求項１１】
アナログデジタル変換器，アイソレータ，アイソレータインタフェースを有し、
前記アイソレータインタフェースは複数のビットを備えた前記アナログデジタル変換器の出力をシリアル信号に変換するパラレル／シリアル変換回路、または前記アナログデジタル変換器の出力と回線インタフェース回路の状態情報とを時分割で伝送するマルチプレクサと、第１の周波数のクロックと第１の周波数より低い第２の周波数のクロックとを生成するクロック生成回路とを有し、
通常動作時には前記クロック生成回路が出力する前記第１の周波数のクロックにより前記アナログデジタル変換器および前記アイソレータインタフェースが動作し、
呼び出し信号受信時または発呼者認識情報受信時には前記クロック生成回路が出力する前記第１の周波数のクロックにより前記アナログデジタル変換器および前記アイソレータインタフェースが動作することを特徴とする回線インタフェース回路。
【請求項１２】
請求項１１記載の回線インタフェース回路を有し、
前記回線インタフェース回路の加入者回線側の絶縁された領域への電力を加入者回線を介して交換機から供給することを特徴とする情報通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はモデム装置，電話器，ファクシミリ装置などの電話の加入者回線に接続する情報通信装置、特に回線インタフェース回路に関するものである。
【０００２】
【従来の技術】
通信分野では、公共性の高いネットワーク設備の保護と端末の保護のために、ネットワークと端末の境界に高い絶縁性を要求しており、従来から絶縁性の高い通信用の小型トランスが使われてきた。しかし、パーソナル端末の普及発展に伴いポータブル端末用として更なる小型化軽量化が要求されており、トランスに使用する材料や構造の改良では小型化の要求に十分応えられない問題が出てきて、アイソレータの応用が検討されている。
【０００３】
また、計測，医療などの用途では、センサと信号処理回路など、信号検出部分と信号処理部分とを絶縁する必要がある場合があり、アイソレータは、このような場合に、絶縁分離手段として知られている。
【０００４】
アイソレータの小型化，高信頼化，低価格化の目的で、容量性アイソレータが開発されている。絶縁バリヤを構成する個別部品としての高耐圧のキャパシタ技術は電力用あるいはサージ保護用セラミックコンデンサが知られており、これを用いた信号伝送用の回路ブロックは容量性絶縁アンプまたは容量性絶縁カプラと呼ばれ、１９７０年代から使われている。
【０００５】
また、特開昭６２−２６０４０８号では、アナログ信号を変調したパルス信号をキャパシタにより絶縁分離された２次側へ伝送し、復号化してアナログ信号を再生してアナログ信号伝送の絶縁分離を実現している。
【０００６】
さらに、特開平１１−１３６２９３号「アイソレータ回路及びモノリシックアイソレータ」及び特開平１１−３１７４４５号「アイソレータ及びそれ用いるモデム装置」ではＬＳＩ上にアイソレータを形成して絶縁分離機能を持たせる技術を開示し、モデム等の絶縁分離機能を内蔵したシステムＬＳＩを実現する手段を提供している。
【０００７】
上記発明による絶縁分離機能を内蔵したモデム用システムＬＳＩは従来絶縁のために必要であった絶縁トランスやフォトカップラを不要にして部品点数，コスト，実装面積を削減できるだけでなく、絶縁箇所に捕らわれずにチップ分割の自由度を上げて、より最適なシステム設計が可能となった。
【０００８】
また、アイソレータによって絶縁されたＬＳＩ上の２つの領域（ライン側：加入者回線側，ホスト側：マイクロプロセッサ側）の内ライン側を交換機から供給される電力で動作させることにより、ホスト側の消費電力を大幅に低減することが可能となり、携帯端末においてはホスト側を駆動する電池の寿命を延長することができる。
【０００９】
【発明が解決しようとする課題】
上記、特開平１１−１３６２９３号および特開平１１−３１７４４５号による絶縁分離機能を内蔵したモデム用システムＬＳＩはさらに発呼者認識情報(Caller ID)受信時のための回路への電力供給について更に考慮が必要である。
【００１０】
上記従来技術では、交換機から供給される電力は電話器がオンフック状態にあるかオフフック状態に有るかを判定するループ電流を利用するものである。国ごとの規制により異なるが、一般にオフフック状態であることを交換機に通知するためには２０〜１２０ｍＡのループ電流を流すことが要求されている。また、オンフック状態にあることを通知するためには、ループ電流をある一定の値（例えば３ｍＡ）未満にしなければならない。さらにCaller ID受信時には多くの国（例えば日本国）ではオンフック状態にしなければならず、Caller ID 受信のための回路を定められたある一定の値（例えば３ｍＡ）未満の消費電力で動作させなければならない。
【００１１】
【課題を解決するための手段】
上記課題を解決するため本発明では以下の手段を採る。
（１）アイソレータインタフェースは複数のビットを有する前記アナログデジタル変換器の出力をシリアル信号に変換するパラレル／シリアル変換回路、または前記アナログデジタル変換器の出力と回線インタフェース回路の状態情報とを時分割で伝送するマルチプレクサを有し、通常動作時には前記アナログデジタル変換器の出力を前記アイソレータインタフェースを介して前記アイソレータに入力し、呼び出し信号受信時または発呼者認識情報受信時には前記アナログデジタル変換器の出力を直接前記アイソレータに入力する。
（２）アイソレータインタフェースは複数のビットを備えた前記アナログデジタル変換器の出力をシリアル信号に変換するパラレル／シリアル変換回路、または前記アナログデジタル変換器の出力と回線インタフェース回路の状態情報とを時分割で伝送するマルチプレクサと、第１の周波数のクロックと第１の周波数より低い第２の周波数のクロックとを生成するクロック生成回路とを有し、通常動作時には前記クロック生成回路が出力する前記第１の周波数のクロックにより前記アナログデジタル変換器および前記アイソレータインタフェースが動作し、呼び出し信号受信時または発呼者認識情報受信時には前記クロック生成回路が出力する前記第１の周波数のクロックにより前記アナログデジタル変換器および前記アイソレータインタフェースが動作する。
【００１２】
【発明の実施の形態】
以下、図に従って本発明の実施例について説明を加える。
【００１３】
図１は本発明の基本的な実施例である。回線インタフェース回路４は呼び出し信号通過フィルタ１、スイッチＳＷ１を介して加入者線に接続されている。また、電源回路３を介して加入者線から回線インタフェース回路４に電力を供給している。
【００１４】
回線インタフェース回路４は図２に示すように発振器４９からのクロックで動作する通常パス４０、クロックなしで動作する省電力パス７０から構成される。
【００１５】
通常の通話，通信時にはスイッチＳＷ３の接点はNorｍ.端子に接続し、スイッチＳＷ５は閉じられて、入力信号は通常パス４０経由でアイソレータ４１に入力され、ホスト側に伝達される。このときスイッチＳＷ５は閉じられて、通常パス４０は発振器４９で生成されたクロック信号に基づき動作する。
【００１６】
また呼び出し信号待ち状態、発呼者認識情報であるCaller ID 信号受信時にはスイッチＳＷ３の接点はＰＤＷＮ端子に接続し、入力信号は省電力パス７０経由でアイソレータ４１に入力され、ホスト側に伝達される。このときスイッチSW5は開かれて、通常パス４０には発振器４９で生成されたクロック信号が供給されなくなり動作を停止する。
【００１７】
ここで、通常パス４０はアナログ／デジタル変換器、及びアイソレータ４１を経由して効率よくデータを伝送するためのアイソレータインタフェースから構成されることが多い。通常の通話，通信時には高いダイナミックレンジＳ／Ｎ特性が一般に要求されるため、アナログ／デジタル変換器は積分器が必要なオーバーサンプリング方式であったり、多ビット構成のものであったりする。アナログ／デジタル変換器が積分器を有する場合には、積分時間を管理するためにクロックが必須となる。またアナログ／デジタル変換器が多ビット構成である場合には、複数ビットを１個（１ビット分）のアイソレータで伝送するためにアイソレータインタフェースにマルチプレクサまたはパラレル変換回路が必要となり、マルチプレクサまたはパラレル変換回路を動作させるためにもクロックが必須となる。つまり、高いダイナミックレンジＳ／Ｎ特性が要求される通常パス４０の動作のためにはクロックが必要である。
【００１８】
一方呼出し信号、Caller ID信号受信時には十分な振幅（−４０ｄＢｍ程度）の信号が到来し、かつ雑音に強いＦＳＫで送出されるためにさほど高いダイナミックレンジ，Ｓ／Ｎ特性は要求されずアナログ／デジタル変換器も１ビットの単純なシュミットトリガ回路で済むため、複数ビットを１個（１ビット分）のアイソレータで伝送するためのアイソレータインタフェースも不要となる。従って省電力パス７０は組合せ回路および非同期型順序回路（シュミットトリガ回路は履歴を持つため非同期型順序回路と考えられる）で構成することが可能でクロックが不要となる。
【００１９】
発呼者認識情報であるCaller ID信号は発呼者の電話番号という情報量も少なく、十分な振幅で送られて来る上、雑音に強いＦＳＫ変調で送出されるため、受信回路は通常のモデム通信と比べて低いＳ／Ｎ，ダイナミックレンジを持っていればよく、回路を簡略化し、消費電力を低減できる。
【００２０】
本実施例によれば、呼び出し信号待ち状態、Caller ID信号受信時は省電力パス７０経由で動作するため、消費電力を著しく低減することができ、オフフック状態と見られない微小な閉結電流を電源にして動作することができる。
【００２１】
図３は呼出し信号待ち状態、Caller ID信号受信時には動作クロック周波数を低減する実施例である。
【００２２】
通常の通話，通信時には図２の実施例と同様に入力信号は通常パス４０経由でアイソレータ４１に入力され、ホスト側に伝達される。また、スイッチＳＷ５の接点はNorｍ.端子に接続されて通常パス４０は発振器４９で生成されたクロック信号に基づき動作する。
【００２３】
呼び出し信号待ち状態、Caller ID信号受信時も、通常の通話，通信時と同様に入力信号を通常パス４０経由でアイソレータ４１に入力され、ホスト側に伝達される。この時、スイッチＳＷ５の接点はＰＤＷＮ端子に接続され、発振器４９で生成されたクロック信号分周器７２で１／Ｎに分周されて通常パス４０に供給され、通常パス４０は１／Ｎの周期で動作する。
【００２４】
本実施例によれば呼出し信号待ち状態、Caller ID信号受信時は通常パス４０は通常の通話，通信時の１／Ｎの周期で動作するため、消費電力もこれに比例して１／Ｎとなり、消費電力を著しく低減することができ、オフフック状態と見られない微小な閉結電流を電源にして動作することができる。
【００２５】
図４は呼び出し信号通過フィルタ１の実施例である。コンデンサＣ１，ツエナーダイオードＺＤ１，ＺＤ２，抵抗Ｒから構成されている。コンデンサＣ１は交換機からの直流電圧をカットし呼出し信号の交流成分のみを通過させるためのものである。ツエナーダイオードＺＤ１，ＺＤ２は通常の通話，通信時に印加される電圧は通過させず、７５Ｖrｍsという大振幅の呼出し信号のみを通過させるためのものである。また、抵抗Ｒは呼び出し信号到来時の電流を制限し、所定のインピーダンスを保つためのものである。また、抵抗Ｒが十分に大きく通常の通話，通信時に影響のない場合にはツエナーダイオードＺＤ１，ＺＤ２を省くことも可能である。
【００２６】
図５は電源回路３の実施例である。電源回路３は整流器３１とＡＶＲ（低電圧レギュレータ）３２とから構成される。通常の通話，通信時には整流器３１は加入者線を逆に接続しても、交換機からの極性が逆転しても動作させるためのものであるが、呼び出し信号受信時には呼び出し信号通過フィルタ１を通過した呼出し信号を整流して直流に変換して電源とするためのものである。ＡＶＲ３２は交換機からの加入者線の長さ（加入者線による電圧降下）にかかわり無く一定の電圧をインタフェース４に供給するためのものである。
【００２７】
図６はアイソレータ４１の実施例である。アイソレータ４１は差動出力を有するドライバー４３１，カップリングコンデンサー４３２，オペアンプ４３３，
ＲＳフリップフロップ４３４から構成されている。図７に各部のさらに詳細な回路を示す。図８に各部の信号波形を示す。図６〜図７に示すアイソレータ４１の詳細な説明、半導体基板上での形成方法については、特開平１１−１３６２９３号「アイソレータ回路及びモノリシックアイソレータ」及び特開平11−317445号「アイソレータ及びそれを用いるモデム装置」に記載されているので、本明細書では省略する。
【００２８】
図９は図２に示す回線インタフェース回路４のさらに詳細な実施例である。図９ではＡＤＣ（アナログデジタル変換器）４４は通常パス４０，省電力パス７０ともに共有している。
【００２９】
通常パス４０はＡＤＣ４４，アイソレータインタフェース４６から構成されている。アイソレータインタフェース４６は複数ビットからなるＡＤＣ４４の出力を一本のアイソレータ４１で伝送するために必要なマルチプレクサ８０またはパラレルシリアル変換器８１から構成されている。また、マルチプレクサ８０によりライン側の各種情報、例えば動作モード等の回線インタフェース回路の各部の状態情報であるステータス情報をＡＤＣ４４の出力とともにホスト側に伝送することも可能となる。このマルチプレクサまたはパラレルシリアル変換器から構成されるアイソレータインタフェース４６はクロックに同期して動作するために電力消費が大きく、アイソレータインタフェース４６を含む通常パス４０は省電力パス７０よりも消費電力が大きくなる。
【００３０】
一方省電力パス７０はＡＤＣ４４から構成されている。省電力パス７０が動作する呼び出し信号待ちやCaller ID 信号受信時には通常の通話，通信時ほど高いダイナミックレンジ，Ｓ／Ｎを要求されない為、通常の通話，通信時よりも少ないビット数のＡＤＣでよい。そのため本実施例ではＡＤＣ４４の出力のうち最上位の１ビットのみアイソレータインタフェース４６をバイパスしてアイソレータ４１に直接接続している。そのため、通常パス４０よりも電力消費を低く抑えることができる。
【００３１】
つまりアイソレータインタフェース及びアナログデジタル変換器（ＡＤＣ）の消費電力を削減することができ、呼び出し信号受信，Caller ID 信号受信機能をオンフック状態を保ちながら交換機から供給される電力だけで動作させることができるので電力消費を低く抑えることができる。
【００３２】
上記通常パス４０，省電力パス７０はスイッチＳＷ３により切り替えられる。スイッチＳＷ３を制御する信号はホスト側よりアイソレータ４２を介してライン側のスイッチＳＷ３に伝送される。
【００３３】
アイソレータインタフェース４６を動作させるクロック信号はホスト側の発振器４９で生成され、アイソレータ４３を介してライン側に電送され、アイソレータインタフェース４６に供給される。また、通常パス４０が動作しない着信信号待ちやCaller ID 信号受信時にはスイッチＳＷ５が開かれ、ライン側へのクロック供給が停止されて、クロック分配系を含むライン側の消費電力を低減する。
【００３４】
なおクロック供給を停止する際、図ではスイッチＳＷ５が開くように示したが、発振器４９の動作自体を停止した方が消費電力を低減することができる。発振器４９の動作を停止する方法は、バイアスをかけてクランプする等の方法がある。
【００３５】
通常の通話，通信時には、アイソレータ４１を介してライン側より伝送された入力信号は、デマルチプレクサ８２またはシリアルパラレル変換器８３から構成されるアイソレータインタフェース４７を介してＬＰＦ(Low Pass Filter）６０に入力される。
【００３６】
ＬＰＦ６０は一般には不要な高域の周波数成分を除去し、雑音成分を除去したり、エイリアシングを防いだりする。また、オーバーサンプリングアナログデジタル変換器においてはサンプリング周波数を減じるデシメーション（間引き）を実施するデシメータフィルタの機能もＬＰＦ６０に含まれる。ＬＰＦ６０の出力はデータとしてＭＰＵ５に入力され、処理される。近年がモデムの変復調をソフトウェアで実現するソフトモデムが広く普及する傾向にあり、本実施例でもモデムの変復調をＭＰＵ５でソフトウェアで実現する。
【００３７】
呼び出し信号待ち時には、アイソレータ４１を介してライン側より伝送された入力信号は、信号検出回路４８に入力される。信号検出回路４８は入力信号のゼロクロスを検出する事で、呼び出し信号を検出し省電力解除信号５２を省電力制御機能５３に出力する。省電力制御機能５３では省電力解除信号５２を受けてスイッチＳＷ３〜ＳＷ５制御する。また本実施例では省電力制御機能５３はＭＰＵ５で実現している。この時、省電力解除信号５２は図１０に示すように割り込み信号（ＩＮＴ）としてＭＰＵ５に入力し、省電力制御機能５３は割り込み処理または割り込み処理で始まる一連の処理で実現する。
【００３８】
Caller ID 受信時には、アイソレータ４１を介してライン側より伝送された入力信号は、アイソレータインタフェース４７をバイパスして直接ＬＰＦ６０に入力される。
【００３９】
以上のべた信号伝送パスを動作モード別にまとめると以下のようになる。なお、信号がＬＰＦ６０を経由しないモードの時（呼び出し信号待ち時）には図示していないがＬＰＦ６０へのクロック供給を停止することにより、ホスト側の消費電力を低減することができる。
通常動作時： ＡＤＣ４４―＞アイソレータインタフェース４６―＞スイッチＳＷ３（Norｍ.）―＞アイソレータ４１―＞アイソレータインタフェース４７―＞スイッチＳＷ４（Norｍ.）―＞ ＬＰＦ６０―＞ ＭＰＵ５
呼び出し信号待ち時： ＡＤＣ４４―＞スイッチＳＷ３（ＰＤＷＮ）―＞アイソレータ４１―＞信号検出回路４８―＞省電力制御機能５３―＞各スイッチ制御
Caller ID受信時： ＡＤＣ４４―＞スイッチＳＷ３（ＰＤＷＮ）―＞アイソレータ４１―＞スイッチＳＷ４（ ＰＤＷＮ）―＞ ＬＰＦ６０―＞ ＭＰＵ５
以上信号受信系について述べたが、モデムや留守番電話，ファクシミリなどの電話の加入者線に接続する通信装置は受信系と送信系とが連携して動作して初めてその機能を発揮するものである。本発明は受信系、とくに直流閉結のためのループ電流として交換機から供給される電力を利用して動作するCaller ID 受信機能に関するものであるので送信系についての詳細な説明は省略する。なお、図９の実施例でアイソレータ４２経由で伝送される制御信号は受信信号と同じようにマルチプレクサ８０，デマルチプレクサ８２からなるアイソレータインタフェースにより送信信号と多重化して伝送すればアイソレータの個数を減らすことができる。
【００４０】
本発明が提供する受信系、特にCaller ID 受信機能に、従来技術で提供される送信系を組み合わせれば、通常動作時だけでなく、着信信号待ち、受信時、
Caller ID 受信時も交換機から供給される電力を利用して回線インタフェース回路４を動作させることが可能となり、回線インタフェース回路４の実質的な消費電力（ホスト側から供給する電力）を低減する事ができ、電池による動作では電池寿命を大幅に延長することができる。また、Caller ID 受信機能のために特別な電源を用意する事も不要となる。たとえば、ホスト側からコンデンサを経由して供給する必要もなくなる。電力供給のためには１００pF程度コンデンサが必要であり、このような大きな容量のコンデンサはモノリシックＬＳＩでは経済上実用的なチップ面積で実現できず、外付けとしなければならない。しかし本発明により電力供給のためのコンデンサが不要となれば、信号伝送のためのアイソレータは１pF未満のコンデンサがあればよい。１pF未満の微少容量のコンデンサーは経済上実用的なチップ面積でモノリシックＬＳＩ上に実現でき、アイソレータ(絶縁機能)内蔵の回線インタフェース回路４をモノリシックＬＳＩで実現できる。
【００４１】
図１０はモデムの変復調および省電力制御機能５３をＭＰＵ５でソフトウェアで実現するソフトモデムの一実施例である。ＬＰＦ６０の出力である受信信号５１はデータとしてＭＰＵ５に入力され、ＭＰＵ５でソフトウェアでモデムの変復調処理が実現される。また省電力解除信号５２は割り込み信号（ＩＮＴ）としてＭＰＵ５に入力され、省電力制御機能５３及び呼び出し信号検出、Caller ID受信のための一連の処理（図１４に示す）は、割り込み処理、または割り込み処理により起動される一連の処理として実現される。
【００４２】
なお、先に述べたように本発明は受信系に関するものであるので、送信系については説明及び図示を省略するが、モデムや留守番電話，ファクシミリなどの電話の加入者線に接続する通信装置には送信系も不可欠であることは言うまでもないことである。
【００４３】
図１１はスイッチＳＷ１の制御信号も回線インタフェース回路４に内蔵したアイソレータ５４で絶縁して伝送する実施例である。またスイッチＳＷ１の制御信号、及び図９の実施例でアイソレータ４２経由で伝送される各スイッチの制御信号も受信信号と同じようにマルチプレクサ８０，デマルチプレクサ８２からなるアイソレータインタフェースにより送信信号と多重化して伝送すればアイソレータの個数を減らすことができる。本実施例によれば、スイッチＳＷ１の制御信号を絶縁して伝送する機能を回線インタフェース回路４に内蔵することができるため部品点数が減少し、モデムや留守番電話，ファクシミリなどの電話の加入者線に接続する通信装置のコスト削減，小型化を図ることができる。
【００４４】
なお、スイッチＳＷ１は図１２に示すように電源回路３を構成する整流器３１とＡＶＲ３２の間に挿入してもよい。
【００４５】
図１３はさらに直流閉結のためのスイッチＳＷ２の制御信号も回線インタフェース４に内蔵したアイソレータ５４で絶縁して伝送する実施例である。またスイッチＳＷ２の制御信号もスイッチＳＷ１の制御信号、及び図９の実施例でアイソレータ４２経由で伝送される各スイッチの制御信号と共に、受信信号と同じようにマルチプレクサ８０，デマルチプレクサ８３からなるアイソレータインタフェースにより送信信号と多重化して伝送すればアイソレータの個数を減らすことができる。本実施例によれば、スイッチＳＷ２の制御信号を絶縁して伝送する機能を回線インタフェース回路４に内蔵することができるため部品点数が減少し、モデムや留守番電話，ファクシミリなどの電話の加入者線に接続する通信装置のコスト削減，小型化を図ることができる。
【００４６】
図１４は省電力制御機能５３及び呼び出し信号検出、Caller ID受信のための一連の処理の実施例である。まず、各スイッチの初期値は図１４の通りで、この状態で呼び出し信号待ち状態となる。呼び出し信号が到来すると、図１に示すように呼び出し信号通過フィルタ１を介して信号が回線インタフェースに入力されるとともに、呼び出し信号を整流した電力が回線インタフェースに供給される。入力された呼び出し信号は図９に示すようにＡＤＣ４４でデジタル化され、スイッチＳＷ３によりアイソレータインタフェース４６をバイパスしてアイソレータ４１を介してホスト側にある信号検出回路４８に入力される。信号検出回路４８は呼び出し信号を検出して省電力解除信号５２を出力する。省電力解除信号５２は割り込み信号（ＩＮＴ）としてＭＰＵ５に入力され、割り込み１００をトリガーとして一連の処理が始まる。
【００４７】
まず、割り込み１００が入ると処理１０１で、スイッチＳＷ１をオンにして交換機からの直流電圧を電源回路３を経て電源として回線インタフェース４に印加する。この時、回線インタフェース４特にライン側は省電力モードになっているので流れる電流は直流閉結されたと認識するしきい値未満の僅かな値である為、オフフック状態とはみなされない。この状態では呼び出し信号をＬＰＦ６０を経てＭＰＵ５に入力され、ＭＰＵ５は入力された信号の周期（特にゼロクロスの周期）を計測して、入力された信号が呼び出し信号であるか否かを判断する（処理１０２）。なお日本国の場合、呼び出し信号の周波数は１６Ｈｚである。
【００４８】
ここで入力された信号が呼び出し信号でない場合には再びスイッチＳＷ１をオフとし、スイッチＳＷ４をＰＤＷＮとして初期値に戻り（処理１０９）、待ち状態に戻る(処理１１０)。ここで入力された信号が呼び出し信号であると判断された場合には、続いてCaller ID検出処理（処理１０３）に入る。 Caller ID 検出が検出された場合には、 Caller IDを表示し(処理１０４)、リンガーを起動する(処理１０５)。続いてオフフック条件が成立するまで待ち（処理１０６）オフフック条件が成立したら処理１０７でスイッチＳＷ２をオンとし、スイッチＳＷ３，ＳＷ５をNorｍ.として、通話または通信状態に移る(処理１０８)。
【００４９】
なお、ここで通常の電話機においては受話器をとる操作（オフフック）がオフフック条件となる。またモデム等のデータ通信機器では次の２通りが考えられる。
（１）受信したCaller ID が通信相手先としてあらかじめ登録したものと一致したとき
（２）受信したCaller ID が除外すべき通信相手先としてあらかじめ登録したものと一致しなかったとき
処理１０７ではスイッチＳＷ２をオンとすることにより規定値のループ電流を流して直流閉結させ、交換機にオフフック状態を通知する。またスイッチＳＷ３をNorｍ.とすることによりＡＤＣ４４の出力をアイソレータインタフェース４６を経由してアイソレータ４１に出力する。スイッチＳＷ５をオンとすることによりライン側、特にアイソレータインタフェース４６にクロックを供給する。さらにスイッチＳＷ４をNorｍ.にして信号をアイソレータインタフェース４７を経由してＬＰＦ６０に入力する。
【００５０】
図１５は通信終了時の処理の実施例である。ライン側にあるスイッチＳＷ２，ＳＷ３を所定の初期状態に戻して待ち状態にしなければならない為、スイッチＳＷ１をオフにして交換機からの電流供給を停止し、スイッチＳＷ５をオフにしてホスト側からのクロック供給を停止する(処理１２２)前に、スイッチＳＷ２をオフにして直流閉結を停止し、スイッチＳＷ３をＰＤＷＮにして省電力モードにしなければならない（処理１２１)。なおスイッチＳＷ４をＰＤＷＮにしてにアイソレータインタフェース４７をバイパスする処理１２３のタイミングは任意でよい。
【００５１】
図１６は割り込み（処理１００）から通信状態（処理１０８）に至る一連のシーケンスでの各スイッチ状態の変化を示したものである。図１７は割り込み（処理１００）から待ち状態（処理１１０）に至るシーケンスの各スイッチ状態の変化を示したものである。また、図１８は図１５に示す通信開始１２０から通信終了１２９に伴う一連の処理シーケンスの各スイッチの状態の変化を示したものである。
【００５２】
図１９は省電力制御機能５３をＭＰＵ５でなく回線インタフェース４に内蔵した実施例である。呼び出し信号を検出して信号検出回路４８から出力される省電力解除信号５２に基づき省電力制御機能５３が各スイッチを制御する。本実施例によれば、ＭＰＵ５に必要とされる処理が減るために、その分ＭＰＵ５処理能力を通常処理に割いてシステム全体の処理性能を向上させる事が可能となる。また、この場合でもCaller ID 受信などに必要なデータ処理をＭＰＵ５に開始させるために省電力解除信号５２を割り込み信号（ＩＮＴ）としてＭＰＵ５に入力する必要がある。
【００５３】
図２０は第１のアナログデジタル変換器であるＡＤＣ４４を通常パス４０専用とし、省電力パス７０専用に１ビットのゼロクロス回路を第２のアナログデジタル変換器であるＡＤＣ７７として備えた実施例である。通常パス４０用のＡＤＣ４４はオーバーサンプリング方式である場合が多く、ＡＤＣ４４内の積分回路での積分時間を制御するためにクロックが不可欠で、電力消費が大きくなる傾向がある。そこで、本実施例では省電力パス７０専用に１ビットのゼロクロス回路をＡＤＣ７７として備えて、消費電力を低減している。
【００５４】
また、ＡＤＣ４４と、ＡＤＣ７７と、アイソレータと、アイソレータインタフェースとを回線インタフェース回路として単一半導体チップ上に形成することによって低コストで小型の回線インタフェース回路及びそれを用いた情報通信装置を提供することができる。
【００５５】
図２１は外部回路（１本（組）の加入者線と送信系と受信系と共用するためのハイブリッド回路（２線／４線変換回路））への省電力パス７０の接続方法の実施例である。回線インタフェース回路４はモノリシックＬＳＩで実現されているため、送信系の出力端子６３，６４と受信系の入力端子６５，６６を介して外部回路（ハイブリッド回路）に接続する。ここで本実施例では省電力パス７０の入力は送信系の出力端子６３，６４に接続し、送信系のドライバ６１，６２の出力はスイッチＳＷ６，ＳＷ７を介して送信系の出力端子６３，６４に接続している。通常の通話，通信時にはスイッチＳＷ６，ＳＷ７が閉じて送信系のドライバ６１，６２の出力は送信系の出力端子６３，６４より外部回路に出力される。一方、呼出し信号受信時、Caller ID 信号受信時にはスイッチＳＷ６，ＳＷ７を開いて、外部より送信系の出力端子６３，６４に印加される信号が省電力パス７０に入力される。
【００５６】
ここでハイブリッド回路の構成に目を向けて見ると、受信系の入力端子６５，６６への信号はＺ１，Ｚ２により分圧されて、加入者線より到来する信号の振幅より小さな振幅となる。これはハイブリッド回路で送信出力を相殺するために避けられない代償である。一方、スイッチＳＷ６，ＳＷ７を開いた場合には加入者線より到来する信号の振幅が減衰すること無く送信系の出力端子６３，６４に印加さる。つまり本実施例のように省電力パス７０の入力を送信系の出力端子６３，６４に接続することにより、専用の入力端子を設けることなしに最も大きな振幅のCaller ID 信号を省電力パス７０に入力することができる。ひいては信号増幅の必要が省電力パス７０の回路の簡略化、消費電力低減につながる。なお、当然ながらCaller ID 信号受信時は送信信号は出力されないので送信出力を相殺する必要はなく、送信系の出力端子６３，６４に省電力パス７０を直結しても弊害は生じない。
【００５７】
【発明の効果】
本発明によれば、呼出し信号受信、Caller ID信号受信機能の消費電力を低減することができ、オンフック状態を維持したまま交換機からの供給電力で呼出し信号、Caller ID信号受信機能を動作させることができる。
【００５８】
また、実質的に外部からの電力供給なしで呼出し信号、Caller ID 信号受信機能、および通常動作時のライン側の送信受信機能を実質的に外部からの電力供給なしで動作させることができる。
【図面の簡単な説明】
【図１】本発明の回線インタフェースシステムの一実施例を示した図である。
【図２】本発明の回線インタフェース回路の一実施例を示す図である。
【図３】本発明の回線インタフェース回路の他の実施例を示す図である。
【図４】呼び出し信号通過フィルタの一実施例を示す図である。
【図５】電源回路の一実施例を示す図である。
【図６】本発明のアイソレータの一実施例を示す図である。
【図７】本発明のアイソレータの詳細回路図を示す図である。
【図８】アイソレータの各部の波形を説明するための図である。
【図９】本発明の回線インタフェース回路の詳細な一実施例を示した図である。
【図１０】本発明の回線インタフェース回路の他の実施例を示した図である。
【図１１】本発明の回線インタフェース回路の他の実施例を示した図である。
【図１２】本発明の回線インタフェース回路の他の実施例を示した図である。
【図１３】本発明の回線インタフェース回路の他の実施例を示した図である。
【図１４】本発明の回線インタフェース回路の構成制御のフローの一実施例を示した図である。
【図１５】本発明の回線インタフェース回路の構成制御のフローの他の実施例を示した図である。
【図１６】本発明の回線インタフェース回路の各スイッチ信号を示した図である。
【図１７】本発明の回線インタフェース回路の各スイッチ信号を示した図である。
【図１８】本発明の回線インタフェース回路の各スイッチ信号を示した図である。
【図１９】本発明の回線インタフェース回路の詳細な他の実施例を示した図である。
【図２０】本発明の回線インタフェース回路の詳細な他の実施例を示した図である。
【図２１】本発明のハイブリッド回路との接続構成の一実施例を示した図である。
【符号の説明】
１…呼び出し信号通過フィルタ、３…電源回路、４…回線インタフェース回路、４０…通常パス、４１…アイソレータ、４４…ＡＤＣ、４６…アイソレータインタフェース、７０…省電力パス。
【図１】
0003768776.tif 000002
【図２】
0003768776.tif 000003
【図３】
0003768776.tif 000004
【図４】
0003768776.tif 000005
【図５】
0003768776.tif 000006
【図６】
0003768776.tif 000007
【図７】
0003768776.tif 000008
【図８】
0003768776.tif 000009
【図９】
0003768776.tif 000010
【図１０】
0003768776.tif 000011
【図１１】
0003768776.tif 000012
【図１２】
0003768776.tif 000013
【図１３】
0003768776.tif 000014
【図１４】
0003768776.tif 000015
【図１５】
0003768776.tif 000016
【図１６】
0003768776.tif 000017
【図１７】
0003768776.tif 000018
【図１８】
0003768776.tif 000019
【図１９】
0003768776.tif 000020
【図２０】
0003768776.tif 000021
【図２１】
0003768776.tif 000022