(57)【特許請求の範囲】
【請求項１】
一端が直流電源に接続され、１次の低域フィルタとしての特性を有するソレノイドと、
前記ソレノイドの他端および接地間に介挿され、パルス幅変調された駆動信号に応じて前記ソレノイドの他端の接地／非接地を切り換えるスイッチ手段と、
一端が前記ソレノイドの他端に接続され、他端の電位が該ソレノイドの他端の電位より第１の電圧以上低い場合には、該ソレノイドの他端からの電流を通過させる第１の電圧規定手段と、
一端が前記第１の電圧規定手段の他端に接続され、他端の電位が該第１の電圧規定手段の他端の電位より第２の電圧以上低い場合には、該第１の電圧規定手段の他端からの電流を前記直流電源側に通過させる第２の電圧規定手段と
を具備するソレノイド駆動回路において、
前記ソレノイドの時定数、前記駆動信号の周期、前記直流電源の電圧、前記第１の電圧、および前記第２の電圧は、
前記ソレノイドの時定数をτ、前記駆動信号の周期をＴ、前記直流電源の電圧をＥ、前記第１の電圧をＥＮ１、前記第２の電圧をＥＮ２、前記ソレノイドの抵抗値をＲ、自然対数の底をｅとした場合に、
前記ソレノイドに流れる電流Ｅ／Ｒと、クリップ電流（ＥＮ１＋ＥＮ２）／Ｒとが等しく、かつ前記駆動信号のデューティ比が０．２となる条件下で、
【数１】
0003799706.tif 000005
で表される値が０．０２４以下となるよう設定されている
ことを特徴とするソレノイド駆動回路。
【請求項２】
前記ソレノイドと、該ソレノイドの他端に接続された前記スイッチ手段および前記第１の電圧規定手段は、複数設けられている一方、
前記第２の電圧規定手段は、１つのみ設けられており、一端が前記各第１の電圧規定手段の他端に接続されている
ことを特徴とする請求項１記載のソレノイド駆動回路。
【請求項３】
前記駆動信号の駆動周波数として可聴領域以外の周波数が設定されている
ことを特徴とする請求項１記載のソレノイド駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はソレノイド駆動回路に係り、特に自動ピアノの鍵駆動用ソレノイド等の駆動に用いて好適なソレノイド駆動回路に関する。
【０００２】
【従来の技術】
従来の自動ピアノの鍵駆動用ソレノイドの駆動回路の代表的な回路構成を図１０および図１１に示す。なお、両図において、共通する部分には同一の符号を付し、重複する説明を省略する。
【０００３】
（Ａ）シングルブリッジ回路を用いた駆動回路
図１０に示す構成には、ソレノイドとダイオードとを並列接続して一つのブリッジを構成した回路（以後、「シングルブリッジ回路」という）が含まれている。この図において、１はソレノイドであり、その一端はＮＰＮトランジスタ２のコレクタに接続され、他端には電源電圧Ｖが印可される。３はソレノイド１に並列接続されたダイオードであり、ＮＰＮトランジスタ２がオフ状態に切り換えられた場合、既にソレノイド１に流れていた電流をキックバック電流としてループさせる。また、ＮＰＮトランジスタ２のエミッタは接地され、ベースには抵抗４を介して駆動信号ＰＷＭが入力される。
【０００４】
駆動信号ＰＷＭは、ソレノイド１に流すべき平均電流の目標値に応じたデューティ比となるようパルス幅変調されているので、当該デューティ比に応じたタイミングでＮＰＮトランジスタ２のオン／オフ状態が切り換えられる。ＮＰＮトランジスタ２がオン状態にある場合には電源電圧Ｖによる電流がソレノイド１に流れ、オフ状態に切り換えられた場合には、ソレノイド１に流れていた電流はキックバック電流としてループされ、徐々に減衰していく。この結果、ソレノイド１には目標値に一致あるいは近似した平均電流が流れ、対応する鍵（図示略）を目標値に対応した強度で駆動するための磁界が発生する。
【０００５】
（Ｂ）フルブリッジ回路を用いた駆動回路
一方、図１１に示す構成は、駆動回路の応答性能を向上させる目的で採用され、内部に「フルブリッジ回路」と呼ばれる回路がを含んでいる。この図において、５はＰＮＰトランジスタであり、そのエミッタには電源電圧Ｖが印可され、コレクタは逆方向のダイオード６を介して接地されている。また、ＰＮＰトランジスタ５のコレクタには、ソレノイド１の他端が接続されている。すなわち、ソレノイド１の他端には、ＰＮＰトランジスタ５を介して電源電圧Ｖが印可されるよう構成されている。また、電源および接地間には、抵抗７および８と、ＮＰＮトランジスタ９が直列に介挿されており、抵抗７と抵抗８との接続点の電圧がＰＮＰトランジスタ５のベースに印可されるよう構成されている。さらに、ＮＰＮトランジスタ９のベースには、抵抗１０を介して駆動信号ＰＷＭが入力される。
【０００６】
駆動信号ＰＷＭは、図１０におけるものと同様に、ソレノイド１に流すべき平均電流の目標値に応じたデューティ比となるようパルス幅変調されているので、当該デューティ比に応じたタイミングで、ＮＰＮトランジスタ２，９およびＰＮＰトランジスタ５のオン／オフ状態が一斉に切り換えられる。各トランジスタがオン状態にある場合には、電源電圧Ｖによる電流はＰＮＰトランジスタ５→ソレノイド１→ＮＰＮトランジスタ２の方向へ流れる。一方、各トランジスタが一斉にオフ状態に切り換えられた場合には、ソレノイド１に流れていた電流は、ダイオード６→ソレノイド１→ダイオード３の方向へ流れ、電源へと戻される。この際、ソレノイド１に印可される電圧の極性は、ＰＮＰトランジスタ５がオン状態であった時の逆となり、ソレノイド１に流れる電流は急激に減衰していく。なお、ソレノイド１に対応する鍵（図示略）が目標値に対応した強度で駆動される点は、シングルブリッジ回路を用いたものと同様である。
【０００７】
【発明が解決しようとする課題】
ところで、通常、ソレノイド駆動回路の設計時において、ソレノイド１の仕様は、自動ピアノの性能仕様、ソレノイド１の設置スペースおよび価格等を考慮して決定される。例えば、ソレノイド１の大きさは、自動演奏時の最大音量に応じた強度の磁界を発生できる大きさでなければならないし、設置スペースに収まる大きさでなければならない。また、製造コストを低減するためには、より小さいことが望ましい。
【０００８】
ところが、図１０のシングルブリッジ回路を用いたソレノイド駆動回路では、単純にソレノイド１を大きくして最大磁界強度を上げようとすると、ソレノイド１の仕様から定まる時定数（以後、実時定数という）が大きくなり、その応答速度が遅くなる。その結果、ＮＰＮトランジスタ２がオフ状態に切り換えられても、ソレノイド１に流れている電流はなかなか減衰せず、例えば、速い連打等の演奏を十分に再現できない虞がある。すなわち、ソレノイド１を大きくし過ぎると、その実時定数が大きくなり過ぎ、自動ピアノの再生性能が低下する虞がある。
【０００９】
逆に、製造コストを削減するためにソレノイド１を小さくすると、その時定数が小さくなり、応答速度が速くなる。その結果、ＮＰＮトランジスタ２がオフ状態に切り換えられると、ソレノイド１に流れている電流は迅速に減衰するが、駆動信号ＰＷＭの周期に比較してソレノイド１を小さくし過ぎると、すなわちソレノイド１の実時定数を小さくし過ぎると、パルス幅変調に起因して生じる電流リップルが無視できない程度に大きくなり、自動演奏ピアノの再生性能が低下する可能性がある。
【００１０】
原理的には、駆動信号ＰＷＭの周波数を十分に高くすれば上記電流リップルを低減可能であるが、高くし過ぎると、ＮＰＮトランジスタ２のスイッチング時間間隔が極めて短くなり、ＮＰＮトランジスタ２およびソレノイド１の発熱量の増大を招致する。また、駆動周波数を高くしても発熱量の増大を十分に抑制することができるスイッチング素子は一般に高価であり、そのような素子の採用は製造コストの増大を招く。さらに、ソレノイド１の応答速度を速くしても、立ち上がり時間および立ち下がり時間を“０”とすることはできないので、駆動信号ＰＷＭの周波数を高くするにつれて、ＮＰＮトランジスタ２の切り換えに起因した損失が大きくなり、駆動効率が低下するという問題もある。
【００１１】
さらに、試行錯誤によって上述した問題を回避できたとしても、前述した条件に基づいて決定したソレノイド１の実時定数を変更することは考慮外であり、ソレノイド１の実時定数や駆動信号ＰＷＭの周波数等の各種パラメータの配分はバランスの悪いものになる虞がある。各種パラメータの配分のバランスが悪いということは、例えば、あるパラメータには十分なマージン（余裕）があるが他のパラメータにはほとんどない、という状態にあることを意味しており、このような状態において、仕様変更に伴うパラメータ変更を行ったり、製造過程で部品にバラツキが発生したりすると、駆動回路全体としての調和が崩れ、自動ピアノの再生性能が仕様を満たさなくなる虞がある。しかも、各種パラメータにどの程度のマージンがあるかを定量的に把握していないので、設計段階で、各種パラメータのバランスの悪さを知ることはできない。
【００１２】
一方、フルブリッジ回路を用いた駆動回路では、ＮＰＮトランジスタ２のオフ状態への切り換え時に、ソレノイド１に対して電源電圧Ｖと同レベルの逆起電力を印可してソレノイド１における残存電流を迅速に減衰させるので、ソレノイド１の実時定数が大きくなっても、ソレノイド１の実効的な時定数（以後、実効時定数という）が大きくならず、自動ピアノの再生性能の低下を回避することができる。
【００１３】
しかしながら、ソレノイド１の実効時定数は実時定数に従って一意に定まり、しかもソレノイド１の実時定数は前述した条件に基づいて決定されるので、シングルブリッジ回路を用いたものと同様に、各種パラメータの配分はバランスの悪いものになる虞がある。また、各種パラメータのマージンを定量的に把握していない点もシングルブリッジ回路によるものと同様である。
【００１４】
さらに、パルス幅変調に起因して生じる電流リップルが一般に大きく、回路の動作に悪影響を与え得る電磁ノイズが発生するという問題がある。しかも、大きな電磁ノイズは、共振により、可聴レベルの機械的ノイズを誘引することがあり、自動ピアノの再生性能（この場合は音質）を低下させる一因となっている。上述した問題点は、ソレノイドに印可する逆起電力を電源電圧とほぼ同レベルに限定した駆動回路全般に共通した問題点でもある。
【００１５】
また、フルブリッジ回路を用いた駆動回路では、図１１から明らかなように、各ノード（例えば各鍵）毎に素子を配するので、コスト高を招くという欠点がある。さらに、シングルブリッジ回路を用いた駆動回路では、通常、駆動信号ＰＷＭのデューティ比として０％〜１００％までの２５６段階の値を選択可能であるが、フルブリッジ回路を用いたものでは、ターンオン時間に比較してターンオフ時間が短くなるので、実質的に５０％〜１００％の１２８段階の値しか選択できない、すなわちパルス幅変調の分解能が低いという欠点がある。
【００１６】
結局、上述したことから明らかなように、従来の駆動回路では、設計者の試行錯誤で設計していたので、膨大な手間、時間、コストがかかっていた。さらに、ソレノイド１の実効時定数は実時定数に従って一意に定まるので、各種パラメータの配分がバランスの悪いものになり、しかも各種パラメータのマージンを定量的に把握していないので、各種パラメータの配分バランスの悪い駆動回路を設計してしまう虞があった。
【００１７】
本発明は上述した事情に鑑みて為されたものであり、高再生性能かつ低ノイズかつ低コストで、設計時に各種パラメータのマージンを定量的に把握することが可能であり、各種パラメータの配分バランスを容易に適正とすることができるソレノイド駆動回路を提供することを目的としている。
【００１８】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の発明は、一端が直流電源に接続され、１次の低域フィルタとしての特性を有するソレノイドと、前記ソレノイドの他端および接地間に介挿され、パルス幅変調された駆動信号に応じて前記ソレノイドの他端の接地／非接地を切り換えるスイッチ手段と、一端が前記ソレノイドの他端に接続され、他端の電位が該ソレノイドの他端の電位より第１の電圧以上低い場合には、該ソレノイドの他端からの電流を通過させる第１の電圧規定手段と、一端が前記第１の電圧規定手段の他端に接続され、他端の電位が該第１の電圧規定手段の他端の電位より第２の電圧以上低い場合には、該第１の電圧規定手段の他端からの電流を前記直流電源側に通過させる第２の電圧規定手段とを具備するソレノイド駆動回路において、
前記ソレノイドの時定数、前記駆動信号の周期、前記直流電源の電圧、前記第１の電圧、および前記第２の電圧は、前記ソレノイドの時定数をτ、前記駆動信号の周期をＴ、前記直流電源の電圧をＥ、前記第１の電圧をＥＮ１、前記第２の電圧をＥＮ２、前記ソレノイドの抵抗値をＲ、自然対数の底をｅとした場合に、前記ソレノイドに流れる電流Ｅ／Ｒと、クリップ電流（ＥＮ１＋ＥＮ２）／Ｒとが等しく、かつ前記駆動信号のデューティ比が０．２となる条件下で、
【数１】
0003799706.tif 000002
で表される値が０．０２４以下となるよう設定されていることを特徴としている。
【００１９】
また、請求項２記載のソレノイドの駆動回路では、請求項１記載のものにおいて、前記ソレノイドと、該ソレノイドの他端に接続された前記スイッチ手段および前記第１の電圧規定手段は、複数設けられている一方、前記第２の電圧規定手段は、１つのみ設けられており、一端が前記各第１の電圧規定手段の他端に接続されていることを特徴としている。
また、請求項３記載のソレノイドの駆動回路では、請求項１記載のものにおいて、前記駆動信号の駆動周波数として可聴領域以外の周波数が設定されていることを特徴としている。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態について説明する。なお、前提として、本実施形態では、自動ピアノの鍵駆動用のソレノイドを、コイルと抵抗素子とからなる１次の低域フィルタとみなしている。
【００２２】
１．構成
図１は本発明の一実施形態によるソレノイド駆動回路の構成を示す回路図であり、この図に示す駆動回路は、自動ピアノの鍵駆動用ソレノイドを駆動する。
図１において、１１はコイルと抵抗素子とからなるソレノイドであり、各鍵に対応して計８８個が設けられている。１２は各ソレノイド１１に対応して設けられたＦＥＴ等のＮＰＮトランジスタであり、そのエミッタは接地され、コレクタには対応するソレノイド１１の一端が接続されている。なお、ソレノイド１１の他端には磁界を発生するための直流電源電圧Ｅが印可される。１３は対応するソレノイド１１の一端にＰ側が接続されたダイオード、１４は自身のＮ側が対応するダイオード１３のＮ側に接続されたツェナーダイオードであり、そのＰ側には直流電源電圧Ｅが印可される。１５は各ソレノイド１１に対応して設けられた所定の抵抗値の抵抗素子であり、その一端は対応するＮＰＮトランジスタ１２のベースに接続され、他端には対応する駆動信号（駆動信号ＰＷＭ１〜ＰＷＭ８８のいずれか）が供給される。
【００２３】
前述したように、上記ソレノイド１１はコイルと抵抗素子からなる１次の低域フィルタとみなされる。したがって、ここでは、ソレノイド１１の抵抗値をＲ［Ω］、自己インダクタンスをＬ［Ｈ］、仕様から定まる実時定数をτ［ｓ］、遮断周波数をｆcSOL［Ｈｚ］とする。また、ダイオード１３の順方向電圧をＥＮ１［Ｖ］、ツェナーダイオード１４の逆方向電圧をＥＮ２［Ｖ］とする。さらに、ピアノアクションの動作帯域を周波数で表現した場合の上限値をアクション遮断周波数ｆca［Ｈｚ］とし、駆動信号ＰＷＭ１〜ＰＷＭ８８の周波数（以後、ＰＷＭ周波数という）をｆpwm ［Ｈｚ］、周期をＴ［ｓ］、デューティ比をｄとする。
上述した各種パラメータは所定の関係を満たすよう後述する設計処理によって設定される。
【００２４】
２．基本的動作
次に、上述した構成のソレノイド駆動回路の動作について説明する。ただし、具体的な動作は各種パラメータの設定内容に応じて変わり得るので、ここでは、基本的な動作について説明する。ただし、各鍵に対応した回路の動作は共通するので、１つの鍵に対応した回路の動作についてのみ説明する。また、説明対象の回路は、いずれの鍵に対応したものでもよいので、当該回路に供給される駆動信号は駆動信号ＰＷＭ１〜８８のいずれでもよい。したがって、以後、「駆動信号ＰＷＭ」と表記する。
【００２５】
図１において、駆動信号ＰＷＭは、ソレノイド１１に流すべき平均電流の目標値に応じたデューティ比ｄとなるようパルス幅変調されており、当該デューティ比ｄに応じたタイミングでＮＰＮトランジスタ１２のオン／オフ状態が切り換えられる。ＮＰＮトランジスタ１２がオン状態にある場合には、直流電源電圧Ｅによる電流がソレノイド１１に流れる。ここでＮＰＮトランジスタ１２がオフ状態に切り換えられると、ソレノイド１１に印可される電圧の極性は、ＮＰＮトランジスタ１２がオン状態であった時の逆となり、ソレノイド１１に流れる電流が逆方向の印可電圧ＥＮの大きさに応じた速度で減衰していく。なお、詳しくは後述するが、逆方向の印可電圧ＥＮは、ダイオード１３の順方向電圧ＥＮ１とツェナーダイオード１４の逆方向電圧ＥＮ２との和電圧である。駆動信号ＰＷＭに応じて上述した動作が繰り返されることにより、ソレノイド１１には目標値に一致あるいは近似した平均電流が流れ、対応する鍵を目標値に対応した強度で駆動するための磁界が発生する。
【００２６】
３．設計処理
本駆動回路において、ソレノイド１１の特性は、従来と同様に、自動ピアノの性能仕様（最大磁界強度）、ソレノイド１の設置スペースおよび価格等を考慮して決定されるが、ソレノイド１１の実時定数τを決定しても、このことのみでソレノイド１１の実効的な時定数（実効時定数）が特定される訳ではない点が従来のものの設計時と大きく異なる。
図２は本駆動回路の設計時における各種パラメータの設定手順の一例を示すフローチャートであり、以下、この図を参照して、各種パラメータの設定手順について説明する。
【００２７】
▲１▼  まず、ステップＳＡ１において、自動ピアノの性能仕様に基づいてアクション遮断周波数ｆcaを定める。アクション遮断周波数ｆcaは、連打等の高速動作の最高速度を表しており、求められる性能仕様にもよるが、通常、２０［Ｈｚ］程度とすれば十分である。ここでは、
ｆca  ＝  ２０［Ｈｚ］
とする。
【００２８】
▲２▼  次に、ステップＳＡ２において、ＰＷＭ周波数ｆpwm を定める。基本的に、ＰＷＭ周波数は任意に設定可能であるが、ＰＷＭ周波数ｆpwm が小さすぎるとＰＷＭ周波数に応じた周期の電圧変動に起因した機械的ノイズが可聴帯域に入る虞があり、逆に大きすぎるとＮＰＮトランジスタ１２の発熱量、およびソレノイド１１の発熱量（鉄損）が増大してしまうので、結局、２０［ＫＨｚ］前後の値に限定される。ここでは、
ｆpwm   ＝  ２０［ＫＨｚ］
とする。
【００２９】
▲３▼  ソレノイド１１の特性（Ｒ［Ω］，Ｌ［Ｈ］）は、自動ピアノの性能仕様（最大磁界強度）、設置スペースおよび価格等を考慮して定まる。ステップＳＡ３では、こうして定まったソレノイド１１の特性に基づいて、ソレノイド１１の実時定数τ、遮断周波数ｆcSOLを求める。具体的には下式を用いる。
τ  ＝  Ｌ／Ｒ
ｆcSOL  ＝  １／（２πτ）
【００３０】
▲４▼  次に、ステップＳＡ４では、▲１▼で定めたアクション遮断周波数ｆcaと▲３▼で求めたソレノイド１１の遮断周波数ｆcSOLとを比較し、アクション遮断周波数ｆcaがソレノイド１１の遮断周波数ｆcSOLに比較して十分に小であるか否かを判定する。判定の基準は任意であるが、ここでは、ピアノアクションに対するソレノイド１１の位相遅れが−５゜以内であれば「十分に小」であると判定する。
【００３１】
図３（ａ）および図３（ｂ）は一般的な１次の低域フィルタの周波数特性を示すゲインボード線図および位相ボード線図であり、これらの図に基づいて上記判定を行うことができる。図３（ａ）および図３（ｂ）において、ωc は低域フィルタの遮断周波数に相当する遮断角速度であり、横軸は遮断角速度ωc に対する角速度ωの比（ω／ωc ）を表している。図３（ｂ）から明らかなように、位相遅れを−５゜以内とするためには、ω／ωc が約０．１未満でなければならない。このことをソレノイド１１に当てはめると、
ｆca／ｆcSOL  ＜  ０．１
でなければならず、その遮断周波数ｆcSOLはアクション遮断周波数ｆcaの１０倍を超過している必要がある。ここでは、アクション遮断周波数ｆcaを２０［Ｈｚ］としているので、ソレノイド１１の遮断周波数ｆcSOLは２００［Ｈｚ］を超過しなければならない。この遮断周波数ｆcSOLを用いて、実時定数τは、
τ  ＝  １／（２πｆcSOL）
と表されるので、ｆcSOLが２００［Ｈｚ］を超過する時には、
τ  ＜  ０．８［ｍｓ］
という関係が成立する。このような関係を満たしているか否かで、アクション遮断周波数ｆcaがソレノイド１１の遮断周波数ｆcSOLに比較して十分に小であるか否かを判定することができる。なお、この判定結果が「ＮＯ」であれば次の▲５▼（ステップＳＡ５）の処理を行い、「ＹＥＳ」であれば▲５▼の処理を行わずに後述の▲６▼（ステップＳＡ６）の処理を行う。
【００３２】
▲５▼  ところで、▲４▼での判定時点で、ツェナーダイオード１４の逆方向電圧ＥＮ２については未設定であるので、駆動回路全体の実効的な時定数（実効時定数τ´）を求める際には、
ＥＮ２  ＝  ０［Ｖ］
と仮定される。この場合、従来のシングルブリッジ回路を用いた駆動回路と同様に、ソレノイド１１の実時定数τと駆動回路全体の実効時定数τ´とは一致し、実時定数τが十分に小さくないことは▲４▼で判定済みであることから、実効時定数τ´が十分に小さくないことが明らかである。
一方、図４に示すように、直流電源電圧Ｅに対するクリップ電圧ＥＮの比に応じて実効時定数τ´は変化する。図４は本実施形態によるソレノイド駆動回路における実効時定数τ´とクリップ電圧ＥＮとの関係を示すグラフであり、クリップ電圧ＥＮは、
ＥＮ  ＝  ＥＮ１＋ＥＮ２
という関係を満たしている。図４において、τ´／τが１．００の場合、ＥＮ／Ｅは０となる。すなわち、実効時定数τ´を実時定数τに一致させるには、クリップ電圧ＥＮを０にすればよいことが分かる。また、実効時定数τ´を実時定数τの１／２とするには、クリップ電圧ＥＮを直流電源電圧Ｅの−０．７倍程度にすればよく、実効時定数τ´を実時定数τの１／４とするには、クリップ電圧ＥＮを直流電源電圧Ｅの−１．９倍程度にすればよいことが分かる。このように、直流電源電圧Ｅに対してクリップ電圧ＥＮを変化させれば所望の実効時定数τ´を得られる。
【００３３】
ここで実効時定数τ´と実時定数τとの関係について図５を参照して説明する。図５は、ターンオフ後のソレノイド１１における残留電流の減衰の様子を示すグラフであり、τ´／τの値毎に同一の実効時定数τ´に従った５本の特性線が描かれている。このグラフにおいて、τ´／τが１の場合、ターンオフ時の初期電流に対する残留電流の比は、ターンオフ時点から実効時定数τ´だけ経過した時点で約０．３７となり、以後、０に漸近していく。一方、τ´／τが０．２の場合、上記電流比は、ターンオフ時点から実効時定数τ´だけ経過した時点で約０．３７となり、以後、−１に漸近していく。このように、各特性線が一致しないことから明らかなように、実時定数τが異なれば、実効時定数τ´が同一であっても、ソレノイド１１上の電流の減衰の様子は異なる。すなわち、実効時定数τ´は、ソレノイド１１上の残留電流の減衰の様子を厳密に規定するものではない。
【００３４】
実効時定数τ´は、ターンオフ時点から実効時定数τ´の時間が経過した時点での、ソレノイド１１上の電流の減衰度合いが所定値以下となっていることを規定したものである。ここでいう所定値とは、実効時定数τ´と実時定数τとが一致した状態、すなわちクリップ電圧ＥＮが０の状態において、ターンオフ時点から実効時定数τ´（実時定数τ）だけ経過した時点での減衰度合いであり、図５の例では、約０．３７である。
【００３５】
図から明らかなように、ターンオフ時点からソレノイド１１上の残留電流が０になるまでの時間は、実効時定数τ´が同一ならば、実時定数τが大きい方が短い。したがって、▲４▼において実時定数τが前述した関係（例えば、τ＜０．８［ｍｓ］）を満たしていないと判定されても、実効時定数τ´が当該関係を満たしていれば、十分な応答速度を実現することができる。そこで、ステップＳＡ５では、当該関係を満たすよう実効時定数τ´を設定する。ここで、実効時定数τ´の定義式を示す。
【数５】
0003799706.tif 000003
上式において、実時定数τおよび直流電源電圧Ｅは既に設定済みであるので、クリップ電圧ＥＮ、すなわちダイオード１３の順方向電圧ＥＮ１とツェナーダイオードＥＮ２の逆方向電圧ＥＮ２とを図４に基づいて設定すれば、所望の実効時定数τ´を得ることができる。
【００３６】
▲６▼  ▲４▼で実時定数τが十分に小さいと判断した場合、あるいは▲５▼で十分に小なる実効時定数τ´を設定した場合には、ステップＳＡ６において、駆動信号ＰＷＭに起因した電流リップルが予め設定した許容値以下になるよう、各種パラメータを設定する。
【００３７】
ここで、駆動信号ＰＷＭに起因した電流リップルと各種パラメータとの関係について、図６（ａ）および図６（ｂ）を参照して説明する。図６（ａ）および図６（ｂ）は、ソレノイド１１に流れる電流に対する電流リップルの比の時間変動を表すグラフであり、それぞれ、クリップ電流の比ＩＮ／Ｉが０の場合、１の場合を示している。なお、
Ｉ  ＝  Ｅ／Ｒ，
ＩＮ  ＝  （ＥＮ１＋ＥＮ２）／Ｒ
であるので、ＩＮ／Ｉは、（ＥＮ１＋ＥＮ２）／Ｅと同義である。また、両グラフにおける波形は、駆動信号ＰＷＭの実効デューティ比ｄ´を０．２とした時の波形である。実効デューティ比ｄ´とは、駆動信号ＰＷＭのデューティ比ｄが１のときにソレノイド１１に流れる電流に対する、ソレノイド１１上の電流の比を表しており、ソレノイド１１上の平均電流に応じた値となる。また、両グラフにおいて、デューティ比ｄが相違しているのは、実効デューティ比ｄ´を一致させるためである。ＩＮ／Ｉが大きくなると、ターンオフ時にソレノイド１１に残留している電流の減衰速度が速くなる。したがって、ＩＮ／Ｉが０でない場合には、デューティ比ｄを大きくしないと、ＩＮ／Ｉが０の場合と同一値の平均電流を流すことができないのである。
【００３８】
図６（ａ）および図６（ｂ）から分かるように、駆動信号ＰＷＭの周期Ｔに対して実時定数τが大きくなるほど、電流リップルの割合の最大値と最小値との差（振幅ｉp-p ）は小さくなる。また、図６（ａ）および図６（ｂ）を比較することで分かるように、ＩＮ／Ｉが小さくなるほど、すなわちＥＮ／Ｅが小さくなるほど、振幅ｉp-p は小さくなる。振幅ｉp-p の増大は機械的ノイズの発生や設計の複雑化等を招くので、これらの問題を避けるためにはより小さい方がよい。しかしながら、振幅ｉp-p を小さくするために各種パラメータを極端な値とすると、各種パラメータの配分バランスが悪くなるので、ここでは、振幅ｉp-p が所定値以下となるように各種パラメータを設定する。
【００３９】
ところで、
Ｔ  ＝  １／ｆpwm
とすると、電流リップルの割合の振幅ｉp-p は次式で表される。
【数６】
0003799706.tif 000004
この式から分かるように、ｉp-p を所定値とするため変更可能なパラメータとしては、駆動信号ＰＷＭの周期Ｔ（すなわち周波数ｆpwm ）と、デューティ比ｄと、ソレノイド１１の実時定数τと、クリップ電流ＩＮ（すなわち、ダイオード１３の順方向電圧ＥＮ１とツェナーダイオード１４の逆方向電圧ＥＮ２）と、直流電源電流Ｉ（すなわち、直流電源電圧Ｅとソレノイド１１の抵抗値Ｒ）がある。例えば、直流電源電流Ｉとクリップ電流ＩＮとが等しい条件下で、デューティ比ｄが０．２のときに電流リップルの振幅ｉp-p を０．０２４（すなわち、２．４％）以下に抑制する場合には、
τ  ＞  ２０・Ｔ
となる実時定数τのソレノイド１１を採用する。すなわち、ソレノイド１１の特性は、自動ピアノの性能仕様、設置スペースおよび価格等の既存の要因のみならず、上述した条件を考慮して決定される。
【００４０】
また、前述した（２）式から明らかなように、ＥＮ／Ｅの値に関わらず、電流リップルの割合の振幅ｉp-p が最大となるのは、デューティ比ｄが０．５のときである。また、前述したように、ＥＮ／Ｅが０でない場合には、デューティ比ｄが同一でも実効デューティ比ｄ´は一致しない。したがって、ＥＮ／Ｅが０の場合（図６（ａ））とそれ以外の場合（図６（ｂ））とでは、電流リップルが最大となるリップル最大実効デューティ比ｄ´max が異なってくる。
【００４１】
図７はＥＮ／Ｅに対するリップル最大実効デューティ比ｄ´max の特性を示すグラフであり、この図に示すように、ＥＮ／Ｅが増大するにつれて、リップル最大実効デューティ比ｄ´max は減少していく。実効デューティ比ｄ´は、ソレノイド１１上の平均電流値であるので、実効デューティ比ｄ´が小さくなると、発音音量も小さくなる。つまり、ＥＮ／Ｅが増大するにつれて、より小さな発音音量の時に電流リップルの割合の振幅ｉp-p が最大となることになる。振幅ｉp-p が大きいと、可聴ノイズが発生する可能性があることは前述した通りであり、しかもその発生時点が比較的に静かな時点となるのは、所定の再生性能を確保するという観点から好ましくない。よって、ＥＮ／Ｅについても、所望の再生性能を満足するよう小さく抑制する必要がある。
【００４２】
４．まとめ
以上説明したように、図１に示すような回路構成を採り、再生性能に大きな影響を与えるソレノイド１１の実効時定数τ´をソレノイド１１の実時定数τから独立させたことにより、設計の自由度が向上し、高い再生性能を容易に実現することができる。また、（１）式で代表されるように、各種パラメータの関係を規定したことにより、各種パラメータのマージンを定量的に把握しつつ設計することができる。したがって、設計変更や製造時のバラツキに対する許容度を大とすることができる。また、（２）式で代表されるように、再生性能を低下させる要因を各種パラメータの配分バランスにおいて評価できるので、各種パラメータの配分バランスを容易に適正とすること、ならびに低ノイズ化（あるいはノイズの適正化）を実現できる。さらに、ツェナーダイオード１４を各鍵に共通して設けたことにより、従来のフルブリッジ回路を用いた駆動回路に比較して、回路構成の簡素化および低コスト化を実現することができる。
【００４３】
５．他の態様
なお、上述した実施形態では、第１および第２の電位規定手段としてダイオード１３およびツェナーダイオード１４を用いたが、これに限定されるものではない。例えば、図８（ａ）に示すように、第１の電位規定手段として起電力がＥＮ１［Ｖ］の直流電源１６を用いてもよいし、図８（ｂ）に示すように、第２の電位規定手段として起電力がＥＮ２［Ｖ］の直流電源１７を用いてもよい。また、図９（ａ）に示すように、第１の電位規定手段として順方向電圧がＥＮ１´［Ｖ］のダイオード１８-1〜１８-nを直列接続したものを用いてもよいし、図９（ｂ）に示すように、第２の電位規定手段として順方向電圧がＥＮ２´［Ｖ］のダイオード１９-1〜１９-nを直列接続したものを用いてもよい。ただし、ｎは２以上の整数であり、
ｎ×ＥＮ１´  ＝  ＥＮ１，
ｎ×ＥＮ２´  ＝  ＥＮ２
である。もちろん、ＥＮ１，ＥＮ２を発生することができれば、上述した直列接続のみならず、並列接続であってもよい。
【００４４】
さらに、図１において、１つのツェナーダイオード１４が受け持つ鍵（ソレノイド１１）の数は任意に設定可能である。すなわち、ツェナーダイオード１４を複数個としてもよい。さらに、低音部と高音部とで特性を変える場合等には、低音部を受け持つツェナーダイオード１４の逆方向電圧ＥＮ２と高音部を受け持つツェナーダイオード１４のそれとを異ならせてもよい。もちろん、各ツェナーダイオード１４の構成（素子の種類および個数）は任意に組み合わせ可能である。また、各ダイオード１３の順方向電圧ＥＮ１は、各鍵（ソレノイド１１）毎に異なっていてもよい。
【００４５】
また、言うまでもないが、本実施形態によるソレノイド駆動回路は、前述した設計処理によって第２の電位規定手段（ツェナーダイオード１４、直流電源１７など）の電圧ＥＮ２が０となる態様を含む。さらに、前述した各種パラメータの設定手順は一例に過ぎず、要求される仕様に応じて各種パラメータの設定順序を変更してもよい。
【００４６】
【発明の効果】
以上説明したように、この発明によれば、ソレノイドを１次の低域フィルタとみなし、設計時に、対象の動作帯域やソレノイドを流れる電流の脈動等を定量的に把握することができる。したがって、ノイズや再生性能に関する各種パラメータのマージンを定量的に把握しつつ設計を行うことができる。また、仕様から定まるソレノイドの時定数に縛られずに各種パラメータを設定できるので、各種パラメータの配分バランスを適正にすることができる。よって、設計にかかる手間、時間、コストを削減することができる。さらに、１つの第２の電圧規定手段に複数組のソレノイドおよび第１の電圧規定手段を対応付ければ、回路の製造コストを低減することができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態によるソレノイド駆動回路の構成を示す回路図である。
【図２】  同回路の設計時における各種パラメータの設定手順の一例を示すフローチャートである。
【図３】  （ａ）および（ｂ）は、一般的な１次の低域フィルタの周波数特性を示すゲインボード線図および位相ボード線図である。
【図４】  本発明の一実施形態によるソレノイド駆動回路における実効時定数τ´とクリップ電圧ＥＮとの関係を示すグラフである。
【図５】  同回路におけるターンオフ後のソレノイド１１上の残留電流の減衰の様子を示すグラフである。
【図６】  （ａ）および（ｂ）は、それぞれ、同回路のソレノイド１１に流れる電流に対する電流リップルの比の時間変動を表すグラフである。
【図７】  同回路におけるＥＮ／Ｅに対するリップル最大実効デューティ比ｄ´max の特性を示すグラフである。
【図８】  （ａ）および（ｂ）は、それぞれ、同実施形態によるソレノイド駆動回路の他の態様を示す回路図である。
【図９】  （ａ）および（ｂ）は、それぞれ、同実施形態によるソレノイド駆動回路の他の態様を示す回路図である。
【図１０】  従来のシングルブリッジ回路を用いたソレノイド駆動回路の代表的な回路構成を示す図である。
【図１１】  従来のフルブリッジ回路を用いたソレノイド駆動回路の代表的な回路構成を示す図である。
【符号の説明】
１，１１…ソレノイド、２，１２…ＮＰＮトランジスタ、３，１３，１８-1〜１８-n，１９-1〜１９-n…ダイオード、１４…ツェナーダイオード、４，７，８，１０，１５…抵抗、１６，１７…直流電源。
【図１】
0003799706.tif 000006
【図２】
0003799706.tif 000007
【図３】
0003799706.tif 000008
【図４】
0003799706.tif 000009
【図５】
0003799706.tif 000010
【図６】
0003799706.tif 000011
【図７】
0003799706.tif 000012
【図８】
0003799706.tif 000013
【図９】
0003799706.tif 000014
【図１０】
0003799706.tif 000015
【図１１】
0003799706.tif 000016