(57)【特許請求の範囲】
【請求項１】
複数の論理路を自動シャッター式動的シフト・レジスタに接続された複数の信号ラインに符号化する符号化方法において、
ａ）前記論理路を２以上の整数Ｎ個の論理路から成るグループに下位分割するステップと、ｂ）Ｎ個の論理路からなる各グループを２Nの信号ラインに符号化して、この結果、
ｉ）前記Ｎ個の論理路の所定の論理路を表明することによって、前記２Nの信号ライン      のうちの所定の１つが表明されるか、
ｉｉ）前記２Nの信号ラインのうちの２つ以上の同時表明が、無効と定義されるか、
ｉｉｉ）前記２Nの信号ラインの全ての同時無表明によって、前記信号ラインのそれぞ れに接続されたプリチャージ／評価回路による前記信号ラインのプリチャージ          が可能になるか、
のいずれかになるようにするステップと、
が含まれている符号化方法。
【請求項２】
１段あるいは複数段の階層をなすように結合されて自動シャッター式動的シフト・レジスタのシフト機能を実施しえる複数のマルチプレクサを備えた該自動シャッター式動的シフト・レジスタにおいて、
前記マルチプレクサのそれぞれに、複数のデータ入力と複数のシフト量入力とが含まれていることと、Ｎが２以上の整数で、前記データ入力と前記シフト量入力のいくつかが、２Nの信号ワイヤから成るグループの複数によって構成されており、かつ、該Ｎが、２Nの信号ワイヤから成るひとつのグループにおける１アウトオブ2N形式で符号化される変数の数に等しいことを特徴とする、自動シャッター式動的シフト・レジスタ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、動的符号化に関するものであり、とりわけ、１アウトオブ2N形式を用いた実用的な自動シャッター式動的シフト・レジスタに関するものである。
【０００２】
【背景技術】
信号雑音、ライン負荷、及び、ライン間結合は、全て、信号劣化を生じさせるので、ＶＬＳＩ（超大規模集積）回路の生産において大変気を使うものである。これらの現象の影響は、シフト・レジスタ、バス等の多数密集した信号ラインを含む回路構成の設計においてとりわけ厄介である。
【０００３】
シフト・レジスタは、デジタル・コンピュータ（または同様の装置）において、多くのビットを１つあるいは多くの位置から左または右へシフトさせるために用いられる装置である。シフト中に、付加ビット（通常は、有意味のデータ及び／または情報のビット）が、空のビット位置にシフトされる。
【０００４】
シフト・レジスタは、極めて速い速度で動作する必要があるため、通常、動的論理を利用して実施される。動的論理は、静的論理よりはるかに高速度で動作することが可能である。
本明細書では混同の恐れが無い場合は「論理」という名称で論理そのものと論理演算を実行する論理回路のいずれかあるいは双方を表わす。
【０００５】
シフト・レジスタにおいてよく用いられるあるタイプの動的論理回路は、「マウストラップ」論理として知られている。この論理に関する詳細な説明については、特開平６ー２３６２５４号公報（出願人：本願出願人、公開日：平成６年８月２３日、発明の名称：機能的に完全なセルフタイミング機能付き論理回路群）に開示されている。該公報の開示によれば、マウストラップは、一種のベクトル論理回路である。ベクトル論理システムの場合、任意の数の有効ベクトル論理状態と、１つの無効ベクトル論理状態が、１組の論理路で伝送される論理信号によって定義される。無効ベクトル論理状態は、全ての論理路が、論理低信号を示す状態として定義される。有効ベクトル論理状態は、前記論理路の１つのみが論理高信号を示す状態によって定義されるのが望ましい。マウストラップ論理ゲートは、アーミング（作動準備）機構、ラダー論理回路、及び、バッファを備えている。プリチャージは、アーミング機構によってバッファに供給される。入力論理信号は、ラダー論理回路によって操作され、プリチャージされたバッファのトリガに用いられる。全ての必要な有効入力が揃うまで、出力しないので、各マウストラップ・ゲートは、自動シャッター（セルフタイミング）式である。
マウストラップ論理及びマウストラップ論理ゲートによって、シフト・レジスタは大幅に改良されるが、依然として問題は残っている。
【０００６】
第１に、単一シフトを実施する場合、マウストラップで実施されるシフト・レジスタのシフト量及びデータ入力のちょうど半分が表明されなければならない。結果として、シフト・レジスタのワイヤの半分が、信号を伝送していて、かなりの数の「隣接ワイヤ」及び「二重隣接ワイヤ」の発火が生じることになる（隣接ワイヤの発火は、非発火ワイヤに隣接した１つのワイヤの発火と定義され、二重隣接ワイヤの発火は、非発火ワイヤに隣接した２つのワイヤ（例えば、非発火ワイヤの両側に位置する２つの発火ワイヤ）の発火と定義される）。「隣接ワイヤ」及び「二重隣接ワイヤ」の発火が生じると、雑音及びライン間結合による非発火信号の劣化が大幅に増大する。
【０００７】
第２に、各シフト量入力は、シフト段の各１ビット・マルチプレクサ毎に最小限で４つのゲートを駆動しなければならない（データは、通常、記憶装置においてシフトされる。例えば、６４ビット・ワードをシフトさせる一般的な装置では、第１段において１６ビットの倍数でシフトさせ、第２段において４ビットの倍数でシフトさせ、第３段において１ビットの倍数でシフトさせる）。シフト・ラインには、従って、重い負荷がかかる。重い負荷は、電力消費を増大させる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の主たる目的は、信号ラインの負荷及び信号ライン間の結合を減少させる論理信号の符号化システムを提供することにある。
【０００９】
本発明のもう１つの主たる目的は、信号雑音を低減させる論理符号化システムを提供することにある。
【００１０】
本発明のもう１つの目的は、電力消費を減少させる論理符号化システムを提供することにある。
【００１１】
本発明のさらにもう１つの目的は、より高密度でワイヤを引き回し、従って、いっそう小さい回路の生産を可能にする論理符号化システムを提供することにある。
【００１２】
本発明のもう１つの目的は、結果として、信号が階層をなす配線集約型論理をより高速度で伝搬する論理符号化システムを提供することにある。
【００１３】
【課題を解決するための手段】
以上の目的を達成する上において、発明者は、複数の論理路（論理路は、単一論理変数の伝送に必要なワイヤの集合と定義される）を符号化する代替方法を考案した。いくつかの論理路は、Ｎ論理路から成るグループに下位分割される（ここで、Ｎは２以上である）。Ｎ個の論理路から成る各グループは、Ｎ個の論理路の所定の結合の表明によって、２Nの信号ラインのうちの所定の１つが表明されるように、符号化される。２Nの信号ラインのうちの２つ以上の同時表明は、無効と定義される。２Nの信号ラインの全ての同時無表明によって、動的動作のための信号ラインのプリチャージが可能になる。
【００１４】
２変数（Ｎ＝２）を符号化する場合、１アウトオブ2N符号化では、４つのワイヤのうちの１つ（マウストラップ・システムにおいて必要な２つのうちの１つではなく）を発火することによってある変数の伝送が可能になる。１アウトオブ2Nのワイヤだけしか発火しないので、隣接ワイヤ発火の頻度を低下させ、さらには、二重隣接ワイヤ発火をなくすように、ワイヤの戦略的経路選択が可能になる。これによって、さらに、雑音及び結合に起因する信号劣化が低減する。
【００１５】
複数のデータ入力及びシフト量入力が含まれていて、各入力が、２Nの信号ワイヤから成るグループによって構成されており、Ｎが、２Nの信号ワイヤから成るグループにおける１アウトオブ2N形式で符号化される変数の数に等しい、２以上の整数であるマルチプレクサの場合、１アウトオブ2N符号化によって、マルチプレクサのシフト・ラインにおける負荷が軽くなる。
【００１６】
いくつかの１アウトオブ2N符号化マルチプレクサを相互接続することによって、１段以上の階層をなすマルチプレクサを含む自動シャッター式シフト・レジスタを形成することが可能である。１アウトオブ2N符号化の結果生じるワイヤ発火数の減少によって、こうしたシフト・レジスタ内におけるより緊密なワイヤ経路選択が可能になる。さらに、１アウトオブ2N符号化によって、シフト機能の実施に必要なマルチプレクサの数を減少させることが可能になる。マルチプレクサの減少及び密集したワイヤ経路選択によって、信号はより迅速にシフト・レジスタを伝搬することが可能になる。
【００１７】
本発明の以上の及びその他の重要な利点及び目的については、付属の説明、図面、及び、請求項においてさらに解説され、明らかになるであろう。
【００１８】
【実施例】
図９のフローチャートには、１アウトオブ2N形式によって複数の論理路の符号化を行う方法（９００）が示されている。該方法（９００）には、一般に、論理路をＮ（ここにＮは２以上である）の論理路から成るグループに下位分割するステップ（９０２）と、次に、Ｎ個の論理路からなる各グループを符号化して（９０４）、この結果、１）Ｎ個の論理路の所定の結合の表明によって、２Nの信号ラインのうちの所定の１つが表明され（９０６）、２）２Nの信号ラインのうちの２つ以上の同時表明が、無効と定義され（９０８）、３）２Nの信号ラインの全ての同時無表明によって、信号ラインのプリチャージが可能になる（９１０）ようにするステップが含まれている。
【００１９】
図４を参照すると、１アウトオブ2N論理符号化を実施するマルチプレクサ４０２には、一般に、複数のデータ入力４４８、４５０、４５２、４５４と、シフト量入力４１８を含むことが可能である。各入力は、２Nの信号ワイヤから成るグループから構成されるが、ここで、Ｎは、２Nの信号ワイヤから成るグループにおける１アウトオブ2N形式で符号化される変数の数に等しい、２以上の整数である。
【００２０】
１アウトオブ2N論理符号化を実施する自動シャッター式シフト・レジスタ４００には、一般に、シフト機能を実施するように結合された１段以上の階層４２８、４３０、４３２をなすマルチプレクサ４０２、４０４、４０５、４０６、４０７を含むことが可能である。マルチプレクサ４０２、４０４、４０５、４０６、４０７には、それぞれ、さらに、例えばマルチプレクサ４０２において例示すれば、複数のデータ入力４４８、４５０、４５２、４５４とシフト量入力４１８を含むことが可能であり、前記入力のいくつかは、２Nの信号ワイヤから成るグループから構成される。さらに、Ｎは、２Nの信号ワイヤから成るグループにおける１アウトオブ2N形式で符号化される変数の数に等しい、２以上の整数である。
【００２１】
ここまで、動的１アウトオブ2N論理符号化システムについて概説してきたが、次に、該システムについて詳述することにする。
【００２２】
上述のように、１アウトオブ2N符号化は、とりわけ、自動シャッター式動的シフト・レジスタ１００、４００において有効である。図１には、シフト・レジスタ１００のレイアウトの概要が示されている。図１において、データ１１２、１１４、１１６が、上からいくつかのマルチプレクサ１０２、１０４、１０５、１０６、１０７に入り、シフト選択ライン１１８、１２０、１２１、１２２、１２３が、左からマルチプレクサ１０２、１０４、１０５、１０６、１０７に入る。シフト・レジスタ１００は、図１においてＡ、Ｂ、及び、Ｃ段として表示される段１２８、１３０、１３２に分割される。６４ビット・ワード（従って、６４のデータ・ライン１３４）が、シフト・レジスタ１００に入力されるものと仮定すると、Ａ段は、「シフト１６」またはＳ１６段と表示することができる。Ｂ段は、「シフト４」またはＳ４段とすることが可能であり、Ｃ段は、「シフト１」またはＳ１段とすることが可能である。ワードのビット５（１３６）は適合するドライバ１３９を介してシフト・レジスタに入力されるが、シフト・レジスタ１００のＡ段において、ビット２１、ビット３７、または、ビット５３にシフトされる。ビット５（１３６）が、Ａ段においてビット２１（１３８）にシフトされるものと仮定すると、Ｂ段において、ビット（１３８）をビット２５、ビット２９、または、ビット３３にシフトすることが可能になる。Ｂ段において、ビット２９（１４０）にシフトされるものと仮定すると、ビット（１４０）は、ビット３０、ビット３１、またはビット３２にシフトした後で、シフト・レジスタ１００から出力（１４１）することが可能である。３段１２８、１３０、１３２のシフトによって、６４ビット・ワードのうちの６３ビットをシフト・レジスタ１００から「シフト・アウト」することができる。それ以上シフトしても、オーバシフトが生じるだけである。
【００２３】
データ１１２、１１４、１１６を通すためのワイヤの密度は、Ａ段、Ｂ段、Ｃ段とすすむにつれ、低くなる。
【００２４】
従来のマウストラップ・シフト・レジスタの場合、データ・ビット（１３４）は、それぞれ、１対のワイヤによって表される。同様に、マルチプレクサの１つ以上の選択ライン１１８、１２０、１２１、１２２、１２３も、それぞれ、ワイヤ対によって表される。単一の１ビットＳ１６マルチプレクサ１０２は、従って、図２の様相を呈する。シフト量入力（シフト選択ライン１１８）の識別に用いられる表記は、「ＳｅｌｅｃｔＬｉｎｅＮａｍｅ［ＳｈｉｆｔＭｕｌｔｉｐｌｅ］ＭｏｕｓｅｔｒａｐＲａｉｌ」であり、ここで、ＳｅｌｅｃｔＬｉｎｅＮａｍｅは、Ｓ０またはＳ１であり（可能性のある４つのシフト量が使用可能である）、ＳｈｉｆｔＭｕｌｔｉｐｌｅは、１６（シフト１６）、４（シフト４）、または、１（シフト１）であり、ＭｏｕｓｅｔｒａｐＲａｉｌは、Ｈ（論理高）またはＬ（論理低）である。データ入力（１３６、１３７）の識別に用いられる表記は、「Ｓｔａｇｅ［Ｂｉｔ］ＭｏｕｓｅｔｒａｐＲａｉｌ」であり、ここで、ＳｔａｇｅはＡ、Ｂ、または、Ｃであり、Ｂｉｔは、ワードのあるビット（６４ビット・ワードの場合、０〜６３をなす）を表し、ＭｏｕｓｅｔｒａｐＲａｉｌは、やはり、ＨまたはＬである。
【００２５】
１ビットＳ１６マルチプレクサ１０２は、回路接地（ＧＮＤ）に接続されたトランジスタを含め２４個のトランジスタ２００〜２４６を含む論理ブロック２５６、２５８を必要とするという点に留意されたい。また、マルチプレクサ１０２に入る各シフト選択ライン１１８には、４ゲート分の負荷がかかる（例えば、ラインＳ０［１６］Ｈが、４つのトランジスタ２００、２０８、２２４、２３２に接続する）という点にも留意されたい。さらに、適合するプリチャージ／評価回路２４８、２５２を用いてプリチャージされた緩衝出力ライン２５０、２５４（即ちマルチプレクサ出力１３８）は、３つのトランジスタ（例えば、２００、２０２、２１６）の論理積結合を通じてライン２５０、２５４をプル・ダウンすることによってしか表明することができない。
【００２６】
１アウトオブ2N符号化の場合、Ｎ個の論理変数が、２Nのワイヤで符号化される。従って、２つのデータ・ラインは、２2＝４のワイヤで符号化され、３つのデータ・ラインは、２3＝８のワイヤで符号化され、．．．以下同様。２つの論理変数Ａ［４］及びＡ［５］に関する可能性のある論理結合（最初の２つの列）を説明するための真理値表３００が、図３に示されている。２Nのワイヤにおけるこれらの結合の符号化が、図３の第３〜第６列３０４（１アウトオブ2N符号化：1-OF-２N)に示されている。比較のため、第７〜第１０列３０６には、２変数に関するマウストラップ符号化が示されている。２変数の符号化において、１対の変数の１アウトオブ2N符号化の場合には、マウストラップ論理を用いて変数の個別符号化を行うのと同じ数のワイヤが必要になる。しかし、既に、本発明の重要な利点の１つについて認識することが可能である。１アウトオブ2N符号化の場合、２変数を回路の別の段に受け渡すために表明しなければならないのは、マウストラップ論理において必要とされる数の半分のワイヤだけである。図３の２変数に関して、１アウトオブ2N符号化において必要とされるのは１つのワイヤの発火であるが、マウストラップ論理では、２つのワイヤの発火が必要になる。しかし、マウストラップ論理の場合、２Nのワイヤの２つ以上の発火は、無効状態（「Ｉ  ｆｏｒｇｅｔ」状態：失念状態）を表すので、変数の有効性が確認される。全てのワイヤが論理低の場合、後続の評価に備えて、信号システムのプリチャージを行うことが可能である（「Ｉ  ｄｏｎ’ｔ  ｋｎｏｗ  ｙｅｔ」状態：未知状態）。
【００２７】
２Nのワイヤのうちの１つだけしか発火する必要がなければ（マウストラップ論理で必要とされる２つのうちの１つではなく）、ワイヤを小さくすることができ、互いにより近接して経路選択することが可能になる。１）発火させるワイヤ数が半分だけになり、２）発火ワイヤが小さくなり、３）隣接ワイヤ発火、とりわけ、二重隣接ワイヤ発火（すなわち、隣接する非発火ワイヤの両側でワイヤの発火が生じる状況）の生じる確率が低くなるようにワイヤの経路選択を行うことが可能になるので、雑音の問題が軽減される。
【００２８】
図４には、１アウトオブ2N符号化シフト・レジスタの望ましい実施例４００が示されている。図１のマウストラップ・シフト・レジスタ１００と同様、図４に示す１アウトオブ2N符号化シフト・レジスタ４００は、６４ビット・ワード（４３４）をシフトするように設計されている。データ入力４３６、４３７が、シフト段４２８、４３０、４３２に入力する前に、符号器／ドライバ４４２、４４４、４４６により２個毎のグループ４４８、４５０、４５２、４５４に符号化されるという点に留意されたい。１アウトオブ2N符号化は、２個以上のグループに符号化することが可能な変数に関する操作をおこなう配線集約型装置においてとりわけ有効であるが、回路の他の領域において面倒になる可能性がある。結果として、１アウトオブ2N符号化シフト・レジスタ４００のような装置に先行する論理路４３６、４３７は、他の形式で（例えば、マウストラップ論理３０６）符号化することが可能である。従って、「他の形式」３０６から１アウトオブ2N論理３０４に変換することが必要になる。図５には、２つの論理路（Ａ［４］及びＡ［５］で表示）から１アウトオブ2Nの形式への変換を可能にする図４の回路要素４４２が示されている。
【００２９】
図５〜図８の場合、図４のシフト量入力４１８は、表記「Ｓ［ＳｈｉｆｔＡｍｏｕｎｔ］ＬｉｎｅＮｕｍｂｅｒ」を用いて識別されるが、ここで、Ｓはシフト信号を表し、ＳｈｉｆｔＡｍｏｕｎｔは、１６（シフト１６）、４（シフト４）、または、１（シフト１）の倍数であり、ＬｉｎｅＮｕｍｂｅｒは、２Nの信号ライン（ワイヤ）の１つを表している。データ入力４４８、４５０、４５２、４５４及び／または出力４３８、４４０、４４１の識別に用いられる表記は、「Ｓｔａｇｅ［Ｂｉｔｓ］ＬｉｎｅＮｕｍｂｅｒ」であり、ここで、ＳｔａｇｅはＡ、Ｂ、または、Ｃであり、Ｂｉｔｓは、Ｎ個の符号化ビットの名前を表し、ＬｉｎｅＮｕｍｂｅｒは、やはり、１アウトオブ2Nの信号ラインの１つを表している。
【００３０】
符号化回路要素４４２、４４４、４４６は、かなり単純であり、図１に示す既に必要なライン・ドライバ１３９に組み込むことが可能な、１アウトオブ2N論理の性能面の利点をそれほど損なうものではない。要するに、変換／符号化論理５０２、５１０、５１８、５２６には、適合するプリチャージ回路５０４、５１２、５２０、５２８、及び、緩衝出力ライン５０８、５１６、５２４、５３２に接続される（９１２、９１４）マウストラップ信号５０６、５１４、５２２、５３０の論理積結合が含まれている。本明細書において図７に関連して後述するように、論理和プリチャージ論理７０４、７１２、７２０、７２８を用いて、１アウトオブ2N論理３０４からマウストラップ論理３０６に変換して戻すことが可能である。
【００３１】
図１及び図４に示すように、シフト・レジスタ１００、４００は、本質的に、階層をなすマルチプレクサ４０２、４０４、４０５、４０６、４０７の結合である。各マルチプレクサには、例えばマルチプレクサ４０２において例示すれば、データ入力４４８、４５０、４５２、４５４、シフト量入力４１８、及び、出力４３８が含まれている。１アウトオブ2N符号化の利点を吟味するため、１アウトオブ2N論理を利用したシフト１６（Ｓ１６）マルチプレクサ４０２についてさらに詳細に検分することにする。
【００３２】
一般的なマルチプレクサ１０２では、シフト量入力１１８を利用して、多くのデータ入力１３６、１４２、１４４、１４６の１つから１ビット出力１３８を選択するが、１アウトオブ2N論理を利用するマルチプレクサ４０２は、そのシフト量入力４１８を利用して、その多くのＮビット「符号化」データ入力４４８、４５０、４５２、４５４からＮビット出力４３８を選択する。
【００３３】
マルチプレクサのデータ入力４４８、４５０、４５２、４５４の符号化以外に、シフト量入力４１８、４２０、４２１、４２２、４２３の符号化も可能である。１アウトオブ2N符号化データ４４８〜４５４及びシフト量入力４１８に関して、図６に示すように、２ビットＳ１６マルチプレクサ４０２はトランジスタで実施することが可能である。今や、１アウトオブ2N符号化のもう１つの利点についても認識することが可能である。シフト・ライン４１８の符号化によって、プリチャージされたライン６２０、６４４、６６８、６９２をプル・ダウンするのに必要な論理積トランジスタ（例えば、６０２、６１０）の数が３から２に減少する。各選択ラインによって、各２ビット・マルチプレクサ４０２における全部で４つのトランジスタ・ゲートが駆動される（例えば、ラインＳ［０］０を用いて、トランジスタ６０２、６２６、６５０、及び、６７４が駆動される）。１ビット・マルチプレクサ１０２の各選択ラインによって全部で４つのゲートが駆動される図２と比較すると明らかなように、２ビットのシフトを行う選択ラインのロードが２分の１に減少する。
【００３４】
プリチャージされたライン６２０、６４４、６６８、６９２も、２トランジスタ経路を介して、３トランジスタ経路よりも迅速にプル・ダウンすることが可能であるという点にも留意すべきである（例えば、緩衝出力ライン６２２、６４６、６７０、６９４を表明する）。従って、回路にクロック・エッジにより近い刻時施すことが可能である。
【００３５】
２NのラインにおけるＮ変数の符号化は、図３の変数列３０２に示すように、Ｎ変数のいかなる結合であろうと生じる可能性があると仮定したものである点に留意されたい。データ変数に関しては、通常この通りである。しかし、状況によっては、設計者が、所定の結合の変数の発生を除外することができる場合もあると思われる。例えば、図３の列３０２における変数Ａ［４］及びＡ［５］によって、１対のシフト選択ラインが識別されるものと仮定する。確かに、設計者が、これらのシフト選択ラインの結合を利用して、４つの位置（すなわち、Ｓ［０］、Ｓ［１６］、Ｓ［３２］、Ｓ［４８］）の１つではなく、３つの位置（すなわち、Ｓ［０］、Ｓ［１６］、Ｓ［３２］）の１つまでデータをシフトさせたいと考える可能性はある。こうした場合、変数の結合の１つ（すなわち、両方の変数が表明される結合）を除外することが可能であり、２変数（Ａ［４］及びＡ［５］）を１アウトオブ2N形式に変換することによって、第４のワイヤは決して発火しなくなる。従って、本発明の教示を逸脱することなく、未使用のワイヤを除外することが可能である。
【００３６】
本発明の１実施例のプロトタイプの場合、１アウトオブ2N符号化を用いると、単位面積当たりのシフト・ライン容量は、５ｐＦから１ｐＦに低下した。電力は、両方とも、１アウトオブ2N符号化によって減少する、遷移ライン数及び各遷移ラインにおける負荷に比例するので、大幅な電力節減も実現された（データ・ライン４１２、４１４、４１６及び選択ライン４１８、４２０、４２２の両方に関して）。
【００３７】
２ビットの１アウトオブ2N符号化マルチプレクサの望ましい実施例４０２において用いられる図６のトランジスタ６０２〜６１６、６２６〜６４０、６５０〜６６４、６７４〜６８８の総数（バッファ及び／またはプリチャージ／評価トランジスタ６１８、６４２、６６６、６９０を含まない）は、３２である。マウストラップ論理で実施される１ビット・マルチプレクサは、２４のトランジスタ２００〜２２２、２２４〜２２６を必要とする。従って、１アウトオブ2N符号化の結果、マルチプレクサ論理６２４、６４８、６７２、６９６の実施に要求される必要なトランジスタ数が１／３だけ減少する（３２のトランジスタ対４８のトランジスタ）。
【００３８】
１アウトオブ2N論理は、とりわけ、シフトが２の倍数で実施されている状況において有効である。（図４のように）Ｓ１６（Ａ段）、Ｓ４（Ｂ段）、及び、Ｓ１（Ｃ段）多重化段４２８、４３０、４３２を備えた６４ビット・シフタの場合、１アウトオブ2N論理は、Ｓ１６及びＳ４段４２８、４３０において利用するのが望ましい。しかし、Ｓ１段４３２に入力する前に、変換してマウストラップ論理に戻すことが望ましい。１アウトオブ2N論理は、Ｓ１段４３２では複雑になるだけでなく、密度が低く、小さいシフトＳ１段４３２には第１の場合（即ち高密度配線及び長いワイヤ経路選択）に用いられた理由が存在しない。Ｓ１段４３２における雑音及び電力消費は、Ｓ４及びＳ１６段４２８、４３０の雑音及び電力消費と比較すると最小である。
【００３９】
図７には、単純な変換技法が示されている。１アウトオブ2N符号化変数７０４、７１２、７２０、７２８を個々のマウストラップ変数７０６、７１４、７２２、７３０に分離するため、一連の動的プリチャージ回路７００、７０８、７１６、７２４において、１アウトオブ2N符号化変数の論理和演算が行われる。Ｓ１段４３２への入力前に変換を行うことによって、従来のマウストラップ論理を用いて、Ｓ１マルチプレクサ４０６、４０７を設計することが可能になる。
【００４０】
代わりに、変換をＳ４段マルチプレクサ４０４、４０５の論理に併合することも可能である。Ｓ４段４３０内において変換すると、全シフト・レジスタ４００等（図８に示す変換方法を用いる場合、プリチャージ回路７０２、７１０、７１８、及び、７２０は除外される）の実施に必要なプル・アップ・トランジスタ８０２（プリチャージ回路）の数が減少する。これは、ゲート遅延及び関連ハードウェアを除去することになるので有効である。Ｓ４で変換すると、信号が通過しなければならないバッファ８２０（インバータ）の数も減少する。図８には、１アウトオブ2Nの「ゼロ」・ラインのＳ４段における多重化とＳ４段４３０内における１アウトオブ2Nからマウストラップへの変換を結合した実施８００が示されている。直列に接続された論理ゲート８０４／８１２、８０６／８１４、８０８／８１６、８１０／８１８の最大数が、やはりたったの２個しかない点に留意されたい。従って、Ｓ４段内における変換は、選択ラインの過負荷を伴わずに実施することが可能である。
【００４１】
本書において、本発明の例証となる、現在のところ望ましい実施例に関して詳述してきたが、いうまでもなく、本発明の概念は、別様にさまざまに具現化し、用いることが可能であり、先行技術による制限のある場合を除いて、こうした変更を含むものと解釈されるように意図されている。以上の説明が、６４ビットのシフト・レジスタについて述べたものであることは明白である。しかし、２Nの１符号化は、双方向シフト・レジスタ等を含む、シフト・レジスタ及びさまざまな長さ及びシフト量の配線集約型バスに用いることが可能である。
以下に本発明の実施態様のいくつかを列挙しする。
【００４２】
（実施態様１）
複数の論理路を符号化する方法（９００）において、
ａ）論理路を２以上の整数Ｎ個の論理路から成るグループに下位分割するステップ（９０２）と、
ｂ）Ｎ個の論理路からなる各グループを符号化して（９０４）、この結果、
ｉ）Ｎ個の論理路の所定の結合の表明によって、２Nの信号ラインのうちの所定の１つが表明され（９０６）、
ｉｉ）２Nの信号ラインのうちの２つ以上の同時表明が、無効と定義され（９０８）、
ｉｉｉ）２Nの信号ラインの全ての同時無表明によって、信号ラインのプリチャージが可能になる（９１０）ようにするステップが含まれている、
符号化方法
【００４３】
（実施態様２）
信号ラインが、それぞれ、緩衝出力ライン（５０８、５１６、５２４、５３２）であることを特徴とする、実施態様１に記載の符号化方法。
（実施態様３）
Ｎ個の論理路から成る各グループを符号化するステップに、
ａ）プリチャージ／評価回路（５０４、５１２、５２０、５２８）を緩衝出力ライン（５０８、５１６、５２４、５３２）に接続するステップと、
ｂ）論理路（５０６、５１４、５２２、５３０）の論理積結合を緩衝出力ライン（５０８、５１６、５２４、５３２）のそれぞれに接続するステップが含まれることを特徴とする、
実施態様２に記載の符号化方法。
（実施態様４）
シフト機能を実施するように結合された１段以上の階層をなすマルチプレクサ（４２８、４３０、４３２）が含まれており、前記マルチプレクサ（４２８、４３０、４３２）のそれぞれに、複数のデータ入力（４４８、４５０、４５２、４５４）とシフト量入力（４１８）が含まれていることと、前記入力のいくつかが、２Nの信号ワイヤから成るグループによって構成されることと、ここで、Ｎが、２Nの信号ワイヤから成るグループ（５０８、５１６、５２４、５３２）における１アウトオブ2N形式で符号化される変数（３０２）の数に等しい、２以上の整数であることを特徴とする、自動シャッター式動的シフト・レジスタ（４００）。
【００４４】
（実施態様５）
いくつかの前記シフト量入力（４１８、４２０、４２１、４２２、４２３）だけが、２Nの信号ワイヤから成るグループによって構成されることを特徴とする、実施態様４に記載の自動シャッター式動的シフト・レジスタ（４００）。
（実施態様６）
いくつかの前記データ入力（４４８、４５０、４５２、４５４、４３８、４４０）だけが、２Nの信号ワイヤから成るグループによって構成されていることを特徴とする、実施態様４に記載の自動シャッター式動的シフト・レジスタ（４００）。
【００４５】
（実施態様７）
シフト・レジスタ（４００）に、第１（４２８）、第２（４３０）、及び、第３（４３２）段の階層をなすマルチプレクサが含まれており、各段（４２８、４３０、４３２）に複数のマルチプレクサ（４０６、４０７）が含まれていることと、前記第３段（４３２）のデータ入力（４４０）が、２Nの信号ワイヤから成るグループから構成されていないことを特徴とする、実施態様４に記載の自動シャッター式動的シフト・レジスタ（４００）。
（実施態様８）
さらに、第３段（４３２）のマルチプレクサ（４０６、４０７）に入力されるデータを１アウトオブ2N形式からマウストラップ（３０６）または単一レール（３０２）の形式に変換する手段（７００、７０８、７１６、７２４、８００）が含まれていることを特徴とする、実施態様７に記載の自動シャッター式動的シフト・レジスタ。
【００４６】
（実施態様９）
変換手段に、第２段（４３０）のマルチプレクサ（４０４、４０５）内の論理（８１２、８１４、８１６、８１８）が含まれていることを特徴とする、実施態様８に記載の自動シャッター式動的シフト・レジスタ。
（実施態様１０）
複数のデータ入力（４４８、４５０、４５２、４５４）とシフト量入力（４１８）が含まれており、各入力が、２Nの信号ワイヤから成るグループによって構成されていることと、Ｎが、２Nの信号ワイヤから成るグループにおける１アウトオブ2N形式で符号化される変数の数に等しい、２以上の整数であることを特徴とする、マルチプレクサ（４０２）。
【図面の簡単な説明】
【図１】マウストラップ論理を用いて実施されるシフト・レジスタの一般的なレイアウトを示す概略図である。
【図２】図１のシフト・レジスタに用いられるＳ１６の１ビット・マルチプレクサの一例を示す概略図である。
【図３】単一レール論理から１アウトオブ2N論理とマウストラップ論理への変換を示す真理値表である。
【図４】１アウトオブ2N論理符号化を用いて実施されるシフト・レジスタの一般的なレイアウトを示す概略図である。
【図５】マウストラップ論理路を１アウトオブ2N論理路として符号化するための回路構成を示す概略図である。
【図６】図５のシフト・レジスタに用いられるＳ１６の２ビット・マルチプレクサを示す概略図である。
【図７】１アウトオブ2N論理からマウストラップ論理に変換して戻すための回路構成を示す概略図である。
【図８】１アウトオブ2N論理からマウストラップ論理に変換して戻すための代替回路構成を示す概略図である。
【図９】１アウトオブ2N形式で複数の論理路を符号化する方法を示すフローチャートである。
【符号の説明】
３０４  １アウトオブ2N論理
４００  シフト・レジスタ
４０２  マルチプレクサ
４０４  マルチプレクサ
４０５  マルチプレクサ
４０６  マルチプレクサ
４０７  マルチプレクサ
４１８  シフト入力
４２０  シフト入力
４２１  シフト入力
４２２  シフト入力
４２３  シフト入力
４２８  マルチプレクサ
４３０  マルチプレクサ
４３２  マルチプレクサ
４３６  データ入力
４３７  データ入力
４４８  データ入力
４５０  データ入力
４５２  データ入力
４５４  データ入力
５０８  緩衝出力ライン
５１６  緩衝出力ライン
５２０  緩衝出力ライン
５２８  緩衝出力ライン
６０２  論理積トランジスタ
６１０  論理積トランジスタ
６２０  プリチャージされたライン
６２２  緩衝出力ライン
６４４  プリチャージされたライン
６４６  緩衝出力ライン
６６８  プリチャージされたライン
６７０  緩衝出力ライン
６９２  プリチャージされたライン
６９４  緩衝出力ライン
７００  動的プリチャージ回路
７０８  動的プリチャージ回路
７１６  動的プリチャージ回路
７２４  動的プリチャージ回路
８０４  論理ゲート
８０６  論理ゲート
８０８  論理ゲート
８１０  論理ゲート
８１２  論理ゲート
８１４  論理ゲート
８１６  論理ゲート
８１８  論理ゲート
８２０  バッファ
【図１】
0003833767.tif 000002
【図２】
0003833767.tif 000003
【図３】
0003833767.tif 000004
【図４】
0003833767.tif 000005
【図５】
0003833767.tif 000006
【図６】
0003833767.tif 000007
【図７】
0003833767.tif 000008
【図８】
0003833767.tif 000009
【図９】
0003833767.tif 000010