(57)【特許請求の範囲】
【請求項１】
マイクロプロセッサとこれによって選択された周辺集積回路との間に設けられた電源電圧変換バッファ回路に対してバス信号の電圧を変換させるか否かを前記周辺集積回路に対して出力されるチップセレクト信号及び前記マイクロプロセッサと前記周辺集積回路との間の電源電圧の異同を用いて制御するアクセス検出回路と、
前記電源電圧の異同が変更可能に設定されるレジスタとを備える特定用途向け集積回路。
【請求項２】
前記レジスタには、前記マイクロプロセッサによって前記電源電圧の異同が設定されることを特徴とする請求項１に記載の特定用途向け集積回路。
【請求項３】
前記レジスタには、前記電源電圧の異同が複数の前記周辺集積回路ごとに設定されることを特徴とする請求項１又は請求項２に記載の特定用途向け集積回路。
【請求項４】
前記アクセス検出回路は、前記チップセレクト信号及び前記電源電圧の異同を比較する複数の論理素子からなることを特徴とする請求項１乃至請求項３の何れかに記載の特定用途向け集積回路。
【請求項５】
前記マイクロプロセッサによる選択に従って前記チップセレクト信号を出力するアドレスデコーダ回路を備えることを特徴とする請求項１乃至請求項４の何れかに記載の特定用途向け集積回路。
【請求項６】
請求項１乃至請求項５の何れかに記載の特定用途向け集積回路を備える電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロプロセッサとメモリと周辺集積回路をバス接続した電子装置において、アドレスデコード手段として特定用途向け集積回路（ＡＳＩＣ）を用い、周辺集積回路としてマイクロプロセッサとは異なる電源電圧を用いる場合のバス信号制御回路に関する。
【０００２】
【従来の技術】
通常、マイクロプロセッサとメモリと電源電圧の異なる複数の周辺集積回路を組み合わせて構成する電子装置においては、周辺集積回路の誤動作や破壊を防止するために、バスの途中に電圧変換を行うバッファ回路を挿入している。
【０００３】
図４は従来のこの種の電子装置のバス信号制御回路の概略構成を示すブロック図である。図４において、１はマイクロプロセッサ（ＭＰＵ）である。２は読み出し専用メモリ（ＲＯＭ）であり、主にプログラムを格納する。３は随時書き込み読み出しメモリ（ＲＡＭ）であり、主にデータを格納する。４、５、６は周辺集積回路であり、それぞれＭＰＵ１、ＲＯＭ２、ＲＡＭ３とともにバス７に接続されている。周辺集積回路４は、マイクロプロセッサ１と同じ電源電圧を有し、周辺集積回路５、６は、マイクロプロセッサ１とは異なる電源電圧を有する。８は特定用途向け集積回路（ＡＳＩＣ）であり、１つの集積回路に納めたアドレスデコーダ回路８ａとアクセス検出回路８ｂからなり、大量に生産される装置や小型化を要求される装置では、ゲートアレイなどで製作される。
【０００４】
アドレスデコーダ回路８ａは、マイクロプロセッサ１のアドレス空間を分割する。図５は分割されたアドレス空間を示し、１１はＲＯＭ２用の領域、１２はＲＡＭ３用の領域、１３は周辺集積回路４用の領域、１４は周辺集積回路５用の領域、１５は周辺集積回路６用の領域、１６は空き領域である。アドレスデコーダ回路８ａはまた、図６に示すように、入力端子にそれぞれ入力された信号を基に、メモリ２、３および周辺集積回路４、５、６に対して、マイクロプロセッサ１からのアクセスの選択を示すチップセレクト信号をそれぞれの出力端子から出力する。アクセス検出回路８ｂは、１つのＯＲ回路から構成されて、マイクロプロセッサ１と電源電圧が異なる周辺集積回路５、６に対するアクセスを検出する。９は周辺集積回路４と５のバス７の途中に設けられて、マイクロプロセッサ１と電源電圧が異なる周辺集積回路５、６に対するアクセスが検出された時に、それらの電源電圧に適した電圧に変換して供給する電圧変換バッファ回路である。
【０００５】
次に上記従来例の動作について説明する。図４において、アドレスデコーダ回路８ａは、図６の真理値表に基づき、入力端子Ａ15が活性化された場合は、出力端子Ａを活性化して周辺集積回路４を動作状態とし、入力端子Ａ15とＡ13が活性化された場合は、出力端子Ｂを活性化して周辺集積回路５を動作状態とし、入力端子Ａ15とＡ14が活性化された場合は、出力端子Ｃを活性化して周辺集積回路６を動作状態とする。周辺集積回路５、６を活性化する場合、出力端子Ｂ、Ｃからの信号を、アクセス検出回路８ｂのＯＲ回路がそれぞれ検出して、その出力信号により電圧変換バッファ回路９を活性化し、バス７を介して周辺集積回路５、６に適した電源電圧を供給する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のバス信号制御回路では、アドレスデコーダ回路８ａにより分割されたアドレス空間とそれに接続された周辺集積回路４、５、６の電源電圧との関係が固定であり、例えば図４の状態から周辺集積回路４をＭＰＵ１と異なる電源電圧のものに変更しようとする場合、ＡＳＩＣ８を新しいものに作り直さなければならないという問題があった。このような問題は、例えば半導体製造における線幅の微細化により、マイクロプロセッサに接続する周辺集積回路をマイクロプロセッサとは異なる電源電圧のものに変更する場合に生じる。
【０００７】
本発明は、上記従来の問題を解決するものであり、特定用途向け集積回路を変更することなく、マイクロプロセッサとは異なる電源電圧の周辺集積回路をバス接続することのできるバス信号制御回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成するために、バス接続する周辺集積回路の電源電圧がマイクロプロセッサの電源電圧と同じか否かを示す値を設定可能なレジスタを設けたものであり、これにより、特定用途向け集積回路を変更することなく、マイクロプロセッサとは異なる電源電圧の周辺集積回路を任意に接続することができる。
【０００９】
【発明の実施の形態】
本発明は、マイクロプロセッサとメモリと複数の周辺集積回路がバス接続された電子装置において、マイクロプロセッサのアドレス空間を分割するアドレスデコーダ回路と、前記分割されたアドレス空間に接続された複数の周辺集積回路の電源電圧に関する情報を格納するメモリと、前記複数の周辺集積回路の電源電圧がマイクロプロセッサと同じか否かの情報を設定するレジスタと、前記複数の周辺集積回路へのアクセスを検出するとともに、前記レジスタに設定された電源電圧情報を判定するアクセス検出回路と、バスの途中に設けられて前記アクセス検出回路の出力信号に基づいて前記周辺集積回路の電源電圧を変換するバッファ回路とを備えたバス信号制御回路であり、レジスタの電源電圧情報を変更するだけで、特定用途向け集積回路を変更することなく、周辺集積回路の電源電圧を変更することができる。
【００１０】
本発明は、アクセス検出回路が、複数の周辺集積回路へのアクセス情報およびレジスタに格納された電源電圧情報を比較する複数の論理素子を備えた前述のバス信号制御回路であり、簡単な回路構成で本発明を実現することができる。
【００１１】
（実施の形態）
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の実施の形態における電子装置のバス信号制御回路の概略構成を示すブロック図である。図１において、２１はマイクロプロセッサ（ＭＰＵ）である。２２は読み出し専用メモリ（ＲＯＭ）であり、主にプログラムを格納するとともに、周辺集積回路の電源電圧に関する情報を格納する。２３は随時書き込み読み出しメモリ（ＲＡＭ）であり、主にデータを格納する。２４、２５、２６は周辺集積回路であり、それぞれＭＰＵ２１、ＲＯＭ２２、ＲＡＭ２３とともにバス２７に接続されている。周辺集積回路２４は、マイクロプロセッサ２１と同じ電源電圧を有し、周辺集積回路２５、２６は、マイクロプロセッサ２１とは異なる電源電圧を有する。２８は特定用途向け集積回路（ＡＳＩＣ）であり、１つの集積回路に納めたアドレスデコーダ回路２８ａおよびアクセス検出回路２８ｂと、値を変更可能な電圧設定レジスタ２８ｃとからなる。
【００１２】
アドレスデコーダ回路２８ａは、マイクロプロセッサ２１のアドレス空間を分割する。図２は分割されたアドレス空間を示し、３１はＲＯＭ２２用の領域、３２はＲＡＭ２３用の領域、３３は周辺集積回路２４用の領域、３４は周辺集積回路２５用の領域、３５は周辺集積回路２６用の領域、３６は電圧設定レジスタ２８ｃ用の領域である。アドレスデコーダ回路２８ａはまた、図６に示すように、入力端子にそれぞれ入力された信号を基に、メモリ２２、２３および周辺集積回路２４、２５、２６に対して、マイクロプロセッサ２１からのアクセスの選択を示すチップセレクト信号をそれぞれの出力端子から出力する。アクセス検出回路２８ｂは、３つのアンド回路と１つのＯＲ回路から構成されて、マイクロプロセッサ２１と周辺集積回路２４、２５、２６に対するアクセスを検出する。２９はバス２７の途中に設けられて、マイクロプロセッサ２１と電源電圧が異なる周辺集積回路２５、２６に対するアクセスが検出された時に、それらの電源電圧に適した電圧に変換するための電圧変換バッファ回路である。
【００１３】
次に上記実施の形態における動作について説明する。装置の起動時、マイクロプロセッサ２１は、周辺集積回路２４、２５、２６に対してアクセスする前に、予めＲＯＭ２２に格納されている周辺集積回路の電源電圧に関する情報を基に、レジスタ２８ｃの値を設定する。すなわち、図６に示す真理値表を基に、全ての入力端子をそれぞれ活性化することにより出力端子Ｄを活性化してレジスタ２８ｃに値を設定する。図１の例では、周辺集積回路２４に対しては「０」、周辺集積回路２５、２６に対してはそれぞれ「１」、「１」を設定する。これにより、アドレスデコーダ回路２８ａは、その出力端子Ａが活性化されて周辺集積回路２４がアクセスされた場合には、その出力値「１」とレジスタ２８ｃの値「０」とからＡＮＤ回路１が「０」を出力し、ＯＲ回路も「０」を出力するので、電圧変換バッファ回路２９は活性化されない。出力端子Ｂが活性化されて周辺集積回路２５がアクセスされた場合には、その出力値「１」とレジスタ２８ｃの値「１」とからＡＮＤ回路２が「１」を出力し、ＯＲ回路も「１」を出力するので、電圧変換バッファ回路２９が活性化され、バス２７を介して周辺集積回路２５に適した電源電圧を供給する。出力端子Ｃが活性化されて周辺集積回路２６がアクセスされた場合にも、その出力値「１」とレジスタ２８ｃの値「１」とからＡＮＤ回路３が「１」を出力し、ＯＲ回路も「１」を出力するので、電圧変換バッファ回路２９が活性化され、バス２７を介して周辺集積回路２６に適した電源電圧を供給する。
【００１４】
ここで、周辺集積回路２５をＭＰＵ２１と同じ電源電圧のものに変更しようとする場合、まずＲＯＭ２２に格納してある周辺集積回路の電源電圧に関する情報を変更し、図３に示すように、電圧変換バッファ回路２９をバス２７の周辺集積回路２５と２６との間に設ける。ＭＰＵ２１は、変更されたＲＯＭ２２の情報に基づき、電圧設定レジスタ２８ｃの値を、周辺集積回路２４、２５に対してはそれぞれ「０」、「０」、周辺集積回路２６に対しては「１」を設定する。これにより、アドレスデコーダ回路２８ａは、その出力端子ＡおよびＢがそれぞれ活性化されて周辺集積回路２４、２５がアクセスされた場合には、その出力値「１」とレジスタ２８ｃの値「０」とからＡＮＤ回路１およびＡＮＤ回路２が「０」を出力し、ＯＲ回路も「０」を出力するので、電圧変換バッファ回路２９は活性化されない。また、出力端子Ｃが活性化されて周辺集積回路２６がアクセスされた場合には、その出力値「１」とレジスタ２８ｃの値「１」とからＡＮＤ回路３が「１」を出力し、ＯＲ回路も「１」を出力するので、電圧変換バッファ回路２９が活性化され、バス２７を介して周辺集積回路２６に適した電源電圧が供給される。
【００１５】
このように本実施の形態によれば、アクセス検出回路２８ｂを構成するＡＮＤ回路とＯＲ回路とが、アドレスデコーダ回路２８ａから出力された周辺集積回路へのアクセス情報と、電圧設定レジスタ２８ｃに設定された電源電圧情報とを比較し、マイクロプロセッサと異なる電源電圧を有する周辺集積回路にアクセスする時にのみ、電圧変換バッファ回路２９を活性化するので、特定用途向け集積回路２８自体を変更することなく、簡単な構成により、周辺集積回路の電源電圧を変更することができる。
【００１６】
【発明の効果】
本発明は、上記実施の形態から明らかなように、周辺集積回路の電源電圧を設定するためのレジスタを設け、このレジスタの出力とアドレスデコーダ回路の出力とを比較して、マイクロプロセッサと異なる電源電圧の周辺集積回路へのアクセスが検出された場合にのみ、電圧変換バッファを活性化するようにしたので、特定用途向け集積回路自体を変更することなく、周辺集積回路の電源電圧を変更することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるバス信号制御回路の概略構成を示すブロック図
【図２】本発明の実施の形態におけるアドレスマップを示す模式図
【図３】本発明の実施の形態における周辺集積回路変更後の概略構成を示すブロック図
【図４】従来例におけるバス信号制御回路の概略構成を示すブロック図
【図５】従来例におけるアドレスマップを示す模式図
【図６】本発明および従来例におけるアドレスデコーダ回路の真理値表を示す一覧図
【符号の説明】
２１  マイクロプロセッサ（ＭＰＵ）
２２  読み出し専用メモリ（ＲＯＭ）
２３  随時書き込み読み出しメモリ（ＲＡＭ）
２４、２５、２６  周辺集積回路
２７  バス
２８  特定用途向け集積回路（ＡＳＩＣ）
２８ａ  アドレスデコーダ回路
２８ｂ  アクセス検出回路
２８ｃ  電圧設定レジスタ
２９  電圧変換バッファ回路
【図１】
0003856928.tif 000002
【図２】
0003856928.tif 000003
【図３】
0003856928.tif 000004
【図４】
0003856928.tif 000005
【図５】
0003856928.tif 000006
【図６】
0003856928.tif 000007