(57)【特許請求の範囲】
【請求項１】
フィルタのフィルタ極周波数を検出する方法であって、
前記フィルタをパルスで励起して、前記フィルタをリンギングさせて、発振波形を発生させる工程、
前記フィルタの前記リンギングによって発生された前記発振波形中の所定個数の発振を計数する工程、および
前記所定個数の発振の経過時間を既知の基準時間と比較する工程、
を含むことを特徴とする方法。
【請求項２】
フィルタのフィルタ極周波数を検出するための装置であって、
前記フィルタをパルスで励起して、前記フィルタをリンギングさせて、発振波形を発生させるパルス発生器、
前記フィルタへつながれて、前記フィルタの前記リンギングによって発生された前記発振波形中の所定個数の発振を計数するための計数器、および
前記計数器へつながれて、前記所定個数の発振の経過時間を既知の基準時間と比較するための比較器、
を含むことを特徴とする装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本出願は一般に電子フィルタに関するものであって、更に詳細には高品質（Ｑ）の電子回路帯域通過フィルタの同調に関する。
【０００２】
【従来の技術】
本発明が関連するタイプのフィルタは、電子回路中に存在するであろう望ましくない信号や、望ましい信号の周波数成分を、減衰、強調、あるいは制御する装置である。フィルタリング作用は、機械的、圧電的、磁気ひずみ的、あるいは音響的手段の他に、電気的にも実現することができる。帯域通過フィルタは、規定された帯域あるいはスペクトル内のエネルギーを受け入れて、その帯域あるいはスペクトル外の成分を強力に排除するフィルタである。帯域（ＢＷ）は帯域通過フィルタ中での周波数許容ウインドウあるいは３ｄＢ減衰の遮断周波数で挟まれた帯域である。帯域通過フィルタを既述する場合、品質係数（Ｑ）は、帯域幅に対する中心周波数の比率である。中心周波数（ｆｃ）は、３ｄＢ減衰の遮断周波数間の幾何学平均の周波数であり、Ｑ値が高い（約１０よりも高い）時には算術平均によって近似される。一般的には、Ｄ．ホワイト（Ｗｈｉｔｅ）著、電気フィルタハンドブック（Ａ  Ｈａｎｄｂｏｏｋ  ｏｎ  Ｅｌｅｃｔｒｉｃａｌ  Ｆｉｌｔｅｒｓ）（ドナルドＲ．Ｊ．ホワイト著、米国メリーランド州、ゲルマンタウン１９６３年刊）を参照のこと。
【０００３】
【発明の解決しようとする課題】
例えば移動電話等の無線周波数装置用の帯域通過フィルタとして使われるフィルタは、集積回路上に形成されるのが普通である。集積回路製造プロセスの変動によって、形成される帯域通過フィルタの中心周波数は異なってくる。このようなフィルタは、従って、帯域通過周波数の中心が望みの帯域通過特性に合致するように同調させてやらなければならない。
【０００４】
フィルタを同調させる１つの既知の方法はマスター／スレーブ法であり、そこにおいては、マスターフィルタを同調させて、そのマスターフィルタの同調から得られた制御パラメータを用いてスレーブフィルタである主フィルタを駆動する。このシステムはＱ値が低いフィルタではうまくいくが、Ｑ値が高いフィルタでは高Ｑフィルタ帯域通過特性の狭さが原因となってあまりうまくいかない。高Ｑフィルタシステムでは、マスターとスレーブのフィルタ間でのわずかなトラッキング誤差が帯域通過特性を望ましい範囲から外してしまう。
【０００５】
別の１つの既知の方法は、自己同調である。ここでは、主フィルタそのものを同調のために使用する。そのためにはフィルタをその通常の経路から切り離すことが必要である。多くの用途において、このことは自動的に利用することが可能なアイドリング時間を利用して行うことができる。アイドリング時間が存在しない状況では、そのようなフィルタが２個必要となる。１個を使用している間に他方で同調を取る。
【０００６】
高Ｑ帯域通過フィルタ用に自己同調を組み入れる一般的な方法は、望みの中心周波数において正弦波を供給して、出力波と入力波との間の位相差が９０°になるまでフィルタを同調させるものである。この方法の欠点は、動作周波数における正確な正弦波源が必要であることである。これは低い周波数では問題とならない。しかし、１ＧＨｚといった高周波においては、回路中のわずかな時間遅延でさえも大きな位相誤差を生み、フィルタの同調失敗につながる。更に、回路に高周波の電源が含まれるうえに、その供給に関しては、その高周波が回路の他の部分と容量性結合してそこに干渉を引き起こさないように注意を払わなければならない。
【０００７】
従って、非常に正確で、中心周波数における正弦波源などを必要としない、高Ｑ帯域通過フィルタの中心周波数を同調させるための低コストで効率的な手段に対する需要が存在する。
【０００８】
本発明の一般的な目的の１つは、電子フィルタを同調させる方法および装置を提供することである。
【０００９】
本発明の別の１つの目的は、帯域通過フィルタの中心周波数を同調させる方法および装置を提供することである。
【００１０】
本発明の別の１つの目的は、集積回路上に形成された帯域通過フィルタの中心周波数を同調させる方法および装置を提供することである。
【００１１】
【課題を解決するための手段】
これらおよびその他の目的、利点、および特徴は、本発明の１つの態様に従って、帯域通過フィルタの中心周波数を検出する方法によって提供される。本フィルタは、そのフィルタの同調周波数においてリンギングを起こさせるパルスによって励起される。そのフィルタのリンギングによって発生する発振波形の予め定められた数のサイクルを計数する。この予め定められたサイクル数を計数するために要する時間が既知の基準時間と比較される。
【００１２】
本発明の別の１つの態様は、フィルタの中心周波数を検出するための装置である。パルス発生器がパルスで以てフィルタを励起して、それの同調周波数においてリンギングを引き起こす。フィルタのリンギングによって発生した発振波形の予め定められた数のサイクルを計数する。比較器によって、その予め定められたサイクル数の経過時間を既知の基準時間と比較する。
【００１３】
本発明の更に別の態様はフィルタを同調させる方法である。フィルタをパルスによって励起して、フィルタの同調周波数においてリンギングを引き起こす。フィルタのリンギングによって発生する発振波形の予め定められた数のサイクルを計数する。その予め定められたサイクル数を計数するのに要する時間を既知の基準時間と比較して出力信号を発生させる。この出力信号を用いてフィルタを同調させる。
【００１４】
本発明の更に別の態様は、フィルタを同調させる装置である。パルス発生器によってフィルタを励起して、フィルタの同調周波数におけるリンギングを引き起こす。フィルタのリンギングによって発生する発振波形の予め定められた数のサイクルを計数器によって計数する。比較器が、その予め定められたサイクル数を計数するのに要する時間を既知の基準時間と比較して出力信号を発生する。この出力信号を用いてフィルタを同調させる。
【００１５】
本発明の更に別の態様は、フィルタを同調させる装置である。パルス発生器がパルスで以てフィルタを励起して、フィルタの同調周波数においてリンギングを引き起こす。フィルタのリンギングによって発生した発振波形の予め定められた数のサイクルを計数器が計数する。比較器が、この予め定められた発振パルス数の経過時間を基準信号と比較して、出力信号を発生する。積分器がこの出力信号を積分して、フィルタを同調させるための制御信号を発生する。
【００１６】
全図面を通して、同じ参照符号は対応する要素を指し示す。
【００１７】
【発明の実施の形態】
図１は本発明の原理に従った、電子フィルタ同調回路１００を示すブロック図である。集積化された帯域通過フィルタのようなフィルタ１０２が入力端子１０４へつながれて励起入力パルスを受信して、それによってフィルタはそれの設定された中心周波数（ｆｃ）においてリンギングを引き起こす。フィルタ１０２は少なくとも１０、典型的には１０−２０の範囲の高いＱ値を有している。フィルタ１０２のリンギングによって生ずる発振波形がライン１０６へつながるフィルタの出力に現れて、それが零交差検出器１０８へ入力される。零交差検出器１０８は発振波形の零交差地点を検出するために使用されるもので、例えば、シュミットトリガーの構成を取る。零交差検出器１０８の出力はライン１１０上の一連のデジタルパルスであって、各パルスがライン１０６上のフィルタ１０２の発振出力中の検出された零交差に対応する。
【００１８】
ライン１１０は零交差パルス列をデジタル計数器１１２の入力へつないでおり、デジタル計数器１１２は回路設計者によって選ばれた任意の数である予め定められた数ｎまでの計数を行う。計数器１１２の出力は、ライン１１４上へ比較器１１８への第１入力として送り出される。比較器１１８の第２入力は、端子１１６へ供給される正確な既知の基準時間であって、それは望みの中心周波数におけるｎ個の零交差パルスの時間長に等しい時間長を有している。計数器１１２の出力と前記基準との差が、比較器１１８の出力１２０に差分信号を発生させて、それが積分器１２２へ送られる。積分器１２２はこの差を積分して、ライン１２４上へ制御信号を発生させる。この制御信号はフィルタ１０２の中心周波数を調節して、それが望みの中心周波数に一致するようにする。
【００１９】
端子１０４へ供給される励起パルスは設計者によって選ばれた任意の周波数のものでよいが、フィルタ１０２がそれの現時点で設定されている中心周波数でリンギングを起こすのに十分急峻な遷移を有するものである必要がある。このパルスの周波数は、フィルタを同調させるべき速度によって決まる。例えば、このパルスは矩形波パルス２０４（図１）の形でよく、その振幅はフルスケールのフィルタ動作振幅（例えば、１ボルトのフルスケール動作電圧のフィルタに対して１ボルトの振幅）に等しく、またパルス幅はフィルタがリンギングを開始するために十分な初期インパルスを受信することを保証するように十分長い（例えば、２０−３０システムクロックパルスサイクル）ものである。
【００２０】
リンギング動作中のフィルタ１０２のライン１０６上への出力は、減衰する発振波形２０６であって、その振幅は時間とともに指数関数的に減衰する包絡線を有する（破線２０７）。発振の周波数はその時に設定されているフィルタ１０２の中心周波数（ｆｃ）に等しく、それの周期（Ｔ＝２π／ｆｃ）は１つの零交差２０８と１つ置いた次の零交差２０８との間の経過時間によって定義できる。フィルタ出力２０６の零交差２０８の各々は零交差検出器１０８によって検出され、ライン１１０上へパルスを発生させる。１１０におけるパルス列２１０のパルス周波数（すなわち、零検出器１０８によって検出された零交差２０８の周波数）は、リンギング動作中のフィルタ出力２０６の周波数の２倍になるであろう。パルス列２１０のパルス周期はリンギングフィルタ出力２０６の周期の半分になろう。ライン１１０上のパルス列２１０は、零交差パルスを予め定められた数ｎ個まで計数するデジタル計数器１１２をインクリメントさせる。この予め定められた数ｎは任意の数で構わないが、厳密な部品を必要としないようにある程度長いことが望ましい。例えば、短い計数時間を選べば、制御回路を通しての非常に短い遅延であっても中心周波数の大きな誤差につながる可能性がある。しかし、もし十分大きな数、例えばｎ＝２０あるいは３０を選べば、小さい遅延はフィルタ１０２の中心周波数の同調の精度に対して大きな影響を及ぼすことがない。零交差検出器１０８および計数器１１２を利用することによって、高周波／短周期のフィルタについての同調の問題が、より容易に解決できる低周波／長周期のフィルタについての同調の問題へと変換される。計数器１１２からライン１１４上への出力２１４は一連のパルスであって、それらは１１０における零交差検出出力パルス列に対して周波数が１／ｎで、周期がｎ倍（例えば、ｎ＝２０または３０）になっている。図１の計数器１１２の出力に示されたこの低周波／長周期の信号２１４は比較器１１８へ第１入力として送られる。端子１１６は比較器１１８の第２入力へつながれた正確な既知の基準時間信号２１６を受信する。１１６へ供給される時間信号２１６は、フィルタ１０２の中心周波数（ｆｃ）が所望の中心周波数に正しく同調した場合に見られるであろう信号２１４に対応する一連のパルスである。このように、時間信号２１６は一連のパルスであって、それの周波数は所望の中心周波数の２／ｎ倍であり、周期は所望の中心周波数で発振している時のフィルタの周期（１つの零交差と１つ置いた次の零交差との間の経過時間）のｎ／２倍である。１１６へ供給される基準信号の周波数はフィルタの動作周波数の、例えば１０ないし１５倍のオーダーで低いため、発生が容易であるし、またその集積回路上の他の回路に対して容量性結合を起こすことが少ない。図１に示された例では、計数器１１２の出力２１４のパルスは１１６へ供給される基準信号パルスよりも長い周期を持っており、フィルタ１０２の実際の周波数が所望の周波数よりも低いことを示している。
【００２１】
ライン１２０上への比較器１１８の出力は、１１４と１１６とへ供給される入力信号２１４と２１６との差に基づいて生ずる時間差信号ｉであり、それは次に積分器１２２によって積分されて、フィルタ１０２を同調させるためのライン１２４上へ制御信号Ｖc を提供する。
【００２２】
同調動作が実行される度に、比較器１１８の信号出力ｉが積分器１２２によって積分されて、ライン１２４上への制御信号が生成される。この制御信号は、従来技術の良く知られた方法を用いてフィルタ１０２をそれの中心周波数へ同調させる。ライン１２４上の出力は例えば直流電圧Ｖc でよく、フィルタ１０２は電圧制御型の同調技術を利用して同調させることができる。この方法は、フィルタが正確に同調するまで繰り返して適用することができる有利な方法である。フィルタがそれの所望の中心周波数へ同調される速度は、部分的には端子１０４へ供給される励起信号２０４中のパルス周波数によって決まる。パルスレートが高くなると、与えられた時間内に多くの繰り返しが可能となり、高速の制御が可能となる。フィルタは周期的に同調させる必要があり、そのような同調は動作に依存するが、数ミリ秒毎に必要となろう。例えば移動電話では、フィルタの同調は会話の切れ間に行うことができて、使用者に対しては同調作業が全く気づかれない。通信の切れ間が存在せず、また通信の中断も許容されないような状況では、そのようなフィルタを２個用意して、１個を使用中に他方を同調させるようなことを行う必要がある。
【００２３】
比較器１１８および積分器１２２は、例えば図２に模式的に示されたように実現される。計数器出力ライン１１４が、正の電圧源＋Ｖddとライン１２０との間につながれた正の電流源１１９の動作を制御するようにつながれている。基準信号入力端子１１６が、ライン１２０と負の電圧源−Ｖddとの間につながれた、電流源１１９と等しい大きさであるが逆極性の負の電流源１２１の動作を制御するようにつながれている。積分コンデンサーＣi は１つの端子をライン１２０および１２４へつながれ、他方の端子をアースへつながれている。ライン１１４上の計数器出力信号２１４が高レベル（あるいは、低レベル）で、ライン１１６上の基準信号２１６が低レベル（あるいは、高レベル）の時は、正の電圧源＋Ｖddからライン１２０へ電流Ｉupが流れてコンデンサーＣi を正の方向へ充電する。他方、ライン１１４上の信号２１４が低レベル（あるいは、別の実施例では高レベル）で、端子１１６における信号２１６が高レベル（あるいは、低レベル）の時は、ライン１２０から負の電圧源−Ｖddへ電流Ｉdownが流れて、コンデンサーＣi を逆方向、すなわち負の方向へ充電する。しかし、ライン１１４および端子１１６上の信号２１４および２１６の両方ともに高レベルであるか、あるいは両方ともに低レベルである時は、ライン１２０へ流れ込む、あるいはそこから流れ出る電流は正味零である。このように、フィルタ１０２の実際の中心周波数が所望の中心周波数よりも低い場合（図１に示された場合）には、ライン１１４上のパルスの周期が端子１１６におけるパルスの周期よりも長くなって、Ｉupの場合がＩdownの場合を凌駕する。このことはコンデンサーＣi 上に正味で正の電荷が蓄積して、ライン１２４上に正の制御電圧Ｖc が生ずることにつながる。他方、フィルタ１０２の実際の中心周波数が所望の周波数よりも高い時は、ライン１１４上のパルスは端子１１６におけるそれよりも短周期のものとなって、Ｉdownの場合が主流となり、コンデンサーＣi 上に正味で負の電荷が蓄積して、負の制御電圧Ｖc が生ずることにつながる。次に制御電圧Ｖc を既知の方法を用いて、フィルタ１０２の周波数を増減させることによって、ライン１１４上のパルス周期が端子１１６におけるパルス周期と同じになって、制御電圧Ｖc が一定値となるようにされる。
【００２４】
リンギングフィルタ１０２の発振波形中の零交差の周波数はフィルタ１０２の中心周波数の現状の設定値を正確に表わす。このことは次の伝達関数を備えた二次の帯域通過フィルタを考えることによって示すことができる。
【００２５】
【数１】
0003808602.tif 000002
【００２６】
このシステムのステップ応答は次のようになる。
【００２７】
【数２】
0003808602.tif 000003
【００２８】
ここで、ｓは良く知られた複素周波数、ωp はフィルタの伝送中心周波数、そしてＱp は品質係数である。この関数のステップ入力に対する時間応答は次のような形となる。
【００２９】
【数３】
0003808602.tif 000004
【００３０】
ここで、Ａは定数、σ1 ＝ωp ／２Ｑp で、ω1 は零交差の周波数で、次の式で与えられる。
【００３１】
【数４】
0003808602.tif 000005
【００３２】
ω1 とωp との差は、Ｑp 値が高い時はほぼωp ／８Ｑp 2 に等しい。この差は中程度のＱp 値の時でさえ非常に小さい。こうして、高いＱ値のフィルタに関して、フィルタ１０２のリンギングおよび出力信号２０６中の零交差２０８の計数というやり方はフィルタ１０２の実際の中心周波数設定を決める優れた方法である。
【００３３】
フィルタの振幅応答および過渡応答に対する寄生的な極の効果は最小である。寄生極がフィルタ通過帯域よりも高周波のものであると仮定すれば、可能なシナリオは図３に示された極−零パターン表現で与えられるものとなる。通常の極がＰ1 およびＰ1 ’に示されている。寄生極はＰ2 、Ｐ2 ’、およびＰ3 で示されている。表示された寄生極を備えたステップ入力関数に対する時間応答は次のように表すことができる。
【００３４】
【数５】
0003808602.tif 000006
【００３５】
ここで、定義により｜σ1 ｜＜＜｜σ2 ｜，｜σ3 ｜である。寄生極に対応する複素周波数は急速に減衰する。従って、それらの極はこの方法に対して無視し得る影響しか持たない。
【００３６】
このように、零交差測定は高Ｑフィルタに関するフィルタ最高通信の優れた尺度を与える。シミュレーションによって、そのような方法が従来の位相測定方式よりも１桁程度正確であることが実証された。実際のものと、シミュレーションされた応答との比較が図４および図５に与えられている。
【００３７】
本発明はまた、高次のフィルタにも適用可能である。すべての高次の帯域通過フィルタは次式で与えられるインパルス応答を備えた理想的な伝達関数を近似しようとするものである。
【００３８】
【数６】
0003808602.tif 000007
【００３９】
もちろん理想的なフィルタというのは実現できるものではなく、無限の遅延を有している。すべてのフィルタ近似法はｓの有理関数と理想的なフィルタ特性との間の誤差を最小化することを目的にしている。従って、すべてのそのようなフィルタの過渡応答が理想的なインパルス応答を密接に近似するであろうことを期待することは当然である。例えば、チェビシェフの帯域通過フィルタについて考察すれば、”物理的な”説明は明らかであろう。これはＬ・Ｐプロトタイプに対してＬ・ＰからＢ・Ｐへの変換を適用することによって得られる。非常に狭い帯域通過フィルタに関して、極の位置はｓ＝ｊωx のラインに対して対称である。ここで、ωx は極の虚数部の算術的平均周波数である（図６参照）。過渡応答は次のようになる。
【００４０】
【数７】
0003808602.tif 000008
【００４１】
さて、次のようになる。
【００４２】
【数８】
0003808602.tif 000009
【００４３】
ここで、正弦項は帯域通過フィルタの中心周波数に対応する正弦波であり、余弦項はビート周波数（低周波数の包絡線）である。従って、零交差の周波数は帯域通過フィルタの中心周波数に対応しており、その差は約０．１％のオーダーである。
【００４４】
図７は、図１の回路１００用の励起信号２０４および基準時間信号２１６を発生させるための１つの可能な実施例を示している。システムのクロック１２６が一連のクロックパルス２２６を発生して、それらは励起計数器１２８へ入力される。計数器１２８はクロックパルスをｍ個計数して、システムのクロックパルスｍサイクル分のパルス長を有する励起信号２０４を発生するように物理的に配線されるかあるいはプログラムされている。同様に、クロックパルス２２６はまた、基準時間計数器１３０へも入力される。計数器１３０はクロックパルスをｋ個計数して、システムのクロックパルスｋ個分のパルス長を有する基準時間信号２１６を発生するように物理的に配線されるかあるいはプログラムされている。零交差計数器１１２の計数ｎおよび基準時間計数器１３０の計数ｋは、信号２１６のパルス長が所望の中心周波数に同調したフィルタ１０２に関する信号２１４のパルス長に対応するように選ばれる。合致信号２１４、２１６の周期が信号２０６の周期よりもずっと大きくなっているので、一致の誤差は最小化される。
【００４５】
図８は、図１の同調回路１００の修正された実施例３００を示している。ここで、信号２０４（図１参照）は励起パルス発生器３０１（もし必要であれば、図７の計数器１２８およびシステムクロック１２６の形を取ることができる）によって生成され、それは図１のフィルタ１０２、零交差検出器１０８、計数器１１２、比較器１１８、および積分器１２２の各要素と一緒に単一の集積回路中に含まれる。しかしここでは、基準時間信号２１６は、対応するフィルタ１０２、零交差検出器１０８、および計数器１１２の各要素と同じように構成されたフィルタ３０２、零交差検出器３０８、および計数器３１２によって生成される。従って、このことによって、第１のフィルタ１０２を第２のフィルタ３０２に対して、あるいは逆に同調させるというような関係が得られる。入力１０４を経由してフィルタ１０２を励起するために使用される同じ信号波形２０４（図１）をライン３０４を介してフィルタ３０２へも送ることができる。次に零交差検出器３０８が図１に示した信号２１０と同様なパルスを、フィルタ３０２の減衰発振波形（図１の２０６と類似の）出力から生成する。計数器３１２は零交差検出パルスをｎ個計数して、フィルタ３０２の設定された中心周波数の２／ｎ倍のパルス周波数を有する出力（図１の２１４と類似）を生成する。計数器３１２の出力（図１の２１４と類似）は次に、１１６における基準時間信号に関して既述したように、計数器１１２からの対応する信号２１４と比較されて、フィルタ１０２をフィルタ３０２に対して同調させるための同調制御信号をフィルタ１０２へ供給する。
【００４６】
本発明の分野に関連する当業者は、以上のことが単に本発明の実施例および応用の一例を例示するためのものであり、特許請求の範囲によって定義される本発明の精神および展望から外れることなしに、上述のことに対して変更および修正を施すことが可能であることを理解されるであろう。
【００４７】
以上の説明に関して更に以下の項を開示する。
（１）フィルタのフィルタ極周波数を検出する方法であって、
前記フィルタをパルスで励起して、前記フィルタをリンギングさせて、発振波形を発生させる工程、
前記フィルタの前記リンギングによって発生された前記発振波形中の所定数の発振を計数する工程、および
前記所定の発振数の経過時間を既知の基準時間と比較する工程、
を含むことを特徴とする方法。
【００４８】
（２）第１項記載の方法であって、前記計数工程が、前記発振波形中の零交差の数を前記所定の個数計数することであることを特徴とする方法。
【００４９】
（３）第１項記載の方法であって、前記計数工程が、前記発振波形を一連のパルスに変換すること、および前記一連のパルスをデジタルに計数することを含んでいることを特徴とする方法。
【００５０】
（４）フィルタのフィルタ極周波数を検出するための装置であって、
前記フィルタをパルスで励起して、前記フィルタをリンギングさせて、発振波形を発生させるパルス発生器、
前記フィルタへつながれて、前記フィルタの前記リンギングによって発生された前記発振波形中の所定数の発振を計数するための計数器、および
前記計数器へつながれて、前記所定の発振数の経過時間を既知の基準時間と比較するための比較器、
を含むことを特徴とする装置。
【００５１】
（５）第４項記載の装置であって、前記計数器がデジタル計数器であることを特徴とする装置。
【００５２】
（６）第５項記載の装置であって、更に、前記発振波形を一連のパルスへ変換するための零交差検出器を含むことを特徴とする装置。
【００５３】
（７）帯域通過フィルタを同調させる方法であって、
前記フィルタをパルスで励起して、前記フィルタをそれの設定された中心周波数でリンギングさせて、発振波形を発生させる工程、
前記フィルタの前記リンギングによって発生された前記発振波形中の所定数の発振を計数する工程、
前記所定の発振数の経過時間を既知の基準時間と比較して、前記経過時間と前記既知の基準時間との差に対応する差分信号を発生させる工程、
前記差分信号を積分して、制御信号を発生させる工程、および
前記制御信号で前記フィルタを同調させる工程、
を含むことを特徴とする方法。
【００５４】
（８）第７項記載の方法であって、前記計数工程が、前記発振波形中の零交差の数を前記所定の個数計数することであることを特徴とする方法。
【００５５】
（９）第７項記載の方法であって、前記計数工程が、前記発振波形を一連のパルスに変換すること、および前記一連のパルスをデジタルに計数することを含んでいることを特徴とする方法。
【００５６】
（１０）第７項記載の方法であって、前記比較工程において、前記既知の基準時間が、所望の中心周波数に等しい中心周波数でリンギングしているフィルタによって発せられる対応する発振波形の、前記所定数と同じ個数の発振が経過する経過時間に対応していることを特徴とする方法。
【００５７】
（１１）帯域通過フィルタを同調させるための装置であって、
前記フィルタをパルスで励起して、前記フィルタをそれの設定された中心周波数でリンギングさせて、発振波形を発生させるパルス発生器、
前記フィルタへつながれて、前記フィルタの前記リンギングによって発生された前記発振波形中の所定数の発振を計数するための計数器、
前記計数器へつながれて、前記所定の発振数の経過時間を既知の基準時間と比較して、差分信号を発生させる比較器、および
前記比較器へつながれて、前記差分信号を積分して、前記フィルタを同調させる制御信号を発生させる積分器、
を含むことを特徴とする装置。
【００５８】
（１２）第１１項記載の装置であって、前記計数器がデジタル計数器であることを特徴とする装置。
【００５９】
（１３）第１１項記載の装置であって、更に、前記発振波形を一連のパルスへ変換するための零交差検出器を含むことを特徴とする装置。
【００６０】
（１４）第１１項記載の装置であって、更に、前記第１のフィルタを同調させるべき所望の中心周波数に等しい中心周波数においてリンギングしている前記第１のフィルタと同一の第２のフィルタによって生成される対応する発振波形の、前記所定数と等しい数の発振数が経過する経過時間に対応する前記既知の基準時間を発生させるための基準信号発生器を含むことを特徴とする装置。
【００６１】
（１５）高Ｑの帯域通過フィルタ１０２が、それに対してリンギングを引き起こすための遷移信号２０４を供給することによって同調を取られる。フィルタにリンギングを引き起こすことによって、減衰する出力発振波形２０６が得られ、その零交差２０８がパルス列に変換されて、デジタル計数器１１２によって所定個数ｎが計数される。計数器の出力２１４は、フィルタが正確に同調した時のｎ個のパルス分の時間に等しい時間長を有する正確な時間信号２１６と比較される。比較器１１８の出力は積分器１２２へ与えられて、フィルタを同調させるための制御信号Ｖc が生成される。こうして、高周波での同調問題は、実現することが容易な、低周波の、時間ドメイン問題へ変換される。
【関連出願へのクロスリファレンス】
本出願は、３５  Ｕ．Ｓ．Ｃ  §１１９に基づき、１９９６年９月１３日付けの”高Ｑ帯域通過フィルタ同調方法”と題する米国特許仮出願第６０／０２６，０２５号の優先権を主張する。
【図面の簡単な説明】
【図１】本発明のフィルタ同調回路実施例のブロック図。
【図２】図１の比較器および積分器の具体化回路の模式図。
【図３】寄生極に起因する二次の時間ドメイン過渡的応答擾乱を示す極−零パターン。
【図４】Ｑ値が１０である二次の帯域通過フィルタのステップ応答を示す図。
【図５】Ｑ値が１０で、共役な寄生極対を有するフィルタの帯域通過応答を示す図。
【図６】より高次の帯域通過フィルタに関する極−零パターンを示す図。
【図７】図１の回路用の、励起信号および基準時間信号を発生させるための１つの具体化回路のブロック図。
【図８】本発明の修正されたフィルタ同調回路例のブロック図。
【符号の説明】
１００  電子フィルタ同調装置
１０２  フィルタ
１０４  入力端子
１０６  ライン
１０８  零交差検出器
１１０  ライン
１１２  デジタル計数器
１１４  ライン
１１６  端子
１１８  比較器
１１９  正の電流源
１２０  出力
１２１  負の電流源
１２２  積分器
１２４  ライン
１２６  システムクロック
１２８  計数器
１３０  計数器
２０４  励起パルス
２０６  発振波形
２０７  包絡線
２０８  零交差
２１０  パルス
２１４  出力パルス
２１６  基準時間信号
２２６  クロックパルス
３００  同調回路
３０１  励起パルス発生器
３０２  フィルタ
３０４  ライン
３０８  零交差検出器
３１２  計数器
【図１】
0003808602.tif 000010
【図２】
0003808602.tif 000011
【図３】
0003808602.tif 000012
【図４】
0003808602.tif 000013
【図５】
0003808602.tif 000014
【図６】
0003808602.tif 000015
【図７】
0003808602.tif 000016
【図８】
0003808602.tif 000017