(57)【特許請求の範囲】
【請求項１】
両極間の電流経路を開閉する半導体素子の加速試験方法であって、
前記半導体素子の使用時に前記半導体素子の電流経路を形成する両極間に印加する交流電圧の周波数より高い周波数であり、オフ状態の前記半導体素子をオンにする、前記両極間の印加電圧の上昇速度で定義される臨界オフ電圧上昇率を、前記半導体素子の定格電圧の４倍の値で除した値で表される周波数よりは低い周波数であって、前記半導体素子の定格電圧よりは低い値の交流電圧を前記両極間に印加するステップ、
及び
前記交流電圧が前記両極間に印加されているときに、前記半導体素子の前記両極間を流れるリーク電流を測定するステップ
を有する半導体素子の加速試験方法。
【請求項２】
前記半導体素子に対してあらかじめ求めておいたリーク電流と耐圧の関係から、上記測定されたリーク電流に対する耐圧を求めるステップを有する請求項１記載の半導体素子の加速試験方法。
【請求項３】
前記半導体素子の両極間に印加する交流電圧の、順方向の電圧が、逆方向の電圧より高いことを特徴とする請求項１記載の半導体素子の加速試験方法。
【請求項４】
前記半導体素子の両極間に印加する交流電圧の、逆方向の電圧が実質的に零であることを特徴とする請求項１記載の半導体素子の加速試験方法。
【請求項５】
前記半導体素子の両極間に印加する交流電圧は振幅変調されていることを特徴とする請求項１記載の半導体素子の加速試験方法。
【請求項６】
前記半導体素子は所定の温度に加熱されていることを特徴とする請求項１記載の半導体素子の加速試験方法。
【請求項７】
両極間の電流経路を開閉する半導体素子の加速試験装置であって、
前記半導体素子の使用時に前記半導体素子の電流経路を形成する両極間に印加する交流電圧の周波数より高い周波数であり、オフ状態の前記半導体素子をオンにする、前記両極間の印加電圧の上昇速度で定義される臨界オフ電圧上昇率を、前記半導体素子の定格電圧の４倍の値で除した値で表される周波数よりは低い周波数であって、前記半導体素子の定格電圧より低い値の交流電圧を前記両極間に印加する交流電源、
及び
前記交流電圧が前記両極間に印加されているときに、前記半導体素子の前記両極間を流れるリーク電流を測定する電流測定手段
を有する半導体素子の加速試験装置。
【請求項８】
前記交流電源の半導体素子の両極間に印加する交流電圧は、順方向の電圧が、逆方向の電圧より高いことを特徴とする請求項７記載の半導体素子の加速試験装置。
【請求項９】
前記交流電源の半導体素子の両極間に印加する交流電圧は、逆方向の電圧が実質的に零であることを特徴とする請求項７記載の半導体素子の加速試験装置。
【請求項１０】
前記交流電源の半導体素子の両極間に印加する交流電圧は、振幅変調されていることを特徴とする請求項７記載の半導体素子の加速試験装置。
【請求項１１】
前記半導体素子を所定の温度に加熱する加熱手段を有することを特徴とする請求項７記載の半導体素子の加速試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子、特に大電力用半導体素子の加速試験方法及びその試験装置に関するものである。
【０００２】
【従来の技術】
大電力用の半導体素子の主要な特性に耐圧がある。半導体素子の一例のサイリスタをオフ状態にして、アノードとカソード間に電圧を印加したとき、リーク電流が流れる。ある一定のリーク電流が流れたときにサイリスタに印加した電圧を耐圧という。一般に耐圧は半導体素子の使用期間が長くなると低下することが知られている。耐圧が低下すると、半導体素子が組み込まれた電気回路又は電子回路の動作に異常をきたすおそれがでてくる。このため、長期間にわたって半導体素子を使用する場合には耐圧の変化が所定の許容範囲にあることを確認するために、信頼性試験を実施している。
【０００３】
大電力用半導体素子の耐圧の従来の試験方法には、直流電圧印加試験と交流電圧印加試験とがある。直流電圧印加試験は、多数の半導体素子に一定の直流電圧を長時間印加して時間に対する、破損した半導体装置の数の分布を調べるものである。交流電圧印加試験は、多数の半導体素子に商用周波数の一定の交流電圧を加えて時間に対する破損した半導体装置の数の分布を調べる。いずれの場合も印加する電圧は、大電力用の半導体素子の定格電圧以下であるが、通常の使用条件よりも厳しい、例えば定格電圧の９０％や８０％などの電圧値である。これにより半導体素子の物理的、化学的な劣化を加速して調べ、使用期間中に耐圧が大幅に変化しないことを確認する。またこれにより半導体素子の使用状態における寿命や故障率を推定することもできる。
【０００４】
【発明が解決しようとする課題】
通常、大電力用の半導体素子は商用周波数で使用されるため、電圧は順方向と逆方向の両方向に交互に印加される。従来の直流電圧印加試験の場合、半導体素子の順方向と逆方向の２回に分けて印加試験を行わなくてはならず、試験時間が長くなる。又、直流電圧印加試験の場合は半導体素子の順方向もしくは逆方向の一方向に印加電圧によるストレスが連続的に与えられるため、ストレスが大きくなりすぎ、別の劣化モードによる破壊が生じるという問題があった。一方従来の交流電圧印加試験は通常の使用条件と同じ商用周波数で試験を行うため、半導体素子に過大なストレスを与えず実レベルのストレスの下で試験ができる。しかし劣化試験をあまり加速することができず、長い試験時間を要するという問題があった。
【０００５】
本発明は半導体素子の耐圧に関する加速試験方法及びその試験装置に関するものであり、半導体素子に上記従来の試験のような過大なストレスを与えることなく適度なストレスの範囲で加速試験を行うことができる試験方法と試験装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体素子の加速試験方法は、両極間の電流経路を開閉する半導体素子の加速試験方法であって、半導体素子の使用時に前記半導体素子の電流経路を形成する両極間に印加する交流電圧の周波数より高い周波数であり、オフ状態の前記半導体素子をオンにする、前記両極間の印加電圧の上昇速度で定義される臨界オフ電圧上昇率を、前記半導体素子の定格電圧の４倍の値で除した値で表される周波数よりは低い周波数であって、前記半導体素子の定格電圧より低い値の交流電圧を前記両極間に印加するステップ、及び前記交流電圧が前記両極間に印加されているときに、前記半導体素子の前記両極間を流れるリーク電流を測定するステップを有する。
【０００７】
本発明の半導体素子の加速試験装置は、両極間の電流経路を開閉する半導体素子の加速試験装置であって、半導体素子の使用時に前記半導体素子の電流経路を形成する両極間に印加する交流電圧の周波数より高い周波数であって、オフ状態の前記半導体素子をオンにする、前記両極間の印加電圧の上昇速度で定義される臨界オフ電圧上昇率を、前記半導体素子の定格電圧の４倍の値で除した値で表される周波数より低い周波数であって、前記半導体素子の定格電圧より低い値の交流電圧を前記両極間に印加する交流電源、及び前記交流電圧が前記両極間に印加されているときに、前記半導体素子の前記両極間を流れるリーク電流を測定する電流測定手段を有する。
【０００８】
本発明の加速試験方法及び加速試験装置によれば、半導体素子の両電極間に実使用周波数の商用周波数よりも高い周波数の電圧を印加し、半導体素子に順方向及び逆方向の電圧ストレスを与える。電力用の半導体素子などの、高い温度で使用されるとともに、印加される電圧がきわめて高い半導体素子では、半導体素子に電圧が印加される回数に応じて劣化が進行する。半導体素子の両極間に定格電圧以下で実使用周波数よりも高い周波数の電圧を印加することにより、所定時間内に半導体素子に与えられるストレスの回数が増加し素子の劣化が加速される。
【０００９】
【発明の実施の形態】
この発明の加速試験方法は、半導体素子の両電極間に商用周波数よりも高い周波数の電圧を印加する。印加電圧は定格電圧以下の所定の電圧とし、定格電圧と臨界オフ電圧上昇率とから算出される最大周波数より低く、試験対象素子が実際に使用される周波数の５０Ｈｚ又は６０Ｈｚより高い周波数の電圧を印加して試験を行い、リーク電流を測定して耐圧の変化を推定する。
以下、本発明の好適な実施例を図１から図８を参照して説明する。
【００１０】
《第１実施例》
以下に本発明の第１の実施例の半導体素子の加速試験装置を図１を参照して説明する。図１は、この発明の半導体素子の加速試験装置のブロック図である。
【００１１】
被試験半導体素子として定格電圧８０００Ｖの光サイリスタ素子１を用いる場合について説明する。三相２００Ｖの商用電源３に接続されたコンバータ４によって三相交流を直流に変換する。コンバータ４の２本の出力端はインバータ５の入力端に接続され、商用電源の周波数より高い所定の周波数の交流電圧に変換する。インバータ５の出力端は変圧器２の入力端子２Ａに接続され、交流電圧は変圧器２により昇圧される。変圧器２で所定の電圧に昇圧された交流電圧は、変圧器の両出力電圧２Ｂにそれぞれ接続された光サイリスタ１のアノードとカソードに印加される。両出力端子２Ｂ間には電圧プローブ８が接続され、出力電圧を測定する。出力端子２Ｂの一方とカソードとの接続線１６には電流を検出するＣＴ７がもうけられている。光サイリスタ１の電極には熱電対などの温度センサが取り付けられている。温度センサ６，ＣＴ７，及び電圧プローブ８の検出値を計測用のオシロスコープなどの記録装置９に入力して記録する。記録装置９は内部に時計を有し、アノード電流（リーク電流）の変化を１万ないし２万時間にわたって記録する。光サイリスタ１には、加熱装置１７に接続されたヒータ１８が取り付けられている。加熱装置１７は、温度センサ６の検出値に基づいて光サイリスタ１を所定の温度に保つ。この温度は例えば１２５℃である。
【００１２】
光サイリスタ１が試験により極端に劣化するのを防ぐために印加する交流電圧の最大値は定格電圧の８０％である６４００Ｖにしている。
【００１３】
光サイリスタ１のオフ状態において、アノードとカソード間の順方向電圧を所定の電圧上昇速度、例えば２０００Ｖ／μｓで上昇させると、光サイリスタ１はオンとなる。この電圧の上昇速度を「臨界オフ電圧上昇率」という。光サイリスタ１の臨界オフ電圧上昇率が２０００Ｖ／μｓであるとき、光サイリスタ１がオンにならない印加交流電圧の最大周波数は（２０００×１０６）／（８０００×４）の演算により求められ、６２５００Ｈｚとなる。本実施例では、定格電圧以下の電圧で、使用周波数よりも高い周波数の電圧を印加することにより試験を加速して行う。加速の倍率は電圧には依存せず、周波数に依存する。最大周波数が６２５００Ｈｚであるので６０Ｈｚの商用周波数と比べて最大１０４１倍の加速が可能となる。５０Ｈｚの場合は１２５０倍の加速が可能となる。本実施例では６２５００Ｈｚより低い周波数である１２００Ｈｚで実験を行って、６０Ｈｚの場合と比較した。６０Ｈｚ、６４００Ｖの交流電圧を１００００時間印加した素子と、１２００Ｈｚ、６４００Ｖの交流電圧を５００時間印加した素子とを比較した結果を図２に示す。図２の横軸は時間を示し、縦軸はリーク電流の測定結果を示す。図２に示すようにリーク電流はほぼ同じであった。
【００１４】
一般に半導体素子を長期間使用したとき耐圧が低下する。耐圧が低下した半導体素子は正常な素子に比べて同じ電圧でより大きなリーク電流が流れる。従ってリーク電流を測定することによって耐圧の変化を推定することができる。図２において、６０Ｈｚ、６４００Ｖの交流電圧を１００００時間印加したものと、１２００Ｈｚ、６４００Ｖの交流電圧を５００時間印加したものとのリーク電流が同じことから、６０Ｈｚでは１００００時間で生じた耐圧の低下が、１２００Ｈｚでは５００時間で生じたことが推定できる。この実験結果から高い周波数の交流電圧を用いることによって耐圧の低下を加速させることができることが確認された。加速による時間短縮は周波数に反比例している。これにより耐圧の変化が周波数を高くすることによって加速できることが確認できた。
【００１５】
《第２実施例》
本発明の第２の実施例の試験装置の構成は実質的に図１に示す第１の実施例のものと同じである。異なる点は、被試験サイリスタのアノードとカソード間に印加する電圧の正負の波高値が互いに異なっていることである。
一般に、インバータ装置などに用いられる大電力用半導体素子に印加される順方向電圧は、逆方向電圧より高い。本実施例はこのような用途の半導体素子に好適である。
【００１６】
図３に、印加する電圧の波形図を示す。図３に示すように、アノード電圧の正の電圧の波高値が負の電圧の波高値よりも高くなされている。このような波形は、図１のインバータ５のパルス幅制御を行うことにより形成することができ印加する電圧の逆方向電圧を順方向電圧より小さくしている。これにより半導体装置の実際に使用される状態に適合するように加速の条件を設定することができる。本実施例でも定格電圧以下で使用周波数よりも高い周波数の電圧を印加することにより試験を加速して行うものである。加速率は電圧には依存せず、周波数に依存するので８０００Ｖの光サイリスタの場合最大１０４１倍（６２５００／６０）まで加速できる。本実施例では、たとえば、印加電圧が同じ場合、６０Ｈｚで１００００時間印加した素子と、１２００Ｈｚで５００時間印加した素子とのリ−ク電流が同じことから、耐圧の変化が周波数を増加させることで加速され、リーク電流を測定することで検出されることが確認できた。
【００１７】
《第３実施例》
次に本発明の第３の実施例の試験装置を図４のブロック図を参照して説明する。被試験半導体素子が定格電圧４５００ＶのＧＴＯサイリスタ（Gate turn off thyrister）の場合について説明する。インバータ５の出力端は単相半波整流回路１０の入力端に接続されている。単相半波整流回路１０の出力端は変圧器２の入力端子２Ａに接続されている。変圧器２の両出力端子２Ｂ間にはＧＴＯサイリスタ１１が接続されている。その他の構成は、図１のものと同じであるので重複する説明は省略する。コンバータ４で商用周波数の３相交流をいったん直流に変換し、インバータ５でこの直流を高周波電圧に変換する。現在のほとんどの高耐圧ＧＴＯサイリスタは逆阻止耐圧が極めて低い逆導電形である。従って高い逆方向電圧を印加するとＧＴＯサイリスタ１１が破損するおそれがある。本実施例では、単相半波整流回路１０で高周波電圧を半波整流して半波の出力電圧を得る。半波の出力電圧を変圧器２で昇圧して順方向の最大電圧が定格電圧の８０％で、逆方向電圧が実質的に零の電圧を生成しＧＴＯサイリスタ１１に印加する。
【００１８】
印加する電圧の最大値は定格電圧の８０％である３６００Ｖである。このＧＴＯサイリスタ１１の臨界オフ電圧上昇率は６００Ｖ／μｓであるので、印加交流電圧の最大周波数は３３３３３Ｈｚとなる（６００×１０６／４５００×４）。従って６０Ｈｚの商用周波数に比べて最大５５６倍の加速試験が可能となる。本実施例では６０Ｈｚと１２００Ｈｚの交流電圧を用いて実験を行った。６０Ｈｚ、３６００Ｖの電圧を１００００時間印加した素子と、１２００Ｈｚ、３６００Ｖの電圧を５００時間印加した素子とのリーク電流が同じであった。測定結果を図５に示す。これにより耐圧の変化が周波数を増加することで加速され、変化した耐圧をリーク電流の測定で知ることができることが確認できた。
【００１９】
《第４実施例》
次に本発明の第４の実施例の試験装置を図６のブロック図を参照して説明する。図６に示す試験装置では定格電圧２０００Ｖのサイリスタ１４を測定対象としている。３相の商用電源３にコンバータ４が接続され、三相交流をいったん直流に変換する。コンバータ４の出力端に、２個のインバータ１２とインバータ１３が並列に接続され、直流電圧を高周波電圧に変換する。インバータ１２とインバータ１３とは変換周波数が互に異なるように構成されているので、変圧器２の入力端子２Ａに振幅変調された高周波電圧を出力することができる。このような電圧条件で使用する用途としては大出力ラジオ放送装置などに用いる半導体素子がある。例えばインバータ１２から出力される高周波電圧を式、Ａｃｏｓ（ωｔ＋θ）で表される波形とし、インバータ１３から出力される高周波電圧を式、Ａｃｏｓｐｔで表される波形とする。両者を合成すると合成された高周波電圧は式、Ａ（１＋ｋｃｏｓｐｔ）ｃｏｓ（ωｔ＋θ）で表される波形となる。図７に示すアノード電圧の波形図は、上記の各式において、Ａ＝１、ｋ＝１、ｐ＝１、ω＝１０、θ＝πとした場合を示す。
【００２０】
図６において、サイリスタ１４のアノードとカソード間に印加する電圧の最大値は定格電圧の８０％である１６００Ｖである。このサイリスタ１４の臨界オフ電圧上昇率は３００Ｖ／μｓであるので、印加交流電圧の最大周波数は３７５００Ｈｚとなる（３００×１０６／２０００×４）。従って６０Ｈｚの商用周波数に比べて最大６２５倍の加速試験が可能となる。
【００２１】
本実施例によれば、大出力ラジオ放送に用いられる、高い振幅変調電圧が印加される大電力用半導体素子に関しても、半導体素子の極端な劣化を招くことなく、最大６２５倍までの加速試験ができる。搬送周波数６０Ｈｚ、１６００Ｖの電圧を１００００時間印加した素子と、搬送周波数１２０００Ｈｚ、１６００Ｖの電圧を５０時間印加した素子とのリーク電流が同じであった。測定結果を図８に示す。これにより耐圧の変化が周波数を増加させることで加速され、リーク電流を測定することで検出されることが確認できた。
【００２２】
以上のように、本実施例の試験装置では、半導体素子の定格電圧と臨界オフ電圧上昇率から算出される最大周波数より低く、かつ試験対象素子が実際に使用される周波数の５０Ｈｚ又は６０Ｈｚより大きな周波数の電圧を印加して試験を行なうことにより半導体素子の劣化を加速して短時間で耐圧の変化を知ることができる。これに基づいて半導体素子の使用状態における寿命や故障率を推定することができる。
【００２３】
この発明の実施の態様は以上の実施例に限定されるものではなく、細部については様々な変形が可能である。例えば半導体素子に流れる電流を測定して記録する手段としては、オシロスコープやＣＴに限るものではなく、回路に抵抗を挿入して抵抗に生じる電圧に基づいて測定してもよい。またコンバータでいったん商用電圧を直流電圧に変換してから、インバータで直流電圧を高周波電圧に変換しているが、サイクロコンバータで直接商用電源の２００Ｖから電圧を高周波電圧に変換してもよい。
さらにこの発明は、サイリスタ、ＧＴＯサイリスタだけではなくダイオード、トランジスタ、ＩＧＢＴ、ＳＩトランジスタ、ＳＩサイリスタ、ＭＯＳＦＥＴなどの各種半導体素子や、複数の半導体素子を含むハイブリッドＩＣあるいは複数の半導体素子が組み合わされたモジュールなどにも適用できる。
【００２４】
【発明の効果】
以上の実施例の説明から明らかなように、本発明によれば、半導体素子の定格として定められた定格電圧と臨界オフ電圧上昇率から算出される最大周波数以下でかつ試験対象素子が実際に使用される周波数の５０Ｈｚ又は６０Ｈｚより大きな周波数の電圧を印加して試験を行う。これにより、使用条件と大幅に異なる劣化を招くことなく半導体素子の劣化要因を加速して、耐圧の変化を短時間で確認できるとともに、半導体素子の使用状態における寿命や故障率を推定することができ、試験に要する期間を低減することができる。
【図面の簡単な説明】
【図１】  この発明の第１の実施例である半導体素子の試験装置のブロック図
【図２】  第１の実施例における６０Ｈｚと１２００Ｈｚでのリーク電流と試験時間との関係を示すグラフ
【図３】  第２の実施例におけるアノード電圧の波形図
【図４】  この発明の第３の実施例である半導体素子の試験装置のブロック図
【図５】  第３の実施例における６０Ｈｚと１２００Ｈｚでのリーク電流と試験時間との関係を示すグラフ
【図６】  この発明の第４の実施例である半導体素子の試験装置のブロック図
【図７】  第４の実施例におけるアノード電圧の波形図
【図８】  第４の実施例における６０Ｈｚと１２０００Ｈｚでのリーク電流と試験時間との関係を示すグラフ
【符号の説明】
１  光サイリスタ
２  変圧器
３  商用電源
４  コンバータ
５  インバータ
６  温度センサ
７  ＣＴ
８  電圧プローブ
９  オシロスコープ
１０  記録装置
１１  ＧＴＯサイリスタ
１２  インバータ
１３  インバータ
１４  サイリスタ
１６  接続線
１７  加熱装置
１８  ヒーター
【図１】
0003813752.tif 000002
【図２】
0003813752.tif 000003
【図３】
0003813752.tif 000004
【図４】
0003813752.tif 000005
【図５】
0003813752.tif 000006
【図６】
0003813752.tif 000007
【図７】
0003813752.tif 000008
【図８】
0003813752.tif 000009