(57)【特許請求の範囲】
【請求項１】
ディスク型記録媒体にデータを記録する記録装置において、
複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つをセクタ内で所定の配列となるように付加して、セクタ分の前記データを生成するデータ生成手段と、
前記データの記録が中断される場合には、いずれかのセクタ内の前記フレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始されるように、前記データの前記ディスク型記録媒体への記録を制御する記録制御手段と
を備え、
前記データ生成手段は、前記データ生成手段により生成された１セクタ分の前記データが途中で中断されることなく記録された第１のセクタにおける前記フレーム同期信号の配列と、前記フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおける前記フレーム同期信号の配列とが同一の配列となるように前記データを生成する
ことを特徴とする記録装置。
【請求項２】
前記第２のセクタの先頭の前記フレーム同期信号は、前記セクタの先頭にのみ存在する特定パターンのフレーム同期信号であり、
前記第２のセクタにおいて記録が中断される位置は、前記特定パターンのフレーム同期信号から所定バイト離れた位置である
ことを特徴とする請求項１に記載の記録装置。
【請求項３】
前記データ生成手段は、前記ディスク型記録媒体に記録が制御される複数の前記セクタでＥＣＣブロック分のデータを生成し、
前記記録制御手段は、前記ＥＣＣブロックが完結したセクタの直後のセクタを前記第２のセクタとするように、記録を制御する
ことを特徴とする請求項１に記載の記録装置。
【請求項４】
前記記録制御手段により前記第２のセクタに記録が制御される前記データは、ポストアンブルデータ、ポストガードデータ、または、Ｓｌｉｃｅ／ＰＬＬデータのうちの少なくとも１つを含む
ことを特徴とする請求項１に記載の記録装置。
【請求項５】
前記データ生成手段は、２つの前記フレームデータで１つの符号系列が完結されるように前記符号系列を付加して、前記第１のセクタおよび前記第２のセクタ分のデータを生成する
ことを特徴とする請求項１に記載の記録装置。
【請求項６】
ディスク型記録媒体にデータを記録する記録装置の記録方法において、
複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つをセクタ内で所定の配列となるように付加して、セクタ分の前記データを生成し、
前記データの記録が中断される場合には、いずれかのセクタ内の前記フレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始されるように、前記データの前記ディスク型記録媒体への記録を制御する
ステップを含み、
前記データが生成されるとき、生成された１セクタ分の前記データが途中で中断されることなく記録された第１のセクタにおける前記フレーム同期信号の配列と、前記フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおける前記フレーム同期信号の配列とが同一の配列となるように前記データが生成される
ことを特徴とする記録方法。
【請求項７】
データが記録される記録媒体であって、
前記データは、
複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つがセクタ内で所定の配列となるように付加されており、
記録が中断される場合には、いずれかのセクタ内の前記フレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始され、
１セクタ分の前記データが途中で中断されることなく記録された第１のセクタにおける前記フレーム同期信号の配列と、前記フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおける前記フレーム同期信号の配列とが同一の配列となる
ことを特徴とする記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録装置および記録方法、並びに記録媒体に関し、特に、書き換え可能なディスクに、より高密度にデータを記録または再生することができるようにした、記録装置および記録方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
データを再生することができるだけでなく、書き換えることが可能な光ディスク（ＲＡＭディスク）のアドレス方法として、データを記録または再生するための案内溝（グルーブトラック）をアドレス情報に対応してウォブリングすることが、例えば、ＣＤＲ（Compact Disk Recordable）などで知られている。このウォブリングによりアドレスを記録する方法は、エンボス加工などにより、プリピットとしてアドレスを予め記録する方法に較べて、冗長性を改善することができるというメリットを有している。また、エンボス加工によるプリピットを必要としないため、ＣＬＶ状に記録されている再生専用のＲＯＭディスクと互換性がとれるという利点も有している。
【０００３】
【発明が解決しようとする課題】
ところで、書き換え可能なディスクにおいては、データが必ずしも連続的に記録されるとは限らないので、クラスタとクラスタの間にリンクエリアを形成し、そのリンクエリアに、データ記録再生のためのクロックを記録したＰＬＬエリア、再生ＲＦ信号を２値化するためのスライスレベルを制御するデータを記録するスライスコントロールエリアなどを形成する必要があるばかりでなく、フレーム同期をとるためのフレーム同期信号を記録する必要がある。
【０００４】
しかしながら、リンクエリアの各フレームには、実質的なデータを記録していないため、その分だけ、ＲＯＭディスクに較べてディスクの容量を大きくすることができない課題があった。
【０００５】
本発明はこのような状況に鑑みてなされたものであり、より高密度にデータを記録することができるようにするものである。
【０００６】
【課題を解決するための手段】
請求項１に記載の記録装置は、複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つをセクタ内で所定の配列となるように付加して、セクタ分のデータを生成するデータ生成手段と、データの記録が中断される場合には、いずれかのセクタ内のフレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始されるように、データのディスク型記録媒体への記録を制御する記録制御手段とを備え、データ生成手段は、データ生成手段により生成された１セクタ分のデータが途中で中断されることなく記録された第１のセクタにおけるフレーム同期信号の配列と、フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおけるフレーム同期信号の配列とが同一の配列となるようにデータを生成することを特徴とする。
【０００７】
請求項６に記載の記録方法は、複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つをセクタ内で所定の配列となるように付加して、セクタ分のデータを生成し、データの記録が中断される場合には、いずれかのセクタ内のフレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始されるように、データのディスク型記録媒体への記録を制御するステップを含み、データが生成されるとき、生成された１セクタ分のデータが途中で中断されることなく記録された第１のセクタにおけるフレーム同期信号の配列と、フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおけるフレーム同期信号の配列とが同一の配列となるようにデータが生成されることを特徴とする。
【０００８】
請求項７に記載の記録媒体は、複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つがセクタ内で所定の配列となるように付加されており、記録が中断される場合には、いずれかのセクタ内のフレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始され、１セクタ分のデータが途中で中断されることなく記録された第１のセクタにおけるフレーム同期信号の配列と、フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおけるフレーム同期信号の配列とが同一の配列となるデータが記録されていることを特徴とする。
【０００９】
請求項１に記載の記録装置および請求項６に記載の記録方法においては、複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つがセクタ内で所定の配列となるように付加されて、セクタ分のデータが生成され、データの記録が中断される場合には、いずれかのセクタ内のフレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始されるように、データの記録が制御され、生成されるデータにおいては、１セクタ分のデータが途中で中断されることなく記録された第１のセクタにおけるフレーム同期信号の配列と、フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおけるフレーム同期信号の配列とが同一の配列となる。
【００１０】
請求項７に記載の記録媒体においては、複数のフレームデータのそれぞれに、複数種類のパターンが存在するフレーム同期信号のうちのいずれか１つがセクタ内で所定の配列となるように付加され、記録が中断される場合には、いずれかのセクタ内のフレームデータ区間の位置で記録が中断されるとともに、次の記録を開始する場合には、中断した位置の近辺から記録が開始され、１セクタ分のデータが途中で中断されることなく記録された第１のセクタにおけるフレーム同期信号の配列と、フレームデータ区間の位置で記録が中断されて、中断された位置の近辺から記録が開始された第２のセクタにおけるフレーム同期信号の配列とが同一の配列となるデータが記録される。
【００１１】
【発明の実施の形態】
図１は、本発明のディスクを応用した光ディスクの構成例を示している。同図に示したように、ディスク（光ディスク）１には、プリグルーブ２がスパイラル状に内周から外周に向かって予め形成されている。もちろん、このプリグルーブ２は、同心円状に形成することも可能である。
【００１２】
また、このプリグルーブ２は、図１においてその一部を拡大して示したように、その左右の側壁が、アドレス情報に対応してウォブリングされ、周波数変調波に対応して蛇行している。１つのトラックは、複数のウォブリングアドレスフレームを有している。
【００１３】
図２は、ウォブリングアドレスフレームの構成（フォーマット）を示している。同図に示したように、ウォブリングアドレスフレームは４８ビットで構成され、最初の４ビットは、ウォブリングアドレスフレームのスタートを示す同期信号（Sync）とされる。次の４ビットは、複数の記録層のうちいずれの層であるかを表すレイヤー（Layer）とされている。次の２０ビットはトラックアドレス（トラック番号）とされる。さらに次の４ビットは、アドレスフレームのフレーム番号を表すようになされている。その後の１４ビットは、誤り検出符号（CRC）とされ、同期信号（Sync）を除いたデータの対するエラー検出符号が記録される。最後の２ビット（Reserved）は、将来のために予備として確保されている。
【００１４】
１トラック（１回転）につき、例えば８個のウォブリングアドレスフレームが、ディスクの回転角速度が一定のＣＡＶディスク状に記録される。従って、図２のフレーム番号としては、例えば０乃至７の値が記録される。
【００１５】
図３は、図２に示すフォーマットのアドレスフレームに対応して、プリグルーブ２をウォブリングさせるためのウォブリング信号を発生するウォブリング信号発生回路の構成例を表している。発生回路１１は、１１５．２ｋＨｚの周波数の信号を発生する。発生回路１１が発生する信号は、割算器１２に供給され、値７．５で割算された後、周波数１５．３６ｋＨｚのバイフェーズクロック信号としてバイフェーズ変調回路１３に供給されている。バイフェーズ変調回路１３にはまた、図２に示すフレームフォーマットのＡＤＩＰ（Ａｄｄｒｅｓｓ  Ｉｎ  Ｐｒｅ−ｇｒｏｏｖｅ）データが供給されている。
【００１６】
バイフェーズ変調回路１３は、割算器１２より供給されるバイフェーズクロックを、図示せぬ回路から供給されるＡＤＩＰデータ（アドレスデータ）でバイフェーズ変調し、バイフェーズ信号をＦＭ変調回路１５に出力している。ＦＭ変調回路１５にはまた、発生回路１１が発生した１１５．２ｋＨｚの信号を、割算器１４により値２で割算して得られた周波数５７．６ｋＨｚのキャリアが入力されている。ＦＭ変調回路１５は、この割算器１４より入力されるキャリアを、バイフェーズ変調回路１３より入力されるバイフェーズ信号で周波数変調し、その結果得られる周波数変調信号を出力する。ディスク１のプリグルーブ２の左右側壁は、この周波数変調信号に対応して形成（ウォブリング）される。
【００１７】
図４と図５は、バイフェーズ変調回路１３が出力するバイフェーズ信号の例を表している。この実施の形態においては、先行するビットが０であるとき、図４に示すように、同期パターン（ＳＹＮＣ）として、“１１１０１０００”が用いられ、先行するビットが１であるとき、同期パターンとして、図５に示すように、図４に示す場合と逆相の“０００１０１１１”が用いられる。ＳＹＮＣは変調では現れない規則外のユニークパターンとされる。
【００１８】
アドレスデータ（ＡＤＩＰデータ）のデータビット（Data Bits）のうち、“０”は、バイフェーズ変調され、“１１”（前のチャンネルビットが０のとき）または“００”（前のチャンネルビットが１のとき）のチャンネルビット（Channel Bits）に変換される。また、“１”は、“１０”（前のチャンネルビットが０のとき）または“０１”（前のチャンネルビットが１のとき）のチャンネルビットに変換される。２つのパターンのいずれに変換されるかは、前の符号に依存する。すなわち、図４と図５の「Ｗａｖｅ  Ｆｏｒｍ」（波形）は、チャンネルビットの１，０のパターンを、１を高レベル、０を低レベルの信号として表したものであるが、この波形が連続するように、２つのパターンのいずれかが選択される。
【００１９】
ＦＭ変調回路１５は、図４または図５に示したようなバイフェーズ信号に対応して、割算器１４より供給されるキャリアを図６に示すように周波数変調する。
【００２０】
すなわち、チャンネルビットデータ（バイフェーズ信号）が０であるとき、ＦＭ変調回路１５は、１データビットの半分の長さに対応する期間に、３．５波のキャリアを出力する。この３．５波のキャリアは、正の半波または負の半波から始まるものとされる。
【００２１】
これに対して、チャンネルビットデータ（バイフェーズ信号）が１であるとき、１データビットの半分の長さに対応する期間に、４波のキャリアが出力される。この４波のキャリアも正の半波から始まるキャリアまたは負の半波から始まるキャリアとされる。
【００２２】
従って、ＦＭ変調回路１５は、データ０に対応してチャンネルデータビット００が入力されると、データビットの長さに対応する期間に、７波（＝３．５＋３．５）の周波数変調波を出力し、チャンネルデータビット１１が入力されると、８波（＝４＋４）の周波数変調波を出力する。また、データ１に対応してチャンネルデータビット１０または０１が入力されると、７．５波（＝４＋３．５＝３．５＋４）の周波数変調波が出力される。
【００２３】
ＦＭ変調回路１５に入力される５７．６ｋＨｚのキャリアは、７．５波に対応しており、ＦＭ変調回路１５は、データに対応して、この７．５波のキャリア、またはこれを±６．６７％（＝０．５／７．５）だけずらした７波または８波の周波数変調波を生成する。
【００２４】
上述したように、チャンネルデータ０とチャンネルデータ１に対応する、それぞれ正の半波から始まるキャリアと負の半波から始まるキャリアは、前の信号と連続する方が選択される。
【００２５】
図７は、このようにして、ＦＭ変調回路１５より出力される周波数変調波の例を表している。この例においては、最初のデータビットが０とされており、そのチャンネルデータビットは００とされている。最初のチャンネルデータビット０に対して、始点から正の半波で始まる３．５波のキャリアが選択されている。その結果、そのキャリアの終点は、正の半波で終了する。そこで次のチャンネルデータビット０に対して、負の半波から始まる３．５波が選択され、データビット０に対して、合計７波の周波数変調波とされる。
【００２６】
このデータビット０の次には、データビット１（チャンネルビット１０）が続いている。前のデータビット０に対応するチャンネルデータビット０の３．５波は、負の半波で終了しているため、データビット１に対応する最初のチャンネルデータビット１の４波のキャリアとしては、正の半波から始まるものが選択される。このチャンネルデータビット１の４波は負の半波で終了するので、次のチャンネルデータビット０の４波は、正の半波から始まるものが選択される。
【００２７】
以下同様にして、データビット１（チャンネルデータビット１０），データビット０（チャンネルデータビット１１），データビット０（チャンネルデータビット００）に対応して、７．５波、８波、７波のキャリアが、データビットの境界部（始点と終点）において連続するように形成出力される。
【００２８】
図７に示すように、この実施の形態においては、チャンネルビットの長さは、７波、７．５波、または８波のキャリアのいずれの場合においても、キャリアの波長の１／２の整数倍の長さとされている。すなわち、チャンネルビットの長さは、７波のキャリア（周波数変調波）の波長の１／２の７倍の長さとされ、かつ、８波のキャリア（周波数変調波）の１／２の８倍の長さとされている。そして、チャンネルビットの長さは、７．５波のキャリアの波長の１／２の７倍（チャンネルビットが０のとき）、または８倍（チャンネルビットが１のとき）とされる。
【００２９】
さらに、この実施の形態においては、バイフェーズ変調されたチャンネルビットの境界部（終点または始点）が、周波数変調波のゼロクロス点となるようになされている。これにより、アドレスデータ（チャンネルビットデータ）と周波数変調波の位相が一致し、そのビットの境界部の識別が容易となり、アドレスデータビットの誤検出を防止することができ、その結果、アドレス情報の正確な再生が容易となる。
【００３０】
また、この実施の形態においては、データビットの境界部（始点と終点）と、周波数変調波のエッジ（ゼロクロス点）が対応するようになされている。これにより、周波数変調波のエッジを基準としてクロックを生成することもできる。ただし、この実施の形態においては、図９を参照して後述するように、クロック同期マークを基準にしてクロックが生成される。
【００３１】
図８は、プリグルーブを有するディスク１を製造するための記録装置（ディスク形成装置）の構成例を表している。ウォブリング信号発生回路２１は、上述した図３に示す構成を有しており、ＦＭ変調回路１５が出力する周波数変調信号を合成回路２２に供給している。マーク信号発生回路２３は、所定のタイミングにおいてクロック同期マーク信号を発生し、合成回路２２に出力している。合成回路２２は、ウォブリング信号発生回路２１が出力する周波数変調信号と、マーク信号発生回路２３が出力するクロック同期マーク信号とを合成し、記録回路２４に出力している。
【００３２】
合成回路２２は、クロック同期マーク信号が供給されたとき、そのクロック同期マーク（Fine Clock Mark）を、図９に示すように、ウォブリング信号発生回路２１より供給されるキャリアに合成する。記録再生データの変調を、ＤＶＤ等のＥＦＭ（Eight To Fourteen Modulation：（８−１４）変調）＋とした場合、クロック同期マークの長さは、６乃至１４Ｔ（Ｔはビットセルの長さ）の長さとされる。
【００３３】
すなわち、図９（ａ）乃至（ｄ）に示すように、チャンネルビットデータが００（データ０），１１（データ０），１０（データ１）または０１（データ１）であるとき、それぞれのデータの中心（チャンネルビットの切り替え点）のキャリアのゼロクロス点において、アドレス情報の変調周波数（５７．６ｋＨｚ）より高い周波数のクロック同期マークを合成させる。このクロック同期マークは、各データビット毎、あるいは所定の数のデータビット毎に記録される。
【００３４】
このように、アドレスデータビットの中心（チャンネルデータビットの切り替え点）に対応するウォブリング周波数変調波のゼロクロス点にクロック同期マークを挿入することで、クロック同期マークの振幅変動が少なくなり、その検出が容易となる。
【００３５】
すなわち、ＦＭ変調回路１５において、チャンネルデータビットが０のとき、例えば中心周波数から−５％だけ周波数をずらすように周波数変調し、チャンネルデータビットが１のとき、＋５％だけ中心周波数からずれるように、周波数変調を行うようにした場合、データビットまたはチャンネルデータビットの境界部と周波数変調波のゼロクロス点が一致せず、チャンネルデータビット（またはデータビット）を誤検出し易い。また、クロック同期マークの挿入位置は、必ずしもゼロクロス点とはならず、周波数変調波の所定の振幅値を有する点に重畳される。その結果、クロック同期マークのレベルが、その振幅値の分だけ、増加または減少し、その検出が困難になる。本実施の形態によれば、常に、周波数変調波のゼロクロスの位置にクロック同期マークが配置されるので、その検出（周波数変調波との識別）が容易となる。
【００３６】
記録回路２４は、合成回路２２より供給された信号に対応して光ヘッド２５を制御し、原盤２６にプリグルーブ（クロック同期マークを含む）を形成するためのレーザ光を発生させる。スピンドルモータ２７は、原盤２６を一定の角速度（ＣＡＶ）で回転させるようになされている。
【００３７】
すなわち、ウォブリング信号発生回路２１が発生した周波数変調信号が、合成回路２２においてマーク信号発生回路２３より出力されたクロック同期マーク信号と合成され、記録回路２４に入力される。記録回路２４は、合成回路２２より入力された信号に対応して光ヘッド２５を制御し、レーザ光を発生させる。光ヘッド２５より発生したレーザ光が、スピンドルモータ２７で一定の角速度で回転されている原盤２６に照射される。
【００３８】
原盤２６を現像し、この原盤２６からスタンパを作成し、スタンパから多数のレプリカとしてのディスク１を形成する。これにより、上述したクロック同期マークを有するプリグルーブ２が形成された、例えば相変化型のディスク１が得られることになる。
【００３９】
図１０は、このようにして得られたディスク１に対して、データを記録または再生する光ディスク記録再生装置の構成例を表している。スピンドルモータ３１は、ディスク１を所定の角速度で回転するようになされている。光ヘッド３２は、ディスク１に対してレーザ光を照射し、ディスク１に対してデータを記録するとともに、その反射光からデータを再生するようになされている。記録再生回路３３は、図示せぬ装置から入力される記録データをメモリ３４に一旦記憶させ、メモリ３４に記録単位としての１クラスタ分のデータ（または１セクタ分のデータでもよい）が記憶されたとき、この１クラスタ分のデータを読み出し、所定の方式で変調するなどして、光ヘッド３２に出力するようになされている。また、記録再生回路３３は、光ヘッド３２より入力されたデータを適宜復調し、図示せぬ装置に出力するようになされている。
【００４０】
なお、記録再生回路３３（第１乃至第３の規定手段）は、後述するように、記録データに前方リンクエリアおよび後方リンクエリアを付加するとともに、これらのリンクエリアに同期信号と記録データを付加し、出力するようになされてる。
【００４１】
アドレス発生読取回路３５は、制御回路３８からの制御に対応してトラック（プリグルーブ２）内に記録するデータアドレス（セクタアドレス）（図１７を参照して後述する）を発生し、記録再生回路３３に出力している。記録再生回路３３は、このアドレスを図示せぬ装置から供給される記録データに付加して、光ヘッド３２に出力している。また、記録再生回路３３は、光ヘッド３２がディスク１のトラックから再生する再生データ中にアドレスデータが含まれるとき、これを分離し、アドレス発生読取回路３５に出力している。アドレス発生読取回路３５は、読み取ったアドレスを制御回路３８に出力する。
【００４２】
また、マーク検出回路３６は、光ヘッド３２が再生出力するＲＦ信号からクロック同期マークに対応する成分を検出している。フレームアドレス検出回路３７は、光ヘッド３２が出力するＲＦ信号からウォブリング信号に含まれるアドレス情報（図２のトラック番号やフレーム番号）を読み取り、クラスタカウンタ４６と制御回路３８に供給するようになされている。
【００４３】
マーク周期検出回路４０は、マーク検出回路３６がクロック同期マークを検出したとき出力する検出パルスの周期性を判定する。すなわち、クロック同期マークは一定の周期で発生するため、マーク検出回路３６より入力される検出パルスが、この一定の周期で発生した検出パルスであるか否かを判定し、一定の周期で発生した検出パルスであれば、その検出パルスに同期したパルスを発生し、後段のＰＬＬ回路４１の位相比較器４２に出力する。また、マーク周期検出回路４０は、一定の周期で検出パルスが入力されてこない場合においては、後段のＰＬＬ回路４１が誤った位相にロックしないように、所定のタイミングで疑似パルスを発生する。
【００４４】
ＰＬＬ回路４１は、位相比較器４２の他、ローパスフィルタ（ＬＰＦ）４３、電圧制御発振器（ＶＣＯ）４４、および分周器４５を有している。位相比較器４２は、マーク周期検出回路４０からの入力と、分周器４５からの入力との位相を比較し、その位相誤差を出力する。ローパスフィルタ４３は、位相比較器４２の出力する位相誤差信号を平滑し、ＶＣＯ４４に出力する。ＶＣＯ４４は、ローパスフィルタ４３の出力に対応する位相のクロックを発生し、分周器４５に出力する。分周器４５は、ＶＣＯ４４より入力されるクロックを所定の値（制御回路３８で指定する値）で分周し、分周した結果を位相比較器４２に出力している。
【００４５】
ＶＣＯ４４の出力するクロックは、各回路に供給されるとともに、クラスタカウンタ４６にも供給される。クラスタカウンタ４６は、フレームアドレス検出回路３７より供給されるフレームアドレスを基準として、ＶＣＯ４４の出力するクロックの数を計数し、その計数値が予め設定された所定の値（１クラスタの長さに対応する値）に達したとき、クラスタスタートパルスを発生し、制御回路３８に出力している。
【００４６】
スレッドモータ３９は、制御回路３８に制御され、光ヘッド３２をディスク１の所定のトラック位置に移送するようになされている。また、制御回路３８は、スピンドルモータ３１を制御し、ディスク１を所定の角速度（ＣＡＶ）で回転させるようになされている。
【００４７】
ＲＯＭ４７には、アドレスフレーム中のトラック番号（図２）と、ディスク１のデータ記録領域を区分したゾーンとの対応関係を規定するテーブルと、必要に応じて、ゾーンとそのゾーンが対応するバンドの関係を規定するテーブルが記憶されている。
【００４８】
すなわち、制御回路３８は、ディスク１を図１１に示すように、複数のゾーン（この実施の形態の場合、第０ゾーン乃至第ｍ＋１ゾーンのｍ＋２個のゾーン）に区分してデータを記録または再生する。いま、第０ゾーンの１トラック当たりのデータフレーム（このデータフレームは、図２を参照して説明したアドレスフレームとは異なり、データのブロックの単位である）の数をｎ個とするとき、次の第１ゾーンにおいては、１トラック当たりのデータフレーム数はｎ＋８とされる。以下、同様に、より外周側のゾーンは、隣接する内周側のゾーンに較べて８個ずつデータフレーム数が増加し、最外周の第ｍ＋１ゾーンにおいては、ｎ＋８×（ｍ＋１）個のデータフレーム数となる。
【００４９】
第０ゾーンの最内周線密度と同じ線密度で、ｎ＋８フレームの容量が得られる半径位置から第１ゾーンに切り替えられる。以下同様に、第ｍゾーンでは、第０ゾーンの最内周線密度と同じ線密度で、ｎ＋８×ｍフレームの容量が得られる半径位置から第ｍゾーンとされる。
【００５０】
例えば、直径が１２０mmのディスク１の半径が、２４mm乃至５８mmの範囲を記録再生エリアとし、トラックピッチを０．８３μｍ、線密度を０．３２μｍ／ｂｉｔとすると、記録再生エリアは、図１２乃至図１５に示すように、９２個のゾーンに区分される。ディスク半径が２４mmの第０ゾーンにおいては、１トラック（１回転）当たり６３２フレームとなり、ゾーンが１ずつインクリメントするにつれて、１トラック当たり８フレームが増加される。
【００５１】
後述するように、この実施の形態の場合、１セクタは２６フレーム（データフレーム）により構成されるので、ゾーン毎にインクリメントされるフレームの数（＝８）は、この１セクタを構成するフレームの数（＝２６）より小さい値に設定されていることになる。これにより、より細かい単位で多くのゾーンを形成することが可能となり、ディスク１の容量を大きくすることができる。この方式をゾーンＣＬＤ（Constant Linear Dencity）と称する。
【００５２】
なお、図１２乃至図１５において、各列のデータは、図中左側から、ゾーン番号、ゾーンの最内周の半径、トラック当たりのフレーム数、１ゾーン当たりのトラック数、１ゾーン当たりの記録再生単位（ブロック）数（クラスタ数）、そのゾーン内における最短の線密度、そのゾーンの容量、そのゾーンの回転速度、そのゾーンの最小線速度、またはそのゾーンの最大線速度を、それぞれ表している。なお回転速度は、データ転送レートを１１．０８Ｍｂｐｓとしたときの毎分の回転数を表す。
【００５３】
この実施の形態においては、各ゾーンにおけるトラック数は、４４２で一定とされ、このトラック数は、１つの記録再生単位のフレーム数（ＥＣＣブロックのフレーム数）（図２０を参照して後述する）と同一の値とされる。
【００５４】
なお、この実施の形態においては、各ゾーンのトラック数を、記録再生単位を構成するデータフレーム数（４４２フレーム）の１倍としたが、整数倍とすることができる。これにより、余剰なデータフレームが発生することがなくなり、各ゾーンに整数個の記録再生単位（ブロック）が配置されることになり、ゾーニング効率を向上させることができる。その結果、ゾーンＣＡＶより大きく、ゾーンＣＬＶよりは小さいが、ゾーンＣＬＶに近い容量を得ることができる。
【００５５】
また、このように、ＣＬＶに近いゾーニングを行うことにより、ゾーンと次のゾーンにおけるクロック周波数の変化が小さくなり、ＣＬＶ専用の再生装置により再生した場合においても、クロック周波数が変化するゾーン間においてもクロックの抽出が可能となり、ゾーン間を連続して再生することができる。
【００５６】
次に、図１０の実施の形態の動作について説明する。ここでは、データ記録時の動作について説明する。光ヘッド３２は光ディスク１にレーザ光を照射し、その反射光から得られるＲＦ信号を出力する。フレームアドレス検出回路３７は、このＲＦ信号からウォブリング情報（アドレス情報）を読み取り、その読み取り結果を制御回路３８に出力するとともに、クラスタカウンタ４６にも供給する。また、このウォブリング情報は、マーク検出回路３６にも入力され、そこで、クロック同期マークが検出され、その検出信号がマーク周期検出回路４０に供給される。
【００５７】
マーク周期検出回路４０は、クロック同期マークの周期性を判定し、それに対応した所定のパルスを発生し、ＰＬＬ回路４１に出力する。ＰＬＬ回路４１はこのパルスに同期したクロック（記録クロック）を生成し、クラスタカウンタ４６に供給する。
【００５８】
制御回路３８は、フレームアドレス検出回路３７より供給されるフレームアドレス（フレーム番号）から、１トラック（１回転）における基準のクロック同期マークの位置を検出することができる。例えばフレーム番号０のフレーム（アドレスフレーム）の最初に検出されるクロック同期マークを基準として、記録クロックのカウント値より、トラック上の任意の位置（１回転中の任意の位置）にアクセスすることが可能となる。
【００５９】
以上のようにして、トラック上の任意の位置にアクセスした場合、さらにそのアクセス点が、どのゾーンに属するかを判定し、そのゾーンに対応する周波数のクロックをＶＣＯ４４に発生させる必要がある。そこで、制御回路３８は、図１６のフローチャートに示すようなクロック切り替え処理をさらに実行する。
【００６０】
すなわち、最初にステップＳ１において、制御回路３８は、フレームアドレス検出回路３７が出力したアクセス点のフレームアドレスの中からトラック番号を読み取る。そして、ステップＳ２において、ステップＳ１で読み取ったトラック番号に対応するゾーンを、ＲＯＭ４７に記憶されているテーブルから読み取る。上述したように、ＲＯＭ４７のテーブルには、各番号のトラックが、例えば第０ゾーン乃至第９２ゾーンのいずれのゾーンに属するかが、予め記憶されている。
【００６１】
そこで、ステップＳ３において、いま読み取ったトラック番号が、それまでアクセスしていたゾーンと異なる新しいゾーンであるか否かを判定する。新しいゾーンであると判定された場合においては、ステップＳ４に進み、制御回路３８は、分周器４５を制御し、その新しいゾーンに対応する分周比を設定させる。これにより、各ゾーン毎に異なる周波数の記録クロックがＶＣＯ４４より出力されることになる。
【００６２】
なお、ステップＳ３において、現在のゾーンが新しいゾーンではないと判定された場合においては、ステップＳ４の処理はスキップされる。すなわち、分周器４５の分周比は変更されず、そのままとされる。
【００６３】
次に、記録データのフォーマットについて説明する。この実施の形態においては、上述したように、１クラスタ（３２ｋバイト）を単位として、データが記録されるが、このクラスタは次のようにして構成される。
【００６４】
すなわち、２ｋバイト（２０４８バイト）のデータが、１セクタ分のデータとして抽出され、これに図１７に示すように、１６バイトのオーバーヘッドが付加される。このオーバーヘッドには、セクタアドレス（図１０のアドレス発生読取回路３５で発生され、あるいは読み取られるアドレス）と、エラー検出のためのエラー検出符号などが含まれている。
【００６５】
この、合計２０６４（＝２０４８＋１６）バイトのデータが、図１８に示すように、１２×１７２（＝２０６４）バイトのデータとされる。そして、この１セクタ分のデータが１６個集められ、１９２（＝１２×１６）×１７２バイトのデータとされる。この１９２×１７２バイトのデータに対して、１０バイトの内符号（ＰＩ）と１６バイトの外符号（ＰＯ）が、横方向および縦方向の各バイトに対して、エラー訂正のためのパリティとして付加される。
【００６６】
さらに、このようにして２０８（＝１９２＋１６）×１８２（＝１７２＋１０）バイトにブロック化されたデータのうち、１６×１８２バイトの外符号（ＰＯ）は、１６個の１×１８２バイトのデータに区分され、図１９に示すように、１２×１８２バイトの番号０乃至番号１５の１６個のセクタデータの下に１個ずつ付加されて、インタリーブされる。そして、１３（＝１２＋１）×１８２バイトのデータが１セクタのデータとされる。
【００６７】
さらに、図１９に示す２０８×１８２バイトのデータは、図２０に示すように、縦方向に２分割され、１フレームが９１バイトのデータとされ、２０８×２フレームのデータとされる。そして、この２０８×２フレームのデータの先頭に、１３×２フレームのリンクデータ（リンクエリアのデータ）が付加される（より正確には、図２５を参照して後述するように、２６フレーム分のデータの一部がクラスタの先頭に記録され、残りはクラスタの最後に記録される）。
【００６８】
９１バイトのフレームデータの先頭には、さらに２バイトのフレーム同期信号（ＦＳ）が付加される。その結果、図２０に示すように、１フレームのデータは合計９３（＝９１＋２）バイトのデータとなり、合計２２１（＝２０８＋１３）×（９３×２）バイト（４４２フレーム）のブロックのデータとなる。この１ＥＣＣブロックのデータが、１クラスタ（記録の単位としてのブロック）分のデータとなる。そのオーバヘッド部分を除いた実データ部の大きさは３２ｋバイト（＝２０４８×１６／１０２４ｋバイト）となる。
【００６９】
すなわち、この実施の形態の場合、１クラスタが１６セクタにより構成され、１セクタが２６フレームにより構成される。
【００７０】
図２１はＲＯＭディスク（再生専用ディスク）の、図２２はＲＡＭディスク（書き換え可能型ディスク）の、それぞれ、クラスタと次のクラスタの結合部におけるフレームと、フレーム同期信号の構成を示している。ＲＯＭディスクでは、クラスタと次のクラスタが直接結合されている（リンクフレームを介さずに結合されている）。１セクタは、１３行のデータ、すなわち、２６フレームから構成されており、また、各フレームの先頭には、フレーム同期信号ＳＹ０乃至ＳＹ７が付加されている。
【００７１】
また、ＲＡＭディスクにおいては、クラスタと次のクラスタの間にリンクエリアが配置されている。クラスタ中の、最後の１３行のデータ、すなわち、２６フレーム（１セクタ）のデータに続いて、２６フレーム（１セクタ）のリンクエリアが付加されており、続いて、次のクラスタの先頭の２６フレーム（１セクタ）のデータが付加されている。なお、ＲＡＭディスクのクラスタ中のフレーム同期信号と、ＲＯＭディスクのクラスタ中のフレーム同期信号の構成は同一とされている。更に、ＲＡＭディスクのリンクエリアのフレーム同期信号は、クラスタ中のフレーム同期信号と同一の構成とされている。すなわち、クラスタでもリンクエリアでも、また、ＲＯＭディスクでもＲＡＭディスクでも、フレーム同期信号は同一のパターンとされている。このような構成にすることにより、ＲＡＭディスクをＲＯＭディスク専用の再生装置により容易に再生することが可能となる。
【００７２】
すなわち、ＲＯＭディスク専用の再生装置では、データブロックの第１０行目乃至第１３行目に格納されている８つのフレーム同期信号ＳＹ１，ＳＹ７，ＳＹ２，ＳＹ７，ＳＹ３，ＳＹ７，ＳＹ４，ＳＹ７が検出されると、その次のデータがデータブロックの先頭部であることを認知するようになされているので、これら８つのフレーム同期信号をリンクエリアに格納することにより、リンクエリアの次に続くデータエリアの先頭部を再生装置に認知させることができる。
【００７３】
ＲＯＭディスクとＲＡＭディスクのクラスタにおいては、図中、空白部分で示す領域にデータが記録される。ＲＡＭディスクのリンクエリアにおいては、その前側の７行（１４フレーム）の空白部に、ポストアンブルデータ、ポストガードデータ、Ｓｌｉｃｅ／ＰＬＬデータなどが記録され、後の６行（１２フレーム）はリンクデータエリアとされ、その空白部には、クラスタにおける場合と同様に、データが記録される。
【００７４】
図２３は、リンクフレーム内のリンクデータエリア内の２フレームの記録再生単位の構成例を表している。同図に示すように、この記録再生単位は、１７２バイトのデータに１０バイトの内符号（ＰＩ）を付加した、２フレームにより構成されている。すなわち、この単位は、図１９に示したＥＣＣブロックの１行分と同一の構成とされている。ＰＩ系列だけでは、ＥＣＣブロックにおける場合と比較して、エラー訂正能力が劣るので、この実施の形態の場合、図２２に示す６行のリンクデータエリアに、図２３に示す構成の同一のデータが６回繰り返し記録される。
【００７５】
図２４は、図２１と図２２に示すフレーム同期信号ＳＹ０乃至ＳＹ７の一例を示している。なお、フレーム同期信号は、２バイトのデータとされているが、この実施の形態では、チャンネルビットデータに変換後のデータを示しているので、各フレーム同期信号のデータ長は３２ビット（４バイト）となっている。例えば、ＳＹ０には、ステート１乃至ステート４の４種類が存在しており、９１バイトのフレームデータ（図２０参照）に付加された場合に、ＤＳＶ（Digital Sum Value）が最小になるステートのデータが選択され、フレーム同期信号として付加される。
【００７６】
図２５は、クラスタとクラスタの間のリンクエリアのより詳細なフォーマットを表している。
【００７７】
図２５に示すように、リンクエリア（Link Frame）は、２６フレーム（１セクタ）からなり、３２ｋバイトのデータブロック（クラスタ）と次の３２ｋバイトのデータブロック（クラスタ）の間に挿入されている。３２ｋバイトデータブロックの前方のリンクエリアには、Ｓｌｉｃｅ／ＰＬＬデータとリンクデータが記録され、３２ｋバイトデータブロックの後方のリンクエリアには、ポストアンブル（ＰＡ）とポストガードが記録されている。
【００７８】
Ｓｌｉｃｅは、再生データを２値化するための時定数を設定するためのデータであり、ＰＬＬは、クロックを再生するためのデータである。リンクデータは、クラスタにおいて記録されるデータと実質的に同一のデータである。フレーム同期信号ＳＹ１乃至ＳＹ７は、図２４を参照して上述したように、ステート１乃至ステート４の中の何れかが選択されて付加される。
【００７９】
ポストアンブルには、最後のデータのマーク長を調節し、信号極性を戻すためのデータが記録される。ポストガードは、ディスクの偏心やディスクの記録感度等に応じて生ずる記録ジッタを吸収するエリアである。また、ポストガードは、後述するようにデータの記録開始位置を変更した場合においても、次に記録されるリンクエリアとの間でデータが相互に干渉することを防止する。なお、ポストガードは、ジッタが全くない場合で、かつ、後述するＤＰＳ（Data Position Shift）が０バイトである場合、８バイトだけ次のデータとオーバーラップされて記録されることになる。
【００８０】
各クラスタの記録は、スタートポイント（Start Point）から開始され、スタートポイントを８バイト超過（オーバーラップ）したところで終了される。また、記録の際には、記録再生回路３３は、０乃至６４バイトの何れかの値をＤＰＳとしてランダムに選択し、選択したＤＰＳの値に応じて、リンクエリアのデータと３２ｋバイトのブロックデータの記録位置を変更する。
【００８１】
図２５に拡大して示すように、例えば、ＤＰＳとして、０バイトが選択された場合、前方リンクエリアの最初のフレーム同期信号ＳＹ１の前には、１４バイトのＳｌｉｃｅ／ＰＬＬデータが付加され、また、後方リンクエリアの最後のフレーム同期信号ＳＹ５の後には、８５バイトのポストガードデータが付加される。
【００８２】
また、ＤＰＳとして３２バイトが選択された場合、前方リンクエリアの最初のフレーム同期信号ＳＹ１の前には、４６バイトのＳｌｉｃｅ／ＰＬＬデータが付加され、後方リンクエリアの最後のフレーム同期信号ＳＹ５の後には、５３バイトのポストガードデータが付加される。
【００８３】
更に、ＤＰＳとして６４バイトが選択された場合、前方リンクエリアの最初のフレーム同期信号ＳＹ１の前には、７８バイトのＳｌｉｃｅ／ＰＬＬデータが付加され、後方リンクエリアの最後のフレーム同期信号ＳＹ５の後には、２１バイトのポストガードデータが付加される。
【００８４】
このように、記録再生回路３３が選択するＤＰＳの値に応じて、リンクエリアとクラスタにおけるデータの記録される位置が変化することになる。従って、相変化ディスクなどに情報を記録する際には、ディスクの同じ部分に同一のデータ（例えばフレーム同期信号等）が繰り返し記録されることを防止することができる。また、その際、スタートポイントは固定とされているので、記録タイミングの発生は従来と同様に実施することができる。
【００８５】
なお、上記実施の形態における各領域の長さ（バイト数）は、１例であり、適宜、所定の値を設定することが可能である。
【００８６】
また、本発明は、相変化型のディスクに適用した場合には、特に良好な効果を得ることができる。
【００８７】
【発明の効果】
以上の如く、請求項１に記載の記録装置および請求項６に記載の記録方法によれば、データを記録することができ、特に、再生専用のディスクと互換性を保持しつつ、書き換え可能なディスクの容量を増加させることができる。
【００８８】
請求項７に記載の記録媒体によれば、データを記録することができ、特に、より高密度にデータを記録することが可能となる。
【図面の簡単な説明】
【図１】本発明のディスクがウォブリングされた状態を説明する図である。
【図２】ウォブリングアドレスフレームの構成例を示す図である。
【図３】ウォブリング信号発生回路の構成例を示す図である。
【図４】図３のバイフェーズ変調回路１３が出力するバイフェーズ信号の例を示す図である。
【図５】図３のバイフェーズ変調回路１３が出力するバイフェーズ信号の他の例を示す図である。
【図６】図３のＦＭ変調回路１５が行う周波数変調を説明する図である。
【図７】図３のＦＭ変調回路１５の出力する周波数変調波を示す図である。
【図８】プリグルーブを有するディスク１を製造するための記録装置の構成例を示す図である。
【図９】図８の合成回路２２の動作を説明する図である。
【図１０】本発明の記録再生装置を応用した光ディスク記録再生装置の構成例を示すブロック図である。
【図１１】ディスクにおけるゾーンを説明する図である。
【図１２】各ゾーンのパラメータを説明する図である。
【図１３】各ゾーンのパラメータを説明する図である。
【図１４】各ゾーンのパラメータを説明する図である。
【図１５】各ゾーンのパラメータを説明する図である。
【図１６】図１０の実施の形態におけるクロック切り替え処理を説明するフローチャートである。
【図１７】１セクタ分のデータのフォーマットを説明する図である。
【図１８】３２ｋバイトのデータの構成を説明する図である。
【図１９】図１８の外符号をインタリーブした状態を説明する図である。
【図２０】３２ｋバイトのブロックのデータの構成を説明する図である。
【図２１】ＲＯＭディスクのフレームとフレーム同期信号の構成の一例を示す図である。
【図２２】ＲＡＭディスクのフレームとフレーム同期信号の構成の一例を示す図である。
【図２３】リンクデータの記録再生単位のフォーマットを説明する図である。
【図２４】図２１と図２２に示すフレーム同期信号の一例を示す図である。
【図２５】リンクエリアの構成例を示す図である。
【符号の説明】
１  光ディスク，  ２  プリグルーブ，  １１  発生回路，  １２，１４  割算器，  １３  バイフェーズ変調回路，  １５  ＦＭ変調回路，  ２１  ウォブリング信号発生回路，  ２２  合成回路，  ２３  マーク信号発生回路，  ２４記録回路，  ２５  光ヘッド，  ２６  原盤，  ２７  スピンドルモータ，  ３１  スピンドルモータ，  ３２  光ヘッド，  ３３  記録再生回路，  ３４  メモリ，  ３５  アドレス発生読取回路，  ３６  マーク検出回路，  ３７  フレームアドレス検出回路，  ３８  制御回路，  ３９  スレッドモータ，  ４０マーク周期検出回路，  ４１  ＰＬＬ回路，  ４２  位相比較器，  ４３  ＬＰＦ，  ４４  ＶＣＯ，  ４５  分周器，  ４６  クラスタカウンタ，  ４７  ＲＯＭ
【図１】
0003845849.tif 000002
【図２】
0003845849.tif 000003
【図３】
0003845849.tif 000004
【図４】
0003845849.tif 000005
【図５】
0003845849.tif 000006
【図６】
0003845849.tif 000007
【図７】
0003845849.tif 000008
【図８】
0003845849.tif 000009
【図９】
0003845849.tif 000010
【図１０】
0003845849.tif 000011
【図１１】
0003845849.tif 000012
【図１２】
0003845849.tif 000013
【図１３】
0003845849.tif 000014
【図１４】
0003845849.tif 000015
【図１５】
0003845849.tif 000016
【図１６】
0003845849.tif 000017
【図１７】
0003845849.tif 000018
【図１８】
0003845849.tif 000019
【図１９】
0003845849.tif 000020
【図２０】
0003845849.tif 000021
【図２１】
0003845849.tif 000022
【図２２】
0003845849.tif 000023
【図２３】
0003845849.tif 000024
【図２４】
0003845849.tif 000025
【図２５】
0003845849.tif 000026