(57)【特許請求の範囲】
【請求項１】
基板上にカソード電極とゲート電極とが配され、前記カソード電極から該カソード電極上に配された電子放出膜に向けて電子を輸送し、該電子放出膜から真空中に電子を放出する電子放出素子において、
前記電子放出膜は、前記カソード電極上に該カソード電極に接して配置されている第１領域と、該カソード電極上に電子遮断層を挟んで配置されている第２領域とを備え、前記第１領域は前記第２領域よりも前記電子放出膜の領域内で中央部に存在しており、
前記電子放出膜の抵抗率が、１０Ω・ｃｍ以上である
ことを特徴とする電子放出素子。
【請求項２】
前記電子遮断層が絶縁層又は半導体からなる層であることを特徴とする請求項１に記載の電子放出素子。
【請求項３】
基板上にカソード電極とゲート電極と前記カソード電極上に配された電子放出膜とを備え、前記電子放出膜から電子を放出する電子放出素子であって、
前記電子放出膜は、第１領域と前記第１領域の周囲に配置される第２領域とを有し、
前記電子放出膜の前記第１領域は、前記カソード電極に接しており、
前記電子放出膜の前記第２領域と前記カソード電極との間に、絶縁材料からなる層が配置されており、
前記電子放出膜の抵抗率が、１０Ω・ｃｍ以上である
ことを特徴とする電子放出素子。
【請求項４】
前記電子放出膜のフェルミ準位と伝導帯間のエネルギーギャップが０．３ｅＶ以上であることを特徴とする請求項１〜３のうち何れか１項に記載の電子放出素子。
【請求項５】
前記カソード電極と前記ゲート電極が絶縁層を介して積層されており、
前記カソード電極上に前記絶縁層から前記ゲート電極に亘り貫通形成された貫通孔を有し、
前記電子放出膜は、前記貫通孔内に配置されていることを特徴とする請求項１〜４のうち何れか１項に記載の電子放出素子。
【請求項６】
前記カソード電極のうち、前記第１領域が配置されている部分の上端面が、前記第２領域が配置されている部分の上端面よりも前記基板側に存在することを特徴とする請求項１〜５のうち何れか１項に記載の電子放出素子。
【請求項７】
前記電子放出膜が、炭素を主成分とすることを特徴とする請求項１〜６のうち何れか１項に記載の電子放出素子。
【請求項８】
前記電子放出膜は、ダイヤモンドライクカーボン膜またはアモルファスカーボン膜であることを特徴とする請求項１〜７のうち何れか１項に記載の電子放出素子。
【請求項９】
前記電子放出膜の前記第２領域から放出される電子の放出量が、前記電子放出膜の前記第１領域から放出される電子の放出量の１０％以下であることを特徴とする請求項１〜８のうち何れか１項に記載の電子放出素子。
【請求項１０】
前記電子放出膜は、前記第１領域と、前記第２領域との接続部における抵抗率が、１０２Ω・ｃｍ以上であることを特徴とする請求項１〜９のうち何れか１項に記載の電子放出素子。
【請求項１１】
請求項１〜１０のうち何れか１項に記載の電子放出素子を複数個配置されてなることを特徴とする電子源。
【請求項１２】
請求項１１に記載の電子源と、該電子源から放出された電子が照射されることで発光する発光部材と、を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧を印加することによって電子放出を行う電子放出素子、電子源および画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子としては、大別して熱電子放出素子と冷陰極電子放出素子の２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ  ｉｎ  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓｉｃｓ，８，８９（１９５６）或いはＣ．Ａ．Ｓｐｉｎｄｔ，”ＰＨＹＳＩＣＡＬ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｔｈｉｎ−ｆｉｌｍ  ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｃａｔｈｏｄｅｓ  ｗｉｔｈ  ｍｏｌｙｂｄｅｎｉｕｍ  ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等に開示されたものが知られている。
【０００５】
また、最近の例では、Ｔｏｓｈｉａｋｉ，Ｋｕｓｕｎｏｋｉ”Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｎｏｎ−ｆｏｒｍｅｄ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）  ｃａｔｈｏｄｅｓ  ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｌｏｗ  ｃｕｒｒｅｎｔ  Ａｎｏｄｉｃ  ｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ”Ａｎ  ＭＩＭ−Ｃａｔｈｏｄｅ  Ａｒｒａｙ  ｆｏｒ  Ｃａｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研究されている。
【０００６】
表面伝導型の例としては、エリンソンの報告（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ  Ｒａｄｉｏ  Ｅｎｇ．Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓ．，１０（１９６５））に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリソンの報告に記載のＳｎＯ２薄膜を用いたもの、Ａｕ薄膜を用いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄＦｉｌｍｓ，９，３１７（１９７２））、Ｉｎ２Ｏ３／ＳｎＯ２薄膜によるもの（Ｍ．ＨａｒｔｗｅｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．ＥＤＣｏｎｆ．，５１９（１９８３））等が報告されている。
【０００７】
【発明が解決しようとする課題】
ところで、画像表示装置では、電子放出素子に対向して配置された蛍光体（陽極電極）に、電子放出素子から放出した電子を衝突、発光させることにより蛍光体を発光させるが、高精細な画像形成装置では、電子軌道の収束、電子放出素子サイズの小型化、駆動電圧の低電圧かならびに信頼性の高い電子放出素子の製造方法が必要であった。
【０００８】
ＦＥ型電子放出素子では、図２０示すように、Ｓｐｉｎｄｔ型が広く知られているが、電子放出部の先端が先鋭な構造をしているため、電子ビームの収束が困難で、高精細な画像形成装置を実現することが困難であった。
【０００９】
また、Ｓｐｉｎｄｔ型電子放出素子において、電子ビームを収束させるための収束電極を設ける素子構造も提案されているが、素子構造や製造方法の複雑さ等の問題があった。
【００１０】
これに対し、例えば特開平８−９６７０４に記載されている電子放出素子では、図２１に示すように、ゲート電極及び絶縁層の開口部内に略平坦な電子放出層が形成されており、電子ビームの広がりを抑制する構成が提案されているが、この構成では、図２２に示すように電子放出層の端部から放出された電子はゲート電極とカソード電極によって形成された電界に沿って大きく広がってしまう。
【００１１】
また、特開平８−１１５６５４に開示されている例では、電子ビームの収束を目的に、カソード電極の一部が凹状に掘り込まれ、その掘り込まれた領域に電子放出層が配置されている構造が提案されているが、このような構造の場合、例えば図２３に示すように、掘り込み側壁や、掘り込み部分でない領域に電子放出層が付着した場合等は、電子ビームの収束効果が得られず、素子の製造方法する際に、高精度な位置合わせ技術が必要となり、素子の均一性に問題があった。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電子放出素子は、基板上にカソード電極とゲート電極とが配され、前記カソード電極から該カソード電極上に配された電子放出膜に向けて電子を輸送し、該電子放出膜から真空中に電子を放出する電子放出素子において、前記電子放出膜は、前記カソード電極上に該カソード電極に接して配置されている第１領域と、該カソード電極上に電子遮断層を挟んで配置されている第２領域とを備え、前記第１領域は前記第２領域よりも前記電子放出膜の領域内で中央部に存在しており、前記電子放出膜の抵抗率が、１０Ω・ｃｍ以上であることを特徴とする。また、本発明に係る電子放出素子は、基板上にカソード電極とゲート電極と前記カソード電極上に配された電子放出膜とを備え、前記電子放出膜から電子を放出する電子放出素子であって、前記電子放出膜は、第１領域と前記第１領域の周囲に配置される第２領域とを有し、前記電子放出膜の前記第１領域は、前記カソード電極に接しており、前記電子放出膜の前記第２領域と前記カソード電極との間に、絶縁材料からなる層が配置されており、前記電子放出膜の抵抗率が、１０Ω・ｃｍ以上であることを特徴とする。
【００１３】
また、本発明に係る電子放出素子は、前記電子放出膜のフェルミ準位と伝導帯間のエネルギーギャップが０．３ｅＶ以上であることを特徴とする。
【００１４】
また、本発明に係る電子放出素子は、前記カソード電極と前記ゲート電極が絶縁層を介して積層されており、前記カソード電極上に前記絶縁層から前記ゲート電極に亘り貫通形成された貫通孔を有し、前記電子放出膜は、前記貫通孔内に配置されていることを特徴とする。
【００１７】
また、前記カソード電極のうち、前記第１領域が配置されている部分の上端面が、前記第２領域が配置されている部分の上端面よりも前記基板側に存在することを特徴とする。
【００１８】
また、本発明に係る電子放出素子は、前記電子放出層が、炭素を主成分とすることを特徴とする。
【００１９】
また、本発明に係る電子放出素子は、前記電子放出層が正の数値のバンドギャップを有することを特徴とする。
【００２０】
また、本発明に係る電子放出素子は、前記電子放出層は、ダイヤモンドライクカーボン膜またはアモルファスカーボン膜であることを特徴とする。
【００２２】
また、前記電子遮断層が絶縁層又は半導体からなる層であることを特徴とする。
【００２４】
前記電子放出膜の前記第２領域から放出される電子の放出量が、前記電子放出膜の前記第１領域から放出される電子の放出量の１０％以下であることを特徴とする。
【００２５】
また、前記電子放出膜は、前記第１領域と、前記第２領域との接続部における抵抗率が、１０２Ω・ｃｍ以上であることを特徴とする。
【００２６】
さらに、本発明に係る電子源は、上記の電子放出素子を複数個配置されてなることを特徴とする。
【００２８】
さらに、本発明に係る画像形成装置は、上記の電子源と、該電子源から放出された電子が照射されることで発光する発光部材と、を有することを特徴とする。
【００２９】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００３０】
図１乃至図４は、本発明による電子放出素子の構造及び製造方法の一例と、本発明の電子放出素子の原理的な説明を示す模式図である。
【００３１】
まず、特に、図１から図３を参照して、本発明の実施の形態に係わる電子放出素子の全体構成及び製造方法について説明する。図１は本発明の実施の形態き係わる電子放出素子の模式図（（ａ）は模式的断面図、（ｂ）は模式的平面図）であり、図２は電圧を印加可能な状態に配線した場合における電子放出素子の模式図である。また、図３は本発明の実施の形態に係わる電子放出素子の製造工程である。
【００３２】
本実施の形態にかかる電子放出素子は、概略、基板１上に配置されるカソード電極２と、絶縁層４と、ゲート電極５と、カソード電極上に配置された電子放出層（電子放出材料を含む層）７と、カソード電極と電子放出層の間の一部に配置された電子遮断層３と、これらに対向して配置されるアノード電極９と、から構成される。
【００３３】
本発明の電子放出素子の製造方法の一例を説明すると、予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及びシリコン基板等にスパッタ法等によりＳｉＯ２を積層した積層体、アルミナ等のセラミックスの絶縁性の基板１上にカソード電極２を形成する。
【００３４】
前記カソード電極２は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極２の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属または合金材料、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＨｆＢ２、ＺｒＢ２、Ｌｂａ６、ＣｅＢ６、ＹＢ４、ＧｄＢ４等の硼化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等から適宜選択される。
【００３５】
前記カソード電極２の厚さとしては、数十ｎｍから数百μｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００３６】
次に、前記カソード電極２に続いて電子遮断層３を堆積する。該電子遮断層３は、スパッタ法等の一般的な真空成膜法、熱酸化法、陽極酸化法等で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。
【００３７】
更に、前記電子遮断層３上に、絶縁層４を堆積する。該絶縁層４は、スパッタ法等の一般的な真空成膜法、熱酸化法、陽極酸化法等で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。
【００３８】
次に、前記絶縁層４上にゲート電極５を堆積する。該ゲート電極５は、前記カソード電極２と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。前記ゲート電極５の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属または合金材料、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ４、ＧｄＢ４等の硼化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等から適宜選択される。
【００３９】
前記ゲート電極５の厚さとしては、数十ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍ程度の範囲で選択される。
【００４０】
次に、フォトリソグラフィー技術により、前記電子遮断層３、絶縁層４、ゲート電極５の一部が前記基板１からエッチング工程により取り除かれ、前記カソード電極２が露出するように開口領域６が形成される。本エッチング工程は、前記カソード電極２上で停止しても良いし、前記カソード電極２の一部がエッチングされて停止しても良い。
【００４１】
本工程で形成される開口領域６は、ホール型、スリット型等が挙げられ、必要なビーム形状や駆動電圧等により適切な形状が選択ばされる。開口領域のサイズは、必要なビームサイズ、駆動電圧等により最適な領域から選択され、そのサイズは数ｎｍから数十μｍの範囲から選択される。
【００４２】
次に、前記絶縁層４の側壁を更に除去するエッチング工程を行う。本工程は、例えば、フッ酸溶液等の溶液を用いたエッチング工程等が挙げられるが、その他にも、プラズマを用いて等方的にエッチングできる条件を選択しても良い。また、前記ゲート電極を開口する工程において、エッチング条件を最適に設定することで、上述のゲート電極の開口工程において、絶縁層の側壁エッチング工程を省略することもできる。
【００４３】
最後に、前記開口領域６内に、電子放出層７を堆積する。この時、前記電子放出層７を形成する材料は、前記開口領域６内にのみ存在しても良いし、図１２に示すように、前記ゲート電極５上も被覆されていて良い。
【００４４】
また、本発明は、上述のような開口領域を有する形態だけではなく、図１３に示すように、カソード電極２がゲート電極５上に絶縁層４を介して配置された構造にも好ましく適用することができる。
【００４５】
ここで、高精細な電子放出素子を実現する場合、電子ビームを制御しビーム収束できる素子構造が必要であるが、従来技術の電子放出素子では、電子放出素子から電子を放出するように素子に電圧を印加し駆動すると、電子放出部近傍に形成される電界により、一部の電子がその電界にしたがって進行し電子ビームの収束が困難であった。
【００４６】
本発明は、上記の課題を解決し、高精細電子放出素子を実現するものである。以下、本発明の電子放出素子について、電子放出の機構を図４及び図５を用いて詳細に説明する。
【００４７】
図４は、本発明の電子放出素子を実際に駆動している場合の電子の輸送状態を、図５は、電子が真空中に放出されている状態を示している。
【００４８】
図４（ａ）は、本発明の電子放出素子の前記電子放出層７において、電子が放出される領域と電子が放出されない領域の断面図を示す。また、図４（ｂ）は、カソード電極２から前記電子放出層への電子の輸送過程を、エネルギーバンド図を用いて示した模式図であり、図４（ａ）中におけるＡ−Ａ’断面及びＢ−Ｂ’断面に相当する。
【００４９】
本発明の電子放出素子においては、図４（ｂ）に示すように、電子が放出される領域では、前記カソード電極２から電子が電子放出層に注入され、その電子が真空中に放出される。
【００５０】
一方、電子が放出されない前記電子遮断層３が挿入されている領域では、前記カソード電極２から前記電子放出層７に電子が輸送される前に、電子放出層７に比べて大きなエネルギー障壁が存在し、カソード電極から電子放出層への電子の注入が阻止され、その結果電子放出が発生しない領域を形成することができる。
【００５１】
そして、さらに、電子遮断層上に配置されている電子放出層から電子が実効的に放出されない様にするために、本発明の電子放出膜においては、室温において、電子放出層の伝導帯に自由電子が存在しない（カソード電極から注入された電子以外存在しない）ことが求められる。つまり、本発明の電子放出膜は、少なくとも非金属材料で構成される。そのため、本発明の電子放出膜は、フェルミ順位と伝導帯間のエネルギーギャップが０．３ｅＶ以上有することが望ましい。この値未満では室温（３００Ｋ）において用意に自由電子が伝導帯に存在してしまうからである。このような構成の電子放出膜を用いることで、実効的に、電子遮断層上にある電子放出膜からの電子放出を抑制することができる。
【００５２】
本発明の電子放出素子においては、上述の電子放出機構により、前記電子放出層は正のエネルギーバンドギャップを有する材料から選択される。そこで、電子放出膜の具体的な材料を挙げると、例えばＳｉやＳｉＣ等があるが、低電界電子放出材料と知られるダイヤモンドやダイヤモンドライクカーボン、アモルファスカーボン等を用いることが望ましい。
【００５３】
また、本発明の電子放出膜においては、上記した構成だけでなく、カソード電極に直接コンタクトしている領域から電子放出層に注入された電子が、電子遮断層上の電子放出膜に移動しない、あるいは移動したとしても電子遮断層上の電子放出膜から実効的に放出されない、構造であればよい。そのような構成であれば、上記した材料に限定されず他の材料を用いることができる。具体的には、カソード電極に直接コンタクトしている領域からの放出電子量の１０％以下に、電子遮断層上に配置された電子放出膜からの放出電子量を抑制するようにすればよい。このようにするためには、具体的には、電子放出膜の抵抗を１０Ω・ｃｍ以上にすれば良い。あるいはまた、実効的に、カソード電極に直接コンタクトしている電子放出膜の一部領域と、電子遮断層上に存在する電子放出膜の領域との境界部が高抵抗であればよい。具体的には、境界部の抵抗が１０２Ω・ｃｍ以上であれば良い。
【００５４】
以上のような電子放出膜を用いることにより、図５に示すように、実際に本発明の電子放出素子を駆動すると、電子遮断層を形成した領域の電子放出を防止でき、電子ビームの収束が実現できる。特に、上述の電子遮断層を形成した領域近傍は、該素子構造により電界が大きく変化している領域で、電子放出の防止は電子ビームの収束に有効である。
【００５５】
また、本発明の電子放出素子の電子遮断層は、カソード電極２から電子放出層７への電子の注入を防止する層であるため、カソード電極と電子遮断層界面に形成されるエネルギー障壁が、カソード電極と電子放出層界面に形成されるエネルギー障壁よりも大きくなるような材料から選択され、例えばＳｉＯ２やＳｉＮｘ等の絶縁材料や半導体材料から選択される。
【００５６】
この結果、本発明の電子放出素子は、図６に示すように従来の電子遮断層が存在しない電子放出素子と比べて、電子ビームの収束が実現できる。
【００５７】
本発明の電子放出素子では、電子遮断層をカソード電極と電子放出層の間に挿入することで、電子ビームを収束するため、例えば、図７に示すようにカソード電極の一部表面が絶縁層で形成されている構造等でも良い。
【００５８】
また、図８に示すように、開口領域６内の絶縁層側壁が除去されていない構造でも良い。
【００５９】
また、図９に示すように、開口領域６内のカソード電極の表面を凹状に掘り込み構造とすることで、図１０に示すように、開口領域６内の電界分布を制御することができ、より電子ビームを収束する素子構造とすることができる。
【００６０】
さらに、図１１に示すように、絶縁層が傾斜状に除去されている等の場合において、電子放出層が該絶縁層の一部に跨る構造にすることで、該絶縁層を電子遮断層として用いることができる。
【００６１】
これまでに説明した電子放出層素子の構造例において、図１２に示すようにゲート電極上が電子放出層と同じ材料で被服されている構造でも良い。この場合、ゲート電極の保護層等として用いることができる。
【００６２】
また、図１８に示すように、前記開口領域６内の露出したカソード電極表面のみを選択的に酸化し、該酸化層の一部を取り除いた後、電子放出層７を配置した構造でも良い。
【００６３】
さらに、カーボンナノチューブやグラファイトナノファイバー等の、先端の先鋭な材料を電子放出層として用いる場合、図１９に示すように、前期カーボンナノチューブやグラファイトナノファイバーが成長するように、触媒性導電層を配置し、該触媒性導電層上に選択的に前記カーボンナノチューブやグラファイトナノファイバー等の、先端の先鋭な材料を電子放出層とする構造等がある。
【００６４】
次に、画像形成装置に用いた例について説明する。
【００６５】
図１４は、本発明の電子放出素子をマトリクス状に配置した図である。
【００６６】
また、本発明の適用可能な電子放出素子を複数配して得られる画像形成装置について、図１５を用いて説明する。図１５において１１１１は電子源基体、１１１２はＸ方向配線、１１１３はＹ方向配線である。１１１４は本発明の本発明の電子放出素子、１１１５は結線である。
【００６７】
図１５においてｍ本のＸ方向配線１１１２はＤＸ１，ＤＸ２，．．ＤＸｍからなり，蒸着法にて形成された厚さ約１μｍ、幅３００μｍのアルミニウム系配線材料で構成されている。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向配線１１１３は厚さ０．５μｍ、幅１００μｍ，ＤＹ１，ＤＹ２．．ＤＹｎのｎ本の配線よりなり，Ｘ方向配線１１１２と同様に形成される。これらｍ本のＸ方向配線１１１２とｎ本のＹ方向配線１１１３との間には、不図示の厚さ約１μｍの層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは，共に正の整数）。
【００６８】
不図示の層間絶縁層は、スパッタ法等を用いて形成された絶縁層である。例えば、Ｘ方向配線１１１２を形成した基体１１１１の全面或は一部に所望の形状で形成され，特に，Ｘ方向配線１１１２とＹ方向配線１１１３の交差部の電位差に耐え得るように，膜厚，材料，製法が，適宜設定される。Ｘ方向配線１１１２とＹ方向配線１１１３は，それぞれ外部端子として引き出されている。
【００６９】
本発明の放出素子１１１４を構成する各電極（不図示）は、ｍ本のＸ方向配線１１１２とｎ本のＹ方向配線１１１３と導電性金属等からなる結線（不図示）によって各々電気的に接続されている。
【００７０】
Ｘ方向配線１１１２には、Ｘ方向に配列した本発明の電子放出素子１１１４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線１１１３には、Ｙ方向に配列した本発明の電子放出素子１１１４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。本発明においてはＹ方向配線は高電位、Ｘ方向配線は低電位になるように接続された。このように接続することで、ビームの収束効果が得られる。
【００７１】
上記構成によれば、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【００７２】
このような単純マトリクス配置の電子源を用いて構成した画像形成装置の表示パネルを形成することができる。
【００７３】
尚、本発明の電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して素子上部に蛍光体をアライメントして配置する。
【００７４】
図１６は、本件のパネルに使用した蛍光膜を示す模式図である。
【００７５】
カラーの蛍光膜の場合は、蛍光体の配列により図１６（ａ）示すブラックストライプあるいは図１６（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材１４１と蛍光体１４２とから構成した。
【００７６】
ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体１４２間の塗り分け部を黒くすることで混色等を目立たなくし、蛍光膜１４２における外光反射によるコントラストの低下を抑制した。
【００７７】
ブラックストライプの材料としては、本実施例では通常用いられている黒鉛を主成分とする材料用いた。
【００７８】
図１５において蛍光膜１１２４の内面側には、通常メタルバック１１２５が設けられる。
【００７９】
メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作られた。
【００８０】
フェースプレート１１２６には、更に蛍光膜１１２４の導電性を高めるため、蛍光膜１１２４の外面側に透明電極（不図示）を設けた。
前述の封着を行う際には、カラーの場合は各色蛍光体と電子放出素子とを対応させる必要があり、十分な位置合わせが不可欠となる。
【００８１】
本実施例では電子源の真上に対応する蛍光体が配置された。走査回路図１７について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中，Ｓ１乃至Ｓｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１３０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１３０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。
【００８２】
直流電圧源Ｖｘは、本例の場合には本発明の電子電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。
【００８３】
制御回路１３０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路１３０３は、同期信号分離回路１３０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【００８４】
同期信号分離回路１３０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路１３０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に入力される。
【００８５】
シフトレジスタ１３０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１３０３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジスタ１３０４のシフトクロックであるということもできる。）。シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１３０４より出力される。
【００８６】
ラインメモリ１３０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１３０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変調信号発生器１３０７に入力される。
【００８７】
変調信号発生器１３０７は、画像データＩ’ｄ１乃至Ｉ’ｄｎの各々に応じて本発明の電子電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｘ１、Ｄｏｙｎを通じて表示パネル１３０１内の本発明の電子電子放出素子に印加される。
【００８８】
前述したように、本発明を適用可能な電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【００８９】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１３４７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【００９０】
パルス幅変調方式を実施するに際しては、変調信号発生器１３０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【００９１】
シフトレジスタやラインメモリは、デジタル信号式あるいはアナログ信号式のものを採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行なわれれば良いからである。
【００９２】
デジタル信号式を用いる場合には、同期信号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには１３０６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連してラインメモリ１３０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１３０７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１３０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器１３０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を本発明の電子電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【００９３】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１３０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて本発明の電子電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【００９４】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【００９５】
また表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【００９６】
【実施例】
以下、本発明の実施例について、さらに詳細に説明する。
【００９７】
（実施例１）
図１に本実施例により作製した電子放出素子の断面図、および平面図の一例を、図３に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【００９８】
基板１に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極２として厚さ３００ｎｍのＴｉを堆積した後、電子遮断層３としてＣＶＤ法を用いてＳｉＮｘ膜を１００ｎｍ堆積した。
【００９９】
次に、ＳｉＮｘ上にＳｉＯ２をＣＶＤ法により４００ｎｍ堆積し、続いてゲート電極として、スパッタ法でＴａを１００ｎｍ堆積した。
【０１００】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、ゲート電極に１０４個のφ０．５μｍの開口領域を形成し、続いて、ＳｉＯ２、ＳｉＮｘを順にＲＩＥによりエッチングし、カソード電極表面で停止した。この時、ＳｉＯ２とＳｉＮｘのエッチング工程では、テーパー形状となるようにエッチング条件を調節した。
【０１０１】
次に、バッファーフッ酸を用いて、ＳｉＯ２をエッチングし、図１（ｃ）に示すようなリセス構造を形成した。
【０１０２】
次に、上述のようにして形成した積層基板に、ＣＶＤ法を用いて電子放出層としてダイヤモンドライクカーボン膜を５０ｎｍ堆積した。この時、上述のエッチング工程の際のフォトレジストを、リフトオフ層として用いた。
【０１０３】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１０４】
その結果、３８μｍに収束した電子ビームが得られた。
【０１０５】
（実施例２）
実施例１と同様の積層基板に、ドライエッチング装置を用いて、１０４個のφ０．５μｍの開口領域を形成した。ただし、ここでのエッチング工程は、カソード電極を５０ｎｍ凹状に掘り込んだ時点で停止した。
【０１０６】
次に、実施例１と同様に、電子放出層として、ダイヤモンドライクカーボン膜を堆積し、真空容器内で電子放出特性を評価した。
【０１０７】
その結果、３２μｍに収束した電子ビームが得られた。
【０１０８】
（実施例３）
基板１に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極２として厚さ３００ｎｍのＰｄを堆積した後、そのＰｄ電極表面を７０ｎｍ酸化しＰｄＯ層を形成した。
【０１０９】
次に、ＰｄＯ上にＳｉＯ２をＣＶＤ法により３００ｎｍ堆積し、続いてゲート電極として、スパッタ法でＴａを１００ｎｍ堆積した。
【０１１０】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、ゲート電極に１０４個のφ０．３μｍの開口領域を形成し、続いて、ＳｉＯ２をＲＩＥによりエッチングし、ＰｄＯ表面で停止した。この時、ＳｉＯ２のエッチング工程では、テーパー形状となるようにエッチング条件を調節した。
【０１１１】
次に、バッファードフッ酸を用いて、ＳｉＯ２をエッチングし、図１（ｃ）に示すようなリセス構造を形成した。
【０１１２】
次に、水素の還雰囲気中で開口領域に水素イオンを照射し、開口径幅と同じ領域のみＰｄＯを還元し、Ｐｄ電極を露出した。
【０１１３】
次に、上述のようにして形成した積層基板に、ＣＶＤ法を用いて電子放出層としてダイヤモンドライクカーボン膜を５０ｎｍ堆積した。
【０１１４】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１１５】
その結果、３２μｍに収束した電子ビームが得られた。
【０１１６】
（実施例４）
基板１に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極２として厚さ３００ｎｍのＴｉを堆積した。
【０１１７】
次に、Ｔｉ上にＳｉＯ２をＣＶＤ法により５００ｎｍ堆積し、続いてゲート電極として、スパッタ法でＴａを１００ｎｍ堆積した。
【０１１８】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、Ｔａゲート電極に１０４個のφ０．５μｍの開口領域を形成した。
【０１１９】
続いて、バッファードフッ酸によるウェットエッチングによりＳｉＯ２を除去し、Ｔｉ電極表研で停止した。この時、図１１に示すようなテーパー形状を形成した。
【０１２０】
次に、上述のようにして形成した積層基板に、ＣＶＤ法を用いて電子放出層としてダイヤモンドライクカーボン膜を５０ｎｍ堆積した。
【０１２１】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１２２】
その結果、３８μｍに収束した電子ビームが得られた。
【０１２３】
（実施例５）
実施例１と同様に積層基板にダイヤモンドライクカーボン膜を成膜した。この時、実施例１では、フォトレジスト層をリフトオフ層として用いたが、本実施例では、フォトレジスト層を除去した後、ダイヤモンドライクカーボン膜を堆積することで、ゲート電極表面をダイヤモンドライクカーボン膜で被服した。
【０１２４】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１５Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１２５】
その結果、３８μｍに収束した電子ビームが得られた。また、駆動中の素子放電が起きた際も、デート電極上のダイヤモンドライクカーボン膜が保護層となり素子へのダメージが低減できた。
【０１２６】
（実施例６）
実施例１と同様の開口領域が形成された積層基板に、電子放出層として他結晶ダイヤモンド膜を成膜した。
【０１２７】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１３Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１２８】
その結果、３８μｍに収束した電子ビームが得られた。また、電子放出層としてアモルファスカーボン膜を用いることでも、収束した電子ビームが得られる。
【０１２９】
（実施例７）
基板１に十分洗浄を行ったＮ型Ｓｉ上に、ＣＶＤ法を用いてＳｉＮｘを１００ｎｍ堆積した。本実施例では、Ｎ型Ｓｉが基板とカソード電極層を兼ね備えている。
【０１３０】
次に、ＳｉＮｘ上にＳｉＯ２をＣＶＤ法により４００ｎｍ堆積し、続いてゲート電極として、スパッタ法でＴａを１００ｎｍ堆積した。
【０１３１】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、ゲート電極に１０４個のφ０．５μｍの開口領域を形成し、続いて、ＳｉＯ２、ＳｉＮｘを順にＲＩＥによりエッチングし、カソード電極表面で停止した。この時、ＳｉＯ２とＳｉＮｘのエッチング工程では、テーパー形状となるようにエッチング条件を調節した。
【０１３２】
次に、バッファーフッ酸を用いて、ＳｉＯ２をエッチングし、図１（ｃ）に示すようなリセス構造を形成した。
【０１３３】
次に、上述のようにして形成した積層基板に、ＣＶＤ法を用いて電子放出層としてダイヤモンドライクカーボン膜を５０ｎｍ堆積した。この時、上述のエッチング工程の際のフォトレジストを、リフトオフ層として用いた。
【０１３４】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１４Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１３５】
その結果、３７μｍに収束した電子ビームが得られた。
【０１３６】
（実施例８）
本実施例では、図１３に示す構造について説明する。
【０１３７】
基板１に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極５として厚さ３００ｎｍのＴａを堆積した後、絶縁層４としてＣＶＤ法を用いてＳｉＯ２膜を４００ｎｍ堆積した。
【０１３８】
次に、ＳｉＯ２上にカソード電極上にスパッタ法によりＴｉを１００ｎｍ堆積した後、続いてＳｉＮｘをＣＶＤ法で１００ｎｍ堆積した。
【０１３９】
次に、ＳｉＮｘの一部分を、フォトリソグラフィーとＲＩＥによりエッチングし、カソード電極表面で停止した。
【０１４０】
次に、上述のようにして形成した積層基板に、ＣＶＤ法を用いて電子放出層としてダイヤモンドライクカーボン膜を５０ｎｍ堆積した。
【０１４１】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、ゲート電極に１０４個の幅０．５μｍの凸構造を形成し、ゲート電極上で停止した。
【０１４２】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１８Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１４３】
その結果、３２μｍに収束した電子ビームが得られた。
【０１４４】
（実施例９）
本実施例では、図１８に示す構造について説明する。
【０１４５】
基板１に十分洗浄を行ったＮ型Ｓｉ上に、ＣＶＤ法を用いてＳｉＮｘを５００ｎｍ堆積した。本実施例では、Ｎ型Ｓｉが基板とカソード電極層を兼ね備えている。
【０１４６】
次に、ＳｉＮｘ上にゲート電極として、スパッタ法でＴａを１００ｎｍ堆積した。
【０１４７】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、ゲート電極に１０４個のφ０．５μｍの開口領域を形成し、Ｎ型Ｓｉ表面で停止した。
【０１４８】
次に、リン酸を用いて、ＳｉＮｘをエッチングし、リセス構造を形成した。
【０１４９】
次に、上述のようにして形成した積層基板を、９００℃の酸素雰囲気中で熱酸化し、Ｎ型Ｓｉが表面に露出している領域のみを選択的にＳｉＯ２層を形成した。このときのＳｉＯ２層は８０ｎｍとした。
【０１５０】
次に、ゲート電極開口領域をマスクとて、ＲＩＥを用いて前記ＳｉＯ２層の一部を除去した。本工程で、ＳｉＯ２層の残っている領域が電子遮断層となる。
【０１５１】
次に、上述のようにして形成した積層基板に、ＣＶＤ法を用いて電子放出層としてダイヤモンドライクカーボン膜を５０ｎｍ堆積した。
【０１５２】
以上のようにして製造した電子放出素子を、真空容器内に配置し、ゲート電極とカソード電極間に１４Ｖのパルス電圧を、電子放出素子上部に、２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１５３】
その結果、３７μｍに収束した電子ビームが得られた。
【０１５４】
（実施例１０）
本実施例では、図１９に示す素子構造について説明する。
【０１５５】
基板１に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極２として厚さ３００ｎｍのＴｉを堆積した後、電子遮断層３としてＣＶＤ法を用いてＳｉＮｘ膜を１００ｎｍ堆積した。
【０１５６】
次に、ＳｉＮｘ上にＳｉＯ２をＣＶＤ法により４００ｎｍ堆積し、続いてゲート電極として、スパッタ法でＴａを１００ｎｍ堆積した。
【０１５７】
上述のようにして形成した積層基板に、フォトリソグラフィーとＲＩＥによるドライエッチングにより、ゲート電極に１０４個のφ０．５μｍの開口領域を形成し、続いて、ＳｉＯ２、ＳｉＮｘを順にＲＩＥによりエッチングし、カソード電極表面で停止した。この時、ＳｉＯ２とＳｉＮｘのエッチング工程では、テーパー形状となるようにエッチング条件を調節した。
【０１５８】
次に、バッファーフッ酸を用いて、ＳｉＯ２をエッチングし、図１（ｃ）に示すようなリセス構造を形成した。
【０１５９】
次に、上述のように加工した基板上に、触媒性導電層１００としてＰｄを１０ｎｍ堆積し、ＣＶＤほうを用いて選択的にカーボンナノチューブ層を成長した。
【０１６０】
以上のようにして製造した電子放出素子を真空容器内に配置し、ゲート電極とカソード電極間に９Ｖのパルス電圧を、電子放出素子上部に２ｍｍの距離を隔てて１０ｋＶの電圧を印加した蛍光体を配置した。
【０１６１】
その結果、３４μｍに収束した電子ビームが得られた。
【０１６２】
（実施例１１）
実施例１から実施例１０の素子を個々に用い、１００×１００のＭＴＸ状に配置してなる画像形成装置を製造した。一例として、実施例１の素子を用いた場合について説明する。配線は、図１４のようにＸ配線をカソード電極２にＹ配線をゲート電極５にそれぞれ接続して行った。電子放出素子は、１０４個の開口領域を一画素とし、横３０μｍ、縦１００μｍのピッチで配置した。素子上部には２ｍｍに距離を隔てた位置に蛍光体をアライメントして配置した。蛍光体には１０ｋＶの電圧を印加した。入力信号は、図１７に示すような回路を用いて駆動した。この結果、高精細な画像形成装置が形成できた。
【０１６３】
【発明の効果】
以上説明したように、本発明によれば、基板上に配置したカソード電極、ゲート電極とを備え、前記カソード電極上に配置された電子放出層の一部領域が、電子遮断層を介して、該カソード電極に接続されている構造を有し、電子放出を前記電子放出層がカソード電極と接している領域からのみ選択的に発生させることで、電子放出素子の生成する電子ビームの収束性が高まるようになる。
【０１６４】
また、上記構成からなる電子放出素子を適用することにより、電子源及び画像形成装置の高性能化が図られるようになる。
【図面の簡単な説明】
【図１】本発明の電子放出素子の一例を示す図である。
【図２】本発明の電子放出素子の駆動の一例を示す図である。
【図３】本発明の電子放出素子の製造方法の一例を示す図である。
【図４】本発明の電子放出素子の電子放出の機構を示す模式図である。
【図５】本発明の電子放出素子の電子軌道を示す図である。
【図６】本発明の電子ビームを示す図である。
【図７】本発明の電子放出素子の一例を示す図である。
【図８】本発明の電子放出素子の一例を示す図である。
【図９】本発明の電子放出素子の一例を示す図である。
【図１０】図９に示す素子構造の電子軌道を示す図である。
【図１１】本発明の電子放出素子の一例を示す図である。
【図１２】本発明の電子放出素子の一例を示す図である。
【図１３】本発明の電子放出素子の一例を示す図である。
【図１４】本発明の電子放出素子を、マトリクス状に配置した模式図である。
【図１５】本発明の電子放出素子を用いて、画像形成装置を形成した模式図である。
【図１６】画像形成装置に用いた蛍光体の一例を示す模式図である。
【図１７】本発明の電子放出素子を用いて、画像形成装置を形成した模式図である。
【図１８】本発明の電子放出素子の一例を示す図である。
【図１９】本発明の電子放出素子の一例を示す図である。
【図２０】従来の電子放出素子を示す模式図である。
【図２１】従来の電子放出素子を示す模式図である。
【図２２】従来の電子放出素子の電子軌道を示す模式図である。
【図２３】従来の電子放出素子を示す模式図である。
【符号の説明】
１  基板
２  カソード電極
３  電子遮断層
４  絶縁層
５  ゲート電極
６  開口領域
７  電子放出層
９  アノード電極（蛍光体）
１００  触媒性導電層
１１１１  電子源基板
１１１２  ｘ配線
１１１３  ｙ，ｚ配線
１１１４  電子放出素子
１１２１，１１２２  画像形成装置部材
１１２３，１１２４，１１２５，１１２６  蛍光体及びメタルバック等フェイスプレート
【図１】
0003774682.tif 000002
【図２】
0003774682.tif 000003
【図３】
0003774682.tif 000004
【図４】
0003774682.tif 000005
【図５】
0003774682.tif 000006
【図６】
0003774682.tif 000007
【図７】
0003774682.tif 000008
【図８】
0003774682.tif 000009
【図９】
0003774682.tif 000010
【図１０】
0003774682.tif 000011
【図１１】
0003774682.tif 000012
【図１２】
0003774682.tif 000013
【図１３】
0003774682.tif 000014
【図１４】
0003774682.tif 000015
【図１５】
0003774682.tif 000016
【図１６】
0003774682.tif 000017
【図１７】
0003774682.tif 000018
【図１８】
0003774682.tif 000019
【図１９】
0003774682.tif 000020
【図２０】
0003774682.tif 000021
【図２１】
0003774682.tif 000022
【図２２】
0003774682.tif 000023
【図２３】
0003774682.tif 000024