(57)【要約】制御電極端子と２つの主電極端子とを備え、制御電極端子に加えられる駆動信号によって前記２つの主電極端子間に流れる電流を制御する半導体スイッチング素子と、入力信号に同期して前記駆動信号を生成し、該駆動信号により半導体スイッチング素子をオン・オフする駆動回路と、を具備する電力変換装置において、駆動回路は、半導体スイッチング素子をオフするタイミングで、前記２つの主電極間に流れる電流を検知し、当該検知した電流が一定値以下になると、ドライブ能力を低下させる。これにより比較的小さな電流領域で動作する半導体スイッチング素子のスイッチング時のｄｖ／ｄｔノイズを低減する。
2020255640.tif 000002
【特許請求の範囲】
【請求項１】
制御電極端子と２つの主電極端子とを備え、前記制御電極端子に加えられる駆動信号によって前記２つの主電極端子間に流れる電流を制御する半導体スイッチング素子と、
入力信号に同期して前記駆動信号を生成し、該駆動信号により前記半導体スイッチング素子をオン・オフする駆動回路と、
を具備する電力変換装置であって、
前記駆動回路は、前記半導体スイッチング素子をオフするタイミングで、前記半導体スイッチング素子の前記２つの主電極間に流れる電流を検知して、ドライブ能力を調整することを特徴とする電力変換装置。
【請求項２】
前記駆動回路は、前記半導体スイッチング素子をオフするタイミングで検知した前記半導体スイッチング素子の前記２つの主電極端子間に流れる電流が一定値以下になると、ドライブ能力を低下させることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記半導体スイッチング素子は、前記２つの主電極端子間に流れる電流に応じたセンス電流を出力するセンス端子を備え、
前記駆動回路は、前記センス端子から出力される前記センス電流によって前記２つの主電極間に流れる電流を検知することを特徴とする請求項１又は２に記載の電力変換装置。
【請求項４】
前記駆動回路は、
前記センス電流の大きさに基づいて選択信号を出力する電流検出部と、
前記選択信号に基づいて前記ドライブ能力を決定するための電圧信号を出力するスイッチ部と、
当該電圧信号と前記入力信号を用いて前記駆動信号を生成する駆動部と、
ことを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記電流検出部は、
前記センス端子から出力されるセンス電流を電圧に変換してセンス電圧として出力するセンス電圧生成回路と、
前記センス電圧と基準電圧とを比較して、当該比較の結果を出力する比較器と、
前記比較の結果を示す信号を前記入力信号に同期して保持するラッチ回路と、
前記ラッチ回路の出力に基づいて、前記選択信号を出力する選択回路と、
を備えることを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記センス電圧生成回路は、
前記センス端子と基準電位との間に介挿された抵抗素子からなり、
前記センス端子から出力されるセンス電流が当該抵抗素子に流れることにより発生する電圧を出力することを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記センス電圧生成回路は、さらに定電流源を備え、
当該定電流源から出力される電流を前記抵抗素子に流すことによって前記センス電圧を所定電圧だけ上昇させる一方、前記比較器の前記基準電圧を、前記所定電圧だけ高く設定することを特徴とする請求項６に記載の電力変換装置。
【請求項８】
前記定電流源と前記抵抗素子との間に第２の抵抗素子を介挿し、
前記定電流源と前記第２の抵抗素子の接続点から前記センス電圧を取り出すことを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記スイッチ部は、
電圧源と基準電位との間に直列に介挿された複数の分圧抵抗素子と、
前記分圧抵抗素子に発生する少なくとも２つの異なる電圧のいずれかを前記選択信号によって選択して前記電圧信号として出力するスイッチ素子と、
を備えることを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記駆動部は、
前記入力信号に同期して、前記電圧信号に応じた電流の駆動信号を前記半導体スイッチング素子の制御電極に供給して前記半導体スイッチング素子をオンするカレントミラー回路と、前記半導体スイッチング素子の制御電極に蓄積された電荷を引き抜いて前記半導体スイッチング素子をオフするスイッチ回路を備えることを特徴とする請求項９に記載の電力変換装置。
【請求項１１】
前記比較器と前記センス電圧生成回路との間に介挿されて、定電流源とＭＯＳＦＥＴとを直列に接続してバイアス電圧を発生させる第１のバイアス回路と、
前記比較器と前記基準電圧を発生させる電圧源との間に介挿されて、前記定電流源と同様の温度特性を有する定電流源とＭＯＳＦＥＴとを直列に接続してバイアス電圧を発生させる第２のバイアス回路と、を備え、
前記第１のバイアス回路は、前記センス電圧にバイアス電圧を加えて前記比較器の非反転入力端子に供給し、
前記第２のバイアス回路は、前記基準電圧にバイアス電圧を加えて前記比較器の反転入力端子に供給する、
ことを特徴とする請求項５に記載の電圧変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を備えた電力変換装置に関し、特に、電力変換装置の出力電流に応じて当該半導体スイッチング素子のドライブ能力を調整する電力変換装置に関する。
【背景技術】
【０００２】
従来、電力変換装置を構成するＩＧＢＴ等の半導体スイッチング素子のスイッチング動作に伴って発生するノイズを低減する技術が提案されている。【０００３】
例えば、特許文献１には、上アームのＭＯＳトランジスタを高いドライブ能力でオンした後に、該ＭＯＳトランジスタの出力電流が前回スイッチングのときの出力電流に到達すると、該ＭＯＳトランジスタのドライブ能力を低下させて、下アームの還流ダイオードの逆回復電流の変化率を緩和することによってスイッチング時のノイズを低減するスイッチング素子駆動装置が開示されている。【０００４】
ところで、比較的出力電流の小さい領域で動作する電力変換装置のｄｖ／ｄｔノイズを如何に低減するかという問題がある。以下、図面を参照しながら、この問題についてさらに詳しく説明する。【０００５】
例えば、図９に示すインダクタンスＬを有する負荷に電力を供給する電力変換装置において、ハーフブリッジ回路を構成する上アームのＩＧＢＴ８１ａがオン状態からオフ状態になって上下アームのＩＧＢＴが両方ともオフ状態となり、その後下アームのＩＧＢＴ８２ａがオフ状態からオン状態に変化した時点のｄｖ／ｄｔを考える。この場合、ターンオンした下アームのＩＧＢＴ８２ａのコレクタ・エミッタ間電圧（ＶＣＥ）と上アームの還流ダイオード８１ｂの順方向に流れる電流（Ｉ）の波形は図１０のようになる。図１０は上下アームのＩＧＢＴが両方ともオフとなっている初期状態からの動作を示すものであり、実線ａは電力変換装置が比較的出力電流の大きい領域（大電流領域）で動作しているときの波形、点線ｂは電力変換装置が比較的出力電流の小さい領域（小電流領域）で動作しているときの波形である。【０００６】
この図に示すように、実線ａでは上アームの還流ダイオード８１ｂに流れる逆回復電流が緩やかに復帰するため、下アームのＩＧＢＴ８２ａのコレクタ・エミッタ間電圧（ＶＣＥ）のｄｖ／ｄｔは比較的小さい。これに対して、点線ｂでは、上アームの還流ダイオード８１ｂに流れる逆回復電流が急峻に復帰するため、下アームのＩＧＢＴ８２ａのコレクタ・エミッタ間電圧（ＶＣＥ）のｄｖ／ｄｔは相対的に大きくなる。すなわち、電力変換装置の電流が小さくなるにしたがって、還流ダイオードの逆方向復帰特性により、ｄｖ／ｄｔノイズは大きくなる傾向にある。【０００７】
したがって、電力変換装置の電流を監視して、小電流領域で動作する場合は、ｄｖ／ｄｔを緩和する対策をとることが望ましい。しかしながら、上記の特許文献１は、電力変換装置が小電流領域で動作するときのｄｖ／ｄｔノイズを低減するものではない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１８−１８２８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述のかかる事情に鑑みてなされたものであり、半導体スイッチング素子を備える電力変換装置が小電流領域で動作していることを検知して、小電流領域で動作しているときは半導体スイッチング素子のスイッチング時のｄｖ／ｄｔノイズを低減することのできる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、本発明に係る電力変換装置は、
制御電極端子と２つの主電極端子とを備え、前記制御電極端子に加えられる駆動信号によって前記２つの主電極端子間に流れる電流を制御する半導体スイッチング素子と、
入力信号に同期して前記駆動信号を生成し、該駆動信号により前記半導体スイッチング素子をオン・オフする駆動回路と、
を具備する電力変換装置であって、
前記駆動回路は、前記半導体スイッチング素子をオフするタイミングで、前記半導体スイッチング素子の前記２つの主電極間に流れる電流を検知して、ドライブ能力を調整することを特徴とする。【００１１】
本電力変換装置では、半導体スイッチング素子をオフするタイミングで、主電極間に流れる電流（主電流）を検知することによって、電力変換装置の動作する電流領域（大電流領域か小電流領域かなど）を判定する。【００１２】
そして、前記半導体スイッチング素子をオフするタイミングで検知した主電流の大きさに基づいて、半導体スイッチング素子をオン・オフするドライブ能力、すなわち制御電極端子に供給し得る電流の大きさを調整する。これにより、主電流の大きさによって変動するｄｖ／ｄｔノイズを効果的に低減することができる。【００１３】
特に、主電流が一定値以下になった場合、ドライブ能力を低下させるのが好ましい。これにより、次サイクルで半導体スイッチング素子をターンオンしたとき、主電極間の電圧の変化率を低減して、効果的にｄｖ／ｄｔノイズを低減することができる。【００１４】
なお、主電流に応じたセンス電流を出力するセンス端子を備えた半導体スイッチング素子を用いれば、このセンス電流によって主電流を簡便に検知することができる。【００１５】
具体的には、駆動回路は、センス電流の大きさに基づいて選択信号を出力する電流検出部と、選択信号に基づいて前記ドライブ能力を決定するための電圧信号を出力するスイッチ部と、当該電圧信号と前記入力信号を用いて前記駆動信号を生成する駆動部と、によって構成することができる。【００１６】
電流検出部は、センス端子から出力されるセンス電流を電圧に変換してセンス電圧として出力するセンス電圧生成回路と、センス電圧と基準電圧とを比較して、当該比較の結果を出力する比較器と、前記比較の結果を示す信号を前記入力信号に同期して保持するラッチ回路と、このラッチ回路の出力に基づいて、前記選択信号を出力する選択回路と、を備える。【００１７】
スイッチ部は、電圧源と基準電位との間に直列に介挿された複数の分圧抵抗素子と、前記分圧抵抗素子に発生する少なくとも２つの異なる電圧のいずれかを前記選択信号によって選択して前記電圧信号として出力するスイッチと、を備える。【００１８】
また、駆動部は、入力信号に同期して、前記電圧信号に応じた電流の駆動信号を出力して半導体スイッチング素子をオン制御し、半導体スイッチング素子をオフするときは半導体スイッチング素子の制御電極に蓄積された電荷を引き抜く。【００１９】
なお、半導体スイッチング素子をオフするときは、電流検出部の比較器によりセンス電圧が基準電圧以上か否かが判定され、その判定結果はラッチ回路により次のサイクルのオフ時まで保持される。【００２０】
電流検出部のセンス電圧生成回路は、センス端子と基準電位との間に抵抗素子を介挿することによって構成することができる。【００２１】
この電流検出部の構成において、さらに定電流源を備え、当該定電流源から出力される電流を前記抵抗素子に流すことによってセンス電圧を所定電圧だけ上昇させるのが好ましい。ｄｖ／ｄｔノイズが問題となる主電流は比較的小電流の領域になり、この領域を一般的な抵抗素子を用いた構成によって、センス電流をセンス電圧に変換して検知しようとすると、この領域に相当するセンス電圧は例えば０．１Ｖ程度の極めて小さな値になる。このため、センス電圧を生成する抵抗素子に定電流源から出力される定電流を重畳することにより、簡便にセンス電圧を比較器の動作保証範囲まで嵩上げすることができる。このとき、比較器に入力される基準電圧についても嵩上げ分だけ高く設定する。【００２２】
なお、定電流の値や抵抗素子の抵抗値は、閾値となるセンス電流の値や比較器の動作保証範囲によって決定される。
【発明の効果】
【００２３】
本発明によれば、小電流領域で動作していることを検知して、半導体スイッチング素子の駆動電流を抑制するので、効果的にｄｖ／ｄｔノイズを低減することができる。また電流領域に応じて駆動電流を抑制することにより、従来に比べて半導体スイッチング素子の電力損失とノイズの最適化を図ることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態による電力変換装置の全体構成を示すブロック図である。
【図２】図１のフィルタ回路の一例を示す回路図である。
【図３】図１のラッチ回路の一例を示す回路図である。
【図４】図１の選択回路の一例を示す回路図である。
【図５】本発明の実施の形態の効果を示す波形図である。
【図６】本発明の第２の実施の形態による電力変換装置の全体構成を示すブロック図である。
【図７】図６の他の実施例である。
【図８】本発明の第３の実施の形態による電力変換装置の全体構成を示すブロック図である。
【図９】従来の電力変換装置の問題点の説明図である。
【図１０】従来の電力変換装置の問題点を説明するための波形図である。
【発明を実施するための形態】
【００２５】
以下、本発明の各実施の形態に係る電力変換装置について、図面を参照しながら詳細に説明する。本発明による電力変換装置の特徴は、半導体スイッチング素子の主電流に応じてそのドライブ能力（スイッチング素子のゲートを充電する電流を供給する能力）の調整を実行し、当該半導体スイッチング素子のスイッチングノイズ、具体的には半導体スイッチング素子のターンオン時のｄｖ／ｄｔノイズの影響を低減できるようにした回路構成を採用した点である。以下、各実施の形態について説明する。
【００２６】
（第１の実施の形態）
（構成）
本実施の形態に係るＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）１は、例えば、産業用ロボットのジョイント、エレベータ、あるいは業務用エアコンに適用される電力変換装置であり、図１に示すように、主にスイッチング素子２とＩＣチップ３とを含んで構成される。
【００２７】
スイッチング素子２は、例えば、ＩＧＢＴ２１と、当該ＩＧＢＴ２１に逆並列接続された還流ダイオード２２とで構成される場合もあるし、１チップのＲＣ−ＩＧＢＴでもよい。ＩＧＢＴ２１は、ＩＣチップ３からゲート（制御電極端子）に印加される駆動信号に応じてオンし、コレクタからエミッタに電流（主電流）が流れ、図示しない負荷に一定の電力を供給する。ＩＧＢＴ２１のエミッタは、後述するＩＣチップ３の基準電位に接続される。また、ＩＧＢＴ２１には、電流センス用ＩＧＢＴ２１ａが並列に接続され、主電流に応じて一定の比率でセンス電流を出力する。
【００２８】
ＩＣチップ３は、センス電流の大きさに応じてこのＩＧＢＴ２１を駆動する電流の大きさを変更する駆動回路であり、主に電流検出部３１と、スイッチ部３６と、駆動部３７と、を備える。電流検出部３１は、センス電流の大きさに基づいてスイッチ部３６に対して選択信号を出力する。スイッチ部３６は、この選択信号に基づいてＩＧＢＴ２１の駆動電流の大きさを決定するための基準電圧信号を出力する。駆動部３７は、この基準電圧信号に基づいて所定の大きさの駆動電流を生成して、ＩＧＢＴ２１のゲートへ出力する。
【００２９】
電流検出部３１は、比較器３２と、比較器３２の出力端に接続されるフィルタ回路３３と、フィルタ回路３３の出力信号をラッチするラッチ回路３４と、ラッチ回路３４の出力信号を入力して、スイッチ部３６へ選択信号を出力する選択回路３５と、を備える。
【００３０】
比較器３２の非反転入力端子は、ＩＧＢＴ２１のセンス端子２１ｂに接続されると共に、抵抗素子Ｒ１を介して基準電位に接続される。センス端子２１ｂから出力されたセンス電流はこの抵抗素子Ｒ１によって電圧（センス電圧）に変換される。比較器３２の反転入力端子は基準電圧源Ｖｒｅｆ１のプラス側に接続される。基準電圧源Ｖｒｅｆ１のマイナス側は基準電位に接続される。
【００３１】
比較器３２は、抵抗素子Ｒ１の両端電圧と基準電圧Ｖｒｅｆ１とを比較して、抵抗素子Ｒ１の両端電圧の方が大きければＨレベルの信号を出力し、基準電圧源Ｖｒｅｆ１の電圧値の方が大きければＬレベルの信号を出力する。
【００３２】
フィルタ回路３３は、比較器３２の出力信号の立ち上がりのみを所定時間遅延させる回路であり、図２に示す回路構成で実現することができる。
【００３３】
図２に示すように、フィルタ回路３３は、電源ＶＣＣに接続されカレントミラー回路を形成するＰ型ＭＯＳＦＥＴ３３３、３３４と、Ｐ型ＭＯＳＦＥＴ３３３のドレインと基準電位との間に介挿される定電流源３３２を備える。またＰ型ＭＯＳＦＥＴ３３４のドレインと基準電位との間に、Ｐ型ＭＯＳＦＥＴ３３５とＮ型ＭＯＳＦＥＴ３３６が直列に介挿される。Ｐ型ＭＯＳＦＥＴ３３５とＮ型ＭＯＳＦＥＴ３３６の接続点は、比較器３３８の非反転入力端子とコンデンサ３３７の一端に接続される。比較器３３８の反転入力端子は、基準電圧源Ｖｒｅｆ２のプラス側に接続される。コンデンサ３３７の他端と基準電圧源Ｖｒｅｆ２の他端は、基準電位に接続される。ＮＯＴ素子３３１の入力端はフィルタ回路３３の入力端となり、比較器３２の出力端に接続される。ＮＯＴ素子３３１の出力端は、Ｐ型ＭＯＳＦＥＴ３３５とＮ型ＭＯＳＦＥＴ３３６のゲートに接続される。比較器３３８の出力端はフィルタ回路３３の出力端となり、ラッチ回路３４の入力端に接続される。
【００３４】
このように構成されるフィルタ回路３３において、フィルタ回路３３への入力がＬレベルからＨレベルになると、ＮＯＴ素子３３１の出力がＬレベルになる。すると、Ｎ型ＭＯＳＦＥＴ３３６はオフ、Ｐ型ＭＯＳＦＥＴ３３５がオンになり、コンデンサ３３７は定電流源３３２で規定される電流で充電される。そして、コンデンサ３３７の充電電圧が基準電圧Ｖｒｅｆ２を超える比較器３３８の出力はＨレベルになる。
【００３５】
その後、フィルタ回路３３への入力がＬレベルになると、ＮＯＴ素子３３１の出力はＨレベルになる。すると、Ｎ型ＭＯＳＦＥＴ３３６はオン、Ｐ型ＭＯＳＦＥＴ３３５がオフになり、コンデンサ３３７に充電された電荷は速やかに放電される。この結果、比較器３３８の非反転入力端子の電圧は基準電圧Ｖｒｅｆ２以下になり、比較器３３８の出力はＬレベルになる。
【００３６】
したがって、フィルタ回路３３は、入力信号がＨレベルになったときのみ一定時間遅延させて出力する。遅延時間は、定電流源３３２の出力電流値とカレントミラー回路のミラー比とコンデンサ３３７の静電容量値によって定まるコンデンサ３３７の充電時間と、基準電圧Ｖｒｅｆ２によって調整することができる。
【００３７】
ラッチ回路３４の構成の一例を図３に示す。この図に示すように、ラッチ回路３４はＤ型フリップフロップ３４１で実現することができる。Ｄ型フリップフロップ３４１のＤ端子（データ入力端）は、フィルタ回路３３の出力端と接続され、Ｃ端子（クロック入力端）は信号線Ｓに接続し、入力信号Ｓ１が入力される。また、Ｄ型フリップフロップ３４１のＱ端子（出力端）は選択回路３５の入力端に接続される。
【００３８】
このような構成を採用するラッチ回路３４は、外部の図示しない制御回路から信号線Ｓを介して供給される入力信号Ｓ１の立ち上がりで、フィルタ回路３３の出力信号ＴＬ（Ｌレベル又はＨレベル）をラッチし、その状態をＱ端子に出力する。Ｑ端子の出力状態は、入力信号Ｓ１の次の立ち上がりタイミングまで維持される。詳細は後述するが、この入力信号Ｓ１がＬレベルのときにＩＧＢＴはオンし、入力信号Ｓ１がＨレベルのときにＩＧＢＴはオフする。
【００３９】
選択回路３５は、ラッチ回路３４からの出力信号をもとに生成した選択信号ＶＬ，ＶＭをスイッチ部３６へ出力する。この選択回路３５の構成の一例を図４に示す。この図に示すように、選択回路３５は、ＮＯＴ素子３５１によって構成される。
【００４０】
ＮＯＴ素子３５１の入力端はラッチ回路３４の出力端に接続される。ＮＯＴ素子３５１の出力端は選択回路３５の出力端となり、この出力端から選択信号ＶＬが出力される。また、ＮＯＴ素子３５１の入力端も選択回路３５の別の出力端となり、この出力端から選択信号ＶＭが出力される。
【００４１】
ＩＧＢＴ２１の主電流が小さいときは、センス電流をもとに生成されたセンス電圧は基準電圧Ｖｒｅｆ１以下になり、比較器３２の出力はＬレベルになる。その結果、入力信号Ｓ１の立ち上がりでラッチされるラッチ回路３４の出力はＬレベルになる。したがって、ＮＯＴ素子３５１の入力はＬレベル、出力はＨレベルになるので、選択回路３５の選択信号ＶＬはＨレベル、選択信号ＶＭはＬレベルになる。
【００４２】
ＩＧＢＴ２１の主電流が大きいときは、センス電圧は基準電圧Ｖｒｅｆ１より大きくなるので、比較器３２の出力はＨレベルになる。その結果、入力信号Ｓ１の立ち上がりでラッチされるラッチ回路３４の出力はＨレベルになる。したがって、ＮＯＴ素子３５１の入力はＨレベル、出力はＬレベルになるので、選択回路３５の選択信号ＶＬはＬレベル、選択信号ＶＭはＨレベルになる。
【００４３】
スイッチ部３６は、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２と、直列に接続されて抵抗分圧回路を形成する抵抗素子Ｒ２〜Ｒ４と、基準電圧Ｖｒｅｆと、を備える。抵抗素子Ｒ２〜Ｒ４によって形成された抵抗分圧回路は、一端（抵抗素子Ｒ４側）が基準電圧Ｖｒｅｆに接続され、他端（抵抗素子Ｒ２側）は基準電位に接続される。
【００４４】
スイッチ素子ＳＷ１，スイッチ素子ＳＷ２は、それぞれ、例えばＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとを並列に接続したＣＭＯＳスイッチ（トランスファーゲート）で構成することができ、ゲート信号がＨレベルのときに導通状態になる。選択回路３５からの出力に応じてスイッチ素子ＳＷ１またはスイッチ素子ＳＷ２を選択的に導通させる。具体的には、スイッチ素子ＳＷ１のゲートには選択信号ＶＬが入力され、比較器３２の出力信号がＬレベルのときに導通する。スイッチ素子ＳＷ２のゲートには選択信号ＶＨが入力され、比較器３２の出力信号がＨレベルのときに導通する。
【００４５】
スイッチ素子ＳＷ１は、入力側が抵抗素子Ｒ２と抵抗素子Ｒ３の接続点に接続され、出力側が、後述する演算増幅器（オペアンプ）３７１の非反転入力端子に接続される。
【００４６】
スイッチ素子ＳＷ２は、入力側が抵抗素子Ｒ３と抵抗素子Ｒ４の接続点に接続され、出力側が同様に演算増幅器３７１の非反転入力端子に接続される。
【００４７】
抵抗素子Ｒ２からＲ４によって構成される抵抗分圧回路により、スイッチ素子ＳＷ１が導通した場合、演算増幅器３７１の非反転入力端子には相対的に低い電圧Ｖｒｅｆ４が印加され、スイッチ素子ＳＷ２が導通した場合、演算増幅器３７１の非反転入力端子には相対的に高い電圧Ｖｒｅｆ３（＞Ｖｒｅｆ４）が印加される。これらは、それぞれ、ＩＧＢＴ２１の主電流が小さい場合と大きい場合に対応する。なお、抵抗素子Ｒ２〜Ｒ４のそれぞれの抵抗値は、所望の抵抗分圧効果が得られるように適宜設定される。
【００４８】
駆動部３７は、ＩＧＢＴ２１の主電流の大きさに応じて、ＩＧＢＴ２１のドライブ能力を変更する。この駆動部３７は、演算増幅器３７１と、Ｎ型ＭＯＳＦＥＴ３７２と、ターンオフ用ＭＯＳＦＥＴ３７３、３７４と、電源ＶＣＣと、電源ＶＣＣに接続されるカレントミラー回路を形成するＰ型ＭＯＳＦＥＴ３７５、３７６と、抵抗素子Ｒ５とを備える。この駆動部３７の基本原理については、例えば特開２０１３−２１９６３３号公開公報に説明されているので、ここでは全体についての詳細な説明は省略するが、演算増幅器３７１の仮想短絡により電圧Ｖｒｅｆ３またはＶｒｅｆ４を抵抗Ｒ５に印加して得られる電流をＩＧＢＴ２１のゲートに供給するものである。以下、本実施の形態に関連する点について説明する。
【００４９】
本実施の形態に関連する点として、ターンオフ用ＭＯＳＦＥＴ３７３（スイッチ回路）について説明する。ターンオフ用ＭＯＳＦＥＴ３７３は、例えばＮ型のＭＯＳＦＥＴから構成され、そのドレインはカレントミラー回路を構成するＰ型ＭＯＳＦＥＴ３７６のドレインに接続されるとともに、ＩＧＢＴ２１のゲートに接続される。ターンオフ用ＭＯＳＦＥＴ３７３のソースは基準電位に接続される。また、ターンオフ用ＭＯＳＦＥＴ３７３のゲートは信号線Ｓに接続される。信号線Ｓを介してＨレベルの入力信号Ｓ１がゲートに供給されることで、ターンオフ用ＭＯＳＦＥＴ３７３はオンし、ＩＧＢＴ２１のゲートと基準電位との間が導通状態になる。これにより、ＩＧＢＴ２１のゲートに蓄積された電荷は引き抜かれてＩＧＢＴ２１はオフになる。なお、このときターンオフ用ＭＯＳＦＥＴ３７４もオンし、その結果Ｎ型のＭＯＳＦＥＴ３７２がオフするので、カレントミラー回路の出力であるＰ型ＭＯＳＦＥＴ３７６のドレインから出力される電流はゼロとなっている。
【００５０】
一方、信号線Ｓを介してＬレベルの入力信号Ｓ１がゲートに印加された場合、ターンオフ用ＭＯＳＦＥＴ３７３はオフし、ＩＧＢＴ２１のゲートと基準電位との間の導通は遮断される。そして、Ｐ型ＭＯＳＦＥＴ３７６から所定の駆動信号がＩＧＢＴ２１のゲートに供給されてＩＧＢＴはオンする。
【００５１】
以上のごとく、入力信号Ｓ１がＬレベルのときにＩＧＢＴ２１がオンし、入力信号Ｓ１がＨレベルのときにＩＧＢＴ２１がオフする。
【００５２】
（動作）
次に、上記構成のＩＰＭ１の動作について説明する。
電流検出部３１において、比較器３２の反転入力端子には、ＩＧＢＴ２１の主電流の大きさに比例するセンス電圧が印加される。
【００５３】
ＩＧＢＴ２１の主電流の大きさが一定値よりも大きい場合、センス電圧は基準電圧Ｖｒｅｆ１よりも大きくなるので、比較器３２の出力信号はＨレベルになる。すると、フィルタ回路３３の出力、入力信号Ｓ１の立ち上がりでラッチされるラッチ回路３４の出力もＨレベルになる。その結果、選択回路３５から出力される選択信号ＶＬはＬレベル、選択信号ＶＭはＨレベルなる。
【００５４】
この選択信号によりスイッチ部３６のスイッチ素子ＳＷ１は非導通状態、スイッチ素子ＳＷ２は導通状態となり、駆動部３７の演算増幅器３７１に対して、高い方の基準電圧Ｖｒｅｆ３が出力される。
【００５５】
入力信号Ｓ１がＨレベルの間は、Ｎ型ＭＯＳＦＥＴ３７４はオン、Ｎ型ＭＯＳＦＥＴ３７２はオフになる。このため、カレントミラー回路を構成するＰ型ＭＯＳＦＥＴ３７５，３７６には電流は流れない。一方、Ｎ型ＭＯＳＦＥＴ３７３はオンになるので、ＩＧＢＴ２１のゲートはＬレベルとなりＩＧＢＴ２１はオフになる。
【００５６】
その後、入力信号Ｓ１がＬレベルになると、Ｎ型ＭＯＳＦＥＴ３７４はオフ、演算増幅器３７１の出力は基準電圧Ｖｒｅｆ３に応じたものになる。この結果、Ｎ型ＭＯＳＦＥＴ３７２はオンし、抵抗素子Ｒ５の両端電圧はＶｒｅｆ３になる。抵抗素子Ｒ５の抵抗値をｒ５で表すと、抵抗素子Ｒ５には、［電圧値Ｖｒｅｆ３／抵抗値ｒ５］の電流が流れる。Ｎ型ＭＯＳＦＥＴ３７３はオフになるので、カレントミラー回路を構成するＰ型ＭＯＳＦＥＴ３７６からＩＧＢＴ２１のゲートに［電圧値Ｖｒｅｆ３／抵抗値ｒ５］に比例した電流が供給され、ＩＧＢＴ２１がオンする。かくして、電力変換装置が大電流領域で動作する場合は、入力信号Ｓ１がＨレベルのときはＩＧＢＴ２１はオフ、入力信号Ｓ１がＬレベルのときは、ＩＧＢＴ２１のゲートには［電圧値Ｖｒｅｆ３／抵抗値ｒ５］に比例（比例係数はカレントミラー回路のミラー比）した駆動信号（ゲート充電電流）が供給されてオンになる。
【００５７】
ＩＧＢＴ２１の主電流の大きさが一定値以下の場合、センス電圧は基準電圧Ｖｒｅｆ１以下になるので、比較器３２の出力信号はＬレベルになる。すると、フィルタ回路３３の出力、入力信号Ｓ１の立ち上がりでラッチされるラッチ回路３４の出力もＬレベルになる。その結果、選択回路３５から出力される選択信号ＶＬはＨレベル、選択信号ＶＭはＬレベルなる。
【００５８】
この選択信号によりスイッチ部３６のスイッチ素子ＳＷ１は導通状態、スイッチ素子ＳＷ２は非導通状態となり、駆動部３７の演算増幅器３７１に対して、低い方の基準電圧Ｖｒｅｆ４が出力される。
【００５９】
入力信号Ｓ１がＨレベルの間は、上記と同様にＩＧＢＴ２１はオフになる。その後、入力信号Ｓ１がＬレベルになると、Ｎ型ＭＯＳＦＥＴ３７４はオフ、演算増幅器３７１の出力は基準電圧Ｖｒｅｆ４に応じたものになる。この結果、Ｎ型ＭＯＳＦＥＴ３７２はオンし、抵抗素子Ｒ５の両端電圧はＶｒｅｆ４になる。よって、抵抗素子Ｒ５には、［電圧値Ｖｒｅｆ４／抵抗値ｒ５］の電流が流れる。Ｎ型ＭＯＳＦＥＴ３７３はオフになり、カレントミラー回路を構成するＰ型ＭＯＳＦＥＴ３７６からＩＧＢＴ２１のゲートに［電圧値Ｖｒｅｆ４／抵抗値ｒ５］に比例した電流が供給され、ＩＧＢＴ２１がオンする。かくして、電力変換装置が小電流領域で動作する場合は、入力信号Ｓ１がＨレベルのときはＩＧＢＴ２１はオフ、入力信号Ｓ１がＬレベルのときは、ＩＧＢＴ２１は［電圧値Ｖｒｅｆ４／抵抗値ｒ５］に比例した駆動信号（ゲート充電電流）が供給されてオンになる。
【００６０】
［電圧値Ｖｒｅｆ３／抵抗値ｒ５］＞［電圧値Ｖｒｅｆ４／抵抗値ｒ５］であるので、電力変換装置が小電流領域で動作する場合は、大電流領域で動作する場合に比べてＩＧＢＴ２１のゲートに対するドライブ能力は低下する。
【００６１】
（作用・効果）
以上説明したように、本実施の形態によれば、電力変換装置を構成するＩＧＢＴ２１の主電流に応じてこのＩＧＢＴ２１のゲートに対するドライブ能力を調整する。具体的には、ＩＧＢＴの主電流の大きさをセンス電流によって監視し、その値が一定値以下になると、電力変換装置が小電流領域で動作をしているとして、ＩＧＢＴのゲートに対するドライブ能力を低下させる。その結果、図５に示すように、ｄｖ／ｄｔが緩和される。この図において、一点鎖線ｃが、小電流領域でドライブ能力を低下させたときの動作波形である。点線ｂで示す小電流領域にあってもドライブ能力を調整しない場合（従来の場合）に比べて、コレクタ・エミッタ間電圧（ＶＣＥ）の変化率が緩やかになっていることがわかる。
【００６２】
このように、損失がより問題となる大電流領域ではノイズの影響が小さいのでドライブ能力を上昇させ、スイッチングノイズが問題となる小電流領域（小電流なので損失は相対的に小さくなっている）ではドライブ能力を低下させることにより、従来に比べて半導体スイッチング素子の電力損失とノイズの最適化を図ることができる。
【００６３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。
図６は第２の実施の形態による電力変換装置の構成図である。図１との違いは、センス電流を電圧に変換する抵抗素子Ｒ１のセンス端子２１ｂとの接続点側に定電流源３８を設けたことである。それ以外は図１と同様のため、同一要素には同一符号を付して説明を省略する。
【００６４】
定電流源３８から出力された定電流は、抵抗素子Ｒ１を通って基準電位に流れる。これにより、定電流値と抵抗素子Ｒ１の抵抗値によって生じる電圧分だけ、センス電圧値が嵩上げされる。
【００６５】
実際、ＩＧＢＴの定格電流の１０％程度を小電流領域として定める場合がある。この場合、図１に示すようにセンス電流を用いて小電流領域を判定しようとすると、比較器３２の基準電圧Ｖｒｅｆ１は、０．１Ｖ程度というような低い値となる。このような低い値は、比較器の動作範囲から外れてしまうことがあり、比較器が入力信号を精度良く比較できないという問題が発生する。
【００６６】
本実施の形態によれば、ＩＧＢＴ２１のセンス電流を抵抗素子Ｒ１に流すことにより発生するセンス電圧に、定電流によって生じる一定の電圧が加算され、その加算された電圧を基準電圧Ｖｒｅｆ１と比較するので、基準電圧Ｖｒｅｆ１を比較器の動作範囲に設定することができる。これにより電力変換装置が小電流領域で動作しているか否かを精度良く検出することができる。
【００６７】
（他の実施例）
図７に小電流領域を精度良く検出するための他の実施例を示す。図６との違いは、定電流源と抵抗素子Ｒ１との間に抵抗素子Ｒ６を介挿したことである。そして、抵抗素子Ｒ１と抵抗素子Ｒ６の接続点をセンス端子２１ｂと接続し、抵抗素子Ｒ６と定電流源３８との接続点と、比較器３２の非反転入力端子とを接続する。
【００６８】
本実施例では、センス電流により抵抗素子Ｒ１の両端に発生するセンス電圧に、抵抗素子Ｒ１，Ｒ６に定電流が流れることによって発生する一定電圧を加算する。これにより、比較器の動作保証範囲でＩＧＢＴが小電流領域にあることを検出することが可能となる。
【００６９】
（第３の実施の形態）
次に、第３の実施の形態について説明する。
図８は第３の実施の形態による電力変換装置の構成図である。図１との違いは、比較器３２の反転入力端子と基準電圧源Ｖｒｅｆ１との間、および、比較器３２の非反転入力端子とセンス電圧生成回路３０の出力端との間に、それぞれ定電流源とＰ型ＭＯＳＦＥＴとの直列回路を介挿したことである。
【００７０】
以下、本実施の形態の構成について詳述する。
図８において、Ｐ型ＭＯＳＦＥＴ３７７のソースは定電流源３９の出力端および比較器３２の非反転入力端子に接続される。Ｐ型ＭＯＳＦＥＴ３７７のドレインは基準電位に接続される。Ｐ型ＭＯＳＦＥＴ３７７のゲートは抵抗素子Ｒ１の一端およびセンス端子２１ｂに接続される。抵抗素子Ｒ１の他端は基準電位に接続される。
また、Ｐ型ＭＯＳＦＥＴ３７８のソースは定電流源４０の出力端および比較器３２の反転入力端子に接続される。Ｐ型ＭＯＳＦＥＴ３７８のドレインは基準電位に接続される。Ｐ型ＭＯＳＦＥＴ３７８のゲートは基準電圧源Ｖｒｅｆ１に接続される。定電流源３９と定電流源４０は同じ温度特性を有する。
その他は図１と同様のため、同一要素には同一符号を付して説明を省略する。
【００７１】
上記の構成を有するＩＰＭ１において、比較器３２の非反転入力端子には、センス電圧に対して主に定電流源３９の出力電流値とＰ型ＭＯＳＦＥＴ３７７のオン抵抗値によって定まる電圧（バイアス電圧）だけ嵩上げされた電圧値が入力される。一方、比較器３２の反転入力端子には、基準電圧源Ｖｒｅｆ１の電圧値に対して主に定電流源４０の出力電流値とＰ型ＭＯＳＦＥＴ３７８のオン抵抗値によって定まる電圧（バイアス電圧）だけ嵩上げされた電圧値が入力される。したがって、定電流源３９とＰ型ＭＯＳＦＥＴ３７７の直列回路、および定電流源４０とＰ型ＭＯＳＦＥＴ３７８の直列回路は、それぞれ電圧を嵩上げするバイアス回路（５０，５１）として機能する。
【００７２】
なお、ＩＰＭ１がある温度のときに比較器３２の非反転入力端子および反転入力端子に入力される電圧がそれぞれ所定の電圧値になるように、定電流源３９，４０の出力電流値が予め調整される。
【００７３】
このように調整されたＩＰＭ１の動作状態において温度が上昇すると、定電流源３９，４０の出力電流値は温度の影響によって変動する。しかし、そのような場合でも、同じ温度特性の定電流源を用いることにより、バイアス電圧も同じように変動するので、比較器３２の非反転入力端子と反転入力端子にそれぞれ入力される電圧値の差分は、定電流源３９，４０の温度特性による電圧変動分がキャンセルされた値となる。
したがって、例えば図６、図７に示す回路では、定電圧源３８の温度特性により比較器３２の検出精度が低下する可能性があるが、本実施の形態による回路は検出精度の低下を抑制することができる。すなわち本実施の形態によれば、第１および第２の実施の形態の効果に加えて、装置内の温度が変動した場合でもＩＧＢＴの電流の大きさを精度よく検出することができるという効果を奏する。
【００７４】
本発明は、上述した実施の形態に限定されることなく、その要旨を逸脱しない範囲で種々変形して実現することができる。例えば、上記各実施形態では、動作領域を大電流領域と小電流領域の２つに分け、小電流領域での動作を検知した場合、ＩＧＢＴへのドライブ能力を低減することとしたが、さらに電流領域を細分化し、出力電流の大きさに応じて多段階でドライブ能力を調整するようにしてもよい。
【符号の説明】
【００７５】
１  ＩＰＭ（電力変換装置）
２  スイッチング素子
３  ＩＣチップ（駆動回路）
２１，８１ａ，８２ａ  ＩＧＢＴ（半導体スイッチング素子）
２１ａ  電流センス用ＩＧＢＴ
２１ｂ  センス端子
２２，８１ｂ，８２ｂ  還流ダイオード
３０  センス電圧生成回路
３１  電流検出部
３２，３３８  比較器
３３  フィルタ回路
３４  ラッチ回路
３５  選択回路
３６  スイッチ部
３７  駆動部
３８，３９，４０，３３２  定電流源
５０，５１  バイアス回路
３３１，３５１  ＮＯＴ素子
３３７  コンデンサ
３４１  Ｄ型フリップフロップ
３７１  演算増幅器
３３３，３３４，３３５，３７５，３７６，３７７，３７８  Ｐ型ＭＯＳＦＥＴ
３３６，３７２，３７３，３７４      Ｎ型ＭＯＳＦＥＴ
Ｒ１〜Ｒ６  抵抗素子
Ｓ  信号線
ＳＷ１，ＳＷ２  スイッチ素子
【図１】
2020255640.tif 000003
【図２】
2020255640.tif 000004
【図３】
2020255640.tif 000005
【図４】
2020255640.tif 000006
【図５】
2020255640.tif 000007
【図６】
2020255640.tif 000008
【図７】
2020255640.tif 000009
【図８】
2020255640.tif 000010
【図９】
2020255640.tif 000011
【図１０】
2020255640.tif 000012
【国際調査報告】
2020255640.tif 000013
2020255640.tif 000014
2020255640.tif 000015
2020255640.tif 000016