(57)【特許請求の範囲】
【請求項１】
入力のアナログ信号をｎ倍周波でサンプリングしてＡ／Ｄ変換し、１ビットの時系列デジタル信号の出力段とこれに接続されたアナログ信号に変換するローパスフィルタを有するデジタル増幅器において、前記デジタル信号の出力段は２つの主スイッチを備えたインバータと負荷用電源とを有し、前記インバータを直列接続し、前記インバータの両端に前記負荷用電源を接続してあり、前記インバータと前記負荷用電源との間に、それぞれもしくは片側一方に定電流制限回路を接続し、この定電流制限回路は出力設定レベルを可変し、この出力設定レベルに応じて貫通電流を制限するように構成してあることを特徴とするデジタル増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はオーバーサンプリング方式を採用したデジタル増幅器に関し、特に高効率化を図った電力出力段を有するデジタル増幅器に関するものである。
【０００２】
【従来の技術】
図６は従来のデジタルオーディオ用増幅器のブロック図である。図においてViはアナログ信号入力である。回路ブロック２の信号処理部にはΔΣ形のＡ／Ｄ変換装置が内臓されている。Q1、Q2は出力段の主スイッチでインバータ動作を行う。Vpog,Vnegは負荷用電源で負荷用グランドP Gndに対しそれぞれ正負の電位を持っている。（例えば、Vpog＝30V，Vneg＝−30V） LPF2は出力用ローパスフィルタ、Spは負荷（スピーカ）である。Rs1、Rs2は過電流検出抵抗で、回路ブロック３，４は過電流保護回路である。
【０００３】
図６の回路の動作は以下の様になる。入力のアナログ信号Viをアナログ信号用ローパスフィルタLPF１を通して回路ブロック２へ取り込む。回路ブロック２ではｎ倍周波でサンプリングしＡ／Ｄ変換している。この１ビットのデジタル時系列信号で、駆動回路５、６は主スイッチQ1、Q2のゲートを駆動する。主スイッチQ1、Q2から出力されたデジタル信号は、出力用ローパスフィルタLPF2を通ると増幅されたアナログ信号となる。駆動回路５、６の信号は主スイッチQ1、Q2の高速スイッチングの必要から略同時切り換え信号となっている。
【０００４】
一般にMOSFETのターンオフ時間はターンオン時間に比べ非常に大きいので（例えばton=13ns、toff=65ns）、上記のゲート信号の場合主スイッチQ1、Q2が同時にオンしている期間が発生する。その期間はプラス電源Vpogからマイナス電源Vnegに貫通電流が流れる。その様子を図７（ｂ）に示す。貫通電流成分は定格負荷電流の例えば１０倍程度の値にも成った。貫通電流が主スイッチQ1、Q2に流れると損失となり主スイッチQ1、Q2を発熱させると言う問題があった。
【０００５】
抵抗Rs1、Rs2及びブロック回路３、４から成る、過電流保護回路が有ったが、これはQ1、Q2に流れる実効値電流が最大定格値の例えば３倍を越えたらゲート回路を停止させるもので、貫通電流の様な瞬時に大きく流れる電流に対しては効果が得られなかった。
【０００６】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を鑑みてなされたもので、その目的は、デジタル増幅器の出力段主スイッチのスイッチング時に、主スイッチQ1、Q2に流れる貫通電流を制御し、入力電流ノイズを低下させ、効率を向上させ、安定な動作を行うデジタル増幅器を提供する事である。
【０００７】
【課題を解決するための手段】
上記目的を達成するためになされた請求項記載の発明は、入力のアナログ信号をｎ倍周波でサンプリングしてＡ／Ｄ変換し、１ビットの時系列デジタル信号の出力段とこれに接続されたアナログ信号に変換するローパスフィルタを有するデジタル増幅器において、前記デジタル信号の出力段は２つの主スイッチを備えたインバータと負荷用電源とを有し、前記インバータを直列接続し、前記インバータの両端に前記負荷用電源を接続してあり、前記インバータと前記負荷用電源との間に、それぞれもしくは片側一方に定電流制限回路を接続し、この定電流制限回路は出力設定レベルを可変し、この出力設定レベルに応じて貫通電流を制限するように構成してあることを特徴とする。
【０００８】
また貫通電流だけを制御して、出力電流を制限しないように定電流制限回路の出力設定に比例した電流制限値を有する様にゲートソース間に電圧を印加されたトランジスタにより形成されること、もしくは、アナログ信号出力の絶対値に比例した電流制限値を有する様にゲートソース間に電圧を印加されたトランジスタにより形成されることにより入力で得たアナログ信号に比例した制御で効率よく増幅することができ、貫通電流が制御されるため発熱が少なく、小型の主スイッチでスイッチングがされるため安価になる。
【０００９】
さらに定電流制限回路をインバータと負荷電源の間の片側一方に入れることが可能で、この場合貫通電流が流れると主スイッチQ1、Q2の出力段の電位は反対側の電位になると言う問題があるが、貫通電流が流れる期間は十分短く、この影響が無視できる場合、有効な回路である。
【００１０】
【発明の実施の形態】
図１は本発明の実施例のデジタル増幅器であって、従来のデジタル増幅器と異なる点は、出力段の主スイッチQ1、Q2と負荷用電源Vpog、Vnegとの間に、貫通電流制限用トランジスタQ3、Q4をそれぞれ入れている点である。基準電源Vref1と抵抗R3、R4、貫通電流制限用トランジスタQ3とでプラス電源Vpog側の定電流制限回路を形成し、基準電源Vref2と抵抗R5、R6、貫通電流制限用トランジスタQ4とでマイナス電源Vneg側の定電流制限回路を形成する。
【００１１】
図１の回路の動作波形を図２に示す。図２（ａ）は出力用ローパスフィルタLPF2へ流れ込む電流ＩＬと、定電流制限回路の制限値を示す。図２（ｂ）はスイッチQ1のソースドレイン間電流の細部を示す。図７（ｂ）に比べ貫通電流が押さえられているのは、貫通電流制限用トランジスタQ3、Q4の効果である。貫通電流制限用トランジスタQ3、Q4の制限値を与える特性が揃っていれば、出力用ローパスフィルタLPF2に流れる電流ＩＬの貫通電流から受ける影響は、常に一定の最小値とみなせる。
【００１２】
貫通電流制限用トランジスタQ3、Q4の定電流制限値を、同一の一定値に揃えるには、貫通電流制限用トランジスタQ3、Q4を特性の揃ったトランジスタを選ぶ。更に一致させる場合、抵抗R3、R4、R5、R6をトリミングするのが一般的である。貫通電流制限用トランジスタQ3、Q4はアーリー電圧の小さく少しパンチスルーぎみの特性の方が、電流制限値が多少揃わなくても、貫通電流が流れた時のVCEのバラツキは小さくなる。
【００１３】
請求項３にあるように定電流制限回路のゲートソース間に一定電圧を印加されたトランジスタにより形成されることで、貫通電流を一定値にすることができる。
【００１４】
また請求項４にあるように定電流制限回路が出力設定に比例した電流制限値を有する様にゲートソース間に電圧を印加されたトランジスタにより形成されることで出力に応じて貫通電流を制限することも可能である。例えば図３の実施例で、Vref3を出力設定レベル（音量調整レベル）の平方根に比例した量とQ5のしきい値Vthの和に比例した量に設定する事により実現できる。
【００１５】
さらに請求項５のように定電流制限回路がアナログ信号出力の絶対値に比例した電流制限値を有する様にゲートソース間に電圧を印加されたトランジスタにより形成されることは出力に沿って貫通電流を制御することが可能で、より高精度に貫通電流を制限できる。例えば図４の実施例では、アナログ信号の絶対値の平方根に比例した量とQ6,Q7のしきい値Vthの和に比例した量を、D/AコンバータVref4,Vref5に出力させる事により実現できる。
【００１６】
図３は請求項２の発明による第２の実施例である。定電流制限回路をプラス電源VpogとQ1との間に入れた場合である。この場合貫通電流が流れると主スイッチQ1、Q2の出力段の電位は略Vnegになると言う問題があるが、貫通電流が流れる期間は十分短く、この影響が無視できる場合、有効な回路である。この場合貫通電流制限用トランジスタQ5の特性はパンチスルーの無い様な飽和型の電流電圧特性の方が良好である。
【００１７】
図３で基準電圧Vref3を可変できる様にしたのは、請求項４により、出力設定レベルの大小に合わせて制限値を粗く可変できる事を考慮した為である。図３の信号処理部２には出力設定レベルの平方根を算出する部分が含まれる。これにより、貫通電流をより効果的に制限できる。今回貫通電流制御用トランジスタQ5をプラス電源Vpogと主スイッチQ1との間に入れたが、本実施例とは逆にマイナス電源と主スイッチQ2との間に入れても同様の効果が期待できる。
【００１８】
図４は本発明による第３の実施例である。図１と同じく主スイッチQ1、Q2の上下に定電流制限回路をいれている。定電流となる制限値を揃える様に、トリミング抵抗R8、R9をトリミングしている。基準電圧Vref４、Vref５がＤ／Ａコンバータに成っているのは、請求項５に示すように、定電流制限回路の制限値をアナログ信号の絶対値に比例させて可変できるようにする為である。図４の信号処理部２にはアナログ信号の絶対値の平方根を算出する部分が含まれる。MOSFETの飽和領域のドレイン電流Isdはゲート電圧Vgとしきい値電圧Vthとで Isd ∝ (Vg−Vth)2
．．．(1)
の関係にある事を考慮して基準電圧Vref４、Vref５が設定される。
【００１９】
図４の回路の動作波形を図５に示す。図５（ａ）に示す破線の制限値のように、定電流制限回路の制限値はアナログ信号の絶対値に比例している事が分る。図５（ｂ）から貫通電流が良好に押さえられている事が分る。図５（ｃ）から基準電圧Vref４、Vref５がしきい値電圧Vthとドレイン電流Isdの絶対値の平方根に比例した量の和に比例した量になっている事が分る。
【００２０】
図１、図３、図４の本発明の実施例から言える事は、従来のデジタル増幅器に比べ、主スイッチQ1、Q2の電力損失が小さいのでより小容量のトランジスタに出来る利点がある。また従来のデジタル増幅器に必要であった、過電流保護回路が要らないと言う利点もある。
【００２１】
また図１、図３、図４の本発明の実施例では入力にアナログ信号用ローパスフィルタLPF1を設け及び回路ブロック２の信号処理部にはΔΣ形のＡ／Ｄ変換装置が内臓されているが、デジタル信号を直接取り入れる場合は省略できることは明白である。
【００２２】
【発明の効果】
本発明の定電流制限回路を用いた出力段を用いれば、入力電流ノイズが低く、高効率で、安定な動作を行うデジタル増幅器を安価に提供する事となり、その効果は大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施例回路図（ブロック図）
【図２】本発明の第１の実施例動作波形図。
【図３】本発明の第２の実施例回路図（ブロック図）。
【図４】本発明の第３の実施例回路図（ブロック図）。
【図５】本発明の第３の実施例動作波形図。
【図６】従来のデジタル増幅器の回路図（ブロック図）。
【図７】従来のデジタル増幅器の動作波形図。
【符号の説明】
１、デジタルオーディオ増幅器の制御駆動部
２、信号処理部
３、４、 過電流保護回路
５、６、 駆動回路
Vi、 アナログ信号入力
LPF1、 アナログ信号用ローパスフィルタ
A Gnd、 アナログ信号用グランド
Vref1、Vref2、 基準電圧（出力電圧が固定された場合）
Vref3、 基準電圧（出力電圧が、粗く出力可変できる場合）
Vref4、Vref5、 基準電圧（出力電圧が、高精度に出力可変できる場合）
Q1、Q2、 主スイッチ（MOSFET）
Q3、Q4、Q5、Q6、Q7、 貫通電流制限用トランジスタ
Rg1、Rg2、 主スイッチのゲート抵抗
Rg3、Rg4、Rg5、 貫通電流制限用トランジスタのゲート抵抗
Rｓ1、Rｓ2、過電流検出用抵抗
R3、R4、R5、R6、R7、 抵抗
R8、R9、 トリミング抵抗
LPF2、 出力用ローパスフィルタ
Sp、負荷（スピーカ）
Vpog、 負荷駆動用プラス電源
Vneg、 負荷駆動用マイナス電源
P Gnd、 負荷駆動用グランド
【図１】
0003779537.tif 000002
【図２】
0003779537.tif 000003
【図３】
0003779537.tif 000004
【図４】
0003779537.tif 000005
【図５】
0003779537.tif 000006
【図６】
0003779537.tif 000007
【図７】
0003779537.tif 000008