(57)【特許請求の範囲】
【請求項１】
基準電圧を発生する基準電圧発生回路と、
該基準電圧発生回路からの基準電圧に基づき、外部装置給電用の予め設定された直流定電圧を生成する複数のオペアンプ回路と、
該複数のオペアンプ回路の各々に定電流を流して各オペアンプ回路を動作させる複数の定電流回路と、
を備え、前記各回路を集積化してＩＣパッケージ内に組み込み、該ＩＣパッケージの外側に、前記各オペアンプ回路からの出力を夫々外部装置に供給するための複数の出力端子、及び、該ＩＣパッケージ内の正負の電源ラインを介して前記各回路に電源電圧を供給するための一対の電源端子を形成してなる多出力電源装置であって、
前記複数の定電流回路の内の少なくとも一つにおいては、前記ＩＣパッケージ内の正負の電源ラインの内、前記各回路共通のグランド電位とされるグランドラインに接続されるべき給電経路を、該グランドラインから遮断し、前記ＩＣパッケージ外側に、該給電経路に接続された専用の給電端子を形成してなることを特徴とする多出力電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部装置に電源供給すべき直流定電圧を生成する複数のオペアンプ回路をＩＣパッケージ内に組み込んだ多出力電源装置（ＩＣ）に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
従来より、例えば自動車に搭載される車両制御用の電子制御装置等では、制御の多機能化に伴い、信号処理・演算処理・通信処理等のためのマイクロコンピュータ（以下、ＣＰＵという）を多数使用するようになりつつある。
【０００３】
これに伴い、電子制御装置にＣＰＵと共に組み込まれてＣＰＵ駆動用の電源電圧（直流定電圧）を生成する電源ＩＣも、各ＣＰＵの動作電圧，消費電力等に合わせて複数必要になるが、電源ＩＣを各ＣＰＵ毎に設けていては、電子制御装置の大型化を招き、また、コストアップにもなる。
【０００４】
このため、こうした複数種類の電源電圧が必要な装置では、各電源電圧を生成して個々に出力可能な多出力型の電源ＩＣを使用することが望ましい。そして、このような多出力型の電源ＩＣを生産する際には、電源ＩＣを使用する装置構成（つまりＣＰＵの数等）によらず、１種類にした方がよい。つまり、電源ＩＣを１種類にすれば、その量産化を図ることができ、製造コストを低減できる。
【０００５】
しかし、必要な電源電圧の数や種類が異なる装置において、共通の電源ＩＣを使用するために、電源ＩＣを、全ての装置において必要な電源電圧を生成できるように構成すると、量産化によってコストアップの問題は防止できても、電子制御装置に電源ＩＣを組み込み、実際に動作させた際に、電源ＩＣは、装置の駆動に必要のない電源電圧まで生成することになり、その消費電力が増大してしまうという問題が発生する。
【０００６】
本発明は、こうした問題に鑑みなされたものであり、上記のように複数の電源電圧を生成して同時に出力可能な多出力電源装置において、実際に使用する際に必要のない電源電圧の出力を停止でき、しかもその不要な電源電圧の生成に伴う消費電力を零にできるようにすることを目的とする。
【０００７】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の多出力電源装置においては、外部装置給電用の予め設定された直流定電圧を生成するために複数のオペアンプ回路が備えられ、各オペアンプ回路は、定電流回路により定電流が流されて動作する。つまり、オペアンプ回路は、周知のように、入力段に差動増幅器を備え、その差動増幅器からの出力を増幅して出力するものであり、差動増幅器やその出力を増幅する増幅器等は定電流駆動によって動作することから、本発明の多出力電源装置においては、ＩＣパッケージ内に、複数のオペアンプ回路とオペアンプ回路を定電流駆動するための複数の定電流回路とが組み込まれているのである。そして、各オペアンプ回路は、基準電圧発生回路からの基準電圧に基づき、所定の直流定電圧を外部装置給電用の電源電圧として生成し、その生成した電源電圧を、ＩＣパッケージの外側に設けられた各出力端子から出力する。
【０００８】
また、ＩＣパッケージの外側には、各オペアンプ回路にて生成された電源電圧を出力する複数の出力端子とは別に、一対の電源端子が形成され、ＩＣパッケージ内の各回路には、この電源端子に接続された正負の電源ラインを介して電源供給がなされるが、複数の定電流回路の内の少なくとも一つにおいては、ＩＣパッケージ内の正負の電源ラインの内、前記各回路共通のグランド電位とされるグランドラインに接続されるべき給電経路が、そのグランドラインから遮断されており、その給電経路には、ＩＣパッケージ外側に形成された専用の給電端子から動作に必要な電位を供給できるようにされている。
【０００９】
従って、本発明の多出力電源装置においては、動作のために直流定電圧を必要とする複数の電子部品（前述のＣＰＵ等）と共に自動車用電子制御装置等の回路基板に組み込み、実際に動作させる際には、ＩＣパッケージに形成された給電端子を、電子装置側のグランドラインに接続するか否かによって、給電経路が給電端子に接続された定電流回路、及び、その定電流回路から定電流を受けて動作するオペアンプ回路の動作・非動作を切り換えることができ、回路基板に組み込まれた電子部品の駆動に必要のない電源電圧については、その出力を停止させることができる。
【００１０】
また、本発明では、不要な電源電圧の出力を停止させるに当たって、オペアンプ回路に定電流を流す定電流回路への電源供給を遮断して、その動作を停止させることから、この定電流回路及びオペアンプ回路に流れる電流を零にし、これら回路の不要な動作による電力消費を確実に防止し、多出力電源装置を電源電圧の生成に必要な最小の消費電力量で効率よく動作させることができる。
【００１１】
つまり、本発明のようなオペアンプ回路からなる多出力電源装置において、不要な電源電圧の出力を停止させるには、例えば、一般にオペアンプ回路の出力段には通常プッシュプル回路が使用されることから、そのプッシュプル回路を構成するトランジスタの制御入力端子（ベース，ゲート等）への電流経路を遮断する、というように、電源電圧を生成するオペアンプ回路の出力段からの出力を直接遮断するようにしてもよい。しかし、このような構成では、オペアンプ回路の差動増幅器や差動増幅器からの出力を増幅する増幅器等には定電流が流れてしまい、その動作を停止させることができず、不要な電力消費量が多くなる。これに対して、本発明によれば、オペアンプ回路に定電流を流す定電流回路への電源供給を遮断するので、定電流回路及びオペアンプ回路に流れる電流を零にすることができ、電源装置における無駄な電力消費を零にすることができるのである。
【００１２】
また、このように、本発明によれば、電源装置の無駄な電力消費をなくすことができるので、これら電源装置の不要な動作による発熱も防止できる。従って、本発明の多出力電源装置が組み込まれる装置側では、ＣＰＵ等の電子部品からの発熱と、この電子部品への電源供給に必要な電源装置からの発熱だけを考慮して、放熱のための部品配置をすればよく、多出力電源装置の無駄な発熱を含めた放熱対策を行う必要がないため、無駄な放熱対策のために装置が大型化するといった問題も防止できる。
【００１３】
また、本発明では、給電端子に接続する定電流回路の給電経路を、ＩＣパッケージ内の各回路共通のグランド電位とされるグランドラインに接続されるべき経路にしているので、本発明の多出力電源装置が組み込まれる回路基板の設計が簡単になり、また、その回路基板を使用して、耐ノイズ性に優れた装置を実現できる。
【００１４】
つまり、本発明の多出力型電源装置は、上記各回路がＩＣパッケージに組み込まれており、使用時には、プリント配線基板等の回路基板に装着されることになるが、給電端子を、定電流回路においてグランドライン（一般に負の電源ライン）とは極性の異なる電源ライン（一般に正の電源ライン）に接続されるべき給電経路に接続するようにすると、定電流回路を動作させるには、回路基板側で、その電源ラインを構成する配線パターンを、多出力型電源装置装着時の給電端子位置まで形成しなければならず、回路基板の設計が面倒になる。また、このように回路基板側で、電源ラインを構成する配線パターンを引き回した場合、その配線パターンには、高周波ノイズ等が重畳され易いので、高周波ノイズがその配線パターンを伝わってＣＰＵ等の他の電子部品に入力されることがあり、装置の信頼性が低下する。また、回路基板において、こうしたノイズを低減するには、配線パターンと、回路基板において大きな面積を占めるグランドパターンとの間にノイズ吸収用のコンデンサを設け、このコンデンサにてノイズ成分をグランドパターンに落とすようにすればよいが、このようなノイズ対策を行うには、多出力型電源装置とは別に、コンデンサを装着しなければならず、コストアップになる。
【００１５】
しかし、本発明のように、給電端子を、定電流回路においてグランドライン側に接続されるべき給電経路に接続するようにすれば、回路基板に装着した際、その給電端子を、回路基板において大きな面積を占めるグランドパターンに接続すれば、定電流回路を動作させることができるようになるため、回路基板の設計が簡単になり、耐ノイズ性の優れた装置を実現できることになる。
【００１６】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は実施例の自動車用電子制御装置（以下、単にＥＣＵという）２の構成を表すブロック図である。
【００１７】
ＥＣＵ２は、エンジンやトランスミッション等の車載装置を制御するためのものであり、各種センサからの信号入力，制御対象の制御量演算，他のＥＣＵとの間のデータ通信等、制御に必要な各種処理を分担して実行する複数（本発明では３つ）のマイクロコンピュータ（ＣＰＵ）４，６，８と、これら各ＣＰＵ４，６，８を動作させるのに必要な電源電圧（直流定電圧）を生成して、各電圧を出力端子ＴO1，ＴO2，ＴO3から各ＣＰＵ４，６，８に出力する多出力電源装置（以下、電源ＩＣという）１０とから構成されている。そして、これらＣＰＵ４，６，８及び電源ＩＣ１０は、図示しない回路基板に装着され、その回路基板に形成されたプリント配線パターンにて互いに接続されている。
【００１８】
尚、図では、車両に搭載されたバッテリ１２から電源ＩＣ１０を介して各ＣＰＵ４，６，８に至る電源ラインのみが記載されており、ＣＰＵ４，６，８間のデータラインや、他のＥＣＵとの間の信号入出力ラインは省略されている。また、バッテリ１２の負電極は車体に接地され、回路基板は、そのグランドパターンを車体に接地することにより、バッテリ１２の負電極に接続されることから、バッテリ１２から各ＣＰＵ４，６，８に至る電源ラインについても、正の電源ラインのみを表し、負の電源ラインについては、各部をグランドパターンに接地するものとして記載されている。
【００１９】
そして、本実施例では、ＣＰＵ４が直流５Ｖにて動作する１６bit マイクロコンピュータから構成され、ＣＰＵ６，８が直流３Ｖにて動作する３２bit マイクロコンピュータにて構成されており、電源ＩＣ１０の出力端子ＴO1，ＴO2，ＴO3からは、これら各ＣＰＵ４，６，８に対応した５Ｖ，３Ｖ，３Ｖの電源電圧（直流定電圧）が出力される。
【００２０】
次に、電源ＩＣ１０は、図２に示すように、上記各ＣＰＵ４，６，８に電源供給を行うための電源電圧を生成するオペアンプ回路ＯＰ１，ＯＰ２，ＯＰ３と、これら各オペアンプ回路ＯＰ１，ＯＰ２，ＯＰ３に動作用の定電流を流すための第１定電流回路２２，第２定電流回路２４及び第３定電流回路２６と、各オペアンプ回路ＯＰ１〜ＯＰ３に基準電圧Ｖref を供給する基準電圧発生回路２８とから構成され、これら各回路をＩＣ基板上に集積化し、更にそのＩＣ基板を、樹脂或いはセラミックス等の絶縁材料からなるＩＣパッケージ３０内に収納することにより、１チップの多出力電源装置として形成されている。
【００２１】
また、ＩＣパッケージ３０内には、上記各回路にバッテリ１２を接続して電源電圧Ｖccを供給するための電源ラインＬBT及びグランドラインＬGDが形成され、ＩＣパッケージ３０の外側には、電源ラインＬBTをバッテリ１２の正電極側に接続するための正の電源端子（バッテリ端子）ＴBT、及びグランドラインＬGDを接地してバッテリ１２の負電極側に接続するための負の電源端子（グランド端子）ＴGDが形成されている。
【００２２】
そして、オペアンプ回路ＯＰ１，ＯＰ２，ＯＰ３及び第２定電流回路２４は、バッテリ端子ＴBT及びグランド端子ＴGD間に電源電圧Ｖccが供給されているときに動作可能になるよう、電源ラインＬBT及びグランドラインＬGDに接続されているが、第１定電流回路２２及び第３定電流回路２６は、電源ラインＬBTのみに接続され、グランドラインＬGDに接続されるべき給電経路は、ＩＣパッケージ３０の外側に形成された専用の給電端子（以下、カット端子という）Ｔc1，Ｔc3に接続されている。
【００２３】
つまり、ＩＣパッケージ３０には、生成した電源電圧（直流定電圧）を出力する出力端子ＴO1〜ＴO3と、外部から電源電圧Ｖccの供給を受けるためのバッテリ端子ＴBT及びグランド端子ＴGDと、第１及び第３定電流回路２２，２６を接地するためのカット端子Ｔc1，Ｔc3とが形成され、このカット端子Ｔc1，Ｔc3をＥＣＵ２の回路基板のグランドパターンに接地するか否かによって、各定電流回路２２，２６の動作・非動作を設定できるようにされている。
【００２４】
そして、本実施例では、ＥＣＵ２に３つのＣＰＵ４，６，８が設けられ、オペアンプ回路ＯＰ１〜ＯＰ３によりこれら各ＣＰＵ４，６，８に供給する電源電圧を生成する必要があるため、電源ＩＣ１０の各カット端子Ｔc1，Ｔc3は、ＥＣＵ２の回路基板のグランドパターンに接地され、バッテリ端子ＴBTにバッテリ１２が接続されたときには、第２定電流回路２４だけでなく、第１定電流回路２２及び第３定電流回路２６にも定電流が流れ、３つのオペアンプ回路ＯＰ１〜ＯＰ３が全て動作して、各ＣＰＵ４，６，８に対して、必要な電源電圧（直流定電圧）を供給できるようにされている。
【００２５】
尚、基準電圧発生回路２８は、第２定電流回路２４により定電流が流され、その定電流から基準電圧を生成するよう構成されており、第２定電流回路２４の動作時には常に基準電圧を発生できるよう、グランドラインＬGDに接続されている。そして、基準電圧発生回路２８からの出力（基準電圧Ｖref ）は、各オペアンプ回路ＯＰ１〜ＯＰ３の非反転入力端子（＋）に入力され、各オペアンプ回路ＯＰ１〜ＯＰ３は、その基準電圧Ｖref から、出力端子と反転入力端子（−）との間に接続された帰還用の抵抗Ｒ１，Ｒ３，Ｒ５、及び、反転入力端子（−）とグランドラインＬGDとの間に接続された接地用の抵抗Ｒ２，Ｒ４，Ｒ６にて下記のように決定される電源電圧（直流定電圧）を生成する。
【００２６】
オペアンプ回路ＯＰ１出力５Ｖ＝Ｖref ・（Ｒ１＋Ｒ２）／Ｒ２
オペアンプ回路ＯＰ２出力３Ｖ＝Ｖref ・（Ｒ３＋Ｒ４）／Ｒ４
オペアンプ回路ＯＰ３出力３Ｖ＝Ｖref ・（Ｒ５＋Ｒ６）／Ｒ６
次に、図３は、オペアンプ回路ＯＰ１とこれに定電流を流す第１定電流回路２２の構成を表す電気回路図である。
【００２７】
図３に示す如く、オペアンプ回路ＯＰ１は、入力段に差動増幅器３２を、次段に差動増幅器３２からの出力を増幅する共通エミッタ増幅器３４を、出力段にプッシュプル出力回路３６を、夫々備えた周知のものである。
即ち、オペアンプ回路ＯＰ１において、差動増幅器３２は、エミッタが抵抗Ｒ30を介して電源ラインＬBTに接続され、ベースが第１定電流回路２２内で定電流を流すＰＮＰトランジスタＴｒ21のベースに接続され、コレクタから第１定電流回路２２と同じ定電流を出力するＰＮＰトランジスタＴｒ30と、ベースが反転入力端子（−）及び非反転入力端子（＋）に夫々接続され、エミッタがＰＮＰトランジスタＴｒ30のコレクタに夫々接続された一対のＰＮＰトランジスタＴｒ31，Ｔｒ32と、コレクタがＰＮＰトランジスタＴｒ31，Ｔｒ32のコレクタに夫々接続され、エミッタがグランドラインＬGDに夫々接地され、ベースが互いに接続されると共に抵抗Ｒ31を介してグランドラインＬGDに接地された一対のＮＰＮトランジスタＴｒ33，Ｔｒ34と、ベースがＮＰＮトランジスタＴｒ33のコレクタに接続され、エミッタがＮＰＮトランジスタＴｒ33，Ｔｒ34のベースに接続され、コレクタが電源ラインＬBTに接続されたＮＰＮトランジスタＴｒ35とから構成されている。
【００２８】
また、共通エミッタ増幅器３４は、コレクタが電源ラインＬBT及びＮＰＮトランジスタＴｒ35のコレクタに接続され、ベースがＮＰＮトランジスタＴｒ34のコレクタに接続され、エミッタが抵抗Ｒ32を介してグランドラインＬGDに接地されたＮＰＮトランジスタＴｒ36と、エミッタが電源ラインＬBTに接続され、ベースが第１定電流回路２２内のＰＮＰトランジスタＴ21のベースに接続され、コレクタから第１定電流回路２２と同じ定電流を出力するＰＮＰトランジスタＴｒ37と、コレクタ及びベースがＰＮＰトランジスタＴｒ37のコレクタに接続されたＮＰＮトランジスタＴｒ38と、ベースがＮＰＮトランジスタＴｒ38のエミッタに接続され、コレクタがＮＰＮトランジスタＴｒ38のベースに接続され、エミッタが位相補償用のコンデンサＣ30とダイオードＤ30との並列回路を介して、ＮＰＮトランジスタＴｒ36のベース（換言すればＮＰＮトランジスタＴｒ34のコレクタ）に接続されたＮＰＮトランジスタＴｒ39と、コレクタが抵抗Ｒ33を介してＮＰＮトランジスタＴｒ39のベースに接続されると共に、ＮＰＮトランジスタＴｒ39のエミッタに直接接続され、エミッタがグランドラインＬGDに接地され、ベースがＮＰＮトランジスタＴｒ36のエミッタに接続されたＮＰＮトランジスタＴｒ40とから構成されている。
【００２９】
またプッシュプル出力回路３６は、コレクタが電源ラインＬBTに接続され、ベースがＮＰＮトランジスタＴｒ38のコレクタに接続されたＮＰＮトランジスタＴｒ41と、コレクタがグランドラインＬGDに接続され、ベースがＮＰＮトランジスタＴｒ40のコレクタに接続されたＰＮＰトランジスタＴｒ42と、これら各トランジスタＴｒ41，Ｔｒ42のエミッタ間に設けられた２つの抵抗Ｒ34，Ｒ35の直列回路と、これら２つの抵抗Ｒ34，Ｒ35の接続点と出力端子ＴO1とを接続する抵抗Ｒ36とから構成されている。
【００３０】
このように構成されたオペアンプ回路ＯＰ１では、第１定電流回路２２側のＰＮＰトランジスタＴｒ21に定電流が流れると、差動増幅器３２及び共通エミッタ増幅器３４内でこのＰＮＰトランジスタＴｒ21とカレントミラー回路を構成しているＰＮＰトランジスタＴｒ30及びＴｒ37に定電流が流れて、差動増幅器３２及び共通エミッタ増幅器３４が動作し、プッシュプル出力回路３６から非反転入力端子（−）と反転入力端子（＋）の電位差に対応した電圧が出力されることになる。
【００３１】
しかし、第１定電流回路２２内のＰＮＰトランジスタＴｒ21に電流が流れなければ、差動増幅器３２及び共通エミッタ増幅器３４にも電流が流れず、この結果、プッシュプル出力回路３６の出力トランジスタＴｒ41，Ｔｒ42に流れる電流も遮断されて、プッシュプル出力回路３６からの電圧出力が停止される。
【００３２】
従って、第１定電流回路２２への電源供給を遮断して、第１定電流回路２２に流れる定電流を遮断すれば、オペアンプ回路ＯＰ１に流れる電流を零にし、オペアンプ回路ＯＰ１からの電圧出力を停止できる。
一方、第１定電流回路２２において、ベースがオペアンプ回路ＯＰ１内のＰＮＰトランジスタＴｒ30，Ｔｒ37のベースに接続されるＰＮＰトランジスタＴｒ21は、２つのコレクタを有し、一方のコレクタには、抵抗Ｒ22を介して電源ラインＬBTが接続されると共に、エミッタがカット端子Ｔc1に接続されたＮＰＮトランジスタＴｒ22のコレクタに接続され、更に、エミッタが抵抗Ｒ21を介してカット端子Ｔc1に接続されたＮＰＮトランジスタＴｒ23のベースが接続されている。また、ＰＮＰトランジスタＴｒ21のもう一方のコレクタには、コレクタがカット端子Ｔc1に接続されたＰＮＰトランジスタＴｒ24のベースが接続されると共に、ＮＰＮトランジスタＴｒ23のコレクタが接続されている。そして、ＰＮＰトランジスタＴｒ21のエミッタは、電源ラインＬBTに直接接続され、ＮＰＮトランジスタＴｒ22のベースは、ＮＰＮトランジスタＴｒ23のエミッタに接続され、更に、ＰＮＰトランジスタＴｒ24のエミッタは、抵抗Ｒ23を介して、ＰＮＰトランジスタＴｒ21のベースに接続されている。
【００３３】
このように構成された第１定電流回路２２においては、バッテリ端子ＴBTがバッテリ１２の正極側に接続され、カット端子Ｔc1がＥＣＵ２のグランドパターンに接地されて、これら端子間に電源電圧Ｖccが印加されると、まず、起動用の抵抗Ｒ22の両端電圧が、電源電圧ＶccからＮＰＮトランジスタＴｒ23，Ｔｒ22のベース・エミッタ間電圧Ｖｆ分だけ減じた電圧（Ｖcc−２・Ｖｆ）となり、各ＮＰＮトランジスタＴｒ23，Ｔｒ22には、「（Ｖcc−２・Ｖｆ）／Ｒ22」のベース電流が流れて、各ＮＰＮトランジスタＴｒ23，Ｔｒ22がオンする。
【００３４】
そしてこのようにＮＰＮトランジスタＴ23，Ｔ22がオンすると、ＰＮＰトランジスタＴ24，延いてはＰＮＰトランジスタＴ21にもベース電流が流れて、これら各ＰＮＰトランジスタＴ24，Ｔ21もオン状態となり、各ＮＰＮトランジスタＴｒ23，Ｔｒ22に流れる電流ｉ23，ｉ22は、夫々、
ｉ23＝（Ｖcc−２・Ｖｆ）／Ｒ22＋ｉ22  ，  ｉ22＝Ｖｆ／Ｒ21
となり、この状態で安定する。
【００３５】
この結果、ＰＮＰトランジスタＴｒ21に流れるエミッタ電流は、上記電流ｉ22の２倍の電流値「２・Ｖｆ／Ｒ21」で安定し、オペアンプ回路ＯＰ１内のＰＮＰトランジスタＴｒ30及びＴｒ37にも、これと同じ定電流又はこれに対応した定電流が流れることになる。つまり、各ＰＮＰトランジスタＴｒ30，Ｔｒ37には、抵抗Ｒ30の値やＰＮＰトランジスタＴｒ21とＰＮＰトランジスタＴｒ30，Ｔｒ37とのエミッタ比によって、ＰＮＰトランジスタＴｒ21のエミッタ電流とは異なることはあるものの、そのエミッタ電流に対応した一定の電流が流れる。
【００３６】
しかし、カット端子Ｔc1がＥＣＵ２のグランドパターンに接地されず、オープン状態にされると、バッテリ端子ＴBTがバッテリ１２の正極側に接続されても、第１定電流回路２２内では電流経路が形成されず、ＰＮＰトランジスタＴｒ21に定電流が流れることはない。そして、このようにＰＮＰトランジスタＴｒ21に定電流が流れなければ、オペアンプ回路ＯＰ１に流れる電流も零となり、オペアンプ回路ＯＰ１からの電圧出力は停止される。
【００３７】
そして、オペアンプ回路ＯＰ３及び第３定電流回路２６も、上記オペアンプ回路ＯＰ１及び第１定電流回路２２と同様に構成されており、第３定電流回路２６に接続されたカット端子Ｔc3がＥＣＵ２のグランドパターンに接地されれば、第３定電流回路２６及びオペアンプ回路ＯＰ３に電流が流れて、オペアンプ回路ＯＰ３から電源電圧が出力され、カット端子Ｔc3がオープン状態にされれば、第３定電流回路２６及びオペアンプ回路ＯＰ３に電流が流れず、オペアンプ回路ＯＰ３からの電圧出力が停止される。
【００３８】
尚、オペアンプ回路ＯＰ２及び第２定電流回路２６も、上記オペアンプ回路ＯＰ１及び第１定電流回路２２と略同様に構成されており、第２定電流回路２６がカット端子に接続される代わりに、グランドラインＬGDに接続される点のみが異なる。
【００３９】
以上説明したように、本実施例の電源ＩＣ１０は、３つのＣＰＵ４，６，８に対して個々に電源供給を行うために３つのオペアンプ回路ＯＰ１〜ＯＰ３と定電流回路２２〜２６とを内蔵しているものの、ＩＣパッケージ３０の外部に形成されたカット端子Ｔc1，Ｔc3を接地するかオープン状態にするかによって、表１に記載のように、オペアンプ回路ＯＰ１，ＯＰ３にて生成した電源電圧５Ｖ，３Ｖを出力するか否かを切り換えることができる。
【００４０】
【表１】
0003840757.tif 000002
【００４１】
従って、本実施例の電源ＩＣ１０によれば、表１に記載のように、上記３つのＣＰＵ４，６，８を全て備えた本実施例のＥＣＵ２からＣＰＵ４，８のいずれか一つ又はその両方を除去した低機能のＥＣＵで使用する場合でも、出力端子Ｔ01，ＴO3からの電圧出力を停止させることによって、安全に使用することができる。
【００４２】
また、本実施例では、出力端子ＴO1，ＴO3からの電圧出力を停止させる際には、カット端子Ｔc1，Ｔc3をオープン状態にして、第１及び第３定電流回路２２，２６の電流経路を遮断するように構成されているため、出力端子ＴO1，ＴO3からの電圧出力を停止させた際には、その出力端子に対応したオペアンプ回路ＯＰ１，ＯＰ３及び定電流回路２２，２６に流れる電流を夫々零にすることができる。
【００４３】
よって、本実施例によれば、出力端子ＴO1，ＴO3からの電圧出力を停止させた際に、その電源電圧を生成するための回路に不要な電流が流れて、電源ＩＣ１０の消費電力が不必要に増加するようなことはなく、電源ＩＣ１０を、電源電圧の生成に必要な最小の消費電力量で効率よく動作させることができる。そして、このように電源ＩＣ１０を効率よく動作させることができるので、電源ＩＣ１０の発熱量も不必要に増大することはなく、ＣＰＵの数を減らして機能を制限したＥＣＵにおいて、その動作に不必要な発熱対策を行う必要がない。
【００４４】
また、特に、本実施例では、出力端子ＴO1，ＴO3からの電圧出力を停止させるカット端子Ｔc1，Ｔc3を、対応する定電流回路２２，２６の低電位側（グランド側）に接続し、カット端子Ｔc1，Ｔc3をＥＣＵ２の回路基板のグランドパターンに接地するか否かによって、出力端子ＴO1，ＴO3からの電圧出力を切り換えるように構成されているため、電源ＩＣ１０が組み込まれる回路基板側では、各出力端子ＴO1，ＴO3に対応した位置にグランドパターンを形成しておけばよく、正の電源電圧を供給するために正の電源パターンを引き回す必要がないため、回路基板の設計を簡単に行うことができる。また、電源パターンの引き回しによるノイズ対策のために、回路基板にノイズ吸収用のコンデンサを設ける必要もないため、ＥＣＵの製造コストも低減できる。
【００４５】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、３つの出力端子ＴO1〜ＴO3を有し、そのうちの２つの出力端子ＴO1，ＴO3から電源電圧を出力させるか否かを切換可能な電源ＩＣについて説明したが、電源ＩＣに設ける出力端子（延いては、定電流回路及びオペアンプ回路）の個数や、電圧出力を停止可能な出力端子の個数（換言すれば、カット端子の個数）は、電源ＩＣを共用する装置の種類に応じて適宜設定すればよく、例えば、電源ＩＣに設けた全ての出力端子からの出力を停止できるように、出力端子の数とカット端子の数とを一致させるようにしてもよい。
【００４７】
また上記のように定電流回路２２，２６の低電位側にカット端子Ｔｃ１，Ｔｃ３を接続した電源ＩＣ１０の場合、カット端子Ｔｃ１，Ｔｃ２をオープン状態にすれば、出力端子ＴＯ１，ＴＯ３からの電圧出力を停止させることができるが、出力端子ＴＯ１，ＴＯ３からの電圧出力を停止させる際には、例えば、カット端子Ｔｃ１，Ｔｃ３を、バッテリ端子ＴＢＴに短絡させてもよい。つまり、このようにしても、定電流回路２２，２６、延いてはオペアンプ回路ＯＰ１，ＯＰ３に流れる電流を零にして、出力端子ＴＯ１，ＴＯ３からの電圧出力を停止できる。但し、上記実施例のように定電流回路２２，２６の低電位側にカット端子Ｔｃ１，Ｔｃ３を接続した電源ＩＣ１０において、カット端子Ｔｃ１，Ｔｃ３をバッテリ端子ＴＢＴに短絡させることにより、出力端子ＴＯ１，ＴＯ３からの電圧出力を停止させる場合には、カット端子Ｔｃ１，Ｔｃ３とバッテリ端子ＴＢＴとを、短絡用の信号線或いは回路基板側の配線パターン（換言すれば正の電源パターン）にて短絡する必要があり、この短絡経路には高周波ノイズが重畳されやすいことから、この短絡経路を、ノイズ対策用のコンデンサ等を介して、回路基板のグランドパターンに接地する必要はある。
【００４８】
また次に、電源ＩＣに組み込むオペアンプ回路は、従来より安定化電源として使用されているオペアンプ回路であればいかなる回路であっても使用でき、また、定電流回路についても、そのオペアンプ回路を定電流駆動できる定電流回路であれば、いかなる回路であっても使用できる。
【００４９】
例えば、図４（ａ）〜（ｃ）は、定電流回路の他の構成例を表しているが、これら各図に示すように、定電流回路の電流経路をカット端子Ｔｃに接続して、定電流回路をＩＣパッケージの外側で接地するか否かによって定電流回路の動作・非動作を切り換えることができるようにすれば、上記実施例と同様の効果を得ることができる。
【００５０】
ここで、図４（ａ）に示す定電流回路は、定電流出力用のＰＮＰトランジスタＴｒ51に一つのコレクタを有するトランジスタを使用したものであり、そのエミッタは、電源ラインＬBTに接続され、コレクタは、エミッタが抵抗Ｒ51を介してカット端子Ｔｃに接続されたＮＰＮトランジスタＴｒ52のコレクタに接続されると共に、コレクタがカット端子Ｔｃに直接接続されたＰＮＰトランジスタＴｒ54のベースに接続されている。また、ＰＮＰトランジスタＴｒ51のベースには、抵抗Ｒ55を介してＰＮＰトランジスタＴｒ54のエミッタが接続されている。また、ＮＰＮトランジスタＴｒ52のベースは、抵抗Ｒ52を介して電源ラインＬBTに接続されると共に、コレクタがカット端子Ｔｃに接続されたＰＮＰトランジスタＴｒ53のエミッタに接続され、更に、このＰＮＰトランジスタＴｒ53のベースは、抵抗Ｒ53を介して電源ラインＬBTに接続されると共に、抵抗Ｒ54を介してカット端子Ｔｃに接続されている。
【００５１】
このように構成された図４（ａ）の定電流回路においては、バッテリ端子ＴBTとカット端子Ｔｃとの間に電源電圧Ｖccが印加されれば、ＰＮＰトランジスタＴｒ51の電流経路に配置された抵抗Ｒ51の両端電圧が、抵抗Ｒ53と抵抗Ｒ54とにより電源電圧Ｖccを分圧した電圧Ｖｘとなり、ＰＮＰトランジスタＴｒ51に流れる電流ｉは、Ｖｘ／Ｒ51で安定し、上記実施例と同様、ＰＮＰトランジスタＴｒ51に流れる定電流ｉによって、オペアンプ回路に定電流を流すことができる。また、カット端子Ｔｃをオープン状態にすれば、ＰＮＰトランジスタＴｒ51に流れる電流ｉ、延いてはオペアンプ回路に流れる電流を遮断することができる。
【００５２】
また、図４（ｂ）に示す定電流回路は、上記図４（ａ）の定電流回路と同様、定電流出力用のＰＮＰトランジスタＴｒ61に一つのコレクタを有するトランジスタを使用したものであり、そのエミッタは、電源ラインＬBTに接続され、ベースには、抵抗Ｒ61を介してＰＮＰトランジスタＴｒ62のエミッタが接続され、コレクタには、ＮＰＮトランジスタＴｒ62のベースが接続されると共に、抵抗Ｒ62を介してカット端子Ｔｃが接続されている。そして、ＰＮＰトランジスタＴｒ62のコレクタは、カット端子Ｔｃに接続されている。
【００５３】
このように構成された図４（ｂ）の定電流回路においては、バッテリ端子ＴBTとカット端子Ｔｃとの間に電源電圧Ｖccが印加された場合、抵抗Ｒ61における電圧降下を無視すれば、ＰＮＰトランジスタＴｒ61に流れる電流ｉは、ｉ＝（Ｖcc−２・Ｖｆ）／Ｒ62で安定することになり、上記実施例と同様、ＰＮＰトランジスタＴｒ61に流れる定電流ｉによって、オペアンプ回路に定電流を流すことができる。また、カット端子Ｔｃをオープン状態にすれば、ＰＮＰトランジスタＴｒ61に流れる電流ｉ、延いてはオペアンプ回路に流れる電流を遮断することができる。
【００５４】
また次に、図４（ｃ）に示す定電流回路は、上記各定電流回路と同様、定電流出力用のＰＮＰトランジスタＴｒ71に一つのコレクタを有するトランジスタを使用したものであり、そのエミッタは、電源ラインＬBTに接続され、コレクタは、エミッタが抵抗Ｒ71を介してカット端子Ｔｃに接続されたＮＰＮトランジスタＴｒ72のコレクタに接続されると共に、コレクタがカット端子Ｔｃに直接接続されたＰＮＰトランジスタＴｒ75のベースに接続されている。また、ＰＮＰトランジスタＴｒ71のベースには、抵抗Ｒ74を介してＰＮＰトランジスタＴｒ75のエミッタが接続されている。また、ＮＰＮトランジスタＴｒ72のベースは、エミッタがカット端子に接続されたＮＰＮトランジスタＴｒ73のベース及びコレクタに接続され、ＮＰＮトランジスタＴｒ73のベース及びコレクタは、エミッタが抵抗Ｒ72を介して電源ラインＬBTに接続されたＰＮＰトランジスタＴｒ74のコレクタに接続されている。また更に、このＰＮＰトランジスタＴｒ74のベースは、ダイオードＤ71，Ｄ72の直列回路を介して電源ラインＬBTに接続されると共に、抵抗Ｒ73を介してカット端子Ｔｃに接続されている。尚、ダイオードＤ71，Ｄ72は、夫々、電源ラインＬBT側をアノード、ＰＮＰトランジスタＴｒ74のベース側をカソードとして、互いに直列接続されている。
【００５５】
このように構成された図４（ａ）の定電流回路においては、バッテリ端子ＴBTとカット端子Ｔｃとの間に電源電圧Ｖccが印加されれば、ダイオードＤ71，Ｄ72の両端電圧が２・Ｖｆ（Ｖｆはダイオードの順方向電圧であり、トランジスタのベース・エミッタ間電圧と同じである）となり、抵抗Ｒ72の両端電圧はＶｆとなる。従って、ＰＮＰトランジスタＴｒ74，ＮＰＮトランジスタＴｒ73に流れる電流ｉは「Ｖｆ／Ｒ72」となる。そして、ＮＰＮトランジスタＴｒ73とＮＰＮトランジスタＴｒ72とはカレントミラー回路を構成しているため、ＮＰＮトランジスタＴｒ72、延いては、ＰＮＰトランジスタＴｒ71にも、これと同電流ｉが流れ、この電流ｉにより、オペアンプ回路に定電流を流すことができる。また、カット端子Ｔｃをオープン状態にすれば、ＰＮＰトランジスタＴｒ71に流れる電流ｉ、延いてはオペアンプ回路に流れる電流を遮断することができる。
【図面の簡単な説明】
【図１】  実施例の自動車用電子制御装置（ＥＣＵ）の構成を表すブロック図である。
【図２】  実施例の電源ＩＣの構成を表す概略構成図である。
【図３】  実施例の第１定電流回路及びオペアンプ回路の構成を表す電気回路図である。
【図４】  定電流回路の他の構成例を表す電気回路図である。
【符号の説明】
２…ＥＣＵ（自動車用電子制御装置）    ４，６，８…ＣＰＵ
１０…電源ＩＣ（多出力電源装置）    １２…バッテリ
ＯＰ１，ＯＰ２，ＯＰ３…オペアンプ回路    ２８…基準電圧発生回路
２２…第１定電流回路    ２４…第２定電流回路    ２６…第３定電流回路
３０…ＩＣパッケージ    ＴO1，ＴO2，ＴO3…出力端子
ＴBT…バッテリ端子    ＴGD…グランド端子
Ｔc1，Ｔc3…カット端子（給電端子）
【図１】
0003840757.tif 000003
【図２】
0003840757.tif 000004
【図３】
0003840757.tif 000005
【図４】
0003840757.tif 000006