(57)【特許請求の範囲】
【請求項１】
少なくとも１つの第１金属層を通して製作されるデバイスを有するウェーハ上に金属キャパシタを形成する方法であって、
（１）第１絶縁層を設けるステップと、
（２）前記第１絶縁層上に第１金属プレートを形成するステップと、
（３）前記第１金属プレート上に誘電材料を設けるステップと、
（４）前記誘電材料上に第２絶縁層を形成するステップと、
（５）前記誘電材料を介した前記第１金属プレート上方の前記第２絶縁層内にキャパシタ・トレンチを形成するステップと、
（６）前記第２絶縁層および前記誘電材料内に、前記トレンチに離間して、前記第１金属プレートの縁部に接触するバイアを形成するステップと、
（７）前記バイアおよび前記キャパシタ・トレンチ内に金属を付着させ、前記キャパシタ・トレンチ内に第２金属プレートを形成するステップと
を含む、方法。
【請求項２】
少なくとも１つの第１金属層を通して製作されるデバイスを有するウェーハ上に金属キャパシタを形成する方法であって、
（１）第１絶縁層を設けるステップと、
（２）前記第１絶縁層上に第１金属プレートを形成するステップと、
（３）前記第１金属プレート上に誘電材料を設けるステップと、
（４）前記誘電材料上に第２絶縁層を形成するステップと、
（５）前記第２絶縁層および前記誘電材料内に、前記第１金属プレートの縁部に接触するバイアを形成するステップと、
（６）前記誘電材料を介した前記第１金属プレート上方の前記第２絶縁層内に、前記バイアに離間して、キャパシタ・トレンチを形成するステップと、
（７）前記バイアおよび前記キャパシタ・トレンチ内に金属を付着させ、前記キャパシタ・トレンチ内に第２金属プレートを形成するステップと
を含む、方法。
【請求項３】
少なくとも１つの第１金属層を通して製作されるデバイスを有するウェーハ上に金属キャパシタを形成する方法であって、
（１）第１絶縁層を設けるステップと、
（２）前記第１絶縁層上に第１金属プレートを形成するステップと、
（３）前記第１金属プレート上に誘電材料を設けるステップと、
（４）第１フォトレジスト層を設けるステップと、
（５）前記第１フォトレジスト層をパターニングするステップと、
（６）前記誘電材料をエッチングして、前記誘電材料内に、前記第１金属プレートの縁部に接触するバイアを形成するステップと、
（７）前記誘電材料上に残った前記第１フォトレジスト層を除去するステップと、
（８）前記誘電材料上および前記バイア内に第２絶縁層を形成するステップと、
（９）第２フォトレジスト層を設けるステップと、
（１０）前記第２絶縁層内に前記バイアへと延びるバイア・トレンチと該バイア・トレンチに離間してキャパシタ・トレンチとを形成するステップであって、前記誘電材料が前記トレンチに対するエッチ・ストップとして作用するステップと、
（１１）前記第２絶縁層上に残った前記第２フォトレジストを除去するステップと、
（１２）前記バイア、前記バイア・トレンチおよび前記キャパシタ・トレンチ内に金属を付着させ、前記キャパシタ・トレンチ内に第２金属プレートを形成するステップと
を含む、方法。
【請求項４】
少なくとも１つの第１金属層を通して製作されるデバイスを有するウェーハ上に金属キャパシタを形成する方法であって、
（１）第１絶縁層を設けるステップと、
（２）前記第１絶縁層上に第１金属プレートを形成するステップと、
（３）前記第１絶縁層および前記第１金属プレート上に第２絶縁層を形成するステップと、
（４）第１フォトレジスト層を付着させるステップと、
（５）前記第１金属プレート上方の前記第２絶縁層を除去するために、前記第１フォトレジスト層をパターニングするステップと、
（６）前記第１金属プレート上方の前記第２絶縁層をエッチングして除去し、それによってキャパシタ・トレンチを形成するステップと、
（７）前記第２絶縁層上に残った前記第１フォトレジスト層を除去するステップと、
（８）前記第１金属プレート上に誘電材料を設けるステップであって、前記第２絶縁層上および前記キャパシタ・トレンチ内に、薄い高誘電率材料を付着させるステップと、
（９）第２フォトレジスト層を付着させるステップと、
（１０）前記第２フォトレジスト層をパターニングするステップと、
（１１）前記薄い高誘電率材料および前記第２絶縁層をエッチングして、前記薄い高誘電率材料および前記第２絶縁層内に、前記キャパシタ・トレンチに離間して、前記第１金属プレートの縁部に接触するバイアを形成するステップと、
（１２）前記薄い高誘電率材料上に残った前記第２フォトレジスト層を除去するステップと、
（１３）前記バイアおよび前記キャパシタ・トレンチ内に金属を付着させ、前記キャパシタ・トレンチ内に第２金属プレートを形成するステップと
を含む、方法。
【請求項５】
前記第２金属プレートを形成するステップが、
ａ．前記第２絶縁層上と、前記バイア内とに、バリア層を設けるステップと、
ｂ．前記バリア層上に銅シード層を付着させるステップと、
ｃ．前記銅シード層を覆って銅層を電解めっきするステップと、
ｄ．前記ウェーハの表面を平坦化するために、前記銅層、前記バリア層、および前記銅シード層を前記第２絶縁層の表面まで除去するステップと
を含む、請求項１〜４のいずれか１項に記載の方法。
【請求項６】
前記誘電材料を設けるステップが、誘電率が５を超える誘電材料を付着させることを含む、請求項１〜４のいずれか１項に記載の方法。
【請求項７】
前記第１絶縁層を設けるステップが、ＳｉＯ２、フッ素化ＳｉＯ２（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エーロゲル、水素化シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、およびＳｉＯｘＣｙＨｚからなる群から選択された絶縁材料を付着させることを含む、請求項１〜４のいずれか１項に記載の方法。
【請求項８】
前記第１金属プレートを形成するステップが、タングステンから作成された第１金属プレートを形成することを含む、請求項１〜４のいずれか１項に記載の方法。
【請求項９】
前記バイアを形成するステップが、前記第１絶縁層を通して前記金属層にまで延びるバイアを形成するステップ
を含む、請求項１〜４のいずれか１項に記載の方法。
【請求項１０】
前記第１金属プレートを形成するステップおよび前記誘電材料を設けるステップが、
ｉ．第２金属層を付着させるステップと、
ｉｉ．前記第２金属層上に前記誘電材料の層を付着させるステップと、
ｉｉｉ．単一のマスクを使用して、前記第１金属プレートが形成されるように前記誘電材料の層および前記第２金属層をエッチングするステップと
を含む、請求項１〜４のいずれか１項に記載の方法。
【請求項１１】
さらに、前記誘電材料を設けるステップ後に前記第１金属プレートおよび前記誘電材料上にエッチ・ストップ層を付着させるステップを含む、請求項１〜４のいずれか１項に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェーハ上のメタライザーション層にキャパシタを製作することに関し、より具体的には、半導体ウェーハ上でメタライゼーション層を製作する際に銅デュアル・ダマシン・プロセスの一部として作成される金属キャパシタに関する。
【０００２】
【従来の技術】
チップ構成要素のフロント・エンド・オブ・ザ・ライン（ＦＥＯＬ）が次第により小さく、より多数に、より複雑に、より高速になるにつれて、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）層の数が増加した。ＦＥＯＬデバイスのサイズおよび密度のため、ＢＥＯＬ層内の相互接続配線の幅、したがって断面積が減少した。しかし、断面積などを減少させると、従来使用されたアルミニウム相互接続配線の抵抗が増大する。したがって最近は、銅の抵抗品質がより低いという理由で、ＢＥＯＬ構造で銅を使用する動きがある。銅を使用するには、銅デュアル・ダマシン製造技法に基づいた全体的に新しい製作技術を採用することが必要となる。
【０００３】
過去において、半導体チップ用の減結合キャパシタは、パッケージング内に配置されていた。しかし、半導体チップが現在動作する高周波が与えられた場合、パッケージング内に配置されるにあたり、減結合キャパシタ用導電パスが長いことは、しばしば受け入れることができない。減結合キャパシタ用の導電パス長を低減することが必要になると共に、半導体チップのＢＥＯＬ層上の相互接続に対するアルミニウム反応性イオン・エッチング・プロセスから銅デュアル・ダマシン相互接続へ移行することによって、新規のチップ・レベルの集積減結合キャパシタ構造とその製作方法が必要となる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、半導体チップ上の金属層内に金属キャパシタを製作する方法およびデバイスを提供することである。
【０００５】
本発明の他の目的は、銅デュアル・ダマシン製造プロセスの一部としてチップ上に金属キャパシタを製作する方法を提供することである。
【０００６】
別の目的は、銅デュアル・ダマシン製造プロセスの一部として半導体チップ上に高精度金属キャパシタを製作する方法を提供することである。
【０００７】
【課題を解決するための手段】
そのような目的および他の目的は、少なくとも１つの金属レベルを通して製作されるデバイスを有するウェーハ上に金属キャパシタを形成する方法を提供することによって達せられる。方法は、絶縁層を付着するステップと、絶縁層上に第１金属プレートを形成するステップと、次いで第１金属プレートの頂部上に誘電材料を設けるステップとを含む。次いでバイアを、誘電材料を通して延在し、かつ第１金属プレートに接触するように形成する。最後に、金属をバイア内および第１絶縁材料の頂部上に付着させて、第２金属プレートを形成する。
【０００８】
本発明の他の態様では、本発明は、半導体ウェーハのメタライゼーション層内に製作されたキャパシタを提供する。キャパシタは、絶縁層と、導電材料から作成され絶縁層の第１の側に配置された第１プレートとを含む。第１プレートはショルダを有する。さらに、キャパシタは、ショルダを除いて第１プレートを覆う誘電材料と、誘電材料を通過して下方に向かい、第１プレートのショルダを含むバイアとを有する。金属スタッドは、バイア内でショルダに接触するように配置される。第２プレートは、誘電材料が第１プレートと第２プレートの間に配置されるように、誘電材料に隣接して配置される。
【０００９】
【発明の実施の形態】
本発明は、ＢＥＯＬデュアル・ダマシン製作プロセスの際にメタライゼーション層内に作成される埋込み金属キャパシタである。
【００１０】
図１ないし図６は、本発明のキャパシタを製造する一方法を示す。キャパシタは、半導体チップ１９上の金属層内に製作するが、そのようなチップの一部を図１に示す。通常、チップ１９は、少なくとも第１金属層２１を通して製作されたデバイスを有する。金属層２１は、金属相互接続２３および２４が埋め込まれ、かつ不動態化された絶縁層２２を有する。第１絶縁層２５、たとえばＳｉＯ2、フッ素化ＳｉＯ2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エーロゲル、水素化シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、または同様の材料を、第１金属層２１上に形成する。好ましくは、第１絶縁層２５は、低Ｋ（たとえば、好ましくは３．０未満の）誘電率の絶縁体から作成する。キャパシタの埋込み金属プレートとして働くことになる金属プレート２７を、従来の付着ステップおよびエッチング・ステップを使用して形成する。プレート２７は、隣接する金属と両立し、かつ良好な導電率を有するタングステンまたは同様の高融点金属とすることができる。さらに、プレート２７は、様々な製作ステップの際にキャパシタ絶縁体をその頂部上で破壊する粒界成長または粒界移動を生じない材料から形成するべきである。誘電層２９を第１金属層２１およびプレート２７の上に配設する。本発明のこの実施形態では、誘電層２９は、後述するように、エッチ・ストップおよびキャパシタ誘電体として働く。誘電層２９は、窒化ケイ素（ＳｉＮxＨy）、炭化ケイ素（ＳｉＣxＨy）、二酸化ケイ素（ＳｉＯ2）または他の同様の材料から作成する。好ましくは、誘電層２９は、比較的Ｋが高い（たとえば５を超える）誘電率の絶縁体である。
【００１１】
図２を参照すると、次のステップでは、相互接続２３および２４のそれぞれの直接上方で第１金属層２１に対する接触部を設けるために、バイア３５および３７を形成する。バイア３５および３７の形成は、フォトレジストを付着させ、バイア３５および３７の形成のために用意するマスクでフォトパターニングし、エッチングによりバイア３５および３７を形成し、次いでフォトレジストを除去することによって行う。フォトレジストを付着させ、マスクでフォトパターニングし、エッチングし、フォトレジストを除去する技法は周知であるので、プロセスを考察するたびに、バイアまたはトレンチを形成するプロセス全体の完全な説明または図示を与えることはない。後に詳述するように、バイア３７は、下方にある金属相互接続２４と埋込み金属プレート２７を接続する金属（たとえばタングステンまたは銅）スタッドを受けるために形成する。この点について、バイア３７は、誘電層２９の部分２９Ａが下側のプレート２７の上方で除去されてショルダ２７Ａを露出するように形成する。バイア３５は、典型的な垂直相互接続または金属層２１と上側金属層との間のスタッドを受ける。
【００１２】
図３を参照すると、次いで、第１絶縁層２５と同一のまたは異なる材料の第２絶縁層３９を誘電層２９上に、ならびにバイア３５および３７内に付着させる。好ましくは、層３９も比較的Ｋが低い（たとえば３．０未満の）材料であるべきである。
【００１３】
図４を参照すると、次いで、トレンチ４１、４２、および４３を適切なフォトパターニングによって絶縁層３９内に形成する。同一のステップにおいてバイア３５および３７は、下方に絶縁層２５を通ってそれぞれ金属相互接続２３および２４まで延在する。部分２９Ａにある誘電層２９は、トレンチ４１のエッチングを止めるエッチ・ストップとして作用する。バイア３５および３７は、図２に示した先行するエッチング・ステップで誘電層２９内に形成されているので、エッチングは、バイア３５および３７の両方で金属相互接続２３および２４まで継続することになる。トレンチ４２および４３はバイア３５および３７より幅が広くてよく、通常図４に示すようにバイアと完全に位置合わせされることはない。
【００１４】
図４に示したエッチング・ステップは、それがキャパシタ誘電体として働く部分２９Ａを劣化させないように、選択性の高いものでなくてはならない。トレンチ４１、４２、および４３、ならびに金属層２１までの延長バイア３５および３７を形成するために使用するエッチング・プロセスの特性は、それが絶縁体３９および２５を効果的にエッチングするが、タングステン・プレート２７または誘電層２９に対してはあまりエッチング効果がないようなものである。この点について、誘電層２９が窒化ケイ素または同様の材料から作成されるとき、図４に示すステップに適するエッチングは、従来のパーフルオロカーボン（ＰＦＣ）またはヒドロフルオロカーボン（ＨＦＣ）エッチングを使用して実現できる。
【００１５】
図５に示すように、次のステップは、絶縁層３９の頂部上、バイア３５および３７内、ならびにトレンチ４１、４２、および４３内にバリア層５１を付着させる。好ましい実施形態では、バリア層５１は、Ｔａ、ＴａＮ、ＷＮ、ＴｉＮ、ＴａＳｉＮ、ＴｉＳｉＮ、およびスパッタ銅シード層のうちの１つ以上から作成できる。一般に、高融点金属、高融点金属シリサイドまたは高融点金属窒化物、あるいはこれらの組合せからなる任意の組合せを、バリア層５１用に使用できる。バリア層５１はこの時点までに形成された構造を包み、その結果、最終ステップで電解めっきされる銅から構造が分離される。銅の薄いシード層は、その上に銅が核形成する表面を生成するように設計される。いくつかの事例では、バリア層５１にシード層を含める必要がないこともある。次いで銅層５３を、バリア層５１上に電解めっきする。
【００１６】
キャパシタ構造の最後の製作ステップでは、図６に示すように、銅層５３を平坦化ステップによって表面５５まで下方に除去する。好ましい実施形態では、平坦化ステップは従来の化学機械研磨（ＣＭＰ）ステップである。平坦化ステップによって、余分な銅が絶縁層３９のレベル５５まで下方に除去される。これによって、銅スタッド６１および６３からトレンチ４１内の上側プレート５９が効果的に分離される。上側プレート５９は、容量性構造（capacitive structure）の頂部プレートを形成する。層５３は銅から作成することが好ましいが、本発明はそれに限定されるものではない。したがって、アルミニウム、アルミニウム銅合金、および他の金属が層５３に使用できる。層５３を銅から作成しないときは、通常、バリア層５１の一部としてスパッタ・シード層を設ける必要はない。
【００１７】
このようにして、完全な基本キャパシタ構造が図６に出現し、底部プレート２７、頂部プレート５９、およびそれらの間に配置された誘電層２９Ａを含むことになる。絶縁層２５および誘電層２９Ａは、ほぼ完全に底部プレート２７を囲み、それをプレート５９との電気的接触から分離する。ショルダ２７Ａのみが、バイア３７に向かうように露出したプレート２７の部分である。ショルダおよびエッジ２７Ａによって、バイア３７内のスタッド６３との電気的接触部が作成される。層５１Ａは、銅層５３を電解めっきする前に付着させるバリア層５１の一部であり、それ自体が導電層である。したがって、図６に示す容量性構造は、ウェーハ上の回路構成の残り部分に対する相互接続に向けて準備されることになる。プレート５９の表面６６は上側プレート５９に対する接触部を提供し、バイア３７内のスタッド６３は下側プレート２７に対する接触部を提供する。
【００１８】
これまでに説明した製作プロセスに追加のステップを含めることによって、上述した容量性構造を作成する方法の有用な変形形態が提供される。本発明の第２の実施形態は、第２絶縁層３９を形成する前にキャパシタ誘電体２９をパターニングするための第２のマスクおよびエッチング・ステップを追加することによって実現される。図２を参照すると、第２のマスクおよびエッチング・ステップによって誘電層２９の部分２９Ｂおよび２９Ｃが除去される。図７は、そのマスクおよびエッチング・ステップの後で、かつ第２絶縁層３９を塗布させる前のウェーハを示す。キャパシタ誘電体２９は、好ましくは高誘電率材料であるので、この変形形態によって相互接続間の配線間容量が低減される。
【００１９】
図１ないし図６に示したバイアの第１集積スキームに対する代替形態を、図８および図９に示す。この実施形態では、下側プレート２７を製作し、誘電層２９および絶縁層３９を付着させた後、フォトレジスト層８０を絶縁層３９上に設ける。次いで、図８に示すように、フォトレジスト層８０をフォトパターニングして、バイア３５および３７を形成する。
【００２０】
図９を参照すると、次いで、図４に関して前述したように、絶縁層３９、誘電層２９、および第１絶縁層２５を通して下方へ、バイア３５および３７をそれぞれ相互接続２３および２４までエッチングする。このようにして、バイア３５および３７は、単一のマスクで相互接続２３および２４まで達するように形成される。次いで、別のフォトレジスト層（図示せず）を塗布し、フォトパターニングして、トレンチ４１、４２、および４３を形成し、それによって図４に示したものと同一の構造を作成する。その後、チップ１９は、図５および図６に示した上述のプロセス・ステップに従って完成させる。
【００２１】
図１ないし図６ならびに図８および図９に示したプロセスに従って形成したキャパシタ構造はかなり効果的に機能し、かつ容易に製造可能であるが、半導体チップ１９の金属配線間の容量およびクロストークが、望ましい場合よりも大きくなる可能性が存在する。これは、誘電層２９の誘電率が比較的高いこと、および、半導体チップ１９の金属配線間に誘電層２９が位置することによって起こる。図１０および図１１に示す本発明の実施形態は、その潜在的な欠点を克服するように設計されている。
【００２２】
この実施形態では、下側プレート２７を形成する金属層（図示せず）および誘電層２９を付着させる。次いで、フォトレジストの層（図示せず）を塗布し、単一マスクを使用してパターニングし、エッチングして図１０に示すように金属／誘電体スタックを形成する。フォトレジストを剥離した後、絶縁層３９を付着させる。次いで、フォトレジスト層８０を絶縁層３９上に付着させ、パターニングして図１０に示すようにバイア３５および３７を形成する。次いでバイア３５および３７を、図９に関して先に説明したように、相互接続２３および２４まで下方にエッチングする。次いで、図１１に示すように、かつ図９に関して先に説明したように、トレンチ４１、４２、および４３を絶縁層３９内に形成する。最後に、図５および図６で先に説明し図示したように、半導体チップ１９を完成させる。
【００２３】
図１ないし図６に示した方法の別の変形形態を図１２および図１３に示す。この方法は、下側プレート２７および誘電層２９が単一マスクでパターニングされるという点で、図１０および図１１に示した方法と同様である。したがって、配線間には高Ｋ誘電体はない。しかし、この実施形態は、低Ｋ誘電体エッチ・ストップ層８２が第１絶縁層２５および下側プレート２７／誘電層２９スタックの上に付着されるという点で、図１０および図１１に示した実施形態とは異なる。エッチ・ストップ層８２に適する材料には、通常約２０〜５０ｎｍの厚さで付着されるＳｉＣxＨyおよびＳｉＯxが含まれる。その後、絶縁層３９をエッチ・ストップ層８２上に付着させ、パターニングして前述のようにバイア３５および３７、ならびにトレンチ４１、４２、および４３を形成する。トレンチ４１、４２、および４３の形成には、図１３に示すようにトレンチ内のエッチ・ストップ層８２を除去することが含まれる。次いで、図１ないし図６に関して上述したプロセス・ステップに従って、チップ１９の製作が完成する。
【００２４】
エッチ・ストップ層８２を設ける利点は、後続のプロセス・ステップで絶縁層３９内に形成される金属配線構造（図示せず）の深さを正確に制御できることである。このことは、その中に配線構造が形成される絶縁層３９内でのトレンチの形成がエッチ・ストップ層８２上で停止することによって行われる。トレンチ深さ、したがって配線構造厚さを制御することによって、厚さが変動する配線構造から生ずる可能性のある配線間の容量結合を阻止する、または大幅に低減する。
【００２５】
図１４ないし図２２に、図６に示したものと基本的に同様の容量性構造を製作する本方法の別の実施形態を示す。図１４は、少なくとも第１金属層１７４を通して製作されたデバイスを有する半導体チップ１７２の一部分の断面図を示す。通常、層１７４は絶縁層１７５を有し、その中に金属相互接続１７６および１７８が形成されている。第１のステップは、先に説明したように、絶縁層１８０を付着させ、次いで、通常タングステンまたはプレート２７に適する他の金属からなる金属プレート１８２をパターニングすることである。絶縁層２５に使用した材料を絶縁層１８０に使用できる。次いで、絶縁層１８０と同一または異なる材料からなる第２絶縁層１８４をチップ１７２上に付着させる。最後に、フォトレジスト層１８６を塗布する。
【００２６】
図１５を参照すると、フォトパターニングを行って、絶縁層１８４内にキャパシタ・トレンチ１８８および金属配線トレンチ１９０を作成する。次いで、フォトレジスト層１８６を除去する。
【００２７】
次いで、高誘電率材料の薄い層１９２（図１６）を絶縁層１８４上および金属プレート１８２の露出部分上に付着させる。層２９に使用したタイプの材料を層１９２に使用できる。
【００２８】
図１７に示すように、第２フォトレジスト層１９４を付着させる。次いで、フォトレジスト層１９４をパターニングして、誘電層１９２で止まるバイア１９６および１９８を作成する。次いで、図１８に示すように、バイア１９６および１９８を、それらが相互接続１７６および１７８上で止まるように高Ｋ誘電層１９２および絶縁層１８０を通して延長する。バイア１９６は、金属プレート１８２のショルダ１８２Ａを露出するようにサイズ設定される。次いで、フォトレジスト層１９４を除去して、図１９に示す構造に達する。
【００２９】
次いで、バリア層２００（図２０）を誘電層１９２上、およびバイア１９６および１９８を定義する表面上に付着させる。バリア層２００は、先述したように、バリア層５１と同一の材料、たとえばＴａＮの薄い層および薄いスパッタ銅シード層から作成する。次のステップで、バリア層２００上に銅層２０２を厚い層で電解めっきする（図２１）。先に示したように、層２０２は銅以外の材料から作成可能であり、その場合は通常バリア層２００はスパッタ銅シード層を含まない。
【００３０】
図２２に示すように、次いで、チップ１７２を化学機械研磨または他の方法を使用して平坦化して、チップ１７２の表面から余分な金属を除去し、バリア層２００および誘電層のうち上方で水平に延在する部分を除去して、表面２０３で止める。このプロセスによって、下側プレート１８２、誘電層１９２Ａ、および上側プレート２０４を有する、仕上がったキャパシタができる。下側キャパシタ・プレート１８２のショルダ１８２Ａは、スタッド２０６との、すなわちバイア１９６内の金属との電気的な接触部を形成する。したがって、キャパシタは、チップ１７２の回路構成の残り部分との接続に向けて準備されることになる。上側プレート２０４との接触部はプレートの頂部表面２０４Ａ上に作成され、下側プレート１８２との接触部はバイア１９６内のスタッド２０６の頂部表面２０６Ａに作成される。
【００３１】
本発明は、理想的には、銅デュアル・ダマシン製作プロセスで使用するのに適合する。しかし、上述したダマシン金属構造のすべて、たとえば相互接続２３または金属層５３は、銅だけではない、任意の適切な金属から作成できる。銅を使用しないときは、銅シード層を省くことを含めて、下方にあるバリア層、たとえばバリア層５１の組成を変更することが望ましい場合がある。
【００３２】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３３】
（１）少なくとも１つの金属レベルを通して製作されるデバイスを有するウェーハ上に金属キャパシタを形成する方法であって、
ａ．第１絶縁層を設けるステップと、
ｂ．前記第１絶縁層の頂部上に第１金属プレートを形成するステップと、
ｃ．前記第１金属プレートの頂部上に誘電材料を設けるステップと、
ｄ．前記誘電材料を通して延在し、かつ前記第１金属プレートと接触するバイアを形成するステップと、
ｅ．前記バイア内、および第２金属プレートを形成するよう前記誘電材料の頂部上に金属を付着させるステップと
を含む方法。
（２）前記ステップｅが、
ａ．前記誘電材料上に第２絶縁層を形成するステップと、
ｂ．前記誘電材料が前記トレンチと前記第１金属プレートの間に残るように前記第２絶縁層内にキャパシタ・トレンチを形成するステップと、
ｃ．前記第２絶縁層および前記誘電材料内に、前記金属プレートと接触するバイア・トレンチを形成するステップと、
ｄ．前記第２金属プレートを形成するステップと
を含む、上記（１）に記載の方法。
（３）前記ステップｄおよびｅが、
ａ．前記誘電材料上に第２絶縁層を形成するステップと、
ｂ．前記第２絶縁層および前記誘電材料を通して、前記第１金属プレートと接触するように前記バイアを形成するステップと、
ｃ．前記誘電材料が前記トレンチと前記第１金属プレートの間に残るように、前記第２絶縁層内で前記第１金属プレートの上方にトレンチを形成するステップと、
ｄ．前記トレンチ内に前記第２金属プレートを形成するステップと
を含む、上記（１）に記載の方法。
（４）前記ステップｄおよびｅが、
ａ．第１フォトレジスト層を設けるステップと、
ｂ．前記第１フォトレジスト層内にバイアをフォトパターニングするステップと、
ｃ．前記誘電材料を通して前記バイアを延長し、前記第１金属プレートに接触させるステップと、
ｄ．余分のフォトレジストを除去するステップと、
ｅ．第２絶縁層を設けるステップと、
ｆ．第２フォトレジスト層を設けるステップと、
ｇ．前記第２絶縁層内にトレンチおよび前記バイアを形成するステップであって、前記誘電材料が前記トレンチに対するエッチ・ストップとして作用するステップと、
ｈ．余分のフォトレジストを除去するステップと
を含む、上記（１）に記載の方法。
（５）前記付着ステップｅが、
ａ．前記誘電材料上、および前記バイア内に、バリア層を設けるステップと、
ｂ．前記バリア層上に銅シード層を付着させるステップと、
ｃ．前記銅シード層を覆って銅層を電解めっきするステップと、
ｄ．前記ウェーハを平坦化して、前記銅電解めっき層、前記バリア層、および前記銅シード層の余分な部分を除去するステップと
を含む、上記（１）に記載の方法。
（６）前記ステップｄおよびｅを実行する前に前記誘電材料の一部を除去するステップをさらに含む上記（１）に記載の方法。
（７）前記ステップｃないしｅが、
ａ．前記第１絶縁材料および前記第１金属プレート上に第２絶縁層を形成するステップと、
ｂ．フォトレジスト層を付着させるステップと、
ｃ．前記フォトレジスト層をフォトパターニングして、前記第１プレート上方の前記第２絶縁層を除去するステップと、
ｄ．前記ウェーハをエッチングして、前記第１プレート上方の前記フォトレジスト層および前記第２絶縁層を除去し、それによってキャパシタ・プレート・トレンチを形成するステップと、
ｅ．残っている第１フォトレジスト層を除去するステップと、
ｆ．薄い高誘電率材料を付着させるステップと、
ｇ．第２フォトレジスト層を付着させるステップと、
ｈ．前記第２フォトレジスト層内の少なくとも１つのバイアをフォトパターニングするステップと、
ｉ．前記バイアが前記第１金属プレートと接触するように、バイアが前記フォトレジスト層のフォトパターニングされた前記部分を通して、前記薄い高誘電率材料および前記第２絶縁材料を通して前記バイアを形成するステップと、
ｊ．残っている前記第２フォトレジスト層を除去するステップと
を含む、上記（１）に記載の方法。
（８）ステップｈが、前記バイアが前記第１金属プレートに接触し、かつ前記第１絶縁層を通って少なくとも１つの金属層に接触するように、前記第２絶縁層を通して、前記高誘電率材料を通る前記バイアをエッチングすることを含む、上記（７）に記載の方法。
（９）前記ステップｃが、誘電率が５を超える誘電材料を付着させることを含む、上記（１）に記載の方法。
（１０）前記ステップａが、ＳｉＯ2、フッ素化ＳｉＯ2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エーロゲル、水素化シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、およびＳｉＯxＣyＨzからなる群から選択された絶縁材料を付着させることを含む、上記（１）に記載の方法。
（１１）前記ステップｂが、タングステンから作成された第１プレートを形成することを含む、上記（１）に記載の方法。
（１２）前記ステップｄが、
ｉ．前記誘電層上に第２絶縁層を設けるステップと、
ｉｉ．単一のマスクを使用して前記第１金属プレートに接触するように、前記第２絶縁層、前記誘電層、および前記第１絶縁層を通る前記バイアを形成するステップと
を含む、上記（１）に記載の方法。
（１３）前記ステップｂおよびｃが、
ｉ．金属層を付着させるステップと、
ｉｉ．前記金属層の頂部上に前記誘電材料の層を付着させるステップと、
ｉｉｉ．単一のマスクを使用して、前記第１金属プレートが形成されるように前記誘電材料層および前記金属層をエッチングするステップと
を含む、上記（１）に記載の方法。
（１４）さらに、前記ステップｄの前に前記第１金属プレートおよび前記誘電材料上にエッチ・ストップ層を付着させるステップを含む、上記（１）に記載の方法。
（１５）さらに、前記ステップｅ後に前記金属を平坦化するステップを含む、上記（１）に記載の方法。
（１６）半導体ウェーハのメタライゼーション層内に製作されたキャパシタであって、
ａ．第１絶縁層と、
ｂ．導電材料から形成され、前記第１絶縁層の第１の側に配置され、ショルダを有する第１プレートと、
ｃ．前記ショルダを除いて、前記第１プレートを覆う誘電材料と、
ｄ．前記誘電材料を通過して下方に向かい、前記第１プレートの前記ショルダを含むバイアと、
ｅ．前記ショルダに接触する、前記バイア内の金属スタッドと、
ｆ．前記誘電材料が前記第１プレートと前記第２プレートとの間に配置されるように、導電材料から作成され、前記誘電材料に隣接して配置された第２金属プレートと
を含むキャパシタ。
（１７）さらに、スタッドと前記第２プレートを分離する第２絶縁層を含む、上記（１６）に記載のキャパシタ。
（１８）さらに、相互接続を有するメタライゼーション層を含み、前記スタッドが前記相互接続に接触する、上記（１６）に記載のキャパシタ。
（１９）前記第１プレートが高融点金属から作成された、上記（１６）に記載のキャパシタ。
（２０）前記第２プレートが銅から作成され、前記デバイスがさらに、前記誘電層から前記第２プレートを分離し、かつ前記第２絶縁層から前記スタッドを分離し、それによって前記銅の第２プレートから前記誘電層および前記第２絶縁層を保護するバリア層を含む、上記（１６）に記載のキャパシタ。
（２１）前記第１絶縁層および前記第２絶縁層が、ＳｉＯ2、フッ素化ＳｉＯ2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エーロゲル、水素化シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、およびＳｉＯxＣyＨzからなる群から選択された材料から構成される、上記（１６）に記載のキャパシタ。
（２２）前記誘電材料が、ＳｉＮxＨy、ＳｉＣxＨy、およびＳｉＯ2から構成される群から選択された１つまたは複数の材料である、上記（１６）に記載のキャパシタ。
（２３）前記第１プレートが外側縁を有し、前記誘電材料が前記外側縁を越えて延びることのない、上記（１６）に記載のキャパシタ。
（２４）さらに、前記第１プレートおよび前記誘電材料を覆うエッチ・ストップ層を含む、上記（１６）に記載のキャパシタ。
（２５）上記（１６）ないし（２４）のいずれか一項に記載されたキャパシタを含む、半導体デバイス。
【図面の簡単な説明】
【図１】本発明の半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製造する一方法のステップの断面概略図である。
【図２】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製造する一方法の図１に続くステップの断面概略図である。
【図３】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製造する一方法の図２に続くステップの断面概略図である。
【図４】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製造する一方法の図３に続くステップの断面概略図である。
【図５】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製造する一方法の図４に続くステップの断面概略図である。
【図６】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製造する一方法の図５に続くステップであり、得られた構造を示す断面概略図である。
【図７】図１ないし図６に示す製造方法に含まれるとき第２の有用な代替方法提供する追加のステップを示す図である。
【図８】本発明の金属キャパシタを製作する別の方法のステップの断面概略図である。
【図９】金属キャパシタを製作する別の方法の図８に続くステップの断面概略図である。
【図１０】金属キャパシタを製作する別の方法の図９に続くステップの断面概略図である。
【図１１】金属キャパシタを製作する別の方法の図１０に続くステップであり、得られた構造を示す断面概略図である。
【図１２】金属キャパシタを製作する別の方法の初期のステップの断面概略図である。
【図１３】金属キャパシタを製作する別の方法の図１２に続くステップの断面概略図である。
【図１４】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法のステップの断面概略図である。
【図１５】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図１４に続くステップの断面概略図である。
【図１６】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図１５に続くステップの断面概略図である。
【図１７】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図１６に続くステップの断面概略図である。
【図１８】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図１７に続くステップの断面概略図である。
【図１９】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図１８に続くステップの断面概略図である。
【図２０】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図１９に続くステップの断面概略図である。
【図２１】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図２０に続くステップの断面概略図である。
【図２２】半導体ウェーハ上のメタライゼーション層内に金属キャパシタを製作するまた別の方法の図２１に続くステップであり、得られた構造を示す断面概略図である。
【符号の説明】
１９  チップ
２１  金属層
２２  絶縁層
２３  相互接続
２４  相互接続
２５  絶縁層
２７  プレート
２７Ａ  ショルダ
２９  誘電層
２９Ａ  部分
２９Ｂ  部分
２９Ｃ  部分
３５  バイア
３７  バイア
３９  絶縁層
４１  トレンチ
４２  トレンチ
４３  トレンチ
５１Ａ  層
５５  表面
５９  プレート
６１  スタッド
６３  スタッド
６６  表面
１７２  チップ
１７４  金属層
１７５  絶縁層
１７６  相互接続
１７８  相互接続
１８０  絶縁層
１８２  金属プレート
１８２Ａ  ショルダ
１８４  絶縁層
１９０  トレンチ
１９２  誘電層
１９４  フォトレジスト層
１９６  バイア
１９８  バイア
２００  バリア層
２０２  銅層
【図１】
0003778487.tif 000002
【図２】
0003778487.tif 000003
【図３】
0003778487.tif 000004
【図４】
0003778487.tif 000005
【図５】
0003778487.tif 000006
【図６】
0003778487.tif 000007
【図７】
0003778487.tif 000008
【図８】
0003778487.tif 000009
【図９】
0003778487.tif 000010
【図１０】
0003778487.tif 000011
【図１１】
0003778487.tif 000012
【図１２】
0003778487.tif 000013
【図１３】
0003778487.tif 000014
【図１４】
0003778487.tif 000015
【図１５】
0003778487.tif 000016
【図１６】
0003778487.tif 000017
【図１７】
0003778487.tif 000018
【図１８】
0003778487.tif 000019
【図１９】
0003778487.tif 000020
【図２０】
0003778487.tif 000021
【図２１】
0003778487.tif 000022
【図２２】
0003778487.tif 000023