(57)【特許請求の範囲】
【請求項１】
サンプリング周波数ｆｓａのクロックに同期した一定周期毎に入力信号を平均化するアナログ移動平均フィルタを用いて、アナログ入力信号を移動平均処理すると共に、
該移動平均処理後のアナログ入力信号をＡ／Ｄ変換器にてＡ／Ｄ変換し、
更に、前記サンプリング周波数ｆｓａのｎ倍（但し、ｎは値１を含む正の整数）のサンプリング周波数ｆｓｄで入力データをサンプリングして該サンプリングにより得られた過去複数回分のサンプリングデータの平均値を演算するデジタル移動平均フィルタにて、前記Ａ／Ｄ変換により得られたデジタルデータを移動平均処理する、
ことにより、前記アナログ入力信号から不要な高周波信号成分を除去したデジタルデータを生成することを特徴とするフィルタリング方法。
【請求項２】
遅延ユニットを複数段縦続接続してなるパルス遅延回路に対して、アナログ入力信号を、前記各遅延ユニットの遅延時間を制御する信号として入力すると共に、前記パルス遅延回路にパルス信号を入力して該パルス信号を前記各遅延ユニットの遅延時間にて順次遅延しながら伝送させ、
サンプリング周波数ｆｓｔａｄのクロックに同期した一定周期毎に、前記パルス遅延回路内で前記パルス信号が通過した遅延ユニットの段数をカウントすることにより、前記アナログ入力信号の信号レベルを表すデジタルデータを生成し、
更に、前記サンプリング周波数ｆｓｔａｄのｎ倍（但し、ｎは値１を含む正の整数）のサンプリング周波数ｆｓｄで入力データをサンプリングして該サンプリングにより得られた過去複数回分のサンプリングデータの平均値を演算するデジタル移動平均フィルタにて、前記カウントにより得られたデジタルデータを移動平均処理する、
ことにより、前記アナログ入力信号から不要な高周波信号成分を除去したデジタルデータを生成することを特徴とするフィルタリング方法。
【請求項３】
サンプリング周波数ｆｓａのクロックに同期した一定周期毎に、アナログ入力信号を平均化するアナログ移動平均フィルタと、
該アナログ移動平均により平均処理されたアナログ入力信号をデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器にてＡ／Ｄ変換されたデジタルデータを、前記サンプリング周波数ｆｓａのｎ倍（但し、ｎは値１を含む正の整数）のサンプリング周波数ｆｓｄでサンプリングし、該サンプリングにより得られた過去複数回分のサンプリングデータの平均値を演算するデジタル移動平均フィルタと、
を備えたことを特徴とするフィルタ機能を有するＡ／Ｄ変換装置。
【請求項４】
前記デジタル移動平均フィルタは、前記アナログ移動平均フィルタのサンプリング周波数ｆｓａと同じサンプリング周波数ｆｓｄで動作し、且つ、前記サンプリングにより得られたサンプリングデータの過去２回分の平均値を演算することを特徴とする請求項３記載のフィルタ機能を有するＡ／Ｄ変換装置。
【請求項５】
アナログ入力信号の信号レベルに応じた遅延時間で入力パルスを遅延させて出力する遅延ユニットが複数段縦続接続され、パルス信号を各遅延ユニットの遅延時間にて順次遅延しながら伝送させるパルス遅延回路と、サンプリング周波数ｆｓｔａｄのクロックに同期した一定周期毎に、前記パルス遅延回路内で前記パルス信号が通過した遅延ユニットの段数をカウントするカウント手段とを備え、該カウント手段によるカウント値を前記アナログ入力信号の信号レベルを表すデジタルデータとして出力する、フィルタ機能付き時間Ａ／Ｄ変換器と、
該時間Ａ／Ｄ変換器から出力されるデジタルデータを、前記サンプリング周波数ｆｓｔａｄのｎ倍（但し、ｎは値１を含む正の整数）のサンプリング周波数ｆｓｄでサンプリングし、該サンプリングにより得られた過去複数回分のサンプリングデータの平均値を演算するデジタル移動平均フィルタと、
を備えたことを特徴とするフィルタ機能を有するＡ／Ｄ変換装置。
【請求項６】
前記デジタル移動平均フィルタは、前記時間Ａ／Ｄ変換器のサンプリング周波数ｆｓｔａｄと同じサンプリング周波数ｆｓｄで動作し、且つ、前記サンプリングにより得られたサンプリングデータの過去２回分の平均値を演算することを特徴とする請求項５記載のフィルタ機能を有するＡ／Ｄ変換装置。
【請求項７】
前記カウント手段は、
前記パルス遅延回路内でのパルス信号の到達位置を所定ビットのデジタルデータに変換するエンコーダと、
該エンコーダにより前記サンプリング周波数ｆｓｔａｄのクロックに同期して変換されたデジタルデータの最新値と前回値との差を演算する演算手段と、
を備え、前記時間Ａ／Ｄ変換器は、前記演算手段による演算結果を、前記アナログ入力信号の信号レベルを表すデジタルデータとして出力することを特徴とする請求項５又は請求項６記載のフィルタ機能を有するＡ／Ｄ変換装置。
【請求項８】
前記パルス遅延回路は、
前記遅延ユニットがリング状に連結されることにより前記パルス信号を周回させるリングディレイラインからなり、
前記カウント手段は、
前記リングディレイラインでのパルス信号の到達位置を所定ビットのデジタルデータに変換して出力するエンコーダと、
前記リングディレイラインでのパルス信号の周回回数を検出するカウンタと、
前記サンプリング周波数ｆｓｔａｄのクロックに同期して、前記エンコーダからの出力を下位ビットデータ、前記カウンタによるカウント値を上位ビットデータとするデジタルデータを取り込み、該デジタルデータの最新値と前回値との差を演算する演算手段と、
を備え、前記時間Ａ／Ｄ変換器は、前記演算手段による演算結果を、前記アナログ入力信号の信号レベルを表すデジタルデータとして出力することを特徴とする請求項５又は請求項６記載のフィルタ機能を有するＡ／Ｄ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ入力信号から不要な高周波信号成分を除去したデジタルデータを生成するフィルタリング方法及びフィルタ機能を有するＡ／Ｄ変換装置に関する。
【０００２】
【従来の技術】
従来より、例えば、マイクロコンピュータ等からなる制御装置において、制御対象の動作状態等を検出する各種センサからの検出信号（アナログ入力信号Ｖｉｎ）を取り込む際には、図１２（ａ）に示すように、アナログＣＲフィルタ３と、Ａ／Ｄ変換器４と、デジタル移動平均フィルタ６とからなるＡ／Ｄ変換装置が使用されている。
【０００３】
ここで、デジタル移動平均フィルタ６は、Ａ／Ｄ変換器４によるＡ／Ｄ変換結果であるデジタルデータＤａｄから不要なノイズ成分（高周波信号成分）を除去するためのものであり、例えば、図１２（ｃ）に示すように、Ａ／Ｄ変換器４からのデジタルデータＤａｄを、一定周期のクロックＣＫＳＤに同期して動作する複数段のラッチ回路ＬＴで順次ラッチし、各ラッチ回路ＬＴからの出力をアダー回路ＡＤＤで加算することにより、デジタルデータＤａｄを移動平均処理するように構成される。
【０００４】
つまり、デジタル移動平均フィルタ６では、複数段のラッチ回路ＬＴを用いることにより、クロックＣＫＳＤに同期してデジタルデータＤａｄを順次サンプリングし、そのサンプリングした過去複数回分のデジタルデータＤａｄをアダー回路ＡＤＤで加算することにより、デジタルデータＤａｄの平均化し、これを、真のＡ／Ｄ変換結果を表すデジタルデータＤＴとして出力するのである。
【０００５】
尚、デジタル移動平均フィルタ６は、図１２（ｃ）に示したようなデジタル回路ではなく、制御装置を構成するマイクロコンピュータの演算処理（所謂なまし処理）により実現されることもある。
一方、アナログＣＲフィルタ３は、Ａ／Ｄ変換器４を用いてアナログ入力信号ＶｉｎをＡ／Ｄ変換する際、アナログ入力信号Ｖｉｎの周波数がＡ／Ｄ変換器４のサンプリング周波数ｆａｄの１／２以上になると、高周波信号成分の折り返し現象（エイリアシング）が発生するので、アナログ入力信号ＶｉｎからＡ／Ｄ変換器４のサンプリング周波数ｆａｄの１／２以上の周波数成分を除去するために、Ａ／Ｄ変換器４の前段に所謂前置フィルタとして設けられるものである。
【０００６】
そして、このアナログＣＲフィルタ３は、例えば、図１２（ｂ）に示すように、オペアンプＯＰ１の非反転入力端子（＋）をグランドに接地し、オペアンプＯＰ１の反転入力端子（−）と出力端子との間にコンデンサＣ１及び抵抗Ｒ１を並列に接続し、入力信号（アナログ）を抵抗Ｒ２を介してオペアンプＯＰ１の反転入力端子（−）に入力するように構成される。
【０００７】
つまり、このアナログＣＲフィルタ３は、抵抗Ｒ１，Ｒ２の抵抗値とコンデンサＣ１の容量と決まる時定数にてアナログ入力信号Ｖｉｎを積分処理することにより、Ａ／Ｄ変換器４に入力されるアナログ入力信号Ｖｉｎの周波数を、周知の「サンプリングの定理」に則って、Ａ／Ｄ変換器４のサンプリング周波数ｆａｄの１／２未満に制限するのである。
【０００８】
【発明が解決しようとする課題】
ところで、上記のように構成された従来のフィルタ機能を有するＡ／Ｄ変換装置においては、デジタル移動平均フィルタ６による信号の減衰量が、そのサンプリング周波数ｆｓｄ（クロックＣＫＳＤの周波数）のｎ倍（ｎは値１を含む正の整数）の周波数域で極めて小さく（略零）なり、この周波数域では不要な信号成分が通過することになるため、前置フィルタとして用いるアナログＣＲフィルタ３の周波数対減衰量特性を、カットオフ周波数を超える周波数領域で減衰量ができるだけ急峻に変化するようにする必要があり、このためには、アナログＣＲフィルタ３の次数を高くしたり、そのカットオフ周波数をより低くする必要があった。
【０００９】
つまり、図１３（ａ）は、サンプリング周波数ｆｓｄを１００ｋＨｚとし、過去１６回分のデジタルデータを平均化する移動平均処理を２回行うデジタル移動平均フィルタ６の周波数対減衰量特性を表しているが、この図から明らかなように、サンプリング周波数ｆｓｄを１００ｋＨｚとしたデジタル移動平均フィルタ６では、１００ｋＨｚ、２００ｋＨｚ、３００ｋＨｚ…というように、サンプリング周波数ｆｓｄのｎ倍の周波数域で減衰量が略零となってしまい、この周波数域では不要な信号成分を除去することができなくなる。
【００１０】
このため、例えば、アナログＣＲフィルタ３に次数の低いフィルタ（具体的にはＣＲ一次フィルタ）を用いた場合には、図１３（ｂ）に一点鎖線で示すように、デジタル移動平均フィルタ６で生じる高周波信号通過域（ｎ×ｆｓｄの周波数域）での信号減衰量を充分大きくすることができず、この周波数域で不要な高周波信号成分が通過してしまうことになる。
【００１１】
従って、この問題を防止するには、アナログＣＲフィルタ３の次数をできるだけ高くして、デジタル移動平均フィルタ６で減衰させることのできない高周波信号成分をアナログＣＲフィルタ３で減衰させる必要があるが、このためには、図１２（ｂ）に示したようなフィルタを多段接続する必要があり、アナログＣＲフィルタ３、延いては、Ａ／Ｄ変換装置の大型化を招き、また、Ａ／Ｄ変換装置のコストアップにも繋がるという問題が発生する。
【００１２】
また、デジタル移動平均フィルタ６で減衰させることのできない高周波信号成分をアナログＣＲフィルタ３で減衰させるには、アナログＣＲフィルタ３のカットオフ周波数をより低くする方法もあるが、カットオフ周波数を低くするには、アナログＣＲフィルタ３を構成するコンデンサＣの容量や抵抗Ｒの抵抗値を大きくしなければならず、このような対策でも、アナログＣＲフィルタ３、延いては、Ａ／Ｄ変換装置の大型化を招き、Ａ／Ｄ変換装置のコストアップに繋がるという問題がある。
【００１３】
尚、図１３（ａ）、（ｂ）に示すデジタル移動平均フィルタの周波数対減衰量特性において、デジタル移動平均フィルタ６のサンプリング周波数ｆｓｄ（１００ｋＨｚ）よりも低周波側で減衰量が所定周波数間隔で最大（無限大）になっているのは、デジタル移動平均フィルタ６が実行する移動平均処理によるものであり、減衰量のピークの数は、平均化するデジタルデータの数に対応する。具体的には、デジタル移動平均フィルタ６が平均化するデジタルデータの数が「２」（つまり過去２回分の平均化）であれば、減衰量のピークの数は「１」となり、平均化するデジタルデータの数が「４」（つまり過去４回分の平均化）であれば、減衰量のピークの数は「３」となる。
【００１４】
従って、図１３（ａ）、（ｂ）は、横軸に周波数を対数表示し、縦軸に減衰量を線形表示したものであるため、サンプリング周波数：１００ｋＨｚ以下の周波数領域で生じる減衰量のピークの数は判りにくいが、実際には、デジタル移動平均フィルタ６が平均化するデジタルデータの数が「１６」であるため、減衰量が最大となるピークの数は「１５」となり、そのピークは、サンプリング周波数ｆｓｄ（１００ｋＨｚ）を１６当分した周波数間隔（６．２５ｋＨｚ）で現れる（後述実施例で説明する図３参照）。このため、デジタル移動平均フィルタのカットオフ周波数は、平均化するデジタルデータの数（デジタルデータのサンプリング数）が多い程、低くなる。
【００１５】
本発明は、上記問題に鑑みなされたものであり、前置フィルタとしてアナログＣＲフィルタを用いることなく、デジタル移動平均フィルタで減衰させることのできない不要な高周波信号成分を減衰させることのできるフィルタリング方法及びフィルタ機能を有するＡ／Ｄ変換装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載のフィルタリング方法においては、まず、サンプリング周波数ｆｓａのクロックに同期した一定周期毎に入力信号を平均化するアナログ移動平均フィルタを用いて、アナログ入力信号を移動平均処理する。そして、その移動平均処理後のアナログ入力信号をＡ／Ｄ変換器にてＡ／Ｄ変換し、更に、サンプリング周波数ｆｓａのｎ倍（但し、ｎは値１を含む正の整数）のサンプリング周波数ｆｓｄで動作するデジタル移動平均フィルタにより、Ａ／Ｄ変換結果であるデジタルデータを移動平均処理する。
【００１７】
つまり、本発明方法では、前置フィルタとして、従来のようなアナログＣＲフィルタを用いるのではなく、アナログ移動平均フィルタを用いる。
これは、アナログ移動平均フィルタは、サンプリング周波数ｆｓａのクロックに同期した一定周期毎に入力信号を平均化するものであるので、サンプリング周波数ｆｓａのｎ倍（例えば、サンプリング周波数ｆｓａが１００ｋＨｚであれば、１００ｋＨｚ、２００ｋＨｚ、３００ｋＨｚ…）の周波数域で減衰量が最大（理論上は無限大）となるためである（後述実施例で説明する図２（ａ）参照）。
【００１８】
つまり、本願発明者らは、デジタル移動平均フィルタでは、そのサンプリング周波数ｆｓｄのｎ倍の周波数域で減衰量が最小（略零）となるのに対し、アナログ移動平均フィルタでは、そのサンプリング周波数ｆｓａのｎ倍の周波数域で減衰量が無限大となるのに着目し、アナログ移動平均フィルタをＡ／Ｄ変換器の前置フィルタとして用いることにより、デジタル移動平均フィルタで生じる不要な信号通過域に対応する高周波信号成分を、アナログ移動平均フィルタのフィルタ特性で減衰させるようにしたのである。
【００１９】
そして、アナログ移動平均フィルタは、どのように構成しても、その動作特性から、サンプリング周波数ｆｓａのｎ倍の周波数域で減衰量が無限大となるため、前置フィルタとしてアナログＣＲフィルタを用いた従来装置のように、デジタル移動平均フィルタで生じる不要な信号通過域に対応する高周波信号成分を減衰させるために、フィルタの次数を高くするとか、カットオフ周波数を低くする、といった対策を施す必要がない。よって、本発明方法を利用すれば、ノイズの影響を受けることなく所望のＡ／Ｄ変換特性が得られるＡ／Ｄ変換装置を、従来に比べて簡単な構成で実現できることになる。
【００２０】
尚、本発明方法では、デジタル移動平均フィルタのサンプリング周波数ｆｓｄを、アナログ移動平均フィルタのサンプリング周波数ｆｓａのｎ倍に設定するものとしているが、これは、デジタル移動平均フィルタのサンプリング周波数ｆｓｄをこのように設定すれば、デジタル移動平均フィルタで生じる不要な信号通過域が、周波数「ｆｓａ×ｎ」を更にｎ倍した周波数域となり、アナログ移動平均フィルタで減衰量が無限大となる周波数域に必ず重なるためである。
【００２１】
ところで、アナログ移動平均フィルタは、サンプリング周波数ｆｓａのクロック一周期（サンプリング周期）毎に入力信号を平均化するものであることから、その動作特性は、次式(1) のように、連続関数ｘ(t) の所定時間ｔ〜（ｔ＋τ）の間の積分結果を時間τで除算したものと定義することができる。このため、アナログ移動平均フィルタは、次式(1) を満たすアナログ回路を用いて実現すればよいが、具体的には、例えば、特開平８−３２４０８号公報に開示されたディレイラインフィルタを用いることができる。
【００２２】
【数１】
0003775258.tif 000002
【００２３】
また、上式（１）で定義されるアナログ移動平均フィルタの位相周波数特性φａは、サンプリング周波数をｆｓａ、入力信号の周波数をｆとすれば、次式(2) のように表すことができ、入力信号に対して進み位相で、且つ、入力信号の周波数ｆに比例する直線特性を持つことになる。
【００２４】
φａ＝（１／２）×（１／ｆｓａ）×２πｆ  …(2)
これに対して、デジタル移動平均フィルタの位相周波数特性φｄは、サンプリング周波数をｆｓｄ、移動平均のデータ数をＮとすれば、次式(3) のように表すことができ、入力信号に対して遅れ位相で、且つ、入力信号の周波数ｆに比例する直線特性を持つことになる。
【００２５】
φｄ＝−（（Ｎ−１）／２×（１／ｆｓｄ）×２πｆ  …(3)
従って、本発明方法のように、アナログ移動平均フィルタとデジタル移動平均フィルタとを用いて、Ａ／Ｄ変換の前後で入力信号を移動平均処理するようにすれば、各フィルタで生じる位相変化を相殺して、得られるデジタルデータのアナログ入力信号に対する位相変化を少なくすることができる。
【００２６】
特に、後述するように、上記各サンプリング周波数ｆｓａ、ｆｓｂを同一周波数にし、デジタル移動平均フィルタでの移動平均のデータ数Ｎを２にすれば、各フィルタでの位相周波数特性を、位相のずれ方向（進み位相・遅れ位相）を除いて、完全に一致させることができ、この結果、最終的に得られるデジタルデータとアナログ入力信号との位相を完全に一致させることが可能になる。
【００２７】
尚、アナログ移動平均フィルタは、従来のアナログＣＲフィルタの代わりに用いるものであることから、Ａ／Ｄ変換器に入力されるアナログ入力信号の周波数をＡ／Ｄ変換器のサンプリング周波数の１／２以下（好ましくは１／５以下）に制限するよう構成することが望ましい。
【００２８】
つまり、アナログ移動平均フィルタのカットオフ周波数ｆｃは、サンプリング周波数ｆｓａに応じて変化し、ｆｃ＝０．４４×ｆｓａとなるが、Ａ／Ｄ変換器のサンプリング周波数ｆａｄには、余裕を見て、アナログ移動平均フィルタを通過してくるアナログ入力信号の最大周波数の５倍以上に設定することが望ましい。
【００２９】
一方、請求項２に記載のフィルタリング方法においては、遅延ユニットを複数段縦続接続してなるパルス遅延回路を用いて、アナログ入力信号をＡ／Ｄ変換し、更に、そのＡ／Ｄ変換結果であるデジタルデータを、デジタル移動平均フィルタにて、移動平均処理する。
【００３０】
また、パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換するに当たっては、アナログ入力信号を、パルス遅延回路に対して、各遅延ユニットの遅延時間を制御する信号として入力すると共に、パルス遅延回路にパルス信号を入力して、パルス信号を各遅延ユニットの遅延時間にて順次遅延しながら伝送させる。そして、サンプリング周波数ｆｓｔａｄのクロックに同期した一定周期毎に、パルス遅延回路内でパルス信号が通過した遅延ユニットの段数をカウントすることにより、アナログ入力信号の信号レベルを表すデジタルデータを生成する。
【００３１】
また、デジタル移動平均フィルタのサンプリング周波数ｆｓｄは、パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換する際のサンプリング周波数ｆｓｔａｄのｎ倍（但し、ｎは値１を含む正の整数）に設定する。
つまり、パルス遅延回路を本発明方法に従い動作させた場合、パルス信号がパルス遅延回路内の各遅延ユニットを通過する際の遅延時間は、アナログ入力信号の信号レベルに応じて変化し、アナログ入力信号に不要な高周波信号成分が重畳されていればその高周波ノイズ成分によって変動する。しかし、パルス信号が各遅延ユニットを通過するに従い、高周波ノイズ成分による変動成分は相殺され、パルス信号が複数の遅延ユニットを通過した際の各遅延ユニットでの平均遅延時間を見ると、高周波信号成分を除去した真のアナログ入力信号の信号レベルに対応するものとなる。
【００３２】
そこで、本発明方法では、パルス遅延回路を上記のように動作させ、サンプリング周波数ｆｓｔａｄの周期（サンプリング周期）で決まる一定時間毎にパルス遅延回路内でパルス信号が通過した遅延ユニットの段数をカウントすることにより、パルス信号が各遅延ユニットを通過するのに要した時間の移動平均をとり、これを、高周波ノイズ成分を除去したアナログ入力信号の真の信号レベルを表すデジタルデータとして出力するようにしているのである。
【００３３】
従って、本発明方法のように、パルス遅延回路内でパルス信号を伝送させた場合、パルス遅延回路は、請求項１に記載のアナログ移動平均フィルタとして機能することになり、サンプリング周波数ｆｓｔａｄの周期（サンプリング周期）で決まる一定時間内にパルス信号が通過した遅延ユニットの段数は、請求項１に記載のＡ／Ｄ変換器を用いて移動平均処理後のアナログ入力信号をＡ／Ｄ変換したデジタルデータに対応する。
【００３４】
つまり、本発明方法では、パルス遅延回路を用いて請求項１に記載のアナログ移動平均フィルタとＡ／Ｄ変換器とを実現し、それにより得られたＡ／Ｄ変換値であるデジタルデータを、デジタル移動平均フィルタにて移動平均処理するようにしているのである。
【００３５】
そして、本発明方法においても、パルス遅延回路を用いたアナログ入力信号の平均化により、その平均化に用いるサンプリング周波数ｆｓｔａｄのｎ倍の周波数域で減衰量が無限大となるフィルタ特性を実現できることから、請求項１に記載の発明方法と同様に、デジタル移動平均フィルタのサンプリング周波数ｆｓｄを、パルス遅延回路を用いてアナログ入力信号を平均化する際のサンプリング周波数ｆｓｔａｄのｎ倍に設定することにより、デジタル移動平均フィルタで生じる不要な信号通過域に対応する高周波信号成分を、パルス遅延回路を用いたアナログ入力信号の平均化動作によって充分減衰させることができ、上述した本発明の目的を達成することができる。
【００３６】
また、本発明方法においても、パルス遅延回路を用いて、サンプリング周波数ｆｓｔａｄのクロック一周期（サンプリング周期）毎に入力信号を平均化することから、その動作特性は、前述の(1) 式のように定義することができ、パルス遅延回路を用いて実現されるアナログ移動平均フィルタの位相周波数特性φｄは、前述の(2) 式のように、アナログ移動平均フィルタを単独で構成した場合と同様になる。
【００３７】
よって、本発明方法においても、請求項１に記載の発明方法と同様、デジタル移動平均フィルタを介して最終的に得られるデジタルデータのアナログ入力信号に対する位相変化を少なくすることができ、特に、各サンプリング周波数ｆｓｔａｄ、ｆｓｂを同一周波数にし、デジタル移動平均フィルタでの移動平均のデータ数Ｎを２にすれば、得られるデジタルデータとアナログ入力信号との位相を完全に一致させることができる。
【００３８】
また、本発明方法によれば、パルス遅延回路を用いて、請求項１に記載のアナログ移動平均フィルタとしての機能とＡ／Ｄ変換器としての機能を実現できることから、装置構成をより簡単にすることができ、請求項１記載の発明方法に比べて、Ａ／Ｄ変換装置をより小型化することができる。
【００３９】
尚、本発明方法の場合、アナログ移動平均フィルタとしての機能とＡ／Ｄ変換器としての機能とを、パルス遅延回路を用いて実現することから、アナログ移動平均フィルタとＡ／Ｄ変換器とのサンプリング周波数が一致することになる。そして、パルス遅延回路を用いて実現されるアナログ移動平均フィルタとしての機能においても、そのフィルタのカットオフ周波数ｆｃは、サンプリング周波数ｆｓｔａｄを用いて、ｆｃ＝０．４４×ｆｔａｄと表すことができるので、サンプリング周波数ｆｓｔａｄの１／２以上の高周波信号成分は、充分減衰されないままＡ／Ｄ変換され、低周波成分として折り返す（前述の折り返し現象，エイリアシング）ことが考えられる。
【００４０】
しかし、本発明方法では、Ａ／Ｄ変換により得られたデジタルデータを後段のデジタル移動平均フィルタを用いて移動平均処理するようにされているため、この処理によって、アナログ移動平均フィルタを用いた場合と同様に高周波信号成分を減衰させることができる。
【００４１】
また、本発明方法において、パルス遅延回路に対して、アナログ入力信号を各遅延ユニットの遅延時間を制御する信号として入力するのは、アナログ入力信号に応じて各遅延ユニットの遅延時間を制御するためであるが、その具体的な入力方法としては、遅延ユニットをゲート回路にて構成し、アナログ入力信号を各ゲート回路の駆動電圧としてパルス遅延回路に入力するようにしてもよく、あるいは、遅延ユニットをゲート回路にて構成し、アナログ入力信号を各遅延ユニットに流す駆動電流を制御する信号としてパルス遅延回路に入力するようにしてもよい。
【００４２】
つまり、ゲート回路は、駆動電圧や駆動電流が大きい程高速に動作することから、遅延ユニットをゲート回路にて構成し、アナログ入力信号を、そのゲート回路の駆動電圧若しくは駆動電流制御用信号として、パルス遅延回路に入力するようにすれば、パルス遅延回路を構成する各遅延ユニットの遅延時間を、アナログ入力信号の信号レベルに応じて簡単に変化させることができるようになる。
【００４３】
次に、請求項３に記載のフィルタ機能を有するＡ／Ｄ変換装置は、サンプリング周波数ｆｓａのクロックに同期した一定周期毎に、アナログ入力信号を平均化するアナログ移動平均フィルタと、このアナログ移動平均により平均処理されたアナログ入力信号をデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器にてＡ／Ｄ変換されたデジタルデータを、サンプリング周波数ｆｓａのｎ倍のサンプリング周波数ｆｓｄでサンプリングし、そのサンプリングにより得られた過去複数回分のサンプリングデータの平均値を演算するデジタル移動平均フィルタとを備える。
【００４４】
従って、請求項３に記載のＡ／Ｄ変換装置によれば、請求項１記載のフィルタリング方法に則ってアナログ入力信号をデジタルデータに変換することができ、前置フィルタとして設けられるアナログ移動平均フィルタにより、デジタル移動平均フィルタで生じる不要な信号通過域に対応する高周波信号成分を効率よく減衰させることができるようになる。よって、この装置によれば、従来のように、ノイズの影響を受けることなく所望のＡ／Ｄ変換特性が得られるようにするために、前置フィルタ（アナログＣＲフィルタ）の次数を高めたりカットオフ周波数を低くする必要がなく、簡単な構成（延いては低コスト）で実現できることになる。
【００４５】
また、請求項４に記載のフィルタ機能を有するＡ／Ｄ変換装置は、請求項３に記載の装置において、デジタル移動平均フィルタを、アナログ移動平均フィルタのサンプリング周波数ｆｓａと同じサンプリング周波数ｆｓｄで動作し、しかも、サンプリングにより得られたサンプリングデータの過去２回分の平均値を演算するように構成したものである。
【００４６】
このため、請求項４に記載の装置によれば、上述したように、アナログ移動平均フィルタで生じる位相変化と、デジタル移動平均フィルタで生じる位相変化とを互いに相殺させることができるようになり、Ａ／Ｄ変換装置全体では、アナログ入力信号に対して位相のずれがないデジタルデータを生成することが可能となる。
【００４７】
一方、請求項５に記載のフィルタ機能を有するＡ／Ｄ変換装置は、アナログ入力信号の信号レベルに応じた遅延時間で入力パルスを遅延させて出力する遅延ユニットが複数段縦続接続され、パルス信号を各遅延ユニットの遅延時間にて順次遅延しながら伝送させるパルス遅延回路と、サンプリング周波数ｆｓｔａｄのクロックに同期した一定周期毎に、パルス遅延回路内で前記パルス信号が通過した遅延ユニットの段数をカウントするカウント手段とを備え、カウント手段によるカウント値をアナログ入力信号の信号レベルを表すデジタルデータとして出力する、フィルタ機能付き時間Ａ／Ｄ変換器を有する。
【００４８】
そして、この時間Ａ／Ｄ変換器から出力されるデジタルデータは、サンプリング周波数ｆｓｔａｄのｎ倍（但し、ｎは値１を含む正の整数）のサンプリング周波数ｆｓｄでサンプリングし、そのサンプリングにより得られた過去複数回分のサンプリングデータの平均値を演算するデジタル移動平均フィルタに入力され、このデジタル移動平均フィルタにて移動平均処理される。
【００４９】
つまり、請求項５に記載のＡ／Ｄ変換装置は、請求項２に記載のフィルタリング方法に則ってアナログ入力信号をデジタルデータに変換する装置であり、時間Ａ／Ｄ変換器が、パルス遅延回路を用いて、アナログ入力信号を移動平均処理すると同時にＡ／Ｄ変換する。
【００５０】
従って、請求項５に記載のＡ／Ｄ変換装置によれば、請求項３に記載の装置と同様の効果を得ることができるだけでなく、時間Ａ／Ｄ変換器が、請求項３に記載のアナログ移動平均フィルタ及びＡ／Ｄ変換器として機能するため、請求項３に記載の装置に比べて、装置構成をより簡単にすることができ、請求項３と同様のフィルタ機能を有するＡ／Ｄ変換装置をより低コストで実現できることになる。
【００５１】
また次に、請求項６に記載のフィルタ機能を有するＡ／Ｄ変換装置は、請求項５に記載の装置において、デジタル移動平均フィルタを、時間Ａ／Ｄ変換器のサンプリング周波数ｆｓｔａｄと同じサンプリング周波数ｆｓｄで動作し、しかも、サンプリングにより得られたサンプリングデータの過去２回分の平均値を演算するように構成したものである。
【００５２】
このため、請求項６に記載の装置によれば、請求項４に記載の装置と同様、時間Ａ／Ｄ変換器で生じる位相変化と、デジタル移動平均フィルタで生じる位相変化とを互いに相殺させることができるようになり、Ａ／Ｄ変換装置全体では、アナログ入力信号に対して位相のずれがないデジタルデータを生成することが可能となる。
【００５３】
ところで、請求項５及び請求項６に記載のフィルタ機能を有するＡ／Ｄ変換装置において、時間Ａ／Ｄ変換器は、アナログ入力信号を用いてパルス遅延回路を構成する各遅延ユニットの遅延時間を制御し、サンプリング周波数ｆｓｔａｄの周期（サンプリング周期）で決まる一定時間毎に、パルス遅延回路内でパルス信号が通過した遅延ユニットの段数を検出することにより、アナログ移動平均フィルタとしての機能とＡ／Ｄ変換器としての機能を実現するが、パルス信号が通過した遅延ユニットの段数を検出するためのカウント手段としては、例えば、請求項７に記載のように構成するとよい。
【００５４】
即ち、請求項７に記載のフィルタ機能を有するＡ／Ｄ変換装置においては、カウント手段が、パルス遅延回路内でのパルス信号の到達位置を所定ビットのデジタルデータに変換するエンコーダと、このエンコーダによってサンプリング周波数ｆｓｔａｄのクロックに同期して変換されたデジタルデータの最新値と前回値との差を演算する演算手段とから構成され、時間Ａ／Ｄ変換器は、その演算手段による演算結果を、アナログ入力信号の信号レベルを表すデジタルデータとして出力する。
【００５５】
このため、請求項７に記載のＡ／Ｄ変換装置によれば、サンプリング周波数ｆｓｔａｄのクロックに同期して、パルス遅延回路内でパルス信号が通過した遅延ユニットの段数を表すデジタルデータが繰り返し出力されることになり、デジタル移動平均フィルタ側での移動平均処理を繰り返し連続的に実行できることになる。
【００５６】
一方、時間Ａ／Ｄ変換器を請求項７に記載のように構成した場合、後段のデジタル移動平均フィルタで移動平均のためにサンプリングするデジタルデータの個数が多くなると、Ａ／Ｄ変換一回当たりの時間が長くなるため、これに応じて、パルス遅延回路内でパルス信号を通過させる遅延ユニットの数を増加させる必要がある。しかし、遅延ユニットの数を増やせば、パルス遅延回路を構成するトランジスタの数も増加することになり、回路規模の大型化を招くことになってしまう。そこで、このような問題を防止するには、時間Ａ／Ｄ変換器を、請求項８に記載のように構成するとよい。
【００５７】
即ち、請求項８に記載のフィルタ機能を有するＡ／Ｄ変換装置において、時間Ａ／Ｄ変換器に設けられるパルス遅延回路は、遅延ユニットがリング状に連結されることによりパルス信号を周回させるリングディレイラインにて構成され、カウント手段は、リングディレイラインでのパルス信号の到達位置を所定ビットのデジタルデータに変換して出力するエンコーダと、リングディレイラインでのパルス信号の周回回数を検出するカウンタとを備える。
【００５８】
またカウント手段には、サンプリング周波数ｆｓｔａｄのクロックに同期して、エンコーダからの出力を下位ビットデータ、カウンタによるカウント値を上位ビットデータとするデジタルデータを取り込み、その取り込んだデジタルデータの最新値と前回値との差を演算する演算手段が設けられ、時間Ａ／Ｄ変換器は、その演算手段による演算結果を、アナログ入力信号の信号レベルを表すデジタルデータとして出力する。
【００５９】
つまり、このようにすれば、時間Ａ／Ｄ変換器において、パルス遅延回路としてのリングディレイラインではパルス信号が周回し、Ａ／Ｄ変換結果であるデジタルデータは、リングディレイライン内でのパルス信号の周回回数（カウンタによるカウント値）とリングディレイライン内でのパルス信号の到達位置（エンコーダ出力）とに基づき、クロックに同期して繰り返し生成されることから、パルス遅延回路（リングディレイライン）を構成する遅延ユニットの数を、Ａ／Ｄ変換一回当たりの時間を考慮することなく、自由に設定できることになる。よって、請求項８に記載のＡ／Ｄ変換装置によれば、Ａ／Ｄ変換に用いる時間Ａ／Ｄ変換器、延いては装置全体の小型化を図ることができる。
【００６０】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
［第１実施例］
図１は、第１実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【００６１】
本実施例のＡ／Ｄ変換装置は、請求項１及び請求項３に記載の発明を適用したものであり、サンプリング周波数ｆｓａのクロックＣＫＳＡに同期した一定周期（サンプリング周期）毎に、その周期内に入力されたアナログ入力信号Ｖｉｎを平均化（積分）するアナログ移動平均フィルタ２と、このアナログ移動平均フィルタ２を通過したアナログ入力信号を、サンプリング周波数ｆａｄのクロックＣＫＡＤに同期してＡ／Ｄ変換するＡ／Ｄ変換器４と、Ａ／Ｄ変換器４から出力されるデジタルデータＤａｄを、サンプリング周波数ｆｓｄのクロックＣＫＳＤに同期して平均化するデジタル移動平均フィルタ６とから構成されている。
【００６２】
ここで、Ａ／Ｄ変換器４は、図１２（ａ）に示した従来装置と同様のものであり、例えば、逐次比較型、並列比較型等の一般的なＡ／Ｄ変換器が用いられる。また、デジタル移動平均フィルタ６も、図１２（ａ）に示した従来装置と同様のものであり、例えば、図１２（ｃ）に示したように、ラッチ回路ＬＴとアダー回路ＡＤＤとから構成できるし、或いは、マイクロコンピュータの演算処理によっても実現できる。
【００６３】
一方、アナログ移動平均フィルタ２は、サンプリング周波数ｆｓａのクロックＣＫＳＡの一周期毎に、アナログ入力信号Ｖｉｎを平均化するものであり、その動作特性は、前述した(1) 式にて定義されている。そして、このアナログ移動平均フィルタ２の具体例としては、例えば、特開平８−３２４０８号公報に開示されたディレイラインフィルタを挙げることができる。
【００６４】
また、本実施例において、Ａ／Ｄ変換器４のサンプリング周波数ｆａｄは、上記各フィルタ２，６のサンプリング周波数ｆｓａ，ｆｓｄよりも大きく、しかも、アナログ移動平均フィルタ２を通過した移動平均処理後のアナログ入力信号の最大周波数の５倍以上となるように設定されている。これは、前述の「サンプリングの定理」に基づくものであり、本実施例では、この周波数設定により、Ａ／Ｄ変換によって高周波信号成分の折り返し現象（エイリアシング）が生じるのを防止している。
【００６５】
また、デジタル移動平均フィルタ６のサンプリング周波数ｆｓｄは、アナログ移動平均フィルタ２のサンプリング周波数ｆｓａと同じか、そのサンプリング周波数ｆｓａを整数倍した周波数に設定される。
これは、前述したように、アナログ移動平均フィルタ２では、サンプリング周波数ｆｓａのｎ倍（ｎは正整数；１，２，３，…）の周波数域で減衰量が最大（理論上は無限大）となり、デジタル移動平均フィルタ６のサンプリング周波数ｆｓｄを上記のように設定すれば、アナログ移動平均フィルタ２において減衰量が無限大となる周波数域と、デジタル移動平均フィルタ６において減衰量が略零となる周波数域（図１３（ａ）参照）とが重なるためである。
【００６６】
つまり、例えば、図２（ａ）は、サンプリング周波数ｆｓａを１００ｋＨｚとした場合のアナログ移動平均フィルタ２の周波数対減衰量特性を表しているが、この図から明らかなように、サンプリング周波数ｆｓａが１００ｋＨｚであれば、アナログ移動平均フィルタ２において減衰量が理論上無限大となる周波数域は、１００ｋＨｚ、２００ｋＨｚ、３００ｋＨｚ…というように、サンプリング周波数ｆｓｄをｎ倍した周波数域となる。
【００６７】
これに対して、デジタル移動平均フィルタ６のサンプリング周波数ｆｓｄを１００ｋＨｚとした場合、デジタル移動平均フィルタ６で減衰量が略零となる周波数域は、図１３（ａ）に示したように、サンプリング周波数ｆｓｄをｎ倍した周波数域、即ち、１００ｋＨｚ、２００ｋＨｚ、３００ｋＨｚ…となる。
【００６８】
そして、本実施例では、Ａ／Ｄ変換器４の前後に、こうしたフィルタ特性を有するアナログ移動平均フィルタ２とデジタル移動平均フィルタ６とを配置していることから、Ａ／Ｄ変換装置全体では、図１３（ｂ）に示すように、これら各フィルタ２、６の特性を合成した周波数対減衰量特性が得られることになり、デジタル移動平均フィルタ６で高周波信号を減衰させることのできない周波数域での減衰量を、アナログ移動平均フィルタ２を用いて、最大の減衰量が得られるように補正できることになる。
【００６９】
また例えば、図３（ａ）は、横軸を周波数の線形軸として、デジタル移動平均フィルタ６の周波数対減衰特性を記載したグラフであり、図３（ｂ）は、同じく、横軸を周波数の線形軸として、サンプリング周波数：１００ｋＨｚ付近での各フィルタ２、４の周波数対減衰量特性とその合成特性を記載したグラフであるが、これら各図から明らかなように、デジタル移動平均フィルタ６では、サンプリング周波数１００ｋＨｚ付近（及びそのｎ倍の周波数付近）で減衰量が山形に減少するが、アナログ移動平均フィルタ２は、デジタル移動平均フィルタ６において減衰量が最小（略零）となる山のピークに楔を打ち込む形で、減衰量を補正することになるので、本実施例のように前置フィルタとしてアナログ移動平均フィルタ２を用いれば、デジタル移動平均フィルタ６で生じる不要な信号通過域を極めて効率よく補正できる。
【００７０】
従って、本実施例のＡ／Ｄ変換装置によれば、前置フィルタとしてアナログＣＲフィルタを用いた従来装置のように、デジタル移動平均フィルタで生じる不要な信号通過域に対応する高周波信号成分を減衰させるために、フィルタの次数を高くするとか、カットオフ周波数を低くする、といった対策を施す必要がなく、極めて簡単な構成で、不要な高周波信号成分を除去することのできるＡ／Ｄ変換装置を実現できる。
【００７１】
また、既述したように、アナログ移動平均フィルタ２の位相周波数特性φａは、前述の(2) 式で記述でき、デジタル移動平均フィルタ６の位相周波数特性φｄは、前述の(3) 式で記述できることから、本実施例のＡ／Ｄ変換装置によれば、これら各フィルタ２、６で生じる位相変化を相殺して、得られるデジタルデータのアナログ入力信号に対する位相変化を少なくすることができる。
【００７２】
そして、例えば、図４（ａ）に示すように、デジタル移動平均フィルタ６を、一つのラッチ回路ＬＴと一つのアダー回路ＡＤＤとで構成し、そのクロックＣＫＳＤの周波数（サンプリング周波数ｆｓｄ）を、アナログ移動平均フィルタ２のサンプリング周波数ｆｓａと一致させるようにすれば、図４（ｂ）に示すように、アナログ移動平均フィルタ２での位相周波数特性φａと、デジタル移動平均フィルタ６での位相周波数特性φｄとが、位相のずれ方向（進み位相・遅れ位相）を除いて、完全に一致することになり、この結果、デジタル移動平均フィルタ６から出力されるデジタルデータＤＴとアナログ入力信号Ｖｉｎとの位相を完全に一致させることが可能になる。
【００７３】
つまり、図４（ａ）に示したデジタル移動平均フィルタ６では、クロックＣＫＳＤに同期して、Ａ／Ｄ変換器４で得られた最新のデジタルデータＤａｄとラッチ回路ＬＴでラッチされた一周期前のデジタルデータＤａｄとの和をとることにより、Ａ／Ｄ変換器４で得られたデジタルデータＤａｄを移動平均処理することになるため、その移動平均のデータ数Ｎは「２」となり、上記のように、位相周波数特性φｄがアナログ移動平均フィルタ２の位相周波数特性φａに一致し、Ａ／Ｄ変換装置全体では、アナログ入力信号Ｖｉｎに対して位相のずれのないデジタルデータを生成することができるようになるのである。
【００７４】
尚、図４（ａ）に示したデジタル移動平均フィルタ６は、請求項４に記載のデジタル移動平均フィルタに相当する。
［第２実施例］
次に、図５は、第２実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【００７５】
本実施例のＡ／Ｄ変換装置は、請求項２及び請求項５に記載の発明を適用したものであり、図５（ａ）に示すように、サンプリング周波数ｆｔａｄのクロックＣＫＴＡＤに同期してアナログ入力信号Ｖｉｎをデジタルデータに変換する時間Ａ／Ｄ変換器（以下、ＴＡＤという）８と、上記実施例と同様のデジタル移動平均フィルタ６とから構成されている。
【００７６】
また、ＴＡＤ８は、図５（ｂ）に示すように、パルス信号Ｐｉｎを所定の遅延時間だけ遅延させて出力する遅延ユニット１２を複数段縦続接続することにより構成されたパルス遅延回路１０と、パルス遅延回路１０を構成する各遅延ユニット１２に対し、アナログ入力信号Ｖｉｎを駆動電圧として供給するバッファ１４と、クロックＣＫＴＡＤの立上がり（又は立ち下がりタイミング）で、パルス遅延回路１０内でのパルス信号の到達位置を検出し、その到達位置を表すデジタルデータを出力するエンコーダ１６と、クロックＣＫＴＡＤの立上がり（または立下がり）タイミングでエンコーダ１６からの出力データをラッチし、今回ラッチした出力データと前回ラッチした出力データとの差をＡ／Ｄ変換結果（デジタルデータＤａｄ）として出力する演算回路１８とから構成されている。
【００７７】
尚、本実施例において、ＴＡＤ８は、請求項７に記載の時間Ａ／Ｄ変換器に相当し、演算回路１８は、請求項７に記載の演算手段に相当し、エンコーダ１６及び演算回路１８、請求項７に記載のカウント手段に相当する。
また、パルス遅延回路１０を構成する各遅延ユニット１２は、後述するインバータ（図４参照）等からなるゲート回路にて構成されている。そして、このパルス遅延回路１０には、パルス信号Ｐｉｎとして、HighレベルからLow レベル若しくはLow レベルからHighレベルへと変化するパルス信号のエッジが入力され、各遅延ユニット１２は、パルス信号Ｐｉｎのエッジを、所定の遅延時間だけ遅延させて次段の遅延ユニット１２に順次出力する。
【００７８】
このように構成された本実施例のＴＡＤ８においては、各遅延ユニット１２の遅延時間が、アナログ入力信号Ｖｉｎの信号レベル（電圧レベル）に対応した時間となり、アナログ入力信号Ｖｉｎに高周波ノイズ成分が重畳されている場合には、その高周波ノイズ成分によって各遅延ユニット１２の遅延時間が変動する。
【００７９】
つまり、図６（ａ）は、パルス遅延回路１０にパルス信号Ｐｉｎが入力されて、パルス信号Ｐｉｎがパルス遅延回路１０内で伝送されているときの、各遅延ユニット１２からの出力波形を表しているが、この図から明らかなように、アナログ入力信号Ｖｉｎに高周波ノイズ成分が重畳されている場合には、高周波ノイズ成分によって各遅延ユニット１２の駆動電圧が変動することから、パルス信号Ｐｉｎが各遅延ユニット１２を通過する際の遅延時間が変動する。具体的には、アナログ入力信号Ｖｉｎに正の高周波ノイズ成分が重畳されたタイミングでパルス信号Ｐｉｎを通過させる遅延ユニット１２の遅延時間は、アナログ入力信号Ｖｉｎに高周波ノイズ成分が重畳されていない標準時に比べて短くなり（図に示す「小」参照）、逆に、アナログ入力信号Ｖｉｎに負の高周波ノイズ成分が重畳されたタイミングでパルス信号Ｐｉｎを通過させる遅延ユニット１２の遅延時間は、標準時に比べて長くなる（図に示す「大」参照）。
【００８０】
そこで、本実施例のＴＡＤ８は、クロックＣＫＴＡＤに同期して、その一周期内にパルス信号Ｐｉｎが通過した遅延ユニット１２の段数を、エンコーダ１６と演算回路１８とを用いて検出し、その検出結果（パルス信号Ｐｉｎが通過した遅延ユニット１２の段数）を、アナログ入力信号ＶｉｎのＡ／Ｄ変換結果を表すデジタルデータＤａｄとして出力するように構成されているのである。
【００８１】
即ち、パルス遅延回路１０を構成する遅延ユニット１２の遅延時間は、図６（ｂ）に示すように、アナログ入力信号Ｖｉｎの信号レベルに応じて、アナログ入力信号Ｖｉｎの信号レベルが高くなる程短くなるが、アナログ入力信号Ｖｉｎに重畳された正負の高周波ノイズ信号成分による遅延時間の変動分については、パルス信号Ｐｉｎをパルス遅延回路１０に入力して各遅延ユニット１２を順次伝送させることにより相殺（換言すれば平均化）することができることから、本実施例では、図６（ｃ）に示すように、クロックＣＫＴＡＤの一周期をサンプリング周期として、その時間内にパルス信号Ｐｉｎが通過した遅延ユニット１２の段数を検出することにより、各サンプリング周期毎に、アナログ入力信号Ｖｉｎの信号レベルの移動平均をとった値と同等のデジタルデータＤａｄ（Ｄ１，Ｄ２…）を生成するようにしているのである。
【００８２】
従って、ＴＡＤ８は、単体で、アナログ入力信号Ｖｉｎから高周波信号成分を除去するアナログ移動平均フィルタ２としての機能と、アナログ入力信号Ｖｉｎの信号レベルをデジタルデータＤａｄに変換するＡ／Ｄ変換器４としての機能を有することになる。
【００８３】
そして、このＴＡＤ８によれば、図７（ａ）に示すように、パルス遅延回路１０を用いたアナログ入力信号Ｖｉｎの平均化により、その平均化に用いるサンプリング周波数ｆｓｔａｄのｎ倍の周波数域で減衰量が最大となるフィルタ特性（図２（ａ）に示したアナログ移動平均フィルタ２の特性と同様のフィルタ特性）を実現できることから、第１実施例のＡ／Ｄ変換装置と同様に、デジタル移動平均フィルタ６のサンプリング周波数ｆｓｄを、ＴＡＤ８のサンプリング周波数ｆｓｔａｄのｎ倍に設定することにより、デジタル移動平均フィルタ６で生じる不要な信号通過域に対応する高周波信号成分を、ＴＡＤ８を用いて充分減衰させることができるようになる。尚、図７（ａ）は、サンプリング周波数ｆｔａｄを１００ｋＨｚとしたときのＴＡＤ８の周波数対減衰量特性を表す。
【００８４】
また、ＴＡＤ８は、パルス遅延回路１０を用いて、サンプリング周波数ｆｓｔａｄのクロック一周期（サンプリング周期）毎に入力信号を平均化することから、その動作特性は、第１実施例のアナログ移動平均フィルタ２と同様、前述の(1) 式のように定義することができ、ＴＡＤ８の位相周波数特性も、アナログ移動平均フィルタ２と同様、前述の(2) 式のように記述できる。
【００８５】
従って、本実施例のＡ／Ｄ変換装置全体の位相周波数特性は、第１実施例のＡ／Ｄ変換装置と同様のものとなり、ＴＡＤ８のサンプリング周波数ｆｓｔａｄとデジタル移動平均フィルタ６のサンプリング周波数ｆｓｄとを一致させ、デジタル移動平均フィルタ６での移動平均のデータ数Ｎを２回に設定すれば、アナログ入力信号Ｖｉｎに対して位相のずれのないデジタルデータＤＴを生成することができるようになる。
【００８６】
一方、本実施例のように、第１実施例のアナログ移動平均フィルタ２及びＡ／Ｄ変換器４に代えて、ＴＡＤ８を用いるようにした場合、ＴＡＤ８では、アナログ移動平均の際のサンプリング周波数とＡ／Ｄ変換の際のサンプリング周波数とを異なる周波数に設定できないことから、ＴＡＤ８で得られるデジタルデータＤａｄにおいて、図７（ｂ）に示すように、図７（ａ）に示したサンプリング周波数ｆｔａｄの１／２以上の高周波信号成分▲２▼、▲３▼、▲４▼…が、見かけ上低い周波数成分として現れる折り返し減少（エイリアシング）が発生し、ＴＡＤ８で得られるデジタルデータＤａｄに波形歪が生じることが考えられる。尚、図７（ｂ）において、▲１▼は０〜５０ｋＨｚの領域の信号成分、▲２▼は５０ｋＨｚ〜１００ｋＨｚの領域の不要な信号成分、▲３▼は１００ｋＨｚ〜１５０ｋＨｚの領域の不要な信号成分、▲４▼は１５０ｋＨｚ〜２００ｋＨｚの領域の不要な信号成分を表す。
【００８７】
つまり、ＴＡＤ８のカットオフ周波数ｆｃは、アナログ移動平均フィルタ２と同様に、ｆｃ＝０．４４ｆｓと表されるため、サンプリング周波数ｆｓｔａｄの１／２以上の高周波信号成分は十分減衰されないままＡ／Ｄ変換されてしまい、例えば、図７（ａ）に示した特性（ｆｓｔａｄ＝１００ｋＨｚ）を有するＴＡＤ８の場合には、８０ｋＨｚの入力信号は２０ｋＨｚに、１１０ｋＨｚの入力信号は１０ｋＨｚに、というように、ｆｓｔａｄ／２＝５０ｋＨｚを対称にして、高周波信号成分の折り返しが起こり、デジタルデータＤａｄに波形歪が生じることが考えられる。
【００８８】
しかし、本実施例では、ＴＡＤ８の後段にデジタル移動平均フィルタ６が設けられているため、折り返しによって生じた波形歪は、デジタル移動平均フィルタ６の移動平均処理によって抑制できる。例えば、図７（ｂ）には、上記折り返しにより５０ｋＨｚ以下の領域に現れる不要な高周波信号成分▲２▼、▲３▼、▲４▼…に加えて、サンプリング周波数ｆｓｄ＝１００ｋＨｚ、移動平均のデータ数Ｎを「１６」とした場合のデジタル移動平均フィルタ６の周波数対減衰量特性を記載しているが、この図から明らかなように、折り返しによって生じた高周波信号成分▲２▼、▲３▼、▲４▼…は、デジタル移動平均フィルタ６によって充分減衰させることができる。従って、本実施例のＡ／Ｄ変換装置においても、第１実施例と同様、減衰効率の高いフィルタ特性を実現できる。
【００８９】
以上説明したように、第２実施例のＡ／Ｄ変換装置によれば、アナログ移動平均フィルタ２及びＡ／Ｄ変換器４としての機能を有するＴＡＤ８を用いて、第１実施例のＡ／Ｄ変換装置と同じフィルタ効果（高周波信号低減効果）を有するＡ／Ｄ変換装置を実現できる。
【００９０】
よって、第２実施例のＡ／Ｄ変換装置は、第１実施例のＡ／Ｄ変換装置と同様の効果を有するＡ／Ｄ変換装置をより小型化したものとなり、従来より小型軽量化が要求されている自動車用の各種制御装置に組み込むようにすれば、優れた効果を発揮することができる。
【００９１】
ところで、本実施例のように時間Ａ／Ｄ変換器（ＴＡＤ８）を用いる場合、パルス遅延回路１０を構成する遅延ユニット１２としては、パルス信号Ｐｉｎを、所定の遅延時間だけ遅延させて出力することができ、駆動電圧によってその遅延時間が変化する回路であれば、どのようなものでも使用することができるが、その回路構成をより簡単にするには、各遅延ユニット１２を、例えば、図８（ａ）若しくは（ｂ）に示すように構成するとよい。
【００９２】
即ち、図８（ａ）は、パルス遅延回路１０を構成する各遅延ユニット１２を、Ｐチャネルトランジスタ（ＦＥＴ）とｎチャネルトランジスタ（ＦＥＴ）とからなるＣＭＯＳインバータ（否定回路）ＩＮＶ２段で構成し、パルス信号Ｐｉｎを、前後のＣＭＯＳインバータＩＮＶを構成するＰチャネルトランジスタとｎチャネルトランジスタとの動作時間で決まる所定時間だけ遅延させるようにしたものであり、図３（ｂ）は、パルス遅延回路１０を構成する遅延ユニット１２を、Ｐチャネルトランジスタ（ＦＥＴ）とｎチャネルトランジスタ（ＦＥＴ）とからなるＣＭＯＳインバータ（否定回路）ＩＮＶ１段で構成し、パルス信号Ｐｉｎを、ＣＭＯＳインバータＩＮＶの動作時間で決まる所定時間だけ遅延させるようにしたものであるが、遅延ユニット１２をこのように構成すれば、遅延ユニット１２を４個若しくは２個のトランジスタにて構成でき、しかも、これら各トランジスタは、ＣＭＯＳ集積回路を製造する際に極めて簡単に作製できることから、パルス遅延回路１０、延いては、ＴＡＤ８を安価に実現できることになる。
【００９３】
また、上記説明では、パルス遅延回路１０を構成する各遅延ユニット１２の遅延時間をアナログ入力信号Ｖｉｎの電圧レベルに応じて制御するために、アナログ入力信号Ｖｉｎを駆動電圧として各遅延ユニット１２に供給するものとしたが、例えば、図８（ｃ）に示すように、遅延ユニット１２を構成するＣＭＯＳインバータＩＮＶに、駆動電流を外部から制御するための制御トランジスタ（ＦＥＴ）Ｔｒｃが設けられている場合には、この制御トランジスタＴｒｃの制御端子（ゲート）に、アナログ入力信号Ｖｉｎを入力するようにしてもよい。
【００９４】
つまり、インバータＩＮＶ等のゲート回路は、直流電源から供給される駆動電流によっても、その動作時間が変化することから、図８（ｃ）に示すように、その駆動電流をアナログ入力信号Ｖｉｎに基づき制御するようにしても、パルス遅延回路１０（延いてはＴＡＤ８）を上記と同様に動作させることができる。
【００９５】
また、本実施例で用いる時間Ａ／Ｄ変換器（ＴＡＤ８）としては、図９に示すように、パルス遅延回路１０を構成する遅延ユニット１２をリング状に連結することにより、パルス遅延回路１０を、パルス遅延回路１０内でパルス信号を周回させることができるリングディレイラインとして構成し、このパルス遅延回路１０でのパルス信号の周回位置を検出するためのエンコーダ１６に加えて、パルス遅延回路１０でのパルス信号の周回回数をカウントするカウンタ２０を設け、演算回路１８では、エンコーダ１６からの出力データを下位ビットデータ、カウンタ２０からの出力データを上位ビットデータとして、エンコーダ１６及びカウンタ２０からデジタルデータを取り込み、そのデジタルデータの最新値と前回値との差を、アナログ入力信号ＶｉｎのＡ／Ｄ変換結果を表すデジタルデータＤａｄとして出力するように構成してもよい。
【００９６】
そして、このように構成されたＴＡＤ８では、パルス遅延回路１０としてのリングディレイラインではパルス信号が周回し、Ａ／Ｄ変換結果であるデジタルデータＤａｄは、リングディレイライン内でのパルス信号の周回回数（カウンタ２０によるカウント値）とリングディレイライン内でのパルス信号の到達位置（エンコーダ１６の出力）とに基づき、クロックに同期して繰り返し生成されることから、図５（ｂ）に示したＴＡＤ８に比べて、パルス遅延回路（リングディレイライン）１０を構成する遅延ユニット１２の数を少なくして、ＴＡＤ８（延いてはＡ／Ｄ変換装置）をより小型化することができる。
【００９７】
尚、こうしたリングディレイラインの構成については、特開平３−２２０８１４号公報、特開平７−１５４２５６号公報等に詳しく説明されており、従来より周知であるため、その説明は省略する。また、図９に示したＴＡＤ８は、請求項８に記載の時間Ａ／Ｄ変換器に相当し、演算回路１８は、請求項８に記載の演算手段に相当し、エンコーダ１６、演算回路１８、及びカウンタは、請求項８に記載のカウント手段に相当する。
［実験例］
次に、本発明のフィルタ機能を有するＡ／Ｄ変換装置による高周波信号成分（ノイズ）低減効果を確認するために、上記第２実施例のＡ／Ｄ変換装置を、共振型スキャナ３０の走査位置検出用センサ（センサコイル）からの検出信号をＡ／Ｄ変換してマイクロコンピュータ等に入力する入力装置として使用し、検出信号とＡ／Ｄ変換後のデジタルデータＤＴとを夫々測定した。以下、この実験例について説明する。
【００９８】
実験に使用した共振型スキャナ３０は、図１０に示すように、光走査のために前面に光反射部３２が形成され、薄肉の支持板３４にて共振振動可能に支持されたスキャナ本体３６と、このスキャナ本体３６の後端から突出されたロッド３８に取り付けられた磁石４０と、この磁石４０の左右に配置された駆動コイル４２とを備え、駆動コイル４２への通電により磁束を発生させて、磁石４０、延いては、スキャナ本体３６を共振駆動させるように構成されている。また、磁石４０の後方には、センサコイル４４が設けられており、センサコイル４４は、磁石４０の共振駆動（変位）によって生じる磁束変化を検出する。
【００９９】
そこで、このセンサコイル４４からの検出信号（電圧信号）を、アンプ４６で増幅して、Ａ／Ｄ変換装置（第２実施例）に入力するようにし、そのときの入力信号（アナログ入力信号Ｖｉｎ）と、Ａ／Ｄ変換結果であるデジタルデータＤＴとを測定した。その測定結果を図１１に示す。
【０１００】
尚、実験では、ＴＡＤ８として、図９に示したＴＡＤ（つまり、パルス遅延回路１０としてリングディレイラインを備えた時間Ａ／Ｄ変換器）を備え、デジタル移動平均フィルタ６として、過去１６回分のデジタルデータを平均化する移動平均処理を２回行うデジタル移動平均フィルタを備え、これら各部のサンプリング周波数ｆｓｔａｄ、ｆｓｄを、夫々、１００ｋＨｚに設定したＡ／Ｄ変換装置を使用した。
【０１０１】
図１１（ａ）は、アンプ４６の出力（アナログ入力信号Ｖｉｎ）をオシロスコープで観測した図であり、図１１（ｂ）は、Ａ／Ｄ変換装置から一定周期（この場合０．０１ｍsec.周期）で出力されるデジタルデータＤＴを、図１１（ａ）に対応した時間軸に沿ってプロットしたＡ／Ｄ変換結果を表す図であり、図１１（ｃ）は、図１１（ｂ）の一部（Ａ部分）を拡大した拡大図である。
【０１０２】
そして、これら各図から、ＴＡＤ８とデジタル移動平均フィルタ６とを組み合わせた第２実施例のＡ／Ｄ変換装置であっても、アナログ入力信号Ｖｉｎに重畳された不要な高周波信号成分を完全に除去できることが判る。
つまり、本発明のように、アナログ移動平均フィルタとＡ／Ｄ変換器とデジタル移動平均フィルタとの組み合わせ、若しくは、時間Ａ／Ｄ変換器とデジタル移動平均フィルタとの組み合わせにより、各種信号をＡ／Ｄ変換して入力するＡ／Ｄ変換装置（換言すれば信号入力装置）を構成すれば、従来のようなアナログＣＲフィルタを使用することなく、良好なノイズ低減効果が得られるＡ／Ｄ変換装置（信号入力装置）を実現できるようになるのである。
【０１０３】
尚、上記実験では、第２実施例のＡ／Ｄ変換装置を、共振型スキャナに設けられたセンサコイルからの検出信号の入力装置として使用したが、本発明のＡ／Ｄ変換装置は、アナログ入力信号ＶｉｎをＡ／Ｄ変換してマイクロコンピュータ等に入力する装置であれば、どのような装置にも適用できる。つまり、例えば、本発明のＡ／Ｄ変換装置は、温度センサ、トルクセンサ、角速度センサ、位置センサ等、多種多様なセンサからの検出信号をＡ／Ｄ変換するのに利用することができるし、単にアナログ入力信号からノイズを除去するフィルタ装置として利用することもできる。
【０１０４】
また、第２実施例のＡ／Ｄ変換装置において、ＴＡＤ８には、演算回路１８が設けられるものとして説明したが、例えば、デジタル移動平均フィルタ６としての機能をマイクロコンピュータの移動平均処理にて実現するような場合には、演算回路１８としての機能も、マイクロコンピュータの演算処理にて実現するようにしてもよい。
【図面の簡単な説明】
【図１】  第１実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【図２】  第１実施例のアナログ移動平均フィルタの特性及び第１実施例の効果を説明する説明図である。
【図３】  第１実施例のデジタル移動平均フィルタの特性及び第１実施例の効果を説明する説明図である。
【図４】  第１実施例におけるデジタル移動平均フィルタの構成例及びこの構成により得られる位相周波数特性を説明する説明図である。
【図５】  第２実施例のＡ／Ｄ変換装置及びＴＡＤの構成を表すブロック図である。
【図６】  第２実施例のＡ／Ｄ変換装置を構成するＴＡＤの動作を説明する説明図である。
【図７】  第２実施例のＴＡＤの特性を説明する説明図である。
【図８】  第２実施例のＴＡＤのパルス遅延回路を構成する遅延ユニットの構成例を表す説明図である。
【図９】  第２実施例のＴＡＤの他の構成例を表す説明図である。
【図１０】  第２実施例のＡ／Ｄ変換装置の応用例を表す説明図である。
【図１１】  図１０の構成で得られる高周波ノイズの低減効果を説明する説明図である。
【図１２】  従来のＡ／Ｄ変換装置の構成を表す説明図である。
【図１３】  従来のＡ／Ｄ変換装置の問題を説明する説明図である。
【符号の説明】
２…アナログ移動平均フィルタ、３…アナログＣＲフィルタ、４…Ａ／Ｄ変換器、６…デジタル移動平均フィルタ、８…ＴＡＤ（時間Ａ／Ｄ変換器）１０…パルス遅延回路、１２…遅延ユニット、１４…バッファ、１６…エンコーダ、１８…演算回路、２０…カウンタ、３０…共振型スキャナ、３２…光反射部、３４…支持板、３６…スキャナ本体、３８…ロッド、４０…磁石、４２…駆動コイル、４４…センサコイル、４６…アンプ。
【図１】
0003775258.tif 000003
【図２】
0003775258.tif 000004
【図３】
0003775258.tif 000005
【図４】
0003775258.tif 000006
【図５】
0003775258.tif 000007
【図６】
0003775258.tif 000008
【図７】
0003775258.tif 000009
【図８】
0003775258.tif 000010
【図９】
0003775258.tif 000011
【図１０】
0003775258.tif 000012
【図１１】
0003775258.tif 000013
【図１２】
0003775258.tif 000014
【図１３】
0003775258.tif 000015