(57)【特許請求の範囲】
【請求項１】
マイクロデバイスの製造方法であって、
支持体上に設けられた第１の絶縁膜の表面に、複数の第１の薄膜導体を、第１の間隔を隔てて形成し、
次に、前記第１の薄膜導体の間に存在する前記第１の無機絶縁膜を除去した後、前記第１の薄膜導体の表面、及び、前記支持体の表面を、ほぼ均一な膜厚で覆う第２の無機絶縁膜を形成し、
次に、前記第１の薄膜導体間に、第２の薄膜導体を、埋め込み状態で形成する工程を含むマイクロデバイスの製造方法。
【請求項２】
薄膜コイルを含むマイクロデバイスの製造方法であって、
支持体上に設けられた第１の絶縁膜の表面に、複数の第１の薄膜導体を、第１の間隔を隔てて、一方向に整列して形成し、
次に、前記第１の薄膜導体の間に存在する前記第１の無機絶縁膜を除去した後、前記第１の薄膜導体の表面、及び、前記第１の薄膜導体間に現れる前記支持体の表面を、ほぼ均一な膜厚で覆う第２の無機絶縁膜を形成し、
次に、前記第１の薄膜導体間に、第２の薄膜導体を、嵌め込み状態で形成し、
この後、前記第１の薄膜導体の端部と、前記第２の薄膜導体の端部とを、一方向に巻き進む薄膜コイルが形成されるように接続する工程を含むマイクロデバイスの製造方法。
【請求項３】
請求項１に記載されたマイクロデバイスの製造方法であって、
前記支持体は、第１の磁性膜を構成し、
前記第１の薄膜導体の端部と、前記第２の薄膜導体の端部とを、前記軸の方向に巻き進むコイルが形成されるように接続する工程は、前記第１の薄膜導体及び前記第２の薄膜導体から電気絶縁して、第２の磁性膜を形成する工程を含み、
前記第２の磁性膜は前記薄膜コイルの巻き軸と平行であり、前記第１の磁性膜と磁気的に結合される
マイクロデバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロデバイス及びその製造方法に関する。本発明において、マイクロデバイスとは、薄膜磁気ヘッド、薄膜インダクタ、半導体デバイス、薄膜センサ、薄膜アクチュエータまたはこれらを組み込んだ装置を含む。
【０００２】
【従来の技術】
この種のマイクロデバイスとして、薄膜磁気ヘッドを例にとると、その内部に備えられる書き込み素子は、空気ベアリング面（以下ＡＢＳと称する）の側（前方部と称する）において、第１の磁性層の磁極端及び第２の磁性層の磁極端を、ギャップ層を介して対向させ、ＡＢＳとは反対側の後方部において、第１の磁性層及び第２の磁性層を磁気結合させ、バックギャップを構成する。バックギャップの周りには、第１の磁性層及び第２の磁性層の膜面に対して平行で、かつ、ＡＢＳに対してほぼ直交する平面に、バックギャップを周回する平面状の薄膜コイルが配置されている。
【０００３】
この一般的な平面状薄膜コイルを用いた場合、コイル長が長くならざるを得ない。このため、インピーダンス値の低減、及び、高周波特性の改善に限界を生じる。
【０００４】
また、従来は、特公昭５６−３６７０６号に代表されるフレームメッキ法によって薄膜コイルを形成し、フレームメッキ処理の後にレジストフレームを除去し、除去されたレジストフレームの底部幅を、隣接コイルターン間の間隔として、そのまま利用していた。このため、コイル周回密度、磁気効率の改善、及び、より一層の小型化等に限界を生じていた。
【０００５】
特開２００１−９３１１３号公報は、平面状のコイル構造から、コイル周回軸を９０度変更した垂直周回構造とし、磁路長の縮小と、渦電流損失の低減とを可能とし、高周波特性を向上させた薄膜磁気ヘッドを開示している。
【０００６】
しかし、この公知文献に記載された技術の場合も、メッキ処理の後に除去されるレジストフレームの底部幅を、隣接コイルターン間の間隔として、そのまま利用していたので、コイル周回密度、磁気効率の改善、及び、小型化等に限界があった。
【０００７】
【発明が解決しようとする課題】
本発明の課題は、配線密度を高め、素子密度を向上し得るマイクロデバイス、特に、半導体デバイスを提供することである。
【０００８】
本発明のもう一つの課題は、必要な起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善したマイクロデバイス、特に、薄膜磁気ヘッド及び薄膜インダクタを提供することである。
【０００９】
本発明の更にもう一つの課題は、コイル周回密度を高め、磁気効率を改善し得るマイクロデバイス、特に、薄膜インダクタまたは薄膜磁気ヘッドを提供することである。
【００１０】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るマイクロデバイスは、薄膜配線を含む。前記薄膜配線は、支持体表面に複数の薄膜導体を所定の間隔を隔てて整列することにより、構成されている。
【００１１】
前記薄膜配線において、順次隣接する３本の薄膜導体の中間に位置する薄膜導体は、その両側に位置する２本の薄膜導体間の間隔内にギャップを隔てて挿入されている。
【００１２】
前記ギャップのギャップ幅αは、各薄膜導体の幅βよりも小さく、無機絶縁膜の膜厚によって画定されている。
【００１３】
本発明では、このマイクロデバイスにおいて、順次に隣接する３つの薄膜導体の中間に位置する薄膜導体を、その両側に位置する薄膜導体間に生じる間隔内に、ギャップを隔てて挿入する。
【００１４】
この構成によれば、順次に隣接する３つの薄膜導体を抽出し、その中間の薄膜導体の両側に位置する２つの薄膜導体間の間隔を考えたとき、この間隔を、従来、レジストフレームの底部幅として残っていた隣接薄膜導体間の間隔に対応させることができる。本発明の場合、この間隔内に中間の薄膜導体があるので、従来、レジストフレームの底部幅として残っていた隣接薄膜導体間の間隔内に、もう一つの薄膜導体をインサートしたインサーション薄膜配線構造が実現される。このインサーション薄膜配線構造の実現により、薄膜配線密度を、著しく向上させる高め、磁気効率を改善し得る。
【００１５】
マイクロデバイスの巻き進む方向で見たギャップ幅αは、同方向で見た各薄膜導体の薄膜導体幅βよりも小さくなっていて、その寸法は、ギャップ内の無機絶縁膜の膜厚によって画定されている。無機絶縁膜は、スパッタまたはＣＶＤ（ケミカル．ベーパ．デポジッション）等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、薄膜配線密度を高めることができる。
【００１６】
好ましくは、ギャップ幅αは、０．０１〜０．０５μｍの範囲に設定する。このようなギャップ幅αを持つ無機絶縁膜は、スパッタまたはＣＶＤで、確実に形成し得る。また、この範囲であれば、必要な電気絶縁を確保し得る。
【００１７】
好ましくは、ギャップ幅α、及び、各薄膜導体幅βは、
（１／３００）≦α／β≦（１／５）
を満たす。
【００１８】
上記条件式において、ギャップ幅αを、０．０１〜０．０５μｍの範囲に設定した場合、薄膜導体幅βは０．２５〜３μｍの範囲になる。薄膜導体幅βが、このような範囲にあれば、本発明の主要な適用例である半導体デバイス、薄膜インダクタ、薄膜磁気ヘッド、薄膜センサ、薄膜アクチュエータまたはこれらを組み込んだ装置としては、十分である。
【００１９】
半導体デバイスへの適用においては、上述した薄膜配線構造が適用される。これにより、配線密度を高め、素子密度を改善した半導体デバイスを得ることができる。
【００２０】
薄膜インダクタへの適用において、薄膜配線は、薄膜コイルである。前記薄膜コイルは、１つの軸の周りに周回し、前記軸の方向に巻き進む。
【００２１】
マイクロデバイスの定義によれば、前記薄膜コイルにおいて、順次に隣接する３つのコイルターン（薄膜導体）の中間に位置するコイルターンは、その両側に位置する２つのコイルターン間の間隔内に、前記２つのコイルターンとの間にギャップを隔てて挿入される。前記ギャップは、前記軸の方向で見たギャップ幅αが、同方向で見た各コイルターンのコイル幅βよりも小さく、無機絶縁膜の膜厚によって画定される。
【００２２】
上述したように、本発明に係る薄膜インダクタにおいて、薄膜コイルは、１つの軸の周りに周回し、軸の方向に巻き進む巻き姿態を有している。この巻き姿態は、平面状のコイル構造から、コイル周回軸を９０度変更した垂直周回構造である。従って、垂直周回構造による利点が得られる。
【００２３】
本発明では、この薄膜コイルにおいて、順次に隣接する３つのコイルターンの中間に位置するコイルターンを、その両側に位置するコイルターン間に生じる間隔内に、ギャップを隔てて挿入してある。
【００２４】
この構成によれば、順次に隣接する３つのコイルターンを抽出し、その中間のコイルターンの両側に位置する２つのコイルターン間の間隔を考えたとき、この間隔を、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔に対応させることができる。本発明の場合、この間隔内に中間のコイルがあるので、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔内に、もう一つのコイルターンをインサートしたインサーションコイル構造が実現される。このため、従来と同じ起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善することができる。
【００２５】
また、インサーションコイル構造の実現により、コイル周回密度を高め、磁気効率を改善し得る。
【００２６】
薄膜コイルの巻き進む方向で見たギャップ幅αは、同方向で見た各コイルターンのコイル幅βよりも小さくなっていて、その寸法は、ギャップ内の無機絶縁膜の膜厚によって画定されている。無機絶縁膜は、前述したように、スパッタまたはＣＶＤ（ケミカル．ベーパ．デポジッション）等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、コイル周回密度を高めることができる。
【００２７】
薄膜インダクタの場合は、薄膜コイルがそのままインダクタンスを生じる線路として用いられる。薄膜インダクタは、薄膜コイルとともに、薄膜コアを有していてもよい。さらに、ギャップ幅αの寸法範囲、ギャップ幅αを画定する無機絶縁膜の形成方法、ギャップ幅αとコイル幅βとが満たすべき相対関係等は、薄膜配線構造を持つマイクロデバイスにおいて説明したところに従う。
【００２８】
薄膜磁気ヘッドへの適用において、本発明は、書き込み素子の薄膜コイルに適用される。薄膜磁気ヘッドは読み取り素子を含んでいてもよい。前記読み取り素子は、巨大磁気抵抗効果素子を含むことができる。前記巨大磁気抵抗効果素子は、スピンバルブ膜または強磁性トンネル接合素子の何れかを含むことができる。
【００２９】
本発明に係る薄膜磁気ヘッドは、勿論、磁気ヘッド装置及び磁気記録再生装置を実現するのに用いることができる。
【００３０】
本発明は、更に、上述したマイクロデバイスの製造方法を開示する。本発明に係る製造方法では、まず、支持体の表面に複数の第１の薄膜導体を第１の間隔を隔てて整列して形成する。
【００３１】
次に、前記第１の薄膜導体の表面、及び、前記第１の薄膜導体間に現れる前記支持体の表面を、ほぼ均一な膜厚で覆う第２の無機絶縁膜を形成する。
【００３２】
次に、前記第１の薄膜導体間に、第２の薄膜導体を、嵌め込み状態で形成する。
【００３３】
以上の工程を、基本として含むことにより、第１の薄膜導体間に、第２の薄膜導体をインサートしたインサーション構造を実現できる。なお、当然のことであるが、第２の薄膜導体が最外側になる場合は、当該最外側の第２の薄膜導体はインサーション構造とはならない。
【００３４】
薄膜コイルを含むマイクロデバイスの場合は、この後、前記第１の薄膜導体の端部と、前記第２の薄膜導体の端部とを、一方向に巻き進む薄膜コイルが形成されるように接続する工程が付加される。薄膜コイルの形成に当たっては、無機絶縁膜の形成工程、平坦化工程及び薄膜導体の形成工程等が適宜実行される。
【００３５】
本発明の他の目的、構成及び利点については、添付図面を参照して、更に詳しく説明する。図面は、単なる実施例を示すに過ぎない。
【００３６】
【発明の実施の形態】
１．薄膜配線構造を持つマイクロデバイス
図１は本発明に係るマイクロデバイスの平面図、図２は図１の２−２線に沿った断面図である。図示実施例は、例えば、半導体デバイスにおける薄膜配線構造に適用し得るマイクロデバイスを示し、薄膜配線２３と、無機絶縁膜２５１とを含む。
【００３７】
薄膜配線２３は、支持体の表面に複数の薄膜導体２３１、２３２を所定の間隔Ａを隔てて、一方向Ｘに整列して構成されている。薄膜配線２３の形状、数等は任意であり、図はその一例を示すにすぎない。支持体１６は、少なくとも表面が、無機絶縁膜２５５によって構成される。無機絶縁膜２５５は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ（ダイアモンド．ライク．カーボン）等によって構成される。
【００３８】
図示実施例において、薄膜配線２３の群の外側には、無機絶縁膜２５６が備えられている。無機絶縁膜２５６も、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。但し、無機絶縁膜２５６は必須ではない。また、薄膜配線２３の下側には、めっき電極膜として用いられた導体膜２８１が存在する。導体膜２８１は薄膜配線２３がめっきによって形成されるものでなければ、省略される。
【００３９】
薄膜配線２３において、順次に隣接する３本の薄膜導体２３１、２３２及び２３１のうち、中間に位置する薄膜導体２３２は、その両側に位置する２本の薄膜導体２３１−２３１間の間隔Ａの内部にギャップを隔てて挿入されている。
【００４０】
ギャップのギャップ幅αは、各薄膜導体２３１、２３２の幅βよりも小さい。このギャップ幅αは無機絶縁膜２５１の膜厚によって画定されている。無機絶縁膜２５１は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
【００４１】
本発明の構成によれば、順次に隣接する３つの薄膜導体２３１、２３２、２３１を抽出し、その中間の薄膜導体２３２の両側に位置する２つの薄膜導体２３１−２３１間の間隔Ａを考えたとき、この間隔Ａを、従来、レジストフレームの底部幅として残っていた隣接薄膜導体２３１−２３１間の間隔に対応する。この間隔Ａの内部に中間の薄膜導体２３２があるので、従来、レジストフレームの底部幅として残っていた隣接薄膜導体２３１−２３１間の間隔Ａの内部に、もう一つの薄膜導体２３２をインサートしたインサーション薄膜配線構造が実現される。このインサーション薄膜配線構造を半導体デバイスへの適用した場合は、配線密度を高め、素子密度を改善し得る。
【００４２】
ギャップ幅αは、各薄膜導体２３１、２３２の薄膜導体幅βよりも小さくなっていて、その寸法は、ギャップ内の無機絶縁膜２５１の膜厚によって画定されている。無機絶縁膜２５１は、スパッタまたはＣＶＤ（ケミカル．ベーパ．デポジッション）等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、薄膜配線密度を高めることができる。
【００４３】
好ましくは、ギャップ幅αは、０．０１〜０．０５μｍの範囲に設定する。このようなギャップ幅αを持つ無機絶縁膜２５１は、スパッタまたはＣＶＤで、確実に形成し得る。また、この範囲であれば、必要な電気絶縁を確保し得る。
【００４４】
好ましくは、ギャップ幅α、及び、各薄膜導体幅βは、
（１／３００）≦α／β≦（１／５）
を満たす。
【００４５】
上記条件式において、ギャップ幅αを、０．０１〜０．０５μｍの範囲に設定した場合、各薄膜導体２３１、２３２の薄膜導体幅βは０．２５〜３μｍの範囲になる。薄膜導体幅βが、このような範囲にあれば、本発明の主要な適用例である半導体デバイスとしては、十分である。
【００４６】
２．薄膜配線構造を持つマイクロデバイスの製造方法
図３〜図２１は図１、図２に示したマイクロデバイスの製造方法を説明する図である。まず、図３に示すように、一面が平面状の支持体１６を準備し、この支持体１６の表面に、図４に示すように、無機絶縁膜２５５を形成する。無機絶縁膜２５５は、スパッタまたはＣＶＤ等によって形成し得る。無機絶縁膜２５５は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
【００４７】
次に、図５に示すように、無機絶縁膜２５５の表面に、めっき電極膜となる導体膜２８１を形成する。導体膜２８１はスパッタまたはＣＶＤ等によって形成し得る。この導体膜２８１は、後でめっきされる薄膜配線と同じ材料であることが好ましい。
【００４８】
次に、図６に示すように、導体膜２８１の表面に、フォトレジスト膜２９１を塗布する。フォトレジスト膜２９１は、周知の材料でよく、例えば、スピンコート等の手段によって形成できる。フォトレジスト膜２９１は、必要に応じて加熱する。
【００４９】
次に、図７に示すように、フォトマスクＭを用いて、フォトレジスト膜２９１を露光し、マスクパターンを潜像として、フォトレジスト膜２９１に転写する。フォトマスクＭは、配線パターンに応じたマスクパターンを有する。フォトレジスト膜２９１は、潜像を転写した後、必要に応じて、加熱してもよい。
【００５０】
次に、潜像の転写されたフォトレジスト膜２９１を、現像液で現像し、更に、水洗い、乾燥等の工程を経ることにより、図８に示すように、幅Ａを持ち、間隔βを隔ててＸ方向に整列されたレジストフレーム２９２を形成する。
【００５１】
次に、導体膜２８１をめっき電極膜としてフレームめっきを行い、図９に示すように、レジストフレーム間に、幅βの第１の薄膜導体２３１を成長させる。第１の薄膜導体２３１は、Ｃｕ、Ａｕ等のめっき膜として構成する。
【００５２】
次に、レジストフレーム２９２を、有機溶剤を用いた溶解剥離またはアッシングによって除去し、図１０に示すように、第１の薄膜導体２３１だけを残す。第１の薄膜導体２３１は幅βを持ち、隣接する第１の薄膜導体２３１は、互いに間隔Ａを隔てて設けられる。
【００５３】
次に、第１の薄膜導体２３１をマスクとして、第１の薄膜導体２３１の間の導体膜２８１を、ＲＩＥもしくはミリング等のドライエッチング、または、ウエットエッチングにより除去する。これにより、図１１に示すように、第１の薄膜導体２３１の間に無機絶縁膜２５５が、再び露出するようになる。
【００５４】
次に、図１２に示すように、第１の薄膜導体２３１の表面、及び、無機絶縁膜２５５の表面を、ほぼ均一な膜厚で覆うように、無機絶縁膜２５１を形成する。無機絶縁膜２５１は、スパッタまたはＣＶＤ等によって形成し得る。無機絶縁膜２５１は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。図示では、無機絶縁膜２５１は膜厚αを有し、隣接する第１の薄膜導体２３１−２３１間において、無機絶縁膜２５１の表面で見た間隔はβとなっている。膜厚αと間隔βは、図示実施例の場合、間隔Ａに対して、２α＋β＝Ａとなっている。
【００５５】
次に、図１３に示すように、無機絶縁膜２５１の表面に、スパッタまたはＣＶＤ等の手段により、めっき電極膜となる導体膜２８２を形成する。この導体膜２８２は後でめっきされる薄膜配線と同じ材料であることが好ましい。
【００５６】
次に、図１４に示すように、導体膜２８２の表面に、フォトレジスト膜２９３を塗布する。フォトレジスト膜２９３は、周知の材料でよく、例えば、スピンコート等の手段によって形成できる。フォトレジスト膜２９３は、必要に応じて加熱する。
【００５７】
次に、図１５に示すように、フォトマスクＭを用いて、フォトレジスト膜２９３を露光し、マスクパターンを潜像として、フォトレジスト膜２９３に転写する。フォトマスクＭは、第１の薄膜導体２３１の群の全体をカバーするようなマスクパターンを有する。フォトレジスト膜２９３は、潜像を転写した後、必要に応じて、加熱してもよい。
【００５８】
次に、潜像の転写されたフォトレジスト膜２９３を、現像液で現像し、更に、水洗い、乾燥等の工程を経ることにより、図１６に示すように、第１の薄膜導体２３１の群の全体をカバーするようなパターンを有するレジストフレーム２９４が形成される。
【００５９】
次に、導体膜２８２をめっき電極膜としてフレームめっきを行い、図１７に示すように、第２の薄膜導体２３２を成長させる。第２の薄膜導体２３２は、Ｃｕ、Ａｕ等のめっき膜として構成する。第２の薄膜導体２３２は、第１の薄膜導体２３１の間を埋めるように、嵌め込み状態で成膜される。
【００６０】
次に、レジストフレーム２９４を、有機溶剤を用いた溶解剥離またはアッシングによって除去し、図１８に示すように、第２の薄膜導体２３２を残す。
【００６１】
次に、第２の薄膜導体２３２の外側に残っていた導体膜２８２を、第２の薄膜導体２３２をマスクとして、ＲＩＥもしくはミリング等のドライエッチング、または、ウエットエッチングにより除去する。これにより、図１９に示すように、無機絶縁膜２５１が、再び露出するようになる。
【００６２】
次に、図２０に示すように、平坦化に供される無機絶縁膜２５６を形成する。無機絶縁膜２５６は、Ａｌ2Ｏ3、ＳｉＯ2等によって構成される。無機絶縁膜２５６はスパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。
【００６３】
次に、無機絶縁膜２５６を、ＣＭＰなどにより平坦化する。これにより、第１の導体薄膜２３１を覆う無機絶縁膜２５１を、第１の導体薄膜２３１の表面から除去し、第１の薄膜導体２３１と第２の薄膜導体２３２とを、無機絶縁膜２５１によって分離し、第２の薄膜導体２３２を、その両側の第１の薄膜導体２３１−２３１の間に嵌め込んだインサーション薄膜配線構造が得られる（図１、図２参照）。なお、実施例の場合、第２の薄膜導体２３２が最外側に位置しており、この最外側の第２の薄膜導体２３２に関しては、当然のことであるが、インサーション構造とはならない。
【００６４】
図２２〜図２５は、薄膜配線構造を持つマイクロデバイスの製造方法の別の例におけるその一部の工程を示す図である。図２２は図４〜図９の工程を実行した後の状態を示す図で、図１０に対応する。この後、図２３に示すように、第１の薄膜導体２３１をマスクとして、第１の薄膜導体２３１の間の導体膜２８１、及び、無機絶縁膜２５５を、ＲＩＥもしくはミリング等のドライエッチング、または、ウエットエッチングにより除去する。これにより、図２３に示すように、第１の薄膜導体２３１の間に支持体１６の表面が露出するようになる。
【００６５】
次に、図２４に示すように、第１の薄膜導体２３１の表面、及び、支持体１６の表面を、ほぼ均一な膜厚で覆うように、無機絶縁膜２５１を、スパッタまたはＣＶＤ等によって形成する。
【００６６】
次に、図２５に示すように、無機絶縁膜２５１の表面に、スパッタまたはＣＶＤ等の手段により、めっき電極膜となる導体膜２８２を形成する。
【００６７】
この後、図１４〜図２１に示す工程を実行することにより、図１、図２に示したマイクロデバイスが得られる。
【００６８】
図２２〜図２５に示す工程を経る場合、第１の薄膜導体２３１と第２の薄膜導体２３２（図１、図２参照）との膜厚がほぼ等しくなる。
【００６９】
３．薄膜インダクタとしてのマイクロデバイス
図２６は本発明に係るマイクロデバイスの平面図、図２７は図２６の２３−２３線に沿った断面図、図２８は図２６の２４−２４線に沿った断面である。図示実施例は薄膜インダクタとして具体化されたマイクロデバイスを示し、薄膜コイル２３と、無機絶縁膜２５１とを含む。
【００７０】
薄膜コイル２３は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む巻き姿態を有している。薄膜コイル２３は、Ｃｕ（銅）などの導電金属材料によって構成される。薄膜コイル２３は、フレームメッキ法等によって形成される。薄膜コイル２３のコイル端末は、端子Ｔ１、Ｔ２となっている。端子Ｔ１、Ｔ２の下側には絶縁膜２５２（図２７参照）が存在する。薄膜コイル２３は、任意数のコイルターンを持っている。本発明において、コイルターンはコイル膜と同義である。
【００７１】
また、実施例に示す薄膜コイル２３は、軸Ｘの方向と直交する方向の両端において、３層の薄膜導体を積層（図２８参照）し、高さを調整してある。両端における薄膜導体の積層数は、要求される高さに合わせて選定される。
【００７２】
無機絶縁膜２５１は、隣接コイルターン間のギャップ幅αを埋める。無機絶縁膜２５１は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ（ダイアモンド．ライク．カーボン）等によって構成される。無機絶縁膜２５１は、スパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。
【００７３】
薄膜コイル２３において、順次に隣接する３つのコイルターンの中間に位置するコイルターンは、その両側に位置するコイルターン間に生じる間隔Ａの内部に、ギャップ幅αを隔てて挿入されている。ギャップ幅αは、各コイルターンのコイル幅βよりも小さく、その内部に存在する無機絶縁膜２５１によって画定されている。
【００７４】
図２６〜図２８に示したマイクロデバイス、即ち、薄膜インダクタにおいて、薄膜コイル２３は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む巻き姿態を有している。この巻き姿態は、平面状のコイル構造から、コイル周回軸を９０度変更した垂直周回構造である。従って、垂直周回構造による利点が得られる。
【００７５】
また、順次に隣接する３つのコイルターンを抽出し、その中間のコイルターンの両側に位置する２つのコイルターン間の間隔Ａを考えたとき、この間隔Ａを、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔に対応させることができる。本発明の場合、この間隔Ａの内部に中間のコイルがあるので、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔Ａの内部に、もう一つのコイルターンをインサートしたインサーションコイル構造が実現される。
【００７６】
このため、従来と同じ起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善することができる。
【００７７】
ギャップは、軸Ｘの方向で見たギャップ幅αが、同方向で見た各コイルターンのコイル幅βよりも小さい。このギャップ幅αは、その内部の無機絶縁膜２５１の膜厚によって画定されている。無機絶縁膜２５１は、スパッタまたはＣＶＤ等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、コイル周回密度を高めることができる。
【００７８】
好ましくは、ギャップ幅αは、０．０１〜０．０５μｍの範囲に設定する。このようなギャップ幅αを持つ無機絶縁膜２５１は、スパッタまたはＣＶＤで、確実に形成し得る。また、この範囲であれば、薄膜インダクタへの適用において、必要な電気絶縁を確保し得る。
【００７９】
好ましくは、隣接コイルターン間のギャップ幅α、及び、各コイルターンのコイル幅βは、
（１／３００）≦α／β≦（１／５）
を満たす。
【００８０】
上記条件式において、ギャップ幅αを、０．０１〜０．０５μｍの範囲に設定した場合、各コイルターンのコイル幅βは０．２５〜３μｍの範囲になる。各コイルターンのコイル幅βが、このような範囲にあれば、本発明の主要な適用例である薄膜インダクタとしては、十分である。
【００８１】
図２６〜図２８に示す実施例では、更に、第１の磁性層２１及び第２の磁性層２２を含んでいる。第１の磁性層２１は、支持体を構成する絶縁層１６によって支持され、薄膜コイル２３の外部に配置されている。絶縁層１６は、無機絶縁材料、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
【００８２】
図示実施例において、第１の磁性層２１は、一面が平面状であって、絶縁層１６の一面上に、薄膜コイル２３の占有面積よりも広く拡がっている。第２の磁性層２２は、薄膜コイル２３の内部を、軸Ｘの方向に貫通している。
【００８３】
第１及び第２の磁性層２１、２２は、例えば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の磁性材料を用いて構成することができる。第１及び第２の磁性層２１、２２のそれぞれは単層構造であってもよいし、多層構造であってもよい。第１及び第２の磁性層２１、２２の各膜厚は、例えば、０．５〜３μｍの範囲に設定される。このような第１及び第２の磁性層２１、２２はフレームメッキ法によって形成できる。
【００８４】
第１及び第２の磁性層２１、２２は、薄膜コイル２３の外部において、互いに磁気的に結合されている。これにより、第１及び第２の磁性層２１、２２による閉磁路が形成される。即ち、第１及び第２の磁性層２１、２２は閉磁路の薄膜コアを構成する。
【００８５】
更に、図示実施例では、薄膜コイル２３は、無機絶縁膜２５２を介して、第１の磁性層２１及び第２の磁性層２２と隣接する。無機絶縁膜２５２の材料組成、形成方法及び膜厚等は、隣接コイルターン間のギャップ幅αを埋める無機絶縁膜２５１と同じであるので、説明は省略する。
【００８６】
図示実施例と異なって、第１及び第２の磁性層２１、２２は、これを省略することもできる。この場合には、空心タイプの薄膜インダクタとなる。
【００８７】
更に、図２６〜図２８は、単一の薄膜コイル２３を示しているだけであるが、複数の薄膜コイル２３の組み合わせであってもよい。複数の薄膜コイル２３を有する場合は、個々に独立させてもよいし、直列もしくは並列または直並列等、任意の接続構造を採用することができる。更に、薄膜インダクタは、それ自体として、完結した電子部品の形態であってもよいし、集積回路等において、その一部を構成する要素であってもよい。
【００８８】
４．薄膜磁気ヘッドとしてのマイクロデバイス
図２９は薄膜磁気ヘッドの斜視図、図３０は図２９に示した薄膜磁気ヘッドのコイル構造を示す平面図、図３１は図３０の２７−２７線に沿った断面図、図３２は図３０の３２−３２線に沿った断面図である。図示された薄膜磁気ヘッドは、スライダ１と、書き込み素子２と、読み取り素子３とを含む。
【００８９】
スライダ１は、媒体対向面側にレール１１、１２を有し、レールの表面が空気ベアリング面（以下ＡＢＳと称する）１３、１４として利用される。レール１１、１２は２本に限らない。１〜３本のレールを有することがあり、レールを持たない平面となることもある。また、浮上特性改善等のために、媒体対向面に種々の幾何学的形状が付されることもある。何れのタイプのスライダ１であっても、本発明の適用が可能である。また、スライダ１は、レールの表面に、例えば３〜８ｎｍ程度の層厚を有するＤＬＣ等の保護層を備えることもあり、このような場合は保護層の表面がＡＢＳ１３、１４となる。スライダ１は、Al2O3-TiC等でなる基体１５の表面に、Ａｌ2Ｏ3、ＳｉＯ2等の絶縁層１６を設けたセラミック構造体である。
【００９０】
書き込み素子２は誘導型磁気変換素子であり、読み取り素子３はＭＲ素子である。書き込み素子２及び読み取り素子３は、空気の流れ方向Ｆ１で見て、レール１１、１２の一方または両者の空気流出端（トレーリング．エッジ）ＴＲの側に備えられている。書き込み素子２及び読み取り素子３は、スライダ１に備えられ、電磁変換のための端部がＡＢＳ１３、１４と近接した位置にある。空気流出端ＴＲの側にある側面には、書き込み素子２に接続された取り出し電極２７、２８及び読み取り素子３に接続された取り出し電極２９、３０がそれぞれ設けられている。
【００９１】
書き込み素子２は、読み取り素子３に対する第２のシールド層を兼ねている第１の磁性層２１、第２の磁性層２２、薄膜コイル２３、アルミナ等でなるギャップ層２４、無機絶縁膜２５１、２５２及び保護層２６などを有している。第２のシールド層は、第１の磁性層２１から独立して備えられていてもよい。
【００９２】
薄膜コイル２３は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む巻き姿態を有している。薄膜コイル２３は、Ｃｕ（銅）などの導電金属材料によって構成される。薄膜コイル２３はフレームメッキ法等によって形成される。薄膜コイル２３のコイル端末は、端子Ｔ１、Ｔ２となっている。端子Ｔ１、Ｔ２はそれぞれ、取り出し電極２７、２８に接続される。薄膜コイル２３は、任意数のコイルターンを持っている。
【００９３】
薄膜コイル２３において、順次に隣接する３つのコイルターンの中間に位置するコイルターンは、その両側に位置するコイルターン間に生じる間隔Ａの内部に、ギャップ幅αを隔てて挿入されている。ギャップ幅αは、無機絶縁膜２５１の膜厚によって画定されている。
【００９４】
無機絶縁膜２５１は、隣接コイルターン間のギャップ幅αを埋める。無機絶縁膜２５１は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。無機絶縁膜２５１はスパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。
【００９５】
図２９〜図３２に示したマイクロデバイス、即ち、薄膜磁気ヘッドにおいて、薄膜コイル２３は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む巻き姿態を有している。この巻き姿態は、平面状のコイル構造から、コイル周回軸を９０度変更した垂直周回構造である。従って、垂直周回構造による利点が得られる。
【００９６】
また、順次に隣接する３つのコイルターンを抽出し、その中間のコイルターンの両側に位置する２つのコイルターン間の間隔Ａを考えたとき、この間隔Ａを、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔に対応させることができる。本発明の場合、この間隔Ａの内部に中間のコイルがあるので、従来、レジストフレームの底部幅として残っていた隣接コイルターン間の間隔Ａの内部に、もう一つのコイルターンをインサートしたインサーションコイル構造が実現される。
【００９７】
このため、従来と同じ起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善することができる。
【００９８】
ギャップ幅αは、無機絶縁膜２５１の膜厚によって画定されている。無機絶縁膜２５１は、スパッタまたはＣＶＤ等によって形成し得る。したがって、これらの薄膜形成技術の限界まで、ギャップ幅αを微細化し、コイル周回密度を高めることができる。
【００９９】
薄膜磁気ヘッドへの適用においても、ギャップ幅αは、好ましくは、０．０１〜０．０５μｍの範囲に設定する。このようなギャップ幅αを画定するための無機絶縁膜２５１は、スパッタまたはＣＶＤで、確実に形成し得る。また、この範囲であれば、薄膜磁気ヘッドへの適用において、必要な電気絶縁を確保し得る。
【０１００】
好ましくは、隣接コイルターン間のギャップ幅α、及び、各コイルターンのコイル幅βは、
（１／３００）≦α／β≦（１／５）
を満たす。コイル幅βは、軸Ｘの方向で見た厚み寸法である。
【０１０１】
上記条件式において、ギャップ幅αを、０．０１〜０．０５μｍの範囲に設定した場合、各コイルターンのコイル幅βは０．２５〜３μｍの範囲になる。各コイルターンのコイル幅βが、このような範囲にあれば、薄膜磁気ヘッドとしては、十分である。
【０１０２】
第１の磁性層２１は、絶縁層３３、３２によって支持され、薄膜コイル２３の外部に配置されている。絶縁層３３、３２はＡｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。第２の磁性層２２は、薄膜コイル２３の内部を、軸Ｘの方向に貫通している。
【０１０３】
第１及び第２の磁性層２１、２２は、例えば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の磁性材料を用いて構成することができる。第１及び第２の磁性層２１、２２のそれぞれは単層構造であってもよいし、多層構造であってもよい。第１及び第２の磁性層２１、２２の多層化は、例えば、特性改善を目的として行われることがある。ポール端の構造に関しても、トラック幅の狭小化、記録能力の向上等の観点から、種々の改良、及び、提案がなされている。第１及び第２の磁性層２１、２２の各膜厚は、例えば、０．５〜３μｍの範囲に設定される。このような第１及び第２の磁性層２１、２２はフレームメッキ法によって形成できる。
【０１０４】
第１の磁性層２１及び第２の磁性層２２の先端部は、微小厚みのギャップ層２４を隔てて対向するポール端となっており、ポール端において書き込みを行なう。本発明においては、これまで提案された何れのポール構造も採用できる。ギャップ層２４は、非磁性金属層またはアルミナ等の無機絶縁層によって構成される。
【０１０５】
第２の磁性層２２は、更に、第１の磁性層２１との間にインナーギャップを保って、ＡＢＳ１３、１４の後方に延び、後方結合部において第２の磁性層２２に結合されている。これにより、第１の磁性層２１、第２の磁性層２２及びギャップ層２４を巡る薄膜磁気回路が完結する。
【０１０６】
更に、図示実施例では、薄膜コイル２３は、無機絶縁膜２５２を介して、第１の磁性層２１及び第２の磁性層２２と隣接する。無機絶縁膜２５２の材料組成、形成方法及び膜厚等は、隣接コイルターン間のギャップ幅αを埋める無機絶縁膜２５１と同じであるので、説明は省略する。
【０１０７】
保護層２６は、書き込み素子２の全体を覆っている。保護層２６は、Ａｌ2Ｏ3またはＳｉＯ2等の無機絶縁材料で構成されている。
【０１０８】
読み取り素子３の付近には、第１のシールド層３１と、絶縁層３２と、絶縁層３３と、第１の磁性層２１として兼用される第２のシールド層２１とが備えられている。第１のシールド層３１は、パーマロイ等によって構成される。読み取り素子３は、第１のシールド層３１及び第２のシールド層２１の間に配置されている。読み取り素子３は、端面がＡＢＳ１３、１４に臨んでいる。
【０１０９】
読み取り素子３は、巨大磁気抵抗効果素子（ＧＭＲ素子）を含む。ＧＭＲ素子は、スピンバルブ膜または強磁性トンネル接合素子の何れかによって構成することができる。
【０１１０】
５．薄膜磁気ヘッドの製造方法
図３３〜図９９は図２９〜図３２に示した薄膜磁気ヘッドの製造方法を説明する図である。図２６〜図２８に示した薄膜インダクタも、この製造方法に準じて製造し得る。
【０１１１】
図３３〜図９９に示す薄膜磁気ヘッドの製造方法は、全て、図３３に示すウエハ１００の上で実行される。ウエハ１００の一面上には、読み取り素子製造プロセスを完了した薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍが整列されているものとし、薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍから選択された１つを抽出して、その製造方法を説明する。
【０１１２】
まず、図３４、図３５に示すように、読み取り素子３を埋設した絶縁層３２、３３の表面に第１の磁性層２１を形成する。図３４は図３３に示したウエハ上で見た薄膜磁気ヘッド要素の１つを示す平面図、図３５は図３４の３５−３５線に沿った断面図である。第１の磁性層２１は、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の磁性材料を用い、膜厚０．５〜３μｍの範囲となるように形成することが好ましい。また、第１の磁性層２１は、フレームメッキ法等によって形成することができる。
【０１１３】
次に、図３６、図３７に示すように、第１の磁性層２１の上に、磁極端部層２１１及びバックギャップ層２１２を形成する。図３６は図３４、図３５に示した薄膜磁気ヘッド要素に実行された工程を示す平面図、図３７は図３６の３７−３７線に沿った断面図である。磁極端部層２１１及びバックギャップ層２１２は、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の磁性材料を用い、膜厚０．５〜３μｍの範囲となるように、フレームメッキ法等によって形成することができる。
【０１１４】
次に、図３８、図３９に示すように、無機絶縁膜２５２を形成する。図３８は図３６、図３７に示した工程の後の工程を示す図、図３９は図３８の３９−３９線に沿った断面図である。無機絶縁膜２５２は、第１の磁性層２１、磁極端部層２１１及びバックギャップ層２１２を覆う。無機絶縁膜２５２は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。無機絶縁膜２５２は、スパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。無機絶縁膜２５２の膜厚は、０．０１〜０．０５μｍの範囲とすることが好ましい。
【０１１５】
次に、図４０、図４１に示すように、無機絶縁膜２５２の表面に、複数の第１の薄膜導体２３１を、第１の間隔Ａを隔てて、一方向Ｘに整列して形成する。図４０は図３８、図３９に示した工程の後の工程を示す図、図４１は図４０の４１−４１線に沿った断面図である。第１の薄膜導体２３１は、帯状に形成される。第１の薄膜導体２３１は、例えば、Ｃｕなどの導電金属材料によって構成され、フレームメッキ法の適用によって形成される。第１の薄膜導体２３１は、図５〜図１１に図示した工程によって形成される。
【０１１６】
第１の薄膜導体２３１は、一方向Ｘで見たコイル幅βが０．２５〜３μｍの範囲となるように形成する。第１の薄膜導体２３１の膜厚は、厚い方が好ましいが、フレームめっき法により形成した場合、コイル幅βの２倍程度が形成可能である。
【０１１７】
次に、図４２、図４３に示すように、隣接する第１の薄膜導体２３１−２３１間に存在する無機絶縁膜２５２を除去する。図４２は図４０、図４１に示した工程の後の工程を示す図、図４３は図４２の４３−４３線に沿った断面図である。無機絶縁膜２５２の除去に当たっては、第１の薄膜導体２３１をマスクにし、ミリングまたはＲＩＥ等のドライエッチング法を実行する。
【０１１８】
次に、図４４、図４５に示すように、第１の薄膜導体２３１の表面、及び、第１の薄膜導体２３１−２３１間に現れる第１の磁性層２１の表面を、ほぼ均一な膜厚で覆う無機絶縁膜２５１を形成する。図４４は図４２、図４３に示した工程の後の工程を示す図、図４５は図４４の４５−４５線に沿った断面図である。
【０１１９】
無機絶縁膜２５１は、無機絶縁膜２５２と同様に、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。無機絶縁膜２５２はスパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。無機絶縁膜２５２の膜厚は０．０１〜０．０５μｍの範囲とすることが好ましい。
【０１２０】
次に、図４６、図４７に示すように、第２の薄膜導体２３２を形成する。図４６は図４４、図４５に示した工程の後の工程を示す図、図４７は図４６の４７−４７線に沿った断面図である。第２の薄膜導体２３２はフレームメッキ法によって形成する。第２の薄膜導体２３２は、第１の薄膜導体２３１の間に存在する隣接コイルターン間隔Ａを埋めるように、嵌め込み状態で成膜される。
【０１２１】
次に、図４８、図４９に示すように、平坦化に供される無機絶縁膜２５３を形成する。図４８は図４６、図４７に示した工程の後の工程を示す図、図４９は図４８の４９−４９線に沿った断面図である。無機絶縁膜２５３は、第１の薄膜導体２３１、第２の薄膜導体２３２、磁極端部２１１及びバックギャップ２１２の全体を覆って形成する。無機絶縁膜２５３は、Ａｌ2Ｏ3、ＳｉＯ2等によって構成される。無機絶縁膜２５３はスパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。
【０１２２】
次に、図５０、図５１に示すように、無機絶縁膜２５３を、ＣＭＰなどにより平坦化する。図５０は図４８、図４９に示した工程の後の工程を示す図、図５１は図５０の５１−５１線に沿った断面図である。無機絶縁膜２５３は、バックギャップ層２１２の周囲に残存し、磁極端部層２１１からバックギャップ層２１２が平坦化される。
【０１２３】
次に、図５２〜図５４に示すように、ギャップ層２４を形成する。図５２は図５０、図５１に示した工程の後の工程を示す図、図５３は図５２の５３−５３線に沿った断面図、図５４は図５２の５４−５４線に沿った断面図である。ギャップ層２４は、平坦化された無機絶縁膜２５３、第１及び第２の薄膜導体２３１、２３２の上面に設けられている。ギャップ層２４は、スパッタまたはＣＶＤ等のドライ薄膜形成法によって形成することができる。ギャップ層２４は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。ギャップ層２４の膜厚は、０．０１〜０．０５μｍの範囲とすることが好ましい。
【０１２４】
図示していないが、第１の薄膜導体２３１、第２の薄膜導体２３２、磁極端部２１１及びバックギャップ２１２の全体を覆うギャップ層２４を形成した後、バックギャップ層２１２上のギャップ層２４を除去する。ギャップ層２４の除去に当たっては、レジストパターンをマスクにして、バックギャップ層２１２上のギャップ層２４をミリングまたはＲＩＥ等のドライエッチング法を実行する。そして、溶剤剥離、アッシングなどによりレジストマスクを除去する。
【０１２５】
次に、図５５、図５６に示すように、第２の磁性層２２が形成される。図５５は図５２〜図５４に示した工程の後の工程を示す図、図５６は図５５の５６−５６線に沿った断面図である。第２の磁性層２２は、フレームメッキ法等によって形成する。第２の磁性層２２は、ＮｉＦｅ、ＣｏＦｅＮｉ、ＣｏＦｅ、ＦｅＮ、ＦｅＺｒＮ等により構成される。第２の磁性層２２の膜厚は、０．５〜３μｍの範囲とすることが好ましい。第２の磁性層２２は、ギャップ層２４によって支持され、バックギャップ層２１２で磁気的に結合されている。これにより、第１の磁性層２１、第２の磁性層２２及びギャップ層２４を巡る薄膜磁気回路が完成する。第２の磁性層２２は、単層構造であってもよいし、多層構造であってもよい。
【０１２６】
次に、第２の磁性層をマスクにして、ミリング、またはＲＩＥなどのドライエッチング法を実行して、第２の磁性層２２に覆われていない部分のギャップ層２４を除去する。
【０１２７】
次に、図５７、図５８に示すように、無機絶縁膜２５２を形成する。図５７は図５５、図５６に示した工程の後の工程を示す図、図５８は図５７の５８−５８線に沿った断面図である。無機絶縁膜２５２は、第２の磁性層２２上部を覆うように形成される。無機絶縁膜２５２については、既に言及しているので詳細は省略する。
【０１２８】
次に、図５９、図６０に示すように、ギャップ層２４及び無機絶縁膜２５２の一部を除去し、第２の薄膜導体２３２の上部を露出させる。図５９は図５７、図５８に示した工程の後の工程を示す図、図６０は図５９の６０−６０線に沿った断面図である。第２の薄膜導体２５２の上部の無機絶縁膜２５２は、予め、第２の薄膜導体２５２の上部に形成したレジストパターンをマスクにして、ミリングまたはＲＩＥ等のドライエッチング法により、レジストマスクを除去する。その後、溶剤剥離、アッシングなどにより除去する。上記工程により第２の薄膜導体２３２に開口部を形成する。
【０１２９】
次に、図６１、図６２に示すように、複数の第３の薄膜導体２３３を形成する。図６１は図５９、図６０に示した工程の後の工程を示す図、図６２は図６１の６２−６２線に沿った断面図である。第３の薄膜導体２３３は、フレームメッキ法などにより形成され、上記開口部を通し、第２の薄膜導体２３２に連続して立ち上がる。第３の薄膜導体２３３は、Ｃｕなどの導電金属材料により構成される。第３の薄膜導体２３３の膜厚は、１．５〜４μｍの範囲が好ましい。第３の薄膜導体２３３も、図５〜図１１に図示した工程に準じて形成される。
【０１３０】
次に、図６３、図６４に示すように、第３の薄膜導体２３３をマスクにして、無機絶縁膜２５２をミリングまたはＲＩＥ等のドライエッチング法により、除去する。図６３は図６１、図６２に示した工程の後の工程を示す図、図６４は図６３の６４−６４線に沿った断面図である。
【０１３１】
次に、図６５、図６６に示すように、無機絶縁膜２５１を形成する。図６５は図６３、図６４に示した工程の後の工程を示す図、図６６は図６５の６６−６６線に沿った断面図である。無機絶縁膜２５１は、第３の薄膜導体２３３の表面、及び、第３の薄膜導体２３３−２３３間に現れる第１の薄膜導体２３１の表面を、ほぼ均一な膜厚で覆う。無機絶縁膜２５１については、既に言及しているので詳細は省略する。
【０１３２】
次に、図６７に示すように、第３の薄膜導体２３３の立ち上がり部分の無機絶縁膜２５１をマスクにして、第３の薄膜導体２３３の立ち上がり部分以外の無機絶縁膜２５１を、ミリングまたはＲＩＥ等のドライエッチング法により、除去する。図６７は図６５、図６６に示した工程の後の工程を示す図である。この工程により、第３の薄膜導体２３３の上部が露出し、接続部端となる。
【０１３３】
次に、図６８に示すように、第４の薄膜導体２３４を形成する。図６８は図６７に示した工程の後の工程を示す図である。第４の薄膜導体２３４は、フレームメッキ法などにより形成する。
【０１３４】
第４の薄膜導体２３４は、第３の薄膜導体２３３の表面、及び、第３の薄膜導体２３３−２３３間に現れる第１の薄膜導体２３１の表面を覆う。すなわち、第４の薄膜導体２３４は、各々側壁に無機絶縁膜２５１を有する第３の薄膜導体２３３の間にもはめ込まれる。第３の薄膜導体２３３と、第４の薄膜導体２３４とは、前記露出部により電気的に導通している。第４の薄膜導体２３４は、Ｃｕなどの導電金属材料で構成される。第４の薄膜導体２３４の膜厚は、１．５〜４μｍの範囲が好ましい。
【０１３５】
次に、図６９に示すように、無機絶縁膜でなる平坦化膜２０を形成する。図６９は図６８に示した工程の後の工程を示す図である。平坦化膜２０は、スパッタなどにより成膜し、ＣＭＰ等により平坦化する。平坦化膜２０は、Ａｌ2Ｏ3、ＳｉＯ2等により構成される。
【０１３６】
図７０は図６９に示した工程の後の工程を示す図、図７１は図７０の７１−７１線に沿った断面図である。図７１に図示するように、第３の薄膜導体２３３と第４の薄膜導体２３４との上部は、平坦化されるとともに、露出している。
【０１３７】
次に、図７２、図７３に示すように、無機絶縁膜２５２を形成する。図７２は図７０、図７１に示した工程の後の工程を示す図、図７３は図７２の７３−７３線に沿った断面図である。無機絶縁膜２５２は、平坦化膜２０、第３の薄膜導体２３３及び第４の薄膜導体２３４上部を覆うように形成される。無機絶縁膜２５２については、既に言及しているので詳細は省略する。
【０１３８】
次に、図７４、図７５に示すように、無機絶縁膜２５２の一部を除去し、第３の薄膜導体２３３の上部を露出させる。図７４は図７２、図７３に示した工程の後の工程を示す図、図７５は図７４の７５−７５線に沿った断面図である。第３の薄膜導体２３３の上部の無機絶縁膜２５２は、レジストパターンをマスクにして、ミリングまたはＲＩＥ等のドライエッチング法により、除去する。その後、第２の薄膜導体２３２上のレジストマスクを溶剤剥離、アッシングなどにより除去する。上記工程により第３の薄膜導体２３３に開口部が形成される。
【０１３９】
次に、図７６〜図７８に示すように、複数の第５の薄膜導体２３５を形成する。図７６は図７４、図７５に示した工程の後の工程を示す図、図７７は図７６の７７−７７線に沿った断面図、図７８は図７６の７８−７８線に沿った断面図である。
【０１４０】
第５の薄膜導体２３５は、無機絶縁膜２５２の表面に、第１の間隔Ａを隔てて、一方向Ｘに整列して複数設けられる。第５の薄膜導体２３５は、帯状に形成される。第５の薄膜導体２３５は、例えば、Ｃｕなどの導電金属材料によって構成され、フレームメッキ法の適用によって形成される。フレームメッキ法を適用する場合は、事前に、無機絶縁膜２５２の表面にシード層を形成しておく。これは、フレームメッキ法における常套手段である。第５の薄膜導体２３５は、一方向Ｘで見たコイル幅βが０．２５〜３μｍの範囲となるように形成する。第１の半薄膜導体２３１の膜厚は、厚い方が好ましいが、フレームメッキ法により形成した場合、コイル幅βの２倍程度が形成可能である。
【０１４１】
また、図７８に示すように、第３の薄膜導体２３３の露出部（図７５参照）に第５の薄膜導体２３５を形成する。第３の薄膜導体２３３と、第５の薄膜導体２３５とは、開口部を介して電気的に導通している。第５の薄膜導体２３５も、図５〜図１１に図示した工程に準じて形成される。
【０１４２】
次に、図７９〜図８１に示すように、無機絶縁膜２５２を除去する。図７９は図７６〜図７８に示した工程の後の工程を示す図、図８０は図７９の８０−８０線に沿った断面図、図８１は図７９の８１−８１線に沿った断面図である。無機絶縁膜２５２の除去に当たっては、第５の薄膜導体２３５をマスクにして、ミリングまたはＲＩＥ等のドライエッチング法を実行する。
【０１４３】
次に、図８２〜図８４に示すように、無機絶縁膜２５１を形成する。図８２は図８０、図８１に示した工程の後の工程を示す図、図８３は図８２の８３−８３線に沿った断面図、図８４は図８２の８４−８４線に沿った断面図である。
【０１４４】
無機絶縁膜２５１は、図８３に示すように、第２の磁性層２２、第５の薄膜導体２３５及び平坦化膜２０の表面を、ほぼ均一な膜厚で覆う。また、無機絶縁膜２５１は、図８４に示すように、平坦化膜２０、第５の薄膜導体２３５、第５の薄膜導体２３５−２３５間に現れる第４の薄膜導体２３４の表面を、ほぼ均一な膜厚で覆う。無機絶縁膜２５１については、既に言及しているので詳細は省略する。
【０１４５】
次に、図８５〜図８７に示すように、第５の薄膜導体２３５の立ち上がり部分の無機絶縁膜２５１をマスクにして、第５の薄膜導体２３５の立ち上がり部分以外の無機絶縁膜２５１をドライエッチング法（ミリング法、ＲＩＥ法など）により、除去する。図８５は図８２〜図８４に示した工程の後の工程を示す図、図８６は図８５の８６−８６線に沿った断面図、図８７は図８５の８７−８７線に沿った断面図である。その後、レジストマスクを溶剤剥離、アッシングなどにより除去する。このとき、上部磁極上に相当する部分にもレジストマスクを形成し、上部磁極上に相当する部分にも無機絶縁膜を残すようにする。この工程により、平坦化膜２０と、第５の薄膜導体２３５−２３５間に現れる第４の薄膜導体２３４と、第５の薄膜導体２３５の上部とが露出し、接続部端となる。
【０１４６】
次に、図８８に示すように、第６の薄膜導体２３６を形成する。図８８は図８５〜図８７に示した工程の後の工程を示す図である。第６の薄膜導体２３６は、フレームメッキ法などにより形成する。第６の薄膜導体２３６は、各々側壁に無機絶縁膜２５１を有する第５の薄膜導体２３５の間にもはめ込まれる。第５の薄膜導体２３５と、第６の薄膜導体２３６とは、電気的に導通していない。第６の薄膜導体２３６は、Ｃｕなどの導電金属材料で構成される。第６の薄膜導体２３６の膜厚は、好ましくは０．５〜３μｍの範囲である。
【０１４７】
また、図８９について図８８と同様に、第６の薄膜導体２３６を形成する。図８９は図８８に示した工程の後の工程を示す図である。但し、図８９において第６の薄膜導体２３６は、第４の薄膜導体２３４、第５の薄膜導体２３５と、電気的に導通している。
【０１４８】
次に図９０及び図９１に示すように、平坦化膜２６０を形成する。図９０は図８９に示した工程の後の工程を示す図、図９１は図９０に示した工程の後の工程を示す図である。平坦化膜２６０は、スパッタなどにより成膜され、平坦化膜２６０により全面が覆われたのち、ＣＭＰ等により平坦化する。平坦化膜２６０は、Ａｌ2Ｏ3、ＳｉＯ2等で構成される。
【０１４９】
図９２は図９１に示した工程の後の工程を示す図、図９３は図９２の９３−９３線に沿った断面図、図９４は図９２の９４−９４線に沿った断面図である。図９２〜図９４は、図９０及び図９１で示す工程により平坦化された状態を示す。
【０１５０】
次に図９５及び図９６に示すように、保護層２６を形成する。図９５は図９２〜図９４に示した工程の後の工程を示す断面図、図９６は図９５に示した工程の後の工程を示す断面図である。保護層２６は、スパッタなどにより成膜され、ＣＭＰなどにより平坦化される。保護層２６は、Ａｌ2Ｏ3、ＳｉＯ2等により構成される。
【０１５１】
上述した工程を経ることにより、図２９〜図３２に示した構造を有する薄膜磁気ヘッド要素が、ウエハ（図３３参照）上に形成される。その他、電極取り出し配線、バンプ層、バンプ保護層などは別途作成する。説明は省略するが、図２６〜図２８に示した薄膜インダクタ等の他のマイクロデバイスも、同様の工程を経て製造できる。
【０１５２】
６．薄膜磁気ヘッドを用いた磁気ヘッド装置及び磁気記録再生装置
本発明は、更に、磁気ヘッド装置及び磁気記録再生装置についても開示する。まず、図９７は本発明に係る磁気ヘッド装置の一部を示す正面図、図９８は図９７に示した磁気ヘッド装置の底面図である。磁気ヘッド装置は、薄膜磁気ヘッド４と、ヘッド支持装置５とを含んでいる。薄膜磁気ヘッド４は、図６〜図９を参照して説明にした本発明に係る薄膜磁気ヘッドである。
【０１５３】
ヘッド支持装置５は、金属薄板でなる支持体５３の長手方向の一端にある自由端に、同じく金属薄板でなる可撓体５１を取付け、この可撓体５１の下面に薄膜磁気ヘッド４を取付けた構造となっている。
【０１５４】
可撓体５１は、支持体５３の長手方向軸線と略平行して伸びる２つの外側枠部５５、５６と、支持体５３から離れた端において外側枠部５５、５６を連結する横枠５４と、横枠５４の略中央部から外側枠部５５、５６に略平行するように延びていて先端を自由端とした舌状片５２とを有する。
【０１５５】
舌状片５２のほぼ中央部には、支持体５３から隆起した、例えば半球状の荷重用突起５７が設けられている。この荷重用突起５７により、支持体５３の自由端から舌状片５２へ荷重力が伝えられる。
【０１５６】
舌状片５２の下面に薄膜磁気ヘッド４を接着等の手段によって取付けてある。薄膜磁気ヘッド４は、空気流出側端側が横枠５４の方向になるように、舌状片５２に取付けられている。本発明に適用可能なヘッド支持装置５は、上記実施例に限らない。
【０１５７】
図９９は本発明に係る磁気記録再生装置の平面図である。図示された磁気記録再生装置は、磁気ヘッド装置６と、磁気ディスク７とを含む。磁気ヘッド装置６は図９７、図９８に図示したものである。磁気ヘッド装置６は、ヘッド支持装置５の一端がアーム９の一端に結合され、アーム９の他端がボイスコイル等を含む位置決め装置８によって支持され、かつ、駆動される。薄膜磁気ヘッド４は、ヘッド支持装置５の自由端側において、ヘッド支持装置５によって支持され、磁気ディスク７の磁気記録面と対向するように配置される。
【０１５８】
磁気ディスク７が、図示しない駆動装置により、矢印Ｆ１の方向に回転駆動されると、薄膜磁気ヘッド４が、微小浮上量で、磁気ディスク７の面から浮上する。ヘッド支持装置５の先端部に取り付けられた薄膜磁気ヘッド４は、磁気ディスク７の径方向に駆動される。そして、ヘッド支持装置５を駆動する位置決め装置８により、薄膜磁気ヘッド４が、磁気ディスク７上の所定のトラック位置に位置決めされ、磁気記録の読み出し、書き込みが行われる。
【０１５９】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【０１６０】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）配線密度を高め、素子密度を向上し得るマイクロデバイス、特に、半導体デバイスを提供することができる。
（ｂ）必要な起磁力を確保した上で、コイル長を短縮し、インピーダンス値を低減させ、高周波特性を改善したマイクロデバイス、特に、薄膜磁気ヘッド及び薄膜インダクタを提供することができる。
（ｃ）コイル周回密度を高め、磁気効率を改善し得るマイクロデバイス、特に、薄膜インダクタまたは薄膜磁気ヘッドを提供することができる。
【図面の簡単な説明】
【図１】本発明に係るマイクロデバイスの平面図である。
【図２】図１の２−２線に沿った断面図である。
【図３】図１、図２に示したマイクロデバイスの製造方法を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】図６に示した工程の後の工程を示す図である。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】図９に示した工程の後の工程を示す図である。
【図１１】図１０に示した工程の後の工程を示す図である。
【図１２】図１１に示した工程の後の工程を示す図である。
【図１３】図１２に示した工程の後の工程を示す図である。
【図１４】図１３に示した工程の後の工程を示す図である。
【図１５】図１４に示した工程の後の工程を示す図である。
【図１６】図１５に示した工程の後の工程を示す図である。
【図１７】図１６に示した工程の後の工程を示す図である。
【図１８】図１７に示した工程の後の工程を示す図である。
【図１９】図１８に示した工程の後の工程を示す図である。
【図２０】図１９に示した工程の後の工程を示す図である。
【図２１】図２０に示した工程の後の工程を示す図である。
【図２２】本発明に係るマイクロデバイスの別の製造方法を示す図である。
【図２３】図２２に示した工程の後の工程を示す図である。
【図２４】図２３に示した工程の後の工程を示す図である。
【図２５】図２４に示した工程の後の工程を示す図である。
【図２６】本発明に係る薄膜コイルとしてのデバイスを示す平面図である。
【図２７】図２６の２７−２７線に沿った断面図である。
【図２８】図２６の２８−２８線に沿った断面図である。
【図２９】本発明係る薄膜磁気ヘッドとしてのマイクロデバイスである。
【図３０】図２９に示した薄膜磁気ヘッドの薄膜コイル構造を拡大して示す平面図である。
【図３１】図３０の３１−３１線に沿った断面図である。
【図３２】図３０の３２−３２線に沿った断面図である。
【図３３】図２９〜図３２に図示した薄膜磁気ヘッドの製造方法が実行されるウエハの斜視図である。
【図３４】図３３に示したウエハ上で見た薄膜磁気ヘッド要素の１つを示す平面図である。
【図３５】図３４の３５−３５線に沿った断面図である。
【図３６】図３４、図３５に示した薄膜磁気ヘッド要素に実行された工程を示す平面図である。
【図３７】図３６の３７−３７線に沿った断面図である。
【図３８】図３６、図３７に示した工程の後の工程を示す図である。
【図３９】図３８の３９−３９線に沿った断面図である。
【図４０】図３８、図３９に示した工程の後の工程を示す図である。
【図４１】図４０の４１−４１線に沿った断面図である。
【図４２】図４０、図４１に示した工程の後の工程を示す図である。
【図４３】図４２の４３−４３線に沿った断面図である。
【図４４】図４２、図４３に示した工程の後の工程を示す図である。
【図４５】図４４の４５−４５線に沿った断面図である。
【図４６】図４４、図４５に示した工程の後の工程を示す図である。
【図４７】図４６の４７−４７線に沿った断面図である。
【図４８】図４６、図４７に示した工程の後の工程を示す図である。
【図４９】図４８の４９−４９線に沿った断面図である。
【図５０】図４８、図４９に示した工程の後の工程を示す図である。
【図５１】図５０の５１−５１線に沿った断面図である。
【図５２】図５０、図５１に示した工程の後の工程を示す図である。
【図５３】図５２の５３−５３線に沿った断面図である。
【図５４】図５２の５４−５４線に沿った断面図である。
【図５５】図５２〜図５４に示した工程の後の工程を示す図である。
【図５６】図５５の５６−５６線に沿った断面図である。
【図５７】図５５、図５６に示した工程の後の工程を示す図である。
【図５８】図５７の５８−５８線に沿った断面図である。
【図５９】図５７、図５８に示した工程の後の工程を示す図である。
【図６０】図５９の６０−６０線に沿った断面図である。
【図６１】図５９、図６０に示した工程の後の工程を示す図である。
【図６２】図６１の６２−６２線に沿った断面図である。
【図６３】図６１、図６２に示した工程の後の工程を示す図である。
【図６４】図６３の６４−６４線に沿った断面図である。
【図６５】図６３、図６４に示した工程の後の工程を示す図である。
【図６６】図６５の６６−６６線に沿った断面図である。
【図６７】図６５、図６６に示した工程の後の工程を示す図である。
【図６８】図６７に示した工程の後の工程を示す図である。
【図６９】図６８に示した工程の後の工程を示す図である。
【図７０】図６９に示した工程の後の工程を示す図である。
【図７１】図７０の７１−７１線に沿った断面図である。
【図７２】図７０、図７１に示した工程の後の工程を示す図である。
【図７３】図７２の７３−７３線に沿った断面図である。
【図７４】図７２、図７３に示した工程の後の工程を示す図である。
【図７５】図７４の７５−７５線に沿った断面図である。
【図７６】図７４、図７５に示した工程の後の工程を示す図である。
【図７７】図７６の７７−７７線に沿った断面図である。
【図７８】図７６の７８−７８線に沿った断面図である。
【図７９】図７６〜図７８に示した工程の後の工程を示す図である。
【図８０】図７９の８０−８０線に沿った断面図である。
【図８１】図７９の８１−８１線に沿った断面図である。
【図８２】図８０、図８１に示した工程の後の工程を示す図である。
【図８３】図８２の８３−８３線に沿った断面図である。
【図８４】図８２の８４−８４線に沿った断面図である。
【図８５】図８２〜図８４に示した工程の後の工程を示す図である。
【図８６】図８５の８６−８６線に沿った断面図である。
【図８７】図８５の８７−８７線に沿った断面図である。
【図８８】図８５〜図８７に示した工程の後の工程を示す図である。
【図８９】図８８に示した工程の後の工程を示す図である。
【図９０】図８９に示した工程の後の工程を示す図である。
【図９１】図９０に示した工程の後の工程を示す図である。
【図９２】図９１に示した工程の後の工程を示す図である。
【図９３】図９２の９３−９３線に沿った断面図である。
【図９４】図９２の９４−９４線に沿った断面図である。
【図９５】図９２〜図９４に示した工程の後の工程を示す断面図である。
【図９６】図９５に示した工程の後の工程を示す断面図である。
【図９７】本発明に係る磁気ヘッド装置の一部を示す正面図である。
【図９８】図９７に示した磁気ヘッド装置の底面図である。
【図９９】本発明に係る磁気記録再生装置の平面図である。
【符号の説明】
２３    薄膜コイル
α      ギャップ幅
β      薄膜導体幅またはコイルターン幅
【図１】
0003763526.tif 000002
【図２】
0003763526.tif 000003
【図３】
0003763526.tif 000004
【図４】
0003763526.tif 000005
【図５】
0003763526.tif 000006
【図６】
0003763526.tif 000007
【図７】
0003763526.tif 000008
【図８】
0003763526.tif 000009
【図９】
0003763526.tif 000010
【図１０】
0003763526.tif 000011
【図１１】
0003763526.tif 000012
【図１２】
0003763526.tif 000013
【図１３】
0003763526.tif 000014
【図１４】
0003763526.tif 000015
【図１５】
0003763526.tif 000016
【図１６】
0003763526.tif 000017
【図１７】
0003763526.tif 000018
【図１８】
0003763526.tif 000019
【図１９】
0003763526.tif 000020
【図２０】
0003763526.tif 000021
【図２１】
0003763526.tif 000022
【図２２】
0003763526.tif 000023
【図２３】
0003763526.tif 000024
【図２４】
0003763526.tif 000025
【図２５】
0003763526.tif 000026
【図２６】
0003763526.tif 000027
【図２７】
0003763526.tif 000028
【図２８】
0003763526.tif 000029
【図２９】
0003763526.tif 000030
【図３０】
0003763526.tif 000031
【図３１】
0003763526.tif 000032
【図３２】
0003763526.tif 000033
【図３３】
0003763526.tif 000034
【図３４】
0003763526.tif 000035
【図３５】
0003763526.tif 000036
【図３６】
0003763526.tif 000037
【図３７】
0003763526.tif 000038
【図３８】
0003763526.tif 000039
【図３９】
0003763526.tif 000040
【図４０】
0003763526.tif 000041
【図４１】
0003763526.tif 000042
【図４２】
0003763526.tif 000043
【図４３】
0003763526.tif 000044
【図４４】
0003763526.tif 000045
【図４５】
0003763526.tif 000046
【図４６】
0003763526.tif 000047
【図４７】
0003763526.tif 000048
【図４８】
0003763526.tif 000049
【図４９】
0003763526.tif 000050
【図５０】
0003763526.tif 000051
【図５１】
0003763526.tif 000052
【図５２】
0003763526.tif 000053
【図５３】
0003763526.tif 000054
【図５４】
0003763526.tif 000055
【図５５】
0003763526.tif 000056
【図５６】
0003763526.tif 000057
【図５７】
0003763526.tif 000058
【図５８】
0003763526.tif 000059
【図５９】
0003763526.tif 000060
【図６０】
0003763526.tif 000061
【図６１】
0003763526.tif 000062
【図６２】
0003763526.tif 000063
【図６３】
0003763526.tif 000064
【図６４】
0003763526.tif 000065
【図６５】
0003763526.tif 000066
【図６６】
0003763526.tif 000067
【図６７】
0003763526.tif 000068
【図６８】
0003763526.tif 000069
【図６９】
0003763526.tif 000070
【図７０】
0003763526.tif 000071
【図７１】
0003763526.tif 000072
【図７２】
0003763526.tif 000073
【図７３】
0003763526.tif 000074
【図７４】
0003763526.tif 000075
【図７５】
0003763526.tif 000076
【図７６】
0003763526.tif 000077
【図７７】
0003763526.tif 000078
【図７８】
0003763526.tif 000079
【図７９】
0003763526.tif 000080
【図８０】
0003763526.tif 000081
【図８１】
0003763526.tif 000082
【図８２】
0003763526.tif 000083
【図８３】
0003763526.tif 000084
【図８４】
0003763526.tif 000085
【図８５】
0003763526.tif 000086
【図８６】
0003763526.tif 000087
【図８７】
0003763526.tif 000088
【図８８】
0003763526.tif 000089
【図８９】
0003763526.tif 000090
【図９０】
0003763526.tif 000091
【図９１】
0003763526.tif 000092
【図９２】
0003763526.tif 000093
【図９３】
0003763526.tif 000094
【図９４】
0003763526.tif 000095
【図９５】
0003763526.tif 000096
【図９６】
0003763526.tif 000097
【図９７】
0003763526.tif 000098
【図９８】
0003763526.tif 000099
【図９９】
0003763526.tif 000100