(57)【特許請求の範囲】
【請求項１】
ビット数ｎのデジタルデータで表された画像信号を前記ビット数ｎにより定まる階調数で多階調表示する画像表示装置であって、
ある選択期間に書きこまれた信号を該選択期間以外も保持してその表示状態を維持する表示素子を画素としてマトリクス状に配列することにより構成した表示パネルと、前記表示パネルを構成するマトリクス状の表示素子を行毎に順次選択走査する垂直ドライブ回路と、垂直ドライブ回路により選択された行の表示素子に対し、表示すべき画像信号のデジタルデータに応じてあらかじめ割り当てられた２値の電圧のなかから電圧を書き込む水平ドライブ回路と、前記水平，垂直ドライブ回路をして、表示すべき前記画像信号に同期して、１フレーム期間において少なくともｎ回各表示画素を選択走査せしめることにより多階調表示する画像表示装置において、
前記水平ドライブ回路は、１系統のシフトレジスタ回路と、前記１系統のシフトレジスタの後に並列に配置された少なくともビット数ｎ以上のラインデータラッチ回路とを有し、前記少なくともビット数ｎ以上のラインデータラッチ回路の各信号線へのビット毎の出力信号と水平走査期間をビット毎に分割された制御信号との積からなる論理信号を、前記１系統のシフトレジスタが配置された側のラインデータラッチ回路の出力から順に足し合わせた結果に応じて前記アクティブマトリクス表示素子の駆動電圧を出力することを特徴とする画像表示装置。
【請求項２】
ビット数ｎのデジタルデータで表された画像信号を前記ビット数ｎにより定まる階調数で多階調表示する画像表示装置であって、
ある選択期間に書き込まれた信号を該選択期間以外も保持してその表示状態を維持する表示素子を画素としてマトリクス状に配列することにより構成した表示パネルと、前記表示パネルを構成するマトリクス状の表示素子を行毎に順次選択走査する垂直ドライブ回路と、垂直ドライブ回路により選択された行の表示素子に対し、表示すべき画像信号のデジタルデータに応じてあらかじめ割り当てられた２値の電圧のなかから電圧を書き込む水平ドライブ回路と、前記水平，垂直ドライブ回路をして、表示すべき前記画像信号に同期して、１フレーム期間において少なくともｎ回各表示画素を選択走査せしめることにより多階調表示する画像表示装置において、
前記垂直ドライブ回路の前記シフトレジスタ回路はビット毎に異なり、
前記垂直ドライブ回路は、少なくともビット数ｎ以上のシフトレジスタ回路が並列に配置され、前記少なくともビット数ｎ以上のシフトレジスタ回路の各垂直走査線へのビット毎の出力信号と水平走査期間をビット毎に分割された制御信号との積からなる論理信号を、前記表示パネルに対して最も外側に配置された前記シフトレジスタ回路の出力から順にシフトレジスタ回路の出力を足し合わせた結果に応じて、前記アクティブマトリクスの垂直走査線に加える電圧を規定することを特徴とする画像表示装置。
【請求項３】
請求項１または２に記載の画像表示装置であって、
前記表示素子は、アクティブマトリクスの垂直走査線にゲートを、水平走査線にドレインを接続された第一の薄膜トランジスタと、該第一の薄膜トランジスタのソースには第二の薄膜トランジスタのゲートと蓄積容量の電極が接続され、該第二の薄膜トランジスタには有機ＬＥＤが接続され、画像信号が前記蓄積容量に保持される期間は、前記有機ＬＥＤに電流が流れつづけることにより表示状態が保持されることを特徴とする画像表示装置。
【請求項４】
請求項１または２に記載の画像表示装置であって、
前記垂直ドライブ回路および水平ドライブ回路はアクティブマトリクス基板上に薄膜トランジスタにより構成されていることを特徴とする画像表示装置。
【請求項５】
基板上に表示部及び駆動回路部を形成した画像表示装置であって、
該画像表示装置は、ビット数ｎのデジタルデータの画像信号をビット数ｎにより定まる階調数で多階調表示するものであり、
前記駆動回路部は、１系統のシフトレジスタ回路と、前記１系統のシフトレジスタの後に並列に配置された少なくともビット数ｎ以上のラインデータラッチ回路とを有し、前記少なくともビット数ｎ以上のラインデータラッチ回路の各信号線へのビット毎の出力信号と水平走査期間をビット毎に分割された制御信号との積からなる論理信号を、前記１系統のシフトレジスタが配置された側のラインデータラッチ回路の出力から順に足し合わせた結果に応じて前記表示部を制御することを特徴とする画像表示装置。
【請求項６】
請求項５の画像表示装置であって、
前記駆動回路部は、水平ドライブ回路を有することを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の画像表示装置に係り、特にある選択期間に書き込まれた信号電圧を該選択期間以外も保持し、その信号電圧によって表示素子の電気光学特性を制御する画像表示装置に関し、さらに詳しくは、上記信号電圧は２値であり、その信号電圧の保持期間を表示すべき映像信号のレベルに応じて制御することにより画像の多階調表示を行う画像表示装置に関するものである。
【０００２】
【従来の技術】
近年、高度情報化社会の到来に伴い、パーソナルコンピュータ，携帯情報端末，情報通信機器あるいはこれらの複合製品の需要が増大している。これらの製品には、薄型，軽量，高速応答のディスプレイが好適であり、自発光型の有機LED素子（ＯＬＥＤ）などによる表示装置が用いられている。従来の有機ＬＥＤ表示装置の画素は、図１のようなものとなる。図１（ａ）において、ゲート線２２とデータ線２１の各交点に第一の薄膜トランジスタ（ＴＦＴ）Ｔｓｗ２３が接続され、これにデータを蓄積する容量Ｃｓ２５，有機ＬＥＤ２６に流す電流を制御する第二の薄膜トランジスタＴｄｒ２４が接続されている。これを駆動する波形は、図１(ｂ)に示す通りである。データ信号Ｖｓｉｇ２７に応じた電圧が、ゲート電圧Ｖｇｈ２８でオンされる第一のＴＦＴのトランジスタを介して第二のＴＦＴのゲート電極に印加される。この第二のＴＦＴのゲートに印加された信号電圧により第二のＴＦＴの導電率が定まり、電流供給線に印加される電圧Ｖｄｄが、
ＴＦＴと負荷素子である有機ＬＥＤ素子との間で分圧されて有機ＬＥＤ素子に流れる電流が定まる。ここで、Ｖｓｉｇがアナログ的に多値をとる構成では、第二のＴＦＴの特性が表示装置の表示領域にわたって均一であることが要求される。しかし、非単結晶シリコンで能動層が構成されるＴＦＴの電気的特性の不均一性により上記要求をみたすことが難しい。
【０００３】
これを解決するために、第二のＴＦＴをスイッチとして用い、有機ＬＥＤ素子に流す電流をオンとオフの２値とするデジタル駆動方式が提案されている。階調表示は、電流を流す時間を制御することにより実現する。この点に関する記述がなされた公知例としては、公開特許公報特開平１０−２１４０６０号が知られている。この技術による駆動のダイアグラムを図２に示す。同図の縦軸は、垂直方向の走査線の位置であり、横軸は、時間で、１フレーム分を示してある。上記公知例による駆動では、１フレーム期間を４個のサブフレームに分け、各サブフレーム内で共通の長さを有する垂直走査期間と、長さがサブフレームにより１，２，…，２4＝６４に重み付けされた発光期間が設けられている。
【０００４】
【発明が解決しようとする課題】
さて、上記のように垂直走査期間と発光期間を分離する方式によると、文字どおり垂直走査期間は発光に供することができないので１フレームに占める発光時間が短縮されてしまう。逆に、発光時間を確保するためには、垂直走査期間を短くせねばならない。しかし、ほぼ（垂直走査期間／垂直走査線数ｍ）の間だけＴｓｗのオン時間となるので、アクティブマトリクスに固有な配線容量，抵抗などを考慮すると、このオン時間を確保するためには十分大きな垂直走査期間が必要となる。例えば、８サブフレームの表示の場合、１サブフレームあたり約１ｍｓ程度の垂直走査期間が想定される。この場合は、発光に使える時間は約８ｍｓと１フレームの半分となるのに加え、１垂直走査は通常の約１６倍速であることが要求される。
【０００５】
この課題を解決するには、垂直走査を多重化し、垂直走査と発光を同時に進行させればよい。この時の駆動ダイアグラムは、図３に示すようなものとなる。図３は、３ビットの駆動例を示すものであり、３つの垂直走査と、表示が進行する状況が示されている。この駆動法の基本的な概念は、テレビジョン学会画像表示システム研究会資料１１−４「ＡＣ形プラズマディスプレイによる中間調動画表示」（１９７３年３月１２日）に始まり、それをアクティブマトリクス液晶に適用した例が特許公報第２９５４３２９号にも示唆されている。しかしながら、後者の公知例による液晶の場合、高速応答を要するのが実状であり、応答速度がフレーム期間より遅くアナログ表示に関する技術開発が進められた結果、この駆動法を実際に具体化する構成は明らかにされてこなかった。
【０００６】
しかるに、上述したように高速応答でデジタル駆動が好適なアクティブマトリクス方式の有機ＬＥＤディスプレイが可能になり、それとともにその駆動を具体化する構成が求められるようになった。
【０００７】
本発明は、アクティブマトリクス方式の画像表示装置で、垂直走査を多重化し表示期間と垂直走査期間を同時に進行させてデジタル駆動表示をさせる構成を実現するものである。
【０００８】
本発明の目的は、明るく高品質の画像表示を実現する画像表示装置を提供するものである。
【０００９】
本発明の別の目的は、垂直ドライブ回路の負荷を軽減することにより、低コストな画像表示装置を提供することである。
【００１０】
【課題を解決するための手段】
本出願の一実施態様によれば、アクティブマトリクス方式の画像表示装置で、デジタルデータの少なくともビット数分の順序回路に前記複数ビットのデジタルデータを印加し、それらの出力の論理演算を行った結果にもとづき垂直走査線一段分の電圧状態を規定する構成としてこれらを多重化し、また、少なくともビット数分のラインラッチに並列にデジタルデータを印加して、これらを上記多重化した垂直走査に同期させて出力させたというものである。
【００１１】
また、本出願の別の実施態様によれば、基板上に表示部及び駆動回路部を形成した画像表示装置で、画像表示装置は、ビット数ｎのデジタルデータの画像信号をビット数ｎにより定まる階調数で多階調表示するものであり、駆動回路部は、少なくともビット数ｎ以上の個数の順序回路と、順序回路のそれぞれの出力側に接続された論理演算を有するというものである。
【００１２】
さらに、駆動回路部は、垂直ドライブ回路を有しており、この垂直ドライブ回路が少なくともビット数ｎ以上の個数の順序回路と、順序回路のそれぞれの出力側に接続された論理演算を有しているというものである。
【００１３】
本出願のさらに別の実施態様によれば、基板上に表示部及び駆動回路部を形成した画像表示装置で、画像表示装置は、ビット数ｎのデジタルデータの画像信号をビット数ｎにより定まる階調数で多階調表示するものであり、駆動回路部は、少なくともビット数ｎ以上のラインデータラッチ回路を有し、ラインデータラッチ回路のビット毎の出力と水平走査期間を分割する制御信号との積を有する論理信号を順次前記ラインデータラッチ回路のビット毎の出力と水平走査期間を分割する制御信号とに応じた信号を順次加えた結果に応じて前記表示部を制御するというものである。
【００１４】
さらに、駆動回路部は、水平ドライブ回路を有しており、この水平ドライブ回路が少なくともビット数ｎ以上のラインデータラッチ回路を有し、ラインデータラッチ回路のビット毎の出力と水平走査期間を分割する制御信号との積を有する論理信号を順次ラインデータラッチ回路のビット毎の出力と水平走査期間を分割する制御信号とに応じた信号を順次加えた結果に応じて前記表示部を制御するというものである。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。図４は、本発明の実施の形態による画像表示装置の主要部のブロック図である。同図において、画像信号入力端子１，Ａ／Ｄ変換器２，メモリ３，垂直走査パルス発生回路４，水平走査パルス発生回路５，垂直ドライバ６、水平ドライバ７，アクティブマトリクス有機ＬＥＤパネル８，制御回路９からなる。また、垂直ドライバ６，水平ドライバ７，アクティブマトリクス有機ＬＥＤパネル８をまとめて表示部１０と呼ぶことにする。表示部１０は、同一基板上によるＴＦＴ駆動の構成としている。以下各ブロック図の動作を説明する。制御回路９では、入力された画像信号に同期した各種のコントロール信号を形成し、各回路に供給する。垂直走査パルス発生回路４では、制御回路９からのコントロール信号に基づき、有機ＬＥＤパネル８を垂直走査するためのパルスを発生し、垂直ドライバ６を介して有機ＬＥＤパネル８を走査する。水平走査パルス発生回路５では、制御回路９からのコントロール信号に同期してメモリ３の各ビット毎の画像信号を取り込み、水平方向に並ぶ表示画素への書き込みパルスを形成する。この書き込みパルスは、水平ドライバ７を介し垂直走査にタイミングを合せて有機ＬＥＤパネル８に印加される。
【００１６】
表示部１０においては、垂直ドライバ６で選択された行の画素に対して、画像信号をＡ／Ｄ変換して得られたデジタルデータの各ビットに応じた所定の２値の電圧が、水平ドライバ７から出力され、その所定の電圧が各画素に書き込まれる。表示部１０におけるアクティブマトリクス有機ＬＥＤパネルとしては、水平３２０画素，垂直２２９画素の表示領域を有する。以上の駆動で階調を表示するには、図５に記されるような多重化垂直走査を行えばよい。図５は、画像信号が４ビットのデジタルデータの場合である。最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）までをｂ０，ｂ１，ｂ２，ｂ３とする。このとき各ビット毎に対応させてそれぞれ実線Ｌ０，Ｌ１，Ｌ２，Ｌ３に沿って位相をずらした形で走査させ時分割的に走査すればよい。これによれば、デジタルデータにしたがって各画素での有機ＬＥＤの発光時間が制御されるので４ビットの場合は１６階調の表示が可能になる。
【００１７】
図６に、垂直ドライバ６の構成を示す。この構成例では、ビット毎に垂直走査制御の信号を足し合せることが特徴である。ビット数分すなわち４系統のシフトレジスタ１１−０，１１−１，１１−２，１１−３が、それぞれスタートパルスＧ０ｓｔ，Ｇ１ｓｔ，Ｇ２ｓｔ，Ｇ３ｓｔによりシフト動作を開始する。これらシフトレジスタの出力を論理演算回路１２−０，１２−１,１２−２,１２−３に入力し、該それぞれの論理演算回路の出力と、階調制御信号ＧＤＥ０，ＧＤＥ１，ＧＤＥ２，ＧＤＥ３の制御信号をそれぞれのビット毎に積和してゆき、最終出力がハイレベルになった時に垂直走査線Ｇ１，Ｇ２，…，Ｇ２２９に接続されたＴＦＴ，Ｔｓｗがオンされる信号Ｖｇｈが印加される構成となっている。
【００１８】
図７は、かかる構成の垂直ドライバに印加する制御動作波形を示したものである。まず、図７（ａ）に示すように時刻ｔ＝０にスタートパルスＧ０ｓｔが１Ｈ期間オンとなる（１Ｈは、水平走査期間）。この後、期間１５Ｈをおいて、スタートパルスＧ１ｓｔがオンとなり、その後期間３０ＨをおいてスタートパルスＧ２ｓｔがオンとなり、さらに６０ＨをおいてスタートパルスＧ３ｓｔがオンとなる。これらのスタートパルス間の期間は、それぞれ発光に用いられる。また図７（ｂ）に示すようにＧＤＥ０，ＧＤＥ１，ＧＤＥ２，ＧＤＥ３は、１Ｈ期間をこの順に等間隔に分割したパルス列である。このようなパルス列を、図６の構成の垂直ドライバに印加すると、最初の垂直走査線Ｇ１には、時刻０，時刻１６Ｈ＋（１／４）Ｈ，時刻４６Ｈ＋（２／４）Ｈ，時刻１０７Ｈ＋（３／４）Ｈのそれぞれに、期間約Ｈ／４だけＴＦＴがオンする電圧Ｖｇｈが印加されることになる。１Ｈをビット数分割しているので、同時刻に複数の垂直走査線に接続されたＴＦＴがオンして信号が混ざりあうことはない。上記の構成による垂直ドライバは、シフトレジスタと論理演算回路部および積和部を単位として追加すれば、垂直方向の配線の増大を来たすことなく容易に表示ビット数を増やすことができるという特徴がある。また、一つの垂直走査線に接続されたＴＦＴのオン時間は、最大で１Ｈをビット数で分割した時間を充てることができる。上記４ビットの場合では約４ｍｓと４倍速、８ビットでは約２ｍｓと８倍速でよく従来公知例より２倍の裕度をもたせることができる。さらに発光時間の総和は、１フレーム期間をほぼ用いることができ、発光の効率を高めることができる。また、上記構成では、アクティブマトリクスから遠くの位置に最上位ビットのユニットを配置した。これによれば、仮にデジタル信号の遅延が生じても発光期間が長いのでその歪みが吸収される。
【００１９】
次に、図８により、水平ドライバ７について説明する。水平ドライバ７の構成としては、１系統のシフトレジスタとビット毎にラッチ回路１３−０，１３−１，１３−２，１３−３とを設け、これらの出力とデータ出力制御信号ＤＤＥ０，ＤＤＥ１，ＤＤＥ２，ＤＤＥ３を順次積和する構成に特徴がある。基本的な駆動波形を図９に示す。データバスＤＢ０，ＤＢ１，ＤＢ２，ＤＢ３には、Ａ／Ｄ変換後の４ビット画像データが並列に各ラッチ回路に入力される。このデータ入力は、１Ｈ期間内にシフトレジスタ出力に同期して水平方向画素数３２０回繰り返される。しかる後、データラッチ信号ＤＬに基づいてラッチ回路内のラインメモリに格納される。次の１Ｈ期間内にＤＤＥ０，ＤＤＥ１，ＤＤＥ２，ＤＤＥ３が順次オンとなってゆき、最下位ビットから最上位ビットの順に、デジタルデータに応じた高レベル電圧Ｖｄｈ，低レベル電圧Ｖｄｌがデータ線に印加される。このデータ線への電圧印加のタイミングは、上に述べた垂直走査のタイミングと一致させる。これにより、最下位ビットのデータによるＶｄｈ印加は１５Ｈ保たれ、最上位ビットによるＶｄｈ印加は１２０Ｈ保たれるように構成される。
【００２０】
以上により、表示部１０においては、有機ＬＥＤに流れる電流はオンオフの２値となるように制御される。すなわち、画素におけるスイッチトランジスタにおいて、ゲート信号Ｖｇｈが、データ信号Ｖｄｈ，Ｖｄｌと非飽和状態で動作する関係にあり、さらに、ドライバトランジスタにおいて、データ信号Ｖｄｈが、有機ＬＥＤの電流供給線への印加電圧Ｖｄｄと非飽和状態で動作する関係にある。蓄積容量Ｃｓは、スイッチトランジスタがオフ状態にあるときにドライバトランジスタのゲート電圧変動を抑制し、有機ＬＥＤに流れる電流変化による階調表示の変化をきたさないように設定される。
【００２１】
なお、本発明は、上記実施の形態に限定されるものではない。画素内のＴＦＴの数は２個に限らずこれ以上でよいことはいうまでもない。また水平ドライバ，垂直ドライバをＴＦＴで構成する例を示したが、アクティブマトリクス部との接続部分がＴＦＴであれば本発明の効果は損われることがない、例えば、垂直ドライバのシフトレジスタ部分が外付けの集積回路で構成されていてもよいことはいうまでもない。
【００２２】
さらに、上記では、有機ＬＥＤディスプレイに関して記したが、その駆動回路構成が、他のアクティブマトリクス方式のディスプレイ、例えば高速スイッチする液晶や、電界放射素子（ＦＥＤ）を用いたディスプレイにも適用できることはいうまでもない。
【００２３】
以上本出願によれば、デジタルデータに基づき表示素子の２値状態を制御して表示素子を駆動する画像表示素子において、１フレーム期間内の表示期間の占める割合を大きくでき、また、垂直走査に割り当てられる時間を長くすることができるので、明るく高品質の画像表示を実現できると同時に垂直ドライブ回路の負荷を軽減できて低コストな画像表示装置を実現できるという効果がある。
【００２４】
【発明の効果】
本発明によれば、明るく高品質の画像表示を実現した画像表示装置を提供できる。
【図面の簡単な説明】
【図１】従来例による有機ＬＥＤの画素および駆動を説明するための図である。
【図２】従来例による有機ＬＥＤのデジタル駆動ダイアグラムを説明するための図である。
【図３】垂直走査多重化の駆動ダイアグラムを説明するための図である。
【図４】本発明の実施の形態による画像表示装置のブロック図である。
【図５】本発明の実施の形態による駆動ダイアグラムを説明するための図である。
【図６】本発明の実施の形態による垂直ドライバ構成を示す図である。
【図７】本発明の実施の形態による垂直ドライバの制御波形を示す図である。
【図８】本発明の実施の形態による水平ドライバ構成を示す図である。
【図９】本発明の実施の形態による水平ドライバの制御波形を示す図である。
【符号の説明】
１…画像信号入力端子、２…Ａ／Ｄ変換器、３…メモリ、４…垂直走査パルス発生回路、５…水平走査パルス発生回路、６…垂直ドライバ、７…水平ドライバ、８…アクティブマトリクス有機ＬＥＤパネル、９…制御回路、１０…表示部、１１…シフトレジスタ、１２…論理演算回路、１５…ラッチ回路。
【図１】
0003812340.tif 000002
【図２】
0003812340.tif 000003
【図３】
0003812340.tif 000004
【図４】
0003812340.tif 000005
【図５】
0003812340.tif 000006
【図６】
0003812340.tif 000007
【図７】
0003812340.tif 000008
【図８】
0003812340.tif 000009
【図９】
0003812340.tif 000010