(57)【特許請求の範囲】
【請求項１】
DSCR_1［i］は直前のディスクランブリングデータのi番目のビットを示し、DSCR_０［i］は現在のディスクランブリングデータのi番目のビットを示し、FD［i］はi番目のフリップフロップの入力信号を示し、FQ［i］はi番目のフリップフロップの出力信号を示すとき、
1≦i≦15であるとき、DSCR_1［i+2］とDSCR_1［i+4］に対して排他論理和演算を行い、その演算結果をFD［i］として出力する第１排他論理和演算部と、
1≦i≦15であるとき、FD［i］ラッチし、ラッチされた信号をFQ［i］として出力するラッチ部と、
16≦i≦29であるとき、FQ［i-14］とFQ［i-15］に対して排他論理和演算を行い、その演算結果をDSCR０［i］として出力する第２排他論理和演算部と、
30≦i≦32であるとき、DSCR０［i-15］とDSCR０［i-16］に対して排他論理和演算を行い、その演算結果をDSCR０［i］として出力する第３排他論理和演算部とを具備することを特徴とするCD-ROMデコーダーのディスクランブリングデータ生成装置。
【請求項２】
DSCR０［x］を現在の32ビットディスクランブリングデータのx番目のビット、DSCR_1［x］を直前の32ビットディスクランブリングデータのx番
【外１】
0003782202.tif 000008
【数１】
0003782202.tif 000009
ここで、1≦x≦15
前記式（１）によりディスクランブリングデータの下位1−15番目のビットを生成する過程と、
【数２】
0003782202.tif 000010
ここで、16≦x≦32
前記式（２）によりディスクランブリングデータの下位16−32番目のビットを生成する過程とを含むことを特徴とするCD-ROMデコーダーのディスクランブリングデータ生成装置。
【請求項３】
直列データを32ビット並列データに変換し制御信号に応じてデータフォーマットを決定することにより32ビット並列データを出力する直並列変換及びデータオーダリング部と、
DSCR_1［i］は直前のディスクランブリングデータのi番目のビットを示し、DSCR０［i］は現在のディスクランブリングデータのi番目のビットを示し、FD［i］はi番目のフリップフロップの入力信号を示し、FQ［i］はi番目のフリップフロップの出力信号を示すとき、1≦i≦15であるとき、DSCR_1［i+2］とDSCR_1［i+4］に対して排他論理和演算を行い、その演算結果をFD［i］として出力する第１排他論理和演算部と、1≦i≦15であるとき、FD［i］ラッチし、ラッチされた信号をFQ［i］として出力するラッチ部と、16≦i≦29であるとき、FQ［i-14］とFQ［i-15］に対して排他論理和演算を行い、その演算結果をDSCR０［i］として出力する第２排他論理和演算部と、30≦i≦32であるとき、DSCR０［i-15］とDSCR０［i-16］に対して排他論理和演算を行い、その演算結果をDSCR０［i］として出力する第３排他論理和演算部とを具備して、32ビットディスクランブリングデータを発生する32ビット並列ディスクランブリングデータ生成部と、
前記直並列変換及びデータオーダリング部と前記32ビット並列ディスクランブリングデータ生成部との出力データに対して各対応ビット同士で排他論理和演算を行う排他論理和演算部とを具備することを特徴とするCD-ROMデコーダーのディスクランブラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はCD-ROM(Compact Disk Rom)デコーダーに係り、特に32ビット並列処理ができるCD-ROMデコーダーのディスクランブリングデータ生成回路及びその方法並びにこれを用いたディスクランブラ(Descrambler)に関する。
【０００２】
【従来の技術】
一般的に、同期式データの伝送において、送信データが連続して'0'又は'1'の値を有する場合には、受信側で同期を正しく合わせられない場合が発生することがある。これを防止するために、送信側ではスクランブラ(Scrambler)によって送信データをランダム化し、受信側ではディスクランブラ(Descrambler)によって受信データを元のデータに変換する。スクランブラは送信データを一定なポリノミアルで割算するが、ディスクランブラはスクランブリングされたデータを一定なポリノミアルで乗算することにより元のデータに作り直す。
【０００３】
一方、CD-DA(Coｍpact Disk Digital Audio)システムにおいても、前述したスクランブリングという人為的な方法を用いて、オーディオデータのうちで同期(Sync)信号と同一なパターンが発生する確率を減少させる。同様に、CD-ROMデコーダーでは、１ブロック、即ち2352バイトのデータのうち12バイトの同期データを除いたスクランブリングされた2340バイトを元のデータに復元するためにディスクランブリング処理を行わなければならない。
【０００４】
図３はCD-ROMデコーダーと周辺装置を示したブロック図であり、ディスクランブラがシステム中で占める位置を示す。
【０００５】
図４は従来のディスクランブラを説明するための構成ブロック図を示したものであり、参照符号21はディスクランブリングデータ生成部を、 23は直並列変換部を、25はデータオーダリング部を、27は同期検出部を、29は並直列変換部を、30は排他論理和(EX-OR)ゲートを、31は直並列変換部を、33はL-R分離部をそれぞれ示す。
【０００６】
ディスクランブリングデータ生成部21はポリノミアル[p(x)=X15+X+1]に応じてディスクランブリングデータ(DSCR)を発生し、直列連結された15個のフリップフロップ(F1-F15)と排他論理和ゲート22とから構成されている。この際、各フリップフロップはクロック端子を通してクロック信号(CLK)を共通に入力され、排他論理和ゲート22は14-15番目のフリップフロップ(F14,F15)の出力信号に対して排他論理和演算を行い、その演算結果を一番目のフリップフロップ(F1)の入力端子に入力する。ディスクランブリングデータ生成部21の初期値は"000000000000001"である。
【０００７】
直並列変換部23はコンパクトディスクプレーヤー(図示せず)から入力される1ビット直列データ(SIDATA)を16ビット並列データに変換する。
【０００８】
データオーダリング部25は前記コンパクトディスクプレーヤーから入力される制御信号(LMSEL)に応じてデータのフォーマットを決定する。
【０００９】
同期検出部27はデータオーダリング部25の出力データから同期信号(sync start,sync detect,sync end)を検出する。
【００１０】
並直列変換部29はデータオーダリング部25の16ビット出力データを１ビット直列データに変換する。
【００１１】
排他論理和ゲート30はディスクランブリングデータ生成部21の出力データ(DSCR)と並直列変換部29の出力データに対して排他論理和演算を行う。
【００１２】
直並列変換部31は排他論理和ゲート30の１ビット出力データを16ビット並列データに変換する。
【００１３】
L-R分離部33は直並列変換部31の16ビット出力データを8ビットLチャンネルデータと8ビットRチャンネルデータとに分けて交互に出力する。
【００１４】
【発明が解決しようとする課題】
前述したように、従来のディスクランブラは直並列変換部23を通して 1ビット直列データ(SIDATA)を16ビット並列データに変換する。このように変換された16ビットデータは、ディスクランブリングデータ生成部21が1ビット単位でディスクランブリングデータ(DSCR)を出力するので、再び並直列変換部29を通して1ビット直列データに変換しなければならない。さらに、排他論理和ゲート30を通過した1ビットデータは再び直並列変換部31を通して並列データに変換される。このように従来のディスクランブラは反復的な直-並列相互変換を必要とし、動作速度が遅くなるという問題点があった。
【００１５】
本発明は前記問題点を解決するために案出されたものであり、高速動作が可能なCD-ROMデコーダーのディスクランブリングデータ生成回路及びその方法を提供することを目的とする。
【００１６】
また、本発明の他の目的はCD-ROMデコーダーのディスクランブリングデータ生成回路及びその方法を用いたCD-ROMデコーダーのディスクランブラを提供することである。
【００１７】
【課題を解決するための手段】
前記目的を達成するために本発明によるCD-ROMデコーダーのディスクランブリングデータ生成装置は、DSCR-1［i］は直前のディスクランブリングデータのi番目のビットを示し、DSCR0［i］は現在のディスクランブリングデータのi番目のビットを示し、FD［i］はi番目のフリップフロップの入力信号を示し、FQ［i］はi番目のフリップフロップの出力信号を示すとき、1≦i≦15であるとき、DSCR-1［i+2］とDSCR-1［i+4］に対して排他論理和演算を行い、その演算結果をFD［i］として出力する第１排他論理和演算部と、1≦i≦15であるとき、FD［i］をラッチし、ラッチされた信号をFQ［i］として出力するラッチ部と、16≦i≦29であるとき、FQ［i-14］とFQ［i-15］に対して排他論理和演算を行い、その演算結果をDSCR0［i］として出力する第２排他論理和演算部と、30≦i≦32であるとき、DSCR0［i-15］とDSCR0［i-16］に対して排他論理和演算を行い、その演算結果をDSCR0［i］として出力する第３排他論理和演算部とを具備することを特徴とする。
【００１８】
また、本発明の目的を達成するためのCD-ROMデコーダーのディスクランブリングデータ生成方法は、DSCR0［x］を現在の32ビットディスクランブリングデータのx番目のビット、DSCR-1［x］を直前の32ビットディスクランブリングデータの
【外２】
0003782202.tif 000002
【数３】
0003782202.tif 000003
ここで、1 ≦ x ≦ 15
前記式（１）によりディスクランブリングデータの下位1−15番目のビットを生成する過程と、
【数４】
0003782202.tif 000004
ここで、16 ≦ x ≦ 32
前記式（２）によりディスクランブリングデータの上位16−32番目のビットを生成する過程とを含むことを特徴とする。
【００１９】
さらに、前記他の目的を達成するためのCD-ROMデコーダーのディスクランブラは、1ビット直列データを32ビット並列データに変換し制御信号に応じてデータフォーマットを決定することにより32ビット並列データを出力する直並列変換及びデータオーダリング部と、32ビットディスクランブリングデータを発生する32ビット並列ディスクランブリングデータ生成部と、前記直並列変換及びデータオーダリング部と前記32ビット並列ディスクランブリングデータ生成部との出力データに対して各対応ビット同士で排他論理和演算を行う排他論理和演算部とを具備することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明を添付した図面に基づき更に詳細に説明する。
【００２１】
図１を参照すると、参照符号41は32ビット並列ディスクランブリングデータ生成部を、43は直並列変換及びデータオーダリング部を、45は同期検出部を、47は排他論理和演算部を、49はL-R分離部をそれぞれ示す、
32ビット並列ディスクランブリングデータ生成部41はクロック信号(CLK)に同期され32ビットディスクランブリングデータ(DSCR)を発生する。
【００２２】
直並列変換及びデータオーダリング部43はコンパクトディスクプレーヤー(図示せず)から入力される1ビット直列データ(SIDATA)を32ビット並列データに変換し、制御信号(LMSEL)に応じてデータフォーマットを決定する。
【００２３】
同期検出部45は直並列変換及びデータオーダリング部43の32ビット出力データから同期信号(sync start,sync detect,sync end)を検出する。
【００２４】
排他論理和演算部47は32個の排他論理和ゲートから構成され、各排他論理和ゲートは直並列変換及びデータオーダリング部43及び32ビット並列ディスクランブリングデータ生成部41からそれぞれ入力される2ビットデータに対して排他論理和を行う。
【００２５】
まず、下記の表１を通して32ビットディスクランブリングデータ生成方法を引き出すための過程を説明すると次の通りである。
【００２６】
【表１】
0003782202.tif 000005
この表１において、黒塗りされた四角形は排他論理和演算で除き得る部分を示す。
【００２７】
【数５】
0003782202.tif 000006
ここで、1≦ x ≦ 15
【数６】
0003782202.tif 000007
ここで、16 ≦ x ≦ 32
前記式（３）及び式（４）において、DSCR(n)［x］はn番目のディスクランブリングデータのx番目のビットを意味し、DSCR(n+1)[x］は(n+1)番目のディスクランブリングデータのx番目のビットを意味する。
【００２８】
前記式（３）を見ると、(n+1)番目のディスクランブリングデータ、即ちDSCR(n+1)［x］を求めるためには、DSCR(n)［x］、即ち直前のディスクランブリングデータが必要である。従って、直前のディスクランブリングデータの1から15番目のビットは予めバッファリングされていなければならない。
【００２９】
前記式（４）を見ると、(n+1)番目のディスクランブリングデータ、即ちDSCR(n+1)［x］を求めるためにはDSCR(n+1)［x］、即ち現在のディスクランブリングデータが必要である。従って、直前のディスクランブリングデータの16から32ビットは予めバッファリングする必要が無い。
【００３０】
前記式（３）及び式（４）から分かるように、32ビット並列ディスクランブリングデータは15ビットレジスタのみを以って生成することができる。
【００３１】
図２は前記式（３）及び式（４）を用いて32ビットディスクランブリングデータを生成する図１に示した32ビット並列ディスクランブリングデータ生成部４１を詳しく示したものであり、参照符号60、80及び90は排他論理和演算部、70はフリップフロップ部をそれぞれ示す。
【００３２】
排他論理和演算部60は15個の排他論理和ゲート(G1-G15)から構成されており、各ゲートの連結関係を式に表現すると次の通りである。
【００３３】
【数７】
Gi＝(in(DSCR-1［i+2］,DSCR-1［i+4］), out(FD［i］))  ・ ・ ・ ・ ・ （５）
ここで、1≦i≦15であり、DSCR-1［i］は直前ディスクランブリングデータのi番目のビットを意味し、FD［i］はi番目のフリップフロップの入力信号を意味する。
【００３４】
前記式（５）は、i番目の排他論理和ゲートは直前ディスクランブリングデータのi+2番目及びi+4番目のビットに対して排他論理和演算を行い、その結果をi番目のフリップフロップに入力することを意味する。
【００３５】
ラッチ部70は15個のDフリップフロップ(DF1-DF15)から構成され、各フリップフロップはクロック信号(CLK)及びリセット信号(reste)を共通に入力される。
【００３６】
排他論理和演算部80は14個の排他論理和ゲート(G16-G29)から構成され、各ゲートの連結関係を式で表現すると次の通りである。
【００３７】
【数８】
Gi＝(in(FQ［i-14］,FQ［i-15］), out(DSCR0［i］))     ・ ・ ・ ・ ・ （６）
ここで、16≦i≦29であり、FQ［i］はi番目のフリップフロップの出力信号を意味し、DSCR0［i］は現在のディスクランブリングデータのi番目のビットを意味する。
【００３８】
前記式（６）は、i番目の排他論理和ゲートは(i-14)番目及び(i-15)番目のフリップフロップの出力信号に対して排他論理和演算を行い、その演算結果がディスクランブリングデータのi番目のビットとして出力されることを意味する。
【００３９】
排他論理和演算部90は三つの排他論理和ゲート(G30-G32)から構成されており、各ゲートの連結関係を式に表現すると次の通りである。
【００４０】
【数９】
Gi＝(in(DSCR0［i-15］,DSCR0［i-16］),out(DSCR0［i］)) ・ ・ ・ ・ ・ （７）
ここで、30≦i≦32であり、DSCR0［i］は現在のディスクランブリングデータのi番目のビットを意味する。
【００４１】
前記式（７）は、i番目の排他論理和ゲートが現在のディスクランブリングデータの(i-15)番目及び(i-16)番目のビットに対して排他論理和演算を行い、その結果が現在のディスクランブリングデータのi番目のビットとして出力されることを意味する。
【００４２】
前記構成による動作を説明すると次の通りである。
【００４３】
まず、直並列変換及びデータオーダリング部43はコンパクトディスクプレーヤー(図示せず)から入力される１ビット直列データ(SIDATA)を16ビット並列データに変換し、制御信号(LMSEL)に応じてデータフォーマットを決定することにより32ビットディジタルデータを出力する。さらに、32ビット並列ディスクランブリングデータ生成部41は前記式（３）及び（４）に基づき32ビット並列ディスクランブリングデータ(DSCR)を発生する。次いで、32ビット並列ディスクランブリングデータ生成部41と直並列変換及びデータオーダリング部43の32ビット出力データは対応ビット同士で排他論理和演算されることによりディスクランブリングされたデータを発生することになる。
【００４４】
【発明の効果】
以上、本発明は１回に32ビットずつディスクランブリング処理することにより、高速動作が可能となり、さらに回路が単純化される。
【図面の簡単な説明】
【図１】本発明に係るCD-ROMデコーダーのディスクランブラを説明するための構成ブロック図である。
【図２】図１に示したCD-ROMデコーダーの３２ビット並列ディスクランブリングデータ生成部を説明するための回路図である。
【図３】  CD-ROMデコーダーと周辺装置を示した概略図である。
【図４】従来のCD-ROMデコーダーのディスクランブラを説明するための構成ブロック図である。
【符号の説明】
２１  ディスクランブリングデータ生成部
２３  直並列変換部
２５  データオーダリング部
２７  同期検出部
２９  並直列変換部
３０  排他論理和(EX-OR)ゲート
３１  直並列変換部
３３  L-R分離部
４１  32ビット並列ディスクランブリングデータ生成部
４３  直並列変換及びデータオーダリング部
４５  同期検出部
４７  排他論理和演算部
４９  L-R分離部
６０、８０、９０  排他論理和演算部
７０  フリップフロップ部
【図１】
0003782202.tif 000011
【図２】
0003782202.tif 000012
【図３】
0003782202.tif 000013
【図４】
0003782202.tif 000014