(57)【特許請求の範囲】
【請求項１】
テレビジョン放送波を受信して選局復調する選局復調回路と、前記選局復調回路の出力映像信号を表示するディスプレイ装置と、高調波成分の周波数が前記選局復調回路にて選局されたチャンネルの放送波帯域と重複しないクロックが少なくとも１つは存在するように、それぞれ異なる周波数の複数のシステムクロックを発生するシステムクロック発生回路と、前記システムクロック発生回路が発生するシステムクロックの中から高調波成分の周波数が前記選局復調回路にて選局されたチャンネルの放送波帯域から外れるシステムクロックを一つ選択するシステムクロック最適化回路と、前記システムクロック最適化回路が選択したシステムクロックに応じて、有効映像期間以外のサンプル数の設定を換え、映像信号を前記ディスプレイ装置に適したサンプル数の映像信号に変換するスケーリング回路とを具備することを特徴とする映像信号処理装置。
【請求項２】
前記システムクロック発生回路は、前記選局復調回路の出力映像信号に非同期のクロックを発生することを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
テレビジョン放送波のチャンネルごとに、前記高調波成分の周波数がチャンネルの放送波帯域と重複することがないシステムクロックを対応付けた選択データを格納しておき、選局チャンネルの指定を受けた場合に前記選択データに基づいて当該チャンネルに対応するシステムクロックデータを読み出し、選択すべきシステムクロックを前記システムクロック最適化回路に指示する指示手段を更に具備することを特徴とする請求項１又は２記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ等の表示装置を搭載したテレビジョン受像機に関し、表示装置ならびに映像信号処理のシステムクロックに付随する高調波によるビート妨害を抑止させ、表示映像画質を改善するための映像信号処理装置に関するものである。
【０００２】
【従来の技術】
従来から表示装置に液晶ディスプレイをつかったテレビジョン受像機として液晶テレビジョン受像機がある。この従来の液晶テレビジョン受像機について、図５とともに以下説明する。
【０００３】
図５に示す液晶テレビジョン受像機３１は、液晶表示ユニット３２に、テレビジョン放送が映し出せるよう選局復調回路３３やクロック発生回路３４を付加したものである。液晶表示ユニット３２は、例として６８０×４８０画素の液晶ディスプレイ３５に、ディジタルデータとして与えられるＲＧＢ信号をアナログ信号に変換するＤＡ変換器３６と、水平スタートパルスと垂直スタートパルス及びシフトクロックを受けて液晶ディスプレイ３５を２次元走査する液晶駆動回路３７を一体化させたものである。選局復調回路３３は、受信アンテナ３８が捕捉したテレビジョン放送を、タッチキー或はリモコンを介して選局マイコン３９に与えられた選局指令に応じて選局復調するもので、一般のＣＲＴテレビジョン受像機に使用するのと同じものが用いられ、複合映像信号をＲＧＢ信号と水平及び垂直の各同期信号ＨＳＹ、ＶＳＹに分けて出力する。
【０００４】
液晶ディスプレイ３５の駆動には、一般のＣＲＴテレビジョン受像機にはない回路が必要であり、２６２．５本の走査線からなる１フィールドの画面２枚で１画面を構成する飛び越し走査から５２５本の走査線で１枚の画面を構成する順次走査に変換するための走査変換回路４０や、ドットマトリクスを構成している各画素に対し駆動タイミングを指定するための各種パルスやクロックを供給するクロック発生回路３４などは、液晶テレビジョン受像機３１に特有の回路である。
【０００５】
走査変換回路４０は、選局復調回路３３が出力するＲＧＢ信号をディジタルデータに変換するＡＤ変換器４１の出力を、内蔵するラインメモリに送り込み、書き込み速度の２倍の速度で読み出すことにより走査線密度を倍密度変換し、インタレース信号をノンインタレース信号に変換する。ノンインタレース信号に変換されたＲＧＢ信号は、液晶表示ユニット３２内のＤＡ変換器３６に送り込まれてアナログ信号に変換されたのち、液晶駆動回路３７により点順次指定された画素に供給される。
【０００６】
クロック発生回路３４は、選局復調回路３３から送り込まれた水平同期信号ＨＳＹ（周波数ｆh）を位相ロックドループ（以下ＰＬＬ）４２により２Ｎ逓倍し、周波数２ｆｓ（＝２Ｎｆｈ）のシステムクロックを生成し、このシステムクロックに準じて水平スタートパルスや垂直スタートパルス或はシフトクロックを生成する。ＰＬＬ４２は、広く知られているように、位相比較器４３と低域濾波回路４４と電圧制御発振器４５及び１／２Ｎ分周器４６をもって一巡ループを構成したものであり、電圧制御発振器４５からは分周器４６により１／２Ｎ分周される前の周波数２ｆｓのシステムクロックとその１／２の周波数ｆｓをもったクロックが得られる。周波数ｆｓのクロックは、ＡＤ変換器４１の動作クロックと走査変換回路４０の書き込みクロックに用いられ、一方また周波数２ｆｓのシステムクロックは、走査変換回路４０の読み出しクロックとＤＡ変換器３６の動作クロック及び液晶駆動回路３７のためのシフトクロックに用いられる。
【０００７】
なお、液晶駆動回路３７のためのシフトクロックは、実際には、ＰＬＬ４２内の分周器４６とこれにループ外接続されたデコーダ４７をスルーしたシステムクロックが用いられる。また、液晶ディスプレイ３５の水平方向の画素列を水平同期信号ＨＳＹから数えて何個目のシフトクロックから駆動するかを決める水平スタートパルスは、ＰＬＬ４２内の分周器４６が内蔵するカウンタの計数出力をデコーダ４７が解読し、カウンタの計数値があらかじめ定めた一定値に達したことをデコーダ４７が論理判断することで与えられる。さらにまた、液晶ディスプレイ３５の垂直方向の画素列を垂直同期信号ＶＳＹから数えて何個目のシフトクロックから駆動するかを決める垂直スタートパルスは、ＰＬＬ４２内の分周器４６の出力を垂直同期信号ＶＳＹによりリセットされる分周器４８内のカウンタにて計数し、このカウンタの計数値があらかじめ定めた一定値に達したことをデコーダ４７にて論理判断することで与えられる。
【０００８】
上記従来の液晶テレビジョン受像機３１は、ＡＤ変換器４１の動作クロックと走査変換回路４０内のラインメモリへの書き込みクロックとして、色副搬送周波数の４倍の周波数ｆｓをもったクロックを用いており、さらに走査変換回路４０内のラインメモリの読み出しクロックとＤＡ変換器３６の動作クロックとして、周波数２ｆｓのシステムクロックを用いているため、システムクロックの整数倍の周波数として発生する高調波成分が選局復調回路３３に飛び込み、ビート妨害を引き起こしてしまうといった課題を抱えていた。そのビート妨害を抑止する方法として例えば実開平５−６５１８４号公報に記載の液晶テレビジョン受像機が提案されている。その実開平５−６５１８４号公報に記載の液晶テレビジョン受像機を従来の他の液晶テレビジョン受像機として、図６とともに以下説明する。
【０００９】
図６に示す液晶テレビジョン受像機５１は、図５に示した液晶テレビジョン３１と共通部分には同一符合を付す。図６に示す液晶テレビジョン受像機５１は、クロック発生回路内のＰＬＬの逓倍比２Ｎを選局チャンネルに連動して切り替え、システムクロックの高調波成分がビート妨害を引き起こさないよう構成するとともに、システムクロックを変更しても画像が常に液晶ディスプレイ３５の中央部分に表示されるよう構成したものである。ビート妨害を抑止するビート妨害抑止手段としては、ここでは、テレビジョン放送波のチャンネルごとに選定された逓倍比２Ｎを格納した逓倍比メモリ５２と、選局チャンネルの指定を受けて逓倍比メモリ５２から当該チャンネルに対応する逓倍比２Ｎを読み出し、ＰＬＬ４２内の分周器４６に設定するＣＰＵ５３が用いられる。
【００１０】
ところで、システムクロックを選定する場合に、ここではオーバスキャン歪率を５％以下に抑えるといった条件を課している。すなわち、倍密度変換された水平同期周波数２ｆｈ（＝３１．４６ｋＨｚ）について、液晶ディスプレイ３５の水平方向の６８０画素に対応する映像表示期間は、２６．４μｓｅｃとなる。このうち、水平方向の有効表示期間を６４０画素とした場合、映像表示期間に占める有効表示期間の比で表されるオーバスキャン率Ｅは、６４０／２６．４・２ｆｓで表され、オーバスキャン歪率は（１−Ｅ）／２で表される。従って、オーバスキャン歪率を５％以下に抑えるためには逓倍比すなわち分周器１６の分周比２Ｎは、８５６×２以下でなければならない。
【００１１】
また、逓倍比（分周比）２Ｎを８５６×２以下とした場合、システムクロックの第４高調波から第３０高調波が放送波帯域に侵入しており、ビート妨害を防ぐためには、高調波が放送波帯域を侵さない複数のシステムクロックを選択しなければならないことが分かる。そこで、オーバスキャン歪率が５％以下で、どのチャンネルについてもどちらかの高調波成分が放送波帯域からはずれる２個のシステムクロックとして、例えば逓倍比８０８×２と８３２×２を選んだ場合、逓倍比８０８×２ではシステムクロックの周波数２ｆｓが２５．４２ＭＨｚとなるため、第２、５、９、１５、１９、２３、２７、３２、３６、４０、４４、４９、５３、５７、６１の各チャンネルに高調波が侵入する。また、逓倍比８３２×２ではシステムクロックの周波数２ｆｓが２６．１７ＭＨｚであるため、第３、６、１０、１３、１７、２１、２６、３０、３５、３９、４３、４８、５２、５６、６１の各チャンネルに高調波が侵入する。従って、いずれの逓倍比においても高調波の侵入を受ける第６１チャンネルを除いて、システムクロックを少なくとも２通りに切り替えることで、ビート妨害の回避が可能である。
なお、第６１チャンネルについては、例えば逓倍比８００×２を用いることでビート妨害の排除が可能である。
【００１２】
逓倍比メモリ５２に対し、選局チャンネルをアドレスとしてビート妨害を招かない３種類の逓倍比２Ｎが格納してあり、選局マイコン３９が選局指令を受けたときに、液晶テレビジョン受像機５１全体を統括制御するＣＰＵ５３が、逓倍比メモリ５２から選局指定されたチャンネルに対応する逓倍比２Ｎを読み出し、これをＰＬＬ内の分周器４６に設定する。すなわち、例えば第３チャンネルが選局されたときは、逓倍比８０８×２が選択され、また第２チャンネルが選局されたときは、逓倍比８３２×２が選択され、さらに第６１チャンネルが選局されたときは、逓倍比８００×２が選択される。
【００１３】
なお、逓倍比２Ｎを切り替えた場合、システムクロックの変更に伴う画面サイズの変更が問題となる。すなわち、仮にシステムクロックを低速（逓倍比Ｎ１）から高速（逓倍比Ｎ２）に切り替えた場合、受信したテレビジョン信号の１本の走査線をより高速でサンプリングしたものを定められた有効表示期間内に点順次で表示するために、同じ映像信号であっても、システムクロックが高速になるほど、画像が水平方向に伸長されて表示されることになる。また、画像の水平方向の伸長とともに、画像の中心点も液晶ディスプレイ３５の表示画面の右方に移動することになる。
【００１４】
そこで、画像の水平方向の幅については、逓倍比２Ｎに応じた伸長或は圧縮を甘受する一方で、画像の中心点については、逓倍比２Ｎが変わっても常に液晶ディスプレイ３５の表示画面の中央に位置するよう、逓倍比２Ｎに応じて水平スタートパルスの生成タイミングを変更するよう構成してある。すなわち、水平同期信号から有効表示期間の中点までの時間間隔Ｔｃは不変であり、その値もテレビジョン信号規格によって規定されている。
【００１５】
そこで、逓倍比２Ｎに対応するシステムクロックが与えられたときに、上記の時間間隔Ｔｃに存在する画素数がＴｃ／（１／２ｆｓ）＝２Ｔｃｆｓとして求まるため、この画素数２Ｔｃｆｓから映像表示画期間の１／２の画素数すなわち３４０を減算することで、水平同期信号から数えて水平スタートパルスを発するまでのシフトクロックの数ｊ（＝２Ｔｃｆｓ−３４０）を決定することができる。逓倍比メモリ５２に対し、選局チャンネルをアドレスとして逓倍比２Ｎと水平スタートパルスを発するまでのシフトクロックの数ｊを対にして格納してあり、従って選局指令とともに選局チャンネルが指定されたときに、逓倍比２Ｎを切り替えるのと並行して、ＣＰＵ５３がデコーダ４７に働きかけ、水平スタートパルスの発生タイミングを切り替えることで、映像表示期間の中点を画面中央に一致させることができる。
【００１６】
【発明が解決しようとする課題】
図５に示した上記従来の液晶テレビジョン受像機は、ＡＤ変換器の動作クロックと走査変換回路内のラインメモリへの書き込みクロックとして、色副搬送周波数の４倍の周波数ｆｓをもったクロックを用いており、さらに走査変換回路内のラインメモリの読み出しクロックとＤＡ変換器の動作クロックとして、周波数２ｆｓのシステムクロックを用いているため、システムクロックの整数倍の周波数として発生する高調波成分が放送波帯域を侵す危険性が高く、現実に例えばＰＬＬの逓倍比すなわち分周器の分周比２Ｎを９００×２に設定した場合、テレビジョン放送波の第４、９、１５、１９、２４、２９、３４、３８、４３、４８、５３、５７、６２のチャンネルについて、選局復調回路に飛び込んだ高調波がビート妨害を引き起こしてしまうという課題を抱えていた。
【００１７】
また図６に示した上記従来の他の液晶テレビジョン受像機は、ＰＬＬにより生成されるシステムクロックに付随して発生する数次の高調波を、あらかじめ試算により求め、これらの高調波がテレビジョン放送波の６ＭＨｚの占有帯域を避けるようなシステムクロックを選び、選局された放送チャンネルに合わせて選択されるよう構成したので、液晶ディスプレイの２次元走査に用いるシステムクロックの高調波成分が選局復調回路に飛び込むことで生ずるビート妨害を抑制している。しかしながら、ビート妨害抑制のためシステムクロックの周波数を切り替えたときに、システムクロックの変更が画像サイズの水平方向の拡大と縮小を少なからず招くことになり、その弊害を排除することができないという課題を抱えていた。
【００１８】
本発明の目的は、システムクロックの高調波成分によるビート妨害を確実に抑え、一定の画像サイズで表示が可能な映像信号処理装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決したものであり、テレビジョン放送波を受信して選局復調する選局復調回路と、前記選局復調回路の出力映像信号を表示するディスプレイ装置と、高調波成分の周波数が前記選局復調回路にて選局されたチャンネルの放送波帯域と重複しないクロックが少なくとも１つは存在するように、それぞれ異なる周波数の複数のシステムクロックを発生するシステムクロック発生回路と、前記システムクロック発生回路が発生するシステムクロックの中から高調波成分の周波数が前記選局復調回路にて選局されたチャンネルの放送波帯域から外れるシステムクロックを一つ選択するシステムクロック最適化回路と、前記システムクロック最適化回路が選択したシステムクロックに応じて、有効映像期間以外のサンプル数の設定を換え、映像信号を前記ディスプレイ装置に適したサンプル数の映像信号に変換するスケーリング回路とを具備することを特徴とする。
【００２０】
また、本発明の映像信号処理装置は、前記システムクロック発生回路は、前記選局復調回路の出力映像信号に非同期のクロックを発生することを特徴とする。
【００２１】
また、本発明の映像信号処理装置は、テレビジョン放送波のチャンネルごとに、前記高調波成分の周波数がチャンネルの放送波帯域と重複することがないシステムクロックを対応付けた選択データを格納しておき、選局チャンネルの指定を受けた場合に前記選択データに基づいて当該チャンネルに対応するシステムクロックデータを読み出し、選択すべきシステムクロックを前記システムクロック最適化回路に指示する指示手段を更に具備することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の映像処理装置の一実施形態について図１ないし図４とともに説明する。図１は本発明の映像信号処理装置の一実施形態の概略を示す回路構成図、図２は図１における回路各部の信号波形図、図３は図１におけるスケーリングならびに倍速変換回路各部の信号波形図、図４は選局チャンネルと高調波妨害の関係を示す図である。
【００２３】
図１において、１は受信アンテナ、２は選局復調回路、３はＬＰＦ／同期分離回路と位相比較／ＶＣＯ回路とカウンタで構成されるＰＬＬ、７はＡＤ変換器、８はＹＣ分離回路、９は色復調回路、１０はＲＧＢ変換回路、１１はスケーリング回路、１２は倍速変換回路、１３と１４はシステムクロック発生器、１５はシステムクロック最適化回路、１６は同期生成回路、１７はＤＡ変換器１８と液晶駆動回路１９と液晶ディスプレイ２０で構成されるディスプレイ装置、２１はＣＰＵである。
【００２４】
受信アンテナ１が捕捉したテレビジョン放送をタッチキーあるいはリモコンを通してＣＰＵ２１に与えられた選局指示に応じて選局復調する選局復調回路２は、複合映像信号を出力する。ＡＤ変換器７、ＹＣ分離回路８、色復調回路９およびＲＧＢ変換回路１０は、ＮＴＳＣまたはＰＡＬ方式のアナログビデオ信号である選局復調回路２から出力された複合映像信号をＩＴＵ−Ｒ勧告ＢＴ６０１に準拠したＲＧＢのディジタルデータに以下のようにデコードする。
【００２５】
ＡＤ変換のサンプリングクロックは、ＩＴＵ−Ｒ勧告ＢＴ６０１に準拠させるため、１３．５ＭＨｚまたはその逓倍でかつ低い周波数として後段のシステムを簡便なものとできるが、アンチエイリアシングフィルタの簡便化からみると周波数が高い方が望ましく、ここでは２７ＭＨｚとする。ＰＬＬ３ではＡＤ変換器７の動作のための２７ＭＨｚのサンプリングクロックと、ＹＣ分離回路８、色復調回路９およびＲＧＢ変換回路の動作のための１３．５ＭＨｚのデコードクロックとを発生させる。
【００２６】
ＰＬＬ３は、広く知られているような構成であり、ＬＰＦ／同期分離回路４で複合映像から水平同期信号（周波数ｆh）を分離し、その水平同期信号を基準として位相比較／ＶＣＯ回路５とカウンタ６からなる一巡ループを構成し、カウンタ６から２７ＭＨｚのサンプリングクロックとその１／２の１３．５ＭＨｚのデコードクロックが生成される。ＡＤ変換器７で２７ＭＨｚにサンプリングされた複合映像信号は、ＹＣ分離回路８内のデシメーションフィルタで１３．５ＭＨｚにダウンサンプルされたあとＹ信号とＣ信号に分離される。Ｃ信号は、色復調回路９でＣｂ信号とＣｒ信号に復調され、ＲＧＢ変換回路１０でＹ信号とともにＲＧＢ信号に変換される。
【００２７】
ＲＧＢ信号は、図２（Ａ）に示すタイミングであり、その後段に配置されたスケーリング回路１１内のインタ−ポレーションフィルタにより有効映像期間のデータをアップサンプルされ、さらに倍速変換回路１２内のラインメモリにより書き込み速度の２倍の速度で読み出すことにより走査線を倍速変換し、インタレース信号をノンインタレース信号に変換する。同期生成回路１６では、カウンタ６から供給される入力複合同期信号に同期する水平および垂直基準信号とシステムクロック最適化回路１５から供給されるシステムクロックに準じて、液晶駆動回路１９の動作のための水平スタートパルス、垂直スタートパルスあるいはシフトクロックを生成する。ノンインタレース信号に変換されたＲＧＢ信号は、ディスプレイ装置１７内のＤＡ変換器１８によりアナログ信号に変換されたのち、液晶駆動回路１９により点順次指定された画素に供給される。
【００２８】
ところで、スケーリング回路１１、倍速変換回路１２およびＤＡ変換器１８と液晶駆動回路１９を含むディスプレイ装置１７の動作クロックであるシステムクロックは、システムクロック最適化回路１５から供給され、そのクロックの高調波成分が受信選局チャンネルに対してビート妨害をおこさないように選定する必要があり、以下その説明を行う。
【００２９】
ビート妨害を抑止する方法は、クロック高調波成分の周波数が全放送チャンネルの周波数帯域で互いに重複することがない２つの周波数ｆｓ１、ｆｓ２のクロックを発生する２個のシステムクロック発生回路１３、１４を準備し、テレビジョン放送波のチャンネルごとのシステムクロック選択データを内蔵メモリに格納したＣＰＵ２１が選局チャンネルの指定を受けてシステムクロック最適化回路１５を制御し、システムクロック発生回路１３、１４の出力を切り替えるというものである。システムクロック発生回路１３、１４の出力クロック周波数ｆｓ１、ｆｓ２は、そのクロック高調波成分の周波数が全放送チャンネルの周波数帯域で互いに重複することがないように選定してあるので、受信選局チャンネルに対してビート妨害をおこさないほうのクロックをＣＰＵ２１が自動的に選択指示をシステムクロック最適化回路１５に対して行うことでビート妨害を抑止することができる。
【００３０】
システムクロック周波数の選定は、液晶ディスプレイ２０の表示サイズやそれにあわせたスケーリング回路１１の変換比率にもかかわってくる。ここでは、液晶ディスプレイ２０に高画質ＤＶＤ映像等を考慮して１６：９ワイドＶＧＡパネル（８５４×４８０）を使って説明する。
【００３１】
図２（Ａ）にも示したようにＲＧＢ信号は有効映像データが７２０サンプルなので、スケーリング回路１１内のインタ−ポレーションフィルタにより、液晶ディスプレイ２０の水平サンプル数８５４にアップサンプルさせる。このときのスケーリング回路１１での水平変換比率は３２／２７であり、図３（Ａ）のように隣接データに重みづけをして変換データを得る。このままではまだインタレース信号なので、倍速変換回路１２内のラインメモリにより書き込み速度の２倍の速度で読み出し、さらに図３（Ｂ）のように隣接データに重みづけをする倍速変換回路１２内のインタ−ポレーションフィルタを通すことで、走査線を倍速変換しノンインタレース信号に変換するので、有効走査線数も２４０本から４８０本に変換される。このような処理をもって、１６：９ワイドＶＧＡパネル（８５４×４８０）にあわせたデータを得る。
【００３２】
さて、システムクロック周波数の選定だが、システムクロック発生回路１３の出力クロック周波数ｆｓ１は、図２（Ｂ）に示すように２８．８８８ＭＨｚを選定した。倍速変換回路１２の出力信号の水平走査線数は、入力複合映像信号の水平走査線数の２倍なので、水平走査期間Ｔｈ１は、Ｔｈ１＝Ｔｈ／２＝３１．７７８μｓｅｃであり、各フィールド２６２．５本であった水平走査線は５２５本である。ここで水平走査期間のサンプル数だが、有効映像期間のサンプル数は前述したように８５４サンプルである。有効映像期間以外のサンプル数の設定は、液晶駆動回路１９の仕様にも左右されるが、ここでは６４サンプルとした。その結果、垂直周波数を５９．９４Ｈｚとすると、システムクロック発生回路１３の出力クロック周波数ｆｓ１は、ｆｓ１＝（８５４＋６４）×５２５×５９．９４＝２８．８８７ＭＨｚが選定されることになる。
【００３３】
一方システムクロック発生回路１４の出力クロック周波数ｆｓ２は、図２（Ｃ）に示すように３０．９０２ＭＨｚを選定した。これは、ｆｓ１のときと同様に、ｆｓ２＝（８５４＋１２８）×５２５×５９．９４＝３０．９０２ＭＨｚで求められるが、有効映像期間以外のサンプル数の設定をここでは１２８サンプルとした。これは、図４のＳＣＫ１欄の×印で示すように、クロック周波数ｆｓ１の高調波は、放送チャンネルの４、９、１６、２１、２６、３０、３５、４０、４５、５０、５５、５９チャンネルの周波数帯域と重複している。一方３０．９０２ＭＨｚとしたクロック周波数ｆｓ２の高調波は、図４のＳＣＫ２欄の×印で示すように、放送チャンネルの１、６、１２、１７、２２、２７、３２、３７、４２、４７、５３、５８チャンネルの周波数帯域と重複している。図４のＳＣＫ１欄の×印とＳＣＫ２欄の×印を比較すると、重複しているチャンネルが存在しないことがわかる。
【００３４】
ここでは、２８．８８７ＭＨｚと３０．９０２ＭＨｚの２つの周波数を選択したが、有効映像期間以外のサンプル数の設定や液晶ディスプレイの表示サイズにより他の組み合わせも多数考えられ、上記のように互いの高調波が重複するチャンネルが存在しない組み合わせならばよい。
【００３５】
以上のように、本実施形態の信号処理装置によれば、システムクロックに付随して発生する数次の高調波を、あらかじめ試算により求め、これらの高調波がテレビジョン放送波の各チャンネル６ＭＨｚの周波数帯域で重複しない複数のシステムクロックを選定し、選局された放送チャンネルに合わせて選択されるよう構成したので、スケーリング回路１１、倍速変換回路１２およびＤＡ変換器１８と液晶駆動回路１９を含むディスプレイ装置１７の動作クロックであるシステムクロックの高調波成分が選局復調回路２に飛び込むことで生ずるビート妨害を、確実に抑止することができる。
【００３６】
また、チャンネルを選局したときに選局チャンネルの指定とともに、チャンネルごとに選択すべきシステムクロックを示す選択データを内蔵メモリに格納したＣＰＵ２１が、自動的に安全なクロックを指示してシステムクロック最適化回路が選択するので、実際に使用するユーザに一切負担をかけることなく、ビート妨害の抑止が可能である。
【００３７】
【発明の効果】
本発明に係る映像処理装置は、上述の構成ならびに動作から、テレビジョン放送波の選局復調信号を液晶パネル等のディスプレイ装置に表示する際、システムクロックの高調波成分の周波数が選局されたチャンネルの放送波帯域から外れるように複数のシステムクロックから最適のシステムクロックを選択できるようにし、システムクロックの周波数に関係なくディスプレイ装置の表示サイズにあわせたサンプル数の映像信号に変換するスケーリングを行うような構成にしたことから、システムクロックの高調波がテレビジョン放送波の各局の６ＭＨｚの周波数帯域で重複することがない周波数のシステムクロックを選定することで、選局された放送チャンネルにあわせた高調波妨害のないシステムクロックでの動作が可能になり、システムクロックの高調波成分が選局復調回路に飛び込むことで生ずるビート妨害を確実に抑止することができ、加えてシステムクロックの選択にかかわらずディスプレイ装置において一定の画像サイズでディスプレイできるため自然な映像を表示できる等の優れた効果を奏する。
【００３８】
また、本発明に係る映像処理装置は、ディスプレイ装置のシステムクロックを選局復調信号に相関性のない非同期のクロックで動作させる構成にしているのでシステム設計の自由度が増え、かつディスプレイ装置の表示サイズ、仕様等の変更が発生したときでも柔軟に対応することができ、開発の簡易化や開発日程の短縮化が可能になり、ひいてはシステムのコストダウンに繋がる等の優れた効果を奏する。
【００３９】
さらにまた、本発明に係る映像処理装置は、チャンネルを選局したときに選局チャンネルの指定とともに、チャンネルごとのシステムクロック選択データを内蔵メモリ等に格納した指示手段が自動的に安全なクロックをシステムクロック最適化回路に指示するので、実際に使用するユーザに一切負担をかけることなく、ビート妨害の抑止が可能である。
【図面の簡単な説明】
【図１】本発明の映像信号処理装置の一実施形態の概略を示す回路構成図である。
【図２】本発明における回路各部の信号波形図である。
【図３】本発明におけるスケーリングならびに倍速変換回路各部の信号波形図である。
【図４】本発明における選局チャンネルと高調波妨害の関係を示す図である。
【図５】従来の液晶テレビジョン受像機の一例を示す回路構成図である。
【図６】従来の他の液晶テレビジョン受像機の一例を示す回路構成図である。
【符号の説明】
１  受信アンテナ
２  選局復調回路
３  位相ロックドループ（ＰＬＬ）
４  ＬＰＦ／同期分離回路
５  位相比較／ＶＣＯ回路
６  カウンタ
７  ＡＤ変換器
８  ＹＣ分離回路
９  色復調回路
１０  ＲＧＢ変換回路
１１  スケーリング回路
１２  倍速変換回路
１３  システムクロック発生器
１４  システムクロック発生器
１５  システムクロック最適化回路
１６  同期生成回路
１７  ディスプレイ装置
１８  ＤＡ変換器
１９  液晶駆動回路
２０  液晶ディスプレイ
２１  ＣＰＵ
３１  液晶テレビジョン受像機
３２  液晶表示ユニット
３３  選局復調回路
３４  クロック発生回路
３５  液晶ディスプレイ
３６  ＤＡ変換器
３７  液晶駆動回路
３８  受信アンテナ
３９  選局マイコン
４０  走査変換回路
４１  ＡＤ変換器
４２  位相ロックドループ（ＰＬＬ）
４３  位相比較器
４４  低域濾波回路
４５  電圧制御発振器
４６  １／２Ｎ分周器
４７  デコーダ
４８  分周器
５１  液晶テレビジョン受像機
５２  逓倍比メモリ
５３  ＣＰＵ
【図１】
0003813097.tif 000002
【図２】
0003813097.tif 000003
【図３】
0003813097.tif 000004
【図４】
0003813097.tif 000005
【図５】
0003813097.tif 000006
【図６】
0003813097.tif 000007