(57)【特許請求の範囲】
【請求項１】
動作の中心となる基準温度Ｔ0 に対する周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って増加する１次信号Ｓｘｐ，Ｓａと前記温度差（Ｔ−Ｔ0 ）に伴って減少する１次信号Ｓａｐ，Ｓｘとの内、１次信号Ｓｘｐ，ＳａとＳａｐ，Ｓｘの両方又はいずれか一方を入力し、前記１次信号Ｓｘｐ又はＳｘがゲートに与えられるとソース・ドレイン間に電流Ｉｘが流れる電界効果トランジスタと、前記１次信号Ｓａ又はＳａｐがゲートに入力されるとソース・ドレイン間に電流Ｉａが流れる電界効果トランジスタとを有し、前記電流ＩａとＩｘの電流差｜Ｉａ−Ｉｘ｜を求めて温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 を生成する入力電流生成手段と、
前記１次信号Ｓａ，Ｓｘを入力し、前記１次信号Ｓａが制御端子に与えられると出力端子間に電流ｍ・Ｉａが流れる第１の可変電流生成手段と、前記第１の可変電流生成手段に並列に接続され、前記１次信号Ｓｘが制御端子に与えられると出力端子間に電流ｎ・Ｉｘが流れる第２の可変電流生成手段とを有し、前記第１と第２の可変電流生成手段のカレントミラー比ｍ、ｎをｍ＝ｎに設定することにより、温度変化に対して略一定の電流値、前記カレントミラー比ｍ、ｎをｍ≠ｎに設定することにより、前記温度差｜（Ｔ−Ｔ0 ）｜に比例した電流値、を有する基準電流Ｉr（＝ｍ・Ｉａ＋ｎ・Ｉｘ）を生成する基準電流生成手段と、
前記入力電流Ｉ1 を第１のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅ1 に変換すると共に、前記基準電流Ｉrを第２のバイポーラトランジスタ のベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅ1 及びＶｂｅｒから電圧Ｖｂｅ（＝３Ｖｂｅ1 −２Ｖｂｅｒ ）を求め、前記電圧Ｖｂｅを第３の バイポーラトランジスタのベース・エミッタ間に印加して、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つ電流値、又は該３乗特性に温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加された電流値、を有するエミッタ電流Ｉｑに変換し、前記エミッタ電流Ｉｑに対応した３次信号、又は（３次信号＋４次信号）を出力する演算出力手段とを備え、
前記３次信号に対する前記４次信号は、前記カレントミラー比ｍ、ｎにより、（ｍ−ｎ）／（ｍ＋ｎ）で設定する構成にしたことを特徴とする関数発生回路。
【請求項２】
請求項１記載の関数発生回路において、
前記演算出力手段は、
前記入力電流Ｉ1 を前記第１のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅ1 に変換し、前記電圧Ｖｂｅ1 を増幅して電圧３Ｖｂｅ1 を生成する第１の増幅手段と、
前記基準電流Ｉｒを前記第２のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅｒ を増幅して電圧２Ｖｂｅｒを生成す る第２の増幅手段と、
前記電圧３Ｖｂｅ1 と前記電圧２Ｖｂｅｒとを入力し、前記電圧３Ｖｂｅ1 から前記電圧２Ｖｂｅｒを減算して前記電圧Ｖｂｅ（＝３Ｖｂｅ1 −２Ｖｂｅｒ）を求め、前記電圧Ｖｂｅを前記第３のバイポーラトランジスタのベース・エミッタ間に印加して、前記温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つ電流値 、又 は該３乗特性に前記温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加された電流値、を有する前記エミッタ電流Ｉｑに変換し、前記エミッタ電流Ｉｑに対応した前記３次信号、又は前記（３次信号＋４次信号）を出力する出力手段と、
を備えたことを特徴とする関数発生回路。
【請求項３】
動作の中心となる基準温度Ｔ0 に対する周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って増加する１次信号Ｓｘｐ，Ｓａと前記温度差（Ｔ−Ｔ0 ）に伴って減少する１次信号Ｓａｐ，Ｓｘとの内、１次信号Ｓｘｐ，ＳａとＳａｐ，Ｓｘの両方又はいずれか一方を入力し、前記１次信号Ｓｘｐ又はＳｘがゲートに与えられるとソース・ドレイン間に電流Ｉｘが流れる電界効果トランジスタと、前記１次信号Ｓａ又はＳａｐがゲートに入力されるとソース・ドレイン間に電流Ｉａが流れる電界効果トランジスタとを有し、前記電流ＩａとＩｘの電流差｜Ｉａ−Ｉｘ｜を求めて温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 を生成する入力電流生成手段と、
前記１次信号Ｓａ，Ｓｘを入力し、前記１次信号Ｓａがゲートに与えられるとドレイン・ソース間に電流Ｉａが流れる第１の電界効果トランジスタと、前記第１の電界効果トランジスタに並列に接続され、前記１次信号Ｓｘがゲートに与えられるとドレイン・ソース間に電流Ｉｘが流れる第２の電界効果トランジスタとを有し、前記電流ＩａとＩｘを加算して温度変化に対して略一定の基準電流Ｉｒを生成する基準電流生成手段と、
前記入力電流Ｉ1 を第１のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅ1 に変換すると共に、前記基準電流Ｉｒを第２のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅ1 及びＶｂｅｒから電圧Ｖｂｅ2 （＝３Ｖｂｅ1 −２Ｖｂｅｒ）を求めると共に、前記電圧Ｖｂｅ1 及びＶｂｅｒから電圧Ｖｂｅ3 （＝４Ｖｂｅ1 −３Ｖｂｅｒ）を求め、前記電圧Ｖｂｅ2 を第３のバイポーラトランジスタのベース・エミッタ間に印加して、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑ1 に変換すると共に、前記電圧Ｖｂｅ3 を第４のバイポーラトランジスタのベース・エミッタ間に印加して、温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つエミッタ電流Ｉｑ2 に変換し、前記エミッタ電流Ｉｑ1 に対応した３次信号及び前記エミッタ電流Ｉｑ2 に対応した４次信号を出力する演算出力手段と、
を備えたことを特徴とする関数発生回路。
【請求項４】
請求項３記載の関数発生回路において、
前記演算出力手段は、
前記入力電流Ｉ1 を前記第１のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅ1 に変換し、前記電圧Ｖｂｅ1 を増幅して電圧３Ｖｂｅ1 と４Ｖｂｅ1 を生成する第１の増幅手段と、
前記基準電流Ｉｒを前記第２のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅｒを増幅して電圧２Ｖｂｅｒと３Ｖｂｅｒを生成する第２の増幅手段と、
前記電圧３Ｖｂｅ1 及び前記電圧２Ｖｂｅｒを入力し、前記電圧３Ｖｂｅ1 から前記電圧２Ｖｂｅｒを減算して前記電圧Ｖｂｅ2 （＝３Ｖｂｅ１−２Ｖｂｅｒ）を求め、前記電圧Ｖｂｅ2 を前記第３のバイポーラトランジスタのベース・エミッタ間に印加して、前記温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つ前記エミッタ電流Ｉｑ1 に変換し、前記エミッタ電流Ｉｑ1 に対応した前記３次信号を出力する第１の出力手段と、
前記電圧４Ｖｂｅ1 及び前記電圧３Ｖｂｅｒを入力し、前記電圧４Ｖｂｅ1 から前記電圧３Ｖｂｅｒを減算して前記電圧Ｖｂｅ3 （＝４Ｖｂｅ1 −３Ｖｂｅｒ）を求め、前記電圧Ｖｂｅ3 を前記第４のバイポーラトランジスタのベース・エミッタ間に印加して、前記温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つ前記エミッタ電流Ｉｑ2 に変換し、前記エミッタ電流Ｉｑ2 に対応した前記４次信号を出力する第２の出力手段と、
を備えたことを特徴とする関数発生回路。
【請求項５】
周囲温度Ｔに対応した温度信号を入力し、動作の中心となる基準温度Ｔ0 に対するその周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って変化する１次信号を生成する１次関数発生回路と、
前記１次信号を入力し、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑに対応した３次信号、又は該３乗特性に温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加されたエミッタ電流Ｉｑに対応した（３次信号＋４次信号）を出力する請求項１又は２記載の関数発生回路と、
前記温度信号と前記３次信号又は前記（３次信号＋４次信号）とを入力し、発振周波数の温度補償用の制御電圧を生成する制御電圧生成回路と、
前記制御電圧を入力し、前記制御電圧によって発振周波数が制御される電圧制御圧電発振器と、
を備えたことを特徴とする温度補償圧電発振器。
【請求項６】
周囲温度Ｔに対応した温度信号を入力し、動作の中心となる基準温度Ｔ0 に対するその周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って変化する１次信号を生成する１次関数発生回路と、
前記１次信号を入力し、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑ1 に対応した３次信号と温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つエミッタ電流Ｉｑ2 に対応した４次信号とを出力する請求項３又は４記載の関数発生回路と、
前記温度信号、前記３次信号及び前記４次信号を入力し、発振周波数の温度補償用の制御電圧を生成する制御電圧生成回路と、
前記制御電圧を入力し、前記制御電圧によって発振周波数が制御される電圧制御圧電発振器と、
を備えたことを特徴とする温度補償圧電発振器。
【請求項７】
前記電圧制御圧電発振器は、電圧制御水晶発振器である請求項５又は６記載の温度補償圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周囲温度に対応した温度信号の３乗に対応する３次信号や、この３次信号に４乗に対応する４次信号が付加された（３次信号＋４次信号）を生成する高次の関数発生回路と、この高次の関数発生回路を用い、周囲温度の変化等にかかわらず、発振周波数を一定値に維持することができる温度補償水晶発振器（以下「ＴＣＸＯ」という。）等の温度補償圧電発振器とに関するものである。
【０００２】
【従来の技術】
従来、周囲温度に応じて３次関数的に変化する信号を生成する回路は、温度補償を必要とするＴＣＸＯ等の種々の回路に用いられている。
図２は、従来のＴＣＸＯの一例を示す構成図である。
このＴＣＸＯは、制御電圧Ｖｃによって発振信号ＯＵＴの周波数が制御される電圧制御水晶発振器（以下「ＶＣＸＯ」という。）１０と、周囲温度によるＶＣＸＯ１０の周波数変動を補正するための制御電圧Ｖｃを生成する補償電圧生成回路２０とで構成されている。
【０００３】
ＶＣＸＯ１０は、反転増幅回路を構成するインバータ１１と、このインバータ１１の出力信号を入力側に帰還して連続した発振信号ＯＵＴを得るための水晶振動子１２及び帰還抵抗１３を有している。インバータ１１の出力端子とグラウンド（以下「ＧＮＤ」という。）との間には、負荷キャパシタ１４が接続され、更にインバータ１１の入力端子とＧＮＤとの間に、負荷キャパシタ１５と、電界効果トランジスタ（以下「ＦＥＴ」という。）であるＮチャネル型ＭＯＳＦＥＴ
（以下「ＮＭＯＳ」という。）、ＯＭＯＳ、ＤＭＯＳ等のＦＥＴ１６との直列回路が接続されている。そして、ＦＥＴ１６のゲートに、補償電圧生成回路２０から制御電圧Ｖｃが与えられるようになっている。水晶振動子１２の固有振動数は、一般的に周囲温度に応じて３次関数的に変化する特性を有しており、このＶＣＸＯ１０の発振信号ＯＵＴの周波数は、インバータ１１の入力側に接続されたＦＥＴ１６のオン抵抗の値によって制御できるようになっている。
【０００４】
一方、補償電圧生成回路２０は、周囲温度に影響されず一定の電圧を発生する定電圧発生部２１を有しており、この定電圧発生部２１の出力端子にサーミスタ２２，２３の一端が接続されている。サーミスタ２２の他端はノードＮ１に接続され、サーミスタ２３の他端は可変抵抗２４を介してノードＮ２に接続されている。ノードＮ１とＮ２間には可変抵抗２５が接続されている。ノードＮ２にはサーミスタ２６及び可変抵抗２７の一端が接続され、これらのサーミスタ２６及び可変抵抗２７の他端が、ノードＮ３に接続されている。ノードＮ３は、可変抵抗２８を介してＧＮＤに接続されている。そして、ノードＮ１から制御電圧Ｖｃが出力されてＶＣＸＯ１０に与えられるようになっている。
【０００５】
このようなＴＣＸＯでは、補償電圧生成回路２０内のサーミスタ２２，２３，２６の抵抗値は、周囲温度に応じて２次関数的に変化する。従って、サーミスタの温度特性を利用して、水晶振動子１２の固有振動数の変化を打ち消すような逆特性の３次関数的な制御電圧Ｖｃを生成するように、可変抵抗２４，２５，２７，２８の値を調整している。これにより、このＴＣＸＯは、周囲温度の変化にかかわらず、発振周波数を一定値に維持することができるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の回路では、次の（ａ）〜（ｃ）のような課題があった。（ａ）複数の可変抵抗２４，２５，２７，２８の調整によって３次関数的な制御電圧Ｖｃを生成しているので、精度良く温度補償をすることが困難であった。（ｂ）定電圧発生部２１等の温度特性が悪い場合には、制御電圧Ｖｃの３次曲線近似度が劣化し、精度の良い温度特性の調整ができなかった。
（ｃ）ＶＣＸＯ１０として、制御電圧Ｖｃと発振周波数との直線性が良い場合には、３次関数的な制御電圧Ｖｃにより温度特性の調整が可能である。しかし、直線性が悪い場合には、４次以上の高次の関数項が発生し、原理的にも、３次関数的な制御電圧Ｖｃでは、精度の良い温度特性の調整ができなかった。
【０００７】
本発明は、前記従来技術が持っていた課題を解決し、集積回路化が容易で、精度の良い３次や（３次＋４次）の高次の関数発生回路と、これを用いた温度補償圧電発振器を提供するものである。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、関数発生回路において、入力電流生成手段と、基準電流生成手段と、演算出力手段とを備えている。
【０００９】
前記入力電流生成手段では、動作の中心となる基準温度Ｔ0 に対する周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って増加する１次信号Ｓｘｐ，Ｓａと前記温度差（Ｔ−Ｔ0 ）に伴って減少する１次信号Ｓａｐ，Ｓｘとの内、１次信号Ｓｘｐ，ＳａとＳａｐ，Ｓｘの両方又はいずれか一方を入力し、前記１次信号Ｓｘｐ又はＳｘがゲートに与えられるとソース・ドレイン間に電流Ｉｘが流れるＦＥＴと、前記１次信号Ｓａ又はＳａｐがゲートに入力されるとソース・ドレイン間に電流Ｉａが流れるＦＥＴとを有し、前記電流ＩａとＩｘの電流差｜Ｉａ−Ｉｘ｜を求めて温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 を生成する。
【００１０】
前記基準電流生成手段手段では、前記１次信号Ｓａ，Ｓｘを入力し、前記１次信号Ｓａが制御端子に与えられると出力端子間に電流ｍ・Ｉａが流れる第１の可変電流生成手段と、前記第１の可変電流生成手段に並列に接続され、前記１次信号Ｓｘが制御端子に与えられると出力端子間に電流ｎ・Ｉｘが流れる第２の可変電流生成手段とを有し、前記第１と第２の可変電流生成手段のカレントミラー比ｍ、ｎをｍ＝ｎに設定することにより、温度変化に対して略一定の電流値、前記カレントミラー比ｍ、ｎをｍ≠ｎに設定することにより、前記温度差｜（Ｔ−Ｔ0 ）｜に比例した電流値、を有する基準電流Ｉr（＝ｍ・Ｉａ＋ｎ・Ｉｘ）を生 成する。
【００１１】
前記演算出力手段では、前記入力電流Ｉ1 を第１のバイポーラトランジスタ  (以下「ＴＲ」という。）のベース・エミッタ間電圧Ｖｂｅ1 に変換すると共に 、前記基準電流Ｉrを第２のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換し、 前記電圧Ｖｂｅ1 及びＶｂｅｒから電圧Ｖｂｅ（＝３Ｖｂｅ1 −２Ｖｂｅｒ）を求め、前記電圧Ｖｂｅを第３のＴＲのベース・エミッタ間に印加して、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つ電流値、又は該３乗特性に温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加された電流値、を有するエミッタ電流Ｉｑに変換し、前記エミッタ電流Ｉｑに対応した３次信号、又は（３次信号＋４次信号）を出力する。そして、前記３次信号に対する前記４次信号は、前記カレントミラー比ｍ、ｎにより、（ｍ−ｎ）／（ｍ＋ｎ）で設定される。
【００１２】
第２の発明は、第１の発明の関数発生回路において、前記演算出力手段は、第１及び第２の増幅手段と、出力手段とを備えている。
【００１３】
前記第１の増幅手段では、前記入力電流Ｉ1 を前記第１のＴＲのベース・エミッタ間電圧Ｖｂｅ1 に変換し、前記電圧Ｖｂｅ1 を増幅して電圧３Ｖｂｅ1 を生成する。第２の増幅手段では、前記基準電流Ｉｒを前記第２のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅｒを増幅して電圧２Ｖｂｅｒを生成する。
【００１４】
前記出力手段では、前記電圧３Ｖｂｅ1 と前記電圧２Ｖｂｅｒとを入力し、前記電圧３Ｖｂｅ1 から前記電圧２Ｖｂｅｒを減算して前記電圧Ｖｂｅ（＝３Ｖｂｅ1 −２Ｖｂｅｒ）を求め、前記電圧Ｖｂｅを前記第３のＴＲのベース・エミッタ間に印加して、前記温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つ電流値、又は該３乗特性に前記温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加された電流値、を有する前記エミッタ電流Ｉｑに変換し、前記エミッタ電流Ｉｑに対応した前記３次信号、又は前記（３次信号＋４次信号）を出力する。
【００１５】
第３の発明は、関数発生回路において、入力電流生成手段と、基準電流生成手段と、演算出力手段とを備えている。
【００１６】
前記入力電流生成手段では、動作の中心となる基準温度Ｔ0 に対する周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って増加する１次信号Ｓｘｐ，Ｓａと前記温度差（Ｔ−Ｔ0 ）に伴って減少する１次信号Ｓａｐ，Ｓｘとの内、１次信号Ｓｘｐ，ＳａとＳａｐ，Ｓｘの両方又はいずれか一方を入力し、前記１次信号Ｓｘｐ又はＳｘがゲートに与えられるとソース・ドレイン間に電流Ｉｘが流れるＦＥＴと、前記１次信号Ｓａ又はＳａｐがゲートに入力されるとソース・ドレイン間に電流Ｉａが流れるＦＥＴとを有し、前記電流ＩａとＩｘの電流差｜Ｉａ−Ｉｘ｜を求めて温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 を生成する。
【００１７】
前記基準電流生成手段では、前記１次信号Ｓａ，Ｓｘを入力し、前記１次信号Ｓａがゲートに与えられるとドレイン・ソース間に電流Ｉａが流れる第１のＦＥＴと、前記第１のＦＥＴに並列に接続され、前記１次信号Ｓｘがゲートに与えられるとドレイン・ソース間に電流Ｉｘが流れる第２のＦＥＴとを有し、前記電流ＩａとＩｘを加算して温度変化に対して略一定の基準電流Ｉｒを生成する。
【００１８】
前記演算出力手段では、前記入力電流Ｉ1 を第１のＴＲのベース・エミッタ間電圧Ｖｂｅ1 に変換すると共に、前記基準電流Ｉｒを第２のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅ1 及びＶｂｅｒから電圧Ｖｂｅ2 （＝３Ｖｂｅ1 −２Ｖｂｅｒ）を求めると共に、前記電圧Ｖｂｅ1 及びＶｂｅｒから電圧Ｖｂｅ3 （＝４Ｖｂｅ1 −３Ｖｂｅｒ）を求め、前記電圧Ｖｂｅ2 を第３のＴＲのベース・エミッタ間に印加して、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑ1 に変換すると共に、前記電圧Ｖｂｅ3 を第４のＴＲのベース・エミッタ間に印加して、温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つエミッタ電流Ｉｑ2 に変換し、前記エミッタ電流Ｉｑ1 に対応した３次信号、及び前記エミッタ電流Ｉｑ2 に対応した４次信号を出力する。
【００１９】
第４の発明は、第３の発明の関数発生回路において、前記演算出力手段は、第１及び第２の増幅手段と、第１及び第２の出力手段とを備えている。
【００２０】
前記第１の増幅手段では、前記入力電流Ｉ1 を前記第１のＴＲのベース・エミッタ間電圧Ｖｂｅ1 に変換し、前記電圧Ｖｂｅ1 を増幅して電圧３Ｖｂｅ1 と４Ｖｂｅ1 を生成する。前記第２の増幅手段では、前記基準電流Ｉｒを前記第２のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記電圧Ｖｂｅｒを増幅して電圧２Ｖｂｅｒと３Ｖｂｅｒを生成する。
【００２１】
前記第１の出力手段では、前記電圧３Ｖｂｅ1 及び前記電圧２Ｖｂｅｒを入力し、前記電圧３Ｖｂｅ1 から前記電圧２Ｖｂｅｒを減算して前記電圧Ｖｂｅ2 （＝３Ｖｂｅ1 −２Ｖｂｅｒ）を求め、前記電圧Ｖｂｅ2 を前記第３のＴＲのベース・エミッタ間に印加して、前記温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つ前記エミッタ電流Ｉｑ1 に変換し、前記エミッタ電流Ｉｑ1 に対応した前記３次信号を出力する。前記第２の出力手段では、前記電圧４Ｖｂｅ1 及び前記電圧３Ｖｂｅｒを入力し、前記電圧４Ｖｂｅ1 から前記電圧３Ｖｂｅｒを減算して前記電圧Ｖｂｅ3 （＝４Ｖｂｅ1 −３Ｖｂｅｒ）を求め、前記電圧Ｖｂｅ3 を前記第４のＴＲのベース・エミッタ間に印加して、前記温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つ前記エミッタ電流Ｉｑ2 に変換し、前記エミッタ電流Ｉｑ2 に対応した前記４次信号を出力する。
【００２２】
第５の発明は、温度補償圧電発振器において、１次関数発生回路と、第１又は第２の発明の関数発生回路と、制御電圧生成回路と、電圧制御圧電発振器とを備えている。
【００２３】
前記１次関数発生回路では、周囲温度Ｔに対応した温度信号を入力し、動作の中心となる基準温度Ｔ0 に対するその周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って変化する１次信号を生成する。前記関数発生回路では、前記１次信号を入力し、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑに対応した３次信号、又は該３乗特性に温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加されたエミッタ電流Ｉｑに対応した（３次信号＋４次信号）を出力する。前記制御電圧生成回路では、前記温度信号と前記３次信号又は前記（３次信号＋４次信号）とを入力し、発振周波数の温度補償用の制御電圧を生成する。前記電圧制御圧電発振器では、前記制御電圧を入力し、前記制御電圧によって発振周波数が制御される。
【００２４】
第６の発明は、温度補償圧電発振器において、１次関数発生回路と、第３又は４の発明の関数発生回路と、制御電圧生成回路と、電圧制御圧電発振器とを備えている。
【００２５】
前記１次関数発生回路では、周囲温度Ｔに対応した温度信号を入力し、動作の中心となる基準温度Ｔ0 に対するその周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って変化する１次信号を生成する。前記関数発生回路では、前記１次信号を入力し、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑ1 に対応した３次信号と、温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つエミッタ電流Ｉｑ2 に対応した４次信号とを出力する。前記制御電圧生成回路では、前記温度信号、前記３次信号及び前記４次信号を入力し、発振周波数の温度補償用の制御電圧を生成する。前記電圧制御圧電発振器では、前記制御電圧を入力し、前記制御電圧によって発振周波数が制御される。
【００２６】
第７の発明は、第５又は第６の発明の温度補償圧電発振器において、前記電圧制御圧電発振器を、ＶＣＸＯで構成している。
【００２７】
この第７の発明では、周囲温度Ｔに対応した温度信号が入力されると、１次関数発生回路により、基準温度Ｔ0 に対する周囲温度Ｔの温度差（Ｔ−Ｔ0 ）に伴って変化する１次信号が生成される。この１次信号に基づき、関数発生回路により、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉｑ1 に対応した３次信号と、温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性を持つエミッタ電流Ｉｑ2 に対応した４次信号と、のいずれか一方又は双方が出力される。この３次信号及び／又は４次信号と、温度信号とに基づき、制御電圧生成回路によって発振周波数の温度補償用の制御電圧が生成される。この生成された制御電圧により、電圧制御圧電発振器の発振周波数が制御される。
【００２８】
【発明の実施の形態】
[第１の実施形態]
（構成）
図３は、本発明の第１の実施形態を示す高次関数発生回路を有するＴＣＸＯの構成図であり、従来の図２に示すＴＣＸＯ中の要素と共通の要素には共通の符号が付されている。
このＴＣＸＯは、検出された周囲温度Ｔに対応した温度信号（例えば、温度の上昇に伴って電圧が上昇する正の温度特性を有する温度検出電圧）Ｖｔに基づいて発振周波数の温度補償用の制御電圧Ｖｃを生成する補償電圧生成回路３０と、その制御電圧Ｖｃによって発振信号ＯＵＴの周波数が制御される電圧制御圧電発振器（例えば、従来と同様のＶＣＸＯ）１０とで構成されている。
【００２９】
補償電圧生成回路３０は、１次関数発生回路１００と、高次関数発生回路２００と、制御電圧生成回路３００とで構成されている。
１次関数発生回路１００は、入力された温度検出電圧Ｖｔと基準温度電圧Ｖｔ0 とに基づいて、動作の中心となる基準温度Ｔ0 からの温度変化に伴って増加する第１の１次信号（例えば、信号Ｓｘｐ，Ｓａ）と、基準温度Ｔ0 からの温度変化に伴って減少する第２の１次信号（例えば、信号Ｓａｐ，Ｓｘ）を生成する回路である。
【００３０】
高次関数発生回路２００は、１次関数発生回路１００の出力信号Ｓｘｐ，Ｓａ，Ｓａｐ，Ｓｘに基づいて、周囲温度Ｔの基準温度Ｔ0 からの温度差｜（Ｔ−Ｔ0 ）｜の３乗や４乗に対応する電流を、高次信号Ｑ（例えば、３次信号Ｑ１や４次信号Ｑ２）として出力する回路である。
制御電圧生成回路３００は、温度検出電圧Ｖｔと高次信号Ｑと基準電圧Ｖｒ1 とに基づいて、水晶振動子１２の温度特性を打ち消すための制御電圧Ｖｃを生成する回路である。
【００３１】
図４は、図３中の１次関数発生回路１００の回路図である。
この１次関数発生回路１００は、演算増幅器１０１を有しており、この演算増幅器１０１の反転入力端子に温度検出電圧Ｖｔが与えられている。温度検出電圧Ｖｔは、抵抗１０２を介して演算増幅器１０３の反転入力端子に与えられるようになっている。演算増幅器１０３の非反転入力端子には基準温度電圧Ｖｔ0 が与えられ、この演算増幅器１０３の出力端子と反転入力端子の間が、抵抗１０４で接続されて加算回路が構成されている。
【００３２】
演算増幅器１０３の出力端子は、演算増幅器１０５の反転入力端子に接続され、この演算増幅器１０５の出力端子がＰチャネル型ＭＯＳＦＥＴ（以下「ＰＭＯＳ」という。）１０６のゲートに接続されている。ＰＭＯＳ１０６のソースは、例えば３Ｖの電源（以下「ＶＤＤ」という。）に接続され、このＰＭＯＳ１０６のドレインが、演算増幅器１０５の非反転入力端子に接続されると共に、抵抗１０７を介してＧＮＤに接続されている。演算増幅器１０１の出力端子は、ＰＭＯＳ１０８のゲートに接続されている。ＰＭＯＳ１０８のソースはＶＤＤに接続され、このＰＭＯＳ１０８のドレインが、演算増幅器１０１の非反転入力端子に接続されると共に、抵抗１０９を介してＧＮＤに接続されている。
【００３３】
演算増幅器１０１の出力端子は、レベルシフト回路を構成するＰＭＯＳ１１０のゲートに接続され、このＰＭＯＳ１１０のソースがＶＤＤに、ドレインがＮＭＯＳ１１１を介してＧＮＤに接続されている。演算増幅器１０５の出力端子は、レベルシフト回路を構成するＰＭＯＳ１１２のゲートに接続され、このＰＭＯＳ１１２のソースがＶＤＤに、ドレインがＮＭＯＳ１１３を介してＧＮＤに接続されている。
【００３４】
ＮＭＯＳ１１１のドレインは、このＮＭＯＳ１１１とＮＭＯＳ１１４のゲートに接続されている。ＮＭＯＳ１１４のソースはＧＮＤに、ドレインはＰＭＯＳ１１５を介して定電圧化された例えば２．２Ｖの基準電源（以下「ＶＲＥＦ」という。）に接続されている。ＮＭＯＳ１１３のドレインは、このＮＭＯＳ１１３のゲートとＮＭＯＳ１１６のゲートに接続されている。ＮＭＯＳ１１６のソースはＧＮＤに接続され、ドレインはＰＭＯＳ１１７を介してＶＲＥＦに接続されている。
【００３５】
ＶＲＥＦには、ＰＭＯＳ１１７に対してカレントミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ１１８が接続され、このＰＭＯＳ１１８のドレインが、ダイオード接続されたＮＭＯＳ１１９を介してＧＮＤに接続されている。ＰＭＯＳ１１５に対してカレントミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ１２０のソースが、ＶＲＥＦに接続され、このＰＭＯＳ１２０のドレインが、ダイオード接続されたＮＭＯＳ１２１を介してＧＮＤに接続されている。そして、ＰＭＯＳ１１７，１１５のドレインから、それぞれ信号Ｓｘｐ，Ｓａｐが出力され、ＰＭＯＳ１１８，１２０のドレインから、それぞれ信号Ｓｘ，Ｓａが出力されるようになっている。
【００３６】
図１は、本発明の第１の実施形態を示す図３中の高次関数発生回路２００の回路図である。
この高次関数発生回路２００は、基準温度Ｔ0 に対して周囲温度Ｔが高温（Ｔ−Ｔ0 ≧０）のときに入力電流Ｉ1 を生成する第１の入力電流生成手段２１０と、基準温度Ｔ0 に対して周囲温度Ｔが低温（Ｔ−Ｔ0 ＜０）のときに入力電流Ｉ1 を生成する第２の入力電流生成手段２２０とを有している。
【００３７】
第１の入力電流生成手段２１０は、それぞれのゲートに信号Ｓｘｐ，Ｓａが与えられるＰＭＯＳ２１１及びＮＭＯＳ２１２を有し、これらがＶＲＥＦとＧＮＤとの間に直列に接続されている。ＰＭＯＳ２１１のソースが接続されたＶＲＥＦには、カレントミラー比がそれぞれ１：１の電流ミラー回路を構成するＰＭＯＳ２１３〜２１６の各ソースが接続され、これらの各ゲートがＰＭＯＳ２１１，２１３のドレインに共通接続されている。信号ＳｘｐがＰＭＯＳ２１１のゲートに入力されると、該ＰＭＯＳ２１１のソース・ドレイン間に電流Ｉｘが流れ、信号ＳａがＮＭＯＳ２１２のゲートに入力されると、該ＮＭＯＳ２１２のドレイン・ソース間に電流Ｉａが流れる。これにより、ＰＭＯＳ２１３のソース・ドレイン間に入力電流Ｉ1 が流れ、他の各ＰＭＯＳ２１４〜２１６のソース・ドレイン間にも入力電流Ｉ1 が流れる。
【００３８】
第２の入力電流生成手段２２０は、それぞれのゲートに信号Ｓａｐ，Ｓｘが与えられるＰＭＯＳ２２１及びＮＭＯＳ２２２を有し、これらがＶＲＥＦとＧＮＤとの間に直列に接続されている。ＰＭＯＳ２２１のソースが接続されたＶＲＥＦには、カレントミラー比がそれぞれ１：１の電流ミラー回路を構成するＰＭＯＳ２２３〜２２６の各ソースが接続され、これらの各ゲートがＰＭＯＳ２２１，２２３のドレインに共通接続されている。信号ＳａｐがＰＭＯＳ２２１のゲートに入力されると、該ＰＭＯＳ２２１のソース・ドレイン間に電流Ｉａが流れ、信号ＳｘがＮＭＯＳ２２２のゲートに入力されると、該ＰＭＯＳ２２２のソース・ドレイン間に電流Ｉｘが流れる。これにより、ＰＭＯＳ２２３のソース・ドレイン間に入力電流Ｉ1 が流れ、他の各ＰＭＯＳ２２４〜２２６のソース・ドレイン間にも入力電流Ｉ1 が流れる。
【００３９】
ＰＭＯＳ２１４〜２１６，２２４〜２２６のドレインとＧＮＤとの間には、入力電流Ｉ1 を電圧３Ｖｂｅ1 に変換する第１の増幅手段２３０が接続されている。増幅手段２３０は、３段のＰＮＰ型ＴＲ（以下「ＰＮＰ」という。）２３１〜２３３からなる対数増幅器で構成されている。第１のＴＲである１段目のＰＮＰ２３１は、エミッタがＰＭＯＳ２１４，２２４のドレインに接続され、コレクタ及びベースがＧＮＤに接続されており、入力電流Ｉ1 をベース・エミッタ間電圧Ｖｂｅ1 に変換するトランジスタである。２段目のＰＮＰ２３２は、エミッタがＰＭＯＳ２１５，２２５のドレインに接続され、コレクタがＧＮＤに接続され、ベースが前段のＰＮＰ２３１のエミッタに接続されており、電圧Ｖｂｅ1 を増幅してベース・エミッタ間電圧２Ｖｂｅ1 を発生させるトランジスタである。３段目のＰＮＰ２３３は、エミッタがＰＭＯＳ２１６，２２６のドレイン側のノードＮ２２６に接続され、コレクタがＧＮＤに接続され、ベースが前段のＰＮＰ２３２のエミッタに接続されており、電圧２Ｖｂｅ1 を増幅してベース・エミッタ間電圧３Ｖｂｅ1 を発生させるトランジスタである。
【００４０】
ＶＲＥＦとＧＮＤの間には、温度補償用の基準電流Ｉｒ（例えば、温度変化に対して略一定の基準電流、又は温度差｜（Ｔ−Ｔ0 ）｜に比例した１次の温度特性を有する基準電流）を生成する基準電流生成手段２４０が接続されている。基準電流生成手段２４０は、カレントミラー比がそれぞれ１：１の電流ミラー回路を構成するＰＭＯＳ２４１〜２４３を有している。各ＰＭＯＳ２４１〜２４３のソースは、ＶＲＥＦに接続され、これらの各ゲートが該ＰＭＯＳ２４１のドレインに共通接続されている。ＰＭＯＳ２４１のドレイン及びゲートとＧＮＤとの間には、ＦＥＴ等で構成された第１の可変電流生成手段２４４と、ＦＥＴ等で構成された第２の可変電流生成手段２４５と、が並列に接続されている。可変電流生成手段２４４と２４５は、カレントミラー比がｍ、ｎであり、該可変電流生成手段２４４の制御端子に１次信号Ｓａが入力されると、この出力端子間に電流ｍ・Ｉａが流れ、該可変電流生成手段２４５の制御端子に１次信号Ｓｘが入力されると、この出力端子間に電流ｎ・Ｉｘが流れる。
【００４１】
前記電流ｍ・Ｉａと電流ｎ・Ｉｘが加算されて、基準電流Ｉｒ＝ｍ・Ｉａ＋ｎ・Ｉｘが生成される。基準電流Ｉｒは、カレントミラー比ｍ、ｎをｍ＝ｎに設定すると、温度変化に対して略一定の値になり、ｍ≠ｎに設定すると、温度差｜（Ｔ−Ｔ0 ）｜に比例した１次の温度特性を有する値になる。この基準電流Ｉｒは、ＰＭＯＳ２４１のソース・ドレイン間に流れると共に、他の各ＰＭＯＳ２４２，２４３のソース・ドレイン間にも流れる。
【００４２】
ＰＭＯＳ２４２，２４３のドレインとＧＮＤとの間には、第２の増幅手段２５０が接続されている。増幅手段２５０は、基準電流Ｉｒを電圧２Ｖｂｅｒに変換する回路であり、２段のＰＮＰ２５１，２５２からなる対数増幅器で構成されている。第２のＴＲである１段目のＰＮＰ２５１は、エミッタがＰＭＯＳ２４２のドレインに接続され、コレクタ及びベースがＧＮＤに接続されており、基準電流Ｉｒをベース・エミッタ間電圧Ｖｂｅｒに変換するトランジスタである。２段目のＰＮＰ２５２は、エミッタがＰＭＯＳ２４３のドレインに接続され、コレクタがＧＮＤに接続され、ベースが前段のＰＮＰ２５１のエミッタに接続されており、電圧Ｖｂｅｒを増幅してベース・エミッタ間電圧２Ｖｂｅｒを発生するトランジスタである。
【００４３】
ＰＮＰ２５２のエミッタには、電圧／電流変換用の指数増幅器を構成する第３のＴＲ（例えば、ＰＮＰ）２６１のベースが接続されている。ＰＮＰ２６１は、コレクタがＧＮＤに接続され、エミッタが、ノードＮ２６３を介して演算増幅器２６２の非反転入力端子及びＰＭＯＳ２６３のドレインに接続され、ベース・エミッタ間電圧Ｖｂｅをエミッタ電流Ｉｑに変換するトランジスタである。
【００４４】
演算増幅器２６２は、電源端子がＶＤＤに接続され、反転入力端子がノードＮ２２６を介してＰＭＯＳ２１６，２２６のドレイン及びＰＮＰ２３３のエミッタに接続され、出力端子が、各電流ミラー比１：１の電流ミラー回路を構成するＰＭＯＳ２６３〜２６５の各ゲートに接続されている。ＰＭＯＳ２６３〜２６５の各ソースは、ＶＲＥＦに接続されている。演算増幅器２６２は、反転入力端子側のノードＮ２２６の電圧３Ｖｂｅ1 と、非反転入力端子側のノードＮ２６３の電圧Ｖｂｅ＋２Ｖｂｅｒとが等しくなるようにＰＭＯＳ２６３のゲート電圧を制御する機能を有している。
【００４５】
ＶＲＥＦには、出力電流切換え用のＰＭＯＳ２６６のソースが接続され、このゲートに１次信号Ｓｘｐが入力されるようになっている。ＰＭＯＳ２６４〜２６６のドレインとＧＮＤとの間には、このＰＭＯＳ２６６と共に出力電流切換え手段を構成するＮＭＯＳ２６７〜２７０が接続されている。ＮＭＯＳ２６７は、ドレインがノードＮ２６４を介してＰＭＯＳ２６４のドレインに接続され、ソースがＧＮＤに接続され、そのノードＮ２６４から高次信号Ｑ（例えば、３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））の電流が出力されるようになっている。ＮＭＯＳ２６７のゲートには、ＮＭＯＳ２６８のゲート及びドレインとＮＭＯＳ２６９のドレインとが接続され、これらのＮＭＯＳ２６８，２６９のソースがＧＮＤに接続されている。ＮＭＯＳ２６７とＮＭＯＳ２６８により、電流ミラー比が２：１の電流ミラー回路が構成されている。ＮＭＯＳ２６９のゲートには、ＰＭＯＳ２６６のドレイン及びＮＭＯＳ２７０のドレインが接続されている。ＮＭＯＳ２７０のソースはＧＮＤに接続され、ゲートに１次信号Ｓａが入力されるようになっている。
【００４６】
ＰＮＰ２６１、演算増幅器２６２、ＰＭＯＳ２６３〜２６６、及びＮＭＯＳ２６７〜２７０によって出力手段が構成されている。この出力手段は、ＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅ（＝３Ｖｂｅ1 −２Ｖｂｅｒ）をエミッタ電流Ｉｑに変換し、このエミッタ電流Ｉｑに対応した高次信号ＱをノードＮ２６４から出力する機能を有している。可変電流生成手段２４４,２４５のカレントミ ラー比ｍ,ｎがｍ＝ｎの時には、エミッタ電流Ｉｑは温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を有し、これに対応した高次信号Ｑは３次信号Ｑ１となる。ｍ≠ｎ
の時には、エミッタ電流Ｉｑは温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性に温度差｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加された特性を有し、これに対応した高次信号Ｑは（３次信号Ｑ１＋４次信号Ｑ２）となる。この出力手段、第１の増幅手段２３０、及び第２の増幅手段２５０により、演算出力手段が構成されている。
【００４７】
図５は、図１中の可変電流生成手段２４４，２４５の構成例を示す回路図である。
可変電流生成手段２４４は、１次信号Ｓａにより動作する複数の第１のＦＥＴ（例えば、ＮＭＯＳ）２４４−１１〜２４４−１ｉを有し、これらの各ＮＭＯＳ２４４−１１〜２４４−１ｉに、制御信号等により動作するトランジスタ等のスイッチ素子２４４−２１〜２４４−２ｉがそれぞれ直列に接続されている。各ＮＭＯＳ２４４−１１〜２４４−１ｉ及び各スイッチ素子２４４−２１〜２４４−２ｉの直列回路は、ＰＭＯＳ２４１のドレインとＧＮＤとの間に並列に接続されている。ＮＭＯＳ２４４−１１〜２４４−１ｉのディメンジョンは、例えば、１：２：３：・・・：ｉに設定されている。
【００４８】
可変電流生成手段２４５は、１次信号Ｓｘによりオン／オフ動作する複数の第２のＦＥＴ（例えば、ＮＭＯＳ）２４５−１１〜２４５−１ｉを有し、これらの各ＮＭＯＳ２４５−１１〜２４５−１ｉに、制御信号等によりオン／オフ動作するトランジスタ等のスイッチ素子２４５−２１〜２４５−２ｉがそれぞれ直列に接続されている。各ＮＭＯＳ２４５−１１〜２４５−１ｉ及び各スイッチ素子２４５−２１〜２４５−２ｉの直列回路は、ＰＭＯＳ２４１のドレインとＧＮＤとの間に並列に接続されている。ＮＭＯＳ２４５−１１〜２４５−１ｉのディメンジョンは、例えば、１：２：３：・・・：ｉに設定されている。
【００４９】
可変電流生成手段２４４，２４５のカレントミラー比ｍ、ｎは、所望のスイッチ素子２４４−２１〜２４４−２ｉ，２４５−２１〜２４５−２ｉをオンすることにより変えることができ、高次信号Ｑにおいて３次信号Ｑ１に対する４次信号Ｑ２が（ｍ−ｎ）／（ｍ＋ｎ）で設定可能になっている。
【００５０】
図６は、図３中の制御電圧生成回路３００の構成例を示す回路図である。
この制御電圧生成回路３００は、演算増幅器３０１を有しており、この演算増幅器３０１の反転入力端子に高次関数発生回路２００からの高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））が与えられるようになっている。演算増幅器３０１の非反転入力端子には、基準電圧Ｖｒ1aが与えられている。演算増幅器３０１の出力端子は、抵抗３０２を介してこの反転入力端子に接続され、電流／電圧変換回路が構成されている。これにより、高次信号Ｑの電流が電圧に変換されて、演算増幅器３０１の出力端子に高次電圧ＶＨ（＝３次電圧ＶＨ１、又は（３次電圧ＶＨ１＋４次電圧ＶＨ２））が出力されるようになっている。
【００５１】
更に、演算増幅器３０１の出力端子は、抵抗３０３を介して演算増幅器３０４の反転入力端子に接続されている。演算増幅器３０４の反転入力端子には、抵抗３０５を介して温度検出電圧Ｖｔが与えられると共に、抵抗３０６を介して基準電圧Ｖｒ1 が与えられるようになっている。演算増幅器３０４の非反転入力端子には基準電圧Ｖｒ1aが与えられ、この演算増幅器３０４の出力端子が、抵抗３０７を介して反転入力端子に接続されている。これにより、高次電圧ＶＨ、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ1 に、それぞれ抵抗３０３，３０５，３０６の抵抗値に対応した係数を掛けて合計した値の電圧が、演算増幅器３０４の出力端子から制御電圧Ｖｃとして出力されるようになっている。
【００５２】
（動作）
図３のＴＣＸＯにおいて、例えば、周囲温度Ｔに応じて、（１）式のような温度検出電圧Ｖｔが補償電圧生成回路３０内の１次関数発生回路１００及び制御電圧生成回路３００に入力される。
Ｖｔ＝Ａ（Ｔ−Ｔ0 ）＋Ｖｔ0                            ・・・（１）
但し、Ａ；１次の比例係数
Ｔ0  ；動作の基準温度
Ｖｔ0 ；基準温度電圧＝基準温度Ｔ0 における温度検出電圧
【００５３】
図４の１次関数発生回路１００内の演算増幅器１０１には、温度検出電圧Ｖｔが入力されるので、この演算増幅器１０１の出力端子に接続されたＰＭＯＳ１０８のドレインの電圧は、温度検出電圧Ｖｔに等しくなる。従って、抵抗１０９の抵抗値をＲとすると、ＰＭＯＳ１０８に流れる電流Ｉａは、（２）式のように表される。
0003821745.tif 000002
但し、Ｉ0 ＝Ｖｔ0 ／Ｒ；一定電流
【００５４】
演算増幅器１０３では、温度検出電圧Ｖｔと基準温度電圧Ｖｔ0 とが加算されるので、その出力電圧ＶＯは、次の（３）式のように表される。
0003821745.tif 000003
演算増幅器１０３の出力電圧ＶＯは、演算増幅器１０５に入力されるので、この演算増幅器１０５の出力端子に接続されたＰＭＯＳ１０６のドレインの電圧は、出力電圧ＶＯに等しくなる。従って、抵抗１０７の抵抗値をＲとすると、ＰＭＯＳ１０６に流れる電流Ｉｘは、次の（４）式のように表される。
0003821745.tif 000004
【００５５】
ＰＭＯＳ１０８，１１０は、演算増幅器１０１の出力電圧によって制御されるので、このＰＭＯＳ１１０には（２）式の電流Ｉａに対応した電流が流れる。又、ＰＭＯＳ１１０にはＮＭＯＳ１１１が直列に接続され、このＮＭＯＳ１１１には電流ミラー回路を構成するＮＭＯＳ１１４が接続されているので、このＮＭＯＳ１１４にも電流Ｉａに対応した電流が流れる。更に、ＮＭＯＳ１１４にはＰＭＯＳ１１５が直列に接続され、このＰＭＯＳ１１５には電流ミラー回路を構成するＰＭＯＳ１２０が接続されている。従って、ＰＭＯＳ１２０とＮＭＯＳ１２１にも電流Ｉａに対応した電流が流れる。これにより、ＰＭＯＳ１１５のドレインから、電流Ｉａに対応する電圧を有する信号Ｓａｐが出力され、ＮＭＯＳ１２１のドレインから、この電流Ｉａに対応する信号Ｓａが出力される。
【００５６】
同様に、ＰＭＯＳ１０６，１１２は、演算増幅器１０５の出力電圧によって制御されるので、このＰＭＯＳ１１２には（４）式の電流Ｉｘに対応した電流が流れる。これにより、ＰＭＯＳ１１７のドレインから、電流Ｉｘに対応する電圧を有する信号Ｓｘｐが出力され、ＮＭＯＳ１１９のドレインから、この電流Ｉｘに対応する信号Ｓｘが出力される。
１次関数発生回路１００から出力された１次信号Ｓｘｐ，Ｓａ，Ｓａｐ，Ｓｘが図１の高次関数発生回路２００に与えられると、この高次関数発生回路２００では次のように動作する。
【００５７】
まず、高次関数発生回路２００の動作原理を説明する。
図１の高次関数発生回路２００は、ＴＲのベース・エミッタ間電圧Ｖｂｅとエミッタ電流Ｉｅとの電圧−電流特性を用いた電流／電圧変換用の対数増幅器（２３０，２５０）と電圧／電流変換用の指数増幅器（２６１）とを有する回路である。ここで、３次項の３乗特性と、４次項の４乗特性とについて説明する。
【００５８】
ＴＲのベース・エミッタ間電圧Ｖｂｅとエミッタ電流Ｉｅとの関係式は、Ｉｅ≫Ｉｓのとき、
Ｖｂｅ≒ＫＴ／ｑｌｎ（Ｉｅ／Ｉｓ）                      ・・・（５）
となる。但し、Ｋはボルツマン定数、ｑは電子の電荷量、Ｔは絶対温度、及びＩｓは飽和電流である。（５）式を書き直すと次のようになる。
Ｉｅ≒Ｉｓ・ｅｘｐ（ｑＶｂｅ／ＫＴ）                    ・・・（６）
【００５９】
（５）式は対数特性、及び（６）式は指数特性を示している。
３乗特性を得るには、（５）式の対数特性で３倍することにより出力電圧は、
0003821745.tif 000005
となり、更に（６）式の指数特性を持つＴＲで逆対数変換すると、３乗特性が得られる。
【００６０】
次に、可変電流生成手段２４４，２４５のカレントミラー比ｍ、ｎを変えて、基準電流Ｉｒに１次の温度特性を持たせることで、４次項調整補正分が小さい場合において、高次信号Ｑとして３次と４次項成分を同時に発生させる動作原理について説明する。
基準電流Ｉｒは、抵抗の温度特性を考えないと、温度に対して一定である。ここで、基準電流Ｉｒが、１次の温度特性がある場合を考える。
【００６１】
基準電流Ｉｒの温度特性は、次式とする。
0003821745.tif 000006
つまり、出力電流であるエミッタ電流Ｉｑは、抵抗の温度特性を考えないと、３次項と４次項からなる。この４次項成分は、３次曲線の４次補正項として用いることができる。４次項成分は、温度係数β1 で設定可能である。
【００６２】
次に、図１の回路について考える。
例えば、温度差（Ｔ−Ｔ0 ）の１次関数出力電圧Ｖｔを、
Ｖｔ＝Ａ（Ｔ−Ｔ0 ）＋Ｖｔ0 
温度差（Ｔ−Ｔ0 ）の１次関数出力電流である演算部１段目入力電流Ｉａ，Ｉｘを、
Ｉａ＝Ｖｔ／Ｒ
Ｉｘ＝２Ｖｔ0 ／Ｒ−Ｖｔ／Ｒ
とする。すると、電流Ｉａ，Ｉｘは、次式のようになる。
Ｉａ＝Ｖｔ0 ／Ｒ＋Ａ（Ｔ−Ｔ0 ）／Ｒ＝Ｉ0 ＋Ａ（Ｔ−Ｔ0 ）／Ｒ
（但し、Ｉ0 ；一定電流）
Ｉｘ＝Ｖｔ0 ／Ｒ−Ａ（Ｔ−Ｔ0 ）／Ｒ＝Ｉ0 −Ａ（Ｔ−Ｔ0 ）／Ｒ
【００６３】
温度差（Ｔ−Ｔ0 ）の１次比例項出力電流は、
Ｉａ−Ｉｘ＝２Ａ（Ｔ−Ｔ0 ）／Ｒ
電流Ｉａ及びＩｘの加算値は、次式のように一定電流値となる。
Ｉａ＋Ｉｘ＝２Ｖｔ0 ／Ｒ＝２Ｉ0 
入力電流Ｉ1 と基準電流Ｉｒは、
Ｉ1 ＝Ｉａ−Ｉｘ＝２Ａ（Ｔ−Ｔ0 ）／Ｒ
Ｉｒ＝ｍＩａ＋ｎＩｘ
となる。ｍ、ｎは、可変電流生成手段２４４，２４５のカレントミラー比である。
【００６４】
例えば、ｍ＝ｎ＝１／２の場合は、
Ｉｒ＝（Ｉａ＋Ｉｘ）／２＝Ｖｔ0 ／Ｒ＝Ｉ0 
ｍ＝ｎ＝１の場合は、
Ｉｒ＝Ｉａ＋Ｉｘ＝２Ｖｔ0 ／Ｒ＝２Ｉ0 
となる。
【００６５】
入力電流Ｉ1 の３乗特性は、次式のようになる。
0003821745.tif 000007
【００６６】
可変電流生成手段２４４，２４５のカレントミラー比がｍ、ｎのときの基準電流Ｉｒは、次式のようになる。
0003821745.tif 000008
【００６８】
又、
Ｉ1 ＝２Ａ（Ｔ−Ｔ0 ）／Ｒ
Ｉ0 ＝Ｖｔ0 ／Ｒ
Ｉ1 ／Ｉ0 ＝２Ａ（Ｔ−Ｔ0 ）／Ｖｔ0
から、出力電流であるエミッタ電流Ｉｑは、次式のようになる。
Iq=[(Vt0/R)/(m+n)2][(2A(T-T0)/Vt0)3-((m-n)/(m+n))(2A(T-T0)/Vt0)4]
=[(Vt0/R)/(m+n)2]×(2A/Vt0)3[(T-T0)3-((m-n)/(m+n))(2A(T-T0)4/Vt0)]
この４次項成分を、３次曲線の４次補正項として用いることができる。３次項成分に対する４次項成分は、可変電流生成手段２４４，２４５のカレントミラー比ｍ、ｎにより、（ｍ−ｎ）／（ｍ＋ｎ）で設定可能である。
【００６９】
図７（ａ）〜（ｃ）は、図１の可変電流生成手段２４４，２４５のカレントミラー比が１：１のときの入力電流Ｉ1 及び基準電流Ｉｒの波形図である。
以上のような動作原理に基づき、図１の高次関数発生回路２００では、次のように動作する。
【００７０】
高次信号Ｑとして３次信号Ｑ１を発生する場合には、可変電流生成手段２４４，２４５のカレントミラー比ｍ、ｎをｍ＝ｎに設定しておく。この場合、例えば、可変電流生成手段２４４，２４５内の所望のスイッチ素子２４４−２１〜２４４−２ｉ，２４５−２１〜２４５−２ｉのいずれか一組（例えば、２４４−２１，２４５−２１）をオン状態にし、これに接続されたＮＭＯＳ２４４−１１，２４５−１１によってカレントミラー比ｍ、ｎを１：１に設定しておく。
【００７１】
又、高次信号Ｑとして（３次信号Ｑ１＋４次信号Ｑ２）を発生する場合には、ｍ≠ｎに設定しておく。この場合、例えば、可変電流生成手段２４４，２４５内の所望のスイッチ素子２４４−２１〜２４４−２ｉ，２４５−２１〜２４５−２ｉのいずれか一組（例えば、２４４−２２，２４５−２１）をオン状態にし、これに接続されたＮＭＯＳ２４４−１２，２４５−１１によってカレントミラー比ｍ、ｎを例えば２：１に設定しておく。
【００７２】
１次関数発生回路１００から１次信号Ｓｘｐ，Ｓａ，Ｓａｐ，Ｓｘが与えられる。すると、基準温度Ｔ0 からの温度変化に伴って増加する１次信号Ｓｘｐ，Ｓａの内、ＳｘｐがＰＭＯＳ２１１，２６６のゲートに与えられ、ＳａがＮＭＯＳ２１２，２７０，２４４に与えられる。基準温度Ｔ0 からの温度変化に伴って減少する１次信号Ｓａｐ，Ｓｘの内、ＳａｐがＰＭＯＳ２２１のゲートに与えられ、ＳｘがＮＭＯＳ２２２，２４５のゲートに与えられる。
【００７３】
周囲温度Ｔが基準温度Ｔ0 よりも高い高温の場合（Ｔ−Ｔ0 ≧０）、信号ＳｘｐによってＰＭＯＳ２１１のソース・ドレイン間に電流Ｉｘが流れると共に、信号ＳａによってＮＭＯＳ２１２のドレイン・ソース間に電流Ｉａが流れる。このとき、図７（ａ）に示すように、Ｉａ＞Ｉｘであるから、ＰＭＯＳ２１３のソース・ドレイン間には、温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 が流れる。これに対し、信号ＳａｐによってＰＭＯＳ２２１のソース・ドレイン間に電流Ｉａが流れると共に、信号ＳｘによってＮＭＯＳ２２２のドレイン・ソース間に電流Ｉｘが流れる。ところが、Ｉａ＞Ｉｘであるから、図７（ｂ）に示すように、ＰＭＯＳ２２３のソース・ドレイン間には入力電流Ｉ1 が流れない。
【００７４】
一方、信号Ｓａによって可変電流生成手段２４４内のＮＭＯＳ２４４−１１のドレイン・ソース間に電流ｍＩａが流れると共に、信号Ｓｘによって可変電流生成手段２４５内のＮＭＯＳ２４５−１１のドレイン・ソース間に電流ｎＩｘが流れる。これにより、ＰＭＯＳ２４１のソース・ドレイン間に、温度補償用の基準電流Ｉｒ（＝ｍＩａ＋ｎＩｘ）が流れる。例えば、カレントミラー比ｍ、ｎが１：１の時には、図７（ｃ）に示すように、温度変化に対して略一定の基準電流Ｉｒ（＝Ｉａ＋Ｉｘ）が流れる。カレントミラー比ｍ、ｎが２：１の時には、１次の温度特性を持つ基準電流Ｉｒ（＝２Ｉａ＋Ｉｘ）が流れる。
【００７５】
ＰＭＯＳ２１３のソース・ドレイン間に入力電流Ｉ1 が流れると、このＰＭＯＳ２１３と共に各カレントミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ２１４〜２１６にもそれぞれ入力電流Ｉ1 が流れ、これらの入力電流Ｉ1 が第１の増幅手段２３０内の各ＰＮＰ２３１〜２３３のエミッタにそれぞれ与えられ、電圧に変換される。即ち、１段目のＰＮＰ２３１のエミッタに入力電流Ｉ1 が与えられると、これがベース・エミッタ間電圧Ｖｂｅ1 に変換される。この電圧Ｖｂｅ1 は、２段目のＰＮＰ２３２によって増幅され、このＰＮＰ２３２にベース・エミッタ間電圧２Ｖｂｅ1 が発生する。この電圧２Ｖｂｅ1 は、３段目のＰＮＰ２３３によって増幅され、このＰＮＰ２３３にベース・エミッタ間電圧３Ｖｂｅ1 が発生し、これがノードＮ２２６を介して演算増幅器２６２の反転入力端子に印加される。
【００７６】
一方、ＰＭＯＳ２４１のソース・ドレイン間には基準電流Ｉｒが流れており、このＰＭＯＳ２４１と共に各カレントミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ２４２，２４３にも基準電流Ｉｒが流れ、この基準電流Ｉｒが第２の増幅手段２５０内の各ＰＮＰ２５１，２５２のエミッタに与えられ、電圧に変換される。即ち、第２の増幅手段２５０内の１段目のＰＮＰ２５１のエミッタに基準電流Ｉｒが与えられると、これがベース・エミッタ間電圧Ｖｂｅｒに変換される。この電圧Ｖｂｅｒは、２段目のＰＮＰ２５２によって増幅され、このＰＮＰ２５２にベース・エミッタ間電圧２Ｖｂｅｒが発生する。
【００７７】
電圧２ＶｂｅｒはＰＮＰ２６１のベースに与えられ、このＰＮＰ２６１に生じるベース・エミッタ間電圧Ｖｂｅにより、ノードＮ２６３の電圧が（Ｖｂｅ＋２Ｖｂｅｒ）となる。演算増幅器２６２は、ノードＮ２２６の電圧３Ｖｂｅ1 と、ノードＮ２６３の電圧（Ｖｂｅ＋２Ｖｂｅｒ）と、を等しくするようにＰＭＯＳ２６３のゲート電圧を制御するので、
Ｖｂｅ＋２Ｖｂｅｒ＝３Ｖｂｅ1 
となり、ＰＮＰ２６１のベース・エミッタ間電圧が、
Ｖｂｅ＝３Ｖｂｅ1 −２Ｖｂｅｒ
となる。これにより、ＰＮＰ２６１にエミッタ電流Ｉｑが流れる。
【００７８】
ここで、信号Ｓｘｐ，Ｓａのレベルは“Ｈ”であり、ＰＭＯＳ２６６がオフ状態、ＮＭＯＳ２７０がオン状態になっているので、このＮＭＯＳ２７０のドレインがＧＮＤ電位に引き下げられて“Ｌ”になっている。この“Ｌ”によってＮＭＯＳ２６９がオフ状態となり、このＮＭＯＳ２６９のドレインが“Ｈ”となり、ＮＭＯＳ２６７，２６８がオン状態になる。ＮＭＯＳ２６７，２６８は、カレントミラー比が２：１の電流ミラー回路を構成しているので、ノードＮ２６４には、ＰＭＯＳ２６４からの引き出し電流Ｉｑと、ＮＭＯＳ２６７への２倍の引き込み電流２Ｉｑと、の加算されたエミッタ電流Ｉｑが流れる。即ち、ノードＮ２６４には、引き込み電流Ｉｑのみが流れる。このため、ノードＮ２６４から、引き込み電流Ｉｑに対応する高次信号Ｑが出力され、制御電圧生成回路３００へ与えられる。高次信号Ｑは、カレントミラー比ｍ、ｎが１：１の時には３次信号Ｑ１であり、カレントミラー比ｍ、ｎが２：１の時には（３次信号Ｑ１＋４次信号Ｑ２）となる。
【００７９】
周囲温度Ｔが基準温度Ｔ0 よりも低い低温の場合（Ｔ−Ｔ0 ＜０）、信号ＳｘｐによってＰＭＯＳ２１１のソース・ドレイン間に流れる電流Ｉｘと、信号ＳａによってＮＭＯＳ２１２のドレイン・ソース間に流れる電流Ｉａとは、図７（ａ）に示すように、Ｉａ＜Ｉｘになっているので、ＰＭＯＳ２１３のソース・ドレイン間には入力電流Ｉ1 が流れない。
【００８０】
これに対し、信号ＳａｐによってＰＭＯＳ２２１のソース・ドレイン間に流れる電流Ｉａと、信号ＳｘによってＮＭＯＳ２２２のドレイン・ソース間に流れる電流Ｉｘとは、図７（ｂ）に示すように、Ｉａ＜Ｉｘになっているので、ＰＭＯＳ２２３のソース・ドレイン間には、温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 （＝−Ｉａ＋Ｉｘ）が流れる。すると、ＰＭＯＳ２２３と共に電流ミラー回路を構成する各ＰＭＯＳ２２４〜２２６のソース・ドレイン間にも入力電流Ｉ1 が流れ、これらの各入力電流Ｉ1 が第１の増幅手段２３０内の各ＰＮＰ２３１〜２３３のエミッタに与えられて電圧に変換され、このＰＮＰ２３３のエミッタ側ノードＮ２２６にベース・エミッタ間電圧３Ｖｂｅ1 が発生する。
【００８１】
一方、図７（ｃ）に示すように、信号Ｓａ，ＳｘによってＰＭＯＳ２４１のソース・ドレイン間には、基準電流Ｉｒ（＝ｍＩａ＋ｎＩｘ）が流れる。この基準電流Ｉｒが第２の増幅手段２５０内の各ＰＮＰ２５１，２５２のエミッタに供給されて電圧に変換され、このＰＮＰ２５２のエミッタにベース・エミッタ間電圧２Ｖｂｅｒが発生する。この電圧２Ｖｂｅｒは、ＰＮＰ２６１のベースに与えられ、上記高温の場合の動作と同様に、このＰＮＰ２６１にエミッタ電流Ｉｑが流れる。
【００８２】
ここで、信号Ｓｘｐ，Ｓａのレベルは“Ｌ”であり、ＰＭＯＳ２６６がオン状態、ＮＭＯＳ２７０がオフ状態になっているので、このＮＭＯＳ２７０のドレインが“Ｈ”である。この“Ｈ”によってＮＭＯＳ２６９がオン状態になり、このＮＭＯＳ２６９のドレインがＧＮＤ電位に引き下げられて“Ｌ”となり、ＮＭＯＳ２６７，２６８がハイインピーダンス状態になる。このため、ノードＮ２６４にはＰＭＯＳ２６４からの引き出し電流Ｉｑのみが流れ、このノードＮ２６４から引き出し電流Ｉｑに対応する高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））が出力され、制御電圧生成回路３００へ与えられる。
【００８３】
図６の制御電圧生成回路３００において、演算増幅器３０１と抵抗３０２で構成される電流／電圧変換回路により、高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））は電圧に変換され、この演算増幅器３０１の出力端子に、次の（８）式のような高次電圧ＶＨ（＝３次電圧ＶＨ１、又は（３次電圧ＶＨ１＋４次電圧ＶＨ２））が生成される。
0003821745.tif 000009
但し、ＲＬ；抵抗３０２の抵抗値
【００８４】
高次電圧ＶＨ、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ1 は、それぞれ抵抗３０３，３０５，３０６を介して演算増幅器３０４及び抵抗３０７に与えられる。これにより、抵抗３０３，３０５，３０６の各抵抗値に応じた割合でこれらの高次電圧ＶＨ、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ1 が加算され、演算増幅器３０４の出力端子から制御電圧Ｖｃが出力される。
【００８５】
ここで、（８）式に示すように、３次電圧ＶＨ１は｜（Ｔ−Ｔ0 ）｜3 に比例した電圧、４次電圧ＶＨ２は｜（Ｔ−Ｔ0 ）｜4 に比例した電圧である。又、温度検出電圧Ｖｔは（１）式に示すように、（Ｔ−Ｔ0 ）の１次関数で表される電圧である。従って、制御電圧Ｖｃ（＝Ｖｃ1 、又は（Ｖｃ1 ＋Ｖｃ2 ））は、次の（９）式のように、（Ｔ−Ｔ0 ）の３次関数、又は（３次関数＋４次関数）で表すことができる。
0003821745.tif 000010
【００８６】
なお、係数ａ，ｂ，ｃは抵抗３０３，３０５，３０６の抵抗値等の比、β2 はカレントミラー比（ｍ−ｎ）／（ｍ＋ｎ）等で定まるものである。
制御電圧生成回路３００から出力される制御電圧Ｖｃは、図３に示すＶＣＸＯ１０内のＦＥＴ１６のゲートに温度補償用の制御電圧として与えられる。
【００８７】
一方、水晶振動子１２の固有振動数の温度特性は、次の（１０）式で表されることが実測データから得られている。
Δｆ／ｆ＝α（Ｔ−Ｔ0 ）3 ＋β（Ｔ−Ｔ0 ）＋γ        ・・・（１０）
そのため、（９）式の係数ａ，ｂ，ｃを適切に設定することにより、水晶振動子１２の固有振動数の温度特性を打ち消すような制御電圧Ｖｃ1 を得ることが可能になる。これにより、ＶＣＸＯ１０から出力される発振信号ＯＵＴの周波数は、周囲温度Ｔの変化にかかわらず一定の周波数に維持される。
【００８８】
このように、ＶＣＸＯ１０は、原理的に３次関数近似で精度良く温度補償可能であり、実際に、高次関数発生回路２００の３次曲線の精度が良い場合には、３次と１次項だけで規格値以内に調整できる。
【００８９】
ところが、低温側と高温側の両端での調整精度が劣化するおそれがある。原因としては、次のようなことが考えられる。まず、ＶＣＸＯ１０として、制御電圧Ｖｃと発振周波数との直線性が良い場合には、３次と１次項とで温度特性を補償できるが、直線性が悪い場合には、４次以上の高次の項が発生し、３次と１次項だけでは、精度良く調整できない。又、温度検出電圧Ｖｔを検出する温度センサの直線性が悪く、２次以上の項がある場合、更に、一定の電源電圧を供給するための電圧調整器の温度特性が悪い場合にも、高次関数発生回路２００で４次以上の高次の項が発生し、３次曲線近似度が劣化し、精度良く調整できない。
【００９０】
これらの４次以上の誤差成分をキャンセルするには、４次以上の高次の項を発生する関数発生回路が必要であるが、４次項以上の補正分としては、小さくて良い。４次項の４乗特性については、ＴＲのベース・エミッタ間電圧とエミッタ電流との電圧−電流特性を用いた、対数増幅器と指数増幅器からなる３次関数発生回路と同様な、４次関数発生回路で実現できる。しかし、４次項を発生するには、増幅器等の回路の追加を必要とする。そこで、本実施形態では、回路構成の簡単化を図るために、可変電流生成手段２４４，２４５のカレントミラー比ｍ、ｎを変えて、基準電流Ｉｒに１次の温度特性を持たせることで、４次項調整補正分が小さい場合において、３次と４次項成分を同時に発生させて上記の問題点を解決している。
【００９１】
（効果）
この第１の実施形態では、次の（ａ）〜（ｅ）のような効果がある。
（ａ）本実施形態のＴＣＸＯは、補償電圧生成回路３０をトランジスタ等の半導体素子で構成しているので、トランジスタによる消費電力の低減と、低い電源電圧での動作が可能であると共に、外付けの回路素子を必要としないので、容易に集積回路化及び小型化を図ることができる。
【００９２】
（ｂ）高次関数発生回路２００から出力される高次信号Ｑは、３次又は（３次＋４次）の出力電流であり、これを制御電圧生成回路３００内の演算増幅器３０１及び抵抗３０２によって電圧に変換することにより、（８）式で表される高次電圧ＶＨ（＝３次電圧ＶＨ１、又は（３次電圧ＶＨ１＋４次電圧ＶＨ２））が生成され、この高次電圧ＶＨが高次関数の出力信号となる。高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））は、３次又は（３次＋４次）の出力電流であり、この電流は、１次関数発生回路１００内の抵抗１０７，１０９によって決まる（なお、抵抗１０７，１０９の抵抗値は等しい）。よって、高次電圧ＶＨの特性としては、（８）式から判るように、抵抗３０２の抵抗値ＲＬと、抵抗１０７，１０９の抵抗値との抵抗比によって決まる。従って、プロセスによるばらつきや、抵抗の温度変化による影響を受けず、精度良く３次関数又は（３次関数＋４次関数）の高次電圧ＶＨを生成できる。
【００９３】
（ｃ）制御電圧Ｖｃは、（９）式に示すように、抵抗値等の比によって所定の３次関数又は（３次関数＋４次関数）となるように設定することができるので、集積回路化した場合のプロセスによるばらつきや、抵抗の温度変化による影響を受けず、精度良く温度補償ができる。
【００９４】
（ｄ）高次関数発生回路２００では、ＴＲのベース・エミッタ間電圧Ｖｂｅとエミッタ電流Ｉｅとの電圧−電流特性を用いて｜（Ｔ−Ｔ0 ）｜3 の３乗特性を示すエミッタ電流Ｉｑ、又は該３乗特性に｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加されたエミッタ電流Ｉｑを生成しているので、温度変化に対応したより精度の高い３次関数又は（３次関数＋４次関数）を発生することができる。
【００９５】
（ｅ）可変電流生成手段２４４，２４５のカレントミラー比ｍ、ｎを変えて、３次と４次項成分を同時に発生させているので、増幅器等の回路を追加することなく、比較的簡単な回路構成で、低温側と高温側の両端での調整精度が劣化する問題を解決できる。特に、４次項成分は、カレントミラー比ｍ、ｎにより、（ｍ−ｎ）／（ｍ＋ｎ）で簡単かつ的確に設定できる。
【００９６】
［第２の実施形態］
（構成）
図８は、本発明の第２の実施形態を示す高次関数発生回路２００Ａの回路図であり、第１の実施形態を示す図１の高次関数発生回路２００中の要素と共通の要素には共通の符号が付されている。
本実施形態の高次関数発生回路２００Ａでは、図１の高次関数発生回路２００の出力段における低温／高温での出力電流切り替え手段を、ＣＭＯＳインバータ２７１を用いて構成している点のみが、図１と異なる。
【００９７】
即ち、ＶＲＥＦとＧＮＤとの間に直列接続されたＰＭＯＳ２６６及びＮＭＯＳ２７０のドレイン側ノードＮ２６６に、ＣＭＯＳインバータ２７１の入力端子が接続されている。インバータ２７１は、ＰＭＯＳ２７１ａ及びＮＭＯＳ２７１ｂで構成され、これらのＰＭＯＳ２７１ａ及びＮＭＯＳ２７１ｂのゲートがノードＮ２６６に共通に接続されている。ＰＭＯＳ２７１ａのドレインとＮＭＯＳ２７１ｂのドレインは、ノードＮ２６４を介して相互に接続され、そのＰＭＯＳ２７１ａのソースがＰＭＯＳ２６４を介してＶＲＥＦに接続されている。ＮＭＯＳ２７１ｂのソースは、ＮＭＯＳ２６７Ａを介してＧＮＤに接続されている。ＮＭＯＳ２６７Ａのゲートには、ＮＭＯＳ２６８Ａのゲート及びドレインが接続されている。ＮＭＯＳ２６８Ａのドレインは、ＰＭＯＳ２６５を介してＶＲＥＦに接続され、ソースがＧＮＤに接続されている。ＮＭＯＳ２６７Ａ，２６８Ａは、カレントミラー比１：１の電流ミラー回路を構成している。なお、ノードＮ２６６に接続されたＮＭＯＳ２７０のゲートには、図１と異なり、１次信号Ｓｘが入力される。
【００９８】
（動作）
周囲温度Ｔが高温側の場合、１次信号Ｓａｐ，Ｓｘのレベルが“Ｌ”であるため、ＰＭＯＳ２６６がオン状態、ＮＭＯＳ２７０がオフ状態になる。そのため、ノードＮ２６６が“Ｈ”になり、インバータ２７１のＮＭＯＳ２７１ｂがオン状態となり、ノードＮ２６４に引き込み電流Ｉｑが流れ、これに対応した高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））が出力される。
【００９９】
一方、周囲温度が低温側の場合、上記動作と逆になり、１次信号Ｓａｐ，Ｓｘのレベルが“Ｈ”であるため、ＰＭＯＳ２６６がオフ状態、ＮＭＯＳ２７０がオン状態になる。そのため、ノードＮ２６６が“Ｌ”になり、インバータ２７１のＰＭＯＳ２７１ａがオン状態となり、ＰＭＯＳ２６４からノードＮ２６４に引き出し電流Ｉｑが流れ、これに対応した高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））が出力される。
【０１００】
（効果）
この第２の実施形態では、第１の実施形態とほぼ同様の効果が得られる。
【０１０１】
［第３の実施形態］
（構成）
図９は、本発明の第３の実施形態を示す高次関数発生回路２００Ｂの回路図であり、第１の実施形態を示す図１の高次関数発生回路２００中の要素と共通の要素には共通の符号が付されている。
【０１０２】
本実施形態の高次関数発生回路２００Ｂでは、図１の３段の第１の増幅手段２３０に代えて、２段の第１の増幅手段２３０Ａと演算手段２８０を設けている点が異なっている。
【０１０３】
即ち、ＰＭＯＳ２１４，２１５，２２４，２２５のドレインとＧＮＤとの間に、２段のＰＮＰ２３１，２３２からなる第１の増幅手段２３０Ａが接続されている。ＰＭＯＳ２２６のドレインとＧＮＤとの間に、演算増幅器２８１及びＰＮＰ２８２からなる演算手段２８０が接続されている。演算増幅器２８１の反転入力端子は、ＰＭＯＳ２１６，２２６のドレイン及びＰＮＰ２８２のエミッタに接続され、非反転入力端子がＰＮＰ２５２のエミッタとＰＭＯＳ２４３のドレインに接続されている。演算増幅器２８１の出力端子には、ＰＮＰ２６１，２８２のベースが接続され、このＰＮＰ２６１，２８２のコレクタがＧＮＤに接続されている。
【０１０４】
（動作）
高次関数発生回路２００Ｂでは、周囲温度Ｔが基準温度Ｔ0 よりも高い高温のときに、各ＰＭＯＳ２１３〜２１６のソース・ドレイン間に入力電流Ｉ1 が流れ、周囲温度Ｔが基準温度Ｔ0 よりも低い低温のときに、各ＰＭＯＳ２２３〜２２６のソース・ドレイン間に入力電流Ｉ1 が流れる。この入力電流Ｉ1 は、第１の増幅手段２３０Ａ内のＰＮＰ２３１，２３２のエミッタに与えられて電圧に変換される。即ち、ＰＮＰ２３１，２３２のエミッタに入力電流Ｉ1 が与えられると、１段目のＰＮＰ２３１にベース・エミッタ間電圧Ｖｂｅ1 が発生し、この電圧Ｖｂｅ1 が２段目のＰＮＰ２３２で増幅されてベース・エミッタ間電圧２Ｖｂｅ1 が発生する。
【０１０５】
一方、１次信号Ｓａ，Ｓｘが基準電流生成手段２４０内の可変電流生成手段２４４，２４５に与えられると、各ＰＭＯＳ２４１〜２４３のソース・ドレイン間に基準電流Ｉｒ（例えば、温度変化に対して略一定の基準電流、又は温度差に比例した１次の温度特性を有する基準電流）が流れ、この基準電流Ｉｒが第２の増幅手段２５０で電圧に変換され、２段目のＰＮＰ２５２にベース・エミッタ間電圧２Ｖｂｅｒが発生する。ベース・エミッタ間電圧２Ｖｂｅｒは、演算増幅器２８１の非反転入力端子に入力される。
【０１０６】
演算増幅器２８１の反転入力端子に接続されたＰＭＯＳ２１６又は２２６とＰＮＰ２８２には、入力電流Ｉ1 が流れているので、この演算増幅器２８１によって電圧２Ｖｂｅｒから電圧Ｖｂｅ1が減算され、該演算増幅器２８１の出力端子 に電圧（２Ｖｂｅｒ−Ｖｂｅ1）が発生する。電圧（２Ｖｂｅｒ−Ｖｂｅ1）がＰＮＰ２６１のベースに与えられると、このＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅにより、ノードＮ２６３の電圧が（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ）となる。演算増幅器２６２は、反転入力端子側の電圧２Ｖｂｅ1 と、非反転入力端子側のノードＮ２６３の電圧（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ）と、を等しくするように、ＰＭＯＳ２６３のゲート電圧を制御する。
【０１０７】
２Ｖｂｅ1 ＝２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ              ・・・（１１）
これにより、ＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅが、
Ｖｂｅ＝３Ｖｂｅ1 −２Ｖｂｅｒ
となる。よって、ＰＮＰ２６１にエミッタ電流Ｉｑが流れ、ＰＭＯＳ２６４を介してノードＮ２６４から、エミッタ電流Ｉｑに対応する高次信号Ｑ（＝３次信号Ｑ１、又は（３次信号Ｑ１＋４次信号Ｑ２））が出力される。
【０１０８】
（効果）
この第３の実施形態の高次関数発生回路２００Ｂでは、第１の実施形態を示す図１の高次関数発生回路２００とほぼ同様の効果が得られる。更に、演算増幅器２８１を使用し、第１の増幅手段２３０Ａを２段のＰＮＰ２３１，２３２で構成しているので、図１に比べてＰＮＰの段数が１段少なくなり、その分、例えば３Ｖの電源電圧を約０．６Ｖ低くすることができ、これによって低電圧化が可能になる。
【０１０９】
［第４の実施形態］
（構成）
図１０は、本発明の第４の実施形態を示す高次関数発生回路２００Ｃの回路図であり、第３の実施形態を示す図９の高次関数発生回路２００Ｂ中の要素と共通の要素には共通の符号が付されている。
本実施形態の高次関数発生回路２００Ｃでは、図９の基準電流生成手段２４０に代えて、構成の異なる基準電流生成手段２４０Ａを設けると共に、４次補正分発生回路を付加している。
【０１１０】
基準電流生成手段２４０Ａでは、図９の基準電流生成手段２４０内の可変電流生成手段２４４，２４５に代えて、カレントミラー比ｍ、ｎがｍ＝ｎ（例えば、１：１）の並列接続された第１のＦＥＴ（例えば、ＮＭＯＳ）２４４−１１及び第２のＦＥＴ（例えば、ＮＭＯＳ）２４５−１１が設けられている点のみが、該基準電流生成手段２４０と異なっている。各ＮＭＯＳ２４４−１１，２４５−１１のゲートに１次信号Ｓａ，Ｓｘがそれぞれ入力されると、これらの各ＮＭＯＳ２４４−１１，２４５−１１のドレイン・ソース間に電流ｍＩａ，ｎＩｘ（Ｉａ，Ｉｘ）がそれぞれ流れる。これにより、温度変化に対して略一定の基準電流Ｉｒ＝ｍＩａ＋ｎＩｘ（＝Ｉａ＋Ｉｘ）が各ＰＭＯＳ２４１〜２４３のソース・ドレイン間に流れる。
【０１１１】
４次補正分発生回路として、ＰＮＰ２５３、ＰＭＯＳ２７２、電圧／電流変換用の指数増幅器を構成する第４のＴＲ（例えば、ＰＮＰ）２７３、演算増幅器２７４、ＰＭＯＳ２７５〜２７７、及びＮＯＳ２７８，２７９が付加されている。
【０１１２】
ＰＮＰ２５３は、ベースがＰＮＰ２５２のベースに接続され、コレクタがＧＮＤに接続され、エミッタがＰＭＯＳ２７２のドレイン・ソースを介してＶＲＥＦに接続されており、電圧Ｖｂｅｒを増幅してベース・エミッタ間電圧Ｖｂｅ2 を発生するトランジスタである。これらのＰＮＰ２５３，２５２及び２５１により、対数増幅器である第２の増幅手段２５０Ａが構成されている。
【０１１３】
第４のＴＲであるＰＮＰ２７３は、ベースが、電圧／電流変換用の指数増幅器を構成する第３のＴＲであるＰＮＰ２６１のベースに接続され、コレクタが、ＧＮＤに接続され、エミッタが、ノードＮ２７４に接続され、ベース・エミッタ間電圧Ｖｂｅ3 をエミッタ電流Ｉｑ2 に変換するトランジスタである。
【０１１４】
演算増幅器２７４は、電源端子がＶＤＤに接続され、非反転入力端子がノードＮ２７４及びＰＭＯＳ２７５のドレインに接続され、反転入力端子がＰＮＰ２５２のエッミタ及びＰＭＯＳ２７２のドレインに接続され、出力端子が、各カレントミラー比１：１の電流ミラー回路を構成するＰＭＯＳ２７５〜２７７の各ゲートに接続されている。ＰＭＯＳ２７５〜２７７の各ソースは、ＶＲＥＦに接続されている。演算増幅器２７４は、反転入力端子側の電圧（３Ｖｂｅ1 −Ｖｂｅｒ）と、非反転入力端子側のノードＮ２７４の電圧（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ3 ）と、が等しくなるようにＰＭＯＳ２７５のゲート電圧を制御する機能を有している。
【０１１５】
ＰＭＯＳ２７６は、４次信号Ｑ２ａに対応する電流Ｉｑ2 をドレイン側のノードＮ２７６へ送出するトランジスタである。ＰＭＯＳ２７７のドレインには、カレントミラー比１：１の電流ミラー回路を構成するＮＭＯＳ２７８，２７９のゲートが接続されている。ＮＭＯＳ２７８は、ドレイン及びゲートがＰＭＯＳ２７７のドレインに接続され、ソースがＧＮＤに接続されている。ＮＭＯＳ２７９は、ソースがＧＮＤに接続され、４次信号Ｑ２ｂに対応する電流Ｉｑ2 をドレイン側のノードＮ２７９に引き込むトランジスタである。
【０１１６】
図１１（ａ）、（ｂ）は本発明の第４の実施形態を示す制御電圧生成回路３００Ａ，３００Ｂの回路図であり、これに対応する図６の制御電圧生成回路３００中の要素と共通の要素には共通の符号が付されている。
【０１１７】
図１１（ａ）の制御電圧生成回路３００Ａでは、図６の制御電圧生成回路３００に、スイッチ素子３０８、演算増幅器３０９、及び抵抗３１０，３１１が付加されている。スイッチ素子３０８は、図１０の高次関数発生回路２００Ｃから与えられる４次信号Ｑ２ａ又はＱ２ｂの電流を、制御信号等により切り替えて入力するものであり、トランジスタ等で構成されている。スイッチ素子３０８には、演算増幅器３０９の反転入力端子が接続され、この反転入力端子が抵抗３１０を介して該演算増幅器３０９の出力端子に接続されている。演算増幅器３０９は、非反転入力端子に基準電圧Ｖｒ1aが与えられ、抵抗３１０と共に電流／電圧変換回路を構成し、出力端子から４次電圧ＶＨ２を出力する機能を有している。演算増幅器３０９の出力端子は、抵抗３１１を介して演算増幅器３０４の反転入力端子に接続されている。
【０１１８】
図１１（ｂ）の制御電圧生成回路３００Ｂでは、図６の制御電圧生成回路３００に、スイッチ素子３１２が付加されている。スイッチ素子３１２は、図１０の高次関数発生回路２００Ｃから与えられる４次信号Ｑ２ａ又はＱ２ｂの電流を、制御信号等により切り替えて入力するものであり、トランジスタ等で構成されている。
【０１１９】
（動作）
図１２（ａ）、（ｂ）は、図１０の出力電流であるエミッタ電流Ｉｑ（Ｉｑ1 ，Ｉｑ2 ）の波形図である。又、図１３は図１１（ｂ）の抵抗３０２に流れる電流の温度特性図である。
図１０の高次関数発生回路２００Ｃでは、周囲温度Ｔが基準温度Ｔ0 よりも高い高温のときに、各ＰＭＯＳ２１３〜２１６のソース・ドレイン間に入力電流Ｉ1 が流れ、周囲温度Ｔが基準温度Ｔ0 よりも低い低温のときに、各ＰＭＯＳ２２３〜２２６のソース・ドレイン間に入力電流Ｉ1 が流れる。この入力電流Ｉ1 は、第１の増幅手段２３０Ａ内のＰＮＰ２３１，２３２のエミッタに与えられて電圧に変換される。即ち、ＰＮＰ２３１，２３２のエミッタに入力電流Ｉ1 が与えられると、１段目のＰＮＰ２３１にベース・エミッタ間電圧Ｖｂｅ1 が発生し、この電圧Ｖｂｅ1 が２段目のＰＮＰ２３２で増幅されてベース・エミッタ間電圧２Ｖｂｅ1 が発生する。この電圧２Ｖｂｅ1 は、演算増幅器２６２の反転入力端子に与えられる。
【０１２０】
一方、１次信号Ｓａ，Ｓｘが基準電流生成手段２４０Ａ内のＮＭＯＳ２４４−１１，２４５−１１のゲートに与えられると、この各ＮＭＯＳ２４４−１１，２４５−１１のドレイン・ソース間に電流Ｉａ，Ｉｘがそれぞれ流れる。すると、各ＰＭＯＳ２４１〜２４３のソース・ドレイン間に、温度変化に対して略一定の基準電流Ｉｒ（＝Ｉａ＋Ｉｘ）が流れ、この基準電流Ｉｒが第２の増幅手段２５０Ａ内のＰＮＰ２５１，２５２で電圧に変換される。即ち、ＰＮＰ２５１，２５２のエミッタに基準電流Ｉｒが供給されると、１段目のＰＮＰ２５１にベース・エミッタ間電圧Ｖｂｅｒが発生し、この電圧Ｖｂｅｒが２段目のＰＮＰ２５２で増幅されてベース・エミッタ間電圧２Ｖｂｅｒが発生する。電圧２Ｖｂｅｒは、演算増幅器２８１の非反転入力端子に入力される。
【０１２１】
又、２段目のＰＮＰ２５３のエミッタには、ＰＭＯＳ２７２，２６３を介して、ノードＮ２６３を流れるエミッタ電流Ｉｑ1 に対応する電流が供給される。そのため、ＰＮＰ２５３にベース・エミッタ間電圧Ｖｂｅ2 が発生し、電圧（Ｖｂｅ2 ＋Ｖｂｅｒ＝３Ｖｂｅ1 −Ｖｂｅｒ）が演算増幅器２７４の反転入力端子に入力される。
【０１２２】
演算増幅器２８１の反転入力端子に接続されたＰＭＯＳ２１６又は２２６とＰＮＰ２８２には、入力電流Ｉ1 が流れているので、この演算増幅器２８１によって電圧２Ｖｂｅｒから電圧Ｖｂｅ1 が減算され、該演算増幅器２８１の出力端子に電圧（２Ｖｂｅｒ−Ｖｂｅ1 ）が発生する。電圧（２Ｖｂｅｒ−Ｖｂｅ1 ）がＰＮＰ２６１，２７３のベースに与えられると、このＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅ2 により、ノードＮ２６３の電圧が（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ2 ）になると共に、該ＰＮＰ２７３のベース・エミッタ間電圧Ｖｂｅ3 により、ノードＮ２７４の電圧が（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ3 ）になる。
【０１２３】
演算増幅器２６２は、反転入力端子側の電圧２Ｖｂｅ1 と、非反転入力端子側のノードＮ２６３の電圧（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ2 ）と、を等しくするようにＰＭＯＳ２６３のゲート電圧を制御する。
２Ｖｂｅ1 ＝２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ2            ・・・（１２）
これにより、ＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅ2 が、
Ｖｂｅ2 ＝３Ｖｂｅ1 −２Ｖｂｅｒ                      ・・・（１３）
となる。
【０１２４】
同様に、演算増幅器２７４も、反転入力端子側の電圧（３Ｖｂｅ1 −Ｖｂｅｒ）と、非反転入力端子側のノードＮ２７４の電圧（２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ3 ）と、を等しくするようにＰＭＯＳ２７５のゲート電圧を制御する。
３Ｖｂｅ1 −Ｖｂｅｒ＝２Ｖｂｅｒ−Ｖｂｅ1 ＋Ｖｂｅ3  ・・・（１４）
これにより、ＰＮＰ２７３のベース・エミッタ間電圧Ｖｂｅ3 が、
Ｖｂｅ3 ＝４Ｖｂｅ1 −３Ｖｂｅｒ                      ・・・（１５）
となる。
【０１２５】
即ち、図１０の等価回路において、電圧３Ｖｂｅ1 ，４Ｖｂｅ1 が第１の増幅手段で生成され、電圧２Ｖｂｅｒ，３Ｖｂｅｒが第２の増幅手段で生成され、電圧Ｖｂｅ2 から電流Ｉｑ1 への変換が第１の出力手段で行われ、電圧Ｖｂｅ3 から電流Ｉｑ2 への変換が第２の出力手段で行われ、これらの第１、第２の増幅手段及び第１、第２の出力手段により、演算出力手段が構成されていることになる。
【０１２６】
よって、ＰＮＰ２６１にエミッタ電流Ｉｑ1 が流れ、ＰＭＯＳ２６３を介してＰＭＯＳ２６４，２６７に、図１２（ａ）に示すような電流が流れ、ノードＮ２６４から、エミッタ電流Ｉｑ1 に対応する３次信号Ｑ１が出力される。更に、ＰＮＰ２７３にエミッタ電流Ｉｑ2 が流れ、ＰＭＯＳ２７５，２７６を介してノードＮ２７６から、エミッタ電流Ｉｑ2 に対応する４次信号Ｑ２ａ（図１２（ｂ）の凸形の電流波形）が送出されると共に、ＰＭＯＳ２７７〜２７９を介してノードＮ２７９から、エミッタ電流Ｉｑ2 に対応する４次信号Ｑ２ｂ（図１２（ｂ）の凹形の電流波形）が引き込まれる。これらの３次信号Ｑ１及び４次信号Ｑ２ａ，Ｑ２ｂは、図１１（ａ）の制御電圧生成回路３００Ａ、又は図１１（ｂ）の制御電圧生成回路３００Ｂに与えられる。
【０１２７】
図１１（ａ）の制御電圧生成回路３００Ａでは、次のように動作する。
演算増幅器３０１と抵抗３０２で構成される電流／電圧変換回路により、３次信号Ｑ１は電圧に変換され、この演算増幅器３０１の出力端子に、前記（８）式と同様の次の（８−１）式のような３次電圧ＶＨ１が生成される。
ＶＨ１＝Ｒ３０２×Ｑ１＋Ｖｒ1a∝｜（Ｔ−Ｔ0 ）｜3  ・・・（８−１）
但し、Ｒ３０２；抵抗３０２の抵抗値
【０１２８】
更に、スイッチ素子３０８により入力された４次信号Ｑ２（＝Ｑ２ａ又はＱ２ｂ）は、演算増幅器３０９と抵抗３１０で構成される電流／電圧変換回路により電圧に変換され、該演算増幅器３０９の出力端子に、前記（８−１）式と同様の次の（８−２）式のような４次電圧ＶＨ２が生成される。
VH2=R310×Q2+Vr1a∝|(T-T0)|4                       ・・・（８−２）
但し、Ｒ３１０；抵抗３１０の抵抗値
【０１２９】
３次電圧ＶＨ１、温度検出電圧Ｖｔ、基準電圧Ｖｒ1 及び４次電圧ＶＨ２は、それぞれ抵抗３０３，３０５，３０６，３１１を介して演算増幅器３０４及び抵抗３０７に与えられる。これにより、抵抗３０３，３０５，３０６，３１１の各抵抗値に応じた割合でこれらの３次電圧ＶＨ１、温度検出電圧Ｖｔ、基準電圧Ｖｒ1 及び４次電圧ＶＨ２が加算され、演算増幅器３０４の出力端子から制御電圧Ｖｃが出力される。
【０１３０】
この制御電圧Ｖｃは、図３に示すＶＣＸＯ１０内のＦＥＴ１６のゲートに温度補償用の制御電圧として与えられる。従って、水晶振動子１２の固有振動数の温度特性が打ち消され、ＶＣＸＯ１０から出力される発振信号ＯＵＴの周波数が、周囲温度Ｔの変化にかかわらず一定の周波数に維持される。
【０１３１】
又、図１１（ｂ）の制御電圧生成回路３００Ｂでは、次のように動作する。
スイッチ素子３１２により入力された４次信号Ｑ２ａ又はＱ２ｂは、３次信号Ｑ１と加算された後、演算増幅器３０１と抵抗３０２で構成される電流／電圧変換回路により電圧に変換される。そして、演算増幅器３０１の出力電圧、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ1 は、それぞれ抵抗３０３，３０５，３０６を介して演算増幅器３０４及び抵抗３０７に与えられる。これにより、抵抗３０３，３０５，３０６の各抵抗値に応じた割合でこれらの演算増幅器３０１の出力電圧、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ1 が加算され、演算増幅器３０４の出力端子から制御電圧Ｖｃが出力される。
【０１３２】
この制御電圧Ｖｃは、図３に示すＶＣＸＯ１０内のＦＥＴ１６のゲートに温度補償用の制御電圧として与えられる。従って、水晶振動子１２の固有振動数の温度特性が打ち消され、ＶＣＸＯ１０から出力される発振信号ＯＵＴの周波数が、周囲温度Ｔの変化にかかわらず一定の周波数に維持される。
【０１３３】
（効果）
この第４の実施形態では、３次関数発生回路に４次補正分発生回路を付加したので、回路規模をそれほど増大させることなく、第１の実施形態とほぼ同様の効果が得られる。又、高次関数発生回路２００Ｃの低温側と高温側の出力振幅を別々に調整する必要があるときには、出力部の低温側と高温側のＦＥＴのカレントミラー比を変えればよい。
【０１３４】
［変形例］
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（Ｉ）〜（IV）のようなものがある。
（Ｉ）図１、図８、図９、図１０の高次関数発生回路２００，２００Ａ〜２００Ｃにおいて、周囲温度Ｔが常に基準温度Ｔ0 以上になる高温のときにのみ適用する場合には、周囲温度Ｔが基準温度Ｔ0 よりも低くなる低温のときに処理する入力電流生成手段２２０、及びＰＭＯＳ２６５〜２７０等を省略すればよい。又、周囲温度Ｔが基準温度Ｔ0 よりも常に低くなる低温のときにのみ適用する場合には、高温側の処理回路を省略すればよい。これにより、回路構成を簡単化できる。
【０１３５】
（II）高次関数発生回路２００，２００Ａ〜２００Ｃにおいて、入力電流Ｉ1 及び基準電流Ｉｒから温度差の３乗特性あるいは４乗特性を持つエミッタ電流Ｉｑを生成する回路を、ＰＮＰ、ＰＭＯＳ、ＮＭＯＳ等で構成したが、他のＴＲやＦＥＴ等で構成してもよい。例えば、ＰＮＰに代えてＮＰＮ型ＴＲ（以下「ＮＰＮ」という。）を用いる場合、このＮＰＮの極性に合わせて周辺回路及びＶＤＤ、ＶＲＥＦの極性等を適宜変更すればよい。
【０１３６】
（III）１次関数発生回路１００、制御電圧生成回路３００、及びＶＣＸＯ１ ０は、図示の回路構成に限定されず、種々の回路構成を採用できる。又、ＶＣＸＯ１０に代えて、セラミック振動子等の圧電振動子を使用する電圧制御圧電発振器を用いてもよい。
【０１３７】
（IV）高次関数発生回路２００，２００Ａ〜２００Ｃは、温度補償圧電発振器以外の種々の回路や装置に適用できる。
【０１３８】
【発明の効果】
以上詳細に説明したように、第１及び第２の発明によれば、ＴＲのベース・エミッタ間電圧とエミッタ電流との電圧−電流特性を用いて｜（Ｔ−Ｔ0 ）｜3 の３乗特性を示すエミッタ電流Ｉｑ、又は該３乗特性に｜（Ｔ−Ｔ0 ）｜4 の４乗特性が付加されたエミッタ電流Ｉｑを生成しているので、温度変化に対応したより精度の高い３次関数又は（３次関数＋４次関数）を発生することができる。しかも、可変電流生成手段のカレントミラー比ｍ、ｎを変えて、３次と４次項成分を同時に発生させているので、増幅器等の回路を追加することなく、比較的簡単な回路構成で、低温側と高温側の両端での調整精度が劣化する問題を解決できる。特に、４次項成分は、カレントミラー比ｍ、ｎにより、（ｍ−ｎ）／（ｍ＋ｎ）で簡単かつ的確に設定できる。更に、関数発生回路の回路素子を全て半導体回路素子で構成することができ、これによって集積回路化及び小型化が可能になる。
【０１３９】
第３及び第４の発明によれば、３次関数発生回路に４次補正分発生回路を付加したような構成にしたので、回路規模をそれほど増大させることなく、第１及び第２の発明とほぼ同様の効果が得られる。又、関数発生回路の低温側と高温側の出力振幅を別々に調整する必要があるときには、出力部の低温側と高温側のＦＥＴのカレントミラー比を変えればよい。
【０１４０】
第５〜第７の発明によれば、第１〜第４の発明のいずれか１つの関数発生回路を用いて温度補償圧電発振器を構成したので、温度変化による影響を受けず、精度の良い補償特性を得ることができる。更に、全てを半導体回路素子で構成することが可能になり、集積回路化及び小型化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す高次関数発生回路２００の回路図である。
【図２】従来のＴＣＸＯの一例を示す構成図である。
【図３】本発明の第１の実施形態を示すＴＣＸＯの構成図である。
【図４】図３中の１次関数発生回路１００の回路図である。
【図５】図１中の可変電流生成手段２４４，２４５の回路図である。
【図６】図３中の制御電圧生成回路３００の回路図である。
【図７】図１の入力電流Ｉ1 及び基準電流Ｉｒの波形図である。
【図８】本発明の第２の実施形態を示す高次関数発生回路２００Ａの回路図である。
【図９】本発明の第３の実施形態を示す高次関数発生回路２００Ｂの回路図である。
【図１０】本発明の第４の実施形態を示す高次関数発生回路２００Ｃの回路図である。
【図１１】本発明の第４の実施形態を示す制御電圧生成回路３００Ａ，３００Ｂの回路図である。
【図１２】図１０の出力電流であるエミッタ電流Ｉｑ（Ｉｑ1 ，Ｉｑ2 ）の波形図である。
【図１３】図１１（ｂ）の抵抗３０２に流れる電流の温度特性図である。
【符号の説明】
１０    ＶＣＸＯ
３０    補償電圧生成回路
１００    １次関数発生回路
２００，２００Ａ〜２００Ｃ    高次関数発生回路
２１０，２２０    入力電流生成手段
２３０，２３０Ａ，２５０，２５０Ａ    増幅手段
２４０，２４０Ａ    基準電流生成手段
２４４，２４５    可変電流生成手段
２６１，２７３    出力用ＰＮＰ
２８０    演算手段
３００，３００Ａ，３００Ｂ    制御電圧生成回路
【図１】
0003821745.tif 000011
【図２】
0003821745.tif 000012
【図３】
0003821745.tif 000013
【図４】
0003821745.tif 000014
【図５】
0003821745.tif 000015
【図６】
0003821745.tif 000016
【図７】
0003821745.tif 000017
【図８】
0003821745.tif 000018
【図９】
0003821745.tif 000019
【図１０】
0003821745.tif 000020
【図１１】
0003821745.tif 000021
【図１２】
0003821745.tif 000022
【図１３】
0003821745.tif 000023