(57)【特許請求の範囲】
【請求項１】
単結晶の半導体基板と、前記半導体基板の表面に形成された半導体層と、前記半導体基板及び半導体層に囲まれて形成されたキャビティと、前記キャビティを挟んで前記半導体基板に対面する前記半導体層により構成されてダイヤフラムをなす感歪部と、前記感歪部の周辺部にのみ形成されて前記感歪部の歪み量を電気信号に変換する歪み検出素子と、
を備え、
前記感歪部は、前記キャビティの側面を囲んで前記半導体基板からの成長により形成された単結晶領域からなる前記周辺部と、非単結晶領域からなる中央部とからなることを特徴とする半導体圧力センサ。
【請求項２】
請求項１記載の半導体圧力センサの製造方法において、
所定の表面部位に犠牲層が形成された単結晶のシリコン基板上にアモルファスＳｉ膜を堆積する堆積工程と、
前記犠牲層の中央部上の前記アモルファスＳｉ膜を非単結晶領域として残して前記犠牲層の周辺部上の前記アモルファスＳｉ膜をエピタキシャル成長孔を通じての前記シリコン基板からの固相エピタキシャル成長により単結晶領域に転換する部分単結晶化工程と、
前記単結晶領域に歪み検出素子を形成する歪み検出素子形成工程と、
前記犠牲層上の前記非単結晶領域または単結晶領域の所定部位を前記犠牲層に達するまで開口する開口工程と、
前記開口から前記犠牲層をエッチングするエッチング工程と、
を有し、
前記犠牲層のうち前記キャビティとなるべき領域である内部絶縁膜領域を囲んで前記エピタキシャル成長孔を設ける工程を前記堆積工程の前に実施することを特徴とする半導体圧力センサの製造方法。
【請求項３】
請求項２記載の半導体圧力センサの製造方法において、
前記部分単結晶化工程は、５００〜７００℃で前記アモルファスＳｉ膜を前記単結晶のシリコン基板表面から固相エピタキシャル成長により単結晶領域に転換させるものであることを特徴とする半導体圧力センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板にキャビティを内設するエッチングキャビティ式センサであって、特にキャビティ上の単結晶領域に歪み検出素子を設けた半導体圧力センサ及びその製造方法に関する。
【０００２】
【従来の技術】
絶縁膜付き単結晶シリコン基板表面に形成されたポリシリコン層を形成し、絶縁膜の上方にてポリシリコン層に歪み検出素子を設け、その後、ポリシリコン層を開口して絶縁膜をエッチングしてキャビティとし、このキャビティの上のポリシリコン層をダイヤフラムとするエッチングキャビティ式ポリシリコン圧力センサが知られている。
【０００３】
これに対し、特開平８−２７４３５０号は、上記絶縁膜付き単結晶シリコン基板の絶縁膜表面に単結晶シリコン層を形成していわゆるＳＯＩ基板とし、このＳＯＩ基板の上に単結晶シリコン層をエピタキシャル成長させて上記ポリシリコン層の代わりとしたエッチングキャビティ式単結晶シリコン圧力センサを提案している。このセンサは、単結晶シリコン層に歪み検出素子を設けることができるので、感度を向上できる利点を有する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した公報のセンサは、歪み検出素子を単結晶シリコン層に形成するために、絶縁膜表面にエピ成長の基礎となる種用の薄い単結晶シリコン層を予め設けておく必要があり、このために貼り合わせＳＯＩ基板を用いる必要があるので、製造工程が複雑であり、コストがかかるという問題があった。更に説明すると、絶縁膜表面にエピ成長の基礎となる種用の薄い単結晶シリコン層を設けるには、絶縁膜付きの単結晶シリコン基板にシリコン基板を貼り合わせ、その後、一方の基板をきわめて薄くなるまでエッチングする必要があり、したがって、このような貼り合わせＳＯＩ基板は、自動化が容易でなく、汚染が生じ易く、歩留まりも低いという問題があった。特に、種用の薄い単結晶シリコン層とシリコン基板とは、その後のエピ成長層の結晶方位を一致させるために、それらの結晶方位を高精度に一致させる必要があるが、これも容易ではなかった。
【０００５】
一方、歪み検出素子をポリシリコン層に形成する上述のエッチングキャビティ式ポリシリコン圧力センサは特開平８−２７４３５０号にも記載されるように、感度が低く、感度ばらつきも大きいという問題があり、実用性に乏しかった。
本発明は上記問題点に鑑みなされたものであり、感度の低下及びばらつきを抑止しつつ製造工程の簡素化及び歩留まりの向上を実現した半導体圧力センサ及びその製造方法を提供することを、その解決すべき課題としている。
【０００６】
【課題を解決するための手段】
請求項１記載の半導体圧力センサによれば、絶縁膜（犠牲層）付きの単結晶の半導体基板表面に半導体層が形成され、この絶縁膜をエッチングしてキャビティが形成され、キャビティ上の上記半導体層に歪み検出素子を設けてセンサ（エッチングキャビティ式センサと呼ぶ）が形成される。
【０００７】
本発明では特に、歪み検出素子が形成される感歪部の周辺部だけが半導体基板からの成長によりキャビティの側面を囲んで単結晶領域とされ、感歪部の中央部まで単結晶化を行わない点をその特徴としている。
このようにすれば、上記従来公報に開示されるエッチングキャビティ式単結晶シリコン圧力センサに比較して格段に簡素な工程で高い歩留まりを得ることができ、また上記従来のエッチングキャビティ式ポリシリコン圧力センサに比較して格段に優れた感度とそのばらつきの低減を実現することができた。
【０００８】
更に説明すれば、本構成では、内部絶縁膜領域などの犠牲層をエッチングして形成されるキャビティの上方の半導体層（感歪部）のうち、周辺部のみに歪み検出素子が配置される構成の半導体センサでは、感歪部のうちの周辺部のみを単結晶化すればよく、感歪部の中央部を単結晶化しなくても歪み検出素子の感度向上及び感度ばらつきの低減を実現できる点に着目したものである。これにより、製造プロセスの格段の簡素化と歩留まり向上とを実現することができる。すなわち、結晶性に優れた単結晶シリコン層を絶縁膜上方に広く成長させることは現在の半導体製造プロセス技術においても簡単なことではないが、感歪部のうち、周辺部のみを単結晶化することは容易である。
【０００９】
請求項２記載の構成は、単結晶半導体基板としてシリコン基板を用いる請求項１記載の構成の半導体センサの製造方法であって、感歪部は、シリコン基板表面に堆積されたアモルファスＳｉ膜の少なくとも歪み検出素子形成領域を含む領域だけを固相エピタキシャル成長により単結晶領域に転換することを特徴としている。
【００１０】
このようなアモルファスＳｉ膜の単結晶化では、たとえば低温熱アニールまたはレーザーアニールなどの採用により、成長距離が短ければ絶縁膜上に良好な単結晶領域を成長させることができ、かつ、製造工程が極めて簡素となり、高い歩留まりを実現することができる。
請求項３記載の構成によれば請求項２記載の半導体センサの製造方法において更に、部分単結晶化工程は、５００〜７００℃の低温でアモルファスＳｉ膜を単結晶のシリコン基板表面から固相エピタキシャル成長により単結晶領域とするので、センサ感度の低下、ばらつき増加を抑止しつつ、製造工程の短縮、歩留まり向上及びコスト低減を実現することができる。
【００１１】
【発明の実施の形態】
本発明の好適な態様を以下の実施例により具体的に説明する。
【００１２】
【実施例１】
本発明の半導体圧力センサ及びその製造方法の一実施例を図１に示す工程図を参照して以下に説明する。
工程（ａ）において、Ｎ型の単結晶シリコン基板１表面には酸化膜２が形成され、酸化膜２にエピタキシャル成長孔３を形成する。酸化膜２のうち、エピタキシャル成長孔３に囲まれた中央の酸化膜２を内部絶縁膜領域２ａと称する。
【００１３】
次の工程（ｂ）において、低濃度Ｎ型のアモルファスＳｉ膜（非晶質シリコン膜）４をＣＶＤ法により形成し、その後、およそ６００℃で熱アニールすることにより、エピタキシャル成長孔３から単結晶シリコン４ａを成長させる。アニール時間は、この固相エピタキシャル成長による単結晶領域４ａの長さＬｇが内部絶縁膜領域（犠牲層）２ａの全長ｄの１／４となるまでなされる。
【００１４】
次の工程（ｃ）において、内部絶縁膜領域２ａ上の単結晶領域４ａの表面部にＰ型の領域を形成して、これを歪み検出素子５とし、その後、単結晶領域４ａを内部絶縁膜領域２ａに達するまでエッチングして連通孔６を形成する。
次の工程（ｄ）において、連通孔６からの酸化膜エッチングにより内部絶縁膜領域２ａを犠牲層として除去し、キャビティ７とする。これによりキャビティ７上の単結晶領域４ａを含むアモルファスＳｉ膜４はダイヤフラム８となる。その後、ポリシリコン膜またはアルミ膜からなる封止膜９を形成して連通孔６を封止する。
【００１５】
本実施例によれば、上述した各作用効果を奏することができるが、特に、歪み検出素子５を単結晶化するのに際し、高温のエピタキシャル成長工程を採用する必要がなく、その上、アモルファスＳｉ膜４が全部単結晶化するまで熱アニールを持続する必要がないので、工程（ｂ）において、内部絶縁膜領域２ａとその上の単結晶領域４ａとの間の熱ストレスが小さくでき、また単結晶領域４ａ中の結晶欠陥を減らすことができ、簡素な製造プロセスにより優れた歩留まりの半導体圧力センサを作製することができる。
【００１６】
なお、アモルファスＳｉ膜４は減圧ＣＶＤ法により成膜されることが好ましく、アモルファスＳｉ膜４の代わりにポリシリコン膜としてよい。キャビティ７には減圧ＣＶＤ法による雰囲気圧力が封じ込められるが、およそ数１０Ｐａ程度であるため、絶対圧検出用の圧力センサの基準圧としては充分な真空度となる。
歪み検出素子５は、この実施例ではピエゾ抵抗ゲージを採用したが、その他の歪み検出素子を採用することも可能である。
【００１７】
このように構成した図１（ｄ）図示のダイヤフラム８に測定圧力が印加されると、キャビティ７の基準圧との差に比例して、ダイアフラム８が撓み、歪み検出素子５の電気抵抗が変化するので、これを検出して測定圧力を信号電圧として検出する。
図２に図１の工程により作製した半導体圧力センサの平面図を示す。１０はブリッジ接続のためのアルミ配線パターンである。
【００１８】
【実施例２】
他の実施例を半導体圧力センサの縦断面図である図３を参照して説明する。
この実施例は実施例１の封止膜９を表面保護絶縁膜１１により代用するもので、工程を簡略化することができる。
【００１９】
【実施例３】
他の実施例を半導体圧力センサの縦断面図である図４を参照して説明する。
この実施例は、実施例１が内部絶縁膜領域２ａを犠牲層とするのに対して、絶縁膜２上に形成したポリシリコン層２０を犠牲層とする点をその特徴としている。以下、詳しく説明する。
【００２０】
工程（ａ）において、Ｎ型の単結晶シリコン基板１表面には酸化膜２が形成され、その上に更にｉ型またはＮ型のポリシリコン膜２０を成膜する。
次の工程（ｂ）において、ポリシリコン膜２０の所望の位置に、拡散などの方法でＰ型拡散層２１を形成する。
次の工程（ｃ）において、所望の位置にて表面からシリコン基板１に達する孔２２を環状に開口した後、Ｐ型拡散層２１を含むポリシリコン層２０の表面を酸化して酸化膜２３を形成し、その後、孔２２に露出するシリコン基板１の表面の酸化膜２３だけを除去し、孔２２をエピタキシャル成長孔とする。
【００２１】
次の工程（ｄ）において、低濃度Ｎ型のアモルファスＳｉ膜（非晶質シリコン膜）４をＣＶＤ法により形成し、その後、およそ６００℃で熱アニールすることにより、エピタキシャル成長孔２２から単結晶シリコン４ａを成長させる。アニール時間は、この固相エピタキシャル成長による単結晶領域４ａの長さＬｇが犠牲層２ａの全長ｄの１／４となるまでなされるのは実施例１と同じである。
【００２２】
次の工程（ｅ）において、犠牲層２ａ上の単結晶領域４ａの表面部にＰ型の領域を形成して、これを歪み検出素子５とし、その後、単結晶領域４ａを犠牲層２ａに達するまでエッチングして連通孔６を形成し、更にその表面を酸化し、連通孔６に面する犠牲層２ａの表面の酸化膜を除去する。
次の工程（ｆ）において、連通孔６からのポリシリコンエッチングにより犠牲層２ａを除去してキャビティ７とする。これによりキャビティ７上の単結晶領域４ａを含むアモルファスＳｉ膜４はダイヤフラム８となる。その後、窒化シリコン膜などの絶縁膜をＣＶＤ法などで堆積して封止膜９を形成して連通孔６を封止する。
【００２３】
なお、上記製造プロセスにおけるポリシリコンエッチング（ｆ）において、Ｐ型ポリシリコン層２１は横方向のエッチングストッパーとなり、かつ、単結晶領域４ａのエッチングレートは小さいので、工程（ｅ）における連通孔６形成後の表面酸化及びその選択除去工程は省略することもできる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）はそれぞれ本発明の実施例１の半導体圧力センサの各工程図であり、特に図２のＡ−Ａ矢視断面図を示す。
【図２】図１に示す半導体圧力センサの平面図である。
【図３】実施例２の半導体圧力センサの縦断面図である。
【図４】（ａ）〜（ｆ）はそれぞれ本発明の実施例３の半導体圧力センサの各工程図である。
【符号の説明】
１はシリコン基板（単結晶の半導体基板）、２は絶縁膜（犠牲層）、３はエピタキシャル成長孔、４はアモルファスＳｉ膜（半導体層）、４ａは単結晶領域（周辺部）、５は歪み検出素子、７はキャビティ、８はダイヤフラム（感歪部）。
【図１】
0003775629.tif 000002
【図２】
0003775629.tif 000003
【図３】
0003775629.tif 000004
【図４】
0003775629.tif 000005