(57)【特許請求の範囲】
【請求項１】
復号化部から供給される復号化信号に基づいて入力された電圧信号を調整して互いに異なるレベルの内部電圧を生成する内部電圧発生器において、前記復号化部は、
接合パッドを介して入力されるTTL レベルの電圧信号をCMOSレベルの電圧信号に変換するためのバッファーと、
前記バッファーから出力される電圧信号によりアンチヒューズをプログラミングするための信号を生成するプログラミング信号発生部と、
前記プログラミング信号発生部から供給される信号に基づいてプログラミングされるアンチヒューズを各々有し、前記アンチヒューズの状態に応じた信号を各々出力する複数のアンチヒューズ部と、
前記複数のアンチヒューズ部からの信号を論理演算して復号化信号を出力する出力部と、
を含み、
前記複数のアンチヒューズ部の各々は、
一端が第１のノードに接続されおり、その他端が接地されている前記アンチヒューズと、
前記プログラミング信号発生部にて生成されたプログラミング信号のレベルと第２のノードの電位に基づいて、前記アンチヒューズをプログラミングするための電源電圧を前記第１のノードを介して前記アンチヒューズに供給するプログラミング電圧供給部と、
前記第１のノードに接続され、自身の出力信号をフィードバックして受取り、前記第１のノードの電位を安定したレベルの中間電源電圧としてラッチするラッチ部と、
前記ラッチ部の出力電圧を反転させる反転部と、
前記第２のノードと第３のノードとを介して前記反転部に接続され、前記プログラミング電圧供給部に電源電圧レベルのフィードバック電圧を供給するフィードバック電圧供給部と、
を含むことを特徴とするアンチヒューズを用いる内部電圧発生器。
【請求項２】
前記バッファーは、前記接合パッドに直列に接続された一対のインバーターからなることを特徴とする請求項１記載のアンチヒューズを用いる内部電圧発生器。
【請求項３】
前記プログラミング信号発生部は、
前記バッファーの出力信号をノア演算して前記プログラミング信号を前記複数のアンチヒューズ部の各々に出力するノアゲートと、
前記ノアゲートから出力された前記プログラミング信号を反転し、反転プログラミング信号を前記複数のアンチヒューズ部の各々に出力するインバーターと、
を含むことを特徴とする請求項１記載のアンチヒューズを用いる内部電圧発生器。
【請求項４】
前記複数のアンチヒューズ部の各々は、
入力されたプリチャージ信号により駆動され、前記第１のノードを前記中間電源電圧でプリチャージするプリチャージ部と、
一側が前記反転部の入出力端子に連結され、その他側が前記第２のノード、前記第３のノード及び出力信号ラインに連結され、前記反転部の出力端子側に逆電流が流れることを防止する逆電流防止部と、
をさらに含むことを特徴とする請求項１記載のアンチヒューズを用いる内部電圧発生器。
【請求項５】
前記プリチャージ部は、前記プリチャージ信号により駆動され、前記中間電源電圧を前記第１のノードに供給するＰＭＯＳトランジスターからなることを特徴とする請求項４記載のアンチヒューズを用いる内部電圧発生器。
【請求項６】
前記プログラミング電圧供給部は、
前記プログラミング信号により駆動されて前記電源電圧を受取る第１のＰＭＯＳトランジスターと、
前記第１のＰＭＯＳトランジスターに直列に連結され、前記第２のノードの電位により駆動される第２のＰＭＯＳトランジスターと、
を備えることを特徴とする請求項１記載のアンチヒューズを用いる内部電圧発生器。
【請求項７】
前記ラッチ部は、
前記プログラミング信号発生部にて生成された反転プログラミング信号により駆動され、前記中間電源電圧を受取る第１のＰＭＯＳトランジスターと、
前記第１のＰＭＯＳトランジスターと直列に連結され、前記第１のノードに接続されており、前記ラッチ部の出力端子からフィードバックされた電圧により駆動される第２のＰＭＯＳトランジスターと、
前記第１のノードの電位を反転させて前記反転部に供給するインバーターと、
を備えることを特徴とする請求項１記載のアンチヒューズを用いる内部電圧発生器。
【請求項８】
前記反転部は、前記中間電源電圧を受取り、前記ラッチ部の出力信号を反転させて前記逆電流防止部に出力するインバーターからなることを特徴とする請求項４記載のアンチヒューズを用いる内部電圧発生器。
【請求項９】
前記逆電流防止部は、
前記第２のノードと前記反転部の入力端子との間に接続され、前記中間電源電圧により駆動される第１のＮＭＯＳトランジスターと、
前記第３のノードと前記反転部の出力端子との間に接続され、前記中間電源電圧により駆動される第２のＮＭＯＳトランジスターと、
を有することを特徴とする請求項４記載のアンチヒューズを用いる内部電圧発生器。
【請求項１０】
前記フィードバック電圧供給部は、クロス・カップルド・フィードバック・ループを形成して、前記電源電圧を前記第３及び第２のノードに供給する一対のＰＭＯＳトランジスターからなることを特徴とする請求項１記載のアンチヒューズを用いる内部電圧発生器。
【請求項１１】
前記プリチャージ信号は、前記アンチヒューズがプログラミングされた後、ローレベルからハイレベルに立ち上がることを特徴とする請求項４記載のアンチヒューズを用いる内部電圧発生器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の内部電圧発生器に関するもので、特に、半導体素子の製造工程のパッケージ段階においても内部電圧のレベルをより容易に外部の環境に対応して調節し得るアンチヒューズを用いる内部電圧発生器に関するものである。
【０００２】
【従来の技術】
一般に、チップ内の素子を低電圧で駆動するために内部電圧発生器が使われている。この内部電圧発生器は高い外部電圧をチップ内部で受取って、このチップ内部で異なるレベルの電圧を生成することにより、チップの動作時の消費電力を低減し、チップの動作速度を高速化する。
【０００３】
半導体素子の製造において使われる内部電圧は外部電圧、温度及び工程の変化に関わらず一定のレベルである必要がある。
図1は従来の内部電圧発生器を示したものである。この図によると、従来の内部電圧発生器は、内部電圧の温度と外部電圧とが変動しても一定のレベルの電圧Vr1を生成する第1の電圧発生部1と、可変の電圧レベルが選択されるように、内部に備えられたヒューズの選択的な切断による信号s0〜s7を出力する復号化部2と、この復号化部2の出力信号s0〜s7に基づいて第1の電圧発生部1から供給された電圧Vr1を増幅し、この増幅された電圧Vr2を出力する第2の電圧発生部3とを含む。
【０００４】
また、従来の内部電圧発生器は、第2の電圧発生部3の出力電圧Vr2によって内部電圧Vrを生成する第３の電圧発生部4と、DRAMが活性化される場合、アクティブ電圧Vactを生成する第4の電圧発生部5とを含む。
【０００５】
さらに、従来の内部電圧発生器は第1の電圧発生部1及び第３の電圧発生部4から各々供給された電圧Vr1、Vrによって、DRAMの待機時に内部電圧Vintを制御する第1の電圧駆動部6と、第1の電圧発生部1、第３の電圧発生部4及び第4の電圧発生部5から各々供給された電圧Vr1、Vr、Vactによって、DRAMの動作時に内部電圧Vintを制御する第2の電圧駆動部7とからなる。
【０００６】
第1の電圧発生部1は通常のウィドラ基準電圧発生装置(Widlar reference voltage generator)から構成される。
図２を参照すると、復号化部2は入力端子を介して外部電圧Vextを受取って信号rep1〜rep3及び反転信号repb1〜repb3を生成するヒューズ部F1、F2、F3を有する。また、復号化部2はヒューズ部F1、F2、F3から出力された信号rep1〜rep3、repb1〜repb3を論理演算して、信号s0〜s7を第2の電圧発生装置3に出力する出力部DOUT1を有する。
【０００７】
また、出力部DOUT1は外部電圧Vextによってイネーブルされて、信号rep1〜rep3、又はrepb1〜repb3の中で3個の信号がすべてハイレベルである場合、ローレベルの信号を各々出力するナンドゲートNAMD1〜NAND3と、外部電圧VextによりイネーブルされてこのナンドゲートNAMD1〜NAND3の出力信号を各々反転させて信号s0〜s7を第2の電圧発生装置3に各々出力するインバーターIN1〜IN8とを有する。
【０００８】
図3を参照すると、復号化部2のヒューズ部F1はヒューズPFを介して供給される外部電圧Vextにより充電される充電部8と、外部電圧Vextによりイネーブルされた後、充電部8に充電された電圧をバッファーリングして信号rep1、repb1を出力部DOUT1に供給する出力部FOUTと、この出力部FOUTから供給される信号により駆動されて、ヒューズPFの開放時に充電部8に充電された電圧を完全に放電させる放電部9とを有する。
【０００９】
充電部8は、デカップリング・キャパシターN8からなり、放電部9はNMOSトランジスターN9からなる。
また、出力部FOUTは外部電圧Vextで各々イネーブルされ、充電部8、ヒューズPF、NMOSトランジスターN9と順に接続されるインバーターIN9〜IN11から構成される。ここで、インバーターIN9の出力端子は放電部9内のNMOSトランジスターN9のゲートに連結されており、インバーターIN10、IN11は各々信号repb1、rep1を発生する。
【００１０】
この復号化部2のヒューズ部F2、F3の構成は前述したヒューズ部F1と同様である。
以下、このように構成された従来の内部電圧発生器の動作について添付図面を参照しながら説明する。
【００１１】
図1に示すように、第2の電圧発生部2は第1の電圧発生部1から供給された電圧Vr1を復号化部2から供給された信号s0〜s7に基づいて増幅する。
すなわち、復号化部2は図２に示したように、ヒューズ部F1,F2,F3から出力された信号rep1〜rep3,repb1〜repb3を論理演算して信号s0〜s7を出力する。
【００１２】
そして、図3に示すように、第9のインバーターIN9の出力信号は放電部9におけるNMOSトランジスターN9のゲートに供給される。したがって、ヒューズPFが開放される場合、第9のインバーターIN9から出力されたハイレベルの信号によりNMOSトランジスターN9がオンされて、デカップリング・キャパシターN8に充電された電圧を短時間内に完全に放電させる。このとき、信号rep1はハイレベルになり、信号repb1はローレベルになる。
【００１３】
このような複数のヒューズPFの中で一つ以上のヒューズがDRAMの動作状態によって選択的に切断されると、信号rep1〜rep3、repb1〜repb3の組合せにより復号化部2は復号化信号s0〜s7を第2の電圧発生部3に出力する。第2の電圧発生部3は信号s0〜s7に基づいて入力電圧Vr1を所望のレベルである電圧Vr2に増幅することによって、内部電圧Vintが発生されるようになる。
【００１４】
前述のヒューズ部F1、F2、F3に備えたヒューズPFはポリシリコンからなり、レーザービームで切断される。
【００１５】
【発明が解決しようとする課題】
しかし、レーザービームをポリシリコンに照射してヒューズPFを切断する場合、断線時にヒューズPFに残留物が生じて復号化信号s0〜s7のレベルが不安定となる恐れがある。これによって、従来の内部電圧発生器では、内部電圧Vintの調整が不正確であるという短所がある。また、ヒューズの切断時に、レーザー切断装置を利用するので、内部電圧を調整するのに長い時間を要する。さらに、半導体素子のパッケージ工程においては内部電圧の調整が不可能であり、半導体素子のコストが高くなり、かつ半導体素子の信頼性が低下する不都合がある。
【００１６】
従って、本発明の目的は、半導体素子の製造工程のパッケージレベルにおいても内部電圧のレベルをより容易に外部の環境に対応して調節し得る内部電圧発生器を提供することにある。
【００１７】
本発明の他の目的はアンチヒューズをプログラミングした後、このアンチヒューズを介して形成される電流経路を速く遮断することによって、アンチヒューズのプログラミング時消耗される電流量を減らすことができるアンチヒューズを用いる内部電圧発生器を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために請求項１の発明によれば、復号化部から供給される復号化信号に基づいて入力された電圧信号を調整して互いに異なるレベルの内部電圧を生成する内部電圧発生器において、前記復号化部は、接合パッドを介して入力されるTTL レベルの電圧信号をCMOSレベルの電圧信号に切替えるためのバッファーと、前記バッファーから出力される電圧信号によりアンチヒューズをプログラミングするための信号を生成するプログラミング信号発生部と、前記プログラミング信号発生部から供給される信号に基づいてプログラミングされるアンチヒューズを各々有し、前記アンチヒューズの状態に応じた信号を各々出力する複数のアンチヒューズ部と、前記複数のアンチヒューズ部からの信号を論理演算して復号化信号を出力する出力部と、を含み、前記複数のアンチヒューズ部の各々は、一端が第１のノードに接続されおり、その他端が接地されている前記アンチヒューズと、前記プログラミング信号発生部にて生成されたプログラミング信号のレベルと第２のノードの電位に基づいて、前記アンチヒューズをプログラミングするための電源電圧を前記第１のノードを介して前記アンチヒューズに供給するプログラミング電圧供給部と、前記第１のノードに接続され、自身の出力信号をフィードバックして受取り、前記第１のノードの電位を安定したレベルの中間電源電圧としてラッチするラッチ部と、前記ラッチ部の出力電圧を反転させる反転部と、前記第２のノードと第３のノードとを介して前記反転部に接続され、前記プログラミング電圧供給部に電源電圧レベルのフィードバック電圧を供給するフィードバック電圧供給部と、を含むことを特徴とする。
【００１９】
また、本発明の請求項２の発明は、前記バッファーは、前記接合パッドごとに直列に接続された一対のインバーターからなることを特徴とする。
請求項３の発明は、前記プログラミング信号発生部は、前記バッファーの出力信号をノア演算して前記プログラミング信号を前記複数のアンチヒューズ部の各々に出力するノアゲートと、前記ノアゲートから出力された前記プログラミング信号を反転し、反転プログラミング信号を前記複数のアンチヒューズ部の各々に出力するインバーターと、を含むことを特徴とする。
【００２１】
請求項４の発明は、前記複数のアンチヒューズ部の各々が、入力されたプリチャージ信号により駆動され、前記第1 のノードを前記中間電源電圧でプリチャージするプリチャージ部と、一側が前記反転部の入/ 出力端子に連結され、その他側が前記第2 のノード、前記第３のノード及び出力信号ラインに連結され、前記反転部の出力端子側に逆電流が流れることを防止する逆電流防止部とをさらに含むことを特徴とする。
【００２２】
請求項５の発明は、前記プリチャージ部は、前記プリチャージ信号により駆動され、前記中間電源電圧を前記第1 のノードに供給するPMOSトランジスターからなることを特徴とする。
【００２３】
請求項６の発明は、前記プログラミング電圧供給部は、前記プログラミング信号により駆動されて前記電源電圧を受取る第１のPMOSトランジスターと、前記第１のPMOSトランジスターに直列に連結され、前記第2 のノードの電位により駆動される第２のPMOSトランジスターと、を備えることを特徴とする。
【００２４】
請求項７の発明は、前記ラッチ部は、前記プログラミング信号発生部にて生成された反転プログラミング信号により駆動され、前記中間電源電圧を受取る第１のPMOSトランジスターと、前記第１のPMOSトランジスターと直列に連結され、前記第１のノードに接続されており、前記ラッチ部の出力端子からフィードバックされた電圧により駆動される第２のPMOSトランジスターと、前記第1 ノードの電位を反転させて前記反転部に供給するインバーターと、を備えることを特徴とする。
【００２５】
請求項８の発明は、前記反転部は、前記中間電源電圧を受取り、前記ラッチ部の出力信号を反転させて前記逆電流防止部に出力するインバーターからなることを特徴とする。
【００２６】
請求項９の発明は、前記逆電流防止部は、前記第2 のノードと前記反転部の入力端子との間に接続され、前記中間電源電圧により駆動される第1 のNMOSトランジスターと、前記第３のノードと前記反転部の出力端子との間に接続され、前記中間電源電圧により駆動される第２のNMOSトランジスターと、を有することを特徴とする。
【００２７】
請求項１０の発明は、前記フィードバック電圧供給部は、クロス・カップルド・フィードバック・ループを形成して、前記電源電圧を前記第３及び第2 のノードに供給する一対のPMOSトランジスターからなることを特徴とする。
【００２８】
請求項１１の発明は、前記プリチャージ信号は、前記アンチヒューズがプログラミングされた後、ローレベルからハイレベルに立ち上がることを特徴とする。
内部電圧を調整するための電圧信号を接合パッドを介して復号化部に供給して、これに伴い復号化部に含まれた複数のアンチヒューズをプログラミングして復号化信号を生成する。従って、この復号化信号を用いて互いに異なるレベルの内部電圧を生成することができる。これによって、半導体素子のパッケージ工程段階においても外部からの電圧信号を半導体素子の接合パッドに供給して内部電圧を容易に調整することができ、内部電圧の調整費用を低減して半導体素子の信頼性を高めることができる。
【００２９】
また、クロス・カップルド・フィードバック・ループを用いてアンチヒューズをプログラムした後、電流経路を迅速に遮断できるので、内部電圧の調整時に消費される電流を減らすことができる。
【００３０】
【発明の実施の形態】
以下、実施形態について添付図面を参照しながら説明する。
本発明の一実施形態に従う内部電圧発生器は、内部電圧のレベルを調整するための復号化信号を生成する復号化部（復号化手段）１００を備える。
【００３１】
図4を参照すると、復号化部１００は接合パッドPAD1、PAD2、PAD3を介して入力される電圧信号によりプログラミングされるアンチヒューズ32（図５参照）を備えて、このアンチヒューズ32の状態によって復号化信号を生成するデコーダー回路である。
【００３２】
復号化部１００は、接合パッドPAD1、PAD2、PAD3を介して入力されるTTLレベルの電圧信号をCMOSレベルの電圧信号に切替えるためのバッファー10と、このバッファー10から出力される信号によりアンチヒューズ32をプログラミングするための信号PGM、PGMBを生成するプログラミング信号発生部20と、このプログラミング信号発生部20から供給される信号PGM、PGMBによってプログラミングされるアンチヒューズ32と備え、このアンチヒューズ32の状態によって一対の信号REP1・REPB1、REP2・REPB2、REP3・REPB3を各々出力する複数のアンチヒューズ部30、40、50と、これらアンチヒューズ部30、40、50からの信号REP1・REPB1、REP2・REPB2、REP3・REPB3を論理演算して復号化信号Ｓ0〜Ｓ7を図1の電圧発生部3に出力する出力部DOUT2とからなる。
【００３３】
バッファー10は接合パッドPAD1を介して入力される電圧信号を順に反転させる一対のインバーター11、12と、接合パッドPAD2を介して入力される電圧信号を順に反転させる一対のインバーター13、14と、接合パッドPAD3を介して入力される電圧信号を順に反転させる一対のインバーター15、16とからなる。
【００３４】
プログラミング信号発生部20はバッファー10の出力信号をノア(NOR)演算してプログラミング信号PGMBを出力するノアゲート(NOR gate)20と、このノアゲート20から出力されるプログラミング信号PGMBを反転させて、この反転プログラミング信号PGMを出力部DOUT2に供給するインバーター22とからなる。
【００３５】
また、アンチヒューズ部30、40、50には、内部回路で生成されたプリチャージ信号PRECHBが各々供給されて、アンチヒューズ32のプログラミングの後にプリチャージ信号PRECHBがローレベルからハイレベルに立ち上がる。
【００３６】
出力部DOUT２の構成は図1の出力部DOUT1と同様である。
図5は図4のアンチヒューズ部30、40、50の詳細な回路図である。図5を参照すると、アンチヒューズ部30は入力されたプリチャージ信号PRECHBにより駆動されて第1のノードND1を中間電源電圧HVCCにプリチャージするプリチャージ部31と、一端がこのプリチャージ部31及び第1のノードND1に共通に接続され、その他端が接地されたアンチヒューズ32とを備える。
【００３７】
また、アンチヒューズ部30はプログラミング信号PGMBのレベルと第2のノードND2の電位に基づいて、第1のノードND1を介して電源電圧VCCをアンチヒューズ32に供給するプログラミング電圧供給部33を備える。この電源電圧VCCによりアンチヒューズ32がプログラミングされる。
【００３８】
更に、アンチヒューズ部30は、第1のノードND1に連結されており、出力信号のフィードバックを受取ることによって、第1のノードND1の電位を安定したレベルである中間電源電圧HVCCにラッチさせるラッチ部34と、このラッチ部34の出力電圧を反転させる反転部35と、一側がこの反転部35の入/出力端子に接続されており、その他側が第2のノードND2、第３のノードND3及び出力信号REP1、REPB1ラインに接続されて反転部35の出力端子側に逆電流が流れることを防止するための逆電流防止部36とを備える。
【００３９】
また、アンチヒューズ部30は、第2のノードND2と第３のノードND3とを介して逆電流防止部36に接続されて、プログラミング電圧供給部33に電源電圧レベルのフィードバック電圧を供給するフィードバック電圧供給部37を備える。
【００４０】
プリチャージ部31は、プリチャージ信号PRECHBに応答してオンして中間電源電圧HVCCを第1のノードND1に供給するPMOSトランジスターP1を有する。
プログラミング電圧供給部33はプログラミング信号PGMBにより駆動されて電源電圧VCCを受取るPMOSトランジスターP2と、このPMOSトランジスターP2と直列に接続されて第2のノードND2の電位に基づいて駆動されるPMOSトランジスターP3とからなる。
【００４１】
ラッチ部34は反転プログラミング信号PGMにより駆動されて中間電源電圧HVCCを受取るPMOSトランジスターP4と、このPMOSトランジスターP4と直列に接続され、第１のノードND1に接続されており、かつラッチ部34の出力端子からフィードバックされた電圧により駆動されるPMOSトランジスターP5と、第１のノードND1の電位を反転させてPMOSトランジスターP5のゲートと反転部35に供給するインバーターINV1とからなる。
【００４２】
反転部35はラッチ部34の出力信号を反転して逆電流防止部36に出力するインバーターINV2を有する。インバーターINV2には中間電源電圧HVCCが供給される。
逆電流防止部36は、第2のノードND2とラッチ部34の出力端子及び反転部35の入力端子との間に接続されて中間電源電圧HVCCにより駆動されるNMOSトランジスターN1と、第３のノードND3と反転部35の出力端子との間に接続されて中間電源電圧HVCCにより駆動されるNMOSトランジスターN2とからなる。
【００４３】
フィードバック電圧供給部37はクロス・カップルド・フィードバック・ループ(cross-coupled feedback loop)を形成して、電源電圧VCCを第３及び第2のノードND3、ND2に供給するPNOSトランジスターP6、P7からなる。
【００４４】
一方、図4の第2及び第３のアンチヒューズ部40、50の構成は前述した第1のアンチヒューズ部30と同様である。
以下、本発明の一実施形態に係るアンチヒューズを用いる内部電圧発生器の動作について添付図面を参照しながら詳細に説明する。
【００４５】
図4に示すように、バッファー10は接合パッドPAD1、PAD2、PAD3を介して外部より入力されるTTLレベルの信号をCMOSレベルの信号に切替える。すなわち、半導体素子のパッケージ工程において内部電圧を調整する必要がある場合、図6の表に示すTTLレベルの電圧信号が接合パッドPAD1、PAD2、PAD3に入力される。バッファー10のインバーター11、12は接合パッドPAD1から供給された信号を順に反転させてプログラミング信号発生部20に供給する。これと同じ方式にてバッファー10のインバーター13、14とインバーター15、16とが動作される。
【００４６】
プログラミング信号発生部20のノアゲート21はバッファー10から入力される信号の中で少なくとも一つがハイレベルである場合、すなわち接合パッドPAD1、PAD2、PAD3を介してバッファー10に供給される信号の中で少なくとも一つがハイレベルである場合、ローレベルのプログラミング信号PGMBをアンチヒューズ部30、40、50に出力する。インバーター22はノアゲート21から出力されたプログラミング信号PGMBを反転させて、この反転プログラミング信号PGMをアンチヒューズ部30、40、50に出力する。
【００４７】
次に、図5に示すように、プログラミング信号PGMBのレベルに基づいてアンチヒューズ部30のアンチヒューズ32がプログラミングされる。
まず、アンチヒューズ32が正常の状態である場合、ローレベルのプリチャージ信号PRECHBがプリチャージ部31のPMOSトランジスターP1のゲートに供給され、かつローレベルの反転プログラミング信号PGMがラッチ部34のPMOSトランジスターP4のゲートに入力される。このとき、プログラミング電圧供給部33のPMOSトランジスターP2のゲートにはハイレベルのプログラミング信号PGMBが入力される。
【００４８】
したがって、PMOSトランジスターP1がオンして第1のノードND1は中間電源電圧HVCCにプリチャージされ、ラッチ部34のインバーターINV1はローレベルの信号を出力する。このローレベルの信号はPMOSトランジスターP5のゲートにフィードバックされる。これによって、PMOSトランジスターP5はオンすると共に、反転プログラミング信号PGMによってPMOSトランジスターP4もオンして中間電源電圧HVCCが第1のノードND1に供給される。
【００４９】
このように第1のノードND1が中間電源電圧HVCCにプリチャージされた後、プリチャージ信号PRECHBがローレベルからハイレベルに立ち上がることによって、PMOSトランジスターP1はオフされる。
【００５０】
ここで、逆電流防止部36のNMOSトランジスターN1、N2は中間電源電圧HVVCCにより常にオンの状態になっている。したがって、ラッチ部34から出力されたローレベルの信号は反転部35のインバーターINV2により反転されて、中間電源電圧HVCCであるハイレベルの信号が逆電流防止部36のNMOSトランジスターN2を介して第３のノードND3に供給される。第2のノードND2は逆電流防止部36のNMOSトランジスターN1を介してラッチ部34の出力端子に接続されているので、第2のノードND2にはローレベルの信号が現れる。これによって反転された出力信号REP1はローレベルになる。このとき、プログラミング電圧供給部33のPMOSトランジスターP3がオンされる。第2のノードND2の電位がローレベルであるので、フィードバック電圧供給部37のPMOSトランジスターP7がオンされることによって、電源電圧VCCが第３のノードND3に供給される。
【００５１】
結果として、アンチヒューズ32が正常の状態である場合、すなわちプログラミング信号PGMBがハイレベルである場合、図6の表に示したように、電源電圧VCCのハイレベルの出力信号REPB1とローレベルの反転プログラミング出力信号REP1とが出力される。
【００５２】
ところが、第３のノードND3の電圧が電源電圧VCCのレベルである場合、反転部35に含まれたインバーターINV2の出力端子の電圧は中間電源電圧HVCCレベルであるので、インバーターINV2の出力端子側に逆電流が流れる可能性がある。
【００５３】
本発明のアンチヒューズを用いる内部電圧発生器は、このような逆電流を防止するための逆電流防止部36を備えている。すなわち、逆電流防止部36のNMOSトランジスターN1、N2は中間電源電圧HVCCにより駆動されるので、このNMOSトランジスターN1、N2を通じて流れ得る電流量は中間電源電圧HVCCとNMOSトランジスターN1、N2との間のしきい値電圧の電圧差に相当する。したがって、電源電圧VCCにより逆方向電流の流れが防止できる。
【００５４】
これと同様に、NMOSトランジスターN1は、第2のノードND2からインバーターINV2の入力端子側に逆電流が流れることを防止する役割を果たす。
一方、アンチヒューズ32がプログラミングされる場合、プログラミング信号PGMBは図6の表に示したようにローレベルになるので、PMOSトランジスターP2がオンされる。このとき、反転プログラミング信号PGMはハイレベルになってPMOSトランジスターP4がオフされる。そして、第2のノードND2の電位は前述のようにローレベルの状態である。
【００５５】
したがって、プログラミング電圧供給部33からの電源電圧VCCが第1のノードND1を介してアンチヒューズ32に供給されて、アンチヒューズ32の二つの導電層の間に形成された誘電体層(図示しない)が短絡される。これによって、アンチヒューズ32を介して接地側に電流経路が形成されて、第1のノードND1の電位はローレベルになる。したがって、第1のノードND1にはローレベルの信号が現れ、このローレベルの信号はラッチ部34のインバーターINV1と反転部30のインバーターINV2とにより順に反転される。その結果、第３のノードND3にはローレベルの信号が現れると共に、出力信号REPB1はローレベルになる。
【００５６】
一方、第2のノードND2にはラッチ部34から出力されたハイレベルの信号、すなわち中間電源電圧HVCCが入力され、ハイレベルの反転された出力信号REP1が出力されて、プログラミング電圧供給部33のPMOSトランジスターP3がオフされる。したがって、アンチヒューズ32を介して接地側に形成された電流経路が遮断される。また、第３のノードND3にローレベルの信号が現れる場合、フィードバック電圧供給部37のPMOSトランジスターP6がオンされて電源電圧VCCが第2のノードND2に入力される。
【００５７】
このように、中間電源電圧HVCCがPMOSトランジスターP3のゲートにフィードバックされると共に、電源電圧VCCがPMOSトランジスターP3のゲートに入力されるので、電流経路が迅速に遮断でき、これにより電流の消費量も低減される。
【００５８】
一方、他のアンチヒューズ部40、50は前述したアンチヒューズ部30と同様に動作するのでこれに対する詳細な説明は省略する。
前述のように、第1の乃至第３のアンチヒューズ部30、40、50に各々含まれたアンチヒューズ32がプログラミング信号PGMBによりプログラミングされることによって、図6の表に示したような出力信号及びその反転された出力信号REP1・REPB1、REP2・REPB2、REP3・REPB3が出力部DOUT2で論理演算される。この論理演算によって、復号化信号Ｓ0〜Ｓ7の中でいずれかが図4に示したように活性化される。
【００５９】
このように活性化された復号化信号Ｓ0〜Ｓ7は図1に示した第2の電圧発生部3に提供されると共に、第2の電圧発生部3では入力された復号化信号Ｓ0〜Ｓ7に基づいて互いに異なるレベルの内部電圧Vr2を生成する。
【００６０】
以上のように、本実施形態によれば、内部電圧を調整するための電圧信号を接合パッドPAD1、PAD2、PAD3を介して復号化部100に供給する。これによって、復号化部100内の複数のアンチヒューズ32がプログラミングされて復号化信号を生成する。このような復号化信号を用いて互いに異なるレベルの内部電圧が生成される。したがって、半導体素子のパッケージ工程段階においても外部からの電圧信号を半導体素子の接合パッドPAD1、PAD2、PAD3に供給して内部電圧を容易に調整することができる。また、内部電圧の調整費用を低減して半導体素子の信頼性を高めることができる。
【００６１】
また、本実施形態ではクロス・カップルド・フィードバック・ループを用いてアンチヒューズをプログラミングした後、電流経路を迅速に遮断し得るので、内部電圧の調整時に消費され電流を低減することができる。
【００６２】
【発明の効果】
以上のように、本発明によれば、内部電圧を調整するための電圧信号を接合パッドを介して復号化手段に供給して、これによって、復号化手段に含まれた複数のアンチヒューズがプログラミングされて復号化信号を生成する。本発明においては、このような復号化信号を用いて互いに異なるレベルの内部電圧を生成することができる。したがって、半導体素子のパッケージ工程段階においても外部からの電圧信号を半導体素子の接合パッドに供給して内部電圧を容易に調整することができる。これにより、内部電圧の調整費用を低減して半導体素子の信頼性を向上させることができる。
【００６３】
また、本発明はクロス・カップルド・フィードバック・ループを用いてアンチヒューズをプログラミングした後、電流経路を迅速に遮断し得るので、内部電圧の調整時に消費される電流を低減することができる。
【図面の簡単な説明】
【図１】図１は従来の内部電圧発生器を示したブロック図である。
【図２】図２は図1の復号化部を詳細に示す回路図である。
【図３】図3は図２のヒューズ部を詳細に示す回路図である。
【図４】図4は本発明に係る内部電圧発生器に含まれた復号化部を詳細に示す回路図である。
【図５】図5は図4のアンチヒューズ部を詳細に示す回路図である。
【図６】図6は図4のアンチヒューズ部に入力される信号により活性化される復号化信号を示した表である。
【符号の説明】
10  バッファ
11、12，13、14、15，16  インバーター
20  プログラミング信号発生部
30、40、50  アンチヒューズ部
31  プリチャージ部
32  アンチヒューズ
33  プログラミング電圧供給部
34  ラッチ部
35  反転部
36  逆電流防止部
37  フィードバック電圧供給部
100 符号化部
ND1〜ND8 ノード
PAD1、PAD2、PAD3  接合パッド
【図１】
0003845526.tif 000002
【図２】
0003845526.tif 000003
【図３】
0003845526.tif 000004
【図４】
0003845526.tif 000005
【図５】
0003845526.tif 000006
【図６】
0003845526.tif 000007