(57)【特許請求の範囲】
【請求項１】
半導体素子を搭載するサブマウントであって、
表面粗さがＲａで１μｍ以下であって、平面度が５μｍ以下であるサブマウント基板と、
前記サブマウント基板の表面に接触するように形成された密着膜と、前記密着膜上に形成された拡散防止膜と、前記拡散防止膜に形成された電極膜と前記電極膜上に形成されたはんだ膜とを備え、
前記はんだ膜の幅をＷＳ（μｍ）、はんだ膜上に搭載されるべき半導体素子の幅をＷＣ（μｍ）とした場合、２Ｗ＝（ＷＣ−ＷＳ）という式で規定される評価値Ｗ（μｍ）と、はんだ膜の厚さｄ（μｍ）とが、
Ｗ＝−３０μｍの場合、０．３≦ｄ≦１、
−３０μｍ＜Ｗ≦３０μｍの場合、０．３≦ｄ≦（７×Ｗ／１１０＋３２／１１）、
３０μｍ＜Ｗ≦８０μｍの場合、（３７×Ｗ／６００−１．５５）≦ｄ≦（７×Ｗ／１１０＋３２／１１）、
８０μｍ＜Ｗ≦９０μｍの場合、（３７×Ｗ／６００−１．５５）≦ｄ≦８、という関係を満たすように、前記はんだ膜の幅ＷＳおよび厚さｄが決定されている、サブマウント。
【請求項２】
前記評価値Ｗと前記はんだ膜の厚さｄとが、
Ｗ＝−１０μｍの場合、０．３≦ｄ≦１、
−１０μｍ＜Ｗ≦２０μｍの場合、０．３≦ｄ≦（Ｗ／１４＋１２／７）、
２０μｍ＜Ｗ≦６０μｍの場合、（３７×Ｗ／６００−１４／１５）≦ｄ≦（Ｗ／１４＋１２／７）、
６０μｍ＜Ｗ≦８０μｍの場合、（３７×Ｗ／６００−１４／１５）≦ｄ≦６、という関係を満たすように、前記はんだ膜の幅ＷＳおよび厚さｄが決定されている、請求項１に記載のサブマウント。
【請求項３】
前記電極膜と前記はんだ膜との間に形成されたはんだバリア膜をさらに備える、請求項１または２に記載のサブマウント。
【請求項４】
前記密着膜はチタンを含み、前記拡散防止膜は白金を含み、前記電極膜は金を含み、前記はんだバリア膜は白金を含み、前記はんだ膜は金錫系はんだを含む、請求項１〜３のいずれか１項に記載のサブマウント。
【請求項５】
前記サブマウント基板は窒化アルミニウムを含む、請求項１〜４のいずれか１項に記載のサブマウント。
【請求項６】
前記はんだ膜の幅ＷＳとほぼ垂直方向における前記はんだ膜の長さをＬＳ、前記半導体素子の幅ＷＣとほぼ垂直方向における前記半導体素子の長さをＬＣとした場合、Ｌ＝（ＬＣ−ＬＳ）という式で規定される評価値Ｌ（μｍ）と、前記はんだ膜の厚さｄとが、
Ｌ＝−３０μｍの場合、０．３≦ｄ≦１、
−３０μｍ＜Ｌ≦３０μｍの場合、０．３≦ｄ≦（７×Ｌ／１１０＋３２／１１）、
３０μｍ＜Ｌ≦８０μｍの場合、（３７×Ｌ／６００−１．５５）≦ｄ≦（７×Ｌ／１１０＋３２／１１）、
８０μｍ＜Ｌ≦９０μｍの場合、（３７×Ｌ／６００−１．５５）≦ｄ≦８、という関係を満たすように、前記はんだ膜の長さＬＳおよび厚さｄが決定されている、請求項１〜５のいずれか１項に記載のサブマウント。
【請求項７】
前記評価値Ｌと前記はんだ膜の厚さｄとが、
Ｌ＝−１０μｍの場合、０．３≦ｄ≦１、
−１０μｍ＜Ｌ≦２０μｍの場合、０．３≦ｄ≦（Ｌ／１４＋１２／７）、
２０μｍ＜Ｌ≦６０μｍの場合、（３７×Ｌ／６００−１４／１５）≦ｄ≦（Ｌ／１４＋１２／７）、
６０μｍ＜Ｌ≦８０μｍの場合、（３７×Ｌ／６００−１４／１５）≦ｄ≦６、という関係を満たすように、前記はんだ膜の長さＬＳおよび厚さｄが決定されている、請求項６に記載のサブマウント。
【請求項８】
請求項１〜７のいずれか１項に記載のサブマウントと、
前記サブマウントの前記はんだ膜上に搭載された半導体素子とを備え、
前記半導体素子は半導体レーザ素子である、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、サブマウントおよび半導体装置に関し、より特定的には、半導体レーザ素子を搭載するサブマウントおよびこのサブマウントを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体レーザ素子を備える半導体装置が知られている。このような半導体装置の一種は、図１２に示すようにサブマウント１０３に半導体レーザ素子１０２を搭載することにより製造される。図１２は、従来の半導体装置の製造方法を説明するための断面模式図である。図１２を参照して、従来の半導体装置の製造方法を説明する。
【０００３】
図１２に示すように、従来の半導体装置の製造方法では、まず半導体レーザ素子１０２を搭載するためのサブマウント１０３を準備する。サブマウント１０３は、窒化アルミニウム（ＡｌＮ）を含む基板１０４と、基板１０４上に形成されたチタン（Ｔｉ）を含む膜および白金（Ｐｔ）を含む膜の積層膜１０５（Ｔｉ／Ｐｔ積層膜１０５）と、このＴｉ／Ｐｔ積層膜１０５上に形成された電極層としての金（Ａｕ）膜１０６と、このＡｕ膜１０６上に形成された白金（Ｐｔ）を含むはんだバリア膜１０７と、はんだバリア膜１０７上に形成された金（Ａｕ）錫（Ｓｎ）系はんだを含むはんだ１０８とからなる。サブマウント１０３において、Ｔｉ／Ｐｔ積層膜１０５、Ａｕ膜１０６、はんだバリア膜１０７およびはんだ１０８を形成する方法は、従来の蒸着法、スパッタリング法あるいはめっき法などの成膜方法およびフォトリソグラフィ法あるいはメタルマスク法などのパターニング方法を用いることができる。
【０００４】
図１２に示したようなサブマウント１０３を準備した後、サブマウント１０３のはんだ１０８を加熱・溶融した状態で半導体レーザ素子１０２を矢印１１４に示すようにはんだ１０８上の所定の位置に搭載する（ダイボンド工程を実施する）。この後、はんだ１０８を冷却して凝固させる。この結果、はんだ１０８によってレーザ素子１０２がサブマウント１０３上に接着固定される。この後、図示しないヒートシンクにサブマウント１０３の裏面側をはんだなどで接続・固定することにより、半導体レーザ素子を備える半導体装置を得ることができる。
【０００５】
【発明が解決しようとする課題】
図１２に示したような工程により製造される従来の半導体装置では、以下のような問題があった。すなわち、半導体レーザ素子１０２（図１２参照）をサブマウント１０３（図１２参照）に搭載する際、図１３に示すように半導体レーザ素子１０２の端面１１２上にはんだ１０８が部分的にはい上がった（はんだ１０８の一部が半導体レーザ素子１０２の端面１１２を部分的に覆った状態となっている）はい上がり部１３０が形成される場合があった。図１３は従来の半導体装置の問題点を説明するための断面模式図である。
【０００６】
一方で、近年の半導体レーザ素子の高出力化に伴い、放熱性に優れた下面発光型の半導体レーザ素子１０２（図１３参照）が用いられるようになってきている。下面発光型の半導体レーザ素子１０２では、レーザ光の発振部（発光部）が半導体レーザ素子１０２の下面側（はんだ１０８（図１３参照）との接合部側）に形成されている。このように、熱を発生する発光部をサブマウント１０３により近い位置に配置することにより、放熱特性の優れた半導体装置を得ることができる。
【０００７】
このような下面発光型の半導体レーザ素子１０２において、図１３に示すように、その端面１１２上にはんだ１０８がはい上がると、発光部においてはんだ１０８による短絡などの不良が発生する。このため、半導体レーザ素子１０２においてレーザ光の発振ができなくなるといった不良が発生する場合があった。この結果、半導体装置の歩留りが低下することになっていた。
【０００８】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、半導体レーザ素子の端面上へのはんだのはい上がりを防止することが可能なサブマウントおよびそのサブマウントを用いた半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
この発明に従ったサブマウントは、半導体素子を搭載するサブマウントであって、表面粗さがＲａで１μｍ以下であって、平面度が５μｍ以下であるサブマウント基板と、サブマウント基板の表面に接触するように形成された密着膜と、前記密着膜上に形成された拡散防止膜と、前記拡散防止膜に形成された電極膜と前記電極上に形成されたはんだ膜とを備え、はんだ膜の幅をＷＳ（μｍ）、はんだ膜上に搭載されるべき半導体素子の幅をＷＣ（μｍ）とした場合、２Ｗ＝（ＷＣ−ＷＳ）という式で規定される評価値Ｗ（μｍ）と、はんだ膜の厚さｄ（μｍ）とが、Ｗ＝−３０μｍの場合、０．３≦ｄ≦１、−３０μｍ＜Ｗ≦３０μｍの場合、０．３≦ｄ≦（７×Ｗ／１１０＋３２／１１）、３０μｍ＜Ｗ≦８０μｍの場合、（３７×Ｗ／６００−１．５５）≦ｄ≦（７×Ｗ／１１０＋３２／１１）、８０μｍ＜Ｗ≦９０μｍの場合、（３７×Ｗ／６００−１．５５）≦ｄ≦８、という関係を満たすように、はんだ膜の幅ＷＳおよび厚さｄが決定されている。
【００１０】
このようにすれば、サブマウントのはんだ膜を溶融した状態で、はんだ膜上に半導体素子を搭載する際、溶融したはんだ膜の一部がサブマウントと半導体素子との間の領域から半導体素子の外周より外側へ流動することを抑制できる。したがって、半導体素子の端面近傍に溶融したはんだ膜（溶融はんだ）が過剰に存在することを抑制できる。この結果、半導体素子の端面上に溶融はんだがはい上がる不良の発生確率を低減できる。また、半導体素子とサブマウントとの接合強度不足や、半導体素子とサブマウント間の熱抵抗の増加に起因する不良の発生確率を低減できる。
【００１１】
上記サブマウントにおいて、評価値Ｗとはんだ膜の厚さｄとが、Ｗ＝−１０μｍの場合、０．３≦ｄ≦１、−１０μｍ＜Ｗ≦２０μｍの場合、０．３≦ｄ≦（Ｗ／１４＋１２／７）、２０μｍ＜Ｗ≦６０μｍの場合、（３７×Ｗ／６００−１４／１５）≦ｄ≦（Ｗ／１４＋１２／７）、６０μｍ＜Ｗ≦８０μｍの場合、（３７×Ｗ／６００−１４／１５）≦ｄ≦６、という関係を満たすように、はんだ膜の幅ＷSおよび厚さｄが決定されていてもよい。
【００１２】
この場合、半導体素子とサブマウントとのはんだ膜による接合をより確実に行なうと同時に、半導体素子の端面上に溶融はんだがはい上がる不良の発生確率を低減できる。
【００１３】
上記サブマウントは、サブマウント基板とはんだ膜との間に形成されたはんだバリア膜をさらに備えていてもよい。
【００１４】
この場合、はんだ膜が溶融した際、はんだバリア膜下に位置する電極膜などの材料の一部がはんだ膜へ溶け込むといった問題の発生を抑制できる。このため、はんだ膜の組成が変化して、半導体素子とサブマウントとをはんだ膜により接合できなくなるというような問題の発生を抑制できる。
【００１５】
上記サブマウントは、サブマウント基板とはんだバリア膜との間において、サブマウント基板の表面に接触するように形成された密着膜と、密着層上に形成された拡散防止膜と、拡散防止膜上に形成された電極膜とを備えていてもよく、はんだバリア膜は電極膜上に配置されていてもよい。
【００１６】
この場合、はんだ膜上に搭載される半導体素子と、サブマウント基板とを確実に接続できるので、サブマウントを用いた半導体装置の信頼性を向上させることができる。
【００１７】
上記サブマウントにおいて、密着膜はチタンを含んでいてもよく、拡散防止膜は白金を含んでいてもよく、電極膜は金を含んでいてもよく、はんだバリア膜は白金を含んでいてもよく、はんだ膜は金錫系はんだを含んでいてもよい。
【００１８】
この場合、上述のような材料は、それぞれの膜の材料として用いる場合に特に適しているため、サブマウントの信頼性を効果的に向上させることができる。
【００１９】
上記サブマウントにおいて、サブマウント基板は窒化アルミニウムを含んでいてもよい。
【００２０】
この場合、窒化アルミニウムは熱伝導率が高いため、放熱特性の優れたサブマウントを得ることができる。
【００２１】
上記サブマウントにおいて、はんだ膜の幅ＷSとほぼ垂直方向におけるはんだ膜の長さをＬS、半導体素子の幅ＷCとほぼ垂直方向における半導体素子の長さをＬCとした場合、Ｌ＝（ＬC−ＬS）という式で規定される評価値Ｌ（μｍ）と、はんだ膜の厚さｄとが、Ｌ＝−３０μｍの場合０．３≦ｄ≦１、−３０μｍ＜Ｌ≦３０μｍの場合０．３≦ｄ≦（７×Ｌ／１１０＋３２／１１）、３０μｍ＜Ｌ≦８０μｍの場合（３７×Ｌ／６００−１．５５）≦ｄ≦（７×Ｌ／１１０＋３２／１１）、８０μｍ＜Ｌ≦９０μｍの場合（３７×Ｌ／６００−１．５５）≦ｄ≦８、という関係を満たすように、はんだ膜の長さＬSおよび厚さｄが決定されていてもよい。
【００２２】
この場合、半導体素子をサブマウントに接合する際、はんだ膜の長さ方向における半導体素子の端部に、溶融したはんだ膜が必要以上に流入することを抑制できる。したがって、はんだ膜の長さ方向における半導体素子の端面上に溶融したはんだ膜の一部がはい上がるといった不良の発生確率を効果的に低減できる。また、半導体素子とサブマウントの接合強度不足や、半導体素子とサブマウント間の熱抵抗の増加に起因する不良の発生確率を低減できる。
【００２３】
上記サブマウントにおいて、評価値Ｌとはんだ膜の厚さｄとが、Ｌ＝−１０μｍの場合０．３≦ｄ≦１、−１０μｍ＜Ｌ≦２０μｍの場合０．３≦ｄ≦（Ｌ／１４＋１２／７）、２０μｍ＜Ｌ≦６０μｍの場合（３７×Ｌ／６００−１４／１５）≦ｄ≦（Ｌ／１４＋１２／７）、６０μｍ＜Ｌ≦８０μｍの場合（３７×Ｌ／６００−１４／１５）≦ｄ≦６、という関係を満たすように、はんだ膜の長さＬSおよび厚さｄが決定されていてもよい。
【００２４】
この場合、半導体素子とサブマウントとのはんだ膜による接合をより確実に行うことができる。また、はんだ膜の長さ方向における半導体素子の端面上に、溶融したはんだ膜の一部がはい上がるといった不良の発生確率をより効果的に低減できる。
【００２５】
本発明に従った上記サブマウントと、サブマウントのはんだ膜上に搭載された半導体素子とを備え、その半導体素子は半導体レーザ素子である。
【００２６】
このようにすれば、半導体レーザ素子の端面上にサブマウントのはんだ膜の一部がはい上がるといった不良の発生を抑制できる。このため、レーザの発振を確実に行なうことが可能な半導体装置を得ることができる。
【００２７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００２８】
（実施の形態１）
図１は、本発明による半導体装置の実施の形態１を示す断面模式図である。図１を参照して、本発明による半導体装置の実施の形態１を説明する。
【００２９】
図１に示すように、半導体装置１は、サブマウント３にガリウム砒素（ＧａＡｓ）半導体などを用いたレーザ素子２が搭載された構造を有している。また、本発明による半導体装置１においては、サブマウント３においてレーザ素子２が搭載された面とは反対側にヒートシンクが接続されていてもよい。
【００３０】
サブマウント３は、基板４と、この基板４の上部表面上に形成されたチタン（Ｔｉ）膜と白金（Ｐｔ）とからなるＴｉ／Ｐｔ積層膜５と、このＴｉ／Ｐｔ積層膜５上に形成された金（Ａｕ）膜６と、このＡｕ膜６上に形成されたはんだバリア膜７と、はんだバリア膜７とレーザ素子２との間を接合するはんだ８とからなる。Ａｕ膜６の上部表面においては、はんだバリア膜７と隣接する領域にボンディングパッド部９が形成されている。
【００３１】
はんだバリア膜７の幅は、レーザ素子２の幅よりも小さくなっている。そして、はんだ８の外周部１０は、はんだバリア膜７の上部表面および端面を覆うとともに、Ａｕ膜６の上部表面と接触している。はんだ８の外周部１０における端面１１は、Ａｕ膜６の表面に対して傾斜している。はんだバリア膜７を形成することにより、はんだ８が溶融した際、はんだバリア膜７下に位置するＡｕ膜６の材料の一部がはんだ８へ溶け込むといった問題の発生を抑制できる。なお、本発明においてはんだバリア膜７は形成しても、形成しなくてもよい。
【００３２】
図１に示した半導体装置では、後述する製造方法からもわかるように、レーザ素子２をサブマウント３に接続する際、レーザ素子２の幅よりはんだバリア膜７およびはんだ８の幅が狭くなっているので、レーザ素子２の端面上にはんだ８の一部がはい上がるといった現象の発生を抑制できる。このため、はんだ８のはい上がりに起因して、レーザ素子２においてレーザ光を発振できないといった不良の発生を抑制できる。
【００３３】
なお、図１に示した半導体装置１においては、サブマウント３を構成する基板４の材料として、セラミック、半導体、あるいは金属を用いてもよい。基板４を構成する材料としてのセラミックとしては、たとえば窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ3Ｎ4）などを主成分としたものを挙げることができる。また基板４を構成する材料としての半導体としては、たとえばシリコン（Ｓｉ）を挙げることができる。また基板４を構成する材料としての金属としては、たとえば銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）およびこれらを含む合金ならびに複合材料を用いることができる。
【００３４】
基板４としては、熱伝導率の高い材料を用いることが好ましい。基板４の熱伝導率としては、好ましくは１００Ｗ／ｍＫ以上であり、より好ましくは１７０Ｗ／ｍＫ以上である。また、基板４の熱膨張係数は、レーザ素子２を構成する材料の熱膨張係数に近似していることが好ましい。たとえば、レーザ素子２を構成する材料としてガリウム砒素（ＧａＡｓ）あるいはインジウムリン（ＩｎＰ）などを用いる場合、基板４の熱膨張係数として好ましくは１×１０-5／Ｋ以下であり、より好ましくは５×１０-6／Ｋ以下である。特に、基板４を構成する材料として窒化アルミニウムを用いれば、放熱性に優れたサブマウント３を実現できる。
【００３５】
基板４としてセラミックを用いた場合、基板４の上面とその上面に対向する下面との間を接続するようなスルーホールあるいはその内部に導体（ビアフィル）が充填されたビアホールが形成されていてもよい。ビアホールに充填される導体（ビアフィル）の主成分としては、望ましくは高融点金属、特にタングステン（Ｗ）やモリブデン（Ｍｏ）を用いることができる。なお、上述の導体としては、タングステンやモリブデンなどの金属導体にさらにチタン（Ｔｉ）などの遷移金属、あるいはガラス成分や基板４を形成する基材の材料（たとえば窒化アルミニウム（ＡｌＮ））が含まれていてもよい。
【００３６】
基板４の表面粗さはＲａで１μｍ以下であることが好ましく、より好ましくはＲａで０．１μｍ以下である。また、基板４の平面度は５μｍ以下であることが好ましく、より好ましくは１μｍ以下である。Ｒａが１μｍを超えるか、平面度が５μｍを超える場合、レーザ素子２の接合時にサブマウント３とレーザ素子２との間に隙間が発生し、レーザ素子２を冷却する効果が低下することがある。なお、平面度とは平面形体の幾何学的に正しい平面からの狂いの大きさをいい、ＪＩＳ規格（ＪＩＳＢ０６２１）に規定されている。
【００３７】
また、Ｔｉ／Ｐｔ積層膜５を構成するＴｉ膜（チタン（Ｔｉ）を含む膜）は、基板４の上部表面に接触するように形成された、基板４との密着性が良好な材料からなるいわゆる密着層である。この密着層を構成する材料としては、例えば上述したチタン（Ｔｉ）、さらにクロム（Ｃｒ）、ニッケルクロム合金（ＮｉＣｒ）、タンタル（Ｔａ）、およびこれらの化合物を用いることができる。
【００３８】
また、Ｔｉ／Ｐｔ積層膜５を構成する白金（Ｐｔ）膜は、Ｔｉ膜の上部表面上に形成されたいわゆる拡散防止層（拡散防止膜）である。拡散防止層の材料としては、例えば上述した白金（Ｐｔ）、さらにパラジウム（Ｐｄ）、ニッケルクロム合金（ＮｉＣｒ）、タングステンチタニウム（ＴｉＷ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などを用いることができる。また、Ａｕ膜６はいわゆる電極層であって、通常はＡｕを主成分とした膜が用いられる。
【００３９】
このように、基板４上に密着層（密着膜）や拡散防止層（拡散防止膜）を形成することにより、サブマウント３を用いた半導体装置１（図１参照）の信頼性を向上させることができる。また、上述したように密着層の材料としてチタンを用い、拡散防止層の材料として白金を用い、電極層（電極膜）の材料として金を用いれば、これらの材料は特に密着層、拡散防止層および電極層として優れた特性を発揮するので、信頼性の高い半導体装置１（図１参照）を得ることができる。
【００４０】
はんだバリア膜７の材料としては、白金（Ｐｔ）、ニッケルクロム合金（ＮｉＣｒ）、ニッケル（Ｎｉ）などを用いることができる。また、はんだ８の材料としては、金錫（ＡｕＳｎ）系はんだ、金ゲルマニウム（ＡｕＧｅ）系はんだ、鉛錫（ＰｂＳｎ）系はんだ、インジウム錫（ＩｎＳｎ）系はんだ、銀錫（ＡｇＳｎ）系はんだなどの合金はんだ、あるいはこれらの合金はんだもしくは上述の合金はんだを構成する金属の積層体を用いることができる。なお、はんだ８として金錫（ＡｕＳｎ）系はんだを用いる場合、その組成比としては金（Ａｕ）が６５質量％以上８５質量％以下あるいは金（Ａｕ）が５質量％以上２０質量％以下であることが好ましい。
【００４１】
なお、上述のＴｉ／Ｐｔ積層膜５、Ａｕ膜６、はんだバリア膜７およびはんだ８を、以下メタライズ層ともいう。そして、これらのメタライズ層の形成方法としては、従来用いられる成膜方法を適宜用いることができる。具体的には、上述のメタライズ層の形成方法としては、蒸着法、スパッタリング法などの薄膜形成方法、あるいはめっき法などを用いることができる。また、上述のＴｉ／Ｐｔ積層膜５、Ａｕ膜６、はんだバリア膜７およびはんだ８を、所定のパターンを有するように形成するパターニング方法としては、フォトリソグラフィ法、メタルマスク法などを用いることができる。
【００４２】
上述のＴｉ／Ｐｔ積層膜５を構成する密着層としてのチタン（Ｔｉ）膜の厚さは、好ましくは０．０１μｍ以上１．０μｍ以下である。Ｔｉ／Ｐｔ積層膜５を構成する拡散防止層としての白金（Ｐｔ）膜の厚さは、好ましくは０．０１μｍ以上１．５μｍ以下である。電極層としてのＡｕ膜６の厚さは、好ましくは０．１μｍ以上１０μｍ以下である。はんだバリア膜７の厚さは、好ましくは０．０１μｍ以上１．５μｍ以下である。はんだ８の厚さは、好ましくは０．１μｍ以上１０μｍ以下である。
【００４３】
レーザ素子２は、例えばＧａＡｓ半導体あるいはＩｎＰ半導体すなわちＩＩＩ−Ｖ族化合物半導体を用いたレーザ発光素子であってもよい。また、レーザ素子２は、上面発光型もしくは下面発光型のいずれでもよい。なお、下面発光型（レーザ素子２とはんだ８との接合部に対向する側面側においてレーザ素子２の発光部が形成されている方式）のレーザ素子２を用いた場合、発熱部である発光部が基板４により近い位置に配置されることから、半導体装置１の放熱性を向上させることができる。そして、このような下面発光型のレーザ素子２を用いた場合、従来の問題点として挙げたはんだ８のレーザ素子２側面へのはい上がりによる不良の発生確率が大きくなることから、本発明による効果が特に顕著である。
【００４４】
レーザ素子２の表面にはシリコン酸化膜（ＳｉＯ2）などの絶縁層および金（Ａｕ）などの電極層といったメタライズ層が形成される。電極層としての金（Ａｕ）層の厚さは、はんだ８との良好な濡れ性を確保するために０．１μｍ以上１０μｍ以下であることが好ましい。
【００４５】
なお、図１に示した半導体装置は、ヒートシンクにはんだなどを用いて接続されていてもよい。具体的には、基板４においてＴｉ／Ｐｔ積層膜５が形成された表面とは反対側に位置する裏面上に密着層や拡散防止層などを形成した後、基板４の裏面側にシート状のはんだを介してヒートシンクを配置する。ヒートシンクと基板４とは、基板４の裏面側に配置された上記はんだにより接続・固定される。なお、ヒートシンクと基板４とを接合するためのはんだについては、上記のようなシート状のはんだ（はんだ箔）を用いてもよいし、あらかじめヒートシンクの表面上にはんだを配置しておいてもよい。また、あらかじめ基板４の裏面の拡散防止層などのメタライズ層上にはんだ層を形成しておいてもよい。その場合は、レーザ素子２とヒートシンクとを同時に基板４に接合することが好ましい。
【００４６】
ヒートシンクの材料としては、たとえば金属あるいはセラミックなどを用いることができる。ヒートシンクを構成する金属としては、たとえば銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）およびこれらの金属を含む合金および複合材料を用いることができる。なお、ヒートシンクの表面にはニッケル（Ｎｉ）、金（Ａｕ）およびこれらの金属を含む膜を形成する表面処理を施すことが好ましい。表面処理の方法としては、蒸着法あるいはめっき法などを用いることができる。ヒートシンクの熱伝導率は高いことが好ましい。ヒートシンクの熱伝導率としては、好ましくは１００Ｗ／ｍＫ以上である。
【００４７】
図２は、図１に示した半導体装置の製造方法を説明するための断面模式図である。図２を参照して、図１に示した半導体装置の製造方法を説明する。
【００４８】
図２に示すように、レーザ素子２を搭載するためのサブマウント３を準備する。サブマウント３において、Ｔｉ／Ｐｔ積層膜５、Ａｕ膜６、はんだバリア膜７およびはんだ８を形成する方法は、従来の蒸着法、スパッタリング法あるいはめっき法などの成膜方法およびフォトリソグラフィ法あるいはメタルマスク法などのパターニング方法を用いることができる。
【００４９】
ただし、図２に示したサブマウント３では、はんだ８の幅ＷSが、レーザ素子２の幅ＷCよりも小さくなっている。はんだ８の厚さｄは、後述する所定の条件を満たすように決定されている。なお、図２に示したサブマウントにおいて、はんだ８の幅ＷSがレーザ素子２の幅ＷCより小さくなっていれば、はんだバリア膜７の幅がはんだ８の幅ＷS、あるいはレーザ素子２の幅ＷCより大きくなっていても小さくなっていてもよい。
【００５０】
このようなサブマウント３において、はんだ８を溶融した状態で、矢印１４に示すようにレーザ素子２をはんだ８上に搭載する。そして、はんだ８を冷却する。このようにして、図１に示すような半導体装置１を得ることができる。
【００５１】
ここで、本発明による半導体装置においては、サブマウント３に搭載されるレーザ素子２の平面形状とはんだ８の厚さｄ（図２参照）および平面形状とは以下に述べる条件を満足するように決定されている。図３は、図２の矢印４０側から見たレーザ素子２とはんだ８との平面形状を示す模式図である。図３に示すように、はんだ８の幅ＷSとレーザ素子２の幅ＷCとについて、ＷC−ＷS＝２Ｗという関係を満足する評価値Ｗを規定する。
【００５２】
上記評価値Ｗおよびはんだ８の厚さｄ（図２参照）は、図４に示すような関係を満足する。図４は、評価値Ｗまたは評価値Ｌとはんだ厚さｄとが満足すべき関係を表すグラフを示す図である。
【００５３】
図４を参照して、本発明による半導体装置１では、図４において、上記評価値Ｗとはんだ厚さｄとに基づいて点をプロットした場合、図４の領域Ａに示した領域内に当該点が位置することが好ましい。具体的には、評価値Ｗ（μｍ）とはんだ８の厚さｄ（μｍ）とが、Ｗ＝−３０μｍの場合０．３≦ｄ≦１、−３０μｍ＜Ｗ≦３０μｍの場合０．３≦ｄ≦（７×Ｗ／１１０＋３２／１１）、３０μｍ＜Ｗ≦８０μｍの場合（３７×Ｗ／６００−１．５５）≦ｄ≦（７×Ｗ／１１０＋３２／１１）、８０μｍ＜Ｗ≦９０μｍの場合（３７×Ｗ／６００−１．５５）≦ｄ≦８、という関係（図４の領域Ａとして示した領域内に上記点がプロットされるような関係）を満足するように、はんだ８の幅ＷSと厚さｄとが決定されていることが好ましい。
【００５４】
このようにすれば、図２に示したようにレーザ素子２をサブマウント３へとボンディングする際に、レーザ素子２とサブマウント３のはんだバリア膜７との間から余分なはんだ８がレーザ素子２の外側へはみ出すことを抑制できる。この結果、はんだ８の一部がレーザ素子２の端面上にはい上がるといった不良の発生確率を低減することができる。また、レーザ素子２とサブマウント３との接合強度不足やレーザ素子２とサブマウント３間の熱抵抗の増加に起因する不良の発生確率を低減できる。
【００５５】
また、より好ましくは、図４の領域Ｂに示した領域内に、上記点が位置するように、評価値Ｗ（すなわちはんだ８の幅ＷSとレーザ素子２の幅ＷC）とはんだ８の厚さｄとが決定される。具体的には、評価値Ｗとはんだ８の厚さｄとが、Ｗ＝−１０μｍの場合０．３≦ｄ≦１、−１０μｍ＜Ｗ≦２０μｍの場合０．３≦ｄ≦（Ｗ／１４＋１２／７）、２０μｍ＜Ｗ≦６０μｍの場合（３７×Ｗ／６００−１４／１５）≦ｄ≦（Ｗ／１４＋１２／７）、６０μｍ＜Ｗ≦８０μｍの場合（３７×Ｗ／６００−１４／１５）≦ｄ≦６、という関係を満たすように、はんだ８の幅ＷSおよび厚さｄが決定されていてもよい。
【００５６】
この場合、レーザ素子２とサブマウント３とのはんだ８による接合をより確実に行なうと同時に、レーザ素子２の端面上に溶融したはんだ８がはい上がるといった不良の発生確率をさらに低減できる。また、レーザ素子２とサブマウント３との接合強度不足やレーザ素子２とサブマウント３間の熱抵抗の増加に起因する不良の発生確率をさらに低減できる。したがって、レーザ発振を確実に行うことが可能な半導体装置１（図１参照）を得ることができる。
【００５７】
また、本発明による半導体装置では、図３に示すように、はんだ８の幅ＷSとほぼ垂直方向におけるはんだ８の長さをＬS、レーザ素子２の幅ＷCとほぼ垂直方向におけるレーザ素子２の長さをＬCとした場合、Ｌ＝（ＬC−ＬS）という関係を満足する評価値Ｌ（μｍ）を規定する。そして、本発明による半導体装置では、評価値Ｌとはんだ８の厚さｄとが、Ｌ＝−３０μｍの場合０．３≦ｄ≦１、−３０μｍ＜Ｌ≦３０μｍの場合０．３≦ｄ≦（７×Ｌ／１１０＋３２／１１）、３０μｍ＜Ｌ≦８０μｍの場合（３７×Ｌ／６００−１．５５）≦ｄ≦（７×Ｌ／１１０＋３２／１１）、８０μｍ＜Ｌ≦９０μｍの場合（３７×Ｌ／６００−１．５５）≦ｄ≦８、という関係（評価値Ｌとはんだ８の厚さｄとに基づいて点をプロットした場合、図４の領域Ａとして示した領域内にこの点がプロットされるような関係）を満たすように、はんだ８の長さＬSおよび厚さｄが決定されていることが好ましい。
【００５８】
この場合、半導体素子としてのレーザ素子２をサブマウント３に接合する際、はんだ８の長さＬS方向におけるレーザ素子２の端部に、溶融したはんだ８が必要以上に流入することを抑制できる。したがって、はんだ８の長さ方向におけるレーザ素子２の端面上に溶融したはんだ８の一部がはい上がるといった不良の発生確率を低減できる。また、レーザ素子２とサブマウント３との接合強度不足やレーザ素子２とサブマウント３間の熱抵抗の増加に起因する不良の発生確率を低減できる。
【００５９】
また、より好ましくは、上記評価値Ｌとはんだ厚さｄとにより決定される点が図４の領域Ｂに示した領域内に位置するように、評価値Ｌとはんだ厚さｄとが決定される。具体的には、評価値Ｌとはんだ８の厚さｄとが、Ｌ＝−１０μｍの場合０．３≦ｄ≦１、−１０μｍ＜Ｌ≦２０μｍの場合０．３≦ｄ≦（Ｌ／１４＋１２／７）、２０μｍ＜Ｌ≦６０μｍの場合（３７×Ｌ／６００−１４／１５）≦ｄ≦（Ｌ／１４＋１２／７）、６０μｍ＜Ｌ≦８０μｍの場合（３７×Ｌ／６００−１４／１５）≦ｄ≦６、という関係を満たすように、はんだ８の長さＬSおよび厚さｄが決定されていてもよい。
【００６０】
この場合、レーザ素子２とサブマウント３とのはんだ８による接合をより確実に行うことができる。また、はんだ８の長さ方向におけるレーザ素子２の端面上に、溶融したはんだ８の一部がはい上がるといった不良の発生確率をより効果的に低減できる。また、レーザ素子２とサブマウント３との接合強度不足やレーザ素子２とサブマウント３間の熱抵抗の増加に起因する不良の発生確率をさらに低減できる。
【００６１】
（実施の形態２）
図５は、本発明による半導体装置の実施の形態２を示す断面模式図である。図５の符号は図１のそれに対応する。図５を参照して、本発明による半導体装置の実施の形態２を説明する。
【００６２】
図５に示すように、半導体装置１は基本的には図１に示した半導体装置と同様の構造を備えるが、レーザ素子２とはんだバリア膜７およびはんだ８とのサイズ（幅）の比率が図１に示した半導体装置とは異なる。すなわち、レーザ素子２、はんだバリア膜７およびはんだ８は、それぞれ互いにほぼ等しい幅を有するように構成されている。この場合、後述するように評価値Ｗはゼロになるので、レーザ素子２を接合する前のはんだ８の厚さは、図４におけるＷ＝０の直線と領域Ａとの重なる数値範囲、より好ましくはＷ＝０の直線と領域Ｂとの重なる数値範囲内となるように決定される。
【００６３】
図６は、図５に示した半導体装置の製造方法を説明するための断面模式図である。図６を参照して、図５に示した半導体装置の製造方法を説明する。
【００６４】
図６に示すように、はんだ８の幅ＷSと、レーザ素子２の幅ＷCとは等しくなっている。そして、このときはんだ８の厚さｄは、評価値Ｗと厚さｄの値により位置が決まる点が図４に示したグラフの領域Ａ内にプロットされるように決定される。具体的には、はんだ８の厚さｄは、０．３μｍ以上２．９μｍ以下といった範囲の値となる。また、より好ましくは、図４において上記点が領域Ｂ内にプロットされるように、はんだ８の厚さｄは、０．３μｍ以上１．６μｍ以下であることが好ましい。このようにしても、本発明の実施の形態１による半導体装置と同様の効果を得ることができる。
【００６５】
（実施の形態３）
図７は、本発明による半導体装置の実施の形態３を示す断面模式図である。図７の符号は図１のそれに対応する。図７を参照して、本発明による半導体装置の実施の形態３を説明する。
【００６６】
図７に示すように、半導体装置１は基本的に図１に示した半導体装置と同様の構造を備えるが、はんだバリア膜７およびはんだ８の幅ＷSが、レーザ素子２の幅ＷCよりも広くなるとともに、はんだ８の厚さが図１に示した半導体装置のはんだ８の厚さより相対的に薄くなっている点が異なる。すなわち、サブマウント３にレーザ素子２を搭載する前のはんだ８の厚さｄ（図６参照）と、はんだ８の幅ＷSおよびレーザ素子２の幅ＷCとから決定される評価値Ｗとの関係が図４に示したグラフの領域Ａ内部、より好ましくは領域Ｂ内部にプロットされるような関係を満たしている限り、図７に示すようにはんだ８の幅ＷSがレーザ素子２のＷCよりも広くなってもよい。なお、図４に示した関係を満足するためには、はんだ８の幅ＷSの値は（レーザ素子２の幅ＷC＋６０μｍ）以下である必要がある。この場合も、本発明の実施の形態１と同様にレーザ素子２の端面上にはんだ８がはい上がることを抑制できる。
【００６７】
（実施の形態４）
図８は、本発明による半導体装置の実施の形態４を示す断面模式図である。図８の符号は図１のそれに対応する。図８を参照して、本発明による半導体装置の実施の形態４を説明する。
【００６８】
図８を参照して、半導体装置１は基本的に図１に示した半導体装置と同様の構造を備えるが、はんだ８の厚さが図１に示した半導体装置よりも相対的に薄くなっている。この場合も、図４に示した評価値Ｗとはんだ８の厚さｄ（図４参照）との関係を満足している限り、図１に示した半導体装置と同様にレーザ素子２の端面上にはんだ８がはい上がることを抑制できる。
【００６９】
すなわち、図９に示すように、レーザ素子２をサブマウント３上にボンディングする前段階において、はんだ８の厚さｄと、はんだ８の平面形状における幅ＷSとレーザ素子２の幅ＷCとから決定される評価値Ｗ（図４参照）との関係が、図４に示すような領域Ａ、より好ましくは領域Ｂ内にプロットされるような関係を満たす場合、図１に示した半導体装置と同様の効果を得ることができる。なお、図９は、図８に示した半導体装置の製造方法を説明するための断面模式図である。
【００７０】
また、図８に示した半導体装置１では、はんだ８の厚さが図１に示したはんだ８の厚さより薄くなっているため、はんだ８の端部がレーザ素子２の下部表面の端部にまで到達していない。このため、はんだ８がレーザ素子２の端面上にはい上がることをより確実に防止できる。
【００７１】
【実施例】
本発明の効果を確認するため、以下に示すような試料（本発明の実施例および比較例の試料）を作製し、それぞれの試料についてレーザ素子の側壁面上にはんだのはい上がりが発生しているかどうかを目視で確認する外観検査、および各試料が正常にレーザ光を発振するかどうかを確認する発光検査を行なった。
【００７２】
（実施例１）
本発明による半導体装置の実施例として、図１０に示したような半導体装置の試料を作製した。図１０は、本発明による半導体装置の実施例１の試料の構成を示す断面模式図である。また、図１１は、図１０に示した半導体装置の製造方法を説明するための断面模式図である。
【００７３】
図１０に示すように、半導体装置１は、レーザ素子２を搭載したサブマウント３がヒートシンク２２に接続された構造を備える。サブマウント３では、窒化アルミニウム（ＡｌＮ）焼結体からなる基板４の上部表面上に密着層としてのチタン（Ｔｉ）膜１８が形成されている。基板４のサイズとしては、たとえば幅が１．２ｍｍ、長さが１．５ｍｍ、厚さが０．３ｍｍである。また、Ｔｉ膜１８の厚さは０．１μｍである。このＴｉ膜１８上には拡散防止層としての白金（Ｐｔ）膜１９が形成されている。Ｐｔ膜１９の厚さは０．２μｍである。このＴｉ膜１８およびＰｔ膜１９からＴｉ／Ｐｔ積層膜５が構成される。このＰｔ膜１９上に電極層としてのＡｕ膜６が形成されている。Ａｕ膜６の厚さは０．６μｍである。このＡｕ膜６の上部表面上には白金（Ｐｔ）からなるはんだバリア膜７が形成されている。ここで、レーザ素子２の幅よりはんだバリア膜７の幅が狭く、はんだ８の厚みが充分厚い場合、図１０に示すようにはんだ８の外周部１０がはんだバリア膜７の端面上を覆うとともにＡｕ膜６の上部表面に接触してもよい。
【００７４】
なお、レーザ素子２の幅は０．３ｍｍ、長さは１．０ｍｍであり、Ａｕ膜６の幅は０．６ｍｍ、長さは１．３ｍｍである。また、後述する製造方法において示すように、レーザ素子２をサブマウント３に接合する前において、はんだ８の幅および長さは、後述する表２に示すように試料毎に適宜変更している。また、それぞれの試料について、はんだバリア膜７の幅および長さははんだ８の幅および長さと同様とした。
【００７５】
このはんだバリア膜７上にははんだ８が配置されている。はんだ８の厚さや平面形状は、後述するように試料により適宜変更される。レーザ素子２は、はんだ８によってサブマウント３に接着固定されている。レーザ素子２としては、ＧａＡｓチップを用いた半導体レーザ素子を用いる。
【００７６】
基板４において、Ｔｉ膜１８が形成された上部表面とは反対側に位置する下部表面上にはＴｉ／Ｐｔ／Ａｕ積層膜２０が形成されている。具体的には、基板４の下部表面上に厚さ０．１μｍのチタン（Ｔｉ）膜が形成され、このＴｉ膜上に厚さ０．２μｍの白金（Ｐｔ）膜が形成され、さらにこのＰｔ膜上に厚さ０．６μｍの金（Ａｕ）膜が形成されている。そして、このＴｉ／Ｐｔ／Ａｕ積層膜２０の、基板４に対向する面とは反対側の表面上（Ａｕ膜上）にはんだ２１が配置されている。サブマウント３下には、はんだ２１を介してヒートシンク２２が配置されている。ヒートシンク２２のサイズは、幅が２ｍｍ、長さが６ｍｍ、厚さが１．５ｍｍである。はんだ２１は、ヒートシンク２２とサブマウント３とを接着固定するために用いられる。
【００７７】
ヒートシンク２２の材料としては銅タングステン（ＣｕＷ）合金が用いられる。レーザ素子２としては、ガリウムヒ素（ＧａＡｓ）半導体を用いたレーザ素子が用いられる。また、はんだ８の組成としては、金：錫＝８０：２０（質量比）という組成比の金錫系はんだ材が用いられる。
【００７８】
図１０に示した半導体装置は、基本的に以下に示す表１に示した工程を実施することにより製造することができる。
【００７９】
【表１】
0003779218.tif 000002
【００８０】
表１および図１１を参照して、図１０に示した半導体装置の製造方法を説明する。
【００８１】
図１０に示した半導体装置の製造方法では、まず第１工程として基板製造工程（表１参照）を実施する。基板のサイズとしては、たとえば幅を５０ｍｍ、長さを５０ｍｍ、厚さを０．４ｍｍとすることができる。このように、サブマウント３（図１１参照）の基板４よりサイズの大きな基板を準備して、その基板の表面に必要な構造を形成し、当該基板を後述する切断工程（表１参照）で切断、分割することにより、サブマウント３（図１１参照）を得ることができる。サブマウント３の基板４（図１１参照）となるべき基板は、通常の基板製造方法に基づいて作製される。基板４の材料としては窒化アルミニウム（ＡｌＮ）焼結体（表１参照）を用いる。窒化アルミニウム焼結体のようなセラミックからなる基板４の製造方法としては、通常のセラミック構造体の製造方法を適用することができる。なお、基板４の材料としては窒化アルミニウム以外のセラミックス、あるいは半導体基板あるいは金属基板を用いてもよい。
【００８２】
次に、第２工程として、第１工程である基板製造工程において製造した窒化アルミニウム焼結体からなる基板の表面を研磨する平面研磨工程（表１参照）を実施する。ここで、基板４（図１１参照）となるべき窒化アルミニウム基板の表面粗さがＲａで０．０５μｍとなるまで研磨を行なう。この研磨工程における研磨方法としては、通常用いられる研磨方法を適用することができる。たとえば、研磨方法として、研削盤による研磨、サンドブラスト、サンドペーパーや砥粒による研磨などの研磨方法を用いることができる。
【００８３】
次に、密着層としてのＴｉ膜１８（図１１参照）、拡散防止層としてのＰｔ膜１９（図１１参照）および電極層としてのＡｕ膜６（図１１参照）を所定のパターンで形成するため、第３工程としてパターニング工程（表１参照）を行なう。このパターニング工程においては、フォトリソグラフィ法を用いて、Ｔｉ膜１８、Ｐｔ膜１９およびＡｕ膜６が形成されるべき領域以外の領域について、基板表面にレジスト膜を形成する。
【００８４】
次に、第４工程として、密着層蒸着工程を実施する。具体的には、密着層としてのＴｉ膜１８（図１１参照）となるべきＴｉ膜を基板表面に蒸着する。このとき形成されるＴｉ膜の厚さはたとえば０．１μｍとすることができる。なお、密着層としては、Ｔｉ以外にクロム、ニッケルクロム、タンタルおよびこれらの化合物を用いることができる。また、密着層（Ｔｉ膜１８）の厚さとしては、０．０１μｍ以上１．０μｍ以下とすることが好ましい。
【００８５】
次に、第５工程として、密着層としてのＴｉ膜１８（図１１参照）となるべきＴｉ膜上に、拡散防止層としてのＰｔ膜１９（図１１参照）となるべきＰｔ膜を形成する拡散防止層蒸着工程を実施する（表１参照）。Ｐｔ膜の厚さとしては、たとえば０．２μｍという値を用いることができる。なお、拡散防止層としては、上述のＰｔ以外に、パラジウム、ニッケルクロム、タングステンチタニウム、ニッケル、モリブデンなどを用いることができる。また、拡散防止層（Ｐｔ膜１９）の厚さとしては０．０１μｍ以上１．５μｍ以下であることが好ましい。
【００８６】
次に、第６工程として、電極層としてのＡｕ膜６（図１１参照）となるべきＡｕ膜を形成する電極層蒸着工程を実施する（表１参照）。Ａｕ膜の厚さとしては、たとえば０．６μｍとすることができる。電極層（Ａｕ膜６）の厚さは、好ましくは０．１μｍ以上１０μｍ以下である。なお、密着層としてのＴｉ膜１８、拡散防止層としてのＰｔ膜１９および電極層としてのＡｕ膜６（図１１参照）を形成する方法としては、蒸着以外のスパッタリングやめっき法など通常の成膜方法を適用することができる。
【００８７】
そして、第３工程のパターニング工程において形成したレジスト膜を、レジスト剥離液によって除去することにより、そのレジスト膜上に位置していたＴｉ膜、Ｐｔ膜およびＡｕ膜の一部分をレジスト膜とともに除去する第７工程としてのリフトオフ工程を実施する（表１）。この結果、基板上に所定のパターンを有するＴｉ膜１８、Ｐｔ膜１９およびＡｕ膜６（図１１参照）を形成することができる。
【００８８】
次に、第８工程として、基板４の裏面上にＴｉ／Ｐｔ／Ａｕ積層膜２０（図１１参照）を形成する裏面蒸着工程を実施する（表１参照）。ここで、Ｔｉ／Ｐｔ／Ａｕ積層膜を構成するＴｉ膜の厚さは０．１μｍ、Ｐｔ膜の厚さは０．２μｍ、Ａｕ膜の厚さは０．６μｍとする。なお、Ｔｉ／Ｐｔ／Ａｕ積層膜２０におけるＴｉ膜としては、上記第４工程の密着層蒸着工程において形成される密着層と同様の材料を用いることができるとともに、その厚さを０．０１μｍ以上１．０μｍ以下とすることが好ましい。また、Ｔｉ／Ｐｔ／Ａｕ積層膜２０におけるＰｔ膜としては、上述の拡散防止層として用いる材料と同様の材料を用いることができるとともに、その厚さを０．０１μｍ以上１．５μｍ以下とすることができる。Ｔｉ／Ｐｔ／Ａｕ積層膜２０におけるＡｕ膜については、上述の電極層と同様にその厚さを０．１μｍ以上１０μｍ以下とすることができる。
【００８９】
また、第８工程としての裏面蒸着工程においては、第３工程から第７工程（表１参照）と同様の工程を実施してもよい。すなわち、基板４の裏面側に所定のパターンを有するＴｉ／Ｐｔ／Ａｕ積層膜２０を形成する場合は、Ｔｉ膜１８、Ｐｔ膜１９およびＡｕ膜６を形成した場合と同様に予めフォトリソグラフィ法を用いてパターンを有するレジスト膜を基板４の裏面上に形成しておき、さらにＴｉ／Ｐｔ／Ａｕ積層膜２０となるべき膜を形成した後、上述のレジスト膜を除去するリフトオフ工程を実施してもよい。また、所定のパターンを有するＴｉ／Ｐｔ／Ａｕ積層膜２０を形成するため、メタルマスク法を用いてもよい。
【００９０】
次に、第９工程としてはんだバリア膜７（図１１参照）を形成するはんだバリア層形成工程を実施する（表１参照）。ここでは、メタルマスク法を用いて、Ａｕ膜６（図１１参照）上に白金（Ｐｔ）からなるはんだバリア膜７を形成する。はんだバリア膜７の厚さは０．２μｍとする。なお、はんだバリア膜７の材料としては、白金以外にニッケルクロム、ニッケルなどを用いることができる。また、はんだバリア膜７の厚さは０．０１μｍ以上１．５μｍ以下とすることが好ましい。
【００９１】
また、はんだバリア膜７を形成する方法として、上述のようなメタルマスク法ではなく、表１の第３工程から第７工程に示したようなフォトリソグラフィ法を用いたパターニング方法、あるいは他の方法を用いもよい。このようにしても、所定のパターンを有するはんだバリア膜７を形成することができる。
【００９２】
次に、第１０工程として、はんだバリア膜７上にはんだ８を形成するはんだ層形成工程（表１参照）を実施する。このとき、試料によりはんだ８の幅ＷSや厚さｄ（図１１参照）を、試料により適宜変更する。また、はんだ８としては金錫（ＡｕＳｎ）系はんだを用い、その組成はＡｕ：Ｓｎ＝８０：２０（質量比）とした。なお、はんだ８を構成する材料としては、上述のようなＡｕＳｎ系はんだ以外にも、ＡｕＧｅ系はんだ、ＰｂＳｎ系はんだ、ＩｎＳｎ系はんだ、ＡｇＳｎ系はんだあるいはこれらの積層物を用いることができる。また、はんだ８（図１１参照）の厚さｄ（図１１参照）としては０．１μｍ以上１０μｍ以下とすることができる。
【００９３】
なお、所定のパターンを有するはんだ８の形成方法としては、メタルマスク法あるいは表１の本発明による半導体装置の製造方法の第３工程から第７工程に示したようなフォトリソグラフィ法を用いてもよい。
【００９４】
次に、上述のように第１工程で準備した基板の表面に所定の構造が形成された後、その基板を切断する切断工程（表１参照）を実施する。この結果、図１１に示すサブマウント３を得ることができる。
【００９５】
次に、第１２工程として、レーザ素子の接合工程を実施する（表１参照）。具体的には、図１１に示すように、加熱により溶融したはんだ８の上に、矢印１４に示すようにレーザ素子２を配置する。このようにして、ＧａＡｓを用いたチップであるレーザ素子２をはんだ８によってサブマウント３に接合する。
【００９６】
なお、レーザ素子２としては、ＧａＡｓを用いた素子あるいはＩｎＰを用いたレーザ素子であってもよく、その表面に絶縁層および電極層などのメタライズ層が形成されていてもよい。
【００９７】
そして、レーザ素子２をサブマウント３にボンディングした後、第１３工程として、レーザ素子２を実装したサブマウント３をヒートシンク２２（図１１参照）に接合する工程およびワイヤボンド工程（表１参照）を実施する。具体的には、サブマウント３とヒートシンク２２との間にシート状のはんだ２１を配置する。そして、サブマウント３に対して、ヒートシンク２２を矢印２３に示す方向に相対的に移動させるとともに、はんだ２１を溶融する。このようにして、サブマウント３とヒートシンク２２とをはんだ２１により接合する。また、レーザ素子２の表面に形成された電極などについて金（Ａｕ）線をワイヤボンディングする。この結果、図１０に示したような半導体装置の試料を得ることができる。
【００９８】
ヒートシンク２２の材料としてはＣｕＷ合金を用いる。なお、ヒートシンク２２の材料としてはＣｕＷ合金以外に、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）およびこれらの金属の合金や複合材料を用いることができる。
【００９９】
はんだ２１については、上述のようにシート状のはんだをサブマウント３とヒートシンク２２との間に配置してもよいし、はんだ２１を予めヒートシンク２２の上部表面に配置してもよい。また、はんだ２１をサブマウント３のＴｉ／Ｐｔ／Ａｕ積層膜２０の下部表面上に配置してもよい。
【０１００】
はんだ２１と接合されるヒートシンク２２の表面には、ニッケル（Ｎｉ）膜および金（Ａｕ）膜からなる積層膜を形成しておくことが好ましい。このような積層膜を形成するのは、ヒートシンク２２の表面におけるはんだ２１の濡れ性を向上させるためである。
【０１０１】
このような製造方法に基づいて、本発明の実施例の試料を作成した。また、はんだ８の厚さｄと評価値Ｗとの関係が図４に示した領域Ａに入らない、比較例としての試料も同様の工程により作成した。この結果、以下の表２に示すように２３種類の試料（試料ＩＤ１〜２３）を得た。なお、試料ＩＤ１〜２３のそれぞれについては、同様の構造を備える試料を２０個ずつ作製した。そして、試料ＩＤ１〜試料ＩＤ２３のそれぞれについて、外観検査および発光検査を行なった。その結果も表２に示されている。
【０１０２】
【表２】
0003779218.tif 000003
【０１０３】
表２において、ＬC、ＬS、ＷC、ＷS、ｄ、Ｗの欄は、それぞれレーザ素子２の長さ（図３参照）、はんだ８の長さ（図３参照）、レーザ素子２の幅（図１１参照）、はんだ８の幅（図１１参照）、はんだ８の厚さ（図１１参照）、評価値を示している。また、表２において、外観良品の欄は、外観検査の結果を示しており、たとえば試料ＩＤ１についての外観良品の欄の２０／２０という記載は、２０個の試料のうち２０個の試料（すなわちすべての試料）について、レーザ素子２の端面上にはんだ８（図１０参照）がはい上がった不良部が発見されなかったことを示している。また、試料ＩＤ６についての外観良品の欄の１１／２０とは、２０個の試料のうち、１１個についてはレーザ素子２の端面上にはんだ８がはい上がる不良は発生していなかったが、残りの９個の試料については、レーザ素子２の端面上へのはんだ８のはい上がりが発生していたことを示している。
【０１０４】
また、表２における発光良品の欄の記載は、それぞれの試料についてレーザ発振を確認できたかどうかを示しており、たとえば試料ＩＤ１についての発光良品の欄の１９／２０という記載は、２０個の試料のうち１９個についてレーザ光の発振を確認できたことを示している。
【０１０５】
表２からもわかるように、本発明の実施例の試料においては、比較例よりも高い確率でレーザ光の発振を行なうことができる正常な半導体装置を得られることがわかる。
【０１０６】
（実施例２）
本発明の効果を確認するため、以下の表３に示すように試料ＩＤ２４〜４８の試料を準備した。なお、試料ＩＤ２４〜４８のそれぞれについて、各２０個ずつ半導体装置の試料を作製した。そして、それぞれのすべての試料について、外観検査および発光検査を行なった。その結果を表３に示す。なお、試料ＩＤ２４〜４８の製造方法は、表１に示すように、基本的には実施例１の試料の製造方法と同様であり、その構造も図１０に示した半導体装置とほぼ同様である。ただし、実施例２においては、はんだ８（図１０参照）の組成をＡｕ：Ｓｎ＝１０：９０（質量比）とした。また、試料ＩＤ４７は、基板の平面研磨工程において、窒化アルミニウム基板の表面粗さをＲａで０．５μｍとしたものであり、試料ＩＤ４８は、比較例として、同じく表面粗さをＲａで１．５μｍとしたものである。
【０１０７】
【表３】
0003779218.tif 000004
【０１０８】
表３の記載項目は、基本的に表２と同様である。表３からも分かるように、本発明の実施例の方が比較例よりも高い確率で良品（レーザ光の発振を正常に行うことができる半導体装置）を得ることがわかる。
【０１０９】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１１０】
【発明の効果】
このように、本発明によれば、レーザ素子におけるレーザ光の発光を確実に行うことが可能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】  本発明による半導体装置の実施の形態１を示す断面模式図である。
【図２】  図１に示した半導体装置の製造方法を説明するための断面模式図である。
【図３】  図２の矢印４０側から見たレーザ素子とはんだとの平面形状を示す模式図である。
【図４】  評価値Ｗまたは評価値Ｌとはんだ厚さｄとが満足すべき関係を表すグラフを示す図である。
【図５】  本発明による半導体装置の実施の形態２を示す断面模式図である。
【図６】  図５に示した半導体装置の製造方法を説明するための断面模式図である。
【図７】  本発明による半導体装置の実施の形態３を示す断面模式図である。
【図８】  本発明による半導体装置の実施の形態４を示す断面模式図である。
【図９】  図８に示した半導体装置の製造方法を説明するための断面模式図である。
【図１０】  本発明による半導体装置の実施例１の試料の構成を示す断面模式図である。
【図１１】  図１０に示した半導体装置の製造方法を説明するための断面模式図である。
【図１２】  従来の半導体装置の製造方法を説明するための断面模式図である。
【図１３】  従来の半導体装置の問題点を説明するための断面模式図である。
【符号の説明】
１  半導体装置、２  レーザ素子、３  サブマウント、４  基板、５  Ｔｉ／Ｐｔ積層膜、６  Ａｕ膜、７  はんだバリア膜、８，２１  はんだ、９  ボンディングパッド部、１０  外周部、１１  端面、１４，２３，４０  矢印、１８  Ｔｉ膜、１９  Ｐｔ膜、２０  Ｔｉ／Ｐｔ／Ａｕ積層膜、２２  ヒートシンク。
【図１】
0003779218.tif 000005
【図２】
0003779218.tif 000006
【図３】
0003779218.tif 000007
【図４】
0003779218.tif 000008
【図５】
0003779218.tif 000009
【図６】
0003779218.tif 000010
【図７】
0003779218.tif 000011
【図８】
0003779218.tif 000012
【図９】
0003779218.tif 000013
【図１０】
0003779218.tif 000014
【図１１】
0003779218.tif 000015
【図１２】
0003779218.tif 000016
【図１３】
0003779218.tif 000017