(57)【要約】  トレンチゲート型のＩＧＢＴであって、第１導電型の第１半導体領域（１０）と、第１半導体領域（１０）の主面に配置された、第１半導体領域（１０）よりも不純物濃度の高い第１導電型の第２半導体領域（２０）と、第２半導体領域（２０）の上面に配置され、膜厚方向に沿って複数のピークを有する不純物濃度プロファイルで不純物が添加された第２導電型の第３半導体領域（３０）と、第３半導体領域（３０）の上面に配置された第１導電型の第４半導体領域（４０）を備える。
2020075248.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域の一方の主面から不純物を注入し、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域を形成する工程と、
膜厚方向に沿った不純物濃度プロファイルが複数のピークを有する第２導電型の第３半導体領域を前記第２半導体領域の上に形成する工程と、
前記第３半導体領域の上面に第１導電型の第４半導体領域を形成する工程と、
前記第４半導体領域から延伸して前記第３半導体領域を貫通する溝の内壁に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記第３半導体領域の側面に対向するように前記溝の内部に制御電極を形成する工程と、
前記第１半導体領域の他方の主面に、前記第１半導体領域よりも不純物濃度の高い第１導電型の第５半導体領域を形成する工程と、
前記第５半導体領域を介して前記第１半導体領域の前記他方の主面に第２導電型の第６半導体領域を形成する工程と
を含み、
前記第３半導体領域を形成する工程が、前記第１半導体領域の異なる深さに第２導電型の不純物を複数回にわたって注入する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第３半導体領域に第２導電型の不純物を注入する深さの間隔を、前記溝に沿った前記第２半導体領域の膜厚よりも短くすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記溝に沿った前記第３半導体領域の膜厚を、前記溝に沿った前記第２半導体領域の膜厚よりも厚くすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第３半導体領域の前記溝に沿った前記不純物濃度プロファイルを、前記第２半導体領域に近い側の前記ピークの不純物濃度が、前記第４半導体領域に近い側の前記ピークの不純物濃度よりも高いように、前記第３半導体領域を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２半導体領域に注入した第１導電型の不純物の拡散、前記第３半導体領域に注入した第２導電型の不純物の拡散、及び前記第４半導体領域に注入した第１導電型の不純物の拡散を個別に行わず、１回の加熱工程によって前記第２半導体領域、前記第３半導体領域及び前記第４半導体領域における不純物の拡散を同時に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
第１導電型の第１半導体領域と、
前記第１半導体領域の第１主面に配置された、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
前記第２半導体領域の上面に配置され、膜厚方向に沿って複数のピークを有する不純物濃度プロファイルで不純物が添加された第２導電型の第３半導体領域と、
前記第３半導体領域の上面に配置された第１導電型の第４半導体領域と、
前記第４半導体領域の上面から延伸して前記第３半導体領域を貫通する溝の内壁に配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第３半導体領域の側面に対向するように前記溝の内部に配置された制御電極と、
前記第１主面に対向する前記第１半導体領域の第２主面に配置された、前記第１半導体領域よりも不純物濃度の高い第１導電型の第５半導体領域と、
前記第５半導体領域を介して前記第１半導体領域の前記第２主面に配置された第２導電型の第６半導体領域と
を備えることを特徴とする半導体装置。
【請求項７】
前記溝に沿った前記第３半導体領域の膜厚が、前記溝に沿った前記第２半導体領域の膜厚よりも厚いことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第３半導体領域の前記溝に沿った前記不純物濃度プロファイルにおける極小値から１つの前記ピークを挟んだ隣の極小値までを不純物濃度の凸状領域としたときに、前記不純物濃度プロファイルに含まれる複数の前記凸状領域の膜厚方向のそれぞれの幅が、前記溝に沿った前記第２半導体領域の膜厚よりも短いことを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記第３半導体領域の前記溝に沿った前記不純物濃度プロファイルにおいて、前記第２半導体領域に近い側の前記ピークの不純物濃度が、前記第４半導体領域に近い側の前記ピークの不純物濃度よりも高いことを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記溝に沿った前記第２半導体領域の膜厚が１μｍ未満であることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ベース領域に隣接するキャリア蓄積層を有する半導体装置に関する。
【背景技術】
【０００２】
大電流のスイッチング動作を行うスイッチング素子（パワー半導体素子）として、高い入力インピーダンスと低いオン抵抗を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が使用されている。ＩＧＢＴは、例えばモータ駆動回路などで使用されている。【０００３】
ＩＧＢＴには、ベース領域とドリフト領域の間に、ドリフト領域よりも不純物濃度が高いキャリア蓄積層を配置した構成を採用可能である（特許文献１参照。）。この構成により、ドリフト領域に正孔が蓄積され、正孔がコレクタ領域からエミッタ領域に到達することが妨げられる。このため、半導体装置のオン抵抗を低減できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３１６４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、キャリア蓄積層を形成した後にベース領域を形成する際にキャリア蓄積層の不純物も拡散してしまう問題があった。これにより、キャリア蓄積層の不純物濃度が低下する。その結果、ドリフト領域での正孔の蓄積量が十分に高めることができず、オン抵抗の低減が抑制されてしまう。【０００６】
上記問題点に鑑み、本発明は、製造過程におけるキャリア蓄積層の不純物濃度の低下を抑制できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１導電型の第１半導体領域の一方の主面から不純物を注入して第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域を形成する工程と、第１半導体領域の異なる深さに不純物を複数回にわたって注入することにより膜厚方向に沿った不純物濃度プロファイルが複数のピークを有する第２導電型の第３半導体領域を第２半導体領域の上に形成する工程と、第３半導体領域の上面に第１導電型の第４半導体領域を形成する工程を含む半導体装置の製造方法が提供される。【０００８】
本発明の他の態様によれば、第１導電型の第１半導体領域と、第１半導体領域の第１主面に配置された、第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、第２半導体領域の上面に配置され、膜厚方向に沿って複数のピークを有する不純物濃度プロファイルで不純物が添加された第２導電型の第３半導体領域と、第３半導体領域の上面に配置された第１導電型の第４半導体領域を備える半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、製造過程におけるキャリア蓄積層の不純物濃度の低下を抑制できる半導体装置及び半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体装置の不純物濃度プロファイルの例を示すグラフである。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その５）。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その６）。
【図９】本発明の実施形態の変形例に係る半導体装置の不純物濃度プロファイルの例を示すグラフである。
【図１０】本発明の実施形態の変形例に係る半導体装置のチャネル領域を移動する電子の例を示す模式図である。
【図１１】チャネル領域を移動する電子の他の例を示す模式図である。
【図１２】本発明のその他の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。
【００１３】
本発明の実施形態に係る半導体装置は、図１に示すように、第１導電型の第１半導体領域（ドリフト領域１０）の第１主面１１に、第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域（キャリア蓄積層２０）が配置されている。第２半導体領域の上に第２導電型の第３半導体領域（ベース領域３０）が配置され、第３半導体領域の上面に第１導電型の第４半導体領域（エミッタ領域４０）が配置されている。ベース領域３０には、膜厚方向に沿って複数のピークを有する不純物濃度プロファイルで不純物が添加されている。
【００１４】
図１に示した半導体装置はトレンチゲート型のＩＧＢＴであり、エミッタ領域４０の上面から延伸してエミッタ領域４０、ベース領域３０及びキャリア蓄積層２０を貫通する溝が形成され、溝の内壁にゲート絶縁膜７０が配置されている。ゲート絶縁膜７０を介してベース領域３０の側面に対向するように、溝の内部に制御電極（ゲート電極８０）が配置されている。ゲート絶縁膜７０を介してゲート電極８０と対向するベース領域３０の表面が、チャネルの形成されるチャネル領域である。図１に示した実施形態では、キャリア蓄積層２０を貫通した溝の先端が、ドリフト領域１０に達している。
【００１５】
第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｎ型、第２導電型がｐ型の場合を例示的に説明する。
【００１６】
第１主面１１に対向するドリフト領域１０の第２主面１２に、ドリフト領域１０よりも不純物濃度の高い第１導電型の第５半導体領域（フィールドストップ領域５０）が配置されている。そして、フィールドストップ領域５０を介してドリフト領域１０の第２主面１２に、第２導電型の第６半導体領域（コレクタ領域６０）が配置されている。フィールドストップ領域５０によって、オフ状態でベース領域３０の下面から延伸する空乏層がコレクタ領域６０に達することが抑制される。フィールドストップ領域５０に接続する一方の主面と対向するコレクタ領域６０の他方の主面には、コレクタ領域６０と電気的に接続するコレクタ電極２２０が配置されている。
【００１７】
ゲート電極８０の上方には、ベース領域３０及びベース領域３０の上面に選択的に配置されたエミッタ領域４０と電気的に接続するエミッタ電極２１０が配置されている。エミッタ電極２１０は層間絶縁膜９０の上に配置され、層間絶縁膜９０に設けた開口部を介して、エミッタ電極２１０がベース領域３０とエミッタ領域４０に接続する。層間絶縁膜９０によって、ゲート電極８０とエミッタ電極２１０とは電気的に絶縁されている。
【００１８】
ここで、図１に示した半導体装置の動作について説明する。エミッタ電極２１０とコレクタ電極２２０の間に所定のコレクタ電圧を印加し、エミッタ電極２１０とゲート電極８０の間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ〜２０Ｖ程度である。このようにして半導体装置をオン状態にすると、チャネル領域がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極２１０から電子がドリフト領域１０に注入される。また、コレクタ領域６０とドリフト領域１０との間が順バイアスされ、コレクタ電極２２０からコレクタ領域６０を経由して正孔（ホール）がドリフト領域１０、キャリア蓄積層２０、ベース領域３０の順に移動する。更に電流を増やしていくと、コレクタ領域６０からの正孔が増加し、ドリフト領域１０に正孔が蓄積される。その結果、伝導度変調によってオン抵抗が低下する。
【００１９】
半導体装置をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低く制御する。例えば、ゲート電圧を、エミッタ電圧と同じ電位又は負電位となるようにする。これにより、ベース領域３０のチャネルが消滅して、エミッタ電極２１０からドリフト領域１０への電子の注入が停止する。コレクタ電極２２０の電位がエミッタ電極２１０よりも高いので、ベース領域３０とキャリア蓄積層２０との界面から空乏層が広がっていくと共に、ドリフト領域１０に蓄積された正孔はエミッタ電極２１０に抜けていく。このとき、正孔は、溝と溝の間の半導体領域を通過して移動する。つまり、溝間の領域が正孔の吸い出し口である。
【００２０】
図１に示した半導体装置では、ドリフト領域１０よりも不純物濃度の高いキャリア蓄積層２０をドリフト領域１０とベース領域３０との間に配置することにより、オン状態でキャリア蓄積層２０からドリフト領域１０に向かう電界が発生する。これにより、ドリフト領域１０とキャリア蓄積層２０との界面の近傍において、ドリフト領域１０に正孔が蓄積される。このため、キャリア蓄積層２０が配置されない場合と比較して、より多くの正孔が蓄積される。その結果、半導体装置のオン抵抗をより低下させることができる。
【００２１】
なお、キャリア蓄積層２０の不純物濃度を高くしすぎると、オフ状態においてベース領域３０とキャリア蓄積層２０との界面のＰＮ接合から生じる空乏層の広がりが抑制される。その結果、半導体装置の耐圧が低下する。したがって、キャリア蓄積層２０の不純物濃度は、ドリフト領域１０の不純物濃度よりも高く、且つ、ベース領域３０の不純物濃度よりも低いことが好ましい。
【００２２】
ところで、キャリア蓄積層２０の不純物濃度が低くなると、ドリフト領域１０での正孔の蓄積量が十分に増加せず、オン抵抗の低減が抑制されてしまう。即ち、キャリア蓄積層２０を形成した後に、ベース領域３０に注入した不純物を拡散するための加熱工程（以下において、「ベースアニール」という。）を実施すると、ベースアニールの時間が長いほど、キャリア蓄積層２０の不純物が多く拡散してしまう。そして、キャリア蓄積層２０の不純物濃度が低下する。例えば、キャリア蓄積層２０を半導体表面側に不純物を注入して拡散により形成した後、ベース領域３０を半導体表面側から不純物を注入して拡散により形成する場合、拡散したキャリア蓄積層２０の不純物がベース領域３０の不純物と打ち消しあうことにより、キャリア蓄積層２０の不純物濃度が低下する。
【００２３】
これに対し、実施形態に係る半導体装置は、異なる深さに第２導電型の不純物を複数回にわたって注入することにより、ベース領域３０を形成する。このため、チャネル領域が所定の長さになるようにベース領域３０の溝に沿った膜厚を形成するために必要な拡散を、実施形態に係る半導体装置では短時間で行うことができる。つまり、ベースアニールの時間を、１回の不純物の注入によりベース領域３０を形成する場合に比べて、実施形態に係る半導体装置では短縮できる。したがって、図１に示した半導体装置によれば、キャリア蓄積層２０の不純物の拡散が抑制され、オン抵抗を低減できる。そして、異なる深さに不純物を複数回にわたって注入することにより、ベース領域３０の不純物濃度プロファイルは、膜厚方向に沿って複数の不純物濃度のピークを有する。
【００２４】
例えば、膜厚が２．５μｍ程度のベース領域３０を形成するためのベースアニールの時間は、不純物の注入が１回の場合には２〜３時間が必要である。これに対し、異なる深さに２回の不純物を注入した場合には、ベースアニールの時間は数十秒である。このため、実施形態に係る半導体装置では、ベースアニールに起因するキャリア蓄積層２０の不純物濃度の低下を抑制できる。
【００２５】
図２に、図１に示した半導体装置の不純物濃度プロファイルの例を示す。図２は、２回の不純物の注入によってベース領域３０を形成する例である。不純物濃度プロファイルの横軸が不純物濃度であり、縦軸がエミッタ領域４０の上面を基準位置０とする膜厚方向の深さである。
【００２６】
図２に示した不純物濃度プロファイルにおいて、深さｔ１はドリフト領域１０とキャリア蓄積層２０との境界の位置であり、深さｔ２はキャリア蓄積層２０とベース領域３０との境界の位置である。深さｔ３は、ベース領域３０を形成するために１回目に注入された不純物が拡散された第１ベース領域３１と、２回目に注入された不純物が拡散された第２ベース領域３２との境界の位置である。深さｔ４は、ベース領域３０とエミッタ領域４０との境界の位置である。例えば、キャリア蓄積層２０の膜厚は１μｍ程度、ベース領域３０の膜厚は２．５μｍ程度、エミッタ領域４０の膜厚は０．５μｍ程度である。このとき、深さｔ１は４μｍ程度、深さｔ２は３μｍ程度、深さｔ４は０．５μｍ程度である。深さｔ３は、深さｔ２と深さｔ４の中間程度である。
【００２７】
以下において、ベース領域３０の不純物濃度プロファイルにおける極小値から１つのピークを挟んだ隣の極小値までを、不純物濃度の「凸状領域」という。つまり、第１ベース領域３１と第２ベース領域３２は、それぞれ１つの凸状領域からなる。第１ベース領域３１の凸状領域は、キャリア蓄積層２０とベース領域３０との境界から、第１ベース領域３１と第２ベース領域３２との境界までの範囲である。第２ベース領域３２の凸状領域は、第１ベース領域３１と第２ベース領域３２との境界から、ベース領域３０とエミッタ領域４０との境界までの範囲である。
【００２８】
凸状領域の膜厚方向の幅が狭いほど、不純物の拡散によってベース領域３０を形成するためのベースアニールの時間が短縮されている。例えば、ベース領域３０の不純物濃度プロファイルに含まれる凸状領域それぞれの膜厚方向の幅を、溝に沿ったキャリア蓄積層２０の膜厚よりも短くする。
【００２９】
一方、例えば第１ベース領域３１の膜厚Ｗｂ１と第２ベース領域３２の膜厚Ｗｂ２のトータルであるベース領域３０の膜厚を、キャリア蓄積層２０の膜厚Ｗｃよりも厚くすることができる。上記では、ベース領域３０の形成するための不純物の注入の回数が２回である場合を例示的に説明したが、不純物の注入の回数が３回以上であってよい。このため、実施形態に係る半導体装置によれば、ベースアニールに起因するキャリア蓄積層２０の不純物濃度の低下を懸念することなく、ベース領域３０の膜厚を設定できる。また、ベース領域３０の膜厚は、半導体装置の閾値や短絡耐量に影響を及ぼす。実施形態に係る半導体装置によれば、これらの設計余裕度を高めることができる。
【００３０】
なお、ベースアニールの時間を短縮することにより、キャリア蓄積層２０の不純物の拡散が抑制される。このため、キャリア蓄積層２０の膜厚が薄い半導体装置を実現できる。例えば、溝に沿ったキャリア蓄積層２０の膜厚を１μｍ未満にできる。これにより、ドリフト領域１０側へ空乏層をより良好に広げることができ、溝の底部などでの電界集中を抑制することができる。
【００３１】
以上に説明したように、実施形態に係る半導体装置によれば、キャリア蓄積層２０の不純物濃度の低下が抑制され、半導体装置のオン抵抗を低減することができる。
【００３２】
以下に、図面を参照して図１に示した半導体装置の製造方法を説明する。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により図１に示した半導体装置を実現可能であることはもちろんである。
【００３３】
図３に示すように、例えばシリコン半導体であるｎ-型のドリフト領域１０のゲート電極８０を配置する領域に、膜厚方向に延伸する溝１００を形成する。溝１００は、例えばフォトリソグラフィ技術とエッチング技術を用いて形成される。
【００３４】
そして、ドリフト領域１０の表面から所定の深さにｎ型の不純物を注入して、ドリフト領域１０よりも高濃度のｎ型のキャリア蓄積層２０を図４に示すように形成する。例えば、ドリフト領域１０の不純物濃度は１Ｅ１３ｃｍ-3〜１Ｅ１４ｃｍ-3程度であり、キャリア蓄積層２０の不純物ピーク濃度は８Ｅ１４ｃｍ-3〜５Ｅ１５ｃｍ-3程度である。ｎ型の不純物は、例えばリン（Ｐ）や砒素（Ａｓ）などである。なお、キャリア蓄積層２０の底面が溝１００の底部よりも上方に位置するように、キャリア蓄積層２０を形成する。
【００３５】
その後、キャリア蓄積層２０の上に、膜厚方向に沿った不純物濃度プロファイルが複数のピークを有するように不純物を注入してｐ型のベース領域３０を形成する。なお、異なる深さにｐ型の不純物を複数回にわたって注入することで、膜厚方向に沿って複数のピークを有する不純物濃度プロファイルを容易に実現できる。例えば、図５に示すように、第１注入位置Ｄ１と、第１注入位置Ｄ１よりも表面に近い第２注入位置Ｄ２に、ｐ型の不純物を注入する。第１注入位置Ｄ１は、図２に示した第１ベース領域３１の不純物濃度のピークの位置である。第２注入位置Ｄ２は、図２に示した第２ベース領域３２の不純物濃度のピークの位置である。不純物を注入する深さは、例えばイオン注入法により不純物を注入するエネルギーの大きさを調整することにより設定される。例えば、ベース領域３０の不純物濃度のピークの値は５Ｅ１６ｃｍ-3〜５Ｅ１７ｃｍ-3程度である。ｐ型の不純物は、例えばボロン（Ｂ）などである。
【００３６】
更に、図６に示すように、ベース領域３０の上面にｎ型の不純物を注入して、ｎ+型のエミッタ領域４０を選択的に形成する。エミッタ領域４０の不純物濃度は、例えば１Ｅ２０ｃｍ-3程度である。また、溝１００の内壁にゲート絶縁膜７０を形成する。例えば、ゲート絶縁膜７０として、膜厚が１００ｎｍ〜３００ｎｍ程度の酸化シリコン（ＳｉＯ2）膜を熱酸化法で形成する。ゲート絶縁膜７０を形成した後、図７に示すように、溝１００の内部を埋め込むようにゲート絶縁膜７０上にゲート電極８０を形成する。ゲート電極８０には、例えばポリシリコン膜などが使用される。
【００３７】
次いで、ドリフト領域１０の裏面から所定の深さでｎ型の不純物及びｐ型の不純物をそれぞれ注入して、図８に示すようにフィールドストップ領域５０とコレクタ領域６０を形成する。フィールドストップ領域５０の不純物ピーク濃度は１Ｅ１６ｃｍ-3〜１Ｅ１７ｃｍ-3程度であり、コレクタ領域６０の不純物ピーク濃度は１Ｅ１７ｃｍ-3〜１Ｅ１８ｃｍ-3程度である。
【００３８】
エミッタ領域４０、ベース領域３０及びゲート電極８０の上面を覆う層間絶縁膜９０を形成する。そして、エミッタ領域４０とベース領域３０に接続するエミッタ電極２１０を層間絶縁膜９０上に形成する。例えば、層間絶縁膜９０の一部に開口部を設けてエミッタ領域４０とベース領域３０の表面を露出させ、この開口部を埋め込むようにエミッタ電極２１０を形成する。また、コレクタ領域６０の裏面にコレクタ電極２２０を形成する。以上により、図１に示した半導体装置が完成する。
【００３９】
キャリア蓄積層２０、ベース領域３０及びエミッタ領域４０は、不純物を注入した後に、加熱工程による不純物の拡散を行う不純物拡散法によって形成される。このとき、キャリア蓄積層２０に注入したｎ型の不純物の拡散、ベース領域３０に注入したｐ型の不純物の拡散、エミッタ領域４０に注入したｎ型の不純物の拡散を、それぞれの領域の拡散工程の後に個別の加熱によって行ってもよい。或いは、これらの領域の不純物の拡散を個別の加熱工程で行わず、１回の加熱工程によってキャリア蓄積層２０、ベース領域３０及びエミッタ領域４０における不純物の拡散を同時に行ってもよい。
【００４０】
また、上記では、溝１００を形成した後に、キャリア蓄積層２０、ベース領域３０及びエミッタ領域４０を形成する方法を説明した。しかし、キャリア蓄積層２０、ベース領域３０及びエミッタ領域４０を形成した後に、溝１００を形成してもよい。また、キャリア蓄積層２０、ベース領域３０を形成した後に、溝１００及びエミッタ領域４０を形成してもよい。
【００４１】
以上に説明した半導体装置の製造方法では、深さの異なる複数回の不純物の注入によってベース領域３０を形成する。このため、１回の不純物の注入の場合と比較して、実施形態に係る半導体装置の製造方法によれば、ベースアニールによってベース領域３０の不純物を拡散させる範囲を狭くできる。したがって、ベースアニールの時間を短くして、ベースアニールに起因するキャリア蓄積層２０の不純物の拡散を抑制することができる。その結果、製造過程におけるキャリア蓄積層２０の不純物濃度の低下が抑制され、半導体装置のオン抵抗を低減することができる。
【００４２】
凸状領域の膜厚方向の幅が狭いほど、ベースアニールの時間が短縮されている。このため、ベース領域３０にｐ型の不純物を注入する深さの間隔を、溝に沿ったキャリア蓄積層２０の膜厚よりも短くしてもよい。これにより、ベース領域３０の不純物濃度プロファイルに含まれる凸状領域それぞれの膜厚方向の幅が、溝に沿ったキャリア蓄積層２０の膜厚よりも短くなる。
【００４３】
また、実施形態に係る半導体装置の製造方法によれば、ベース領域３０の膜厚を厚くしても、ベースアニールに起因するキャリア蓄積層２０の不純物濃度の低下が抑制される。このため、ベース領域３０の膜厚を、キャリア蓄積層２０の膜厚よりも厚く形成することできる。
【００４４】
また、ベース領域３０の膜厚は、半導体装置の閾値や短絡耐量に影響を及ぼす。実施形態に係る半導体装置によれば、ベース領域３０の膜厚を薄くすることなく、キャリア蓄積層２０の不純物濃度を容易に高めることができる。
【００４５】
なお、不純物の注入の回数を増やすことにより、不純物の注入される深さの相互の間隔を狭くすることができる。これにより、例えばベース領域３０の膜厚を厚くする場合にも、ベースアニールの時間を抑制できる。その結果、キャリア蓄積層２０の不純物濃度の低下が抑制され、半導体装置のオン抵抗を低減できる。
【００４６】
なお、複数の深さに不純物を注入してベース領域３０を形成する場合に、ＩＧＢＴのしきい値や短絡耐量、ラッチアップの起因となるベース領域３０の不純物濃度を適宜調整できる。このため、ベース領域３０の設計余裕度を高めることができる。例えば、ベース領域３０の不純物濃度を高くすることにより、短絡耐量やラッチアップを抑制できる。一方、ベース領域３０の不純物濃度を高くするとオン抵抗が増大する。したがって、半導体装置に要求される特性に応じて、ベース領域３０の不純物濃度プロファイルが設定される。
【００４７】
（変形例）
図２には、２つの凸状領域での不純物濃度のピークの値が略同等の大きさである不純物濃度プロファイルの例を示した。これに対し、図９に示すように、ベース領域３０の不純物濃度プロファイルにおいて、キャリア蓄積層２０に近い側のピークの不純物濃度が、エミッタ領域４０に近い側のピークの不純物濃度よりも高いようにしてもよい。
【００４８】
即ち、図９に示す不純物濃度プロファイルを有するようにベース領域３０を形成する。これにより、ゲート絶縁膜７０に沿ってチャネル領域の幅を略一定にできる。このため、図１０に示すように、電子ｅがゲート絶縁膜７０に沿ってキャリア蓄積層２０に移動する。
【００４９】
これに対し、前述の特許文献１のようにドリフト領域の表面にｐ型不純物を注入しアニールする場合には、ベース領域３０の不純物濃度が、エミッタ領域４０に近い領域よりもキャリア蓄積層２０に近い領域において低くなる。その場合、図１１に示すように、キャリア蓄積層２０に近い領域においてチャネル領域の幅が広くなり、電子ｅがゲート絶縁膜７０から離れた領域も移動する。このようにベース領域３０の下方で電子注入量が増大するため、短絡電流が流れてから半導体装置が破壊されるまでの時間が短く、短絡耐量が低下する。
【００５０】
したがって、キャリア蓄積層２０に近い側のピークの不純物濃度を、エミッタ領域４０に近い側のピークの不純物濃度よりも高くすることにより、半導体装置の短絡耐量を向上させることができる。
【００５１】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００５２】
例えば、上記ではベース領域３０及びキャリア蓄積層２０を貫通した溝の先端が、ドリフト領域１０まで達している実施形態について説明した。しかし、図１２に示すように、溝がキャリア蓄積層２０を貫通しなくてもよい。即ち、ベース領域３０を貫通する溝の先端がキャリア蓄積層２０の少なくとも上部に達すればよい。
【００５３】
また、半導体表面から深い位置に高加速でイオン注入した後にアニール処理することで、キャリア蓄積層２０を形成してもよい。これにより、拡散したキャリア蓄積層２０の不純物がベース領域３０の不純物と打ち消しあうことが少なくなり、キャリア蓄積層の不純物濃度の低下をより抑制できる。
【００５４】
また、上記では半導体装置がｎチャネル型である場合を例示的に説明した。しかし、半導体装置がｐチャネル型であってもよい。
【００５５】
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。
【産業上の利用可能性】
【００５６】
本発明の半導体装置は、キャリア蓄積層を有する半導体装置を製造する製造業を含む電子機器産業に利用可能である。
【符号の説明】
【００５７】
１０…ドリフト領域
２０…キャリア蓄積層
３０…ベース領域
４０…エミッタ領域
５０…フィールドストップ領域
６０…コレクタ領域
７０…ゲート絶縁膜
８０…ゲート電極
【図１】
2020075248.tif 000003
【図２】
2020075248.tif 000004
【図３】
2020075248.tif 000005
【図４】
2020075248.tif 000006
【図５】
2020075248.tif 000007
【図６】
2020075248.tif 000008
【図７】
2020075248.tif 000009
【図８】
2020075248.tif 000010
【図９】
2020075248.tif 000011
【図１０】
2020075248.tif 000012
【図１１】
2020075248.tif 000013
【図１２】
2020075248.tif 000014
【国際調査報告】
2020075248.tif 000015
2020075248.tif 000016
2020075248.tif 000017
2020075248.tif 000018