(57)【特許請求の範囲】
【請求項１】
一方の入力端子に印加された入力信号と他方の入力端子に印加された基準電圧との大小を比較する差動トランジスタ部の比較結果に応じた論理を持つ一対の相補信号を出力する差動増幅回路において、
前記入力信号が印加されるトランジスタの負荷側に第１のインダクタを入れ、前記基準電圧が印加されるトランジスタの負荷側に第１のインダクタより小さな値の第２のインダクタを入れ、さらに前記入力信号が印加されるトランジスタの負荷側端子と前記基準電圧が印加されるトランジスタの入力端子との間にコンデンサを入れ、前記第１および第２のインダクタの値と該コンデンサの値によって前記一対の相補信号の周波数特性を合致させることを特徴とする差動増幅回路。
【請求項２】
前記第２のインダクタが０ヘンリ若しくはそれに近い微小値であることを特徴とする請求項１に記載の差動増幅回路。
【請求項３】
前記差動トランジスタ部の比較結果に応じた論理を持つ一対の相補信号を出力するソースフォロワ部を有することを特徴とする請求項１または２に記載の差動増幅回路。
【請求項４】
前記ソースフォロワ部を構成する一対のトランジスタのうち、前記入力信号が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第３のインダクタを入れ、前記基準電圧が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第３のインダクタより小さな値の第４のインダクタを入れ、前記第１と第２のインダクタの値と、前記第３と第４のインダクタの値および前記コンデンサの値によって前記ソースフォロワ部から出力される一対の相補信号の周波数特性を合致させることを特徴とする請求項３に記載の差動増幅回路。
【請求項５】
前記第４のインダクタが０ヘンリ若しくはそれに近い微小値であることを特徴とする請求項４に記載の差動増幅回路。
【請求項６】
一方の入力端子に印加された入力信号と他方の入力端子に印加された基準電圧との大小を比較する差動トランジスタ部と、該差動トランジスタ部の比較結果に応じた論理を持つ一対の相補信号を出力するソースフォロワ部とを有する差動増幅回路において、
前記ソースフォロワ部を構成する一対のトランジスタのうち、前記入力信号が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第１のインダクタを入れ、前記基準電圧が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第１のインダクタより小さな値の第２のインダクタを入れ、さらに前記入力信号が印加されるトランジスタの負荷側端子と前記基準電圧が印加されるトランジスタの入力端子との間にコンデンサを入れ、前記第１および第２のインダクタの値と該コンデンサの値によって前記一対の相補信号の周波数特性を合致させることを特徴とする差動増幅回路。
【請求項７】
前記第２のインダクタが０ヘンリ若しくはそれに近い微小値であることを特徴とする請求項６に記載の差動増幅回路。
【請求項８】
前記トランジスタがＦＥＴであり、前記負荷側端子がドレインであり、前記入力端子がゲートであることを特徴とする請求項１から７までのいずれかに記載の差動増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、差動増幅回路に関し、詳しくは、一方の入力端子に印加された入力信号と他方の入力端子に印加された基準電圧との大小を比較し、その比較結果に応じた論理を持つ一対の相補信号を出力する差動増幅回路に関する。
かかる差動増幅回路は高速動作が可能でしかも入力信号のレベル変動に強いという特長より、例えば半導体集積回路の入力バッファに用いられるが、より一層の高速動作を達成するには、一対の相補信号の周波数特性を正確に合わせる必要がある。
【０００２】
【従来の技術】
（１）第１従来例
図２０は上記差動増幅回路の基本的な構成図であり、信号源１とバイアス源２とによって等価的に示された入力信号Ｄｉが差動トランジスタ部３を構成する一対のＦＥＴ４、５の一方のゲートに印加され、他方のゲートに印加された基準電圧Ｖｒｅｆとの大小比較の結果に応じた論理（Ｈレベル又はＬレベル）を持つ一対の相補信号Ｑ、ＸＱがソースフォロワ６を構成する一対のＦＥＴ７、８の各ソースから出力されている。なお、９、１０は負荷抵抗、１１〜１３は定電流源、ＶＤＤは電源である。
（２）第２従来例
また、図２０の構成に加えて、図２１に示すように、ＦＥＴ４のドレインとＶｒｅｆの間にコンデンサ１４を入れた差動増幅回路が本件出願人によって提案されている（特開平２−３９７０９号公報参照）。
【０００３】
【発明が解決しようとする課題】
第１従来例の不都合な点は、特開平２−３９７０９号公報にも述べられているように、差動トランジスタ部３を構成する一対のＦＥＴ４、５のうち、Ｄｉ入力側のＦＥＴ４が等価的にソース接地回路（ソース電位一定）で動作するのに対して、Ｖｒｅｆ側のＦＥＴ５が等価的にゲート接地回路（ゲート電位一定）で動作するため、一対の相補信号Ｑ、ＸＱの周波数特性や振幅に差が生じるということである。すなわち、ソース接地回路（ＸＱ側）の周波数帯域をΔｆ＿ＸＱ、ゲート接地回路（Ｑ側）の周波数帯域をΔｆ＿Ｑで表わせば、Δｆ＿ＸＱ＞Δｆ＿Ｑになる結果、図２２に示すように高域側の利得が一致せず、図２３に示すようにＱとＸＱ振幅に差が生じるという欠点がある。
【０００４】
一方、第２従来例は第１従来例の欠点に着目したもので、ゲート接地回路（Ｑ側）の周波数帯域Δｆ＿Ｑを拡大できるという点で有利なものの、ソース接地回路（ＸＱ側）の周波数帯域Δｆ＿ＸＱが狭くなってしまうという欠点がある。すなわち、図２４に示すように、第２従来例では、ＦＥＴ４のドレインとＶｒｅｆの間に入れたコンデンサ１４によってＱの周波数特性を高周波側にシフト（矢印Ａ参照）できるが、逆にＸＱの周波数特性が低周波側にシフト（矢印Ｂ参照）するという欠点がある。これは、ＦＥＴ４の実質的負荷が抵抗９（Ｒ）とコンデンサ１４（Ｃ）の並列のインピーダンスＺ（Ｚ＝Ｒ／｛１＋ｊωＣＲ｝）で与えられるからである。但し、ωは差動トランジスタ部の所要帯域。
【０００５】
そこで、本発明は、一対の相補信号の周波数特性を正確に合わせることを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、一方の入力端子に印加された入力信号と他方の入力端子に印加された基準電圧との大小を比較する差動トランジスタ部の比較結果に応じた論理を持つ一対の相補信号を出力する差動増幅回路において、前記入力信号が印加されるトランジスタの負荷側に第１のインダクタを入れ、前記基準電圧が印加されるトランジスタの負荷側に第１のインダクタより小さな値の第２のインダクタを入れ、さらに前記入力信号が印加されるトランジスタの負荷側端子と前記基準電圧が印加されるトランジスタの入力端子との間にコンデンサを入れ、前記第１および第２のインダクタの値と該コンデンサの値によって前記一対の相補信号の周波数特性を合致させることを特徴とする。
請求項２記載の発明は、請求項１記載の発明において、前記第２のインダクタが０ヘンリ若しくはそれに近い微小値であることを特徴とする。
請求項３記載の発明は、請求項１または２記載の発明において、前記差動トランジスタ部の比較結果に応じた論理を持つ一対の相補信号を出力するソースフォロワ部を有することを特徴とする。
請求項４記載の発明は、請求項３記載の発明において、前記ソースフォロワ部を構成する一対のトランジスタのうち、前記入力信号が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第３のインダクタを入れ、前記基準電圧が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第３のインダクタより小さな値の第４のインダクタを入れ、前記第１と第２のインダクタの値と、前記第３と第４のインダクタの値および前記コンデンサの値によって前記ソースフォロワ部から出力される一対の相補信号の周波数特性を合致させることを特徴とする。
請求項５記載の発明は、請求項４記載の発明において、前記第４のインダクタが０ヘンリ若しくはそれに近い微小値であることを特徴とする。
請求項６記載の発明は、一方の入力端子に印加された入力信号と他方の入力端子に印加された基準電圧との大小を比較する差動トランジスタ部と、該差動トランジスタ部の比較結果に応じた論理を持つ一対の相補信号を出力するソースフォロワ部とを有する差動増幅回路において、前記ソースフォロワ部を構成する一対のトランジスタのうち、前記入力信号が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第１のインダクタを入れ、前記基準電圧が印加されるトランジスタと同じ論理を持つトランジスタの負荷側に第１のインダクタより小さな値の第２のインダクタを入れ、さらに前記入力信号が印加されるトランジスタの負荷側端子と前記基準電圧が印加されるトランジスタの入力端子との間にコンデンサを入れ、前記第１および第２のインダクタの値と該コンデンサの値によって前記一対の相補信号の周波数特性を合致させることを特徴とする。
請求項７記載の発明は、請求項６記載の発明において、前記第２のインダクタが０ヘンリ若しくはそれに近い微小値であることを特徴とする。
請求項８記載の発明は、請求項１から７までのいずれかに記載の発明において、前記トランジスタがＦＥＴであり、前記負荷側端子がドレインであり、前記入力端子がゲートであることを特徴とする。
【０００７】
本発明では、差動トランジスタ部又はソースフォロワ部に入れたインダクタの値を調節することにより、ソースフォロワ部から出力される一対の相補信号の周波数特性が正確に合わせられる。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
（１）  図１〜図１０は本発明に係る差動増幅回路の第１実施例を示す図である。
図１において、３ａは従来例（図２０又は図２１）と一部相違する差動トランジスタ部、６は従来例と同様のソースフォロワ部である。従来例と共通する要素に同一符号を付してその説明を略すことにすれば、本実施例の特徴的事項は、差動トランジスタ部を構成する一対のＦＥＴ４、５のドレイン負荷にインダクタ１５、１６を入れた点にあり、且つ、該インダクタ１５、１６の値を調節することによって、ソースフォロワ部６から出力される一対の相補信号Ｑ、ＸＱの周波数特性を合致させるようにした点にある。
【０００９】
図１の構成からインダクタ１５、１６を取り除けば、第１従来例の構成になるが、この第１従来例ではΔｆ＿ＸＱ＞Δｆ＿Ｑになるという欠点があった。インダクタ１５、１６の値（インダクタンス）は、望むべくはΔｆ＿ＸＱ＝Δｆ＿Ｑとなるように調節すべきであるが、第１従来例では“ＸＱの振幅”＞“Ｑの振幅”（図２３参照）になるのであるから、要するに“Ｑの振幅”が大きくなればよく、それにはＱ側のインダクタ１６の値をＸＱ側のインダクタ１５の値よりも大きくすればよい。
【００１０】
これによれば、Ｑ側のインダクタ１６の値をＸＱ側のインダクタ１５の値よりも大きくすることにより、図２、図３に示すような好ましい特性が得られる。すなわち、図２に示すようにＸＱの特性を低周波側にシフトさせることなくＱの特性を高周波側にシフトさせて両特性を一致させることができ、図３に示すようにＱとＸＱの振幅を合わせることができる。
【００１１】
なお、図４に示すように、ＸＱ側のインダクタ１５は実体がなくてもよい（正確には０ヘンリ若しくはそれに近い微小値のインダクタであってもよい）。等価的に見てＱ側のインダクタ１６の値がＸＱ側のインダクタ１５の値よりも大きくなるからである。又は、図５に示すように、以上のインダクタの値の関係をソースフォロワ部６ａに適用してもよく、具体的には、ソースフォロワ部６ａの一対のＦＥＴ７、８のドレインとＶＤＤの間にそれぞれインダクタ１７、１８を入れ、且つ、Ｑ側のインダクタ１７の値をＸＱ側のインダクタ１８の値よりも大きくしてもよい。この場合、図６に示すように、ＸＱ側のインダクタ１８は実体がなくてもよい（正確には０ヘンリ若しくはそれに近い微小値のインダクタであってもよい）。
【００１２】
又は、図７に示すように、差動トランジスタ部３ａとソースフォロワ部６ａの両方にインダクタ１５、１６、１７、１８を入れ、それぞれの値を以上の関係にしてもよく、あるいは、図８〜図１０に示すように、一方のインダクタの値をゼロ（正確には０ヘンリ若しくはそれに近い微小値）にしてもよい。
（２）  図１１〜図１９は本発明に係る差動増幅回路の第２実施例を示す図である。なお、第１実施例（図１〜図１０）との相違は、差動トランジスタ部の一方のＦＥＴ４のドレインとＶｒｅｆの間にコンデンサ１４を入れた点にあり、インダクタとの組み合わせによって第２従来例の欠点（ＸＱ特性の低周波側へのシフト）を解消するものである。すなわち、本実施例でも、図１１に示すように、差動トランジスタ部３ａ′の一対のＦＥＴ４、５の負荷にインダクタ１５、１６を入れるが、同時に差動トランジスタ部３ａ′の一方のＦＥＴ４のドレインとＶｒｅｆの間にコンデンサ１４を入れており、これらのインダクタ１５、１６の値とコンデンサ１４の値を適正に調節することにより、ＸＱ特性の低周波側へのシフトを招くことなく、ＱとＸＱの周波数特性を一致させるというものである（図１２の特性図参照）。
【００１３】
なお、本実施例においても、第１実施例と同様に様々なバリエーションがある。例えば、図１３に示すように、Ｑ側のインダクタ１６の値をゼロ（正確には０ヘンリ若しくはそれに近い微小値）にしたり、図１４に示すように、ソースフォロワ部６ａにインダクタ１７、１８を設けたり、図１５に示すように、Ｑ側のインダクタ１７の値をゼロ（正確には０ヘンリ若しくはそれに近い微小値）にしたり、図１６に示すように、差動トランジスタ部３ａ′トソースフォロワ部６ａの双方にインダクタ１５〜１８を設けたり、図１７に示すように、差動トランジスタ部３ａ′のＱ側のインダクタ１６の値をゼロ（正確には０ヘンリ若しくはそれに近い微小値）にしたり、図１８に示すように、ソースフォロワ部６ａのＱ側のインダクタ１７の値をゼロ（正確には０ヘンリ若しくはそれに近い微小値）にしたり、あるいは、図１９に示すように、差動トランジスタ部３ａ′とソースフォロワ部６ａ共にＱ側のインダクタ１６、１７の値をゼロ（正確には０ヘンリ若しくはそれに近い微小値）にしたりしてもよい。
【００１４】
なお、本実施例において、インダクタ１５、１６（又は１７、１８）の値の関係は、コンデンサ１４を入れたことによって第１実施例と逆になる。すなわち、ＸＱ側のインダクタ１５（又は１８）の値がＱ側のインダクタ１６（又は１７）の値よりも大きくなる。
図１１の構成において、インダクタ１５の値をＬ１５、インダクタ１６の値をＬ１６、抵抗９の値をＲ９、抵抗１０の値をＲ１０、コンデンサ１４の値をＣ１４とし、ωを差動トランジスタ部の所要帯域とすると、差動トランジスタ部３ａ′の左側のＦＥＴ４の実質的負荷は、｛（Ｒ９＋ｊωＬ１５）//１／ｊωＣ１４）｝となり、差動トランジスタ部３ａ′の右側のＦＥＴ５の実質的負荷は、｛（Ｒ１０＋ｊωＬ１６）｝となるから、二つの式が等しくなるようにインダクタ１５、１６の値を調節すればよい。
【００１５】
又は、図１４の構成において、ＦＥＴ７のゲートドレイン間容量をＣｇｄ７、ＦＥＴ８のゲートドレイン間容量をＣｇｄ８、インダクタ１７の値をＬ１７、インダクタ１８の値をＬ１８、コンデンサ１４の値をＣ１４とし、ＦＥＴのゲート抵抗やドレイン抵抗を無視すれば、差動トランジスタ部３′の左側のＦＥＴ４から見たソースフォロワ部６ａの入力インピーダンスは、｛（１／ｊωＣｇｄ８＋ｊωＬ１８）//ｊωＣ１４）｝となり、差動トランジスタ部３′の右側のＦＥＴ５から見たソースフォロワ部６ａの入力インピーダンスは、｛（１／ｊωＣｇｄ７＋ｊωＬ１７）｝となるから、二つの式が等しくなるようにインダクタ１７、１８の値を調節すればよい。
【００１６】
【発明の効果】
本発明によれば、差動トランジスタ部又はソースフォロワ部に入れたインダクタの値を調節することにより、ソースフォロワ部から出力される一対の相補信号の周波数特性を正確に合わせることができる。
【図面の簡単な説明】
【図１】第１実施例の構成図である。
【図２】第１実施例の周波数特性図である。
【図３】第１実施例の振幅特性図である。
【図４】第１実施例の変形構成図（その１）である。
【図５】第１実施例の変形構成図（その２）である。
【図６】第１実施例の変形構成図（その３）である。
【図７】第１実施例の変形構成図（その４）である。
【図８】第１実施例の変形構成図（その５）である。
【図９】第１実施例の変形構成図（その６）である。
【図１０】第１実施例の変形構成図（その７）である。
【図１１】第２実施例の構成図である。
【図１２】第２実施例の周波数特性図である。
【図１３】第２実施例の変形構成図（その１）である。
【図１４】第２実施例の変形構成図（その２）である。
【図１５】第２実施例の変形構成図（その３）である。
【図１６】第２実施例の変形構成図（その４）である。
【図１７】第２実施例の変形構成図（その５）である。
【図１８】第２実施例の変形構成図（その６）である。
【図１９】第２実施例の変形構成図（その７）である。
【図２０】第１従来例の構成図である。
【図２１】第２従来例の構成図である。
【図２２】第１従来例の周波数特性図である。
【図２３】第１従来例の振幅特性図である。
【図２４】第２従来例の周波数特性図である。
【符号の説明】
Ｄｉ：入力信号
ＦＥＴ
Ｑ、ＸＱ：相補信号
Ｖｒｅｆ：基準電圧
３ａ、３ａ′：差動トランジスタ部
６ａ：ソースフォロワ部
１５〜１８：インダクタ
１４：コンデンサ
【図１】
0003813292.tif 000002
【図２】
0003813292.tif 000003
【図３】
0003813292.tif 000004
【図４】
0003813292.tif 000005
【図５】
0003813292.tif 000006
【図６】
0003813292.tif 000007
【図７】
0003813292.tif 000008
【図８】
0003813292.tif 000009
【図９】
0003813292.tif 000010
【図１０】
0003813292.tif 000011
【図１１】
0003813292.tif 000012
【図１２】
0003813292.tif 000013
【図１３】
0003813292.tif 000014
【図１４】
0003813292.tif 000015
【図１５】
0003813292.tif 000016
【図１６】
0003813292.tif 000017
【図１７】
0003813292.tif 000018
【図１８】
0003813292.tif 000019
【図１９】
0003813292.tif 000020
【図２０】
0003813292.tif 000021
【図２１】
0003813292.tif 000022
【図２２】
0003813292.tif 000023
【図２３】
0003813292.tif 000024
【図２４】
0003813292.tif 000025