(57)【特許請求の範囲】
【請求項１】
画像を読み取るラインイメージセンサと、
該ラインイメージセンサから出力されるアナログ画像信号をデジタル画像データへ変換するA/D変換手段と、
前記A/D変換手段からのデジタル画像データを検出するデジタルデータ検出手段と、
前記ラインイメージセンサ及びA/D変換手段を動作させる各駆動クロックを発生させる駆動クロック発生手段と、
前記ラインイメージセンサから出力されるアナログ画像信号のODDとEVENの信号それぞれにゲイン調整をし、それらを1つにまとめたアナログ信号を前記A/D変換手段に出力するアナログ処理手段と、
前記駆動クロック発生手段が発生するラインイメージセンサ及びA/D変換手段のクロックの位相を調整する位相調整手段を有する画像読み取り装置において、
前記アナログ処理手段は、前記ODDとEVENの信号間の出力差をなくす補正をした後所定のDCレベル差を与えて前記A/D変換手段へ出力し、前記位相調整手段で変更した前記各駆動クロック毎に前記デジタルデータ検出手段がODDとEVENそれぞれの平均値の差を求め、その差が前記アナログ処理手段で与えた所定のDCレベル差に最も近い場合の位相に調整することを特徴とする画像読取装置。
【請求項２】
前記位相調整データの調整ステップを前記画素クロックの周期の整数分の１の長さとすることを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記位相調整データの調整幅を前記画素クロックの１周期分にわたる長さとすることを特徴とする請求項１又は２に記載の画像読取装置。
【請求項４】
前記画像読取装置は前記Ａ／Ｄ変換手段の後段にシェーディング補正手段を有し、前記デジタルデータ検出手段は検出データを保持するメモリを前記シェーディング補正手段のメモリと兼用することを特徴とする請求項１乃至３のいずれかに記載の画像読取装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スキャナ、デジタル複写機、デジタルカラー複写機、ファクシミリ、カラーファクシミリ等に装備される画像読取装置に関し、より詳細には、原稿画像を読み取る光電変換手段（ラインイメージセンサ）から出力されるアナログ信号をサンプリングしてデジタル信号に変換するＡ／Ｄ変換手段を有する画像読取装置における光電変換手段及びＡ／Ｄ変換手段の駆動（サンプリング）クロックの位相調整技術に関する。
【０００２】
【従来の技術】
従来から、スキャナ、デジタル複写機等において原稿画像のデータ化に光電読み取りが行われている。光電読み取りに用いる光電変換手段としてはＣＣＤラインセンサのように変換画素列をライン走査してアナログ画像信号を検出するものを採用している。
このような光電変換手段（ＣＣＤ）から良好なアナログ信号を取り出すためには、適切な位相で駆動クロックを与える必要がある。また、光電変換手段の駆動クロックの位相に必要な調整を行った場合に検出した画像信号を処理する次段のアナログ処理回路における駆動クロックにも影響することになる。また、光電変換手段からのアナログ信号の出力遅延時間は駆動クロック周波数、出力電圧レベル等に左右されるので適切な出力位置でサンプルホールドをするためには、実機評価を行う必要がある。実機評価後のアナログ信号をデジタル化するためにＡ／Ｄ変換器（ＡＤＣ）を使用するが、アナログ画像信号のサンプリングクロックについても画像信号周期の適切な位置で発生させる必要がある。
こうした画像データ処理手段に与える駆動クロックを発生する手段としては、従来からタイミングＬＳＩが用いられている。ところが、ＬＳＩ化の問題として、ＬＳＩの開発初期の段階で完全な設計仕様が求められるのに加えてＬＳＩの開発が長期にわたることにより、製品化に長期間を要してしまう。
【０００３】
【発明が解決しようとする課題】
こうしたことから、製品の開発後半で駆動クロックのタイミングを微妙に遅らせたり、進ませたりする必要が生じることがあった場合に、開発を長期化させないためにＬＳＩの製造プロセスの最終段階でディレーラインを入れる等のハード変更を行うことにより対処することを可能とする提案がなされたが、この対応は非常に困難を伴うものであった。
本発明は、こうした従来技術の問題点に鑑みてなされたもので、その目的は、原稿画像を読み取る光電変換手段（ラインイメージセンサ）から出力されるアナログ信号をサンプリングしてデジタル信号に変換するＡ／Ｄ変換手段を有する画像読取装置における光電変換手段及びＡ／Ｄ変換手段の駆動（サンプリング）クロックのタイミングを変更することが必要になった場合に、位相の遅れた状態、位相の進んだ状態をハードウェアの変更無しに精度良く、調整することが可能な駆動（サンプリング）クロックの位相調整手段を備えた画像読取装置を提供することにある。
【０００４】
【課題を解決するための手段】
請求項１の発明は、画像を読み取るラインイメージセンサと、該ラインイメージセンサから出力されるアナログ画像信号をデジタル画像データへ変換するA/D変換手段と、前記A/D変換手段からのデジタル画像データを検出するデジタルデータ検出手段と、前記ラインイメージセンサ及びA/D変換手段を動作させる各駆動クロックを発生させる駆動クロック発生手段と、前記ラインイメージセンサから出力されるアナログ画像信号のODDとEVENの信号それぞれにゲイン調整をし、それらを1つにまとめたアナログ信号を前記A/D変換手段に出力するアナログ処理手段と、前記駆動クロック発生手段が発生するラインイメージセンサ及びA/D変換手段のクロックの位相を調整する位相調整手段を有する画像読取装置において、前記アナログ処理手段は、前記ODDとEVENの信号間の出力差をなくす補正をした後所定のDCレベル差を与えて前記A/D変換手段へ出力し、前記位相調整手段で変更した前記各駆動クロック毎に前記デジタルデータ検出手段がODDとEVENそれぞれの平均値の差を求め、その差が前記アナログ処理手段で与えた所定のDCレベル差に最も近い場合の位相に調整することを特徴とするものである。
【０００７】
請求項２の発明は、請求項１に記載の画像読取装置において、前記位相調整データの調整ステップを前記画素クロックの周期の整数分の１の長さとすることを特徴とするものである。
【０００８】
請求項３の発明は、請求項１又は２に記載の画像読取装置において、前記位相調整データの調整幅を前記画素クロックの１周期分にわたる長さとすることを特徴とするものである。
【０００９】
請求項４の発明は、請求項１乃至３のいずれかに記載の画像読取装置において、前記画像読取装置は前記Ａ／Ｄ変換手段の後段にシェーディング補正手段を有し、前記デジタルデータ検出手段は検出データを保持するメモリを前記シェーディング補正手段のメモリと兼用することを特徴とするものである。
【００１０】
【発明の実施の形態】
本発明を添付する図面とともに示す以下の実施例に基づき説明する。
先ず、本発明の画像読取装置を好適に実施しうるデジタルカラー複写機の概要を説明する。
図１は、本実施例のデジタルカラー複写機の全体構成の概要を示す図である。このデジタルカラー複写機は、大きく分けるとカラー画像読取装置とカラー画像記録装置からなる。カラー画像読取装置は、画像読み取りユニット（スキャナ）２、画像処理ユニット３を有し、一方、カラー画像記録装置は、画像書き込みユニット４、ドラムユニット８と、現像部１０、中間転写部９、給紙部１１、定着部１２、複写機機構部６を有し、また、これらの読取と記録の両装置に共通して制御動作を行うために、システム制御ユニット１、繰作部ユニット５、画像表示ユニット７を備える。
【００１１】
本実施例のデジタルカラー複写機によりカラー複写を行う場合の動作の概略を示すと、画像読み取りユニット２により、光源からの照明光により照射される原稿を副走査しながら、原稿からの反射光を３ラインＣＣＤセンサにより検出して画像の読み取りを行い、画像データを画像処理ユニット３に送る。
画像処理ユニット３では、スキャナγ補正、色変換、主走査変倍、画像分離、加工、エリア処理、階調補正処理などの画像処理を行なった画像データを画像書き込みユニット４へ送る。
画像書き込みユニット４では、画像データに応じた変調をかけてＬＤ（レーザダイオード）を駆動する。ドラムユニット８では一様に帯電された回転する感光体ドラムに前記ＬＤからのレーザビームにより静電潜像を書き込み、現像部１０によりトナーを付着させて顕像化させる。
感光体ドラム上に作られた画像は、中間転写部９の転写ベルト上に再転写される。中間転写ベルト上にはフルカラーコピーの場合４色（Black：Bk、Cyan：C、Mgenta：M、Yellow：Y）のトナーが順次重ねられる。フルカラーコピーの場合にはBk、C、M、Yの４色の作像・転写工程が終了した時点で中間転写ベルトとタイミングを合わせて、給紙部１１より転写紙が給紙され、紙転写部で中間転写ベルトから４色同時に転写紙にトナーが転写される。
トナーが転写された転写紙は搬送部を経て定着部１２に送られ、定着ローラと加圧ローラによって熱定着され排紙される。
【００１２】
また、上記したコピー動作を行わせる際に、ユーザの選択により設定されるコピーモード等のコピー条件は、操作部ユニット５によって入力される。設定されたコピーモード等のコピー条件に従い実行される動作モードはシステム制御ユニット１に通知され、システム制御ユニット１では設定されたコピーモードを実行するための制御処理を行う。この時、システム制御ユニット１は、画像読み取りユニット２、画像処理ユニット３、画像書き込みユニット４、画像表示ユニット７等のユニットに対して制御指示を行う。
図２は、操作部ユニット５の操作パネルの１例を示す図である。
図２に示すように、操作部ユニット５の操作パネルにはテンキー４１、モードクリア／予熱キー４２、割り込みキー４３、画質調整キー４４、プログラムキー４５、プリントスタートキー４６、クリア／ストップキー４７、エリア加工キー４８、輝度調整つまみ４９、タッチパネルキー（後記図３のＬＣＤパネル２６上の）５０、初期設定キー５１を備える。
【００１３】
テンキー４１はコピー枚数などの数値入力を行う場合に使用する。モードクリア／予熱キー４２は設定したモードを取り消して初期設定に戻す場合や、一定時間以上の連続押下で予熱状態とする設定を行う。割り込みキー４３はコピー中に割り込み、別の原稿のコピーを行う場合に使用する。画質調整キー４４は画質の調整を行うときに使用する。プログラムキー４５はよく使用するモードの登録や呼出を行う場合に使用する。プリントスタートキー４６はコピー開始の為のキーである。クリア／ストップキー４７は入力した数値をクリアする場合や、コピー途中でコピーを中断する場合に使用する。エリア加工キー４８は画像表示ユニット（ディスプレイエディタ）７上で、エリア加工・編集等のモードを実行する場合に使用する。
輝度調整つまみ４９はＬＣＤパネル（後記図３参照）の画面の明るさを調整する。
また、タッチパネルキー５０はＬＣＤパネル上に表示された各種のキーの範囲と同じ範囲にキーエリアを設定して、タッチパネルが前記設定された範囲内の押下を検出すると、その設定されたキーの処理を行う。
初期設定キー５１はユーザが各初期設定の選択を行う時に押下する。
【００１４】
また、画像表示ユニット７（図１）に画像読み取りユニット２から読み取った画像を表示するには、システム制御ユニット１からの制御指示により、画像読み取りユニット２が原稿画像の読み取りをスタートし、画像読み取りユニット２からの画像信号に対して、画像処理ユニット３において画像表示装置で表示するのに適した画像処理を行った後、ＬＣＤパネル等の画像表示装置に原稿の画像データを出力する。
図３は、画像表示ユニット７の回路構成を示す機能ブロック図である。
図３に示すように、画像表示ユニット７はコマンドラインを介してシステム制御ユニット１と、また、データラインを介して画像処理ユニット３に接続されており、ＦＩＦＯ（ラインバッファ）２１、ＤＲＡＭ（画像データメモリ）２２、ＣＰＵ２３、ＶＲＡＭ（ビデオメモリ）２４、ＬＣＤＣ（ＬＣＤコントローラ）２５、ＬＣＤ（液晶パネル）２６、ＲＯＭ２７、ＳＲＡＭ２８、シリアル通信ドライバ２９、画像データ信号バッファ（ドライバー／レシーバ）３０、キーボード３１を備える。
【００１５】
画像処理ユニット３から出力された画像データは、画像表示ユニット７のＦＩＦＯ２１を介して、ＣＰＵ２３内蔵のＤＭＡコントローラによって、画像データー格納用のＤＲＡＭ２２に格納される。
画像表示ユニット７には画像データと共に画像データー制御信号も送られているので、有効画像領域だけを取り込む事が可能である。ＤＲＡＭ２２に格納された有効画像データは、ＣＰＵ２３によってＶＲＡＭ２４にＤＭＡ転送される。この時ＣＰＵ２３によってＤＲＡＭ２２内の画像データの任意の部分を転送したり、拡大・縮小・間引き等の処理を行うことも可能である。
ＶＲＡＭ２４に転送された画像データは、ＬＣＤＣ（ＬＣＤコントローラ）２５の制御によりＬＣＤパネル２６に表示される。
【００１６】
図４は、図３に示す画像表示ユニット７のＬＣＤパネルの１実施例を示す図である。
画像表示ユニット７は画像をＬＣＤパネル２６に表示させる。また、表示画面内で編集・加工のエリア指定／モード設定を行うためのディスプレイエディタを兼用するようにしても良い。図４の各設定キーは図３の機能ブロック図においてはキ−ボード３１の部分にあたる。本発明の画像読取装置にとって重要な部分は、読み取りキーと明るさ調整キーで、読み取りキーは原稿の読み取りをスタートし、読み取られた画像全体をディスプレイに表示するためのキーで、明るさ調整キーはディスプレイの明るさを調整するためのキーである。
【００１７】
図５は、ＬＣＤパネル２６に表示される画面の一例を示す。
図５に示されるように、ＬＣＤ画面上でカラーモード、自動濃度、マニュアル濃度、画質モード（自動画像分離）、自動用紙選択、用紙トレイ、用紙自動変倍、変倍（等倍）、ソート、スタック等のモード選択表示があり、さらにクリエイト、カラー加工、両面、変倍等のサブ画面選択表示も用意されている。
また、ＬＣＤパネル２６をタッチパネルとし、各表示部の大きさと同様の大きさのキーを設定する。一部のキーはキーの押し下げ操作により画面展開を可能としている。
図６は、図５上の変倍キー押下による画面展開の一例を示す。
変倍キーが押下されると、画面下方から変倍設定画面がスクロ←ルアップされる。変倍設定画面には定形変倍（予め変倍率が設定されている変倍モード）用のキ←が設定されている。例えば７１％の部分のタッチパネルキーを押下すると、変倍率７１％が選択される。また、この画面には定形変倍以外の変倍モードを選択するため、ズームキー、寸法変倍キー、独立変倍／拡大連写キーが画面左側に設定されている。
【００１８】
上記したタッチパネルの検出回路とその動作を説明する。
図７は、タッチパネル検出回路の構成の一例を示す図である。また、図８は、図７の検出回路におけるタッチパネルのX,Y各電極の電位の設定状態を表したものである。
図７に示すように、タッチパネル検出回路はタッチパネル７１、コントローラ７２、Ａ／Ｄコンバータ７３及び動作の切換回路を備える。
コントローラ７２は検出端子をHigh状態にして、タッチパネル７１の各電極の電位X1、X2、Yl、Y2を図８に示されるように設定する。Yl、Y2の回路は抵抗でプルアップされているので、タッチパネル７１OFFのときYlは＋５vになり、ONの時は０vになる。従って、Ａ／Ｄコンバータ７３の出力からON／OFFの状態を確認する。コントローラ７２は、タッチパネル７１のONの状態を検知すると、測定モードに切り換える。X方向の時はX1は＋５v、X2は０vになり、入力位置の電位がYlを通してＡ／Ｄコンバータ７３に接続されて座標が算出される。また、Y方向の座標も回路を切り換えて同様に算出される。このような検出回路によって、タッチパネル７１の押下位置が検出される。
【００１９】
上記した画像表示部と各種の入力用キーが操作パネル（図２参照）上に集約されている操作部ユニット５について、その回路構成とその動作の概略を以下に記す。
図９は、操作部ユニットの回路構成の１例を示す機能ブロック図である。
図９に示すように、操作部ユニット５はＣＰＵ５３、アドレスラッチ５４、ＬＣＤＣ（ＬＣＤコントローラ）５５、アドレスデコーダ５６、システムリセット５７、ＲＯＭ５８、ＬＥＤドライバ５９、キーボード６０、タッチパネル６１、ＬＣＤモジュール６２、ＲＯＭ６３、ＲＡＭ６４、光トランシーバ６５を備える。
【００２０】
ＣＰＵ５３からのアドレス信号はアドレスラッチ５４に取り込まれ、メモリへのアクセスコントロールのためにアドレス信号を各メモリに与える。アドレスラッチ５４をでたアドレス信号はその一部がアドレスデコーダ５６に入り、ここで各ＩＣへのチップセレクト信号を作り、メモリマップの作成に使用される。また、アドレスはＲＯＭ５８（又はＲＡＭ）メモリやＬＣＤＣ５５に入りアドレス指定に使用される。
一方、ＣＰＵ５３からのデーターバスはＲＯＭ５８やＬＣＤＣ５５に接続され、データの双方向通信が行われる。ＬＣＤＣ５５にはＣＰＵ５３からのアドレスバス、データバスの他に、ＬＥＤドライバ５９、キーボード６０、アナログタッチパネル６１、ＬＣＤモジュール６２、そして表示データ用のＲＯＭ６３、ＲＡＭ６４等が接続されている。
ＬＣＤＣ５５はキーボードからの信号やタッチパネル６１からの信号によりＲＯＭ６３、ＲＡＭ６４のデータから表示データを作成し、ＬＣＤモジュール６２の画面表示をコントロールする。また、ＣＰＵ５３には光ファイバー用コネクタとしての光トランシーバ６５が接続されており、外部との通信を行っている。
【００２１】
次に、上記したデジタルカラー複写機に装備される本発明を適用した画像読取装置について以下により詳細に説明する。
図１０、図１１は本実施例のカラー画像読取装置の読み取り画像信号の処理系及びスキャナ（画像読み取りユニット２）制御系を主に示す全体ブロック図である。
この処理・制御系（以下、スキャナＩＰＵ（画像処理ユニット）制御部という）を構成する各要素の機能を画像信号の処理を中心に図１０を参照して説明する。
【００２２】
スキャナＩＰＵ制御部上のＣＰＵ１０１はＲＯＭ１０２に格納されたプログラムを実行しＲＡＭ１０３にデータ等を読み書きすることによりスキャナＩＰＵ制御部全体の制御を行っている。また、ＣＰＵ１０１はシステム制御部１０４とシリアル通信で接続されおり、コマンド及びデータの送受信により指令された動作を行う。システム制御部１０４は操作表示部１０５とシリアル通信で接続されており、ユーザからのキー入力指示により動作モード等の指示を設定することができる（システム制御部については図１のシステム制御ユニット１に関する上記説明参照）。
一方、ＣＰＵ１０１は１／Ｏ１０６を構成する原稿検知センサ、ＨＰセンサ、圧板開閉センサ、冷却ファン等に接続されており、１／Ｏ１０６における検知及びＯＮ／ＯＦＦといった動作の制御をしている。スキャナモータドライバ１０７はＣＰＵ１０１からのＰＷＭ出力によりドライブされ励磁パルスシーケンスを発生し原稿走査駆動用のパルスモータ１０８を駆動する。
【００２３】
原稿画像はランプレギュレータ１０９の下に駆動されるハロゲンランプ１１０により照明され、原稿面からの反射光を複数ミラー及びレンズを通り３ラインＣＣＤ１１１の受光面に結像することにより原稿面の画像が読み取られる。
３ラインＣＣＤ１１１はスキャナＩＰＵ制御部上のタイミング回路１１２によって、各ラインに対し駆動クロックを与えられレッド、グリーン、ブルー（以下、それぞれ「Ｒ」「Ｇ」「Ｂ」と記す）各々の奇数フィールド（以下「ODD」と記す）、偶数フィールド（以下「EVEN」と記す）のアナログの画像信号をエミッタホロワ１１３〜１１５に出力している。
エミッタホロワ１１３〜１１５からのアナログ出力はそれぞれアナログ処理回路１１６〜１１８へ入力され、アナログ処理回路内で減算法ＣＤＳを実行し、ＣＣＤのオプテイカルブラック部検出でラインクランプを実施し、ODDとEVENの出力差がなくなるように補正すべく、それぞれのアンプゲイン調整を行う。ゲイン調整後はマルチプレクサで合成して、最終的にＤＣレベルのオフセット調整（後記する位相調整モードの動作にて詳述）後に、Ｒ、Ｇ、Ｂ各信号をＲＧＢ用の各Ａ／Ｄコンバータ（以下［ＡＤＣ］と記す）１１９〜１２１へ入力する。
【００２４】
ＡＤＣ１１９〜１２１へ入力されたＲ、Ｇ、Ｂ各アナログ信号はデジタル化されてシェーディング補正回路１２２へ入力される。
シェーディング補正回路１２２では照明系の光量不均一やＣＣＤの画素出力のバラツキを補正する機能を持っている。シェーディング補正された画像データはライン間補正メモリ１２３，１２４へ入力されて３ラインＣＣＤのＢとＧ、ＢとＲのライン数の画像データをメモリで遅延させてＢ、Ｇ、Ｒの読取画像信号の１ライン以上の位置合わせを行いドット補正回路１２５へ出力する。
ドット補正回路１２５ではライン間補正メモリ１２３，１２４から出力された画像データをＲ、Ｇ、Ｂデータの１ライン以内でドットのズレを補正する。次いで、スキャナγ補正１２６で反射率リニアデータをルックアップテーブル方式で補正を各色について行う。
【００２５】
この補正後の画像データは自動原稿色判定回路１２８と自動画像分離回路１２９とディレーメモリ１２７を介してＲＧＢフィルタ・色変換処理・変倍処理・クリエイト処理回路１３０に入力される。
自動原稿色判定回路１２８ではＡＣＳ（有彩／無彩判定）処理、即ち、黒及び灰色の判定を行う。また、自動画像分離回路１２９では、エッジ判定（白画素と黒画素の連続性により判定）、網点判定（画像中の山／谷ピーク画素の繰り返しパターンにより判定）及び写真判定（文字・網点外で画像データがある場合）を行い、文字及び印刷（網点）部、写真部の領域を判定してＣＰＵ１０１に伝え、後段のＲＧＢフィルタ、色変換、プリンタγ補正、ＹＭＣＫフィルタ、階調処理でパラメータや係数の切り換えに使用される。
【００２６】
ディレーメモリ１２７を経たＲ、Ｇ、Ｂ画像データはＲＧＢフィルタ・色変換処理・変倍処理・クリエイト処理回路１３０のＲＧＢフィルタに入力される。ＲＧＢフィルタでは先の領域の判定結果に従ってフィルタ係数を切り換え設定することによりＲ、Ｇ、ＢのＭＴＦ補正、平滑化、エッジ強調、スルー等の処理を行う。続く色変換処理回路ではＲ、Ｇ、ＢデータからＹＭＣＫ変換、ＵＣＲ、ＵＣＡ処理を実行する。また、変倍処理回路に入力され主走査の画像データに対して拡大／縮小処理を実行する。
この処理後に、画像データを分岐し、分岐した画像データの一部はＩ／Ｆを介して画像表示部１３２に入力される。こうすることにより読み取り画像を本デジタルカラー複写機における画像表示部１３２のＬＣＤパネル（図３参照）面に表示し、読み取り結果をモニタすることができる。
クリエイト処理回路ではクリエイト編集、カラー加工を行う。クリエイト編集では斜体、ミラー、影付け、中抜き処理等を実行する。カラー加工では、カラー変換、指定色消去、アンダーカラー等の加工を行う。
【００２７】
プリンタγ補正、ＹＭＣＫフィルタ等の書き込み処理回路１３１では先の領域の判定に基づいてプリンタγ変換とＹＭＣＫフィルタに用いる係数を設定する。書き込み処理に含まれる階調処理ではディザ処理を実行し、ビデオコントロールでは書き込みタイミング設定や画像領域、白抜き領域の設定やグレースケールやカラーパッチ等のテストパターン発生を行うことができ、最終画像データの書き込み処理でＬＤ（レーザーダイオード）へ出力できるように処理されて、ＬＤへ出力する。上記各機能処理の実行は、ＣＰＵ１０１に接続されているＲＯＭ１０２に格納されているプログラムにより各処理の設定と動作をシステム制御部１０４の指示により行うことによる。
【００２８】
ここで、上記した実施例のカラー画像読取装置のスキャナＩＰＵ制御部中でも本発明と深い関わりのある部分である読み取り画像信号の処理系を詳細に説明する。図１２は読み取り画像信号の処理系のブロック図で、図１０、図１１に示される処理系の一部を示す。なお、両図に示したと同じ構成要素には同一の符号を付している。図１０を参照して、この実施例の読み取り画像信号の処理に係わる駆動クロック信号のタイミング制御動作を中心に処理系の動作を説明する。タイミング回路１１２はＡＤＣ（Ｒ、Ｇ、Ｂ用）１１９〜１２１へＡＤＣＬＫ信号（ＡＤＣサンプリングクロック）とシェーディング補正回路１２２以後のデジタル処理系へＩＣＬＫ信号（画像処理系信号クロック）を出力する。また、タイミング回路１１２は３ラインＣＣＤ１１１、アナログ処理系等へも駆動クロックを出力する。この駆動クロックにより３ラインＣＣＤ１１１は、Ｒ、Ｇ、ＢそれぞれについてODDとEVEN別にＣＣＤ出力としてアナログ信号を出力し、同様にアナログ処理回路１１６〜１１８でもODDとEVEN別々に処理し、その後に合成してＡＤＣ１１９〜１２１への入力信号として出力させる。これらの信号波形と信号間のタイミングを図１３のタイミングチャートに示す。同図には、発振器からの基本クロックと周期を同じにしたスキャナ画像ＣＬＫとＣＣＤのラインに応じて定めたＯＬＳＹＮＣ（ライン同期信号）及び基本クロックを４逓倍した４逓倍ＣＬＫをもとに生成されるＡＤＣＬＫ，ＩＣＬＫに加えて、スキャナ画像ＣＬＫにより駆動されたＣＣＤ出力及びＣＣＤ出力を処理するアナログ処理回路における合成後のアナログ画像信号（ＡＤＣ入力信号）の出力タイミングの様子が示されている。
【００２９】
次に、タイミング回路１１２から出力されるＡＤＣ１１９〜１２１への駆動クロックＡＤＣＬＫ信号と、ＡＤＣ１１９〜１２１以降のデジタル処理系への駆動クロックＩＣＬＫ信号の位相調整について説明する。
位相調整の指示はＣＰＵ１０１よりアドレスバス／データバスを介してタイミング回路１１２に送られ、バスＩ／Ｆを通してタイミング回路１１２に設けられたＡＤＣＬＫ、ＩＣＬＫ位相調整レジスタに調整データを書き込むことで行われる。この調整データ値によりコントロール信号が出力され位相調整がなされる。
タイミング回路１１２の基本クロックは発振器（図示せず）より入力される。本例では発振器の基本クロック周波数はスキャナ画像クロック周波数と同じくし、ＰＬＬ回路で４逓倍クロックを生成し（図１３参照）、この４逓倍ＣＬＫと基本ＣＬＫ（スキャナ画像ＣＬＫ）を共に位相調整回路に入力し位相調整されて後にＡＤＣ１１９〜１２１及び各デジタル処理回路へ出力する。
【００３０】
ＡＤＣＬＫ、ＩＣＬＫ位相調整レジスタは次の８ビットレジスタとなっている。
〔ＡＤＣＬＫ、ＩＣＬＫ位相調整レジスタ（８ビット）〕
Ｄ７ Ｄ６ Ｄ５ Ｄ４ Ｄ３ Ｄ２ Ｄ１ Ｄ０
−   −   −   −   −   SEL ADC1 ADC0
上記８ビットの位相調整レジスタにおけるＤ０，Ｄ１の２ビット（ADCO，ADC1ビット）でＡＤＣＬＫ、ＩＣＬＫ信号の位相調整データを、Ｄ２の１ビット（SELビット）でＡＤＣＬＫ、ＩＣＬＫ位相調整選択データを書き込むようになっている。
SELビットは“０”でＡＤＣＬＫとＩＣＬＫを同位相で調整するモードを選択し、“１”でＩＣＬＫは固定のままでＡＤＣＬＫのみ位相調整するモードを選択可能にしている。
この２つの調整モードがある理由は、それぞれの調整モードのうち、使用するＡＤＣ１１９〜１２１のデジタルデータ出力タイミングと後段のデジタル処理回路のセットリングタイムとホールドタイムが許容値範囲内に入るモードを選択できるようにするためである。例えば、ＡＤＣとして新たに開発されたものが採用され回路構成が変更されることによりサンプリングクロックとデジタルデータ出力タイミングが変わった場合でも、条件を満たす側を選択することで対応可能となる。
【００３１】
本例では、４逓倍クロックを使用しＡＤＣＬＫ、ＩＣＬＫ信号を生成するので、４逓倍クロックの信号周期より位相調整は４パターンとなる。これは、ＰＬＬ回路で何逓倍を選択するかにより分解能ビット数が異なることは言うまでもない。
図１４及び図１５は４逓倍クロックの信号周期より位相調整されたＡＤＣＬＫ、ＩＣＬＫ信号の４パターンを示す。いずれの図もレジスタの設定値を４段階（ｘ０ｈ〜ｘ３ｈ）で変更した場合のタイミングチャートで、図１４はＡＤＣＬＫとＩＣＬＫを同位相で調整した場合を、図１５はＩＣＬＫは固定のままでＡＤＣＬＫのみ位相調整した場合の例を示す。
上記を実行する際に、ＡＤＣＬＫ、ＩＣＬＫ信号の設定は電源ＯＮ時に実行されるＣＰＵ１０１のソフトウェアの初期設定で行うようにする。従って、位相調整を変更する場合にはソフトウェアの変更が必要になる。
なお、ソフトウェアの変更せずに位相調整を行うことも可能であり、その例としては、制御基板上のディップスイッチの切り換えや操作表示部１０５のＳＰモードから変更することができるようにしてもよい。操作表示部１０５からの変更の場合は、操作表示部１０５から入力された位相調整データはシステム制御部１０４を介してスキャナＩＰＵ制御部のＣＰＵ１０１へシリアル通信データとして送信され、ＣＰＵ１０１では受信した位相調整データを基にその調整動作を行う。
【００３２】
次に、ＡＤＣＬＫ、ＩＣＬＫ信号の位相調整を行う方法についてその実施例を以下に説明する。ここでは、調整量を変えた場合の出力変化を検出し検出結果により最適な調整量を選択するようにしたものである。この位相調整動作モードを実行するために、ＡＤＣＬＫ、ＩＣＬＫ信号の位相を変化させ、変化させた時のデジタル画像出力の検出を行い、その検出結果を評価し、評価に従い位相調整データを定めるという手順を必要とする。本実施例では、位相調整モードをアナログ処理回路１１６〜１１８、ＡＤＣ１１９〜１２１及びシェーディング補正回路（デジタル値検出回路）１２２に行わせ、その際にＡＤＣ１１９〜１２１で処理された後の画像信号出力の検出のために新たに回路を設けることなくシェーディング補正回路１２２を兼用するようにしたデジタル値検出回路を用いて位相を変化させたＡＤＣＬＫ、ＩＣＬＫ信号によって駆動され処理された後の画像信号出力を検出し、それを評価するようにしている。
【００３３】
以下に、本実施例の位相調整モードについて詳細に説明する。
操作表示部１０５のＳＰモード上の図示せぬＡＤＣ位相調整キーが押下されるとＡＤＣ位相調整モードが実行される。ＣＰＵ１０１はシェーディング補正回路１２２へバスＩ／Ｆ経由でその回路内のレジスタ設定部へＡＤＣ位相調整モードへの移行を通知する。これにより通常シェーデイング補正の白メモリとして利用しているメモリを読み取り画像データの１ドット毎の平均値（例えば、１０ラインの平均）をメモリし得る状態とする、つまり、シェーディング補正回路をデジタル値検出回路とする。
ここでは、ＡＤＣＬＫ、ＩＣＬＫ位相調整レジスタのSELビットを“０”としたＡＤＣＬＫとＩＣＬＫを同位相で調整する場合について説明する。
【００３４】
図１６はＡＤＣ位相調整モードのフローチャートを示す。
図１６に示されるフローに従い、ＡＤＣ位相調整モードの動作を説明する。なお、説明文に括弧書きで図１６に示されるステップ番号を参照のために付記する。
このフローは操作表示部１０５のＡＤＣ位相調整キーの押下により開始され、先ず、シェーディング補正回路１２２へＡＤＣ位相調整モードへの移行を通知し、そこをデジタル値検出回路として動作させる位相調整モードに設定する（Ｓ１）。
次に、白基準板でのデータにより位相を調整するので、照明系を載せたキャレッジをホームポジションから白基準板上に移動させ露光ランプを点灯する（Ｓ２）。
露光された白基準板を３ラインＣＣＤ１１１上に結像し光電変換出力信号によりＡＤＣＬＫ位相調整サブルーチンを実行する（Ｓ３）。
ＡＤＣＬＫ位相調整サブルーチンを終了し、露光ランプ消灯した後に、ホームポジションへ戻し（Ｓ４）、位相調整モードの設定によりデジタル値検出回路の動作を行っていた回路を元のシェーディング補正回路１２２の動作を行わせるようにして（Ｓ５）、ＡＤＣ位相調整モードの動作を完了する。
【００３５】
上記ＡＤＣ位相調整モードの動作フローにおけるＡＤＣＬＫ位相調整サブルーチンを詳細に説明する。
図１７はＡＤＣＬＫ位相調整サブルーチンの動作フローを示すチャートである。図示のフローに従い、ＡＤＣＬＫ位相調整サブルーチンの動作を説明する。
このフローは上記したＡＤＣ位相調整モードのステップＳ３（図１６）において、露光された白基準板を３ラインＣＣＤ１１１上に結像しライン走査をして光電変換されたODDとEVENの画像出力信号を得たところから開始される。
アナログ処理回路１１６〜１１８ではエミッタホロワ１１３〜１１５から入力された白基準板によるODDとEVENの画像信号の出力差をなくす補正を施した後に、さらにODDとEVEN間の信号レベルの差値をある一定量：Ａだけずらすようにそれぞれにゲインの調整を行う（Ｓ３０１）。
【００３６】
次に、ＣＰＵ１０１はタイミング回路１１２のＡＤＣＬＫ，ＩＣＬＫ位相調整レジスタへ設定値＝ｘ０ｈを書き込む（Ｓ３０２）。
ここで、設定された位相における出力の一定時間の平均をとるためにライン同期信号１０カウントしたかを確認し（Ｓ３０３）、確認後に先のステップＳ１（図１６）において設定したモードにより動作するデジタル値検出回路１２２のメモリより１ドット毎の平均化されたデータ値をＣＰＵ１０１がリードする（Ｓ３０４）。
このリードしたライン単位のデータをODDとEVEN別に平均化して求めた値についてその差を計算しその差値：Ｂを求め、さらに先のステップＳ３０１にて設定した値：Ａ（ODDとEVEN間の信号レベル差）との差、即ち（Ａ−Ｂ）をとり、その絶対値：｜Ａ−Ｂ｜を結果：Ｃとして求め（Ｓ３０５）、得た結果ＣをＲＡＭ▲１▼に格納する（Ｓ３０６）。
【００３７】
次いで、ＣＰＵ１０１はタイミング回路１１２のＡＤＣＬＫ，ＩＣＬＫ位相調整レジスタへ次のシフト値を設定する設定値＝ｘ１ｈを書き込む（Ｓ３０７）、つまり、シフト１（１パルス遅れ）の状態（図１４、１５参照）にして、先に行ったステップと同様に、平均化に必要な一定時間後に（Ｓ３０８）、先のデジタル値検出回路１２２のメモリより１ドット毎の平均値データをＣＰＵ１０１がリードする（Ｓ３０９）。
このリードしたライン単位のデータより前記と同様の処理を実行し、Ｃ＝｜Ａ−Ｂ｜の計算を行い（Ｓ３１０）、得た結果をＲＡＭ▲２▼に格納する（Ｓ３１１）。
次いで、ＣＰＵ１０１はタイミング回路１１２のＡＤＣＬＫ，ＩＣＬＫ位相調整レジスタへ次のシフト値を設定する設定値＝ｘ３ｈを書き込む（Ｓ３１２）、つまり、シフト４（１パルス進み）の状態（図１４、１５参照）にして、先に行ったステップと同様に、平均化に必要な一定時間後に（Ｓ３１３）、先のデジタル値検出回路１２２のメモリより１ドット毎の平均値データをＣＰＵ１０１がリードする（Ｓ３１４）。
このリードしたライン単位のデータより前記と同様の処理を実行し、Ｃ＝｜Ａ−Ｂ｜の計算を行い（Ｓ３１５）、得た結果をＲＡＭ▲３▼に格納する（Ｓ３１６）。
上記した各シフト位置において求めＲＡＭ▲１▼〜▲３▼に格納された結果：Ｃ＝｜Ａ−Ｂ｜の値を比較して最も良好な位相調整データを決定し（Ｓ３１７）、決定したｘ０ｈ〜ｘ３ｈのいずれかをＡＤＣＬＫ，ＩＣＬＫ位相調整レジスタにセットする（Ｓ３１８）ことによりＡＤＣＬＫ位相調整サブルーチンを終える。
【００３８】
本例では位相調整としては４逓倍クロックをＰＬＬ回路により生成しているが、８逓倍、１６逓倍クロックを使用して位相調整の分解能を上げて、さらに良好な精度で調整を行ってもよい。この場合には、位相の遅れ及び進みパルスを基準の位置から数パルス取って先の計算のデータ比較を行って位相を決めることで良好な結果が得られる。
本発明ではODDとEVENの画像データに対して両者の信号レベルの差値をある一定量：Ａだけずらすようなゲインの調整をそれぞれに行っている。ODDとEVENの画像信号レベルに差をつけることによって、サンプリングが正しい位置で行われていない場合は変化点でのデータを取り込むことになるためＢ（ライン単位のデータをODDとEVEN別に平均化して求めた値の差値）の値が小さくなり、結果Ｃが大きい値となる。すなわち、結果Ｃの値が小さくなれば適正な位置でサンプリングが行われることになるので、例えば、画素位置とＡ／Ｄ変換のサンプリング位置をオシロスコープ等の目視による確認が行いやすくなる等、最適調整の判断がし易くなる。
【００３９】
【発明の効果】
（１）  ラインイメージセンサ及びＡ／Ｄ変換器（ＡＤＣ）の駆動クロックは、従来、タイミングＬＳＩで発生させていたためにタイミングを調整する場合に、ディレーラインを入れる等のハード変更によらざるを得ないという制約を受け、その対応に困難をきたしていたが、本発明によって、位相調整データにより駆動クロックの出力タイミングが調整できるクロック発生手段を設け、このクロック発生手段におけるレジスタに装置全体を制御するＣＰＵからデータバスを介して調整データを書込むことにより、位相の遅れた状態、位相の進んだ状態で、ハードウェアの変更（従来のディレーラインを入れる等の）なしに、クロックを発生させ、適切な出力位置でゲート及びサンプルホールドしラインイメージセンサ、ＡＤＣの駆動を行うことが可能となる。
また、ＥＭＩ規制に従って行われる放射ノイズ低減のため、ＣＣＤ駆動クロックやアナログ処理実行クロック、さらにＡＤＣクロックにフィルタやダンピング抵抗の挿入や定数変更により、クロック波形をなまらせて対応する必要があり、こうした場合にクロックの立ち上がり、立ち下がりにディレーが発生し信号出力に遅れが生じたりする。このため行うフィルタやダンピング抵抗の挿入や定数変更は画像データに影響を与えないレベルで調整するしかなかったが、本発明によると、前記のディレーが生じても位相調整が可能であるから、ＥＭＩ対策による悪影響を防止でき、こうした条件下においても良好なタイミングで信号出力をサンプリングし、放射ノイズレベルを大きく下げることが可能となり利用範囲を拡大することができる。
【００４０】
（２）  上記（１）の効果に加え、ラインイメージセンサからの光電変換したアナログ画像信号をＡＤＣで変換して得たデジタルデータを検出しその検出結果に基づき生成された位相調整データを用いて駆動クロックのタイミングを調整することにより、より適切な出力位置でサンプルホールドしＡＤＣの駆動を行うことが可能となる。
【００４１】
（３）  上記（１）、（２）の効果に加えて、アナログ画像信号のゲインをODDとEVEN別に両者の出力差を補正した後にＤＣレベルにオフセットを与えるように調整するアナログ処理手段を設けることにより、位相調整する場合に適正位置で駆動（ゲート、サンプル）できれば、ODDとEVENに与えたレベル差と同じデータ値をとり、適正位置でなければ（例えば、画素の変化点）ゲイン調整で与えた差をとれなくなり、画素位置とＡ／Ｄ変換のサンプリング位置をオシロスコープ等の目視による確認が行いやすいこと等、出力値の変化を判断する場合に処理しやすいデータ結果が提供できることから位相調整の精度を高くすることが可能となる。
【００４２】
（４）  上記（１）〜（３）の効果に加えて、位相調整データの調整ステップをＰＬＬによる逓倍回路等を使用して前記画素クロック（ＡＤＣの駆動クロック）の周期の整数分の１の長さとして、ゲートの遅延量が積算され蓄積されることを無くすことにより、さらに正確な位相調整が可能となる。
【００４３】
（５）  上記（１）〜（４）の効果に加えて、位相調整データの調整幅を画素クロック（ＡＤＣの駆動クロック）の１周期分にわたるようにしたことにより、１周期分の調整ができるので遅れ方向だけでなく進み方向も調整することができ、最適な動作が可能となる。
【００４４】
（６）  上記（１）〜（５）の効果に加えて、デジタルデータ検出手段は検出データを保持するメモリを前記シェーディング補正手段のメモリと兼用するようにしたので、めもりのりようこうりつをあげ、また、高価なメモリを位相調整のためだけに新たに用意する場合のコストアップを抑えることができる。
【図面の簡単な説明】
【図１】本発明の画像読取装置を好適に実施しうるデジタルカラー複写機の全体構成の概要を示す図である。
【図２】図１に示すデジタルカラー複写機の操作部ユニットの操作パネルの１例を示す図である。
【図３】図１に示すデジタルカラー複写機の画像表示ユニットの回路構成を示す機能ブロック図である。
【図４】図３に示す画像表示ユニットのＬＣＤパネルの１実施例を示す図である。
【図５】図４に示されるＬＣＤパネルに表示される画面の１例を示す図である。
【図６】図５に示される画面上の変倍キー押下による画面展開の１例を示す。
【図７】タッチパネル検出回路の構成の１例を示す図である。
【図８】図７の検出回路におけるタッチパネルのX,Y各電極の電位の設定状態を表したものである。
【図９】図１に示すデジタルカラー複写機の操作部ユニットの回路構成の１例を示す機能ブロック図である。
【図１０】本発明を適用したカラー画像読取装置の読み取り画像信号の処理系及びスキャナ制御系を主に示す全体ブロック図（その１）である。
【図１１】本発明を適用したカラー画像読取装置の読み取り画像信号の処理系及びスキャナ制御系を主に示す全体ブロック図（その２）である。
【図１２】本発明を適用した画像読取装置における読み取り画像信号の処理系のブロック図でである。
【図１３】読み取り画像信号の処理系の各信号波形と信号間のタイミングを示すチャートである。
【図１４】４逓倍クロックの信号周期より位相調整されたＡＤＣＬＫ、ＩＣＬＫ信号（同位相）の４パターンを示す。
【図１５】４逓倍クロックの信号周期より位相調整されたＡＤＣＬＫ信号（ＩＣＬＫ信号固定）の４パターンを示す。
【図１６】ＡＤＣＬＫ位相調整モードの動作フローを示すチャートである。
【図１７】ＡＤＣＬＫ位相調整サブルーチンの動作フローを示すチャートである。
【符号の説明】
１０１…ＣＰＵ、          １０４…システム制御部、
１０５…操作表示部、      １１１…３ラインＣＣＤ、
１１２…タイミング回路、  １１６〜１１８…アナログ処理回路（Ｒ、Ｇ、Ｂ用）、
１１９〜１２１…ＡＤＣ（Ａ／Ｄコンバータ）（Ｒ、Ｇ、Ｂ用）、
１２２…シェーディング補正回路（デジタル値検出回路）。
【図１】
0003846670.tif 000002
【図２】
0003846670.tif 000003
【図３】
0003846670.tif 000004
【図４】
0003846670.tif 000005
【図５】
0003846670.tif 000006
【図６】
0003846670.tif 000007
【図７】
0003846670.tif 000008
【図８】
0003846670.tif 000009
【図９】
0003846670.tif 000010
【図１０】
0003846670.tif 000011
【図１１】
0003846670.tif 000012
【図１２】
0003846670.tif 000013
【図１３】
0003846670.tif 000014
【図１４】
0003846670.tif 000015
【図１５】
0003846670.tif 000016
【図１６】
0003846670.tif 000017
【図１７】
0003846670.tif 000018