(57)【特許請求の範囲】
【請求項１】
交流を両波整流した入力電流をインダクタからスイッチング素子に供給してオン・オフし、このオン時にインダクタに蓄えられたエネルギーを、前記スイッチング素子のオフ時に昇圧した直流電圧としてダイオードを通じて負荷に供給するブーストコンバータと、
前記負荷に印加される直流電圧の変動分を検出したエラー電圧及び前記スイッチング素子のオン時の前記インダクタに流れる入力電流から検知した検知電圧を乗算して得られた比較用電圧と、逆鋸歯状波とを比較して前記スイッチング素子のオフ時間を制御する力率補償回路と、
を備えることを特徴とする力率補償電源装置。
【請求項２】
前記ブーストコンバータは、
交流を両波整流する両波整流器と、
前記両波整流器の出力両端に接続された第１キャパシタと、
前記第１キャパシタの正極端子に一端が接続されたインダクタと、
前記第１キャパシタの接地端子に一端が接続された検出抵抗器と、
前記インダクタの他端と前記検出抵抗器の他端との間に接続されたスイッチング素子と、
前記インダクタの他端と前記接地端子との間に直列接続されたダイオード及び第２キャパシタと、
を備えることを特徴とする請求項１に記載の力率補償電源装置。
【請求項３】
前記力率補償回路が、
前記負荷に供給される直流電圧の変動分をエラー電圧として検出するエラー増幅回路と、
前記スイッチング素子のオン時にインダクタに流れる入力電流を検出して検出電圧を発生するための電流検出回路と、
前記エラー増幅回路からのエラー電圧と前記電流検出回路からの検出電圧とを乗算した比較用電圧を発生する乗算器と、
所定の周波数のクロック信号と、このクロック信号に同期した逆鋸歯状波を発生する発振器と、
前記発振器からの逆鋸歯状波と前記乗算器からの比較用電圧とを比較してリセット信号を発生する比較器と、
前記発振器からのクロック信号でセットされ、かつ、前記比較器のリセット信号でリセットされてパルス幅を可変したゲート駆動信号をスイッチング素子としてのスイッチングトランジスタのゲートに送出するゲート駆動回路と、
を備えることを特徴とする請求項２に記載の力率補償電源装置。
【請求項４】
前記電流検出回路は、
前記検出抵抗器の両端に接続されて、スイッチングノイズを消去した検出電圧を出力するためのフィルタを備えることを特徴とする請求項３に記載の力率補償電源装置。
【請求項５】
交流を両波整流した入力電流をインダクタ及びスイッチング素子を通じてオン・オフし、このスイッチング素子のオン時にインダクタに蓄えたエネルギーを、スイッチング素子のオフ時にダイオードを通じて負荷に昇圧した直流電圧として供給するブーストコンバータと、
前記負荷に印加される直流電圧から検出されたエラー電圧と前記スイッチング素子のオン・オフ時にインダクタに流れる入力電流を検出した検出電圧とを乗算して得られた比較用電圧と、逆鋸歯状波とを比較して前記スイッチング素子のオフ時間を制御する力率補償回路と、
を備えることを特徴とする力率補償電源装置。
【請求項６】
前記ブーストコンバータは、
交流を両波整流する両波整流器と、
前記両波整流器の出力両端に接続された第１キャパシタと、
前記第１キャパシタの正極端子に一端が接続されたインダクタと、
前記第１キャパシタの接地端子に一端が接続された検出抵抗器と、
前記インダクタの他端と前記検出抵抗器の他端との間に接続されたスイッチング素子と、
前記インダクタの他端と前記検出抵抗器の他端との間に直列接続されたダイオード及び第２キャパシタと、
を備えることを特徴とする請求項５に記載の力率補償電源装置。
【請求項７】
前記力率補償回路は、
前記負荷に供給される直流電圧の変動分をエラー電圧として検出するエラー増幅回路と、
前記スイッチング素子のオン時に前記インダクタに流れる入力電流を検出した検出電圧を発生するための電流検出回路と、
前記エラー増幅回路からのエラー電圧と前記電流検出回路からの検出電圧とを乗算して比較用電圧を発生する乗算器と、
所定の周波数のクロック信号と、このクロック信号に同期した逆鋸歯状波を発生する発振器と、
前記発振器からの逆鋸歯状波と前記乗算器からの比較用電圧とを比較してリセット信号を発生する比較器と、
前記発振器からのクロック信号でセットされ、かつ、前記比較器からのリセット信号でリセットされてパルス幅を可変したゲート駆動信号をスイッチング素子としてのスイッチングトランジスタのゲートに送出するゲート駆動回路と、
を備えることを特徴とする請求項６に記載の力率補償電源装置。
【請求項８】
前記電流検出回路は、
前記検出抵抗器の両端に接続され、スイッチングノイズを消去した検出電圧を出力するためのフィルタを備えることを特徴とする請求項７に記載の力率補償電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流から生成した直流を電子装置に供給し、かつ、入力電流を入力電圧と同相かつ同じ大きさの比で制御して力率補償を行う力率補償回路（ＰＦＣ:power factor correction circuit) を備えた力率補償電源装置に関する。
【０００２】
【従来の技術】
一般的に、常用の交流電源から直流電源を得るためにキャパシタ（コンデンサ）入力形整流回路が多く使用されている。このキャパシタ入力形整流回路は、入力交流電圧のピーク部分のみで入力電流が流れるため、力率が極めて悪い。また、電子装置の負荷が一般的に抵抗器、インダクタンス及びキャパシタンスで構成されるため、直流電源から得られる電流位相が変形する歪が発生し易い。これによって出力電圧にも歪が発生するという問題があった。
【０００３】
また、このような電源装置との接続ラインを通じて高速スイッチング方式の電子装置で発生するスイッチングノイズが、他の電子装置へ影響を与えてしまう。このため、電子装置に流れる電流が電源電圧に及ぼす影響を極力低減するように、入力力率を高く設計している。
【０００４】
このような力率回路にあって、周知の連続電流モード（ＣＣＭ:continuous current mode）制御方式は高い力率を得るのに適している。通常用いられるＣＣＭ制御方式力率回路はピーク電流検出制御方式、可変ヒステリシス制御方式及び平均電流制御方式などに区分けされるが、これらの方式では高い力率を得られる。
【０００５】
米国特許第５，００３，４５４号には入力電圧と入力電流を比較してスイッチング素子のゲート信号を制御するフィードフォワード制御方式の電源装置が記載されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来例にあって、ピーク電流検出制御方式は正確な力率補償が困難であり、また、可変ヒステリシス制御方式は入力電圧が低下した場合に、正確な周波数制御が出来ない。更に、平均電流制御方式は単位力率を実現するための回路構成が極めて複雑化するという問題があった。
【０００７】
本発明は、このような従来の技術における課題を解決するものであり、連続電流モード（ＣＣＭ）制御方式にあって、簡単な回路構成で高い力率補償が得られる力率補償電源装置の提供を目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の力率補償電源装置では、交流を両波整流した入力電流をインダクタからスイッチング素子に供給してオン・オフし、このオン時にインダクタに蓄えられたエネルギーを、スイッチング素子のオフ時に昇圧した直流電圧としてダイオードを通じて負荷に供給するブーストコンバータと、負荷に印加される直流電圧の変動分を検出したエラー電圧及びスイッチング素子のオン時のインダクタに流れる入力電流から検知した検知電圧を乗算して得られた比較用電圧と、逆鋸歯状波とを比較してスイッチング素子のオフ時間を制御する力率補償回路とを備えることを特徴とする。
【０００９】
また、本発明は前記ブーストコンバータが、交流を両波整流する両波整流器と、両波整流器の出力両端に接続された第１キャパシタと、第１キャパシタの正極端子に一端が接続されたインダクタと、第１キャパシタの接地端子に一端が接続された検出抵抗器と、インダクタの他端と検出抵抗器の他端との間に接続されたスイッチング素子と、インダクタの他端と接地端子との間に直列接続されたダイオード及び第２キャパシタとを備えることを特徴としている。
【００１０】
更に、本発明は前記力率補償回路が、負荷に供給される直流電圧の変動分をエラー電圧として検出するエラー増幅回路と、スイッチング素子のオン時にインダクタに流れる入力電流を検出して検出電圧を発生するための電流検出回路と、エラー増幅回路からのエラー電圧と電流検出回路からの検出電圧とを乗算した比較用電圧を発生する乗算器と、所定の周波数のクロック信号と、このクロック信号に同期した逆鋸歯状波を発生する発振器と、発振器からの逆鋸歯状波と乗算器からの比較用電圧とを比較してリセット信号を発生する比較器と、発振器からのクロック信号でセットされ、かつ、比較器のリセット信号でリセットされてパルス幅を可変したゲート駆動信号をスイッチング素子としてのスイッチングトランジスタのゲートに送出するゲート駆動回路とを備えることを特徴としている。
【００１１】
また、本発明は前記電流検出回路が、検出抵抗器の両端に接続されて、スイッチングノイズを消去した検出電圧を出力するためのフィルタを備えることを特徴としている。
【００１２】
更に、本発明は交流を両波整流した入力電流をインダクタ及びスイッチング素子を通じてオン・オフし、このスイッチング素子のオン時にインダクタに蓄えたエネルギーを、スイッチング素子のオフ時にダイオードを通じて負荷に昇圧した直流電圧として供給するブーストコンバータと、負荷に印加される直流電圧から検出されたエラー電圧とスイッチング素子のオン・オフ時にインダクタに流れる入力電流を検出した検出電圧とを乗算して得られた比較用電圧と逆鋸歯状波とを比較してスイッチング素子のオフ時間を制御する力率補償回路とを備えることを特徴としている。
【００１３】
また、本発明は前記ブーストコンバータが、交流を両波整流する両波整流器と、両波整流器の出力両端に接続された第１キャパシタと、第１キャパシタの正極端子に一端が接続されたインダクタと、第１キャパシタの接地端子に一端が接続された検出抵抗器と、インダクタの他端と検出抵抗器の他端との間に接続されたスイッチング素子と、インダクタの他端と検出抵抗器の他端との間に直列接続されたダイオード及び第２キャパシタとを備えることを特徴とする。
【００１４】
更に、本発明は前記力率補償回路が、負荷に供給される直流電圧の変動分をエラー電圧として検出するエラー増幅回路と、スイッチング素子のオン時にインダクタに流れる入力電流を検出した検出電圧を発生するための電流検出回路と、エラー増幅回路からのエラー電圧と電流検出回路からの検出電圧を乗算して比較用電圧を発生する乗算器と、所定の周波数のクロック信号と、このクロック信号に同期した逆鋸歯状波を発生する発振器と、発振器からの逆鋸歯状波と乗算器からの比較用電圧とを比較してリセット信号を発生する比較器と、発振器からのクロック信号でセットされ、かつ、比較器からのリセット信号でリセットされてパルス幅を可変したゲート駆動信号をスイッチング素子としてのスイッチングトランジスタのゲートに送出するゲート駆動回路とを備えることを特徴とする。
【００１５】
また、本発明は前記電流検出回路が、検出抵抗器の両端に接続され、スイッチングノイズを消去した検出電圧を出力するためのフィルタを備えることを特徴としている。
【００１６】
このような構成の本発明の力率補償電源装置では、負荷に印加される直流電圧の変動分を検出したエラー電圧及びスイッチング素子のオン時のインダクタに流れる入力電流を検知した検知電圧に基づいて得られた比較用電圧と、逆鋸歯状波とを比較してスイッチング素子のオフ時間を制御している。
【００１７】
換言すれば、フィードバックされるエラー電圧とフィードフォワードされる入力電流に対応する検出電圧を乗算して比較用電圧を発生しているため、連続電流モード（ＣＣＭ）制御方式にあって、入力電圧のフィードフォワードを行うループ回路制御が不要になり、簡単な回路構成で高い力率補償を得ることが出来るようになる。
【００１８】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施の形態を更に詳しく説明する。
図１は本発明による力率補償電源装置の第１実施の形態を示すブロック図である。図１において、この実施の形態はブーストコンバータ１０と高力率補償回路２０とで概略構成されている。
【００１９】
ブーストコンバータ１０は、交流電源からの交流ＡＣを整流する１次整流器１１及び平滑用のキャパシタＣ１と、このキャパシタＣ１の両端の入力電圧Ｖｉｎにおける入力電流によりエネルギーを蓄えて２次側に誘起電圧を発生するインダクタＬと、このインダクタＬの２次側の誘起電圧が供給され、かつ、スイッチング（オン・オフ）動作を行うスイッチングトランジスタ１２と、インダクタＬの出力電圧を整流して負荷１４に供給するダイオードＤ１及びバルクキャパシタＣ３とを備えている。
【００２０】
高力率補償回路２０は、ブーストコンバータ１０の出力電圧Ｖｏの変動分を検出するためのエラー増幅回路２２と、スイッチングトランジスタ１２がオンしたときにインダクタＬに流れる入力電流を検出する電流検出回路２１とを有している。また、電流検出回路２１の入力電流検出電圧Ｖ１とエラー増幅回路２２の出力電圧Ｖ２とを乗算する乗算器２３と、この乗算器２３の出力電圧Ｖ３を逆鋸歯状波Ｂと比較する比較器２４とを備えている。更に、逆鋸歯状波Ｂと同一の周波数の基準クロック信号ＣＬＯＣＫを送出する発振器２５と、基準クロック信号ＣＬＯＣＫでセットされ、かつ、比較器２４のリセット信号でセットされてパルス幅を可変したゲート駆動信号をスイッチングトランジスタ１２のゲートに送出するゲート駆動回路２９とを有している。
【００２１】
ゲート駆動回路２９は、比較器２４の出力信号をリセット信号Ｒとし、かつ、逆鋸歯状波Ｂに同期した基準クロック信号ＣＬＯＣＫをセット信号Ｓとして動作するフリップフロップ（Ｆ／Ｆ）回路２６と、このフリップフロップ回路２６の反転出力Ｑと逆鋸歯状波Ｂに同期した基準クロック信号ＣＬＯＣＫとを否定論理和によって出力するＮＯＲゲート２７と、このＮＯＲゲート２７の出力でスイッチングトランジスタ１２のゲートを駆動する出力駆動回路２８とを有している。
【００２２】
エラー増幅回路２２は非反転入力端子（＋）に第２基準電圧Ｖｒｅｆ２が設定された状態でブーストコンバータ１０の負荷１４の両端の出力電圧Ｖｏを２つの直列接続の抵抗器Ｒ２，Ｒ３で分圧した電圧を反転入力端子（−）に入力し、かつ所定の増幅比で増幅するエラー増幅器２２Ａと、このエラー増幅器２２Ａの出力電圧Ｖｅｏを、更に第１基準電圧Ｖｒｅｆ１と合成する合成器２２Ｂとを有している。
【００２３】
電流検出回路２１はスイッチングトランジスタ１２がオンしたときにインダクタＬに流れる電流を検出するための電流検出抵抗器Ｒｓ及びノイズ消去用のＲＣフィルタＲ１，Ｒ２とから構成され、スイッチングトランジスタ１２に直列接続されている。
【００２４】
図２は本発明による力率補償電源装置の第２実施の形態を示すブロック図である。図２において、負荷１４がスイッチングトランジスタ１２のドレインとソースの両端に並列接続され、かつ、負荷１４に電流検出回路２１Ａが直列接続されたことを除いては、第１実施の形態の構成と同様である。すなわち、第１実施の形態においては、スイッチングトランジスタ１２と直列接続された電流検出回路２１に負荷１４が並列接続されており、スイッチングトランジスタ１２がオンした場合にのみ入力電流を電流検出回路２１で検出しているが、この第２実施の形態ではスイッチングトランジスタ１２がオンの場合とともに、オフの際にも入力電流を電流検出回路２１Ａが検出している。このため、インダクタＬに流れる電流の平均値を容易に求めることが出来る。
【００２５】
図３は本発明のフィードフォワード制御動作を説明するための波形図である。図３（ａ）はインダクタＬに印加される入力電圧Ｖｉｎの波形を示しており、図３（ｂ）は、発振器２５が発生する逆鋸歯状波Ｂ及び乗算器２３の出力電圧Ｖ３の波形を示し、図３（ｃ）は発振器２５で発生される基準クロック信号ＣＬＯＣＫであり、更に、図３（ｄ）はスイッチングトランジスタ１２のゲートに印加される電圧波形ＧＡＴＥを示している。
【００２６】
図４は本発明のフィードバックループによる動作を説明するための波形図である。図４（ａ）はインダクタＬに印加される入力電圧Ｖｉｎの波形であり、図４（ｂ）は発振器２５で発生される逆鋸歯状波Ｂ、エラー増幅回路２２の出力電圧Ｖ２の波形、ブーストコンバータ１０の出力電圧が増幅したことを仮定して推測したエラー増幅回路２２の出力電圧Ｖ２ａの波形、及び、乗算器２３の出力電圧Ｖ３の波形及びブーストコンバータ１０の出力電圧が増加したことを仮定して推測した乗算器２３の出力電圧Ｖ３ａの波形をそれぞれに示している。図４（ｃ）はスイッチングトランジスタ１２のゲートに印加される電圧波形ＧＡＴＥを示し、図４（ｄ）はブーストコンバータ１０の出力電圧が増加したことを推測したスイッチングトランジスタ１２のゲートに印加される電圧波形ＧＡＴＥａを示している。
【００２７】
次に、図１から図４を参照して実施の形態の力率補償電源装置の動作について説明する。
エラー増幅回路２２において、リップルを有した出力電圧Ｖｏが高くなれば、エラー増幅器２２Ａの反転入力端子（−）の電圧が高くなる。この結果、エラー増幅器２２Ａの出力電圧Ｖｅｏが低くなって合成器２２Ｂからのエラー増幅回路２２の出力電圧Ｖ２が高くなる。逆に、出力電圧Ｖｏが低くなれば、エラー増幅器２２Ａの反転入力端子（−）の電圧が低下するため、エラー増幅器２２Ａの出力電圧Ｖｅｏが高くなって合成器２２Ｂが出力するエラー増幅回路２２の出力電圧が低下する。このとき、エラー増幅回路２２の出力電圧Ｖ２は、常に正（＋）の値であり、また、第１基準電圧Ｖｒｅｆ１は、ブーストコンバータ１０の出力電圧Ｖｏの変化に比例する電圧を比較器２４に入力するための基準電圧レベルとなる。
【００２８】
図１の電流検出回路２１（２１Ａ）では、スイッチングトランジスタ１２がオンしたときにインダクタＬに流れる入力電流を検出する電流検出用抵抗器Ｒｓ及びノイズ消去のためのＲＣフィルタＲ１，Ｃ２から入力電流が入力電流検出電圧Ｖ１に変換されて出力される。
【００２９】
したがって、比較器２４の非反転入力端子（＋）に印加される出力電圧Ｖ３は電流検出回路２１（２１Ａ）の入力電流検出電圧Ｖ１とエラー増幅回路２２の増幅電圧Ｖ２とが乗算器２３を通して乗算された電圧であり、次式（１）で表される。
【００３０】
Ｖ３＝Ｋ＊Ｖ１＊Ｖ２                                  …（１）
Ｋ：乗算器の利得
【００３１】
このような乗算器２３からの出力電圧Ｖ３が、比較器２４の非反転入力端子（＋）に印加される。この際、発振器２５では逆鋸歯状波Ｂを発生させて比較器２４の反転入力端子（−）に入力するとともに、否定論理積を行うＮＯＲゲート２７を通じて出力駆動回路２８の同期を一致させている。この結果、比較器２４の出力端で得られる逆鋸歯状波との比較波形がフリップフロップ回路２６のリセット信号Ｒとして入力されてスイッチングトランジスタ１２がオフになる。これと同時に発振器２５が逆鋸歯状波Ｂに同期した基準クロック信号ＣＬＯＣＫを発生してフリップフロップ回路２６のセット信号として供給する。これによってスイッチングトランジスタ１２がオンになる。
【００３２】
力率補償回路（ＰＦＣ）で最も重要なのは、入力電流を入力電圧に同相かつ同一の大きさの比で制御することであり、ここでの入力電流の制御を入力電圧のフィードフォワード制御によって行う。すなわち、図３に示すように、一定の周波数に制御され、その入力電流の検出によるデューティ比を調整してフィードフォワード制御を行う。この処理動作にあってスイッチングトランジスタ１２がオンした際のインダクタＬに蓄えられるエネルギーが次式（２）で求められる。
【００３３】
Ｖｉｎ＝ＶL 
Ｖｉｎ＝Ｌ＊ｄｉ（ｏｎ）／ｄｔ（ｏｎ）                …（２）
【００３４】
ここでインダクタＬ値が一定と仮定すると、入力電圧Ｖｉｎの高低が電流傾き（ｄｉ／ｄｔ）の大小に比例し、次式（３）で表される。
【００３５】
Ｖｉｎ∝ｄｉ／ｄｔ                                    …（３）
【００３６】
上記の関係式から図３（ｂ）に示す角度αを有する電流の上昇波形が導出される。また、重要なことは電流の下降傾きであり、この傾きが次式（４）で求められる。
【００３７】
Ｖｉｎ＋ＶL ＝Ｖｏ
ＶL ＝Ｖｏ−Ｖｉｎ
（ｄｉ（ｏｆｆ）／ｄｔ（ｏｆｆ））／Ｌ∝Ｖｏ−Ｖｉｎ  …（４）
【００３８】
ここでブーストコンバータ１０の出力電圧Ｖｏは一定であり、電流の下降傾きが入力電圧Ｖｉｎが高くなるごとに減少する。以上のような制御が図３（ｂ）に示す角度βを有する下降電流波形である。
【００３９】
図４において、ブーストコンバータ１０の出力電圧Ｖｏが高くなればエラー増幅回路２２では、非反転入力端子（＋）に設定された第２基準電圧Ｖｒｅｆ２によってエラー増幅器２２Ａの出力電圧Ｖｅｏが低減し、エラー増幅器２２Ａの出力電圧Ｖｅｏが合成器２２Ｂによって第１基準電圧Ｖｒｅｆ１との電圧差（Ｖｒｅｆ１−Ｖｅｏ）に加減されるため、結果的、にエラー増幅回路２２の出力電圧Ｖ２が高くなり、この上昇電圧に対応した制御が行われる。
【００４０】
そして、前記のようにエラー増幅回路２２で増幅して高くなった出力電圧Ｖ２と、乗算器２３で電流検出回路２１（２１Ａ）の入力電流検出電圧Ｖ１とが乗算されて、フィードフォワード制御のループにおける検出電流の傾きが増加し、この結果、オンデューティ（オン時間）が減少してオフデューティ（スイッチのオフ時間）が増加する。これによって制御の最終対象のブーストコンバータ１０の出力電圧Ｖｏを減少させる方向に制御が行われる。
この際のデューティに対する関係が次式（５）で表される。
【００４１】
0003774788.tif 000002
【００４２】
また、電流検出回路２１（２１Ａ）の入力電流検出電圧Ｖ１は、電流変化量ｄｉを含むが、この電流量が利得Ｋを有する乗算器２３で乗算されて逆鋸歯状波Ｂと比較されてデューティ比を制御する。
【００４３】
図４にあってエラー増幅回路２２の出力電圧Ｖ２ａ及びブーストコンバータ１０の出力電圧が増加したことを仮定して推測した乗算器２３の出力電圧Ｖ３ａはブーストコンバータ１０の出力電圧Ｖｏが増加することを仮定して推測した波形であり、エラー増幅回路２２の出力電圧Ｖ２から出力電圧Ｖ２ａに増加されるときインダクタＬに流れる電流が入力電流ｉＬから入力電流ｉＬａに低くなって制御されていることを示している。これによりフィードバック制御（ループ制御）が正常動作していることが理解できる。
【００４４】
以上、望ましい実施の形態について説明したが、特許請求の範囲を範囲に逸脱しない範囲で多様な変更が可能である。
【００４５】
【発明の効果】
以上の説明から明らかなように、本発明の力率補償電源装置によれば、フィードバックされるエラー電圧とフィードフォワード制御を行う入力電流に対応する検出電圧とを乗算して比較用電圧を発生しているため、連続電流モード（ＣＣＭ）制御方式にあって、入力電圧のフィードフォワード制御を行うためのループ回路が不要になり、簡単な回路構成で高い力率補償を得ることが出来るようになる。
【図面の簡単な説明】
【図１】本発明の力率補償電源装置の第１実施の形態の構成を示すブロック図。
【図２】本発明の力率補償電源装置の第２実施の形態の構成を示すブロック図。
【図３】実施の形態にあってフィードフォワードループ制御動作を説明するための波形図。
【図４】実施の形態にあってフィードバックループ制御動作を説明するための波形図。
【符号の説明】
１０  ブーストコンバータ
１２  スイッチングトランジスタ
１４  負荷
２０  高力率補償回路
２１，２１Ａ  電流検出回路
２２，２２Ａ  エラー増幅回路
２２Ｂ  合成器
２３  乗算器
２４  比較器
２５  発振器
２７  ＮＯＲゲート
２８  出力駆動回路
２９  ゲート駆動回路
【図１】
0003774788.tif 000003
【図２】
0003774788.tif 000004
【図３】
0003774788.tif 000005
【図４】
0003774788.tif 000006