(57)【特許請求の範囲】
【請求項１】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置であって、
前記半導体基板の表面は、前記アライメントマークの周辺領域において前記法線方向に対して斜めとなる斜め領域（１２ｃ）を有しており、該斜め領域にて前記レーザー光が前記法線方向とは異なる方向に反射するようになっており、
前記斜め領域は、前記半導体基板の厚さ方向の断面で見たときに、曲線状になっていることを特徴とする半導体装置。
【請求項２】
前記斜め領域は、耐酸化マスクを用いて酸化を行う選択酸化により形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置であって、
前記半導体基板の表面は、前記アライメントマークの周辺領域において前記法線方向に対して斜めとなる斜め領域（１２ｃ）を有しており、該斜め領域にて前記レーザー光が前記法線方向とは異なる方向に反射するようになっており、
前記斜め領域は、耐酸化マスクを用いて酸化を行う選択酸化により形成されていることを特徴とする半導体装置。
【請求項４】
前記半導体基板は、第１の半導体層（１ａ）と、該第１の半導体層の上に形成された絶縁層（１ｂ）と、該絶縁層の上に形成された第２の半導体層（１ｃ）とからなり、前記斜め領域は、前記第２の半導体層の表面に形成されていることを特徴とする請求項１乃至３のいずれか１つに記載の半導体装置。
【請求項５】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置であって、
前記半導体基板の表面は、前記アライメントマークの周辺領域において前記法線方向に対して斜めとなる斜め領域（１２ｃ）を有しており、該斜め領域にて前記レーザー光が前記法線方向とは異なる方向に反射するようになっており、
前記半導体基板は、第１の半導体層（１ａ）と、該第１の半導体層の上に形成された絶縁層（１ｂ）と、該絶縁層の上に形成された第２の半導体層（１ｃ）とからなり、前記斜め領域は、前記第２の半導体層の表面に形成されていることを特徴とする半導体装置。
【請求項６】
前記素子部には、薄膜抵抗（５）が備えられており、前記アライメントマークは、前記薄膜抵抗をレーザートリミングするための位置検出に用いられるものであることを特徴とする請求項１乃至５のいずれか１つに記載の半導体装置。
【請求項７】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置であって、
前記半導体基板の表面は、前記アライメントマークの周辺領域において前記法線方向に対して斜めとなる斜め領域（１２ｃ）を有しており、該斜め領域にて前記レーザー光が前記法線方向とは異なる方向に反射するようになっており、
前記素子部には、薄膜抵抗（５）が備えられており、前記アライメントマークは、前記薄膜抵抗をレーザートリミングするための位置検出に用いられるものであることを特徴とする半導体装置。
【請求項８】
前記斜め領域は、前記法線方向に対して４５度よりも大きく、かつ９０度よりも小さい角度に設定されていることを特徴とする請求項１乃至７のいずれか１つに記載の半導体装置。
【請求項９】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置の製造方法であって、
前記チップ内において、前記半導体基板表面に、該半導体基板の厚さ方向に対して斜めとなる斜め領域（１２ｃ）を形成する工程と、
前記斜め領域を含む前記半導体基板上に、絶縁膜を形成する工程と、
該絶縁膜上であって、前記斜め領域上にアライメントマークを形成する工程と、を備え、
前記斜め領域を形成する工程では、前記半導体基板の厚さ方向の断面で見たときに曲線状になるように前記斜め領域を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
前記斜め領域を形成する工程は、前記半導体基板の表面に耐酸化マスク（３４）を形成し、該耐酸化マスクによって覆われていない前記半導体基板表面を選択的に酸化する選択酸化法によって形成するものであることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置の製造方法であって、
前記チップ内において、前記半導体基板表面に、該半導体基板の厚さ方向に対して斜めとなる斜め領域（１２ｃ）を形成する工程と、
前記斜め領域を含む前記半導体基板上に、絶縁膜を形成する工程と、
該絶縁膜上であって、前記斜め領域上にアライメントマークを形成する工程と、を備え、
前記斜め領域を形成する工程は、前記半導体基板の表面に耐酸化マスク（３４）を形成し、該耐酸化マスクによって覆われていない前記半導体基板表面を選択的に酸化する選択酸化法によって形成するものであることを特徴とする半導体装置の製造方法。
【請求項１２】
前記絶縁膜の上に導電性膜を成膜すると共に、該導電性膜をパターニングして、前記素子部と電気的に接続される電気配線を形成する工程を有し、
前記電気配線を形成する工程にて、前記導電性膜をパターニングして、前記アライメントマークを形成することを特徴とする請求項９乃至１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
スクライブラインにて分割されるチップのそれぞれに素子部（２〜５）が形成される半導体基板（１）と、
前記半導体基板上に形成された絶縁膜（７〜９、１１）と、
前記チップ内において、絶縁膜の上方に配置されたアライメントマーク（６）とを備え、
前記半導体基板の法線方向に照射したレーザー光を前記アライメントマーク及び該アライメントマークの周辺領域で反射させ、前記法線方向に反射したレーザー光に基づいて前記素子部の位置検出が行える半導体装置の製造方法であって、
前記チップ内において、前記半導体基板表面に、該半導体基板の厚さ方向に対して斜めとなる斜め領域（１２ｃ）を形成する工程と、
前記斜め領域を含む前記半導体基板上に、絶縁膜を形成する工程と、
該絶縁膜上であって、前記斜め領域上にアライメントマークを形成する工程と、を備え、
前記絶縁膜の上に導電性膜を成膜すると共に、該導電性膜をパターニングして、前記素子部と電気的に接続される電気配線を形成する工程を有し、
前記電気配線を形成する工程にて、前記導電性膜をパターニングして、前記アライメントマークを形成することを特徴とする半導体装置の製造方法。
【請求項１４】
前記素子部において、前記電気配線と電気的に接続される薄膜抵抗（５）を形成する工程と、前記アライメントマークに基づいて前記薄膜抵抗の位置を検出し、該薄膜抵抗のレーザートリミングを行う工程とを有することを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記斜め領域を形成する工程では、前記半導体基板の厚さ方向に対して４５度よりも大きく、かつ９０度よりも小さい角度で前記斜め領域を形成することを特徴とする請求項９乃至１４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーザーにてトリミングを行う薄膜抵抗を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
Ｓｉ又はＳＯＩ等の半導体基板上に絶縁膜等を介してＣｒＳｉ等の薄膜抵抗を堆積し、所定パターンにパターニングした後、レーザーを照射してその一部を溶断することで、抵抗値を所望の値にするレーザートリミング方法が知られている。このレーザートリミングは、各チップ毎にアライメントを行った上で実行される。
【０００３】
従来、レーザートリミングのアライメントに用いられるアライメントマークには、チップ間のスクライブライン上に残された２ｎｄＡｌ（２層目のＡｌ配線層）を使用してきた。
しかしながら、スクライブライン幅の縮小が図られていることから両側が大きな段差となっており、加工性が難しく、エッチング残り、オーバエッチングによる表面荒れが発生し易いため、アライメントマーク認識の際に照射されたレーザー光の反射光強度に影響を与え、アライメントずれを発生させる要因となることが判った。
【０００４】
この理由について具体的に説明する。図６に、ＳＯＩ基板５１のうち、スクライブライン上にアライメントマーク５２を配置した場合を示す。図６に示されるように、アライメントマーク５２である２ｎｄＡｌ周辺にレーザー光を照射したときに、２ｎｄＡｌでは高い反射光強度となり、その周辺領域では２ｎｄＡｌよりも小さい反射光強度となる。つまり、レーザー光を透過しない２ｎｄＡｌではレーザー光を十分に反射し、その周辺領域ではあまり反射しないのである。このため、レーザー光を照射したときにおける反射光強度の相違に基づいてアライメントマーク５２の認識を行うことができる。
【０００５】
ところが、上述した表面荒れが発生していると、２ｎｄＡｌの周辺領域における反射光強度が０〜８０％と大きくばらつく（図中の矢印）ため、アライメントマーク５２の認識が十分に行えなくなってしまうのである。
【０００６】
【発明が解決しようとする課題】
このため、トリミング用のアライメントマークを、認識が困難であるスクライブライン上に配置するのではなくチップ内に配置することで、アライメントマークの認識性を向上できると共にトリミング用のアライメントマークの配置スペースを確保できると考えられる。
【０００７】
また、近年、有効チップ数の確保のために、ステッパー方式が採用されており、フォトリソグラフィ用のホト・アライメントマークやＴＥＧパターン等のデータをスクライブラインに配置するようになっており、トリミング用のアライメントマークを配置するスペースをスクライブラインに確保することが困難になっていることからも、チップ内にアライメントマークを配置することは有効であるといえる。
【０００８】
しかしながら、このような場合には、図７のチップ内にアライメントマークを配置したときの断面図に示されるように、チップ内の断面構造が複雑になっていることから、２ｎｄＡｌ６０よりも下部に層間絶縁膜としてのＴＥＯＳ膜やＰ−ＳｉＮ等で構成された絶縁膜６１、６２、絶縁膜６３及びＢＰＳＧ膜６４、ＳＯＩ基板を構成するＳｉ膜６５、埋め込みＳｉＯ2 膜６６及びＳｉ基板６７等の数多くの膜が積層されており、これら複数の膜６１〜６７の膜厚バラツキが大きく影響して、２ｎｄＡｌ６０の周辺領域の部分からの反射光強度が大きくばらついてしまうということが判った。
【０００９】
従って、トリミング用のアライメントマークを単にチップ内に配置しただけでは、アライメントマークの認識性の確保と、トリミング用のアライメントマークの配置スペースの確保が図れないという問題がある。
本発明は上記問題に鑑みてなされ、チップ内部にレーザートリミング用のアライメントマークを形成する場合において、アライメントマークの検出が的確に行える半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
ここで、２ｎｄＡｌ６０の下部に積層された膜の反射率を検討したところ、レーザー光のほとんどは、屈折率の差が大きくなるＳｉ膜６５表面や、ＳｉＯ2 膜６６とＳｉ基板６７の界面等で反射されることが判った。このため、このＳｉＯ2 膜６６とＳｉ基板６７における反射光強度のバラツキが、アライメントマークの認識に最も影響していると考えられる。
【００１１】
そこで、上記目的を達成するため、以下の技術的手段を採用する。請求項１乃至８に記載の発明においては、半導体基板（１）の表面は、アライメントマーク（６）の周辺領域において法線方向に対して斜めとなる斜め領域（１２ｃ）を有しており、該斜め領域にてレーザー光が法線方向とは異なる方向に反射するようになっていることを特徴としている。
【００１２】
このように、アライメントマークの周辺領域において、半導体基板の表面に斜め領域を形成し、半導体基板表面の法線方向とは異なる方向にレーザー光が反射するようにすれば、アライメントマークの周辺領域による半導体基板の法線方向へのレーザー光の反射を少なくすることができるため、アライメントマークとその周辺領域とを的確に区別することができる。これにより、チップ内にアライメントマークを形成する場合にも、アライメントマークの検出を的確に行うことができる。
【００１３】
具体的には、請求項８に示すように、半導体基板の法線方向に対して４５度よりも大きく、かつ９０度よりも小さい角度に斜め領域を設定することができる。また、請求項１に示すように、斜め領域を、半導体基板の厚さ方向の断面で見たときに曲線状にすることもできる。請求項２、３に記載の発明においては、斜め領域は、耐酸化マスク（３４）を用いて酸化を行う選択酸化により形成されていることを特徴としている。
【００１４】
このように、斜め領域を選択酸化によって形成されたものとすれば、斜め領域を反射に適した滑らかな面で構成することができる。請求項４、５に記載の発明においては、半導体基板は、第１の半導体層と、該第１の半導体層（１ａ）の上に形成された絶縁層（１ｂ）と、該絶縁層の上に形成された第２の半導体層（１ｃ）とからなり、斜め領域は、第２の半導体層の表面に形成されていることを特徴としている。
【００１５】
このように、複数の層が積層された半導体基板を用いた場合には、これら複数の層それぞれからの反射によって、よりアライメントマークの検出が困難になる。このため、第２の半導体層の表面に斜め領域を形成することにより、第２の半導体層の表面で反射するレーザー光を半導体基板の法線方向と異なる方向に反射させるのみでなく、第２の半導体層を透過するレーザー光が半導体基板の法線方向と異なる方向に進むようにできる。このため、絶縁膜の表面や第１の半導体層の表面で反射するレーザー光が半導体基板の法線方向と異なる方向に反射するようにでき、アライメントマークの検出を的確に行えるようにできる。
【００１６】
請求項６、７に記載の発明においては、素子部には、薄膜抵抗（５）が備えられており、アライメントマークは、薄膜抵抗をレーザートリミングするための位置検出に用いられるものであることを特徴としている。このように、薄膜抵抗をレーザートリミングする際の薄膜抵抗の位置検出に、アライメントマークを使用することができる。
【００１７】
請求項９乃至１５に記載の発明においては、チップ内において、半導体基板（１）表面に、該半導体基板の厚さ方向に対して斜めとなる斜め領域（１ｃ）を形成する工程と、斜め領域を含む半導体基板上に、絶縁膜（７〜９、１１）を形成する工程と、該絶縁膜上であって、斜め領域上にアライメントマーク（６）を形成する工程とを備えていることを特徴としている。
【００１８】
このように、チップ内において、半導体基板表面に斜め領域を形成し、斜め領域を含む半導体基板上に絶縁膜を介してアライメントマークを形成することにより、アライメントマークの周辺領域において半導体基板の法線方向とは異なる方向にレーザー光を反射させることができる半導体装置を製造することができる。請求項１０、１１に記載の発明においては、斜め領域を形成する工程は、半導体基板の表面に耐酸化マスク（３４）を形成し、該耐酸化マスクによって覆われていない半導体基板表面を選択的に酸化する選択酸化法によって形成するものであることを特徴としている。
【００１９】
このように、選択酸化法によって斜め領域を形成することにより、斜め領域の表面を反射に適した滑らかなものにすることができる。請求項１２、１３に記載の発明においては、絶縁膜の上に導電性膜を成膜すると共に、該導電性膜をパターニングして、素子部と電気的に接続される電気配線を形成する工程とを有し、この電気配線を形成する工程にて、導電性膜をパターニングして、アライメントマークを形成することを特徴としている。
【００２０】
このように、素子部における電気配線を形成する際の導電性膜を用いてアライメントマークを形成することができる。請求項１４に記載の発明においては、アライメントマークに基づいて薄膜抵抗（５）の位置を検出し、該薄膜抵抗のレーザートリミングを行うことを特徴としている。
【００２１】
このように、アライメントマークを用いて、薄膜抵抗のレーザートリミングを行えば、薄膜抵抗の位置検出を正確に行うことができるため、レーザートリミングによる薄膜抵抗の抵抗値の設定を正確に行うことができる。
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【００２２】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図１に本発明にかかわる半導体装置の断面図を示す。この図は、スクライブラインで分割されたチップ内の一部を示したものである。この図に示される半導体装置は、Ｓｉ膜１ａ上にＳｉＯ2 膜（絶縁膜）１ｂを介してＳｉ膜１ｃが形成されたＳＯＩ基板からなる半導体基板１を有している。
【００２３】
半導体基板１のうちのＳｉ膜１ｃは、トレンチ（溝部）１ｄによって素子分離されており、この素子分離された各領域に、Ｎ型のエミッタ２、Ｐ型のベース３、及びＮ型のコレクタ４から構成されるバイポーラトランジスタ、このバイポーラトランジスタに接続されたＣｒＳｉ等からなる金属薄膜抵抗５、及びアライメントマーク６が形成されている。これらのうち、バイポーラトランジスタ及び金属薄膜抵抗６が素子部を構成しており、アライメントマーク６はこの素子部の位置検出用に使用される。
【００２４】
バイポーラトランジスタは、半導体基板の表層部に形成されたＮ型のエミッタ２、Ｐ型のベース３、及びＮ型のコレクタ４から構成されている。このトランジスタを含み、半導体基板１の上にはボロン（Ｂ）やリン（Ｐ）を含むＢＰＳＧ膜等の絶縁膜７、絶縁膜８、及び絶縁膜９が順に積層されている。そして、これら絶縁膜７、絶縁膜８、及び絶縁膜９に形成されたコンタクトホールを介して電気配線１０ａ〜１０ｃがバイポーラトランジスタのエミッタ２、ベース３、及びコレクタ４にそれぞれ接続されている。
【００２５】
金属薄膜抵抗体５は絶縁膜９上に形成されると共に、電気配線を介してコレクタ４と電気的に接続されている。この金属薄膜抵抗体５は、レーザートリミングされて所望の抵抗値に設定されるようになっている。この金属薄膜抵抗体５上には、絶縁膜１１が形成されている。アライメントマーク６は、絶縁膜１１上に形成されており、Ａｌ等の薄膜によって構成されている。本実施形態ではアライメントマーク６として、２層目のアルミニウム配線である２ｎｄＡｌを用いている。
【００２６】
そして、アライメントマーク６の下方及び金属薄膜抵抗体５の下方に位置する半導体基板１の表面には、段差部１２が形成されている。段差部１２は段差の底部１２ａと上部１２ｂを接続するテーパ部１２ｃを備えており、このテーパ部１２ｃは図１に示されるように、半導体基板１の厚み方向に対して角度αを成すように構成されている。
【００２７】
このように、アライメントマーク６の下方に位置する段差部１２のテーパ部１２ｃにて、レーザートリミングのアライメントマーク６を認識する際にレーザー光が多数の方向に反射するようになっている。これにより、反射したレーザー光が入射経路と同様の方向へあまり戻らないように、つまり基板厚み方向へ反射する光量が少なくなるようにしている。
【００２８】
また、金属薄膜抵抗体５の下方に位置する段差部１２のテーパ部１２ｃにて、レーザートリミングの際に、レーザー光が反射し、再び金属薄膜抵抗体５に到達するようになっている。
なお、角度αは、入射光に対して反射光が平行になりにくいように、４５°＜α＜９０°としており、好ましくは５０°＜α＜７０°とするとよい。なお、半導体基板１の面方位は（１００）面である。
【００２９】
そして、アライメントマーク６を含み半導体装置の表面は、窒化膜等の保護膜１３が形成されている。
このように構成されたアライメントマーク６を有する半導体装置において、レーザートリミング時おけるアライメントマーク６の認識方法について説明する。図２（ａ）にレーザートリミング装置の模式図を示す。
【００３０】
レーザートリミング装置は、レーザー光を発光する光源２１と、発光されたレーザー光が図１に示す半導体装置を備えたウェハ２２に垂直に到達するようにレーザー光を反射する反射板２３、２４、２５と、ウェハ２２からの反射されたレーザー光の光強度（以下、反射光強度という）を検出する受光部２６とを備えている。なお、反射板２５は、裏面側からの光は透過し表面側からの光が反射するようになっている。なお、図中では、レーザー光のうちウェハ２２に入射されるものを実線で示してあり、ウェハ２２から反射されるものを点線で示してある。
【００３１】
そして、受光部２６で検出された反射光強度に基づいてアライメントマーク６の位置を認識すると、このアライメントマーク６の位置を基準として金属薄膜抵抗体５の位置を検出し、所定の抵抗値となるように金属薄膜抵抗体５を溶断するようになっている。
アライメントマーク６は各チップ毎に形成されており、図２（ｂ）のチップ拡大図で示されるように、略四角形で構成されたチップ２７の角部に形成されている。
【００３２】
図３（ａ）にアライメントマーク６の部分の上部拡大図を示し、図３（ｂ）に（ａ）のＡ−Ａ断面図を示すと共にレーザー光を照射した場合におけるレーザー光の経路を矢印で示す。なお、図中では、レーザー光のうち入射光を実線で示してあり、反射光を点線で示してある。なお、図３（ｂ）は、図１におけるアライメントマーク６近傍のみを示したものに相当する。
【００３３】
図３（ａ）に示すように、アライメントマーク６が略垂直に曲げられた状態で延設されており、紙面上下方向及び紙面左右方向において所定長さを有している。これにより、紙面上下方向の位置決めと紙面左右方向の位置決めが容易に行えるようになっている。
図３（ｂ）の矢印で示されるように、レーザー光は半導体基板１の上方から半導体基板１に対して略垂直に照射される。そして、レーザー光を透過しないアライメントマーク６ではレーザー光が十分に反射され、検出器２６にてアライメントマーク６が形成された領域の反射光強度が大きく検出される。
【００３４】
次に、アライメントマーク６の周辺領域におけるレーザー光の反射状態は以下のようになる。まず、Ｐ−ＳｉＮ膜やＴＥＯＳ膜等で構成された絶縁膜１１、絶縁膜９、絶縁膜８、ＢＰＳＧ膜７においては、従来と同様にこれらの表面でレーザー光が反射されるが、これらの膜はレーザー光をほとんど透過してしまうため、反射したレーザー光の光量は少ない。
【００３５】
一方、Ｓｉ膜１ｃにおいては、Ｓｉ膜１ｃの表面の段差部１２によってレーザー光が様々な方向に反射されると共に、Ｓｉ膜１ｃ表面を透過するレーザー光も様々な方向に透過する（レンズ効果）。このため、Ｓｉ膜１ｃの表面の反射による反射光強度が弱められると共に、埋め込みＳｉＯ2 膜１ｂ表面やＳｉ基板１ａの反射による反射光強度も弱められる。
【００３６】
従って、アライメントマーク６とその周辺領域との反射光強度を比較すると、周辺領域の方がアライメントマーク６の反射光強度よりも非常に小さくなり、アライメントマーク６を正確に認識することができる。これにより、アライメントマーク６の認識性を向上させることができる。
これにより、アライメントマーク６を的確に認識でき、金属薄膜抵抗体５を正確にレーザートリミングできる半導体装置とすることができる。
【００３７】
次に、図１に示す半導体装置の製造工程を図４、図５に示す。以下、図４、図５に基づいて図１に示す半導体装置に製造方法を説明する。
〔図４（ａ）に示す工程〕
まず、半導体基板１を用意する。この半導体基板１は、Ｐ型の単結晶Ｓｉ基板１ａにＳｉＯ2 膜１ｂを形成したものとＮ型の単結晶Ｓｉ基板１ｃとを所定の処理を行ったのち、１１００℃程度の温度にて張り合わせ、単結晶Ｓｉ基板１ｃを研磨して必要な厚さとし、ドライエッチング等を用いてトレンチと呼ばれる溝１ｄを形成し、その溝１ｄの側面に酸化膜３１を形成し、ポリシリコン３２等により溝１ｄを埋め込むことにより形成される。これにより隣接する素子はＳｉＯ2 膜１ｂ、溝１ｄにて絶縁分離されることになる。
【００３８】
そして、熱酸化を行い、半導体基板１の全面にシリコン酸化膜（ＳｉＯ2 ）を形成する。
〔図４（ｂ）に示す工程〕
半導体基板１の表面に耐酸化マスク３４を形成する。この耐酸化マスク３４は、例えばＣＶＤ等の気相成長法を用いて窒化膜（ＳｉＮ）を堆積してフォトリソグラフィ工程によりパターニングすることで形成できる。
【００３９】
その後、選択酸化（ＬＯＣＯＳ酸化）と呼ばれる酸化方法により、溝１ｄ上及び段差部１２を形成する領域に選択酸化膜３５を形成する。尚、この選択酸化膜３５は半導体基板１の表面にて隣接する素子あるいは半導体領域を分離する目的で形成するものである。
なお、選択酸化は、例えば耐酸化マスク３４を形成した半導体基板１を熱酸化炉（図示せず）内に入れて、酸素（Ｏ2 ）＋水素（Ｈ2 ）雰囲気、１０００℃程度の温度にて５〜６時間程度の熱酸化を行うものである。この選択酸化の際に、耐酸化マスク３４の端部からも酸化が進行し、選択酸化膜３５の端部にバーズビークと呼ばれる領域が形成され、このバーズビークにより段差部１２に図１に示すようなテーパ部１２ｃが形成される。なお、段差部１２を形成する選択酸化膜３５のパターンは図１に示されるようなパターンに形成される。また、熱酸化によりテーパ部１２ｃを形成しているため、テーパ部１２ｃの表面は金属薄膜抵抗体５を透過したレーザー光が反射するのに適した滑らかな面が形成される。すなわち、半導体基板１の表面は境面になっているが、テーパ部１２ｃもこの境面と略同等の状態になる。
【００４０】
〔図４（ｃ）に示す工程〕
トランジスタ等の半導体素子を半導体基板１の素子部に形成する。本図では、単結晶Ｓｉ基板１ｃにイオン注入等を行って、Ｎ型のエミッタ２、Ｐ型のベース３、及びＮ型のコレクタ４から構成されるバイポーラトランジスタを形成している。
【００４１】
〔図５（ａ）に示す工程〕
ウェハ全面にＢＰＳＧ膜７、絶縁膜８、及び絶縁膜９を順に堆積する。
〔図５（ｂ）に示す工程〕
素子部のうち、段差部１２の形成された領域の絶縁膜９上に金属薄膜抵抗体５を形成する。この金属薄膜抵抗体５は、例えばアルゴン（Ａｒ）雰囲気、あるいはアルゴン＋窒素（Ｎ2 ）雰囲気等の不活性ガス雰囲気にて、ＣｒＳｉ材料をターゲットとしたスパッタリングを施すことによって形成される。なお、スパッタリング時に雰囲気として窒素ガスを混入するときは、窒素が金属薄膜抵抗体５内に取り込まれる。
【００４２】
〔図５（ｃ）に示す工程〕
ＢＰＳＧ膜７、絶縁膜８、及び絶縁膜９にコンタクトホールを形成する。さらに、Ａｌ膜を堆積したのち、Ａｌ膜をパターニングして、所望のパターンの１ｓｔＡｌ配線１０ａ〜１０ｃを形成する。なお、本図では金属薄膜抵抗体５をトランジスタのコレクタ４と配線パターン１０ｃにて接続した様子を示してある。
【００４３】
次に、絶縁膜１１を形成したのちＡｌ膜を堆積し、このＡｌ膜をパターニングして、所望のパターンの２ｎｄＡｌ配線を形成すると共にアライメントマーク６を形成する。そして、シリコン窒化膜等の保護膜１２を成膜する。
なお、この後、金属薄膜抵抗体５をレーザートリミングして所望の抵抗値に設定し、さらにスクライライブラインにてダイシングカットを行うと半導体装置が完成する。
【００４４】
ここで、本実施形態では、上述したように、段差部１２の形成を選択酸化膜３５の形成と同時に行っている。このため、工程数を増加させることなく段差部１２を形成することができる。
（他の実施形態）
上記実施形態では、選択酸化によってテーパ部４ａを形成しているが、選択酸化以外の形成方法として、例えばウェットエッチングによる等方性エッチングやＣＦ4 ガスやＣＣｌ4 ガスによるドライエッチング等の方法でも形成可能である。ただし、ドライエッチングによりテーパ部４ａを形成する場合には、ドライエッチング5 にエッチング表面を熱酸化して滑らかにする必要がある。なお、エッチング方法には異方性エッチングという方法もあるが、通常Ｓｉ基板は本実施形態のように面方位が（１００）面を表面として用いるため、水酸化カリウム（ＫＯＨ）液等のエッチング液をもちいて異方性エッチングでは（１１１）面が現れるようになり、（１００）面と（１１１）面との成す角は約５４°となるため、図１に示す角度αが約３６°となり不適切である。
【００４５】
また、シリコン基板表面を少しエッチングしておき、その後、選択酸化膜を形成することによりテーパ部４ａを形成するようにしてもよい。この場合にはドライエッチングも適用可能である。
上記実施形態では、ＳＯＩ基板を用いた場合を示したが、ＳＯＩ基板のように複数の層が積層されたものに対して本発明が特に効果を有するからであり、ＳＯＩ基板に代えてＳｉ基板を用いた場合でも上記と同様の効果が得られる。
【００４６】
また、上記実施形態では、アライメントマーク６として２ｎｄＡｌ配線を用いた場合について説明したが、２ｎｄＡｌ配線以外の電気配線等（例えば１ｓｔＡｌ）をアライメントマーク６として用いてもよい。また、配線材料としてＡｌ以外のものを用いてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかわる半導体装置の断面図である。
【図２】図１に示す半導体装置のレーザートリミングを行う場合を説明するための図である。
【図３】図１に示す半導体装置のアライメントマーク６近傍におけるレーザー光の経路を示す図である。
【図４】図１に示す半導体装置の製造方法を説明するための図である。
【図５】図４に続く半導体装置の製造方法を説明するための図である。
【図６】従来におけるスクライブライン上にアライメントマーク６を形成した場合を説明するための図である。
【図７】チップ内にアライメントマーク６を配置した場合を説明するための図である。
【符号の説明】
１…半導体基板、１ａ…Ｓｉ基板、１ｂ…ＳｉＯ2 膜、１ｃ…Ｓｉ膜、
５…金属薄膜抵抗体、６…アライメントマーク、７…絶縁膜、
８…絶縁膜、９…絶縁膜、１０ａ〜１０ｃ…電気配線、１１…絶縁膜、
１２…段差部、１２ａ…底部、１２ｂ…上部、１２ｃ…テーパ部。
【図１】
0003840802.tif 000002
【図２】
0003840802.tif 000003
【図３】
0003840802.tif 000004
【図４】
0003840802.tif 000005
【図５】
0003840802.tif 000006
【図６】
0003840802.tif 000007
【図７】
0003840802.tif 000008