(57)【特許請求の範囲】
【請求項１】
入力される一定周期を有する第１の信号に従ってカウント動作の補正を行うカウンタと、
入力される第２の信号に基づいて加算動作を繰り返し行い、該加算動作により生じるオーバーフローを出力する半積分器と、
該半積分器に入力されるデータが格納されるバッファと、
外部から入力されるデータを前記バッファに予め設定しておくＱバッファと、
前記カウンタにおけるカウント値と前記半積分器から出力される信号とに基づいて、パルスモータを駆動させるための指令パルスを生成し、出力する論理ゲートとを有してなる指令パルス発生器において、
前記第１の信号は、指令パルス発生器に指令を与える上位コントローラにおけるクロック信号と同期した信号であり、
前記第２の信号は、前記カウンタにおけるカウント値であることを特徴とする指令パルス発生器。
【請求項２】
請求項１に記載の指令パルス発生器において、
前記バッファに設定されたデータが負のデータである場合、前記半積分器から出力される信号を反転させることを特徴とする指令パルス発生器。
【請求項３】
入力される一定周期を有する第１の信号に従ってカウント動作の補正を行うカウンタと、
入力される第２の信号をシリアルな信号に変換して出力するＢＲＭと、
該ＢＲＭに入力されるデータが格納されるバッファと、
外部から入力されるデータを前記バッファに予め設定しておくＱバッファと、
前記カウンタにおけるカウント値と前記ＢＲＭから出力される信号とに基づいて、パルスモータを駆動させるための指令パルスを生成し、出力する論理ゲートとを有してなる指令パルス発生器において、
前記第１の信号は、指令パルス発生器に指令を与える上位コントローラにおけるクロック信号と同期した信号であり、
前記第２の信号は、前記カウンタにおけるカウント値であり、
前記ＢＲＭは、前記第１の信号によってクリアーされることを特徴とする指令パルス発生器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルスモータを駆動させるための指令パルスを発生させる指令パルス発生器に関する。
【０００２】
【従来の技術】
従来より、パルスモータを駆動させるためには、コントローラボード内に搭載された指令パルス発生器において、パルスモータを駆動させるための指令パルスを発生させ、発生した指令パルスに基づいてパルスモータが駆動している。
ここで、指令パルス発生器においては、上述したようにコントローラボード内に搭載されているため、コントローラボード内のクロック信号がクロックとして共通に使用されており、改めて同期をとる必要がなかった。
【０００３】
【発明が解決しようとする課題】
近年、コントローラボードと指令パルス発生器とを分散させて配置し、それらを高速の伝送路によって結合するシステムが提唱され、「分散形数値制御装置」（特許第１８８９８４０号）として登録されている。
しかしながらこのようなシステムにおいては、高速の伝送路によって結合される上位のコントローラと下位の装置との間において、そのクロックに若干の誤差が生じてしまうという問題点がある。
本発明は、上述したような従来の技術が有する問題点に鑑みてされたものであって、伝送路によってコントローラと結合された場合においてもコントローラに同期して指令パルスを発生させることができる指令パルス発生器を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために本発明は、
入力される一定周期を有する第１の信号に従ってカウント動作の補正を行うカウンタと、
入力される第２の信号に基づいて加算動作を繰り返し行い、該加算動作により生じるオーバーフローを出力する半積分器と、
該半積分器に入力されるデータが格納されるバッファと、
外部から入力されるデータを前記バッファに予め設定しておくＱバッファと、
前記カウンタにおけるカウント値と前記半積分器から出力される信号とに基づいて、パルスモータを駆動させるための指令パルスを生成し、出力する論理ゲートとを有してなる指令パルス発生器において、
前記第１の信号は、指令パルス発生器に指令を与える上位コントローラにおけるクロック信号と同期した信号であり、
前記第２の信号は、前記カウンタにおけるカウント値であることを特徴とする。
【０００５】
また、前記バッファに設定されたデータが負のデータである場合、前記半積分器から出力される信号を反転させることを特徴とする。
また、入力される一定周期を有する第１の信号に従ってカウント動作の補正を行うカウンタと、
入力される第２の信号をシリアルな信号に変換して出力するＢＲＭと、
該ＢＲＭに入力されるデータが格納されるバッファと、
外部から入力されるデータを前記バッファに予め設定しておくＱバッファと、
前記カウンタにおけるカウント値と前記ＢＲＭから出力される信号とに基づいて、パルスモータを駆動させるための指令パルスを生成し、出力する論理ゲートとを有してなる指令パルス発生器において、
前記第１の信号は、指令パルス発生器に指令を与える上位コントローラにおけるクロック信号と同期した信号であり、
前記第２の信号は、前記カウンタにおけるカウント値であり、
前記ＢＲＭは、前記第１の信号によってクリアーされることを特徴とする。
【０００６】
（作用）
上記のように構成された本発明においては、カウンタにおいて、指令パルス発生器に指令を与える上位コントローラにおけるクロック信号と同期した信号に基づいてカウント動作が行われ、半積分器において、カウンタにおけるカウント値に基づいて加算動作が行われ、カウンタにおけるカウント値と半積分器における加算動作により生じるオーバーフローとに基づいて、パルスモータを駆動させるための指令パルスが生成される。
このように、カウンタにおけるカウント周期を半積分器の周期に同期させているので、上位コントローラと指令パルス発生器とが伝送路によって結合された場合においても、上位コントローラに同期した指令パルスが発生する。
【０００７】
また、バッファに設定されたデータが負のデータである場合、半積分器から出力される信号を反転させることにより、バッファに設定されたデータが２の補数となり、負のデータからなる指令パルスが出力される。
さらに、半積分器の代わりにＢＲＭを用いた場合においても、上記同様の作用が生じる。
【０００８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の指令パルス発生器の実施の一形態を示す図であり、図２は、図１に示す半積分器２０の構成を示す図である。
本形態は図１に示すように、外部から入力される一定周期を有する信号に従ってカウント動作の補正を行うカウンタ１０と、カウンタ１０におけるカウント値に基づいて加算動作を繰り返し行い、その加算動作により生じるオーバーフローを出力する半積分器２０と、半積分器２０に入力されるデータが格納されるバッファ３０と、外部から入力されるデータをバッファ３０に予め設定しておくＱバッファ４０と、カウンタ１０におけるカウント値と半積分器２０から出力される信号との論理積を反転させた信号をそれぞれ出力するＮＡＮＤゲート５０ａ，５０ｂと、外部から伝送されてくるＲＸＩＮＴ信号とカウンタ１０におけるオーバーフローとの論理和を反転させた信号をカウンタ１０に対して出力するＮＯＲゲート６０と、ＮＯＲゲート６０から出力される信号を所定の時間だけ遅らせてＱバッファ４０に入力させるディレイ回路７０と、インバータゲート８０ａ，８０ｂとから構成されている。なお、本形態における半積分器２０は図２に示すように、加算器２１とＤ−ＦＦ２２とからなるＤＤＡ（Digitai Dif-ferentiai Anaiyzer）であり、公知のものである。
【０００９】
以下に、上記のように構成された指令パルス発生器の動作について説明する。
まず、上位コントローラ（不図示）において使用されているクロック信号ＣＰが一定周期で伝送されてくると、伝送されてきたクロック信号ＣＰに基づいてカウンタ１０においてカウント動作が行われるが、その際、上位コントローラにおいて使用されているクロック信号と同期したＲＸＩＮＴ信号も一定周期で伝送されてきて、伝送されてきたＲＸＩＮＴ信号に基づいてカウンタ１０においてカウント動作の補正が行われる。そして、カウンタ１０におけるカウント値が半積分器２０に入力される。
なお、カウンタ１０におけるオーバーフローは、ＮＯＲゲート６０の一方の入力端子にフィードバックされ、ＮＯＲゲート６０において、ＲＸＩＮＴ信号とカウンタ１０におけるオーバーフローとの論理和を反転させた信号がカウンタ１０に対して出力される。
【００１０】
また、Ｑバッファ４０には、／ＷＲＱ信号によってデータが書き込まれており、Ｑバッファ４０に書き込まれたデータが、ＮＯＲゲート６０から出力される信号に従ってバッファ３０に移動する。
カウンタ１０におけるカウント値が半積分器２０に入力されると、半積分器２０において加算動作が行われるが、半積分器２０における加算動作においては、カウンタ１０から入力されるカウント値が、予め決められた値となった場合、すなわち、ｎ発のパルスが入力されると、そのオーバーフローが半積分器２０の出力信号として出力される。なお、この動作については、公知のものであるため、さらなる詳細な説明は省略する。
ここで、カウンタ１０から５１２Ｋｐｐｓのパルスがカウント値として出力され、２ｍｓｅｃの周期で演算が行われるとすると、２ｍｓｅｃの周期を有する信号の周波数は５００Ｈｚであるため、５１２Ｋ／５００＝１０２４、すなわち、半積分器２０に１０ｂｉｔのものを用いれば演算が一周することとなる。これは、Ｄ−ＦＦ２２の内容が０になることを意味する。
【００１１】
演算が一周すると、半積分器２０に設定されているデータと同じ数のオーバーフローが発生し、出力される。
ここで、半積分器２０におけるオーバーフローは連続して発生する場合がある。そこで、半積分器２０から出力されるオーバーフローのみを指令パルスとせず、半積分器２０において発生するオーバーフローとカウンタ１０におけるカウント値とがＮＡＮＤゲート５０ａ，５０ｂに入力され、ＮＡＮＤゲート５０ａ，５０ｂにおいて、半積分器２０において発生するオーバーフローとカウンタ１０におけるカウント値との論理積を反転させ、その信号を指令パルスとして出力する。
このとき、設定データは２ｍｓｅｃの間の移動パルス数でありこの時間間隔を補間して分配され、ＮＯＲゲート６０から出力される／ＩＮＴ信号によって、Ｑバッファ４０内の新しいデータがバッファ３０に設定されるとともに、ＣＰＵからの割り込み信号／ＷＲＱによって、新たなデータがＱバッファ４０に書き込まれる。
【００１２】
以下に、ＮＡＮＤゲート５０ａ，５０ｂから出力される指令パルスの正負方向の区別について説明する。
バッファ３０内のデータのＭＳＢを正負方向のデータビットとして用いる。
バッファ３０に設定されたデータが正のデータである場合は、データの移動量の演算結果Ａ−Ｂ＝Ｑ（Ａ及びＢは演算の一周期の開始及び終了時のデータ値）がそのまま半積分器２０におけるオーバーフローとしてＮＡＮＤゲート５０ａに入力される。
一方、バッファ３０に設定されたデータが負のデータである場合は、「双方向ＢＲＭ回路」（実用新案第２０５９６０８号）と同じように、半積分器２０におけるオーバーフローをインバータ８０ｂによって反転させて使用し、それにより、バッファ３０に設定されたデータを２の補数とし、負のデータからなる指令パルスとして出力する。
【００１３】
上記のように構成された指令パルス発生器においては、上位のコントローラにおけるクロックと図１に示した指令パルス発生器におけるクロックとの誤差が、通常１００ＰＰＭ程度であれば吸収することができる。すなわち、ＲＸＩＮＴ信号が２ｍｓｅｃの周期で入力される場合、吸収できる誤差は相互で２００ＰＰＭとなり、０．４μｓｅｃの誤差を吸収することができる。
（他の実施の形態）
本発明の指令パルス発生器は、公知のＢＲＭ（Binary Rate Multipliers）を用いて構成することもできる。
図３は、本発明の指令パルス発生器の実施の他の形態を示す図である。
本形態は、図１に示したものと比べて、半積分器２０の代わりにＢＲＭ１２０が設けられており、外部から入力される／ＲＥＳ信号と／ＲＸＩＮＴ信号とに基づいて生成されるクリア信号が入力され、また、Ｑバッファ４０に格納されているデータがＥＸＯＲゲート１３０ｂから出力される信号に基づいてバッファ３０に移動する点のみが異なり、他の構成については同様であり、同様の部分については省略する。
【００１４】
本形態においては、外部から入力される／ＲＸＩＮＴ信号に同期してＢＲＭ１２０のクリアーが行われることにより、コントローラ（不図示）に対する同期化が図られている。
【００１５】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載するような効果を奏する。
請求項１に記載のものにおいては、カウンタにおけるカウント周期を半積分器の周期に同期させているため、上位コントローラと指令パルス発生器とが伝送路によって結合された場合においても、上位コントローラに同期した指令パルスを発生させることができる。
請求項２に記載のものにおいては、バッファに設定されたデータが負のデータである場合、半積分器から出力される信号を反転させているため、バッファに設定されたデータが２の補数となり、負のデータからなる指令パルスを出力することができる。
【００１６】
請求項３に記載のものにおいては、請求項１に記載のものと同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の指令パルス発生器の実施の一形態を示す図である。
【図２】図１に示す半積分器の構成を示す図である。
【図３】本発明の指令パルス発生器の実施の他の形態を示す図である。
【符号の説明】
１０    カウンタ
２０    半積分器
２１    加算器
２２    Ｄ−ＦＦ
３０    バッファ
４０    Ｑバッファ
５０ａ，５０ｂ    ＮＡＮＤゲート
６０    ＮＯＲゲート
７０    ディレイ回路
８０ａ，８０ｂ    インバータ
１２０    ＢＲＭ
１３０ａ，１３０ｂ    ＥＸＯＲゲート
【図１】
0003778228.tif 000002
【図２】
0003778228.tif 000003
【図３】
0003778228.tif 000004