(57)【特許請求の範囲】
【請求項１】
被検出物理量に応じた電圧レベルの検出信号を発生するセンサ回路と、
このセンサ回路からの検出信号を増幅する増幅手段と、
反転動作時間が電源電圧に応じて変化する複数個の反転回路をリング状に連結して成るリングゲート遅延回路を含んで構成され、前記増幅手段により増幅された検出信号が上記リングゲート遅延回路に電源電圧として与えられた状態で当該リングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて上記検出信号をデジタルデータに変換するＡ／Ｄ変換回路と、
このＡ／Ｄ変換回路による変換動作の開始前に、前記リングゲート遅延回路に電源電圧を与えた状態で当該リングゲート遅延回路にパルス信号を前記リングゲート遅延回路が熱的に安定するまでの所定時間だけ継続して与えるアイドリング動作を行わせる制御手段とを備えたことを特徴とするセンサ装置。
【請求項２】
前記センサ回路の温度に応じた電圧レベルの温度信号を発生する温度検出回路と、
被検出物理量及び前記センサ回路の温度と無関係に一定の電圧レベルとなる基準信号を発生する基準電圧発生回路と、
前記センサ回路からの検出信号、並びに前記温度信号及び基準信号を選択的に出力するアナログマルチプレクサとを備えた上で、
前記増幅手段を、前記アナログマルチプレクサから順次出力される信号を増幅するように構成すると共に、
前記Ａ／Ｄ変換回路を、前記増幅手段により増幅された前記検出信号、温度信号及び基準信号が前記リングゲート遅延回路に電源電圧として与えられた各状態で当該リングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて上記検出信号、温度信号及び基準信号をデジタルデータに変換するように構成し、
前記Ａ／Ｄ変換回路からのデジタルデータに基づいた演算処理により前記検出信号に応じた物理量検出値を前記温度信号及び基準信号により補正した状態で算出する信号処理手段とを備えたことを特徴とする請求項１記載のセンサ装置。
【請求項３】
前記センサ回路の検出対象となる物理量が圧力であることを特徴とする請求項１または２記載のセンサ装置。
【請求項４】
前記反転回路が熱的に安定するまで、前記パルス信号が継続的に与えられる時間は０．５［秒］以上であることを特徴とする請求項１〜３の何れかに記載のセンサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、センサ回路からのアナログ量の検出信号をＡ／Ｄ変換回路を通じてデジタルデータに変換する構成としたセンサ装置に関する。
【０００２】
【従来の技術】
従来より、圧力センサ装置において、検出圧力に応じた電圧レベルの検出信号を発生するセンサ回路と、このセンサ回路からの検出信号を増幅する増幅回路と、この増幅回路により増幅された検出信号をデジタルデータに変換するＡ／Ｄ変換回路とを組み合わせて構成されたものが提供されている。このような装置では、Ａ／Ｄ変換回路による変換速度を高めること、並びに小型化が要求されており、このような要求を満たすために、例えば特開平５−２５９９０７号公報に見られるようなリングゲート遅延回路を含んで構成されたＡ／Ｄ変換回路を利用することが考えられている。具体的には、このＡ／Ｄ変換回路は、反転動作時間が電源電圧に応じて変化する複数個の反転回路（ＮＡＮＤゲート及びインバータ）をリング状に連結して成るリングゲート遅延回路を含んで構成されており、変換対象の電圧信号が上記リングゲート遅延回路に電源電圧として与えられた各状態で当該リングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて、上記電圧信号をデジタルデータに変換するようになっている。
【０００３】
【発明が解決しようとする課題】
リングゲート遅延回路を利用したＡ／Ｄ変換回路にあっては、非常に高速で分解能が高いという利点があるが、そのリングゲート遅延回路自体は、熱などの外乱要因に敏感であるという事情、具体的には、これを構成する回路素子が冷えている状態では、パルス信号が入力されたときのパルス信号周回速度が相対的に速くなるという事情がある。このため、上記のようなＡ／Ｄ変換回路の動作開始当初、つまりリングゲート遅延回路が熱的に安定していない期間には、Ａ／Ｄ変換値が不正確になるという不具合がある。特に、電池駆動とする場合のように、Ａ／Ｄ変換動作を間欠的に行うことによって省電力化を図る構成が採用されたときには、そのＡ／Ｄ変換動作のインターバル時間が変化する場合や、雰囲気温度が異なる場合などにおいて、変換動作開始時点でのリングゲート遅延回路の温度が変動することになるため、動作開始当初のＡ／Ｄ変換値と、リングゲート遅延回路が熱的に安定した状態でのＡ／Ｄ変換値とが大きく異なることになり、結果的に、Ａ／Ｄ変換特性が不安定になって検出精度が低下するという問題点が出てくる。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、センサ回路による検出信号をデジタルデータに変換するためのＡ／Ｄ変換回路を設ける場合において、その変換速度の向上並びに小型化を図るためにリングゲート遅延回路を利用する構成のものでありながら、安定したＡ／Ｄ変換特性を得ることができて検出精度の向上を実現できるセンサ装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の手段を採用できる。この手段によれば、センサ回路から出力される検出信号、つまり被検出物理量に応じた電圧レベルの検出信号は、増幅手段により増幅された後に、Ａ／Ｄ変換回路内のリングゲート遅延回路に電源電圧として与えられる。Ａ／Ｄ変換回路は、このように電源電圧が与えられた状態でリングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて、上記検出信号を被検出物理量を示すデジタルデータに変換する動作を行う。但し、上記のようなＡ／Ｄ変換回路による変換動作の開始前には、制御手段が、リングゲート遅延回路に電源電圧を与えた状態で当該リングゲート遅延回路にパルス信号を前記リングゲート遅延回路が熱的に安定するまでの所定時間だけ継続して与えるというアイドリング動作を行わせるようになる。
【０００６】
このため、上記アイドリング動作期間中において、リングゲート遅延回路が熱的に安定した状態を呈するようになるから、その後に行われる前記変換動作により得られるデジタルデータが従来構成のように不正確になる恐れがなくなるものであり、従って、このように安定したＡ／Ｄ変換特性が得られる結果、物理量の検出精度が向上することになる。また、リングゲート遅延回路を利用したＡ／Ｄ変換回路にあっては、その変換速度の大幅な向上並びに小型化を実現できるものである。
【０００７】
請求項２記載の手段によれば、アナログマルチプレクサが、センサ回路からの検出信号、基準電圧発生回路からの基準信号、検出回路からの温度信号を選択的に通過させるようになる。増幅手段は、アナログマルチプレクサから順次出力される信号を増幅するようになり、ここで増幅された検出信号、温度信号及び基準信号は、Ａ／Ｄ変換回路内のリングゲート遅延回路に電源電圧として与えられ、これに応じて当該Ａ／Ｄ変換回路によりデジタルデータに変換される。尚、この変換動作前には、前述したアイドリング動作が同様に行われるため、そのデジタルデータが正確なものとなる。信号処理手段は、Ａ／Ｄ変換回路により変換されたデジタルデータに基づいた演算処理を行うことにより、前記検出信号に応じた物理量検出値を前記温度信号及び基準信号により補正した状態で算出するようになる。
【０００８】
つまり、検出信号、温度信号及び基準信号をアナログマルチプレクサを通じて時分割処理すると共に、それらの信号に対応した複数種類のデジタルデータを同一の増幅手段及びＡ／Ｄ変換回路を用いて採取し、斯様に採取したデジタルデータに基づいた補正演算（デジタル演算）により、感度などに対する温度補償を施した精度が高い物理量検出値が得られるようになる。
【０００９】
【発明の実施の形態】
以下、本発明を半導体圧力センサ装置に適用した一実施例について図面を参照しながら説明する。
全体の電気的構成を示す図１において、本実施例による半導体圧力センサ装置は、圧力検出用のセンサ部１と、このセンサ部１からの出力を処理するための信号処理部２とを備えた構成となっており、これらセンサ部１及び信号処理部２は、異なる半導体チップ上に分離した状態で形成されている。
【００１０】
センサ部１は、ピエゾ抵抗係数が大きな半導体チップ（例えばシリコン単結晶基板）を利用して形成されたもので、圧力検出用ブリッジ回路３（本発明でいうセンサ回路に相当）と、この圧力検出用ブリッジ回路３の温度を検出するための温度検出用ブリッジ回路４（本発明でいう温度検出回路に相当）とにより構成されている。
【００１１】
これらのうち、圧力検出用ブリッジ回路３は、半導体チップに設けたダイヤフラム上に拡散抵抗により形成した抵抗素子Ｒd1、Ｒd2、Ｒd3、Ｒd4を図示のようにフルブリッジ接続して成るもので、印加圧力の増大に応じて各抵抗素子Ｒd1、Ｒd2、Ｒd3、Ｒd4の抵抗値が図１に矢印で示す態様（上向きの矢印は抵抗値が増加することを示し、下向きの矢印は抵抗値が減少することを示す）で変化する構成となっている。また、圧力検出用ブリッジ回路３の入力端子Ｐ１及びＰ２間には、定電圧電源端子＋Ｖccから一定電圧が印加されるようになっている。
【００１２】
従って、圧力検出用ブリッジ回路３の一方の出力端子Ｑ１（抵抗素子Ｒd1及びＲd2の共通接続点）の電位は印加圧力の増大に応じて上昇し、また、他方の出力端子Ｑ２（抵抗素子Ｒd3及びＲd4の共通接続点）の電位は印加圧力の増大に応じて低下するものであり、出力端子Ｑ１及びＱ２間からは、印加圧力に応じた電圧レベルの検出信号Ｓｄが出力されることになる。尚、上記検出信号Ｓｄは、圧力検出用ブリッジ回路３の温度にも依存して変動するものであり、斯様な温度ドリフト除去用のデータを得るために前記温度検出用ブリッジ回路４が設けられている。
【００１３】
この温度検出用ブリッジ回路４は、拡散抵抗（温度係数は１５００〜１７００ppm/℃程度）により形成された感温抵抗素子Ｒt1、Ｒt2と、温度係数が零に近い材料である例えばＣｒＳｉにより形成された抵抗素子Ｒc1、Ｒc2とを図示のようにフルブリッジ接続することにより構成されている。また、温度検出用ブリッジ回路４の入力端子Ｐ３及びＰ４間にも、定電圧電源端子＋Ｖccから一定電圧が印加されるようになっている。
【００１４】
従って、温度検出用ブリッジ回路４の一方の出力端子Ｑ３（感温抵抗素子Ｒt1及び抵抗素子Ｒc1の共通接続点）の電位は検出温度の上昇に応じて上昇し、また、他方の出力端子Ｑ４（感温抵抗素子Ｒt2及び抵抗素子Ｒc2の共通接続点）の電位は検出温度の低下に応じて低下するものであり、出力端子Ｑ３及びＱ４間からは、圧力検出用ブリッジ回路３の温度に応じた電圧レベルの温度信号Ｓｔが出力されることになる。
【００１５】
一方、前記信号処理部２は、半導体チップ上に以下に述べるような各回路要素を形成した構成となっている。
基準電圧発生回路５は、拡散抵抗により形成した抵抗素子Ｒa1及びＲa2を備えたもので、それら抵抗素子Ｒa1及びＲa2の直列回路を定電圧電源端子＋Ｖcc及びグランド端子間に接続した構成となっている。この場合、抵抗素子Ｒa1及びＲa2の温度係数は厳密に一致するものであり、従って、基準電圧発生回路５の出力端子Ｑ５（抵抗素子Ｒa1及びＲa2の共通接続点）からは、前記圧力検出用ブリッジ回路３に作用する圧力（被検出圧力）及び当該ブリッジ回路３の温度と無関係に一定の電圧レベルとなる基準信号Ｓａが出力されることになる。尚、この基準電圧発生回路５は、前記センサ部１側の半導体チップ上に形成することも可能である。
【００１６】
アナログマルチプレクサ６は、上記圧力検出用ブリッジ回路３からの検出信号Ｓｄ、温度検出用ブリッジ回路４からの温度信号Ｓｔ、基準電圧発生回路５からの基準信号Ｓａを、後述する制御ブロック７（本発明でいう制御手段に相当）から与えられるセレクト信号に基づいて選択出力するためのものである。
【００１７】
高入力インピーダンス差動増幅回路８（本発明でいう増幅手段に相当）は、オペアンプ８ａ、８ｂ及び抵抗８ｃ、８ｄ、８ｅを組み合わせて成る周知構成のもので、前記アナログマルチプレクサ６から順次出力される信号を増幅してＡ／Ｄ変換回路９に与えるようになっている。この場合、差動増幅回路８には、その増幅出力電圧を持ち上げるための定電圧電源８ｆ及び抵抗８ｇが付随して設けられている。尚、差動増幅回路８の電源は、前記定電圧電源端子＋Ｖccから与えられるようになっている。
【００１８】
上記Ａ／Ｄ変換回路９は、基本的には、例えば特開平５−２５９９０７号公報に記載されたＡ／Ｄ変換回路と同様構成のものであり、詳細には図示しないが、反転動作時間が電源電圧に応じて変化するＮＡＮＤゲート１０ａ（本発明でいう反転回路に相当）と、同じく反転動作時間が電源電圧に応じて変化する偶数個のインバータ１０ｂ（同じく本発明でいう反転回路に相当）とをリング状に連結して成るリングゲート遅延回路１０（以下の説明では、リングゲート遅延回路をＲＧＤ（Ring Gate Delay ）と略称する）、このＲＧＤ１０内でのパルス信号の周回数をカウントするための周回数カウンタ１１、この周回数カウンタ１１の計数値を上位ビットとし、且つＲＧＤ１０内の各インバータ１０ｂの出力を下位ビットとして格納するためのスタックメモリ１２などを含んで構成されている。
【００１９】
このような構成のＡ／Ｄ変換回路９による変換原理の大略は以下の通りである。即ち、ＲＧＤ１０内のＮＡＮＤゲート１０ａに対し、図２に示すようなパルス信号ＰＡを与えると、ＮＡＮＤゲート１０ａ及び各インバータ１０ｂがその電源電圧に応じた速度で逐次的に反転動作を開始して、そのパルス信号ＰＡの入力期間中は信号周回動作が継続して行われるものであり、斯様なパルス信号周回数を示す二進数のデジタルデータが、スタックメモリ１２に対しリアルタイムで与えられることになる。この後、図２に示すように、一定のサンプリング周期Δｔ（例えば〜１００μ秒）を得るためのパルス信号ＰＢの立上がり毎にスタックメモリ１２をラッチすれば、そのスタックメモリ１２内の各ラッチデータの差に基づいて、ＮＡＮＤゲート１０ａ及びインバータ１０ｂに与えられている電源電圧を二進数のデジタルデータに変換した値が得られるようになる。
【００２０】
この場合、ＲＧＤ１０内のＮＡＮＤゲート１０ａ及びインバータ１０ｂには、前記差動増幅回路８から電源電圧が与えられる構成となっている。従って、Ａ／Ｄ変換回路９にあっては、差動増幅回路８からの出力信号、つまり、アナログマルチプレクサ６を通じて選択出力される検出信号Ｓｄ、温度信号Ｓｔ及び基準信号Ｓａをデジタルデータに変換することになる。
【００２１】
尚、以下においては、Ａ／Ｄ変換回路９による変換データのうち、検出信号Ｓｄに対応したデジタルデータを圧力情報Ｄ、温度信号Ｓｔに対応したデジタルデータを温度情報Ｔ、基準信号Ｓａに対応したデジタルデータを基準情報Ａと呼ぶことにする。
【００２２】
ここで、圧力情報Ｄと圧力検出用ブリッジ回路３に対する印加圧力Ｐとの間には次式▲１▼のような関係がある。
Ｄ＝｛（ｃｔ＋ｄ）×Ｐ＋ｅｔ＋ｆ｝×β（ｔ）        ……▲１▼
但し、ｔ：圧力検出用ブリッジ回路３の温度
ｃ：圧力検出用ブリッジ回路３の感度の温度係数
ｄ：圧力検出用ブリッジ回路３の室温感度
ｅ：圧力検出値のオフセットの温度係数
ｆ：圧力検出値の室温オフセット値
また、β（ｔ）は、差動増幅回路８の温度特性やＲＧＤ１０の遅延時間の温度特性などに依存した非線形項であり、これが圧力検出値の精度劣化の要因となるものである。
【００２３】
上記▲１▼式からＰの解を得るためには、ｔが必要であり、また、非線形の係数であるβ（ｔ）を除去する必要がある。このため、温度検出用ブリッジ回路４を通じて温度情報Ｔを得ると共に、基準電圧発生回路５を通じて基準情報Ａを得るようにしている。
【００２４】
この場合、温度情報Ｔと圧力検出用ブリッジ回路３の温度ｔとの間には次式▲２▼のような関係が存在するものである。
Ｔ＝（ａｔ＋ｂ）×β（ｔ）        ……▲２▼
但し、ａ：温度検出値の温度係数
ｂ：温度検出値の室温オフセット値
【００２５】
また、基準情報Ａは、圧力検出用ブリッジ回路３に作用する圧力及び温度と無関係に一定の電圧レベルとなる基準信号Ｓａを、差動増幅回路８により増幅し且つＡ／Ｄ変換回路９によりデジタル変換したデータであるから、次式▲３▼が成立することになる。
Ａ＝β（ｔ）        ……▲３▼
【００２６】
上記▲２▼、▲３▼の式を用いてＰについて解くと、非線形項β（ｔ）が削除された状態の次式▲４▼が得られる。
0003840783.tif 000002
ＥＰＲＯＭ１３には、▲４▼式に基づいた圧力Ｐの演算に必要な係数ａ、ｂ、ｃ、ｄ、ｅ、ｆが補正係数として予め記憶されている。
【００２７】
補正演算回路１４（本発明でいう信号処理手段に相当）は、上記▲４▼式を利用した圧力Ｐの演算を、制御ブロック７からの指令を受けて行うものであり、その演算時には、スタックメモリ１２から読み出した圧力情報Ｄ、温度情報Ｔ及び基準情報Ａ、並びにＥＰＲＯＭ１３から読み出した補正係数（ａ、ｂ、ｃ、ｄ、ｅ、ｆ）を使用する構成となっている。そして、補正演算回路１４による演算結果は、センサ部１による検出圧力を示す圧力データとしてＩ／Ｏブロック１５から出力される。
【００２８】
さて、図３には、制御ブロック７による制御内容が概略的に示されており、以下これについて関連した作用と共に説明する。
即ち、制御ブロック７は、まず、アナログマルチプレクサ６に対して、基準電圧発生回路５からの基準信号Ｓａを選択するためのセレクト信号を出力する（ステップＳ１）。すると、差動増幅回路８から上記基準信号Ｓａを増幅した電圧信号が出力されるようになり、この電圧信号がＡ／Ｄ変換回路９内のＲＧＤ１０に対しＡ／Ｄ変換対象信号として印加されるようになる。
【００２９】
この後、制御ブロック７は、パルス信号ＰＡを出力した状態で、所定のアイドリング時間である例えば０．５秒だけ待機する（ステップＳ１、Ｓ２）。つまり、図２に示す時刻ｔ０から０．５秒が経過した時刻ｔ１までの期間は、ＲＧＤ１０に対し、前記基準信号Ｓａを増幅した電圧信号を電源電圧として与えた状態で、当該ＲＧＤ１０にパルス信号ＰＡを所定時間（０．５秒）だけ継続して与えるというアイドリング動作が行われることになる。
【００３０】
このようなアイドリング動作が終了したとき（パルス信号ＰＡの出力開始後に０．５秒が経過した時刻ｔ１に至ったとき）には、パルス信号ＰＡ及びＰＢの出力制御ルーチンＳ４を実行する。このルーチンＳ４では、図２に示す時刻ｔ１〜ｔ２の期間中においてパルス信号ＰＡを引き続き出力すると共に、その時刻ｔ１後においてパルス信号ＰＢを図２に示すようなタイミング（具体的には、時刻ｔ１〜ｔ２の期間において４回立ち上がる状態）で出力する。
【００３１】
これにより、パルス信号ＰＡの出力期間中において、ＲＧＤ１０内で信号周回動作が継続して行われると共に、パルス信号ＰＢの立上がり毎にスタックメモリ１２がラッチされるものであり、そのラッチデータの差（例えば３回目の立ち上がりと４回目の立ち上がりにおける各ラッチデータの差）に基づいて、差動増幅回路８からの電圧信号（基準信号Ｓａを増幅した電圧信号）に応じたデジタルデータが基準情報Ａとして得られるようになる。
【００３２】
制御ブロック７は、上記出力制御ルーチンＳ４の実行に応じて基準情報Ａを取り込んだ後には、アナログマルチプレクサ６に対して、基準電圧発生回路５からの温度信号Ｓｔを選択するためのセレクト信号を出力する（ステップＳ５）。すると、差動増幅回路８から上記温度信号Ｓｔを増幅した電圧信号が出力されるようになり、この電圧信号が、Ａ／Ｄ変換回路９内のＲＧＤ１０に対しＡ／Ｄ変換対象信号として印加されるようになる。
【００３３】
この後、制御ブロック７は、パルス信号ＰＡ及びＰＢの出力制御ルーチンＳ６を実行する。このルーチンＳ６では、図２に示す時刻ｔ３〜ｔ４の期間中においてパルス信号ＰＡを出力すると共に、その時刻ｔ３後においてパルス信号ＰＢを図２に示すようなタイミングで出力する。
【００３４】
これにより、パルス信号ＰＡの出力期間中において、ＲＧＤ１０内で信号周回動作が継続して行われると共に、パルス信号ＰＢの立上がり毎にスタックメモリ１２がラッチされるものであり、そのラッチデータの差に基づいて、差動増幅回路８からの電圧信号（温度信号Ｓｔを増幅した電圧信号）に応じたデジタルデータが温度情報Ｔとして得られるようになる。
【００３５】
制御ブロック７は、上記出力制御ルーチンＳ６の実行に応じて温度情報Ｔを取り込んだ後には、アナログマルチプレクサ６に対して、基準電圧発生回路５からの検出信号Ｓｄを選択するためのセレクト信号を出力する（ステップＳ７）。すると、差動増幅回路８から上記検出信号Ｓｄを増幅した電圧信号が出力されるようになり、この電圧信号が、Ａ／Ｄ変換回路９内のＲＧＤ１０に対しＡ／Ｄ変換対象信号として印加されるようになる。
【００３６】
この後、制御ブロック７は、パルス信号ＰＡ及びＰＢの出力制御ルーチンＳ８を実行する。このルーチンＳ８では、図２に示す時刻ｔ５〜ｔ６の期間中においてパルス信号ＰＡを出力すると共に、その時刻ｔ５後においてパルス信号ＰＢを図２に示すようなタイミングで出力する。
【００３７】
これにより、パルス信号ＰＡの出力期間中において、ＲＧＤ１０内で信号周回動作が継続して行われると共に、パルス信号ＰＢの立上がり毎にスタックメモリ１２がラッチされるものであり、そのラッチデータの差に基づいて、差動増幅回路８からの電圧信号（検出信号Ｓｄを増幅した電圧信号）に応じたデジタルデータが圧力情報Ｄとして得られるようになる。
【００３８】
尚、本実施例の場合、上述した出力制御ルーチンＳ４、Ｓ６、Ｓ８の実行時において、スタックメモリ１２からラッチデータの差に基づいたデジタルデータを３回取り込むことができるから、それらを平均化した値をデジタルデータ（基準情報Ａ、温度情報Ｔ及び圧力情報Ｄ）として得る構成とすることもできる。
【００３９】
制御ブロック７は、上記出力制御ルーチンＳ８の実行後には、補正演算回路１４に対して演算指令を出力する（ステップＳ９）。すると、補正演算回路１４にあっては、スタックメモリ１２から読み出した圧力情報Ｄ、温度情報Ｔ及び基準情報Ａ、並びにＥＰＲＯＭ１３から読み出した補正係数（ａ、ｂ、ｃ、ｄ、ｅ、ｆ）を使用して、前記▲４▼式の演算を行うものであり、その演算結果を、センサ部１による検出圧力を示す圧力データとしてＩ／Ｏブロック１５から出力するようになる。
【００４０】
この後、制御ブロック７は、所定の待機時間が経過するまで待機し（ステップＳ１０）、当該待機時間が経過したときにステップＳ１へ戻るようになる。従って、一連の圧力検出動作（Ｓ１〜Ｓ９）は、上記待機時間が経過する毎に周期的に行われることになる。
【００４１】
要するに上記した本実施例によれば、検出信号Ｓｄ、温度信号Ｓｔ及び基準信号Ｓａをアナログマルチプレクサ６を通じて時分割処理すると共に、それらの信号Ｓｄ、Ｓｔ及びＳａに対応した各デジタルデータ（圧力情報Ｄ、温度情報Ｔ、基準情報Ａ）を同一の差動増幅回路８及びＡ／Ｄ変換回路９を用いて採取し、斯様に採取したデジタルデータを利用した▲４▼式の補正演算（デジタル演算）を行う構成としており、これによって、感度やオフセットなどに対する温度補償を施した精度の高い圧力検出値を得ることができるものである。
【００４２】
特に、本実施例によれば、上記のようなＡ／Ｄ変換回路９による基準信号Ｓａ、温度信号Ｓｔ及び検出信号Ｓｄの変換動作の開始前には、制御ブロック７が、ＲＧＤ１０に対し基準信号Ｓａを電源電圧として与えた状態で当該ＲＧＤ１０にパルス信号ＰＡを所定時間（０．５秒）だけ継続して与えるというアイドリング動作を行わせる構成となっている。このため、上記アイドリング動作期間中において、ＲＧＤ１０が熱的に安定した状態を呈するようになるから、その後に行われる前記Ａ／Ｄ変換動作により得られるデジタルデータが従来構成のように不正確になる恐れがなくなるものであり、以て安定したＡ／Ｄ変換特性が得られるようになる。この結果、最終的に得られる圧力検出値の精度をさらに高め得るようになる。
【００４３】
因みに、ＲＧＤ１０を構成する回路素子の温度は、その動作に応じて図４に示すように変化すると考えられる。つまり、上記回路素子の温度は、ＲＧＤ１０の動作開始時において当該回路素子が発熱源となって急激な温度上昇を来たすが、その動作停止後には自然冷却により徐々に温度低下すると考えられる。このため、Ａ／Ｄ変換回路９によるＡ／Ｄ変換動作の待機時間が変化する場合や、雰囲気温度が異なる場合などにおいて、変換動作開始時点でのＲＧＤ１０の温度が変動することになるため、Ａ／Ｄ変換動作の開始当初におけるデジタルデータと、ＲＧＤ１０が熱的に安定した状態でのデジタルデータとが大きく異なることになるが、上述したようなアイドリング動作を行うようにした本実施例によれば、このような事態を招くことがないものである。
【００４４】
また、図５には、本実施例によるＡ／Ｄ変換回路９を初期状態から動作（コールドスタート）させた場合において、そのＡ／Ｄ変換値（デジタルデータ）が時間の経過に応じてどのように変化するかを測定した結果が示されている。この図５からは、アイドリング時間を５００μ秒（０．５秒）以上に設定すれば、Ａ／Ｄ変換回路９により得られるＡ／Ｄ変換値が安定した状態になっていることが分かる。
【００４５】
さらに、本実施例のように、ＲＧＤ１０を利用したＡ／Ｄ変換回路９にあっては、変換速度の大幅な向上（つまりサンプリング時間の大幅な短縮）を実現できると共に、その小型化ひいては装置全体の小型化を実現できるようになる。
【００４６】
加えて、圧力検出値の算出に利用される前記▲４▼式からは、Ｔ／Ａ及びＤ／Ａの値を一定に保持できれば所謂耐久変動による影響を無視できるということが理解できる。この場合、本実施例では、▲４▼式の演算に供するために最終的に圧力情報Ｄ、温度情報Ｔ及び基準情報Ａに変換される検出信号Ｓｄ、温度信号Ｓｔ及び基準信号Ｓａは、全て同じアナログ回路（アナログマルチプレクサ６、差動増幅回路８、Ａ／Ｄ変換回路９）を通過する構成であるから、その信号伝送系統での回路定数の変動に起因した各信号のドリフト成分が互いにキャンセルされることになって、上記Ｔ／Ａ及びＤ／Ａが経時変化することがなくなる。この結果、耐久変動による影響を除去できるようになって、圧力検出値の精度を長期間に渡って良好な状態に維持できるようになる。
【００４７】
また、圧力検出値の精度のさらなる向上を実現するためには、差動増幅回路８として増幅能力が高い大型のものを使用することになるが、当該差動増幅回路８は、検出信号Ｓｄ、温度信号Ｓｔ及び基準信号Ｓａの増幅用に兼用する構成となっているから、多数の差動増幅回路を設ける必要がなくなるものであり、この面からも全体の小型化を実現できるようになる。
【００４８】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
半導体圧力センサ装置に適用した例を説明したが、加速度、磁束、湿度などの他の物理量を検出するためのセンサ装置に広く適用することができる。Ａ／Ｄ変換回路９内のＲＧＤ１０は、基本的な構成例を示したものであり、これと異なる構成のＲＧＤを設けることもできる。ＲＧＤ１０のアイドリング動作時には、当該ＲＧＤ１０に対して、基準信号Ｓａを電源電圧として与える構成としたが、他の信号（検出信号Ｓｄ、温度信号Ｓｔ）或いは当該アイドリング動作のための専用の電圧信号を電源電圧として与える構成とすることも可能である。また、アイドリング動作の継続時間は、実際の回路状態に応じて適宜に変更設定できるものである。
【図面の簡単な説明】
【図１】本発明の一実施例を示す全体の電気的構成図
【図２】作用説明用のタイミングチャート
【図３】制御ブロックによる制御内容を示すフローチャート
【図４】リングゲート遅延回路内の回路素子の温度変化特性図
【図５】Ａ／Ｄ変換値の時間変化特性図
【符号の説明】
１はセンサ部、２は信号処理部、３は圧力検出用ブリッジ回路（センサ回路）、４は温度検出用ブリッジ回路（温度検出回路）、５は基準電圧発生回路、６はアナログマルチプレクサ、７は制御ブロック（制御手段）、８は差動増幅回路（増幅手段）、９はＡ／Ｄ変換回路、１０はリングゲート遅延回路、１０ａはＮＡＮＤゲート（反転回路）、１０ｂはインバータ（反転回路）、１１は周回数カウンタ、１２はスタックメモリ、１４は補正演算回路（信号処理手段）を示す。
【図１】
0003840783.tif 000003
【図２】
0003840783.tif 000004
【図３】
0003840783.tif 000005
【図４】
0003840783.tif 000006
【図５】
0003840783.tif 000007