(57)【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子に対応するフローティングディフュージョン（ＦＤ）部と、前記ＦＤ部の電位を検出する画素アンプと、前記光電変換素子で光電変換された電荷信号を前記ＦＤ部に読み出す読出しトランジスタと、前記ＦＤ部の電荷信号をリセット信号によりリセットするリセットトランジスタと、前記リセットトランジスタを介して前記ＦＤ部へ「Ｌｏｗ」レベルおよび「Ｈｉｇｈ」レベルのパルス電圧を供給するためのドレイン線とを有する光電変換セルが複数個半導体基板上で行列状に配置され、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタを有し、前記リセットトランジスタのリセット信号の印加線が全ての光電変換セルに共通接続された固体撮像装置を駆動する方法であって、
選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏｗ」レベルにする工程と、
全ての光電変換セルのリセットトランジスタと各列の出力信号線につながった前記ロードトランジスタをオンし、次に前記全ての光電変換セルのリセットトランジスタと前記ロードトランジスタをオフして、選択行の光電変換セル内の前記ＦＤ部の電位を信号のない基準レベルとして前記画素アンプで検出する工程と、
前記ロードトランジスタと前記読出しトランジスタをオンし、次に前記ロードトランジスタと前記読出しトランジスタをオフして、前記選択行の光電変換セル内の前記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで検出する工程と、
前記選択行のドレイン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした後、前記全ての光電変換セルのリセットトランジスタをオン／オフして、前記選択行を非選択にする工程とを含むことを特徴とする固体撮像装置の駆動方法。
【請求項２】
光電変換素子と、前記光電変換素子に対応するフローティングディフュージョン（ＦＤ）部と、前記ＦＤ部の電位を検出する画素アンプと、前記光電変換素子で光電変換された電荷信号を前記ＦＤ部に読み出す読出しトランジスタと、前記ＦＤ部の電荷信号をリセット信号によりリセットするリセットトランジスタと、前記リセットトランジスタを介して前記ＦＤ部へ「Ｌｏｗ」レベルおよび「Ｈｉｇｈ」レベルのパルス電圧を供給するためのドレイン線とを有する光電変換セルが複数個半導体基板上で行列状に配置され、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタを有し、前記リセットトランジスタのリセット信号の印加線が全ての光電変換セルに共通接続された固体撮像装置を駆動する方法であって、
選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏｗ」レベルにし、全ての光電変換セルのリセットトランジスタと各列の出力信号線につながった前記ロードトランジスタをオンし、先に前記全ての光電変換セルのリセットトランジスタをオフした後に前記ロードトランジスタをオフして、選択行の光電変換セル内の前記ＦＤ部の電位を信号のない基準レベルとして前記画素アンプで検出し、
前記ロードトランジスタと前記読出しトランジスタをオンし、次に読み出しトランジスタをオフした後に前記ロードトランジスタをオフして、前記選択行の光電変換セル内の前記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで検出し、
次に、前記選択行のドレイン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした後、前記全ての光電変換セルのリセットトランジスタをオン／オフして、前記選択行を非選択にすることを特徴とする固体撮像装置の駆動方法。
【請求項３】
光電変換素子と、前記光電変換素子に対応するフローティングディフュージョン（ＦＤ）部と、前記ＦＤ部の電位を検出する画素アンプと、前記光電変換素子で光電変換された電荷信号を前記ＦＤ部に読み出す読出しトランジスタと、前記ＦＤ部の電荷信号をリセット信号によりリセットするリセットトランジスタと、前記リセットトランジスタを介して前記ＦＤ部へ「Ｌｏｗ」レベルおよび「Ｈｉｇｈ」レベルのパルス電圧を供給するためのドレイン線とを有する光電変換セルが複数個半導体基板上で行列状に配置され、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタを有し、前記リセットトランジスタのリセット信号の印加線が全ての光電変換セルに共通接続された固体撮像装置を駆動する方法であって、
選択行のドレイン線および非選択行のドレイン線を「Ｈｉｇｈ」レベルにし、各列の出力信号線につながった前記ロードトランジスタのゲート電圧を「Ｌｏｗ」レベルに設定し、全ての光電変換セルのリセットトランジスタをオン／オフした後、前記読出しトランジスタをオン／オフして、前記全ての光電変換セルで生成された電荷信号を初期化することで前記光電変換素子に蓄積された不要電荷の掃き出しを行うことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の光電変換素子が配置された固体撮像装置およびその駆動方法に係り、特に光電変換セルの開口率向上やサイズ縮小化技術に関する。
【０００２】
【従来の技術】
従来のＭＯＳ型イメージセンサは、フローティングディフュージョン部（以下、ＦＤ部と略称する）を縮小化して感度向上を図るためと、フォトダイオード部（以下、ＰＤ部と略称する）の表面をＰ型半導体で覆い白キズ対策を図るために、フローティング・ディフュージョン・アンプリファー（以下、ＦＤＡと略称する）方式の画素構造を採用してきた。
【０００３】
【発明が解決しようとする課題】
この方式は、ＰＤ部に蓄積された電荷を一旦ＦＤ部に読み出す読出しトランジスタと、光電変換セルごとに設けられた画素アンプと、ＦＤ部の電位をリセットするリセットトランジスタと、垂直走査を行う行選択トランジスタとで構成され、１つの光電変換セルに合計４つのトランジスタが必要となり、セルに占めるトランジスタ部分のサイズが大きくなり、ＰＤ部の面積の確保や一つの光電変換セルサイズの微細化が困難であるという問題を抱えている。
【０００４】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、ＦＤＡ方式で一般的に使用される前記４つのトランジスタのうち、行選択トランジスタをなくすことによって、１つの光電変換セルを３つのトランジスタのみで構成できるようにするとともに、リセットトランジスタのゲート電圧印加線を、光電変換セル領域を遮光する遮光層と兼用させることもできるため、ＰＤ部の面積確保や光電変換セルサイズの微細化を容易に実現できる固体撮像装置およびその駆動方法を提供することにある。
【０００５】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る固体撮像装置の第１の駆動方法は、光電変換素子（ＰＤ部）と、光電変換素子に対応するフローティングディフュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アンプと、光電変換素子で光電変換された電荷信号をＦＤ部に読み出す読出しトランジスタと、ＦＤ部の電荷信号をリセット信号によりリセットするリセットトランジスタと、リセットトランジスタを介してＦＤ部へ「Ｌｏｗ」レベルおよび「Ｈｉｇｈ」レベルのパルス電圧を供給するためのドレイン線とを有する光電変換セルが複数個半導体基板上で行列状に配置され、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタを有し、リセットトランジスタのリセット信号の印加線が全ての光電変換セルに共通接続された固体撮像装置を駆動する方法であって、選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏｗ」レベルにする工程と、全ての光電変換セルのリセットトランジスタと各列の出力信号線につながったロードトランジスタをオンし、次に全ての光電変換セルのリセットトランジスタとロードトランジスタをオフして、選択行の光電変換セル内のＦＤ部の電位を信号のない基準レベルとして画素アンプで検出する工程と、ロードトランジスタと読出しトランジスタをオンし、次にロードトランジスタと読出しトランジスタをオフして、選択行の光電変換セル内のＦＤ部の電位を蓄積信号レベルとして画素アンプで検出する工程と、選択行のドレイン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした後、全ての光電変換セルのリセットトランジスタをオン／オフして、選択行を非選択にする工程とを含むことを特徴とする。
【０００６】
この構成によれば、１つの光電変換セル内のトランジスタを、画素アンプと、読出しトランジスタと、リセットトランジスタの３つのみで構成し、リセットトランジスタのゲート電圧印加線を、光電変換セル領域を遮光する遮光層と兼用させ、ドレイン線にパルス信号（ＶＤＤＣＥＬ）を与えて、その「Ｈｉｇｈ」レベル時と「Ｌｏｗ」レベル時のそれぞれで、全ての光電変換セルのリセットトランジスタをオン／オフすることで、垂直走査機能を実現することができ、従来では光電変換セルに必要であった行選択トランジスタが不要となり、ＰＤ部の面積確保や光電変換セルサイズの微細化を実現することが可能になる。
【００１０】
さらに、基準レベルの検出は、リセットトランジスタとロードトランジスタが共にオフのときに行われ、この時、ロードトランジスタがオフすると、信号線内の電子が、基準レベルのＦＤ部の電位がかかった、画素内アンプゲートの下を通ってＶＤＤ電源に流れ、安定したリセットゲート下の電位になり、安定した信号線電位を実現することができる。また、信号レベルの検出は、読出しトランジスタとロードトランジスタが共にオフのときに行われ、この時、ロードトランジスタがオフすると、信号線内の電子が、信号レベルのＦＤ部の電位がかかった、画素内アンプゲートの下を通ってＶＤＤ電源に流れ、安定したリセットゲート下の電位になり、安定した信号線電位を実現することができる。
【００１１】
本発明に係る固体撮像装置の第２の駆動方法は、光電変換素子（ＰＤ部）と、光電変換素子に対応するフローティングディフュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アンプと、光電変換素子で光電変換された電荷信号をＦＤ部に読み出す読出しトランジスタと、ＦＤ部の電荷信号をリセット信号によりリセットするリセットトランジスタと、リセットトランジスタを介してＦＤ部へ「Ｌｏｗ」レベルおよび「Ｈｉｇｈ」レベルのパルス電圧を供給するためのドレイン線とを有する光電変換セルが複数個半導体基板上で行列状に配置され、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタを有し、リセットトランジスタのリセット信号の印加線が全ての光電変換セルに共通接続された固体撮像装置を駆動する方法であって、選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏｗ」レベルにし、全ての光電変換セルのリセットトランジスタと各列の出力信号線につながったロードトランジスタをオンし、先に全ての光電変換セルのリセットトランジスタをオフした後にロードトランジスタをオフして、選択行の光電変換セル内のＦＤ部の電位を信号のない基準レベルとして画素アンプで検出し、ロードトランジスタと読出しトランジスタをオンし、次に読み出しトランジスタをオフした後にロードトランジスタをオフして、選択行の光電変換セル内のＦＤ部の電位を蓄積信号レベルとして画素アンプで検出し、次に、選択行のドレイン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした後、全ての光電変換セルのリセットトランジスタをオン／オフして、選択行を非選択にすることを特徴とする。
【００１２】
この構成によれば、第１の固体撮像装置の駆動方法による利点に加えて、第２の固体撮像装置の駆動方法に比較して、基準レベルを検出する際に、リセットトランジスタをロードトランジスタよりも早くオフにすることで、ＦＤ部の基準レベルを早く安定にさせるため、信号線の電位が更に安定化する。
【００１５】
本発明に係る固体撮像装置の第３の駆動方法は、光電変換素子（ＰＤ部）と、光電変換素子に対応するフローティングディフュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素アンプと、光電変換素子で光電変換された電荷信号をＦＤ部に読み出す読出しトランジスタと、ＦＤ部の電荷信号をリセット信号によりリセットするリセットトランジスタと、リセットトランジスタを介してＦＤ部へ「Ｌｏｗ」レベルおよび「Ｈｉｇｈ」レベルのパルス電圧を供給するためのドレイン線とを有する光電変換セルが複数個半導体基板上で行列状に配置され、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタを有し、リセットトランジスタのリセット信号の印加線が全ての光電変換セルに共通接続された固体撮像装置を駆動する方法であって、選択行のドレイン線および非選択行のドレイン線を「Ｈｉｇｈ」レベルにし、各列の出力信号線につながったロードトランジスタのゲート電圧を「Ｌｏｗ」レベルに設定し、全ての光電変換セルのリセットトランジスタをオン／オフした後、読出しトランジスタをオン／オフして、全ての光電変換セルで生成された電荷信号を初期化することで光電変換素子に蓄積された不要電荷の掃き出しを行うことを特徴とする。
【００１６】
この構成によれば、画素アンプは電位検出することなく、光電変換素子のみリセット状態にすることができ、電子シャッター機能を実現することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。なお、以下の実施形態では、固体撮像装置としてＭＯＳ型イメージセンサを例に説明する。
【００１８】
（第１の実施形態）
まず、本発明の第１の実施形態について、図１から図３を参照して説明する。
【００１９】
図１は、本発明の第１の実施形態に係るＭＯＳ型イメージセンサにおける光電変換セルの回路構成図である。なお、図１の光電変換セルの構成は、後述する他の実施形態においても同様である。
【００２０】
図１において、１は光電変換を行なうＰＤ部、２は光電変換後の電荷を蓄積するＦＤ部、３はＦＤ部２に電荷読出しを行う読出しトランジスタ、４はＦＤ部２の電位をドレイン線信号ＶＤＤＣＥＬの電位に初期化するリセットトランジスタ、５はＦＤ部２の電荷検出を行う画素アンプ、６は画素アンプ５と共にソースフォロワアンプを形成するためのロードトランジスタ、７はドレイン線、８は読出しトランジスタ３に読み出し信号ＲＥＡＤを印加する読み出しパルス線、９はＦＤ部２の電位をドレイン電圧信号ＶＤＤＣＥＬの電位に初期化するリセット信号ＲＥＳＴが印加されるリセットパルス線、１０は画素アンプ５で検出された画素信号ＶＯを伝達する出力信号線、１１はロードトランジスタ６のゲートにロードゲート信号ＬＧＣＥＬを印加するロードゲート線、１２はロードトランジスタ６のソースにソース電圧信号ＳＣＥＬを印加するソース線である。
【００２１】
図２は、図１の光電変換セルをアレイ状に配置したＭＯＳ型イメージセンサの全体回路構成図で、図３はその駆動方法を示す動作タイミング図である。
【００２２】
図２において、３１はタイミング発生回路、３２はノイズキャンセル回路、３３は水平ライン走査回路、３４は出力アンプ、３５はマルチプレクサ、３６は垂直ライン走査回路である。タイミング発生回路３１は、ロードゲート信号ＬＧＣＥＬ、ソース電圧信号ＳＣＥＬ、リセット信号ＲＥＳＥＴ、サンプルホールドパルスＳＨＮＣを生成するとともに、ドレイン電圧信号ＶＤＤＣＥＬ、読み出し信号ＲＥＡＤの生成タイミングを制御する。
【００２３】
以下、図２および図３を用いて、本実施形態によるＭＯＳ型イメージセンサの動作について詳細に説明する。なお、図３の動作タイミングは、水平ブランキング期間内で一連の動作を完結させるものである。
【００２４】
まず、ロードゲート線１１にロードゲート信号ＬＧＣＥＬとして、画素アンプ５が動作する所定の一定電圧Ｖｃｌｇを印加する。次に、選択対象行のドレイン電圧信号ＶＤＤＣＥＬを「Ｈｉｇｈ」レベルにした後、全ての光電変換セルに共通するリセット信号ＲＥＳＥＴを活性化して、ＦＤ部２の電位をドレイン電圧信号ＶＤＤＣＥＬの電位に初期化する。このとき、ＦＤ部２の電位をリセットレベルＶｒとして画素アンプで検出し、出力信号線１０を介して、このリセットレベルＶｒをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯのリセットレベルクランプを行なう（図３の期間Ｔｒ）。
【００２５】
次に、全ての光電変換セルに共通するリセット信号ＲＥＳＥＴを非活性化した後、選択行の読み出し信号ＲＥＡＤを活性化してＦＤ部２にＰＤ部１の蓄積電荷を読み出し、画素アンプ５で蓄積信号レベルＶｓを検出し、出力信号線１０を介して、この蓄積信号レベルＶｓをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯのサンプルホールドを行なう（図３の期間Ｔｓ）。以上の動作により、画素アンプ５の閾値ばらつきやノイズ成分を除去した画素信号ＶＯを検出することができる。
【００２６】
続いて、選択行のドレイン電圧信号ＶＤＤＣＥＬを「Ｌｏｗ」レベルにして、全ての光電変換セルに共通するリセット信号ＲＥＳＥＴを活性化すると、ＦＤ部２の電位は、ドレイン電圧信号ＶＤＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）になり、画素アンプ５は動作しなくなる。以降、垂直ライン走査回路３６によって、再び該選択行のドレイン電圧信号ＶＤＤＣＥＬと読み出し信号ＲＥＡＤが活性化されるまで、該画素アンプ５は動作しないため、非選択状態となる。
【００２７】
すなわち、ドレイン電圧信号ＶＤＤＣＥＬ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴのタイミングによって、３つのトランジスタ３、４、５だけで、光電変換セルの蓄積信号読み出し、蓄積信号リセット、および垂直走査が行えることになり、従来では必要であった行選択トランジスタが不要になるとともに、リセット信号ＲＥＳＥＴが印加されるリセット線９を遮光層と兼用できるため、光電変換セル内のＰＤ部１のサイズが大きくとれ、セルサイズの微細化に有利になる。
【００２８】
（第２の実施形態）
次に、本発明の第２の実施形態について、図２および図４を参照して説明する。
【００２９】
図４は、本発明の第２の実施形態に係るＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図である。以下、図２および図４を用いて、本実施形態によるＭＯＳ型イメージセンサの動作について詳細に説明する。なお、図４の動作タイミングは、水平ブランキング期間内で一連の動作を完結させるものである。
【００３０】
まず、選択対象行のドレイン電圧信号ＶＤＤＣＥＬを「Ｈｉｇｈ」レベルにした後、各列のロードトランジスタ６に共通するロードゲート信号ＬＧＣＥＬと、全ての光電変換セルに共通するリセット信号ＲＥＳＥＴとを活性化して、ＦＤ部２の電位をドレイン電圧信号ＶＤＤＣＥＬの電位に初期化する。次に、リセット信号ＲＥＳＥＴを非活性化した後、マージン期間Ｔｍを設けて、ロードゲート信号ＬＧＣＥＬを非活性化し、この直後に、画素アンプ５で信号のない基準レベルＶｒを検出し、出力信号線１０を介して、この基準レベルＶｒをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯの基準レベルクランプを行なう（図４の期間Ｔｒ）。
【００３１】
次に、ロードゲート信号ＬＧＣＥＬと選択行の読み出し信号ＲＥＡＤを活性化して、ＦＤ部２にＰＤ部１の蓄積電荷を読み出した後、読み出し信号ＲＥＡＤを非活性化した後、マージン期間Ｔｍを設けて、ロードゲート信号ＬＧＣＥＬを非活性化し、この直後に、画素アンプ５で蓄積信号レベルＶｓを検出し、出力信号線１０を介して、この蓄積信号レベルＶｓをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯのサンプルホールドを行なう（図４の期間Ｔｓ）。
【００３２】
上記のように、リセット信号ＲＥＳＥＴをロードゲート信号ＬＧＣＥＬよりも早く非活性化することで、ＦＤ部２の基準レベルＶｒが早く安定化する。また、読み出し信号ＲＥＡＤをロードゲート信号ＬＧＣＥＬよりも早く非活性化することで、ＰＤ部１から読み出した蓄積信号レベルが早く安定化する。これにより、安定した信号検出が可能になる。
【００３３】
続いて、選択行のドレイン電圧信号ＶＤＤＣＥＬを「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活性化にすると、ＦＤ部２の電位は、ドレイン電圧信号ＶＤＤＣＥＬの「Ｌｏｗ」レベル（この場合ＧＮＤ）になり、画素アンプ５は動作しなくなる。以降、垂直ライン走査回路３６によって、再び該選択行のドレイン電圧信号ＶＤＤＣＥＬと読み出し信号ＲＥＡＤが活性化されるまで、該画素アンプ５は動作しないため、非選択状態となる。
【００３４】
すなわち、ドレイン電圧信号ＶＤＤＣＥＬ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴのタイミングによって、３つのトランジスタ３、４、５だけで、光電変換セルの蓄積信号読み出し、蓄積信号リセット、および垂直走査が行えることになり、従来では必要であった行選択トランジスタが不要になるとともに、リセット信号ＲＥＳＥＴが印加されるリセット線９を遮光層と兼用できるため、光電変換セル内のＰＤ部１のサイズが大きくとれ、セルサイズの微細化に有利になる。
【００３５】
（第３の実施形態）
次に、本発明の第３の実施形態について、図５および図６を参照して説明する。
【００３６】
図５は、本発明の第３の実施形態に係るＭＯＳ型イメージセンサの全体回路構成図であり、図６は、その駆動方法を示す動作タイミング図である。
【００３７】
図５に示す本実施形態が第１および第２の実施形態と異なる点は、図２の構成に加えて、電子シャッター走査回路３７を設けた点にあり、電子シャッター走査回路３７から、ＦＤ部２の電位をドレイン電圧信号ＶＤＤＣＥＬの電位に初期化するために、電子シャッター時リセット信号ＥＲＥＳＥＴが、またＰＤ部１からＦＤ部２への蓄積信号読出し用に、電子シャッター時読み出し信号ＥＲＥＡＤが出力される。
【００３８】
図７に示す動作タイミングは、図４の動作タイミングに電子シャッター動作を組み込んだ例を示し、ロードゲート信号ＬＧＣＥＬのタイミングに特徴を持たせている。すなわち、蓄積信号を検出する場合は、ロードゲート信号ＬＧＣＥＬとしてパルス信号あるいは所定の一定電圧をロードトランジスタ６のゲートに印加して画素アンプ５を動作させ、蓄積信号を出力せずに蓄積信号の初期化のみ行う場合は、ロードゲート信号ＬＧＣＥＬをＧＮＤ状態にして、画素アンプ５を動作させないようにしている。この初期化のみ行う動作により、電子シャッター動作を実現するものである。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、ＦＤＡ方式であるにもかかわらず、１つの光電変換セルを３つのトランジスタだけで構成することができ、開口率の向上およびセルサイズの微細化を実現することが可能となる。
【図面の簡単な説明】
【図１】  光電変換セルの回路構成図
【図２】  本発明の第１および第２の実施形態に係るＭＯＳ型イメージセンサの全体回路構成図
【図３】  本発明の第１の実施形態に係るＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図
【図４】  本発明の第２の実施形態に係るＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図
【図５】  本発明の第３の実施形態に係るＭＯＳ型イメージセンサの全体回路構成図
【図６】  図５のＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図
【符号の説明】
１  フォトダイオード部（ＰＤ部）、
２  フローティングディフュージョン部（ＦＤ部）
３  読出しトランジスタ
４  リセットトランジスタ
５  画素アンプ
６  ロードトランジスタ
７  ドレイン線
８  読み出しパルス線
９  リセットパルス線
１０  出力信号線
１１  ロードゲート線
１２  ソース線
３１  タイミング発生回路
３２  ノイズキャンセル回路
３３  水平ライン走査回路
３４  出力アンプ
３５  マルチプレクサ
３６  垂直ライン走査回路
３７  電子シャッター走査回路
【図１】
0003782327.tif 000002
【図２】
0003782327.tif 000003
【図３】
0003782327.tif 000004
【図４】
0003782327.tif 000005
【図５】
0003782327.tif 000006
【図６】
0003782327.tif 000007