(57)【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板上に順次配置されインクを吐出するノズルを有する複数のインク吐出機構と、これら複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割されたものを所定の駆動用タイミング信号を基準にして同時並列的に分割駆動し各ノズルからインクを吐出させる駆動回路と、を有する複数個のヘッドチップを備えたプリンタヘッドであって、
上記各ヘッドチップの駆動回路は、上記グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成するフェーズカウンタを有するフェーズ発生回路と、該グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送するシリアル・パラレル変換回路とを備え、
上記フェーズ発生回路のフェーズカウンタにより上記複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、
上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチするようにしたことを特徴とするプリンタヘッド。
【請求項２】
上記フェーズ発生回路は、上記フェーズカウンタからのフェーズ信号を入力して復号化し、上記複数のインク吐出機構へ送出するデコーダを含み、
上記シリアル・パラレル変換回路は、上記各ヘッドチップに入力された上記駆動データとデータ転送クロックの信号とにより、上記駆動データをパラレル変換しシリアル転送するものである、
ことを特徴とする請求項１記載のプリンタヘッド。
【請求項３】
上記デコーダは、複数のインク吐出機構の各ノズルに対し１対１で設けられていることを特徴とする請求項２記載のプリンタヘッド。
【請求項４】
半導体基板と、この半導体基板上に順次配置されインクを吐出するノズルを有する複数のインク吐出機構と、これら複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割されたものを所定の駆動用タイミング信号を基準にして同時並列的に分割駆動し各ノズルからインクを吐出させる駆動回路と、を有する複数個のヘッドチップを備えたプリンタヘッドを具備し、
上記インク吐出機構のノズルから記録媒体上にインクドットを吹付けて画像形成を行うプリンタであって、
上記各ヘッドチップの駆動回路は、上記グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成するフェーズカウンタを有するフェーズ発生回路と、該グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送するシリアル・パラレル変換回路とを備え、
上記フェーズ発生回路のフェーズカウンタにより上記複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、
上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチするようにしたことを特徴とするプリンタ。
【請求項５】
上記フェーズ発生回路は、上記フェーズカウンタからのフェーズ信号を入力して復号化し、上記複数のインク吐出機構へ送出するデコーダを含み、
上記シリアル・パラレル変換回路は、上記各ヘッドチップに入力された上記駆動データとデータ転送クロックの信号とにより、上記駆動データをパラレル変換しシリアル転送するものである、
ことを特徴とする請求項４記載のプリンタ。
【請求項６】
上記デコーダは、複数のインク吐出機構の各ノズルに対し１対１で設けられていることを特徴とする請求項５記載のプリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ノズルから記録媒体上に画像形成のためのインクを吐出するプリンタヘッド及びプリンタに関し、詳しくは、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動する制御において制御信号線を削減しようとするプリンタヘッド及びプリンタに係るものである。
【０００２】
【従来の技術】
従来の例えばインクジェット方式のプリンタにおいては、記録媒体としての用紙を一定方向に送りながら、この用紙送り方向と略直交する方向に順次配置したインク吐出機構のノズルより選択的にインクを吐出させ、用紙にインクドットを吹付けて所望の画像を形成し、文字等を印刷するようになっていた。
【０００３】
そして、上記プリンタのプリンタヘッドは、半導体基板と、この半導体基板上に順次配置されインクを吐出するノズルを有する複数のインク吐出機構と、これら複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割されたものを所定の駆動用タイミング信号を基準にして同時並列的に分割駆動し各ノズルからインクを吐出させる駆動回路と、を有するヘッドチップを備えて構成されていた。
【０００４】
このようなプリンタヘッドのヘッドチップの分割駆動は、マトリクス駆動と呼ばれる制御方式で制御されていた。この方式では、一つのヘッドチップが有する全ノズルを所定個数ずつグループ化して複数ブロックに分割し、この分割されたブロック毎に同時並列的に分割駆動して、各ノズルからインクを吐出させる。この場合は、全ノズル数を、グループ化された所定個数のノズルで割った数の駆動データ線が必要となると共に、各ブロック内の所定個数のノズルと同数のフェーズ信号の信号線が必要となるものであった。このようなマトリクス駆動については、例えば米国特許第5,604,519号明細書に記載されたものがある。
【０００５】
また、米国特許第5,006,864号明細書には、各ブロック内の所定個数のノズルに送るフェーズ信号をシリアル・パラレル変換して転送する方式のものが記載されている。
【０００６】
【発明が解決しようとする課題】
しかし、このような従来のプリンタヘッドのヘッドチップの分割駆動においては、第１の従来例のマトリクス駆動と呼ばれる方式では、例えば１ヘッドチップで３３６個のノズルを有し、６４個ずつグループ化して複数ブロックに分割した場合、駆動データ線の数は、３３６÷６４＝５．２５から最低６本となる。そして、フェーズ信号の信号線は６４本であるから、分割駆動の制御信号線の数は、１ヘッドチップで合計７０本となるものであった。したがって、個々のヘッドチップ内部の制御信号線の数が多くなり、ヘッドチップ内部の配線やボンディングが難しく、またチップが大形化するものであった。
【０００７】
これが、複数のヘッドチップから構成されるラインヘッドプリンタのプリンタヘッドの場合は、例えば６４個のヘッドチップを有するとすると、駆動データ線の数が６×６４＝３８４本となり、フェーズ信号の信号線は６４本であるから、分割駆動の制御信号線の数は、全体で４４８本となるものであった。したがって、複数のヘッドチップから構成されるプリンタヘッド全体に対する制御信号線の数が増大し、プリンタヘッドにおける配線スペースが多くなり、またプリンタヘッド自体も大形化するものであった。
【０００８】
さらに、第２の従来例のフェーズ信号をシリアル・パラレル変換して転送する方式のものでは、各グループ内の所定個数のノズルと同数のフェーズ信号の信号線が必要となり、複数ブロックに分割する際の所定個数のノズル数が増えた場合には、個々のヘッドチップ内部の制御信号線の数が多くなり、ヘッドチップ内部の配線やボンディングが難しく、またチップが大形化するものであった。
【０００９】
そこで、本発明は、このような問題点に対処し、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動する制御において制御信号線を削減しようとするプリンタヘッド及びプリンタを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明によるプリンタヘッドは、半導体基板と、この半導体基板上に順次配置されインクを吐出するノズルを有する複数のインク吐出機構と、これら複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割されたものを所定の駆動用タイミング信号を基準にして同時並列的に分割駆動し各ノズルからインクを吐出させる駆動回路と、を有する複数個のヘッドチップを備えたプリンタヘッドであって、上記各ヘッドチップの駆動回路は、上記グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成するフェーズカウンタを有するフェーズ発生回路と、該グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送するシリアル・パラレル変換回路とを備え、上記フェーズ発生回路のフェーズカウンタにより上記複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチするようにしたものである。
【００１３】
このような構成により、各ヘッドチップの駆動回路に備えられたフェーズ発生回路により、グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成し、シリアル・パラレル変換回路により、上記グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送し、上記フェーズ発生回路のフェーズカウンタにより複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチする。これにより、複数個のヘッドチップを備えたプリンタヘッドにおいて、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動することができ、複数個のヘッドチップに送るデータ線を整数分の一とすることができる。
【００１４】
そして、上記フェーズ発生回路は、上記フェーズカウンタからのフェーズ信号を入力して復号化し、上記複数のインク吐出機構へ送出するデコーダを含み、上記シリアル・パラレル変換回路は、上記各ヘッドチップに入力された上記駆動データとデータ転送クロックの信号とにより、上記駆動データをパラレル変換しシリアル転送するものとしたものである。これにより、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動する制御において、制御信号線を削減する。
【００１５】
また、上記デコーダは、複数のインク吐出機構の各ノズルに対し１対１で設けられているものである。これにより、グループ化して複数ブロックに分割されたインク吐出機構の数が多くなっても、上記デコーダに接続する信号線はフェーズカウンタからの出力信号の数だけに削減できる。
【００１８】
また、本発明によるプリンタは、半導体基板と、この半導体基板上に順次配置されインクを吐出するノズルを有する複数のインク吐出機構と、これら複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割されたものを所定の駆動用タイミング信号を基準にして同時並列的に分割駆動し各ノズルからインクを吐出させる駆動回路と、を有する複数個のヘッドチップを備えたプリンタヘッドを具備し、上記インク吐出機構のノズルから記録媒体上にインクドットを吹付けて画像形成を行うプリンタであって、上記各ヘッドチップの駆動回路は、上記グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成するフェーズカウンタを有するフェーズ発生回路と、該グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送するシリアル・パラレル変換回路とを備え、上記フェーズ発生回路のフェーズカウンタにより上記複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチするようにしたものである。
【００１９】
このような構成により、各ヘッドチップの駆動回路に備えられたフェーズ発生回路により、グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成し、シリアル・パラレル変換回路により、上記グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送し、上記フェーズ発生回路のフェーズカウンタにより複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチする。これにより、複数個のヘッドチップを備えたプリンタヘッドを具備するプリンタにおいて、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動することができ、複数個のヘッドチップに送るデータ線を整数分の一とすることができる。
【００２０】
そして、上記フェーズ発生回路は、上記フェーズカウンタからのフェーズ信号を入力して復号化し、上記複数のインク吐出機構へ送出するデコーダを含み、上記シリアル・パラレル変換回路は、上記各ヘッドチップに入力された上記駆動データとデータ転送クロックの信号とにより、上記駆動データをパラレル変換しシリアル転送するものとしたものである。これにより、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動する制御において、制御信号線を削減する。
【００２１】
また、上記デコーダは、複数のインク吐出機構の各ノズルに対し１対１で設けられているものである。これにより、グループ化して複数ブロックに分割されたインク吐出機構の数が多くなっても、上記デコーダに接続する信号線はフェーズカウンタからの出力信号の数だけに削減できる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
図１は本発明によるプリンタの実施の形態を示す斜視説明図である。このプリンタ１は、例えばノズルから記録媒体上に画像形成のためのインクを吐出するインクジェット方式のラインヘッドプリンタであり、全体が直方体形状の筐体２内に収納されており、用紙３を収納した用紙トレイ４をこの筐体２の正面に形成されたトレイ出入口より装着することにより、上記用紙３を給紙できるようになっている。
【００２３】
上記用紙トレイ４が上述のトレイ出入口よりプリンタ１に装着されると、所定の機構により用紙３が給紙ローラー５に押し当てられ、この給紙ローラー５の回転により、上記用紙３が、矢印Ａに示すように用紙トレイ４より背面側に向かって送り出されるようになっている。この用紙３が送り出される側には、反転ローラー６が配置されており、この反転ローラー６の回転により、用紙３の送り方向が、矢印Ｂに示すように正面方向に切り換えられる。
【００２４】
このようにして用紙送り方向が切り換えられた用紙３は、用紙トレイ４の上方を横切るように拍車ローラー７等により搬送され、正面側に配置された用紙の排出口より矢印Ｃに示すように排出される。
【００２５】
上記拍車ローラー７から用紙の排出口までの間に、ヘッドカートリッジ１０が、矢印Ｄに示すように装着されて、交換可能に配置される。このヘッドカートリッジ１０は、それぞれイエロー、マゼンタ、シアン、黒色のラインヘッドを並べて成るプリンタヘッド１１が箱形形状のホルダー１２の下面側に配置され、このホルダー１２に順次イエロー、マゼンタ、シアン、黒色のインクカートリッジＹ，Ｍ，Ｃ，Ｋを配置して構成されている。これにより、プリンタ１は、これら各色のインク液滴を対応するラインヘッドより用紙３に吹付けて画像等を印刷できるようになっている。
【００２６】
上記プリンタヘッド１１は、図２に示すように、例えば炭素系樹脂によるシート材にノズル等を形成してオリフィスプレート１３が作成され、このオリフィスプレート１３が図示省略のフレームに保持され、同様の炭素系樹脂による所定形状のドライフィルム１４が上記オリフィスプレート１３上に配置され、その後複数のヘッドチップ１５が順次配置される。このヘッドチップ１５がイエローＹ、マゼンタＭ、シアンＣ、黒色Ｋの印刷に対応するように、それぞれ図１に示す用紙３を横切る方向に４列に配置されて、例えば合計６４個のヘッドチップ１５を備えたラインヘッドが構成される。
【００２７】
その後、上記ヘッドチップ１５側の面に凹凸の加工が施され、かつ図１に示すインクカートリッジＹ，Ｍ，Ｃ，Ｋとの間でインクの流路が形成された金属板材１６が配置された後、各ヘッドチップ１５が接続されてプリンタヘッド１１が構成される。
【００２８】
図３は、このようにしてプリンタヘッド１１に組み立てられるヘッドチップ１５を周辺構成と共に示す断面説明図である。ヘッドチップ１５は、集積回路技術によりシリコン基板（半導体基板）１７を加工して形成され、このシリコン基板１７上に、インクを加熱するヒーター１８が順次並んで配置され、またこれらヒーター１８を駆動する駆動回路１９が形成されている。
【００２９】
上記各ヒーター１８の上方に、断面円形に開口されたノズル２０が位置するようにオリフィスプレート１３が保持され、またドライフィルム１４により各ヒーター１８の隔壁等が形成され、これにより各ヒーター１８の部位にそれぞれインク液室２１が形成されて、上記オリフィスプレート１３に形成されたノズル２０からサーマルインクジェット方式でインク液滴が吐出されるようになる。
【００３０】
このようなヘッドチップ１５においては、上記ヒーター１８がシリコン基板１７の一側辺部近傍に配置され、ドライフィルム１４は、上記ヒーター１８が配置された一側辺部側においてインク液室２１が露出するように櫛の歯状に隔壁が作成されている。このインク液室２１が露出する側よりインクカートリッジＹ，Ｍ，Ｃ，Ｋ（図１参照）のインクを導くように、金属板材１６及びドライフィルム１４によりインク流路２２が形成される。これにより、ヘッドチップ１５の長手方向の一側辺部側より各ヒーター１８のインク液室２１にインクを導くようになっている。
【００３１】
なお、上記ヘッドチップ１５は、ヒーター１８を配置した一側辺部側とは反対側にパッド２３が形成され、このパッド２３にフレキシブル配線基板２４を接続して駆動されるようになっている。これらにより、このプリンタヘッド１１は、インク液滴を飛び出させるインク吐出機構が、ヒーター１８とインク液室２１とノズル２０とにより構成され、このインク吐出機構の一部であるヒーター１８を順次配列してヘッドチップ１５が構成されている。
【００３２】
図４は、図２及び図３に示すプリンタヘッド１１の駆動回路１９を示すブロック図である。この駆動回路１９は、図３に示すヘッドチップ１５において、シリコン基板１７上に順次配置されインクを吐出するノズル２０を有する複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割されたものを、所定の駆動用タイミング信号を基準にして同時並列的に分割駆動し、各ノズル２０からインクを吐出させるものである。
【００３３】
まず、図４において、１個のヘッドチップ１５が例えば３３６個のノズル２０を有しているとすると、ヒーター１８がH1からH336までの３３６個あり、これを駆動するための駆動トランジスタ（例えば電界効果型トランジスタから成る）がT1からT336までの３３６個ある。そして、これらを分割駆動するために、６４個ずつグループ化して複数ブロックに分割されている。この場合は、３３６個を６４では割り切れないので、第１のブロックＢＬ１と、第７のブロックＢＬ７とは８個ずつとし、第２のブロックＢＬ２〜第６のブロックＢＬ６は６４個ずつとして、全部で７ブロックに分割している。
【００３４】
そして、図４に示す駆動回路１９は、フェーズ発生回路（３０，３１）と、シリアル・パラレル変換回路３２とを備えている。上記フェーズ発生回路は、前記グループ化されたインク吐出機構を分割駆動するためのフェーズ信号を生成するもので、フェーズカウンタ３０と、デコーダ３１とを含んで成る。
【００３５】
フェーズカウンタ３０は、上記７ブロックに分割されたヒーターH1~H336及び駆動トランジスタT1~T336の分割駆動のためのフェーズリセット信号P-RSTとフェーズクロックP-CKの信号とを入力してフェーズ信号を生成するもので、１ブロック６４個に対応して６ビットのカウンタから成り、フェーズリセット信号P-RSTの入力によりカウンタ値がゼロとなり、フェーズクロックP-CKのクロックが入力する毎に１ずつカウントアップして、６本のフェーズ信号を出力するようになっている。
【００３６】
そして、デコーダ３１は、上記フェーズカウンタ３０からのフェーズ信号を入力して復号化するもので、複数のインク吐出機構の各ノズル２０、即ちヒーターH1〜H336及び駆動トランジスタT1〜T336に対し１対１で設けられ、符号３１ａ〜３１ｎに示すように例えば３３６個設けられている。
【００３７】
また、上記シリアル・パラレル変換回路３２は、前記グループ化されたインク吐出機構、即ちヒーターH1~H336及び駆動トランジスタT1~T336を分割駆動するためのデータをパラレル変換してシリアル転送するもので、分割駆動のための駆動データDAとデータ転送クロックD-CKの信号とを入力してデータをパラレル変換しシリアル転送するようになっており、例えば直列接続と並列接続のＤフリップフロップを組み合わせて成る。この場合、上記フェーズカウンタ３０におけるフェーズの進み方と、シリアル・パラレル変換回路３２における駆動データDAのラッチタイミングとは同期するので、そのデータラッチ信号は、フェーズカウンタ３０からのラッチイネーブル信号を入力してシリアル・パラレル変換回路３２の内部で発生させている。そして、図４の実施形態では、インク吐出機構が７ブロックに分割されているので、このシリアル・パラレル変換回路３２からのパラレル出力は、７ビットとなる。
【００３８】
そして、上記デコーダ３１ａ〜３１ｎで復号化されたフェーズ信号は、各駆動トランジスタT1〜T336に接続されたアンド回路３３ａ〜３３ｎを介して、ヒーターH1〜H336に送られるようになっている。
【００３９】
この場合の上記駆動トランジスタT1〜T336及びヒーターH1〜H336に送られる駆動信号について、図５を参照して説明する。まず、シリアル・パラレル変換回路３２からシリアル転送された駆動データDAが「Ｈ（ハイ）」ならセレクタ３４で「EN-ON（イネーブルオン）」を選択し、「Ｌ（ロー）」なら「EN-OFF（イネーブルオフ）」を選択して、アンド回路３３へ送る。また、デコーダ３１で復号化された６４フェーズのうち１フェーズだけアクティブにした「フェーズ信号」をアンド回路３３へ送る。この「フェーズ信号」と、「EN-ON又はEN-OFFの信号」と、「XEN（チップセレクト）信号」との正論理を上記アンド回路３３でとって、総てが「Ｈ」のときだけ、該当の駆動トランジスタT1〜T336がオンとなり、それに接続されたヒーターH1〜H336に通電される。そして、ノズル２０からインクが吐出される。
【００４０】
このようにして、各フェーズ毎に、そのフェーズで駆動されるデータを駆動トランジスタT1〜T336及びヒーターH1〜H336に転送して、全ノズル２０が駆動され、記録媒体上にインクドットを吹付けて画像形成が行われる。なお、図４において、ヘッドチップ１５の端子部に付された符号VHはヒーター駆動電源を示し、符号GNDは接地端子を示している。
【００４１】
このような駆動回路１９の構成により、各ブロックのインク吐出機構を分割駆動するためのフェーズ信号を生成するフェーズカウンタ３０に入力する信号は、フェーズリセット信号P-RSTとフェーズクロックP-CKの２本の信号線だけでよい。この点、従来は前述のように１ブロック内のノズル数分、即ち６４本のフェーズ信号線が必要であった。また、グループ化して複数ブロックに分割されたインク吐出機構を分割駆動するためのデータを転送するシリアル・パラレル変換回路３２に入力する信号は、駆動データDAとデータ転送クロックD-CKの２本の信号線だけでよい。この点、従来は前述のように全ノズルを複数ブロックに分割したそのブロック数分、即ち６〜７本のデータ線が必要であった。
したがって、各ブロックのインク吐出機構を分割駆動するための信号線は、例えば従来の７０本から本発明では４本に大幅に削減することができる。
【００４２】
また、図４に示すヘッドチップ１５内において、複数のインク吐出機構の各ノズル、即ちヒーターH1〜H336及び駆動トランジスタT1〜T336毎にデコーダ３１ａ〜３１ｎを１対１で備え、フェーズカウンタ３０から出力されるフェーズ信号を上記各デコーダ３１ａ〜３１ｎで復号化しているので、上記フェーズカウンタ３０から各デコーダ３１に送る分割駆動のフェーズ信号は、１ブロック内のノズル数分（６４個）、例えば６ビット出力となり、６本のフェーズ信号でよい。したがって、従来は１ブロックに対して６４本の信号線が必要であったが、図４に示す実施形態では例えば６本の信号線に削減することができる。このことから、ヘッドチップ内の配線レイアウトが容易となると共に、該ヘッドチップを小形化することができる。
【００４３】
図６は、本発明によるプリンタヘッド１１の他の実施形態を示す概略説明図である。この実施形態は、例えば６４個のヘッドチップ１５を有するラインヘッドにおいて、インク吐出機構を分割駆動するための駆動データを各ヘッドチップ１５に送るデータ線を、所定の複数個のヘッドチップ１５毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップ１５を認識するデータを付加して多重伝送し、上記各ヘッドチップ１５は、自己が認識する駆動データをラッチするようにしたものである。
【００４４】
即ち、図６に示すように、全体で６４個のヘッドチップ１５1〜１５64があるとし、これらを例えば２個ずつを一組として、第１のヘッドチップ１５1と第２のヘッドチップ１５2に対して１本の駆動データDAのデータ線を共通接続し、第３のヘッドチップ１５3と第４のヘッドチップ１５4に対して１本のデータ線を共通接続し、…第６３のヘッドチップ１５63と第６４のヘッドチップ１５64に対して１本のデータ線を共通接続して、合計３２本のデータ線により各組の２個のヘッドチップに対して駆動データDAを多重伝送するものである。この場合、他の信号線であるフェーズリセット信号P-RSTと、フェーズクロックP-CKと、データ転送クロックD-CKの３本の信号線は、各ヘッドチップ１５1〜１５64に対して並列に接続される。
【００４５】
そして、図６に示すようなデータ線の接続によるデータの多重伝送は、図７に示すタイミング線図のように制御される。即ち、例えば２個一組のヘッドチップ１５に対し、一方のヘッドチップ１５のチップＩＤを「１」とし、他方のヘッドチップ１５のチップＩＤを「０」としておき、このチップＩＤ（１ビット）によりどこのデータを受信するかを決めている。例えば、チップ内部で２種類のラッチ信号を発生させておき、それぞれ７個ずつのデータを受信しておき、上記チップＩＤによって、図７（ｄ）に示す前半でラッチした７個のデータＤ０〜Ｄ７を有効にするか、後半でラッチした７個のデータＤ０〜Ｄ７を有効にするかを決定している。これにより、１本のデータ線で２個のヘッドチップ１５に対して駆動データDAを多重伝送することができる。
【００４６】
このようなデータ線の接続により、プリンタヘッド１１の全体で例えば６４個のヘッドチップ１５を有する場合、６４本のデータ線を必要とするのに対し、本発明では例えば１／２の３２本に削減することができる。他の信号線を入れた全体の制御信号線の数も３５本と少なくすることができる。したがって、プリンタヘッド１１に対する配線スペースが少なくなり、またプリンタヘッド自体も小形化することができる。
【００４７】
なお、図６においては、ヘッドチップ１５の２個ずつを一組として１本のデータ線を共通接続したが、本発明はこれに限らず、３個以上のヘッドチップ１５を一組として１本のデータ線を共通接続してもよい。この場合は、データ線の数を１／３，１／４等の整数分の一として更に削減することができる。この場合、適宜、データ転送クロックD-CKの周波数を高くする必要がある。
【００４８】
なお、以上の説明においては、プリンタヘッド１１は複数のヘッドチップ１５を備えたものとしたが、本発明はこれに限らず、１個のヘッドチップ１５を備えたプリンタヘッド１１としてもよい。この場合は、図６及び図７に示す他の実施形態は適用されない。
【００４９】
【発明の効果】
本発明は以上のように構成されたので、請求項１に係るプリンタヘッドによれば、各ヘッドチップの駆動回路に備えられたフェーズ発生回路により、グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成し、シリアル・パラレル変換回路により、上記グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送し、上記フェーズ発生回路のフェーズカウンタにより複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチすることができる。これにより、複数個のヘッドチップを備えたプリンタヘッドにおいて、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動することができ、複数個のヘッドチップに送るデータ線を整数分の一とすることができる。したがって、プリンタヘッドに対する配線スペースが少なくなり、またプリンタヘッド自体も小形化することができる。
【００５２】
また、請求項４に係るプリンタによれば、各ヘッドチップの駆動回路に備えられたフェーズ発生回路により、グループ化されたインク吐出機構を分割駆動するためのフェーズリセット信号とフェーズクロックの信号とを入力して、上記フェーズリセット信号によりカウンタ値をリセットし、上記フェーズクロックによりカウントアップしてフェーズ信号を生成し、シリアル・パラレル変換回路により、上記グループ化されたインク吐出機構を分割駆動するための駆動データをパラレル変換してシリアル転送し、上記フェーズ発生回路のフェーズカウンタにより複数ブロックに分割された各ブロックのインク吐出機構に対して送出されたフェーズ信号と、上記シリアル・パラレル変換回路により上記各ブロックのインク吐出機構に対して送出された駆動データと、上記各ヘッドチップの上記各ブロックのインク吐出機構に入力されるチップセレクト信号とにより該インク吐出機構を時分割駆動し、上記インク吐出機構の駆動データを上記各ヘッドチップに送るためのデータ線を、所定の複数個のヘッドチップ毎に１本共通接続すると共に、上記駆動データに上記複数個のヘッドチップを認識するデータを付加して多重伝送し、上記各ヘッドチップは、自己が認識する駆動データをラッチすることができる。これにより、複数個のヘッドチップを備えたプリンタヘッドを具備するプリンタにおいて、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動することができ、複数個のヘッドチップに送るデータ線を整数分の一とすることができる。したがって、プリンタヘッドに対する配線スペースが少なくなり、またプリンタヘッド自体も小形化することができる。
【００５３】
そして、請求項２又は５に係る発明によれば、フェーズ発生回路は、上記フェーズカウンタからのフェーズ信号を入力して復号化し、上記複数のインク吐出機構へ送出するデコーダを含み、シリアル・パラレル変換回路は、上記各ヘッドチップに入力された上記駆動データとデータ転送クロックの信号とにより、上記駆動データをパラレル変換しシリアル転送するものとしたことにより、ヘッドチップの複数のインク吐出機構を所定個数ずつグループ化して複数ブロックに分割し同時並列的に分割駆動する制御において、制御信号線を削減することができる。例えば、従来の７０本から本発明では４本に大幅に削減することができる。
【００５４】
さらに、請求項３又は６に係る発明によれば、フェーズ発生回路のデコーダを、複数のインク吐出機構の各ノズルに対し１対１で設けたことにより、グループ化して複数ブロックに分割されたインク吐出機構の数が多くなっても、上記デコーダに接続する信号線はフェーズカウンタからの出力信号の数だけに削減できる。例えば、従来は１ブロックに対して６４本の信号線が必要であったが、本発明では例えば６本の信号線に削減することができる。このことから、ヘッドチップ内の配線レイアウトが容易となると共に、該ヘッドチップを小形化することができる。
【図面の簡単な説明】
【図１】  本発明によるプリンタの実施の形態を示す斜視説明図である。
【図２】  本発明によるプリンタヘッドの実施の形態を示す分解斜視説明図である。
【図３】  上記プリンタヘッドに組み立てられるヘッドチップを周辺構成と共に示す断面説明図である。
【図４】  図２及び図３に示すプリンタヘッドの駆動回路を示すブロック図である。
【図５】  プリンタヘッドのインク吐出機構（駆動トランジスタ及びヒーター）に送られる駆動信号及び動作を説明するブロック図である。
【図６】  本発明によるプリンタヘッドの他の実施形態を示す概略説明図である。
【図７】  図６に示す他の実施形態によるプリンタヘッドにおけるデータの多重伝送を説明するタイミング線図である。
【符号の説明】
１…プリンタ
１０…ヘッドカートリッジ
１１…プリンタヘッド
１５，１５1〜１５64…ヘッドチップ
１７…シリコン基板（半導体基板）
１８…ヒーター
１９…駆動回路
２０…ノズル
２１…インク液室
２２…インク流路
３０…フェーズカウンタ
３１ａ〜３１ｎ…デコーダ
３２…シリアル・パラレル変換回路
３３，３３ａ〜３３ｎ…アンド回路
３４…セレクタ
ＢＬ１〜ＢＬ７…ブロック
【図１】
0003821045.tif 000002
【図２】
0003821045.tif 000003
【図３】
0003821045.tif 000004
【図４】
0003821045.tif 000005
【図５】
0003821045.tif 000006
【図６】
0003821045.tif 000007
【図７】
0003821045.tif 000008