(57)【特許請求の範囲】
【請求項１】
（ａ）複数の突起電極が形成された半導体チップを用意する工程と、
（ｂ）絶縁体からなる薄膜ベースに、長方形のデバイスホールと、前記デバイスホールを取り囲むように配置され、前記半導体チップの複数の突起電極に対応する複数の出力用リードおよび複数の入力用リードとが形成された配線基板を用意する工程と、
（ｃ）前記半導体チップに形成された前記複数の突起電極のそれぞれを、前記配線基板に形成された前記複数の出力用リードおよび前記複数の入力用リードのそれぞれの一端部に接合する工程と、
（ｄ）前記（ｃ）工程に先立って、前記配線基板に形成された前記複数の出力用リードおよび前記複数の入力用リードの寸法誤差を測定する検査工程とを有し、
前記（ｄ）工程は、
前記出力用リード列のうち、前記長方形のデバイスホールの第１の長辺に配置された出力用リード列の一端から他端までの、前記デバイスホールの長辺方向に沿った第１の距離と、
前記第１の長辺に配置された前記出力用リード列の前記一端から、前記入力用リード列のうち、前記長方形のデバイスホールの第２の長辺に配置された入力用リード列の一端までの、前記長辺方向に沿った第２の距離と、
前記第１の長辺に配置された前記出力用リード列の前記一端から、前記第２の長辺に配置された前記入力用リード列の他端までの、前記長辺方向に沿った第３の距離と、
前記第１の長辺に配置された前記出力用リード列の他端から、前記第２の長辺に配置された前記入力用リード列の前記一端までの、前記長辺方向に沿った第４の距離と、
前記第１の長辺に配置された前記出力用リード列の前記他端から、前記第２の長辺に配置された前記入力用リード列の前記他端までの、前記長辺方向に沿った第５の距離と、
前記第２の長辺に配置された前記入力用リード列の前記他端から前記一端までの、前記長辺方向に沿った第６の距離とをそれぞれ測定し、
前記第１、第２、第３、第４、第５および第６の距離が所定の数値範囲に収まるか否かによって、前記配線基板の良否を判定する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の出力用リードのピッチと前記複数の入力用リードのピッチは、互いに異なることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記薄膜ベースは、可撓性を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記半導体チップの主面には、液晶駆動回路が形成されていることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、突起電極を設けた半導体チップをフィルム基板にフェイスダウン実装する半導体装置の製造に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
Ａｕバンプなどの突起電極を設けた半導体チップをフィルム基板にフェイスダウン実装する半導体装置として、ＴＣＰ（Tape Carrier Package）あるいはＴＡＢ（Tape Automated Bonding）と呼ばれるものが公知である。
【０００３】
上記ＴＡＢあるいはＴＣＰに用いられるフィルム基板は、通常、ポリイミド樹脂などからなる絶縁フィルムの表面にＣｕからなる複数のリードを形成したものである。そのため、雰囲気中の湿気などに起因して絶縁フィルムが伸縮し、リードのピッチに誤差が生じることが知られている。
【０００４】
例えば、特開２００１−１４４１４４号公報は、湿度の変化による絶縁フィルムの伸縮によって、リードのピッチが変動することを防止する対策として、湿度を６０％前後に維持することが重要であると指摘している。
【０００５】
また、特開２０００−１２４２５５号公報は、雰囲気中の湿気や熱による絶縁フィルムの膨張によってリードのピッチに誤差が生じる対策として、あらかじめ絶縁フィルムの膨張によるリードピッチの増加量に相当する分だけ、リードのピッチを狭く補正する技術を開示している。
【０００６】
【発明が解決しようとする課題】
本発明者らは、パソコンや移動体通信端末の液晶基板に実装する液晶ドライバの開発を進めている。この液晶ドライバは、絶縁フィルムの表面にＣｕリードを形成したフィルム基板と液晶駆動用の半導体チップとからなり、半導体チップは、Ａｕバンプを介してフィルム基板のリードに接続される構造になっている。
【０００７】
上記半導体チップをフィルム基板に搭載する工程では、ボンディング装置のステージ上に固定された半導体チップのＡｕバンプとフィルム基板の対応するリードを位置合わせした後、５００℃前後に加熱したボンディングツールとステージとによって上下両方向から半導体チップとフィルム基板とを挟み込み、所定の荷重を加えることによって、半導体チップに形成された全てのＡｕバンプとフィルム基板の対応するリードとを一括してボンディングする作業が行われる。
【０００８】
しかし、上記フィルム基板は、リードのピッチが微細になると、フィルム基板の製造工程で生じる寸法のばらつきなどによってリードのパターンが変形し易くなる結果、上記したボンディング工程でリードとＡｕバンプの合わせずれが発生し易くなる。
【０００９】
本発明の目的は、半導体チップの突起電極とフィルム基板のリードの合わせずれを防止することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明の半導体装置の製造方法は、（ａ）複数の突起電極が形成された半導体チップを用意する工程と、（ｂ）絶縁体からなる薄膜ベースに、長方形のデバイスホールと、前記デバイスホールを取り囲むように配置され、前記半導体チップの複数の突起電極に対応する複数の出力用リードおよび複数の入力用リードとが形成された配線基板を用意する工程と、（ｃ）前記半導体チップに形成された前記複数の突起電極のそれぞれを、前記配線基板に形成された前記複数の出力用リードおよび前記複数の入力用リードのそれぞれの一端部に接合する工程と、（ｄ）前記（ｃ）工程に先立って、前記配線基板に形成された前記複数の出力用リードおよび前記複数の入力用リードの寸法誤差を測定する検査工程とを有し、
前記（ｄ）工程は、前記出力用リード列のうち、前記長方形のデバイスホールの第１の長辺に配置された出力用リード列の一端から他端までの、前記デバイスホールの長辺方向に沿った第１の距離と、前記第１の長辺に配置された前記出力用リード列の前記一端から、前記入力用リード列のうち、前記長方形のデバイスホールの第２の長辺に配置された入力用リード列の一端までの、前記長辺方向に沿った第２の距離と、前記第１の長辺に配置された前記出力用リード列の前記一端から、前記第２の長辺に配置された前記入力用リード列の他端までの、前記長辺方向に沿った第３の距離と、前記第１の長辺に配置された前記出力用リード列の他端から、前記第２の長辺に配置された前記入力用リード列の前記一端までの、前記長辺方向に沿った第４の距離と、前記第１の長辺に配置された前記出力用リード列の前記他端から、前記第２の長辺に配置された前記入力用リード列の前記他端までの、前記長辺方向に沿った第５の距離と、前記第２の長辺に配置された前記入力用リード列の前記他端から前記一端までの、前記長辺方向に沿った第６の距離とをそれぞれ測定し、前記第１、第２、第３、第４、第５および第６の距離が所定の数値範囲に収まるか否かによって、前記配線基板の良否を判定する工程を含むものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
本実施形態の半導体装置は、中継基板（インターポーザ）となるフィルム基板と、このフィルム基板に搭載された半導体チップとで構成されたＴＣＰ（Tape Carrier Package）構造の液晶ドライバであり、例えばパソコンや移動体通信端末の液晶基板に実装して使用されるものである。
【００１５】
図１は、本実施形態の液晶ドライバに搭載される半導体チップ（以下、単にチップという）１の平面図である。
【００１６】
このチップ１は、長辺×短辺が１４．６ｍｍ×１．３２ｍｍの単結晶シリコン基板からなり、その主面には図示しない液晶駆動回路が形成されている。また、チップ１の主面の周辺部には、合計４４９個のＡｕバンプ（突起電極）２が長辺方向および短辺方向に沿って一列に形成されている。これらのＡｕバンプ２は、チップ１の入出力端子（ボンディングパッド）上に電解メッキ、無電解メッキ、蒸着あるいはスパッタリングなどの方法によって形成されている。
【００１７】
上記チップ１は、半導体ウエハの主面に区画された多数のチップ領域に周知の半導体製造技術を使って液晶駆動回路や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上にＡｕバンプ２を形成した後、この半導体ウエハをダイシングしてチップ領域を個片化することにより製造されたものである。
【００１８】
図２は、上記チップ１を搭載するフィルム基板３の一部を示す平面図、図３は、このフィルム基板３の製品（液晶ドライバ）１個分の領域を示す拡大平面図である。
【００１９】
フィルム基板３は、ポリイミド樹脂からなる絶縁フィルム（薄膜ベース）４の一面にＣｕからなる複数のリード５を形成したものであり、絶縁フィルム４の周辺部には、フィルム送り用の穴６が所定の間隔で形成されている。実際のフィルム基板３は、図２に示したものよりも遙かに長尺の多連フィルムであり、液晶ドライバの製造ラインでは、このフィルム基板３がリールに巻き取られた状態で最初の工程から最終工程まで搬送される。
【００２０】
上記複数のリード５は、絶縁フィルム４の表面に銅膜を蒸着し、フォトケミカルエッチング法によってパターンを形成したものである。これらのリード５は、絶縁フィルム４の表面に接着剤を介さずに固着されている。
【００２１】
図３に示すように、フィルム基板３の略中央部は、前記図１に示したチップ１を搭載する領域（チップ搭載領域Ｃ）となっている。図４は、このチップ搭載領域Ｃを拡大して示す平面図である。
【００２２】
チップ搭載領域Ｃには、デバイスホール９が形成されている。フィルム基板３に形成された複数のリード５は、それらの一端がデバイスホール９を取り囲むように配置されており、デバイスホール９の内側に突出した先端部分がインナーリード５ａを構成している。インナーリード５ａの表面には、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によってＳｎの被覆層が形成されている。
【００２３】
図４に示す矩形のチップ搭載領域Ｃの上側の長辺とその両側の短辺に沿って配置されたインナーリード５ａは、出力側の端子を構成している。これらの出力側インナーリード５ａのピッチは、長辺の両端部近傍と短辺に位置するインナーリード５ａが６０μｍであり、長辺の中央部に位置するインナーリード５ａが４４μｍである。また、チップ搭載領域Ｃの下側の長辺に沿って配置されたインナーリード５ａのうち、両端部近傍に位置するピッチの狭い（６０μｍ）インナーリード５ａは出力側の端子を構成し、その他のインナーリード５ａは入力側の端子を構成している。液晶ドライバの場合、入力端子数は出力端子数よりも少ないため、入力側インナーリード５ａは、出力側インナーリード５ａよりも広いピッチで配置されている。図５に拡大して示すように、出力側インナーリード５ａの幅（Ｗ）は２０μｍ、Ａｕバンプ２の径（Ｄ）は縦、横ともに３０μｍ、隣り合ったＡｕバンプ２同士のピッチ（Ｐ）は４４μｍである。
【００２４】
一方、前記複数のリード５の他端は、アウターリード５ｂを構成している。これらのアウターリード５ｂの一部（出力側端子）は、図３に示すフィルム基板３の左側端部に配置され、他の一部（入力側端子）は、同図に示すフィルム基板３の右側端部に配置されている。インナーリード５ａとアウターリード５ｂを除いたリード５の表面は、ソルダレジスト７で被覆されている。後述するように、本実施形態の液晶ドライバを液晶基板に実装する際には、上記アウターリード５ｂを液晶基板が電極に接続される。
【００２５】
上記フィルム基板３は、入力側インナーリード５ａのピッチが４４μｍと極めて狭い。インナーリード５ａのピッチがこの程度まで微細になると、フィルム基板３の製造工程で生じる寸法のばらつきなどによってインナーリード５ａのパターンが僅かでも変形すると、インナーリード５ａとＡｕバンプ２の合わせずれが発生する。特に、液晶ドライバ用のフィルム基板３は、入力側インナーリード５ａのピッチと出力側インナーリード５ａのピッチが異なっているため、入力側インナーリード５ａとＡｕバンプ２の位置を正確に合わせると、出力側インナーリード５ａとＡｕバンプ２の位置がずれ、逆に出力側インナーリード５ａとＡｕバンプ２の位置を正確に合わせると、入力側インナーリード５ａとＡｕバンプ２の位置がずれるという問題が発生する。
【００２６】
そこで、本実施形態では、上記した入力側インナーリード５ａと出力側インナーリード５ａのパターンずれに起因するインナーリード５ａとＡｕバンプ２の接続不良を防ぐために、フィルム基板メーカから購入したフィルム基板３を次のような方法で検査し、この検査に合格したフィルム基板３のみを液晶ドライバの製造ラインで使用する。
【００２７】
以下、本実施形態によるフィルム基板３の検査方法について説明する。なお、以下の説明の中で使用するフィルム基板３の各部の寸法は、本実施形態の検査方法を説明するために例示したものであり、これによって本実施形態の検査方法が限定されるものではない。
【００２８】
前述したように、本実施形態の液晶ドライバ用フィルム基板３は、出力側インナーリード５ａの幅（Ｗ）が２０μｍ、Ａｕバンプ２の径（Ｄ）が縦、横ともに３０μｍ、隣り合ったＡｕバンプ２同士のピッチ（Ｐ）が４４μｍである。従って、インナーリード５ａとＡｕバンプ２の合わせ余裕は、左右それぞれ５μｍ（±４μｍ）になるが、フィルム基板の製造工程で生じるインナーリード５ａの累積ピッチの公差を１μｍとすると、この公差を考慮したインナーリード５ａとＡｕバンプ２の合わせ余裕は、±（５−１）μｍ＝±４μｍになる。
【００２９】
上記の寸法を有するフィルム基板３の検査を行うには、まず、図６（ａ）、（ｂ）に示すように、チップ搭載領域Ｃの出力側両端部に位置する一対のコーナリード５ｃ、５ｃを結ぶ直線を基準線Ｓとして設定し、この基準線Ｓに平行な方向をＸ方向、直交する方向をＹ方向と規定する。なお、ここではコーナリード５ｃ、５ｃを利用して基準線Ｓを設定したが、これに限定されるものではなく、フィルム基板３上の他のパターンを利用して基準線Ｓを設定してもよい。
【００３０】
また、チップ搭載領域Ｃの周囲に配置されたインナーリード５ａについて、以下の寸法（Ａ、Ｂ、Ｃ、Ａ−Ｂ、Ａ−ＣおよびＣ−Ｂ）を規定する。図６（ａ）に示すように、寸法Ａは出力側インナーリード５ａ列の一端（ＯＡ）から他端（ＯＢ）までのＸ方向距離（＝出力側インナーリード５ａの累積ピッチ）、寸法Ｂは出力側インナーリード５ａ列の一端（ＯＡ）から入力側インナーリード５ａ列の一端（ＩＡ）までのＸ方向距離、寸法Ｃは出力側インナーリード５ａ列の一端（ＯＡ）から入力側インナーリード５ａ列の他端（ＩＢ）までのＸ方向距離である。
【００３１】
一方、同図（ｂ）に示すように、寸法Ａ−Ｂは出力側インナーリード５ａ列の他端（ＯＢ）から入力側インナーリード５ａ列の一端（ＩＡ）までのＸ方向距離、寸法Ａ−Ｃは出力側インナーリード５ａ列の他端（ＯＢ）から入力側インナーリード５ａ列の他端（ＩＢ）までのＸ方向距離、寸法Ｃ−Ｂは入力側インナーリード５ａ列の他端（ＩＢ）から一端（ＩＡ）までのＸ方向距離（＝入力側インナーリード５ａの累積ピッチ）である。
【００３２】
次に、検査の対象となるフィルム基板３のそれぞれについて上記の寸法（Ａ、Ｂ、Ｃ、Ａ−Ｂ、Ａ−ＣおよびＣ−Ｂ）を測定する。そして、それぞれの寸法（Ａ、Ｂ、Ｃ、Ａ−Ｂ、Ａ−ＣおよびＣ−Ｂ）と基準値とのずれ量（ΔＡ、ΔＢ、ΔＣ、Δ（Ａ−Ｂ）、Δ（Ａ−Ｃ）、Δ（Ｃ−Ｂ））のいずれもが前述したインナーリード５ａとＡｕバンプ２の合わせ余裕（＝±４μｍ以下）の範囲内に収まる場合、すなわち、−８μｍ≦ΔＡ≦８μｍ、−８μｍ≦ΔＢ≦８μｍ、−８μｍ≦ΔＣ≦８μｍ、−８μｍ≦Δ（Ａ−Ｂ）≦８μｍ、−８μｍ≦Δ（Ａ−Ｃ）≦８μｍ、−８μｍ≦Δ（Ｃ−Ｂ）≦８μｍの条件をすべて満たす場合は、このフィルム基板３を良品とする。他方、これらのずれ量（ΔＡ、ΔＢ、ΔＣ、Δ（Ａ−Ｂ）、Δ（Ａ−Ｃ）、Δ（Ｃ−Ｂ））のいずれか１つでも上記合わせ余裕（＝±４μｍ以下）の範囲に収まらない場合は、そのフィルム基板３を不良品とする。ここで、ΔＡは、出力側インナーリード５ａ列の一端（ＯＡ）をそれに対応するＡｕバンプ２の中心に合わせたとき、出力側インナーリード５ａ列の他端（ＯＢ）とそれに対応するＡｕバンプ２の中心とのずれ量、ΔＢは、出力側インナーリード５ａ列の一端（ＯＡ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の一端（ＩＡ）とそれに対応するＡｕバンプ２の中心とのずれ量、ΔＣは、出力側インナーリード５ａ列の一端（ＯＡ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の他端（ＩＢ）とそれに対応するＡｕバンプ２の中心とのずれ量、Δ（Ａ−Ｂ）は、出力側インナーリード５ａ列の他端（ＯＢ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の一端（ＩＡ）とそれに対応するＡｕバンプ２の中心とのずれ量、Δ（Ａ−Ｃ）は、出力側インナーリード５ａ列の他端（ＯＢ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の他端（ＩＢ）とそれに対応するＡｕバンプ２の中心とのずれ量、Δ（Ｃ−Ｂ）は、入力側インナーリード５ａ列の他端（ＩＢ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の一端（ＩＡ）とそれに対応するＡｕバンプ２の中心とのずれ量をそれぞれ表している。
【００３３】
例えば、３つのフィルム基板３（３Ａ、３Ｂ、３Ｃ）について上記の寸法（Ａ、Ｂ、Ｃ、Ａ−Ｂ、Ａ−ＣおよびＣ−Ｂ）を測定した結果、第１のフィルム基板３Ａは、図７に示すように、ΔＡ＝＋１μｍ、ΔＢ＝−６μｍ、ΔＣ＝−２μｍ、Δ（Ａ−Ｂ）＝＋７μｍ、Δ（Ａ−Ｃ）＝＋３μｍ、Δ（Ｃ−Ｂ）＝＋４μｍであったとする。このずれ量は、上記の条件（−８μｍ≦ΔＡ≦８μｍ、−８μｍ≦ΔＢ≦８μｍ、−８μｍ≦ΔＣ≦８μｍ、−８μｍ≦Δ（Ａ−Ｂ）≦８μｍ、−８μｍ≦Δ（Ａ−Ｃ）≦８μｍ、−８μｍ≦Δ（Ｃ−Ｂ）≦８μｍ）を満たしている。
【００３４】
フィルム基板３Ａのずれ量（ΔＡ、ΔＢ、ΔＣ、Δ（Ａ−Ｂ）、Δ（Ａ−Ｃ）、Δ（Ｃ−Ｂ））が上記の値である場合、ΔＢ＝−６μｍから、出力側インナーリード５ａ列の一端（ＯＡ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の一端（ＩＡ）は、Ａｕバンプ２の中心からのずれ量が−６μｍとなるので、このままではＡｕバンプ２とインナーリード５ａの接続ができない。しかしこの場合は、フィルム基板３ＡをＸ方向に＋２μｍずらせばよい。このようにすると、出力側インナーリード５ａ列の一端（ＯＡ）とＡｕバンプ２のずれ量は＋２μｍ、出力側インナーリード５ａ列の他端（ＯＢ）とＡｕバンプ２のずれ量は＋３μｍ、入力側インナーリード５ａ列の一端（ＩＡ）とＡｕバンプ２のずれ量は−４μｍ、入力側インナーリード５ａ列の他端（ＩＢ）とＡｕバンプ２のずれ量は０μｍとなるので、インナーリード５ａ列の端部（ＯＡ、ＯＢ、ＩＡ、ＩＢ）におけるＡｕバンプ２とインナーリード５ａの相対的なずれ量は、いずれも上記合わせ余裕（＝±４μｍ以下）の範囲内に収まる。従って、フィルム基板３Ａは良品である。
【００３５】
次に、第２のフィルム基板３Ｂは、図８に示すように、ΔＡ＝０μｍ、ΔＢ＝＋８μｍ、ΔＣ＝０μｍ、Δ（Ａ−Ｂ）＝−８μｍ、Δ（Ａ−Ｃ）＝０μｍ、Δ（Ｃ−Ｂ）＝−８μｍであったとする。このずれ量は、上記の条件（−８μｍ≦ΔＡ≦８μｍ、−８μｍ≦ΔＢ≦８μｍ、−８μｍ≦ΔＣ≦８μｍ、−８μｍ≦Δ（Ａ−Ｂ）≦８μｍ、−８μｍ≦Δ（Ａ−Ｃ）≦８μｍ、−８μｍ≦Δ（Ｃ−Ｂ）≦８μｍ）を満たしている。
【００３６】
フィルム基板３Ｂのずれ量（ΔＡ、ΔＢ、ΔＣ、Δ（Ａ−Ｂ）、Δ（Ａ−Ｃ）、Δ（Ｃ−Ｂ））が上記の値である場合、ΔＢ＝＋８μｍから、出力側インナーリード５ａ列の一端（ＯＡ）をそれに対応するＡｕバンプ２の中心に合わせたとき、入力側インナーリード５ａ列の一端（ＩＡ）は、Ａｕバンプ２の中心からのずれ量が＋８μｍとなるので接続できない。しかしこの場合は、フィルム基板３ＡをＸ方向に−４μｍずらせばよい。このようにすると、出力側インナーリード５ａ列の一端（ＯＡ）とＡｕバンプ２のずれ量は−４μｍ、出力側インナーリード５ａ列の他端（ＯＢ）とＡｕバンプ２のずれ量は−４μｍ、入力側インナーリード５ａ列の一端（ＩＡ）とＡｕバンプ２のずれ量は＋４μｍ、入力側インナーリード５ａ列の他端（ＩＢ）とＡｕバンプ２のずれ量は−４μｍとなるので、インナーリード５ａ列の端部（ＯＡ、ＯＢ、ＩＡ、ＩＢ）におけるＡｕバンプ２とインナーリード５ａの相対的なずれ量は、いずれも上記合わせ余裕（＝±４μｍ以下）の範囲内に収まる。従って、フィルム基板３Ｂは良品である。
【００３７】
次に、第３のフィルム基板３Ｃは、図９に示すように、ΔＡ＝＋８μｍ、ΔＢ＝−４μｍ、ΔＣ＝−８μｍ、Δ（Ａ−Ｂ）＝＋１２μｍ、Δ（Ａ−Ｃ）＝＋１６μｍ、Δ（Ｃ−Ｂ）＝−４μｍであったとする。このずれ量は、Δ（Ａ−Ｂ）とΔ（Ａ−Ｃ）が上記の条件（−８μｍ≦Δ（Ａ−Ｂ）≦８μｍ、−８μｍ≦Δ（Ａ−Ｃ）≦８μｍ）を満たしていない。また、実際にフィルム基板３ＣをＸ方向にずらしてみても、インナーリード５ａ列の端部（ＯＡ、ＯＢ、ＩＡ、ＩＢ）のいずれかにおいて、Ａｕバンプ２とインナーリード５ａのずれ量が合わせ余裕（＝±４μｍ以下）の範囲内に収まらない。従って、フィルム基板３Ｃは不良品である。
【００３８】
このように、上記のような検査方法によれば、インナーリード５ａの累積ピッチ（寸法Ａ、Ｃ）などを測定しただけでは不良品とされてしまうフィルム基板３Ａ、３Ｂを良品として評価することができると共に、不良のフィルム基板３Ｃを確実に除くことができる。従って、Ａｕバンプ２とインナーリード５ａの接続不良による液晶ドライバの製造歩留まりを低減することができ、かつフィルム基板３の製造コストの上昇を抑制することができる。
【００３９】
次に、本実施形態の液晶ドライバの製造方法を説明する。図１０は、液晶ドライバの製造に用いるＣＯＦボンダ１００の要部を示す概略図である。このＣＯＦボンダ１００は、ヒータ１０１を内蔵したステージ１０２を備えており、ステージ１０２の上面には、真空吸着などによってチップ１が保持、固定される。チップ１は、その主面を上に向けた状態でステージ１０２の上面に保持、固定され、ヒータ１０１によって加熱される。このチップ１の主面には、前記図１に示したような多数のＡｕバンプ２が形成されている。ステージ１０２の上方には、位置認識用のカメラ１０３と、ヒータ１０４を内蔵したボンディングツール１０５とが設置されている。
【００４０】
リールに巻き取られた状態でＣＯＦボンダ１００に装着されたフィルム基板３は、図７の左側から右側方向に送られ、チップ搭載領域Ｃがステージ１０２の真上に来たときにクランパ（治具）１０６とガイド（治具）１０７とによって上下両面から保持、固定される。そして、この状態でチップ１のＡｕバンプ２とフィルム基板３のインナーリード５ａの正確な位置認識が行われ、この認識結果に基づいて両者の正確な位置補正が行われる。
【００４１】
次に、図１１に示すように、チップ１のＡｕバンプ２がフィルム基板３のインナーリード５ａに接触しないように間隔を設け、チップ１をフィルム基板３の直下に配置する（ダウンセット）。このとき、Ａｕバンプ２とインナーリード５ａとの間に間隔を設けるのは、チップ１をフィルム基板３の下に配置する過程で両者が接触し、あらかじめ補正されたＡｕバンプ２とインナーリード５ａの位置がずれるのを防ぐためである。
【００４２】
次に、図１２に示すように、チップ１をダウンセットした状態でボンディングツール１０５をフィルム基板３の裏面（上面）に押し付け、加熱したボンディングツール１０５とステージ１０２とによって上下両方向からチップ１とフィルム基板３とを挟み込む。そして、所定の荷重を２秒程度加えることによって、チップ１に形成された全てのＡｕバンプ２とフィルム基板３の対応するインナーリード５ａとをＡｕ−Ｓｎ共晶接合によって同時に一括して接続する。
【００４３】
このようにして、フィルム基板３のチップ搭載領域Ｃに一個ずつチップ１を搭載した後、図１３に示すように、接続部の補強のためにチップ１とフィルム基板３との隙間にディスペンサ１０８などを使ってポッティング樹脂８を充填する。その後、マーキングおよびテスティングを行うことにより、本実施形態の液晶ドライバが完成する。図１４は、液晶ドライバの完成状態を示す断面図である。
【００４４】
本実施形態の液晶ドライバを液晶基板に実装するには、まずリールに巻き取られた長尺のフィルム基板３を抜き金型で打ち抜くことによって、フィルム基板３を個片化する。
【００４５】
次に、図１５に示すように、個片化したフィルム基板３をガラス製の液晶基板２０上に位置決めし、フィルム基板３のアウターリード５ｂと液晶基板２０の対応する電極２１との間に異方性導電性樹脂（ＡＣＦ）２２を介在させる。そして、この状態でフィルム基板３の上面に加熱ヘッド２３を押し付け、異方性導電性樹脂（ＡＣＦ）２２を軟化させることによって、アウターリード５ｂと電極２１とを電気的に接続する。
【００４６】
このようにして液晶基板２０に実装された液晶ドライバは、チップ１から信号を出力して液晶パネルの表示素子をオン／オフし、バックライトを透過あるいは遮断する駆動を行う。
【００４７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４８】
前記実施の形態では、チップ搭載領域の長辺に沿って配置されたインナーリードのずれを検出する場合について説明したが、前記の検査方法は、チップ搭載領域の短辺に沿って配置されたインナーリードのずれを検出する場合にも適用することができる。
【００４９】
前記実施の形態では、出力側インナーリード５ａ列の両端（ＯＡ、ＯＢ）に位置するインナーリード５ａ、５ａと、入力側インナーリード５ａ列の両端（ＩＡ、ＩＢ）に位置するインナーリード５ａ、５ａを使って寸法（Ａ、Ｂ、Ｃ、Ａ−Ｂ、Ａ−ＣおよびＣ−Ｂ）を規定したが、リード５を形成する際のエッチング量のばらつきがインナーリード５ａの累積ピッチに及ぼす影響を考慮すると、出力側インナーリード５ａ列の両端（ＯＡ、ＯＢ）よりも１本内側に位置するインナーリード５ａ、５ａと、入力側インナーリード５ａ列の両端（ＩＡ、ＩＢ）よりも１本内側に位置するインナーリード５ａ、５ａを使って寸法（Ａ、Ｂ、Ｃ、Ａ−Ｂ、Ａ−ＣおよびＣ−Ｂ）を規定してもよい。
【００５０】
フィルム基板は、ポリイミド樹脂フィルムにＣｕリードを形成したものに限定されず、銅配線ガラスエポキシ基板、銅配線ガラスポリイミド基板、銅配線ＢＴレジン、銅配線フッ素樹脂基板、銅配線アラミド基板など、可撓性を有する絶縁性の薄膜ベースにリードを形成した各種のものが使用できる。
【００５１】
本発明は、ＴＣＰに限定されるものではなく、出力用リードおよび入力用リードの突起電極に接合される部分が薄膜ベースに固着されたＣＯＦ(Chip On Film)構造のパッケージに適用することもできる。
【００５２】
本発明は、液晶ドライバの製造に限定されるものではなく、一般に、突起電極を設けたチップをフィルム基板にフェイスダウン実装する各種半導体装置の製造に適用することができる。
【００５３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５４】
半導体チップの突起電極と配線基板のリードを高精度に位置合わせできるので、突起電極とリードの接続信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態である液晶ドライバに搭載される半導体チップの平面図である。
【図２】本発明の一実施の形態である液晶ドライバのフィルム基板を示す要部平面図である。
【図３】図２に示すフィルム基板の拡大平面図である。
【図４】図２に示すフィルム基板のチップ搭載領域を示す拡大平面図である。
【図５】フィルム基板のインナーリードと半導体チップの突起電極の寸法の一例を示す説明図である。
【図６】本発明の一実施の形態であるフィルム基板の検査方法を示す説明図である。
【図７】本発明の一実施の形態であるフィルム基板の検査方法を示す説明図である。
【図８】本発明の一実施の形態であるフィルム基板の検査方法を示す説明図である。
【図９】本発明の一実施の形態であるフィルム基板の検査方法を示す説明図である。
【図１０】本発明の一実施の形態である液晶ドライバの製造方法を示すＣＯＦボンダの要部概略図である。
【図１１】本発明の一実施の形態である液晶ドライバの製造方法を示すＣＯＦボンダの要部概略図である。
【図１２】本発明の一実施の形態である液晶ドライバの製造方法を示すＣＯＦボンダの要部概略図である。
【図１３】本発明の一実施の形態である液晶ドライバの製造方法を示すフィルム基板の概略断面図である。
【図１４】本発明の一実施の形態である液晶ドライバの完成状態を示す断面図である。
【図１５】本発明の一実施の形態である液晶ドライバを液晶基板に実装する工程を示す要部断面図である。
【符号の説明】
１  半導体チップ
２  Ａｕバンプ（突起電極）
３  フィルム基板
４  絶縁フィルム（薄膜ベース）
５  リード
５ａ  インナーリード
５ｂ  アウターリード
５ｃ  コーナリード
６  穴
７  ソルダレジスト
８  ポッティング樹脂
９  デバイスホール
２０  液晶基板
２１  電極
２２  異方性導電性樹脂（ＡＣＦ）
２３  加熱ヘッド
１００  ＣＯＦボンダ
１０１  ヒータ
１０２  ステージ
１０３  カメラ
１０４  ヒータ
１０５  ボンディングツール
１０６  クランパ（治具）
１０７  ガイド（治具）
１０８  ディスペンサ
Ｃ  チップ搭載領域
【図１】
0003793469.tif 000002
【図２】
0003793469.tif 000003
【図３】
0003793469.tif 000004
【図４】
0003793469.tif 000005
【図５】
0003793469.tif 000006
【図６】
0003793469.tif 000007
【図７】
0003793469.tif 000008
【図８】
0003793469.tif 000009
【図９】
0003793469.tif 000010
【図１０】
0003793469.tif 000011
【図１１】
0003793469.tif 000012
【図１２】
0003793469.tif 000013
【図１３】
0003793469.tif 000014
【図１４】
0003793469.tif 000015
【図１５】
0003793469.tif 000016