(57)【特許請求の範囲】
【請求項１】
基板上に、画素電極と、
互いに交差して配置される走査線及びデータ線と、
該交差部毎に前記画素電極に対応して形成され、前記走査線と前記絶縁膜を介して設けられた半導体層を有するスイッチング素子と、
前記走査線と同層で、かつほぼ平行に形成されてなる第２容量用電極と、
前記半導体層が延在して形成され、該画素電極に対応して前記第２容量電極に対して絶縁膜を介して設けられる第１容量用電極と、
が配置された電気光学装置の製造方法において、
前記第１容量用電極または前記第２容量用電極は、
前記基板上にポリシリコン膜を形成する工程と、
ＰＯＣｌ３を拡散源とした蒸気の供給と同時に窒素ガスと酸素ガスとを前記ポリシリコン膜上に供給することにより、
前記ポリシリコン膜上にリン酸化物からなる膜を形成する工程と、
前記リン酸化物中のＰを前記ポリシリコン膜中に拡散する工程と、
その後に前記ポリシリコン膜上を無水ＨＦによりウエットエッチングする工程と、
を経て形成されることを特徴とする電気光学装置の製造方法。
【請求項２】
前記拡散は、バッチ式の拡散炉にて行われることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記請求項１又は請求項２のいずれか一項に記載の電気光学装置の製造方法により製造されてなることを特徴とする電気光学装置。
【請求項４】
前記第１容量用電極または前記第２容量用電極の前記絶縁膜と接する面は、表面粗さＲａが０．２μｍ以上０．５μｍ以下となるように粗面化されていることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記粗面化されている面を有する前記第１容量用電極または前記第２容量用電極は、多孔性の膜質を有することを特徴とする請求項４に記載の電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明の技術分野は、電気光学装置の製造方法及び電気光学装置の技術分野に属し、特に容量用電極の形成面積を増加させることなく、蓄積容量を増加させる容量用電極の製造方法に属する。
【０００２】
【従来の技術】
従来、電気光学装置、例えば液晶装置は、アレイ基板と対向基板との間に液晶層を挟持して構成されている。アレイ基板は、互いに交差した複数の走査線及びデータ線並びにこれらの各交差部毎に対応して多数のスイッチング素子としての薄膜トランジスタ（Thin  Film  Transistor  以下、ＴＦＴ）、薄膜トランジスタに電気的に接続された画素電極が基板上に配置されて構成されている。一方、対向基板は、基板上に対向電極が配置されて構成されている。液晶装置では、対向電極と画素電極との電位差による液晶層の光学的変化を利用して、表示が行われる。
【０００３】
このような液晶装置においては、ＴＦＴのゲート電極に走査線を介して走査信号が供給されるとＴＦＴがオン状態となり、データ線を介して画像信号が画素電極に供給される。そして、ＴＦＴがオフ状態となっても、この画素電極に供給された画像信号の電圧が保持されるように、液晶容量と並列に蓄積容量が形成されている。この蓄積容量は、例えば、ＴＦＴの半導体層の一部が延在されてなる容量用電極と、この容量電極に絶縁膜を介して対向配置される容量線とから形成される。この容量線は、例えば走査線と同層で形成され、かつ走査線とほぼ平行に配置される。
【０００４】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という要請が強く、このためには、画像表示領域の高精細化或いは画素ピッチの微細化及び高画素開口率化が極めて重要となる。
【０００５】
しかしながら、画素ピッチの微細化が進むと、電極サイズや配線幅などには製造技術により微細化の限界があるため、相対的にこれらの配線や電極などが画像表示領域を占有する比率が高まるため、画素開口率が低くなってしまうという問題点がある。更に、このように画素ピッチの微細化が進むと、限られた基板領域に作り込まねばならない上述の蓄積容量を十分な大きさとすることが困難となる。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、蓄積容量を形成する容量用電極の基板を占有する面積を増加させることなく、蓄積容量を増大させる容量用電極の製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の電気光学装置の製造方法は、画素電極と、該画素電極に対応して絶縁膜を介して設けられた第１容量用電極及び第２容量用電極とが基板上に配置された電気光学装置の製造方法において、前記第１容量用電極または第２容量用電極は、前記基板上にポリシリコン膜を形成する工程と、８６０℃以上の温度下にて、ＰＯＣｌ3を拡散源として前記ポリシリコン膜中にＰを拡散する工程と、を経て形成されることを特徴とする。
【０００８】
本発明のこのような構成によれば、８６０℃以上の温度下でＰＯＣｌ3を拡散源としてポリシリコン膜中にＰを拡散すること工程を経ることにより、膜表面が粗面化されたポリシリコン膜を得ることができる。従って、絶縁膜を介して第１容量用電極及び第２容量用電極が配置されて蓄積容量を形成する場合に、少なくとも一方の容量用電極に、膜表面が粗面化されたポリシリコン膜を用いることによって、容量用電極の絶縁膜と接する面が粗面化されていることにより、平坦面である場合と比較して蓄積容量形成時に関与する容量用電極の表面積を大きくとることができる。これにより、蓄積容量を増大させることができるという効果を有する。その結果、基板に占める容量用電極の面積が小さくても大きな蓄積容量を得ることができ、画素開口率が高い電気光学装置を得ることができる。
【０００９】
また、本発明の他の電気光学装置の製造方法は、基板上に、画素電極と、該画素電極に対応して絶縁膜を介して設けられた第１容量用電極及び第２容量用電極と、が配置された電気光学装置の製造方法において、前記第１容量用電極または前記第２容量用電極は、前記基板上にポリシリコン膜を形成する工程と、前記ポリシリコン膜上にリン酸化物からなる膜を形成する工程と、８６０℃以上の温度下で前記リン酸化物中のＰを前記ポリシリコン膜中に拡散する工程と、を経て形成されることを特徴とする。
【００１０】
本発明のこのような構成によれば、８６０℃以上の温度下でリン酸化物中のＰをポリシリコン膜中に拡散する工程を経ることにより、膜表面が粗面化されたポリシリコン膜を得ることができる。従って、絶縁膜を介して第１容量用電極及び第２容量用電極が配置されて蓄積容量を形成する場合に、少なくとも一方の容量用電極に、膜表面が粗面化されたポリシリコン膜を用いることによって、容量用電極の絶縁膜と接する面が粗面化されていることにより、平坦面である場合と比較して蓄積容量形成時に関与する容量用電極の表面積を大きくとることができる。これにより、蓄積容量を増大させることができるという効果を有する。その結果、基板に占める容量用電極の面積が小さくても大きな蓄積容量を得ることができ、画素開口率が高い電気光学装置を得ることができる。
【００１１】
また、前記リン酸化物からなる膜は、ＰＯＣｌ3を拡散源とした蒸気を前記ポリシリコン膜上に供給することにより形成することができる。
【００１２】
更に、前記ポリシリコン膜表面には１０ｎｍ以下の膜厚にて自然酸化膜が形成されていることを特徴とする。このような構成とすることにより、ポリシリコン膜表面が自然酸化されて自然酸化膜が形成された場合であっても、その膜厚を１０ｎｍ以下とすることにより効率良くポリシリコン膜中にＰを拡散することができる。
【００１３】
更に、前記ポリシリコン膜中へのＰの拡散は、９００℃以上の温度にて行うことを特徴とする。このような構成とすることにより、更に蓄積容量を増大させることができるという効果を有する。
【００１４】
更に、前記拡散は、バッチ式の拡散炉にて行われることを特徴とする。このような構成とすることにより、複数枚の基板を一括して処理することができ、スループットが向上するという効果がある。
【００１５】
更に、前記基板上には、互いに交差して配置される走査線及びデータ線と、該交差部毎に前記画素電極に電気的に接続され、前記走査線と前記絶縁膜を介して設けられた半導体層を有するスイッチング素子と、が更に配置され、前記第１容量用電極は、前記半導体層が延在して形成され、前記第２容量用電極は、前記走査線と同層で、かつほぼ平行に形成されてなることを特徴とする。また、前記走査線及び前記第２容量用電極は、前記ポリシリコン膜中に前記Ｐが拡散されて形成されることを特徴とする。このように、第１容量用電極をスイッチング素子を構成する半導体層を延在して形成し、第２容量用電極を、走査線と同層で、かつほぼ平行に形成することもできる。これにより、半導体層と第２容量用電極としての容量線とが絶縁膜を介することによって蓄積容量が形成される。また、走査線及び第２容量用電極として、表面が粗面化されたポリシリコン膜を用いることができる。
【００１６】
本発明の電気光学装置は、上述の電気光学装置の製造方法により製造されてなることを特徴とする。このような構成によれば、高精細化にも適用可能な画素開口率が高い電気光学装置を得ることができる。
【００１７】
本発明の他の電気光学装置は、基板上に、画素電極と、該画素電極に対応して絶縁膜を介して設けられた第１容量用電極と第２容量用電極とが配置された電気光学装置において、前記第１容量用電極または前記第２容量用電極の前記絶縁膜と接する面は、表面粗さＲａが０．２μｍ以上０．５μｍ以下となるように粗面化されていることを特徴とする。
【００１８】
本発明のこのような構成によれば、絶縁膜を介して第１容量用電極及び第２容量用電極が配置されて蓄積容量を形成する場合に、少なくとも一方の容量用電極に膜表面が粗面化された電極を用いることによって、容量用電極の絶縁膜と接する面が粗面化されていることにより、平坦面である場合と比較して蓄積容量形成時に関与する容量用電極の表面積を大きくとることができる。これにより、蓄積容量を増大させることができるという効果を有する。その結果、基板に占める容量用電極の面積が小さくても大きな蓄積容量を得ることができ、画素開口率が高い電気光学装置を得ることができる。ここで、表面粗さは、０．２μｍ以上０．５μｍ以下とすれば良い。０．２μｍ以上とすることにより、確実に蓄積容量を増大させることができ、０．５μｍ以下とすることにより確実に蓄積容量を増大することができる。
【００１９】
また、前記粗面化されている面を有する前記第１容量用電極または前記第２容量用電極は、多孔性の膜質を有することを特徴とする。このように、容量用電極として多孔性の膜質の電極を用いるがことができ、これにより表面が粗面化された電極が得られる。
【００２０】
また、前記粗面化されている面を有する前記第１容量用電極または前記第２容量用電極は、Ｐが拡散されたポリシリコン膜を用いることができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を、電気光学装置としての液晶装置を例にあげ、図面に基づいて説明する。
【００２２】
（電気光学装置の本実施形態における構造）
本発明による電気光学装置としての液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたスイッチング素子基板としてのＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２３】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に配設された複数の画素には、画素電極９aを制御するためのＴＦＴ３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００２４】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、図中右上がりの斜線で示した領域に夫々形成されておりバッファとして機能する導電層８０（以下、バリア層と称す。）を中継して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。これら走査線３ａ及び容量線３ｂは、例えばＶ族元素であるＰイオンが拡散導入されたポリシリコン層からなり、その表面は粗面化されている。
【００２５】
また、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００２６】
次に図３の断面図に示すように、液晶装置６２は、ＴＦＴアレイ基板６０と、これに対向配置される対向基板６１とを備えている。ＴＦＴアレイ基板６０の基板１０は、例えば石英基板かならり、対向基板６１の基板２０は、例えばガラス基板や石英基板からなる。
【００２７】
ＴＦＴアレイ基板６０では、基板１０上に画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。他方、対向基板６１には、例えばガラス基板２０上の全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２８】
そして、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板６０と対向基板６１との間には、基板周辺に矩形上に形成されたシール材（図示せず）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【００２９】
ＴＦＴアレイ基板６０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３０】
対向基板６１には、図３に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３を設けても良い。このため、対向基板６１の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００３１】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板６０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａ、第２遮光膜２４は、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板６０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板６０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００３２】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板６０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板６０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００３３】
また本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１容量用電極１ｆとし、これに対向する容量線３ｂの一部を第２容量用電極とし、ゲート絶縁膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２容量用電極と対向するバリア層８０の一部を第３容量用電極８０ｂとし、これらの電極間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体膜としても機能し、第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂが第１コンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。
【００３４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０を中継して接続されている。本実施形態ではデータ線６ａは、例えばＡｌ等の低抵抗属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、バリア層８０及び第２誘電体膜（第１層間絶縁膜）８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８ｂが各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、バリア層８０へのコンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０に電気的接続されており、更にバリア層８０を中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００３５】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００３６】
本実施形態において、容量線３ｂは、Ｐが拡散されたポリシリコン膜から形成され、その表面は例えば表面粗さＲａが０．２μｍとなるように粗面化されている。これにより、この粗面化された面にゲート絶縁膜２及び第１層間絶縁膜８１がそれぞれ接した状態となっている。本実施形態においては、容量線３ｂのゲート絶縁膜２と接する面が粗面化されているため、粗面化されていない場合と比較して、絶縁膜に接する面の表面積が増大されて、第１蓄積容量７０ａが約１．０２倍増大している。更に、本実施形態においては、容量線３ｂの第１層間絶縁膜８１と接する面も粗面化されているため、粗面化されていない場合と比べて第２蓄積容量７０ｂも増大される。この結果、これら第１及び第２蓄積容量７０ａ、７０ｂは並列接続されて蓄積容量が形成されるため、容量線３ｂの表面が粗面化されていない場合と比較して、全体で約２．０４倍、蓄積容量を増大させることができる。
【００３７】
このように、絶縁膜を介して２つの容量用電極を配置して蓄積容量を形成する構成において、２つの容量用電極の少なくとも一方の電極の絶縁膜を接する面を粗面化することによりその面の表面積が大きくなり、蓄積容量を増大することができる。したがって、基板に占める容量用電極の形成面積を変えることなく、従来と比較して蓄積容量を増大させることができる。更に、本実施形態においては、バリア層８０を設けることにより、第１蓄積容量７０ａと第２蓄積容量７０ｂとを積み上げた形で蓄積容量を形成することができ、更に高画素開口率を保持させつつ、蓄積容量を増大させることができる。
【００３８】
（電気光学装置の本実施形態の製造時に用いられる拡散炉の構成）
上述の容量線を構成する表面が粗面化されたポリシリコン層は、基板全面に成膜された表面が粗面化されたポリシリコン膜を所定の形状にパターニングして形成される。図８は、ポリシリコン中にＰを拡散すると同時にポリシリコン膜の表面を粗面化する時に用いられる拡散炉の一例を示す概略縦断面図である。図８では、横型の拡散炉の一例を示しているが、当然、縦型の拡散炉でも良い。粗面化されたポリシリコン膜は図示されるバッチ式の拡散炉５１により形成され、ＰＯＣｌ3の液体が拡散源として用いられてポリシリコン膜中にＰが拡散される。
【００３９】
図８に示すように、拡散炉５１には、石英管５８と、石英管５８中に配置され、複数のポリシリコン膜が形成された基板１０を所定の間隙をおいて収容する石英ボート５３とが設けられている。更に、石英管５８の周囲には、石英管５８を加熱するヒーター５２が設けられている。石英管５８の外には、液体の拡散源５６であるＰＯＣｌ3を収容する収容器５９、収容器５９内に収容されているＰＯＣｌ3中に図示しない供給源から窒素ガスを供給する第１供給管５５が設けられている。そして、収容器５９内で飽和蒸気圧まで溶解されたＰＯＣｌ3を石英管５８内へ供給するための第２供給管５４が更に設けられており、この第２供給管５４は、図示しない供給源から酸素ガスを石英管５８内に供給する酸素ガス供給管としても機能する。更に、石英管５８内のガスを図示しない排気手段により排気して、処理空間内を所定の減圧雰囲気に設定するための排気管５７が設けられている。
【００４０】
この拡散炉５１では、ＰＯＣｌ3のような液体の拡散源中に、窒素ガスを流すことで、拡散源が飽和蒸気圧まで溶解される。さらに、同時に酸素を流しておくことで、基板上のポリシリコン膜表面に、不純物を高濃度に含むガラス状態のリン酸化物（Ｐ2Ｏ5）が形成される。このリン酸化物が拡散源となって、ポリシリコン膜中にＰが拡散される。
【００４１】
（電気光学装置の本実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図４から図９を参照して説明する。尚、図４から図７は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。図８は走査線及び容量線を形成する際に用いる拡散炉の概略断面図、図９は粗面化されたポリシリコン膜の成膜方法を説明する図である。
【００４２】
先ず図４の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等の基板、ここでは石英基板からなる基板１０を用意する。はじめに、基板１０を、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板６０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板６０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００４３】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００４４】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ウエハボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【００４５】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約０．４〜０．６ｌ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００４６】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００４７】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1容量用電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００４８】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１容量用電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化薄膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化薄膜（ＨＴＯ膜）や窒化薄膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化薄膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜２を同時に形成する。この結果、第１容量用電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２（第1誘電体膜）の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００４９】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１容量用電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０12／ｃｍ2でドープして、第1容量用電極１ｆを低抵抗化しても良い。
【００５０】
次に、工程（９）に示すように、レジスト層５００を除去した後、表面が粗面化されたＰイオンが導入されたポリシリコン膜３を、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍの厚さに成膜する。このポリシリコン膜の詳細な成膜方法について図８及び図９を用いて以下に説明する。尚、図９は、半導体層が形成された領域を示す部分断面図である。
【００５１】
まず、図９（１）に示すように、レジスト層５００を除去した後、ゲート絶縁膜２上に減圧ＣＶＤ法などによりポリシリコン膜１００を堆積する。このポリシリコン膜１００が堆積された基板１０を、図８に示すように、複数枚所定の間隙をおいて石英ボート５３に収容させる。この石英ボート５３を予めヒーター５２により７００℃の温度まで加温された拡散炉５１の石英管５８内に挿入させる。石英ボート５３が挿入された後、石英管５７内を排気管５７により排気する。さらに第２供給管５４を用いて窒素ガスを石英管５７内へ供給すると同時に、ヒーター５２により処理空間内を９５０℃まで昇温させ、約１時間、基板温度が安定するまで放置する。この基板温度が安定されるまでの間に、ポリシリコン膜１００上に自然酸化膜が形成される場合があり、この自然酸化膜の膜厚は１０ｎｍ以下に抑えることが望ましい。１０ｎｍ以下の膜厚に抑えることにより、後工程におけるポリシリコン膜中へのＰの拡散を効率良く行うことができる。
【００５２】
次に、図８に示すように、液体の拡散源５６であるＰＯＣｌ3中に、図示しない窒素ガス供給源から第１供給管５５を介して窒素ガスを流すことで、拡散源５６を飽和蒸気圧まで溶解させる。この飽和蒸気圧まで溶解されたＰＯＣｌ3の供給と同時に、第２供給管５４を介して、窒素ガスと酸素ガスとが、それぞれ約７：１の流量比にて石英管５７内に約２０分供給される。この際、石英管５７内の温度は９５０℃に保持される。
【００５３】
これにより、図９（２）に示すように、基板１０上のポリシリコン膜１００の表面に不純物を高濃度に含むガラス状態のリン酸化物（Ｐ2Ｏ5）１０１が形成される。そして、このリン酸化物１０１が拡散源となって、ポリシリコン膜のＳｉと反応し、ポリシリコン膜中にＰが拡散され、図９（３）に示すように多孔質状のポリシリコン膜３が形成される。
【００５４】
次に図９（４）に示すように、ポリシリコン膜３上に残存しているリン酸化物（Ｐ2Ｏ5）１０１を無水ＨＦなどを用いたウエットエッチング法により除去する。これにより、表面が粗面化されたポリシリコン膜３が露出される。ポリシリコン膜３は、ゲート絶縁膜２と接する面及び露出面において、表面が粗面化された状態となっている。
【００５５】
粗面化されたポリシリコン膜３の形成後、図５の工程（１０）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、粗面化されたポリシリコン膜３を図２に示した如き所定パターンにエッチングして走査線３ａと共に容量線３ｂを形成する。
【００５６】
次に工程（１１）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００５７】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００５８】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板６０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコンで形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００５９】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びにゲート絶縁膜２（第１誘電体膜）上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化薄膜（ＨＴＯ膜）や窒化薄膜からなる第１層間絶縁膜８１を１０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積する。但し、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。第１層間絶縁膜８１の場合には、第２層間絶縁膜４の場合のように余り薄くするとデータ線６ａ及び走査線３ａ間の寄生容量が大きくなってしまうことはなく、またＴＦＴ３０におけるゲート絶縁膜２のように余り薄く構成するとトンネル効果等の特異現象が発生することもない。また、第１層間絶縁膜８１は、第２容量用電極３ｂと後に形成するバリア層８０の間で、第２誘電体膜として機能する。そして、第２誘電体膜８１を薄くする程、第２蓄積容量７０ｂは大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、ゲート絶縁膜２よりも薄い５０ｎｍ以下の厚みを持つ極薄い絶縁膜となるように第２誘電体膜８１を形成すると本実施形態の効果を増大させることができる。
【００６０】
次に工程（１４）に示すように、後に形成するバリア層８０と高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８ａを、例えば反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、より良好なコンタクトをとるためのテーパを付与する観点からも有効である。
【００６１】
次に工程（１５）に示すように、第１層間絶縁膜８１及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタ処理により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０’を形成する。５０ｎｍ程度の厚みがあれば、後に第２コンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０’上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜８０’は応力緩和のためにドープトポリシリコン膜等を用いても良い。
【００６２】
次に図６の工程（１６）に示すように、該形成された導電膜８０’上にフォトリソグラフィによりバリア層８０のパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して導電膜８０’に対しエッチングを行うことにより、第３容量用電極８０ａを含むバリア層８０を形成する。
【００６３】
この後、さらに第１層間絶縁膜８１及びバリア層８０を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化薄膜や酸化薄膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【００６４】
次に工程（１７）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔することができる。
【００６５】
次に、工程（１８）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００６６】
次に工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００６７】
次に図７の工程（２０）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化薄膜や酸化薄膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【００６８】
次に工程（２１）に示すように、画素電極９ａとバリア層８０とを電気的接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパ状にするためにウェットエッチングを用いても良い。
【００６９】
次に工程（２２）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００７０】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。これにより、ウエハ１０ａはＴＦＴアレイ基板６０が複数形成された状態となる。
【００７１】
他方、図３に示した対向基板６１については、ガラス基板２０等が先ず用意され、第２遮光膜２３及び額縁としての額縁遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜及び額縁遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板６０上で、データ線６ａ、バリア層８０、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板６１上の第２遮光膜２３を省くことができる。
【００７２】
その後、ガラス基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により配向膜２２（図３参照）が形成され、対向基板６１が製造される。
【００７３】
最後に、ＴＦＴアレイ基板６０と対向基板６１とは、配向膜１６及び２２が対面するようにシール材（図示せず）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて所定層厚の液晶層５０が形成され、液晶装置が得られる。
【００７４】
本実施形態では、容量線３ｂを構成するポリシリコン膜の形成方法において、ポリシリコン膜中へのＰの拡散時の処理温度を９５０℃としているが、８６０℃以上更に好ましくは９００℃以上とすれば良い。このような温度範囲下でＰの拡散を行うことにより、表面が粗面化されたポリシリコン膜を得ることができ、このようなポリシリコン膜を容量用電極として用いることにより大きな蓄積容量を得ることができる。
【００７５】
ここで、Ｐの拡散時の処理温度の違いによる蓄積容量の変化について図１０を用いて説明する。図１０の横軸は処理温度、縦軸は蓄積容量値を示す。また、図１０に記載される蓄積容量の測定値は、上述の液晶装置の構成のうちバリア層８０が形成されない構造をとった場合の液晶装置を用いて測定している。具体的には、第２層間絶縁膜４及び第３層間絶縁膜７にスルーホールを形成して、このスルーホールにより画素電極９ａと半導体層１ａとを接続した構造となっており、上述の第２蓄積容量７０ｂは形成されず、第１蓄積容量７０ａのみが形成される構造となっている。
【００７６】
図１０に示すように、処理温度を８６０℃以上とすることにより蓄積容量が、従来行われていた８５０℃の処理温度下で処理されて製造された液晶装置の蓄積容量と比較して、飛躍的に増大していることがわかる。また、処理温度を９００℃以上とすることにより、蓄積容量が更に増大していることがわかる。
【００７７】
このように、本発明においては、絶縁膜を介して２つの容量用電極を配置して蓄積容量を形成する構成において、２つの容量用電極の少なくとも一方の電極の絶縁膜を接する面を粗面化することによりその面の表面積が大きくなり、蓄積容量を増大することができる。したがって、画素開口率を変えずに、従来と比較して蓄積容量を増大させることができる。更に、本実施形態においては、バリア層８０を設けることにより、第１蓄積容量７０ａと第２蓄積容量７０ｂとを積み上げた形で蓄積容量を形成することができ、更に高画素開口率を保持させつつ、蓄積容量を増大させることができる。
【００７８】
また、本実施形態においては、半導体層１ａと画素電極９ａと接続の中継用電極としてバリア層８０を形成しているが、このバリア層８０を用いずに、第２層間絶縁膜４及び第３層間絶縁膜７にスルーホールを形成して、このスルーホールにより画素電極９ａと半導体層１ａとを接続することもできる。この場合、上述の第２蓄積容量７０ｂは形成されず、第１蓄積容量７０ａのみが形成される。このような複数の蓄積容量が積み重ねられない構造を取る場合においても、本発明のように容量用電極の表面を粗面化させることで、大きい蓄積容量を得ることができる。
【００７９】
また、本実施形態においては、第１容量用電極として、ＴＦＴの半導体層を延在して用いているが、ＴＦＴの半導体層の形成と別工程で第１容量用電極を形成しても良い。これにより、第１容量用電極として、粗面化されたポリシリコン膜を用いることができる。この場合、蓄積容量を形成する２つの容量用電極の両方が粗面化された表面をもつため、一方の容量用電極のみが粗面化された表面をもつ場合と比較して、より蓄積容量が増大される。
【００８０】
また、本実施形態において、第２容量用電極として容量線を用いたが、容量線を用いずに、例えば走査線を第２容量用電極として用いることもできる。
【図面の簡単な説明】
【図１】  電気光学装置の実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】  実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】  図２のＡ−Ａ’断面図である。
【図４】  実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】  実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】  実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図７】  実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図８】  ポリシリコン膜中へのＰ拡散に用いられる拡散炉の概略縦断面図である。
【図９】  実施形態における表面が粗面化されたポリシリコン膜の成膜方法を説明する図である。
【図１０】  Ｐ拡散時における処理温度と蓄積容量との関係を示す図である。
【符号の説明】
１…半導体層
１ｆ…第１容量用電極
２…ゲート絶縁膜
３…粗面化されたポリシリコン膜
３ａ…走査線
３ｂ…容量線（第２容量用電極）
９ａ…画素電極
１０…石英基板
３０…画素スイッチング用ＴＦＴ
５１…拡散炉
５２…ヒーター
５４…第２供給管
５５…第１供給管
５６…ＰＯＣｌ3
５９…収容器
６０…ＴＦＴアレイ基板
８０…バリア層
８１…第１層間絶縁膜
１００…ポリシリコン膜
１０１…リン酸化膜
【図１】
0003744293.tif 000002
【図２】
0003744293.tif 000003
【図３】
0003744293.tif 000004
【図４】
0003744293.tif 000005
【図５】
0003744293.tif 000006
【図６】
0003744293.tif 000007
【図７】
0003744293.tif 000008
【図８】
0003744293.tif 000009
【図９】
0003744293.tif 000010
【図１０】
0003744293.tif 000011