(57)【特許請求の範囲】
【請求項１】
第１の装置と第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とを備えるバス・コントローラにおいて、
前記第１の装置に供給される第１の電源と前記第２の装置に供給される第２の電源とを一つの共通電源配線を介して前記バス・コントローラに供給するようにしたこと
を特徴とするバス・コントローラ。
【請求項２】
データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とをワンチップ上に備えるバス・コントローラにおいて、
前記バス・コントローラは、第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続され、
前記第１の電源が前記第１の装置に供給されない場合に、前記第２の電源を前記バス・コントローラに供給する手段を備えること
を特徴とするバス・コントローラ。
【請求項３】
前記第２の電源は、該第２の電源のレベルを前記第１の電源のレベルと略同じにする回路を介して前記バス・コントローラに供給されること
を特徴とする請求項１又は請求項２に記載のバス・コントローラ。
【請求項４】
前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づいて、前記制御系回路部の動作を制御する回路を備えること
を特徴とする請求項１、請求項２又は請求項３に記載のバス・コントローラ。
【請求項５】
前記物理系回路部は、
前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づく情報を記憶する手段を備えること
を特徴とする請求項１、請求項２、請求項３又は請求項４に記載のバス・コントローラ。
【請求項６】
第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部を備えるバス・コントローラにおいて、
前記第１の装置に前記第１の電源が供給されない場合に、前記第２の電源を前記バス・コントローラに供給する手段と、
前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づいて、前記物理系回路部の動作を制御する回路と
を備えることを特徴とするバス・コントローラ。
【請求項７】
第１の装置と第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とを備えるバス・コントローラに電源を供給する電源供給方法において、
前記第１の装置に第１の電源が供給される場合には、共通電源配線を介して該第１の電源をバス・コントローラに供給し、
前記第１の装置に前記第１の電源が供給されていない場合には、前記共通電源配線を介して前記第２の装置に供給される第２の電源を前記バス・コントローラに供給すること
を特徴とする電源供給方法。
【請求項８】
前記第２の電源のレベルを前記第１の電源のレベルと略同じにして前記バス・コントローラに供給すること
を特徴とする請求項７に記載の電源供給方法。
【請求項９】
前記第１の装置に前記第１の電源が供給されているか否かの判定結果に基づいて、前記物理系回路部又は前記制御系回路部の動作を制御すること
を特徴とする請求項７又は請求項８に記載の電源供給方法。
【請求項１０】
第１の装置と第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とを備えるバス・コントローラと、
前記第１の装置に供給される第１の電源又は前記第２の装置に供給される第２の電源を前記バス・コントローラに供給する共通電源配線と、
前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づいて、前記物理系回路部又は前記制御系回路部の動作を制御する回路と
を備えることを特徴とするバス・コントローラの電源供給システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バス・システムに係り、詳しくはケーブル電源供給システムに関するものである。
【０００２】
近年、マルチメディアに対応して例えばパソコンに対してオーディオ・ビデオ機器、デジタルカメラ等の多数の周辺装置が接続できることが求められている。
そして、パソコンと各周辺装置との間、又は、各周辺装置間とでデータ転送が効率よく行われるインタフェースが望まれている。その１つとして、電源供給線と信号線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、自装置を介して一方の周辺装置からのデータを他の周辺装置にデータ転送することができるインタフェースが提案されている。特に、ＩＥＥＥ１３９４規格のインタフェースが注目されている。これらインタフェースに対応して、各装置が小型でかつ効率のよいデータ転送が可能なケーブル電源供給システムが求められている。
【０００３】
【従来の技術】
近年、パソコン、オーディオ・ビデオ機器、デジタルカメラ等の機器が出現し、その各種の機器を互いにケーブルにて接続し、各装置間でデータ転送を可能にすることによりさらなるマルチメディア化が図られている。そして、各装置間との間でデータ転送を行うためのインタフェースの１つとして、電源線とデータ線を備えたケーブルを各装置間に接続し、自装置のシステム電源がオフしていても、他の周辺装置からケーブルを介して電源が供給されるようにして自装置を介して一方の周辺機器からのデータを他の周辺機器にデータ転送することができるインタフェースが提案されている。
【０００４】
図５は、その各装置に設けられたケーブル電源供給システムを説明するためのシステム回路を示す。図５において、装置（説明の便宜上、パソコンとする。）は、２個のコネクタ５１，５２、システム電源回路５３、１チップよりなるホスト・コントローラＩＣ（以下、ホスト・コントローラという）５４、１チップよりなる制御系ＩＣ（以下、リンク層コントローラという）５５、１チップよりなる物理系ＩＣ（以下、物理層コントローラという）５６、２個のレギュレータ５７，５８、及び、ダイオード５９を備えている。
【０００５】
第１コネクタ５１は、第１ケーブル６１を介して図示しない周辺装置（例えばデジタルカメラとする）に接続され、第２コネクタ５２は第２ケーブル６２を介して図示しない周辺装置（例えばカラーページプリンタとする）に接続されている。ケーブル６１，６２は、６芯であって、プラス電源線、グランド電源線、４本の信号線とからなる。
【０００６】
そして、パソコンの電源が切られ、システム電源回路５３からシステム電源ＶＤＤsys が出力されていない状態で、デジタルカメラからデータが出力されると、該データはケーブル６１、第１コネクタ５１を介して物理層コントローラ５６に転送される。この時、物理層コントローラ５６は、第１ケーブル６１、第１コネクタ５１及びレギュレータ５８を介してデジタルカメラから（又は、第２ケーブル６２、第２コネクタ５２及びレギュレータ５８を介してカラーページプリンタから）ケーブル供給電源ＶＤＤcab が供給されている。つまり、システム電源回路５３からシステム電源ＶＤＤsys が出力されず、ホスト・コントローラ５４及びリンク層コントローラ５５が動作しないが、物理層コントローラ５６は、ケーブル６１，６２を介して他の周辺装置からケーブル供給電源ＶＤＤcab の供給を受けて動作可能になっている。
【０００７】
従って、物理層コントローラ５６は、動作し前記データを第２コネクタ５２及びケーブル６２を介してカラーページプリンタに転送することができる。
【０００８】
【発明が解決しようとする課題】
ところで、上記のようにケーブル６１，６２を使って他の周辺装置から電源が供給できるケーブル電源供給システムにおいては、リンク層コントローラ（制御系ＩＣ）５５と物理層コントローラ（物理系ＩＣ）５６は、それぞれ別々の半導体チップで構成されている。そして、両コントローラ５５，５６の間は、不定信号によって誤動作しないようにアイソレートする構成にしていた。つまり、リンク層コントローラ５５が電源ＶＤＤsys が供給されず非動作の状態において、何らかの原因で該コントローラ５５から物理層コントローラ５６に対して不定信号が出力された時、ケーブル供給電源ＶＤＤcab により動作可能な物理層コントローラ５６が該不定信号に応答して誤動作しないようにするためである。
【０００９】
しかしながら、２チップ、即ちリンク層コントローラ（制御系ＩＣ）５５と物理層コントローラ（物理系ＩＣ）５６をそれぞれ別々のチップ構成にすることにより、アイソレートする構成部分が増え、システムの部品点数が増え装置が全体的に大型化する問題があった。
【００１０】
そこで、リンク層コントローラ（制御系ＩＣ）５５と物理層コントローラ（物理系ＩＣ）５６を１つのチップで形成することが考えられる。しかしながら、図５に示すように、リンク層コントローラ（制御系ＩＣ）５５はシステム電源ＶＤＤsys にて動作し、物理層コントローラ（物理系ＩＣ）５６はケーブル供給電源ＶＤＤcab にて動作する。つまり、１つのチップで構成すると、そのチップ内には２系統の電源ＶＤＤsys ，ＶＤＤcab が供給されることになる。その結果、チップ内にはそれぞれの電源ＶＤＤsys ，ＶＤＤcab のための２種類の配線が必要となり、その配線のために回路設計及び配線設計が複雑になるとともにチップが大型化する問題が生ずる。
【００１１】
本発明の目的は、小型化に寄与することができるとともに、設計が容易で特別な製造方法を必要としない１チップ化が可能なコントローラをつくることができるバス・コントローラ、電源供給方法、及び、バス・コントローラの電源供給システムを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、第１の装置と第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とを備えるバス・コントローラにおいて、前記第１の装置に供給される第１の電源と前記第２の装置に供給される第２の電源とを一つの共通電源配線を介して前記バス・コントローラに供給するようにした。
【００１３】
請求項２に記載の発明は、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とをワンチップ上に備えるバス・コントローラにおいて、前記バス・コントローラは、第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続され、前記第１の電源が前記第１の装置に供給されない場合に、前記第２の電源を前記バス・コントローラに供給する手段を備えた。
【００１４】
請求項３に記載の発明は、請求項１又は請求項２に記載のバス・コントローラにおいて、前記第２の電源は、該第２の電源のレベルを前記第１の電源のレベルと略同じにする回路を介して前記バス・コントローラに供給されるようにした。
【００１５】
請求項４に記載の発明は、請求項１、請求項２又は請求項３に記載のバス・コントローラにおいて、前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づいて、前記制御系回路部の動作を制御する回路を備えた。
【００１６】
請求項５に記載の発明は、請求項１、請求項２、請求項３又は請求項４に記載のバス・コントローラにおいて、前記物理系回路部は、前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づく情報を記憶する手段を備えた。
【００１７】
請求項６に記載の発明は、第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部を備えるバス・コントローラにおいて、前記第１の装置に前記第１の電源が供給されない場合に、前記第２の電源を前記バス・コントローラに供給する手段と、前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づいて、前記物理系回路部の動作を制御する回路とを備えた。
【００１８】
請求項７に記載の発明は、第１の装置と第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とを備えるバス・コントローラに電源を供給する電源供給方法において、前記第１の装置に第１の電源が供給される場合には、共通電源配線を介して該第１の電源をバス・コントローラに供給し、前記第１の装置に前記第１の電源が供給されていない場合には、前記共通電源配線を介して前記第２の装置に供給される第２の電源を前記バス・コントローラに供給するようにした。
【００１９】
請求項８に記載の発明は、請求項７に記載の電源供給方法において、前記第２の電源のレベルを前記第１の電源のレベルと略同じにして前記バス・コントローラに供給するようにした。
【００２０】
請求項９に記載の発明は、請求項７又は請求項８に記載の電源供給方法において、前記第１の装置に前記第１の電源が供給されているか否かの判定結果に基づいて、前記物理系回路部又は前記制御系回路部の動作を制御するようにした。
【００２１】
請求項１０に記載の発明は、第１の装置と第２の装置との間に接続されるとともに、データの入出力を行なう物理系回路部と前記データの処理を行なう制御系回路部とを備えるバス・コントローラと、前記第１の装置に供給される第１の電源又は前記第２の装置に供給される第２の電源を前記バス・コントローラに供給する共通電源配線と、前記第１の装置に前記第１の電源が供給されているか否かを判定する判定回路の判定結果に基づいて、前記物理系回路部又は前記制御系回路部の動作を制御する回路とを備えた。
【００２４】
（作用）
請求項１に記載の発明によれば、第１の電源と第２の電源を一つの共通外部配線を介して前記動作電源としてバス・コントローラに供給するようにした。その結果、バス・コントローラに供給される動作電源は１系統となるため、例えば、制御系回路部と物理系回路部を１チップの半導体集積回路装置内に形成した場合、チップ内には１種類の電源線を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。
【００２５】
請求項２に記載の発明によれば、第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続されたバス・コントローラは、第１の電源が供給されない場合でも第２の電源が供給されるため、確実にデータの入出力とデータの処理が物理系回路部と制御系回路部にて行なわれる。
【００２６】
請求項３に記載の発明によれば、第２の電源は、第１の電源と略同じレベルにてバス・コントローラに供給される。従って、バス・コントローラ内に供給される電源は１系統となり、そのためチップ内には１種類の電源配線を形成すればよい。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップが小型になる。
【００２７】
請求項４に記載の発明によれば、第１の電源が第１の装置に供給されていない場合には制御系回路部の動作が制御されて実質非動作状態になり、不定信号に基づいて誤動作することはない。
【００２８】
請求項５に記載の発明によれば、物理系回路部は、第１の装置に第１の電源が供給されているか否かを判定する判定回路の判定結果に基づく情報を記憶する手段を備えているため、第１の装置動作していない状態で動作するため、例えば該第１の装置からの信号が入力される端子にノイズ等が混入しても、それにより誤動作することはない。
【００２９】
請求項６に記載の発明によれば、第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続されたバス・コントローラは、第１の電源が供給されない場合でも第２の電源が供給されるため、確実にデータの入出力とデータの処理が物理系回路部と制御系回路部にて行なわれる。更に、第１の電源が第１の装置に供給されていない場合には制御系回路部の動作が制御されて実質非動作状態になり、不定信号に基づいて誤動作することはない。
【００３０】
請求項７に記載の発明によれば、第１の電源が供給される第１の装置と第２の電源が供給される第２の装置との間に接続されたバス・コントローラは、第１の電源が供給されない場合でも第２の電源が供給されるため、確実にデータの入出力とデータの処理が物理系回路部と制御系回路部にて行なわれる。
【００３１】
請求項８に記載の発明によれば、第２の電源は、第１の電源と略同じレベルにてバス・コントローラに供給される。従って、バス・コントローラ内に供給される電源は１系統となり、そのためチップ内には１種類の電源配線を形成すればよい。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップが小型になる。
【００３２】
請求項９に記載の発明の発明によれば、第１の電源が第１の装置に供給されていない場合には制御系回路部の動作が制御されて実質非動作状態になり、不定信号に基づいて誤動作することはない。
【００３３】
請求項１０に記載の発明によれば、第１の電源と第２の電源を一つの共通外部配線を介して前記動作電源としてバス・コントローラに供給するようにした。その結果、バス・コントローラに供給される動作電源は１系統となるため、例えば、制御系回路部と物理系回路部を１チップの半導体集積回路装置内に形成した場合、チップ内には１種類の電源線を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。更に、第１の電源が第１の装置に供給されていない場合には物理系回路部又は制御系回路部の動作が制御されて実質非動作状態になり、不定信号に基づいて誤動作することはない。
【００３５】
【発明の実施の形態】
（第１実施形態）
図１はパーソナルコンピュータ（以下、パソコンという）に対して各種の周辺装置がケーブルを介して接続され互いにデータ転送を行うようにしたシステム構成を示す。
【００３６】
図１において、パソコン１は、第１ケーブル２ａを介して周辺装置としてのデジタルＶＴＲ３と接続されているとともに、第２ケーブル２ｂを介して周辺装置としてカラーページプリンタ４に接続されている。デジタルＶＴＲ３は周辺装置としてのデジタルカメラ５に対して第３ケーブル２ｃを介して接続されている。カラーページプリンタ４は周辺装置としてのデジタルビデオカメラ６に対して第４ケーブル２ｄを介して接続されている。
【００３７】
第１〜第４ケーブル２ａ〜２ｄは、互いにデータ転送を行うための信号線と、相手の装置にケーブル電源ＶＤＤcabbを供給するためのプラス電源線とグランド電源線を備えたケーブルである。そして、これら各ケーブル２ａ〜２ｄを介してそれぞれパソコン１と各周辺装置３〜６との間、又は、各周辺装置３〜６との間でデータ転送が可能となるとともにケーブル電源ＶＤＤcabbの供給を可能にする。
【００３８】
図２は、パソコン１内に設けたデータ転送のためのケーブル電源供給システム説明するための回路を示す。尚、この回路は、他の周辺装置３〜６内も同様な回路が備えられている。
【００３９】
パソコン１は、システム電源回路１１、マイクロプロセッサユニットよりなるホスト・コントローラＩＣ（以下、ホスト・コントローラという）１２、バス・コントローラＩＣ（以下、単にバス・コントローラという）１３、２個のレギュレータ１４，１５及び２個のコネクタ１６，１７を備えている。ホスト・コントローラ１２及びバス・コントローラ１３は、それぞれ１チップの半導体集積回路装置（ＬＳＩ）にて形成されている。
【００４０】
システム電源回路１１は、該パソコン１の電源スイッチがオンされた時、システム電源ＶＤＤsys を生成する。そして、このシステム電源ＶＤＤsys は、動作電源としてホストコントローラ１２に供給されるとともに、ダイオードＤ１を介して動作電源としてバス・コントローラ１３に供給される。
【００４１】
ホスト・コントローラ１２は、システム電源ＶＤＤsys が供給さている時のみ動作するようになっている。ホスト・コントローラ１２は、信号線を介してバス・コントローラ１３との間でデータ転送制御処理のための制御データの授受を行う。即ち、ホスト・コントローラ１２は、バス・コントローラ１３が取り込んだデータをどのように処理しパソコン１内に設けた図示しない内部装置のどの装置に転送させたり、又、内部装置で作成した転送データをバス・コントローラ１３を介して他の周辺装置３〜６に転送させるための処理を行わせるための制御データの授受をバス・コントローラ１３との間で行う。従って、システム電源ＶＤＤsys が供給されていない時、ホスト・コントローラ１２は、非動作状態にあるため、バス・コントローラ１３に対して上記した制御データを出力することはない。
【００４２】
バス・コントローラ１３は、内部回路として物理系ブロック回路部１３ａと制御系ブロック回路部１３ｂを備えている。物理系回路部としの物理系ブロック回路部１３ａは、第１コネクタ１６と第２コネクタ１７と接続されている。第１コネクタ１６は、第１ケーブル２ａを介して前記デジタルＶＴＲ３に接続されている。第２コネクタ１７は、第２ケーブル２ｂを介してカラーページプリンタ４に接続されている。
【００４３】
物理系ブロック回路部１３ａは、第１コネクタ１６及び第１ケーブル２ａを介してデジタルＶＴＲ３に設けたバス・コントローラから転送されてくる転送データを入力する。物理系ブロック回路部１３ａは、その入力した転送データを制御系ブロック回路部１３ｂに転送するとともに、第２コネクタ１７及び第２ケーブル２ｂを介してカラーページプリンタ４に設けたバス・コントローラに転送する。
【００４４】
又、物理系ブロック回路部１３ａは、第２コネクタ１７及び第２ケーブル２ｂを介してカラーページプリンタ４に設けたバス・コントローラから転送されてくる転送データを入力する。物理系ブロック回路部１３ａは、その入力した転送データを制御系ブロック回路部１３ｂに転送するとともに、第１コネクタ１６及び第１ケーブル２ａを介してデジタルＶＴＲ３に設けたバス・コントローラに転送する。
【００４５】
さらに、物理系ブロック回路部１３ａは、制御系ブロック回路部１３ｂから出力されてくる転送データを入力し、該転送データを第１及び第２コネクタ１６，１７に出力するようになっている。従って、制御ブロック回路部１３ｂから出力された転送データは、それぞれデジタルＶＴＲ３及びカラーページプリンタ４のバス・コントローラに転送されることになる。
【００４６】
制御系回路としての制御系ブロック回路部１３ｂは、ホスト・コントローラ１２との間で制御データの授受を行う回路部であって、物理系ブロック回路部１３ａから入力した転送データが自装置のために転送されたデータかを解析する。そして、自装置のためのデータであると、制御系ブロック回路部１３ｂは、ホスト・コントローラ１２からの制御データに基づいてパソコン１内に設けた所定の内部装置に転送させるようになっている。
【００４７】
又、制御系ブロック回路部１３ｂは、ホスト・コントローラ１２からの制御データに基づいてパソコン１内に設けた図示しない内部装置で作成した転送データに転送先データ等を含むヘッダー部を付加、即ち転送データに転送先等を指定した所定のフォーマットにして物理系ブロック回路部１３ａに出力するようになっている。
【００４８】
物理系及び制御系ブロック回路部１３ａ，１３ｂを備えたバス・コントローラ１３は、動作電源としてシステム電源ＶＤＤsys を第１ダイオードＤ１を介して入力するとともに、動作電源としてケーブル供給電源ＶＤＤcab を第２ダイオードＤ２を介して入力する。つまり、第２ダイオードＤ２のアノードは第１レギュレータ１４を介して第１及び第２コネクタ１６，１７に接続されている。各コネクタ１６，１７は、第１レギュレータ１４と各ケーブル２ａ，２ｂのプラス電源線と接続させる。従って、デジタルＶＴＲ３又はカラーページプリンタ４から供給されるケーブル電源ＶＤＤcabbが第１レギュレータ１４に入力されることになる。又、各コネクタ１６，１７は、システム電源回路１１のアース端子と各ケープル２ａ，２ｂのグランド電源線と接続させている。
【００４９】
第１レギュレータ１４は、ケーブル電源ＶＤＤcabbを入力し、ケーブル電源ＶＤＤcabbをシステム電源ＶＤＤsys のレベルまで降圧して第２ダイオードＤ２を介してケーブル供給電源ＶＤＤcab としてバス・コントローラ１３に供給するようになっている。詳述すると、第１及び第２ダイオードＤ１，Ｄ２のカソード端子は互いに接続され、その両カソード端子を接続した共通外部配線としての共通配線Ｌ１がバス・コントローラ１３のプラス外部電源入力端子に接続されている。
【００５０】
従って、バス・コントローラ１３内に供給される電源は１系統となり、そのためのチップ内に形成されるプラス電源線Ｌ２は１種類となる。又、バス・コントローラ１３内に形成されたグランド配線Ｌ３も１種類でよく、該グランド配線Ｌ３はシステム電源回路１１のアース端子に接続されようになっている。
【００５１】
その結果、システム電源ＶＤＤsys が供給されていな状態にあっても、即ちパソコン１の電源スイッチが投入されていない状態であっても、バス・コントローラ１３は、デジタルＶＴＲ３又はカラーページプリンタ４から供給されるケーブル電源ＶＤＤcabbに基づいて動作状態に保たれ、例えばデジタルＶＴＲ３とカラーページ４間のデータ転送を可能する。
【００５２】
又、システム電源回路１１のシステム電源ＶＤＤsys は、第２レギュレータ１５にて昇圧された後、第３ダイオードＤ３を介してケーブル電源ＶＤＤcabbとしてコネクタ１６，１７に供給するようになっている。従って、該パソコン１から各ケーブル２ａ，２ｂを介してケーブル電源ＶＤＤcabbを各デジタルＶＴＲ３、カラーページプリンタ４、デジタルカメラ６、及び、デジタルビデオカメラ７に設けたバス・コントローラに供給されるようになっている。
【００５３】
又、パソコン１には判定回路２０が備えられているとともに、バス・コントローラ１３内にはゲート回路１３ｃが備えられている。
判定回路２０は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタよりなるインバータ２１と２個の抵抗２２，２３とから構成されている。インバータ２１は、そのＰチャネルＭＯＳトランジスタのソース端子が前記共通配線Ｌ１に接続され、ＮチャネルＭＯＳトランジスタのソース端子がシステム電源回路１１のアース端子に接続されている。インバータ２１の入力端子は、抵抗２２を介してシステム電源回路１１のプラス端子に接続されシステム電源ＶＤＤsys を入力する。又、インバータ２１の入力端子は抵抗２３を介してシステム電源回路１１のアース端子に接続されている。
【００５４】
従って、インバータ１１は、システム電源回路１１からシステム電源ＶＤＤsys を出力している時、低電位（Ｌレベル）の判定信号ＳＧ１を出力する。又、インバータ１１は、システム電源回路１１からシステム電源ＶＤＤsys が出力されていない時（但し、ケーブル供給電源ＶＤＤcab は供給されている）、高電位（Ｈレベル）の判定信号ＳＧ１を出力する。
【００５５】
つまり、判定回路２０は、パソコン１の電源スイッチが切られている時には（即ち、ホスト・コントローラ１２が非動作の時には）、Ｈレベルの判定信号ＳＧ１を出力する。又、判定回路２０は、パソコン１の電源スイッチが投入されている時には（即ち、ホスト・コントローラ１２が動作状態にある時には）、Ｌレベルの判定信号ＳＧ１を出力する。この判定信号ＳＧ１は、バス・コントローラ１３内に形成したゲート回路１３ｃに出力される。
【００５６】
ゲート回路１３ｃは、バッファ回路２５、ＮチャネルＭＯＳトランジスタ２６及びプルダウン抵抗２７とから構成されている。本実施形態では、図２においてゲート回路１３ｃを１つだけ示したが、前記ホスト・コントローラ１２から出力される制御データを制御系ブロック回路部１３ｂが入力する複数の信号線Ｌ４の数だけ設けられている。
【００５７】
バッファ回路２５は、信号線Ｌ４に接続され、ホスト・コントローラ１２の制御データを制御系ブロック回路部１３ｂに出力する。ＮチャネルＭＯＳトランジスタ２６は、そのドレイン端子がバッファ回路２５の入力端子に接続され、ソース端子がプルダウン抵抗２７を介してシステム電源回路１１のアース端子に接続されている。そして、ＮチャネルＭＯＳトランジスタ２６のゲート端子は、前記判定回路２０からの判定信号ＳＧ１を入力する。
【００５８】
従って、判定信号ＳＧ１がＬレベルの時（ホスト・コントローラ１２が動作状態にある時）、ＮチャネルＭＯＳトランジスタ２６はオフする。その結果、ホスト・コントローラ１２から出力される制御データは、そのままバッファ回路２５を介して制御系ブロック回路部１３ｂに入力される。一方、判定信号ＳＧ１がＨレベルの時（ホスト・コントローラ１２が非動作状態にある時）、ＮチャネルＭＯＳトランジスタ２６はオンする。従って、バッファ回路２５の入力端子のレベルは該トランジスタ２６のオンに基づいてＬベルに保持される。その結果、ホスト・コントローラ１２から何らの原因で不定信号が発生しても、該不定信号はバッファ回路２５を介して制御系ブロック回路部１３ｂに入力されることはない。
【００５９】
次に、上記のように構成した、ケーブル供給電源システムの作用について説明する。
１．システム電源ＶＤＤsys が出力されている時
ホスト・コントローラ１２及びバス・コントローラ１３は、システム電源回路１１からのシステム電源ＶＤＤsys が供給され、該電源ＶＤＤsys の供給に基づいて動作状態になっている。又、Ｌレベルの判定信号ＳＧ１が判定回路２０からゲート回路１３ｃに出力されていることから、ゲート回路１３ｃは、ホスト・コントローラ１２からバス・コントローラ１３の制御系ブロック回路部１３ｂに出力する制御データをそのまま出力する。
【００６０】
従って、制御系ブロック回路部１３ｂは、該制御データに基づいて物理系ブロック回路部１３ａから入力した転送データが自装置のために転送されたデータかを解析してパソコン１内に設けた所定の内部装置に転送させたり、パソコン１内に設けた内部装置で作成した転送データに転送先等を指定した所定のフォーマットにして物理系ブロック回路部１３ａに出力したりする。
【００６１】
一方、物理系ブロック回路部１３ａは、制御系ブロック回路部１３ｂから出力された転送データを第１及び第２コネクタ１６，１７及び第１及び第２ケーブル２ａ，２ｂを介してそれぞれデジタルＶＴＲ３及びカラーページプリンタ４のバス・コントローラに転送する。
又、物理系ブロック回路部１３ａはデジタルＶＴＲ３のバス・コントローラから転送されてくる転送データを入力し制御系ブロック回路部１３ｂに転送するとともに、カラーページプリンタ４のバス・コントローラに転送する。
【００６２】
さらに、物理系ブロック回路部１３ａはカラーページプリンタ４のバス・コントローラから転送されてくる転送データを入力し制御系ブロック回路部１３ｂに転送するとともに、デジタルＶＴＲ３のバス・コントローラに転送する。
【００６３】
２．システム電源ＶＤＤsys が出力されない状態で、ケーブル供給電源ＶＤＤcab が供給されている時
ホスト・コントローラ１２は、システム電源回路１１からのシステム電源ＶＤＤsys が供給されないため、非動作状態になっている。反対に、バス・コントローラ１３は、ケーブル供給電源ＶＤＤcab が供給され、該電源ＶＤＤcab の供給に基づいて動作状態になっている。又、Ｈレベルの判定信号ＳＧ１が判定回路２０からゲート回路１３ｃに出力されていることから、バッファ回路２５の入力端子のレベルは常にＬベルに保持される。
【００６４】
従って、ホスト・コントローラ１２から何らの原因で不定信号が発生しても、該不定信号はバッファ回路２５を介して制御系ブロック回路部１３ｂに入力されることはない。その結果、実質的に制御系ブロック回路部１３ｂは非動作状態になるため、制御系ブロック回路部１３ｂは不定信号に基づく誤動作することがなく、ひいては物理系ブロック回路部１３ａを誤動作させることもない。
【００６５】
又、バス・コントローラ１３のみ動作状態にあるため、物理系ブロック回路部１３ａはデジタルＶＴＲ３のバス・コントローラから転送されてくる転送データを入力しカラーページプリンタ４のバス・コントローラに転送する。又、物理系ブロック回路部１３ａはカラーページプリンタ４のバス・コントローラから転送されてくる転送データを入力しデジタルＶＴＲ３のバス・コントローラに転送する。
【００６６】
次に、上記のように構成したケーブル電源供給システムの特徴を以下に述べる。
（１）本実施形態では、システム電源ＶＤＤsys が出力されない状態でも、ケーブル供給電源ＶＤＤcab が供給されている時には、ホスト・コントローラ１２は非動作状態になっていてもバス・コントローラ１３は動作状態になっている。
【００６７】
従って、バス・コントローラ１３、即ち、物理系ブロック回路部１３ａは、デジタルＶＴＲ３のバス・コントローラから転送されくる転送データをカラーページプリンタ４に転送するとともに、カラーページプリンタ４から転送されてくる転送データをデジタルＶＴＲ３のバス・コントローラに転送することができる。
【００６８】
（２）本実施形態ではホスト・コントローラ１２が非動作状態でバス・コントローラ１３が動作状態にあるとき、判定回路２０はＨレベルの判定信号ＳＧ１をゲート回路１３ｃに出力してバッファ回路２５の入力端子のレベルを常にＬレベルの状態に保持させている。そして、ホスト・コントローラ１２から何らの原因で不定信号が発生しても、該不定信号はバッファ回路２５を介して制御系ブロック回路部１３ｂに入力されないようにしている。
【００６９】
従って、バス・コントローラ１２の制御系ブロック回路部１３ｂは実質非動作状態になり、不定信号に基づいて物理系ブロック回路部１３ａを誤動作させることはない。
【００７０】
（３）本実施形態は、第１ダイオードＤ１及び第２ダイオードＤ２の両カソード端子を共通配線Ｌ１に接続し、その共通配線Ｌ１の他端は、１チップのバス・コントローラ１３の外部電源入力端子に接続した。そして、第１ダイオードＤ１からはシステム電源ＶＤＤsys が、第２ダイオードＤ２からは第１レギュレータ１４にて該システム電源ＶＤＤsys の電圧レベルに降圧されたケーブル供給電源ＶＤＤcab がバス・コントローラ１３に動作電源として入力される。即ち、システム電源ＶＤＤsys とケーブル供給電源ＶＤＤcab の２種類の電源系統が１つの電源系統となってバス・コントローラ１３に供給されるようにした。
【００７１】
従って、バス・コントローラ１３内に供給される電源は１系統となり、そのためチップ内には１種類のプラス電源線Ｌ２とグランド配線Ｌ３を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。
【００７２】
（第２実施形態）
次に、本発明をシリアルインタフェースの一つであるＩＥＥＥ１３９４に準拠したケーブル電源供給システムに具体化した実施形態を図３に従って説明する。尚、説明の便宜上、本実施形態の各周辺装置との間の構成は第１実施形態で説明した図１に示すシステム構成と同じとする。
【００７３】
図３は、パソコン１内に設けたデータ転送のためのケーブル電源供給システム説明するための回路を示す。尚、本実施形態では、第１実施形態と相違する点は第１〜第４ケーブル２ａ〜２ｄがＩＥＥＥ１３９４に準拠したケーブルであることと、前記バス・コントローラ１３がＩＥＥＥ１３９４用バス・コントローラ３１となっている点である。
【００７４】
本実施形態では、第１〜第４ケーブル２ａ〜２ｄは、６芯であってプラス電源線、グランド電源線、４本の信号線とから構成されている。従って、本実施形態のコネクタ１６，１７も６ピンで構成されている。
【００７５】
一方、ＩＥＥＥ１３９４用バス・コントローラ３１は、１チップの半導体集積回路装置（ＬＳＩ）よりなり、第１ダイオードＤ１及び第２ダイオードＤ２の両カソード端子が接続された共通配線Ｌ１に接続されているとともに、システム電源回路１１のアース端子に接続されている。ＩＥＥＥ１３９４用バス・コントローラ３１は、第１ダイオードＤ１からはシステム電源ＶＤＤsys が、第２ダイオードＤ２からは第１レギュレータ１４にて該システム電源ＶＤＤsys の電圧レベルに降圧されたケーブル供給電源ＶＤＤcab が動作電源として入力されるようになっている。
【００７６】
ＩＥＥＥ１３９４用バス・コントローラ３１は、該コントロール３１内には物理系回路としての物理層ブロック回路部３１ａと制御系回路部としてのリンク層ブロック回路部３１ｂを備えている。両ブロック回路部３１ａ，３１ｂには、判定回路２０からの判定信号ＳＧ１が入力されるようになっている。
【００７７】
物理層ブロック回路部３１ａは、リピート機能を備えている。即ち、物理層ブロック回路部３１ａは第１コネクタ１６及び第２コネクタ１７と接続されている。そして、物理系ブロック回路部３１ａは、第１コネクタ１６及び第１ケーブル２ａを介してデジタルＶＴＲ３から転送されてくる転送データを入力し、その入力した転送データをリンク層ブロック回路部３１ｂに転送するとともに、第２コネクタ１７及び第２ケーブル２ｂを介して反対側の周辺装置であるカラーページプリンタ４に転送する。
【００７８】
又、物理層ブロック回路部３１ａは、第２コネクタ１７及び第２ケーブル２ｂを介してカラーページプリンタ４から転送されてくる転送データを入力し、その入力した転送データをリンク層ブロック回路部３１ｂに転送するとともに、第１コネクタ１６及び第１ケーブル２ａを介してデジタルＶＴＲ３に転送する。
【００７９】
さらに、物理層ブロック回路部３１ａは、リンク層ブロック回路部３１ｂから出力されてくる転送データを入力し、該転送データを第１及び第２コネクタ１６，１７に出力するようになっている。従って、リンク層ブロック回路部３１ｂから出力された転送データは、それぞれデジタルＶＴＲ３及びカラーページプリンタ４のバス・コントローラに転送されることになる。
【００８０】
又、物理層ブロック回路部３１ａには、セルフ−ＩＤパケット設定レジスタ（以下、設定レジスタという）３２を備えている。設定レジスタ３２には、例えば、転送能力である転送レート等の自装置の各種機能を示すためデータ（セルフＩＤ）が記憶されている。そして、物理層ブロック回路部３１ａは、システム電源ＶＤＤsys の投入時、即ち判定信号ＳＧ１のＨレベルへの立ち上がりに応答し、トポロジの設定を行いその際に各周辺装置に対して設定レジスタ３２に設定したセルフＩＤを転送するようになっている。
【００８１】
さらに、該設定レジスタ３２には、リンク層ブロック回路部３１ｂが動作中か否かを示すリンク・アクティブ記憶領域を有している。そして、物理層ブロック回路部３１ａは、前記判定回路２０からＨレベル（システム電源ＶＤＤsys が出力されていない内容）の判定信号ＳＧ１を入力すると、その内容のデータを該設定レジスタ３２のリンク・アクティブ記憶領域に書き込む。そして、その内容に基づいて物理層ブロック回路部３１ａはリンク層ブロック回路部３１ｂが動作していない前提で各種の動作を行う。反対に、物理層ブロック回路部３１ａは、前記判定回路２０からＬレベル（システム電源ＶＤＤsys が出力されている内容）の判定信号ＳＧ１を入力すると、その内容のデータを該設定レジスタ３２のリンク・アクティブ記憶領域に書き込む。そして、その内容に基づいて物理層ブロック回路部３１ａはリンク層ブロック回路部３１ｂが動作してる前提で各種の動作を行う。尚、このリンク・アクティブ記憶領域に書き込まれたデータは、セルフＩＤの１つとしてトポロジの設定の際に各周辺装置に対して転送されるようになっている。
【００８２】
さらに又、設定レジスタ３２には、物理層ブロック回路部３１ａがシステム電源ＶＤＤsys にて動作しているのか、ケーブル供給電源ＶＤＤcab にて動作しているかを示すパワー・クラス記憶領域を有している。そして、物理層ブロック回路部３１ａは、前記判定回路２０からＨレベル（システム電源ＶＤＤsys が出力されていない内容）の判定信号ＳＧ１を入力すると、ケーブル供給電源ＶＤＤcab にて動作している内容のデータを設定レジスタ３２のパワー・クラス記憶領域に書き込む。反対に、物理層ブロック回路部３１ａは、前記判定回路２０からＬレベル（システム電源ＶＤＤsys が出力されている内容）の判定信号ＳＧ１を入力すると、システム電源ＶＤＤsys にて動作している内容のデータを設定レジスタ３２のパワー・クラス記憶領域に書き込む。そして、このパワー・クラス記憶領域に書き込まれたデータは、セルフＩＤの１つとしてトポロジの設定の際に各周辺装置に対して転送されるようになっている。
【００８３】
さらに、物理層ブロック回路部３１ａは、判定信号ＳＧ１が切り換わる毎にどちらの電源に切り換わったかを示すためのリセットデータを各コネクタ１６，１７を介してデジタルＶＴＲ３、カラーページプリンタ４に出力するようになっている。
【００８４】
リンク層ブロック回路部３１ｂは、ホスト・コントローラ１２との間で制御データの授受を行う回路部であって、物理層ブロック回路部３１ａから入力した転送データが自装置のために転送されたデータかを解析する。そして、自装置のためのデータであると、リンク層ブロック回路部３１ｂは、ホスト・コントローラ１２からの制御データに基づいてパソコン１内に設けた所定の内部装置に転送させるようになっている。又、リンク層ブロック回路部３１ｂは、ホスト・コントローラ１２からの制御データに基づいてパソコン１内に設けた図示しない内部装置で作成した転送データに転送先データ等を含むヘッダー部を付加、即ち転送データに転送先等を指定した所定のフォーマットにして物理層ブロック回路部３１ａに出力するようになっている。
【００８５】
又、リンク層ブロック回路部３１ｂは、前記判定回路２０からＨレベル（システム電源ＶＤＤsys が出力されていない内容）の判定信号ＳＧ１を入力すると、ケーブル供給電源ＶＤＤcab に基づいて動作可能な状態であっても自身の動作を停止する停止モードになる。その結果、この停止モードにおいて、何らかの原因でホスト・コントローラ１２から不定信号が入力しても、リンク層ブロック回路部３１ｂはこの不定信号に応答して誤動作することはない。反対に、リンク層ブロック回路部３１ｂは、前記判定回路２０からＬレベル（システム電源ＶＤＤsys が出力されてる内容）の判定信号ＳＧ１を入力すると、通常の動作モードとなり各種の動作を行うようになっている。
【００８６】
次に、上記のように構成した、ケーブル供給電源システムの作用について説明する。
１．システム電源ＶＤＤsys が出力されている時
ホスト・コントローラ１２及びバス・コントローラ３１は、システム電源回路１１からのシステム電源ＶＤＤsys が供給され、該電源ＶＤＤsys の供給に基づいて動作状態になっている。そして、Ｌレベルの判定信号ＳＧ１が判定回路２０から出力されていることから、リンク層ブロック回路部３１ｂは、ホスト・コントローラ１２からの制御データに基づいて物理層ブロック回路部３１ａから入力した転送データが自装置のために転送されたデータかを解析してパソコン１内に設けた所定の内部装置に転送させたり、パソコン１内に設けた内部装置で作成した転送データに転送先を指定した所定のフォーマットにして物理層ブロック回路部３１ａに出力したりする。
【００８７】
一方、物理系ブロック回路部１３ａは、制御系ブロック回路部１３ｂから出力された転送データを第１及び第２コネクタ１６，１７及び第１及び第２ケーブル２ａ，２ｂを介してそれぞれデジタルＶＴＲ３及びカラーページプリンタ４に転送する。又、物理層ブロック回路部３１ａはデジタルＶＴＲ３のバス・コントローラから転送されてくる転送データを入力し制御系ブロック回路部１３ｂに転送するとともに、カラーページプリンタ４のバス・コントローラに転送する。
【００８８】
さらに、物理層ブロック回路部３１ａはカラーページプリンタ４のバス・コントローラから転送されてくる転送データを入力しリンク層ブロック回路部３１ｂに転送するとともに、デジタルＶＴＲ３のバス・コントローラに転送する。
【００８９】
２．システム電源ＶＤＤsys が出力されない状態で、ケーブル供給電源ＶＤＤcab が供給されている時
ホスト・コントローラ１２は、システム電源回路１１からのシステム電源ＶＤＤsys が供給されないため、非動作状態になっている。反対に、バス・コントローラ３１は、ケーブル供給電源ＶＤＤcab が供給され、該電源ＶＤＤcab の供給に基づいて動作状態になっている。そして、Ｈレベルの判定信号ＳＧ１が判定回路２０から出力されていることから、リンク層ブロック回路部３１ｂは停止モードになり、何らかの原因でホスト・コントローラ１２から不定信号が入力されても、リンク層ブロック回路部３１ｂはこの不定信号に応答して誤動作することはない。
【００９０】
一方、物理層ブロック回路部３１ａは、その内容のデータを該設定レジスタのリンク・アクティブ記憶領域に書き込れるため、その内容に基づいてリンク層ブロック回路部３１ｂが動作していない前提で各種の動作を行う。従って、リンク層ブロック回路部３１ｂの誤動作にもとづく物理層ブロック回路３１ａの誤動作は生じない。
【００９１】
又、物理層ブロック回路部３１ａのみ動作状態にあるため、物理層ブロック回路部３１ａはデジタルＶＴＲ３のバス・コントローラから転送されてくる転送データを入力しカラーページプリンタ４に転送する。又、物理層ブロック回路部３１ａはカラーページプリンタ４から転送されてくる転送データを入力しデジタルＶＴＲ３のバス・コントローラに転送する。
【００９２】
次に、上記のように構成したケーブル電源供給システムの特徴を以下に述べる。
（１）本実施形態では、システム電源ＶＤＤsys が出力されない状態でも、ケーブル供給電源ＶＤＤcab が供給されている時には、ホスト・コントローラ１２は非動作状態になっていてもバス・コントローラ３１の物理層ブロック回路部３１ａは動作状態になっている。
【００９３】
従って、物理層ブロック回路部３１ａは、デジタルＶＴＲ３のバス・コントローラから転送されくる転送データをカラーページプリンタ４に転送するとともに、カラーページプリンタ４から転送されてくる転送データをデジタルＶＴＲ３のバス・コントローラに転送することができる。
【００９４】
（２）本実施形態ではホスト・コントローラ１２が非動作状態でバス・コントローラ３１が動作状態にあるとき、判定回路２０はＨレベルの判定信号ＳＧ１に基づいてリンク層ブロック回路部３１ｂを停止モードにしている。そして、ホスト・コントローラ１２から何らの原因で不定信号が発生しても、該不定信号にリンク層ブロック回路部３１ｂが応答しないようにしている。
【００９５】
従って、リンク層ブロック回路部３１ｂは実質非動作状態になり、不定信号に基づいて物理層ブロック回路部３１ｂを誤動作させることはない。
（３）本実施形態では、物理層ブロック回路部３１ａは、Ｈレベルの判定信号ＳＧ１に基づいてリンク層ブロック回路部３１ｂを停止モードであることを設定レジスタ３２のリンク・アクティブ記憶領域に書き込れるため、その内容に基づいてリンク層ブロック回路部３１ｂが動作していない前提で各種の動作を行う。従って、何らかの原因でリンク層ブロック回路部３１ｂが誤動作しても物理層ブロック回路３１ａはこれに応答して誤動作することはない。
【００９６】
（４）本実施形態は、前記第１実施形態と同様にシステム電源ＶＤＤsys とケーブル供給電源ＶＤＤcab の２種類の電源系統が１つの電源系統となってバス・コントローラ３１に供給されるようにした。
【００９７】
従って、バス・コントローラ３１内に供給される電源は１系統となり、そのためチップ内には１種類のプラス電源線とグランド配線を形成すればよくなる。その結果、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計が簡単になるとともにチップを小型化することができる。
【００９８】
尚、発明の実施の形態は上記実施形態に限定されるものではなく以下のように実施してもよい。
○第１実施形態では、１チップのバス・コントローラ１３の中に物理系ブロック回路部１３ａと制御系ブロック回路部１３ｂをそれぞれ形成したが、図４に示すように、物理系ブロック回路部１３ａに相当する物理系コントローラ４１と、制御系ブロック回路部１３ｂに相当する制御系コントローラ４２とをそれぞれ別々の１チップの半導体集積回路装置に形成する。制御系コントローラ４２は、システム電源ＶＤＤsys のみにて動作するようにする。そして、物理系コントローラ４１は、システム電源ＶＤＤsys とケーブル供給電源ＶＤＤcab の２種類の電源系統が１つの電源系統となって供給されるようにする。
【００９９】
さらに、物理系コントローラ４１は第１実施形態で示したと同様な回路構成のゲート回路４１ｂを備える。ゲート回路４１ｂは、バッファ回路４３、ＮチャネルＭＯＳトランジスタ４４及びプルダウン抵抗４５とから構成されている。この場合、図４においてゲート回路４１ｂを１つだけ示したが、前記制御系コントローラ４２から出力される各種データを物理系コントローラ４１が入力する複数の信号線Ｌ５の数だけ設けられている。そして、ＭＯＳトランジスタ４４のゲート端子に判定回路２０からの判定信号ＳＧ１が入力される。
【０１００】
従って、この場合においても、ホスト・コントローラ１２及び制御系コントローラ４２が非動作状態で物理系コントローラ４１が動作状態にあるとき、判定回路２０はＨレベルの判定信号ＳＧ１をゲート回路４１ｂに出力してバッファ回路４３の入力端子のレベルを常にＬレベルの状態に保持させている。そして、制御系コントローラ４２から何らの原因で不定信号が発生しても、該不定信号はバッファ回路４３を介して物理系コントローラ４１の内部回路部４１ａに入力されないようにしている。従って、物理系コントローラ４１は不定信号に基づいて誤動作することはない。
【０１０１】
しかも、制御系コントローラ４２と物理系コントローラ４１との間において、従来のようにアイソレートするための構成部品を必要としない。従って、従来の２チップ構成に比べて装置全体を小型化することができる。
【０１０２】
○図２及び図４に示すゲート回路１３ｃ，４１ｂは、それぞれコントローラ１３，４１内に形成したが、これを別の半導体チップに形成して実施してもよい。この場合、判定回路２０と同一の半導体チップにて形成してもよい。
【０１０３】
○図２、図３及び図４に示す判定回路２０をそれぞれコントローラ１３，３１，４１内に形成して実施してもよい。
○図２において、ゲート回路１３ｃを制御系ブロック回路部１３ｂと物理系ブロック回路部１３ａとの間にも設けて実施してもよい。
【０１０４】
【発明の効果】
請求項１に記載の発明によれば、バス・コントローラに供給される動作電源を１系統にすることができるため、例えば、制御系回路部と物理系回路部を１チップの半導体集積回路装置内に形成した場合、チップ内には１種類の電源線を形成すればよく、複数の各電源系統のための配線をチップ内に形成しない分だけ配線のための回路設計及び配線設計が簡単になるとともに小型のチップを提供することができる。
【０１０５】
請求項２に記載の発明によれば、バス・コントローラは、第１の電源が供給されない場合でも第２の電源が供給されるため、確実にデータの入出力とデータの処理が物理系回路部と制御系回路部にて行うことができる。
【０１０６】
請求項３に記載の発明によれば、第２の電源は、第１の電源と略同じレベルにてバス・コントローラに供給されるため、チップ内には１種類の電源配線を形成すればよく、各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計を簡単に行うことができるとともに小型のチップを提供することができる。
【０１０７】
請求項４に記載の発明によれば、制御系回路部の動作が制御されるため、不定信号に基づく誤動作を防ぐことができる。
【０１０８】
請求項５に記載の発明によれば、物理系回路部には第１の装置に第１の電源が供給されているか否かを判定する判定回路の判定結果に基づく情報が記憶され、該情報に基づき動作するため、第１の装置動作していない状態で該第１の装置からの信号が入力される端子にノイズ等が混入しても、それによる誤動作を防止することができる。
【０１０９】
請求項６に記載の発明によれば、バス・コントローラは、第１の電源が供給されない場合でも第２の電源が供給されるため、確実にデータの入出力とデータの処理が物理系回路部と制御系回路部にて行うことができるとともに、制御系回路部の動作が制御されるため、不定信号に基づく誤動作を防ぐことができる。
【０１１０】
請求項７に記載の発明によれば、バス・コントローラは、第１の電源が供給されない場合でも第２の電源が供給されるため、確実にデータの入出力とデータの処理が物理系回路部と制御系回路部にて行うことができる。
【０１１１】
請求項８に記載の発明の発明によれば、第２の電源は、第１の電源と略同じレベルにてバス・コントローラに供給されるため、チップ内には１種類の電源配線を形成すればよく、各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計を簡単に行うことができるとともに小型のチップを提供することができる。
【０１１２】
請求項９に記載の発明によれば、制御系回路部の動作が制御されるため、不定信号に基づく誤動作を防ぐことができる。
請求項１０に記載の発明によれば、第２の電源は、第１の電源と略同じレベルにてバス・コントローラに供給されるため、チップ内には１種類の電源配線を形成すればよく、各電源系統のための配線をチップ内に形成しない分だけ配線のために回路設計及び配線設計を簡単に行うことができるとともに小型のチップを提供することができる。更に、制御系回路部の動作が制御されるため、不定信号に基づく誤動作を防ぐことができる。
【図面の簡単な説明】
【図１】第１実施形態を説明するためのシステム構成図
【図２】パソコン内のケーブル電源供給システムを説明するための回路図
【図３】第２実施形態のケーブル電源供給システムを説明するための回路図
【図４】別のケーブル電源供給システムを説明するための回路図
【図５】従来のケーブル電源供給システムを説明するための回路図
【符号の説明】
１  パーソナルコンピュータ（パソコン）
２ａ〜２ｄ  第１〜第４ケーブル
３  周辺装置としてのデジタルＶＴＲ
４  周辺装置としてのカラーページプリンタ
５  周辺装置としてのデジタルカメラ
６  周辺装置としてのデジタルビデオカメラ
１１  システム電源回路
１２  ホスト・コントローラＩＣ（ホスト・コントローラ）
１３  バス・コントローラＩＣ（バス・コントローラ）
１４，１５  レギュレータ
１６，１７  コネクタ
１３ａ  物理系回路部としての物理系ブロック回路部
１３ｂ  制御系回路部としての制御系ブロック回路部
１３ｃ  ゲート回路
２０  判定回路
３１  ＩＥＥＥ１３９４用バス・コントローラ
４１  物理系回路部としての物理系コントローラ
４２  制御系回路部としての制御系コントローラ
４１ｂ  ゲート回路
Ｄ１〜Ｄ３  第１〜第３ダイオード
ＶＤＤsys   システム電源
ＶＤＤcab   ケーブル供給電源
ＶＤＤcabb  ケーブル電源
Ｌ１  共通外部配線としての共通配線
【図１】
0003778312.tif 000002
【図２】
0003778312.tif 000003
【図３】
0003778312.tif 000004
【図４】
0003778312.tif 000005
【図５】
0003778312.tif 000006