(57)【特許請求の範囲】
【請求項１】
３相のモータコイルで構成されるブラシレスモータの各相のモータコイルに電流を与えて、前記モータを回転させるドライバと、
３相の前記モータコイルに現れる逆起電圧を表す電圧信号の位相を３０°遅らせた３個の電圧信号が入力されその周期が前記モータの回転速度を表す電圧信号を出力するＥＸＯＲ回路と、前記ＥＸＯＲ回路より出力される電圧信号の周期を所定の基準周期と比較し前記モータの回転速度を加速又は減速するためのパルス信号を発生する速度ディスクリミネータと、前記速度ディスクリミネータより出力されるパルス信号を電圧信号に変換するフィルタ回路と、によって構成されるとともに、前記モータコイルに現れる逆起電圧を用いて前記モータの回転速度を検出する速度検出手段と、
前記速度検出手段から出力される電圧信号をパルス幅変調してパルス幅変調信号を生成するパルス幅変調手段と、
を備え、
前記パルス幅変調信号を前記ドライバに与えてフィードバックを行うことによって、前記モータの回転速度を制御することを特徴とするモータ駆動装置。
【請求項２】
前記モータの回転速度が遅いとき、その周期が前記基準周期より長い電圧信号が前記ＥＸＯＲ回路より出力された後、前記ＥＸＯＲ回路より出力される電圧信号の周期から前記基準周期を差し引いた時間をパルス幅とする第１電圧レベルの加速パルスが前記速度ディスクリミネータより出力されることによって、前記フィルタ回路から出力される電圧信号の電圧値が低くなり、
又、前記モータの回転速度が速いとき、その周期が前記基準周期より短い電圧信号が前記ＥＸＯＲ回路より出力された後、前記基準周期から前記ＥＸＯＲ回路より出力される電圧信号の周期を差し引いた時間をパルス幅とする第１電圧レベルより電圧レベルの高い第２電圧レベルの減速パルスが前記速度ディスクリミネータより出力されることによって、前記フィルタ回路から出力される電圧信号の電圧値が高くなることを特徴とする請求項１に記載のモータ駆動装置。
【請求項３】
ブラシレスモータの各相のモータコイルに電流を与えて、前記モータを回転させるドライバと、
前記モータコイルに現れる逆起電圧を用いて前記モータの回転速度を検出し、前記モータの回転速度に応じた第１電圧信号を出力する速度検出手段と、
前記モータコイルに与えられる電流を検出して、該電流が所定値より大きくなったときに電流制限を行うための第２電圧信号を出力する電流検出手段と、
前記速度検出手段から出力される前記第１電圧信号と前記電流検出手段から出力される前記第２電圧信号との電圧値の大小関係に基づいて、前記第１及び第２電圧信号のうち、いずれか一方を選択する電圧信号選択手段と、
前記電圧信号選択手段から出力される電圧信号をパルス幅変調してパルス幅変調信号を生成するパルス幅変調手段と、
を備え、
前記モータコイルに与える電流が制限される所定値よりも小さいときは、前記電圧信号選択手段で選択された前記第１電圧信号を前記パルス幅変調手段でパルス幅変調して生成した第１パルス幅変調信号を、前記ドライバにフィードバックを行うことで、前記モータの回転速度が制御され、
又、前記モータコイルに与える電流が制限される所定値を超えたときは、前記電圧信号選択手段で選択された前記第２電圧信号を前記パルス幅変調手段でパルス幅変調して生成した第２パルス幅変調信号を、前記ドライバにフィードバックを行うことで、前記モータコイルに与える電流が制限されることを特徴とするモータ駆動装置。
【請求項４】
前記速度検出手段が、
前記モータコイルに現れる逆起電圧を用いて前記モータの回転速度を検出する速度検出回路と、
前記速度検出回路で検出された回転速度と所定の回転速度とを比較する速度ディスクリミネータと、
前記速度ディスクリミネータの比較結果に応じた前記第１電圧信号を出力する電圧信号生成回路と、
を備えることを特徴とする請求項３に記載のモータ駆動装置。
【請求項５】
前記速度検出手段が、
前記ブラシレスモータが３相のモータコイルで構成されるとき、３相の前記モータコイルに現れる逆起電圧を表す電圧信号の位相を３０°遅らせた３個の電圧信号が入力され、その周期が前記モータの回転速度を表す電圧信号を出力するＥＸＯＲ回路と、
前記ＥＸＯＲ回路より出力される電圧信号の周期を所定の基準周期と比較し、前記モータの回転速度を加速又は減速するためのパルス信号を発生する速度ディスクリミネータと、
前記速度ディスクリミネータより出力されるパルス信号を前記第１電圧信号に変換するフィルタ回路と、
を備えることを特徴とする請求項３に記載のモータ駆動装置。
【請求項６】
前記モータの回転速度が遅いとき、その周期が前記基準周期より長い電圧信号が前記ＥＸＯＲ回路より出力された後、前記ＥＸＯＲ回路より出力される電圧信号の周期から前記基準周期を差し引いた時間をパルス幅とする第１電圧レベルの加速パルスが前記速度ディスクリミネータより出力されることによって、前記フィルタ回路から出力される前記第１電圧信号の電圧値が低くなり、
又、前記モータの回転速度が速いとき、その周期が前記基準周期より短い電圧信号が前記ＥＸＯＲ回路より出力された後、前記基準周期から前記ＥＸＯＲ回路より出力される電圧信号の周期を差し引いた時間をパルス幅とする前記第１電圧レベルより電圧レベルの高い第２電圧レベルの減速パルスが前記速度ディスクリミネータより出力されることによって、前記フィルタ回路から出力される前記第１電圧信号の電圧値が高くなることを特徴とする請求項５に記載のモータ駆動装置。
【請求項７】
前記電流検出手段が、
前記モータコイルを流れる電流を電圧に変換する抵抗と、
前記抵抗に現れる電圧と、所定電圧を比較し、前記抵抗に現れる電圧が所定電圧より大きくなったとき、前記第２電圧信号を出力するコンパレータと、
を備えることを特徴とする請求項３〜請求項６のいずれかに記載のモータ駆動装置。
【請求項８】
前記ドライバにおいて、前記パルス幅変調手段からの前記パルス幅変調信号と前記モータコイルに現れる逆起電圧を表す電圧信号との論理積演算により求められた３個の駆動信号に基づいて、前記モータコイルに与える駆動電流を設定することを特徴とする請求項１〜請求項７のいずれかに記載のモータ駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気ディスク、光ディスク、光磁気ディスクなどのドライブ装置に搭載されるＤＣブラシレスモータを駆動するモータ駆動装置に関する。
【０００２】
【従来の技術】
従来より、ＤＣブラシレスモータを駆動するモータ駆動装置として、ブラシレスモータ内に設けられた３相コイルの各相に生じる逆起電圧を利用してロータの回転位置を検出するセンサレス方式のモータ駆動装置が使用されている。このようなセンサレス方式のモータ駆動装置では、上記３相コイルに与える電流を電圧信号に変換して、この電圧信号に基づいてパルス幅変調を行う。このパルス幅変調した信号によって、上記３相コイルに電流を供給するドライバを制御するのだが、直接この信号を用いてドライバを制御したとき、信号がＯＦＦの期間、上記３相コイルに生じる逆起電圧が検出できない。そのため、パルス幅変調した信号を、フィルタなどで平滑化した信号によって前記ドライバを制御する必要があった。
【０００３】
このような問題を解消したモータ駆動装置が、特開平８−２２３９７０号公報にて提供されている。この特開平８−２２３９７０号公報で提供されるモータ駆動装置は、上記３相コイルに供給される電流を検出抵抗にて検出し、この検出抵抗で発生した電圧信号に基づいてパルス幅変調を行い、このパルス幅変調した信号をロジック回路に帰還させて制御を行っている。
【０００４】
【発明が解決しようとする課題】
特開平８−２２３９７０号公報におけるモータ駆動装置では、上記３相コイルに供給される電流を帰還することで、パルス幅変調制御を行っているが、パルス幅変調制御を直接行うため、３相コイルに供給される電流がＯＮ／ＯＦＦを繰り返す。よって、この電流を帰還してパルス幅変調制御を行うには、この電流より生じる電圧信号を平滑化するフィルタ回路が必要となる。
【０００５】
本発明では、モータコイルに生じる逆起電力に基づいて生成される信号によってモータの回転速度を制御するモータ駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明のモータ駆動装置は、３相のモータコイルで構成されるブラシレスモータの各相のモータコイルに電流を与えて、前記モータを回転させるドライバと、３相の前記モータコイルに現れる逆起電圧を表す電圧信号の位相を３０°遅らせた３個の電圧信号が入力されその周期が前記モータの回転速度を表す電圧信号を出力するＥＸＯＲ回路と、前記ＥＸＯＲ回路より出力される電圧信号の周期を所定の基準周期と比較し前記モータの回転速度を加速又は減速するためのパルス信号を発生する速度ディスクリミネータと、前記速度ディスクリミネータより出力されるパルス信号を電圧信号に変換するフィルタ回路と、によって構成されるとともに、前記モータコイルに現れる逆起電圧を用いて前記モータの回転速度を検出する速度検出手段と、前記モータの回転速度を制御することを特徴とする。
【０００７】
このような構成のモータ駆動装置によると、例えば、前記ブラシレスモータにかかる負荷が小さく、前記モータを駆動するためのトルク量が小さいとき、前記モータをその回転速度によってフィードバック制御することができる。
【０００８】
【発明の実施の形態】
本発明の実施形態について、図面を参照して説明する。図１は、本発明のモータ駆動装置の内部構造を示すブロック図である。図１に示すモータ駆動装置１は、ブラシレスモータの３相コイル２にドライブ電流を供給するドライバ３と、３相コイル２の接点Ｕ，Ｖ，Ｗにかかる電圧と中央接点ＣＴの電圧とを比較した３つの信号ｕ，ｖ，ｗを送出するコンパレータ４と、このコンパレータ４から送出される信号ｕ，ｖ，ｗよりモータの回転速度をその周期で表すＦＧ信号を生成するとともにドライバ３を制御するロジック回路５とを有する。
【０００９】
又、モータ駆動装置１は、ロジック回路５から送出されるＦＧ信号からエラーパルスを発生する速度ディスクリミネータ６と、速度ディスクリミネータ６から送出されるエラーパルスによって速度制御信号となる電圧信号を生成するフィルタ７と、３相コイル２を流れる電流を検出して電圧信号とする抵抗Ｒと、この抵抗Ｒによって発生する電圧信号を検知して所定値Ｖと比較した電圧値を出力するカレントリミット回路８と、フィルタ７からの電圧信号とカレントリミット回路８からの電圧信号とのうち電圧値の高い電圧信号を送出するＯＲ回路９と、パルス幅変調を行うための三角波とタイミングパルスを送出する発振回路１０と、発振回路１０からの三角波とＯＲ回路からの電圧信号とを比較することによってパルス幅変調を行ってＰＷＭ信号を生成するＰＷＭコンパレータ１１とを有し、ブラシレスモータの回転速度のフィードバック制御及び３相モータコイル２に流れる電流の電流制限を行っている。
【００１０】
このような構成のモータ駆動装置１において、図２のように、ドライバ３は、３相コイル２の接点Ｕにコレクタが接続されたｐｎｐ型トランジスタＴU1及びｎｐｎ型トランジスタＴU2と、３相コイル２の接点Ｖにコレクタが接続されたｐｎｐ型トランジスタＴV1及びｎｐｎ型トランジスタＴV2と、３相コイル２の接点Ｗにコレクタが接続されたｐｎｐ型トランジスタＴW1及びｎｐｎ型トランジスタＴW2とから構成される。トランジスタＴU1，ＴV1，ＴW1のエミッタには電源電圧が印加され、トランジスタＴU2，ＴV2，ＴW2のエミッタが抵抗Ｒを介して接地される。又、トランジスタＴU1，ＴV1，ＴW1，ＴU2，ＴV2，ＴW2のそれぞれのベースに、ロジック回路５より信号ｕｕ，ｖｕ，ｗｕ，ｕｌ，ｖｌ，ｗｌが与えられる。
【００１１】
又、図３のように、コンパレータ４は、３相コイル２の接点Ｕと中央接点ＣＴに現れる電圧が入力され信号ｕを出力するコンパレータ４１と、３相コイル２の接点Ｖと中央接点ＣＴに現れる電圧が入力され信号ｖを出力するコンパレータ４２と、３相コイル２の接点Ｗと中央接点ＣＴに現れる電圧が入力され信号ｗを出力するコンパレータ４３とを有する。この信号ｕ，ｖ，ｗは、３相コイルを流れる電流の値が変化するとき、逆起電圧として現れる電圧の影響を受けるため、その位相が、図５のように略３０°だけ位相がずれる。
【００１２】
又、図４のように、ロジック回路５は、コンパレータ４からの信号ｕ，ｖ，ｗが遅延回路（不図示）などで略３０°位相を遅らせた信号ｕ’，ｖ’，ｗ’のそれぞれが入力端子Ｄに入力されるＤフリップフロップ５１，５２，５３と、信号ｕｕを出力するＮＡＮＤ回路５４と、信号ｕｌを出力するＡＮＤ回路５５と、信号ｖｕを出力するＮＡＮＤ回路５６と、信号ｖｌを出力するＡＮＤ回路５７と、信号ｗｕを出力するＮＡＮＤ回路５８と、信号ｗｌを出力するＡＮＤ回路５９と、ＦＧ信号を出力するＥＸＯＲ回路６０とを有する。
【００１３】
このロジック回路５において、Ｄフリップフロップ５１，５２，５３のクロック端子ＣＬに発振回路１０より、タイミングパルスが与えられる。そして、ＮＡＮＤ回路５４に、Ｄフリップフロップ５１の出力端子Ｑ１及びＤフリップフロップ５２の出力端子Ｑ２から出力が入力され、ＡＮＤ回路５５に、Ｄフリップフロップ５１の出力端子Ｑ２及びＤフリップフロップ５２の出力端子Ｑ１から出力が入力される。又、ＮＡＮＤ回路５６に、Ｄフリップフロップ５２の出力端子Ｑ１及びＤフリップフロップ５３の出力端子Ｑ２から出力が入力され、ＡＮＤ回路５７に、Ｄフリップフロップ５２の出力端子Ｑ２及びＤフリップフロップ５３の出力端子Ｑ１から出力が入力される。
【００１４】
又、ＮＡＮＤ回路５８に、Ｄフリップフロップ５３の出力端子Ｑ１及びＤフリップフロップ５１の出力端子Ｑ２から出力が入力され、ＡＮＤ回路５９に、Ｄフリップフロップ５３の出力端子Ｑ２及びＤフリップフロップ５１の出力端子Ｑ１から出力が入力される。更に、ＮＡＮＤ回路５４，５６，５８、及びＡＮＤ回路５５，５７，５９にＰＷＭコンパレータ１１から送出されるＰＷＭ信号が入力される。又、ＥＸＯＲ回路６０には、Ｄフリップフロップ５１，５２，５３の出力端子Ｑ１からの信号が入力される。
【００１５】
このような構成のモータ駆動装置１の動作について、以下に説明する。モータ駆動装置１で駆動されるモータが正常動作を行っているものとすると、３相コイル２の接点Ｕから接点ＣＴに図５（ａ）のような電流が、接点Ｖから接点ＣＴに図５（ｂ）のような電流が、接点Ｗから接点ＣＴに図５（ｃ）のような電流がドライバ３より供給される。尚、この３相コイル２に供給される電流は、パルス幅変調されているので、実際は、図６（ｂ）のように、図６（ａ）のようなＰＷＭ信号に同期した状態で３相コイル２に与えられる。
【００１６】
このようにドライバ３から供給される電流によって、接点Ｕ，Ｖ，Ｗに発生する電圧と、接点ＣＴの電圧とをコンパレータ４内に設けたコンパレータ４１，４２，４３で比較することによって、それぞれ図５（ｄ），（ｅ），（ｆ）のような電圧信号ｕ，ｖ，ｗがロジック回路５に送出される。この電圧信号ｕ，ｖ，ｗは、パルス幅変調されているので、実際は、図６（ｃ）のように、図６（ａ）のようなＰＷＭ信号に同期した状態でロジック回路５に送出される。
【００１７】
この電圧信号ｕ，ｖ，ｗは、図５（ｇ），（ｈ），（ｉ）のように、ロジック回路５内の遅延回路（不図示）で略３０°位相を遅らせた電圧信号ｕ’，ｖ’，ｗ’としてＤフリップフロップ５１，５２，５３の入力端子Ｄに入力される。この電圧信号ｕ’，ｖ’，ｗ’は、電圧信号ｕ，ｖ，ｗの位相が３０°遅れた信号であるので、実際は、図６（ｄ）のような信号である。このとき、Ｄフリップフロップ５１，５２，５３のクロック端子ＣＬに、後述する図６（ｅ）のようなタイミングクロックが発振回路１０より入力される。
【００１８】
Ｄフリップフロップ５１，５２，５３が図６（ｅ）のようなタイミングクロックに同期して動作を行うため、図６（ｄ）のような電圧信号がＤフリップフロップ５１，５２，５３内でラッチされて出力され図６（ｆ）のような電圧信号としてそれぞれの出力端子Ｑ１より出力される。又、Ｄフリップフロップ５１，５２，５３の出力端子Ｑ２から出力される信号は、図６（ｆ）が反転した図６（ｇ）のような信号である。
【００１９】
このようにして、Ｄフリップフロップ５１，５２，５３の出力端子Ｑ１より表れる信号が、それぞれ、図７（ａ），（ｃ），（ｅ）のように、又、Ｄフリップフロップ５１，５２，５３の出力端子Ｑ２より表れる信号が、それぞれ、図７（ｂ），（ｄ），（ｆ）のようになったとする。又、このとき、ＰＷＭコンパレータ１１より与えられるＰＷＭ信号が図７（ｇ）のような信号であるとすると、信号ｕｕ，ｕｌ，ｖｕ，ｖｌ，ｗｕ，ｗｌは、それぞれ、図７（ｈ），（ｉ），（ｊ），（ｋ），（ｌ），（ｍ）のようになる。又、ＥＸＯＲ回路６０より出力されるＦＧ信号が図７（ｎ）のようになる。又、図５においても、信号ｕｕ，ｕｌ，ｖｕ，ｖｌ，ｗｕ，ｗｌ、及びＥＸＯＲ６０の出力のタイミングを、それぞれ、図５（ｊ），（ｋ），（ｌ），（ｍ），（ｎ），（ｏ），（ｐ）に示す。尚、図５（ｊ）〜（ｏ）のタイミングでは、ＰＷＭ信号について考慮していない。
【００２０】
この信号ｕｕ，ｕｌ，ｖｕ，ｖｌ，ｗｕ，ｗｌがドライバ３に与えられて、前述したドライバ３内のトランジスタを動作させることによって、３相コイル２に与える電流を制御する。このとき、例えば、信号ｕｕ，ｕｌ，ｗｌがローレベルで、信号ｖｕ，ｖｌ，ｗｕがハイレベルのとき、トランジスタＴU1，ＴV2がＯＮとなる。よって、３相コイル２の接点Ｕから接点Ｖへ接点ＣＴを介して電流が流れる。即ち、信号ｕｕ，ｖｕ，ｗｕのそれぞれがローレベルになったとき、トランジスタＴU1，ＴV1，ＴW1が、それぞれＯＮとなり、３相コイル２のＵ，Ｖ，Ｗの各接点から接点ＣＴに電流が流れる。又、信号ｕｌ，ｖｌ，ｗｌそれぞれがハイレベルになったとき、トランジスタＴU2，ＴV2，ＴW2が、それぞれＯＮとなり、３相コイル２の接点ＣＴからＵ，Ｖ，Ｗの各接点に電流が流れる。尚、ロジック回路５内のＤフリップフロップ５１，５２，５３は、タイミングパルスに同期して動作を行うので、図６（ｆ），（ｇ）のように、出力端子Ｑ１，Ｑ２からの出力は、タイミングパルスの立ち下がりに同期したものになる。しかしながら、このタイミングパルスの周期は、各素子の動作信号に比べて非常に短いので、この出力端子Ｑ１，Ｑ２が、図５及び図７では、信号ｕ’，ｖ’，ｗ’とほぼ同じタイミングで変化しているものとしている。
【００２１】
又、上記のようにＥＸＯＲ回路６０で生成されたＦＧ信号が入力される速度ディスクリミネータ６及びフィルタ７の動作を、以下に説明する。まず、図８（ａ）のように、ブラシレスモータの回転速度が遅く、ＦＧ信号の周期が基準値よりも長くなったときの動作について説明する。このとき、まず、速度ディスクリミネータ５内で、ＦＧ信号がハイインピーダンス状態からハイレベルになるとトリガがかかり、カウンタ（不図示）などで計測したＦＧ信号の周期と基準値となる周期とを比較する。
【００２２】
そして、ＦＧ信号の周期が図８（ａ）のように基準値より長くなるため、ＦＧ信号の周期から基準値となる周期を差し引いた幅がパルス幅となる図８（ｂ）のような加速パルスが生成される。この加速パルスは、ハイインピーダンスからローレベルのパルスとなるため、この加速パルスが速度ディスクリミネータ６から発生される度に、フィルタ７から電流が速度ディスクリミネータ６に流れ込み、フィルタ７から出力される電圧信号の電圧が図８（ｃ）のように低くなる。
【００２３】
次に、図８（ｄ）のように、ブラシレスモータの回転速度が速く、ＦＧ信号の周期が基準値よりも短くなったときの動作について説明する。このとき、まず、速度ディスクリミネータ５内で、ＦＧ信号がハイレベルになるとトリガがかかり、カウンタ（不図示）などで計測したＦＧ信号の周期と基準値となる周期とを比較する。
【００２４】
そして、ＦＧ信号の周期が図８（ｄ）のように基準値より短くなるため、基準値となる周期からＦＧ信号の周期を差し引いた幅がパルス幅となる図８（ｅ）のような減速パルスが生成される。この減速パルスは、ハイレベルのパルスとなるため、この減速パルスが速度ディスクリミネータ６から発生される度に、フィルタ７に電流が速度ディスクリミネータ６から流れ込み、フィルタ７から出力される電圧信号の電圧が図８（ｆ）のように高くなる。
【００２５】
又、カレントリミット回路８では、抵抗Ｒにドライバ３から３相コイル２に供給される電流が流れることによって発生する電圧と制限電圧となる電圧Ｖとの差分をとって出力する。このとき、図９（ａ）のように、カレントリミット回路８の正の入力端子に入力される抵抗Ｒによって現れる電圧は、ＰＷＭ信号に同期したものとなる。又、カレントリミット回路８の正の入力端子は、容量性分を設けることによって、抵抗Ｒに現れる電圧がピークホールドされ、図９（ｂ）のような電圧信号となる。この図９（ｂ）のような電圧信号と、カレントリミット回路８の負の入力端子に入力される電圧Ｖによって、差動増幅された図９（ｃ）のような電圧信号がＯＲ回路９に送出される。
【００２６】
このように、フィルタ７及びカレントリミット回路８から送出された電圧信号が、ＯＲ回路９を介して、その電圧値の高い方の電圧信号がＰＷＭコンパレータ１１の正の入力端子に送出される。又、発振回路１０からは、図１０（ａ）のような三角波が、ＰＷＭコンパレータ１１の負の入力端子に送出される。又、この発振回路１０からは、前述したように、ロジック回路５にタイミングパルスを送出する。このタイミングパルスは、図１０（ｂ）のように、図１０（ａ）の三角波がピークとなるとき、立ち下がるようなパルスで、ハイレベルの期間がローレベルの期間に比べて十分長いパルスである。
【００２７】
今、図１０（ａ）に示すような電圧信号が、ＯＲ回路９より送出されたとき、三角波がこの電圧信号より高くなるときハイレベルとなる図１０（ｃ）のようなＰＷＭ信号が生成され、ロジック回路５に入力される。よって、ＯＲ回路９から送出される電圧信号が高くなると、ドライバ３から供給される電流が流れる減少し、ＯＲ回路９から送出される電圧信号が低くなると、ドライバ３から供給される電流が流れる増加する。
【００２８】
又、発振回路１０から送出される三角波がピークのとき、即ち、タイミングクロックが立ち下がるとき、ＰＷＭ信号に同期した信号ｕ’，ｖ’，ｗ’はそれぞれハイレベルとなる。よって、前述したように、信号ｕ’，ｖ’，ｗ’が入力端子Ｄに入力されるＤフリップフロップ５１，５２，５３が、タイミングクロックの立ち下がりに同期するので、信号ｕ’，ｖ’，ｗ’のハイレベルの信号がラッチされて出力端子Ｑ１より出力される。
【００２９】
このような動作を行うモータ駆動回路１において、駆動させるブラシレスモータにかかる負荷が小さいときは、３相コイル２に与える電流が小さいため、抵抗Ｒによって現れる電圧が制限電圧Ｖより超えることがない。よって、フィルタ７から出力される電圧信号によってドライバ３が３相コイル２に与える電流量が制御されて、モータの回転数が制御される。
【００３０】
又、駆動させるブラシレスモータにかかる負荷が大きいときは、３相コイル２に与える電流が大きくなるため、抵抗Ｒによって現れる電圧が制限電圧Ｖを超える場合がある。よって、速度ディスクリミネータ６で検出されたモータの回転数が遅くても、抵抗Ｒによって現れる電圧が制限電圧Ｖを超えるようなときは、カレントリミット回路８から出力される電圧信号によってドライバ３が３相コイル２に与える電流が制限される。
【００３１】
尚、本発明のモータ駆動装置は、ドライバ及びロジック回路について、図２及び図４の回路に限定されるものではない。
【００３２】
【発明の効果】
このように、本発明によると、電流を供給するブラシレスモータにかかる負荷が小さくモータコイルに供給される電流が制限値を超えないとき、モータコイルに生じる逆起電力に基づいて生成される信号によってモータの回転速度を制御することができる。又、電流を供給するブラシレスモータにかかる負荷が大きくモータコイルに供給される電流が制限値を超えようとするとき、制限値以上の電流が流れないようにすることができる。又、モータコイルに供給する電流を直接周波数変換を行う手段の入力に帰還して回転速度の制御を行っていないので、この電流帰還するために必要であった位相補償用の素子が不要となり、この素子を削減することができる。
【図面の簡単な説明】
【図１】本発明のモータ駆動装置の内部構成を示すブロック図。
【図２】図１のモータ駆動装置に設けられたドライバの内部構成を示す回路図。
【図３】図１のモータ駆動装置に設けられたコンパレータの内部構成を示す回路図。
【図４】図１のモータ駆動装置に設けられたロジック回路の一部の内部構成を示す回路図。
【図５】図１のモータ駆動装置の動作を示すタイミングチャート。
【図６】ＰＷＭ信号と同期した信号とＰＷＭ信号との関係及びＤフリップフロップから出力される信号を示すタイミングチャート。
【図７】図４のロジック回路の動作を示すタイミングチャート。
【図８】速度ディスクリミネータの動作を示すタイミングチャート。
【図９】カレントリミット回路の動作を示すタイミングチャート。
【図１０】ＰＷＭコンパレータの動作を示すタイミングチャート。
【符号の説明】
１    モータ駆動装置
２    ３相コイル
３    ドライバ
４    コンパレータ
５    ロジック回路
６    速度ディスクリミネータ
７    フィルタ
８    カレントリミット回路
９    ＯＲ回路
１０    発振回路
１１    ＰＷＭコンパレータ
４１，４２，４３    コンパレータ
５１，５２，５３    Ｄフリップフロップ
５４，５６，５８    ＡＮＤ回路
５５，５７，５９    ＮＡＮＤ回路
６０    ＥＸＯＲ回路
Ｒ    抵抗
ＴU1，ＴV1，ＴW1    ｐｎｐ型トランジスタ
ＴU2，ＴV2，ＴW2    ｎｐｎ型トランジスタ
【図１】
0003744735.tif 000002
【図２】
0003744735.tif 000003
【図３】
0003744735.tif 000004
【図４】
0003744735.tif 000005
【図５】
0003744735.tif 000006
【図６】
0003744735.tif 000007
【図７】
0003744735.tif 000008
【図８】
0003744735.tif 000009
【図９】
0003744735.tif 000010
【図１０】
0003744735.tif 000011