(57)【特許請求の範囲】
【請求項１】
同じ非同期転送モードセル(ＡＴＭセル)を両方向に転送する親局装置と多数の子局装置とがリング型で連結しているリング型の非同期転送モード転送システムで、異常発生経路と非発生経路に対する情報を保存するための仮想チャンネル識別子(ＶＣＩ)領域を含む自動保護切替セル(ＡＰＳセル)を利用して保護切替を行う、リング型の非同期転送モード転送システムでの保護切替方法において、
ＡＰＳセルを生成するためのハードウェア部とソフトウェア部、及び、前記ハードウェア部により前記仮想チャンネル識別子領域と相互ミラーリングされ、前記ソフトウェア部により読取りセットされるＡＰＳレジスターを備えた前記多数の子局装置のうち、任意の子局装置での保護切替方法が、
前記子局装置が自身と連結している光線路の異常を感知する段階と、
前記子局装置が前記異常を感知した光線路の転送方向とは異なる転送方向の光線路からの非同期転送モードセルを受信するように保護切替を行う段階と、
前記子局装置のソフトウェア部が、前記ＡＰＳレジスターの異常が発生しない経路に自身の識別情報を挿入する段階と、
前記子局装置のハードウェア部が、前記ＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳセルを生成し、該生成のＡＰＳセルを前記異常が発生した光線路の転送方向と同方向に転送する段階と、を含むことを特徴とするリング型の非同期転送モード転送システムでの保護切替方法。
【請求項２】
前記子局装置が光線路の異常を感知する段階は、前記子局装置のハードウェア部が前記光線路の光信号感知を実行し、前記光信号が切れると、割込みを発生して前記光線路の異常を前記子局装置のソフトウェア部に報告し、前記子局装置のソフトウェア部が前記光線路の光信号の光強さ感知を実行し、前記光信号の光強さが臨界値より下になれば、前記光線路の異常を感知することを特徴とする請求項１に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項３】
前記子局装置のハードウェア部が前記ＡＰＳセルを転送する段階は、前記子局装置のハードウェア部が、前記親局装置と他の子局装置で保護切替済みメッセージが入力されるまで、前記ＡＰＳセルを周期的に転送することを特徴とする請求項１に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項４】
同じ非同期転送モードセル(ＡＴＭセル)を両方向に転送する親局装置と多数の子局装置とがリング型で連結しているリング型の非同期転送モード転送システムで、異常発生経路と非発生経路に対する情報を保存するための仮想チャンネル識別子(ＶＣＩ)領域を含む自動保護切替セル(ＡＰＳセル)を利用して保護切替を行う、リング型の非同期転送モード転送システムでの保護切替方法において、
ＡＰＳセルを検出し再生成するためのハードウェア部とソフトウェア部、及び、前記ハードウェア部により前記仮想チャンネル識別子領域と相互ミラーリングされ、前記ソフトウェア部により読取りセットされるＡＰＳレジスターを備えた前記多数の子局装置のうち、任意の子局装置での保護切替方法が、
前記子局装置のハードウェア部が、ＡＰＳセルを入力されて前記ＡＰＳセルのＶＣＩ領域を前記ＡＰＳレジスターにミラーリングする段階と、
前記子局装置のソフトウェア部が、前記ＡＰＳセルが警報表示信号かを検査する段階と、
前記ＡＰＳセルが警報表示信号であれば、前記ＡＰＳセルのＶＣＩ領域に異常発生経路と表示された子局装置からのＡＴＭセルに対して、前記ＡＰＳセルの転送方向とは異なる転送方向に転送されるものを受信するように保護切替を行う段階と、
前記ＡＰＳセルが警報表示信号であれば、前記子局装置のソフトウェア部が前記ＡＰＳレジスターの異常の発生しない経路に自身の識別情報を挿入する段階と、
前記子局装置のハードウェア部が、前記ＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳセルを再生成し、前記ＡＰＳセルの転送方向に転送する段階と、を含むことを特徴とするリング型の非同期転送モード転送システムでの保護切替方法。
【請求項５】
前記子局装置のハードウェア部が前記受信のＡＰＳセルをＡＰＳレジスターにミラーリングした後、割込みを発生して前記ＡＰＳセル受信情報を前記子局装置のソフトウェア部に報告する段階をさらに含むことを特徴とする請求項４に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項６】
前記子局装置のソフトウェア部が、前記ＡＰＳセルが警報表示信号かを検査する段階は、前記子局装置のソフトウェア部が、前記ＡＰＳレジスターのビットのうち、前記ＡＰＳセルを伝達する装置の識別子位置のビットを検査して、警報表示信号か否かを判断することを特徴とする請求項４に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項７】
同じ非同期転送モードセル(ＡＴＭセル)を両方向に転送する親局装置と多数の子局装置とがリング型で連結しているリング型の非同期転送モード転送システムで、異常発生経路と非発生経路に対する情報を保存するための仮想チャンネル識別子(ＶＣＩ)領域を含む自動保護切替セル(ＡＰＳセル)を利用して保護切替を行う、リング型の非同期転送モード転送システムでの保護切替方法において、
ＡＰＳセルを検出しＡＰＳ解除セルを生成するためのハードウェア部とソフトウェア部、及び、前記ハードウェア部により前記ＡＰＳセルのＶＣＩ領域と相互ミラーリングされ、前記ソフトウェア部により読取りセットされるＡＰＳレジスターを備えた前記親局装置での保護切替方法が、
前記親局装置が自身と連結している光線路の異常を感知する段階と、
前記親局装置が前記異常を感知した光線路の転送方向とは異なる転送方向の光線路からの非同期転送モードセルを受信するように保護切替を行う段階と、
前記親局装置のハードウェア部がＡＰＳセルを受信してＡＰＳセルのＶＣＩ領域をＡＰＳレジスターにミラーリングする段階と、
前記親局装置のソフトウェア部が、前記ＡＰＳセルが警報表示信号かを検査する段階と、
前記ＡＰＳセルが警報表示信号であれば、前記ＡＰＳセルのＶＣＩ領域に異常発生経路と表示された子局装置からのＡＴＭセルに対して、前記ＡＰＳセルの転送方向とは異なる転送方向に転送されるものを受信するように保護切替を行う段階と、を含むことを特徴とするリング型の非同期転送モード転送システムでの保護切替方法。
【請求項８】
前記親局装置のソフトウェア部が、ＡＰＳ解除セル生成状況が発生すれば、前記ＡＰＳレジスターの全体ビットを全部リセットし、前記親局装置のハードウェア部が、前記ＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳ解除セルを生成した後、前記ＡＰＳ解除セルを子局装置に転送する段階をさらに含むことを特徴とする請求項７に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項９】
前記親局装置が光線路の異常を感知する段階は、前記親局装置のハードウェア部が前記光線路の光信号感知を実行し、前記光信号が切れると、割込みを発生して前記光線路の異常を前記親局装置のソフトウェア部に報告し、前記親局装置のソフトウェア部が前記光線路の光信号の光強さ感知を実行し、前記光信号の光強さが臨界値より下になれば、前記光線路の異常を感知することを特徴とする請求項７に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項１０】
前記親局装置のハードウェア部が、前記受信のＡＰＳセルをＡＰＳレジスターにミラーリングした後、割込みを発生して前記ＡＰＳセル受信情報を前記親局装置のソフトウェア部に報告する段階をさらに含むことを特徴とする請求項７に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【請求項１１】
前記親局装置のソフトウェア部が、前記ＡＰＳセルが警報表示信号かを検査する段階は、前記親局装置のソフトウェア部が、前記ＡＰＳレジスターのビットのうち、前記ＡＰＳセルを伝達する装置の識別子位置のビットを検査して、警報表示信号か否かを判断することを特徴とする請求項７に記載のリング型の非同期転送モード転送システムでの保護切替方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リング型の非同期転送モード(Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ；以下、ＡＴＭと称する)転送システムに関し、特に、その転送システムでのＡＴＭセルの保護切替(Ｐｒｏｔｅｃｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ)方法に関する。
【０００２】
【従来の技術】
最近、通信サービスは電話のような音声サービスから、インターネット、画像電話、注文型（オンデマンド）ビデオなどのようなデータサービスに転換される傾向にある。既存のデータサービスに使用された総合情報通信網(ｉｎｔｅｇｒａｔｅｄ ｓｅｒｖｉｃｅｓ ｄｉｇｉｔａｌ ｎｅｔｗｏｒｋ；ＩＳＤＮ)または専用線は、一定の通信周波数領域を無条件に割り当てる網なので、インターネットのように少なくて間欠的なデータ通信方式に利用しにくくなり、ＡＴＭ通信装備の開発が要求された。
【０００３】
これにより、韓国通信主導の下、ＦＬＣ（Ｆｉｂｅｒ Ｌｏｏｐ Ｃａｒｒｉｅｒ）−ＣというＡＴＭ通信装備が開発された。このＦＬＣ−Ｃは大きく親局装備と多数の子局装備で構成され、親局装備と多数の子局装備はスター型ネットワークで構成され、光ライン保護機能などを備える。その後、ＦＬＣ−Ｃはサービス地域及び状況に適応できるようにリング型ネットワークと二重スター型ネットワークで構成されるように改善された。このようなリング型ネットワークでの親局装備と子局装備は同期デジタル階層(Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ；ＳＤＨ)通信方式で普遍化しているだけで、ＡＴＭ方式では国際規格も未整備であるだけでなく、商用化になった製品もない状態である。
【０００４】
上述した一般の保護切替方法は、本願出願人が１９９９年６月２３日付で出願している韓国特許出願第１９９９−２３７３０号(発明の名称：リング型非同期転送モード方式の転送装備の保護切替方法)に詳細に記述されている。
【０００５】
【発明が解決しようとする課題】
このようなリング型のＦＬＣ−Ｃ転送システムは、従来はＡＰＳセルの検出、挿入及び保護切替が全的にソフトウェアにより処理されるため、遅延時間が大きいという問題点があった。
【０００６】
よって、本発明の目的は、ＡＰＳセルの生成、検出、挿入及び保護切替について、ソフトウェア的な処理とハードウェア的な処理を並行して処理することで、簡単な構成でありながら遅延時間も短縮できる、リング型のＡＴＭ転送システムでの保護切替方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明の、リング型のＡＴＭ転送システムにおける多数の子局装置のうち、任意の子局装置での保護切替方法は、前記子局装置が自身と連結している光線路の異常を感知する段階；前記子局装置が前記異常を感知した光線路の転送方向とは異なる転送方向の光線路からの非同期転送モードセルを受信するように保護切替を行う段階；前記子局装置のソフトウェア部が、ＡＰＳレジスターの異常が発生しない経路に自身の識別情報を挿入する段階；及び、前記子局装置のハードウェア部が、前記ＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳセルを生成し、前記生成のＡＰＳセルを前記異常が発生した光線路の転送方向と同方向に転送する段階を含むことを特徴とする。
【０００８】
また、他の態様による本発明の、リング型のＡＴＭ転送システムにおける多数の子局装置のうち、任意の子局装置での保護切替方法は、前記子局装置のハードウェア部が、ＡＰＳセルを入力されて前記ＡＰＳセルのＶＣＩ領域を前記ＡＰＳレジスターにミラーリングする段階；前記子局装置のソフトウェア部が、前記ＡＰＳセルが警報表示信号かを検査する段階；前記ＡＰＳセルが警報表示信号であれば、前記ＡＰＳセルのＶＣＩ領域に異常発生経路と表示された子局装置からのＡＴＭセルに対して、前記ＡＰＳセルの転送方向とは異なる転送方向に転送されるものを受信するように保護切替を行う段階；前記ＡＰＳセルが警報表示信号であれば、前記子局装置のソフトウェア部が前記ＡＰＳレジスターの異常の発生しない経路に自身の識別情報を挿入する段階；及び、前記子局装置のハードウェア部が、前記ＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳセルを再生成し、前記ＡＰＳセルの転送方向に転送する段階を含むことを特徴とする。
【０００９】
さらに他の態様による本発明の、リング型のＡＴＭ転送送システムにおける親局装置での保護切替方法は、前記親局装置が自身と連結している光線路の異常を感知する段階；前記親局装置が前記異常を感知した光線路の転送方向とは異なる転送方向の光線路からの非同期転送モードセルを受信するように保護切替を行う段階；前記親局装置のハードウェア部がＡＰＳセルを受信してＡＰＳセルのＶＣＩ領域をＡＰＳレジスターにミラーリングする段階；前記親局装置のソフトウェア部が、前記ＡＰＳセルが警報表示信号かを検査する段階；及び、前記ＡＰＳセルが警報表示信号であれば、前記ＡＰＳセルのＶＣＩ領域に異常発生経路と表示された子局装置からのＡＴＭセルに対して、前記ＡＰＳセルの転送方向とは異なる転送方向に転送されるものを受信するように保護切替を行う段階を含むことを特徴とする。
【００１０】
【発明の実施の形態】
以下、添付図面に基づき、本発明のリング型のＡＴＭ転送システムでの保護切替方法を説明する。
【００１１】
本発明が適用されるリング型のＡＴＭ転送システムを図１に示す。図１は一般のリング型のＡＴＭＦＬＣ−Ｃ転送システムの概略構成図である。
【００１２】
このＦＬＣ−Ｃ転送システムの親局装置(ＨＤＴ：ｈｏｓｔ ｄｉｇｉｔａｌ ｔｅｒｍｉｎａｌ)１０と第１乃至第４の子局装置(ＯＮＵ：ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ ｕｎｉｔ)１１、１２、１３、１４は、リング型ネットワークで構成されてＡＴＭ方式にて通信を行う。ＦＬＣ−Ｃ転送システムは１個の親局装置、最大１４個の子局装置及び１個の予約ノードが備えられる。便宜上、本明細書では４個の子局装置を含むＦＬＣ−Ｃ転送システムを示しているが、本発明はこれに限定されるものでない。
【００１３】
親局装置１０と第１乃至第４の子局装置１１、１２、１３、１４は、ＡＴＭセルの転送時は第１及び第２方向に同時転送し、ＡＴＭセルの受信時は第１または第２方向に転送されるＡＴＭセルの何れか一つを選択して受信する。光ライン上の任意の地点に問題が発生すれば、問題発生区間の経路に対してだけ切替を行い、問題のない区間に対しては行わない。
【００１４】
例えば、第１方向（１６１）にＡＴＭセルを転送する経路のうち、第１子局装置１１と第２子局装置１２との間を連結する光線路Ａ（ＩＤｒ）に異常が発生すれば、その異常は第２子局装置１２で感知される。こうして光線路Ａの異常を感知すれば、第２子局装置１２は第１子局装置１１から送信されるＡＴＭセルに対して第２方向（１６２）に転送されるＡＴＭセルを受信するように保護切替を行う。
【００１５】
また、第２子局装置１２はこのように光線路Ａに異常が発生すれば、他の装置（親局装置、第３子局装置及び第４子局装置)が、異常の発生した光線路Ａを通過する第１方向に転送されるＡＴＭセルを受信しないで、第２方向に転送されるＡＴＭセルを受信するように、光線路Ａの異常事実を通報しなければならない。このために、第２子局装置１２は自身の識別情報を挿入したＡＰＳ(Ａｕｔｏ Ｐｒｏｔｅｃｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ)セルを第１方向に転送する。このＡＰＳセルは異常の発生しない経路に対する情報を示すもので、ＡＰＳセルに識別情報が挿入している装置より第１方向に転送されるＡＴＭセルの転送経路は正常であることを示す。
【００１６】
このように、第２子局装置１２より第１方向にＡＰＳセルが転送されれば、第３子局装置１３はそのＡＰＳセルを受信して、そのＡＰＳセルに挿入された情報によって保護切替を行う。すなわち、第３子局装置１３はＡＰＳセルに第２子局装置１２に対する識別情報だけが挿入されているので、第１方向に受信されるＡＴＭセルのうち、第２子局装置１２が転送しないものは全部第２方向に転送されるものを受信するように保護切替を行う。こうして第３子局装置１３は保護切替を行うと共に第４子局装置１４にもこのような事実を通報するために、ＡＰＳセルに自身の識別情報を追加挿入して第１方向に転送する。
【００１７】
第４子局装置１４の受信するＡＰＳセルには第２、第３子局装置１２、１３に対する識別情報が挿入されているので、第４子局装置１４は第１方向に受信されるＡＴＭセルのうち、第２、第３子局装置１２、１３が転送しないものは全部第２方向に転送されるものを受信するように保護切替を行う。
【００１８】
こうした方式により、親局装置１０と第２、第３、第４子局装置１２、１３、１４は、異常の発生した光線路Ａを通じて第１方向に転送されるＡＴＭセルに対しては第２方向に転送されるものを受信するように保護切替をしながら、前記光線路Ａを経ないで第１方向に転送されるＡＴＭセルに対しては保護切替を行わない。
【００１９】
上述したように、親局装置１０と第１乃至第４の子局装置１１、１２、１３、１４の各々は、自身と連結している光線路の異常を感知すれば、その光線路のＡＴＭセル転送方向とは反対方向に転送されるＡＴＭセルを受信するように保護切替を行うと共に、自身の識別情報を挿入したＡＰＳセルを発生して異常が感知された光線路のＡＴＭセル転送方向に転送する。
【００２０】
また、親局装置１０と第１乃至第４の子局装置１１、１２、１３、１４の各々は、ある一方向からＡＰＳセルが受信されれば、そのＡＰＳセルに自身の識別情報を付加してその方向に継続転送する。これと共に、各装置は、そのＡＰＳセルに識別情報が挿入されている装置からのＡＴＭセルに対しては保護切替を行わない反面、そのＡＰＳセルに識別情報が挿入されていない装置からのＡＴＭセルに対してはそのＡＰＳセルの転送方向とは異なる方向に転送されるＡＴＭセルを受信するように保護切替を行う。
【００２１】
ＡＰＳセルのために、特定ＧＦＣ(Ｇｅｎｅｒｉｃ Ｆｌｏｗ Ｃｏｎｔｒｏｌ）／ＶＰＩ(Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ)を設定して使用し、 ＶＣＩ(Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ)１６ビットは装置識別情報を表示するのに使用する。
【００２２】
図２はＡＰＳセル構造を示した図である。ＡＰＳセルはＧＦＣ(Ｇｅｎｅｒｉｃ Ｆｌｏｗ Ｃｏｎｔｒｏｌ)領域と、ＶＰＩ(Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ)領域と、ＶＣＩ(Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ)領域と、ＰＴＩ(Ｐａｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅｒ)領域とからなる。ＧＦＣ領域とＶＰＩ領域には０＊ＦＦが使用され、１６ビットのＶＣＩ領域の各ビットは正常な転送経路にある装置(親局装置または子局装置)に対する識別情報を挿入するために使用される。すなわち、ＶＣＩ領域の１６ビットのうち、最下位ビットは親局装置に対する識別情報が、中間のビットは各々第１乃至第１４の子局装置に対する識別情報が、最上位ビットは予約ノードに対する識別情報が載せられる。
【００２３】
第１乃至第４の子局装置１１、１２、１３、１４でなされる保護切替のための動作は同様なので、以下、第２子局装置１１を例にして子局装置の内部構成及び保護切替方法を詳細に説明する。
【００２４】
保護切替が発生する場合は、入力光信号が切れた場合(シグナルｆａｉｌ）、入力光信号の強さが臨界値以下になった場合(シグナル ｄｅｇｒａｄｅ）及び運用者が任意に切替を行った場合である。リング型の場合、各装置は切替を行うことができ、この切替はＡＰＳセルにより行なわれる。各装置は物理的な光線路に障害が発生すればＡＰＳセルを生成して一定時間ごとに隣接ノードに転送する。
【００２５】
本発明では、ＡＰＳセル生成はソフトウェア的に、生成のＡＰＳセルに対する周期的な転送はハードウェア的に行うことで、ソフトウェア的な処理を最小化して遅延時間を短縮させる。また、各装置は隣接ノードよりＡＰＳセルが入力されれば、ハードウェア的な処理とソフトウェア的な処理とを並行してＡＰＳの検出、挿入及び保護切替を行うことで、処理時間を最小化する。
【００２６】
図３は本発明による第２子局装置のＯＮＩＵ(Ｏｐｔｉｃａｌ ＮｅｔｗｏｒｋＩｎｔｅｒｆａｃｅ Ｕｎｉｔ)の概略構成図である。これを参照すれば、第２子局装置のＯＮＩＵは、第１ＮＡＵ(Ｎｅｔｗｏｒｋ ＡＴＭ Ｕｎｉｔ)(３１０)、第２ＮＡＵ(３２０)、ＡＴＵ(ＡＤＳＬ Ｔｅｒｍｉｎａｌ Ｕｎｉｔ)(３３０)及びコントローラ(ＯＮＵ Ｍａｉｎ Ｃｏｎｔｒｏｌ Ｕｎｉｔ)３４０を備える。
【００２７】
各ＮＡＵは、ＵＮＩ(Ｕｓｅｒ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ)、ＦＰＧＡ(Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ)、ＡＴＬＡＳ(Ａｕｔｏｍａｔｉｃ Ｔｅｓｔｉｎｇ ａｎｄ Ｌｏａｄ Ａｎａｌｙｓｉｓ Ｓｙｓｔｅｍ)及び二つのＣＲ(Ｃｅｌｌ Ｒｏｕｔｅｒ)を含む。
【００２８】
第１ＮＡＵ(３１０)の第１ＵＮＩ(３１１)は、第１方向に転送される光信号を第１光線路から受信して、その光信号からＡＴＭセルを抽出して、第１ＦＰＧＡ(３１２)に提供し、更に、第１光線路から光信号の状態を感知して、それに従う情報を第１ＦＰＧＡ(３１２)に提供する。また、第１ＵＮＩ(３１１)は、第１ＦＰＧＡ(３１２)が提供するＡＴＭセルを光信号に変換して第２光線路を通じて第２方向に転送する。
【００２９】
第１ＦＰＧＡ(３１２)はソフトウェア部とハードウェア部からなる。この第１ＦＰＧＡ(３１２)は、第１ＵＮＩ(３１１)が感知した光線路異常に対する情報をコントローラ３４０に提供すると共に、自身のノード識別情報(Ｎｏｄｅ ＩＤ)を挿入したＡＰＳセルを生成して第２ＮＡＵ(３２０)を通じて第３光線路に転送する。また、第１ＦＰＧＡ(３１２)は、コントローラ３４０の保護切替命令によって、第１ＵＮＩ(３１１)が提供したＡＴＭセルを第１ＡＴＬＡＳ(３１３)と第１ＣＲＢ(３１５)を経由してＡＴＵ(３３０)に提供したり廃棄したりする。そして、第１ＦＰＧＡ(３１２)は、第２ＮＡＵ(３２０)からＡＰＳセルが入力されれば、第１ＵＮＩ(３１１)を通じて第２光線路に転送する。また、第１ＦＰＧＡ(３１２)は、第１ＵＮＩ(３１１)を通じてＡＰＳセルが入力されれば、これをコントローラ３４０に提供し、入力のＡＰＳセルに自身の識別情報を追加挿入した後、第２ＮＡＵ(３２０)を通じて第３光線路に転送する。この第１ＦＰＧＡの動作は後で詳細に説明する。
【００３０】
第１ＡＴＬＡＳ(３１３)はネットワークの運営、管理、維持補修(ＯＡＭ：ｏｐｅｒａｔｉｏｎ， ａｄｍｉｎｉｓｔｒａｔｉｏｎ， ａｎｄ ｍａｉｎｔｅｎａｎｃｅ)を担当し、該当ノードにドロップ(ｄｒｏｐ)されるＡＴＭセルを、第１ＦＰＧＡ(３１２)を通じて入力されて第１ＣＲＢ(３１５)を通じてＡＴＵ(３３０)に提供し、該当ノードでアッド(ａｄｄ)されるＡＴＭセルを、ＡＴＵ(３３０)と第１ＣＲＢ(３１５)を通じて入力されて第１ＦＰＧＡ(３１２)に提供する。このとき、 該当ノードでアッドされるＡＴＭセルは第１ＣＲＢ(３１５)と第２ＣＲＢ(３２５)に同時入力されるところ、両方向に同時転送される。
【００３１】
第１ＣＲＡ(３１４)は該当ノードをパス(ｐａｓｓ)するＡＴＭセルを第２ＮＡＵ(３２０)の第２ＣＲＡ(３２４)に伝達するセルラウティング機能を行い、第１ＣＲＢ(３１５)は該当ノードにドロップ(ｄｒｏｐ)／アッド(ａｄｄ)されるＡＴＭセルをＡＴＵ(３３０)に伝達したり伝達されるセルラウティング機能を行う。
【００３２】
ＡＴＵ(３３０)は、ネットワーク側から加入者側に転送されるＡＴＭセルを第１ＣＲＢ(３１５)または第２ＣＲＢ(３２５)を通じて受信し、受信のＡＴＭセルをＵＴＯＰＩＡ(Ｕｎｉｖｅｒｓａｌ Ｔｅｓｔ ＆ Ｏｐｅｒａｔｉｏｎｓ ＰＨＹ Ｉｎｔｅｒｆａｃｅ ｆｏｒ ＡＴＭ)レベル２インターフェースを利用して多数のＡＤＳＬモデムに接続し、 ＡＤＳＬモデムは電話線路を利用して高速のデータを転送できるように該当ＡＴＭセルをアナログ信号に変調して加入者側装置に送信する。一方、加入者側装置が転送するアナログ信号を受信してデジタル信号に複調後、ＵＴＯＰＩＡレベル２インターフェースを利用して第１ＣＲＢ(３１５)と第２ＣＲＢ(３２５)に接続する。
【００３３】
また、第２ＮＡＵ(３２０)の第２ＵＮＩ(３２１)は、第２方向に転送される光信号を第４光線路から受信して、その光信号からＡＴＭセルを抽出して、第２ＦＰＧＡ(３２２)に提供し、更に、第４光線路から光信号の状態を感知してそれに従う情報を第２ＦＰＧＡ(３２２)に提供する。また、第２ＵＮＩ(３２１)は、第２ＦＰＧＡ(３２２)が提供するＡＴＭセルを光信号に変換して第３光線路を通じて第１方向に転送する。
【００３４】
第２ＦＰＧＡ(３２２)はソフトウェア部とハードウェア部からなる。第２ＦＰＧＡ(３２２)は、光線路異常状態が感知されれば、その情報をコントローラ３４０に提供すると同時に、自身のノード識別情報(Ｎｏｄｅ ＩＤ)を挿入したＡＰＳセルを生成して第１ＮＡＵ(３１０)を通じて第２光線路に転送する。また、第２ＦＰＧＡ(３２２)は、コントローラ３４０の保護切替命令によって、第２ＵＮＩ(３２１)が提供したＡＴＭセルを第２ＡＴＬＡＳ(３２３)と第２ＣＲＢ(３２５)を経由してＡＴＵ(３３０)に提供したり廃棄したりする。そして、第２ＦＰＧＡ(３２２)は、第１ＮＡＵ(３１０)からＡＰＳセルが入力されれば、第２ＵＮＩ(３２１)を通じて第３光線路に転送する。また、第２ＦＰＧＡ(３２２)は、第２ＵＮＩ(３２１)を通じてＡＰＳセルが入力されれば、これをコントローラ３４０に提供し、更に、入力のＡＰＳセルに自身の識別情報を追加挿入した後、第１ＮＡＵ(３１０)を通じて第２光線路に転送する。この第２ＦＰＧＡの動作は後でより詳細に説明する。
【００３５】
第２ＡＴＬＡＳ(３２３) はネットワークの運営、管理、維持補修(ＯＡＭ：ｏｐｅｒａｔｉｏｎ， ａｄｍｉｎｉｓｔｒａｔｉｏｎ， ａｎｄ ｍａｉｎｔｅｎａｎｃｅ)を担当し、該当ノードにドロップ(ｄｒｏｐ)されるＡＴＭセルを、第２ＦＰＧＡ(３２２)を通じて入力されて第２ＣＲＢ(３２５)を通じてＡＴＵ(３３０)に提供し、該当ノードでアッド(ａｄｄ)されるＡＴＭセルを、ＡＴＵ(３３０)と第２ＣＲＢ(３２５)を通じて入力されて第２ＦＰＧＡ(３２２)に提供する。第２ＣＲＡ(３２４)は該当ノードをパス(ｐａｓｓ)するＡＴＭセルを第１ＮＡＵ(３１０)の第１ＣＲＡ(３１４)に伝達するセルラウティング機能を行い、第２ＣＲＢ(３２５)は該当ノードにドロップ(ｄｒｏｐ)／アッド(ａｄｄ)されるＡＴＭセルをＡＴＵ(３３０)に伝達したり伝達されるセルラウティング機能を行う。
【００３６】
コントローラ３４０は、第１ＮＡＵ(３１０)と第２ＮＡＵ(３２０)を全般的に制御すると同時に、第１ＦＰＧＡ(３１２)と第２ＦＰＧＡ(３２２)から提供される異常状態情報及びＡＰＳセルによって保護切替機能を行う。また、第１ＦＰＧＡ(３１２)と第２ＦＰＧＡ(３２２)は直接接続されるところ、ＡＰＳセルフレームとクロック情報が直接送受信される。
【００３７】
この第２子局装置の第１、第２ＦＰＧＡでのＡＰＳの生成、検出、挿入動作及びコントローラでの保護切替動作を、図４乃至図６の処理フローチャートを参照して説明する。本実施形態における第１ＦＰＧＡと第２ＦＰＧＡはその構成と機能が同様であるところ、第１ＦＰＧＡの動作を説明すれば、これによって第２ＦＰＧＡの動作も自明に分かるので、ここでは第１ＦＰＧＡの動作だけに対して説明する。
【００３８】
図４は第２子局装置の第１ＦＰＧＡでのＡＰＳセルの生成過程を示した動作流れ図である。
【００３９】
第１ＦＰＧＡのハードウェア(Ｈ／Ｗ)部は、第１光線路を通じて入力される光信号を監視するが(Ｓ４０１)、第１光線路の切断によって光信号が切れた状態であれば(Ｓ４０２)、第１光線路に異常が発生しているので、割込み（ｉｎｔｅｒｒｕｐｔ)を発生して第１光線路の異常状態をソフトウェア(Ｓ／Ｗ)部に報告し(Ｓ４０３)、段階Ｓ４０６に進行する。
【００４０】
一方、光信号が切れた状態でなければ(Ｓ４０２)、第１ＦＰＧＡのソフトウェア(Ｓ／Ｗ)部は該当光信号の強さをチェックする(Ｓ４０４)。その結果、第１光線路の線路障害によって該当光信号の光強さが臨界値より下であれば(Ｓ４０５)、これも第１光線路に異常が発生したことになるので、段階Ｓ４０６に進行する。しかし、該当光信号の光強さが臨界値以上であれば(Ｓ４０５)、第１光線路が定常状態であるので、段階Ｓ４０１に進行して次の光信号を待機する。
【００４１】
第１光線路異常発生時、ソフトウェア部は第１光線路の異常をコントローラに通報して保護切替動作するようにし(Ｓ４０６)、出力ＡＰＳレジスターの自己ノード識別位置のビットを１にセットした後、ハードウェア部に伝達する(Ｓ４０７)。すると、ハードウェア部は出力ＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳセルを生成し(Ｓ４０８)、当該生成のＡＰＳセルを周期的(１／２／５／１０／２０ｍｓｅｃ)に第２ＮＡＵを通じて第３光線路に転送する(Ｓ４０９)。ハードウェア部は全ノードで保護切替済みのメッセージが入力されれば、ＡＰＳセル転送を解除する。
【００４２】
図５は第２子局装置の第１ＦＰＧＡでのＡＰＳセルの検出及び挿入過程を示した動作流れ図である。
【００４３】
第１ＦＰＧＡのハードウェア部は第１光線路から入力されるＡＰＳセル受信可否を監視して(Ｓ５０１)、イベントが発生すれば(Ｓ５０２)、受信のＡＰＳセルのＶＣＩ領域を入力ＡＰＳレジスターにミラーリングし、割込みを発生してＡＰＳセル受信情報をソフトウェア部に報告する(Ｓ５０３)。すると、ソフトウェア部は入力ＡＰＳレジスターを検査して当該ＡＰＳセルが警報表示信号(ＡＩＳ：ａｌａｒｍ ｉｎｄｉｃａｔｉｏｎ ｓｉｇｎａｌ)かを検査する(Ｓ５０４)、このとき、入力ＡＰＳレジスターの全てのビットを検査するのではなく、第１光線路と連結している装置の識別子位置、すなわち第２子局装置の場合、第１光線路とは第１子局装置が連結するので１ｈの位置を検査して、該当ビットがセットされていればＡＩＳ信号と見なす。
【００４４】
当該ＡＰＳセルがＡＩＳ信号であれば(Ｓ５０５)、ソフトウェア部は受信ＡＰＳセルをコントローラに伝達し(Ｓ５０６)、更に、入力ＡＰＳレジスターの自己ノード識別位置のビットをセットした後、第２ＦＰＧＡの出力ＡＰＳレジスターに伝達する(Ｓ５０７)。
【００４５】
第２ＦＰＧＡのソフトウェア部は出力ＡＰＳレジスターの内容をＡＰＳセルのＶＣＩ領域にミラーリングして第２ＵＮＩに伝達する。一方、第２方向にＡＰＳセルが発生して第２ＦＰＧＡの入力ＡＰＳレジスターの情報が第１ＦＰＧＡの出力ＡＰＳレジスターに伝達されれば、第１ＦＰＧＡのソフトウェア部は出力ＡＰＳレジスターの内容をＡＰＳセルのＶＣＩ領域にミラーリングして第１ＵＮＩに伝達する。
【００４６】
図６は第２子局装置のコントローラでの保護切替過程を示した動作流れ図である。
【００４７】
コントローラは第１光線路の異常が第１ＦＰＧＡにより通報されれば(Ｓ６０１)、第４光線路への切替が可能かをチェックし、全てのＡＴＭセルに対して第４光線路を通じて転送されるＡＴＭセルを受信するように保護切替を行う(Ｓ６０２)。
【００４８】
段階Ｓ６０１で第１光線路の異常が感知されなかったり、段階Ｓ６０２で保護切替が完了すれば、コントローラは段階Ｓ６０３を行う。段階Ｓ６０３でコントローラは第４光線路の異常が第２ＦＰＧＡにより通報されれば、第１光線路への切替が可能かをチェックし、全てのＡＴＭセルに対して第１光線路を通じて転送されるＡＴＭセルを受信するように保護切替を行う(Ｓ６０４)。
【００４９】
段階Ｓ６０３で第４光線路の異常が感知されなかったり、段階Ｓ６０４で保護切替が完了すれば、コントローラは段階Ｓ６０５を行う。段階Ｓ６０５でコントローラは第１ＦＰＧＡから第１光線路を通じて受信されたＡＰＳセルが受信されれば、受信したＡＰＳセルを分析し、第４光線路への切替が可能かをチェックし、受信のＡＰＳセルに識別情報が挿入されている装置からのＡＴＭセルに対しては保護切替を行わず、受信のＡＰＳセルに識別情報が挿入されていない装置からのＡＴＭセルに対しては第４光線路からのＡＴＭセルを受信するように保護切替を行う(Ｓ６０６)。
【００５０】
段階Ｓ６０５で第１ＦＰＧＡからＡＰＳセルが受信されなかったり、段階Ｓ６０６で保護切替が完了すれば、コントローラは段階Ｓ６０７を行う。段階Ｓ６０７でコントローラは第２ＦＰＧＡから第２光線路を通じて受信されたＡＰＳセルが受信されれば、受信のＡＰＳセルを分析し、第１光線路で切替可能かをチェックし、受信のＡＰＳセルに識別情報が挿入されている装置からのＡＴＭセルに対しては保護切替を行わず、受信のＡＰＳセルに識別情報が挿入されていない装置からのＡＴＭセルに対しては第１光線路に受信するように保護切替を行う(Ｓ６０８)。
【００５１】
以下、親局装置での保護切替を行うための動作を説明する。親局装置は子局装置とは異なり、ＡＰＳセルの終端(ｔｅｒｍｉｎａｔｉｏｎ)装置であることもでき、ＡＰＳ解除セル(ｃｌｅａｒ ｃｅｌｌ)を生成する装置であることもできる。勿論、親局装置でもＡＰＳセル生成は可能であるが、ソフトウェア部がＡＰＳセルを生成し、ハードウェア部が生成のＡＰＳセルを周期的に１０／２０／１００ｍｓｅｃ間隔で発生する。
【００５２】
図７は本発明による親局装置のＯＮＩＵ(Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ)の概略構成図である。図１のリング型のＡＴＭ ＦＬＣ−Ｃ転送システムでは、一つの親局装置に一つのリングだけ連結した例で示しているが、一つの親局装置のＯＮＩＵには子局装置からなる多数個のリングの連結が可能である。
【００５３】
親局装置のＯＮＩＵは大別すれば、ＮＡＵａ(７１０)、ＮＡＵｂ(７２０)、ＡＴＵ(７３０)及びＨＭＣＵ(ＨＤＴ Ｍａｉｎ Ｃｏｎｔｒｏｌ Ｕｎｉｔ)(７４０)に分けられる。ＮＡＵａ(７１０)は第１ｍＵＮＩ(７１１、第１ｍＦＰＧＡ(７１２)及び第１ｍＡＴＬＡＳ(７１３)を含み、ＮＡＵｂ(７２０)は第２ｍＵＮＩ(７２１)、第２ｍＦＰＧＡ(７２２)及び第２ｍＡＴＬＡＳ(７２３)を含む。
【００５４】
ＮＡＵａ(７１０)の第１ｍＵＮＩ(７１１)は、第１方向に転送される光信号をＡ光線路から受信して、その光信号からＡＴＭセルを抽出して、第１ｍＦＰＧＡ(７１２)に提供する。更に、Ａ光線路の状態を感知して第１ｍＦＰＧＡ(７１２)に提供する。また、第１ｍＵＮＩ(７１１)は第１ｍＦＰＧＡ(７１２)が提供するＡＴＭセルを光信号に変換してＢ光線路を通じて第２方向に転送する。
【００５５】
第１ｍＦＰＧＡ(７１２)はソフトウェア部とハードウェア部からなる。第１ｍＵＮＩ(７１１)を通じて感知した光線路異常に対する情報をＨＭＣＵ(７４０)に提供する。また、第１ｍＦＰＧＡ(７１２)は、ＨＭＣＵ(７４０)の保護切替命令によって、第１ｍＵＮＩ(７１１)が提供したＡＴＭセルを第１ｍＡＴＬＡＳ(７１３)を通じてＡＴＵ(７３０)に提供したり廃棄したりする。そして、第１ｍＦＰＧＡ(７１２)は、第１ｍＵＮＩ(７１１)がＡＰＳセルを提供すれば、そのＡＰＳセルを保存していってＨＭＣＵ(７４０)に提供する。このとき、親局装置はＡＰＳセル終端装置なので、第１ｍＦＰＧＡ(７１２)は該当ＡＰＳセルをＮＡＵｂ(７２０)に伝達する必要はない。
【００５６】
ＮＡＵｂ(７２０)の第２ｍＵＮＩ(７２１)は、第２方向に転送される光信号をＤ光線路から受信して、その光信号からＡＴＭセルを抽出して、第２ｍＦＰＧＡ(７２２)に提供する。更に、Ｄ光線路の状態を感知して第２ｍＦＰＧＡ(７２２)に提供する。また、第２ｍＵＮＩ(７２１)は第２ｍＦＰＧＡ(７２２)が提供するＡＴＭセルを光信号に変換してＣ光線路を通じて第１方向に転送する。
【００５７】
第２ｍＦＰＧＡ(７２２)はソフトウェア部とハードウェア部からなる。第２ｍＵＮＩ(７２１)を通じて感知した光線路異常に対する情報をＨＭＣＵ(７４０)に提供する。また、第２ｍＦＰＧＡ(７２２)は、ＨＭＣＵ(７４０)の保護切替命令によって、第２ｍＵＮＩ(７２１)が提供したＡＴＭセルを第２ｍＡＴＬＡＳ(７２３)を通じてＡＴＵ(７３０)に提供したり廃棄したりする。そして、第２ｍＦＰＧＡ(７２２)は、第２ｍＵＮＩ(７２１)がＡＰＳセルを提供すれば、そのＡＰＳセルを保存していってＨＭＣＵ(７４０)に提供する。このとき、親局装置はＡＰＳセル終端装置なので、第２ｍＦＰＧＡ(７２２)は該当ＡＰＳセルをＮＡＵａ(７１０)に伝達する必要はない。
【００５８】
第１ｍＡＴＬＡＳ(７１３)、第２ｍＡＴＬＡＳ(７２３)及びＡＴＵ(７３０)の動作は、子局装置のＯＮＩＵの第１ＡＴＬＡＳ、第２ＡＴＬＡＳ及びＡＴＵと類似しているところ、ここではそれに対する詳細な説明は省略する。
【００５９】
ＨＭＣＵ(７４０)は、第１、第２ｍＦＰＧＡ(７１１、７１２)が提供する光線路状態に対する情報または第１、第２ｍＦＰＧＡ(７１１、７１２)からのＡＰＳセルを利用して保護切替を行う。親局装置のＨＭＣＵ(７４０)での保護切替過程は子局装置のコントローラでの保護切替過程と類似している。すなわち、Ａ光線路に異常が発生すれば、全てのＡＴＭセルに対してＤ光線路からのＡＴＭセルを受信するように保護切替を行い、Ｄ光線路に異常が発生すれば、全てのＡＴＭセルに対してＡ光線路からのＡＴＭセルを受信するように保護切替を行う。また、第１または第２ｍＦＰＧＡからのＡＰＳセルが受信されれば、当該ＡＰＳセルを読取り、そのＡＰＳセルに識別情報が挿入されている子局装置からのＡＴＭセルに対しては保護切替を行わず、そのＡＰＳセルに識別情報が挿入されていない子局装置からのＡＴＭセルに対しては保護切替を行う。
【００６０】
第１ｍＦＰＧＡ(７１２)の動作を説明する。Ａ光線路からの光信号が遮断されれば、第１ｍＦＰＧＡ(７１２)のハードウェア部はこれを感知して、割込みを発生してソフトウェア部にＡ光線路の異常状態を通報する。一方、Ａ光線路からの光信号の光強さが臨界値より下になれば、第１ｍＦＰＧＡ(７１２)のソフトウェア部はこれを感知してＡ光線路の異常状態を感知する。Ａ光線路の異常が感知されれば、第１ｍＦＰＧＡ(７１２)のソフトウェア部はＨＭＣＵ(７４０)にＡ光線路異常状態を通報して保護切替が行われるようにする。
【００６１】
一方、第１ｍＦＰＧＡのハードウェア部がＡＰＳセルを受信してＡＰＳセルのＶＣＩ領域をＡＰＳレジスターにミラーリングすれば、第１ｍＦＰＧＡのソフトウェア部は当該ＡＰＳセルを伝達した子局装置の識別情報が保存された位置を検査して、該当位置のビットがセットされていれば当該ＡＰＳセルをＨＭＣＵ(７４０)に伝達して保護切替が行われるようにする。
【００６２】
次に、第２ｍＦＰＧＡ(７２２)の動作を説明する。Ｄ光線路からの光信号が遮断されれば、第２ｍＦＰＧＡ(７２２)のハードウェア部はこれを感知し、割込みを発生してソフトウェア部にＤ光線路の異常状態を通報する。一方、Ｄ光線路からの光信号の光強さが臨界値より下になれば、第２ｍＦＰＧＡ(７１２)のソフトウェア部はこれを感知してＤ光線路の異常状態を感知する。Ｄ光線路の異常が感知されれば、第２ｍＦＰＧＡ(７２２)のソフトウェア部はＨＭＣＵ(７４０)にＤ光線路の異常状態を通報して保護切替が行われるようにする。
【００６３】
一方、第２ｍＦＰＧＡのハードウェア部がＡＰＳセルを受信してＡＰＳセルのＶＣＩ領域をＡＰＳレジスターにミラーリングすれば、第２ｍＦＰＧＡのソフトウェア部は当該ＡＰＳセルを伝達した子局装置の識別情報が保存された位置を検査して、該当位置のビットがセットされていれば当該ＡＰＳセルをＨＭＣＵ(７４０)に伝達する。
【００６４】
親局装置では電源がリセットされたり切替が終了されれば、ＡＰＳ解除セルを生成して子局装置に伝達するが、図８はｍＦＰＧＡでＡＰＳ解除セルを生成する過程を示した動作流れ図である。ここで、ｍＦＰＧＡは図７の構成図に示した第１ｍＦＰＧＡと第２ｍＦＰＧＡを通称する用語である。
【００６５】
まず、ｍＦＰＧＡのソフトウェア部はＡＰＳ解除セル生成が必要な状況なのかをチェックする(Ｓ８０１)。電源がリセットされたり切替状況が終了されるようなＡＰＳ解除セル生成必要状況になれば(Ｓ８０２)、ｍＦＰＧＡのソフトウェア部はＡＰＳレジスターの全体ビットを全部リセットする(Ｓ８０３)。すると、該当ｍＦＰＧＡのハードウェア部はＡＰＳレジスターをＡＰＳセルのＶＣＩ領域にミラーリングしてＡＰＳ解除セルを生成し(Ｓ８０４)、生成のＡＰＳ解除セルを子局装置に転送する(Ｓ８０５)。
【００６６】
仮に、前記ＡＰＳ解除セル(Ｓ８０２)を発生する必要がなければ、Ｓ８０１段階を繰り返す。
【００６７】
上述したように、本発明はＡＰＳセルに挿入されている情報だけを参照して保護切替を行うので、保護切替のための負荷を軽減できる。また、ＡＰＳセルの生成、検出、挿入動作においてハードウェア的な処理とソフトウェア的な処理とが並行して行われるため、保護切替のための遅延時間を短縮できる。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、リング型のＡＴＭ転送システムの保護切替時に発生し得る切替遅延時間を短縮でき、切替のための負荷を軽減できる利点がある。
【００６９】
本発明の好適な実施形態を参照して説明したが、該当技術分野における通常の知識を有した者であれば特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正・変更できることを理解できる。
【図面の簡単な説明】
【図１】一般のリング型の非同期転送モード(ＡＴＭ)ＦＬＣ−Ｃ転送システムの概略構成図である。
【図２】ＡＰＳセルの構造図である。
【図３】本発明による第２子局装置のＯＮＩＵ(Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ)の概略構成図である。
【図４】本発明による第２子局装置の第１ＦＰＧＡでのＡＰＳセル生成過程を示した動作流れ図である。
【図５】本発明による第２子局装置の第１ＦＰＧＡでのＡＰＳセルの検出及び挿入過程を示した動作流れ図である。
【図６】本発明による第２子局装置のコントローラでの保護切替過程を示した動作流れ図である。
【図７】本発明による親局装置のＯＮＩＵ(Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ)の概略構成図である。
【図８】本発明による親局装置のｍＦＰＧＡでのＡＰＳ解除セル生成過程を示した動作流れ図である。
【符号の説明】
３１０  第１ＮＡＵ
３１１  第１ＵＮＩ
３１２  第１ＦＰＧＡ
３１３  第１ＡＴＬＡＳ
３１４  第１ＣＲＡ
３１５  第１ＣＲＢ
３２０  第２ＮＡＵ
３２１  第２ＵＮＩ
３２２  第２ＦＰＧＡ
３２３  第２ＡＴＬＡＳ
３２４  第２ＣＲＡ
３２５  第２ＣＲＢ
３３０  ＡＴＵ
３４０  コントローラ
【図１】
0003779261.tif 000002
【図２】
0003779261.tif 000003
【図３】
0003779261.tif 000004
【図４】
0003779261.tif 000005
【図５】
0003779261.tif 000006
【図６】
0003779261.tif 000007
【図７】
0003779261.tif 000008
【図８】
0003779261.tif 000009