(57)【特許請求の範囲】
【請求項１】
集積回路への電圧供給を停止するための電圧遮断回路であって、
前記集積回路内の第１の抵抗と前記電圧遮断回路内の第１のコンデンサとで構成される時定数回路の第１の充電電圧と前記電圧遮断回路内の第２の抵抗と前記電圧遮断回路内の第２のコンデンサとで構成される第２の時定数回路の第２の充電電圧とを比較し、
前記比較結果に基づいて該集積回路に電源電圧を供給する経路を遮断することを特徴とする電圧遮断回路。
【請求項２】
前記第１の充電電圧が前記第２の充電電圧よりも大きいときに、前記経路を遮断することを特徴とする請求項１に記載の電圧遮断回路。
【請求項３】
高電位電源と低電位電源との間に第１ノードを介して直列接続され、ゲート同士が接続される第１トランジスタと第２トランジスタと、
前記高電位電源と前記低電位電源間に第２ノードを介して直列接続され、ゲート同士が接続される第３トランジスタと第４トランジスタと、を備え、
前記第１ノードが、前記第３トランジスタのゲートに接続されるともに、集積回路の第１の抵抗と第１のコンデンサとが接続される第３ノードに接続され、
前記第２ノードが、前記第１トランジスタのゲートに接続されるとともに、第２の抵抗と第２のコンデンサとが接続される第４ノードに接続されること
を特徴とする電圧遮断回路。
【請求項４】
前記第１ノードの電位が前記第２ノードの電位よりも高いときに、前記集積回路への電源供給を遮断することを特徴とする請求項３に記載の電圧遮断回路。
【請求項５】
高電位電源と低電位電源との間に直列接続されたコンデンサと集積回路との間の第１ノードと該高電位電源との間に接続される第１トランジスタと、
前記高電位電源と前記低電位電源間に第２ノードを介して直列接続され、ゲート同士が接続される第２トランジスタと第３トランジスタと、を備え、
前記第１ノードが、前記第２トランジスタのゲートに接続され、
前記第２ノードが、前記第１トランジスタのゲートに接続されること
を特徴とする電圧遮断回路。
【請求項６】
バーンイン試験を行なうウエハ上に設けられていることを特徴とする請求項１、請求項２、請求項３、請求項４又は請求項５に記載の電圧遮断回路。
【請求項７】
集積回路内の第１の抵抗と電圧遮断回路内の第１のコンデンサとに基づいて発生する第１の充電電圧と電圧遮断回路内の第２の抵抗と電圧遮断回路内の第２のコンデンサとに基づいて発生する第２の充電電圧とを比較し、
前記第１の充電電圧が大きいときには前記集積回路への電源供給を遮断し、
前記第２の充電電圧が大きいときには前記集積回路への電源供給を行ない、
前記集積回路を試験すること、
を特徴とする集積回路の試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は基板上に形成された多数の集積回路チップの良否判定試験を行う集積回路試験方法に関し、特にバーンイン用ウェーハにおける集積回路チップに対する試験方法の改良を目的とするものである。
【０００２】
近年のコンピュータシステムの高速化及び大容量化の要請に伴い、そのコンピュータシステムを構成する半導体装置の集積度も益々向上され、その動作速度も高速化されている。このような半導体装置ではその初期故障を防止するために潜在的な欠陥を有する製品を除去する試験が行われている。
【０００３】
その一方法としてバーンイン装置により電源電圧より若干高い電圧を、当該半導体装置に印加して電圧ストレスを加えることにより、通電エージングを行い、当該半導体装置の潜在的な不良を顕在化させる工程の実施が要望されている。
【０００４】
【従来の技術】
上記の要望に沿って開発された従来の技術の一つの例として、特開平3-139842号が知られている。図６は従来の多数の集積回路チップを形成するウェーハの模式図を示し、図７は従来の集積回路チップ単体のブロック図を示す。なお、構成と動作の説明を理解し易くするために、全図を通じて同一部分には同一符号を付してその重複説明を省略する。
【０００５】
図６において、１はウェーハ、２はウェーハ１上にＲＡＭ等の半導体記憶装置を多数形成した集積回路チップ、３はバーンインのための電圧を各集積回路チップ毎に供給する電源供給領域であって、例えば正電位側のVDD 供給ライン3aとアース電位側のVSS 供給ライン3bとからなる。
【０００６】
4aは各集積回路チップ２にVDD 供給ライン3aから電圧を供給するVDD 電源供給線であり、4bは各集積回路チップ２をVSS 供給ライン3bに接続するためのVSS 電源供給線を示し、通常は図示しないスクライブライン（ウェーハ上に設けるチップの分割線）に沿って形成する。
【０００７】
これにより電源供給領域３にバーンイン電圧を供給すると、各電源供給線4a、4bを介して各集積回路チップ２にバーンイン電圧が供給される。
図７において、10は電源遮断回路、11は集積回路チップ２の単体に含まれる集積回路であって、製造目的の半導体集積回路そのものを示し、その集積回路単体の内部抵抗R1に相当する抵抗記号で表す。集積回路チップ２の領域内の集積回路11以外の回路及び部品は、集積回路11に対するバーンイン用の電源遮断回路10を構成している。
【０００８】
Ｒはダンピング抵抗、Ｔr1はスイッチ機能を有する電源制御トランジスタを示し、VDD 電源供給線4aとVSS 電源供給線4bとの間には、ダンピング抵抗Ｒと電源制御トランジスタＴr1と集積回路11とが直列に接続されている。12は制御回路であって、その出力は電源制御トランジスタＴr1のゲートに制御信号のＨレベルまたはＬレベルを印加することにより、同トランジスタＴr1はオンまたはオフに駆動される結果、VDD 電源供給線4aから電源VDD がバーンイン電圧として集積回路11に印加、または供給停止される回路構成になっている。
【０００９】
次に電源制御トランジスタＴr1のゲートに制御信号を与える制御回路12について説明する。図８は従来のバーンイン用集積回路チップの電源遮断回路図を示す。図において、一端がVDD 電源供給線4aに接続されたヒューズF1，F2の他端とVSS 電源供給線4bの間には、図示するようなトランジスタＴr2〜Ｔr5で構成される周知のフリップフロップ回路が接続されている。
【００１０】
即ち、トランジスタＴr2とＴr4はＰチャネルＭＯＳトランジスタで構成され、トランジスタＴr3とＴr5はＮチャネルＭＯＳトランジスタで構成されている。また、トランジスタＴr4のドレインはコンデンサＣを介してVSS 電源供給線4bに接続され、トランジスタＴr2のソースがフリップフロップ回路の出力端子として電源制御トランジスタＴr1のゲートに接続されている。
【００１１】
さて、このようなバーンイン用集積回路チップの電源遮断回路が多数形成された図６に示すウェーハ１では、バーンインに先立って各集積回路チップ２の図７に示す集積回路11に電源短絡等（内部抵抗R1の異常）の有無をテスター等で点検を実施する。そして異常有りの場合は、図８に示すヒューズF1を例えばレーザ光を外部から照射することよって溶断し、異常無しの場合はヒューズF1，F2ともに溶断しない。
【００１２】
即ち、いずれのヒューズも溶断しない状態でバーンインを施すために、VDD 電源供給線4aとVSS 電源供給線4bとの間に電源を供給すると、トランジスタＴr4のドレインにはコンデンサＣが接続されているために、トランジスタＴr2のドレイン電圧Ｖd2はトランジスタＴr4のドレイン電圧Ｖd4より電圧値の上昇が時間的に早い。
【００１３】
従って、トランジスタＴr2はトランジスタＴr4より先にオンされ、フリップフロップ回路の原理に基づき、トランジスタＴr2とＴr5がオン、トランジスタＴr4とＴr3がオフとなる結果、フリップフロップ回路の出力はＨレベルとなって電源制御トランジスタＴr1がオンされ、集積回路11にはVDD 電源供給線4aからダンピング抵抗Ｒを介してバーンイン電圧が印加される。
【００１４】
一方ヒューズF1を溶断した状態でバーンインを開始して、VDD 電源供給線4aとVSS 電源供給線4bとの間に電源を供給すると、トランジスタＴr2はオフ状態のままで、トランジスタＴr4のドレイン電圧Ｖd4が上昇してトランジスタＴr4とＴr3がオンされる。しかし、ヒューズF1が溶断されているため、トランジスタＴr2とＴr5はオフとなり、フリップフロップ回路の出力はＬレベルとなって電源制御トランジスタＴr1がオフされ、集積回路11にはVDD 電源供給線4aからの電圧供給は遮断される。
【００１５】
これにより集積回路11内での異常短絡電流の発生が防止され、規格外の異常電流発生によるVDD 電源の電圧降下を未然に防止できる。以上に説明した電源遮断回路の他に、ＮＯＲ回路にトランスファーゲートを複数設けた複雑な自己過電流防止回路を利用する場合もある。
【００１６】
【発明が解決しようとする課題】
以上のように、従来の技術では、電源短絡等を起こした集積回路チップを一次試験等で選択し、その情報により外部からレーザ光等を照射してヒューズを溶断したり、或いは、電源短絡を起こした集積回路チップへの電源供給が遮断されるように、図示しない制御回路に外部信号を供給しながらバーンインを実施しなくてはならず、スループットを悪くし、またレーザ冗長装置のような新規設備が必要となり、コストアップに繋がる欠点があった。また、上記のＮＯＲ回路を利用する場合でも、１本の外部制御信号を必要としており、コストアップを引起していた。
【００１７】
本発明の目的は、集積回路ウェーハ状態でバーンインを行うために、電源短絡等を起こした集積回路チップには、ウェーハの外部から制御操作を加えることなく、自動的に電源供給を遮断可能な制御回路を有する集積回路ウェーハの提供を目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の発明においては、集積回路への電圧供給を停止するための電圧遮断回路であって、前記集積回路内の第１の抵抗と第１のコンデンサとで構成される時定数回路の第１の充電電圧と第２の抵抗と第２のコンデンサとで構成される第２の時定数回路の第２の充電電圧とを比較し、前記比較結果に基づいて該集積回路に電源電圧を供給する経路を遮断することを要旨とした。
また、請求項５に記載の発明においては、高電位電源と低電位電源との間に直列接続されたコンデンサと集積回路との間の第１ノードと該高電位電源との間に接続される第１トランジスタと、前記高電位電源と前記低電位電源間に第２ノードを介して直列接続され、ゲート同士が接続される第２トランジスタと第３トランジスタとを備え、前記第１ノードが、前記第２トランジスタのゲートに接続され、前記第２ノードが、前記第１トランジスタのゲートに接続されることを要旨とした。
更に、請求項７に記載の発明においては、集積回路内の第１抵抗と第１コンデンサとに基づいて発生する第１の充電電圧と第１の抵抗と第コンデンサとに基づいて発生する第２の充電電圧とを比較し、前記第１の充電電圧が大きいときには前記集積回路への電源供給を遮断し、前記第２の充電電圧が大きいときには前記集積回路への電源供給を行ない、前記集積回路を試験することを要旨とした。
【００１９】
従って、請求項１、請求項６及び請求項７に記載の発明によれば、従来の電源短絡を発生した集積回路チップの選択検査工程も、基板の外部から制御操作を加える工程も不要になる効果が得られる。
【００２０】
本発明は、前記参照時定数回路を構成する抵抗が、トランジスタのソースとドレインとの間の抵抗からなることも要旨とする。
これにより、参照時定数回路の抵抗が必要とする抵抗値の領域が拡大され、かつ製造が容易となる効果が得られる。
【００２１】
本発明における電源遮断回路を、電源遮断の機能を有する第２のラッチ回路と、前記集積回路の内部抵抗とコンデンサとを接続してなる時定数回路とから構成し、前記電源遮断回路は、電源供給時に、前記時定数回路を構成するコンデンサの充電電圧値が第２閾値未満のときに、第２のラッチ回路が電源を遮断するものであることを要旨とする。
【００２２】
これにより電源供給時に、集積回路の内部抵抗の値に対応して第２のラッチ回路が集積回路に対する電源供給を制御するように構成でき、回路構成を請求項１の構成より簡単にできる効果がある。
【００２３】
本発明における電源遮断回路は、前記基板上の前記集積回路チップの形成領域外に設けられていることも要旨とする。これにより、集積回路には余分な回路素子を付加せず小型化に効果がある。
【００２４】
本発明における電源遮断回路は、バーンインを実施するウェーハ上に設けられていることも要旨とした。これにより、集積回路にはバーンイン用の余分な回路素子を付加せず小型化に効果がある。
【００２５】
【発明の実施の形態】
以下、本発明の実施例を具体的に説明する。図１は本発明の第１実施例の電源遮断回路を示す回路図である。以下図６を参照しながら図１を説明する。
【００２６】
この電源遮断回路は、集積回路11の内部抵抗R1にコンデンサC1を直列接続して形成した時定数回路と、その時定数回路と比較するための抵抗R2とコンデンサC2の直列回路からなる参照時定数回路と、電源遮断の機能を有する第１のラッチ回路、即ち、４個のトランジスタＴr6〜Ｔr9で形成したフリップフロップ回路からなり、夫々の回路の両端には VDD電源供給線4aと VSS電源供給線4bを接続して構成されている。
【００２７】
スイッチング機能を確実にするために、フリップフロップ回路を形成するトランジスタＴr6とＴr8には、エンハンストメント型ＰチャネルＭＯＳトランジスタを用い、トランジスタＴr7とＴr9には、エンハンストメント型ＮチャネルＭＯＳトランジスタを用いることが好ましい。そして、集積回路11に対する電源遮断のスイッチング動作はトランジスタＴr7が行う回路に構成されている。
【００２８】
トランジスタＴr6とＴr7が直列接続されると共に、トランジスタＴr8とＴr9が直列接続されている。そしてトランジスタＴr6とＴr7のゲートはトランジスタＴr8のソースに接続されると共に、抵抗R2とコンデンサC2の接続点にも接続されている。同様に、トランジスタＴr8とＴr9のゲートはトランジスタＴr6のソースに接続されると共に、内部抵抗R1とコンデンサC1の接続点にも接続されている。
【００２９】
さて、このように形成された集積回路チップ２が多数形成されている例えばウェーハ１の電源供給領域３に、所定のバーンイン用の電圧を供給する。始めに集積回路11が電源短絡を起こしていた場合を考える。この場合、集積回路11の内部抵抗R1は数オーム程度の低抵抗である。そこで、抵抗R2の値をこの値より大きく且つ、集積回路11が正常な場合の内部抵抗R1の値（約数百オーム）より低く設定する。また、コンデンサC2の容量はコンデンサC1と同じ容量にあらかじめ設定する。
【００３０】
この設定の結果、ＣＲ時定数の関係より、集積回路11が電源短絡している場合には、コンデンサC1の充電電圧、即ちトランジスタＴr6のソース電位Ｖs6の方が、コンデンサC2の充電電圧、即ちトランジスタＴr8のソース電位Ｖs8の方より先に上昇する。逆に、集積回路11が正常な場合には、コンデンサC2の充電電圧、即ちトランジスタＴr8のソース電位Ｖs8の方がC1の充電電圧、即ちトランジスタＴr6のソース電位Ｖs6の方より先に上昇する。
【００３１】
従って、集積回路11が電源短絡している場合には、トランジスタＴr9がトランジスタＴr7よりも先にオンするのでトランジスタＴr7のゲートは、トランジスタＴr9のソースとドレイン間のスイッチング経路を介して電源VSS に引きずられ、トランジスタＴr7はオフに保持される。これにより集積回路11に対するVDD 電源供給線4aからの電源供給のスイッチング回路となるトランジスタＴr7のソースとドレイン間の経路は自動的に遮断される。
【００３２】
また、集積回路11が電源短絡を起こしていない場合には、逆にトランジスタＴr7が先にオンに保持され、トランジスタＴr9がオフに保持される結果、VDD 電源供給線4a−集積回路11−トランジスタＴr7−VSS 電源供給線4bの経路で電源が集積回路11に自動的に供給される。
【００３３】
従って、このような電源遮断回路を例えばバーンイン用ウェーハに搭載すれば、従来の電源短絡を発生した集積回路チップの選択検査工程も、ウェーハの外部から制御操作を加える工程も不要になる効果が得られる。
【００３４】
図２は第１実施例の電源遮断回路の動作を示す波形図であって、以下図１を参照しながら説明する。横軸には時間、縦軸にはソース電位（充電電圧）を取り、図１における集積回路11に電源短絡が発生している場合のＴr6のソース電位Ｖs6が、Ｔr8のソース電位Ｖs8に対し、電位上昇が先行する状態を示し、時間０においてVDD 電源が印加され、時間t1においてトランジスタＴr9がオンとなり、以降トランジスタＴr9のドレインに接続されたトランジスタＴr7のゲート電位Ｖs8が降下し、トランジスタＴr7がオフになる様子を示す。
【００３５】
ここで、図中の第１閾値は、トランジスタＴr7がオンとなるソース電位Ｖs6、又はトランジスタＴr9がオンとなるソース電位Ｖs8のレベルを示す。
即ち、図１の電源遮断回路によれば、従来のように電源短絡を起こした集積回路チップを一次試験等で選択したり、その情報によりフューズを溶断したり、或いは、電源短絡を起こした集積回路チップへの電源供給が遮断されるように、制御回路に外部信号を供給しながらバーンインを実施する必要はなくなり、ウェーハ形成後に直ちにバーインが実施でき、電源短絡を起こした集積回路チップに対する電源供給は自動的に遮断される効果がある。
【００３６】
図３は本発明の第２実施例の電源遮断回路を示す回路図であって、図１と異なる点は、図１における抵抗R2をトランジスタＴr10 のソースとドレイン間の抵抗に置き換えたものであって、作用動作は同じである。トランジスタＴr10 の種類はバイポーラトランジスタでも利用可能であるが、フリップフロップ回路を形成するトランジスタＴr6，Ｔr8と同型のエンハンストメント型ＰチャネルＭＯＳトランジスタで形成することが製造上好ましい。
【００３７】
トランジスタＴr10 のドレインをVDD 電源供給線4aに接続し、ソースをコンデンサC2に、ゲートをVss 電源供給線4bに接続して構成する。この場合、トランジスタＴr10 のゲートをVss 電源供給線4bに接続しているため、ゲートが完全にオンした時のソースとドレイン間の抵抗値を利用していることになる。なお、ゲートに印加する電圧を可変にする回路を設けるならば、ソースとドレイン間の抵抗値は可変となり、広範囲かつ微細な抵抗値の制御に対応できる効果がある。
【００３８】
図４は本発明の第３実施例の電源遮断回路を示す回路図であって、図１と異なる点は、図１における抵抗R2とコンデンサC2の直列回路を削除し、集積回路11とコンデンサC1の直列回路を逆接続とし、且つフリップフロップ回路のトランジスタＴr7を削除し、トランジスタＴr6のソースをトランジスタＴr8のゲート及び集積回路11とコンデンサC1の接続点に接続した第２のラッチ回路に縮小構成した点にある。
【００３９】
即ち、３個のトランジスタＴr6，Ｔr8，Ｔr9で形成したスイッチング機能を有する第２のラッチ回路と、コンデンサC1に集積回路11の内部抵抗R1を直列接続して形成した時定数回路の夫々の両端に VDD電源供給線4aと VSS電源供給線4bを接続して構成されてなり、集積回路11に対する電源供給はトランジスタＴr6をスイッチング素子として行う。
【００４０】
図５は第３実施例の電源遮断回路の動作を示す波形図であって、以下図４を参照して説明する。横軸に時間、縦軸に図４に示すトランジスタＴr6のソース電位Ｖs6' 、即ち内部抵抗R1の両端電圧を取り、内部抵抗R1が正常な場合と短絡の場合の電位の比較を示す。
【００４１】
さて、図４のように形成された電源遮断回路に所定のバーンイン用の電圧を供給して作用を説明する。時間０においてVDD 電源の供給を開始すると、時間t2まではコンデンサC1に充電電流が流れるため、過渡現象により内部抵抗R1の両端電圧、即ち、トランジスタＴr6のソース電位Ｖs6' は一次的に増加する。
【００４２】
その後は、集積回路11の内部抵抗R1の値とトランジスタＴr6のオン抵抗の分圧比でトランジスタＴr6のソース電位Ｖs6' が定まる。始めに集積回路11が電源短絡を起こしていた場合を考える。この場合、集積回路11の内部抵抗R1は数オーム程度の低抵抗である。これに対しトランジスタＴr6のオン抵抗は数百オームであるから、トランジスタＴr6のソース電位Ｖs6' はVSS 電位に近づく。
【００４３】
ここで図中の第２閾値は、トランジスタＴr6のソース電位Ｖs6' がこのレベル以上でオン動作、このレベル未満でオフ動作となるレベルを示す。
従って、電源供給の直後はコンデンサC1を充電する過渡現象のためにソース電位Ｖs6' は急激に立ち上がる結果、第２閾値以上のレベルとなり、始めはトランジスタＴr9がオンしていたが、充電の収斂と共にソース電位Ｖs6' は降下し、時間t3以後において第２閾値未満となるため、トランジスタＴr9はオフとなる。従って、トランジスタＴr9のドレイン電位はＨレベルとなり、トランジスタＴr6がオフとなる。これによりソース電位Ｖs6' はＬレベルに保持され、電源短絡を起こしている集積回路11には VDD電源供給線4aからトランジスタＴr6を介しての電源供給が遮断される。
【００４４】
次に、集積回路11が電源短絡を起こしていない場合を考える。この場合もコンデンサC1の作用により始めはトランジスタＴr6のソース電位Ｖs6' は一次的に増加する。その後も集積回路11の正常な内部抵抗R1の抵抗値よりトランジスタＴr6のオン抵抗値を予め低く設定しておくことによりトランジスタＴr6のソース電位Ｖs6' は第２閾値より上位のＨレベルを保持できる。従って、トランジスタＴr9とトランジスタＴr6がオンを持続することにより、正常な集積回路11には VDD電源供給線4aからの電源がトランジスタＴr6を介して供給される。
【００４５】
従来のバーンイン用の集積回路ウェーハは、図７に示すように集積回路チップ２の領域内に電源遮断回路10が形成されていた。これはユーザにとって不要な存在であり、小型化を阻害する要因にもなる。従って、この電源遮断回路10を集積回路チップ２の領域外の例えばスクライブラインに沿った領域に設けることにより集積回路11の小型化が可能となる効果がある。
【００４６】
以上の説明はウェーハ上に形成された多数の集積回路チップに対する試験方法の適用について説明したが、ウェーハ上に形成された集積回路チップに限定されるものではなく、通常の基板上に形成された多数の集積回路チップに容易に適用可能であることはいうまでもない。
【００４７】
【発明の効果】
以上説明したように本発明によれば、基板上に形成された複数の集積回路に試験、例えばバーンインを実施する上で、電源供給線から電源を供給する際に、電源短絡を起こしているチップの電源供給を遮断する為の特別な操作（ヒューズ溶断や制御信号を外部から入れることでバーンイン用の電源供給線から分離する工程）を実施しなくても、その基板自体が自動的に電源供給を遮断することができる。
【００４８】
また、レーザ装置のような冗長設備も不要で、且つ外部から電源遮断回路に対する制御操作も不要となり、極めて簡素な装置システムで基板のバーンインを実施でき、スループットの向上やコスト削減を図ることのできる効果がある。
【図面の簡単な説明】
【図１】  本発明の第１実施例の電源遮断回路を示す回路図、
【図２】  第１実施例の電源遮断回路の動作を示す波形図、
【図３】  本発明の第２実施例の電源遮断回路を示す回路図、
【図４】  本発明の第３実施例の電源遮断回路を示す回路図、
【図５】  第３実施例の電源遮断回路の動作を示す波形図、
【図６】  従来の多数の集積回路チップを形成するウェーハの模式図、
【図７】  従来の集積回路チップ単体のブロック図、
【図８】  従来のバーンイン用集積回路チップの電源遮断回路図、
【符号の説明】
１：ウェーハ
２：集積回路チップ
４：電源供給線
4a：VDD 電源供給線
4b：VSS 電源供給線
11：集積回路
12：制御回路
C1，C2：コンデンサ
R1：内部抵抗
R2：抵抗
Ｔr6〜Ｔr10 ：トランジスタ
Ｖs6，Ｖs6' ：トランジスタＴr6のソース電位
Ｖs8：トランジスタＴr8のソース電位
【図１】
0003812026.tif 000002
【図２】
0003812026.tif 000003
【図３】
0003812026.tif 000004
【図４】
0003812026.tif 000005
【図５】
0003812026.tif 000006
【図６】
0003812026.tif 000007
【図７】
0003812026.tif 000008
【図８】
0003812026.tif 000009