(57)【特許請求の範囲】
【請求項１】
第一導電型基板上に形成された第二導電型拡散層を共通の第１の端子とし、該第二導電型拡散層上に形成された複数の第一導電型拡散層のそれぞれを第２の端子とした複数の光電変換素子と、該複数の光電変換素子の蓄積信号電荷に対応した出力を順次直列に読み出すための走査手段とを同一基板上に設けた固体撮像装置において、前記複数の光電変換素子の蓄積信号電荷の蓄積状態を検出するためのモニター手段と、該モニター手段の検出信号に基づいて前記複数の光電変換素子の共通の第１の端子の電位を変える制御回路とを備えていることを特徴とする固体撮像装置。
【請求項２】
前記モニター手段は、前記各光電変換素子の蓄積信号電荷のうち最も大きい最大値を検出する最大検出回路と、前記蓄積信号電荷のうち最も小さい最小値を検出する最小検出回路とを備えていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記モニター手段は、前記各光電変換素子の平均的な信号電荷の蓄積状態を検出する平均検出回路と、前記各光電変換素子の蓄積信号電荷のうち最も小さい最小値を検出する最小検出回路とを備えていることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記モニター手段は、前記各光電変換素子の平均的な信号電荷の蓄積状態を検出する平均検出回路と、前記各光電変換素子の蓄積信号電荷のうち最も大きい最大値を検出する最大検出回路とを備えていることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記制御回路は、前記各光電変換素子の蓄積信号電荷のうち最も小さい最小値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成されていることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項６】
前記制御回路は、前記各光電変換素子の蓄積信号電荷の平均値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成されていることを特徴とする請求項１，３，４のいずれか１項に記載の固体撮像装置。
【請求項７】
前記制御回路は、前記各光電変換素子の蓄積信号電荷のうち最も大きい最大値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成されていることを特徴とする請求項１，２，４のいずれか１項に記載の固体撮像装置。
【請求項８】
前記制御回路は、前記各光電変換素子の蓄積信号電荷のうち最も大きい最大値と最も小さい最小値の平均の値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成されていることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項９】
前記複数の光電変換素子のうち一部は遮光状態とされ、前記モニター手段は該遮光状態の光電変換素子の蓄積信号電荷の平均値を検出する回路を備え、前記制御回路は前記遮光状態の光電変換素子の蓄積信号電荷の平均値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成されていることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、カメラの焦点検出装置等の被写体光を撮像信号に変換し信号処理を行う固体撮像装置に関し、特にコントラストの低い被写体に対し、高いＳ／Ｎでコントラストを抽出できるようにした固体撮像装置に関する。
【０００２】
【従来の技術】
一般にカメラの焦点検出装置としては、光学系により２つに分割され投影した２像をラインセンサ等で検出し、その２像間隔より合焦位置を検出する位相差方式や、合焦時にはセンサ上のコントラストが最大となることを利用したコントラスト検出方式等が用いられている。
【０００３】
これらの焦点検出方式は、いずれも被写体のコントラストが大きいときは検出精度が良く問題ないが、コントラストが低いときの検出精度を上げるのは難しい。このような低コントラストの被写体に対する改善案が、特開昭６４−８５４８０号や特開平２−３６６８１号等に開示されている。次に、そのブロック構成図を図９及び図10に示し、その要点について説明する。
【０００４】
図９及び図10に示した構成とも、映像信号（ＶOS又はＶideo）を得るため、複数の光電変換素子と該光電変換素子の蓄積電荷が最大の蓄積信号の最大値（Ｖmax ）を検出する回路及び蓄積電荷が最小の蓄積信号の最小値（Ｖmin ）を検出する回路を備えており、いずれも最小値を基準として、ゲインをＡS 倍増幅して、ＡS ×（ＶOS−Ｖmin ）の出力を発生するようにしている。
【０００５】
このＡS は、最大値と最小値の差Ｖmax −Ｖmin （＝ΔＶC ）により決定され、ΔＶC が大きいときはＡS を小さく、ΔＶC が小さいときはＡS を大きくすることによって、被写体が低コントラストであっても、コントラスト成分を増幅した信号を得ることができ、焦点検出装置における検出精度を上げることができるようになっている。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来例におけるコントラスト信号成分及び雑音成分のＳ／Ｎを考えてみる。蓄積信号の最大値Ｖmax と最小値Ｖmin の差信号、すなわちコントラスト信号成分をΔＶC とすると、次式（１）が得られる。
ΔＶC ＝Ｖmax −Ｖmin   ・・・・・・・・・・（１）
【０００７】
このＶmax 信号に対する蓄積電荷量をＱmax ，Ｖmin 信号に対する蓄積電荷量をＱmin とし、信号電荷を信号電圧に変換する等価容量をＣt とすると、次式（２），（３）が成立する。
Ｑmax ＝Ｃt ・Ｖmax   ・・・・・・・・・・・（２）
Ｑmin ＝Ｃt ・Ｖmin   ・・・・・・・・・・・（３）
また、Ｑmax ，Ｑmin の電荷数をｎmax ，ｎmin とすると、次式（４），（５）で表される。
ｎmax ＝Ｑmax ／ｑ0   ・・・・・・・・・・・（４）
ｎmin ＝Ｑmin ／ｑ0   ・・・・・・・・・・・（５）
但し、ｑ0 は単位電荷量である。
【０００８】
低コントラストの被写体の場合、雑音としては光のゆらぎ、すなわちフォトンのショット雑音が問題となり、その量は信号電荷数の平方根となる。低コントラストの場合を考え、Ｖmax ≒Ｖmin とすると、雑音電荷数は（ｎmax ）1/2 となる。これを雑音電圧Ｖn として換算すると、次式（６）で表される。
0003813666.tif 000002
したがって、Ｓ／Ｎは次式（７）で表される。
0003813666.tif 000003
また、これを電荷で表すと、次式（８）のようになる。
0003813666.tif 000004
【０００９】
上記（７），（８）式からわかるように、低コントラスト時のＳ／Ｎを大きくするには、蓄積電荷量を大きくしなければならず、蓄積電荷量が最大の蓄積信号の最大値Ｖmax が飽和しないように、蓄積電荷量を大きくするためには、Ｃt すなわち信号電荷を信号電圧に変換する電荷電圧変換の等価容量値を大きくしなければならない。しかし、Ｃt を大きくすることは、単位信号電荷量に対する信号出力、すなわち感度を低くすることであり、したがって、Ｃt を大きくすると、低輝度の被写体に対するＳ／Ｎを確保することが困難となる。
【００１０】
また、従来例に示されているように、ＡS ×（ＶOS−Ｖmin ）に増幅することは、出力信号の後段にあるＡ／Ｄ変換器等でＳ／Ｎが決まる場合には効果があるが、フォトンのショット雑音でＳ／Ｎが決まる場合は、いくら増幅してもＳ／Ｎは同じで、効果はない。
【００１１】
本発明は、従来の固体撮像装置の上記問題点を解消するためになされたもので、感度を低下させることなしに蓄積電荷数を増大させ、低コントラスト時のＳ／Ｎを上げると共に、低輝度被写体に対するＳ／Ｎをも確保することの可能な固体撮像装置を提供することを第１の目的とし、これは請求項１記載の発明の目的に対応する。また本発明は、上記第１の目的を達成する固体撮像装置において、更に信号のレンジを有効に使用し且つ蓄積時間の制御を容易に行えるようにすることを第２の目的とする。これは請求項２〜８記載の発明の目的に対応する。また本発明は、上記第１の目的を達成する固体撮像装置において、更にＯＢ（オプティカルブラック：遮光画素）クランプ出力を得るようにすることを第３の目的とする。これは請求項９記載の発明の目的に対応する。
【００１２】
【課題を解決するための手段】
上記第１の目的を達成するため、請求項１記載の発明は、第一導電型基板上に形成された第二導電型拡散層を共通の第１の端子とし、該第二導電型拡散層上に形成された複数の第一導電型拡散層のそれぞれを第２の端子とした複数の光電変換素子と、該複数の光電変換素子の蓄積信号電荷に対応した出力を順次直列に読み出すための走査手段とを同一基板上に設けた固体撮像装置において、前記複数の光電変換素子の蓄積信号電荷の蓄積状態を検出するためのモニター手段と、該モニター手段の検出信号に基づいて前記複数の光電変換素子の共通の第１の端子の電位を変える制御回路とを備えていることを特徴とするものである。
【００１３】
このような構成の固体撮像装置において、複数の光電変換素子の共通の第１の端子の電位を変えることにより、感度を低下させることなく、蓄積電荷量を大きくすることが可能となり、低コントラスト被写体に対するＳ／Ｎの向上を計ることができる。
【００１４】
また上記第２の目的を達成するため、請求項２〜８記載の各発明は、請求項１記載の固体撮像装置において、前記モニター手段に、前記各光電変換素子の蓄積電荷のうち最も大きい最大値を検出する最大検出回路、前記各光電変換素子の蓄積電荷のうち最も小さい最小値を検出する最小検出回路、前記各光電変換素子の平均的な信号電荷の蓄積状態を検出する平均検出回路のいずれか２つの回路を設け、前記制御回路は前記２つの回路のいずれかの値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成するものである。これにより信号レンジを有効に使用し且つ蓄積時間の制御を容易に行えるようにすることができる。
【００１５】
また上記第３の目的を達成するために、請求項９記載の発明は、請求項１記載の固体撮像装置において、前記複数の光電変換素子のうち一部は遮光状態とされ、前記モニター手段は該遮光状態の光電変換素子の蓄積信号電荷の平均値を検出する回路を備え、前記制御回路は前記遮光状態の光電変換素子の蓄積信号電荷の平均値が一定の基準値に保持される如く、前記各光電変換素子の共通の第１の端子の電位を制御するように構成するものである。このように構成することにより、ＯＢクランプ出力を得ることが可能となる。
【００１６】
【発明の実施の形態】
次に、実施の形態について説明する。図１は本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。この実施の形態は、各画素となる基本セル毎に容量帰還型増幅器を設けたラインセンサに本発明を適用したものである。本実施の形態における各基本セルは、フォトダイオード１−１，１−２，・・・１−ｎと、入出力間に帰還容量素子３とリセット用スイッチ４を設けた増幅器２と、増幅器２の出力を共通信号線６に接続する選択スイッチ５とで構成されている。なお、１′はフォトダイオードの寄生容量である。このような構成の基本セルを一次元状に配列し、シフトレジスタ11を設けて各画素（基本セル）の選択スイッチ５を順次オン、すなわち走査することによって、共通信号線６より映像信号を得るようになっている。
【００１７】
上記各構成要素は、ラインセンサの基本的な構成要素であるが、本発明においては、上記構成要素の他に、各画素の積分動作中の蓄積電荷の最大値及び最小値を検出するモニター回路12を設けると共に、該モニター回路12において検出した最小値の出力に基づいて、フォトダイオード１−１，１−２，・・・１−ｎのアノードに共通に接続されたアノード制御信号線７の電位を制御するフォトダイオード電位制御回路13を設け、更に、ラインセンサの積分時間を制御するための積分制御回路14を設けている。
【００１８】
次に、各基本セルを構成するフォトダイオード１−１，１−２，・・・１−ｎの構造を、図２に基づいて説明する。各フォトダイオードは、ｎ基板101 上に形成されたｐウェル拡散層102 をアノードとし、その上に形成されたｎ+ 拡散層103-１，103-２，・・・103-ｎをカソードとする構造を有している。ここでｎ+ 拡散層103-１，103-２，・・・103-ｎは、図１に示したフォトダイオード１−１，１−２，・・・１−ｎに対応する。ｎ+ 拡散層103-１，103-２，・・・103-ｎは、厚い酸化膜（ＬＯＣＯＳ）104 により分離されて、各画素に対応する独立のカソード電極を形成している。これに対し、アノードとなるｐウェル拡散層102 は共通となっており、ｐウェル拡散層102 上に形成されたｐ+ 拡散層105 を介して、電位ＶPDが与えられるようになっている。この電位ＶPDは、図１におけるフォトダイオード電圧制御回路13の出力電圧である。
【００１９】
次に、上記のように構成された第１の実施の形態に係る固体撮像装置において、低コントラスト時のＳ／Ｎが良くなる原理を、動作と共に説明する。図１において、帰還容量素子３の容量値をＣt ，フォトダイオードの寄生容量１′の値をＣpdとし、入射光が最大の画素のフォトダイオードで発生する光電流をＩmax ，最小の光電流をＩmin とする。ここで、図１の各画素中のリセットスイッチ４をオンすることによって、帰還容量素子３がリセットされ、リセットスイッチ４をオフすると積分が開始される。積分開始時の各画素電圧の初期値をＶ0 とすると、蓄積信号の最大値Ｖmax 及び最小値Ｖmin は次式（９），（10）で表される。ここでｔは積分時間、ΔＶPDはフォトダイオードの共通アノード電位ＶPDの変化量である。
Ｖmax ＝Ｖ0 ＋Ｉmax ・ｔ／Ｃt −ΔＶPD・Ｃpd／Ｃt ・・・・・（９）
Ｖmin ＝Ｖ0 ＋Ｉmin ・ｔ／Ｃt −ΔＶPD・Ｃpd／Ｃt ・・・・・（10）
また、コントラスト信号ΔＶC は次式（11）で表される。
ΔＶC ＝（Ｉmax −Ｉmin ）・ｔ／Ｃt   ・・・・・・・・・・・（11）
【００２０】
従来の固体撮像装置においては、ΔＶPD＝０である。そのときの積分時間に対する最大値Ｖmax 及び最小値Ｖmin の変化を図３に示す。図３において、Ｖsat は飽和電圧を示している。図３からわかるように、最大値Ｖmax が飽和電圧Ｖsat に達する時間ｔ0 よりも前に、積分を終了する必要がある。これに対して、図１に示すフォトダイオード電圧制御回路13によって、最小値Ｖmin が常にＶ0 となるように、共通アノード電位ＶPDを変化させたときの積分時間に対する最大値Ｖmax 及び最小値Ｖmin の出力の変化を図４に示す。最小値Ｖmin を積分開始時の初期値Ｖ0 に一定に保つためには、共通アノード電位の変化量ΔＶPDを次式（12）で示すように大きくして行けばよい。
ΔＶPD＝Ｉmin ・ｔ／Ｃpd  ・・・・・・・・・・・・・・・（12）
【００２１】
このように、共通アノード電位ＶPDを変化させることによって、図４に示すように時間ｔ0 におけるコントラスト信号ΔＶC は、図３におけるΔＶC と一致するが、出力は飽和しないため、このΔＶC が飽和電圧Ｖsat に達する時間ｔ1 まで積分を継続することができる。したがって、蓄積電荷量を増大させることができ、フォトンのショット雑音に対するＳ／Ｎが向上する。なお、このときコントラスト信号成分に対する感度は変わらない。
【００２２】
次に、具体的な数値を入れたＳ／Ｎの算出例について説明する。計算を簡単にするため、Ｉmin ＝３／４・Ｉmax ，Ｖsat ＝５・Ｖ0 とする。ΔＶPD＝０のときのＶmax がＶsat に達する時間ｔ0 は、前記（９）式より、次式（13）のように表される。
ｔ0 ＝４・Ｖ0 ・Ｃt ／Ｉmax   ・・・・・・・・・・・・・（13）
このときの蓄積信号電荷Ｑmax1及びコントラスト信号電荷ΔＱC1は、次式（14），（15）で表される。
Ｑmax1＝Ｉmax ・ｔ0 ＝４・Ｖ0 ・Ｃt   ・・・・・・・・・（14）
ΔＱC1＝（Ｉmax −Ｉmin ）・ｔ0 ＝Ｖ0 ・Ｃt   ・・・・・（15）
上記（14）式より、雑音信号電荷Ｑn1を求めると、次式（16）のように表される。
0003813666.tif 000005
上記（15），（16）式より、ΔＶPD＝０のときのＳ／Ｎは、次式（17）で表される。
0003813666.tif 000006
【００２３】
次に、ΔＶPDを可変として制御したときのＳ／Ｎを求める。最大値Ｖmax が飽和電圧Ｖsat に達する積分時間ｔ1 は、コントラスト信号ΔＶC が、（Ｖsat −Ｖ0 ）となる時間であるから、上記（11）式より、次式（18）のように表される。
0003813666.tif 000007
このときの蓄積電荷量Ｑmax2及びコントラスト信号電荷ΔＱC2は、次式（19），（20）で表される。
Ｑmax2＝Ｉmax ・ｔ1 ＝16・Ｖ0 ・Ｃt   ・・・・・・・・・・・（19）
ΔＱC2＝（Ｉmax −Ｉmin ）ｔ1 ＝４・Ｖ0 ・Ｃt   ・・・・・・（20）
上記（19) 式より雑音信号電荷Ｑn2を求めると、次式（21）のように表される。
0003813666.tif 000008
上記（20），（21）式より、ＶPD可変のときのＳ／Ｎは次式（22）のように表される。
0003813666.tif 000009
【００２４】
ここで（17) 式と（22）式を比較すると、ＶPDを可変としたときは、ΔＶPD＝０すなわちＶPDを一定としたときに対して、２倍のＳ／Ｎが得られることがわかる。また、（13）式と（18）式とを対比すると、積分時間ｔ0 ，ｔ1 については、ｔ1 はｔ0 の４倍であることがわかる。したがって、ＶPDを可変とすることによって、積分時間が４倍、すなわち蓄積電荷量を４倍にすることができるため、Ｓ／Ｎが２倍改善されたことを示している。
【００２５】
このように、信号成分に対してコントラスト信号成分が少ない場合、従来の固体撮像装置においては、最大信号成分が飽和電圧に達するまでしか積分できないのに対し、本発明においては、コントラスト信号が飽和電圧に達するまで積分時間を延ばすことができるため、結果的に蓄積電荷量が増大し、フォトンのショット雑音に対するＳ／Ｎを向上させることができる。
【００２６】
図４においては、蓄積電荷信号の最小値Ｖmin が一定となるように、フォトダイオードの共通アノード電位ＶPDを制御した例を示したが、蓄積電荷信号の最大値Ｖmax が一定となるようにＶPDを制御してもよい。図５は、最大値Ｖmax を一定となるようにＶPDを制御した場合の積分時間に対する出力を示したものであるが、図５に示すように、積分開始時の初期電圧値Ｖ0 が飽和電圧Ｖsat に近い場合は、最大値Ｖmax を一定とした方が、信号レンジを有効に使用することができる。
【００２７】
また、積分開始時の初期値Ｖ0 がほぼ中間電位の場合は、図６に示すように、最大値と最小値の平均値、すなわち（Ｖmax ＋Ｖmin ）／２が常に積分開始時の初期値Ｖ0 となるように制御するのが有効である。
【００２８】
次に、モニター回路12及びフォトダイオード電圧制御回路13の具体的な構成例について説明する。モニター回路としては本件発明者が先に特願平８−９７３０７号において開示したピーク検出回路を用いることにより、Ｖmax ，Ｖmin 検出回路を構成することができる。その回路構成を図７に示す。図７において、20はセンサアレイで、該センサアレイ20の各画素の出力は、ｎＭＯＳトランジスタ21−１〜21−ｎのゲート及びｐＭＯＳトランジスタ22−１〜22−ｎのゲートに接続され、それらのｎＭＯＳトランジスタ及びｐＭＯＳトランジスタのドレインは、電源ＶDD又はグランドに接続され、ソースは共通に信号線に接続され、各ソース信号線には抵抗負荷23又は24が接続されている。なお、上記フォロア構成のｎＭＯＳトランジスタ21−１〜21−ｎ及びｐＭＯＳトランジスタ22−１〜22−ｎは、それぞれバックゲートとなるウェルを共通にして形成されている。
【００２９】
上記共通の各ソース信号線は、差動増幅器25，26の非反転入力端子に接続され、差動増幅器25，26の出力端子と反転入力端子間には、ゲートが差動増幅器25，26の出力端子に接続され、ドレインが電源ＶDD又はグランドに接続され、ソースが抵抗負荷29又は30に接続されると共に反転入力端子に接続されるソースフォロア構成のトランジスタ27，28が設けられている。
【００３０】
このような構成のＶmax ，Ｖmin 検出回路を用いることにより、精度よく最大値及び最小値を検出することができるが、次に、その動作について説明する。共通ソース信号線の信号電圧をＶmin 側及びＶmax 側で、それぞれＶi1(+) ，Ｖi2(+) とすると、次式（23），（24）で表される。
Ｖi1(+) ＝ｋ1 ｖsmin−Ｖgsn   ・・・・・・・・・・・・・・・（23）
Ｖi2(+) ＝ｋ2 ｖsmax＋Ｖgsp   ・・・・・・・・・・・・・・・（24）
ここで、ｖsmin ,ｖsmaxは積分中のセンサの信号電圧の最小値及び最大値、ｋ1 ，ｋ2 はｎＭＯＳトランジスタ及びｐＭＯＳトランジスタの基板効果によるゲインの低下分で、プロセスにより異なるが通常0.6 〜0.9 程度の値をとる。また、Ｖgsn ，Ｖgsp は、それぞれｎＭＯＳトランジスタ及びｐＭＯＳトランジスタのゲート・ソース間電圧で、この値は基板効果によりソースの共通信号線の電圧によって変化するため定数ではない。
【００３１】
また、ソースフォロア構成のトランジスタ27，28への入力電圧、すなわちＶmin ，Ｖmax は、このソースフォロア構成のトランジスタ27，28の出力電圧、すなわち差動増幅器25，26の反転入力端子の電圧をＶi1(-) ，Ｖi2(-) とすると、次式（25），（26）で表される。
Ｖi1(-) ＝ｋ1 Ｖmin −Ｖgsn ′  ・・・・・・・・・・・・・・（25）
Ｖi2(-) ＝ｋ2 Ｖmax −Ｖgsp ′  ・・・・・・・・・・・・・・（26）
ここで、ｋ1 ，ｋ2 はソースフォロア構成のトランジスタ27，28の基板効果によるゲイン低下分で、Ｖgsn ′，Ｖgsp ′はソースフォロア構成のトランジスタ27，28のゲート・ソース間電圧である。なお、ｋ1 ，ｋ2 はプロセスによって決まる値で、上記（23），（24）式のｋ1 ，ｋ2 とは、同一基板上に形成されている場合は同じ値である。
【００３２】
差動増幅器25，26のゲインが大きく、オフセット電圧が零とすると、仮想接地により、Ｖi1(+) ＝Ｖi1(-) ，Ｖi2(+) ＝Ｖi2(-) が成立するので、次式（27），（28）が成立する。
Ｖmin ＝ｖsmin−（Ｖgsn −Ｖgsn ′）／ｋ1   ・・・・・・・・（27）
Ｖmax ＝ｖsmax＋（Ｖgsp −Ｖgsp ′）／ｋ2   ・・・・・・・・（28）
上記（27）式よりわかるように、ｎＭＯＳトランジスタ21−１〜21−ｎのゲート・ソース間電圧Ｖgsn とｎＭＯＳトランジスタ27のゲート・ソース間電圧Ｖgsn ′が等しくなるように、負荷抵抗23，29を決めることにより、Ｖmin ＝ｖsminとなり、Ｖmin 信号出力端子からセンサ画素中の最小積分出力（最大電圧）が現れる。これは、画素で積分中の電圧に対して、オフセットの付加やゲインの低下のない電圧値が得られることを示している。
【００３３】
また、（28）式よりわかるように、ｐＭＯＳトランジスタ22−１〜22−ｎのゲート・ソース間電圧Ｖgsp と、ｐＭＯＳトランジスタ28のゲート・ソース間電圧Ｖgsp ′とが等しくなるように、負荷抵抗24，30を決めることにより、Ｖmax ＝ｖsmaxとなり、Ｖmax 信号出力端子からオフセットの付加やゲインの低下の影響を受けない最大積分出力（最小電圧）が得られる。
【００３４】
図８は、フォトダイオード電圧制御回路の構成例を示す図である。この構成例は、非反転入力端に画素のリセット直後の初期値であり基準値でもあるＶ0 を入力し、反転入力端に最小値Ｖmin を入力した差動増幅器31を設け、該差動増幅器31の出力端は、容量33を介して差動増幅器36の反転入力端に接続されている。そして、この差動増幅器36の反転入力端−出力端間にはリセットスイッチ34及び帰還容量35が設けられ、また出力端はフォトダイオードのアノード端子（ＶPD）に接続されるようになっている。また差動増幅器36の非反転入力端にはフォトダイオードのアノード電位の初期値ＶPD0 が与えられている。なお、差動増幅器31の非反転入力端と出力端間には容量32が設けられているが、これは系の発振を抑えるための位相補償容量である。
【００３５】
このように構成されたフォトダイオード電圧制御回路は、リセット時にリセットスイッチ34をオンすることにより、ＶPD出力が初期値ＶPD0 となる。この後、センサの積分開始と共にリセットスイッチ34をオフすることによって、差動増幅器36の反転入力端にＶ0 とＶmin の差が現れると、ＶPD出力を変えてＶmin とＶ0 が一致するように帰還がかかるようになっている。したがって、このような構成のフォトダイオード電圧制御回路を用いることによって、Ｖmin が常にＶ0 となるようにＶPDを変化することができる。
【００３６】
上記モニター回路は、最大値Ｖmax 及び最小値Ｖmin 検出回路で構成したものを示したが、この他にセンサの平均出力Ｖave を検出する回路を設けて構成してもよい。その場合、Ｖmax ，Ｖmin ，Ｖave のいずれか２つの検出回路を用い、一方の検出回路の出力をフォトダイオード電圧制御回路の入力とし、他方の検出回路の出力を積分制御回路の入力とすればよい。これらの各検出回路の出力の選択は、センサの各画素（基本セル）の構成や被写体の性質、センサの使用目的に応じて行えばよい。なお、上記モニター回路をＶmax とＶave の検出回路、あるいはＶmin とＶave の検出回路で構成してもよいことは勿論である。
【００３７】
次に、本発明に係る固体撮像装置の応用例について説明する。上記本発明の実施の形態におけるモニター回路は、光の入射する有効画素の蓄積電荷信号の最大、最小あるいは平均を検出する回路で構成されているが、センサの画素の一部を光が入射しない遮光画素とし、該遮光画素の出力をモニター回路へ入力し、モニター回路には平均値検出回路を設けて遮光画素出力の平均値を出力させることにより、等価的にＯＢクランプを行った信号を得ることができる。すなわち、通常、遮光画素は光が入射しなくても素子の暗電流により出力が変化する。この遮光画素出力が変化しないように、フォトダイオード電位を制御することは、有効画素で発生する暗電流成分を差し引いて出力していることに他ならない。したがって、このような構成をとることにより、等価的にＯＢクランプが行われる。
【００３８】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１〜８記載の発明によれば、感度を低下させることなく蓄積電荷数を増大させて低コントラスト被写体のＳ／Ｎを向上させると共に、低輝度被写体に対するＳ／Ｎをも確保することが可能な固体撮像装置を実現することができる。また請求項２〜８記載の発明によれば、信号のレンジを有効に使用し且つ蓄積時間の制御を容易とすることができ、請求項９記載の発明によれば、ＯＢクランプ出力を容易に得ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の実施の形態を示す回路構成図である。
【図２】図１に示した実施の形態におけるフォトダイオード部分の構成を示す概略断面図である。
【図３】従来の固体撮像装置における蓄積時間に対する蓄積電荷信号の最大値及び最小値の変化を示す図である。
【図４】図１に示した実施の形態における蓄積時間に対する蓄積電荷信号の最大値及び最小値の変化の一例を示す図である。
【図５】図１に示した実施の形態における蓄積時間に対する蓄積電荷信号の最大値及び最小値の変化の他の例を示す図である。
【図６】図１に示した実施の形態における蓄積時間に対する蓄積電荷信号の最大値及び最小値の変化の更に他の例を示す図である。
【図７】図１に示した実施の形態におけるモニター回路の構成例を示す回路構成図である。
【図８】図１に示した実施の形態におけるフォトダイオード電圧制御回路の構成例を示す回路構成図である。
【図９】従来の低コントラスト被写体に対する改善策を施した固体撮像装置の構成例を示す図である。
【図１０】従来の低コントラスト被写体に対する改善策を施した固体撮像装置の他の構成例を示す図である。
【符号の説明】
１−１，１−２，・・・１−ｎ  フォトダイオード
２  増幅器
３  帰還容量素子
４  リセット用スイッチ
５  選択スイッチ
６  共通信号線
７  アノード制御信号線
11  シフトレジスタ
12  モニター回路
13  フォトダイオード電圧制御回路
14  積分制御回路
20  センサアレイ
21−１，21−２，・・・21−ｎ  ｎＭＯＳトランジスタ
22−１，22−２，・・・22−ｐ  ｐＭＯＳトランジスタ
23，24，29，30  抵抗負荷
25，26  差動増幅器
27，28  ソースフォロア構成のトランジスタ
31，36  差動増幅器
32  位相補償容量
33  容量
34  リセットスイッチ
35  帰還容量
101   ｎ基板
102   ｐウェル拡散層
103-１，103-２，・・・103-ｎ  ｎ+ 拡散層
104   酸化膜（ＬＯＣＯＳ）
105   ｐ+ 拡散層
【図１】
0003813666.tif 000010
【図２】
0003813666.tif 000011
【図３】
0003813666.tif 000012
【図４】
0003813666.tif 000013
【図５】
0003813666.tif 000014
【図６】
0003813666.tif 000015
【図７】
0003813666.tif 000016
【図８】
0003813666.tif 000017
【図９】
0003813666.tif 000018
【図１０】
0003813666.tif 000019