(57)【特許請求の範囲】
【請求項１】
符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号の符号化装置において、
入力データビット数をｍ、出力符号ビット数をｎとしたとき、前記入力データの最上位ビット以外の（ｍ−１）ビットに対して、０及び１の両方の最大連続数を等しくするように（ｍ−１）／（ｎ−２）変換を行なう符号化回路と、
前記入力データの最上位ビットと、前記符号化回路の変換出力の各ビットとの排他的論理和をとる（ｎ−２）個の排他的論理和回路と、
前記入力データの最上位ビットと、前記入力データの上位２番目のビットとの排他的論理和をとる１個の排他的論理和回路と
を備え、
前記入力データの最上位ビットが、前記出力符号の最上位ビットとされ、
前記（ｎ−２）個の排他的論理和回路の出力が、前記出力符号の上位２ビット目〜（ｎ−１）ビット目とされ、
前記１個の排他的論理和回路の出力が、前記出力符号の再下位ビットとされる
ことを特徴とするｍ／ｎ符号化装置。
【請求項２】
符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号であって、その符号系列の０及び１の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の０−１反転によって構成したＮＲＺＩ変調用固定長変換符号の復号化装置において、
入力符号ビット数をｎ、出力データビット数をｍとしたとき、前記入力符号の最上位ビットと、前記入力符号の上位２ビット目〜（ｎ−１）ビット目との排他的論理和をとる（ｎ−２）個の排他的論理和回路と、
前記入力符号の最上位ビットと、前記入力符号の最下位ビットとの排他的論理和をとる１個の排他的論理和回路と、
前記（ｎ−２）個の排他的論理和回路の出力に対して（ｎ−２）／（ｍ−２）変換を行なう復号化回路と
を備え、
前記入力符号の最上位ビットが、前記出力データの最上位ビットとされ、
前記１個の排他的論理和回路の出力が、前記出力データの上位２ビット目とされ、
前記復号化回路の変換出力が、前記出力データの上位３ビット目〜最下位ビットとされる
ことを特徴とするｎ／ｍ復号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータ用の光磁気ディスクドライブ等の光学的記録再生装置あるいはハードディスクドライブ等の磁気記録再生装置や各種通信装置に用いられる固定長変換符号のうち、特にビット情報０及びビット情報１の両方の最大連続数の制限されたＮＲＺＩ（Non Return to Zero Inverted ）変調用符号の符号変換方法及び符号化・復号化装置に関する。
【０００２】
【従来の技術】
データ語長をｍ、符号語長をｎとしたとき、ｍ／ｎ変換符号として表される固定長変換符号においては、ごく一般的なＮＲＺＩ変調を前提とした場合、通常、用いられるシステムの信号処理回路の安定動作を保証するために、その変換符号語におけるビット情報０の最大連続数（最大ランレングス）が制限されるが、近年では、さらにビット情報０の最大連続数に加えてビット情報１の最大連続数も同時に制限されるようになってきた。
【０００３】
このビット情報１の最大連続数が制限される理由は、用いられる信号等化方式によって多少異なる場合があるが、いずれの場合も、その効果は、データ検出回路の安定動作あるいはエラー確率の低減として現れるものである。
【０００４】
例えば、パーシャルレスポンスクラス１等化やパーシャルレスポンスクラス２等化が用いられる系においては、ＮＲＺＩ変調前の符号のビット情報１の最大連続数を制限することによって、等化後に出力が０となる符号系列を有限とすることができ、信号検出回路の一部であるＰＬＬ（Phase Locked Loop ）やＡＧＣ（Auto Gain Controller）等の回路を安定に動作させることが可能となることが知られている。
【０００５】
またさらに、パーシャルレスポンスクラス１等化と最尤検出とが組み合わされる系においては、ビット情報１の最大連続数を制限することによって、最尤検出回路におけるパスメモリ長を短くすることができる。
例えば、パーシャルレスポンスクラス１等化と最尤検出とが組み合わされた信号処理系を有する、ＤＤＳ３（Digital Data Storage III）やＡＩＴ１（Advanced Intelligent Tape I ）等の市販のテープストリーマーシステムにおいて採用されているＮＲＺＩ変調用８／１０変換符号においては、ビット情報０の最大連続数が３、ビット情報１の最大連続数が１４に、各々制限されている。
【０００６】
例えば判定帰還等化と木検索信号検出法とが組み合わされる系においては、ビット情報１の最大連続数を制限することによって、木検索アルゴリズムにおける幾つかのパスを削除することができ、そのエラー確率を低減させることができる。
特に、ビット情報１の最大連続数が２に制限された符号は、近年ではＭＴＲ（Maximum Transition Run）符号と呼ばれ、多くの研究が行われている。ビット情報０の最大連続数を５、ビット情報１の最大連続数を２に、各々制限したＭＴＲ符号は、８／１０変換符号として構成できることが知られている。
【０００７】
このように、これまでごく一般的に用いられている、ビット情報０及びビット情報１の各々の最大連続数の制限されたランレングス制限符号においては、ビット情報０の最大連続数、あるいはビット情報１の最大連続数のいずれか一方の最大連続数をできるだけ小さくすることに重点を置いているため、ビット情報０の最大連続数とビット情報１の最大連続数とは、異なる値であるのが通常であった。
【０００８】
図１６は、一般的な記録再生装置のデジタル信号処理のためのブロック図の一例を示す。
図１６において、符号化器３１によってｍ：ｎの比に変換された符号は、Ｄ／Ａ変換器３２によって記録矩形波に変換され、記録再生回路３３によって、記録媒体上に信号が磁気ヘッドあるいは光ピックアップ等を用いて記録再生される。磁気ヘッドあるいは光ピックアップからの再生波は、アナログ等化器３４を用いて所定の目標等化特性に等化された後、Ａ／Ｄ変換器３５によってデジタル信号に変換され、符号検出器３６によって符号検出された後、復号化器３７によってｎ：ｍの比で出力データに変換される。ここで、アナログ等化器３４による等化が十分でない場合には、Ａ／Ｄ変換器３５と符号検出器３６との間にデジタル等化器が設けられる場合もある。また近年では、エラーレート低減のために、等化にはパーシャルレスポンス等化方式や判定帰還等化方式を用いると共に、符号検出器３６には最尤検出器が用いられることが多い。
本発明は、特に図１６における符号化器３１及び復号化器３７に関する。
【０００９】
【発明が解決しようとする課題】
このように、近年用いられるＮＲＺＩ変調用符号においては、ビット情報０の最大連続数に加えてビット情報１の最大連続数も同時に制限されるようになってきたが、このような符号の符号変換方法において、生成可能な符号語数の最大化や、その符号化器・復号化器の回路簡略化の考慮された方法は、これまで具体的に報告された例がない。
【００１０】
従って、本発明の目的は、ＮＲＺＩ変調用符号の符号変換方法において、生成可能な符号語数を最大化や、その符号化器・復号化器の回路構成の簡略化を実現することにある。
【００１１】
【課題を解決するための手段】
本発明に係る符号化装置は、符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号の符号化装置において、入力データビット数をｍ、出力符号ビット数をｎとしたとき、この入力データの最上位ビット以外の（ｍ−１）ビットに対して、０及び１の両方の最大連続数を等しくするように（ｍ−１）／（ｎ−２）変換を行なう符号化回路と、この入力データの最上位ビットと、この符号化回路の変換出力の各ビットとの排他的論理和をとる（ｎ−２）個の排他的論理和回路と、この入力データの最上位ビットと、この入力データの上位２番目のビットとの排他的論理和をとる１個の排他的論理和回路とを備え、この入力データの最上位ビットが、この出力符号の最上位ビットとされ、この（ｎ−２）個の排他的論理和回路の出力が、この出力符号の上位２ビット目〜（ｎ−１）ビット目とされ、この１個の排他的論理和回路の出力が、この出力符号の再下位ビットとされることを特徴とする。
【００１２】
この符号化装置は、符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号の符号変換方法であって、その符号系列の０及び１の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の０−１反転によって構成する符号変換方法を用いるための符号化装置であり、変換符号語の半数をその残りの半数の０−１反転によって構成するような符号マッピングを行わなかった場合に必要となる直接的なｍ／ｎ符号化装置と比較して、回路構成が簡単である。
【００１３】
次に、本発明に係る復号化装置は、符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号であって、その符号系列の０及び１の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の０−１反転によって構成したＮＲＺＩ変調用固定長変換符号の復号化装置において、入力符号ビット数をｎ、出力データビット数をｍとしたとき、この入力符号の最上位ビットと、この入力符号の上位２ビット目〜（ｎ−１）ビット目との排他的論理和をとる（ｎ−２）個の排他的論理和回路と、この入力符号の最上位ビットと、この入力符号の最下位ビットとの排他的論理和をとる１個の排他的論理和回路と、この（ｎ−２）個の排他的論理和回路の出力に対して（ｎ−２）／（ｍ−２）変換を行なう復号化回路とを備え、この入力符号の最上位ビットが、この出力データの最上位ビットとされ、この１個の排他的論理和回路の出力が、この出力データの上位２ビット目とされ、この復号化回路の変換出力が、この出力データの上位３ビット目〜最下位ビットとされることを特徴とする。
【００１４】
この復号化装置は、符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号の符号変換方法であって、その符号系列の０及び１の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の０−１反転によって構成する符号変換方法を用いるための復号化装置であり、変換符号語の半数をその残りの半数の０−１反転によって構成するような符号マッピングを行わなかった場合に必要となる直接的なｎ／ｍ復号化装置と比較して、回路構成が簡単である。
【００１５】
【発明の実施の形態】
以下、本発明を具体的実施例に基づいて説明する。
ただし本発明が、以下の具体的実施例に限られるものでないことは、その文脈から明らかである。
【００１６】
〔実施例〕
表１に、ビット情報０の最大連続数ｋ及びビット情報１の最大連続数ｋ’を、ｋ＋ｋ’の値を一定（ここではｋ＋ｋ’＝８とした）として、各々変化させた場合の、各符号の論理限界容量（Shannon Capacity）及び生成可能な９ビット符号の数を示す。ただし、ここでShannon Capacityとは、与えられた拘束条件を満足する符号の変換効率の、理論上の上界値である。
表１は、本発明の実施例及び比較例である。
【００１７】
【表１】
0003840806.tif 000002
【００１８】
表１より明らかなように、Shannon Capacityを最大とするｋ及びｋ’の条件はｋ＝ｋ’であり、このときに最も多くの符号語を生成でき、例えばｋ＋ｋ’＝８のときに２５６（２の８乗）以上の符号語を生成できるのはｋ＝ｋ’＝４のときだけであり、この条件で唯一８／９変換符号が構成できることがわかる。
【００１９】
本発明者は、（表１はｋ＋ｋ’＝８の場合について例示したものであるが）ｋ＋ｋ’が他のいかなる値であっても、ｋ＋ｋ’の値を一定とした場合、ｋ＝ｋ’のときに符号のShannon Capacityが最大となり、最も多くの符号語を生成できることを見いだした。
すなわち本発明は、符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号の符号変換方法において、この符号系列の０及び１の両方の最大連続数を等しくすることを特徴とする。
【００２０】
図１は、本発明の符号変換方法に用いられる、ビット情報０及びビット情報１の最大連続数がどちらもｋである符号を生成するための状態遷移図である。
図１より明らかなように、図１において、各状態から発生するパスのビット情報０とビット情報１とを完全に入れ替えた状態遷移図は、図１と全く等価である。
すなわち、図１の状態遷移図から生成される全ての符号語を０−１反転させた符号語は、やはり図１の状態遷移図を満たす符号語となる。
図１においては、状態１，２，３，４を符号語の始点・終点とすることによって、最も多く符号語を生成させることが可能である。
【００２１】
上述したように、図１において特にｋ＝４と置いた場合、すなわちｋ＝ｋ’＝４の条件において、８／９変換符号が構成できるため、この８／９変換符号の具体的な符号構成方法を、以下に本発明の具体例として示す。
【００２２】
図２〜図６は、図１においてｋ＝４で、且つ状態１，２，３，４を符号語の始点・終点とすることが可能な９ビット符号語の全てを１０進数で表したものである。
【００２３】
図２は、状態１，２，３，４の全ての状態を始点とすることが可能な２５８個の９ビット符号である。
図３は、状態１，２，４の３つの状態を始点とすることが可能な２３個の９ビット符号である。
図４は、状態１，２，３の３つの状態を始点とすることが可能な２３個の９ビット符号である。
図５は、状態２，４の２つの状態を始点とすることが可能な１２個の９ビット符号である。
図６は、状態１，３の２つの状態を始点とすることが可能な１２個の９ビット符号である。
【００２４】
図２〜図６から明らかなように、図１において状態１，２，３，４を符号語の始点・終点とすることが可能な全ての９ビット符号語の組み合わせは計２９３通り存在し、これは８ビットデータの変換に必要な２５６個を超えているため、図１の状態遷移図を満たす８／９変換符号を構成できる。
ただしここで、状態１，２，３，４の全ての状態を始点とすることが可能な図２に示されてなる９ビット符号の数だけで既に２５８個存在するため、この８／９変換符号は、図２に示した符号語から２符号語を除去するだけで、実質状態数１で、必要な２５６符号語分の符号化を行なうことが可能である。
【００２５】
図７は、図２から選んだ２５６符号語分の８／９変換符号の前半１２８符号語について、具体的に符号を割り当てた符号変換表の一例である。ただし図７において、ＩＮは入力の８ビットデータを１０進数で、ＯＵＴは符号化語の９ビットデータを２進数で、各々記述してある。
図８は、２５６符号語分の８／９変換符号の後半１２８符号語について、具体的に符号を割り当てた符号変換表の一例である。
【００２６】
ここで、図８に示されてなる符号語は、全て図７に示されてなる符号語の０−１反転符号であり、且つその先頭ビットが全て１となるように工夫されている。また、図７に示されてなる符号語は、その前半６４符号語の最終ビットが全て０であり、その後半６４符号語の最終ビットが全て１となるように工夫されている。
また、図７，図８共に、その符号化・復号化器の論理回路ができるだけ小さくなるように、各符号語が半経験的手法によって並べられている。
【００２７】
このような符号変換表は、一般的に論理回路、ＰＬＡ（Programmable Logic Array）、あるいはＲＯＭ（Read Only Memory）等を用いてハードウェアにて容易に実現される。
【００２８】
図９は、本発明の符号変換方法を用いた場合の、８／９変換符号のための８／９符号化器をハードウェアによって実現するための、回路ブロック図の一例である。
図９において、８ビットの入力データａｂｃｄｅｆｇｈは、７／７符号化回路１及び付加回路としての８個の排他的論理和（エクスクルーシブ・オア）回路２〜９を用いて、９ビット符号ＡＢＣＤＥＦＧＨに変換されることができる。
【００２９】
図１０は、本発明の符号変換方法を用いた場合の、８／９変換符号のための９／８復号化器をハードウェアによって実現するための、回路ブロック図の一例である。
図１０において、９ビット符号ＡＢＣＤＥＦＧＨは、７／６復号化回路１１及び付加回路としての８個の排他的論理和回路１２〜１９を用いて、８ビット出力データａｂｃｄｅｆｇｈに復号されることができる。
【００３０】
図１１は、図９における７／７符号化のための１２８符号語分の符号変換表である。
図１２は、図１０における７／６復号化のための８５データ語分のデータ変換表である。
【００３１】
以上のように、ビット情報０及びビット情報１の各々の最大連続数を等しくする本発明の方法により、８／９変換符号のための符号化・復号化回路を構成した場合について、その論理回路による回路規模を見積もってみたところ、ゲート数がわずか３５８であった。
【００３２】
以上のように本発明者は、ｋ＝ｋ’の条件を満たすＮＲＺＩ変調用符号について、変換符号語の半数が残り半数の変換符号語の０−１反転で構成できるように符号マッピングを行なうことによって、実質的に必要な変換符号語数を半分とすることができ、その符号化器・復号化器を非常に簡単な回路で構成できることを見いだした。
すなわち、本発明の符号変換方法は、その変換符号語の半数を残り半数の変換符号語の０−１反転によって構成することを特徴とする。
【００３３】
ただしここで、ｋ＝ｋ’の条件を満たすＮＲＺＩ変調用符号の符号変換において、大半の符号語について、その半数を残り半数の符号語の０−１反転によって構成し、ごく一部の符号語について他の符号語の０−１反転とならないような方法をとったとしても、そのような方法が本発明の範囲に含まれることは明らかである。
【００３４】
また本発明の符号化装置は、変換符号語の半数を残り半数の変換符号語の０−１反転によって構成する符号変換方法を用いるためのｍ／ｎ符号化装置を、（ｍ−１）／（ｎ−２）変換を行なう符号化回路と（ｎ−１）個の排他的論理和回路とによって構成することを特徴とする。
また本発明の復号化装置は、こうした符号変換方法を用いるためのｎ／ｍ復号化装置を、（ｎ−１）個の排他的論理和回路と（ｎ−２）／（ｍ−２）変換を行なう復号化回路とによって構成することを特徴とする。
【００３５】
ただしここで、こうした符号変換方法を用いるためのｍ／ｎ符号化装置を、（ｍ−１）／（ｎ−２）変換を行なう符号化回路及び（ｎ−１）個の排他的論理和回路（ｎ−１）個の排他的論理和回路の代わりに、それと同等の回路によって構成したとしても、そのような符号化装置が本発明の範囲に含まれることは明らかである。
また、こうした符号変換方法を用いるためのｎ／ｍ復号化装置を、（ｎ−１）個の排他的論理和回路及び（ｎ−２）／（ｍ−２）変換を行なう復号化回路の代わりに、それと同等の回路によって構成したとしても、そのような復号化装置が本発明の範囲に含まれることは明らかである。
【００３６】
表２は、本発明の符号変換方法が適用できるｍ／ｎ変換符号の例の一覧である。
【表２】
0003840806.tif 000003
【００３７】
〔比較例〕
図１３は、本発明の比較例である符号変換方法の説明に用いられる、ｋ＝６，Ｋ’＝２に制限した符号を生成するための状態遷移図である。
【００３８】
図１３より明らかなように、図１３において、各状態から発生するパスのビット情報０とビット情報１とを完全に入れ替えた状態遷移図は、図１３とは異なる状態遷移図となる。
従って、図１３の状態遷移図から生成される符号語を０−１反転させた場合、一部の符号語について図１３の状態遷移図を満たす符号語とはならないため、全符号語のうちの半数を残り半数の符号語の０−１反転で生成する、例えば図９や図１０に示してなるような簡略化された符号化・復号化器を構成することができない。
図１３はｋ＝６，Ｋ’＝２の場合について示したものであるが、ｋ≠ｋ’のときには、ｋ及びｋ’の各値が他のいかなる値であっても同様である。
すなわち、ｋ≠ｋ’の条件を満たす符号語においては、その半数を残り半数の０−１反転によって構成することは不可能である。
【００３９】
また図１３の状態遷移図は前述した８／９変換符号に関する実施例の場合と同様、ｋ＋ｋ’＝８の拘束条件であるが、表１に示したように、この状態遷移図を満たす９ビット符号語の数は１７９しかなく、この条件で８／９変換符号を構成することは不可能である。
すなわち（前述したように）、ｋ＋ｋ’の値を一定とした場合、ｋ≠ｋ’の条件を満たす符号はｋ＝ｋ’の条件を満たす符号に比較して、生成できる符号語数が常に少ない。
【００４０】
例えば本発明による符号変換方法のように、変換符号語の半数が残り半数の変換符号語の０−１反転となるような符号マッピングを行わなかった場合、その符号化装置においては、入力データビット数をｍ、出力符号ビット数をｎとしたとき、通常、直接的なｍ／ｎ符号化装置が必要である。
【００４１】
図１４は、本発明の比較例である、このようなごく一般的な符号化装置の、８／９符号化器の場合における回路ブロック図の一例である。
図１４において、８ビット入力データａｂｃｄｅｆｇｈは、８／９符号化回路２１を用いて、９ビット符号ＡＢＣＤＥＦＧＨに変換される。
【００４２】
また同様に、変換符号語の半数が残り半数の変換符号語の０−１反転となるような符号マッピングを行わなかった場合、その復号化装置においては、入力符号ビット数をｎ、出力データビット数をｍとしたとき、通常、直接的なｎ／ｍ復号化装置が必要である。
【００４３】
図１５は、本発明の比較例である、このようなごく一般的な復号化装置の、９／８復号化器の場合における回路ブロック図の一例である。
図１５において、９ビット符号ＡＢＣＤＥＦＧＨは、９／８復号化回路２２を用いて、８ビット出力データａｂｃｄｅｆｇｈに復号される。
【００４４】
本発明の符号変換方法は、あくまでもＮＲＺＩ変調を前提とした符号に対して用いられるものであり、ＮＲＺ（Non Return to Zero）変調を行なった場合、一般的な記録系においては再生時に深刻なエラー伝搬が起こり、使用できないことに注意する必要がある。
【００４５】
本発明の符号変換方法に用いられる符号は、ＮＲＺＩ変調された符号を１ビットずつインターリーブ、すなわちインターリーブドＮＲＺＩ変調して用いてもよい。
【００４６】
本発明の符号変換方法に用いられる符号は、ごく一般的に用いられる、積分等化、パーシャルレスポンスクラス１等化、パーシャルレスポンスクラス４等化、エクステンディッドパーシャルレスポンスクラス４等化等のいかなる等化方式も適用されることが可能で、最尤信号検出も当然行なわれることができる。
【００４７】
【発明の効果】
以上の説明から明らかなように、符号系列の０及び１の両方の最大連続数の制限されてなるＮＲＺＩ変調用固定長変換符号の符号変換方法において、その符号系列の０及び１の両方の最大連続数を等しくすることによって、実質的に必要な変換符号語数を少なくとも１／２に削減して非常に簡単な構成の符号化・復号化器を構成することを可能にすると共に、ビット情報０及びビット情報１の最大連続数の拘束条件（それらの和）を一定としたときに、生成可能な符号語数を最大化することができる。
これらにより、例えば磁気記録再生システムにおいては、低コストで高効率な符号が構成でき、従来よりも高い記録密度での信号の記録再生が可能となることは明らかでありその工業的価値は非常に大きい。
【図面の簡単な説明】
【図１】本発明の符号変換方法に用いられる、ビット情報０及びビット情報１の最大連続数がどちらもｋである符号を生成するための状態遷移図である。
【図２】状態１，２，３，４の全ての状態を始点とすることが可能な２５８個の９ビット符号である。
【図３】状態１，２，４の３つの状態を始点とすることが可能な２３個の９ビット符号である。
【図４】状態１，２，３の３つの状態を始点とすることが可能な２３個の９ビット符号である。
【図５】状態２，４の２つの状態を始点とすることが可能な１２個の９ビット符号である。
【図６】状態１，３の２つの状態を始点とすることが可能な１２個の９ビット符号である。
【図７】図２から選んだ２５６符号語分の８／９変換符号の前半１２８符号語について、具体的に符号を割り当てた符号変換表の一例である。
【図８】２５６符号語分の８／９変換符号の後半１２８符号語について、具体的に符号を割り当てた符号変換表の一例である。
【図９】本発明の符号変換方法を用いた場合の、８／９変換符号のための８／９符号化器をハードウェアによって実現するための、回路ブロック図の一例である。
【図１０】本発明の符号変換方法を用いた場合の、８／９変換符号のための９／８復号化器をハードウェアによって実現するための、回路ブロック図の一例である。
【図１１】図９における７／７符号化のための１２８符号語分の符号変換表である。
【図１２】図１０における７／６復号化のための８５データ語分のデータ変換表である。
【図１３】本発明の比較例である符号変換方法の説明に用いられる、ｋ＝６，Ｋ’＝２に制限した符号を生成するための状態遷移図である。
【図１４】本発明の比較例である一般的な符号化装置の、８／９符号化器の場合における回路ブロック図の一例である。
【図１５】本発明の比較例である一般的な復号化装置の、９／８復号化器の場合における回路ブロック図の一例である。
【図１６】一般的な記録再生装置のデジタル信号処理のためのブロック図の一例である。
【符号の説明】
１  ７／７符号化回路、  ２〜９，１２〜１９  排他的論理和回路、  １１  ７／６復号化回路、  ２１  ８／９符号化回路、  ２２  ９／８復号化回路、  ３１  符号化器、  ３２  Ｄ／Ａ変換器、  ３３  記録再生回路、  ３４  アナログ等化器、  ３５  Ａ／Ｄ変換器、  ３６  符号検出器、  ３７  復号化器
【図１】
0003840806.tif 000004
【図２】
0003840806.tif 000005
【図３】
0003840806.tif 000006
【図４】
0003840806.tif 000007
【図５】
0003840806.tif 000008
【図６】
0003840806.tif 000009
【図７】
0003840806.tif 000010
【図８】
0003840806.tif 000011
【図９】
0003840806.tif 000012
【図１０】
0003840806.tif 000013
【図１１】
0003840806.tif 000014
【図１２】
0003840806.tif 000015
【図１３】
0003840806.tif 000016
【図１４】
0003840806.tif 000017
【図１５】
0003840806.tif 000018
【図１６】
0003840806.tif 000019