(57)【特許請求の範囲】
【請求項１】
入力信号をデルタシグマ変調するデルタシグマ変調部と、
定電圧をスイッチングして出力するスイッチング素子と、上記デルタシグマ変調部からの出力信号に応じて上記スイッチング素子を駆動するための駆動回路とを有するスイッチング回路とを備え、上記スイッチング回路からの出力を上記デルタシグマ変調部にフィードバックしてデルタシグマ変調を行うスイッチング増幅器の駆動方法であって、
上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記スイッチング回路を立ち上げることを特徴とするスイッチング増幅器の駆動方法。
【請求項２】
上記ミューティング期間内で、上記デルタシグマ変調部を立ち上げた後、上記スイッチング回路を立ち上げることを特徴とする請求項１に記載のスイッチング増幅器の駆動方法。
【請求項３】
上記デルタシグマ変調部の上記ミューティング状態では、上記デルタシグマ変調部からの出力信号が一定の状態であることを特徴とする請求項１または２に記載のスイッチング増幅器の駆動方法。
【請求項４】
上記デルタシグマ変調部の上記ミューティング状態では、上記デルタシグマ変調部がリセット状態であることを特徴とする請求項１または２に記載のスイッチング増幅器の駆動方法。
【請求項５】
入力信号をデルタシグマ変調するデルタシグマ変調部と、
定電圧をスイッチングして出力するスイッチング素子と、上記デルタシグマ変調部からの出力信号に応じて上記スイッチング素子を駆動するための駆動回路とを有するスイッチング回路と、
上記デルタシグマ変調部および上記スイッチング回路の動作を制御すると共に、上記デルタシグマ変調部のミューティング動作を制御する制御手段とを備え、上記スイッチング回路からの出力を上記デルタシグマ変調部にフィードバックしてデルタシグマ変調を行うスイッチング増幅器であって、
上記制御手段は、上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記スイッチング回路を立ち上げることを特徴とするスイッチング増幅器。
【請求項６】
上記制御手段は、上記ミューティング期間内で、上記デルタシグマ変調部を立ち上げた後、上記スイッチング回路を立ち上げることを特徴とする請求項５に記載のスイッチング増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば音声信号に対して好適に実施され、該音声信号などのアナログ信号あるいはマルチビット信号を１ビット変換した１ビットデジタル信号を高効率で増幅することができる、デルタシグマ変調を用いるスイッチング増幅器およびその駆動方法に関するものである。
【０００２】
【従来の技術】
デルタシグマ変調によって得られる１ビット信号は、後述する積分器や加算器の係数を適宜選択することによって、有効周波数帯域を広くしたり、またはダイナミックレンジを広くしたりするなどの音源等に合わせた周波数特性を設定できるという優れた特徴を有している。このためＣＤ（コンパクトディスク）、ＳＡＣＤ（スーパーオーディオコンパクトディスク）の新しい規格では、この１ビット信号が採用され製品化されている。
【０００３】
一方、上記デルタシグマ変調によって得られる１ビット信号は、上述のような音声信号の記録や、機器間の伝送にあたって使用されるだけではない。上記１ビット信号をそのまま半導体電力増幅素子に入力し、得られた大電圧のスイッチングパルスにＬＰＦ（ローパスフィルタ）を通過させるだけで、電力増幅された復調アナログ信号を得ることもできる。
【０００４】
ここで、図６は、デルタシグマ変調を用いる従来の典型的なスイッチング増幅器５１の電気的構成を示すブロック図である。同図に示すように、スイッチング増幅器５１は、デルタシグマ（ΔΣ）変調部５２と、スイッチング回路５３と、ＬＰＦ５４と、電源５５・５６とを備えている。
【０００５】
スイッチング回路５３は、図７に示すように、半導体電力増幅素子である複数のＦＥＴ（電界効果トランジスタ）７１〜７４と、各ＦＥＴ７１〜７４のゲート電圧を制御するＦＥＴドライバー７５とを備えている。そして、スイッチング回路５３は、デルタシグマ変調部５２からの出力信号に応じて、図示しない電源から供給される大電圧（＋Ｖ、−Ｖまたは０）を各ＦＥＴ７１〜７４によってスイッチングし、上記出力信号に応じた定電圧のパルス信号を出力する。
【０００６】
ＬＰＦ５４は、スイッチング回路５３からの上記パルス信号をアナログ信号に変換する。
【０００７】
電源５５は、デルタシグマ変調部５２の後述するデルタシグマ変調回路５７に定電圧を供給し、デルタシグマ変調回路５７を駆動させる。一方、電源５６は、スイッチング回路５３に定電圧を供給し、スイッチング回路５３を駆動させる。
【０００８】
また、上記のデルタシグマ変調部５２は、デルタシグマ（ΔΣ）変調回路５７と、減衰器５８と、加算器５９とを備えて構成されている。
【０００９】
デルタシグマ変調回路５７は、例えば入力音声信号のような入力信号を順次積分していく縦続接続された高次の積分器と、各積分器からの出力を相互に加算する加算器とを具備して構成される積分器−加算器群（図示せず）と、加算器からの出力を１ビット信号に量子化する量子化器（図示せず）とからなっている。
【００１０】
減衰器５８は、スイッチング回路５３からの出力（大電圧パルス信号）を減衰させる。加算器５９は、減衰器５８にて減衰されたパルス信号を上記入力信号から減算する。したがって、デルタシグマ変調部５２では、上記量子化器からの１ビット信号が入力信号に対応したものになるように、フィードバック制御がなされることになる。
【００１１】
上記の構成において、図示しない入力信号源からの入力信号（入力音声信号）が入力端６０を介してスイッチング増幅器５１に入力されると、上記入力信号は、スイッチング増幅器５１のデルタシグマ変調部５２によって１ビットデジタル信号に変換される。
【００１２】
上記１ビット信号がスイッチング回路５３に入力されると、スイッチング回路５３からは、上記１ビット信号に対応した所定の定電圧パルス信号がＬＰＦ５４に出力され、上記パルス信号がＬＰＦ５４にてアナログ信号（アナログ音声信号）に復調される。そして、上記アナログ信号は、出力端６１につながれるスピーカ等によって音響化される。
【００１３】
このように構成されるスイッチング増幅器５１では、これまでの増幅器のように、スイッチング回路５３に使用される半導体電力増幅素子の線形域（不飽和域）を使用するのではなく、上記半導体電力増幅素子の非線形域（飽和域）を使用するので、極めて高効率に電力増幅を行うことができるという利点を有している。
【００１４】
【発明が解決しようとする課題】
ところで、デルタシグマ変調部５２内部の積分・加算動作を初期化する際、初期動作時のノイズ発生を抑えるために、デルタシグマ変調部５２の立ち上げ時に、図６に示すように、デルタシグマ変調回路５７にリセット信号（ミューティング信号）等を供給し、デルタシグマ変調回路５７をミュート状態にすることが従来から行われている。そして、従来では、デルタシグマ変調回路５７のミュート状態を解除した後に、スイッチング回路５３に電源５６から定電圧を印加し、スイッチング回路５３を立ち上げるようにしていた。
【００１５】
しかし、このように、デルタシグマ変調回路５７のミュート状態を解除した後にスイッチング回路５３に定電圧を印加すると、定電圧印加の瞬間に、スイッチング回路５３の半導体電力増幅素子に過大な電流が流れ、半導体電力増幅素子が破壊されてしまうという問題が生ずる。この点について、より詳細に説明すると、以下の通りである。
【００１６】
スイッチング回路５３からの出力信号を減衰してデルタシグマ変調回路５７へ負帰還させるスイッチング増幅器では、デルタシグマ変調回路５７が立ち上がっていても、スイッチング回路５３に定電圧を印加してスイッチング回路５３が正常に動作するまでは、デルタシグマ変調回路５７への負帰還がゼロの状態となるため、デルタシグマ変調部５２の動作が完結しない（デルタシグマ変調部５２が正常に動作しない）。
【００１７】
したがって、スイッチング回路５３の立ち上げが、ミューティング期間経過後であれば、デルタシグマ変調部５２が正しく動作していない状態において、スイッチング回路５３に上記定電圧が印加されることになるため、上記定電圧印加の瞬間には、デルタシグマ変調回路５７からの出力が不定となり、これによって、図７に示すスイッチング回路５３のＦＥＴドライバー７５からの出力が不定になる。
【００１８】
この場合、通常では、ＦＥＴ７１とＦＥＴ７４、あるいは、ＦＥＴ７２とＦＥＴ７３との組み合わせで各ＦＥＴのゲートがＯＮになるところが、ＦＥＴ７１とＦＥＴ７２、ＦＥＴ７３とＦＥＴ７４との組み合わせ、あるいは、全てのＦＥＴのゲートがＯＮとなる。その結果、図７において、＋Ｖ→ＦＥＴ７１Ｄ→ＦＥＴ７１Ｓ→ＦＥＴ７２Ｄ→ＦＥＴ７２Ｓ→−Ｖ、あるいは、＋Ｖ→ＦＥＴ７３Ｄ→ＦＥＴ７３Ｓ→ＦＥＴ７４Ｄ→ＦＥＴ７４Ｓ→−Ｖの経路で各ＦＥＴに過大な電流が流れ、各ＦＥＴの破壊が起こることになる。なお、上記のＤは、ＦＥＴのドレインを意味し、上記のＳは、ＦＥＴのソースを意味する。
【００１９】
また、例えば、特開２０００−１９６４５４号公報には、ノイズシェーパーの特性を持つデジタル信号処理装置が開示されている。この装置では、ミューティングの設定により出力を０にした状態で、Ｄ／Ａ（デジタル−アナログ）変換器に供給されるデジタルデータのビットに対応するビットクロックを停止させることで、プロセッサのパラメータ変更時にノイズが外部に出力されないようにしている。
【００２０】
しかし、このようにクロックを停止させる動作を行うと、マイコン等で行う外部からの制御が煩雑になるという問題が生ずる。
【００２１】
本発明は、上記の問題点を解決するためになされたもので、その目的は、スイッチング回路の半導体電力増幅素子の破壊を回避することができると共に、複雑な制御を行うことなくデルタシグマ変調部のミューティング動作を行うことができ、しかも、ノイズ出力を確実に低減できるスイッチング増幅器およびその駆動方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明に係るスイッチング増幅器の駆動方法は、上記の課題を解決するために、入力信号をデルタシグマ変調するデルタシグマ変調部と、定電圧をスイッチングして出力するスイッチング素子と、上記デルタシグマ変調部からの出力信号に応じて上記スイッチング素子を駆動するための駆動回路とを有するスイッチング回路とを備え、上記スイッチング回路からの出力を上記デルタシグマ変調部にフィードバックしてデルタシグマ変調を行うスイッチング増幅器の駆動方法であって、上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記スイッチング回路を立ち上げることを特徴としている。
【００２３】
上記の構成において、例えば、デルタシグマ変調部がミューティング期間内で既に立ち上がっているとすれば、上記ミューティング期間内では、デルタシグマ変調部からの出力は、例えば１ビット信号で言えば常にゼロであり、不定とはならない。したがって、上記ミューティング期間内でスイッチング回路を立ち上げても、スイッチング回路の駆動回路からの出力が不定とはならない。これにより、上記駆動回路によって駆動されるスイッチング素子を正常に動作させることができる。その結果、従来のようにスイッチング回路の立ち上げ時に、スイッチング素子に過大な電流が流れるのを回避することができ、スイッチング素子が破壊されるのを回避することができる。
【００２４】
また、スイッチング回路が正常に動作することによって、スイッチング回路からの出力がフィードバックされるデルタシグマ変調部も正常に動作することとなる。これにより、デルタシグマ変調部でのノイズシェーピング動作が安定するので、ミューティング期間経過後、デルタシグマ変調部からの出力に過剰なノイズ成分が含まれることがない。
【００２５】
また、出力信号からノイズ成分を除去するにあたり、従来のように、各部の動作タイミングの制御に用いるクロックを停止させる構成ではないので、各部の制御が複雑になることもない。
【００２６】
本発明に係るスイッチング増幅器の駆動方法は、上記の課題を解決するために、上記ミューティング期間内で、上記デルタシグマ変調部を立ち上げた後、上記スイッチング回路を立ち上げることを特徴としている。
【００２７】
上記の構成によれば、ミューティング期間内で、スイッチング回路を立ち上げる前に、デルタシグマ変調部を立ち上げているので、スイッチング回路の立ち上げ時には、スイッチング回路からの出力のフィードバックにより、デルタシグマ変調部の動作を完結させる（デルタシグマ変調部を正常に動作させる）ことができる。この結果、上述した効果を確実に得ることができる。
【００２８】
本発明に係るスイッチング増幅器の駆動方法は、上記の課題を解決するために、上記デルタシグマ変調部の上記ミューティング状態では、上記デルタシグマ変調部からの出力信号が一定の状態であることを特徴としている。
【００２９】
上記の構成によれば、デルタシグマ変調部がミューティング状態の間、デルタシグマ変調部からの出力信号が不定ではないので、上記ミューティング期間内でスイッチング回路を立ち上げても、スイッチング回路の駆動回路からの出力が不定とはならない。これにより、スイッチング回路のスイッチング素子が定電圧を正常にスイッチングすることが可能となる。その結果、過大電流によるスイッチング素子の破壊を確実に回避することができる。
【００３０】
本発明に係るスイッチング増幅器の駆動方法は、上記の課題を解決するために、上記デルタシグマ変調部のミューティング状態では、上記デルタシグマ変調部がリセット状態であることを特徴としている。
【００３１】
上記の構成によれば、デルタシグマ変調部をリセット状態にすることにより、上記デルタシグマ変調部からの出力信号が一定の状態となり、不定とはならない。これにより、駆動回路によるスイッチング素子の動作を正常に行うことができ、スイッチング素子の破壊を確実に回避することができる。
【００３２】
本発明に係るスイッチング増幅器は、上記の課題を解決するために、入力信号をデルタシグマ変調するデルタシグマ変調部と、定電圧をスイッチングして出力するスイッチング素子と、上記デルタシグマ変調部からの出力信号に応じて上記スイッチング素子を駆動するための駆動回路とを有するスイッチング回路と、上記デルタシグマ変調部および上記スイッチング回路の動作を制御すると共に、上記デルタシグマ変調部のミューティング動作を制御する制御手段とを備え、上記スイッチング回路からの出力を上記デルタシグマ変調部にフィードバックしてデルタシグマ変調を行うスイッチング増幅器であって、上記制御手段は、上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記スイッチング回路を立ち上げることを特徴としている。
【００３３】
上記の構成において、例えば、デルタシグマ変調部がミューティング期間内で既に立ち上がっているとすれば、上記ミューティング期間内では、デルタシグマ変調部からの出力は、例えば１ビット信号で言えば常にゼロであり、不定とはならない。したがって、制御手段が上記ミューティング期間内でスイッチング回路を立ち上げても、スイッチング回路の駆動回路からの出力が不定とはならない。これにより、上記駆動回路によって駆動されるスイッチング素子を正常に動作させることができる。その結果、従来のようにスイッチング回路の立ち上げ時に、スイッチング素子に過大な電流が流れるのを回避することができ、スイッチング素子が破壊されるのを回避することができる。
【００３４】
また、スイッチング回路が正常に動作することによって、スイッチング回路からの出力がフィードバックされるデルタシグマ変調部も正常に動作することとなる。これにより、デルタシグマ変調部でのノイズシェーピング動作が安定するので、ミューティング期間経過後、デルタシグマ変調部からの出力に過剰なノイズ成分が含まれることがない。
【００３５】
また、出力信号からノイズ成分を除去するにあたり、従来のように、各部の動作タイミングの制御に用いるクロックを停止させる構成ではないので、各部の制御が複雑になることもない。
【００３６】
本発明に係るスイッチング増幅器は、上記の課題を解決するために、上記制御手段は、上記ミューティング期間内で、上記デルタシグマ変調部を立ち上げた後、上記スイッチング回路を立ち上げることを特徴としている。
【００３７】
上記の構成によれば、制御手段は、ミューティング期間内で、スイッチング回路を立ち上げる前に、デルタシグマ変調部を立ち上げるので、スイッチング回路の立ち上げ時には、スイッチング回路からの出力のフィードバックにより、デルタシグマ変調部の動作を完結させる（デルタシグマ変調部を正常に動作させる）ことができる。この結果、上述した効果を確実に得ることができる。
【００３８】
【発明の実施の形態】
本発明の実施の一形態について、図面に基づいて説明すれば以下の通りである。
【００３９】
図２は、デルタシグマ変調を用いる本発明のスイッチング増幅器１の電気的構成の一例を示すブロック図である。同図に示すように、デジタル・スイッチング・アンプを構成するスイッチング増幅器１は、デルタシグマ（ΔΣ）変調部２と、スイッチング回路３と、ＬＰＦ４と、電源５（第２の電源）と、電源６（第１の電源）と、マイコン７（制御手段）とを備えている。
【００４０】
デルタシグマ変調部２は、入力信号（例えば入力音声信号）をデルタシグマ変調し、１ビットデジタル信号（変調信号）を生成する。スイッチング回路３は、デルタシグマ変調部２から出力される変調信号に応じて電源（図示せず）からの定電圧をスイッチングすることにより、定電圧のパルス信号を出力する。なお、デルタシグマ変調部２およびスイッチング回路３の詳細な構成については後述する。ＬＰＦ４は、スイッチング回路３からの出力をアナログ信号に復調する。
【００４１】
電源５は、デルタシグマ変調部２の後述するデルタシグマ変調回路８に定電圧を供給することによってデルタシグマ変調回路８を駆動する電源５ａと、後述するロジック回路９に定電圧を供給することによってロジック回路９を駆動する電源５ｂとで構成されている。電源６は、スイッチング回路３に定電圧を供給することによってスイッチング回路３を駆動する。
【００４２】
マイコン７は、デルタシグマ変調部２およびスイッチング回路３の動作を制御する。具体的には、マイコン７は、電源５ａによるデルタシグマ変調回路８への定電圧の印加、電源５ｂによるロジック回路９への定電圧の印加、電源６によるスイッチング回路３への定電圧の印加を制御している。
【００４３】
また、本実施形態では、マイコン７は、リセット信号であるミューティング信号をロジック回路９に供給することにより、デルタシグマ変調部２からの出力を０（ミューティング状態）にすることが可能となっている。
【００４４】
上記の構成において、図示しない入力信号源からの入力信号（入力音声信号）が入力端１２を介してスイッチング増幅器１に入力されると、上記入力信号は、スイッチング増幅器１のデルタシグマ変調部２によって１ビットデジタル信号に変換される。
【００４５】
上記１ビット信号がスイッチング回路３に入力されると、スイッチング回路３からは、上記１ビット信号に対応した所定の定電圧パルス信号がＬＰＦ４に出力され、上記パルス信号がＬＰＦ４にてアナログ信号（アナログ音声信号）に復調される。そして、上記アナログ信号は、出力端１３につながれるスピーカ等によって音響化される。
【００４６】
次に、上記したデルタシグマ変調部２およびスイッチング回路３の詳細について、図２および図３を参照しながら説明する。図３は、デルタシグマ変調部２およびスイッチング回路３の詳細な構成を示すブロックである。
【００４７】
なお、実際には、図３に示すように、差動入出力の形態となっているが、先の図２は、単一入出力の形態で図示したものとなっている。
【００４８】
デルタシグマ変調部２は、デルタシグマ（ΔΣ）変調回路８と、ロジック回路９と、減衰器１０と、加算器１１とを備えて構成されている。
【００４９】
デルタシグマ変調回路８は、例えば入力音声信号のような入力信号を順次積分していく、例えば７つの縦続接続された高次の積分器（ＲＣ積分器）と、各積分器からの出力を相互に加算する加算器とを具備して構成される積分器−加算器群１５と、加算器からの出力を１ビット信号に量子化する量子化器１６とからなっている。量子化器１６は、比較器とＤフリップフロップ等を備えており、加算器からの出力を比較器に入力し、Ｄフリップフロップ等で６４ｆｓ（２．８２２４ＭＨｚ）のクロックにより１ビット信号に量子化する。
【００５０】
ロジック回路９は、量子化器１６からの出力をデジタル処理する回路であり、例えば、デルタシグマ変調回路８からの１ビット信号と、マイコン７から供給されるミューティング信号との論理積をとるＡＮＤ回路１７・１７で構成される。
【００５１】
ここで、ミューティング信号は、図１に示すように、Ｈｉｇｈレベル（例えば１）とＬｏｗレベル（例えば０）との２値レベルで表される信号となっている。したがって、ミューティング信号がマイコン７からロジック回路９に供給されると、ロジック回路９の各ＡＮＤ回路１７・１７では、上記のように論理積がとられるので、上記ミューティング信号がＨｉｇｈレベルのときには、ロジック回路９からはデルタシグマ変調回路８からの１ビット信号（１または０）が出力されることになり、上記ミューティング信号がＬｏｗレベルのときには、ロジック回路９からの出力は常にＬｏｗレベル（０）となる。したがって、Ｌｏｗレベルのミューティング信号がロジック回路９に供給されたときに、デルタシグマ変調部２はミューティング状態となる。
【００５２】
減衰器１０は、スイッチング回路３からの出力（定電圧パルス信号）を減衰させる。加算器１１は、減衰器１０にて減衰されたパルス信号を上記入力信号から減算する。したがって、デルタシグマ変調部２では、デルタシグマ変調回路８の量子化器１６からの１ビット信号が入力信号に対応したものとなるように、フィードバック制御がなされている。
【００５３】
一方、スイッチング回路３は、定電圧をスイッチングして出力する複数のスイッチング素子と、デルタシグマ変調部２からの出力信号に応じて各スイッチング素子を駆動するための駆動回路とを有している。より具体的には、スイッチング回路３は、半導体電力増幅素子である４つのｐチャンネル型のＦＥＴ（電界効果トランジスタ）１８〜２１と、ロジック回路９から出力される１ビット信号により、各ＦＥＴ１８〜２１のゲート電圧を制御するＦＥＴドライバー２２とを備えている。
【００５４】
ＦＥＴ１８・２０のドレインは、＋Ｖ（例えば＋３２Ｖ）の電圧を出力する電源（図示せず）に接続されている。ＦＥＴ１８・２０のソースは、ＦＥＴ１９・２１のドレインとそれぞれ接続されていると共に、ＬＰＦ４および減衰器１０への出力端となっている。また、ＦＥＴ１９・２１のソースは、−Ｖ（例えば−３２Ｖ）の電圧を出力する電源（図示せず）に接続されているか、もしくは接地されている。
【００５５】
ＦＥＴドライバー２２は、ロジック回路９からの出力信号（１または０）に応じて、ＦＥＴ１８とＦＥＴ２１とを同時にＯＮして、ＦＥＴ１９とＦＥＴ２０とを同時にＯＦＦするか、ＦＥＴ１８とＦＥＴ２１とを同時にＯＦＦして、ＦＥＴ１９とＦＥＴ２０とを同時にＯＮする制御を行う。これにより、スイッチング回路３では、ロジック回路９からの出力信号に応じた定電圧（＋Ｖ，−Ｖまたは０）が選択され、定電圧パルス信号が上記各ＦＥＴの組み合わせに対応して生成されることになる。
【００５６】
次に、スイッチング増幅器１において、ミューティング動作を行う際の動作タイミングについて説明する。図１は、電源５ａ・５ｂからデルタシグマ変調回路８およびロジック回路９へ印加する電圧の波形と、電源７からスイッチング回路３へ印加する電圧の波形と、デルタシグマ変調回路８から出力される１ビット信号の波形と、ミューティング信号の波形とを示している。また、図４は、ミューティング動作の流れを示すフローチャートである。
【００５７】
まず、マイコン７は、ロジック回路９にＬｏｗレベルのミューティング信号を与えた状態、すなわち、ミューティング期間Ｔ内で、デルタシグマ変調回路８およびロジック回路９の電源５ａ・５ｂを立ち上げ、電源５ａ・５ｂからデルタシグマ変調回路８およびロジック回路９に駆動電圧を印加させる（Ｓ１）。
【００５８】
次に、この駆動電圧の印加からｔ１時間経過後に、マイコン７は、スイッチング回路３の電源６を立ち上げ、電源６からスイッチング回路３に駆動電圧を印加させる（Ｓ２）。
【００５９】
そして、この駆動電圧の印加からｔ２時間経過後に、マイコン７は、ミューティング信号をＨｉｇｈレベルにし、ロジック回路９のミューティング状態を解除する（Ｓ３）。
【００６０】
ここで、上記のミューティング期間Ｔとして、例えば５００ｍｓｅｃを考えた場合、電源５ａ・５ｂの電圧の立ち上がりから電源６の電圧の立ち上がりまでの時間ｔ１、電源６の電圧の立ち上がりからミューティング期間終了までの時間ｔ２として、それぞれ例えば２００ｍｓｅｃを考えることができる。時間ｔ１および時間ｔ２として少なくとも２００ｍｓｅｃを確保すれば、電源投入後、この間で電圧を十分に安定させることができる。
【００６１】
なお、上記の時間ｔ１およびｔ２は、上記２００ｍｓｅｃという時間に限定されるわけではなく、例えば、以下の式を満たすように、ミューティング期間Ｔとの兼ね合いで設定されればよい。
【００６２】
ｔ１＋ｔ２＜Ｔ
ｔ１＞０、ｔ２＞０、Ｔ＞０
また、上記のようにロジック回路９を用いてミューティング動作を行う以外にも、例えば、デルタシグマ変調回路８のリセット機能を使用してミューティング動作を行ってもよい。
【００６３】
すなわち、図５のフローチャートに沿った動作手順によっても、ミューティンク動作が可能である。この場合、まず、デルタシグマ変調回路８のリセット状態、すなわち内蔵ミュートの状態で、マイコン７は、デルタシグマ変調回路８を立ち上げる（Ｓ１１）。すなわち、マイコン７は、電源５ａを立ち上げて、電源５ａからデルタシグマ変調回路８に駆動電圧を印加させる。次に、マイコン７は、この駆動電圧の印加から図１に示すｔ１時間経過後に、スイッチング回路３の電源６を立ち上げ、電源６からスイッチング回路３に駆動電圧を印加させる（Ｓ１２）。その後、マイコン７は、スイッチング回路３の立ち上げからｔ２時間後に、デルタシグマ変調回路８のリセット状態を解除する（Ｓ１３）。
【００６４】
このような動作手順を採る場合は、デルタシグマ変調部２にロジック回路９を設けなくても済むので、デルタシグマ変調部２の構成を簡素化することができる。
【００６５】
以上のように、本発明は、デルタシグマ変調部２をミューティング状態にしたときに、そのミューティング期間Ｔ内で、スイッチング回路３を立ち上げる構成である。ミューティング期間Ｔ内では、デルタシグマ変調回路８からの出力は図１に示すように常にゼロであり、不定とはならないので、このミューティング期間Ｔ内でスイッチング回路３を立ち上げても、その立ち上げ時に、ＦＥＴドライバー２２からの出力が不定となることはない。
【００６６】
したがって、ＦＥＴドライバー２２を正常に動作させることができるので、ＦＥＴドライバー２２によって駆動される各ＦＥＴ１８〜２１のＯＮ／ＯＦＦ動作を正常に行うことができる。その結果、スイッチング回路３の立ち上げ時に各ＦＥＴ１８〜２１に過大な電流が流れ、各ＦＥＴ１８〜２１が破壊されるのを回避することができる。
【００６７】
また、デルタシグマ変調回路８の出力１ビット信号がスイッチング回路３によって電圧増幅され、さらに減衰器１０で減衰した信号を加算器１１にて入力信号と減算した信号が、さらにデルタシグマ変調回路８にてデルタシグマ変調される信号ループが形成されるため、デルタシグマ変調回路８のノイズシェーピング動作が安定する。なお、上記のノイズシェーピング動作とは、量子化雑音に微分特性（高域上がりの特性）を与えることを言う。これにより、ミューティング動作解除の後も、デルタシグマ変調回路８からの出力に過剰なノイズ成分が含まれることがない。その結果、優れたオーディオ性能を確保することができる。
【００６８】
また、出力信号からノイズを除去するにあたり、デルタシグマ変調回路８やＬＰＦ４に供給されるクロックを停止させなくても済むので、マイコン７によるデルタシグマ変調部２の動作タイミング等の制御も複雑になることがない。
【００６９】
また、例えば、ミューティング期間Ｔ内でスイッチング回路３を立ち上げた後に、デルタシグマ変調部２を立ち上げると、ミューティング状態を経ずしてデルタシグマ変調部２を動作させることになる。この場合、デルタシグマ変調部２の立ち上げ時の不定な出力信号によってＦＥＴドライバー２２の不定な動作による各ＦＥＴ１８〜２１の破壊が起こり、不安定動作状態による過大なノイズが出力されるようなことが起こる。
【００７０】
しかし、本発明では、デルタシグマ変調部２のミューティング期間Ｔ内で、デルタシグマ変調部２を立ち上げた後に、スイッチング回路３を立ち上げている。ミューティング期間Ｔ内で、デルタシグマ変調部２の処理ループ内にある積分器・加算器群１５、量子化器１６、ロジック回路９のようなアクティブ回路を動作させておくことにより、スイッチング回路３の立ち上げ時には、デルタシグマ変調部２の動作を完結させることができる。したがって、ミューティング期間Ｔ内で、デルタシグマ変調部２を立ち上げた後に、スイッチング回路３を立ち上げる本発明では、上記の問題が起こることはない。
【００７１】
なお、本実施形態では、デルタシグマ変調部２をミューティング状態にしてから一定時間経過後に、デルタシグマ変調部２を立ち上げているが、ミューティング状態の開始と、デルタシグマ変調部２の立ち上げとは同時であってもよい（上記アクティブ回路の動作開始からミューティング期間Ｔが始まるようにしてもよい）。つまり、
ｔ１＋ｔ２＝Ｔ
ｔ１＞０、ｔ２＞０、Ｔ＞０
であってもよい。
【００７２】
ところで、本実施形態で説明したスイッチング増幅器の駆動方法は、以下の第１〜第４のスイッチング増幅器の駆動方法とも表現することができる。
【００７３】
第１のスイッチング増幅器の駆動方法は、入力信号をデルタシグマ変調し、その変調信号に応答して電源からの定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することにより、上記入力信号を効率よく電力増幅するデルタシグマ変調を用いるスイッチング増幅器において、ミューティング期間内で、スイッチング制御信号生成部（デルタシグマ変調回路）の立ち上げタイミングが、上記定電圧をスイッチングするスイッチング回路部の立ち上げタイミングよりも先である構成である。
【００７４】
上記構成によれば、上述のように構成されるスイッチング増幅器において、動作立ち上げ時においてデルタシグマ変調回路のノイズシェーピング動作が安定し、ミューティング動作解除の後もデルタシグマ変調回路の出力に過剰なノイズ成分か含まれず、半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがないという利点を有している。
【００７５】
第２のスイッチング増幅器の駆動方法は、入力信号をデルタシグマ変調し、その変調信号に応答して電源からの定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することにより、上記入力信号を効率よく電力増幅するデルタシグマ変調を用いるスイッチング増幅器において、スイッチング制御信号生成部（デルタシグマ変調回路）の駆動について、ミューティング状態の解除を定電圧印加の後に行う構成である。
【００７６】
上記の構成によれば、上述のように構成されるスイッチング増幅器において、動作立ち上げ時においてデルタシグマ変調回路のノイズシェーピング動作が安定し、ミューティング動作解除の後もデルタシグマ変調回路の出力に過剰なノイズ成分が含まれず、半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがない。
【００７７】
第３のスイッチング増幅器の駆動方法は、上記第１または第２の駆動方法において、上記ミューティング状態において、ミューティングとは量子化出力信号がＬｏｗの状態である構成である。
【００７８】
上記の構成によれば、上述のように構成されるスイッチング増幅器において、デルタシグマ変調回路のクロックを停止することがないので、上記デルタシグマ変調回路の動作タイミングを複雑に制御することなく、ミューティング動作が行われ、また、ミューティング解除の後もデルタシグマ変調回路の出力に過剰なノイズ成分が含まれず、半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがないという利点を有している。
【００７９】
第４のスイッチング増幅器の駆動方法は、上記第１または第２の駆動方法において、上記ミューティング状態は、スイッチング制御信号生成回路のリセット状態である構成である。
【００８０】
上記の構成によれば、上述のように構成されるスイッチング増幅器において、デルタシグマ変調回路のクロックを停止することがないので、上記デルタシグマ変調回路の動作タイミングを複雑に制御することなく、ミューティング動作が行われ、また、ミューティング解除の後もデルタシグマ変調回路の出力に過剰なノイズ成分が含まれず、半導体電力増幅素子に過剰な電流が流れたり、ミューティンク動作解除時にノイズが出力されることがないという利点を有している。
【００８１】
また、本発明のスイッチング増幅器の駆動方法は、入力信号をデルタシグマ変調するデルタシグマ変調部と、定電圧をスイッチングして出力するスイッチング素子と、上記デルタシグマ変調部からの出力信号に応じて上記スイッチング素子を駆動するための駆動回路とを有するスイッチング回路とを備え、上記スイッチング回路からの出力を上記デルタシグマ変調部にフィードバックしてデルタシグマ変調を行うスイッチング増幅器の駆動方法であって、上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記デルタシグマ変調部を立ち上げてから、上記スイッチング回路を立ち上げ、その後、上記ミューティング状態を解除する構成であると言うこともできる。
【００８２】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調するデルタシグマ変調部と、上記デルタシグマ変調部からの出力信号に応じて定電圧をスイッチングするスイッチング素子と、上記スイッチング素子を駆動するための駆動回路とを有するスイッチング回路と、上記スイッチング回路に駆動電圧を供給する第１の電源と、上記デルタシグマ変調部のミューティング動作を制御する制御手段とを備え、上記スイッチング回路からの出力を上記デルタシグマ変調部にフィードバックしてデルタシグマ変調を行うスイッチング増幅器であって、上記制御手段は、上記デルタシグマ変調部のミューティング期間内で、上記スイッチング回路に駆動電圧が供給されるように、上記第１の電源の動作を制御する構成であると言うこともできる。
【００８３】
また、本発明のスイッチング増幅器は、上記デルタシグマ変調部に駆動電圧を供給する第２の電源を備え、上記制御手段は、上記第１の電源により上記スイッチング回路に駆動電圧が供給される前に、上記デルタシグマ変調部に駆動電圧が供給されるように、上記第２の電源の動作を制御する構成であると言うこともできる。
【００８４】
【発明の効果】
本発明に係るスイッチング増幅器の駆動方法は、以上のように、上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記スイッチング回路を立ち上げる構成である。
【００８５】
それゆえ、上記ミューティング期間内では、デルタシグマ変調部からの出力が不定ではないので、上記ミューティング期間内でスイッチング回路を立ち上げても、スイッチング回路の駆動回路からの出力が不定とはならない。これにより、上記駆動回路によって駆動されるスイッチング素子を正常に動作させることができる。その結果、従来のようにスイッチング回路の立ち上げ時に、スイッチング素子に過大な電流が流れるのを回避することができ、スイッチング素子が破壊されるのを回避することができる。
【００８６】
また、スイッチング回路が正常に動作することによって、スイッチング回路からの出力がフィードバックされるデルタシグマ変調部も正常に動作する。これにより、デルタシグマ変調部でのノイズシェーピング動作が安定するので、ミューティング期間経過後、デルタシグマ変調部からの出力に過剰なノイズ成分が含まれることがない。
【００８７】
また、出力信号からノイズ成分を除去するにあたり、従来のように、各部の動作タイミングの制御に用いるクロックを停止させる構成ではないので、各部の制御が複雑になることもないという効果を併せて奏する。
【００８８】
本発明に係るスイッチング増幅器の駆動方法は、以上のように、上記ミューティング期間内で、上記デルタシグマ変調部を立ち上げた後、上記スイッチング回路を立ち上げる構成である。
【００８９】
それゆえ、スイッチング回路の立ち上げ時には、スイッチング回路からの出力のフィードバックにより、デルタシグマ変調部の動作を完結させることができる。この結果、上述した効果を確実に得ることができるという効果を奏する。
【００９０】
本発明に係るスイッチング増幅器の駆動方法は、以上のように、上記デルタシグマ変調部の上記ミューティング状態では、上記デルタシグマ変調部からの出力信号が一定の状態である構成である。
【００９１】
それゆえ、デルタシグマ変調部がミューティング状態の間、デルタシグマ変調部からの出力信号が不定ではないので、スイッチング回路の駆動回路からの出力が不定とはならない。これにより、スイッチング回路のスイッチング素子が定電圧を正常にスイッチングすることが可能となる。その結果、過大電流によるスイッチング素子の破壊を確実に回避することができるという効果を奏する。
【００９２】
本発明に係るスイッチング増幅器の駆動方法は、以上のように、上記デルタシグマ変調部のミューティング状態では、上記デルタシグマ変調部がリセット状態である構成である。
【００９３】
それゆえ、上記デルタシグマ変調部からの出力信号が一定の状態となり、不定とはならない。これにより、駆動回路によるスイッチング素子の動作を正常に行うことができ、スイッチング素子の破壊を確実に回避することができるという効果を奏する。
【００９４】
本発明に係るスイッチング増幅器は、以上のように、上記制御手段は、上記デルタシグマ変調部をミューティング状態にし、そのミューティング期間内で、上記スイッチング回路を立ち上げる構成である。
【００９５】
それゆえ、上記ミューティング期間内では、デルタシグマ変調部からの出力が不定とはならないので、制御手段が上記ミューティング期間内でスイッチング回路を立ち上げても、スイッチング回路の駆動回路からの出力が不定とはならない。これにより、上記駆動回路によって駆動されるスイッチング素子を正常に動作させることができる。その結果、従来のようにスイッチング回路の立ち上げ時に、スイッチング素子に過大な電流が流れるのを回避することができ、スイッチング素子が破壊されるのを回避することができる。
【００９６】
また、スイッチング回路が正常に動作することによって、スイッチング回路からの出力がフィードバックされるデルタシグマ変調部も正常に動作することとなる。これにより、デルタシグマ変調部でのノイズシェーピング動作が安定するので、ミューティング期間経過後、デルタシグマ変調部からの出力に過剰なノイズ成分が含まれることがない。
【００９７】
また、出力信号からノイズ成分を除去するにあたり、従来のように、各部の動作タイミングの制御に用いるクロックを停止させる構成ではないので、各部の制御が複雑になることもないという効果を併せて奏する。
【００９８】
本発明に係るスイッチング増幅器は、以上のように、上記制御手段は、上記ミューティング期間内で、上記デルタシグマ変調部を立ち上げた後、上記スイッチング回路を立ち上げる構成である。
【００９９】
それゆえ、スイッチング回路の立ち上げ時には、スイッチング回路からの出力のフィードバックにより、デルタシグマ変調部の動作を完結させる）ことができる。この結果、上述した効果を確実に得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るスイッチング増幅器のデルタシグマ変調回路およびロジック回路へ印加する電源電圧の波形と、スイッチング回路へ印加する電源電圧の波形と、デルタシグマ変調回路からの出力波形と、ミューティング信号の波形とを示す波形図である。
【図２】上記スイッチング増幅器の概略の構成を示すブロック図である。
【図３】上記スイッチング増幅器のデルタシグマ変調部、ロジック回路およびスイッチング回路の詳細な構成を示すブロック図である。
【図４】上記スイッチング増幅器におけるミューティング動作の流れの一例を示すフローチャートである。
【図５】上記スイッチング増幅器におけるミューティング動作の流れの他の例を示すフローチャートである。
【図６】従来のスイッチング増幅器の概略の構成を示すブロック図である。
【図７】上記スイッチング増幅器におけるスイッチング回路の詳細な構成を示すブロック図である。
【符号の説明】
１    スイッチング増幅器
２    デルタシグマ変調部
３    スイッチング回路
７    マイコン（制御手段）
１８〜２１    ＦＥＴ（スイッチング素子）
２２    ＦＥＴドライバー（駆動回路）
【図１】
0003813445.tif 000002
【図２】
0003813445.tif 000003
【図３】
0003813445.tif 000004
【図４】
0003813445.tif 000005
【図５】
0003813445.tif 000006
【図６】
0003813445.tif 000007
【図７】
0003813445.tif 000008