(57)【特許請求の範囲】
【請求項１】
半導体基板上に横型バイポーラトランジスタを有する半導体装置の製造方法において、
第１導電型の半導体基板のトランジスタ形成領域に第２導電型の埋め込み層を形成する工程と、
前記半導体基板上に第２導電型の第１のエピタキシャル層を形成する工程と、
前記第１のエピタキシャル層のエミッタ形成領域に選択的にトレンチを開口し、前記トレンチの下面に第２導電型の不純物を導入する工程と、
前記半導体基板を熱酸化し、前記トレンチの下面に導入した前記第２導電型不純物の増速酸化により前記トレンチの側面よりも前記トレンチの下面のほうが厚くなる酸化膜を形成する工程と、
前記酸化膜をウェットエッチングし、前記トレンチの下面の前記酸化膜を残し、かつ前記トレンチの側面の前記酸化膜を除去する工程と、
前記トレンチの側面から横方向にエピタキシャル成長を行い、前記酸化膜上に第２導電型の第２のエピタキシャル層を形成する工程と、
前記第２のエピタキシャル層に第１導電型の不純物を導入し、前記酸化膜に接するエミッタ層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板は単結晶基板であって、ＳＯＩ基板でないことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に横型バイポーラトランジスタを搭載した半導体装置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体基板上に横型バイポーラトランジスタを搭載した半導体装置に関する提案が数多くみられ、例えば特許第２６５４５３６号公報に記載されたものがある。以下、この従来例について図面を参照しながら説明する。図８（ａ）〜図９（ｂ）は、第１の従来例の横型ＰＮＰバイポーラトランジスタの製造工程を示す断面図である。なお、レジスト膜の除去工程については説明を省略している。また、従来例においては、横型ＰＮＰバイポーラトランジスタと縦型ＮＰＮバイポーラトランジスタを同時に形成するが、縦型ＮＰＮバイポーラトランジスタについては説明を省略している。
【０００３】
まず、図８（ａ）に示すように、半導体基板４００上のバイポーラトランジスタ形成領域に砒素を注入し、熱処理を行い、Ｎ型埋め込み層４０１を形成する。さらに、ベース層となるＮ型エピタキシャル層４０２を形成する。その後、図８（ｂ）に示すように、フィールド酸化膜４０３を形成後、フォトリソグラフィーを行い、イオン注入法により選択的にベースコンタクト層４０４を形成する。
【０００４】
次に、図９（ａ）に示すように、フォトリソグラフィーを行い、イオン注入法により選択的にエミッタ層４０５及びコレクタ層４０６を形成する。最後に、図９（ｂ）に示すように、アニール後、層間絶縁膜４０７及び金属電極４０８を形成するとこの半導体装置は完成する。
【０００５】
また、従来例として、特開２０００−５８６６４号に記載されたものがある。以下、この従来例について図面を参照しながら説明する。図１０は、第２の従来例の横型ＰＮＰバイポーラトランジスタを示す断面図である。ここでも、横型ＰＮＰバイポーラトランジスタについてのみ説明する。
【０００６】
図１０に示すように、横型ＰＮＰバイポーラトランジスタのエミッタ層４０９、コレクタ層４１０及びベース層４１１は、それぞれＳＯＩ基板の埋め込み酸化膜４１２上に形成されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の従来例では高いｈＦＥと低いベース抵抗を両立させることが難しいという課題があった。
【０００８】
まず、第１の従来例においては、エミッタ層の側面からベース層に注入されたキャリアはコレクタ層に到達するが、エミッタ層の下面よりベース層に注入されたキャリアの一部はコレクタ層に到達せず、ベース層の中で再結合する。従って、ベース輸送効率が低下し、高いｈＦＥを得ることができないという問題があった。
【０００９】
また、第２の従来例においては、エミッタ層の下面が絶縁膜に接しているためエミッタ層の下面よりキャリアがベース層に注入されることはないが、ベースコンタクトをとることが難しいという問題がある。ベースコンタクト層はベース層の電位をとるものであるが、ベース層の下面及びコレクタ層の下面は絶縁膜に接しているため、第１の従来例の如くコレクタ層の下部を経由してベースコンタクトをとることができない。従って、半導体基板上面からみたレイアウトは、コレクタ層をリング状とせず、一部を切って「Ｃ」の字状とする必要がある。この場合、コレクタ層の切れた部分に対応するエミッタ層の側面から注入されたキャリアはコレクタ層に到達することができず、ベース輸送効率が低下してしまう。すなわち、高いｈＦＥを得ることはできないという問題がある。これを防ぐためにコレクタ層のカット部分を縮めていくと、ベースコンタクト層までの寄生抵抗が高くなる。すなわち、ベース抵抗が高くなってしまうという問題があった。
【００１０】
以上のように、従来の横型ＰＮＰバイポーラトランジスタでは、高いｈＦＥと低いベース抵抗を両立させることが難しいという問題があった。また、一般的にＳＯＩ基板は高価であり、半導体装置の製造コストが高くなるという問題もある。
【００１１】
本発明は上記の課題を解決するもので、半導体基板上に横型バイポーラトランジスタを搭載した半導体装置において、高いｈＦＥと低いベース抵抗を両立させることができるような優れた半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置は、半導体基板上に横型バイポーラトランジスタを有する半導体装置において、前記横型バイポーラトランジスタのエミッタ層の下面とベース層との間に絶縁膜が存在し、かつコレクタ層の下面とベース層との間に前記絶縁膜が存在せず、直接に接することを特徴とする。
【００１３】
この構成により、エミッタ層の下面が絶縁膜に接しているため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。しかも、コレクタ層の下面とベース層の間には絶縁膜が存在せず、直接に接しているため、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００１４】
また、本発明に係る第１の半導体装置の製造方法は、半導体基板上に横型バイポーラトランジスタを有する半導体装置の製造方法において、第１導電型の半導体基板のトランジスタ形成領域に第２導電型の埋め込み層を形成する工程と、前記半導体基板上に第２導電型のエピタキシャル層を形成する工程と、エミッタ形成領域に選択的に酸素イオンを注入し、その後熱処理を行って前記エミッタ形成領域の下面に酸化膜を形成する工程と、前記エミッタ形成領域に第１導電型の不純物を導入し、前記酸化膜に接するエミッタ層を形成する工程とを備えたことを特徴とする。
【００１５】
この構成により、エミッタ層の下面に酸素イオン注入により選択的に酸化膜を形成し、その酸化膜によりエミッタ層の下面とベース層を遮断している。このため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。しかも、コレクタ層の下面には酸化膜が存在しないため、コレクタ層の下面とベース層は直接に接するので、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００１６】
また、本発明に係る第２の半導体装置の製造方法は、半導体基板上に横型バイポーラトランジスタを有する半導体装置の製造方法において、第１導電型の半導体基板のトランジスタ形成領域に第２導電型の埋め込み層を形成する工程と、前記半導体基板上に第２導電型の第１のエピタキシャル層を形成する工程と、前記第１のエピタキシャル層上に絶縁膜を形成し、エミッタ形成領域に選択的に前記絶縁膜を残す工程と、前記絶縁膜上を覆うように第１のエピタキシャル層上に第２導電型の第２のエピタキシャル層を形成する工程と、前記エミッタ形成領域に第１導電型の不純物を導入し、前記絶縁膜に接するエミッタ層を形成する工程とを備えたことを特徴とする。
【００１７】
この構成により、エミッタ形成領域に絶縁膜を形成し、その上にエピタキシャル成長によりエミッタ層を形成することで、この絶縁膜によりエミッタ層の下面とベース層を遮断している。このため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。しかも、コレクタ層の下面には絶縁膜が存在しないため、コレクタ層の下面とベース層は直接に接するので、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００１８】
また、本発明に係る第３の半導体装置の製造方法は、半導体基板上に横型バイポーラトランジスタを有する半導体装置の製造方法において、第１導電型の半導体基板のトランジスタ形成領域に第２導電型の埋め込み層を形成する工程と、前記半導体基板上に第２導電型の第１のエピタキシャル層を形成する工程と、前記半導体基板のエミッタ形成領域に選択的にトレンチを開口し、前記トレンチの下面に第２導電型の不純物を導入する工程と、前記半導体基板を熱酸化し、前記トレンチの下面に導入した前記第２導電型不純物の増速酸化により前記トレンチの側面よりも前記トレンチの下面のほうが厚くなる酸化膜を形成する工程と、前記酸化膜をウェットエッチングし、前記トレンチの下面の前記酸化膜を残し、かつ前記トレンチの側面の前記酸化膜を除去する工程と、前記トレンチの側面から横方向にエピタキシャル成長を行い、前記酸化膜上に第２導電型の第２のエピタキシャル層を形成する工程と、前記第２のエピタキシャル層に第１導電型の不純物を導入し、前記酸化膜に接するエミッタ層を形成する工程とを備えたことを特徴とする。
【００１９】
この構成により、エミッタ形成領域のトレンチの下面にのみ酸化膜を形成し、その上にエピタキシャル成長によりトレンチ内にエミッタ層を形成することで、この酸化膜によりエミッタ層の下面とベース層を遮断している。このため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。また、コレクタ層の下面には絶縁膜が存在しないため、コレクタ層の下面とベース層は直接に接するので、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００２０】
上記の第１、第２及び第３の半導体装置の製造方法において、前記半導体基板は単結晶基板であって、ＳＯＩ基板でないことが好ましい。
【００２１】
この構成により、高価なＳＯＩ基板は使用しないので半導体装置の製造コストを抑えることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２３】
（第１の実施形態）
まず、第１の実施形態について説明する。図１（ａ）〜図２（ｂ）は、第１の実施形態における半導体装置の製造工程を示す断面図である。なお、レジスト膜の除去工程については特に断らない限り説明を省略している。
【００２４】
図１（ａ）に示すように、比抵抗が例えば１０〜１５Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板１００にレジスト膜（図示せず）を形成し、これを用いてＰ型半導体基板１００のバイポーラトランジスタ形成領域にＮ型埋め込み層１０１を形成し、熱処理を行ったのち、全面にベース層となるＮ型エピタキシャル層１０２を形成する。その後、図１（ｂ）に示すように、全面に第１の酸化膜１０３を形成後、レジスト膜（図示せず）を形成し、これを用いて第１の酸化膜１０３の一部を除去する。この部分はエミッタ形成領域であって、後にエミッタ層が形成される。
【００２５】
次に、図１（ｃ）に示すように、第１の酸化膜１０３をマスクとして酸素イオンを注入し、さらに熱処理を行う。これにより第１の酸化膜１０３の存在しない領域の下部に第２の酸化膜１０４が形成される。その後、図２（ａ）に示すように、第１の酸化膜１０３を除去後、レジスト膜（図示せず）を形成し、これをマスクとしてＰ型不純物のイオン注入を行い、トランジスタのエミッタ層１０５及びコレクタ層１０６を形成する。こうすると、エミッタ層１０５は第２の酸化膜１０４に接する。さらにレジスト膜（図示せず）を形成し、これをマスクとしてＮ型不純物のイオン注入を行い、トランジスタのベースコンタクト層１０７を形成する。さらに、熱処理を行い、不純物を活性化させる。
【００２６】
最後に、図２（ｂ）に示すように層間絶縁膜として第３の酸化膜１０８を形成し、さらに、レジスト膜（図示せず）をマスクとして、第３の酸化膜１０８の一部をエッチングし、コンタクト窓を形成する。次に、例えば金属配線として、スパッタリング法などによりＡｌ膜を形成し、その後、レジスト膜（図示せず）をマスクとしてＡｌ膜をエッチングして、Ａｌ配線１０９を形成すればこの半導体装置が完成する。
【００２７】
以上のように、本実施形態によれば、エミッタ層の下面に酸素イオン注入により選択的に酸化膜を形成し、その酸化膜によりエミッタ層の下面とベース層を遮断している。このため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。しかも、コレクタ層の下面には酸化膜が存在しないため、コレクタ層の下面とベース層は直接に接する。従って、コレクタ層の下を経由してベースコンタクト層を設けることができ、エミッタ層周囲のすべてのベース層がベースコンタクト層につながる。そのため、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００２８】
また、本実施形態によれば、一般的に高価なＳＯＩ基板を使用せず、選択的に埋め込み酸化膜を形成するので、半導体装置の製造コストを抑えることができる。
【００２９】
（第２の実施形態）
次に、第２の実施形態について説明する。図３（ａ）〜図４（ｂ）は、第２の実施形態における半導体装置の製造工程を示す断面図である。なお、レジスト膜の除去工程については特に断らない限り説明を省略している。
【００３０】
図３（ａ）に示すように、比抵抗が例えば１０〜１５Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板２００にレジストマスク（図示せず）を形成し、これを用いてＰ型半導体基板２００のバイポーラトランジスタ形成領域にＮ型埋め込み層２０１を形成し、熱処理を行ったのち、第１のエピタキシャル成長を行い、全面にベース層となるＮ型エピタキシャル層２０２を形成する。その後、図３（ｂ）に示すように、全面に第１の酸化膜２０３を形成後、レジスト膜（図示せず）を形成し、これを用いて第１の酸化膜２０３の一部を残し、残りは除去する。この第１の酸化膜２０３が残された部分はエミッタ形成領域であって、後にエミッタ層が形成される。
【００３１】
次に、図３（ｃ）に示すように、第２のエピタキシャル成長を行い、第１の酸化膜２０３上を含む半導体基板全面にＮ型の第２のエピタキシャル層２０４を形成する。ここで、エピタキシャル成長時、第１の酸化膜２０３上には直接第２のエピタキシャル層２０４は形成されないが、周辺部がエピタキシャル成長するにつれ、横方向にも成長がおこり、第１の酸化膜２０３上にもエピタキシャル層がせり出してくる。最終的に、第１の酸化膜２０３上を覆うように第２のエピタキシャル層２０４が形成される。
【００３２】
次に、図４（ａ）に示すように、レジスト膜（図示せず）を形成し、これをマスクとしてＰ型不純物のイオン注入を行い、トランジスタのエミッタ層２０５及びコレクタ層２０６を形成する。こうすると、エミッタ層２０５は第１の酸化膜２０３に接する。さらにレジスト膜（図示せず）を形成し、これをマスクとしてＮ型不純物のイオン注入を行い、トランジスタのベースコンタクト層２０７を形成する。さらに、熱処理を行い、不純物を活性化させる。
【００３３】
最後に、図４（ｂ）に示すように、層間絶縁膜として第２の酸化膜２０８を形成し、さらにレジスト膜（図示せず）をマスクとして、第２の酸化膜２０８の一部をエッチングし、コンタクト窓を形成する。次に、例えば金属配線として、スパッタリング法などによりＡｌ膜を形成し、その後、レジスト膜（図示せず）をマスクとしてＡｌ膜をエッチングして、Ａｌ配線２０９を形成すればこの半導体装置が完成する。
【００３４】
以上のように、本実施形態によれば、エミッタ形成領域に選択的に第１の酸化膜を形成し、この酸化膜の上に第２のエピタキシャル成長を行うことによりエミッタ層を形成している。従って、酸化膜によりエミッタ層の下面とベース層を遮断している。このため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。しかも、コレクタ層の下面には酸化膜が存在しないため、コレクタ層の下面とベース層は直接に接する。従って、コレクタ層の下を経由してベースコンタクト層を設けることができ、エミッタ層周囲のすべてのベース層がベースコンタクト層につながる。そのため、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００３５】
また、本実施形態によれば、一般的に高価なＳＯＩ基板を使用せず、選択的に埋め込み酸化膜を形成するので、半導体装置の製造コストを抑えることができる。さらに、本実施形態によれば、第１の実施形態で必要であった酸素イオン注入の必要がない。酸素イオン注入装置は大ドーズの注入を行うため、専用のイオン注入装置が必要となる。このため、半導体装置の製造コストが上昇する恐れがあるが、本実施形態では酸素イオン注入の必要がないため、半導体装置の製造コストを抑えることができるというさらなるメリットを有する。
【００３６】
（第３の実施形態）
次に、第３の実施形態について説明する。図５（ａ）〜図７は、第３の実施形態における半導体装置の製造工程を示す断面図である。なお、レジスト膜の除去工程については特に断らない限り説明を省略している。
【００３７】
図５（ａ）に示すように、比抵抗が例えば１０〜１５Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板３００にレジストマスク（図示せず）を形成し、これを用いて、Ｐ型半導体基板３００のバイポーラトランジスタ形成領域にＮ型埋め込み層３０１を形成し、熱処理を行ったのち、第１のエピタキシャル成長を行い、全面にベース層となるＮ型エピタキシャル層３０２を形成する。
【００３８】
次に、図５（ｂ）に示すように、全面に第１の酸化膜３０３を形成後、レジスト膜３０４を形成し、これをマスクとして第１の酸化膜３０３及びＮ型エピタキシャル層３０２の一部のエッチングを行い、トレンチ３０５を形成する。このトレンチ３０５はエミッタ形成領域であって、後にエミッタ層が形成される。さらに、レジスト膜３０４をマスクとしてＮ型不純物のイオン注入を行い、トレンチ３０５の下部にＮ型層３０６を形成する。
【００３９】
次に、図５（ｃ）に示すように、レジスト膜３０４を除去後、熱酸化を行い、トレンチ３０５の側面及び下面に第２の酸化膜３０７を形成する。ここで、トレンチ３０５の下面にはＮ型層３０６が存在しているため、増速酸化現象により側面よりも膜厚の厚い酸化膜が形成される。
【００４０】
次に、図６（ａ）に示すように、ウェットエッチによりトレンチ３０５の側面の第２の酸化膜３０７を除去する。このとき、トレンチ３０５の下面の第２の酸化膜３０７は側面の第２の酸化膜３０７よりも膜厚が厚いため、除去されずに残る。結果としてトレンチ３０５の下面のみに第２の酸化膜３０７が残る。なお、第１の酸化膜３０３の膜厚は十分厚いので、ウェットエッチ後も第１の酸化膜３０３は残っている。
【００４１】
次に、図６（ｂ）に示すように、第２のエピタキシャル成長を行い、第２の酸化膜３０７上にＰ型の第２のエピタキシャル層３０８を形成する。ここで、エピタキシャル成長時、第１の酸化膜３０３及び第２の酸化膜３０７上には直接第２のエピタキシャル層３０８は形成されないが、トレンチ３０５の側面はシリコンが露出しており、ここから横方向にエピタキシャル成長が行われ、第２の酸化膜３０７上にもエピタキシャル層がせり出してくる。最終的に、第２の酸化膜３０７上に第２のエピタキシャル層３０８が形成される。
【００４２】
次に、図６（ｃ）に示すように、第１の酸化膜３０３を除去後、レジスト膜（図示せず）を形成し、これをマスクとしてＰ型不純物のイオン注入を行い、トランジスタのエミッタ層３０９及びコレクタ層３１０を形成する。こうすると、エミッタ層３０９は第２の酸化膜３０７に接する。さらにレジスト膜（図示せず）を形成し、これをマスクとしてＮ型不純物のイオン注入を行い、トランジスタのベースコンタクト層３１１を形成する。さらに、熱処理を行い、不純物を活性化させる。
【００４３】
最後に、図７に示すように層間絶縁膜として第３の酸化膜３１２を形成し、さらに、レジスト膜（図示せず）をマスクとして、第３の酸化膜３１２の一部をエッチングし、コンタクト窓を形成する。次に、例えば金属配線として、スパッタリング法などによりＡｌ膜を形成し、その後、レジスト膜（図示せず）をマスクとしてＡｌ膜をエッチングして、Ａｌ配線３１３を形成すればこの半導体装置が完成する。
【００４４】
以上のように、本実施形態によれば、エミッタ形成領域のトレンチの側面には酸化膜が残らず、下面にのみ酸化膜が残る。その後、第２のエピタキシャル成長を行うことによりトレンチ内を埋め込んでエミッタ層を形成している。従って、酸化膜によりエミッタ層の下面とベース層を遮断している。このため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。また、コレクタ層の下面には酸化膜が存在しないため、コレクタ層の下面とベース層は直接に接する。従って、コレクタ層の下を経由してベースコンタクト層を設けることができ、エミッタ層周囲のすべてのベース層がベースコンタクト層につながる。そのため、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができる。
【００４５】
また、本実施形態によれば、一般的に高価なＳＯＩ基板を使用せず、選択的に埋め込み酸化膜を形成するので、半導体装置の製造コストを抑えることができる。さらに、本実施形態によれば、第１の実施形態で必要であった酸素イオン注入の必要がない。酸素イオン注入装置は大ドーズの注入を行うため、専用のイオン注入装置が必要となる。このため、半導体装置の製造コストが上昇する恐れがあるが、本実施形態では酸素イオン注入の必要がないため、半導体装置の製造コストを抑えることができるというさらなるメリットを有する。
【００４６】
さらに、本実施形態によれば、Ｐ型半導体基板３００をコレクタ層とする寄生ＰＮＰトランジスタのｈＦＥを低下させることができる。寄生ＰＮＰトランジスタのベース層は本来のＰＮＰトランジスタのベース層と同じであるが、電流は縦方向に流れる。ここで、本実施形態においてはベース層にＮ型層３０６が存在しているため、ここを経由して流れるキャリアは再結合をして消滅し、コレクタ層には到達しにくくなる。すなわち、寄生ＰＮＰトランジスタのｈＦＥを低下させることができるというさらなるメリットを有する。
【００４７】
（その他の実施形態）
なお、第１、第２及び第３の実施形態において、バイポーラトランジスタのうち、特に横型ＰＮＰバイポーラトランジスタを例にとって説明したが、これは横型ＮＰＮバイポーラトランジスタでも良い。
【００４８】
また、第２の実施形態において、第１の酸化膜２０３は、窒化膜などの絶縁膜であれば他の材料でも良い。
【００４９】
また、第３の実施形態において、第２のエピタキシャル成長を行い、Ｐ型の第２のエピタキシャル層を形成したが、これはＮ型の第２のエピタキシャル層でも良い。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、エミッタ層の下面が絶縁膜に接しているため、エミッタ層の下面よりキャリアがベース層に注入されることはない。従って、ベース輸送効率が低下せず、高いｈＦＥを得ることができる。しかも、コレクタ層の下面とベース層の間には絶縁膜が存在せず、直接に接しているため、コレクタ層の下面を経由してベースコンタクト層を設けることができる。このようにして、エミッタ層周囲のすべてのベース層がベースコンタクト層につながるため、ベース抵抗が上昇することはない。従って、高いｈＦＥと低いベース抵抗を両立させることができるような優れた半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置の製造工程を示す断面図
【図２】本発明の第１の実施形態における半導体装置の製造工程を示す断面図
【図３】本発明の第２の実施形態における半導体装置の製造工程を示す断面図
【図４】本発明の第２の実施形態における半導体装置の製造工程を示す断面図
【図５】本発明の第３の実施形態における半導体装置の製造工程を示す断面図
【図６】本発明の第３の実施形態における半導体装置の製造工程を示す断面図
【図７】本発明の第３の実施形態における半導体装置の製造工程を示す断面図
【図８】第１の従来例の半導体装置の製造工程を示す断面図
【図９】第１の従来例の半導体装置の製造工程を示す断面図
【図１０】第２の従来例の半導体装置の断面図
【符号の説明】
１００、２００、３００、４００  Ｐ型半導体基板
１０１、２０１、３０１、４０１  Ｎ型埋め込み層
１０２、２０２、３０２、４０２  Ｎ型エピタキシャル層
１０３、２０３、３０３  第１の酸化膜
１０４、２０８、３０７  第２の酸化膜
１０５、２０５、３０９、４０５、４０９  エミッタ層
１０６、２０６、３１０、４０６、４１０  コレクタ層
１０７、２０７、３１１、４０４  ベースコンタクト層
１０８、３１２  第３の酸化膜
１０９、２０９、３１３  Ａｌ配線
２０４  第２のエピタキシャル層
３０４  レジスト膜
３０５  トレンチ
３０６  Ｎ型層
３０８  第２のエピタキシャル層
４０３  フィールド酸化膜
４０７  層間絶縁膜
４０８  金属電極
４１１  ベース層
４１２  埋め込み酸化膜
【図１】
0003778122.tif 000002
【図２】
0003778122.tif 000003
【図３】
0003778122.tif 000004
【図４】
0003778122.tif 000005
【図５】
0003778122.tif 000006
【図６】
0003778122.tif 000007
【図７】
0003778122.tif 000008
【図８】
0003778122.tif 000009
【図９】
0003778122.tif 000010
【図１０】
0003778122.tif 000011