(57)【要約】   測定装置のコストを低減する。測定装置の構成を簡略化させる。より高い精度で測定が可能な測定装置を提供する。  測定装置（１０）は、送信部（１３）と、受信部（１４）と、制御部（１１）と、表示部（１５）と、を有する構成とする。制御部は、記憶部（２１）と、演算部（２２）と、を有する。送信部は、探触子（４０）に超音波（５１）を発生させるためのパルス信号を出力する機能を有する。受信部は、探触子から入力する入力信号に基づいて、第１のアナログデータ（Ｄ１）を含む第１の信号を生成し、制御部に出力する機能を有する。記憶部は、第１のアナログデータを格納する機能を有する。演算部は、記憶部に保持された第１のアナログデータに基づいて表示部に出力する画像信号（Ｓ０）を生成する機能を有する。表示部は、画像信号に基づく画像を表示する機能を有する。
2020075001.tif 000002
【特許請求の範囲】
【請求項１】
送信部と、受信部と、制御部と、表示部と、を有し、  前記制御部は、記憶部と、演算部と、を有し、  前記送信部は、探触子に超音波を発生させるためのパルス信号を出力する機能を有し、  前記受信部は、前記探触子から入力する入力信号に基づいて、第１のアナログデータを含む第１の信号を生成し、前記制御部に出力する機能を有し、  前記記憶部は、前記第１のアナログデータを格納する機能を有し、  前記演算部は、前記記憶部に保持された前記第１のアナログデータに基づいて前記表示部に出力する画像信号を生成する機能を有し、  前記表示部は、前記画像信号に基づく画像を表示する機能を有する、  測定装置。
【請求項２】
請求項１において、  前記受信部は、増幅部を有し、  前記増幅部は、前記入力信号の電位を増幅して、前記第１のアナログデータの電位を生成する機能を有する、  測定装置。
【請求項３】
請求項１または請求項２において、  タイミング回路を有し、  前記タイミング回路は、前記制御部からの命令に応じて第１のタイミング信号と、第２のタイミング信号を生成し、  前記送信部は、前記第１のタイミング信号に基づいて、前記パルス信号を出力する機能を有し、  前記受信部は、前記第２のタイミング信号に基づいて、前記探触子から入力する信号をサンプリングし、前記第１のアナログデータを含む前記第１の信号を生成する、  測定装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、  第１の信号選択部を有し、  前記送信部を複数有し、  前記第１の信号選択部は、複数の前記送信部から入力される複数の前記パルス信号のうち、前記探触子に出力する前記パルス信号を選択する機能を有する、  測定装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、  第２の信号選択部を有し、  前記第２の信号選択部は、前記探触子から入力される複数の前記入力信号のうち、前記受信部に入力する前記入力信号を選択する機能を有する、  測定装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、  前記表示部は、複数の画素を有し、  前記制御部が出力する前記画像信号は、前記画素の座標に関連付けられた第２のアナログデータを含み、  前記第２のアナログデータの電位は、前記第１のアナログデータの電位と等しい、  測定装置。
【請求項７】
請求項６において、  前記表示部は、レベルシフト回路を有し、  前記レベルシフト回路は、前記第２のアナログデータの電位をレベルシフトして、前記画素に入力する電位を生成する機能を有する、  測定装置。
【請求項８】
請求項６または請求項７において、  前記表示部は、前記第２のアナログデータに基づいて、２次元のマッピング画像を表示する機能を有する、  測定装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、  前記記憶部は、メモリセルを有し、  前記メモリセルは、酸化物半導体を有する第１のトランジスタを有する、  測定装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、  前記演算部は、アナログ演算を実行することができる演算回路を有し、  当該演算回路は、酸化物半導体を有する第２のトランジスタを有する、  測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明の一態様は、測定装置に関する。本発明の一態様は、検査装置に関する。本発明の一態様は、超音波を用いた検査装置に関する。【０００２】  なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【０００３】  自動車、電車、飛行機等の乗り物や、ビル、鉄橋、トンネルなどの建造物の内部に傷があるかどうかを調べるための手段として、超音波を用いた非破壊検査である超音波探傷検査がある。超音波探傷検査は、探触子と呼ばれる測定端子から測定対象物に超音波を伝搬させたとき、傷のある部分と傷の無い部分とで、反射波の到達時間が異なることを利用し、傷の有無や、傷の位置を調べる検査方法である。【０００４】  例えば、特許文献１には、パルス繰り返し周波数を変化させることで、より確実な検査を可能にする超音波検査方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１１−５２３０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  本発明の一態様は、測定装置のコストを低減することを課題の一とする。または、測定装置の構成を簡略化させることを課題の一とする。または、より高い精度で測定が可能な測定装置を提供することを課題の一とする。または、本発明の一態様は、新規な構成の測定装置を提供することを課題の一とする。【０００７】  なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
【課題を解決するための手段】
【０００８】  本発明の一態様は、送信部と、受信部と、制御部と、表示部と、を有する測定装置である。制御部は、記憶部と、演算部と、を有する。送信部は、探触子に超音波を発生させるためのパルス信号を出力する機能を有する。受信部は、探触子から入力する入力信号に基づいて、第１のアナログデータを含む第１の信号を生成し、制御部に出力する機能を有する。記憶部は、第１のアナログデータを格納する機能を有する。演算部は、記憶部に保持された第１のアナログデータに基づいて表示部に出力する画像信号を生成する機能を有する。表示部は、画像信号に基づく画像を表示する機能を有する。【０００９】  また、上記において、受信部は、増幅部を有することが好ましい。このとき、増幅部は、入力信号の電位を増幅して、第１のアナログデータの電位を生成する機能を有することが好ましい。【００１０】  また、上記において、タイミング回路を有することが好ましい。このとき、タイミング回路は、制御部からの命令に応じて第１のタイミング信号と、第２のタイミング信号を生成する機能を有することが好ましい。また、送信部は、第１のタイミング信号に基づいて、パルス信号を出力する機能を有し、受信部は、第２のタイミング信号に基づいて、探触子から入力する信号をサンプリングし、第１のアナログデータを含む第１の信号を生成することが好ましい。【００１１】  また、上記において、第１の信号選択部と、送信部を複数有することが好ましい。このとき、第１の信号選択部は、複数の送信部から入力される複数のパルス信号のうち、探触子に出力するパルス信号を選択する機能を有することが好ましい。【００１２】  また、上記において、第２の信号選択部を有することが好ましい。このとき、第２の信号選択部は、探触子から入力される複数の入力信号のうち、受信部に入力する入力信号を選択する機能を有することが好ましい。【００１３】  また、上記において、表示部は、複数の画素を有することが好ましい。このとき、制御部が出力する画像信号は、画素の座標に関連付けられた第２のアナログデータを含むことが好ましい。さらに、当該第２のアナログデータの電位は、第１のアナログデータの電位と等しいことが好ましい。【００１４】  また、上記において、表示部は、レベルシフト回路を有することが好ましい。このとき、レベルシフト回路は、第２のアナログデータの電位をレベルシフトして、画素に入力する電位を生成する機能を有することが好ましい。【００１５】  また、上記において、表示部は、第２のアナログデータに基づいて、２次元のマッピング画像を表示する機能を有することが好ましい。【００１６】  また、上記において、記憶部は、メモリセルを有する構成とすることができる。このとき、当該メモリセルは、酸化物半導体を有する第１のトランジスタを有することが好ましい。【００１７】  また、上記において、演算部は、アナログ演算を実行することができる演算回路を有する構成とすることが好ましい。このとき、演算回路は、酸化物半導体を有する第２のトランジスタを有することが好ましい。
【発明の効果】
【００１８】  本発明の一態様によれば、測定装置のコストを低減できる。または、測定装置の構成を簡略化することができる。または、より高い精度で測定が可能な測定装置を提供できる。本発明の一態様は、新規な構成の測定装置を提供できる。【００１９】  なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
【図面の簡単な説明】
【００２０】図１は、測定装置の構成例を説明する図である。図２は、測定装置の構成例を説明する図である。図３Ａ及び図３Ｂは、測定装置の構成例を説明する図である。図４Ａ及び図４Ｂは、測定装置の構成例を説明する図である。図５Ａ及び図５Ｂは、測定装置の構成例を説明する図である。図６Ａ乃至図６Ｃは、探触子の構成例を説明する図である。図７は、測定装置の構成例を説明する図である。図８Ａ及び図８Ｂは、記憶装置の構成例を説明する図である。図９Ａ乃至図９Ｈは、記憶装置の構成例を説明する図である。図１０Ａ及び図１０Ｂは、記憶装置の構成例を説明する図である。図１１は、半導体装置の構成例を説明する図である。図１２は、半導体装置の構成例を説明する図である。図１３Ａ乃至図１３Ｃは、半導体装置の構成例を説明する図である。
【発明を実施するための形態】
【００２１】  以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２２】  なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】  なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２４】  なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【００２５】（実施の形態１）  本実施の形態では、本発明の一態様の測定装置の構成例について説明する。
【００２６】  本発明の一態様は、超音波探傷検査装置などの超音波を用いた非破壊検査装置として用いることのできる測定装置である。なお、本発明の一態様によれば、超音波を用いた厚さ測定装置、硬度測定装置、または音速測定装置なども実現することができる。
【００２７】［測定装置の構成例］  図１は、本発明の一態様の測定装置１０の構成を示すブロック図である。また図１では、測定装置１０に接続される探触子４０と、測定対象物である検体８０と、を明示している。
【００２８】  測定装置１０は、制御部１１、タイミング回路部１２、送信部１３、受信部１４、及び表示部１５を有する。
【００２９】  なお、ここでは測定装置１０が、出力手段として表示部１５を有する構成としたが、表示部１５を必ずしも有していなくてもよい。例えば、測定装置１０は表示部１５に代えて、測定データや、後述する画像信号等を外部機器に出力するための、外部出力端子または無線通信部等の出力手段を有していてもよい。また、測定装置１０は、表示部１５と当該出力手段の両方を有していてもよい。
【００３０】  測定装置１０に接続することのできる探触子４０は、圧電素子４１を有する。探触子４０は、測定装置１０から入力されるパルス信号に基づいて、圧電素子４１により超音波５１を発生することができる。また、圧電素子４１は、検体８０からの反射波５２を受信し、これを電気信号に変換することができる。探触子４０は、当該電気信号を測定装置１０の入力信号として、測定装置１０に出力することができる。
【００３１】  図１では、検体８０に探触子４０を接触させた状態で超音波を生じさせて、検体８０の内部に超音波５１が伝播する様子と、検体８０から反射波５２が探触子４０に入力される様子を模式的に示している。検体８０の内部に傷８１が無い場所では、検体８０における探触子４０の接触面とは反対側の面で超音波５１が反射する。一方、傷８１がある場所では、傷８１で超音波５１が反射する。超音波５１を発生した時刻から、反射波５２が圧電素子４１に到達するまでの期間が、傷８１の有無で異なることを利用して、傷８１の有無だけでなく、傷８１の位置や深さを調べることができる。また、探触子４０を検体８０の表面に沿って移動させたときの反射波５２の振幅の違いを解析することで、傷８１の形状や大きさを推定することができる。
【００３２】  制御部１１は、測定装置１０が有する各コンポーネントを統括的に制御する機能を有する。制御部１１は、少なくとも記憶部２１と、演算部２２とを有する。
【００３３】  タイミング回路部１２は、制御部１１からの命令に応じて、送信部１３及び受信部１４に、それぞれタイミング信号ＳＴ１、タイミング信号ＳＴ２を出力する機能を有する。
【００３４】  送信部１３は、探触子４０に出力するパルス信号を生成し、出力する機能を有する。
【００３５】  図１では、送信部１３がパルス信号生成部３１と、増幅部３２と、を有する構成を示している。パルス信号生成部３１は、タイミング信号ＳＴ１に従ってパルス信号を生成し、増幅部３２に出力する。増幅部３２は、パルス信号生成部３１で生成したパルス信号の振幅を増幅し、探触子４０に出力する機能を有する。
【００３６】  受信部１４は、探触子４０から入力されたアナログ信号をサンプリングしてアナログデータを生成する機能と、サンプリングしたアナログデータの電位を、制御部１１の記憶部２１に入力するのに適した電位に調整（増幅ともいう）し、アナログデータＤ１を生成する機能と、生成したアナログデータＤ１を制御部１１に出力する機能と、を有する。
【００３７】  図１では、受信部１４が増幅部３５を有する構成を示している。増幅部３５は、タイミング信号ＳＴ２に応じて、探触子４０から入力されたアナログ信号をサンプリングし、さらにサンプリングして得られたアナログデータの電位を増幅してアナログデータＤ１を生成し、制御部１１に出力する。
【００３８】  ここで、送信部１３が出力するパルス信号の振幅、周波数、デューティ比、及びパルス形状などは、ユーザが設定可能であることが好ましい。例えば制御部１１が、ユーザがあらかじめ設定した情報に基づいて、タイミング回路部１２を制御することで、所望のパルス信号を出力することができる。また、受信部１４のサンプリングのタイミングについても同様に、ユーザが設定可能であることが好ましい。例えば制御部１１が、ユーザがあらかじめ設定した情報に基づいて、タイミング回路部１２を制御することで、所望のタイミングで、入力されるアナログ信号をサンプリングすることができる。
【００３９】  制御部１１が有する記憶部２１は、アナログデータをアナログ値として記憶する機能を有する。制御部１１は、受信部１４から入力されたアナログデータＤ１を、デジタルデータに変換することなく、記憶部２１にそのまま格納することができる。
【００４０】  ここで、本明細書等において、アナログデータは、連続した量（例えばデータ電位）で情報を表したデータをいう。一方、デジタルデータは、離散的な量で情報を表したデータをいう。そのため、２値で表現したデータだけでなく、３値以上の多値データも、デジタルデータに含まれる。
【００４１】  記憶部２１は、１つのメモリセルに、アナログ値を格納することができる構成とすることが好ましい。これにより、例えば０または１の２値のデジタルデータを格納するメモリセルが適用された記憶部と比較して、メモリセル１つあたりの情報量を格段に大きくすることができる。そのため、記憶部２１に適用するメモリセルアレイの占有面積を極めて小さくすることができる。また同じ情報量に対する、記憶部２１のデータの書き込み速度及び読み出し速度を格段に速くでき、消費電力も低減することができる。
【００４２】  一例として、図７には、図１における記憶部２１に換えて、デジタルデータを格納する記憶部２１Ｄを有する構成を示している。
【００４３】  このとき、受信部１４は、増幅部３５で生成したアナログデータＤ１を、デジタルデータＤ１Ｄに変換するためのアナログデジタル変換部３６を設ける必要がある。そのため、受信部１４の回路規模が拡大するだけでなく、受信部１４の消費電力も高くなってしまう。
【００４４】  また、図７に示す構成では、アナログデータＤ１を、離散的なデータであるデジタルデータＤ１Ｄに変換する必要があるため、情報の一部が欠如してしまう恐れがある。デジタルデータＤ１Ｄのビット数が大きいほど情報の確度を高くできるが、その分データ量が増大するだけでなく、アナログデジタル変換部３６の回路規模を大きくする必要があるうえ、消費電力も増大してしまう。さらに、デジタルデータＤ１Ｄのビット数が大きいほど、記憶部２１Ｄの規模も大きくしなくてはならず、また制御部１１の消費電力も増大してしまう。
【００４５】  一方、図１に示す測定装置１０では、図７に示す構成と比較して、受信部１４の回路規模を縮小できるだけでなく、消費電力をも低減することができる。さらには、制御部１１の回路規模や消費電力も低減できる場合がある。このような構成とすることで、測定装置１０の部品点数を削減でき、低コストで製造することができる。また、測定装置１０の小型化、軽量化が可能であり、持ち運びが容易になる。特に探傷検査の用途では、検査対象が建築物やトンネルなどの大規模なものである場合もあるため、機器の小型化、軽量化が極めて重要である。
【００４６】  特に記憶部２１には、酸化物半導体を用いたトランジスタが適用された、記憶回路（アナログメモリとも呼ぶ）を用いることが好ましい。酸化物半導体を用いたトランジスタは、オフ状態におけるリーク電流（オフ電流）を、シリコンを用いたトランジスタ等に比べて極めて低くできるため、待機時の消費電力を抑えることができる。また、酸化物半導体を用いたトランジスタによってメモリセルを構成することで、当該メモリセルに入力されたアナログ電位を長期間に亘って保持することができるため、データ変動が生じにくいアナログメモリを構成することができる。
【００４７】  制御部１１が有する演算部２２は、記憶部２１に格納されたアナログデータＤ１に基づいて画像信号Ｓ０を生成する機能を有する。制御部１１は、演算部２２で生成された画像信号Ｓ０を、表示部１５に出力することができる。演算部２２は、デジタル演算処理ができる構成としてもよいが、特にアナログ演算処理が可能な構成とすることが好ましい。これにより、記憶部２１に格納されたアナログデータＤ１を、デジタルデータに変換して処理する必要がないため、制御部１１の回路規模を縮小することができる。
【００４８】  表示部１５で表示できる画像としては、受信した超音波の波形や、当該波形を解析して得られた、２次元マッピング画像などを含む画像が挙げられる。なお、表示部１５に表示する情報を、ユーザが選択できることが好ましい。
【００４９】  図２は、表示部１５の構成の一例を示すブロック図である。
【００５０】  表示部１５は、画素部６１、ソースドライバ回路６２、ゲートドライバ回路６３、及びタイミング回路６４等を有する。画素部６１は、マトリクス状に配置された複数の画素７５を有する。画素部６１には、ソースドライバ回路６２から画像信号（ビデオ信号ともいう。）として信号Ｓ２が入力される複数のソース線ＳＬと、ゲートドライバ回路６３から選択信号として信号Ｇが入力される複数のゲート線ＧＬと、が設けられている。
【００５１】  タイミング回路６４は、制御部１１から入力される画像信号Ｓ０に含まれる同期信号を元に、ソースドライバ回路６２またはゲートドライバ回路６３に出力する信号（クロック信号ＣＬＫＳ、クロック信号ＣＬＫＧ及びスタートパルス信号等）を生成する機能を有する。また、タイミング回路６４は、画像信号Ｓ０から、ソースドライバ回路６２に出力する信号Ｓ１を生成する機能を有する。
【００５２】  ソースドライバ回路６２は、信号Ｓ１から、各ソース線ＳＬに出力する信号Ｓ２を生成し、タイミング信号ＣＬＫＳに従って、各ソース線ＳＬに信号Ｓ２を順次出力する機能を有する。またゲートドライバ回路６３は、タイミング信号ＣＬＫＧに従って、各ゲート線ＧＬを順次選択し、選択したゲート線ＧＬに信号Ｇを出力する機能を有する。
【００５３】  図２では、ソースドライバ回路６２が、順次回路７１と、レベルシフト回路７２とを有する例を示している。なお、ソースドライバ回路６２は、バッファ回路等を有していてもよい。また、タイミング回路６４から入力される信号Ｓ１がデジタルデータである場合には、Ｄ−Ａ変換回路を有する構成としてもよい。
【００５４】  順次回路７１は、例えばシフトレジスタ回路、及びラッチ回路等を有する。順次回路７１に入力された信号Ｓ１は、シフトレジスタ回路で生成したタイミング信号に基づいてサンプリングされ、レベルシフト回路７２に出力される。
【００５５】  レベルシフト回路７２は、順次回路７１から入力された信号の電位を、ソース線ＳＬに出力する電位に変換する機能を有する。例えばレベルシフト回路７２は、入力された信号の電圧の振幅を大きくして出力することができる。レベルシフト回路７２を有することで、それより上流に位置する回路（例えば順次回路７１、タイミング回路６４等）が、低電圧で駆動することができるため、高速動作が容易となる。
【００５６】  ここで、制御部１１から入力される画像信号Ｓ０は、アナログ信号を含むことが好ましい。すなわち、画像信号Ｓ０は、画素部６１の各画素の座標に関連付けられたアナログデータＤ２を含む信号であることが好ましい。これにより、ソースドライバ回路６２にＤ−Ａ変換回路を設ける必要が無いため、回路構成を簡略化できる。
【００５７】  また、画像信号Ｓ０に含まれるアナログデータＤ２の電位は、記憶部２１に格納されたアナログデータＤ１の電位と等しいことが好ましい。これにより、タイミング回路６４や、ソースドライバ回路６２の順次回路７１の駆動電圧（または電源電圧）を、記憶部２１の駆動電圧と共通にすることができる。
【００５８】  特に、表示部１５に表示する画像に、２次元マッピング画像が含まれるとき、２次元マップの情報を各画素７５の輝度で表現することができる。このとき、画像信号Ｓ０に含まれるアナログデータＤ２の電位に基づいて、画素７５の階調（すなわち輝度）が決定されるようにすることで、制御部１１が有する演算部２２における画像信号の生成における演算処理の負荷を軽減することができる。そして、ソースドライバ回路６２は、レベルシフト回路７２によって、上記順次回路７１から入力されるアナログデータＤ２の電位を変換し、ソース線ＳＬに出力する構成とすることが好ましい。
【００５９】［測定装置の変形例］  上記では、探触子４０として、１つの圧電素子４１を有する例を示したが、以下では、２つ以上の圧電素子４１を有する探触子４０を接続可能な、測定装置の構成例について説明する。なお以下では、上記と重複し、これを援用できる部分については、説明を省略する場合がある。
【００６０】〔変形例１〕  図３Ａに、２つの圧電素子（圧電素子４１ａ、圧電素子４１ｂ）を有する探触子４０が接続された、測定装置１０ａのブロック図を示している。
【００６１】  測定装置１０ａは、上記測定装置１０と比較して、送信部を２つ（送信部１３ａ、送信部１３ｂ）、及び受信部を２つ（受信部１４ａ、受信部１４ｂ）有する点で、主に相違している。なお、ここでは説明を容易にするため送信部と受信部をそれぞれ２つ有する構成としたが、探触子４０の構成に応じて、それぞれ３つ以上有していてもよい。
【００６２】  送信部１３ａは、パルス信号生成部３１ａと、増幅部３２ａを有する。送信部１３ｂは、パルス信号生成部３１ｂと、増幅部３２ｂを有する。送信部１３ａは、探触子４０の圧電素子４１ａに出力するパルス信号を生成し、出力する機能を有する。送信部１３ｂは、圧電素子４１ｂに出力するパルス信号を生成し、出力する機能を有する。
【００６３】  パルス信号生成部３１ａ、パルス信号生成部３１ｂはそれぞれ、タイミング回路部１２からそれぞれ個別に入力されるタイミング信号（図示しない）に応じて、パルス信号を生成することができる。したがって、圧電素子４１ａと圧電素子４１ｂのそれぞれに出力するパルス信号の振幅、周波数、デューティ比、及びパルス形状を個別に設定できるだけでなく、２つに出力するパルス信号のタイミングを個別に設定できる。これにより、多様な測定方法を選択することができ、より汎用性の高い測定装置１０ａとすることができる。
【００６４】  受信部１４ａは、増幅部３５ａを有する。受信部１４ｂは、増幅部３５ｂを有する。受信部１４ａは、圧電素子４１ａで受信した信号が入力され、これを増幅してアナログ信号として制御部１１に出力する。受信部１４ｂは、圧電素子４１ｂで受信した信号が入力され、これを増幅してアナログ信号として制御部１１に出力する。
【００６５】  受信部１４ａと受信部１４ｂは、それぞれ個別に信号を受信し、制御部１１に出力することができる。そのため、異なる位置の２つの圧電素子４１ａと圧電素子４１ｂでそれぞれ受信した反射波５２のデータを同時に取得することができる。これにより、より多様な測定方法を実現でき、また精度の高い測定装置１０ａとすることができる。
【００６６】〔変形例２〕  図３Ｂに示す測定装置１０ｂは、２つの選択回路（選択回路１５ａ、選択回路１５ｂ）を有する点で、上記測定装置１０と主に相違している。選択回路１５ａ、選択回路１５ｂはそれぞれ、信号を選択して出力する機能を有し、信号選択部とも呼ぶことができる。
【００６７】  選択回路１５ａは、送信部１３から入力されたパルス信号を、圧電素子４１ａ及び圧電素子４１ｂのいずれに出力するかを選択する機能を有する。選択回路１５ａにより、１つの送信部１３が、複数の圧電素子にパルス信号を出力することができるため、測定装置の構成を簡略化できる。
【００６８】  選択回路１５ｂは、圧電素子４１ａ及び圧電素子４１ｂの各々から入力される信号のうち、いずれを受信部１４に出力するかを選択する機能を有する。選択回路１５ｂにより、受信部１４を複数設ける必要がないため、測定装置の構成を簡略化できる。
【００６９】  図３Ｂに示す測定装置１０ｂは、例えば探触子４０が有する複数の圧電素子を順次動作させてデータを取得する測定方法を好適に用いることができる。
【００７０】〔変形例３〕  図４Ａに示す測定装置１０ｃは、２つの送信部（送信部１３ａ、送信部１３ｂ）と、選択回路１５ｂを有する点で、上記測定装置１０と主に相違している。
【００７１】  測定装置１０ｃは、圧電素子４１ａと圧電素子４１ｂとに、それぞれ異なる送信部からパルス信号が供給され、いずれか一方の圧電素子からの信号をアナログ信号として制御部１１に出力する構成である。
【００７２】〔変形例４〕  図４Ｂに示す測定装置１０ｄは、選択回路１５ａと、２つの受信部（受信部１４ａ、受信部１４ｂ）を有する点で、上記測定装置１０と主に相違している。
【００７３】  測定装置１０ｄは、例えば圧電素子４１ａ及び圧電素子４１ｂから順次超音波を発生させ、２つの圧電素子の情報を同時に取得する、といった測定方法を、好適に用いることができる。
【００７４】  なお、ここで示した各変形例において、１つの圧電素子を送信と受信の両方で用いる場合について説明したが、２つの圧電素子のうち、一方を送信用に、他方を受信用に用いてもよい。また、送信用の圧電素子と、受信用の圧電素子を複数並べて配置した構成としてもよい。このとき、送信用の圧電素子の数と、受信用の圧電素子の数は異なってもよいし、いずれか一方を１つだけとしてもよい。例えば送信用の圧電素子を１つと、受信用の圧電素子を複数配置する構成としてもよい。
【００７５】［具体例］  以下では、測定装置及び探触子のより具体的な構成例について説明する。
【００７６】〔測定装置〕  図５Ａに、測定装置１００ａの外観図を示している。測定装置１００ａは、例えば内蔵されるバッテリー（好適には、リチウムイオン電池などの二次電池）で駆動することが可能で、持ち運びすることができる。測定装置１００ａは、小型化で軽量であるため、大型の装置を持ち運ぶことが困難な場所であっても、簡単に超音波探傷検査を行うことができる。
【００７７】  測定装置１００ａは、筐体１０１、表示部１０２、操作ボタン１０３等を有している。また、測定装置１００ａには、探触子と接続するためのコネクタケーブル１０７が接続されている。
【００７８】  また、測定装置１００ａの筐体１０１を保護するための保護部材１０４が取り付けられている。保護部材１０４として、ゴムなどの耐衝撃性、耐候性、耐薬品性の高い材料を用いることで、様々な環境下での使用にも耐えうる構成とすることができる。
【００７９】  また測定装置１００ａは、支持部材１０５を有する。支持部材１０５は、軸部を中心に回転することができ、筐体１０１を所望の角度に傾いた状態で保持することができる。また、支持部材１０５を筐体１０１の上方に回転させることで、持ち手としても使用することができるため、持ち運びが容易となる。
【００８０】  図５Ａでは、表示部１０２に表示する画像の一例として、探触子で検出した超音波の波形の画像を示している。ここでは３つの波形が観測されており、左から、探触子で出力した超音波の波形、検体内部の傷からの反射波（エコーともいう）の波形、及び検体の裏面からの反射波の波形、をそれぞれ示しており、この画像から、検体の内部に傷があることが分かる。
【００８１】  図５Ｂに示す測定装置１００ｂは、ハンディタイプの測定装置の例である。
【００８２】  測定装置１００ｂは、片手で把持、及び操作を行うことができ、設置するためのスペースを必要としないため、検査することのできる対象の幅を広げることができる。また、測定装置１００ｂは極めて軽量で小型化することができるため、長時間の検査であってもユーザの負担を軽減することができる。
【００８３】  また測定装置１００ｂの筐体１０１は、表示部１０２が設けられる部分が、操作ボタン１０３等が設けられ、ユーザが把持する部分よりも横長な形状となっている。これにより、表示部１０２の面積が大きくなり、ユーザに提供できる情報量を増やすことや、より大きな文字や画像を表示することができるため好ましい。また表示部１０２は、タッチパネルとしての機能を有していてもよい。
【００８４】  図５Ｂでは、表示部１０２に表示する画像の一例として、斜角探触子を用いた測定結果の例を示している。表示部１０２の左側には、深さ方向におけるエコーの波形の強度の分布が示されている。また右下には、測定範囲と、観測されたエコー波形の位置と強度を可視化した画像が示されている。また、右上には、観測されたエコー波形の位置と強度を、検体の表面に平行な２次元マッピング画像として示されている。
【００８５】〔探触子〕  本発明の一態様の測定装置に用いることのできる探触子について説明する。
【００８６】  探触子（プローブ、トランスデューサーともいう）は、少なくとも１つの振動子（圧電素子）を有する。振動子は、一対の電極間に圧電性を有する誘電体が挟持された構成を有する。
【００８７】  探触子としては、垂直探触子または斜角探触子などがある。または、水浸探触子を用いることもできる。垂直探触子は、接触面に垂直な向きに超音波を発する素子であり、このような探触子を用いた探傷方法を垂直探傷とも呼ぶ。一方、斜角探触子は、接触面に斜め向きに超音波を発する素子であり、このような探触子を用いた探傷方法を斜角探傷とも呼ぶ。また水浸探触子は、水などの液体に沈めた検体を、液体を介して測定するための素子であり、このような探触子を用いた探傷方法を水浸探傷ともよぶ。
【００８８】  １つの振動子を備える一振動子探触子は、当該振動子が送信用と受信用の両方を兼ねる。一方、２つの振動子を備える二振動子探触子は、一方を送信用、他方を受信用に分けることができ、一振動子探触子よりも比較的薄い検体に好適に用いることができる。また、複数の振動子を１次元または２次元のアレイ状に配列した探触子を用いてもよい。
【００８９】  図６Ａに、垂直探触子として用いることのできる探触子１１０ａの構成例を示す。探触子１１０ａは、振動子１１１、ケース１１２、接触部１１３、端子部１１４、一対の配線１１５、ダンパ１１６等を有する。
【００９０】  ケース１１２の内部には、振動子１１１、ダンパ１１６等が設けられている。また、ケース１１２の一部に、コネクタケーブル１０７を接続するための端子部１１４が設けられている。図６Ａにおいて、端子部１１４に接続された状態のコネクタケーブル１０７を破線で示している。
【００９１】  一対の配線１１５は、振動子１１１の一対の電極（図示しない）にそれぞれ接続されている。また一対の配線１１５は、端子部１１４に接続されている。
【００９２】  接触部１１３は、検体と接する部分であり、振動子１１１が発する超音波を検体に伝達することができる。
【００９３】  図６Ｂに、斜角探触子として機能する探触子１１０ｂの構成例を示している。探触子１１０ｂは、伝達部材１１７と、吸音部材１１８を有する。
【００９４】  伝達部材１１７は、振動子１１１及び接触部１１３と接して設けられている。伝達部材１１７の振動子１１１と接する面は、接触部１１３の表面に対して斜めに切りかかれた形状を有する。これにより、検体との接触面に対して斜め方向に超音波を発することができる。
【００９５】  また、伝達部材１１７の振動子１１１及び接触部１１３と接しない面に、吸音部材１１８が設けられている。吸音部材１１８により、伝達部材１１７の表面で超音波が散乱し、ノイズとして検出されることを抑制することができ、より精度の高い測定を行うことができる。
【００９６】  図６Ｃには、二振動子探触子として機能する探触子１１０ｃの構成例を示している。探触子１１０ｃは、送信側の振動子１１１ａ、受信側の振動子１１１ｂ、音響隔離部材１１９、及び一対の音響遅延部材１２１等を有する。
【００９７】  一対の音響遅延部材１２１は、それぞれ振動子と接する面が、接触部１１３の表面に対して斜めに切りかかれた形状を有する。振動子１１１ａと振動子１１１ｂは、それぞれ音響遅延部材１２１と接する面が向かい合うように、傾いた状態で配置されている。
【００９８】  音響遅延部材１２１を設けることで、振動子１１１ａが超音波を発する時刻と、振動子１１１ｂが超音波を受信する時刻との間に所定の時間差を設けることができる。これにより、精度の高い測定を行うことができる。
【００９９】  さらに、一対の音響遅延部材１２１の間に、音響隔離部材１１９が設けられている。音響隔離部材１１９により、送信側の振動子１１１ａが発した超音波が、受信側の振動子１１１ｂに直接伝達することを防止することができる。
【０１００】  以上が、探触子についての説明である。
【０１０１】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１０２】（実施の形態２）
【０１０３】  本実施の形態では、本発明の一態様の測定装置が有する制御部、特に制御部が有する記憶部に好適に用いることのできる記憶装置の構成例について説明する。
【０１０４】  本実施の形態では、図８および図９を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいため、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０１０５】＜記憶装置の構成例＞  図８ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
【０１０６】  列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
【０１０７】  記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。
【０１０８】  コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
【０１０９】  メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
【０１１０】  なお、図８Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図８Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
【０１１１】  図９に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
【０１１２】［ＤＯＳＲＡＭ］  図９Ａ乃至図９Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ぶ場合がある。図９Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
【０１１３】  トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【０１１４】  配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を制御することができる。
【０１１５】  また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図９Ｂに示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図９Ｃに示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
【０１１６】  トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
【０１１７】  また、ＤＯＳＲＡＭにおいて、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
【０１１８】［ＮＯＳＲＡＭ］  図９Ｄ乃至図９Ｇに、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図９Ｄに示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ）と呼ぶ場合がある。
【０１１９】  トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
【０１２０】  配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
【０１２１】  また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図９Ｅに示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図９Ｆに示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図９Ｇに示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
【０１２２】  トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
【０１２３】  なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるため、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
【０１２４】  また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
【０１２５】  また、図９Ｈに３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図９Ｈに示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
【０１２６】  トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
【０１２７】  なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
【０１２８】  トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。
【０１２９】  なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
【０１３０】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１３１】（実施の形態３）  本実施の形態では、本発明の一態様の測定装置が有する制御部等に用いることのできるチップについて説明する。
【０１３２】  本実施の形態では、図１０を用いて、チップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
【０１３３】  図１０Ａに示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
【０１３４】  チップ１２００には、バンプ（図示しない）が設けられ、図１０Ｂに示すように、プリント基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
【０１３５】  マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
【０１３６】  ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。また、ＣＰＵ１２１１及びＧＰＵ１２１２が、アナログ演算を好適に実行することも可能となる。
【０１３７】  また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
【０１３８】  アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
【０１３９】  メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
【０１４０】  なお、ＣＰＵ１２１１やＧＰＵ１２１２でアナログ演算を行う場合には、メモリコントローラ１２１４が、ＤＲＡＭ１２２１またはフラッシュメモリ１２２２とアナログデータを通信する機能を有していることが好ましい。
【０１４１】  インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
【０１４２】  ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
【０１４３】  チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
【０１４４】  ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
【０１４５】  ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
【０１４６】（実施の形態４）  本実施の形態では、本発明の一態様の測定装置に適用可能な半導体装置の構成例について説明する。以下で例示する半導体装置は、特に制御部が有する記憶部に適用することができる。また、これに限られず、演算部、またはタイミング回路部などにも適用することができる。
【０１４７】  図１１に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子８００と、を有している。図１３Ａはトランジスタ５００のチャネル長方向の断面図であり、図１３Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１３Ｃはトランジスタ３００のチャネル幅方向の断面図である。
【０１４８】  トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置が有するＯＳトランジスタに用いることにより、長期にわたり書き込んだデータを保持することが可能である。
【０１４９】  本実施の形態で説明する半導体装置は、図１１に示すようにトランジスタ３００、トランジスタ５００、容量素子８００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子８００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。
【０１５０】  トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるメモリが有するトランジスタ等に適用することができる。
【０１５１】  トランジスタ３００は、図１３Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
【０１５２】  なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１５３】  半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０１５４】  低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
【０１５５】  ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
【０１５６】  なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０１５７】  なお、図１１に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみで構成する場合、図１２に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
【０１５８】  トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
【０１５９】  絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０１６０】  なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０１６１】  絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０１６２】  また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０１６３】  水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０１６４】  水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０１６５】  なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１６６】  また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子８００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
【０１６７】  各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０１６８】  絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１１において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
【０１６９】  なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１７０】  なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０１７１】  絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１１において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
【０１７２】  なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１７３】  絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１１において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
【０１７４】  なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１７５】  絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１１において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
【０１７６】  なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１７７】  上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
【０１７８】  絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０１７９】  例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
【０１８０】  水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０１８１】  また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０１８２】  特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【０１８３】  また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０１８４】  また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子８００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
【０１８５】  特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１８６】  絶縁体５１６の上方には、トランジスタ５００が設けられている。
【０１８７】  図１３Ａ、図１３Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
【０１８８】  また、図１３Ａ、図１３Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１３Ａ、図１３Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１３Ａ、図１３Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
【０１８９】  なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
【０１９０】  なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１１、図１３Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０１９１】  ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【０１９２】  さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるため、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【０１９３】  導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０１９４】  導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１９５】  また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
【０１９６】  ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
【０１９７】  例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
【０１９８】  また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０５は、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１９９】  絶縁体５２０、絶縁体５２２、絶縁体５２４、及び絶縁体５５０は、第２のゲート絶縁膜としての機能を有する。
【０２００】  ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
【０２０１】  過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
【０２０２】  また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【０２０３】  絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
【０２０４】  絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０２０５】  特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
【０２０６】  又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
【０２０７】  また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０や、絶縁体５２６を得ることができる。
【０２０８】  なお、図１３Ａ、図１３Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２０９】  トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ−Ｍ−Ｚｎ酸化物は、後述するＣＡＡＣ−ＯＳ、ＣＡＣ−ＯＳであることが好ましい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０２１０】  酸化物５３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２１１】  酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
【０２１２】  なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
【０２１３】  また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
【０２１４】  ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２１５】  具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２１６】  このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
【０２１７】  酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
【０２１８】  また、図１３では、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０２１９】  また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
【０２２０】  また、図１３Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
【０２２１】  酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
【０２２２】  絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
【０２２３】  絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
【０２２４】  特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２２５】  絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
【０２２６】  絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【０２２７】  具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
【０２２８】  加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０２２９】  また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
【０２３０】  なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２３１】  第１のゲート電極として機能する導電体５６０は、図１３Ａ、図１３Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
【０２３２】  導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０２３３】  また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
【０２３４】  絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０２３５】  絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
【０２３６】  絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
【０２３７】  半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
【０２３８】  絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
【０２３９】  例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
【０２４０】  特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【０２４１】  また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
【０２４２】  また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
【０２４３】  絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２４４】  特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【０２４５】  また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２４６】  また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
【０２４７】  導電体５４６、及び導電体５４８は、容量素子８００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
【０２４８】  続いて、トランジスタ５００の上方には、容量素子８００が設けられている。容量素子８００は、導電体８１０と、導電体８２０、絶縁体８３０とを有する。
【０２４９】  また、導電体５４６、及び導電体５４８上に、導電体８１２を設けてもよい。導電体８１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体８１０は、容量素子８００の電極としての機能を有する。なお、導電体８１２、及び導電体８１０は、同時に形成することができる。
【０２５０】  導電体８１２、及び導電体８１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２５１】  図１１では、導電体８１２、及び導電体８１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２５２】  絶縁体８３０を介して、導電体８１０と重畳するように、導電体８２０を設ける。なお、導電体８２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０２５３】  導電体８２０、及び絶縁体８３０上には、絶縁体８４０が設けられている。絶縁体８４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体８４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２５４】  本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、酸化物半導体を有するトランジスタを用いた記憶装置、演算装置等において、微細化又は高集積化を図ることができる。
【０２５５】［金属酸化物］  以下では、トランジスタのチャネルが形成される半導体層（酸化物５３０）に適用可能な金属酸化物について説明する。
【０２５６】  なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。例えば、亜鉛酸窒化物（ＺｎＯＮ）などの窒素を有する金属酸化物を、半導体層に用いてもよい。
【０２５７】  なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能または材料の構成の一例を表す。
【０２５８】  例えば、半導体層にはＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳを用いることができる。
【０２５９】  ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２６０】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２６１】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２６２】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２６３】  すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２６４】  酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
【０２６５】  ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２６６】  ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０２６７】  また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０２６８】  ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ  ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０２６９】  ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２７０】  なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
【０２７１】  ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２７２】  酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２７３】  半導体層として機能する金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方または双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）は、０％以上３０％以下が好ましく、５％以上３０％以下がより好ましく、７％以上１５％以下がさらに好ましい。一方、結晶性の高い金属酸化物膜を得る場合においては、酸素の流量比（酸素分圧）が高い方が好ましく、例えば酸素の流量比（酸素分圧）は３０％以上１００％以下が好ましく、５０％以上１００％以下がより好ましく、６０％以上１００％以下がさらに好ましい。
【０２７４】  金属酸化物は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２７５】  金属酸化物膜の成膜時の基板温度は、３５０℃以下が好ましく、室温以上２００℃以下がより好ましく、室温以上１３０℃以下がさらに好ましい。金属酸化物膜の成膜時の基板温度が室温であると、生産性を高めることができ、好ましい。一方、成膜時の温度が高いほど結晶性を高めることができる。
【０２７６】  金属酸化物膜は、スパッタリング法により形成することができる。そのほか、例えばＰＬＤ法、ＰＥＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法などを用いてもよい。
【０２７７】  また、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２７８】  特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
【０２７９】  酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
【０２８０】  よって、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２８１】  また、金属酸化物のチャネル形成領域におけるキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、金属酸化物のチャネル形成領域におけるキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
【０２８２】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０２８３】１０、１０ａ〜ｄ：測定装置、１１：制御部、１２：タイミング回路部、１３、１３ａ、１３ｂ：送信部、１４、１４ａ、１４ｂ：受信部、１５：表示部、１５ａ、１５ｂ：選択回路、２１：記憶部、２１Ｄ：記憶部、２２：演算部、３１、３１ａ、３１ｂ：パルス信号生成部、３２、３２ａ、３２ｂ、３５、３５ａ、３５ｂ：増幅部、３６：アナログデジタル変換部、４０：探触子、４１、４１ａ、４１ｂ：圧電素子、５１：超音波、５２：反射波、６１：画素部、６２：ソースドライバ回路、６３：ゲートドライバ回路、６４：タイミング回路、７１：順次回路、７２：レベルシフト回路、７５：画素、８０：検体、８１：傷、１００ａ、１００ｂ：測定装置、１０１：筐体、１０２：表示部、１０３：操作ボタン、１０４：保護部材、１０５：支持部材、１０７：コネクタケーブル、１１０ａ、１１０ｂ、１１０ｃ：探触子、１１１、１１１ａ、１１１ｂ：振動子、１１２：ケース、１１３：接触部、１１４：端子部、１１５：配線、１１６：ダンパ、１１７：伝達部材、１１８：吸音部材、１１９：音響隔離部材、１２１：音響遅延部材
【図１】
2020075001.tif 000003
【図２】
2020075001.tif 000004
【図３Ａ】
2020075001.tif 000005
【図３Ｂ】
2020075001.tif 000006
【図４Ａ】
2020075001.tif 000007
【図４Ｂ】
2020075001.tif 000008
【図５Ａ】
2020075001.tif 000009
【図５Ｂ】
2020075001.tif 000010
【図６Ａ】
2020075001.tif 000011
【図６Ｂ】
2020075001.tif 000012
【図６Ｃ】
2020075001.tif 000013
【図７】
2020075001.tif 000014
【図８Ａ】
2020075001.tif 000015
【図８Ｂ】
2020075001.tif 000016
【図９Ａ】
2020075001.tif 000017
【図９Ｂ】
2020075001.tif 000018
【図９Ｃ】
2020075001.tif 000019
【図９Ｄ】
2020075001.tif 000020
【図９Ｅ】
2020075001.tif 000021
【図９Ｆ】
2020075001.tif 000022
【図９Ｇ】
2020075001.tif 000023
【図９Ｈ】
2020075001.tif 000024
【図１０Ａ】
2020075001.tif 000025
【図１０Ｂ】
2020075001.tif 000026
【図１１】
2020075001.tif 000027
【図１２】
2020075001.tif 000028
【図１３Ａ】
2020075001.tif 000029
【図１３Ｂ】
2020075001.tif 000030
【図１３Ｃ】
2020075001.tif 000031
【国際調査報告】
2020075001.tif 000032
2020075001.tif 000033
2020075001.tif 000034
2020075001.tif 000035