(57)【特許請求の範囲】
【請求項１】
出力端子に接続された吐き出し電流源と吸い込み電流源を具備し、ディジタル位相比較出力が位相の進み又は遅れの一方を示す信号であるとき前記吐き出し電流源からの電流を前記出力端子から吐き出し、他方を示す信号であるとき吸い込み電流源からの電流を前記出力端子から吸い込むチャージポンプにおいて、
前記出力端子から電流を吐き出すと前記出力端子の後段にループフィルタを介して接続されるＶＣＯの可変容量ダイオードに印加する電圧が低くなるとき、前記吐き出し電流源の電流源の電流値を前記吸い込み電流源の電流値より小さく設定し、
前記吐き出し電流源を第１のカレントミラーの出力側トランジスタで構成し、前記吸い込み電流源を第２のカレントミラーの出力側トランジスタで構成し、該第２のカレントミラーの基準側のトランジスタを共通とする第３のカレントミラーを構成し、該第３のカレントミラーの出力側トランジスタの電流を前記第１のカレントミラーに供給し、かつ、該第３のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間の電圧を固定したことを特徴とするチャージポンプ。
【請求項２】
前記第３のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間電圧を固定する手段を、
バイアス端子と前記第３のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間に接続した複数のダイオードと、
前記第３のカレントミラーの出力側トランジスタのドレイン又はコレクタと前記第１のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間にコレクタ・エミッタが接続されベースが前記バイアス端子に接続されたＮＰＮトランジスタと、
で構成したことを特徴とする請求項１に記載のチャージポンプ。
【請求項３】
出力端子に接続された吐き出し電流源と吸い込み電流源を具備し、ディジタル位相比較出力が位相の進み又は遅れの一方を示す信号であるとき前記吐き出し電流源からの電流を前記出力端子から吐き出し、他方を示す信号であるとき吸い込み電流源からの電流を前記出力端子から吸い込むチャージポンプにおいて、
前記出力端子から電流を吸い込むと前記出力端子の後段にループフィルタを介して接続されるＶＣＯの可変容量ダイオードに印加する電圧が低くなるとき、前記吐き出し電流源の電流値を前記吸い込み電流源の電流値より大きく設定し、
前記吐き出し電流源を第４のカレントミラーの出力側トランジスタで構成し、前記吸い込み電流源を第５のカレントミラーの出力側トランジスタで構成し、前記第４のカレントミラーの基準側のトランジスタを共通とする第６のカレントミラーを構成し、該第６のカレントミラーの出力側トランジスタの電流を前記第５のカレントミラーに供給し、かつ、該第６のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間の電圧を固定したことを特徴とするチャージポンプ。
【請求項４】
前記第６のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間電圧を固定する手段を、
バイアス端子と前記第６のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間に接続した複数のダイオードと、
前記第６のカレントミラーの出力側トランジスタのドレイン又はコレクタと前記第５のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間にエミッタ・コレクタが接続されベースが前記バイアス端子に接続されたＰＮＰトランジスタと、
で構成したことを特徴とする請求項３に記載のチャージポンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル位相比較器を使用したＰＬＬ回路におけるチャージポンプに関するものである。
【０００２】
【従来の技術】
ディジタル位相比較器を使用したＰＬＬ回路は、図３に示すように構成されており、基準発振器５１で発振したパルス信号を分周器５２で分周した信号frの位相と、ＶＣＯ（電圧制御発振器）５３から出力するパルス信号を分周器５４で１／ｎに分周した信号fsの位相をディジタル位相比較器５５で比較して、その比較結果に応じてチャージポンプ５６の出力を増減させ、このチャージポン５４の出力信号をループフィルタ５７で積分した電圧により前記したＶＣＯ５３の発振周波数を制御するものである。
【０００３】
位相比較器５４は、複数個のゲート回路によって構成され（図示せず）、Ｒ端子に入力する基準信号frとＶ端子に入力するＶＣＯ出力信号fsの位相を比較し、前者に対して後者の位相が進んでいるときは、図４の(a)に示すように、Ｕ端子から間欠的にＬパルスを出力し、Ｄ端子はＨレベルを保持する。逆に、前者に対して後者の位相が遅れているときは、図４の(b)に示すように、Ｄ端子から間欠的にＬパルスを出力し、Ｕ端子はＨレベルを保持する。
【０００４】
チャージポンプ５６は、ドレインが共通接続されたＰＭＯＳトランジスタ５６１とＮＭＯＳトランジスタ５６２、電流源５６３，５６４、位相比較器５５のＤ端子から出力する信号を反転させてＮＭＯＳトランジスタ５６２のゲートに供給するインバータ５６５から構成されている。そして、位相比較器５５のＵ端子からＬパルスが出力しＤ端子がＨレベルで固定されるときは、トランジスタ５６１のみが間欠的に導通して電流源５６４からの電流を吐き出し、また、位相比較器５４のＤ端子からＬパルスが出力しＵ端子がＨレベルで固定されるときは、トランジスタ５６２のみが間欠的に導通して電流源５６４によって電流を吸い込む。
【０００５】
ループフィルタ５７は、反転増幅器５７１と、その反転入力端子と出力端子との間に接続されたフィルタ回路５７２からなり、チャージポンプ５６が電流を吐き出すときは出力電圧を減少させ、逆に吸い込むときは出力電圧を増大させる。
【０００６】
ＶＣＯ５３は、可変容量ダイオード５３１、キャパシタ５３２、コイル５３３、その他（図示せず）を具備する例えばクラップ発振回路からなり、可変容量ダイオード５３１に印加する逆バイアス電圧が高くなると発振周波数を高くし、逆に逆バイアス電圧が低くなると発振周波数を低くする。
【０００７】
以上から、分周器５４から出力するパルス信号fsが分周器５２から出力するパスル信号frより位相が進んでいるときは、チャージポンプ５６から電流が吐き出されてループフィルタ５７の出力電圧が低くなり、ＶＣＯ５３の発振周波数が低くなる。逆の場合はループフィルタ５７の出力電圧が高くなって発振周波数が高くなる。そして、両信号fr、fsの位相が合致すると定常状態となる。このときのＶＣＯ５３で発振する信号周波数は、ｎ・frとなる。
【０００８】
【発明が解決しようとする課題】
ところで、前記したＶＣＯ５３内の可変容量ダイオード５３１は、その特性上印加電圧が０Ｖに近ずくとその容量値が急激に大きくなり、また０Ｖバイアス近傍では整流作用が起こり易くなるため、ＶＣＯ５３が異常発振したり、あるいは発振しなくなる可能性が生じ、ＰＬＬ回路の機能が損なわれるおそれがある。
【０００９】
一方、このＰＬＬ回路では、その起動時などに、位相比較器５５に入力する２つの信号がＰＬＬを構成する回路やノイズなどの影響によって、ランダムな入力となる場合がある。このとき、位相比較器５５の出力もランダムになってしまい、そのランダム出力が出し続けられると、チャージポンプ５６の吐き出し電流と吸い込み電流の電流値が同じであれば、そのチャージポンプ５６の出力がランダムに動き、高い電圧に張り付く場合がある。これは確率的には５０％であるが、現実にはプロセスのバラツキ、回路の電源電圧依存性、ループフィルタのバイアス条件などによって、より高い確率で高い電圧に張り付く可能性がある。
【００１０】
そして、このようなときは、反転増幅器５７１で構成したループフィルタ５７の出力がほぼＯＶになり、次段のＶＣＯ５３の可変容量ダイオード５３１に０Ｖの電圧が印加し、前記した異常発振等の問題が生じる恐れがある。
【００１１】
本発明は以上のような点に鑑みてなされたものであり、その目的は、ＰＬＬ回路に適用したとき、その起動時等にでもＶＣＯが異常発振を起こさないようにしたチャージポンプを提供することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、出力端子に接続された吐き出し電流源と吸い込み電流源を具備し、ディジタル位相比較出力が位相の進み又は遅れの一方を示す信号であるとき前記吐き出し電流源からの電流を前記出力端子から吐き出し、他方を示す信号であるとき吸い込み電流源からの電流を前記出力端子から吸い込むチャージポンプにおいて、前記出力端子から電流を吐き出すと前記出力端子の後段にループフィルタを介して接続されるＶＣＯの可変容量ダイオードに印加する電圧が低くなるとき、前記吐き出し電流源の電流源の電流値を前記吸い込み電流源の電流値より小さく設定し、前記吐き出し電流源を第１のカレントミラーの出力側トランジスタで構成し、前記吸い込み電流源を第２のカレントミラーの出力側トランジスタで構成し、該第２のカレントミラーの基準側のトランジスタを共通とする第３のカレントミラーを構成し、該第３のカレントミラーの出力側トランジスタの電流を前記第１のカレントミラーに供給し、かつ、該第３のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間の電圧を固定して構成した。
【００１３】
第２の発明は第１の発明において、前記第３のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間電圧を固定する手段を、バイアス端子と前記第３のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間に接続した複数のダイオードと、前記第３のカレントミラーの出力側トランジスタのドレイン又はコレクタと前記第１のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間にコレクタ・エミッタが接続されベースが前記バイアス端子に接続されたＮＰＮトランジスタと、で構成した。
【００１４】
第３の発明は、出力端子に接続された吐き出し電流源と吸い込み電流源を具備し、ディジタル位相比較出力が位相の進み又は遅れの一方を示す信号であるとき前記吐き出し電流源からの電流を前記出力端子から吐き出し、他方を示す信号であるとき吸い込み電流源からの電流を前記出力端子から吸い込むチャージポンプにおいて、前記出力端子から電流を吸い込むと前記出力端子の後段にループフィルタを介して接続されるＶＣＯの可変容量ダイオードに印加する電圧が低くなるとき、前記吐き出し電流源の電流値を前記吸い込み電流源の電流値より大きく設定し、前記吐き出し電流源を第４のカレントミラーの出力側トランジスタで構成し、前記吸い込み電流源を第５のカレントミラーの出力側トランジスタで構成し、前記第４のカレントミラーの基準側のトランジスタを共通とする第６のカレントミラーを構成し、該第６のカレントミラーの出力側トランジスタの電流を前記第５のカレントミラーに供給し、かつ、該第６のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間の電圧を固定して構成した。
【００１５】
第４の発明は、第３の発明において、前記第６のカレントミラーの出力側トランジスタのソース・ドレイン間電圧又はエミッタ・コレクタ間電圧を固定する手段を、バイアス端子と前記第６のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間に接続した複数のダイオードと、前記第６のカレントミラーの出力側トランジスタのドレイン又はコレクタと前記第５のカレントミラーの基準側トランジスタのドレイン又はコレクタとの間にエミッタ・コレクタが接続されベースが前記バイアス端子に接続されたＰＮＰトランジスタと、で構成した。
【００１８】
【発明の実施の形態】
［第１の実施の形態］
図１は本発明の第１の実施の形態のチャージポンプ１０の回路を示す図である。１１は位相比較器のＵ端子の信号が入力するＰＭＯＳトランジスタ、１２は同位相比較器のＤ端子の信号がインバータ１３を介して入力するＮＭＯＳトランジスタであり、ドレインは出力端子１４に共通接続されている。１５はＰＭＯＳトランジスタ１６とで第１のカレントミラーを構成するＰＭＯＳトランジスタであり、吐き出し電流を設定する電流源を構成する。１７はＮＭＯＳトランジスタ１８とで第２のカレントミラーを構成するＮＭＯＳトランジスタであり、吸い込み電流を設定する電流源を構成する。１９はＮＭＯＳトランジスタ１８とで第３のカレントミラーを構成するＮＭＯＳトランジスタであり、前記したＰＭＯＳトランジスタ１６に駆動電流を供給する。２０はＮＭＯＳトランジスタ１８を駆動するためのバイアス端子であり、３個のダイオード接続のＮＰＮトランジスタ２１，２２，２３を介してＮＭＯＳトランジスタ１８のゲートとドレインに接続されている。２４はＮＭＯＳトランジスタ１９のドレイン電圧を所定の電圧に固定するためのＮＰＮトランジスタである。
【００１９】
さて、本実施の形態では、出力部を構成するトランジスタ１１，１２は同一サイズ（Ｗ／Ｌ＝４０μｍ／４μｍ）に設定している。Ｗはゲート幅、Ｌはゲート長である。また、ＰＭＯＳトランジスタ１５，１６のサイズは、Ｗ／Ｌ＝４０μｍ／６μｍ、ＮＭＯＳトランジスタ１７，１９のサイズは、Ｗ／Ｌ＝４０μｍ／４μｍとして、前者を後者よりも小さくしている。
【００２０】
本実施の形態のチャージポンプでは、ＮＭＯＳトランジスタ１８にバイアス端子２０からのバイアス電圧が印加されると、そのドレインに流れる電流に対応した電流がＮＭＯＳトランジスタ１７，１９のドレインに流れる。また、ＰＭＯＳトランジスタ１５，１６にはＮＭＯＳトランジスタ１９のドレインに流れる電流に基づいてドレイン電流が流れるが、これらのＰＭＯＳトランジスタ１５，１６はＮＭＯＳトランジスタ１９，１７よりもサイズが小さいので、流れる電流が小さくなる。つまり、ＰＭＯＳトランジスタ１５を流れる吐き出し電流の値は、ＮＭＯＳトランジスタ１２を流れる吸い込み電流の値よりも小さくなる。なお、ＰＭＯＳトランジスタ１６のドレイン電流とＮＭＯＳトランジスタ１９のドレイン電流の差分は、ＮＰＮトランジスタ２４のベース電流によって吸収される。つまり、ＮＭＯＳトランジスタ１９のドレイン電流は、ＮＰＮトランジスタ２４のベース電流をＰＭＯＳトランジスタ１６のドレイン電流に加算したものとなる。
【００２１】
このように、本実施の形態のチャージポンプ１０では、吐き出し電流を吸い込み電流よりも小さく設定しているので、前段の位相比較器の出力がランダムなときに、チャージポンプ１０の出力端子１４の電圧が高い側よりも低い側に張り付く可能性が高くなり、このため次段のＶＣＯにおいて可変容量ダイオードに印加する電圧も高くなるため、その可変容量ダイオードの０バイアスを避けることができ、ＶＣＯの異常発振を防止することができる。
【００２２】
また、本実施の形態では、ＰＮＰトランジスタ２１〜２４を使用しているので、ＮＭＯＳトランジスタ１９のドレイン・ソース間電圧Ｖds19が、
0003812863.tif 000002
に固定される。Ｖgs18はＮＭＯＳトランジスタ１８のゲート・ソース間電圧（固定）である。Ｖbe21、Ｖbe22、Ｖbe23、Ｖbe24はそれぞれＮＰＮトランジスタ２１〜２４のベース・エミッタ間電圧であり、同一値Ｖbe（固定）である。
【００２３】
ＮＰＮトランジスタ２４が無いときは、電源電圧ＶＤＤが高くなりＮＭＯＳトランジスタ１９のドレイン・ソース間電圧がそれに応じて大きくなると、そのトランジスタ１９のドレイン・ソース間電圧によるチャネル変調によりそのドレイン電流が増加し、吐き出し電流が吸い込み電流よりも大きくなる事態が発生する可能性があるが、上記のようにＮＰＮトランジスタ２１〜２４を設けてＮＭＯＳトランジスタ１９のドレイン・ソース間の電圧を固定することにより、電源電圧の変動があってもチャネル変調現象は起こらず、必ず吐き出し電流が吸い込み電流より小さくなる関係が保持される。
【００２４】
［第２の実施の形態］
上記実施の形態のチャージポンプ１０は、次段のループフィルタが反転増幅器で構成されている場合に有効であり、非反転増幅器で構成されている場合は、吐き出し電流が吸い込み電流よりも大きくなるように構成する必要がある。
【００２５】
第２の実施の形態はこれに対応するよう構成したものであり、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２は互いに同一サイズ、ＰＭＯＳトランジスタ３６と第４，第６のカレントミラーを構成するＰＭＯＳトランジスタ３５，３７も互いに同一サイズである。第５のカレントミラーを構成するＮＭＯＳトランジスタ３８，３９も互いに同一サイズであるが、ＰＭＯＳトランジスタ３５，３７よりも小さなサイズとなっている。ＰＭＯＳトランジスタ３６のサイズは任意である。４１〜４４はＰＮＰトランジスタであり、ＰＭＯＳトランジスタ３７のソース・ドレイン間電圧を固定するためのものである。３３はインバータ、４０はバイアス端子である。
【００２６】
このチャージポンプ３０は、吐き出し電流が吸い込み電流より大きくなる点、ＰＭＯＳトランジスタ３７のソース・ドレイン間の電圧が固定される点の他は、図１に示したチャージポンプ１０と同様であるので、詳しい説明は省略する。
【００２７】
［その他の実施の形態］
なお、図１の構成において、ＰＭＯＳトランジスタ１６はＮＭＯＳトランジスタ１７，１９と同じサイズとして、ＰＭＯＳトランジスタ１５のサイズのみを小さくしても良い。また、図２の構成において、ＮＭＯＳトランジスタ３９はＰＭＯＳトランジスタ３５，３７と同じサイズとして、ＮＭＯＳトランジスタ３８のサイズのみを小さくしても良い。また、図１，図２のいずれの構成のＭＯＳトランジスタもバイポーラトランジスタに置換することができる。
【００２８】
【発明の効果】
以上から第１の発明によれば、チャージポンプの出力端子の電圧が高くなると後段のループフィルタを介して接続されるＶＣＯの可変容量ダイオードに印加する電圧が低くなるとき、吐き出し電流を吸い込み電流より小さくしたので、その可変容量ダイオードへの０Ｖバイアスを避けることができ、ＰＬＬ回路の起動時等における位相比較器の出力のランダムなときの異常発振や発振停止を有効に防止することができる。
【００２９】
また、第４の発明によれば、チャージポンプの出力端子の電圧が低くなると後段のループフィルタを介して接続されるＶＣＯの可変容量ダイオードに印加する電圧が低くなるとき、吐き出し電流を吸い込み電流より大きくしたので、その可変容量ダイオードへの０Ｖバイアスを避けることができ、ＰＬＬ回路の起動時等における位相比較器の出力のランダムなときの異常発振や発振停止を有効に防止することができる。
【００３０】
さらに、第２，第３の発明によれば、小さい吐き出し電流を設定するためのトランジスタのソース・ドレイン又はエミッタ・コレクタ間の電圧を固定したので、電源電圧が例え増大しても、吐き出し電流が大きくなることはなく、吸い込み電流との大小関係が反転することはない。
【００３１】
さらに、第５，第６の発明によれば、小さい吸い込み電流を設定するためのトランジスタのソース・ドレイン又はエミッタ・コレクタ間の電圧を固定したので、電源電圧が例え増大しても、吸い込み電流が大きくなることはなく、吐き出し電流との大小関係が反転することはない。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態のチャージポンプの回路図である。
【図２】  本発明の第２の実施の形態のチャージポンプの回路図である。
【図３】  従来のＰＬＬ回路の構成を示すブロック図である。
【図４】  位相比較器の動作説明用の波形図である。
【図１】
0003812863.tif 000003
【図２】
0003812863.tif 000004
【図３】
0003812863.tif 000005
【図４】
0003812863.tif 000006