(57)【特許請求の範囲】
【請求項１】
Ｈ２ガスを１〜１０分間流しながら単結晶シリコン基板を１１５０〜１２００℃で加熱処理した後、この単結晶シリコン基板上に、シリコンからなり、０．１３μｍ以上の大きさのＣＯＰが、その表面に存在しないか、または、０．３個／ｃｍ２以下で存在するエピタキシャル層を、その厚さが０．４μｍ〜１．０μｍとなるように、常圧下でエピタキシャル成長させたエピタキシャルウェーハの製造方法。
【請求項２】
Ｈ２ガスを１〜１０分間流しながら単結晶シリコン基板を１１５０〜１２００℃で加熱処理した後、この単結晶シリコン基板上に、シリコンからなり、０．１３μｍ以上の大きさのＣＯＰが、その表面に存在しないか、または、０．３個／ｃｍ２以下で存在するエピタキシャル層を、その厚さが４．０μｍ〜１０μｍとなるように、減圧下でエピタキシャル成長させたエピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電気的特性が向上し、かつ製造時の歩留りも大きいエピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】
例えばＣＺ法により作製されたシリコンウェーハにあっては、小さく高密度の欠陥や、大きく低密度の欠陥のいずれかが存在していた。これらの欠陥は、鏡面研磨後のアンモニア系洗浄（ＳＣ−１洗浄など）において、その表面に、結晶に起因する凹みであるＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ）となって現れる。
そして、この欠陥によりシリコンウェーハの電気的特性が損なわれていた。また、その結果として、シリコンウェーハの製造における歩留りが低下していた。
【０００３】
このことは、研磨後のシリコンウェーハの表面に、１０００℃前後の高温下で、シリコンのエピタキシャル層（以下、エピタキシャルをエピと略す場合がある）を、エピタキシャル成長させるエピタキシャルウェーハについても、同様であった。すなわち、このシリコンのエピタキシャル成長では、基板であるシリコンウェーハの表面の形状を倣って、エピタキシャル層の成長が行なわれる。このため、シリコンウェーハの表面にできた凹みは、エピタキシャル層の表面にも転写される。
【０００４】
【発明が解決しようとする課題】
ところで、ＭＯＳ用エピタキシャルウェーハの場合、一般的に、シリコンウェーハの表面に、エピタキシャル層を２μｍ以上の厚さで常圧エピタキシャル成長すると、エピタキシャル層の表面にＣＯＰが残りにくいことが知られている。ただし、これはエピタキシャル層の厚さが数μｍ程度の比較的厚いエピタキシャルウェーハで調査された結果であり、実際はどれくらいの厚さよりＣＯＰが消失するのか、明らかでなかった。
しかも、このようなＣＯＰの消失調査は、減圧下でエピタキシャル成長されるＢｉ−ＣＭＯＳ用エピタキシャルウェーハや、高集積化に伴うラッチアップ対策として、エピタキシャル層を薄膜化するという命題がある高性能ロジック用エピタキシャルウェーハに対しては、その評価がなされていなかった。
【０００５】
そこで、本願発明者らは、これらの減圧エピタキシャル成長されるＢｉ−ＣＭＯＳ用や高性能ロジック用のエピタキシャルウェーハについて、実際に評価実験を行なった。この結果、減圧下で薄膜のＳｉエピタキシャル層をエピタキシャル成長させると、前述したようにシリコンウェーハ側より表面の凹みが転写され、エピタキシャル層の表面にＣＯＰが高密度で現れることがわかった。以下、この実験データについて説明する。
【０００６】
なお、表１には、ＭＯＳ用エピタキシャルウェーハのエピタキシャル層と、Ｂｉ・ＣＭＯＳ用、ロジック用エピタキシャルウェーハの薄膜エピタキシャル層とのエピタキシャル成長条件における比較を示す。また、図６に、一般的な常圧エピタキシャル成長と減圧エピタキシャル成長との比較を表すグラフを示す。なお、これは、同じロットのＣＺウェーハ（比抵抗ρ＝１０Ωｃｍ）を、表１に示す異なる条件でエピタキシャル成長させた結果である。
【０００７】
【表１】
0003763629.tif 000002
【０００８】
図６のグラフにおいて、エピタキシャル成長前に３００〜６００（個／ウェーハ）だけカウントされたパーティクルは、単結晶シリコン基板の表面に現れたＣＯＰと考えられる。
（１）の常圧エピタキシャル成長では、エピタキシャル成長後にＣＯＰがほぼ消失しているのに対し、（２）の減圧エピタキシャル成長では、エピタキシャル層のエピタキシャル成長後に基板とほぼ同数のパーティクルがカウントされた。しかも、エピタキシャル成長後のパーティクルの９０％が、エピタキシャル成長前の単結晶基板の表面にできたパーティクルの位置と一致していた。したがって、単結晶シリコン基板側のＣＯＰは、減圧エピタキシャル成長では消失せずに残留することが明らかとなった。
【０００９】
本願発明者らは、上記課題を解決すべく、鋭意研究を重ねた結果、２μｍ未満の常圧エピタキシャル成長のエピタキシャルウェーハと、減圧エピタキシャル成長のエピタキシャルウェーハについて、ＣＯＰを消失可能なエピタキシャル成長条件を見出すことに成功し、この発明を完成するに至った。
【００１０】
【発明の目的】
この発明の目的は、エピタキシャル成長前のＨ2アニールを含むエピタキシャル成長条件を最適化することにより、エピタキシャル成長後のエピタキシャル層表面からＣＯＰを消失させたり、または、きわめて少なくし、これにより電気的特性を向上させることができ、かつ製造時の歩留りも大きなエピタキシャルウェーハの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載した発明は、Ｈ２ガスを１〜１０分間流しながら単結晶シリコン基板を１１５０〜１２００℃で加熱処理した後、この単結晶シリコン基板上に、シリコンからなり、０．１３μｍ以上の大きさのＣＯＰが、その表面に存在しないか、または、０．３個／ｃｍ２以下で存在するエピタキシャル層を、その厚さが０．４μｍ〜１．０μｍとなるように、常圧下でエピタキシャル成長させたエピタキシャルウェーハの製造方法である。
【００１２】
この単結晶シリコン基板としては、例えばＣＺ法や、その他、どのような方法によって製造された単結晶シリコン基板でもよい。また、ＣＺ基板に常圧下または減圧下でシリコンをエピタキシャル成長させたものであってもよい。
常圧エピタキシャル成長されるシリコンエピタキシャル層の好ましい厚さは０．４μｍ以上であり、０．４μｍ未満では、基板側のＣＯＰがそのまま残留する。
【００１３】
エピタキシャル層の表面に生じるＣＯＰが「きわめて少ない個数存在する」とは、例えば０．１３μｍ以上の大きさのＣＯＰが１枚のウェーハ（口径６インチ）当たり５０個未満をいう。ＣＯＰが５０個を超えると製造における歩留りが低下するからである。また、このＣＯＰの個数については、測定可能なＣＯＰの大きさが０．１０μｍである場合は、これに応じた個数となる。測定機器、または、測定手法により変動することがある。
エピタキシャル層の表面に生じたＣＯＰ数の測定機器としては、周知のパーティクルカウンタなどが挙げられる。０．１３μｍとは、公知のパーティクルカウンタ「ＳＳ６２００」での測定下限値である。なお、「ＣＯＰがきわめて少ない個数で存在する」の定義と、ＣＯＰのパーティクルカウンタには周知のものが使用できるという事項については、請求項２〜請求項４においても同様である。
【００１４】
エピタキシャル成長には、化学的気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒｐｈａｓｅ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）が主として採用されている。
このＣＶＤ法によるシリコンのエピタキシャル成長は、例えばシリコンを含んだ原料ガスを、キャリアガス（通常Ｈ2ガス）とともに反応炉内へ導入し、１０００℃以上の高温に熱せられたシリコン単結晶の基板（ＣＺ法により作製）上に、原料ガスの熱分解または還元によって生成されたシリコンを析出させることで行なわれる。
【００１５】
請求項２に記載した発明は、Ｈ２ガスを１〜１０分間流しながら単結晶シリコン基板を１１５０〜１２００℃で加熱処理した後、この単結晶シリコン基板上に、シリコンからなり、０．１３μｍ以上の大きさのＣＯＰが、その表面に存在しないか、または、０．３個／ｃｍ２以下で存在するエピタキシャル層を、その厚さが４．０μｍ〜１０μｍとなるように、減圧下でエピタキシャル成長させたエピタキシャルウェーハの製造方法である。
減圧エピタキシャル成長されるエピタキシャル層の好ましい厚さは４．０μｍ〜１０μｍである。４μｍ未満では単結晶シリコン基板でのＣＯＰが残留する。
【００１６】
減圧エピタキシャル成長されるエピタキシャル層の好ましい圧力は、２００Ｔｏｒｒ以上であり、２００Ｔｏｒｒ未満では単結晶シリコン基板表面のＣＯＰが残留する。
【００１７】
アニール時間が１〜１０分間という条件下での好ましいアニール温度は、１１５０〜１２００℃、特に好ましくは１２００℃であり、１１５０℃未満では単結晶シリコン基板のＣＯＰが減圧エピ後も残留し、１２００℃を超えると装置（例えば石英製加熱炉）のダメージが大きくなる。
また、アニール温度が１１５０〜１２００℃という条件下での好ましいアニール時間は、１〜１０分、特に好ましくは１０分であり、１分未満では単結晶シリコン基板のＣＯＰが減圧エピ後も残留し、１０分を越えると生産性が落ち、経済的でない。
【００１８】
【作用】
請求項１〜請求項２のエピタキシャルウェーハの製造方法によれば、予め作製された単結晶シリコン基板上にエピタキシャル層を、厚さ０．４μｍ〜１．０μｍで常圧エピタキシャル成長する。また、厚さ４．０μｍ〜１０μｍ、減圧下でエピタキシャル成長する。また、これらの常圧、減圧エピタキシャル成長の前処理として、Ｈ2ガスを１１５０〜１２００℃で１〜１０分間流しながら単結晶シリコン基板をＨ2アニールする。
これにより、薄膜エピタキシャルウェーハの作製後にパーティクルカウンタでカウントされるエピタキシャル層表面のＣＯＰを無くせるか、きわめて少なくすることができる（５０個／Ｗ）。したがって、エピタキシャル層表面のＣＯＰを原因とした不具合が解消され、薄膜エピタキシャルウェーハの電気的特性の向上や、製造時の歩留りを高くすることができる。
【００１９】
このように、請求項１においてＣＯＰが消失されたり低減されるのは、エピタキシャル層の厚さを０．４μｍ以上とした常圧下でのシリコンのエピタキシャル成長を行なうと、単結晶シリコン基板表面のＣＯＰが積層されたシリコンにより埋まるからと考えられる。
また、請求項２においてＣＯＰが消失または低減するのは、減圧下でのエピタキシャル成長により、４μｍ以上の厚さのエピタキシャル層を単結晶シリコン基板上に形成すると、その基板表面のＣＯＰが埋まるからである。
【００２０】
さらに、単結晶シリコン基板表面に減圧下でエピタキシャル成長を行うと、反応副生成物（Ｃｌ、Ｈ等）のパージが不十分となり、異方性の成長傾向が強くなる。その結果、単結晶シリコン基板表面のＣＯＰの凹みがエピタキシャル層で埋まりやすくなるからである。
さらにまた、Ｈ2アニールの条件として１１５０〜１２００℃で１〜１０分間だけＨ2ガスを、単結晶シリコン基板表面に流すと、その表面のＣＯＰが埋まるので、エピ後にＣＯＰが残留しなくなるからである。
【００２１】
【発明の実施の形態】
以下に実施例を挙げてこの発明をより具体的に説明する。
〈実施例１〉
ＣＺ法によるシリコン単結晶の引き上げ工程において、引き上げ速度０．９ｍｍ／分で引き上げられた高抵抗のシリコン単結晶をブロック切断、ウェーハ切断、面取り、機械化学的研磨などを施して６２５μｍの単結晶シリコン基板（６インチ）を得た。これに、Ｈ2アニール条件として１１５０℃×１分間、圧力は常圧、ソースガスとしてＴＣＳ（ＳｉＨＣｌ3）を用い、エピタキシャル成長速度１．１μｍ／分、エピタキシャル成長温度１１３５℃により、それぞれ厚さが異なるエピタキシャル層をエピタキシャル成長させた。
その後、テンコール株式会社製の高感度のパーティクルカウンタである「ＳＳ６２００」により、直径０．１３μｍを超えるパーティクル数をカウントした。この０．１３μｍがこの装置でヘイズの影響を受けずに現在確認できる最も小さいパーティクルである。
【００２２】
その結果を、図１の常圧エピタキシャル成長におけるエピタキシャル層の厚さとエピタキシャル後のパーティクル数との関係を表すグラフに示す。
同図より明らかなように、常圧でエピタキシャル成長した場合、エピタキシャル層の厚さ０．４μｍを境にして、エピタキシャル層の厚さが厚くなればパーティクル数がきわめて少なくなり、薄くなればパーティクル数が急増した。
常圧エピタキシャル成長されるエピタキシャル層の厚さを０．４μｍ以上とすることにより、エピタキシャル層表面のＣＯＰが低減される。よって、このＣＯＰを原因とした単結晶シリコン基板の欠陥がほぼ消失され、エピタキシャルウェーハの電気的特性が向上し、かつ製造時の歩留りも大きくなる。
【００２３】
〈実施例２〉
実施例１と同じ条件で得られた単結晶シリコン基板に、Ｈ2アニール条件として１０８０℃×１分間、圧力は８０Ｔｏｒｒ、ソースガスとしてＤＣＳ（ＳｉＨ2Ｃｌ2）を用い、エピタキシャル成長速度０．７μｍ／分、エピタキシャル成長温度１０８０℃により、それぞれ厚さが異なるエピタキシャル層をエピタキシャル成長させた。
その後、パーティクルカウンタ「ＳＳ６２００」により、直径０．１３μｍを超えるパーティクル数をカウントした。
結果を、図２のエピタキシャル層の厚さと減圧エピタキシャル成長後のパーティクル数との関係を表すグラフに示す。
【００２４】
このグラフより明らかなように、減圧下でエピタキシャル成長した場合には、４μｍ以上のエピタキシャル層の厚さになると、直径０．１３μｍを超えるパーティクルがほとんどないのに比べ、４μｍ未満では薄くなるほどパーティクル数が激増した。
このように、図２において、減圧エピタキシャル成長されるエピタキシャル層の厚さを４μｍ以上とすることで、エピタキシャル層表面のＣＯＰが低減されることが判明した。その結果、このＣＯＰを原因とした単結晶シリコン基板の欠陥がほぼ解消され、エピタキシャルウェーハとしての電気的特性が向上し、かつ製造時の歩留りも大きくなる。
【００２５】
〈実施例３〉
実施例１と同じ条件で得られた単結晶シリコン基板に、Ｈ2アニール条件として１１５０℃×１分間、ソースガスとしてＤＣＳを用い、エピタキシャル成長速度０．７μｍ／分、エピタキシャル成長温度１０８０℃により、厚さ１μｍのエピタキシャル層をエピタキシャル成長させた。その圧力を種々変化させた。
その後、「ＳＳ６２００」により直径０．１３μｍを超えるパーティクル数をカウントした。
【００２６】
結果を、図３の圧力と減圧エピタキシャル成長後のパーティクル数との関係を表すグラフに示す。
同図より明らかなように、減圧下でエピタキシャル成長した場合には、２００Ｔｏｒｒ以上の圧力になると、直径０．１３μｍを超えるパーティクルがきわめて少なくなるのに比べ、２００Ｔｏｒｒより小さい減圧状態となったところで、パーティクル数が激増することがわかった。
このように減圧エピタキシャル成長時の圧力を２００Ｔｏｒｒ以上とすることで、上記各実施例と同様に、ＣＯＰが低減される。その結果、前記単結晶シリコン基板の欠陥がほぼ消失され、エピタキシャルウェーハの電気特性が向上し、かつ製造時の歩留りも大きくなる。
【００２７】
〈実施例４〉
実施例１と同じ条件で得られた単結晶シリコン基板に、Ｈ2アニール条件としてアニール時間が１分間、その温度を変化させ、さらに、圧力は８０Ｔｏｒｒ、ソースガスとしてＤＣＳを用い、エピタキシャル成長速度０．７μｍ／分、エピタキシャル成長温度１０８０℃により、厚さ１μｍのエピタキシャル層をエピタキシャル成長させた。その後、「ＳＳ６２００」を用いて、直径０．１３μｍを超えるパーティクル数をカウントした。
【００２８】
結果を、図４のアニール時間が１分間におけるＨ2アニール温度と、パーティクル数との関係を表すグラフに示す。
同図より明らかなように、アニール時間が１分間の場合、アニール温度は１１５０℃より高くなるとパーティクル数がきわめて少なくなり、１１５０℃以下では温度が低下するにつれて、パーティクル数が増加した。
このように、図４において、Ｈ2アニールのアニール温度を１１５０℃より高くすることで、同様に、単結晶シリコン基板の欠陥がほぼ消失され、エピタキシャルウェーハの電気特性が向上し、かつ製造時の歩留りも大きくなった。
【００２９】
〈実施例５〉
実施例１と同じ条件で得られた単結晶シリコン基板に、Ｈ2アニール条件としてアニール温度が１１５０℃としその時間を変化させ、さらに、圧力は８０Ｔｏｒｒ、ソースガスとしてＤＣＳを用い、エピタキシャル成長速度０．７μｍ／分により、厚さ１μｍのエピタキシャル層をエピタキシャル成長させた。その後、「ＳＳ６２００」を用いて、直径０．１３μｍを超えるパーティクル数をカウントした。
【００３０】
結果を、図５のアニール温度１１５０℃におけるＨ2アニール時間と、パーティクル数との関係を表すグラフに示す。
同図より明らかなように、アニール温度が１１５０℃の場合、アニール時間が１分より長くなるとパーティクル数がきわめて少なくなり、１分以下では時間が短くなるにつれて、パーティクル数が急増した。
このように、Ｈ2アニールのアニール時間を１分間より長くすることで、同様に、単結晶シリコン基板の欠陥がほぼ消失され、エピタキシャルウェーハの電気的特性が向上し、かつ製造時の歩留りも大きくなった。
【００３１】
【発明の効果】
この発明のエピタキシャルウェーハの製造方法によれば、単結晶シリコン基板上へのエピタキシャル層の形成を、（１）前処理としてのＨ2アニールを１１５０〜１２００℃、１〜１０分間で行ない、厚さ０．４μｍ以上で常圧エピタキシャル成長したので、または、（２）減圧エピの前処理としてのＨ2アニールを１１５０〜１２００℃、１〜１０分間で行ない、２００Ｔｏｒｒ以上の減圧下で厚さ４．０μｍ〜１０μｍで減圧エピタキシャル成長したので、積層されたエピタキシャル層の表面からＣＯＰを消失させることができるか、または、その数（０．３個／ｃｍ２以下）をきわめて少なくすることができる。これにより、薄膜エピタキシャルウェーハの電気的特性を向上させることができ、かつ製造時の歩留りも大きくなる。
【図面の簡単な説明】
【図１】この発明の実施例に係る常圧エピタキシャル成長におけるエピタキシャル層の厚さとエピタキシャル成長後のパーティクル数との関係を表すグラフである。
【図２】この発明の実施例に係るエピタキシャル層の厚さと減圧エピタキシャル成長後のパーティクル数との関係を表すグラフである。
【図３】この発明の実施例に係るエピ圧力と減圧エピタキシャル成長後のパーティクル数との関係を表すグラフである。
【図４】この発明の実施例に係るアニール時間が１分間におけるアニール温度と、パーティクル数との関係を表すグラフである。
【図５】この発明の実施例に係るアニール温度１１５０℃におけるアニール時間と、パーティクル数との関係を表すグラフである。
【図６】一般的な常圧エピタキシャル成長と減圧エピタキシャル成長との比較を表すグラフである。
【図１】
0003763629.tif 000003
【図２】
0003763629.tif 000004
【図３】
0003763629.tif 000005
【図４】
0003763629.tif 000006
【図５】
0003763629.tif 000007
【図６】
0003763629.tif 000008