(57)【特許請求の範囲】
【請求項１】
シリコン基板のＳｉ（１１１）面上の、マスキングにより範囲が限定された結晶成長領域上にIII族窒化物系化合物半導体から成る半導体結晶Ａを成長させることにより、半導体素子を製造する方法であって、
前記結晶成長領域の外周の全部が、前記Ｓｉ（１１１）面と他の劈開可能な結晶面との稜に略一致しており、
劈開可能な前記結晶面は、前記シリコン基板の（−１０１）面、（１−１０）面、又は（０１−１）面である
ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
【請求項２】
前記半導体結晶Ａは、
組成式が「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」
を満たすIII族窒化物系化合物半導体から成る
ことを特徴とする請求項１に記載のIII族窒化物系化合物半導体素子の製造方法。
【請求項３】
前記結晶成長領域の形状または近似形状を
正三角形、平行四辺形、等脚台形、または、等角六角形に構成した
ことを特徴とする請求項１又は請求項２に記載のIII族窒化物系化合物半導体素子の製造方法。
【請求項４】
１つの前記結晶成長領域に対して、その上にちょうど１つの前記半導体素子を形成する
ことを特徴とする請求項１乃至請求項３の何れか１項に記載のIII族窒化物系化合物半導体素子の製造方法。
【請求項５】
請求項１乃至請求項４の何れか１項に記載のIII族窒化物系化合物半導体素子の製造方法を用いて製造された
ことを特徴とするIII族窒化物系化合物半導体発光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体の結晶成長工程やその半導体ウエハのチップ（半導体素子）への分離工程等を経て製造されるIII族窒化物系化合物半導体素子と、その製造方法に関する。
【０００２】
【従来の技術】
図５に例示する様に、例えばＳｉ（１１１）面を結晶成長面（結晶成長領域）としたシリコン基板上に窒化ガリウム（ＧａＮ）等のIII族窒化物系化合物半導体を結晶成長させ、その後常温まで冷却すると、結晶成長させた半導体層に転位やクラックが多数入ることが一般に知られている。
【０００３】
【発明が解決しようとする課題】
この様に、成長層（窒化物半導体層）に転位やクラックが多数入ると、その上にデバイスを作製した場合に、デバイス中に格子欠陥や転位、変形、クラック等が多数生じる結果となり、デバイス特性の劣化を引き起こす原因となる。
【０００４】
また、所謂ダイヤモンド構造のシリコン基板上に六方晶系のＧａＮ結晶を成長させる場合、通常、結晶成長面としては最稠密充填面であるＳｉ（１１１）面が使用されるが、このＳｉ（１１１）面上に平面形状が矩形の一般的な半導体素子を結晶成長により形成し、その半導体ウエハから半導体素子（チップ）を個々に分離するためには、少なくとも２面の劈開不能な切断面により、半導体素子の側壁を形成しなければならない。このため、スクライブ工程が複雑或いは困難となり、その結果、製造時間が長くなったり、クラック等によりデバイス特性が低下した不合格品等が生じ易くなるなどし、生産性が向上しない。
【０００５】
また、Ｓｉ（１１１）面上に一般的な矩形の半導体素子を形成する場合には、上記のスクライブ工程でスクライブされる切り代領域が半導体ウエハの面積の内の少なからぬ部分を占有するために、半導体ウエハの利用効率（歩留り）が向上しない。
【０００６】
本発明は、上記の課題を解決するために成されたものであり、その目的は、クラックが無く、転位の密度が低い高品質の半導体結晶から成る、特性の良好な半導体素子を効率よく生産することである。
【０００７】
【課題を解決するための手段、並びに、作用及び発明の効果】
上記の課題を解決するためには、以下の手段が有効である。
即ち、第１の手段は、シリコン基板のＳｉ（１１１）面上の、マスキングにより範囲が限定された結晶成長領域上にIII族窒化物系化合物半導体から成る半導体結晶Ａを成長させる、半導体素子の製造工程において、上記の結晶成長領域の外周の全部を、Ｓｉ（１１１）面と他の劈開可能な結晶面との稜に略一致させることである。
【０００８】
ただし、上記の半導体結晶Ａから構成される半導体層は、単層構造であっても複層構造（多層構造）であっても良い。
また、ここで言う「III族窒化物系化合物半導体」一般には、２元、３元、又は４元の「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」成る一般式で表される任意の混晶比の半導体が含まれ、更に、ｐ型或いはｎ型の不純物が添加された半導体も、本明細書の「III族窒化物系化合物半導体」の範疇とする。
また、上記のIII族元素（Ａｌ，Ｇａ，Ｉｎ）の内の一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等もまた、本明細書の「III族窒化物系化合物半導体」の範疇とする。
【０００９】
また、上記のｐ型の不純物としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加することができる。
また、上記のｎ型の不純物としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等を添加することができる。
また、これらの不純物は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。
【００１０】
上記の様に結晶成長領域の外周の全てを、Ｓｉ（１１１）面と他の劈開可能な結晶面との稜から構成すれば、半導体素子が有するシリコン基板の側壁を全てシリコン結晶の劈開可能な結晶面で構成できるので、スクライブ工程が非常に容易となり、製造時間が短縮でき、クラック等によりデバイス特性が低下した不合格品が削減できるなどして、生産性が大幅に向上する。また、スクライブに必要となるキリ代も大幅に削減可能になり、歩留りが大幅に改善できる。
【００１１】
また、劈開面としてＳｉの結晶面（１−１０）を選択した場合、Ｓｉの結晶面（１−１０）と、ＧａＮの（１１−２０）面とが一致するため、成長領域端部の盛り上がりを少なくすることができる。これにより、ウエハの結晶成長面をより平坦にすることが可能となり、平坦な部分に関する歩留りも向上する。
また、本発明の手段にしたがえば、一般的な矩形の形状（略長方形）で囲まれた成長領域を設定した場合に比べて、成長領域を囲む全ての稜が［１−１０］と言う等価な面から構成されるため、成長領域端部（周付近）の成長速度が一周に渡って殆ど均一になる。これにより、成長領域の端部の成長層厚も殆ど均一になる。このため、発光波長の広がり（発光波長に対する発光強度の半値幅）が小さくなり、発光波長の揃った発光ピークの鋭い発光素子を製造することができるようになる。
【００１２】
更に、劈開可能な上記の結晶面として、上記のシリコン基板の（−１０１）面、（１−１０）面、又は（０１−１）面を選択する。
例えば、図１に示す様に、結晶成長領域を正三角形にする場合には、これらの全ての面を選択すれば良い。また、これらの劈開可能な結晶面の組み合わせ方は任意であり、例えば図２にも例示されている様に、正三角形を形成する場合にも、互いに１８０°向き（配向）が異なる正三角形を形成することができる。
この様な劈開可能な結晶面を半導体素子の側壁とすることにより、スクライブ工程を容易なものにすることができる。
【００１３】
また、第２の手段は、上記の第１の手段において、上記の半導体結晶Ａを、組成式が「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」を満たすIII族窒化物系化合物半導体から形成することである。
【００１４】
【００１５】
また、第３の手段は、上記の第１又は第２の手段において、上記の結晶成長領域の形状または近似形状を、正三角形、平行四辺形、等脚台形、または、等角六角形に構成することである。ただし、この形状または近似形状は、鋭角（６０°）の頂点を１つだけ有する五角形でも良い。また、上記の等角六角形は、正六角形でも不等辺六角形でも良い。
【００１６】
特に、結晶成長領域を正三角形や平行四辺形等の形状にした場合、半導体ウエハ上に半導体素子の平面形状を無駄なく稠密に配列することができ、また、半導体ウエハ上に半導体素子の各辺を一直線上に容易に配置できるためスクライブも一段と容易になる。このため、品質や生産性がより一段と向上する。
【００１７】
また、第４の手段は、上記の第１乃至第３の何れか１つの手段において、１つの結晶成長領域に対して、その上にちょうど１つの半導体素子を形成すること、即ち、結晶成長領域の大きさや形状を半導体素子の大きさや形状に略一致させることである。
【００１８】
この様に、１つの結晶成長領域を極く狭い範囲に限定することにより、シリコン基板と半導体層（半導体結晶Ａ）との間に働く、格子定数差や熱膨張係数差に基づく応力により発生するクラックが、分断或いは抑制される。従って、結晶性が良質の半導体素子を製造することが可能又は容易となる。
或いは、シリコン基板として、素子内部に生じる応力が緩和しにくい膜厚の大きなものを採用しても、１つの結晶成長領域を極く狭い範囲に限定することにより、半導体層（半導体結晶Ａ）に応力が掛かり難くなる。したがって、半導体層に掛かる応力を緩和し易いものの同時に破損もし易い薄膜のシリコン結晶を結晶成長基板（Ｓｉ基板）として用いる必要が無くなるので、シリコン基板の取り扱いが容易となり、生産性や品質が向上する。
【００１９】
また、第５の手段は、III族窒化物系化合物半導体素子において、上記の第１乃至第４の何れか１つの手段に基づく素子構成を採用することである。
即ち、この第５の手段は、半導体素子の構造自身に関するものであり、より具体的には、シリコン基板のＳｉ（１１１）面上の、マスキングにより範囲が限定された結晶成長領域上にIII族窒化物系化合物半導体から成る半導体結晶Ａを成長させることにより得られるIII族窒化物系化合物半導体素子において、その結晶成長領域の外周の全てをＳｉ（１１１）面と他の劈開可能な結晶面との稜から構成し、劈開可能な上記の結晶面として、上記のシリコン基板の（−１０１）面、（１−１０）面、又は（０１−１）面を選択することである（手段５−１）。
【００２０】
或いは、この（手段５−１）に加えて更に、以下の（手段５−２）乃至（手段５−４）の少なくとも何れか一つの素子構成を採用することである。
【００２１】
（手段５−２）上記の半導体結晶Ａを、組成式が「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」を満たすIII族窒化物系化合物半導体から形成する。
【００２２】
【００２３】
（手段５−３）上記の結晶成長領域の外周の形状または近似形状を、正三角形、平行四辺形、等脚台形、または、等角六角形に構成する。
【００２４】
（手段５−４）１つの結晶成長領域に対して、その上にちょうど１つの半導体素子を形成する。即ち、結晶成長領域の大きさや形状を半導体素子の大きさや形状に一致させる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【００２５】
【発明の実施の形態】
本発明を実施するに当り、次の中から個々の製造条件をそれぞれ任意に選択しても良い。また、これらの各製造条件は、任意に組み合わせても良い。
まず、最初に、III族窒化物系化合物半導体層を形成する方法としては、有機金属気相成長法（MOCVD又はMOVPE）が好ましい。しかしながら、分子線気相成長法（MBE）、ハライド気相成長法（Halide VPE）、液相成長法（LPE）等を用いても良く、また、各層を各々異なる成長方法で形成しても良い。
【００２６】
また、バッファ層については、格子不整合を是正する等の理由から、シリコン基板の表面、或いは、半導体結晶Ａ中に適宜形成することが好ましい。
【００２７】
特に、半導体結晶Ａ中にバッファ層（中間層）を積層する場合、これらのバッファ層としては、低温で形成させたIII族窒化物系化合物半導体AlxGayIn1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1）、より好ましくはAlxGa1-xN（0≦x≦1）を用いることができる。このバッファ層は単層でも良く、組成等の異なる多重層としても良い。バッファ層の形成方法は、380〜420℃の低温で形成するものでも良く、逆に1000〜1180℃の範囲で、ＭＯＣＶＤ法で形成しても良い。また、ＤＣマグネトロンスパッタ装置を用いて、高純度金属アルミニウムと窒素ガスを原材料として、リアクティブスパッタ法によりAlNから成るバッファ層を形成することもできる。
【００２８】
同様に一般式AlxGayIn1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1、組成比は任意）のバッファ層を形成することができる。更には蒸着法、イオンプレーティング法、レーザアブレーション法、ＥＣＲ法を用いることができる。物理蒸着法によるバッファ層は、200〜600℃で行うのが望ましい。さらに望ましくは300〜600℃であり、さらに望ましくは350〜450℃である。これらのスパッタリング法等の物理蒸着法を用いた場合には、バッファ層の厚さは、100〜3000Åが望ましい。さらに望ましくは、100〜400Åが望ましく、最も望ましくは、100〜300Åである。
【００２９】
多重層としては、例えばAlxGa1-xN（0≦x≦1）から成る層とGaN層とを交互に形成する、組成の同じ層を形成温度を例えば600℃以下と1000℃以上として交互に形成するなどの方法がある。勿論、これらを組み合わせても良く、多重層は３種以上のIII族窒化物系化合物半導体AlxGayIn1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1）を積層しても良い。
【００３０】
バッファ層及び上層のIII族窒化物系化合物半導体は、III族元素の組成の少なくとも一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の少なくとも一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN（0≦x≦1）に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。
【００３１】
例えばこのようにして、結晶性を良くすることで本願発明と合わせて更に貫通転位を１００乃至１０００分の１程度にまで下げることもできる。バッファ層とIII族窒化物系化合物半導体層とが２周期以上で形成されている基底層の場合、各III族窒化物系化合物半導体層に主たる構成元素よりも原子半径の大きな元素をドープすると更に良い。なお、発光素子として構成する場合は、本来III族窒化物系化合物半導体の２元系、若しくは３元系を用いることが望ましい。
【００３２】
ｎ型のIII族窒化物系化合物半導体層を形成する場合には、ｎ型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、ｐ型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはｎ型不純物とｐ型不純物を同一層にドープしても良い。
【００３３】
（実施例）
以下、本発明をより具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
本実施例では、以下に示す（１）〜（３）の合計３工程でＬＥＤチップ（半導体素子）を製造する方法を例示する。
【００３４】
（１）マスク工程
本マスク工程では、結晶成長領域を制限するためシリコン基板上にマスクを形成する。
（ａ）まず、ｎ型のシリコン基板のＳｉ（１１１）面上に、スパッタリングによりＳｉＯ2膜を成膜する。
【００３５】
（ｂ）次に、図２、図３に示す様に、１辺の長さが約３００μｍの正三角形の窓部（結晶成長領域）を形成する。即ち、この正三角形（結晶成長領域）の各辺が、（１１１）面と（０１−１）面との稜、（１１１）面と（１−１０）面との稜、及び（１１１）面と（−１０１）面との稜で各々形成される様に、フォトリソグラフィー処理とウエットエッチング処理を行う。
例えば、この窓部の配置間隔、即ち、隣接する他の窓部までの最短距離は、約５０μｍ程度で良い。
【００３６】
（２）積層工程
本積層工程では、III族窒化物系化合物半導体の結晶成長によりＬＥＤの半導体結晶の多層構造を形成する。
（ａ）まず、上記のマスク（図２、図３の符号２０）を有するシリコン基板１０の露出面（結晶成長領域）上に、ｎ型のバッファ層１１をＳｉドープのＡｌＧａＮより形成する。膜厚は３００ｎｍ，結晶成長温度は１１００℃で良い。
【００３７】
（ｂ）次に、膜厚約１．５μｍのｎ型半導体層１２をＳｉドープのＧａＮより形成する。結晶成長温度は１１００℃で良い。
（ｃ）更に、ｎ型半導体層１２の上に、膜厚0.02μｍのＳｉドープのＡｌＧａＮより成るｎ型層１３、無添加のＩｎＧａＮより成る膜厚５０ｎｍの発光する層を含む層１４、及び、ＭｇドープのＧａＮより成る膜厚0.１μｍのｐ型半導体層１５を順次積層する。結晶成長温度は１１００℃で良い。
（ｄ）その後、この半導体ウエハを常温まで冷却する。降温速度は、２０℃／分以下が望ましい。
【００３８】
（３）素子化工程
本素子化工程では、上記の半導体ウエハ１００（図３）に電極を形成し、個々の半導体素子（ＬＥＤチップ）に分離する。
（ａ）まず、蒸着処理によりｐ型半導体層１５の上に正電極を形成する。
（ｂ）次に、蒸着処理によりＳｉ基板の裏面（結晶成長されていない面）に負電極を形成する。
（ｃ）その後、上記のＳｉＯ2から成るマスク２０上をダイヤモンドスクライバーでスクライブする。
（ｄ）最後に、半導体ウエハ１００の全面に適度の圧力を加えることにより、半導体ウエハ１００を個々の半導体素子（ＬＥＤチップ）に分離する。
【００３９】
上記の様に結晶成長領域の外周の全てを、Ｓｉ（１１１）面と他の劈開可能な結晶面との稜から構成すれば、半導体素子が有するシリコン基板の側壁を全てシリコン結晶の劈開可能な結晶面で構成できるので、スクライブ工程が非常に容易となり、製造時間が短縮でき、クラック等によりデバイス特性が低下した不合格品が削減できるなどして、生産性が大幅に向上する。また、スクライブに必要となるキリ代も大幅に削減可能になり、歩留りが大幅に改善できる。
【００４０】
尚、上記の実施例では、素子の平面配置を正三角形を基調とする図２に従って構成したが、例えばこの様な正三角形を基調とする図２の平面配置の代りに、図２と同一平面上にて、平行四辺形を基調とする図４の平面配置を採用しても良い。例えば、この様な平面配置によっても、略同様の作用・効果を得ることができる。また、これらの素子の平面形状は、正三角形や平行四辺形に限定されるものではない。
【００４１】
また、本発明の結晶成長は、有機金属化合物気相成長法（ＭＯＶＰＥ法）や、或いは、ハイドライド気相成長法（ＨＶＰＥ法）等の公知の結晶成長法によって実施することができる。
【００４２】
また、III族窒化物系化合物半導体にＦＥＴ、発光素子等の半導体素子を形成することができる。発光素子の積層構造としては、多重量子井戸構造（ＭＱＷ）や、単一量子井戸構造（ＳＱＷ）を用いたものの他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のもの等が考えられるが、ｐｉｎ接合或いはｐｎ接合等により形成しても良い。
【００４３】
また、横方向エピタキシャル成長を用いてIII族窒化物系化合物半導体層の転位を減じることも可能である。この際、例えば、マスクを用いるもの、或いはエッチングにより段差を埋めるもの等の任意の方法を取ることができる。
【００４４】
また、前記のマスク２０、或いは上記のエッチングマスクには、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、チタン(Ti)、タングステン(W)のような高融点金属、或いは、これらの多層膜を用いることができる。また、これらの成膜方法は蒸着、スパッタ、ＣＶＤ等の気相成長法の他、任意である。
【００４５】
また、エッチングをする際には、反応性イオンビームエッチング（ＲＩＢＥ）が望ましいが、任意のエッチング方法を用いることができる。基板面に垂直な側面を有する段差を形成するのでないものとして、異方性エッチングにより例えば段差の底部に底面の無い、断面がＶ字状のものを形成しても良い。
【図面の簡単な説明】
【図１】  本発明の作用原理を説明する、その周辺がマスクされた結晶成長領域の模式的な平面図。
【図２】  本発明の実施例に係わる窒化物系の半導体ウエハ１００の模式的な平面図。
【図３】  本発明の実施例に係わる窒化物系の半導体ウエハ１００の模式的な断面図。
【図４】  本発明のその他の実施例での窒化物系の半導体ウエハの模式的な平面図。
【図５】  従来技術における窒化物系の半導体ウエハの模式的な断面図。
【符号の説明】
１００  …  窒化物系の半導体ウエハ
１０  …  シリコン基板
１１  …  バッファ層
１２  …  ｎ型半導体層
１３  …  ｎ型層
１４  …  発光する層を含む層
１５  …  ｐ型半導体層
２０  …  マスク
【図１】
0003763753.tif 000002
【図２】
0003763753.tif 000003
【図３】
0003763753.tif 000004
【図４】
0003763753.tif 000005
【図５】
0003763753.tif 000006