(57)【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン（ＦＤ）部と、前記光電変換素子で光電変換された電荷信号を前記ＦＤ部に転送する読み出しトランジスタと、前記ＦＤ部の電位を検出する画素アンプと、前記ＦＤ部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置され、全ての光電変換セルに共通する前記所定の電位を供給する電源供給部を有する固体撮像装置を駆動する方法であって、
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内に、前記リセットトランジスタをオンして、前記ＦＤ部の電位を前記所定の電位に初期化させた後に、前記リセットトランジスタをオフし、その後、前記読み出しトランジスタを介して前記光電変換素子で光電変換された電荷信号を前記ＦＤ部に転送し、
前記電源供給部の電圧が「Ｌｏｗ」レベルの状態で、前記リセットトランジスタを「Ｈｉｇｈ」にした後に、前記リセットトランジスタを「Ｌｏｗ」にし、前記光電変換セルを非選択状態に戻すことを特徴とする固体撮像装置の駆動方法。
【請求項２】
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、
前記リセットトランジスタがオン状態での前記ＦＤ部の電位をリセットレベルとして前記画素アンプで検出し、
前記リセットトランジスタがオフ状態でかつ前記読み出しトランジスタがオン状態での前記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで検出し、
前記リセットレベルと前記蓄積信号レベルの差を検出することを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項３】
前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、
前記ロードトランジスタと前記リセットトランジスタをオンして、次に前記ロードトランジスタと前記リセットトランジスタをオフして、前記ＦＤ部の電位を信号のない基準レベルとして前記画素アンプで検出する工程と、
前記ロードトランジスタと前記読み出しトランジスタをオンして、次に前記ロードトランジスタと前記読み出しトランジスタをオフして、前記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで検出する工程とを含むことを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項４】
前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、
前記ロードトランジスタと前記リセットトランジスタをオンして、先に前記リセットトランジスタをオフした後に前記ロードトランジスタをオフして、前記ＦＤ部の電位を信号のない基準レベルとして前記画素アンプで検出し、
次に、前記ロードトランジスタと前記読み出しトランジスタをオンして、次に前記読み出しトランジスタをオフした後に前記ロードトランジスタをオフして、前記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで検出することを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項５】
前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
前記ロードトランジスタに所定の一定電圧を印加して前記ロードトランジスタをオン状態に固定し、
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、
前記リセットトランジスタをオンして、前記ＦＤ部の電位をリセットレベルとして前記画素アンプで検出し、
前記リセットトランジスタをオフし、次に前記読み出しトランジスタをオンして、前記ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで検出し、
前記読み出しトランジスタをオフすることを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項６】
前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、
前記ロードトランジスタをオフ状態にしたまま前記リセットトランジスタをオン／オフし、次に前記読み出しトランジスタをオン／オフして前記光電変換素子をリセット状態にし、
前記電源供給部の電圧を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにして、前記ロードトランジスタをオフ状態にしたまま前記リセットトランジスタをオン／オフし、前記光電変換セルを非選択状態にすることを特徴とする請求項１記載の固体撮像装置の駆動方法。
【請求項７】
光電変換素子と、前記光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン（ＦＤ）部と、前記光電変換素子で光電変換された電荷信号を前記ＦＤ部に転送する読み出しトランジスタと、前記ＦＤ部の電位を検出する画素アンプと、前記ＦＤ部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置された固体撮像装置であって、
全ての光電変換セルに共通する前記所定の電位を供給する電源供給部を有し、
前記電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内に、前記リセットトランジスタをオンして、前記ＦＤ部の電位を前記所定の電位に初期化させた後に、前記リセットトランジスタをオフし、
前記電源供給部の電圧が「Ｌｏｗ」レベルの状態で、前記リセットトランジスタを「Ｈｉｇｈ」にした後に、前記リセットトランジスタを「Ｌｏｗ」にし、前記光電変換セルを非選択状態に戻すことを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の光電変換素子が配置された固体撮像装置およびその駆動方法に係り、特に光電変換セルの開口率向上やサイズ縮小化技術に関する。
【０００２】
【従来の技術】
従来のＭＯＳ型イメージセンサは、フローティングディフュージョン部（以下、ＦＤ部と略称する）を縮小化して感度向上を図るためと、フォトダイオード部（以下、ＰＤ部と略称する）の表面をＰ型半導体で覆い白キズ対策を図るために、フローティング・ディフュージョン・アンプリファー（以下、ＦＤＡと略称する）方式の画素構造を採用してきた。
【０００３】
【発明が解決しようとする課題】
この方式は、ＰＤ部に蓄積された電荷を一旦ＦＤ部に転送する転送ゲートと、光電変換セルごとに設けられたソースフォロワアンプと、ＦＤ部の電位をリセットするリセットゲートと、垂直走査パルスが印加されるセレクトゲートとで構成され、１つの光電変換セルに合計４つのゲートトランジスタが必要となり、セルに占めるトランジスタ部分のサイズが大きくなり、ＰＤ部の面積の確保や一つの光電変換セルサイズの微細化が困難であるという問題を抱えている。
【０００４】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、ＦＤＡ方式で一般的に使用される前記４つのゲートトランジスタのうち、垂直走査パルスが印加されるセレクトゲートをなくすことによって、１つの光電変換セルを３つのトランジスタゲートのみで構成できるようにして、ＰＤ部の面積確保や光電変換セルサイズの微細化を容易に実現できる固体撮像装置およびその駆動方法を提供することにある。
【０００５】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る固体撮像装置の駆動方法は、光電変換素子と、光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン（ＦＤ）部と、光電変換素子で光電変換された電荷信号をＦＤ部に転送する読み出しトランジスタと、ＦＤ部の電位を検出する画素アンプと、ＦＤ部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置され、全ての光電変換セルに共通する所定の電位を供給する電源供給部を有する固体撮像装置を駆動する方法であって、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内に、リセットトランジスタをオンして、ＦＤ部の電位を所定の電位に初期化させた後に、リセットトランジスタをオフし、その後、読み出しトランジスタを介して光電変換素子で光電変換された電荷信号をＦＤ部に転送し、電源供給部の電圧が「Ｌｏｗ」レベルの状態で、リセットトランジスタを「Ｈｉｇｈ」にした後に、リセットトランジスタを「Ｌｏｗ」にし、光電変換セルを非選択状態に戻すことを特徴とする。
【０００６】
この構成によれば、１つの光電変換セル内のゲートトランジスタを、光電変換素子それぞれに対応するＦＤ部の電位を検出する画素アンプと、光電変換素子で光電変換された電荷信号をＦＤ部に転送する転送ゲートと、ＦＤ部の電位を所定電位に初期化するリセットゲートの３つで構成し、光電変換セルの電源をすべてのセルに共通のセル部共通電源とし、セル部共通電源の電圧をパルス信号として、セル部共通電源の電圧が「Ｈｉｇｈ」レベルである場合と「Ｌｏｗ」レベルである場合とでそれぞれリセットゲートにパルス信号を印加することで、垂直走査機能を実現することができ、従来では光電変換セルに必要であった垂直セレクトゲートが不要となり、ＰＤ部の面積確保や光電変換セルサイズの微細化を実現することが可能になる。
【０００７】
本発明に係る固体撮像装置の駆動方法においては、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内おいて、リセットトランジスタがオン状態でのＦＤ部の電位をリセットレベルとして画素アンプで検出し、リセットトランジスタがオフ状態でかつ読み出しトランジスタがオン状態でのＦＤ部の電位を蓄積信号レベルとして画素アンプで検出し、リセットレベルと蓄積信号レベルの差を検出することを特徴とする。
【０００８】
この構成によれば、第１の固体撮像装置の駆動方法による利点に加えて、ノイズキャンセル回路により、画素アンプの閾値ばらつきやノイズ成分を除去することが可能になる。
【０００９】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、ロードトランジスタとリセットトランジスタをオンして、次にロードトランジスタとリセットトランジスタをオフして、ＦＤ部の電位を信号のない基準レベルとして画素アンプで検出する工程と、ロードトランジスタと読み出しトランジスタをオンして、次にロードトランジスタと読み出しトランジスタをオフして、ＦＤ部の電位を蓄積信号レベルとして画素アンプで検出する工程とを含むことを特徴とする。
【００１０】
この構成によれば、第１の固体撮像装置の駆動方法による利点に加えて、基準レベルの検出は、リセットゲートとロードゲートが共にオフのときに行われ、この時、ロードゲートがオフすると、信号線内の電子が、基準レベルのＦＤ部の電位がかかった、画素内アンプゲートの下を通ってＶＤＤ電源に流れ、安定したリセットゲート下の電位になり、安定した信号線電位を実現することができる。また、信号レベルの検出は、転送ゲートとロードゲートが共にオフのときに行われ、この時、ロードゲートがオフすると、信号線内の電子が、信号レベルのＦＤ部の電位がかかった、画素内アンプゲートの下を通ってＶＤＤ電源に流れ、安定したリセットゲート下の電位になり、安定した信号線電位を実現することができる。
【００１１】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、ロードトランジスタとリセットトランジスタをオンして、先にリセットトランジスタをオフした後にロードトランジスタをオフして、ＦＤ部の電位を信号のない基準レベルとして画素アンプで検出し、次に、ロードトランジスタと読み出しトランジスタをオンして、次に読み出しトランジスタをオフした後にロードトランジスタをオフして、ＦＤ部の電位を蓄積信号レベルとして画素アンプで検出することを特徴とする。
【００１２】
この構成によれば、第１の固体撮像装置の駆動方法による利点に加えて、第２の固体撮像装置の駆動方法に比較して、基準レベルを検出する際に、リセットゲートをロードゲートよりも早くオフにすることで、ＦＤ部の基準レベルを早く安定にさせるため、信号線の電位が更に安定化する。
【００１３】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、ロードトランジスタに所定の一定電圧を印加してロードトランジスタをオン状態に固定し、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、リセットトランジスタをオンして、ＦＤ部の電位をリセットレベルとして前記画素アンプで検出し、リセットトランジスタをオフし、次に読み出しトランジスタをオンして、ＦＤ部の電位を蓄積信号レベルとして画素アンプで検出し、読み出しトランジスタをオフすることを特徴とする。
【００１４】
この構成によれば、第１の固体撮像装置の駆動方法による利点に加えて、ソースフォロアアンプのロードゲートに所定の一定電圧を印加してロードゲートをオン状態に固定することで電荷検出を行なうことができる。
【００１５】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内において、ロードトランジスタをオフ状態にしたままリセットトランジスタをオン／オフし、次に読み出しトランジスタをオン／オフして光電変換素子をリセット状態にし、電源供給部の電圧を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにして、ロードトランジスタをオフ状態にしたままリセットトランジスタをオン／オフし、光電変換セルを非選択状態にすることを特徴とする。
【００１６】
この構成によれば、画素アンプは電位検出することなく、光電変換素子のみリセット状態にすることができ、電子シャッター機能を実現することができる。
また、前記の目的を達成するため、本発明に係る固体撮像装置は、光電変換素子と、光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン（ＦＤ）部と、光電変換素子で光電変換された電荷信号をＦＤ部に転送する読み出しトランジスタと、ＦＤ部の電位を検出する画素アンプと、ＦＤ部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置された固体撮像装置であって、全ての光電変換セルに共通する所定の電位を供給する電源供給部を有し、電源供給部の電圧が「Ｈｉｇｈ」レベルの期間内に、リセットトランジスタをオンして、ＦＤ部の電位を所定の電位に初期化させた後に、リセットトランジスタをオフし、電源供給部の電圧が「Ｌｏｗ」レベルの状態で、リセットトランジスタを「Ｈｉｇｈ」にした後に、リセットトランジスタを「Ｌｏｗ」にし、光電変換セルを非選択状態に戻すことを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。なお、以下の実施形態では、固体撮像装置としてＭＯＳ型イメージセンサを例に説明する。
【００１８】
（第１の実施形態）
まず、本発明の第１の実施形態について、図１から図３を参照して説明する。
【００１９】
図１は、本発明の第１の実施形態に係るＭＯＳ型イメージセンサにおける光電変換セルの回路構成図である。なお、図１の光電変換セルの構成は、後述する他の実施形態においても同様である。
【００２０】
図１において、１は光電変換を行なうＰＤ部、２は光電変換後の電荷を蓄積するＦＤ部、３はＦＤ部２に電荷転送を行う転送ゲート、４はＦＤ部２の電荷を掃き出すリセットゲート、５はＦＤ部２の電荷検出を行う画素アンプ、６は画素アンプ５と共にソースフォロワアンプを形成するためのロードトランジスタ、７は光電変換セル部に共通電源電圧信号ＶＤＤＣＥＬを印加する共通電源線、８は転送ゲート３に読み出し信号ＲＥＡＤを印加する読み出しパルス線、９はＦＤ部２の電荷を掃き出すリセット信号ＲＥＳＥＴが印加されるリセットパルス線、１０は画素アンプ５で検出された画素信号ＶＯを伝達する出力信号線、１１はロードトランジスタ６のゲートにロードゲート信号ＬＧＣＥＬを印加するロードゲート線、１２はロードトランジスタ６に共通にソース電源電圧信号ＳＣＥＬを印加するソース共通電源線である。
【００２１】
図２は、図１の光電変換セルをアレイ状に配置したＭＯＳ型イメージセンサの全体回路構成図で、図３はその駆動方法を示す動作タイミング図である。
【００２２】
図２において、３１はタイミング発生回路、３２はノイズキャンセル回路、３３は水平ライン走査回路、３４は出力アンプ、３５はマルチプレクサ、３６は垂直ライン走査回路である。タイミング発生回路３１は、ロードゲート信号ＬＧＣＥＬ、ソース電源電圧信号ＳＣＥＬ、リセット信号ＲＥＳＥＴ、サンプルホールドパルスＳＨＮＣを生成するとともに、共通電源電圧信号ＶＤＤＣＥＬ、読み出し信号ＲＥＡＤの生成タイミングを制御する。
【００２３】
以下、図２および図３を用いて、本実施形態によるＭＯＳ型イメージセンサの動作について詳細に説明する。なお、図３の動作タイミングは、水平ブランキング期間内で一連の動作を完結させるものである。
【００２４】
まず、ロードゲートトランジスタ６を定電流源にするために、ロードゲート線１１にロードゲート信号ＬＧＣＥＬとして所定の一定電圧Ｖｃｌｇを印加する。次に、共通電源電圧信号ＶＤＤＣＥＬを「Ｈｉｇｈ」レベルにした後、リセット信号ＲＥＳＥＴを活性化してＦＤ部２の電荷を掃き出す。このとき、画素アンプ５でリセット時の信号レベル（リセットレベルＶｒ）を検出し、出力信号線１０を介して、このリセットレベルＶｒをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯのリセットレベルクランプを行なう（図３の期間Ｔｒ）。
【００２５】
次に、リセット信号ＲＥＳＥＴを非活性化した後、読み出し信号ＲＥＡＤを活性化してＦＤ部２にＰＤ部１の蓄積電荷を転送し、画素アンプ５で蓄積信号レベルＶｓを検出し、出力信号線１０を介して、この蓄積信号レベルＶｓをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯのサンプルホールドを行なう（図３の期間Ｔｓ）。以上の動作により、画素アンプ５の閾値ばらつきやノイズ成分を除去した画素信号ＶＯを検出することができる。
【００２６】
続いて、共通電源電圧信号ＶＤＤＣＥＬを「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活性化すると、ＦＤ部２の電位は、共通電源電圧信号ＶＤＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）になり、画素アンプ５は動作しなくなる。以降、垂直ライン走査回路３６によって、再びリセット信号ＲＥＳＥＴと読み出し信号ＲＥＡＤが活性化されるまで、画素アンプ５は動作しないため、非選択状態となる。
【００２７】
すなわち、共通電源電圧信号ＶＤＤＣＥＬのパルス化と、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴのタイミングによって、３つのゲートトランジスタ３、４、５だけで、光電変換セルの蓄積信号読み出し、蓄積信号リセット、および垂直走査が行えることになり、従来では必要であった垂直セレクトゲートが不要になる。
【００２８】
（第２の実施形態）
次に、本発明の第２の実施形態について、図２および図４を参照して説明する。
【００２９】
図４は、本発明の第２の実施形態に係るＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図である。以下、図２および図４を用いて、本実施形態によるＭＯＳ型イメージセンサの動作について詳細に説明する。なお、図４の動作タイミングは、水平ブランキング期間内で一連の動作を完結させるものである。
【００３０】
まず、共通電源電圧信号ＶＤＤＣＥＬを「Ｈｉｇｈ」レベルにした後、ロードゲート信号ＬＧＣＥＬとリセット信号ＲＥＳＥＴを活性化して、ＦＤ部２の電荷を掃き出す。次に、リセット信号ＲＥＳＥＴを非活性化した後、マージン期間Ｔｍを設けて、ロードゲート信号ＬＧＣＥＬを非活性化し、この直後に、画素アンプ５で信号のない基準レベルＶｒを検出し、出力信号線１０を介して、この基準レベルＶｒをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯの基準レベルクランプを行なう（図４の期間Ｔｒ）。
【００３１】
次に、ロードゲート信号ＬＧＣＥＬと読み出し信号ＲＥＡＤを活性化して、ＦＤ部２にＰＤ部１の蓄積電荷を転送した後、読み出し信号ＲＥＡＤを非活性化した後、マージン期間Ｔｍを設けて、ロードゲート信号ＬＧＣＥＬを非活性化し、この直後に、画素アンプ５で蓄積信号レベルＶｓを検出し、出力信号線１０を介して、この蓄積信号レベルＶｓをサンプルホールドパルスＳＨＮＣでサンプリングして、ノイズキャンセル回路３２にて、画素信号ＶＯのサンプルホールドを行なう（図４の期間Ｔｓ）。
【００３２】
上記のように、リセット信号ＲＥＳＥＴをロードゲート信号ＬＧＣＥＬよりも早く非活性化することで、ＦＤ部２の基準レベルＶｒが早く安定化する。また、読み出し信号ＲＥＡＤをロードゲート信号ＬＧＣＥＬよりも早く非活性化することで、ＰＤ部１から読み出した蓄積信号レベルが早く安定化する。これにより、安定した信号検出が可能になる。
【００３３】
続いて、共通電源電圧信号ＶＤＤＣＥＬを「Ｌｏｗ」レベルにして、リセット信号ＲＥＳＥＴを活性化すると、ＦＤ部２の電位は、共通電源電圧信号ＶＤＤＣＥＬの「Ｌｏｗ」レベル（この場合、ＧＮＤ）になり、画素アンプ５は動作しなくなる。以降、垂直ライン走査回路３６によって、再びリセット信号ＲＥＳＥＴと読み出し信号ＲＥＡＤが活性化されるまで、画素アンプ５は動作しないため、非選択状態となる。
【００３４】
すなわち、共通電源電圧信号ＶＤＤＣＥＬのパルス化と、ロードゲート信号ＬＧＣＥＬ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴのタイミングによって、３つのゲートトランジスタ３、４、５だけで、光電変換セルの蓄積信号読み出し、蓄積信号リセット、および垂直走査が行えることになり、従来では必要であった垂直セレクトゲートが不要になる。
【００３５】
（第３の実施形態）
次に、本発明の第３の実施形態について、図５および図６を参照して説明する。
【００３６】
図５は、本発明の第３の実施形態に係るＭＯＳ型イメージセンサの全体回路構成図であり、図６は、その駆動方法を示す動作タイミング図である。
【００３７】
図５に示す本実施形態が第１および第２の実施形態と異なる点は、図２の構成に加えて、電子シャッター走査回路３７を設けた点にあり、電子シャッター走査回路３７から、ＦＤ部２の電荷掃き出し用に、電子シャッター時リセット信号ＥＲＥＳＥＴが、またＰＤ部１からＦＤ部２への蓄積信号転送用に、電子シャッター時読み出し信号ＥＲＥＡＤが出力される。
【００３８】
図６に示す動作タイミングは、図４の動作タイミングに電子シャッター動作を組み込んだ例を示し、ロードゲート信号ＬＧＣＥＬのタイミングに特徴を持たせている。すなわち、蓄積信号を検出する場合は、ロードゲート信号ＬＧＣＥＬとしてパルス信号あるいは所定の一定電圧をロードトランジスタ６のゲートに印加してソースフォロア動作させ、蓄積信号を出力せずに蓄積信号のリセットのみ行う場合は、ロードゲート信号ＬＧＣＥＬをＧＮＤ状態にして、ソースフォロア動作させないようにしている。このリセットのみ行う動作により、電子シャッター動作を実現するものである。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、ＦＤＡ方式であるにもかかわらず、１つの光電変換セルを３つのトランジスタゲートだけで構成することができ、開口率の向上およびセルサイズの微細化を実現することが可能となる。
【図面の簡単な説明】
【図１】  光電変換セルの回路構成図
【図２】  本発明の第１および第２の実施形態に係るＭＯＳ型イメージセンサの全体回路構成図
【図３】  本発明の第１の実施形態に係るＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図
【図４】  本発明の第２の実施形態に係るＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図
【図５】  本発明の第３の実施形態に係るＭＯＳ型イメージセンサの全体回路構成図
【図６】  図５のＭＯＳ型イメージセンサの駆動方法を示す動作タイミング図
【符号の説明】
１  フォトダイオード部（ＰＤ部）、
２  フローティングディフュージョン部（ＦＤ部）
３  読み出し転送ゲート
４  リセットゲート
５  画素アンプ
６  ロードトランジスタ
７  光電変換セル部の共通電源線
８  読み出しパルス線
９  リセットパルス線
１０  出力信号線
１１  ロードゲート線
１２  ソース共通電源線
３１  タイミング発生回路
３２  ノイズキャンセル回路
３３  水平ライン走査回路
３４  出力アンプ
３５  マルチプレクサ
３６  垂直ライン走査回路
３７  電子シャッター走査回路
【図１】
0003782326.tif 000002
【図２】
0003782326.tif 000003
【図３】
0003782326.tif 000004
【図４】
0003782326.tif 000005
【図５】
0003782326.tif 000006
【図６】
0003782326.tif 000007