(57)【特許請求の範囲】
【請求項１】
ＵＳＢデバイスを制御するためのＵＳＢコントローラを備えたコンピュータシステムにおいて、
前記ＵＳＢデバイスが接続されるＵＳＢポートと、
このＵＳＢポートの使用状態を監視するポートステータス監視手段と、
このポートステータス監視手段により前記ＵＳＢポートを介したデータ転送が行われてないことが検出されたとき、前記ＵＳＢポートを介して前記ＵＳＢデバイスからデータを入力するための入力バッファをパワーダウンさせるパワーダウン制御手段と、
前記コンピュータシステムのＣＰＵによってアクセス可能に構成され、前記入力バッファのオン／オフを示す制御情報が書き込まれる第１レジスタと、
この第１レジスタに前記入力バッファのオフを示す制御情報が書き込まれたとき、前記パワーダウン制御手段を用いて、前記入力バッファをパワーダウンさせる手段と、
前記ポートステータス監視手段による検出結果と前記第１レジスタの制御情報とのいずれか一方を、前記入力バッファをパワーダウンさせる要因として選択する選択手段とを具備し、
前記選択手段によって、ＵＳＢポートを介したデータ転送の有無を示すポートステータスによるパワーダウン制御と前記第１レジスタを用いたソフトウェアによるパワーダウン制御とを選択的に実行できるように構成されていることを特徴とするコンピュータシステム。
【請求項２】
前記コンピュータシステムのＣＰＵによってアクセス可能に構成され、前記選択手段による選択動作を制御するための制御情報が書き込まれる第２レジスタをさらに具備することを特徴とする請求項１記載のコンピュータシステム。
【請求項３】
前記入力バッファは差動増幅回路から構成されており、前記入力バッファのパワーダウンは、前記差動増幅回路への電源供給の遮断、あるいは前記差動増幅回路の差動入力端子と前記ＵＳＢポートから伝達されるシリアルバスとの間の電気的な絶縁分離によって行われることを特徴とする請求項１記載のコンピュータシステム。
【請求項４】
ＵＳＢデバイスを制御するためのＵＳＢコントローラにおいて、
前記ＵＳＢデバイスが接続されるＵＳＢポートの使用状態を監視するポートステータス監視手段と、
このポートステータス監視手段により前記ＵＳＢポートを介したデータ転送が行われてないことが検出されたとき、前記ＵＳＢポートを介して前記ＵＳＢデバイスからデータを入力するための入力バッファをパワーダウンさせるパワーダウン制御手段と、
前記ＵＳＢコントローラが設けられたコンピュータシステムのＣＰＵによってアクセス可能に構成され、前記入力バッファのオン／オフを示す制御情報が書き込まれる第１レジスタと、
この第１レジスタに前記入力バッファのオフを示す制御情報が書き込まれたとき、前記パワーダウン制御手段を用いて、前記入力バッファをパワーダウンさせる手段と、
前記ポートステータス監視手段による検出結果と前記第１レジスタの制御情報とのいずれか一方を、前記入力バッファをパワーダウンさせる要因として選択する選択手段とを具備し、
前記選択手段によって、ＵＳＢポートを介したデータ転送の有無を示すポートステータスによるパワーダウン制御と前記第１レジスタを用いたソフトウェアによるパワーダウン制御とを選択的に実行できるように構成されていることを特徴とするＵＳＢコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はコンピュータシステムおよびＵＳＢコントローラに関し、特にＵＳＢコントローラの電力消費を低減できるように改良されたコンピュータシステムおよびこのシステムで用いられるＵＳＢコントローラに関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータなどにおいては、周辺装置の拡張性の自由度を高めるために、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）のサポートが始められている。ＵＳＢは、キーボード、マウス、カメラ、プリンタ、モデムなどの様々なＵＳＢ対応デバイスとの通信に共通に使用できるシリアルインターフェース規格である。このＵＳＢを用いることにより、周辺デバイス毎に用意されていたコネクタをＵＳＢコネクタに統合することができ、パーソナルコンピュータの低価格化および拡張性の自由度を高めることが可能となる。
【０００３】
特に、ノートブックタイプやサブノートタイプなどの携帯型パーソナルコンピュータにおいては、コネクタの実装スペースに制約があるため、ＵＳＢコネクタの利用はその小型化に非常に有効である。
【０００４】
ＵＳＢは、デバイス側とホスト側とに機能分離されたバスインターフェースであり、ホストによってデバイスの管理が行われる仕組みになっている。ホストは、ホストコントローラ（ＨＣ）と称されるハードウェアと、ホストソフトウェア（あるいはホストコントロールドライバ、ＵＳＢドライバ）と称されるソフトウェアとから構成される。
【０００５】
ＵＳＢはスター型のネットワーク構造のバスであり、デバイスを接続するためにＨＵＢと呼ばれる接続機能を使用する。ＨＵＢの最も頂点にある物がＲｏｏｔ＿ＨＵＢである。これは、ホストコントローラと近接した場所に配置されることが多く、ホストコントローラをＬＳＩ化した場合には、ホストコントローラとＲｏｏｔ＿ＨＵＢは同じＬＳＩに内蔵される。このＬＳＩはＵＳＢコントローラと称されている。
【０００６】
ＯＨＣＩ（Ｏｐｅｎ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ  Ｉｎｔｅｒｆａｃｅ）などのＵＳＢ仕様によれば、ＵＳＢコントローラにはその低消費電力化を図るためのサスペンドモードが定義されている。このサスペンドモードでは、ＵＳＢコネクタに対するＵＳＢデバイスの挿抜を検出する部分以外の他のほとんどの部分が動作停止される。
【０００７】
ホストソフトウェアはＵＳＢポートを制御し、ＵＳＢシリアルバス上に流れるデータを管理している。そのため、バス上でデータのやり取りが必要がないときは、ポートの状態をディセーブル状態かサスペンド状態にしておく。ディセーブル状態とは電源投入直後やポートにデバイスを接続した直後や、あるいはエラー等が発生したときなどのデータをまったく転送できない状態である。サスペンド状態とはバス上のデータのやり取りができる状態になったあと、しばらくデータのやり取りを必要としないときにホストソフトウェアがポートを歩留させておく状態である。バス上に多量のデータを転送する時以外は、データのやり取りが少なくサスペンド状態になっている時間が長くなり、この状態での消費電力を減らすことが重要である。
【０００８】
【発明が解決しようとする課題】
しかし、従来のＵＳＢコントローラにおいては、２本のＵＳＢシリアルバス（Ｄ+，Ｄ-）上に差動信号を伝送することによりＵＳＢデバイスとのデータのやりとりを行うＩ／Ｏバッファの中に設けられている差動入力バッファについては、そのパワーダウン制御は行われていない。このため、ＵＳＢシリアルバス上にデータ転送が発生していない時でも、差動入力バッファは常に動作しており、ＵＳＢバス上のノイズ等により差動入力バッファが動作し、これにより無駄に電力を消費してしまうという問題があった。
【０００９】
本発明は上述の実情に鑑みてなされたものであり、ＵＳＢシリアルバス上のデータ転送の有無等に応じて差動入力バッファをオン／オフ制御できるようにし、ＵＳＢバス上のノイズ等による差動入力バッファの動作に起因する無駄な電力消費を低減できるコンピュータシステムおよびＵＳＢコントローラを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、ＵＳＢデバイスを制御するためのＵＳＢコントローラを備えたコンピュータシステムにおいて、前記ＵＳＢデバイスが接続されるＵＳＢポートと、このＵＳＢポートの使用状態を監視するポートステータス監視手段と、このポートステータス監視手段により前記ＵＳＢポートを介したデータ転送が行われてないことが検出されたとき、前記ＵＳＢポートを介して前記ＵＳＢデバイスからデータを入力するための入力バッファをパワーダウンさせるパワーダウン制御手段と、前記コンピュータシステムのＣＰＵによってアクセス可能に構成され、前記入力バッファのオン／オフを示す制御情報が書き込まれる第１レジスタと、この第１レジスタに前記入力バッファのオフを示す制御情報が書き込まれたとき、前記パワーダウン制御手段を用いて、前記入力バッファをパワーダウンさせる手段と、前記ポートステータス監視手段による検出結果と前記第１レジスタの制御情報とのいずれか一方を、前記入力バッファをパワーダウンさせる要因として選択する選択手段とを具備し、前記選択手段によって、ＵＳＢポートを介したデータ転送の有無を示すポートステータスによるパワーダウン制御と前記第１レジスタを用いたソフトウェアによるパワーダウン制御とを選択的に実行できるように構成されていることを特徴とする。
【００１１】
このコンピュータシステムにおいては、ＵＳＢポートのポートステータスによって入力バッファをオン／オフ制御することができ、ＵＳＢポートを介したデータ転送が行われてないことが検出されると、入力バッファはパワーダウンされる。これにより、ＵＳＢバス上のノイズ等による入力バッファの動作に起因する無駄な電力消費を低減できるようになる。また、入力バッファのパワーダウン制御は、ＵＳＢポートのポートステータスによって自動的に行うだけでなく、ソフトウェア制御によって、ＵＳＢポートのポートステータスとは無関係に入力バッファのパワーダウン制御を行うことができ、これにより、より柔軟な入力バッファのオン／オフ制御が可能となる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係るコンピュータシステムの構成が示されている。このコンピュータシステムはバッテリ駆動可能なノートブックタイプまたはサブノートタイプのパーソナルコンピュータであり、コンピュータ本体と、このコンピュータ本体に開閉自在に取り付けられたＬＣＤパネルユニットとから構成されている。このコンピュータは、内蔵バッテリ２２を有しており、その内蔵バッテリ２２からの電力によって動作可能に構成されている。
【００１４】
また、ＡＣアダプタ２３を介してＡＣ商用電源などの外部電源から電力供給を受けることもできる。外部電源から電力供給を受けているときは、その外部電源からの電力がコンピュータシステムの動作電源として用いられる。このとき、外部電源からの電力によって内蔵バッテリ２２の充電も自動的に行われる。ＡＣアダプタ２３が取り外されたり、あるいはＡＣ商用電源のブレーカが落とされたときなどは、内蔵バッテリ２２からの電力がコンピュータシステムの動作電源として用いられる。
【００１５】
このコンピュータシステムのシステムボード上には、図示のように、３種類のバス、つまりホストバス１、ＰＣＩバス２、およびＩＳＡバス３が配設されている。また、システムボード上には、ＣＰＵ１１、ホスト−ＰＣＩブリッジ装置１２、主メモリ１３、ＶＧＡコントローラ１４、ビデオＲＡＭ（ＶＲＡＭ）１５、ＵＳＢコントローラ１６、ＰＣＩ−ＩＳＡブリッジ装置１７、ＢＩＯＳ−ＲＯＭ１８、ＨＤＤ１９、組み込みコントローラ（ＥＣ；Ｅｍｂｅｄｄｅｄ  Ｃｏｎｔｒｏｌｌｅｒ）２０、および電源コントローラ２１などが設けられている。
【００１６】
ＣＰＵ１１は主メモリ１３にロードされたプログラムを実行して、このシステム全体の動作制御およびデータ処理を実行する。主メモリ１３は、オペレーティングシステム、デバイスドライバ、実行対象のアプリケーションプログラム、および処理データなどを格納するメモリデバイスであり、複数のＤＲＡＭなどによって構成されている。この主メモリ１３は、３２ビット幅または６４ビット幅のデータバスを有する専用のメモリバスを介してホスト−ＰＣＩブリッジ装置１２に接続されている。
【００１７】
ホスト−ＰＣＩブリッジ装置１２は、ホストバス（ＣＰＵバス）１とＰＣＩバス２との間を繋ぐブリッジＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして機能する。このホスト−ＰＣＩブリッジ装置１２は、ホストバス１とＰＣＩバス２との間で、データおよびアドレスを含むバスサイクルを双方向で変換する機能、およびメモリバスを介して主メモリ１３をアクセス制御する機能などを有している。
【００１８】
ＶＧＡコントローラ１４はＰＣＩデバイスの一つであり、ＬＣＤや外部ＣＲＴを制御してＶＲＡＭ１５に描画された表示データをそれらに表示する。
ＵＳＢコントローラ１６もＰＣＩデバイスの一つとして実現されており、コンピュータ本体に設けられたＵＳＢポート（ＵＳＢコネクタ）３４に接続されたＵＳＢデバイス３５の制御を行う。このＵＳＢコントローラ１６は１チップＬＳＩによって実現されており、ホストコントローラ（ＨＣ）３１、Ｒｏｏｔ＿ＨＵＢ３２、およびＩ／Ｏバッファ３３を内蔵している。
【００１９】
Ｉ／Ｏバッファ３３は、２本のシリアルバス（Ｄ+，Ｄ-）上に差動信号を伝送することによりＵＳＢデバイス３５とのデータのやりとりを行うものであり、シリアルバス（Ｄ+，Ｄ-）上に差動信号を出力する出力バッファ５８と、シリアルバス（Ｄ+，Ｄ-）上の差動信号を増幅してＲｏｏｔ＿ＨＵＢ３２経由でホストコントローラ（ＨＣ）３１に渡す差動入力バッファ５９とから構成されている。シリアルバス（Ｄ+，Ｄ-）上のデータ転送の有無などのＵＳＢポート３４のステータス監視は、差動入力バッファ５９の入力端側のシリアルバス（Ｄ+，Ｄ-）上の信号などを用いることによりＲｏｏｔ＿ＨＵＢ３２にて行われる。
【００２０】
差動入力バッファ５９は、ＵＳＢポート３４のステータスに応じてオン／オフ制御されるように構成されており、シリアルバス（Ｄ+，Ｄ-）上を介してデータ転送が行われてない期間などにおいては、差動入力バッファ５９はパワーダウンされ、その動作が停止される。したがって、シリアルバス（Ｄ+，Ｄ-）上のノイズ等による差動入力バッファ５９の動作に起因する無駄な電力消費を低減できるようになる。また、差動入力バッファ５９のパワーダウン制御は、ＵＳＢポート３４のポートステータスによって自動的に行うだけでなく、ソフトウェア制御によって、ＵＳＢポート３４のポートステータスとは無関係に差動入力バッファ５９のパワーダウン制御を行うこともできる。
【００２１】
ＰＣＩ−ＩＳＡブリッジ装置１７は、ＰＣＩバス２とＩＳＡバス３との間を繋ぐブリッジＬＳＩである。ＩＳＡバス３には、ＢＩＯＳ−ＲＯＭ１８、ＨＤＤ１９と、ＥＣ２０などが接続されている。
【００２２】
ＢＩＯＳ−ＲＯＭ１８は、システムＢＩＯＳ（Ｂａｓｉｃ  Ｉ／Ｏ  Ｓｙｓｔｅｍ）を記憶するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。システムＢＩＯＳは、このシステム内の各種ハードウェアをアクセスするためのファンクション実行ルーチンを体系化したものである。
【００２３】
このシステムＢＩＯＳには、システムのパワーオン時に実行されるＩＲＴルーチンと、各種ハードウェア制御のためのＢＩＯＳドライバ群などが含まれている。各ＢＩＯＳドライバは、ハードウェア制御のための複数の機能をオペレーティングシステムやアプリケーションプログラムに提供するためにそれら機能に対応する複数のファンクション実行ルーチン群を含んでいる。
【００２４】
また、ＢＩＯＳ−ＲＯＭ１８には、サスペンド／レジュームルーチンなどのシステム管理プログラムも格納されている。サスペンド／レジュームルーチンは、システムの電源オフ時には、ＣＰＵレジスタや周辺ＬＳＩのステータスなどのシステムステータスを主メモリ１３にセーブして主メモリ１３を除く他のほとんどのデバイスをパワーオフしたり、あるいはそれらシステムステータスや主メモリの内容をＨＤＤ１９にセーブしてシステム電源をオフするといったサスペンド処理を行う。この後、システム電源がオンされると、サスペンド／レジュームルーチンは、主メモリ１３またはＨＤＤ１９の情報を用いてシステム状態を復元する。
【００２５】
ＥＣ２０は、システムが持つ付加機能を制御するためのコントローラであり、ＣＰＵ周辺温度などに応じてクーリングファンの回転制御などを行うための熱制御機能、システムの各種状態をＬＥＤの点灯やビープ音によってユーザに通知するためのＬＥＤ／ビープ音制御機能、電源コントローラ２１と共同してシステム電源のオン／オフなどを制御する電源シーケンス制御機能などを有している。
【００２６】
電源コントローラ２１は、電源回路を制御してシステム内の各ユニットに電源を供給するものであり、１チップマイクロコンピュータを内蔵する。この電源コントローラ２１は、電源スイッチ（Ｐ−ＳＷ）のオン／オフ操作、ＬＣＤパネル開閉操作などに応答して電源の供給・遮断を制御する。
【００２７】
システムのサスペンド状態においても、これらＥＣ２０および電源コントローラ２１には動作電源が供給されている。
図２には、差動入力バッファ５９のオン／オフ制御に必要なＵＳＢコントローラ１６内の具体的なハードウェア構成が示されている。
【００２８】
Ｒｏｏｔ＿ＨＵＢ３２には、ポートステート回路５１およびポートモニタ回路６０が設けられている。ポートステート回路５１は、ホストソフトウェアの制御によってポートステータス信号（Ｐ ＳＵＳ）を出力する。ポートステータス信号（Ｐ ＳＵＳ）の初期状態は“Ｌ”で、ＵＳＢポート３４がサスペンド状態になると“Ｈ”に設定される。ＵＳＢポート３４を用いたデータ転送が行われているか否かは、ポートモニタ回路６０からの信号に基づいてホストソフトウェアによって管理される。
【００２９】
レジスタ５２，５３はＵＳＢコントローラ１６内に設けられたコンフィグレーションレジスタであり、ＣＰＵ１１によってアクセス可能に構成されている。
レジスタ５３には、ポートステート回路５１からのポートステータス信号（Ｐ ＳＵＳ）とは無関係に、ソフトウェアによって差動入力バッファ５９のオン／オフを制御するためのパワーダウン制御情報が書き込まれる。差動入力バッファ５９のオフを指示するパワーダウン制御情報がソフトウェアによってレジスタ５３に書き込まれると、そのレジスタ５３からの出力信号（ＥＭＰＤ）が“Ｈ”に設定される。
【００３０】
レジスタ５２には、ポートステート回路５１からのポートステータス信号（Ｐ ＳＵＳ）を用いた差動入力バッファ５９のオン／オフ制御と、レジスタ５３のパワーダウン制御情報を用いた差動入力バッファ５９のオン／オフ制御のいずれかを選択するための選択情報がソフトウェアによって書き込まれる。ポートステータス信号（Ｐ ＳＵＳ）を用いた差動入力バッファ５９のオン／オフ制御を選択することを示す選択情報がレジスタ５２に書き込まれると、レジスタ５２からの出力信号（ＥＡＰＤ）が“Ｈ”になり、ＡＮＤゲート５５の出力からはポートステータス信号（Ｐ ＳＵＳ）が出力され、それがＯＲゲート５７を介してサスペンド信号（ＳＵＳＰ）としてＩ／Ｏバッファ３３に供給される。
【００３１】
また、レジスタ５３のパワーダウン制御情報を用いた差動入力バッファ５９のオン／オフ制御を選択することを示す選択情報がレジスタ５２に書き込まれると、レジスタ５２からの出力信号（ＥＡＰＤ）が“Ｌ”になり、それがインバータ５４を介してＡＮＤゲート５５の一方の入力に供給されるため、ＡＮＤゲート５５の出力からは信号（ＥＭＰＤ）が出力され、それがＯＲゲート５７を介してサスペンド信号（ＳＵＳＰ）としてＩ／Ｏバッファ３３に供給される。
【００３２】
サスペンド信号（ＳＵＳＰ）は、Ｉ／Ｏバッファ３３内の３ステート出力バッファ５８ａ，５９ｂおよび差動入力バッファ５９の動作制御のために用いられるものであり、３ステート出力バッファ５８ａ，５９ｂに対しては、ＯＲ回路６０による送信イネーブル信号（ＴＸＥＮＢ）とサスペンド信号（ＳＵＳＰ）とのＯＲ論理がローアクティブの３ステート出力バッファ５８ａ，５９ｂの制御端子に送られ、またローアクティブの差動入力バッファ５９の制御端子にはサスペンド信号（ＳＵＳＰ）が直接送られる。
【００３３】
なお、送信イネーブル信号（ＴＸＥＮＢ）は、ＵＳＢコントローラ１６がＵＳＢデバイスに対してデータを出力する時に“Ｌ”となる信号である。またＵＳＢＲＣＶは差動入力バッファ５９の出力信号であり、Ｄ＋，Ｄ−から入力したデータをＲｏｏｔ＿ＨＵＢ３２を介してＨＣ３１に出力するために用いられる。
【００３４】
次に、図３のタイミングチャートを参照して、ＵＳＢポート３４のポートステートを利用して差動入力バッファ５９を自動的にＯＦＦにする方法について説明する。
【００３５】
まず、ソフトウエアでレジスタ５２に“Ｈ”をセットし、ＥＡＰＤを“Ｈ”に設定する。これにより、ポートステート回路５１からのポートステータス信号（Ｐ ＳＵＳ）を用いた差動入力バッファ５９のオン／オフ制御が有効に設定される。ホストソフトウェアはポートモニタ回路６０の出力を用いてＵＳＢポート３４の使用状態を管理しており、データ転送が行われて無いことを検出すると、ＵＳＢポート３４をサスペンドするためにポートステート回路５１を制御してその出力信号Ｐ ＳＵＳを“Ｈ”にする。ＥＡＰＤとＰ ＳＵＳとのＡＮＤ論理により、ＳＵＳＰ信号は“Ｈ”になる。このＳＵＳＰ信号は差動入力バッファ５９の“Ｌ”アクティブのイネーブル端子に接続されているため、差動入力バッファ５９はＯＦＦになる。
【００３６】
また、ＳＵＳＰ信号とＴＸＥＮＢ信号とをＯＲ論理した信号が出力バッファ５８ａ，５８ｂの出力イネーブル端子に接続されているため、ＳＵＳＰ信号が“Ｈ”になるとイネーブル端子には“Ｈ”が出力される。イネーブル端子が“Ｈ”になるため、イネーブル端子が“Ｌ”でアクティブとなる出力バッファ５８ａ，５８ｂもＯＦＦになる。
【００３７】
なお、ここでは、ホストソフトウェアによる制御でＰ ＳＵＳを発生させるようにしたが、ポートモニタ回路６０の出力を用いることによりハードウェアによって自動的にＰ ＳＵＳを発生させるようにしてもよい。
【００３８】
次に、図４のタイミングチャートを参照して、ポートステータスとは無関係に、ソフトウェア制御で差動入力バッファ５９をＯＦＦする方法について説明する。
【００３９】
ソフトウエアがレジスタ５２に“Ｌ”を、レジスタ５３に“Ｈ”にセットし、ＥＡＰＤを“Ｌ”、ＥＭＰＤを“Ｈ”にする。そしてＥＡＰＤが“Ｌ”を出力しているためＡＮＤ回路５５は“Ｌ”を出力する。またＡＮＤ回路５６にはＥＰＡＤが反転されて入力されているためＡＮＤ回路５６は“Ｈ”を出力する。この信号はＯＲ回路５７に入力されているため、ＯＲ回路５７は“Ｈ”を出力し、ＳＵＳＰ信号が“Ｈ”となる。上記と同じようにＳＵＳＰ信号が“Ｈ”になると、差動入力バッファ５９がＯＦＦになる。また、ＳＵＳＰ信号はＯＲ論理でＴＸＥＮＢと接続されており、ＯＲ回路６０は“Ｈ”を出力する。この出力信号は“Ｌ”アクティブの出力バッファ５８ａ，５８ｂのイネーブル端子に接続されている。そのため、この出力バッファ５８ａ，５８ｂもＯＦＦになる。
【００４０】
次にソフトウエアがレジスタ５３に“Ｌ”をセットするとＥＭＰＤは“Ｌ”になり、ＡＮＤ回路５６は“Ｌ”を出力する。このときＥＡＰＤが“Ｌ”であるためＡＮＤ回路５６も“Ｌ”を出力し、ＯＲ回路５７は“Ｌ”出力する。そして、信号ＳＵＳＰが“Ｌ”になり差動入力バッファ５９のイネーブル端子が“Ｌ”になり差動入力バッファ５９はＯＮになる。
【００４１】
つまり、ソフトウエアがレジスタ５２，５３に値をセットすることにより差動入力バッファ５９を制御することができる。
図５には、差動入力バッファ５９の具体的例が示されている。
【００４２】
図５（ａ）の差動入力バッファ５９においては、負荷抵抗Ｒ１，Ｒ２、ゲートがシリアルバス（Ｄ+，Ｄ-）に接続されたトランジスタＱ１，Ｑ２、および電流源Ｉ１から構成される通常の差動増幅回路の構成に加え、図示のようにトランジスタＱ３，Ｑ４がそれぞれトランジスタＱ１，Ｑ２と負荷抵抗Ｒ１，Ｒ２との間に追加接続されている。トランジスタＱ３，Ｑ４は、差動増幅回路と電源ＶＣＣ端子との接続／分離を制御するために設けられたものであり、それらトランジスタＱ３，Ｑ４のゲートには前述のサスペンド信号（ＳＵＳＰ）が反転されて供給される。サスペンド信号（ＳＵＳＰ）が“Ｈ”になると、トランジスタＱ３，Ｑ４がオフし、差動増幅回路への電源供給が遮断される。
【００４３】
なお、トランジスタＱ３，Ｑ４は電源端子と負荷抵抗Ｒ１，Ｒ２との間に接続してもよい。
図５（ｂ）の差動入力バッファ５９においては、負荷抵抗Ｒ１，Ｒ２、ゲートがシリアルバス（Ｄ+，Ｄ-）に接続されたトランジスタＱ１，Ｑ２、および電流源Ｉ１から構成される通常の差動増幅回路の構成に加え、図示のようにトランジスタＱ３，Ｑ４が、トランジスタＱ１，Ｑ２のゲートとシリアルバス（Ｄ+，Ｄ-）との間に追加接続されている。トランジスタＱ３，Ｑ４のゲートには前述のサスペンド信号（ＳＵＳＰ）が反転されて供給されており、サスペンド信号（ＳＵＳＰ）が“Ｈ”になると、トランジスタＱ３，Ｑ４がオフし、これによってシリアルバス（Ｄ+，Ｄ-）上の信号変化によらず差動増幅回路は一切動作しなくなる。
【００４４】
このように、差動入力バッファ５９にその動作を制御するための制御端子を設け、ポートステータスやソフトウェア制御によってその差動入力バッファ５９のオン／オフを制御することにより、シリアルバス（Ｄ+，Ｄ-）上のノイズ等による無駄な電力消費を低減することが可能となる。
【００４５】
【発明の効果】
以上詳述したように、本発明によれば、ＵＳＢシリアルバス上のデータ転送の有無等に応じて差動入力バッファをオン／オフ制御できるようになり、ＵＳＢバス上のノイズ等による差動入力バッファの動作に起因する無駄な電力消費を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るコンピュータシステムの構成を示すブロック図。
【図２】同実施形態のシステムに設けられたＵＳＢコントローラの構成を示す図。
【図３】同実施形態のシステムに設けられたＵＳＢコントローラ内の差動入力バッファのオン／オフ制御動作を説明する第１のタイミングチャート。
【図４】同実施形態のシステムに設けられたＵＳＢコントローラ内の差動入力バッファのオン／オフ制御動作を説明する第２のタイミングチャート。
【図５】同実施形態のシステムに設けられたＵＳＢコントローラ内の差動入力バッファの構成を示す回路図。
【符号の説明】
１１…ＣＰＵ
１３…主メモリ
１６…ＵＳＢコントローラ
１８…ＢＩＯＳ−ＲＯＭ
１９…ＨＤＤ
３１…ホストコントローラ（ＨＣ）
３２…Ｒｏｏｔ＿ＨＵＢ
３３…Ｉ／Ｏバッファ
５１…ポートステート回路
５２，５３…レジスタ
５５，５６…ＡＮＤ回路
５７，６０…ＯＲ回路
５８…出力バッファ
５９…差動入力バッファ
６０…ポートモニタ回路
【図１】
0003782226.tif 000002
【図２】
0003782226.tif 000003
【図３】
0003782226.tif 000004
【図４】
0003782226.tif 000005
【図５】
0003782226.tif 000006