(57)【要約】  本開示は、電荷保持部の高容量化を図ることができるようにする固体撮像素子および電子機器に関する。固体撮像素子は、フォトダイオードと、フォトダイオードにおいて生成された電荷を蓄積するＦＤと、ＦＤと並列に接続される電荷保持部とを有する画素を備える。電荷保持部は、第１の電位に接続される第１の配線と、第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる。本開示は、グローバルシャッタ方式の撮像を行う固体撮像素子に適用することができる。
2020059510.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと、
前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、
前記ＦＤと並列に接続される電荷保持部と
を有する画素を備え、
前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる
固体撮像素子。
【請求項２】
前記第１の配線および前記第２の配線は、一方向に延在する延在部と、所定の方向に屈曲する屈曲部とを有する
請求項１に記載の固体撮像素子。
【請求項３】
前記第１の配線および前記第２の配線の前記屈曲部は、Ｌ字型、Ｔ字型、コの字型、および十字型のいずれかに形成される
請求項２に記載の固体撮像素子。
【請求項４】
前記第１の配線および前記第２の配線は、１以上の配線層に形成され、
前記第１の配線および前記第２の配線の一部は、前記フォトダイオードの直上に形成される
請求項３に記載の固体撮像素子。
【請求項５】
前記第１の配線および前記第２の配線の一部は、基板直上の１層目の前記配線層に形成される
請求項４に記載の固体撮像素子。
【請求項６】
前記第１の配線および前記第２の配線の一部は、線幅および間隔が撮像対象とする波長より狭くなるように形成される
請求項５に記載の固体撮像素子。
【請求項７】
前記第１の配線および前記第２の配線の一部はそれぞれ、同一の前記配線層において互いに対向した櫛歯状に形成される
請求項６に記載の固体撮像素子。
【請求項８】
前記第２の配線は、前記ＦＤに接続されるＦＤ配線、固定電位線、および画素トランジスタの制御線の少なくともいずれかとして形成される
請求項４に記載の固体撮像素子。
【請求項９】
前記固定電位線の電位は、ＧＮＤである
請求項８に記載の固体撮像素子。
【請求項１０】
画素トランジスタは、転送トランジスタである
請求項８に記載の固体撮像素子。
【請求項１１】
前記第１の配線は、前記ＦＤ配線と並走することで、前記ＦＤとの結合容量を形成する
請求項８に記載の固体撮像素子。
【請求項１２】
前記第１の配線と前記ＦＤ配線は、前記固定電位線または前記制御線に囲まれた領域に形成される
請求項１１に記載の固体撮像素子。
【請求項１３】
前記第１の配線および前記第２の配線は、全ての前記画素において同一の配線レイアウトで形成される
請求項１２に記載の固体撮像素子。
【請求項１４】
前記第１の配線および前記第２の配線は、同一の前記配線層内で、前記配線容量を形成する
請求項１３に記載の固体撮像素子。
【請求項１５】
前記第１の配線および前記第２の配線は、異なる前記配線層間で、前記配線容量を形成する
請求項１３に記載の固体撮像素子。
【請求項１６】
前記第１の配線および前記第２の配線は、同一の前記配線層内で、かつ、異なる前記配線層間で、前記配線容量を形成する
請求項１３に記載の固体撮像素子。
【請求項１７】
前記第１の配線および前記第２の配線の延在方向は、隣接する前記配線層間で直交する
請求項１３に記載の固体撮像素子。
【請求項１８】
前記第１の配線と前記第２の配線の間の絶縁膜として、High-k膜が用いられる
請求項１３に記載の固体撮像素子。
【請求項１９】
前記第１の配線に接続される基板内の拡散層は、前記画素トランジスタを形成する他の拡散層よりも広い面積を有する
請求項１３に記載の固体撮像素子。
【請求項２０】
フォトダイオードと、
前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、
前記ＦＤと並列に接続される電荷保持部と
を有する画素を備え、
前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる
固体撮像素子
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および電子機器に関し、特に、電荷保持部の高容量化を図ることができるようにする固体撮像素子および電子機器に関する。
【背景技術】
【０００２】
従来、フォトダイオード（ＰＤ）からフローティングディフュージョン（ＦＤ）への電荷の転送を全画素同時に行うグローバルシャッタ方式の撮像を行うイメージセンサがある。【０００３】
通常、イメージセンサの駆動において、リセット時にｋＴＣノイズが発生することが知られている。【０００４】
これに対して、例えば特許文献１には、グローバルシャッタ方式の撮像を行うイメージセンサにおいて、ＦＤとは別の電荷保持部を設け、ｋＴＣノイズを含む信号電位をＦＤにフィードバックすることで、ｋＴＣノイズの低減を図ることが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１８−６４１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の構成では、電荷保持部とＦＤとの結合容量の容量分配によりｋＴＣノイズが低減されるため、電荷保持部の容量を大きくする必要があるが、特許文献１には、電荷保持部の容量を大きくする具体的な構成については開示されていない。【０００７】
本開示は、このような状況に鑑みてなされたものであり、電荷保持部の高容量化を図るようにするものである。
【課題を解決するための手段】
【０００８】
本開示の固体撮像素子は、フォトダイオードと、前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、前記ＦＤと並列に接続される電荷保持部とを有する画素を備え、前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる固体撮像素子である。【０００９】
本開示の電子機器は、フォトダイオードと、前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、前記ＦＤと並列に接続される電荷保持部とを有する画素を備え、前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる固体撮像素子を備える電子機器である。【００１０】
本開示においては、フォトダイオードと、前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、前記ＦＤと並列に接続される電荷保持部とを有する画素において、前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる。
【図面の簡単な説明】
【００１１】
【図１】本開示に係る技術を適用した固体撮像素子の構成例を示す図である。
【図２】本開示に係る技術を適用した画素の構成例を示す図である。
【図３】電荷保持部を形成する配線レイアウトの例を示す平面図である。
【図４】本開示の第１の実施の形態における画素の構成例を示す図である。
【図５】第１層目の配線層の配線レイアウトの例を示す平面図である。
【図６】第２層目の配線層の配線レイアウトの例を示す平面図である。
【図７】第３層目の配線層の配線レイアウトの例を示す平面図である。
【図８】第４層目の配線層の配線レイアウトの例を示す平面図である。
【図９】配線層の断面の例を示す図である。
【図１０】本開示の第２の実施の形態における画素について説明する図である。
【図１１】本開示の第３の実施の形態における画素について説明する図である。
【図１２】本開示の第４の実施の形態における画素について説明する図である。
【図１３】本開示の第５の実施の形態における画素について説明する図である。
【図１４】本開示の第６の実施の形態における画素について説明する図である。
【図１５】本開示の第７の実施の形態における画素について説明する図である。
【図１６】本開示の第７の実施の形態における画素について説明する図である。
【図１７】本開示の第８の実施の形態における画素について説明する図である。
【図１８】本開示に係る技術を適用した電子機器の構成例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本開示を実施するための形態（以下、実施の形態とする）について説明する。なお、説明は以下の順序で行う。
【００１３】
１．本開示に係る技術の概要
２．第１の実施の形態（画素の構成と配線レイアウト）
３．第２の実施の形態（ＰＤ直上で配線が並走する例）
４．第３の実施の形態（High-K膜を用いる例）
５．第４の実施の形態（拡散層の面積を広くする例）
６．第５の実施の形態（ＦＤの電位を昇圧する例）
７．第６の実施の形態（配線層間で配線を直交させる例）
８．第７の実施の形態（ベタ配線を形成する例）
９．第８の実施の形態（変換効率切り替えを行う画素への適用）
１０．電子機器の構成例
【００１４】
＜１．本開示に係る技術の概要＞
（固体撮像素子の構成）
図１は、本開示に係る技術を適用した固体撮像素子１の構成例を示す図である。
【００１５】
固体撮像素子１は、画素アレイ部１０、垂直駆動部２０、カラム信号処理部３０、基準信号供給部４０、および参照信号生成部５０を備える。
【００１６】
画素アレイ部１０は、入射した光に応じた画像信号を生成する。画素アレイ部１０は、光電変換部を有する画素１００が２次元行列状に配置されて構成される。
【００１７】
画素アレイ部１０には、画素１００に制御信号を伝達するための制御線１１と、画素１００により生成された画像信号を伝達するための垂直信号線１２が、Ｘ−Ｙマトリクス状に配線されている。
【００１８】
制御線１１は、複数の画素１００の行毎に配線される。制御線１１は、１つの行に配置された画素１００に対して共通に配線される。すなわち、画素１００には、行毎に異なる制御信号が入力され、１行に配置された画素１００には、共通の制御信号が入力される。
【００１９】
一方、垂直信号線１２は、複数の画素１００の列毎に配線される。垂直信号線１２は、１つの列に配置された画素１００に対して共通に配線される。すなわち、１列に配置された画素１００の画像信号は、共通の垂直信号線１２を介して伝達される。
【００２０】
垂直駆動部２０は、制御信号を生成し、制御線１１を介して画素アレイ部１０に出力する。
【００２１】
カラム信号処理部３０は、画素アレイ部１０から出力された画像信号を処理する。カラム信号処理部３０により処理された画像信号は、固体撮像素子１の出力信号に該当し、固体撮像素子１の外部に出力される。
【００２２】
基準信号供給部４０は、基準信号を生成する。基準信号は、画素１００により生成された画像信号の基準となる信号であり、例えば、黒レベルの画像信号に相当する電圧の信号である。生成された基準信号は、基準信号線４１を介してカラム信号処理部３０に供給される。
【００２３】
参照信号生成部５０は、参照信号を生成する。参照信号は、画素１００により生成された画像信号をアナログデジタル変換する際の基準となる信号である。参照信号としては、例えば、電圧がランプ状に低下する信号を採用することができる。生成された参照信号は、参照信号線５１を介してカラム信号処理部３０に出力される。
【００２４】
（画素の構成）
図２は、上述した、本開示に係る技術を適用した画素１００の構成例を示す図である。
【００２５】
画素１００は、フォトダイオード（ＰＤ）１０１、転送トランジスタ１０２、フローティングディフュージョン（ＦＤ）１０３、リセットトランジスタ１０４、増幅トランジスタ１０５、および選択トランジスタ１０６を備える。
【００２６】
転送トランジスタ１０２、リセットトランジスタ１０４、増幅トランジスタ１０５、および選択トランジスタ１０６の画素トランジスタそれぞれには、ＭＯＳトランジスタを使用することができる。
【００２７】
画素１００には、上述した制御線１１と垂直信号線１２が配線される。このうち制御線１１は、制御線ＴＲＧ（Transfer Gate）、制御線ＲＳＴ（Reset）、および制御線ＳＥＬ（Select）により構成される。これらの制御線は、ＭＯＳトランジスタのゲートに接続され、図１で説明した制御信号を伝達する。これらの制御線にＭＯＳトランジスタのゲート−ソース間の閾値電圧以上の電圧が入力されると、該当するＭＯＳトランジスタが導通状態になる。
【００２８】
制御線ＴＲＧは、転送トランジスタ１０２のオン／オフを制御する信号を伝達する。制御線ＲＳＴは、ＦＤ１０３のリセットを制御する信号を伝達する。制御線ＳＥＬは、画素１００を選択する信号を伝達する。
【００２９】
さらに、画素１００には、電源線Ｖｄｄが配線される。電源線Ｖｄｄは、正の極性の電源を供給する。
【００３０】
ＰＤ１０１のアノードは接地され、カソードは転送トランジスタ１０２のソースに接続される。転送トランジスタ１０２のゲートは制御線ＴＲＧに接続され、ドレインは、ＦＤ１０３の一端、増幅トランジスタ１０５のゲート、およびリセットトランジスタ１０４のソースに接続される。ＦＤ１０３の他の一端は接地される。
【００３１】
リセットトランジスタ１０４のドレインは電源線Ｖｄｄに接続され、ゲートは制御線ＲＳＴに接続される。増幅トランジスタ１０５のドレインは電源線Ｖｄｄに接続され、ソースは選択トランジスタ１０６のドレインに接続される。選択トランジスタ１０６のゲートは制御線ＳＥＬに接続され、ソースは垂直信号線１２に接続される。
【００３２】
ＰＤ１０１は、光電変換により、照射された入射光に応じた電荷を生成する。
【００３３】
転送トランジスタ１０２は、ＰＤ１０１において生成された電荷をＦＤ１０３に転送する。転送トランジスタ１０２は、ＰＤ１０１とＦＤ１０３との間を導通させることにより、電荷の転送を行う。
【００３４】
ＦＤ１０３は、ＰＤ１０１において生成された電荷を蓄積する。ＦＤ１０３は、例えばＳｉ基板などの半導体基板の拡散層に形成される。
【００３５】
リセットトランジスタ１０４は、ＦＤ１０３に蓄積された電荷をリセットする。リセットトランジスタ１０４は、電源線ＶｄｄとＦＤ１０３との間を導通させることにより電源電圧をＦＤ１０３に印加し、リセットを行う。
【００３６】
増幅トランジスタ１０５は、ＦＤ１０３に保持された電荷に応じた信号を画素信号として検出する。
【００３７】
選択トランジスタ１０６は、増幅トランジスタ１０５により検出された画像信号を出力する。選択トランジスタ１０６は、増幅トランジスタ１０５と垂直信号線１２との間を導通させることにより画像信号を出力する。
【００３８】
以上のような構成により、ＦＤ１０３のリセットと、ＰＤ１０１からＦＤ１０３への電荷の転送が全画素同時に行われる。すなわち、固体撮像素子１は、グローバルシャッタ方式の撮像を行うことができる。
【００３９】
画素１００は、電荷保持部１０７，１０８をさらに備える。
【００４０】
電荷保持部１０７，１０８は、電気的には、ＦＤ１０３と並列に接続され、ＦＤ１０３とは別に、ＰＤ１０１において生成された電荷を蓄積する。
【００４１】
電荷保持部１０７の一端は、転送トランジスタ１０２のドレイン、増幅トランジスタ１０５のゲート、およびリセットトランジスタ１０４のソースに接続され、他の一端は、所定電位のノードＡに接続される。また、電荷保持部１０８の一端はノードＡに接続され、他の一端は接地される。
【００４２】
ここで、電荷保持部１０７，１０８は、配線容量により形成することができる。
【００４３】
（電荷保持部を形成する配線レイアウト）
図３は、電荷保持部１０７，１０８を形成する配線レイアウトの例を示す平面図である。
【００４４】
図３には、ノードＡに接続される配線１５１、転送トランジスタ１０２のドレインと増幅トランジスタ１０５のゲートを接続するＦＤ配線１５２、およびノードＡとは異なる固定電位Ｖｓｓに接続される固定電位線１５３それぞれの一部のレイアウトが示されている。ここでは、固定電位Ｖｓｓは接地電位（ＧＮＤ）であるものとする。
【００４５】
図３に示されるように、配線１５１、ＦＤ配線１５２、および固定電位線１５３はそれぞれ、同一の方向（図中、左右方向）に延在するようにして、並んでレイアウトされている。以下においては、配線Ｘ，Ｙが並んでレイアウトされていることを、配線Ｘ，Ｙが並走する、という。
【００４６】
図３の例では、配線１５１とＦＤ配線１５２が並走することで、電荷保持部１０７が形成され、配線１５１と固定電位線１５３が並走することで、電荷保持部１０８が形成される。
【００４７】
このような配線レイアウトにより、電荷保持部１０７，１０８の高容量化を図ることができる。
【００４８】
なお、図３の例では、配線１５１、ＦＤ配線１５２、および固定電位線１５３は、一方向に延在する直線部分（以下、延在部という）のみを有するものとしたが、所定の方向に屈曲または分岐する部分（以下、屈曲部という）を有するようにしてもよい。屈曲部は、Ｌ字型、Ｔ字型、コの字型、および十字型のいずれかに形成されるようにできる。
【００４９】
この場合、２つの配線それぞれの屈曲部が、同一の向きに屈曲したり、一方の配線の少なくとも一部を囲むように、他方の配線の屈曲部が屈曲するなどして、２つの配線が並走するようにできる。
【００５０】
＜２．第１の実施の形態＞
（画素の構成例）
図４は、本開示の第１の実施の形態における画素１００の構成例を示す図である。
【００５１】
図４の画素１００は、フィードバックトランジスタ２０１を備える点で、図２の画素１００と異なる。
【００５２】
フィードバックトランジスタ２０１には、ＭＯＳトランジスタを使用することができる。
【００５３】
図４の画素１００には、制御線１１として、制御線ＦＢ（Feedback）がさらに配線される。制御線ＦＢは、リセット電圧の供給を制御する信号を伝達する。リセット電圧は、画素１００をリセットする際に画素１００に入力される電圧である。
【００５４】
フィードバックトランジスタ２０１のソースは、リセットトランジスタ１０４のドレインと、所定電位のノード２０２に接続される。フィードバックトランジスタ２０１のドレインはカラム信号処理部３０に接続され、ゲートは制御線ＦＢに接続される。
【００５５】
ノード２０２は、図２の画素１００におけるノードＡに対応する。また、図４の画素１００には、図２の画素１００における電荷保持部１０７，１０８に対応する電荷保持部２１１，２１２が形成される。
【００５６】
フィードバックトランジスタ２０１は、カラム信号処理部３０から出力されたリセット電圧を電荷保持部２１２に保持させる。
【００５７】
電荷保持部２１２は、フィードバックトランジスタ２０１から出力されたリセット電圧を保持する。
【００５８】
図４の例では、リセットトランジスタ１０４は、電荷保持部２１２とＦＤ１０３との間を導通させることによりリセット電圧をＦＤ１０３に印加し、リセットを行う。
【００５９】
電荷保持部２１１は、電荷保持部２１２に保持されたリセット電圧をＦＤ１０３に伝達する。
【００６０】
通常、リセット時においては、ｋＴＣノイズがＦＤ１０３に残留する。ｋＴＣノイズは、リセットトランジスタ１０４の動作に起因するノイズであり、リセットトランジスタ１０４が導通状態から非導通状態に移行する際に発生する。そして、その一部がＦＤ１０３に残留する。ｋＴＣノイズは、ＦＤ１０３の静電容量を小さくすることにより低減できることが知られている。
【００６１】
図４の画素１００においては、電荷保持部２１１，２１２が、ＦＤ１０３と並列に接続されることで、ＦＤ１０３の容量が電荷保持部２１１，２１２と分配される。これにより、ｋＴＣノイズを低減することができる。
【００６２】
したがって、図４の画素１００においては、ｋＴＣノイズを低減するために、電荷保持部２１１，２１２の容量を大きくする必要がある。そこで、本実施の形態の画素１００においては、配線レイアウトにより、電荷保持部２１１，２１２の高容量化を実現する。
【００６３】
（画素の配線レイアウト）
図５乃至図８は、図４の画素１００に対応する、第１層目から第４層目の配線層の配線レイアウトの例を示す平面図である。
【００６４】
図５には、ＰＤ１０１や各画素トランジスタが形成されるＳｉ基板直上、第１層目の配線層Ｍ１の配線レイアウトが示される。
【００６５】
図５に示されるＳｉ基板の略中央には、ＰＤ１０１が配置され、その左上部分に転送トランジスタ１０２が形成されている。転送トランジスタ１０２の図中上方には、増幅トランジスタ１０５と選択トランジスタ１０６が左右に並んで形成されている。ＰＤ１０１の図中上方右側には、リセットトランジスタ１０４とフィードバックトランジスタ２０１が左右に並んで形成されている。
【００６６】
なお、リセットトランジスタ１０４とフィードバックトランジスタ２０１は、図５に示されるＰＤ１０１の右側に隣接する、図示せぬＰＤ１０１に対応する画素１００を構成する画素トランジスタである。したがって、図５に示されるＰＤ１０１に対応する画素１００を構成するリセットトランジスタ１０４とフィードバックトランジスタ２０１は、図示されない、ＰＤ１０１の左側に形成されている。
【００６７】
図５において、配線層Ｍ１の配線パターンは、斜め格子模様で示されている。
【００６８】
配線層Ｍ１には、転送トランジスタ１０２と増幅トランジスタ１０５を接続するＦＤ配線２５１−１が形成される。配線層Ｍ１において、ＰＤ１０１の直上には、入射光の反射によってＰＤ１０１の感度を向上させるための大面積パターン２５２が形成される。
【００６９】
また、配線層Ｍ１において、ＦＤ配線２５１−１の図中左側には、転送トランジスタ１０２のゲートに制御信号を供給する制御線２５３−１が形成される。
【００７０】
制御線２５３−１は、その一部の延在部および屈曲部が、ＦＤ配線２５１−１と並走するように形成されている。
【００７１】
さらに、配線層Ｍ１において、リセットトランジスタ１０４とフィードバックトランジスタ２０１とに挟まれる位置には、ノード２０２の電位を第２層より上の配線層に伝達する配線２０２−１が形成される。
【００７２】
図６には、第２層目の配線層Ｍ２の配線レイアウトが示される。
【００７３】
図６において、配線層Ｍ２の配線パターンは、ドット模様で示されている。
【００７４】
配線層Ｍ２において、配線層Ｍ１の配線２０２−１に対応する位置からは、配線２０２−１とビアを介して電気的に接続される配線２０２−２が形成される。配線２０２−２は、全体としてＬ字型に形成されている。
【００７５】
配線層Ｍ２において、配線２０２−２の図中上方には、固定電位Ｖｓｓ（ＧＮＤ）に接続される固定電位線２７１−２ａが形成される。固定電位線２７１−２ａは、配線２０２−２の図中上側に沿うように、延在部と、Ｌ字型、Ｔ字型、およびコの字型の複数の屈曲部が組み合わされて形成されている。
【００７６】
固定電位線２７１−２ａは、その一部の延在部と屈曲部が、配線２０２−２と並走するように形成されている。これにより、ノード２０２に接続される配線２０２−２と、ＧＮＤに接続される固定電位線２７１−２ａとの間に配線容量が形成される。
【００７７】
配線層Ｍ２において、配線２０２−２の図中下方には、配線層Ｍ１のＦＤ配線２５１−１とビアを介して電気的に接続されるＦＤ配線２５１−２が形成される。ＦＤ配線２５１−２は、延在部と、Ｌ字型、Ｔ字型、およびコの字型の複数の屈曲部が組み合わされて形成される。
【００７８】
ＦＤ配線２５１−２は、その一部の延在部が、配線２０２−２と並走するように形成されている。これにより、ノード２０２に接続される配線２０２−２と、ＦＤ１０３に接続されるＦＤ配線２５１−２との間に配線容量（ＦＤ１０３との結合容量）が形成される。なお、図６の例では、配線２０２−２とＦＤ配線２５１−２は、図６に示される画素１００の右側に隣接する図示せぬ画素１００に対応する配線である。
【００７９】
このように、配線層Ｍ２において、配線２０２−２、固定電位線２７１−２ａ、およびＦＤ配線２５１−２が並走することで形成される配線容量により、電荷保持部２１１，２１２の高容量化を実現することができ、ひいては、ｋＴＣノイズを低減することが可能となる。
【００８０】
また、配線層Ｍ２において、ＦＤ配線２５１−２の図中下方には、固定電位Ｖｓｓに接続される固定電位線２７１−２ｂが形成される。固定電位線２７１−２ｂは、ＦＤ配線２５１−２の図中左側、上側、および右側に沿うように、延在部と、Ｌ字型およびコの字型の複数の屈曲部が組み合わされて形成されている。
【００８１】
さらに、配線層Ｍ２の図中右上部分には、配線層Ｍ１の制御線２５３−１とビアを介して電気的に接続される制御線２５３−２が形成される。制御線２５３−２は、全体としてＬ字型に形成されている。
【００８２】
ＦＤ配線２５１−２は、その一部の延在部および屈曲部が、固定電位線２７１−２ｂおよび制御線２５３−２と並走するように形成されている。これにより、ＦＤ１０３に接続されるＦＤ配線２５１−２と、固定電位線２７１−２ｂおよび制御線２５３−２との間にも配線容量が形成される。
【００８３】
ここで、画素信号となる電荷を蓄積するＦＤ１０３および電荷保持部２１１，２１２に接続される信号線である配線２０２−２とＦＤ配線２５１−２は、図６に示されるように、固定電位線２７１−２ａ，２７１−２ｂおよび制御線２５３−２によってその周囲が囲まれ、隣接画素の信号線と遮蔽されていることが好ましい。
【００８４】
図７には、第３層目の配線層Ｍ３の配線レイアウトが示される。
【００８５】
図７において、配線層Ｍ３の配線パターンは、右上がり対角線模様で示されている。図７に示されるように、配線層Ｍ３の配線パターンは、主に、図中左右方向に延在するように形成される。
【００８６】
配線層Ｍ３において、ＰＤ１０１の略左半分に対応する位置には、配線層Ｍ２の配線２０２−２とビアを介して電気的に接続される配線２０２−３ａが形成される。配線２０２−３ａは、延在部と、Ｔ字型および十字型の複数の屈曲部が組み合わされて形成されている。
【００８７】
同様に、配線層Ｍ３において、ＰＤ１０１の略右半分に対応する位置には、配線層Ｍ２の配線２０２−２とビアを介して電気的に接続される配線２０２−３ｂが形成される。配線２０２−３ｂは、延在部と、Ｌ字型、Ｔ字型、およびコの字型の複数の屈曲部が組み合わされて形成されている。
【００８８】
また、配線層Ｍ３には、固定電位Ｖｓｓに接続される固定電位線２７１−３が形成される。固定電位線２７１−３は、配線２０２−３ａ，２０２−３ｂそれぞれの四方を囲むように、延在部と、Ｌ字型、Ｔ字型、および十字型の複数の屈曲部が組み合わされて形成される。
【００８９】
特に、配線２０２−３ａ，２０２−３ｂと固定電位線２７１−３とは、それぞれの一部が互いに対向した櫛歯状に形成されている。
【００９０】
さらに、配線層Ｍ３において、配線２０２−３ａ，２０２−３ｂおよび固定電位線２７１−３の図中上方には、配線層Ｍ２の制御線２５３−２とビアを介して電気的に接続される制御線２５３−３が形成される。制御線２５３−３は、図中左右方向に延在する直線状に形成されている。
【００９１】
このように、配線層Ｍ３においても、固定電位線２７１−３は、その一部の延在部と屈曲部が、配線２０２−３ａ，２０２−３ｂと並走するように形成されている。これにより、ノード２０２に接続される配線２０２−３ａ，２０２−３ｂと、ＧＮＤに接続される固定電位線２７１−３との間に配線容量が形成される。
【００９２】
ここでも、画素信号となる電荷を蓄積する電荷保持部２１１，２１２に接続される信号線である配線２０２−３ａ，２０２−３ｂは、図７に示されるように、固定電位線２７１−３および制御線２５３−３によってその周囲が囲まれ、隣接画素の信号線と遮蔽されていることが好ましい。
【００９３】
図８には、第４層目の配線層Ｍ４の配線レイアウトが示される。
【００９４】
図８において、配線層Ｍ４の配線パターンは、格子模様で示されている。
【００９５】
配線層Ｍ４には、固定電位Ｖｓｓに接続される固定電位線２７１−４が、である複数のシールド配線として形成される。シールド固定電位線２７１−４は、図中上下方向に直線状に延在するように、左右方向に複数並んで形成されている。これにより、画素信号となる電荷を蓄積するＦＤ１０３および電荷保持部２１１，２１２に接続される信号線同士のクロストークが抑制される。
【００９６】
なお、画素１００は、同一の配線層内で並走する配線により配線容量を形成する構成を備える上に、異なる配線層間で配線容量を形成する構成も備えている。
【００９７】
図９は、画素１００の配線層の断面の例を示す図である。
【００９８】
図９には、Ｓｉ基板３０１と、配線層Ｍ１乃至Ｍ３における各配線の断面が示されている。
【００９９】
Ｓｉ基板３０１には、大きなＰ型の拡散層が形成される中に、ノード２０２となるＮ型の拡散層３１０が形成されている。Ｓｉ基板３０１に形成された拡散層３１０と、配線層Ｍ１の配線２０２−１とは、コンタクト３１１により接続される。また、配線層Ｍ１の配線２０２−１と、配線層Ｍ２の配線２０２−２とは、ビア３１２により接続される。
【０１００】
図９の例では、配線層Ｍ２内において、所定電位の配線２０２−２、固定電位線２７１−２、およびＦＤ配線２５１−２が並走している。また、配線層Ｍ３内においては、所定電位の配線２０２−３と固定電位線２７１−３が並走している。
【０１０１】
さらに、図９の例では、配線層Ｍ２と配線層Ｍ３との間で、所定電位の配線２０２−２と固定電位線２７１−３が並走し、固定電位線２７１−２と所定電位の配線２０２−３が並走している。
【０１０２】
このように、本実施の形態の画素１００においては、同一の配線層内だけでなく、異なる配線層間で配線を並走させることで、配線容量が形成されている。
【０１０３】
以上の構成によれば、所定電圧のノードに接続される配線、固定電位線、およびＦＤ配線が並走することで形成される配線容量により、ＦＤと並列に接続される電荷保持部の高容量化を実現することができ、ひいては、ｋＴＣノイズを低減することが可能となる。
【０１０４】
なお、上述した配線層Ｍ１乃至Ｍ４の配線パターンは、全ての画素１００において同一の配線レイアウトで形成されることが望ましい。これにより、画素１００間の感度不均一性を低減することができる。
【０１０５】
＜３．第２の実施の形態＞
グローバルシャッタ方式の撮像を行う固体撮像素子においては、読み出し回路を画素間で共有することができない。そこで、後段の回路で画素信号を受けられるよう、画素信号の電圧振幅を小さくする必要があった。そのためには、ＦＤを高容量化することで、変換効率を意図的に低くする必要があった。
【０１０６】
しかしながら、画素サイズが小さくなると、ＦＤ配線の引き回し領域が狭くなるため、ＦＤ容量を大きくし難くなり、意図する変換効率を実現することが困難となる。
【０１０７】
一方で、撮像対象とする波長が長波長の場合にＳｉ基板に形成されるＰＤでの量子効率を高めるために、上述した実施の形態では、図５を参照して説明したように、ＰＤ直上に、入射光の反射によってＰＤの感度を向上させるための大面積パターン２５２が形成されるようにした。
【０１０８】
本実施の形態では、大面積パターンに代えて、ＰＤ直上に、並走する配線が形成されるようにする。
【０１０９】
図１０は、画素１００に対応する、第１層目の配線層Ｍ１の配線レイアウトの他の例を示す平面図である。
【０１１０】
図１０の例では、配線層Ｍ１において、ＰＤ１０１の直上に、所定電位の配線２０２−１、ＦＤ配線２５１−１、および固定電位線２７１−１が形成される。
【０１１１】
ＰＤ１０１の直上においては、櫛歯状の配線２０２−１と、Ｌ字型のＦＤ配線２５１−１の一部が並走するように形成され、配線２０２−１とＦＤ配線２５１−１を囲むように、櫛歯状の固定電位線２７１−１が形成されている。特に、配線２０２−１と固定電位線２７１−１とは、櫛歯状部分が互いに対向するように形成される。
【０１１２】
ＰＤ１０１の直上における配線２０２−１、ＦＤ配線２５１−１、および固定電位線２７１−１は、それらのＬ／Ｓ（パターンの線幅とパターン同士の間隔）が撮像対象とする波長より狭くなるように形成される。
【０１１３】
このような構成により、画素サイズが小さくなった場合であっても、入射光の反射によるＰＤの感度向上と、ＦＤおよび電荷保持部の高容量化を実現することが可能となる。
【０１１４】
なお、図１０の例においても、配線層Ｍ１の配線パターンは、全ての画素１００において同一の配線レイアウトで形成されることが望ましい。これにより、画素１００間の感度不均一性を低減することができる。
【０１１５】
＜４．第３の実施の形態＞
図１１は、画素１００の配線層の断面の他の例を示す図である。
【０１１６】
図１１の例では、配線層Ｍ２，Ｍ３内で配線容量を形成する配線間に、絶縁膜として、高誘電率を有するHigh-k膜３３１が設けられている。
【０１１７】
これにより、並走する配線により形成される配線容量をより大きくすることが可能となる。
【０１１８】
なお、並走する配線が形成されない（配線容量を形成する必要のない）配線層（例えば配線層Ｍ４）には、絶縁膜としてHigh-k膜を用いないようにすることで、意図しない配線容量の増大を抑制することができる。
【０１１９】
＜５．第４の実施の形態＞
図１２は、画素１００の配線層の断面のさらに他の例を示す図である。
【０１２０】
図１２の例では、Ｓｉ基板３０１に、拡散層３１０に代えて拡散層３１０’が形成されている。拡散層３１０’は、画素トランジスタを形成する拡散層３５１よりも広い面積を有するように形成される。
【０１２１】
さらに、画素トランジスタを形成する拡散層３５１よりも高濃度のイオン注入によって、拡散層３１０’を形成するようにしてもよい。
【０１２２】
これにより、配線を並走させる以外の構成で、電荷保持部の高容量化を実現することが可能となる。
【０１２３】
＜６．第５の実施の形態＞
図１３は、グローバルシャッタ動作を行う画素１００におけるｋＴＣノイズの除去について説明する図である。
【０１２４】
まず、図１３のＡに示されるように、リセットトランジスタ（ＲＳＴ）がＯＮされると、ＦＤの電位がリセットされる。
【０１２５】
次に、図１３のＢに示されるように、リセットトランジスタ（ＲＳＴ）がＯＦＦされることで、ＦＤにｋＴＣノイズ（ΔＶｋＴＣ）が残留する。
【０１２６】
その後、図１３のＣに示されるように、フィードバックトランジスタ（ＦＢ）がＯＮされると、ＦＤの電位と基準信号がバランスすることで、ＦＤに残留するｋＴＣノイズが除去される。
【０１２７】
さらに、図１３のＤに示されるように、フィードバックトランジスタ（ＦＢ）がＯＦＦされると、再度、ＦＤにｋＴＣノイズ（ΔＶ）が残留する。ただし、電荷保持部の容量ＣＦＢとＦＤの容量との結合容量の容量分配によりｋＴＣノイズは低減される。
【０１２８】
以上のような動作により、リセット時のｋＴＣノイズを低減することはできるが、ＦＤの電位が通常の画素より浅くなり、転送不良が発生してしまう。
【０１２９】
そこで、図５の配線層Ｍ１においては、ＦＤ配線２５１−１と、転送トランジスタ１０２のゲートに制御信号を供給する制御線２５３−１とが並走するように形成されている。
【０１３０】
また、図６の配線層Ｍ２においては、ＦＤ配線２５１−２と、制御線２５３−１と接続される制御線２５３−２とが並走するように形成されている。
【０１３１】
これにより、転送トランジスタ１０２がＯＮされたときに、カップリングによってＦＤの電位を昇圧することができ、ＦＤの電位が浅くなることによる転送不良を改善することが可能となる。
【０１３２】
＜７．第６の実施の形態＞
図１４は、隣接する配線層の配線レイアウトの例を示す平面図である。
【０１３３】
図１４の左側には、第Ｎ層目の配線層に形成された配線として、所定電位の配線２０２−Ｎと、固定電位線２７１−Ｎが示されている。
【０１３４】
配線２０２−Ｎは、図中左右方向に延在する櫛歯状に形成され、固定電位線２７１−Ｎは、配線２０２−Ｎに対向した櫛歯状部分を有し、かつ、配線２０２−Ｎを囲むように形成されている。
【０１３５】
図１４の右側には、第Ｎ層目の配線層に隣接する第Ｎ＋１またはＮ−１層目の配線層に形成された配線として、所定電位の配線２０２−Ｍと、固定電位線２７１−Ｍが示されている。
【０１３６】
配線２０２−Ｍは、図中上下方向に延在する櫛歯状に形成され、固定電位線２７１−Ｍは、配線２０２−Ｍに対向した櫛歯状部分を有し、かつ、配線２０２−Ｍを囲むように形成されている。
【０１３７】
すなわち、第Ｎ層目の配線層の配線２０２−Ｎおよび固定電位線２７１−Ｎと、第Ｎ＋１またはＮ−１層目の配線層の配線２０２−Ｍおよび固定電位線２７１−Ｍの延在方向は直交している。
【０１３８】
例えば、並走する配線の延在方向を、隣接する配線層間で同一方向とした場合、プロセスばらつきによって配線レイアウトがずれたときの、配線層間の配線同士によって形成される配線容量の容量変動が大きくなってしまう。
【０１３９】
これに対して、図１４に示されるように、並走する配線の延在方向を、隣接する配線層間で直交させることで、プロセスばらつきによって配線レイアウトがずれたときの容量変動を低減することが可能となる。
【０１４０】
＜８．第７の実施の形態＞
図１５は、画素１００の配線層の断面のさらに他の例を示す図である。また、図１６は、図１５の配線層の配線レイアウトの例を示す平面図である。
【０１４１】
図１５および図１６の例では、並走する配線２０２−２や固定電位線２７１−２などが形成され、配線層Ｍ２の上層の配線層Ｍ３には、ベタ配線３７３が形成されている。さらに、配線層Ｍ３の上層の配線層Ｍ４には、固定電位Ｖｓｓに接続されるベタ配線３７４が形成されている。
【０１４２】
これにより、電荷保持部の高容量化に加えて、ベタ配線での入射光の反射によるＰＤの感度向上を実現することが可能となる。
【０１４３】
＜９．第８の実施の形態＞
図１７は、画素１００の他の構成例を示す図である。
【０１４４】
図１７の画素１００は、電荷保持部１０７，１０８に代えて、変換効率切り替えスイッチ４０１と容量４０２を備える点で、図２の画素１００と異なる。
【０１４５】
変換効率切り替えスイッチ４０１には、ＭＯＳトランジスタを使用することができる。
【０１４６】
変換効率切り替えスイッチ４０１の一端は、転送トランジスタ１０２のドレイン、増幅トランジスタ１０５のゲート、およびリセットトランジスタ１０４のソースに接続され、他の一端は、所定電位のノード４１１に接続される。
【０１４７】
変換効率切り替えスイッチ４０１は、変換効率を切り替えるためのスイッチとして機能する。また、容量４０２は、配線容量により形成される。
【０１４８】
変換効率切り替えスイッチ４０１がオンまたはオフされることにより、ＦＤ１０３の付加容量が有効または無効とされる。変換効率切り替えスイッチ４０１がオンされた場合、変換効率切り替えスイッチ４０１自体の容量、拡散容量、配線容量（容量４０２）からなる付加容量が有効となる。反対に、変換効率切り替えスイッチ４０１がオフされた場合、付加容量が無効となる。
【０１４９】
図１７に示される画素１００にも、本開示の技術に係る配線レイアウトを適用することができる。これにより、容量４０２の高容量化を図ることが可能となる。
【０１５０】
＜１０．電子機器の構成例＞
上述したような固体撮像素子１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１５１】
図１８は、本開示を適用した電子機器である撮像装置の構成例を示すブロック図である。
【０１５２】
図１８に示されるように、撮像装置５０１は、光学系５０２、固体撮像素子５０３、ＤＳＰ（Digital Signal Processor）５０４を備えており、バス５０７を介して、ＤＳＰ５０４、表示装置５０５、操作系５０６、メモリ５０８、記録装置５０９、および電源系５１０が接続されて構成され、静止画像および動画像を撮像可能である。
【０１５３】
光学系５０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を固体撮像素子５０３に導き、固体撮像素子５０３の受光面（センサ部）に結像させる。
【０１５４】
固体撮像素子５０３としては、上述したいずれかの構成例の画素２１を有する固体撮像素子１が適用される。固体撮像素子５０３には、光学系５０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、固体撮像素子５０３に蓄積された電子に応じた信号がＤＳＰ５０４に供給される。
【０１５５】
ＤＳＰ５０４は、固体撮像素子５０３からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ５０８に一時的に記憶させる。メモリ５０８に記憶された画像のデータは、記録装置５０９に記録されたり、表示装置５０５に供給されて画像が表示されたりする。また、操作系５０６は、ユーザによる各種の操作を受け付けて撮像装置５０１の各ブロックに操作信号を供給し、電源系５１０は、撮像装置５０１の各ブロックの駆動に必要な電力を供給する。
【０１５６】
このように構成されている撮像装置５０１では、固体撮像素子５０３として、上述したような固体撮像素子１を適用することにより、電荷保持部の高容量化により、ｋＴＣノイズを低減することができるので、画質の向上を図ることが可能となる。
【０１５７】
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【０１５８】
さらに、本開示は以下のような構成をとることができる。
（１）
フォトダイオードと、
前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、
前記ＦＤと並列に接続される電荷保持部と
を有する画素を備え、
前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる
固体撮像素子。
（２）
前記第１の配線および前記第２の配線は、一方向に延在する延在部と、所定の方向に屈曲する屈曲部とを有する
（１）に記載の固体撮像素子。
（３）
前記第１の配線および前記第２の配線の前記屈曲部は、Ｌ字型、Ｔ字型、コの字型、および十字型のいずれかに形成される
（２）に記載の固体撮像素子。
（４）
前記第１の配線および前記第２の配線は、１以上の配線層に形成され、
前記第１の配線および前記第２の配線の一部は、前記フォトダイオードの直上に形成される
（３）に記載の固体撮像素子。
（５）
前記第１の配線および前記第２の配線の一部は、基板直上の１層目の前記配線層に形成される
（４）に記載の固体撮像素子。
（６）
前記第１の配線および前記第２の配線の一部は、線幅および間隔が撮像対象とする波長より狭くなるように形成される
（５）に記載の固体撮像素子。
（７）
前記第１の配線および前記第２の配線の一部はそれぞれ、同一の前記配線層において互いに対向した櫛歯状に形成される
（６）に記載の固体撮像素子。
（８）
前記第２の配線は、前記ＦＤに接続されるＦＤ配線、固定電位線、および画素トランジスタの制御線の少なくともいずれかとして形成される
（４）乃至（７）のいずれかに記載の固体撮像素子。
（９）
前記固定電位線の電位は、ＧＮＤである
（８）に記載の固体撮像素子。
（１０）
画素トランジスタは、転送トランジスタである
（８）または（９）に記載の固体撮像素子。
（１１）
前記第１の配線は、前記ＦＤ配線と並走することで、前記ＦＤとの結合容量を形成する
（８）乃至（１０）のいずれかに記載の固体撮像素子。
（１２）
前記第１の配線と前記ＦＤ配線は、前記固定電位線または前記制御線に囲まれた領域に形成される
（１１）に記載の固体撮像素子。
（１３）
前記第１の配線および前記第２の配線は、全ての前記画素において同一の配線レイアウトで形成される
（１２）に記載の固体撮像素子。
（１４）
前記第１の配線および前記第２の配線は、同一の前記配線層内で、前記配線容量を形成する
（１３）に記載の固体撮像素子。
（１５）
前記第１の配線および前記第２の配線は、異なる前記配線層間で、前記配線容量を形成する
（１３）に記載の固体撮像素子。
（１６）
前記第１の配線および前記第２の配線は、同一の前記配線層内で、かつ、異なる前記配線層間で、前記配線容量を形成する
（１３）に記載の固体撮像素子。
（１７）
前記第１の配線および前記第２の配線の延在方向は、隣接する前記配線層間で直交する
（１３）に記載の固体撮像素子。
（１８）
前記第１の配線と前記第２の配線の間の絶縁膜として、High-k膜が用いられる
（１３）乃至（１７）のいずれかに記載の固体撮像素子。
（１９）
前記第１の配線に接続される基板内の拡散層は、前記画素トランジスタを形成する他の拡散層よりも広い面積を有する
（１３）乃至（１８）のいずれかに記載の固体撮像素子。
（２０）
フォトダイオードと、
前記フォトダイオードにおいて生成された電荷を蓄積するＦＤと、
前記ＦＤと並列に接続される電荷保持部と
を有する画素を備え、
前記電荷保持部は、第１の電位に接続される第１の配線と、前記第１の電位とは異なる第２の電位に接続される第２の配線とが並走することで形成される配線容量からなる
固体撮像素子
を備える電子機器。
【符号の説明】
【０１５９】
１  固体撮像素子，  １００  画素，  １０１  ＰＤ，  １０２  転送トランジスタ，  １０３  ＦＤ，  １０４  リセットトランジスタ，  １０５  増幅トランジスタ，  １０６  選択トランジスタ，  １０７，１０８  電荷保持部，  ２０１  フィードバックトランジスタ，  ２０２  ノード，  ２１１，２１２  電荷保持部，  ２０２−１，２０２−２，２０２−３  配線，  ２５１−１，２５１−２，２５３−３  ＦＤ配線，  ２５３−１，２５３−２  制御線，  ２７１−１，２７１−２，２７３−３  固定電位線，  ５０１  電子機器，  ５０３  固体撮像素子
【図１】
2020059510.tif 000003
【図２】
2020059510.tif 000004
【図３】
2020059510.tif 000005
【図４】
2020059510.tif 000006
【図５】
2020059510.tif 000007
【図６】
2020059510.tif 000008
【図７】
2020059510.tif 000009
【図８】
2020059510.tif 000010
【図９】
2020059510.tif 000011
【図１０】
2020059510.tif 000012
【図１１】
2020059510.tif 000013
【図１２】
2020059510.tif 000014
【図１３】
2020059510.tif 000015
【図１４】
2020059510.tif 000016
【図１５】
2020059510.tif 000017
【図１６】
2020059510.tif 000018
【図１７】
2020059510.tif 000019
【図１８】
2020059510.tif 000020
【国際調査報告】
2020059510.tif 000021
2020059510.tif 000022
2020059510.tif 000023
2020059510.tif 000024