(57)【特許請求の範囲】
【請求項１】
端面からレーザ光を放出する半導体レーザ装置の製造方法であって、
III −Ｖ族化合物半導体基板の上に、第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、前記第２導電型のクラッド層よりもバンドギャップの小さい第２導電型の通電容易層とを順次積層したウェーハを形成する工程と、
開口部を有するマスクを前記通電容易層の上に形成する工程と、
前記マスクの前記開口部をエッチングすることにより前記通電容易層を選択的にエッチング除去し、前記第２導電型クラッド層を露出させる工程と、
少なくとも前記マスクの前記開口部に露出した前記第２導電型のクラッド層の表面上にＺｎが２×１０18ｃｍ-3以上ドーピングされたｐ型III −Ｖ族化合物半導体層を形成した後に、前記III −Ｖ族化合物半導体層が露出された状態で、同じ炉内で前記ｐ型III −Ｖ族化合物半導体から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程と、
前記マスクの前記開口部が形成されていた部分を横切るように前記ウェーハを分割することにより前記端面を形成する工程と、
を備え、
前記拡散させる前記工程は、前記マスクを残存させた状態で、水素、窒素、または前記ｐ型III −Ｖ族化合物半導体層を構成するＶ族元素を含有する雰囲気中でアニール処理を行うことにより、前記ｐ型III −Ｖ族化合物半導体から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程を有することを特徴とする半導体レーザ装置の製造方法。
【請求項２】
端面からレーザ光を放出する半導体レーザ装置の製造方法であって、
III −Ｖ族化合物半導体基板の上に、第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、前記第２導電型のクラッド層よりもバンドギャップの小さい第２導電型の通電容易層とを順次積層したウェーハを形成する工程と、
開口部を有するマスクを前記通電容易層の上に形成する工程と、
少なくとも前記開口部に露出した前記ウェーハの上にＺｎが２×１０18ｃｍ-3以上ドーピングされたｐ型III −Ｖ族化合物半導体層を形成し、前記ｐ型III −Ｖ族化合物半導体層から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程と、
前記マスクの前記開口部が形成されていた部分を横切るように前記ウェーハを分割することにより前記端面を形成する工程と、を備え、
前記ｐ型III −Ｖ族化合物半導体層の形成は、有機金属気相成長法、分子線エピタキシャル法、ハイドライド気相成長法、クロライド気相成長法、または液層成長法のいずれかにより行われ、
前記拡散させる前記工程は、前記マスクを残存させた状態で、水素、窒素、または前記ｐ型III −Ｖ族化合物半導体層を構成するＶ族元素を含有する雰囲気中でアニール処理を行うことにより、前記ｐ型III −Ｖ族化合物半導体から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程を有することを特徴とする半導体レーザ装置の製造方法。
【請求項３】
前記ｐ型III −Ｖ族化合物半導体層の層厚は、０．２μｍ以上である事を特徴とする請求項１または２に記載の半導体レーザ装置の製造方法。
【請求項４】
前記ｐ型III −Ｖ族化合物半導体層は、ＧａＡｓからなることを特徴とする請求項１〜３のいずれか１つに記載の半導体レーザ装置の製造方法。
【請求項５】
前記マスクは、酸化シリコン、窒化シリコン、及び酸化アルミニウムのいずれかであることを特徴とする請求項１〜４のいずれか１つに記載の半導体レーザ装置の製造方法。
【請求項６】
前記マスクは、化合物半導体からなることを特徴とする請求項１〜４のいずれか１つに記載の半導体レーザ装置の製造方法。
【請求項７】
前記化合物半導体からなる前記マスクは、アンドープまたはｎ型不純物がドープされていることを特徴とする請求項６記載の半導体レーザ装置の製造方法。
【請求項８】
前記マスクの厚さは、前記第２導電型のクラッド層の半分以上であることを特徴とする請求項６または７に記載の半導体レーザ装置の製造方法。
【請求項９】
前記マスクは、ＧａＡｓからなることを特徴とする請求項６〜８のいずれか１つに記載の半導体レーザ装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ装置及びその製造方法ならびにIII−Ｖ族化合物半導体素子の製造方法に関する。さらに具体的には、本発明は、高出力動作をする半導体レーザ、特にデジタルビデオディスクや光磁気ディスクなどの光情報処理機器の光源として用いて好適な可視光半導体レーザ装置としての半導体レーザ装置及びその製造方法ならびにIII−Ｖ族化合物半導体素子の製造方法に関する。
【０００２】
【従来の技術】
III−Ｖ族化合物半導体素子は、発光素子や受光素子などの光デバイスあるいは電界効果トランジスタやバイポーラトランジスタなどの各種の電子デバイスとして広く実用に供されている。以下の説明では、これらのうちで、半導体レーザを例に挙げて説明する。
【０００３】
近年、ＭＯ(Mageｎetic-optical)ディスクやＤＶＤ(Digital-versatile-Disk)などの光ディスクの書き込み用光源として、３０ｍＷ以上の光出力の可視光半導体レーザが要求されている。このような高出力半導体レーザでは、半導体レーザの出射端面で光出力密度が上がることにより、半導体結晶が溶融し欠陥が増殖する光学損傷（Catastrophic Optical Damage：ＣＯＤ）が起こり問題となっている。このＣＯＤは、半導体レーザの出射端面でレーザ光が吸収されてキャリアが生成され、このキャリアが再結合する際発熱を起こすというサイクルが増大するために発生する。したがって、半導体レーザの端面にレーザ光のエネルギーよりもバンドギャップエネルギーが大きい半導体層を設ければ、レーザ光に対して出射端面部は透明になり、出射端面での光吸収が起こらなくなるのでＣＯＤが起こらなくなる。このようなレーザは「窓構造レーザ」と呼ばれており、高出力半導体レーザには必要な構造である。
【０００４】
このような窓構造レーザの製造方法を開示した文献としては、例えばＩＥＥＥＪｏｕｒｎａｌ  ｏｆ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖｏｌ．２９、Ｎｏ．６、ｐ１８７４−１８７９（１９９３）を挙げることができる。同文献に開示されている方法は、窓構造を作成したい領域に選択的にＺｎＯを堆積し、その後のアニールによりＺｎＯからＺｎ（亜鉛）を半導体レーザウェーハの活性層の下側のクラッド層まで拡散させ、活性層部分をクラッド層と混晶化させることにより、非拡散部に対して拡散部のバンドギャップエネルギーを増大させこの領域を窓領域とするものである。この方法においては、Ｚｎが拡散する深さは、アニール時間とアニール温度のみにより決まっていた。
【０００５】
【発明が解決しようとする課題】
しかし、窓領域を形成する際に、より深くＺｎを拡散するために、アニール温度を上げたり、アニール時間を長くすると、もともとＺｎがドーピングされていた半導体レーザのｐ型クラッド層から活性層にＺｎの拡散が起きてしまい、窓領域以外の活性層にまでＺｎが拡散する。活性層にＺｎが拡散してしまうと、動作中に劣化を生じ長期信頼性を劣化させるという問題が生ずる。
【０００６】
この問題は、半導体レーザのクラッド層が厚くなるにつれ深刻な問題となってくる。すなわち、クラッド層が厚いほど、Ｚｎをウェーハ表面から導入するために高温、長時間の熱拡散処理が必要とされるからである。
【０００７】
一方、高出力動作に伴う端面の劣化を防ぐために、半導体レーザの光出射端面部分に電流が流れないようにする端面電流非注入構造も試みられている。前述した文献においては、レーザの共振器となるリッジストライプの両サイドに電流ブロック層が設けられているが、これに加えて、窓構造部分を電流非注入構造とするために、窓構造部の上にもｎ型ＧａＡｓ層からなる電流ブロック層を設けて電流をブロックしている。すなわち、この構造においては、ｐ型／ｎ型／ｐ型の積層構造により電流ブロックを行っている。このような構造で電流をブロックするときは、ｎ型層は少なくとも０．５μｍ以上の膜厚で積層する必要がある。このため、ｐ型ＧａＡｓ層成長後にこの窓領域の上部表面において凹凸が生する。このような凹凸が生じた結果として、半導体レーザをヒートシンク上にアップサイドダウンでマウントするときに問題が生ずる。
【０００８】
また、窓領域の部分にだけｎ型ＧａＡｓ層を選択成長させるために、マスク合わせ等の工程が増えプロセスが複雑になるという問題もあった。
【０００９】
以上説明したような種々の問題は、半導体レーザ以外の多くのIII−Ｖ族化合物半導体素子が同様に有するものである。すなわち、受光素子や各種の電子デバイスにおいても、Ｚｎをウェーハ表面から拡散により導入するプロセスが用いられる場合が多く、上述したような問題が生じていた。
【００１０】
本発明は、かかる問題点に鑑みてなされたものである。すなわち、その目的は、従来よりもＺｎを容易に拡散することができ、プロセス工程が簡略され、端面に対する電流の注入を効果的にブロックすることもできる半導体レーザ装置及びその製造方法ならびにIII−Ｖ族化合物半導体素子の製造方法を提供することにある。
【００１９】
本発明の一態様によれば、端面からレーザ光を放出する半導体レーザ装置の製造方法であって、III −Ｖ族化合物半導体基板の上に、第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、前記第２導電型のクラッド層よりもバンドギャップの小さい第２導電型の通電容易層とを順次積層したウェーハを形成する工程と、開口部を有するマスクを前記通電容易層の上に形成する工程と、前記マスクの前記開口部をエッチングすることにより前記通電容易層を選択的にエッチング除去し、前記第２導電型クラッド層を露出させる工程と、少なくとも前記マスクの前記開口部に露出した前記第２導電型のクラッド層の表面上にＺｎが２×１０18ｃｍ-3以上ドーピングされたｐ型III −Ｖ族化合物半導体層を形成した後に、前記III −Ｖ族化合物半導体層が露出された状態で、同じ炉内で前記ｐ型III −Ｖ族化合物半導体から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程と、前記マスクの前記開口部が形成されていた部分を横切るように前記ウェーハを分割することにより前記端面を形成する工程と、を備え、前記拡散させる前記工程は、前記マスクを残存させた状態で、水素、窒素、または前記ｐ型III −Ｖ族化合物半導体層を構成するＶ族元素を含有する雰囲気中でアニール処理を行うことにより、前記ｐ型III −Ｖ族化合物半導体から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程を有することを特徴とする半導体レーザ装置の製造方法が提供される。
【００２０】
本発明の一態様によれば、端面からレーザ光を放出する半導体レーザ装置の製造方法であって、III −Ｖ族化合物半導体基板の上に、第１導電型のクラッド層と、活性層と、第２導電型のクラッド層と、前記第２導電型のクラッド層よりもバンドギャップの小さい第２導電型の通電容易層とを順次積層したウェーハを形成する工程と、開口部を有するマスクを前記通電容易層の上に形成する工程と、少なくとも前記開口部に露出した前記ウェーハの上にＺｎが２×１０18ｃｍ-3以上ドーピングされたｐ型III −Ｖ族化合物半導体層を形成し、前記ｐ型III −Ｖ族化合物半導体層から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程と、前記マスクの前記開口部が形成されていた部分を横切るように前記ウェーハを分割することにより前記端面を形成する工程と、を備え、前記ｐ型III −Ｖ族化合物半導体層の形成は、有機金属気相成長法、分子線エピタキシャル法、ハイドライド気相成長法、クロライド気相成長法、または液層成長法のいずれかにより行われ、前記拡散させる前記工程は、前記マスクを残存させた状態で、水素、窒素、または前記ｐ型III −Ｖ族化合物半導体層を構成するＶ族元素を含有する雰囲気中でアニール処理を行うことにより、前記ｐ型III −Ｖ族化合物半導体から前記第２導電型のクラッド層と前記活性層と前記第１導電型のクラッド層とにＺｎを順次拡散させる工程を有することを特徴とする半導体レーザ装置の製造方法が提供される。
【００２２】
また、前記ｐ型III−Ｖ族化合物半導体層の層厚は、０．２μｍ以上である事を特徴とする。
【００２３】
また、前記ｐ型III−Ｖ族化合物半導体層は、ＧａＡｓからなることを特徴とする。
【００２４】
また、前記マスクは、酸化シリコン、窒化シリコン、及び酸化アルミニウムのいずれかであることを特徴とする。
【００２５】
または、前記マスクは、化合物半導体からなることを特徴とする。
【００２６】
さらに、前記化合物半導体からなる前記マスクは、アンドープまたはｎ型不純物がドープされていることを特徴とする。
【００２７】
さらに、前記マスクの厚さは、前記第２導電型のクラッド層の半分以上であることを特徴とする。
【００２８】
さらに、前記マスクは、ＧａＡｓからなることを特徴とする。
【００２９】
また、ｐ型III−Ｖ族化合物半導体層の形成は、有機金属気相成長法、分子線エピタキシャル法、ハイドライド気相成長法、クロライド気相成長法、または液層成長法のいずれかにより行われることを特徴とする。
【００３０】
一方、本発明のIII−Ｖ族化合物半導体素子の製造方法は、ウェーハ上に開口部を有するマスクを形成する工程と、少なくとも前記マスクの前記開口部に露出した前記ウェーハの表面上にＺｎが２×１０18ｃｍ-3以上ドーピングされたｐ型III−Ｖ族化合物半導体層を形成する工程と、前記ｐ型III−Ｖ族化合物半導体から前記ウェーハ中にＺｎを拡散させる工程と、を備えたことを特徴とする。
【００３１】
ここで、前記拡散させる前記工程は、アニール処理を行うことにより前記Ｚｎを拡散させる工程を含むことを特徴とする。
【００３２】
さらに、前記アニール処理は、水素、窒素、または前記ｐ型III −Ｖ族化合物半導体層を構成するＶ族元素を含有する雰囲気中で施されることを特徴とする。
【００３３】
【発明の実施の形態】
本発明においては、III−Ｖ族化合物半導体素子の製造に際して、ウェーハの表面にＺｎなどのドーパントを高濃度に含んだIII−Ｖ族化合物半導体層を設け、この層からドーパントを固相拡散させることにより、ウェーハの所定の場所にＺｎを導入する。このようにすることにより、ドーパントの拡散量の制御を従来よりもはるかに精密に行うことができるようになる。
【００３４】
例えば、本発明を半導体レーザに応用した場合には、半導体レーザの端面部分の直上にＺｎを高濃度に含んだIII−Ｖ族化合物半導体層を設け、この層からＺｎの固相拡散により端面出射領域の活性層が無秩序化することにより窓領域を高い制御性で形成することができるようになる。
【００３５】
さらに、本発明においては、ヘテロ障壁による電流阻止構造をこの窓領域の上部に形成することにより、高性能の端面非注入型の窓構造レーザを実現することができる。
【００３６】
以下に、実施例を参照しつつ本発明の実施の形態について説明する。
【００３７】
（実施例１）
図１及び図２は、本発明による半導体レーザの製造方法を表す概略工程図である。すなわち、同図は、本発明をＩｎＧａＡｌＰ系可視光半導体レーザに適用した場合を例示したものである。
【００３８】
本発明によれば、まず、図１（ａ）に示したように、例えば有機金属気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基板１上に、例えばＳｉをドーピングしたｎ型ＧａＡｓバッファ層２、例えばＳｉをドーピングした膜厚１．７μｍのｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層（ｎ＝３〜４×１０17ｃｍ-3）３、活性領域４、例えばＺｎをドーピングした膜厚１．７μｍのｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層（ｐ＝９×１０17ｃｍ-3）５、例えばＺｎをドーピングした膜厚５０ｎｍのｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６、例えばＳｉをドーピングした厚さ５０ｎｍのｎ型ＧａＡｓキャップ層７を順次形成する。
【００３９】
ここで、活性領域４は、例えば図２（ｅ）に示したように、膜厚２５ｎｍのＩｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ第１光ガイド層１６、膜厚６．５ｎｍのＩｎ0.65Ｇａ0.35Ｐ井戸層１７と膜厚４ｎｍのＩｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ障壁層１８とからなるＭＱＷ活性層２０、及び膜厚２５ｎｍのＩｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ第２光ガイド層１９からなるものとすることができる。
【００４０】
次に、半導体レーザの共振器端面に平行に例えば端面から２０μｍの開口部を持つようにストライプ状のＳｉＯ2８を例えば膜厚２００ｎｍとなるように堆積し、このストライプ状のＳｉＯ2８をマスクとして、例えばウエットエッチングなどにより、ｎ型ＧａＡｓキャップ層７およびｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６をエッチングする。
【００４１】
次に、図１（ｂ）に示したように、窓領域１０を形成する。具体的には、例えばＭＯＣＶＤ法などの結晶成長法により、Ｚｎを２×１０18ｃｍ-3以上ドーピングしたｐ型ＧａＡｓ層９を選択成長し、その後アニール処理を加えて、Ｚｎをｐ型ＧａＡｓ層９からｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層３の途中まで拡散させ、Ｚｎが拡散された窓領域１０をＳｉＯ2８の開口部の下に選択的に形成する。
【００４２】
このＺｎ拡散の手順をＭＯＣＶＤ法を用いた場合を例に挙げてさらに詳細に説明する。まず、成長温度６５０℃で、原料としてＴＭＧ（トリメチルガリウム）、ＤＭＺ（ジメチル亜鉛）、ＡｓＨ3を用いて、ｐ型ＧａＡｓ層を例えば１．５μｍ成長する。ここで、Ｚｎ濃度が２×１０18ｃｍ-3となるように設定する。その後、成長温度のまま、ＴＭＧ、ＤＭＺ、ＡｓＨ3の供給を断ち、Ｈ2雰囲気中で２０分間アニールをする。この間に、Ｚｎがｐ型ＧａＡｓ層９からｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層３の途中まで拡散していく。この拡散により、ＭＱＷ活性層２０と光ガイド層１６、１９からなる活性領域は、隣接しているｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５およびｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層３と混晶化し、この結果として実効的なバンドギャップが増大して窓領域となる。
【００４３】
本実施例の場合、活性領域４のうち、このＺｎ拡散領域とＳｉＯ2８の下のＺｎが拡散していない領域のフォトルミネッセンス（ＰＬ）波長はそれぞれ、６３０ｎｍと６８０ｎｍであり、Ｚｎ拡散領域では５０ｎｍの短波長化が実現でき、窓領域として十分に作用することが分かった。
【００４４】
図３は、ウェーハ表面からＣ−Ｖ法により測定したイオン化不純物濃度の深さ方向プロファイル図である。イオン化不純物が主にＺｎの場合はｐ型として測定され、イオン化不純物が主にＳｉ（シリコン）の場合はｎ型として測定される。従って、ｐ型の測定点のプロファイルがＺｎの拡散プロファイルに対応するものとみなすことができる。同図においては、実線がＺｎを拡散した部分で測定したｐ型にイオン化した不純物濃度のプロファイルであり、破線がＺｎを拡散していない部分で測定したｐ型にイオン化した不純物濃度のプロファイルである。Ｚｎの非拡散領域では、ｐ型クラッド層のｐ型にイオン化した不純物濃度は拡散処理前とほぼ同じであり、活性領域のイオン化した不純物濃度もきわめて低く測定限界に近い。これに対して、拡散領域のｐ型クラッド層のイオン化した不純物濃度は、非拡散領域のイオン化した不純物濃度の９×１０１７ｃｍ−３から１．３×１０１８ｃｍ−３に上がり、活性領域４でも非拡散領域に比べてｐ型にイオン化した不純物濃度は大幅に増大している。また、ｎ型クラッド層３でイオン化した不純物濃度がｐ型からｎ型に反転する位置が、非拡散領域（図中の白丸）に比べて拡散領域（図中の黒四角）では約０．２μｍほど深くなっている。つまり、拡散領域でのＺｎの拡散は少なくともｎ型クラッド層中０．２μｍの深さまで達していることが確認された。
【００４５】
このＺｎ拡散処理では、ｐ型ＧａＡｓ層９の成長温度を高くするほど、あるいはその膜厚を厚くするほど、あるいはそのＺｎ濃度を高くするほど、あるいはｐ型ＧａＡｓ層９成長後のＨ2アニール時間を長くするほど、あるいはそのアニール温度を高くするほど、Ｚｎはウェーハ中により深くまで拡散する。本発明者の検討の結果、ｐ型ＧａＡｓ層９のＺｎ濃度が２×１０18ｃｍ-3以上で、その層厚が０．２μｍ以上の場合に、良好に作用する窓領域１０を形成することができた。
【００４６】
本実施例における上記各パラメータの設定はあくまでも一例であり、Ｚｎを拡散させる半導体層の種類や膜厚およびＺｎを拡散させる深さにより上記パラメータを適宜決めればよい。
【００４７】
非拡散領域のｐ型クラッド層５中のＺｎがｎ型クラッド層３中に拡散しやすい場合には、上記パラメータの内、アニール温度と時間のパラメータは増すべきではなく、主に、ｐ型ＧａＡｓ層９中のＺｎ濃度を増やして、Ｚｎの拡散を深くすることが望ましい。または、ｐ型ＧａＡｓ層の厚さを増やすべきである。
【００４８】
また、本実施例では、ｐ型ＧａＡｓ層を成長後、成長温度と同じ温度でＨ2アニールを行っているが、アニール温度は成長温度以上であっても差し支えない。また、水素雰囲気の代わりに窒素ガス雰囲気や、ＡｓＨ3などのＶ族元素を含有した雰囲気でアニールを行っても良い。
【００４９】
さらに、本実施例では、Ｚｎの拡散源として、高濃度にＺｎをドーピングしたｐ型ＧａＡｓ層を用いているが、ＧａＡｓに限らず他のIII−Ｖ族化合物半導体でも勿論同じ効果が得られる。この場合にも、ｐ型III−Ｖ族化合物半導体成長後のアニールは水素雰囲気、窒素雰囲気もしくはＶ族原料雰囲気中で行えばよい。
【００５０】
また、本実施例では、ＭＯＣＶＤ法を用いてｐ型ＧａＡｓ層を成長しているが、分子線エピタキシー（ＭＢＥ）法や、その他の結晶成長法でも同様な効果が得られる。ＭＢＥ法の場合は、ｐ型ＧａＡｓ層の成長後のアニールはＡｓ（砒素）雰囲気中もしくは真空中で行えばよい。
【００５１】
さらに、不純物を固相拡散させるために、アニール工程を別途設ける必要がない場合もある。すなわち、ｐ型III−Ｖ族化合物半導体を成長している際に、含有されるｐ型不純物が下地の半導体層に固相拡散する場合もある。このような場合には、ｐ型III−Ｖ族化合物半導体を成長後に別途アニール工程を実施することなく、ｐ型不純物を固相拡散することができる。
【００５２】
次に、図１（ｃ）に示したように、ｐ型ＧａＡｓ層９をエッチングにより除去し、ＳｉＯ2８の開口部にｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５のＺｎ拡散領域１０を露出させる。
【００５３】
この後、図１（ｄ）に示したように、ＳｉＯ2８を取り除きｎ型ＧａＡｓ７を露出させた後、共振器となるリッジストライプを形成すべく、例えば幅４．５μｍで厚さ２００ｎｍのストライプ状ＳｉＯ2１１をｎ型ＧａＡｓ７のストライプ状の開口部に対して直交するように形成する。
【００５４】
次に、図１（ｅ）に示したように、ストライプ状ＳｉＯ2１１をマスクとして、ｎ型ＧａＡｓ７とｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６をエッチングして取り除く。
【００５５】
次に、図１（ｆ）に示したように、ストライプ状ＳｉＯ2１１をマスクにして、Ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５をリッジストライプ状に形成する。その形状としては、例えば、リッジ幅約５μｍ、リッジの厚さ１．７μｍ、リッジ側面の厚さ０．２５μｍに形成される。
【００５６】
次に、図２（ａ）に示したように、ｎ型ＧａＡｓ（ｎ＝２×１０18ｃｍ-3）電流ブロック層を約１μｍの膜厚でリッジの側面に選択成長させる。
【００５７】
次に、図２（ｂ）に示したように、ストライプ状のＳｉＯ2１１をエッチングにより取り除く。
【００５８】
さらに、図２（ｃ）に示したようにｎ型ＧａＡｓ７をエッチングにより取り除くことにより、ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５のリッジストライプ上には、Ｚｎ拡散領域を開口部とするｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６が露出した形となる。
【００５９】
この後、図２（ｄ）に示したようにｐ型ＧａＡｓコンタクト層（ｐ＝２×１０18ｃｍ-3）１３を３μｍ形成し、ｐ側電極としてＡｕＺｎ／Ａｕ１４を形成し、ｎ側電極としてＡｕＧｅ／Ａｕ１５を形成する。さらに、ウェーハを劈開やスクライブ、ダイシング、またはドライエッチング法などの方法により分割し、レーザ光が放出される端面を形成することにより半導体レーザが完成する。
【００６０】
図２（ｅ）は、本実施例により作成された半導体レーザの一部断面斜視図である。同図からも分かるように、レーザの光出射端面にはＺｎ拡散による窓領域１０が形成されており、この直上には、ｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６を介さずに直接ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５とｐ型ＧａＡｓコンタクト層１３が接している。このため、この部分では両層のバンドギャップ差が大きいためヘテロ障壁により電流が遮断される。それに対して、Ｚｎ拡散領域１０以外のリッジストライプ上には、ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５とｐ型ＧａＡｓコンタクト層１３の間に中間バンドギャップエネルギーを持つｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６が存在することにより、電流が流れる構造になる。このようにして、光出射端面には、Ｚｎの拡散による窓領域が形成され、しかも、この窓領域には電流が流れない端面非注入型の窓構造が得られる。
【００６１】
本実施例により得られた端面非注入型窓構造半導体レーザは、共振器長８００μｍ、ストライプ幅５μｍ、前面反射率１０％、裏面反射率９０％にて、発振波長６８０ｎｍで発振し、１５０ｍＷまでＣＯＤの発生がないことが確認された。
【００６２】
本実施例では、活性領域４は、ＭＱＷ活性層２０と光ガイド層１６、１９で形成されているが、クラッド層よりもバンドギャップエネルギーが小さい半導体層であればいずれを用いてもよく、ＭＱＷ活性層ではなく単層の活性層でも、Ｚｎ拡散によりバンドギャップエネルギーの増大が起こり同様な効果が得られる。
【００６３】
また、本実施例では、発振波長は６８０ｎｍであったが、ＭＱＷ活性層２０の構造を適宜選択することにより発振波長を調節することがとでき、どの波長帯においてもＺｎ拡散によって活性層部は少なくともＰＬ波長にして２０ｎｍ以上は短波長化し、窓領域として作用することができる。
【００６４】
なお、本実施例では、ＳｉＯ2８の開口部にＺｎを２×１０18ｃｍ-3以上ドーピングしたｐ型ＧａＡｓ層９を選択成長し、その後アニール処理を加えて、Ｚｎをｐ型ＧａＡｓ層９からｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層３の途中まで拡散させ、Ｚｎ拡散領域１０を選択的にＳｉＯ2８の開口部に形成する前に、ＳｉＯ2８の開口部分のｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６をエッチングしていたが、この順序は逆であっても差し支えない。
【００６５】
（実施例２）
次に、本発明の第２の実施例について説明する。
図４及び図５は、本発明による第２の半導体レーザの製造方法を表す概略工程図である。すなわち、同図は、本発明をＩｎＧａＡｌＰ系可視光半導体レーザに適用した場合を例示したものである。
【００６６】
本実施例においても、第１実施例と同様に、まず、図４（ａ）に示したように、有機金属気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基板１上に、例えばＳｉをドーピングしたｎ型ＧａＡｓバッファ層２、例えばＳｉをドーピングした膜厚１．７μｍのｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層（ｎ＝３〜４×１０17ｃｍ-3）３、活性領域４、例えばＺｎをドーピングした膜厚１．７μｍのｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層（ｐ＝９×１０17ｃｍ-3）５、例えばＺｎをドーピングした膜厚５０ｎｍのｐ型Ｉｎ0.5 Ｇａ0.5 Ｐ通電容易層６、例えばＳｉをドーピングした厚さ１．７μｍのｎ型ＧａＡｓキャップ層７を順次形成する。
【００６７】
ここで、活性領域４は、例えば図２（ｅ）に示したように、膜厚２５ｎｍのＩｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ第１光ガイド層１６、膜厚６．５ｎｍのＩｎ0.65Ｇａ0.35Ｐ井戸層１７と膜厚４ｎｍのＩｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ障壁層１８とからなるＭＱＷ活性層２０、及び膜厚２５ｎｍのＩｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ第２光ガイド層１９からなるものとすることができる。
【００６８】
本実施例が前述した第１の実施例と異なる点は、ｎ型ＧａＡｓキャップ層７の厚さをｐ型クラッド層５厚さの少なくとも半分以上の厚さとなるように形成する点である。本実施例では、一例としてクラッド層９と同じ厚さとした。
【００６９】
この後、第１の実施例と同様にして、半導体レーザの共振器端面に平行に例えば端面から２０μｍの開口部を持つようにストライプ状のＳｉＯ２  ８を例えば膜厚２００ｎｍとなるように堆積し、このストライプ状のＳｉＯ２  ８をマスクとして、例えばウエットエッチングなどにより、ｎ型ＧａＡｓキャップ層７およびｐ型Ｉｎ０．５  Ｇａ０．５  Ｐ通電容易層６をエッチングする。
【００７０】
続いて、図４（ｂ）に示したように、ストライプ状のＳｉＯ2８をエッチングにより除去し、ＭＯＣＶＤ法などの結晶成長法により、Ｚｎを２×１０18ｃｍ-3以上ドーピングしたｐ型ＧａＡｓ層９を成長し、その後アニール処理を加えて、Ｚｎをｐ型ＧａＡｓ層９からｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層３の途中まで拡散させる。ここで、前述した第１実施例と異なる点は、ｎ型ＧａＡｓキャップ層７の上にも高濃度のＺｎを有するｐ型ＧａＡｓ層９が堆積するので、Ｚｎがｐ型ＧａＡｓ層９層からｎ型ＧａＡｓキャップ層７にも拡散する点である。
【００７１】
しかし、ｐ型クラッド層５の膜厚の少なくとも半分以上の膜厚をｎ型ＧａＡｓキャップ層７が有していれば、Ｚｎの拡散はｐ型クラッド層中で止まり、ｎ型ＧａＡｓキャップ層７の下部の活性領域４はＺｎ拡散による混晶化を起こさない。
【００７２】
本実施例の場合は、ｎ型ＧａＡｓキャップ層７はｐ型クラッド層５と同じ膜厚を有しているので、Ｚｎの拡散はｎ型ＧａＡｓキャップ層７中でほとんど止まり、この結果、第１の実施例同様に、Ｚｎ拡散領域１０が選択的にｎ型ＧａＡｓキャップ層７の開口部に形成される。
【００７３】
本実施例の場合も、活性領域４のうち、Ｚｎ拡散領域とｎ型ＧａＡｓキャップ層７下部のＺｎが拡散していない領域のフォトルミネッセンス（ＰＬ）波長はそれぞれ、６３０ｎｍと６８０ｎｍとなり、第１の実施例と同様に、Ｚｎ拡散領域では５０ｎｍの短波長化が実現でき、窓領域として十分に作用することが可能である。このときのＣ−Ｖ法で測定したイオン化不純物濃度のプロファイルも図３に示したものと同様な結果が得られた。
【００７４】
本実施例においても、Ｚｎが拡散する深さを決めるパラメータは第１の実施例同様である。しかし、第１の実施例と大きく異なる点は、ｐ型ＧａＡｓ層９からｎ型ＧａＡｓキャップ層７にＺｎが拡散してしまうので、Ｚｎ拡散の選択性はｎ型ＧａＡｓキャップ層９の厚さに強く依存する点である。ｎ型ＧａＡｓキャップ層９が厚ければ厚いほど、Ｚｎ拡散の選択性は強くなる。ｎ型ＧａＡｓキャップ層９の厚さは、ｐ型クラッド層５の厚さの少なくとも半分以上は必要である。
【００７５】
続いて、図４（ｃ）に示したように、ｐ型ＧａＡｓ層９およびｎ型ＧａＡｓ７をエッチングにより除去し、ｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６の開口部にＺｎ拡散領域１０を露出させる。
【００７６】
この後、図４（ｄ）に示したように、共振器となるリッジストライプを形成すべく、例えば幅４．５μｍで厚さ２００ｎｍのストライプ状ＳｉＯ2１１をｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６のストライプ状の開口部に対して直交するように形成する。
【００７７】
次に、図４（ｅ）に示したように、ストライプ状ＳｉＯ2１１をマスクとして、ｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６をエッチングして取り除く。
【００７８】
次に、図４（ｆ）に示したように、ストライプ状ＳｉＯ2１１をマスクにして、ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層５をエッチングしてリッジストライプ状に形成する。ここでは、例えば、リッジ幅約５μｍ、リッジの厚さ１．７μｍ、リッジ側面の厚さ０．２５μｍに形成する。
【００７９】
次に、図５（ａ）に示したように、ｎ型ＧａＡｓ（ｎ＝２×１０18ｃｍ-3）電流ブロック層をリッジの側面に約１μｍの膜厚で選択成長させる。
【００８０】
次に、図５（ｂ）に示したように、ストライプ状ＳｉＯ2１１をエッチングにより取り除く。すなわち、ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層３のリッジストライプ上には、ｎ拡散領域１０を開口部とするｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層６が露出する。
【００８１】
この後、図５（ｃ）に示したように、ｐ型ＧａＡｓコンタクト層（ｐ＝２×１０18ｃｍ-3）１３を３μｍ形成し、ｐ側電極としてＡｕＺｎ／Ａｕ１４を形成し、ｎ側電極としてＡｕＧｅ／Ａｕ１５を形成して半導体レーザが完成する。
【００８１】
図５（ｄ）は、本実施例により作成された半導体レーザの一部断面斜視図である。同図に示したように、本実施例によっても、第１実施例と同様の構造の半導体レーザが得られる。本実施例により得られた端面非注入型窓構造半導体レーザも第１の実施例とほぼ同様な特性が得られた。
【００８２】
本実施例においても、活性領域４は、ＭＱＷ活性層２０と光ガイド層１６、１９で形成されていたが、無論、クラッド層よりもバンドギャップエネルギーが小さい半導体層であればいずれを用いても、Ｚｎ拡散によりバンドギャップエネルギーの増大が起こり同様な効果が得られる。
【００８３】
また、本実施例では、発振波長は６８０ｎｍであったが、ＭＱＷ活性層２０の構造により発振波長は可変にできる。ここで、どの波長帯においてもＺｎ拡散によって活性層部は少なくともＰＬ波長にして２０ｎｍ以上は短波長化し窓構造レーザとして機能する。
【００８４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００８５】
例えば、固相拡散させる不純物は、Ｚｎに限定されず、この他にも、マグネシウム、ベリリウム、カドミウム、水銀などのｐ型不純物や、シリコン、すず、硫黄、セレン、テルルなどのｎ型不純物なども同様に固相拡散させることができる。
【００８６】
また、ｐ型不純物を固相拡散させるための拡散源となるｐ型III−Ｖ族化合物半導体層の形成は、前述した有機金属気相成長法の他に、分子線エピタキシャル法、ハイドライド気相成長法、クロライド気相成長法、または液層成長法のいずれを用いても良く、前述したものと同様の効果を得ることができる。
【００８７】
また、本発明は、前述した半導体レーザの他にも、例えば、発光ダイオードや、フォトダイオード、電界効果トランジスタ、バイポーラトランジスタなどの各種のIII−Ｖ族化合物半導体素子に対して同様に適用し、同様の効果を得ることができる。すなわち、本発明によりＺｎなどのドーパントを高い制御性で固相拡散することができる。
【００８８】
【発明の効果】
本発明によれば、III−Ｖ族化合物半導体素子の製造に際して、Ｚｎなどのドーパントを従来よりも高い制御性でウェーハ中に導入することができる。例えば、従来よりも低温、短時間で高い濃度のＺｎをウェーハ中の深い位置まで拡散することが可能となる。
【００８９】
特に、本発明によれば、半導体レーザの光出力端面部分およびその近傍でＺｎ拡散により活性層とクラッド層を混晶化し窓構造を形成する際に、Ｚｎの拡散源としてＺｎを多量に含有するIII −Ｖ族化合物半導体層を用い、窓構造を形成する領域の直上のウェーハ表面部にこのＺｎを多量に含有するIII −Ｖ族化合物半導体層を堆積してＺｎを拡散させていく。従来例のＺｎＯをＺｎの拡散源に用いる場合、Ｚｎの拡散する深さを決めていたのが、ＺｎＯ堆積後のアニール時間とアニール温度だったのに対して、本発明によれば、さらにＺｎを多量に含有するIII −Ｖ族化合物半導体層の厚さとＺｎの含有濃度が新たにパラメータとして加わる。
【００９０】
特に、Ｚｎの含有量に関しては、Ｚｎを多量に含有するIII−Ｖ族化合物半導体層からのＺｎ拡散が顕著に生じ、他のＺｎを含有している層からのＺｎ拡散は抑制されるので、従来例に比べてＺｎ拡散領域と非Ｚｎ拡散領域の選択性が増大する。この結果として、本発明によれば、非常に歩留まり良く窓構造半導体レーザなどの各種III−Ｖ族化合物半導体素子を作成することができるようになる。
【００９１】
また、本発明によれば、クラッド層とコンタクト層の大きなバンドギャップ差を利用して、窓構造領域はこのヘテロ障壁により電流が非注入となる構造をとることにより、信頼性の高い窓構造レーザを提供できる。すなわち、活性層に電流を注入するべきところには、通電容易層というクラッド層とコンタクト層のほぼ中間のバンドギャップを持つ層をクラッド層とコンタクト層の間に挿入し、窓構造領域にはこの層を設けない構造をとる。これは、従来の選択再成長により作成されたｐ型／ｎ型／ｐ型のトランジスタ構造で電流をブロックする電流非注入構造に比べて、プロセスが非常に簡略化でき、チップ表面上の再成長部に凹凸が生じることがなくなり、半導体レーザチップをヒートシンク上にアップサイドダウンでマウントする場合に問題とならないといった効果も得ることができる。
【図面の簡単な説明】
【図１】本発明による半導体レーザの製造方法を表す概略工程図である。
【図２】本発明による半導体レーザの製造方法を表す概略工程図である。
【図３】ウェーハ表面からＣ−Ｖ法により測定したイオン化不純物濃度の深さ方向プロファイル図である。
【図４】本発明による第２の半導体レーザの製造方法を表す概略工程図である。
【図５】本発明による第２の半導体レーザの製造方法を表す概略工程図である。
【符号の説明】
１  ｎ型ＧａＡｓ基板
２  ｎ型ＧａＡｓバッファ層
３  ｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層
４  活性領域
５  ｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層
６  ｐ型Ｉｎ0.5Ｇａ0.5Ｐ通電容易層
７  ｎ型ＧａＡｓキャップ層
８  ＳｉＯ2マスク
９  Ｚｎを高濃度に含んだｐ型ＧａＡｓ層
１０  Ｚｎ拡散領域
１１  ＳｉＯ2マスク
１２  ｎ型ＧａＡｓ電流ブロック層
１３  ｐ型ＧａＡｓコンタクト層
１４  ＡｕＺｎ／Ａｕ  ｐ側電極
１５  ＡｕＧｅ／Ａｕ  ｎ側電極
１６  Ｉｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ第１光ガイド層
１７  ＩｎＧａＰ井戸層
１８  Ｉｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ障壁層
１９  Ｉｎ0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐ第２光ガイド層
２０  多重量子井戸活性層
【図１】
0003782230.tif 000002
【図２】
0003782230.tif 000003
【図３】
0003782230.tif 000004
【図４】
0003782230.tif 000005
【図５】
0003782230.tif 000006