(57)【特許請求の範囲】
【請求項１】
広周波数帯域で動作する半導体集積回路を備えた半導体装置であって、
前記半導体集積回路は、トランジスタと所定の素子とを組み合わせたトランジスタセルと、該トランジスタセルの入出力インピーダンスを整合させるための整合回路を備え、
前記所定の素子は、トランジスタセルの所望の周波数帯域における最大有能利得特性が周波数に対して平坦な特性となるように定められた素子であり、
前記整合回路は、該整合回路において発生する損失が周波数に対して平坦な特性を有するように設計された整合回路であることを特徴とする半導体装置。
【請求項２】
前記トランジスタセルは、所望の周波数帯域における最大有能利得特性が、偏差１デシベル以内の平坦な特性となるように設計されたトランジスタセルであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記トランジスタセルは、該トランジスタセルの安定化係数Ｋが１以上となるように設計されたトランジスタセルであることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記トランジスタセルの回路構成を、前記トランジスタに前記所定の素子からなる帰還回路を付加した回路構成とすることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記トランジスタセルの基板上のレイアウトを、前記帰還回路を構成する素子の少なくとも１つを前記トランジスタのドレイン電極に隣接させたレイアウトとすることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記トランジスタセルの基板上のレイアウトを、前記帰還回路を構成する素子の少なくとも１つを前記トランジスタのゲート電極に隣接させたレイアウトとすることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記トランジスタセルの回路構成を、前記トランジスタのゲート電極側に前記所定の素子からなる回路を付加する回路構成とすることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項８】
前記ゲート電極側に付加された回路の回路構成を、直列接続されたインダクタと抵抗に、キャパシタを並列接続した構成とすることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記ゲート電極側に付加された回路の回路構成を、直列接続されたインダクタと抵抗に、第１のキャパシタを並列接続し、さらに前記ゲート電極に、接地された第２のキャパシタを接続した構成とすることを特徴とする請求項７記載の半導体装置。
【請求項１０】
前記トランジスタセルの回路構成を、前記トランジスタのドレイン電極側に前記所定の素子からなる回路を付加する回路構成とすることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項１１】
前記ドレイン電極側に付加された回路の回路構成を、直列接続されたインダクタと抵抗に、キャパシタを並列接続した構成とすることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記トランジスタセルを複数組み合わせることにより電力増幅機能を実現することを特徴とする請求項１から１１のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＭＩＣ（Microwave Monolithic Integrated Circuit）など高周波数帯域で動作する半導体装置に関する。
【０００２】
【従来の技術】
はじめに、図８（ａ）、（ｂ）、（ｃ）を参照して、従来の半導体装置の設計方法について説明する。図８（ａ）は増幅器の設計図である。図において、１０１はトランジスタ、１０２は整合回路、１０３は増幅器の入力端子、１０４は増幅器の出力端子を表す。増幅器の入力端子１０３に供給された電力は、複数のトランジスタ１０１によって段階的に増幅されて出力端子１０４から出力される。整合回路１０２は、トランジスタの入出力インピーダンスの整合をとる。
【０００３】
増幅器を設計する場合には、通常トランジスタの特性に合わせて、そのトランジスタの能力を十分に引き出せるように整合回路１０２の回路構成を決定し、望ましくは回路面積を小さくするために整合回路を構成する各素子の基板上のレイアウトを工夫する。
【０００４】
図８（ｂ）はトランジスタ１０１の最大有能利得（ＭＡＧ：Maximum Available Gain）特性の一例を、周波数を横軸として示したグラフである。但し、トランジスタ１０１が安定条件（安定化係数Ｋ＞１）を満たさない低周波数帯については、最大有能利得を定義できないため、目安として最大安定化利得（ＭＳＧ：Maximum Stable Gain）特性を示している。
【０００５】
図８(ａ)のような設計図に基づいて増幅器を設計する場合、安定化係数Ｋ＜１となる低周波数帯では、整合回路１０２で損失を発生させて安定化係数Ｋ＝１となるように整合回路１０２を設計して、増幅器が発振しないようにする。トランジスタ１０１の特性が図８（ｂ）に示すような特性である場合には、整合回路１０２は、例えば図８（ｃ）のグラフに示すような特性となるように設計する。これにより、所望の周波数帯域において、トランジスタ１０１の特性が整合回路１０２の特性により打ち消され、増幅器全体として平坦な利得特性を達成することができる。
【０００６】
【発明が解決しようとする課題】
しかし、入出力インピーダンスの整合という整合回路本来の目的と、トランジスタの特性を打ち消して利得を平坦化するという上述の目的を、同時に達成しようとすると、整合回路の設計は極めて困難になる。また、トランジスタの利得は周波数に応じて変化するが、トランジスタの出力電力は周波数に拘わらずほぼ一定であるため、整合回路で発生する損失が周波数に応じて変わるように整合回路を設計してしまうと、増幅器の利得は一定に保てても、出力電力を一定に保つことができなくなるという問題もある。このように、増幅器が安定かつ一定の利得および出力電力を得られるように整合回路１０２の特性を制御することは極めて難しい。
【０００７】
一方、近年、ＬＭＤＳ（Local Multipoint Distribution Service）を中心とする通信需要の増加に伴い、低コストのＭＭＩＣのニーズが高まっている。コストを下げるためには、安定して動作する周波数帯域を広げ、またチップ面積ができるだけ小さくなるようにレイアウトを工夫することが必要である。
【０００８】
そこで本発明は、広帯域で動作する高質かつ低コストの半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、このような設計方法により回路設計されたものである。すなわち、広周波数帯域で動作する半導体集積回路を備えた半導体装置であって、
前記半導体集積回路は、トランジスタと所定の素子とを組み合わせたトランジスタセルと、そのトランジスタセルの入出力インピーダンスを整合させるための整合回路を備え、
前記所定の素子は、トランジスタセルの所望の周波数帯域における最大有能利得特性が周波数に対して平坦な特性となるように定められた素子であり、
前記整合回路は、その整合回路において発生する損失が周波数に対して平坦な特性を有するように設計された整合回路であることを特徴とする。
【００１１】
トランジスタセルは、所望の周波数帯域における最大有能利得特性が、偏差１デシベル以内の平坦な特性となるように設計することが好ましい。
【００１２】
また、トランジスタセルは、そのトランジスタセルの安定化係数Ｋが１以上となるように設計することが好ましい。
【００１３】
「トランジスタセルの所望の周波数帯域における最大有能利得特性が周波数に対して平坦な特性となるように」するためのトランジスタセルの回路構成としては、例えば、トランジスタに所定の素子からなる帰還回路を付加した回路構成が考えられる。この際、トランジスタセルの基板上のレイアウトを、その帰還回路を構成する素子の少なくとも１つをトランジスタのドレイン電極に隣接させたレイアウトとすることが好ましい。あるいは、その帰還回路を構成する素子の少なくとも１つをトランジスタのゲート電極に隣接させたレイアウトとしてもよい。
【００１４】
また、「トランジスタセルの所望の周波数帯域における最大有能利得特性が周波数に対して平坦な特性となるように」するためのトランジスタセルの他の回路構成としては、トランジスタのゲート電極側に所定の素子からなる回路を付加する回路構成が考えられる。ゲート電極側に付加する回路の回路構成は、例えば、直列接続されたインダクタと抵抗に、キャパシタを並列接続した構成とする。あるいは、そのような構成で、さらにゲート電極に、接地された第２のキャパシタを接続してもよい。
【００１５】
「トランジスタセルの所望の周波数帯域における最大有能利得特性が周波数に対して平坦な特性となるように」するためのトランジスタセルの、さらに他の回路構成としては、トランジスタのドレイン電極側に前記所定の素子からなる回路を付加する回路構成が考えられる。ドレイン電極側に付加する回路の回路構成を、例えば、直列接続されたインダクタと抵抗に、キャパシタを並列接続した構成などが考えられる。
【００１６】
トランジスタセルを複数組み合わせることにより電力増幅器として動作する半導体装置を設計者に負担をかけずに設計することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して、本発明の好適な実施の形態について説明する。
【００１８】
実施の形態１．
図１は、本発明の方法により増幅器を設計する場合の回路設計図である。図において、２１は整合回路、２２はトランジスタセル、２３は増幅器の入力端子、２４は増幅器の出力端子を表す。従来と異なる点は、トランジスタ単体の特性を考慮しながら増幅器を設計するのではなく、まずトランジスタに抵抗、キャパシタ、インダクタなどの受動素子を組み合わせたトランジスタセル２２を設計してから、そのトランジスタセル２２にあわせて整合回路２１を設計するという点にある。
【００１９】
トランジスタセル２２の回路構成、すなわち受動素子の種類、特性値（Ｒ、Ｃ、Ｌなど）、数、接続形態などは、そのトランジスタセル２２が所望の周波数帯域において平坦なＭＡＧ特性を有するように決定する。平坦なＭＡＧ特性とは、所望の周波数帯域において偏差が数デシベルである特性であり、できれば偏差が１デシベル以内になるように設計する。図２は、本実施の形態におけるトランジスタセル２２のＭＡＧ特性の一例を示す図である。また、トランジスタセル２２の回路構成は、トランジスタセル２２の安定化係数Ｋが、所望の周波数帯域において１以上となるように設計する。すなわち、発振を起さないように設計する。
【００２０】
また、トランジスタセル２２の基板上のレイアウトは、抵抗、容量、インダクタなどをトランジスタの近傍に配置して、トランジスタセル２２の面積ができるだけ小さくなるように設計する。
【００２１】
以下、上述の方法により設計したトランジスタセル２２の具体例を示す。図３（ａ）、（ｂ）、（ｃ）は、本実施の形態におけるトランジスタセル２２の回路構成と基板上のレイアウトを示す図である。図２に示したＭＡＧ特性は、この図３（ａ）の回路構成および図３（ｂ）または（ｃ）のレイアウトにより実現することができる。
【００２２】
図３において、１はトランジスタセルの入力端子、２はトランジスタセルの出力端子、３はトランジスタ、５はキャパシタ、６は抵抗、７はインダクタである。この回路は、トランジスタ３に対し、そのトランジスタ３のドレイン出力をゲート入力にフィードバックする帰還回路を付加したものである。帰還回路は、抵抗６、キャパシタ５、インダクタ７により構成されており、これらを最適化することによって、図２に示した広帯域にわたって平坦なＭＡＧ特性を得ることができる。
【００２３】
図３（ｂ）は基板上に形成された図３（ａ）の回路を上から見た平面図であり、トランジスタ３（図示せず）の上層に帰還回路や配線を形成する場合のレイアウトが示されている。８はトランジスタ３のゲート電極、９はトランジスタ３のドレイン電極である。また、図示されていないトランジスタ３のソース電極はバイアホール１０により基板裏面へ接続される。１１はゲート電極をトランジスタセルの外部の回路と接続するためのエアブリッジ配線、１２はソース電極をトランジスタセルの外部の回路と接続するエアブリッジ配線である。また、キャパシタ５、抵抗６、インダクタ７は、トランジスタ３の近傍に互いに隣接して配置され、トランジスタ３の帰還回路として機能する。
【００２４】
このトランジスタセルは、トランジスタセル単体として安定条件を満たしており、また所望周波数帯域全体にわたって平坦なＭＡＧ特性を有している。したがって、整合回路によってトランジスタセルを安定化させる必要はなく、またその整合回路によってトランジスタの周波数特性を打ち消す必要もない。整合回路はトランジスタセルのインピーダンス整合のみを目的として設計すればよいため、トランジスタセルのＳパラメータから計算される最適インピーダンスに整合する低損失の回路とすればよい。このように、トランジスタと帰還回路により平坦な利得を有するトランジスタセルを設計した後に、他の回路と組み合わせることとすれば、複数のトランジスタを段階的に組み合わせた多段増幅器を設計するような場合であっても、簡単に広帯域で平坦な利得を有する増幅器を設計することができる。またこの設計方法は、増幅器に限らずトランジスタを含む他の半導体集積回路の設計時にも有効である。
【００２５】
実施の形態２．
次に、上述の方法により設計したトランジスタセル２２の他の例を示す。図３（ｃ）は、図３（ｂ）と同じく、基板上に形成された図３（ａ）の回路を上から見た平面図である。図３（ｃ）のレイアウトと前述の図３（ｂ）のレイアウトの相違点は、帰還回路の配置にある。
【００２６】
図３（ｃ）のレイアウトでは、帰還回路を構成するキャパシタ５はゲート電極８の左側に近接して配置され、キャパシタ５とドレイン電極９とが抵抗６によって接続され、キャパシタ５とゲート電極８とがインダクタ７によって接続されている。
【００２７】
本実施の形態のトランジスタセルは、帰還回路を構成する各素子を最適化することによって、実施の形態１と同様、狭い回路面積で、広帯域にわたって平坦なＭＡＧ特性を得ることができる。また、ドレイン電極９と抵抗６を隣接するように配置し、帰還回路の配線をドレイン電極９で兼用しているので、実施の形態１と比較して、より小さい面積でトランジスタセルを形成することができる。
【００２８】
実施の形態３．
次に、上述の方法により設計したトランジスタセル２２のさらに他の例を示す。本実施の形態のトランジスタセルは、実施の形態１および２と同様、トランジスタ３に帰還回路を付加したものであるが、帰還回路の主要部分をドレイン電極側に偏らせて配置した回路である。図４（ａ）はこのトランジスタセルの回路構成を示す図であり、図４（ｂ）はその基板上のレイアウトを示す図である。
【００２９】
本実施の形態では、帰還回路が、抵抗６、キャパシタ５、インダクタ７により構成されている点は実施の形態２と同様であるが、図４（ａ）に示すように、インダクタ７をトランジスタ３のドレイン電極側に接続する。レイアウト上は、図４（ｂ）に示すように、抵抗６、キャパシタ５、インダクタ７ともにトランジスタ３のドレイン電極側に偏らせて配置する。
【００３０】
本実施の形態のトランジスタセルは、帰還回路を構成する各素子を最適化することによって、実施の形態２と同様、狭い回路面積で、広帯域にわたって平坦なＭＡＧ特性を得ることができる。また、帰還回路をトランジスタ３のドレイン電極側に偏って配置するため、トランジスタセルと組み合わせる回路をトランジスタセルのゲート電極側に配置したい場合にはレイアウトが容易であり都合がよい。
【００３１】
実施の形態４．
上記各実施の形態のトランジスタセルは、トランジスタ３に帰還回路を付加したものであったが、安定かつ平坦なＭＡＧ特性を有するトランジスタセルは、次に示す構成の回路としても設計することができる。
【００３２】
図５（ａ）は、本実施の形態のトランジスタセルの回路構成図であり、直列接続された抵抗とインダクタに対し、キャパシタ５を並列に接続した回路を、トランジスタ３のゲート電極側に接続したものである。図５（ｂ）はこのトランジスタセルの基板上のレイアウトを示す図であり、ゲート電極８に対し、キャパシタ５と抵抗６とインダクタ７を隣接させるように形成した様子が示されている。この回路では、周波数が高くなるほどキャパシタ５を通過する信号が多くなり、抵抗６を通過する信号が少なくなるため、これによりトランジスタセルのＭＡＧ特性が平坦化される。
【００３３】
本実施の形態のトランジスタセルは、安定かつ平坦なＭＡＧ特性を実現できるだけでなく、トランジスタ３に付加する素子を全てゲート電極８近傍にまとめて配置することができるため、レイアウトが簡単で回路面積を小さくすることができる。また、損失を誘発する抵抗などの素子がトランジスタ３の出力側に配置されないため、効率よくトランジスタの出力を取り出すことができる。
【００３４】
実施の形態５．
図６（ａ）は本実施の形態のトランジスタセルの回路構成図である。図に示すように、このトランジスタセルは、実施の形態４のトランジスタセルの構成要素として、第２のキャパシタ１３を追加したものである。キャパシタ１３は図に示すようにトランジスタ３のゲート電極側に、一方を接地した状態で接続する。図６（ｂ）はこのトランジスタセルの基板上のレイアウトを示す図であり、ゲート電極８に対し、第２のキャパシタ１３が配置され、そのキャパシタ１３はバイアホールにより基板裏面に接続されている。
【００３５】
本実施の形態のトランジスタセルの動作は実施の形態４と同様であるが、第２のキャパシタの付加により広帯域にわたってほぼ一定の入力側最適インピーダンスを得ることができるという利点がある。
【００３６】
実施の形態６．
図７（ａ）は、本実施の形態のトランジスタセルの回路構成図であり、直列接続された抵抗とインダクタに対し、キャパシタ５を並列に接続した回路を、トランジスタ３のドレイン電極側に接続したものである。図５（ｂ）はこのトランジスタセルの基板上のレイアウトを示す図であり、ドレイン電極９に対し、キャパシタ５と抵抗６とインダクタ７を隣接させるように形成した様子が示されている。
【００３７】
本実施の形態のトランジスタセルは、安定かつ平坦なＭＡＧ特性を実現できるだけでなく、ゲート電極側に抵抗などの損失のある素子が配置されないため、雑音が小さくなるという利点がある。
【００３８】
なお、本発明の特徴は、前述のように、まずトランジスタに抵抗、キャパシタ、インダクタなどの受動素子を組み合わせたトランジスタセル２２を設計してから、そのトランジスタセルと整合回路など他の回路を組み合わせることによって半導体集積回路を設計するという点にあり、各実施の形態において示したトランジスタセルの回路構成およびレイアウトは一例にすぎない。すなわち、安定して動作し（発振しない）、かつ平坦なＭＡＧ特性を有するように設計されたトランジスタセルを含む半導体集積装置はすべて、本発明の範囲に含まれる。
【００４０】
【発明の効果】
本発明の半導体装置は、トランジスタセルと他の回路を組み合わせることによって、比較的簡単に設計することができ、製造コストを抑え、低価格な半導体装置を提供できるようになる。
【００４１】
特に、トランジスタセルを、所望の周波数帯域における最大有能利得特性が、偏差１デシベル以内の平坦な特性となるように設計しておけば、他の回路との組み合わせが容易になる。
【図面の簡単な説明】
【図１】  本発明の方法により設計する増幅器を示す図
【図２】  トランジスタセルのＭＡＧ特性を示すグラフ
【図３】  実施の形態１および２におけるトランジスタセルの回路構成およびレイアウトを示す図
【図４】  実施の形態３におけるトランジスタセルの回路構成およびレイアウトを示す図
【図５】  実施の形態４におけるトランジスタセルの回路構成およびレイアウトを示す図
【図６】  実施の形態５におけるトランジスタセルの回路構成およびレイアウトを示す図
【図７】  実施の形態６におけるトランジスタセルの回路構成およびレイアウトを示す図
【図８】  従来の増幅器の設計方法を示す図
【符号の説明】
１  トランジスタセルの入力端子、    ２  トランジスタセルの出力端子、  ３  トランジスタ、    ５、１３  キャパシタ、    ６  抵抗、    ７  インダクタ、    ８  ゲート電極、    ９  ドレイン電極、    １０  バイアホール、    ２２  トランジスタセル、    １０１  トランジスタ、    ２１、１０２整合回路、    ２３、１０３  増幅器の入力端子、    ２４、１０４  増幅器の出力端子。
【図１】
0003793069.tif 000002
【図２】
0003793069.tif 000003
【図３】
0003793069.tif 000004
【図４】
0003793069.tif 000005
【図５】
0003793069.tif 000006
【図６】
0003793069.tif 000007
【図７】
0003793069.tif 000008
【図８】
0003793069.tif 000009