(57)【特許請求の範囲】
【請求項１】
１ラインまたは２ラインの多値画像データを量子化するための可変ライン画像処理装置において、
１ライン目の多値画像データを量子化するための第１の量子化手段と、
２ライン目の多値画像データを量子化するための第２の量子化手段と、
前記第１の量子化手段で発生した誤差データと、前記第２の量子化手段で発生した誤差データとのうちのいずれか一方を選択し、セレクト誤差データとして出力するセレクタと、
前記第１の量子化手段で発生した誤差データを前記第２の量子化手段および前記セレクタヘ送信するための手段と、
前記１ライン目の多値画像データが有効なデータで有ることを示す第１の多値画像有効信号と、前記２ライン目の多値画像データが有効なデータで有ることを示す第２の多値画像有効信号とを検出した場合は前記第２の量子化手段で発生した誤差データを選択する制御信号を、前記第１の多値画像有効信号のみを検出した場合は、前記第１の量子化手段で発生した誤差データを選択する制御信号を、前記セレクタに出力する制御を行う制御手段と、
前記セレクト誤差データを格納するための誤差データ格納メモリと、
前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、
前記誤差データ格納メモリに格納されたセレクト誤差データを前記第１の量子化手段に送信するための手段と、
を備えたことを特徴とする可変ライン画像処理装置。
【請求項２】
１ラインまたは２ラインの多値画像データを量子化するための可変ライン画像処理装置において、
１ライン目の多値画像データを量子化するための第１の量子化手段と、
２ライン目の多値画像データを量子化するための第２の量子化手段と、
前記第１の量子化手段で発生した誤差データと、前記第２の量子化手段で発生した誤差データとのうちのいずれか一方を選択し、セレクト誤差データとして出力するためのセレクタと、
前記第１の量子化手段で発生した誤差データを前記第２の量子化手段および前記セレクタヘ送信するための手段と、
前記第２の量子化手段で発生した誤差データを前記セレクタヘ送信するための手段と、
前記１ライン目の多値画像データが有効なデータで有ることを示す第１の多値画像有効信号と、前記２ライン目の多値画像データが有効なデータで有ることを示す第２の多値画像有効信号とを検出した場合は前記第２の量子化手段で発生した誤差データを選択する制御信号を、前記第１の多値画像有効信号のみを検出した場合は、前記第１の量子化手段で発生した誤差データを選択する制御信号を、前記セレクタに出力する制御を行う制御手段と、
前記セレクト誤差データを格納するための誤差データ格納メモリと、
前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、
前記第２の量子化手段へ入力される誤差データを用いて、前記２ライン目の多値画像データを前記１ライン目の多値画像データと同時に前記第２の量子化手段で量子化する際に、量子化計算のタイミングを合わせるため、前記２ライン目の多値画像データを遅延させるための手段と、
前記誤差データ格納メモリに格納されたセレクト誤差データを前記第１の量子化手段に送信するための手段と、
前記第１の量子化手段に入力されるセレクト誤差データを用いて、前記１ライン目の多値画像データを量子化する際に、量子化計算のタイミングを合わせるため、当該多値画像データを遅延させて、前記第１の量子化手段へ入力するための手段と、
を備えたことを特徴とする可変ライン画像処理装置。
【請求項３】
前記誤差データ格納メモリは、先入れ先出し動作を行うことを特徴とする請求項１または２記載の可変ライン画像処理装置。
【請求項４】
前記第１の量子化手段および前記第２の量子化手段から出力される量子化された画像データを書き込むための画像メモリと、
前記第１の量子化手段から出力される量子化された画像データを、前記画像メモリの第１アドレスより順に書き込むとともに、前記第２の量子化手段から出力される量子化された画像データを、前記画像メモリの第２アドレスより順に書き込むための手段と、
前記画像メモリに対して量子化された画像データを書き込む際のアドレス計算において、前記第１アドレスに対して１ライン分の画像データ量を加算することにより前記第２アドレスを発生するための手段と、
を有することを特徴とする請求項１〜３のうちのいずれか１項記載の可変ライン画像処理装置。
【請求項５】
１ライン〜ｎラインの多値画像データを同時に量子化するための可変ライン画像処理装置において、
１ライン目〜ｎライン目の多値画像データをそれぞれ量子化するための第１〜第ｎ番目の量子化手段と、
１ライン目〜ｎライン目を量子化するための量子化手段で発生した誤差データのうちのいずれか１つを選択し、セレクト誤差データとして出力するためのセレクタと、
１ライン目〜（ｎ−１）ライン目を量子化するための量子化手段で発生した誤差データを２ライン目〜ｎライン目を量子化するための量子化手段へ送信するための手段と、
前記ｌ１ライン目〜（ｎ−１）ライン目を量子化するための量子化手段で発生した誤差データと、ｎライン目を量子化するための量子化手段で発生した誤差データとを前記セレクタヘ送信するための手段と、
前記１ライン〜ｍライン（ｍは１≦ｍ≦ｎを満たす整数）の多値画像データが有効なデータであることを示す第１〜第ｍの多値画像有効信号を検出した場合は、多値画像データとして有効なラインが１〜ｍライン目であると判定し、当該ｍライン目を量子化するための第ｍ番目の量子化手段で発生した誤差データを選択する制御信号を前記セレクタに出力する制御を行う制御手段と、
前記セレクタから出力されるセレクト誤差データを格納するための誤差データ格納メモリと、
前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、
前記誤差データ格納メモリに格納されたセレクト誤差データを第１番目の量子化手段に送信するための手段と、
を備えることを特徴とする可変ライン画像処理装置。
【請求項６】
１ライン〜ｎラインの多値画像データを同時に量子化するための可変ライン画像処理装置において、
１ライン目〜ｎライン目の多値画像データをそれぞれ量子化するための第１〜第ｎ番目の量子化手段と、
１ライン目〜ｎライン目を量子化するための量子化手段で発生した誤差データのうちのいずれか１つを選択し、セレクト誤差データとして出力するためのセレクタと、
１ライン目〜（ｎ−ｌ）ライン目を量子化するための量子化手段で発生した誤差データを、２ライン目〜ｎライン目を量子化するための量子化手段へ送信するための手段と、
前記１ライン〜ｍライン（ｍは１≦ｍ≦ｎを満たす整数）の多値画像データが有効なデータであることを示す第１〜第ｍの多値画像有効信号を検出した場合は、多値画像データとして有効なラインが１〜ｍライン目であると判定し、当該ｍライン目を量子化するための第ｍ番目の量子化手段で発生した誤差データを選択する制御信号を前記セレクタに出力する制御を行う制御手段と、
前記セレクタから出力されるセレクト誤差データを格納するための誤差データ格納メモリと、
前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、
前記誤差データ格納メモリに格納されたセレクト誤差データを第１番目の量子化手段に送信するための手段と、
第１番目の量子化手段〜第ｎ番目の量子化手段に送信される誤差データと、第１番目の多値画像データ〜第ｎ番目の多値画像データとを用いて、ｎライン同時に多値画像データを量子化する際に、量子化計算のタイミングを合わせるため、当該多値画像データを遅延させて、前記第１番目の量子化手段〜第ｎ番目の量子化手段へ入力するための手段と、
を備えたことを特徴とする可変ライン画像処理装置。
【請求項７】
前記誤差データ格納メモリは、先入れ先出し動作を行うことを特徴とする請求項５または６記載の可変ライン画像処理装置。
【請求項８】
１ライン目〜ｎライン目をそれぞれ量子化するための複数の量子化手段から出力される量子化された画像データを書き込むための画像メモリと、
第１番目の量子化手段から出力される量子化された画像データを、前記画像メモリの第１番目のアドレスより順に書き込み、第２番目の量子化手段から出力される量子化された画像データを、第２番目のアドレスより順に書き込み、第ｎ番目の量子化手段から出力される量子化された画像データを、第ｎ番目のアドレスより順に書き込むための手段と、
前記画像メモリに対して量子化された画像データを書き込む際のアドレス計算において、前記第１番目のアドレスに対して１ライン分の画像データ量を加算することにより前記第２番目のアドレスを発生させ、第（ｎ−１）番目のアドレスに対して１ライン分の画像データ量を加算することにより前記第ｎ番目のアドレスを発生するための手段と、
を有することを特徴とする請求項５〜７のうちのいずれか１項記載の可変ライン画像処理装置。
【請求項９】
前記画像メモリは、ランダムアクセス可能なメモリであることを特徴とする請求項４または８記載の可変ライン画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１番目のラインから第ｎ番目のラインまで可変する画像データに対して画像処理を行うための可変ライン画像処理装置に関し、特に、量子化を高速に行うとともに、規模が小さく簡単な回路で実現できるようにしたものである。
【０００２】
【従来の技術】
従来より、第１番目のラインから第ｎ番目のラインまで可変する画像データに対して画像処理を行うための可変ライン画像処理装置が種々提案されている。
従来の可変ライン画像処理装置を説明する前に、まず１ラインのみを量子化するための画像処理装置について説明する。
図１は、１ラインのみを量子化するための画像処理装置の概略構成を示すブロック図である。
【０００３】
１ラインのみを量子化する画像処理装置は、図１に示すように、多値画像データを量子化するための誤差拡散部（量子化手段）１０１と、多値画像データを量子化した際に発生した誤差を格納するための誤差データ格納メモリ１０２とを、それぞれ１つずつ備えており、誤差拡散部（量子化手段）１０１および誤差データ格納メモリ１０２は制御部１０３により制御されている。
【０００４】
従来、複数ラインを同時に量子化するための画像処理装置は、図１に示す画像処理装置を複数個備えていた。すなわち、従来の画像処理装置では、量子化手段毎に誤差データ格納メモリを備えていた。
例えば、特開平６−２６６３２４号公報には、図２に示すように、量子化手段２０１ａ〜ｅ毎に、これらの量子化手段２０１ａ〜ｅに入力される画像データをそれぞれ記憶するためのラインメモリ２０２ａ〜ｅと、誤差データをそれぞれ格納するための誤差データ格納メモリ２０３ａ〜ｅとを備えており、これらの構成部分を制御部２０４により制御していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の画像処理装置では、処理を高速化するために量子化手段毎に誤差データ格納メモリが必要であるため、回路規模が大きくなり、製造コストおよび運転コスト（消費電力等）を低減できないという問題があった。
また量子化手段毎に、量子化手段に画像データを入力するためのラインメモリおよび誤差データ格納メモリを備えているため、制御部では複数ライン分の制御を行わなければならず、設計が難しくなるという問題があった。また、同時に処理するライン数が変化する場合には、設計がさらに難しくなってしまう。
【０００６】
本発明は、上述した事情に鑑み提案されたもので、回路規模を小型化、簡略化してコストダウンを図るとともに、高速動作を実現することが可能な可変ライン画像処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の可変ライン画像処理装置は、１ラインまたは２ラインの多値画像データを量子化するための可変ライン画像処理装置において、１ライン目の多値画像データを量子化するための第１の量子化手段と、２ライン目の多値画像データを量子化するための第２の量子化手段と、前記第１の量子化手段で発生した誤差データと、前記第２の量子化手段で発生した誤差データとのうちのいずれか一方を選択し、セレクト誤差データとして出力するセレクタと、前記第１の量子化手段で発生した誤差データを前記第２の量子化手段および前記セレクタヘ送信するための手段と、前記１ライン目の多値画像データが有効なデータで有ることを示す第１の多値画像有効信号と、前記２ライン目の多値画像データが有効なデータで有ることを示す第２の多値画像有効信号とを検出した場合は前記第２の量子化手段で発生した誤差データを選択する制御信号を、前記第１の多値画像有効信号のみを検出した場合は、前記第１の量子化手段で発生した誤差データを選択する制御信号を、前記セレクタに出力する制御を行う制御手段と、前記セレクト誤差データを格納するための誤差データ格納メモリと、前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、前記誤差データ格納メモリに格納されたセレクト誤差データを前記第１の量子化手段に送信するための手段と、を備えたことを特徴とするものである。
【０００８】
また、本発明の可変ライン画像処理装置は、１ラインまたは２ラインの多値画像データを量子化するための可変ライン画像処理装置において、１ライン目の多値画像データを量子化するための第１の量子化手段と、２ライン目の多値画像データを量子化するための第２の量子化手段と、前記第１の量子化手段で発生した誤差データと、前記第２の量子化手段で発生した誤差データとのうちのいずれか一方を選択し、セレクト誤差データとして出力するためのセレクタと、前記第１の量子化手段で発生した誤差データを前記第２の量子化手段および前記セレクタヘ送信するための手段と、前記第２の量子化手段で発生した誤差データを前記セレクタヘ送信するための手段と、前記１ライン目の多値画像データが有効なデータで有ることを示す第１の多値画像有効信号と、前記２ライン目の多値画像データが有効なデータで有ることを示す第２の多値画像有効信号とを検出した場合は前記第２の量子化手段で発生した誤差データを選択する制御信号を、前記第１の多値画像有効信号のみを検出した場合は、前記第１の量子化手段で発生した誤差データを選択する制御信号を、前記セレクタに出力する制御を行う制御手段と、前記セレクト誤差データを格納するための誤差データ格納メモリと、前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、前記第２の量子化手段へ入力される誤差データを用いて、前記２ライン目の多値画像データを前記１ライン目の多値画像データと同時に前記第２の量子化手段で量子化する際に、量子化計算のタイミングを合わせるため、前記２ライン目の多値画像データを遅延させるための手段と、前記誤差データ格納メモリに格納されたセレクト誤差データを前記第１の量子化手段に送信するための手段と、前記第１の量子化手段に入力されるセレクト誤差データを用いて、前記１ライン目の多値画像データを量子化する際に、量子化計算のタイミングを合わせるため、当該多値画像データを遅延させて、前記第１の量子化手段へ入力するための手段と、を備えたことを特徴とするものである。
【０００９】
また、前記可変ライン画像処理装置において、前記誤差データ格納メモリは、先入れ先出し動作（ＦＩＦＯ）を行うことが好ましい。
【００１０】
また、前記可変ライン画像処理装置において、前記第１の量子化手段および前記第２の量子化手段から出力される量子化された画像データを書き込むための画像メモリと、前記第１の量子化手段から出力される量子化された画像データを、前記画像メモリの第１アドレスより順に書き込むとともに、前記第２の量子化手段から出力される量子化された画像データを、前記画像メモリの第２アドレスより順に書き込むための手段と、前記画像メモリに対して量子化された画像データを書き込む際のアドレス計算において、前記第１アドレスに対して１ライン分の画像データ量を加算することにより前記第２アドレスを発生するための手段とを有して構成することが可能である。
【００１１】
また、本発明の可変ライン画像処理装置は、１ライン〜ｎラインの多値画像データを同時に量子化するための可変ライン画像処理装置において、１ライン目〜ｎライン目の多値画像データをそれぞれ量子化するための第１〜第ｎ番目の量子化手段と、１ライン目〜ｎライン目を量子化するための量子化手段で発生した誤差データのうちのいずれか１つを選択し、セレクト誤差データとして出力するためのセレクタと、１ライン目〜（ｎ−１）ライン目を量子化するための量子化手段で発生した誤差データを２ライン目〜ｎライン目を量子化するための量子化手段へ送信するための手段と、前記１ライン目〜（ｎ−１）ライン目を量子化するための量子化手段で発生した誤差データと、ｎライン目を量子化するための量子化手段で発生した誤差データとを前記セレクタヘ送信するための手段と、前記１ライン〜ｍライン（ｍは１≦ｍ≦ｎを満たす整数）の多値画像データが有効なデータであることを示す第１〜第ｍの多値画像有効信号を検出した場合は、多値画像データとして有効なラインが１〜ｍライン目であると判定し、当該ｍライン目を量子化するための第ｍ番目の量子化手段で発生した誤差データを選択する制御信号を前記セレクタに出力する制御を行う制御手段と、前記セレクタから出力されるセレクト誤差データを格納するための誤差データ格納メモリと、前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、前記誤差データ格納メモリに格納されたセレクト誤差データを第１番目の量子化手段に送信するための手段と、を備えることを特徴とするものである。
【００１２】
また、本発明の可変ライン画像処理装置は、１ライン〜ｎラインの多値画像データを同時に量子化するための可変ライン画像処理装置において、１ライン目〜ｎライン目の多値画像データをそれぞれ量子化するための第１〜第ｎ番目の量子化手段と、１ライン目〜ｎライン目を量子化するための量子化手段で発生した誤差データのうちのいずれか１つを選択し、セレクト誤差データとして出力するためのセレクタと、１ライン目〜（ｎ−ｌ）ライン目を量子化するための量子化手段で発生した誤差データを、２ライン目〜ｎライン目を量子化するための量子化手段へ送信するための手段と、前記１ライン〜ｍライン（ｍは１≦ｍ≦ｎを満たす整数）の多値画像データが有効なデータであることを示す第１〜第ｍの多値画像有効信号を検出した場合は、多値画像データとして有効なラインが１〜ｍライン目であると判定し、当該ｍライン目を量子化するための第ｍ番目の量子化手段で発生した誤差データを選択する制御信号を前記セレクタに出力する制御を行う制御手段と、前記セレクタから出力されるセレクト誤差データを格納するための誤差データ格納メモリと、前記セレクト誤差データを前記誤差データ格納メモリヘ送信するための手段と、前記誤差データ格納メモリに格納されたセレクト誤差データを第１番目の量子化手段に送信するための手段と、第１番目の量子化手段〜第ｎ番目の量子化手段に送信される誤差データと、第１番目の多値画像データ〜第ｎ番目の多値画像データとを用いて、ｎライン同時に多値画像データを量子化する際に、量子化計算のタイミングを合わせるため、当該多値画像データを遅延させて、前記第１番目の量子化手段〜第ｎ番目の量子化手段へ入力するための手段と、を備えたことを特徴とするものである。
【００１３】
また、前記可変ライン画像処理装置において、前記誤差データ格納メモリは、先入れ先出し動作（ＦＩＦＯ）を行うことが好ましい。
【００１４】
また、前記可変ライン画像処理装置において、１ライン目〜ｎライン目をそれぞれ量子化するための複数の量子化手段から出力される量子化された画像データを書き込むための画像メモリと、第１番目の量子化手段から出力される量子化された画像データを、前記画像メモリの第１番目のアドレスより順に書き込み、第２番目の量子化手段から出力される量子化された画像データを、第２番目のアドレスより順に書き込み、第ｎ番目の量子化手段から出力される量子化された画像データを、第ｎ番目のアドレスより順に書き込むための手段と、前記画像メモリに対して量子化された画像データを書き込む際のアドレス計算において、前記第１番目のアドレスに対して１ライン分の画像データ量を加算することにより前記第２番目のアドレスを発生させ、第（ｎ−１）番目のアドレスに対して１ライン分の画像データ量を加算することにより前記第ｎ番目のアドレスを発生するための手段とを有して構成することが可能である。
【００１５】
また、前記可変ライン画像処理装置において、前記画像メモリは、ランダムアクセス可能なメモリであることが好ましい。
【００１７】
【発明の実施の形態】
以下、図面に示す具体的な実施例に基づいて、本発明に係る可変ライン画像処理装置の実施形態を説明する。
【００１８】
図３は、本発明の実施形態に可変ライン画像処理装置を適用したディジタル複写機の概略構成を示すブロック図である。
このディジタル複写機では、図３に示すように、スキャナ３０１で原稿を読み取り、読み取った多値画像データを変倍装置３０２へ送信する。この変倍装置３０２は、多値画像データを副走査方向にｎ倍に拡大する機能を有している。変倍装置３０２でｎ倍に拡大された多値画像データは、可変ライン画像処理装置３０３により、全ライン同時に量子化が行われる。量子化された２値画像データは、画像メモリ制御装置３０４により、シリアル−パラレル変換され、変換後のパラレルデータが画像メモリ３０５に格納される。そして、画像メモリ３０５に格納された画像データを取り出し、印刷装置３０６により印字が行われる。
【００１９】
＜実施例１＞
次に、１つの誤差データ格納メモリにより、１ライン目〜２ライン目（可変）を同時に処理するように構成した実施例１に係る可変ライン画像処理装置を説明する。
図４は、実施例１に係る可変ライン画像処理装置の概略構成を示すブロック図である。実施例１に係る可変ライン画像処理装置は、図４に示すような構成を備えている。まず、図４に示す各符号について説明する。
【００２０】
４０１ａは、１ライン目の多値画像データ１であり、４０１ｂは、２ライン目の多値画像データ２である。実施例１では、１ライン目のみが入力される場合と、１ライン目および２ライン目が同時に入力される場合がある。
４０２ａは、１ライン目の多値画像データ１（４０１ａ）を遅延させるための多値画像遅延バッファ１であり、４０２ｂは、２ライン目の多値画像データ２（４０１ｂ）を遅延させるための多値画像遅延バッファ２である。
４０３ａは、多値画像遅延バッファ１（４０２ａ）により遅延された多値画像遅延データ１であり、４０３ｂは、多値画像遅延バッファ２（４０２ｂ）により遅延された多値画像遅延データ２である。
【００２１】
４０４ａは、第１の量子化手段としての誤差拡散部１であり、４０４ｂは、第２の量子化手段としての誤差拡散部２である。
４０５ａは、誤差拡散部１（４０４ａ）により多値画像遅延データ１（４０３ａ）を量子化する際に生じた誤差データ１であり、４０５ｂは、誤差拡散部２（４０４ｂ）により多値画像遅延データ２（４０３ｂ）を量子化する際に生じた誤差データである。
４０６は、入力された誤差データのうちの１つを選択するためのセレクタであり、４０７は、セレクタ（４０６）により選択された誤差データである。
【００２２】
４０８は、セレクタ（４０６）により選択された誤差データ（４０７）を格納するための誤差データ格納メモリであり、４０９は、誤差データ格納メモリ（４０８）から出力された格納誤差データである。
４１０ａは、誤差拡散部１（４０４ａ）により量子化された２値画像データ１であり、４１０ｂは、誤差拡散部２（４０４ｂ）により量子化された２値画像データ２であり、４１１ａは、多値画像データ１（４０１ａ）が有効であることを示す多値画像有効信号１であり、４１１ｂは、多値画像データ２（４０１ｂ）が有効であることを示す多値画像有効信号２である。
【００２３】
４１２は、各構成部を制御するための制御部であり、多値画像有効信号１（４１１ａ）あるいは多値画像有効信号２（４１１ｂ）に基づいて、誤差データ格納メモリ制御信号（４１３）、２値画像データ有効信号１（４１４ａ）、２値画像データ有効信号２（４１４ｂ）、およびセレクト信号４１５を生成する。
４１３は、誤差データ格納メモリ（４０８）を制御するための誤差データ格納メモリ制御信号である。
【００２４】
４１４ａは、誤差拡散部１（４０４ａ）から出力される２値画像データ１（４１０ａ）が有効であことを示すための２値画像データ有効信号１であり、４１４ｂは、誤差拡散部２（４０４ｂ）から出力される２値画像データ２（４１０ｂ）が有効であことを示すための２値画像データ有効信号２である。
４１５は、セレクタ４０６に入力された誤差データ１（４０５ａ）と誤差データ２（４０５ｂ）のうちのいずれか１つを選択するためのセレクト信号である。
【００２５】
次に、図４に示す可変ライン画像処理装置により、１ラインのみの処理を行う場合および２ラインを同時に処理する場合の動作を説明する。
まず、２ラインを同時に処理する場合の動作を説明する。
制御部（４１２）は、多値画像有効信号１（４１１ａ）および多値画像有効信号２（４１１ｂ）の双方が有効であることを検出し、セレクタ（４０６）に対して誤差データ２（４０５ｂ）を選択するためのセレクト信号（４１５）を生成する。また、誤差データ格納メモリ制御信号（４１３）を生成し、誤差データ格納メモリ（４０８）から格納誤差データ（４０９）を取り出す。
【００２６】
この際、格納誤差データ（４０９）は、多値画像データ１（４０１ａ）の入力に基づいて誤差データ格納メモリ（４０８）から格納誤差データ（４０９）を取り出すために要する時間分だけ遅れることとなる。そして、多値画像データ１（４０１ａ）に対して、この格納誤差データ（４０９）の遅れと同等の遅れを挿入するため、多値画像遅延バッファ１（４０２ａ）による遅延処理が行われた後に、誤差拡散部１（４０４ａ）へ入力される。
【００２７】
図５に示すタイミングチャートを参照して、多値画像データ１（４０１ａ）に対して、格納誤差データ（４０９）の遅れと同等の遅れを挿入する必要があることを説明する。
なお、各信号は、全てのクロックに同期して動作するものとする。
【００２８】
ＣＬＫ１で、多値画像有効信号１（４１１ａ）が有効となると同時に、可変ライン画像処理装置に対する多値画像データ１（４０１ａ）の入力が関始される。ＣＬＫ２で、制御部４１２が多値画像有効信号１（４１１ａ）および多値画像有効信号２（４１１ｂ）を検出し、誤差データ格納メモリ（４０８）に対して読み出しコマンドを出力する。
【００２９】
ＣＬＫ３で、誤差データ格納メモリ（４０８）は、格納誤差データ（４０９）の出力を開始する。
多値画像データ１（４０１ａ）の１画素目に対して量子化の計算を行うためには、１画素目の格納誤差データ（４０９）を使用しなければならない。このため、多値画像データ１（４０１ａ）に対して格納誤差データ（４０９）が遅れている分だけ、多値画像データ１（４０１ａ）に対して遅れを挿入しなければならない。以降、同様の理由により、多値画像データ１（４０１ａ）に対する格納誤差データ（４０９）の遅れが生じた場合に、その遅れ分だけ多値画像データ１（４０１ａ）に対して遅延を挿入している。
【００３０】
誤差拡散部１（４０４ａ）は、多値画像データ１（４０１ａ）を遅延した多値画像遅延データ１（４０３ａ）と格納誤差データ（４０９）を用いて量子化を行う。１ライン目を量子化する際に生じた誤差データ１（４０５ａ）は、誤差拡散部２（４０４ｂ）へ入力される。
【００３１】
誤差データ１（４０５ａ）は、多値画像データ１（４０１ａ）が可変ライン画像処理装置に入力された時間に対して、誤差データ格納メモリ（４０８）から格納誤差データ（４０９）を取り出し、その格納誤差データ（４０９）を用いて誤差拡散部１（４０４ａ）により量子化処理を行うためにかかる時間分だけ遅れる。多値画像データ２（４０１ｂ）に対して、この誤差データ１（４０５ａ）の遅れと同等の遅れを挿入するため、多値画像遅延バッファ２（４０２ｂ）による遅延が行われた後に、誤差拡散部２（４０４ｂ）へ入力される。
【００３２】
誤差拡散部２（４０４ｂ）は、多値画像データ２（４０１ｂ）を遅延させた後の多値画像遅延データ（４０３ｂ）と、誤差データ１（４０５ａ）を用いて量子化を行う。
２ライン目の量子化の際に生じた誤差データ２（４０５ｂ）は、セレクタ（４０６）により選択された後に、誤差データ格納メモリ（４０８）へ入力される。そして、誤差データ格納メモリ（４０８）から出力される格納誤差データ（４０９）は、誤差拡散部１（４０４ａ）へ入力される。
【００３３】
このように、誤差データ１（４０５ａ）を誤差データ格納メモリ（４０８）ではなく、誤差拡散部２（４０４ｂ）へ入力し、２ライン目を量子化するための誤差データ２（４０５ｂ）として使用し、その誤差データ２（４０５ｂ）とタイミングを合わせるために、２ライン目の多値画像データ２（４０１ｂ）を遅延させるための手段である多値画像遅延バッファ２（４０２ｂ）を備えることにより、１つの誤差データ格納メモリ（４０８）により、２ラインを同時に量子化することが可能となる。
【００３４】
次に、１ラインのみを処理する場合の動作を説明する。
制御部（４１２）は、多値画像有効信号１（４１１ａ）のみが有効であることを検出し、セレクタ（４０６）に誤差データ１（４０５ａ）を選択するためのセレクト信号を生成する。また、誤差データ格納メモリ制御信号（４１３）を生成し、誤差データ格納メモリ（４０８）から格納誤差データ（４０９）を取り出す。
そして、タイミングを合わせるために遅延した多値画像遅延データ１（４０３ａ）と、格納誤差データ（４０９）とにより、１ライン目の量子化を行う。１ライン目の量子化を行う際に生じた誤差は、セレクタ（４０６）により選択され、誤差データ格納メモリ（４０８）へ送信される。この動作は、通常の１ラインのみを量子化するときと全く同様である。
【００３５】
このように、セレクタ（４０６）により、１ラインのみを処理する際には誤差データ１（４０５ａ）を選択し、２ラインを同時に処理する際には誤差データ２（４０５ｂ）を選択して、誤差データ格納メモリ（４０８）へ送信している。したがって、１つの誤差データ格納メモリ（４０８）により、１ラインのみの量子化および２ライン同時の量子化を行うことが可能となる。
なお、多値画像データを遅延する手段は、可変ライン画像処理装置の内部にではなく、前段の画像処理装置（図３に示す変倍装置３０２）に設けることも可能である。
【００３６】
次に、量子化された２ラインの２値画像データを画像メモリヘ格納する方法を説明する。
画像メモリ制御装置（図３において、符号３０４で示す）は、２値画像データ有効信号１（４１４ａ）を受信すると、２値画像データ１（４１０ａ）をシリアル−パラレル変換し、８ビットや１６ビットなどのパラレルデータとして、第１のアドレスより書き込みを始める。一方、２値画像データ有効信号２（４１４ｂ）を受信すると、２値画像データ２（４１０ｂ）をシリアル−パラレル変換し、第２のアドレスより書き込みを始める。この第２のアドレスは、第１のアドレスに対して１ラインの画像データ分の領域を加算した値を有するアドレスである。
【００３７】
図６に、画像メモリの構成を示す。なお、図６に示す例では、「１」〜「８」の領域が１ライン分の画像データ領域である。
図６に示すように、パラレルデータが生成される毎に、１ライン目は第１のアドレスからアドレスをインクリメントして、アドレス「１」〜アドレス「８」までの書き込みを行う。また、２ライン目は、第２のアドレスからアドレスをインクリメントして、アドレス「９」〜アドレス「１６」までの書き込みを行う。
【００３８】
そして、３ライン目を書き込む際には、第２のアドレスに１ライン分の画像データの領域（図６に示す例では「８」）を加算し、アドレス「１７」を第１のアドレスとする。また、３ライン目と同時に処理される４ライン目を書き込む際には、第１のアドレスに１ライン分の画像データを加算し、アドレス「２５」を第２のアドレスとする。このような操作を繰り返して行うことにより、画像メモリに対して１画面分の画像を書き込みすることができる。
【００３９】
＜実施例２＞
次に、１つの誤差データ格納メモリにより、１ライン目〜ｎライン目（可変）を同時に処理するように構成した実施例２に係る可変ライン画像処理装置を説明する。
図７は、実施例２に係る可変ライン画像処理装置の概略構成を示すブロック図である。実施例２に係る可変ライン画像処理装置は、図７に示すような構成を備えている。まず、図７に示す各符号について説明する。
【００４０】
７０１ａ〜ｎは、１ライン目〜ｎライン目の多値画像データ１〜ｎであり、１ライン目からｎライン目の間で可変となっている。
７０２ａ〜ｎは、多値画像データ１〜ｎ（７０１ａ〜ｎ）をそれぞれ遅延するための多値画像遅延バッファ１〜ｎである。
７０３ａ〜ｎは、多値画像遅延バッファ１〜ｎ（７０２ａ〜ｎ）によりそれぞれ遅延された多値画像遅延データ１〜ｎである。
７０４ａ〜ｎは、第１番目〜第ｎ番目までの量子化手段としての誤差拡散部１〜ｎである。
７０５ａ〜ｎは、誤差拡散部１〜ｎ（７０４ａ〜ｎ）により各多値画像遅延データ１〜ｎ（７０３ａ〜ｎ）を量子化する際にそれぞれ生じた誤差データ１〜ｎである。
【００４１】
７０６は、入力された誤差データのうちの１つを選択するためのセレクタであり、７０７は、セレクタ（７０６）により選択された誤差データである。
７０８は、セレクタ（７０６）により選択された誤差データ１〜ｎ（７０５ａ〜ｎ）をそれぞれ格納するための誤差データ格納メモリであり、７０９は、誤差データ格納メモリ（７０８）から出力された格納誤差データである。
７１０ａ〜ｎは、誤差拡散部１〜ｎ（７０４ａ〜ｎ）によりそれぞれ量子化された２値画像データ１〜ｎであり、７１１ａ〜ｎは、それぞれ多値画像データ１〜ｎ（７０１ａ〜ｎ）が有効であることを示す多値画像有効信号１〜ｎである。
【００４２】
７１２は、各構成部を制御するための制御部であり、多値画像有効信号１〜ｎ（７１１ａ〜ｎ）に基づいて、誤差データ格納メモリ制御信号（７１３）、２値画像データ有効信号１〜ｎ（７１４ａ〜ｎ）、およびセレクト信号７１５を生成する。
７１３は、誤差データ格納メモリ（７０８）を制御するための誤差データ格納メモリ制御信号である。
７１４ａ〜ｎは、誤差拡散部１〜ｎ（７０４ａ〜ｎ）から出力される２値画像データ１〜ｎ（７１０ａ〜ｎ）がそれぞれ有効であることを示すための２値画像データ有効信号１〜ｎである。
【００４３】
次に、図７に示す可変ライン画像処理装置により、１ラインのみの処理を行う場合およびｎラインを同時に処理する場合の動作を説明する。
まず、ｎラインを同時に処理する場合の動作を説明する。
制御部（７１２）は、多値画像有効信号１（７１１ａ）〜多値画像有効信号ｎ（７１１ｎ）が有効であることを検出し、セレクタ（７０６）に対して誤差データｎ（７０５ｎ）を選択するためのセレクト信号（７１５）を生成する。また、誤差データ格納メモリ制御信号（７１３）を生成し、誤差データ格納メモリ（７０８）より格納誤差データ（７０９）を取り出す。
【００４４】
この際、格納誤差データ（７０９）は、多値画像データ１（７０１ａ）の入力に基づいて誤差データ格納メモリ（７０８）から格納誤差データ（７０９）を取り出すために要する時間分だけ遅れることとなる。そして、多値画像データ１（７０１ａ）に対して、この格納誤差データ（７０９）の遅れと同等の遅れを挿入するため、多値画像遅延バッファ１（７０２ａ）による遅延処理が行われた後に、誤差拡散部１（７０４ａ）へ入力される。
【００４５】
誤差拡散部１（７０４ａ）は、多値画像データ１（７０１ａ）を遅延した多値画像遅延データ１（７０３ａ）と格納誤差データ（７０９）を用いて量子化を行う。１ライン目を量子化する際に生じた誤差データ１（７０５ａ）は、誤差拡散部２（７０４ｂ）へ入力される。
【００４６】
誤差データ１（７０５ａ）は、多値画像データ２〜ｎ（７０１ｂ〜ｎ）が可変ライン画像処理装置に入力された時間に対して、誤差データ格納メモリ（７０８）から格納誤差データ（７０９）を取り出し、その格納誤差データ（７０９）を用いて誤差拡散部１（７０４ａ）により量子化処理を行うためにかかる時間分だけ遅れる。多値画像データ２（７０１ｂ）に対して、この誤差データ１（７０５ａ）の遅れと同等の遅れを挿入するため、多値画像遅延バッファ２（７０２ｂ）による遅延が行われた後に、誤差拡散部２（７０４ｂ）へ入力される。
【００４７】
誤差拡散部２（７０４ｂ）は、多値画像データ２（７０１ｂ）を遅延させた後の多値画像遅延データ２（７０３ｂ）と、誤差データ１（７０５ａ）を用いて量子化を行う。
２ライン目の量子化の際に生じた誤差データ２（７０５ｂ）は、誤差拡散部３（図示せず）へ入力される。このように、実施例２に係る可変ライン画像処理装置は同様の回路をｎライン分だけ繋いで構成されており、誤差拡散部ｎ（７０４ｎ）によりｎライン目の量子化が行われる。
【００４８】
そして、誤差データｎ−１（図示せず）は、多値画像データ１〜ｎ（７０１ａ〜ｎ）が可変ライン画像処理装置に入力されると、誤差データ格納メモリ（７０８）から格納誤差データ（７０９）を取り出し、誤差拡散部１（７０４ａ）により量子化を行う。さらに、誤差データ１（７０５ａ）を用いて、誤差拡散部２（７０４ｂ）により量子化を行う。同様の処理をｎ〜１回だけ繰り返して行い、誤差拡散部ｎ−１（図示せず）により量子化を行う。このような一連の処理において、誤差データの遅れが生じる。そこで、多値画像データｎ（７０１ｎ）に対して、この誤差データの遅れと同等の遅れを挿入するため、多値画像遅延バッファｎ（７０２ｎ）による遅延が行われた後に、誤差拡散部ｎ（７０４ｎ）へ入力される。
【００４９】
誤差拡散部ｎ（７０４ｎ）により、多値画像データｎ（７０１ｎ）を遅延した多値画像遅延データｎ（７０３ｎ）と、誤差データｎ〜１（７０５ｎ〜１）を用いて量子化を行う。そして、量子化を行った際に生じた誤差データｎ（７０５ｎ）は、セレクタ（７０６）により選択された後に、誤差データ格納メモリ（７０８）へ入力される。また、誤差データ格納メモリ（７０８）から出力される格納誤差データ（７０９）は、誤差拡散部１（７０４ａ）へ入力される。
【００５０】
このように、１ライン目からｎライン目の量子化の際に生じた誤差を、処理するライン数に応じて選択し、誤差データ格納メモリ（７０８）ヘ入力することにより、処理ライン数が可変する多値画像データの量子化を行うことが可能となる。
【００５１】
次に、処理ライン数が１、２、…、ｎ−１である場合の動作を説明する。
処理ライン数が１、２、…、ｎ−１である場合の動作は、先の説明で用いたｎに数字を代入することにより説明することができる。例えば、ｎが１の場合には、１ラインのみを処理する場合の動作（図４参照）と同様の動作が行われる。また、ｎが２の場合には、２ラインを同時に処理する場合の動作（図４参照）と同様の動作が行われるる。
したがって、実施例２に係る可変ライン画像処理装置では、１ライン〜ｎラインまでの、どのようなライン数であっても処理を行うことができる。
なお、多値画像データを遅延する手段は、可変ライン画像処理装置の内部ではなく、前段の画像処理装置（図３に示す変倍装置３０２）に設けることも可能である。
【００５２】
次に、量子化されたｎラインの２値画像データを画像メモリヘ格納する方法を説明する。
画像メモリ制御装置（図３において、符号３０４で示す）は、２値画像データ有効信号１（７１４ａ）を受信すると、２値画像データ１（７１０ａ）をシリアル−パラレル変換し、８ビットや１６ビットなどのパラレルデータとして、第１のアドレスより書き込みを始める。また、２値画像データ有効信号２（７１４ｂ）を受信すると、２値画像データ２（７１０ｂ）をシリアル−パラレル変換し、第２のアドレスより書き込みを始める。この第２のアドレスは、第１のアドレスに対して１ラインの画像データ分の領域を加算した値を有するアドレスである。
【００５３】
同様にして、２値画像データ有効信号ｎ（７１４ｎ）を受信すると、２値画像データｎ（７１０ｎ）をシリアル−パラレル変換し、第（ｎ−１）のアドレスより書き込みを始める。第ｎのアドレスは、第（ｎ−１）のアドレスに対して１ラインの画像データ分の領域を加算した値を有するアドレスである。
【００５４】
図８に画像メモリの構成を示す。なお、図８に示す例では、「１」〜「８」の領域が１ライン分の画像データの領域である。
図８に示すように、パラレルデータが生成される毎に、１ライン目は第１のアドレスからアドレスをインクリメントして、アドレス「１」〜アドレス「８」までの書き込みを行う。また、２ライン目は、第２のアドレスからアドレスをインクリメントして、アドレス「９」〜アドレス「１６」までの書き込みを行う。さらに、ｎライン目は、第ｎのアドレス「ｍ」からアドレスをインクリメントして、アドレス「ｍ」〜アドレス「ｍ＋７」までの書き込みを行う。
【００５５】
ここで、
ｍ＝（ｎ−１）×（１ライン分の画像データの領域）＋１
となる。
【００５６】
そして、（ｎ＋１）ライン目を書き込む際には、第ｎのアドレス「ｍ」に１ライン分の画像データの領域（図８に示す例では「８」）を加算し、アドレス「ｍ＋８」を第１のアドレスとする。このような操作を繰り返し行うことにより、画像メモリに１画面分の画像を書き込むことができる。
【００５７】
【発明の効果】
本発明の可変ライン画像処理装置によれば、２ラインを同時に量子化できるにもかかわらず、量子化する際に発生した誤差データを格納するための誤差データ格納メモリは１つのみである。
したがって、巨大な容量を要する誤差データ格納メモリを１つしか用いていないので、回路規模が非常に小さくなる。また、１〜２ラインの可変ラインの画像入力を受け付けることができるため、可変ライン画像処理装置の前段において、画像データを副走査方向に１〜２倍する変倍装置が存在する場合であっても対応することができる。
【００５８】
また、本発明の可変ライン画像処理装置によれば、単に遅延バッファを挿入するだけで、１〜２ラインの多値画像データがどのようなタイミングで可変ライン画像処理装置に入力される場合であっても対応することができる。
【００５９】
また、本発明の可変ライン画像処理装置によれば、誤差データ格納メモリとして、先入れ先出し動作（ＦＩＦＯ）を行うメモリを用いることにより、制御が容易となるとともに、高速動作が可能となる。
【００６０】
また、本発明の可変ライン画像処理装置によれば、第１の量子化手段から出力される量子化された画像データを、画像メモリの第１アドレスより順に書き込むとともに、第２の量子化手段から出力される量子化された画像データを、画像メモリの第２アドレスより順に書き込むことにより、量子化したデータを格納するためのラインバッファが不要となり、回路規模を小さくすることができる。
【００６１】
また、本発明の可変ライン画像処理装置によれば、複数ラインを同時に量子化できるにもかかわらず、量子化する際に発生した誤差データを格納するための誤差データ格納メモリは１つのみである。
したがって、何ラインでも同時に処理することができ、非常に高速な画像処理が可能になる。また、同時に処理するライン数に比例して回路規模が増大しないにもかかわらず、処理するライン数に比例して処理速度が増加するため、多くのラインを同時に処理すればするほど、回路規模に対する処理速度比が向上する。
【００６２】
さらに、可変ライン画像処理装置の前段に変倍装置が存在し、画像が副走査方向に拡大される場合であっても対応することができる。
【００６３】
また、本発明の可変ライン画像処理装置によれば、単に遅延バッファを挿入するだけで、複数ラインの多値画像データがどのようなタイミングで可変ライン画像処理装置に入力される場合であっても対応することができる。
【００６４】
また、本発明の可変ライン画像処理装置によれば、複数ラインの多値画像データを処理する場合にも、誤差データ格納メモリとして、先入れ先出し動作（ＦＩＦＯ）を行うメモリを用いることにより、制御が容易となるとともに、高速動作が可能となる。
【００６５】
また、本発明の可変ライン画像処理装置によれば、第ｎ番目の量子化手段から出力される量子化された画像データを、画像メモリの第ｎ番目のアドレスより順に書き込むことにより、量子化したデータを格納するためのラインバッファが不要となり、回路規模を小さくすることができる。
【００６６】
また、本発明の可変ライン画像処理装置によれば、画像メモリとしてランダムにアクセス可能なメモリを採用することにより、大容量の汎用メモリを使用して、コストを低減することができる。
【００６７】
また、本発明の可変ライン画像処理装置によれば、画像データを入力するための変倍装置を備え、この変倍装置は、副走査方向に変倍を行うための手段と、変倍したラインとともにラインの有効信号を出力するための手段を有して構成されている。したがって、変倍後に出力するラインを示す信号により、可変ライン画像処理装置が処理すべきライン数を知ることができ、当該ライン数に応じて動作することができる。
【図面の簡単な説明】
【図１】１ラインのみを量子化するための画像処理装置の概略構成を示すブロック図である。
【図２】従来の複数ラインを同時に量子化する画像処理装置の概略構成を示すブロック図である。
【図３】本発明の実施形態に可変ライン画像処理装置を適用したディジタル複写機の概略構成を示すブロック図である。
【図４】実施例１に係る可変ライン画像処理装置の概略構成を示すブロック図である。
【図５】多値画像データに対する遅れの挿入を説明するためのタイミングチャートである。
【図６】画像メモリの構成を示す説明図である。
【図７】実施例２に係る可変ライン画像処理装置の概略構成を示すブロック図である。
【図８】画像メモリの構成を示す説明図である。
【符号の説明】
１０１  誤差拡散部（量子化手段）
１０２  誤差データ格納メモリ
１０３  制御部
２０１  量子化手段
２０２  ラインメモリ
２０３  誤差データ格納メモリ
２０４  制御部
３０１  スキャナ
３０２  変倍装置
３０３  可変ライン画像処理装置
３０４  画像メモリ制御装置
３０５  画像メモリ
３０６  印刷装置
４０１，７０１  多値画像データ
４０２，７０２  多値画像遅延バッファ
４０３，７０３  多値画像遅延データ
４０４，７０４  誤差拡散部（量子化手段）
４０５，７０５  誤差データ
４０６，７０６  セレクタ
４０７，７０７  誤差データ
４０８，７０８  誤差データ格納メモリ
４０９，７０９  格納誤差データ
４１０，７１０  ２値画像データ
４１１，７１１  多値画像有効信号
４１２，７１２  制御部
４１３，７１３  誤差データ格納メモリ制御信号
４１４，７１４  ２値画像データ有効信号
４１５，７１５  セレクト信号
【図１】
0003763752.tif 000002
【図２】
0003763752.tif 000003
【図３】
0003763752.tif 000004
【図４】
0003763752.tif 000005
【図５】
0003763752.tif 000006
【図６】
0003763752.tif 000007
【図７】
0003763752.tif 000008
【図８】
0003763752.tif 000009