(57)【特許請求の範囲】
【請求項１】
所定の初期値がセットされてシフト動作を行うシフトレジスタ及びこのシフトレジスタの所定段の出力を排他的論理和して前記シフトレジスタの入力段にフィードバックする加算器を備え、前記シフトレジスタのシフト動作に伴って周期性のある疑似乱数符号を生成する符号生成器と、
この符号生成器と同様のシフトレジスタ及び加算器を備え、前記符号生成器にセットされる所定の初期値を、前記符号生成器の動作に関わりなく、前記符号生成器のシフト動作よりも高速のシフト動作によって生成する初期値生成器と
を備えたことを特徴とする符号発生器。
【請求項２】
前記初期値生成器のシフトレジスタは、双方向にシフト動作が可能であり、
前記初期値生成器の加算器は、前記シフトレジスタのシフト動作の方向に応じて入力の一部及び出力先が切り替わるものであり、
前記初期値生成器は、前記シフトレジスタのシフトの方向を判定する方向判定器を更に具備したものである
ことを特徴とする請求項１記載の符号発生器。
【請求項３】
前記初期値生成器は、シフトレジスタ及び加算器からなる巡回回路を複数備え、各巡回回路がそれぞれ別々に前記所定の初期値を生成するものである
ことを特徴とする請求項１又は２記載の符号発生器。
【請求項４】
前記初期値生成器は、シフトレジスタ及び加算器からなる巡回回路を２つ備え、
一方の巡回回路は、シフトレジスタのシフトの方向が、前記符号生成器のシフト方向と同じであり、
他方の巡回回路は、シフトレジスタのシフトの方向が、前記符号生成器のシフト方向と逆である
ことを特徴とする請求項３記載の符号発生器。
【請求項５】
前記周期性のある擬似乱数符号は、Ｍ系列の符号であることを特徴とする請求項１〜４のいずれか１項記載の符号発生器。
【請求項６】
前記周期性のある擬似乱数符号は、ＧＯＬＤ系列の符号であることを特徴とする請求項１〜４のいずれか１項記載の符号発生器。
【請求項７】
前記初期値生成器の動作クロックは、前記符号生成器の動作クロックよりも高速であることを特徴とする請求項１〜６のいずれか１項記載の符号発生器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＭ系列、ＧＯＬＤ系列等の周期性のある擬似乱数を生成する符号発生器に関し、特にＣＤＭＡ受信機のスクランブルコード発生器等に適した符号発生器に関する。
【０００２】
【従来の技術】
従来よりスペクトル拡散通信やＣＤＭＡに用いられる拡散符号系列としてＰＮ（Pseudo Noise）系列が知られている。ＰＮ系列の符号は、自己相関が小さい（雑音に近い）、周期性がある（復調が容易）、などの特徴をもち、ＧＰＳなどのスペクトル拡散を用いた通信分野においてよく用いられている。ＰＮ符号は、周期を長くできる上に雑音に近いため、拡散符号として用いられる他に、情報の秘匿性を保持するためのスクランブリングの系列としても用いられる。ＰＮ系列には、代表的なものとしてＭ系列(maximal-length sequences)やＧＯＬＤ系列などがある。
【０００３】
Ｍ系列は、所定長のシフトレジスタとフィードバックによって生成される符号系列のうち、その周期が最長になる系列であり、図８に示すように、シフトレジスタ１０１と排他的論理和をとる加算器１０２とから構成される。加算器１０２は、シフトレジスタ１０１のレジスタ１０１0〜１０１6のうちの所定段、例えば１０１0，１０１4の出力を排他的論理和してレジスタ１０１6にフィードバックする。レジスタ１０１0から符号が取り出される。
【０００４】
また、図９に示すように、ＰＮ系列同士を組み合わせて、ＧＯＬＤ符号のような新たな擬似乱数的な符号を生成して用いられる場合もある。この符号発生器は、ＩおよびＱのそれぞれに対して、１８段のレジスタ１１１0〜１１１17及び１１２0〜１１２17からなるシフトレジスタ１１１および１１２と、フィードバック用に用いられる排他的論理和をとる加算器１１３および１１４と、出力用に用いられる排他的論理和をとる加算器１１５および１１６と、Ｉ側０番目のレジスタ１１１0の値とＱ側０番目のレジスタ１１２0の値との排他的論理和をとってＩデータを出力する加算器１１７と、加算器１１５の出力と加算器１１６の出力との排他的論理和をとってＱデータを出力する加算器１１８とから構成されている。
【０００５】
ＰＮ系列においては、シフトレジスタの段数Ｌに対して２L−１の周期を持つ。この２L−１の系列の先頭は、シフトレジスタの初期値によって決定される。Ｌの値が増加すると周期は非常に大きくなるため、ＰＮ系列は１周期全てを用いる以外に、部分的に用いる場合がある。例えばＩＳ−９５や、３ＧＰＰ（3rd Generation Partnership Poject）規格においては、ＰＮ系列やその組み合わせ符号（ＧＯＬＤ符号）を、部分的に用いている。３ＧＰＰ規格では、図９に示すように、２18−１周期の符号の１部分（３８４００のチップ分）だけを用いてスクランブリング符号を作成している。
【０００６】
一方、ＣＤＭＡの受信機においては、送信側で用いた拡散符号やスクランブル用の符号を受信側でも作成する必要がある。作成された符号に対しては、送信側と同じタイミング（オフセット）で逆拡散がなされる。そのため、該当するタイミング（オフセット）まで逆拡散をするのを待つことになる。この待ち時間が許されない場合（例えば、市街地でビルの陰から出入りするときには、電波状況が変わる場合、すなわち、パスタイミングが変更された場合）には、ＰＮ系列はシフトレジスタの初期値を変えることで任意のオフセットで符号を発生できることを利用し、そのオフセットに相当する初期値を設定しなおす。この場合、２Lの初期値をＲＯＭなどに格納しておく、あるいはＣＰＵなどで計算により算出することが必要となる。
【０００７】
例えば３ＧＰＰ規格の下りリンクスクランブリング符号においては、符号番号が定義されている。符号番号Ｎが与えられると、図９のＩ側のシフトレジスタがＮ回シフトし、加算器を通してＮ回のフィードバック演算が行われる。これにより、符号番号Ｎに対応した初期値が生成される。この状態では、符号番号Ｎに対応した符号が０番目から発生されることになる。０番目ではなく、Ｍ番目から符号を発生させたい場合には、Ｉ側およびＱ側のシフトレジスタを０番目の状態からＭ回シフトして作成するか、計算によりシフトレジスタの初期値を算出するか、あるいはＭ番目に対応したシフトレジスタの値をＲＯＭなどに格納しておく必要がある。
上記の場合には、待ち時間が必要となったり、Ｌに対してＲＯＭのサイズが指数関数的に大きくなってしまうといった欠点がある。
【０００８】
【発明が解決しようとする課題】
このように、従来の符号発生器では、任意のオフセットで長周期の符号を発生させるためには、そのタイミングまで待つか、計算により初期値を算出するか、あるいはそのオフセットに応じた初期値をシフトレジスタに設定しなければならなかった。
【０００９】
本発明は、このような問題点を解決するためになされたもので、例えばＰＮ系列のような周期をもった符号系列において、待ち時間が短く、回路規模的に簡易で、なおかつ初期値格納用のＲＯＭなどを必要とせずに任意のオフセットで符号を発生することが可能な符号発生器を提供することを目的とする。
【００１０】
【発明を解決するための手段】
本発明は、所定の初期値がセットされてシフト動作を行うシフトレジスタ及びこのシフトレジスタの所定段の出力を排他的論理和して前記シフトレジスタの入力段にフィードバックする加算器を備え、前記シフトレジスタのシフト動作に伴って周期性のある疑似乱数符号を生成する符号生成器と、この符号生成器と同様のシフトレジスタ及び加算器を備え、前記符号生成器にセットされる所定の初期値を、前記符号生成器の動作に関わりなく、前記符号生成器のシフト動作よりも高速のシフト動作によって生成する初期値生成器とを備えたことを特徴とする。
【００１１】
本発明によれば、符号生成器と同様のシフトレジスタ及び加算器からなる初期値生成器でのシフト動作によって符号生成器の初期値が生成されるので、符号生成器のシフトレジスタの段数が大きくなっても、初期値を格納するＲＯＭを持たないため、回路規模が増加しない。また、初期値生成器は符号生成器の動作には拘束されずに初期値を生成することができるので、符号生成器の内部でオフセットを持たせるよりも、高速で所望のオフセットを持った初期値を生成することができる。
【００１２】
本発明の一実施形態においては、前記初期値生成器のシフトレジスタが、双方向にシフト動作が可能なものであり、前記初期値生成器の加算器が、前記シフトレジスタのシフト動作の方向に応じて入力の一部及び出力先を切り替え、前記初期値生成器は、前記シフトレジスタのシフトの方向を判定する方向判定器を更に備える。このように構成することにより、オフセット量に応じて最短のシフト回数が得られる方向にシフト動作をさせて初期値を生成することができ、より高速に初期値を生成することができる。
【００１３】
また、本発明の他の一つの実施形態においては、前記初期値生成器が、シフトレジスタ及び加算器からなる巡回回路を複数備え、各巡回回路がそれぞれ別々に前記所定の初期値を生成する。例えば、前記初期値生成器は、シフトレジスタ及び加算器からなる巡回回路を２つ備え、一方の巡回回路は、シフトレジスタのシフトの方向が、前記符号生成器のシフト方向と同じであり、他方の巡回回路は、シフトレジスタのシフトの方向が、前記符号生成器のシフト方向と逆である。このような構成によれば、最小のシフト動作で所望の初期値が得られる巡回回路を選択することにより、高速に初期値を決定することができる。
【００１４】
なお、前記周期性のある擬似乱数符号は、例えばＭ系列の符号又はＧＯＬＤ系列の符号である。また、前記初期値生成器の動作クロックは、前記符号生成器の動作クロックよりも高速であることが望ましい。このように設定することで、初期値を更に高速で生成することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
（第一の実施の形態）
図１は、本発明の第一の実施形態に係る符号発生器の構成を示すブロック図である。この符号発生器は、符号生成器１０と、初期値生成器２０とから構成されている。
【００１６】
符号生成器１０は、縦続接続された７段のレジスタ１１0，１１2，…，１１6からなるシフトレジスタ１１と、このシフトレジスタ１１の所定段の出力を排他的論理和する加算器１２とを備えている。加算器１２は、シフトレジスタ１１の上位から３段目のレジスタ１１4の出力と、最下位のレジスタ１１0の出力とを排他的論理和して、その結果を最上位のレジスタ１１6にフィードバックする。この符号生成器１０は、クロック信号ＣＫ１に同期してシフトレジスタ１１の内容を巡回させ、最下位のレジスタ１１0から目的とする擬似乱数符号を出力する。
【００１７】
一方、初期値生成器２０は、符号生成器１０と同様に構成され、縦続接続された７段のレジスタ２１0，２１2，…，２１6からなるシフトレジスタ２１と、このシフトレジスタ２１の所定段の出力を排他的論理和する加算器２２とを備えている。加算器２２は、シフトレジスタ２１の上位から３段目のレジスタ２１4の出力と、最下位のレジスタ２１0の出力とを排他的論理和して、その結果を最上位のレジスタ２１6にフィードバックする。この初期値生成器２０は、クロック信号ＣＫ２に同期してシフトレジスタ２１の内容を巡回させる。クロック信号ＣＫ２は、クロック信号ＣＫ１よりも高速のクロックであり、これにより、初期値生成部２０は、符号生成器１０の動作に関わりなく内部に任意のオフセット状態を速やかに生成することができる。
【００１８】
ここで、送信側において、シフトレジスタ１１の初期値が[1,1,1,1,1,1,1]に対応したＰＮ系列が送信された場合、受信側ではそれに対応した系列を作成する必要がある。この時、シフトレジスタ１１の初期値を[1,1,1,1,1,1,1]に設定すれば、同じ系列を作成することができる。しかし、この系列の周期は１２７（＝２7−１）であるため、逆拡散を行う場合には系列の先頭がくるまで待つ必要がある。この待ち時間が許されない場合には、予めそのオフセットに応じた初期値をＲＯＭなどに格納しておく必要がある。
【００１９】
本実施形態の符号発生器においては、初期値生成器２０のシフトレジスタ２１に初期値として、例えば[1,1,1,1,1,1,1]のようなデータが設定され、以後、シフトレジスタ２１は、高速なクロックＣＫ２で、必要なオフセット（タイミング）の初期値が得られるまで内部のデータをシフトさせる。その後、初期値生成器２０のシフトレジスタ２１の中身が符号生成器１０のシフトレジスタ１１に一括転送され、符号発生器は送信側で送られてきた符号と同じオフセットで逆拡散を行うことが可能となる。例えばオフセットが６０（初期値[1,1,1,1,1,1,1]から生成される系列における６０番目）のタイミングで発生させる場合は、初期値生成器２０が高速に６０回シフトレジスタ２１のシフトを行い、これにより、高速に初期値が生成されることになる。
【００２０】
（第二の実施の形態）
図２は、本発明の第二の実施形態に係る符号発生器の構成を示すブロック図である。この符号発生器は、３ＧＰＰ規格に記載されている下りリンクのスクランブリング符号を発生させるものである。３ＧＰＰ規格においては、スクランブリング符号は２つのＰＮ系列を組み合わせた形で生成されている。
【００２１】
図２の符号発生器は、それぞれ２つのＰＮ系列を組み合わせた符号生成器３０と初期値生成器４０とから構成されている。符号生成器３０は、２18−１周期の系列のうち、部分的に３８４００個の符号だけを取り出して使用している。そのため、周期は３８４００となっている。
【００２２】
符号生成器３０は、ＩおよびＱのそれぞれに対して、１８段のレジスタ３１0〜３１17及び３２0〜３２17からなるシフトレジスタ３１および３２と、フィードバック用に用いられる排他的論理和をとる加算器３３および３４と、出力用に用いられる排他的論理和をとる加算器３５および３６と、Ｉ側０番目のレジスタ３１0の値とＱ側０番目のレジスタ３２0の値との排他的論理和をとってＩデータを出力する加算器３７と、加算器３５の出力と加算器３６の出力との排他的論理和をとってＱデータを出力する加算器３８とから構成されている。
【００２３】
一方、初期値生成器４０は、符号生成器３０の出力用の加算器３５〜３８を除いた構成と同様の構成となっており、ＩおよびＱのそれぞれに対して、１８段のレジスタ４１0〜４１17及び４２0〜４２17からなるシフトレジスタ４１および４２と、フィードバック用に用いられる排他的論理和をとる加算器４３および４４とから構成されている。ここで、シフトレジスタ４１の初期値は、０番目のレジスタ４１0のみ“１”であり、他は全て“０”である。また、シフトレジスタ４２の初期値は、全てのレジスタ４２0〜４２17で“１”とする。
【００２４】
スクランブリング符号番号Ｎが与えられると、初期値生成器４０のＩ側のシフトレジスタ４１がＮ回シフトし、加算器４３を通してＮ回のフィードバック演算が行われる。これにより、符号番号Ｎに対応した初期値が生成される。このままであると、初期値生成器４０は番号Ｎに対応した符号を０番目から３８３９９番目まで順に発生させるが、もしＭ番目から発生させようとする場合には、Ｉ側のシフトレジスタ４１およびＱ側のシフトレジスタ４２がともにＭ回シフトを行う。この時のシフトレジスタ４１，４２に保持された各１８ビットのデータが、符号生成器３０のシフトレジスタ３１，３２にそれぞれコピーされ、符号番号Ｎ、オフセットＭの符号を発生させることができる。
【００２５】
（第三の実施の形態）
図３は、本発明の第三の実施形態に係る符号発生器を表すブロック図である。なお、図３において、図１と同一部分には同一符号を付し、重複する部分の詳しい説明は割愛する。本実施形態の符号発生器は、符号生成器１０および初期値生成器５０から構成される。
【００２６】
初期値生成器５０は、符号生成器１０と同様に、従属接続された７段のレジスタ５１0，５１2，…，５１6からなるシフトレジスタ５１と、このシフトレジスタ５１の所定段の出力を排他的論理和する加算器５２とを備える。但し、この初期値生成器５０では、シフトレジスタ５１が両方向にシフト可能であり、加算器５２が、シフトレジスタ５１のシフト方向に応じてレジスタ５１0，５１4の出力を排他的論理和してレジスタ５１6に出力する順方向シフトモードと、レジスタ５１3，５１6の出力を排他的論理和してレジスタ５１0に出力する逆方向シフトモードとを備えている。そして、このモードを切り替えるのがシフトの方向ＤＩＲを決める方向判定器５３である。
【００２７】
加算器５２は、具体的には図４に示すように、２入力の排他的論理和ゲート５２1と、その一方の入力をシフト方向ＤＩＲによって切り替えるスイッチ５２2と、その出力をシフト方向ＤＩＲによって切り替えるスイッチ５２3とを備えて構成される。スイッチ５２2，５２3が端子ａに接続されているときには、排他的論理和ゲート５２1は、Ａ，Ｂからの入力を排他的論理和して、その演算結果をＣに出力するが、スイッチ５２2，５２3が端子ｂに接続されているときには、排他的論理和ゲート５２1は、Ｂ，Ｃからの入力を排他的論理和して、その演算結果をＡに出力する。
【００２８】
本実施形態の符号発生器においては、初期値生成器５０のシフトレジスタ５１の初期値が[1,1,1,1,1,1,1]に設定され、そこから高速なクロックＣＫ２で動作して、必要なオフセットまでシフトレジスタ５１のシフトが行われる。その際、レジスタ５１のシフトの方向は、符号生成器１０のシフトレジスタ１１のシフト方向と同じ（順方向）もしくは逆（逆方向）のいずれも可能であるが、どちら方向にシフトしたら必要なオフセットが早く求められるかが方向判定器５３で判定される。例えばオフセットが６０（初期値[1,1,1,1,1,1,1]から生成される系列における６０番目）のタイミングで発生させる場合は、周期１２７に対して順方向のシフトの方が速いと方向判定器５３にて判定され、初期値生成器５０がシフトレジスタ５１を順方向に高速に６０回シフトさせて初期値が生成される。また、オフセットが１００の場合は、周期１２７に対して逆方向のシフトの方が速いと方向判定器５３にて判定され、初期値生成器５０がシフトレジスタ５１を逆方向に高速に２７回シフトさせて初期値が生成される。
【００２９】
順方向にシフトする場合は、シフトレジスタ５１の０番と４番のレジスタ５１0，５１4の値が加算器５２によって加算され、その加算結果が６番のレジスタ５１6にフィードバックされる。また、逆方向にシフトする場合は、シフトレジスタ５１の６番と３番のレジスタ５１6，５１3の値が加算器５２によって加算され、その加算結果が０番のレジスタ５１0にフィードバックされる。
その後、初期値生成器５０のシフトレジスタ５１の中身が符号生成器１０のシフトレジスタ１１にコピーされ、符号発生器は送信側で送られてきた符号と同じオフセットで逆拡散を行うことが可能となる。
【００３０】
（第四の実施の形態）
図５は、本発明の第四の実施形態に係る符号発生器を表すブロック図である。なお、図５において、図２と同一部分には同一符号を付し、重複する部分の詳しい説明は割愛する。本実施形態の符号発生器は、符号生成器３０及び初期値生成器６０から構成される。
【００３１】
初期値生成器６０は、図２の初期値生成器４０とほぼ同様の構成となっている。即ち、ＩおよびＱのそれぞれに対して、１８段のレジスタ６１0〜６１17及び６２0〜６２17からなるシフトレジスタ６１および６２と、フィードバック用に用いられる排他的論理和をとる加算器６３および６４とから構成されている。但し、この初期値生成器６０では、図３の初期値生成器５０と同様に、シフトレジスタ６１，６２がそれぞれ両方向にシフト可能である。順方向モードでは、加算器６３が、シフトレジスタ６１のレジスタ６１0，６１7の出力を排他的論理和してレジスタ６１17に出力し、加算器６４が、シフトレジスタ６２のレジスタ６２0，６２5，６２7，６２10の出力を排他的論理和してレジスタ６２17に出力する。また、逆方向モードでは、加算器６３が、シフトレジスタ６１のレジスタ６１6，６１17の出力を排他的論理和してレジスタ６１0に出力し、加算器６４が、シフトレジスタ６２のレジスタ６２4，６２6，６２9，６２17の出力を排他的論理和してレジスタ６２0に出力する。そして、このモードを切り替えるのがシフトの方向ＤＩＲを決める方向判定器６５である。
【００３２】
この実施形態では、シフトレジスタ６１の０番目のレジスタ６１0のみ“１”、他は全て“０”である状態から１９２００回（１／２周期）シフト動作をさせた状態をシフトレジスタ６１の初期値とする。また、シフトレジスタ６２の全てのレジスタ６２0〜６２17に“１”がセットされた状態から１９２００回（１／２周期）シフトした状態をシフトレジスタ６２の初期値とする。
【００３３】
スクランブリング符号番号Ｎが与えられると、初期値生成器６０のＩ側のシフトレジスタ６１がＮ回シフトし、加算器６３を通してＮ回のフィードバック演算が行われる。これにより、符号番号Ｎに対応したオフセット１９２００の初期値が生成される。仮にオフセットＭの符号を発生させる場合には、まず方向判定器６５より、Ｍが１９２００以上であれば順方向のシフト、１９２００より小さい値であれば逆方向のシフトと判断され、Ｉ側のシフトレジスタ６１およびＱ側のシフトレジスタ６２がともにシフト動作を行う。ここで、順方向にシフトする場合には、Ｉ側、Ｑ側ともに０番目のレジスタ６１0，６２0の値が加算器６３および６４に入力され、それぞれ１７番目のレジスタ６１17，６２17にフィードバックされる。逆方向にシフトする場合には、Ｉ側Ｑ側ともに１７番目のレジスタ６１17，６２17の値が加算器６３および６４に入力され、０番目のレジスタ６１0，６２0にフィードバックされる。
この時のシフトレジスタのＨ−１ＩおよびＨ−１Ｑが、符号生成器ＧのシフトレジスタＧ−１ＩおよびＧ−１Ｑにそれぞれコピーされ、符号番号Ｎ、オフセットＭの符号を発生させることができる。
【００３４】
次に、現在符号番号Ｎを使用しており、パスタイミングが変更された場合には、番号はそのままでオフセットのみが変更される。この場合、初期値生成器６０のシフトレジスタ６１は、符号番号Ｎ＋１９２００分シフトした状態で待機しており、シフトレジスタ６２は、１９２００分シフトした状態で待機している。オフセットが変更になった場合、方向判定器６５により順方向か逆方向かが判定され、必要な分のシフトがなされる。
【００３５】
（第五の実施の形態）
図６は、本発明の第五の実施形態に係る符号発生器の構成を示すブロック図である。なお、図６において、図３と同一部分には同一符号を付し、重複する部分の詳しい説明は割愛する。本実施形態の符号発生器は、符号生成器１０および初期値生成器７０から構成される。
【００３６】
初期値生成器７０は、２つの巡回回路７１，７２と方向判定器５３とから構成される。巡回回路７１は、従属接続された７段のレジスタ７３0，７３2，…，７３6からなるシフトレジスタ７３と、このシフトレジスタ７３の所定段の出力を排他的論理和する加算器７４とからなる。巡回回路７２も、これと同様に、従属接続された７段のレジスタ７５0，７５2，…，７５6からなるシフトレジスタ７５と、このシフトレジスタ７５の所定段の出力を排他的論理和する加算器７６とからなる。但し、シフトレジスタ７３とシフトレジスタ７５とは、互いに逆方向にシフト動作する。加算器７４は、レジスタ７３0，７３4の出力を排他的論理和してレジスタ７３6に出力し、加算器７６は、レジスタ７５3，７５6の出力を排他的論理和してレジスタ７３0に出力する。
【００３７】
方向判定器５３は、巡回回路７１，７２のいずれか一方を選択的にアクティブにする。例えばオフセットが６０（初期値[1,1,1,1,1,1,1]から生成される系列における６０番目）のタイミングで発生させる場合は、周期１２７に対して順方向のシフトの方が速いと方向判定器５３にて判断され、初期値生成器７０が高速に６０回レジスタのシフトを行い、初期値が生成されることになる。また、オフセットが１００の場合は、シフトは逆方向に２７回となる。
【００３８】
（第六の実施の形態）
図７は、本発明の第六の実施形態に係る符号発生器を表すブロック図である。なお、図７において、図５と同一部分には同一符号を付し、重複する部分の詳しい説明は割愛する。本実施形態の符号発生器は、符号生成器１０および初期値生成器８０から構成される。
【００３９】
初期値生成器８０は、２つの巡回回路８１，８２と方向判別器６５とから構成される。巡回回路８１は、図２の初期値生成器４０と同様に、ＩおよびＱのそれぞれに対して、１８段のレジスタ８３0〜８３17及び８４0〜８４17からなるシフトレジスタ８３および８４と、フィードバック用に用いられる排他的論理和をとる加算器８５および８６とから構成されている。巡回回路８２も、これとほぼ同様に、ＩおよびＱのそれぞれに対して、１８段のレジスタ８７0〜８７17及び８８0〜８８17からなるシフトレジスタ８７および８８と、フィードバック用に用いられる排他的論理和をとる加算器８９および９０とから構成されている。
【００４０】
但し、シフトレジスタ８３，８４とシフトレジスタ８７，８８とは、互いに逆方向にシフト動作する。加算器８５は、レジスタ８３0，８３7の出力を排他的論理和してレジスタ８３17に出力し、加算器８６は、レジスタ８４0，８４5，８４7，８４10を排他的論理和してレジスタ８４17に出力する。また、加算器８９は、レジスタ８７6，８７17の出力を排他的論理和してレジスタ８７0に出力し、加算器９０は、レジスタ８８4，８８6，８８9，８８17を排他的論理和してレジスタ８４0に出力する。
【００４１】
ここで、シフトレジスタ８３および８７は、０番目のレジスタのみ“１”、他は全て“０”の状態から１９２００回（１／２周期）シフトした状態を初期値とする。また、シフトレジスタ８４および８８は、全てのレジスタが“１”である状態から１９２００回（１／２周期）シフトした状態を初期値とする。
【００４２】
スクランブリング符号番号Ｎが与えられると、初期値生成器８０のＩ側のシフトレジスタ８３がＮ回シフトし、加算器８５を通してＮ回のフィードバック演算が行われる。その時のシフトレジスタ８３の中身が、シフトレジスタ８７にコピーされる。これにより、符号番号に対応したオフセット１９２００の初期値が生成される。仮にオフセットＭの符号を発生させる場合には、まず方向判定器６５により、Ｍが１９２００以上であれば順方向のシフトと判断され、Ｉ側のシフトレジスタ８３およびＱ側のシフトレジスタ８４がともにシフトを行う。逆に１９２００より小さい値であれば逆方向のシフトと判断され、Ｉ側のシフトレジスタ８７およびＱ側のシフトレジスタ８８がともにシフトを行う。シフトが終わると、順方向もしくは逆方向に対応して、シフトレジスタの８３および８４もしくは８７および８８が、符号生成器３０のシフトレジスタ３１および３２にそれぞれコピーされ、符号番号Ｎ、オフセットＭの符号を発生させることができる。
【００４３】
次に、現在符号番号Ｎを使用しており、パスタイミングが変更された場合には、番号はそのままでオフセットのみが変更される。この場合、初期値生成器８０のシフトレジスタ８３および８７は、符号番号Ｎ＋１９２００分シフトした状態で待機しており、シフトレジスタ８４および８８は、１９２００分シフトした状態で待機している。オフセットが変更になった場合、方向判定器６５により順方向か逆方向かが判定され、必要な分のシフトがなされる。
【００４４】
なお、第五、第六の実施形態では、初期値発生器を構成する巡回回路をそれぞれ２組ずつ設けたが、更に３つ以上の巡回回路を設け、それぞれを独立に動作させることにより、更に高速に初期値を生成することが可能になる。
【００４５】
【発明の効果】
以上述べたように、本発明によれば、符号生成器と同様のシフトレジスタ及び加算器からなる初期値生成器でのシフト動作によって符号生成器の初期値が生成されるので、符号生成器のシフトレジスタの段数が大きくなっても、初期値を格納するＲＯＭを持たないため、回路規模が増加しない。また、初期値生成器は符号生成器の動作には拘束されずに初期値を生成することができるので、符号生成器の内部でオフセットを持たせるよりも、高速で所望のオフセットを持った初期値を生成することができる。
【図面の簡単な説明】
【図１】  本発明の第一の実施形態に係る符号発生器を示すブロック図である。
【図２】  本発明の第二の実施形態に係る符号発生器を示すブロック図である。
【図３】  本発明の第三の実施形態に係る符号発生器を示すブロック図である。
【図４】  同符号発生器における初期値生成器に使用されている加算器の具体的構成例を示すブロック図である。
【図５】  本発明の第四の実施形態に係る符号発生器を示すブロック図である。
【図６】  本発明の第五の実施形態に係る符号発生器を示すブロック図である。
【図７】  本発明の第六の実施形態に係る符号発生器を示すブロック図である。
【図８】  一般的なＰＮ符号を発生させる従来の符号発生器を示すブロック図である。
【図９】  ３ＧＰＰ規格の下りリンクスクランブリング符号を発生させる従来の符号発生器を示すブロック図である。
【符号の説明】
１０，３０  符号生成器
２０，４０，５０，６０，７０，８０  初期値生成器
１１，２１，３１，３２，４１，４２，５１，６１，６２，７１，７２，８３，８４，８７，８８，１０１，１１１，１１２  シフトレジスタ
１２，２２，３３〜３８，４３，４４，５２，６３，６４，７４，７６，８５，８６，８９，９０，１０２，１１３〜１１８  加算器
【図１】
0003782720.tif 000002
【図２】
0003782720.tif 000003
【図３】
0003782720.tif 000004
【図４】
0003782720.tif 000005
【図５】
0003782720.tif 000006
【図６】
0003782720.tif 000007
【図７】
0003782720.tif 000008
【図８】
0003782720.tif 000009
【図９】
0003782720.tif 000010