(57)【特許請求の範囲】
【請求項１】
入力映像信号を１フレーム毎にブロックに分割する分割手段と、
前記分割手段で分割された１フレーム内のブロックを並べ替える並べ替え手段と、
前記並べ替え手段により並び替えられた１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出していき前記各セグメントを作成することを特徴とする映像信号シャフリング装置。
【請求項２】
前記作成されたセグメントは、一つのチャンネルへ、あるいは、前記複数の領域に対応する数のチャンネルへ出力される請求項１記載の映像信号シャフリング装置。
【請求項３】
前記入力映像信号の解像度を変換するフォーマット変換器を更に備え、
前記分割手段は、前記フォーマット変換器でフォーマット変換された映像信号をブロックに分割する請求項１記載の映像信号シャフリング装置。
【請求項４】
前記分割手段は、前記フォーマット変換後の１フレームを領域１及び領域２に分け、
前記領域１の輝度信号を２ｈ×２ｖ（ｈ、ｖは正の整数）、色差信号をｈ×２ｖ画素のブロックで分割し、
前記領域２の輝度信号を４ｈ×ｖ、色差信号を２ｈ×ｖ画素のブロックで分割し、
前記並べ替え手段は、前記領域１内のブロックの並びを変更し、
前記領域２内のブロック内の画素並びとブロック並びを変更し、
前記セグメント作成手段は、前記並べ替え手段により並べ替えられたブロックをＭｓ×Ｎｓ（Ｍｓは水平方向のブロック数でＬhの倍数、Ｌhは２以上の整数、Ｎｓは垂直方向のブロック数でＬvの倍数、Ｌvは２以上の整数）のブロックよりなる複数の領域に分け、
Ｍｓ×Ｎｓのブロックよりなる前記各領域で、画面上で互いに隣り合わない位置にあるＬh個の輝度信号ブロックと、前記輝度信号ブロックと画面上で同じ位置の２Ｌh個の色差信号ブロックとでセグメントを作成する請求項３記載の映像信号シャフリング装置。
【請求項５】
前記セグメントを構成する前記Ｌh個のブロック内の基準位置のブロックに対する他のブロックの位置の水平方向のオフセット値Ｈoff及び垂直方向のオフセット値Ｖoffは、
Ｈoff＝ＭＯＤ(ｋ×Ｍｓ/Ｌh，Ｍｓ)
Ｖoff＝ＭＯＤ(ｋ×ｐ×Ｎｓ/Ｌv，Ｎｓ)
（ここに、ｋ＝１、２、・・ ・・、Ｌh−１、
ｐは ＭＯＤ(ｐ，Ｌv)≠０ 且つ ＭＯＤ(Ｌv，ｐ)≠０を満足する整数、
ＭＯＤは余り演算関数）
で関係付けられる請求項４記載の映像信号シャフリング装置。
【請求項６】
前記セグメント作成手段で作成されるｎ（ｎは正の整数）番目のセグメントのブロックの水平及び垂直方向の位置Ｈn、Ｖnは、
Ｈn＝ＭＯＤ(Ｈ1＋ＩＮＴ((ｎ−１)/Ｌv)，Ｍｓ/Ｌh)
Ｖn＝ＭＯＤ(Ｖ1＋Ｎｓ/Ｌv×ＭＯＤ(ｎ−１，Ｌv)
＋ＩＮＴ((ｎ−１)/Ｌv/(Ｍｓ/Ｌh))，Ｎｓ)
（Ｈ1、Ｖ1はｎ＝１のときのブロックの水平及び垂直方向の位置、
ＩＮＴは小数点以下切り捨て演算関数）
で関係付けられる請求項５記載の映像信号シャフリング装置。
【請求項７】
前記セグメント作成手段で作成されるｎ（ｎは自然数）番目のセグメントのブロックの水平及び垂直方向の位置Ｈn、Ｖnは、
Ｈn＝ＭＯＤ(Ｈ1＋ＩＮＴ((ｎ−１)/(Ｎｓ/Ｌv))，Ｍｓ/Ｌh)
Ｖn=(Ｎｓ/Ｌv)×ＭＯＤ(ＩＮＴ(Ｖ1/(Ｎｓ/Ｌv))
＋ＩＮＴ((ｎ−１)/(Ｍｓ/Ｌh)/(Ｎｓ/Ｌv))，Ｌv)
＋ＭＯＤ(Ｈn＋１，２)×ＭＯＤ(Ｖ1＋(ｎ−１)，(Ｎｓ/Ｌv))
＋ＭＯＤ(Ｈn，２)×ＭＯＤ((Ｍｓ/Ｌh)×(Ｎｓ/Ｌv)
−ＭＯＤ(Ｃｉ＋ｎ，(Ｍｓ/Ｌh)×(Ｎｓ/Ｌv))，(Ｎｓ/Ｌv))
ここに  Ｃｉ＝(Ｎｓ/Ｌv)−ＭＯＤ(Ｖ１，(Ｎｓ/Ｌv))、
（Ｈ1、Ｖ1はｎ＝１のときのブロックの垂直及び水平方向の位置、
ＩＮＴは小数点以下切り捨て演算関数）
で関係付けられる請求項５記載の映像信号シャフリング装置。
【請求項８】
前記入力映像信号は、輝度信号の水平有効画素数が１９２０画素、垂直有効ライン数が１０８０ライン、色差信号の水平有効画素数が９６０画素、垂直有効ライン数が１０８０ラインであり、
前記フォーマット変換器は、前記入力映像信号の水平有効画素数を輝度信号については１２８０画素、色差信号については６４０画素に変換し、
前記分割手段は、前記有効ライン数１０８０ラインの内の１０７２ラインを領域１、残りの８ライン分を領域２とし、
前記領域１の輝度信号を水平１６画素×垂直１６画素、色差信号を水平８画素×垂直１６画素のブロックで分割し、
前記領域２の輝度信号を水平３２画素×垂直８画素、色差信号を水平１６画素×垂直８画素のブロックで分割し、
前記並べ替え手段は、前記領域１内のブロックについてはブロック並びを変更し、前記領域２内のブロックについてはブロック内の画素並びおよびブロック並びを変更し、前記領域１および領域２のブロックをあわせて、輝度信号および色差信号の１フレームを水平９０ブロック、垂直６０ブロックとし、
前記セグメント作成手段は、前記Ｍｓ及びＮｓがＭｓ＝４５、Ｎｓ＝３０である４つの領域を作成し、前記ＬhをＬh＝５としセグメントを作成する請求項６記載の映像信号シャフリング装置。
【請求項９】
入力映像信号を１フレーム毎に、領域１及び領域２に分け、前記領域１及び領域２をそれぞれブロックに分割する分割手段と、
前記領域１に対しては、その領域１のブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記複数の各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成し、前記領域２に対しては、その領域２のブロックから、所定の水平および垂直方向へのオフセット値を持つ位置のブロックを組み合わせてセグメントを作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記領域１内の前記複数の各領域において、それらの領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記それらの領域で同じ値だけオフセットした位置のブロックを順次抽出していき前記各セグメントを作成することを特徴とする映像信号シャフリング装置。
【請求項１０】
前記領域１に対して作成されたセグメントは、一つのチャンネルへ、あるいは、前記複数の領域に対応する数のチャンネルへ出力される請求項９記載の映像信号シャフリング装置。
【請求項１１】
前記一つのセグメントに属するブロックは複数の領域にまたがって選択されることは無く、一つのセグメントに属する所定の数のブロックを、そのセグメントが属する領域内から選択する場合、その所定の数のブロック同士の、前記領域における相対的位置関係は、どのセグメントでも同じである請求項１又は９記載の映像信号シャフリング装置。
【請求項１２】
前記入力映像信号の解像度を変換するフォーマット変換器を更に備え、
前記分割手段は、前記フォーマット変換器でフォーマット変換された映像信号の１フレームを前記領域１及び領域２に分け、前記領域１及び領域２をブロックに分割することを特徴とする請求項９記載の映像信号シャフリング装置。
【請求項１３】
前記入力映像信号は、輝度信号の水平有効画素数が１９２０画素、垂直有効ライン数が１０８０ライン、色差信号の水平有効画素数が９６０画素、垂直有効ライン数が１０８０ラインであり、
前記フォーマット変換器は、前記入力映像信号の水平有効画素数を輝度信号については１４４０画素、色差信号については７２０画素に変換し、
前記分割手段は、前記有効ライン数１０８０ラインの内１０５６ラインを領域１、残りの２４ラインを領域２とし、
前記領域１内の画素については、輝度信号は水平１６画素×垂直１６画素、色差信号は水平８画素×垂直１６画素のブロックで分割し、
前記領域２内の１６ラインを領域２ａ、残りの８ラインを領域２ｂとし
前記領域２ａ内の輝度信号は水平１６画素×垂直１６画素、色差信号は水平８画素×垂直１６画素のブロックで分割し、
前記領域２ｂ内の輝度信号は水平３２画素×垂直８画素、色差信号は水平１６画素×垂直８画素のブロックで分割し、
前記セグメント作成手段は、前記領域１を前記Ｍｓ及びＮｓがＭｓ＝４５、Ｎｓ＝３３の４つの領域に分け、前記４つの領域毎に画面上で互いに隣り合わない位置にある５個の輝度信号のブロックと、前記５個の輝度信号のブロックと画面上で同位置にある１０個の色差信号のブロックでセグメントを作成し、
前記領域２の画面上で互いに隣り合わない位置にある５個の輝度信号のブロックと、前記５個の輝度信号のブロックと画面上で同位置にある１０個の色差信号のブロックでセグメントを作成することを特徴とする請求項１２記載の映像信号シャフリング装置。
【請求項１４】
前記領域１のセグメントを構成する前記５個のブロック内の基準位置のブロックに対する他のブロックの位置の水平方向及び垂直方向のオフセット値（Ｈoff、Ｖoff）が、（９，１８）、（１８，６）、（２７，２４）、（３６，１２）であることを特徴とする請求項１３記載の映像信号シャフリング装置。
【請求項１５】
前記セグメント作成手段で作成される前記領域１のｎ（ｎは自然数）番目のセグメントのブロックの水平及び垂直方向の位置Ｈn、Ｖnは、
Ｈn＝ＭＯＤ(Ｈ1＋ＩＮＴ((ｎ−１)/Ｌv)，Ｍｓ/Ｌh)
Ｖn＝ＭＯＤ(Ｖ1＋Ｎｓ/Ｌv×ＭＯＤ(ｎ−１，Ｌv)
＋ＩＮＴ((ｎ−１)/Ｌv/(Ｍｓ/Ｌh))，Ｎｓ)
（Ｈ1、Ｖ1はｎ＝１のときのブロックの垂直及び水平方向の位置、
ＩＮＴは小数点以下切り捨て関数）
で関係付けられることを特徴とする請求項１４記載の映像信号シャフリング装置。
【請求項１６】
プログレッシブスキャン方式の入力映像信号を１フレーム毎にブロックに分割する分割手段と、
１フレームのブロックを、所定の位置に関する基準に従って、Ｍｓ×Ｎｓ（Ｍｓは水平方向のブロック数でＬhの倍数、Ｌhは２以上の整数、Ｎｓは垂直方向のブロック数でＬvの倍数、Ｌvは２以上の整数）からなる少なくとも１つの領域に分けることによって、１つのフレーム又は連続する２つのフレームを対象とする複数の領域を作成し、前記１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、前記複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出して前記各セグメントを作成していき、
前記セグメント作成手段によって作成された前記各セグメントは、画面上で互いに隣り合わない位置にあるＬh個の輝度信号ブロックと、前記Ｌh個のブロックと画面上で同じ位置の２Ｌh個の色差信号ブロックとで構成される映像信号シャフリング装置。
【請求項１７】
前記一つのセグメントに属するブロックは複数の領域にまたがって選択されることは無く、一つのセグメントに属する所定の数のブロックを、そのセグメントが属する領域内から選択する場合、その所定の数のブロック同士の、前記領域における相対的位置関係は、どのセグメントでも同じである請求項１６記載の映像信号シャフリング装置。
【請求項１８】
前記入力映像信号の解像度を変換するフォーマット変換器を更に備え、
前記分割手段は、前記フォーマット変換器でフォーマット変換された映像信号をブロックに分割することを特徴とする請求項１６記載の映像信号シャフリング装置。
【請求項１９】
前記セグメントを構成する前記Ｌh個のブロック内の基準位置のブロックに対する他のブロックの位置の水平方向のオフセット値Ｈoff及び垂直方向のオフセット値Ｖoffは、
Ｈoff＝ＭＯＤ(ｋ×Ｍｓ/Ｌh，Ｍｓ)
Ｖoff＝ＭＯＤ(ｐ×ｋ×Ｎｓ/Ｌv，Ｎｓ)
（ここに、ｋは ｋ＝１、２、・・ ・・、Ｌ−１、
ｐは ＭＯＤ(ｐ，Ｌv)≠０ 且つ ＭＯＤ(Ｌv，ｐ)≠０を満足する整数、
ＭＯＤは余り演算関数）
で関係付けられる請求項１６または１８記載の映像信号シャフリング装置。
【請求項２０】
前記セグメント作成手段で作成されるｎ（ｎは自然数）番目のセグメントのブロックの水平及び垂直方向の位置Ｈn、Ｖnは、
Ｈn＝ＭＯＤ(Ｈ1＋ＩＮＴ((ｎ−１)/Ｌv)，Ｍｓ/Ｌh)
Ｖn＝ＭＯＤ(Ｖ1＋Ｎｓ/Ｌv×ＭＯＤ(ｎ−１，Ｌv)
＋ＩＮＴ((ｎ−１)/Ｌv/(Ｍｓ/Ｌh))，Ｎｓ)
（Ｈ1、Ｖ1はｎ＝１のときのブロックの垂直及び水平方向の位置、
ＩＮＴは小数点以下切り捨て関数）
で関係付けられることを特徴とする請求項１９記載の映像信号シャフリング装置。
【請求項２１】
前記セグメント作成手段は、水平方向のブロックを２Ｌhで分け、水平方向のブロックを奇数番目のブロックと偶数番目のブロックよりなる２つの領域とし、
２フレーム単位でセグメントを作成することを特徴とする請求項２０記載の映像信号シャフリング装置。
【請求項２２】
前記Ｌhと前記Ｌvは同じ値（Ｌh＝Ｌv）とし、
前記セグメント作成手段は、２フレーム単位でセグメントを作成し、
セグメントを構成するブロックは、前記２フレームで画面上の同じ位置であることを特徴とする請求項２０記載の映像信号シャフリング装置。
【請求項２３】
前記入力映像信号は、輝度信号の水平有効画素数が１２８０画素、垂直有効ライン数が７２０本、色差信号の垂直有効画素数が６４０画素、垂直有効ライン数が７２０本であり、
前記フォーマット変換器は、前記入力映像信号の輝度信号の水平有効画素数を９６０画素、色差信号の水平有効画素数を４８０画素にフォーマット変換し、
前記分割手段は、輝度信号を水平１６画素×垂直１６画素、色差信号を水平８画素×垂直１６画素のブロックで分割し、輝度信号及び色差信号を水平方向６０ブロック、垂直方向４５ブロックとし、
前記セグメント作成手段は、前記Ｍｓ及びＮｓをＭｓ＝３０、Ｎｓ＝４５とし、１フレームを２つの領域に分け、前記ＬhをＬh＝５とし、セグメントを作成することを特徴とする請求項２０記載の映像信号シャフリング装置。
【請求項２４】
前記入力映像信号の輝度信号の水平有効画素数が７２０画素、垂直有効ライン数が４８０ライン、色差信号の垂直有効画素数が３６０画素、垂直有効ライン数が４８０ラインであり、
前記分割手段は、輝度信号を水平１６画素×垂直１６画素、色差信号を水平８画素×垂直１６画素のブロックで分割し、輝度信号及び色差信号を水平方向４５ブロック、垂直方向３０ブロックとし、
前記Ｍｓ、ＮｓをＭｓ＝４５、Ｎｓ＝３０とし、
前記セグメント作成手段は、Ｌｈ＝５、Ｌｖ＝５としたことを特徴とする請求項２０記載の映像信号シャフリング装置。
【請求項２５】
輝度信号の水平有効画素数が１２８０画素、垂直有効ライン数が７２０ライン、色差信号の垂直有効画素数が６４０画素、垂直有効ライン数が７２０ラインであるプログレッシブスキャン方式の映像信号を、輝度信号の水平有効画素数を９６０画素、色差信号の水平有効画素数を２４０画素に変換するフォーマット変換器と、
前記フォーマット変換器で変換された映像信号を１フレーム単位で、輝度信号に関しては水平３２画素×垂直８画素、色差信号に関しては水平８画素×垂直８画素でブロックに分割する分割手段と、
１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記ブロックの、画面上で互いに離れた位置にある５個の輝度信号のブロックと同位置にある１０個の色差信号のブロックで前記各セグメントを構成するように、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出して前記各セグメントを順次作成していく映像信号シャフリング装置。
【請求項２６】
輝度信号の水平有効画素数が１２８０画素、垂直有効ライン数が７２０ライン、色差信号の垂直有効画素数が６４０画素、垂直有効ライン数が７２０ラインであるプログレッシブスキャン方式の映像信号を、輝度信号の水平有効画素数を９６０画素、色差信号の水平有効画素数及び有効ライン数を４８０画素、３６０ラインに変換するフォーマット変換器と、
前記フォーマット変換器で変換された映像信号を１フレーム単位で、輝度信号に関しては水平１６画素×垂直１６画素、色差信号に関しては水平８画素×垂直８画素でブロックに分割する分割手段と、
１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記ブロックの、画面上で互いに離れた位置にある５個の輝度信号のブロックと同位置にある１０個の色差信号のブロックで前記各セグメントを構成するように、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出して前記各セグメントを順次作成していく映像信号シャフリング装置。
【請求項２７】
請求項１に記載の映像信号シャフリング装置の、入力映像信号を１フレーム毎にブロックに分割する前記分割手段、１フレーム内のブロックを並べ替える前記並べ替え手段、所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成する前記セグメント作成手段、としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体。
【請求項２８】
請求項９または１６に記載の映像信号シャフリング装置の、入力映像信号を１フレーム毎にブロックに分割する前記分割手段、および／またはセグメントを作成する前記セグメント作成手段、としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体。
【請求項２９】
請求項１２または１８に記載の映像信号シャフリング装置の、前記入力映像信号の解像度を変換する前記フォーマット変換器としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体。
【請求項３０】
請求項２５または２６に記載の映像信号シャフリング装置の、プログレッシブスキャン方式の映像信号を変換する前記フォーマット変換器、前記フォーマット変換器で変換された映像信号を１フレーム単位でブロックに分割する前記分割手段、所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成する前記セグメント作成手段、としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は映像信号のシャフリング装置及びその媒体に関し、特に、高品位テレビジョン信号やプログレッシブ方式のテレビジョン信号に関するシャフリング装置とその媒体に関するものである。
【０００２】
【従来の技術】
現行テレビジョン信号を圧縮型デジタルＶＴＲに記録するための高能率符号化には、符号化処理単位内の映像信号のデータ長を均一化するために行うシャフリングという手法がある。
【０００３】
この手法は、画面上で互いに離れた位置にあるブロックを複数個組み合わせて、１つの符号化単位であるセグメントを形成する。その結果、セグメント内のデータの相関性が弱まるため、セグメントごとのデータ長のばらつきを防ぐことができ、画質の局所的な劣化を防ぐことが可能になる。このシャフリング方法は、入力ディジタル映像信号のサンプリング数、記録レート等により、決まるものである。
【０００４】
例えば、従来からある現行テレビジョン信号を４：１：１信号にダウンサンプリングして２５Ｍｂｐｓで記録する方式では１フレームのデータを２７０個のセグメントに分割している。
【０００５】
また４：２：２信号を５０Ｍｂｐｓで記録する方式では１フレームのデータを５４０個のセグメントに分割している。
【０００６】
一方、現在、現行テレビジョン信号よりも高画質のテレビジョン信号やプログレッシブ方式のテレビジョン信号を１００Ｍｂｐｓで記録する方式が検討されている。
【０００７】
これは、現行テレビジョン信号よりデータレートが高いため、記録レートをさらに２倍に拡張して記録しようとするものである。
【０００８】
つまり、入力映像信号のデータレートと記録レートが変わるため、従来の方式をそのまま使用することが出来ず、従来方式を拡張もしくは変更しなければならないという課題があった。
【０００９】
本発明は、従来例の課題を鑑み、高品位テレビジョン信号を複数の領域に分割して、１つの領域あたりのセグメント数を現行テレビジョンに対する方式と同じとすることにより、従来の記録装置のコンセプトを継承しつつその方式を拡張することが可能となる映像信号シャフリング装置及び媒体を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、
入力映像信号を１フレーム毎にブロックに分割する分割手段と、
前記分割手段で分割された１フレーム内のブロックを並べ替える並べ替え手段と、
前記並べ替え手段により並び替えられた１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出していき前記各セグメントを作成することを特徴とする映像信号シャフリング装置である。
また、本発明は、
前記映像信号シャフリング装置の、入力映像信号を１フレーム毎にブロックに分割する前記分割手段、１フレーム内のブロックを並べ替える前記並べ替え手段、所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成する前記セグメント作成手段、としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体である。
【００１１】
また、本発明は、入力映像信号を１フレーム毎に、領域１及び領域２に分け、前記領域１及び領域２をそれぞれブロックに分割する分割手段と、
前記領域１に対しては、その領域１のブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記複数の各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成し、前記領域２に対しては、その領域２のブロックから、所定の水平および垂直方向へのオフセット値を持つ位置のブロックを組み合わせてセグメントを作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記領域１内の前記複数の各領域において、それらの領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記それらの領域で同じ値だけオフセットした位置のブロックを順次抽出していき前記各セグメントを作成することを特徴とする映像信号シャフリング装置である。
また、本発明は、
前記映像信号シャフリング装置の、入力映像信号を１フレーム毎にブロックに分割する前記分割手段、および／またはセグメントを作成する前記セグメント作成手段、としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体である。
【００１２】
また、本発明は、輝度信号の水平有効画素数が１２８０画素、垂直有効ライン数が７２０ライン、色差信号の垂直有効画素数が６４０画素、垂直有効ライン数が７２０ラインであるプログレッシブスキャン方式の映像信号を、輝度信号の水平有効画素数を９６０画素、色差信号の水平有効画素数を２４０画素に変換するフォーマット変換器と、
前記フォーマット変換器で変換された映像信号を１フレーム単位で、輝度信号に関しては水平３２画素×垂直８画素、色差信号に関しては水平８画素×垂直８画素でブロックに分割する分割手段と、
１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記ブロックの、画面上で互いに離れた位置にある５個の輝度信号のブロックと同位置にある１０個の色差信号のブロックで前記各セグメントを構成するように、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出して前記各セグメントを順次作成していく映像信号シャフリング装置である。
【００１３】
また、本発明は、輝度信号の水平有効画素数が１２８０画素、垂直有効ライン数が７２０ライン、色差信号の垂直有効画素数が６４０画素、垂直有効ライン数が７２０ラインであるプログレッシブスキャン方式の映像信号を、輝度信号の水平有効画素数を９６０画素、色差信号の水平有効画素数及び有効ライン数を４８０画素、３６０ラインに変換するフォーマット変換器と、
前記フォーマット変換器で変換された映像信号を１フレーム単位で、輝度信号に関しては水平１６画素×垂直１６画素、色差信号に関しては水平８画素×垂直８画素でブロックに分割する分割手段と、
１フレーム内の各ブロックを、互いの相対的位置関係を保持したまま、複数の領域のいずれかに属するように分け、前記各領域内において、それぞれ所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成するセグメント作成手段とを備え、
前記セグメント作成手段は、前記各領域において、前記ブロックの、画面上で互いに離れた位置にある５個の輝度信号のブロックと同位置にある１０個の色差信号のブロックで前記各セグメントを構成するように、前記領域ごとに異なる水平および垂直方向の位置のそれぞれのブロックから抽出を開始し、水平および垂直方向へ全ての前記領域で同じ値だけオフセットした位置のブロックを順次抽出して前記各セグメントを順次作成していく映像信号シャフリング装置である。
【００１４】
また、本発明は、映像信号シャフリング装置の、プログレッシブスキャン方式の映像信号を変換する前記フォーマット変換器、前記フォーマット変換器で変換された映像信号を１フレーム単位でブロックに分割する前記分割手段、所定の数の前記ブロックを抽出し組み合わせてセグメントを複数個作成する前記セグメント作成手段、としてコンピュータを機能させるためのプログラムを記録した記録媒体であって、コンピュータにより処理可能な記録媒体である。
【００１６】
【発明の詳細な説明】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１の映像信号シャフリング装置のブロック図である。
【００１７】
図１において、入力端子１０より入力されたディジタル映像信号は、メモリ１８へ入力される。
【００１８】
ブロック化アドレス生成部１３は入力データをメモリ上でブロックに分割するためのアドレスを生成する。並べ替えアドレス生成部１４はメモリ上でブロックを並べ替えるためのアドレスを生成する。メモリ書き込み制御部１２は入力データの画面上の位置から、ブロック化アドレス生成部１３および並べ替えアドレス生成部１４よりメモリ上の一意のアドレスを算出して、入力データを所定のアドレスに書き込むように制御する。
【００１９】
メモリ読み出し制御部１５は、メモリ１８上のデータからセグメントを作成するセグメントアドレス生成部１６とチャンネルアドレスを生成するチャンネルアドレス生成部１７により、メモリ１８上のデータを読み出し、所定のチャンネルに出力する。
【００２０】
図２は実施の形態１におけるメモリへの書き込みを説明する図である。以下、水平画素数Ｘp、垂直ライン数Ｙpの入力信号を水平画素数Ａp（Ａp＞Ｘp）、垂直ライン数Ｂp（Ｂp＜Ｙp）のメモリ領域に書き込む場合（ここでＸp×Ｙp＝Ａp×Ｂpとする）を説明する。
【００２１】
図２において、実線は入力信号の画素領域で、点線がメモリ１８の領域を示している。並べ替えアドレス生成部１４は、画面とメモリを１対１に対応させた場合に、そのままメモリに書き込むことが出来ないため、画面上のＸp×（Ｙp−Ｂp）の領域をメモリ上の（Ａp−Ｘp）×Ｂpの領域に移動して書き込むようにアドレスを生成する。
【００２２】
また、上記並び替えやセグメントの形成などのシャフリングのプロセスは全てブロックを最小単位として行う。
【００２３】
今そのブロックを水平Ｋｐ画素×垂直Ｋｐラインからなるものとする。ここで、垂直Ｙpラインがブロックの最小単位のＫpに対して、Ｙp＝Ｋp×Ｌp(Ｌpは自然数)＋Ｋp／２の関係にある場合、ブロック化アドレス生成部１３はＫp／２ライン部に対しては、水平（２×Ｋp）画素×垂直（Ｋp／２）ラインのブロックでメモリに書き込むようにアドレスを発生させる。
【００２４】
メモリ読み出し制御部１５は、セグメントアドレス生成部１６とチャンネルアドレス生成部１７の２種類のアドレス生成部を用いてメモリからの読み出しを行う。
【００２５】
メモリからの読み出しアドレスの生成は、まずセグメントアドレス生成部１６で各チャンネルに出力するセグメントの番号に基づくアドレスを生成する。そのアドレスにチャンネルアドレス生成部１７で生成した各チャンネル毎の水平、垂直方向のオフセット値を加えた値を計算するという簡単な方法で行っている。
【００２６】
これは、セグメントを形成する際に、画面上で互いに離れた位置にあるメモリ上のブロックの読み出しアドレスがチャンネルに関わらず水平および垂直方向に同じオフセット値であり、各チャンネルで異なるのは開始するメモリ上のアドレスのみであるという点に起因している。
【００２７】
セグメントは上記のように決められた読み出しアドレスに従って、複数個のブロックを読み出すことにより形成する。
【００２８】
尚、ブロック化のアドレス、並べ替えのアドレス、セグメントアドレス、チャンネルアドレスは任意である。
（実施の形態２）
図３は、本発明の実施の形態２の映像信号シャフリング装置のブロック図である。図３において、図１と同じ動作のブロックには同じ番号を付してあり、その説明は省略する。
【００２９】
図３において、入力端子１０より入力された映像信号は、フォーマット変換器１１へ出力される。フォーマット変換器１１は入力信号に帯域制限をするとともに、入力信号の画素数の変換を行う。
【００３０】
ここで入力信号が水平画素数をＭp、垂直ライン数をＮpの信号とする。ここでＭp，Ｎpは、メモリ１８への入力信号である水平画素数Ｘp、垂直ライン数Ｙpの信号に対して、Ｍp≧Ｘp、Ｎp≧Ｙpの関係にあるものとする。
【００３１】
フォーマット変換器１１は、入力画素に帯域制限をした後、画素を間引いて入力信号を水平画素数Ｘp、垂直ライン数Ｙpの信号に変換してメモリ１８へ出力する。
【００３２】
以上のように実施の形態２の映像信号シャフリング装置は、実施の形態１にフォーマット変換器を加え、入力信号をシャフリングパターンにあわせたフォーマットにすることにより多くの規格の信号に対応させることが可能となる。
【００３３】
なお、フォーマット変換は水平方向もしくは垂直方向だけでもよいし、帯域制限をせず画素を削減するのみでもよい。要は、入力画素数をシャフリングする画素数にあわして変換すればよい。
（実施の形態３）
図４は本発明の実施の形態３を説明するための図である。
本実施の形態における映像信号シャフリング装置のブロック図は図３と同じである。図３および図４を用いて本実施の形態の映像信号シャフリング装置の動作を説明する。
【００３４】
有効ライン数が１０８０ライン、輝度信号（以下Ｙ信号と表す）の水平方向の有効画素数（１ラインあたりの有効画素数）が１９２０画素、２つの色差信号（以下各々をＣｒ、Ｃｂと表す）の水平方向の有効画素数が各々９６０画素の映像信号（図４（ａ）参照）が端子１０に入力される。
【００３５】
フォーマット変換器１１は、入力信号を帯域制限し、Ｙ信号の水平画素数を１２８０画素、Ｃｒ、Ｃｂの水平画素数を各々６４０画素（図４（ｂ）参照）に変換する。
【００３６】
ブロック化アドレス生成部１３で、有効ライン数１０８０の内の１０７２ラインの領域１に関して、Ｙ信号は水平１６画素×垂直１６ラインのブロックで、Ｃｒ、Ｃｂ信号は水平８画素×垂直１６ラインのブロックでブロック化アドレスが生成される。
【００３７】
残りの８ライン分の領域２に関しては、Ｙ信号は水平３２画素×垂直８ラインのブロックで、Ｃｒ、Ｃｂ信号は水平１６画素×垂直８ラインのブロックでブロック化アドレスが生成される。
【００３８】
なお、図４（ｃ）では画素との関係が分かりやすいように、領域2のブロックを領域１のブロックと同じブロックサイズでブロックにした場合として示している。
【００３９】
画面上で同じ位置にある一つのＹ信号ブロックとＣｒ、Ｃｂブロックを１つのマクロブロック（以下、ＭＢと記す）として、図４（ｄ）に示すように水平方向９０ＭＢ、垂直６０ＭＢとなるように並べ替えられる。
【００４０】
図５は、本実施の形態におけるブロックの並べ替えを説明する図である。図５に示すように、中央の垂直６０ＭＢについては並べ替えを行わず、上下の部分を右端に並び替える。
【００４１】
上部の水平方向８０ＭＢ、垂直方向４ＭＢの領域は、水平方向１０ＭＢを１単位としてＵ０からＵ７の８個の領域に分割される。並べ替えは、領域内のＭＢ並びを変更することなく、移動のみ行われる。その結果、水平１０ＭＢ、垂直３２ＭＢの領域となる。
【００４２】
下部の水平８０ＭＢ、垂直３ＭＢの領域は、上部の場合同様にＤ０−Ｄ７の領域が矢印のように移動され、水平方向１０ＭＢ、垂直方向２４ＭＢの領域となる。のこりの水平方向４０ＭＢ、垂直方向１ＭＢのＤ８の領域も水平方向１０ＭＢの４個の領域に分割して移動して水平方向１０ＭＢ、垂直方向４ＭＢの領域となる。上記のように並べ替えにより出来た水平方向９０ＭＢ×垂直方向６０ＭＢ（図４（ｄ）参照）のＭＢは、垂直方向１ＭＢ単位で分割し、図４（ｅ）に示すように水平方向９０ＭＢ、垂直方向３０（Ｎｓ＝３０）ＭＢの２つの領域に分割する。さらにこの２つの領域は水平方向の９０MBを９ＭＢ単位で分割する。この水平方向９MBおきの領域で一つの領域を形成することにより４つの領域（図４（ｅ）参照）を形成する。
【００４３】
すなわち、水平方向に４５ＭＢ（Ｍｓ＝４５），垂直方向に３０ＭＢ（Ｎｓ＝３０）のマクロブロックよりなる４つの領域が形成される。
【００４４】
尚、本実施の形態ではＬｈ＝５、Ｌｖ＝５とし、図４（ｅ）内の点線内には水平方向に９ＭＢ（Ｍｓ／Ｌｈ＝９）、垂直方向に６ＭＢ（Ｎｓ／Ｌｖ＝６）が構成されている。
【００４５】
この４つの領域が４つの出力チャンネルＡ，Ｂ，Ｃ，Ｄに対応する。
【００４６】
図４（ｅ）内の小さな四角は各チャンネルの読み出し開始のブロックを示している。
【００４７】
図中に示すように、４つの領域毎に異なる開始位置の読み出しアドレスから、全ての領域で同じ値の水平および垂直方向への所定のオフセット値を持つ５個のブロックを組み合わせてセグメントを形成する。
【００４８】
このようなセグメントの形成を垂直および水平方向に各ブロックの位置をシフトして繰り返すことにより１フレーム分のセグメントを形成する。
【００４９】
セグメントを形成する５つのＭＢの、１つのＭＢに対する他のＭＢの位置のオフセット値は式（１）、式（２）で関係づけられる。
Ｈoff＝ＭＯＤ(ｋ×Ｍｓ/Ｌh，Ｍｓ)     ………… 式（１）
Ｖoff＝ＭＯＤ(ｐ×ｋ×Ｎｓ/Ｌv，Ｎｓ) ………… 式（２）
ＭＯＤ(ｐ，Ｌv)≠０ 且つ ＭＯＤ(Ｌv，ｐ)≠０である。
ｋ＝１、２、・・、Ｌｈ−１
ここに、ＭＯＤ（ａ，ｂ）＝ａ−ｂ×ＩＮＴ（ａ／ｂ）
（ここに ａ，ｂは整数、
ＩＮＴ（ａ／ｂ）は引数の演算結果の小数点以下切り捨て関数）
本実施の形態では、ｐの値は３を採用しており、具体的なオフセット値は（９，１８）、（１８，６）、（２７，２４）、（３６，１２）である。  ｎ（ｎは正の整数）番目のセグメントにおける先頭ブロックの水平及び垂直方向の位置Ｈn、Ｖnは式（３）、式（４）で関係付けられる。
【００５０】
0003813412.tif 000002
ここにＨ１、Ｖ１は先頭ブロックの水平及び垂直方向の位置である。
【００５１】
本実施の形態では１つの領域で（Ｍｓ／Ｌｈ×Ｎｓ）＝２７０個のセグメントが形成される。
【００５２】
具体的には図４（ｅ）において、水平方向に点線一枡の９ＭＢと垂直方向の点線５枡の３０ＭＢ内で
ｓｔｅｐ１：垂直方向に６ＭＢおきにスキャン、
ｓｔｅｐ２：垂直方向スキャン５回毎に水平方向に１ＭＢシフトしｓｔｅｐ１を実行
ｓｔｅｐ３：４５スキャン毎に、垂直方向を１ＭＢシフト
ｓｔｅｐ１，２，３を繰り返し実行し２７０個のセグメントを作成する。
（実施の形態４）
図６は本発明の実施の形態４を説明するための図である。本実施の形態におけるシャフリング装置のブロック図は図３と同じである。
【００５３】
図３および図６を用いて本実施の形態の動作を説明する。
【００５４】
端子１０に入力される映像信号は実施の形態３と同じである。本実施の形態において、入力された映像信号はフォーマット変換器１１で帯域制限され、水平方向の画素数に関し、Ｙ信号は９６０画素、Ｃｒ、Ｃｂは各々３２０画素（図６（ｂ）参照）に変換される。さらにＣｒ，Ｃｂの有効ライン数は５４０ラインに変換される。
【００５５】
ブロック化アドレス生成部１３は、有効ライン数１０８０の内の１０７２ラインの領域１のＹ信号に対し水平２４画素×垂直１６ライン、Ｃｒ、Ｃｂ信号に対し、水平８画素×垂直８ラインのブロックでブロック化アドレスを生成する。残りの８ライン分の領域２のＹ信号に対し水平４８画素×垂直８ライン、Ｃｒ、Ｃｂ信号に対し、水平１６画素×垂直４ラインのブロックでブロック化アドレスを生成する。
【００５６】
なお、図６（ｃ）では画素との関係が分かりやすいように、領域２のブロックを領域１のブロックと同じブロックサイズでブロックにした場合で示している。
【００５７】
このように作成されたブロックは、画面上で同じ位置にある一つのＹ信号ブロックとＣｒ、Ｃｂブロックとで１ＭＢとして、図６（ｄ）に示すように水平方向４５ＭＢ、垂直方向６０ＭＢとなるように並べ替えられる。図６（ｄ）においては画面上で同じ位置にある一つのＹ信号ブロックとＣｒ、Ｃｂブロックで１つのマクロブロック（以下、ＭＢと表す）を構成している。
【００５８】
図７は本実施の形態のブロックの並べ替えを説明する図である。図７より明らかな様に、実施の形態３における水平方向のＭＢの数が半分になったものである。よって並べ替えの詳細な説明は省略する。
【００５９】
上記のように並べ替えられたＭＢ（図６（ｄ）参照）は、垂直方向の６０MBが３ブロック単位で分割され、３MB単位で分割された領域を交互に集め、図６（ｅ）に示すように水平４５（Ｍｓ＝４５）ＭＢ、垂直３０（Ｎｓ＝３０）ＭＢからなる２つの領域に分けられる。
【００６０】
この２つの領域で作成されるセグメントは、各々チャンネルＡとチャンネルＢに出力される。
【００６１】
なお、本実施の形態においてはＬｈ＝５，Ｌｖ＝１０とし、図６（ｅ）の点線内の各領域は水平方向に９ＭＢ（Ｍｓ／Ｌｈ＝９）、垂直方向に３ＭＢ（Ｎｓ／Ｌｖ＝３）が形成される。
【００６２】
図６（ｅ）内の小さな四角は各チャンネルの読み出し開始のブロックを示したものである。
【００６３】
本実施の形態では両チャンネルとも同じ開始位置から同じ値の水平および垂直方向への所定のオフセット値を持つ５個のＭＢを組み合わせてセグメントを形成する。
【００６４】
同一領域内のセグメントを形成する５つのＭＢの位置のオフセット値は実施の形態３の式（１）、式（２）で関係付けられる。本実施の形態において、ｐの値は６を採用しており具体的なオフセット値は（９，１８）、（１８，６）、（２７，２４）、（３６，１２）である。
【００６５】
ｎ（ｎは自然数）番目のセグメントにおける先頭のブロックの水平及び垂直方向の位置Ｈｎ、Ｖｎは式（５）、式（６）で関係づけられる。
【００６６】
0003813412.tif 000003
ここに  Ｃｉ＝(Ｎs/Ｌv)−ＭＯＤ(Ｖ１，(Ｎs/Ｌv)) そして、Ｈ1、Ｖ1はｎ＝１のときのＭＢの垂直及び水平方向の位置である。
【００６７】
具体的には、点線内のブロックを垂直方向にスキャンし垂直方向が完了すると水平方向に１ＭＢシフトし垂直方向にスキャンを繰り返す。尚、水平方向に１ＭＢシフト毎に垂直のスキャン方向を反転させる。１つの点線内のＭＢのスキャンが終了すると、垂直方向に１つ下の点線内のＭＢを同様にスキャンし各領域で２７０個のセグメントを形成する。
（実施の形態５）
図８は、実施の形態５のシャフリング装置のブロック図である。
【００６８】
図８において、メモリ書き込み制御部２２におけるブロック化アドレス生成部２３の動作は、実施の形態１のブロック化アドレス生成部１３とほぼ同じであるので説明は省略する。
【００６９】
メモリ読み出し制御部２４は、セグメントアドレス生成部２５とチャンネルアドレス生成部２６の２種類のアドレス生成部を用いてメモリからの読み出しを行う。
【００７０】
画面上の中央の領域については、実施の形態１と同様の処理を行う。それ以外の領域については特定のチャンネル、例えばチャンネルＡのみに出力する。
【００７１】
本実施の形態においても、画面中央領域のメモリからの読み出しアドレス生成は、セグメントアドレス生成部２５で各チャンネルＡ、Ｂ，Ｃ，Ｄに出力するセグメントの番号に基づくアドレスを生成し、それにチャンネルアドレス生成部２６で生成した各チャンネル毎の水平、垂直方向へのオフセット値を加えた値を計算するという簡単な方法で行っている。
【００７２】
以上のように、本発明の実施の形態５の映像信号シャフリング装置は、実施の形態１で行った並べ替えを行うことなく、高品位テレビジョン信号にシャフリングを適用して複数のチャンネルに出力することが可能となる。さらに、中央領域以外の領域は全てのチャンネルを使用していないので、使用しないチャンネルに他のデータを入れることも可能である。
【００７３】
尚、本実施の形態においても、ブロック化のアドレス、並べ替えのアドレス、セグメントアドレス、チャンネルアドレスは任意である。
（実施の形態６）
図９は、本発明の実施の形態６のシャフリング装置のブロック図である。図９において、図８と同じ動作のブロックには同じ番号を付してある。図９において、入力端子２０より入力された映像信号は、フォーマット変換器２１へ出力される。フォーマット変換器２１は実施の形態２と同じく映像信号の解像度を変換してメモリ２７にデータを出力する。
【００７４】
メモリ書き込み制御部２２、ブロック化アドレス生成部２３、メモリ読み出し制御部２４、セグメントアドレス生成部２５、チャンネルアドレス生成部２６の動作は実施の形態５と同じである。
【００７５】
以上のように実施の形態６の映像信号シャフリング装置は、実施の形態５にフォーマット変換器２１を加えることにより、入力信号をシャフリングパターンにあわせてフォーマット変換することが可能となる。よってより多くの規格の入力映像信号に対応させることが可能となる。
【００７６】
なお、本実施の形態におけるフォーマット変換は水平方向もしくは垂直方向だけでもよいし、帯域制限をしないで画素を削減するのみでもよい。要は、入力画素数をシャフリングする画素数にあわせられるように変換すればよい。
（実施の形態７）
図１０は本発明の実施の形態７を説明するための図である。
【００７７】
本実施の形態におけるシャフリング装置のブロック図は図９と同じである。
【００７８】
有効ライン数が１０８０本、Ｙ信号の水平方向の画素数１９２０画素、Ｃｒ、Ｃｂ信号の水平方向の有効画素数が各々９６０画素の映像信号（図１０（ａ）参照）が端子２０に入力される。
【００７９】
フォーマット変換器２１は入力信号を帯域制限し、Ｙ信号の水平画素数を１４４０画素、Ｃｒ、Ｃｂの水平画素数を各々７２０画素（図１０（ｂ）参照）に変換する。
【００８０】
ブロック化アドレス生成部２３は有効ライン数１０８０の内の１０５６ラインの領域１のＹ信号を水平１６画素×垂直１６ライン、Ｃｒ、Ｃｂ信号を、水平８画素×垂直１６ラインのブロックで分割するブロック化アドレスを生成する。その結果、水平方向に９０ブロック、垂直方向に６６ブロックが作成される。
【００８１】
残りの２４ライン分の領域２は１６ラインよりなる領域２ａと８ラインよりなる領域２ｂに分けられる。領域２ａのＹ信号を水平１６画素×垂直１６ライン、Ｃｒ、Ｃｂ信号を水平１６画素×垂直８ラインのブロックでブロック化アドレスを生成する。
【００８２】
すなわち、水平方向９０ブロック、垂直方向１ブロックを作成する。領域２ｂのＹ信号は３２画素×垂直８ライン、Ｃｒ、Ｃｂ信号は水平１６画素×垂直８ラインのブロックでブロック化アドレスを生成する。すなわち、水平方向４５ブロック、垂直方向１ブロックを作成する。
【００８３】
なお、図１０（ｃ）、（ｄ）、（ｅ）では画素との関係が分かりやすいように、領域２ｂのブロックを領域１のブロックと同じ画素並びでブロックにした場合で示している。
【００８４】
このように作成されたブロックは、画面上で同じ位置にある一つのＹ信号ブロックとＣｒ、Ｃｂブロックを１ＭＢとして図１０（ｄ）に示すようには、水平９０ＭＢ、垂直６７．５ＭＢが構成される。図１０（ｄ）の領域１の水平方向９０ＭＢ、垂直方向６６ＭＢは垂直方向１ＭＢ単位で分割され、１ＭＢ単位で分割された領域を交互に集め、図１０（ｅ）に示すように水平９０ＭＢ、垂直３３ＭＢの２つの領域からなる領域１と、水平９０ＭＢ、垂直１．５ＭＢの領域２に分けられる。
【００８５】
領域１のメモリからの読み出しについて示す。上記領域１の２つの領域は更に、水平方向９０ＭＢを９ＭＢ単位で分割する。この水平方向９MBおきの領域で一つの領域を作成することにより結果として４つの領域（図１０（ｅ）参照）を形成する。
【００８６】
尚、図１０（ｅ）内の点線内は水平方向に９ＭＢ、垂直方向に３ＭＢが構成されている。
【００８７】
この４つの領域は出力チャンネルＡ，Ｂ，Ｃ，Ｄに対応する。図１０（ｅ）内の小さな四角は各チャンネルの読み出し開始のブロックを示している。図中に示すように、各チャンネル毎に異なる開始位置の読み出すアドレスから、全てのチャンネルで同じ値の水平および垂直方向への所定のオフセット値を持つ５個のＭＢを組み合わせてセグメントを形成する。本実施の形態では同一領域内のセグメントを形成する５つのＭＢの位置のオフセット値は（９、１８）、（１８，６）、（２７，２４）、（３６，１２）である。
【００８８】
ｎ（ｎは正の整数）番目のセグメントにおける先頭ブロックの水平及び垂直方向の位置Ｈn、Ｖnは実施の形態３と同様に式（３）、式（４）で関係付けられる。本実施の形態の場合、式（３）、式（４）でＭｓ＝４５、Ｎｓ＝３３、Ｌｈ＝５、Ｌｖ＝１１である。結果として１フレームあたり４つの領域各々で２９７個のセグメントが作成される。
【００８９】
領域２のＭＢは合計で１３５ＭＢある。本実施の形態では、画面上の上部から下部に、左から右に順番をつけて２７おきのＭＢよりセグメントを形成する。
【００９０】
すなわち最初のセグメントは、番号が０，２７，５４，８１，１０８のＭＢから作成し、次のセグメントは番号が１，２８，５５，８２，１０９のＭＢとして順次、セグメントを構成する。こうして出来た２７個のセグメントを、図１０（ｅ）に示すようにチャンネルＡに出力する。
【００９１】
以上の実施の形態１から７の説明で明らかなように、本発明の映像信号シャフリング装置は、メモリ書き込み時にブロック化アドレスによりブロックに分割し、必要に応じ並べ替えアドレスを生成しブロックを並び替え、メモリ読み出し時にセグメントアドレスとチャンネルアドレスによりアドレスを生成することにより、高品位テレビジョン信号にシャフリングを適用して複数のチャンネルに出力することが可能となる。
【００９２】
また、上記実施の形態では、前記作成されたセグメントは、前記複数の領域に対応する数のチャンネルへ出力される例を説明したが、必ずしも、それに限らず、例えば、１つのチャンネルへ出力されてもかまわない。
（実施の形態８）
図１１は、本発明の実施の形態８の映像信号シャフリング装置のブロック図である。
【００９３】
図１１において、入力端子３０に入力されたプログレッシブ映像信号は、メモリ３７へ入力される。分割手段であるメモリ書き込み制御部３２は入力データの画面上の位置から、ブロック化アドレス生成部３３により算出したメモリ上のアドレスに、入力データを書きこむ。
【００９４】
セグメント作成手段であるメモリ読み出し制御部３４は、セグメントアドレス生成部３５と領域アドレス生成部３６の２種類のアドレス生成部を用いて読み出しアドレスを生成し、メモリ３７からのデータを読み出す。
【００９５】
領域アドレス生成部３６は、メモリ上のブロック複数個からなる小領域を１単位として、メモリ上に保存されている映像信号をフレーム単位で、水平方向のブロックを２×Ｌｈ（Ｌｈ＝２，３，４，・・）個に分割する。分割された２×Ｌｈ個内の水平方向偶数番目の領域を第１の領域、奇数番目の領域を第２の領域とする。
【００９６】
更に、入力プログレッシブ信号の連続する２フレーム内の、第１フレームに対応する第１の領域を領域１、第２の領域を領域２とし、第２フレームに対応する第１の領域を領域３、第２の領域を領域４とし、メモリから読み出すデータが領域１から領域４のどの領域にあるかを判断してアドレスを出力する。
【００９７】
メモリ３７からの読み出しアドレスの生成は、まずセグメントアドレス生成部３５で各領域で出力するセグメントの番号に基づくアドレスを生成する。
【００９８】
次にセグメントアドレス生成部３５で生成したアドレスに領域アドレス生成部３６で生成した各領域の水平、垂直方向へのオフセット値を加えることにより読み出しアドレスを生成する。
【００９９】
セグメントを形成する際に行う画面上で互いに離れた位置にあるメモリ３７上のブロックの読み出しが、水平および垂直方向のオフセットが領域に関わらず同じであり、各領域で異なるのは開始するメモリ上のアドレスのみであるため、以上の様な簡単な方法で読み出しアドレスを生成できる。
【０１００】
以上のように、本発明の実施の形態８の映像信号シャフリング装置は、入力プログレッシブ信号を複数の領域に分割してシャフリングを適用することが可能となる。
（実施の形態９）
図１２は、実施の形態９の映像信号シャフリング装置のブロック図である。図１２において、図１１と同じ動作のブロックには同じ番号を付してあり、その動作説明は省略する。
【０１０１】
入力端子３０より入力されたプログレッシブ映像信号は、フォーマット変換器３１へ出力される。フォーマット変換器３１は、入力信号の帯域制限をするとともに、入力信号の画素数の変換を行ってメモリ３７に入力する。
【０１０２】
ここで、入力信号が実施の形態８における入力信号より高解像度の映像の場合は、フォーマット変換器３１は帯域制限および画素間引きを行い、実施の形態８の入力信号と同じ画素サイズに変換して出力する。
【０１０３】
以上のように実施の形態９の映像信号シャフリング装置は、実施の形態８にフォーマット変換器３１を加えることにより、実施の形態８より多くの種類のプログレッシブ映像信号に適用することが可能となる。
【０１０４】
なお、本実施の形態のフォーマット変換は、画素数の削減のみならず、ダミーデータを足したり補間したりして増加させてもよい。又帯域制限を伴わなくても良い。要は、入力画素数をシャフリングする画素数に合わせれば良い。
（実施の形態１０）
図１３は本発明の実施の形態１０を説明するための図である。本実施の形態における映像信号シャフリング装置のブロック図は図１２と同じである。
【０１０５】
図１２，１３において、有効ライン数７２０ライン、Ｙ信号の水平有効画素数１２８０、Ｃｒ，Ｃｂの水平有効画素数６４０のプログレッシブ映像信号（図１３（ａ）参照）が入力端子３０に入力される。
【０１０６】
フォーマット変換器３１は入力映像信号を帯域制限し、図１３（ｂ）に示されるように、Ｙ信号の水平方向画素数を９６０画素、Ｃｒ、Ｃｂ信号の水平方向画素数を４８０画素に変換する。
【０１０７】
ブロック化アドレス生成部３３は、Ｙ信号については水平１６画素×垂直１６ラインのブロックで、Ｃｒ，Ｃｂ信号については、水平８画素×垂直１６ラインのブロックで分割するブロック化アドレスを生成する。
【０１０８】
その結果、図１３（ｃ）に示すようにＹ信号は６０×４５、Ｃｒ，Ｃｂは６０×４５のブロックが各々形成される。
【０１０９】
画面上で同じ位置のＹ、Ｃｒ，ＣｂのブロックよりＭＢを構成することにより、図１３（ｄ）に示すように水平６０×垂直４５ＭＢが形成される。
【０１１０】
上記のようにブロック化した図１３（ｄ）のブロックを、連続する２フレーム集めて（図１３（ｅ）参照）以後の処理がなされる。各フレームのＭＢを、水平方向を１０（２Ｌｈ＝１０）等分、垂直方向を５等分する。２Ｌｈ等分された領域を奇数と偶数の領域に分け、第１のフレームの偶数の領域を領域１、奇数の領域を領域２とし、第２のフレームの偶数の領域を領域３、奇数の領域を領域４とする。
【０１１１】
図１３（ｅ）内の点線は前述したブロック並びを分割するイメージを示しており、点線内の各領域は水平６ＭＢ、垂直９ＭＢよりなる。図１３（ｅ）内の小さな四角は各領域における読み出し開始のＭＢを示したものである。図中に示すように、各領域毎に異なる開始位置の読み出すアドレスから、全ての領域で同じ値の水平および垂直方向への所定のオフセット値を持つ５個のＭＢを組み合わせてセグメントを形成する。
【０１１２】
具体的には、同一領域内のセグメントを形成する５つのＭＢの水平、垂直方向のオフセット値は実施の形態３の式（１）、式（２）で関係付けられる。本実施の形態において、ｋ＝１、２、３、４でＭｓ＝３０、Ｎｓ＝４５、ｐ＝３、Ｌｖ＝５、Ｌｈ＝５であり、オフセット値は（６，２７）、（１２，９）、（１８，３６）、（２４，１８）である。
【０１１３】
このようなセグメントを垂直および水平方向に各ブロックの位置をシフトして繰り返すことにより２フレーム分のセグメントを形成する。
【０１１４】
すなわち、各領域におけるｎ（ｎは正の整数）番目のセグメントにおける先頭ブロックの水平及び垂直方向の位置Ｈn、Ｖnは実施の形態３と同様に式（３）、式（４）で関係付けられる。
【０１１５】
本実施の形態の場合、式（３）、式（４）でＭｓ＝３０、Ｎｓ＝４５、Ｌｈ＝５、Ｌｖ＝５である。この結果、各領域で２７０個のセグメントが形成される。（実施の形態１１）
図１４は本発明の実施の形態１１を説明するための図である。
【０１１６】
本実施の形態の映像信号シャフリング装置のブロック図は図１１と同じである。以下、図１１および図１４を用いて、本実施の形態の映像信号シャフリング装置を説明する。
【０１１７】
図１４（ａ）に示すように、有効ライン数が４８０で、Ｙ信号の水平有効画素数が７２０、Ｃｒ及びＣｂの水平有効画素数が３６０画素のプログレッシブ映像信号が入力端子３０に入力される。
【０１１８】
ブロック化アドレス生成部３３は、Ｙ信号を水平１６画素×垂直１６ラインのブロックで、Ｃｒ及びＣｂ信号を、水平８画素×垂直１６ラインのブロックで分割するブロック化アドレスを生成する。すなわち図１４（ｂ）に示すように、Ｙ、Ｃｒ、Ｃｂ信号は４５×３０のブロックとなる。
【０１１９】
画面上の同じ位置のＹ，Ｃｒ、Ｃｂのブロックでマクロブロックが構成される。すなわち図１４（ｃ）に示すように水平４５ＭＢ×垂直３０ＭＢのＭＢが構成される。
【０１２０】
上記のようにブロック化した図１４（ｃ）のＭＢを、連続する２フレーム集めて（図１４（ｄ）参照）以下の処理をする。各フレームのブロックを、水平５等分、垂直５等分し、第１のフレームのブロックを領域１、第２のフレームのブロックを領域２とする。
【０１２１】
図１４（ｄ）内の点線は前述したブロック並びを分割するイメージを示しており、点線内は水平９ＭＢ、垂直６ＭＢとなる。
【０１２２】
図１４（ｄ）内の小さな四角は各領域における読み出し開始のブロックを示している。図中に示すように、各領域で同じとなる開始位置の読み出すアドレスから、全ての領域で同じ値の水平および垂直方向への所定のオフセット値を持つ５個のブロックを組み合わせてセグメントを形成する。
【０１２３】
同一領域内のセグメントを形成する５つのＭＢの位置のオフセット値は実施の形態３の式（１）、式（２）で関係付けられる。
【０１２４】
本実施の形態において、ｋ＝１、２、３、４でＭｓ＝４５、Ｎｓ＝３０、ｐ＝３、Ｌｖ＝５、Ｌｈ＝５であるので、オフセット値は（９，１８）、（１８，６）、（２７，２４）、（３６，１２）である。
【０１２５】
ｎ（ｎは正の整数）番目のセグメントにおける先頭ブロックの水平及び垂直方向の位置Ｈn、Ｖnは実施の形態３と同様に式（３）、式（４）で関係付けられる。本実施の形態の場合、式（３）、式（４）でＭｓ＝４５、Ｎｓ＝３０、Ｌｈ＝５、Ｌｖ＝５である。
【０１２６】
このようなセグメントの形成を垂直および水平方向に各ブロックの位置をシフトして繰り返すことにより２フレーム分の２７０個のセグメントを形成する。
【０１２７】
以上のように本実施の形態における映像信号シャフリング装置は、有効ライン数が４８０本のプログレッシブ信号に領域分割を行ってシャフリングを行うことが可能となる。
（実施の形態１２）
図１５は本発明の実施の形態１２を説明するための図である。本実施の形態における映像信号シャフリング装置のブロック図は図１２と同じである。以下、図１２および図１５を用いて、本実施の形態の映像信号シャフリング装置を説明する。
【０１２８】
図１５（ａ）に示すように、有効ライン数が７２０ラインで、Ｙ信号の水平有効画素数が１２８０、Ｃｒ及びＣｂの水平有効画素数が６４０のプログレッシブ映像信号が入力端子３０に入力される。フォーマット変換器３１は，図１５（ｂ）に示すようにＹ信号の水平有効画素数を９６０、Ｃｒ及びＣｂの水平有効画素数を２４０画素に変換する。
【０１２９】
ブロック化アドレス生成部３３は、Ｙ信号を水平３２画素×垂直８ラインのブロックで、Ｃｒ及びＣｂ信号を水平８画素×垂直８ラインのブロックで分割するブロック化アドレスを生成する。すなわち図１５（ｃ）に示すように、Ｙ、Ｃｒ、Ｃｂ信号は各々３０ブロック×９０ブロックとなる。
【０１３０】
図１５（ｄ）は画面上で同じ位置のＹ，Ｃｒ，Ｃｂ信号のブロックをマクロブロックとして表した図である。図１５（ｄ）のＭＢを、図１５（ｅ）に示すように、水平５等分、垂直５等分する。図１５（ｅ）内の小さな四角で示される、各領域における読み出し開始のブロックから順次読み出し５４０個のセグメントを形成する。
【０１３１】
以上のように本実施の形態における映像信号シャフリング装置は、実施の形態１０とは別のフォーマット変換を行って、有効ライン数が７２０本のプログレッシブ信号にシャフリングを行うことが可能となる。
【０１３２】
尚、上記実施の形態の一部を下記のように変更しても、実施の形態１２と同じ効果を実現できる。
【０１３３】
Ｃｒ、Ｃｂの水平有効画素数を４８０画素、垂直有効ライン数を３６０ラインに変換する。水平８画素×垂直８ラインで分割する。その結果、水平６０ＭＢ、垂直４５ＭＢを構成し、図１５（ｅ）のように水平、垂直とも５等分する。
【０１３４】
以上のように、実施の形態１２の一部の処理を変更し、５４０個のセグメントを形成する。
【０１３５】
以上の実施の形態８から１１の説明で明らかなように本発明の映像信号シャフリング装置は、ブロック化アドレス生成部をもつメモリ書き込み制御部と、セグメントアドレス生成部と領域アドレス生成部をもつメモリ読み出し制御部を構成することにより、入力プログレッシブ映像信号の１フレームを少なくとも１つの領域に分割して、１フレームあるいは連続する２フレームを処理単位とし、１つの領域あたりに作成するセグメント数を現行テレビジョン信号と同じセグメント数に分割することが可能となり、入力プログレッシブ信号にシャフリングを適用することが可能となる。
【０１３６】
尚、セグメントを領域アドレス生成部で作成される領域に対応した出力チャンネルに出力することは容易に可能であり本発明に含まれるものである。
【０１３７】
また、本発明の記録媒体は、上述した本発明の映像信号シャフリング装置の、入力映像信号を１フレーム毎にブロックに分割する前記分割手段、１フレーム内のブロックを並べ替える前記並べ替え手段、所定の数の前記ブロックを抽出し組み合わせてセグメントを作成する前記セグメント作成手段、映像信号を変換する前記フォーマット変換器、の全部又は一部の機能をコンピュータにより実行させるためのプログラムを記録した記録媒体であり、コンピュータにより読み取り可能且つ、読み取られた前記プログラムが前記コンピュータと協動して前記機能を実行する記録媒体である。
なお、本発明の上記「手段の機能」とは、前記手段の全部又は一部の機能を意味する。
【０１３９】
また、記録媒体としては、ＲＯＭ等が含まれる。
【０１４１】
コンピュータにより処理可能とは、例えば、ＲＯＭなどの記録媒体の場合であれば、コンピュータにより読みとり可能であることである。
【０１４３】
尚、以上説明した様に、本発明の構成は、ソフトウェア的に実現しても良いし、ハードウェア的に実現しても良い。
【０１４４】
【発明の効果】
以上説明したように、本発明は、従来の記録装置のコンセプトを継承しつつその方式を拡張することが可能となる映像信号シャフリング装置及び記録媒体を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の映像信号シャフリング装置のブロック図
【図２】実施の形態１におけるメモリへの書き込みを説明する図
【図３】本発明の実施の形態２の映像信号シャフリング装置のブロック図
【図４】本発明の実施の形態３の映像信号シャフリング装置を説明する図
【図５】実施の形態３のブロックの並べ替えを説明する図
【図６】本発明の実施の形態４の映像信号シャフリング装置を説明する図
【図７】実施の形態４のブロックの並べ替えを説明する図
【図８】本発明の実施の形態５の映像信号シャフリング装置のブロック図
【図９】本発明の実施の形態６の映像信号シャフリング装置のブロック図
【図１０】本発明の実施の形態７の映像信号シャフリング装置を説明する図
【図１１】本発明の実施の形態８の映像信号シャフリング装置のブロック図
【図１２】本発明の実施の形態９の映像信号シャフリング装置のブロック図
【図１３】本発明の実施の形態１０の映像信号シャフリング装置を説明する図
【図１４】本発明の実施の形態１１の映像信号シャフリング装置を説明する図
【図１５】本発明の実施の形態１２の映像信号シャフリング装置を説明する図
【符号の説明】
１０  入力端子
１２  メモリ書き込み制御部
１３  ブロック化アドレス生成部
１４  並べ替えアドレス生成部
１５  メモリ読み出し制御部
１６  セグメントアドレス生成部
１７  チャンネルアドレス生成部
１８  メモリ
【図１】
0003813412.tif 000004
【図２】
0003813412.tif 000005
【図３】
0003813412.tif 000006
【図４】
0003813412.tif 000007
【図５】
0003813412.tif 000008
【図６】
0003813412.tif 000009
【図７】
0003813412.tif 000010
【図８】
0003813412.tif 000011
【図９】
0003813412.tif 000012
【図１０】
0003813412.tif 000013
【図１１】
0003813412.tif 000014
【図１２】
0003813412.tif 000015
【図１３】
0003813412.tif 000016
【図１４】
0003813412.tif 000017
【図１５】
0003813412.tif 000018