(57)【特許請求の範囲】
【請求項１】
下地基板の上方に第１の絶縁層を形成する工程と、
前記第１の絶縁層に溝を形成する工程と、
全面に、バリア層及び導電層を順次形成し、前記第１の絶縁層の表面が露出するまで前記導電層及び前記バリア層をＣＭＰ法により研磨することにより、前記溝内に、前記導電層と、前記導電層の側面全面及び底面に一体的に形成された前記バリア層とを有する配線を形成する工程と、
前記第１の絶縁層の表面を前記配線に対して選択的に除去することにより、前記第１の絶縁層を薄くして前記導電層の上部及び前記導電層の前記側面全面に形成された前記バリア層の上部を前記第１の絶縁層よりも突出させる工程と、
前記配線が埋め込まれた前記第１の絶縁層上、前記第１の絶縁層よりも突出した前記バリア層の前記上部の側面及び上面、並びに前記導電層の上面にシリコン窒化膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
下地基板の上方に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、前記第１の絶縁層とエッチング特性が異なる第２の絶縁層を形成する工程と、
前記第２の絶縁層の表面から前記第１の絶縁層中に到達する溝を形成する工程と、
全面に、バリア層及び導電層を順次形成し、前記第２の絶縁層の表面が露出するまで前記導電層及び前記バリア層をＣＭＰ法により研磨することにより、前記溝内に、前記導電層と、前記導電層の側面全面及び底面に一体的に形成された前記バリア層とを有する配線を形成する工程と、
前記第２の絶縁層を除去することにより、前記導電層の上部及び前記導電層の前記側面全面に形成された前記バリア層の上部を前記第１の絶縁層よりも突出させる工程と、
前記配線が埋め込まれた前記第１の絶縁層上、前記第１の絶縁層よりも突出した前記バリア層の前記上部の側面及び上面、並びに前記導電層の上面にシリコン窒化膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記第２の絶縁層を除去する工程では、ドライエッチングにより前記第２の絶縁層を除去する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、
前記第２の絶縁層を除去する工程では、ウエットエッチングにより前記第２の絶縁層を除去する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法において、
前記第２の絶縁層を除去する工程では、前記第２の絶縁層の表面を擦りながら、リン酸系溶液を用いて前記第２の絶縁層を除去する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に埋め込み配線や埋め込みプラグを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の動作速度の向上にはめざましいものがあるが、電子機器の情報処理量の増大に伴い、論理演算装置等の半導体装置の更なる動作速度の向上が求められている。
半導体装置の動作速度を更に向上するためには、内部配線における信号の遅延時間を更に短くすることが必要であり、従来から広く配線材料として用いられてきたＡｌを用いることなく、Ａｌより導電率が高いＣｕを配線材料として用いることが提案されている。
【０００３】
しかし、Ｃｕは化学的に安定した金属であるため、Ａｌのように通常のエッチングによりパターニングするのは困難である。
そこで、全面に堆積した絶縁層に溝を形成し、その溝内に配線材料としてＣｕを用いた埋め込み配線を形成する技術が提案されている。
提案されている半導体装置の製造方法を図８を用いて説明する。
【０００４】
まず、シリコン基板１１０上に、シリコン酸化膜１２２、シリコン窒化膜１３２、シリコン酸化膜より成る絶縁層１３４を順に形成する。
次に、フォトリソグラフィ技術により、絶縁層１３４、シリコン窒化膜１３２に、シリコン酸化膜１２２に達する溝１３８を形成する（図８（ａ）参照）。
次に、全面に、バリア層１４０、Ｃｕ膜１４２を順に形成する。
【０００５】
次に、ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、絶縁層１３４の表面が露出するまでＣｕ層１４２及びバリア層１４０を研磨する。これにより、溝１３８内に、バリア層１４０とＣｕ層１４２より成る配線１４４が形成されることとなる（図８（ｂ）参照）。
次に、シリコン窒化膜１４６、層間絶縁膜１４８を順に形成する（図８（ｃ）参照）。
【０００６】
こうして、埋め込み配線を有する半導体装置が製造されることとなる。このような半導体装置では、配線の材料として導電率の高いＣｕが用いられているので、配線における信号の遅延時間を小さくすることができ、これにより半導体装置の動作速度を向上することが可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような半導体装置の製造方法では、ＣＭＰ法により溝１３８内に埋め込み配線１４４を形成するため、絶縁層１３４上に金属不純物が残存してしまうことがあった。
絶縁層１３４上に金属不純物が残存していると、配線１４４間に電圧が印加された場合、絶縁層１３４とシリコン窒化膜１４６との界面でリーク電流が生じ、これにより、配線１４４間で絶縁破壊を生じてしまうことがあった。
【０００８】
また、絶縁層に形成されたコンタクトホール内にＣＭＰ法により埋め込みプラグを形成する場合（図示せず）も、上記と同様に、埋め込みプラグ間で絶縁破壊を生じてしまうことがあった。
本発明の目的は、埋め込み配線間や埋め込みプラグ間の絶縁耐圧が高い半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、下地基板の上方に第１の絶縁層を形成する工程と、前記第１の絶縁層に溝を形成する工程と、全面に、バリア層及び導電層を順次形成し、前記第１の絶縁層の表面が露出するまで前記導電層及び前記バリア層をＣＭＰ法により研磨することにより、前記溝内に、前記導電層と、前記導電層の側面全面及び底面に一体的に形成された前記バリア層とを有する配線を形成する工程と、前記第１の絶縁層の表面を前記配線に対して選択的に除去することにより、前記第１の絶縁層を薄くして前記導電層の上部及び前記導電層の前記側面全面に形成された前記バリア層の上部を前記第１の絶縁層よりも突出させる工程と、前記配線が埋め込まれた前記第１の絶縁層上、前記第１の絶縁層よりも突出した前記バリア層の前記上部の側面及び上面、並びに前記導電層の上面にシリコン窒化膜を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。これにより、第１の絶縁層の表面を除去することにより、第１の絶縁層の表面に残存した金属不純物を除去でき、またデバイス中への配線材料の拡散をシリコン窒化膜が防止するので、配線間の絶縁耐圧が高い半導体装置を製造することができる。
【００１５】
また、上記目的は、下地基板の上方に第１の絶縁層を形成する工程と、前記第１の絶縁層上に、前記第１の絶縁層とエッチング特性が異なる第２の絶縁層を形成する工程と、前記第２の絶縁層の表面から前記第１の絶縁層中に到達する溝を形成する工程と、全面に、バリア層及び導電層を順次形成し、前記第２の絶縁層の表面が露出するまで前記導電層及び前記バリア層をＣＭＰ法により研磨することにより、前記溝内に、前記導電層と、前記導電層の側面全面及び底面に一体的に形成された前記バリア層とを有する配線を形成する工程と、前記第２の絶縁層を除去することにより、前記導電層の上部及び前記導電層の前記側面全面に形成された前記バリア層の上部を前記第１の絶縁層よりも突出させる工程と、前記配線が埋め込まれた前記第１の絶縁層上、前記第１の絶縁層よりも突出した前記バリア層の前記上部の側面及び上面、並びに前記導電層の上面にシリコン窒化膜を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。これにより、第２の絶縁層を除去することにより、第２の絶縁層の表面に残存した金属不純物を除去でき、またデバイス中への配線材料の拡散をシリコン窒化膜が防止するので、配線間の絶縁耐圧が高い半導体装置を製造することができる。
【００１６】
また、上記の半導体装置の製造方法において、前記第２の絶縁層を除去する工程では、ドライエッチングにより前記第２の絶縁層を除去することが望ましい。
また、上記の半導体装置の製造方法において、前記第２の絶縁層を除去する工程では、ウエットエッチングにより前記第２の絶縁層を除去することが望ましい。
【００１７】
また、上記の半導体装置の製造方法において、前記第２の絶縁層を除去する工程では、前記第２の絶縁層の表面を擦りながら、リン酸系溶液を用いて前記第２の絶縁層を除去することが望ましい。これにより、効率的に第２の絶縁層を除去することができる。
【００１９】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図４を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。図２乃至図４は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００２０】
（半導体装置）
図１に示すように、シリコン基板１０上には、膜厚１００ｎｍのシリコン酸化膜１２が形成されており、シリコン酸化膜１２上には、バリア層１４とＣｕ層１６より成る配線１８が形成されている。バリア層１４は、膜厚４０ｎｍのＴｉＮ膜より成るものであり、Ｃｕ層１６のＣｕがデバイス中に拡散してしまうのを防止するためのものである。なお、配線１８は埋め込み配線であり、図示しない層間絶縁膜に埋め込まれている。
【００２１】
層間絶縁膜（図示せず）上、及び配線１８上の全面には、膜厚２０ｎｍのシリコン窒化膜２０、膜厚７５０ｎｍの層間絶縁膜２２が順に形成されている。層間絶縁膜２２及びシリコン窒化膜２０には、配線１８上面に達するコンタクトホール２４が形成されており、コンタクトホール２４内には、バリア層２６とＣｕ層２８より成る導体プラグ３０が形成されている。バリア層２６は、膜厚４０ｎｍのＴｉＮ膜より成るものであり、Ｃｕ層２８のＣｕがデバイス中に拡散してしまうのを防止するためのものである。
【００２２】
シリコン酸化膜２２上、及び導体プラグ３０上には、シリコン窒化膜３２が形成されており、シリコン窒化膜３２上には、シリコン酸化膜より成る絶縁層３４が形成されている。
絶縁層３４及びシリコン窒化膜３２には、溝３８ａ、３８ｂが形成されており、溝３８ａは、導体プラグ３０の上面を露出するように形成されている。溝３８ａ、３８ｂ内には、バリア層４０とＣｕ層４２より成る配線４４が形成されている。バリア層４０は、膜厚４０ｎｍのＴｉＮ膜より成るものであり、Ｃｕ層４２のＣｕがデバイス中に拡散してしまうのを防止するためのものである。
【００２３】
本実施形態による半導体装置は、配線４４の上部が溝３８ａ、３８ｂから突出している、即ち、配線４４の上面が絶縁層３４の上面より上方に位置していることを特徴とするものである。即ち、ＣＭＰ法により溝３８ａ、３８ｂ内に配線４４を形成する際に、絶縁層３４の表面に金属不純物が残存する場合があるが、絶縁層３４の表面が除去され、これにより金属不純物が除去されているので、配線４４間の絶縁耐圧を向上することができる。
【００２４】
そして、更に全面に、膜厚２０ｎｍのシリコン窒化膜４６、膜厚８００ｎｍのシリコン酸化膜４８が順に形成されており、本実施形態による半導体装置が構成されている。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図２乃至図４を用いて説明する。
【００２５】
まず、図２（ａ）に示すように、シリコン基板１０上に、プラズマＣＶＤ（Plasma enhanced Chemical Vapor Deposition、プラズマ化学気相成長）法により、膜厚１００ｎｍのシリコン酸化膜１２を形成する。
次に、全面に、プラズマＣＶＤ法により、膜厚２０ｎｍのシリコン窒化膜（図示せず）、膜厚５００ｎｍのシリコン酸化膜（図示せず）を形成する。
【００２６】
次に、シリコン酸化膜（図示せず）及びシリコン窒化膜（図示せず）に、シリコン酸化膜１２に達する溝を形成する。
次に、全面に、膜厚４０ｎｍのＴｉＮ膜より成るバリア層１４を形成する。次に、全面に、電解メッキ法により、膜厚１．５μｍのＣｕ膜１６を形成する。
次に、ＣＭＰ法により、シリコン酸化膜（図示せず）の表面が露出するまで、Ｃｕ膜１６及びバリア層１４を研磨する。これにより、溝（図示せず）内に、バリア層１４及びＣｕ膜１６より成る配線１８が形成されることとなる。
【００２７】
次に、プラズマＣＶＤ法により、膜厚２０ｎｍのシリコン窒化膜２０を形成し、この後、プラズマＣＶＤ法により、膜厚７５０ｎｍのシリコン酸化膜より成る層間絶縁膜２２を形成する（図２（ｂ）参照）。
次に、層間絶縁膜２２及びシリコン窒化膜２０に、配線１８の上面に達するコンタクトホール２４を形成する（図２（ｃ）参照）。
【００２８】
次に、全面に、膜厚４０ｎｍのＴｉＮ膜をより成るバリア層２６を形成する。次に、全面に、電解メッキ法により、膜厚１μｍのＣｕ膜２８を形成する。
次に、ＣＭＰ法により、層間絶縁膜２２の表面が露出するまでＣｕ膜２８及びバリア層２６を研磨する。これにより、コンタクトホール２４内に、バリア層２６とＣｕ層２８より成る導体プラグ３０が形成されることとなる（図３（ａ）参照）。
【００２９】
次に、プラズマＣＶＤ法により、膜厚２０ｎｍのシリコン窒化膜３２を形成し、この後、プラズマＣＶＤ法により、膜厚５００ｎｍのシリコン酸化膜３４ａを形成する。この後、プラズマＣＶＤ法により、膜厚２０ｎｍのシリコン窒化膜３４ｂを形成する。これにより、シリコン酸化膜３４ａ及びシリコン窒化膜３４ｂより成る絶縁層３４が構成されることとなる（図３（ｂ）参照）。
【００３０】
次に、フォトリソグラフィ技術により、シリコン窒化膜３４ｂ、シリコン酸化膜３４ａ、シリコン窒化膜３２に、溝３８ａ、３８ｂを形成する。溝３８ａは、導体プラグ３０の上面を露出するように形成する。なお、シリコン窒化膜３４ｂは、溝３８ａ、３８ｂを形成する際のフォトリソグラフィにおいて反射防止膜として機能するものである（図３（ｃ）参照）。
【００３１】
次に、全面に、膜厚４０ｎｍのＴｉＮ膜をより成るバリア層４０を形成する。次に、全面に、電解メッキ法により、膜厚１μｍのＣｕ膜４２を形成する。
次に、ＣＭＰ法により、シリコン窒化膜３４ｂの表面が露出するまでＣｕ膜４２及びバリア層４０を研磨する。これにより、溝３８ａ、３８ｂ内に、バリア層４０とＣｕ層４２より成る配線４４が形成される。シリコン窒化膜３４ｂ上には、金属不純物が残存することとなる（図４（ａ）参照）。
【００３２】
次に、ドライエッチングを用い、シリコン酸化膜３４ａに対して高い選択比でシリコン窒化膜３４ｂをエッチングする（図４（ｂ）参照）。エッチングガスについては、例えばＣＦ4を９５％、Ｏ2を５％とすることができ、エッチング条件については、例えば、圧力を１０ｍＴｏｒｒ、ＲＦ出力を２００Ｗとすることができる。シリコン窒化膜３４ｂがエッチングされるので、シリコン窒化膜３４ｂ上に残存していた金属不純物は、シリコン窒化膜３４ｂとともに除去されることとなる。
【００３３】
次に、プラズマＣＶＤ法により、膜厚２０ｎｍのシリコン窒化膜４６を形成し、この後、プラズマＣＶＤ法により、膜厚８００ｎｍのシリコン酸化膜より成る層間絶縁膜４８を形成する。
こうして、本実施形態による半導体装置を製造することができる。
このように、本実施形態によれば、溝３８ａ、３８ｂ内に配線４４を形成した後、絶縁層３４の表面を除去する、具体的には、シリコン窒化膜３４ｂを除去するので、絶縁層３４の表面に残存した金属不純物をシリコン窒化膜３４ｂごと除去することができ、これにより配線４４間の絶縁性を向上することができる。
【００３４】
（絶縁耐圧試験）
本実施形態による半導体装置について絶縁耐圧試験を行った結果について、説明する。
配線の間隔は０．３μｍとし、隣接する配線間に印加する電圧は４０Ｖとした。
【００３５】
この結果、本実施形態による半導体装置では、隣接する配線間に電圧を印加し始めてから約３０００時間後に、配線間に絶縁破壊が生じた。
一方、上記に示した提案されている半導体装置では、上記と同様の条件で絶縁耐圧試験を行ったところ、隣接する配線間に電圧を印加し始めてから約２００時間後に絶縁破壊が生じた。
【００３６】
このように、本実施形態によれば、絶縁破壊を生じにくくすることができることが分かる。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図１、図５乃至図７を用いて説明する。図５乃至図７は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図４に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００３７】
本実施形態による半導体装置は、図１に示す第１実施形態による半導体装置と同様であるので、説明を省略する。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図５乃至図７を用いて説明する。
【００３８】
まず、図５（ａ）乃至図６（ａ）に示す本実施形態による半導体装置の製造方法は、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
次に、第１実施形態と同様にして、プラズマＣＶＤ法により、膜厚２０ｎｍのシリコン窒化膜３２を形成し、この後、プラズマＣＶＤ法により、膜厚５００ｎｍのシリコン酸化膜より成る絶縁層３４を形成する。本実施形態では、第１実施形態と異なり、絶縁層３４上にシリコン窒化膜を形成しない（図６（ｂ）参照）。
【００３９】
次に、フォトリソグラフィ技術により、絶縁層３４、シリコン窒化膜３２に、溝３８ａ、３８ｂを形成する。溝３８ａは、導体プラグ３０の上面を露出するように形成する（図６（ｃ）参照）。
次に、全面に、膜厚４０ｎｍのＴｉＮ膜より成るバリア層４０を形成する。次に、全面に、電解メッキ法により、膜厚１μｍのＣｕ膜４２を形成する。
【００４０】
次に、ＣＭＰ法により、絶縁層３４の表面が露出するまでＣｕ膜４２及びバリア層４０を研磨する。これにより、溝３８ａ、３８ｂ内に、バリア層４０とＣｕ層４２より成る配線４４が形成されることとなる（図７（ａ）参照）。
次に、絶縁層３４の表面をドライエッチングにより除去する（図７（ｂ）参照）。Ｃｕ膜４２及びバリア層４０をＣＭＰ法により研磨した際に絶縁層３４の表面に残存した金属不純物は、このドライエッチングにより除去されることとなる。
【００４１】
次に、第１実施形態と同様にして、シリコン窒化膜４６、及び層間絶縁膜４８を形成する。
こうして、本実施形態による半導体装置を製造することができる。
このように、本実施形態によれば、溝３８ａ、３８ｂ内に配線４４を形成した後、絶縁層３４の表面を除去するので、絶縁層３４の表面に残存していた金属不純物を除去することができ、これにより配線４４間の絶縁性を向上することができる。
【００４２】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１実施形態では、絶縁層３４をシリコン酸化膜３４ａとシリコン窒化膜３４ｂとにより構成したが、絶縁層３４はシリコン酸化膜３４ａとシリコン窒化膜３４ｂとにより構成することに限定されるものではなく、互いにエッチング特性が異なる膜を適宜組み合わせて用いることができる。
【００４３】
また、第２実施形態では、絶縁層３４としてシリコン酸化膜を用いたが、絶縁層３４はシリコン酸化膜に限定されるものではなく、例えば、シリコン窒化膜等あらゆる絶縁膜を用いることができる。また、絶縁層３４として、水素若しくはフッ素を添加したシリコン酸化膜や、商品名「ＳＩＬＫ」（米国ダウケミカル社）、商品名「ＦＬＡＲＥ」（米国アライドシグナル社）等の有機薄膜等を用いてもよい。水素若しくはフッ素を添加したシリコン酸化膜や有機薄膜等は誘電率が低いため、半導体装置の高周波特性を良好にすることができる。
【００４４】
また、第１又は第２実施形態では、バリア層としてＴｉＮ膜を用いたが、バリア層はＴｉＮ膜のみならず、Ｃｕ層からＣｕがデバイス中に拡散するのを防止することが出きる膜であればあらゆる膜を用いることができ、例えば、タンタル膜、タンタル窒化膜、タングステン膜、又はタングステン窒化膜等を用いることができる。
【００４５】
また、第１又は第２実施形態では、Ｃｕ層を配線として用いたが、Ｃｕ層を配線に用いる場合に限定されるものではなく、あらゆる層を用いて埋め込み配線を形成する場合に適用することができる。例えば、エッチングによるパターニングが困難なＣｕ合金層、Ａｕ層、タングステン層、タングステン合金層等を用いて埋め込み配線を形成する場合にも適用することができる。また、エッチングによるパターニングが困難な層を用いて埋め込み配線を形成する場合のみならず、エッチングによるパターニングが容易な層を用いて埋め込み配線を形成する場合にも適用することができる。
【００４６】
また、第１又は第２実施形態では、配線４４間の絶縁耐圧を向上する場合を例に説明したが、コンタクトホール２４間の絶縁耐圧を向上する場合についても同様に適用することができる。
また、第１実施形態では、ドライエッチングを用いてシリコン窒化膜３４ｂを除去したが、シリコン窒化膜３４ｂを除去する方法はドライエッチングに限定されるものではなく、ウエットエッチングによりシリコン窒化膜３４ｂを除去してもよい。例えば、リン酸系の溶液を用いたウエットエッチングにより、シリコン窒化膜３４ｂを除去することができる。また、スクラバ等でシリコン窒化膜３４ｂの表面を擦りながら、リン酸系の溶液を用いてシリコン窒化膜３４ｂの表面を除去してもよい。
【００４７】
また、第２実施形態では、ドライエッチングを用いて絶縁層３４の表面を除去したが、絶縁層３４の表面を除去する方法はドライエッチングに限定されるものではなく、例えば、フッ酸又はフッ酸の混合液を用いてエッチングすることにより絶縁層３４の表面を除去してもよい。また、スクラバ等で絶縁層３４の表面を擦りながら、フッ酸又はフッ酸の混合液を用いて絶縁層３４の表面を除去してもよい。
【００４８】
また、第１又は第２実施形態では、導体プラグ３０を形成した後、配線４４を形成したが、導体プラグ３０と配線４４とを一体形成してもよい。即ち、コンタクトホール２４、溝３８ａ、３８ｂを形成した後、全面に、バリア層、Ｃｕ層を形成し、この後、Ｃｕ層、バリア層をＣＭＰ法により研磨することにより、コンタクトホール２４内、溝３８ａ、３８ｂ内に、導体プラグ３０、配線４４を一体形成してもよい。
【００４９】
【発明の効果】
以上の通り、本発明によれば、絶縁層の表面を除去することにより、絶縁層の表面に残存した金属不純物を除去するので、埋め込み配線間や埋め込みプラグ間の絶縁耐圧が高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置を示す断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図６】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図７】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図８】提案されている半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１０…シリコン基板
１２…シリコン酸化膜
１４…バリア層
１６…Ｃｕ膜
１８…配線
２０…シリコン窒化膜
２２…層間絶縁膜
２４…コンタクトホール
２６…バリア層
２８…Ｃｕ膜
３０…導体プラグ
３２…シリコン窒化膜
３４…絶縁層
３４ａ…シリコン酸化膜
３４ｂ…シリコン窒化膜
３８ａ、３８ｂ…溝
４０…バリア層
４２…Ｃｕ層
４４…配線
４６…シリコン窒化膜
４８…層間絶縁膜
１１０…シリコン基板
１２２…層間絶縁膜
１３２…シリコン窒化膜
１３４…絶縁層
１３８…溝
１４０…バリア層
１４２…Ｃｕ層
１４４…配線
１４６…シリコン窒化膜
１４８…層間絶縁膜
【図１】
0003775771.tif 000002
【図２】
0003775771.tif 000003
【図３】
0003775771.tif 000004
【図４】
0003775771.tif 000005
【図５】
0003775771.tif 000006
【図６】
0003775771.tif 000007
【図７】
0003775771.tif 000008
【図８】
0003775771.tif 000009