(57)【特許請求の範囲】
【請求項１】
少なくとも一方の表面に、入力／出力（Ｉ／Ｏ）用はんだバンプ列を有するＩＣデバイスを電気的にテストする方法において、
（ａ）ＩＣデバイス上のＩ／Ｏはんだバンプ列を、相互接続用基板上の電気的テスト用ソケット列と整合させるステップと、
（ｂ）前記Ｉ／Ｏはんだバンプを前記テスト用ソケットの列内に挿入するステップと、
（ｃ）テスト電圧を前記テスト用ソケット列に印印加するステップと、
を有し、
前記テスト用ソケットは、前記相互接続用基板に形成された溝を交差させることにより形成される
ことを特徴とするＩＣデバイスを電気的にテストする方法。
【請求項２】
前記テスト用ソケットは、一対の直交する溝を構成する
ことを特徴とする請求項１記載の方法。
【請求項３】
前記テスト用ソケットは、
（ａ）第１方向にのびる少なくとも２本の溝と、
（ｂ）第２方向にのびる少なくとも２本の溝と、
の交点により形成され、
前記少なくとも２本の溝は、オーバーラップしている
ことを特徴とする請求項２記載の方法。
【請求項４】
前記２本の溝は、５〜４０％オーバーラップしている
ことを特徴とする請求項３記載の方法。
【請求項５】
少なくとも一方の表面に、Ｉ／Ｏはんだバンプ列を有するＩＣデバイスを電気的にテストする方法において、
（ａ）ＩＣデバイス上の、Ｉ／Ｏはんだバンプ列を、相互接続用基板内のへこんだ位置に形成されたテスト用ソケット列と整合させるステップと、
（ｂ）前記Ｉ／Ｏはんだバンプを前記ソケットの列内に挿入するステップと、
（ｃ）テスト電圧を、前記テスト用ソケット列に印加するステップと、
を有し、
前記ソケットは、前記相互接続用基板を貫通する貫通導体を具備する
ことを特徴とするＩＣデバイスを電気的にテストする方法。
【請求項６】
前記ソケットは、相互接続用基板内に形成された溝を交差させることにより形成される
ことを特徴とする請求項５記載の方法。
【請求項７】
テスト用ソケット列を有する、電気的テスト装置において、
前記電気的テスト用ソケット列は、
（ｉ）  相互接続用基板と、
（ｉｉ）  第１方向にのびる第１の組の溝と、
（ｉｉｉ）  第２方向にのびる第２の組の溝と、
前記第２の組の溝は第１の組の溝と交差して、その交差点にテスト用ソケット列を形成し、
（ｉｖ）前記ソケット列をカバーする金属製コーティング層と、
を有することを特徴とする電気的テスト装置。
【請求項８】
前記第１方向と第２方向は、直交する
ことを特徴とする請求項７記載の装置。
【請求項９】
前記第１と第２の組内の各溝は、少なくとも５０％オーバーラップする少なくとも２つのオーバーラップ溝部を有し、
前記テスト用ソケットの列は、前記ソケットの底部に、少なくとも１つのピラミッド形状を有する
ことを特徴とする請求項８記載の装置。
【請求項１０】
前記溝は、Ｖ字型溝である
ことを特徴とする請求項７記載の装置。
【請求項１１】
テスト用ソケット列を有する電気的テスト装置において、
前記テスト用ソケット列は、
（ｉ）  テスト用ベッド側と相互接続側を有する相互接続用基板と、
（ｉｉ）前記相互接続用基板のテスト用ベッド側上に形成された凹部列と、
（ｉｉｉ）前記凹部をカバーする金属化層と、
（ｉｖ）前記相互接続用基板の相互接続側に形成された結合部位列と、
（ｖ）前記相互接続用基板のテスト用ベッド側の金属化層と、前記相互接続側の結合部位列を接続する、前記相互接続用基板を貫通する貫通導体と
を有することを特徴とする電気的テスト装置。
【請求項１２】
前記テスト用ソケットは、相互接続用基板内で溝を交差させることにより形成する
ことを特徴とする請求項１１記載の装置。
【請求項１３】
前記溝の深さは、前記はんだバンプの直径の少なくとも３０%である
ことを特徴とする請求項１記載の方法。
【請求項１４】
前記溝がＶ字型の溝である
ことを特徴とする請求項１記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、はんだボールの製造方法、あるいははんだボールＩＣデバイスの製造方法に関し、特に、はんだボールをテストする方法と装置に関する。
【０００２】
【従来の技術】
半導体デバイスのテストは、「針の床」（bed of nails）の上に形成されたテスト装置で行われる。この種のテスト装置は、十分に開発し尽くされ、広く用いられている。しかし、ＩＣデバイスのピッチが縮まるにつれて、ＩＣデバイス上の接点用パッドへのアクセスが困難となる。このような困難性は、ピン毎に大幅に変化する接触抵抗であり、時にはこれが過剰なものである。その為はんだバンプアレイをテストする装置の改良は、未だ続けられている。
【０００３】
その１つの例は、凹部のパターンがシリコン製ウェハにエッチングで形成され、そして各凹部が、デバイスの回路を模擬したテスト用回路に相互接続されるような、シリコン製テスト用ベッド（テスト装置）を使用することである。このような凹部のアレイは、ＩＣデバイス上のはんだボールのアレイに適合している。シリコンをテスト用ベッドとして用いる利点は、高い平面性と、ＩＣ基板に適合した熱的特性（特に熱膨張率）と、テスト回路を製造する相互接続技術が十分に開発され、利用できることである。
【０００４】
前記した進歩にも関わらず、ＩＣテスト装置の改善は、今も続けられている。特に、はんだバンプの大きなアレイ全体にわたって電気的接触の信頼性を高めることが、主な目的である。最新技術のはんだバンプデバイスのはんだバンプアレイは、比較的均一で、はんだバンプのサイズと高さの変動も小さい。しかしまた、エッチングで形成した凹部の小さな変動も発生する。その結果、すべてのはんだバンプが、ＩＣチップがテスト用のアレイに整合したときに、テスト用アレイ内のリセスに、有効に接触するとは限らない。
【０００５】
【発明が解決しようとする課題】
大きな軸方向の力をＩＣチップにかけて、はんだバンプのアレイの高い部分のはんだバンプを変形させて、低い部分のはんだバンプが十分にテスト用アレイに接触するようにしている。これを引き起こすための力は、高精度で、かつ進歩したＩＣパッケージにおいてさえも、ＩＣ基板の破壊点にしばしば近くなる。これは、ウェハレベルでのテスト装置における関心事であり、ウェハにかかる高いストレスにより、ウェハが破損したり、他の問題が発生したりする。本発明の目的は、ＩＣアレイのすべてのはんだバンプが、テスト用のアレイに接触させるのに必要な力を大幅に低減できる、個々のＩＣデバイス、あるいはウェハをテストする装置を提供する。
【０００６】
【課題を解決するための手段】
本発明のテスト装置は、ＩＣはんだボールの列を収納するソケット列を具備する、平坦なテスト用ベッドを有し、このテスト用ベッド内のソケットが、内側に向かった側壁を具備し、その結果、これは従来の凹部の平坦な、あるいは皿状の表面とは対照的であり、そしてソケットは、はんだバンプの列と接触する、鋭いエッジを有することになる。その結果、アレイ内のすべてのはんだバンプを、テスト用アレイと確実に接触するのに必要な変形量が大幅に減り、変形を引き起こすのに必要な力もそれに応じて減ることになる。
【０００７】
本発明の一実施例においては、ソケットの内側にへこんだ特徴は、平坦なテスト用ベッドの表面に溝を交差させることにより形成される。対となった平行なＶ型溝を用い、そしてこの対となったＶ型溝を、オーバーラップさせることにより、１つあるいは複数のピラミッドが、対となった溝の交点に形成できる。
【０００８】
ソケットの底部のピラミッドの頂点が、主たる接触特徴物となり、これにより、信頼性の高い電気的接触が提供できる。
【０００９】
【発明の実施の形態】
図１において、従来のＩＣテスト装置は、ベース１１と、このベース１１内にシリコン製のテスト用底部材１３を支持する凹部１２を具備する。このシリコン製のテスト用底部材１３は、テスト中のデバイス上のはんだバンプに接触する接点用パッド１４の列を具備している。通常のはんだバンプを具備したＩＣチップは１６で示されており、これははんだバンプ１７の列とソケット１４を適合するために反転されている（上下逆になっている）。
【００１０】
プリント相互接続部１９が、シリコンウエハの上部表面上に形成され、これによりソケット１４とボンディングパッド２１とを接続している。このボンディングパッド２１は、ベース１１にワイヤーボンディングされ、ＩＣデバイスをテスト回路（図示せず）に接続している。図１には、数個のはんだバンプのみが示されているが、通常は、数十個あるいは数百個のはんだバンプが基板上に存在する。
【００１１】
現在の技術における、はんだバンプを有するＩＣチップの接点用パッドのピッチは、５０−９００μｍのオーダーであり、これらのパッド間のスペースは、２０−５００μｍである。はんだバンプは、その高さが１５−１５０μｍである。このデバイスのパッケージは、２−５０ミルの範囲の側面を有する四角形あるいは長方形である。
【００１２】
テストすべきＩＣデバイスを、テスト用ベッド上のパッドと、はんだバンプのアレイを整合させることにより、テスト用ベッド上に搭載する。テスト用ベッド上に、ＩＣデバイスを搭載することは、ピックアンドプレイス整合ツールを用いて行われる。ＩＣデバイスを、適切な整合位置に配置した後、このＩＣデバイスを、はんだバンプ１７とソケット１４の間の接触を確保するようＩＣに均一な圧力を加えるのに用いられるブロック２４でもって、テスト用に保持する。
【００１３】
図１のソケット１４の列の平面図を図２に示す。同図においては、ソケット２２は、エッチングにより、シリコン製のテスト用底部材１３に形成される。
標準のリソグラフをもちいて、適合したソケットを有する正確に離間したアレイを形成してもよい。図２においては、ソケットは頂部を切ったピラミッドをひっくり返した形状をしている。
【００１４】
本発明により、更に改善したテスト用ベッドの構造を図３に示す。このテスト用ベッドは、直交する方向に溝から構成され、この溝の交点にソケットを形成する。図３において、テスト用ベッド３１は、ｘ方向にのびるＶ字型溝３２とｙ方向にのびるＶ字型溝３４とを有する。
【００１５】
交差する溝により形成されたソケットの詳細を図４に示す。この図４は、１個のソケットを示す図３のテスト用ベッドのの切断部分である。Ｖ字型溝３２が、Ｖ字型溝３４と交差して、ソケット３６を形成し、このソケット３６は、４個のエッジ３７を有する。これらのエッジ３７は、鋭い形状をして、ソケット内に配置されたはんだバンプと効果的な接触を行う。
【００１６】
テスト用ベッドの材料は、例えばセラミックまたはシリコンである。このＶ字型の溝は適当な技術で形成することができる。材料がセラミックの場合には、このＶ字型溝はＶ字型の刃を有する従来のダイシング装置を用いて形成できる。材料がシリコンの場合には、Ｖ字型の溝は、従来のリソグラフ技術を用いて、所望の位置に溝を選択的にエッチングすることにより形成できる。
【００１７】
しかし、シリコンの場合の好ましい選択は、ダイシング装置を用いて溝を切り出すことである。溝の形状は変えることができる。ほぼ純粋のＶ字型溝が、比較的形成するのが簡単である。別の方法として、平坦な底部を有する溝を、反転した台形のピラミッドを有する刃を用いて形成することもできる。これは、テスト用ベッドが、以下に述べるような貫通孔を有する場合に有益である。
【００１８】
直交するＶ字型の溝の交点に形成されたソケットを金属でメッキし、そしてこのソケットの列を、図１に関し説明したような、適宜の方法でプリント回路に相互接続する。シリコン製ウェハが、テスト用ベッドとして用いられた場合には、Ｖ字型の溝は、ソケットをメッキする前に、酸化物あるいは他の絶縁材料でコーティングする。メッキとは選択的な領域を堆積する技術として本明細書では用いている。
【００１９】
絶縁層は、ＳｉＯ2を成長あるいは堆積することにより形成するのがよい。シリコン製のウェハテスト用ベッドを製造するシーケンスを、次に示す。
１．ダイシングソウを用いて交差するＶ字型溝を切るステップ。
２．溝のついた基板上とＶ字型溝内に０．２５−１．５μｍ厚の酸化物層を成長させるステップ。
３．ウェハ上に導電性金属層をブランケット堆積させるステップ。
４．シリコン製のウェハテスト用ベッド上に、相互接続のパターンを残すように、導電性金属層を選択的にエッチングし、このＶ字型溝の交差点にソケットを形成するステップ。
【００２０】
上記のステップ３で使用される金属はアルミであるが、例えばＮｉ、ＡｕまたはＡｕ−Ｐｄのような固い金属を用いることが好ましく、その結果ソケットの端部をシャープに維持できる。この金属は端部でエッチがカバーされている限り、ソケット全体あるいはソケットの一部を覆ってもよい。
【００２１】
このソケットは、直交する溝の交差点に形成するのがよい。しかし、鋭いエッジを有するソケットは、９０°以外の角度で交差する溝を具備して形成することもできる。ソケットは、複数の交差する溝を用いて形成してもよく、すなわち、異なる角度で複数の溝が交差してもよい。これによりソケットが６個または８個の接点用エッジを有する星形状を形成できる。この溝の形状は様々に変更可能である。
【００２２】
Ｖ字型溝は、他の形状、例えば四角の溝でもよい。壁と壁との間で測定された、好ましい溝角度は、９０°±３０°である。溝の深さは、テスト用ベッドに挿入されるＩＣデバイス上の、はんだ用バンプの直径の３０％以上好ましくは４０％以上である。
【００２３】
単結晶のシリコンウェハを用いて、Ｖ字型溝を有するテスト用ベッドを形成する別の方法は、次のとおりである。
１．Ｓｉ製のウェハ上に０．２５−１．５μｍ厚の酸化物層を成長させるステップと、
２．前記酸化物層の上にＶ字型溝のマスクを、フォトレジスト層を塗布して、パターン化することにより、リソグラフ技術を用いて形成するステップと、
３．Ｓｉ製ウェハ上に、所望のＶ字型パターンを残すよう、標準のＨＦエッチング材で酸化物をエッチングするステップと、
４．Ｖ字型に交差する結晶面に沿って、Ｓｉ製ウェハをエッチングするために、例えば２０％濃度のＮａＯＨの水溶液を用いる、結晶エッチングを用いて、露出したシリコンをエッチングして、ステップ３のＶ字型パターンでＶ字型溝を生成するステップと、
５．Ｖ字型溝内の露出したシリコン上に酸化物層を再成長させるステップと、
６．ウェハ上に導電性金属製をブランケット堆積するステップと、
７．シリコン製ウェハのテスト用ベッドの上に、相互接続用パターンを残して、Ｖ字型溝の交差点に形成されたソケットをコーティングするために、導電性金属層を、選択的にエッチングするステップと、
からなる。
【００２４】
多結晶のシリコンウェハを用いて、Ｖ字型溝を有するテスト用ベッドを形成する、さらに別の方法は次のとおりである。
１．多結晶シリコン製のウェハ上に０．２５−１．５μｍ厚の酸化物層を成長させるステップと、
２．前記酸化物層の上にＶ字型溝のマスクを、フォトレジスト層を塗布して、パターン化することによりリソグラフ技術を用いて形成するステップと、
３．Ｓｉ製ウェハ上に所望のＶ字型パターンを残すよう、標準のＨＦエッチング材で酸化物をエッチングするステップと、
４．Ｖ字型に交差する結晶面に沿って、Ｓｉ製ウェハをエッチングするために、例えば２０％濃度のＮａＯＨの水溶液を用いる、結晶エッチングを用いて、露出したシリコンをエッチングして、ステップ３のＶ字型パターンでＶ字型溝を生成するステップと、
５．Ｖ字型溝内の露出したシリコン上に酸化物層を再成長させるステップと、
６．ウェハ上に、導電性金属製をブランケット堆積するステップと、
７．シリコン製ウェハのテスト用ベッドの上に、相互接続用パターンを残して、Ｖ字型溝の交差点に形成されたソケットをコーティングするために、導電性金属層を、選択的にエッチングするステップと、
からなる。
【００２５】
適宜に溝のついた構造体は、Ｖ型溝のエッチングステップにおける、フォトレジストマスクを用いて、多結晶シリコンと単結晶シリコンの両方で構成できる。極めて高い接続効率を具備する、本発明の一実施例を図５、６に示す。図５においては、溝を交差させることにより形成されたソケットは、貫通孔接続部５２を有する。テスト用ベッドを図６の断面図に示し、この図６は、図５の線６−６の断面図である。貫通孔接続部５２により、テスト中のＩＣ上のはんだバンプからのテスト信号は、テスト用ベッドを介して、次の基板レベル上のテスト用回路に、直接流れ、これによりテスト信号の浮遊容量を低減することができる。
【００２６】
貫通孔は、セラミック製のテスト用ベッドに、セラミックに穴を開け穴をメッキすることによる従来方法により形成することができる。セラミック内に形成された貫通孔は、同時焼成セラミック（co-fired ceramic）を用いて形成することもできる。公知の技術により貫通孔を、正確に形成し、同時焼成動作により、例えばタングステンプラグでメッキすることができる。レーザードリリングで穴開けし、この穴を酸化させ、この酸化物層の上に金属を堆積するような公知技術により、貫通孔をシリコン製ウェハに形成することもできる。貫通孔内に、導電性材料を形成する技術は、金属スパッタリングあるいは無電解メッキである。  本発明の他の実施例を図７，９に示す。同図において、平行な一対の溝を用いて、ソケットの底部に鋭い接触表面を形成する。
【００２７】
図７に、ｙ方向の溝の第１の組の境界を７１で、ｘ方向の溝の第１の組の境界を７２で示す。第２の組の溝は点線で示している。第２の組の溝は、第１の組の溝の上にオーバーラップして形成される。ｙ方向の溝の第２の組の境界は７３で示し、ｘ方向の溝の第２の組の境界は７４で示す。溝を形成した後、オーバーラップしてＶ型溝の対を具備したテスト用ベッドのプロファイルを図８に示す。同図は図８の線８−８に沿った断面図である。境界７１と７３はオーバーラップした溝が形成された後も残る。オーバーラップした対の溝の底部に隆起部７５が形成される。
【００２８】
この隆起部７５の高さの溝の深さに対する割合は、対となった溝のオーバーラップした割合に等しい。この割合は、５−４０％が好ましい。図８は、ｙ方向の溝のみを示す。図９は、両方の組の溝の境界、すなわちｙ方向の溝の７１と７３の境界と、ｘ方向の溝の７２と７４の境界を示す。
【００２９】
ソケットは８１で示され、各ソケット８１は、ソケット８１の底部に形成されたピラミット部８２を有する。このピラミット部８２は鋭い頂部を有し、ソケットと平坦化されたはんだバンプの接点との間の電気的接続を向上させる接触点を提供する。
【００３０】
本発明により、シリコン製ウェハに溝が形成され、しかしこの溝が深すぎるとウェハがこの溝に沿って折れる（破損する）傾向がある。従って、溝を形成するステップの前に、ウェハを別の基板、例えばセラミック製の基板に重ね合わせるかあるいは別のシリコン製ウェハを重ねるのが好ましい。ウェハは、従来の有機接着剤により重ね合わせることができる。
【００３１】
一対の溝をオーバーラップする利点を示したが、３本以上の平行な溝を用いて、ソケットを形成することもできる。図１６は、３本のオーバーラップした平行な溝が、各溝の組で用いられるようなテスト用ベッドの断面を示す。この場合、２つの隆起部８５、８６が、溝の組の底部に形成される。３本の平行な溝の２つの組の交点に４個のピラミッドが形成される。
【００３２】
この場合、４個のピラミッドの頂部はソケットの信頼できる接点を提供し、はんだバンプの主接触表面として用いることができる。この場合、ソケットのエッジの間のスペースはあまり重要ではないが、ソケットの列は、はんだバンプの列のピッチが同一である限り、異なるサイズのはんだボールに対し用いることができる。
【００３３】
汎用性テスト用ベッドは、テスト用ベッドの一方の側に、はんだボールのソケットの列を形成し、他方の側に相互接続用部位の列を形成することにより形成できる。このアプローチの重要な点は、図５，６に説明した、メッキした貫通孔を用いることである。相互接続用部位の列は、シリコン、セラミック、あるいは他のエポキシ製の相互接続用基板等の、次の基板レベルに相互接続できるよう構成される。
【００３４】
次の基板レベルの相互接続回路は、ＩＣをテストできるよう製造される。相互接続されなかった汎用性テスト用ベッド上のソケットと相互接続用部位は、そのまま残るがしかし使用はされない。ソケットのブランケットアレイを具備したテスト用ベッド図図１１に示す。ソケット９１は溝の交点に形成される。テスト用ベッドの前面を図１２に示す。相互接続部位６３のアレイは所望の構造の接続に利用できる。汎用のテスト用ベッドを用いる利点は、テスト装置のソケット部分を大量かつ低コストで製造できる点である。汎用テスト用ベッドウェハのバッチは、共通に使用されるピッチ用に製造され、さらにまた、異なるピッチのアレイでも使用できる。
【００３５】
本発明のテスト装置が適用されるＩＣデバイスは、パッケージされていないチップあるいははんだバンプ、あるいはボールグリッドの列を具備したチップスケールのパッケージである。Ｉ／Ｏ接点は、周辺あるいは面全体に配置されているが、この場合、はんだバンプ／ボールは、ＩＣ表面から１０μｍ以上あるいは１００μｍ、さらにはまた５００μｍ（ある種のボールグリッド列を用いた場合）ぐらい隆起している。
【００３６】
本発明により、ＩＣデバイスをテストするステップは、テスト用相互接続用基板を通して、テスト用ベッドの選択されたＩ／Ｏソケットにテスト用電圧をかける。かくして、本発明を用いた、通常の製造プロセスにおいては、ＩＣデバイスは、分離装置から搬送し、あるいはパッケージ操作からは位置ツールに移行させ、その後、はんだバンプあるいははんだボールを、ソケットの列と整合して、個別に配置する。テストに用いられる相互接続回路は、ＩＣデバイスが最終的に搭載される相互接続回路の同一のレプリカである。テスト用ベッドは、電気的テストを合格したＩＣデバイスが永久に接続されるような実際の接続基板と同一である。
【００３７】
本発明の装置はあらゆる種類のウエハをテストできる。図１２示すように、テスト用ベッド９４は、搭載ツールのヘッド９５上に搭載される。この搭載ツールのヘッド９５には、テスト回路９６と受動型素子９７が具備されている。ウェハ９８は４個の平坦化されたはんだバンプ９９を有し、個々のチップに分ける前にウェハ９８上のＩＣデバイスあるいはＩＣデバイスの部分を表す。
【００３８】
本発明のテスト装置は、１このＩＣチップでもマルチチップモジュールでも用いることができる。図１３は、テスト用ベッド１０２上にテスト用に搭載されたＭＣＭパッケージ１０１を表す。このアプリケーションにおいては、テスト用ベッドは凹部チップを収納できる開口１０３を具備している。本明細書で使用される用語ＩＣデバイスは、ＩＣチップを含むパッケージを意図している。
【００３９】
電気テスト手順そのものは従来と同じであり、テスト電圧を電気テスト用接点の列にかけて、このテスト電圧を測定し、測定したテスト電圧を所定のＩＣデバイスの電圧と比較し、テスト電圧が最終製品としての所定のＩＣデバイス電圧に合致したＩＣデバイスを合格品として選択し、この合格したＩＣデバイスを永久的な相互接続基板に結合する。測定するステップ、比較するステップ、選択するステップは、自動ソフトウェア駆動手段により実行することもできる。
【図面の簡単な説明】
【図１】テスト装置でテスト中のはんだバンプデバイスの断面図。
【図２】図１のテスト装置を構成するパッドの列を示す平面図。
【図３】本発明により、平坦化されたはんだバンプと組み合わせて使用されるテスト装置を構成する原理を表す図。
【図４】本発明により、平坦化されたはんだバンプと組み合わせて使用されるテスト装置を構成する原理を表す詳細図。
【図５】本発明によるテスト用ベッドの他の実施例を表す図。
【図６】本発明によるテスト用ベッドの他の実施例を表す図。
【図７】重なり合った溝の対を用いたテスト用ソケットの列を示す図。
【図８】重なり合った溝の対を用いたテスト用ソケットの列を示す図。
【図９】重なり合った溝の対を用いたテスト用ソケットの列を示す図。
【図１０】３本の溝を有する交差部に形成されたソケットを具備したテスト用ベッドの断面図。
【図１１】本発明のテスト用ベッドを表す図。
【図１２】本発明のテスト用ベッドを表す図。
【図１３】本発明のテスト装置をウェハのスケールテストに適用した状態を表す図。
【図１４】マルチチップモジュールのパッケージに適した本発明のテスト装置の側面図。
【符号の説明】
１１  ベース
１２  凹部
１３  シリコン製のテスト用底部材
１４  ソケット
１６  はんだバンプ付ＩＣチップ
１７  はんだバンプ
１９  プリント相互接続部
２１  ボンディングパッド
２２  ソケット
２４  ブロック
３１  テスト用ベッド
３２、３４  Ｖ字型溝
３６  ソケット
３７  エッジ
５２  貫通相互接続部
７１，７３  Ｙ方向溝
７２，７４  Ｘ方向溝
７５、８５、８６  隆起部
８１  ソケット
８２  ピラミット部
９１  ソケット
９３  相互接続部位
【図１】
0003782293.tif 000002
【図２】
0003782293.tif 000003
【図３】
0003782293.tif 000004
【図４】
0003782293.tif 000005
【図５】
0003782293.tif 000006
【図６】
0003782293.tif 000007
【図７】
0003782293.tif 000008
【図８】
0003782293.tif 000009
【図９】
0003782293.tif 000010
【図１０】
0003782293.tif 000011
【図１１】
0003782293.tif 000012
【図１２】
0003782293.tif 000013
【図１３】
0003782293.tif 000014
【図１４】
0003782293.tif 000015