(57)【特許請求の範囲】
【請求項１】
少なくとも１つの入出力ポートを有する少なくとも１つのコンピューター・システムと；
少なくとも１つの信号が特定のオペレーター開始制御作動に対応する、所定の入力信号一組を認識し、少なくとも１つの信号が特定の車両作動パラメーターに対応する、所定の出力信号一組を発生する、運転シミュレーション・ソフトウエア・プログラムであって、前記所定の入力信号が前記入出力ポートで受信可能であり、前記所定の出力信号が前記入出力ポートから送信可能である、前記コンピューター・システム上で実行可能な前記運転シミュレーション・ソフトウエア・プログラムと；
複数個のコントロール及び複数個の計器を含む電気回路を備えた車両キャブであって、前記複数個のコントロールのうちの少なくとも１つがオペレーター開始制御作動に応答してキャブ特定化電気信号を供給し、前記複数個の計器の少なくとも１つがその作動に対してキャブ特性化電気入力を必要とする、前記車両キャブと；
前記入出力ポートと前記車両キャブの電気回路の間に配設されたフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であって、前記キャブ特定化電気信号を前記所定の入力信号一組に変換するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）と；
を具備する車両用運転シミュレーター。
【請求項２】
前記運転用シミュレーション・ソフトウエア・プログラムの初期化により前記車両キャブに対して特異の構成データがロード可能なオン・ボード・レジスターが前記ＦＰＧＡに含まれ、ＦＰＧＡが前記一組のキャブ特定化電気信号と前記一組の所定の出力信号をそれぞれ前記一組の所定の入力信号と前記一組のキャブ特定化電気入力に変換することを行なうようＦＰＧＡを構成するデータ値の特異の一組を前記構成データが有する、請求項１記載の車両用運転シミュレーター。
【請求項３】
前記ＦＰＧＡに電力が供給される限りにおいてのみ前記オン・ボード・レジスターが前記構成データを把持する、請求項２記載の車両用運転シミュレーター。
【請求項４】
前記コンピューター・システムが不揮発性メモリーを含み、前記構成データが当該メモリーに記憶されている請求項２記載の車両用運転シミュレーター。
【請求項５】
前記ＦＰＧＡと前記電気回路の間に配設された信号調節回路をさらに含む、請求項１記載の車両用運転シミュレーター。
【請求項６】
ＦＰＧＡを過渡電圧、静的放電、キャブ回路内の誤配線が原因で生じる短絡及びキャブ回路の誤配線により生じる予測以上の電圧レベルから絶縁する断路手段を前記信号調節回路が含む、請求項５記載の車両用運転シミュレーター。
【請求項７】
前記断路手段が光学的断路装置、変圧器及びコンデンサーからなるグループより選択される、請求項６記載の車両用運転シミュレーター。
【請求項８】
前記信号調節回路が信号信頼性を改善する少なくとも１つのヒステリシス素子を含む、請求項５記載の車両用運転シミュレーター。
【請求項９】
前記ヒステリシス素子がシュミット・トリガーである請求項８記載の車両用運転シミュレーター。
【請求項１０】
対応する所定の出力信号が前記コンピューター・システムで更新されるまで、一部のキャブ特定化電気入力が前記ＦＰＧＡの内部回路によりラッチされる、請求項１記載の車両用運転シミュレーター。
【請求項１１】
対応する所定の入力信号が前記コンピューター・システムによってサンプリングされるまで一部のキャブ特定化電気信号が前記ＦＰＧＡの内部回路によりラッチされる、請求項１記載の車両用運転シミュレーター。
【請求項１２】
少なくとも１つのキャブ用特定化電気信号が前記コンピューター・システムによる受信前にアナログ・デジタル変換器によりアナログからデジタル形式に変換される、請求項１記載の車両用運転シミュレーター。
【請求項１３】
少なくとも１つのキャブ特定化用入力が前記キャブ用電気回路による受信前にデジタル形式からアナログ形式に変換される、請求項１記載の車両用運転シミュレーター。
【請求項１４】
前記車両キャブ内でシフトしているシミュレーター運転者に対して運転環境のシミュレートされた画像を提供する、前記車両キャブの前方に位置付けられた表示スクリーンと；
前記少なくとも１つのコンピューター・システムに接続され、前記表示スクリーン上に表示されるリアル・タイムのグラフィック画像を発生するグラフィック・プロセッサーと；
を具備する、請求項１記載の車両用運転シミュレーター。
【請求項１５】
前記車両用キャブ内でシフトするシミュレーター運転者に鑑み前記車両用キャブの前方に位置付けられた表示スクリーンと；
運転環境のシミュレートされた画像を表す記録されたビデオ・シーケンスと；
前記記録されたビデオ・シーケンスを読み取り、前記表示スクリーン上での表示のため前記コンピューター・システムにこれらのシーケンスを提供するビデオ・プレーヤーと；
をさらに含む、請求項１記載の車両用運転シミュレーター。
【請求項１６】
投影される画像と運転者制御入力に一致する音声を発生する音声システムをさらに含む、請求項１１記載の車両用運転シミュレーター。
【請求項１７】
少なくとも１つの入力ポートを有する少なくとも１つのコンピューター・システムと；
少なくとも１つの信号が特定の操作者開始制御作動に対応する、所定の入力信号の一組を認識し、前記所定の入力信号が前記ポートにより受信可能な、前記コンピューター・システム上で実行可能な運転用シミュレーション・ソフトウエア・プログラムと；
複数個のコントロールを含む電気回路を有する車両キャブであって、当該複数個のコントロールの少なくとも１つのコントロールがオペレーター開始制御作動に応答してキャブ特定化電気信号を提供する、車両キャブと；
キャブ特定化電気信号を所定の入力信号の前記一組に変換する、前記ポートと前記車両キャブの前記回路の間に配設されたフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）と；
を具備する運転シミュレーター。
【請求項１８】
前記入力ポートが又、出力ポートとしても機能し；
前記ソフトウエア・プログラムが又所定の出力信号の一組を発生し、当該信号の少なくとも１つが特定の車両作動パラメーターに対応し、所定の出力信号が前記入出力ポートから送信可能であり；
前記車両キャブが又、複数個の計器を有し、当該計器の少なくとも１つの計器がその作動に対するキャブ特定化電気入力を要求し；及び 前記ＦＰＧＡが又、所定の出力信号の前記一組をキャブ特定化電気入力の前記一組に変換する、請求項１７記載の車両用運転シミュレーター。
【請求項１９】
前記コンピューター・システムによる前記運転シミュレーション・ソフトウエア・プログラムの初期化時点に前記車両キャブに独特の構成データがロード可能とされるようなオン・ボード・レジスターが前記ＦＰＧＡに含まれ、前記構成データが前記キャブ特定化電気信号と前記出力信号を前記入力信号の一組と前記キャブ特定化電気入力の前記一組にそれぞれ変換することを行なうようＦＰＧＡを構成するデータ値の特異の組を有することを具備する請求項１７記載の車両用運転シミュレーター。
【請求項２０】
前記オン・ボード・レジスターが前記ＦＰＧＡに対して電力が供給されている限りにおいてのみ前記構成データを保持する請求項１９記載の車両用運転シミュレーター。
【請求項２１】
前記コンピューター・システムが前記構成データの格納される不揮発性メモリーを含む、請求項１９記載の車両用運転シミュレーター。
【請求項２２】
更に、前記ＦＰＧＡと前記車両キャブの電気回路の間に配設された信号調整回路を含む、請求項１７記載の車両用運転シミュレーター。
【請求項２３】
前記信号調整回路がＦＰＧＡを過渡電圧、静電放電、キャブ回路内の誤配線で生じる短絡及びキャブ回路の誤配線で生じる予測以上の電圧レベルから絶縁する断路手段を含む、請求項２２記載の車両用運転シミュレーター。
【請求項２４】
前記断路手段が光学的断路手段、変圧器及びコンデンサーからなるグループから選択される、請求項２３記載の車両用運転シミュレーター。
【請求項２５】
前記信号調整回路が信号の信頼性を改善する少なくとも１つのヒステリシス素子を含む、請求項２２記載の車両用運転シミュレーター。
【請求項２６】
前記ヒステリシス素子がシュミット・トリガーである請求項２５記載の車両用運転シミュレーター。
【請求項２７】
一部のキャブ特定化電気入力が前記コンピューター・システムで更新されるまで前記ＦＰＧＡの内部回路によりラッチされる、請求項１７記載の車両用運転シミュレーター。
【請求項２８】
一部のキャブ特定化電気信号が前記コンピューター・システムでサンプリングされるまで前記ＦＰＧＡの内部回路によりラッチされる、請求項１７記載の車両用運転シミュレーター。
【請求項２９】
少なくとも１つのキャブ特定化電気信号が前記コンピューター・システムによる受信前にアナログ・デジタル変換器によりアナログ形式からデジタル形式に変換される、請求項１７記載の車両用運転シミュレーター。
【請求項３０】
少なくともキャブ特定化入力がキャブ電気回路により受信される前にデジタル形式からアナログ形式に変換される、請求項１７記載の車両用運転シミュレーター。
【請求項３１】
前記車両キャブ内に着座しているシミュレーター運転者に対し運転環境のシミュレートされる画像を提供する前記車両キャブの前方に位置付けられた表示スクリーンと；
前記表示スクリー-ン上に表示されるリアル・タイムのグラフィック画像を発生する、前記少なくとも１つのコンピューター・システムに接続されたグラフィック・プロセッサーと；
をさらに含む、請求項１７記載の車両用運転シミュレーター。
【請求項３２】
投影される画像と運転者制御入力に一致する音声を発生する音声システムをさらに含む、請求項３１記載の車両用運転シミュレーター。
【請求項３３】
少なくとも１つの出力ポートを有する少なくとも１つのコンピューター・システムと；
少なくとも１つの信号が特定の車両作動パラメーターに対応する、所定の出力信号の一組を発生し、前記所定の出力信号が前記ポートにより送信可能である、前記コンピューター・システム上で実行可能な運転シミュレーション・ソフトウエア・プログラムと；
複数個の計器を含む電気回路を有し、当該複数個の計器の少なくとも１つの計器がその作動に対するキャブ特定化電気入力を要求する、車両キャブと；
所定の出力信号の前記一組をキャブ特定化電気入力の前記一組に変換する、前記ポートと前記車両キャブの電気回路の間に配設されたフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）と；
を具備する運転用シミュレーター。
【請求項３４】
前記出力ポートが又、入力ポートとして機能し；
前記ソフトウエア・プログラムが又所定の入力信号の一組を認識し、当該入力信号の少なくとも１つの信号が特定の操作者開始制御作動に対応し、前記所定の入力信号が前記ポートにより受信可能であり；
前記車両キャブが又複数個のコントロールを有し、当該複数個のコントロールの少なくとも１つのコントロールが操作者開始制御作用に応答してキャブ特定化電気信号を提供し；
前記ＦＰＧＡが又、前記キャブ特定化電気信号を所定の入力信号の前記一組に変換する、請求項３３記載の車両用運転シミュレーター。
【請求項３５】
前記コンピューター・システムによる前記運転シミュレーション・ソフトウエア・プログラムの初期化時点で前記車両キャブに特異の構成データをロードできるオン・ボード・レジスターが前記ＦＰＧＡに含まれ、前記構成データが、前記キャブ特定化電気信号と前記出力信号を入力信号の前記一組とキャブ特定化電気入力の前記一組にそれぞれ変換することを行なうようＦＰＧＡを構成するデータ値の特異の組を有することを具備する請求項３３記載の車両用運転シミュレーター。
【請求項３６】
前記オン・ボード・レジスターが前記ＦＰＧＡに電力が供給されている限りにおいてのみ前記構成データを保持する、請求項３５記載の車両用運転シミュレーター。
【請求項３７】
前記コンピューター・システムが前記構成データの格納される不揮発性レベルを含む、請求項３５記載の車両用運転シミュレーター。
【請求項３８】
前記ＦＰＧＡと前記車両キャブの電気回路の間に配設された信号調整回路を更に含む、請求項３３記載の車両用運転シミュレーター。
【請求項３９】
前記断路手段が光学的断路手段、変圧器及びコンデンサーからなるグループより選択される、請求項３８記載の車両用運転シミュレーター。
【請求項４０】
前記信号調整回路が信号の信頼性を改善する少なくとも１つのヒステリシス素子を含む、請求項３８記載の車両用運転シミュレーター。
【請求項４１】
前記ヒステリシス素子がシュミット・トリガーである請求項４０記載の車両用運転シミュレーター。
【請求項４２】
一部のキャブ特定化電気入力が前記コンピューター・システムにより更新されるまで、前記ＦＰＧＡの内部回路によりラッチされる、請求項３３記載の車両用運転シミュレーター。
【請求項４３】
一部のキャブ特定化電気信号が前記コンピューター・システムでサンプリングされるまで、前記ＦＰＧＡの内部回路によりラッチされる、請求項３３記載の車両用運転シミュレーター。
【請求項４４】
少なくとも１つのキャブ用特定化電気信号が前記コンピューター・システムで受信される前に当該信号がアナログ・デジタル変換器によりアナログ形式からデジタル形式に変換される、請求項３３記載の車両用運転シミュレーター。
【請求項４５】
少なくともキャブ特定化入力がキャブ電気回路により受信される前に当該キャブ特定化入力がデジタル形式からアナログ形式に変換される、請求項３３記載の車両用運転シミュレーター。
【請求項４６】
運転環境のシミュレートされた画像を前記車両キャブ内に着座しているシミュレーター運転者に提供する、前記車両キャブの前方に位置付けられた表示スクリーンと；
前記表示スクリーン上に表示されるリアル・タイムのグラフィック画像を発生する、前記少なくとも１つのコンピューター・システムに接続されたグラフィック・プロセッサーと；
をさらに含む、請求項３３記載の車両用運転シミュレーター。
【請求項４７】
投影される画像と運転者制御入力に一致する音声を発生する音声システムをさらに含む、請求項４６記載の車両用運転シミュレーター。
【発明の詳細な説明】
【０００１】
産業上の利用分野
本発明は車両用シミュレーターに関するもので、更に詳細には運動ベースのような、関連あるシステムと同様車両用コントロール、計器及び電子回路のインターフエイスをなす方法と装置に関するもので、又、車両シミュレーション・ソフトウエアに関するものである。
【０００２】
発明の背景
高度に現実的な運転経験をもたらす車両用運転シミュレーターが増加の一途をたどって提供可能となって来ている。高度のシミュレーターは一般にホストコンピューター・システムでロードされて作動するシミュレーター・マスター・コントロール・プログラムを採用している。ホストコンピューター・システムからの入力を制御することに応じてリアル・タイムのグラフィック画像を発生するグラフィック画像化エンジンがこのホストコンピューター・システムに従属している。これらの画像は高度に現実的な運転経験を提供するバーチャル・リアリテイを生み出す目的から約９０°から完全に３６０°の範囲内での視野角度を提供出来るスクリーン上に投影可能である。シミュレーションを出来るだけ現実的にする目的からシミュレーターは実際の生産車両の車両キャブを利用出来る。運転者が車両キャブのコントロールを操作する際、運転者により行われる制御入力はマスターコントロール・プログラムとインターフエイスされる。現実についての認知は更に高忠実度音声を発生する音声システムと運転者に外部環境、路面状態及び運転者の入力といった投影画像と全て一致する力を与えるようにした、キャブに接続された運動システムにより更に高めることが出来る。極限に近い運転シミュレーターは更に画像化されている路面に適した雑音も発生する場合がある。車両運転用シミュレーターの購入者は一般にそのシミュレーターに対して１種類以上の特別の適用例を備えている。例えば、このシミュレーターはセミ・トラックの運転者の訓練用に使用出来、このシミュレーターは警察官を対象に高速追跡技術の訓練用に使用出来、又は緊急車両用運転者の安全技術の改善目的に使用可能である。こうした特殊化用途に対する運転技量の同質化を高める目的から、実際の仕事で運転される実際の車両の車両キャブを使用することが高度に望ましい。これはシミュレーター・ソフトウエアに対してインターフエイス状態にしなければならない文字通り多数の車両キャブが存在し得ることからシミュレーターの製造が複雑となる。例えば、或る警察署ではそのシミュレーターとしてフォード・クラウン・ビクトリア・キャブの使用を希望し、一方他の警察署ではシボレー・ルミナ・キャブの使用を望むかもしれない。警察署といった政府関係の部局では典型的には２、３年毎に車両交換を行なうという事実があるため、その状況は更に複雑になっている。その上、トラック運転の教習所では、その習得した技量を実際の社会によりよく移すために多数のトラック・キャブの利用を希望するかもしれない。
【０００３】
車両運転シミュレーション産業自体は幼年期にあるが、この産業は極めて競争が激しい。シミュレーター製造業者はハードウエアの明細を基本的な最低状態に維持し、別々の製品ラインの本数を最低にすることで最大人数の顧客の必要性を満たすことで利潤性を改善することが出来る。理想的には顧客全員の必要性を満たすべく基本的な単一の製品ラインが容易にあつらえられる事になる。
【０００４】
ソフトウエアを変更することで、異なる形式の車両をシミュレートする際の多くの相違点を満たすことが出来るが、或る点ではこのソフトウエアはハードウエアのインターフエイスを通じて各キャブの独特の電気回路に接続されねばならない。個々のキャブの電気的計器類は多くの相違点として以下のものが含まれる。
【０００５】
１．電圧割合；
２．入力信号の波形要件；
３．締め付けた際の開閉するシート・ベルト・スイッチといったスイッチ論理；
４．入力信号と出力信号の個数；
５．ハンドル、ブレーキ・ペダル、アクセル・ペダル又はギア・シフト・レバー上のセンサーの形式（即ち、抵抗性電位差計、光学的符号器、スイッチ等）。
【０００６】
現行の技術では、これらの相違点を各種様式に扱っている。図１ないし図３は表示スクリーン１０１、表示スクリーン１０１上に画像を投影するプロジェクター１０２、シミュレーター・データ処理ユニット１０３を備えたシミュレーター・システムに対する車両キャブのインターフエイスとなるべく現時点で使用される３つのアプローチを表している。最初のインターフエイス・アプローチは図１で表されている。このアプローチを使用するとキャブ１０５は標準的なインターフエイス・ユニット１０４に対する接続のため完全に再配線される。このアプローチの主たる利点は一方のキャブから他方のキャブへのソフトウエア上の変更が無いことにある。しかしながら、主たる欠点は再配線過程がコスト高であり、時間を消費する点にある。これは特に仕事上スイッチと計装関係のあつらえが必要な場合、特に欠点となる。
【０００７】
図２で表された第２アプローチは標準的なキャブ配線をシミュレーター・データ処理ユニット１０３に相互接続する各キャブ２０５に対する独特のインターフエイス回路２０４を設計することにある。このオプションの主たる利点は、シミュレーション・ソフトウエア又はキャブ配線に対して変更を必要としない点にある。しかしながら、このアプローチについては、多数の著しい欠点がある。キャブ回路の分析と文書化のみでなく、カスタム・インターフエイス回路の設計と製造に多くの時間が費やされる。その上、カスタム・インターフエイス回路は限定された量が構築されるので製造コストが比較的高くなる。他の欠点はキャブ回路の再分析と文書化及び異なる車両キャブの導入の度毎に新しいインターフエイス回路を再設計し、製造する必要性がある点にある。
【０００８】
シミュレーション産業で頻繁に使用される他のアプローチを図３に示す。インターフエイス３０４は現存するオフ・シェルフ回路板と電子モジュールを使用して設計されている。こうしたアプローチは典型的にはシミュレーション・ソフトウエアに対して変更を行なうことが要求される。このアプローチに対する主たる利点はカスタム・ハードウエアがあまり要求されない点にある。容易に利用可能なボードとモジュールを使用することにより設計と製造コストが低減化されるだけでなく、メインテナンス・コストも低減化される。このアプローチには多数の問題点がある。オフ・シェルフ回路板は典型的には高価であり、システム内への集積化が困難である。これらの回路板は又、プログラムが困難である。その上、ソフトウエアを再設計する場合は、その回路板は全体的に置換しなければならない。又、キャブ回路のリバース・エンジニアリング（即ち、分析と文書化）に関連した時間とそのコストも重要である。ソフトウエア変更が要求される場合は、これがコスト高につながる。このオプションはそれでも一部のキャブについては入手出来ないが、その理由は特異であることから、それがカスタム設計のインターフエイス・ハードウエアを要求する点にある。
【０００９】
本明細書で今まで説明して来たインターフエイス・オプションはそれ自体ではキャブのシミュレーター・システムへの迅速且つ経済的インターフエイス化をもたらさない。シミュレーターの顧客はキャブを定期的に変更出来て、これらの変更に関連した時間とコストを最低にすることを望んでいる。図１のインターフエイス・オプションはキャブの迅速な交換を可能にし、又、実際の交換に関連したコストを最低に出来るが、キャブにおける標準的なインターフエイスを提供するコストは相当のものである。
【００１０】
必要とされるものは車両キャブを運転用シミュレーターに接続するコストの低減化、シミュレーター所有者がシミュレーターについてそのキャブを一層迅速且つ一層廉価に交換できると共に現在のキャブ・インターフエイスを使用して可能となるような遥かに少ないソフトウエア変更を以って可能にするようなインターフエイスにある。こうしたインターフエイスは簡単な電気的非接続と接続及び僅かのソフトウエア上の改変を必要とするだけで車両キャブの交換を容易にする。その上、新しいシミュレーター・ハードウエアのデバッギングとキャブの組み合わせが、この新しいインターフエイスにより容易にされる場合は、こうしたインターフエイスは役立つことになろう。
【００１１】
発明の要約
本発明の目的上、運転用シミュレーター・システムにはシミュレーター運転者が着座する車両キャブが含まれる。このシステムには又、可視表示スクリーンも含まれ、このスクリーン上にはリアル・タイムの運転環境を表すグラフィック画像が表示される。このシステムには又、少なくとも１つのホストデータ-処理ユニット、又はコンピューター、１個以上の入出ポートを有するシステムも含まれる。他のデータ処理素子はホストコンピューターに従属可能である。ホストコンピューター・システムからの制御入力に応答してスクリーン上に表示するリアル・タイム・グラフィック画像を発生するロッキード・マーチン・リアル３Ｄプロ（ＬｏＣＫｈｅｅｄ  Ｍａｒｔｉｎ  Ｒｅａｌ  ３−Ｄ  Ｐｒｏ）といったグラフィック画像化エンジンがこうした素子の１つである。各種システム構成要素のリアル・タイム作動を同期化する目的で使用可能なデジタル信号プロセッサーがこうした他の素子である。運転用シミュレーター・システムには又、ホストコンピューターで実施可能な運転用シミュレーション・ソフトウエア・プログラムも含まれる。ソフトウエア・プログラムは車両キャブから出るオペレーター開始制御入力に応答する入力信号の一組を認識するよう設計されている。ソフトウエア・プログラムは又、出力信号の一組を発生する。これら出力信号の多くは他の各種システム構成要素を制御する目的に使用され、他の信号はキャブ計装の制御目的に使用される車両キャブに送られる。
【００１２】
本発明の主眼点は、入出力ポートと車両キャブの電気回路の間に設けたフィールド・プログラマブル・ゲート・アレイ即ちＦＰＧＡとして公知のフィールド・プログラマブル集積回路の配設にある。プログラマブル集積回路はキャブからの電気信号をコンピューターで理解される入力信号に変換し、又、プログラム出力信号をキャブで利用可能な電気的入力の一組に変換することができる。こうしたＦＰＧＡインターフエイスの機能の多くはマイクロプロセッサー又はマイクロ・コントローラーで提供可能であるが、ＦＰＧＡのみが提供出来る一部の機能が存在している。例えば、光学的符号器出力の復号化はＦＰＧＡの内部回路により提供可能である。その上、信号調整回路もＦＰＧＡ回路により提供可能である。例えば、各スイッチ入力にはスイッチを閉じる際発生するような信号バウンスを無くすことにより信号の信頼性を改善するシュミット・トリガーを備えることが出来る。
【００１３】
本発明の好適実施のためには、このＦＰＧＡを静電的放電、誘電性ロード・キックバック又は誤配線により生じる予測以上の電圧、接地ループ問題、又は回路と車両キャブの間に断路回路を設置することで生じる欠陥配線にて生じる短絡に対して保護することが望ましい。
【００１４】
本発明の好適実施態様にとって、このＦＰＧＡはＲＡＭ構成形式のものである。即ち、このＦＰＧＡにはＦＰＧＡを構成するデータ値の特異の一組を格納できるオン・ボード揮発性メモリー・レジスターが含まれている。この構成データはハード・ディスク・ドライブといった不揮発性媒体上に記憶出来、システム初期化中にＦＰＧＡ内にロード可能である。それぞれ異なる車両キャブに対する構成データの多数組をホストコンピューター・システムのハード・ディスク・ドライブ上におけるデータ・フアイル・ライブラリー内に格納可能である。例えば、このライブラリーから新しいキャブに対する適切なデータ・フアイルを選択することにより、新しい車両キャブを運転シミュレーターに対してインターフエイスさせることが出来る。アンチ・ヒューズ技術を利用している形式といった他のＦＰＧＡ形式も本発明実行の目的に使用可能であることも理解すべきである。しかしながら、再プログラム可能なＦＰＧＡを使用することには確実に利点がある。構成データ・フアイルが改変されるか又は更新される際、チップを交換する必要がないことからデバッギングが一層容易となる。その上、異なる車両キャブは単一の再プログラム可能なＦＰＧＡにより適合可能である。
【００１５】
本発明の他の第２実施態様にとっては、このＦＰＧＡとその関連あるインターフエイス回路が単一回路板上に存在している。ＦＰＧＡと特定のキャブ・インターフエイスに対して要求される特別の構成要素は回路板上のソケット内にプラグ・インされる単一モジュールとしてパッケージされる。こうした特別の構成要素には、制限無しに光学的符号器及びＡＤＣ／ＤＡＣ波形/レベル発生器とインタープリターが含まれる。車両キャブの切換え目的上、このモジュールはユニットとして置換される。
【００１６】
いずれか一方の実施例に対して、ホストコンピューター・システムからの制御信号はＦＰＧＡを介してキャブ内の計器類に送られる。同様に、キャブ・コントロールとスイッチからの信号は反対方向でＦＰＧＡを通じてホストコンピューター・システムに流される。
【００１７】
完全に新しいキャブをこのシミュレーターに対してインターフエイス状態にする目的から、このキャブにおける各入力部又は出力部は単に認識され且つＦＰＧＡのキャブ側に接続されているインターフエイス・バス上の特定のピンに接続されねばならない。次にＦＰＧＡはキャブの各入出力が正確にそのホストコンピューター・システムからの対応する入出力と一致するようプログラムを組むことが出来る。データ・フアイル編集作動中に各キャブ機能を引き続き検査することにより、適切な論理値が所定信号に対して容易に割り当て可能となる。例えば、シミュレーション・ソフトウエアが或るラッチされたシート・ベルトに対する高い論理値を期待しているが、この機構に対するキャブ入力が代わりに低い論理レベルを送出する場合は、ＦＰＧＡはその受信信号を逆にするよう編集機能中に再プログラム化が可能である。個々の信号に対して適切なルート化と適切な論理割り当てを提供することに加えて、ＦＰＧＡは又、任意の信号に対する信号処理機能を提供するようプログラムを含むことが出来る。例えば、ＦＰＧＡはその入力がキャブ内の光学的符号器に接続される際特定の入力に対する位置検出を提供するようプログラムを組むことが出来る。
【００１８】
再構成可能なＦＰＧＡを使用する１つの明らかな利点は、このシミュレーター・システムに対する新しいキャブのインターフエイス化処理が著しく単純化される点にある。その上、ＦＰＧＡは再構成可能であるので、ＦＰＧＡを構成するデータ・フアイルは迅速且つ安全に試験可能である。これらの因子の結果、インターフエイス処理にかかるコストは現存するインターフエイス処理方法と比較して著しく低下される。
【００１９】
再構成可能なＦＰＧＡを使用する他の利点は、このＦＰＧＡがキャブの電気的構成とは無関係にシミュレーション・ソフトウエアに対して一定のインターフエイスを作り出す点にある。ホストコンピューター・システムからの出力信号と同様キャブからのＦＰＧＡ内に入る入力信号はルート化され、ＦＰＧＡの揮発性メモリー内にロードされていたデータ・フアイル値で検出される際ＦＰＧＡにより処理される。シミュレーション・ソフトウエアは常時ＦＰＧＡからの一部の標準的信号を予測出来るので、車両キャブを変更する際は、このシミュレーション・ソフトウエアに対する改変が最低にされるか又は共に無くされる。ＦＰＧＡの構成により、そのキャブはシミュレーション・ソフトウエアに対して自由状態とされる。
【００２０】
発明の詳細な説明
車両運転用シミュレーターは多くの異なる方式で構成可能である。その最終的な構成は２次構成部品のコストと利用可能性、単純性と使用可能性に対する必要、望まれる現実性の度合いにより指示され、或る程度は一部の構成に何ら明らかな利点が存在しない場合におけるランダムな設計上の選択により指示される。市場に出ている製品に対してその設計と組み立てには補償が要求されることを理解すべきである。その結果、本発明を導入している車両用運転シミュレーターの好適実施態様は新しい構成要素が利用可能となり且つ現存する構成要素が更に実行可能となる際変化することになる。
【００２１】
ここで図４を参照すると、車両用運転シミュレーター・システム４００の現在の好適実施態様にはホストコンピューター又はデータ処理システム４０１が含まれる。コンピューター・システムであるデータ処理システム４０１はホストコンピューター・システムであるデータ処理システム４０１からの制御入力に応答してスクリーン４０４上にプロジェクター４０３で表示するようリアル・タイムのグラフィック画像を発生するロッキード・マーチン・リアル３−Ｄプロといったグラフィック・プロセッサー４０２に接続されている。
【００２２】
ホストコンピューターは又、音声発生器４０５に接続されている。全体のシステム・コストを低くするという目的のためなされる妥協案として、このホストコンピューター・システム４０１はマイクロソフト＠ウインドウズ＠オペレーテイング・システムが決定化処理に対しては適していないという事実にも拘わらず、このオペレーテイング・システムの下で動作する。その結果、ホストコンピューター・システム４０１はＩＳＡ又はＰＣ１バスといった並列インターフエイス４０７を介してデジタル信号処理装置（ＤＳＰ）４０６に対して従属化される。勿論、並列バスの代わりに直列バスも使用可能である。ＤＳＰ４０６はシミュレーター・システム４００の各種構成要素に対してマスター・クロック信号を提供し、かくして現実のシステムに対する同時性が達成されるよう各種システム構成要素の作動を総合的に調整する。ＤＳＰ４０６は、これも直列インテーフエイスを介してフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）４０８に直接接続される。Ｘｉｌｉｎｘ＠ＸＣ５２１５集積回路（ＩＣ）が現在好適なＦＰＧＡである。ＸＣ５２１５ＩＣはキャブ特定化構成データを内部に格納できるオン・ボード揮発性メモリー・レジスターを有するＲＡＭ構成可能なデバイスである。ＦＰＧＡ４０８は、この特異な組のデータ値で構成される。キャブ構成データはハード・ディスク・ドライブ４１１といった不揮発性媒体上に格納可能であり、又、システム初期化中にＦＰＧＡ４０８内にロード可能である。それぞれ異なる車両キャブに対する構成データの多数組をホストコンピューター・システムのハード・ディスク・ドライブ上のデータ・フアイル・ライブラリー内に格納出来る。従って、ライブラリーからその新しいキャブに対する適切なデータ・フアイルを選択することにより新しい車両キャブを運転シミュレーターに対してインターフエイス状態に出来る。
【００２３】
ＸＣ５２１５  ＩＣの構造は慣用的なＦＰＧＡＳのものと類似しているので、これはプログラマブル入出力ブロック、プログラマブル論理ブロック及び プログラマブル・インターコネクト部分を備えている。図５、図６及び図７はＦＰＧＡＳ、ＸＣ５２０シリーズの構造の簡単な全体図を示す。図５はＸＣ５２００の構造の概念的全体図を表す。慣用的なＦＰＧＡＳとは異なり、論理とローカル・ルーチング・リソースは可撓的なＶｅｒｓａブロック内で結合されている。汎用目的ルーチングが汎用ルーチング・マトリックス（ＧＲＭ）を介して各Ｖｅｒｓａブロックに接続する。Ｖｅｒｓａリングは、多数の入出力ブロック（ＩＯＢＳ）からＶｅｒｓａブロックによって構成される内部論理に対する接続をもたらすデバイスを包囲している相互接続セルの「フリーウエイ（ｆｒｅｅｗａｙ）」である。図６には単一Ｖｅｒｓａブロックの構造が表してある。構成可能な論理ブロック（ＣＬB）には４個の論理セル、即ち、ＬＣ０、ＬＣ１、ＬＣ２及び、ＬＣ３が含まれている。
【００２４】
ＣＬＢはプログラマブル・ローカル・インターコネクト・マトリックス（ＬＩＭ）に接続され、一方、このＬＩＭは４ビット直接接続の４連状態を介して４個の隣接するＶｅｒｓａブロックに接続され且つ２４個の２方向のノードを介してＧＲＭに接続されている。単一論理セル（ＬＣ）の構造を図７に示す。各ＬＣには４個の入力Ｆ１、Ｆ２、Ｆ３、Ｆ４を有する関数発生器ＦＤフリップ・フロップ又はラッチとして構成可能な記憶装置ＦＤ；及び制御論理が含まれる。図７で表されている信号は以下の通りである。ＤＩ＝データ入力；ＤＯ＝データ出力；ＣＩ＝搬入；ＣＯ＝搬出；ＣＥ＝クロック可能化；ＣＫ＝クロック；ＣＬ＝クリア；Ｄ＝ラッチ・データ入力；Ｑ＝ラッチ出力；Ｘ＝不ラッチ出力。制御論理は演算機能の迅速な実行のためキャリー論理をもたらすマルチプレクサーＭ１、Ｍ２、Ｍ３の３つを利用する。制御論理は又、極めて広い入力関数の復号化を可能にするカスケード・チエーンとして構成可能である。従って、セルに対しては、５個の入力（Ｆ１、Ｆ２、Ｆ３、Ｆ４、ＤＩ及びＣＩ）及び４個の出力（ＣＯ、ＤＯ、Ｑ、Ｘ）が存在する。入力と出力の独立性によりソフトウエアは各ＬＣ内でのリソースの利用を最大に出来る。Ｖｅｒｓａ ブロック内の全てのセルに共通している信号ＣＥ、 ＣＫ、 ＣＬは値の書き込みとラッチＦＤに格納された値の消去目的に使用される。各ＬＣは又、関数発生器又はレジスターのいずれかの使用を犠牲にすることがない直接供給径路も含む。
【００２５】
コストが低いことと、オン・ボード・メモリー・レジスターへの新しいデータの単なる書き込みにより再プログラム化が可能なためＸＣ５２１５ＩＣの使用が有利である。アンチ・ヒューズ技術を採用している如きＦＰＧＡＳの他の形式も本発明実行目的に使用可能である。しかしながら、内部プログラミング用にアンチ・ヒューズ技術を利用するＦＰＧＡは１回のみプログラムが可能である。この形式の不正確にプログラム化されたＦＰＧＡを修正するには、新しいプログラム化されていないＦＰＧＡを使用しなければならない。他方、Ｘｉｌｉｎｘ  ＩＣはエラーの修正と異なるデータ・レジスター値を必要としている新しいキャブの補償のため繰り返し再プログラム化が可能である。ＩＳＡ又はＰＣＩの如き並列インターフエイスはホストコンピューター４０１とＤＳＰ４０６の相互接続用に採用されているが、その代わりとして直列インターフエイスを使用可能である。同様に、ＤＳＰ４０６とＦＰＧＡ４０８を接続する目的で直列インターフエイスを使用するが、その代わりとして並列インターフエイスを使用可能である。一方、ＦＰＧＡ４０８は車両キャブ４０９及び車両キャブ４０９の設置してある運動ベース４１０に接続される。
【００２６】
ここで、図８を参照すると、デジタル信号プロセッサー４０６を介して運動ベース４１０、（非図示の）キャブ及びホストデータ処理システム４０１に接続されたＦＰＧＡ４０８の簡略化された模式図を示してある。この模式図の主たる目的はＦＰＧＡ４０８で実行可能な或る種形式の機能の理想的考えを提供することにある。ＦＰＧＡ４０８の左側の信号線はＤＳＰ４０６に対する入力と同様その出力を表し；右側の信号線はキャブ計装と計器に対する入力、運動ベース４１０に対する入力及び運動ベースからの出力と車両キャブ４０９からの制御入力を表している。本発明で実施される如くＦＰＧＡ４０８が実行する主たる作業の１つはＦＰＧＡの片側の信号を他方の側の適切な個所へルート化する点にある。例えば、信号ＣＳ１、ＣＳ２及びＣＳ３は車両キャブ（非図示）内のスイッチから出るキャブ側信号を表し、一方、信号DS１、 DS２及びDS３はそれぞれ信号ＣＳ１、ＣＳ２及びＣＳ３に対応するＤＳＰ側の信号を表している。他方、信号ＤＣ１、ＤＣ２及びＤＣ３はそれぞれキャブ側ゲージ入力ＣＧ１、ＣＧ２及びＣＧ３に対応するＤＳＰ側ＦＰＧＡゲージ信号である。ＦＰＧＡ４０８は信号入力がその関係ある出力にルート化されるようプログラムが組まれている。そのルート化が不正確である場合、ＦＰＧＡ４０８はその問題点を修正すべく再プログラム化を容易に行なえる。信号ＤＣ１、ＤＣ２及びＤＣ３はキャブ側運転者入力である。信号ＣＤＩがハンドル位置情報を提供する光学的符号器に接続されると、当該情報の復号化が論理ブロック８０２により提供可能とされる。ヒステリシス・デジタル復号器はＦＰＧＡ回路構成要素から構成可能である。こうしたデジタル復号器は３６０°の完全回転にわたり複数個の等角弧状スパンの１つ内で回転軸の位置を確認出来る。弧状スパンの寸法は多かれ少なかれ感度を提供するよう調節可能である。論理ブロック８０２は又、電気信号がＤＳＰ４０６を通じてホストコンピューター・システム４０１によりサンプリングされるまでキャブ特定化電気信号を入力値に位置するＦＰＧＡ４０８の内部にある回路から構成されたラッチとすることが出来、又はそのラッチを含むことが出来る。
【００２７】
更に図８を参照すると、各自由度における相対的位置を検出する目的で複数個の光学的符号器を利用している運動ベース４１０はＦＰＧＡ４０８を介してＤＳＰ４０６に接続されている。ＤＳＰ側制御信号ＤＣ２、 ＤＣ３及びＤＣ４はキャブ側制御信号ＣＣ２、ＣＣ３、ＣＣ４、 ＣＣ５、ＣＣ６及びＣＣ７に接続されている。後者の信号は直接運動ベース４１０に接続されている。運動ベース４１０の絶対値は運動ベース４１０を較正することで決定される。これは移動限界の間で各自由度内における運動ベースを移動させることで行われる。論理ブロック８０４には運動ベース位置情報をホストＤＰＳ ４０１に提供する多数の光学的復号器が含まれている。論理ブロック８０２及び８０４内で使用可能な光学的復号化回路について図９を参照しながら一層詳細に説明する。更に図８を参照すると、論理ブロック８０３はキャブ要件と対比可能となるようＤＳＰ４０６から受信される信号を条件つけるよう使用される信号調整回路を表している。例えば、論理ブロック８０３はＤＳＰ４０６からの出力がホストコンピューター・システム４０１により更新される迄当該出力として受信される値にキャブ特定化電気入力を維持するＦＰＧＡ内部の回路で構成されたラッチにすることが出来る。
【００２８】
更に、図８を参照すると、ＦＰＧＡは運動ベース４１０とキャブ回路両者に絶縁回路を介して間接的に接続されている。直接接続はＦＰＧＡ４０８を静電的放電、誘電性ロード・キックバック又は誤配線により生じる予測以上の電圧、接地ループ問題又は欠陥配線により生じる短絡にさらす恐れがあるので、この直接接続は特に良好な設計方法ではない。ＦＰＧＡ４０８をこうした状態にさらすことはＦＰＧＡの信頼性を危うくし、又は、それを共に欠落状態にさせる。絶縁回路には導電性又は誘電性結合が含まれるが、本発明の好適実施態様に対しては複数個の光学的絶縁体０１１−０１１４が利用される。最も基本的な形式における各光学的絶縁装置は受信トランジスターに隣接する発光ダイオード（ＬＥＤ）で構成されている。代替的に、光学的絶縁装置は一対の隣接するＬＥＤで構成されるが、一方のＬＥＤは送信器として作用し、他方のＬＥＤは受信器として作用する。かくして接地ループと他の絶縁問題が無くされる。本発明の好適実施態様に対しては光学的絶縁装置０１１−０１１４が容易に構成可能なインターフエイス・ボード上に物理的に位置付けられる。その上、キャブからの各スイッチ入力にはスイッチが閉じられる際生じる信号バウンスを無くすことにより信号信頼性を改善するシュミット・トリガーが備えてある。スイッチ信号ＣＳ１、ＣＳ２及びＣＳ３はそれぞれシュミット・トリガーＳＴ２、ＳＴ１及びＳＴ３と関連していることが観察されよう。
【００２９】
図９は直角成分符合化装置の出力を復号化する目的に使用される回路の現時点での好適実施態様を示している。直角成分符号化については当技術で公知であるため、その設計と機能についての説明はここでは行なわない。これらの復号化回路については主として本発明開示内容の意味においてＦＰＧＡ４０８の実行可能性を示す目的で開示されている。回転位置情報を提供するため運動ベース４１０上には多数の直角成分符合化装置が採用してある。これらの符合化装置は又、方向変更入力を提供すべくキャブ４０９のハンドル軸上にも採用可能である。更に詳細には、図９は復号化回路だけでなく他の３つの関係ある回路も示している。復号化回路自体は２つの大きなブロック、即ち、比較回路（ブロックＣ）及び位置アキュムレーター（ブロックＤ）に分割可能である。オプションの回路は符号化集積試験回路（ブロックＡ）、ノイズ拒絶回路（ブロックＢ）、並列対直列変換器（ブロックＥ）である。
【００３０】
オプションの符合化試験回路は直角成分符合化装置の出力をモニターし、符合化装置の出力が活性化していること及び差動出力（Ａ、Ａ＊及びＢ、Ｂ＊）が実際反対状態にあることを立証する。直角成分符合化装置が電力を失うか又は配線が切断されるか又は短絡されると、符合化装置ＯＫ信号がローになり、ローの状態を保つ。この安全機構は制御プロセッサーがホストデータ処理システム４０１又はデジタル信号プロセッサー４０６であるにしろ、直角成分符合化装置からの現在の位置出力値の有効性に関する情報を制御プロセッサーに提供する。
【００３１】
ブロックＢのオプションのノイズ拒絶回路は符合器からの配線上のノイズを拒絶する先行技術の方法と共通している。この回路は又、符合器製造業者により示唆されている。
【００３２】
ブロックＥのオプションの並列対直列変換器は単に復号器回路の並列出力値を直列装置に対するインターフエイス用の直列値に変換する。
【００３３】
ブロックＣの比較回路は非同期データを受信して同期データを出力する。この非同期データはＦＰＧＡ４０８の内部にあるマスター・クロック信号によりブロックＤの位置アキュムレーター回路内の符合付き位置値を有する同期データに変換される。直角成分符合器は回転数あたりの計数又は１回転あたりのパルス数で定格化される。従って、符合器仕様書は１回転あたりの符合器によりどれだけ多くの矩形波パルスが発生されるかを示している。これらの矩形波パルスは信号ＥＮＣ．Ａ  ＯＵＴ及びＥＮＣ．Ｂ  ＯＵＴとして比較回路により受信される。パルス割合発生は符合器の回転速度（即ち、毎分あたりの回転数）に正比例している。復号化回路はマスター・クロック周波数が少なくとも符号化周波数の１０倍になるとの仮定の下に設計されている。符合器仕様書では一般に最大動作周波数として約１００ｋＨｚを設定しており、ＦＰＧＡは典型的には少なくとも１ＭＨｚの周波数で動作する。従って、実際の適用例の場合最大符合器周波数に対するマスター・クロック周波数の比は少なくとも１０：１となる。復号化回路は一般に符合化パルスあたり１個の計数（即ち、矩形波発生器のサイクル）か又は符合化パルスあたり４個の計数にて作動するよう設計されている。最大解像度を提供する目的から図９の回路は符合化パルスあたり４個の計数値で動作するよう設計されている。
【００３４】
更に図９を参照すると、比較回路と位置アキュムレーターは比較により先に受信して記憶された出力値に対する受信された符合器出力を作動させる。符合器は２ビット・グレイ・コード（グレイ・コードは単一ビットのみが一度に変化するコードである）となっている４個の特異の状態を出力する。位置アキュムレーター内における２個の最小記憶ビットは符合器出力に見られる同じグレイ・コードに変換される。次に、比較回路は位置アキュムレーターの値が符合器値と等しくなるようその位置アキュムレーターを符合器に対して同期化させようとする。これは２つの計数値間の誤差を検出することで達成される。誤差（即ち、差）が検出されれば、位置アキュムレーターは符合器の運動方向において１だけ増減される。特に、比較回路は２つの値の比較におけるヒステリシスを実行することで動作する。この回路は図面において符合器方向のラベルが付けられた符合器流れ方向を決定すべく符合器と従前の出力値の間の１計数の差を使用する。次に比較回路は符合器運動の方向において、その計数値を１だけ変えるべく位置アキュムレーターに信号を出す前に合計で２計数の誤差に対して他の差計数を待つ。この信号にはステップ出力値というラベルが付けてある。以下の表１はブロックＣの比較回路に対する動作表である。
【００３５】
【表１】
0003774627.tif 000002
【００３６】
ここで、符合器の実際の位置に対する復号器出力値の性状について分析する。符合器は一定速度で回転しているので、出力値は常時実際の符合器位置より少なくとも１計数分遅れており、その出力値の変更に伴いその計数はマスター・クロック周波数で１が分割される限りにおいて一周期に対し実際の符合器位置が２計数遅れる。符合器が停止し、特定位置の周りで＋１又は−１計数分移動すると、復号器の出力は値が変化せず、従って、出力誤差は＋１、０又は−１計数となる。符合器がいずれか一方の方向で移動し続け始めると、動作は前述の如く行われる。
【００３７】
本明細書では本発明の多数の実施態様について開示して来たが、当技術の通常の知識を有する者にとっては先の特許請求の範囲による本発明の範囲と技術思想から逸脱せずに本発明に対して変更と改変をなし得ることが明らかである。
【図面の簡単な説明】
【図１】  図１は車両シミュレーション・プログラムが実行されるコンピューターに対して車両キャブをインターフエイス状態にする先行技術の第１方法を表すブロック図である。
【図２】  図２は車両シミュレーション・プログラムが実行されるコンピューターに対して車両キャブをインターフエイス状態にする先行技術の第２方法を表すブロック図である。
【図３】  図３は車両シミュレーション・プログラムが実行されるコンピューターに対して車両キャブをインターフエイス状態にする先行技術の第３方法を表すブロック図である。
【図４】  図４はシミュレーター・ソフトウエア・インターフエイスを車両キャブの電子回路系に対してインターフエイスする本発明の好適実施態様のブロック図である。
【図５】  図５はＦＰＧＡＳのＸｉｌｉｎｘ  ＸＣ５２００シリーズの構造ブロック図である。
【図６】  図６図はＸＣ５２００  ＦＰＧＡシリーズのＶｅｒｓａブロックのブロック図である。
【図７】  図７はＸＣ５２００  ＦＰＧＡシリーズの論理セルの論理図である。
【図８】  図８は基本的機能であるインターフエイス機能を示している本発明に従って構成されたＦＰＧＡの模式図である。
【図９】図９は光学的符号器入力を復号化するため使用される回路の模式図である。
【図１】
0003774627.tif 000003
【図２】
0003774627.tif 000004
【図３】
0003774627.tif 000005
【図４】
0003774627.tif 000006
【図５】
0003774627.tif 000007
【図６】
0003774627.tif 000008
【図７】
0003774627.tif 000009
【図８】
0003774627.tif 000010
【図９】
0003774627.tif 000011