(57)【特許請求の範囲】
【請求項１】
ｐ型ＳｉＣからなる第１の層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層、厚さが０．５μｍ未満のｎ型ＧａＮ系化合物半導体からなる第３の層、を順に積層した半導体素子であって、前記第３の層の上に厚みが２μｍ以上のｎ型電極を備えることを特徴とする半導体素子。
【請求項２】
ＳｉＣ基板上にｐ型ＳｉＣからなる第１のクラッド層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる活性層、厚さが０．５μｍ未満のｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）からなる第２のクラッド層を順に積層した半導体素子であって、前記第２のクラッド層の上に厚みが２μｍ以上のｎ型電極を備えることを特徴とする半導体素子。
【請求項３】
ＳｉＣ基板上にＣＶＤ成長法によりｐ型ＳｉＣからなるクラッド層を成膜する第１の工程と、前記クラッド層上にＩｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる活性層をＭＯＣＶＤ成長法により成膜する第２の工程と、前記活性層上に厚さが０．５μｍ未満のｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）からなるクラッド層をＭＯＣＶＤ成長法により成膜する第３の工程と、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）クラッド層の上に厚みが２μｍ以上のｎ型電極を蒸着もしくはスパッタリングによって形成する第４の工程を有することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子とその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ系、ＳｉＣ系の材料は、青色発光に適した材料として注目され、現在様々な技術が提案されている。
【０００３】
例えば特開平８−６４９１０号公報では、図４（Ａ）に示すように、ｎ型ＳｉＣ基板１０上にｎ型ＳｉＣクラッド層１１、ＩｎＧａＮ活性層１２、ｐ型ＳｉＣクラッド層１３が順に積層され、このｐ型ＳｉＣクラッド層１３上部中央にＡｌ電極１４が、ｎ型ＳｉＣ基板１０下部中央にＮｉ電極１５が形成された青色発光が可能な半導体素子（以下、従来構造Ａ）が提案されている。
【０００４】
また、同公報には、その従来技術として、図４（Ｂ）に示すように、サファイヤ基板２０上に、ＡｌＧａＮバッファ層２１、ｎ型ＧａＮ層２２、ｎ型ＡｌＧａＮクラッド層２３、ＩｎＧａＮ活性層２４、ｐ型ＡｌＧａＮクラッド層２５、ｐ型ＧａＮ層２６、ｐ型透明電極２７が順に積層され、更にこのｐ型透明電極２７の上にｐ型電極２８が、ｎ型ＧａＮ層２２の一部にｎ型電極２９が形成された青色発光が可能な半導体素子（以下、従来構造Ｂ）も開示されている。
【０００５】
【発明が解決しようとする課題】
従来構造Ａにおいては、低温成長（約８００℃）のＩｎＧａＮ活性層１２の上部に高温成長（１４００〜１５００℃）のｐ型ＳｉＣクラッド層１３を成長させるため、ｐ型ＳｉＣクラッド層１３の成長中にＩｎＧａＮ活性層１２中のＮが離脱して格子欠陥を生じやすく、良好な結晶が得られない、素子特性が低下するなどの課題がある。
【０００６】
また、従来構造Ｂにおいては、ｐ型ＧａＮ層２６及びｐ型ＡｌＧａＮクラッド層２５を形成する際、アクセプタ添加層を成長後にアニール処理、電子線照射処理などの後処理が必要であるため、製造工程が複雑化するという課題がある。そしてまた、このような後処理によってｐ型層は得られるが、その比抵抗値が数オーム・ｃｍと高く、十分低抵抗なｐ型層が得られないため、電流の広がりを図るための透明電極２７を別途設ける必要があり、製造工程が複雑化するという課題がある。この透明電極２７は一般に、遮光性の金属材料を光を透過できる程度に薄く成膜して形成する必要があるので、透明電極２７を作成するための工程に高い制御性が必要になるという課題がある。
【０００７】
【課題を解決するための手段】
本発明は前記課題に鑑みてなされたもので、基本的な特徴は、ｐ型ＳｉＣからなる第１の層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層、厚さが０．５μｍ未満のｎ型ＧａＮ系化合物半導体からなる第３の層を順に積層し、前記第３の層の上に厚みが２μｍ以上のｎ型電極を備えて構成したことにある。
【０００８】
これにより、成膜工程において、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層の上部に、ＳｉＣ層（成長温度：１４００〜１５００℃）に比べて低温成長可能なｎ型ＧａＮ系の第３層（成長温度：１１００℃）を成長させるため、Ｉｎ(1-X)ＧａXＮからなる第２の層の熱分解による格子欠陥の発生を防止することができる。
【０００９】
加えて、第３の層の上に厚みが２μｍ以上のｎ型電極を備えるので、このｎ型電極がワイヤーボンド時に加わる衝撃を効果的に吸収する衝撃吸収層として機能し、ｎ型電極の下の層を、格子定数差に起因するクラックの発生が生じにくい薄膜に維持することができる。また、ｎ型電極の下のｎ型ＧａＮ系化合物半導体層の厚みを増加させて衝撃吸収層として機能させる場合は、その成膜に長時間要するが、ｎ型電極の場合は、その成膜を短時間で行うことができ、製造時間の短縮を図ることができる。
【００１０】
【発明の実施の形態】
以下本発明の実施例を、図１に示す青色発光に適した半導体素子を例にとって説明する。
【００１１】
この半導体素子は、ｐ型ＳｉＣ単結晶基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる単層の活性層３、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなるｎ型クラッド層４を順に積層した構造となっている。
【００１２】
ｎ型クラッド層４上には、ＴｉとＡｌの積層体からなるｎ型電極５が形成され、基板１裏面にはＳｉとＡｌとＡｕの積層体からなるｐ型電極６が形成されている。
【００１３】
ｎ型電極の厚みは一般に０．５μｍ前後に設定されているが、従来、ｎ型電極がこのような厚みであっても、ｎ型電極と活性層の間には、比較的厚膜の層が介在するので、それがワイヤーボンド時に活性層に加わる衝撃を吸収する衝撃吸収層として機能することができた。ここで、衝撃吸収層として機能する膜厚は、例えば上記ｎ型ＡｌＧａＮクラッド層４の場合、０．５μｍ以上必要となる。ところが、ｎ型ＡｌＧａＮクラッド層４を衝撃吸収層として機能するに必要な０．５μｍ以上の膜厚に成膜すると、その下の層との格子定数差に起因する応力が累積されてクラックが発生し易くなり、素子特性の低下要因となるという問題が生じる。また、ｎ型ＡｌＧａＮクラッド層４等の半導体層を衝撃吸収層として厚膜に成膜する場合、成膜に要する時間が長くなって製造効率が低下するという問題も生じる。
【００１４】
そこで、前記ｎ型電極５は、図２に示す実験結果に基づいて、その厚みを２μｍ以上に設定し、ワイヤーボンド時に活性層に加わる衝撃を吸収する衝撃吸収層としてそれ自体で機能することができるように、厚膜構造としている。
【００１５】
すなわち、活性層とｎ型電極の間に介在する（クラッド層４に代表される）ＧａＮ系化合物半導体層の厚みのみが、０．１μｍ、０．２μｍと相違する以外は同一の２種類の素子について、そのｎ型電極の厚みを０．５μｍから０．５μｍ刻みに３．０μｍまで変化させたものに、ボールボンディング法によるワイヤーボンドを同一条件で行った後、１０００時間の連続通電実験を行い、発光輝度が当初から７０％以上低下した素子数の割合を求めた結果、図２に示すような特性が得られた。この特性から明らかなように、２種類の素子について、いずれもｎ型電極の厚みが２．０μｍを越えるあたりから素子特性の改善が図られ、２．５μｍを越えると素子特性の大幅な改善が図られていることが分かる。そこで、ｎ型電極の厚みは２．０μｍ以上に設定するのが好ましく、２．５μｍ以上に設定するのがより好ましい。
【００１６】
図３に前記各層を構成する各種材料の物性定数を示す。本実施例で使用するＳｉＣ材料には、６Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ，２Ｈ−ＳｉＣなど、各種多形が存在し、それぞれで物性定数が異なる。またＩｎ(1-X)ＧａXＮ，Ａｌ(1-Y)ＧａYＮの３元混晶材料の物性定数は、それぞれの２元材料の間の値になる。また、本実施例のダブルヘテロ構造では、活性層３のバンドギャップエネルギより、ｐ型クラッド層２及びｎ型クラッド層４のバンドギャップエネルギを高くする必要がある。
【００１７】
この実施例の半導体素子において、例えば青色発光させる場合には、活性層３のＧａ比率を０．６〜０．８程度とし、かつ膜厚を５００オングストローム前後とすることが好適である。また、このような活性層３において、効率よく発光を行わせるためには、活性層３と各クラッド層２，４間のバンドギャップ差を大とすることが好ましい。従って、ｐ型クラッド層２は１．０μｍ程度の厚みの２Ｈ−ＳｉＣで構成し、一方、ｎ型クラッド層４はＧａ比率が０．８〜０．９程度で、かつ、膜厚０．１〜０．２μｍ程度のｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）で構成することが好ましい。
【００１８】
次に上記半導体素子の製造方法を以下に説明する。
【００１９】
まず第１の工程として、ｐ型ＳｉＣ単結晶基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２をＣＶＤ（化学気相成長）法を用いて成長させる。具体的には、ＳｉＨ4を流量０．５ＣＣ／分、Ｃ3 Ｈ8 を流量０．３ＣＣ／分の割合で注 入し、基板温度を１５００℃に加熱する。また、Ａｌをドープする為にド−パントガスとしてＴＭＡ［トリメチルアルミニウム：（ＣＨ3）3Ａｌ］を流量０．０６ＣＣ／分の割合で注入する。また、本実施例ではｐ形ＳｉＣ基板１の成長面として（０００１）面を用いているが、結晶の低指数面から１０°以下に傾いた、所謂オフアングル面を用いても良い。
【００２０】
次に第２の工程として、ＩｎＧａＮ活性層３をＭＯＣＶＤ（有機金属化学気相成長）法を用いて成長させる。具体的には、ＴＭＩ［トリメチルインジウム：（ＣＨ3）3Ｉｎ］を流量１５μｍｏｌ／分、ＴＥＧ［トリエチルガリウム：（Ｃ2 Ｈ5）3Ｇａ］を流量０．７μｍｏｌ／分、ＮＨ3を流量２．０ｌ／分の割合で注 入し、基板温度を８００℃に加熱してＩｎＧａＮ層３を成長させる。
【００２１】
次に第３の工程としてｎ型ＡｌＧａＮクラッド層４をＭＯＣＶＤ成長法を用いて成長させる。具体的には、ＴＭＡを流量４．０μｍｏｌ／分、ＴＭＧを流量２７μｍｏｌ／分、ＮＨ３を流量２．０ｌ／分の割合で注入し、基板温度を１１００℃に加熱する。また、Ｓｉを添加する為にドーパントガスとしてＳｉＨ4を流 量１．５ｎｍｏｌ／分の割合で注入する。
【００２２】
次に第４の工程として、ｎ型クラッド層４上に、ＴｉとＡｌの積層体からなるｎ型電極５を蒸着もしくはスパッタリング装置を利用して２．０μｍ以上、好ましくは２．５μｍ以上の厚さに成膜した後、必要に応じて円形等の所望の形状にパターニング処理する。
【００２３】
最後に、第５の工程として、基板１裏面に、ＳｉとＡｌとＡｕの積層体からなるｐ型電極６を蒸着もしくはスパッタリング装置を利用して１．０μｍ前後の厚さに成膜した後、必要に応じて円形等の所望の形状にパターニング処理する。
【００２４】
このように、ＩｎＧａＮ活性層３の上部には、ＳｉＣに比べて低温成長可能なＡｌＧａＮクラッド層４を成長させるので、ＡｌＧａＮクラッド層４の成長中に、ＩｎＧａＮ活性層３が格子欠陥を生じる危険性を低減することができる。
【００２５】
上記実施例の構造によれば、ＧａＮ系化合物クラッド層４はｎ型であるため、従来構造ＢのようにＧａＮ系の層をｐ型にする場合に比べて、比抵抗値を小さくすることができ、従来構造Ｂの場合のようなｐ型化するためのアニール処理や電子線照射処理等の後処理を不要として製造工数の削減を図ることができる。
【００２６】
また、ＧａＮ系化合物クラッド層４はｎ型であり、ｐ型である場合に比べて比抵抗値が小さいため、従来構造Ｂのような透明電極の形成も不要となり、透明電極形成のための工程を不要として、構成部材の削減と製造工数の削減を図ることができる。
【００２７】
加えて、膜厚が２μｍ以上のｎ型電極５を備えるので、このｎ型電極５がワイヤーボンド時に加わる衝撃を効果的に吸収する衝撃吸収層として機能し、ｎ型電極５の下の層を、格子定数差に起因するクラックの発生が生じにくい薄膜に維持することができる。また、ｎ型ＧａＮ系化合物半導体層４の成膜時間に比べて、ｎ型電極５の成膜時間は数分の１程度で済むので、衝撃吸収層として機能する層の成膜時間を大幅に短縮して製造時間の短縮を図ることができる。
【００２８】
尚、上記実施例では、ｎ型電極５としてＴｉとＡｌの積層体を用いたが、ｎ型電極５は、これ以外の材料の組み合わせを利用することができ、例えば、ＡｌとＳｉの積層体、ＡｌとＣｕの積層体なども利用することができる。
【００２９】
また、上記実施例では、活性層３が単層構造の場合を示したが、活性層３として多層膜活性層を利用することができる。すなわち、前記活性層３として、少なくともクラッド層２、４と接するように配置したＩｎ(1-X1)ＧａX1Ｎ（０＜Ｘ１＜１）単結晶からなる複数の第１のＩｎＧａＮ層３ａと、第１のＩｎＧａＮ層３ａに挟まれるように配置した少なくとも１以上のＩｎ(1-X2)ＧａX2Ｎ（０≦Ｘ２＜Ｘ１＜１）単結晶からなる第２のＩｎＧａＮ層３ｂを交互に積層した多層膜からなる多層膜活性層（多重量子井戸構造層）構造を用いても良い。
【００３０】
また、ｎ型ＡｌＧａＮクラッド層４の上部に必要に応じてｎ型ＧａＮ層をキャップ層として積層し、その上部にｎ型電極を形成することもでき、このようにすれば、ｎ型電極とのオーミック特性を良好（電極の接触抵抗が小さい）にして素子の駆動電圧を低下させることができる。
【００３１】
さらに、上記実施例ではｐ型ＳｉＣ基板にｐ型ＳｉＣクラッド層、活性層、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）クラッド層を順に積層してなる構成について説明したが、ｎ型ＳｉＣ基板上にｎ型ＳｉＣクラッド層、活性層、ｐ型ＧａＮ系化合物半導体層（クラッド層）を順に積層させた場合も上述の実施例と同様の効果は得られる。しかし、ｐ型ＧａＮ系化合物半導体層はｎ型ＧａＮ系に比べて高抵抗であるため、透明電極の形成など接合面での均一な電流分布を得るための構造が別途必要となる。
【００３２】
また、ｎ型またはｉ形（高抵抗）ＳｉＣ基板上にｐ型ＳｉＣクラッド層、活性層、ｎ型ＧａＮ系化合物半導体層（クラッド層）を順に積層させた場合も上述の実施例と同様の効果は得られる。しかし、ＳｉＣ基板にｐ型電極を設けることができないので、従来構造Ｂと同様な電極構造が別途必要となる（但し、この場合は、ｎ型ＧａＮ系のクラッド層が低抵抗であるため、透明電極の形成は不要である）。
【００３３】
また、上記実施例は発光ダイオードを例に取り説明したが、本発明は受光素子、半導体レーザ等の他の半導体素子にも適応することができる。
【００３４】
【発明の効果】
本発明の半導体素子は、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層（活性層）の上部にＳｉＣに比べて低温成長可能なＧａＮ系化合物半導体からなる第３の層（Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）からなるクラッド層）を成長させるので、第３の層の成長中の第２の層の熱分解による格子欠陥の発生を回避することができる。加えて、第３の層の上に膜厚が２μｍ以上のｎ型電極を備えるので、このｎ型電極がワイヤーボンド時に加わる衝撃を効果的に吸収する衝撃吸収層として機能し、ｎ型電極の下の層を、格子定数差に起因するクラックの発生が生じにくい薄膜に維持することができる。また、ｎ型電極の下のｎ型ＧａＮ系化合物半導体層の厚みを増加させて衝撃吸収層として機能させる場合は、その成膜に長時間要するが、ｎ型電極の場合は、その成膜を短時間で行うことができ、製造時間の短縮を図ることができる。
【００３５】
以上のことから、本発明によれば、発光効率が高く高品質な半導体素子を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体素子の構造を示した図である。
【図２】電極の厚みとワイヤ−ボンド後の素子特性の関係を示す特性図である。
【図３】本発明の実施例における半導体素子に使用する各種材料の物性定数を示した図である。
【図４】（Ａ）（Ｂ）は、従来技術による半導体素子の構造を示した図である。
【符号の説明】
１  ｐ型ＳｉＣ基板
２  ｐ型ＳｉＣクラッド層
３  ＩｎＧａＮ活性層
４  ｎ型ＡｌＧａＮクラッド層
５  ｎ型電極
６  ｐ型電極
【図１】
0003813347.tif 000002
【図２】
0003813347.tif 000003
【図３】
0003813347.tif 000004
【図４】
0003813347.tif 000005