(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された画素電極、前記走査線に供給される走査信号により前記信号線と前記画素電極間を導通させて前記信号線に供給された映像データを前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチ素子、前記画素電極に書き込む二値の映像データを保持し、出力／反転出力として取り出し可能なディジタルメモリ、前記画素電極と前記ディジタルメモリとの間の導通を制御し、前記ディジタルメモリに保持された前記二値の映像データを出力／反転出力として取り出すための２つのメモリスイッチ素子、前記２つのメモリスイッチ素子をそれぞれオン／オフ制御するための２つのメモリ制御信号を伝達する２つのメモリ制御信号線、を有するアレイ基板と、すべての前記画素電極と所定間隔をもって対向配置される共通の対向電極を有する対向基板と、前記アレイ基板と前記対向基板との間に保持された表示層とを備えた表示装置の駆動方法において、
通常表示期間では、前記２つのメモリスイッチ素子により前記画素電極と前記ディジタルメモリとの間の導通をオフする一方、前記画素スイッチ素子を所定周期でオンして、前記信号線に供給された映像データを前記画素電極に書き込むことで表示を行い、
静止画表示期間では、前記画素スイッチ素子により前記信号線と前記画素電極間の導通をオフする一方、前記メモリ制御信号により前記２つのメモリスイッチ素子を所定周期で交互にオンして、前記ディジタルメモリに保持された二値の映像データを交互に出力／反転出力として取り出して前記画素電極に書き込むことで表示を行い、
且つ、前記２つのメモリスイッチ素子のそれぞれのオン期間は重複せず、また前記２つのメモリ制御信号のオン期間におけるパルス幅はオフ期間におけるパルス幅よりも狭いことを特徴とする表示装置の駆動方法。
【請求項２】
前記オン期間におけるパルス幅は、少なくとも、前記オフ期間におけるパルス幅よりも、前記メモリ制御信号線の時定数による立ち上がり時間及び立ち下がり時間の分だけ狭いことを特徴とする請求項１記載の表示装置の駆動方法。
【請求項３】
前記対向電極の電位は、前記メモリ制御信号のオン期間におけるパルス幅と等しい期間だけ印加されることを特徴とする請求項１又は２に記載の表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、携帯電話や電子ブック等に使用される高画質、低消費電力な表示装置に関し、詳しくはディジタルメモリを備えた表示装置の駆動方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使われている。このような小型情報端末は、一般にバッテリー駆動方式が採用されていることから、低消費電力化が重要な課題となっている。
【０００３】
とくに携帯電話においては、待ち受け時間中に低消費電力で表示できることが求められており、これを実現するための技術としては、例えば特開２００１−２６４８１４号公報に開示された液晶表示装置がある。この液晶表示装置は、画素内にディジタルメモリを備えており、待ち受け時（以下、静止画表示時）には、液晶を交流駆動するための交流駆動回路のみを動作させ、その他の周辺駆動回路を止めることにより、大幅な消費電力の低減を図っている。
【０００４】
【発明が解決しようとする課題】
上記特開２００１−２６４８１４号公報に開示された液晶表示装置では、静止画表示時に液晶を交流駆動するため、ディジタルメモリの出力側に２つのスイッチ素子を備えている。そして、この２つのスイッチ素子を、それぞれ独立した２つのメモリ制御信号により１フレーム毎に交互にオンすることにより、ディジタルメモリの出力／反転出力（二値出力）を交互に画素電極に印加し、この周期に合わせて対向電極の電位を反転させている。これによると、対向電極の電位と画素電極の電位が同位相となる画素では液晶層に電圧がかからず、また対向電極と画素電極が逆位相となる画素では液晶層に電圧がかかることになる。この動作を繰り返すことにより、液晶を交流駆動することができる。
【０００５】
ところで、前記メモリ制御信号を伝達するメモリ制御信号線には、配線抵抗や配線容量が存在するため、メモリ制御信号の波形も立ち上がり時間と立ち下がり時間に遅れを生じる場合がある。こうした遅れにより、２つのスイッチ素子が同時にオンしてしまうと、ディジタルメモリの出力／反転出力が同時に画素電極に印加され、液晶層に正常な書き込み電圧を印加することができず、表示不良となることがあった。
【０００６】
この発明の目的は、ディジタルメモリの誤動作を解消して、静止画表示時においても優れた表示品位を得ることができる表示装置の駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、マトリクス状に配置された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された画素電極、前記走査線に供給される走査信号により前記信号線と前記画素電極間を導通させて前記信号線に供給された映像データを前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチ素子、前記画素電極に書き込む二値の映像データを保持し、出力／反転出力として取り出し可能なディジタルメモリ、前記画素電極と前記ディジタルメモリとの間の導通を制御し、前記ディジタルメモリに保持された前記二値の映像データを出力／反転出力として取り出すための２つのメモリスイッチ素子、前記２つのメモリスイッチ素子をそれぞれオン／オフ制御するための２つのメモリ制御信号を伝達する２つのメモリ制御信号線、を有するアレイ基板と、すべての前記画素電極と所定間隔をもって対向配置される共通の対向電極を有する対向基板と、前記アレイ基板と前記対向基板との間に保持された表示層とを備えた表示装置の駆動方法において、通常表示期間では、前記２つのメモリスイッチ素子により前記画素電極と前記ディジタルメモリとの間の導通をオフする一方、前記画素スイッチ素子を所定周期でオンして、前記信号線に供給された映像データを前記画素電極に書き込むことで表示を行い、静止画表示期間では、前記画素スイッチ素子により前記信号線と前記画素電極間の導通をオフする一方、前記メモリ制御信号により前記２つのメモリスイッチ素子を所定周期で交互にオンして、前記ディジタルメモリに保持された二値の映像データを交互に出力／反転出力として取り出して前記画素電極に書き込むことで表示を行い、且つ、前記２つのメモリスイッチ素子のそれぞれのオン期間は重複せず、また前記２つのメモリ制御信号のオン期間におけるパルス幅はオフ期間におけるパルス幅よりも狭いことを特徴とする。
【０００８】
請求項２の発明は、請求項１において、前記オン期間におけるパルス幅は、少なくとも、前記オフ期間におけるパルス幅よりも、前記メモリ制御信号線の時定数による立ち上がり時間及び立ち下がり時間の分だけ狭いことを特徴とする。
【０００９】
請求項３の発明は、請求項１又は２において、前記対向電極の電位は、前記メモリ制御信号のオン期間におけるパルス幅と等しい期間だけ印加されることを特徴とする。
【００１３】
【発明の実施の形態】
以下、この発明に係わる表示装置の駆動方法を、ディジタルメモリを備えたアクティブマトリクス型液晶表示装置の駆動方法に適用した場合の実施形態について説明する。なお、本実施形態においては、通常表示において中間調表示や動画表示を行うための映像データを動画データという。また、静止画表示において黒表示又は白表示を行うための二値の映像データを静止画データという。また、前記動画データと静止画データを総称して映像データという。
【００１４】
図２は、この実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図であり、図３は図２の概略断面図である。
【００１５】
この液晶表示装置１００は、複数の表示画素１０が形成された表示画素部１１０、走査線駆動回路１２０及び信号線駆動回路１３０により構成されている。
【００１６】
この実施形態の走査線駆動回路１２０及び信号線駆動回路１３０は、アレイ基板１０１（図３）上において、後述する信号線１１、走査線１２及び画素電極１３と一体に形成されている。ただし、走査線駆動回路１２０及び信号線駆動回路１３０は、図示しない外部駆動基板上に配置されていてもよい。
【００１７】
表示画素部１１０は、アレイ基板１０１上に複数本の信号線１１及びこれと交差する複数本の走査線１２が図示しない絶縁膜を介してマトリクス状に配置されており、前記マトリクスの各格子毎に表示画素１０が形成されている。
【００１８】
表示画素１０は、画素電極１３、画素スイッチ素子１４、対向電極１５、液晶層１６、ディジタルメモリスイッチ回路（以下、ＤＭスイッチ回路）１７及びディジタルメモリ（以下、ＤＭ）１８により構成されている。
【００１９】
表示画素１０において、画素スイッチ素子１４のソースは信号線１１に、ゲートは走査線１２に、ドレインは画素電極１３にそれぞれ接続されている。また画素電極１３はＤＭスイッチ回路１７を介してＤＭ１８に接続されており、そのＤＭスイッチ回路１７のゲートはメモリ制御信号線１９に、ソースは画素電極１３に、ドレインはＤＭ１８にそれぞれ接続されている。
【００２０】
なお、画素電極１３には電気的に並列に図示しない補助容量が接続されている。また、メモリ制御信号線１９は、後述するように１９ａ，１９ｂとして２本配置されているが、図３では説明を容易にするために１本のメモリ制御信号線１９として図示している。
【００２１】
各画素電極１３はアレイ基板１０１上に形成され、すべての画素電極１３と相対する共通の対向電極１５は対向基板１０２（図４）上に形成されている。対向電極１５には、図示しない外部駆動基板上に配置されたコントロールＩＣから所定の対向電位が与えられている。また、画素電極１３と対向電極１５の間には表示層として液晶層１６が保持され、アレイ基板１０１及び対向基板１０２の周囲はシール材１０３により封止されている。なお、図３では配向膜や偏光板などの図示は省略している。
【００２２】
走査線駆動回路１２０は、シフトレジスタ１２１及び図示しないバッファ回路などで構成されており、図示しない外部駆動回路からコントロール信号として供給されるＹクロック信号（垂直クロック信号）、Ｙスタート信号（垂直スタート信号）に基づいて、各走査線１２に対し一水平走査期間毎に走査信号を出力する。この走査信号により走査線１２はオンレベルとなり、その走査線１２に接続するすべての画素スイッチ素子１４はオン（導通）状態となる。
【００２３】
走査線駆動回路１２０では、通常の中間調表示や動画表示時（以下、通常表示時）には、走査信号を供給して走査線１２を順にオンレベルとし、静止画表示時には、すべての走査線１２をオフレベルとする。また、走査線駆動回路１２０は、表示期間に応じて、メモリ制御信号線１９にメモリ制御信号を供給し、ＤＭスイッチ回路１７のオン／オフを制御している。この実施形態では、通常表示時には、メモリ制御信号線１９をオフレベルとし、静止画表示時には、メモリ制御信号線１９をオン／オフレベルとしている。なお、メモリ制御信号線１９には図示しない外部駆動回路から、走査線駆動回路１２０を介さず、直接、メモリ制御信号を供給するようにしてもよい。
【００２４】
信号線駆動回路１３０は、シフトレジスタ１３１、ＡＳＷ（アナログスイッチ）１３２などで構成されており、図示しないコントロールＩＣからコントロール信号としてＸクロック信号（水平クロック信号）、Ｘスタート信号（水平スタート信号）が供給されると共に、前記コントロールＩＣからビデオバス１３３を通じて映像データが供給されている。信号線駆動回路１３０では、Ｘクロック／Ｘスタート信号に基づいて、シフトレジスタ１３１からＡＳＷ１３２にオン・オフ信号を供給することにより、ビデオバス１３３から供給される映像データを信号線１１にサンプリングする。
【００２５】
ここで、通常表示を行う場合の動作について簡単に説明する。走査線駆動回路１２０から走査信号を出力して、各走査線１２を一水平走査期間毎に上から順にオンレベルとすると、オンレベルとなった走査線１２に接続するすべての画素スイッチ素子１４はオン状態となる。これと同期して信号線１１に動画データをサンプリングすると、サンプリングされた動画データは画素スイッチ素子１４を通じて画素電極１３に書き込まれる。この動画データは画素電極１３と対向電極１５（及び図示しない補助容量）との間に書き込み電圧として充電され、この書き込み電圧の大きさに応じて液晶層１６が応答することで各表示画素１０からの透過光量が制御される。このような書き込み動作を一フレーム期間内にすべての走査線１２について実施することにより、一画面分の映像が完成する。
【００２６】
次に、本実施形態における表示画素１０の回路構成を、図４及び図５を参照しながら説明する。
【００２７】
図４は、表示画素１０の回路構成図、図５はその概略平面図である。図４及び図５では、図３と同等部分を同一符号で示している。
【００２８】
ＤＭスイッチ回路１７は、２つのスイッチ素子２１、２２で構成され、ＤＭ１８の出力端子２７及び反転出力端子２８と、画素電極１３との間に挿入されている。ＤＭスイッチ回路１７において、スイッチ素子２１のゲートはメモリ制御信号線１９ａに接続され、スイッチ素子２２のゲートはメモリ制御信号線１９ｂにそれぞれ接続されている。そして、メモリ制御信号線１９ａ、１９ｂに対し走査線駆動回路１２０からメモリ制御信号が供給されることで、スイッチ素子２１、２２は独立して制御される。静止画表示期間において、メモリ制御信号線１９ａ，１９ｂは、１フレーム毎に交互にオン期間となるようにメモリ制御信号が供給される。このときに、スイッチ素子２１，２２のそれぞれのオン期間が重複しないように、２つのメモリ制御信号のオン期間におけるパルス幅は、オフ期間におけるパルス幅よりも狭くなるように設定されている。具体的には、オン期間におけるパルス幅が、少なくとも、オフ期間におけるパルス幅よりも、メモリ制御信号線１９ａ，１９ｂの時定数による立ち上がり時間及び立ち下がり時間の分だけ狭くなるように、そのパルスの立ち上がり域と立ち下がり域がカットされている。
【００２９】
ＤＭ１８は、２つのインバータ回路２３、２４と、ＤＭ内部スイッチ素子２５で構成されている。このうち、ＤＭ内部スイッチ素子２５は、画素スイッチ素子１４とは逆チャンネルのスイッチ素子であり、これら２つのスイッチ素子はＣＭＯＳトランジスタで構成されている。また、ＤＭ内部スイッチ素子２５のゲートは、画素スイッチ素子１４のゲートと同じ走査線１２に接続され、ここに供給される走査信号により同時にオン／オフが制御される。ただし、画素スイッチ素子１４とＤＭ内部スイッチ素子２５のオン／オフは反転の関係にある。すなわち、画素スイッチ素子１４がオンすると、ＤＭ内部スイッチ素子２５はオフとなり、画素スイッチ素子１４がオフすると、ＤＭ内部スイッチ素子２５はオンとなる。
【００３０】
インバータ回路２３，２４の正極性側と負極性側には、それぞれ図示しない正電源配線と負電源配線が接続され、図示しない電源回路からＨｉｇｈ電源電圧とＬｏｗ電源電圧が供給されている。後述する静止画書き込みフレームにおいて、ＤＭ１８の出力端子２７から入力した静止画データが黒表示に対応する書き込み電圧とすると、例えば、インバータ回路２３の出力側にはＨｉｇｈ電源電圧が保持され、インバータ回路２４の出力側にはＬｏｗ電源電圧が保持される。また、入力した静止画データが白表示に対応する書き込み電圧とすると、例えば、インバータ回路２３の出力側にはＬｏｗ電源電圧が保持され、インバータ回路２４の出力側にはＨｉｇｈ電源電圧が保持される。
【００３１】
次に、上記ように構成された液晶表示装置１００の動作を図１に示す信号波形のタイミングチャートを参照しながら説明する。
【００３２】
通常表示期間では、メモリ制御信号線１９ａ、１９ｂをともにオフレベルとし、ＤＭスイッチ回路１７をオフ状態とする。この間は、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれＸ／Ｙのクロック信号、スタート信号、及び動画データを供給して駆動を行うことにより、フルカラーによる中間調／動画表示を行う。なお、図中の１Ｈ期間とは一水平走査期間であり、この１Ｈ期間毎に出力されるＸスタート信号に同期して走査線駆動回路１２０から走査信号が出力される。
【００３３】
一方、通常表示から静止画表示に切り替える際は、通常表示から静止画表示に移行する最後の１フレーム（静止画書き込みフレーム）において、メモリ制御信号線１９ａをオンレベル、メモリ制御信号線１９ｂをオフレベルとする。そして、画素スイッチ素子１４が走査信号によりオン状態となっている間に、信号線１１に静止画データをサンプリングし、これを画素スイッチ素子１４及びスイッチ素子２１を通じてＤＭ１８に書き込む。
【００３４】
ＤＭ１８に静止画データを書き込んだ後は、走査線１２をオフレベルとし、画素スイッチ素子１４をオフ、ＤＭ内部スイッチ素子２５をオンとする。これにより、インバータ回路２３，２４はループ接続される。先に説明したように、インバータ回路２３，２４のそれぞれの出力側に保持されたＨｉｇｈ電源電圧、Ｌｏｗ電源電圧は、このループ回路の中で保持されることになる。
【００３５】
続く、静止画表示期間において、メモリ制御信号線１９ａをオフレベル、メモリ制御信号線１９ｂをオンレベルとすると、ＤＭ１８に保持されている静止画データは、オン状態のＤＭ内部スイッチ素子２５から出力端子２７を通じて取り出され、さらにＤＭスイッチ回路１７のスイッチ素子２１を通じて画素電極１３に書き込まれる。この静止画表示期間、図示しないコントロールＩＣから走査線駆動回路１２０及び信号線駆動回路１３０へのコントロール信号や映像データの供給は停止している。
【００３６】
静止画表示期間において、画素電極１３に書き込まれた静止画データは、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層１６が劣化するため、静止画表示期間においても交流駆動する必要がある。この実施形態では、静止画表示期間において、１フレーム周期でメモリ制御信号線１９ａ、同１９ｂを交互にオンレベルとすることによって、スイッチ素子２１、２２を交互にオンし、この周期に合わせて対向電極１５の電位（図１では図示を省略）を反転させることで交流駆動を実現している。
【００３７】
すなわち、スイッチ素子２１、２２を交互にオンすることで、画素電極１３の電位はＨｉｇｈ電源電位／Ｌｏｗ電源電位が交互に出力され、これと同期させて対向電極１５の電位をＨｉｇｈ電源／Ｌｏｗ電源間でシフトすることにより、対向電極１５と極性が同じ表示画素１０では液晶層１６に電圧がかからず、逆極性の表示画素１０では液晶層１６に電圧がかかるため、黒又は白の二値表示を行うことができる。
【００３８】
先に説明したように、メモリ制御信号線１９ａ，同１９ｂに供給されるメモリ制御信号は、スイッチ素子２１，２２のそれぞれのオン期間が重複しないように、２つのメモリ制御信号のオン期間におけるパルス幅が、オフ期間におけるパルス幅よりも狭くなるように設定されている。図１の例では、メモリ制御信号１９ｂに供給されるメモリ制御信号のオン期間におけるパルス幅が、メモリ制御信号１９ａに供給されるメモリ制御信号のオフ期間におけるパルス幅よりも狭くなるように、その立ち上がり域と立ち下がり域が、メモリ制御信号線１９ｂの時定数による立ち上がり時間及び立ち下がり時間に相当する時間分（図中、ａ、ｂ）だけカットされている。
【００３９】
なお、図１では、メモリ制御信号１９ｂに供給されるメモリ制御信号のオン期間におけるパルス幅が、オフ期間におけるパルス幅より狭くなるようにしているが、メモリ制御信号１９ａに供給されるメモリ制御信号のオン期間におけるパルス幅が、オフ期間におけるパルス幅より狭くなるようにしてもよい。また、２つのメモリ制御信号のオン期間におけるパルス幅が、それぞれオフ期間におけるパルス幅より狭くなるようにしてもよい。ただし、どちらか一方のメモリ制御信号のオン期間におけるパルス幅を狭くすれば、２つの制御信号のオン期間におけるパルス幅は、オフ期間におけるパルス幅より狭くなり、それぞれのメモリ制御信号のオン期間が重複しないようにすることができる。また、図示していない対向電極１５の電位は、１フレーム周期で反転させるが、メモリ制御信号のオン期間におけるパルス幅と等しい期間だけ印加することが望ましい。
【００４０】
上記のような駆動方法によれば、１フレーム毎の切り替えにおいて、メモリ制御信号の立ち上がり時間と立ち下がり時間に遅れが生じても、スイッチ素子２１，２２のそれぞれのオン期間は重複することがなく、スイッチ素子２１，２２が同時にオンすることがない。したがって、ＤＭ１８の出力／反転出力が同時に画素電極に印加されることがなくなり、液晶層には常に正常な書き込み電圧を印加することができるようになる。この結果、静止画表示時においても優れた表示品位を得ることができる。
【００４１】
また、静止画表示期間において、表示画素部１１０で動作しているのは、低周波数のメモリ制御信号線１９と対向電極１５だけであるため、静止画表示期間では、低消費電力でマルチカラー表示を行うことができる。
【００４２】
なお、画素電極１３を金属薄膜で構成された光反射型の画素電極とした場合はバックライトが不要となるため、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動が可能となる。ちなみに、対角５ｃｍ、２５万画素の液晶パネルについてフレーム周波数６０Ｈｚで静止画表示を行ったところ、消費電力を５ｍＷとすることができた。
【００４３】
次に、静止画表示から通常表示に切り替える際は、静止画最終フレームを経て再び２本のメモリ制御信号線１９ａ、１９ｂをともにオフレベルとし、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれＸ／Ｙのクロック信号、スタート信号及び動画データを供給する。なお、静止画最終フレームとは、静止画表示から通常表示に移行する際に設定される準備期間であり、この間、走査線駆動回路１２０及び信号線駆動回路１３０の駆動は再開されるが、映像データの書き込みは行われない。
【００４４】
次に、上記実施形態に示す液晶表示装置１００について、その製造方法を図６を用いて説明する。
【００４５】
図６は、液晶表示装置の製造プロセスを示す概略断面図であり、破線の右側の領域は画素部（表示画素部１１０）、左側の領域が駆動回路部（走査線駆動回路１２０など）を示している。以下、図６の（ａ）〜（ｆ）の順に説明する。
【００４６】
（ａ）ガラスなどの透明絶縁基板５０上に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモルファスシリコン薄膜５１を図示しないＸｅＣｌエキシマレーザ装置でアニールすることで多結晶化する。ここで、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５２は、図中Ａの方向に走査され、このレーザ光５２が照射された領域は結晶化され多結晶シリコン膜５３となる。その際、レーザ照射エネルギーを段階的に上げて複数回照射を行うことにより、アモルファスシリコン膜中の水素を効果的に抜くことができ、結晶化時のアブレーションを防ぐことができる。なお、照射エネルギーは２００〜５００ｍＪ／ｃｍ２ とする。
【００４７】
（ｂ）多結晶シリコン膜５３をフォトリソグラフィ法を用いてパターニングし、薄膜トランジスタの活性層５４を形成する。
【００４８】
（ｃ）シリコン酸化膜によるゲート絶縁膜５５をプラズマＣＶＤ法で形成した後、モリブデン−タングステン合金膜をスパッタ法で成膜、パターニングすることでゲート電極５６を形成する。また、前記パターニング時に走査線も同時に形成する。ゲート絶縁膜５５としては、このほかに窒化シリコン膜や常圧ＣＶＤ法によるシリコン酸化膜を使うことができる。
【００４９】
ゲート電極５６を形成後に、ゲート電極５６をマスクとしてイオンドーピング法で不純物を打ち込み、薄膜トランジスタのソース／ドレイン領域５４ａを形成する。不純物としては、Ｎ−ｃｈトランジスタについてはリンを、Ｐ−ｃｈトランジスタについてはボロンを用いることができる。画素部のトランジスタについてはオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を用いるのが効果的である。この場合、ソース／ドレイン電極５４ａへの不純物注入後にゲート電極５６を再パターニングし、一定量だけ細かくした後、再度低濃度の不純物打ち込みを行う。
【００５０】
（ｄ）ゲート電極５６上にプラズマＣＶＤ法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間絶縁膜５７を形成する。
【００５１】
（ｅ）第１の層間絶縁膜５７及びゲート絶縁膜５５にコンタクトホールを形成後、スパッタ法でＡｌ膜を形成、パターニングすることでソース／ドレイン電極５８、５９を形成する。このとき、信号線も同時に形成する。
【００５２】
（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第２の層間絶縁膜）６０を形成する。低誘電率絶縁膜６０としては、プラズマＣＶＤ法で作成した窒化シリコン膜や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を用いることができる。そして、低誘電率絶縁膜６０にコンタクトホールを形成し、Ａｌ薄膜６１を形成し、パターニングすることで画素電極を形成する。
【００５３】
以上のプロセスにより、透明絶縁基板５０上に画素部と駆動回路部とを一体で形成することができる。この後、透明絶縁基板５０と、図示しない対向電極が形成された対向基板とを対向し、周囲をエポキシ樹脂からなるシール材で密閉し、内部に液晶組成物を注入、封止することで液晶表示装置を完成することができる（図３参照）。
【００５４】
なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴは、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高いため、ＴＦＴサイズを小さくすることが可能であり、周辺駆動回路をも同時に基板上に一体に形成することができる。この周辺回路としては、高速化、低消費電力化を図るためにＣＭＯＳ構造とすることが望ましい。そのため、前記不純物ドーピング工程は、レジストマスクを用いてＰ型及びＮ型不純物ドーピング工程の２回に分けて行っている。
【００５５】
【発明の効果】
以上説明したように、この発明に係わる表示装置の駆動方法によれば、ディジタルメモリから静止画データを取り出す２つのスイッチ素子が同時にオンしてしまうことがなくなり、液晶層には常に正常な書き込み電圧を印加することができるため、静止画表示時においても優れた表示品位を得ることができる。
【図面の簡単な説明】
【図１】液晶表示装置の動作を示す信号波形のタイミングチャート。
【図２】実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図。
【図３】図２の概略断面図。
【図４】表示画素の回路構成図。
【図５】図４の概略平面図。
【図６】液晶表示装置の製造プロセスを示す概略断面図。
【符号の説明】
１０…表示画素、１１…信号線、１２…信号線、１３…画素電極、１４…画素スイッチ素子、１５…対向電極、１７…ＤＭスイッチ回路、１８…ディジタルメモリ（ＤＭ）、１９…メモリ制御信号線、２１，２２…スイッチ素子、２３，２４…インバータ回路、２５…ＤＭ内部スイッチ素子、１１０…表示画素部、１２０…走査線駆動回路、１３０…信号線駆動回路
【図１】
0003845579.tif 000002
【図２】
0003845579.tif 000003
【図３】
0003845579.tif 000004
【図４】
0003845579.tif 000005
【図５】
0003845579.tif 000006
【図６】
0003845579.tif 000007