(57)【特許請求の範囲】
【請求項１】
３色夫々の画素で構成される１絵素をマトリクス状に配列した集合体がＮ行×Ｍ列に配列した絵素ブロックの複数ブロックで構成される表示装置において、
ブロック毎に空間軸と階調軸に圧縮をかけられた映像信号を各画素が階調情報を持つビットマップに展開すること無くそのまま表示することを特徴とする表示装置。
【請求項２】
１絵素を構成する３画素に共通の第１のアクティブ素子と、
前記第１のアクティブ素子に接続された前記各画素に構成された第２のアクティブ素子と、を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
列方向の前記３色夫々の画素の階調電圧線がＭａ（Ｍ≧Ｍａ≧２の整数）本で共通に接続されたことを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
Ｎ行×Ｍ列からなる絵素ブロックとして構成し、前記絵素ブロックに対してＮ×Ｍよりも少ない数であるｎ値の階調をルックアップテーブルにより定義して転送し、ブロック内の各絵素に対してはその階調に対する識別信号を転送する画像圧縮転送方式による映像信号を展開すること無く表示することを特徴とする請求項１〜３のいずれか一項に記載の表示装置。
【請求項５】
Ｎ行×Ｍ列からなる絵素ブロックとして構成し、複数フレーム間で階調変化が多いブロックのみ、そのブロックに対してＮ×Ｍよりも少ない数であるｎ値の階調をルックアップテーブルにより定義して転送し、ブロック内の各絵素に対してはその階調に対する識別信号を転送する画像圧縮転送方式による映像信号を展開すること無く表示することを特徴とする請求項１〜３のいずれか一項に記載の表示装置。
【請求項６】
Ｎ行×Ｍ列からなる絵素ブロックとして構成し、複数フレーム間で階調変化が少ないブロックではＮ×Ｍよりも少ない数であるｍ値の階調を複数フレーム間にわたるルックアップテーブルにより定義して転送して、ブロック内の各絵素に対してはその階調に対する複数フレーム間にわたる識別信号を転送し、複数フレーム間で階調変化が多いブロックではＮ×Ｍよりも少ない数であるｎ値の階調を単一フレーム間でのルックアップテーブルにより定義して転送し、ブロック内の各絵素に対してはその階調に対する単一フレーム間の識別信号を転送し、ｍ＞ｎである画像圧縮転送方式による映像信号を展開すること無く表示することを特徴とする請求項１〜３のいずれか一項に記載の表示装置。
【請求項７】
Ｎ行×Ｍ列からなる絵素ブロックとして構成された行列方向にマトリクス状に配置された３色夫々の画素で構成される絵素と、
画素内に配置された画素電極と、
画素内に配置され、画素電極の電圧に応じて動作する表示素子と、
並列に配置された走査線に走査信号を供給する走査線駆動回路と、
走査線と直交方向に配置された識別信号線に識別信号を供給する識別信号線駆動回路と、
識別信号線からの識別信号を絵素に保存する保存手段と、
各画素に階調電圧を供給する列方向の前記赤，緑，青のそれぞれの画素のＭａ（Ｍ≧
Ｍａ≧２の整数）本で共通に接続された階調電圧線に階調電圧を供給する階調電圧線駆動回路と、
識別信号を元に階調電圧を選択する回路と、
選択された階調電圧を画素電極に印加する為のスイッチと、を有し、
ブロック毎に空間軸と階調軸に圧縮をかけられた映像信号を各画素が階調情報を持つビットマップに展開すること無くそのまま表示することを特徴とする表示装置。
【請求項８】
前記表示素子は液晶を用いた光変調素子であり、
識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色夫々の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して２本の階調電圧線が配置され、
階調電圧を選択する回路はゲート端子を絵素内メモリ容量に接続し、２本の階調電圧線にそれぞれ接続されているｎ型アクティブ素子とｐ型アクティブ素子とからなり、
階調電圧を画素電極に印加する為のスイッチは階調書込線をゲート端子として、ｎ，ｐ型アクティブ素子、および画素電極に接続されている第４のアクティブ素子であることを特徴とする請求項７に記載の表示装置。
【請求項９】
識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色夫々の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して２本の階調電圧線が配置され、
階調電圧を選択する回路はゲート端子を画素内メモリ容量に接続し、２本の階調電圧線にそれぞれ接続されているｎ型アクティブ素子とｐ型アクティブ素子とからなり、
階調電圧を画素電極に印加する為のスイッチは階調書込線をゲート端子として、ｎ，ｐ型アクティブ素子、および画素電極に接続されている第４のアクティブ素子であり、
表示素子は画素電極をゲート端子とし、第５のアクティブ素子により駆動されるＬＥＤ素子であることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記表示素子は液晶を用いた光変調素子であり、
識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して１本の階調電圧線が配置され、
階調電圧を選択する回路はゲート端子を絵素内メモリ容量に接続し、隣接する画素と自画素の２本の階調電圧線にそれぞれ接続されているｎ型アクティブ素子とｐ型アクティブ素子とからなり、
階調電圧を画素電極に印加する為のスイッチは階調書込線をゲート端子として、前記ｎ型アクティブ素子とｐ型アクティブ素子、および画素電極に接続されている第４のアクティブ素子であることを特徴とする請求項７に記載の表示装置。
【請求項１１】
前記表示素子は液晶を用いた光変調素子であり、
識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して１本の階調電圧線が配置され、
階調電圧の出力を選択する回路はゲート端子を絵素内メモリ容量に接続し、階調電圧線に接続されている第２のアクティブ素子であり、
階調電圧を画素電極に印加する為のスイッチは階調書込線をゲート端子として、第２のアクティブ素子、および画素電極に接続されている第３のアクティブ素子であることを特徴とする請求項７に記載の表示装置。
【請求項１２】
前記表示素子は液晶を用いた光変調素子であり、
識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色夫々の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して１本の階調電圧線が配置され、
階調電圧を画素電極に出力する回路はゲート端子を絵素内メモリ容量に接続し、階調電圧線に接続されている第２のアクティブ素子であることを特徴とする請求項７に記載の表示装置。
【請求項１３】
走査線のローレベルＶｇｌと識別信号線のローレベルＶｄｌがＶｇｌ≧Ｖｄｌであることを特徴とする請求項７に記載の表示装置。
【請求項１４】
走査線，識別信号線，階調電圧線がそれぞれ両側に引出されていることを特徴とする請求項７に記載の表示装置。
【請求項１５】
第１のアクティブ素子のオン電流Ｉ１と第２以降のアクティブ素子のオン電流Ｉ２が、Ｉ１≧Ｉ２となるように、それぞれのアクティブ素子が構成されていることを特徴とする請求項８〜１２のいずれか一項に記載の表示装置。
【請求項１６】
Ｎ行×Ｍ列からなる絵素ブロックとして構成された行列方向にマトリクス状に配置された３色夫々の画素で構成される絵素と、
画素内に配置された画素電極と、
画素内に配置され、画素電極の電圧に応じて動作する表示素子と、
並列に配置された走査線に走査信号を供給する走査線駆動回路と、
走査線と直交方向に配置された識別信号線に識別信号を供給する識別信号線駆動回路と、
識別信号線からの識別信号を絵素に保存する保存手段と、
各画素に階調電圧を供給する列方向の前記赤，緑，青のそれぞれの画素のＭａ（Ｍ≧
Ｍａ≧２の整数）本で共通に接続された階調電圧線に階調電圧を供給する階調電圧線駆動回路と、
識別信号を元に階調電圧を選択する回路と、
選択された階調電圧を画素電極に印加する為のスイッチとから構成され、
前記走査線と、前記識別信号線と、前記階調電圧線とが、金属配線３層で構成され、第２の金属配線と第３の金属配線間に塗布型絶縁膜が形成され、
ブロック毎に空間軸と階調軸に圧縮をかけられた映像信号を各画素が階調情報を持つビットマップに展開すること無くそのまま表示することを特徴とする表示装置。
【請求項１７】
前記３色は、赤，緑，青である請求項１〜１６のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、特に動画表示に好適な駆動周波数が高く、超高精細表示に適した表示装置に関する。
【０００２】
【従来の技術】
近年、画像表示装置の薄型化，軽量化が進んでおり、画像表示装置の主力であったＣＲＴに代わり、液晶ディスプレイ，ＰＤＰ（Plasma Display Panel），ＥＬディスプレイ（Electroluminescent Display）などのフラットパネルディスプレイが急速に普及し始めている。また、ＦＥＤ（Field Emission Display）などの技術開発も急速に進んでいる。更に、パーソナルコンピュータ，ＤＶＤ，デジタル放送などの普及に伴い、高精細，高速動画の表示が必須となってきている。このような画像表示装置の高性能化、特に高精細・高速動画表示の要求は、今後も大きいと考えられている。特に、液晶ディスプレイは、ＦＰＤの先駆的存在としてその期待が大きいものと思われる。
【０００３】
従来の液晶ディスプレイの駆動方法の典型であるＴＦＴアクティブマトリクス駆動方法について説明する。ＴＦＴアクティブマトリクス液晶ディスプレイを駆動する際に線順次走査方式が採用されており、各走査電極には、１フレーム時間ごとに１回走査パルスが印加される。１フレーム時間としては１／６０秒程度がよく用いられ、このパルスは通常パネルの上側から下に向かって順次タイミングをずらしながら印加する。従って、画素構成として、１０２４×７６８画素の液晶表示装置では、１フレーム内に７６８本のゲート配線を走査するので、走査パルスの時間幅は約２０μｓ（≒（１／６０）×（１／７６８）（秒））である。
【０００４】
一方、信号電極には走査パルスが印加される１行分の画素の液晶に印加する液晶駆動電圧を走査パルスに同期して一斉に印加する。ゲートパルスを印加された選択画素では走査電極に接続されたＴＦＴのゲート電極電圧が高くなり、ＴＦＴがオン状態になる。このとき、液晶駆動電圧は、ＴＦＴのソース，ドレイン間を経由して表示電極に印加され、表示電極と、対向基板上に形成した対向電極との間に形成される液晶容量と、画素に配置した負荷容量とを合わせた、画素容量を先述の２０μｓの時間内に充電する。この動作を繰り返すことにより、パネル全面の画素容量には、フレーム時間ごとに繰り返し液晶印加電圧が印加される。
【０００５】
従来のＴＦＴアクティブマトリクス駆動は上記のような動作を行うため、高精細になり表示する画素数が増大するに伴い、走査パルスの時間幅は短くなる。すなわち、短い時間内で画素容量を充電する必要がある。また、高速動画に対応するためには１フレーム時間をさらに短くする必要があり、この場合も走査パルスの時間幅は短くなる。
【０００６】
つまり、従来の画像の表示方法や画像表示装置の駆動方式では、配線上の信号遅延，各画素への書込み時間の不足，走査周波数の増大などが原因となり、より高精細な表示に伴う表示周波数の上昇に対処することは困難となりつつある。
【０００７】
また、液晶ディスプレイなどのホールド発光型画像表示装置において動画を表示する時に画質が劣化することに関する報告が電気通信学会技術報告ＥＩＤ９６−４，ｐｐ．１９−２６（１９９６−０６）などに記載されている。この報告によると、ホールド発光している動画と人間の動画追従視の際の視線移動との不一致により、動画にぼやけが発生するため、動画表示の画質が低下してしまう。この動画表示の画質低下質を改善するには、フレーム周波数をｎ倍速化するなどの方法があることも記載されている。フレーム周波数をｎ倍化する方法とは、液晶ディスプレイなどのホールド発光型画像表示装置で動画を鮮明に映し出す際に、表示周波数を高くする方法である。しかし、既に述べたように、現行の画像の表示方法や画像表示装置の駆動方法では、表示周波数の上昇は限界に近づいている。
【０００８】
今後、要求が益々高まる高精細表示，動画表示に対応するために、配線上の信号遅延の要因である配線抵抗，配線容量を低減できるように、新材料が検討されている。また、画素への書込み能力を向上させるために、従来のアモルファスシリコンを用いた薄膜トランジスタ（ＴＦＴ）からポリシリコンを用いたＴＦＴが近年製品化されている。
【０００９】
更に、特開平０８−００６５２６号公報は、解像度を変えるために、１ライン選択と複数ライン同時選択とを切替える手段を有する液晶画像表示装置を示している。しかし、この技術では、解像度がライン上で一定である。しかも、高精細と高速表示を両立させる方法については、言及されていない。更に、特開平０９−３２９８０７号公報は、低消費電力化のために、ブロック選択手段を有し、書き換わった画像のみをブロック単位で書き換える液晶画像表示装置を示している。しかし、全画面書き換わる動画表示時は、前述の配線上の信号遅延や書込み能力の限界により高速動画像表示は困難である。
【００１０】
次に、高精細，高速表示を行うための画像制御装置（所謂グラフィックコントローラボード）から画像表示装置への画像伝送について考える。画像表示装置として画素数１０２４×７６８画素の従来の液晶ディスプレイを例にとると、赤，緑，青各色８ビット（１６００万色表示）で、フレーム周波数６０Ｈｚとすると、ビットレートは、約１．１Ｇｂｐｓであり、とても１本のデータ線では転送できない。そこで、例えば２４本のデータ線を使って、１本あたりのビットレート落として液晶パネルへ伝送している。従って、高精細，高速表示に対応した画素数の増大と周波数の増大に伴い、画像制御装置の画像処理及び、画像制御装置と画像表示装置間の伝送が困難である。
【００１１】
以上のように、表示すべき情報量の増大には、主に４つの課題がある。すなわち、（１）表示データの実質転送能力の向上、（２）表示装置のデータ処理回路の処理能力増大、（３）表示装置の表示能力の増大、（４）高精細・高解像度化に伴う開口率の低下である。
【００１２】
このうち、（１）の表示データの実質転送能力の向上については、ＳＩＤ  '００  ＤＩＧＥＳＴ  Ｐ３９ にあるように、１フレーム前の画像と比較して、変化した分の画像領域のみのデータを転送するＰＶリンク方式や、画像を人の目に認識しない程度に圧縮をかけて転送する方式などが考えられている。
【００１３】
また、（３）表示装置の表示能力の増大については、表示周波数の増大に対応して、画像を高速に書換えて表示できる表示方法として、例えば特開平１１−７５１４４号公報に記載のように、光学空間変調素子の各画素に、２つのメモリとメモリ内容に従って画素を駆動する手段を備え、予め表示する画像を構成する全画素について画素内の第１のメモリにデータを書き込み、その後、第１のメモリから第２のメモリに全画素一斉にデータ転送し、第２のメモリのデータに従って駆動手段により各画素における光のオン・オフを高速に制御して、パルス幅変調（ＰＷＭ）により多階調の画像を表示する方法がある。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記のＰＶリンク方式や画像圧縮方式をこれまでの表示装置で受け取る場合、受け取った画像データを表示装置がそのまま表示できない為に（２）の処理回路の処理能力を大幅に増大させる必要がある。また、（３）については何も処置していない為、画像が正常に表示できない。
【００１５】
ここで、（３）について、特開平１１−７５１４４号公報における方法を用いた場合、この方法は多階調表示方法としてパルス幅変調（ＰＷＭ）を用いているため、転送されてきた表示データをそのまま表示することができない。このことから（２）の処理能力をさらに大幅に増大させる必要がある。この処理回路の大幅な増大はコストの大幅増につながる。
【００１６】
また、（４）について、高精細・高解像度化に伴う開口率の低下については、従来駆動方式については様々な検討が行われているが、画像圧縮方式を用いて表示する表示方式については何ら検討されていない。
【００１７】
そこで、本発明の第１の目的は、（１）上記ＰＶリンク方式や画像圧縮方式等の実質転送能力が向上された表示データを受け取り、（２）データ処理回路の処理能力を大幅に向上することがないためコスト増がなく、（３）多くの情報量を正常に表示する事が可能な表示装置を提供する事にある。
【００１８】
本発明の第２の目的は、表示装置内で圧縮画像を伸長するために、配線やアクティブ素子が増加し開口率の低下による明るさ低下が懸念されるが、この開口率低下を補償し明るさの向上を図った表示装置を提供することにある。
【００１９】
【課題を解決するための手段】
本出願の一実施態様の表示装置は、マトリクス状に配列されている例えば赤，緑，青のような３色の画素で構成される絵素の集合体がＮ行×Ｍ列に配列した絵素ブロックの複数ブロックで構成された表示装置において、圧縮された映像信号を各画素が階調情報を持つビットマップに展開すること無くそのまま表示するというものである。
【００２０】
表示装置の構成としては、Ｎ行×Ｍ列からなる絵素ブロックとして構成された行列方向にマトリクス状に配置された３色の画素で構成される絵素と、画素内に配置された画素電極と、画素内に配置され、画素電極の電圧に応じて動作する表示素子と、概略並列に配置された走査線に走査信号を供給する走査線駆動回路と、走査線と概直交方向に配置された識別信号線に識別信号を供給する識別信号線駆動回路と、識別信号線からの識別信号を絵素に保存する保存手段と、各画素に階調電圧を供給する列方向の３色夫々の画素のＭａ（Ｍ≧Ｍａ≧２の整数）本で共通に接続された階調電圧線に階調電圧を供給する階調電圧線駆動回路と、識別信号を元に階調電圧を選択する回路と、選択された階調電圧を画素電極に印加する為のスイッチとからなり、表示素子は液晶を用いた光変調素子であり、識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色夫々の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して２本の階調電圧線が配置され、階調電圧を選択する回路はゲート端子を絵素内メモリ容量に接続し、２本の階調電圧線にそれぞれ接続されているｎ型アクティブ素子とｐ型アクティブ素子とからなり、階調電圧を画素電極に印加する為のスイッチは階調書込線をゲート端子として、ｎ，ｐ型アクティブ素子、および画素電極に接続されている第４のアクティブ素子であるように構成されている。
【００２１】
これにより、高開口率で圧縮画像を表示素子内で伸長し表示することができる。
【００２２】
更には、より画素構造を簡略化するために、表示素子は液晶を用いた光変調素子であり、識別信号を絵素内に保存する回路は走査線をゲート端子とし識別信号線に接続されている３色夫々の画素に共通の第１のアクティブ素子と絵素内メモリ容量であり、１つの画素に対して１本の階調電圧線が配置され、階調電圧を画素電極に出力する回路はゲート端子を絵素内メモリ容量に接続し、階調電圧線に接続されている第２のアクティブ素子であるように構成されている。
【００２３】
本出願の別の実施態様の表示装置は、３色夫々の画素で構成される１絵素をマトリクス状に配列した集合体がＮ行×Ｍ列に配列した絵素ブロックの複数ブロックで構成される表示装置で、圧縮された映像信号を各画素の階調情報に展開する機能を各絵素内に有するというものである。
【００２４】
本出願の別の実施態様の表示装置は、Ｎ行×Ｍ列からなる絵素ブロックとして構成された行列方向にマトリクス状に配置された３色夫々の画素で構成される絵素と、画素内に配置された画素電極と、画素内に配置され、画素電極の電圧に応じて動作する表示素子と、略並列に配置された走査線に走査信号を供給する走査線駆動回路と、走査線と概直交方向に配置された識別信号線に識別信号を供給する識別信号線駆動回路と、識別信号線からの識別信号を絵素に保存する保存手段と、各画素に階調電圧を供給する列方向の前記赤，緑，青のそれぞれの画素のＭａ（Ｍ≧Ｍａ≧２の整数）本で共通に接続された階調電圧線に階調電圧を供給する階調電圧線駆動回路と、識別信号を元に階調電圧を選択する回路と、選択された階調電圧を画素電極に印加する為のスイッチとを有するというものである。
【００２５】
本出願の別の実施態様の表示装置は、Ｎ行×Ｍ列からなる絵素ブロックとして構成された行列方向にマトリクス状に配置された３色夫々の画素で構成される絵素と、画素内に配置された画素電極と、画素内に配置され、画素電極の電圧に応じて動作する表示素子と、概並列に配置された走査線に走査信号を供給する走査線駆動回路と、走査線と概直交方向に配置された識別信号線に識別信号を供給する識別信号線駆動回路と、識別信号線からの識別信号を絵素に保存する保存手段と、各画素に階調電圧を供給する列方向の前記赤，緑，青のそれぞれの画素のＭａ（Ｍ≧Ｍａ≧２の整数）本で共通に接続された階調電圧線に階調電圧を供給する階調電圧線駆動回路と、識別信号を元に階調電圧を選択する回路と、選択された階調電圧を画素電極に印加する為のスイッチとから構成され、前記走査線と、前記識別信号線と、前記階調電圧線とが、金属配線３層で構成され、第２の金属配線と第３の金属配線間に塗布型絶縁膜が形成されているというものである。
【００２６】
【発明の実施の形態】
以下、本発明を実施例により具体的に説明する。
（実施例１）
本実施例の表示装置が受け入れる実質転送能力が向上された表示データ形式について図３を用いて説明する。
【００２７】
通常、画像データというものは色毎の階調データを持つ絵素の集合体として表わされる。例えば、ＰＣなどで良く使用されている画像フォーマットでは各絵素データは赤（Ｒ），緑（Ｇ），青（Ｂ）の光の３原色に分解され、それぞれの色毎に明から暗までの８bit ＝２５６階調のデータとして記述されている。この場合、１絵素の画像情報量は８bit ×３（色）＝２４bit となる。そして、これらの絵素データの集合体としての１画面画像データをビットマップとよぶ。ＰＣなどの画像出力源においては、このビットマップがメモリ内に保存されており、従来の画像出力方法では、そのビットマップの左上から右下までのデータを点順次式に送り出しているのである。一方、表示装置側は点順次式に送り出されたデータを受け取り、前述のように点順次式、若しくは線順次式で平面データに展開し、画像化して表示しているのである。なお、表示装置によっては、表示装置内に１画面分程度のメモリをもち、受け取ったビットマップを１度、メモリ内に展開して、改めて表示形式に直して表示するという処理をしているものもある。
【００２８】
以上のようなビットマップを点順次式に出力する方法では、画像の情報量が増えてくると、伝送系の帯域の増大が必要になってくるのは、前に述べた通りである。そこで、人間の目にはあまり劣化が見えない程度に、ビットマップを圧縮して転送する方法がいくつか考えられている。図３の上部には圧縮前のデータ形式であるビットマップそのままのデータ形式を示してある。４絵素×４絵素を１ブロックとすると、この１ブロックの圧縮前の情報量は３８４bit である。これを次のようなルールで圧縮する。（１）Ｎ×Ｍ絵素で１ブロック（本実施例では４×４）として、ブロック内を２つの階調で近似する。（２）２つの階調を別にルックアップテーブルにより定義して、各絵素にはテーブルで定義された識別信号を割り振る。
【００２９】
この場合、転送すべき情報は２つの階調情報２４bit ×２と、各画素１bit の識別情報となる。この場合、１ブロックのデータ量は６４bit となり、１／６の圧縮がかけられたことになる。この圧縮方法では１ブロック内の絵素について、空間方向の解像度を圧縮させると共に、階調数も圧縮させていることから、空間軸と階調軸に圧縮をかけた映像信号となる。本実施例の表示装置においては、以上に説明したような４×４絵素を１ブロックとして、階調を２つに圧縮した映像信号をうけとるが、１ブロックの構成絵素数は４×４以外でも可能であり、圧縮後の階調も２に規定するものではない。
【００３０】
次に、本実施例の表示装置における画素の回路図を図２に示す。番号の後に示すＲ，Ｇ，Ｂはそれぞれ赤画素，緑画素，青画素を表す。走査線１０１と識別信号線１０２がマトリクス状に形成され、その交点に走査線１０１がゲート端子となるように、第１のアクティブ素子１０６が配置されている。第１のアクティブ素子１０６は走査線１０１に選択電圧が与えられると識別信号線１０２の電位を絵素内メモリ１０７に書き込む。ここで、識別信号線１０２の電位とは、上記図３で説明した各絵素における識別信号を電圧に直したものである。絵素内メモリ１０７に書き込まれた識別信号電位により、ｎ型アクティブ素子１０８若しくはｐ型アクティブ素子１０９のどちらかが導通状態となり、それぞれのアクティブ素子が接続されている階調電圧線１（１０３）、および階調電圧線２（１０４）に印加されている電圧のどちらかが第４のアクティブ素子１１０まで出力される。ここで、階調電圧線１（１０３）及び階調電圧線２（１０４）に印加されている電圧とは、上記図３で説明した各ブロックにおいてルックアップテーブルにより定義された階調信号を電圧に直したものである。ここで、図２で明らかな通り、３絵素でＲＧＢそれぞれの階調電圧線１（１０３），階調電圧線２（１０４）を共通として配線数を大幅に削減できる。この階調電圧線の共通化は３絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。
【００３１】
続いて階調書込線１０５に選択電圧が与えられることにより第４のアクティブ素子１１０が導通状態になり、画素電極１１１に階調電圧が出力される。この画素電極１１１の電圧により光変調素子１１２が制御され画像が表示される。ここで、本実施例では光変調素子１１２は保持容量１１３と液晶１１４からなり、液晶の電気光学効果により光の透過光を変調している。
【００３２】
次に、図４を用いて、本実施例の表示装置における駆動方法を説明する。
【００３３】
本実施例では４行×４列の絵素を１ブロックとしているため、駆動方法も４行を１単位として考えられる。ただし図４はそのうちの１画素についての駆動方法を示してある。
【００３４】
走査線は従来と同じく、上から下まで順次走査パルス２０６により走査される。そして、走査線の電位２０１に走査パルス２０６が入力された時に識別信号線の電位２０２が絵素内メモリの電位２０７に転送されるのは前述した通りである。ここで識別信号線の電位はどの時点でもＨｉかＬｏかの、２つのデジタル的な電位であり、絵素内メモリ１０７に書き込まれた値がｎ型もしくはｐ型アクティブ素子の閾値電圧を超えれば良い程度の精度しか求められていない為に、走査線１０１を高速で順次走査して、走査パルス２０６の時間幅が短くなったとしても、充分に書込み動作が可能である。
【００３５】
上記のような識別信号の絵素内メモリ１０７への書込みが４行進んだ時点で、その４行分の階調書込線の電位２０５に階調書込パルス２０８が走査パルス４行分の時間だけ印加される。
【００３６】
つまり、走査線１０１の順次走査は１行ずつだが、階調書込線１０５の走査は４行ずつということである。
【００３７】
この書込みパルス２０８により階調電圧が階調電圧線１もしくは２から画素電極１１１に書き込まれるわけであるが、走査パルス４つ分の時間があるため、２５６階調の精度が必要なアナログ電圧値でも十分に書き込むことが可能である。
【００３８】
このような画素構造および駆動方法によると、高精度が必要な階調電圧書込みにかけられる時間が１行の走査期間の４倍とすることができる為、今までより４倍程度高速な線順次走査が可能となり、その分、多くの情報を正しく表示することができる。
【００３９】
次に、本実施例の表示装置の全体ブロック図を図１に示す。
【００４０】
液晶表示部１３０は図２で示した絵素がマトリクス状に配列してある。これらの絵素群への配線である走査線１０１,識別信号線１０２,階調電圧線１(１０３)，階調電圧線２（１０４），階調書込線１０５はそれぞれ走査線駆動回路１３１，識別信号線駆動回路１３２，階調電圧線駆動回路１３３，階調書込線駆動回路１３５によって駆動され、それぞれの駆動回路は液晶表示コントローラ１３６によって制御される。ここで、液晶表示コントローラ１３６は画像データとして識別信号と階調信号を、また、制御用信号として垂直同期信号や水平同期信号，ドットクロックなどを画像信号源より受け取り、それをビットマップとして展開すること無く、タイミングコントローラ１３７によるタイミング調整をしただけで、そのまま出力している。
【００４１】
以上のように、本実施例の表示装置では、（１）４×４の絵素を１ブロックとして、空間軸と階調軸に圧縮をかけた映像信号を受けとり、（２）受け取ったデータはビットマップに展開することが無く、そのまま表示用データとする為、表示用コントローラの回路規模を大きくする必要が無く低コストであり、（３）高速駆動が可能なため、大量の情報を正しく表示することが可能である。
【００４２】
更には、４絵素（図２では３絵素分表示）でＲＧＢそれぞれの階調電圧線１（１０３），階調電圧線２（１０４）を共通として配線数を大幅に削減できる。この階調電圧線の共通化は４絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。これにより、本発明により同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
【００４３】
なお、本実施例では１ブロックを４×４絵素としたが、同一の構造，駆動方法でＮ×Ｍ絵素を１ブロックとすることも可能である。
（実施例２）
本実施例は以下の用件を除けば実施例１と同様の構成である。
【００４４】
本実施例の表示装置における画素の回路図を図５に示す。本実施例では第４のアクティブ素子１１０までは実施例１と同じであるが、本実施例における光変調素子１１２は保持容量１１３と画素電極１１１をゲート端子とした第５のアクティブ素子１１５、そして第５のアクティブ素子１１５を介して電流源と接続されているＬＥＤ素子１１６からなるＬＥＤ光変調素子からなっている。画素電極１１１に書き込まれた階調電圧は同時に保持容量１１３にも書き込まれており、この電圧が第５のアクティブ素子１１５を駆動して、ＬＥＤ素子１１６に流れる電流を制御することで、発光量を変調する。このように、光変調素子１１２としてＬＥＤ光変調素子を用いた場合は、液晶を用いた光変調素子よりも応答特性が早い為、階調電圧を書き込む時間をより短くすることが可能であり、より高速の線順次走査が可能な為、より多くの情報が表示可能な表示装置とすることができる。
【００４５】
以上のことから、本実施例では、実施例１と同じく、（１）４×４の絵素を１ブロックとして、空間軸と階調軸に圧縮をかけた映像信号を受けとり、（２）受け取ったデータはビットマップに展開することが無く、そのまま表示用データとする為、表示用コントローラの回路規模を大きくする必要が無く低コストであり、（３）実施例１よりさらに高速駆動が可能なため、さらに大量の情報を正しく表示することが可能である。
【００４６】
更には、４絵素（図５では３絵素分表示）でＲＧＢそれぞれの階調電圧線１（１０３），階調電圧線２（１０４）を共通として配線数を大幅に削減できる。この階調電圧線の共通化は４絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。これにより、同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
（実施例３）
本実施例は以下の用件を除けば実施例１と同様の構成である。
【００４７】
本実施例の表示装置における画素回路図を図６に示す。本実施例においては、実施例１では各画素に２本接続されていた階調電圧線（１と２）が各画素に１本となっている。さらにｐ型アクティブ素子に相当する素子もなく、ｎ型アクティブ素子１０８に対応する第２のアクティブ素子のみであるため、絵素内にあるアクティブ素子はすべて単極性のものとなる。これによりアクティブ素子を作る工程が単極性のみですむ、若しくは単極性のアクティブ素子しか作れない製造方法でも製造可能となる。どちらにしても低コスト化が可能である。
【００４８】
本実施例では階調信号線が１本しかない為、１回の階調書込みパルスでは１ブロックの内、１階調分の画素にのみ階調電圧書込みできる。そのため２階調の書込みのためには２回の階調書込みパルスと走査パルスを必要とする。この２重走査駆動方法を図７に示す。
【００４９】
４行×４列が１ブロックであるので、走査線を１から４まで走査して、各ブロック内で第１階調を表示する画素に対して、Ｈｉの識別信号を書き込んだ後、５から６までを走査している間に、走査線１から４までの階調書込線が選択されて、階調電圧線から走査線１から４の各ブロックに対する第１階調の電位が画素電極１１１に書き込まれる。この間、第２階調を表示する画素の第２のアクティブ素子１０８は導通状態とならないため、階調書込線が選択されても画素電極には階調電圧が印加されない。つづいて、走査線５から８が走査された後、走査線１から４が再度走査される。今回の走査では各ブロック内で第２階調を表示する画素に対して、Ｈｉの識別信号を書き込むため、次の走査線５から８を走査している間にこれらの画素の画素電極には第２階調の階調電圧が書き込まれることになる。
【００５０】
この２重走査駆動方法では１画面を描画するのに各画素を２度走査する必要が有る為、実施例１ほど駆動速度が速くならないが、通常の線順次駆動法よりは高速であるため、多くの情報を表示することが可能である。
【００５１】
本実施例の表示装置のブロック図を図８に示す。実施例１と異なる点は、液晶コントローラ１３６内の２重走査タイミングコントローラ１４１を用いて走査線１０１や階調書込線１０５の２重走査を制御している点と、画像データである識別信号や階調信号を２重走査の２回目まで保存しておく為の識別信号用８ラインメモリと階調信号用２ブロックラインメモリからなるラインメモリ１４０がある点である。この様に本実施例では２重走査により画像を表示している為、液晶表示コントローラ１３６の回路規模は実施例１と比較すると多少大きくなるが、送られてきた画像データを表示装置側に持っているメモリ内にビットマップとして展開する方式ではなく、転送データはそのまま表示することができるので、回路規模は大幅に大きくなるわけではない。
【００５２】
以上のように、本実施例の表示装置では、（１）４×４の絵素を１ブロックとして、空間軸と階調軸に圧縮をかけた映像信号を受けとり、（２）受け取ったデータはビットマップに展開することが無く、そのまま表示用データとする為、表示用コントローラの回路規模を大幅に増大する必要が無く低コストであり、(３)表示部は単極性のアクティブ素子しか使用しない為、低コストで製造可能であり、通常の線順次駆動方式と比較して高速駆動が可能なため、大量の情報を正しく表示することが可能である。
【００５３】
更には、４絵素（図６では３絵素分表示）でＲＧＢそれぞれの階調電圧線１（１０３），階調電圧線２（１０４）を共通として配線数を大幅に削減できる。この階調電圧線の共通化は４絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。これにより、本発明により同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
【００５４】
なお、本実施例においても、光変調素子をＬＥＤ素子とすることが可能である。
【００５５】
また、１ブロックを４×４絵素としたが、同一の構造，駆動方法でＮ×Ｍ絵素を１ブロックとすることも可能である。
【００５６】
さらに、本実施例では１ブロック内に定義した階調数は２であったが、走査の回数を増やすことにより１ブロック内に定義する階調数を増やすことも可能である。
（実施例４）
本実施例は以下の用件を除けば実施例３と同様の構成である。
【００５７】
本実施例の表示装置における画素回路図を図１０に示す。本実施例においては実施例３にあった階調書込線１０５が無く、階調書込線１０５がゲート端子に接続されていたアクティブ素子１１０もなくなっており、第２のアクティブ素子の出力が画素電極１１１に直結している。アクティブ素子が１つ減り、配線が１本減ったことで、製造工程における歩留まりは更にあがり、さらに低コストでの製造が可能となる。
【００５８】
本実施例では階調書込線がないため、階調電圧線１０３に印加されている階調電圧は、たとえ、それがこのブロックに対する階調電圧でないとしても、絵素内メモリ１０７にＨｉの識別信号が書き込まれている絵素では常に画素電極１１１に階調電圧が書き込まれることになる。これに対しては２重走査駆動方法を更に工夫して、階調電圧が書き込まれた後に、もう一度、走査線を選択して、絵素内メモリ１０７にＬｏの識別信号を書き込むようにした。これを図１１に示す。走査線５から８を選択した後、走査線１から４を同時に選択して、すべての絵素の絵素内メモリ１０７にＬｏの識別信号を書き込むことで、この時点の階調電圧線の電位が最終的に画素電極１１１に保持されることになる。そして、三度、走査線１から４を走査した後に、同様に走査線５から８を同時に選択して走査線５から８に接続されている画素の画素電極電位を決定している。この様に本実施例の駆動法では、実施例３の２重走査駆動方法に比べて、４本の走査線を同時に選択して画素電極電位を決定させる期間が必要である為に、駆動速度は遅くなる。しかし、それでも通常の線順次駆動方法よりは高速である為、多くの情報を表示することが可能である。
【００５９】
ここで、識別信号線１０２を通して、絵素内メモリ１０７にＬｏの識別信号を書き込んだ後、アクティブ素子１０６がオフすると、アクティブ素子の寄生容量により絵素内メモリ１０７の電位が低下するために、アクティブ素子であるトランジスタのオフ特性及びトランジスタの寄生容量を考慮して、予め識別信号線のローレベルＶｄｌを高めにしておく必要がある。ここで、絵素内メモリ１０７，アクティブ素子１０６のＯＮ，ＯＦＦ、アクティブ素子１０８のＯＮ，ＯＦＦ、液晶層（含保持容量１１３）のそれぞれの容量をＣｓ，Ｃgs1on，Ｃgs1off，Ｃgs2on，Ｃgs2off,Ｃｌｃとし、走査線のハイレベルＶｇｈ,ローレベルＶｇｌとすると、絵素内メモリの電位変化ΔＶｄｌは、
0003778079.tif 000002
となり、ΔＶｄｌ分識別信号線のローレベルＶｄｌを高めておく必要がある。上式より、寄生容量Ｃｇｓを低減する事で、ΔＶｄｌを小さくすることができる事がわかる。従って、アクティブ素子１０８オフ時のリーク電流を低減するために、走査線のローレベルＶｇｌと識別信号線のローレベルＶｄｌをＶｇｌ≧Ｖｄｌとすることでアクティブ素子１０８のオフ時のリーク電流を低減できる。
【００６０】
また、絵素内メモリ１０７にハイレベルＶｄｈの識別信号を書き込んだ後、アクティブ素子１０６がオフしたときの電位変化ΔＶｄｈは、
0003778079.tif 000003
となり、アクティブ素子１０８をオンさせるに十分な電位を保つためには、
ΔＶｄｈを小さくする必要で、絵素内メモリ１０７容量Ｃｓを寄生容量に比べて十分に大きくする必要がある。アクティブ素子１０６のＯＮ電流Ｉ１，アクティブ素子１０８のＯＮ電流Ｉ２とすると、液晶書込み時間は、図１１より６倍の書込み時間を有するために、Ｉ１≒６Ｃｓ／ＣlcI2が必要となる。従って、アクティブ素子１０６のＷ／Ｌ大きくすることで対応でき、走査期間内に絵素内メモリ１０７を充電することができる。ここで、アクティブ素子のチャネル長Ｌ，チャネル幅Ｗとした。アクティブ素子１０８は階調電圧を印加するために電圧精度が要求されるが、アクティブ素子１０６は、アクティブ素子１０８をオンさせるためのデジタルデータであるので電圧精度はさほど要求されないことを考慮しても、Ｉ１≧Ｉ２であることが望まれる。
【００６１】
本実施例の表示装置のブロック図を図９、及び図１２に示す。実施例３と異なる点は、階調書込駆動回路がなくなったことと、階調電圧線駆動回路が識別信号線駆動回路と同一化し、識別信号線・階調電圧線駆動回路になったことである。識別信号線駆動回路と快調電圧線駆動回路が同一回路になったことは本質ではないため言及しないが、階調書込駆動回路がなくなったことにより、この回路を構成する部材などのコストが要らなくなったことで、より低コストが可能となっている。
【００６２】
本実施例を示す図９では、走査線駆動回路１３１を両側に設け、配線遅延により信号の歪を低減し、より高速，高精細の表示に対応可能である。また、図１２では、識別信号線・階調電圧線駆動回路１４２を両側に設けることで、配線遅延により信号の歪を低減し、より高速，高精細の表示に対応可能である。更には、解像度を高めると周辺の駆動回路との接続のピッチが狭くなり、接続が困難になるが、両側引出しとすることで、接続ピッチを２倍にすることができ、接続が容易になり歩留まりも大幅に向上できる。
【００６３】
以上のように、本実施例の表示装置では、（１）４×４の絵素を１ブロックとして、空間軸と階調軸に圧縮をかけた映像信号を受けとり、（２）受け取ったデータはビットマップに展開することが無く、そのまま表示用データとする為、表示用コントローラの回路規模を大幅に増大する必要が無く低コストであり、(３)表示部は単極性のアクティブ素子を２つしか使用しない為、実施例３よりさらに低コストで製造可能であり、通常の線順次駆動方式と比較して高速駆動が可能なため、大量の情報を正しく表示することが可能である。
【００６４】
更には、４絵素（図１０では３絵素分表示）でＲＧＢそれぞれの階調電圧線
(１０３)を共通として配線数を大幅に削減できる。この階調電圧線の共通化は４絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。これにより、同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
【００６５】
なお、本実施例においても、光変調素子をＬＥＤ素子とすることが可能である。
【００６６】
また、１ブロックを４×４絵素としたが、同一の構造，駆動方法でＮ×Ｍ絵素を１ブロックとすることも可能である。
【００６７】
さらに、本実施例においても、１ブロック内に定義した階調数は２であったが、走査の回数を増やすことにより１ブロック内に定義する階調数を増やすことも可能である。
（実施例５）
本実施例は以下の用件を除けば実施例３と同様の構成である。
【００６８】
本実施例の表示装置が受け入れる実質転送能力が向上された表示データは、基本的には実施例１と同じ圧縮方法であるが、本実施例では図１３に示すように、画像出力源が出力する画像を判断して、１フレーム前と変化がある動画領域に対しては、１ブロック内の階調数を２として１フレーム期間内に画像データを転送し、１フレーム前とほとんど変化していない静止画領域に対しては、１ブロック内の階調数を４として、２フレーム期間にわたって、１フレーム目には第１番目と第２番目の階調を表示すべき画素の画像データを転送し、２フレーム目には第３番目と第４番目の階調を表示すべき画素の画像データを転送するようになっている。また、静止画領域に対しては各フレームで表示しない画素についてのフラグ信号も同時に転送している。このような方式によるデータ転送では、実施例３と比較して静止画領域の画像の圧縮率が低くなる為、より劣化が少ない表示をすることができる。
【００６９】
本実施例の画素構造や駆動方法は実施例３とほとんど変わらない。唯一の変化は、静止画領域内において、余計な画素に階調信号を書き込まない様に、液晶表示コントローラ１３６内で、Ｈｉの識別信号をフラグ信号と掛け算して識別信号駆動回路に出力するようにしていることである。なお、この演算に必要な回路規模の増大はわずかである。
【００７０】
以上のように、本実施例では、（１）４×４の絵素を１ブロックとして、空間軸と階調軸、さらに時間軸にも圧縮をかけた映像信号を受けとり、（２）受け取ったデータはビットマップに展開することが無く、そのまま表示用データとする為、表示用コントローラの回路規模を大幅に増大する必要が無く低コストであり、（３）表示部は単極性のアクティブ素子しか使用しない為、低コストで製造可能であり、通常の線順次駆動方式と比較して高速駆動が可能なため、大量の情報を正しく、さらに実施例３と比較して静止画領域ではより劣化の少ない表示をすることが可能である。
【００７１】
更には、４絵素でＲＧＢそれぞれの階調電圧線（１０３）を共通として配線数を大幅に削減できる。この階調電圧線の共通化は４絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。これにより、同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
【００７２】
なお、本実施例においても、光変調素子をＬＥＤ素子とすることが可能である。
【００７３】
また、１ブロックを４×４絵素としたが、同一の構造，駆動方法でＮ×Ｍ絵素を１ブロックとすることも可能である。
【００７４】
さらに、本実施例おいては、動画領域の１ブロック内に定義した階調数は２であり、静止画領域では４だったが、各々の領域とも、１フレーム内における走査の回数を増やすことにより１ブロック内に定義する階調数を増やすことも可能である。
【００７５】
また、本実施例では静止画領域の１ブロックに定義した階調数は２フレーム期間にわたって４階調であったが、１フレームに割り当てる階調数を２にしたまま、またがるフレーム期間数を増やし、４フレーム期間で８階調ということも可能である。
（実施例６）
本実施例は以下の用件を除けば実施例４と同様の構成である。
【００７６】
本実施例の表示装置の等価回路を図１４に示す。本実施例は、液晶表示装置を例にとり、４絵素でＲＧＢそれぞれの階調電圧線（１０３）を共通として配線数を大幅に削減している。また、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減している。表１にトランジスタ数及び配線数を、従来方式である線順次方式との比較として示す。ここで、共通配線を縦方向に引出した構造について示している。共通配線を縦方向に配置することで、階調電圧線１０３で１ブロック（例えば４×４絵素）すべてに電圧を印加した場合でも共通配線にかかる負荷を低減できる画質不良を抑制できる。
【００７７】
その結果、表１に示すように、従来方式の線順次方式と比較して、２絵素共通では、トランジスタ数及び縦配線（列方向）がわずかに増えるが、横配線（行方向）は大幅に削減できる。更に、４絵素共通にすると、縦配線（列方向），横配線（行方向）共に大幅に削減できる。配線を共通化することで、引出し配線の間隔を広くとることができ、周辺回路の接続が容易になり精細度の高い表示装置に適している。
【００７８】
【表１】
0003778079.tif 000004
【００７９】
この階調電圧線の共通化は４絵素に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。配線及びアクティブ素子の数を削減することで開口率の向上が実現できる。これにより、同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
（実施例７）
本実施例の画素構造について横電界モードを例にとり、図１５，図１６に示す。本実施例は、図１０，図１３で示される等価回路において、階調電圧線１０３を２絵素で共通化し、第１のアクティブ素子１０６をＲＧＢのそれぞれの画素で共通とすることにより、配線数及びトランジスタ数の低減を図ったものである。
【００８０】
まず、図１５においては、煩雑さを避けるために、（ａ），（ｂ），（ｃ）それぞれに第１層金属配線３００、第二層金属配線３１０，第三金属配線３２０を示し、図１６（ａ）に図１５の３層を重ねた平面図を、図１６（ｂ）にそのＡＢにおける断面図を示す。なお、三層配線以外のコンタクトホールやシリコン層等は省略している。
【００８１】
ここで、開口率をあげるために、アクティブ素子及び階調電圧線の共通化の他に、階調電圧線赤（Ｒ）１０３Ｒ，青（Ｂ）１０３Ｂを第三層金属配線３２０で作製し、緑（Ｇ）１０３Ｇを第二層金属配線３１０で作製し異層化することにより、歩留まりを下げずに配線間の距離を小さくできる。また、第二層金属配線
３１０と第三層金属配線３２０間の絶縁膜を塗布型の有機絶縁膜とすることにより、配線間容量が増大を防ぐことができる。
【００８２】
本実施例では、共通配線を２絵素共通としたが、共通絵素を増やすと引出し配線は低減できるがブロック内の共通配線が増加することになり、開口率を低下させ兼ねない。そこで、共通絵素を増やした場合、例えば第二層金属配線３１０と第三層金属配線３２０を重畳させることで開口率の低下を防ぐことができる。このとき、配線間の容量増大を防ぐために塗布型の有機絶縁膜を適用することが好ましい。また、配線を重畳したことによる漏れ電界による画質劣化を防ぐために、画質に影響を与える共通電極，画素電極の幅をそれぞれの下に配置された共通配線より広げることで、漏れ電界を抑制し画質劣化を防ぐことができる。
【００８３】
また、第三層金属配線３２０は、直接液晶に触れると画質不良を生じることがあるため、第三層金属配線３２０上に塗布型の有機絶縁膜を配置することが好ましい。
【００８４】
以上により、開口率が向上でき、同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。更に、各絵素あたりの配線数が減少する為に、製造時における配線間短絡などが減少し、歩留まりが向上するために、低コストで製造が可能となる。
【００８５】
本発明は、２絵素共通配線に限定されるものではなく、Ｎ行×Ｍ列の絵素ブロックからなるＭａ（Ｍ≧Ｍａ≧２の整数）本であれば良い。
【００８６】
これらの実施例によれば、（１）ＰＶリンク方式や空間軸，階調軸，時間軸にわたる画像圧縮方式等の実質転送能力が向上された表示データを受け取り、(２)データ処理回路の処理能力を大幅に向上することがないためコスト増がなく、
（３）多くの情報量を正常に表示する事が可能となる。
【００８７】
更には、複数絵素でＲＧＢそれぞれの階調電圧線を共通として配線数を大幅に削減でき、第１のアクティブ素子をＲＧＢのそれぞれの画素で共通とすることでアクティブ素子の数を大幅に削減できる。これにより、配線及びアクティブ素子の数を削減することで開口率が向上し、同じ明るさのバックライトを使用した場合、より明るい表示が実現できる。
【００８８】
【発明の効果】
本発明によれば、ＰＶリンク方式や空間軸，階調軸，時間軸にわたる画像圧縮方式等の実質転送能力が向上された表示データを受け取り、データ処理回路の処理能力を大幅に向上することがないためコスト増がなく、多くの情報量を正常に表示する事が可能となる。
【図面の簡単な説明】
【図１】表示装置の実施例を示すブロック図。
【図２】表示装置の実施例を示す画素の等価回路図。
【図３】実施例の表示装置が受け取る画像データ形式を表わした図。
【図４】実施例の表示装置の駆動方法を示す図。
【図５】表示装置の実施例を示す画素の等価回路図。
【図６】表示装置の実施例を示す画素の等価回路図。
【図７】実施例の表示装置の駆動方法を示す図。
【図８】表示装置の実施例を示すブロック図。
【図９】表示装置の実施例を示すブロック図。
【図１０】表示装置の実施例を示す画素の等価回路図。
【図１１】実施例の表示装置の駆動方法を示す図。
【図１２】表示装置の実施例を示すブロック図。
【図１３】実施例の表示装置が受け取る画像データ形式を表わした図。
【図１４】表示装置の実施例を示す画素の等価回路図。
【図１５】表示装置の実施例を示す画素の平面図。
【図１６】表示装置の実施例を示す画素の平面図及び断面図
【符号の説明】
１０１…走査線、１０２…識別信号線、１０３…階調電圧線１、１０４…階調電圧線２、１０５…階調書込線、１０６…第１のアクティブ素子、１０７…絵素内メモリ、１０８…ｎ型アクティブ素子、１０９…ｐ型アクティブ素子、１１０…第４のアクティブ素子、１１１…画素電極、１１３…保持容量、１１４…液晶、１１５…第５のアクティブ素子、１１６…ＬＥＤ素子、１１８…共通配線、１３０…表示部、１３１…走査線駆動回路、１３２…識別信号線駆動回路、133…階調電圧線駆動回路、１３５…階調書込線駆動回路、１３６…液晶表示コントローラ、１３７…タイミングコントローラ、１３８…識別信号線・領域指定線駆動回路、１３９…領域指定タイミングコントローラ、１４０…ラインメモリ、１４１…２重走査タイミングコントローラ、１４２…識別信号線・階調電圧線駆動回路、２０１…走査線の電位、２０２…識別信号線の電位、２０３…階調電圧線１の電位、２０４…階調電圧線２の電位、２０５…階調書込線の電位、２０６…走査パルス、２０７…画素メモリの電位、２０８…階調書込パルス、３００…第１層金属配線、３０１…第１層絶縁膜、３１０…第二層金属配線、３１１…第二層絶縁膜、３２０…第三層金属配線、３２１…第三層絶縁膜。
【図１】
0003778079.tif 000005
【図２】
0003778079.tif 000006
【図３】
0003778079.tif 000007
【図４】
0003778079.tif 000008
【図５】
0003778079.tif 000009
【図６】
0003778079.tif 000010
【図７】
0003778079.tif 000011
【図８】
0003778079.tif 000012
【図９】
0003778079.tif 000013
【図１０】
0003778079.tif 000014
【図１１】
0003778079.tif 000015
【図１２】
0003778079.tif 000016
【図１３】
0003778079.tif 000017
【図１４】
0003778079.tif 000018
【図１５】
0003778079.tif 000019
【図１６】
0003778079.tif 000020