(57)【特許請求の範囲】
【請求項１】
データを記録する磁気ディスクと、データの読み書きを行なうヘッドと、前記磁気ディスクを回転させるスピンドルモータと、前記ヘッドを移動させるアクチュエータと、前記スピンドルモータならびに前記アクチュエータを制御するコントローラとを備える磁気記録装置において、
前記コントローラは、前記ヘッドの移動速度に応じて前記ヘッドが読み取ったシリンダアドレスに基づいてこれとは別に広いトラック幅で割り当てた仮想シリンダアドレスを算出し、算出した仮想シリンダアドレスに基づいてシーク動作を行ない、
前記コントローラは、パラメータ設定信号に基づいてシーク動作の制御条件が変更可能なシークコントローラと、前記ヘッドが読み取ったシリンダアドレスに基づいてこれとは別に割り当てた仮想シリンダアドレスを生成するとともに前記パラメータ設定信号を生成する仮想シリンダアドレス生成部とを備えたことを特徴とする磁気記録装置。
【請求項２】
前記仮想シリンダアドレス生成部は、各シリンダ毎に付与されたシリンダアドレスをＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、任意に設定する速度しきい値の配列をＵ（ｉ）、任意に設定する変換ゲインの配列をα（ｉ）としたときに、
Ｕ（ｉ）＜｜Ｖ｜＜Ｕ（ｉ＋１）……（式１）
ここで、ｉは任意の整数
Ｂ＝ｒｏｕｎｄ（Ａ／α（ｉ））……（式２）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式１の条件を満足する場合には、式２に基づいて仮想シリンダアドレスＢを計算して仮想シリンダアドレスＢを生成するとともに、整数ｉに対応して予め設定したパラメータをシークコントローラに設定させるためのパラメータ設定信号を生成することを特徴とする請求項１記載の磁気記録装置。
【請求項３】
前記仮想シリンダアドレス生成部は、各シリンダ毎に付与されたシリンダアドレスをＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、トラック幅をＬ、前記磁気ディスクにグレイコードを用いて記録されているシリンダアドレス上を前記ヘッドが前記磁気ディスクの円周方向に横切る時間をＴとしたときに、
Ｂ＝ｒｏｕｎｄ（Ａ／２β）……（式３）
β＝ｒｏｕｎｄ｜Ｖ・Ｔ／Ｌ｜……（式４）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式３および式４に基づいて仮想シリンダアドレスＢを計算して仮想シリンダアドレスＢを生成するとともに、βに対応して予め設定したパラメータをシークコントローラに設定させるためのパラメータ設定信号を生成することを特徴とする請求項１記載の磁気記録装置。
【請求項４】
データを記録する磁気ディスクと、データの読み書きを行なうヘッドと、前記磁気ディスクを回転させるスピンドルモータと、前記ヘッドを移動させるアクチュエータと、前記スピンドルモータならびに前記アクチュエータを制御するコントローラとを備える磁気記録装置において、
前記コントローラは、前記ヘッドが読み取ったシリンダアドレスを基に算出した広いトラック幅の仮想シリンダアドレスを生成する仮想シリンダアドレス生成部と、シークコントローラのパラメータを変更せずにシーク動作を行なうための仮想シリンダアドレスをこの領域に含まれるシリンダアドレスの中の代表アドレスに再生成するアドレス補正部とを備えたことを特徴とする磁気記録装置。
【請求項５】
前記仮想シリンダアドレス生成部は、各シリンダ毎に付与されたシリンダアドレスＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、任意に設定する速度しきい値の配列をＵ（ｉ）、任意に設定する変換ゲインの配列α（ｉ）としたときに、
Ｕ（ｉ）＜｜Ｖ｜＜Ｕ（ｉ＋１）……（式１）
ここで、ｉは任意の整数
Ｂ＝ｒｏｕｎｄ（Ａ／α（ｉ））……（式２）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式１の条件を満足する場合には、式２に基づいて仮想シリンダアドレスＢを計算して仮想シリンダアドレスＢとアドレス補正信号α（ｉ）を生成し、前記アドレス補正部は、仮想シリンダアドレスＢとアドレス補正信号α（ｉ）より補正仮想シリンダアドレスを生成することを特徴とする請求項４記載の磁気記録装置。
【請求項６】
前記仮想シリンダアドレス生成部は、各シリンダ毎に付与されたシリンダアドレスＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、トラック幅をＬ、前記磁気ディスクにグレイコードを用いて記録されているシリンダアドレス上を前記ヘッドが前記磁気ディスクの円周方向に横切る時間をＴとしたときに、
Ｂ＝ｒｏｕｎｄ（Ａ／２β）……（式３）
β＝ｒｏｕｎｄ｜Ｖ・Ｔ／Ｌ｜……（式４）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式３および式４に基づいて仮想シリンダアドレスＢを計算して仮想シリンダアドレスＢとアドレス補正信号２βを生成し、前記アドレス補正部は、仮想シリンダアドレスＢとアドレス補正信号２βより補正仮想シリンダアドレスを生成することを特徴とする請求項４記載の磁気記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は磁気記録装置に係り、詳しくは、トラック幅を狭くした場合でもセトリング動作の悪化を抑えてシーク動作を高速に行なえるようにした磁気記録装置に関するものである。
【０００２】
【従来の技術】
磁気記録装置では、磁気ディスクに同心円状に複数のトラック（シリンダ）が形成されており、磁気ディスクを回転させた状態でヘッド（磁気ヘッド）を磁気ディスクの略半径方向へ移動させながら所望のトラックに位置決めして、データの書き込みまたは読み出しがなされる。この位置決め動作は、ヘッドを目標位置付近に高速移動させるシーク動作と、ヘッドを目標位置に位置決めするセトリング動作と、ヘッドを位置決めした目標位置に保持するフォロー動作とに分類される。
【０００３】
図１２は従来ならびにこの発明に係る磁気記録装置の一具体例を示すブロック構成図である。磁気記録装置５０は、データを記録する磁気ディスク１と、データの読み書きを行なうヘッド２と、磁気ディスク１を回転させるスピンドルモータ３と、ＶＣＭ（ボイスコイルモータ）駆動電圧信号３０に基づいてヘッド２を駆動するアクチュエータ（ボイスコイルモータ）４と、ヘッド２を介して磁気ディスク１から読み出されたサーボ再生信号２１を増幅するヘッドアンプ１１と、サーボ信号２２に基づいてシリンダアドレス２３ならびに位置誤差信号２４を生成する位置検出回路１２と、スピンドルモータ３のスタートアップ信号２６ならびにアクチュエータ４を駆動するためのデジタル制御信号２９を生成するコントローラ１３と、スピンドルモータ駆動信号２５を生成するとともに回転速度信号２７を出力するスピンドルモータ駆動回路１４と、デジタル制御信号２９をアナログ制御信号２８へ変換するＤ／Ａ変換器１６と、アナログ制御信号２８を増幅してＶＣＭ（ボイスコイルモータ）駆動電圧信号３０を出力するパワーアンプ１５とから構成されている。
【０００４】
図１３は従来のシーク制御系の構成を示すブロック構成図である。従来のシーク制御系は、図１２に示したコントローラ１３内に設けられている。この従来のシーク制御系は、シーク制御部１０１と、速度推定部１０２と、目標速度生成部１０３と、加算部１０４とからなる。
【０００５】
シーク制御部１０１は、速度誤差信号２０１に基づいてデジタル制御信号２９を生成して出力する。速度推定部１０２は、シリンダアドレス２３とデジタル制御信号２９とに基づいてヘッド推定速度信号２０２を生成して出力する。目標速度生成部１０３は目標速度信号２０３を出力する。加算部１０４は、目標速度信号２０３からヘッド推定速度信号２０２を減算し、減算結果を速度誤差信号２０１として出力する。
【０００６】
従来、この種の磁気記録装置では、シーク動作時にヘッド２はヘッドの位置するシリンダ情報を表すシリンダアドレスを読み取りながら移動されて目標位置付近に到達する。このシリンダアドレスはグレイコード（交番符号）を用いて記録されている。グレイコードは、隣り合う符号間で値が１ビットしか変化しないという特徴がある。
【０００７】
ここで、ディスク１枚当りの記録容量を増すためにトラック幅を狭くすると、ヘッドがある速度以上で移動した場合に複数のシリンダアドレス上を横切ることになるため、読み取ったグレイコードから生成されるシリンダ情報はヘッドが位置するシリンダアドレスとは異なる近傍のシリンダアドレスを示す場合がある。
【０００８】
また、トラック幅が狭くなるとシリンダアドレス数も増えるためグレイコードの符号長が長くなり、ヘッドが従来と同じ速度で移動した場合でもヘッドが横切るシリンダアドレス数は多くなる。
【０００９】
図１４は従来技術の課題（トラック幅を狭くしたことに伴ってヘッドが複数のトラックを横切ることよって生ずるシリンダアドレスの読み取り誤差）を示す説明図である。図１４に示すように、符号長がｎビットのグレイコード３００で記録されているシリンダアドレスを読み取るまでの期間にヘッド２がＸトラック移動した場合、読み取ったグレイコードから再生されたシリンダアドレスは最大Δの読み取り誤差が発生する。なお、図１４中の矢印線３２０はヘッド２の軌跡を示す。
【００１０】
トラック幅がある値よりも狭い磁気記録装置で、ヘッドの位置とヘッドを介して読み取ったシリンダアドレスとの間に読み取り誤差がある状態で、図１３に示した従来のシーク制御系を用いてシーク動作を行なうとセトリング時間が長くなる。このため、トラック幅かヘッド移動速度かシーク時間かのいずれかを犠牲にしなければならないことがある。
【００１１】
図１５〜図１９は、トラック幅を狭くした場合の従来のシーク制御系の動作を説明する波形図である。図１５は目標速度信号の波形図、図１６はシリンダアドレス読み取り誤差信号の波形図、図１７はデジタル制御信号の波形図、図１８は位置誤差の波形図、図１９は位置誤差の要部を拡大した波形図である。図１８および図１９において符号４１１はヘッドの軌跡を示す。
【００１２】
図１５に示した目標速度４００に沿ってヘッドを移動させた場合、図１６に示すようにシリンダアドレスの読み取り誤差４０１が発生する。なお、図１５においてＶｈはヘッドの最大速度を示している。その結果、図１７に示すように、デジタル制御信号４１０に不必要な乱れが生じ、このためにヘッドを駆動するアクチュエータ（ボイスコイルモータ）に加えられる電流が乱れ、シークエラーもしくは図１９に示すようにセトリング動作の悪化を引き起こしシーク時間が長くなる。
【００１３】
このような問題に対し、シーク時のヘッド位置読み取り誤りを防ぐ方法として、例えば特開平８−１０６７４１号公報（特許第２６３５９３９号公報）に記載されているように２つのグレイコードからヘッド位置を生成する方法が知られている。
【００１４】
【発明が解決しようとする課題】
図１３に示した従来のシーク制御系を用いた磁気記録装置では、トラック幅を狭くすることが困難である。その理由は、シリンダ数が増えたとき、高速シーク時のシリンダアドレスの読み取り誤差をある値以下に抑えようとすると、ヘッド移動速度に応じて決まるトラック幅が必要となるためである。
【００１５】
また、図１３に示した従来のシーク制御系を用いた磁気記録装置では、トラック幅を狭くすると、シーク時間が長くなるという問題がある。その理由は、シーク時のシリンダアドレスの読み取り差をある値以下に抑えようとするとヘッド移動速度を制限する必要があるためである。また、読み取り差のあるままのシリンダアドレスを基に制御を行なうと、セトリング時に位置決めが悪くなるためである。
【００１６】
一方、特開平８−１０６７４１号公報（特許第２６３５９３９号公報）に記載された複数グレイコードを用いる方法は、記録密度が低下するという問題がある。その理由は、複数のグレイコードのビット数を合せると、シリンダアドレスのビット数よりも長いビット数を用いてシリンダアドレスを表すことが必要となるためである。
【００１７】
【発明の目的】
この発明はこのような課題を解決するためなされたもので、記録密度を向上させるためトラック幅を狭くした場合でも、シーク動作時にヘッドの位置とヘッドが読み取ったシリンダアドレスとの間に生ずる読み取り差によるセトリング動作の悪化を抑えて、シーク動作を高速に行なうことできる磁気記録装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記課題を解決するため請求項１に係る磁気記録装置は、ヘッドが読み取ったシリンダアドレスに基づいてこれとは別に新たなトラック幅で割り当てた仮想シリンダアドレスを算出し、算出した仮想シリンダアドレスに基づいてシーク動作を行なう構成とした。
【００１９】
請求項１に係る磁気記録装置は、ヘッドが読み取ったシリンダアドレスを仮想シリンダアドレスへ変換し、この仮想シリンダアドレスに基づいてシーク動作を行なう構成とすることで、グレイコード等を用いて磁気ディスクに記録されるシリンダアドレスの書き込み方や読み出し方を変更することなくトラック幅を狭くして記録密度を増すことができ、シーク時間が長くなることを抑制できる。
【００２０】
請求項２に係る磁気記録装置は、請求項１記載の磁気記録装置において、パラメータ設定信号に基づいてシーク動作の制御条件を変更することができるシークコントローラと、ヘッドが読み取ったシリンダアドレスに基づいて仮想シリンダアドレスを生成するとともにパラメータ設定信号を生成する仮想シリンダアドレス生成部とを備える構成とした。
【００２１】
請求項２に係る磁気記録装置は、トラック毎に設定されたシリンダアドレスとは異なる仮想シリンダアドレスを入力するとともに、シークコントローラのパラメータを仮想シリンダアドレスに適した値に変更してシーク動作を行なう。これにより、グレイコード等を用いて磁気ディスクに記録されるシリンダアドレスの書き込み方や読み出し方を変えずにトラック幅を狭くして記録密度を増すとともにシーク時間が長くなることを抑制できる。
【００２２】
請求項３に係る磁気記録装置は、請求項２記載の磁気記録装置において、仮想シリンダアドレス生成部は、各シリンダ毎に付与されたシリンダアドレスをＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、任意に設定する速度しきい値の配列をＵ（ｉ）、任意に設定する変換ゲインの配列をα（ｉ）としたときに、
Ｕ（ｉ）＜｜Ｖ｜＜Ｕ（ｉ＋１）  ……（式１）
ここで、ｉは任意の整数
Ｂ＝ｒｏｕｎｄ（Ａ／α（ｉ））  ……（式２）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式１の条件を満足する場合には、式２に基づいて仮想シリンダアドレスＢを計算して仮想シリンダアドレスＢを生成するとともに、整数ｉに対応して予め設定したパラメータをシークコントローラに設定させるためのパラメータ設定信号を生成する構成とした。
【００２３】
請求項３に係る磁気記録装置は、式１および式２によって算出した仮想シリンダアドレスとパラメータ設定信号とを用いてシーク動作を行なう。これにより、グレイコード等を用いて磁気ディスクに記録されるシリンダアドレスの書き込み方や読み出し方を変えずにトラック幅を狭くして記録密度を増すとともにシーク時間が長くなることを抑制できる。
【００２４】
請求項４に係る磁気記録装置は、請求項２記載の磁気記録装置において、仮想シリンダアドレス生成部は、各シリンダ毎に付与されたシリンダアドレスをＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、トラック幅をＬ、磁気ディスクにグレイコードを用いて記録されているシリンダアドレス上をヘッドが磁気ディスクの円周方向に横切る時間をＴとしたときに、
Ｂ＝ｒｏｕｎｄ（Ａ／２β）  ……（式３）
β＝ｒｏｕｎｄ｜Ｖ・Ｔ／Ｌ｜  ……（式４）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式３および式４に基づいて仮想シリンダアドレスＢを計算して仮想シリンダアドレスＢを生成するとともに、βに対応して予め設定したパラメータをシークコントローラに設定させるためのパラメータ設定信号を生成する構成とした。なお、（式３）の右辺の（Ａ／２β）は、Ａ／（２のβ乗）という意味である。
【００２５】
請求項４に係る磁気記録装置は、式３および式４によって算出した仮想シリンダアドレスとパラメータ設定信号とを用いてシーク動作を行なう。これにより、グレイコード等を用いて磁気ディスクに記録されるシリンダアドレスの書き込み方や読み出し方を変えずにトラック幅を狭くして記録密度を増すとともにシーク時間が長くなることを抑制できる。
【００２６】
請求項５〜７に係る磁気記録装置は、シークコントローラのパラメータを仮想シリンダアドレスに応じて変更することなくさらに別の仮想シリンダアドレスに基づいてシーク動作を行なうことにより、グレイコード等を用いて磁気ディスクに記録されるシリンダアドレスの書き込み方や読み出し方を変えずにトラック幅を狭くして記録密度を増すとともにシーク時間が長くなることを抑制できる。
【００２７】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
【００２８】
図１は請求項１〜４に係る磁気記録装置のシーク制御系の構成を示すブロック構成図である。磁気記録装置の全体構成は図１２に示したものと同じである。図１に示すように、コントローラ１３は、仮想シリンダアドレス２１０に基づいてデジタル制御信号２９を生成するシークコントローラ１００と、ヘッド推定速度信号２０２に基づいてシリンダアドレス２３から仮想シリンダアドレス２１０を生成するとともに生成した仮想シリンダアドレス２１０に対応したパラメータ設定信号２１１を生成する仮想シリンダアドレス生成部１１０とにより構成される。
【００２９】
シークコントローラ１００は、パラメータ設定信号２１１に応じて設定されたパラメータに基づいて速度誤差信号２０１によりアクチュエータ（ボイスコイルモータ）を駆動するためのデジタル制御信号２９を生成するシーク制御部１０１と、パラメータ設定信号２１１に応じて設定されたパラメータに基づいて仮想シリンダアドレス２１０とデジタル制御信号２９とによりヘッド推定速度信号２０２を生成する速度推定部１０２と、パラメータ設定信号２１１に応じて設定されたパラメータに基づいてヘッドを目標位置付近に到達させるための目標速度信号２０３を生成する目標速度生成部１０３と、目標速度信号２０３とヘッド推定速度信号２０２とから速度誤差信号２０１を生成する加算部１０４とから構成される。
【００３０】
シーク制御部１０１は、可変なパラメータを含むＰＩ（比例・積分）制御器、または、進み遅れ位相をパラメータに基づいて可変することのできる位相進み遅れ補償器などのデジタル制御器で構成される。速度推定部１０２は、可変なパラメータを含む状態オブザーバまたは位置差分による一次近似式などで構成される。目標速度生成部１０３は、可変なパラメータを含み時刻または目標位置までの残り距離から目標速度を参照するテーブルや一次関数，二次関数，ルート関数などの数式で構成される。加算部１０４は、加算器または減算器で構成される。仮想シリンダアドレス生成部１１０は、ヘッド速度に応じて仮想シリンダアドレスを計算する数式またはテーブルと、シーク制御部１０１と速度推定部１０２と目標速度生成部１０３のパラメータを選択する条件判断部とで構成される。
【００３１】
ここで、シーク制御部１０１は、パラメータ設定信号２１１で設定されたパラメータを用いて速度誤差信号２０１からアクチュエータ４を駆動するためのデジタル制御信号２９を生成する。速度推定部１０２は、パラメータ設定信号２１１で設定されたパラメータを用いて仮想シリンダアドレス２１０からヘッド推定速度信号２０２を生成する。目標速度生成部１０３は、パラメータ設定信号２１１で設定されたパラメータに基づいて目標速度信号２０３を生成する。加算部１０４は、ヘッド推定速度信号２０２と目標速度信号２０３とに基づいて速度誤差信号２０１を生成する。仮想シリンダアドレス生成部１１０は、シリンダアドレス２３とヘッド推定速度信号２０２とに基づいて仮想シリンダアドレス２１０ならびにパラメータ設定信号２１１を生成する。
【００３２】
次に、この発明に係る磁気記録装置のシーク動作を図１ならびに図２を参照して説明する。図２はこの発明に係る磁気記録装置のシーク動作を示すフローチャートである。
【００３３】
通常、データ面サーボ方式においてシリンダ情報は、磁気ディスク上にシリンダの円周方向に対してある間隔でとびとびに書き込まれている。シーク動作は、磁気ディスクの回転数とシリンダ情報の円周方向の間隔とに応じて決まるサンプリング時間の間に、グレイコードからシリンダアドレスを生成し、ヘッド速度を推定し、ヘッドを移動させるためのデジタル制御信号を生成することでなされる。
【００３４】
図２に示すフローチャートを参照すると、シーク動作時には、グレイコード上を横切る時刻に合せてヘッド２を介してグレイコードの読み込みがなされ、サーボ再生信号２１として出力される（ステップＳ１）。ヘッドアンプ１１で増幅されたサーボ信号２２は、位置検出回路１２によりシリンダアドレス２３に変換される（ステップＳ２）。
【００３５】
シーク動作に使用するシリンダ情報として、シリンダアドレス２３をそのまま使用するか仮想シリンダアドレス２１０を使用するかがヘッド推定速度信号２０２に応じて選択される（ステップＳ３）。
【００３６】
ヘッド推定速度が予め設定した値Ｗ以上の場合、シリンダアドレス２３はトラック幅とヘッド移動速度との関係から決まるしきい値に応じて仮想シリンダアドレス２１０に変換される（ステップＳ４）。シークコントローラ１００のパラメータは、仮想シリンダアドレス２１０に対応した新たなトラック幅でシーク動作を行なうのに適した値に設定する（ステップＳ５）。
【００３７】
そして、シリンダアドレス２３もしくは仮想シリンダアドレス２１０に基づいてそれぞれに対応して設定されたシークコントローラ１００のパラメータを用いて、アクチュエータ４を駆動するためのデジタル制御信号２９が計算される（ステップＳ６）。具体的には、アクチュエータ４を構成するボイスコイルモータ（ＶＣＭ）に供給する電流が計算される。
【００３８】
次に、請求項３に係る磁気記録装置のシーク制御系の構成を説明する。請求項３に係る磁気記録装置のシーク制御系は、図１に示したシーク制御系において次のように構成される。シーク制御器１０１は積分器とゲイン（増幅器）とからなるＰＩ（比例・積分）制御器で構成される。速度推定部１０２は、アクチュエータ４へ入力するアナログ信号２８からヘッド位置までの周波数特性を剛体モデル１／（Ｓの２乗）で近似し、サンプリング時間で離散化した２次の状態オブザーバで構成される。目標速度生成部１０３は、目標位置までの残り距離に応じた速度指令値を持つテーブルで構成される。
【００３９】
仮想シリンダアドレス生成部１１０は、条件分岐とパラメータテーブルとで構成される。グレイコードに一対一で対応するシリンダアドレス２３をＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、任意に設定する速度しきい値の配列をＵ（ｉ）、任意に設定する変換ゲインの配列をα（ｉ）としたときに、
Ｕ（ｉ）＜｜Ｖ｜＜Ｕ（ｉ＋１）  ……（式１）
ここで、ｉは任意の整数
仮想シリンダアドレス生成部１１０は、式１の条件を満足する場合、
Ｂ＝ｒｏｕｎｄ（Ａ／α（ｉ））  ……（式２）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
式２に基づいて仮想シリンダアドレスＢを計算し、シークコントローラ１００のパラメータテーブルのｉ番目のパラメータをパラメータ設定信号２１１として選択する（シークコントローラ１００内に予め登録してあるパラメータテーブルのｉ番目のパラメータを指定するパラメータ設定信号２１１を出力する）。
【００４０】
次に、請求項３に係る磁気記録装置のシーク制御系の動作を図３〜図９を参照して説明する。図３はこの発明における仮想シリンダアドレスの概念を示す説明図であり、図３（ａ）はグレイコード、図３（ｂ）はシリンダアドレス、図３（ｃ）は仮想シリンダアドレスを示す説明図である。図４は目標速度信号の波形図、図５はシリンダアドレス読み取り誤差信号の波形図、図６は仮想シリンダアドレスの読み取り誤差信号の波形図、図７はデジタル制御信号の波形図、図８は位置誤差の波形図、図９は位置誤差の要部を拡大した波形図である。なお、図４に示した目標速度信号の波形は図１５に示したものと同じである。また、図５に示したシリンダアドレス読み取り誤差信号の波形は図１６に示したものと同じである。
【００４１】
図３は８ビットで記述されるグレイコード上をヘッドが３トラック幅分移動した場合に生成される仮想シリンダアドレス２１０を示している。トラック幅３１１で磁気ディスク上に記録されているグレイコード３０１上をヘッド２がヘッド軌跡３２１で移動する場合、ヘッド軌跡３２１が通過した符号は００１００００１であり、シリンダアドレスＡ＋３として再生される。しかし、ヘッドはグレイコード０１１００００１上すなわちシリンダアドレスＡ＋６に位置しており、読み取ったシリンダアドレスとヘッド位置とに差が生ずる。
【００４２】
これに対して、この発明に係る磁気記録装置のシーク制御系では、シリンダアドレスＡからＡ＋７までの８トラック幅を一つの仮想シリンダアドレスＢに対応させる仮想シリンダアドレス生成部１１０により、トラック幅が８倍に広くなった仮想シリンダアドレスＢに基づいてシーク動作を行なうことになる。なお、図３中の符号３１４は仮想シリンダアドレス幅を示している。
【００４３】
図４〜図９はシーク動作時の各信号の時間応答波形である。図４に示す目標速度４００でシーク動作を行なう場合、図５に示すように、グレイコード読み取り終了時にヘッドが位置するシリンダアドレスとグレイコードから再生されたシリンダアドレスとの差として読み取り誤差波形４０１が発生する。
【００４４】
図５に示したように、シリンダアドレスの読み取り誤差は大きい。これに対して、図６に示すように、読み取り誤差を含んだシリンダアドレスに基づいて生成した仮想シリンダアドレスとヘッドが実際に位置する仮想シリンダアドレスとの読み取り誤差（仮想シリンダアドレス読み取り誤差）は、シリンダアドレスの読み取り誤差よりもはるかに小さい。
【００４５】
従来、シリンダアドレス信号２３にシリンダアドレス読み取り誤差４０１が含まれている状態でシークコントローラを動作させると、図１７に示したように、シリンダアドレス読み取り誤差に対応したデジタル制御信号４１０が生成されるために、デジタル制御信号４１０の波形は不必要な変化を頻繁に繰り返す波形となる。このため、図１９に示すように、セトリング時のヘッド軌跡波形にオーバーシュートやアンダーシュートを生じ（セトリング時の位置誤差が大きくなり）、これによりセトリング時の動作が悪化しシーク時間が長くなる。
【００４６】
これに対して、本発明では、図４に示したように誤差が小さい仮想シリンダアドレス２１０をシークコントローラ１００へ供給するとともに、パラメータ設定信号２１１に基づいてシークコントローラ１００のシーク動作制御条件（パラメータ）を最適化することによって、図７に示すように不必要な変化が少ない良好な波形のデジタル制御信号４０３を得ることができ、これにより、図８ならびに図９に示すように、セトリング時に位置誤差が発生しない良好なヘッド軌跡波形４０４が達成され、良好なセトリング動作を実現できる。
【００４７】
次に、請求項４に係る磁気記録装置のシーク制御系の構成を説明する。請求項４に係る磁気記録装置のシーク制御系は、図１に示したシーク制御系において次のように構成される。シーク制御器１０１は積分器とゲイン（増幅器）とからなるＰＩ（比例・積分）制御器で構成される。速度推定部１０２は、アクチュエータ４へ入力するアナログ信号２８からヘッド位置までの周波数特性を剛体モデル１／（Ｓの２乗）で近似し、サンプリング時間で離散化した２次の状態オブザーバで構成される。目標速度生成部１０３は、目標位置までの残り距離に応じた速度指令値を持つテーブルで構成される。
【００４８】
仮想シリンダアドレス生成部１１０は、条件分岐とパラメータテーブルとで構成される。グレイコードに一対一で対応するシリンダアドレス２３をＡ、仮想シリンダアドレスをＢ、ヘッド推定速度をＶ、トラック幅をＬ、ヘッドがグレイコード上を円周方向に横切る時間をＴとしたとき、仮想シリンダアドレス生成部１１０は、次に示す式３ならびに式４に基づいて仮想シリンダアドレスＢを計算する。
Ｂ＝ｒｏｕｎｄ（Ａ／２β）  ……（式３）
β＝ｒｏｕｎｄ｜Ｖ・Ｔ／Ｌ｜  ……（式４）
ここで、ｒｏｕｎｄは小数点以下の四捨五入を表す関数
【００４９】
そして、仮想シリンダアドレス生成部１１０は、計算によって求めた仮想シリンダアドレスＢを出力するとともに、シークコントローラ１００で用いられているゲインやテーブルの残り距離をβに応じて予め定められたパラメータに設定する。
【００５０】
請求項４に係る磁気記録装置のシーク制御系の動作は、請求項３に係る磁気記録装置のシーク制御系の動作と同じである。ただし、図２のフローチャートにおいてステップＳ３で示す速度に関する条件判断を省略することが可能である。
【００５１】
次に、請求項５〜７に係る磁気記録装置のシーク制御系の構成を説明する。図１０は請求項７に係る磁気記録装置のシーク制御系のブロック構成図である。シーク動作はコントローラ１３によってなされる。コントローラ１３は、シークコントローラ１００Ａと、仮想シリンダアドレス生成部１１０Ａと、アドレス補正部１１１とから構成される。
【００５２】
仮想シリンダアドレス生成部１１０Ａの構成は、図１に示した仮想シリンダアドレス生成部１１０と基本的に同じである。この仮想シリンダアドレス生成部１１０Ａは、ヘッド２を介して読み取られたシリンダアドレス２３を前述の式１，式２、または、式３，式４に基づいて仮想シリンダアドレスＢへ変換し、変換した仮想シリンダアドレスＢを仮想シリンダアドレス信号２１０として出力する。さらに、この仮想シリンダアドレス生成部１１０Ａは、仮想シリンダアドレスＢが何トラック分をグループ化しているかを示すアドレス補正信号２１２を生成して出力する。
【００５３】
アドレス補正部１１１は、仮想シリンダアドレス信号２１０とアドレス補正信号２１２とに基づいて、シークコントローラ１００Ａのパラメータを変更しなくてもすむようなシリンダアドレスに対応した補正仮想シリンダアドレス２１３を生成して出力する。
【００５４】
図１１は請求項５〜７に係る磁気記録装置のシーク制御系の動作を示す説明図である。図１１（ａ）はシリンダアドレス３０２を、図１１（ｂ）は仮想シリンダアドレス３０３を、図１１（ｃ）は補正仮想シリンダアドレス３０４を示している。なお、図１１中の符号３１２，３１３，３１５はトラック幅を示している。符号３１４は仮想シリンダアドレス幅を、符号３１６は補正仮想シリンダアドレス幅を示している。符号３２１はヘッドの軌跡を示している。
【００５５】
仮想シリンダアドレス生成部１１０Ａは、図１１（ａ）に示すシリンダアドレス３０２に基づいて、図１１（ｂ）に示す仮想シリンダアドレス３０３を生成して出力する。アドレス補正部１１１は、アドレス補正信号２１２と仮想シリンダアドレス信号２１０とに基づいて、複数シリンダアドレス分をその中に含まれる任意のシリンダアドレスに代表させた補正仮想シリンダアドレス３０４（補正仮想シリンダアドレス信号２１３）を生成して出力する。
【００５６】
例えば、磁気ディスクに８ビットのグレイコードを用いてシリンダアドレスが記録されている場合で、図１１（ａ）に示すように、ヘッド２がシリンダアドレスＡ＋４からＡ＋７に渡って移動するとき、仮想シリンダアドレス生成部１１０Ａは、図１１（ｂ）に示すように、仮想シリンダアドレスとして「Ｂ」を出力するとともに、アドレス補正信号２１２として「８」を出力する。
【００５７】
アドレス補正部１１１は、図１１（ｃ）に示すように、仮想シリンダアドレスＢに対応するシリンダアドレスＡからＡ＋７をＡ＋７で代表させた補正仮想シリンダアドレス信号２１３を生成して出力する。
【００５８】
そして、シークコントローラ１００Ａは、補正仮想シリンダアドレス２１３に基づいてデジタル制御信号２９を生成する。この際、シークコントローラ１００Ａは、シリンダアドレスが１トラック毎に付与されている場合に対応して設定されたパラメータをそのまま用いてデジタル制御信号２９を生成する。
【００５９】
【発明の効果】
以上説明したようにこの発明に係る磁気記録装置は、トラック幅を狭くしてシリンダ数を増やし記録密度を増すことができる。これは、シリンダ数を増やしたとき、高速シーク時にヘッドが位置するシリンダアドレスと読み取ったグレイコードから再生したシリンダアドレスとに差が生じた場合でも、仮想シリンダアドレスを用いることによりあたかも広いトラック幅にかかれたシリンダアドレスに基づいてシーク動作を行なうことができるからである。
【００６０】
また、この発明に係る磁気記録装置は、シーク時間が長くならないというメリットがある。それは、シーク時にヘッドが位置するシリンダアドレスとグレイコードから再生したシリンダアドレスとの差をある値以下に抑える必要がなくなるために、ヘッド移動速度を制限する必要がなくなるためである。また、読み取り差が生じたままのシリンダアドレスであっても、仮想シリンダアドレスに対応してシークコントローラのシーク条件を最適化することによって、セトリング時の位置決めを悪化させないですむためである。
【００６１】
さらに、この発明に係る磁気記録装置は、記録密度の低下を防ぐことができる。それは、シリンダアドレスのビット数と同じビット数のグレイコードのみを用いているので、複数のグレイコードを用いる場合に比べてシリンダアドレスのビット数が短くなるためである。
【図面の簡単な説明】
【図１】請求項１〜６に係る磁気記録装置のシーク制御系の構成を示すブロック構成図である。
【図２】この発明に係る磁気記録装置のシーク動作を示すフローチャートである。
【図３】この発明における仮想シリンダアドレスの概念を示す説明図であり、図３（ａ）はグレイコード、図３（ｂ）はシリンダアドレス、図３（ｃ）は仮想シリンダアドレスの説明図である。
【図４】この発明に係る磁気記録装置のシーク制御系における目標速度信号の波形図である。
【図５】この発明に係る磁気記録装置のシーク制御系におけるシリンダアドレス読み取り誤差信号の波形図である。
【図６】この発明に係る磁気記録装置のシーク制御系における仮想シリンダアドレスの読み取り誤差信号の波形図である。
【図７】この発明に係る磁気記録装置のシーク制御系におけるデジタル制御信号の波形図である。
【図８】この発明に係る磁気記録装置のシーク制御系における位置誤差の波形図である。
【図９】この発明に係る磁気記録装置のシーク制御系における位置誤差の要部を拡大した波形図である。
【図１０】請求項７に係る磁気記録装置のシーク制御系のブロック構成図である。
【図１１】請求項７に係る磁気記録装置のシーク制御系の動作を示す説明図であり、図１１（ａ）はシリンダアドレス、図１１（ｂ）は仮想シリンダアドレス、図１１（ｃ）は補正仮想シリンダアドレス３０４の説明図である。
【図１２】従来ならびにこの発明に係る磁気記録装置の一具体例を示すブロック構成図である。
【図１３】従来のシーク制御系の構成を示すブロック構成図である。
【図１４】従来技術の課題（トラック幅を狭くしたことに伴ってヘッドが複数のトラックを横切ることよって生ずるシリンダアドレスの読み取り誤差）を示す説明図である。
【図１５】従来のシーク制御系における目標速度信号の波形図である。
【図１６】従来のシーク制御系におけるシリンダアドレス読み取り誤差信号の波形図である。
【図１７】従来のシーク制御系におけるデジタル制御信号の波形図である。
【図１８】従来のシーク制御系における位置誤差の波形図である。
【図１９】従来のシーク制御系における位置誤差の要部を拡大した波形図である。
【符号の説明】
１  磁気ディスク
２  ヘッド（磁気ヘッド）
３  スピンドルモータ
４  アクチュエータ（ボイスコイルモータ）
１１  ヘッドアンプ
１２  位置検出回路
１３  コントローラ
１４  スピンドルモータ駆動回路
１５  パワーアンプ
１６  Ｄ／Ａ変換器
２１  サーボ再生信号
２２  サーボ信号
２３  シリンダアドレス信号
２７  回転速度信号
２８  アナログ制御信号
２９  デジタル制御信号
５０  磁気記録装置
１００，１００Ａ  シークコントローラ
１０１  シーク制御部
１０２  速度推定部
１０３  目標速度生成部
１０４  加算部
１１０，１１０Ａ  仮想シリンダアドレス生成部
１１１  アドレス補正部
２０１  速度誤差信号
２０２  ヘッド推定速度信号
２０３  目標速度信号
２１０  仮想シリンダアドレス信号
２１１  パラメータ設定信号
２１２  アドレス補正信号
２１３  補正仮想シリンダアドレス信号
【図１】
0003744753.tif 000002
【図２】
0003744753.tif 000003
【図３】
0003744753.tif 000004
【図４】
0003744753.tif 000005
【図５】
0003744753.tif 000006
【図６】
0003744753.tif 000007
【図７】
0003744753.tif 000008
【図８】
0003744753.tif 000009
【図９】
0003744753.tif 000010
【図１０】
0003744753.tif 000011
【図１１】
0003744753.tif 000012
【図１２】
0003744753.tif 000013
【図１３】
0003744753.tif 000014
【図１４】
0003744753.tif 000015
【図１５】
0003744753.tif 000016
【図１６】
0003744753.tif 000017
【図１７】
0003744753.tif 000018
【図１８】
0003744753.tif 000019
【図１９】
0003744753.tif 000020