(57)【特許請求の範囲】
【請求項１】
ステップ状のランプ波を入力して試験するＡ／Ｄ変換器の試験方法において、
１回目のランプ波では、予め決めたステップ幅の入力電圧で被試験Ａ／Ｄ変換器を測定して出力コードをもとめ、
２回目以降のランプ波では、それ以前に測定した該被試験Ａ／Ｄ変換器の出力コードを比較して、隣り合う出力コードが異なる区間の中点を入力電圧として被試験Ａ／Ｄ変換器を測定して出力コードをもとめ、
以上により、被試験Ａ／Ｄ変換器の出力コードの遷移点をもとめることを特徴としたＡ／Ｄ変換器の試験方法。
【請求項２】
１回目のランプ波の入力電圧のステップ幅を、被試験Ａ／Ｄ変換器の最下位ビット（ＬＳＢ）のステップ幅とした請求項１記載のＡ／Ｄ変換器の試験方法。
【請求項３】
１回目のランプ波の入力電圧のステップ幅を試験分解能の整数倍とした請求項１記載のＡ／Ｄ変換器の試験方法。
【請求項４】
ランプ波を入力するサイクルごとに、被試験Ａ／Ｄ変換器の遷移点から試験項目の演算をおこない、
該演算結果と試験規格との比較を行い、規格内と判断された場合は、良品デバイスと判定し、
以後の測定を中止することを特徴とした請求項１から請求項３のいずれかに記載のＡ／Ｄ変換器の試験方法。
【請求項５】
ステップ状のランプ波を入力して試験するＡ／Ｄ変換器の試験装置において、
被試験Ａ／Ｄ変換器の出力コードを取り込んで、出力電圧を指定するためのアドレスポインタを演算するＣＰＵと、
前記ＣＰＵのアドレスポインタを受けて、そのアドレスのデータをＤ／Ａ変換してアナログ電圧を出力するＤ／Ａ変換部と
を備え、
前記ＣＰＵは、
１回目のランプ波では、予め決めたステップ幅の入力電圧を前記Ｄ／Ａ変換部から前記被試験Ａ／Ｄ変換器へ入力し、前記被試験Ａ／Ｄ変換器を測定して出力コードをもとめ、
２回目のランプ波では、それ以前に測定した前記被試験Ａ／Ｄ変換器の出力コードを比較して、隣り合う出力コードが異なる区間の中点を入力電圧として前記Ｄ／Ａ変換部から前記被試験Ａ／Ｄ変換器へ入力し、前記被試験Ａ／Ｄ変換器を測定して出力コードをもとめ、
以上により、前記被試験Ａ／Ｄ変換器の出力コードの遷移点をもとめることを特徴とする試験装置。
【請求項６】
１回目のランプ波の入力電圧のステップ幅を、被試験Ａ／Ｄ変換器の最下位ビット（ＬＳＢ）のステップ幅とした請求項５記載の試験装置。
【請求項７】
１回目のランプ波の入力電圧のステップ幅を試験分解能の整数倍とした請求項５記載の試験装置。
【請求項８】
ランプ波を入力するサイクルごとに、前記ＣＰＵは、
被試験Ａ／Ｄ変換器の遷移点から試験項目の演算をおこない、
該演算結果と試験規格との比較を行い、規格内と判断された場合は、良品デバイスと判定し、
以後の測定を中止することを特徴とした請求項５から請求項７のいずれかに記載の試験装置。
【請求項９】
被試験Ａ／Ｄ変換器の出力コードを格納するメモリを更に備え、
前記ＣＰＵは、該メモリに格納された出力コードを取り込んで、出力電圧を指定するためのアドレスポインタを演算し、
前記Ｄ／Ａ変換部は、
該ＣＰＵのアドレスポインタを受けて、そのアドレスのデータをＤ／Ａ変換して１ＬＳＢ未満のアナログ電圧を出力するＤ／Ａ変換器と、
前記ＣＰＵのアドレスポインタを受けて基本となる１ＬＳＢステップの電圧を発生させる任意波形発生器と、
該任意波形発生器の出力電圧と、前記Ｄ／Ａ変換器の出力電圧とを加算して、ステップ状のランプ波の入力信号として、前記被試験Ａ／Ｄ変換器に与える加算器と、
を有することを特徴とした請求項５記載の試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄ変換器の試験方法及びその試験装置に関する。
【０００２】
【従来の技術】
従来技術の例について、図８〜図１１を参照して説明する。
図９に示すように、被試験デバイスのＡ／Ｄ変換器６０を試験する従来装置は、任意波形発生器１０と、メモリ２０と、ＣＰＵ３０とで構成している。
【０００３】
Ａ／Ｄ変換器６０の試験項目として、図１０に示すように、積分非直線性誤差と、微分非直線性誤差等がある。
ここで、積分非直線性誤差とは、図１０に示すように、理想的なデジタル変換出力の出力コードと、実測したディジタル出力コードとの偏差をいう。
また、微分非直線性誤差とは、理想的な１ＬＳＢのディジタル変換出力幅の出力コード幅と、実測したディジタル出力コード幅との偏差をいう。
【０００４】
そして、積分非直線性誤差と、微分非直線性誤差との試験方法には、第１にランプ波入力による試験方法と、第２にバイナリサーチによる試験方法とがある。
【０００５】
まず、第１のランプ波入力による試験方法について説明する。
ランプ波入力による方法は、Ａ／Ｄ変換器６０に対して、任意波形発生器１０から、図８に示すように、ステップごとに測定ポイントの電圧が単調増加していくランプ波電圧を入力する。
このときのステップ幅は測定の分解能であり、例えばＡ／Ｄ変換器６０の１ＬＳＢに対して、１／４ＬＳＢから１／３２ＬＳＢ程度に入力電圧を設定する。
【０００６】
ここで、ＬＳＢ（Least Significant Bit ）とは、最下位ビットのことで、最も重みの小さいビットをいう。
例えば、１０ビットのＡ／Ｄ変換器の場合はフルスケールの電圧が２．５Ｖのユニポーラであれば、１／１０２４に分割した電圧が１ＬＳＢで２．４４ｍＶである。
【０００７】
そして、ランプ波電圧の入力に対するＡ／Ｄ変換器６０の出力コードはメモリ２０に取り込む、そのときの入力電圧に対する出力コードの特性例を図１０に示す。
次に、ＣＰＵ３０は、メモリ２０から出力コードを読み込んで、遷移点を算出し、積分非直線性誤差と、微分非直線性誤差とを演算により算出する。
【０００８】
このランプ波入力による試験方法は、ｎビットのＡ／Ｄ変換器に対しては、下記式（１）に示す回数の測定を行い、測定回数に比例して測定時間が長くなる。
変換回数＝２n ×（１／ステップ幅）                ・・・・（１）
ここで、ステップ幅はＬＳＢで表した測定の分解能である。
【０００９】
例えば、１０ビットのＡ／Ｄ変換器を１／１６ＬＳＢのステップ幅で測定するときの変換回数は、下記式（２）となる。
変換回数＝２10×１／（１／１６）＝１６３８４（回）・・・・（２）
また、Ａ／Ｄ変換器の変換所要時間が２０μｓとすると、全測定時間は下記式（３）となる。
測定時間＝２０μｓ×１６３８４＝３２７．６８ｍｓ  ・・・・（３）
【００１０】
従って、Ａ／Ｄ変換器の試験は、この測定時間が長いために、試験時間は短縮できず、さらに高分解なＡ／Ｄ変換器の場合は測定時間の影響が一層大きくなる。
【００１１】
次に、第２のバイナリサーチによる試験方法について以下説明する。
試験する装置の構成は、ランプ波入力による方法と同じ図９に示すブロック図である。
【００１２】
バイナリサーチによる方法は、ある目標点を探すために２分割手法を用いる高速のサーチ方法である。
ここで、バイナリサーチとは、特定の出力コードに着目し、この出力コードと理想値の近傍のサ−チ幅である２点間の中点と、遷移点との大小を比較し、変化の無い方の半分のサーチ領域を除外して、変化の有る方の半分のサーチ領域のみをサーチすることにより次のサーチ領域を半減させていき、この過程を繰り返すことにより各出力コードの遷移点を少数回で求める方法である。
【００１３】
例えば、図１１に示すように、最初のサーチ幅を±１ＬＳＢとして、その後Ａ／Ｄ変換された出力コードに対応して▲１▼〜▲４▼の順に出力コードが遷移する方向にのみ入力電圧を変化させて測定する。
ｎ回のサーチにより、試験分解能は下記式（４）となる。
試験分解能＝バイナリサーチ幅／２n-1               ・・・・（４）
ここでバイナリサーチ幅は、サーチの初期電圧幅で、図１１では±１ＬＳＢの出力コードに対応する入力電圧幅である。
そして、全出力コードに対して、同様にしてバイナリサーチをおこなって遷移点をもとめ、積分非直線性誤差と、微分非直線性誤差とを演算により求める。
【００１４】
このバイナリサーチによる方法は、Ａ／Ｄ変換の回数を大幅に少なくすることができるので、ランプ波入力による方法よりも高速に試験ができる。
しかし、バイナリサーチによる方法は、予想される積分非直線性誤差から適当な初期電圧幅として初期サーチ幅を決定する必要がある。
そのサーチする初期サーチ幅を小さく設定すると誤差が大きくて遷移点を見つけられない場合があり、反対に初期サーチ幅を大きく設定するとサーチ回数が増えるため、最適の初期サーチ幅の決定が難しい。
また、ヒステリシス特性をもったデバイスや、ゲイン誤差やオフセットが大きいＡ／Ｄ変換器の試験には誤差を生じ適用できない難点がある。
従って、一般には、ランプ波入力による方法でＡ／Ｄ変換器の試験を行っている。
【００１５】
【発明が解決しようとする課題】
上記説明のように、ランプ波入力による方法は、測定分解能を上げたり、Ａ／Ｄ変換器の分解能が高分解となると試験時間が増加するという実用上の不便があった。
また、バイナリサーチによる方法は、初期サーチ幅の決定が難しく、ヒステリシス特性をもったデバイスや、ゲイン誤差やオフセットが大きいＡ／Ｄ変換器の試験には適用できないなどの問題があった。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、所望の分解能で高速に試験できるＡ／Ｄ変換器の試験方法と、その試験装置を提供することにある。
【００１６】
【課題を解決する為の手段】
即ち、上記目的を達成するためになされた本発明の第１は、
ステップ状のランプ波を入力して試験するＡ／Ｄ変換器の試験方法において、１回目のランプ波では、被試験Ａ／Ｄ変換器の最下位ビット（ＬＳＢ）のステップ幅の入力電圧で被試験Ａ／Ｄ変換器を測定して出力コードをもとめ、
２回目以降のランプ波では、それ以前に測定した該被試験Ａ／Ｄ変換器の出力コードを比較し、隣り合う出力コードが異なる区間の中点を入力電圧として被試験Ａ／Ｄ変換器を測定して出力コードをもとめ、
以上により、被試験Ａ／Ｄ変換器の出力コードの遷移点をもとめることを特徴としたＡ／Ｄ変換器の試験方法を要旨としている。
【００１７】
また、上記目的を達成するためになされた本発明の第２は、
１回目のランプ波の入力電圧のステップ幅を試験分解能の整数倍とした請求項１記載のＡ／Ｄ変換器の試験方法を要旨としている。
【００１８】
そして、上記目的を達成するためになされた本発明の第３は、
ランプ波を入力するサイクルごとに、被試験Ａ／Ｄ変換器の遷移点から積分非直線性誤差及び微分非直線性誤差のような試験項目の演算をおこない、
該演算結果と試験規格との比較を行い、規格内と判断された場合は、良品デバイスと判定し、
以後の測定を中止することを特徴とした本発明の第１または２記載のＡ／Ｄ変換器の試験方法を要旨としている。
【００１９】
さらに、上記目的を達成するためになされた本発明の第４は、
ステップ状のランプ波を入力して試験するＡ／Ｄ変換器の試験装置において、
被試験Ａ／Ｄ変換器の出力コードを格納するメモリと、
該メモリに格納された出力コードを取り込んで、出力電圧を指定するためのアドレスポインタを演算するＣＰＵと、
該ＣＰＵのアドレスポインタを受けて、そのアドレスのデータをＤ／Ａ変換して１ＬＳＢ未満のアナログ電圧を出力するＤ／Ａ変換器と、
前記ＣＰＵのアドレスポインタを受けて基本となる１ＬＳＢステップの電圧を発生させる任意波形発生器と、
該任意波形発生器の出力電圧と、前記Ｄ／Ａ変換器の出力電圧とを加算して、ステップ状のランプ波の入力信号として、前記被試験Ａ／Ｄ変換器に与える加算器と、
を具備したことを特徴としたＡ／Ｄ変換器の試験装置を要旨としている。
【００２０】
【発明の実施の形態】
本発明の実施の形態は、下記の実施例において説明する。
【００２１】
【実施例】
（実施例１）
本発明の実施例について、図１〜図７と、図９とを参照して説明する。
本発明のＡ／Ｄ変換器の試験方法は、図９に示す従来と同様の試験装置で実施できる。
図９に示す、任意波形発生器１０の要部構成は、メモリ１１と、Ｄ／Ａ変換器１２とで構成され、不図示のアドレスポインタの示すメモリデータをＤ／Ａ変換して被試験デバイスのＡ／Ｄ変換器６０に出力する。
【００２２】
また、アドレスポインタをＣＰＵ３０から連続的に変更することにより、任意のステップ状のランプ波を発生させる。
さらに、ＣＰＵ３０は、メモリ２０が取り込んだ被試験デバイスのＡ／Ｄ変換器６０の出力コードのデータから所望のデータを演算して、アドレスポインタのデータとして任意波形発生器１０に与えることにより、次のランプ波の発生アドレスを指定する。
【００２３】
本発明のＡ／Ｄ変換器の試験方法は、所望の分解能で試験する場合に、その分解能で決まる回数のランプ波を入力して試験する方法である。
【００２４】
すなわち、図１の▲１▼▲２▼▲３▼▲４▼に示すように、その１回目のランプ波▲１▼は、特定出力コードに着目せず、１ＬＳＢステップのランプ波を入力するが、２回目以降のランプ波▲２▼▲３▼▲４▼は、それ以前の試験結果から、ランプ波のデータを決定し、最終的に各コードの遷移点をもとめるアルゴリズムによる試験方法である。
但し、そのランプ波データは、それ以前に測定した結果のなかで、隣り合うコードが異なる区間の中点を次のランプ波データとして決定する。
【００２５】
また、試験分解能と、その分解能を得るために必要なランプ波を入力する回数ｎとの関係はバイナリサーチのサーチ幅を１ＬＳＢとした試験分解能と同じで下記式（５）となる。
試験分解能＝１／２n-1 ＬＳＢ                        ・・・・（５）
この場合、１／２n-1  ＬＳＢの分解能は、ｎ回のランプ波入力で結果が得られる。
【００２６】
先ず、本発明のＡ／Ｄ変換器の試験方法の概略の手順を、図３のフローチャートを参照して箇条書きで説明する。
（１）被試験Ａ／Ｄ変換器に入力するランプ波電圧の算出をおこなう（ステップ１００）。
【００２７】
（２）入力ランプ波電圧を被試験Ａ／Ｄ変換器６０に印加する（ステップ１１０）。
【００２８】
（３）Ａ／Ｄ変換器６０の出力コードをメモリ２０に取り込む（ステップ１２０）。
【００２９】
（４）入力ランプ波電圧の設定を変更する（ステップ１３０）。
【００３０】
（５）入力ランプ波が終了していなければ（ステップ２００）、次の電圧を印加するために（ステップ１００）へもどる。ランプ波が終了していれば次のステップ２１０へすすむ。
【００３１】
（６）ランプ波の発生回数がｎ回に達していなければ、ステップ１００へもどる。
ｎ回に達していれば、次のステップ３００へすすむ（ステップ２１０）。
【００３２】
（７）各出力コードから遷移点を算出する（ステップ３００）。
【００３３】
（８）得られた遷移点から、積分非直線性誤差と、微分非直線性誤差とを演算により算出する（ステップ３１０）。
【００３４】
次に、図１に示す入力電圧に対する出力コードの関係図と、図５の任意波形発生器１０のメモリ１１に格納されるデータとの関係を説明する。
図５に示す各入力電圧は、任意波形発生器１０のメモリ１１の各アドレスに、例えば１／８ＬＳＢの分解能で測定するとして、その分解能での電圧をあらかじめ格納しておく。
この場合、Ａ／Ｄ変換器６０に入力するランプ波の回数は式（５）から４回の例である。
【００３５】
１回目ランプ波の入力電圧は、１ＬＳＢステップで図５のアドレスポインタの１回目に示す”○”印の電圧を発生出力するようにアドレスを与える。
この場合の最初のアドレスは、１ＬＳＢの範囲内であれば０００１でなくてもよい。
また、図１においては入力電圧▲１▼のポイントである。
尚、最初のステップ幅は１ＬＳＢに限らないので、試験分解能と入力ランプ波の回数との関係で任意に決めてもよい。
【００３６】
２回目ランプ波の入力電圧は、１回目のＡ／Ｄ変換結果から判断処理したアドレスをあたえる。
すなわち、隣り合う出力コードが異なる場合のみ、その出力コード間の中点を２回目の入力電圧とするアドレスを与える。
その結果の入力電圧は、図５のアドレスポインタの２回目の”○”印の入力電圧である。また、図１においては入力電圧▲２▼のポイントである。
【００３７】
同様にして、３回目ランプ波の入力電圧は、１回目と、２回目とのＡ／Ｄ変換結果から、隣り合う出力コードが異なる場合のみ、その中点を３回目の入力電圧とするアドレスを与える。
その結果の入力電圧は、図５のアドレスポインタの３回目の”○”印の入力電圧である。また、図１においては入力電圧▲３▼のポイントである。
【００３８】
最後に４回目は、同様にして、１回目と、２回目と、３回目とのＡ／Ｄ変換結果から、隣り合う出力コードが異なる場合のみ、その中点を４回目の入力電圧とするアドレスを与える。
その結果の入力電圧は、図５のアドレスポインタの４回目の”○”印の入力電圧である。また、図１においては入力電圧▲４▼のポイントである。
以上の４回のランプ波の入力電圧により、１／８ＬＳＢの分解能で各出力コードの遷移点の前後の電圧が得られる。
さらに、得られた遷移点から、図６に示すように、積分非直線性誤差と、微分非直線性誤差とを演算により算出する。
【００３９】
次に、Ａ／Ｄ変換器の試験時間は、Ａ／Ｄ変換する測定回数、即ち測定ポイント数に比例するので、本発明の試験方法によるＡ／Ｄ変換器の測定するポイント数と、従来のポイント数とを比較して説明する。
【００４０】
例えば、１０ビットのＡ／Ｄ変換器の場合、従来のランプ波を入力する方法では、１／８ＬＳＢの分解能を得るためには、式（２）より８１９２ポイントのＡ／Ｄ変換が必要であった。
本発明の試験方法では、１／８ＬＳＢの分解能でも、式（１）において１ＬＳＢとして計算し、４回分のランプ波の入力ポイント数に相当する４０９６ポイントと半減する。
【００４１】
また、１／１６ＬＳＢの分解能で測定する場合、従来の方法では１６３８４ポイントであるのに対し、本発明の方法では式（１）において１ＬＳＢとして計算し、５回分のランプ波の入力ポイント数に相当する５１２０ポイントと１／３以下になる。
従って、必要とする分解能が高い程、変換ポイント数が少なくなる割合が大きくなる。
従って、Ａ／Ｄ変換器の試験時間を本発明の試験方法により数分の１に短縮できる。
【００４２】
（実施例２）
実施例１では、積分非直線性誤差と、微分非直線性誤差とを求める演算は目的の回数ランプ波を発生させたあとで行ったが、図４のフローチャートに示すように、ランプ波を発生するごとに演算を実行して誤差を算出することもできる（ステップ３１０）。
この場合は、演算結果が試験の規格内に入ったら試験を終了させることもできるので試験がさらに速くおこなえる（ステップ３２０）。
【００４３】
例えば、ｎ回のランプ波入力を行えば１／２n-1 ＬＳＢの分解能が得られるが、ｎ回に到達しないｍ回でも１／２m-1  ＬＳＢの測定誤差をもつ範囲で、積分非直線性誤差と、微分非直線性誤差とを求められる。
また、誤差の最悪値でもなお試験規格内の値が算出された場合、ｍ回のランプ波入力で測定を終了させることができる。
従って、次のランプ波データを算出する際にこの演算をおこなえば、不必要なＡ／Ｄ変換を行わず試験の高速化ができる。
【００４４】
例えば、図７に、３回目のランプ波入力後の変換データの判断例を示す。
この場合、３回目のランプ波入力が終了した時点では、遷移点がａ１であるかａ２であるか不明である。
しかし、試験規格が図に示す範囲内であれば、ａ１とａ２とが、いずれも規格内であるため、良品と判定される。
【００４５】
（実施例３）
図２に示すように、被試験デバイスのＡ／Ｄ変換器６０を試験する本発明の試験装置の構成は、任意波形発生器１０と、メモリ２０と、ＣＰＵ３０と、Ｄ／Ａ変換器４０と、加算器５０との構成になっている。
ここで、Ｄ／Ａ変換器４０は、１ＬＳＢ未満の微小アナログ電圧を発生させる。
【００４６】
また、加算器５０は、任意波形発生器１０の出力電圧と、Ｄ／Ａ変換器４０とを加算する加算器である。
任意波形発生器１０からは、基本となる１ＬＳＢステップの電圧を発生させる。
そして、任意波形発生器１０の出力電圧と、Ｄ／Ａ変換器４０のアナログ電圧出力とを加算器５０で加算する。
【００４７】
従って、微小電圧の発生を独立させて行っているので、任意波形発生器１０は１ＬＳＢステップの電圧を発生させればよくなる。
【００４８】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、試験規格の要求される分解能から、ランプ波の発生回数が一義的に決定できるので、無駄のない効率的な試験を実行できる。
また、以前に実行したデータのすべてからサーチの必要な範囲を決めているので、発生する入力電圧のポイント数が少なくなり被試験デバイスのＡ／Ｄ変換器の変換回数を少なくできるので高速に試験を実行できる。
【００４９】
また、ランプ波を発生するごとに試験結果の誤差がわかるので、試験の規格からランプ波の発生回数を制限してさらに高速に試験を終了できる効果がある。
【００５０】
さらに、Ａ／Ｄ変換器を試験する試験装置の構成として１ＬＳＢ以下の微小電圧をアナログ電圧として発生させて加算出力することで、任意波形発生器自体を簡単にできる効果がある。
【図面の簡単な説明】
【図１】本発明のＡ／Ｄ変換器の試験方法をしめす図である。
【図２】本発明のＡ／Ｄ変換器の試験装置のブロック図である。
【図３】本発明のＡ／Ｄ変換器の第１の試験方法のフローチャートである。
【図４】本発明のＡ／Ｄ変換器の第２の試験方法のフローチャートである。
【図５】本発明の任意波形発生器のメモリの入力電圧とアドレスポインタの設定を示す図である。
【図６】積分非直線性誤差と、微分非直線性誤差とを示す図である。
【図７】誤差判断の処理を示す図である。
【図８】Ａ／Ｄ変換器に入力する入力電圧を示す図である。
【図９】Ａ／Ｄ変換器の試験装置のブロック図である。
【図１０】Ａ／Ｄ変換器の変換特性を示す図である。
【図１１】従来のバイナリサーチによる遷移点を求める図である。
【符号の説明】
１０  任意波形発生器
２０  メモリ
３０  ＣＰＵ
４０  Ｄ／Ａ変換器
５０  加算器
６０  Ａ／Ｄ変換器
【図１】
0003782861.tif 000002
【図２】
0003782861.tif 000003
【図３】
0003782861.tif 000004
【図４】
0003782861.tif 000005
【図５】
0003782861.tif 000006
【図６】
0003782861.tif 000007
【図７】
0003782861.tif 000008
【図８】
0003782861.tif 000009
【図９】
0003782861.tif 000010
【図１０】
0003782861.tif 000011
【図１１】
0003782861.tif 000012