(57)【特許請求の範囲】
【請求項１】
与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、
上記電源回路の出力に係わるパラメータをデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータと基準値との差を増幅する増幅手段と、
上記電源回路の出力電流に基づいて上記増幅手段の特性を調整する調整手段と、
上記増幅手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記電源回路は、上記出力電流に応じてインダクタンスが変化するコイルを含むＬＣ回路を備え、
上記調整手段は、上記コイルのインダクタンスの変化を補償するように上記出力電流に基づいて上記増幅手段の特性を調整する
ことを特徴とする電源装置。
【請求項２】
上記出力電流に応じてインダクタンスが変化するコイルを含むＬＣ回路を備えて与えられるパルス信号に基づいてＤＣ出力を生成する電源回路の出力電圧を制御する方法であって、
上記電源回路の出力に係わるパラメータをデジタルデータに変換し、
上記電源回路の出力電流に基づいて上記コイルのインダクタンスの変化を補償するように特性が調整されるデジタルフィルタを用いて上記デジタルデータと基準値との差を増幅し、
上記デジタルフィルタの出力に基づいて上記電源回路に与えるパルス信号を生成する電源回路の制御方法。
【請求項３】
ＰＷＭ方式でＤＣ出力が制御される電源回路を備える電源装置であって、
上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号のパルス幅を算出する算出手段と、
保持されている繰り越し値に従って上記算出手段により算出されたパルス幅データを補正する補正手段と、
その補正手段により補正されたパルス幅データを所定の桁数パルス幅データに変換する変換手段と、
その変換手段により変換されたパルス幅データに従ってパルス信号を生成して上記電源回路へ供給する生成手段と、
上記補正手段により補正されたパルス幅データと上記変換手段により変換されたパルス幅データとの差を繰り越し値として保持する保持手段と、
を有する電源装置。
【請求項４】
上記変換手段は、上記補正手段により補正されたパルス幅データに対して所定の桁において切上げ演算を実行する請求項３に記載の電源装置。
【請求項５】
上記変換手段は、上記補正手段により補正されたパルス幅データに対して所定の桁において切下げ演算を実行する請求項３に記載の電源装置。
【請求項６】
上記変換手段は、上記補正手段により補正されたパルス幅データに対して所定の桁において四捨五入演算を実行する請求項３に記載の電源装置。
【請求項７】
ＰＷＭ方式でＤＣ出力が制御される電源回路の出力電圧を制御する方法であって、
上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号のパルス幅を算出し、
保持されている繰り越し値に従って算出したパルス幅データを補正し、
その補正されたパルス幅データを所定の桁数のパルス幅データに変換し、
その変換されたパルス幅データに従ってパルス信号を生成して上記電源回路へ供給し、
上記補正されたパルス幅データと上記変換されたパルス幅データとの差を繰り越し値として保持する電源回路の制御方法。
【請求項８】
ＰＷＭ方式でＤＣ出力が制御される電源回路を備える電源装置であって、
上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号のデューティを算出するデューティ算出手段と、
予め決められている基準周期および上記デューティ算出手段により算出されたデューティに基づいて上記電源回路に与えるパルス信号のパルス幅を算出するパルス幅算出手段と、
そのパルス幅算出手段により算出されたパルス幅データを所定の桁数で四捨五入、切上げ、または切捨てを行うことにより、上記パルス幅算出手段により算出されたパルス幅データよりも桁数の少ないパルス幅データに変換する変換手段と、
その変換手段により得られたパルス幅データおよび上記デューティ算出手段により算出されたデューティに基づいてパルス信号の周期を算出する周期算出手段と、
上記変換手段により変換されたパルス幅データおよび上記周期算出手段により算出された周期に従ってパルス信号を生成して上記電源回路へ供給する生成手段と、
を有する電源装置。
【請求項９】
ＰＷＭ方式でＤＣ出力が制御される電源回路の出力電圧を制御する方法であって、
上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号のデューティを算出し、
上記算出されたデューティに基づいて上記電源回路に与えるパルス信号のパルス幅を算出し、
算出されたパルス幅データを所定の桁数で四捨五入、切上げ、または切捨てを行うことにより、上記算出されたパルス幅データよりも桁数の少ないパルス幅データに変換し、
その変換されたパルス幅データおよび上記デューティに基づいてパルス信号の周期を算出し、
上記変換されたパルス幅データおよび上記算出された周期に従ってパルス信号を生成して上記電源回路へ供給する電源回路の制御方法。
【請求項１０】
与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、
上記電源回路に接続される負荷の動作状態を検出する検出手段と、
上記電源回路の出力を制御するために使用するパラメータをサンプリングするサンプリング手段と、
上記負荷が第１の動作モードで動作しているときは、上記サンプリング手段によるサンプリング周期として第１の周期を選択し、上記負荷が上記第１の動作モードよりも消費電流の小さい第２の動作モードで動作しているときは、上記サンプリング周期として上記第１の周期よりも長い第２の周期を選択する周期調整手段と、
上記サンプリング手段によりサンプリングされたパラメータをデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータに基づいて上記電源回路に与えるパルス信号を生成する生成手段と、
を有する電源装置。
【請求項１１】
上記生成手段は、ポーリングにより上記変換手段からデジタルデータを取得する構成であって、
上記負荷が第１の動作モードで動作しているときは、上記ポーリングの周期として第３の周期を選択し、上記負荷が上記第２の動作モードで動作しているときは、上記ポーリングの周期として上記第３の周期よりも長い第４の周期を選択する請求項１０に記載の電源装置。
【請求項１２】
与えられるパルス信号に基づいてＤＣ出力を生成する電源回路の出力電圧を制御する方法であって、
上記電源回路に接続される負荷の状態を検出し、
上記電源回路の出力を制御するために使用するパラメータをサンプリングし、
上記負荷が第１の動作モードで動作しているときは、サンプリング周期として第１の周期を選択し、
上記負荷が上記第１の動作モードよりも消費電流の小さい第２の動作モードで動作しているときは、上記サンプリング周期として上記第１の周期よりも長い第２の周期を選択し、
サンプリングされたパラメータをデジタルデータに変換し、
デジタルフィルタを用いてそのデジタルデータと基準値との差を増幅し、
上記負荷の状態に基づいて上記デジタルフィルタの特性を調整し、
上記増幅されたデータに基づいて上記電源回路に与えるパルス信号を生成する電源回路の制御方法。
【請求項１３】
第１の動作モードおよびその第１の動作モードよりも消費電流が小さい第２の動作モードを有する負荷からの通知に従って動作を変更することができ、与えられるパルス信号に基づいてＤＣ出力を生成する電源回路を備える電源装置であって、
上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号を生成する高速応答手段と、
上記高速応答手段よりも遅い応答速度で上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号を生成する低速応答手段と、
上記電源回路が上記高速応答手段からのパルス信号に従って動作している期間に第１の動作モードから第２の動作モードへ移行する旨を表す通知を上記負荷から受信すると、上記低速応答手段により生成されるパルス信号を上記電源回路に与え、その後に上記高速応答手段を停止する制御手段と、
を有する電源装置。
【請求項１４】
上記制御手段は、第２の動作モードから第１の動作モードへ移行する旨を表す通知を上記負荷から受信したときに、上記高速応答手段を起動し、上記高速応答手段により生成されるパルス信号を上記電源回路に与え、その後に上記負荷へ動作モードの移行を許可する通知を送る請求項１３に記載の電源装置。
【請求項１５】
上記制御手段は、上記通知を受信すると、
上記低速応答手段を起動して上記高速応答手段および上記低速応答手段を並列に動作させ、
上記低速応答手段の動作が安定した後に上記高速応答手段を停止する
ことを特徴とする請求項１３に記載の電源装置。
【請求項１６】
上記低速応答手段は、上記負荷の動作状態にかかわらず、常にパルス信号を生成する
ことを特徴とする請求項１３に記載の電源装置。
【請求項１７】
与えられるパルス信号に基づいてＤＣ出力が制御される電源回路およびその電源回路の出力部に設けられるＬＣフィルタを備える電源装置であって、
上記電源回路の出力に係わるパラメータをデジタルデータに変換する変換手段と、
上記電源回路の出力電流に基づいて上記パルス信号の周期を調整する調整手段と、
上記変換手段により得られるデジタルデータおよび上記調整手段により調整されたパルス周期に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有し、
上記ＬＣフィルタは、流れる電流が小さくなるとインダクタンスが大きくなる平滑用コイルを含み、
上記調整手段は、上記出力電流が小さくなると、それに応じて上記パルス信号の周期を長くすることを特徴とする電源装置。
【請求項１８】
与えられるパルス信号に基づいてＤＣ出力が制御される電源回路およびその電源回路の出力部に設けられて流れる電流が小さくなるとインダクタンスが大きくなる平滑用コイルを含むＬＣフィルタを備える電源装置において出力電圧を制御する方法であって、
上記電源回路の出力に係わるパラメータをデジタルデータに変換し、
上記電源回路の出力電流に基づいて上記パルス信号の周期を決定し、
上記デジタルデータおよび上記決定されたパルス周期に基づいて上記電源回路に与えるパルス信号を生成し、
上記出力電流が小さくなると、それに応じて上記パルス信号の周期を長くすることを特徴とする電源回路の制御方法。
【請求項１９】
１組のスイッチング素子を含みそれら１組のスイッチング素子に与えられるパルス信号に基づいてＤＣ出力が制御される電源回路を備える電源装置であって、
上記電源回路の出力に係わるパラメータをデジタルデータに変換する変換手段と、
上記変換手段により得られるデジタルデータに基づいて上記１組のスイッチング素子に与えるパルス信号を生成する生成手段と、
上記電源回路の入力電圧、上記電源回路の出力電流、および上記電源回路の近傍の温度の中の少なくとも１つと、上記スイッチング素子のスイッチング速度に基づいて決まる最小デッドオフ時間との対応関係を格納する格納手段と、
上記入力電圧、出力電流、近傍の温度の中の少なくとも１つを利用して上記格納手段から対応する最小デッドオフ時間を取り出し、上記パルス信号のデッドオフ時間を調整する調整手段と、
を有する電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ出力を生成する電源回路を備える電源装置に係わる。
【０００２】
【従来の技術】
ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、充電器などの電源装置は、様々な分野で広く使われている。電源装置は、一般に、その損失が小さいことが要求される。特に、近年急速に普及してきているノード型のパーソナルコンピュータや移動体通信における端末などにおいては、電源装置の損失を低減することは非常に重要である。
【０００３】
図４２は、従来の電源装置に設けられている充電器またはＤＣ電源の構成図である。充電器およびＤＣ電源は、基本的には同じ構成であり、それぞれ電力変換部５１０およびアナログ回路部５２０を備える。なお、ＤＣ電源は、ここでは、ＤＣ／ＤＣコンバータである。
【０００４】
電力変換部５１０は、ＰＷＭ制御回路５２４からの指示に従って制御されるスイッチング素子（ＭＯＳＦＥＴ）、整流用ダイオード、エネルギーを蓄積／放出するためのインダクタ、インダクタ電流または出力電流を検出するための抵抗、および出力を平滑化するための出力コンデンサを備える。スイッチング素子がオン状態の期間は、インダクタ電流がランプアップしてゆき、負荷に電流が供給されると共に、余った電荷は出力コンデンサに蓄積される。一方、スイッチング素子がオフ状態の期間は、インダクタ電流がランプダウンしてゆき、必要に応じて出力コンデンサに蓄積されている電荷を放出しながら負荷へ電流を供給する。
【０００５】
アナログ回路部５２０は、インダクタ電流を増幅するアンプ５２１、アンプ５２１の出力と参照電圧Ｖref1との差を増幅するアンプ５２２、出力電圧と参照電圧Ｖref2との差を増幅するアンプ５２３、これらのアンプの出力等に従ってスイッチング素子を制御するためのＰＷＭ信号を生成するＰＷＭ制御回路５２４、およびＰＷＭ制御回路５２４に固定的な所定の周波数のクロックを供給する発振器（ＯＳＣ）５２５を備える。
【０００６】
ＰＷＭ制御回路５２４は、出力電圧が参照電圧Ｖref2よりも低下すると、スイッチング素子へ供給するＰＷＭ信号のデューティを大きくすることにより、インダクタ電流を増加させて出力電圧を上昇させる。反対に、出力電圧が参照電圧Ｖref2よりも高くなると、ＰＷＭ制御回路５２４は、上記ＰＷＭ信号のデューティを小さくすることにより、インダクタ電流を減少させて出力電圧を低下させる。出力電圧は、このようにして一定の値に保持される。また、ＰＷＭ制御回路５２４は、アンプ５２２の出力に基づいて過電流を検出すると、上記ＰＷＭ信号のデューティを小さくしたり、或いはスイッチング素子を強制的にターンオフしたりする。
【０００７】
このように、従来の電源装置が備える充電器あるいは各ＤＣ電源は、その出力の制御のためにアナログ回路が用いられていた。
【０００８】
【発明が解決しようとする課題】
上述したように、従来の電源装置は、その出力の制御のためにアナログ回路が用いられていたので、電源回路の特性または仕様を容易には変更できなかった。また、もし、それらを変更できたとしても、そのために多くの回路を付加しなればならず、電源装置の小型化あるいは低コスト化を考慮すると、実用性に乏しく現実的ではなかった。以下、従来の技術における問題点の具体例を示す。
(1) 出力電圧の精度
電源回路の出力電圧を一定の値に保持するための制御においては、一般に、その出力電圧がフィードバック信号として使用される。ところが、このフィードバック系の伝達関数は、外的な要因（入力電圧、出力電流、温度など）に依存して変化する。したがって、このような要因を考慮しないで設計すると、フィードバック系で発振が起こる可能性がある。
【０００９】
このため、既存の電源装置では、上述のような発振を回避するために、最悪のケースを想定して上記フィードバック系に設けるアンプを設計することが多かった。ところが、このような設計をすると、通常時のゲインが小さくなるなどして出力電圧の制御の精度が低下してしまう。この問題は、従来のアナログ回路においては、入力電圧、出力電流、温度などの要因に応じてアンプの特性を柔軟に変えることができないことに起因している。
(2) デジタル化により誤差
従来のアナログ回路の機能をデジタル制御で置き換える技術が考案されはじめている。たとえば、フィードバック信号としての出力電圧をデジタルデータに変換し、そのデジタルデータからスイッチング素子を制御するための数値データを生成し、その数値データに従ってスイッチング素子が制御される電源装置が考案されている。ところが、このような制御では、必然的にデジタル化誤差（量子化誤差）が発生する。この誤差は、場合によっては出力電圧のリップルの原因となる。
【００１０】
上記誤差を小さくするためには、量子化ステップを小さくすればよい。しかしながら、量子化ステップを小さくするためには、コストの上昇や、電源装置における消費電力の増大をまねく。
(3) 消費電力
パーソナルコンピュータのサスペンドモードなど、負荷が要求する電流が小さい場合には、特に、電源装置自体の消費電力を小さくすることが重要である。このための技術は、従来から考案されているが、十分とは言えず、改善の余地がある。
【００１１】
本発明の課題は、特性や仕様を柔軟に変化させることができる電源装置を提供することである。本発明の他の課題は、出力電圧の精度を向上することである。本発明のさらに他の課題は、電源装置の低消費電力化を図ることである。
【００１２】
【課題を解決するための手段】
本発明の電源装置は、与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、上記電源回路の出力に係わるパラメータをデジタルデータに変換する変換手段と、上記変換手段により得られるデジタルデータと基準値との差を増幅する増幅手段と、上記電源回路の入力電圧に基づいて上記増幅手段の特性を調整する調整手段と、上記増幅手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有する。上記入力電圧の他に、出力電流または電源装置の近傍の温度に基づいて上記増幅手段の特性を調整してもよい。
【００１３】
上記構成によれば、電源装置の動作または周囲の環境に係わる様々ななパラメータが変化しても、それに応じて電源装置のゲインおよび位相が最適化されるので、電圧制御の精度が上がる。
【００１４】
本発明の他の態様の電源装置は、ＰＷＭ方式でＤＣ出力が制御される電源回路を備える構成を前提とし、上記電源回路の出力に係わるパラメータに基づいて上記電源回路に与えるパルス信号のパルス幅を算出する算出手段と、保持されている繰り越し値に従って上記算出手段により算出されたパルス幅データを補正する補正手段と、その補正手段により補正されたパルス幅データを所定の桁数パルス幅データに変換する変換手段と、その変換手段により変換されたパルス幅データに従ってパルス信号を生成して上記電源回路へ供給する生成手段と、上記補正手段により補正されたパルス幅データと上記変換手段により変換されたパルス幅データとの差を繰り越し値として保持する保持手段とを有する。上記変換手段は、たとえば、切上げ演算、切下げ演算、または四捨五入演算を実行する。
【００１５】
上記構成において、繰り越し値は、デジタル化誤差（量子化誤差）である。そして、このデジタル化誤差は補正手段により平均化される。よって、出力電圧のリップルが小さくなる。
【００１６】
本発明のさらに他の態様の電源装置は、与えられるパルス信号に基づいてＤＣ出力を生成する電源回路と、上記電源回路に接続される負荷の動作状態を検出する検出手段と、上記電源回路の出力を制御するために使用するパラメータをサンプリングするサンプリング手段と、上記サンプリング手段によりサンプリングされたパラメータをデジタルデータに変換する変換手段と、上記変換手段により得られたデジタルデータと基準値との差を増幅する増幅手段と、上記検出手段の検出結果に従って上記増幅手段の特性を調整する特性調整手段と、上記増幅手段の出力に基づいて上記電源回路に与えるパルス信号を生成する生成手段と、を有する。
【００１７】
上記構成によれば、負荷の動作状態に応じてスイッチング周波数が変化するので、特に、出力電流が小さいときのスイッチング損失が小さくなる。
【００１８】
【発明の実施の形態】
本実施形態の電源装置は、パーソナルコンピュータ等の装置に搭載され、その装置が備えるバッテリを充電するための充電器、およびその装置において使用される複数のＤＣ電圧をそれぞれ生成する複数のＤＣ電源を含む。尚、以下では、これらの充電器およびＤＣ電源を総称して「電源回路」と呼ぶことにする。
【００１９】
各電源回路は、ＰＷＭ（パルス幅変調）により各出力電圧をそれぞれ一定の値に保持する。出力電圧を制御するためのＰＷＭ制御では、通常、電源回路の出力電圧と基準電圧との差に従ってその電源回路に供給するパルス信号のデューティが変更される。そして、電源回路は、そのパルス信号に従って出力電圧を調整する。すなわち、フィードバック制御が実行される。本実施形態では、電源装置が備えるプロセッサがこのフィードバック制御を実行する。
【００２０】
図１は、本実施形態の電源装置の構成図である。充電器１０は、この電源装置を搭載する本体装置（パーソナルコンピュータ等）が備える不図示のバッテリを充電する。ＤＣ電源２０−１〜２０−ｎは、それぞれ互いに異なるＤＣ電圧を生成して負荷に供給する。尚、充電器１０およびＤＣ電源２０−１〜２０−ｎは、それぞれ基本的に互いに同じ構成であり、ＰＷＭ部１１および電力変換部１２を備える。
【００２１】
Ｉ／Ｏ部３１は、この電源装置を搭載する本体装置が備えるスイッチからのオン／オフ信号を受信してプロセッサ（ＭＰＵ）４１に通知する。Ａ／Ｄ変換部３２は、充電器１０により充電されるバッテリに係わる情報（たとえば、バッテリ残量）をデジタルデータに変換してプロセッサ４１に渡す。シリアルＩ／Ｆ部３３は、プロセッサ４１と上位機器との間の情報の送受信を制御する。上位機器とは、たとえば、この電源装置を搭載する本体装置が備えるＣＰＵ（メインプロセッサ）のことである。この場合、上位機器は、例えば、その動作モードを通常モードからレジュームモードに切り換える際に、電源装置に対してその出力電圧を低下させることを指示する信号を送る。
【００２２】
多重化部（ＭＵＸ）３４は、各電源回路（充電器１０およびＤＣ電源２０−１〜２０−ｎ）が備える電力変換部１２の出力に係わるパラメータ、各電源回路へ供給される入力電圧、および温度センサ４６の出力信号を受信し、プロセッサ４１からの指示に従ってその中から所定の１つを選択して出力する。電力変換部１２の出力に係わるパラメータは、たとえば、各電源回路の出力電圧や出力電流である。Ａ／Ｄ変換部３５は、多重化部３４の出力をデジタルデータに変換する。Ａ／Ｄ変換部３５により変換されたデジタルデータは、プロセッサ４１により読み取られる。セグメントコントローラ（ＳＥＧ）３６は、プロセッサ４１からの指示に従って、バッテリ残量等を不図示の表示装置に表示するための信号を出力する。
【００２３】
プロセッサ４１は、ＲＡＭ４３を使用しながらＲＯＭ４２に格納されているプログラムを実行する。プロセッサ４１により実行されるプログラムには、Ｉ／Ｏ部３１、Ａ／Ｄ変換部３２、シリアルＩ／Ｆ部３３、およびＡ／Ｄ変換部３５からのデジタルデータに従ってこの電源装置の動作を制御するための処理手順が記述されている。なお、このプログラムは、図１においてはＲＯＭ領域に格納されているが、書き換えことができるようにしておいてもよい。また、プロセッサ４１として、ＤＳＰ（Digital Signal Processor）を用いてもよい。
【００２４】
上記構成において、プロセッサ４１は、複数の電源回路の投入順番や切断順番を決定するシーケンス制御、バッテリの残量をモニタするバッテリ管理、各電源回路の状態の監視／表示などを実行すると共に、電源回路の出力電圧を一定の値に保持するための制御を実行する。なお、この電源装置は、さらに、クロック信号を生成するクロック生成部４４、タイマ４５、およびこの電源装置の周囲の温度を検出する温度センサ４６を備える。
【００２５】
図２は、電力変換部１２の構成図である。電力変換部１２は、基本的に、図４２に示した従来の電力変換部と同じである。すなわち、電力変換部１２は、ＰＷＭ部１１からの指示に従って制御されるスイッチング素子（図２では、ＭＯＳＦＥＴ）１３、整流用ダイオードＤ、エネルギーを蓄積／放出するためのインダクタＬ、インダクタ電流または出力電流を検出するための抵抗Ｒ、および出力を平滑化するための出力コンデンサＣout を備える。また、電力変換部１２は、ＰＷＭ部１１からのパルス信号を増幅してスイッチング素子１３を駆動するドライバ（駆動回路）１４を備える。なお、上記整流用ダイオードＤをＭＯＳトランジスタ等に置き換えてもよい。この場合、２つのＭＯＳトランジスタは、同時にオン状態にならないように、互いに逆位相のスイッチング制御信号によりオン／オフが行われる。
【００２６】
ＤＣ入力は、たとえば、ＡＣ／ＤＣコンバータまたはＤＣ／ＤＣコンバータにより生成される。また、ＤＣ出力は、負荷（バッテリを含む）に供給される。
上記構成において、スイッチング素子１３がオン状態の期間は、インダクタ電流がランプアップしてゆき、負荷に電流が供給されるとともに、余った電荷は出力コンデンサＣout に蓄積される。一方、スイッチング素子１３がオフ状態の期間は、インダクタ電流がランプダウンしてゆき、必要に応じて出力コンデンサＣout に蓄積されている電荷を放出しながら負荷へ電流を供給する。したがって、電力変換部１２の出力電圧、すなわち電源回路の出力電圧は、スイッチング素子１３のオン時間とオフ時間との比率に応じて変化させることができる。
【００２７】
ところで、スイッチング素子１３のオン／オフ状態は、ＰＷＭ部１１により生成されるパルス信号に従って制御される。本実施例では、パルス信号の「Ｈ」をスイッチング素子１３のオン状態に対応させ、そのパルス信号の「Ｌ」をオフ状態に対応させる。したがって、電源回路の出力電圧は、そのパルス信号の「Ｈ」時間と「Ｌ」時間との比率に従って変化させることができる。
【００２８】
なお、既存のＰＷＭにおいては、一般に、電源回路の出力電圧を制御するためのパラメータとして、スイッチング素子に供給されるパルス信号のデューティが使用される。パルス信号のデューティは、通常、そのパルス信号の周期に対する「Ｈ」の時間の割合として表される。したがって、本実施形態では、パルス信号の周期および「Ｈ」の時間を指定することにより、パルス信号のデューティを指定する。なお、本実施形態では、パルス信号の「Ｈ」をスイッチング素子のオン状態に対応させているので、以下では、パルス信号が「Ｈ」である時間を「オン時間」と呼ぶことがある。すなわち、本実施形態では、パルス信号の周期および「オン時間」を指定することにより、パルス信号のデューティを指定する。
【００２９】
ＰＷＭにおいては、パルス信号の周期が一定であることが一般的である。この場合、パルス信号のデューティは、「オン時間」のみを変化させることにより調整される。ただし、本実施形態の電源装置では、スイッチング素子１２のスイッチング周波数は必ずしも一定ではない。従って、この場合には、パルス信号のデューティは、パルス信号の「周期」および「オン時間」を動的に指定することにより決定される。なお、スイッチング周波数を変化させる場合においても、スイッチング周波数は無制限に変化させるのではない。このことについては、後述詳しく説明する。
【００３０】
電力変換部１２は、不図示の負荷に制御されたＤＣ電圧を与えると共に、この電源回路の出力に係わるパラメータを多重化部３４へ出力する。この実施例で使用されるパラメータは、出力電圧および出力電流である。出力電圧は、この電源回路の出力端子の電位である。出力電流は、たとえば、電流センサを設けて検出する。電流センサは、たとえば、シャント抵抗で実現可能である。この場合、シャント抵抗の両端の電圧をそのシャント抵抗の抵抗値で割った値が出力電流に相当する。これらのパラメータ（出力電圧および出力電流）は、Ａ／Ｄ変換部３５によりデジタルデータに変換される。そして、プロセッサ４１がそのＡ／Ｄ変換部Ｍ３５の出力を読み込む。
【００３１】
出力電流は、図２に示す抵抗Ｒの両端の各電位をＡ／Ｄ変換部３５を介してプロセッサ４１へ送り、プロセッサ４１が「抵抗Ｒの両端の電位の差／Ｒ」を計算することにより算出してもよい。この方法は、部品数が少なくなるというメリットがある。
【００３２】
なお、以下では、説明を簡単にするために、電力変換部１２が、電源回路の出力電流Ｉout に対応する電圧値を出力するものとする。この出力電流に対応する電圧値は、プロセッサ４１の指示に従ってＡ／Ｄ変換部３５によりデジタルデータに変換され、プロセッサ４１により読み込まれる。
【００３３】
図３は、本実施形態における出力電圧制御について説明する図である。ここでは、図１に示す充電器１０およびＤＣ電源２０−１〜２０−ｎの中の任意の１つの電源回路に着目して説明する。なお、図３においては、出力電圧制御に直接的には関係していない要素については省略している。
【００３４】
演算部５０は、ＲＯＭ４２に格納されている所定のプログラムがプロセッサ４１によって実行されることにより実現され、この電源回路の出力電圧を制御するための信号（データ）を生成する。具体的には、演算部５０は、電力変換部１２の出力に係わるパラメータに基づいて、電力変換部１２のスイッチング素子１３を制御するためのパルス信号のデューティを演算する。本実施形態で使用するパラメータは、この電源回路の出力電圧および出力電流である。
【００３５】
多重化部３４には、電源回路の出力電圧および出力電流、温度センサ４６の出力、および電源回路に供給される入力電圧が入力される。この動作は、プロセッサ４１からのサンプリング指示に従う。サンプリング周期は、たとえば、５０μ秒である。また、プロセッサ４１は、サンプリングされたデータの中から必要なデータを読み込むために、多重化部３４に対して選択信号（ポーリング信号）を送る。多重化部３４は、プロセッサ４１からの選択信号に従って入力信号を選択する。なお、多重化部３４に入力されている信号のうち、「出力電圧」は、各サンプリングにおいて必ず選択され、他の信号は、必要に応じて選択される。
【００３６】
多重部３４の出力は、Ａ／Ｄ変換部３５によりデジタルデータに変換される。そして、プロセッサ４１は、このＡ／Ｄ変換部３５の出力を読み込む。
プロセッサ４１は、Ａ／Ｄ変換部３５からデジタルデータを読み込むと、演算部５０を起動してパルス信号のデューティを演算する。この演算では、「出力電圧」が使用される。ただし、必要に応じて、「出力電流」、「温度」、「入力電圧」もそのデューティを決定する際の演算に使用される。この演算の方法については後述する。
【００３７】
演算部５０は、スイッチング素子１３に供給するパルス信号のデューティを決定すると、そのデューティに基づいて「オン時間」を算出する。オン時間は、スイッチング素子１３に供給するパルス信号のデューティを「Ｄ」、そのパルス信号の周期を「Ｔs 」とすると、下式により得られる。
【００３８】
Ｔon  ＝  Ｄ／Ｔs
演算部５０により算出された「オン時間Ｔon」は、ＰＷＭ部１１のオン時間レジスタ６２に書き込まれる。
【００３９】
ＰＷＭ部１１は、周期レジスタ６１、オン時間レジスタ６２、タイマ６３、およびパルス生成部６４を備える。周期レジスタ６１は、出力するパルス信号の周期を格納する記憶領域である。このパルス信号の周期は、スイッチング素子１３のスイッチング周期であり、この電源装置の初期設定シーケンスにおいて周期レジスタ６１に書き込まれる。ただし、周期レジスタ６１は、演算部５０により更新可能な構成であってもよい。オン時間レジスタ６２は、演算部５０により算出されたオン時間を格納する記憶領域である。タイマ６３は、生成するパルス信号の立上りエッジまたは立下りエッジからの経過時間を計時する。パルス生成部６４は、タイマ６３を使用し、周期レジスタ６１に格納されている周期およびオン時間レジスタ６２に格納されているオン時間に従ってパルス信号を生成する。
【００４０】
ＰＷＭ部１１の出力は、上述したように、電力変換部１２においてスイッチング素子１３を制御するスイッチング信号として使用される。
図４は、演算部５０の基本構成を示す図である。演算部５０は、参照電圧レジスタ５１、デジタルフィルタ５２、およびパルス幅計算部５３を備える。参照電圧レジスタ５１は、この電源回路が保持すべき出力電圧を指示する値である参照値Ｖref を格納する。たとえば、この電源回路が保持すべき出力電圧を５Ｖとすると、参照値Ｖref は、「５Ｖ」がＡ／Ｄ変換部３５に入力されたならば得られるであろうデジタルデータである。
【００４１】
なお、電源回路の出力電圧は、この参照値Ｖref に一致するようにフィードバック制御される。すなわち、演算部５０は、電源回路の出力電圧Ｖout を参照値Ｖref に一致させるようなデューティ（スイッチング素子１３に供給されるパルス信号のオン時間）を求めて出力する。従って、この参照値Ｖref を変化させると、それに伴って電源回路の出力電圧Ｖout も変化することになる。
【００４２】
デジタルフィルタ５２は、出力電圧Ｖout と参照値Ｖref との差を増幅して出力する。デジタルフィルタ５２は、基本的には、図４２に示した従来の電源装置において使用されていたアンプ５２３の特性（特に、Ｇ−Φ特性）をそのままインプリメントするように設計する。パルス幅計算部５３は、デジタルフィルタ５２の出力に基づいて「オン時間Ｔon」を算出する。このオン時間は、スイッチング素子１３のスイッチング周期内においてそのスイッチング素子１３をオン状態にする時間である。パルス幅計算部５３は、このオン時間をＰＷＭ部１１のオン時間レジスタ６２に書き込む。
【００４３】
ここで、演算部５０の実現方法について説明する。デジタルフィルタ５２は、上述したように、基本的には、図４２に示した従来の電源装置において使用されていたアンプ５２３の特性（特に、Ｇ−Φ特性）をそのままインプリメントするように設計する。従来の電源装置において使用されていたアンプ５２３の具体的な回路の一例を図５(a) に示す。このアナログアンプの伝達関数は、下式の通りである。
【００４４】
【数１】
0003744680.tif 000002
【００４５】
デジタルフィルタとしては、例えば、ＦＩＲ（finite impulse response ）フィルタおよびＩＩＲ（infinite impulse response ）フィルタが広く知られている。デジタルフィルタ５２は、いずれのデジタルフィルタを用いても実現できるが、この実施例では、ＩＩＲフィルタを用いるものとする。
【００４６】
アナログアンプ（アナログフィルタ）の特性をそのままＩＩＲフィルタに持たせるためには、ｓ−ｚ変換を用いる。ｓ−ｚ変換は、ｓ領域におけるアナログフィルタの伝達関数Ｇ(s) をｚ領域へ変換する方法である。
【００４７】
ＩＩＲを用いて作成した図５(a) に示すアンプ（アナログフィルタ）と等価なデジタルフィルタを図５(b) に示す。このデジタルフィルタは、加算器７１、係数乗算器７２〜７４、および単位遅延素子７５〜７６を有する。図５(a) に示すアナログアンプを図５(b) に示すデジタルフィルタに置き換える方法は既知であるが、以下に示しておく。
【００４８】
ｚ領域における伝達関数は、以下の通りである。
【００４９】
【数２】
0003744680.tif 000003
【００５０】
上記(1) 式、および(2) 式により、以下が得られる。
【００５１】
【数３】
0003744680.tif 000004
【００５２】
上記(3) 式により、図５(b) に示す構成が得られる。また、係数乗算器７２〜７４に設定される係数は、それぞれ上記(4) 式〜(6) 式により表される。
上記(3) 式（(4) 式〜(6) 式を含む）は、ソフトウェアプログラム内に記述され、プロセッサ４１がそのプログラムを実行することによりデジタルフィルタ５２が実現される。このように、本実施形態では、従来の電源装置において使用されていたアナログアンプの動作および特性をソフトウェアプログラムで記述し、そのプログラムを実行することによってそのアナログアンプと同じ動作を提供する。したがって、アナログアンプに対応するデジタルフィルタの特性を変更する際には、そのプログラムを書き換えるだけでよいので簡単である。
【００５３】
図６は、演算部５０の動作を説明するフローチャートである。ここでは、図３に係わる説明と同様に、充電器１０およびＤＣ電源２０−１〜２０−ｎの中の任意の１つの電源回路に着目して説明する。また、参照値Ｖref は参照電圧レジスタ５１に格納されているものとする。なお、このフローチャートの処理は、タイマ割込等により非常に短い時間間隔（例えば、５０μ秒）ごとに実行される。
【００５４】
ステップＳ１では、出力電圧Ｖout を取得する。具体的には、まず、プロセッサ４１が、電源回路の出力電圧Ｖout を選択する旨を多重化部３４に通知する。多重化部３４には、電源回路の出力電圧Ｖout 、電源回路の出力電流Ｉout 、電源回路に供給されている入力電圧Ｖin、および温度センサ４６の出力信号が入力されている。多重化部３４は、上記プロセッサ４１からの通知に従って、電源回路の出力電圧をＡ／Ｄ変換部３５へ出力する。そして、プロセッサ４１が、このＡ／Ｄ変換部３５による変換結果であるデジタルデータ（出力電圧Ｖout ）を読み込む。
【００５５】
ステップＳ２では、参照電圧レジスタ５１から参照値Ｖref を取得する。ステップＳ３では、ステップＳ１で取得した出力電圧Ｖout とステップＳ２で取得した参照値Ｖref との差を算出する。そして、ステップＳ４において、デジタルフィルタ演算を実行する。この処理は、ステップＳ３の算出結果を図５(b) に示したデジタルフィルタに入力する処理である。具体的には、ステップＳ３の算出結果を上記(3) 式に代入する演算である。
【００５６】
ステップＳ５では、デジタルフィルタ演算の結果に基づいて、ＰＷＭ部１１において生成するパルス信号のデューティを算出する。ここで、パルス信号のデューティについて図７を参照しながら簡単に説明しておく。
【００５７】
パルス信号は、アナログ回路においては、一般に、三角波を用いて生成することが多い。三角波を用いるとすると、ステップＳ５は、三角波のレベルとデジタルフィルタ演算の結果とを比較する処理に相当する。この場合、デジタルフィルタ５２の出力をＶamp 、三角波の周期をＴ、三角波の最大値をＶmax とすると、生成されるパルス信号のデューティは下記の式で表される。
【００５８】
Ｄ  ＝  Ｔon／Ｔ  ＝  （Ｖmax −Ｖamp ）／Ｖmax         ・・・(7)
したがって、本実施形態では、三角波の最大値Ｖmax を予め設定しておき、デジタルフィルタ５２の出力を上記(5) 式に代入することにより、パルス信号のデューティを得る。
【００５９】
ステップＳ６では、ステップＳ５で求めたデューティが予め決められている最大設定値以下であるか否かを調べる。ステップＳ５で求めたデューティが予め決められている最大設定値以下であれば、ステップＳ７において、その算出したデューティを用いて上記(7) 式に従ってオン時間Ｔonを求める。すなわち、Ｔon＝Ｄ・Ｔを演算する。一方、ステップＳ５で求めたデューティが予め決められている最大設定値よりも大きかった場合には、ステップＳ８において、ステップＳ５で求めたデューティＤの代わりに最大設定値Ｄmax を用いてオン時間Ｔonを求める。すなわち、Ｔon＝Ｄmax ・Ｔを演算する。
【００６０】
ステップＳ９では、上記ステップＳ７またはＳ８において算出されたオン時間をＰＷＭ部１１のオン時間レジスタ６２に書き込む。
上記ステップＳ１〜Ｓ９は、非常に短い時間間隔ごとに繰り返し実行される。このため、オン時間レジスタ６２には、電源回路の出力電圧に概ねリアルタイムに対応した「オン時間」が常に書き込まれることになる。また、上記処理は、複数の電源回路に対してサイクリックに実行され、各演算結果は、対応するＰＷＭ部１１のオン時間レジスタ６２に書き込まれる。
【００６１】
図８(a) は、パルス生成部６４の動作を説明するフローチャートである。ステップＳ１１では、タイマ６３を起動する。ステップＳ１２では、そのタイマ起動と同時にＰＷＭ部１１の出力を「Ｌ」から「Ｈ」に切り換える。ステップＳ１３およびＳ１４では、タイマ６３を起動した時からの経過時間がオン時間レジスタ６２に格納されているオン時間Ｔonに達するまで、ＰＷＭ部１１の出力を「Ｈ」に保持する。
【００６２】
ステップＳ１１のタイマ起動からの経過時間がオン時間Ｔonに達すると、ステップＳ１５において、ＰＷＭ部１１の出力を「Ｈ」から「Ｌ」に切り換える。ステップＳ１６およびＳ１７では、タイマ６３を起動した時からの経過時間が周期レジスタ６１に格納されている周期Ｔに達するまでの間、ＰＷＭ部１１の出力を「Ｌ」に保持する。そして、ステップＳ１１のタイマ起動からの経過時間が周期Ｔに達すると、ステップＳ１１に戻ってタイマ６３を再起動する。
【００６３】
上記処理を繰り返し実行することにより、図８(b) に示すパルス信号が生成されることになる。そして、このパルス信号に従って、電力変換部１２のスイッチング素子１３が制御される。
【００６４】
本実施形態の電源装置は、上述したように、スイッチング素子１３を制御するためのパルス信号をソフトウェア処理により生成する。従って、プロセッサ４１に実行させるプログラムを書き換えるだけで、各電源回路の出力電圧の設定、スイッチング素子１３のスイッチング周波数、応答特性などを容易に変更できる。たとえば、出力電圧の設定は、参照値Ｖref の設定により決めることができる。また、スイッチング周波数は、図７(a) に示した三角波の周波数により決まる。さらに、応答特性は、図５(b) に示したデジタルフィルタの係数により変更可能である。
【００６５】
このように、本実施形態の電源装置は、従来の電源装置のアナログ部の機能を演算部５０およびＰＷＭ部１１により実行させるので、回路規模が小さくなる。また、本実施形態では、従来の電源装置のアナログ部をソフトウェアプログラムで記述した構成である。したがって、従来のアナログ回路により提供されていた機能を変更する必要が生じた場合であっても、プログラムを書き換えるだけで簡単に対処できる。
【００６６】
次に、本発明の電源装置に直接的に係わる動作について説明する。本発明の電源装置は、図１〜図８を参照しながら説明した構成を前提とし、演算部５０の動作により、すなわちプロセッサ４１に実行させるプログラムにより、その特性や仕様を柔軟に変化させることができる。以下では、３つの実施例を採り上げて説明する。
第１の実施例
第１の実施例は、外的な要因（入力電圧、出力電流、温度、出力電圧等）に依存することなく、電源装置のゲインと位相との関係を最適化する技術に係わる。特に、電源回路の出力電圧を制御するフィードバック系の発振を回避しながら、できるだけ大きなゲインを得ることにより、出力電圧の精度を向上させる技術に係わる。
【００６７】
図９は、従来の電源装置の回路図である。この回路図は、図４２示した回路図において、出力電圧を制御するフィードバック系を詳細に示したものである。なお、図９では、上記フィードバック系と直接的には関係がない部分については省略している。
【００６８】
抵抗ネットワーク（分圧器）８１は、電源回路の出力端子の電圧Ｖout を分圧する。具体的には、抵抗ネットワーク８１は、スイッチＳＷが開放状態のときには、下式の電圧を出力する。
【００６９】
Ｖ  ＝Ｖout ・Ｒ6 ／（Ｒ5 ＋Ｒ6 ）
また、抵抗ネットワーク８１は、スイッチＳＷが閉じた状態のときには、下式の電圧を出力する。
【００７０】
Ｖ  ＝  Ｖout ・Ｒx ／（Ｒ5 ＋Ｒx ）
Ｒx ＝  Ｒ6 ・Ｒ7 ／（Ｒ6 ＋Ｒ7 ）
なお、上記スイッチＳＷは、たとえば、ユーザまたはこの電源装置を搭載するパーソナルコンピュータからの指示に従って開閉が制御される。このスイッチＳＷの状態により、保持すべき出力電圧の値が変えられる。
【００７１】
アンプ５２３は、図５(a) を参照しながら説明した通りである。そのゲインおよび位相に係わる特性（Ｇ−Φ特性）は、抵抗Ｒ1 〜抵抗Ｒ4 、および容量Ｃ1 により決定される。なお、図５(a) では、抵抗Ｒ4 を示していないが、参照電圧を入力する際にこの抵抗を設けることは当業者にとっては自明である。また、抵抗Ｒc は、出力コンデンサＣout の直列抵抗（ＥＳＲ）である。さらに、図９では、図４２に示した整流用ダイオードの代わりにＭＯＳトランジスタを設けているが、この置換えは本発明において重要な意味を持つものではない。
【００７２】
図１０は、図９に示した電源装置の伝達関数について説明するためのブロック図である。図１０において、Ｆr 、Ｆi 、Ｆd 、およびＦp は、電力変換部１２における伝達関数である。このうち、Ｆp は、入力電圧Ｖinに依存するファクターである。また、Ｆp は、インダクタＬおよび出力コンデンサＣout から構成されるＬＣフィルタの伝達関数である。これらの伝達関数は、以下のように表される。
【００７３】
【数４】
0003744680.tif 000005
【００７４】
Ｆ1 は、抵抗ネットワークの伝達関数である。Ｆe は、アンプ５２３の伝達関数である。Ｆm は、ＰＷＭ制御回路５２４の伝達関数である。これらの伝達関数は、以下のように表される。
【００７５】
【数５】
0003744680.tif 000006
【００７６】
上記電源回路のフィードバック系のオープンループ伝達関数Ｇa(s)は、図２に示すように、以下のように表される。
Ｇa(s)  ＝  Ｆ1 ・Ｆe ・Ｆm ・Ｆd ・Ｆp
上記構成において、伝達関数Ｇa(s)は、入力電圧Ｖin、出力電流Ｉout 、電源装置の近傍の温度、およびこの電源装置が保持すべき出力電圧Ｖout に従って、そのゲインおよび位相が変化する。具体的には、伝達関数Ｆd は、入力電圧に依存して変化する。また、伝達関数Ｆp は、出力電流Ｉout および電源装置の近傍の温度に依存して変化する。更に、伝達関数Ｆ1 は、保持すべき出力電圧Ｖout に依存して変化する。
【００７７】
ところで、上記構成の電源装置においては、上記フィードバック系における発振を防がなくてはならない。上記フィードバック系の発振は、伝達関数Ｇa(s)の位相が所定の条件を満たした場合に発生する。発振条件は、良く知られているように、正相増幅型の場合は「位相遅延＝０（２π）」であり、移相型の場合は「位相遅延＝π」である。本実施形態の電源装置は、正相増幅型に属するので、伝達関数Ｇa(s)における位相遅延が２πに達すると、発振が発生してしまう。
【００７８】
伝達関数Ｇa(s)を構成する各伝達関数は、それぞれ周波数に依存するゲインおよび位相を有する。一例として、アンプ５２３のＧ−Φ特性を図１１に示す。
電源装置の信頼性を高めるためには、いかなる使用条件においても上記フィードバック系の発振が起こらないようにしなくてはならない。このため、アンプ５２３は、通常、伝達関数Ｇa(s)を構成する各伝達関数に対してそれぞれ最悪の条件が与えられた場合においても上記フィードバック系の発振が起こらないような特性を持つように設計される。具体的には、アンプ５２３のゲインは、各伝達関数に対してそれぞれ最悪の条件が与えられたときを基準として決定される。このため、通常条件の下では、アンプ５２３のゲインは、必要以上に低く設定されることになる。
【００７９】
第１の実施例は、この問題を解決することを主目的とし、上記伝達関数Ｇa(s)を構成する各伝達関数に対して与えられる条件に応じて、アンプの特性を変化させるものである。本実施例では、上記アンプの機能を図４に示すデジタルフィルタにインプリメントし、そのデジタルフィルタの係数を変えることにより、アンプの特性を調整する。
【００８０】
電源回路に供給される入力電圧Ｖinが変化した場合には、伝達関数Ｆd が変化することにより、伝達関数Ｇa(s)の位相遅延量が変化する。通常、電源装置においては、入力電圧Ｖinが高くなると、ゲインＧも高くなり、その結果、位相遅延が大きくなることによってフィードバック系において発振が発生する条件に近づく。従って、この場合、本実施例では、電源回路の入力電圧Ｖinを監視し、その電圧に応じてデジタルフィルタ５２の特性を最適化する。具体的には、入力電圧が低くなったときにゲインが大きくなるように、上記(3) 式における係数Ａ〜係数Ｃを適切に選択する。なお、上記(3) 式は、プロセッサ４１により実行されるプログラムの中に記述されており、デジタルフィルタ５２の特性を記述する。
【００８１】
入力電圧Ｖinと上記係数Ａ〜Ｃとの関係は、予めシミュレーション等により求めておき、図１２に示すようなテーブルに格納しておく。このテーブルは、たとえば、ＲＯＭ４２に格納される。そして、演算部５０は、定期的に入力電圧Ｖinを検出し、その電圧をキーとして図１２に示すテーブルから係数Ａ〜Ｃを取り出して上記(3) 式を更新する。
【００８２】
図１３は、入力電圧に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。この処理は、タイマ割込などにより、所定間隔ごとに実行される。
【００８３】
ステップＳ２１では、出力電圧Ｖout を取得する。この処理は、図６のステップＳ１と同じである。ステップＳ２２では、入力電圧Ｖinを取得する。この処理は、多重化部３４に対してポーリング信号を送出し、それに続いてＡ／Ｄ変換部３５から入力電圧に対応するデジタルデータを読み込む処理に相当する。
【００８４】
ステップＳ２３では、ステップＳ２２で所得した入力電圧データをキーとして図１２に示すテーブルにアクセスし、係数Ａ〜係数Ｃを抽出する。ステップＳ２４では、ステップＳ２３で抽出した各係数を用いてデジタルフィルタを記述する式を更新する。そして、ステップＳ２５において、入力電圧Ｖout に対してデジタルフィルタ演算を実行する。ステップＳ２６およびＳ２７は、図６に示すステップＳ５〜Ｓ９と同じであり、パルス信号のオン時間を算出してＰＷＭ部１１のオン時間レジスタ６２に書き込む。
【００８５】
上記処理により、デジタルフィルタ５２の特性は、入力電圧の変化に対して常に最適化されるので、大きなゲインを保ったままフィードバック系の発振を防ぐことができる。上記フローチャートにおいて、入力電圧Ｖinに応じてデジタルフィルタの特性を変更する処理、すなわちステップＳ２２〜Ｓ２４は、入力電圧の変動が急激には起こらないことを考えると、オン時間を算出する毎に実行する必要はない。
【００８６】
ところで、電源装置では、インダクタＬとしてそのインタクタンスが電流に応じて変化するものを用いる場合がある。例えば、アモルファスコアコイルは、電流が大きくなるにつれてそのインダクタンスが小さくなる特性を持っている。
【００８７】
このような特性を持つインダクタＬを使用する場合には、電源回路から負荷に供給される出力電流Ｉout が変化すると、伝達関数Ｆp が変化することにより、伝達関数Ｇa(s)の位相遅延量が変化する。
【００８８】
図１４(a) は、アモルファスコアコイルのインダクタンスの電流依存性を示す図である。このような特性を持ったインダクタを使用すると、図１４(b) に示すようなＬＣフィルタのカットオフ周波数は、図１４(c) に示すようになる。すなわち、ＬＣフィルタのカットオフ周波数は、出力電流Ｉout が小さいときには低く、出力電流Ｉout が大きくなると高くなる。したがって、図１０に示す電源装置では、出力電流Ｉout が小さくなると、ＬＣフィルタのカットオフ周波数が低下し、その結果、位相遅延が大きくなることによってフィードバック系において発振が発生する条件に近づく。
【００８９】
図１５は、誤差検出用のアンプ（アンプ５２３）およびＬＣフィルタによるゲインの周波数特性を示す図である。上述したように、ＬＣフィルタのカットオフ周波数は、出力電流に応じて変化する。図１５では、出力電流が小さいとき、中程度のとき、及び大きいときのカットオフ周波数を、それぞれ「ｆcs」「ｆcm」「ｆcL」を表している。
【００９０】
ここで、出力電流Ｉout が小さいときには、上述したように、位相遅延量がフィードバック系の発振条件に近くなる。このため、Ｇ−Φ特性を動的に変えることができない従来のアナログ構成においては、出力電流Ｉout が小さい場合を基準としてアンプの特性を決めていた。すなわち、図１５において、カットオフ周波数が「ｆcas 」となるように図５(a) に示す抵抗および容量を決定し、波線で示すようなゲイン特性を持つアンプを使用していた。この結果、出力電流Ｉout が大きくなったときには、必要なゲインが得られず、出力電圧Ｖout の制御の精度が十分でない場合があった。
【００９１】
従って、本実施例では、電源回路の出力電流Ｉout を監視し、その電流に応じてデジタルフィルタ５２の特性を最適化する。具体的には、出力電流が大きくなったときにゲインが大きくなるように、上記(3) 式における係数Ａ〜係数Ｃを適切に選択する。すなわち、電源回路の出力電流Ｉout が小さいとき、中程度のとき、及び大きいときの誤差検出用アンプによるゲインが、それぞれ、波線、実線および一点鎖線で示すような特性を持つように設定する。この設定は、誤差検出用アンプのカットオフ周波数（ｆcas 、ｆcam 、ｆcaL ）により決めることができる。なお、アンプのカットオフ周波数は、図１１に示した通りである。
【００９２】
出力電流Ｉout と上記係数Ａ〜Ｃとの関係は、図１５を参照しながら説明した方法に従って、予めシミュレーション等により求めておき、テーブルに格納しておく。このテーブルは、基本的には、図１２に示したものと同じ構成であるが、出力電流をキーとして係数Ａ〜係数Ｃを格納する点で異なる。そして、演算部５０は、定期的に出力電流Ｉout を検出し、その電流をキーとして係数Ａ〜Ｃを取り出して上記(3) 式を更新する。
【００９３】
図１６は、出力電流に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。この処理は、図１３に示したフローチャートのステップＳ２２〜Ｓ２４を、ステップＳ３１〜Ｓ３３に置き換えたものである。ステップＳ３１では、出力電流Ｉout を取得する。この処理は、多重化部３４に対してポーリング信号を送出し、それに続いてＡ／Ｄ変換部３５から出力電流に対応するデジタルデータを読み込む処理に相当する。ステップＳ３２では、ステップＳ３１で所得した出力電流データをキーとして係数Ａ〜係数Ｃを抽出する。ステップＳ３３では、ステップＳ３２で抽出した各係数を用いてデジタルフィルタを記述する式を更新する。
【００９４】
上記処理により、デジタルフィルタ５２の特性は、出力電流の変化に対して常に最適化されるので、大きなゲインを保ったままフィードバック系の発振を防ぐことができる。
【００９５】
コンデンサは、一般に、その容量成分と直列に接続させる抵抗成分（図９において、抵抗Ｒc ）を持っている。この直列抵抗は、「ＥＳＲ」と呼ばれることがある。ＥＳＲの抵抗値は、温度に依存して変化する。たとえば、電界コンデンサでは、ＥＳＲの抵抗値は、温度が低いときに大きく、温度が高くなると小さくなる。
【００９６】
上記ＬＣフィルタにおいて使用される出力コンデンサＣout のＥＳＲの抵抗値も、温度に依存して変化する。従って、電源装置の近傍の温度が変化すると、伝達関数Ｆp が変化することにより、伝達関数Ｇa(s)の位相遅延量が変化する。
【００９７】
図１７(b) は、図１７(a) に示すＬＣフィルタのＧ−Φ特性の温度依存性を示す図である。ＬＣフィルタによる位相遅延は、ＥＳＲの抵抗値が大きいときには小さく、ＥＳＲの抵抗値が小さくなると大きくなっていく。すなわち、ＬＣフィルタによる位相遅延は、出力コンデンサＣout として電界コンデンサを使用した場合には、低温時には小さく、温度が上昇すると大きくなる。したがって、図１０に示す電源装置では、その電源装置の近傍の温度が上昇すると、位相遅延が大きくなり、フィードバック系において発振が発生する条件に近づく。
【００９８】
本実施例では、電源回路の近傍の温度をモニタし、その温度に応じてデジタルフィルタ５２の特性を最適化する。具体的には、電源回路の近傍の温度が低下したときにゲインが大きくなるように、上記(3) 式における係数Ａ〜係数Ｃを適切に選択する。デジタルフィルタ５２のゲインを変えるために、そのカットオフ周波数を変化させる方法は、基本的に、出力電流に応じてゲインを変える場合と同じである。
【００９９】
電源装置の近傍の温度と上記係数Ａ〜Ｃとの関係は、予めシミュレーション等により求めておき、テーブルに格納しておく。このテーブルは、基本的には、図１２に示したものと同じ構成であるが、電源装置の近傍の温度をキーとして係数Ａ〜Ｃを格納する点で異なる。そして、演算部５０は、定期的に電源装置の近傍の温度を検出し、その温度をキーとして係数Ａ〜Ｃを抽出して上記(3) 式を更新する。
【０１００】
図１８は、電源装置の近傍の温度に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。この処理は、図１３に示したフローチャートのステップＳ２２〜Ｓ２４を、ステップＳ４１〜Ｓ４３に置き換えたものである。ステップＳ４１では、電源装置の近傍の温度を取得する。この処理は、多重化部３４に対してポーリング信号を送出し、それに続いてＡ／Ｄ変換部３５から出力電流に対応するデジタルデータを読み込む処理に相当する。なお、電源装置の近傍の温度は、温度センサ４６により検出される。ステップＳ４２では、ステップＳ４１で所得した温度データをキーとして係数Ａ〜係数Ｃを抽出する。ステップＳ４３では、ステップＳ４２で抽出した各係数を用いてデジタルフィルタを記述する式を更新する。
【０１０１】
上記処理により、デジタルフィルタ５２の特性は、電源装置の近傍の温度の変化に対して常に最適化されるので、大きなゲインを保ったままフィードバック系の発振を防ぐことができる。
【０１０２】
ところで、電源回路の中には、ユーザの操作により、或いは当該電源装置を搭載するパーソナルコンピュータのＣＰＵからの指示により、保持すべき出力電圧Ｖout を変更できるものがある。図９に示す電源回路においては、抵抗ネットワーク８１内のスイッチＳＷの開閉状態により、保持すべき出力電圧Ｖout の設定が切り換えられる。
【０１０３】
保持すべき出力電圧が変化すると、上述したように、伝達関数Ｆ1 のゲインが変化することにより、伝達関数Ｇa(s)のゲインも低下する。具体的には、保持すべき出力電圧を高くすると、抵抗ネットワーク８１による分圧比が小さくなるので、そのゲインが低くなる。したがって、単に、保持すべき出力電圧を高く設定すると、出力電圧Ｖout の精度が低下してしまう。
【０１０４】
本実施例では、出力電圧をモニタし、その電圧に応じてデジタルフィルタ５２の特性を最適化する。具体的には、保持すべき電圧を高くしたときに、ゲインが大きくなるように、上記(3) 式における係数Ａ〜係数Ｃを適切に選択する。
【０１０５】
電源回路の出力電圧と上記係数Ａ〜Ｃとの関係は、予めシミュレーション等により求めておき、テーブルに格納しておく。このテーブルは、基本的には、図１２に示したものと同じ構成であるが、出力電圧をキーとして係数Ａ〜Ｃを格納する点で異なる。そして、演算部５０は、定期的に電源装置の出力電圧を検出し、その電圧をキーとして係数Ａ〜Ｃを抽出して上記(3) 式を更新する。
【０１０６】
図１９は、電源回路の出力電圧Ｖout に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。この処理は、図１３に示したフローチャートのステップＳ２２〜Ｓ２４を、ステップＳ５１およびＳ５２に置き換えたものである。ステップＳ５１では、ステップＳ２１で所得した出力電圧データをキーとして係数Ａ〜係数Ｃを抽出する。ステップＳ５２では、ステップＳ５１で抽出した各係数を用いてデジタルフィルタを記述する式を更新する。
【０１０７】
上記処理により、デジタルフィルタ５２の特性は、電源回路が保持すべき出力電圧の設定を変更した場合であっても常に最適化されるので、常に大きなゲインが得られ、出力電圧は常に高い精度で制御される。
【０１０８】
なお、上記実施例では、入力電圧、出力電流、周囲温度、および出力電圧の中のいずれか１つが変化した場合に、デジタルフィルタの特性を変える構成を示したが、本発明の電源装置は、複数の要因が同時に変化した場合にも対処できるようにしておくことが望ましい。
第２の実施例
第２の実施例は、電源回路の出力をデジタル制御する電源装置において、そのデジタル誤差を小さくし、リップルを小さくする技術に係わる。
【０１０９】
本実施形態の電源装置は、図３に示す構成を有し、出力電圧をフィードバック信号として使用しながらスイッチング素子１３に供給するパルス信号のオン時間（パルス幅）をデジタル演算により算出する。そして、その算出されたオン時間を持ったパルス信号を生成してそれをスイッチング素子１３に供給することにより、電源回路の出力電圧を一定の値に保持する。
【０１１０】
ところが、出力電圧のようなアナログパラメータをデジタルデータに置き換える際には、必然的にデジタル化誤差（量子化誤差）が発生する。そして、この誤差は、デジタル処理の分解能（量子化ステップ）により推測される。例えば、デジタル処理の分解能が「１００ｎ秒」である電源装置において、演算部５０によるオン時間の算出結果が「３．３４μ秒」であった場合には、ＰＷＭ部１１は、そのパルス幅が「３．３μ秒」または「３．４μ秒」であるパルス信号を生成することになる。そして、このような誤差は、電源装置の出力電圧のリップルとなってしまう。上述の例の場合、入力電圧の最大値を１８ボルトとし、パルス信号の周期を２０μ秒とすると、デジタル化誤差によるリップルの最大値は、以下のように表される。
【０１１１】
0003744680.tif 000007
上記リップルを小さくするためには、当然のことながら、デジタル処理の分解能を高く（量子化ステップを小さく）すればよい。しかしながら、分解能を高くするためには、高価な部品が必要になる。本実施例の電源装置は、この問題を解決し、デジタル処理の分解能を高くすることなく、デジタル誤差を平均化することにより出力電圧のリップルを抑える。
【０１１２】
本実施形態の電源装置では、あるタイミングにおいて算出されたパルス信号のオン時間と、その算出されたオン時間に基づいて実際に生成されたオン時間との差（すなわち、デジタル化誤差）を保持しておき、次のタイミングにおいてオン時間を算出する際に、その保持してある「差」を０にするように算出したオン時間を補正する。以下では、この「差」をバロメータと呼ぶことにする。
【０１１３】
一例を図２０に示す。ここでは、ＰＷＭ部１１のデジタル処理の分解能が１００ｎ秒である場合を想定している。また、算出されたオン時間を１００ｎ秒のオーダーで表す際に、切上げ演算を実行している。
【０１１４】
時刻Ｔ1 において、デジタルフィルタ演算によりオン時間を算出すると、そのオン時間に、時刻Ｔ0 において得られたバロメータ値を加算することにより、補正値を得る。ここでは、３．３５＋（−０．０７）＝３．２８が得られている。そして、この補正値に対して切上げ演算が実行され、ＰＷＭ部１１に出力するオン時間としては、「３．３」が得られる。この後、時刻Ｔ1 におけるバロメータ値を算出する。バロメータ値は、「オン時間の補正値」と「実際に出力されたオン時間」との差として得られる。実施例では、３．３−３．２８＝−０．０２が得られている。
【０１１５】
以降、この処理を繰り返す。このように、バロメータ値は、ある演算における誤差を次の演算における結果を補正するデータとして使用される。従って、デジタル化誤差は平均化される。なお、オン時間を算出する周期は、電源回路のＬＣフィルタの応答速度（例えば、カットオフ周波数）よりも速いものとする。
【０１１６】
図２０では、算出されたオン時間を１００ｎ秒のオーダーで表す際に、切上げ演算を実行しているが、他にも、切下げ演算を実行してもよいし、四捨五入演算を実行してもよい。切下げ演算を実行した場合、および四捨五入演算を実行した場合の例ををそれぞれ図２１および図２２に示す。
【０１１７】
図２３は、デジタル化誤差を平均化する処理のフローチャートである。ここでは、デジタル演算により算出されたオン時間をデジタル処理の分解能のオーダーにおいて切上げ演算を実行する場合を示す。なお、この処理は、タイマ割込などにより、所定間隔ごとに実行される。タイマ割込が発生する周期は、電源回路のＬＣフィルタの応答速度よりも速いものとする。
【０１１８】
ステップＳ６１〜Ｓ６４は、図６に示すフローチャートのステップＳ１〜Ｓ９を同じであり、電源回路の出力電圧Ｖout に基づいてデジタルフィルタ５２を使用してパルス信号のオン時間を算出する。ステップＳ６５では、前回の処理により保持されているバロメータ値を用いてステップＳ６４で算出したオン時間を補正する。ステップＳ６６では、ステップＳ６５の処理により得られた補正値に対して、ＰＷＭ部１１のデジタル処理の分解能のオーダーにおいて切上げ演算を実行する。
【０１１９】
ステップＳ６７では、ステップＳ６６による演算の結果を「設定オン時間」としてＰＷＭ部１１のオン時間レジスタ６２に書き込む。そして、ステップＳ６８では、ステップＳ６５で得られた「補正値」と、ステップＳ６７でオン時間レジスタ６２に書き込んだ「設定オン時間」との差をバロメータ値として次回の処理のために保持する。
【０１２０】
図２３および図２４は、それぞれ算出されたオン時間に対して切下げ演算を実行する場合、および四捨五入演算を実行する場合に、デジタル化誤差を平均化する処理のフローチャートである。これらのフローチャートの処理は、基本的に、図２２を参照しながら説明した処理と同じなので、ここでは説明を省略する。
【０１２１】
なお、上記平均化処理を導入することにより、出力電圧のリップルが小さくなりことが実験により確認されている。ちなみに、上述の例と同様の条件（パルス信号の周期：２０μ秒、入力電圧：１８ボルト、デジタル分解能：１００ｎ秒）において、出力電圧のリップルは、７ｍボルトにまで低下した。
【０１２２】
上記図２０〜図２５に示す実施例では、基本的に、スイッチング素子１３に供給するパルス信号の周期が一定であることを前提としていたが、この周期を可変にすることにより、デジタル化誤差をさらに小さくすることができる。
【０１２３】
この実施例では、まず、電源回路の出力電圧に基づいて、生成すべきパルス信号のデューティを決定する。そして、予め設定されている基本周期および上記デューティから、オン時間を算出する。この算出されたオン時間は、上述した例と同様に、ＰＷＭ部１１のデジタル処理の分解能のオーダーで四捨五入される。この四捨五入により得られたオン時間は、誤差を含んでいる。
【０１２４】
本実施例では、デジタル化処理によってオン時間が算出値に対して誤差を持つような場合には、先の算出されたデューティが変化しないようにパルス信号の周期を補正する。具体例を示す。ここでは、パルス信号の基準周期を２０μ秒とする。デジタルフィルタ演算により、デューティＤ＝１５．７５パーセントが得られたとする。この場合、まず、上記基準周期およびデューティＤからオン時間を求める。
【０１２５】
２０μ秒×０．０１５７５＝３．１５μ秒
ここで、ＰＷＭ部１１の分解能が１００ｎ秒であるとすると、四捨五入演算によりオン時間レジスタ６２に書き込むオン時間として「３．２μ秒」が得られる。続いて、出力すべきオン時間およびパルス周期がデジタルフィルタ演算により得られたデューティを保持するようにパルス周期を補正する。すなわち、下式によりパルス周期を補正する。
【０１２６】
0003744680.tif 000008
上記演算により得られたパルス周期は、ＰＷＭ部１１のデジタル処理の分解能のオーダーで四捨五入される。この結果、周期レジスタ６１に書き込むべきパルス周期として、「２０．３μ秒」が得られる。
【０１２７】
この実施例の方法によれば、オン時間レジスタ６２に書き込まれるオン時間はデジタル化誤差を含んでいるが、周期レジスタ６１に書き込まれるパルス周期とオン時間レジスタ６２に書き込まれるオン時間との比率は、電源回路の出力電圧に応じて算出されたデューティと極めて近い値となっている。したがって、電源回路の出力電圧のリップルは、非常に小さい値に抑えられる。
【０１２８】
図２６は、パルス周期を変えながらデジタル化誤差を抑える処理のフローチャートである。ここでは、パルス信号の基準周期が予め決められている。
ステップＳ７１〜Ｓ７３は、図６に示したフローチャートのステップＳ１〜Ｓ５と同じである。ステップＳ７４では、予め決められているパルス周期、およびステップＳ７３で算出されたデューティに基づいてオン時間を算出する。ステップＳ７５では、ステップＳ７４で得られたオン時間に対して、デジタル処理の分解能のオーダーにおいて四捨五入演算を実行する。この演算結果を「設定オン時間」とする。
【０１２９】
ステップＳ７６では、ステップＳ７５で求めた「設定オン時間」、およびステップＳ７３で算出してデューティに基づいて「設定周期」を求める。そして、ステップＳ７７において、ステップＳ７５において求めた「設定オン時間」、およびステップＳ７６において求めた「設定周期」を、それぞれオン時間レジスタ６２および周期レジスタ６１に書き込む。
【０１３０】
なお、上記ステップＳ７５では、四捨五入演算を実行しているが、代わりに切上げ演算または切下げ演算を実行してもよい。
上記図２６に示した方法において発生する出力電圧のリップルの最大値を見積もる。ここでは、上述の例と同じ条件（パルス信号の基準周期：２０μ秒、入力電圧：１８ボルト、デジタル分解能：１００ｎ秒）であるものとする。
【０１３１】
四捨五入演算では、１０ｎ秒のオーダーの数字が「５」であったときに、誤差が最大になる。よって、ここでは、算出されたオン時間が３．０５μ秒であったものとする。この場合、オン時間レジスタ６２には、「３．１μ秒」が書き込まれる。また、パルス信号のデューティが「３．０５／２０」であったことより、パルス周期の補正値は、下式により得られる。
【０１３２】
0003744680.tif 000009
したがって、ＰＷＭ部１１により実際に生成されるパルス信号のデューティは、以下のようになる。
【０１３３】
Ｄ  ＝  ３．１÷２０．３  ＝  ０．１５２７
また、デジタルフィルタ演算により算出されたデューティは、以下であった。
Ｄ  ＝  ３．０５÷２０  ＝  ０．１５２５
よって、デューティの誤差は０．１３パーセントであり、また、出力電圧のリップルは、以下にようになる。
【０１３４】
0003744680.tif 000010
なお、上記実施例では、図２０〜図２５に示す方法と、図２６に示す方法とを独立して説明したが、それらを組み合わせるようにしてもよい。たとえば、図２３に示すフローチャートの処理と図２６に示すフローチャートの処理とを組み合わせる場合、まず、ステップＳ６１〜Ｓ６８を実行することによりオン時間レジスタ６２に書き込むべきオン時間を決定し、その後、ステップＳ７６およびステップＳ７７を実行する。
第３の実施例
第３の実施例は、負荷が要求する電流に応じて電源装置自体の動作を変えることによりその消費電力を抑える技術に係わる。特に、パーソナルコンピュータ等が通常動作モードからサスペンドモード（スリープモードとも言う）に切り替わったときに、電源装置自体の動作を変えることによりその消費電力を抑える技術に係わる。
【０１３５】
パーソナルコンピュータ等がサスペンドモードに入ると、その消費電流は大幅に低下し、また、消費電流の変動はほとんど無くなる。この場合、当然のことながら、そのパーソナルコンピュータに搭載されている電源装置の出力電流は大幅に減少し、その出力電流の変動は殆ど無くなる。そして、このように出力電流が小さく且つその変動が小さい状況においては、電源装置の応答速度が遅かったとしても、負荷（パーソナルコンピュータ等）には何ら悪影響を及ぼさない。
【０１３６】
本実施例の電源装置は、負荷がサスペンドモードに入ったことを検出すると、そのゲインを下げると共に、電源装置の出力に係わるパラメータをサンプリングする周期を長くすることにより、電源装置自体の消費電流を低下させる。
【０１３７】
図２７は、本実施例の電源装置において各種パラメータを収集する機能を説明する図である。電源回路の出力電圧Ｖout 、出力電流Ｉout 、入力電圧Ｖin、および電源装置の近傍の温度などのパラメータは、図１または図３を参照しながら説明したように、多重化部３４に入力されている。多重化部３４は、プロセッサ４１からのサンプリング信号に従って入力されているパラメータを順番に出力する。ここで、サンプリング周期は、たとえば、プロセッサ４１により実行されるプログラムに記述されているか、或いは予めＲＯＭ４２に設定されている。そして、プロセッサ４１は、サンプリング周期毎にサンプリング信号を出力し、多重化部３４は、そのサンプリング信号に従って入力されているパラメータをＡ／Ｄ変換部３５へ送る。
【０１３８】
Ａ／Ｄ変換部３５は、多重化部３４から入力されたパラメータをデジタルデータに変換する。Ａ／Ｄ変換部３５の出力は、ポーリングにより、プロセッサ４１により読み取られる。ポーリング周期は、基本的にはサンプリング周期と同じであるが、サンプリング周期と独立して設定することができる。
【０１３９】
上記図６に示すフローチャートの処理は、たとえば、サンプリング信号およびポーリング処理と同期して実行される。この場合、各種パラメータをサンプリングする毎に新たなパルス信号のデューティが決定され、ＰＷＭ部１１がその新たに決定されたデューティに従ってパルス信号を生成する。
【０１４０】
図２８は、プロセッサにより実行されるプログラムの一部を示す図である。プロセッサ４１により実行されるプログラムは、通常モード用プログラムおよびサスペンドモード用プログラムを含む。これらの各プログラムは、それぞれ、デジタルフィルタの特性を記述する式、サンプリング周期、およびポーリング周期を含んでいる。
【０１４１】
デジタルフィルタの特性を記述する式は、上述した(3) 式（(4) 式〜(6) 式を含む）である。通常モード用プログラムおよびサスペンドモード用プログラムに記述されている式は、互いにその係数Ａ〜Ｃが異なっている。具体的には、通常モード用プログラムに記述されている式によって定義されているカットオフ周波数よりも、サスペンドモード用プログラムのそれの方が低くなっている。これら２つのプログラムにより得られる電源装置のゲインを図２９に示す。
【０１４２】
サンプリング周期およびポーリング周期は、共に、負荷の動作モードにより異なる。すなわち、通常モード用プログラムに記述されているサンプリング周期およびポーリング周期式よりも、サスペンドモード用プログラムのそれの方が低くなっている。具体的には、例えば、通常モードにおける各周期を５０μ秒に設定し、サスペンドモードにおける各周期を５００μ秒〜５ｍ秒程度に設定する。
【０１４３】
図３０は、負荷の動作モードに応じて電源装置の動作を切り換える処理のフローチャートである。この処理は、たとえば、サンプリング周期ごとに、或いは図６に示したフローチャートの処理を並列に実行される。なお、ここでは、この処理は、電源装置が「通常モード用プログラム」を実行している最中に行うものとする。
【０１４４】
ステップＳ８１では、電源回路の出力電流Ｉout を取得する。続いて、ステップＳ８２では、ステップＳ８１で取得した出力電流Ｉout が予め設定してある閾値電流Ｉthよりも小さいか否かを調べる。この閾値電流Ｉthは、負荷が通常モードで動作をしているのか、サスペンドモードに入っているのかを判断するための参照値である。
【０１４５】
出力電流Ｉout が閾値電流Ｉthよりも小さければ、負荷がサスペンドモードに入ったと見なし、ステップＳ８３において、サスペンドモード用プログラムを起動する。サスペンドモード用プログラムが起動されると、以降、サンプリング周期および低いポーリング周期が低くなり、また、電源装置のゲインも低くなる。なお、出力電流Ｉout が閾値電流Ｉth異常であった場合には、負荷が通常モードで動作していると見なし、ステップＳ８３をスキップする。
【０１４６】
上述のように、サンプリング周期を長くすると、Ａ／Ｄ変換部３５における変換処理の実行回数が減少するので、Ａ／Ｄ変換部３５における消費電力が減少する。また、ポーリング周期を長くすると、図３１に示すように、プロセッサ４１による演算回数が減少し、待ち時間が長くなるので、プロセッサ４１の消費電力が減少する。
【０１４７】
なお、上述の例では、出力電流Ｉout が閾値電流Ｉthよりも小さくなったことを検出して電源装置の動作を切り換えているが、他のトリガに従って電源装置の動作を切り換えるようにしてもよい。例えば、コンピュータのＣＰＵの中には、自分の動作モードを変更する際にその旨を電源装置に通知する機能を持ったものがある。このような負荷の場合には、電源装置は、負荷からの通知に従ってその動作を切り換える。
【０１４８】
また、上述の例では、負荷がサスペンドモードに入ったことを検出すると、電源装置の動作を即座に切り換えているが、実際には、負荷がサスペンドモードに入ったことを検出すると、まず、通常モード用プログラムおよびサスペンドモード用プログラムを並列に実行する。そして、通常モード用プログラムによる演算結果とサスペンドモード用プログラムによる演算結果とが互いに一致するようになるまでの間、或いはサスペンドモード用プログラムを起動してから所定の時間が経過するまでの間は、通常モード用プログラムによる演算結果をＰＷＭ部１１に出力し、その後に、サスペンドモード用プログラムによる演算結果をＰＷＭ部１１に出力する。この後、通常モード用プログラムの実行を停止する。このような構成とすれば、電源装置の動作が切り替わるタイミングにおいても安定した制御が維持される。
【０１４９】
なお、サスペンドモード用プログラムは、ポーリング周期を低く設定した場合には、その消費電力は非常に小さい。したがって、サスペンドモード用プログラムは、負荷の動作モードに係わらず常に実行させておいても、電源装置全体としての消費電力の増加分か僅かである。このような構成すれば、電源装置の動作切替は瞬時に行われる。
【０１５０】
図３２は、負荷からの通知に従って動作を切り換える処理のシーケンスを示す図である。ここでは、負荷（コンピュータ等のＣＰＵ）が通常モードで動作しており、電源装置は通常モード用プログラムを実行しているものとする。尚、通常モード用プログラムにおいては応答速度の高速のデジタルフィルタ（Highspeed Filter）を使用し、サスペンドモード用プログラムにおいては低速のデジタルフィルタ（Lowspeed Filter ）を使用するので、図３２では、それぞれ、過去プログラムのことを「ＨＦ」および「ＬＦ」と記している。
【０１５１】
負荷がその動作モードを通常モードからサスペンドモードに移行する際には、まず、その旨を電源装置に通知する。負荷は、この通知の後、即座にサスペンドモードに移行する。電源装置は、負荷から上記通知を受けると、サスペンドモード用プログラムを起動する。この後、サスペンドモード用プログラムの動作が安定するまでの間、通常モード用プログラムおよびサスペンドモード用プログラムを並列に実行する。なお、これらのプログラムを並列に実行している期間は、通常モード用プログラムにより演算結果をＰＷＭ部１１に出力する。なお、通常モード用プログラムによる演算結果とサスペンドモード用プログラムによる演算結果とが互いに一致したとき、或いはサスペンドモード用プログラムを起動してから所定の時間が経過したときに、サスペンドモード用プログラムの動作が安定したものと見なす。
【０１５２】
電源装置は、サスペンドモード用プログラムの動作が安定すると、以降、サスペンドモード用プログラムにより演算結果をＰＷＭ部１１に出力し、また、通常モード用プログラムを停止する。
【０１５３】
上記シーケンスによれば、電源装置の動作が切り替わるタイミングにおいても安定した制御が維持される。
図３３は、負荷からの通知に従って動作を切り換える処理のシーケンスを示す図であり、負荷がサスペンドモードから通常モードに戻る場合そ示す。したがって、電源装置はサスペンドモード用プログラムを実行しているものとする。
【０１５４】
負荷がその動作モードをサスペンドモードから通常モードに移行する際には、まず、その旨を電源装置に通知する。この後、負荷は、電源装置からの「モード移行許可通知」を待つ。
【０１５５】
電源装置は、負荷から上記通知を受け取ると、通常モード用プログラムを起動し、その動作が安定するのを持つ。そして、通常モード用プログラムの動作が安定すると、以降、通常モード用プログラムによる演算結果をＰＷＭ部１１に出力し、また、負荷に対してモード移行許可通知を送出する。負荷は、この通知を受け取ると、その動作モードをサスペンドモードから通常モードに移行する。
【０１５６】
このように、負荷が消費電流の少ないモードから消費電流の多いモードに移行しようとする場合には、電源装置に動作が完全に切り替わった後に実際にモード切替を行う。このようなシーケンスとすれば、負荷の誤動作等を防ぐことができる。
【０１５７】
ところで、ＰＷＭ方式による従来の電源装置は、一般に、その動作状態に係わらずスイッチング周波数が一定であった。このため、スイッチング素子における損失は、電源装置の出力電流が小さくなった場合においても、出力電流が大きい場合と同じであり、効率が悪かった。以下に示す実施例では、この問題を解決する。
【０１５８】
本実施例では、出力電流が小さくなったことを検出すると、スイッチング周波数を低くする。ただし、そのスイッチング周波数は、ＬＣフィルタのカットオフ周波数よりも十分に速くする必要がある。本実施例では、スイッチング周波数をＬＣフィルタのカットオフ周波数の１００倍としている。
【０１５９】
このため、スイッチング周波数を低くする場合は、それに伴ってＬＣフィルタのカットオフ周波数も低くする必要がある。本実施例では、ＬＣフィルタを構成するインダクタとして、そのインダクタンスが電流に応じて変化するものを使用する。使用するインダクタは、例えば、アモルファスコアコイルである。また、図３４に示すように、アモルファスコアコイルＬ1 と直列に可飽和コイルＬ2 を設けるよにしてもよい。
【０１６０】
図３５(a) は、アモルファスコアコイルＬ1 および可飽和コイルＬ2 のインダクタンスの電流依存性を示す図である。アモルファスコアコイルＬ1 は、電流が大きくなるにつれてそのインダクタンスが小さくなる特性を持っている。また、可飽和コイルＬ2 は、電流が小さいときに、そのインダクタンスが急激に大きくなる特性を持っている。
【０１６１】
図３５(b) は、アモルファスコアコイルＬ1 および可飽和コイルＬ2 を設けたＬＣフィルタのカットオフ周波数を示す図である。ＬＣフィルタのカットオフ周波数は、インダクタとしてアモルファスコアコイルＬ1 のみを設けた場合には、出力電流Ｉout の減少とともも緩やかに低くなり、アモルファスコアコイルＬ1 および可飽和コイルＬ2 を設けた場合には、出力電流Ｉがout が所定値よりも小さく領域で非常に小さい値となる。なお、負荷の消費電流が小さい期間（たとえば、ＣＰＵのサスペンドモード）は、上述したように、電源装置は、出力電圧の制御の応答を遅くしても、負荷に与える影響は少ない。
【０１６２】
本実施例の電源装置は、ソフトウェア処理により、出力電圧Ｉout に従ってスイッチング周波数を変える。具体的には、出力電流Ｉout とＬＣフィルタのカットオフ周波数との関係（図３５(b) 参照）を予め求めてメモリに格納しておく。そして、出力電流を定期的にモニタしてその電流値に対応するカットオフ周波数を抽出し、さらにそのカットオフ周波数からスイッチング周波数を求める。
【０１６３】
図３６は、出力電流に従ってスイッチング周波数を変える処理のフローチャートである。この処理は、タイマ割込などにより所定間隔ごとに実行される。
ステップＳ９１では、出力電流Ｉout を取得する。ステップＳ９２では、出力電流Ｉout に基づいてＬＣフィルタのカットオフ周波数ｆc を決定する。この処理は、たとえば、出力電流をキーとして、図３５(b) に示すグラフを格納してあるメモリからカットオフ周波数を取り出すものである。ステップＳ９３では、ステップＳ９２で得たカットオフ周波数ｆc からスイッチング周波数ｆswを算出する。この処理は、例えば、カットオフ周波数ｆc に「１００」を乗算する演算である。ステップＳ９４では、ステップＳ９３において算出したスイッチング周波数ｆswからパルス周期を決定し、そのパルス周期をＰＷＭ部１１の周期レジスタ６１に書き込む。なお、パルス周期はスイッチング周波数ｆswの逆数である。
【０１６４】
以降、ＰＷＭ部１１は、更新されたパルス周期のパルス信号を生成したスイッチング素子１３に供給する。
図３７は、更新されたスイッチング周波数に従ってパルス信号のオン時間を算出する処理のフローチャートである。この処理は、図６に示したフローチャートのバリエーションである。
【０１６５】
ステップＳ１０１〜Ｓ１０３は、図６のステップＳ１〜Ｓ５と同じであり、パルス信号のデューティを求める。ステップＳ１０４では、図３６のステップＳ９３で算出されたスイッチング周波数ｆswおよびステップＳ１０３で求めたデューティに従ってパルス信号のオン時間を算出する。なお、図３６のステップＳ９３で算出されたスイッチング周波数ｆswまたはそのスイッチング周波数ｆswから求めたパルス周期は、演算部５０内に保持されているものとする。ステップＳ１０５では、ステップＳ１０４で算出したオン時間を用いてＰＷＭ部１１のオン時間レジスタ６２を更新する。
【０１６６】
上記処理により、電源装置は、その出力電流が小さくなると、スイッチング周波数を低くする。したがって、出力電流が小さい期間は、スイッチング素子１３における損失が小さくなる。特に、ＬＣフィルタとして可飽和コイルＬ2 を使用した場合には、電源装置の出力電流が所定値よりも小さくなるとカットオフ周波数が非常に低くなるので、それに伴ってスイッチング周波数をかなり小さくできる。このようにすれば、スイッチング損は大幅に改善される。
【０１６７】
上記実施例の電源装置の最も簡単な実現方法としては、負荷が通常モードまたはサスペンドモードのいずれのモードで動作しているのかを判断し、サスペンドモードであったときにスイッチング周波数を低く設定する構成が考えられる。
【０１６８】
本実施形態の電源回路は、図３８(a) に示すような同期型の構成を導入する。この構成は、図３に示した整流用ダイオードをスイッチング素子１５に置き換えることで実現される。スイッチング素子１３および１５には、それぞれダイオードが並列に接続されている。
【０１６９】
スイッチング素子１３および１５に共有されるパルス信号は、それら２つの素子が同時にオン状態とならないようにするために、互いに反転させられている。これら２つのパルス信号は、ＰＷＭ部１１により生成される。ところが、スイッチング素子１３および１５のスイッチング時間は有限であるため、これらのパルス信号においては、通常、図３８(b) に示すような「デッドオフ時間」が設けられている。
【０１７０】
しかしながら、スイッチング素子１３および１５のスイッチング速度は、電源装置近傍の温度、入力電圧、出力電流などに応じて変化する。このため、「デッドオフ時間」は、マージンを含んでいる。
【０１７１】
「デッドオフ時間」においては、電流は、スイッチング素子１３および１５の寄生ダイオードや、スイッチング素子１３および１５に並列に接続されているショットキーバリアダイオードを介して流れる。ところが、これらのダイオードのオン抵抗は、オン状態のスイッチング素子１３または１５のそれと比べてかなり大きい。したがって、「デッドオフ時間」においては、損失が大きくなってしまう。
【０１７２】
本実施例の電源装置は、この問題を解決するために、スイッチング素子のスイッチング速度の温度依存性、入力電圧依存性、電流依存性を予め求めてメモリに格納しておき、それらの変化に応じて「デッドオフ時間」が必要最低限の短い値になるように補正する。
【０１７３】
図３９は、デッドオフ時間を調整する処理のフローチャートである。この処理は、タイマ割込などにより、所定間隔ごとに実行される。
ステップＳ１１１〜Ｓ１１３では、電源装置の近傍の温度、入力電圧Ｖin、および出力電流Ｉout を取得する。ステップＳ１１４では、ステップＳ１１１〜Ｓ１１３において取得したパラメータに基づいて、「デッドオフ時間」を得る。なお、スイッチング素子１３および１５のスイッチング速度の温度依存性、入力電圧依存性および電流依存性は既知であり、それらの特性に基づいて決まる最短の「デッドオフ時間」がメモリに格納されているものとする。そして、ステップＳ１１５において、ステップＳ１１４で得た「デッドオフ時間」を図４０(a) に示すＰＷＭ部１１のデッドオフ時間レジスタ６５に書き込む。
【０１７４】
図４１は、図４０(a) に示すＰＷＭ部１１の動作を説明するフローチャートである。このフローチャートは、図４０(b) に示すパルス信号Ｑ1 およびＱ2 を生成する処理である。パルス信号Ｑ1 は、スイッチング素子１３に供給され、パルス信号Ｑ2 は、スイッチング素子１５に供給される。
【０１７５】
ステップＳ１２１でタイマ６３を起動（または再起動）すると、ステップＳ１２２においてパルス信号Ｑ1 を「Ｌ」から「Ｈ」に切り換える。このとき、パルス信号Ｑ2 は、「Ｌ」であるものとする。ステップＳ１２３では、タイマ起動からの経過時間が「オン時間Ｔon」に達したか否かをモニタする。そして、そのモニタ時間が経過した時点で、ステップＳ１２４においてパルス信号Ｑ1 を「Ｈ」から「Ｌ」に切り換える。
【０１７６】
ステップＳ１２５では、タイマ起動からの経過時間が「オン時間Ｔon＋デッドオフ時間Ｔd 」に達したか否かをモニタする。そして、そのモニタ時間が経過した時点で、ステップＳ１２６においてパルス信号Ｑ2 を「Ｌ」から「Ｈ」に切り換える。さらに、ステップＳ１２７では、タイマ起動からの経過時間が「パルス周期Ｔs −デッドオフ時間Ｔd 」に達したか否かをモニタする。そして、そのモニタ時間が経過した時点で、ステップＳ１２８においてパルス信号Ｑ2 を「Ｈ」から「Ｌ」に切り換える。この後、ステップＳ１２９では、タイマ起動からの経過時間が「パルス周期Ｔs 」に達したか否かをモニタする。そして、そのモニタ時間が経過した時点で、ステップＳ１２１に戻る。
【０１７７】
上記処理を繰り返すことにより、図４０(b) に示すパルス信号が生成される。ここで、デッドオフ時間は、温度、入力電圧および電流に応じて決まる最短の値となるので、図３８(a) に示したダイオード等を介して電流が流れる時間が短くなり、損失が少なくなる。
【０１７８】
なお、第３の実施例では、負荷の消費電流が少なくなったときに電源装置の動作を変える構成を示してきたが、上述した例の他にも、負荷の消費電流が小さくなったことを検出してデジタルフィルタの参照値Ｖref 小さくするような構成も容易に実現可能である。
【０１７９】
なお、上記実施例は、ＰＷＭにより出力電圧を一定の値に保持する構成の電源回路を採り上げたが、本発明はこれに限定されるものではない。本発明は、例えば、ＰＦＭ（パルス周波数変調）により出力電圧を制御する構成の電源回路にも適用可能である。
【０１８０】
【発明の効果】
電源回路の出力の制御をソフトウェアで処理するので、その特性や仕様を柔軟に変化させることができる。特に、様々なパラメータに応じて電源装置のゲインおよび位相を最適化するので、電圧制御の精度が上がる。また、デジタル化誤差を平均化するので、出力電圧のリップルが小さくなる。さらに、負荷の動作状態に応じてスイッチング周波数を変えるので、特に出力電流が小さいときのスイッチング損失が小さくなる。
【図面の簡単な説明】
【図１】本実施形態の電源装置の構成図である。
【図２】電力変換部の構成図である。
【図３】本実施形態における出力電圧制御について説明する図である。
【図４】演算部の基本構成を示す図である。
【図５】  (a) は、従来の電源装置において使用されていたアンプの具体的な回路図である。(b) は、ＩＩＲを用いて作成した図４(a) に示すアンプと等価なデジタルフィルタである。
【図６】演算部の基本動作を説明するフローチャートである。
【図７】パルス信号のデューティを説明する図である。
【図８】  (a) は、パルス生成部の動作を説明するフローチャートである。(b) は、生成されるパルス信号の例である。
【図９】従来の電源回路の回路図である。
【図１０】図９に示した電源装置の伝達関数について説明するためのブロック図である。
【図１１】アナログアンプのＧ−Φ特性の一例である。
【図１２】入力電圧とデジタルフィルタの係数との対応関係を格納するテーブルの例である。
【図１３】入力電圧に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。
【図１４】  (a) は、アモルファスコイルのインダクタンスの電流依存性を示す図である。(b) は、ＬＣフィルタを示す。(c) は、カットオフ周波数の電流依存性を示す図である。
【図１５】誤差検出用のアンプおよびＬＣフィルタによるゲインの周波数特性を示す図である。
【図１６】出力電流に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。
【図１７】  (a) は、ＬＣフィルタを構成を示す図である。(b) は、ＬＣフィルタのＧ−Φ特性の温度依存性を示す図である。
【図１８】電源装置の近傍の温度に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。
【図１９】電源回路の出力電圧Ｖout に応じてアンプの特性を変えながら出力電圧を制御する処理のフローチャートである。
【図２０】デジタル誤差を平均化する処理の例（切上げ演算を実行した場合）を示す図である。
【図２１】デジタル誤差を平均化する処理の例（切下げ演算を実行した場合）を示す図である。
【図２２】デジタル誤差を平均化する処理の例（四捨五入演算を実行した場合）を示す図である。
【図２３】デジタル化誤差を平均化する処理のフローチャート（切上げ演算を実行した場合）である。
【図２４】デジタル化誤差を平均化する処理のフローチャート（切下げ演算を実行した場合）である。
【図２５】デジタル化誤差を平均化する処理のフローチャート（四捨五入演算を実行した場合）である。
【図２６】パルス周期を変えながらデジタル化誤差を抑える処理を説明するフローチャートである。
【図２７】各種パラメータを収集する機能を説明する図である。
【図２８】プロセッサにより実行されるプログラムの一部を示す図である。
【図２９】負荷が通常モードおよびサスペンドモードであったときの電源装置のゲインを示す図である。
【図３０】負荷の動作モードに応じて電源装置の動作を切り換える処理のフローチャートである。
【図３１】ポーリング周期を低くすることによる効果を説明する図である。
【図３２】負荷からの通知に従って動作を切り換える処理のシーケンス（その１）を示す図である。
【図３３】負荷からの通知に従って動作を切り換える処理のシーケンス（その２）を示す図である。
【図３４】アモルファスコアコイルおよび可飽和コイルを使用したＬＣフィルタを示す図である。
【図３５】  (a) は、インダクタンスの電流依存性を示す図である。(b) は、ＬＣフィルタのカットオフ周波数の電流依存性を示す図である。
【図３６】出力電流に従ってスイッチング周波数を変える処理のフローチャートである。
【図３７】更新されたスイッチング周波数に従ってパルス信号のオン時間を算出する処理のフローチャートである。
【図３８】  (a) は、同期型電源回路の要部そ示す図である。(b) は、デッドオフ時間を説明する図である。
【図３９】デッドオフ時間を調整する処理のフローチャートである。
【図４０】  (a) は、ＰＷＭ部の構成図である。(b) は、(a) に示すＰＷＭ部により生成されるパルス信号を示す図である。
【図４１】図４０(a) に示すＰＷＭ部の動作を説明するフローチャートである。
【図４２】従来の電源装置に設けられている充電器またはＤＣ電源の構成図である。
【符号の説明】
１０                充電器
１１                ＰＷＭ部
１２                電力変換部
１３                スイッチング素子
２０−１〜２０−ｎ  ＤＣ電源
４１                プロセッサ（ＭＰＵ）
４２                ＲＯＭ
５０                演算部
５１                参照電圧レジスタ
５２                デジタルフィルタ
５３                パルス幅計算部
６１                周期レジスタ
６２                オン時間レジスタ
６３                タイマ
６４                パルス生成部
６５                デッドオフ時間レジスタ
【図１】
0003744680.tif 000011
【図２】
0003744680.tif 000012
【図３】
0003744680.tif 000013
【図４】
0003744680.tif 000014
【図５】
0003744680.tif 000015
【図６】
0003744680.tif 000016
【図７】
0003744680.tif 000017
【図８】
0003744680.tif 000018
【図９】
0003744680.tif 000019
【図１０】
0003744680.tif 000020
【図１１】
0003744680.tif 000021
【図１２】
0003744680.tif 000022
【図１３】
0003744680.tif 000023
【図１４】
0003744680.tif 000024
【図１５】
0003744680.tif 000025
【図１６】
0003744680.tif 000026
【図１７】
0003744680.tif 000027
【図１８】
0003744680.tif 000028
【図１９】
0003744680.tif 000029
【図２０】
0003744680.tif 000030
【図２１】
0003744680.tif 000031
【図２２】
0003744680.tif 000032
【図２３】
0003744680.tif 000033
【図２４】
0003744680.tif 000034
【図２５】
0003744680.tif 000035
【図２６】
0003744680.tif 000036
【図２７】
0003744680.tif 000037
【図２８】
0003744680.tif 000038
【図２９】
0003744680.tif 000039
【図３０】
0003744680.tif 000040
【図３１】
0003744680.tif 000041
【図３２】
0003744680.tif 000042
【図３３】
0003744680.tif 000043
【図３４】
0003744680.tif 000044
【図３５】
0003744680.tif 000045
【図３６】
0003744680.tif 000046
【図３７】
0003744680.tif 000047
【図３８】
0003744680.tif 000048
【図３９】
0003744680.tif 000049
【図４０】
0003744680.tif 000050
【図４１】
0003744680.tif 000051
【図４２】
0003744680.tif 000052