(57)【特許請求の範囲】
【請求項１】
基板上にトランジスタおよび信号配線が形成されたアクティブマトリクス基板において、
前記基板上における前記トランジスタおよび前記信号配線が形成されていない領域の少なくとも一か所に、前記トランジスタに用いた半導体膜と同層の膜質検査用半導体膜を備え、かつ、該膜質検査用半導体膜の上層に形成された層間絶縁膜と同層の検査領域側層間絶縁膜に設けられた開口部を通して前記膜質検査用半導体膜が露出した膜質検査領域を有してなることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１において、前記膜質検査用半導体膜は、前記トランジスタのソース・ドレイン領域と同層で、かつ、該ソース・ドレイン領域と同一の不純物が同一濃度で導入されていることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１において、前記トランジスタのソース・ドレイン領域は、低濃度ソース・ドレイン領域と高濃度ソース・ドレイン領域とを有し、
前記膜質検査用半導体膜は、前記低濃度ソース・ドレイン領域および高濃度ソース・ドレイン領域のうちの一方のソース・ドレイン領域と同層で、かつ、該ソース・ドレイン領域と同一の不純物が同一濃度で導入されていることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１において、前記トランジスタのソース・ドレイン領域は、低濃度ソース・ドレイン領域と高濃度ソース・ドレイン領域とを有し、
前記膜質検査用半導体膜は、前記低濃度ソース・ドレイン領域と同層で、かつ、該低濃度ソース・ドレイン領域と同一の不純物が同一濃度で導入されている第１の膜質検査用半導体膜と、
前記高濃度ソース・ドレイン領域と同層で、かつ、該高濃度ソース・ドレイン領域と同一の不純物が同一濃度で導入されている第２の膜質検査用半導体膜を備えていることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１ないし４のいずれかにおいて、前記膜質検査用半導体膜が形成された膜質検査領域は、前記トランジスタのソース・ドレイン領域よりも大きな面積を有していることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１において、前記膜質検査用半導体膜は、前記トランジスタのチャネル領域と同層で、かつ、該チャネル領域と同一の真性の半導体膜あるいは同一の不純物が同一濃度でチャネルドープされた低濃度領域であることを特徴とするアクティブマトリクス基板。
【請求項７】
請求項７において、前記膜質検査領域は、前記トランジスタのチャネル領域よりも大きな面積を有していることを特徴とするアクティブマトリクス基板。
【請求項８】
請求項１ないし７のいずれかにおいて、前記膜質検査領域は、１ｍｍ2 以上の面積を有していることを特徴とするアクティブマトリクス基板。
【請求項９】
請求項１ないし８のいずれかにおいて、前記トラジスタは薄膜トランジスタであり、前記基板上には、走査線並びにデータ線に接続する画素スイッチング用の薄膜トランジスタ、および該薄膜トランジスタに接続する画素電極がマトリクス状に形成されている画素部と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の前記信号配線とが形成され、
前記膜質検査領域は、前記基板上における前記画素部、前記走査線駆動回路、前記データ線駆動回路、前記信号配線が形成されていない領域の少なくとも一か所に形成されていることを特徴とするアクティブマトリクス基板。
【請求項１０】
請求項９に規定するアクティブマトリクス基板と、対向基板との間に電気光学物質が挟持されていることを特徴とする電気光学装置。
【請求項１１】
請求項２に規定するアクティブマトリクス基板の製造方法において、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成する工程、
前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、
前記ゲート絶縁膜を介して前記半導体膜に不純物を選択的に導入して前記トランジスタのソース・ドレイン領域を形成すると同時に前記検査領域側ゲート絶縁膜を介して前記膜質検査用半導体膜にも不純物を導入する工程と、
前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程、
とを少なくとも有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項１２】
請求項３に規定するアクティブマトリクス基板の製造方法において、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成する工程、
前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、
前記ゲート絶縁膜を介して前記半導体膜に高濃度の不純物および低濃度の不純物を選択的に導入して前記トランジスタの前記低濃度ソース・ドレイン領域および前記高濃度ソース・ドレイン領域を形成すると同時に前記検査領域側ゲート絶縁膜を介して前記膜質検査用半導体膜にも前記低濃度の不純物および前記高濃度の不純物の一方の不純物を導入する工程と、
前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程、
とを少なくとも有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項１３】
請求項４に規定するアクティブマトリクス基板の製造方法において、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成する工程、
前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、
前記ゲート絶縁膜を介して前記半導体膜に高濃度の不純物および低濃度の不純物を選択的に導入して前記トランジスタの前記低濃度ソース・ドレイン領域および前記高濃度ソース・ドレイン領域を形成すると同時に前記検査領域側ゲート絶縁膜を介して前記膜質検査用半導体膜にも前記低濃度の不純物および前記高濃度の不純物を選択的に導入して前記第１の膜質検査用半導体膜および前記第２の膜質検査用半導体膜を形成する工程と、
前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程、
とを少なくとも有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項１４】
請求項７に規定するアクティブマトリクス基板の製造方法において、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成する工程、
前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、
前記膜質検査用半導体膜をマスクで覆った状態で、前記ゲート絶縁膜を介して前記半導体膜に不純物を選択的に導入して前記トランジスタのソース・ドレイン領域を形成する工程と、
前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程、
とを少なくとも有することを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタが形成されたアクティブマトリクス基板、このアクティブマトリクス基板を用いた電気光学装置、およびアクティブマトリクス基板の製造方法に関するものである。さらに詳しくは、トランジスタを構成する膜の膜質検査を行うための膜質検査領域の形成技術に関するものである。
【０００２】
【従来の技術】
基板上にトランジスタおよび信号配線が形成されたアクティブマトリクス基板の代表的なものとしては、液晶表示装置（電気光学装置）に用いられるアクティブマトリクス基板がある。このアクティブマトリクス基板のうち、駆動回路内蔵型のものでは、絶縁基板上に配列された複数の走査線と複数のデータ線との交差点に対応して複数の画素がマトリクス状に構成されている。各々の画素には、走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタ（以下、ＴＦＴという。）と、画素電極とが形成されている。絶縁基板上における画素部の外側領域には、複数のデータ線のそれぞれに画像信号を供給するデータ線駆動回路と、複数の走査線のそれぞれに走査信号を供給する走査線駆動回路とが構成されている。これらの駆動回路は複数のＴＦＴによって形成されている。
【０００３】
これらのＴＦＴのうち、たとえば、画素スイッチング用のＴＦＴ５０は、図５（Ａ）、（Ｂ）に示すように、走査線と同時形成されたゲート電極３ａと、データ線３０の一部としてのソース電極６ａが第１の層間絶縁膜４の第１のコンタクトホール４ａを介して電気的に接続するソース領域１ｆ、１ｄと、データ線３０と同時形成されたアルミニウム膜などから構成されたドレイン電極６ｄが第１の層間絶縁膜４の第２のコンタクトホール４ｄを介して電気的に接続するドレイン領域１ｇ、１ｅとを有している。第１の層間絶縁膜４の上層側には第２の層間絶縁膜７が形成されており、この第２の層間絶縁膜７に形成された第３のコンタクトホール８ａを介しては、画素電極９ａがドレイン電極６ｄに対して電気的に接続している。このような構造は、基本的には、駆動回路に形成されているＴＦＴも同様である。
【０００４】
ここで、アクティブマトリクス基板は、半導体プロセスを利用してＴＦＴ５０などを形成した後、各種の検査が行われる。この検査において不具合と判定されたものについては各種の解析が行われ、その結果がフィードバックされる。たとえば、ソース・ドレイン領域の不純物濃度、チャネル領域１ａの結晶化度などが分析される。このような分析を行うにあたって、従来は、画素スイッチング用あるいは駆動回路用のＴＦＴ５０に対して表面側からラスターを行い、第２の層間絶縁膜７、第１の層間絶縁膜４、ゲート電極３ａ、ゲート絶縁膜２をこの順に除去して、チャネル領域１ａあるいはソース・ドレイン領域を露出させ、しかる後に、ＳＩＭＳ（二次イオン質量分析）による元素分析やＸ線による解析を行う。
【０００５】
【発明が解決しようとする課題】
しかしながら、ソース・ドレイン領域やチャネル領域１ａの分析を行う際に、従来のように、第２の層間絶縁膜７、第１の層間絶縁膜４、ゲート電極３ａ、ゲート絶縁膜２を除去していく方法では、その除去にかなりの時間を要するという問題点がある。すなわち、検査対象となる部分の膜厚はたとえば、５００オングストロームから１０００オングストローム程度の厚さであるのにもかかわらず、その膜質検査を行うまでに１μｍもある層間絶縁膜を除去した後、４０００オングストロームのゲート電極３ａを除去する必要がある。また、このような時間をかけてラスターを行っても、ＴＦＴ５０のチャネル領域１ａなどは、大きくても１００μｍ角程度と小さいので、精度の高い調査を行うことができないという問題点がある。
【０００６】
以上の問題点に鑑みて、本発明の課題は、ＴＦＴなどといったトランジスタの膜質を容易に、かつ、正確に検査することのできるアクティブマトリクス基板、およびそれを用いた電気光学装置を提供することにある。
【０００７】
また、本発明の課題は、トランジスタのチャネル領域およびゲート絶縁膜と同様な履歴を経た膜質検査領域を、工程数を増やすことなく形成することにより、より正確な膜質検査を効率よく行うことのできるアクティブマトリクス基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス基板は、基板上にトランジスタおよび信号配線が形成されたアクティブマトリクス基板において、前記基板上における前記トランジスタおよび前記信号配線が形成されていない領域の少なくとも一か所に、前記トランジスタに用いた半導体膜と同層の膜質検査用半導体膜を備え、かつ、該膜質検査用半導体膜の上層に形成された層間絶縁膜と同層の検査領域側層間絶縁膜に設けられた開口部を通して前記膜質検査用半導体膜が露出した膜質検査領域を有してなることを特徴とする。
【０００９】
本発明では、トランジスタに用いた半導体膜と同層の膜質検査用半導体膜を備える膜質検査領域が形成されているので、この膜質検査領域を分析すれば、トランジスタのソース・ドレイン領域やチャネル領域を構成する半導体膜に対する元素分析や結晶化度の分析などといった膜質検査を行うことができる。ここで、膜質検査領域は、層間絶縁膜と同層の検査領域側層間絶縁膜の開口部から露出しているので、すぐに検査に取りかかることができ、トランジスタ側で検査する場合と違って、層間絶縁膜やゲート電極を除去する必要がない。それ故、膜質検査を迅速、かつ容易に行うことができる。また、膜質検査領域であれば大きく形成しても、トランジスタのトランジスタ特性などに影響を及ぼさない。従って、大きな膜質検査領域を形成することにより、各種分析を高い精度で行うことができる。
【００１０】
本発明において、前記膜質検査用半導体膜は、たとえば、前記トランジスタのソース・ドレイン領域と同層で、かつ、該ソース・ドレイン領域と同一の不純物が同一濃度で導入されている。
【００１１】
このような構成のアクティブマトリクス基板を製造するには、たとえば、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成した以降、以下の工程を行う。すなわち、前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、前記ゲート絶縁膜を介して前記半導体膜に不純物を選択的に導入して前記トランジスタのソース・ドレイン領域を形成すると同時に前記検査領域側ゲート絶縁膜を介して前記膜質検査用半導体膜にも不純物を導入する工程と、前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、前記層間絶縁膜に前記ＭＩＳトランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程とを行う。
【００１２】
このような製造方法によれば、膜質検査用半導体膜は、トランジスタのソース・ドレイン領域と略同様な履歴を辿ることになるので、膜質検査用半導体膜を検査対象としたときでも、より高い精度で、トランジスタのソース・ドレイン領域の膜質を検査できる。また、トランジスタを製造する工程をそのまま利用して膜質検査領域を形成できるので、工程数が増えることがない。
【００１３】
本発明において、前記トランジスタのソース・ドレイン領域が低濃度ソース・ドレイン領域と高濃度ソース・ドレイン領域とを有している場合がある。この場合には、前記膜質検査用半導体膜は、前記低濃度ソース・ドレイン領域および高濃度ソース・ドレイン領域のうちの一方のソース・ドレイン領域と同層で、かつ、該ソース・ドレイン領域と同一の不純物が同一濃度で導入されている領域として形成してもよい。
【００１４】
このような構成のアクティブマトリクス基板を製造するにあたっては、たとえば、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成した以降、以下の工程を行う。すなわち、前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、前記ゲート絶縁膜を介して前記半導体膜に高濃度の不純物および低濃度の不純物を選択的に導入して前記トランジスタの前記低濃度ソース・ドレイン領域および前記高濃度ソース・ドレイン領域を形成すると同時に前記検査領域側ゲート絶縁膜を介して前記膜質検査用半導体膜にも前記低濃度の不純物および前記高濃度の不純物の一方の不純物を導入する工程と、前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程とを行う。
【００１５】
本発明において、前記トランジスタのソース・ドレイン領域が低濃度ソース・ドレイン領域と高濃度ソース・ドレイン領域とを有している場合には、前記膜質検査用半導体膜は、前記低濃度ソース・ドレイン領域と同層で、かつ、該低濃度ソース・ドレイン領域と同一の不純物が同一濃度で導入されている第１の膜質検査用半導体膜と、前記高濃度ソース・ドレイン領域と同層で、かつ、該高濃度ソース・ドレイン領域と同一の不純物が同一濃度で導入されている第２の膜質検査用半導体膜を備えていることが好ましい。このように構成すると、前記トランジスタのソース・ドレイン領域が低濃度ソース・ドレイン領域と高濃度ソース・ドレイン領域とを有している場合でも、各領域について検査することができる。
【００１６】
このような構成のアクティブマトリクス基板を製造するにあたっては、たとえば、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成した以降、以下の工程を行う。すなわち、前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、前記ゲート絶縁膜を介して前記半導体膜に高濃度の不純物および低濃度の不純物を選択的に導入して前記トランジスタの前記低濃度ソース・ドレイン領域および前記高濃度ソース・ドレイン領域を形成すると同時に前記検査領域側ゲート絶縁膜を介して前記膜質検査用半導体膜にも前記低濃度の不純物および前記高濃度の不純物を選択的に導入して前記第１の膜質検査用半導体膜および前記第２の膜質検査用半導体膜を形成する工程と、前記ゲート電極の表面側に前記層間絶縁膜を形成すると同時に前記検査領域側には前記検査領域側ゲート絶縁膜の表面側に前記検査領域側層間絶縁膜を形成する工程と、前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程とを行う。
【００１７】
このような製造方法によれば、第１の膜質検査用半導体膜および第２の膜質検査用半導体膜はそれぞれ、トランジスタの低濃度ソース・ドレイン領域および高濃度ソース・ドレイン領域と略同様な履歴を辿ることになるので、膜質検査用半導体膜を検査対象としたときでも、より高い精度で、トランジスタのソース・ドレイン領域の膜質を検査できる。また、トランジスタを製造する工程をそのまま利用して、膜質検査領域を形成できるので、工程数が増えることがない。
【００１８】
本発明において、前記膜質検査用半導体膜を前記トランジスタのソース・ドレイン領域の検査用に用いる場合には、前記膜質検査領域を前記トランジスタのソース・ドレイン領域よりも大きな面積で形成することが好ましい。
【００１９】
また、本発明において、前記膜質検査用半導体膜を前記トランジスタのチャネル領域の検査用に形成してもよい。すなわち、前記膜質検査用半導体膜を、前記トランジスタのチャネル領域と同層で、かつ、該チャネル領域と同一の真性の半導体膜あるいは同一の不純物が同一濃度でチャネルドープされた低濃度領域として形成してもよい。
【００２０】
この場合には、前記膜質検査領域を前記トランジスタのチャネル領域よりも大きな面積で形成することが好ましい。
【００２１】
このような構成のアクティブマトリクス基板を製造するにあたっては、たとえば、前記トランジスタに用いる半導体膜およびゲート絶縁膜をこの順に形成すると同時に前記膜質検査領域とすべき領域に対して前記膜質検査用半導体膜および検査領域側ゲート絶縁膜をこの順に形成した以降、以下の工程を行う。すなわち、前記トランジスタのゲート電極を形成するための導電膜を形成した後、該導電膜をパターニングして前記ゲート電極を形成すると同時に前記膜質検査領域側から導電膜を除去する工程と、前記膜質検査用半導体膜をマスクで覆った状態で、前記ゲート絶縁膜を介して前記半導体膜に不純物を選択的に導入して前記トランジスタのソース・ドレイン領域を形成する工程と、前記層間絶縁膜に前記トランジスタに対するコンタクトホールを形成すると同時に前記膜質検査領域では前記検査領域側層間絶縁膜および前記検査領域側ゲート絶縁膜に前記開口部を形成して前記膜質検査用半導体膜を露出させる工程とを行う。
【００２２】
このような製造方法によれば、膜質検査用半導体膜は、トランジスタのチャネル領域と略同様な履歴を辿ることになるので、膜質検査用半導体膜を検査対象としたときでも、より高い精度で、トランジスタのチャネル領域の膜質を検査できる。また、トランジスタを製造する工程をそのまま利用して、膜質検査領域を形成できるので、工程数が増えることがない。
【００２３】
上記いずれの形態においても、前記膜質検査領域は、たとえば、１ｍｍ2 以上の面積を有していることが好ましい。このように、前記膜質検査領域を、トランジスタのチャネル領域と比較してかなり大きな面積、たとえば、約１ｍｍ2 以上の面積を有するように形成すると、ＳＩＭＳによる元素検査などを高い精度で行うことができるととに、ラマン散乱分析などを利用して膜質検査用半導体膜（チャネル領域）の結晶化度も検査できる。それ故、アモルファス半導体膜に対して結晶化処理を行って得た多結晶性半導体膜から薄膜トランジスタなどのトランジスタを形成した場合に、効果的な検査を行うことができる。
【００２４】
本発明において、前記トラジスタが薄膜トランジスタであれば、前記基板上に、走査線並びにデータ線に接続する画素スイッチング用の薄膜トランジスタ、および該薄膜トランジスタに接続してなる画素電極がマトリクス状に形成されている画素部と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の信号配線とを形成すれば、液晶表示装置などといった電気光学装置用のアクティブマトリクス基板を形成できる。すなわち、このアクティブマトリクス基板（アクティブマトリクス基板）と、対向電極が形成された対向基板との間に、液晶などの電気光学物質を挟持させれば液晶表示装置などといった電気光学装置を構成することができる。このような場合には、前記膜質検査領域は、前記基板上における前記画素部、前記走査線駆動回路、前記データ線駆動回路、前記信号配線が形成されていない領域の少なくとも一か所に形成されることになる。
【００２５】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００２６】
［実施の形態１］
（電気光学装置の全体構成）
図１は、本形態に係る電気光学装置を対向基板の側からみた平面図である。図２は、図１のＨ−Ｈ′線で切断したときの電気光学装置の断面図である。
【００２７】
図１および図２に示すように、投射型表示装置などに用いられる電気光学装置３００は、石英ガラスや耐熱ガラスなどの絶縁基板１０の表面に画素電極９ａがマトリクス状に形成されたアクティブマトリクス基板２００（アクティブマトリクス基板）と、同じく石英ガラスや耐熱ガラスなどの絶縁基板４１の表面に対向電極３２が形成された対向基板１００と、これらの基板間に電気光学物質として封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板２００と対向基板１００とは、対向基板１００の外周縁に沿って形成されたギャップ材含有のシール材５９によって所定の間隙（セルギャップ）を介して貼り合わされている。また、アクティブマトリクス基板２００と対向基板１００との間には、ギャップ材含有のシール材５９によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。
【００２８】
対向基板１００はアクティブマトリクス基板２００よりも小さく、アクティブマトリクス基板２００の周辺部分は、対向基板１００の外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板２００の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板１００から露出した状態にある。ここで、シール材５９は部分的に途切れているので、この途切れ部分によって液晶注入口２４１が構成されている。このため、対向基板１００とアクティブマトリクス基板２００とを貼り合わせた後、シール材５９の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止剤２４２で塞げばよい。なお、アクティブマトリクス基板２００には、シール材５９の形成領域の内側において、画像表示領域１１を見切りするための遮光膜５５が形成されている。また、対向基板１００には、アクティブマトリクス基板２００の各画素電極９ａの境界領域に対応する領域に遮光膜５７が形成されている。
【００２９】
なお、対向基板１００およびアクティブマトリクス基板２００の光入射側の面あるいは光出射側には、ノーマリホワイトモード／ノーマリブラックモードの別に応じて偏光板（図示せず。）などが所定の向きに配置される。
【００３０】
このように構成した電気光学装置３００において、アクティブマトリクス基板２００では、データ線（図示せず。）および画素スイッチング用のＴＦＴ(後述する。）を介して画素電極９ａに印加した画像信号によって、画素電極９ａと対向電極３２との間において液晶３９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。従って、アクティブマトリクス基板２００では、データ線およびＴＦＴ５０を介して画素電極９ａに画像信号を供給するとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学装置３００では、アクティブマトリクス基板２００の表面のうち、対向基板１００の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜などからなる上下導通用の第１の電極４７が形成されている。一方、対向基板１００の各コーナー部には、対向電極４の形成プロセスを援用してＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜などからなる上下導通用の第２の電極４８が形成されている。さらに、これらの上下導通用の第１の電極４７と第２の電極４８とは、エポキシ樹脂系の接着剤成分に銀粉や金メッキファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学装置３００では、アクティブマトリクス基板２００および対向基板１００のそれぞれにフレキシブル配線基板などを接続しなくても、アクティブマトリクス基板２００のみにフレキシブル配線基板９９を接続するだけで、アクティブマトリクス基板２００および対向基板１００の双方に所定の信号を入力することができる。
【００３１】
（アクティブマトリクス基板の全体構成）
図３は、電気光学装置３００に用いたアクティブマトリクス基板の構成を模式的に示すブロック図である。
【００３２】
図３に示すように、本形態の駆動回路内蔵型のアクティブマトリクス基板２００では、絶縁基板１０上に、互いに交差する複数の走査線２０と複数のデータ線３０とに接続する画素電極９ａがマトリクス状に構成されている。走査線２０はタンタル膜、アルミニウム膜、アルミニウムの合金膜などで構成され、データ線３０はアルミニウム膜あるいはアルミニウム合金膜などで構成され、それぞれ単層もしくは積層されている。これらの画素電極９ａが形成されている領域が画像表示領域１１である。
【００３３】
絶縁基板１０上における画像表示領域１１の外側領域（周辺部分）には、複数のデータ線３０のそれぞれに画像信号を供給するデータ線駆動回路６０が構成されている。また、走査線２０の両端部のそれぞれには、各々の走査線２０に画素選択用の走査信号を供給する走査線駆動回路７０が構成されている。これらの駆動回路は、画素スイッチング用のＴＦＴと同時形成された駆動回路用のＴＦＴを用いて構成されている。
【００３４】
データ線駆動回路６０には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴを備えるサンプルホールド回路６６、６相に展開された各画像信号に対応する６本の画像信号線６７などが構成されている。本例において、データ線駆動回路６０は、前記のＸ側シフトレジスタ回路が４相で構成されており、入出力端子４５を介して外部からスタート信号、クロック信号、およびその反転クロック信号がＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路６０が駆動される。従って、サンプルホールド回路６６は、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴが動作し、画像信号線６７を介して供給される画像信号を所定のタイミングでデータ線３０に取り込み、各画素電極９ａに供給することが可能である。
【００３５】
一方、走査線駆動回路７０には、端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号が供給され、これらの信号によって走査線駆動回路７０が駆動される。
【００３６】
本形態のアクティブマトリクス基板２００において、絶縁基板１０の辺部分のうち、データ線駆動回路６０の側の辺部分には定電源、変調画像信号（画像信号）、各種駆動信号などが入力されるアルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜からなる多数の入出力端子４５が構成され、これらの入出力端子４５からは、走査線駆動回路６０およびデータ線駆動回路７０を駆動するためのアルミニウム膜などの低抵抗の金属膜からなる複数の信号配線７３、７４がそれぞれ引き回されている。
【００３７】
（画素およびＴＦＴの構造）
図４は、図３に示すアクティブマトリクス基板の画素の等価回路図である。図５（Ａ）、（Ｂ）はそれぞれ、図３の画素に形成されている画素スイッチング用のＴＦＴ、および図１を参照して後述する膜質検査領域のＣ−Ｃ′線における断面図、およびそれらの一部を拡大して示す断面図である。
【００３８】
図４に示すように、画素電極９ａには、走査線２０およびデータ線３０に接続する画素スイッチング用のＴＦＴ５０が形成されている。また、各画素電極９ａに向けては容量線７５が形成される場合があり、この容量線７５を用いて各画素電極９ａには付与容量（保持容量）が形成される場合がある。
【００３９】
ＴＦＴ５０は、図５（Ａ）、（Ｂ）に示すように、走査線２０と同時形成されたゲート電極３ａと、データ線３０の一部としてのソース電極６ａが第１の層間絶縁膜４の第１のコンタクトホール４ａを介して電気的に接続する高濃度ソース領域１ｄと、データ線３０と同時形成されたアルミニウム膜などから構成されたドレイン電極６ｄが第１の層間絶縁膜４の第２のコンタクトホール４ｄを介して電気的に接続する高濃度ドレイン領域１ｅとを有している。また、第１の層間絶縁膜４の上層側には第２の層間絶縁膜７が形成されており、この第２の層間絶縁膜７に形成された第３のコンタクトホール８ａを介しては、画素電極９ａがドレイン電極６ｄに対して電気的に接続している。本形態において、ＴＦＴ５０はＬＤＤ構造を有しており、ゲート電極３ａの端部に対峙する部分には、低濃度ソース領域１ｆおよび低濃度ドレイン領域１ｇを有している。
【００４０】
本形態において、第２の層間絶縁膜７は、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜７１と、ＣＶＤ法などにより形成された厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる絶縁膜７２との２層構造になっている。ここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ2 ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｌｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した絶縁膜７１（シリコン酸化膜）は、層間絶縁膜として用いることができるとともに、ドレイン電極６ｄに起因する凹凸などを平坦化してくれる。それ故、液晶の配向状態が凹凸に起因して乱れることを防止できる。
【００４１】
（膜質検査領域）
このように形成したアクティブマトリクス基板２００については、半導体プロセスを利用して各構成要素を形成した後、電気的な検査を行う。また、この検査工程において不具合と判定されたものについては、各種の解析が行われ、その結果がフィードバックされる。たとえば、ＴＦＴ５０のソース・ドレイン領域における不純物分布などが検査され、その結果がフィードバックされる。
【００４２】
このような検査を行うために、図１および図３に示すように、本形態のアクティブマトリクス基板２００には、画素部１１、走査線駆動回路７０、データ線駆動回路６０、信号配線７３、７４などが形成されていない角部分（図１および図３に向かって右下部分）には、各辺がそれぞれ１ｍｍ程度の矩形の膜質検査領域８０が形成されている。
【００４３】
この膜質検査領域８０には、図６（Ａ）、（Ｂ）に示すように、ＴＦＴ５０のチャネル領域１ａやソース・ドレイン領域を構成する半導体膜１ｈと同層で、かつ、高濃度ソース・ドレイン領域（高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅ）と同一の不純物が同一濃度で導入された膜質検査用半導体膜１ｃ（シリコン膜）が形成されている。また、この膜質検査領域８０において、膜質検査用半導体膜１ｃは、ゲート絶縁膜２と同層の検査領域側ゲート絶縁膜２ｃ、および検査領域側の層間絶縁膜４、７１、７２を貫通する開口部８ｃから露出している。ここで、膜質検査用半導体膜１ｃは、ＴＦＴ５０のソース・ドレイン領域（高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅ）よりもかなり広い面積をもつように形成されている。また、膜質検査用半導体膜１ｃは、開口部８ｃの形成領域を含む領域に形成され、この開口部８ｃの開口面積と比較してひと回り大きい。
【００４４】
このように、本形態のアクティブマトリクス基板２００には、ＴＦＴ５０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅと同層、かつ、同一の不純物が同一濃度で導入された膜質検査用半導体膜１ｃを備える膜質検査領域８０が形成されているので、この膜質検査領域８０で膜質検査用半導体膜１ｃに元素分析を行えば、ＴＦＴ５０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅの不純物濃度分布などといった膜質検査を行うことができる。しかも、膜質検査領域８０は、検査領域側ゲート絶縁膜２ｃおよび層間絶縁膜４、７１、７２を貫通する開口部８ｃから露出しているので、すぐに検査に取りかかることができ、ＴＦＴ５０側で検査する場合と違って、層間絶縁膜４、７１、７２、ゲート電極３ａおよびゲート絶縁膜２を除去する必要がない。それ故、膜質検査を迅速に、かつ、容易に行うことができる。また、このような膜質検査領域８０であれば大きく形成しても、ＴＦＴ５０のトランジスタ特性などに影響を及ぼさない。従って、大きな膜質検査領域８０を形成することにより、ＳＩＭＳによる分析において、膜質検査領域８０の一部（図示されていないのでは？）をラスターしながら深さ方向における元素分析を高い精度で行うことができる。しかも、膜質検査領域８０は、ＴＦＴ５０の高濃度ソース領域１ｄおよび高濃度ドレイン領域と比較してかなり大きな面積、たとえば、約１ｍｍ2 の面積を有しているので、ＳＩＭＳによる元素分析に加えて、Ｘ線による結晶解析やラマン散乱分析などを利用して膜質検査用半導体膜１ｃ（半導体膜１ｈ）の結晶化度も検査できる。それ故、アモルファス半導体膜に対して結晶化処理を行って得た多結晶性の半導体膜１ｈから形成したＴＦＴ５０を検査するのに効果的である。
【００４５】
さらに、本形態において、膜質検査領域８０は、図１からわかるように、アクティブマトリクス基板２００のうち、対向基板１００からはみ出した位置に形成されている。従って、アクティブマトリクス基板２００の段階に限らず、アクティブマトリクス基板２００と対向基板１００とを貼り合わせて電気光学装置３００を組み立てて点灯検査などを行った後であっても、膜質検査領域８０で膜質検査を行うこともできる。
【００４６】
（アクティブマトリクス基板２００の製造方法）
このような膜質検査領域８０を形成しながら、アクティブマトリクス基板２００を製造する方法を、図６ないし図８を参照して説明する。これらの図はいずれも、本形態のアクティブマトリクス基板２００の製造方法を示す工程断面図であり、いずれの図においても、その左側部分には画素ＴＦＴ部の断面、右側部分には図１のＣ−Ｃ′線における断面（膜質検査領域８０の断面）を示してある。
【００４７】
まず、図６（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板１０の表面に直接、あるいは絶縁基板１０の表面に形成した下地保護膜（図示せず。）の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１を形成した後、図６（Ｂ）に示すように、それをフォトリソグラフィ技術を用いて、パターニングし、画素ＴＦＴ部に島状の半導体膜１ｈ（能動層）を形成する。また、膜質検査領域８０に島状の膜質検査用半導体膜１ｃを形成する。
【００４８】
このような半導体膜１の形成は、低温プロセスにてアモルファスシリコン膜を堆積した後、レーザアニールなどの方法で結晶化させてポリシリコン膜を得る。
【００４９】
次に、図６（Ｃ）に示すように、ＣＶＤ法などによりたとえば４００℃程度の温度条件下で絶縁基板１０の全面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜を形成する。その結果、画素ＴＦＴ部では島状の半導体膜１ｈの表面にゲート絶縁膜２が形成され、膜質検査領域８０では島状の膜質検査用半導体膜１ｃの表面に検査領域側ゲート絶縁膜２ｃが形成される。
【００５０】
次に、図６（Ｄ）に示すように、ゲート電極などを形成するためのタンタル膜３（導電膜）を絶縁基板１０全面に形成した後、タンタル膜３をフォトリソグラフィ技術を用いてパターニングし、図６（Ｅ）に示すように、画素ＴＦＴ部の側にゲート電極３ａを形成する。また、膜質検査領域８０からはタンタル膜３を完全に除去する。
【００５１】
次に、図６（Ｆ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極３ａをマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極３ａに対して自己整合的に低濃度ソース領域１ｆ、および低濃度ドレイン領域１ｇを形成する。ここで、ゲート電極３ａの真下に位置しているため、不純物イオンが導入されなかった部分はチャネル領域１ａとなる。このとき、膜質検査領域８０では、低濃度ソース領域１ｆ、および低濃度ドレイン領域１ｇと同様、低濃度の不純物が導入される。
【００５２】
次に、図７（Ａ）に示すように、画素ＴＦＴ部では、ゲート電極３ａよりの幅の広いレジストマスクＲＭ１を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成する。このときも、膜質検査領域８０では、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅと同様、高濃度の不純物が導入される。
【００５３】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極３ａより幅の広いレジストマスクＲＭ１を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極３ａの上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００５４】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部、膜質検査領域８０およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５５】
次に、図７（Ｂ）に示すように、ゲート電極３ａおよび検査領域側ゲート絶縁膜２ｃの表面側にＣＶＤ法などにより、たとえば４００℃程度の温度条件下で酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜４を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成する。
【００５６】
次に、フォトリソグラフィ技術を用いて、第１の層間絶縁膜４にコンタクトホールおよび開口部を形成するためのレジストマスクＲＭ２を形成する。
【００５７】
次に、図７（Ｃ）に示すように、画素ＴＦＴ部の側では第１の層間絶縁膜４のうち、ソース領域１ｄおよびドレイン領域１ｅに対応する部分、膜質検査領域８０の側では第１の層間絶縁膜４のうち、膜質検査用半導体膜１ｃに対応する部分の一部にコンタクトホール４ａ、４ｄおよび開口部４ｃをそれぞれ形成する。その結果、膜質検査領域８０では、膜質検査用半導体膜１ｃが露出した状態となる。そして、レジストマスクＲＭ２を除去する。
【００５８】
次に、図７（Ｄ）に示すように、第１の層間絶縁膜４の表面側に、ソース電極などを構成するためのアルミニウム膜６をスパッタ法などで形成する。
【００５９】
次に、フォトリソグラフィ技術を用いて、アルミニウム膜６をパターニングするためのレジストマスクＲＭ３を形成する。
【００６０】
次に、図７（Ｅ）に示すように、アルミニウム膜６をパターニングし、画素ＴＦＴ部では、データ線３０の一部として高濃度ソース領域１ｄに第１のコンタクトホール４ａを介して電気的に接続するアルミニウム膜からなるソース電極６ａと、高濃度ドレイン領域１ｅに第２のコンタクトホール４ｄを介して電気的に接続するドレイン電極６ｄとを形成する。これに対して、膜質検査領域８０ではアルミニウム膜６を完全に除去し、膜質検査用半導体膜１ｃを露出させる。そして、レジストマスクＲＭ３を除去する。
【００６１】
次に、図８（Ａ）に示すように、ソース電極６ａ、ドレイン電極６ｄおよび膜質検査用半導体膜１ｃの表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜７１を形成する。さらに、この絶縁膜７１の表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる絶縁膜７２を形成する。これらの絶縁膜７１、７２によって第２の層間絶縁膜７が形成される。
【００６２】
次に、フォトリソグラフィ技術を用いて、第２の層間絶縁膜７にコンタクトホールおよび開口部を形成するためのレジストマスクＲＭ４を形成する。
【００６３】
次に、図８（Ｂ）に示すように、第２の層間絶縁膜７を構成する絶縁膜７１、７２に対して、ドレイン電極６ｄに対応する部分にコンタクトホール７１ａ、７２ａからなる第３のコンタクトホール８ａを形成する。このとき、膜質検査領域８０では、第２の層間絶縁膜７を構成する絶縁膜７１、７２に対して開口部７１ｃ、７２ｃを形成し、膜質検査用半導体膜１ｃを露出させる開口部８ｃを形成する。そして、レジストマスクＲＭ４を除去する。
【００６４】
次に、図８（Ｃ）に示すように、第２の層間絶縁膜７の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜９（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタ法などで形成する。
【００６５】
次に、フォトリソグラフィ技術を用いて、ＩＴＯ膜９をパターニングするためのレジストマスクＲＭ５を形成する。
【００６６】
そして、レジストマスクＲＭ５を用いて、ＩＴＯ膜９をパターニングする。その結果、図５（Ａ）、（Ｂ）に示すように、画素ＴＦＴ部には、第３のコンタクトホール８ａを介してドレイン電極６ｄに電気的に接続する画素電極９ａが形成される。膜質検査領域８０ではＩＴＯ膜９が完全に除去され、膜質検査用半導体膜６ｃが開口部８ｃから露出した状態となる。
【００６７】
従って、それ以降、開口部８ｃを介して膜質検査用半導体膜１ｃの膜質検査をすぐに行うことができる。しかも、膜質検査用半導体膜１ｃは、ＴＦＴ５０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅと略同様な履歴を辿ることになるので、膜質検査用半導体膜１ｈを検査対象としたときでも、より高い精度で、ＴＦＴ５０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅの膜質を検査できる。さらに、ＴＦＴ５０を製造する工程をそのまま利用して、膜質検査領域８０を形成できるので、工程数が増えることがない。
【００６８】
［実施の形態２］
上記実施の形態１では、図６（Ｆ）に示す工程で膜質検査用半導体膜１ｃに低濃度の不純物を導入した後、図７（Ａ）に示す工程で膜質検査用半導体膜１ｃに高濃度の不純物を導入することにより、膜質検査用半導体膜１ｃについては、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅと同一の不純物が同一濃度で導入された領域とした。
【００６９】
本実施形態では、図６（Ｆ）に示す工程で膜質検査用半導体膜１ｃに低濃度の不純物を導入した後、図７（Ａ）に示す工程では、図９に示すように、膜質検査領域８０もレジストマスクＲＭ１で覆っておけば、膜質検査用半導体膜１ｃについては、低濃度ソース領域１ｆおよび低濃度ドレイン領域１ｇと同一の不純物が同一濃度で導入された領域とすることができる。従って、この検査領域８０において膜質検査用半導体膜１ｃを分析すれば、ＴＦＴ５０の低濃度ソース領域１ｆおよび低濃度ドレイン領域１ｇについて膜質検査を行うことができる。しかも、膜質検査用半導体膜１ｃは、ＴＦＴ５０の低濃度ソース領域１ｆおよび低濃度ドレイン領域１ｇと略同様な履歴を辿ることになるので、膜質検査用半導体膜１ｃを検査対象としたときでも、より高い精度で、ＴＦＴ５０の低濃度ソース領域１ｆおよび低濃度ドレイン領域の膜質を検査できる。さらに、この場合も、ＴＦＴ５０を製造する工程をそのまま利用して膜質検査領域８０を形成できるので、工程数が増えることがない。
【００７０】
［実施の形態３］
上記の実施の形態１では、図６（Ｆ）に示す工程で膜質検査用半導体膜１ｃに低濃度の不純物を導入した後、図７（Ａ）に示す工程で膜質検査用半導体膜１ｃ全体に高濃度の不純物を導入することにより、膜質検査用半導体膜１ｃ全体を高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅと同一の不純物が同一濃度で導入された領域としたが、図６（Ｆ）に示す工程で膜質検査用半導体膜１ｃに低濃度の不純物を導入した後、図７（Ａ）に示す工程では、図１０（Ａ）に示すように、膜質検査領域８０の一部のみをレジストマスクＲＭ１で覆っておけば、図１０（Ｂ）に示すように、膜質検査用半導体膜１ｃには、低濃度ソース領域１ｆおよび低濃度ドレイン領域１ｇと同一の不純物が同一濃度で導入された第１の膜質検査用半導体膜１ｃ′と、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅと同一の不純物が同一濃度で導入された第２の膜質検査用半導体膜１ｃ″とを形成することができる。従って、この検査領域８０において第１の膜質検査用半導体膜１ｃ′と第２の膜質検査用半導体膜１ｃ″をそれぞれ分析すれば、ＴＦＴ５０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅについての膜質検査と、低濃度ソース領域１ｆおよび低濃度ドレイン領域１ｇについての膜質検査とを行うことができる。しかも、膜質検査用半導体膜１ｃ（第１の膜質検査用半導体膜１ｃ′と第２の膜質検査用半導体膜１ｃ″）はそれぞれ、ＴＦＴ５０の低濃度ソース・ドレイン領域、および高濃度ソース・ドレイン領域とそれぞれ略同様な履歴を辿ることになるので、膜質検査用半導体膜１ｃを検査対象としたときでも、より高い精度で、ＴＦＴ５０のソース・ドレイン領域の膜質を検査できる。さらに、この場合も、ＴＦＴ５０を製造する工程をそのまま利用して膜質検査領域８０を形成できるので、工程数が増えることがない。
【００７１】
［実施の形態４］
上記の実施の形態１ないし３では、膜質検査用半導体膜１ｃに不純物を導入することにより、膜質検査用半導体膜１ｃをＴＦＴ５０のソース・ドレイン領域の検査用としたが、図６（Ｆ）に示す工程、および図７（Ａ）に示す工程のいずれにおいても、図９に示すように、膜質検査領域８０をレジストマスクＲＭ１で覆っておけば、図１１に示すように、膜質検査用半導体膜１ｃは、不純物が導入されない真性領域となる。従って、この検査領域８０において膜質検査用半導体膜１ｃを分析すれば、ＴＦＴ５０のチャネル領域１ａに対する膜質検査を行うことができる。また、この場合も、ＴＦＴ５０を製造する工程をそのまま利用して、膜質検査領域８０を形成できるので、工程数が増えることがない。
【００７２】
なお、ＴＦＴ５０を製造する際には、図６（Ａ）ないし図６（Ｃ）に示す工程で極めて低濃度の不純物をチャネルドープしておくことがある。この場合には、膜質検査用半導体膜１ｃは、チャネル領域１ｃと同一の不純物が同一濃度でチャネルドープされた領域として形成されることになる。
【００７３】
［実施の形態５］
上記の実施の形態１ないし４のいずれにおいても、１枚のアクティブマトリクス基板２００に対して膜質検査領域８０を１か所に形成した例であったが、図１２に示すように、２か所以上に膜質検査領域８０′、８０″を形成してもよい。この場合に、膜質検査領域８０′、８０″の各膜質検査用半導体膜１ｃのいずれにも、同一の不純物を同一濃度で導入してもよいが、たとえば、複数の膜質検査領域１ｃのうち、ある膜質検査領域８０′の膜質検査用半導体膜１ｃには不純物を導入せずにＴＦＴ５０のチャネル領域１ａの膜質検査用として用い、他の膜質検査領域８０″の膜質検査用半導体膜１ｃには不純物を導入してＴＦＴ５０のソース・ドレイン領域の膜質検査用として用いてもよい。
【００７４】
［その他の実施の形態］
また、上記形態では、電気光学装置の組み立てに用いるアクティブマトリクス基板に本発明を適用したが、アクティブマトリクス基板を製造する際に、試験的に流して工程条件を確認するためのテスト基板に本発明を適用してもよい。
【００７５】
さらに、本発明は上記形態に限定されることなく、本発明の要旨の範囲内で種々変形した形態で実施が可能である。たとえば、本発明は上述の各種の液晶表示装置に限らず、エレクトロルミネッセンス、プラズディスプレー装置にも適用できる。さらにまた、本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板やＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）基板を用いた場合にも適用できる。
【００７６】
【発明の効果】
以上説明したように、本発明では、トランジスタに用いた半導体膜と同層の膜質検査用半導体膜を備える膜質検査領域が形成されているので、この膜質検査領域を分析すれば、トランジスタのソース・ドレイン領域やチャネル領域を構成する半導体膜に対する元素分析や結晶化度の分析などといった膜質検査を行うことができる。ここで、膜質検査領域は、層間絶縁膜と同層の検査領域側層間絶縁膜の開口部から露出しているので、すぐに検査に取りかかることができ、トランジスタ側で検査する場合と違って、層間絶縁膜やゲート電極を除去する必要がない。それ故、膜質検査を迅速、かつ容易に行うことができる。また、膜質検査領域であれば大きく形成しても、トランジスタのトランジスタ特性などに影響を及ぼさない。従って、大きな膜質検査領域を形成することにより、各種分析を高い精度で行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る電気光学装置を対向基板の側からみた平面図である。
【図２】図１のＨ−Ｈ′線で切断したときの電気光学装置の断面図である。
【図３】図１に示す電気光学装置に用いたアクティブマトリクス基板のブロック図である。
【図４】図３に示すアクティブマトリクス基板の画素の等価回路図である。
【図５】（Ａ）、（Ｂ）はそれぞれ、図１に示す電気光学装置のアクティブマトリクス基板に形成した画素ＴＦＴ部、並びに図１の膜質検査領域のＣ−Ｃ′線における断面図、およびそれらの一部を拡大して示す断面図である。
【図６】図３に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図７】図６に示す工程に続いて行う各工程の工程断面図である。
【図８】図７に示す工程に続いて行う各工程の工程断面図である。
【図９】本発明の実施の形態２に係るアクティブマトリクス基板に対して、ＴＦＴの低濃度ソース・ドレイン領域の検査用の膜質検査領域を形成する際の高濃度不純物工程の断面図である。
【図１０】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態３に係るアクティブマトリクス基板に対して、ＴＦＴの低濃度ソース・ドレイン領域および高濃度ソース・ドレイン領域の双方に対する検査用の膜質検査領域を形成する際の高濃度不純物工程の断面図、およびこの工程を用いて形成した膜質検査領域の断面図である。
【図１１】本発明の実施の形態４に係るアクティブマトリクス基板において、ＴＦＴのチャネル領域に対する膜質検査領域の構成を示す断面図である。
【図１２】本発明の実施の形態５に係るアクティブマトリクス基板に対して、複数か所に形成した膜質検査領域の構成を示す断面図である。
【符号の説明】
１ａ  チャネル領域
１ｃ、１ｃ′、１ｃ″  膜質検査用半導体膜
２    ゲート絶縁膜
２ｃ  検査領域側ゲート絶縁膜
３ａ  ゲート電極
４    第１の層間絶縁膜
４ａ  第１のコンタクトホール
４ｄ  第２のコンタクトホール
５ｂ、８ｂ  切断用孔
６ｄ  ドレイン電極
７    第２の層間絶縁膜
８ａ  第３のコンタクトホール
８ｃ  開口部
９ａ  画素電極
１１  画像表示領域
２０  走査線
３０  データ線
５０  ＴＦＴ
６０  データ線駆動回路
７０  走査線駆動回路
７１  ポリシラザンを用いた絶縁膜
７２  ＣＶＤ法で形成した絶縁膜
７２、７３  信号配線
８０、８０′、８０″  膜質検査領域
２００  アクティブマトリクス基板
２００  対向基板
３００  電気光学装置
【図１】
0003812209.tif 000002
【図２】
0003812209.tif 000003
【図３】
0003812209.tif 000004
【図４】
0003812209.tif 000005
【図５】
0003812209.tif 000006
【図６】
0003812209.tif 000007
【図７】
0003812209.tif 000008
【図８】
0003812209.tif 000009
【図９】
0003812209.tif 000010
【図１０】
0003812209.tif 000011
【図１１】
0003812209.tif 000012
【図１２】
0003812209.tif 000013