(57)【特許請求の範囲】
【請求項１】
電荷転送型の撮像デバイスにおける電荷の転送を制御する多相駆動の転送信号であって、光電変換素子に蓄積された電荷を転送部に取り込むタイミングを指示する取り込みパルスと、前記転送部に取り込まれた電荷を該転送部内で順次転送する各々のタイミングを指示する転送パルスとを含む多相駆動の転送信号を生成する撮像デバイス用駆動信号発生装置であって、
前記光電変換素子に蓄積された電荷の転送部への取り込みを指示する取込パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第１の設定手段と、
前記転送部に取り込まれた電荷の該転送部内での転送を指示する転送パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第２の設定手段と、
前記撮像デバイスの動作に必要な基準タイミングを示す水平クロックと垂直クロックとを発生する基準クロック発生手段と、
前記第１の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記垂直クロックおよび前記水平クロックに同期して出力された第１のパルス信号を生成して出力するＰＤパルス生成手段と、
前記第２の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記水平クロックに同期して出力された第２のパルス信号を生成して出力する垂直転送パルス生成手段と、
前記ＰＤパルス生成手段により生成された前記第１のパルス信号と前記垂直転送パルス生成手段により生成された前記第２のパルス信号とを合成して第３のパルス信号を出力する合成手段と、
前記多相駆動の転送信号に含まれる複数の転送信号のうち、少なくとも１つの転送信号を前記合成手段により合成された第３のパルス信号とすることにより、前記第１の設定手段により設定されたパルス位置またはパルス幅による取込パルスが前記取り込みタイミングで前記多相駆動の転送信号の部分波形として出力され、前記第２の設定手段により設定されたパルス位置またはパルス幅による転送パルスが前記転送タイミングで前記多相駆動の転送信号の部分波形として出力された転送信号を、前記少なくとも１つの転送信号として出力する制御手段と、
を具備したことを特徴とする撮像デバイス用駆動信号発生装置。
【請求項２】
前記光電変換素子に蓄積された電荷の転送部への取り込みタイミングで出力される前記第１の信号波形の極性または極性変化のタイミングを、前記撮像デバイスの仕様に応じて任意に設定する第３の設定手段と、
前記第３の設定手段により設定された極性または極性変化のタイミングに対応する信号波形が前記垂直クロックおよび前記水平クロックに同期して出力された第４のパルス信号を生成して出力するペデスタル波形生成手段と、
前記垂直転送パルス生成手段により生成された前記第２のパルス信号と、前記ペデスタル波形生成手段により生成された前記第４のパルス信号のいずれかを、前記垂直クロックおよび前記水平クロックに同期して選択する選択手段と、
を備え、
前記合成手段は、前記選択手段により選択された前記第２のパルス信号または前記第４のパルス信号と、前記垂直転送パルス生成手段により生成された前記第２のパルス信号とを合成して第３のパルス信号を出力することを特徴とする請求項１記載の撮像デバイス用駆動信号発生装置。
【請求項３】
前記多相駆動の転送信号は、３相駆動による３つの転送信号を含み、
前記第２の設定手段および前記ペデスタル波形生成手段および前記選択手段は、前記３つの転送信号の各々に対応して設けられていることを特徴とする請求項２記載の撮像デバイス用駆動信号発生装置。
【請求項４】
前記多相駆動の転送信号は、３相駆動による３つの転送信号を含み、
前記第１の設定手段および前記ＰＤパルス生成手段および前記合成手段は、前記３つの転送信号のうちの１つに対して設けられていることを特徴とする請求項１または２記載の撮像デバイス用駆動信号発生装置。
【請求項５】
前記撮像デバイスは、光電変換素子に蓄積された電荷を垂直転送部に取り込んだ後に、この垂直転送部に転送された電荷を水平転送部に転送するように構成された撮像デバイスであり、
前記多相駆動の転送信号は、前記垂直転送部における電荷の転送を制御する信号であることを特徴とする請求項１乃至４記載の撮像デバイス用駆動信号発生装置。
【請求項６】
前記垂直転送パルス生成手段は、所定の設定情報に基づいて所定の転送期間内に任意数の転送パルスを出力することを特徴とする請求項１乃至５記載の撮像デバイス用駆動信号発生装置。
【請求項７】
前記垂直転送パルス生成手段は、所定の設定情報に基づいて奇数ラインに配置された前記光電変換素子に対応する転送パルスと、奇数ラインに配置された前記光電変換素子に対応する転送パルスとで異なる数の転送パルスを出力することを特徴とする請求項１乃至６記載の撮像デバイス用駆動信号発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像デバイス用駆動信号発生装置に関し、詳しくは、仕様の異なる様々な品種の固体撮像デバイスに共通的に使用できる撮像デバイス用駆動信号発生装置に関する。
【０００２】
【従来の技術】
固体撮像デバイス、とりわけ電荷転送型の代表であるインターライン転送ＣＣＤ（Charge Coupled Device）は、小型軽量で電力消費も少ないうえ、高精細な画像が得られ、しかも、フレーム読み出しやフィールド読み出し等の多様な撮影モードを備えていることから、電子スチルカメラやムービーカメラといった撮像装置に搭載される撮像デバイスの主流になっている。
【０００３】
図７は、Ｎ列×Ｍ行の画素を有するインターラインＣＣＤ（以下、単に「ＣＣＤ」という。）の構成図である。ＣＣＤ１は、入射光量に応じた電荷を蓄積するＮ×Ｍ個の光電変換素子２をマトリクス状に二次元配列するとともに、各列間に１本ずつ、全部でＮ本の垂直転送部３を縦方向に配置して撮像領域４を形成し、さらに、撮像領域４の図面に向かって下側に横方向の水平転送部５を配置して構成する。
【０００４】
光電変換素子２に蓄積された信号電荷は、多相駆動の垂直転送クロック（ここでは３相駆動とし、φＶ１〜φＶ３の各信号とする。）のいずれかに含まれる読み出し信号（以下「ＰＤ信号」という。）に応答して隣接する垂直転送部３に取り込まれ、垂直転送部３の内部をφＶ１〜φＶ３に同期して図面の下方向に順次転送される。すべての垂直転送部３の出力端は水平転送部５に接続されており、水平転送部５には、φＶ１〜φＶ３に同期して１ライン分の信号電荷が順次に取り込まれる。水平転送部５に取り込まれた信号電荷は、多相駆動の水平転送クロック（ここでは２相駆動とし、φＨ１及びφＨ２の各信号とする。）に同期して図面の左方向に順次転送され、水平転送部５の出力端に到達した信号電荷は、同端に設けられた電荷検出部６で電気信号に変換され、アンプ７で増幅された後、端子８からＣＣＤ出力として外部に取り出される。
【０００５】
光電変換素子２の水平方向の並び（一般に「走査線」又は「ライン」ともいう。）にそれぞれＯ１、Ｅ１、Ｏ２、Ｅ２、Ｏ３、Ｅ３、・・・・の便宜的な符号を付すことにする。但し、Ｏは奇数の略、Ｅは偶数の略である。Ｏ１、Ｏ２、Ｏ３で奇数ラインを、Ｅ１、Ｅ２、Ｅ３で偶数ラインを示すものとする。インターライン型のＣＣＤは、タイミング信号を変えることにより、フィールド読み出し（「フィールド蓄積」ともいう。）と、フレーム読み出し（「フレーム蓄積」ともいう。）の二つのモードを外部から切替えることができる。フィールド読み出しではＣＣＤ出力がＯ１＋Ｅ１、Ｏ２＋Ｅ２、Ｏ３＋Ｅ３、・・・・の順番になり、フレーム読み出しでは奇数フレームと偶数フレームの２回に分けてＣＣＤ出力が取り出される。すなわち、奇数フレームではＣＣＤ出力がＯ１、Ｏ２、Ｏ３、・・・・の順番になり、偶数フレームではＣＣＤ出力がＥ１、Ｅ２、Ｅ３、・・・・の順番になる。
【０００６】
一般に、ＣＣＤ１は、単独のデバイス部品として電子カメラやムービカメラなどの内部基盤に実装され、画像転送に必要なタイミング信号、すなわち、上記の垂直転送クロック（φＶ１〜φＶ３）や水平転送クロック（φＨ１及びφＨ２）などは、同基盤上に実装された専用の部品（タイミング信号発生用ＩＣ；Integrated Circuit）から供給されるようになっている。なお、タイミング信号としては、上記以外にも、例えば、ＣＣＤ１のチップ基板クロック（いわゆる“ＳＵＢ”信号）や同基板バイアスなどいろいろあるが本発明と直接の関連がないため、ここでは説明を省略する。
【０００７】
図８は、ＣＣＤ１の垂直転送部３の部分レイアウト概念図である。垂直転送部３は、光電変換素子２の各々ごとにｎ個の転送電極ａ＊、ｂ＊、ｃ＊（＊は１，２，３、・・・・）を並べてレイアウトされており、ｎは垂直転送クロックの相数に対応する。すなわち、上述の例では３相駆動であるから、図中上段の光電変換素子２（Ｉ１）と３個の転送電極ａ１、ｂ１、ｃ１で垂直方向の第１の画素を構成し、その下の光電変換素子２（Ｉ２）と３個の転送電極ａ２、ｂ２、ｃ２で垂直方向の第２の画素を構成するという繰り返しが、垂直転送部３の下端まで続く。
【０００８】
図９は、光電変換素子２から垂直転送部３への電荷転送動作の概念図であり、電極３（転送電極ａ＊、ｂ＊、ｃ＊の各々に相当する。）と、その電極３に隣接する光電変換素子２（Ｉ＊）との横断断面を示す図である。まず、光電変換素子２には外部からの光に応じた電荷（丸付きのプラス記号で示す。）が蓄積されているものとする。この状態では、光電変換素子２の内部にその蓄積電荷量に対応した深さのポテンシャル井戸（以下、単に「井戸」という。）が形成されているが、ゼロないしゼロに近い電圧が与えられた電極３の下には井戸は形成されておらず（図９（ａ）参照）、両者のポテンシャル差が障壁となって光電変換素子２の内部の蓄積電荷は移動しない。したがって、この状態では光電変換素子２の内部の蓄積電荷はそのまま保持される（又は光が当たり続けていればその量を増加させる）。
【０００９】
次に、電極３に正極性の所定の制御電圧（図では便宜的に＋５Ｖとする。）を引加する（図９（ｂ）参照）と、電極３の下には引加電圧の大きさに対応した深さの井戸が形成されるが。この段階の井戸の深さは光電変換素子２の井戸よりも浅くなるように制御される。したがって、両者のポテンシャル差は依然として解消されず、光電変換素子２と垂直転送部３との間は絶縁状態にあり、依然として光電変換素子２の内部の蓄積電荷はそのまま保持される（又は光が当たり続けていればその量を増加させる）。
【００１０】
次に、上記よりも高電位の制御電圧（図では便宜的に＋１０Ｖとする。）を電極３に引加する（図９（ｃ）参照）と、電極３の下のポテンシャル井戸が深くなり、光電変換装置２の井戸と同等かそれよりも深くなると、両者の障壁がなくなって光電変換素子２の蓄積電荷が垂直転送部３へと流れ込む。
【００１１】
垂直転送クロックφＶ１〜φＶ３は、このような転送動作を制御するものである。図１０は、特に限定しないが３相駆動の場合の垂直転送クロックφＶ１〜φＶ３のタイミングチャートであり、１フィールドごとに１水平走査周期（１Ｈ）の単位で繰り返される信号波形になっている。図１０において、符号Ａは光電変換素子２から垂直転送部３への蓄積電荷の取り込み部分を示しており、符号Ｂは垂直転送部３の内部における電荷転送部分（そのひとつを代表）を示している。これらの部分波形より、光電変換素子２から垂直転送部３への蓄積電荷の取り込み（図９（ｃ）参照）は１フィールドに１回行われ、また、垂直転送部３の内部における電荷転送（図９（ｂ）参照）は１Ｈごとに行われることが理解される。
【００１２】
図１１（ａ）は、上記符号Ａ部分の拡大図、図１１（ｂ）は、上記符号Ｂ部分の拡大図である。図１１（ａ）において、φＶ１〜φＶ３は０Ｖの状態から各々所定のタイミング（ｔ０、ｔ１、ｔ２）で前記正極性の所定の制御電圧に相当する電位（以下、便宜的に「＋５Ｖ」とする。）に立ち上がっている。ひとつの信号が＋５Ｖに立ち上がるとき、他のひとつの信号は必ず０Ｖであり、＋５Ｖの信号が与えられた二つの電極（図８のａ＊、ｂ＊、ｃ＊の二つ）の間で垂直方向の電荷転送が行われる。この点は、図１１（ｂ）においても同様であり、φＶ１〜φＶ３は０Ｖの状態から各々所定のタイミング（ｔ０′、ｔ１′、ｔ２′）で＋５Ｖに立ち上がり、＋５Ｖの信号が与えられた二つの電極の間で垂直方向の電荷転送が行われる。但し、図１１（ａ）は光電変換素子２から垂直転送部３への蓄積電荷の取り込み動作を行う点で、図１１（ｂ）と相違し、φＶ２は前述の高電位の制御電圧（以下、便宜的に「＋１０Ｖ」とする。）を電極に与えるための特別な高電位信号（ＰＤ）を有している。
【００１３】
ここで、垂直転送クロック（φＶ１〜φＶ３）の信号パラメータ（例えば、信号のタイミング、パルス幅及び電位レベル）は、対象とするＣＣＤ１の仕様に合わせてきめ細かく設定しなければならない。撮像性能を最大限に高めるために、光電変換素子２や垂直転送部３の構造等に様々な工夫が凝らされているからであり、その性能を引き出すためには仕様にマッチした最適なタイミング制御が欠かせないからである。なお、水平転送系にも所要のタイミング信号（この例ではφＨ１及びφＨ２）が加えられており、これらのタイミング信号についても最適制御が求められるが、水平転送系の速度は垂直転送系に比べて相当に遅く、それほどシビアさが要求されないため、例えば、ＣＣＤのファミリー品種について共通のタイミング信号を利用できることもある。
【００１４】
以上のことから、従来は、対象のＣＣＤ１に適合する垂直転送系のタイミング信号を得るために、特定のタイミング信号発生用ＩＣを選択し、又は新たに製造して当該ＣＣＤ１と組み合わせて電子カメラ等に搭載していた。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記従来の手法にあっては、ＣＣＤ１の品種ごとに専用のタイミング信号発生用ＩＣを用意する必要があり、コストがかかるうえ、新製品のＣＣＤが登場した場合はそれに適合するタイミング信号発生用ＩＣを新たに開発しなければならず、電子スチルカメラ等の市場投入のタイミングを逸するという問題点があった。
【００１６】
したがって、本発明が解決しようとする課題は、仕様の異なる様々な品種の固体撮像デバイスに共通的に使用できる撮像デバイス用駆動信号発生装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、電荷転送型の撮像デバイスにおける電荷の転送を制御する多相駆動の転送信号であって、光電変換素子に蓄積された電荷を転送部に取り込むタイミングを指示する取り込みパルスと、前記転送部に取り込まれた電荷を該転送部内で順次転送する各々のタイミングを指示する転送パルスとを含む多相駆動の転送信号を生成する撮像デバイス用駆動信号発生装置であって、前記光電変換素子に蓄積された電荷の転送部への取り込みを指示する取込パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第１の設定手段と、前記転送部に取り込まれた電荷の該転送部内での転送を指示する転送パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第２の設定手段と、前記撮像デバイスの動作に必要な基準タイミングを示す水平クロックと垂直クロックとを発生する基準クロック発生手段と、前記第１の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記垂直クロックおよび前記水平クロックに同期して出力された第１のパルス信号を生成して出力するＰＤパルス生成手段と、前記第２の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記水平クロックに同期して出力された第２のパルス信号を生成して出力する垂直転送パルス生成手段と、前記ＰＤパルス生成手段により生成された前記第１のパルス信号と前記垂直転送パルス生成手段により生成された前記第２のパルス信号とを合成して第３のパルス信号を出力する合成手段と、前記多相駆動の転送信号に含まれる複数の転送信号のうち、少なくとも１つの転送信号を前記合成手段により合成された第３のパルス信号とすることにより、前記第１の設定手段により設定されたパルス位置またはパルス幅による取込パルスが前記取り込みタイミングで前記多相駆動の転送信号の部分波形として出力され、前記第２の設定手段により設定されたパルス位置またはパルス幅による転送パルスが前記転送タイミングで前記多相駆動の転送信号の部分波形として出力された転送信号を、前記少なくとも１つの転送信号として出力する制御手段と、を具備したことを特徴とする。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は、撮像デバイスとその駆動系を含む要部構成図である。図において、基準クロック発生回路１０は撮像デバイス５０の動作に必要な各種タイミング信号の同期をとるための基準クロック信号ＭCLKを発生する。この基準クロック信号ＭCLKの周波数は、例えば、撮像デバイス５０がＮＴＳＣ（National Television System Committee）方式の動画像をサポートしている場合、水晶発振器などの高安定な発振素子を用いて作られたＮＴＳＣ副搬送波ｆSCの４倍の周波数（４ｆSC＝１４．３１８ＭＨｚ）であり、あるいは、その周波数ｆSCをｎ逓倍した周波数（４ｆSC／ｎ）である。タイミング発生回路２０は、冒頭で説明したタイミング信号発生用ＩＣに相当するもので、本発明の特徴を備えるものである。
【００１９】
このタイミング発生回路２０は、詳細は後述するが、基準クロック発生回路１０からの基準クロック信号ＭCLKとタイミング情報保持回路（パラメータ保持手段）６０からのタイミング情報ＴＤとに基づいて、撮像デバイス５０の仕様に適合した各種タイミング信号を発生する。
【００２０】
垂直ドライバ回路３０及び水平ドライバ回路４０はタイミング発生回路２０で作られたＴＴＬ（Transistor Transistor Logic）レベルの各種タイミング信号を垂直転送系と水平転送系に分けてドライブし、撮像デバイス５０の大きな入力端子容量を十分に駆動できる信号パワーにする。なお、垂直転送系と水平転送系とに分けてドライブする理由は、両系の信号周波数が異なる（水平転送系が高い）ために、各々の周波数特性に適合した過不足のない設計を行う必要があるからである。
【００２１】
撮像デバイス５０は電荷転送型の撮像デバイス、とりわけインターライン転送型ＣＣＤと呼ばれるタイプの撮像デバイスであり、特に品種ごとに駆動タイミングが異なる撮像デバイスである。ここで、撮像デバイス５０の平面レイアウトを、前述の図７及び図８で示したものと同じとすると、この撮像デバイス５０に必要な垂直転送系のタイミング信号はφＶ１、φＶ２及びφＶ３の三つであり、水平転送系のタイミング信号はφＨ１及びφＨ２の二つである。なお、これ以外にもチップ基板クロック信号（いわゆる“ＳＵＢ”信号）や同基板バイアス信号などいろいろあるが、本発明と直接の関連がないため以下の説明では省略する。
【００２２】
図２は、タイミング発生回路２０の垂直転送系を示す要部構成図である。タイミング発生回路２０の垂直転送系は水平クロック発生部２１及び垂直クロック発生部２２を備えるとともに、垂直転送系の各タイミング信号φＶ１、φＶ２及びφＶ３のそれぞれを個別に発生する三つの信号発生回路２３〜２５を備える。以下、φＶ１、φＶ２及びφＶ３を総称する場合はφＶｉ（ｉは１、２又は３；以下同様とする。）で表すことにする。
【００２３】
φＶ２用の信号発生回路２４は、垂直転送パルス生成部（波形生成手段）２４ａ、ペデスタル波形生成部（波形生成手段）２４ｂ、ＰＤパルス生成部（波形生成手段）２４ｃ、選択部（波形合成手段、選択手段）２４ｄ及び合成部（波形合成手段）２４ｅを備えている。また、残り二つの信号発生回路（φＶ１用の信号発生回路２３とφＶ３用の信号発生回路２５）は、信号発生回路２４からＰＤパルス生成部２４ｃと合成部２４ｅを省いた構成、すなわち、φＶ１用の信号発生回路２３とφＶ３用の信号発生回路２５は、図示は略すが垂直転送パルス生成部（信号発生回路２４の垂直転送パルス生成部２４ａ参照）、ペデスタル波形生成部（信号発生回路２４のペデスタル波形生成部２４ｂ参照）および選択部（信号発生回路２４の選択部２４ｄ参照）を備えた構成を有している。
φＶ２用の信号発生回路２４を含む撮像デバイス駆動系各部の機能は以下のとおりである。
＜水平クロック発生部２１＞
水平クロック発生部２１は、基準クロック発生回路１０からの基準クロック信号ＭCLKを逓倍して所定周期（１Ｈ）の水平クロック信号ＨCLKを発生する。１Ｈの値は撮像デバイス５０の毎秒あたりの出力フレーム数や垂直方向の有効画素数（すなわち走査線数）によって決まる。
＜垂直クロック発生部２２＞
垂直クロック発生部２２は、水平クロック信号ＨCLKを逓倍して所定周期（１Ｖ）の垂直クロック信号ＶCLKを発生する。１Ｈと同様に、１Ｖの値も撮像デバイス５０の毎秒あたりの出力フレーム数や水平方向の有効画素数（すなわち１ラインの有効画素数）によって決まる。
【００２４】
＜垂直転送パルス生成部２４ａ＞
垂直転送パルス生成部２４ａは、水平クロック信号ＨCLKに同期したパルス信号ＸＶｉを発生する。重要な点は、このパルス信号ＸＶｉのパルス位置とパルス幅は、タイミング情報保持回路６０からのタイミング情報ＴＤに含まれる垂直転送パルス用パルス位置及びパルス幅指定情報ＴＤV_POS_PW_i（図では「エ」）の値に応じて可変的に設定されることにある。例えば、垂直転送パルス用パルス位置及びパルス幅指定情報ＴＤV_POS_PW_iの値が所定のパルス位置とパルス幅（後述のＴｃ参照）を指定するものであるとき、パルス信号ＸＶｉは、その値に対応したパルス位置とパルス幅となり、あるいは、垂直転送パルス用パルス位置及びパルス幅指定情報ＴＤV_POS_PW_iの値が上記所定のパルス幅（後述のＴｃ）よりも狭いパルス幅（後述のＴｆ）を指定するものであるとき、パルス信号ＸＶｉは、その値に対応したパルス幅となる。
【００２５】
したがって、パルス信号ＸＶｉは、その繰り返し周期を水平クロック信号ＨCLKの１Ｈに合わせて固定的に設定するが、そのパルス位置とパルス幅については、そのときの垂直転送パルス用パルス位置及びパルス幅指定情報ＴＤV_POS_PW_iの値に応じて能動的に設定するから、結局、垂直転送パルス生成部２４ａで発生するパルス信号ＸＶｉのパルス位置とパルス幅は、任意値の設定が可能なフリーパラメータになる。
【００２６】
＜ペデスタル波形生成部２４ｂ＞
ペデスタル波形生成部２４ｂは、垂直転送パルス生成部２４ａに比べてより多くの極性変化のタイミング（電圧値）を設定することができるように構成されており、ペデスタル波形生成部２４ｂは水平クロック信号ＨCLK及び垂直クロック信号ＶCLKに同期したペデスタル波形信号ＰＥＤを発生する。重要な点は、このペデスタル波形信号ＰＥＤの波形が外部から制御できるようになっていることにある。波形の制御パラメータは極性とその極性変化のタイミングであり、必要な制御情報はタイミング情報保持回路６０からのタイミング情報ＴＤに含まれる波形指定情報ＴＤPED_i（図では「オ」）によって与えられる。例えば、波形指定情報ＴＤPED_iにより、所定のタイミングで正極性となり、所定時間経過後のタイミングで０Ｖとなるような制御パラメータが与えられたとすると、この場合、ペデスタル波形信号ＰＥＤは、指定されたとおりの波形、すなわち、所定のタイミングで正極性となり、その後、所定時間経過後に０Ｖとなる波形を示すこととなる。
【００２７】
したがって、ペデスタル波形信号ＰＥＤは、その繰り返し周期を水平クロック信号ＨCLKの１Ｈ及び垂直クロック信号ＶCLKの１Ｖに合わせて固定的に設定するが、その極性や極性の変化タイミングについては、そのときの波形指定情報ＴＤPED_iの情報内容に応じて能動的に設定するから、結局、ペデスタル波形生成部２４ｂで発生するペデスタル波形信号ＰＥＤの波形（の極性とその極性変化のタイミング）は、任意値の設定が可能なフリーパラメータになる。ここで、ペデスタル波形生成部２４ｂは、もうひとつの信号（セレクト信号ＳＥＬ）を発生する。このセレクト信号ＳＥＬは、垂直クロック信号ＶCLKに同期し、上記の波形指定情報ＴＤPED_iの情報内容に応じて一の論理レベル（以下、便宜的に「Ｈレベル」とする。）と他の論理レベル（以下、便宜的に「Ｌレベル」とする。）に変化する信号であり、例えば、波形指定情報ＴＤPED_iが負極性又は０Ｖを指定している間ではＨレベル、正極性を指定している間ではＬレベルとなる信号である。このセレクト信号ＳＥＬは、選択部２４ｄの入力切り換えに用いられ、選択部２４ｄはセレクト信号ＳＥＬがＨレベルのとき一方の入力ＩＮａを選択し、Ｌレベルのとき他方の入力ＩＮｂを選択する。
【００２８】
＜ＰＤパルス生成部２４ｃ＞
ＰＤパルス生成部２４ｃは、水平クロック信号ＨCLK及び垂直クロック信号ＶCLKに同期したパルス信号ＰＤを発生する。重要な点は、このパルス信号ＰＤのパルス位置とパルス幅は、タイミング情報保持回路６０からのタイミング情報ＴＤに含まれるＰＤ用パルス位置及びパルス幅指定情報ＴＤPD_POS_PW_i（図では「カ」）の値に応じて可変的に設定されることにある。例えば、ＰＤ用パルス位置及びパルス幅指定情報ＴＤPD_POS_PW_iの値が所定のパルス位置とパルス幅（後述のＴｅ参照）を指定するものであるとき、パルス信号ＰＤは、その値に対応したパルス位置とパルス幅となる。
【００２９】
したがって、パルス信号ＰＤは、その繰り返し周期を水平クロック信号ＨCLKの１Ｈ及び垂直クロック信号ＶCLKの１Ｖに合わせて固定的に設定するが、そのパルス位置とパルス幅については、そのときのＰＤ用パルス位置及びパルス幅指定情報ＴＤPD_POS_PW_iの値に応じて能動的に設定するから、結局、ＰＤパルス生成部２４ｃで発生するパルス信号ＰＤのパルス位置とパルス幅は、任意値の設定が可能なフリーパラメータになる。
【００３０】
＜選択部２４ｄ＞
選択部２４ｄは、ペデスタル波形生成部２４ｂからのセレクト信号ＳＥＬの論理状態に応じて二つの入力ＩＮａ、ＩＮｂを択一的に選択し、その入力信号を合成部２４ｅに出力する。前記のとおり、選択部２４ｄはセレクト信号ＳＥＬがＨレベルのとき一方の入力ＩＮａを選択し、Ｌレベルのとき他方の入力ＩＮｂを選択するから、選択部２４ｄは、ＳＥＬ＝Ｈレベルのときに、垂直転送パルス生成部２４ａからのパルス信号ＸＶｉを選択して合成部２４ｅに出力し、ＳＥＬ＝Ｌレベルのときに、選択部２４ｄはペデスタル波形生成部２４ｂからのペデスタル波形信号ＰＥＤを選択して合成部２４ｅに出力する。
【００３１】
＜合成部２４ｅ＞
合成部２４ｅは、選択部２４ｄからの出力信号（ペデスタル波形信号ＰＥＤ）と、ＰＤパルス生成部２４ｃからの出力信号（パルス信号ＰＤ）とを合成し、撮像デバイス５０に必要な垂直転送クロックのひとつであるφＶｉを生成して垂直ドライバ回路３０に出力する。
【００３２】
＜タイミング情報保持回路６０＞
タイミング情報保持回路６０は、φＶｉ（φＶ１〜φＶ３）の生成に必要なパラメータ情報、すなわち、タイミング情報ＴＤを保持する。このタイミング情報ＴＤは、φＶ２用の指定情報（ＴＤV_POS_PW_2、ＴＤPED_2及びＴＤPD_POS_PW_2：図では「エ」、「オ」及び「カ」）、φＶ１用の指定情報（ＴＤV_POS_PW_1及びＴＤPED_1：図では「ア」及び「イ」）並びにφＶ３用の指定情報（ＴＤV_POS_PW_3及びＴＤPED_3：図では「キ」及び「ク」）を含み、これらの情報は、タイミング情報保持回路６０の内部に、例えば、リードオンリーメモリやフラッシュメモリ等の半導体メモリによって不揮発的に保持され、又はディップスイッチやワイヤードプログラム等のハード的手法によって保持されている。若しくは、ダイナミックランダムアクセスメモリ等の揮発性半導体メモリを備え、このメモリにＣＰＵ（central processing unit）などの制御ブロックから必要な都度、所要の情報を書き込むようにしてもよい。
【００３３】
図３は、上記三つの信号発生回路２３、２４、２５の内部主要波形を示すタイミングチャートである。この図において、ＸＶ１はφＶ１用の信号発生回路２３における選択部（不図示）の出力波形、ＸＶ２はφＶ２用の信号発生回路２４における選択部２４ｄの出力波形、ＸＶ３はφＶ３用の信号発生回路２５における選択部（不図示）の出力波形であり、また、ＰＤはφＶ２用の信号発生回路２４におけるＰＤパルス生成部２４ｃの出力波形である。図からも理解されるように、ＸＶ１〜ＸＶ３は１フィールド内で１水平走査周期（１Ｈ）を単位に繰り返す信号波形になっており、ＰＤは１フィールドの所定期間（図ではフィールド先頭の１Ｈ；符号Ｃ参照）で１回発生する、つまり１垂直走査周期（１Ｖ）を単位に繰り返す信号波形になっている。
【００３４】
図４の左側の波形は、図３のフィールド先頭期間（符号Ｃ参照）に含まれるＸＶ２とＰＤの拡大図である。当該期間において、ＸＶ２は１Ｈ周期の一対のパルスＰ1、Ｐ3を有している。一対のパルスＰ1、Ｐ3の各立ち上がりタイミング（パルス位置）は１Ｈの始まりであり、パルスＰ1のパルス幅はＴｃ、パルスＰ3のパルス幅はＴｃよりも狭いＴｆである。これらの信号パラメータは、前記のとおり、タイミング情報保持回路６０からのタイミング情報ＴＤに含まれるφＶ２用の指定情報（特にＴＤV_POS_PW_2とＴＤPED_2）によって可変的に設定されたものである。また、ＰＤは、ひとつのパルスＰ2を有しており、このパルスＰ2の立ち上がりタイミング（パルス位置）は１Ｈの始まりから所定時間Ｔｄ経過後であり、パルスＰ2のパルス幅はＴｅである。これらの信号パラメータは、前記のとおり、タイミング情報保持回路６０からのタイミング情報ＴＤに含まれるφＶ２用の指定情報（特にＴＤPD_POS_PW_2）によって可変的に設定されたものである。なお、図では、一対のパルスＰ1、Ｐ3の各立ち上がりタイミング（パルス位置）を１Ｈの始まりとしているが、始まりに限定されず任意のタイミングでもよく、または、１つのパルスが複数の１Ｈをまたぐようなパルス位置及びパルス幅とすることも可能である。
【００３５】
図４の右側の波形は、図３のフィールド先頭期間（符号Ｃ参照）における合成部２４ｅの出力波形であり、選択部２４ｄが入力ＩＮｂを選択している時のＸＶ２であるペデスタル波形生成部２４ｂの出力信号（ペデスタル波形信号ＰＥＤ）及びＰＤに基づいて生成されたφＶ２の最終波形（垂直ドライバ回路３０に出力される波形）を示している。この図において、φＶ２は、例えば、１Ｈの始まりで立下るとともに、時間Ｔｃの経過後に立ち上がる第１パルスＰ1′と、１Ｈの始まりから時間Ｔｄの経過後に立ち上がる第２パルスＰ2′と、次１Ｈの始まりで立下るとともに、時間Ｔｆの経過後に立ち上がる第３パルスＰ3′とを有する。
【００３６】
これらのパルスＰ1′〜Ｐ3′を有する波形部分は、撮像デバイス５０の電荷一斉取り込み（光電変換素子から垂直転送部への蓄積電荷の取り込み）に重要な部分であり、一般に撮像デバイス５０の品種ごとに差が出る部分でもある。例えば、仕様の違いによって、Ｔｃ、Ｔｄ、Ｔｅ又はＴｆの値が異なったり、Ｐ1、Ｐ2又はＰ3の電位レベルが異なったり、Ｐ1又はＰ3の立下るタイミングが異なったりする。このような品種ごとの要求を満たすために、従来の技術では、その要求に対応した専用の駆動系（タイミング信号発生用ＩＣ）を用意しなければならないという不都合があった。
【００３７】
本実施の形態においては上記不都合はなく、ひとつのタイミング信号発生回路２０を汎用的に用いて対応することができる。その理由は、垂直転送系の多相クロック信号（φＶ１〜φＶ３）の生成に必要な単位信号（例えば、φＶ２にあっては、ＸＶ２、ＰＥＤ及びＰＤ）を個別に生成する回路ブロック（垂直転送パルス生成部２４ａ及びペデスタル波形生成部２４ｂ並びにＰＤパルス生成部２４ｃ）を備えるとともに、さらに、これらの回路ブロックによって作られた単位信号を適宜に選択して合成する回路ブロック（選択部２４ｄ及び合成部２４ｅ）を備え、且つ、上記単位信号の信号パラメータを任意に指定するためのタイミング情報ＴＤを保持する回路ブロック（タイミング情報保持回路６０）を備えたからであり、撮像デバイス５０の仕様に合ったタイミング情報ＴＤをタイミング情報保持回路６０に保持させるだけで、当該撮像デバイス５０の品種に適合したφＶ１〜φＶ３を生成できるからである。したがって、本実施の形態によれば、タイミング発生回路２０を様々な品種の撮像デバイス５０に共通に使用でき、開発コストや在庫コストの大幅な削減を図ることができるという格別のメリットが得られる。
【００３８】
なお、上記の実施の形態では、タイミング情報保持回路６０をタイミング発生回路２０と別ブロックとしているが、これに限定されない。ひとつのブロックにまとめてもよい。また、タイミング情報保持回路６０を設けずに、出荷時等に、直接、垂直転送パルス生成部２４ａ及びペデスタル波形生成部２４ｂ並びにＰＤパルス生成部２４ｃに対してタイミング情報ＴＤを固定的に設定するようにしてもよい。
【００３９】
また、以上の実施の形態では、撮像デバイス５０の電荷一斉取り込みに関与する波形部分への限定的な適用を示したが、本発明の思想はこれに制限されない。当該波形部分以外（図３におけるＣ部以降の各１Ｈ期間）にも適用可能である。例えば、撮像デバイス５０の使い方によっては、フレームレートを落としていわゆる間引き転送を行う場合があり、この間引き転送では１Ｈ期間内で複数（例：１／２の間引きでは二つ）の垂直転送パルスを発生しなければならないから、この間引き転送動作についても、品種に対する依存性が高いということができる。さらに、画素（特にカラーフィルター）の構成によっては、奇数ラインと偶数ラインで間引きの割合が異なる場合もあり得るため、この点においても品種に対する依存性が高いということができる。したがって、以下に説明する変形例においては、１Ｈ期間内で任意数の垂直転送パルスを発生させること、及び／又は、その数を奇数ラインと偶数ラインで異ならせることを可能とする。
【００４０】
図５は、その要部構成図であり、図２の垂直転送パルス生成部２４ａの代わりに用いられる垂直転送パルス生成部（波形生成手段）２４ａ′の構成図である。この垂直転送パルス生成部２４ａ′は、奇数ライン垂直転送パルス生成部２４ｆ、偶数ライン垂直転送パルス生成部２４ｇ及び選択部２４ｈを含み、奇数ライン垂直転送パルス生成部（第１波形生成部）２４ｆと偶数ライン垂直転送パルス生成部（第２波形生成部）２４ｇは、実質的に図２の垂直転送パルス生成部２４ａと同等の構成を備える。すなわち、この変形例は、図２の垂直転送パルス生成部２４ａを二つ組み合わせ、且つ、各々を奇数ライン用、偶数ライン用に特化するとともに、その出力を奇数ラインと偶数ラインのタイミングで切り換えるための選択部２４ｈを備えたものである。
【００４１】
当該変形例の場合、タイミング情報保持回路６０に保持されるタイミング情報ＴＤは、奇数ライン用と偶数ライン用の情報を含み、このタイミング情報ＴＤを適切に設定することにより、１Ｈ期間内で任意数の垂直転送パルスを発生させることができ、さらに、その数を奇数ラインと偶数ラインで異ならせることができる。図６は、その波形例を示す図であり、（ａ）は１ライン間引き時の垂直転送波形例、（ｂ）は奇数ラインと偶数ラインのライン数を異ならせた場合の垂直転送波形例である。タイミング情報保持回路６０に適切なタイミング情報ＴＤを保持させることにより、（ａ）又は（ｂ）若しくはそれ以外の間引き波形を自在に発生させることができる。
【００４２】
【発明の効果】
本発明によれば、前記光電変換素子に蓄積された電荷の転送部への取り込みを指示する取込パルスのパルス位置またはパルス幅と、前記転送部に取り込まれた電荷の該転送部内での転送を指示する転送パルスのパルス位置またはパルス幅を前記撮像デバイスの仕様に応じて任意に設定することにより、この設定されたパルス位置またはパルス幅に対応する各々のパルス波形が、水平クロックまたは垂直クロックに同期して転送信号の部分波形として出力されるようにしたので、信号波形の生成自由度がより高められるため、仕様の異なる様々な品種の固体撮像デバイスに共通的に使用でき、仕様の異なる様々な品種に適した信号波形を生成することができる撮像デバイス用駆動信号発生装置を提供することができる。
【図面の簡単な説明】
【図１】実施の形態の撮像デバイスとその駆動系を含む要部構成図である。
【図２】タイミング発生回路の垂直転送系を示す要部構成図である。
【図３】三つの信号発生回路の内部主要波形を示すタイミングチャートである。
【図４】図３の要部波形図及び合成部の出力波形図である。
【図５】他の実施の形態の垂直転送パルス生成部の構成図である。
【図６】１ライン間引き時の垂直転送波形図及び奇数ラインと偶数ラインでライン数を異ならせた場合の垂直転送波形波形図である。
【図７】Ｎ列×Ｍ行の画素を有するインターラインＣＣＤの構成図である。
【図８】ＣＣＤの垂直転送部の部分レイアウト概念図である。
【図９】光電変換素子から垂直転送部への電荷転送動作の概念図である。
【図１０】３相駆動の場合の垂直転送クロック（φＶ１〜φＶ３）のタイミングチャートである。
【図１１】図１０の符号Ａ部分及び符号Ｂ部分の拡大図である。
【符号の説明】
φＶ１〜φＶ３  垂直転送クロック（タイミング信号）
ＰＤ  高電位信号（構成波形）
ＰＥＤ  ペデスタル波形信号（構成波形）
ＴＤ  タイミング情報（動作パラメータ）
ＸＶ１  出力波形（構成波形）
２４ａ  垂直転送パルス生成部（波形生成手段）
２４ａ′  垂直転送パルス生成部（波形生成手段）
２４ｂ  ペデスタル波形生成部（波形生成手段）
２４ｃ  ＰＤパルス生成部（波形生成手段）
２４ｄ  選択部（波形合成手段、選択手段）
２４ｅ  合成部（波形合成手段）
２４ｆ  奇数ライン垂直パルス生成部（第１波形生成部）
２４ｇ  奇数ライン垂直パルス生成部（第２波形生成部）
２４ｈ  選択部（波形合成手段）
５０  撮像デバイス
６０  タイミング情報保持回路（パラメータ保持手段）
【図１】
0003812284.tif 000002
【図２】
0003812284.tif 000003
【図３】
0003812284.tif 000004
【図４】
0003812284.tif 000005
【図５】
0003812284.tif 000006
【図６】
0003812284.tif 000007
【図７】
0003812284.tif 000008
【図８】
0003812284.tif 000009
【図９】
0003812284.tif 000010
【図１０】
0003812284.tif 000011
【図１１】
0003812284.tif 000012