(57)【要約】  処理内容を容易に確認できる多重通信装置、及び作業機を提供すること。  多重通信装置は、通信部と通信可能に構成される。多重通信装置は、多重通信装置で処理される処理信号をＪＴＡＧ信号で出力するロジックアナライザ部と、ＪＴＡＧ信号を含む複数の信号を多重化した多重化データを通信部へ送信する多重化部と、を備える。
2020136705.tif 000002
【特許請求の範囲】
【請求項１】
通信部と通信可能に構成される多重通信装置であって、
前記多重通信装置で処理される処理信号をＪＴＡＧ信号で出力するロジックアナライザ部と、
前記ＪＴＡＧ信号を含む複数の信号を多重化した多重化データを前記通信部へ送信する多重化部と、
を備える、多重通信装置。
【請求項２】
前記通信部は、
固定部であり、
前記多重通信装置は、
前記固定部に対して可動可能に構成される、請求項１に記載の多重通信装置。
【請求項３】
前記ロジックアナライザ部は、
前記多重化部で処理される前記処理信号を前記ＪＴＡＧ信号として出力する、請求項１又は請求項２に記載の多重通信装置。
【請求項４】
前記ロジックアナライザ部は、
コンフィグ情報に基づいて論理回路を構築するプログラマブルロジックデバイスで構成される、請求項１乃至請求項３の何れか１項に記載の多重通信装置。
【請求項５】
請求項１乃至請求項４の何れか１項に記載の多重通信装置を備える作業機。
【請求項６】
基板に対する電子部品の装着を行う装着ヘッドを備え、
前記多重通信装置は、
前記装着ヘッドに設けられる、請求項５に記載の作業機。
【請求項７】
前記通信部に接続され、前記多重化データにより受信した前記ＪＴＡＧ信号に基づいて、前記処理信号の波形を表示する表示装置を備える、請求項５又は請求項６に記載の作業機。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、多重通信を行う装置の処理内容を確認する技術に関するものである。
【背景技術】
【０００２】
従来、制御装置と、装着ヘッドの間の通信を、光無線の多重通信で行う電子部品装着機がある（例えば、特許文献１など）。特許文献１に記載された電子部品装着機では、制御装置に接続された光無線装置と、装着ヘッドに接続された光無線装置との間で多重通信を行いながら装着作業を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−５３５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、上記した装着ヘッドでは、各種のセンサ、カメラ、サーボモータなどを備え、それらの装置を制御する信号を処理する。装着ヘッドにおける処理のデバックや不具合の調査などのために処理信号を確認する場合、調査用の端末などを装着ヘッドに接続する必要が生じる。例えば、調査用のケーブルを接続するために、装着ヘッドを分解する必要が生じる。また、例えば、装着ヘッドが移動することで調査用のケーブルの脱落や断線が発生する虞がある。このため、装着ヘッドのような多重通信を行う装置の処理内容を確認しようとすると、確認作業が繁雑となる問題があった。【０００５】
本開示は、上記の課題に鑑みてなされたものであり、処理内容を容易に確認できる多重通信装置、及び作業機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本明細書は、通信部と通信可能に構成される多重通信装置であって、前記多重通信装置で処理される処理信号をＪＴＡＧ信号で出力するロジックアナライザ部と、前記ＪＴＡＧ信号を含む複数の信号を多重化した多重化データを前記通信部へ送信する多重化部と、を備える、多重通信装置を開示する。【０００７】
また、本開示の内容は、多重通信装置の実施に限定されることなく、多重通信装置を備える作業機として実施しても有益である。
【発明の効果】
【０００８】
本開示の多重通信装置等によれば、ロジックアナライザ部から出力されるＪＴＡＧ信号を多重化して通信部へ送信することができる。通信部側では、多重化データからＪＴＡＧ信号を分離することで、多重通信装置で処理される処理信号を確認することができる。これにより、多重通信装置の処理内容を通信部側で容易に確認することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の部品装着システムの概略構成を示す平面図である。
【図２】部品装着機及びローダの概略構成を示す斜視図である。
【図３】多重通信システムのブロック図である。
【図４】光ファイバケーブルの多重通信において、固定部基板から装着ヘッドへ送信する多重化データの内容を示す図である。
【図５】光ファイバケーブルの多重通信において、装着ヘッドから固定部基板へ送信する多重化データの内容を示す図である。
【図６】ＴＡＰコントローラを制御するための処理手順を示すフローチャートである。
【図７】ＦＰＧＡ開発用ＰＣの観測画面の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本開示の一実施形態について図面を参照しながら説明する。図１は、本実施形態の部品装着システム１０の概略構成を示す平面図である。図２は、部品装着機２０及びローダ１３の概略構成を示す斜視図である。なお、以下の説明では、図１の左右方向をＸ方向と称し、図１の上下方向を前後方向（Ｙ方向）と称し、Ｘ方向及びＹ方向に垂直な方向をＺ方向（上下方向）と称して説明する。
【００１１】
図１に示すように、部品装着システム１０は、生産ライン１１と、ローダ１３と、ホストコンピュータ１５とを備えている。生産ライン１１は、Ｘ方向に並べられた複数の部品装着機２０を有し、基板１７に対する電子部品（図視略）の装着等を行う。基板１７は、例えば、図１に示す左側の部品装着機２０から右側の部品装着機２０へと搬出され、搬送中に電子部品の装着等を実行される。
【００１２】
図２に示すように、部品装着機２０は、ベース２１と、モジュール２２とを備えている。ベース２１は、Ｙ方向に略直方体形状をなし、部品装着機２０を設置する工場の床等に載置される。ベース２１は、例えば、隣り合うモジュール２２同士の基板搬送装置２３の位置を合わせるように、上下方向の位置を調整される。ベース２１は、隣の部品装着機２０のベース２１と互いに固定されている。モジュール２２は、基板１７に対する電子部品の装着等を行う装置であり、ベース２１の上に載置されている。モジュール２２は、ベース２１に対して前後方向の前方側へ引き出し可能となっており、他のモジュール２２と交換可能となっている。
【００１３】
モジュール２２は、基板搬送装置２３と、フィーダ台２４と、装着ヘッド２５と、ヘッド移動機構２７とを備える。基板搬送装置２３は、モジュール２２内に設けられ、基板１７をＸ方向に搬送する。フィーダ台２４は、モジュール２２の前面に設けられ、側面視がＬ字状の台である。フィーダ台２４は、Ｘ方向に複数配列されたスロット（図示略）を備える。フィーダ台２４の各スロットには、電子部品を供給するフィーダ２９が装着される。フィーダ２９は、例えば、電子部品を所定のピッチで収容するテープから電子部品を供給するテープフィーダである。なお、図１に示すように、モジュール２２の上部カバーの上には、部品装着機２０に対する操作入力を行うタッチパネル２６が設けられている。図２は、上部カバーやタッチパネル２６を取り外した状態を示している。
【００１４】
装着ヘッド２５は、フィーダ２９から供給された電子部品を保持する保持部材（図示略）を有する。保持部材としては、例えば、負圧を供給されて電子部品を保持する吸着ノズルや、電子部品を把持して保持するチャックなどを採用できる。装着ヘッド２５は、例えば、複数の保持部材の全体の位置や、個々の保持部材の位置を変更する駆動源として複数のサーボモータ７５（図３参照）を有する。保持部材は、例えば、サーボモータ７５の駆動に基づいて、Ｚ方向に沿った軸を中心に回転する。装着ヘッド２５は、保持部材で保持した電子部品を基板１７に装着する。
【００１５】
また、ヘッド移動機構２７は、モジュール２２の上部部分において、Ｘ方向及びＹ方向の任意の位置に装着ヘッド２５を移動させる。詳述すると、ヘッド移動機構２７は、装着ヘッド２５をＸ方向に移動させるＸ軸スライド機構２７Ａと、装着ヘッド２５をＹ方向に移動させるＹ軸スライド機構２７Ｂとを備える。Ｘ軸スライド機構２７Ａは、Ｙ軸スライド機構２７Ｂに取り付けられている。
【００１６】
また、Ｘ軸スライド機構２７Ａは、例えば、産業用ネットワークに接続されるスレーブ６１（図３参照）を備える。ここでいう産業用ネットワークとは、例えば、ＥｔｈｅｒＣＡＴ（登録商標）である。なお、本開示の産業用ネットワークとしては、ＥｔｈｅｒＣＡＴ（登録商標）に限らず、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩやＰｒｏｆｉｎｅｔ（登録商標）等の他のネットワーク（通信規格）を採用できる。スレーブ６１は、Ｘ軸スライド機構２７Ａに設けられたリレーやセンサなどの各種素子と接続され、装置本体部４１（図３参照）から受信した制御データに基づいて、各種素子の入出力する信号を処理する。
【００１７】
Ｙ軸スライド機構２７Ｂは、駆動源としてリニアモータ（図示略）を有している。Ｘ軸スライド機構２７Ａは、Ｙ軸スライド機構２７Ｂのリニアモータの駆動に基づいてＹ方向の任意の位置に移動する。また、Ｘ軸スライド機構２７Ａは、駆動源としてリニアモータ７７（図３参照）を有している。装着ヘッド２５は、Ｘ軸スライド機構２７Ａに取り付けられ、Ｘ軸スライド機構２７Ａのリニアモータ７７の駆動に基づいてＸ方向の任意の位置に移動する。従って、装着ヘッド２５は、Ｘ軸スライド機構２７Ａ及びＹ軸スライド機構２７Ｂの駆動にともなってモジュール２２内でＸ方向及びＹ方向の任意の位置に移動する。
【００１８】
また、装着ヘッド２５は、Ｘ軸スライド機構２７Ａにコネクタを介して取り付けられ、ワンタッチで着脱可能であり、種類の異なる装着ヘッド２５、例えば、ディスペンサヘッド等に変更できる。従って、本実施形態の装着ヘッド２５は、部品装着機２０（作業機の一例）に対して着脱可能となっている。また、Ｘ軸スライド機構２７Ａには、基板１７を撮影するためのマークカメラ６９（図３参照）が下方を向いた状態で固定されている。マークカメラ６９は、ヘッド移動機構２７の移動に伴って、基板１７の任意の位置を上方から撮像可能となっている。マークカメラ６９が撮像した画像データは、後述する多重通信によってＸ軸スライド機構２７Ａから装置本体部４１へ送信され、装置本体部４１の画像処理基板８７（図３参照）において画像処理される。画像処理基板８７は、画像処理によって、基板１７に関する情報（マークなど）、装着位置の誤差等を取得する。
【００１９】
また、装着ヘッド２５は、上記した産業用ネットワークに接続されるスレーブ６２（図３参照）を備える。スレーブ６２には、装着ヘッド２５に設けられたリレーやセンサなどの各種素子が接続されている。スレーブ６２は、装置本体部４１（図３参照）から受信した制御データに基づいて、各種素子の入出力する信号を処理する。また、装着ヘッド２５には、保持部材に保持された電子部品を撮像するパーツカメラ７１が設けられている。パーツカメラ７１が撮像した画像データは、多重通信によって装着ヘッド２５から装置本体部４１へ送信され、装置本体部４１の画像処理基板８７（図３参照）において画像処理される。画像処理基板８７は、画像処理によって、保持部材における電子部品の保持位置の誤差等を取得する。
【００２０】
また、図２に示すように、ベース２１の前面には、上部ガイドレール３１と、下部ガイドレール３３と、ラックギヤ３５と、非接触給電コイル３７とが設けられている。上部ガイドレール３１は、Ｘ方向に延びる断面Ｕ字状のレールであり、開口部が下を向いている。下部ガイドレール３３は、Ｘ方向に延びる断面Ｌ字状のレールであり、垂直面がベース２１の前面に取り付けられ、水平面が前方に伸び出している。ラックギヤ３５は、下部ガイドレール３３の下部に設けられ、Ｘ方向に延び、前面に複数の縦溝が刻まれたギヤである。ベース２１の上部ガイドレール３１、下部ガイドレール３３及びラックギヤ３５は、隣接するベース２１の上部ガイドレール３１、下部ガイドレール３３及びラックギヤ３５と着脱可能に連結することができる。このため、部品装着システム１０は、生産ライン１１に並んだ部品装着機２０の数を増減することができる。非接触給電コイル３７は、上部ガイドレール３１の上部に設けられ、Ｘ方向に沿って配置されたコイルであり、ローダ１３への電力の供給を行う。
【００２１】
ローダ１３は、部品装着機２０に対するフィーダ２９の補充及び回収を自動で行う装置であり、フィーダ２９をクランプする把持部（図示略）を備える。ローダ１３には、上部ガイドレール３１に挿入される上部ローラ（図示略）と、下部ガイドレール３３に挿入される下部ローラ（図示略）とが設けられている。また、ローダ１３には、駆動源としてモータが設けられている。モータの出力軸には、ラックギヤ３５と噛み合うギヤが取り付けられている。ローダ１３は、部品装着機２０の非接触給電コイル３７から電力の供給を受ける受電コイルを備えている。ローダ１３は、非接触給電コイル３７から受電した電力をモータに供給する。これにより、ローダ１３は、モータによってギヤを回転させることで、Ｘ方向（左右方向）へ移動することができる。また、ローダ１３は、上部ガイドレール３１及び下部ガイドレール３３内でローラを回転させ、上下方向や前後方向の位置を保持しながらＸ方向へ移動することができる。
【００２２】
図１に示すホストコンピュータ１５は、部品装着システム１０を統括的に管理する装置である。例えば、生産ライン１１の部品装着機２０は、ホストコンピュータ１５の管理に基づいて、電子部品の装着作業を開始する。部品装着機２０は、基板１７を搬送しながら装着ヘッド２５によって電子部品の装着作業を行う。また、ホストコンピュータ１５は、フィーダ２９の残りの電子部品の数を監視する。ホストコンピュータ１５は、例えば、フィーダ２９の補給が必要であると判断すると、補給が必要な部品種を収容したフィーダ２９をローダ１３にセットする指示を画面に表示する。ユーザは、画面を確認して、フィーダ２９をローダ１３にセットする。ホストコンピュータ１５は、所望のフィーダ２９がローダ１３にセットされたことを検出すると、ローダ１３に対して補給作業の開始を指示する。ローダ１３は、指示を受けた部品装着機２０の前方まで移動し、ユーザによってセットされたフィーダ２９を把持部で挟持してフィーダ台２４のスロットに装着する。これにより、新たなフィーダ２９が部品装着機２０に補給される。また、ローダ１３は、部品切れになったフィーダ２９を把持部で挟持してフィーダ台２４から引き出して回収する。このようにして、新たなフィーダ２９の補給及び部品切れとなったフィーダ２９の回収を、ローダ１３によって自動的行うことができる。
【００２３】
次に、部品装着機２０が備える多重通信システムについて説明する。図３は、部品装着機２０に適用される多重通信システムの構成を示すブロック図である。図２に示すように、部品装着機２０は、装置本体部４１と、固定部基板４５をモジュール２２内に備えている。装置本体部４１及び固定部基板４５は、基板搬送装置２３の下方におけるモジュール２２内に設けられている。図３に示すように、本実施形態の部品装着機２０では、モジュール２２内に固定された固定部基板４５と、モジュール２２内で移動する可動部（Ｘ軸スライド機構２７Ａ及び装着ヘッド２５）との間のデータ伝送を、光ファイバケーブル８１，８２を介した光通信（多重通信）により行う。
【００２４】
装置本体部４１は、サーボアンプ８３、装置制御メイン基板８５、及び画像処理基板８７を有している。また、固定部基板４５は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）９１、ＪＴＡＧ用コネクタ９２、送信側光電変換器９３Ａ，９４Ａ、受信側光電変換器９３Ｂ，９４Ｂ、多重ＪＴＡＧ用コネクタ９６を有している。また、Ｘ軸スライド機構２７Ａは、Ｘ軸基板９５、マークカメラ６９、リニアモータ７７、リニアスケール７８を有している。また、装着ヘッド２５は、ヘッド基板９７、パーツカメラ７１、サーボモータ７５、エンコーダ７６を有している。
【００２５】
本実施形態の部品装着機２０では、装着ヘッド２５やＸ軸スライド機構２７Ａが有する装置の各種データを多重の光通信により送受信する。ここでいう各種データとは、例えば、Ｘ軸スライド機構２７Ａが有するリニアスケール７８のリニアスケール信号、装着ヘッド２５が有するエンコーダ７６のエンコーダ信号である。また、各種データとは、例えば、マークカメラ６９やパーツカメラ７１の画像データである。また、各種データとは、Ｘ軸スライド機構２７Ａのスレーブ６１や装着ヘッド２５のスレーブ６２の制御データである。なお、多重化するデータについては、図４及び図５を用いて一例を後述するが、これに限定されない。
【００２６】
固定部基板４５のＦＰＧＡ９１は、装置本体部４１のサーボアンプ８３、装置制御メイン基板８５、画像処理基板８７から入力したデータを多重化する。ＦＰＧＡ９１は、例えば、起動時において、不揮発性メモリ（図示略）からコンフィグ情報を読み込んで多重化処理を行う論理回路を構築する。ＦＰＧＡ９１は、例えば、時分割多重化方式（ＴＤＭ：Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）により、入力したデータの多重化を行う。ＦＰＧＡ９１は、例えば、サーボアンプ８３等から入力した各種データを、入力ポートに対して割り当てた一定時間（タイムスロット）に応じて多重化し、多重化した多重化データを送信側光電変換器９３Ａ，９４Ａを介して、Ｘ軸スライド機構２７Ａや装着ヘッド２５へ送信する。
【００２７】
ＪＴＡＧ用コネクタ９２は、ＦＰＧＡ９１に接続されている。ＪＴＡＧ用コネクタ９２は、例えば、ＩＥＥＥ１１４９.１が規定するＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）によって提案された規格に準拠した通信を実行するコネクタである。ＪＴＡＧ用コネクタ９２は、ＪＴＡＧ信号を入出力するピンを有する。ＪＴＡＧ信号とは、ＪＴＡＧに準拠した形式の信号である。ＪＴＡＧ用コネクタ９２は、例えば、後述するＴＣＫ（Ｔｅｓｔ  Ｃｌｏｃｋ）、ＴＭＳ（Ｔｅｓｔ  Ｍｏｄｅ  Ｓｅｌｅｃｔ）、ＴＤＩ（Ｔｅｓｔ  Ｄａｔａ  Ｉｎ）、ＴＤＯ（Ｔｅｓｔ  Ｄａｔａ  Ｏｕｔ）などのＪＴＡＧ信号を入出力するピンを有している。また、ＪＴＡＧ用コネクタ９２は、上記した信号の他に、グランドやＶＣＣ用のピンを有している。
【００２８】
ＦＰＧＡ９１は、ＪＴＡＧ用コネクタ９２を介してコンフィグ情報を入力し、入力したコンフィグ情報に基づいて論理回路を構築することが可能となっている。また、固定部基板４５は、ＪＴＡＧ用コネクタ９２を介して入力したコンフィグ情報に基づいて不揮発性メモリのコンフィグ情報を更新して、次回の起動時にＦＰＧＡ９１に読み込んで起動することが可能となっている。これにより、固定部基板４５は、例えば、ＪＴＡＧ用コネクタ９２を介して入力した情報に基づいて、コンフィグ情報の初期設定などを行うことができる。例えば、部品装着機２０の製造メーカの作業者は、設定用ＰＣをＪＴＡＧ用コネクタ９２に接続する。作業者は、設定用ＰＣを操作してＪＴＡＧ用コネクタ９２を介してコンフィグ情報をＦＰＧＡ９１や固定部基板４５の不揮発性メモリへ出力する。これにより、工場出荷時のコンフィグ情報などを設定することができる。
【００２９】
また、本実施形態の部品装着機２０では、多重通信において、後述するＸ軸スライド機構２７ＡのＦＰＧＡ１０３や装着ヘッド２５のＦＰＧＡ１１３のデバック機能を実行するＪＴＡＧ信号を伝送する。多重ＪＴＡＧ用コネクタ９６は、多重化されるＪＡＴＧ信号の入出力に用いるためのコネクタである。詳細についは、後述する。
【００３０】
また、Ｘ軸スライド機構２７ＡのＸ軸基板９５は、送信側光電変換器１０１Ａ、受信側光電変換器１０１Ｂ、ＦＰＧＡ１０３、ＪＴＡＧ用コネクタ１０５を有している。図３に示すように、Ｘ軸スライド機構２７ＡのＸ軸基板９５及び装着ヘッド２５のヘッド基板９７は、固定部基板４５と同様の構成となっている。このため、Ｘ軸基板９５及びヘッド基板９７の説明において、固定部基板４５と同様の構成については、その説明を適宜省略する。固定部基板４５の送信側光電変換器９３Ａ及び受信側光電変換器９３Ｂは、光ファイバケーブル８１を介してＸ軸スライド機構２７Ａの送信側光電変換器１０１Ａ及び受信側光電変換器１０１Ｂに接続されている。ＦＰＧＡ１０３は、マークカメラ６９の画像データ、リニアスケール７８のリニアスケール信号、スレーブ６１の制御データなどを多重化する。Ｘ軸基板９５は、上記した固定部基板４５と同様に、ＪＴＡＧ用コネクタ１０５を介してコンフィグ情報等の入力が可能となっている。
【００３１】
同様に、装着ヘッド２５のヘッド基板９７は、送信側光電変換器１１１Ａ、受信側光電変換器１１１Ｂ、ＦＰＧＡ１１３、ＪＴＡＧ用コネクタ１１５を有している。固定部基板４５の送信側光電変換器９４Ａ及び受信側光電変換器９４Ｂは、光ファイバケーブル８２を介して装着ヘッド２５の送信側光電変換器１１１Ａ及び受信側光電変換器１１１Ｂに接続されている。ＦＰＧＡ１１３は、装着ヘッド２５のパーツカメラ７１の画像データ、エンコーダ７６のエンコーダ信号、スレーブ６２の制御データなどを多重化する。なお、多重化の処理を行う回路（ＦＰＧＡ９１，１０３，１１３）は、ＦＰＧＡに限らず、プログラマブルロジックデバイス（ＰＬＤ）、複合プログラマブルロジックデバイス（ＣＰＬＤ）でも良い。また、多重化処理は、特定用途向け集積回路（ＡＳＩＣ）による処理や、ＣＰＵによるソフトウェア処理などで実現しても良い。
【００３２】
光ファイバケーブル８１，８２は、例えば、ケーブル内の光ファイバ線の配置や太さを調整して、耐屈曲性を高めたものである。これにより、装着ヘッド２５やＸ軸スライド機構２７Ａの移動にともなって光ファイバケーブル８１，８２が屈曲した場合であっても、光ファイバ線を損傷させることなく、安定してデータを伝送できる。なお、固定部基板４５、装着ヘッド２５、Ｘ軸スライド機構２７Ａを接続する通信は、有線通信に限らず、レーザ等を用いた光無線通信でも良い。
【００３３】
固定部基板４５の送信側光電変換器９３Ａは、ＦＰＧＡ９１によって多重化された多重化データを光信号に変換し、光ファイバケーブル８１を介してＸ軸基板９５の受信側光電変換器１０１Ｂへ送信する。受信側光電変換器１０１Ｂは、送信側光電変換器９３Ａから受信した光信号を電気信号の光電流に変換してＦＰＧＡ１０３へ出力する。本実施形態のＦＰＧＡ１０３は、ＡＤ変換回路等を有し、アナログの光電流をデジタル信号に変換して処理する。
【００３４】
また、ＦＰＧＡ１０３は、変換したデジタル信号、即ち、多重化データの非多重化を実行し、多重化データに多重化されたデータを分離する。ＦＰＧＡ１０３は、分離した各種のデータを、対応する装置へ出力する。これにより、固定部基板４５とＸ軸スライド機構２７Ａとの間において、各種のデータを多重化した多重通信（光通信）が実行される。同様に、ＦＰＧＡ１０３は、マークカメラ６９の画像データ等を多重化して送信側光電変換器１０１Ａを介して固定部基板４５の受信側光電変換器９３Ｂへ送信する。ＦＰＧＡ９１は、多重化データの非多重化を行い、分離した各種データを、装置本体部４１の画像処理基板８７などへ出力する。
【００３５】
また、固定部基板４５は、Ｘ軸スライド機構２７Ａと同様に、装着ヘッド２５との間でも多重の光通信を行う。固定部基板４５の送信側光電変換器９４Ａ及び受信側光電変換器９４Ｂは、光ファイバケーブル８２を介してヘッド基板９７の送信側光電変換器１１１Ａ及び受信側光電変換器１１１Ｂと接続されている。固定部基板４５のＦＰＧＡ９１は、光ファイバケーブル８２を介して、ヘッド基板９７のＦＰＧＡ１１３と多重通信を行う。光ファイバケーブル８１，８２の多重通信回線は、例えば５Ｇｂｐｓの全２重通信である。
【００３６】
本実施形態の装置本体部４１は、上記した多重の光通信により、Ｘ軸スライド機構２７Ａと装着ヘッド２５に対する制御を実行する。装置本体部４１のサーボアンプ８３は、Ｘ軸スライド機構２７Ａのリニアスケール７８に対する初期化処理、リニアスケール信号の取得処理などを実行する。リニアスケール７８は、Ｘ軸スライド機構２７Ａのスライド位置を示すリニアスケール信号を、多重通信を介してサーボアンプ８３へ送信する。サーボアンプ８３は、Ｘ軸スライド機構２７Ａのリニアモータ７７と電源線（図示略）を介して接続されており、リニアスケール７８のリニアスケール信号に基づいてリニアモータ７７へ供給する電力を変更することで、リニアモータ７７に対するフィードバック制御を実行する。装置制御メイン基板８５は、ホストコンピュータ１５から受信した生産プログラムなどに基づいてサーボアンプ８３を制御する。これにより、Ｘ軸スライド機構２７Ａは、生産プログラムに基づいたＸ方向の位置へ移動する。
【００３７】
同様に、サーボアンプ８３は、装着ヘッド２５のエンコーダ７６に対する初期化処理、エンコーダ信号の取得処理などを実行する。エンコーダ７６は、サーボモータ７５の回転位置などを示すエンコーダ信号を、多重通信を介してサーボアンプ８３へ送信する。このサーボモータ７５は、上記したように、装着ヘッド２５が有する保持部材を駆動する駆動源等として機能する。サーボアンプ８３は、装着ヘッド２５のエンコーダ７６と電源線（図示略）を介して接続されており、エンコーダ７６のエンコーダ信号に基づいて、サーボモータ７５に対するフィードバック制御を実行する。これにより、装着ヘッド２５は、生産プログラムに基づいて、保持部材を回転や上下動させる。
【００３８】
また、装置本体部４１の装置制御メイン基板８５は、上記した産業用ネットワークを介してＸ軸スライド機構２７Ａや装着ヘッド２５の備えるリレーやセンサ等を制御可能となっている。装置制御メイン基板８５は、産業用ネットワークにおけるマスターとして機能し、多重通信を介してＸ軸スライド機構２７Ａのスレーブ６１や装着ヘッド２５のスレーブ６２へ制御データを送信する。スレーブ６１，６２は、装置制御メイン基板８５から受信した制御データに基づいて、リレーやセンサを駆動する。また、スレーブ６１，６２は、リレーやセンサから取得した信号の値を制御データに書き込んで、多重通信を介して装置制御メイン基板８５へ送信する。これにより、装置制御メイン基板８５は、各装置のリレー等を制御することができる。
【００３９】
尚、図３に示す多重通信システムの構成は、一例であり適宜変更可能である。例えば、Ｙ軸スライド機構２７Ｂ（図２参照）のリニアモータ（図示略）に取り付けたリニアスケール信号を、多重通信により伝送しても良い。また、Ｙ軸スライド機構２７Ｂのリレー等の信号を、多重通信により伝送しても良い。また、固定部基板４５は、装置制御メイン基板８５によって制御されるスレーブを備えても良い。また、スレーブ６１は、ＦＰＧＡ１０３の回路ブロック（ＩＰコアなど）、即ち、ＦＰＧＡ１０３の一部でも良い。また、部品装着機２０は、産業用ネットワークに関わる機器（装置制御メイン基板８５のマスターとして機能する回路、スレーブ６１，６２など）を備えなくとも良い。
【００４０】
上記した構成により、装置制御メイン基板８５は、ホストコンピュータ１５から受信した生産プログラムに基づいて部品装着機２０を制御する。装置制御メイン基板８５は、例えば、ＣＰＵを主体として構成される処理回路であり、生産プログラムに基づいた処理を実行する。装置制御メイン基板８５は、産業用ネットワークによって収集したデータ、リニアスケール７８のリニアスケール信号、エンコーダ７６のエンコーダ信号等を、多重通信を介して受信する。また、装置制御メイン基板８５は、マークカメラ６９やパーツカメラ７１で撮像した画像データを画像処理基板８７で処理した結果（保持位置の誤差など）を入力する。装置制御メイン基板８５は、これらのデータ等に基づいて、次の制御内容（装着する電子部品の種類や装着位置など）を決定する。装置制御メイン基板８５は、決定した制御内容に応じて各種装置を制御する。
【００４１】
（多重化データの構成）
次に、上記した多重通信により伝送される多重化データの内容について説明する。図４は、光ファイバケーブル８２の多重通信において、固定部基板４５から装着ヘッド２５へ送信する多重化データの内容を示している。図５は、光ファイバケーブル８２において、装着ヘッド２５から固定部基板４５へ送信する多重化データの内容を示している。なお、図４及び図５のデータ配列やデータの内容は、一例である。また、固定部基板４５とＸ軸スライド機構２７Ａとを接続する光ファイバケーブル８１で伝送される多重化データについては、光ファイバケーブル８２の多重化データと同様の構成を採用できるため、その説明を省略する。
【００４２】
図４及び図５の各々には、３２ビット（各８ビットのブロックＡ〜Ｄ）の多重化データが示されている。例えば、多重化データは、伝送データのＤＣバランスを保持するために、８ビット（各ブロック）ごとに８Ｂ／１０Ｂ変換され、合計で４０ビットとなる。従って、多重化データは、例えば、１フレームが４０ビットで構成されている。例えば１フレーム当りの周期を８ｎｓｅｃ（周波数が１２５ＭＨｚ）に設定した場合、ＦＰＧＡ９１，１１３は、５Ｇｂｐｓ（４０ビット×１２５ＭＨｚ）の多重の通信回線を構築する。
【００４３】
図４及び図５は、１クロック（例えば８ｎｓｅｃ）ごとの多重化データを示している。また、図４及び図５は、０〜９の１０クロックのデータを示している。図４に示す固定部基板４５から送信する多重化データの先頭のブロックＡ（ＢＩＴ（ビット）０〜ＢＩＴ７）は、例えば、装着ヘッド２５に対する制御用のコマンドなどの送信に用いられる。このコマンドは、例えば、８Ｂ／１０Ｂ変換におけるＫ符号（Ｋコード）の制御用のシンボルなどである。また、図４に示す多重化データのブロックＢには、ブロックＡと同様のデータが設定されている。ブロックＡ，Ｂの誤り訂正の方法としては、例えば、リード・ソロモン符号を用いることができる。また、ブロックＡ，Ｂには、データの有無を示す１ビットの値が設定されている。このデータの有無を示すビット値は、多重通信の通信速度（５Ｇｂｐｓ）に対して、ブロックＡ，Ｂで伝送するデータを入出力する機器間の通信速度が遅い場合に、ブロックＡ，Ｂに有効なデータが設定されているか否かを示す値である。これにより、ブロックＡ，Ｂのデータを受信する受信側の機器は、このデータの有無を示すビット値に基づいて、有効なデータが設定されているのかを検出でき、データの処理やデータの破棄を迅速に行うことができる。
【００４４】
また、図５に示す装着ヘッド２５から送信する多重化データのブロックＡ，Ｂには、パーツカメラ７１の画素値（画像データ）が設定される。誤り訂正の方法としては、例えば、リード・ソロモン符号を用いることができる。なお、装着ヘッド２５が複数のカメラを備えている場合、ブロックＡ，Ｂを、それぞれのカメラの画像データを伝送するために使い分けても良い。
【００４５】
また、図４に示す多重化データのブロックＣ（ＢＩＴ１〜ＢＩＴ５）には、パーツカメラ７１を制御する制御信号などが設定される。ここでいう制御信号とは、例えば、カメラリンク規格であれば制御信号ＣＣ１〜ＣＣ４である。あるいは、制御信号とは、パーツカメラ７１に対して撮像を指示するトリガー信号（図中のＣＡＭ−ＴＲＧ）などである。また、ブロックＣのＢＩＴ０には、ブロックＣのデータの有無を示すビット値が設定される。
【００４６】
また、ブロックＣのＢＩＴ６には、ブロックＢに対するリード・ソロモン符号による符号化において、訂正能力を超えるバースト誤り等が発生したか否かを検出するためのパリティビット（図中のＫ符号フラグ）が設定されている。具体的には、例えば、リード・ソロモン符号による符号化の設定において、連続して２つのブロックの連続誤りを訂正可能な設定とする。この場合に、多重通信で３ブロック以上の連続誤りが発生すると受信側（装着ヘッド２５）では、データを訂正できない。そこで、ブロックＣのＢＩＴ６には、例えば、ブロックＢの８ビットに対応する偶数パリティを設定しておき、受信側で３ブロック以上の連続誤りを検出した場合に、異常停止や画像データの補正（図５の固定部基板４５が受信側の場合）などを実行する。また、ブロックＣのＢＩＴ７には、ＢＩＴ６と同様に、ブロックＡに対応するパリティビットが設定されている。また、図５に示す多重化データのブロックＣには、図４と同様に、ＢＩＴ６，７にパリティビット（図中のＫ符号フラグ）が設定されている。なお、図５に示す空白部分は、データの設定がなされていない空きビットを示している。
【００４７】
また、図４及び図５のブロックＤのＢＩＴ０〜３には、装着ヘッド２５のエンコーダ７６のエンコーダ信号が設定される。ここでいうエンコーダ信号とは、図４の場合では、サーボアンプ８３からエンコーダ７６へ送信する初期設定の信号、状態の問い合わせを行う信号、位置情報の取得などを行う信号である。また、図５の場合では、エンコーダ信号は、エンコーダ７６からサーボアンプ８３へ送信する位置情報などを示す信号である。例えば、装着ヘッド２５は、４組のサーボモータ７５及びエンコーダ７６を備える。この場合、装着ヘッド２５は、４軸の移動方向へ保持部材を移動させることが可能となる。図４及び図５は、このような４軸のエンコーダ７６の各々に対応して、４つのＢＩＴ０〜３を設定されている。また、ブロックＤのＢＩＴ０〜ＢＩＴ６のデータに対する誤り訂正の方法としては、例えば、ハミング符号を用いることができる。
【００４８】
ブロックＤのＢＩＴ０には、１０クロックのうち、最初の４クロック（図４及び図５中のクロック０〜４）にエンコーダ信号のデータが設定されている（図４及び図５中のＥ１）。クロック０，２における各ビット位置には、エンコーダ信号がビット割り当てされている。また、クロック１，３における各ビット位置には、エンコーダ信号のデータの有無を示す情報（図４及び図５中の「Ｅ１有無」）がビット割り当てされている。このデータの有無を示す情報は、上記したように、例えば、多重化データのデータ転送レートに比べてエンコーダ信号のデータ転送レートが低速である場合に、低速なエンコーダ信号が各ビット位置（ＢＩＴ０のクロック０，１）に設定されているか否かを示すための情報である。エンコーダ信号と、そのエンコーダ信号の有無を示す情報とは、１サイクルごとに交互に設定されている。
【００４９】
また、ＢＩＴ０のクロック４には、サーボアンプ８３とエンコーダ７６の通信において、タイムアウトエラーが発生したか否かを示すタイムアウト情報が設定されている。また、ＢＩＴ０のクロック５には、巡回冗長検査（ＣＲＣ）用のビット値が送信側によって設定される（図４及び図５中の「ＣＲＣ異常」）。ＢＩＴ０のクロック６〜９には、前方誤り訂正符号のハミング符号である４ビットの符号ビットが設定されている。誤り訂正符号は、例えば、ハミング符号（１５，１１）の短縮形である。また、ＢＩＴ１〜６のクロック６〜９には、ＢＩＴ０と同様に、４ビットの符号ビットが設定されている。ＦＰＧＡ９１，１０３は、多重化データを受信した際に、多重化を解除したエンコーダ信号等のデータに対し、誤り訂正符号に基づいて誤り検出や訂正を実行する。なお、ＢＩＴ１〜ＢＩＴ３には、ＢＩＴ０と同様にエンコーダ信号に係わるデータが設定される。
【００５０】
また、図４及び図５に示すブロックＤのＢＩＴ４には、パーツカメラ７１の制御信号が設定されている。ここでいう制御信号とは、例えば、パーツカメラ７１がカメラリンク規格のカメラである場合、パーツカメラ７１の照明の点灯等を制御するＵＡＲＴ通信の制御信号である。ＢＩＴ４のクロック４，５には、クロック０〜３のデータ値に係わる情報が設定される。
【００５１】
また、図４及び図５に示すブロックＤのＢＩＴ５，６には、産業用ネットワーク、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩに係わるデータが設定されている（図４及び図５中の「ＭＩＩＩ」など）。このデータは、スレーブ６２の制御データである。ＢＩＴ５，６のクロック０〜３の４ビットには、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩの制御データが設定される。ＢＩＴ５，６のクロック４には、データの有無を示す情報が設定される。また、ＢＩＴ５，６のクロック５には、巡回冗長検査（ＣＲＣ）用のビット値が送信側によって設定される。
【００５２】
また、図４及び図５に示すブロックＤのＢＩＴ７には、装着ヘッド２５のＦＰＧＡ１１３のデバック機能を実行するＪＴＡＧ信号のデータが設定されている。ＪＴＡＧ信号のデータには、誤り訂正の方法が設定されていない。なお、ＪＡＴＧ信号のデータについても、他のデータと同様に、誤り訂正の符号を付加しても良い。
【００５３】
ＢＩＴ７のＴＣＫ（Ｔｅｓｔ  Ｃｌｏｃｋ）は、ＪＴＡＧ規格におけるクロック信号（Ｔｅｓｔ  Ｃｌｏｃｋ）であり、例えば、ＪＴＡＧコネクタを接続するシリアルデータバスのシステムクロックとして用いられる。本実施形態のＦＰＧＡ１１３は、図３に示すように、ＴＡＰコントローラ１２１（ロジックアナライザ部の一例）と、多重化部１２３を備えている。なお、固定部基板４５のＦＰＧＡ９１及びＸ軸スライド機構２７ＡのＦＰＧＡ１０３は、ＦＰＧＡ１１３と同様に、ＴＡＰコントローラ、多重化部を備える。図面が煩雑なるため、ＦＰＧＡ９１，１０３のＴＡＰコントローラ等の図示は省略する。
【００５４】
ＴＡＰコントローラ１２１は、例えば、Ａｌｔｅｒａ（登録商標）Ｉｎｃ．のｓｉｇｎａｌ  ＴＡＰ（登録商標）やＸｉｌｉｎｘ（登録商標）Ｉｎｃ．のＣｈｉｐＳｃｏｐｅなどのロジックアナライザで用いられる論理回路である。ＴＡＰコントローラ１２１は、ＦＰＧＡ１１３の論理回路として構築される。ＴＡＰコントローラ１２１は、例えば、１６状態のステートマシンである。ここでいう１６状態のステートとは、例えば、テストロジックをリセットするＴeｓｔ−Ｌｏｇｉｃ−Ｒｅｓｔステートや、アイドル状態を維持するＲｕｎ−Ｔｅｓｔ／Ｉｄｌｅステートなどである。ＴＡＰコントローラ１２１は、例えば、ＴＣＫ以外の他の信号（ＴＭＳ、ＴＤＩ、ＴＤＯ）を、ＴＣＫの立ち上がりエッジで取り込む。ＴＡＰコントローラ１２１は、後述するロジックアナライザソフトによって設定された観測対象の信号の取り込みを実行する。また、ＴＡＰコントローラ１２１は、取り込んだ信号を、トリガー条件などに基づいてＪＴＡＧ信号（図５のブロックＤのＢＩＴ７）として多重化部１２３へ出力する。
【００５５】
多重化部１２３は、ＦＰＧＡ１１３の論理回路として構築される。多重化部１２３は、上記したＦＰＧＡ１１３における多重化処理、即ち、図４に示す多重化データの非多重化や、図５に示す多重化データの多重化処理を行う。
【００５６】
図４のブロックＤにおけるＢＩＴ７のＴＭＳ（Ｔｅｓｔ  Ｍｏｄｅ  Ｓｅｌｅｃｔ）は、ＴＡＰコントローラ１２１の状態遷移を制御するデータである。ＴＡＰコントローラ１２１は、例えば、後述するＦＰＧＡ開発用ＰＣ１２７（図３参照）のロジックアナライザソフトから受信したＴＭＳ信号に応じて、１６状態の各ステート間を遷移する。これにより、ＦＰＧＡ開発用ＰＣ１２７は、ＴＡＰコントローラ１２１に対する制御を実行することができる。図４のＢＩＴ７のＴＤＩ（Ｔｅｓｔ  Ｄａｔａ  Ｉｎ）は、命令データ、テストデータ、回路データなどのＴＡＰコントローラ１２１に対する入力データである。ＴＡＰコントローラ１２１は、ＴＤＩ信号を、自身の各レジスタ等へ入力する。図５のＢＩＴ７のＴＤＯ（Ｔｅｓｔ  Ｄａｔａ  Ｏｕｔ）は、命令データ、テストデータ、回路データなどのＴＡＰコントローラ１２１からの出力データである。図４及び図５に示すように、ＴＣＫ、ＴＭＳ、ＴＤＯ（ＴＤＩ）は、１クロックごと（８ｎｓｅｃごと）に順番に送信される。尚、図４及び図５に示す多重化データの構成は一例であり、必要な通信速度、部品装着機２０に取り付けた装置の種類、数などに応じて適宜変更される。例えば、ＪＴＡＧ信号として、リセット信号（ＴＲＳＴ）を多重化して送受信しても良い。
【００５７】
図３に示すように、本実施形態の固定部基板４５は、多重ＪＴＡＧ用コネクタ９６を備えている。多重ＪＴＡＧ用コネクタ９６は、ＦＰＧＡ９１，１０３，１１３のＴＡＰコントローラ１２１に対応して３つ設けられている。例えば、３つの多重ＪＴＡＧ用コネクタ９６の各々は、図３に示すように、ＪＴＡＧ機器１２５を介してＦＰＧＡ開発用ＰＣ１２７に接続される。ＪＴＡＧ機器１２５は、ケーブル１２６を介してＦＰＧＡ開発用ＰＣ１２７と接続されている。ケーブル１２６は、例えば、ＵＳＢ規格に準拠した通信を行うＵＳＢケーブルである。この場合、ＪＴＡＧ機器１２５は、多重ＪＴＡＧ用コネクタ９６と接続されるシリアルケーブルをＵＳＢ規格のケーブルに変換する変換器である。
【００５８】
ＦＰＧＡ開発用ＰＣ１２７は、ＣＰＵを主体とするパーソナルコンピュータである。ＦＰＧＡ開発用ＰＣ１２７は、ＴＡＰコントローラ１２１の回路の設定、変更、追加などを行う際に、部品装着機２０に接続される。ＦＰＧＡ開発用ＰＣ１２７は、ハードディスクに記憶されたロジックアナライザソフトをＣＰＵで実行することで、ＦＰＧＡ９１，１０３，１１３のＴＡＰコントローラ１２１の設定、ＴＡＰコントローラ１２１に対する制御などを実行する。ここでいうロジックアナライザソフトとは、例えば、Ａｌｔｅｒａ（登録商標）Ｉｎｃ．のＳｉｇｎａｌ  ＴＡＰ（登録商標）やＸｉｌｉｎｘ（登録商標）Ｉｎｃ．のＣｈｉｐＳｃｏｐｅなどのロジックアナライザ機能を設定するためのユーザインターフェースを提供するソフトである。従って、本実施形態の部品装着機２０では、固定部基板４５に接続したＦＰＧＡ開発用ＰＣ１２７のロジックアナライザソフトは、固定部基板４５のＦＰＧＡ９１のＴＡＰコントローラに対する設定を行うことが可能となっている。また、ＦＰＧＡ開発用ＰＣ１２７のロジックアナライザソフトは、部品装着機２０の多重通信システムを介して可動部（Ｘ軸スライド機構２７Ａや装着ヘッド２５）のＦＰＧＡ９１，１１３のＴＡＰコントローラ１２１に対する設定を行うことが可能となっている。
【００５９】
（ロジックアナライザソフトについて）
次に、ＦＰＧＡ開発用ＰＣ１２７のロジックアナライザソフトによるＴＡＰコントローラ１２１の制御について説明する。図６は、ＴＡＰコントローラ１２１を制御するための処理手順を示すフローチャートである。以下の説明では、一例として装着ヘッド２５のＦＰＧＡ１１３のＴＡＰコントローラ１２１について説明する。なお、ＦＰＧＡ１０３についても、ＦＰＧＡ１１３と同様に、ＴＡＰコントローラ（図示略）に対する設定等を行うことができる。
【００６０】
まず、図６のステップ（以下、単にＳと記載する）１１において、ユーザは、ＦＰＧＡ開発用ＰＣ１２７を操作してロジックアナライザソフトを起動する。ユーザは、ＦＰＧＡ１１３にＴＡＰコントローラ１２１を実装させるためのデザインファイル（Ｓｉｇｎａｌ  ＴＡＰ（登録商標）であればＳｉｇｎａｌ  ＴＡＰファイル）を作成する。
【００６１】
Ｓ１３において、ユーザは、ロジックアナライザソフトを操作して、クロック信号や観測する信号を設定する。ＴＡＰコントローラ１２１は、例えば、Ｓ１３で設定されたクロック信号の立ち上がりエッジに同期して、観測する信号をサンプリングする。従って、クロック信号は、例えば、処理信号の観測を開始するトリガー条件を設定するための信号である。ロジックアナライザソフトは、例えば、ＦＰＧＡ１１３のコンフィグ情報に基づいて、ＦＰＧＡ１１３で処理される各種の処理信号の情報を取得することができる。あるいは、ロジックアナライザソフトは、ＦＰＧＡ１１３と通信を実行し、ＦＰＧＡ１１３の処理信号の情報を取得しても良い。
【００６２】
ロジックアナライザソフトは、取得した処理信号の情報を、ＦＰＧＡ開発用ＰＣ１２７のモニターに表示する。ユーザは、モニターの表示を確認し、ＦＰＧＡ１１３の処理信号の中から、クロック信号や観測対象の信号を選択する。この観測対象の信号としては、例えば、多重化部１２３で処理する処理信号を採用できる。多重化部１２３の処理信号としては、画像データ、産業用ネットワークの制御データ、エンコーダ信号などの他に、光ファイバケーブル８２の多重通信のリンク確立を示す信号、リンク切断などの異常を示す信号などを採用できある。なお、観測対象の信号としては、ＦＰＧＡ１１３で処理される他の信号（各種のセンサの信号など）を採用することもできる。
【００６３】
観測対象の信号として多重化部１２３の処理信号を選択されると、後述するように、ＴＡＰコントローラ１２１は、多重化部１２３の処理信号をＪＴＡＧ信号の形式（ＴＤＯ信号など）で多重化部１２３へ出力する。多重化部１２３は、ＴＡＰコントローラ１２１から入力したＪＴＡＧ信号を多重化データに多重化して送信する。従って、本実施形態のＴＡＰコントローラ１２１は、多重化部１２３で処理される処理信号をＪＴＡＧ信号として出力する。これにより、多重通信のリンクの確立を示す信号などを多重通信で送信し、固定部基板４５側で信号の内容を確認できる。
【００６４】
また、例えば、ＦＰＧＡ１１３の論理回路として、エンコーダ信号のデータ誤りなどが発生した場合に特定の信号レベルを変更する論理回路をＴＡＰコントローラ１２１に構築しても良い。そして、この特定の信号を観測対象の信号として設定しても良い。これにより、エンコーダ信号の異常を観測することができる。
【００６５】
次に、ユーザは、ロジックアナライザソフトを操作して、デザインファイルのコンパイルを実行し、コンパイル後のファイル（Ｓｉｇｎａｌ  ＴＡＰ（登録商標）であればＳＯＦファイル）を生成する（Ｓ１５）。次に、ＦＰＧＡ開発用ＰＣ１２７からＦＰＧＡ１１３へコンパイル後のファイルのダウンロードを実行する（Ｓ１７）。例えば、ユーザは、ロジックアナライザソフトを操作して、３つの多重ＪＴＡＧ用コネクタ９６の各々と接続されたケーブル１２６のうち、ＦＰＧＡ１１３に対応するケーブル１２６を選択する。これにより、コンパイル後のファイルのダウンロード先を選択できる。
【００６６】
ユーザによってダウンロードの実行がなされると、コンパイル後のファイルが、ＦＰＧＡ開発用ＰＣ１２７から多重ＪＴＡＧ用コネクタ９６を介してＦＰＧＡ９１の多重化部（図示略）に入力される。ＦＰＧＡ９１の多重化部は、例えば、図４に示す多重化データのブロックＤのＢＩＴ７へコンパイル後のファイルのデータを多重化する。この場合、多重化データのブロックＤのＢＩＴ７は、初期処理では、コンパイル後のファイルの伝送に用いられ、観測が開始されるとＪＴＡＧ信号の転送に使用される。なお、コンパイル後のファイルの伝送を、多重化データのブロックＤのＢＩＴ７以外のビットを用いて実行しも良い。
【００６７】
ＦＰＧＡ１１３は、例えば、コンパイル後のファイルを受信し、論理回路の一部を変更することで、ＴＡＰコントローラ１２１の回路構成を変更する。これにより、ＴＡＰコントローラ１２１の観測対象の信号を変更でき、ＴＡＰコントローラ１２１から出力するＪＴＡＧ信号の内容や、取り込みを開始するトリガー条件などを変更できる。ＴＡＰコントローラ１２１は、変更された回路構成で起動し、処理信号の観測を開始する（Ｓ１９）。また、ユーザは、部品装着機２０の装着作業を開始させ、試験動作等を実行させる。
【００６８】
これにより、多重通信を介した分析が開始される（Ｓ２１）。具体的には、例えば、ＦＰＧＡ開発用ＰＣ１２７のロジックアナライザソフトは、ＴＭＳ信号を用いてＴＡＰコントローラ１２１のステートを適宜変更する。また、ロジックアナライザソフトは、ＴＤＩ信号を用いて、ＴＡＰコントローラ１２１に対する命令等を実行する。ＴＡＰコントローラ１２１は、ユーザによって設定された観測対象の信号をサンプリングしてＪＴＡＧ信号（ＴＤＯ信号など）として多重化部１２３へ出力する。多重化部１２３は、ＴＡＰコントローラ１２１から入力したＪＴＡＧ信号を、多重通信を介して固定部基板４５のＦＰＧＡ９１へ送信する。ＦＰＧＡ９１の多重化部は、多重化データから図５に示すブロックＤのＢＩＴ７を分離し、多重ＪＴＡＧ用コネクタ９６を介してＦＰＧＡ開発用ＰＣ１２７へＪＴＡＧ信号を出力する。ロジックアナライザソフトは、応答や命令のＪＴＡＧ信号をＦＰＧＡ１１３へ再度送信等する。このＦＰＧＡ開発用ＰＣ１２７のロジックアナライザソフトとＦＰＧＡ１１３との間で伝送されるＪＴＡＧ信号が、図４及び図５に示すブロックＤのＢＩＴ７で伝送される。
【００６９】
仮に、装着ヘッド２５のＪＴＡＧ用コネクタ１１５を用いてＦＰＧＡ１１３の処理信号を分析する場合、装着ヘッド２５の分解等が必要となる可能性がある。また、可動する装着ヘッド２５と接続したケーブルの脱落や断線が発生する虞がある。これに対し、本実施形態では、ＦＰＧＡ開発用ＰＣ１２７を操作することで、多重通信で接続されたＦＰＧＡ１１３のＴＡＰコントローラ１２１に対する様々な制御を行うことができる。これにより、ＦＰＧＡ１１３の処理信号を分析するために装着ヘッド２５を分解等する必要がなくなる。
【００７０】
図７は、ロジックアナライザソフトが、ＦＰＧＡ開発用ＰＣ１２７に表示する観測画面の一例を示している。図７に示すように、観測画面には、図６のＳ１３で設定した観測対象の信号の波形を表示する波形表示部１３１が表示されている。波形表示部１３１には、各観測対象信号の波形が表示されている。ユーザは、この波形を確認することで、ＦＰＧＡ１１３の処理信号の状態を確認できる。例えば、部品装着機２０の装着作業においてエラーが発生した場合に、発生時の処理信号の状態からエラーの原因を分析することができる。
【００７１】
波形表示部１３１は、例えば、横軸を時間として信号の波形を表示している。時間のゼロ（０）は、例えば、処理信号のサンプリングを開始した時間、即ち、Ｓ１３で設定したクロック信号の立ち上がりのタイミング（トリガーの条件を満たした時間）を示している。
【００７２】
波形表示部１３１の上には、各種の設定ボタン１３３が表示されている。例えば、設定ボタン１３３の保存ボタンが押されることに応じて、ＦＰＧＡ開発用ＰＣ１２７は、波形表示部１３１に表示した観測対象信号のデータを保存する処理を行う。また、実行ボタンが押されることに応じて、ＦＰＧＡ開発用ＰＣ１２７は、ＴＡＰコントローラ１２１に対する信号の出力（サンプリング）を開始させる。また、停止ボタンが押されることに応じて、ＦＰＧＡ開発用ＰＣ１２７は、ＴＡＰコントローラ１２１に対し信号の出力を停止させる。また、設定ボタンは、観測対象の信号の変更などの各種の条件を変更する画面を表示するためのボタンである。
【００７３】
また、波形表示部１３１の右側には、選択中のケーブル１２６を表示するＵＳＢケーブル選択表示画面１３５が表示されている。ユーザは、ＵＳＢケーブル選択表示画面１３５のプルダウンメニューを操作することで、ケーブル１２６を選択、即ち、対象とするＦＰＧＡ９１，１０３，１１３（ＴＡＰコントローラ１２１）を選択することができる。例えば、プルダウンメニューのＵＳＢケーブルの番号１，２，３は、ＦＰＧＡ９１、１０３，１１３の順番に対応している。このような観測画面を用いて観測を行うことで、多重通信を介してＦＰＧＡ９１，１０３，１１３の処理信号を観測することが可能となる。
【００７４】
ここで、本実施形態のＦＰＧＡ１１３は、固定された固定部基板４５に対して可動する装着ヘッド２５に設けられている。上記したように、装着ヘッド２５のＦＰＧＡ１１３は、多重通信によりＪＴＡＧ信号を固定部基板４５へ送信する。これにより、装着ヘッド２５に調査用のケーブルなどを接続して装着ヘッド２５から処理信号を直接取得する必要がなくなる。結果として、装着ヘッド２５のような多重通信を行う装置の処理内容を確認しようとする場合に、確認作業が容易となる。
【００７５】
また、ＴＡＰコントローラ１２１は、ＦＰＧＡで構成される論理回路である。これによれば、固定部基板４５側で処理信号を確認した後、必要に応じてＴＡＰコントローラ１２１の論理回路の変更、取得する処理信号の変更などを行うことができる。
【００７６】
また、ＦＰＧＡ１１３は、基板１７に対する電子部品の装着を行う装着ヘッド２５に設けられる。装着ヘッド２５によって電子部品を基板１７に装着する部品装着機２０では、装着ヘッド２５を高速に移動させながら作業を行う。このため、調査用のケーブルを装着ヘッド２５に接続したまま装着作業を行わせると、ケーブルの脱落や断線が発生し、デバック等をすることがより困難となる。従って、装着ヘッド２５を備える部品装着機２０において、多重通信により装着ヘッド２５から処理信号をＪＴＡＧ信号で送信することは、極めて有効である。
【００７７】
因みに、部品装着機２０は、作業機の一例である。装着ヘッド２５のＦＰＧＡ１１３は、多重通信装置の一例である。固定部基板４５は、通信部の一例である。ＴＡＰコントローラ１２１は、ロジックアナライザ部の一例である。ＦＰＧＡ開発用ＰＣ１２７は、表示装置の一例である。
【００７８】
以上、上記した本実施例によれば以下の効果を奏する。
本実施例の一態様では、ＦＰＧＡ１１３は、ＦＰＧＡ１１３で処理される処理信号をＪＴＡＧ信号で出力するＴＡＰコントローラ１２１と、ＪＴＡＧ信号を含む複数の信号を多重化した多重化データを固定部基板４５へ送信する多重化部１２３と、を備えている。
【００７９】
これによれば、ＴＡＰコントローラ１２１から出力されるＪＴＡＧ信号を多重化して固定部基板４５へ送信することができる。固定部基板４５側では、多重化データからＪＴＡＧ信号を分離することで、ＦＰＧＡ１１３（装着ヘッド２５側）で処理される処理信号を確認することができる。これにより、多重通信により処理信号を取得できるため、調査用のケーブルを装着ヘッド２５に接続する必要がなくなり、装着ヘッド２５を分解等する必要がなくなる。また、調査用のケーブルを接続しないため、装着ヘッド２５の移動によって調査用のケーブルの脱落や断線が発生する虞がなくなる。従って、装着ヘッド２５の処理内容を容易に確認することができる。また、多重通信により必要な処理信号を固定部基板４５側へ送信できるため、ヘッド基板９７等に処理信号を蓄積するための大容量の記憶部を設ける必要がなくなる。
【００８０】
尚、本開示は上記の実施例に限定されるものではなく、本開示の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、ＪＴＡＧ信号を多重通信で送信する多重通信装置は、可動する装置に限らず、固定された装置でも良い。
また、ＴＡＰコントローラ１２１は、多重化部１２３で処理する処理信号（リンクの確立を示す信号など）を、ＪＴＡＧ信号として出力しなくとも良い。
また、ＴＡＰコントローラ１２１や多重化部１２３は、ＦＰＧＡなどのプログラマブルロジックデバイスでなくとも良い。例えば、ＴＡＰコントローラ１２１や多重化部１２３による処理を、ＡＳＣＩなどのハードウェア処理で実現しても良く、ＣＰＵでプログラムを実行するなどしてソフトウェア処理で実現しても良い。
【００８１】
また、上記実施形態では、本開示の作業機として、基板１７に電子部品を装着する部品装着機２０を採用したが、これに限らない。例えば、作業機としては、基板１７にはんだを塗布するはんだ塗布装置、工作機械、介護用ロボットなど様々な作業機を採用することができる。
また、部品装着機２０は、ＦＰＧＡ開発用ＰＣ１２７を備えない構成でも良い。
【符号の説明】
【００８２】
１７  基板、２５  装着ヘッド、２０  部品装着機（作業機）、４５  固定部基板（通信部）、１１３  ＦＰＧＡ（多重通信装置）、１２１  ＴＡＰコントローラ（ロジックアナライザ部）、１２３  多重化部、１２７  ＦＰＧＡ開発用ＰＣ（表示装置）。
【図１】
2020136705.tif 000003
【図２】
2020136705.tif 000004
【図３】
2020136705.tif 000005
【図４】
2020136705.tif 000006
【図５】
2020136705.tif 000007
【図６】
2020136705.tif 000008
【図７】
2020136705.tif 000009
【国際調査報告】
2020136705.tif 000010
2020136705.tif 000011
2020136705.tif 000012
2020136705.tif 000013