(57)【特許請求の範囲】
【請求項１】
プラズマ雰囲気とした処理チャンバ内の基材に、負又は正の一方の極性のバイアス用高電圧パルスを印加することにより負又は正の一方の極性にバイアスして、基材の周囲にイオンシースを形成し、このイオンシースを通じてイオンを基材に注入するプラズマイオン注入方法において、前記負又は正の一方の極性のバイアス用高電圧パルスのパルス印加終了毎に、放電スイッチング回路のスイッチングにより、前記基材をアースに周期的に接続し、前記負又は正の一方の極性の高電圧パルスのパルス印加毎に基材側に残る電荷を、前記バイアス用高電圧パルスと同期した周期でアースへ放電させることを特徴とするプラズマイオン注入方法。
【請求項２】
放電スイッチング回路を、高電圧パルスを印加するバイアス用パルス発生回路に接続し、高電圧パルスの印加周期と同期させてオン・オフすることを特徴とする請求項１記載のプラズマイオン注入方法。
【請求項３】
放電スイッチング回路のオン時点を、高電圧パルスの立ち下がり時点よりも僅かに遅く、放電スイッチング回路のオフ時点を、高電圧パルスの立ち上がり時点よりも僅かに早くすることを特徴とする請求項２記載のプラズマイオン注入方法。
【請求項４】
プラズマ雰囲気とした処理チャンバ内の基材に、バイアス用電源から負又は正の一方の極性の高電圧パルスを印加して、基材の周囲にイオンシースを形成し、このイオンシースを通じてイオンを基材に注入するプラズマイオン注入装置において、前記バイアス用電源に、前記負又は正の一方の極性のバイアス用高電圧パルスのパルス印加周期と同期してスイッチングして基材をアースに接続する放電スイッチング回路を設け、前記負又は正の一方の極性の高電圧パルスのパルス印加毎に基材側に残る電荷を、放電スイッチング回路のスイッチングにより、前記バイアス用高電圧パルスと同期した周期でアースへ放電させることを特徴とするプラズマイオン注入装置。
【請求項５】
放電スイッチング回路は、高電圧パルスを基材へ印加するバイアス用パルス発生回路とトーテムポール形に接続されて、トーテムポールの上下のアームをそれぞれ構成し、同じ発振回路により駆動されることを特徴とする請求項４記載のプラズマイオン注入装置。
【請求項６】
放電スイッチング回路のオン時点は、高電圧パルスの立ち下がり時点よりも僅かに遅く、放電スイッチング回路のオフ時点は、高電圧パルスの立ち上がり時点よりも僅かに早いことを特徴とする請求項５記載のプラズマイオン注入装置。
【請求項７】
放電スイッチング回路とバイアス用パルス発生回路とは、それぞれ複数の半導体スイッチング素子を積み重ねるように直列接続して、高電圧に対する同等の耐圧性を有することを特徴とする請求項５又は６記載のプラズマイオン注入装置。
【請求項８】
放電スイッチング回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路、及びバイアス用パルス発生回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路がそれぞれパルストランスを含み、パルストランスの二次側出力パルスを各半導体スイッチング素子のゲート駆動信号とすることを特徴とする請求項７記載のプラズマイオン注入装置。
【請求項９】
放電スイッチング回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路、及びバイアス用パルス発生回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路がそれぞれゲート駆動用フォトダイオード及びゲート駆動用半導体を含み、ゲート駆動用フォトダイオードによりゲート駆動用半導体をオン・オフさせて各半導体スイッチング素子をスイッチングさせることを特徴とする請求項７記載のプラズマイオン注入装置。
【請求項１０】
放電スイッチング回路及びバイアス用パルス発生回路のそれぞれについて、複数の半導体スイッチング素子に代えて真空管を用い、フォトダイオードにより真空管駆動用半導体をオン・オフさせて真空管をオン・オフすることを特徴とする請求項５又は６記載のプラズマイオン注入装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマ雰囲気中の基材に高電圧パルスを印加してイオンを注入するプラズマイオン注入方法及び装置に関する。
【０００２】
【従来の技術】
図１の原理図に示すように、真空容器内のプラズマ雰囲気中におかれた三次元形状の基材に、接地された真空容器に対し負の高電圧パルスを印加すると、基材の周囲にはイオンシースが形成され、電圧のほとんどはイオンシースに加わる。イオンシースの形状は基材の輪郭に沿うため、基材の周囲から一様にイオンが注入される。回転機構や新たなイオン源の設置もなく、真空容器内にはプラズマと基材があるのみである。装置構成は簡単になり、基材の処理個数も大量に行える。このように、プラズマ中に浸された基材にバイアスとしてパルス電圧を印加し、基材へのイオン注入を図る方法をプラズマイオン注入という。
【０００３】
プラズマイオン注入法は、例えば工具の表面改質による寿命の向上、高温下での材料腐食の防止、タービンブレードなどの大型かつ精密部材の硬度の増加など、エンジニアリング部材への適用が期待されている。さらに医療への応用も可能である。例として人工骨や人工血管へのイオン注入があげられる。人工骨の場合には、生体とのなじませることや可動部の摩耗の防止などが目的である。
【０００４】
一方、それぞれの部材は１個、１個が異なる形状であり、複雑な形状を持つ。平面とか円筒面などの簡単な形状ではなく、複雑な形をする三次元形状部材へ均一にイオン注入を行おうとする場合、イオン流は、一次元であるよりも三次元形状部材に沿って形成されるイオンシースから出発して基材に向かう流れである方が望ましい。プラズマイオン注入は基材がプラズマ中に浸され、イオンシースが部材の周囲に形成されているため、均一なイオン注入を実現するのに適した方法であり、過渡的なイオン流の利用により基材表面からの改質が可能な方法である。
【０００５】
従来のイオン注入法は、図２に示すように、別に設けたプラズマ生成室からイオンを引き出し加速してビーム状とし、基材に入射していた。この場合、基材側から見ると一方向からのイオンの流れである。三次元の形状を持つ基材に一様にイオンを注入しようとすれば、基材を真空容器内で回転させるなどの方法を採らねばならず、装置構成が複雑になる。また、大量の基材を同時に処理することは困難であった。
【０００６】
図３に、イオンが基材に到達するときに発生する現象を模式図にして示す。現象は（Ａ）に示す堆積、（Ｂ）に示すスパッタリング、（Ｃ）に示す注入の３種に分類でき、それぞれ基材の表面に積もる現象、基材の成分を吹き飛ばす現象、イオンそのものが基材の中に入り込む現象を表す。これらはそれぞれのイオンが持つエネルギーに依存する。すなわち、エネルギーが低いときは堆積、エネルギーが大きいときは注入が起こる。中間のエネルギーのときはスパッタリングが起こる。
【０００７】
プラズマイオン注入において基材に印加されるバイアス電圧は矩形状の電圧で、その電圧波形の一例を図４、基材に流れる電流波形の一例を図５に示す。
【０００８】
図４より、印加電圧波形は、所定の立ち上がりと立ち下がり時間が存在するのが分かる。また、電圧の立ち上がり部は、立ち下がり部より早く立ち上がるのが分かる。立ち上がり部は電子による作用が優先的であり、立ち下り部は、イオンシースの抵抗とイオンシースの持つ静電容量が大きい結果であり、現象は異なる。いずれにしても一定の電圧になる前後は、電気的特性をあらわす立ち上がり部と立ち下がり部を持つ波形となることが分かる。
【０００９】
上述のようにエネルギーが大きいときはイオンの注入が起こるので、一定の電圧は注入領域で、このことは既に確認されている。
【００１０】
電圧の立ち上がり及び立ち下がり部は、堆積あるいはスパッタ領域に該当することは容易に分かる。したがって、本条件下においてイオン注入を図る場合、必然的にスパッタ現象が伴うことが分かる。金属イオンを用いた場合、中性粒子による堆積現象があるが、チタンイオンによるスパッタ現象は生成された薄膜を損傷することになり、薄膜生成の観点からは不都合である。特に、高電圧パルスの立ち下がり部の継続時間が長いと、その分、スパッタ現象も顕著に起こる。
【００１１】
このことは、複合的プラズマイオン注入装置において堆積薄膜のイオンの衝突による剥離をもたらし、表面の損傷にいたる。剥離やスパッタが起こると生成される薄膜の商品性は失われる。
【００１２】
特に、電圧の立ち下り部が重要な役割を果たすので、以降は電圧の立ち下り部について説明する。電圧の立ち下がり部では、一定電圧の印加によるイオンシースが形成されており(図１参照)、電気回路に置き換えて示すと図６のようになる。すなわち、主要な成分はイオンシース部に見られる抵抗とキャパシタンス(固有の容量をもつ)である。これらはイオンシースの内部に存在するイオンの影響を受ける。
【００１３】
一般的に、イオンシースの形状や大きさは印加電圧、プラズマ密度、イオン種などのみでなく、基材の形状(表面積)に影響される。このことは次のようにして説明される。基材を流れる電流Ｉは、電流密度Ｊと基材の表面積Ａの積（Ｊ×Ａ）にて与えられる。Ｊはチャイルドーラングミュア則に従うと考えると、以下のようになる。
【００１４】
【数１】
0003775170.tif 000002
【００１５】
ここで、Ｖ０：印加電圧、ｑ：イオンの電荷量、ｓ：ターゲットとシースエッジの間の距離、Ｍ：イオンの質量、ε０：真空の誘電率である。したがって、イオンシースの抵抗Ｒは
【００１６】
【数２】
0003775170.tif 000003
【００１７】
ここで、
【００１８】
【数３】
0003775170.tif 000004
【００１９】
にて与えられる。以上のことから、シース抵抗はプラズマ密度、印加電圧、印加時間及び基材の表面積により変化することが分かる。プラズマイオン注入を行う場合、多様なプラズマ種が選択されるが、この場合、１０９〜１０１２ｃｍ−３の範囲に分かれる。これは式（２）及び式（３）よりシースインピーダンス(抵抗)が１００倍の変化をすることになる。
イオンシース内のコンデンサ容量は平面を考えた場合、
【００２０】
【数４】
0003775170.tif 000005
【００２１】
にて与えられるので、Ｒと同様にプラズマ密度、印加電圧、印加時間及び基材の表面積の影響を受けることが分かる。
【００２２】
図７〜図９は従来の装置を使用して行った実験例で、プラズマの有無により印加電圧波形及びイオン電流波形が変化することを示している。これらの図は、高周波(１３．５６ＭＨｚ)放電によるガスプラズマ実験例で、基材の直径は２０ｍｍ、真空度は８．０×１０−４Ｔｏｒｒで、図７はプラズマ照射開始１ｍｓ後、図８は１．５ｍｓ後、図９はプラズマ負荷がないときの波形である。なお、直流金属プラズマについても同様の結果が得られた。
【００２３】
ここで、基材にバイアスとして高電圧のパルス電圧を印加するパルスモデュレータに要求される条件について考える。三次元形状物へのイオン注入は多岐にわたる。例えば、印刷用のローラについてみれば直径が１ｍを超える大型であり、自動車のカムやシムは数ｃｍで精密小物である。すなわち、対象とする部品により基材の表面積は変化すること、小物部品は一括して大量に処理することが上げられ、プロセスは千差万別である。このような条件下で、プラズマイオン注入に適する高電圧のパルスモデュレータに要求される条件を列挙すると、以下のとおりである。
【００２４】
(イ)  任意の電圧、電流もしくは任意の負荷インピーダンスにおいてフレキシブルに動作すること。
(ロ)  パルス幅、繰り返し数が変えられること。
(ハ)  立ち上がり・立ち下がりが早いこと（いずれも1μ秒以下）。
(ニ)  不測のトラブル（アーキング）に対し、システムを防御するための電流の制限機構を備えていること。
(ホ)  スイッチング雑音をできるだけ小さくすること。
(ヘ)  スイッチングデバイスの耐久性が高いこと。
【００２５】
これらの中で、プラズマパラメータや基材の形状による影響を直接受ける要因は(イ)であり、安定かつ生産性のあるプロセスとするのに最も重要な要因である。また、(ロ)〜(ヘ)は技術的な問題であり、電気回路設計により解決される問題である。
【００２６】
従来のパルスモデュレータでは、負荷であるイオンシースや基材の影響を大きく受けることは、指摘されているところである。例えば、
▲１▼  負荷インピーダンスは基材の大きさとプラズマパラメータに依存し、これらの値はそれぞれの応用により異なるため、整合条件を満足させることは困難である。
▲２▼  プラズマ注入における高電圧パルサーの特性は、パルサーが動作している負荷であるプラズマによって強く影響を受ける。プラズマパラメータとしてはイオン密度、電位分布、電離度などがあり、基材の周辺に形成されるカソーディックシースの形成に影響する。逆にいうと、これらのプラズマパラメータはパルサーの使用電圧、イオン電流密度デューティサイクルを制限することになる。
があげられる。
【００２７】
特に、パルスモデュレータの高電圧パルスの立ち下がりが、負荷であるイオンシースや基材の影響を大きく受けて減衰することは、重大な問題であるので、この点について整理すると次のとおりである。
【００２８】
前述のように、イオンの現象は低エネルギーでは堆積、中エネルギーではスパッタリング、高エネルギーでは注入となる（図３参照）。プラズマイオン注入においては、高電圧パルスを基材に印加し、電圧のもっとも大きいところ（矩形電圧の一定電圧部）で注入を行うようにする。したがって、電圧がゼロから立ち上がる（負の高電圧パルスの場合、負に大きくなる)領域は、堆積、スパッタリングの２つの現象を伴うが、スパッタリングは、イオン注入にとっては起こってほしくない現象である。しかし、ゼロから所定の電圧に達するためには、現実的にはスパッタリングの現象が起こる電圧値を通過する必要がある。したがって、立ち上がり及び立下りの早い電圧であれば、スパッタリングが起こる電圧値である時間が少なくて済むので、スパッタリングを低減できることになる。
【００２９】
電圧の立ち上がり特性は、ほぼパルスモデュレータ自体の性能によって決まる。なぜならば、電圧の印加に伴って基材の周囲から非常に短い時間（１ナノ秒以下）のうちに電子が排斥されてイオンシースが形成されるためである。したがって、１ナノ秒以下の短時間の内に、基材は短絡(短絡されていると電圧は基材に加わらない）から開放の状態(実際にはある有限の抵抗値を持つシース)となり、基材の表面とシース端（イオンシースがプラズマに接するところ）の間、すなわちイオンシースに電圧が加わる。したがって、一般的には基材印加電圧の立ち上がり部は立下りに比べて早くなる（図４、図７参照）。
【００３０】
ところが、立ち下がり部は電子が寄与しないところになるので、矩形電圧が印加されてイオンシースが広がる。イオンシースの内部にはイオンしかないので、イオンの持つ抵抗とシースそのものをギャップと考えると、イオンシースはコンデンサ（固有の容量）をもっていると言える。したがって、矩形電圧のイオンシースへの印加に伴って、このコンデンサは充電され、矩形電圧の印加が終わると、残るのはこのコンデンサによる電圧で、矩形電圧の終了とともにこのコンデンサ（図６中のＣ１）のエネルギーは回路にある抵抗（Ｒ１など）を通して放電をはじめる。
【００３１】
その抵抗の中にはシース抵抗も含まれ、Ｃ１、Ｒ１はイオンによって決まる値（式２、式４参照）である。電子は質量が軽いためすばやく動くが、イオンは重いためゆっくりと動くので、結果として、電圧の立ち下がり部は立ち上がり部に比べてゆっくりとした現象になり、これがスパッタリングが起こる時間領域を長くすることになる。
【００３２】
よって、スパッタリングを避けるためには、できるだけ早く電圧が立ち下がることが必要（立ち上がりについても早い方が良い）となる。
【００３３】
【発明が解決しようとする課題】
ところが、従来のパルスモデュレータは、基材に印加する高電圧パルスの立ち下がり部が、イオンシースそのものの影響を受ける回路となっていた。すなわち、出力側が開放となっており、負荷であるイオンシースが接続されて初めて閉回路が出来上がる方式であるため、負荷の影響を強く受けていた。図１０にこれを簡略化して等価回路にして示す。同図において、従来のパルスモデュレータ（バイアス用パルス発生回路）を電源Ｅと一つのスイッチＳＷ１として表現し、このスイッチＳＷ１がオン・オフすることで負荷に負の高電圧パルスが印加される。このような回路構成であるため、図１１のタイミングチャートのように、上述したような負荷の影響により出力の立ち下がりが減衰してしまうことになるが、従来はその防止策が講じられていなかった。
【００３４】
換言すると、高電圧パルスの立ち下がり部に減衰をもたらす原因は、イオンシースそのものにあって、パルスモデュレータ側では回避できないという固定観念から、従来では、パルスモデュレータ側でその対策を講じていなかった。
【００３５】
例えば、特許第２０４６８２０号掲載公報に記載されたプラズマイオン注入装置を見ても、高電圧パルスの立ち下がりに関する対策は何ら講じていない。そればかりか、１個の真空管の出力をパルストランスで昇圧して印加しているため、トランスの浮遊容量により高電圧パルスの立ち上がり、立ち下がりの両方ともに減衰するとともに、トランスのインダクタンスによってリンキングが発生し、正確な出力パルスが得られない。
【００３６】
上述のように、基材に高電圧パルスを印加するパルスモデュレータが、その電圧の立ち下がりに負荷の影響を強く受けると、基材にスパッタリングなどの損傷をもたらしたり、基材の表面積により注入特性が変化し、生産過程の製品の品質に大きく影響する重要な問題であることに鑑み、本発明は、基材の負荷インピーダンスに影響されない、多様なプラズマ種に対応できるプラズマイオン注入方法及び装置を提供することを目的としている。
【００３７】
【課題を解決するための手段】
本発明のプラズマイオン注入方法では、負又は正の一方の極性のバイアス用高電圧パルスのパルス印加終了毎に、放電スイッチング回路のスイッチングにより、基材をアースに周期的に接続し、負又は正の一方の極性の高電圧パルスのパルス印加毎に基材側に残る電荷を、バイアス用高電圧パルスの周期でアースへ放電させる。
【００３８】
放電スイッチング回路は、高電圧パルスを印加するバイアス用パルス発生回路に接続し、高電圧パルスの印加周期と同期させてオン・オフする。図１２に、バイアス用パルス発生回路をスイッチＳＷ１、放電スイッチング回路をスイッチＳＷ２に置き換えて簡略化して示し、基本的な動作としては、図１３のタイミングチャートに示すように、スイッチＳＷ１がオフになった直後にスイッチＳＷ２をオンにして、負荷にチャージされた電荷をスイッチＳＷ２を通してアースへ放電させることにより、負荷に印加される高電圧パルスの立ち下がりの減衰を防止して、急峻な立ち下がりにできる。
【００３９】
図１３のタイミングチャートに示すように、放電スイッチング回路のオン時点は、高電圧パルスの立ち下がり時点よりも僅かに遅く、放電スイッチング回路のオフ時点は、高電圧パルスの立ち上がり時点よりも僅かに早くするのが良い。
【００４０】
本発明のプラズマイオン注入装置では、負又は正の一方の極性のバイアス用高電圧パルスのパルス印加周期と同期してスイッチングして基材をアースに接続する放電スイッチング回路を設け、負又は正の一方の極性の高電圧パルスのパルス印加毎に基材側に残る電荷を、放電スイッチング回路のスイッチングにより、バイアス用高電圧パルスの周期でアースへ放電させる。
【００４１】
放電スイッチング回路は、高電圧パルスを基材へ印加するバイアス用パルス発生回路とトーテムポール形に接続されて、トーテムポールの上下のアームをそれぞれ構成し、同じ発振回路により駆動される。
【００４２】
バイアス用パルス発生回路と放電スイッチング回路とは、図１４に示すようにそれぞれ複数の半導体スイッチング素子Ｔｒ1〜Ｔｒn、Ｔｒ２1〜Ｔｒ２nを積み重ねるように直列接続して、高電圧に対する同等の耐圧性をもつトーテムポール形にすることができる。
【００４３】
放電スイッチング回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路、及びバイアス用パルス発生回路を構成する半導体スイッチング素子を同時にオン・オフ動作させるゲート駆動回路は、それぞれパルストランスを含み、パルストランスの二次側出力パルスを各半導体スイッチング素子のゲート駆動信号とする。又は、ゲート駆動用フォトダイオードによりゲート駆動用半導体をオン・オフさせて各半導体スイッチング素子をスイッチングさせることもできる。
【００４４】
また、放電スイッチング回路及びバイアス用パルス発生回路のそれぞれについて、複数の半導体スイッチング素子に代えて、図１５に示すように真空管Ｑ１、Ｑ２を用い、フォトダイオードにより真空管駆動用半導体をオン・オフさせて真空管Ｑ１、Ｑ２をオン・オフさせても良い。
【００４５】
【発明の実施の形態】
次に、本発明の実施の形態を図面に基づいて詳細に説明する。
【００４６】
本発明は、プラズマイオン注入処理する基材に対して、負又は正のバイアス用高電圧パルスを印加するバイアス用パルス電源（パルスモデュレータ）に特徴があり、図１６はその回路構成の第１実施例を示す。
【００４７】
このバイアス用パルス電源は、大きくはバイアス用パルス発生回路１と放電スイッチング回路２とで構成され、これらは、共通の電圧−周波数発振回路（ＶＣＯ）３を発振源として、基準電圧回路４から基準電圧を供給されて後述するように同期して駆動する。
【００４８】
バイアス用パルス発生回路１は、半導体スイッチング素子であるｎ個のＭＯＳ−ＦＥＴ（Ｔｒ1〜Ｔｒn）を積み重ねるように直列接続し、また放電スイッチング回路２も同数個のＭＯＳ−ＦＥＴ（Ｔｒ２1〜Ｔｒ２n）を積み重ねるように直列接続して、高耐圧性を持たせている。そして、これら２組のＭＯＳ−ＦＥＴ（Ｔｒ1〜Ｔｒn）とＭＯＳ−ＦＥＴ（Ｔｒ２1〜Ｔｒ２n）とを、前者を下アーム、後者を上アームとするトーテムポール形に接続し、その接続中点から出力を取り出して、負荷に印加する構成となっている。この場合、負荷は処理対象物、つまりアースされた真空容器内（処理チャンバ）でプラズマイオンを注入する基材である。
【００４９】
図１６の例では、下アームのＭＯＳ−ＦＥＴ（Ｔｒ1〜Ｔｒn）と上アームのＭＯＳ−ＦＥＴ（Ｔｒ２1〜Ｔｒ２n）のそれぞれをオン・オフするためのゲート信号として、下アームと上アームのそれぞれにつき、同数のパルストランス（ＰＴ1〜ＰＴn）、（ＰＴ２1〜ＰＴ２n）を使用している。
【００５０】
繰り返し周波数設定器５によって設定した電圧が電圧−周波数発振回路３に入力されることにより、電圧−周波数発振回路３から設定した繰り返し周波数が得られ、これがワンショットマルチバイブレータ６に入力されると、パルス幅設定器７により設定したパルス幅のパルスが出力される。このパルスは、バッファ回路群（ＢＦ1〜ＢＦn）を介してパルストランス駆動用ＦＥＴ群（Ｓ1〜Ｓn）を同時にスイッチングさせ、下アーム側のパルストランス群（ＰＴ1〜ＰＴn）を駆動する。これらパルストランス群（ＰＴ1〜ＰＴn）の二次側出力が、ｎ個のゲート信号として下アームのＭＯＳ−ＦＥＴ群（Ｔｒ1〜Ｔｒn）を同時にオンさせる。これにより負荷（基材）にマイナス高電圧（例えば−２０ｋＶ）のパルスが印加され、マイナス電位にバイアスされた負荷（基材）にイオンが注入される。
【００５１】
一方、放電スイッチング回路２では、ワンショットマルチバイブレータ６の出力で得られたパルスの立ち下がりの信号を、遅延回路８で所定時間だけ遅延し、遅延した立ち下がり信号で、ワンショットマルチ９を動作させ、リセツト信号を作る。このリセット信号は、バッファ回路群（ＢＦ２1〜ＢＦ２n）を介してＦＥＴ群（Ｓ２1〜Ｓ２n）をスイッチングさせ、上アーム側のパルストランス群（ＰＴ２1〜ＰＴ２n）を駆動する。これらパルストランス群（ＰＴ２1〜ＰＴ２n）の二次側出力が、ｎ個のゲート信号として上アームのＭＯＳ−ＦＥＴ群（Ｔｒ２1〜Ｔｒ２n）を同時にオンさせる。これにより、上記のようにマイナス電位にバイアスしてイオン注入した直後の負荷（基材）をアースに接続して、負荷（基材）の残留電荷を強制的にアースに放電させる。
【００５２】
図１７に、図１６の回路構成の動作のタイミングチャートを示す。バイアス用パルス発生回路１及び放電スイッチング回路２のいずれの場合も、ＭＯＳ−ＦＥＴを複数個使って直列接続することで、例えば−２０ＫＶの耐圧が得られるようしている。バイアス用パルス発生回路１側のＭＯＳ−ＦＥＴ群（Ｔｒ1〜Ｔｒn）をオンさせるゲート信号が立ち下がってから、遅延回路８にて所定時間だけ遅延して、つまりデットタイムを設けて放電スイッチング回路２側のＭＯＳ−ＦＥＴ群（Ｔｒ２1〜Ｔｒ２n）をオンさせるゲート信号の立ち上げを行っているのは、前者（下アーム）のＭＯＳ−ＦＥＴ群（Ｔｒ1〜Ｔｒn）のターンオフが完全に終了してから、リセットパルスによりリセットしないと、前者のＭＯＳ−ＦＥＴ群（Ｔｒ1〜Ｔｒn）と後者（上アーム）のＭＯＳ−ＦＥＴ群（Ｔｒ２1〜Ｔｒ２n）とが当時にオンになるからである。
【００５３】
トーテムポール接続された下アームのＭＯＳ−ＦＥＴ群（Ｔｒ1〜Ｔｒn）と上アームのＭＯＳ−ＦＥＴ群（Ｔｒ２1〜Ｔｒ２n）とをこのように動作させることにより、負荷（基材）に印加される負のバイアス用高電圧パルスは、立ち上がり及び立ち下がりがいずれも負荷側の影響を受けない理想的な矩形波形となる。
【００５４】
図１８は、バイアス用パルス電源（パルスモデュレータ）の回路構成の第２実施例であるが、パルストランスの使用法に特徴があるので、先ずその基本的な考え方について解説する。
【００５５】
図２０に示すように、１個のスイッチＳＷ１を用いてパルストランスＰＴをスイッチさせる場合は、パルスの出力周波数はトランスの巻き線比で決まり、ＤＣ（直流）から出力することは不可能である。また、パルスの幅も５０％までのデューティ比までしかできない。
【００５６】
一方、図２１に示すように２個のスイッチＳＷ１、ＳＷ２を用い、パルストランスＰＴの２つの１次コイルＬ１、Ｌ２をパルス幅５０％で高周波でスイッチングを交互に行う場合、すなわちＬ１が５０％でスイッチした後、Ｌ２を５０％スイッチさせ、Ｌ２がスイッチした後Ｌ１をスイッチさせ、Ｌ１とＬ２を５０％で交互にスイッチさせると、パルストランスＰＴの２次出力は、理論的にＤＣから出力できるようになる。
【００５７】
イオン注入で使用するバイアス用パルス電源（パルスモデュレータ）の繰り返し周波数は比較的低く、数ｋＨｚ〜数１０ｋＨｚであり、出力するパルス幅は数μＳｅｃ〜数ｍＳｅｃが必要である。
【００５８】
このようにすると、印加するパルス幅に対して、休止の期間が長い場合、負荷（基材）はＳＷ１によりアース電位に保っておく必要がある。すなわち、ＳＷ１、ＳＷ２の動作を待機中においてオープンにしておく使い方をした場合（リセット方式）、高電圧パルスが印加されていない休止の期間中、負荷（基材）は不安定な状態になるので、ＳＷ１によってアース電位にしておく必要がある。例えば、ＳＷ２をオンにして高電圧パルスを印加した場合、ＳＷ２が終了した瞬間、ＳＷ１により瞬間のみの信号で負荷（基材）が不安定な状態になる。すなわち、少し電位が上がったようになり、この現象は既述のように負荷（基材）の固有の容量に起因している。
【００５９】
図２２のタイミングチャートに示すように、スイッチＳＷ１とスイッチＳＷ２をデューティ５０％で交互に動作させることにより、パルストランスＰＴで得られる出力パルスはデューティ０〜１００％の出力が得られる。すなわち、ＳＷ１の動作が完了後、ＳＷ２の動作を行い、ＳＷ２の動作が完了後、ＳＷ１の動作を行い、これを交互に繰り返すことにより、パルストランスＰＴでＤＣから出力することができる。
【００６０】
そこで、図２３に示すように、高周波発振回路（ＯＳＣ）からのクロックパルスをフリップフロップで１／２に分周し、このフリップフロップのＱ出力は第１のアンドゲートへ入力し、Ｑバー出力は第２のアンドゲート２へ入力する。また、パルストランスＰＴをオン・オフするために制御パルスＳＷ１−Ａを、第１及び第２のアンドゲートの両方に入力すると、これら両アンドゲートの出力は制御パルスＳＷ１−Ａのパルス幅分、クロックが変調された出力信号となり、第１のアンドゲートの出力と、第２のアンドゲートの出力は、位相が９０゜ずれたパルス信号となって、第１のＦＥＴ１と第２のＦＥＴ２をそれぞれオン・オフする。その結果、パルストランスＰＴの出力は制御パルスＳＷ１−Ａのパルス幅に相当する矩形波の信号となる。
【００６１】
このようにすると、パルストランスをＤＣから駆動できるので、図２４のように２個のパルストランスＰＴ１、ＰＴ２を使い、トーテムポール接続された上アームを常時オン、下アームを常時オフにしておき、デットタイムを少し設けて上アームと下アームを交互にスイッチングすれば、図１６の第１実施例と同様の動作をさせることができる。
【００６２】
図１８の第２実施例は、このような考えに基づいたもので、繰り返し周波数設定器５で設定した電圧で電圧−周波数発振回路３は発振して繰り返し周波数をつくり、その出力を、ワンショットマルチバイブレータ６においてパルス幅設定器７で設定したパルス幅にする。この設定幅のパルスは、バッファ回路１０を通り（図１９のタイミングチャートのＢ）、第１及び第２のＡＮＤ回路１１ａ・１１ｂに入力する。もう一方は、反転回路１２を通り、放電スイッチング回路２側の第３及び第４のＡＮＤ回路１３ａ・１３ｂに入力する。
【００６３】
また、高周波発振発振回路１４からのクロックパルス（図１９のタイミングチャートのＡ）は、フリップフロップ回路１５に入力されて１／２に分周される。フリップフロップ１５のＱ出力は、第１及びＡＮＤ回路１３ａ・１３ｂに入力し、Ｑバー出力は、第１及び第２のＡＮＤ回路１１ａ・１１ｂに入力する。これにより、第１及び第２のＡＮＤ回路１１ａ・１１ｂの出力（図１９のタイミングチャートのＤとＣ）は、ワンショットマルチバイブレータ６のパルス幅分の１／２に分周されたクロック信号に変調され、これら第１と第２のＡＮＤ回路１１ａ・１１ｂの出力は、分周されたクロック信号がそれぞれ９０°位相のずれた信号となる。
【００６４】
この信号を複数組のＦＥＴ（ＦＥＴ１a・ＦＥＴ１b〜ＦＥＴ３a・ＦＥＴ３b）に入力して、ゲート用のパルストランスＰＴ１〜ＰＴ３をスイッチングすることにより、これらパルストランスＰＴ１〜ＰＴ３から、ワンショットマルチバイブレータ６のパルス幅分のみの出力パルス（図１９のタイミングチャートのＥ）が得られる。
【００６５】
一方、第３及び第４のＡＮＤ回路１３ａ・１３ｂの出力は、反転回路１２からの反転信号（図１９のタイミングチャートのＦ）のために、第１及び第２のＡＮＤ回路１１ａ・１１ｂの出力とは逆の反転した信号（図１９のタイミングチャートのＧとＨ）となる。同じく複数組のＦＥＴ（ＦＥＴ２１a・ＦＥＴ２１b〜ＦＥＴ２３a・ＦＥＴ２３b）によって、ゲート用のパルストランスＰＴ２１〜ＰＴ２３をスイッチングすることにより、これらパルストランスＰＴ２１〜ＰＴ２３から、パルストランスＰＴ１〜ＰＴ３とは反転した出力（図１９のタイミングチャートのＩ）が得られる。
【００６６】
このようにして得られたパルストランスからパルス信号を、ＭＯＳ−ＦＥＴ群に対してゲート信号として入力し、下アームのＭＯＳ−ＦＥＴ群（Ｔｒ1〜Ｔｒn）と上アームのＭＯＳ−ＦＥＴ群（Ｔｒ２1〜Ｔｒ２n）を交互にスイッチングさせることにより、図１６の第１実施例と同様に、マイナス電位にバイアスしてイオン注入した直後の負荷（基材）をアースに接続して、負荷（基材）の残留電荷を強制的にアースに放電させることができる。
【００６７】
図２５は図１８に対する変形例で、最終段のＭＯＳ−ＦＥＴ群を駆動するためのゲート用パルストランス（ＰＴ）の耐圧を、高耐圧にする必要がないようにしたものである。すなわち、例えば耐圧−２０ＫＶ用の絶縁トランスを使ってパルストランスの１次側からＭＯＳ−ＦＥＴ群の入力回路までを耐圧−２０ＫＶとして回路を構成すれば、パルストランスの耐圧は、高耐圧用としなくても良くなる。パルストランスの一次側の信号を伝達するために、発光ダイオードＬＥＤ１、ＬＥＤ２と光ファイバとフォトトランジスタＰＤ１、ＰＤ２とを組み合わせた光スイッチ系を使って絶縁して駆動すれば、高耐圧上のＭＯＳ−ＦＥＴ群を駆動することができる。
【００６８】
上述した図２３の考えでは、アンドゲートを用いて９０°位相がずれたパルスを作ってパルストランスをスイッチングさせ、パルストランスの出力を最終段のＭＯＳ−ＦＥＴ群のためのゲート信号としたが、最終段のＭＯＳ−ＦＥＴ群は高電位に浮いた状態となっているので、絶縁のために、図２６に示すように、発光ダイオードと光ファイバとフォトトランジスタとを組み合わせた光スイッチ系を用いるのが良い。この場合、ＭＯＳ−ＦＥＴ群のゲート駆動用のＤＣ電源が必要であり、そのため、高周波発振回路（ＯＳＣ）からの高周波信号を高耐圧パルストランスの一次側に入力し、二次側出力を整流することでＤＣ補助電源を作り、この電源によってゲートを駆動させるようにすれば、ＭＯＳ−ＦＥＴ群を安全に駆動させることができる。図２７は、このような考えに基づく実施例、図２８はその主なところのタイミングチャートである。
【００６９】
図２９は、下アーム及び上アームのそれぞれについて、ＭＯＳ−ＦＥＴ群に代えて真空管Ｑ１、Ｑ２を用い、発光ダイオードと光ファイバとフォトトランジスタとを組み合わせた光スイッチ系を用いてスイッチングさせる実施例である。図３０にその主なところのタイミングチャートを示す。
【００７０】
図３１に本発明者が行った実験装置の模式図を示す。プラズマは直流のチタンプラズマ（電流７０Ａ）であって、プラズマは真空容器中に満たされている。真空容器の内寸は縦×横×高さが３４０×５５０×３８０ｍｍ３である。プラズマ源は、Ｔｉ陰極（直径６０ｍｍ）による直流アーク放電である。真空容器は接地されており、陽極として作用する。
【００７１】
直流アークの点弧は以下の通りである。最初に陰極と近傍にあるトリガ電極は抵抗Ｒを介して直流電源（最大電流容量１００Ａ、出力電圧３０Ｖ）に接続されている。トリガ電極をＴｉ陰極に接触させた状態からトリガ電極を陰極から機械的に離すと、開離時にスパーク状の放電が発生し陰極近傍には微小のアークプラズマが生成される。一方、直流電源のプラス側は接地されて真空容器につながれており、トリガ放電により発生したプラズマが引き金となってＴｉ陰極と真空容器間でのアークへと転移する。ここで真空容器は陽極として作用する。
【００７２】
基材を基材ホルダに保持してパルスモジュレータから−４ｋＶの高電圧パルスを印加した。パルスモジュレータとして、図１６に示した実施例のものを使用した。基材は直径６０ｍｍの円板であり、イオン源から約１５０ｍｍの位置に設けた。真空排気は主排気にターボ分子ポンプ、補助排気に２台のロータリーポンプを使用し、約１０−３Ｐａ（１０−５Ｔｏｒｒ）まで排気した後、処理チャンバ内に窒素を流し、マスフローコントローラーにより窒素圧力を約０．２７Ｐａ（２．０×１０−３Ｔｏｒｒ）に一定にした。
【００７３】
基材がプラズマに浸漬されている場合と、プラズマ非点灯時とに分けて、基材印加電圧と基材を流れる電流波形を測定した。図３２は基材がプラズマに浸漬されている場合の基材印加電圧波形、図３３はその場合の電流波形である。図３４はプラズマ非点灯時の基材印加電圧波形、図３５はその時の電流波形である。
【００７４】
これらの図から、無負荷（プラズマが非点灯時であり、基材の周囲の抵抗は無限大である。）とプラズマ浸漬時（抵抗は数十ｋΩ）とにおいて電圧波形には差異がないことが分かる。これは、図４、図５、図７〜図９に示したように負荷の影響を大きく受けた従来の特性とは大きく異なる。
【００７５】
【発明の効果】
以上詳述したように本発明によれば、高電圧パルスのパルス印加毎に負荷である基材側に残る電荷を、高電圧パルスのパルス印加終了毎に放電スイッチング回路により放電させるので、基材に印加する高電圧パルスの電圧の立ち下がりが、基材の負荷インピーダンスのために減衰する現象を回避できる。したがって、基材にスパッタリングなどの損傷が生ずることがなく、プラズマイオンを的確に注入できるとともに、多様なプラズマ種に対応できるようになる。
【図面の簡単な説明】
【図１】プラズマイオン注入の原理図である。
【図２】プラズマ室と基材の設置容器が分かれている従来のイオン注入法の模式図である。
【図３】プラズマイオン注入の現象を３つに分けて示す模式図である。
【図４】基材に印加されるバイアス電圧の波形図である。
【図５】基材に流れる電流の波形図である。
【図６】基材に電圧が印加されたときの状態を電気回路に置き換えた図である。
【図７】従来のプラズマイオン注入装置で行った測定例で、プラズマの有無により印加電圧波形及びイオン電流波形が変化することを示し、基材の周囲にプラズマが存在する場合である。
【図８】同じく基材の周囲にプラズマがわずかに存在する場合である。
【図９】同じく無負荷の場合である。
【図１０】プラズマイオン注入使用されていた従来のパルスモデュレータを電源とスイッチに置き換えて簡略化して示す図である。
【図１１】それによる印加電圧波形を簡略化して示すタイミングチャートである。
【図１２】本発明によるパルスモデュレータを構成するバイアス用パルス発生回路と放電スイッチング回路とをスイッチに置き換えて簡略化して示す図である。
【図１３】それによる印加電圧波形を簡略化して示すタイミングチャートである。
【図１４】バイアス用パルス発生回路と放電スイッチング回路とは、それぞれ複数の半導体スイッチング素子を積み重ねるように直列接続して、トーテムポール形になっていることを示す回路図である。
【図１５】半導体スイッチング素子を真空管に置き換えた回路図である。
【図１６】本発明の第１の実施例の回路構成を示す回路図である。
【図１７】そのタイミングチャートである。
【図１８】本発明の第２の実施例の回路構成を示す回路図である。
【図１９】そのタイミングチャートである。
【図２０】第２の実施例の考え方を解説するための図である。
【図２１】同様の図である。
【図２２】図２１の構成によるタイミングチャートである。
【図２３】同様の解説のための図である。
【図２４】同様に解説のための図である。
【図２５】本発明の第３の実施例の回路構成を示す回路図である。
【図２６】その解説のための回路図である。
【図２７】第４の実施例の回路構成を示す回路図である。
【図２８】そのタイミングチャートである。
【図２９】真空管を用いた実施例の回路構成を示す回路図である。
【図３０】そのタイミングチャートである。
【図３１】本発明による実験装置の模式図である。
【図３２】図３１の実験の測定例を示し、基材がプラズマに浸漬されている場合の基材印加電圧波形図である。
【図３３】その場合の電流波形図である。
【図３４】プラズマ非点灯時の基材印加電圧波形図である。
【図３５】その時の電流波形図である。
【符号の説明】
１  バイアス用パルス発生回路
２  放電スイッチング回路
Ｔｒ1〜Ｔｒn  下アームのＭＯＳ−ＦＥＴ
Ｔｒ２1〜Ｔｒ２n  上アームのＭＯＳ−ＦＥＴ
Ｑ１、Ｑ２  真空管
【図１】
0003775170.tif 000006
【図２】
0003775170.tif 000007
【図３】
0003775170.tif 000008
【図４】
0003775170.tif 000009
【図５】
0003775170.tif 000010
【図６】
0003775170.tif 000011
【図７】
0003775170.tif 000012
【図８】
0003775170.tif 000013
【図９】
0003775170.tif 000014
【図１０】
0003775170.tif 000015
【図１１】
0003775170.tif 000016
【図１２】
0003775170.tif 000017
【図１３】
0003775170.tif 000018
【図１４】
0003775170.tif 000019
【図１５】
0003775170.tif 000020
【図１６】
0003775170.tif 000021
【図１７】
0003775170.tif 000022
【図１８】
0003775170.tif 000023
【図１９】
0003775170.tif 000024
【図２０】
0003775170.tif 000025
【図２１】
0003775170.tif 000026
【図２２】
0003775170.tif 000027
【図２３】
0003775170.tif 000028
【図２４】
0003775170.tif 000029
【図２５】
0003775170.tif 000030
【図２６】
0003775170.tif 000031
【図２７】
0003775170.tif 000032
【図２８】
0003775170.tif 000033
【図２９】
0003775170.tif 000034
【図３０】
0003775170.tif 000035
【図３１】
0003775170.tif 000036
【図３２】
0003775170.tif 000037
【図３３】
0003775170.tif 000038
【図３４】
0003775170.tif 000039
【図３５】
0003775170.tif 000040