(57)【特許請求の範囲】
【請求項１】
相対向する一対の基板間に液晶が封入されてなり、
画素電極の周囲に縦横に設けられるゲートラインおよびデータラインと、補助容量ラインと、を少なくとも一方の基板に備える液晶表示装置であって、
前記ゲートラインに沿った行方向に、該ゲートラインに平行となるように前記補助容量ラインを設け、
駆動に際して、前記画素電極の両側の自行及び隣行のゲートラインと画素電極との間の寄生容量が、画素電位の変動に与える寄与分をうち消すように、画素電極と補助容量ライン間の補助容量に対する画素電極の両側のゲートラインと画素電極との間の寄生容量の比および該両側のゲートラインの電位の変動量に基づく電圧値を有し、自行及び隣行のゲートラインの各々に印加される電圧の印加タイミングに対応したタイミングを有する、前記補助容量ラインごとに異なる波形の補助容量電圧が印加されることを特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置において、前記画素電極が、自行あるいは隣行のゲートライン上にまで広がることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高開口率であり、かつ、フリッカや垂直ストロークが低減されるために高表示品位である液晶表示装置に関する。
【０００２】
【従来の技術】
従来、アクティブマトリクス駆動の液晶表示装置では、図１３に示すように、画素電極１００の周囲に縦横にゲートライン１０１およびデータライン１０２が設けられ、画素電極１００につながるＴＦＴ１０３を介して所定の電圧が印加されて駆動される。
しかしながら、駆動に際して、１画素を囲む２つのゲートライン１０１および２つのデータライン１０２の電圧変動が、画素電極１００に印可される電圧に影響を与え、フリッカや垂直クロストークなどが生じ、表示品位の低下につながる場合がある。これらの現象は、画素電極１００とゲートライン１０１および画素電極１００とデータライン１０２との間の寄生容量に基づく。
このために、補助容量ライン１０４が設けられ、駆動に際してこの補助容量ライン１０４に所定の電圧を印可して補助容量Ｃsをもたせ、フリッカや垂直クロストークなどの表示劣化が低減される。この補助容量ライン１０４は、例えば、図１５および図１６に等価回路で示すように接続される。図１５では、補助容量ラインは共通電極に接続され、「Cs on common」と呼ばれ、補助容量ライン１０４には共通電極と同じ信号が印加される。図１６では、補助容量ラインは隣行ゲートライン（図１６中、Ｖg(0)〜Ｖg(4)で図示）に接続され、「Cs on Gate」と呼ばれ、補助容量ライン１０４には隣行ゲートライン信号と同じ信号が印加される。
【０００３】
【発明が解決しようとする課題】
図１４に、図１３に示す構成の１画素（ｎ行ｍ列目）の等価回路を示す。
この画素は、この画素のＴＦＴ１０３につながるｎ行目の自行ゲートライン（Ｖg(n)）と、この画素の隣に配置する画素のＴＦＴにつながる（ｎ−１）行目の隣行ゲートライン（Ｖg(n―1)）と、この画素のＴＦＴ１０３につながるｍ列目の自列データライン（Ｖd(m)）と、この画素の隣に配置する画素のＴＦＴにつながる（ｍ＋１）列目の隣列データライン（Ｖd(m+1)）と、に囲まれる。
そして、ｎ行目の自行ゲートラインおよび（ｎ−１）行目の隣行ゲートラインと画素電極１００との間の寄生容量を、各々、Ｃpg-selfおよびＣpg-preで示す。また、ｍ列目の自列データラインおよび（ｍ＋１）列目の隣列データラインと画素電極１００との間の寄生容量を、各々、Ｃpd-leftおよびＣpd-rightで示す。また、液晶層がもつ容量をＣlcで示し、補助容量をＣsで示す。なお、図２中では、一般性のため全ての寄生容量を示しているが、画素構造によってはこのうちの幾つかは非常に小さく無視できる場合もある。
ここで、ゲートラインとの寄生容量Ｃpg-self、Ｃpg-preは主にフリッカの原因となる。データラインとの寄生容量Ｃpd-left、Ｃpd-rightは主に垂直クロストークの原因となる。
【０００４】
ゲートラインとの寄生容量Ｃpg-self、Ｃpg-preは、主に画素トランジスタ部分の容量に依存し、画素電極１００を一辺Ｌの正方形とした場合、画素面積Ｌ2（図１３に図示）にほぼ比例する。データライン１０２との寄生容量Ｃpd-left、Ｃpd-rightは、画素電極１００の長さＬ（データライン１０２の方向の長さ、図１に図示）に依存する。また、液晶容量Ｃlcは画素面積Ｌ2に比例する。
従って、画素寸法Ｌがある程度大きい場合には、画素面積Ｌ2に比例するゲートラインとの寄生容量Ｃpg-self、Ｃpg-preの影響が生じやすく、垂直クロストークよりもフリッカが生じ易いという傾向があり。逆に、画素寸法Ｌがある程度小さい場合には、画素の長さＬに比例するデータラインとの寄生容量Ｃpd-left、Ｃpd-rightの影響が生じやすく、フリッカよりも垂直クロストークが生じ易いという傾向がある。
【０００５】
フリッカや垂直クロストークを抑えるには、これらの寄生容量が、画素電位の変動に与える影響を小さくすることが必要である。
１画素（ｎ行ｍ列目）を囲む２つのゲートラインおよび２つのデータラインから与えられる画素電位の変動ΔＶP(n)は下記式（１）で与えられる。なお、補助容量Ｃsに印加される電圧は一定として考える。
【数１】
式（１）
0003845763.tif 000002
式（１）中、右辺第１項および第２項が、自行および隣行ゲートラインからの寄与分を示し、第３項および第４項が、自列および隣列データラインからの寄与分を示す。なお、１つの画素電極に対してこれらの容量は並列に接続されるとみなせ、全容量Ｃtotalはこれらの容量の総和となる。なお、Δは各電圧の時間変化を示しているが、より数学的に時間要素を含めて表すには、微分形式を用いて下記式（２）の通りに示される。
【数２】
式（２）
0003845763.tif 000003
式（１）中、例えば、右辺第１項は、自行ゲートライン（ｎ行目）の電位Ｖg(n)の変動ΔＶg(n)が与える画素電位の変動を示す。この電位変動ΔＶg(n)を「０」とすることは原理的に出来ないので、Ｃpg-selfが「０」でない限り、右辺第１項を「０」とすることはできない。また、右辺第２項から第４項までについても同様である。
そこで、画素電位の変動ΔＶp(n)を小さくするためには、補助容量Ｃsを大きくとることで右辺各項の分母Ｃtotalを大きくし、各項全ての値を十分小さく抑えることになる。
【０００６】
しかしながら、補助容量Ｃsを大きくとることは、補助容量ラインの面積を大きくすることである。このために、補助容量ラインが占有する面積が大きくなり開口率の低下を招く。これにより、充分な明るさが得られず表示品位が低下してしまう。
そこで、補助容量Ｃsを大きくとることなく、フリッカや垂直クロストークを抑制して高品位の表示が可能である液晶表示装置が要求されていた。
【０００７】
本発明の課題は、フリッカや垂直ストロークが低減されるために高表示品位であり、かつ、高開口率である液晶表示装置を提供することである。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、請求項１記載の発明は、複数のゲートラインの各々に沿った行方向に、該各ゲートラインに平行となるように補助容量ラインを設け、駆動に際して、複数のゲートラインの各々に所定の電圧が順次印加され、画素電極の両側の自行及び隣行のゲートラインと画素電極との間の寄生容量が、画素電位の変動に与える寄与分をうち消すように、画素電極と補助容量ライン間の補助容量に対する画素電極の両側のゲートラインと画素電極との間の寄生容量の比および該両側のゲートラインの電位の変動量に基づく電圧値を有し、自行及び隣行のゲートラインの各々に印加される前記所定の電圧の印加タイミングに対応したタイミングを有する、前記補助容量ラインごとに異なる波形の補助容量電圧が印加されることを特徴とする。
【０００９】
請求項１記載の発明によれば、画素電極の周囲のゲートラインと画素電極との間の寄生容量は、主にフリッカの原因となるが、駆動に際して、画素電極の周囲のゲートラインと画素電極との間の寄生容量が画素電位の変動に与える寄与分をうち消すように、補助容量ラインごとに異なる波形の補助容量電圧を印加することでフリッカが抑制され、良好な表示品位の液晶表示装置が得られる。
また、従来、補助容量ラインは、フリッカなどの表示劣化を抑制するために、所定の補助容量をもつ。ここで、請求項１記載の発明を適用すれば、一定寸法の画素電極に対して従来必要な補助容量よりも小さな補助容量で、フリッカなどの表示劣化が抑制され、良好な表示品位の液晶表示装置が得られる。また、このように「補助容量を小さくする」とは、補助容量ラインの面積を小さくできることに対応する。この補助容量ラインは、例えば、画素電極上に配設されるので、「補助容量ラインの面積を小さくする」ことで、液晶表示装置の高開口率化が図られる。
以上から、フリッカなどの表示劣化を抑制すると共に、高開口率化が図られ、優れた表示品位の液晶表示装置が得られる。
【００１０】
また、フリッカや垂直クロストークなどの表示劣化は、画素電極の寸法に応じて発生傾向が異なる。すなわち、ある程度大きな寸法の画素電極では、垂直クロストークよりもフリッカの方が生じ易い。ここで、垂直クロストークは、主に画素電極の周囲のデータラインと画素電極との間の寄生容量が原因となる。
従って、請求項１記載の発明を適用するには、フリッカが生じ易いある程度大きな画素電極の寸法の範囲内で、予め垂直クロストークが抑制される程度の補助容量ラインの寸法に設定しておくことが好ましい。この場合には、予め補助容量ラインの寸法を調整することで垂直クロストークが抑制されると共に、補助容量ラインごとに寄生容量が画素電位の変動に与える寄与分をうち消すように異なる波形の補助容量電圧が印加されることで、フリッカが抑制される。これにより、フリッカと垂直クロストークの両方が抑制され、優れた表示品位の液晶表示装置が得られる。
【００１１】
請求項２記載の発明は、請求項１記載の液晶表示装置において、
画素電極が、自行あるいは隣行のゲートライン上にまで広がることを特徴とする。
【００１２】
請求項２記載の発明によれば、請求項１と同様の効果を奏することができるとともに、ゲートラインと画素電極とはアクティブ素子（例えば、ＴＦＴなど）を介して接続され、他の部分では、両者は絶縁膜を介して短絡が防止されるが、自行あるいは隣行ゲートライン上に画素電極が広がって絶縁膜を挟んで重なる部分が、寄生容量として機能する。従って、この寄生容量の分だけ、補助容量ラインがもつべき補助容量を小さくでき、補助容量ラインの面積が低減され、さらに、高開口率化が図られる。
また、自行あるいは隣行ゲートライン上に画素電極が広がる部分は遮光性を与える。これにより、ブラックマスクなどの遮光性を与えるための構成を設けることなく、表示のコントラストが向上される。
【００１３】
なお、画素電極が、自行あるいは隣行のゲートライン上にまで広がると共に、この画素電極の周囲に配設されるデータライン上にも広がる構成としても良い。この場合には、画素電極の周囲に全体的に遮光性が与えられ、さらに表示のコントラストが向上される。
【００１４】
また、「自行ゲートライン」とは、ある１つの画素電極に対して、この画素電極のＴＦＴにつながるゲートラインを意味する。また、「隣行ゲートライン」とは、この画素電極の隣に配設される画素電極のＴＦＴにつながり、行方向に多数配設されるゲートラインのうちの自行ゲートラインの隣に配設されるゲートラインを意味する。
【００２４】
【発明の実施の形態】
〔第１の実施の形態〕
以下、図１〜３を参照して、本発明の第１の実施の形態の液晶表示装置を詳細に説明する。
図１に示すように、第１の実施の形態の液晶表示装置の基本的な構成要素は、周知のアクティブマトリクス方式で駆動される液晶表示装置と同様であり、補助容量ライン１４の構成が本実施の形態特有の構成とされる。そして、駆動に際して、補助容量ライン１４に所定の電圧（後述する）が印加されて補助容量Ｃsを与え、フリッカや垂直クロストークが低減される。
従って、以下の説明では、補助容量ライン１４の周辺の構成および駆動方法を主体に説明し、その他の構成要素については周知の構成要素が適用可能である。
【００２５】
図１に示すように、第１の実施の形態の液晶表示装置は、ＴＦＴ１１を備えかつ縦横に多数配列される画素電極１０と、この画素電極１０の周囲で行方向に配設されるゲートライン１２および列方向に配設されるデータライン１３と、補助容量Ｃsを与えてゲートライン１２およびデータライン１３との寄生容量の影響を低減する補助容量ライン１４と、を備えている。
第１の実施の形態では、補助容量ライン１４は、ゲートライン１２と平行に行方向に設けられる。１本の補助容量ライン１４は、例えば、行方向に配設される各画素電極１０のほぼ中心で各画素電極１０に渡るように設けられる。そして、補助容量ライン１４の各行で異なる波形の電圧を印加できるようになっている。
また、図示はしないが、本実施の形態の液晶表示装置は、互いに間隔をあけて平行に配置された１対の透明基板（例えば、ガラス基板）と、この１対の透明基板の間に封入された液晶と、透明基板の内面に設けられ画素電極１０と対向して配設される共通電極（コモン電極）と、を備える。さらに、この液晶表示装置には、ブラックマスク、配向膜、偏光板などが設けられる。
【００２６】
画素電極としては、第１の実施の形態では、比較的大きな寸法（データライン１３の方向の寸法Ｌ）のものが適用される。このために、１画素を囲むゲートライン１２およびデータライン１３から画素電位に与えられる変動ΔＶp(n)（以下、画素電位の変動ΔＶp(n)）は、データライン１３との寄生容量の寄与（前記寸法Ｌにほぼ比例する）よりも、ゲートライン１２との寄生容量の寄与（画素電極１０を一辺Ｌの正方形とした場合、画素電極の面積Ｌ2にほぼ比例する）の方が大きくなる。
上述の通り、ゲートライン１２との寄生容量はフリッカの原因となり、データライン１３との寄生容量は垂直クロストークの原因となる。すなわち、第１の実施の形態では、ある一定の面積の補助容量ライン１４において（すなわち一定の補助容量Ｃs）、垂直クロストークよりもフリッカの方が生じやすい構成となっている。
【００２７】
補助容量ライン１４は、その面積が以下の通りに考慮されている。
すなわち、先ず、図２（図１の構成の等価回路）に示す１つの画素において、画素電位の変動ΔＶp(n)は下記式（１）で与えられる。従って、下記式（１）において、ΔＶp(n)を小さくするためには、補助容量Ｃsを大きくすることになる。なお、図２中、画素電極１０と、データライン１３との寄生容量と、については省略されている。
【数７】
式（１）
0003845763.tif 000004
【００２８】
第１の実施の形態では、上述の通り、画素電極１０の寸法Ｌはある程度の大きさをもち、垂直クロストークよりもフリッカの方が生じ易い。従って、例えば、補助容量ライン１４の面積を大きくしていくと、先ず、垂直クロストークが視認されなくなり、次いで、フリッカが視認されなくなる。
ここで、第１の実施の形態の補助容量ライン１４の面積は、従来同様の方法で駆動したときに、少なくとも垂直クロストークは視認されず、かつ、フリッカは視認される範囲に設定される。
これにより、補助容量ライン１４は、周知の構成（例えば、図１３に示す従来の構成）と比較して幅（データライン１３の方向）が小さくされ、補助容量ライン１４の面積が小さくなるように設定される。これにより、従来より開口率が大きく取れ、十分な明るさの液晶表示装置が得られる。
【００２９】
補助容量ライン１４に印加される電圧の波形は、以下の通りに考慮されている。
すなわち、先ず、上記式（１）中で、さらに、ｎ行目の補助容量ライン１４の電位変動ΔＶcs(n)を考慮すると、画素電位の変動ΔＶp(n)は下記式（７）で与えられる。
【数８】
式（７）
0003845763.tif 000005
ここで、第１の実施の形態ではΔＶcs(n)として下記式（８）に示す波形の電圧が印加される。従って、式（７）中で第１項と第２項と第５項とが相殺され、画素電位の変動ΔＶp(n)は、下記式（９）で与えられる。
【数９】
式（８）
0003845763.tif 000006
【数１０】
式（９）
0003845763.tif 000007
【００３０】
すなわち、上記式（９）に示されるように、駆動に際して、補助容量電圧ΔＶcs(n)として上記式（８）に示される波形の電圧が印加されることで、ゲートライン１２との寄生容量の寄与分がうち消される。そして、画素電位の変動ΔＶP(n)としては、データライン１３との寄生容量の寄与分に関する項だけが残る。これは、液晶表示装置の表示との対応で言うと、フリッカがキャンセルされ、垂直クロストークに関する寄与分だけが残ることを意味する。しかしながら、上述の通りに、第１の実施の形態では、補助容量ライン１４の面積は垂直クロストークを生じない程度の大きさを持つように設定されており、上記式（５）の右辺は既に十分に小さい。
すなわち、以上の通りに駆動することで、補助容量ライン１４の面積を大きく取ることなく、フリッカや垂直クロストークが視認されない程度に低減される。すなわち、フリッカや垂直クロストークなどの表示劣化が抑制されると共に、高い開口率をもち、高表示品の液晶表示装置が得られる。
【００３１】
例えば、図３のタイムチャートに示すように、駆動に際して、（ｎ−１）行目のゲートライン１２に時刻Ｔ1から時刻Ｔ2のあいだ所定の電圧が印加され（図３（ａ）にＶg(n-1)として図示）、次いで、ｎ行目のゲートライン１２に時刻Ｔ2から時刻Ｔ3のあいだ所定の電圧が印加される（図３（ｂ）にＶg(n)として図示）場合を考える。ここでコモン電圧は一定とする。
この場合に、ｎ行目の補助容量ライン１４には、上記式（８）に基づいて、図３（ｃ）に示す補助容量電圧Ｖcs(n)が印加されるように制御される。すなわち、Ｖcs(n)としては、上記式（８）に基づいて、印加される電圧Ｖg(n-1)とＶg(n)との時間変化が生じる時刻（すなわち、時刻Ｔ1、時刻Ｔ2、時刻Ｔ3）で、寄生容量Ｃpg-self、Ｃpg-preの大きさにより電圧値が階段状の波形となると共に、Ｖg(n-1)やＶg(n)と極性が反転された波形の電圧が印加される。
【００３２】
次に、第１の実施の形態の液晶表示装置の駆動方法は、補助容量ライン１４に上記式（８）に基づいた波形の電圧ΔＶcs(n)が入力されることを除いては、基本的に従来の駆動方法と同様である。
すなわち、基本的には、あるゲートライン１２に所定の電圧を印加したときに、個々のデータライン１３に順次所定の電圧を印加していくことで、ゲートライン１２とデータライン１３との対応する交差部分の画素電極１０に所定の電圧が順次供給されて駆動される。
このように画素電極１０に電圧が順次供給されるに伴って、補助容量ライン１４には、上記式（８）に基づいて、補助容量ライン１４ごとに異なる波形の電圧ΔＶcs(n)が印加される。これにより、上述の通り、ゲートライン１２との寄生容量が画素電位の変動ΔＶP(n)に与える寄与分がうち消される。従って、従来必要となる面積よりも小さな面積の補助容量ライン１４でも、フリッカがキャンセルされる。
以上の通りにして、第１の実施の形態の液晶表示装置が駆動される。
【００３３】
以上の第１の実施の形態の液晶表示装置によれば、フリッカや垂直クロストークなどの表示劣化が視認されない程度に低減される。また、駆動に際して、ゲートライン１２との寄生容量の寄与分をうち消すように、補助容量ライン１４に所定の波形の電圧が印加されるので、補助容量ライン１４の面積が小さくでき、十分な開口率をもたせられる。以上により、高表示品の液晶表示装置を得ることができる。
【００３４】
〔第２の実施の形態〕
以下、図４〜５を参照して、本発明の第２の実施の形態の液晶表示装置を詳細に説明する。
第２の実施の形態の液晶表示装置は、画素電極１０がゲートライン１２上にまで広がっている所を除いては、基本的に第１の実施の形態の液晶表示装置と同様である。
従って、以下の説明では、第１の実施の形態と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
【００３５】
第２の実施の形態では、図４に示すように、１つの画素電極１０ａは、この画素電極１０ａのＴＦＴ１１ａにつながる自行ゲートライン１２ａと、この画素電極１０ａの隣（列方向）に配置される画素電極１０ｂのＴＦＴ１１ｂにつながる隣行ゲートライン１２ｂと、互いに上下に重なる部分Ｐを持つように構成される。この互いに重なる部分Ｐでは、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとの間に絶縁膜（図示しない）が設けられ、両者の短絡が防止される。
また、第１の実施の形態と同様に、補助容量ライン１４は、ゲートライン１２と平行に設けられると共に、駆動に際して、上記式（８）に基づいた波形の電圧ΔＶcs(n)が印加される。
【００３６】
本実施の形態では、ゲートライン１２と画素電極１０との間の容量が、寄生容量として否定的に働くのではなく、むしろ補助容量として積極的に働く。
すなわち、駆動に際して、上記式（８）に基づく電圧ΔＶcs(n)が補助容量ライン１４に印加されると、画素電位の変動ΔＶp(n)には、下記式（９）に示すように、垂直クロストークに関する項のみが残る。
【数１１】
式（９）
0003845763.tif 000008
ここで、全容量Ｃtotalは、下記式（１０）で与えられる。
【数１２】
式（１０）
0003845763.tif 000009
従って、残った垂直クロストークを抑えるために必要な補助容量Ｃsは、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂとの寄生容量Ｃpg-self、Ｃpg-preが大きい程小さくできる。
【００３７】
これにより、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとの重なる部分Ｐが、第２の補助容量として機能する。従って、第２の実施の形態では、この互いに重なる部分Ｐの容量に相当する分だけ、補助容量ライン１４の面積が小さくされる（すなわち第１の実施の形態よりも幅が細くされる）。これにより、第１の実施の形態よりもさらに開口率が大きく取られる。従って、さらに高開口率でかつ良好な表示品位を得ることができる。
【００３８】
また、液晶表示装置では、一般に表示のコントラストを向上させるために画素電極とゲートライン１２，データライン１３との隙間（図１における、Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ）を遮光するように構成される。何故ならば、この隙間部分の液晶には電圧が印加されないため、光が透過してしまい、表示のコントラストを低下させる原因となるためである。遮光のためには、例えば、ブラックマスクが設けられる。このブラックマスクは、例えばコモン基板側に設けられる。この場合には、ブラックマスクの配置には、製造時の「基板合わせのずれ分」を見込んでマージンを余計に取らなくてはならないため、開口率が低下する。
しかしながら、第２の実施の形態の構成では、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂが画素電極１０ａと重なるように構成されるため、画素電極１０ａとゲートライン１２ａ、１２ｂとの隙間Ｓａ、Ｓｂが無くなり、ゲートライン１２が遮光性を与える。また、この部分は、従来のブラックマスクのように「基板合わせのずれ分」を見込む必要がないため、開口率をより向上させることができる。
【００３９】
第２の実施の形態では、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとが互いに重なる部分Ｐに介在する絶縁膜は、光吸収による大きな損失が伴わない厚さに設定できる。
すなわち、従来の駆動方式のもとで、本実施の形態と同様の構成を実現するためには、自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａとが互いに重なる部分に介在する絶縁膜を厚くして、この間の寄生容量を小さく抑える必要があった。しかし、このように絶縁膜を厚くすると、絶縁膜での光吸収により透過率の低下を招き表示品位が劣化するという問題があった。
対して、本実施の形態では、駆動に際して、補助容量ライン１４に上記式（８）に基づく波形の電圧ΔＶcs(n)が印加され、画素電位の変動ΔＶp(n)に対するゲートラインとの寄生容量の寄与分がキャンセルされる。これにより、垂直クロストークやフリッカが抑制される。このために、絶縁膜の厚さは光吸収による大きな損失が伴わない厚さの範囲で設定でき、表示品位の劣化を抑制することができる。
【００４０】
なお、以上の構成では、ゲートラインとの寄生容量Ｃpg-self、Ｃpg-preを各々任意に与えているが、これら容量Ｃpg-self、Ｃpg-preが同じとなるように設計しても良い。この場合には、図５にタイムチャートを示すように、補助容量ライン１４に印加される電圧Ｖcs(n)の波形が、時刻Ｔ2での電圧値が同じとなるために、矩形状に単純化される。これにより、駆動の際の制御がより単純にされる。
【００４１】
次に、第２の実施の形態の液晶表示装置の駆動方法は、第１の実施の形態の液晶表示装置と同様に駆動される。すなわち、駆動に際して、補助容量ライン１４に上記式（８）に基づく電圧ΔＶcs(n)が印加され、周知のアクティブマトリクス方式と同様に駆動される。
【００４２】
以上の第２の実施の形態の液晶表示装置によれば、第１の実施の形態と同様の効果を奏するとともに、１つの画素電極１０ａが自行ゲートライン１２ａおよび隣行ゲートライン１２ｂと重なる部分Ｐを持つように構成されることで、補助容量ライン１４の面積を低減して、高開口率化に寄与する。同時に、この構成によって、画素電極１０ａとゲートライン１２ａ、１２ｂとの隙間が無くなり、ゲートラインが遮光性を与えるため、その部分に「基板合わせのずれ分」を見込んだブラックマスクを設ける必要がなく、さらに高開口率化に寄与する。
【００４３】
〔第３の実施の形態〕
以下、図６〜８を参照して、第３の実施の形態の液晶表示装置を詳細に説明する。
第３の実施の形態の液晶表示装置は、画素電極の寸法、補助容量ライン１４がデータラインと平行に設けられること、駆動に際して補助容量ライン１４に与えられる電圧の波形、を除いては、第１の実施の形態と同様である。
従って、以下の説明においては、第１の実施の形態の液晶表示装置と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
【００４４】
第３の実施の形態の液晶表示装置は、図６に示すように構成される。
補助容量ライン１４は、図６（ａ）に示すように、データライン１３に沿った列状に配設され、例えば、データライン１３と同層に配設される。これら同層に配設されるデータライン１３および補助容量ライン１４と、画素電極１０とは、図６（ｂ）に示すように、層間絶縁膜１５を介して配設され互いに絶縁される。また、列状に配設されるデータライン１３および補助容量ライン１４と、行状に配設されるゲートライン１２とは、ゲート絶縁膜１６を介して配設され互いに絶縁される。なお、図６（ｂ）は、図６（ａ）に示すＡ−Ｂ間の断面構成を示す。
また、第３の実施の形態の画素電極１０としては、第１の実施の形態とは異なり、比較的小さな寸法のものが適用されている。これにより、第１の実施の形態とは反対に、一定の補助容量Ｃsの下で、フリッカよりも垂直クロストークの方が生じやすい構成となっている。従って、補助容量ライン１４の面積は、フリッカを視認させない程度の面積となるように設定されている。
【００４５】
補助容量ライン１４に印加される電圧の波形は、以下の通りに考慮される。先ず、図７（図６の構成の等価回路）に示す１つの画素電極１０において、画素電位の変動ΔＶp(n)は、ｍ列目の補助容量ライン１４の電位変動ΔＶcs(m)を考慮して下記式（３）で与えられる。
【数１３】
式（３）
0003845763.tif 000010
ここで、ΔＶcs(m)を下記式（４）の通りに定めると、式（３）中で第３項と第４項と第５項とが相殺され、画素電位の変動ΔＶp(n)は、下記式（５）で与えられる。
【数１４】
式（４）
0003845763.tif 000011
【数１５】
式（５）
0003845763.tif 000012
【００４６】
上記式（５）に示されるように、駆動に際して、補助容量電圧ΔＶcs(m)として上記式（４）に示される電圧を印加すると、データライン１３との寄生容量の寄与分がうち消される。これにより、画素電位の変動ΔＶp(n)としては、ゲートライン１２との寄生容量の寄与分に関する項だけが残る。しかしながら、上述の通りに、本実施の形態では、補助容量ライン１４の面積はフリッカを生じない程度の大きさを持つように考慮されており、上記式（５）の右辺は既に十分に小さい。
従って、以上の通りに駆動することで、フリッカや垂直クロストークが視認されない程度に低減され、充分な開口率をもち、かつ、良好な表示品位の液晶表示装置が得られる。
例えば、本実施の形態では、図８のタイムチャートに示すように、駆動に際して、補助容量ライン１４に、上記式（４）に示すΔＶcs(m)に基づいた波形の電圧が印加されるように制御される。
【００４７】
次に、第３の実施の形態の液晶表示装置の駆動方法は、上記式（４）に基づいて、補助容量ライン１４の各列で異なる波形の電圧ΔＶcs(m)が印加されることを除いては、基本的に第１の実施の形態と同様に駆動される。
【００４８】
以上の第３の実施の形態の液晶表示装置によれば、第１の実施の形態と同様の効果を奏し、フリッカや垂直クロストークなどの表示劣化が視認されない程度に低減されると共に、高開口率かつ高表示品位の液晶表示装置が得られる。
【００４９】
〔第４の実施の形態〕
以下、図９、１０を参照して、第４の実施の形態の液晶表示装置を詳細に説明する。
第４の実施の形態の液晶表示装置は、画素電極１０がデータライン１３上にまで広がっている所を除いては、基本的に第３の実施の形態の液晶表示装置と同様である。また、第２の実施の形態では、補助容量ライン１４をゲートライン１２と平行に行方向に配設すると共に、画素電極１０がゲートライン１２上にまで広がる構成とした。対して、第４の実施の形態では、補助容量ライン１４をデータライン１３と平行の列方向に配設し、第２の実施の形態と同様の構成を列方向に置き換えて適用したものである。
従って、以下の説明では、第２の実施の形態および第３の実施の形態と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
【００５０】
第４の実施の形態では、図９に示すように、１つの画素電極１０ａは、この画素電極１０ａのＴＦＴ１１ａにつながる自列データライン１３ａと、この画素電極１０ａの隣（行方向）に配置される画素電極１０ｃのＴＦＴ１１ｃにつながる隣列データライン１３ｃと、互いに上下に重なる部分Ｑを持つように構成される。この互いに重なる部分Ｑでは、第２の実施の形態と同様に、自列データライン１３ａおよび隣列データライン１３ｃと画素電極１０との間に層間絶縁膜１５が設けられ、両者の短絡が防止される。
【００５１】
第４の実施の形態では、データライン１３と画素電極１０との間の容量が、寄生容量として否定的に働くのではなく、第２の補助容量として積極的に働く。このことは、第２の実施の形態において、ゲートライン１２と画素電極１０との間に介在する絶縁膜の容量が、第２の補助容量として機能し、補助容量ライン１４の面積を低減させ高開口率化に寄与することと同様である。
【００５２】
すなわち、駆動に際して、上記式（４）に基づく電圧ΔＶcs(m)が補助容量ライン１４に印加されると、画素電位の変動ΔＶp(n)としては、下記式（５）に示すように、フリッカに関する項のみが残る。また、全容量Ｃtotalは、下記式（１０）で与えられる。
【数１６】
式（５）
0003845763.tif 000013
【数１７】
式（１０）
0003845763.tif 000014
従って、残ったフリッカに関する項を抑えるために必要な補助容量Ｃsは、Ｃpd-left、Ｃpd-rightが大きい程小さくできる。これにより、第２の実施の形態と同様に、自列データライン１３ａおよび隣列データライン１３ｂと画素電極１０ａとの重なる部分Ｑが、第２の補助容量として機能する。
従って、第４の実施の形態では、第２の実施の形態と同様に、この互いに重なる部分Ｑの容量に相当する分だけ、補助容量ライン１４の面積が小さくされ、第３の実施の形態よりもさらに開口率が大きく取られる。従って、さらに高開口率でかつ良好な表示品位を得ることができる。
【００５３】
また、自列データライン１３ａおよび隣列データライン１３ｂと画素電極１０ａとの重なるように構成されるため、画素電極１０ａとデータライン１３ａ、１３ｃとの隙間Ｓｃ、Ｓｄ（図１に図示）が無くなり、データライン１３が遮光性を与えるため、第２の実施の形態と同様に、この部分において、「基板合わせのずれ分」を見込む必要がなく高開口率化が図られる。さらに、第２の実施の形態と同様に、互いに重なる部分Ｑに介在する絶縁膜は、光吸収による大きな損失が伴わない厚さに設定でき、表示品位の劣化を抑制することができる。
【００５４】
なお、以上の構成では、画素電極１０がデータライン１３上にまで広がる構成としたが、第２の実施の形態の画素電極１０がゲートライン１２上にまで広がる構成を組み合わせた構成としても良い。
この場合には、図１０に示すように、１つの画素電極１０ａは、先ず、第４の実施の形態と同様、自列データライン１３ａと隣列データライン１３ｃと互いに上下に重なる部分Ｑを持つ。さらに、この画素電極１０ａのＴＦＴ１１ａにつながる自行ゲートライン１２ａと、この画素電極１０ａの隣（列方向）に配置される画素電極１０ｂのＴＦＴ１１ｂにつながる隣行ゲートライン１２ｂと、互いに上下に重なる部分Ｐを持つように構成される。
また、データライン１３ａ、１３ｂと平行に列状に配設される補助容量ライン１４ｄと、ゲートライン１２ａ、１２ｃと平行に行状に配設される補助容量ライン１４ｇと、が設けられる。
【００５５】
図１０に示す構成によれば、画素電極１０ａの周囲の全てに重なる部分Ｐ、Ｑを持たせることができる。これにより、画素電極１０ａの全ての隙間Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ（図１に図示）が無くなるため、液晶表示装置の表示のコントラストがさらに高められる。
【００５６】
次に、第４の実施の形態の液晶表示装置の駆動方法は、第３の実施の形態の液晶表示装置と同様に駆動される。すなわち、駆動に際して、補助容量ライン１４に上記式（４）に基づく電圧ΔＶcs(m)が印加され、周知のアクティブマトリクス方式と同様に駆動される。
【００５７】
以上の第４の実施の形態の液晶表示装置によれば、第３の実施の形態と同様の効果を奏するとともに、１つの画素電極１０ａが自列データライン１３ａおよび隣列データライン１３ｂと重なる部分Ｑを持つように構成されることで、補助容量ライン１４の面積を低減して、高開口率化に寄与する。同時に、この構成によって、画素電極１０ａとデータライン１３ａ、１３ｃとの隙間が無くなり、データラインが遮光性を与えるため、その部分に「基板合わせのずれ分」を見込んだブラックマスクを設ける必要がなく、さらに高開口率化に寄与する。
【００５８】
〔第５の実施の形態〕
以下、図１１、１２を参照して、本発明の第５の実施の形態の液晶表示装置を詳細に説明する。
第５の実施の形態の基本的な構成要素は、第１〜４の実施の形態と同様であり、補助容量ライン１４がデータライン１３と平行に列状に設けられる所が、第３の実施の形態と共通する。
従って、以下の説明では、第３の実施の形態と異なる部分を主体に説明し、同様の構成要素については同一の符号を付してその説明を省略する。
なお、図１１は画素電極１０ａの部分の要部拡大図であり、データライン１３としては、自列データライン１３ａおよび隣列データライン１３ｂのみ図示し、ゲートライン１２としては、自行ゲートライン１２ａおよび隣行ゲートライン１２ｃのみ図示する。
【００５９】
１つの画素電極１０ａにおいて、この画素電極１０ａのＴＦＴ１１ａにつながる自列データライン１３ａは、画素電極１０ａの端部１０ａａで上下に重なる部分Ｑを持つように配設される。第４の実施の形態とは異なり、この自列データライン１３ａは、隣に配設される画素電極１０とは重なる部分を持たない。そして、補助容量ライン１４が、画素電極１０ａのもう一方の端部１０ａｂで、上下に重なる部分Ｑを持つように配設される。補助容量ライン１４は、データライン１３と平行に列状に配設される。
ここで、第５の実施の形態では、自列データライン１３ａとの寄生容量Ｃpd-leftは、補助容量Ｃsと同じになるように形成される。
【００６０】
以上の通りに構成されることで、ΔＶcs(m)としては、先ず、第３の実施の形態と同様に、下記式（４）で定まる波形とされる。
【数１８】
式（４）
0003845763.tif 000015
ここで、第５の実施の形態では、画素電極１０ａは隣列データライン１３ｃには及んでいない。このために、隣列データラインとの寄生容量Ｃpd-rightはほぼ「０」とみなせる。また、上述の通り、Ｃs＝Ｃpd-leftとなるように形成されており、上記式（４）にこれらの条件を適用すると、ΔＶcs(m)は下記式（６）で定まり単純化される。
【数１９】
式（６）
0003845763.tif 000016
【００６１】
すなわち、第５の実施の形態の液晶表示装置では、上記式（６）に示されるように、補助容量ライン１４には、自列データラインのデータ電圧ΔＶd(m)の極性を単に反転させた波形の電圧が印加される。図１２にこのタイムチャートを示す。これにより、駆動に際して、複雑な制御が伴わず制御系の簡略化が図られると共に、高開口率でかつ良好な表示品位の液晶表示装置が得られる。
ここで、補助容量ライン１４をダミーのデータラインとみなすと、上記式（６）で示される駆動波形は、いわゆる周知のドット反転駆動と共通する。すなわち、周知のドット反転駆動用と同じ構成のドライブ回路を用いて、第５の実施の形態の液晶表示装置で、補助容量ライン１４に印加する電圧波形が容易に得られる。
【００６２】
次に、第５の実施の形態の液晶表示装置の駆動方法は、上記式（６）に基づいて、自列データラインのデータ電圧ΔＶd(m)を反転した波形の電圧が印加されることを除いては、基本的に第３の実施の形態と同様に駆動される。
【００６３】
以上の第５の実施の形態の液晶表示装置によれば、第３の実施の形態と同様の効果を奏すると共に、補助容量ライン１４には、自列データラインのデータ信号を反転した波形の電圧を印加すれば良く、高開口率かつ良好な表示品位の液晶表示装置が簡単に得られる。
【００６４】
なお、本発明は上記実施の形態に限定されるものではない。すなわち、本発明の趣旨を逸脱しない範囲において、適宜に変更可能であることは勿論である。
【００６５】
【発明の効果】
請求項１記載の発明によれば、自行及び隣行のゲートラインと画素電極との間との寄生容量に基づくフリッカが抑制され、良好な表示品位の液晶表示装置が得られる。また、従来必要な補助容量よりも小さな補助容量で、フリッカなどの表示劣化が抑制され、液晶表示装置の高開口率化が図られる。
【００６６】
請求項２記載の発明によれば、請求項１と同様の効果を奏することができるとともに、画素電極が自行あるいは隣行ゲートライン上に広がる部分の絶縁膜の部分が、補助容量として機能する。この容量の分だけ、補助容量ラインがもつべき補助容量を小さくでき、さらに高開口率化が図られる。さらに、画素電極が自行あるいは隣行ゲートライン上に広がる構成によって画素電極とゲートライン間の間隙が無くなり、表示のコントラストが向上される。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態の液晶表示装置の構成を示す図である。
【図２】図１の等価回路図である。
【図３】第１の実施の形態の液晶表示装置に印可される電圧のタイムチャートを示した図である。
【図４】本発明を適用した第２の実施の形態の液晶表示装置の構成を示す図である。
【図５】第２の実施の形態の液晶表示装置において、自行ゲートラインおよび隣行ゲートラインとの寄生容量Ｃpg-self、Ｃpg-preが同じとなるように構成した場合のタイムチャートを示した図である。
【図６】本発明を適用した第３の実施の形態の液晶表示装置の構成を示す図である。
【図７】図６の等価回路図である。
【図８】第３の実施の形態の液晶表示装置に印可される電圧のタイムチャートを示した図である。
【図９】本発明を適用した第４の実施の形態の液晶表示装置の構成を示す図である。
【図１０】第４の実施の形態の液晶表示装置において、さらにゲートライン１２を画素電極１０上にまで広げた場合の構成を示す図である。
【図１１】本発明を適用した第５の実施の形態の液晶表示装置の構成を示す図である。
【図１２】第５の実施の形態の液晶表示装置に印可される電圧のタイムチャートを示した図である。
【図１３】従来例の液晶表示装置の構成を示す図である。
【図１４】図１３の等価回路図である。
【図１５】従来例の液晶表示装置において、補助容量ラインを共通電極に接続する場合の等価回路図である。
【図１６】従来例の液晶表示装置において、補助容量ラインをゲートラインに接続する場合の等価回路図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ  画素電極
１２                          ゲートライン
１２ａ                        自行ゲートライン
１２ｂ                        隣行ゲートライン
１３                          データライン
１３ａ                        自列データライン
１３ｃ                        隣列データライン
１４                          補助容量ライン
【図１】
0003845763.tif 000017
【図２】
0003845763.tif 000018
【図３】
0003845763.tif 000019
【図４】
0003845763.tif 000020
【図５】
0003845763.tif 000021
【図６】
0003845763.tif 000022
【図７】
0003845763.tif 000023
【図８】
0003845763.tif 000024
【図９】
0003845763.tif 000025
【図１０】
0003845763.tif 000026
【図１１】
0003845763.tif 000027
【図１２】
0003845763.tif 000028
【図１３】
0003845763.tif 000029
【図１４】
0003845763.tif 000030
【図１５】
0003845763.tif 000031
【図１６】
0003845763.tif 000032