(57)【特許請求の範囲】
【請求項１】
電極を有し、前記電極にバンプが形成された半導体チップを、配線が形成された基板に実装することを含み、
前記配線は、前記バンプとの接合部を有し、
前記基板を加熱しながら、前記半導体チップを前記基板に加圧することによって、前記接合部を前記バンプに入り込ませ、
前記半導体チップを加圧した状態で、前記基板の温度を下げて、前記基板を収縮させることによって、前記接合部を前記バンプに対して斜めにする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記接合部を前記バンプに入り込ませる前に、前記基板を予め加熱することをさらに含む半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記接合部は、前記配線の一部として、ほぼ同一の縦断面が連続する線状をなし、前記基板側の基端部よりも上端部が細く形成され、
少なくとも前記上端部を、前記配線の延設方向に直交する断面において、前記バンプに入り込ませる半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記バンプが前記基板に密着するように、前記接合部を前記バンプに食い込ませる半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
金属接合によって、前記接合部と前記バンプとを電気的に接合する半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記接合部と前記バンプとの間に共晶合金を形成する半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記接合部の少なくとも表面を、スズ層で形成し、
前記バンプの少なくとも表面を、金層で形成し、
前記スズ層及び金層によって、前記共晶合金を形成する半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記半導体チップと前記基板との間に樹脂を設けることをさらに含む半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記樹脂は、導電粒子を含有してなる異方性導電材料であり、
前記導電粒子を、前記接合部と前記バンプとの間に介在させる半導体装置の製造方法。
【請求項１０】
請求項１から請求項９のいずれかに記載の半導体装置の製造方法において、
複数の前記接合部を有し、
前記半導体チップの外形は長方形をなし、
それぞれの前記接合部は、前記半導体チップの長辺に沿って配列された半導体装置の製造方法。
【請求項１１】
請求項１から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記基板は、フレキシブル基板である半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、電気光学装置並びに電子機器に関する。
【０００２】
【発明の背景】
半導体チップをテープ（フレキシブル基板）に実装するＣＯＦ（Chip On Film）実装が知られている。詳しくは、半導体チップのバンプと、テープの配線における接合部と、を金属接合などで電気的に接合する。従来、この工程では、バンプと、配線の接合部と、を平坦な面同士を接触させることで両者を電気的に接合していた。
【０００３】
しかし、テープの材料（ポリイミド樹脂）は、半導体チップの材料（シリコン）よりも熱膨張係数が大きいので、実装工程中の加熱などによってテープが膨張し過ぎて、バンプと接合部との位置ずれが生じる。これを改善するために、実装工程中のテープの伸縮率を考慮して、テープ作成時に予め配線を寸法補正することが知られているが、その場合には実装工程において正確な温度管理が要求されるので製造条件が難しかった。
【０００４】
本発明は、上述した課題を解決するためのものであり、その目的は、簡単な製造条件によって、配線の接合部とバンプとの接合強度を高めることである。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、電極を有し、前記電極にバンプが形成された半導体チップを、配線が形成された基板に実装することを含み、
前記配線は、前記バンプとの接合部を有し、
前記接合部を、前記バンプに斜めに入り込ませる。
【０００６】
本発明によれば、接合部をバンプに斜めに入り込ませる。これによって、接合部及びバンプの両者が機械的にかみ合うので、平坦な面同士を接触させる接合よりも、アンカー効果が得られ、両者の密着性及び接合強度を向上させることができる。
【０００７】
（２）この半導体装置の製造方法において、
前記基板を加熱しながら、前記半導体チップを前記基板に加圧することによって、前記接合部を前記バンプに入り込ませ、
前記半導体チップを加圧した状態で、前記基板の温度を下げて、前記基板を収縮させることによって、前記接合部を前記バンプに対して斜めにしてもよい。
【０００８】
これによれば、基板を収縮させることによって、接合部をバンプに斜めに入り込ませる。基板の膨張及び収縮を利用して接合を行うので、平坦な面同士を接触させる接合よりも、基板の温度条件や、接合部とバンプとの位置合わせ誤差の許容範囲を緩和することができる。したがって、実装工程における製造条件を緩和することができる。
【０００９】
（３）この半導体装置の製造方法において、
前記接合部を前記バンプに入り込ませる前に、前記基板を予め加熱することをさらに含んでもよい。
【００１０】
これによって、接合部とバンプとを接合したまま、基板をより大きく収縮させることができる。
【００１１】
（４）この半導体装置の製造方法において、
前記接合部は、前記配線の一部として、ほぼ同一の縦断面が連続する線状をなし、前記基板側の基端部よりも上端部が細く形成され、
少なくとも前記上端部を、前記配線の延設方向に直交する断面において、前記バンプに斜めに入り込ませてもよい。
【００１２】
これによれば、接合部の上端部が細いので、バンプに接合部を入り込ませやすくなっている。
【００１３】
（５）この半導体装置の製造方法において、
前記バンプが前記基板に密着するように、前記接合部を前記バンプに食い込ませてもよい。
【００１４】
これによって、接合部とバンプとの密着性及び接合強度をさらに向上させることができる。
【００１５】
（６）この半導体装置の製造方法において、
金属接合によって、前記接合部と前記バンプとを電気的に接合してもよい。
【００１６】
（７）この半導体装置の製造方法において、
前記接合部と前記バンプとの間に共晶合金を形成してもよい。
【００１７】
（８）この半導体装置の製造方法において、
前記共晶合金は、前記接合部の側面と前記バンプとの間であって、前記接合部が斜めになることで広くなった領域に偏って設けられてもよい。
【００１８】
これによって、例えば、バンプ同士の電気的なショートを確実に防止できる。したがって、狭ピッチに対応した半導体装置を製造することができる。
【００１９】
（９）この半導体装置の製造方法において、
前記接合部の少なくとも表面を、スズ層で形成し、
前記バンプの少なくとも表面を、金層で形成し、
前記スズ層及び金層によって、前記共晶合金を形成してもよい。
【００２０】
（１０）この半導体装置の製造方法において、
前記半導体チップと前記基板との間に樹脂を設けることをさらに含んでもよい。
【００２１】
（１１）この半導体装置の製造方法において、
前記樹脂は、導電粒子を含有してなる異方性導電材料であり、
前記導電粒子を、前記接合部と前記バンプとの間に介在させてもよい。
【００２２】
これによれば、接合部をバンプに入り込ませるので、接合部とバンプとの間に導電粒子が介在しやすい。
【００２３】
（１２）この半導体装置の製造方法において、
複数の前記接合部を有し、
前記半導体チップの外形は長方形をなし、
それぞれの前記接合部は、前記半導体チップの長辺に沿って配列されてもよい。
【００２４】
これによれば、それぞれの接合部は、半導体チップの長辺に沿って配列されている。基板は、半導体チップの長辺に沿った方向に膨張及び収縮する割合が大きいが、本発明によれば、製造条件を緩和できるので簡単に実装工程を行うことができる。
【００２５】
（１３）この半導体装置の製造方法において、
前記基板は、フレキシブル基板であってもよい。
【００２６】
フレキシブル基板は、熱膨張しやすい。
【００２７】
（１４）本発明に係る半導体装置は、上記方法で製造されてなる。
【００２８】
（１５）本発明に係る半導体装置は、電極を有し、前記電極にバンプが形成された半導体チップと、
前記半導体チップが実装され、前記バンプとの接合部を有する配線が形成された基板と、
を含み、
前記接合部は、前記バンプに斜めに入り込んでなる。
【００２９】
本発明によれば、接合部はバンプに斜めに入り込んでいる。これによって、接合部及びバンプの両者が機械的にかみ合うので、平坦な面同士を接触させる接合よりも、アンカー効果が得られ、両者の密着性及び接合強度を向上させることができる。
【００３０】
（１６）この半導体装置において、
前記接合部は、前記配線の一部として、ほぼ同一の縦断面が連続する線状をなし、前記基板側の基端部よりも上端部が細く形成され、
少なくとも前記上端部は、前記配線の延設方向に直交する断面において、前記バンプに斜めに入り込んでもよい。
【００３１】
これによれば、接合部の上端部が細いので、バンプに接合部が入り込みやすくなっている。
【００３２】
（１７）この半導体装置において、
前記バンプが前記基板に密着するように、前記接合部を前記バンプに食い込んでもよい。
【００３３】
これによって、接合部とバンプとの密着性及び接合強度をさらに向上させることができる。
【００３４】
（１８）この半導体装置において、
金属接合によって、前記接合部と前記バンプとが電気的に接合されてもよい。
【００３５】
（１９）この半導体装置において、
前記接合部と前記バンプとの間に共晶合金が形成されてもよい。
【００３６】
（２０）この半導体装置において、
前記共晶合金は、前記接合部の側面と前記バンプとの間であって、前記接合部が斜めになることで広くなった領域に偏って設けられてもよい。
【００３７】
これによって、例えば、バンプ同士の電気的なショートを確実に防止できる。したがって、狭ピッチに対応した半導体装置を提供することができる。
【００３８】
（２１）この半導体装置において、
前記接合部の少なくとも表面は、スズ層で形成され、
前記バンプの少なくとも表面は、金層で形成され、
前記スズ層及び金層によって、前記共晶合金が形成されてもよい。
【００３９】
（２２）この半導体装置において、
前記半導体チップと前記基板との間に設けられた樹脂をさらに含んでもよい。
【００４０】
（２３）この半導体装置において、
前記樹脂は、導電粒子を含有してなる異方性導電材料であり、
前記導電粒子は、前記接合部と前記バンプとの間に介在してもよい。
【００４１】
これによれば、接合部をバンプに入り込ませるので、接合部とバンプとの間に導電粒子が介在しやすい。
【００４２】
（２４）この半導体装置において、
複数の前記接合部を有し、
前記半導体チップの外形は長方形をなし、
それぞれの前記接合部は、前記半導体チップの長辺に沿って配列されてもよい。
【００４３】
（２５）この半導体装置において、
前記基板は、フレキシブル基板であってもよい。
【００４４】
フレキシブル基板は、熱膨張しやすい。
【００４５】
（２６）本発明に係る電気光学装置は、上記半導体装置と、光学材料を有するパネルと、を含む。
【００４６】
（２７）この電気光学装置において、
前記光学材料は、発光材料であり、
エレクトロルミネッセンス装置として構成されてもよい。
【００４７】
（２８）本発明に係る電子機器は、上記電気光学装置を有する。
【００４８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００４９】
（半導体装置）
図１及び図２は、本実施の形態に係る半導体装置の製造方法を示す図である。図３は、本実施の形態に係る半導体装置を示す図であり、図４は、本実施の形態の変形例に係る半導体装置を示す図である。本実施の形態では、まず、基板１００と、半導体チップ１０３と、を用意する。
【００５０】
半導体チップ１０３の外形は、矩形（長方形及び正方形を含む）をなすことが多いが、その形状は限定されず、例えば球状をなしてもよい。半導体チップ１０３には、集積回路が形成されている。集積回路は、直方体をなす半導体チップ１０３の最も面積の大きい面に形成されている。集積回路が形成される面は、能動面と呼ばれる。
【００５１】
半導体チップ１０３は、複数の電極１３０を有する。電極１３０は、半導体チップ１０３における集積回路の面側に形成されることが多い。電極１３０は、半導体チップ１０３の端部に、少なくとも１辺（例えば対向する２辺又は４辺）に沿って形成されてもよい。その場合、電極１３０は、長方形をなす半導体チップ１０３の長辺に沿って形成されることが多い。電極１３０は、アルミニウム系又は銅系の金属で形成され、半導体チップ１０３に薄く平らに形成される。また、半導体チップ１０３には、電極１３０を避けてパッシベーション膜（図示しない）が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ又はポリイミド樹脂などで形成することができる。
【００５２】
各電極１３０には、バンプ１３２が形成されている。バンプ１３２は、導電材料で形成された導電性突起である。バンプ１３２は、金属材料（例えば金、ハンダ、銅など）、導電性樹脂又はそれらの組合わせで構成してもよい。バンプ１３２は、単一又は複数の層から形成される。複数の層からなる場合、バンプ１３２の最表面は、好適な金属接合を達成するため、金で形成されることが好ましい。バンプ１３２は、例えば、メッキ法（電解又は無電解メッキ法を含む）、蒸着法、印刷法、エッチング又はボールバンプ法などのいずれの方法を適用して形成してもよい。バンプ１３２の突起形状は、各種の形成方法に応じて決められる。例えば、メッキ法を適用した場合には、バンプ１３２は、マッシュルーム型であってもよいし、ストレートウォール型であってもよい。電極１３０とバンプ１３２との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタンなどを付加してもよい。なお、バンプ１３２は、後述する配線１０６の接合部１０７を構成する材料よりも軟らかい材料で形成されていることが好ましい。
【００５３】
基板１００は、複数の配線１０６及び複数の接合部１０７を支持する基材（ベース基板）である。基板１００は、半導体チップ１０３よりも熱膨張係数が大きい。基板１００は、有機系の材料で形成されることが好ましい。基板１００として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板１００としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板は、熱膨張しやすい。基板１００は、ＣＯＦ（Chip On Film）用基板やＴＡＢ（Tape Automated Bonding）用基板であってもよい。
【００５４】
配線１０６は、基板１００に支持されており、例えば、基板１００の少なくとも一方の面に形成されている。配線１０６とは、少なくとも２点の電気的な接続を図る部分を指し、独立して形成された複数の配線１０６は配線パターンと呼ばれる。配線１０６は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線１０６は、スズ、ハンダ、金、ニッケルなどでメッキされていてもよい。
【００５５】
接合部１０７は、バンプ１３２に接合される部分である。詳しくは、接合部１０７は、半導体装置の完成品として、バンプ１３２と接触する部分（バンプ１３２に入り込む部分）と、基板１００側の基端部（基板１００に支持される部分）と、を含む。
【００５６】
本実施の形態では、１つの接合部１０７は、１つの配線１０６の一部である。その場合、接合部１０７は、配線１０６の一部として細長く形成されてもよい。詳しくは、配線１０６は、ほぼ同一の縦断面が連続する線状（例えば、基板１００側の基端部よりも上端部が細く形成された縦断面が連続する線状）をなして形成され、配線１０６における延設方向の一部が、バンプ１３２と接合するための接合部１０７となっている。接合部１０７の少なくとも上端部の幅は、バンプ１３２の幅よりも小さいことが好ましい。こうすることで、接合部１０７の少なくとも一部をバンプ１３２に入り込ませやすくなる。なお、上述のように配線１０６の全体がほぼ同一の縦断面で同じ高さであってもよいし、接合部１０７とその他の部分とが異なる形状又は高さであってもよい。
【００５７】
変形例として、接合部１０７は、配線１０６のうちラインよりも面積の大きいランドであってもよい。ランドは、電気的接続を十分に確保する機能を有する。その場合、ランドとしての接合部１０７は、基板１００側の基端部よりも上端部が小さく形成されてもよく、上端部に向けて尖鋭形状をなしてもよい。
【００５８】
接合部１０７は、配線１０６の延設方向の先端部であってもよいし、先端部を除く中間部であってもよい。複数の接合部１０７は、半導体チップ１０３のバンプ１３２（電極１３０）の配列に対応して設けられる。例えば、複数の接合部１０７は、半導体チップ１０３の搭載領域の長辺に沿って配列されてもよい。
【００５９】
接合部１０７を構成する材料は、バンプ１３２を構成する材料よりも硬いことが好ましい。こうすることで、接合部１０７をバンプ１３２に入り込ませやすくなる。例えば、接合部１０７は、パターニングしやすい材料（例えば銅）からなるコア層と、その表面を覆う材料（例えばスズ、ハンダ又は金）からなる表面層と、を有してもよい。表面層は、メッキ処理によって形成されてもよい。共晶合金１０８が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。あるいは、コア層と表面層との間に、硬度の高い材料（例えばニッケル）からなる中間層（図示しない）を設けてもよい。こうすることで、接合部１０７を硬くすることができる。
【００６０】
本実施の形態では、図１に示すように、配線１０６の接合部１０７と、バンプ１３２とを対向させて配置し、図２に示すように、接合部１０７をバンプ１３２に入り込ませる。
【００６１】
図１に示すように、まず、基板１００をステージ１４０に配置する。そして、半導体チップ１０３をボンディングツール１４２で基板１００に向けて加圧する。
【００６２】
図１に示すように、半導体チップ１０３と基板１００との間に樹脂１３４を設けてもよい。本実施の形態では、樹脂１３４は、半導体チップ１０３と基板１００とを接着する接着材料である。変形例として、樹脂１３４は、半導体チップ１０３を基板１００に実装した後に、両者の間に注入するアンダーフィル材であってもよい。
【００６３】
図１に示す例では、樹脂１３４は、導電粒子（図示しない）を含有する異方性導電材料である。導電粒子によって、被接続体同士の電気的な接続性能を向上させることができる。導電粒子は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが樹脂（バインダ）のなかに分散している。こうすることで、接合部１０７とバンプ１３２との間に、導電粒子が介在して電気的な接続性能を向上させることができる。なお、異方性導電材料は、異方性導電膜（ＡＣＦ）であってもよいし、異方性導電ペースト（ＡＣＰ）であってもよい。
【００６４】
変形例として、樹脂１３４は絶縁性のもの、例えばＮＣＦ（Non Conductive Film）やＮＣＰ（Non Conductive Paste）であってもよい。その場合、樹脂１３４の収縮力を利用して、接合部１０７とバンプ１３２とを圧接させれば、両者の電気的な接続信頼性が向上する。
【００６５】
図１に示すように、半導体チップ１０３を加圧する前に、基板１００を膨張させることが好ましい。例えば、半導体チップ１０３を加圧する前に、基板１００を加熱する。加熱すると、基板１００は膨張する。ステージ１４０によって基板１００を加熱してもよい。加熱温度は、基板１００の熱膨張率、接合部１０７とバンプ１３２との位置合わせ誤差の許容範囲などを考慮して決定すればよい。これによれば、接合部１０７をバンプ１３２に入り込ませる前に、基板１００を膨張させるので、後に接合部１０７とバンプ１３２とを接合したまま、基板１００をより大きく収縮させることができる。したがって、後述するように、接合部１０７とバンプ１３２との密着性及び接合強度を向上させることができる。
【００６６】
ここで、接合部１０７同士間のピッチ（中心点間距離）と、電極１３０同士間のピッチ（中心点間距離）は、接合部１０７をバンプ１３２に入り込ませるときに、ほぼ同じ値になるように設計してもよい。こうすることで、接合部１０７とバンプ１３２との位置合わせを正確かつ簡単に行うことができる。さらに、接合終了時には、基板１００が半導体チップ１０３よりも大きく収縮するので、後述するように、接合部１０７とバンプ１３２との密着性及び接合強度を向上させることができる。
【００６７】
なお、基板１００を形成する工程（配線１０６を形成する工程など）において、基板１００は、設計値よりもすでに膨張していることが多い。
【００６８】
基板１００を加熱しながら、半導体チップ１０３を基板１００に向けて加圧する。例えば、半導体チップ１０３及び基板１００を、４００〜４６０℃程度（好ましくは４１９．３℃以上）に加熱してもよい。ここで、接合部１０７とバンプ１３２との電気的な接合の形態は、熱圧着による接合（Ａｕ−Ａｕ接合）及び共晶接合（Ａｕ−Ｓｎ、Ａｕ−ハンダ接合）などの金属接合を適用してもよい。その場合、上述の異方性導電材料又は絶縁樹脂を組み合わせて適用してもよい。
【００６９】
本実施の形態では、半導体チップ１０３及び基板１００を加熱して、接合部１０７とバンプ１３２との共晶接合を図る。なお、半導体チップ１０３及び基板１００は、ボンディングツール１４２及びステージ１４０のそれぞれに内蔵されたヒータによって加熱すればよい。
【００７０】
こうして、接合部１０７をバンプ１３２に入り込ませる。接合部１０７の上端部の面をバンプ１３２に面接触させて入り込ませてもよいし、接合部１０７の角部（例えば上端部の面の端部）をバンプ１３２に線接触させて入り込ませてもよい。
【００７１】
図２に示すように、半導体チップ１０３を加圧した状態で、基板１００を収縮させる。例えば、基板１００の温度を下げることで、基板１００を収縮させる。詳しくは、少なくともステージ１４０（図２ではステージ１４０及びボンディングツール１４２）のヒータをオフにする。
【００７２】
基板１００を収縮させると、接合部１０７とバンプ１３２との機械的な接続を維持した状態で、接合部１０７が半導体チップ１０３の中央部に引っ張られる。詳しくは、半導体チップ１０３の長辺に沿って配列された接合部１０７は、半導体チップ１０３の端部から中央部に引っ張られて傾斜する。複数の接合部１０７のうち、半導体チップ１０３の端部に配置される接合部１０７は、中央部に配置される他の接合部１０７よりも、傾斜角度が大きい。また、基板１００の収縮量が大きいと、引っ張られる応力が大きいので、傾斜角度が大きくなる。そのため、接合部１０７がバンプ１３２に、両者が剥離する方向に対して引っ掛かるように接合しやすくなる。したがって、接合部１０７とバンプ１３２との密着性及び接合強度を向上させることができる。
【００７３】
こうして、図３に示すように、接合部１０７をバンプ１３２に斜めに入り込ませる。詳しくは、接合部１０７の少なくとも上端部（図３では上端部のみ）を、配線１０６の延設方向に直交する断面において斜めに入り込ませる。
【００７４】
変形例として、図４に示すように、バンプ１３２が基板１００に密着するように、接合部１０７をバンプ１３２に食い込ませてもよい。言い換えれば、接合部１０７における基板１００からの露出部（基板１００に支持される部分を除く部分）を、バンプ１３２で覆ってもよい。その場合、半導体チップ１０３を強く加圧することによって、接合部１０７をバンプ１３２に食い込ませる。これによって、接合部１０７とバンプ１３２との密着性及び接合強度をさらに向上させることができる。
【００７５】
共晶接合を行う場合には、接合部１０７の表面層と、バンプ１３２の表面層（図３では表面を含む単一層）とによって、接合部１０７及びバンプ１３２との間に共晶合金１０８が形成される。例えば、接合部１０７のスズ層と、バンプ１３２の金層と、によってＡｕ−Ｓｎの共晶合金１０８を形成してもよい。図３に示すように、共晶合金１０８は、接合部１０７の側面とバンプ１３２との間であって、接合部１０７が斜めになることで広くなった領域に偏って設けられる。言い換えれば、図３に示すように、共晶合金１０８は、接合部１０７の上端部が傾く側に設けられる。すなわち、基板１００が収縮することによって、接合部１０７は、基板１００の収縮する方向とは反対側に共晶合金１０８を残すように掻き分ける。これによれば、共晶合金１０８の横方向への広がりを一定の方向に抑えることができるので、バンプ１３２同士（又は接合部１０７同士）の電気的なショートを確実に防止できる。したがって、狭ピッチに対応した半導体装置を製造することができる。
【００７６】
本実施の形態に係る半導体装置の製造方法によれば、接合部１０７をバンプ１３２に斜めに入り込ませる。これによって、接合部１０７及びバンプ１３２の両者が機械的にかみ合うので、平坦な面同士を接触させる接合よりも、アンカー効果が得られ、両者の密着性及び接合強度を向上させることができる。
【００７７】
また、基板１００の膨張及び収縮を利用して接合を行うので、平坦な面同士を接触させる接合よりも、基板１００の温度条件や、接合部１０７とバンプ１３２との位置合わせ誤差の許容範囲を緩和することができる。したがって、実装工程における製造条件を緩和することができる。
【００７８】
さらに、接合部１０７が半導体チップ１０３の長辺に沿って配列された場合、基板１００は、半導体チップ１０３の長辺に沿った方向に膨張及び収縮する割合が大きいが、本実施の形態によれば、製造条件を緩和できるので簡単に実装工程を行うことができる。
【００７９】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含む。半導体装置３は、半導体チップ１０３と、基板１００と、を含む。半導体チップ１０３は、フリップチップであってもよく、パッケージ化されてもよい。基板１００には、他の半導体チップ又は電子部品が実装されていてもよい。基板１００は、他の部材と電気的に接続するための回路基板であってもよい。なお、本実施の形態に係る半導体装置の効果は、既に記載した通りである。
【００８０】
図４は、本実施の形態の変形例に係る半導体装置を示す図である。半導体装置５では、バンプ１３２が基板１００に密着するように、接合部１０７がバンプ１３２に食い込んでいる。その構成及び効果は、既に記載した通りである。
【００８１】
（電子装置）
図５は、本発明の実施の形態に係る電子装置を示す図である。電子装置１は、表示装置などの電気光学装置や記憶装置であってもよい。図５に示す電子装置１は、パネル２（例えば有機ＥＬ（Electroluminescence）パネル）と、上述の半導体装置３（回路基板）と、を含む。図６は、パネル２を示す図であり、図７は、図６に示すVII−VII線断面図である。
【００８２】
パネル２は、第１及び第２の配線１０，２０を有する。第２の配線２０は、第１の配線１０よりも、パネル２において外側に位置する。
【００８３】
第１の配線１０は、複数の（例えば３つ以上の（図６の例では第１〜第３の））分割配線１１〜１３からなる。第１の分割配線１１は、残りの分割配線１２，１３から離れた位置（例えば動作部５０が形成された領域５４を挟んで第１の分割配線１１とは反対側）に形成されている。第１の分割配線１１以外の分割配線（第２及び第３の分割配線１２，１３）は、隣同士に並んで配置されている。
【００８４】
第１の配線１０は、複数の端子１４を有する。本実施の形態では、複数の端子１４は、複数の分割配線１１〜１３の端部である。複数の分割配線１１〜１３のそれぞれは、少なくとも１つ（図６では複数）の端子１４に接続されている。複数の端子１４は、幅方向に並列されている。複数の端子１４は、先端をそろえて配列されている。第１の配線１０は、基板６４の一辺に引き出されている。
【００８５】
第１の配線１０は、端子１４から延びる第１の部分と、第１の部分から交差する方向に延びる第２の部分と、を有する。例えば、第１の分割配線１１は、端子１４から延びる第１の部分３０と、第１の部分３０から交差する方向（図６では直角方向）に延びる第２の部分３２と、を有する。第１及び第２の部分３０，３２は、Ｌ字に沿った方向に延びている。さらに詳しくは、第１の部分３０は、複数の端子１４の先端が並ぶ直線（例えば基板６４の縁）に直角方向（ほぼ直角方向を含む）に延びており、第２の部分３２は、複数の端子１４の先端が並ぶ直線（例えば基板６４の縁）に平行な方向（ほぼ平行な方向を含む）に延びている。また、第２の部分３２には、第２及び第３の分割配線１２，１３の少なくとも一方（図２では両方）を避ける切り欠き３４が形成されている。切り欠き３４は、第２の部分３２の幅（延設方向に直角な方向の長さ）を狭くするように形成されている。図２に示す切り欠き３４は、第２の部分３２における第１の部分３０とは反対側（例えば第１及び第２の部分３０，３２によって描かれるＬ字の外角側）に形成されている。変形例として、切り欠き３４を、第２の部分３２における第１の部分３０の側（例えば第１及び第２の部分３０，３２によって描かれるＬ字の内角側）に形成してもよい。
【００８６】
第２の分割配線１２は、端子１４から延びる第１の部分３６と、第１の部分３６から交差する方向（図２では直角方向）に延びる第２の部分３８と、を有する。第１及び第２の部分３６，３８は、Ｌ字に沿った方向に延びている。さらに詳しくは、第１の部分３６は、複数の端子１４の先端が並ぶ直線（例えば基板６４の縁）に直角方向（ほぼ直角方向を含む）に延びており、第２の部分３８は、複数の端子１４の先端が並ぶ直線（例えば基板６４の縁）に平行な方向（ほぼ平行な方向を含む）に延びている。また、第２の部分３８には、第１及び第３の分割配線１１，１３の少なくとも一方（図６では第１の分割配線１１）を避ける切り欠き４０が形成されている。切り欠き４０は、第２の部分３８の幅（延設方向に直角な方向の長さ）を狭くするように形成されている。図２に示す切り欠き４０は、第２の部分３８における第１の部分３０の側（例えば第１及び第２の部分３６，３８によって描かれるＬ字の内角側）に形成されている。変形例として、切り欠き４０を、第２の部分３８における第１の部分３０とは反対側（例えば第１及び第２の部分３６，３８によって描かれるＬ字の外角側）に形成してもよい。
【００８７】
第３の分割配線１３は、端子１４から延びる第１の部分４２と、第１の部分４２から交差する方向（図２では直角方向）に延びる第２の部分４４と、を有する。第１及び第２の部分４２，４４は、Ｌ字に沿った方向に延びている。さらに詳しくは、第１の部分４２は、複数の端子１４の先端が並ぶ直線（例えば基板６４の縁）に直角方向（ほぼ直角方向を含む）に延びており、第２の部分４４は、複数の端子１４の先端が並ぶ直線（例えば基板６４の縁）に平行な方向（ほぼ平行な方向を含む）に延びている。変形例として、第２の部分４４には、第１及び第３の分割配線１１，１３の少なくとも一方を避ける切り欠きを形成してもよい。切り欠きの詳細は、上述した切り欠き３４，４０と同じである。
【００８８】
本実施の形態では、第１の分割配線１１の第１の部分３０と、第１及び第２の分割配線１２，１３の第１の部分３６，４２とは、動作部５０が形成された領域５４を挟んで反対側に配置されている。第１の分割配線１１の第２の部分３２と、第２及び第３の分割配線１２，１３の第２の部分３８，４４とは、それぞれの第１の部分３０，３６，４２から反対方向（対向する方向）に延びている。第１の分割配線１１の第２の部分３２と、第２及び第３の分割配線１２，１３の第２の部分３８，４４とは、少なくとも部分的に、隣同士に並ぶように配列されている。第１の配線１０は、コ字状（又はＣ字状）をなすように形成されている。詳しくは、第１〜３の分割配線１１，１２，１３が、３つの方向から領域（例えば動作部５０が形成された領域５４）を囲むようになっている。第１〜３の分割配線１１，１２，１３は、少なくとも１つの方向（例えば基板６４の一辺）に対して開放する（囲まない）ようになっている。例えば、第１〜３の分割配線１１，１２，１３は、四辺形領域の３辺を囲み、１辺に対して開放している。
【００８９】
第１の分割配線１１は、残りの分割配線１２，１３よりも広い幅で形成されている。ここで、幅とは、分割配線１１〜１３のそれぞれにおいて、延設方向に直交する方向の長さである。第１の分割配線１１の第１の部分３０の幅は、残りの分割配線１２，１３の第１の部分３６，４２の幅よりも広い。また、第１の分割配線１１の第２の部分３２の少なくとも一部の幅は、残りの分割配線１２，１３の第２の部分３８，４４の幅よりも広い。図６に示す例では、第１の分割配線１１の第２の部分３２における切り欠き３４が形成された部分の幅は、第２の分割配線１２の第２の部分３８における切り欠き４０が形成されない部分の幅よりも狭い。
【００９０】
第１の配線１０は、第１の電極５２（図７参照）に電気的に接続されている。第１の電極５２は、複数の電極の集まりである。第１の電極５２の少なくとも一部（多くの場合一部のみ）は、動作部５０と重なるように形成されている。本実施の形態では、第１の電極５２を、光が透過するように、例えばＩＴＯ（Indium Tin Oxide）などによって透明電極で形成してある。第１の電極５２は、マトリクス状に形成してもよい。第１の電極５２は、第１の配線１０によって囲まれた領域内に形成されている。図６に示す例では、第１〜３の分割配線１１，１２，１３の第２の部分３２，３８，４４の一方の側（第１の配線１０が開放している側（図６では左側））に、第１の電極５２が配置されている。第１〜３の分割配線１１，１２，１３の第２の部分３２，３８，４４と、第１の電極５２との電気的接続には、多層配線を適用してもよい。
【００９１】
第２の配線２０は、第１の配線１０を挟んで、動作部５０が形成された領域５４又は第１の電極５２とは反対側に配置されている。第２の配線２０は、少なくとも動作部５０が形成された領域５４の一辺の長さに渡る長さで形成されている。第２の配線２０は、コ字状（又はＣ字状）をなすように形成されている。詳しくは、第２の配線２０は、３つの方向から領域（例えば動作部５０が形成された領域５４）を囲むようになっている。第２の配線２０は、少なくとも１つの方向に対して開放する（囲まない）ようになっている。例えば、第２の配線２０は、四辺形領域の３辺を囲み、１辺に対して開放している。第１及び第２の配線１０，２０は、同じ方向に対して開放している。図７に示すように、第２の配線２０を複数層で形成してもよい。
【００９２】
動作部５０に光学材料（発光材料・液晶等）を設けて、光学装置（電気光学装置）を構成してもよい。光学材料によって電気光学素子を構成してもよい。その場合、動作部５０が形成された領域５４は表示領域（表示部）であってもよい。有機ＥＬパネルとしてのパネル２では、赤、緑、青のそれぞれの発光材料を動作部５０に設けてもよい。動作部５０には、正孔輸送層や電子輸送層を形成してもよい。上述したように、第１の分割配線１１は、残りの分割配線１２，１３よりも幅が広いので、発光効率の悪い材料（ポリマー系材料（例えば青色の発光材料））に対応させてもよい。そうすることで、幅の広い第１の分割配線１１から、大電流（あるいは安定した電流）を供給することができる。その場合、第２及び第３の分割配線１２，１３を、例えば低分子系材料（例えば赤、緑色の発光材料）に対応させる。
【００９３】
パネル２は、電子回路５６を有する。電子回路５６は、動作部５０の動作（例えば有機ＥＬパネルでは発光）を制御する。電子回路５６は、表示部の走査線ドライバであってもよい。電子回路５６は、第１の電極５２と電気的に接続されている。電子回路５６は、第１の配線１０と動作部５０が形成された領域５４との間に設けられている。詳しくは、第１の分割配線１１の第１の部分３０（又は第２又は第３の分割配線１２，１３の第１の部分３６，４２）と、動作部５０が形成された領域５４との間に電子回路５６が設けられている。ＴＦＴ（Thin Film Transistor）が電子回路５６の一部であってもよい。
【００９４】
第１又は第２の配線１０，２０による囲み込みから開放された方向（図６では左方向）に、少なくとも１つ（多くの場合複数）の第３の配線６０が引き出されている。第３の配線６０は、第１の電極５２及び電子回路５６の少なくとも一方（図６に示す例では両方）から引き出されている。第３の配線６０のうち、動作部５０が形成された領域５４（第１の電極５２）から引き出された配線は、表示部にデータ信号を供給するものであってもよい。第３の配線６０は、端子６２を有する。複数の第３の配線６０における複数の端子６２は、幅方向に並列されている。複数の端子６２は、先端をそろえて配列されている。第３の配線６０は、基板６４の一辺に引き出されている。第１及び第２の配線１０，２０の複数の端子１４のピッチＰ1，Ｐ2は、第３の配線６０の複数の端子６２のピッチＰ3よりも大きい。また、第１及び第２の配線１０，２０の複数の端子１４の幅は、第３の配線６０の複数の端子６２の幅よりも大きい。
【００９５】
第１及び第２の配線１０，２０は、支持部材としての基板６４に形成されている。基板６４は、光透過性を有する。基板６４は、例えばガラス基板である。基板６４上に、電子回路５６を形成してもよい。第１の電極５２も基板６４に形成してもよい。全ての配線（例えば第１〜第３の配線１０，２０，６０）を、基板６４の一辺に引き出してもよい。この場合、パネル２における他の電子部品（半導体装置３）の実装のための部分が、パネル２の一辺に位置する。
【００９６】
第２の配線２０には、導電部７０が電気的に接続されている。例えば、第２の配線２０上に導電部７０を形成してもよい。第２の配線２０における導電部７０と接触する部分の材料によって、両者の接続抵抗を調整することができる。例えば、図７に示すように、第２の配線２０を構成する複数層の表面層を、第１の電極５２と同じ材料（例えばＩＴＯ）で形成してもよい。
【００９７】
導電部７０は、立ち上げ形成されている。導電部７０は、動作部５０が形成された領域５４を３つの方向から囲むように形成されている。また、導電部７０は、第１の配線１０を挟んで、動作部５０が形成された領域５４とは反対側に配置されている。さらに、導電部７０は、動作部５０が形成された領域５４の一辺に渡る長さで形成されている。これらの詳細は、第２の配線２０について上述した内容が該当する。
【００９８】
導電部７０に電気的に接続されて第２の電極７２が設けられている。導電部７０が長く（又は大きく）形成されているので、第２の電極７２に対して抵抗の低い電気的接続が可能になる。導電部７０及び第２の電極７２は、同一材料で一体的に形成してもよい。第２の電極７２の一部は、動作部５０と重なるようになっている。そして、第１及び第２の電極５２，７２から動作部５０にエネルギー（例えば電流や電圧）を供給できるようになっている。第２の電極７２は、第１の電極５２よりも高い位置にある。第１及び第２の電極５２，７２は、少なくとも部分的に対向していてもよい。第２の電極７２は、第１及び第２の配線１０，２０を覆う大きさであってもよい。
【００９９】
第２の電極７２は、絶縁層７４によって支持されている。絶縁層７４は、動作部５０を封止していてもよい。絶縁層７４は、第１及び第２の配線１０，２０や、電子回路５６などの上に形成されており、電気的な接続に必要な部分に開口が形成されている。例えば、第２の配線２０の上方には、第２の配線２０が延びる方向に沿って貫通する溝が形成されて、その溝内に導電部７０が形成されている。あるいは、動作部５０の上方に貫通穴が形成されて、第２の電極７２と動作部５０の個々の素子との電気的な接続が図られている。変形例として、基板によって第２の電極７２を支持してもよい。
【０１００】
電子装置１は、上述の半導体装置３を有する。基板１００には、上述の半導体チップ１０３が実装されている。あるいは、基板１００には、複数の半導体チップが実装されてもよく、各半導体チップに上述の製造方法を適用してもよい。半導体チップ１０３は、配線１０６の延設方向と直交する方向に長い長方形をなす。半導体チップ１０３には、例えば有機ＥＬパネルを駆動するための回路が形成されている。
【０１０１】
パネル２には、基板１００が取り付けられている。基板１００には（図５ではその裏面に）、複数の配線１０６が形成されている。複数の配線１０６の端部は、端子であって、パネル２の端子１４，６２等と電気的に接続されている。電気的接続には、異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）などを使用してもよい。
【０１０２】
パネル２の第１及び第２の配線１０，２０は、例えば、基板１００上を通過して図示しない電源回路に電気的に接続されている。そして、第１及び第２の配線１０，２０を通じて、第１及び第２の電極５２，７２から動作部５０に電流が供給される。本実施の形態では、第２の電極７２が陰極であるが、第１の電極５２が陰極であってもよい。パネル２の電子回路５６に電気的に接続された１つのグループの第３の配線６０は、例えば半導体チップ１０３が有するタイミング信号発生回路に電気的に接続されている。また、電子回路５６に電気的に接続された他のグループの第３の配線６０は、例えば基板１００を通過して図示しない電源回路に電気的に接続されている。第１の電極５２に電気的に接続された別のグループの第３の配線６０は、例えば半導体チップ１０３が有する画像信号出力回路に電気的に接続されている。
【０１０３】
本実施の形態に係る電子装置は、上記のように構成されており、以下その動作を説明する。上述したように、動作部５０には発光材料が設けられており、動作部５０へ電流が供給される。電流は、第１及び第２の配線１０，２０から供給される。例えば、第１の配線１０のうち、第２及び第３の分割配線１２，１３よりも幅が広い第１の分割配線１１は、発光効率の悪い材料（ポリマー系材料（例えば青色の発光材料））に、大電流（あるいは安定した電流）を供給する。第２及び第３の分割配線１２，１３は、例えば低分子系材料（例えば赤、緑色の発光材料）に電流を供給する。動作部５０での生じた光は、図７に示すように、基板６４を透過する。こうして、基板６４側から、画像等の表示が可能になる。なお、本実施の形態では、第２の配線２０は、陰極である。電流の制御や発光させる画素の選択は、画像信号出力回路、タイミング信号発生回路、電子回路５６（走査ドライバ）等で行われる。
【０１０４】
図８は、本実施の形態に係る電子装置の回路を説明する図である。この回路は、有機エレクトロルミネッセンス素子を用いたアクティブマトリクス型の表示装置の回路である。動作部５０が形成された領域５４（表示部）には、複数の走査線１１０と、これら走査線１１０に対して交差する方向に延びる複数の信号線１１２と、信号線１１２に沿って延びる複数の共通給電線１１４とが形成されている。走査線１１０は、電子回路５６の走査線ドライバ（例えばシフトレジスタ及びレベルシフタを備える。）に電気的に接続されている。信号線１１２は、半導体チップ１０３の信号線ドライバ（例えばシフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備える。）に電気的に接続されている。共通給電線１１４は、第１の配線１０（第１，第２又は第３の分割配線１１，１２，１３）に電気的に接続されている。走査線１１０及び信号線１１２の各交点に対応して、画素となる動作部５０が設けられている。
【０１０５】
走査線１１０には、各画素に対応して、スイッチング素子１１６が電気的に接続されている。スイッチング素子１１６が薄膜トランジスタ（ＭＯＳＦＥＴ）であれば、そのゲート電極に走査線１１０が電気的に接続される。また、信号線１１２には、各画素に対応して、キャパシタ１１８が電気的に接続されている。詳しくは、キャパシタ１１８は、信号線１１２と共通給電線１１４との間に電気的に接続されており、信号線１１２からの画像信号に応じた電荷を保持できるようになっている。キャパシタ１１８と信号線１１２との間に、スイッチング素子１１６が電気的に接続されている。走査線１１０からの走査信号によって、スイッチング素子１１６が制御され、スイッチング素子１１６は、キャパシタ１１８への電荷の蓄積を制御する。
【０１０６】
キャパシタ１１８に保持された電荷量又はその有無によって、駆動素子１２０が制御される。駆動素子１２０が薄膜トランジスタ（ＭＯＳＦＥＴ）であれば、そのゲート電極とキャパシタ１１８の信号線１１２側の電極とが電気的に接続される。駆動素子１２０は、共通給電線１１４と動作部５０との間に電気的に接続されている。すなわち、駆動素子１２０は、共通給電線１１４から動作部５０への電流の供給を制御する。
【０１０７】
このような構成のもとに、走査線１１０の走査信号によってスイッチング素子１１６がオンとなると、そのときの信号線１１２と共通給電線１１４との電位差によってキャパシタ１１８に電荷が保持され、その電荷に応じて、駆動素子１２０の制御状態が決まる。そして、駆動素子１２０のチャネルを介して共通給電線１１４から第１の電極５２に電流が流れ、動作部５０を通じて第２の電極７２に電流が流れる。動作部５０は、これを流れる電流量に応じて発光するようになる。
【０１０８】
次に、本実施の形態に係る電子装置の製造方法を説明する。電子装置の製造方法は、第１及び第２の配線１０，２０、第１及び第２の電極５２，７２、導電部７０及び動作部５０を形成することを含む。これらの部材は、基板６４上に積層して形成してもよい。そして、導電部７０は、第１の配線１０を挟んで動作部５０が形成された領域５４とは側に配置し、少なくとも動作部５０成された領域の一辺に渡る長さで形成する。本実施の形態によれば、第１の配線１０の外側に配置される導電部７０を大きく形成することができ、少なくとも動作部５０が形成された領域５４の一辺に渡る長さで形成することで、第２の電極７２に対して抵抗の低い電気的接続が可能である。
【０１０９】
本発明の実施の形態に係る電子装置を有する電子機器として、図９にはノート型パーソナルコンピュータ１０００が示され、図１０には携帯電話２０００が示されている。
【０１１０】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明の実施の形態に係る半導体装置を示す図である。
【図４】図４は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図５】図５は、本発明の実施の形態に係る電子装置を示す図である。
【図６】図６は、本発明の実施の形態に係る電子装置の一部を示す図である。
【図７】図７は、図６に示すVII−VII線断面図である。
【図８】図８は、本発明の実施の形態に係る電子装置の回路を示す図である。
【図９】図９は、本発明の実施の形態に係る電子機器を示す図である。
【図１０】図１０は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１  電子装置
２  パネル
３  半導体装置
５  半導体装置
１００  基板
１０３  半導体チップ
１０６  配線
１０７  接合部
１０８  共晶合金
１３０  電極
１３２  バンプ
１３４  樹脂
【図１】
0003778276.tif 000002
【図２】
0003778276.tif 000003
【図３】
0003778276.tif 000004
【図４】
0003778276.tif 000005
【図５】
0003778276.tif 000006
【図６】
0003778276.tif 000007
【図７】
0003778276.tif 000008
【図８】
0003778276.tif 000009
【図９】
0003778276.tif 000010
【図１０】
0003778276.tif 000011