(57)【要約】  スイッチング制御回路は、入力電圧から出力電圧を生成するスイッチング電源装置に用いられる。前記スイッチング制御回路は、前記スイッチング電源装置の出力スイッチング素子をスイッチングする動作期間と前記出力スイッチング素子をスイッチングしない休止期間とを繰り返す間欠動作モードを有する。前記スイッチング制御回路は、スイッチング制御信号の前記動作期間内でのパルス周波数を変調する変調部を備え、前記動作期間において前記スイッチング制御信号によって前記出力スイッチング素子のスイッチングを制御する。
2019181201.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から出力電圧を生成するスイッチング電源装置に用いられ、前記スイッチング電源装置の出力スイッチング素子をスイッチングする動作期間と前記出力スイッチング素子をスイッチングしない休止期間とを繰り返す間欠動作モードを有するスイッチング制御回路であって、
スイッチング制御信号の前記動作期間内でのパルス周波数を変調する変調部を備え、
前記動作期間において前記スイッチング制御信号によって前記出力スイッチング素子のスイッチングを制御する、スイッチング制御回路。
【請求項２】
前記変調部は、
カウンタと、
前記カウンタの出力をＤ／Ａ変換するＤ／Ａ変換部と、を備え、
前記Ｄ／Ａ変換部の出力に応じて前記パルス周波数を変調する、請求項１に記載のスイッチング制御回路。
【請求項３】
前記カウンタはアップダウンカウンタである、請求項２に記載のスイッチング制御回路。
【請求項４】
前記休止期間において、前記カウンタにクロック信号を供給しない、請求項２又は請求項３に記載のスイッチング制御回路。
【請求項５】
前記休止期間において、前記Ｄ／Ａ変換部の出力をグランド電位にする、請求項４に記載のスイッチング制御回路。
【請求項６】
前記スイッチング制御信号の前記動作期間内でのパルス数が２以上の固定値である、請求項１〜５のいずれか一項に記載のスイッチング制御回路。
【請求項７】
前記スイッチング制御信号の前記動作期間内でのパルス数が前記出力電圧に基づいて可変する、請求項１〜５のいずれか一項に記載のスイッチング制御回路。
【請求項８】
前記出力スイッチング素子をスイッチングし続ける非間欠動作モードを有するスイッチング制御回路であって、
前記非間欠動作モードにおいて前記スイッチング制御信号によって前記出力スイッチング素子のスイッチング周波数を１．８ＭＨｚ以上２．１ＭＨｚ以下に制御する、請求項１〜７のいずれか一項に記載のスイッチング制御回路。
【請求項９】
出力スイッチング素子と、
前記出力スイッチング素子のスイッチングを制御する請求項１〜８のいずれか一項に記載のスイッチング制御回路と、
を備える、スイッチング電源装置。
【請求項１０】
請求項９に記載のスイッチング電源装置と、
前記スイッチング電源装置に電力を供給するバッテリと、
を備える、車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に用いられるスイッチング制御回路に関する。
【背景技術】
【０００２】
スイッチング電源装置のスイッチング周波数をスペクトラム拡散することで、スイッチング電源装置から輻射されるノイズのピークを低減する技術が、従来より知られている（例えば特許文献１参照）。【０００３】
また、通常状態（非軽負荷状態）においてＰＷＭ（pulse  width  modulation）方式で動作し、軽負荷状態においてＰＦＭ（pulse  frequency  modulation）方式で動作することで、軽負荷状態での効率を向上させるスイッチング電源装置が、従来より知られている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１００３６６号公報
【特許文献２】特開２００３−２１９６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献２で開示されているスイッチング電源装置では、ＰＦＭ方式のスイッチング制御信号において、ＰＦＭ基準クロックで定まる一定周期毎に単一のパルスがスキップされるか否かがスイッチング電源装置の出力電圧に応じて決まる。つまり、ＰＦＭ方式のスイッチング制御信号のパルス周波数は負荷状態に応じて決まる。このため、特許文献２で開示されているスイッチング電源装置では、軽負荷状態においてスペクトラム拡散技術を用いてノイズのピークを低減することができない。【０００６】
本発明は、上記の状況に鑑み、間欠動作モードにおいてスイッチング電源装置から輻射されるノイズのピークを低減することができるスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されているスイッチング制御回路は、入力電圧から出力電圧を生成するスイッチング電源装置に用いられ、前記スイッチング電源装置の出力スイッチング素子をスイッチングする動作期間と前記出力スイッチング素子をスイッチングしない休止期間とを繰り返す間欠動作モードを有するスイッチング制御回路であって、スイッチング制御信号の前記動作期間内でのパルス周波数を変調する変調部を備え、前記動作期間において前記スイッチング制御信号によって前記出力スイッチング素子のスイッチングを制御する構成（第１の構成）である。【０００８】
上記第１の構成のスイッチング制御回路において、前記変調部は、カウンタと、前記カウンタの出力をＤ／Ａ変換するＤ／Ａ変換部と、を備え、前記Ｄ／Ａ変換部の出力に応じて前記パルス周波数を変調する構成（第２の構成）であってもよい。【０００９】
上記第２の構成のスイッチング制御回路において、前記カウンタはアップダウンカウンタである構成（第３の構成）であってもよい。【００１０】
上記第２又は第３の構成のスイッチング制御回路において、前記休止期間において、前記カウンタにクロック信号を供給しない構成（第４の構成）であってもよい。【００１１】
上記第４の構成のスイッチング制御回路において、前記休止期間において、前記Ｄ／Ａ変換部の出力をグランド電位にする構成（第５の構成）であってもよい。【００１２】
上記第１〜第５いずれかの構成のスイッチング制御回路において、前記スイッチング制御信号の前記動作期間内でのパルス数が２以上の固定値である構成（第６の構成）であってもよい。【００１３】
上記第１〜第５いずれかの構成のスイッチング制御回路において、前記スイッチング制御信号の前記動作期間内でのパルス数が前記出力電圧に基づいて可変する構成（第７の構成）であってもよい。【００１４】
上記第１〜第７いずれかの構成のスイッチング制御回路において、前記出力スイッチング素子をスイッチングし続ける非間欠動作モードを有するスイッチング制御回路であって、前記非間欠動作モードにおいて前記スイッチング制御信号によって前記出力スイッチング素子のスイッチング周波数を１．８ＭＨｚ以上２．１ＭＨｚ以下に制御する構成（第８の構成）であってもよい。【００１５】
本明細書中に開示されているスイッチング電源装置は、出力スイッチング素子と、前記出力スイッチング素子のスイッチングを制御する上記第１〜第８いずれかの構成のスイッチング制御回路と、を備える構成（第９の構成）である。【００１６】
本明細書中に開示されている車両は、上記第９の構成のスイッチング電源装置と、前記スイッチング電源装置に電力を供給するバッテリと、を備える構成（第１０の構成）である。
【発明の効果】
【００１７】
本明細書中に開示されているスイッチング制御回路によれば、間欠動作モードにおいてスイッチング電源装置から輻射されるノイズのピークを低減することができる。
【図面の簡単な説明】
【００１８】
【図１】スイッチング電源装置の全体構成例を示す図
【図２】スイッチング制御回路の一構成例を示す図
【図３】定電圧、第２ランプ電圧、及びクロック信号の波形図
【図４】第２ランプ回路及び発振器の一構成例を示す図
【図５】パルス周波数及び出力電圧の波形図
【図６】Ｄ／Ａ変換器の出力信号の波形図
【図７】Ｄ／Ａ変換器の出力信号の他の波形図
【図８】車両の外観図
【図９】間欠動作モードでのノイズ周波数特性を示す図
【発明を実施するための形態】
【００１９】
＜１．スイッチング電源装置の全体構成例＞
図１は、スイッチング電源装置の全体構成例を示す図である。図１に示すスイッチング電源装置は、降圧型スイッチングレギュレータであって、スイッチング制御回路１と、出力スイッチング素子であるＭＯＳトランジスタＱ１及びＱ２と、インダクタＬ１と、出力コンデンサＣ１と、分圧抵抗Ｒ１及びＲ２と、を備える。
【００２０】
ＭＯＳトランジスタＱ１は、Ｎチャネル型ＭＯＳトランジスタであって、入力電圧Ｖｉｎが印加されている入力端子とインダクタＬ１の一端とを電気的に導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ１のドレインは、入力電圧Ｖｉｎが印加されている入力端子に接続される。ＭＯＳトランジスタＱ１のソースは、インダクタＬ１の一端及びＭＯＳトランジスタＱ２のドレインに接続されている。
【００２１】
ＭＯＳトランジスタＱ２は、Ｎチャネル型ＭＯＳトランジスタであって、グランド電位とインダクタＬ１の一端とを電気的に導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ２のドレインは、上述の通りインダクタＬ１の一端及びＭＯＳトランジスタＱ１のソースに接続されている。ＭＯＳトランジスタＱ２のソースは、グランド電位に接続されている。なお、ＭＯＳトランジスタＱ２の代わりにダイオードを用いることもできる。
【００２２】
インダクタＬ１の他端は、出力コンデンサＣ１の一端、分圧抵抗Ｒ１の一端、及び出力電圧Ｖｏｕｔを出力する出力端子に接続されている。出力コンデンサＣ１の他端はグランド電位に接続されている。分圧抵抗Ｒ１の他端は分圧抵抗Ｒ２の一端に接続され、分圧抵抗Ｒ２の他端はグランド電位に接続されている。
【００２３】
出力コンデンサＣ１は出力電圧Ｖｏｕｔのリップルを低減するための平滑コンデンサである。また、分圧抵抗Ｒ１及びＲ２は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し、帰還電圧Ｖｆｂをスイッチング制御回路１に供給する。
【００２４】
スイッチング制御回路１は、帰還電圧Ｖｆｂに応じてＭＯＳトランジスタＱ１及びＱ２を相補的にオン／オフさせるためのＭＯＳトランジスタＱ１のゲート信号Ｇ１及びＭＯＳトランジスタＱ２のゲート信号Ｇ２を生成し、ゲート信号Ｇ１及びＧ２をＭＯＳトランジスタＱ１及びＱ２の各ゲートに供給する。なお、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２の双方がオフになるデッドタイムを設けることが好ましい。
【００２５】
＜２．スイッチング制御回路の構成例＞
図２は、スイッチング制御回路１の一構成例を示す図である。図２に示す例においてスイッチング制御回路１は、エラーアンプ１１と、基準電圧源１２と、抵抗Ｒ３と、コンデンサＣ２と、第１ランプ回路１３と、コンパレータ１４と、第２ランプ回路１５と、発振器１６と、タイミング制御回路１７と、を備えている。
【００２６】
エラーアンプ１１は、帰還電圧Ｖｆｂと、基準電圧源１２から出力される基準電圧Ｖｒｅｆとの差分に応じた誤差信号Ｖｃを生成する。誤差信号Ｖｃは、抵抗Ｒ３とコンデンサＣ２によって構成される位相補償回路によって位相補償される。
【００２７】
第１ランプ回路１３は、入力電圧Ｖｉｎに応じた傾きの第１ランプ電圧Ｖｒ１を生成して出力する。第１ランプ電圧Ｖｒ１は、例えばコンパレータ１４から出力されるリセット信号ＲＳＴによってリセットされる。
【００２８】
コンパレータ１４は、位相補償された誤差信号Ｖｃと第１ランプ電圧Ｖｒ１とを比較して比較信号であるリセット信号ＲＳＴを生成する。
【００２９】
また、コンパレータ１４は、図１に示すスイッチング電源装置に設けられる電流検出部（図１において不図示）からインダクタＬ１を流れる電流の情報を受け取り、第１ランプ電圧Ｖｒ１及び位相補償された誤差信号Ｖｃのいずれか一方にインダクタＬ１を流れる電流に応じたオフセットをかける構成である。この構成により、図１に示すスイッチング電源装置は電流モード制御型スイッチングレギュレータとなる。なお、コンパレータ１４は、インダクタＬ１を流れる電流の情報をコンパレータ１４が受け取らない構成であってもよい。この場合、図１に示すスイッチング電源装置は電圧モード制御型スイッチングレギュレータとなる。
【００３０】
第２ランプ回路１５は、内部電源電圧ＶＤＤに応じた傾きの第２ランプ電圧Ｖｒ２を生成して出力する。内部電源電圧ＶＤＤは、スイッチング制御回路１の内部において入力電圧Ｖｉｎを用いて生成される定電圧である。また、第２ランプ回路１５は、第２ランプ電圧Ｖｒ２のオフセットを変調する。さらに、第２ランプ回路１５は、発振器１６の出力信号（クロック信号ＣＬＫ）に基づいて第２ランプ電圧Ｖｒ２をリセットする。具体的には、第２ランプ回路１５は、クロック信号ＣＬＫがハイレベルからローレベルに切りかわるタイミングで、第２ランプ電圧Ｖｒ２をリセットする。
【００３１】
発振器１６は、定電圧Ｖｃｍａｘと第２ランプ電圧Ｖｒ２とを比較して比較信号であるクロック信号ＣＬＫを生成し、その生成したクロック信号ＣＬＫをタイミング制御回路１７に出力する。具体的には、発振器１６は、第２ランプ電圧Ｖｒ２が定電圧Ｖｃｍａｘより小さい期間はクロック信号のレベルをローレベルにし、第２ランプ電圧Ｖｒ２が定電圧Ｖｃｍａｘより大きい期間はクロック信号のレベルをハイレベルにする。クロック信号ＣＬＫの周波数は、第２ランプ電圧Ｖｒ２のオフセット変調に応じて変調する。図３（ａ）〜（ｃ）に示すように第２ランプ電圧Ｖｒ２のオフセットＯＦが大きくなると、クロック信号ＣＬＫの周波数が高くなる。なお、図３（ａ）では、第２ランプ電圧Ｖｒ２のオフセットＯＦが零である。
【００３２】
タイミング制御回路１７は、セット信号（発振器１６から出力されるクロック信号ＣＬＫ）のハイレベルからローレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号ＲＳＴのローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替える。
【００３３】
タイミング制御回路１７は、間欠動作モード及び非間欠動作モード（通常モード）を有する。間欠動作モードは、ＭＯＳトランジスタＱ１及びＱ２をスイッチングする動作期間とＭＯＳトランジスタＱ１及びＱ２をスイッチングしない休止期間とを繰り返すモードである。非間欠動作モードは、ＭＯＳトランジスタＱ１及びＱ２をスイッチングし続ける。
【００３４】
タイミング制御回路１７は、帰還電圧Ｖｆｂを監視しており、帰還電圧Ｖｆｂが第１の閾値より大きければ間欠動作モードを選択し、帰還電圧Ｖｆｂが第１の閾値以下であれば非間欠動作モードを選択する。これにより、図１に示すスイッチング電源装置は、軽負荷状態であるときに間欠動作モードになり、非軽負荷状態であるときに非間欠動作モードになる。
【００３５】
タイミング制御回路１７は、間欠動作モードにおいて、帰還電圧Ｖｆｂが第２の閾値以下になると、休止期間から動作期間に切り替える。なお、第２の閾値は第１の閾値より大きい値である。
【００３６】
タイミング制御回路１７は、ゲート信号Ｇ１の動作期間内のパルス数が２以上の固定値になると、動作期間から休止期間に切り替える制御（第１の制御）、又は、帰還電圧Ｖｆｂが第３の閾値より大きくなれば、動作期間から休止期間に切り替える制御（第２の制御）のいずれかを行う。なお、第３の閾値は第２の閾値より大きい値である。タイミング制御回路１７が第２の制御を行った場合、ゲート信号Ｇ１の動作期間内のパルス数が帰還電圧Ｖｆｂひいては図１に示すスイッチング電源装置の出力電圧Ｖｏｕｔに基づいて可変する。
【００３７】
＜３．第２ランプ回路の構成例＞
図４は、第２ランプ回路１５及び発振器１６の一構成例を示す図である。図４に示す例において第２ランプ回路１５は、アップダウンカウンタＣＮＴ１と、バッファＢ１〜Ｂ８と、Ｄ／Ａ変換器ＣＮＶ１と、コンデンサＣ３及びＣ４と、抵抗Ｒ４と、ＭＯＳトランジスタＱ３と、遅延回路ＤＬ１と、ＮＡＮＤゲートＮ１及びＮ２と、を備える。発振器１６は、内部電源電圧ＶＤＤを分圧して定電圧Ｖｃｍａｘを生成する分圧回路と、定電圧Ｖｃｍａｘと第２ランプ電圧Ｖｒ２とを比較して比較信号であるクロック信号ＣＬＫを生成するコンパレータとによって構成される。
【００３８】
アップダウンカウンタＣＮＴ１は、クロック信号ＣＬＫに同期して、第１の所定値から第２の所定値までのカウントアップ動作と、第２の所定値から第１の所定値までのカウントダウン動作とを繰り返す。アップダウンカウンタＣＮＴ１は、クロック信号ＣＬＫの各周期でカウント動作を行ってもよく、クロック信号ＣＬＫの所定の複数周期おきにカウント動作を行ってもよい。本実施形態では、アップダウンカウンタＣＮＴ１は８ビットのカウンタである。なお、タイミング制御回路１７は、発振器１６からアップダウンカウンタＣＮＴ１へのクロック信号ＣＬＫの供給を制御する。具体的は、間欠動作モードの休止期間では、アップダウンカウンタＣＮＴ１にクロック信号ＣＬＫが供給されないようにし、それ以外のときにはアップダウンカウンタＣＮＴ１にクロック信号ＣＬＫが供給されるようにする。
【００３９】
アップダウンカウンタＣＮＴ１に供給されるイネーブル信号ＥＮがＨＩＧＨレベルである場合、アップダウンカウンタＣＮＴ１がイネーブル状態となり図１に示すスイッチング電源装置においてスイッチング周波数のスペクトラム拡散が実行される。一方、アップダウンカウンタＣＮＴ１に供給されるイネーブル信号ＥＮがＬＯＷレベルである場合、アップダウンカウンタＣＮＴ１がディセーブル状態となり図１に示すスイッチング電源装置においてスイッチング周波数のスペクトラム拡散が実行されない。
【００４０】
アップダウンカウンタＣＮＴ１の出力（カウント値）はバッファＢ１〜Ｂ８を介してＤ／Ａ変換器ＣＮＶ１に供給される。Ｄ／Ａ変換器ＣＮＶ１はアップダウンカウンタＣＮＴ１の出力（カウント値）をアナログ電圧に変換する。
【００４１】
コンデンサＣ３に対して抵抗Ｒ４が直列接続され、ＭＯＳトランジスタＱ３が並列接続される。ＭＯＳトランジスタＱ３は、Ｎチャネル型ＭＯＳトランジスタである。ＭＯＳトランジスタＱ３がオフ状態であるとき、抵抗Ｒ４を流れる電流によってコンデンサＣ３が充電される。コンデンサＣ３の充電電流は内部電源電圧ＶＤＤに比例する。したがって、抵抗Ｒ４とコンデンサＣ３との接続点電圧である第２ランプ電圧Ｖｒ２の傾きは内部電源電圧ＶＤＤに比例する。ＭＯＳトランジスタＱ３がオン状態であるとき、コンデンサＣ３は放電される。
【００４２】
また、Ｄ／Ａ変換器ＣＮＶ１の出力端がコンデンサＣ４を介して抵抗Ｒ４とコンデンサＣ３との接続点に接続されている。このため、抵抗Ｒ４とコンデンサＣ３との接続点電圧である第２ランプ電圧Ｖｒ２に、Ｄ／Ａ変換器ＣＮＶ１から出力されるアナログ電圧によってオフセットがかかる。
【００４３】
放電用スイッチであるＭＯＳトランジスタＱ３は、ランプリセット信号ＲａｍｐＲｓｔによって制御される。具体的には、クロック信号ＣＬＫがハイレベルからローレベルに切り替わったタイミングから所定時間（遅延回路ＤＬ１の遅延時間）が経過したときに、ＮＡＮＤゲートＮ１の出力信号がローレベルになってＮＡＮＤゲートＮ２の出力信号（ランプリセット信号ＲａｍｐＲｓｔ）がハイレベルになるので、ＭＯＳトランジスタＱ３がオン状態になりコンデンサＣ３が放電される。また、スリープ信号ＳＬＰがローレベルであるときもＮＡＮＤゲートＮ２の出力信号（ランプリセット信号ＲａｍｐＲｓｔ）がハイレベルになるので、ＭＯＳトランジスタＱ３がオン状態になりコンデンサＣ３が放電される。スリープ信号ＳＬＰはタイミング制御回路１７から供給される。タイミング制御回路１７は、間欠動作モードの休止期間にスリープ信号ＳＬＰをローレベルにし、それ以外のときにはスリープ信号ＳＬＰをハイレベルにする。
【００４４】
以上説明した通り図４に示す第２ランプ回路１５は、間欠動作モードの動作期間及び非間欠動作モードにおいて、アップダウンカウンタＣＮＴ１の出力（カウント値）に応じて第２ランプ電圧Ｖｒ２のオフセットを変調する。したがって、図５に示すように、間欠動作モードの動作期間及び非間欠動作モードにおいて、ゲート信号Ｇ１及びＧ２のパルス周波数ｆｐが変調される。つまり、図１に示すスイッチング電源装置は、非間欠動作モードのみならず間欠動作モードにおいてもスイッチング周波数をスペクトラム拡散することができる。したがって、非間欠動作モードのみならず間欠動作モードにおいても、図１に示すスイッチング電源装置から輻射されるノイズのピークが低減される。
【００４５】
例えば、アップダウンカウンタＣＮＴ１は、間欠動作モードの動作期間から休止期間に切り替わる際にアップダウンカウンタＣＮＴ１が出力（カウント値）を保持する構成にすることができる。この場合、Ｄ／Ａ変換器ＣＮＶ１から出力されるアナログ電圧は図６に示すように推移する。Ｄ／Ａ変換器ＣＮＶ１から出力されるアナログ電圧が休止期間において０［Ｖ］ではないため、Ｄ／Ａ変換器ＣＮＶ１は休止期間において電力を消費する。
【００４６】
また例えば、アップダウンカウンタＣＮＴ１は、間欠動作モードの動作期間から休止期間に切り替わる際に出力（カウント値）の各ビットをグランド電位にし、間欠動作モードの休止期間から動作期間に切り替わる際に出力（カウント値）を前回の動作期間での出力（カウント値）に復帰させる又は前回の動作期間での出力（カウント値）に対してカウントアップ若しくはカウントダウンした値にする構成にすることができる。この場合、Ｄ／Ａ変換器ＣＮＶ１から出力されるアナログ電圧は図７に示すように推移する。Ｄ／Ａ変換器ＣＮＶ１から出力されるアナログ電圧が休止期間において０［Ｖ］であるため、Ｄ／Ａ変換器ＣＮＶ１は休止期間において電力を消費しない。したがって、間欠動作モードにおける効率をより一層向上させることができる。
【００４７】
＜用途＞
次に、図１に示すスイッチング電源装置の用途例について説明する。図８は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（図８において不図示）と、図１に示すスイッチング電源装置（図８において不図示）と、車載機器Ｘ１１〜Ｘ１７と、を搭載している。
【００４８】
図１に示すスイッチング電源装置が車両Ｘに搭載される場合、ＡＭラジオ放送の受信に悪影響が出ないようにＡＭ帯域の輻射ノイズを抑えることが求められる。したがって、スイッチング制御回路１が、非間欠動作モードにおけるＭＯＳトランジスタＱ１及びＱ２のスイッチング周波数を１．８ＭＨｚ以上２．１ＭＨｚ以下に制御することが望ましい。スイッチング周波数が１．８ＭＨｚ未満になると、ＡＭ帯域の輻射ノイズが増加し、スイッチング周波数が２．１ＭＨｚより大きくなると、スイッチング損失が許容範囲を超えるからである。
【００４９】
例えば発振器１６から出力されるクロック信号ＣＬＫの周波数を１．８ＭＨｚ以上２．１ＭＨｚ以下に設定することで、スイッチング制御回路１が、非間欠動作モードにおけるＭＯＳトランジスタＱ１及びＱ２のスイッチング周波数を１．８ＭＨｚ以上２．１ＭＨｚ以下に制御することができる。
【００５０】
また、上述したタイミング制御回路１７が第２の制御を行った場合、間欠動作モードでのノイズ周波数特性は図９に示すようになる。つまり、間欠動作モードにおいて図１に示すスイッチング電源装置の負荷を大きくしていくと、図１に示すスイッチング電源装置からの輻射ノイズの周波数は低域から７０ｋＨｚまで増加しその後減少する。すなわち、ＡＭ帯域の輻射ノイズは発生しない。
【００５１】
図１に示すスイッチング電源装置は、バッテリから直流電圧を入力して出力電圧を生成し、当該出力電圧を車載機器Ｘ１１〜Ｘ１７の少なくとも一つに供給する。
【００５２】
車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００５３】
車載機器Ｘ１２は、ＨＩＤ［high  intensity  discharged  lamp］やＤＲＬ［daytime  running  lamp］などの点消灯制御を行うランプコントロールユニットである。
【００５４】
車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００５５】
車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock  brake  system］制御、ＥＰＳ［electric  power  Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【００５６】
車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００５７】
車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【００５８】
車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic  Toll  Collection  System］など、ユーザの任意で車両Ｘに装着される電子機器である。
【００５９】
＜留意点＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００６０】
例えば上述した実施形態では、スイッチング制御回路を降圧型スイッチングレギュレータに用いているが、降圧型スイッチングレギュレータ以外のスイッチング電源装置に用いてもよい。
【００６１】
また例えば上述した実施形態では、第２ランプ回路１５がアップダウンカウンタＣＮＴ１を備える構成であったが、アップダウンカウンタＣＮＴ１の代わりにアップカウンタ又はダウンカウンタを用いてもよい。しかしながら、アップカウンタではカウント値が最大値に達するとカウント値を最小値に戻すことになりカウント値が大きく変化し、アップカウンタではカウント値が最小値に達するとカウント値を最大値に戻すことになりカウント値が大きく変化する。一方、アップダウンカウンタはカウント値の大きな変化を回避できるので、アップカウンタ及びダウンカウンタよりも好ましい。
【符号の説明】
【００６２】
１  スイッチング制御回路
１１  エラーアンプ
１２  基準電圧源
１３  第１ランプ回路
１４  コンパレータ
１５  第２ランプ回路
１６  発振器
１７  タイミング制御回路
Ｂ１〜Ｂ８  バッファ
Ｃ１  出力コンデンサ
Ｃ２〜Ｃ４  コンデンサ
ＣＮＴ１  アップダウンカウンタ
ＣＮＶ１  Ｄ／Ａコンバータ
ＤＬ１  遅延回路
Ｌ１  インダクタ
Ｎ１、Ｎ２  ＮＡＮＤゲート
Ｑ１〜Ｑ３  ＭＯＳトランジスタ
Ｒ１、Ｒ２  分圧抵抗
Ｒ３、Ｒ４  抵抗
Ｘ  車両
Ｘ１１〜Ｘ１７  車載機器
【図１】
2019181201.tif 000003
【図２】
2019181201.tif 000004
【図３】
2019181201.tif 000005
【図４】
2019181201.tif 000006
【図５】
2019181201.tif 000007
【図６】
2019181201.tif 000008
【図７】
2019181201.tif 000009
【図８】
2019181201.tif 000010
【図９】
2019181201.tif 000011
【国際調査報告】
2019181201.tif 000012
2019181201.tif 000013
2019181201.tif 000014
2019181201.tif 000015