(57)【特許請求の範囲】
【請求項１】
動作命令の情報が記述された複数の情報テーブルを関連づけてメモリに記憶する情報テーブルの記憶方法であって、
前記複数の情報テーブルをメモリの記憶位置の先頭側から末尾側に向かって一つおきにして使用順に配置し、末尾の記憶位置に配置したうえで、末尾側から先頭側に向かって未使用の記憶位置に使用順に配置し、その使用順の最後の情報テーブルをメモリの記憶位置の先頭に最も接近するように配置するとともに、前記各情報テーブルのそれぞれに、次に使用する情報テーブルの記憶位置との相対アドレスにより形成した位置情報を付加することを特徴とする情報テーブルの記憶方法。
【請求項２】
動作命令の情報が記述された複数の情報テーブルを関連づけてメモリに記憶させた情報テーブルの記憶構造であって、
前記複数の情報テーブルが前記メモリの記憶位置に先頭側から末尾側に向かって一つおきにして使用順に配置し、末尾の記憶位置に配置したうえで、末尾側から先頭側に向かって未使用の記憶位置に使用順に配置し、その使用順の最後の情報テーブルをメモリの記憶位置の先頭に最も接近するように配置して記憶されているとともに、前記各記憶位置に記憶される情報テーブルにはそれぞれ次に使用する情報テーブルの記憶位置との相対アドレスからなる位置情報が合わせて記憶されていることを特徴とする情報テーブルの記憶構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報テーブルの記憶方法および記憶構造に係り、特に印刷装置などの動作制御に好適な情報テーブルの記憶方法および記憶構造に関する。
【０００２】
【従来の技術】
一般に、コンピュータなどに、表示装置、印刷装置、キーボード、マウスなどの入出力機器を接続し、コンピュータで入出力機器の動作を制御することが知られている。そして、出力機器においては、上位装置としてのコンピュータなどから出力されるデータをプログラムに基づいて解析することで複数の情報テーブルを形成してメモリに記憶し、これらの情報テーブルを使用順にメモリから呼び出して情報テーブルに記述された動作を実行するように構成されている。
【０００３】
この情報テーブルは、例えば、図３に示すように、情報テーブルＴの数を使用順に情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４の４つとした場合、各情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４は、メモリＭの記憶位置ＭＰの図３において最も上方に示す先頭側から使用順に情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４の順序で配置（記憶）される。そして、情報テーブルＴを使用する場合には、図３に矢印にて示すように、情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ１…の順序で使用順にメモリＭから呼び出して使用している。
【０００４】
このような従来の情報テーブルＴを使用順にメモリＭに記憶する記憶構造においては、情報テーブルＴ４の次は情報テーブルＴ１を使用するが、情報テーブルＴの使用時に、次の情報テーブルＴに移動する（次の情報テーブルＴを呼び出す）毎に、情報テーブルＴ１に戻るか否かの判断を実行しなければならず、処理時間が長くなる。また、各情報テーブルＴを記憶するメモリＭの記憶位置ＭＰ、詳しくはメモリＭのアドレスが固定されてしまい、プログラム作成時の自由度が低下し、メモリＭの使い勝手がよくない。
【０００５】
このような問題点に対処するため、図４に示すように、メモリＭの記憶位置ＭＰに使用順に配置される情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４のそれぞれに、次に使用する情報テーブルＴの位置情報Ｐ、詳しくは、情報テーブルＴ１に対して次に使用する情報テーブルＴ２の記憶位置ＭＰ２をあらわす位置情報Ｐ２、情報テーブルＴ２に対して次に使用する情報テーブルＴ３の記憶位置ＭＰ３をあらわす位置情報Ｐ３、情報テーブルＴ３に対して次に使用する情報テーブルＴ４の記憶位置ＭＰ４をあらわす位置情報Ｐ４、情報テーブルＴ４に対して次に使用する情報テーブルＴ１の記憶位置ＭＰ１をあらわす位置情報Ｐ１を付加する構成が容易に考えられる。この時の位置情報ＭＰとしては、情報テーブルＴを記憶するメモリＭの記憶位置ＭＰの絶対アドレスあるいは相対アドレスを用いることができる。
【０００６】
ここでいう情報テーブルＴを記憶するメモリＭの記憶位置ＭＰの絶対アドレスとは、情報テーブルＴを記憶したメモリＭの記憶領域の先頭アドレスのことである。また、情報テーブルＴを記憶するメモリＭの記憶位置ＭＰの相対アドレスとは、情報テーブルＴを記憶したメモリＭの記憶領域の先頭アドレスと、次に使用する情報テーブルＴを記憶したメモリＭの記憶領域の先頭アドレスとの両アドレスの差分のことである。
【０００７】
また、位置情報Ｐを付加した各情報テーブルＴを記憶するメモリＭの各記憶領域の容量は、例えば１６バイトとされている。
【０００８】
このような位置情報Ｐを付加した構成の情報テーブルＴの記憶構造を用いることにより、情報テーブルＴを移動する毎にメモリＭの先頭に配置された情報テーブルＴ１に戻るか否かの判断を実行する必要がないので、その分処理時間を短くすることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、前述した従来の情報テーブルＴに位置情報Ｐを単に付加した構成の情報テーブルの記憶構造においては、情報テーブルＴを移動する毎に情報テーブル１に戻るか否かの判断を実行する必要がないので、その分処理時間を短くすることができるものの、情報テーブルＴを記憶するメモリＭの記憶位置ＭＰが固定されているので、情報テーブルＴの配置、大きさを自由に設定することができず、プログラム作成時の自由度が低下し、メモリＭの使い勝手がよくないという問題点に対しては何ら対処することができない。
【００１０】
また、複数の情報テーブルＴにより構成されたテーブル全体の大きさが大きくなると、位置情報Ｐが１バイトに収まらなくなる。例えば、位置情報Ｐ４を構成する情報テーブルＴ４から情報テーブルＴ１への相対アドレスが最も大きくなり、この値が２５６を越えると１バイトに収まらなくなる。
【００１１】
さらに、情報テーブルＴの数が多くなると、情報テーブルＴ４から情報テーブルＴ１へ移動する場合の移動距離が大きくなり、複数の情報テーブルＴをループ状に繰り返して使用する場合、全体としての処理時間が長くなるという問題点もあった。
【００１２】
そこで、位置情報を１バイトに収めることができ、しかも、情報テーブルの配置、大きさを自由に設定することができ、かつ、処理時間の短縮を図ることのできる情報テーブルの記憶方法および記憶構造が求められている。
【００１３】
本発明はこれらの点に鑑みてなされたものであり、位置情報を１バイトに収めることができ、しかも、情報テーブルの配置、大きさを自由に設定することができ、かつ、処理時間を短縮することのできる情報テーブルの記憶方法および記憶構造を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前述した目的を達成するため本発明に係る情報テーブルの記憶方法の特徴は、複数の情報テーブルをメモリの記憶位置の先頭側から末尾側に向かって一つおきにして使用順に配置し、末尾の記憶位置に配置したうえで、末尾側から先頭側に向かって未使用の記憶位置に使用順に配置し、その使用順の最後の情報テーブルをメモリの記憶位置の先頭に最も接近するように配置するとともに、各情報テーブルのそれぞれに、次に使用する情報テーブルの記憶位置との相対アドレスにより形成した位置情報を付加する点にある。そして、このような構成を採用したことにより、複数の情報テーブルのうちの使用順序が相互に隣位する情報テーブルを、メモリの記憶位置が最も接近するように配置することができるので、位置情報を１バイトに収めることができ、しかも、情報テーブルの配置、大きさを自由に設定することができ、かつ、処理時間を短縮することができる。
【００１５】
また、本発明に係る情報テーブルの記憶構造の特徴は、複数の情報テーブルがメモリの記憶位置に先頭側から末尾側に向かって一つおきにして使用順に配置し、末尾の記憶位置に配置したうえで、末尾側から先頭側に向かって未使用の記憶位置に使用順に配置し、その使用順の最後の情報テーブルをメモリの記憶位置の先頭に最も接近するように配置して記憶されているとともに、各記憶位置に記憶される情報テーブルにはそれぞれ次に使用する情報テーブルの記憶位置との相対アドレスからなる位置情報が合わせて記憶されている点にある。そして、このような構成を採用したことにより、複数の情報テーブルのうちの使用順序が相互に隣位する情報テーブルを、メモリの記憶位置が最も接近するように配置することができるので、位置情報を１バイトに収めることができ、しかも、情報テーブルの配置、大きさを自由に設定することができ、かつ、処理時間を短縮することができる。
【００１６】
【発明の実施の形態】
以下、本発明を図面に示す実施形態により説明する。
【００１７】
図１は本発明に係る情報テーブルの記憶方法を用いた情報テーブルの記憶構造を適用するメモリの実施形態の構造を示す説明図である。
【００１８】
本実施形態は、本発明に係る情報テーブルの記憶方法を用いた情報テーブルＴの記憶構造を、情報テーブルＴの数を、使用順に情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６の６つとしたものである。
【００１９】
図１に示すように、本実施形態の情報テーブルの記憶構造を適用するメモリＭにおいて、６つの情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６は、図１において最も上方に示す先頭側から一つおきにして使用順に情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６の順序で隙間なく配置（記憶）されている。
【００２０】
さらに詳しく説明すると、複数の情報テーブルＴをメモリＭの先頭側から隙間なく配置するように記憶するため、メモリＭには、情報テーブルＴの数と同一、本実施形態においては情報テーブルＴの数が６つなので、６つの情報テーブルＴの記憶位置ＭＰが設定されている。これらの各記憶位置ＭＰの記憶領域の容量は、例えば全て同一の１６バイトに形成されている。
【００２１】
そして、図１に示すように、メモリＭの６つの記憶位置ＭＰを図１において最も上方に示す先頭側から順にＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５，ＭＰ６とした場合、使用順序が１番目となる情報テーブルＴ１は、メモリＭの記憶位置ＭＰの図１において最も上方に示す先頭側に位置する記憶位置ＭＰ１に配置される。
【００２２】
つぎに、使用順序が２番目となる情報テーブルＴ２は、情報テーブルＴ１が配置される記憶位置ＭＰ１の下流側に隣位する図１において上から２番目に位置する記憶位置ＭＰ２を越えて、図１において上から３番目に位置する記憶位置ＭＰ３に配置される。
【００２３】
つぎに、使用順序が３番目となる情報テーブルＴ３は、情報テーブルＴ２が配置される記憶位置ＭＰ３の下流側に隣位する図１において上から４番目に位置する記憶位置ＭＰ４を越えて、図１において上から５番目に位置する記憶位置ＭＰ５に配置される。
【００２４】
つぎに、使用順序が４番目となる情報テーブルＴ４は、情報テーブルＴ３が配置される記憶位置ＭＰ５の下流側に位置する記憶位置が記憶位置ＭＰ６のみの一つだけなので、情報テーブルＴ３が配置される記憶位置ＭＰ５の下流側に隣位する図１において最も下方に示すから記憶位置ＭＰ６に配置される。
【００２５】
つぎに、使用順序が５番目となる情報テーブルＴ５は、情報テーブルＴ４が配置される記憶位置ＭＰ６の下流側には空の記憶位置ＭＰがないので上流側に戻って、使用されている記憶位置ＭＰ５を越えて、図１において上から４番目に位置する空いている記憶位置ＭＰ４に配置される。
【００２６】
つぎに、使用順序が６番目となる情報テーブルＴ６は、情報テーブルＴ５が配置される記憶位置ＭＰ４の上流側に隣位する使用されている図１において上から３番目に位置する記憶位置ＭＰ３を越えて、図１において上から２番目に位置する記憶位置ＭＰ２に配置される。
【００２７】
すなわち、本実施形態における複数の情報テーブルＴをメモリＭの記憶位置ＭＰの先頭側から一つおきにして使用順に隙間なく配置するとは、メモリＭの先頭の記憶位置ＭＰに使用順序が１番目の情報テーブルＴを配置し、以降、メモリＭの末尾に位置する記憶位置ＭＰに向かって一つおきの記憶位置ＭＰに情報テーブルＴを使用順に配置し、末尾に位置する記憶位置ＭＰを使用、すなわち末尾の記憶位置ＭＰに情報テーブルＴを配置したうえで、メモリＭの末尾から先頭に向かって一つおきの記憶位置ＭＰ、すなわち使用済みの記憶位置ＭＰの間の空いている記憶位置ＭＰである未使用の記憶位置ＭＰに情報テーブルＴを使用順に配置することで、すべての記憶位置ＭＰに情報テーブルＴを配置する構成とされている。
【００２８】
なお、使用順序の１番目の情報テーブルＴをメモリＭの記憶位置ＭＰの先頭側から２番目のメモリの記憶位置ＭＰに記憶してもよい。
【００２９】
また、情報テーブルＴの数、情報テーブルＴを配置するメモリＭの記憶位置ＭＰの数などは、情報テーブルＴを使用する装置の仕様、設計コンセプトなどの必要に応じて零を除く任意の正の整数を用いればよく、特に、本実施形態の情報テーブルＴの数、情報テーブルＴを配置するメモリＭの記憶位置ＭＰの数に限定されるものではない。さらに、情報テーブルＴを記憶する記憶領域の容量も、情報テーブルＴを使用する装置の仕様、設計コンセプトなどの必要に応じて設定すればよい。
【００３０】
このように、複数の情報テーブルＴをメモリＭの記憶位置ＭＰの先頭側から一つおきにして使用順に隙間なく配置することにより、複数の情報テーブルＴのうちの使用順序が相互に隣位する情報テーブルＴを、メモリＭの記憶位置ＭＰが最も接近するように配置することができる。
【００３１】
すなわち、複数の情報テーブルＴをメモリＭＰの記憶位置ＭＰの先頭側から一つおきにして使用順に隙間なく配置するとは、複数の情報テーブルＴのうちの使用順序が相互に隣位する情報テーブルＴを、メモリＭの記憶位置ＭＰが最も接近するように配置することであり、これにより情報テーブルＴを使用する際の記憶位置ＭＰ間の移動距離を最も短くして処理時間を短縮して処理速度を高速化することができるようになっている。
【００３２】
また、本実施形態の情報テーブルＴのそれぞれには、次に使用する情報テーブルＴの記憶位置ＭＰとの相対アドレスにより形成した位置情報Ｐが付加されている。
【００３３】
すなわち、図１に示すように、情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６のそれぞれに、次に使用する情報テーブルの位置情報Ｐ、詳しくは、情報テーブルＴ１に対して次に使用する情報テーブルＴ２を記憶する記憶位置ＭＰ３のとの相対アドレスにより形成した位置情報Ｐ２（Ｐ２＝ＭＰ３−ＭＰ１＝３２（Ｐ２＝２０Ｈ：Ｈは１６進数を示す、以下同様））、情報テーブルＴ２に対して次に使用する情報テーブルＴ３の記憶位置ＭＰ５との相対アドレスにより形成した位置情報Ｐ３（Ｐ３＝ＭＰ５−ＭＰ３＝３２（Ｐ３＝２０Ｈ））、情報テーブルＴ３に対して次に使用する情報テーブルＴ４の記憶位置ＭＰ６との相対アドレスにより形成した位置情報Ｐ４（Ｐ４＝ＭＰ６−ＭＰ５＝１６（Ｐ４＝１０Ｈ））、情報テーブルＴ４に対して次に使用する情報テーブルＴ５の記憶位置ＭＰ４との相対アドレスにより形成した位置情報Ｐ５（Ｐ５＝ＭＰ４−ＭＰ６＝−３２（Ｐ５＝Ｅ０Ｈ））、情報テーブルＴ５に対して次に使用する情報テーブルＴ６の記憶位置ＭＰ２との相対アドレスにより形成した位置情報Ｐ６（Ｐ６＝ＭＰ２−ＭＰ４＝−３２（Ｐ６＝Ｅ０Ｈ））、情報テーブルＴ６に対して次に使用する情報テーブルＴ１の記憶位置ＭＰ１との相対アドレスにより形成した位置情報Ｐ１（Ｐ１＝ＭＰ１−ＭＰ２＝−１６（Ｐ１＝Ｆ０Ｈ）が付加されている。
【００３４】
つまり、情報テーブルＴを記憶するメモリＭの記憶位置ＭＰの相対アドレスとは、情報テーブルＴを記憶したメモリＭの記憶領域の先頭アドレスと、次に使用する情報テーブルＴを記憶したメモリＭの記憶領域の先頭アドレスとの両アドレスの差分のことである。
【００３５】
ここで、情報テーブルＴの位置情報Ｐの算出について説明する。
【００３６】
情報テーブルＴの位置情報Ｐの算出動作は、メモリＭに記憶した情報テーブルＴの記憶位置Ｐのアドレスと、次に使用する情報テーブルＴの記憶位置ＭＰのアドレスとの差分値を算出することにより開始する。なお、メモリＭにおける記憶位置Ｐのアドレスの差分値の算出には１６進数が用いられる。
【００３７】
つぎに、１６進数で表示される差分値のビット長を、符号をそのままで拡張する。
【００３８】
ここでの差分値は、８ビットで表現されているので、最上位のビット７が符号ビットとなる、つぎに、使用する情報テーブルＴのアドレスを算出するために１６ビットの演算をする必要がある場合、前記差分値を１６ビットで表現するために上位８ビットを符号ビットで満たす。これにより前記８ビットで表現されている差分値を１６ビットで表現した差分値に変換することができる。さらに、３２ビットで演算する必要がある場合は、１６ビットに変換するときと同様にして、上位２４ビットを符号ビットで満たすことにより、３２ビットで演算できるように符号拡張することができる。
【００３９】
つぎに、メモリＭに記憶した情報テーブルＴの記憶位置ＭＰのアドレスに、符号拡張した差分値を加算することにより次に使用する情報テーブルＴの記憶位置ＭＰの相対アドレスを得る。
【００４０】
なお、算出した相対アドレスは、位置情報Ｐとして情報テーブルＴに付加するとともに、戻り値を次に使用する情報テーブルＴのアドレスする。
【００４１】
そして、メモリＭに記憶された情報テーブルＴを使用する際には、各情報テーブルＴに付加された位置情報Ｐに基づいて、図１に矢印にて示す情報テーブルＴの使用順、すなわち、情報テーブルＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ１…の順序でメモリＭから呼び出して使用するようになっている。
【００４２】
なお、情報テーブルＴを記憶する記憶位置ＭＰは、他のデータあるいはプログラムなどを記憶可能な共用のメモリの空の領域に設けてもよい。この場合、各記憶位置の絶対アドレスは、メモリの使用状態に応じて設定されるが、相対アドレスは変わらない。
【００４３】
つぎに、前述した構成からなる本実施形態の作用について説明する。
【００４４】
本実施形態の情報テーブルの記憶方法を用いた情報テーブルの記憶構造によれば、複数の情報テーブルＴのうちの使用順序が相互に隣位する情報テーブルＴを、メモリＭの記憶位置ＭＰが最も接近するように配置することができるので、位置情報Ｐを１バイトに収めることができ、しかも、情報テーブルＴの配置、大きさを自由に設定することができ、かつ、処理時間を短縮することができる。
【００４５】
なお、本実施形態においては、複数の情報テーブルＴをメモリＭの記憶位置ＭＰの先頭側から一つおきにして使用順に隙間なく配置する構成としたが、複数の情報テーブルＴをメモリＭの記憶位置ＭＰの先頭側から二つあるいは三つなどの複数おきにして使用順に隙間なく配置する構成としてもよいが、この場合には、情報テーブルＴを使用する際の記憶位置ＭＰ間の移動距離が長くなり、処理時間を短縮して処理速度の高速化を図る効果が少し低下する。
【００４６】
ここで、本発明に係る情報テーブルの記憶方法を用いた情報テーブルの記憶構造を適用する装置について、コンピュータなどの出力装置として用いられている印刷装置を例示して説明する。
【００４７】
図２は本発明に係る情報テーブルの記憶方法を用いた情報テーブルの記憶構造を適用する印刷装置の要部の構成を示すブロック図である。
【００４８】
図２に示すように、本実施形態の印刷装置１は、少なくとも処置装置であるＣＰＵ２と、情報テーブルＴを記憶するための適宜な容量のＲＯＭ、ＲＡＭなどにより形成されたメモリＭとを有している。
【００４９】
そして、印刷装置１のＣＰＵ２は、図２において破線にて示すコンピュータなどの上位装置３から出力される印刷情報を受信し、この受信した印刷情報を図示しないメモリに記憶されたプログラムに基づいて解析して実際の印刷に用いる印刷データに変換するメイン処理と、このメイン処理により形成した印刷データに基づいてメカニズムを駆動するメカ処理などの各種の処理を実行することで用紙に対する文字や図形などの画像の印刷を行っている。
【００５０】
前記ＣＰＵ２は、アキュムレータ、演算論理ユニット、デコーダ、命令レジスタ、汎用レジスタ、制御回路、プログラムカウンタなどにより構成されており、メイン処理のルーチンにおいてメカニズム４、例えば、給紙機構、排紙機構および印刷制御機構などの各種の機構の動作に必要な動作命令の情報が記述された情報テーブルＴを複数形成してメモリＭに記憶し、メカ処理のルーチンでメモリＭに記憶した複数の情報テーブルＴを使用順にメモリＭから呼び出して情報テーブルＴに記述された動作をメカニズム４で実行するように構成されている。
【００５１】
なお、情報テーブルＴとしては、モータ相初期化、モータホーミング、モータ移動命令（給紙位置）、カム位置変更命令（給紙位置）、給紙命令、指定位置間印刷（使用バッファ）、用紙送り命令（長さ指定）、指定位置へモータ駆動命令、指定行数印刷命令、排紙命令などの各種のパラメータが記述される。そして、これらのパラメータの値の異なるものが複数形成されて、複数の情報テーブルＴとしてメモリＭに記憶される。
【００５２】
また、印刷装置１の図示しない他のメモリには、少なくとも上位装置４から出力される印刷情報を受信し、この受信した印刷情報を解析して実際の印刷に用いる印刷データに変換するメイン処理と、このメイン処理により形成した印刷データに基づいてメカニズムを駆動するメカ処理などの処理を実行するプログラムが記憶されている。
【００５３】
さらに、ＣＰＵ２は、予め記憶されたプログラムに基づいて、メイン処理のルーチンにおいてメカニズムに対する動作、例えば、イニシャライズ動作、給紙動作、排紙動作、印刷動作などを指定（命令）する情報を記述した情報テーブルＴを前述したようにして複数形成してメモリＭに記憶し、メカ処理のルーチンでメモリＭに記憶した複数の情報テーブルＴを使用順にメモリＭから呼び出して情報テーブルＴに記述された動作を印刷装置１の各部で実行するように構成されている。
【００５４】
このような構成からなる本実施形態の印刷装置１によれば、複数の情報テーブルＴのうちの使用順序が相互に隣位する情報テーブルＴを、メモリＭの記憶位置ＭＰが最も接近するように配置することができるので、位置情報Ｐを１バイトに収めることができ、しかも、情報テーブルＴの配置、大きさを自由に設定することができ、かつ、処理時間を短縮することができる。したがって、印刷速度の高速化を容易に図ることができる。
【００５５】
なお、本発明の情報テーブルの記憶方法を用いた情報テーブルの記憶構造は、印刷装置１に限らず、コンピュータに接続される各種の入出力機器、例えば、スキャナ、ハードディスク装置、モデム、ＬＡＮアダプタ、プロッタなどに用いることができる。
【００５６】
また、本発明は、前記実施形態に限定されるものではなく、必要に応じて種々変更することができる。
【００５７】
【発明の効果】
以上説明したように本発明に係る情報テーブルの記憶方法によれば、複数の情報テーブルのうちの使用順序が相互に隣位する情報テーブルを、メモリの記憶位置が最も接近するように配置することが容易かつ確実にできるので、位置情報を１バイトに収めることができ、しかも、情報テーブルの配置、大きさを自由に設定することが容易にでき、かつ、処理時間を確実に短縮することができるなどの極めて優れた効果を奏する。
【００５８】
また、本発明に係る情報テーブルの記憶構造によれば、複数の情報テーブルのうちの使用順序が相互に隣位する情報テーブルを、メモリの記憶位置が最も接近するように配置することが容易かつ確実にできるので、位置情報を１バイトに収めることが容易にでき、しかも、情報テーブルの配置、大きさを自由に設定することができ、かつ、処理時間を確実に短縮することができるなどの極めて優れた効果を奏する。
【図面の簡単な説明】
【図１】  本発明に係る情報テーブルの記憶方法を用いた情報テーブルの記憶構造を適用するメモリの実施形態の構造を示す説明図
【図２】  本発明に係る情報テーブルの記憶方法を用いた情報テーブルの記憶構造を適用する印刷装置の要部の構成を示すブロック図
【図３】  従来の情報テーブルを使用順にメモリに記憶する記憶構造を示す説明図
【図４】  従来の情報テーブルに位置情報を単に付加してメモリに記憶する記憶構造を示す説明図
【符号の説明】
１  印刷装置
２  ＣＰＵ
３  上位装置
４  メカニズム
Ｍ  メモリ
Ｔ、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６  情報テーブル
ＭＰ、ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６  記憶位置
Ｐ、Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６  位置情報
【図１】
0003782639.tif 000002
【図２】
0003782639.tif 000003
【図３】
0003782639.tif 000004
【図４】
0003782639.tif 000005