(57)【特許請求の範囲】
【請求項１】
液晶層を狭持する一対の基板を有し、一方の前記基板上に複数の第１の電極が形成され、他方の前記基板上に複数の第２の電極が前記複数の第１の電極と平面的に交差するように形成され、前記第２の電極の各々に複数の非線形抵抗素子が接続され、前記非線形素子を介して前記第２の電極に接続される複数の画素電極が形成された液晶表示装置において、
前記他方の基板上に、前記画素電極と重ならないように隣り合う前記画素電極の隙間に配置されるとともに前記第２の電極と平面的に交差してなる複数の第３の電極が形成され、前記複数の第３の電極は、互いに接続されてなり、前記隣り合う画素電極同士を静電シールドすることを特徴とする液晶表示装置。
【請求項２】
前記複数の第３の電極は、透明な部材で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に、それに用いられる液晶素子の構造に関する。
【０００２】
【背景技術】
近年、液晶素子は特に表示装置として、低消費電力で軽量なディスプレイデバイスとして、テレビ、電子手帳、パーソナルコンピュータ、携帯電話等の電子機器に広く利用されている。そして、ＭＩＭ素子、バック・ツウー・バック・ダイオード素子、ダイオード・リング素子、バリスタ素子等の非線形抵抗素子をスイッチ素子として用いた２端子型アクティブマトリクス液晶素子や薄膜トランジスタをスイッチ素子として用いた３端子型アクティブマトリクス液晶素子が、その高い性能（高コントラスト、高速応答）により脚光を浴びており、特に２端子型アクティブマトリクス液晶素子はスイッチ素子の構造が簡単な為に液晶素子を安い製造コストで提供することが可能である。
【０００３】
ここで、２端子型アクティブマトリクス液晶素子は、液晶層を狭持する一対の基板の一方の基板に複数の走査電極が形成され、他方の基板に複数の信号電極が走査電極の電極と平面的に交差するように形成され、走査電極と信号電極が平面的に交差する部分毎に非線形抵抗素子及び画素電極が形成されている。
【０００４】
そして、走査電極を所定の選択期間づつ順次選択し選択電圧を与え、これに同期して表示パターンに応じて電圧変調された信号電圧を各信号電極に与える駆動を行なっている。
【０００５】
【発明が解決しようとする課題】
ところで、これらのアクティブマトリクス液晶素子において、好まざる表示むらが発生する。
【０００６】
例えば、縦棒を表示した際に縦方向に発生する表示むら（以後縦クロストークと言う）については、Journal of the SID,2/2,1994 p75〜80に２端子型アクティブマトリクス液晶素子を例にして、その発生機構の説明と対策が提言されている。これによると、信号電極とこれに対向している画素電極が作る画素容量（以後、Ｃpと言う）と非線形素子の寄生容量（以後、Ｃsと言う）が存在する為に、信号電極に印加する電圧がΔＶ変化すると、画素容量に印加される電圧（以後、画素電圧と言う）がΔＶ・Ｃs／（Ｃs＋Ｃp）変化する。従って、表示パターンに応じて各信号電極に印加する電圧波形が異なると、画素電圧、ひいては実効電圧に差異が生じて縦クロストークをが発生するとしている。そして、各選択期間の一部の期間に電圧変調された信号電圧を与え残りの期間では信号電圧の中心電圧を総ての信号電極に与えることにより縦クロストークを軽減させる方法が提言されている。
【０００７】
しかしながら、これらの対策だけでは完全には縦クロストークを解消するに至っていない。
【０００８】
そこで本発明者が鋭意研究調査した所、次のような原因も縦クロストークの発生原因の１つであることが解った。
【０００９】
図４は、従来技術の２端子型アクティブマトリクス液晶素子の構造を示す概略図である。
【００１０】
図４において、１１は２端子型アクティブマトリクス液晶素子で、１、２は液晶層（図示せず）を挟む一対の基板で、Ｙ１〜Ｙ５は基板１上に設けられた複数の走査電極、Ｘ１〜Ｘ５は基板２上に設けられた信号電極である。
【００１１】
Ｓは非線形抵抗素子で、図では１箇所のみ代表して記号を付してあるが、基板１上に走査電極Ｙ１〜Ｙ５に接続されるように設けられている。非線形抵抗素子Ｓとして、ここでは金属間に薄い絶縁膜を形成したＭＩＭ素子を用いているが、双方向性ダイオード特性を持つ他の素子でも構わない。
【００１２】
Ｐは画素電極で、図では１箇所のみ代表して記号を付してあるが、基板１上に、走査電極Ｙ１〜Ｙ５に対して非線形抵抗素子Ｓを介して設けられている。
【００１３】
ここでは走査電極Ｙ１〜Ｙ５と信号電極Ｘ１〜Ｘ５ともに５本と少ないが、これは図及び説明を簡略化する為で、実際の液晶パネルでは通常それぞれ数百本以上の数で構成されている。
【００１４】
図５は図４の液晶素子１１のある走査電極（ここではＹ１で代表している）に関する電気等価回路を示す図で、Ｃpは画素電極Ｐが信号電極Ｘ１〜５の各々と対向している部分とで形成する画素容量で、液晶層が誘電体となっている。Ｃsは非線形抵抗素子Ｓに寄生する容量である。そして、Ｃppは、画素電極間の容量である。図では、画素容量Ｃp、寄生容量Ｃs、画素間容量Ｃppは、代表して１箇所のみにその符号を付けてある。
【００１５】
各容量の大きさは無論、液晶素子１１の各部の大きさに依存するが、例えば、ある液晶素子では、Ｃp＝７５ｆＦ、Ｃs＝２０〜４０ｆＦ、Ｃpp＝６〜１０ｆＦ程度であった。即ち、画素間容量Ｃppは画素容量Ｃpの１０％前後であった。
【００１６】
ここで、ある信号電極に印加する電圧がΔＶ変化すると、これに対向する画素電極の電圧は、ΔＶ・Ｃp／（Ｃs＋Ｃp＋２・Ｃpp）だけ変化する。
【００１７】
更に、この画素電極の電圧変化によって隣接する画素電極の電圧は、ΔＶ・Ｃp・Ｃpp／｛（Ｃs＋Ｃp）（Ｃs＋Ｃp＋３・Ｃpp）｝だけ変化する。
【００１８】
これに先の具体的な数値を代入すると０.０５・ΔＶ程度になる。よって、信号電極の電圧変化ΔＶが数ボルトであることを考えると、隣接する画素電極、言い換えるとこの画素電極が作る画素電圧に約百ｍＶの電圧の変化が発生することになり、縦クロストークを発生させる原因となる。
【００１９】
本発明は上のような課題に鑑みてなされたもので、その目的は縦クロストークのない表示を行う液晶素子を提供することにある。
【００２０】
【課題を解決するための手段】
本発明に係る液晶表示装置は、液晶層を狭持する一対の基板を有し、一方の前記基板上に複数の第１の電極が形成され、他方の前記基板上に複数の第２の電極が前記複数の第１の電極と平面的に交差するように形成され、前記第２の電極の各々に複数の非線形抵抗素子が接続され、前記非線形素子を介して前記第２の電極に接続される複数の画素電極が形成された液晶表示装置において、前記他方の基板上に、前記画素電極と重ならないように隣り合う前記画素電極の隙間に配置されるとともに前記第２の電極と平面的に交差してなる複数の第３の電極が形成され、前記複数の第３の電極は、互いに接続されてなり、前記隣り合う画素電極同士を静電シールドすることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００２２】
〔第１の実施形態〕
図１は本発明の液晶素子の第１の実施形態を示す図、図２は、図１の液晶素子１０を構成する基板１の構成を示す図、図３は図１の液晶素子１０のある走査電極に関する電気等価回路を示す図である。
【００２３】
図１で、１０は２端子型アクティブマトリクス液晶素子であり、１、２は液晶層（図示せず）を挟む一対の基板で、Ｙ１〜Ｙ５は基板１上に設けられた複数の電極、Ｘ１〜Ｘ５は基板２上に設けられた電極である。そして、Ｚ１〜Ｚ４は基板１上に設けられ、画素電極Ｐの間に形成された電極である。
【００２４】
Ｓは非線形抵抗素子で、図では１箇所のみ代表して記号を付してあるが、基板１上に、電極Ｙ１〜Ｙ５に接続するように設けられている。非線形抵抗素子Ｓとして、本実施形態では金属間に薄い絶縁膜を形成したＭＩＭ素子を用いているが、双方向性ダイオード特性を有する素子であれば何でも良い。Ｐは画素電極で、図では１箇所のみ代表して記号を付してあるが、非線形抵抗素子Ｓを介して電極Ｙ１〜Ｙ５に各々接続されて設けられている。
【００２５】
ここでは電極Ｙ１〜Ｙ５と電極Ｘ１〜Ｘ５及びＺ１〜Ｚ４ともに４〜５本と少ないが、これは図及び説明を簡略化する為で、実際の液晶パネルでは通常それぞれ数百本以上の数で構成されている。
【００２６】
このような液晶素子において、図示しない駆動回路から、これらの電極Ｙ１〜Ｙ５を所定の選択期間づつ順次選択する選択電圧が供給され、これに同期して表示パターンに応じて電圧変調された信号電圧が電極Ｘ１〜Ｘ５の各電極に供給される駆動が行われている。
【００２７】
図２は、見易いように図１の基板１の構成のみを示す図で、符号の説明は図１と同じである。
【００２８】
ここで、電極Ｚ１〜Ｚ４の形状は、各画素電極Ｐの間に入り込むように形成してある。言い換えると、各画素電極Ｐの間に電極Ｚ１〜Ｚ４が必ず存在するように形成されている。なお、電極Ｙ１〜Ｙ５と電極Ｚ１〜Ｚ４は絶縁されており、また電極Ｚ１〜Ｚ４は少なくとも１箇所で総て導通がなされており、図１、２では下端で導通がなされている。
【００２９】
以上の構成となっているので、図１の液晶素子１０のある走査電極（ここではＹ１で代表している）に関する電気等価回路は、図３に示すように、画素電極Ｐが信号電極Ｘ１〜５の各々と対向している部分において、液晶層を誘電体とする画素容量Ｃpが形成され、非線形抵抗素子Ｓの寄生容量によるＣsが形成されている。そして、電極Ｚ１〜Ｚ４と画素電極Ｐ間にも容量が形成され、これをＣpcとし、これを図に代表してそれぞれ１箇所に符号を付してある。
【００３０】
この等価回路で示す容量Ｃpcの存在によって、ある画素電極の電圧変化が隣接する画素電極に与える電圧変化の度合を軽減することができる。言い換えれば、この電極Ｚ１〜Ｚ４が静電シールドとして働く。従って、隣接する画素電極の電圧変化、ひいてはこの隣接する画素電極が構成する画素容量の実効電圧変化が小さくなる。従って縦クロストークを著しく低減することが出来る。
【００３１】
なお、図１では電極Ｚ１〜Ｚ４と画素間に隙間がある場合を示しているが、この隙間の必要は無く、例えば電極Ｚ１〜Ｚ４上が絶縁されていれば重なっても良い。
【００３２】
また、電極Ｚ１〜Ｚ４の部材として酸化インジウムや酸化錫等の透明な導電部材で形成することによって、液晶素子が暗くなるのを防ぐことが出来る。
【００３３】
更に、図１、２では電極Ｚ１〜Ｚ４が電極Ｙ１〜Ｙ５の上に形成してある場合を示しているが、電極Ｙ１〜Ｙ５の下層になるように形成しても良い。
【図面の簡単な説明】
【図１】本発明の液晶表示装置を構成する液晶素子の第１の実施形態を示す図。
【図２】本発明の第１の実施形態における基板１の構成を示す図。
【図３】図１の液晶素子１０の電気等価回路を示す図。
【図４】従来技術の液晶素子の一構成例を示す図。
【図５】従来技術の液晶素子の電気等価回路を示す図。
【符号の説明】
１・・・基板
２・・・基板
１０・・・液晶素子
Ｘ１〜Ｘ５・・・基板２上の電極
Ｙ１〜Ｙ５・・・基板１上の電極
Ｚ１〜Ｚ４・・・基板１上の電極
Ｓ・・・非線形抵抗素子
Ｐ・・・画素電極
【図１】
0003744203.tif 000002
【図２】
0003744203.tif 000003
【図３】
0003744203.tif 000004
【図４】
0003744203.tif 000005
【図５】
0003744203.tif 000006