(57)【特許請求の範囲】
【請求項１】
基準電圧と、この基準電圧とフィードバック量との差を増幅する負帰還増幅器と、この負帰還増幅器出力を増幅する出力トランジスタと、この出力トランジスタの出力をレギュレータ出力とし，フィードバック抵抗群を介して前記フィードバック量を制御してレギュレータ出力電圧を可変制御するフィードバック量制御手段と、を備える電圧可変レギュレータにおいて、
フィードバック量制御手段は、フィードバック抵抗群の内, 予め定められた抵抗に並列に接続され, この抵抗を短絡・開路する複数のスイッチ素子と、この複数のスイッチ素子の短絡・開路を制御する複数のゲート素子と、このゲート素子にHigh,Low信号を与えて前記フィードバック量を制御するトリミング回路と、前記複数のゲート素子の電源をレギュレータの電源とは別の電源により駆動するノイズ抑圧手段と、を備え、
前記ノイズ抑圧手段は、複数のゲート素子の内、高電位側に接続されるフィードバック抵抗を短絡・開路するスイッチ素子を駆動するゲート素子の電源をレギュレータ出力電圧から供給し、低電位側に接続されるフィードバック抵抗を短絡・開路するスイッチ素子を駆動するゲート素子の電源を安定化した内部電源回路から供給する、ことを特徴とする電圧可変レギュレータ。
【請求項２】
請求項１に記載の電圧可変レギュレータにおいて、
フィードバック量制御手段のフィードバック抵抗群は、レギュレータ出力と電源OV間を分圧し、レギュレータ出力端に接続される抵抗を除いてレギュレータ出力端側のフィードバック抵抗に並列に接続されスイッチ素子を構成するPch-MOSFETと、電源OV端に接続される抵抗を除いて電源OV端側のフィードバック抵抗に並列に接続されスイッチ素子を構成するNch-MOSFETと、電圧可変レギュレータの供給電源から定電流源と電圧安定化素子とからなる安定化した内部電源回路と、を備え、
スイッチ素子を構成するPch-MOSFETを駆動するゲート素子の電源はレギュレータ出力電圧から供給し、スイッチ素子を構成するNch-MOSFETを駆動するゲート素子の電源は安定化した内部電源回路から供給する、                          ことを特徴とする電圧可変レギュレータ。
【請求項３】
請求項２に記載の電圧可変レギュレータにおいて、電圧安定化素子は複数個のダイオード順方向の電圧降下を用いる、ことを特徴とする電圧可変レギュレータ。
【請求項４】
請求項１ないし請求項３のいずれかの項に記載の電圧可変レギュレータにおいて、
フィードバック量制御手段は、フィードバック抵抗群に並列に接続される複数のスイッチ素子の接続方法に代わって、複数のスイッチ素子は、レギュレータ出力と電源OV間を分圧するフィードバック抵抗群の節点に各スイッチ素子の一方を接続し、スイッチ素子の他方を共通に接続して前記負帰還増幅器のフィードバック量とする、ことを特徴とする電圧可変レギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧可変レギュレータに用いる電源制御用ＩＣに関する。
【０００２】
【従来の技術】
携帯電話などの通信用素子の電源は、高リップル除去率（以降、高PSRR(Power Supply Riple Rejection Ratio)と略称する) の電源が必要であり、また、使用素子によっては電源電圧の違いがあるため、安定化電源であるレギュレータの電圧可変型の高PSRR特性を有する電圧可変レギュレータの製品を必要としている。
【０００３】
従来技術では、レギュレータそのもののPSRR特性を向上させても、レギュレータの出力電圧Voutを電圧可変型とするために、電圧可変型のトリミング回路を電源制御用ＩＣに内蔵させることにより、このトリミング回路および電圧可変型にするフィードバック抵抗群に接続される複数のスイッチ素子の制御回路に侵入するノイズ成分がスイッチ素子を通過してフィードバック抵抗群に侵入し、負帰還増幅器を介してレギュレータ出力にリップル出力を発生させ、レギュレータのPSRR特性を悪化させていた。
【０００４】
図５に従来技術による電圧可変レギュレータの回路図を示す。図５において、電圧可変レギュレータは、供給電源Vcc に接続される基準電圧Vrefと、この基準電圧Vrefとフィードバック量Vfとの差を増幅する負帰還増幅器Amp と、この負帰還増幅器Amp 出力を増幅する出力トランジスタ（図示例では、Pch-MOSFET)PM0S と、この出力トランジスタPM0Sの出力をレギュレータ出力Voutとし，フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を介して前記フィードバック量Vfを制御してレギュレータ出力電圧Voutを可変制御するフィードバック量制御手段FBC5と、を備える電圧可変レギュレータにおいて、
フィードバック量制御手段FBC5は、フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)の内, 予め定められた抵抗(32R,16R,8R,4R,2R,R)に並列に接続され, この抵抗(32R,16R,8R,4R,2R,R)を短絡・開路する複数のスイッチ素子(NM1〜NM6)と、この複数のスイッチ素子(NM1〜NM6)の短絡・開路を制御する複数のゲート素子 (Q1〜Q6) と、このゲート素子 (Q1〜Q6) にHigh,Low信号を与えてフィードバック量Vfを制御するトリミング回路Trimと、を備え、ゲート素子 (Q1〜Q6) の駆動電圧は供給電源Vcc から直接供給されていた。
【０００５】
かかる構成により、従来技術の回路構成では、基準電圧Vref、負帰還増幅器Amp 、出力トランジスタPM0S、およびフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を含めて高PSRR特性を向上させている。しかし、この回路に、抵抗(32R,16R,8R,4R,2R,R)を短絡・開路する複数のスイッチ素子(NM1〜NM6)と、このスイッチ素子(NM1〜NM6)の短絡・開路を制御する複数のゲート素子 (Q1〜Q6) と、このゲート素子 (Q1〜Q6) にHigh,Low信号を与えてフィードバック量Vfを制御するトリミング回路Trimと、からなるレギュレータ出力可変化回路を付加することにより、本来レギュレータが保有する高PSRR特性を劣化させる。
【０００６】
この原因は、供給電源Vcc に重畳しているノイズ信号Vsn がゲート素子 (Q1〜Q6) の電源を経由してゲート素子 (Q1〜Q6) の出力回路にリークし、このリークしたノイズ信号Vtn5が、図示例ではNch-MOSFETのスイッチ素子(NM1〜NM6)のゲート電位をゆさぶり、このゲート電位の動揺が、例えば、ゲート・ソースあるいはゲート・ドレイン間の浮遊容量によって、フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を経由して負帰還増幅器Amp に侵入して、レギュレータ出力のPSRR特性を劣化させている。
【０００７】
【発明が解決しようとする課題】
この様に従来技術による電圧可変レギュレータにおいて、レギュレータ出力電圧を可変制御するフィードバック量制御手段を有していないレギュレータは高PSRR特性を有することができるが、フィードバック量制御手段を付加してレギュレータ出力電圧を可変制御すると高PSRR特性を劣化させる。
【０００８】
本発明は上記の点にかんがみてなされたものであり、その目的は前記した課題を解決して、レギュレータ出力電圧を可変制御でき、かつ、高リップル除去率を有するフィードバック量制御手段を有し、また、レギュレータ出力電圧の可変範囲内において、フィードバック量制御手段が安定に動作する電圧可変レギュレータを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、基準電圧と、この基準電圧とフィードバック量との差を増幅する負帰還増幅器と、この負帰還増幅器出力を増幅する出力トランジスタと、この出力トランジスタの出力をレギュレータ出力とし，フィードバック抵抗群を介してフィードバック量を制御してレギュレータ出力電圧を可変制御するフィードバック量制御手段と、を備える電圧可変レギュレータにおいて、
フィードバック量制御手段は、フィードバック抵抗群の内, 予め定められた抵抗に並列に接続され，この抵抗を短絡・開路する複数のスイッチ素子と、この複数のスイッチ素子の短絡・開路を制御する複数のゲート素子と、このゲート素子にHigh,Low信号を与えてフィードバック量を制御するトリミング回路と、複数のゲート素子の電源をレギュレータの電源とは別の電源により駆動するノイズ抑圧手段と、を備え、
前記ノイズ抑圧手段が複数のゲート素子の内高電位側に接続されるフィードバック抵抗を短絡・開路するスイッチ素子を駆動するゲート素子の電源をレギュレータ出力電圧から供給し、低電位側に接続されるフィードバック抵抗を短絡・開路するスイッチ素子を駆動するゲート素子の電源を安定化した内部電源回路から供給することができるものとする。
【００１０】
かかる構成により、複数のゲート素子から複数のスイッチ素子へのHigh,Low信号に重畳するノイズ信号を抑圧するノイズ抑圧手段を備えることにより、供給電源側に重畳するノイズ信号がゲート素子からスイッチ素子に伝搬し、さらにフィードバック抵抗群を経由して負帰還増幅器に侵入するノイズルートを抑圧して電圧可変レギュレータの高リップル除去率を確保することができる。
【００１３】
さらに、高電位側に接続されるフィードバック抵抗を短絡・開路するスイッチ素子を駆動するゲート素子の電源をレギュレータ出力電圧から供給することにより、レギュレータ出力の高リップル除去特性により供給電源側に重畳するノイズ信号が除去され、かつ、高電位側に接続されるフィードバック抵抗を短絡・開路するスイッチ素子はゲート素子の出力振幅をほぼレギュレータ出力電位から電源0Vレベルまで広げることができるので、スイッチ素子の短絡・開閉をより確実に行うことができる。
【００１５】
また、請求項１の発明において、特に、フィードバック量制御手段のフィードバック抵抗群は、レギュレータ出力と電源OV間を分圧し、レギュレータ出力端に接続される抵抗を除いてレギュレータ出力端側のフィードバック抵抗に並列に接続されスイッチ素子を構成するPch-MOSFETと、電源OV端に接続される抵抗を除いて電源OV端側のフィードバック抵抗に並列に接続されスイッチ素子を構成するNch-MOSFETと、電圧可変レギュレータの供給電源から定電流源と電圧安定化素子とからなる安定化した内部電源回路と、を備えて構成し、スイッチ素子を構成するPch-MOSFETを駆動するゲート素子の電源はレギュレータ出力電圧から供給し、スイッチ素子を構成するNch-MOSFETを駆動するゲート素子の電源は安定化した内部電源回路から供給することができる。
【００１６】
かかる構成により、レギュレータ出力端側のフィードバック抵抗に並列に接続されるPch-MOSFETスイッチ素子は、このスイッチ素子のゲートを駆動するゲート素子の電源をレギュレータ出力電圧から供給することにより、このPch-MOSFETスイッチ素子を開路するときはゲート電位をレギュレータ出力電圧近くにしてオフモードを確保し、Pch-MOSFETスイッチ素子を短絡するときはゲート電位を電源0V近くにすることにより、当該Pch-MOSFETを十分なるオンモードに駆動することができる（請求項２の発明）。
【００１７】
また、請求項３の発明は、電圧安定化素子は複数個のダイオード順方向の電圧降下を用いて安定化した内部電源回路を構成することができる。
また、請求項１ないし請求項３のいずれかの項に記載の発明におけるフィードバック量制御手段は、フィードバック抵抗群に並列に接続される複数のスイッチ素子の接続方法に代わって、複数のスイッチ素子は、レギュレータ出力と電源OV間を分圧するフィードバック抵抗群の節点に各スイッチ素子の一方を接続し、スイッチ素子の他方を共通に接続して負帰還増幅器へのフィードバック量とすることができる（請求項４の発明）。
【００１８】
かかる構成により、フィードバック量を制御してレギュレータ出力を可変する方法は、スイッチ素子の短絡時の短絡抵抗によるフィードバック量に与える影響の問題をレギュレータ出力を分圧するフィードバック抵抗群の各節点に於ける電位の検出により短絡時の短絡抵抗によるフィードバック量に与える影響を負帰還負帰還増幅器の高入力インピーダンス特性により無視できる構成を行うことができる。また、トリミング回路によるスイッチ素子のオン・オフの切り替え制御手段は、請求項２の発明の方法を用いることにより、同様にレギュレータ出力の高リップル除去率を確保することができる。
【００１９】
【発明の実施の形態】
図１は本発明による一実施例としての電圧可変レギュレータの回路図、図２は他の実施例としての電圧可変レギュレータの回路図、図３、図４は他の実施例としての電圧可変レギュレータの回路図であり、図５に対応する同一部材には同じ符号が付してある。
【００２０】
図１において、本発明による電圧可変レギュレータは、基準電圧Vrefと、この基準電圧Vrefとフィードバック量Vfとの差を増幅する負帰還増幅器Amp と、この負帰還増幅器Amp 出力を電力増幅する出力トランジスタPMOSと、この出力トランジスタPMOSの出力をレギュレータ出力Voutとし，フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を介してフィードバック量Vfを制御してレギュレータ出力電圧Voutを可変制御するフィードバック量制御手段FBC(FBC1〜FBC4) と、を備え、フィードバック量制御手段FBC は、フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)の内, 予め定められた抵抗(32R,16R,8R,4R,2R,R)に並列に接続され, この抵抗(32R,16R,8R,4R,2R,R)を短絡・開路する複数のスイッチ素子(NM1〜NM6)と、この複数のスイッチ素子(NM1〜NM6)の短絡・開路を制御する複数のゲート素子 (Q1〜Q6) と、このゲート素子 (Q1〜Q6) にHigh,Low信号を与えてフィードバック量Vfを制御するトリミング回路Trimと、複数のゲート素子 (Q1〜Q6) から複数のスイッチ素子(NM1〜NM6)へのHigh,Low信号に重畳するノイズ信号Vtn を抑圧するノイズ抑圧手段NS(NS1〜NS4)と、を備えて構成することができる。
【００２１】
かかる構成により、複数のゲート素子 (Q1〜Q6) から複数のスイッチ素子(NM1〜NM6)へのHigh,Low信号に重畳するノイズ信号Vtn を抑圧するノイズ抑圧手段NS(NS1〜NS4)を備えることにより、供給電源側Vcc に重畳するノイズ信号Vtn がゲート素子 (Q1〜Q6) からスイッチ素子(NM1〜NM6)に伝搬し、さらにフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を経由して負帰還増幅器Amp に侵入するノイズルートを抑圧することによって、電圧可変レギュレータの高リップル除去率PSRRを確保することができる。
【００２２】
【実施例】
（実施例１）
図１において、第１の実施例によるノイズ抑圧手段NS1 は、図示例では定電流源IsとダイオードD1〜D3で図示される安定化した内部電源（図示例では3DIOで表示する) を備え、この安定化電源3DIOで複数のゲート素子 (Q1〜Q6) を駆動することができる。
【００２３】
かかる構成により、供給電源側Vcc に重畳するノイズ信号Vsn を安定化した内部電源3DIOで減衰させることによって、複数のスイッチ素子(NM1〜NM6)へのHigh,Low信号に重畳するノイズ信号Vtn を抑圧することができる。即ち、内部電源3DIOでは、定電流源Isの高インピーダンス性と、ダイオードD1〜D3に順方向電流を流すことによりダイオードD1〜D3の低インピーダンス性による分圧によって供給電源側Vcc のノイズ信号Vsn をノイズ信号Vtn に減衰させることができる。
【００２４】
また、上記実施例において、フィードバック量制御手段FBC1のフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)は、レギュレータ出力Voutと電源OV(GND) 間を分圧し、レギュレータ出力端Voutおよび電源OV端GND に接続される抵抗R1,R2 を除いてフィードバック抵抗(32R,16R,8R,4R,2R,R)に並列に接続されスイッチ素子(NM1〜NM6)を構成するNch-MOSFETと、電圧可変レギュレータの供給電源Vcc から定電流源Isと電圧安定化素子 (D1〜D3) とからなる安定化した内部電源回路3DIOと、を備えて構成することができる。
【００２５】
また、上記電圧安定化素子 (D1〜D3) は複数個のダイオードD1〜D3のダイオード順方向電圧降下を用いて安定化電源回路3DIOを構成することができる。
かかる構成により、供給電源側Vcc に重畳するノイズ信号Vsn はこの安定化した内部電源3DIOで抑圧することができるので、フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)を経由して負帰還増幅器Amp に侵入するノイズ(Vtn')そのものを小さくし、電圧可変レギュレータの高リップル除去率PSRRを確保することができる。
【００２６】
即ち、従来技術による図５の電圧可変レギュレータは、電圧可変回路FBC5を付加することによって本来もっているレギュレータの高リップル除去率PSRRを低下させていた。この要因は、供給電源側Vcc に重畳するノイズ信号Vsn がトリミン回路Trimのトリミン信号によってスイッチ素子(NM1〜NM6)を駆動するゲート素子（インバータ素子）Q1〜Q6の出力に重畳し、このノイズVtn5がフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)に直接のって、高リップル除去率PSRRを低下させることになるが、ゲート素子（インバータ素子）Q1〜Q6への供給電源に安定化電源（内部電源）を用いることにより対策することができる。
【００２７】
図１において、例えば、この内部電源として定電流源Isと電圧安定化素子（例えば、ダイオード）D1〜D3とからなる安定化した内部電源回路3DIOを搭載し、ゲート素子（インバータ素子）Q1〜Q6の電源をこの電源回路3DIOから供給することによって、供給電源Vcc のリップルからNch-MOSFETのゲートへのノイズ侵入経路を遮断することができる。この結果、トリミン回路Trimの付加による電圧可変レギュレータの高リップル除去率PSRRの低下は発生しない。
【００２８】
また、ここで述べる安定化した内部電源は、上述の電源回路3DIOに限定されることなく、供給電源Vcc がLDO(Low drop out) の下限値まで低下しても内部安定化電圧の出力Vs3(またはレギュレータ出力Vout) がぎりぎりその定電圧性が保持できる安定化電源であればどの様な電源でもよい。また、上述の電源回路3DIOは電流供給能力が殆ど必要としないので、集積回路上の基板面積は小さくてすむ。（実施例２）
実施例１で述べた安定化した内部電源回路3DIOの電源電圧Vs3 は、一般的にレギュレータの供給電源電圧Vcc より低い電圧にある。従って、安定化した内部電源回路3DIOの電圧Vs3 で駆動されるゲート素子Q1〜Q6の出力値はこの安定化した内部電源回路3DIOの電圧Vs3 で抑制される。他方、トリミング回路Trimによるレギュレータ出力電圧Voutの設定範囲によってはこのレギュレータ出力電圧Voutはかなり高電位出力に設定されることがあり、この様な場合レギュレータ出力Voutの高電位側に接続されるスイッチ素子（例えば、NM1,NM2,NM3)は、後述する条件下が確保できないときは、上記の抑制されたゲート素子Q1,Q2,Q3  の出力値でスイッチ素子NM1,NM2,NM3 を短絡駆動することができない場合がある。
【００２９】
この様な課題に対する解決策として実施例２の方法がある。図２において、ノイズ抑圧手段NS2 が複数のゲート素子Q1〜Q6の内フィードバック抵抗(32R,16R,8R)を短絡・開路するスイッチ素子(NM1〜NM3)が高電位側に接続されるスイッチ素子(PM1〜PM3)を駆動するゲート素子Q1〜Q3の電源をレギュレータ出力電圧Voutから供給し、フィードバック抵抗(4R,2R,R) を短絡・開路するスイッチ素子(NM4〜NM6)が低電位側に接続されるスイッチ素子(NM4〜NM6)を駆動するゲート素子Q4〜Q6の電源を安定化した内部電源回路3DIOから供給することができる。
【００３０】
かかる構成により、フィードバック抵抗(32R,16R,8R,4R,2R,R)を短絡・開路するスイッチ素子(NM1〜NM3)が高電位側に接続されるスイッチ素子(PM1〜PM3)を駆動するゲート素子Q1〜Q3の電源をレギュレータ出力電圧Voutから供給することにより、レギュレータ出力Voutの高リップル除去特性により供給電源側Vcc に重畳するノイズ信号Vsn が除去され、かつ、高電位側に接続されるスイッチ素子(PM1〜PM3)はゲート素子Q1〜Q3の出力振幅をほぼレギュレータ出力電位から電源0Vレベルまで広げことができるので、スイッチ素子(PM1〜PM3)の短絡・開閉をより確実に行うことができる。
【００３１】
また、特に、フィードバック量制御手段FBC2のフィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)は、レギュレータ出力Voutと電源OV(GND) 間を分圧し、レギュレータ出力Vout端に接続される抵抗R1を除いてレギュレータ出力Vout端側のフィードバック抵抗(32R,16R,8R)に並列に接続されスイッチ素子(PM1〜PM3)を構成するPch-MOSFETと、電源OV端に接続される抵抗2 を除いて電源OV端側GND のフィードバック抵抗(4R,2R,R) に並列に接続されスイッチ素子(NM4〜NM6)を構成するNch-MOSFETと、電圧可変レギュレータの供給電源Vcc から定電流源Isと電圧安定化素子D1〜D3とからなる安定化した内部電源回路3DIOと、を備えて構成し、スイッチ素子(PM1〜PM3)を構成するPch-MOSFETを駆動するゲート素子Q1〜Q3の電源はレギュレータ出力電圧Voutから供給し、スイッチ素子(NM4〜NM6)を構成するNch-MOSFETを駆動するゲート素子Q4〜Q6の電源は安定化した内部電源回路3DIOから供給することができる。
【００３２】
かかる構成により、レギュレータ出力端Vout側のフィードバック抵抗32R,16R,8Rに並列に接続されるPch-MOSFETスイッチ素子(PM1〜PM3)は、このスイッチ素子(PM1〜PM3)のゲートを駆動するゲート素子Q1〜Q3の電源をレギュレータ出力電圧Voutから供給することにより、このPch-MOSFETスイッチ素子(PM1〜PM3)を開路するときはゲート電位をレギュレータ出力電圧Vout近くにしてオフモードを確保し、Pch-MOSFETスイッチ素子(PM1〜PM3)を短絡するときはゲート電位を電源0V近くにすることにより、当該Pch-MOSFET(PM1〜PM3)を十分なるオンモードに駆動することができる。
【００３３】
また、電源OV端に接続される電源OV端側GND のフィードバック抵抗(4R,2R,R) に並列に接続されスイッチ素子(NM4〜NM6)を構成するNch-MOSFET(NM4〜NM6)は、スイッチ素子(NM4〜NM6)のゲートを駆動するゲート素子Q4〜Q6の電源を電圧可変レギュレータの供給電源Vcc から定電流源Isと電圧安定化素子D1〜D3とからなる安定化した内部電源回路3DIOから供給することにより、実施例１で述べたものと同様の構成・動作で、スイッチ素子(NM4〜NM6)の安定なる短絡・開閉動作と、本来もっているレギュレータの高リップル除去率PSRRを保持することができる。
【００３４】
次に、スイッチ素子(PM1〜PM3), (NM4〜NM6)のスイッチング条件を説明する。図２に図示される構成例では、上位３bit をPch-MOSFET(PM1〜PM3)としこのバックゲートをレギュレータ出力Voutに接続することにより、レギュレータの可変電圧の全範囲内で、
【００３５】
【数１】
Vout≧Vs2 ＞Vth ・・・・・(1)
が成立するので、Pch-MOSFET(PM1〜PM3)のオン・オフを制御することができる。但し、Vs2 は抵抗R1と抵抗32R との共通接続点の電位、Vth はPch-MOSFET(PM1〜PM3)の閾値電圧とする。
【００３６】
また、下位の３bit のNch-MOSFET(NM4〜NM6)では、
【００３７】
【数２】
(Vs4−Vs3)＞Vth ・・・・・(2)
が成立する様に条件を選定することにより、Nch-MOSFET(NM4〜NM6)のオン・オフを制御することができる。但し、Vs3 は抵抗8Rと抵抗4Rとの共通接続点の分圧電位、V4は3DIOの安定化された内部電圧である。
【００３８】
この様な式(1),(2) の条件を満たす様に選択することにより、上位bit 側で、Pch-MOSFET(PM1〜PM3)を制御し、下位bit 側で、Nch-MOSFET(NM4〜NM6)を制御することにより、レギュレータの高リップル除去率PSRRを劣化させることなくレギュレータの出力電圧の可変性を確保することができる。
また、実施例１、２において、フィードバック抵抗(32R,16R,8R,4R,2R,R)の個々の抵抗値を抵抗R の32倍、16倍・・ 1倍と選択し、抵抗R1,R2 と抵抗R との比率を予め定められた値に設定することにより、レギュレータの出力電圧Voutの可変範囲を定め、この範囲内において、トリミング回路Trimの出力a1〜a6のHi/Lo を選択することにより、1/63の分解能で出力Voutを微調整することができる。
（実施例３）
また、実施例１および実施例２で述べた電圧可変レギュレータにおいて、フィードバック量制御手段FBC3,FBC4 は、フィードバック抵抗群(R1,32R,16R,8R,4R,2R,R,R2)に並列に接続される複数のスイッチ素子(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)の接続方法に代わって、図３、図４に図示する実施例３の電圧可変レギュレータの複数のスイッチ素子(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)は、レギュレータ出力と電源OV間を分圧するフィードバック抵抗群(R1,R3,R4,R5,R6,R7,R8,R2) の節点p1〜p6（符号の表示省略）に各スイッチ素子(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)の一方を接続し、スイッチ素子(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)の他方を共通に接続して負帰還増幅器Amp へのフィードバック量Vfとすることができる。
【００３９】
かかる構成により、フィードバック量Vfを制御してレギュレータ出力Voutを可変する方法は、実施例１および実施例２ではスイッチ素子(NM1〜NM6), (PM1〜PM3), (NM4〜NM6)の短絡時の短絡抵抗によるフィードバック量Vfに与える影響の問題があるが、実施例３の接続方法によれば、レギュレータ出力Voutを分圧するフィードバック抵抗群(R1,R3,R4,R5,R6,R7,R8,R2) の各節点p1〜p6に於ける電位の検出により、検出時のオン抵抗の影響を負帰還負帰還増幅器Amp の高入力インピーダンス特性により無視できる様に行うことができる。また、トリミング回路によるスイッチ素子のオン・オフの切り替え制御手段は、実施例１および実施例２で述べた (1)式,(2)式の条件を用いることにより、オン・オフの切り替え制御を確実にして、同様にレギュレータ出力の高リップル除去率PSRRを確保することができる。
【００４０】
また、フィードバック抵抗(R3,R4,R5,R6,R7,R8) は実施例１、２と異なってほぼ均一な抵抗値を選択することにより、レギュレータ出力電圧をほぼ均一に微調整させることができる。
また、図示省略しているが、例えば、フィードバック量制御手段FBC6として、フィードバック抵抗群((R1,32R,16R,8R,4R,2R,R)+(R3,R4,R5,R6.R7.R8,R2))の実施例２および実施例３のフィードバック抵抗回路で構成し、抵抗R1側をレギュレータ出力Voutに接続し、フィードバック抵抗(32R,16R,8R,4R,2R,R)は並列に接続される実施例２の複数のスイッチ素子(PM1〜PM6)をPch-MOSFETで構成し, このPch-MOSFET駆動するゲート素子Q1〜Q6の電源をレギュレータ出力電圧Voutから供給し、また、抵抗R2側を電源0V側(GND) に接続し、フィードバック抵抗(R3,R4,R5,R6.R7.R8,R2)は分圧節点p1〜p6を複数のスイッチ素子(NM1〜NM6)をNch-MOSFETで構成し, このNch-MOSFETを駆動するゲート素子(Q1'〜Q6')の電源を安定化した内部電源回路3DIOから供給することができる。
【００４１】
かかる構成により、フィードバック抵抗(32R,16R,8R,4R,2R,R)側でレギュレータ出力電圧Voutの粗調整を行い、フィードバック抵抗(R3,R4,R5,R6.R7.R8,R2)側でレギュレータ出力電圧Voutの微調整を行い、全体として高可変電圧範囲を有しながら、そのレギュレータ出力電圧Voutは必要とする精度を確保し高リップル除去率を有するする電圧可変レギュレータを提供することができる。
【００４２】
また、実施例１〜３において、上述のフィードバック抵抗(32R,16R,8R,4R,2R,R),(32R,16R,8R),(4R,2R,R),(R3,R4,R5,R6.R7.R8,R2)は６個あるいは３個の例で説明したが、 (1)式,(2)式の条件を満たす範囲内でフィードバック抵抗の増減は自由に選択することができる。
【００４３】
【発明の効果】
以上述べたように本発明によれば、レギュレータ出力電圧を可変制御でき、かつ、高リップル除去率を有するフィードバック量制御手段を有し、また、レギュレータ出力電圧の可変範囲内において、フィードバック量制御手段が安定に動作する電圧可変レギュレータを提供することができる。
【図面の簡単な説明】
【図１】一実施例としての電圧可変レギュレータの回路図
【図２】他の実施例としての電圧可変レギュレータの回路図
【図３】他の実施例としての電圧可変レギュレータの回路図
【図４】他の実施例としての電圧可変レギュレータの回路図
【図５】従来技術による電圧可変レギュレータの回路図
【符号の説明】
Vref    基準電圧
Amp     負帰還増幅器
PMOS    出力トランジスタ
FBC,FBC1〜FBC4    フィードバック量制御手段
NS,NS1〜NS4     ノイズ抑圧手段
R1,32R,16R,8R,4R,2R,R,R2, R3〜R8    フィードバック抵抗
NM1〜NM6, PM1〜PM6     スイッチ素子
Q1〜Q6    ゲート素子
Trim    トリミング回路
3DIO    安定化電源
D1〜D3    電圧安定化素子
Is      電流源
Vsn,Vtn     ノイズ
【図１】
0003821047.tif 000002
【図２】
0003821047.tif 000003
【図３】
0003821047.tif 000004
【図４】
0003821047.tif 000005
【図５】
0003821047.tif 000006