(57)【特許請求の範囲】
【請求項１】
第１の半導体層を有する基板と、
上記第１の半導体層の上に設けられ、上記第１の半導体層よりもバンドギャップが小さく、かつ、混晶半導体からなる第２の半導体層と、
上記第２の半導体層の上に設けられ、上記第２の半導体層よりもバンドギャップが大きい第３の半導体層とを備え、
上記第１の半導体層の少なくとも一部が第１導電型不純物を含むコレクタ領域であり、上記第２の半導体層の少なくとも一部が第２導電型不純物を含むベース領域であり、上記第３の半導体層の少なくとも一部が第１導電型不純物を含むエミッタ領域であるヘテロ接合バイポーラトランジスタとして機能する半導体装置であって、
上記第２の半導体層は、Ｓｉ及びＧｅを含む混晶半導体からなり、上記ベース領域においてバンドギャップが上記コレクタ領域からエミッタ領域に向かう方向に連続的に大きくなる層であり、かつ、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなる組成を有する傾斜組成層と、該傾斜組成層の上に形成され上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなると共に、該バンドギャップの変化率が上記傾斜組成層のバンドギャップの変化率よりも小さくなる組成を有する上部層とを含み、
上記傾斜組成層中の不純物濃度は、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップの増大に従い減少し、
上記上部層中には、エミッタ・ベース接合部が形成され、
上記上部層内おけるＧｅ含有率の変化幅は、４％以内であり、
上記上部層中の不純物濃度は、該上部層におけるＧｅ含有率が、上記コレクタ領域から上記エミッタ領域に向かって減少するのに伴い減少し、かつ、上記上部層中の不純物濃度の変化は上記傾斜組成層中の不純物濃度の変化と比べて小さいことを特徴とする半導体装置。
【請求項２】
第１の半導体層を有する基板と、
上記第１の半導体層の上に設けられ、上記第１の半導体層よりもバンドギャップが小さく、かつ、混晶半導体からなる第２の半導体層と、
上記第２の半導体層の上に設けられ、上記第２の半導体層よりもバンドギャップが大きい第３の半導体層とを備え、
上記第１の半導体層の少なくとも一部が第１導電型不純物を含むコレクタ領域であり、上記第２の半導体層の少なくとも一部が第２導電型不純物を含むベース領域であり、上記第３の半導体層の少なくとも一部が第１導電型不純物を含むエミッタ領域であるヘテロ接合バイポーラトランジスタとして機能する半導体装置であって、
上記第２の半導体層は、Ｓｉ及びＧｅを含む混晶半導体からなり、上記ベース領域においてバンドギャップが上記コレクタ領域からエミッタ領域に向かう方向に連続的に大きくなる層であり、かつ、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなる組成を有する傾斜組成層と、該傾斜組成層の上に形成され上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなると共に、該バンドギャップの変化率が上記傾斜組成層のバンドギャップの変化率よりも小さくなる組成を有する上部層と、該上部層の上に形成され上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなると共に、該バンドギャップの変化率が上記上部層のバンドギャップの変化率よりも大きくなる組成を有する最上部層とを含み、
上記上部層中には、エミッタ・ベース接合部が形成され、
上記上部層内におけるＧｅ含有率の変化幅は、４％以内であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
上記第２の半導体層は、上記上部層の上に、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなると共に、該バンドギャップの変化率が上記上部層のバンドギャップの変化率よりも大きくなる組成を有する最上部層を含むことを特徴とする半導体装置。
【請求項４】
請求項１又は２に記載の半導体装置であって、
上記第３の半導体層はＳｉ層であり、
上記第２の半導体層の上部層におけるＧｅ含有率が２％以上で８％以下の範囲にあることを特徴とする半導体装置。
【請求項５】
請求項１又は２に記載の半導体装置であって、
上記第２の半導体層は、Ｓｉ、Ｇｅ及びＣを含む３元系の混晶半導体層であり、
上記傾斜組成層中のＧｅ含有率が、上記コレクタ領域から上記エミッタ領域に向かって減少することを特徴とする半導体装置。
【請求項６】
請求項１又は２に記載の半導体装置であって、
上記エミッタ・ベース接合部は、上記上部層の厚さ方向の中央に位置していることを特徴とする半導体装置。
【請求項７】
請求項２に記載の半導体装置であって、
上記傾斜組成層中の不純物濃度は、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップの増大と共に減少し、
上記上部層中の不純物濃度は、上記上部層におけるＧｅ含有率が、上記コレクタ領域から上記エミッタ領域に向かって減少するのに伴い減少し、
上記上部層中の不純物濃度の変化は、上記傾斜組成層中の不純物濃度の変化と比べて小さいことを特徴とする半導体装置。
【請求項８】
請求項１又は７に記載の半導体装置であって、
上記第２の半導体層中の不純物はボロン（Ｂ）であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタとして機能する半導体装置に係り、特に、電流増幅率などの特性のバラツキの抑制対策に関する。
【０００２】
【従来の技術】
近年、シリコン基板を利用して形成されるバイポーラトランジスタは、微細加工技術・セルフアライン技術の進歩によって微細化，高速化が図られている。一般なバイポーラトランジスタは、シリコン基板とシリコン基板の上にエピタキシャル成長されたシリコン単結晶層とを利用したいわゆるホモ接合型バイポーラトランジスタである。
【０００３】
一方、より一層の高速動作化を目指すために、ヘテロ接合バイポーラトランジスタ（以下、「ＨＢＴ」と記す）の研究開発が盛んに行われている。特に最近では、シリコン基板の上にシリコンとゲルマニウムとの混晶であるＳｉＧｅ層をエピタキシャル成長させ、このＳｉＧｅ層をベース層として用いたＨＢＴ（以下、「ＳｉＧｅ−ＨＢＴ」と記す）の開発が積極的になされている。
【０００４】
図８は、従来のＳｉＧｅ−ＨＢＴの断面図である。同図に示すように、従来のＳｉＧｅ−ＨＢＴは、Ｓｉ基板１０１と、Ｓｉ基板１０１の上にエピタキシャル成長されたＳｉエピタキシャル層１０２とを用いて形成されている。また、Ｓｉ基板１０１とＳｉエピタキシャル層１０２との各一部に亘って設けられたＮ+ 型埋め込み層１１０と、Ｓｉエピタキシャル層１０２の一部に比較的高濃度のＮ型不純物を導入して設けられたＮ+ コレクタ引き出し層１１１とを備え、Ｓｉエピタキシャル層１０２のうちＮ+ コレクタ引き出し層１１１を除く部分は低濃度のＮ型不純物を含むＮ- コレクタ拡散層１１２となっている。また、Ｓｉエピタキシャル層１０２を各バイポーラトランジスタ形成領域ごとに区画するＬＯＣＯＳ分離１１６と、ＬＯＣＯＳ分離１１６の下方に延びてＳｉ基板１０１に達するディープトレンチ分離１１７とが設けられている。ただし、バイポーラトランジスタ形成領域内において、Ｎ+ コレクタ引き出し層１１１とＮ- コレクタ拡散層１１２とを区画するＬＯＣＯＳ分離１１６の下方にはディープトレンチ分離１１７は設けられていない。
【０００５】
さらに、Ｓｉエピタキシャル層１０２のＮ- コレクタ拡散層１１２の上には、Ｐ型不純物を含むＳｉＧｅ混晶半導体層からなるＳｉＧｅ膜１０８と、キャップ層となるＳｉ膜１０９とがそれぞれエピタキシャル成長により形成されている。また、ＳｉＧｅ膜１０８及びＳｉ膜１０９の側面からＳｉ膜１０９の上面に亘る領域上に形成され高濃度のＰ型不純物を含むＰ+ ベースポリシリコン膜１１４と、Ｐ+ ベースポリシリコン膜１１４に形成された開口の上に設けられ高濃度のＮ型不純物を含むＮ+ エミッタポリシリコン膜１１３とを備えている。ただし、Ｐ+ ベースポリシリコン膜１１４とＮ+ エミッタポリシリコン膜１１３とは、絶縁膜により互いに電気的に分離されている。
【０００６】
ここで、ＳｉＧｅ膜１０８およびＳｉ膜１０９は、ＭＢＥ法，ＵＨＶ−ＣＶＤ法またはＬＰ−ＣＶＤ法を用いてエピタキシャル成長されている。そして、Ｓｉ膜１０９のうちＮ+ ポリシリコン膜１１３の直下方の領域には、Ｎ+ エミッタポリシリコン膜１１３からＲＴＡにより拡散されたＮ型不純物（リン，砒素など）がドープされている。つまり、Ｓｉ膜１０９のうちのＮ+ 型領域がＮＰＮバイポーラトランジスタのエミッタ領域として機能し、ＳｉＧｅ膜１０８のＰ+ 型領域がＮＰＮバイポーラトランジスタのベース領域として機能し、Ｎ- コレクタ拡散層１１２，Ｎ+ 型埋め込み層１１０及びＮ+ コレクタ引き出し層１１１がＮＰＮバイポーラトランジスタのコレクタ領域として機能する。
【０００７】
半導体装置の製造プロセスにおいて、Ｓｉエピタキシャル層１０２の上にＳｉＧｅ膜１０８をエピタキシャル成長させた後、ＳｉＧｅ膜１０８の上にＳｉ膜１０９を連続的にエピタキシャル成長させる。Ｓｉ膜１０９は、主にＳｉＧｅエピタキシャル成長後の後工程において、製造ラインへのＧｅ汚染を防止するためにも必要とされるが、このＳｉ膜１０９の膜厚とエミッタポリシリコン膜１１３中のＮ型不純物の濃度とに応じて、Ｎ型不純物を拡散させる熱処理条件を適宜選択することにより、Ｓｉ膜１０９の所望の深さ位置にエミッタ・ベース接合部（以下、「ＥＢ接合部」という）を形成することができる。
【０００８】
このように形成された従来のＳｉＧｅ−ＨＢＴは、Ｓｉ層のみからなるホモ接合バイポーラトランジスタに比べて、エミッタ領域に不純物を高濃度にドープしなくてもエミッタ注入効率が大きいという利点があり、高い電流増幅率（ｈFE）とが期待される。
【０００９】
図９は、傾斜組成を有するＳｉ／ＳｉＧｅヘテロ接合型バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）とＳｉホモ接合型バイポーラトランジスタ（Ｓｉ−ＢＴ）とのバンド構造を比較するためのエネルギーバンド図である。ＳｉＧｅ−ＨＢＴにおいては、ベース領域からエミッタ領域に注入される正孔に対する障壁の高さを、エミッタ領域からベース領域へ注入される電子に対する障壁の高さよりも大きくすることができる。このため、エミッタ領域の不純物濃度を低くし、ベース領域の不純物濃度を高くしても、エミッタ注入効率は低下しない。
【００１０】
言い換えると、ＳｉＧｅ−ＨＢＴでは、ＳｉＧｅのナローバンドギャップ性を利用して、Ｓｉ−ＢＴに比べて、エミッタ領域を高濃度にドープしなくても高い電流増幅率を実現することができる。
【００１１】
また、ＳｉおよびＧｅのバンドギャップはそれぞれ約１．１ｅＶ、約０．７ｅＶであり、Ｇｅ含有率が１０〜１５％のＳｉＧｅ膜の場合、バンドギャップはＳｉとＧｅの間の１．０ｅＶ程度となる。このため、ＳｉＧｅ膜１０８中のＧｅの含有率をエミッタ側からコレクタ側に向かって単調に増大させる（傾斜組成）ことにより、図９の実線部分に示すごとく、エネルギーバンドギャップＥｇがエミッタ側からコレクタ側に向かって連続的に小さくなる傾斜構造となる。このため、下記式（１）
Ｅ（ｅＶ）＝（１．１−１．０）／ｑＷ                    （１）
（ｑ：電荷量、Ｗ：ベース幅）によって表される内蔵電界Ｅがベース層に発生し、エミッタからベースに注入された少数キャリアを電界Ｅにより加速させることができる。したがって、拡散のみによって少数キャリアがベース領域を走行する従来のＳｉ−ＢＴに比べて、動作の高速化を容易に実現することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のＳｉＧｅ−ＨＢＴにおいては、以下のような不具合も存在する。
【００１３】
図１０は、図８に示すX-X 線断面における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。同図に示すように、ＳｉＧｅ膜１０８は、アンドープ層であるＳｉＧｅバッファ層１０８ｘと、高濃度のＰ型不純物が導入されかつバンドギャップが連続的に変化するＳｉＧｅ傾斜組成層１０８ｙとに区画される。ベース領域となるＰ型不純物拡散領域１３２は、ＳｉＧｅ膜１０８の上部に形成されているが、エミッタ領域となるＮ型不純物拡散領域１３１は、Ｓｉ膜１０９からＳｉＧｅ膜１０８の一部に亘って形成されている。つまり、Ｐ型不純物拡散領域１３２とＮ型不純物拡散領域１３１とがオーバーラップしている。その理由は、エミッタ領域の形成のための熱処理の際、Ｎ型不純物は、エミッタポリシリコン膜１１３からＳｉ膜１０９だけでなく、その下方のＳｉＧｅ膜１０８の一部にまで達している。
【００１４】
図１１は、ＳｉＧｅ傾斜組成層１０８ｙでのＮ型不純物の拡散深さのバラツキを説明するための図である。同図に示すように、熱処理条件によって、ＥＢ接合部１３３を規定するＮ型不純物の拡散深さも大きくばらつくことから、ＥＢ接合部１３３の位置を精密に制御し、且つ、その位置のバラツキをなくすことは非常に困難である。
【００１５】
以上のように、従来のＳｉＧｅ−ＨＢＴにおいては、エミッタ領域の拡散深さが変動するので、実質的にＥＢ接合部１３３におけるＧｅ含有率が変動してしまう。その結果、例えばＥＢ接合部１３３におけるＧｅ含有率が増大すると、ＥＢ接合部１３３におけるバンドギャップが小さくなるためコレクタ電流が増加し、結果的に電流増幅率が増加するという現象を生じる。つまり、ＥＢ接合部１３３でのＧｅ含有率の微少な変動が電流増幅率の大きな変動を引き起こすので、電流増幅率が一定でバラツキの少ないトランジスタを得ることが困難になる。
【００１６】
特に、トランジスタの高速化を図るためにベース層を薄膜化すると、Ｇｅの含有率変化の傾きが大きくなるので、ＥＢ接合部１３３の位置の微妙な変動による電流増幅率のバラツキへの影響が顕著になる。
【００１７】
一方、ＥＢ接合部１３３がＳｉＧｅ膜１０８中でなくＳｉ膜１０９中に形成されてしまうと、ＥＢ接合部１３３がヘテロ接合部からはずれてナローバンドギャップの効果が失われるために、高い電流増幅率を得られなくなり、ヘテロ接合本来の効果を得られなくなる。
【００１８】
また、従来のＳｉＧｅＨＢＴにおいては、ベース領域中のボロン（Ｂ）の濃度の制御が困難であるという不具合もあった。
【００１９】
例えばＢのソースガスとしてＢ2 Ｈ6 を用いた場合、ＳｉＧｅ膜を堆積している間のＢ2 Ｈ6 の流量が一定であっても、Ｇｅ含有率の減少に伴って膜中のＢ濃度が減少する（Ｂの取り込まれ率が減少する）ことが知られている。つまり、ＳｉＧｅ傾斜組成を有している場合には、Ｇｅの傾斜と同じ向きにＢ濃度の傾斜が生じる。
【００２０】
図１２は、Ｂ2 Ｈ6 の流量が一定であるとした場合の従来のＳｉＧｅ−ＨＢＴにおける深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。同図に示すように、ＳｉＧｅ傾斜組成層１０８ｙのＧｅ含有率の減少に伴って、Ｐ型不純物拡散領域１３２のＢ濃度は減少する。そして、ＥＢ接合部１３３の位置にバラツキが生じると、ＥＢ接合部１３３におけるＢ濃度のバラツキが大きくなり、その結果、ＥＢ耐圧特性のバラツキが大きくなってしまう。
【００２１】
ところで、ＳｉＧｅ−ＨＢＴにおいては、通常のＳｉ−ＢＪＴに比較して、ベース領域中のＢ濃度を高くする（場合によっては、エミッタ領域のＮ型不純物濃度よりも高くする）ことにより、ベース抵抗の低減を図っている。一方で、ベース領域のＢ濃度を高くしすぎるとＥＢ耐圧を低下させるので、Ｂ濃度はベース抵抗とＥＢ耐圧とが所望の範囲に収まるように、調整する必要がある。しかし、ＳｉＧｅ−ＨＢＴにおいて、ＥＢ耐圧のバラツキが大きくなると、設計マージンが狭められ、ベース抵抗とＥＢ耐圧とを所望の範囲に収めるためのＢ濃度の調整が困難となるおそれがある。
【００２２】
一方、ＳｉＧｅ膜中のＧｅ含有率は、Ｇｅ用のソースガス（例えばＧｅＨ4 ）の流量によって制御されるので、Ｇｅ含有率の低下（ＧｅＨ4 流量の低下）に伴うＢの取り込まれ量の低下を補償するように、Ｂ2 Ｈ6 の流量を増大させることにより、ＳｉＧｅ膜中のＢ濃度を一定に維持することは原理的には可能である。しかし、実際には、ＧｅＨ4 流量とＳｉＧｅ膜中のＧｅ含有率とが比例するわけではなく、Ｂ2 Ｈ6 の流量とＳｉＧｅ膜中のＢ濃度とが比例するわけでもないので、このようなガス流量の制御は、プロセスの複雑化を招くことになる。
【００２３】
本発明の主たる目的は、キャリア加速のためにバンドギャップを傾斜させた構造を有するヘテロ接合型バイポーラトランジスタにおいて、製造時にＥＢ接合部の位置が変動しても、ＥＢ接合部におけるバンドギャップのバラツキを抑制する手段を講ずることにより、高速動作を維持しつつ、高い電流増幅率を安定して発揮させることにある。さらに、本発明では、プロセスの複雑化を回避しつつ、ＥＢ耐圧のバラツキの抑制を図っている。
【００２４】
【課題を解決するための手段】
本発明の第１の半導体装置は、第１の半導体層を有する基板と、上記第１の半導体層の上に設けられ、上記第１の半導体層よりもバンドギャップが小さく、かつ、混晶半導体からなる第２の半導体層と、上記第２の半導体層の上に設けられ、上記第２の半導体層よりもバンドギャップが大きい第３の半導体層とを備え、上記第１の半導体層の少なくとも一部が第１導電型不純物を含むコレクタ領域であり、上記第２の半導体層の少なくとも一部が第２導電型不純物を含むベース領域であり、上記第３の半導体層の少なくとも一部が第１導電型不純物を含むエミッタ領域であるヘテロ接合バイポーラトランジスタとして機能する半導体装置であって、上記第２の半導体層は、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップが大きくなる組成を有する傾斜組成層と、バンドギャップの変化率が上記傾斜組成層のバンドギャップの変化率よりも小さくなる組成を有する上部層とを有し、エミッタ・ベース接合部が上記第２の半導体層の上記上部層中に形成されている。
【００２５】
これにより、エミッタ・ベース接合部が混晶半導体からなる第２の半導体層の上部層中に形成されているので、ナローバンドギャップによる高い電流増幅率を発揮することができる。また、第２の半導体層の上部層は傾斜組成層よりもバンドギャップの変化率が小さいので、エミッタ領域形成のための第１導電型不純物の導入範囲が変動しても、エミッタ・ベース接合部におけるバンドギャップのバラツキが小さくなり、電流増幅率の変動などバイポーラトランジスタの特性の変動幅を抑制することができる。
【００２６】
上記第２の半導体層のうち上部層における混晶半導体の組成がほぼ一定であり、上記上部層におけるバンドギャップがほぼ一定であることにより、エミッタ領域形成のための第１導電型不純物の導入範囲が変動しても、バイポーラトランジスタの特性の変動をより小さく抑制することができる。
【００２７】
上記第２の半導体層のうち上部層における混晶半導体の組成がほぼ連続的に変化しており、上記上部層のバンドギャップが上記コレクタ領域からエミッタ領域に向かう方向に大きくなるように変化していることにより、ベース層全体におおいて、内蔵電界によるキャリアの加速機能をより効果的に発揮することができる。
【００２８】
上記第２の半導体層が、上記上部層の上に、バンドギャップが上記コレクタ領域からエミッタ領域に向かう方向に大きくなり、かつ、その変化率が上記上部層のバンドギャップの変化率よりも大きい最上部層をさらに有していることにより、第２の半導体層と第３の半導体層との境界部における格子定数の差に起因する格子歪みが小さくなるので、第２及び第３の半導体層における格子歪みに起因する結晶欠陥の発生を抑制することができる。
【００２９】
また、上記第２の半導体層がＳｉＧｅ層であり、上記第３の半導体層がＳｉ層であって、上記第２の半導体層の上部層におけるＧｅ含有率が２％以上で８％以下の範囲にあることにより、混晶半導体からなる第２の半導体層のナローバンドギャップによる高い電流増幅率と、傾斜組成によるベース走行の高速化との双方を実現することが容易となる。
【００３０】
上記第２の半導体層がＳｉＧｅ層であり、上記第３の半導体層がＳｉ層であって、上記第２の半導体層の上部層におけるＧｅ含有率の変化幅が４％以内であることにより、結晶欠陥の発生を抑制しつつ、混晶半導体からなる第２の半導体層のナローバンドギャップによる高い電流増幅率を実現することが容易となる。
【００３１】
上記第２の半導体層は、Ｓｉ，Ｇｅ及びＣを含む３元系の混晶半導体層であり、上記第３の半導体層はＳｉ層であってもよい。
【００３２】
上記エミッタ・ベース接合部は、上記第２の半導体層の上記上部層のほぼ中央に位置していることが好ましい。
【００３３】
上記第２の半導体層の傾斜組成層中の不純物濃度は、上記コレクタ領域からエミッタ領域に向かう方向にバンドギャップの増大とともに減少し、上記第２の半導体層の上記上部層中の不純物濃度はほぼ一定であることにより、ＥＢ耐圧のバラツキを抑制することができる。
【００３４】
上記第２の半導体層はＳｉＧｅ層で、上記第２の半導体層中の上記不純物がボロン（Ｂ）であることにより、本発明の著効を発揮することができる。
【００３５】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態におけるＳｉＧｅ−ＨＢＴの断面図である。同図に示すように、本実施形態のＳｉＧｅ−ＨＢＴは、Ｓｉ基板１１と、Ｓｉ基板１１の上にエピタキシャル成長されたＳｉエピタキシャル層１２とを用いて形成されている。また、Ｓｉ基板１１とＳｉエピタキシャル層１２との各一部に亘って設けられたＮ+ 型埋め込み層２０と、Ｓｉエピタキシャル層１２の一部に比較的高濃度のＮ型不純物を導入して設けられたＮ+ コレクタ引き出し層２１とを備え、Ｓｉエピタキシャル層１２のうちＮ+ コレクタ引き出し層２１を除く部分は低濃度のＮ型不純物を含むＮ- コレクタ拡散層２２となっている。また、Ｓｉエピタキシャル層１２を各バイポーラトランジスタ形成領域ごとに区画するＬＯＣＯＳ分離２６と、ＬＯＣＯＳ分離２６の下方に延びてＳｉ基板１１に達するディープトレンチ分離２７とが設けられている。ただし、バイポーラトランジスタ形成領域内において、Ｎ+ コレクタ引き出し層２１とＮ- コレクタ拡散層２２とを区画するＬＯＣＯＳ分離２６の下方にはディープトレンチ分離２７は設けられていない。
【００３６】
さらに、Ｓｉエピタキシャル層１２のＮ- コレクタ拡散層２２の上には、Ｐ型不純物を含むＳｉＧｅ混晶半導体層からなるＳｉＧｅ膜１８と、キャップ層となるＳｉ膜１９とがそれぞれエピタキシャル成長により形成されている。また、ＳｉＧｅ膜１８及びＳｉ膜１９の側面からＳｉ膜１９の上面に亘る領域上に形成され高濃度のＰ型不純物を含むＰ+ ベースポリシリコン膜２４と、Ｐ+ ベースポリシリコン膜２４に形成された開口の上に設けられ高濃度のＮ型不純物を含むＮ+ エミッタポリシリコン膜２３とを備えている。ただし、Ｐ+ ベースポリシリコン膜２４とＮ+ エミッタポリシリコン膜２３とは、絶縁膜により互いに電気的に分離されている。
【００３７】
ここで、ＳｉＧｅ膜１８およびＳｉ膜１９は、ＭＢＥ法，ＵＨＶ−ＣＶＤ法またはＬＰ−ＣＶＤ法を用いてエピタキシャル成長されている。そして、Ｓｉ膜１９のうちＮ+ ポリシリコン膜２３の直下方の領域には、Ｎ+ エミッタポリシリコン膜２３からＲＴＡにより拡散されたＮ型不純物（リン，砒素など）がドープされている。つまり、Ｓｉ膜１９のうちのＮ+ 型領域が主としてＮＰＮバイポーラトランジスタのエミッタ領域として機能し、ＳｉＧｅ膜１８のＰ+ 型領域が主としてＮＰＮバイポーラトランジスタのベース領域として機能し、Ｎ- コレクタ拡散層２２，Ｎ+ 型埋め込み層２０及びＮ+ コレクタ引き出し層２１がＮＰＮバイポーラトランジスタのコレクタ領域として機能する。
【００３８】
半導体装置の製造プロセスにおいて、Ｓｉエピタキシャル層１２の上にＳｉＧｅ膜１８をエピタキシャル成長させた後、ＳｉＧｅ膜１８の上にＳｉ膜１９を連続的にエピタキシャル成長させる。Ｓｉ膜１９は、主にＳｉＧｅエピタキシャル成長後の後工程において、製造ラインへのＧｅ汚染を防止するためにも必要とされるが、このＳｉ膜１９の膜厚とエミッタポリシリコン膜２３中のＮ型不純物の濃度とに応じて、Ｎ型不純物を拡散させる熱処理条件を適宜選択することにより、Ｓｉ膜１９の所望の深さ位置にエミッタ・ベース接合部（以下、「ＥＢ接合部」という）を形成することができる。
【００３９】
図２は、本発明の第１の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１参照）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。同図に示すように、本実施形態においては、ＳｉＧｅ膜１８が、アンドープ層であるＳｉＧｅバッファ層１８ｘと、Ｇｅ含有率が単調に連続的に変化するＳｉＧｅ傾斜組成層１８ａと、Ｇｅ含有率がほぼ一定のＳｉＧｅ上部層１８ｂとによって構成されている。この点が、本実施形態の特徴である。すなわち、ＳｉＧｅ傾斜組成層１８ａにおいては、Ｇｅ含有率が最小値（例えば２％〜８％の値）になり、エミッタ領域からコレクタ領域に向かう方向に増大して、ＳｉＧｅバッファ層１８ｘに達したときにＧｅ含有率が最大値（例えば２０％〜３０％の値）となる。つまり、ＳｉＧｅ傾斜組成層１８ａ中においては、エミッタ領域からコレクタ領域に向かう方向にバンドギャップが減少し、これによりキャリアを加速するように構成されている。そして、ＳｉＧｅ上部層１８ｂにおいては、Ｇｅ含有率はほぼ一定値となっている。
【００４０】
一方、ベースとなるＰ型不純物拡散領域３２は、ＳｉＧｅ傾斜組成層１８ａとＳｉＧｅ上部層１８ｂとに亘って形成されている。また、Ｎ型不純物拡散領域３１は、Ｓｉ膜１９からＳｉＧｅ上部層１８ｂの一部に亘って形成されている。つまり、Ｐ型不純物拡散領域３２とＮ型不純物拡散領域３１との境界部であるＥＢ接合部３３は、ＳｉＧｅ上部層１８ｂ中の一部位に存在するように構成されている。つまり、エミッタ領域の形成のための熱処理の際、Ｎ型不純物は、エミッタポリシリコン膜２３からＳｉ膜１９だけでなく、その下方のＳｉＧｅ膜１８にまで達するが、製造プロセス条件の変動やバラツキによってＥＢ接合部３３の位置が変動しても、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中の一部位にあるように、ＳｉＧｅ傾斜組成層１８ａ，ＳｉＧｅ上部層１８ｂ及びＳｉ膜１９の厚みがそれぞれ設定されている。
【００４１】
つまり、製造プロセス条件の変動やバラツキにより、製造ロット間、ウエハ間及びウエハ面内で、Ｎ+ 型エミッタポリシリコン膜２３からのＮ型不純物の拡散深さが変動するが、変動範囲はプロセス条件から経験的にわかるので、Ｎ型不純物の拡散深さの変動幅よりもＳｉＧｅ上部層１８ｂの厚みを大きくしておけば、ＥＢ接合部３３がほぼ確実にＳｉＧｅ上部層１８ｂ中に形成されるように設定することができる。
【００４２】
特に、ＳｉＧｅ上部層１８ｂの厚さ方向の中央位置と、Ｎ型不純物がエミッタポリシリコン膜２３から拡散する深さの変動範囲の中心とがほぼ一致するように設定することが好ましい。また、一般にＳｉＧｅ膜中のＧｅ含有率の上限が３０％付近であることから、ＳｉＧｅのナローバンドギャップによる高い電流増幅率と、傾斜組成によるベース走行の高速化との双方を実現するためには、ＳｉＧｅ上部層１８ｂのＧｅ含有率は、２〜８％の範囲であることが好ましい。
【００４３】
本実施形態によると、製造プロセス条件の変動やバラツキによってＥＢ接合部３３の位置が変動しても、ＥＢ接合部３３が、Ｇｅ含有率がほぼ一定であるＳｉＧｅ上部層１８ｂ中に形成されるように構成されているので、ＥＢ接合部３３におけるＧｅ含有率はほぼ一定に保たれる。したがって、本実施形態のＳｉＧｅ−ＨＢＴは、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂに存在することで、ナローバンドギャップによる高い電流増幅率ｈFEを維持しつつ、比較的安定した電流増幅率を発揮することができる。
【００４４】
なお、Ｇｅの含有率の分布状態は、ＳｉＧｅ層のエピタキシャル成長を行う時に、Ｇｅ及びＳｉの各ソースガス（例えば、ＧｅＨ4 とＳｉＨ4 ）の分圧比を制御することで、任意のパターンに容易に制御することができる。
【００４５】
また、ＳｉＧｅ膜１８上に形成されているＳｉ膜１９の代わりに、微量のＧｅが一定量含まれるＳｉＧｅ膜を設けても、本実施形態と同様の効果を発揮することができる。
【００４６】
（第２の実施形態）
上述の第１の実施形態においては、エミッタ領域からベース領域に注入された少数キャリア（電子）は、ベース領域のうちＧｅ含有率が変化する領域（ＳｉＧｅ傾斜組成層１８ａ）に達するまでのＳｉＧｅ上部層１８ｂを走行している間は拡散によってのみ移動するため、その間は内蔵電界による加速の効果が得られず、高速動作という観点からは、若干不利である。
【００４７】
本発明の第２の実施形態のＳｉＧｅ−ＨＢＴは、上記第１の実施形態におけるこの不利益を解消するための手段を設けたものである。すなわち、内蔵電界による少数キャリアの加速機能を全ベース領域において維持しつつ、ＥＢ接合位置の変動により生じる電流増幅率のバラツキを抑制するための構造に関する。
【００４８】
図３は、本発明の第２の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１参照）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。本実施形態のＳｉＧｅ−ＨＢＴの基本的な構造は、第１の実施形態における図１に示すとおりである。
【００４９】
図３に示すように、本実施形態に係るＳｉＧｅ−ＨＢＴにおいては、ＳｉＧｅ上部層１８ｂにおけるＧｅ含有率が一定ではなく、エミッタ領域からコレクタ領域に向かう方向に緩やかに増大している。つまり、ＳｉＧｅ上部層１８ｂにおけるバンドギャップがエミッタ領域からコレクタ領域に向かう方向に緩やかに減少しており、これによりキャリアの加速機能が強化されている。そして、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中に形成されていること、ＳｉＧｅ傾斜組成層１８ａのＧｅ含有率がコレクタ領域からエミッタ領域に向かう方向に大きく変化していることは、第１の実施形態と同様である。
【００５０】
本実施形態においても、製造プロセス条件の変動やバラツキによってＥＢ接合部３３の位置が変動しても、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中の一部位にあるように、ＳｉＧｅ傾斜組成層１８ａ，ＳｉＧｅ上部層１８ｂ及びＳｉ膜１９の厚みがそれぞれ設定されている。
【００５１】
そして、製造プロセス条件の変動やバラツキにより、製造ロット間、ウエハ間及びウエハ面内で、Ｎ+ 型エミッタポリシリコン膜２３からのＮ型不純物の拡散深さが変動するが、変動範囲はプロセス条件から経験的にわかるので、Ｎ型不純物の拡散深さの変動幅よりもＳｉＧｅ上部層１８ｂの厚みを大きくしておけば、ＥＢ接合部３３がほぼ確実にＳｉＧｅ上部層１８ｂ中に形成されるように設定することができる。
【００５２】
特に、ＳｉＧｅ上部層１８ｂの厚さ方向の中央位置と、Ｎ型不純物がエミッタポリシリコン膜２３から拡散する深さの変動範囲の中心とがほぼ一致するように設定することが好ましい。なお、一般にＳｉＧｅ膜中のＧｅ含有率の上限が３０％付近であることから、ＳｉＧｅのナローバンドギャップによる高い電流増幅率と、傾斜組成によるベース走行の高速化との双方を実現するためには、ＳｉＧｅ上部層１８ｂのＧｅ含有率は、２〜８％の範囲で変化し、含有率の変化幅は４％以内であることが好ましい。
【００５３】
本実施形態においては、上述の第１の実施形態と同様に、ＥＢ接合３３をＳｉＧｅ上部層１８ｂ中に形成し、ナローバンドギャップによる高い電流増幅率ｈFEを維持することができる。また、エミッタポリシリコン膜２３からのＮ型不純物の拡散深さが変動しても、ＳｉＧｅ上部層１８ｂにおけるＧｅ含有率の変化は比較的小さいので、ＳｉＧｅ上部層１８ｂのＥＢ接合部３３の位置の変動によるＧｅ含有率のバラツキを抑制することができる。しかも、ＳｉＧｅ上部層１８ｂに少数キャリア（電子）が注入されると、傾斜組成を有するＳｉＧｅ上部層１８ｂを走行する際にも、内蔵電界による少数キャリアの加速機能が得られるので、本実施形態のＳｉＧｅ−ＨＢＴは、第１の実施形態に比べてさらに動作速度の向上を図ることができる。
【００５４】
なお、本実施形態においては、ＳｉＧｅ膜１８のうちＳｉＧｅ傾斜組成層１８ａとＳｉＧｅ上部層１８ｂとの境界部でＧｅ含有率の変化線に折れ曲がり点があるが、両者の境界部においてＧｅ含有率を連続的に変化させることにより、Ｇｅ含有率の変化線に折れ曲がり点が生じないようにすることもできる。このような構造を有することにより、内蔵電界によるキャリアの加速機能がより効果的に発揮される。
【００５５】
（第３の実施形態）
本発明の第３の実施形態のＳｉＧｅ−ＨＢＴは、第１および第２の実施形態と同様に、ＥＢ接合部の位置の変動により生じる電流増幅率のバラツキを抑えつつ、さらに、ＳｉＧｅ膜とＳｉ膜との間の結晶欠陥の発生を抑制するための手段を設けたものである。
【００５６】
図４は、本発明の第３の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１参照）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。本実施形態のＳｉＧｅ−ＨＢＴの基本的な構造は、第１の実施形態における図１に示すとおりである。
【００５７】
本実施形態に係るＳｉＧｅ−ＨＢＴにおいては、ＳｉＧｅ膜１８が、ＳｉＧｅ傾斜組成層１８ａと、ＳｉＧｅ上部層１８ｂとに加えて、ＳｉＧｅ最上部層１８ｃを有している。そして、ＳｉＧｅ上部層１８ｂのＧｅ含有率はほぼ一定であり、ＳｉＧｅ最上部層１８ｃのＧｅ含有率はコレクタ領域からエミッタ領域に向かう方向に急激に減少してＳｉ膜１９と隣接する部分でほぼ０になっている。つまり、ＳｉＧｅ最上部層１８ｃにおけるＧｅ含有率はエミッタ領域からコレクタ領域に向かう方向に急激に減少して、ＳｉＧｅ最上部層１８ｃの上端においては、Ｓｉと同じバンドギャップになっている。そして、ＥＢ接合部３３はＳｉＧｅ上部層１８ｂ中に形成されている。また、Ｐ型不純物（ボロン）は、ＳｉＧｅ傾斜組成層１８ａ及びＳｉＧｅ上部層１８ｂに導入されており、ＳｉＧｅ最上部層１８ｃにはほとんど導入されていない。ＳｉＧｅ傾斜組成層１８ａのＧｅ含有率がエミッタ領域からコレクタ領域に向かう方向に増大していることは、第１及び第２のの実施形態と同様である。
【００５８】
本実施形態においても、製造プロセス条件の変動やバラツキによってＥＢ接合部３３の位置が変動しても、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中の一部位にあるように、ＳｉＧｅ傾斜組成層１８ａ，ＳｉＧｅ上部層１８ｂ，ＳｉＧｅ最上部層１８ｃ及びＳｉ膜１９の厚みがそれぞれ設定されている。
【００５９】
そして、製造プロセス条件の変動やバラツキにより、製造ロット間、ウエハ間及びウエハ面内で、Ｎ+ 型エミッタポリシリコン膜２３からのＮ型不純物の拡散深さが変動するが、変動範囲はプロセス条件から経験的にわかるので、Ｎ型不純物の拡散深さの変動幅よりもＳｉＧｅ上部層１８ｂの厚みを大きくしておけば、ＥＢ接合部３３がほぼ確実にＳｉＧｅ上部層１８ｂ中に形成されるように設定することができる。
【００６０】
本実施形態においても、ＳｉＧｅ上部層１８ｂの厚さ方向の中央位置と、Ｎ型不純物がエミッタポリシリコン膜２３から拡散する深さの変動範囲の中心とがほぼ一致するように設定することが好ましい。なお、一般にＳｉＧｅ膜中のＧｅ含有率の上限が３０％付近であることから、ＳｉＧｅのナローバンドギャップによる高い電流増幅率と、傾斜組成によるベース走行の高速化との双方を実現するためには、ＳｉＧｅ上部層１８ｂのＧｅ含有率は、２％以上で８％以下の範囲であることが好ましい。
【００６１】
本実施形態においては、第１の実施形態と同様に、ＥＢ接合部３３におけるＧｅ含有率がほぼ一定であることから、第１の実施形態と同様の効果を得ることができるできる。加えて、ＳｉＧｅ最上部層１８ｃにおけるＧｅ含有率が上方に連続的に小さくなって、Ｓｉ膜１９と隣接する部分で０になっていることから、以下のような効果をも発揮することができる。
【００６２】
第１および第２の実施形態の場合、ＳｉＧｅ膜１８（ＳｉＧｅ上部層１８ｂ）の上端部におけるＧｅ含有率が０ではなく一定の値を有している。ところが、ＳｉとＧｅとでは格子定数が４％程度相異なるので、ＳｉＧｅ上部層１８ｂとＳｉ膜１９との間に格子不整合が存在し、その結果、Ｓｉ膜１９やＳｉＧｅ膜１８中に格子歪みによる結晶欠陥を生じるおそれがある。
【００６３】
それに対し、本実施形態においては、ＳｉＧｅ膜１８（ＳｉＧｅ最上部層１８ｃ）の上端部とＳｉ膜１９との間に格子不整合がほとんど存在しないので、ＳｉＧｅ膜１８及びＳｉ膜１９中に格子歪みに起因する結晶欠陥が発生するのを効果的に抑制することができる。
【００６４】
−変形例−
図５は、本発明の第３の実施形態の変形例に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１参照）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。本変形例のＳｉＧｅ−ＨＢＴの基本的な構造は、第１の実施形態における図１に示すとおりである。
【００６５】
この変形例では、ＳｉＧｅ上部層１８ｂにおけるＧｅ含有率が一定ではなく、エミッタ領域からコレクタ領域に向かう方向に緩やかに増大していて、バンドギャップの減少によるキャリアの加速機能を強化するように構成されている。そして、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中に形成されていること、ＳｉＧｅ最上部層１８ｃのＧｅ含有率がコレクタ領域からエミッタ領域に向かう方向に急激に減少してＳｉ膜１９に隣接する部分でほぼ０になっていることは、第３の実施形態と同様である。
【００６６】
本変形例においては、上述の第３の実施形態と同じ効果に加えて、ＳｉＧｅ上部層１８ｂにおける内蔵電界により、第２の実施形態と同様にエミッタ領域からベース領域に注入された少数キャリア（電子）に対する加速機能を向上させることができる。
【００６７】
結晶欠陥の発生を抑制しつつ、ＳｉＧｅのナローバンドギャップによる高い電流増幅率と、傾斜組成によるベース走行の高速化との双方を実現するためには、ＳｉＧｅ上部層１８ｂのＧｅ含有率は、２％以上で８％以下の範囲であり、かつ、ＳｉＧｅ上部層１８ｂにおけるＧｅ含有率の変化幅が４％以内であるが好ましい。
【００６８】
なお、第３の実施形態又はその変形例におけるＳｉＧｅ最上部層１８ｃのＳｉ膜１９に接する部分のＧｅ含有率は必ずしも０でなくてもよく、０に近い値であれば格子歪みによる結晶欠陥の発生を抑制する効果は得られるが、より効果的に本実施形態の効果を発揮するためには、ＳｉＧｅ最上部層１８ｃのＳｉ膜１９に隣接する部分のＧｅ含有率が０であることが好ましい。
【００６９】
（第４の実施形態）
本発明の第４の実施形態のＳｉＧｅ−ＨＢＴは、第１〜第３の実施形態と同様に、ＥＢ接合部の位置の変動により生じる電流増幅率のバラツキを抑えつつ、さらに、ＥＢ耐圧のバラツキを抑制するための手段を設けたものである。
【００７０】
図６は、本発明の第４の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１参照）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。本実施形態のＳｉＧｅ−ＨＢＴの基本的な構造は、第１の実施形態における図１に示すとおりである。
【００７１】
同図に示すように、本実施形態においては、ＳｉＧｅ膜１８が、アンドープ層であるＳｉＧｅバッファ層１８ｘと、Ｇｅ含有率が単調に連続的に変化するＳｉＧｅ傾斜組成層１８ａと、Ｇｅ含有率がほぼ一定のＳｉＧｅ上部層１８ｂとによって構成されている。そして、ＳｉＧｅ傾斜組成層１８ａにおいては、Ｇｅ含有率が最小値（例えば２％〜８％の値）になり、エミッタ領域からコレクタ領域に向かう方向に連続的に増大して、ＳｉＧｅバッファ層１８ｘに達したときにＧｅ含有率が最大値（例えば２０％〜３０％の値）となる。そして、ＳｉＧｅ上部層１８ｂにおいては、Ｇｅ含有率はほぼ一定値となっている。
【００７２】
また、ベースとなるＰ型不純物拡散領域３２は、ＳｉＧｅ傾斜組成層１８ａとＳｉＧｅ上部層１８ｂとに亘って形成されている。また、Ｎ型不純物拡散領域３１は、Ｓｉ膜１９からＳｉＧｅ上部層１８ｂの一部に亘って形成されている。つまり、Ｐ型不純物拡散領域３２とＮ型不純物拡散領域３１との境界部であるＥＢ接合部３３は、ＳｉＧｅ上部層１８ｂ中の一部位に存在するように構成されている。つまり、エミッタ領域の形成のための熱処理の際、Ｎ型不純物は、エミッタポリシリコン膜２３からＳｉ膜１９だけでなく、その下方のＳｉＧｅ膜１８にまで達するが、製造プロセス条件の変動やバラツキによってＥＢ接合部３３の位置が変動しても、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中の一部位にあるように、ＳｉＧｅ傾斜組成層１８ａ，ＳｉＧｅ上部層１８ｂ及びＳｉ膜１９の厚みがそれぞれ設定されている。
【００７３】
つまり、製造プロセス条件の変動やバラツキにより、製造ロット間、ウエハ間及びウエハ面内で、Ｎ+ 型エミッタポリシリコン膜２３からのＮ型不純物の拡散深さが変動するが、変動範囲はプロセス条件から経験的にわかるので、Ｎ型不純物の拡散深さの変動幅よりもＳｉＧｅ上部層１８ｂの厚みを大きくしておけば、ＥＢ接合部３３がほぼ確実にＳｉＧｅ上部層１８ｂ中に形成されるように設定することができる。
【００７４】
ところが、本実施形態においては、ＳｉＧｅ膜１８のＳｉＧｅ傾斜組成層１８ａ中のＧｅ含有率がエミッタ側に向かって大きく減少するのに伴い、ＳｉＧｅ傾斜組成層１８ａ中のＢ濃度含有率も低減している。しかし、ＳｉＧｅ上部層１８ｂにおいては、Ｇｅ含有率がほぼ一定であるので、ＳｉＧｅ上部層１８ｂ中のＢ濃度はほぼ一定に保たれている。
【００７５】
本実施形態においても、ＳｉＧｅ上部層１８ｂの厚さ方向の中央位置と、Ｎ型不純物がエミッタポリシリコン膜２３から拡散する深さの変動範囲の中心とがほぼ一致するように設定することが好ましい。
【００７６】
本実施形態においては、第１の実施形態と同様に、ＥＢ接合部３３におけるＧｅ含有率がほぼ一定であることから、第１の実施形態と同様に、Ｎ型不純物の拡散深さのバラツキを考慮しても、Ｇｅ含有率がほぼ一定であるＳｉＧｅ上部層１８ｂの中にＥＢ接合部３３が存在するように各層の膜厚を調整することが容易である。加えて、ＳｉＧｅ上部層１８ｂにおけるＢ濃度がほぼ一定に維持されているので、製造プロセス条件の変動やバラツキがあっても、ＥＢ接合部３３におけるＢ濃度Ｇｅ含有率をほぼ一定に維持することができる。よって、ＥＢ耐圧のバラツキを抑制することができる。
【００７７】
一方、Ｇｅ含有率の低下（ＧｅＨ4 流量の低下）につれてＢの取り込まれ量を補償するようにＢ2 Ｈ6 の流量を増大させることにより、ＳｉＧｅ膜中のＢ濃度を一定に維持することは原理的には可能であるが、この方法ではプロセスの複雑化を招く。
【００７８】
それに対し、本実施形態の場合には、ＳｉＧｅ膜を形成する際のＢ用のソースガス（Ｂ2 Ｈ6 ）の流量をほぼ一定にするだけでよいので、簡素なプロセスによって、ＥＢ耐圧のバラツキを確実に抑制することができる。
【００７９】
−変形例−
図７は、本発明の第４の実施形態の変形例に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１参照）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。本変形例のＳｉＧｅ−ＨＢＴの基本的な構造は、第１の実施形態における図１に示すとおりである。
【００８０】
この変形例では、ＳｉＧｅ上部層１８ｂにおけるＧｅ含有率が一定ではなく、エミッタ領域からコレクタ領域に向かう方向に緩やかに増大していて、バンドギャップの減少によるキャリアの加速機能を強化するように構成されている。そして、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中に形成されていることは、第４の実施形態と同様である。
【００８１】
本変形例においては、上述の第４の実施形態と同じ効果に加えて、ＳｉＧｅ上部層１８ｂにおける内蔵電界により、第２の実施形態と同様にエミッタ領域からベース領域に注入された少数キャリア（電子）に対する加速機能を向上させることができる。
【００８２】
一方、ＳｉＧｅ上部層１８ｂにおいては、Ｇｅ含有率の変化に伴いＢ濃度も変化するが、ＳｉＧｅ上部層１８ｂ中のＧｅ含有率の変化はＳｉＧｅ傾斜組成層１８ａ中のＧｅ含有率の変化に比べて小さいので、ＳｉＧｅ上部層１８ｂにおけるＢ濃度の変化も小さい。よって、本変形例によっても、ＥＢ耐圧のバラツキを抑制することができる。
【００８３】
なお、第４の実施形態又はその変形例においても、第３の実施形態のようなＧｅの傾斜組成を有するＳｉＧｅ最上部層１８ｃを設けることができる。
【００８４】
（その他の実施形態）
上記第１〜第４の実施形態においては、本発明をＳｉ／ＳｉＧｅヘテロ接合を有するバイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）に適用した例について説明したが、本発明を、Ｓｉ／ＳｉＧｅＣ又はＳｉＧｅ／ＳｉＧｅＣヘテロ接合を有するバイポーラトランジスタに適用しても、上記第１〜第４の実施形態と同様の効果を発揮することができる。その場合、ベース層をＳｉとＧｅとカーボン（Ｃ）とを含む３元系の混晶半導体層とすることになる。
【００８５】
さらに、本発明を、上記第１〜第４の実施形態のような混晶半導体層を有するＨＢＴではなく、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）とＰとを含む化合物半導体層を有するＨＢＴに適用しても、上記第１〜第４の実施形態と同様の効果を発揮することができる。
【００８６】
【発明の効果】
本発明の半導体装置によれば、キャリア加速のためにベース領域のバンドギャップを傾斜させた構造を有するヘテロ接合バイポーラトランジスタにおいて、ＥＢ接合部の位置が変動しても、ＥＢ接合部におけるバンドギャップのバラツキを抑制することができ、よって、高速動作を維持しつつ、高い電流増幅率を安定して発揮することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるＳｉＧｅ−ＨＢＴの断面図である。
【図２】本発明の第１の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図３】本発明の第２の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図４】本発明の第３の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図５】本発明の第３の実施形態の変形例に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図６】本発明の第４の実施形態に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図７】本発明の第４の実施形態の変形例に係るＳｉＧｅ−ＨＢＴのIa-Ia 線断面（図１）における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図８】従来のＳｉＧｅ−ＨＢＴの断面図である。
【図９】傾斜組成を有するＳｉＧｅ−ＨＢＴとＳｉ−ＢＴとのバンド構造を比較するためのエネルギーバンド図である。
【図１０】図８に示すX-X 線断面における深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【図１１】ＳｉＧｅ傾斜組成層でのＮ型不純物の拡散深さのバラツキを説明するための図である。
【図１２】Ｂ2 Ｈ6 の流量が一定であるとした場合の従来のＳｉＧｅ−ＨＢＴにおける深さ方向の不純物濃度分布とＧｅ含有率変化とを示す図である。
【符号の説明】
１１  Ｓｉ基板
１２  Ｓｉエピタキシャル層
１８  ＳｉＧｅ膜
１８ａ  ＳｉＧｅ傾斜組成層
１８ｂ  ＳｉＧｅ上部層
１８ｃ  ＳｉＧｅ最上部層
１８ｘ  ＳｉＧｅバッファ層
１９  Ｓｉ膜
２０  Ｎ+ 型埋め込み層
２１  Ｎ+ 型コレクタ引き出し層
２２  Ｎ- 型コレクタ拡散層
２３  Ｎ+ 型エミッタポリシリコン膜
２４  Ｐ+ 型ベースポリシリコン膜
２６  ＬＯＣＯＳ分離
２７  ディープトレンチ分離
３１  Ｎ型不純物拡散領域
３２  Ｐ型不純物拡散領域
３３  ＥＢ接合部
【図１】
0003779214.tif 000002
【図２】
0003779214.tif 000003
【図３】
0003779214.tif 000004
【図４】
0003779214.tif 000005
【図５】
0003779214.tif 000006
【図６】
0003779214.tif 000007
【図７】
0003779214.tif 000008
【図８】
0003779214.tif 000009
【図９】
0003779214.tif 000010
【図１０】
0003779214.tif 000011
【図１１】
0003779214.tif 000012
【図１２】
0003779214.tif 000013