(57)【特許請求の範囲】
【請求項１】
第１のスイッチ端子と第２のスイッチ端子との間にシリーズ接続された第１の電界効果トランジスタ段と、
前記第１のスイッチ端子と第３のスイッチ端子との間にシリーズ接続された第２の電界効果トランジスタ段とからなる電界効果トランジスタスイッチ回路であって、
前記第１および第２の電界効果トランジスタ段はそれぞれ複数個の電界効果トランジスタの直列回路からなり、
前記複数個の電界効果トランジスタは、それぞれの制御電極と前記第１のスイッチ端子側の主電極との間に抵抗が接続されている電界効果トランジスタスイッチ回路。
【請求項２】
第１のスイッチ端子と第２のスイッチ端子との間にシリーズ接続された第１の電界効果トランジスタ段と、
前記第１のスイッチ端子と接地端子との間にシリーズ接続された第２の電界効果トランジスタ段とからなる電界効果トランジスタスイッチ回路であって、
前記第１および第２の電界効果トランジスタ段はそれぞれ複数個の電界効果トランジスタの直列回路からなり、
前記複数個の電界効果トランジスタは、それぞれの制御電極と前記第１のスイッチ端子側の主電極との間に抵抗が接続されている電界効果トランジスタスイッチ回路。
【請求項３】
第１のスイッチ端子と第２のスイッチ端子との間にシリーズ接続された第１の電界効果トランジスタ段と、
前記第２のスイッチ端子と第３のスイッチ端子との間にシリーズ接続された第２の電界効果トランジスタ段と、
前記第３のスイッチ端子と第４のスイッチ端子との間にシリーズ接続された第３の電界効果トランジスタ段と、
前記第４のスイッチ端子と前記第１のスイッチ端子との間にシリーズ接続された第４の電界効果トランジスタ段とからなる電界効果トランジスタスイッチ回路であって、
前記第１、第２、第３および第４の電界効果トランジスタ段はそれぞれ複数個の電界効果トランジスタの直列回路からなり、
前記第１および第４の電界効果トランジスタ段の前記複数個の電界効果トランジスタは、それぞれの制御電極と前記第１のスイッチ端子側の主電極との間に抵抗が接続され、
前記第２および第３の電界効果トランジスタ段の前記複数個の電界効果トランジスタは、それぞれの制御電極と前記第３のスイッチ端子側の主電極との間に抵抗が接続されている電界効果トランジスタスイッチ回路。
【請求項４】
電界効果トランジスタの遮断時における前記電界効果トランジスタの制御電極と一対の主電極との間の各々の等価容量の不平衡を補正する補正用静電容量が、それぞれの制御電極と前記第１のスイッチ端子側の主電極との間に前記抵抗と並列に接続されていることを特徴とする請求項１または２記載の電界効果トランジスタスイッチ回路。
【請求項５】
電界効果トランジスタの遮断時における前記電界効果トランジスタの制御電極と一対の主電極との間の各々の等価容量の不平衡を補正する補正用静電容量が、前記第１および第４の電界効果トランジスタ段については、それぞれの制御電極と前記第１のスイッチ端子側の主電極との間に前記抵抗と並列に接続され、前記第２および第３の電界効果トランジスタ段については、それぞれの制御電極と前記第３のスイッチ端子側の主電極との間に前記抵抗と並列に接続されていることを特徴とする請求項３記載の電界効果トランジスタスイッチ回路。
【請求項６】
補正用静電容量は電界効果トランジスタのオン時の空乏層容量より小さくオフ時の空乏層容量よりも大きいことを特徴とする請求項４または５記載の電界効果トランジスタスイッチ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタスイッチ回路に関し、特に高周波、大電力用の電界効果トランジスタスイッチ回路に関するものである。
【０００２】
【従来の技術】
一般的に、高周波、大電力用のスイッチには、ＭＥＳ型電界効果トランジスタを用い、そのオン抵抗、オフ抵抗を利用して信号線路の切り替えを行うよう構成されている。
【０００３】
一般的に、ＭＥＳ型電界効果トランジスタは、ディプレッション型で、ドレイン電流が０になるしきい値電圧（Ｖｔｈ）が負である。したがって、ゲート・ソース間の電位差Ｖｇｓが０Ｖでは電界効果トランジスタはオンの状態にある。電界効果トランジスタをオフさせるためにはＶｔｈよりも低い電圧が必要である。従来はこの電圧を得るために負電源を用いていたが、これに代わって電界効果トランジスタの内部自己バイアス作用を用いて基準バイアスを発生させることによって、外部バイアス回路を不要としたもの（特開平９−１８１５８８号公報参照）もある。
【０００４】
つぎに、外部バイアス回路を不要としたＤＰＤＴ（Double Pole Double Throw）スイッチを、従来の電界効果トランジスタスイッチ回路の例として詳細に説明する。
【０００５】
図５に外部バイアス回路を不要としたＤＰＤＴスイッチの回路図を示す。このＤＰＤＴスイッチは、スイッチ端子として、２つのスイッチ入力端子１，３と、２つのスイッチ出力端子２，４を有しているＤＰＤＴスイッチ回路である。スイッチ入力端子１，３へは入力信号ＩＮ１，ＩＮ２がそれぞれ入力され、スイッチ出力端子２，４からは出力信号ＯＵＴ１，ＯＵＴ２が出力される。
【０００６】
各スイッチ入力端子１，３とスイッチ出力端子２，４との間には４組の電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄが配置されている。そして、コントロール端子２１，２２にコントロール電圧Ｖｃ１，Ｖｃ２として、＋Ｖｃおよび０Ｖを選択的に与えることで電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄのゲート電圧を制御し、これによって電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄをオン・オフさせ、信号経路を切り替えるものである。この場合、電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄは、スイッチ入力端子１，３側がソースとなり、スイッチ出力端子２，４側がドレインとなるように接続されている。
【０００７】
上記の信号経路としては、２つの経路がある。第１の経路は、スイッチ入力端子１に入力された入力信号ＩＮ１をスイッチ出力端子２から出力信号ＯＵＴ１として出力するとともに、スイッチ入力端子３に入力された入力信号ＩＮ２をスイッチ出力端子４から出力信号ＯＵＴ２として出力する経路である。第２の経路は、スイッチ入力端子１に入力された入力信号ＩＮ１をスイッチ出力端子４から出力信号ＯＵＴ２として出力するとともに、スイッチ入力端子３に入力された入力信号ＩＮ２をスイッチ出力端子２から出力信号ＯＵＴ１として出力する経路である。
【０００８】
また、それぞれの電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄの各ゲートとコントロール端子２１，２２との間には、抵抗９ａ〜９ｄ，１０ａ〜１０ｄ，１１ａ〜１１ｄ，１２ａ〜１２ｄが接続されている。また、電界効果トランジスタ５ａ，５ｄ，６ａ，６ｄ，７ａ，７ｄ，８ａ，８ｄとスイッチ入力端子１，３およびスイッチ出力端子２，４との間にはＤＣカットコンデンサ１３，１４，１５，１６が接続されている。
【０００９】
図５において、コントロール端子２１，２２に、例えばコントロール電圧Ｖｃ１，Ｖｃ２として、＋Ｖｃ，０Ｖをそれぞれ印加すると、コントロール端子２１，２２に接続している各点の電位の関係は、以下のようになる。コントロール端子２１，２２の電位をＶ（Ｖｃ１），Ｖ（Ｖｃ２）のように表すと、＋Ｖｃ＝Ｖ（Ｖｃ１）、０Ｖ＝Ｖ（Ｖｃ２）となる。このとき、電界効果トランジスタ８ｄのゲート電位Ｖ（Ｇ８ｄ）は抵抗１２ｄによる電圧降下があるので、コントロール端子２１の電位Ｖ（Ｖｃ１）より低い。
【００１０】
電界効果トランジスタ８ｄに注目すると、ゲートＧ８ｄからソースＳ８ｄにはＰＮ接合の順方向電流が流れるため、電圧降下が発生する。一方、電界効果トランジスタ５ａに注目すると、ソースＳ５ａからゲートＧ５ａにはＰＮ接合の逆方向電流が流れるため、電圧降下が発生する。
【００１１】
また、電界効果トランジスタ５ａのゲートＧ５ａからコントロール端子２２の間には、抵抗９ａによる電圧降下がある。
【００１２】
これらを一つの式にまとめると、
＋Ｖｃ＝Ｖ（Ｖｃ１）＞Ｖ（Ｇ８ｄ）＞Ｖ（Ｓ８ｄ）＝Ｖ（Ｓ５ａ）＞Ｖ（Ｇ５ａ）＞Ｖ（Ｖｃ２）＝０Ｖ
となる。ただし、Ｖ（Ｓ８ｄ）は電界効果トランジスタ８ｄのソース電位、Ｖ（Ｓ５ａ）は電界効果トランジスタ５ａのソース電位、Ｖ（Ｇ５ａ）は電界効果トランジスタ５ａのゲート電位である。
【００１３】
このようなバイアス条件は、電界効果トランジスタ８ｄについて見ると、ＰＮ接合の順方向バイアスによる順方向電流が流れている。一方、電界効果トランジスタ５ａについて見ると、ＰＮ接合の逆方向バイアスによる逆方向電流が流れている。ここで、スイッチ入力端子１にはＤＣカットコンデンサ１３が接続されているため、これらの順方向電流と逆方向電流は同じであると考えられる。また、ＰＮ接合に順方向および逆方向に同等のバイアスを印加した場合には、順方向の電流は逆方向のそれに比べて十分に大きいため、同じだけの電流を流す場合には逆方向バイアスの電圧降下の方が、順方向バイアスのそれよりも十分に大きい。つまり、
Ｖ（Ｇ８ｄ）−Ｖ（Ｓ８ｄ）＜＜Ｖ（Ｓ５ａ）―Ｖ（Ｇ５ａ）
となる。したがって、
Ｖ（Ｓ５ａ）＝Ｖ（Ｓ８ｄ）
より
Ｖ（Ｓ５ａ）≒Ｖ（Ｇ８ｄ）
となる。
【００１４】
一方、流れる電流は微小なので、抵抗９ａ，１２ｄでの電圧降下は非常に小さく、
Ｖ（Ｇ８ｄ）≒Ｖｃ、Ｖ（Ｇ５ａ）≒０Ｖ
となり、
Ｖ（Ｓ５ａ）≒Ｖｃとなる。
【００１５】
この結果、電界効果トランジスタ５ａはオフ状態、電界効果トランジスタ８ｄはオン状態となる。
【００１６】
同様にして、電界効果トランジスタ５ｂ〜５ｄ、電界効果トランジスタ７ａ〜７ｄはオフ状態にあり、電界効果トランジスタ６ａ〜６ｄおよび電界効果トランジスタ８ａ〜８ｄはオン状態にある。
【００１７】
以上説明したように、制御電圧Ｖｃ１，Ｖｃ２だけで、電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄをスイッチ素子として機能させることが可能である。
【００１８】
なお、Ｄ５ａは電界効果トランジスタ５ａのソースである。Ｄ５ｄ，Ｓ５ｄ，Ｇ５ｄは電界効果トランジスタ５ｄのドレイン、ソース、ゲートである。Ｄ６ａ，Ｓ６ａ，Ｇ６ａは電界効果トランジスタ６ａのドレイン、ソース、ゲートである。Ｄ６ｄ，Ｓ６ｄ，Ｇ６ｄは電界効果トランジスタ６ｄのドレイン、ソース、ゲートである。Ｄ７ａ，Ｓ７ａ，Ｇ７ａは電界効果トランジスタ７ａのドレイン、ソース、ゲートである。Ｄ７ｄ，Ｓ７ｄ，Ｇ７ｄは電界効果トランジスタ７ｄのドレイン、ソース、ゲートである。Ｄ８ａ，Ｓ８ａ，Ｇ８ａは電界効果トランジスタ８ａのドレイン、ソース、ゲートである。Ｄ８ｄは電界効果トランジスタ７ｄのドレインである。
【００１９】
【発明が解決しようとする課題】
従来の技術の問題点は電子トラップにより空乏層が広がり、スイッチ入力端子１，３のＤＣ電位が上昇し、＋Ｖｃ＋Ｖｔｈよりも高くなることで、ゲート電位が＋Ｖｃでは電界効果トランジスタがオン状態にならないことである。
【００２０】
つぎに、スイッチ入力端子１，３のＤＣ電位が上昇する問題について詳細に説明する。図５の電界効果トランジスタスイッチ回路において、全ての電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄが同一の特性を有し、また各電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄのゲート・ソース間容量とゲート・ドレイン間容量が等しいとする。さらに、各電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄのゲートは高い抵抗値を有する抵抗９ａ〜９ｄ，１０ａ〜１０ｄ，１１ａ〜１１ｄ，１２ａ〜１２ｄを介してバイアスされており、バイアス回路は高周波的に高インピーダンスとみなすことができるとする。
【００２１】
コントロール端子２１，２２に、コントロール電圧Ｖｃ１，Ｖｃ２として、それぞれ＋Ｖｃおよび０Ｖを印加すると、図５の電界効果トランジスタ５ａ〜５ｄはオフの状態にある。オフ状態にあるこれらの電界効果トランジスタ５ａ〜５ｄは等価的にゲート・ソース容量Ｃおよびゲート・ドレイン容量Ｃが合わせて８個直列に接続されたように見なせる。これらの容量Ｃとゲート抵抗９ａ〜９ｄを模式的に示すと、図６のようになる。
【００２２】
スイッチ入力端子１に入力信号ＩＮ１として、振幅Ｖｉｎの高周波信号が入力された場合の、電界効果トランジスタ５ａのソースＳ５ａ，ゲートＧ５ａおよびドレインＤ５ａの電位の時間的な変化は、各電界効果トランジスタ５ａ〜５ｄのゲート・ソース間容量Ｃおよびゲート・ドレイン間容量Ｃにより分圧され、それぞれ図７の（ｓ），（ｇ）および（ｄ）に示すようになる。図７の縦軸は各点の電位の振幅、横軸は時間である。
【００２３】
電界効果トランジスタ５ａに注目してみると、ｔ＝ｔ１およびｔ＝ｔ２時のバイアスの条件はそれぞれ図８の（ａ）および（ｂ）に示すようになる。入力信号の振幅が大きい場合には、時間ｔ＝ｔ1およびｔ２で電界効果トランジスタ５ａは大きな逆バイアスの条件になる。
【００２４】
オフ側の電界効果トランジスタ５ａ〜５ｄのスイッチ入力端子１からみて１段目の電界効果トランジスタ、つまり電界効果トランジスタ５ａの断面構造図を図９に示す。図９において、＋記号はホールを示し、○で囲った−記号は電子を示す。
【００２５】
ゲートに０Ｖが印加された状態では、図９（ａ）に示すように、ゲート下の空乏層はチャネルまで伸び、電界効果トランジスタ５ａはオフ状態になる。しかし、このときに先ほど述べたようにソース端子に振幅の大きな信号が入力され、ＰＮ接合の逆バイアスの条件になった場合にはゲートからリーク電流が発生し、ゲート・ソース間およびゲート・ドレイン間の表面準位（トラップ）により電子がトラップされる。このトラップされた電子の数に比例して空乏層が広がる。空乏層が広がった状態を図９（ｂ）に示す。スイッチ入力端子に一番近い電界効果トランジスタ５ａには一番大きな振幅の信号が入力されるため、印加される逆バイアスも大きく空乏層の広がりも大きい。
【００２６】
空乏層が広がった場合も電界効果トランジスタ５ａ〜５ｄはオフ状態にあり、等価的にゲート・ソース間容量および、ゲート・ドレイン容量が合わせて８個直列に接続されたように見なせる。
【００２７】
しかし、先述のように電界効果トランジスタ５ａのゲート・ソース間容量は、空乏層が広がっているために、他のゲート・ソース間容量およびゲート・ドレイン間容量に比べて小さい。簡単のために空乏層が広がっていない部分の容量をＣ、空乏層が広がっている電界効果トランジスタ５ａのゲート・ソース間容量を（１／２）Ｃとし、これらの容量とゲート抵抗９ａ〜９ｄを模式的に示すと図１０のようになる。
【００２８】
このような状態で、スイッチ入力端子１に入力信号ＩＮ１として、振幅Ｖｉｎの高周波信号が入力された場合の、電界効果トランジスタ５ａのソースＳ５ａ，ゲートＧ５ａおよびドレインＤ５ａの電位の時間的な変化は図１１の（ｓ），（ｇ），（ｄ）のようになる。図７の（ｓ），（ｇ），（ｄ）と比べると、電界効果トランジスタ５ａのゲート・ソース間の容量がほかの電界効果トランジスタ５ｂ〜５ｄのゲート・ドレイン間およびゲート・ソース間の容量の（１／２）であるため、電界効果トランジスタ５ａのソースＳ５ａとドレインＤ５ａ間の電圧降下が他の容量に比べて２倍になっている。
【００２９】
ここで、電界効果トランジスタ５ａのソースＳ５ａ，ゲートＧ５ａおよびドレインＤ５ａの電位は、ｔ＝ｔ１，ｔ２の時点を観察すると、図１２に示すように、入力信号の振幅が小さい場合には電界効果トランジスタ５ａはオフ状態が保たれるが、入力信号の振幅が大きい場合には電界効果トランジスタ５ａはオン状態となる。電界効果トランジスタ５ａがオン状態になると、ＤＣカットコンデンサ１４からＤＣカットコンデンサ１３に電荷が移動し、ＤＣカットコンデンサ１３が充電されてスイッチ入力端子１のＤＣ電位が上昇する。
【００３０】
スイッチ入力端子１の電位は初期状態でおおよそＶｃであるから少し上昇するとすぐにＶｃを超える。Ｖ（Ｓ５ａ）―Ｖｃ＞Ｖｔｈになると、Ｖｃ１＝＋Ｖｃでは電界効果トランジスタ８ａ〜８ｄはオン状態にならない。
【００３１】
この結果、従来の電界効果トランジスタスイッチ回路では振幅の大きな信号が入力されたとき、電子トラップにより空乏層が広がり、ＤＣカットコンデンサ１３，１４のアンバランスが発生することで、スイッチ入力端子１のＤＣ電位が上昇し、スイッチの基本動作であるオン・オフの切り替えができなくなる。
【００３２】
ここで、オフとなっている電界効果トランジスタのゲート・ソース間容量が空乏層の拡がりによって小さくなっているのに対し、ゲート・ドレイン間容量が空乏層のひろがりにかかわらず小さくならない点について説明する。図５において、電界効果トランジスタ８ａ〜８ｄがオフ、電界効果トランジスタ５ａ〜５ｄがオンであると仮定する。この場合、電界効果トランジスタ８ａ〜８ｄは静電容量の直列接続回路と近似できる。空乏層が正常であるとすると、電位Ｖ（Ｓ８ｄ），Ｖ（Ｇ８ｄ），Ｖ（Ｄ８ｄ）を図示すると、図１３（ａ），（ｂ），（ｃ）に示すようになる。時刻ｔ２の時点を見ると、ゲート・ドレイン間電圧Ｖｇｄ＝３−（１／８）Ｖａとなり、ゲート・ソース間電圧Ｖｇｓ＝３＋（１／８）Ｖａとなる。すなわち、Ｖｇｓ＞Ｖｇｄとなる。つまり、ゲート・ドレイン間よりもゲート・ソース間の方が空乏層が大きく広がることになる。
【００３３】
本発明は上記のような問題点を解決するためになされたもので、スイッチ入力端子に振幅の大きな信号が入力され、電子トラップの影響で空乏層が広がったときにもスイッチ入力端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる電界効果トランジスタスイッチ回路を提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明の請求項１記載の電界効果トランジスタスイッチ回路は、第１のスイッチ端子と第２のスイッチ端子との間にシリーズ接続された第１の電界効果トランジスタ段と、第１のスイッチ端子と第３のスイッチ端子との間にシリーズ接続された第２の電界効果トランジスタ段とからなる電界効果トランジスタスイッチ回路であって、第１および第２の電界効果トランジスタ段はそれぞれ複数個の電界効果トランジスタの直列回路からなり、複数個の電界効果トランジスタは、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗が接続されている。
【００３５】
この構成によれば、第１および第２の電界効果トランジスタ段の各電界効果トランジスタの制御電極電圧を制御して第１および第２の電界効果トランジスタ段の導通遮断を制御することにより、第１のスイッチ端子と第２のスイッチ端子との間を導通させ、第１のスイッチ端子と第３のスイッチ端子との間を開放させる第１の状態と、第１のスイッチ端子と第２のスイッチ端子との間を開放させ、第１のスイッチ端子と第３のスイッチ端子との間を導通させる第２の状態とを切り替えることができる。
【００３６】
この場合、第１のスイッチ端子をスイッチ入力端子としたときは、第２および第３のスイッチ端子はスイッチ出力端子となり、逆に第２および第３のスイッチ端子をスイッチ入力端子としたときは、第１のスイッチ端子がスイッチ出力端子となる。また、電界効果トランジスタの一対の主電極はソースとドレインであり、制御電極はゲートであり、第１、第２および第３のスイッチ端子に接続するのは、第１および第２の電界効果トランジスタ段の電界効果トランジスタのソースとドレインのどちらでもよい。その理由は、スイッチに使用される電界効果トランジスタは、基本的に左右対象であり、ドレイン・ソースの区別がないからである。したがって、抵抗についても、一端は電界効果トランジスタのゲートに接続するが、他端はソースおよびドレインのどちらに接続してもよい。
【００３７】
そして、電界効果トランジスタの制御電極と第１のスイッチ端子側の主電極との間に抵抗を接続したことにより、第１、第２および第３のスイッチ端子の電位を抵抗で固定することができ、第１、第２および第３のスイッチ端子のいずれかに振幅の大きな信号が入力され、電子トラップの影響で第１および第２の電界効果トランジスタ段のいずれかの空乏層が広がったときにも第１，第２および第３のスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【００３８】
したがって、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【００４０】
また、第１および第２の電界効果トランジスタ段がそれぞれ複数個の電界効果トランジスタの直列回路からなるので、より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。
【００４１】
本発明の請求項２記載の電界効果トランジスタスイッチ回路は、第１のスイッチ端子と第２のスイッチ端子との間にシリーズ接続された第１の電界効果トランジスタ段と、第１のスイッチ端子と接地端子との間にシリーズ接続された第２の電界効果トランジスタ段とからなる電界効果トランジスタスイッチ回路であって、第１および第２の電界効果トランジスタ段はそれぞれ複数個の電界効果トランジスタの直列回路からなり、複数個の電界効果トランジスタは、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗が接続されている。
【００４２】
この構成によれば、第１および第２の電界効果トランジスタ段の各電界効果トランジスタの制御電極電圧を制御して第１および第２の電界効果トランジスタ段の導通遮断を制御することにより、第１のスイッチ端子と第２のスイッチ端子との間を導通させ、第１のスイッチ端子と接地端子との間を開放させる第１の状態と、第１のスイッチ端子と第２のスイッチ端子との間を開放させ、第１のスイッチ端子と接地端子との間を導通させる第２の状態とを切り替えることができる。
【００４３】
この場合、第１のスイッチ端子をスイッチ入力端子としたときは、第２のスイッチ端子はスイッチ出力端子となり、逆に第２のスイッチ端子をスイッチ入力端子としたときは、第１のスイッチ端子がスイッチ出力端子となる。また、電界効果トランジスタの一対の主電極はソースとドレインであり、制御電極はゲートであり、第１および第２のスイッチ端子と接地端子に接続するのは、第１および第２の電界効果トランジスタ段の電界効果トランジスタのソースとドレインのどちらでもよい。その理由は、スイッチに使用される電界効果トランジスタは、基本的に左右対象であり、ドレイン・ソースの区別がないからである。したがって、抵抗についても、一端は電界効果トランジスタのゲートに接続するが、他端はソースおよびドレインのどちらに接続してもよい。
【００４４】
そして、電界効果トランジスタの制御電極と第１のスイッチ端子側の主電極との間に抵抗を接続したことにより、第１および第２のスイッチ端子の電位を抵抗で固定することができ、第１および第２のスイッチ端子のいずれかに振幅の大きな信号が入力され、電子トラップの影響で第１および第２の電界効果トランジスタ段のいずれかの空乏層が広がったときにも第１および第２のスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【００４５】
したがって、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【００４７】
また、第１および第２の電界効果トランジスタ段がそれぞれ複数個の電界効果トランジスタの直列回路からなるので、より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。
【００４８】
本発明の請求項３記載の電界効果トランジスタスイッチ回路は、第１のスイッチ端子と第２のスイッチ端子との間にシリーズ接続された第１の電界効果トランジスタ段と、第２のスイッチ端子と第３のスイッチ端子との間にシリーズ接続された第２の電界効果トランジスタ段と、第３のスイッチ端子と第４のスイッチ端子との間にシリーズ接続された第３の電界効果トランジスタ段と、第４のスイッチ端子と第１のスイッチ端子との間にシリーズ接続された第４の電界効果トランジスタ段とからなる電界効果トランジスタスイッチ回路であって、第１、第２、第３および第４の電界効果トランジスタ段はそれぞれ複数個の電界効果トランジスタの直列回路からなり、第１および第４の電界効果トランジスタ段の複数個の電界効果トランジスタは、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗が接続され、第２および第３の電界効果トランジスタ段の複数個の電界効果トランジスタは、それぞれの制御電極と第３のスイッチ端子側の主電極との間に抵抗が接続されている。
【００４９】
この構成によれば、第１、第２、第３および第４の電界効果トランジスタ段の各電界効果トランジスタの制御電極電圧を制御して第１、第２、第３および第４の電界効果トランジスタ段の導通遮断を制御することにより、第１、第２、第３および第４のスイッチ端子の間の導通・遮断状態を任意に切り替えることができる。
【００５０】
この場合、第１および第３のスイッチ端子をスイッチ入力端子としたときは、第２および第４のスイッチ端子はスイッチ出力端子となり、逆に第２および第４のスイッチ端子をスイッチ入力端子としたときは、第１および第３のスイッチ端子がスイッチ出力端子となる。また、第１〜第４のスイッチ端子のうち一つをスイッチ入力端子としたときには、残りがスイッチ出力端子となり、逆に第１〜第４のスイッチ端子のうち一つをスイッチ出力端子としたときには、残りがスイッチ入力端子となる。また、電界効果トランジスタの一対の主電極はソースとドレインであり、制御電極はゲートであり、第１〜第４のスイッチ端子に接続するのは、第１〜第４の電界効果トランジスタ段の電界効果トランジスタのソースとドレインのどちらでもよい。その理由は、スイッチに使用される電界効果トランジスタは、基本的に左右対象であり、ドレイン・ソースの区別がないからである。したがって、抵抗についても、一端は電界効果トランジスタのゲートに接続するが、他端はソースおよびドレインのどちらに接続してもよい。
【００５１】
そして、第１および第４の電界効果トランジスタ段の複数個の電界効果トランジスタについては、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗を接続し、第２および第３の電界効果トランジスタ段の複数個の電界効果トランジスタについては、それぞれの制御電極と第３のスイッチ端子側の主電極との間に抵抗を接続したことにより、第１，第２，第３および第４のスイッチ端子の電位を抵抗で固定することができ、第１，第２，第３および第４のスイッチ端子のいずれかに振幅の大きな信号が入力され、電子トラップの影響で第１、第２、第３および第４の電界効果トランジスタ段のいずれかの空乏層が広がったときにも第１，第２，第３および第４のスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【００５２】
したがって、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【００５４】
また、第１、第２、第３および第４の電界効果トランジスタ段がそれぞれ複数個の電界効果トランジスタの直列回路からなるので、より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。
【００５５】
本発明の請求項４記載の電界効果トランジスタスイッチ回路は、請求項１または２記載の電界効果トランジスタスイッチ回路において、電界効果トランジスタの遮断時における電界効果トランジスタの制御電極と一対の主電極との間の各々の等価容量の不平衡を補正する補正用静電容量が、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗と並列に接続されている。
本発明の請求項５記載の電界効果トランジスタスイッチ回路は、請求項３記載の電界効果トランジスタスイッチ回路において、電界効果トランジスタの遮断時における電界効果トランジスタの制御電極と一対の主電極との間の各々の等価容量の不平衡を補正する補正用静電容量が、第１および第４の電界効果トランジスタ段については、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗と並列に接続され、第２および第３の電界効果トランジスタ段については、それぞれの制御電極と第３のスイッチ端子側の主電極との間に抵抗と並列に接続されている。
【００５６】
この構成によれば、電界効果トランジスタの遮断時における電界効果トランジスタの制御電極と一対の主電極の間の各々の等価容量の不平衡を補正することができ、電界効果トランジスタの空乏層が広がったときにもスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【００５７】
請求項６記載の電界効果トランジスタスイッチ回路は、請求項４または５記載の電界効果トランジスタスイッチ回路において、補正用静電容量は電界効果トランジスタのオン時の空乏層容量より小さくオフ時の空乏層容量もよりも大きい。
【００５８】
この構成によれば、オフ側への信号の漏れを抑えつつ正常にオン・オフさせることができる。
【００７３】
【発明の実施の形態】
つぎに、本発明の実施の形態について図面を参照して詳細に説明する。
【００７４】
（第１の実施の形態）
図１に第１の実施の形態の電界効果トランジスタスイッチ回路の回路図を示す。この図によれば、電界効果トランジスタ５ａ〜５ｄ，電界効果トランジスタ６ａ〜６ｄ，電界効果トランジスタ７ａ〜７ｄ，電界効果トランジスタ８ａ〜８ｄで、図５と同様に、ＤＰＤＴ（Double Pole Double Throw）スイッチを構成しており、各電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄのスイッチ入力端子１，３に近い端子をソースとすると、各電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄのゲートとソースとの間に抵抗１７ａ〜１７ｄ，１８ａ〜１８ｄ，１９ａ〜１９ｄ，２０ａ〜２０ｄがそれぞれ接続された構成となっている。
【００７５】
つまり、電界効果トランジスタ５ａのゲートＧ５ａとソースＳ５ａとの間に抵抗１７ａを接続し、電界効果トランジスタ６ｄのゲートＧ６ｄとソース６ｄとの間に抵抗１８ｄを接続し、電界効果トランジスタ７ａのゲートＧ７ａとソースＳ７ａとの間に抵抗１９ｄを接続し、電界効果トランジスタ８ｄのゲートＧ８ｄとソースＳ８ｄとの間に抵抗２０ｄを接続し、また電界効果トランジスタ５ｂ〜５ｄ，６ａ〜６ｃ，７ｂ〜７ｄ，８ａ〜８ｃにも同様に抵抗９ｂ〜９ｄ，１０ａ〜１０ｃ，１１ｂ〜１１ｄ，１２ａ〜１２ｃを接続している。
【００７６】
上記の説明では、便宜上、符号１，３をスイッチ入力端子、符号２，４をスイッチ出力端子と表現しているが、符号１〜４のスイッチ端子の入出力関係が上記と逆であってもよい。要するに、符号１〜４の各スイッチ端子は、各々スイッチ入力端子であってもスイッチ出力端子であってもかまわず、少なくとも１つが入力端子であり、残りの少なくとも一つが出力端子であればよい。例えば、符号１〜４の４個のスイッチ端子のうち、いずれか１個のスイッチ端子をスイッチ入力端子とし、残りの３個のスイッチ端子をスイッチ出力端子としてもよく、逆にいずれか１個のスイッチ端子をスイッチ出力端子とし、残りの３個をスイッチ入力端子としてもよい。
【００７７】
また、スイッチに使用される電界効果トランジスタは、基本的に左右対象であるため、ドレイン・ソースの区別がなく、便宜上一対の主電極のうちの一方をソースと称し、他方をドレインと称している。したがって、抵抗１７ａ〜１７ｄ，１８ａ〜１８ｄ，１９ａ〜１９ｄ，２０ａ〜２０ｄについても、一端は電界効果トランジスタのゲートに接続するが、他端はソースでもドレインでもどちらに接続してもよい。
【００７８】
つぎに、本発明の第１の実施の形態の動作の一例について図１を用いて詳細に説明する。本構成の電界効果トランジスタスイッチ回路において、コントロール端子２１，２２に、コントロール電圧Ｖｃ１，Ｖｃ２として、＋Ｖｃ，０Ｖをそれぞれ印加すると、コントロール端子２１，２２に接続している各点の電位の関係は、以下のようになる。コントロール端子２１，２２の電位をＶ（Ｖｃ１），Ｖ（Ｖｃ２）のように表すと、＋Ｖｃ＝Ｖ（Ｖｃ１）、０Ｖ＝Ｖ（Ｖｃ２）となる。このとき、従来の技術と同様に、
＋Ｖｃ＝Ｖ（Ｖｃ１）＞Ｖ（Ｇ８ｄ）＞Ｖ（Ｓ８ｄ）＝Ｖ（Ｓ５ａ）＞Ｖ（Ｇ５ａ）＞Ｖ（Ｖｃ２）＝０Ｖ
となる。
【００７９】
Ｖ（Ｓ５ａ）＝Ｖ（Ｓ８ｄ）の電位は、従来の技術ではＶ（Ｓ５ａ）＝Ｖ（Ｄ８ｄ）≒＋Ｖｃであった。この状態では、Ｖ（Ｓ５ａ）が上昇すると瞬時に＋Ｖｃ＋Ｖｔｈを超えるため、電界効果トランジスタはオンしなくなる。
【００８０】
一方、本構成の電界効果トランジスタスイッチ回路では、コントロール端子２１，２２、抵抗９ａ，１２ｄ，１７ａ，２０ｄにだけ注目すると、抵抗９ａと抵抗１２ｄの特性が同じで、抵抗１７ａと抵抗２０ｄの特性が同じであれば、Ｖ（Ｓ５ａ）＝Ｖ（Ｓ８ａ）＝（＋Ｖｃ／２）Ｖとなるが、電界効果トランジスタ５ａの自己バイアス作用により、スイッチ入力端子１のＤＣ電位Ｖ（Ｓ５ａ）は（＋Ｖｃ／２）＜Ｖ（Ｓ５ａ）＜＋Ｖｃとなる。
【００８１】
この結果、抵抗１７ａを接続することにより、スイッチ入力端子１のＤＣ電位が常に＋Ｖｃ以下に固定される。そのため、振幅の大きな信号がスイッチ入力端子１に入力されても、スイッチ入力端子１のＤＣ電位が上昇することはなく、したがって制御電圧０Ｖおよび＋Ｖｃで正常にオン・オフ状態が切り替わる。
【００８２】
この実施の形態によれば、電界効果トランジスタ５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄのゲート・ソース間に抵抗１７ａ〜１７ｄ，１８ａ〜１８ａ，１９ａ〜１９ｄ，２０ａ〜２０ｄをそれぞれ接続したので、スイッチ入力端子１，３の電位を抵抗１７ａ〜１７ｄ，１８ａ〜１８ｄ，１９ａ〜１９ｄ，２０ａ〜２０ａで固定することができ、スイッチ入力端子１，３に振幅の大きな信号が入力され、電子トラップの影響で空乏層が広がったときにもスイッチ入力端子１，３のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【００８３】
また、従来の大振幅用の電界効果トランジスタスイッチ回路に比べてチップサイズの小型化を実現することができる。その理由は、従来の大振幅用の電界効果トランジスタスイッチ回路では、電界効果トランジスタの段数を増やす、あるいはゲートとスイッチ入力端子間に大きな面積を必要とする容量を接続するという方法であったが、本発明では小さな面積で構成できる抵抗を接続することで、大振幅に対応したためである。
【００８４】
上記のように、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【００８５】
ここで、電界効果トランジスタの段数を増やす、あるいはゲートとスイッチ入力端子間に大きな面積を必要とする容量を接続することによって、大振幅に対応できる理由について説明する。
【００８６】
オフになっている複数の電界効果トランジスタの直列回路は、ドレイン・ゲート間容量と、ソース・ゲート間容量の直列接続回路となっているが、電界効果トランジスタの直列接続段数をｎ段（ｎは任意の整数）とすると、２ｎ個の容量が直列接続されていることになる。入力信号の振幅は、この２ｎ個の容量で分圧される。分圧された電圧と電界効果トランジスタのしきい値Ｖｔｈとの関係で、段数が少ない場合には、電界効果トランジスタがオフにならずにオン状態を維持することになる。
【００８７】
つまり、振幅が大きい場合には、段数を増やす必要がある。通常３０ｄＢｍ程度では、電界効果トランジスタを４段程度にしている。しかし、ＧＳＭ方式などでは、３５ｄＢｍまで対応しなければならない。この際にも、本発明のように、抵抗を電界効果トランジスタのゲートとソースまたはドレインの間に接続することで、電界効果トランジスタの段数をそれ以上段数を増やさなくてもよくなる。
【００８８】
容量を付加するのは、空乏層の増大によって不足した分を補うということであり、このようにすることにより分圧の比が正常なものと同じになる。
【００８９】
（第１の参考例）
図２に第１の参考例の電界効果トランジスタスイッチ回路の回路図を示す。第１の実施の形態と異なる点は、ＤＰＤＴスイッチを構成する電界効果トランジスタ５〜８が各１つであることである。つまり、この図によれば、電界効果トランジスタ５，電界効果トランジスタ６，電界効果トランジスタ７および電界効果トランジスタ８でＤＰＤＴスイッチを構成しており、各電界効果トランジスタ５，６，７，８のゲートとソース（スイッチ入力端子）との間に抵抗１７，１８，１９，２０をそれぞれ接続している。なお、９〜１２はそれぞれ電界効果トランジスタ５〜８のゲートに接続された抵抗である。
【００９０】
この場合にも、第１の実施の形態と同様に、同じ直列トランジスタ数について比較すれば、抵抗１７，１８，１９，２０を設けたことにより、振幅の大きな信号が入力されてもスイッチ入力端子のＤＣ電位は上昇せず、正常なオン・オフ機能が実現される。また、従来の大振幅用の電界効果トランジスタスイッチ回路に比べてチップサイズの小型化を実現することができる。
【００９１】
ここで、電界効果トランジスタの直列段数と抵抗付加との関係について説明する。基本的に、電界効果トランジスタの段数で入力信号の最大値が決まるが、同じ段数の場合、電界効果トランジスタのゲートとソースの間に抵抗を付加した方が、より大きな入力信号に対応できる。入力信号に対して支配的なのは、電界効果トランジスタの直列段数で、同じ直列段数であれば、抵抗を付加することにより、大きな入力に対応できるということである。
【００９２】
なお、上記の実施の形態では、２個のスイッチ入力端子、２個のスイッチ入力端子、４個の電界効果トランジスタよりなる電界効果トランジスタスイッチ回路について説明したが、この回路の半分、つまり２個のスイッチ入力端子、１個のスイッチ出力端子、２個の電界効果トランジスタよりなる電界効果トランジスタスイッチ回路、あるいは１個のスイッチ入力端子、２個のスイッチ出力端子、２個の電界効果トランジスタよりなる電界効果トランジスタスイッチ回路についても、本発明を適用できる。さらに、１入力多出力（３以上）、多入力（３以上）１出力の場合にも本発明を適用できる。
【００９３】
（第２の実施の形態）
図３に第２の実施の形態の電界効果トランジスタスイッチ回路の回路図を示す。第１の実施の形態と異なる点は、スイッチ入力端子１とスイッチ出力端子２を持つＳＰＳＴ（Single Pole Single Throw）構成であることである。つまり、この図によれば、スイッチ入力端子１とスイッチ出力端子２との間に電界効果トランジスタ５ａ〜５ｄの直列回路が接続され、ＳＰＳＴスイッチを構成している。またスイッチ入力端子１と接地との間に電界効果トランジスタ８ａ〜８ｄの直列回路を接続し、スイッチ入力端子１とスイッチ出力端子２との間が開放状態のときには、これらの電界効果トランジスタ８ａ〜８ｄをオンにし、アイソレーション特性を向上させている。これらの各電界効果トランジスタ５ａ〜５ｄ，８ａ〜８ｄのスイッチ入力端子側をソースとすると、ゲートとソースとの間に抵抗１７ａ〜１７ｄ，２０ａ〜２０ｄが接続されている。
【００９４】
この実施の形態によれば、電界効果トランジスタ５ａ〜５ｄ，８ａ〜８ｄのゲート・ソース間に抵抗１７ａ〜１７ｄ，２０ａ〜２０ｄをそれぞれ接続したので、スイッチ入力端子１の電位を抵抗１７ａ〜１７ｄ，２０ａ〜２０ａで固定することができ、スイッチ入力端子１に振幅の大きな信号が入力され、電子トラップの影響で空乏層が広がったときにもスイッチ入力端子１のＤＣ電位を上昇させず、正常にオン・オフさせることができる。また、従来の大振幅用の電界効果トランジスタスイッチ回路に比べてチップサイズの小型化を実現することができる。
【００９５】
上記の実施の形態では、符号１を付したスイッチ端子を入力端子と、符号２を付したスイッチ端子を出力端子としたが、入出力の関係が逆になっていてもよい。また、電界効果トランジスタのソース・ドレインの関係についても、第１の実施の形態と同様である。
【００９６】
（第２の参考例）
図４に第２の参考例の回路図を示す。第２の実施の形態と異なる点は、スイッチ入力端子１とスイッチ出力端子２の間の電界効果トランジスタ５と、第１のスイッチ入力端子１と接地との間の電界効果トランジスタ５が各１つであることである。つまり、この図によれば、スイッチ入力端子１とスイッチ出力端子２との間に電界効果トランジスタ５が接続され、スイッチ入力端子１と接地との間に電界効果トランジスタ８が接続されている。また、各電界効果トランジスタ５，８のゲートとソース（スイッチ入力端子１）との間には抵抗１７，２０がそれぞれ接続されている。この場合にも、第１の参考例と同様に振幅の大きな信号が入力されてもスイッチ入力端子のＤＣ電位は上昇せず、正常なオン・オフ機能が実現される。また、従来の大振幅用の電界効果トランジスタスイッチ回路に比べてチップサイズの小型化を実現することができる。
【００９７】
なお、上記の実施の形態では、各電界効果トランジスタのゲートとソースの間に抵抗を接続するものを説明したが、抵抗と並列的に電界効果トランジスタの遮断時における電界効果トランジスタのゲートとソースの間の各々の等価容量の不平衡を補正する補正用静電容量を、電界効果トランジスタのゲートとソースとの間に設けてもよい。この場合、補正用静電容量は、電界効果トランジスタのオン時の空乏層容量より小さくオフ時の空乏層容量もよりも大きく設定することが要求される。
【００９８】
ここで、補正用静電容量を付加する作用について説明する。抵抗を付加すると、面積が小さくて済むが、電子トラップにより空乏層が広がると、容量が小さくなる。これを補うために、電界効果トランジスタのゲート・ソース間に補正用静電容量を接続しても、大振幅に対応できる。その理由は、補正用静電容量を入れることで、容量の不平衡が解消し、分圧比が正常に戻るためである。しかし、補正用静電容量の値が小さすぎると効果がなく、大きすぎると、その部分のインピーダンスが下がり、オフ側の方へ信号がもれてしまう。そのために、上記したような電界効果トランジスタのオン時の空乏層容量より小さくオフ時の空乏層容量もよりも大きく設定するという容量値の制限が要求される。例えば、電界効果トランジスタのゲート・ソース間容量がＣから（１／２）Ｃに減少したとすると、補正用静電容量として（１／２）Ｃの値のものを接続すれば、正常なものと同じになる。したがって、振幅の大きな信号が入力されてもスイッチ入力端子のＤＣ電位は上昇せず、正常なオン・オフ機能が実現される。
【００９９】
本発明の請求項１記載の電界効果トランジスタスイッチ回路によれば、第１および第２の電界効果トランジスタ段の各電界効果トランジスタの制御電極と第１のスイッチ端子側の主電極との間に抵抗を接続したことにより、第１、第２および第３のスイッチ端子の電位を抵抗で固定することができ、第１、第２および第３のスイッチ端子のいずれかに振幅の大きな信号が入力され、電子トラップの影響で第１および第２の電界効果トランジスタ段のいずれかの空乏層が広がったときにも第１，第２および第３のスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【０１００】
したがって、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【０１０１】
従来の大振幅用の電界効果トランジスタスイッチ回路に比べてチップサイズの小型化を実現できるのは、従来の大振幅用の電界効果トランジスタスイッチ回路では、電界効果トランジスタの段数を増やす、あるいはゲートとスイッチ入力端子間に大きな面積を必要とする容量を接続するという方法であったが、本発明では小さな面積で構成できる抵抗を接続することで、大振幅に対応したためである。
【０１０２】
また、第１および第２の電界効果トランジスタ段がそれぞれ複数個の電界効果トランジスタの直列回路からなるので、より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。
【０１０３】
本発明の請求項２記載の電界効果トランジスタスイッチ回路によれば、第１および第２の電界効果トランジスタ段の各電界効果トランジスタの制御電極と第１のスイッチ端子側の主電極との間に抵抗を接続したことにより、第１および第２のスイッチ端子の電位を抵抗で固定することができ、第１および第２のスイッチ端子のいずれかに振幅の大きな信号が入力され、電子トラップの影響で第１および第２の電界効果トランジスタ段のいずれかの空乏層が広がったときにも第１および第２のスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【０１０４】
したがって、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【０１０５】
また、第１および第２の電界効果トランジスタ段がそれぞれ複数個の電界効果トランジスタの直列回路からなるので、より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。
【０１０６】
本発明の請求項３記載の電界効果トランジスタスイッチ回路によれば、第１および第４の電界効果トランジスタ段の複数個の電界効果トランジスタについては、それぞれの制御電極と第１のスイッチ端子側の主電極との間に抵抗を接続し、第２および第３の電界効果トランジスタ段の複数個の電界効果トランジスタについては、それぞれの制御電極と第３のスイッチ端子側の主電極との間に抵抗を接続したことにより、第１，第２，第３および第４のスイッチ端子の電位を抵抗で固定することができ、第１，第２，第３および第４のスイッチ端子のいずれかに振幅の大きな信号が入力され、電子トラップの影響で第１、第２、第３および第４の電界効果トランジスタ段のいずれかの空乏層が広がったときにも第１，第２，第３および第４のスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【０１０７】
したがって、電界効果トランジスタの直列段数を増やさずに（同じ段数で）より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。抵抗は電界効果トランジスタや静電容量に比べて回路チップ上での占有面積が小さくて済み、全体としての小型化を実現できる。
【０１０８】
また、第１，第２，第３および第４の電界効果トランジスタ段がそれぞれ複数個の電界効果トランジスタの直列回路からなるので、より大きい振幅の入力信号に対しても正常にオン・オフさせることが可能となる。
【０１０９】
本発明の請求項４または５記載の電界効果トランジスタスイッチ回路によれば、電界効果トランジスタの遮断時における電界効果トランジスタの制御電極と一対の主電極の間の各々の等価容量の不平衡を補正することができ、電界効果トランジスタの空乏層が広がったときにもスイッチ端子のＤＣ電位を上昇させず、正常にオン・オフさせることができる。
【０１１０】
本発明の請求項６記載の電界効果トランジスタスイッチ回路によれば、オフ側への信号の漏れを抑えつつ正常にオン・オフさせることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電界効果トランジスタスイッチ回路の構成を示す等価回路図である。
【図２】  第１の参考例の電界効果トランジスタスイッチ回路の構成を示す等価回路図である。
【図３】  本発明の第２の実施の形態の電界効果トランジスタスイッチ回路の構成を示す等価回路図である。
【図４】  第２の参考例の電界効果トランジスタスイッチ回路の構成を示す等価回路図である。
【図５】従来の電界効果トランジスタスイッチ回路の構成を示す等価回路図である。
【図６】従来の電界効果トランジスタスイッチ回路の動作を説明するための等価回路図である。
【図７】従来の電界効果トランジスタスイッチ回路の動作を説明するための各部の電圧波形図である。
【図８】ｔ＝ｔ１，ｔ２における電界効果トランジスタ５ａのバイアス条件を説明する模式図である。
【図９】（ａ），（ｂ）は電界効果トランジスタのオン・オフ動作を説明するための模式図である。
【図１０】従来の電界効果トランジスタスイッチ回路の動作を説明するための等価回路図である。
【図１１】従来の電界効果トランジスタスイッチ回路の動作を説明するための各部の電圧波形図である。
【図１２】ｔ＝ｔ１，ｔ２における電界効果トランジスタ５ａのバイアス条件を説明する模式図である。
【図１３】電界効果トランジスタのゲート、ソースおよびドレインの電圧を示す波形図である。
【符号の説明】
１，３    スイッチ入力端子
２，４    スイッチ出力端子
５ａ，５ｂ，５ｃ，５ｄ，６ａ，６ｂ，６ｃ，６ｄ    電界効果トランジスタ
７ａ，７ｂ，７ｃ，７ｄ，８ａ，８ｂ，８ｃ，８ｄ    電界効果トランジスタ
９ａ，９ｂ，９ｃ，９ｄ，１０ａ，１０ｂ，１０ｃ，１０ｄ    抵抗
１１ａ，１１ｂ，１１ｃ，１１ｄ，１２ａ，１２ｂ，１２ｃ，１２ｄ    抵抗
１７ａ，１７ｂ，１７ｃ，１７ｄ，１８ａ，１８ｂ，１８ｃ，１８ｄ    抵抗
１９ａ，１９ｂ，１９ｃ，１９ｄ，２０ａ，２０ｂ，２０ｃ，２０ｄ    抵抗
１３，１４，１５，１６    容量
２１，２２    コントロール端子
Ｓ５ａ    電界効果トランジスタ５ａのソース端子
Ｇ５ａ    電界効果トランジスタ５ａのゲート端子
Ｄ５ａ    電界効果トランジスタ５ａのドレイン端子
Ｓ８ｄ    電界効果トランジスタ８ｄのソース端子
Ｇ８ｄ    電界効果トランジスタ８ｄのゲート端子
Ｄ８ｄ    電界効果トランジスタ８ｄのドレイン端子
Ｓ６ｄ    電界効果トランジスタ６ｄのソース端子
Ｇ６ｄ    電界効果トランジスタ６ｄのゲート端子
Ｄ６ｄ    電界効果トランジスタ６ｄのドレイン端子
Ｓ７ａ    電界効果トランジスタ７ａのソース端子
Ｇ７ａ    電界効果トランジスタ７ａのゲート端子
Ｄ７ａ    電界効果トランジスタ７ａのドレイン端子
【図１】
0003813869.tif 000002
【図２】
0003813869.tif 000003
【図３】
0003813869.tif 000004
【図４】
0003813869.tif 000005
【図５】
0003813869.tif 000006
【図６】
0003813869.tif 000007
【図７】
0003813869.tif 000008
【図８】
0003813869.tif 000009
【図９】
0003813869.tif 000010
【図１０】
0003813869.tif 000011
【図１１】
0003813869.tif 000012
【図１２】
0003813869.tif 000013
【図１３】
0003813869.tif 000014