(57)【要約】複数の半導体チップを、スペーサを介して縦型に配置した半導体装置であって、半導体チップの間に、半導体チップの発生源から発生する電磁界放射を十分吸収可能な厚みを持ったシールド層を配置した半導体装置である。図１
2019123777.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを、スペーサを介して縦型に配置した半導体装置であって、
前記半導体チップの間に、前記半導体チップの発生源から発生する電磁界放射を十分吸収可能な厚みを持ったシールド層を配置した半導体装置。
【請求項２】
前記シールド層が前記発生源と前記スペーサの配置による前記電磁界放射の広がり分に対応する領域を有する請求項１に記載の半導体装置。
【請求項３】
前記シールド層は、前記半導体チップの発生源を覆うことができる面積及び位置に形成され、該シールド層の被覆範囲は、発生源の直上から前記スペーサの厚さ分を足した範囲を覆う請求項２に記載の半導体装置。  
【請求項４】
前記スペーサは、シリコン、アルミナ、ジルコニアおよびチッ化アルミニウムのいずれか一つを含む請求項１に記載の半導体装置。  
【請求項５】
前記シールド層が金属製の薄膜である請求項１に記載の半導体装置。
【請求項６】
前記シールド層の金属製の薄膜は、アルミニウム、銅、ニッケルおよび銀のいずれか一つを含む請求項４に記載の半導体装置。  
【請求項７】
前記発生源がインダクタとコンデンサによるＬＣ共振器を有する請求項１に記載の半導体装置。
【請求項８】
前記半導体チップが前記ＬＣ共振器を使用した発振器を有する請求項７に記載の半導体装置。
【請求項９】
前記半導体チップがテレビジョン放送受信用チューナを構成するようにした請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えばテレビジョン放送を受信するチューナに適用できる半導体装置に関する。
【背景技術】
【０００２】
複数の半導体チップを１つのパッケージに実装する半導体装置の場合、複数の半導体チップを横に並べて配置した構成が採用される。かかる従来の半導体装置では、半導体装置の面積が大きくなるという問題がある。また、複数の半導体チップを縦に重ねて配置した半導体装置では、上下の半導体チップが近接配置されていることに伴う、半導体チップ間の電磁界干渉により影響されて半導体チップの特性劣化を招くという問題があった。【０００３】
例えばテレビジョン放送（地上波放送、衛星放送、ケーブルテレビ等）の受信のために使用されるチューナ装置の場合、ＰＬＬ回路がＬＣ共振型発振回路によって構成される。例えばダイバーシティ受信のために、二つのチューナ部が使用される。縦に重ねられた二つの半導体チップのそれぞれによってチューナ部を構成する場合、各半導体チップ上でＬＣ共振型発振回路のコイルの形成されている位置が同一位置となる。したがって、一方の発振器のコイルから発生した磁束が他方のコイルに対して交差し、他方の発振器の発振周波数が揺らぐ問題が生じる。【０００４】
また、下記特許文献１には、半導体積層パッケージにおける撓み回避の技術として、半導体チップの間に面積の異なる２層以上のスペーサを挟む技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２４３７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の技術は、撓みの防止とボイドの抑制に主眼が置かれており、上述したような上下の半導体チップの電磁的結合の抑制を行うものではない。引用文献１は、例えば、金属膜厚が薄い場合やノイズ源の周波数が低い場合は、ノイズの金属膜内での十分な吸収損が得られずに、十分なノイズ抑制効果を得られない場合がある。また、金属膜はアースに電気的に接地されておらず、シールド効果としては限定的なものとなる。【０００７】
したがって、本技術の目的は、半導体チップを縦に重ねて配置した半導体装置において、互いの電磁界干渉の影響を受けないようにした半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本技術は、複数の半導体チップを、スペーサを介して縦型に配置した半導体装置であって、
半導体チップの間に、半導体チップの発生源から発生する電磁界放射を十分吸収可能な厚みを持ったシールド層を配置した半導体装置である。
【発明の効果】
【０００９】
少なくとも一つの実施形態によれば、簡易な構造でありながら、上下の半導体チップ同士の電磁界干渉を軽減することが可能になり、２つ以上の半導体チップを重ねた小型の半導体装置を提供することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本技術中に記載されたいずれかの効果又はそれらと異質な効果であっても良い。また、以下の説明における例示された効果により本技術の内容が限定して解釈されるものではない。
【図面の簡単な説明】
【００１０】
【図１】図１は、本技術の第１の実施の形態の断面図である。
【図２】図２は、シールド層の機能の説明に用いる略線図である。
【図３】図３は、本技術の第２の実施の形態の断面図である。
【図４】図４は、本技術の第３の実施の形態の断面図である。
【図５】図５は、本技術の第４の実施の形態の断面図である。
【図６】図６は、本技術の応用例のブロック図である。
【図７】図７は、従来の半導体装置の説明に用いる断面図である。
【図８】図８は、従来の半導体装置の問題点の説明に用いる略線図である。
【図９】図９は、従来の半導体装置の他の例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下に説明する実施の形態は、本技術の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本技術の範囲は、以下の説明において、特に本技術を限定する旨の記載がない限り、これらの実施の形態に限定されないものとする。
なお、本技術の説明は、下記の順序にしたがってなされる。
【００１２】
＜１．問題点の説明＞
＜２．本技術の第１の実施の形態＞
＜３．本技術の第２の実施の形態＞
＜４．本技術の第３の実施の形態＞
＜５．本技術の第４の実施の形態＞
＜６．応用例＞
＜７．変形例＞
【００１３】
＜１．問題点の説明＞
本技術の説明に先立って従来の半導体装置の問題点について説明する。図７に示す従来の半導体装置１１Ａは、共通の基板１２上に同一構成の二つの半導体チップ１３ａ及び１３ｂを配置したものである。半導体チップ１３ａ及び１３ｂには、発振器、増幅器、メモリ、ロジックなど様々な回路（集積回路ＩＣ）が含まれている。図７に示すように、平面的に半導体チップ１３ａ及び１３ｂを配置する構成は、半導体装置１１Ａの形状（面積）が大きくなる問題がある。
【００１４】
図８に示すように、従来の半導体装置１１Ｂとして、半導体チップ１３ａ及び１３ｂを縦方向に重ねて配置するものが知られている。半導体チップ１３ａが基板１２に配置され、半導体チップ１３ａの上に接着剤１４ａによってスペーサ１５が接着される。スペーサ１５の上に半導体チップ１３ｂが接着剤１４ｂによって接着される。半導体チップ１３ａと基板１２の間がワイヤ１６ａによって接続され、半導体チップ１３ｂと基板１２の間がワイヤ１６ｂによって接続される。
【００１５】
図９は、回路が生じる磁界放射による相互干渉の模式図を示す。半導体チップ１３ａに含まれるＬＣ共振型発振器のインダクタ２１ａの位置と、半導体チップ１３ｂに含まれるＬＣ共振型発振器のインダクタ２１ｂの位置がほぼ同一である。インダクタ２１ａを交流電流２２ａが流れ、交流電流２２ａにより磁束２３が生じる。この磁束２３がインダクタ２１ｂを通過することで交流電流２２ｂが生じ、半導体チップ１３ｂの発振器の動作に悪影響を与える場合がある。本技術は、かかる問題点を解決するものである。
【００１６】
＜２．本技術の第１の実施の形態＞
図１は、第１の実施形態による半導体装置１０の断面図である。基板２上に半導体チップ３ａが接着剤又は銀ペースト等で固定されている。この半導体チップ３ａには、発振器、増幅器、メモリ、ロジックなど様々な回路が含まれ、例えば、テレビジョン受信装置のチューナ部が構成される。半導体チップ３ｂも同様である。なお、半導体チップ３ａ及び３ｂのそれぞれは、複数のＩＣやチップ部品からなる構成に限らず、１個のチップ上にこれらの機能を取り込んだ構成（ＳｏＣ(System on a Chip)）も可能である。
【００１７】
半導体チップ３ａの上面にはスペーサ５が接着剤４ａを介して固定されている。スペーサ５は、例えばシリコンウェハをダイシングしたチップにより構成される。スペーサ５を設ける第１の目的は、基板２のワイヤ６ａを半導体チップ３ａに接続するための空間を確保することである。そのため、スペーサ５の面積は半導体チップ３ａよりも小さく設計されている。
【００１８】
スペーサ５が設置される第２の目的は例えば、半導体チップ３ａが発振器や増幅器などのアナログ回路や高速ロジック回路を持ち、且つ、半導体チップ３ｂに比較的低抵抗な基材が使用された際に、半導体チップ３ａの回路（例えばＬＣ回路）の動作に影響を与えないように絶縁性を確保することである。そのため、スペーサ５は、半導体チップ３ａの基材よりも十分に高抵抗であることと、十分な厚みが必要である。第１の実施形態ではスペーサ５として、抵抗率が１００Ω・ｃｍで厚さが２００μｍのシリコンチップを使用した。また、上述のシリコンと同様に抵抗率が＞１０14Ω・ｃｍの窒化珪素（Ｓｉ3Ｎ4）、抵抗率が１０5Ω・ｃｍの炭化珪素（ＳｉＣ）、抵抗率が＞１０14Ω・ｃｍのアルミナ（Ａｌ2Ｏ3）、抵抗率が＞１０13Ω・ｃｍのジルコニア（ＺｒＯ2）および抵抗率が＞１０14Ω・ｃｍのチッ化アルミニウム（ＡｌＮ）もスペーサに適用できる。
【００１９】
スペーサ５の上面には、シールド層７が形成されている。シールド層７の上面には半導体チップ３ｂが接着剤４ｂにより固定される。シールド層７は、半導体チップ３ａのインダクタにより生じた磁束を遮断することを目的としている。接着剤４ａ及び４ｂも、スペーサ５と同様に、絶縁性の材料で構成される必要がある。例えば、接着剤４ａ及び４ｂは両面が粘着性のある薄いテープであっても良い。具体的には接着剤４ａ及び４ｂは、エポキシ系接着剤を使用した。上述の接着剤と同様にシリコーン系接着剤、フェノール系接着剤及びシアノアクリル系も適用できる。
【００２０】
一例として、シールド層７は、スペーサ５の上にアルミニウムをスパッタリングすることによって作製したアルミニウム薄膜である。アルミニウムと同程度に高い導電率が得られる金属であれば同様の効果が得られる。シールド層７は、必ずしも接地されている必要は無い。周辺の誘電材料（本実施例ではスペーサ５のシリコン）とシールド材（本実施例ではアルミニウムのシールド層７）のインピーダンスの違いによる電磁界の反射損の他に、特に防ぎたい電磁界の周波数が数ＧＨｚという高周波帯である場合には、シールド層７の厚みが数μｍ程度であっても、シールド層７内での吸収損が期待できる。さらに、スペーサ５の上に銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）および銀（Ａｇ）をそれぞれスパッタリングすることによって金属薄膜を作製することができる。また、上述の金属材料を真空蒸着法で形成することで薄膜を作製し同様な効果が得られる。
【００２１】
図２に示すように、磁界を遮る形で挿入されたシールド層７には、逆向きの磁界を生じさせる渦電流が流れ、吸収損が生じることが知られている。この電磁波の吸収によって電磁波エネルギーを滅衰させることができる。電磁波を減衰させることにより、電子機器、電子デバイスへの影響が回避される。この吸収損は、次式で表される。
【００２２】
２０ｌｏｇ｛ｅ＾ｔ／δ｝［ｄＢ］
【００２３】
ここで、δは表皮深さであり、シールド層７の材質と電磁界の周波数で決まり、次式で表される。
【００２４】
δ＝√（π×周波数×導電率×透磁率）〔ｍ〕
ｔはシールド層７の厚さである。
【００２５】
シールド層７としてアルミニウムを用いた例では、電磁界の周波数が１ＧＨｚにおける表皮深さδは、２．６μｍである。さらに、（シールド層の厚さｔ＝２．６μｍ）としたとき、吸収損の計算値は８．７ｄＢとなる。
【００２６】
例えば、半導体チップ３ａ及び３ｂが共にテレビジョン放送受信用のチューナ部である場合には、テレビジョンの周波数という類似の周波数の信号を２つの半導体チップ３ａ及び３ｂで受けることがあるため、類似の周波数を持つ電磁界が半導体チップ３ａから放射される。
【００２７】
半導体チップ３ａ及び３ｂの中には、それぞれＰＬＬ（Phase Locked Loop）回路（位相同期回路）があり、外部の電磁界に敏感なコイルなどが含まれている。この場合、反射損と吸収損を合わせて５０ｄＢ程度となるようにスペーサ５やシールド層７などを設計することが好適である。設計するシールド層７の厚さを、上述した吸収損の計算値（８．７ｄＢ）に用いたシールドの厚さｔ（２．６μｍ）よりも大きくすれば、半導体チップ３ａのインダクタから放射される電磁界をより吸収できる。銅（Ｃｕ）、ニッケル（Ｎｉ）および銀（Ａｇ）においてもアルミニウムと同様の効果が得られる。
【００２８】
上述した本技術の第１の実施の形態は、半導体チップ３ａに設けられているインダクタから発生した磁束が半導体チップ３ｂに設けられているインダクタを通過することを抑圧することができ、半導体チップ３ｂの発振器の動作に悪影響が与えられることを防止することができる。
【００２９】
＜３．本技術の第２の実施の形態＞
図３は、本技術の第２の実施の形態による半導体装置２０を示す断面図である。第２の実施の形態では、スペーサ５にシールド層を設けないで、接着剤４ｂに導電性材料を用いるものである。この構成によって第１の実施の形態と同様の効果が得られる。シールド層７を形成しない点と、接着剤４ｂの特性以外の構成については、上述した第１の実施の形態にすることで半導体チップのインダクタから放射される電磁界を減衰させる効果が得られる。具体的には、電子・電気用途に用いられる導電性接着剤は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）をはじめとする金属微粒子や金属めっき樹脂粒子などの導電粒子をエポキシ樹脂などの有機バインダに均一分散させた有機・無機混合系の材料である。
【００３０】
＜４．本技術の第３の実施の形態＞
図４は、本技術の第３の実施の形態による半導体装置３０を示す断面図である。第３の実施の形態は、スペーサ５の上面に形成するシールド層７の領域を限定したものである。シールド層として、広範な面積のアルミニウム層を形成する場合に、アルミスライドと呼ばれるアルミニウム層の割れが生じる場合がある。そこで、アルミニウム層のアルミスライドを回避するため、シールド層７のシールド領域を最小化するようになされることで半導体チップのインダクタから放射される電磁界を減衰させる効果が得られる。
【００３１】
具体的には、シールド層７は、半導体チップ３ａ、３ｂの妨害源回路（例えばＬＣ共振型発振器）を覆うことができる領域（面積及び位置）に限定して形成されている。放射ノイズが等方的に拡散するので、シールド層７の被覆範囲としては、妨害源回路の直上からスペーサの厚さ分を足した範囲を覆う必要がある。シールド層７の被覆範囲以外の構成については、基本的に第１の実施の形態と同様の構成にすることで半導体チップのインダクタから放射される電磁界を減衰させる効果が得られる。
【００３２】
＜５．本技術の第４の実施の形態＞
図５は、本技術の第４の実施の形態による半導体装置４０を示す断面図である。第４の実施の形態においては、下側の半導体チップ３ａをフリップチップ実装とし、基板２及び半導体チップ３ａ間のワイヤ接続を省略したものである。このフリップチップ実装は、実装基板上にチップを実装する方法の1つであり、チップ表面と基板を電気的に接続する際にワイヤ・ボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続することでワイヤ・ボンディングに比べて実装面積を小さくできるメリットがある。半導体チップ３ａの実装方法以外の構成については、基本的に第１の実施の形態と同様の構成にすることで半導体チップのインダクタから放射される電磁界を減衰させる効果が得られる。
【００３３】
＜６．応用例＞
上述した第１乃至第４の実施の形態として記載された半導体装置は、例えば地上デジタル放送又はデジタル衛星放送を受信する受信装置のチューナ部に適用することができる。チューナ部の構成として、フェージングに対する有効な対策の一つであるダイバーシティ受信技術がある。通信での電波は建物や樹木、地形の起伏など障害物や反射物の影響を受けて反射や回折、散乱を起こす。その結果、さまざまな経路を通った多数の電波が互いに干渉し合って、電波の強さが激しく変化する。これをフェージングと呼び。ダイバーシティ技術（Diversity）とは、複数のアンテナで受信した同一の無線信号について、電波状況の優れたアンテナの信号を優先的に用いたり、受信した信号を合成してノイズを除去したりすることによって、通信の質や信頼性の向上を図る技術のことである。電波は物体にあたると反射するため、たとえば大きなビルのそばで通信機を使うと、直接とどく電波と、ビルに反射してとどく電波があり、2つの電波はわずかに到達時間に差が生じ（マルチパス）、2つの電波が干渉して通信の質が落ちる。これを防止するため、2本以上のアンテナを使って複数の電波を受信し、最も強い電波を選択するあるいは合成する技術をダイバーシティと呼ぶ。 ダイバーシティ受信は、複数のアンテナを空間的に離したり、方向、偏波を変えたりして設置することによって得られる複数の受信系の出力を合成したり、切り替えたりすることで、受信電波のレベル変動を極力少なくする技術である。ダイバーシティ受信系における出力の合成方法としては、主に最大比合成受信法、選択合成受信法、等利得合成受信法がある。
【００３４】
ダイバーシティ受信技術は、図６に示すように、二つのアンテナＡＴ１及びＡＴ２を設け、各アンテナの出力をチューナ部ＴＵ１及びＴＵ２に供給する。チューナ部ＴＵ１は、アンテナＡＴ１の出力を増幅するＲＦアンプ３１とミキサ３２と発振器３３とＡ／Ｄ変換器３４を有する。ミキサ３２及び発振器３３によって受信チャンネルが選択される。
【００３５】
チューナ部ＴＵ２も同様に、ＲＦアンプ４１とミキサ４２と発振器４３とＡ／Ｄ変換器４４を有する。チューナ部ＴＵ１及びＴＵ２がそれぞれ上述した本技術による半導体装置として構成される。発振器３３及び４３がＬＣ発振器の構成とされており、それぞれコイルを有する。また、発振器３３及び４３によってＰＬＬが構成されている。上述した本発明の形態の半導体装置にすることで半導体チップのインダクタから放射される電磁界を減衰させる効果が得られる。
【００３６】
チューナ部ＴＵ１及びＴＵ２の出力が復調及びダイバーシティ合成部４５に供給され、ＯＦＤＭ復調の処理などがなされ、トランスポートストリームが形成される。さらに、復調及びダイバーシティ合成部４５では、二つのチューナ部の出力をそれぞれ復調した後に、合成するようになされる。例えば二つのアンテナＡＴ１及びＡＴ２の出力を選択するセレクタを設け、復調及びダイバーシティ合成部４５において形成されたアンテナ制御信号によって、一方のアンテナの出力が選択される。選択処理以外に二つのアンテナＡＴ１及びＡＴ２の出力を最大比合成する処理も可能である。
【００３７】
＜７．変形例＞
以上、本技術の実施の形態について具体的に説明したが、上述の各実施の形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。また、上述の実施の形態の構成、方法、工程、形状、材料及び数値などは、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
【００３８】
例えば上述した各実施の形態では、スペーサ５にシリコンチップを使用した例を説明したが、これに限らず、スペーサ５は高抵抗でかつ低誘電率の材料、例えばガラスエポキシ基板（ＦＲ−４）基板等で構成しても同様の効果が得られる。ＦＲ−４は、（Flame Retardant Type 4）の略で、ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理を施し板状にしたもので、難燃性と低導電率を両立した素材である。 このＦＲ４の板を基材として、これに銅箔を貼付けたものが「ガラスエポキシ基板」で、プリント基板の材料として多用される。またシールド層７についても、アルミニウムによる実施例を説明したが、これに限らず、金や銅などアルミニウムと同程度の導電率が得られる材料を用いても同様の効果が得られる。
【００３９】
なお、本技術は、以下のような構成も取ることができる。
（１）
複数の半導体チップを、スペーサを介して縦型に配置した半導体装置であって、
前記半導体チップの間に、前記半導体チップの発生源から発生する電磁界放射を十分吸収可能な厚みを持ったシールド層を配置した半導体装置。
（２）
前記シールド層が前記発生源と前記スペーサの配置による前記電磁界放射の広がり分に対応する領域を有する（１）に記載の半導体装置。
（３）
前記シールド層は、前記半導体チップの発生源を覆うことができる面積及び位置に形成され、該シールド層の被覆範囲は、発生源の直上から前記スペーサの厚さ分を足した範囲を覆う（２）に記載の半導体装置。  
（４）
前記スペーサは、シリコン、アルミナ、ジルコニアおよびチッ化アルミニウムのいずれか一つを含む（１）に記載の半導体装置。  
（５）
前記シールド層が金属製の薄膜である（１）から（４）に記載の半導体装置。
（６）
前記シールド層の金属製の薄膜は、アルミニウム、銅、ニッケルおよび銀のいずれか一つを含む（５）に記載の半導体装置。  
（７）
前記発生源がインダクタとコンデンサによるＬＣ共振器を有する（１）から（６）までの何れかに記載の半導体装置。
（８）
前記半導体チップが前記ＬＣ共振器を使用した発振器を有する（１）から（７）までの何れかに記載の半導体装置。
（９）
前記半導体チップがテレビジョン放送受信用チューナを構成するようにした（１）から（１０）までの何れかに記載の半導体装置。
【符号の説明】
【００４０】
１０，２０，３０，４０・・・半導体装置
２・・・基板、
３ａ，３ｂ・・・半導体チップ
４ａ，４ｂ・・・接着剤
５・・・スペーサ、
６ａ，６ｂ・・・ワイヤ
７・・・シールド層、
【図１】
2019123777.tif 000003
【図２】
2019123777.tif 000004
【図３】
2019123777.tif 000005
【図４】
2019123777.tif 000006
【図５】
2019123777.tif 000007
【図６】
2019123777.tif 000008
【図７】
2019123777.tif 000009
【図８】
2019123777.tif 000010
【図９】
2019123777.tif 000011
【国際調査報告】
2019123777.tif 000012
2019123777.tif 000013
2019123777.tif 000014
2019123777.tif 000015