(57)【特許請求の範囲】
【請求項１】
スレーブ主回路を有し、アクチュエータまたはセンサを含む入出力機器とのインタフェースを司るアクチュエータ，センサインタフェース回路（ＡＳｉ）から電源を供給されるスレーブに対し、
前記スレーブ主回路の出力信号を出力トランジスタのベースに導入し、そのエミッタを第１トランジスタのコレクタに接続し、この第１トランジスタのエミッタは第１抵抗および第２トランジスタのベースに接続し、前記第１トランジスタのベースは第３トランジスタのコレクタスと第３抵抗との接続部に接続し、第３トランジスタのエミッタは第２抵抗に接続し、第４トランジスタのエミッタは第３トランジスタのエミッタに、そのベースは第６抵抗に接続し、第６抵抗の他端は第７抵抗，第１コンデンサおよび第２トランジスタのコレクタに接続し、第７抵抗の他端は前記第２抵抗のトランジスタに接続されていない側に接続するとともに、ダイオードを通してＡＳｉ電源＋側に接続された第１コイルの他端に接続し、第１コンデンサの前記第６抵抗が接続されていない側を第１，第３および第５抵抗に接続するとともに、ＡＳｉ電源−側に接続された第２コイルの他端に接続したことを特徴とするアクチュエータ，センサインタフェース用スレーブの過負荷，短絡保護回路。
【請求項２】
前記第１コイルと入出力機器との間に定電圧回路を設けたことを特徴とする請求項１に記載のアクチュエータ，センサインタフェース用スレーブの過負荷，短絡保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、プロセス入出力機器として用いられるアクチュエータ，センサ等に対してインターフェースを司るアクチュエータ，センサインターフェース回路（以下、ＡＳｉとも略記する）用スレーブにおける過負荷，短絡保護回路に関する。
【０００２】
【従来の技術】
ＡＳｉはＥＮ規格（ＥＮ５０２９５）で規定されたビットレベルの信号を取り扱うネットワークで、フィールドネットワークの中で最下位層に位置する。
図４にＡＳｉのネットワーク構成例を示す。上位にマスタ２があり、マスタ２から通信と電源を兼用した２本の電線が延びている（ＡＳｉ＋，ＡＳｉ−）。ＡＳｉ＋とＡＳｉ−には、ＤＣ３０Ｖの電源４と通信信号を減衰させないためのデカップリング回路を内蔵したＡＳｉ専用電源３とが接続される。スレーブ１１〜１４はここでは４台示すが、最大で３１台接続可能である。
【０００３】
スレーブ１１〜１４としては、負荷を制御するための出力のみを持ったもの（スレーブ１１）、センサまたはアクチュエータの信号を取り入れる入力のみを持ったもの（スレーブ１４）、または出力および入力の両方を持ったもの（スレーブ１２，１３）等の種類がある。また、出力を持ったスレーブに対しては、負荷を動作させるためＤＣ電源４を接続するようにしたもの（スレーブ１１，１２）と、負荷を動作させるための電源もＡＳｉ電源３からとるようにしたものとがある（スレーブ１３）。
マスタ２はプログラマブルコントローラ（ＰＬＣ）と組み合わされており、センサおよび入力に対して要求される負荷の動作をさせるため、マスタ２で必要なプログラムを組み、動作の制御をするようにしている。
【０００４】
図５にスレーブの従来例を示す。これは、負荷を動作させるための電源もＡＳｉ電源から取るようにしたもので、ＡＳｉ＋側は逆接続防止用のダイオードＤを通して、ＡＳｉスレーブ用のＡＳＩＣを含むスレーブ主回路１ＡおよびコイルＬ１に接続される。また、ＡＳｉ−側はスレーブ主回路１ＡおよびコイルＬ２に接続される。コイルＬ１とＬ２間にはコンデンサＣ２が接続され、これらコイルとコンデンサによりフィルターをかけ、以降の回路に信号がのらないようにしている。スレーブ主回路１Ａからの出力信号は、出力トランジスタＴ０に接続される。負荷（Ｘ）７は出力トランジスタＴ０のコレクタとコイルＬ１を通したＡＳｉ＋側に接続し、スレーブ主回路１Ａからの出力信号で出力トランジスタＴ０がオンしたとき、ＡＳｉ電源から負荷（Ｘ）７に電圧が供給され、オンするようになっている。また、センサ６を入力とする場合もＡＳｉ電源から電圧が供給されるようにしている。さらに、過負荷・短絡検知回路１Ｂが電流通路部に設けられ、過負荷電流またはセンサ消費電流の過電流や負荷短絡電流の検知をするようにしている。なお、過負荷・短絡検知回路１Ｂは通常、専用のＩＣが用いられる。
【０００５】
【発明が解決しようとする課題】
上記のように、負荷・短絡検知回路としては専用のＩＣが用いられるが、この専用ＩＣは一般に高価なためコストアップになる、という問題がある。また、負荷やセンサには、コイルを通してＡＳｉ電源から電力を供給するようにしているので、負荷およびセンサには約３０Ｖの電圧が印加されることになる。そのため、例えば定格電圧が２４Ｖ±１０％のセンサまたは負荷の場合、定格以上の電圧となって使用できなくなるという問題もある。
したがって、この発明の課題は低コスト化を図ること、定格による制限をなくすことなどにある。
【０００６】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、スレーブ主回路を有し、アクチュエータまたはセンサを含む入出力機器とのインタフェースを司るアクチュエータ，センサインタフェース回路（ＡＳｉ）から電源を供給されるスレーブに対し、
前記スレーブ主回路の出力信号を出力トランジスタのベースに導入し、そのエミッタを第１トランジスタのコレクタに接続し、この第１トランジスタのエミッタは第１抵抗および第２トランジスタのベースに接続し、前記第１トランジスタのベースは第３トランジスタのコレクタスと第３抵抗との接続部に接続し、第３トランジスタのエミッタは第２抵抗に接続し、第４トランジスタのエミッタは第３トランジスタのエミッタに、そのベースは第６抵抗に接続し、第６抵抗の他端は第７抵抗，第１コンデンサおよび第２トランジスタのコレクタに接続し、第７抵抗の他端は前記第２抵抗のトランジスタに接続されていない側に接続するとともに、ダイオードを通してＡＳｉ電源＋側に接続された第１コイルの他端に接続し、第１コンデンサの前記第６抵抗が接続されていない側を第１，第３および第５抵抗に接続するとともに、ＡＳｉ電源−側に接続された第２コイルの他端に接続したことを特徴とする。
上記請求項１の発明においては、前記第１コイルと入出力機器との間に定電圧回路を設けることができる（請求項２の発明）。
【０００７】
【発明の実施の形態】
図１はこの発明の第1の実施の形態を示す構成図で、抵抗，コンデンサおよびトランジスタのみで過負荷・短絡保護回路を構成した点が特徴である。
通常の状態では、トランジスタＴ３は抵抗Ｒ２を通してベース電流が流れ、オンとなっている（Ｔ４はオフ）。これにより、トランジスタＴ１にベース電流が供給され、これもオン状態になっている。その結果、負荷電流とセンサの消費電流を合計した電流Ｉが、トランジスタＴ１のコレクタ・エミッタ間を流れる。そして、負荷電流またはセンサの消費電流が増大すると、抵抗Ｒ１間の電圧Ｖａが増大してくる。抵抗Ｒ１はこの過負荷・短絡保護回路が動作する電流値を決定するもので、例えば、
Ｒ１＝Ｖｂｅ２／Ｉｏｐ
なる値に設定する。ここに、Ｖｂｅ２はトランジスタＴ２のベース・エミッタ間電圧、Ｉｏｐは過負荷・短絡保護回路動作電流である。
【０００８】
抵抗Ｒ１間の電圧Ｖａが上記Ｖｂｅ２以上になる電流Ｉが流れると、Ｔ２のベース電流が流れＴ２がオンとなる。Ｃ１は、通常の場合は約３０Ｖに充電されているが、過負荷または短絡電流が流れてＴ２がオンすると、瞬時に放電され約０Ｖになる。このため、Ｔ４のベース電流Ｉ２が抵抗Ｒ２および抵抗Ｒ６を通して流れ、Ｔ４がオンとなる。Ｔ４がオンになると、Ｔ３のベース電位が上昇してＴ３がオフし、これによりＴ１もオフとなる。
【０００９】
その後、コンデンサＣ１は、抵抗Ｒ７を通る電流Ｉ１とトランジスタＴ４のベース電流Ｉ２によって充電され、徐々に電圧が上昇する。そして、コンデンサＣ１間の電圧Ｖｃが、
Ｖｃ≒[３０×Ｒ５／（Ｒ２＋Ｒ５）]−Ｖｂｅ４
になったとき、Ｔ４は再びオフになる。なお、Ｖｂｅ４はトランジスタＴ４のベース・エミッタ間電圧を示す。
【００１０】
Ｔ４がオフになると、Ｔ３，Ｔ１はオンするが、過負荷または短絡電流が流れていると、瞬時にＴ２がオンしてＣ１の電荷が放電され、Ｔ１をオフとする。すなわち、抵抗Ｒ２，Ｒ６，Ｒ７およびコンデンサＣ１で決定される周期で、Ｔ１は瞬時のオンを繰り返すことになる。
図２にＶｃおよびＶａの電圧変化例を示す。同図（ａ）はＶｃを、同図（ｂ）はＶａをそれぞれ示す。同図（ｂ）からも明らかなように、Ｔ１は瞬時のオンなので、負荷電流等はほとんどシャットダウン（阻止）されて、過負荷または短絡状態から保護される。
【００１１】
図３はこの発明の第２の実施の形態を示す構成図である。図１との相違はセンサ等の入出力機器を接続する前段に定電圧回路１Ｃを挿入した点にあり、その他は同様である。これは、日本ではＤＣ２４Ｖが一般的な電圧のため、定電圧回路１Ｃによりその電圧になるようにしている。
【００１２】
【発明の効果】
この発明によれば、過負荷・短絡保護回路を安価な抵抗，コンデンサおよびトランジスタのみで形成できるので、低コスト化が可能となる。
また、過負荷・短絡保護回路の入力部と出力部との間に定電圧回路を挿入することで、負荷，センサ等に印加される電圧を日本の仕様に合う電圧にすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す構成図である。
【図２】図１の動作概要図である。
【図３】この発明の第２の実施の形態を示す構成図である。
【図４】ＡＳｉネットワーク構成例を示す構成図である。
【図５】スレーブの従来例を示す構成図である。
【符号の説明】
１，１１，１２，１３，１４…スレーブ、１Ａ…スレーブ主回路、１Ｂ…過負荷・短絡検知回路（専用ＩＣ）、１Ｃ…定電圧回路、２…マスタ、３…ＡＳｉ電源、４…ＤＣ電源、５１，５２，５３，５４…入出力機器、６…センサ、７…負荷（Ｘ）、Ｌ１，Ｌ２…コイル、Ｃ１，Ｃ２…コンデンサ、Ｒ１，Ｒ２，Ｒ３〜Ｒ５，Ｒ６，Ｒ７…抵抗、Ｔ０，Ｔ１，Ｔ２，Ｔ３，Ｔ４…トランジスタ、Ｄ…ダイオード。
【図１】
0003775554.tif 000002
【図２】
0003775554.tif 000003
【図３】
0003775554.tif 000004
【図４】
0003775554.tif 000005
【図５】
0003775554.tif 000006