(57)【特許請求の範囲】
【請求項１】
第１空間解像度を有する連続するフレームの個々のイメージ領域を表すブロックにおける圧縮ビデオデータを圧縮解除する装置であって、各フレームが複数の別々のイメージ領域よりなる装置において、
圧縮解除されたビデオデータをストアするためのメモリ手段と、
前記第１空間解像度より低い第２空間解像度を有する対応するイメージ領域を表す圧縮解除されたビデオ信号を生成するため、前記圧縮ビデオデータの個々のブロックを圧縮解除する圧縮解除手段と、
前記圧縮解除されたビデオ信号を前記メモリ手段にストアする手段と、
逆変換手段に結合された第１入力端子を有し、第２入力端子を有し、前記メモリ手段に結合された出力端子を有する加算手段と、
前記メモリ手段と、前記加算手段の第２入力端子との間に結合されたビデオ信号動き補償予測器と、
前記メモリ手段と、前記ビデオ信号動き補償予測器との間に結合された補間手段であって、前記メモリ手段からアクセスされたＮ×Ｎピクセル値のマトリックスから、Ｍ×Ｍピクセル値のマトリックスを生成する補間手段と、
前記ビデオ信号動き補償予測器と、前記加算手段の前記第２入力端子との間に結合されたデシメータであって、前記ビデオ信号動き補償予測器から供給されたＭ×Ｍピクセル値のマトリックスから、Ｎ×Ｎピクセル値のマトリックスを生成するデシメータと、
を含み、
圧縮ビデオデータの前記ブロックは、Ｍ×Ｍピクセル値のマトリックスに対して変換を行うことにより生成された係数よりなり、
前記圧縮解除手段は、
Ｎ×Ｎ伝送係数のマトリックスに対して逆変換を行う前記逆変換手段と、
Ｍ×Ｍピクセル値のマトリックスに対して変換を行うことにより生成された前記係数に応答し、Ｎ×Ｎ係数のマトリックスを、個々のイメージ領域に対して逆変換を行う前記手段に供給し、ＭとＮが整数であり、ＭがＮより大きい手段と、を含むことを特徴とする装置。
【請求項２】
請求の範囲第１項に記載の装置において、前記圧縮ビデオデータは、動きベクトルを含み、
前記動きベクトルは、前記ビデオ信号動き補償予測器に結合され、
前記ビデオ信号動き補償予測器は、前記動きベクトルに応答して、ピクセル値の個々のマトリックスにアクセスするためのメモリリードアドレスを生成するように条件付けされ、
前記メモリリードアドレスのＬＳＢは、前記補間手段に結合される
ことを特徴とする装置。
【請求項３】
第１空間解像度より低い第２空間解像度を有する対応するイメージ領域を表す圧縮解除されたビデオ信号を生成するため、前記第１空間解像度を有する連続するフレームの個々のイメージ領域を表すブロックにおける圧縮ビデオデータを圧縮解除する装置であって、ビデオデータの前記ブロックは、Ｍ×Ｎピクセル値のマトリックスを表すＭ×Ｎ変換係数のマトリックスを含み、しかも、少なくとも、前記ピクセルの前記第１空間解像度に等しい空間解像度を有する動きベクトルを含む装置において、
Ｍ×Ｎ変換係数のマトリックスのブロックのソースと、
Ｍ×Ｎ変換係数の前記ブロックに応答する逆変換手段、を含む第１生成手段であって、Ｓ×Ｒピクセル値（Ｍ，Ｎ，Ｓ，およびＲは整数であり、Ｍ×Ｎ＞Ｓ×Ｒである）の対応するマトリックスを生成する第１生成手段と、
Ｓ×Ｒピクセル値のマトリックスをストアするためのメモリ手段と
動きベクトルの空間解像度と前記メモリ手段のＳ×Ｒピクセル値のマトリックスとを一致させるビデオ信号動き補償予測器、を含む第２生成手段であって、前記メモリ手段のＳ×Ｒピクセル値のマトリックスと、前記動きベクトルとに応答し、前記第２空間解像度を有する個々のイメージ領域を表すＳ×Ｒピクセル値のマトリックスを生成する第２生成手段と、
前記第１生成手段により生成されたＳ×Ｒピクセル値の対応するマトリックスと、前記第２生成手段により生成されたＳ×Ｒピクセル値のマトリックスとに応答して、Ｓ×Ｒピクセル値のマトリックスを生成し前記メモリ手段に供給する加算手段と、
を含み、
逆変換手段を含む前記第１生成手段は、Ｍ×Ｎ変換係数のマトリックスのブロックの前記ソースに結合され、Ｓ×Ｒ個の係数のみを前記逆変換手段に供給するマスキング装置をさらに含み、
前記逆変換手段は、Ｓ×Ｒ個の係数を処理して、Ｓ×Ｒ個のピクセル値を供給するようにし、
ビデオ信号動き補償予測器、を含む前記第２生成手段は、
前記ビデオ信号動き補償予測器に関連付けした補間手段であって、前記メモリ手段にストアされているＳ×Ｒピクセル値のマトリックスから、Ｍ×Ｎピクセル値のマトリックスを生成する補間手段と、
前記加算手段の第２入力端子と前記ビデオ信号動き補償予測器との間に結合され、Ｓ×Ｒピクセル値のマトリックスを前記加算手段に供給するデシメータと、をさらに含む
ことを特徴とする装置。
【請求項４】
請求の範囲第３項に記載の装置において、前記動きベクトルは、前記ビデオ信号動き補償予測器に結合され、
前記ビデオ信号動き補償予測器は、前記動きベクトルに応答して、ピクセル値の個々のマトリックスにアクセスするためのメモリリードアドレスを生成するように条件付けされ、
該メモリリードアドレスのＬＳＢは、前記補間手段に結合される
ことを特徴とする装置。
【発明の詳細な説明】
技術分野
本発明は、高解像度テレビジョン(HDTV)に関し、特に、HDTV信号に応答するテレビジョン受信機であって、コストが安く、NTSC受信機と同等の特性を有するテレビジョン受信機に関する。
背景技術
アメリカ合衆国の未来のHDTVシステムとして提案され現在評価されているシステムは、主にディジタルであり、比較的高解像度のイメージを提供する。信号がディジタルで比較的高解像度であるので、このような信号を処理するように設計された受信機は、莫大なアートハードウェア(art hardware)を必要とし、充分なビデオメモリ(VRAM)を含むことになる。その受信機の技術が成熟するまで（おそらく10年ないし15年を要するかも知れない）、このハードウェアはHDTV受信機のコストを高くすることになり、虞らく、中流階級の家庭が受信機を２台以上購入するのは無理であろう。しかし、ほとんどの中流階級の家庭は複数台の受信機を持つことに慣れている。従って、低コストのHDTV受信機を近い将来購入するニーズは存在する。
本発明者は、当然、低コストのHDTV受信機を提供できるが、解像度は幾分犠牲にしなければならないと考えている。このような受信機はNTSC受信機より次の点が有利である。すなわち、このような受信機は、NTSC受信機に共通の欠点、例えば、クロスカラー(crosscolor)とクロスルーマ(crossluma)の妨害を被ることがなく、しかも、ディジタルであることから、他のディジタル装置、例えば、ホームコンピュータとの互換性もある点が有利である。
典型的なHDTV信号はイメージを1050ライン、１ライン当たり1440ピクセルで表すことができる。典型的なHDTV受信機は、符号化された信号を処理するのに、例えば、４つのVRAMを必要とし、また、幾つかのフィールドの圧縮されたデータをバッファリングするのにメモリを必要とする。８ビットサンプルの場合、４つのVRAMは48.38Mbitの高速メモリを必要とする。あるいはまた、HDTV信号が復号化され、525ライン、１ライン当たり910ピクセルの通常のNTSC解像度にされた場合は、15.29Mbitの低速VRAMのみが必要である。すなわち、高解像度イメージに対して必要な容量の約1/3を必要とする。メモリの容量がより小さく、速度が遅いので、低解像度の受信機のコストを大幅に削減することができる。
本発明は、比較的高解像度のHDTV信号を受信し、HDTV信号のデータ部分のみを利用して、低解像度イメージを表す信号を生成しイメージを再生するのに必要なハードウェアの削減に影響を与える装置である。
【図面の簡単な説明】
第１図は本発明を説明するのに有用な階層化された信号を示す図である。
第２図は圧縮されたディジタルテレビジョン信号を処理する典型的なテレビジョン受信機を示すブロック図である。
第３図はHDTV受信機のコンテキストで、第２図の構成要素14に組み込むことができる圧縮解除装置を示すブロック図である。
第４図，第５図，第７図，および第８図は本発明を具現化した圧縮解除回路の他の例を示すブロック図である。
第６図は第５図に示す補間器319により供給されるサンプルフォーマットの例を示す図である。
第8A図，第8B図，および第8C図は第８図に示す構成要素308にインプリメントすることができるマスキング機能の他の例を示す図である。
第９図は第８図に示す係数マスキング装置308を示すブロック図である。
第10図は第７図に示す装置の動作を示すフローチャートである。
発明を実施するための最良の形態
本発明を、Advanced Television Research Consortium(NBC,Thomson Consumer Electronics,North American Philips Corporation,SRI/DSRC)により提案された形式の圧縮ディジタルテレビジョン信号に関して説明する。この形式は、MPEG(Motion Picture Experts Group)により提案された標準と同様であり、詳しくは、"International Organization for Standardization",ISO-IEC JT(1/SC2/WG1),Coding of Moving Pictures and Associated Audio,MPEG 90/176 Rev.2,Dec.18,1990を参照されたい。この信号は階層化されており、第１図に示す形式をとる。当然のことであるが、本発明はこの信号の使用に限定されるものではなく、少なくとも同様のフォーマットを有する信号に適用可能である。
第１図を説明する。第１図はMPEG圧縮テレビジョン信号の一般的な形式を示す。この信号は連続するピクチャグループGOPiにより編成されている。ピクチャグループGOPiはそれぞれ同様の番号のイメージフレームからの圧縮データを含む。ピクチャグループはL1を付した最も上の行にボックスで示す。各GOP(L2)はヘッダを含み、ヘッダの後に、ピクチャデータのセグメントを含む。GOPヘッダは水平および垂直ピクチャサイズと、アスペクト比と、フィールド／フレームレートと、ビットレートと、等々に関連するデータを含む。
個々のフィールド／フレームに対応するピクチャデータ(L3)は、ピクチャヘッダを含み、ピクチャヘッダの後にスライスデータ(L4)を含む。個々のスライスGOBiは、連続したイメージ領域に対するイメージ情報を含む。例えば、各GOBは16個の連続する水平イメージラインを表すデータを含むことができる。ピクチャヘッダはフィールド／フレーム番号とピクチャコードタイプを含む。各スライス(L4)はあるイメージ内の位置を識別するヘッダを含み、そのヘッダの後に、データMBiの複数のマクロブロックを含む。スライスヘッダはグループ番号と量子化パラメータも含むことができる。
マクロブロックはスライスの部分に対するイメージを表すデータを含む。MPEGフォーマットの典型的なマクロブロックは、16×16ピクセルのマトリックスをカバーするイメージ領域を表す。マクロブロックは、実際には、６個のブロックよりなり、そのうちの４つのブロックはルミナンス情報を運び、２つのブロックはクロミナンス情報を運ぶ。４つのルミナンスブロックはそれぞれ８×８ピクセルのマトリックス、すなわち、16×16マトリックスの1/4を表す。クロミナンスブロックは、それぞれ、16×16ピクセルのマトリックスの全体を表す８×８マトリックスである。個々のブロックは、ピクセルデータの個々のマトリックスから生成されたDCT(discrete cosine transform)係数を含む。例えば、各ルミナンスブロックは、８×８マトリックスから生成され、８の８倍、すなわち、64個ものDCT係数を含む。１つの係数はDCすなわち平均ブライトネス情報を運び、残りの係数はそれぞれ異なるイメージ空間周波数スペクトラムに関連する情報を運ぶ。それらの係数は、まず、DC係数を用いて特定の順番で配置され、残りの係数はスペクトラムの重用度(importance)の順番で配置される。多くのイメージは、ゼロ値である多くのDCT係数に結果的になるlittle detailを含むことができる。個々のブロックの係数の階層では、最後の非ゼロ値の次のゼロ値の係数が全てブロックデータから削除され、EOB(end of block)コードが最後の非ゼロ値の後に挿入される。さらに、最後の非ゼロ値係数の前に生じたゼロ値係数はランレングス符号化される。従って、データのブロックには、64個未満の係数が存在することができる。
各マクロブロックMBi(L5)はヘッダを含み、このヘッダの後に、動きベクトルと、符号化された係数を含む。MBiヘッダはマクロブロックアドレスと、マクロブロックタイプと、量子化パラメータとを含む。符号化された係数をレイヤL6に示す。データの多くはDCT数とヘッダ係数とを含み、可変長符号化される。さらに、データの幾つか、例えば、DC DCT係数と動きベクトルは、DPCM符号化される。
第１図に示すデータは、典型的には、シャフリングして、ブロックエラーのインパクトを軽減し、再フォーマットして一定バイト数の伝送パケットにし、受信機での同期を容易にする。さらに、データの伝送パケットは、例えば、リード・ソロモン・コーダによりエラー符号化され、パリティ検査ビットが追加される。
第２図はHDTV受信機の一般的な形式を示す。放送用HDTV信号はアンテナ９により受信され、チューナ・復調装置10に供給される。チューナ・復調装置10の出力はディジタルビットストリームであり、誤り訂正符号器とリシャフラ(reshuffler)11に供給される。誤り訂正符号器とリシャフラ11は、信号伝送中に生じたデータエラーを検出し訂正するため、例えば、リード・ソロモン・誤り訂正符号器を含み、しかも、逆データシャフリングを行う装置を含む。誤り訂正符号化され再シャフリングされたデータは、構成要素12に供給される。構成要素12は、伝送パケットフォーマットを分解し、そのデータを、第１図に示す一般的なシーケンスで置く。誤り訂正符号化機能と、再シャフリング機能と、パケット分解機能は異なるシーケンスで生じる。異なるシーケンスは、送信機でパフォームされる機能と逆の機能の逆の順番である。
再フォーマットされたデータは可変長復号器13に供給される。可変長復号器では、可変長符号化されたデータが復号化され、任意のランレングス符号化されたデータが復号化される。復号化されたデータは圧縮解除装置14に供給される。圧縮解除装置14は、圧縮されたイメージデータを、ラスタピクセルデータに変換し、そのピクセルデータをイメージメモリ、すなわち、VRAMに供給する。その後、VRAMのピクセルデータはディスプレイ装置か、レコーダか、あるいは、他のビデオ信号利用装置に供給される。
第３図はビデオデータをMPEGライクなフォーマットで処理するようにした圧縮解除装置の例を示す。第３図に示すシステムは周知の動き補償予測ビデオ復号器とほとんど同様である。よって、詳細な説明は省略する。第３図を説明する。可変長復号器300により供給されたデータは、圧縮解除コントローラ302に供給される。圧縮解除コントローラ302には、逆DPCM符号器306Aおよび306Bが組み込まれている。圧縮解除コントローラ302は、圧縮されたビデオデータからヘッダデータを取り出し、その圧縮解除シーケンスをプログラムする。圧縮解除コントローラ302は、典型的には、ヘッダデータに含まれているある変数に影響される特定のルーチンをパフォームするようにプログラムされたステートマシンである。
圧縮解除コントローラ302は係数データを逆DPCM符号器306Aに供給する。逆DPCM符号器306Aでは、コードワードがそのまま渡されるか、あるいは、必要に応じて復号化される。動きベクトルデータは逆DPCM符号器306Bに供給され、逆DPCM符号器306Bでは、動きベクトルが復号化される。復号化された動きベクトルは動き補償予測器304と結合され、その係数は逆DCT装置、すなわち、IDCT310と結合される。IDCT装置は、ブロックの係数に応答して、８×８ピクセル情報のマトリックスを生成する。ピクセル情報は予め定めた順番で加算器312に供給される。加算器312からの出力データは、圧縮解除されたピクセル値に対応する。これらの値はディスプレイメモリ(VRAM)318に入力される。ディスプレイメモリ318のこれらの値をディスプレイ装置に供給することができる。加算器312からの出力値もバッファメモリ対、すなわち、VRAM314および316に供給される。メモリ314および316は、それぞれ、１イメージフレームのピクセルデータをストアするのに十分な容量を有する。VRAM314および316は予測器304に結合される。予測器304は動きベクトルに応答して、VRAM314,316のいずれか、または両方からの適正な８×８ピクセルデータのブロックにアクセスし、８×８ピクセルデータのブロックを加算器312に供給する。
一般的に、MPEGライクなシステムでは、予め定めたフレームを表すデータがフレーム内符号化され、残りのフレームを表すデータがフレーム間符号化される。フレーム内符号化されたフレームを表すデータは、ピクセルデータをセグメント化して個々の８×８ブロックにすることにより生成され、ピクセルデータに対してDCTを行う。あるいはまた、フレーム間符号化されたフレームを表すデータが、イメージフレームを前のフレームか、後のフレームか、あるいは前後のフレームから予測することにより生成される。予測されたフレームと実際のフレームの差（レシデュ）を決定する。そして、８×８レシデュデータのブロックに対してDCTを行う。従って、フレーム内DCT係数はイメージデータを表し、フレーム間DCT係数はフレーム差データを表す。動きベクトルは、フレーム内符号化されたフレームに対しては生成されない。動きベクトルは、フレーム間符号化されたフレームに対して、次のようなコードワードである。すなわち、予測されたフレームを生成するのに用いられるフレーム内の８×８ピクセルのブロックを識別する。そのブロックは、現在符号化されているフレーム内で現在処理されているブロックと最も良く整合する。MPEGライクな符号化／復号化プロセスの詳細な説明は、米国特許5,122,875号を参照されたい。
第３図を説明する。フレーム内符号化されたフレーム(I)が処理されているとき、予測器304はゼロ値を加算器312に供給するように条件付けされる。IDCT310により供給されたデータであって、逆DCT処理されたデータは、ピクセル値のブロックに対応する。これらの値はそのまま加算器312により渡され、表示のために、VRAM318にロードされ、その後のフレームを予測する際に用いるため、VRAM314または316のいずれかにロードされる。Ｉフレームが復号化された直後に、Ｉフレームの後に予め定めた数のフレームを生じるフレームに対応してフレーム間符号化されたフレーム(P)は、可変長復号器から利用される。このＰフレームは、符号器にて、前のＩフレームから予測されたものである。従って、ＰフレームのDCT係数はレシデュを表す。これらのレシデュは、復号化されたＩフレームのピクセル値に加算されると、現Ｐフレームに対してピクセル値を生成することになる。このＰフレームを復号化すると直ちに、IDCT310は、復号化されたレシデュを加算器312に供給する。予測器304は、動きベクトルに応答して、VRAMからのＩフレームのピクセル値の対応するブロックにアクセスし、適正な順番で、加算器312に供給する。加算器312により供給されたサム(sum)はこのＰフレームに対するピクセル値である。これらのピクセル値はディスプレイRAM 318にロードされ、VRAM314または316のいずれかにロードされる。ただし、VRAM314または316は復号化されたＩフレームピクセル値をストアしていない。
Ｐフレームを復号化した後、通常、ＩおよびＰフレームの中間で生じる。符号化されたフレーム（Ｂフレーム）が供給され、そのフレームはフレーム間符号化され、従って、Ｐフレームと同様に復号化される。しかし、復号化されたＢフレームデータはVRAM314および316にストアされない。復号化されたＢフレームデータは他のフレームを予測するために用いられない。
第４図は本発明の第１実施態様を示す。第４図は第３図の適正な装置の一部を省略して示す。第４図において、第３図と同一構成要素は同一符号を付してある。第４図において、２次元デシメータ311はIDCT310と加算器312の間に設けてある。デシメータ311は、例えば、IDCTにより供給されたピクセルマトリックスの１行おきの値と、残りの１行おきの値（ピクセル値またはピクセルレシデュ）を除去し、ピクセルデータポイントを４のファクタごとに削減させるサブサンプラを含む。このサブサンプリングにより、垂直方向に並べられたピクセルデータを除去するようにすることができるか、あるいは、千鳥格子状(quincunx)フォーマットに従って、削減されたデータで実効解像度をより高くすることができる。デシメータは、サブサンプリングプロセスによる折り返し(aliasing)を排除するローパスフィルタも含むことができる。他のサブサンプリングフォーマットを採用することができる。しかし、サブサンプリングが単にピクセル値を落とすことにより行われる場合は、サブサンプリング係数は２の累乗に限定される。あるいはまた、サブサンプリングが補間により行われる場合は、デシメーションファクタを種々選択することもできる。
そのデータが４のファクタごとに削減されるので、バッファすなわちVRAMメモリ容量は第３図に示す装置に比較して４のファクタごとに削減される。第４図に示すVRAM315は、一般的に、第３図に示すメモリ要素314および316と同一形式である。しかし、注意すべきことであるが、第３図でおいてさえ、２つのメモリセクション314および316を単一のメモリ要素か、あるいは、多くのメモリ要素により実現することができる。
デシメーション311の後の回路の速度要件は、同様に、減少される。予測器304′は次の点で、第３図に示す予測器304と相違する。すなわち、動きベクトルに応答して、予測器304′は、例えば、メモリからの４×４ピクセル値のマトリックスにアクセスするのであって、８×８マトリックスにはアクセスしない。さらに相違する点は、アドレス構造である。適正に、予測器がアドレスを生成するか、あるいは、動きベクトルにより識別されるピクセルのマトリックスにアクセスするため、少くとも開始アドレスを生成する。サイズが削減されたVRAMは、動きベクトルにより表された全ての可能なアドレスに対応するアドレシング位置（従って、アドレス）がないことになる。しかし、このことは、より容量の大きいメモリ構造のように、アドレスを予測器内で生成させ、生成されたアドレスの上位ビットのみを用いることにより適応させることができる。このことは、そのデータが水平および垂直方向に２のファクタでデシメートされた場合には、垂直および水平アドレス値のLSB(least significant bit)を除く全てのビットをVRAMアドレスバスに供給することを含む。あるいはまた、動きベクトルを、予測器に供給する前に、図に示すように、トランケーション(truncation)要素307によりトランケーションすることができる。
第５図は本発明の第２実施態様を示す。これは、第４図に示す実施態様に勝る改善されたイメージを生成する。この改善は、
この改善は、トランケーションされた動きベクトルを利用するのではなく、全ての動きベクトルを利用するか、あるいは、トランケーションメモリの影響をVRAM 315に及ぼした結果である。第５図において、補間器319はVRAM315と予測器304"の間に設けられている。さらに、２次元デシメータ313は、デシメータ311と同様に、予測器304"と加算器312の間に設けられている。補間器319はデータのブロックをVRAM315から受取り、８×８ブロックを生成する。この８×８ブロックは予測器304"に結合される。予測器304"は８×８データのブロックをデシメータ313に結合する。デシメータ313は、そのデータをサブサンプリングして４×４データのブロックにする。４×４データのブロックは、デシメータ311から加算器312に供給されるデータフォーマットに一致している。
このプロセスがイメージ再構成精度を向上させる方法を理解するため、第５図および第６図を説明する。第６図は補間器319によりパフォームされるアルゴリズムを表す。この例のアルゴリズムでは、４×４ブロックではなく、５×５データのブロックがVRAM315からアクセスされる。トランケーションされたアドレスがアクセスする４×４データのブロックは、VRAMからアクセスされる５×５ブロックの左上隅に含まれる。メモリからアクセスされた５×５データのブロックは、第６図に丸で表す。黒のダイヤモンドは補間された値を表す。これら補間された値は公知の２次元補間法により生成することができる。例えば、偶数行R0,R2,R4,R6,およびR8の補間された値は、各偶数行の隣り合う２つの値を平均して生成することができる。平均して得られた値はそれらの２つの値の間に配置する。奇数行の補間された値は補間された個々の値の上および下の値を平均することにより生成することができる。第６図に示す値のマトリックスは９行、９列よりなる。補間器は８行、８列のマトリックスを予測器304に供給する。よって、データを選択することができる。この例では、VRAM315からのデータのブロックをアクセスするために、予測器により生成された開始点アドレスのLSBにより、選択が決定される。垂直アドレスのLSBが偶数、すなわち、論理０である場合には、補間器により出力されるマトリックスは行R0-R7を含む。垂直アドレスのLSBが奇数、すなわち、論理１である場合、出力されるマトリックスは行R1-R8を含む。同様に、アドレスされた水平または列のLSBが偶数（奇数）である場合は、出力されたマトリックスは列C0-C7(C1-C8)を含む。デシメートされたドメインでは、（行および／または列により相対的に置換される）代替マトリックスのいずれかを選択することにより、再構成され解像度が低下したイメージの精度で、（サブサンプリングされたイメージに対して）1/2のピクセル改善が行われる。
VRAM315からアクセスされるマトリックスのサイズ（例えば、４×４、５×５，６×６）を決定することになる代替補間装置を、要素319に代えて利用することができる。
第５図に示す実施態様では、メモリが減少し、解像度が僅かに向上し、デシメータ311の後の回路要素に対する計算速度が軽減される。
第７図は本発明の第３実施態様を示す。これは、ピクセル解像度が1/2だけ向上するという点で、第５図に示す実施態様と同様である。第７図に示す装置はデシメータ311を有し、このデシメータ311は、加算器311の出力と、VRAMの入力の間の接続点に移動される。よって、予測器304と加算器312の間にデシメータが必要でなくなる。従って、第５図に示す装置よりハードウェアの集約が幾分軽減される。しかし、本実施態様では、各ブロックに対して、加算器は、４の４倍、すなわち、16回加算するのに対して、８の８倍、すなわち、64回加算する必要がある。その回数の残りの部分は第５図に示す対応する回路と同様に動作する。
第７図に示す回路の変形例は、VRAM315を予測器304"に直接接続し、しかも、補間器319を、予測器304"と加算器312の間に設けることにより実現することができる。
第８図は好ましい実施態様を示す。これは、VRAMのサイズを軽減し、同様に、IDCT320の複雑さを軽減するものである。第８図に示す装置では、ピクセルマトリックスのデシメーションはIDCT320で直接行われる。すなわち、IDCTは、デシメートされたピクセル値のブロックを加算器312に供給し、その結果、その回路の残りの部分が編成され、第５図に示す装置と同様に動作する。IDCT320に供給されたデータは、８×８ピクセルのマトリックスにより表されたイメージ領域の空間周波数スペクトラムを表す係数のシーケンスである。この例では、個々のイメージ領域に対する個々の周波数スペクトラムは、イメージの内容により、最高64個の係数により表される。IDCTに供給される係数の数が削減された場合は、IDCTにより出力されたピクセルマトリックスにより表されたイメージ領域の空間解像度は、付随して低下する。空間解像度が低下するので、イメージの質に影響を与えることなく、イメージ領域をより少ないピクセル数で表すことができる。イメージ領域をより少ないピクセルで表すことができる場合は、より少ない出力値を計算してIDCTを編成することができる。
第８図に示すシステムを次のように仮定する。すなわち、伝送された情報を垂直および水平方向で２のファクタごとにデシメーションして、イメージを供給する場合、IDCT320が８×８入力係数のマトリックスから、４×４出力値のマトリックスを計算するように編成されているものとする。このことにより、ハードウェアが充分節約され、同様に、IDCTの動作に必要な速度が軽減される。IDCT320には、伝送された係数の８×８マトリックスから選択された係数の４×４マトリックスが供給される。４×４係数のマトリックスは、第８図に示す係数マスキング装置308により選択される。構成要素308は８×８ドットを有するボックスで示す。それらのドットはそれぞれ係数を表す。斜線を施したドットは廃棄されるか、あるいは、IDCTに供給されない係数を表す。それらの係数がイメージ再構成に重要なことは演繹的に分かっている。よって、設計者は自由にこれらの係数を選択して、イメージ再構成に最も有利と思われる処理を行える。適正なMPEG信号フォーマットでは、それらの係数は周波数スペクトラムのオーダを下げた際に生じ、図示のマトリックスの場合は、ジグザグに配置する際に生じる。そのため、最も簡単な場合には、各イメージ領域に対して、伝送された第１の16個の係数のみを選択する必要がある。
第８図に示す装置でのデシメートは、周波数範囲で効率的に行われる。よって、処理チェインでは、アンチエリアス(antialias)フィルタは必要ではない。ただし、デシメータ313で必要とする場合を除く。
マスキングは、第９図に示す追加された要素301により示されるように、圧縮解除コントローラ302(第３図)で実行される。注意すべきことであるが、構成要素301は明示的なハードウェア装置か、あるいは、その機能をコントローラ302でプログラムしても良い。マスキングプロセスは第10図にフローチャートで示す。
マスキング機能は、利用できるデータをモニタリングするか、そのデータの予め定めた部分を選択するかのいずれかの機能である。そのデータのフォーマットはMPEGフォーマットであるものとする。そのデータは第１図に階層的に示す。このデータはブロックレベルのヘッダデータを含む。ヘッダデータは全て圧縮解除コントローラが必要とするものである。従って、構成要素301は全てのヘッダデータを渡すようになっている。ブロックレベルでは、そのデータはDCT係数またはEOBコードを備えている。イメージの内容により、各ブロックは１個ないし64個の係数を含むことができる。各ブロックは最後のノンゼロ係数と、その後に、EOBコードを有する。１つのブロックが17個以上の係数を含む場合は、装置301は第１の16個の係数を渡し、ついで、EOBコードを渡し、そのブロックに含まれる次の係数を破棄する。そのブロックの終りは、元のEOBコードが生じた時点で認識される。この時点では、次のブロックに対するデータが開始され、ついで、第１の16個の係数が選択される。等々。
第10図を説明する。デコーダ300からのデータが獲得され(80)、検査される(81)。検査されたデータがヘッダデータである場合は、そのデータはコントローラ302に渡され、ついで、カウントをリセットしてゼロにする(84)。検査されたデータがヘッダデータでない場合は、そのデータを検査して(83)、そのデータが係数データか否かを判定する。係数データでない場合（例えば、動きベクトルデータ等である場合）は、そのデータをコントローラ302に渡す。係数データである場合は、カウント値をインクリメントする(84)。カウント値が検査され、そのデータが検査され(85)、EOBコードか否かが判定される。カウント値がＮを超える値である場合（この例では、N=16）は、そのデータはEOBコードが生じるまで破棄される。ただし、このEOBは余分なデータであるので破棄される。カウント値がＮ未満である場合は、そのデータが検査され(88)、EOBか否かが判定される。そのデータがEOBでない場合は、コントローラに渡され(87)、次のデータワードが検査される(81)。そのデータがEOBである場合、すなわち、そのブロックの残りの係数が全てゼロ値であることを示す場合は、EOBがコントローラ302に渡される。そして、次のデータのブロックに対して、データを開始するため、そのカウント値がリセットされゼロにされる(89)。ステップ８５でカウント値がＮに等しい場合は、そのカウントがインクリメントされてＮになるデータワードは、EOBと置換される。
第8A図、第8B図、および第8C図は、係数データに対する可能な代替マスキング機能を示す。第8C図に示すマスキング機能により、空間周波数応答が垂直および水平次元で異なることになる。このようなマスキング機能をこの例で採用することができる。この例では、例えば、４×３イメージが16×９イメージに変換される。
以上、水平および垂直次元で２のデシメーションファクタを用いる例を説明したが、本発明は２のファクタに限定されるものではない。一般的には、１ないし８の任意のデシメーションファクタを用いることができるが、１および８はほとんど有用でない。
【図１】
0003793225.tif 000002
【図２】
0003793225.tif 000003
【図３】
0003793225.tif 000004
【図４】
0003793225.tif 000005
【図５】
0003793225.tif 000006
【図６】
0003793225.tif 000007
【図７】
0003793225.tif 000008
【図８】
0003793225.tif 000009
【図８Ａ】
0003793225.tif 000010
【図８Ｂ】
0003793225.tif 000011
【図８Ｃ】
0003793225.tif 000012
【図９】
0003793225.tif 000013
【図１０】
0003793225.tif 000014