(57)【特許請求の範囲】
【請求項１】
少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、共振器方向に延びるストライプ状の欠如部を有する電流阻止層、該電流阻止層のストライプ状欠如部に埋設された第２導電型の第３クラッド層、該第３クラッド層の上に設けられた第２導電型の保護層、とを有する半導体レーザ素子において、
該活性層は、少なくとも一方の端面に隣接した窓領域と、量子井戸構造を有する内部領域、とからなり、
該活性層の窓領域からのフォトルミネッセンスのピーク波長λｗは、該活性層内部領域からのフォトルミネッセンスのピーク波長λｉに対し、
λｗ≦λｉ−５ｎｍ
なる関係にあり、
該窓領域からのフォトルミネッセンスの半値幅は該内部領域からのフォトルミネッセンスの半値幅より狭いことを特徴とする半導体レーザ素子。
【請求項２】
請求項１記載の半導体レーザ素子において、
前記窓領域に対向する部分の前記第２導電型の保護層の層厚が、前記内部領域に対向する部分の前記第２導電型の保護層の層厚よりも厚いことを特徴とする半導体レーザ素子。
【請求項３】
請求項１記載の半導体レーザ素子において、
前記窓領域の共振器方向の長さＬｗが１０μｍ以上であることを特徴とする半導体レーザ素子。
【請求項４】
請求項１記載の半導体レーザ素子において、
前記量子井戸構造を構成する量子井戸層の厚さの合計の値が４０ｎｍ以下であることを特徴とする半導体レーザ素子。
【請求項５】
請求項１記載の半導体レーザ素子において、
前記第２導電型の保護層の上の前記窓領域に対向する部分に第１導電型の電流注入防止層を設けたことを特徴とする半導体レーザ素子。
【請求項６】
請求項５記載の半導体レーザ素子において、
前記第１導電型の電流注入防止層の共振器方向の長さＬｐはＬｗに対し、
Ｌｗ≦Ｌｐ
なる関係にあることを特徴とする半導体レーザ素子。
【請求項７】
請求項１記載の半導体レーザ素子において、
前記ストライプ状欠如部の前記窓領域に対向する部分の幅が、前記内部領域に対向する部分の幅よりも広いことを特徴とする半導体レーザ素子。
【請求項８】
少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層を積層するＤＨウェハー作成工程と、該ＤＨウェハーの第２クラッド層側に配設された層の表面の一部に第１の誘電体膜を形成する工程と、該ウェハーの前記第１の誘電体膜を形成した側にイオン化された原子を照射する工程と、該イオン化した原子を照射されたＤＨウェハーを熱処理する工程、とを含み、
前記ＤＨウェハーを熱処理する前に前記ＤＨウェハーの第２クラッド層側に配設された層の表面をエッチングすることを特徴とする半導体レーザ素子の製造方法。
【請求項９】
請求項８記載の半導体レーザ素子の製造方法において、
前記ウェハー面の第１の前記誘電体膜を形成した側にイオン化した原子を照射した後、前記ウェハー面全体を覆うように第２の誘電体膜を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項１０】
請求項９記載の半導体レーザ素子の製造方法において、
前記第２の誘電体膜を形成した後に前記ＤＨウェハーを熱処理することを特徴とする半導体レーザ素子の製造方法。
【請求項１１】
請求項９または請求項１０記載の半導体レーザ素子の製造方法において、
前記第２の誘電体膜を形成すると同時に前記ウェハー面の前記第１の誘電体膜を形成した側にイオン化された原子を照射することを特徴とする半導体レーザ素子の製造方法。
【請求項１２】
請求項８乃至１１のいずれかに記載の半導体レーザ素子の製造方法において、
前記イオン化した原子はアルゴン、酸素、窒素からなる群より選ばれた１つあるいは複数の原子であることを特徴とする半導体レーザ素子の製造方法。
【請求項１３】
請求項８乃至１２のいずれかに記載の半導体レーザ素子の製造方法において、
前記イオン化した原子を照射することにより、ウェハー面の前記第１の誘電体膜が形成されていない部分に、前記第２の誘電体膜を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項１４】
請求項９記載の半導体レーザ素子の製造方法において、
前記第２の誘電体膜の厚さは０．５μｍ以下であることを特徴とする半導体レーザ素子の製造方法。
【請求項１５】
請求項９記載の半導体レーザ素子の製造方法において、
前記第１の誘電体膜と前記第２の誘電体膜とは熱膨張係数がほぼ等しい材料であることを特徴とする半導体レーザ素子の製造方法。
【請求項１６】
請求項９記載の半導体レーザ素子の製造方法において、
前記第１の誘電体膜の厚さをｄ１、前記第２の誘電体膜の厚さをｄ２とする時、
ｄ１≧ｄ２
なる関係にあることを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスクシステム装置用などに用いられる半導体レーザ素子及びその製造方法に関し、特に高出力窓構造半導体レーザ素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、光ディスク装置用光源として、各種の半導体レーザが広汎に利用されている。とりわけ、高出力半導体レーザは、ＭＤドライブ、ＭＯドライブ、ＣＤ−Ｒ／ＲＷドライブ、書換型ＤＶＤドライブ等のディスクへの書き込み用光源として用いられており、さらなる高出力化が強く求められている。
【０００３】
半導体レーザの高出力化を阻む要因の一つは、共振器端面近傍の活性層領域での光出力密度の増加に伴い発生する光学損傷（ＣＯＤ：Ｃａｔａｓｔｒｏｐｈｉｃ  Ｏｐｔｉｃａｌ  Ｄａｍａｇｅ）である。
【０００４】
このＣＯＤの発生原因は、活性層の共振器端面近傍の活性層領域がレーザ光に対する吸収領域になっているためである。共振器端面では、表面準位または界面準位といわれる非発光再結合中心が多く存在する。活性層の共振器端面近傍に注入されたキャリアはこの非発光再結合によって失われるので、活性層の共振器端面近傍の注入キャリア密度は活性層の内部領域に比べて少ない。その結果、活性層の内部領域の高い注入キャリア密度によって作られるレーザ光の波長に対して、活性層の共振器端面近傍領域は吸収領域になる。
【０００５】
光出力密度が高くなると吸収領域での局所的発熱が大きくなり、温度が上昇し、バンドギャップが縮小する。その結果、更に吸収係数が大きくなり、温度が上昇する、という正帰還がかかり、活性層の共振器端面近傍に形成された吸収領域の温度はついに融点にまで達し、ＣＯＤが発生する。
【０００６】
このＣＯＤレベルの向上のために、半導体レーザの高出力化の一つの方法として、特開平９−２３０３７号公報に、多重量子井戸構造活性層の無秩序化による窓構造を利用する手法が開示されている。この半導体レーザ素子の構造図を図１７に、製造方法の工程図を図１８に示し、説明する。
【０００７】
図１７（ａ）は共振器端面を含む斜視図、図１７（ｂ）は図１７（ａ）のＩａ−Ｉａ線における導波路の断面図、図１７（ｃ）は図１７（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。
【０００８】
図１７において、１００１はＧａＡｓ基板、１００２はｎ型ＡｌＧａＡｓ下クラッド層、１００３は量子井戸活性層、１００４ａはｐ型ＡｌＧａＡｓ第１上クラッド層、１００４ｂはｐ型ＡｌＧａＡｓ第２上クラッド層、１００５はｐ型ＧａＡｓコンタクト層、１００６（斜線部）は空孔拡散領域、１００７（斜線部）はプロトン注入領域、１００８はｎ側電極、１００９はｐ側電極、１０２０は共振器端面、１００３ａは量子井戸活性層１００３のレーザ発振に寄与する領域（以下、内部領域という）、１００３ｂは量子井戸活性層１００３の共振器端面１０２０近傍に形成された窓構造領域である。
【０００９】
図１８において、ｎ型ＧａＡｓ基板１００１上に、ｎ型ＡｌＧａＡｓ下クラッド層１００２、量子井戸活性層１００３、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａを順次エピタキシャル成長する（図１８（ａ））。次に、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ表面上に、ＳｉＯ2膜１０１０を形成し、共振器端面に達しない長さで、共振器方向に伸びるストライプ状の開口部１０１０ａを形成する（図１８（ｂ））。次に、このウェハーをＡｓ雰囲気下、８００℃以上の温度で熱処理（即ち、熱アニール）すると、ＳｉＯ2膜１０１０が接するｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ表面からＧａ原子を吸い上げ、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ中にＧａ空孔が生成し、この空孔が結晶内部の量子井戸活性層１００３に達するまで拡散し、量子井戸構造を無秩序化させる。量子井戸構造が無秩序化した活性層の窓領域は活性層の実効的な禁制帯幅が広がるため、内部領域で発光した発振レーザ光に対して、透明な窓として機能する。
【００１０】
最後に、ＳｉＯ2膜１０１０を除去し、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ上にｐ型ＡｌＧａＡｓ第２上クラッド層１００４ｂ、ｐ型ＧａＡｓコンタクト層１００５を順次エピタキシャル成長させる。（図１８（ｃ））。次にｐ型ＧａＡｓコンタクト層１００５上にレジスト膜を形成し、フォトリソグラフィー技術によって前記ＳｉＯ2膜１０１０のストライプ状の開口部１０１０ａと同じ領域にストライプ状のレジスト１０１１を形成する。次にこのストライプ状のレジスト１０１１をマスクとしてｐ型ＧａＡｓコンタクト層１００５の表面側からプロトン注入を行い、電流ブロック層（電流阻止層）となる高抵抗領域１００７を形成する。（図１８（ｄ））。最後にＧａＡｓ基板１００１側にｎ側電極１００８、ｐ型ＧａＡｓコンタクト層１００５上にｐ側電極１００９を形成し、ウェハーをへき開して図１７の半導体レーザ素子を得る。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の窓構造半導体レーザ素子では、共振器端面近傍に形成された無秩序化領域において、レーザ発振波長に相当するバンドギャップよりも大きくなるように、ｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａ表面上にＳｉＯ2膜１０１０を形成し、前記ＳｉＯ2膜１０１０が接するｐ型ＡｌＧａＡｓ第１上クラッド層１００４ａへのＧａ空孔の生成、及び、量子井戸活性層１００３へのＧａ空孔の拡散を行っている。
【００１２】
前記Ｇａ空孔の生成および拡散は、ＳｉＯ2膜１０１０で覆われている領域で発生しており、８００℃以上での熱処理を行うと、ＳｉＯ2膜１０１０で覆われていない領域（共振器内部領域）の表面において、Ｇａ原子の再蒸発によるＧａ空孔が少量ではあるが生成され、量子井戸活性層１００３へＧａ空孔が拡散する。その結果、共振器内部領域での量子井戸活性層のバンドギャップの変動に伴う波長変動、及び量子井戸活性層の結晶性劣化による長期信頼性の低下を招く。
【００１３】
また、熱処理温度を低くするか、或いは、熱処理時間（即ち、アニール時間）を短くすれば、共振器内部領域での量子井戸活性層１００３へのＧａ空孔の拡散を抑制できるが、ＳｉＯ2膜１０１０で覆われている領域での空孔の生成、及び、ＳｉＯ2膜１０１０で覆われている領域下の活性層の共振器端面近傍領域での量子井戸活性層１００３への空孔の拡散が不十分となり、活性層の共振器端面近傍領域である活性層の窓領域においてレーザ光を吸収してしまう。その結果、共振器端面近傍の活性層領域でＣＯＤが発生しやすくなり、高出力駆動時の最大光出力の低下を引き起こし、十分な長期信頼性も得られない。
【００１４】
本発明は、上記の問題について検討した結果、窓構造プロセス中の共振器内部領域での活性層のバンドギャップ変動の抑制、即ち発振波長の変動を抑制し、且つ、高出力駆動で長期信頼性に優れた半導体レーザ素子及びその製造方法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体レーザ素子では、少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、共振器方向に延びるストライプ状の欠如部を有する電流阻止層、該電流阻止層のストライプ状欠如部に埋設された第２導電型の第３クラッド層、該第３クラッド層の上に設けられた第２導電型の保護層、とを有する半導体レーザ素子において、
該活性層は、少なくとも一方の端面に隣接した窓領域と、量子井戸構造を有する内部領域、とからなり、
該第２導電型の第２クラッド層側に配設された層の表面より該内部領域に対向する部分にイオン化された原子の照射を行った後、熱処理を施すことにより、該窓領域を形成してなる構成としている。
【００１６】
また、本発明の半導体レーザ素子では、少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、共振器方向に延びるストライプ状の欠如部を有する電流阻止層、該電流阻止層のストライプ状欠如部に埋設された第２導電型の第３クラッド層、該第３クラッド層の上に設けられた第２導電型の保護層、とを有する半導体レーザ素子において、
該活性層は、少なくとも一方の端面に隣接した窓領域と、量子井戸構造を有する内部領域、とからなり、
該窓領域からのフォトルミネッセンスのピーク波長λｗは、該内部領域からのフォトルミネッセンスのピーク波長λｉに対し、
λｗ≦λｉ−５ｎｍ
なる関係にあり、
該窓領域からのフォトルミネッセンスの半値幅は該内部領域からのフォトルミネッセンスの半値幅より狭くなる構成としている。
【００１７】
また、本発明の半導体レーザ素子では、前記窓領域に対向する部分の前記第２導電型の保護層の層厚が、前記内部領域に対向する部分の前記第２導電型の保護層の層厚よりも厚い構成としている。
【００１８】
また、本発明の半導体レーザ素子では、前記窓領域の共振器方向の長さＬｗが１０μｍ以上である構成としている。
【００１９】
また、本発明の半導体レーザ素子では、前記量子井戸を構成する量子井戸層の厚さの合計の値が４０ｎｍ以下である構成としている。
【００２０】
また、本発明の半導体レーザ素子では、前記第２導電型の保護層の上の窓領域に対向する部分に第１導電型の電流阻止層を設けた構成としている。
【００２１】
また、本発明の半導体レーザ素子では、前記第１導電型の電流阻止層の共振器方向の長さＬｐはＬｗに対し、
Ｌｗ≦Ｌｐ
なる関係にある構成としている。
【００２２】
また、本発明の半導体レーザ素子では、前記ストライプ状欠如部の前記窓領域に対向する部分の幅が、前記内部領域に対向する部分の幅よりも広い構成としている。
【００２３】
また、本発明の半導体レーザ素子では、前記内部領域におけるＩＩ族元素の濃度の方が前記窓領域におけるＩＩ族元素の濃度より大きい構成としている。
【００２４】
また、本発明の半導体レーザ素子では、前記基板はＧａＡｓであり、前記各層はＧａＡｌＡｓ系材料で構成されている。
【００２５】
さらに、本発明の半導体レーザ素子の製造方法では、少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層を積層するＤＨウェハー作成工程と、該ＤＨウェハーの第２クラッド層側に配設された層の表面の一部に第１の誘電体膜を形成する工程と、該ウェハーの前記第１の誘電体膜を形成した側にイオン化された原子を照射する工程と、該イオン化した原子を照射されたＤＨウェハーを熱処理する工程、とを含む構成としている。
【００２６】
また、本発明の半導体レーザ素子の製造方法では、前記第２クラッド層の上部に第２導電型の保護層を形成する工程を含む構成としている。
【００２７】
また、本発明の半導体レーザ素子の製造方法では、前記ＤＨウェハーを熱処理する前に前記保護層の表面をエッチングする構成としている。
【００２８】
また、本発明の半導体レーザ素子の製造方法では、前記保護層の表面をエッチングすると同時に前記ウェハー面の前記第１の誘電体膜を形成した側にイオン化された原子を照射する構成としている。
【００２９】
また、本発明の半導体レーザ素子の製造方法では、前記ウェハー面の前記第１の誘電体膜を形成した側にイオン化した原子を照射した後、前記ウェハー面全体を覆うように第２の誘電体膜を形成する構成としている。
【００３０】
また、本発明の半導体レーザ素子の製造方法では、前記第２の誘電体膜を形成した後に前記ＤＨウェハーを熱処理する構成としている。
【００３１】
また、本発明の半導体レーザ素子の製造方法では、前記第２の誘電体膜を形成すると同時に前記ウェハー面の前記第１の誘電体膜を形成した側にイオン化された原子を照射する構成としている。
【００３２】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子はアルゴン、酸素、窒素からなる群より選ばれた１つあるいは複数の原子である構成としている。
【００３３】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子を照射することにより、ウェハー面の前記第１の誘電体膜が形成されていない部分に、前記第２の誘電体膜を形成する構成としている。
【００３４】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子のイオンエネルギーを３０００ｅＶ以下とし、より好ましくは５００ｅＶ以上、１５００ｅＶ以下とした構成としている。
【００３５】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子を照射する装置はイオン加速機能を有する装置である構成としている。
【００３６】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子を照射する装置はイオンガン、イオン注入装置、イオンアシスト蒸着装置よりなる群から選ばれた装置である構成としている。
【００３７】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子を照射する装置はプラズマを発生させる機能を有する装置である構成としている。
【００３８】
また、本発明の半導体レーザ素子の製造方法では、前記イオン化した原子を照射する装置はプラズマＣＶＤ装置、スパッタ装置、プラズマアッシング装置よりなる群から選ばれた装置である構成としている。
【００３９】
また、本発明の半導体レーザ素子の製造方法では、前記第１の誘電体膜はＳｉ原子を含む、ＳｉＯx、ＳｉＮx、ＳｉＯyＮx（但し、ｘ、ｙは正の実数）よりなる群から選ばれた材料の構成としている。
【００４０】
また、本発明の半導体レーザ素子の製造方法では、前記第１の誘電体膜の厚さは１μｍ以下である構成としている。
【００４１】
また、本発明の半導体レーザ素子の製造方法では、前記第２の誘電体膜の厚さは０．５μｍ以下である構成としている。
【００４２】
また、本発明の半導体レーザ素子の製造方法では、前記第１の誘電体膜と前記第２の誘電体膜とは熱膨張係数がほぼ等しい材料である構成としている。
【００４３】
また、本発明の半導体レーザ素子の製造方法では、前記第１の誘電体膜の厚さをｄ１、前記第２の誘電体膜の厚さをｄ２とする時、
ｄ１≧ｄ２
なる関係にある構成としている。
【００４４】
また、本発明の半導体レーザ素子の製造方法では、前記熱処理は前記ＤＨウェハーの保持温度が８００℃以上、保持温度までの温度上昇時間が１００秒以下で行い、より好ましくは前記ＤＨウェハーの保持温度が９００℃以上、保持温度までの温度上昇時間が６０秒以下で行う構成としている。
【００４５】
【発明の実施の形態】
図１〜図１６は本発明の一実施の形態に関する半導体レーザ素子及びその製造方法に関する図である。
【００４６】
［第１の実施の形態］
本発明の第１の実施の形態に関する半導体レーザ素子の構造を図１に示す。図１において、図１（ａ）は光出射端面を含む斜視図、図１（ｂ）は図１（ａ）のＩａ−Ｉａ線における導波路の断面図、図１（ｃ）は図１（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。
【００４７】
また、１０１は第１導電型のｎ型ＧａＡｓ基板、１０２は第１導電型のｎ型Ａｌx1Ｇａ1-x1Ａｓ（ｘ１は０より大、１以下）第１クラッド層、１０３はバリア層及びウェル層が交互に積層された多重量子井戸構造を光ガイド層で挟んでなる多重量子井戸活性層（ＭＱＷ活性層）、１０４は第２導電型のｐ型Ａｌx1Ｇａ1-x1Ａｓ第２クラッド層、１０５はｐ型ＧａＡｓエッチングストップ層、１０６は共振器方向にリッジストライプからなる第２導電型のｐ型Ａｌx1Ｇａ1-x1Ａｓ第３クラッド層、１０７は第２導電型のｐ型ＧａＡｓ保護層、１０８はリッジストライプからなるｐ型Ａｌx1Ｇａ1-x1Ａｓ第３クラッド層１０６の側面を埋め込む様に形成されたｎ型Ａｌy1Ｇａ1-y1Ａｓ（ｙ１は０以上、１以下）電流ブロック層（電流阻止層）、１０９はｐ型ＧａＡｓ平坦化層、１１０はｐ型ＧａＡｓコンタクト層、１１１はｐ側電極、１１２はｎ側電極である。
【００４８】
また、多重量子井戸活性層１０３は、窓領域１１３と内部領域（活性領域ともいう）１１４とから成り、窓領域１１３はバンドギャップが内部領域１１４のバンドギャップよりも大きい領域であり、内部領域１１４はレーザ発振を実現するための利得を有する領域である。１１５はｐ型ＧａＡｓ保護層１０７上に形成されたｎ型Ａｌy1Ｇａ1-y1Ａｓ電流注入防止層、１１６はｐ型Ａｌx1Ｇａ1-x1Ａｓ第３クラッド層１０６とｐ型ＧａＡｓ保護層１０７からなるリッジストライプである。また、以下の製造方法で説明するように、この窓領域１１３は、第２導電型の保護層１０７側表面よりイオン化された原子の照射を行った後、短時間で昇温し、加熱する熱処理（熱アニール）、即ち、ラピッドサーマルアニーリング（以下、ＲＴＡという）を施すことにより形成される。
【００４９】
次に、製造方法について図２に基づいて説明する。第１導電型のｎ型ＧａＡｓ基板１０１上に、１回目の有機金属気相成長（ＭＯＣＶＤ）法にて第１導電型のｎ型Ａｌx1Ｇａ1-x1Ａｓ第１クラッド層１０２、ノンドープＭＱＷ活性層１０３、第２導電型のｐ型Ａｌx1Ｇａ1-x1Ａｓ第２クラッド層１０４、ｐ型ＧａＡｓエッチングストップ層１０５、第２導電型のｐ型Ａｌx1Ｇａ1-x1Ａｓ第３クラッド層１０６、第２導電型のｐ型ＧａＡｓ保護層１０７、を順次エピタキシャル成長させて、ＤＨウェハーを得る（図２（ａ））。
【００５０】
共振器端面近傍領域のｐ型ＧａＡｓ保護層１０７の表面に、プラズマＣＶＤ法とフォトリソグラフィー法によって、端面と平行な方向に幅４０μｍのストライプ状の誘電体膜であるＳｉＯz1膜１２１（ｚ１は１近傍の実数、厚さ０．５μｍ）を形成する。ここで、プラズマＣＶＤ法、スパッタ法等蒸着により形成される誘電体膜はアモルファス状態に近いので、膜の組成ｘは１に近い値であるが、形成するたびに異なる値となり、場所によっても一定しないのでＳｉＯxと表記する。半導体ウェハー上に形成されるストライプ状の誘電体膜１２１のピッチは共振器長の２倍の１６００μｍとした（図２（ｂ））。
【００５１】
次に、ｐ型ＧａＡｓ保護層１０７側のウェハー表面に、イオン化された原子１２２の照射（イオン照射）を行う。本発明の第１の実施の形態に関する半導体レーザ素子の製造方法においては、イオン照射にはイオンガンを用い、イオン化された原子にアルゴン（Ａｒ）イオンを用い、イオン照射エネルギーは１０００ｅＶで行った（図２（ｃ））。
【００５２】
次に、ＲＴＡによって、ＳｉＯz1膜１２１直下の共振器端面近傍領域のＭＱＷ活性層のバンドギャップを共振器内部領域のＭＱＷ活性層のバンドギャップよりも大きくする。この時の熱処理条件は、室温から温度９５０℃までを３０秒で昇温させ、保持時間６０秒、その後冷却を行った。このように、高速で昇温するために、ウェハーの保護膜１０７側表面をランプで照射して加熱するところのランプ加熱法を用いた。その結果、多重量子井戸活性層（ＭＱＷ活性層）１０３は、窓領域１１３と内部領域１１４とが共振器方向に形成される（図２（ｄ））。
【００５３】
ｐ型ＧａＡｓ保護層１０７の表面に形成した誘電体膜１２１を除去し、通常のフォトリソグラフィー技術を用いてｐ型ＧａＡｓ保護層１０７上に［０１１］方向に伸びたストライプ状のレジストマスク１２３を形成し、通常のエッチング技術を用いて、ｐ型エッチングストップ層１０５に到達するようにｐ型ＧａＡｓ保護層１０７とｐ型Ａｌx1Ｇａ1-x1Ａｓ第３クラッド層１０６を［０１１］方向に伸びた２．５μｍ幅のストライプ状のリッジ１１６に加工する（図２（ｅ））。
【００５４】
次に、ｐ型ＧａＡｓ保護層１０７上に形成されたストライプ状のレジストマスク１２３を除去し、２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ保護層１０７とｐ型Ａｌx1Ｇａ1-x1Ａｓ第３クラッド層１０６からなるリッジ１１６の側面をｎ型Ａｌy1Ｇａ1-y1Ａｓ電流阻止層１０８で埋め込み、次にｐ型ＧａＡｓ平坦化層１０９で埋め込む（図２（ｆ））。
【００５５】
通常のフォトリソグラフィー技術を用いて、ｎ型Ａｌy1Ｇａ1-y1Ａｓ電流ブロック層１０８上に形成されたｐ型ＧａＡｓ平坦化層１０９上、及び、リッジ１１６上に形成されたｐ型ＧａＡｓ平坦化層１０９上の共振器端面から４０μｍの範囲にレジストマスク１２４を形成し、通常のエッチング技術を用いて、レジストマスク１２４開口部のｎ型Ａｌy1Ｇａ1-y1Ａｓ電流ブロック層１０８とｐ型ＧａＡｓ平坦化層１０９を選択的に除去する（図２（ｇ））。
【００５６】
ｐ型ＧａＡｓ平坦化層１０９上に形成されたレジストマスク１２４を除去し、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層１１０を形成する。共振器端面近傍にはリッジストライプ１１６の上方にｎ型Ａｌy1Ｇａ1-y1Ａｓ電流阻止層１０８と同時に成長されたｎ型Ａｌy1Ｇａ1-y1Ａｓ電流注入防止層１１５が形成される（図２（ｈ））。
【００５７】
次に、上面にはｐ電極１１１、下面にはｎ電極１１２を形成する。
【００５８】
最後に、４０μｍ幅の非注入領域、即ち窓領域のほぼ中央にスクライブラインを入れて、半導体レーザ素子が形成されたウェハーを共振器の長さのレーザバーに分割する。窓領域を有する共振器端面の反射率が１２％になるようにＡｌＯs膜（ｓは３／２に近い正の実数。以下同じ。）を電子ビーム蒸着法等でコートを行い、反対側の共振器端面には反射率が９５％になるようにＡｌＯs膜とアモルファスＳｉ膜を交互に積層した多層膜をコートする。ここでも、電子ビーム蒸着法により形成されるＡｌＯs膜、アモルファスＳｉ膜等の誘電体膜はアモルファス状態に近いので、膜の組成ｓは３／２に近い値であるが、形成するたびに異なる値となり、場所によっても一定しないのでＡｌＯsと表記する。
【００５９】
上記ＤＨウェハーをチップに分割することにより窓領域を有する長さ８００μｍの共振器の光出射側共振器端面近傍に長さ略２０μｍの窓領域１１３及び略２０μｍの電流注入防止層１１５を有した半導体レーザ素子が製造される。本半導体レーザ素子は共振器端面を光出射側にして使用される。
【００６０】
窓領域の長さが略１０μｍ未満になると、内部領域に注入されたキャリア（ホールまたは電子）が端面にまで拡散して再結合するため、電流の光への変換効率が下がってしまう。また、窓領域の長さが長くなると、１枚のウェーハーから取れる半導体レーザ素子の数が減少するため、窓領域の長さＬｗは１０μｍ以上５０μｍ以下が適当である。より好ましくはＬｗを２０μｍより長く４０μｍ以下となるように設計することが望ましい。
【００６１】
第１の実施の形態による半導体レーザ素子の製造方法において、１回目のＭＯＣＶＤ成長後のウェハーをフォトルミネッセンス（ＰＬ）法にて測定した所、ＭＱＷ活性層のフォトルミネッセンスのピーク波長λｉは７７５ｎｍであった。ここに、ＰＬ法の測定によるピーク波長λｉとは、ウェハー表面から青乃至緑色のＡｒレーザ光を照射し、活性層から発生する蛍光強度の波長依存性を分光器で測定した時の蛍光強度のピーク波長のことである。
【００６２】
次に、図２（ｄ）に示すＲＴＡ後のウェハーの一部を、誘電体膜のあるＳｉＯz1膜１２１直下の窓領域１１３とｐ型ＧａＡｓ保護層１０７直下の内部領域１１４について、ＰＬ法にて測定した。その結果、窓領域１１３のフォトルミネッセンスのピーク波長λｗは７４５ｎｍ、内部領域１１４のフォトルミネッセンスのピーク波長λｉは７７５ｎｍであり、窓領域１１３のピーク波長λｗの方が内部領域１１４のピーク波長λｉよりも３０ｎｍ短波長側に波長シフトしていた。また、活性層の内部領域１１４の波長は、１回目の成長直後のウェハー（図２（ａ））における活性層のピーク波長と同じ７７５ｎｍであった。フォトルミネッセンスのピーク波長の逆数の値は、略半導体材料のバンドギャップに対応する。従って、活性層の窓領域１１３の方が活性層の内部領域１１４よりも大きなバンドギャップを持つことが示されている。
【００６３】
一方、窓領域１１３のフォトルミネッセンスの半値幅は内部領域１１４のフォトルミネッセンスの半値幅より狭くなった。この理由は内部領域１１４へのＧａ空孔の拡散が防止されたことにより、第２クラッド層、第３クラッド層、保護層等に添加したｐ型不純物（ＩＩ族原子）であるＺｎが内部領域１１４に拡散したため内部領域のフォトルミネッセンスの半値幅が広がったことによるものと考えられる。
【００６４】
このように、本発明の第１の実施の形態に関する半導体レーザ素子において、第２クラッド層１０４側に配設された層であるｐ型ＧａＡｓ保護層１０７側のウェハー表面に、イオン化された原子１２２の照射（イオン照射）を行った後、ＲＴＡを施すことによって、窓領域を形成すると、活性層の窓領域からのフォトルミネッセンスのピーク波長λｗは活性層の内部領域からのフォトルミネッセンスのピーク波長λｉに対し、λｗ≦λｉ−５ｎｍ、なる関係を満たしていることが解る。
【００６５】
また、窓領域１１３のフォトルミネッセンスの半値幅は内部領域１１４のフォトルミネッセンスの半値幅より狭いという関係を満たしていることも分かる。
【００６６】
即ち、内部領域に対向する第２クラッド層側に配設された保護層の表面にイオン化された原子を照射したことにより、該表面に形成された欠陥にＧａ空孔がトラップされて内部領域へのＧａ空孔の拡散を防止でき、内部領域のバンドギャップの変化を防止できた。その結果、窓領域のバンドギャップを内部領域のバンドギャップより５ｎｍ以上大きくすることができた。一方、従来方法によるＺｎ拡散法による量子井戸の無秩序化法により形成された窓領域の場合と比較して、不純物による光吸収が無いため、窓領域の長さを２０μｍ以上としても発振特性に影響が無く、チップ分割時におけるスクライブラインの入れる精度を緩和することができる。
【００６７】
また、本発明の実施の形態に関する半導体レーザ素子において、イオン照射は第２クラッド層側に配設された最上層であるｐ型ＧａＡｓ保護層１０７の表面から行ったが、ｐ型ＧａＡｓ保護層１０７側の無い場合、例えば、第２導電型の第２クラッド層表面よりイオン照射を行ってもよいし、また、第２導電型の第３クラッド層が表面となる場合は、この第３クラッド層表面よりイオン照射を行ってもよいことは言うまでもない。
【００６８】
このことから、本発明の製造方法を用いた半導体レーザ素子では、端面に隣接した窓領域の活性層のバンドギャップを活性層の内部領域のバンドギャップより十分大きくでき、又、窓領域での光吸収量を十分小さくできることが明らかとなった。さらに、本発明の製造方法では、第１回目の成長後に共振器内部の内部領域の活性層のバンドギャップが変動することを抑制可能であることが明らかとなった。
【００６９】
本発明の製造方法では、共振器の内部領域の第２クラッド層側に配設された最上層であるｐ型ＧａＡｓ保護層１０７表面にイオン化された原子を照射することにより、ｐ型ＧａＡｓ保護層１０７表面近傍に微小な結晶欠陥が多数生成される。この結晶欠陥がＲＴＡ中にＧａ原子の再蒸発により、ウェハー表面に生成された空孔を捕獲して、空孔がｎ型ＧａＡｓ基板１０１方向に拡散して活性層を無秩序化することを防止する。それにより、共振器内部の内部領域の活性層のバンドギャップ変動を防止することができる。
【００７０】
イオン化された原子はＳｉＯz1膜１２１にも照射されるが、そのイオンがＳｉＯz1膜を通過してその下のｐ型ＧａＡｓ保護層１０７に到達しないようにイオンエネルギーを調整する。
【００７１】
例えば、ＳｉＯz1膜の膜厚が１μｍの時、イオンエネルギーを５００ｅＶとすれば、ＳｉＯz1膜を透過するイオンの割合は１０％以下であり、透過イオンによる欠陥がＲＴＡにより拡散し、内部領域のバンドギャップを変化させることがほとんど無い。また、ＳｉＯz1膜の膜厚が０．２μｍの時、イオンエネルギーが３０００ｅＶの場合、ほとんど総べてのイオンがＳｉＯz1膜を透過してしまう。
【００７２】
これらの結果、ＳｉＯz1膜１２１直下のｐ型ＧａＡｓ保護層１０７の表面には結晶欠陥が生じないので、ＲＴＡにより、ＳｉＯz1膜１２１中にＧａ原子が吸上げられ、ｐ型ＧａＡｓ保護層１０７内部に生成されたＧａ空孔はすべてｎ型ＧａＡｓ基板１０１方向に拡散していき、活性層を無秩序化するので、ＳｉＯz1膜１２１直下の活性層のバンドギャップが大きくなり、窓領域１１３が形成される。
【００７３】
上記の本発明の製造方法によって得られた半導体レーザ素子の特性評価を行った。その結果、本発明の半導体レーザ素子では、光出力ＣＷ１２０ｍＷで、波長は設定通りの発振波長７８５ｎｍが得られた。さらに、図１３に示されるように、雰囲気温度７０℃、光出力ＣＷ１２０ｍＷで５，０００時間以上安定に作動し、作動中に動作電流が増大するような劣化現象は全く見られなかった。
【００７４】
本発明の半導体レーザ素子は共振器内部の活性層のバンドギャップ変動を防止できるので、設定通りの発振波長を実現することができる。さらに、高出力駆動においても長期信頼性に優れていることが明確になった。
【００７５】
本発明の第１の実施の形態に関する半導体レーザ素子では、共振器内部のｐ型ＧａＡｓ保護層１０７にＡｒイオンの照射を行ったが、酸素（Ｏ）イオン、窒素（Ｎ）イオンのいずれか一つ又は複数のイオンの照射であれば、ウェハー表面付近にのみ結晶欠陥を生成でき、その欠陥が熱処理中にウェハー表面で生成したＧａ空孔を効率よく捕獲することができるので、活性層のバンドギャップ変動防止に好適である。また、ウェハー表面付近にのみ結晶欠陥が生成されるので、熱処理中に欠陥が活性層に拡散することを抑制でき、信頼性悪化の防止に好適である。
【００７６】
本発明の第１の実施の形態に関する半導体レーザ素子及びその製造方法では、照射するイオンエネルギーを１０００ｅＶとした。イオンエネルギーの値は３０００ｅＶ以下がよく、好ましくは、５００ｅＶ以上、１５００ｅＶであり、イオンエネルギーが３０００ｅＶよりも大きくなると、イオン化された原子はＳｉＯz1膜１２１を通過して、その下のｐ型ＧａＡｓ保護層１０７にまで到達し、保護層表面に結晶欠陥を生成する。その結果、ＲＴＡでＳｉＯz1膜直下のＧａＡｓ保護層のＧａ原子がＳｉＯz1膜に吸収されてＧａ空孔が生成され、その空孔が結晶欠陥に捕獲されて空孔の活性層への拡散量が少なくなる。そのために、活性層の窓領域の量子井戸構造の無秩序化が不十分でバンドギャップが所望の値にまで増大しないという問題が生じ、その結果端面劣化を抑制できなくなり、信頼性が悪化する。
【００７７】
また、第１の実施の形態では、イオン照射装置としてイオンガンを使用した場合について述べた。イオンガンは、イオンエネルギーの精密制御が可能であり、ウェハー表面の結晶欠陥生成量の制御に優れている。同様にイオン加速機能を有するイオン注入装置、イオンアシスト蒸着装置等を用いてイオンを照射しても良い。これらの装置ではイオンエネルギーと照射するイオンの量（イオン電流）を独立して制御できるので欠陥の深さ方向の分布と欠陥の量を独立して制御することができ、従ってＧａ空孔の分布、および量も制御できるので内部領域のバンドギャップ変化量を容易に制御することができる。
【００７８】
一方、イオンアシスト蒸着装置、プラズマＣＶＤ装置、スパッタ装置、プラズマアッシャー等のイオン発生装置等を用いてイオン照射を行っても良い。イオンアシスト蒸着装置、プラズマＣＶＤ装置、スパッタ装置等はイオン照射と誘電体膜の形成を同じ装置で実施できるのでイオン照射した面を大気に晒したことにより特性が変化してしまうと言う心配が無い。また、プラズマＣＶＤ装置、スパッタ装置、プラズマアッシャー等プラズマを発生させる装置を用いると、誘電体膜を形成する前に表面の汚染物を除去することができるという利点がある。
【００７９】
また、第１の実施の形態における共振器端面近傍のウェハー表面に形成する誘電体膜にはＳｉを含有する膜が好適である。Ｓｉを含有する膜は熱処理のＲＴＡ中にウェハー表面のＧａ原子を効率よく吸収し、多数の空孔を生成し、それが活性層に拡散して、活性層の窓領域のバンドギャップ増大させることができる。この活性層の窓領域のバンドギャップ増大が多い程、共振器端面近傍領域の光吸収量を低減することができ、長期信頼性に優れたレーザ素子を得ることができる。
【００８０】
第１の実施の形態では、共振器端面近傍のウェハー表面に形成した誘電体膜には、ＳｉＯx膜を使用した場合について述べたが、それ以外にＳｉＮx、ＳｉＯyＮx（ｘ、ｙは正の実数）等についても、熱処理中にウェハー表面のＧａ原子を吸収して空孔の生成に優れているので、本発明の誘電体膜として好適である。
【００８１】
また、第１の実施の形態では、熱処理法として、ＲＴＡ法を用いており、１００秒以内に８００℃以上の温度まで昇温し、１００秒以内保持して、その後冷却を行う工程を含んでいる。このような急速な熱処理（ＲＴＡ）により、共振器端面近傍の誘電体膜にＧａ原子が吸収されて生成された空孔が活性層に拡散しやすくなり、活性層のバンドギャップ増大を促進できる。また、共振器内部のドーパントの拡散を防止でき、ドーパントの拡散に伴う信頼性悪化を防止でき、長期信頼性に優れた半導体レーザ素子及びその製造方法を提供することができる。
【００８２】
第１の実施の形態では、共振器端面近傍窓領域のウェハー表面に形成した誘電体膜の膜厚が１μｍ以下である。膜厚が１μｍより厚い場合には、熱処理時に誘電体膜とウェハー表面との膨張係数の違いにより膜はがれが生じやすくなる。そのために、ウェハー表面で生成する空孔数が減少し、活性層に拡散する空孔数が減少して端面近傍の活性層のバンドギャップ増大が少なくなる。そのために、端面劣化が発生して信頼性が低下する。
【００８３】
第１の実施の形態では、活性層は、バリヤ層及びウエル層が交互に積層された多重量子井戸構造を光ガイド層で挟んでなる構造を用いている。活性層が層厚３０ｎｍ以下の量子井戸層で、且つ、量子井戸層の厚さの合計が４０ｎｍ以下で構成されている場合、それより層厚が厚い場合に比べて、熱処理中の共振器端面近傍の活性層への空孔の拡散により、活性層の窓領域のバンドギャップをより増大させることができる。そのために、端面劣化を大きく抑制することができ、信頼性向上に優れている。活性層が量子井戸層が１つの単一量子井戸で構成されていても良いことは言うまでもない。
【００８４】
第１の実施の形態では、ＧａＡｓ基板上の各層がＡｌＧａＡｓ系で構成されている。熱処理中に、共振器端面近傍のウェハー表面に形成した誘電体膜でＧａ原子が吸収され、生成したＧａ空孔はＡｌＧａＡｓ中では拡散速度が特に速い。そのために、活性層へのＧａ空孔の拡散により、活性層の窓領域のバンドギャップをより大きく変化し、増大させることができる。このように、ＡｌＧａＡｓを用いた場合には、本製造方法による端面劣化を抑制に効果的であり、信頼性向上に優れる。
【００８５】
第１の実施の形態では、共振器端面の光出射側端面にのみ窓領域を形成した場合について述べたが、それ以外に、共振器端面の反対側端面にのみ窓領域を形成した場合、あるいは両端面に窓領域を形成した場合についても同様の端面劣化抑制効果がある。
【００８６】
第１の実施の形態では、共振器端面近傍領域のリッジストライプ上に、第１導電型の電流注入防止層を形成している。窓領域は熱処理中に保護層表面からの空孔が第２クラッド層、活性層に拡散している。この窓領域に電流を流すと、通電中に空孔の移動に伴う組成変動または不純物の拡散が生じる。電流注入防止層を設けることにより空孔の移動を防止して、信頼性向上に効果がある。
【００８７】
［比較例１］
比較例１として、共振器内部領域のｐ型ＧａＡｓ保護層１０７側のウェハー表面にイオン照射する工程（図２（ｃ））を省略して、ＲＴＡを行ったウェハーの一部を、ＰＬ法にて窓領域１１３と内部領域１１４のＰＬのピーク波長を測定した。その結果、窓領域１１３のＰＬのピーク波長が７４５ｎｍ、内部領域１１４のＰＬのピーク波長が７６０ｎｍであった。窓領域１１３のＰＬ波長は、内部領域１１４のＰＬ波長よりも１５ｎｍしか短波長側に波長シフトしておらず、これはイオン照射する工程の効果を数量的に示すものである。
［比較例２］
比較例２として、イオン照射工程を除いて製造した半導体レーザ素子では、光出力ＣＷ１２０ｍＷで設定波長７８５ｎｍに対して、発振波長が７７０ｎｍとなり、設定よりも１５ｎｍ短波長化した。さらに、図１４に示すように、雰囲気温度７０℃、光出力ＣＷ１２０ｍＷにおいて５００時間程度で動作電流が増大する素子劣化が見られた。このように、比較例２のレーザ素子では、共振器内部の活性層のバンドギャップ変動に伴い、発振波長が変動し、設定通りの発振波長を実現できていない。また、発振波長の短波長化に伴い、窓領域における吸収による発光効率の低下と活性層に注入されたキャリヤのクラッド層へのリークにより、高出力時に動作電流が増大する素子劣化が生じ易くなり、長期信頼性に問題が生じた。
【００８８】
［第２の実施の形態］
図３は、本発明の第２の実施の形態に関する半導体レーザ素子の構造を示す断面図である。図３において、図３（ａ）は光出射端面を含む斜視図、図３（ｂ）は図３（ａ）のＩａ−Ｉａ線における導波路の断面図、図３（ｃ）は図３（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。
【００８９】
また、２０１はｎ型ＧａＡｓ基板、２０２はｎ型Ａｌx2Ｇａ1-x2Ａｓ（ｘ２は０より大、１以下）第１クラッド層、２０３はバリア層及びウェル層が交互に積層された多重量子井戸構造を光ガイド層で挟んでなる多重量子井戸活性層（ＭＱＷ活性層）、２０４はｐ型Ａｌx2Ｇａ1-x2Ａｓ第２クラッド層、２０５はｐ型ＧａＡｓエッチングストップ層、２０６は共振器方向にリッジストライプからなるｐ型Ａｌx2Ｇａ1-x2Ａｓ第３クラッド層、２０７はｐ型ＧａＡｓ保護層、２０８はリッジストライプからなるｐ型Ａｌx2Ｇａ1-x2Ａｓ第３クラッド層２０６及びｐ型ＧａＡｓ保護層２０７の側面を埋め込む様に形成されたｎ型Ａｌy2Ｇａ1-y2Ａｓ電流阻止層（ｙ２は０以上、１以下）、２０９はｐ型ＧａＡｓ平坦化層、２１０はｐ型ＧａＡｓコンタクト層、２１１はｐ側電極、２１２はｎ側電極である。また、２１３は共振器端面近傍のＭＱＷ活性層のバンドギャップが共振器内部のＭＱＷ活性層２０３のバンドギャップよりも大きい窓領域、２１４は活性層の内部領域、２１５はｐ型ＧａＡｓ保護層２０７上に形成されたｎ型Ａｌy2Ｇａ1-y2Ａｓ電流注入防止層、２１６はｐ型Ａｌx2Ｇａ1-x2Ａｓ第３クラッド層２０６とｐ型ＧａＡｓ保護層２０７からなるリッジストライプである。
【００９０】
次に、製造方法について図４に基づいて説明する。ｎ型ＧａＡｓ基板２０１上に、１回目の有機金属気相成長（ＭＯＣＶＤ）法にてｎ型Ａｌx2Ｇａ1-x2Ａｓ第１クラッド層２０２、ノンドープＭＱＷ活性層２０３、ｐ型Ａｌx2Ｇａ1-x2Ａｓ第２クラッド層２０４、ｐ型エッチングストップ層２０５、ｐ型Ａｌx2Ｇａ1-x2Ａｓ第３クラッド層２０６、ｐ型ＧａＡｓ保護層２０７を、順次エピタキシャル成長させて、ＤＨウェハーを得る（図４（ａ））。
【００９１】
次に、共振器端面近傍領域のｐ型ＧａＡｓ保護層２０７の表面に、スパッタ法とフォトリソグラフィー法によって、リッジストライプと直交する方向に幅４０μｍのストライプ状の誘電体膜であるＳｉＯz2膜（ｚ２は２近傍の実数、厚さ０．５μｍ）２２１を形成する。半導体ウェハー上に形成されるストライプ状の誘電体膜２２１のピッチは共振器長の略２倍の１６００μｍとした（図４（ｂ））。
【００９２】
次に、共振器内部領域のｐ型ＧａＡｓ保護層２０７側表面に、イオン化された原子の照射（イオン照射）２２２を行う。第２の実施の形態では、酸素（Ｏ）イオンを用い、イオン照射エネルギーは５００ｅＶで行った。イオン照射にはイオンアシスト蒸着装置を用いた（図４（ｃ））。
【００９３】
共振器端面近傍領域の誘電体膜２２１の表面と、共振器内部領域のイオン照射されたｐ型ＧａＡｓ保護層２０７の表面には、イオン照射後、同じイオンアシスト蒸着法によりＳｉＯz3膜２２３（ｚ３は２近傍の実数、厚さ０．２μｍ）を形成する（図４（ｄ））。
【００９４】
次に、ＲＴＡ法による熱処理によって、ＳｉＯz2膜２２１直下のＭＱＷ活性層のバンドギャップが共振器内部領域のＭＱＷ活性層のバンドギャップよりも大きい窓領域２１３を形成する。この時の熱処理条件は３０秒で室温から温度９３０℃まで昇温させ、９３０℃で６０秒間保持した後に冷却した。その結果、窓領域２１３と内部領域２１４が共振器方向に形成された（図４（ｅ））。
【００９５】
次に、ｐ型ＧａＡｓ保護層２０７の表面に形成した誘電体膜２２１と２２３を除去し、通常のフォトリソグラフィー技術を用いてｐ型ＧａＡｓ保護層２０７上に［０１１］方向に伸びたストライプ状のレジストマスク２２４を形成し、通常のエッチング技術を用いて、ｐ型エッチングストップ層２０５に到達するようにｐ型ＧａＡｓ保護層２０７とｐ型Ａｌx2Ｇａ1-x2Ａｓ第３クラッド層２０６を［０１１］方向に伸びた２μｍ幅のストライプ状のリッジ２１６に加工する（図４（ｆ））。
【００９６】
次に、ｐ型ＧａＡｓ保護層２０７上に形成されたストライプ状のレジストマスク２２４を除去し、２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ保護層２０７とｐ型Ａｌx2Ｇａ1-x2Ａｓ第３クラッド層２０６からなるリッジ２１６の側面をｎ型Ａｌy2Ｇａ1-y2Ａｓ電流阻止層２０８とｐ型ＧａＡｓ平坦化層２０９で埋め込む（図４（ｇ））。
【００９７】
通常のフォトリソグラフィー技術を用いて、リッジ２１６の側面に形成されたｐ型ＧａＡｓ平坦化層２０９、及び、リッジ２１６上に形成されたｐ型ＧａＡｓ平坦化層２０９上の共振器端面から６０μｍの範囲にレジストマスク２２５を形成し、通常のエッチング技術を用いて、レジストマスク２２５開口部のｎ型ＡｌＧａＡｓ電流阻止層２０８とｐ型ＧａＡｓ平坦化層２０９を選択的に除去する（図４（ｈ））。
【００９８】
ｐ型ＧａＡｓ平坦化層２０９上に形成されたレジストマスク２２５を除去し、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層２１０を形成する。共振器端面近傍にはリッジストライプ２１６の上方に電流阻止層２０８と同時に成長されたｎ型Ａｌy2Ｇａ1-y2Ａｓ電流注入防止層２１５が形成される（図４（ｉ））。
【００９９】
最後に、上面にはｐ電極２１１、下面にはｎ電極２１２を形成する。
【０１００】
その後、６０μｍ幅の電流注入防止層２１５のほぼ中央にスクライブラインを入れて、共振器の長さのレーザバーに分割する。窓領域を有する共振器端面の反射率が１２％になるようにＡｌＯsコートを行い、反対側の共振器端面には反射率が９５％になるようにＡｌＯsとアモルファスＳｉの多層膜をコートする。チップに分割して、長さ８００μｍの共振器の光出射端面部に略２０μｍの窓領域及び略３０μｍの電流注入防止層を有した素子が製造される。
【０１０１】
本発明の第２の実施の形態によって得られた半導体レーザ素子の特性評価を行った。その結果、本発明の素子では光出力ＣＷ１２０ｍＷで波長設定通りの発振波長７８５ｎｍが得られた。さらに、図１５に示すように雰囲気温度７０℃、光出力ＣＷ１５０ｍＷで５，０００時間以上安定に作動し、作動中に動作電流が増大するような劣化現象は全く見られなかった。
【０１０２】
本発明の第２の実施の形態による半導体レーザ素子は、共振器内部の活性層のバンドギャップ変動を防止できるので、設定通りの発振波長を実現することができる。さらに、高出力駆動で長期信頼性に優れていることが明確になった。
【０１０３】
本発明の製造方法に示すように、熱処理工程の前に共振器内部のウェハー表面に誘電体膜を形成する工程を含むことにより、信頼性向上にさらに効果があることがわかる。
【０１０４】
なお、共振器内部の保護層表面に形成する誘電体膜は、イオン化した原子を照射した後に形成するのがよい。誘電体膜を先に形成して、その後でイオン化した原子を照射する場合には、誘電体膜を通過してウェハーの保護層表面に結晶欠陥を生成するため、イオンエネルギーを３ｋｅＶより高いイオンエネルギーに加速してイオン照射する必要がある。その場合、ウェハーの保護層表面から結晶奥深くまで結晶欠陥が侵入し、熱処理中にその欠陥が活性層に拡散して、信頼性を悪化させる。
【０１０５】
また、第２の実施の形態では、イオン照射装置としてイオンアシスト蒸着機を使用した場合について述べた。イオンアシスト蒸着機ではイオン照射後に、ウェハーを大気中に取り出すことなく、次の誘電体膜を連続して形成できる点で優れている。また、スパッタ装置とプラズマＣＶＤ装置においても同様に、イオン照射、即ち、プラズマ照射後にウェハーを大気中に曝すことなく、次の誘電体膜を連続形成できる。さらに、これらの装置は半導体プロセスで一般的な装置であり、製造方法を簡素化できるという利点がある。
【０１０６】
また、第２の実施の形態では共振器端面近傍領域のウェハー表面に形成した誘電体膜と前記共振器内部領域のウェハー表面に形成した誘電体膜は、ともにＳｉＯx膜であり、熱膨張係数がほぼ同じである。共振器端面近傍と共振器内部のウェハー表面が熱膨張係数のほぼ同じ誘電体膜で覆われているので、熱処理による共振器端面と共振器内部での熱膨張係数の違いによる歪みをさらに低減でき、信頼性向上に効果がある。
【０１０７】
また、第２の実施の形態では、共振器端面近傍領域のウェハー表面に形成した誘電体膜の膜厚が、共振器内部領域のウェハー表面に形成した誘電体膜の膜厚よりも厚くなるように設定されている。共振器端面近傍の誘電体膜の膜厚が厚いことにより、熱処理で大量の空孔を生成でき、それらを活性層に拡散することができるので、活性層の窓領域のバンドギャップの増大を促進できる。同時に、共振器内部の誘電体膜の膜厚が共振器端面近傍よりも薄いことにより、熱処理で生成する空孔を少なくでき、活性層の内部領域への空孔の拡散を抑制できる。このように、端面劣化抑制により信頼性向上が得られる。同時に共振器内部の活性層の内部領域のバンドギャップ変動を抑制できる。
【０１０８】
また、第２の実施の形態では、共振器内部領域のウェハー表面上に形成した誘電体膜の膜厚が０．５μｍ以下である。膜厚が０．５μｍより厚い場合には、熱処理で生成する空孔の数が非常に多くなるために、活性層への空孔拡散を防止できなくなり、共振器内部の活性層の内部領域のバンドギャップ変動が起りやすくなる。
【０１０９】
また、第２の実施の形態では、共振器端面近傍の電流注入防止層２１５の長さが窓領域２１３の長さよりも長い。熱処理により保護層表面で生成した空孔が直下の活性層だけでなく、共振器内部の活性層にも拡散する。この共振器内部に拡散した空孔は、活性層のバンドギャップを大きく変動させることはないが、注入された電流により、活性層中に微小欠陥を生成する。即ち、活性層の空孔拡散した領域に電流を流すと、通電中にわずかながら電流増大が見られる。そこで、電流注入防止層２１５を窓領域２１３よりも長く設定して、共振器の内部領域で空孔が拡散した領域には、電流を流さないようにする。これにより、長期にわたって信頼性の良好なレーザ素子が得られる。
【０１１０】
また、第２の実施の形態では、共振器の内部領域の保護層２０７に酸素イオンの照射を行っている。その場合、保護層表面付近に結晶欠陥と同時に、０．２μｍより十分薄いＧａ又は、及び、Ａｓの酸化膜が形成され、熱処理中にウェハー表面で生成した空孔をその結晶欠陥と酸化膜の両方で効率よく捕獲することができる。従って、空孔の活性層の内部領域への拡散抑制、即ちバンドギャップ変動防止、発振波長の変動の防止、にさらに好適である。
【０１１１】
［比較例３］
比較例３として、共振器内部のｐ型ＧａＡｓ保護層２０７表面にイオン化された原子を照射した後に、図４（ｄ）のウェハー表面に誘電体膜２２３を形成する工程を省略してＲＴＡを行う製造方法を用いた素子の特性評価を行った。本半導体レーザ素子は図１６に示すように、雰囲気温度７０℃、光出力ＣＷ１５０ｍＷにおいて１，０００時間程度で動作電流が増大する劣化現象が見られた。共振器内部の保護層表面に誘電体膜を形成しないで熱処理を行うと、共振器端面と内部で熱処理中に熱膨張係数の違いによる歪みが発生し、その歪みが活性層（内部領域）に作用して、長期信頼性を悪化させると推定される。
【０１１２】
［第３の実施の形態］
図５は、本発明の第３の実施の形態に関する半導体レーザ素子の構造を示す断面図である。図５において、図５（ａ）は光出射端面を含む斜視図、図５（ｂ）は図５（ａ）のＩａ−Ｉａ線における導波路の断面図、図５（ｃ）は図５（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。
【０１１３】
また、３０１はｎ型ＧａＡｓ基板、３０２はｎ型Ａｌx3Ｇａ1-x3Ａｓ（ｘ３は０より大、１以下）第１クラッド層、３０３はバリア層及びウェル層が交互に積層された多重量子井戸構造を光ガイド層で挟んでなる多重量子井戸活性層（ＭＱＷ活性層）、３０４はｐ型Ａｌx3Ｇａ1-x3Ａｓ第２クラッド層、３０５はｐ型ＧａＡｓエッチングストップ層、３０６は共振器方向にリッジストライプからなるｐ型Ａｌx3Ｇａ1-x3Ａｓ第３クラッド層、３０７はｐ型ＧａＡｓ保護層、３０８はリッジストライプからなるｐ型Ａｌx3Ｇａ1-x3Ａｓ第３クラッド層の側面を埋め込む様に形成されたｎ型Ａｌy3Ｇａ1-y3Ａｓ（ｙ３は０以上、１以下）電流阻止層、３０９はｐ型ＧａＡｓ平坦化層、３１０はｐ型ＧａＡｓコンタクト層、３１１はｐ側電極、３１２はｎ側電極である。ｐ型ＧａＡｓ保護層３０７の厚さが共振器端面近傍領域の方が共振器内部領域よりも厚くなっている。
【０１１４】
また、多重量子井戸活性層（ＭＱＷ活性層）３０３は、窓領域３１３と内部領域３１４とから成り、窓領域３１３はバンドギャップが内部領域３１４のバンドギャップよりも大きい領域であり、内部領域３１４はレーザ発振を実現するための利得を有する領域である。３１５はｐ型ＧａＡｓ保護層３０７上に形成されたｎ型Ａｌy3Ｇａ1-y3Ａｓ電流注入防止層、３１６はｐ型Ａｌx3Ｇａ1-x3Ａｓ第３クラッド層３０６とｐ型ＧａＡｓ保護層３０７からなるリッジストライプである。また、以下の製造方法で説明するように、この窓領域３１３は、第２導電型の保護層３０７側表面よりイオン化された原子の照射を行った後、短時間での昇温して加熱する熱処理、ＲＴＡを施すことにより形成される。
【０１１５】
本発明の第３の実施の形態に関する半導体レーザ素子の製造方法を図６に基づいて説明する。ｎ型ＧａＡｓ基板３０１上に、１回目の有機金属気相成長（ＭＯＣＶＤ）法にてｎ型Ａｌx3Ｇａ1-x3Ａｓ第１クラッド層３０２、ノンドープＭＱＷ活性層３０３、ｐ型Ａｌx3Ｇａ1-x3Ａｓ第２クラッド層３０４、ｐ型エッチングストップ層３０５、ｐ型Ａｌx3Ｇａ1-x3Ａｓ第３クラッド層３０６、ｐ型ＧａＡｓ保護層３０７を、順次エピタキシャル成長させて、ＤＨウェハーを得る（図６（ａ））。
【０１１６】
共振器端面近傍領域のｐ型ＧａＡｓ保護層３０７の表面に、プラズマＣＶＤ法とフォトリソグラフィー法によって、リッジストライプと直交する方向に幅５０μｍのストライプ状に、誘電体膜であるＳｉＮt1膜（ｔ１は４／３近傍の実数、厚さ０．５μｍ）３２１を形成する。なお、ストライプのピッチは共振器長の略2倍の１２００μｍとした（図６（ｂ））。
【０１１７】
次に、共振器内部領域のｐ型ＧａＡｓ保護層３０７側のウェハー表面に、イオン化された原子３２２の照射（イオン照射）を行う。本実施例では、アルゴン（Ａｒ）イオンと酸素（Ｏ）イオンの混合イオンガスを用い、イオンエネルギーを８００ｅＶとして行った。イオン照射にはプラズマＣＶＤ装置を用いた。（図６（ｃ））。イオンエネルギーはプラズマＣＶＤ装置の対向する電極間に印可した電圧と略等しい。
【０１１８】
プラズマを用いてイオン照射を行っているため、ＳｉＮt1膜３２１に覆われていない共振器内部領域のｐ型ＧａＡｓ保護層３０７は略０．１μｍ程エッチングされた。共振器端面近傍領域の誘電体膜３２１の表面と、共振器内部領域のイオン照射されたｐ型ＧａＡｓ保護層３０７の表面に、プラズマＣＶＤ法によりＳｉＮt2膜３２３（ｔ２は４／３近傍の実数、厚さ０．２μｍ）を形成する（図６（ｄ））。
【０１１９】
次に、ＲＴＡ法による熱処理によって、ＳｉＮt1膜３２１直下のＭＱＷ活性層のバンドギャップが共振器内部領域のＭＱＷ活性層のバンドギャップよりも大きい窓領域３１３を形成する。この時の熱処理件は６０秒で室温から温度９５０℃まで昇温させ、保持時間８０秒で行った。その結果、活性層３０３に窓領域３１３と内部領域３１４とが共振器方向に形成された（（図６（ｅ））。
【０１２０】
次に、ｐ型ＧａＡｓ保護層３０７の表面に形成した誘電体膜３２１と３２３を除去し、通常のフォトリソグラフィー技術を用いてｐ型ＧａＡｓ保護層３０７上に［０１１］方向に伸びたストライプ状のレジストマスク３２４を形成し、通常のエッチング技術を用いて、ｐ型エッチングストップ層３０５に到達するようにｐ型ＧａＡｓ保護層３０７とｐ型Ａｌx3Ｇａ1-x3Ａｓ第３クラッド層３０６を［０１１］方向に伸びた３μｍ幅のストライプ状のリッジ３１６に加工する（図６（ｆ））。
【０１２１】
次に、ｐ型ＧａＡｓ保護層３０７上に形成されたストライプ状のレジストマスク３２４を除去し、２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ保護層３０７とｐ型Ａｌx3Ｇａ1-x3Ａｓ第３クラッド層３０６からなるリッジストライプ３１６の側面をｎ型Ａｌy3Ｇａ1-y3Ａｓ電流阻止層３０８とｐ型ＧａＡｓ平坦化層３０９で埋め込む（図６（ｇ））。
【０１２２】
通常のフォトリソグラフィー技術を用いて、リッジ３１６の側面に形成されたｐ型ＧａＡｓ平坦化層３０９、及び、リッジ３１６上に形成されたｐ型ＧａＡｓ平坦化層３０９に、幅５０μｍのストライプ状のレジストマスク３２５を形成する。このとき、窓領域３１３直上のｐ型ＧａＡｓ保護層３０７の厚みが共振器内部のｐ型ＧａＡｓ保護層３０７の厚みよりも厚くなる。そこで、ｐ型ＧａＡｓ平坦化層３０９表面に段差が生じ、その段差を目印にして、窓領域直上のｐ型ＧａＡｓ平坦化層３０９のみをレジストでカバーし、それ以外のリッジ上部のレジスト開口部を有するレジストマスク３２５を形成する。通常のエッチング技術により、レジストマスク３２５開口部のｎ型Ａｌy3Ｇａ1-y3Ａｓ電流阻止層３０８とｐ型ＧａＡｓ平坦化層３０９を選択的に除去する（図６（ｈ））。
【０１２３】
ｐ型ＧａＡｓ平坦化層３０９上に形成されたレジストマスク３２５を除去し、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層３１０を形成する。共振器端面近傍にはリッジ３１６の上方に電流阻止層３０８と同時に形成されたｎ型Ａｌy3Ｇａ1-y3Ａｓ電流注入防止層３１５が形成される（図６（ｉ））。
【０１２４】
さらに、上面にはｐ電極３１１、下面にはｎ電極３１２を形成する。そして、５０μｍ幅の電流注入防止層、即ち窓領域の略中央にスクライブラインを入れて、共振器の長さのレーザバーに分割する。窓領域を有する共振器端面の反射率が１２％になるようにＡｌＯsコートを行い、反対側の共振器端面には反射率が９５％になるようにＡｌＯsとアモルファスＳｉの多層膜をコートする。チップに分割して、長さ６００μｍの共振器の光出射端面部に略２５μｍの窓領域、及び略２５μｍの電流注入防止層を有した半導体レーザ素子が製造された。
【０１２５】
本発明の第３の実施の形態に関する半導体レーザ素子の製造方法によって得られた半導体レーザ素子の特性評価を行った。その結果、本発明の半導体レーザ素子では、光出力ＣＷ１２０ｍＷで波長設定通りの発振波長７８５ｎｍが得られた。さらに、雰囲気温度７０℃、光出力ＣＷ１５０ｍＷで５，０００時間以上安定に作動し、作動中に動作電流が増大する劣化は全く見られなかった。
【０１２６】
本発明の第３の実施の形態では、共振器内部領域の保護層表面にプラズマによりイオン化された原子を生成し、照射しているので、このプラズマによって、保護層表面のエッチングもする。この保護層表面のエッチングにより、表面に付着した汚染物、表面酸化膜を除去でき、イオン化された原子の照射による保護層表面の結晶欠陥生成が促進される。この結晶欠陥がＲＴＡ中に保護層表面に生成された空孔を捕獲して、空孔がｎ型ＧａＡｓ基板方向に拡散して活性層を無秩序化することを防止する。それにより、内部領域の活性層のバンドギャップ変動を防止することができる。
【０１２７】
また、第３の実施の形態では、窓領域直上の保護層３０７の厚さが共振器内部の保護層３０７の厚さよりも厚いことから、それを目印にして第１導電型の電流注入防止層層３１５を形成のためのマスクを位置合せすることができる。従って、位置合せを比較的容易にでき、端面形成プロセスの簡略化が図れ量産性にも優れる。
【０１２８】
また、第３の実施の形態では、イオン照射装置としてプラズマＣＶＤを使用した場合について述べた。本装置を用いるとプラズマ照射後のウェハーを大気中に取り出すことなく、また、プラズマ照射後のウェハーを大気に曝すことなく、次の誘電体膜を連続形成できる。さらに、これらの装置は、半導体プロセスで一般的な装置であり、製造方法を簡素化できるという利点がある。また、スパッタ装置においても同様の効果がある。
【０１２９】
［第４の実施の形態］
図７は、本発明の第４の実施の形態に関する半導体レーザ素子の構造を示す断面図である。図７において、図７（ａ）は光出射端面を含む斜視図、図７（ｂ）は図７（ａ）のＩａ−Ｉａ線における導波路の断面図、図７（ｃ）は図７（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。
【０１３０】
また、４０１はｎ型ＧａＡｓ基板、４０２はｎ型Ａｌx4Ｇａ1-x4Ａｓ（ｘ４は０より大、１以下）第１クラッド層、４０３はバリア層及びウェル層が交互に積層された多重量子井戸構造を光ガイド層で挟んでなる多重量子井戸活性層（ＭＱＷ活性層）、４０４はｐ型Ａｌx4Ｇａ1-x4Ａｓ第２クラッド層、４０５はｐ型エッチングストップ層、４０６は共振器方向にリッジストライプからなるｐ型Ａｌx4Ｇａ1-x4Ａｓ第３クラッド層、４０７はｐ型ＧａＡｓ保護層、４０８はリッジストライプからなるｐ型Ａｌx4Ｇａ1-x4Ａｓ第３クラッド層の側面を埋め込む様に形成されたｎ型Ａｌy4Ｇａ1-y4Ａｓ（ｙ４は０以上、１以下）電流阻止層、４０９はｐ型ＧａＡｓ平坦化層、４１０はｐ型ＧａＡｓコンタクト層、４１１はｐ側電極、４１２はｎ側電極である。ｐ型ＧａＡｓ保護層４０７の厚さが共振器端面近傍領域の方が共振器内部領域よりも厚くなっている。
【０１３１】
また、多重量子井戸活性層（ＭＱＷ活性層）４０３は、窓領域４１３と内部領域（活性領域ともいう）４１４とから成り、窓領域４１３はバンドギャップが内部領域４１４のバンドギャップよりも大きい領域であり、内部領域４１４はレーザ発振を実現するための利得を有する領域である。４１５はｐ型ＧａＡｓ保護層４０７上に形成されたｎ型Ａｌy4Ｇａ1-y4Ａｓ電流注入防止層、４１６はｐ型Ａｌx4Ｇａ1-x4Ａｓ第３クラッド層４０６とｐ型ＧａＡｓ保護層４０７からなるリッジストライプである。
【０１３２】
本発明の第４の実施の形態に関する半導体レーザ素子では、共振器端面近傍領域のリッジストライプ４１６のストライプ幅が、共振器の内部領域４１４のリッジストライプのストライプ幅よりも広くなっている。
【０１３３】
本発明の第４の実施の形態に関する半導体レーザ素子の製造方法を図８に基づいて説明する。ｎ型ＧａＡｓ基板４０１上に順次、１回目の有機金属気相成長（ＭＯＣＶＤ）法にてｎ型Ａｌx4Ｇａ1-x4Ａｓ第１クラッド層４０２、ノンドープＭＱＷ活性層４０３、ｐ型Ａｌx4Ｇａ1-x4Ａｓ第２クラッド層４０４、ｐ型ＧａＡｓエッチングストップ層４０５、ｐ型Ａｌx4Ｇａ1-x4Ａｓ第３クラッド層４０６、ｐ型ＧａＡｓ保護層４０７をエピタキシャル成長させて、ＤＨウェハーを得る（図８（ａ））。
【０１３４】
共振器端面近傍領域のｐ型ＧａＡｓ保護層４０７の表面に、プラズマCVD法とフォトリソグラフィー法によって、リッジストライプと直交する方向に幅４０μｍのストライプ状に、誘電体膜であるＳｉＯz3膜４２１（ｚ３は２近傍の実数、厚さ０．５μｍ）を形成する。なお、ストライプのピッチは共振器長の略２倍の１６００μｍとした（図８（ｂ））。
【０１３５】
次に、共振器内部領域のｐ型ＧａＡｓ保護層４０７側のウェハー表面に、イオン化された原子４２２の照射（イオン照射）を行う。本発明の第４の実施の形態では、窒素（Ｎ）イオンガスを用い、イオンエネルギーは１０００ｅＶの条件で行った。イオン照射にはスパッタ装置を用いた（図８（ｃ））。イオンエネルギーはスパッタ装置の対向電極間に印可する電圧と略等しい。
【０１３６】
プラズマを用いて、イオン照射を行っているため、ＳｉＯz3膜４２１に覆われていない共振器内部領域のｐ型ＧａＡｓ保護層４０７は０．１μｍ程エッチングされた。本発明の第４の実施の形態に関する半導体レーザ素子の製造方法では、イオンエネルギーは小さいが、酸化膜が形成されていないため、エッチング量が大きい。共振器端面近傍領域の誘電体膜４２１の表面と、共振器内部領域のイオン照射されたｐ型ＧａＡｓ保護層４０７の表面に、スパッタ法によりＳｉＯz4膜４２３（ｚ４は２近傍の実数、厚さ０．３μｍ）を形成する（図８（ｄ））。
【０１３７】
次に、ＲＴＡ（ラピッドサーマルアニール）法による熱処理によって、ＳｉＯz3膜４２１直下のＭＱＷ活性層のバンドギャップが共振器内部領域のＭＱＷ活性層のバンドギャップよりも大きい窓領域４１３を形成する。この時の熱処理条件は、６０秒で室温から温度９５０℃まで昇温させ、保持時間６０秒で行った。その結果、活性層４０３に、窓領域４１３と内部領域４１４とが共振器方向に形成された（（図８（ｅ））。
【０１３８】
次に、ｐ型ＧａＡｓ保護層４０７の表面に形成した誘電体膜４２１と４２３を除去し、通常のフォトリソグラフィー技術を用いてｐ型ＧａＡｓ保護層４０７上に［０１１］方向に伸びたストライプ状のレジストマスク４２４を形成し、通常のエッチング技術を用いて、ｐ型エッチングストップ層４０５に到達するようにｐ型ＧａＡｓ保護層４０７とｐ型Ａｌx4Ｇａ1-x4Ａｓ第３クラッド層４０６を［０１１］方向に伸びた２．５μｍ幅のストライプ状のリッジ４１６に加工する。このとき、共振器端面の窓領域の方が共振器の内部領域よりも、ｐ型エッチストップ層からｐ型ＧａＡｓ保護層４０７とｐ型ＡｌＧａＡｓクラッド層４０６を含めた厚さが厚いので、保護層４０７とクラッド層４０６を化学エッチングによりエッチングを施したときに、リッジの幅は共振器端面近傍領域（共振器窓領域）の方が、共振器内部領域より広くなる（図８（ｆ））。
【０１３９】
次に、ｐ型ＧａＡｓ保護層４０７上に形成されたストライプ状のレジストマスク４２４を除去し、２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ保護層４０７とｐ型Ａｌx4Ｇａ1-x4Ａｓ第３クラッド層４０６からなるリッジ４１６の側面をｎ型Ａｌy4Ｇａ1-y4Ａｓ電流阻止層４０８とｐ型ＧａＡｓ平坦化層４０９で埋め込む（図８（ｇ））。
【０１４０】
通常のフォトリソグラフィー技術を用いてリッジ４１６の側面に形成されたｐ型ＧａＡｓ平坦化層４０９、及び、リッジ４１６上に形成されたｐ型ＧａＡｓ平坦化層４０９に、幅６０μｍのストライプ状のレジストマスク４２５を形成する。  この時、窓領域４１３に対向するｐ型ＧａＡｓ保護層４０７の厚みが共振器内部のｐ型ＧａＡｓ保護層４０７の厚みよりも厚くなる。そこで、ｐ型ＧａＡｓ平坦化層４０９表面に段差が生じ、その段差を目印にして、窓領域４１３に対向するｐ型ＧａＡｓ平坦化層４０９のみをレジストでカバーし、内部領域に対向するリッジに開口部を有するレジストマスク４２５を形成する。通常のエッチング技術により、レジストマスク４２５の開口部のｎ型Ａｌy4Ｇａ1-y4Ａｓ電流阻止層４０８とｐ型ＧａＡｓ平坦化層４０９を選択的に除去する（図８（ｈ））。
【０１４１】
ｐ型ＧａＡｓ平坦化層４０９上に形成されたレジストマスク４２５を除去し、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層４１０を形成する。共振器端面近傍にはリッジ４１６の上方に電流阻止層４０８と同時に形成されたｎ型Ａｌy4Ｇａ1-y4Ａｓ電流注入防止層４１５が形成される（図８（ｉ））。
【０１４２】
さらに、上面にはｐ電極４１１、下面にはｎ電極４１２を形成する。
【０１４３】
次に、６０μｍ幅の電流注入防止層、即ち窓領域のほぼ中央にスクライブラインを入れて、共振器の長さのレーザバーに分割する。窓領域を有する共振器端面の反射率が１２％になるようにＡｌＯsコートを行い、反対側の共振器端面には反射率が９５％になるようにＡｌＯsとアモルファスＳｉの多層膜をコートする。チップに分割して、長さ８００μｍの共振器の光出射側端面部に略３０μｍの窓領域及び電流注入防止層を有した素子が製造される。
【０１４４】
本発明の第４の実施の形態に関する半導体レーザ素子の特性評価を行った。その結果、本発明の半導体レーザ素子では、光出力ＣＷ１２０ｍＷで設定波長通りの発振波長７８５ｎｍが得られた。さらに、雰囲気温度７０℃、光出力ＣＷ１５０ｍＷで１００００時間以上安定に作動し、作動中に動作電流が増大する劣化は全く見られなかった。
【０１４５】
第４の実施の形態の半導体レーザ素子では、窓領域のストライプ幅の方が内部領域のストライプ幅よりも広い。ストライプ幅が広いとストライプ内部の光密度を低減できる。従って、本発明では、窓領域のストライプ内部の光密度を低減できるので、端面劣化抑制にさらに効果的であり、長期信頼性向上に有効である。また、共振器の内部領域のストライプ幅を狭くできるので、レーザの横モードを安定化でき、Ｉ−Ｌ特性にキンクが出現するのを防止することができる。
【０１４６】
本発明の第４の実施の形態による製造方法では、共振器端面近傍領域のストライプ幅を選択的に広げる構造を窓形成プロセスの中でセルフアラインに製造することができる。従って、製造プロセスの簡素化を図ることができる。
【０１４７】
［第５の実施の形態］
図９は、本発明の第５の実施の形態に関する半導体レーザ素子の構造を示す断面図である。図９において、図９（ａ）は光出射端面を含む斜視図、図９（ｂ）は図９（ａ）のＩａ−Ｉａ線における導波路の断面図、図９（ｃ）は図９（ａ）のＩｂ−Ｉｂ線における層厚方向の断面図である。
【０１４８】
また、５０１はｎ型ＧａＡｓ基板、５０２はｎ型Ａｌx5Ｇａ1-x5Ａｓ（ｘ５は０より大、１以下）第１クラッド層、５０３はバリア層及びウェル層が交互に積層された多重量子井戸構造を光ガイド層で挟んでなる多重量子井戸活性層（ＭＱＷ活性層）、５０４はｐ型Ａｌx5Ｇａ1-x5Ａｓ第２クラッド層、５０５はｐ型ＧａＡｓエッチングストップ層、５０６は共振器方向にリッジストライプからなるｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層、５０７はｐ型ＧａＡｓ保護層、５０８はリッジストライプからなるｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層の側面を埋め込む様に形成されたｎ型Ａｌy5Ｇａ1-y5Ａｓ（ｙ５は０以上、１以下）電流阻止層、５０９はｐ型ＧａＡｓ平坦化層、５１０はｐ型ＧａＡｓコンタクト層、５１１はｐ側電極、５１２はｎ側電極である。
【０１４９】
また、５１３は共振器端面近傍のＭＱＷ活性層のバンドギャップが共振器内部のＭＱＷ活性層５０３のバンドギャップよりも大きい窓領域、５１４は共振器の内部領域、５１５はｐ型ＧａＡｓ保護層５０７上に形成されたｎ型Ａｌy5Ｇａ1-y5Ａｓ電流注入防止層、５１６はｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層５０６とｐ型ＧａＡｓ保護層５０７からなるリッジストライプである。
【０１５０】
図１０に本実施の形態の半導体レーザ素子の共振器端面近傍の窓領域における、ｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層５０６、ｐ型ＧａＡｓエッチングストップ層５０５、ｐ型Ａｌx5Ｇａ1-x5Ａｓ第２クラッド層５０４、ＭＱＷ活性層５０３、ｎ型Ａｌx5Ｇａ1-x5Ａｓ第１クラッド層５０２におけるｐ型不純物であるＩＩ族原子（Ｚｎ）の不純物原子濃度の分布を示す。第１回目のエピタキシャル成長後のＺｎ濃度分布とＲＴＡ後のＺｎ濃度分布を示す。第１回目のエピタキシャル成長後には、ｐ型クラッド層から活性層へのＺｎ拡散はほとんどない。ＲＴＡを行うと、ｐ型クラッドから活性層に拡散するＺｎ濃度は最大３×１０17ｃｍ-3である。
【０１５１】
これに対して、図１１に本実施の形態の半導体レーザ素子の共振器の内部領域における、ｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層５０６、ｐ型ＧａＡｓエッチングストップ層５０５、ｐ型Ａｌx5Ｇａ1-x5Ａｓ第２クラッド層５０４、ＭＱＷ活性層５０３、ｎ型Ａｌx5Ｇａ1-x5Ａｓ第１クラッド層５０２におけるｐ型ＩＩ族原子（Ｚｎ）の不純物原子濃度の分布を示す。第１回目のエピタキシャル成長後のＺｎ濃度分布とＲＴＡ後のＺｎ濃度分布を示す。第１回目のエピタキシャル成長後には、ｐ型クラッド層から活性層へのＺｎ拡散はほとんどない。ＲＴＡを行うと、ｐ型クラッドから活性層に拡散するＺｎ濃度は最大８×１０17ｃｍ-3である。このように、ＲＴＡ後にｐ型クラッド層から活性層に拡散するＺｎ濃度は、共振器端面近傍の窓領域よりも共振器の内部領域の方が多くなっている。
【０１５２】
本発明の第５の実施の形態に関する半導体レーザ素子の製造方法を図１０に基づいて説明する。ｎ型ＧａＡｓ基板５０１上に順次、１回目の有機金属気相成長（ＭＯＣＶＤ）法にてｎ型Ａｌx5Ｇａ1-x5Ａｓ第１クラッド層５０２、ノンドープＭＱＷ活性層５０３、ｐ型Ａｌx5Ｇａ1-x5Ａｓ第２クラッド層５０４、ｐ型ＧａＡｓエッチングストップ層５０５、ｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層５０６、ｐ型ＧａＡｓ保護層５０７をエピタキシャル成長させて、ＤＨウェハーを得る（図１０（ａ））。
【０１５３】
共振器端面近傍領域のｐ型ＧａＡｓ保護層５０７の表面に、プラズマＣＶＤ法とフォトリソグラフィー法によって、リッジストライプと直交する方向に幅４０μｍのストライプ状に、誘電体膜である
ＳｉＯz5膜５２１（ｚ５は２近傍の実数、厚さ０．７μｍ）を形成する。なお、ストライプのピッチは共振器長と同じ略８００μｍとした（図１０（ｂ））。
【０１５４】
次に、共振器内部領域のｐ型ＧａＡｓ保護層５０７側のウェハー表面に、イオン化された原子５２２の照射（イオン照射）を行う。第５の実施の形態では、アルゴン（Ａｒ）イオンガスを用い、イオン照射エネルギーは１２００ｅＶの条件で行った。イオン照射にはイオン注入装置を用いた（図１０（ｃ））。
【０１５５】
イオン照射により、ＳｉＯz5膜５２１に覆われていない共振器内部領域のｐ型ＧａＡｓ保護層５０７は０．２μｍエッチングされた。共振器端面近傍領域のＳｉＯz5膜５２１の表面と、共振器内部領域のイオン照射されたｐ型ＧａＡｓ保護層５０７の表面に、プラズマＣＶＤ法によりＳｉＮt3膜５２３（ｔ３は４／３近傍の実数、厚さ０．３μｍ）を形成する（図１０（ｄ））。
【０１５６】
次に、ＲＴＡ法による熱処理によって、ＳｉＯz5膜５２１直下のＭＱＷ活性層のバンドギャップが共振器内部領域のＭＱＷ活性層のバンドギャップよりも大きい窓領域５１３を形成する。この時の熱処理条件は２０秒で室温から温度９５０℃まで昇温させ、保持時間９０秒で行った。その結果、活性層５０３に、窓領域５１３と内部領域５１４とが共振器方向に形成された（（図１０（ｅ））。
【０１５７】
共振器端面近傍領域における窓領域では熱処理（熱アニール）中にＳｉＯz5膜５２１の方が共振器の内部領域におけるＳｉＮt3膜５２３よりｐ型ＧａＡｓ保護層５０７のＧａ原子を大量に吸収するので、共振器端面近傍領域に大量の空孔が生成され、その空孔が活性層に拡散してくる。このとき、実施の形態１乃至実施の形態４の半導体レーザ素子に対し本実施例の半導体レーザ素子は窓領域に対向する第２クラッド層、第３クラッド層等の各ｐ型層における空孔密度が高いため、ｐ型クラッド層のドーパント（Ｚｎ）が空孔と結びつき、空孔のサイトにＺｎが入り、その結果、ｐ型クラッド層のＺｎは活性層の窓領域側には拡散しにくくなる（図１１）。
【０１５８】
これに対して、活性層の内部領域に対向するｐ型クラッド層では熱処理（熱アニール）中に、実施の形態１乃至実施の形態４の半導体レーザ素子と同様、イオン照射によって生じた欠陥により空孔の生成が抑制されるので、ｐ型クラッド層のドーパント（Ｚｎ）は活性層側により多く拡散する（図１２）。その結果、活性層中のＺｎ濃度は、共振器端面近傍の窓領域よりも共振器の内部領域の方が多くなる。その結果、活性層の内部領域の抵抗が下がり、より効率良く電流を注入することが可能となる。
【０１５９】
次に、ｐ型ＧａＡｓ保護層５０７の表面に形成した誘電体膜５２１と５２３を除去し、通常のフォトリソグラフィー技術を用いてｐ型ＧａＡｓ保護層５０７上に［０１１］方向に伸びたストライプ状のレジストマスク５２４を形成し、通常のエッチング技術を用いて、ｐ型エッチングストップ層５０５に到達するようにｐ型ＧａＡｓ保護層５０７とｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層５０６をエッチングし、［０１１］方向に伸びた２．５μｍ幅のストライプ状のリッジ５１６に加工する。このとき、共振器端面近傍領域の方が共振器の内部領域よりも、ｐ型エッチストップ層からｐ型ＧａＡｓ保護層５０７とｐ型Ａｌx5Ｇａ1-x5Ａｓクラッド層５０６を含めた厚さが厚いので、保護層５０７とクラッド層５０６を化学エッチングによりエッチングを施したときに、リッジ５１６の幅は共振器端面近傍領域の方が広くなる（図１０（ｆ））。
【０１６０】
次に、ｐ型ＧａＡｓ保護層５０７上に形成されたストライプ状のレジストマスク５２４を除去し、２回目のＭＯＣＶＤ法によって、ｐ型ＧａＡｓ保護層５０７とｐ型Ａｌx5Ｇａ1-x5Ａｓ第３クラッド層５０６からなるリッジ５１６の側面をｎ型Ａｌy5Ｇａ1-y5Ａｓ電流阻止層５０８とｐ型ＧａＡｓ平坦化層５０９で埋め込む（図１０（ｇ））。
【０１６１】
この時、共振器端面近傍の窓領域５１３の直上のｐ型ＧａＡｓ保護層５０７の厚みが共振器内部のｐ型ＧａＡｓ保護層５０７の厚みよりも厚くなる。そこで、ｐ型ＧａＡｓ平坦化層５０９表面に段差が生じ、その段差を目印にして、窓領域直上のｐ型ＧａＡｓ平坦化層５０９のみをレジストでカバーし、それ以外のリッジ上部のレジスト開口部を有するレジストマスク５２５を形成する。通常のエッチング技術により、レジストマスク５２５開口部のｎ型Ａｌy5Ｇａ1-y5Ａｓ電流阻止層５０８とｐ型ＧａＡｓ平坦化層５０９を選択的に除去する（図１０（ｈ））。
【０１６２】
ｐ型ＧａＡｓ平坦化層５０９上に形成されたレジストマスク５２５を除去し、３回目のＭＯＣＶＤ法でｐ型ＧａＡｓコンタクト層５１０を形成する（図１０（ｉ））。
【０１６３】
最後に、上面にはｐ電極５１１、下面にはｎ電極５１２を形成する。その後、５０μｍ幅の電流注入防止層、即ち窓領域のほぼ中央にスクライブラインを入れて、共振器の長さのレーザバーに分割する。窓領域を有する共振器端面の反射率が１２％になるようにＡｌＯsコートを行い、反対側の共振器端面には反射率が９５％になるようにＡｌＯsとアモルファスＳｉの多層膜をコートする。チップに分割して、長さ８００μｍの共振器の光出射側端面部に略２５μｍの窓領域及び電流注入防止層を有した素子が製造される。
【０１６４】
本発明の第５の実施の形態に関する半導体レーザ素子の特性評価を行った。その結果、本発明の半導体レーザ素子では、光出力ＣＷ１２０ｍＷで設定通りの発振波長７８５ｎｍが得られた。さらに、雰囲気温度７０℃、光出力ＣＷ１５０ｍＷで１００００時間以上安定に作動し、作動中に動作電流が増大する劣化は全く見られなかった。
【０１６５】
第５の実施の形態に関する半導体レーザ素子は、活性層中のｐ型不純物（Ｚｎ）濃度が、窓領域よりも内部領域の方が多くなっている。活性層に拡散したＺｎは活性層中の空孔のサイトに入るので、結晶欠陥の発生を防止できる。その結果、通電中における内部領域での劣化を抑制できる。また、窓領域の活性層にＺｎが拡散すると、光吸収を生じる。そこで、窓領域の活性層中のＺｎが少ない方が光吸収は抑制されて、高出力動作時の信頼性が向上する。以上より、本発明の半導体レーザは、高出力駆動で長期信頼性に優れる。
【０１６６】
また、第５の実施の形態に関する半導体レーザ素子の製造方法では、窓構造形成時の熱処理条件を調整することにより、ｐ型クラッド層から活性層へのＺｎ拡散量を窓領域と内部領域で同時に制御できる。つまり、熱処理の昇温速度で窓領域で発生する空孔量の制御が可能となり、それに伴い活性層へのＺｎ拡散が制御できる。熱処理の保持時間で内部領域のＺｎ拡散量を制御できる。従って、本製造方法は制御性に優れるという効果がある。
【０１６７】
以上の本発明の説明においては、基板上にＡｌＧａＡｓ系材料を成長した場合について述べたが、それ以外にクラッド層にＧａを含む材料、例えばＧａＡｓ基板上のＡｌＧａＩｎＰ系材料、ＩｎＰ基板またはＧａＡｓ基板上のＩｎＧａＡｓＰ系材料、サファイア基板又はＳｉ基板、ＳｉＣ基板上のＩｎＧａＡｌＮ系材料等のＩＩＩ−Ｖ族材料についても適用可能である。
【０１６８】
また、本発明では、結晶成長方法としてＭＯＣＶＤの場合について述べたが、それ以外にＭＢＥ（分子線ビームエピタキシー）、ＡＬＥ（原子層エピタキシー）、ＬＰＥ（液相エピタキシー）による各成長方法においても適用可能である。
【０１６９】
また、本発明では、活性層に多重量子井戸を用いた構造について述べたが、それ以外に単一量子井戸、量子井戸層の厚さ２０ｎｍ以下の成長層に対しても適用可能である。また、活性層を挟むｐ型クラッド層とｎ型クラッド層の組成が同じ場合について述べたが、それらの組成が異なる場合、あるいは各クラッド層が複数の組成の層から構成される場合についても適用可能である。
【０１７０】
また本発明の説明においては、一方の端面にのみ窓領域を設ける場合について説明したが、半導体レーザ素子の両側の端面に窓領域を設定しても良いことは当然である。
【０１７１】
【発明の効果】
以上のように、本発明の半導体レーザ素子によれば、
少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、共振器方向に延びるストライプ状の欠如部を有する電流阻止層、該電流阻止層のストライプ状欠如部に埋設された第２導電型の第３クラッド層、該第３クラッド層の上に設けられた第２導電型の保護層、とを有する半導体レーザ素子において、
該活性層は、少なくとも一方の端面に隣接した窓領域と、多重量子井戸構造を有する内部領域、とからなり、該第２導電型の第２クラッド層側に配設された層の表面よりイオン化された原子の照射を行った後、熱処理を施すことにより、該窓領域を形成してなる構成としている。
【０１７２】
従って、内部領域に対向する第２クラッド層側に配設された保護層の表面にイオン化された原子を照射したことにより、熱処理により表面に形成された欠陥にＧａ空孔がトラップされて内部領域へのＧａ空孔の拡散を防止でき、内部領域のバンドギャップの変化を防止できるので、窓領域のバンドギャップを内部窓領域のバンドギャップより５ｎｍ以上大きくすることができた。窓領域のバンドギャップを内部領域のバンドギャップより十分大きくできるために、端面劣化抑制に特に効果的であり、信頼性向上に優れている。
【０１７３】
また、本発明の半導体レーザ素子によれば、少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、共振器方向に延びるストライプ状の欠如部を有する電流阻止層、該電流阻止層のストライプ状欠如部に埋設された第２導電型の第３クラッド層、該第３クラッド層の上に設けられた第２導電型の保護層、とを有する半導体レーザ素子において、該活性層は、少なくとも一方の端面に隣接した窓領域と、量子井戸構造を有する内部領域、とからなり、該窓領域からのフォトルミネッセンスのピーク波長λｗは、該内部領域からのフォトルミネッセンスのピーク波長λｉに対し、λｗ≦λｉ−５ｎｍ、なる関係にあり、該窓領域からのフォトルミネッセンスの半値幅が該内部領域からのフォトルミネッセンスの半値幅より狭い構成としている。
【０１７４】
従って、共振器端面に隣接した活性層の窓領域のバンドギャップが活性層の内部領域のバンドギャップより十分大きいので、窓領域での光吸収量を十分小さくできる。また、窓領域からのフォトルミネッセンスの半値幅が内部領域からのフォトルミネッセンスの半値幅より狭いので内部領域では不純物が欠陥を埋めており、信頼性向上に優れている。
【０１７５】
また、本発明の半導体レーザ素子によれば、窓領域に対向する部分の第２導電型の保護層の層厚が、内部領域に対向する部分の第２導電型の保護層の層厚よりも厚い構成としている。
【０１７６】
従って、保護層の厚みの差を目印にして第１導電型の電流阻止層を形成のためのマスクを位置合せが容易であり、端面形成プロセスの簡略化が図れ、量産性にも優れた半導体レーザ素子を得ることができる。
【０１７７】
また、本発明の半導体レーザ素子によれば、窓領域の共振器方向の長さＬｗが１０μｍ以上である構成としている。
【０１７８】
従って、内部領域に注入されたキャリア（ホールまたは電子）が端面にまで拡散して再結合することがないので、電流の光への変換効率が下がることがない。
【０１７９】
また、本発明の半導体レーザ素子によれば、量子井戸構造を構成する量子井戸層の厚の合計の値が４０ｎｍ以下である構成としている。
【０１８０】
従って、熱処理中の共振器端面近傍の活性層への空孔の拡散により、活性層の窓領域のバンドギャップを、より増大せることができる。そのために、端面劣化を大きく抑制することができ、信頼性向上に優れた高出力窓構造半導体レーザ素子を得ることができる。
【０１８１】
また、本発明の半導体レーザ素子によれば、第２導電型の保護層の上の窓領域に対向する部分に第１導電型の電流阻止層を設けた構成としている。
【０１８２】
従って、電流注入防止層を設けることにより窓領域に電流を流すことを防止でき、空孔の移動を防止して、通電中に空孔の移動に伴う組成変動または不純物の拡散を防止することができるので信頼性向上に効果がある。
【０１８３】
また、本発明の半導体レーザ素子によれば、第１導電型の電流注入防止層の共振器方向の長さＬｐはＬｗに対し、Ｌｗ≦Ｌｐ、なる関係にある構成としている。
【０１８４】
従って、電流注入防止層の長さを窓領域の長さと略等しく設定した場合には、窓領域への通電を防止できるので、窓領域の活性層での無効電流発生を防止でき、信頼性向上に効果がある。また、電流注入防止層を窓領域よりも長く設定した場合には、共振器の内部領域で空孔が拡散した領域には、電流を流さないようにしているので、共振器内部に拡散した空孔が注入された電流により活性層中に微小欠陥を生成し、通電中に電流を増大させることがないのでより、長期にわたって信頼性の良好なレーザ素子が得られる。
【０１８５】
また、本発明の半導体レーザ素子によれば、ストライプ状欠如部の前記活性層の窓領域に対向する部分の幅が、活性層の内部領域に対向する部分の幅よりも広い構成としている。
【０１８６】
従って、窓領域のストライプ内部の光密度を低減できるので、端面劣化抑制にさらに効果的であり、長期信頼性向上に有効である。また、共振器の内部領域のストライプ幅を狭くできるので、レーザの横モードを安定化でき、Ｉ−Ｌ特性にキンクが出現するのを防止することができる。
【０１８７】
また、本発明の半導体レーザ素子によれば、活性層の内部領域におけるＩＩ族元素の濃度の方が活性層の窓領域におけるＩＩ族元素の濃度より大きい構成としている。
【０１８８】
従って、活性層に拡散したＩＩ族元素は活性層中の空孔のサイトに入るので、結晶欠陥の発生を防止できる。その結果、通電中における内部領域での劣化を抑制できる。また、窓領域の活性層にＩＩ族元素が拡散すると、光吸収を生じる。そこで、窓領域の活性層中のＩＩ族元素が少ない方が光吸収は抑制されて、高出力動作時の信頼性が向上するので、高出力駆動で長期信頼性に優れる。
【０１８９】
また、本発明の半導体レーザ素子によれば、前記基板はＧａＡｓであり、前記各層はＧａＡｌＡｓ系材料で構成されている。
【０１９０】
従って、熱処理中に、共振器端面近傍のウェハー表面に形成した誘電体膜でＧａ原子が吸収され、生成したＧａ空孔はＡｌＧａＡｓ中では拡散速度が特に速い。そのために、活性層へのＧａ空孔の拡散により、活性層の窓領域のバンドギャップをより大きく変化し、増大させることができる。このように、ＡｌＧａＡｓを用いた場合には、本製造方法による端面劣化を抑制に効果的であり、信頼性向上に優れる。
【０１９１】
さらに、本発明の半導体レーザ素子の製造方法によれば、少なくとも基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層を積層するＤＨウェハー作成工程と、該ＤＨウェハーの第２クラッド層を形成した側に配設された層の表面の一部に第１の誘電体膜を形成する工程と、該ウェハーの前記第１の誘電体膜を形成した側にイオン化された原子を照射する工程と、該イオン化した原子を照射されたＤＨウェハーを熱処理する工程、とを含む構成としている。
【０１９２】
従って、第２クラッド層側に配設された層の表面近傍に微小な結晶欠陥が多数生成され、この結晶欠陥が熱処理中にＧａ原子の再蒸発により、ウェハー表面に生成された空孔を捕獲して、空孔が拡散して活性層を無秩序化することを防止する。そのことにより窓構造形成プロセス中における共振器内部の活性層のバンドギャップ変動、即ち発振波長の変動が抑制される。同時に、活性層の結晶質低下が抑制でき、高出力駆動で長期信頼性の優れた半導体レーザ素子を得ることができる。
【０１９３】
また、本発明の半導体レーザ素子の製造方法によれば、第２クラッド層の上部に第２導電型の保護層を形成する工程を含む構成としている。
【０１９４】
従って、ＤＨウェハー表面に汚染物、不必要な表面酸化膜が形成されても熱処理前に同時に除去することができる。
【０１９５】
また、本発明の半導体レーザ素子の製造方法によれば、ＤＨウェハーを熱処理する前に保護層の表面をエッチングする構成としている。
【０１９６】
従って、ＤＨウェハー表面に付着した汚染物、表面酸化膜を除去でき、イオン化された原子の照射による保護層表面の結晶欠陥生成が促進される。この結晶欠陥が熱処理中に保護層表面に生成された空孔を捕獲して、空孔がｎ型ＧａＡｓ基板方向に拡散して活性層を無秩序化することを防止する。それにより、内部領域の活性層のバンドギャップ変動を防止することができる。
【０１９７】
また、本発明の半導体レーザ素子の製造方法によれば、保護層の表面をエッチングすると同時にＤＨウェハー面の前記第１の誘電体膜を形成した側にイオン化された原子を照射する構成としている。
【０１９８】
従って、表面に付着した汚染物、表面酸化膜の除去と誘電体膜の形成を同時に行うことができるので半導体レーザ素子作成プロセスを簡略化しても、イオン化された原子の照射による保護層表面の結晶欠陥生成が促進される。
【０１９９】
また、本発明の半導体レーザ素子の製造方法によれば、第１の誘電体膜を形成したウェハー面にイオン化した原子を照射した後、ＤＨウェハー面全体を覆うように第２の誘電体膜を形成する構成としている。
【０２００】
従って、誘電体膜を通過してウェハーの表面に結晶欠陥を生成する必要が無く、イオン照射の際のイオンエネルギーを高くする必要がないので、ウェハーの保護層表面から結晶奥深くまで結晶欠陥が侵入し、熱処理中にその欠陥が活性層に拡散して、信頼性を悪化させることがない。
【０２０１】
また、本発明の半導体レーザ素子の製造方法によれば、前記第２の誘電体膜を形成した後にＤＨウェハーを熱処理する構成としている。
【０２０２】
従って、熱処理工程の前に内部領域に対向するＤＨウェハー表面に誘電体膜を形成する工程を含むことにより、熱処理により再蒸発によって余分にＧａ空孔の発生を防止することができるので、表面に形成した欠陥にＧａ空孔を十分捕らえることができ、信頼性向上にさらに効果がある。
【０２０３】
また、本発明の半導体レーザ素子の製造方法によれば、前記第２の誘電体膜を形成すると同時に前記ウェハー面の第１の誘電体膜を形成した側にイオン化された原子を照射する構成としている。
【０２０４】
従って、第２クラッド層側に配設された層の表面近傍にイオン照射を行い、微小な結晶欠陥を生成する工程と、第２の誘電体膜の表面クリーニングを行う工程とを同時に行うことができ、製造プロセスを簡略化することができる。
【０２０５】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子はアルゴン、酸素、窒素からなる群より選ばれた１つあるいは複数の原子である構成としている。
【０２０６】
従って、ウェハー表面付近にのみ結晶欠陥を生成でき、その欠陥が熱処理中にウェハー表面で生成したＧａ空孔を効率よく捕獲することができるので、活性層のバンドギャップ変動防止に好適である。また、熱処理中に欠陥が活性層に拡散することを抑制でき、信頼性悪化の防止に好適である。
【０２０７】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子を照射することにより、ウェハー面の第１の誘電体膜が形成されていない部分に、第２の誘電体膜を形成する構成としている。
【０２０８】
従って、第２クラッド層側に配設された層の表面近傍にイオン照射を行い、微小な結晶欠陥を生成する工程と、第２の誘電体膜の表面クリーニングを行う工程とを同時に行うことができ、製造プロセスを簡略化することができる。
【０２０９】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子のイオンエネルギーを３０００ｅＶ以下とし、より好ましくは５００ｅＶ以上、１５００ｅＶ以下とした構成としている。
【０２１０】
従って、イオン化された原子が端面近傍領域の誘電体膜を貫通することを防止しながら内部領域に十分な量の欠陥を生成できるので、活性層の窓領域の量子井戸構造の無秩序化が十分でバンドギャップが所望の値にまで増大させることができ、端面劣化を抑制できるので、信頼性の高い半導体レーザ素子を製造することができる。
【０２１１】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子を照射する装置はイオン加速機能を有する装置である構成としている。
【０２１２】
従って、イオンエネルギー及びイオンの量の精密制御が可能であり、ウェハー表面の結晶欠陥生成量の制御が可能であるのでＧａ空孔の分布、および量も制御でき、内部領域のバンドギャップ変化量を容易に制御することができる。
【０２１３】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子を照射する装置はイオンガン、イオン注入装置、イオンアシスト蒸着装置よりなる群から選ばれた装置である構成としている。
【０２１４】
従って、これらの装置を使用すると、イオンエネルギー及びイオンの量の精密制御が可能であり、ＤＨウェハー表面の結晶欠陥生成量の制御が可能であるのでＧａ空孔の分布、および量も制御でき、内部領域のバンドギャップ変化量を容易に制御することができる。さらに、イオンアシスト蒸着装置は半導体プロセスで一般的な装置であり、製造方法を簡素化できるという利点がある。
【０２１５】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子を照射する装置はプラズマを発生させる機能を有する装置である構成としている。
【０２１６】
従って、イオンエネルギーの精密制御が可能であり、ＤＨウェハー表面の結晶欠陥生成量の制御が可能であるのでＧａ空孔の分布、および量も制御でき、内部領域のバンドギャップ変化量を容易に制御することができる。
【０２１７】
また、本発明の半導体レーザ素子の製造方法によれば、イオン化した原子を照射する装置はプラズマＣＶＤ装置、スパッタ装置、プラズマアッシング装置よりなる群から選ばれた装置である構成としている。
【０２１８】
従って、イオン照射と誘電体膜の形成を同じ装置で実施できるのでイオン照射した面を大気に晒したことにより特性が変化してしまうという心配が無い。また、誘電体膜を形成する前にエッチングを行って表面の汚染物を除去することができるという利点がある。さらに、プラズマＣＶＤ装置、スパッタ装置は半導体プロセスで一般的な装置であり、製造方法を簡素化できるという利点がある。
【０２１９】
また、本発明の半導体レーザ素子の製造方法によれば、誘電体膜はＳｉ原子を含む、ＳｉＯx、ＳｉＮx、ＳｉＯyＮx（但し、ｘ、ｙは正の実数）よりなる群から選ばれた材料で構成された膜である。
【０２２０】
従って、熱処理中にウェハー表面のＧａ原子を効率よく吸収し、多数の空孔を生成し、それが活性層に拡散して、活性層の窓領域のバンドギャップ増大させて共振器端面近傍領域の光吸収量を低減することができ、長期信頼性に優れたレーザ素子を得ることができる。
【０２２１】
また、本発明の半導体レーザ素子の製造方法によれば、第１の誘電体膜の厚さは１μｍ以下である構成としている。
【０２２２】
従って、熱処理時に誘電体膜とウェハー表面との膨張係数の違いにより膜はがれが生じることがなく、ウェハー表面で生成する空孔数が減少し、活性層に拡散する空孔数が減少して端面近傍の活性層のバンドギャップ増大が少なくなることがない。
【０２２３】
また、本発明の半導体レーザ素子の製造方法によれば、前記第２の誘電体膜の厚さは０．５μｍ以下である構成としている。
【０２２４】
従って、熱処理で生成する空孔の数は窓領域に対し十分少ないために、活性層への空孔拡散を防止できなくなることがなく、活性層の内部領域のバンドギャップ変動抑制に好適である。
【０２２５】
また、本発明の半導体レーザ素子の製造方法によれば、第１の誘電体膜と第２の誘電体膜とは熱膨張係数がほぼ等しい材料である構成としている。
【０２２６】
従って、共振器端面近傍と共振器内部のウェハー表面が熱膨張係数のほぼ同じ誘電体膜で覆われているので、熱処理による共振器端面と共振器内部での熱膨張係数の違いによる歪みをさらに低減でき、信頼性向上に効果がある。熱処理による共振器端面と共振器内部での熱膨張係数の違いによる歪みを低減でき、長期信頼性に優れた高出力窓構造半導体レーザ素子の製造方法を得ることができる。
【０２２７】
また、本発明の半導体レーザ素子の製造方法によれば、第１の誘電体膜の厚さをｄ１、第２の誘電体膜の厚さをｄ２とする時、ｄ１≧ｄ２、なる関係にある構成としている。
【０２２８】
従って、共振器端面近傍の誘電体膜の膜厚が厚いことにより、熱処理で大量の空孔を生成でき、それらを活性層に拡散することができるので、活性層の窓領域のバンドギャップの増大を促進できる。同時に、共振器内部の誘電体膜の膜厚が共振器端面近傍よりも薄いことにより、熱処理で生成する空孔を少なくでき、活性層の内部領域への空孔の拡散を抑制できる。このように、端面劣化抑制により信頼性向上が得られる。同時に共振器内部の活性層の内部領域のバンドギャップ変動を抑制できる。
【０２２９】
また、本発明の半導体レーザ素子の製造方法によれば、熱処理はＤＨウェハーの保持温度が８００℃以上、保持温度までの温度上昇時間が１００秒以下で行い、より好ましくはＤＨウェハーの保持温度が９３０℃以上、保持温度までの温度上昇時間が６０秒以下で行う構成としている。
【０２３０】
従って、共振器端面近傍の誘電体膜にＧａ原子が吸収されて生成された空孔が活性層に拡散しやすくなり、活性層のバンドギャップ増大を促進できる。また、共振器内部のドーパントの拡散を防止でき、ドーパントの拡散に伴う信頼性悪化を防止でき、長期信頼性に優れた半導体レーザ素子の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に関する半導体レーザ素子の構造を示す断面図である。
【図２】本発明の第１の実施の形態に関する半導体レーザ素子の製造方法を説明する図である。
【図３】本発明の第２の実施の形態に関する半導体レーザ素子の構造を示す断面図である。
【図４】本発明の第２の実施の形態に関する半導体レーザ素子の製造方法を説明する図である。
【図５】本発明の第３の実施の形態に関する半導体レーザ素子の構造を示す断面図である。
【図６】本発明の第３の実施の形態に関する半導体レーザ素子の製造方法を説明する図である。
【図７】本発明の第４の実施の形態に関する半導体レーザ素子の構造を示す断面図である。
【図８】本発明の第４の実施の形態に関する半導体レーザ素子の製造方法を説明する図である。
【図９】本発明の第５の実施の形態に関する半導体レーザ素子の構造を示す断面図である。
【図１０】本発明の第５の実施の形態に関する半導体レーザ素子の製造方法を説明する図である。
【図１１】本発明の第５の実施の形態に関する半導体レーザ素子の窓領域のｐ型不純物原子濃度分布図である。
【図１２】本発明の第５の実施の形態に関する半導体レーザ素子の内部領域のｐ型不純物原子濃度分布図である。
【図１３】本発明の第１の実施の形態の半導体レーザ素子の走行時間に対する駆動電流の変化を示す図である。
【図１４】本発明の第２の比較例の半導体レーザ素子の走行時間に対する駆動電流の変化を示す図である。
【図１５】本発明の第２の実施の形態の半導体レーザ素子の走行時間に対する駆動電流の変化を示す図である。
【図１６】本発明の第３の比較例の半導体レーザ素子の走行時間に対する駆動電流の変化を示す図である。
【図１７】従来例の半導体レーザ素子の構造を示す断面図である。
【図１８】従来例の半導体レーザ素子の製造方法を説明する図である。
【符号の説明】
１０１、２０１、３０１、４０１、５０１、１００１・・・ｎ型基板
１０２、２０２、３０２、４０２、５０２、１００２・・・ｎ型第１クラッド層
１０３、２０３、３０３、４０３、５０３、１００３・・・量子井戸活性層
１０４、２０４、３０４、４０４、５０４・・・ｐ型第２クラッド層
１０５、２０５、３０５、４０５、５０５・・・ｐ型エッチング停止層（エッチングストップ層）
１０６、２０６、３０６、４０６、５０６・・・ｐ型第３クラッド層
１０７、２０７、３０７、４０７、５０７・・・ｐ型保護層
１０８、２０８、３０８、４０８、５０８・・・ｎ型電流阻止層
１０９、２０９、３０９、４０９、５０９・・・ｐ型平坦化層
１１０、２１０、３１０、４１０、５１０、１００５・・・ｐ型コンタクト層
１１１、２１１、３１１、４１１、５１１、１００９・・・ｐ側電極
１１２、２１２、３１２、４１２、５１２、１００８・・・ｎ側電極
１１３、２１３、３１３、４１３、５１３、１００３ｂ・・・窓領域
１１４、２１４、３１４、４１４、５１４、１００３ａ・・・内部領域（活性領域）
１１５、２１５、３１５、４１５、５１５・・・電流注入防止層
１１６、２１６、３１６、４１６、５１６・・・リッジストライプ
１００６・・・空孔拡散領域
１００７・・・プロトン注入領域
１０２０・・・共振器端面
１２１、２２１、３２１、４２１、５２１、１０１０・・・共振器端面近傍に形成される誘電体膜
１０１０ａ・・・ストライプ状開口部
１２２、２２２、３２２、４２２、５２２・・・イオン照射
２２３、３２３、４２３、５２３・・・共振器内部に形成される誘電体膜
１２３、２２４、３２４、４２４、５２４・・・リッジストライプ形成用レジストマスク
１２４、２２５、３２５、４２５、５２５、１０１１・・・電流注入防止層形成用レジストマスク
【図１】
0003775724.tif 000002
【図２】
0003775724.tif 000003
【図３】
0003775724.tif 000004
【図４】
0003775724.tif 000005
【図５】
0003775724.tif 000006
【図６】
0003775724.tif 000007
【図７】
0003775724.tif 000008
【図８】
0003775724.tif 000009
【図９】
0003775724.tif 000010
【図１０】
0003775724.tif 000011
【図１１】
0003775724.tif 000012
【図１２】
0003775724.tif 000013
【図１３】
0003775724.tif 000014
【図１４】
0003775724.tif 000015
【図１５】
0003775724.tif 000016
【図１６】
0003775724.tif 000017
【図１７】
0003775724.tif 000018
【図１８】
0003775724.tif 000019