(57)【特許請求の範囲】
【請求項１】
案内溝を有するディスクに対してデータの再生を行なうためのディスク回転制御装置であって、
前記ディスクを回転駆動するスピンドルモータの所定回転角毎に回転パルスを発生させ、該回転パルスに基づいて、所定の基準クロックに対する該回転パルスの周波数誤差及び位相差情報を含む第１の誤差情報を検出する第１の誤差検出手段と、
前記ディスクの読み取り専用領域の検出を示す判別信号に応じて選択された、前記案内溝に所定の間隔で施された被検出部の検出を示す検出信号、または前記ディスクの読み取り専用領域の再生信号の、いずれか一方の信号に基づいて、所定の基準クロックに対する該いずれか一方の信号の周波数誤差及び位相差情報を含む第２の誤差情報を検出する第２の誤差検出手段と、
前記ディスクのデータ領域の同期信号を検出し、該同期信号に基づいて、所定の基準クロックに対する該同期信号の周波数誤差及び位相差情報を含む第３の誤差情報を検出する第３の誤差検出手段と、
前記第１乃至第３の誤差情報を含む複数の誤差情報から、択一的に選ばれる選択誤差情報を選択する誤差情報選択手段と、
該選択誤差情報に基づいて、誤差が減少する方向に前記スピンドルモータを回転駆動するモータ駆動手段と、
前記データ領域の同期信号が正常に検出されているか否かを判定可能な第１の判定手段と、
前記ディスクの読み取り専用領域の再生信号が正常に検出されているか否かを判定可能であり、正常と判定した場合は、前記ディスクの読み取り専用領域の検出を示す前記判別信号を生成する第２の判定手段と
を有し、
少なくとも、前記第１と第２の判定手段が共に正常でないと判定している場合は前記誤差情報選択手段が前記第１の誤差情報を選択し、前記第１と第２の判定手段が共に正常と判定している場合は前記誤差情報選択手段が前記第３の誤差情報を選択すると共に、少なくとも前記第１の誤差検出手段が前記第２又は第３の誤差情報が選択されている間も誤差情報を出力し、且つ前記第２の誤差検出手段が前記第３の誤差情報が選択されている間も誤差情報を出力するように構成し、
更に、前記ディスクの読み取り専用領域の検出を示す前記判別信号に基づいて、前記ディスクの読み取り専用領域の再生信号と前記案内溝に所定の間隔で施された被検出部の検出を示す検出信号とを切り換えて、いずれか一方の信号に位相同期した同期信号を生成させる信号生成手段を備え、
前記信号生成手段からの出力される前記同期信号は、前記第１の判定手段と、前記第２の判定手段とに入力される
ことを特徴とするディスク回転制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタルデータ記録再生装置に係わるものであり、より詳しくは光ディスク等のスピンドルモータ駆動制御回路に関する。
【０００２】
【従来の技術】
ディジタル信号が線速度一定方式（ＣＬＶ）で記録されているディスクにおいて、光ピックアップによるトラッキングを行う場合、光ピックアップがディスクの内周部から外周部へ移動するにつれて、ディスクはその回転速度が低下するように駆動される。この回転速度の制御は、ディスクから再生された再生信号に同期した同期クロック（フェイズロックドループ回路で再生信号をもとに生成されるクロック）の周波数が所定の周波数になるように、スピンドルモータの回転速度を制御することでなされる。
【０００３】
上記の場合において、モータの回転を開始したとき、あるいは光ピックアップを高速で移動させるとき等、同期信号が得られないような場合は、上記ディスクの再生信号の立ち上がりエッジから立ち下がりエッジまでの間隔、あるいは立ち下がりエッジから立ち上がりエッジまでの間隔の最大値（最大反転間隔）を検出し、この最大反転間隔が所定の値になるように、スピンドルモータの回転速度を制御するように構成されている。なお、この点に関しては、特公平４−７１２６９号公報に記載されている。
【０００４】
ところで、光磁気ディスク等には、データ記録時のトラッキング、あるいは記録位置検出等などのためにウォブリング（蛇行された案内溝）が施されており、ミニディスク（ＭＤ）などでは、この部分にアドレス情報も含まれている。また上記ウォブリングを用いて上記スピンドルモータの回転制御も行うことができる。以下、ＤＶＤ−ＲＡＭディスクを例に説明する。
【０００５】
図１５は、ＤＶＤ−ＲＡＭにおいてスピンドルモータの制御を行うための回路のブロック図で、１はディスク、２は光ピックアップ、３はスピンドルモータ、４はスピンドルモータの駆動アンプ、５は再生信号のイコライズおよびウォブル信号抽出を行うアナログ信号処理回路、６は再生信号をディジタル処理するディジタル信号処理回路、７は前記ウォブル信号を逓倍して記録用のチャンネルクロックを生成するチャンネルクロック生成回路、８は周波数比較器、９は位相比較器、１０は演算器、１１はＰＷＭ信号生成回路である。
【０００６】
次に、動作について説明する。ディスク１が駆動アンプ４によって起動され、光ピックアップ２によって再生信号が読みとられると、アナログ信号処理回路５にてウォブル信号が抽出される。また、再生信号中のデータはディジタル信号処理回路６で処理されて出力される。さらに、前記抽出されたウォブル信号はチャンネルクロック生成回路７に入力される。チャンネルクロック生成回路７は、図１６に示すように電圧制御発振器（ＶＣＯ）１２、ＶＣＯ出力信号の分周器１３、分周器１３の出力と入力ウォブル信号との位相比較器１４、周波数比較器１５、ローパスフィルタ１６からなるフェイズロックドループ（ＰＬＬ）回路で構成されている。
これを図１６に示す。
【０００７】
上記チャンネルクロック生成回路７の動作は以下のようになる。まず、ＤＶＤ−ＲＡＭでは、チャンネルクロック（データの読みとり／書き込み用クロック）はウォブル信号の整数倍になるように構成されているので、ＶＣＯ１２から出力されたクロックは、分周器１３にてその分周比の２倍に相当する分周比で分周される。次に、この分周器１３の出力と入力ウォブル信号とがそれぞれ位相比較器１４および周波数比較器１５に入力される。
【０００８】
ディスク１の回転数や光ピックアップ２の読みとり位置によって、入力されるウォブル信号の周波数が変動するので、周波数比較器１４からその変化分が誤差信号として出力される。同様に、位相比較器１５から位相差成分が誤差信号として出力される。これら２つの誤差信号は加算され、ローパスフィルタ１６においてコンデンサ等を充放電させることにより誤差電圧信号に変換され、ＶＣＯ１２に与えられる。ＶＣＯ１２は入力誤差電圧をキャンセルするように発振周波数が変化する。このように閉ループが構成され、ＶＣＯ１２のクロック出力は入力ウォブル信号に同期する。
【０００９】
この入力ウォブル信号に同期したＶＣＯ１２の出力クロックは、分周器１３で１／２に分周されてチャンネルクロックとしてとりだされ、次段の周波数比較器８に入力されるほか、記録時に記録データを出力するためのクロックとしても用いられる。
一方、ＤＶＤ−ＲＡＭでは、ディスク１を線速度一定で回転させた場合のチャンネルクロック周波数は２９．１８ＭＨｚなので、この周波数のクロックがリファレンスクロックとして水晶発振器等から周波数比較器８に与えられる。周波数比較器８では、チャンネルクロック生成回路７から取り出されたチャンネルクロックと、リファレンスクロックとの周波数が比較され、周波数誤差信号が出力される。
【００１０】
ところで、位相比較器９には周波数比較器８と同様に水晶発振器等により２９．１８ＭＨｚのリファレンスクロックが与えられ、これが分周器１３におけるチャンネルクロックとウォブル信号の分周比の１／２に相当する分周比で分周され、この分周されたクロックの周波数はディスク１が線速度一定で回転している場合のウォブル信号の周波数に等しくなる。そして、この分周信号とアナログ信号処理回路５から出力されたウォブル信号が位相比較器９で位相比較され、位相誤差信号が出力される。
【００１１】
前記周波数誤差信号と位相誤差信号はともに演算器１０に入力され、それぞれ実数倍されてゲイン調整された後、加算されて出力される。この演算器１０の誤差信号出力はＰＷＭ信号生成回路１１に入力され、ＰＷＭ（パルスワイドモジュレーション）変換されて駆動アンプ４に与えられる。駆動アンプ４によってＰＷＭ出力された誤差信号をキャンセルするようにスピンドルモータ３の回転数が制御されるので、ディスク１は線速度一定で回転する。
【００１２】
【発明が解決しようとする課題】
以上のようにＤＶＤ−ＲＡＭでは、ウォブル信号を用いたスピンドルモータ３の回転制御が可能であり、ディスク１にデータを記録するときに有効である。
しかし、再生時に再生信号からデータに同期したクロックが従来のデータ用ＰＬＬ回路等から得られる場合は、その同期クロックと水晶発振器等から発生されたリファレンスクロック（２９．１８ＭＨｚ）とを周波数比較あるいは位相比較して誤差信号を得、それをもとにしてスピンドルモータの回転制御を行った方がより正確な制御ができ、またウォブル信号が光ピックアップ２のトラックはずれなどによって入力されない場合の対策等が必要になるなどの問題点があった。
【００１３】
この発明は、上記の問題点を解決するためになされたもので、ウォブル信号の検出の有無や、再生時のデータとＰＬＬ回路で生成されたクロックとの同期状態をもとにして、適宜、スピンドルモータ制御のための誤差信号生成方法を切り換えて最適な制御を行うことができるディスク回転制御装置を得ることを目的とする。
また、切換回路を利用してＰＬＬ回路に入力される信号を選択し、一つのＰＬＬ回路でそれぞれの入力に同期した信号を生成し、これを用いて周波数比較あるいは位相比較してスピンドルモータの回転制御を行うディスク回転制御装置を得ることを目的とする。
また、記録時にウォブル信号が欠落したり、プリピットデータ（データ記録のためにディスク上にあらかじめ記録されているアドレスデータ）が正常に得られないとき、記録を禁止し、さらに再生信号をメモリ等の記憶手段に記憶する際、書き込み側（再生信号に同期）と読み出し側（再生信号によらない基準信号に同期）とが非同期である場合、書き込みアドレスが読み出しアドレスを追い越して、読み出し中のデータが一部消去されるなどの問題を解決できるディスク回転制御装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明によるディスク回転制御装置は、
案内溝を有するディスクに対してデータの再生を行なうためのディスク回転制御装置であって、
前記ディスクを回転駆動するスピンドルモータの所定回転角毎に回転パルスを発生させ、該回転パルスに基づいて、所定の基準クロックに対する該回転パルスの周波数誤差及び位相差情報を含む第１の誤差情報を検出する第１の誤差検出手段と、
前記ディスクの読み取り専用領域の検出を示す判別信号に応じて選択された、前記案内溝に所定の間隔で施された被検出部の検出を示す検出信号、または前記ディスクの読み取り専用領域の再生信号の、いずれか一方の信号に基づいて、所定の基準クロックに対する該いずれか一方の信号の周波数誤差及び位相差情報を含む第２の誤差情報を検出する第２の誤差検出手段と、
前記ディスクのデータ領域の同期信号を検出し、該同期信号に基づいて、所定の基準クロックに対する該同期信号の周波数誤差及び位相差情報を含む第３の誤差情報を検出する第３の誤差検出手段と、
前記第１乃至第３の誤差情報を含む複数の誤差情報から、択一的に選ばれる選択誤差情報を選択する誤差情報選択手段と、
該選択誤差情報に基づいて、誤差が減少する方向に前記スピンドルモータを回転駆動するモータ駆動手段と、
前記データ領域の同期信号が正常に検出されているか否かを判定可能な第１の判定手段と、
前記ディスクの読み取り専用領域の再生信号が正常に検出されているか否かを判定可能であり、正常と判定した場合は、前記ディスクの読み取り専用領域の検出を示す前記判別信号を生成する第２の判定手段と
を有し、
少なくとも、前記第１と第２の判定手段が共に正常でないと判定している場合は前記誤差情報選択手段が前記第１の誤差情報を選択し、前記第１と第２の判定手段が共に正常と判定している場合は前記誤差情報選択手段が前記第３の誤差情報を選択すると共に、少なくとも前記第１の誤差検出手段が前記第２又は第３の誤差情報が選択されている間も誤差情報を出力し、且つ前記第２の誤差検出手段が前記第３の誤差情報が選択されている間も誤差情報を出力するように構成し、
更に、前記ディスクの読み取り専用領域の検出を示す前記判別信号に基づいて、前記ディスクの読み取り専用領域の再生信号と前記案内溝に所定の間隔で施された被検出部の検出を示す検出信号とを切り換えて、いずれか一方の信号に位相同期した同期信号を生成させる信号生成手段を備え、
前記信号生成手段からの出力される前記同期信号は、前記第１の判定手段と、前記第２の判定手段とに入力される
こと
としたものである。
【００１６】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１はこの発明の実施の形態１であるディスク回転制御装置を示すブロック図で、５０はウォブル信号が記録されたＤＶＤ−ＲＡＭディスク、５１は光ピックアップ、５２は再生信号のイコライズおよびウォブル信号抽出を行うアナログ信号処理回路、５３はプリピット領域（あらかじめディスク５０上にＤＶＤ−ＲＯＭと同等のデータピットが形成された読み出し専用領域）のデータおよび同期信号を検出するプリピット領域検出回路、５４はプリピット領域検出回路５３で検出されたデータに同期したクロックを生成するＰＬＬ回路、５５はデータ領域（ウォブル溝が形成され、データ読み出し、書き込みが可能なディスク５０上の領域）のデータおよび同期信号を検出するデータ領域検出回路、５６はデータ領域検出回路５５で検出されたデータに同期したクロックを生成するＰＬＬ回路、５７はデータ領域検出回路５５で検出されたデータとＰＬＬ回路５６で生成されたクロックとを入力して信号処理を行うディジタル信号処理回路である。
【００１７】
また、６８はスピンドルモータ、５８はスピンドルモータ６８の１回転につき複数個のパルスが出力されるパルスジェネレータ、５９は周波数比較器、６０は位相比較器、６１は水晶発振器等から入力されたクロックを分周する分周器、６２は演算器、６３はセレクタ、６４はローパスフィルタ、６５はＰＷＭ信号生成回路、６７はスピンドルモータの駆動アンプである。
【００１８】
また、６９はプリピット領域とデータ領域の識別信号を生成する識別信号生成回路、７０はウォブル信号を逓倍してチャンネルクロックを生成するＰＬＬ回路、７１は周波数比較器、７２は位相比較器、７３は水晶発振器等から入力されたクロックを分周する分周器、７４は演算器である。
【００１９】
さらに、７５は周波数比較器、７６は位相比較器、７７は水晶発振器等から入力されたクロックを分周する分周器、７８は演算器である。
【００２０】
次に動作について説明する。図２は図１のブロック図においてスピンドルモータ６８を動作させるときのフローチャートであり、以下、これに基づいて説明する。
まず、ＳＴＡＲＴ８１で初期化が行われた後、ＣＬＶＯＮ８２でＣＬＶ起動されるとディスク５０が回転を始め、光ピックアップ５１内のフォーカスおよびトラックサーボの状態のチェック８３がなされる。もし、起動時もしくはフォーカスあるいはトラックサーボがはずれていて再生信号が正常に読み出せない場合は、パルスジェネレータ６８を用いたスピンドル制御となる。ＤＶＤ−ＲＡＭではゾーン（ディスク５０上の同心円状の小領域）毎におよそのディスク回転数が決められているので、ＺＯＮＥ ＳＥＴ８４で再生される領域の回転数に応じた所定の分周比が分周器６１に対してセットされる。一例として分周比Ｍは分周器６１に入力される水晶発振器等の周波数ｆ、所定ゾーンのディスク５０の回転数ｎ、パルスジェネレータのディスク５０、１回転あたりに出力されるパルス数をｋとすると
Ｍ＝ｎｋ／ｆ      ・・・（１）
で求めることができる。
【００２１】
次に、ＦＧ ＡＦＣ８５で分周器６１の出力信号をリファレンスとして、パルスジェネレータ５８から入力されるパルス数を周波数比較器５９で計測する。ディスク５０が所定の回転数で回転しているならば１回転あたりの分周器６１の出力クロック数と上記パルス数は等しくなるが、そうでない場合は誤差が生じる。周波数比較器５９からはこの誤差パルス数が１回転毎あるいは所定回転数毎に出力される。
【００２２】
ところで、ＬＯＣＫ８６では周波数比較器５９の状態が常にチェックされ、誤差パルス数が所定値以下（ディスク５０の回転数がゾーン毎に決められた所定数に近づいた時）になるとＦＧ ＡＰＣ８７に進み、位相比較器６０にて分周器６１の出力信号とパルスジェネレータから出力されるパルスの出力タイミングの位相が比較される。もし、出力パルスのタイミングと分周器６１の出力信号が位相同期していなければ、誤差分が計測されて出力される。
【００２３】
次に、周波数比較器５９の出力と位相比較器６０の出力はともに演算器６２に入力され、それぞれゲイン調整のために実数倍されてから加算される。この加算された誤差分の出力はセレクタ６３に入力され、ＳＴＯＰ１００でディスク５０の停止状態とならない限り、フォーカスおよびトラックサーボの状態のチェック８３の結果、フォーカスあるいはトラックサーボがはずれているときは演算器６２の周波数および位相誤差分出力が選択されてＰＷＭ信号生成回路６５に入力され、誤差分がＰＷＭ変調されて出力される。この出力はローパスフィルタ６４に入力され、信号の高域成分が除去される。
【００２４】
なお、図１では、ローパスフィルタ６４はアナログ回路を想定して、ＰＷＭ信号生成回路６５でＰＷＭ変調されてから出力されるように構成したが、ローパスフィルタ６４をディジタルフィルタで構成しても良く、この場合はＰＷＭ信号生成回路６５は不要である（ＰＷＭ変調で誤差分を時間軸変動に変換する動作はディジタルフィルタで行われる）。
【００２５】
次に、ローパスフィルタ６４の出力はアンプ６７に入力され、周波数および位相誤差分がキャンセルされるようにスピンドルモータ６８が制御される。上記周波数および位相誤差分が無い状態ではディスク５０はゾーン毎に所定回転数で回転しており、上記動作によってディスク５０はＣＡＶ（角速度一定）制御がなされている。このため、フォーカスあるいはトラックサーボがはずれているときに、再生信号が入力されないために起こるディスク５０の過回転、停止あるいは逆回転が防止される。
【００２６】
次に、フォーカスあるいはトラックサーボがかかり、再生信号が読み取れる状態になると、光ピックアップ５１の出力信号はアナログ信号処理回路５２に入力され、データのイコライジングや二値化の処理が行われ、プリピット領域検出回路５３に入力される。ここではプリピット領域のデータと同期信号が検出され、ＰＬＬ回路５４では前記同期信号をもとにデータに位相同期したクロックが生成される。また、前記位相同期したクロックは前記プリピット領域のデータ読みとりに用いられ、データは外部に出力されて主にディスク５０上のアドレス情報として使用される。
【００２７】
また、プリピット領域検出回路５３では前記同期信号は所定のデータ間隔毎にディスク５０上に記録されているので、前記ＰＬＬ回路５４で生成されたクロックで上記同期信号の間隔を計測し、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェック８８もなされる。ここで、もし所定クロック数ではないときはプリピット領域の同期信号が再生されていないか、あるいはＰＬＬ回路５４の出力クロックが位相同期していないとして、前記フォーカスあるいはトラックサーボがはずれているときのスピンドル制御（ＣＡＶ）にもどる。
【００２８】
次に、アナログ信号処理回路５２からプリピット領域検出回路５３を通って出力された再生信号がデータ領域検出回路５５に入力されると、データ領域のデータと同期信号が検出される。また、ＰＬＬ回路５６では前記同期信号をもとにデータに位相同期したクロックが生成される。データ領域検出回路５５で検出されたデータとＰＬＬ回路５６で生成されたクロックは、ディジタル信号処理回路５７に入力され、データ復調や誤り訂正処理などが行われる。
【００２９】
さらに、前記処理において、所定のクロック間隔でプリピット領域の同期信号が検出されている場合は、データ領域検出回路５５では前記データ領域の同期信号も所定のデータ間隔毎にディスク５０上に記録されているので、ＰＬＬ回路５６で生成されたクロックで前記同期信号の間隔を計測し、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェック８９がなされる。ここで、もし所定クロック数ではないときは、データ領域にデータが記録されていないか、あるいはＰＬＬ回路５６の出力クロックが位相同期していないとして、前記従来例と同等のウォブル信号によるスピンドルモータ６８の制御が行われ、ＷＯＢＢＬＥ ＡＦＣ９７に進む。
【００３０】
まず、アナログ信号処理回路５２にてウォブル信号が抽出されると、この抽出されたウォブル信号はＰＬＬ回路７０に入力される。次に、従来例で説明したようにＰＬＬ回路７０からはウォブル信号に位相同期したクロックが次の周波数比較器７１に入力されるほか、記録時に記録データを出力するためのクロックとしても用いられる。一方、ＤＶＤ−ＲＡＭではディスク５０を線速度一定で回転させた場合のデータ読みとりクロック周波数は２９．１８ＭＨｚなので、この周波数のクロックがリファレンスクロックとして水晶発振器等から周波数比較器７１に与えられる。周波数比較器７１ではＰＬＬ回路７０から出力された前記クロックと前記リファレンスクロックとの周波数が比較され、周波数誤差信号が出力される。
【００３１】
ところで、ＬＯＣＫ９８では周波数比較器７１の状態が常にチェックされ、前記誤差信号が所定値以下（ＰＬＬ回路７０の出力クロック周波数が上記リファレンスクロック周波数に近づいたとき）になるとＷＯＢＢＬＥ ＡＰＣ９９に進む。一方、分周器７３には上記周波数比較器７１と同様に水晶発振器等から２９．１８ＭＨｚのリファレンスクロックが与えられ、これがＰＬＬ回路７０から出力されたクロックとウォブル信号の分周比に相当する分周比で、分周される（分周されたクロックの周波数はディスク５０が線速度一定で回転している場合のウォブル信号の周波数に等しくなる）。そして、位相比較器７２にて分周器７３の出力信号と、アナログ信号処理回路５２にて抽出されたウォブル信号の出力タイミングの位相が比較される。もし、上記ウォブル信号のタイミングと分周器７３の出力信号が位相同期していなければ誤差分が計測されて、位相誤差信号として出力される。
【００３２】
前記周波数誤差信号と位相誤差信号はともに演算器７４に入力され、それぞれ実数倍されてゲイン調整された後、加算されて出力される。この演算器７４の出力はセレクタ６３に入力される。ここで、ＳＴＯＰ１００でディスク５０の停止状態とならない限り、フォーカスあるいはトラックサーボがかかり、プリピット領域のデータは正常に読みとれるが、データ領域にデータが記録されていないときには前記演算器７４の周波数および位相誤差分出力がセレクタ６３で選択されてＰＷＭ信号生成回路６５に入力され、誤差分がＰＷＭ変調されて出力される。この出力はローパスフィルタ６４に入力され、信号の高域成分が除去される。
ただし、前記のように、ローパスフィルタ６４をディジタルフィルタで構成したときは、ＰＷＭ変調で誤差分を時間軸変動に変換する動作はディジタルフィルタで行われるのでＰＷＭ信号生成回路６５は不要である。
【００３３】
次に、ローパスフィルタ６４の出力は駆動アンプ６７に入力され、周波数および位相誤差分がキャンセルされるようにスピンドルモータ６８が制御される。周波数および位相誤差分が無い状態では、再生されたウォブル信号がリファレンスクロックに位相同期しているので、ディスク５０には線速度一定（ＣＬＶ）制御がなされている。このため、データ領域上でデータが記録されている部分が再生され始めたとき、ＰＬＬ回路５６などが位相同期しやすい状態に保持されている。
【００３４】
なお、ディスク５０においてプリピット領域にはウォブル信号が記録されておらず、この領域を再生中でウォブル信号が得られ無い場合は、アナログ信号処理回路５２から識別信号生成回路６９に再生信号が入力され、プリピット領域とデータ領域を識別する信号が出力される。このとき、周波数比較器７１と位相比較器７２は、識別信号に応じて比較動作を変更、中断もしくは停止する。例えば、プリピット領域のときは、プリピット領域識別信号が出力される直前の誤差信号をホールドして出力し、データ領域識別信号が出力されると比較動作を再開して誤差信号を出力するように構成されており、ウォブル信号が得られ無い場合の誤動作が防止されている。
【００３５】
また、プリピット領域においては、周波数比較器７１にＰＬＬ回路５４の出力クロックをＰＬＬ回路７０の出力クロックの代わりに入力し、また位相比較器７２に対してはＰＬＬ回路５４の出力クロックを分周器７３と同じ分周比分で分周し、ウォブル信号の代わりに入力して比較動作を続行させても良い。
また、プリピット領域においては、周波数比較器７１のみＰＬＬ回路５４の出力クロックを用いた比較動作を行い、位相比較器７２は前記のように誤差信号出力をホールドしても良い。この場合は前記双方の領域境界でおこる位相誤差出力の急激な変化による影響（ウォブル信号位相と上記ＰＬＬ回路５４の分周クロックが位相同期しないとき）が軽減される。
【００３６】
次に、ＰＬＬ回路５６で生成されたクロックでデータ領域検出回路５５で検出された同期信号の間隔を計測し、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェック８９がなされ、所定クロック数であるときはそのクロックはデータ領域のデータに位相同期しており、このクロックを基にしたスピンドルモータ６８の制御が行われる。
【００３７】
この場合はＡＦＣ９０に進み、ＰＬＬ回路５６で生成されたデータ領域のデータに位相同期したクロックが周波数比較器７５に入力される。一方、ＤＶＤ−ＲＡＭでは、ディスク５０を線速度一定で回転させた場合のデータ読みとりクロックの周波数は２９．１８ＭＨｚなので、この周波数のクロックがリファレンスクロックとして水晶発振器等から周波数比較器７５に与えられる。周波数比較器７５ではＰＬＬ回路５６から出力されたクロックとリファレンスクロックとの周波数が比較され、周波数誤差信号が出力される。
【００３８】
ところで、ＬＯＣＫ９１では周波数比較器７５の状態が常にチェックされ、前記誤差信号が所定値以下（ＰＬＬ回路５６の出力クロック周波数が上記リファレンスクロック周波数に近づいたとき）になるとＡＰＣ９２に進む。一方、分周器７７には周波数比較器７５と同様に、水晶発振器等から２９．１８ＭＨｚのリファレンスクロックが与えられる。ここでデータ領域検出回路５５で検出された同期信号の周期をｐ、ＰＬＬ回路５６の出力クロック信号の周期をｑとすると、分周比Ｒは
Ｒ＝ｑ／ｐ    ・・・（２）
で求めることができ、リファレンスクロックは分周器７７でこの分周比Ｒに相当する分周比で、分周される（分周されたクロックの周期はディスク５０が線速度一定で回転している場合の上記同期信号の周期に等しくなる）。そして、位相比較器７６にて分周器７７の出力信号とデータ領域検出回路５５で検出された同期信号の出力タイミングの位相が比較される。もし、前記同期信号のタイミングと分周器７７の出力信号が位相同期していなければ誤差分が計測されて位相誤差信号として出力される。
【００３９】
前記周波数誤差信号と位相誤差信号は、ともに演算器７８に入力され、それぞれ実数倍されてゲイン調整された後、加算されて出力される。この演算器７８の出力はセレクタ６３に入力される。ここで、ＳＴＯＰ１００でディスク５０の停止状態とならない限り、フォーカスあるいはトラックサーボがかかり、プリピット領域のデータは正常に読みとれ、かつデータ領域にデータが記録されており、ＰＬＬ回路５６のクロックがデータ領域のデータに位相同期しているとき（通常のデータ再生状態）には、演算器７８の周波数および位相誤差分出力がセレクタ６３で選択されてＰＷＭ信号生成回路６５に入力され、誤差分がＰＷＭ変調されて出力される。この出力はローパスフィルタ６４に入力され、信号の高域成分が除去される。
【００４０】
ただし、前記のように、ローパスフィルタ６４をディジタルフィルタで構成したときはＰＷＭ変調で誤差分を時間軸変動に変換する動作はディジタルフィルタで行われるので、ＰＷＭ信号生成回路６５は不要である。次に、前記ローパスフィルタ６４の出力はアンプ６７に入力され、周波数および位相誤差分がキャンセルされるようにスピンドルモータ６８が制御される。この制御方法は通常のデータ再生時に選択される方法である。
【００４１】
また、プリピット領域とデータ領域それぞれで再生データに位相同期したクロックを用いてスピンドルモータ６８の制御をする場合は、識別信号生成回路６９の識別信号出力に基づいて周波数比較器７５に入力されるクロックは、ＰＬＬ回路５４の出力とＰＬＬ回路５６の出力とで切り換えられように構成される。また、位相比較器７６に入力される同期信号は、プリピット領域検出回路５３の出力とデータ領域検出回路５５の出力とで切り換えられように構成される。
【００４２】
以上の処理において、ＳＴＯＰ１００でディスク５０が停止状態となるときはＢＲＡＫＥ１０１に進み、セレクタ６３によって図示しないブレーキ信号が選択され、ローパスフィルタ６４を介してアンプ６７に与えられる。そして、ディスク５０が停止するとＣＬＶ ＯＦＦ１０２でブレーキ信号解除となり、ＥＮＤ１０３となる。
【００４３】
本発明の実施の形態１は以上のように動作するので、ディスク５０は通常再生ではデータ領域のデータに位相同期したクロックでＣＬＶ制御される。また、データ領域のデータが欠落または未記録部分ではウォブル信号によって制御され、フォーカスあるいはトラックサーボがはずれているとパルスジェネレータ５８を用いたＣＡＶ制御となるので、ディスク５０の再生状態に応じた適切なスピンドルモータ制御を行うことができる。
【００４４】
実施の形態２．
図３はこの発明の実施の形態２であるディスク回転制御装置を示すブロック図で、図１と同一符号はそれぞれ同一または相当部分を示しており、６６はセレクタ、７９はデータ領域検出回路で検出されたデータの最大または最小反転間隔を検出する反転間隔検出回路、８０は比較器である。
以下、図４のフローチャートを参照して実施の形態１と異なる部分の動作を説明する。図４に示すように、再生信号有無のチェック９３でデータ領域にデータが記録されており、再生信号が有る場合はＭＩＮ／ＭＡＸ９４に進む。この場合はＰＬＬ回路５６の出力クロックがまだデータ領域のデータに位相同期していないので、データ領域のデータの反転間隔を用いてスピンドルモータ６８の制御を行う。ここでは設定により、ＭＩＮ／ＭＡＸ９４の所で最大反転間隔を用いる場合はＭＡＸ９５に進み、最小反転間隔を用いる場合はＭＩＮ９６に進む。まず、最大反転間隔を用いる場合は、反転間隔検出回路７９にデータ領域検出回路５５からデータ領域の再生信号が入力されると、所定期間における信号の最大反転間隔が検出される。
【００４５】
ここで、最大反転間隔が発生するのは同期信号が再生された場合であるため、前記所定の検出期間内には、必ず同期信号が再生されることが要求される。また、反転間隔は、信号の立ち上がりエッジから立ち下がりエッジまでを検出するよりも、同じ立ち上がりエッジから立ち上がりエッジまで、あるいは立ち下がりエッジから立ち下がりエッジまでを検出した方が、アナログ信号処理回路５２におけるデータスライス（二値化）レベル変動による影響を減らすことができる。これは特公平４−７１２６９号公報に示されている。
【００４６】
次に、反転間隔検出回路７９で検出された反転間隔の最大値は比較器８０に入力され、水晶発振器等で入力された基準クロックを用いて、ディスク５０が線速度一定で回転しているときの反転間隔の最大値と比較される。このとき、反転間隔検出回路７９で検出された反転間隔が短いときは比較器８０よりスピンドルモータ６８を減速する信号、長いときは加速する信号がそれぞれ出力され、セレクタ６６（再生信号有無のチェック９３でデータ領域にデータが記録されており、再生信号が有る場合のみ比較器８０の出力が選択される）、ローパスフィルタ６４を介してアンプ６７に与えられて、スピンドルモータ６８が制御される。この場合、スピンドルモータ６８には、データ領域のデータに応じて線速度一定（ＣＬＶ) の制御がかけられており、前記ウォブル信号に基づいた制御よりさらに細かく制御されることになる。
【００４７】
また、最小反転間隔を用いる場合は、反転間隔検出回路７９にデータ領域検出回路５５からデータ領域の再生信号が入力されると所定期間における信号の最小反転間隔が検出され、比較器８０ではディスク５０が線速度一定で回転しているときの反転間隔の最小値と比較される。
【００４８】
前記制御において、プリピット領域とデータ領域のそれぞれにおいてデータの反転間隔を検出してスピンドルモータ６８の制御をする場合は、識別信号生成回路６９の識別信号出力に基づいて反転間隔検出回路７９に入力される信号を、プリピット領域検出回路５３出力とデータ領域検出回路５５出力とで切り換えられように構成される。
また、プリピット領域あるいはデータ領域いずれか一方で反転間隔の検出を行う場合は、識別信号生成回路６９の識別信号出力に基づいて検出しない側では、比較器８０よりスピンドルモータ６８を制御する信号が出力されないか、またはセレクタ６６で比較器８０側が選択されないように構成される。
【００４９】
実施の形態３．
図５はこの発明の実施の形態３であるディスク回転制御装置を示すブロック図である。図において、１０４はウォブル信号が記録されたＤＶＤ−ＲＡＭディスク、１０５は光磁気ヘッド、１０６は再生信号のイコライズおよびウォブル信号抽出を行うアナログ信号処理回路、１０７はプリピット領域（あらかじめディスク１０４上にＤＶＤ−ＲＯＭと同等のデータピットが形成された読み出し専用領域）のデータおよび同期信号を検出する回路、１０８はプリピット領域検出回路１０７で検出されたデータに同期したクロックを生成するＰＬＬ回路である。また、１１９はスピンドルモータ、１２０はスピンドルモータ１１９の１回転につき複数個のパルスが出力されるパルスジェネレータ、１２１は周波数比較器、１２２は位相比較器、１２３は水晶発振器等により入力されたクロックを分周する分周器、１２４は演算器、１１５はセレクタ、１１７はローパスフィルタ、１１６はＰＷＭ信号生成回路、１１８はスピンドルモータを駆動する駆動アンプである。また、１１０は上記プリピット領域と上記データ領域の識別信号を生成する識別信号生成回路、１０９は上記ウォブル信号を逓倍してチャンネルクロックを生成するＰＬＬ回路、１１１は周波数比較器、１１２は位相比較器、１１３は水晶発振器等により入力されたクロックを分周する分周器、１１４は演算器である。
【００５０】
次に動作について説明する。図６は図５のブロック図においてスピンドルモータ１１９を動作させる時のフローチャートであり、以下、図６を参照して説明する。
まず、ＳＴＡＲＴ１２５で初期化が行われた後、ＣＬＶＯＮ１２６でＣＬＶ起動されるとディスク１０４が回転を始め、光磁気ヘッド１０５内のフォーカスおよびトラックサーボの状態のチェック１２７がなされる。もし、起動時もしくはフォーカスあるいはトラックサーボがはずれており、再生信号が正常に読み出せない場合はパルスジェネレータ１２０を用いたスピンドル制御となる。ＤＶＤ−ＲＡＭでは、ゾーン（ディスク１０４上の同心円状の小領域）ごとにおよそのディスク回転数が決められているので、ＺＯＮＥ ＳＥＴ１２８で再生される領域の回転数に応じた所定の分周比が分周器１２３に対してセットされる。分周比Ｍは前記式（１）で求められる。
【００５１】
次に、ＦＧ ＡＦＣ１２９で分周器１２３の出力信号を、リファレンスとしてパルスジェネレータ１２０から入力されるパルス数を周波数比較器１２１で計測する。ディスク１０４が所定の回転数で回転していると、１回転あたりの分周器１２３の出力クロック数と前記パルス数は等しくなるが、そうでない場合は誤差が生じる。周波数比較器１２１からは前記誤差パルス数が１回転ごと、あるいは所定回転数ごとに出力される。
【００５２】
ところで、ＬＯＣＫ１３０では周波数比較器１２１の状態が常にチェックされ、前記誤差パルス数が所定値以下（ディスク１０４の回転数がゾーンごとに決められた所定数に近づいたとき）になるとＦＧ ＡＰＣ１３１に進み、位相比較器１２２にて分周器１２３の出力信号とパルスジェネレータ１２０から出力されるパルスの出力タイミングの位相が比較される。もし、出力パルスのタイミングと分周器１２３の出力信号が位相同期していなければ、誤差分が計測されて出力される。
【００５３】
次に、周波数比較器１２１の出力と位相比較器１２２の出力はともに演算器１２４に入力され、それぞれゲイン調整のために実数倍されてから加算される。この加算された誤差分の出力はセレクタ１１５に入力され、ＳＴＯＰ１３６でディスク１０４の停止状態とならない限り、フォーカスおよびトラックサーボの状態のチェック１２７の結果、フォーカスあるいはトラックサーボがはずれているときは演算器１２４の周波数および位相誤差分出力が選択されてＰＷＭ信号生成回路１１６に入力され、誤差分がＰＷＭ変調されて出力される。この出力はローパスフィルタ１１７に入力され、信号の高域成分が除去される。
【００５４】
ただし、図５ではローパスフィルタ１１７はアナログ回路を想定して、ＰＷＭ信号生成回路１１６でＰＷＭ変調されてから出力されるように構成されているが、ローパスフィルタ１１７をディジタルフィルタで構成しても良く、この場合はＰＷＭ変調で誤差分を時間軸変動に変換する動作はディジタルフィルタで行われるので、ＰＷＭ信号生成回路１１６は不要である。
【００５５】
次に、ローパスフィルタ１１７の出力はアンプ１１８に入力され、周波数および位相誤差分がキャンセルされるようにスピンドルモータ１１９が制御される。周波数および位相誤差分が無い状態のときは、ディスク１０４はゾーンごとに所定回転数で回転しており、前記制御動作によってディスク１０４はＣＡＶ（角速度一定）制御がなされている。このため、フォーカスあるいはトラックサーボがはずれているときに、再生信号が入力されないために起こるディスク１０４の過回転、停止あるいは逆回転が防止される。
【００５６】
次に、フォーカスあるいはトラックサーボがかかり、再生信号が読み取れる状態になると、光磁気ヘッド１０５の出力信号はアナログ信号処理回路１０６に入力され、データのイコライジングや二値化の処理が行われ、プリピット領域検出回路１０７に入力される。ここではプリピット領域のデータと同期信号が検出され、ＰＬＬ回路１０８で前記同期信号をもとにデータに位相同期したクロックが生成される。また、前記位相同期したクロックは前記プリピット領域のデータ読みとりに用いられ、データは外部に出力されて主にディスク１０４上のアドレス情報として使用される。
【００５７】
また、プリピット領域検出回路１０７では、同期信号は所定のデータ間隔ごとにディスク１０４上に記録されているので、ＰＬＬ回路１０８で生成されたクロックで同期信号の間隔を計測し、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェック１３２もなされる。ここで、もし所定クロック数ではないときは、プリピット領域の同期信号が再生されていないか、あるいはＰＬＬ回路１０８の出力クロックが位相同期していないとして、前記フォーカスあるいはトラックサーボがはずれているときのスピンドル制御（ＣＡＶ）にもどる。
【００５８】
また、チェック１３２で所定のクロック数であると判断された場合、前記従来例と同等のウォブル信号によるスピンドルモータ１１９の制御が行われ、ＷＯＢＢＬＥ ＡＦＣ１３３に進む。まず、アナログ信号処理回路１０６にてウォブル信号が抽出されると、この抽出されたウォブル信号はＰＬＬ回路１０９に入力される。次に、従来例で説明したように、ＰＬＬ回路１０９からはウォブル信号に位相同期したクロックが次の周波数比較器１１１に入力されるほか、記録時に記録データを出力するためのクロックとしても用いられる。一方、ＤＶＤ−ＲＡＭでは、ディスク１０４を線速度一定で回転させた場合のデータ読みとりクロック周波数は２９．１８ＭＨｚなので、この周波数のクロックがリファレンスクロックとして水晶発振器等から周波数比較器１１１に与えられる。周波数比較器１１１ではＰＬＬ回路１０９から出力された上記クロックと、上記リファレンスクロックとの周波数が比較され、周波数誤差信号が出力される。
【００５９】
ところで、ＬＯＣＫ１３４では周波数比較器１１１の状態が常にチェックされ、誤差信号が所定値以下（ＰＬＬ回路１０９の出力クロック周波数が上記リファレンスクロック周波数に近づいたとき）になると、ＷＯＢＢＬＥ ＡＰＣ１３５に進む。一方、分周器１１３には周波数比較器１１１と同様に水晶発振器等から２９．１８ＭＨｚのリファレンスクロックが与えられ、これがＰＬＬ回路１０９から出力されたクロックとウォブル信号の分周比に相当する分周比で分周され、（分周されたクロックの周波数はディスク１０４が線速度一定で回転している場合のウォブル信号の周波数に等しくなる）位相比較器１１２にて分周器１１３の出力信号とアナログ信号処理回路１０６にて抽出されたウォブル信号の出力タイミングの位相が比較される。もし、ウォブル信号のタイミングと分周器１１３の出力信号が位相同期していなければ誤差分が計測され、位相誤差信号として出力される。なお、ＰＬＬ回路１０９の出力クロックはウォブル信号に位相同期しているので、位相比較器１１２にはウォブル信号の代わりにＰＬＬ回路１０９から出力されたクロックを分周してウォブル信号相当のクロックとして入力し、これと分周器１１３の出力信号とを位相比較しても良い。
【００６０】
前記周波数誤差信号と位相誤差信号はともに演算器１１４に入力され、それぞれ実数倍されてゲイン調整された後、加算されて出力される。この演算器１１４の出力はセレクタ１１５に入力される。ここで、ＳＴＯＰ１３６でディスク１０４の停止状態とならない限り、フォーカスあるいはトラックサーボがかかり、プリピット領域のデータは正常に読みとれるが、データ領域にデータが記録されていないときには演算器１１４の周波数および位相誤差分出力がセレクタ１１５で選択されてＰＷＭ信号生成回路１１６に入力され、誤差分がＰＷＭ変調されて出力される。この出力はローパスフィルタ１１７に入力され、信号の高域成分が除去される。
【００６１】
ただし、前記のようにローパスフィルタ１１７をディジタルフィルタで構成したときは、ＰＷＭ変調で誤差分を時間軸変動に変換する動作はディジタルフィルタで行われるのでＰＷＭ信号生成回路１１６は不要である。
次に、ローパスフィルタ１１７の出力は駆動アンプ１１８に入力され、周波数および位相誤差分がキャンセルされるようにスピンドルモータ１１９が制御される。周波数および位相誤差分が無い状態では、再生されたウォブル信号がリファレンスクロックに位相同期しているので、ディスク１０４には線速度一定（ＣＬＶ）制御がなされている。
【００６２】
なお、ディスク１０４において、プリピット領域にウォブル信号が記録されておらず、この領域を再生中でウォブル信号が得られ無い場合は、識別信号生成回路１１０によってアナログ信号処理回路１０６から再生信号が入力され、プリピット領域とデータ領域を識別する信号が出力される。このとき、周波数比較器１１１と位相比較器１１２は、識別信号に応じて比較動作を変更、中断もしくは停止する。例えば、プリピット領域のときはプリピット領域識別信号が出力される直前の誤差信号をホールドして出力し、データ領域識別信号が出力されると比較動作を再開して誤差信号を出力するように構成されており、ウォブル信号が得られ無い場合の誤動作が防止されている。
【００６３】
また、プリピット領域においては、周波数比較器１１１にＰＬＬ回路１０８の出力クロックをＰＬＬ回路１０９の出力クロックの代わりに入力し、また位相比較器１１２に対してはＰＬＬ回路１０８の出力クロックを分周器１１３と同じ分周比分で分周して、ウォブル信号の代わりに入力して比較動作を続行させても良い。
また、プリピット領域においては、周波数比較器１１１のみＰＬＬ回路１０８の出力クロックを用いた比較動作を行い、位相比較器１１２は前記のように誤差信号出力をホールドしても良い。この場合は双方の領域境界でおこる位相誤差出力の急激な変化による影響（ウォブル信号位相と上記ＰＬＬ回路１０８の分周クロックが位相同期しないとき）が軽減される。
【００６４】
前記ウォブル信号によるスピンドルモータ制御がなされている状態で、プリピット領域検出回路１０７からプリピット領域に記録されているアドレス情報が読み出され、データ記録したい所定のアドレスであることが判明すると記録信号生成回路１３６で信号処理された記録信号は、データ領域のところでＰＬＬ回路１０９の出力クロックに同期して読み出される。この読み出された記録信号は１３７のアナログ処理回路を通って、光磁気ヘッド１０５を介しディスク１０４に記録される。
【００６５】
なお、前記制御において、フォーカスあるいはトラックサーボがはずれているとき、スピンドル制御がＣＡＶの状態ではウォブル信号が読みとれないため、記録動作は禁止される。
以上の制御において、ＳＴＯＰ１３６でディスク１０４が停止状態となるときはＢＲＡＫＥ１３７に進み、ブレーキ信号がローパスフィルタ１１７を介して、アンプ１１８に与えられる。そして、ディスク１０４が停止するとＣＬＶ ＯＦＦ１３８でブレーキ信号解除となり、ＥＮＤ１３９となる。
【００６６】
本発明の実施の形態３は以上のように動作するので、ディスク１０４は通常記録ではウォブル信号に位相同期したクロックでＣＬＶ制御され、クロックが位相同期しないか、またはフォーカスあるいはトラックサーボがはずれているとパルスジェネレータ１２０を用いたＣＡＶ制御となるので、ディスク１０４の状態に応じた適切なスピンドルモータ制御を行うことができる。また、ウォブル信号が読めず、ＣＬＶ制御されないときは記録が禁止されるので、誤った位置にデータが記録されてもとのデータが消去されるのを防止することができ、しかもＣＡＶ制御によってディスク１０４が過回転、停止または逆回転するのが防止できるとともに、パルスジェネレータ１２０によってウォブル信号が読めるようになったときＰＬＬ回路１０９が位相同期し易いようにＣＡＶ制御される。
【００６７】
実施の形態４．
図７はこの発明の実施の形態４であるディスク回転制御装置を示すブロック図で、図３と同一符号はそれぞれ同一または相当部分を示している。図において、１４０，１４１はセレクタ、１４２はＰＬＬ回路、１４３はプリピット領域およびデータ領域を判別し、識別信号を出力する識別信号生成回路である。
次に、動作を説明する。フォーカスあるいはトラックサーボがかかり、再生信号が読み取れる状態になると、光ピックアップ５１の出力信号はアナログ信号処理回路５２に入力され、データのイコライジングや二値化の処理が行われ、プリピット領域検出回路５３に入力され、ここでプリピット領域のデータと同期信号が検出される。
一方、アナログ信号処理回路５２からセレクタ１４０にプリピット領域が再生されていることを示す信号が入力されると、この信号が選択されて識別信号生成回路１４３に出力される。この識別信号生成回路１４３の出力はセレクタ１４１に入力され、セレクタ１４１では、プリピット領域のときアナログ信号処理回路５２からの再生信号がＰＬＬ回路１４２に入力される方に接続され、また、プリピット領域以外ではウォブル信号が選択される。
【００６８】
次に、ＰＬＬ回路１４２ではプリピット領域では再生信号に位相同期したクロックが生成され、それ以外ではウォブル信号に位相同期したクロックが生成される。また、プリピット領域検出回路５３では、ＰＬＬ回路１４２で生成されたクロックでプリピット領域のデータの同期信号の間隔が計測され、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェックがなされる。ここで、もし所定クロック数でないときは、プリピット領域の同期信号が再生されていないか、あるいはＰＬＬ回路１４２の出力クロックが位相同期していないとして、検出信号が出力される。
【００６９】
また、所定クロック数のときは、位相同期しているとして検出結果がセレクタ１４０に入力される。そしてこの位相同期の場合は、プリピット領域検出回路５３から、ＰＬＬ回路１４２の出力クロックでプリピット領域の同期信号をもとにして生成されたプリピット領域とデータ領域を示す判別信号が、セレクタ１４０で選択されて識別信号生成回路１４３に入力される。したがってＰＬＬ回路１４２には、プリピット領域とデータ領域を示す判別信号が入力される。このため、ＰＬＬ回路１４２では、位相同期しているとの検出結果がプリピット領域検出回路５３から出力されて以後、判別信号によってプリピット領域とデータ領域では再生信号が入力され、それぞれプリピット領域とデータ領域のデータに位相同期したクロックが生成されて出力され、プリピット領域検出回路５３とデータ領域検出回路５５に入力され、データが読み出されるようになる。
【００７０】
また、識別信号生成回路１４３からプリピット領域とデータ領域を示す判別信号が出力されない期間では、セレクタ１４１ではウォブル信号が選択されるので、ＰＬＬ回路１４２ではウォブル信号に位相同期したクロックが生成される。以下、周波数比較器７１には、識別信号生成回路１４３の出力とＰＬＬ回路１４２の出力が入力され、位相比較器７２には識別信号生成回路１４３の出力とウォブル信号が入力され、周波数比較器７５にはＰＬＬ回路１４２の出力が入力される。そして前記実施の形態１で説明したように、プリピット領域検出回路５３とデータ領域検出回路５５の双方でＰＬＬ回路１４２の出力クロックの位相同期が検出されるときは演算器７８の出力がセレクタ６３で選択される。そしてデータ領域ではデータ領域のデータに位相同期したクロック、プリピット領域ではプリピット領域のデータに位相同期したクロックでスピンドルモータ６８がＣＬＶ制御される。
【００７１】
また、プリピット領域検出回路５３のみ位相同期が検出されるときは比較器８０の出力がセレクタ６６で選択されて、データ領域ではデータの反転間隔に応じてＣＬＶ制御される。さらに、識別信号生成回路１４３からプリピット領域とデータ領域を示す判別信号が出力されない期間では、演算器７４の出力がセレクタ６３で選択されるのでウォブル信号に位相同期したクロックでＣＬＶ制御される。また、プリピット領域検出回路５３で位相同期が検出されないときは、パルスジェネレータ５８を基準としたＣＡＶ制御がなされる。
【００７２】
本発明の実施の形態４は以上のように動作するので、プリピット領域とデータ領域、その他の領域の再生信号に対して一つのＰＬＬ回路で位相同期クロックを生成でき、各領域におけるＰＬＬ回路１４２の状態に応じて適切なスピンドルモータ６８の制御ができる。
【００７３】
実施の形態５．
図８はこの発明の実施の形態４であるディスク回転制御装置を示すブロック図で、図５と同一符号はそれぞれ同一または相当部分を示している。図において、１４４，１４５はセレクタ、１４６はＰＬＬ回路、１４７はプリピット領域およびデータ領域を判別し、識別信号を出力する識別信号生成回路である。
次に、動作を説明する。フォーカスあるいはトラックサーボがかかり、再生信号が読み取れる状態になると、光磁気ヘッド１０５の出力信号はアナログ信号処理回路１０６に入力され、データのイコライジングや二値化の処理が行われ、プリピット領域検出回路１０７に入力される。ここでプリピット領域のデータと同期信号が検出される。
一方、アナログ信号処理回路１０６からセレクタ１４４にプリピット領域が再生されていることを示す信号が入力されると、この信号が選択されて識別信号生成回路１４７に出力される。この識別信号生成回路１４７の出力はセレクタ１４５に入力され、セレクタ１４５では、プリピット領域のときアナログ信号処理回路１０６からの再生信号がＰＬＬ回路１４６に入力される方に接続され、また、プリピット領域以外ではウォブル信号が選択される。
【００７４】
次に、ＰＬＬ回路１４６ではプリピット領域では再生信号に位相同期したクロックが生成され、それ以外ではウォブル信号に位相同期したクロックが生成される。また、プリピット領域検出回路１０７では、ＰＬＬ回路１４６で生成されたクロックでプリピット領域のデータの同期信号の間隔が計測され、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェックがなされる。ここで、もし所定クロック数でないときは、プリピット領域の同期信号が再生されていないか、あるいはＰＬＬ回路１４６の出力クロックが位相同期していないとして、検出信号が出力される。
【００７５】
また、所定クロック数のときは、位相同期しているとして検出結果がセレクタ１４４に入力される。そしてこの位相同期の場合は、プリピット領域検出回路１０７からＰＬＬ回路１４６の出力クロックでプリピット領域の同期信号をもとにして生成されたプリピット領域を示す判別信号が、セレクタ１４４で選択されて識別信号生成回路１４７に入力される。したがって、ＰＬＬ回路１４６にはアナログ信号処理回路１０６からのプリピット領域が再生されていることを示す信号ではなく、プリピット領域検出回路１０７からのプリピット領域の同期信号をもとにして生成されたプリピット領域を示す判別信号が入力され、再生信号に同期したより正確な信号が入力されることになる。このため、ＰＬＬ回路１４６では、位相同期しているとの検出結果がプリピット領域検出回路１０７から出力されて以後、判別信号によってプリピット領域の再生信号がより正確に入力され、プリピット領域のデータに位相同期したクロックが生成されて出力され、プリピット領域検出回路１０７に入力されるので、データが全て読み出されるようになる。ただし、データ記録動作の場合は、識別信号生成回路１４３からプリピット領域を示す判別信号が出力されない期間は、セレクタ１４５ではウォブル信号が選択されるので、ＰＬＬ回路１４６ではウォブル信号に位相同期したクロックが生成される。
【００７６】
一方、前記判別信号は記録信号処理回路１３６にも入力され、プリピット領域のデータ読み出しによって所定のアドレスであることがわかると、この判別信号からデータ領域を示す信号も生成され、このデータ領域のとき記録信号処理回路１３６から記録データが読み出される。この記録データは、ウォブル信号に位相同期したクロックで読み出される。ただし、プリピット領域検出回路１０７で位相同期していないとして検出信号が出力されると、記録データの読み出しは行われず、記録が停止される。
【００７７】
以下、周波数比較器１１１には識別信号生成回路１４７の出力とＰＬＬ回路１４６の出力が入力され、位相比較器１１２には識別信号生成回路１４６の出力とウォブル信号が入力される。そして実施の形態２で説明したように、プリピット領域検出回路１０７でＰＬＬ回路１４６出力のクロックの位相同期が検出されるときは、演算器１１４の出力がセレクタ６３で選択され、そしてウォブル信号に位相同期したクロックでスピンドルモータ１１９はＣＬＶ制御される。また、プリピット領域検出回路１０７で位相同期が検出されないときは、パルスジェネレータ１２０を基準としたＣＡＶ制御がなされる。
【００７８】
本発明の実施の形態５は以上のように動作するので、プリピット領域ではプリピットデータに位相同期したクロック、その他ではウォブル信号に位相同期したクロック、というように、一つのＰＬＬ回路でそれぞれ位相同期クロックを生成でき、各領域におけるＰＬＬ回路１４６の状態に応じて適切なスピンドルモータ１２０の制御ができる。
【００７９】
実施の形態６．
図９はこの発明の実施の形態６であるディスク回転制御装置を示すブロック図で、図３と同一符号はそれぞれ同一または相当部分を示している。図において、１４８は復調回路、１４９はメモリインタフェース、１５０はメモリ、１５１は誤り訂正回路、１５２はメモリ読み出し後のディジタル信号処理回路、１５３はメモリ書き込み用アドレスカウンタ、１５４はメモリ読み出し用アドレスカウンタ、１５５はアドレスカウンタ１５３とアドレスカウンタ１５４のカウント値差を検出する検出回路、１５６は検出回路１５６でカウント差が発生したとき、周波数比較器７５の動作を制御する制御回路である。
【００８０】
次に、動作について説明する。データ領域検出回路５５からＰＬＬ回路５６の出力クロックで読み出されたデータは復調回路１４８に入力され、復調処理（ＤＶＤでは１６→８ビット復調）され、メモリインタフェース１４９を介してメモリ１５０に書き込まれる。このときの書き込みアドレスは、アドレスカウンタ１５３からメモリ１５０に与えられる。このアドレスカウンタ１５３はデータの所定単位ごとにデータ領域検出回路５５から出力される同期クロック（あるいは他に、同期クロックを分周したクロック、ＰＬＬ回路５６の出力クロックの分周クロックで同期クロックに位相同期したものであっても良い）で更新される。
【００８１】
次に、メモリ１５０に書き込まれたデータは、誤り訂正回路１５１で誤り検出、訂正等の処理がなされて訂正される。そして、訂正後のデータはメモリ１５０から水晶発振器等で生成されたクロックで読み出され、後段のディジタル信号処理回路１５２へ送られて処理される。このとき、読み出しアドレスはアドレスカウンタ１５４からメモリに与えられる。このアドレスカウンタ１５４は、データの所定単位ごとに分周器７７から出力されるリファレンスクロック（あるいは他に、リファレンスクロックを分周したクロック、水晶発振器等で生成されたクロックの分周クロックでリファレンスクロックに位相同期したものであっても良い）で更新される。
【００８２】
前記動作において、書き込み用アドレスカウンタ１５３と読み出し用アドレスカウンタ１５４のカウント値は、それぞれ検出回路１５５に入力される。ここで、書き込み用アドレスカウンタ１５３のカウントクロックを同期クロック、読み出し用カウンタのカウントクロックをリファレンスクロックとし、それぞれクロックの両エッジで更新されるとした場合、位相比較器７６で完全に同期クロックとリファレンスクロックが位相同期している場合は、検出回路１５５におけるカウント値差はいつも一定で、メモリ１５０上で読み出しアドレスと書き込みアドレスが重なることがないように制御される。
【００８３】
ところが、プリピット領域検出回路５３とデータ領域検出回路５５双方で、ＰＬＬ回路５４と５６の出力クロックの位相同期が検出され、演算器７８の出力が選択されてスピンドルモータ６８がＣＬＶ制御されているとき、図１０に示すような現象が発生するときがある。すなわち、ディスク５０の再生状態やスピンドルモータ６８の回転変動などによって、アナログ信号処理回路５２における波形等化や二値化の際に誤差が生じるからである。図１０において再生信号１６０が得られるときは二値化されて図１０（ａ）となるが、再生信号１６１の場合は図１０（ｂ）となり、２Ｔの区間が発生してしまう。図１０（ｂ）の場合はＰＬＬ回路５６が位相同期しており、その周期がＴのときデータ領域検出回路５５ではデータが２Ｔとして読みとられ、データ誤りとなる。
【００８４】
また、図１０（ｂ）においては、データ領域検出回路５５では同期信号から次の同期信号までの間隔が３Ｔ→２Ｔとなった分短くなったことになる。したがって、周波数比較器７５や位相比較器７６には誤差が生じるが、通常は１Ｔ程度の僅かな誤差はローパスフィルタ６４によってカットされ、スピンドルモータ６８には反映されない。また、ローパスフィルタ６４を通さなくても、スピンドルモータ６８の制御帯域自体それほど高くないので無視される。ところが、図１０（ｂ）のような場合が頻繁に発生し、誤差が蓄積されると位相比較器７６では図１１に示すようなことが起こる。
【００８５】
図１１において、分周器７７のリファレンスクロック出力を図１１（ａ）とすると、通常誤差の少ない状態ではデータ領域検出回路５５の同期クロック出力は図１１（ｂ）だが、ある程度大きくなると図１１（ｃ）となる。ここで、リファレンスクロックａに対して１／２クロックの位相誤差が生じると、信号ａの立ち上がりエッジから見た誤差ｅと、信号ｂの立ち下がりエッジから見た誤差ｆが等しくなる。この状態では信号ｃは信号ａの立ち上がりと立ち下がりのいずれの方向でも位相補正がかかる。最悪の場合、図１１（ｄ）の状態で位相同期すると、検出回路１５５で「一定値＋１」カウント分のカウント値差が生じる。
【００８６】
前記図１１（ｄ）の状態で一旦位相同期すると、位相比較器７６の誤差信号はなくなり、また例え誤差が発生しても、その誤差をなくす方にスピンドルモータ６８が制御されるため、図１１（ｄ）の状態が維持され続ける。このため、検出回路１５５のカウント値差は「一定値＋１」カウント分のカウント値となる状態が続く。次に再び、図１０（ｂ）のような場合が起こり、図１１（ｄ）に対して図１１（ａ）とはならず、図１１（ｅ）のように位相同期すると検出回路１５５のカウント値差はさらに拡大され、「一定値＋２」カウント分のカウント値となる。以下、同様にしてカウント値差が拡大され、メモリ１５０の許容量をこえると、最悪の場合、書き込みアドレスカウンタ１５３と読み出しアドレスカウンタ１５４の値が同一となり、読み出し中のデータを書き込みデータで消去することになる。
【００８７】
そこで、制御回路１５６は、検出回路１５５で上記一定値よりもカウント値差が拡大したときに周波数比較器７５の比較誤差信号に所定値を加算または減算する信号を出力させ、ＰＷＭ信号生成回路６５を介してアンプ６７に印加される電圧を変化させるように動作する。例えば、読み出しアドレスカウンタ１５４に対する、書き込みアドレスカウンタ１５３のカウント値差が減少したとき、周波数比較器７５において比較誤差信号に所定値を加算（分周器７７の出力クロック一周期ごとにＰＬＬ回路５６の出力クロックを計測し比較誤差信号を生成している場合、計測されたクロック数値に加算する。この場合、加算によってディスク５０がより速く回転したのと同等の状態となる）し、アンプ６７に対してスピンドルモータ６８を減速させる制御がなされるように制御する。したがって、ディスク５０は減速され、再生信号から検出された同期クロックでカウントされる書き込みアドレスカウンタ１５３のカウント速度が、読み出しアドレスカウンタ１５４のカウント速度よりも遅くなり、検出回路１５５のカウント値差が増大するように制御される。
【００８８】
また、制御回路１５６は、読み出しアドレスカウンタ１５４に対する、書き込みアドレスカウンタ１５３のカウント値差が増大したとき、周波数比較器７５において比較誤差信号に所定値を減算（分周器７７の出力クロック一周期ごとにＰＬＬ回路５６の出力クロックを計測し比較誤差信号を生成している場合、計測されたクロック数値に減算する。この場合、減算によってディスク５０がより遅く回転したのと同等の状態となる）し、アンプ６７に対してスピンドルモータ６８を加速させる制御がなされるように制御する。したがって、ディスク５０は加速され、再生信号から検出された同期クロックでカウントされる書き込みアドレスカウンタ１５３のカウント速度が、読み出しアドレスカウンタ１５４のカウント速度よりも速くなり、検出回路１５５のカウント値差が減少するように制御される。
【００８９】
以上の制御動作は、制御回路１５６の動作の一例である。一般には読み出しアドレスカウンタ１５４に対する、書き込みアドレスカウンタ１５３のカウント値差が変化したことが検出回路１５５で検出されると、制御回路１５６は周波数比較器７５の構成によって適宜比較誤差信号に所定値を加算または減算させてスピンドルモータ６８の回転数を変化させ、前記カウント値差が常に一定値になるように制御する。
【００９０】
以上の動作によって、書き込みアドレスカウンタ１５３と読み出しアドレスカウンタ１５４の値差が拡大し、書き込みアドレスカウンタ１５３と読み出しアドレスカウンタ１５４の値が同一となり、読み出し中のデータを書き込みデータで消去されるのが防止される。
【００９１】
実施の形態７．
図１２はこの発明の実施の形態７であるディスク回転制御装置を示すブロック図で、図３と同一符号はそれぞれ同一または相当部分を示している。図において、１６２はスピンドルモータ６８の回転数を検出するディスク回転数検出器、１６３は検出器１６２の検出結果に応じてブレーキパルスを発生するブレーキパルス発生回路である。
【００９２】
次に、動作について説明する。図１２において、ＰＬＬ回路５６で生成されたクロックでデータ領域検出回路５５で検出された同期信号の間隔が計測され、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるとき、すなわち通常の再生状態にあるときに、図４に示すＢＲＡＫＥ１０１に進んでディスク５０の回転を停止させる場合の動作は、以下のようになる。
【００９３】
まず、ＢＲＡＫＥ１０１になると分周器７７で分周されたリファレンスクロックは検出器１６２に入力され、またＰＬＬ回路５６で生成されたクロックも入力され、そして周波数比較器７５と同様にリファレンスクロックの所定周期ごとにＰＬＬ回路５６の生成クロック数が計測される。次に、生成クロック数が所定値以下（線速度一定で回転しているならば一定の値をとるが、回転速度が低下すると生成クロック数も減る）、例えば２／３回転以下になったとき、検出信号がブレーキパルス発生回路１６３に出力される。ただし、検出器１６２が検出信号を出力するための所定値には、ＰＬＬ回路５６が位相同期できる範囲で、通常線速度一定回転時よりも低い回転数で回転しているときの値が選ばれる。
【００９４】
一方、ブレーキパルス発生回路１６３では、ＢＲＡＫＥ１０１になってから検出器１６２から検出信号が出力されるまでの時間が計測される。そして、ＢＲＡＫＥ１０１になるとブレーキパルス発生回路１６３はブレーキパルスを出力し、セレクタ６６はこのブレーキパルスを選択してローパスフィルタ６４、駆動アンプ６７を介してスピンドルモータ６８に印加するので、ディスク５０の回転が減速する。そして、ブレーキパルス発生回路１６３は上記計測時間に所定の時間をプラスした時間の間（計測値よりディスク５０がとまると予測される時間）ブレーキパルスを出力した後、出力を停止するのでディスク５０は逆回転せずに停止する。
【００９５】
図１３に前記ブレーキパルス発生回路１６３の一例を示す。図において、１６４はセレクタ、１６５はアップダウンカウンタ、１６６はフリップフロップ、１６７はオール０検出回路、１６８はフリップフロップである。
次に、動作を説明する。前記時間計測は、分周器７７のリファレンスクロック、または基準信号で計測する。まず、ＢＲＡＫＥ１０１になるとフリップフロップ１６８がセットされ、ブレーキパルスが出力される。またアップダウンカウンタ１６５はリセットされ、フリップフロップ１６６がセットされるとともに、セレクタ１６４によって、リファレンスクロックまたは基準信号がアップダウンカウンタ１６５のアップカウント側に入力され、前記検出器１６２から検出信号が入力されるまでカウントされる。ここで、検出器１６２は、ディスク５０が上記のように２／３回転になると検出信号を出力するものとする。
【００９６】
次に、検出信号が入力されると、セレクタ１６４によって前記リファレンスクロックまたは基準信号がアップダウンカウンタ１６５のダウンカウンタ側に切り換えられる。このとき、ダウンカウントによってボロー出力（カウンタがダウンカウントされ、リセット値０を越えるとボローがでる）が出力され、次段のフリップフロップ１６６にクロック入力され、その出力は０（リセット状態）となる。その後、アップダウンカウンタ１６５はダウンカウントされ続け、リセット値０になるとオール０検出回路１６７は先のフリップフロップ１６６が０なのでフリップフロップ１６８をリセットする。したがって、ブレーキパルス出力はこの時点で解除される。
【００９７】
結局、前記構成では、フリップフロップ１６６がアップダウンカウンタ１６５のダウンカウントを１ビット分、すなわち２倍拡張するように動作するので、アップダウンカウンタ１６５のアップカウント時間の２倍ダウンカウントされた時点で、オール０検出回路１６７からリセット信号が出力されることになる。よって、アップカウント時間がディスク回転２／３になる時間とすると、オール０検出回路１６７からリセット信号が出力された時点でディスク５０が停止することになり、ここでブレーキパルスが解除され、逆回転が防止される。
【００９８】
実施の形態８．
図１４はこの発明の実施の形態８であるディスク回転制御装置を示すブロック図で、図３と同一符号はそれぞれ同一または相当部分を示している。図において、１６９はスピンドルモータ６８の回転数を検出するディスク回転数検出器Ａ、１７０はディスク回転数検出器Ａ１６９の検出結果に応じてブレーキパルスを発生するブレーキパルス発生回路Ａ、１７１はスピンドルモータ６８の回転数を検出するディスク回転数検出器Ｂ、１７２はディスク回転数検出器Ｂ１７１の検出結果に応じてブレーキパルスを発生するブレーキパルス発生回路Ｂ、１７３はスピンドルモータ６８の回転数を検出するディスク回転数検出器Ｃ、１７４はディスク回転数検出器Ｃ１７３の検出結果に応じてブレーキパルスを発生するブレーキパルス発生回路Ｃ、１７５はセレクタである。
【００９９】
次に、動作について説明する。図１４において、データ領域検出回路５５で検出された同期信号の間隔がＰＬＬ回路５６で生成されたクロックで計測され、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるとき、すなわち通常の再生状態にあるとき、図４に示すＢＲＡＫＥ１０１に進んでディスク５０の回転を停止させる場合の動作は、以下のようになる。
【０１００】
まず、ＢＲＡＫＥ１０１になると分周器７７で分周されたリファレンスクロックは検出器Ａ１６９に入力され、またＰＬＬ回路５６で生成されたクロックも入力され、そして周波数比較器７５と同様にリファレンスクロックの所定周期ごとにＰＬＬ回路５６の生成クロック数が計測される。次に、生成クロック数が所定値以下（線速度一定で回転しているならば一定の値をとるが、回転速度が低下すると生成クロック数も減る）、例えば２／３回転以下になったとき、検出信号がブレーキパルス発生回路Ａ１７０に出力される。ただし、検出器Ａ１６９が検出信号を出力するための所定値には、ＰＬＬ回路５６が位相同期できる範囲で、通常、線速度一定回転時よりも低い回転数で回転しているときの値が選ばれる。
【０１０１】
一方、ブレーキパルス発生回路Ａ１７０では、ＢＲＡＫＥ１０１になってから検出器Ａ１６９から検出信号が出力されるまでの時間が計測される。そして、ＢＲＡＫＥ１０１になるとブレーキパルス発生回路Ａ１７０はブレーキパルスを出力し、セレクタ１７５およびセレクタ６６ではこれを選択してローパスフィルタ６４、アンプ６７を介してスピンドルモータ６８に印加するので、ディスク５０の回転は減速する。そして、ブレーキパルス発生回路Ａ１７０は上記計測時間に所定の時間をプラスした時間の間（計測値よりディスク５０がとまると予測される時間）ブレーキパルスを出力した後、出力を停止するので、ディスク５０は逆回転せずに停止する。
【０１０２】
次に、前記処理において、同期信号の間隔がＰＬＬ回路５６で生成されたクロックで計測され、ある同期信号が検出されてから次の同期信号検出までの期間が所定のクロック数であるか否かのチェック８９がなされたとき、もし所定クロック数ではなく、データ領域にデータが記録されていないか、あるいはＰＬＬ回路５６の出力クロックが位相同期していない場合の動作は、以下のようになる。
【０１０３】
ウォブル信号によるスピンドルモータ６８の制御が行われ、図４に示すＷＯＢＢＬＥ ＡＦＣ９７に進む。このときはＢＲＡＫＥ１０１になると分周器７３で分周されたリファレンスクロックが検出器Ｂ１７１に入力され、またＰＬＬ回路７０で生成されたクロックが入力されて、周波数比較器７１と同様に、前記リファレンスクロックの所定周期ごとにＰＬＬ回路７０の生成クロック数が計測される。次に、生成クロック数が所定値以下（線速度一定で回転しているならば一定の値をとるが、回転速度が低下すると生成クロック数も減る）、例えば２／３回転以下になったとき、検出信号がブレーキパルス発生回路Ｂ１７２に出力される。ただし、検出器Ｂ１７１が検出信号を出力するための所定値には、ＰＬＬ回路７０が位相同期できる範囲で、通常、線速度一定回転時よりも低い回転数で回転しているときの値が選ばれる。
【０１０４】
そして、ブレーキパルス発生回路Ｂ１７２では、ＢＲＡＫＥ１０１になってから検出器Ｂ１７１から検出信号が出力されるまでの時間が計測される。このとき、ＢＲＡＫＥ１０１になるとブレーキパルス発生回路Ｂ１７２はブレーキパルスを出力し、セレクタ１７５およびセレクタ６６はこれを選択してローパスフィルタ６４、アンプ６７を介してスピンドルモータ６８に印加するので、ディスク５０の回転は減速する。そして、ブレーキパルス発生回路Ｂ１７２は上記計測時間に所定の時間をプラスした時間の間（計測値よりディスク５０がとまると予測される時間）ブレーキパルスを出力した後、出力を停止するので、ディスク５０は逆回転せずに停止する。
【０１０５】
次に、フォーカスあるいはトラックサーボがはずれており、ウォブル信号が正常に読み出せない場合、パルスジェネレータ５８を用いたスピンドル制御が行われ、図４に示すＦＧＡＦＣ８５またはＦＧＡＦＣ８７であるときＢＲＡＫＥ１０１になると、以下のように動作する。まず、分周器６１で分周されたリファレンスクロックが検出器Ｃ１７３に入力され、またパルスジェネレータ５８で生成されたパルスが入力されて、周波数比較器５９と同様にリファレンスクロックの所定周期ごとにパルスジェネレータ５８の生成パルス数が計測される。次に、生成パルス数が所定値以下（線速度一定で回転しているならば一定の値をとるが、回転速度が低下すると生成パルス数も減る）、例えば２／３回転以下になったとき、検出信号がブレーキパルス発生回路Ｃ１７４に出力される。ただし、検出器Ｃ１７３が検出信号を出力するための所定値には、通常、角速度一定回転時よりも低い回転数で回転しているときの値が選ばれる。
【０１０６】
そして、ブレーキパルス発生回路Ｃ１７４では、ＢＲＡＫＥ１０１になってから検出器Ｃ１７３から検出信号が出力されるまでの時間が計測される。そして、ＢＲＡＫＥ１０１になるとブレーキパルス発生回路Ｃ１７４はブレーキパルスを出力し、セレクタ１７５およびセレクタ６６はこれを選択してローパスフィルタ６４、アンプ６７を介してスピンドルモータ６８に印加するので、ディスク５０の回転は減速する。そして、ブレーキパルス発生回路Ｃ１７４は計測時間に所定の時間をプラスした時間の間（計測値よりディスク５０がとまると予測される時間）ブレーキパルスを出力した後、出力を停止するので、ディスク５０は逆回転せずに停止する。
【０１０７】
以上の制御動作において、通常の再生状態にあるとき、検出器Ａ１６９、検出器Ｂ１７１および検出器Ｃ１７３はＢＲＡＫＥ１０１になると全て動作し、ブレーキパルス発生回路Ａ１７０、Ｂ１７２およびＣ１７４からそれぞれブレーキパルスが出力されるように構成しても良い。このときはセレクタ１７５でブレーキパルス発生回路Ａ１７０の出力が選択されるが、例えばブレーキ動作中にＰＬＬ回路５６の位相同期がはずれ、検出器Ａ１６９で生成クロック数を計測しても位相はずれのためにディスクの回転数を正確に判定できないときは、位相はずれの時点でブレーキパルス発生回路Ｂ１７２の出力に切り換えられるので、誤動作が防止される。
また同様に、ブレーキ動作中にフォーカス、あるいはトラックサーボがはずれた場合は、ブレーキパルス発生回路Ｃ１７４の出力に切り換えられる。
【０１０８】
前記構成によれば、セレクタ１７５によって再生状態に応じて適宜ブレーキパルス発生回路Ａ１７０、Ｂ１７２およびＣ１７４の出力が切り換えられるので、正確にディスクを停止させることができる。
【０１０９】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
請求項１の発明においては、ディスクから再生された同期信号が正常に検出されているときは再生信号に同期した信号に基づいて形成された誤差情報でディスクの回転が制御され、同期信号が正常に得られないときは案内溝に形成された被検出部の検出に基づく誤差情報でディスクの回転が制御され、また、この被検出部も正常に検出できないときはスピンドルモータの回転パルスに基づく誤差情報でディスクの回転が制御される。また、各誤差情報は可能な限り常時形成されているため、ディスクの再生信号からディスクの回転に関する情報が正常に得られなくなった場合でも円滑に他の誤差情報によるディスクの回転制御に移行することができ、ディスクの過回転、停止、逆回転等が防止できるほか、常にディスクの再生状態に応じたディスクの回転制御ができるという効果を奏する。更に、プリピット領域とデータ領域、その他の領域の再生信号に対して一つの信号生成回路で位相同期信号を生成でき、各領域における信号生成回路の状態に応じて適切なスピンドルモータの制御ができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１のディスク回転制御装置を示すブロック図である。
【図２】  実施の形態１のディスク回転制御装置の動作を示すフローチャートである。
【図３】  この発明の実施の形態２のディスク回転制御装置を示すブロック図である。
【図４】  実施の形態２のディスク回転制御装置の動作を示すフローチャートである。
【図５】  この発明の実施の形態３のディスク回転制御装置を示すブロック図である。
【図６】  実施の形態３のディスク回転制御装置の動作を示すフローチャートである。
【図７】  この発明の実施の形態４のディスク回転制御装置を示すブロック図である。
【図８】  この発明の実施の形態５のディスク回転制御装置を示すブロック図である。
【図９】  この発明の実施の形態６のディスク回転制御装置を示すブロック図である。
【図１０】  再生信号を二値化した場合におこる現象を説明する図である。
【図１１】  実施の形態６の位相比較器の動作説明図である。
【図１２】  この発明の実施の形態７のディスク回転制御装置を示すブロック図である。
【図１３】  実施の形態７のブレーキパルス発生回路を示すブロック図である。
【図１４】  この発明の実施の形態８のディスク回転制御装置を示すブロック図である。
【図１５】  従来例のディスク回転制御装置を示すブロック図である。
【図１６】  従来例のＰＬＬ回路を示すブロック図である。
【符号の説明】
５０  ディスク、５１  光ピックアップ、５２  アナログ信号処理回路、５３プリピット領域検出回路、５４  ＰＬＬ回路、５５  データ領域検出回路、５６  ＰＬＬ回路、５７  ディジタル信号処理回路、５８  パルスジェネレータ、５９  周波数比較器、６０  位相比較器、６１  分周器、６２  演算器、６３セレクタ、６４  ローパスフィルタ、６５  ＰＷＭ信号生成回路、６６  セレクタ、６７  アンプ、６８  スピンドルモータ、６９  識別信号生成回路、７０ＰＬＬ回路、７１  周波数比較器、７２  位相比較器、７３  分周器、７４演算器、７５  周波数比較器、７６  位相比較器、７７  分周器、７８  演算器、７９  最大または最小反転間隔検出回路、８０  比較器、１０４  ウォブル信号が記録されたＤＶＤ−ＲＡＭディスク、１０５  光磁気ヘッド、１０６  アナログ信号処理回路、１０７  プリピット領域検出回路、１０８，１０９  ＰＬＬ回路、１１０  識別信号生成回路、１１１  周波数比較器、１１２  位相比較器、１１３  分周器、１１４  演算器、１１５  セレクタ、１１６  ＰＷＭ信号生成回路、１１７  ローパスフィルタ、１１８  アンプ、１１９  スピンドルモータ、１２０  パルスジェネレータ、１２１  周波数比較器、１２２  位相比較器、１２３  分周器、１２４  演算器、１４０，１４１  セレクタ、１４２  ＰＬＬ回路、１４３  識別信号生成回路、１４４，１４５  セレクタ、１４６  ＰＬＬ回路、１４７  識別信号生成回路、１４８  復調回路、１４９  メモリインタフェース、１５０  メモリ、１５１  誤り訂正回路、１５２  ディジタル信号処理回路、１５３  メモリ書き込み用アドレスカウンタ、１５４  メモリ読み出し用アドレスカウンタ、１５５  カウント値差検出回路、１５６  制御回路、１６２  ディスク回転数検出器、１６３  ブレーキパルス発生回路、１６４  セレクタ、１６５  アップダウンカウンタ、１６６  フリップフロップ、１６７オール０検出回路、１６８  フリップフロップ、１６９  ディスク回転数検出器Ａ、１７０  ブレーキパルス発生回路Ａ、１７１  ディスク回転数検出器Ｂ、１７２  ブレーキパルス発生回路Ｂ、１７３  ディスク回転数検出器Ｃ、１７４ブレーキパルス発生回路Ｃ、１７５  セレクタ。
【図１】
0003787015.tif 000002
【図２】
0003787015.tif 000003
【図３】
0003787015.tif 000004
【図４】
0003787015.tif 000005
【図５】
0003787015.tif 000006
【図６】
0003787015.tif 000007
【図７】
0003787015.tif 000008
【図８】
0003787015.tif 000009
【図９】
0003787015.tif 000010
【図１０】
0003787015.tif 000011
【図１１】
0003787015.tif 000012
【図１２】
0003787015.tif 000013
【図１３】
0003787015.tif 000014
【図１４】
0003787015.tif 000015
【図１５】
0003787015.tif 000016
【図１６】
0003787015.tif 000017