(57)【特許請求の範囲】
【請求項１】
第１ダイオードと第１キャパシタの第１並列配置と、
前記第１並列配置と直列に配置された、第２ダイオードと第２キャパシタの第２並列配置と、
前記第１及び第２並列配置の直列配置の両端間に結合されたスイッチング素子とを具え、該スイッチング素子の第１端子が第１ダイオードのカソードに接続され、第２ダイオードのカソードが前記第１及び第２並列配置の接続点において第１ダイオードのアノードに接続され、更に、
前記第１端子に結合された第１端と、他の端子に結合された第２端を有する偏向コイルと、
前記他の端子と基準端子との間に結合された変調器コイルと、
前記接続点と前記他の端子との間に結合された第３キャパシタとを具え、互いに反対方向の偏向コイルを流れる偏向電流と変調器コイルを流れる変調器電流とからなる共通電流が第３キャパシタを経て流れるようにしたダイオード変調器において、偏向コイルの第２端を前記他の端子に非容量結合し、ラインＳ−補正の量を共通電流と第３キャパシタの値のみで決め、基準端子と変調器コイルの前記他の端子に結合されてない方の端との間に、ライン走査期間中正のＤＣ値を有し、フライバック期間中負のフライバック電圧を有する電圧を発生する電圧源を結合したことを特徴とするダイオード変調器。
【請求項２】
前記電圧源は電源端子と第１端子との間に結合されたチョークコイルに磁気結合された第３のコイルを具えることを特徴とする請求項１記載のダイオード変調器。
【請求項３】
当該ダイオード変調器は、更に、
変調器コイルと直列に配置された阻止キャパシタと、
該阻止キャパシタと並列に配置され、ライン走査の走査期間中ライン偏向コイルに可調整ＤＣ電流を流す可調整電流源と、
を具えることを特徴とする請求項１記載のダイオード変調器。
【請求項４】
阻止キャパシタの一端を基準端子に接続したことを特徴とする請求項３記載のダイオード変調器。
【請求項５】
前記可調整電流源は、
チョークコイルに磁気結合された巻線と、
該巻線の第１端に結合された第１端を有する整流素子と、
該整流素子の第２端と前記巻線の第２端との間に直列に配置された第１及び第２抵抗の接続点が阻止キャパシタの一端に結合された第１及び第２抵抗の直列配置と、
該第１及び第２抵抗の直列配置と並列に配置され、スライダ接点が阻止キャパシタの他端に結合された可変抵抗と、
を具えることを特徴とする請求項４記載のダイオード変調器。
【請求項６】
基準端子が電源端子に結合されていることを特徴とする請求項１記載のダイオード変調器。
【請求項７】
第１ダイオードと第１キャパシタの第１並列配置と、
前記第１並列配置と直列に配置された、第２ダイオードと第２キャパシタの第２並列配置と、
前記第１及び第２並列配置の直列配置の両端間に結合されたスイッチング素子とを具え、該スイッチング素子の第１端子が第１ダイオードのカソードに接続され、第２ダイオードのカソードが前記第１及び第２並列配置の接続点において第１ダイオードのアノードに接続され、更に、
前記第１端子に結合された第１端と、他の端子に結合された第２端を有する偏向コイルと、
前記他の端子と基準端子との間に結合された変調器コイルと、
前記接続点と前記他の端子との間に結合された第３キャパシタとを具え、互いに反対方向の偏向コイルを流れる偏向電流と変調器コイルを流れる変調器電流とからなる共通電流が第３キャパシタを経て流れるようにしたダイオード変調器を具え、更に、
ビデオソースから同期情報を受信し、半導体スイッチング素子の制御入力端子に駆動パルスを供給する同期回路と、
ライン偏向コイルを流れるライン偏向電流に応答してライン走査される受像管とを具える画像表示装置において、
偏向コイルの第２端を前記他の端子に非容量結合し、ラインＳ−補正の量を共通電流と第３キャパシタの値のみで決め、基準端子と変調器コイルの前記他の端子に結合されてない方の端との間に、ライン走査期間中正のＤＣ値を有し、フライバック期間中負のフライバック電圧を有する電圧を発生する電圧源を結合したことを特徴とする画像表示装置。
【発明の詳細な説明】
本発明は、ラインＳ−補正が与えられたライン走査を得るダイオード変調器に関するものである。本発明はこのようなダイオード変調器を具える画像表示装置にも関するものである。
１９９５年９月２０日に出願された未公開のフランス国特許出願第９５１１０３５号及びその対応外国出願に、２つの互いに異なるライン偏向振幅において好適な許容ラインＳ−補正を発生する回路が記載されている。このフランス国特許出願は、Ｓ−キャパシタ、追加のＳ−キャパシタ及びサイリスタを具えるダイオード変調器回路を記載している。サイリスタにより、１６／９のアスペクト比を有する画像スクリーン上に表示される４／３のアスペクト比を有するテレビジョン画像のＳ−補正を補正するために追加のＳ−キャパシタを附勢又は滅勢するようにしている。このようにすると、それぞれ４／３及び１６／９のアスペクト比のライン走査幅に対応する２つのライン走査電流値に対しライン方向の許容Ｓ−補正を得ることができる。
このフランス国特許出願第９５１１０３５号に記載された回路は、２つの走査幅において許容Ｓ−補正を得るために多数の追加の構成素子を必要とする欠点を有する。これには費用がかかり、またこれらの追加の素子は高電圧及び大電流の環境で使用されるので、信頼性が低下する。更に、得られるＳ−補正は３／４及び１６／９の走査幅の近くで最適となるだけである。
本発明の目的は、ラインＳ−補正を発生する簡単且つ経済的な回路を提供することにある。
この目的のために、本発明の第１の特徴は、請求項１に記載されたダイオード変調器回路を提供することにある。
本発明の第２の特徴は請求項８に記載された画像表示装置を提供することにある。
有利な実施例は縦続請求項に記載されている。
受像管はフル走査幅において所定量のＳ−補正を必要とするが、それより小さい走査幅ではそれより少量のＳ−補正を必要とする。受像管スクリーンが平坦になればなるほど、２つの異なる走査幅において必要とされるＳ−補正の量の差が大きくなる。平坦受像管の一例はフィリップス社のワイドスクリーン受像管Ｗ６６ＥＳＦ００２Ｘ１３であり、この受像管は４／３走査幅ではフル（１６／９）走査幅におけるＳ−補正の量より著しく少量のＳ−補正を必要とする。
フランス国特許出願第９５１１０３５号に記載された回路は、１６／９走査幅において正しい量のＳ−補正が得られるように設計されている。４／３走査幅にではこのＳ−補正量は高すぎることが判明した。そこで、追加のキャパシタをサイリスタ回路を用いて附勢し、４／３走査幅時のＳ−補正の量を低下させている。
本発明は、ライン偏向コイルと直列のＳ−補正キャパシタを省略することができ、且つ２つの異なる走査振幅における正しい量のＳ−補正を得るのに追加のＳ−キャパシタ及びサイリスタ回路は不要であるという認識に基づくものである。Ｓ−補正キャパシタを省略するとともに、ダイオード変調器の他の素子の適切な値を決定することにより、所定の走査幅（例えば１６／９）において発生するＳ−補正の量とそれより小さい走査幅（例えば４／３）において発生するＳ−補正の量との間に大きな差を得ることができる。この点は図面を参照して後に説明する。全体的な説明は以下に記す。
フランス国特許出願第９５１１０３５号に記載されたダイオード変調器は２つのループを具える。第１のループは第１フライバックキャパシタ及び第１ダイオードと並列に配置されたライン偏向コイルとＳ−キャパシタの直列配置を具える。第２のループは第２フライバックキャパシタ及び第２ダイオードと並列に配置された変調器コイルを具える。両ループは直列に配置される。半導体スイッチが両ループの直列配置と並列に配置される。ラインフライバック期間中、各ループ内のそれぞれコイルとフライバックキャパシタが共振してラインフライバックを与える。ライン走査期間中、ダイオード及び／又は半導体スイッチが導通して各ループの両端間に一定の電圧を得て、各コイルにほぼのこぎり波状の電流を発生させる。ほぼのこぎり波状のライン偏向電流はＳ−キャパシタの両端間にほぼパラボラ状の電圧を発生する。この電圧がライン偏向電流のＳ−補正を与える。ライン偏向電流と変調器コイルを流れる変調器電流が共通の通路を経てフライバックキャパシタとダイオードの２つの並列配置の接続点に共通電流として流れる。ライン偏向電流と変調器電流は共通の通路内に配置された内方ピンクッションキャパシタを反対方向に流れる。最小ライン走査幅において、ダイオード変調器は平衡し、共通電流は零になる。Ｓ−補正の量は最小ライン走査電流の値とＳ−キャパシタの値に依存する。最大ライン走査幅において、ライン偏向コイルの両端間に最大の電圧が発生し、変調器コイルの両端間の電圧が零になる。Ｓ−キャパシタを流れる電流と内方ピンクッションキャパシタを流れる電流が最大ライン走査電流に等しくなる。Ｓ−補正の量は最大ライン走査電流の値と、Ｓ−キャパシタ及び内方ピンクッションキャパシタの直列キャパシタの値とに依存し、従って最小ライン走査振幅におけるＳ−補正の量より大きくなる。最小走査幅におけるＳ−補正の量は使用する受像管の要件を満足するほど十分に低くないので、追加のＳ−キャパシタを附勢する。
本発明のダイオード変調器においては、Ｓ−キャパシタも追加のＳ−キャパシタも省略した。こうすると、ダイオード変調器が平衡状態の場合には共通電流が零である事実のために、最小走査幅におけるＳ−補正の量は零になる。従って、本発明のダイオード変調器は小さい走査幅のときに極めて少量のＳ−補正を必要とする受像管に対処することができる。従って、小さい走査幅のときにＳ−補正の量を下げるための追加のキャパシタとこの追加のキャパシタを附勢するサイリスタスイッチング回路は必要ない。本発明は、１６／９アスペクト比を有する表示管上に１６／９走査幅と４／３走査幅との間の連続ズームを簡単に達成する必要がある場合に特に有用である。
ＥＰ−Ｂ−０２３６０６４号は内方ピンクッション歪み補正付き偏向装置を記載している。Ｓ−補正キャパシタをライン偏向コイルと直列に配置してＳ−整形というＳ−補正を得ている。キャパシタと可調整コイルの直列配置によりＳ−補正キャパシタと並列に配置された共振回路を構成して内方ピンクッション歪み補正を得ている。従って、この回路では、原則として２つのキャパシタ、即ちＳ−補正キャパシタと、共振回路の共振周波数を決定するキャパシタとを必要とする。共振回路は、ライン掃引期間中、ライン偏向コイルとＳ−補正キャパシタの直列配置の掃引共振周波数より高い周波数で共振する。ＥＰ−Ｂ−０２３６０６４号に記載されている回路はダイオード変調器として動作しないこと明らかである。これは、従来の回路（ダイオード変調器）では変調器コイルが可調整コイルの代わりに使用されているという記載から明らかである。その明細書は、この変調器コイルが、掃引期間の少なくとも一部分中、偏向コイルと直列に結合され、これにより帰線電圧及び偏向電力消費が増大すると述べている。ＥＰ−Ｂ−０２３６０６４号に記載された回路はダイオード変調器でないことは次のことからも明らかである。可調整コイルが変調器コイルであるダイオード変調器では、可調整コイルの値がライン偏向電流の振幅に大きく影響する。内方ピンクッション補正の量を調整することにより偏向の振幅が変化することは極めて不所望である。更に、偏向電流及び共振回路を流れる電流がＳ−キャパシタを同一方向に流れ、このことは、これらの電流が内方ピンクッションキャパシタを互いに反対方向に流れるダイオード変調器と相反するところである。
請求項２に記載された本発明の実施例では、追加の電圧源を変調器コイルと直列に付加する。この電圧源は正のＤＣ走査電流及び負のフライバック電流を発生する。この電圧がＳ−補正の量に及ぼす効果は次の通りである。変調器コイルの値は、内方ピンクッションキャパシタの一端に発生する開放Ｅ／Ｗ電圧が変化しないように、従って偏向電流の最小値が変化しないように調整されているものとする。この状態では、ライン偏向電流と変調器電流が内方ピンクッションキャパシタを含む共通通路内で相殺されるので、ライン偏向電流の最小値におけるＳ−補正の量はまだ零である。追加の電圧源が変調器コイルＬＢに変調器電流を流し、この電流が内方ピンクッションキャパシタをライン偏向電流と反対の方向に流れるため、最大走査電流が流れる零Ｅ／Ｗ電圧におけるＳ−補正の量が減少する。これは、内方ピンクッションキャパシタＣＳＭの値を減少させることができる利点をもたらす。実際には、内方ピンクッションキャパシタは一連の使用可能な値から選択する必要がある。追加の電圧源の他の利点は、正しい電圧値を選択することにより、内方ピンクッションキャパシタの所定の固定値において正しいＳ−補正量を得ることができる。
請求項４に記載された本発明の実施例では、変調器コイルと直列に配置された阻止キャパシタの両端間に可調整電圧源を付加することにより簡単なラインシフト回路を得る。阻止キャパシタは電源とライン偏向コイルと変調器コイルの直列配置を流れるＤＣ電流を阻止する。この可調整電圧源は阻止キャパシタの両端間に小さいＤＣ電圧を発生させてライン偏向コイルに小さいＤＣ電流を得る。このＤＣ電圧の符号及び値は、表示画像のライン方向の所望のシフトを得るために調整可能である。Ｓ−キャパシタがライン偏向コイルと直列に配置され、阻止キャパシタが変調器コイルと直列に配置されていない既知のダイオード変調器では、同一のＤＣシフト回路をＳ−補正キャパシタの両端間に配置することができる。この場合には、使用するインピーダンスを十分高くしてＳ−補正に与える悪影響を阻止する必要があるため、ＤＣシフト回路が大きな電力消費を示す欠点があるとともに、ＤＣシフト回路をＳ−補正キャパシタの端子に発生する高電圧パルスに適応させなければならない欠点がある。本発明の簡単なＤＣシフト回路は、阻止キャパシタ以外のキャパシタがライン偏向コイルと直列に配置されていない場合、即ちＳ−補正キャパシタがライン偏向コイルと直列に配置されていない場合に機能するのみのものであること明らかである。
請求項５に記載された本発明の実施例では、阻止キャパシタの一端を基準端子に接続する。この基準端子は大地電位点又はＤＣ電源に接続することができる。いづれの場合にも、阻止キャパシタの両端に極めて低い電圧が発生するのみであるので、ラインシフト回路が一層簡単且つ安価になる。
本発明のこれらの特徴及び他の特徴は添付図面について以下に記載する本発明の説明から明らかになる。図面において、
図１は、第２ライン振幅におけるＳ−補正の量が主Ｓ−キャパシタと並列の追加のＳ−キャパシタを附勢又は滅勢することにより補正されるフランス国特許出願第９５１１０３５号に記載されているダイオード変調器の回路図であり、
図２は、異なる振幅のライン偏向電流のときに図１に示すダイオード変調器において得られるＳ−補正の量を示すグラフであり、
図３は本発明のダイオード変調器を具える表示装置を示し、
図４は異なる振幅のライン偏向電流における図３のダイオード変調器において得られるＳ−補正の量を示すグラフであり、
図５は本発明のダイオード変調器の他の実施例を示し、
図６は本発明の詳細ラインシフト回路を具えるダイオード変調器の実施例を示す。
図１は第２ライン走査振幅時におけるＳ−補正の量が追加のＳ−キャパシタＣＳ２を附勢又は滅勢することにより補正されるダイオード変調器の回路図である。
フランス国特許出願第９５１１０３５号は、追加のＳ−補正キャパシタＣＳ２と、この追加のキャパシタＣＳ２を附勢するスイッチＳＷとして示すサイリスタとを具える。ダイオード変調器の動作方法は、例えばPhilips Electronic Components and Materials Technical Publication 201, 1986,から公知であるので、詳細な説明は省略する。本発明に関連する問題を以下に検討する。
ダイオード変調器は２つのループを具える。主ループはライン偏向コイルＬＤとＳ−補正キャパシタＣＳの直列配置を具える。ライン走査中に、ほぼのこぎり波状のライン偏向電流Ｉｄが偏向コイルＬＤを流れる。Ｓ−補正キャパシタＣＳはライン偏向電流Ｉｄをほぼパラボラ状の電圧を積分する。ライン偏向コイルＬＤ両端間のこのパラボラ電圧はライン偏向電流ＩｄにＳ−補正を与える。ライン偏向コイルＬＤとＳ−キャパシタＣＳの直列配置は第１ダイオードＤ１と第１フライバックキャパシタＣＦ１の並列配置と並列に結合される。第２ループは変調器コイルＬＢを具え、このコイルは第２ダイオードＤ２と第２フライバックキャパシタＣＦ２の並列配置と並列に結合される。第１ダイオードＤ１と第１フライバックキャパシタＣＦ１の並列配置と、第２ダイオードＤ２と第２フライバックキャパシタＣＦ２の並列配置は接続点Ｔ２において直列に配置される。半導体スイッチング素子ＴＲがこの直列配置の両端間に接続される。チョークコイルＬＴが電源ＶＢと半導体スイッチング素子ＴＲの第１端子Ｔ１との間に接続される。このチョークコイルは、特に表示管の陽極電圧を発生するライン出力変成器とすることができる。第１ダイオードＤ１のカソードを第１端子Ｔ１に接続し、第２ダイオードＤ２のカソードを接続点Ｔ２において第１ダイオードＤ１のアノードに接続する。偏向コイルＬＤは第１端子Ｔ１に接続された第１端と、Ｓ−キャパシタＣＳを経て他の端子Ｔ３に接続された第２端を有する。変調器コイルＬＢは他の端子Ｔ３と基準端子Ｔｒとの間に接続される。以後内方ピンクッションキャパシタＣＳＭという第３キャパシタが接続点Ｔ２と他の端子Ｔ３との間に結合される。偏向コイルＬＤを流れるライン偏向電流Ｉｄと変調器コイルＬＢを流れる変調器電流Ｉｂとからなる共通電流Ｉｍが接続点Ｔ２に至る共通通路内に配置された内方ピンクッションキャパシタＣＳＭを経てへ流れる。偏向電流Ｉｄと変調器電流Ｉｂは共通通路を反対方向に流れる。一次巻線が変調器コイルＬＢであり、二次巻線ＬＭが共通通路内に内方ピンクッションキャパシタＣＳＭと直列に配置された変成器Ｔを付加し、高いＳ−補正量のときに、第２ダイオードＤ２が走査の第１部分中導通するようにする。二次巻線ＬＭは他の端子Ｔ３に接続された第１端と、内方ピンクッションキャパシタＣＳＭに接続された第２端を有する。
ライン偏向電流Ｉｄ及び変調器電流Ｉｂの振幅は、偏向コイルＬＤ及び変調器コイルＬＢ間の分圧を制御することにより調整することができる。この分圧は上述した接続点Ｔ２の電圧Ｖewを変調することにより制御することができる。変調電圧Ｖewの減少はライン偏向電流Ｉｄの増大及び変調器電流Ｉｂの減少を生ずる。従って、ライン偏向電流Ｉｄの振幅、従ってライン走査の幅を制御することができる。この振幅制御は、ライン偏向電流Ｉｄの振幅を垂直周波数のパラボラ信号で変調してライン偏向電流Ｉｄの振幅をスクリーンの中心ラインからスクリーンの上端又は下端の方向に減少させることにより左右ピンクッション歪みを補正するのにも使用することができる。
所定の受像管は、受像管の垂直縁と中心との間の水平位置において内側に湾曲した垂直線として見える内方ピンクッション歪みを示す。内方ピンクッション歪みはスクリーンの上端及び下端よりスクリーンの水平軸部分において大きなＳ−補正量を発生させることにより補正することができる。Ｓ−補正量のこのような変調は、ライン偏向電流Ｉｄと変調器電流Ｉｂが流れる共通通路内にキャパシタＣＳＭを付加することにより得ることができる。この内方ピンクッションキャパシタＣＳＭの影響は次のように説明することができる。ライン偏向電流の最小振幅Ｉdmin（図２）においては、変調電圧Ｖewは供給されず、ダイオード変調器は平衡状態にあり、ライン偏向電流Ｉｄは変調器電流Ｉｂに等しく、共通通路内の共通電流Ｉｍは零である。従って、Ｓ−補正の総量に対する内方ピンクッションキャパシタＣＳＭの寄与は最小ライン振幅Ｉdminのとき零である。ライン偏向電流の最大振幅Ｉdmaxにおいては、変調電流Ｖewは零であり、全電源電圧ＶＢがライン偏向コイルＬＤの両端間に発生し、従って最大ライン偏向電流Ｉdmaxが流れる。変調器コイルＬＢの両端間の電圧は零であるので、変調器電流Ｉｂは零である。従って、最大ライン偏向電流Ｉdmaxに等しい最大共通電流Ｉmmaxが共通通路を流れ、従って内方ピンクッションキャパシタＣＳＭの両端間電圧が最大値になる。この状態では、Ｓ−補正の総量はＳ−キャパシタＣＳと内方ピンクッションキャパシタＣＳＭの両キャパシタの両端間に発生する（ほぼパラボラ状の）電圧により決まり、従ってライン偏向電流の最大値Ｉdmaxにおいて大きくなる。変成器Ｔは本発明に関係ない。前記Philips Technical Publication 201に説明されているように、その二次巻線ＬＭは一次巻線ＬＢを流れる電流Ｉｂを変成し、この変成された電流が常にライン偏向電流Ｉｄより小さくなるようにする。
以上から明らかなように、ダイオード変調器が平衡状態にあり、共通電流が零である状態において最小Ｓ−補正Ｓminが生ずる。この最小Ｓ−補正Ｓminはライン偏向コイルＬＤと直列のＳ−補正キャパシタＣＳを流れる最小偏向電流Ｉdminにより生ずる。１６／９のアスペクト比の受像管スクリーン上に４／３走査幅で発生する偏向電流Ｉｄは最小偏向電流Ｉdminに近い値を有し、従って得られるＳ−補正Ｓ４／３はＳ−キャパシタＣＳのみにより生ずる最小Ｓ−補正Ｓminより僅かに大きい。４／３走査幅で発生するこの量のＳ−補正Ｓ４／３が大きすぎる場合には、前記フランス国特許出願に記載された回路は追加のキャパシタＣＳ２を附勢してＳ−補正の量を許容しうる値に低下させる。
図２は、図１に示すダイオード変調器において、追加のキャパシタを使用しない場合における、ライン偏向電流Ｉｄの種々の振幅において得られるＳ−補正の量を示すグラフである。グラフの垂直軸はＳ−補正の量を表す。ライン偏向電流Ｉｄ、共通電流Ｉｍ及び接続点Ｔ２の電圧Ｖewがグラフの水平軸にプロットされている。
接続点Ｔ２に外部変調電圧Ｖewが供給されないとき、電圧Ｖewが最大値Ｖew-openを有する。このとき、電圧Ｖewが最大値Ｖew-openを有し、従ってライン偏向コイルの両端間の電圧が最小になるので、ライン偏向コイルＬＤを流れるライン偏向電流Ｉｄは最小値Ｉdminになる。変調器電流Ｉｂは、変調器コイルＬＢの両端間の電圧が最大になるので、最大値Ｉbmaxになる。ダイオード変調器は平衡状態になるため、最小ライン偏向電流Ｉdminが変調器コイルＬＢが流れる最大電流Ｉbmaxに等しくなり、共通電流Ｉｍは零に等しい最小値Ｉmminになる。
電圧Ｖewが零に等しい最小値Ｖew-minを有するときは、ライン偏向コイルＬＤ間に最大電圧が発生し、最大ライン偏向電流Ｉdmaxが発生する。変調器電流Ｉｂは、変調器コイルＬＢ間の電圧が零になるので、零に等しい最小値Ｉbminになる。共通電流Ｉｍは最大ライン偏向電流Ｉdmaxに等しい最大値Ｉmmaxになる。
ＣＳで示す破線は実線で示すＳ−補正の総量に対するＳ−キャパシタＣＳの寄与分を示す。Ｓ−キャパシタＣＳにより発生されるＳ−補正の量はこれを流れるライン偏向電流Ｉｄに依存する。この寄与はライン偏向電流の最小値Ｉdminにおいて最小であり、最大ライン偏向電流Ｉdmaxにおいて最大になる。
ＣＳＭで示す破線はＳ−補正の総量に対する内方ピンクッションキャパシタＣＳＭの寄与分を示す。内方ピンクッションキャパシタＣＳＭの寄与はこれを流れる共通電流Ｉｍにより生じ、従ってライン偏向電流の最小振幅Ｉdminにおいて零であり、最大ライン偏向電流Ｉdmaxにおいて最大になる。Ｓ−補正の総量はＳ−キャパシタＣＳにより発生される寄与分と内方ピンクッションキャパシタＣＳＭにより発生される寄与分との和である。
以上から明らかなように、最小Ｓ−補正Ｓminは、ダイオード変調器が平衡状態にあり、共通電流Ｉｍが零である状態において発生する。この最小Ｓ−補正Ｓminはライン偏向コイルＬＤと直列のＳ−キャパシタＣＳを流れる最小偏向電流Ｉdminにより生ずる。１６／９のアスペクト比を有する受像管スクリーン上に４／３走査幅で発生する偏向電流Ｉｄは最小偏向電流Ｉdminに近い値を有し、従って得られるＳ−補正Ｓ４／３はＳ−キャパシタＣＳのみにより生ずる最小Ｓ−補正Ｓminより僅かに大きくなる。フランス国特許出願第９５１１０３５号に記載された回路は１６／９走査幅のときに正しいＳ−補正量が得られるように設計されている。４／３走査幅のときのＳ−補正量は高すぎることが判明している。そこで、追加のキャパシタＣＳ２をサイリスタ回路ＳＷを用いて附勢し、４／３走査幅時のＳ−補正量を許容値まで低下させている。
図３は本発明のダイオード変調器を具える表示装置を示す。本発明のダイオード変調器は、ライン偏向コイルＬＤと直列のＳ−補正キャパシタＣＳを省略した点がフランス国特許出願第９５１１０３５号に記載された回路と相違する。Ｓ−補正キャパシタＣＳの省略により、所定の走査幅（例えば１６／９）のときに発生されるＳ−補正量とそれより小さい走査幅（例えば４／３）のときに発生されるＳ−補正量との間に大きな差を得ることができるので、追加のＳ−キャパシタＣＳ２もサイリスタ回路Ｓも不要になる。これを図４を参照して後に説明する。
変調器コイルＬＢの一端を接地する場合には、阻止キャパシタＣＢを付加してライン偏向コイルＬＤ及び変調器コイルＬＢの直列配置を経て不確定のＤＣ電流が流れるのを阻止するのが好ましい。このようなＤＣ電流はライン方向に表示画像の不確定のシフトを生ずる。しかし、この不確定のシフトは阻止キャパシタを用いずに阻止することもできる。第１の方法では、変調器コイルＬＢの一端を電源ＶＢに接続する。第２の方法では、変調器コイルＬＢの一端を変成器巻線を経て第１端子Ｔ１に接続し、電源ＶＢにより供給される電圧にほぼ等しい電圧を供給する。
表示装置は、更に、ビデオソースから同期パルスＳpを受信し、ライン駆動パルスＤpを半導体スイッチング素子ＴＲに供給する同期回路ＳＣと、電源電圧ＶＢを発生する主電源ＰＳ、ライン偏向コイルＬＤを流れるライン偏向電流Ｉｄに応答してライン走査される受像管ＣＲＴとを具える。
図３に示す本発明のダイオード変調器の実際の回路では、関連する素子は次の値：ＬＤ＝１．３ｍＨ，ＬＢ＝２．０５ｍＨ，ＶＢ＝１４８Ｖ，Ｖｎ＝３５０Ｖ，ＣＦ１＝１２ｎＦ，ＣＦ２＝１５ｎＦ，ＣＢ＝２．２μＦ，ＣＳＭ＝３３０ｎＦを有する。Ｖｎ＝３５０Ｖは、バイアス電圧Ｖｎのピーク値が３５０Ｖの負値を有することを意味するものと理解されたい。これらの素子の値では、発生するＳ−補正量がフィリップス社のワイドスクリーン受像管Ｗ６６ＥＳＦ００２Ｘ１３の要求をフルスキャン（１６／９）からこれより約３３％小さい走査幅（４／３）までの走査幅範囲内で極めて良好に満足する。
図４は、ライン偏向電流Ｉｄの種々の振幅において本発明のダイオード変調器で得られるＳ−補正の量を示すグラフである。図２と同様に、垂直軸はＳ−補正の量を示し、水平軸はライン偏向電流Ｉｄ、共通電流Ｉｍ及び接続点Ｔ２における電流Ｖewを示す。実際上、本発明ではＳ−補正の総量は内方ピンクッションキャパシタＣＳＭのみにより発生される。ＣＳＭで示す破線につき図２に説明したように、この場合にはＳ−補正の総量はライン偏向電流の最小値Ｉdminにおいて零になり、ライン偏向電流の最大振幅Ｉdmaxにおいて最大になる。１６／９走査幅においては、ライン偏向電流Ｉｄが最大ライン偏向振幅Ｉdmaxに近い高い値を有し、この走査幅におけるＳ−補正の量Ｓ１６／９は偏向電流Ｉｄの前記高い値と内方ピンクッションキャパシタＣＳＭの値に依存する。偏向電流Ｉｄの前記高い値は受像管−偏向コイル組合せ体の感度に依存して固定される。内方ピンクッションキャパシタＣＳＭの値は、１６／９走査幅において発生されるＳ−補正の量が正しい値を有するように選択する必要がある。４／３走査幅においては、ライン偏向電流Ｉｄが低い値を有し、この走査幅におけるＳ−補正の量Ｓ４／３は偏向電流Ｉｄの前記低い値とＳ−補正が零である偏向電流の最小値Ｉdminとの差に依存する。従って、ダイオード変調器が平衡状態のときに発生する偏向電流の最小値Ｉdminの正しい選択により３／４走査時におけるＳ−補正の正しい量を得ることができる。最小ライン偏向電流Ｉdminは変調器コイルＬＢとライン偏向コイルＬＤのインダクタンスの比により決まる。
図５は本発明のダイオード変調器の他の実施例を示す。この実施例は、電圧源ＬＶが変調器コイルＬＢと直列に付加され、且つ可調整電流源ＶＡが阻止キャパシタＣＢと並列に配置されている点で図３に示す実施例と相違する。
電圧源ＬＶはラインフライバック期間中は負のフライバック電圧であり且つ走査期間中は正の走査電圧であるバイアス電圧Ｖｎを発生する。電圧源ＬＶはライン偏向電流が流れる他のコイル、例えばチョークコイルＬＴと磁気結合されたコイルで構成することができる。Philips Technical Publication 201から既知のように、このような電圧源ＬＶは追加ののこぎり波電流を発生して第２ダイオードＤ２を順方向バイアスに維持する。１５０Ｖ〜約２５０Ｖの負電圧がこの目的の達成に十分である。
本発明のこの実施例は、電圧源ＬＶにより発生されるバイアス電圧Ｖｎを所定の値にして最適なＳ−補正が得られるようにする必要があるという認識に基づくものである。本発明のこの実施例のバイアス電圧Ｖｎの値の選択はＳ−補正に２つの効果を与えうる。
第１の効果を以下に説明する。ここでは阻止キャパシタＣＢは大きい値を有するものとし、且つ変調器コイルＬＢの値は、バイアス電圧Ｖｎの異なる値において、開放Ｅ／Ｗ電圧Ｖew-openが変化しないように調整されているものとする。従って偏向電流の最小値Ｉdminも変化しない。この状態では、ライン偏向電流Ｉｄと変調器電流Ｉｂが内方ピンクッションキャパシタＣＳＭを含む共通通路内で相殺されるためにＳ−補正は依然として零である。電圧源ＬＶが変調器コイルＬＢにほぼのこぎり波状の電流を流し、この電流が内方ピンクッションキャパシタＣＳＭをライン偏向電流Ｉｄと反対の方向に流れるため、零Ｅ／Ｗ電圧におけるＳ−補正の量は減少する。これは、内方ピンクッションキャパシタＣＳＭの値を減少させることができる利点をもたらす。実際には、内方ピンクッションキャパシタＣＳＭは一連の使用可能な個別の値から選択する必要がある。電圧源ＬＶの他の利点は、バイアス電圧Ｖｎの正しい値を選択することにより、内方ピンクッションキャパシタＣＳＭの所定の値における正しいＳ−補正量を得ることができる。それゆえ、本発明は、バイアス電圧Ｖｎは第２ダイオードＤ２が走査の第１部分中導通状態に維持されるように適切な範囲内に選択する必要があるのみならず、バイアス電圧ＶｎはＳ−補正の量を制御するパラメータの１つでもあるという認識に基づくものである。変調器コイルＬＢのある固定値において、バイアス電圧Ｖｎも用いてダイオード変調器の平衡状態における最小ライン偏向電流の値Ｉdminを決定することができる。これはダイオード変調器の構成素子の最適設計に追加の自由度をもたらす。
第２の効果は阻止キャパシタＣＢを小さい値に選択することにより得られる。阻止キャパシタを流れる電流は電圧源ＬＶにより生ずるほぼのこぎり波状の電流の値により影響される。従って、阻止キャパシタＣＢの両端間のほぼパラボラ状の電圧の振幅はバイアス電圧Ｖｎの値に依存する。変調器コイルＬＢを流れる変調器電流Ｉｂの波形は阻止キャパシタＣＢの両端間のパラボラ電圧の量に依存する。従って、共通通路内の電流Ｉｍの波形も阻止キャパシタＣＢの値及びバイアス電圧Ｖｎの値により影響され、バイアス電圧Ｖｎの方がライン偏向電圧Ｉｄの大きな振幅において大きな影響を有する。従って、阻止キャパシタＣＢの値及びバイアス電圧Ｖｎを、Ｓ−補正の形状の補正が得られるように決定することができる。この形状の補正は大きいライン走査幅のときに大きく、小さいライン走査幅のときに小さくなるようにする。こうすると、画像スクリーンのエッジ部における僅かに大きすぎるＳ−補正を補正することができる。画像スクリーンの大きさに合致する画像を表示する必要がある表示装置では、ただ１つのライン走査幅を発生する必要があるだけである。大きすぎるＳ−補正がオーバスキャンにおいて発生してもこれは眼に見えない。１６／９走査幅と４／３走査幅との間の連続ズームが可能である場合には、スクリーンのエッジ部における大きすぎるＳ−補正が眼に見えることになる。
阻止キャパシタＣＢと並列に配置された可調整電流源ＶＡはライン走査期間中ライン偏向コイルを流れる小さなＤＣ電流を発生する。このようにすると、表示画像の可調整のラインシフトが可能になる。可調整電流源ＶＡは、阻止キャパシタＣＢの一端を基準電位（大地又は電源電圧ＶＢ）に接続する場合には、極めて簡単なコンジャンクションを有するものとなる。図３に示す本発明のダイオード変調器にも、可調整電流源ＶＡのみを、又はバイアス電圧源Ｖｎのみを設けることができること勿論である。
図６は本発明の詳細なラインシフト回路を具えるダイオード変調器の実施例を示す。この回路は、変調器コイルＬＢとバイアス電圧源ＬＶと阻止キャパシタＣＢの直列配置を、阻止キャパシタＣＢの一端が電源電圧ＶＢに接続された形に変更した点で図５に示す回路と相違する。可調整電流源ＶＡは、チョークコイルＬＴに磁気結合された変成器巻線ＬＲと、第１端が変成器巻線ＬＲの第１端に結合され、整流電圧ＶＲを供給する整流素子Ｄ３と、整流素子Ｄ３の第２端と変成器巻線ＬＲの第２端との間に結合された第１及び第２抵抗Ｒ１及びＲ２の直列配置と、この第１及び第２抵抗Ｒ１，Ｒ２の直列配置と並列に接続された可変抵抗ＲＶとを具え、第１及び第２抵抗Ｒ１，Ｒ２の接続点を阻止キャパシタＣＢの一端に結合し、可変抵抗ＲＶのスライダ接点を阻止キャパシタＣＢの他端に結合する。
このＤＣシフト回路の動作を以下に説明する。整流電圧ＶＲが第１及び第２抵抗Ｒ１，Ｒ２の直列配置を流れる電流を発生する。可変抵抗ＲＶのスライダ接点を電源電圧ＶＢが抵抗Ｒ１の端子に接続される位置にすると、阻止キャパシタＣＢの両端間の電圧ＶＡは正になる。可変抵抗ＶＲのスライダ接点を電源電圧ＶＢが第２抵抗Ｒ２の端子に接続される位置にすると、阻止キャパシタＣＢの両端間の電圧ＶＡは負になる。従って、スライダ接点の位置を調整することによりラインシフトを公称ライン位置に対し両方向に行うことができる。本発明のこのＤＣシフト回路は極めて簡単である。Ｓ−キャパシタＣＳがライン偏向コイルＬＤと直列に配置され、阻止キャパシタＣＢが変調器コイルＬＢと直列に配置されていない既知のダイオード変調器では、同一のＤＣシフト回路をＳ−キャパシタＣＳの両端間に配置することができる。しかし、この場合にはＤＣシフト回路がかなりの大きな電力消費を生じ、またＳ−補正に影響を与える欠点があり、且つＤＣシフト回路の変成器巻線ＬＲを一層良好に絶縁してＳ−補正キャパシタＣＳの端子に発生する高電圧パルスに対処させなければならない欠点がある。更に、高電圧パルスのために寄生効果が一層妨害になる。本発明の簡単なＤＣシフト回路は、阻止キャパシタＣＢ以外のキャパシタがライン偏向コイルＬＤ及び変調器コイルＬＢの直列配置と直列に配置されない場合にのみ、従ってＳ−キャパシタＣＳがライン偏向コイルＬＤと直列に配置されない場合にのみ、機能すること明らかである。第１及び第２抵抗Ｒ１，Ｒ２の直列配置と並列に平滑キャパシタ（図示せず）を付加することにより幾分大きなラインシフト範囲を得ることができる。
本発明は、表示スクリーンを通常の如く垂直方向に順次の水平走査ラインにより走査する画像表示装置に使用することができる。本発明は、表示スクリーンを所謂転換走査モードにおいて水平方向に順次の垂直走査ラインにより走査する画像表示装置にも使用することができる。
本発明は１６／９のアスペクト比を有するＴＶ信号と４／３のアスペクト比を有するＴＶ信号とを表示するよう構成されたワイドスクリーンテレビジョン装置に適用するのが好適であるが、本発明は４／３のアスペクト比のテレビジョン装置に使用することもできる。後者の場合には、Ｓ−補正が別個のＳ−補正キャパシタを具えないダイオード変調器で達成することができる利点が得られる。上述の実施例は本発明を限定するものでなく、当業者であれば本発明の範囲を逸脱することなく多くの変形例を設計することができる。
本発明の主な特徴は次のように要約することができる。本発明は大きく異なるライン走査幅において受像管ＣＲＴのライン走査のＳ−直線性誤差の許容Ｓ−補正を供給するようにしたダイオード変調器回路を提供する。既知のダイオード変調器は２つのループを具える。第１のループは第１フライバックキャパシタＣＦ１及び第１ダイオードＤ１と並列に配置されたライン偏向コイルＬＤとＳ−キャパシタＣＳの直列配置を具える。第２のループは第２フライバックキャパシタＣＦ２及び第２ダイオードＤ２と並列に配置された変調器コイルＬＢを具える。両ループは直列に配置される。内方ピンクッションキャパシタＣＳＭが、ライン偏向電流Ｉｄと変調器コイルＬＢを流れる変調器電流Ｉｂが互いに反対方向に流れる共通通路内に配置される。Ｓ−補正の量はＳ−補正キャパシタＣＳ及び内方ピンクッションキャパシタＣＳＭの値に依存する。本発明のダイオード変調器ではＳ−補正キャパシタＣＳを省略した。こうすると、ダイオード変調器が平衡状態の場合に共通通路を流れる共通電流Ｉｍは零であるために、最小走査幅におけるＳ−補正の量は零になる。従って、本発明のダイオード変調器は小さい走査幅のときに極めて少量のＳ−補正を必要とする受像管ＣＲＴに対処することができ、小さい走査幅のときにＳ−補正の量を下げるための追加のキャパシタとこの追加のキャパシタを附勢するサイリスタスイッチング回路を必要としない。本発明は、１６／９アスペクト比を有する表示管上に１６／９走査幅と４／３走査幅との間の連続ズームを簡単に達成する必要がある場合に特に有用である。
請求項の括弧内の参照符号は実施例との対応を明瞭にするためにのみ付加したものであって、発明の範囲を限定するものではない。
【図１】
0003778944.tif 000002
【図２】
0003778944.tif 000003
【図３】
0003778944.tif 000004
【図４】
0003778944.tif 000005
【図５】
0003778944.tif 000006
【図６】
0003778944.tif 000007