(57)【特許請求の範囲】
【請求項１】
ビットマップイメージを表す第１解像度の複数の入力イメージ信号から成るビットマップイメージを処理する印刷装置において、
前記ビットマップイメージを前記第１解像度より低い第２解像度の複数のイメージ信号によって表すように、前記第１解像度の入力イメージ信号の各々のビット数を減少して前記第２解像度のイメージ信号を生成し、前記ビット数の減少の結果として前記入力イメージ信号における多数のビットが廃棄される、エンコーダと、
前記第２解像度のイメージ信号を格納するメモリと、
格納された前記第２解像度のイメージ信号のビットストリームを再構築するとともに、該第２解像度のイメージ信号の外観を調整してパルス幅・位置変調された出力信号を発生させる二重機能回路とを備え、
前記二重機能回路は、一の目標画素位置とそれを囲む複数の画素位置とを持つ前記格納されたイメージ信号を複数のテンプレートと比較し、前記イメージ信号とテンプレートとのマッチングを指示する信号を出力するテンプレートマッチング回路と、該テンプレートマッチング回路からの前記信号に応答して前記パルス幅・位置変調された出力信号を生成するプログラム可能なルックアップテーブルとを包含し、
更に、前記二重機能回路によって生成された前記パルス幅・位置変調された出力信号に応答してイメージを表示出力する出力エンジンを包含する、
ことを特徴とする印刷装置。
【請求項２】
ビットマップイメージを表す複数の多ビット入力イメージ信号から成るビットマップイメージを処理するイメージ処理装置において、
一の目標画素と該目標画素に隣接する複数の隣接画素とを包含する前記イメージ信号の一部を格納するコンテキストメモリと、
外観調整データで成る第１データセットと増補コンパクトドット成長データで成る第２データセットとを含む複数のデータセットを格納するメモリ装置と、
前記目標画素と前記隣接画素のいずれかとの間の遷移を検出するように前記格納されたイメージ信号と複数のテンプレートとを比較して複数のマッチング信号を出力し、該マッチング信号の各々が前記格納されたイメージ信号と一のテンプレートとのマッチングを指示している、テンプレートマッチング回路とを備え、該テンプレートマッチング回路は、前記目標画素に隣接する画素位置に対応する前記イメージ信号を前記複数のテンプレートの各々と比較してそれらのマッチングの各々を指示する複数のマッチング信号を生成するパターン選択論理回路を包含しており、
更に、前記テンプレートマッチング回路から入力される前記複数のマッチング信号に応答し、画素の特性を表す画素出力信号を生成する、プログラム可能な二重モードルックアップテーブルを包含し、該プログラム可能な二重モードルックアップテーブルは、選択したデータセットを受取って、該データセットを用いて前記複数の入力信号及び前記画素の特性を表す画素出力信号を処理し、前記テンプレートマッチング回路は、第１モードの外観調整モードにおいてマッチングを識別すると露光パルスの幅と位置を選択的に調整して結果出力の濃度を修正し、該テンプレートマッチング回路は、第２モードの増補コンパクトドット成長モードにおいてマッチングを識別すると前記露光パルスの位置だけを選択的に調整して前記目標画素の位置を正確に反映する、
ことを特徴とするイメージ処理装置。
【請求項３】
請求項１に記載の印刷装置において、前記二重機能回路は、
更に、前記パターンマッチング論理回路から生成された信号と前記目標画素のイメージ信号とに応答して当該印刷装置を駆動するための出力信号を生成する、プログラム可能な装置を包含し、該プログラム可能な装置は、予め選択された外観調整要求又は増補コンパクトドット成長要求の１つに従ってプログラムされており、
第１モードの外観調整モードにおいては前記二重機能回路から生成されたパルス幅位置変調出力信号が、露光パルスの幅調整と位置調整とを包含して結果出力の濃度を修正し、第２モードの増補コンパクトドット成長モードにおいては前記二重機能回路から生成されたパルス幅位置変調出力信号が、露光パルスの位置調整だけを包含して前記目標画素の位置を正確に反映する、
ことを特徴とする印刷装置。
【請求項４】
請求項２に記載のイメージ処理装置において、前記多ビット入力イメージは第１解像度の複数の入力イメージ信号から成るビットマップイメージであり、前記ビットマップイメージを前記第１解像度より低い第２解像度の複数のイメージ信号によって表すように、前記第１解像度の入力イメージ信号の各々のビット数を減少して前記第２解像度のイメージ信号を生成し、前記ビット数の減少の結果として前記入力イメージ信号における多数のビットが廃棄されるエンコーダを包含する、ことを特徴とするイメージ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般には、印刷装置によって可視化されるビットマップイメージの外観( appearance )をカスタマイズすることができる装置に関し、より詳しく述べれば、外観の調整( tuning )を必要とするイメージ領域、および／または増補コンパクトドット成長（ augmented compact dot growth : ＡＣＤＧ）を必要とする領域の存在を検出して、これらの処理動作を達成するための適切な出力信号を生成する二重機能回路に関する。
【０００２】
【従来の技術】
本発明は、印刷装置における１対の機能、すなわち印刷装置からのビットマップイメージ出力を、ユーザが指定する外観に調整( appearance tuning ) する機能、および画素再位置付けとも呼ばれる増補コンパクトドット成長（ＡＣＤＧ）機能の一方または両方を実現するのに適する装置である。外観を調整する能力を使用することにより、特定のイメージ出力端末（ＩＯＴ）上の印刷された出力の濃度（明るさ／暗さ）を変化させることができる。画素再位置付けを、例えば解像度を再構築する能力と組合わせて使用することにより、エンコードプロセス中に入力イメージから廃棄されるイメージデータを、後になって、かなりな量補充することによってイメージの出力表現の劣化を最小に抑えるやり方で、廃棄されたイメージデータを再構築することができる。
【０００３】
高いアドレス指定能力をもつ出力装置を使用して、イメージの出力を大幅に増強できることは知られている。例えば、６００×３ｓｐｉ( spot per inch ) の解像度で生成した走査データを格納または緩衝する能力をもつ印刷装置を用いて１８００×１ｓｐｉの相当する出力を得ることができる。このように高い解像度は望ましいけれども、６００×３ｓｐｉでイメージデータを格納することは、一部のディジタル印刷装置など、比較的限られたメモリをもつ印刷装置には負担になる。いろいろな印刷装置が圧縮計画と連係してディスク記憶装置をうまく利用しているが（例えば、 Xerox DocuTech 及び Shope等の米国特許第5,047,955 号（ 1991 年９月10日）では、ジョブの入力イメージデータをラスタ化し、圧縮するシステムを開示している）、ジョブを出力するためには、特にジョブを事前丁合( precollate )しなければならない場合には、ジョブをシステムメモリに格納または緩衝する必要がある。従って、ジョブを高いアドレス指定能力をもつ印刷装置のシステムメモリに第１解像度で格納または緩衝し、そのジョブを第１解像度よりかなり高い第２解像度で出力することが望ましい。
【０００４】
ある実例では、６００×３ｓｐｉ以下の解像度でジョブを格納または緩衝することは、イメージデータを廃棄することによって達成される。このイメージデータの廃棄により、イメージデータを再生するときに画質が低下することがある。従って、画素再位置付け（ＡＣＤＧ）プロセスを使用して画質の低下を最小限度にするため、廃棄したイメージデータの少なくとも一部分を再構築できるようにする技術またはプロセスを容易にする装置を提供することも望ましい。特に、その装置がイメージを調整するためにも使用できることが望ましい。印刷装置では、解像度を再構築する能力を与えると高解像度の出力を発生するのに必要なイメージデータ帯域幅が狭くなるが、外観調整および画素再位置付けの両能力を与えると必然的に、ユーザが出力プリントの濃度変化を選択できるようにする柔軟性をシステムに付加する。
【０００５】
本発明は、形態学論的に、テンプレートとマッチングする技術を使用することによってビットマップイメージ内の特定の画素構造の識別を容易にしている。識別された構造は、ＩＯＴによって可視化されたときに所望の形態で現れるように“再位置付け”して“増補( augument )”するか、または“調整 (tune )”することができる。
【０００６】
Bassetti等の米国特許第4,544,264 号および同第4,625,222 号は、レーザをベースとする電子写真印刷装置に使用するのに適した強調( enhancement ) 回路を開示している。
【０００７】
Tungの米国特許第4,847,641 号および同第5,005,139 号には、レーザビームプリンタのための印刷強調回路が記載されている。出力されるイメージ領域のビットマップは、複数のパターンまたはテンプレートと比較される。マッチングが検出されると、マッチングしたビットマップの区分が誤差を補償するように設計された独特のビットマップ区分と置換される。この置換ビットマップ区分は若干のドット位置が予め定められた量だけ移動していて、元のビットマップ区分内の誤差を補償できるようになっている。
【０００８】
Lungの米国特許第5,029,108 号は、ドットマトリクス装置のために縁を強調する方法および装置を開示している。
【０００９】
Maillouxらの米国特許第5,408,329 号は、現像システムにおける差（例えば、白・白、または白・黒）には関係なく、電子像形成装置におけるディジタル暗さ制御または画素伸長( stretch ) 技術の使用を開示している。
【００１０】
特開平 4-227584 号公報は、始めに低い解像度で生成された２進イメージデータを、高い解像度の対応する２進イメージデータに変換できる方法を開示している。
【００１１】
多くの特許および出版物が Torrey Pines Research, Behind Hewlett-Packard's Patent on Resokution Enhancement TM Technology, ( Becky Colgan ed., BIS CAP International, 1990 ) pp. 1-60 に要約されており、これには解像度強調に関連する概念が記載されている。
【００１２】
Mathematical Morphology in Image Processing, pp. 43-90 ( Edward R. Dougherty ed., Marcel Dekker 1992 )は、最適２進ディジタル形態学的フィルタのための効率的な設計方法を記述している。計算的に管理可能な設計プロセスを容易にするために、次善の設計形態学が２進フィルタのために研究されている。
【００１３】
【課題を解決するための手段】
本発明によれば、ビットマップイメージを表す第１解像度の複数の入力イメージ信号から成るビットマップイメージを処理する印刷装置であって：前記ビットマップイメージを前記第１解像度より低い第２解像度の複数のイメージ信号によって表すように前記第１解像度の入力イメージ信号をエンコードするエンコーダであって、前記第２解像度の信号の各々が前記第１解像度の信号の各々より少ないビット数であり、前記エンコードの結果として前記複数の入力イメージ信号における多数のビットが廃棄される、エンコーダと：前記第２解像度のイメージ信号を格納するメモリと：格納された前記エンコードされたビットストリームを再構築して前記第２解像度のイメージ信号をデコードし、同時に該第２解像度のイメージ信号の外観を調整してパルス幅・位置変調された出力信号を発生させる二重機能回路と：前記二重機能回路によって生成された前記パルス幅・位置変調された出力信号に応答してイメージ表現を出力する出力エンジンと：から成ることを特徴とする印刷装置が提供される。
【００１４】
また、本発明によれば、あるビットマップイメージを表す複数の入力イメージ信号から成るビットマップイメージを処理するイメージ処理装置であって：前記イメージ信号の一部分を格納するコンテキストメモリと：前記格納されたイメージ信号と複数のテンプレートとを比較し、前記格納されたイメージ信号と一テンプレートとのマッチングを指示する信号を出力するテンプレートマッチング回路と：前記テンプレートマッチング回路から入力される前記信号に応答し、画素の特性を表す画素出力信号を生成するプログラム可能なルックアップテーブルと：から成ることを特徴とするイメージ処理装置が提供される。
【００１５】
本発明の一つの面は、従来の印刷装置が当面していた諸問題を観察することに基づいている。これらの従来装置は、インタプレス( Xerox Corp. ) またはポストスクリプト( Adobe Corp. ) のようなページ記述言語（ＰＤＬ）で受けたイメージを描くことは可能であるが、典型的には使用する特定のマーキングエンジンの結果によって決定される外観に従ってイメージを描く。しかしこれらの装置では、ユーザは部分的にＷＹＳＩＷＹＧドキュメント準備ソフトウェアおよび／または他のプリンタ（例えば、専用ワークステーションまたはデスクトッププリンタ）が先に発生したプリントに基づいて外観を予測しているから、ユーザの満足感は得られない。
【００１６】
この面は、出力プリントの所望の外観、または暗さのレベルをユーザが指定できるようにすることによって、これらの問題を多少なりとも軽減する技術を発見したことによって達成されている。この技術は、例えばエンコードされたイメージの解像度を再構築した後に、増補( augmented ) コンパクトドット成長（画素再位置付け）を達成するためにも使用できる回路によって実現できる。本発明を実現する装置は、調整された、または再構築されたイメージを表す信号に応答してパルス幅・位置変調（ＰＷＰＭ）によりレーザビーム強度または露光レベルを変更できるような、レーザをベースとする電子印刷装置を含むことができる。
【００１７】
【発明の実施の形態】
本明細書で使用する「データ」とは、情報（例えば、イメージデータ）を表しているか、またはそれを含む物理的信号のことである。
【００１８】
「データ」は、何等かの物理形状で存在するデータを含み、また一時的なデータ、または格納されているかまたは伝送されているデータをも含む。例えば、データは電磁信号または他の伝送されている信号として、または電子、磁気、もしくは他の形状で格納されている信号として存在することができる。
【００１９】
データのある項目は、そのデータの項目がイメージを発生するのに十分な情報を含んでいるときにイメージを“定義（または形成）”する。例えば、二次元アレイはあるイメージの全て、または何等かの部分を定義することができ、アレイ内のデータの各項目はそのイメージの関連位置の色を指示するある値を与える。「ラスタ」は、そのイメージの単一の次元（長さ、または幅）を横切る単一のデータ線を表すイメージデータの一次元アレイである。
【００２０】
あるイメージ内の各位置を「画素」ということができる。データの各項目がある値を与えることによってあるイメージを定義しているアレイにおいては、ある位置の色を指示する各値を「画素値」と呼ぶことができる。各画素値は、イメージの「２進形状」のビット、イメージの「グレースケール形状」のグレースケール値、またはイメージの「色座標形状」の色空間座標のセットであり、２進形状、グレースケール形状、および色座標形状は各々イメージを定義する二次元アレイである。
【００２１】
ある動作は、それがあるイメージの部分に関連するデータの項目に対して作用するときに「イメージ処理」を遂行する。「隣接動作」は、１イメージの１つの部分に関連するデータを使用して１イメージのもう１つのすなわち別の部分に関連するデータを入手するイメージ処理動作である。
【００２２】
「外観調整」（ appearance tuning：ＡＴ）は、ある画素の１個もしくはそれ以上の隣接画素に対するその画素の再位置付けと共に、その画素の露光時間を制御することによってその画素を明るくする、または暗くする（濃度制御する）ことである。「増補コンパクトドット成長」（ＡＣＤＧ）または「画素再位置付け」とは、そのパルスを隣接画素露光時間のパルスにくっつけ、現像により得られるドットが大きくなる（成長する）ように、画素露光時間内の露光パルスを選択的に再位置付け（例えば、左、中央、または右位置調整）することである。ＡＣＤＧは、単独で（例えば、公称濃度で）使用した場合は、単にある画素の再位置付けに過ぎない。ＡＴモードは画素の明るさ／暗さの調整から成り、画素再位置付け（ＡＣＤＧ）と共に、例えばイメージを１８００ｓｐｉ( spot per inch ) で可視化するような解像度の再構築を行うことができる。
【００２３】
“解像度の再構築”とは、あるイメージを定義するデータに対して遂行されるデコーディング動作を表す。エンコードされた信号は、部分的に露光される単一の画素を表す。出力プリントにイメージを正確に再生させるには、その画素に隣接する複数の画素をデコードして、画素を部分的に露光させる信号の画素境界内の配置を決定する。因みに、正確な再生とは、エンコードされる前の表現にできる限り近づけることを意味する。
【００２４】
「回路」( circuitry または  circuit ) とは、１つの位置または時点に第１の信号を供給することによって、別の位置または時点に第２の信号に対して応答することができるものの物理的配列のことである。特定的には、回路は、相互接続された構成要素、プログラム可能な論理アレイ（ＰＬＡ）、および応用を特定した集積回路（ＡＳＩＣ）を含む。
【００２５】
「メモリ回路」、または「メモリ」とは、データを格納することができる回路のことであり、ローカルおよび遠隔メモリ、および入力／出力装置を含むことができる。
【００２６】
「ユーザ入力回路」、または「ユーザインタフェース回路」とは、ユーザの動作に基づいて信号を供給する回路のことである。
【００２７】
「イメージ入力端末」（ＩＩＴ）、または「イメージ入力装置」とは、あるイメージを受け、そのイメージを定義するデータの項目を供給する装置のことである。
【００２８】
「イメージ出力端末」（ＩＯＴ）、または「イメージ出力装置」とは、あるイメージを定義するデータの項目を受けて、そのイメージを出力として供給する装置のことである。
【００２９】
「表示装置」とは、出力イメージを人が見ることができる形状で供給するイメージ出力装置のことである。表示装置によって表示される可視パターンを「表示されたイメージ」、または単に「イメージ」という。プリンタ、または印刷装置はイメージ出力端末の他の例である。
【００３０】
図１に、多機能ネットワーク適応印刷システム１０を示す。印刷システム１０は、ネットワークサービスモジュール１４に作用的に接続された印刷装置１２を含む。印刷装置１２は、スキャナ１８およびプリンタ２０に接続されたビデオ制御モジュール（ＶＣＭ）と呼ばれる電子サブシステム１６を含んでいる。後に詳しく説明するＶＣＭ１６は、ディジタル印刷装置内のスキャナ（ＩＩＴ）とプリンタ（ＩＯＴ）の動作を調整する。ディジタル印刷装置では、スキャナ１８が例えば電荷結合デバイス（ＣＣＤ）アレイを使って原稿のイメージを「読み取る」すなわちラスタ化し、そのアナログビデオ信号をディジタル信号へ変換する。次に、スキャナ１８に接続されたイメージ処理装置２２（図２）が信号修正、等を行い、修正した信号を多レベル信号（例えば、２進信号）へ変換し、その多レベル信号を圧縮し、圧縮した多レベル信号を電子事前丁合い（electronic precollation ; ＥＰＣと略す）メモリ２４に格納する。
【００３１】
図１に戻って、プリンタ（ＩＯＴ）２０はゼログラフィ式プリンタエンジンを含むものが好ましい。１つの実施例では、プリンタエンジンは、例えば、レーザラスタ出力走査装置、またはＬＥＤプリントバー等のイメージソースによって露光されるマルチピッチ感光体ベルト（図示せず）を含んでいる。印刷の面では、プリンタ２０は、ＥＰＣメモリ２４（図２）から多レベルイメージデータを読み出すと同時に、イメージ信号またはデータに従ってイメージソースをオンオフして、感光体上に潜像を形成する。次に潜像を、ある現像技術を用いて現像したあと、印刷媒体シートへ転写する。得られたプリントは、定着したあと、印刷装置内で両面複写のために反転させることもできるし、単に送り出すこともできる。プリンタが、本発明の実施例の基礎となる概念を変えずに、ゼログラフィ式プリンタエンジンとは異なる形式（例えば、サーマルインクジェットまたはイオノグラフィ式）をとり得ることは理解されるであろう。
【００３２】
次に図２を参照して、ＶＣＭ１６を詳しく説明する。ＶＣＭ１６は、いろいろなＩ／Ｏ装置、データ転送構成要素、および記憶構成要素と連絡するビデオバス（Ｖバス）２８を含む。好ましくは、Ｖバス２８は６４ビットまで拡張可能な高速３２ビットデータバースト転送バスである。３２ビットデータバースト転送バスは約６０Ｍバイト／秒の持続可能な最大帯域幅を有する。ある例では、Ｖバスの帯域幅は１００Ｍバイト／秒程度である。
【００３３】
ＶＣＭ１６の記憶構成要素は、ＥＰＣメモリ部３０と大容量メモリ部分すなわちマスメモリ部３２とに分かれる。ＥＰＣメモリ部３０はＥＰＣメモリ２４を有しており、ＥＰＣメモリ２４はＤＲＡＭコントローラ３３によってＶバスに接続されている。ＥＰＣメモリ（ＤＲＡＭが好ましい）は、２つの高密度３２ビットＳＩＭＭモジュールを用いて６４Ｍバイトまで拡張できる。マスメモリ部３２は、転送モジュール３６ＡによってＶバスに接続されたディスク装置３４を有する。後で明らかになるように、その他のＩ／Ｏ装置と処理要素はそれぞれ転送モジュール３６によってＶバスへ接続されている。適当なインタフェースを使用し、転送モジュール３６Ａによって、その他の装置（例えば、ワークステーション）をＶバスへ接続できることは理解されるであろう。
【００３４】
図３を参照して、１つの転送モジュール３６Ａの構造を詳しく説明する。図３に示す転送モジュールは、パケットバッファ３８、Ｖバスインタフェース４０、およびＤＲＡＭ転送装置４２を含む。転送モジュール３６は、Ｖバスを通してイメージ信号データのパケットを伝送できるようにするプログラム可能な装置である。詳しく述べると、Ｖバスの利用可能な帯域幅に従ってセグメントまたはパケットサイズを変更することができるように、パケットバッファはプログラム可能である。ある例では、最大６４バイトのパケットを取り扱うようにパケットバッファをプログラムすることができる。パケットサイズの調整は、Ｖバスインタフェース４０とシステムコントローラ（図示せず）とによって行われる。Ｖバスインタフェース４０は、基本的に、アドレスカウンタ、デコーダ、および状態マシンを含む論理要素の配列であり、転送モジュールに選定したレベルの知能を与える。Ｖバスインタフェース４０はシステムコントローラと連絡し、所望のパケットサイズを常に知っている。この知識はバスの状態に従ってパケットバッファ３８のパケットサイズを調整するために使用される。すなわち、システムコントローラ２８は、Ｖバスに関する知識から、インタフェース４０がパケットサイズを調整できるようにインタフェース４０へ命令を渡す。
【００３５】
図１および２に示すように、Ｖバス２８に３つのＩ／Ｏ構成要素すなわち、Ｆａｘモジュール４８、スキャナすなわちイメージ入力端末（ＩＩＴ）１８、およびプリンタすなわちイメージ出力端末（ＩＯＴ）２０が接続されている。しかしながら、拡張スロット５０を介してさまざまな構成要素をＶバスに接続できることは理解されるであろう。
【００３６】
図２に戻って、ＩＩＴ１８およびＩＯＴ２０は、それぞれ転送モジュール３６Ｃおよび３６Ｄを通してＶバス２８に接続されている。またＩＩＴ１８およびＩＯＴ２０はそれぞれ、コンプレッサ（圧縮部）６２およびデコンプレッサ（圧縮解除部）６４にも接続されている。コンプレッサ６２およびデコンプレッサ６４はゼロックス（ Xerox）適応圧縮装置を使用した１つのモジュールであることが好ましい。ゼロックス適応圧縮装置は、Xerox Corporation がその DocuTech （登録商標）印刷装置内で圧縮／圧縮解除のために使用しているものである。
【００３７】
イメージ処理部２２を含むスキャナ１８は注釈／マージモジュール６６に接続されている。イメージ処理部２２は、いろいろな所望の機能（例えば、イメージ強調、スレッショルディング／クリーニング、回転、解像度変換、ＴＲＣ調整）を実行するようにプログラムされた１個またはそれ以上の専用プロセッサを備えていることが好ましい。かかる機能の選択的作動は、システムコントローラ４４でプログラムされた一群のイメージ処理制御レジスタによって調整することができる。機能は「パイプライン」に沿って配置されていることが好ましい。パイプの一端にイメージデータが入力され、パイプの他端からイメージ処理されたイメージデータが出力される。
【００３８】
図２に示すように、ＶＣＭ１６の各種のバスマスターのアービトレーション（arbitration ) は、Ｖバスアービタ／バスゲートウェイ７１内に配置されたＶバスアービタ７０によって行われる。Ｖバスアービタ７０は、どのバスマスター（例えば、Ｆａｘモジュール、スキャナ、プリンタ、ＳＣＳＩハードディスク装置、ＥＰＣメモリ、またはネットワークサービス要素）がある決められた時間にＶバスにアクセスすることができるかを決定する。
【００３９】
図２の例に示すように、入力イメージデータは、イメージ入力端末（ＩＩＴ）１８からイメージ処理部２２へ入力することができる。１つの動作モードでは、入力イメージデータは、原稿を走査すなわちラスタ化し、各画素位置ごとにビットストリームの形状の２x ビットのグレイデータを発生させることによって入手される。次に、あるイメージの画素がｎビット（但し、ｎ＜２x ）のイメージ信号として表されるように、このグレイデータをスレッショールドする。１つの例ではｎ＝３となるように、また１８００×１ｓｐｉ（高アドレス指定能力）で結果の出力を得ることができるように、与えられた入力イメージ（グレイデータ）を６００×３ｓｐｉで処理している。しかしながら、たとえｎが３より小さい値であっても、記憶装置を最適化し、１８００×１ｓｐｉの高アドレス指定能力出力解像度が得られることを見出した。以下の説明で明らかにするように、この技術はさまざまな入力および出力に対して適用することができ、開示する実施例の基礎をなす概念に影響を与えずに広範な入力ソースからイメージデータを入手することが可能になる。
【００４０】
イメージデータは、ｎビットをｎ−ｍビットで表すようにエンコードされる。ここに、各ｍビット信号は位置情報（例えば、画素露光時間中のサブピクセル位置）を表し、一方ｎビット信号は強度情報（グレイレベル）を表している。すなわち３ビットの「グレイ」イメージデータ（例えば、６００×３）は、出力では２ビット（例えば、４レベルの１つ、６００×２）となるようにエンコードされる。これにより、各６００×２画素で、１８００×１データをシミュレートするようにデコードできることになる。各３サブピクセルを１８００×１ｓｐｉで表すには通常は３ビットが必要であるが、好ましいエンコード技術では一群３個の１８００×１ｓｐｉ画素（より適切に言えばサブピクセル）を表すのに「強度」と名付ける２ビットだけでよい。このシステムの利点は、２ビット／画素のイメージデータを処理するのに必要なＶＣＭ内のハードウェアおよび／または帯域幅が３ビット／画素のイメージデータの処理よりも少なくなることである。
【００４１】
高アドレス指定能力の出力装置ＩＯＴは、サブピクセルアドレス指定を用いて「グレイ」出力を発生させるのに使用できることが知られている。詳しく述べれば、２ビット／画素の出力イメージは画素アドレス指定方式を使用して発生させることができる。この場合各画素は一連の２個のサブピクセルとして出力され、画素ごとに考えた時には、サブピクセルの順序およびオンオフ状態が「グレイ」出力を発生させる。しかし、典型的には、「高アドレス指定能力」機能に「グレイ」出力を発生させるためには、より多くのイメージデータを必要とする。本発明は、部分的に、グレイ入力データを発生させるのに必要なデータの量を減少させるように、エンコードされたグレイデータ（例えば、６００×２）の処理を目指している。
【００４２】
例を挙げれば、００／ｂの強度をもつ６００×２ｓｐｉ画素は１８００×１出力での３つの白画素に等価であり、０１／ｂの強度をもつ６００×２ｓｐｉ画素は１８００×１出力での１つの黒画素と２つの白画素に等価、等である。それでも、３ビットイメージ信号（６００×３）によって表されるグレイ画素を丁度２ビットで完全に表すことはできないから、このようなエンコード方式によってはあるイメージ関連情報が失われてしまう。すなわち、２ビットだけを使用するのでは黒画素が左位置調整されているのか、右位置調整されているのか、または中央位置調整されているのかを指示しない。しかし、この失われた情報は再構築ステップすなわちプロセスを介して供給することができる。
【００４３】
再び図２を参照する。エンコードされたビットストリームはコンプレッサ６２によって圧縮され、ＥＰＣメモリ２４内に格納される。圧縮されたデータは、それがディスク３４へコピーされるか、または適切な出力装置（例えば、プリンタ（ＩＯＴ）２０）へ出力されるまで、ＥＰＣメモリ２４内に保持される。格納したデータを出力する時間になるとデコンプレッサ６４によって圧縮解除が行われる。以上の説明から明らかなように、イメージ処理部、コンプレッサ、ＥＰＣメモリと、デコンプレッサとの間のデータの上述した移動は、転送モジュール３６によって容易にされている。
【００４４】
イメージデータが出力されるのを見越して、二重機能回路８０（図４に簡易化された形状で示されている）を用いて対応するビットストリームが解析される。回路８０は、ＡＳＩＣ（付加的な機能を含むことができる）として実現することが好ましい。代わりに、説明中のイメージ処理動作はプログラム可能なコンピュータ、データプロセッサまたはイメージ処理装置上で遂行することができる。ある例における二重機能回路８０は、図１のＶＣＭ１６内のＡＳＩＣ内に配置されているが、図２のデコンプレッサ６４とＩＯＴとの間のどのような位置にインラインで配置しても差し支えない。二重機能回路８０は１対の機能ブロック、すなわちテンプレートマッチング回路またはブロック８４、およびルックアップテーブル（ＬＵＴ）８６からなる。機能的には、回路８０はイメージバッファ８２（前述したメモリ装置の何れかであってよい）からラスタ化されたイメージ信号を６００×２フォーマットで受け、これらのイメージ信号を処理してパルス幅・位置変調されたラスタ出力スキャナ（ＲＯＳ）８８を駆動するのに適した信号を発生させる。ブロック８４および８６で示してある二重機能回路８０の動作には、増補コンパクトドット成長（ＡＣＤＧ）および外観調整（ＡＴ）を用いた解像度再構築が含まれる。
【００４５】
図４と共に図５をも参照する。外観調整（ＡＴ）モード、または増補コンパクトドット成長（ＡＣＤＧ）モードの何れにおいても、テンプレートマッチングブロック８４の目的は、目標画素（Ｐ3 ）と、それに隣接する画素（Ｐ1 、Ｐ2 、Ｐ4 またはＰ5 ）との間の縁、すなわち輝度の移り目を検出することである。詳しく述べれば、濃度調整（外観調整）、より正確に言えば画素露光パルスの再位置付けによるイメージの再構築を達成するために、目標画素の露光位置を隣接画素に対して調整することができる。例えば、単一の黒画素が大きい黒の領域から離間しないようにするために、黒画素と白画素との間に位置しているグレイ中心画素（０１／ｂまたは１０／ｂ）の露光位置は、黒画素に向かって移動させられることになろう。つまり、コンパクトドット成長動作はサブピクセル露光パルスを、グレイスケール（６００×３）入力イメージ内でその位置を最も正確に反映する位置に配置しようと努め、一方外観調整動作は得られるプリントアウトの濃度（明るさ／暗さ）を変更するために、露光パルスの幅および位置を選択的に調整するのである。システムのこの二重機能は相互に排他的である。すなわち、これは第２のモード（画素位置だけが調整される）で動作していない時間中に、画素を再位置付けし且つ露光パルス幅を変更することによって出力イメージ濃度を調整する第１のモードで動作するように、回路８０は「プログラム」できることを意味している。代わりに、ユーザおよび／またはシステム入力に応答して、どの時点においてもシステムが動作する１つのモード、または複数のモードを選択することもできる。
【００４６】
二重機能回路をどのモードで動作させるのかは、図４のＬＵＴ８６内へダウンロードされるデータを介してＩＯＴ内のシステムコントローラ（図示せず）によって制御される。一般にシステムは公称濃度設定で動作し、回路８０はＡＣＤＧ動作を遂行するように動作する。しかし、ユーザが濃度レベルを変更するように指定すると、入力イメージ信号の外観を調整できるように異なるデータがＬＵＴ８６内へダウンロードされる。ダウンロードされたデータに依存して、外観調整動作には関係なく、または該動作に関係付けられたＡＣＤＧ（画素再位置付け）動作が遂行される。ダウンロードされるデータ（ＬＵＴ値）は特定の解像度および所望の処理モードについて予め定めておくことが好ましいが、このデータは単にメモリ（ＰＲＯＭ）内に格納されているだけである。本発明はプリントを出力する前に、または出力中に、ダウンロードすべきデータを実時間で決定するような処理動作を付加することもできる。以上に二重機能回路８０の機能的な面の概要を述べたが、以下にテンプレートマッチングブロック８４およびＬＵＴ８６を詳しく説明する。
【００４７】
既に述べたように、ＵＬＴ８６のためのデータ値はダウンロードさせることができる。ある例では、これらの値は、発生させる出力の濃度をユーザが指定することに応答して選択的にダウンロードさせる。別の例では、これらの値は、印刷されるビットマップイメージデータの伝送の一部として、またはこのデータに加えて伝送することによって印刷装置へ供給される。特に図示はしてないが、プリンタユーザインタフェースおよび／またはコンピュータワークステーション窓を使用することによって、ユーザが出力の所望の特性を選択できることは公知である。図４に示すように、指定された解像度および明るさ／暗さの設定に応答して選択が行われると、１４組あるＬＵＴ値の適切な１つがメモリ装置９０から検索され、ＬＵＴ８６内へダウンロードされる。ある例では、メモリ装置９０はプログラム可能な読み出し専用メモリ（ＰＲＯＭ）であり、ＬＵＴ８６はランダムアクセスメモリ（好ましくはスタティックＲＡＭ、すなわちＳＲＡＭ）である。従って、次の動作がそれらへロードされる値を変化させるまで、ダウンロード値は出力イメージの外観調整および／またはドット成長調整に使用される。
【００４８】
図４および６を参照する。ブロック８４のテンプレートマッチング動作は、同一の２つのチャネル（ＡおよびＢ）を有するデュアルチャネル処理アーキテクチャによって遂行させることが好ましい。テンプレートマッチングブロックへの入力は、目標画素及び複数の隣接画素（図１０の破線のコンテキスト( context ) 窓７８を参照）を表す２ビットイメージ信号（ｍｔｘ〔９：０〕）のストリームである。中心画素は、テンプレートマッチング動作が図１１〜１３に示すテンプレートの部分集合例に従って遂行される画素である。イメージセグメントを示す図１０を参照する。目標および隣接画素（Ｐ1 〜Ｐ5 ）は、複数のテンプレート２００、２０２、２０４および２０６（図１１〜１３も参照）と比較され、それらとのマッチングが検出される。マッチングが検出されると、そのテンプレートの対応コードがテンプレートマッチングブロック８４からＬＵＴ８６へ出力され、ＬＵＴ８６は以下に説明するように予めロードされているＰＷＰＭ出力信号を生成して供給する。
【００４９】
図６および図７を参照する。好ましい実施例では、テンプレートマッチング動作は、２つのチャネルのための２つの同一の第２レベル設計を使用して達成される。これら２つの第２レベル設計は、テンプレートマッチング（ＴＭ）ブロック１００および１０２で表されている。動作中、３×３マトリクスに配列されたイメージ信号（図１０のコンテキスト窓７８を参照）が、メモリ内に格納されているラスタ化された信号から選択される。２つの画素マトリクスが同時に形成される。すなわち、一方の画素マトリクスはチャネルＡ（好ましくは、ＲＯＳの上側ビームを駆動する）のための画素データからなり、他方の画素マトリクスはチャネルＢ（好ましくは、ＲＯＳの下側ビームを駆動する）のための画素データから成る。チャネルＡのためのイメージ信号マトリクスはバスｍｔｘａ〔９：０〕を通してＴＭブロック１００へ送られる。チャネルＢのためのイメージ信号マトリクスはバスｍｔｘｂ〔９：０〕を通してＴＭブロック１０２へ送られる。チャネルＡおよびＢに特定の信号はそれぞれｐｓｌｓａおよびｐｓｌｓｂである。信号ｐｓｌｓａおよびｐｓｌｓｂは高レベル時に有効な（すなわち、アクティブ・ハイ）のイメージエネーブル信号であり、関連するＴＭ回路１００および１０２に対しては、それぞれ低レベル時に有効な（すなわち、アクティブ・ロー）の同期リセットとして働く。別の、各ＴＭブロックへのアクティブローのリセット信号すなわちａｓｙｎｃｒｅｓｅｔは、非同期リセットであり、電源投入時に発生してハードウェアブロックを初期化する。ＴＭブロックへの最後の入力は画素クロック信号ｐｃである。
【００５０】
テンプレートマッチング設計階層は３レベルから成り、最低レベルを図７〜９に示してある。ＴＭブロック１００および１０２の同期および非同期リセットは、画素クロックと同様に、各低レベルブロックへ供給される。各ＴＭブロックは、画素クロックの立ち上がり縁においてデータをラッチする。同期リセットは、クロックの立ち上がり縁においても発生する。図２の画素ラッチ（ＰＩＸＬＡＴＣＨ）ブロック１１０は、３×３のコンテキスト窓の隣接画素（チャネルに依存して上側または下側）を定義する８ビットをラッチし、隣接する画素位置（Ｐ1 、Ｐ2 、Ｐ4 およびＰ5 ）に対応する４つのイメージ信号をパターン選択（ＰＡＴＳＥＬ）ブロック１１２へ渡してパターン選択を行わせる。４つの隣接画素に関するイメージ信号によって形成されるパターンは、１組１６の所定のテンプレートと比較されてマッチングが探索される。例えばもし、その組の第３テンプレートとマッチングしていれば、１６ビットパターン（ＰＴＲＮ）バス１１４の対応するビットが論理「１」にセットされる。２以上のテンプレートがマッチングすることもあり得るから、パターンバスの２以上のビットが一時に論理「高」になることもある。さらに、もしどちらかのリセットが有効であれば、パターンバスの１６ビットの全てが論理「０」にされる。
【００５１】
図１１に示す例では、目標画素（Ｐ3 ）が白（００／ｂ）である時には、本質的に、１６のテンプレートの中の１２のテンプレートが関係をもつ。すなわち、パターンバスの１２の対応するライン（ビット）だけが白画素（ＷＨＣＰ）ブロック１２０へ通じ、そこで優先順位選択が行われる。１２ビットの出力ベクトルを形成するパターンバスは、１つが論理「１」であることが見出されるまで優先順位の順番に調べられる。論理「１」が見出されると、出力白パターン（ｗｈＰＴＲＮ）バス１３０の対応するビットが論理「高」にセットされ、出力ベクトルの他のビットは論理「低」にリセットされる。例えば、もし調べられた第１のパターンラインが「１」であれば、白パターンバス１３０の第１ビット（ＬＳＢ）が「１」になり、残余の白パターンビットは「０」になる。図１１に示すように、目標画素の上または下の隣接位置に黒、グレイ−１またはグレイ−２画素が存在する場合、３つのテンプレート２００−４、２００−８および２００−１２が処理するように設計することが好ましい。これにより、上・下の場合を試験するのに必要な論理回路が最少になる。入力パターンベクトルは１２ビット幅であるが、出力白パターンベクトルは１３ビット幅である。その追加のビットは、デフォルト「非マッチング」状態（どのテンプレートもマッチングしないときに発生する状態）を表すのに必要とするものである。好ましい実施例では、パターンビットが全て「０」であって、どのテンプレートもマッチングしないことを表している場合には、白パターンバス上の第１３ビットだけが「１」になる。さらに、もしどちらかのリセットが有効であれば、白パターンベクトルの１３ビットの全てが論理「０」になる。
【００５２】
白画素ブロック１２０に類似しているのは、Ａグレイ目標画素（ＧＡＣＰ）ブロック１２２、Ｂグレイ目標画素（ＧＢＣＰ）ブロック１２４および黒目標画素（ＢＬＣＰ）ブロック１２６である。Ａグレイ目標画素ブロック１２２は、目標画素が２つの存在可能なグレイレベルの一方（グレイ−１＝０１／ｂ）である時に、６つの関心テンプレートの優先順位の選択を遂行する。Ａグレイ目標画素ブロック１２２は、６つの関心テンプレート・プラス・図１２に示すような非マッチング状態を表す信号を、７ビット幅のＡグレイパターン（ｇａＰＴＲＮ）バス１３２上に出力する。Ｂグレイ目標画素ブロック１２４は、目標画素が第２のグレイレベル（グレイ−２＝１０／ｂ）である時に、６つの関心テンプレート（図１２）の優先順位の選択を遂行する。Ａグレイ目標画素ブロック１２２と同様に、Ｂグレイ目標画素ブロック１２４は７ビット幅のＢグレイパターン（ｇｂＰＴＲＮ）バス上に出力する。最後に黒目標画素ブロック１２６は目標画素Ｐ3 が黒（１１／ｂ）である時に、１２の関心テンプレートの優先順位の選択を遂行する。白目標画素ブロック１２０と同様に黒目標画素ブロック１２６は、図１３のテンプレートを実現するのに使用される組合わせ論理、詳しく言えば図１１に関して説明した手法で２０６−４、２０６−８および２０６−１２の組合わせを表す信号を、１３ビット幅の黒パターン（ｂｌＰＴＲＮ）バス上に出力する。
【００５３】
再度、図１１〜１３を参照する。いろいろなブロック１２０、１２２、１２４および１２６の各々の中に実現されているテンプレートが、それぞれ、図１１、１２および１３に示されている。要するに、これらのテンプレートはイメージ内の識別すべき縁における移り目（すなわち縁部遷移）対縁における移り目（縁部遷移）の特性を表している。更に、どの特定群内のテンプレート（白（２００）、グレイ−１（２０２）、グレイ−２（２０４）または黒（２０６））も、それらのそれぞれの優先順位の順番に配列され、番号が付けられている。例えば、図１２に示すグレイ−１群では、テンプレート２０２−１（目標画素の高速走査方向の何れの側にも黒画素を有している）は、全てのテンプレートの中で最高の優先順位を有している。従って、そのテンプレートは最初にマッチングについて調べられることになる。何故ならば、２つの隣接する黒画素または２つの隣接する白画素間に位置するグレイ画素は「ぶらさがった」（ dangling ）画素であり、この画素は隣接する画素の間に中心が位置するように位置調整すべきだからである。
【００５４】
再び図７に戻って、１３ビットの白パターンベクトル（バス１３０からの）は、白目標画素ブロック１２０から白選択（ＷＨＳＥＬ）ブロック１４０へ転送され、そこで選択されたテンプレートとのマッチングが４ビットのｗｈコードにエンコードされてバスライン１５０上に出力される。リセットが活動であれば、出力ｗｈベクトルのビットは論理「低」にされる。Ａグレイ選択（ＧＡＳＥＬ）ブロック１４２、Ｂグレイ選択（ＧＢＳＥＬ）ブロック１４４および黒選択（ＢＬＳＥＬ）ブロック１４６は全て、それらの選択されたテンプレートマッチングに関して同じエンコード手順を遂行し、同じように４ビットコードを出力する。これら後者のブロックの出力はそれぞれ、ｇａ、ｇｂ、およびｂｌである。次に、ｗｈ、ｇａ、ｇｂ、およびｂｌコードは目標画素選択（ＣＰＳＥＬ）ブロック１６０に印加され、目標画素選択ブロック１６０はマルチプレクサ（ｍｕｘ）として動作する。目標画素の２ビット（図８および９にｃｐ ４ｌで示す）は目標画素選択ｍｕｘの選択ビットとして役立つ。図８に示すように、目標画素ビットは、目標画素選択ブロック１６０に印加される前に一連のラッチ１６２ａ、１６２ｂ、１６２ｃおよび１６２ｄを通過させられ、その目標ビットがｗｈ、ｇａ、ｇｂ、およびｂｌコードと同期してｍｕｘに到達するようにしてある。目標画素が、白、グレイ−１、グレイ−２または黒の何れであるかによって、４つのコードの何れを選択するのかが決定される。さらに、２つの目標画素ビット（ｃｐ ４ｌ）は選択された４ビットコードと連結され、ＬＵＴ８６（図４、テンプレートマッチングブロック８４にとっては外部である）内のアドレスを定義する６ビット出力を形成する。例えば、もし目標画素がグレイ−２（１０／ｂ）であり、ｇｂコードが、００１１／ｂであれば、目標画素選択ブロック１６０の出力は１０００１１／ｂになる。従って、ＬＵＴアドレス２３／ｈがアクセスされる。目標画素選択ブロック１６０の出力ベクトルは、それがＴＭブロック１００または１０２を実際に去ってＬＵＴ８６に書き込まれる前にラッチ（図示せず）を通過させることが好ましい。
【００５５】
再び図４を参照する。ＬＵＴ８６は複数の隣接したメモリ位置（例えば、考え得る各目標画素ごとに１６ずつ、合計６４位置）を有し、各メモリ位置がその中に８ビットディジタル値を格納するのに適しているＳＲＡＭからなることが好ましい。ＬＵＴ内に格納される二重機能回路の各チャネルごとの８ビット値は、印刷（露光）すべき画素の幅および位置を記述している。ＬＵＴからの８ビット出力は、印刷のために、ＲＯＳ８８に組合わされているパルス幅・位置変調（ＰＷＰＭ）装置（図示せず）へ送られる。ある例では、８ビットＬＵＴ出力の最下位の２ビットが、ある画素期間内の画素パルスの位置（左、右または中心に位置調整された）を定義する。残余の６ビットがパルス幅を定義するので、２6 の幅が使用可能である。より多くの、またはより少ないビットをＰＷＰＭ制御のために使用（ＬＵＴ８６内に格納してＲＯＳ８８に供給する）できることが理解されよう。
【００５６】
ＰＷＰＭ装置へ供給された８ビットＬＵＴ出力は、出力画素をより明るく、またはより暗くするパルスを発生するように処理される。ＬＵＴ８６は、ユーザ入力および／またはシステムコントローラ命令に応答して、格納している内容をＬＵＴへダウンロードできるプログラム可能な装置であることが好ましい。詳しく説明すれば、データは、印刷された出力に望まれる外観調整レベルの選択に応答してダウンロードされる。ＰＷＰＭのための位置／幅データを表す値から成る異なるダウンロード可能なテーブルが、各イメージ処理モード（公称濃度イメージのための増補コンパクトドット成長（ＡＣＤＧ）、および明るさ／暗さ能力と共に増補コンパクトドット成長を組み入れた外観調整（ＡＴ））ごとに予め定められている。従って、少なくともＡＣＤＧモード、およびＡＴモードのための７つの明るさ／暗さレベルの１つに対して独自のデータテーブルが存在することが好ましい。さらに、これらのテーブルは、印刷装置の印刷時のさまざまな設計解像度（例えば、１２００ｓｐｉおよび１８００ｓｐｉ解像度再構築）のために使用可能である。
【００５７】
ＬＵＴ８６の動作の例として、図５に示すイメージセグメント内に示されているイメージ情報を考えよう。図示のイメージは、白目標画素（Ｐ3 ）を白画素が取り囲んでいるが、左側の画素（Ｐ2 ）だけはグレイ−２（１０／ｂ）である。１８００ｓｐｉにおいては、グレイ−２画素は６６．７％画素であり、７０％まで膨らませると完全に黒画素になり、白目標画素（中央）は３６．７％までふくらむであろう。本発明に従って処理すると目標画素は左位置調整され、今は完全に黒にされた左側の画素の延長のように見えるようになる。このような画素は、０１０１１１０１／ｂ（２３／６４（３６．７％）の幅と、左位置調整済）の出力をもたらす。すなわち、パルスの位置は以下のように決定される。
【００５８】
0003845476.tif 000002
【００５９】
要約すれば、本発明は、印刷装置上で描かれるビットマップイメージの外観の調整および／またはドット成長の制御のための二重機能装置である。本発明は、変更に適するビットマップイメージを有する画素を認識し、所望出力を得るためにダウンロード可能な出力値に応答して識別された画素を調整するように動作する。
【図面の簡単な説明】
【図１】多機能ネットワーク適応印刷装置のブロック線図。
【図２】図１の印刷装置のビデオ制御モジュールのブロック線図。
【図３】図２の印刷装置と共に使用される転送モジュールのブロック線図。
【図４】本発明に使用されるプログラム可能な二重機能回路の概要ブロック線図。
【図５】本発明によるコンテキスト窓を表す二次元アレイ内の複数のイメージデータを示す図。
【図６】図４の応用特定集積回路（ＡＳＩＣ）のテンプレートマッチング回路のブロック線図。
【図７】図６のテンプレートマッチング回路の単一のチャネルに含まれる論理回路の詳細な部分ブロック線図。
【図８】図７の下側に並べられるべき論理回路の一部の詳細な部分ブロック線図。
【図９】図７の右側に並べられるべき論理回路の一部の詳細な部分ブロック線図。
【図１０】グレイイメージ例の一部を示す図。
【図１１】図７−９の論理回路によって実現されるテンプレート群を示す図。
【図１２】図７−９の論理回路によって実現されるテンプレート群を示す図。
【図１３】図７−９の論理回路によって実現されるテンプレート群を示す図。
【符号の説明】
１０  多機能ネットワーク適応印刷システム
１２  印刷装置
１４  ネットワークサービスモジュール
１６  ビデオ制御モジュール
１８  スキャナ
２０  プリンタ
２２  イメージ処理部
２４  ＥＰＣメモリ
２８  ビデオバス
３０  ＥＰＣメモリ部
３２  マスメモリ部
３４  ディスク装置
３６  転送モジュール
３８  パケットバッファ
４０  Ｖバスインタフェース
４２  直接メモリアクセス（ＤＭＡ）装置
４４  システムコントローラ
４８  Ｆａｘモジュール
５０  拡張スロット
５１  ファクシミリ装置（Ｆａｘ）
５２  ゼロックス適応圧縮／圧縮解除セクション
５４  スケーラセクション
５６  ＣＣＩＴＴフォーマット変換セクション
５８  モデム
６２  コンプレッサ
６４  デコンプレッサ
６６  注釈／マージモジュール
７０  Ｖバスアービタ
７１  Ｖバスアービタ／バスゲートウェイ
７８  窓
８０  二重機能回路
８２  イメージバッファ
８４  テンプレートマッチング回路
８６  ルックアップテーブル
８８  ラスタ出力スキャナ
９０  メモリ装置
１００、１０２  テンプレートマッチング回路
１１０  画素ラッチ（ＰＩＸＬＡＴＣＨ）ブロック
１１２  パターン選択（ＰＡＴＳＥＬ）ブロック
１１４  パターン（ＰＴＲＮ）バス
１２０  白目標画素（ＷＨＣＰ）ブロック
１２２  Ａグレイ目標画素（ＧＡＣＰ）ブロック
１２４  Ｂグレイ目標画素（ＧＢＣＰ）ブロック
１２６  黒目標画素（ＢＬＣＰ）ブロック
１３０  白パターン（ｗｈＰＴＲＮ）バス
１３２  Ａグレイパターン（ｇａＰＴＲＮ）バス
１３４  Ｂグレイパターン（ｇｂＰＴＲＮ）バス
１３６  黒パターン（ｂｌＰＴＲＮ）バス
１４０  白選択（ＷＨＳＥＬ）ブロック
１４２  Ａグレイ選択（ＧＡＳＥＬ）ブロック
１４４  Ｂグレイ選択（ＧＢＳＥＬ）ブロック
１４６  黒選択（ＢＬＳＥＬ）ブロック
１６０  目標画素選択（ＣＰＳＥＬ）ブロック
【図１】
0003845476.tif 000003
【図２】
0003845476.tif 000004
【図３】
0003845476.tif 000005
【図４】
0003845476.tif 000006
【図５】
0003845476.tif 000007
【図６】
0003845476.tif 000008
【図７】
0003845476.tif 000009
【図８】
0003845476.tif 000010
【図９】
0003845476.tif 000011
【図１０】
0003845476.tif 000012
【図１１】
0003845476.tif 000013
【図１２】
0003845476.tif 000014
【図１３】
0003845476.tif 000015