(57)【要約】    絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられ、複数のバンプが接続する複数の電源パッド及び複数のグランドパッドと、を含む基板と、前記基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備え、前記複数の電源パッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１電源パッドと前記１又は複数の第１電源パッドよりも前記ビアが接する合計面積が小さい１又は複数の第２電源パッドとを含む、及び、前記複数のグランドパッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１グランドパッドと前記１又は複数の第１グランドパッドよりも前記ビアが接する合計面積が小さい１又は複数の第２グランドパッドとを含む、ことの少なくとも一方を満たす、電子装置。
2020059041.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられ、複数のバンプが接続する複数の電源パッド及び複数のグランドパッドと、を含む基板と、
前記基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備え、
前記複数の電源パッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１電源パッドと前記１又は複数の第１電源パッドよりも前記ビアが接する合計面積が小さい１又は複数の第２電源パッドとを含む、及び、前記複数のグランドパッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１グランドパッドと前記１又は複数の第１グランドパッドよりも前記ビアが接する合計面積が小さい１又は複数の第２グランドパッドとを含む、ことの少なくとも一方を満たす、電子装置。
【請求項２】
前記１又は複数の第２電源パッド及び前記１又は複数の第２グランドパッドの少なくとも一方は、前記ビアに接していない、請求項１記載の電子装置。
【請求項３】
前記１又は複数の第２電源パッド及び前記１又は複数の第２グランドパッドの少なくとも一方は、前記コンデンサ領域の外形の辺の中央部に配置され、前記辺の端部には配置されていない、請求項１または２記載の電子装置。
【請求項４】
前記１又は複数の第２電源パッド及び前記１又は複数の第２グランドパッドの少なくとも一方は、前記コンデンサ領域の外形の辺の一端から他端にかけて配置されている、請求項１または２記載の電子装置。
【請求項５】
前記１又は複数の第２電源パッド及び前記１又は複数の第２グランドパッドの少なくとも一方は、前記コンデンサ領域を囲んで配置されている、請求項１または２記載の電子装置。
【請求項６】
前記基板は、前記複数の電源パッド及び前記複数のグランドパッドで囲まれた前記コンデンサ領域に前記１又は複数の第２電源パッド又は前記１又は複数の第２グランドパッドに電気的に接続された前記配線層を有し、
前記コンデンサ領域に設けられた前記配線層は、前記列に隣接する領域のうちの少なくとも一部の領域で前記ビアに接していない、請求項１から５のいずれか一項記載の電子装置。
【請求項７】
前記少なくとも一部の領域は、前記列に沿った方向の長さが前記複数の電源パッドのうちの１つの電源パッド及び前記複数のグランドパッドのうちの１つのグランドパッドの前記列に沿った方向の長さよりも長い、請求項６記載の電子装置。
【請求項８】
前記少なくとも一部の領域は、前記列に沿った方向に交差する方向の幅が０ｍｍより大きく且つ３．０ｍｍ以下である、請求項６または７記載の電子装置。
【請求項９】
前記少なくとも一部の領域は、前記コンデンサ領域の外形の辺の中央部を含んで位置している、請求項６から８のいずれか一項記載の電子装置。
【請求項１０】
第１基板と、
絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられた複数の電源パッド及び複数のグランドパッドと、を含み、複数のバンプが前記複数の電源パッド及び前記複数のグランドパッドに接続して前記第１基板に実装された第２基板と、
前記第２基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備え、
前記複数の電源パッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１電源パッドと前記１又は複数の第１電源パッドよりも前記ビアが接する合計面積が小さい１又は複数の第２電源パッドとを含む、及び、前記複数のグランドパッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１グランドパッドと前記１又は複数の第１グランドパッドよりも前記ビアが接する合計面積が小さい１又は複数の第２グランドパッドとを含む、ことの少なくとも一方を満たす、電子機器。
【請求項１１】
絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられ、複数のバンプが接続する複数の電源パッド及び複数のグランドパッドと、を含む基板と、前記基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備える電子装置の設計支援方法において、
コンピュータを用いて、
前記複数のバンプを流れる電流の大きさを求め、
前記複数のバンプのうち前記電流の大きさが所定値を超えるバンプがある場合、前記複数の電源パッド及び前記複数のグランドパッドのうちの前記所定値を超えるバンプが接続する電源パッド及びグランドパッドの少なくとも一方で前記ビアが接する合計面積を小さくすることにより、前記複数のバンプを流れる前記電流の大きさが前記所定値以内になるよう前記基板の設計情報を修正する、電子装置の設計支援方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、電子機器、及び電子装置の設計支援方法に関する。
【背景技術】
【０００２】
基板間を半田ボールなどのバンプで接続する方法が知られている。半田ボール内にエレクトロマイグレーションによるボイドの形成が抑制されるよう、パッドの周縁領域よりも中央領域でビアの面密度を高くして半田ボール内の電流密度の均一性を向上させる方法が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２５１７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品が実装される第１基板が複数のバンプによって第２基板に実装される場合、複数のバンプのうちの一部のバンプに電流が集中して流れることがある。この場合、電流が集中するバンプでは、許容電流を超えた電流が流れることがあり、断線などの損傷が生じることがある。【０００５】
１つの側面では、一部のバンプへの電流集中を緩和することを目的とする。
【課題を解決するための手段】
【０００６】
一つの態様では、絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられ、複数のバンプが接続する複数の電源パッド及び複数のグランドパッドと、を含む基板と、前記基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備え、前記複数の電源パッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１電源パッドと前記１又は複数の第１電源パッドよりも前記ビアが接する合計面積が小さい１又は複数の第２電源パッドとを含む、及び、前記複数のグランドパッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１グランドパッドと前記１又は複数の第１グランドパッドよりも前記ビアが接する合計面積が小さい１又は複数の第２グランドパッドとを含む、ことの少なくとも一方を満たす、電子装置である。【０００７】
一つの態様では、第１基板と、絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられた複数の電源パッド及び複数のグランドパッドと、を含み、複数のバンプが前記複数の電源パッド及び前記複数のグランドパッドに接続して前記第１基板に実装された第２基板と、前記第２基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備え、前記複数の電源パッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１電源パッドと前記１又は複数の第１電源パッドよりも前記ビアが接する合計面積が小さい１又は複数の第２電源パッドとを含む、及び、前記複数のグランドパッドは、前記コンデンサ領域に隣接して前記コンデンサ領域の外形の辺に沿って並んだ列に、前記ビアが接する１又は複数の第１グランドパッドと前記１又は複数の第１グランドパッドよりも前記ビアが接する合計面積が小さい１又は複数の第２グランドパッドとを含む、ことの少なくとも一方を満たす、電子機器である。【０００８】
一つの態様では、絶縁膜と、前記絶縁膜に設けられた配線層及びビアと、コンデンサが設けられるコンデンサ領域を囲んで前記絶縁膜に設けられ、複数のバンプが接続する複数の電源パッド及び複数のグランドパッドと、を含む基板と、前記基板に実装され、前記配線層及び前記ビアを介して前記複数の電源パッド及び前記複数のグランドパッドに電気的に接続された電子部品と、を備える電子装置の設計支援方法において、コンピュータを用いて、前記複数のバンプを流れる電流の大きさを求め、前記複数のバンプのうち前記電流の大きさが所定値を超えるバンプがある場合、前記複数の電源パッド及び前記複数のグランドパッドのうちの前記所定値を超えるバンプが接続する電源パッド及びグランドパッドの少なくとも一方で前記ビアが接する合計面積を小さくすることにより、前記複数のバンプを流れる前記電流の大きさが前記所定値以内になるよう前記基板の設計情報を修正する、電子装置の設計支援方法である。
【発明の効果】
【０００９】
一つの側面では、一部のバンプへの電流集中を緩和することができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は、比較例１に係る電子機器の断面図、図１（ｂ）は、図１（ａ）のＩ−Ｉ間の断面図である。
【図２】図２は、実施例１に係る電子機器の断面図である。
【図３】図３は、実施例１におけるパッケージ基板の平面図である。
【図４】図４（ａ）は、図３の領域Ａの拡大図、図４（ｂ）は、図４（ａ）のレジスト膜を透視した図である。
【図５】図５は、比較例２に係る電子機器のシミュレーション結果を示す図である。
【図６】図６は、実施例１に係る電子機器のシミュレーション結果を示す図である。
【図７】図７は、実施例２におけるパッケージ基板の平面図である。
【図８】図８は、実施例２に係る電子機器のシミュレーション結果を示す図である。
【図９】図９は、実施例３におけるパケージ基板の平面図である。
【図１０】図１０は、実施例４に係る電子機器の断面図である。
【図１１】図１１は、実施例４におけるパッケージ基板の平面図である。
【図１２】図１２は、実施例４に係る電子機器のシミュレーション結果を示す図である。
【図１３】図１３は、ビアが接していない領域の幅とバンプを流れる最大電流値との関係を示すシミュレーション結果である。
【図１４】図１４は、設計支援装置を示すブロック図である。
【図１５】図１５は、基板設計支援装置をコンピュータで実現する場合のブロック図である。
【図１６】図１６は、パッケージ基板の設計支援方法の一例を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１２】
まず初めに、比較例１に係る電子機器について説明する。図１（ａ）は、比較例１に係る電子機器の断面図、図１（ｂ）は、図１（ａ）のＩ−Ｉ間の断面図である。図１（ａ）のように、比較例１の電子機器１０００は、プリント基板１０、パッケージ基板３０、及び電子部品５０を備える。パッケージ基板３０は、複数のバンプ７０によってプリント基板１０に実装されている。電子部品５０は、パッケージ基板３０に複数のバンプ７２によって実装されている。プリント基板１０には電源２０が設けられている。電子部品５０は、プリント基板１０の絶縁膜１２に設けられた配線層１４、ビア１６、及びパッド１８並びにパッケージ基板３０の絶縁膜３２に設けられた配線層３４及びビア３６を介して電源２０に電気的に接続されている。図１（ｂ）のように、格子状に配置された複数のバンプ７０それぞれの直上にはビア３６が設けられている。【００１３】
比較例１では、図１（ａ）において、電源２０から供給される電流は内側のバンプ７０ａに集中して流れ易く、図１（ｂ）において、内側の列で中央部に位置するバンプ７０ａ１及び７０ａ２に集中して流れ易い。これは以下の理由によるものと考えられる。すなわち、バンプ７０ａに接続するビア１６ａは、電源２０から供給される電流が配線層１４を流れる方向において下流側で配線層１４に接続するビアである。このため、配線層１４のビア１６ａが接続する箇所よりも下流側には電流が流れに難く、その結果、ビア１６ａに電流が集中して流れるようになるためと考えられる。また、内側の列で中央部に位置するバンプ７０ａ１及び７０ａ２は、他のバンプ７０に比べて、電源２０と電子部品５０との間の配線距離が短くなり易く、抵抗が小さくなり易い。このため、内側の列で中央部に位置するバンプ７０ａ１及び７０ａ２に電流が集中し易くなるためと考えられる。また、電源２０からの電流の供給量が増大すると、バンプ７０ａ１及び７０ａ２の隣に位置するバンプ７０ａ３及び７０ａ４にも電流が多く流れるようになると考えられる。【００１４】
バンプ７０ａに電流が集中して流れると、バンプ７０ａに許容電流を超えた電流が流れて断線などの損傷が生じることがある。例えば、バンプ７０ａの電流密度が高くなることでエレクトロマイグレーションによる断線が生じることがある。そこで、複数のバンプ７０のうちの一部のバンプに電流が集中することを抑制可能な実施例について以下に説明する。【００１５】
図２は、実施例１に係る電子機器の断面図である。なお、図２では、図の明瞭化のために実施例１の電子機器の一部を図示している。図２のように、実施例１の電子機器１００は、プリント基板１０と、パッケージ基板３０と、電子部品５０と、を備える。【００１６】
プリント基板１０は、絶縁膜１２、絶縁膜１２の厚さ方向に交差する方向に延びた配線層１４、絶縁膜１２の厚さ方向に延びたビア１６、及び絶縁膜１２の上下面に設けられたパッド１８を備える。絶縁膜１２の上面には電源２０が実装されている。電源２０は、ＤＣ−ＤＣコンバータなどの電力を供給する電力供給部である。パッド１８は、グランドに接続するグランドパッド１８ａと電源２０の電力供給側に接続する電源パッド１８ｂを含む。配線層１４は、グランドパッド１８ａに接続するグランド配線層１４ａと電源パッド１８ｂに接続する電源配線層１４ｂを含む。ビア１６は、グランドパッド１８ａ及びグランド配線層１４ａに接続するグランドビア１６ａと電源パッド１８ｂ及び電源配線層１４ｂに接続する電源ビア１６ｂを含む。絶縁膜１２は、例えばエポキシ樹脂などの樹脂材料を主成分とする有機材料或いは酸化アルミニウムなどのセラミック材料で形成されている。配線層１４、ビア１６、及びパッド１８は、例えば銅又は金などの金属で形成されている。【００１７】
プリント基板１０の上下面には、パッド１８が設けられた領域に開口を有するレジスト膜７４が設けられている。レジスト膜７４は、例えばソルダーレジスト膜である。【００１８】
パッケージ基板３０は、半田ボールなどの複数のバンプ７０によってプリント基板１０に実装されている。パッケージ基板３０は、絶縁膜３２、絶縁膜３２の厚さ方向に交差する方向に延びた配線層３４、絶縁膜３２の厚さ方向に延びたビア３６、及び絶縁膜３２の上下面に設けられたパッド３８を備える。パッド３８は、グランドに接続するグランドパッド３８ａと電源２０の電力供給側に接続する電源パッド３８ｂを含む。パッケージ基板３０は、グランドパッド３８ａがバンプ７０によってグランドパッド１８ａに接合し、電源パッド３８ｂがバンプ７０によって電源パッド１８ｂに接合することで、プリント基板１０に実装されている。【００１９】
配線層３４は、グランドパッド３８ａに接続するグランド配線層と電源パッド３８ｂに接続する電源配線層を含む。ビア３６は、グランドパッド３８ａ及びグランド配線層に接続するグランドビアと電源パッド３８ｂ及び電源配線層に接続する電源ビアを含む。絶縁膜３２は、例えばエポキシ樹脂などの樹脂材料を主成分とする有機材料或いは酸化アルミニウムなどのセラミック材料で形成されている。配線層３４、ビア３６、及びパッド３８は、例えば銅又は金などの金属で形成されている。【００２０】
パッケージ基板３０にはコンデンサ４０が実装されている。コンデンサ４０は、例えばチップ部品であり、絶縁膜３２の下面に設けられたグランド配線層３４ａに実装されている。コンデンサ４０は、１つだけ設けられていてもよいし、２つ以上の複数設けられていてもよい。【００２１】
パッケージ基板３０の下面には、パッド３８を露出させる開口を有するレジスト膜７６が設けられている。レジスト膜７６は、コンデンサ４０が実装される領域にグランド配線層３４ａを露出させる開口も有する。レジスト膜７６は、例えばソルダーレジスト膜である。バンプ７０は、レジスト膜７６の開口で露出したパッド３８に接合している。【００２２】
電子部品５０は、パッケージ基板３０の上面に複数のバンプ７２によって実装されている。電子部品５０は、例えばＬＳＩ（Large Scale Integration）などの半導体部品であるが、その他の部品でもよい。電子部品５０は、配線層３４及びビア３６を介してパッド３８に電気的に接続されている。つまり、電子部品５０は、プリント基板１０に実装された電源２０に電気的に接続し、電源２０から供給される電力によって動作する。コンデンサ４０は、電子部品５０に一定電圧の電力が安定して供給されるために設けられている。【００２３】
図３は、実施例１におけるパッケージ基板の平面図である。図４（ａ）は、図３の領域Ａの拡大図、図４（ｂ）は、図４（ａ）のレジスト膜を透視した図である。なお、図３は、パッケージ基板３０のバンプ７０が接続する下面側の平面図である。また、図３では、電子部品５０をパッケージ基板３０に投影した領域５２の外形を破線で図示し、電源２０から供給される電流の流れを白抜き矢印で示している。図３のように、グランドパッド３８ａ及び電源パッド３８ｂはそれぞれ、コンデンサ４０が搭載されるコンデンサ領域４２を囲んで複数設けられている。複数のグランドパッド３８ａと複数の電源パッド３８ｂは、縦横に交互に並んで、格子状に配置されている。複数のグランドパッド３８ａは互いに同じ大きさである。複数の電源パッド３８ｂは互いに同じ大きさである。グランドパッド３８ａと電源パッド３８ｂは、同じ大きさであってもよいし、異なる大きさであってもよい。なお、同じ大きさとは、完全に同じ大きさの場合に限られず、製造誤差程度に異なる場合も含むものである。【００２４】
図４（ａ）及び図４（ｂ）のように、グランドパッド３８ａは、パッケージ基板３０の下面に設けられたベタ膜であるグランド配線層３４ａのうちのレジスト膜７６の開口で露出した部分となる。電源パッド３８ｂは、グランド配線層３４ａに設けられた開口内に位置し、グランド配線層３４ａとの間に隙間４４が設けられている。これにより、グランドパッド３８ａと電源パッド３８ｂは電気的に非接続となっている。バンプ７０はレジスト膜７６の開口で露出したグランドパッド３８ａ及び電源パッド３８ｂに接合することから、グランドパッド３８ａ及び電源パッド３８ｂはバンプ７０が接合する領域における金属膜であると言え、また、レジスト膜７６の開口から露出する領域の金属膜であると言える。【００２５】
グランドパッド３８ａは、ビア３６が接するグランドパッド３８ａ１と、ビア３６が接していないグランドパッド３８ａ２と、を含む。図３では、グランドパッド３８ａ１を白塗りで図示し、グランドパッド３８ａ２を黒塗りで図示している。図３のように、複数のパッド３８によって形成される複数の列のうちのコンデンサ領域４２に隣接する列４６には、ビア３６が接する１又は複数のグランドパッド３８ａ１とビア３６が接していない１又は複数のグランドパッド３８ａ２とが含まれる。グランドパッド３８ａ２は、コンデンサ領域４２の外形の辺の中央部に配置されている。グランドパッド３８ａ２は、コンデンサ領域４２の外形の辺の端部には配置されていない。【００２６】
ここで、実施例１の電子機器１００及び比較例２の電子機器に対して行ったシミュレーションについて説明する。比較例２の電子機器は、グランドパッド３８ａは全てビア３６に接するグランドパッド３８ａ１で構成されている点が実施例１の電子機器１００と異なる。その他については、実施例１の電子機器１００と同じ構成をしている。シミュレーションは以下の条件で行った。プリント基板１０は、ＦＲ４基板からなり、配線層１４が１２層積層されているとした。配線層１４、ビア１６、及びパッド１８は銅で形成されているとした。パッケージ基板３０は、エポキシ樹脂を主成分とした有機材料で形成され、配線層３４が１２層積層されているとした。配線層３４、ビア３６、及びパッド３８は銅で形成されているとした。バンプ７０は、半田ボールからなり、ピッチ間隔が１ｍｍであるとした。この構造に対して、電子部品５０の消費電流が２００Ａである場合に、グランドパッド１８ａ及び３８ａに接合するバンプ７０を流れる電流値を計算した。【００２７】
図５は、比較例２に係る電子機器のシミュレーション結果を示す図である。図６は、実施例１に係る電子機器のシミュレーション結果を示す図である。図５及び図６において、バンプ７０を流れる電流値（単位：Ａ）をグランドパッド３８ａ内に記載している。図５のように、比較例２の電子機器では、コンデンサ領域４２に隣接し且つコンデンサ領域４２の外形の辺の中央部に位置する領域５４内のグランドパッド３８ａに接合するバンプ７０に電流が集中して流れる結果となった。最大電流値は１．９０Ａであった。図６のように、実施例１の電子機器１００では、領域５４内のグランドパッド３８ａに接合するバンプ７０を流れる電流が、比較例２の電子機器に比べて小さくなった。代わりに、領域５４内のグランドパッド３８ａに同じ列４６内で隣接するグランドパッド３８ａに接合するバンプ７０を流れる電流が、比較例２の電子機器に比べて大きくなった。最大電流値は１．７２Ａであった。【００２８】
このように、実施例１の電子機器１００は、比較例２の電子機器と比べて、領域５４内のグランドパッド３８ａに接合するバンプ７０を流れる電流値が小さくなった。これは以下の理由によるものと考えられる。すなわち、実施例１では、領域５４内のグランドパッド３８ａは、ビア３６に接していないグランドパッド３８ａ２である。このため、グランドパッド３８ａ２に接合するバンプ７０は電流が流れ難くなり、グランドパッド３８ａ２の周りのグランドパッド３８ａ１に接合するバンプ７０に電流が分散して流れるようになったと考えられる。これにより、グランドパッド３８ａ２に接合するバンプ７０を流れる電流値が低下したと考えられる。【００２９】
実施例１によれば、図３から図４（ｂ）のように、複数のグランドパッド３８ａは、コンデンサ領域４２に隣接してコンデンサ領域４２の辺に沿って並んだ列４６に、ビア３６に接するグランドパッド３８ａ１とビア３６に接していないグランドパッド３８ａ２とを含む。これにより、図５及び図６のように、複数のバンプ７０のうちの一部のバンプ７０に電流が集中することを緩和できる。よって、バンプ７０の信頼性を向上させることができる。なお、実施例１では、グランドパッド３８ａ２にはビア３６が接していない場合を例に示したが、グランドパッド３８ａ２にグランドパッド３８ａ１よりも小さな面積でビア３６が接している場合でもよい。すなわち、複数のグランドパッド３８ａは、列４６に、ビア３６が接するグランドパッド３８ａ１とグランドパッド３８ａ１よりもビア３６が接する合計面積が小さいグランドパッド３８ａ２とを含む場合でもよい。この場合でも、グランドパッド３８ａ２に接合するバンプ７０には電流が流れ難くなるため、電流集中を緩和することができる。【００３０】
比較例２の図５のように、コンデンサ領域４２の外形の辺の中央部に位置するバンプ７０は大きな電流が流れ易い。したがって、図３のように、グランドパッド３８ａ２はコンデンサ領域４２の外形の辺の中央部に配置され、端部には配置されていないようにしてもよい。これにより、一部のバンプ７０への電流集中を緩和できるとともに、ビア３６が接していないグランドパッド３８ａ２の個数を少なく抑えることで、電子部品５０に対する一定電圧の電力供給の安定性を向上させることができる。【００３１】
図３のように、グランドパッド３８ａ２は、コンデンサ領域４２の外形の各辺のうちの電源２０から供給される電流の上流側に位置する辺に位置して設けられることが好ましい。これにより、電源２０と電子部品５０との間の配線距離が短くなり易い（すなわち、配線抵抗が小さくなり易い）部分のバンプ７０への電流集中を効果的に緩和できる。
【実施例２】
【００３２】
図７は、実施例２におけるパッケージ基板の平面図である。図７は、図３と同様に、パッケージ基板３０ａのバンプ７０が接続する下面側の平面図を図示している。図７のように、実施例２では、グランドパッド３８ａ２は、コンデンサ領域４２の外形の辺の一端から他端にかけて配置されている。実施例２の電子機器のその他の構成は、実施例１と同じため図示及び説明を省略する。【００３３】
図８は、実施例２に係る電子機器のシミュレーション結果を示す図である。図８において、バンプ７０を流れる電流値（単位：Ａ）をグランドパッド３８ａ内に記載している。なお、シミュレーションは実施例１で説明した条件と同じ条件で行った。図８のように、実施例２の電子機器では、列４６内のグランドパッド３８ａに接合するバンプ７０を流れる電流が小さくなり、最大電流値は１．４６Ａであった。最大電流値となったバンプ７０は、コンデンサ領域４２の外形の辺の中央近傍に位置するグランドパッド３８ａに接続するバンプであった。列４６内のグランドパッド３８ａに接合するバンプ７０を流れる電流が小さくなったのは、グランドパッド３８ａ２をコンデンサ領域４２の外形の辺の一端から他端にかけて設けたためと考えられる。【００３４】
実施例２によれば、図７のように、グランドパッド３８ａ２は、コンデンサ領域４２の外形の辺の一端から他端にかけて配置されている。これにより、図８のように、複数のバンプ７０を流れる電流が更に分散され、一部のバンプ７０への電流集中を更に緩和することができる。
【実施例３】
【００３５】
図９は、実施例３におけるパケージ基板の平面図である。図９は、図３と同様に、パッケージ基板３０ｂのバンプ７０が接続する下面側の平面図を図示している。図９のように、実施例３では、グランドパッド３８ａ２は、コンデンサ領域４２を囲んで配置されている。実施例３の電子機器のその他の構成は、実施例１と同じであるため図示及び説明を省略する。【００３６】
実施例３によれば、グランドパッド３８ａ２は、コンデンサ領域４２を囲んで配置されている。これにより、一部のバンプ７０への電流集中を更に緩和することができる。
【実施例４】
【００３７】
図１０は、実施例４に係る電子機器の断面図である。図１１は、実施例４におけるパッケージ基板の平面図である。図１１は、パッケージ基板３０ｃのバンプ７０が接続する下面側の平面図を図示している。図１０及び図１１のように、実施例４の電子機器４００では、グランドパッド３８ａ２は、コンデンサ領域４２の外形の辺の一端から他端にかけて配置されている。コンデンサ領域４２に設けられたグランド配線層３４ａは、コンデンサ領域４２に隣接する列４６の傍に位置する領域のうちの少なくとも一部の領域４８でビア３６に接していない。このように、実施例４では、ビア３６が設けられていない領域が列４６からコンデンサ領域４２へと拡大している。領域４８は、列４６に沿った方向の長さがグランドパッド３８ａ及び電源パッド３８ｂの１つ分の長さよりも長くなっている。また、領域４８は、列４６に沿った方向の長さが１つのバンプ７０の直径よりも長くなっている。また、領域４８は、コンデンサ領域４２の外形の辺の中央部を含んで位置している。その他の構成は、実施例１と同じであるため説明を省略する。【００３８】
図１２は、実施例４に係る電子機器のシミュレーション結果を示す図である。図１２において、バンプ７０を流れる電流値（単位：Ａ）をグランドパッド３８ａ内に記載している。なお、シミュレーションは、ビア３６が設けられていない領域４８の長さＬを１１ｍｍ、幅Ｗを１ｍｍとした。その他は、実施例１で説明した条件と同じ条件で行った。図１２のように、実施例４では、列４６内のグランドパッド３８ａに接合するバンプ７０を流れる電流値が更に小さくなり、最大電流値は１．２９Ａであった。最大電流値となったバンプ７０は、コンデンサ領域４２の外形の辺の中央近傍に位置するグランドパッド３８ａに接続するバンプ７０であった。列４６内のグランドパッド３８ａに接合するバンプ７０を流れる電流が小さくなったのは、領域４８においてグランド配線層３４ａがビア３６に接しない構造にしたためと考えられる。【００３９】
実施例３によれば、図１０及び図１１のように、コンデンサ領域４２に設けられたグランド配線層３４ａは、列４６に隣接する領域のうちの少なくとも一部の領域４８でビア３６に接していない。これにより、図１２のように、一部のバンプ７０への電流集中を更に緩和することができる。【００４０】
図１１のように、コンデンサ領域４２に設けられたグランド配線層３４ａのうちのビア３６が接していない領域４８は、列４６に沿った方向の長さＬがグランドパッド３８ａ及び電源パッド３８ｂの１つ分の長さよりも長い場合が好ましい。これにより、一部のバンプ７０への電流集中を効果的に緩和することができる。一部のバンプ７０への電流集中の緩和の点から、領域４８の列４６に沿った方向の長さＬは、グランドパッド３８ａ及び電源パッド３８ｂの１つ分の長さの３倍以上が好ましく、５倍以上がより好ましく、７倍以上が更に好ましい。また、領域４８は、コンデンサ領域４２の外形の１対の辺の一方から他方にかけて延びていてもよい。すなわち、領域４８の列４６に沿った長さＬは、コンデンサ領域４２の外形の辺と同じ長さであってもよい。また、領域４８は、コンデンサ領域４２の外形の辺に沿って１周して設けられていてもよい。【００４１】
次に、領域４８の幅Ｗがバンプ７０を流れる電流の最大値にどのような影響を与えるかを調べたシミュレーションについて説明する。シミュレーションは、領域４８の長さＬを１１ｍｍに固定し、幅Ｗを１ｍｍ、２ｍｍ、３ｍｍ、又は４ｍｍと変化させた。その他は、実施例１で説明した条件と同じ条件で行った。図１３は、ビア３６が接していない領域４８の幅Ｗとバンプ７０を流れる最大電流値との関係を示すシミュレーション結果である。図１３のように、領域４８の幅Ｗが３ｍｍになるまでは、幅Ｗが大きくなるにつれて最大電流値が減少する結果となった。領域４８の幅Ｗが３ｍｍを超えると、最大電流値はほとんど減少しない結果となった。【００４２】
図１３のシミュレーション結果を踏まえると、コンデンサ領域４２に設けられたグランド配線層３４ａのうちのビア３６が接していない領域４８は、列４６に沿った方向に交差する方向の幅Ｗが０ｍｍより大きく且つ３．０ｍｍ以下である場合が好ましい。言い換えると、コンデンサ領域４２に設けられたグランド配線層３４ａのうちの列４６内のグランドパッド３８ａ側の端を起点として０ｍｍより大きく且つ３．０ｍｍ以下の領域をビア３６が接していない領域４８とすることが好ましい。これにより、一部のバンプ７０への電流集中を緩和しつつ、ビア３６が設けられていない領域が大きくなることを抑制できるため、電子部品５０に対する一定電圧の電力供給の安定性を向上させることができる。なお、電子部品５０に対する一定電圧の電流を供給する点から、領域４８の幅Ｗは、０ｍｍより大きく且つ２．５ｍｍ以下の場合がより好ましく、０ｍｍより大きく且つ２．０ｍｍ以下の場合が更に好ましい。【００４３】
比較例２の図５のように、コンデンサ領域４２の外形の辺の中央部に位置するバンプ７０は大きな電流が流れ易い。したがって、図１１のように、コンデンサ領域４２に設けられたグランド配線層３４ａのうちのビア３６が接していない領域４８は、コンデンサ領域４２の外形の辺の中央部を含んで位置していることが好ましい。【００４４】
実施例１から実施例４では、複数のグランドパッド３８ａは、コンデンサ領域４２に隣接する列４６に、ビア３６が接するグランドパッド３８ａ１とグランドパッド３８ａ１よりもビア３６が接する合計面積が小さいグランドパッド３８ａ２とを含む場合を例に示した。しかしながら、この場合に限られず、グランドパッド３８ａに代えて又はグランドパッド３８ａに加えて、電源パッド３８ｂでも同様のことを行ってもよい。すなわち、複数の電源パッド３８ｂは、コンデンサ領域４２に隣接する列４６に、ビア３６が接する第１電源パッドと第１電源パッドよりもビア３６が接する合計面積が小さい第２電源パッドとを含んでいてもよい。この場合でも、一部のバンプ７０への電流集中を緩和できる。【００４５】
実施例４では、コンデンサ領域４２に設けられた配線層が、グランドパッド３８ａ２に電気的に接続されたグランド配線層３４ａの場合を例に示したが、この場合に限られる訳ではない。コンデンサ領域４２に設けられた配線層は、上記の第２電源パッドに電気的に接続された電源配線層の場合でもよい。
【実施例５】
【００４６】
実施例５では、パッケージ基板３０の設計支援方法について説明する。図１４は、設計支援装置を示すブロック図である。図１４のように、基板設計支援装置５００にはＣＡＤシステムなどの図形処理システムから設計情報８０が入力される。基板設計支援装置５００は、解析部８１、判定部８２、修正部８３、及び表示部８４を備える。【００４７】
図１５は、基板設計支援装置をコンピュータで実現する場合のブロック図である。コンピュータ５１０は、ＣＰＵ８５、メモリ８６、及び不揮発性の記憶部８７を備える。ＣＰＵ８５、メモリ８６、及び記憶部８７は、バス８８を介して互いに接続される。コンピュータ５１０は、ディスプレイ８９、キーボード９０、及びマウス９１を備え、これらもバス８８に接続される。また、コンピュータ５１０は、コンピュータネットワークなどに接続するためのインターフェース（Ｉ／Ｏ）９３、及び、記憶媒体が挿入され、挿入された記憶媒体に対して読み書きする装置（Ｒ／Ｗ）９２がバス８８に接続される。【００４８】
記憶部８７には、コンピュータ５１０を基板設計支援装置５００として機能させるための設計支援プログラム９４が記憶されている。設計支援プログラム９４は、解析プロセス９５、判定プロセス９６、及び修正プロセス９７を含む。ＣＰＵ８５が設計支援プログラム９４を記憶部８７から読みだしてメモリ８６に展開し、設計支援プログラム９４が有するプロセスを実行することで、コンピュータ５１０は基板設計支援装置５００として動作する。ＣＰＵ８５が解析プロセス９５、判定プロセス９６、又は修正プロセス９７を実行することで、解析部８１、判定部８２、又は修正部８３として動作する。【００４９】
図１６は、パッケージ基板の設計支援方法の一例を示すフローチャートである。図１６のように、ＣＰＵ８５は、プリント基板１０及びパッケージ基板３０の初期の設計情報（レイアウトパターン）を取得し、複数のバンプ７０を流れる電流の初期値を算出する（ステップＳ１０）。次いで、ＣＰＵ８５は、複数のバンプ７０の電流値が所定値以内か否かを判断する（ステップＳ１２）。所定値とは、バンプ７０の許容電流値とすることができ、例えばバンプ７０に断線が生じるか否かの閾値となる電流値とすることができる。所定値は、例えば記憶部８７に記憶されている。【００５０】
複数のバンプ７０の電流値が所定値以内に収まっている場合（ステップＳ１２：Ｙｅｓ）、ＣＰＵ８５は、パッケージ基板３０の設計情報を現在の設計情報（ここでは初期の設計情報）にして記憶部８７に記憶する（ステップＳ３０）。その後、処理を終了する。電流値が所定値を超えるバンプ７０がある場合（ステップＳ１２：Ｎｏ）、電流値が所定値を超えたバンプ７０が接続するグランドパッド３８ａ及び電源パッド３８ｂの少なくとも一方に接するビア３６を削除する（ステップＳ１４）。例えば、電流値が最大のバンプ７０が接続するグランドパッド３８ａ又は電源パッド３８ｂに接するビア３６を削除する。【００５１】
次いで、ＣＰＵ８５は、複数のバンプ７０の電流値を算出し、電流値が所定値以内に収まったか否かを判定する（ステップＳ１６）。電流値が所定値以内に収まった場合（ステップＳ１６：Ｙｅｓ）、ＣＰＵ８５は、パッケージ基板３０の設計情報を現在の設計情報にして記憶部８７に記憶する（ステップＳ３０）。その後、処理を終了する。電流値が所定値を超えるバンプ７０がある場合（ステップＳ１６：Ｎｏ）、ステップＳ１８に移行する。ステップＳ１８では、ＣＰＵ８５は、ビア３６を削除したグランドパッド３８ａの隣りのグランドパッド３８ａ又はビア３６を削除した電源パッド３８ｂの隣りの電源パッド３８ｂに接するビア３６の削除が可能か否かを判断する（ステップＳ１８）。ビア３６の削除が不可能な場合とは、例えば隣りにグランドパッド３８ａ又は電源パッド３８ｂがない場合などである。なお、隣りとは、図３での列４６内での隣りを言い、片隣りでもよいし、両隣りでもよい。【００５２】
ビア３６の削除が不可能な場合（ステップＳ１８：Ｎｏ）、ステップＳ２２に移行する。ビア３６の削除が可能な場合（ステップＳ１８：Ｙｅｓ）、ＣＰＵ８５は、ステップＳ１６で算出した電流値が最大のバンプ７０は、ステップＳ１０で算出した電流値が最大のバンプ７０の近傍に位置するバンプか否かを判断する（ステップＳ２０）。なお、近傍とは、例えば１つ隣り又は２つ隣りまでに位置する場合を含むものである。近傍に位置するバンプ７０でない場合（ステップＳ２０：Ｎｏ）、ＣＰＵ８５は、ステップＳ１４に戻って、ビア３６を削除したグランドパッド３８ａの隣りのグランドパッド３８ａ又はビア３６を削除した電源パッド３８ｂの隣りの電源パッド３８ｂに接するビア３６を削除する。近傍に位置するバンプ７０である場合（ステップＳ２０：Ｙｅｓ）、隣りのグランドパッド３８ａ又は隣りの電源パッド３８ｂに接するビア３６を削除しても最大電流値を下げることが難しいため、ステップＳ２２に移行する。【００５３】
ステップＳ２２では、ＣＰＵ８５は、グランドパッド３８ａ又は電源パッド３８ｂより内側であるコンデンサ領域４２に設けられた配線層３４上のビア３６を削除する（ステップＳ２２）。例えば、最初の段階では、コンデンサ領域４２に設けられた配線層３４のうちのステップＳ１０で算出した電流値が最大のバンプ７０が接続するグランドパッド３８ａ又は電源パッド３８ｂに隣接する領域でのビア３６を削除する。後述するステップＳ２６から戻ってきた場合では、列４６に沿った方向で削除したビア３６の隣りに位置するビア３６を削除する。すなわち、コンデンサ領域４２に設けられた配線層３４のうちのビア３６に接していない領域４８をコンデンサ領域４２の外形の辺の中央部から端部側に広げていく。【００５４】
次いで、ＣＰＵ８５は、複数のバンプ７０の電流値を算出し、電流値が所定値以内に収まったか否かを判断する（ステップＳ２４）。電流値が所定値以内に収まった場合（ステップＳ２４：Ｙｅｓ）、ＣＰＵ８５は、パッケージ基板３０の設計情報を現在の設計情報にして記憶部８７に記憶する（ステップＳ３０）。その後、処理を終了する。【００５５】
一方、電流値が所定値を超えるバンプ７０がある場合（ステップＳ２４：Ｎｏ）、ＣＰＵ８５は、コンデンサ領域４２に設けられた配線層３４上のビア３６の削除が更に可能か否かを判断する（ステップＳ２６）。ビア３６の削除が更に可能か否かの判断は、例えば実施例３で説明したような最大電流値の低減に効果がある領域にビア３６があるか否かなどによって判断される。ビア３６の削除が可能な場合（ステップＳ２６：Ｙｅｓ）、ＣＰＵ８５は、ステップＳ２２に戻って、ステップＳ２２からステップＳ２６を繰り返し行う。ビア３６の削除が不可能な場合（ステップＳ２６：Ｎｏ）、ＣＰＵ８５は、ディスプレイ８９にエラーを表示し（ステップＳ２８）、処理を終了する。【００５６】
なお、図１６において、ステップＳ１４では、グランドパッド３８ａ又は電源パッド３８ｂに接するビア３６を削除する場合を例に示したが、グランドパッド３８ａ又は電源パッド３８ｂに接するビア３６の合計面積を低減する場合でもよい。【００５７】
実施例５によれば、図１６のように、複数のバンプ７０を流れる電流の大きさを求める（ステップＳ１０）。電流値が所定値を超えるバンプ７０がある場合、所定値を超えるバンプ７０が接続するグランドパッド３８ａ又は電源パッド３８ｂにビア３６が接する合計面積を小さくすることにより電流の大きさが所定値以内になるようパッケージ基板３０の設計情報を修正する（ステップＳ１４、Ｓ１６、Ｓ３０）。これにより、一部のバンプ７０に電流が集中することを緩和できる。【００５８】
図１６のように、グランドパッド３８ａ及び電源パッド３８ｂにビア３６が接する合計面積を小さくしても電流値が所定値以内にならない場合（ステップＳ１６：Ｎｏ）がある。この場合、コンデンサ領域４２に設けられた配線層３４に接するビア３６を削除することにより電流値が所定値以内になるようパッケージ基板３０の設計情報を修正することが好ましい（ステップＳ２２、Ｓ２４、Ｓ３０）。これにより、一部のバンプ７０に電流が集中することを緩和できる。【００５９】
実施例５では、図１６のフローチャートにおけるパッケージ基板３０の設計支援方法をコンピュータ５１０により実現する場合を例に示したが、この場合に限られる訳ではない。上記で説明した要旨を逸脱しない範囲において、各種の改良及び変更を行ってもよい。また、上記では、プログラムが記憶部８７に予め記憶されている場合を例に示したが、この場合に限られず、ＣＤ−ＲＯＭ又はＤＶＤ−ＲＯＭなどの記憶媒体に記憶されている形態で提供することも可能である。【００６０】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６１】
１０  プリント基板
１２  絶縁膜
１４  配線層
１６  ビア
１８  パッド
１８ａ  グランドパッド
１８ｂ  電源パッド
２０  電源
３０、３０ａ、３０ｂ、３０ｃ  パッケージ基板
３２  絶縁膜
３４  配線層
３４ａ  グランド配線層
３６  ビア
３８  パッド
３８ａ、３８ａ１、３８ａ２  グランドパッド
３８ｂ  電源パッド
４０  コンデンサ
４２  コンデンサ領域
４４  隙間
４６  列
４８  領域
５０  電子部品
５４  領域
７０、７２  バンプ
７４、７６  レジスト膜
１００、４００、１０００  電子機器
５００  基板設計支援装置
５１０  コンピュータ
【図１】
2020059041.tif 000003
【図２】
2020059041.tif 000004
【図３】
2020059041.tif 000005
【図４】
2020059041.tif 000006
【図５】
2020059041.tif 000007
【図６】
2020059041.tif 000008
【図７】
2020059041.tif 000009
【図８】
2020059041.tif 000010
【図９】
2020059041.tif 000011
【図１０】
2020059041.tif 000012
【図１１】
2020059041.tif 000013
【図１２】
2020059041.tif 000014
【図１３】
2020059041.tif 000015
【図１４】
2020059041.tif 000016
【図１５】
2020059041.tif 000017
【図１６】
2020059041.tif 000018
【国際調査報告】
2020059041.tif 000019
2020059041.tif 000020