(57)【特許請求の範囲】
【請求項１】
第１の電源経路と、第１の電源経路の電圧とは異なる電圧の第２の電源経路とが形成され、
第１の電源経路から供給される直流を動作電源として動作するシンクロナスＤＲＡＭと、
シンクロナスＤＲＡＭにクロック信号を供給すると共に、シンクロナスＤＲＡＭをワークエリアとして、ＭＰＥＧ方式のデコードを行うＭＰＥＧデコーダＩＣと、
第１の電源経路と接地レベルとの間に接続された第１のバイパスコンデンサと、
第２の電源経路と接地レベルとの間に接続された第２のバイパスコンデンサとが搭載されたＤＶＤ再生装置のプリント基板において、
第１のバイパスコンデンサを、自己共振周波数が前記クロック信号の周波数の３倍の周波数より高い素子とすると共に、
第２のバイパスコンデンサを、自己共振周波数が前記クロック信号の周波数の３倍の周波数より低い素子とし、
第１の電源経路と第２の電源経路との間に生じた浮遊容量成分と第２の電源経路を形成するパターンに起因するインダクタンス成分と第２のバイパスコンデンサとを直列に接続した直列共振回路の共振周波数を、前記クロック信号の周波数の３倍の周波数の近傍の周波数としたことを特徴とするＤＶＤ再生装置のプリント基板。
【請求項２】
ＭＰＥＧデコーダＩＣは、第１の電源経路から供給される直流と第２の電源経路から供給される直流とを動作電源とすることを特徴とする請求項１に記載のＤＶＤ再生装置のプリント基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＶＤ再生装置に使用されるプリント基板に係り、より詳細には、不要輻射を低減したプリント基板に関するものである。
【０００２】
【従来の技術】
ＤＶＤ再生装置のプリント基板には、ピックアップから出力される信号に対して、ＭＰＥＧ方式のデコードを行うことにより、映像信号を復調するＭＰＥＧデコーダＩＣが搭載されている。また、ＭＰＥＧデコーダのワークエリアとなるシンクロナスＤＲＡＭ（以下ではＳＤＲＡＭと称する）が搭載されている。また、ＭＰＥＧデコーダＩＣは、ＳＤＲＡＭに動作電源を供給する第１の電源経路より動作電源の供給を受けると共に、第１の電源経路の電圧とは異なる電圧の第２の電源経路より動作電源の供給を受けるようになっている。そして、第１の電源経路の適宜の位置と接地レベルとの間、および、第２の電源経路の適宜の位置と接地レベルとの間のそれぞれに、０．１μＦ等の、比較的容量の大きいバイパスコンデンサを接続することにより、第１および第２の電源経路からの不要輻射のレベルの低減を図っている（第１の従来技術とする）。
【０００３】
また、バイパスコンデンサを用いる従来技術の１つに、特開平１０−９８３１３号として提案された技術がある。すなわち、この技術においては、共振器のそれぞれにおいて、等しいインダクタンスの短絡棒が、短絡面から等しい距離をおいて、放射状に４個配置されている。そして、適当な位置で短絡棒をＬ字型に曲げて、その延長方向を内部導体と平行な方向とした後、ピンダイオードとバイパスコンデンサとを介して、短絡面に接続している。そして、短絡棒、ピンダイオード、および、バイパスコンデンサで構成される直列回路の回路定数を制御することにより、同調周波数の微調整を行っている（第２の従来技術とする）。
【０００４】
【発明が解決しようとする課題】
しかしながら、第１の従来技術を用いた場合では、以下に示す問題を生じていた。すなわち、ＭＰＥＧデコーダのワークエリアとなるＳＤＲＡＭには、例えば、１２１．５ＭＨｚといったような、高い周波数のクロック信号が与えられる。一方、ＳＤＲＡＭには、クロック信号に対応する周期において、スパイク状に電流が流れる。また、電源経路は、その他のＩＣにも電源を供給する関係で、長く引っ張り回されるパターンとなっている。このため、ＳＤＲＡＭが発生するスパイク状のノイズは、電源経路のパターンがアンテナとなり、プリント基板の外部に不要輻射として放出される。
【０００５】
また、スパイク状のノイズにより、プリント基板から放出される不要輻射の周波数成分には、クロック信号の周波数である１２１．５ＭＨｚの成分に加え、３倍の高調波である３６４．５ＭＨｚの周波数成分も含まれる。一方、０．１μＦ等のように、比較的容量の大きいコンデンサにおいては、寄生インダクタンス成分の関係から、自己共振周波数が１００ＭＨｚより低くなる場合が多い（寄生インダクタンス成分が極めて微少な、特殊で高価な素子を除く）。その結果、３倍の高調波である３６４．５ＭＨｚの周波数に対しては、インピーダンスが充分に小さい値とはならず、バイパスコンデンサとしての効果が減少するので、プリント基板から輻射される３倍の高調波のレベルが高くなり、筐体の外部に漏れる不要輻射のレベルが増大していた。
【０００６】
また、第２の従来技術においては、バイパスコンデンサは貫通型のバイパスコンデンサとなっている。従って、プリント基板をシールドケースに内蔵させる場合においては適用可能となるが、この場合では、製造コストが極めて上昇する。このため、プリント基板が、シールドケースに内蔵されることなく、単に筐体内部に設けられることになるＤＶＤ再生装置においては、適用することが困難な技術となっている。
【０００７】
本発明は上記課題を解決するため創案されたものであって、その目的は、ＳＤＲＡＭに動作電源を供給する電源経路のバイパスコンデンサには、自己共振周波数が、レベルを低減させたい不要輻射信号の周波数より高いコンデンサを用い、ＳＤＲＡＭには動作電源の供給を行わない電源経路のバイパスコンデンサには、自己共振周波数が、レベルを低減させたい不要輻射信号の周波数より低いコンデンサを用いることにより、ＳＤＲＡＭに供給されるクロック信号の３倍の周波数の不要輻射を効率良く低減させることのできるＤＶＤ再生装置のプリント基板を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため本発明に係るＤＶＤ再生装置のプリント基板は、第１の電源経路と、第１の電源経路の電圧とは異なる電圧の第２の電源経路とが形成され、第１の電源経路から供給される直流を動作電源として動作するＳＤＲＡＭと、ＳＤＲＡＭにクロック信号を供給すると共に、ＳＤＲＡＭをワークエリアとして、ＭＰＥＧ方式のデコードを行うＭＰＥＧデコーダＩＣと、第１の電源経路と接地レベルとの間に接続された第１のバイパスコンデンサと、第２の電源経路と接地レベルとの間に接続された第２のバイパスコンデンサとが搭載されたＤＶＤ再生装置のプリント基板において、第１のバイパスコンデンサを、自己共振周波数が前記クロック信号の周波数の３倍の周波数より高い素子とすると共に、第２のバイパスコンデンサを、自己共振周波数が前記クロック信号の周波数の３倍の周波数より低い素子とし、第１の電源経路と第２の電源経路との間に生じた浮遊容量成分と第２の電源経路を形成するパターンに起因するインダクタンス成分と第２のバイパスコンデンサとを直列に接続した直列共振回路の共振周波数を、前記クロック信号の周波数の３倍の周波数の近傍の周波数としている。
【０００９】
すなわち、接地レベルから、第１のバイパスコンデンサと第１の電源経路とを介して、第１の電源経路上のＳＤＲＡＭの近傍位置を見る場合、前記近傍位置から第１のバイパスコンデンサの接続位置までのパターンにより生じるインダクタンス成分が、第１のバイパスコンデンサに直列に接続される。従って、前記近傍位置から接地レベルまでの直列回路の共振周波数は、第１のバイパスコンデンサの自己共振周波数より低い周波数となる。このため、第１のバイパスコンデンサの自己共振周波数を、低減の目標とする周波数より高い周波数とすると、前記近傍位置から接地レベルまでの直列回路の共振周波数を、クロック信号の３倍近傍の周波数とすることができる。
【００１０】
また、接地レベルから、第２のバイパスコンデンサと第２の電源経路とを介して、第１の電源経路上のＳＤＲＡＭの近傍位置を見る場合、第２の電源経路と第１の電源経路との間に生じる浮遊容量成分と、第２の電源経路のパターンにより生じるインダクタンス成分とが、第２のバイパスコンデンサに直列に接続される。また、浮遊容量成分は小容量に留まる。従って、前記近傍位置から接地レベルまでの直列回路の共振周波数は、第２のバイパスコンデンサの自己共振周波数より高い周波数となる。このため、第２のバイパスコンデンサの自己共振周波数を、低減の目標とする周波数より低い周波数とすると、前記近傍位置から接地レベルまでの直列回路の共振周波数を、クロック信号の３倍近傍の周波数とすることができる。
【００１１】
また、上記構成に加え、ＭＰＥＧデコーダＩＣは、第１の電源経路から供給される直流と第２の電源経路から供給される直流とを動作電源としている。
【００１２】
【発明の実施の形態】
以下に本発明の実施例の形態を、図面を参照しつつ説明する。
図１は、本発明に係るＤＶＤ再生装置のプリント基板の一実施形態におけるＩＣの搭載位置と電源経路の形状との概略を模式的に示す説明図である。
【００１３】
図において、ＭＰＥＧデコーダＩＣ１２は、図示されないピックアップにおいて再生された信号に対し、ＭＰＥＧ方式のデコードを行うことにより、映像信号や音声信号を復調するためのＩＣとなっている。また、ＳＤＲＡＭ１４〜１６は、バス３１を介してＭＰＥＧデコーダＩＣ１２に接続されると共に、経路３２を介して、ＭＰＥＧデコーダＩＣ１２から、１２１．５ＭＨｚのクロック信号の供給を受けることにより、ＭＰＥＧデコーダＩＣ１２のワークエリアとして動作するメモリとなっている。
【００１４】
ＯＳＣ１１は、ＭＰＥＧデコーダＩＣ１２に供給する２７ＭＨｚのクロック信号を生成するためのＩＣとなっている。また、ＤＡＣ１３は、ＭＰＥＧデコーダＩＣ１２において復元された映像信号（デジタル信号）をアナログ信号に変換するためのＩＣとなっている。
【００１５】
なお、ＳＤＲＡＭ１４〜１６は、互いに近接した位置関係となるように搭載されている。また、ＭＰＥＧデコーダＩＣ１２は、ＳＤＲＡＭ１４〜１６の搭載面とは反対側の面において、ＳＤＲＡＭ１４〜１６と近接する位置に搭載されている。また、ＯＳＣ１１は、ＭＰＥＧデコーダＩＣ１２への経路が短くなる位置に搭載されている。
【００１６】
第１の電源経路２１は、３．３Ｖの電源ラインとなっており、ＯＳＣ１１、ＭＰＥＧデコーダＩＣ１２、ＳＤＲＡＭ１４〜１６に動作電源を供給する。また、その他の図示されないＩＣにも動作電源を供給する。また、第１の電源経路２１は、プリント基板外のブロックとの接続に使用されるコネクタ１７にも接続されている。このため、第１の電源経路２１は、プリント基板の広い範囲に渡って引き回されたパターンとなっている。
【００１７】
第２の電源経路２２は、２．５Ｖの電源ラインとなっており、ＭＰＥＧデコーダＩＣ１２に動作電源を供給する。また、図示されないその他のＩＣにも動作電源を供給する。このため、第２の電源経路２２も、プリント基板の広い範囲に渡って引き回されたパターンとなっている。
【００１８】
以下における説明では、低減したい不要輻射信号の周波数を低減対象周波数と称する。なお、この低減対象周波数は、具体的には、クロック信号の３倍の周波数であり、３６４．５ＭＨｚとなっている。
【００１９】
第１のバイパスコンデンサＣ１１は、プリント基板からの不要輻射を低減するため、プリント基板上の位置関係においては、ＯＳＣ１１に近い箇所のＡ点にて、第１の電源経路２１と接地レベルとの間に接続されたバイパスコンデンサとなっている。また、その素子には、自己共振周波数が低減対象周波数より高いチップ型セラミックコンデンサが採用されている。
【００２０】
第２のバイパスコンデンサＣ１２は、プリント基板上の位置関係においては、ＭＰＥＧデコーダＩＣ１２に近い箇所のＣ点にて、第２の電源経路２２と接地レベルとの間に接続されたバイパスコンデンサとなっている。また、その素子には、自己共振周波数が低減対象周波数より低いチップ型セラミックコンデンサが採用されている。
【００２１】
上記構成からなる実施形態の作用について、以下に説明する。
【００２２】
不要輻射の主原因は、クロック信号の周期に対応してスパイク状に電流が変化するＳＤＲＡＭ１４〜１６の電流変化である。従って、その信号源は、ＳＤＲＡＭ１４〜１６のそれぞれの電源端子と見なすことができる。このため、第１の電源経路２１上の位置であって、３つのＳＤＲＡＭ１４〜１６の電源端子に近接するＢ点を、等価的な信号源の位置と見なすことにする。このことは、低減対象周波数において、Ｂ点と接地レベルとの間のインピーダンスが低減される程、外部への不要輻射のレベルが低減されることを意味する。
【００２３】
いま、直流抵抗分を無視すると、Ｂ点は、図２に示すように、Ｂ点からＡ点までのパターンにより生じるインダクタンス成分Ｌ２１と、第１のバイパスコンデンサＣ１１とを介して、接地レベルに接続されていることになる。一方、第１のバイパスコンデンサＣ１１は、等価的には、寄生インダクタンス成分Ｌ１と容量成分Ｃ１との直列回路として示される。従って、Ｂ点は、インダクタンス成分Ｌ２１と寄生インダクタンス成分Ｌ１と容量成分Ｃ１との直列回路を介して、接地されていることになる。
【００２４】
図４における４１は、第１のバイパスコンデンサＣ１１のインピーダンスと周波数との関係を示しており、インピーダンスが最小となる自己共振周波数ｆ１は、低減対象周波数ｆ０より高い周波数となっている。しかし、第１のバイパスコンデンサＣ１１の寄生インダクタンス成分Ｌ１には、直列に、インダクタンス成分Ｌ２１が接続されることになるので、Ｂ点から接地レベルを見たときの直列回路の共振周波数は、自己共振周波数ｆ１から低い側に変移する。
【００２５】
従って、第１のバイパスコンデンサＣ１１に、自己共振周波数が低減対象周波数ｆ０より高い範囲の素子のうちから、実験結果に基づき、適切な素子を選択する場合では、Ｂ点から接地レベルを見たときの共振周波数を、低減対象周波数ｆ０の近傍周波数とすることができる。そして、このようにするときでは、Ｂ点は、低減対象周波数ｆ０の近傍周波数において、直列共振回路の端部となるので、Ｂ点の接地インピーダンスは、低減対象周波数ｆ０近傍において最小となる。
【００２６】
また、第２の電源経路２２についても、同様であり、Ｂ点と接地レベルとの間のインピーダンスを低減することができる程、外部への不要輻射のレベルが低減されることを意味する。一方、第２の電源経路２２を介して、Ｂ点から接地レベルを見る場合、その等価回路は、図３に示すように、第１の電源経路２１と第２の電源経路２２との間に形成される浮遊容量成分Ｃ２２、第２の電源経路２２のパターンにより生じるインダクタンス成分Ｌ２２、第２のバイパスコンデンサＣ１２を構成する寄生インダクタンス成分Ｌ２と容量成分Ｃ２との直列回路として示されることになる。
【００２７】
図４における４２は、第２のバイパスコンデンサＣ１２のインピーダンスと周波数との関係を示しており、インピーダンスが最小となる自己共振周波数ｆ２は、低減対象周波数ｆ０より低い周波数となっている。しかし、第２のバイパスコンデンサＣ１２の寄生インダクタンス成分Ｌ２には、直列に、インダクタンス成分Ｌ２２が接続されると共に、浮遊容量成分Ｃ２２が接続されることになる。一方、浮遊容量成分Ｃ２２は小容量となる。
【００２８】
従って、Ｂ点から、第２の電源経路２２を介して接地レベルを見た場合、インダクタンス成分Ｌ２２が直列に接続された影響よりは、浮遊容量成分Ｃ２２が小容量であることの方が影響が大きい。このため、直列回路の共振周波数は、第２のバイパスコンデンサＣ１２の自己共振周波数ｆ２から高い側に変移する。
【００２９】
従って、第２のバイパスコンデンサＣ１２に、自己共振周波数が低減対象周波数ｆ０より低い範囲の素子のうちから、実験的に適切な素子を選択する場合では、Ｂ点から接地レベルを見たときの共振周波数を、低減対象周波数ｆ０の近傍周波数とすることができる。そして、このようにするときでは、Ｂ点は、低減対象周波数ｆ０の近傍周波数において、直列共振回路の端部となるので、Ｂ点の接地インピーダンスは、低減対象周波数ｆ０の近傍において最小となる。
【００３０】
以上の結果、不要輻射のノイズ源となるＢ点は、低減対象周波数ｆ０の近傍範囲においては、ほぼ短絡に等しい低インピーダンスとなる第１の電源経路２１を介して接地される。このため、ＳＤＲＡＭ１４〜１６から第１の電源経路２１に流れ込むノイズ成分は最少値に抑制され、第１の電源経路２１から放射される不要輻射のレベルが低減する。
【００３１】
また、第２の電源経路２２については、低減対象周波数ｆ０の近傍範囲においては、ほぼ短絡に等しい低インピーダンスとなる端部に対し、ノイズ源となるＢ点が影響するに過ぎないので、その影響は最少となる。従って、ＳＤＲＡＭ１４〜１６から第２の電源経路２２に流れ込むノイズ成分が最少値に抑制され、第２の電源経路２２から放射される不要輻射のレベルが低減する。これらの双方の作用により、プリント基板からの不要輻射が効率よく低減されることになる。
【００３２】
なお、ＭＰＥＧデコーダＩＣ１２が、第１の電源経路２１と第２の電源経路２２との双方から動作電源の供給を受ける構成とした場合について説明したが、ＭＰＥＧデコーダＩＣ１２が任意の電源経路から動作電源の供給を受け、且つ、第１の電源経路２１と第２の電源経路２２とが浮遊容量により結合される構成の場合にも、同様に適用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明に係るＤＶＤ再生装置のプリント基板は、第１の電源経路から供給される直流を動作電源として動作するＳＤＲＡＭと、ＭＰＥＧデコーダＩＣとが搭載された構成において、第１の電源経路と接地レベルとの間に接続された第１のバイパスコンデンサを、自己共振周波数がクロック信号の周波数の３倍の周波数より高い素子とすると共に、第２の電源経路と接地レベルとの間に接続された第２のバイパスコンデンサを、自己共振周波数がクロック信号の周波数の３倍の周波数より低い素子とし、第１の電源経路と第２の電源経路との間に生じた浮遊容量成分と第２の電源経路を形成するパターンに起因するインダクタンス成分と第２のバイパスコンデンサとを直列に接続した直列共振回路の共振周波数を、前記クロック信号の周波数の３倍の周波数の近傍の周波数としている。このため、ＳＤＲＡＭの近傍位置から接地レベルまでの、第１の電源経路を介した直列回路、および、第２の電源経路を介した直列回路の共振周波数の双方を、クロック信号の３倍近傍の周波数とすることができるので、ＳＤＲＡＭに供給されるクロック信号の３倍の周波数の不要輻射を効率良く低減させることができる。
【図面の簡単な説明】
【図１】  本発明に係るＤＶＤ再生装置のプリント基板の一実施形態におけるＩＣの搭載位置と電源経路の形状との概略を模式的に示す説明図である。
【図２】  第１の電源経路と第１のバイパスコンデンサとにより形成される直列回路の等価回路図である。
【図３】  第２の電源経路と第２のバイパスコンデンサとにより形成される直列回路の等価回路図である。
【図４】  第１のバイパスコンデンサと第２のバイパスコンデンサとのインピーダンス特性を示す説明図である。
【符号の説明】
１２  ＭＰＥＧデコーダＩＣ
１４〜１６  ＳＤＲＡＭ（シンクロナスＤＲＡＭ）
２１  第１の電源経路
２２  第２の電源経路
Ｃ１１  第１のバイパスコンデンサ
Ｃ１２  第２のバイパスコンデンサ
【図１】
0003812815.tif 000002
【図２】
0003812815.tif 000003
【図３】
0003812815.tif 000004
【図４】
0003812815.tif 000005