(57)【特許請求の範囲】
【請求項１】
バーストモード信号を電圧信号に変換する前置増幅部と、
前記前置増幅部から出力された電圧信号の大きさを検出する信号レベル検出部と、
前記前置増幅部から出力された電圧信号の最低値レベルを検出するＴＩＡ最低値レベル検出部と、
前記ＴＩＡ最低値レベル検出部で検出された最低値レベルに基づいて、前記前置増幅部の利得を調節する自動利得制御部と
を備え、
前記信号レベル検出部の出力信号から生成されたパルス信号と前記自動利得制御部の出力信号から生成されたパルス信号とを否定論理積演算を経て反転することにより、前記バーストモード信号の有無を示すリセット信号を生成し、該リセット信号と前記前置増幅部から出力された電圧信号とを出力するプリアンプと、
前記プリアンプからの前記リセット信号により初期化され、前記前置増幅部から出力された電圧信号の最高値レベルを検出するＡＴＣ最高値レベル検出部と、
前記プリアンプからの前記リセット信号により初期化され、前記前置増幅部から出力された電圧信号の最低値レベルを検出するＡＴＣ最低値レベル検出部と、
前記ＡＴＣ最高値レベル検出部と前記ＡＴＣ最低値レベル検出部に、それぞれ一端が接続し、それぞれの他端が相互に接続しており、該相互に接続した他端において、前記最高値レベルと前記最低値レベルの電圧に基づいて基準電圧を生成する一対の抵抗器と、
前記一対の抵抗器の前記相互に接続した他端に接続し、前記基準電圧を維持するキャパシタと、
を備える判別しきい値制御部と、
を備えることを特徴とするバーストモード光受信機の判別しきい値制御装置。
【請求項２】
前記ＡＴＣ最高値レベル検出部は、
第１入力端と第２入力端とを備える差動増幅部と、
該差動増幅部で増幅された信号の最高値レベルを検出する検出部と、
前記検出部で検出した信号を前記増幅部にフィードバックする出力バッファ部と、
を備えてなり、
前記差動増幅部は、
前記第１入力端で前記プリアンプの電圧信号を受信し、前記第２入力端で、前記出力バッファ部からフィードバックされた出力信号を受信して、前記プリアンプの電圧信号と前記出力バッファ部からフィードバックされた出力信号との電圧の差を増幅し、
前記検出部は、
ベースとコレクタの接合ノードには前記差動増幅部の出力端が接続され、エミッタには接地端に接続された第１キャパシタが接続される第１トランジスタと、
ゲートが前記リセット信号を受信し、ドレインが前記第１トランジスタのエミッタに接続され、ソースが前記第１キャパシタと接地端との間に接続された第１ＭＯＳトランジスタと、
を備えてなる請求項１記載のバーストモード光受信機の判別しきい値制御装置。
【請求項３】
前記ＡＴＣ最高値レベル検出部は、
入力信号のオーバシュートを防止するために、前記第１トランジスタのエミッタと前記第１キャパシタとの間に直列接続された第１抵抗器をさらに備える請求項２記載のバーストモード光受信機の判別しきい値制御装置。
【請求項４】
前記出力バッファ部は、
ＭＯＳトランジスタ及び少なくとも一以上のレベルシフトダイオードを備える請求項２または請求項３記載のバーストモード光受信機の判別しきい値制御装置。
【請求項５】
前記ＡＴＣ最低値レベル検出部は、
第１入力端と第２入力端とを備える差動増幅部と、
該差動増幅部で増幅された信号の最低値レベルを検出する検出部と、
前記検出部で検出した信号を前記増幅部にフィードバックするための出力バッファ部と、
を備えてなり、
前記差動増幅部は、
前記第１入力端で前記プリアンプの電圧信号を受信し、前記第２入力端で、前記出力バッファ部からフィードバックされた出力信号を受信して、前記プリアンプの電圧信号と前記出力バッファ部からフィードバックされた出力信号との電圧の差を増幅し、
前記検出部は、
エミッタには前記差動増幅部の出力端が接続され、ベースとコレクタの接合ノードには電源電圧の供給を受ける第２キャパシタが接続される第２トランジスタと、
ゲートが前記リセット信号を受信し、ドレインが前記ベースとコレクタの接合ノードに接続され、ソースが前記差動増幅器の出力端と前記第２トランジスタのエミッタとの間に接続される第２ＭＯＳトランジスタと、
を備えてなる請求項１記載のバーストモード光受信機の判別しきい値制御装置。
【請求項６】
前記ＡＴＣ最低値レベル検出部は、
前記第２ＭＯＳトランジスタタの初期ドレイン電圧を調整するために前記第２キャパシタと並列接続された第２抵抗器をさらに備える請求項５記載のバーストモード光受信機の判別しきい値制御装置。
【請求項７】
前記出力バッファ部は、
ＭＯＳトランジスタ及び少なくとも一以上のレベルシフトダイオードを備える請求項５記載のバーストモード光受信機の判別しきい値制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バーストモード光受信機に係り、特に、入力の有無信号を判別してパケット間ピリオドで、初期化するリセット信号を発生するためのバーストモード光受信機の判別しきい値制御装置に関するものである。
【０００２】
【従来の技術】
次世代通信は、加入者に多くの情報をより迅速に伝送するために、各家庭まで光ファイバを引き込むネットワーク構造として知られているＦＴＴＨ(Fiber To The Home)システムが要求されている。しかしながら、従来のＦＴＴＨシステムは、既存の銅線で構成された加入者ネットワークを置換するのに高いコストがかかるという問題がある。この点に関しては、低いコストのＦＴＴＨシステムを構築するために受動型光通信(Passive Optical Network：ＰＯＮ)が考慮されている。
【０００３】
図１は受動型光通信ネットワークの構成を示す図である。受動型ネットワークは中央集中局(central office)内の光加入者線局内装置(Optical Line Termination：ＯＬＴ)、１×Ｎ受動型光スプリッタ(optical splitter)、加入者（subscribers）内の光加入者ネットワーク端末装置(Optical Network Unit：ＯＮＵ)などで構成される。
【０００４】
このような光多重接続ネットワークでは、各ノードは前もって定められたタイムスロットを使用して、他のノードにデータやパケットを伝送する。このような光多重接続ネットワークが従来のポイントツーポイント(point-to-point)リンクと異なる点は、それぞれ他の伝送経路で生じる光損失により、受信したデータやパケットの振幅及び位相がそれぞれ異なるバーストモードデータが生じるというものである。すなわち、多数の加入者が時分割多重化を行って一つの光ファイバを経由して送信する場合、受信側ＯＬＴにとっては、あたかも各加入者が任意の時間にデータを伝送するかのように認識する。さらに、着信データパケットは、各加入者間の異なる経路によって振幅が一定していない。
【０００５】
その結果最近では振幅及び位相が各パケット別に相互に異なるデータを受信すると、そのパケットの振幅及び位相を同一になるように復元するバーストモード光受信機が使用されている。
【０００６】
バーストモード光受信機は、一般的な受信機のＡＣカップリング方式で用いられているＤＣブロックキャパシタを除去することにより、キャパシタの充／放電時間によるバーストデータの損失を防止する。データの判別のための基準信号として判別しきい値を受信バーストパケットごとに抽出すようになる。また、この抽出した判別しきい値を用いて対称的に増幅することにより、データを復元する機能を提供する。
【０００７】
図２は、従来技術によるバーストモード光受信機の構成を示す概略図であって、バーストモード光受信機は光検出部１０、前置増幅部（Trans Impedance Amplifier：ＴＩＡ）１、判別しきい値制御部(Automatic Threshold Controller：ＡＴＣ)２、及び制限増幅部３から構成される。
【０００８】
光検出部１０は、入力された光信号を電流信号に変換するように機能する。
【０００９】
ＴＩＡ１は光検出部１０から入力された電流信号を電圧信号に変換する。入力電流対出力電圧の比であるトランスインピーダンスは、ＴＩＡ１の入力端子との間に接続された帰還抵抗器ＲＦにより決定される。
【００１０】
バーストモード光受信機のＴＩＡ１は、ＤＣカップリング方式で使用される。入力信号はＴＩＡ１により増幅され、その後、２つの信号に分けられる。一つの信号は、ＡＴＣ２に入力され、そこで受信パケットの判別しきい値が抽出される。他の信号は、制限増幅部３にＤＣカップリングされて入力される。また、パケットの振幅にしたがって自動的に変わる判別しきい値は、制限増幅器３のＶrefに入力される。
【００１１】
制限増幅部３は入力された信号の各増幅差を増幅して一定振幅をもつ信号に復元するよう機能する。
【００１２】
しかしながら、前述した従来のバーストモード光受信機は、パケット間ピリオドで、初期化するリセット信号を外部の付加的回路を使用して入力されるので、正確なリセットタイミング制御に困難さがあり、また回路構成を複雑にし、受信機のサイズを大きくするといった問題があった。
【００１３】
【発明が解決しようとする課題】
したがって本発明の目的は、入力信号を判別して初期リセット信号を発生することができるバーストモード光受信機の判別しきい値制御装置を提供することにある。
【００１４】
本発明の他の目的は、振幅及び位相が各パケット別に相互に異なるバーストモードデータを受信して正確、且つ迅速に復元することができるバーストモード光受信機の判別しきい値制御装置を提供することにある。
【００１５】
【課題を解決するための手段】
したがって、上記の目的を達成するための本発明は、バーストモード信号を電圧信号に変換する前置増幅部と、前置増幅部から出力された電圧信号の大きさを検出する信号レベル検出部と、前置増幅部から出力された電圧信号の最低値レベルを検出するＴＩＡ最低値レベル検出部と、ＴＩＡ最低値レベル検出部で検出された最低値レベルに基づいて、前置増幅部の利得を調節する自動利得制御部とを備え、信号レベル検出部の出力信号から生成されたパルス信号と自動利得制御部の出力信号から生成されたパルス信号とを否定論理積演算を経て反転することにより、バーストモード信号の有無を示すリセット信号を生成し、リセット信号と前置増幅部から出力された電圧信号とを出力するプリアンプと、プリアンプからのリセット信号により初期化され、前置増幅部から出力された電圧信号の最高値レベルを検出するＡＴＣ最高値レベル検出部と、プリアンプからのリセット信号により初期化され、前置増幅部から出力された電圧信号の最低値レベルを検出するＡＴＣ最低値レベル検出部と、ＡＴＣ最高値レベル検出部とＡＴＣ最低値レベル検出部に、それぞれ一端が接続し、それぞれの他端が相互に接続しており、相互に接続した他端において、最高値レベルと最低値レベルの電圧に基づいて基準電圧を生成する一対の抵抗器と、一対の抵抗器の相互に接続した他端に接続し、基準電圧を維持するキャパシタとを備える判別しきい値制御部とを備えるバーストモード光受信機の判別しきい値制御装置を提供する。
【００１６】
【発明の実施の形態】
以下、本発明の好適な一実施形態を添付図面を参照して詳細に説明する。まず、各図面における構成要素の参照符号は極力他の図面においても同一の符号を付する。また、下記の説明においては、本発明の要旨のみを明確にする目的で、関連した公知技術または構成に関する具体的な説明は省略する。
【００１７】
図３は本発明の一実施形態によるバーストモード光受信機の構成を示す概略図であり、図４は図３に示した本発明の一実施例によるバーストモード光受信機の構成をより具体的に示したものである。
【００１８】
図３を参照すれば、本発明のバーストモード光受信機は光検出部１１０、プリアンプ１０１、ＡＴＣ１０２、及び制限増幅部(limiting amplifier：ＬＭＴ)１０３から構成され、リセット信号をプリアンプ１０１で発生してＡＴＣ１０２に印加する点が、図２の従来の構成と異なる。
【００１９】
図４を参照すれば、プリアンプ１０１は利得と帯域幅を決定するＴＩＡ４、このＴＩＡ４の出力の最低値レベル(bottom level)を検出する最低値レベル検出部５、この検出した最低値レベルの入力を受けて自動利得制御信号を発生して利得を自動的に調節する自動利得制御(Automatic Gain Controller：ＡＧＣ)部６、ＴＩＡ４の出力信号のレベルを検出する信号レベル検出部(power level detector)７、パルス発生器８、ＮＡＮＤゲート９、及びＴＩＡ４のための出力バッファ１００から構成される。
【００２０】
ＴＩＡ４は光検出部１１０から出力される電流信号を電圧信号に変換し、この電圧信号を最低値レベル検出部５に提供する。
【００２１】
図５は最低値レベル検出部５の構造図であり、図６は図５の詳細回路図である。
【００２２】
図５を参照すれば、最低値レベル検出部５は、入力信号を増幅する増幅部５０、増幅された信号の最低値レベルを検出する検出部６０、及び出力バッファ部７０で構成されている。
【００２３】
図６を参照すれば、増幅部５０は第１、第２差動増幅器を有する２段増幅器と、この２段増幅器の第１、第２差動増幅器の間に接続された２段バッファ５１を含んでなる。
【００２４】
この実施形態において２段増幅器を使用するのは、元の信号をダイレクトに最低値レベル検出部５の検出部６０入力し、検出部６０によりその最低値を検出すると、ダイオードの順方向電圧に起因して電圧オフセットが発生するからである。つまり、この電圧オフセットは、８００mV程度であるので、このようなオフセットにより、信号の最低値レベルを正確に取り出すことが不可能になる。この問題を解決するためには信号を増幅し、その最低値を検出してこの値を帰還(feedback)させることで得る増幅器の利得によって電圧オフセットを減少させるようになる。例えば、増幅回路の利得が４０であれば、電圧オフセットは８００/４０＝２０mVとなる。しかし、理論的に、増幅回路の利得を大きくすればオフセットは低減するが、多段回増幅は回路発振可能性が高いので、適宜な制御を必要とする。
【００２５】
また、２段を使用するのは、第２差動増幅回路の入力電圧条件を合わせるためである。
【００２６】
検出部６０は、ダイオードＤ１とＲＣフィルタ回路で構成され、増幅部５０で増幅された信号の入力をノードａで受信する。信号の電圧レベルが負方向に減少すると、ダイオードＤ１は、キャパシタＣｃを充電するために順方向にバイアスされる。一方、信号の電圧レベルが正方向に増加すると、ダイオードＤ１は遮断状態に移るため、逆方向バイアスされる。これによりキャパシタＣｃは充電している電流を放出する。このような原理により、信号の最低値レベルが維持される。キャパシタＣｃの静電容量を大きくすると、オフセットを低減できる反面、最低値レベルを検出する時間が長くなる短所がある。一方、キャパシタＣｃの静電容量を小さくするとオフセットは増加するが、最低値レベルを検出する時間は短縮する長所がある。したがって、ＲＣ時定数を適切に調節する必要がある。
【００２７】
バッファ７０は、検出部６０で検出した信号を増幅部５０にフィードバックするために、検出部６０の出力に接続される。出力バッファ７０は連続的なデータ入力の間に基準電圧が変化することを防止して不要な放電パスをブロックするためのＭＯＳトランジスタＴＲ５、及び出力電圧のレベルを調節するためのレベルシフトダイオードＤ２で構成される。
【００２８】
上述したような構成と動作により、最低値レベル検出部５はＴＩＡ４の出力信号レベルの高低に係わらず常にその最低値レベルを検出するようになる。最低値レベルを検出することにより入力信号の有無を正確に判断することが可能になる。信号の最低値レベルが検出されない場合は、入力信号のパワーレベルを検出するため後述するＡＧＣ制御信号が発生される。一般に使用されているピークレベルを検出する最大値検出器は、入力信号が高レベルであれば特に問題はないが、低レベルの場合には最大値電圧レベルを読出すと実際の電圧レベルに対する情報が正確ではないので、入力信号の有無の判断が困難になる。
【００２９】
最低値レベル検出部５が検出した最低値レベルの使用は、ＡＧＣ信号の正確な生成及びパケット間ピリオドの正確な判断を可能に、適正レベルで出力電圧レベルを常に維持することができる。
【００３０】
図９は、図６の各ノードａ、ｂ、ｃにおける電圧レベルを示す波形であり、縦軸は電圧レベル（Ｖ）を示し、横軸は時間(nsec)を示す。
【００３１】
図６及び図９を参照すれば、ａは増幅部５０の出力端（ノードａ）、すなわち２段差動増幅回路を介して出力された出力特性で示し、ｂは検出部６０の出力端（ノードｂ）、すなわちダイオード及びＲＣフィルタ回路を介して出力された一定の電圧特性を示す。ｃはＴＩＡ４の出力端（ノードｃ）から出力される電圧レベル Bottom in を示す。
【００３２】
図１０はプリアンプ１０１における最低値レベル検出部５の入力信号に対する出力信号特性を示す波形である。ここでＴＩＡ４出力信号（ＴＩＡ  ＯＵＴＰＵＴ）の最低値レベルはそれぞれの高低に係わらずに検出される。
【００３３】
再び図４を参照すれば、ＡＧＣ部６は最低値レベル検出部５で検出された最低値レベルに基づいてＡＧＣ制御信号６’を発生し、ＴＩＡ４の利得を調節するように機能する。
【００３４】
光検出部１１０からの出力電力信号は、−３１dBmから−１６dBmの範囲内の電流に変化を有する。その電流変化の範囲を超えると、ＴＩＡ４の出力信号に相当な歪み現象が発生する。従って、ＡＧＣ部６はＴＩＡ４の出力信号の歪みを補償するように動作をしなければならない。このため、本発明の一実施形態では、ＡＧＣ部６は、ＴＩＡ４の出力信号が歪み始める時点、すなわちＴＩＡ４の出力信号の最低値レベルがＴＩＡ４の出力バッファトランジスタをターンオフさせるときに、ＡＧＣ制御信号６’を発生して制御動作を開始するように構成される。
【００３５】
また、ＡＧＣ部６は、入力信号の存在有無を判断するために、最低値レベル検出部５で検出された最低値レベルを分析する信号有無判断部を備えると好ましい。この信号有無判断部は、最低値レベルを分析して入力信号が存在すると判断した場合、信号の存在を示す信号を発生する。一応、入力信号が存在しないと判断した場合には、信号の存在しないことを示す信号を発生する。この信号は、パケットの終了を指示する信号となる。すなわち、パケットの終了を指示する信号は、ＡＧＣ制御信号６’をリセットし、次のパケット初期にＡＧＣ電圧レベルを再設定できるようにする。
【００３６】
このようにして、ＡＧＣ部６の動作基準レベルが極端に低くなることに起因するＴＩＡ４の出力信号のレベルが非常に低くなることを防止する。あるいはまたＡＧＣ部６は、基準レベルが極端に高くなることに起因してＴＩＡ４の出力信号が歪んだ後にＡＧＣ部６自体が動作することを防ぐこともできる。
【００３７】
さらにＡＧＣ部６は、入力トランジスタのコレクタにおける初期化ＡＧＣ制御信号のピークレベルを設定維持する最高値検出器(peak detector)を含み、この最高値検出器により実際のＡＧＣ制御信号６’の変動により発生するジッター(jitter)を極小化する。
【００３８】
ＴＩＡ４の出力信号を受けてそのパワーレベルを検出することで信号レベル検出部７は、入力信号の有無及びパケット間ピリオドの有無を判断するように機能する。信号レベル検出部７は２つの出力信号を出力する。その信号のうち、一つの信号は前述したＬＯＳ信号を発生するためにパルス発生器８とインバータ９１を通過し、他の信号はリセット信号を発生するため回路の入力側に印加される。
【００３９】
また、信号レベル検出部７は、ＴＩＡ４の出力信号をカップリングするキャパシタを備えると好ましく、入力信号のＤＣレベルに係わらず、入力信号のパワーレベルを検出するとよい。
【００４０】
パルス発生器８は、信号レベル検出部７の出力信号を受けてパケットの開始、パケットの終了、パケット間ピリオドを指示するパルス信号を発生する。このパルス発生器８で発生されたパルス信号は、インバータ９１を通じて反転された後、ＬＯＳ信号として出力される。また、パルス発生器８１は、ＡＧＣ部６で発生された出力信号に応答してパルス信号を発生し、パルス発生器８２は、信号レベル検出部７の他の信号に応答してパルス信号を出力する。パルス発生器８１、８２で発生されたパルス信号は、ＮＡＮＤゲート９により否定論理積演算を経て、インバータ９２により反転された後、リセット信号として出力される。すなわち、パルス発生器８、８１、８２はＬＯＳ信号及びリセット信号をパルス信号として発生するためのものである。
【００４１】
出力バッファ１００は、プリアンプの下流にあるＡＴＣ１０２及び制限増幅部１０３に最終出力信号が入力されることを考慮して、その最終出力信号のＤＣレベルを調節する。
【００４２】
図１1Ａは入力電流が１０μAの場合、図１２Ａは入力電流が１００μAの場合のプリアンプ１０１における動作特性を示す出力波形であり、それぞれ縦軸は電圧レベル（Ｖ）を示し、横軸は時間(nsec)を示す。
【００４３】
図１１Ａを参照すると、ＡＧＣ部６は入力電流(例えば、１０μA )が小さいと、制御信号を発生しない。(図１１Ａ)、しかし、ある程度入力電流レベル(例えば１００μA)が大きければ制御信号を発生する(図１２Ａ)。
【００４４】
図１１Ｂ、図１２Ｂはそれぞれ図１１Ａ及び図１２Ａの拡大図で、一つのグラフに示すためにプリアンプ１０１の出力値から１.６Ｖを引いた値で示している。
【００４５】
上述したような過程を経て、プリアンプ１０１で発生したリセット信号は、ＴＩＡ出力信号とともに後端のＡＴＣ１０２に印加される。
【００４６】
再度図４を参照すれば、本発明の一実施形態によるＡＴＣ１０２は、リセット信号に応じてコンバータ出力信号の最高値レベルを検出する最高値レベル検出部２００、リセット信号に応答してコンバータの出力信号の最低値レベルを検出する最低値レベル検出部３００と、最高値及び最低値レベル検出部を経た信号の電圧を分配する一対の抵抗器Ｒ１１、Ｒ１２、及び、基準電圧信号を発生して情報を貯蔵する貯蔵キャパシタＣＰで構成される。このとき、抵抗器Ｒ１１、Ｒ１２は、最高値レベル電圧と最低値レベル電圧との中間値電圧、すなわち基準電圧Ｖrefを発生するように同一の抵抗値を有する。
【００４７】
最高値レベル検出部２００と最低値レベル検出部３００は、それぞれプリアンプ１０１のリセット信号に応答してプリアンプ１０１から出力されたＴＩＡ出力信号の最高値及び最低値を検出する。検出した最高値レベル及び最低値レベルは抵抗器Ｒ１、Ｒ２を通るとそれ自体が中間値電圧として発生される。
【００４８】
つまり、Ｖref＝（Ｖpeak＋Ｖbottom）/２となる。
【００４９】
上記のように、発生された基準電圧は、キャパシタＣＰに貯蔵されて、その後パケット間ピリオドに関する情報として後端に送信される。
【００５０】
図７は、本発明の一実施形態によるＡＴＣ１０２における最高値レベル検出部２００の詳細回路図である。
【００５１】
同図を参照すれば、最高値レベル検出部２００は、入力信号を増幅する増幅部２１０、増幅された信号の最高値レベルを検出する検出部２２０、出力バッファ部２３０、及び電流ソース２４０から構成される。
【００５２】
増幅部２１０は、第１、第２差動増幅器とを含む２段増幅部を備え、２段バッファ２１１は２段増幅の第１、第２差動増幅部間に接続されている。第１差動増幅器は抵抗器Ｒ１、Ｒ２と、トランジスタＴＲ１、ＴＲ２で構成されており、第２差動増幅器は抵抗器Ｒ３、Ｒ４と、トランジスタＴＲ３、ＴＲ４で構成されている。２段増幅部は、電圧オフセットを減少するように構成され信号の最高値レベルを正確に検出する。また、また、２段バッファは第２差動増幅の入力電圧の条件を合わせるように構成される（これに関する詳しい内容は図４及び図５の説明部分を参照）。
【００５３】
検出部２２０は、増幅部２１０で増幅された信号を受信するダイオードＤ１、直列接続されたキャパシタＣＬ及び抵抗器ＲＬ、リセット信号がゲート端子に印加されるＭＯＳトランジスタＭＯＳ１から構成される。
【００５４】
ＭＯＳトランジスタに印加されるリセット信号はＴＩＡで入力信号の有無を判断して発生した信号である。このリセット信号を使用する理由は、ＭＯＳトランジスタはゲート側に電流が殆ど流れないので、放電パスが存在せず、これにより充電は可能であるが放電は不可なので、強制的にリセット信号を与えて放電させるためである。また、キャパシタＣＬと直列連結された抵抗器ＲＬは入力信号のオーバシュート(overshoot)を防止し、誤動作を防ぐ。
【００５５】
上記のように構成された検出部２２０の動作は、次の通りである。信号電圧レベルが正方向に増加すると、ダイオードＤ１は、キャパシタＣＬを充電するために順方向にバイアスされる。一方、信号電圧レベルが負方向に減少すると、ダイオードは、全遮断状態に移るため逆方向にバイアスされる。これによりキャパシタＣＬは、充電中の電流を放出するようになる。このような原理により、信号の最高値レベルが維持される。キャパシタＣＬの静電容量を大きくするとオフセットを減少できる反面、最低値レベルを検出する時間が長くなるという短所がある。一方キャパシタＣＬの静電容量を小さくするとオフセットは増加するが、最低値レベルを検出する時間が短縮する長所がある。したがって、ＲＣ時定数を適切に調節する必要がある。
【００５６】
出力バッファ２３０は、検出部２２０で検出した信号を増幅部２１０にフィードバックするために、検出部２２０の出力に接続される。この出力バッファ２３０は、連続的なデータ入力の間に基準電圧が変化することを防止し、不要な放電パスをブロックするためのＭＯＳトランジスタＭＯＳ２、出力電圧レベルを調整するためのレベルシフトダイオードＤ２、Ｄ３、Ｄ４で構成される。レベルシフトダイオードは、検出部２２０で検出した信号が実際の信号の最低値レベルと出力バッファの出力端における電圧レベルの差が大きいことに起因してフィードバックされないことを防止する。
【００５７】
図８は、本発明の一実施形態によるＡＴＣ１０２における最低値レベル検出部の詳細回路図である。
【００５８】
同図を参照すれば、最低値レベル検出部３００は、入力信号を増幅する増幅部３１０、増幅された信号の最高値レベルを検出する検出部３２０、出力バッファ部３３０、及び電流ソース３４０から構成される。
【００５９】
最低値レベル検出部３００の回路構成及び動作は前述した最高値レベル検出部２００に類似しており、検出部３２０の構成と動作のみが異なる。
【００６０】
検出部３２０は、増幅部３１０で増幅された信号の入力を受信すけるダイオードＤ５、並列接続されたキャパシタＣＰ及び抵抗器ＲＰ、リセット信号がゲート端子に印加されるＭＯＳトランジスタＭＯＳ３から構成される。この検出部３２０では、図７の検出部２２０におけるダイオードＤ１とダイオードＤ５の極性が反対となっており、また、充放電キャパシタＣＰが接地端子でないＶｃｃに接続される点も図７と異なる。また、充放電キャパシタＣＰと並列接続された抵抗器ＲＰはＭＯＳトランジスタＭＯＳ３の初期ドレイン電圧を“０Ｖ”ではなく“５Ｖ”で使用するためのダンピング(damping)機能をする。
【００６１】
検出部３２０は以下のように動作する。信号電圧レベルが負方向に減少すると、ダイオードＤ５はキャパシタＣＰを充電するために順方向にバイアスされ、信号電圧レベルが正方向に増加するとダイオードＤ５は逆方向にバイアスされてキャパシタＣＰは充電されている電流を放出する。このような原理により信号の最低値レベルが維持される。しかし、図８でも出力バッファ構造により自然放電が遂行されないので、検出部３２０はリセット信号に応答して強制的に放電しなければならない。
【００６２】
出力バッファ３３０は検出部３２０で検出した信号を増幅部３１０にフィードバクするために検出部３２０の出力に接続される。出力バッファ３３０は、連続的なデータ入力の間に基準電圧が変化することを防止し、不要な放電パスをブロックするためのＭＯＳトランジスタＭＯＳ４、出力電圧レベルを調整するためのレベルシフトダイオードＤ６、Ｄ７で構成される。レベルシフトダイオードＤ６、Ｄ７は、検出部３２０で検出した信号が実際の信号の最低値レベルと出力バッファ端における電圧レベル値との差が大きいことに起因してフィードバックされないことを防止する。
【００６３】
図１３は、ＡＴＣ１０２における最高値レベル検出部の入力信号対出力信号特性を示す波形図であり、図１４は、ＡＴＣ１０２における最低値レベル検出部の入力信号対出力信号特性を示す波形図である。これらの図から、入力信号の最高値レベルが正確に検出されていることを確認できる。
【００６４】
図１５は、ＡＴＣ１０２の出力特性を示す波形図である。特に、プリアンプ１０１で発生されたリセット信号に基づくＡＴＣ１０２の最終出力特性を示す。Ｖｒｅｆは、最低値レベル電圧（１５mVpp）と最高値レベル電圧(７５０mVpp)に基づいて発生された基準電圧である。
【００６５】
以上、詳細な説明では具体的な一実施形態に基づいて本発明を説明したが、本発明の範囲を外れない限り多様な変形が可能であるのはもちろんのことである。
【００６６】
【発明の効果】
上述したように本発明によれば、パケット間ピリオドで、初期化するリセット信号を発生することができる。これにより、バーストモード光受信機の適用時にリセット信号を発生するための付加的回路を構成する必要がなくなり当該受信機サイズを縮小化できる効果がある。
【図面の簡単な説明】
【図１】  受動型光通信ネットワークの構成を示す図。
【図２】  従来技術によるバーストモード光受信機の構成を示す概略図。
【図３】  本発明によるバーストモード光受信機の構成を示す概略図。
【図４】  本発明によるバーストモード光受信機の構成をより詳細に示す図。
【図５】  本発明による前置増幅部内の最低値レベル検出部の構造を示す概略図。
【図６】本発明による前置増幅部内の最低値レベル検出部の詳細回路図。
【図７】本発明による判別しきい値制御部内の最高値レベル検出部の詳細回路図。
【図８】本発明による判別しきい値制御部内の最低値レベル検出部の詳細回路図。
【図９】本発明による前置増幅部内の最低値レベル検出部の各ノードa、b、cでの電圧レベルを示す波形図。
【図１０】本発明による前置増幅部内の最低値レベル検出部の入力信号に対する出力信号の特性を示す波形図。
【図１１】本発明によるバーストモード光受信機の小さい入力電流による前置増幅部の動作特性を示す出力波形図。
【図１２】本発明によるバーストモード光受信機の大きい入力電流による前置増幅部の動作特性を示す出力波形図。
【図１３】本発明による判別しきい値制御部内の最高値レベル検出部の入力信号に対する出力信号の特性を示す波形図。
【図１４】本発明による判別しきい値制御部内の最低値レベル検出部の入力信号に対する出力信号の特性を示す波形図。
【図１５】本発明によるバーストモード光受信機の判別しきい値制御部の最終出力特性を示す波形図。
【符号の説明】
５  最低値レベル検出部
６  ＡＧＣ部
７  信号レベル検出部
８  パルス発生器
９  ＮＡＮＤゲート
１１０  光検出部
【図１】
0003813943.tif 000002
【図２】
0003813943.tif 000003
【図３】
0003813943.tif 000004
【図４】
0003813943.tif 000005
【図５】
0003813943.tif 000006
【図６】
0003813943.tif 000007
【図７】
0003813943.tif 000008
【図８】
0003813943.tif 000009
【図９】
0003813943.tif 000010
【図１０】
0003813943.tif 000011
【図１１】
0003813943.tif 000012
【図１２】
0003813943.tif 000013
【図１３】
0003813943.tif 000014
【図１４】
0003813943.tif 000015
【図１５】
0003813943.tif 000016