(57)【特許請求の範囲】
【請求項１】
レーダ用のタイミングパルス発生回路であって、
第１の周波数ｆｔにより前記レーダの送信パルスを生成する送信用発振器と、
第２の周波数ｆｒにより前記レーダの受信サンプリングパルスを生成する受信用発振器とを備え、
周波数差Δｆ＝｜Ｎ・ｆｔ−ｆｒ｜（Ｎは２以上の整数）が、０＜Δｆ＜＜ｆｔを満たすタイミングパルス発生回路において、
前記送信パルスと前記受信サンプリングパルスから、前記周波数差Δｆに応じた変動周期で変動するパルス幅をもつ変換パルスを生成する位相差パルス幅変換器と、
前記変換パルスから、前記パルス幅の変動周期に対応した周期をもつパルス信号を生成する回路と、
前記回路から入力されるパルス信号の周期と所望の変動周期との誤差に基づいて、前記送信用発振器もしくは受信用発振器の周波数を制御し、前記パルス信号の周期が前記所望の変動周期となるように調整を行うマイクロプロセッサと、
を備えたことを特徴とするタイミングパルス発生回路。
【請求項２】
請求項１記載のタイミングパルス発生回路において、
前記回路は、前記変換パルスを所定の時定数で平滑化する低域通過フィルタと、前記低域通過フィルタ出力の所定の時点を検出して前記パルス信号を出力する検出回路とを有するタイミングパルス発生回路。
【請求項３】
請求項２記載のタイミングパルス発生回路において、
前記所定の時点は、前記低域通過フィルタ出力の信号波形が所定の閾値を通過する時点であるタイミングパルス発生回路。
【請求項４】
請求項２または３記載のタイミングパルス発生回路において、
前記マイクロプロセッサは、前記所定の時点における前記低域通過フィルタ出力の信号レベル、または前記所定の時点における前記低域通過フィルタ出力の変化率に基づき、
第１の周波数がＮ倍された送信パルスと受信サンプリングパルスとの位相差の進行方向を判定し、その進行方向に応じて前記周波数を制御するタイミングパルス発生回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のタイミングパルス発生回路において、
送信用発振器の出力をもとに所定の演算規則に従う符号を発生する回路を備えたことを特徴とするタイミングパルス発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はレーダのタイミングパルス発生回路に関するものである。
【０００２】
【従来の技術】
パルスレーダは、送信パルスに対する反射パルスを検出することにより、対象物を検出する。このパルスレーダの受信回路においては、反射パルスの時間軸伸張（以下等価時間変換ともいう）が行われる。その場合、送信パルスに対して位相が連続的に変化するサンプリングパルスが使用される。このようなサンプリングパルスの生成方法として以下の２つの方式が知られている。
【０００３】
第１の方式では、送信パルスを電圧遅延時間変換器を経由させ、遅延時間制御電圧に比例した遅延時間のサンプリングパルスを得る。先行技術の例として、特願平８−５２００１６号に示される実施例が挙げられる。
【０００４】
遅延時間制御電圧には通常ランプ波形が用いられ、時間に比例した遅延サンプリングパルスを発生させサンプリング回路より等価時間変換を行う。しかしながら、このようなオープンループ制御では外乱（温度変化など）により高い距離精度が得られない。
【０００５】
第２の方式では、発振周波数ｆｔの発振器による送信パルスと、発振周波数ｆｓの発振器によるサンプリングパルスの両パルスの周波数差Δｆ（＝|ｆｔ−ｆｓ|）を検出し、ｆｔまたはｆｓを周波数制御することでΔｆを一定の値に保ち、ｆｔ／Δｆの倍率で等価時間変換を行う。この手順による先行技術の例が特願平１１−０４１９７４号や米国特許第４，１３２，９９１号に示されている。
【０００６】
例えばレーダ探知範囲を５ｍとした場合、電磁波の往復に要する走行時間は33.3nsである。ここでｆｔを３０．００００００ＭＨｚ固定とし、ｆｓを２９．９９９００ＭＨｚに周波数制御することによって送信パルスの位相に対してサンプリングパルスの位相がスムーズに１０ｍｓ周期でスライドを繰り返す。これによって送信パルスの周期である３３．３ｎsが１０ｍｓという３０万倍の周期に等価時間変換されることになる。
【０００７】
ここで発振器に水晶振動器を用いることで周波数精度をｐｐｍオーダーの温度安定度まで向上させることができる。これによりサンプリングパルスの位相変化の直線性が保証され、第１の方法で必要であった等価時間を校正調整する工程が不要となり大幅な工程短縮が可能となる。
【０００８】
しかしながら、この方法の問題点としてレーダの探知距離を決定するサンプリングパルス周波数によって、送信パルス周波数が決まることにある。最大探知距離が５ｍの近距離レーダの例では送信パルス周波数が３０ＭＨｚ程度となり毎秒３０００万回の送信インパ
ルスを放出することとなる。超音波と異なり電波の利用には法的規制があり、必要以上の電波を放射することは好ましくない。
【０００９】
この問題を解決するためには送信パルスとサンプリングパルス周波数の比を１：Ｎに設定することが考えられる。このような２つの周波数のビート周波数であるΔｆを生成するための手法としてＮ倍高調波ミキサーの公知の現象を利用する。この例が米国特許第６，０７２，４２７号に示されている。
【００１０】
しかしながら上記方式では周波数制御ループ（ＦＬＬ）に多数のアナログ回路を必要とするため、回路の大型化、調整工数の増加につながるという課題があった。
【００１１】
【発明が解決しようとする課題】
本発明は上記の従来技術の課題を解決するためになされたものである。本発明は、少ない部品点数で高精度のパルス発生器を提供し、回路の調整工数あるいは校正工数を低減することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明は、以下の手段を採用した。すなわち、本発明は、レーダ用のタイミングパルス発生回路（１００）であって、
第１の周波数ｆｔにより上記レーダの送信パルスを生成する送信用発振器（１０１）と、
第２の周波数ｆｒにより上記レーダの受信サンプリングパルスを生成する受信用発振器（１０３）とを備え、
周波数差Δｆ＝｜Ｎ・ｆｔ−ｆｒ｜（Ｎは２以上の整数）が、０＜Δｆ＜＜ｆｔを満たすタイミングパルス発生回路において、
上記送信パルスと上記受信サンプリングパルスから、前記周波数差Δｆに応じた変動周期で変動するパルス幅をもつ変換パルスを生成する位相差パルス幅変換器（１０５）と、
上記変換パルスから、前記パルス幅の変動周期に対応した周期をもつパルス信号を生成する回路（１０６、１０７、１０９）と、
上記回路から入力されるパルス信号の周期と所望の変動周期との誤差に基づいて、上記送信用発振器（１０１）もしくは受信用発振器（１０３）の周波数を制御し、上記パルス信号の周期が上記所望の変動周期となるように調整を行うマイクロプロセッサと、を備えたことを特徴とする。
【００１３】
好ましくは、上記タイミングパルス発生回路において、
上記回路は、上記変換パルスを所定の時定数で平滑化する低域通過フィルタ（１０６）と、上記低域通過フィルタ出力の所定の時点を検出して上記パルス信号を出力する検出回路（１０９）とを有するものでもよい。
【００１４】
好ましくは、上記タイミングパルス発生回路（１００）において、
上記所定の時点は、上記低域通過フィルタ出力の信号波形が所定の閾値を通過する時点であってもよい。
【００１５】
好ましくは、上記タイミングパルス発生回路（１００）において、
上記マイクロプロセッサは、上記所定の時点における上記低域通過フィルタ出力（１０８）の信号レベル、またはその所定の時点における上記低域通過フィルタ出力（１０８）の変化率に基づき、第１の周波数がＮ倍された送信パルスと受信サンプリングパルスとの位相差の進行方向を判定し、その進行方向に応じて上記周波数を制御してもよい。
【００１６】
好ましくは、上記タイミングパルス発生回路（１００）において、
送信用発振器（１０１）の出力をもとに所定の演算規則に従う符号を発生する回路（２００）を備えてもよい。
【００１７】
上記構成をとることでマイクロコンピュータ等のデジタル制御装置との親和性が増す。これにより、アナログ回路部品点数および調整箇所を削減した上で、デジタル制御装置により送信パルスと受信パルスとの周波数の差を高精度に制御できる。
【００１８】
また送信パルスに例えば擬似雑音符号を用いることで放射電力密度を拡散できることから、他機器への妨害低減および他機器妨害からの耐性強化を図ることができる。
【００１９】
【発明の実施の形態】
以下に図面を参照して、本発明の好適な実施の形態を説明する。
【００２０】
《第１実施形態》
図１から図３の図面に基づいて、本発明の第１実施形態に係るタイミングパルス発生回路について説明する。図１は、このタイミングパルス発生回路のブロックダイアグラムであり、図２は、このタイミングパルス発生回路の信号の変化を示す信号波形図であり、図３は、図１に示したマイクロプロセッサ１１０の処理を示すフローチャートである。
【００２１】
＜回路構成＞図１は本発明に関わるタイミングパルス発生回路のブロックダイアグラムである。
【００２２】
このタイミングパルス発生回路は、異なるクロックを生成する２つの水晶発振器（電圧制御水晶発振器１０１および水晶発振器１０３）と、この２つの水晶発振器の位相差を検出する位相差パルス幅変換器１０５と、この位相差パルス幅変換器１０５の低周波成分を検出するローパスフィルタ１０６と、ローパスフィルタ１０６の出力信号を増幅するＡＣ増幅器１０７と、増幅されたローパスフィルタ１０６の出力信号からインパルスを発生させる微分回路１０９と、微分回路１０９のインパルスを割込信号として検出し、チャージポンプ回路１１４を通じて上記電圧制御水晶発振器１０１の発振周波数を制御するマイクロプロセッサ１１０とから構成される。
【００２３】
電圧制御水晶発振器１０１は、発振周波数ｆｔであり、送信クロック１０２を生成する（以下、周波数ｆｔの送信クロック１０２を送信クロックｆｔともいう）。この発振周波数ｆｔは、電圧制御端子への電圧により制御可能である。
【００２４】
また、水晶発振器１０３は、発振周波数ｆｒであり、受信クロック１０４を生成する（以下、周波数ｆｒの受信クロック１０４を受信クロックｆｒともいう）。ここでｆｔとｆｒの関係は(Ｎ・ｆｔ−ｆｒ)＝Δｆ＞０（Ｎは２以上の自然数、Δfはftより十分小さな
ビート周波数）に設定される。
【００２５】
位相差パルス幅変換器１０５はフリップフロップで構成され、前記送信クロックのＯＮ期間中の最初に到来した前記受信クロックの立ち上がりでセットし、前記送信クロックの立下りで直ちにリセットする。
【００２６】
この位相差パルス幅変換器１０５の出力は、パルス幅を最大値から最小値へ、さらに最小値から最大値へと段階的に変化させるパルス信号となる。このパルス幅が最大値から次の最大値（または最小値から次の最小値）へ変化する周期は、１／Δｆである。
【００２７】
位相差パルス幅変換器１０５の出力はローパスフィルタ１０６、ＡＣ増幅器１０７を経由し、ビート信号１０８を生成する。
【００２８】
ビート信号１０８は、不図示の２段のインバータによって、所定のスレッショルドにおいてステップ形状に波形整形され、さらに、微分回路１０９により、ビート信号１０８の所定の変化点に同期したパルス信号１１１が得られる。
【００２９】
ここでパルス信号１１１はマイクロプロセッサ１１０の割込ポートに入力される。マイクロプロセッサ１１０は、割込信号の周期（以下パルス周期という）を計測することで、上記ビート信号１０８の現在の周期を知ることができる。
【００３０】
また、ＡＤ変換器１１２は、上記割り込み信号入力時点でのビート信号１０８を取り込み、マイクロプロセッサ１１０に引き渡す。
【００３１】
上記パルス周期、すなわち、その逆数であるビート周波数を所定の値Δｆに制御するため、マイクロプロセッサ１１０は、出力信号１１３のパルス幅を制御し、さらに、チャージポンプ回路１１４を通して前記電圧制御水晶発振器１０１の発振周波数を電圧制御する。また、マイクロプロセッサ１１０の出力信号１１３の出力ポート１１３Ａは、スリーステート回路であり、ＨＩＧＨ（高電圧）、ＬＯＷ（低電圧）、および高インピーダンスの各状態を取り得る。
【００３２】
チャージポンプ回路１１４は、反転出力の積分回路であり、出力信号１１３の積分値の反転出力電圧により、電圧制御水晶発振器１０１の可変キャパシタを制御する。
【００３３】
マイクロプロセッサ１１０が出力信号１１３を出力しない状態では、出力ポート１１３Ａは、高インピーダンス状態である。
【００３４】
そして、例えば、送信パルスｆｔを増加させる必要がある場合、マイクロプロセッサ１１０は、出力信号１１３として、ＬＯＷレベルのパルスを出力する。この出力パルスは、チャージポンプ回路１１４により、積分され、反転出力されて、電圧制御水晶発振器１０１の発振周波数を増加させる（可変キャパシタの容量を減少させる）。このとき、マイクロプロセッサ１１０は、出力信号１１３のパルス幅を調整することにより、発振周波数の増加の程度を選択する。
【００３５】
一方、送信パルスｆｔを減少させる必要がある場合、マイクロプロセッサ１１０は、出力信号１１３として、ＨＩＧＨレベルのパルスを出力する。この出力パルスは、チャージポンプ回路１１４により、積分され、反転出力されて、電圧制御発振器１０１の発振周波数を減少させる（可変キャパシタの容量を増加させる）。このときも、マイクロプロセッサ１１０は、出力信号１１３のパルス幅を調整することにより、発振周波数の減少の程度を選択する。このような制御により、マイクロプロセッサ１１０は、ビート周波数の周期を所定値に固定する。
【００３６】
前記送信クロック１０２は微分回路１０９を経由して送信パルス１１６を生成し、不図示のマイクロ波パルス送信機を経由してアンテナから空間に放射される。前記位相差パルス幅変換器１０５の出力は微分回路１０９を経由した立ち上がりをサンプリングパルス１１５としてアンテナから受信された信号の等価時間変換を行う。
【００３７】
＜信号波形＞図２は、図１のタイミングパルス発生回路における各信号の変化を示す信号波形図である。
【００３８】
図２（１）は、図１に示した各波形の実時間におけるタイミングを示している。図２（１）に示すように、送信クロックｆｔと受信クロックｆｒの立ち上がりのずれにより、遅
延サンプリング時間５００が生ずる。この遅延サンプリング時間５００は、送信クロックごとに増加していく。
【００３９】
したがって、位相差パルス幅変換器１０５の出力（以下、フリップフロップ出力５０１という）は受信クロックｆｒの１周期の期間にわたって立ち上がり時間が直線的に遅れてゆく。
【００４０】
一方、フリップフロップ出力５０１の立ち下がりのタイミングは、送信クロックｆｔの立ち下がりのタイミングに固定される。このため、フリップフロップ出力５０１のパルス幅は、周期１／Δｆ（本実施形態では１０ｍｓに設定）で最小パルス幅と最大パルス幅の間を変化する。この変化は、送信クロックｆｔにしたがい、段階的に発生する。
【００４１】
このように、パルス幅が段階的に変化するフリップフロップ出力５０１をローパスフィルタ１０６に通過させると、ローパスフィルタ出力５０２の波形が得られる。このローパスフィルタ出力５０２は、フリップフロップ出力５０１のパルス幅に応じて信号レベルを変化させたのこぎり波となる。
【００４２】
ここでＮ・ｆｔ＞ｆｒの場合、ローパスフィルタ出力５０２は図２（２）で示すようなのこぎり波形となる。すなわち、送信クロックｆｔごとに、受信クロックが位相を進めるため、フリップフロップ出力５０１のパルス幅は段階的に小さくなり、ローパスフィルタ出力５０２の信号レベルは、減少していく。この信号レベルの減少は、上記周期１／Δｆの間継続した後、信号レベルが元のレベルに戻る（この時点で送信クロックｆｔと受信クロックｆｒとの位相差が元に戻る）。このように、のこぎり波の周期は、１／Δｆとなる。
【００４３】
このローパスフィルタ出力５０２をＡＣ増幅器１０７で反転増幅すると、ビート信号１０８が得られる。ビート信号１０８を所定のスレッショルド５０３で整形し、その立ち下がりでパルス信号１１１を発生させる。このパルス信号１１１が、マイクロプロセッサの割込信号となる。
【００４４】
逆にＮ・ｆｔ＜ｆｒとなった場合、ビート信号１０８は図２（３）のような逆のこぎり形状となる。この状態でレーダ受信を行うと、受信波形が時間軸上で反転するため、Ｎ・ｆｔ＞ｆｒの状態に戻す必要がある。しかしながらパルス信号１１１のみでは反転・非反転の判定が行えない。そこで、本タイミングパルス発生回路では、割込時点のビート信号１０８の電圧をＡＤ変換器１１２で取り込み、その大小を見ることで時間軸上での反転・非反転を判定し、周波数制御を行う。
【００４５】
すなわち、図２（２）のビート信号１０８は、立ち下がりが急峻であるため、割込時点のビート信号１０８の電圧は、短時間で非常に小さくなる（割込時点のビート信号１０８の変化率が大きい）。一方、図２（３）のビート信号１０８Ａは、図２（２）のビート信号１０８と比較して立ち下がりが緩やかであるため、割込時点のビート信号１０８の電圧は、短時間で小さくならない（割込時点のビート信号１０８Ａの変化率が小さい）。このように、割込時点のビート信号１０８（またはビート信号１０８Ａ）の電圧あるいは電圧の変化率により、図２（２）の非反転状態、または（３）の反転状態いずれの状態であるかを判定する。
【００４６】
なお、本実施形態におけるタイミングパルス発生回路では、非反転状態において送信クロックｆｔを調整し、送信クロックｆｔ×Ｎと受信クロックｆｒによるビート周波数を所定値に固定する制御を行う。また、反転状態においては、送信クロックｆｔを増加させて非反転状態に遷移させる制御を行う。
【００４７】
＜作用と効果＞図３のフローチャートに、マイクロプロセッサ１１０の処理手順を示す。この処理は、図１に示したパルス信号１１１の割り込み入力により起動される。この処理では、マイクロプロセッサ１１０は、まず、ビート信号１０８をＡＤ変換する（Ｓ１）。そしてマイクロプロセッサ１１０は、ビート信号１０８のレベルから位相変化方向を判定する（Ｓ２）。
【００４８】
位相変化方向が非反転の場合、マイクロプロセッサ１１０は、前回のタイマ起動時から現在までの周期タイマ測定値（以下周期タイマデータという）を格納し、改めて周期タイマをクリアして、周期タイマをスタートさせる（Ｓ３）。
【００４９】
次に、マイクロプロセッサ１１０は、上記周期タイマデータと１０ｍｓとの減算を実行し、誤差を算出する（Ｓ４）。そして、マイクロプロセッサ１１０は、以下のように誤差の大小に応じてチャージポンプ回路１１４への補正値をセットする。
【００５０】
誤差が１０％以上ある場合（Ｓ５でＹＥＳの場合）、マイクロプロセッサ１１０は大補正値をセットする（Ｓ９）。この補正値は、マイクロプロセッサの出力信号１１３のパルス幅を規定する。
【００５１】
また、誤差が１０％未満で、５％以上ある場合（Ｓ６でＹＥＳの場合）、マイクロプロセッサ１１０は中補正値をセットする（Ｓ１０）。
【００５２】
また、誤差が５％未満で、１％以上ある場合（Ｓ７でＹＥＳの場合）、マイクロプロセッサ１１０は小補正値をセットする（Ｓ１１）。
【００５３】
次に、マイクロプロセッサ１１０は、チャージポンプ回路１１４への出力ポート１１３Ａを低インピーダンス状態にする（Ｓ１２）。
【００５４】
次に、マイクロプロセッサ１１０は、Ｓ４で算出した誤差が正か負かを判定する（Ｓ１３）。
【００５５】
誤差が正の場合（Ｓ１３の判定でＹＥＳの場合）、マイクロプロセッサ１１０は、チャージポンプ回路１１４への出力信号１１３としてＬＯＷレベルの信号を出力する（Ｓ１４）。
【００５６】
誤差が負の場合（Ｓ１５の判定でＮＯの場合）、マイクロプロセッサ１１０は、チャージポンプ回路１１４への出力信号１１３としてＨＩＧＨレベルの信号を出力する（Ｓ１５）。
【００５７】
次に、マイクロプロセッサは、Ｓ９からＳ１１により設定された補正値に基づき、不図示のタイマを起動し、タイマ終了までＳ１４またはＳ１５の処理をループする（Ｓ１６）。
【００５８】
次に、マイクロプロセッサ１１０は、チャージポンプ回路１１４への出力ポート１１３Ａを高インピーダンス状態にする（Ｓ１７）。このＳ１４またはＳ１５からＳ１７の処理により、上記補正値で規定されるパルス幅のパルスが生成され、チャージポンプ回路１１４に出力される。その後、マイクロプロセッサ１１０は、処理を終了する。
【００５９】
また、Ｓ２の判定で、位相変化方向が反転であった場合、マイクロプロセッサ１１０は、チャージポンプ回路１１４への出力ポート１１３Ａを低インピーダンス状態にする（Ｓ
１８）。そして、マイクロプロセッサ１１０は、ＬＯＷレベルのパルスでチャージポンプ回路１１４を駆動し（Ｓ１４）、さらに、Ｓ１４およびＳ１５の処理を実行する。これにより、送信クロックｆｔが増加され、位相変化方向が非反転の方向に制御される。
【００６０】
また、Ｓ７の判定で、誤差が１％未満ある場合（Ｓ７でＮＯの場合）、マイクロプロセッサ１１０は、処理を終了する。
【００６１】
以上説明したように、本実施形態によれば、近距離レーダ用の高精度タイミングパルス発生回路を簡単な回路で低コストに構成できる。タイムベース精度は水晶発振器精度で定まり、従来技術で必要であった時間精度に関する調整および校正が不要となり、大幅に工程削減が可能となる。
【００６２】
また、マイクロプロセッサ１１０がビート信号１０８の周期をモニタし、周波数制御することから、温度変化に対しても安定である。また送信放射電力を必要最小限に抑え微弱無線規格に適合する近距離レーダが構成できる。
【００６３】
以上のような本発明の効果は、従来の超音波距離センサーの欠点をなくし、電波距離センサーの普及に貢献する。
【００６４】
＜変形例＞上記実施形態では送信クロック用に電圧制御水晶発振器１０１を用い、時間軸上の非反転状態において送信クロックｆｔを調整し、送信クロックｆｔ×Ｎと受信クロックｆｒによるビート周波数を所定値（１００ＭＨｚ）に固定する制御を行った。また、反転状態においては、送信クロックｆｔを増加させて非反転状態に遷移させる制御を行った。しかし、本発明の実施は、このような構成には限定されない。例えば、受信クロック側の水晶発振器１０３を電圧制御可能なものとして、受信クロックｆｒを調整することによりに図３と同様の制御を実現してもよい。またビート周波数は１００ＭＨｚ（ビート周期１０ｍｓ）に限定されるわけでなく、回路設計に応じて適切なビート周波数を選択すればよい。
【００６５】
《第２実施形態》本発明の第２実施形態を図４に基づいて説明する。図４は、本第２実施形態におけるタイミングパルス発生回路の特徴部分が示されている。上記第１の実施の形態では、送信クロックｆｔ（×Ｎ）と受信クロックのビート周波数をマイクロプロセッサ１１０により制御するタイミングパルス発生回路を説明した。
【００６６】
本実施形態においては、この送信クロックを擬似雑音発生器２００によりコード化するタイミングパルス発生回路について説明する。
【００６７】
その他の構成および作用については第１の実施の形態と同一なので、同一の構成部分については同一の符号を付して、その説明は省略する。
【００６８】
図４は、本第２実施形態におけるタイミングパルス発生回路の特徴部分を示す図である。図４に示すように、本実施形態においては、電圧制御水晶発振器１０１の出力を擬似雑音発生器２００の入力とし、該擬似雑音発生器２００の出力を送信クロック１０２とする。
【００６９】
さらに、第１実施形態と同様、送信クロックｆｔと受信クロックｆｒの関係が|Ｎ・ｆ
ｔ−ｆｒ|＝Δｆ（Ｎは自然数）となるように、タイミングパルス発生回路を構成する。
【００７０】
このタイミングパルス発生器は、第１実施形態の場合と同様、Ｎを大きくとることによって送信電力の時間平均を低減する。さらに、本実施形態では、擬似雑音発生器２００に
よる出力信号のタイミングで送信パルスを送信することによって送信電磁波における電力の周波数分布密度を拡散できる。これにより、このタイミングパルス発生回路では、他機器からの妨害低減、および他機器への妨害を低減することができる。
【００７１】
すなわち、上記第１実施形態のマイクロ波パルス送信機で生成される特定周波数における電力密度を低減させ、擬似雑音発生器２００の出力信号によって所定範囲に拡散された周波数分布密度の送信電力によりレーダ計測を実施できる。
【００７２】
【発明の効果】
本発明によれば、少ない部品点数で高精度のレーダ用パルス発生器を提供することができる。
【００７３】
また、本発明によれば、レーダ用パルス発生器において、従来技術で必要であった時間精度に関する調整工数あるいは校正工数の削減が可能となる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態に係るタイミングパルス発生回路のブロックダイアグラムである。
【図２】  タイミングパルス発生回路の信号の変化を示す信号波形図である。
【図３】  マイクロプロセッサ１１０の処理を示すフローチャートである。
【図４】  本発明の第２実施形態に係るタイミングパルス発生回路の特徴部分を示す図である。
【符号の説明】
１００  タイミングパルス発生回路
１０１  電圧制御水晶発振器
１０２  送信クロック
１０３  水晶発振器
１０４  受信クロック
１０５  位相差パルス幅変換器
１０６  ローパスフィルタ
１０７  ＡＣ増幅器
１０８  ビート信号
１０９  微分回路
１１０  マイクロプロセッサ
１１１  パルス信号
１１２  ＡＤ変換器
１１３  マイクロプロセッサ出力
１１４  チャージポンプ回路
１１５  サンプリングパルス
１１６  送信パルス
２００  擬似雑音発生器
５００  遅延サンプリング時間
５０１  フリップフロップ出力
５０２  ローパスフィルタ出力
５０３  スレッショルド
【図１】
0003774128.tif 000002
【図２】
0003774128.tif 000003
【図３】
0003774128.tif 000004
【図４】
0003774128.tif 000005