(57)【特許請求の範囲】
【請求項１】
半導体基板の表面を覆う絶縁膜の上に１層目の配線層を形成する工程と、
前記絶縁膜の上に前記１層目の配線層を覆い且つ該配線層より厚く第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上面を化学・機械的研磨法により平坦化する工程と、
最も上から順に反射防止用のＴｉＮ又はＴｉＯＮ膜、窒化防止用のＴｉ膜及びＡｌ又はＡｌ合金膜を各々有する２層目の複数の配線層をほぼ等しい厚さで前記第１の層間絶縁膜の平坦状の上面に形成する工程と、
前記第１の層間絶縁膜の上に前記２層目の各配線層を覆い且つ該配線層より厚く第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上面を化学・機械的研磨法により平坦化する工程と、
前記第２の層間絶縁膜の上面を平坦化した後、ＣＨＦ３とＯ２とＨｅとを含むガス又はＣＨＦ３とＣＦ４とＡｒとを含むガスをエッチングガスとし且つレジスト層をマスクとする選択的ドライエッチング処理により前記第２の層間絶縁膜に前記２層目の複数の配線層にそれぞれ対応した複数の接続孔を形成する工程であって、該複数の接続孔の底をいずれも前記ＴｉＮ又はＴｉＯＮ膜を貫通させずに該ＴｉＮ又はＴｉＯＮ膜中に位置させるためのエッチング時間を設定した上で該エッチング時間中だけ前記選択的ドライエッチング処理を行なうものと、
前記レジスト層を酸化性雰囲気中でのアッシングにより除去した後、前記第２の層間絶縁膜の上に前記複数の接続孔をそれぞれ介して前記２層目の複数の配線層につながるように３層目の複数の配線層を形成する工程と
を含む多層配線形成法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、ＬＳＩ等の半導体装置の製造に用いられる多層配線形成法に関し、特に層間接続状態がＴｉＮ膜の下に敷いたＴｉ膜の酸化により悪化するのを防ぐことにより接続抵抗及びそのばらつきを低減するようにしたものである。
【０００２】
【従来の技術】
従来、多層配線構造としては、図７に示すものが知られている（例えば、特開平５−１９０６８９号公報参照）。
【０００３】
図７の構造を得るには、半導体基板１０の表面を覆う絶縁膜１２の上にＴｉＮ膜（バリアメタル膜）１４ａ、Ａｌ又はＡｌ合金膜（配線材膜）１４ｂ、Ｔｉ膜（窒化防止膜）１４ｃ及びＴｉＮ膜（反射防止膜）１４ｄを有する下方配線層１４を形成した後、配線層１４を覆って層間絶縁膜１６を形成する。そして、レジスト層をマスクとする選択エッチング処理により絶縁膜１６に配線層１４の一部に対応した接続孔１６Ａを形成する。この後、Ｏ2 アッシングによりレジスト層を除去してから、上方配線層１８を形成する。配線層１８は、接続孔１６Ａを介して配線層１４に接続される。
【０００４】
【発明が解決しようとする課題】
上記した従来技術によると、ＴｉＮ膜１４ｄの下にＴｉ膜１４ｃを敷いたので、ＴｉＮ膜１４ｄを反応性スパッタ法で形成する際にＡｌ又はＡｌ合金膜１４ｂの表面の窒化を防止することができ、配線層１４，１８間の接続部（層間接続部）の接続抵抗を大幅に低減することができる。
【０００５】
ところが、発明者の研究によると、接続孔１６Ａの形成状況によっては層間接続部の接続抵抗が相当に大きくなることが判明した。また、接続抵抗が増大するのは、接続孔１６Ａの形成時にＴｉＮ膜１４ｄの一部が除去されてＴｉ膜１４ｃが露呈した状態でＯ2 アッシングによりレジスト層を除去するためＴｉ膜１４ｃの露呈部が酸化されることによるものと推測された。
【０００６】
接続抵抗増大のメカニズムを知るため、図８に示すような試料を作成した。すなわち、図７に示したように半導体基板１０の表面を覆う絶縁膜１２の上に２００ｎｍの厚さのＴｉ膜１４ｃを形成した後、その上に層間絶縁膜１６として５００ｎｍの厚さのシリコンオキサイド膜をプラズマＣＶＤ（ケミカル・ベーパー・デポジション）法により形成した。そして、レジスト層をマスクとする選択的なドライエッチング処理により絶縁膜１６に接続孔１６Ａを形成した。このときのドライエッチング条件は、ガス流量ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５／３０／１００ｓｃｃｍ、高周波電力７００Ｗ、ガス圧力２６．７Ｐａ（２００ｍＴｏｒｒ）、処理時間１８２秒であった。この後、Ｏ2 アッシングによりレジスト層を除去してから、接続孔１６Ａの底のＴｉ膜１４ｃをオージェで深さ方向（矢印ｄの方向）に元素分析した。
【０００７】
図９は、オージェ分析の結果を示すもので、２１は酸素（Ｏ）、２２はチタン（Ｔｉ）、２３はフッ素（Ｆ）の各分布を示し、Ｓは、図８に示すようにＴｉ膜１４ｃの表面位置を示す。
【０００８】
図９の分析結果によれば、接続孔１６Ａ内でＴｉ膜１４ｃが酸化されていることがわかる。そして、ドライエッチング処理にはＯ2 が用いられていないので、アッシング処理中に酸化が行なわれていると考えられる。
【０００９】
この発明の目的は、層間接続部の接続抵抗及びそのばらつきを低減することができる新規な多層配線形成法を提供することにある。
【００１０】
【課題を解決するための手段】
この発明に係る多層配線形成法は、
半導体基板の表面を覆う絶縁膜の上に１層目の配線層を形成する工程と、
前記絶縁膜の上に前記１層目の配線層を覆い且つ該配線層より厚く第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上面を化学・機械的研磨法により平坦化する工程と、
最も上から順に反射防止用のＴｉＮ又はＴｉＯＮ膜、窒化防止用のＴｉ膜及びＡｌ又はＡｌ合金膜を各々有する２層目の複数の配線層をほぼ等しい厚さで前記第１の層間絶縁膜の平坦状の上面に形成する工程と、
前記第１の層間絶縁膜の上に前記２層目の各配線層を覆い且つ該配線層より厚く第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上面を化学・機械的研磨法により平坦化する工程と、
前記第２の層間絶縁膜の上面を平坦化した後、ＣＨＦ３とＯ２とＨｅとを含むガス又はＣＨＦ３とＣＦ４とＡｒとを含むガスをエッチングガスとし且つレジスト層をマスクとする選択的ドライエッチング処理により前記第２の層間絶縁膜に前記２層目の複数の配線層にそれぞれ対応した複数の接続孔を形成する工程であって、該複数の接続孔の底をいずれも前記ＴｉＮ又はＴｉＯＮ膜を貫通させずに該ＴｉＮ又はＴｉＯＮ膜中に位置させるためのエッチング時間を設定した上で該エッチング時間中だけ前記選択的ドライエッチング処理を行なうものと、
前記レジスト層を酸化性雰囲気中でのアッシングにより除去した後、前記第２の層間絶縁膜の上に前記複数の接続孔をそれぞれ介して前記２層目の複数の配線層につながるように３層目の複数の配線層を形成する工程と
を含むものである。
【００１１】
【作用】
この発明に係る多層配線形成法によると、接続孔の底をＴｉＮ又はＴｉＯＮ膜を貫通させずに該ＴｉＮ又はＴｉＯＮ膜中に位置させるためのエッチング時間を設定した上で該エッチング時間中だけ選択的ドライエッチング処理を行なうようにしたので、Ｔｉ膜が接続孔の底に存在しない。従って、レジスト層を酸化性雰囲気中でのアッシングにより除去しても、Ｔｉ膜の酸化で層間接続状態が悪化することはない。
【００１２】
【実施例】
図１は、この発明の一実施例に係る多層配線構造を示すもので、絶縁膜１２は、図７に示したのと同様の半導体基板の表面を覆って設けられたものである。
【００１３】
絶縁膜１２の上には、１層目の配線層３０を介して層間絶縁膜１６を形成する。そして、ＣＭＰ（化学・機械的研磨）法等により絶縁膜１６の上面を平坦化する。この後、絶縁膜１６の上に、２層目の配線層３２Ａ，３２Ｂを形成する。
【００１４】
配線層３２Ａ，３２Ｂとしては、図２に示すような構造のものを用いることができる。図２は、代表として配線層３２Ａの積層構造を示すもので、配線層３２Ａは、下から順にＴｉＮ膜１４ａ、Ａｌ−Ｓｉ−Ｃｕ合金膜１４ｂ、Ｔｉ膜１４ｃ及びＴｉＮ膜１４ｄを積層した構造になっている。膜１４ａ〜１４ｄの厚さを例示すると、１４ａは１００ｎｍ、１４ｂは３５０ｎｍ、１４ｃは１〜１５ｎｍ、１４ｄは４０〜５０ｎｍである。ＴｉＮ膜１４ｄは、ＴｉＯＮ膜に代えてもよい。このような配線構造は、例えば次の表１に示すような条件でスパッタ処理を行なうことにより得られる。
【００１５】
【表１】
0003793995.tif 000002
ここで、ＴｉＮ膜及びＴｉＯＮ膜については、反応性スパッタ処理となる。順次の膜形成は、真空を破ることなく連続的に行なってもよく、あるいは途中で大気開放しても構わない。成膜速度から成膜時間を決定する。
【００１６】
配線層３２Ａ，３２Ｂとしては、図３に示すような積層構造を用いてもよい。図３のものが図２のものと異なるのは、バリアメタル膜として、ＴｉＮ膜１４ａの代りに、Ｔｉ膜１４ａ1 及びＴｉＯＮ膜１４ａ2 の積層を用いたことである。この場合、膜１４ａ1 ，１４ａ2 の厚さは、それぞれ１０ｎｍ、１００ｎｍとし、膜１４ｂ〜１４ｄの厚さは、それぞれ図２に関して前述したものと同様にすることができる。図３の構造においても、ＴｉＮ膜１４ｄをＴｉＯＮ膜に代えることができる。
【００１７】
図２又は図３に示したような積層を絶縁膜１６上に形成した後、該積層の上にレジストを塗布してホトリソグラフィ処理を施すことにより所望の配線パターンに対応したレジスト層を形成する。このときのレジストパターニングは、積層の最上層に反射防止用のＴｉＮ（又はＴｉＯＮ）膜１４ｄを設けてあるため、微細加工が可能である。そして、レジスト層をマスクとして積層を選択的にエッチングすることにより配線層３２Ａ，３２Ｂを得る。この後、レジスト層を除去する。
【００１８】
次に、絶縁膜１６の上に配線層３２Ａ，３２Ｂを覆ってプラズマＣＶＤ法によりシリコンオキサイドからなる層間絶縁膜３４を形成する。そして、ＣＭＰ法等により絶縁膜３４の上面を平坦化した後、レジスト層をマスクとする選択的なドライエッチング処理により配線層３２Ａ，３２Ｂの各々の一部に対応した一定深さの接続孔３４ａ，３４ｂを絶縁膜３４に形成する。このときのドライエッチング処理は、次の［Ｉ］，［II］に示すような２通りの条件で別々に行なった。
【００１９】
［Ｉ］ガス流量ＣＨＦ3 ／Ｏ2 ／Ｈｅ＝２０／３．５／８８ｓｃｃｍ、高周波電力５００Ｗ、ガス圧力２６０Ｐａ（１９５０ｍＴｏｒｒ）
［II］ガス流量ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５／３０／１００ｓｃｃｍ、高周波電力７００Ｗ、ガス圧力２６．７Ｐａ（２００ｍＴｏｒｒ）
なお、ＴｉＮ膜１４ｄと絶縁膜３４の選択比は、約１５であった。
【００２０】
次に、接続孔３４ａ，３４ｂの形成に用いたレジスト層をＯ2 アッシングにより除去する。アッシング条件は、ガス流量Ｏ2 ／Ｎ2 Ｏ＝６／０．５ｓｌｍ、ガス圧力４Ｔｏｒｒ、処理時間１２０秒とした。
【００２１】
この後、３層目の配線層３６Ａ，３６Ｂを形成する。一例として、スパッタクリーニング処理（Ａｒガス圧２．５ｍＴｏｒｒ、高周波電力５００Ｗ、処理時間６０秒）を行なった後、７ｎｍの厚さのＴｉ膜及び１０００ｎｍの厚さのＡｌ−Ｓｉ−Ｃｕ合金膜を順次にスパッタ処理により堆積し、その堆積層を所望の配線パターンに従ってパターニングすることにより配線層３６Ａ，３６Ｂを得た。配線層３６Ａ，３６Ｂは、それぞれ接続孔３４ａ，３４ｂを介して配線層３２Ａ，３２Ｂに接続される。
【００２２】
この発明によれば、上記した接続孔形成工程において、接続孔３４ａは、図４（Ｂ）に示すように底がＴｉ膜１４ｃ中に位置するようには形成せず、図４（Ａ）に示すように底がＴｉＮ膜１４ｄ中に位置するように形成する。この場合、絶縁膜１６，３４の上面がほぼ完全に平坦化されており、配線層３２Ａ，３２Ｂの厚さがほぼ等しいので、接続孔３４ｂも接続孔３４ａとほぼ等しい深さで図４（Ａ）に示すように形成される。このように平坦化処理後に接続孔３４ａ，３４ｂを形成すると、各接続孔の底をＴｉＮ（又はＴｉＯＮ）膜１４ｄ中に位置させるのが容易となる。なお、Ｔｉ膜１４ｃの厚さは、成膜可能下限値でも窒化防止効果が得られる。
【００２３】
図５は、図４（Ａ）、（Ｂ）の構造をそれぞれ得るためのエッチング時間１８４秒、２１０秒に対応してビアチェーン抵抗の測定結果を示すものである。ビアチェーン抵抗の測定には、図６の試料が用いられた。
【００２４】
一般に、層間接続部の接続抵抗（ビア抵抗）は、極めて低いので、単一の層間接続部のビア抵抗を測定するのではなく、図６に示すように多数の層間接続部を直列接続した状態でビアチェーン抵抗として測定するのが普通である。図６の試料では、下方の配線層Ｗ1 及び上方の配線層Ｗ2 に関する層間接続部Ｃ1 ，Ｃ2 …Ｃn が直列接続された形で半導体基板の上面に配置され、層間接続部Ｃ1 及びＣn にそれぞれ接続した端子Ｔ1 及びＴ2 の間の電気抵抗を測定するようになっている。
【００２５】
図５の測定結果は、層間接続部の数ｎを２０００個にすると共にＴｉ膜１４ｃの厚さを１５ｎｍとし、前述したエッチング条件［Ｉ］で接続孔を形成した場合のものであるが、エッチング条件を前述した［II］のものに代えても図５と同様の測定結果が得られた。
【００２６】
図５の測定結果によれば、図４（Ｂ）の層間接続部に比べて図４（Ａ）の層間接続部の方がビアチェーン抵抗（接続抵抗）及びそのばらつきが大幅に低減されているのがわかる。
【００２７】
【発明の効果】
以上のように、この発明によれば、層間接続状態が窒化防止用のＴｉ膜の酸化で悪化するのを防ぐようにしたので、層間接続部の接続抵抗を低減すると共に接続抵抗のばらつきを低減することができ、配線形成歩留りが向上する効果が得られるものである。
【図面の簡単な説明】
【図１】  この発明の一実施例に係る多層配線構造を示す断面図である。
【図２】  配線構造の一例を示す断面図である。
【図３】  配線構造の他の例を示す断面図である。
【図４】  ２通りの接続孔形成状況を示す断面図である。
【図５】  接続孔形成のためのエッチング時間とビアチェーン抵抗との関係を示すグラフである。
【図６】  ビアチェーン抵抗測定試料の層間接続部配置を示す上面図である。
【図７】  従来の多層配線構造の一例を示す基板断面図である。
【図８】  オージェ分析用試料を示す断面図である。
【図９】  オージェ分析結果を示すグラフである。
【符号の説明】
３０，３２Ａ，３２Ｂ，３６Ａ，３６Ｂ：配線層、１２，１６，３４：絶縁膜。
【図１】
0003793995.tif 000003
【図２】
0003793995.tif 000004
【図３】
0003793995.tif 000005
【図４】
0003793995.tif 000006
【図５】
0003793995.tif 000007
【図６】
0003793995.tif 000008
【図７】
0003793995.tif 000009
【図８】
0003793995.tif 000010
【図９】
0003793995.tif 000011