(57)【要約】  炭化珪素半導体装置は、第１導電型の炭化珪素半導体の第１層２１と、第１層２１の上の第１導電型とは異なる第２導電型の炭化珪素半導体の第２層２２と、第２層２２の上の第１導電型の炭化珪素半導体の第３層１２０と、第３層１２０、第２層２２、第１層２１の一部に側壁３０ａを有する溝３０と、を有する縦型トランジスタであって、第３層１２０は、溝３０の側壁３０ａに面した第１の領域１２１と、第１の領域１２１よりも、溝３０の側壁３０ａより離れた第２の領域１２２と、を有し、第２の領域１２２と第１の領域１２１は連続しており、第２の領域１２２は、第１の領域１２１よりも、第３層１３０の表面側から第１層２１に向かって深くまで設けられている。
2020004067.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体の第１層と、
前記第１層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、
前記第２層の上の前記第１導電型の炭化珪素半導体の第３層と、
前記第３層、前記第２層、前記第１層の一部に側壁を有する溝と、
を有する縦型トランジスタであって、
前記第３層は、前記溝の側壁に面した第１の領域と、前記第１の領域よりも、前記溝の側壁より離れた第２の領域と、を有し、
前記第２の領域と前記第１の領域は連続しており、
前記第２の領域は、前記第１の領域よりも、前記第３層の表面側から前記第１層に向かって深くまで設けられている炭化珪素半導体装置。
【請求項２】
前記第３層の前記第２の領域に接するソース電極を有する請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１層は炭化珪素基板の第１の面に形成されているものであって、
前記溝の内部には、絶縁膜が設けられており、
前記絶縁膜の上には、ゲート電極が設けられており、
前記炭化珪素基板の前記第１の面とは反対の第２の面には、ドレイン電極が設けられている請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ソース電極は、Ｎｉを含むものである請求項２または３に記載の炭化珪素半導体装置。
【請求項５】
前記ソース電極は、Ａｌ、Ｔｉ及びＳｉを含むものである請求項２または３に記載の炭化珪素半導体装置。
【請求項６】
前記第２の領域は、前記第１の領域よりも、前記第３層の表面から前記第１層に向かって０．１μｍ以上深くまで設けられている請求項１から５のいずれかに記載の炭化珪素半導体装置。
【請求項７】
第１導電型の炭化珪素半導体の第１層と、
前記第１層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、
前記第２層の上の前記第１導電型の炭化珪素半導体の第３層と、
前記第３層、前記第２層、前記第１層の一部に側壁を有する溝と、
を有する縦型トランジスタであって、
前記第３層は、前記溝の側壁に面した第１の領域と、前記第１の領域よりも、前記溝の側壁より離れた第２の領域と、を有し、
前記第２の領域と前記第１の領域は連続しており、
前記第２の領域は、前記第１の領域よりも、前記第３層の表面側から前記第１層に向かって深くまで設けられており、
前記第３層の前記第２の領域に接するソース電極を有し、
前記第１層は炭化珪素基板の第１の面に形成されているものであって、
前記溝の内部には、絶縁膜が設けられており、
前記絶縁膜の上には、ゲート電極が設けられており、
前記炭化珪素基板の前記第１の面とは反対の第２の面には、ドレイン電極が設けられており、
前記ソース電極は、Ｎｉを含むものであり、
前記第２の領域は、前記第１の領域よりも、前記第３層の表面から前記第１層に向かって０．１μｍ以上深くまで設けられている炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、炭化珪素半導体装置に関するものである。【０００２】
本出願は、２０１８年６月２５日出願の日本特許出願第２０１８−１１９５９１号に基づく優先権を主張し、前記日本特許出願に記載された全ての記載内容を援用するものである。
【背景技術】
【０００３】
炭化珪素は、従来から半導体装置に幅広く用いられている珪素に比べてバンドギャップが広いことから、高耐圧の半導体装置等に用いられている。このような炭化珪素を用いた半導体装置では、耐圧等の観点より、基板の第１の面にソース電極、第２の面にドレイン電極が形成されているいわゆる縦型トランジスタがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２１６７０１号公報
【発明の概要】
【０００５】
本実施形態の一観点によれば、第１導電型の炭化珪素半導体の第１層と、第１層の上の第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、第２層の上の第１導電型の炭化珪素半導体の第３層と、第３層、第２層、第１層の一部に側壁を有する溝と、を有する縦型トランジスタである。また、第３層は、溝の側壁に面した第１の領域と、第１の領域よりも、溝の側壁より離れた第２の領域と、を有し、第２の領域と第１の領域は連続しており、第２の領域は、第１の領域よりも、第３層の表面側から第１層に向かって深くまで設けられている。
【図面の簡単な説明】
【０００６】
【図１】図１は炭化珪素半導体装置の構造図である。
【図２】図２は炭化珪素半導体装置における不純物濃度の説明図である。
【図３】図３は炭化珪素半導体装置の製造方法の工程図（１）である。
【図４】図４は炭化珪素半導体装置の製造方法の工程図（２）である。
【図５】図５は炭化珪素半導体装置の製造方法の工程図（３）である。
【図６】図６は炭化珪素半導体装置の製造方法の工程図（４）である。
【図７】図７は炭化珪素半導体装置の製造方法の工程図（５）である。
【図８】図８は炭化珪素半導体装置の製造方法の工程図（６）である。
【図９】図９は炭化珪素半導体装置の製造方法の工程図（７）である。
【図１０】図１０は炭化珪素半導体装置の製造方法の工程図（８）である。
【図１１】図１１は炭化珪素半導体装置の製造方法の工程図（９）である。
【図１２】図１２は他の炭化珪素半導体装置の構造図である。
【図１３】図１３は本開示の実施形態の炭化珪素半導体装置の構造図である。
【図１４】図１４は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（１）である。
【図１５】図１５は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（２）である。
【図１６】図１６は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（３）である。
【図１７】図１７は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（４）である。
【図１８】図１８は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（５）である。
【図１９】図１９は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（６）である。
【図２０】図２０は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（７）である。
【図２１】図２１は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（８）である。
【図２２】図２２は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（９）である。
【図２３】図２３は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（１０）である。
【図２４】図２４は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（１１）である。
【図２５】図２５は本開示の実施形態の炭化珪素半導体装置の製造方法の工程図（１２）である。
【図２６】図２６は本開示の実施形態の炭化珪素半導体装置における不純物濃度の説明図（１）である。
【図２７】図２７は本開示の実施形態の炭化珪素半導体装置における不純物濃度の説明図（２）である。
【発明を実施するための形態】
【０００７】
縦型トランジスタでは、ソース電極におけるコンタクト抵抗を低くするため、ソース電極は、ｎ型となる不純物元素が高い濃度でドープされているｎ領域に接触するように形成されている。しかしながら、製造プロセスの都合上、ｎ領域が表面より一部除去されると、ソース電極と接触する部分における不純物元素の濃度が低くなる場合があり、このような場合には、ソース電極とのコンタクト抵抗が高くなり、大電流を流すことができない。
【０００８】
このため、ソース電極と接触する部分における不純物元素の濃度が高く、大電流を流すことのできる炭化珪素半導体装置が求められる。
【０００９】
本開示によれば、炭化珪素半導体装置において、ソース電極と接触する部分における不純物元素の濃度が高く、大電流を流すことが可能となる。
【００１０】
実施するための形態について、以下に説明する。
【００１１】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。また本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。ここで結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現している。また、本開示のエピタキシャル成長は、ホモエピタキシャル成長である。
【００１２】
〔１〕  本開示の一態様に係る半導体装置は、第１導電型の炭化珪素半導体の第１層と、前記第１層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、前記第２層の上の前記第１導電型の炭化珪素半導体の第３層と、前記第３層、前記第２層、前記第１層の一部に側壁を有する溝と、を有する縦型トランジスタであって、前記第３層は、前記溝の側壁に面した第１の領域と、前記第１の領域よりも、前記溝の側壁より離れた第２の領域と、を有し、前記第２の領域と前記第１の領域は連続しており、前記第２の領域は、前記第１の領域よりも、前記第３層の表面側から前記第１層に向かって深くまで設けられている。
【００１３】
縦型トランジスタとなる炭化珪素半導体装置を製造する際、ソース電極と接触する領域の炭化珪素半導体層が表面より除去され、実際にソース電極と接触する領域の不純物濃度が低くなり、コンタクト抵抗が高くなるため、流すことのできる電流が低くなる。これを解決する方法として、ソース電極と接する不純物元素がドープされている領域を厚くすれば、ソース電極とのコンタクト抵抗は低くすることが可能である。しかしながら、ソース電極と接する不純物元素がドープされている領域を厚くすると、炭化珪素半導体装置の全体の大幅な設計変更を余儀なくされるため、容易に行うことはできない。
【００１４】
これらを踏まえ、本願発明者は、不純物元素がドープされている領域のうち、ソース電極と接する領域を他の領域よりも深く形成することに想到した。これにより、縦型の炭化珪素半導体装置の全体の大幅な設計変更をしなくとも、ソース電極と炭化珪素半導体層とのコンタクト抵抗を低くすることができるため、大電流を流すことが可能となる。
【００１５】
〔２〕  前記第３層の前記第２の領域に接するソース電極を有する。
【００１６】
〔３〕  前記第１層は炭化珪素基板の第１の面に形成されているものであって、前記溝の内部には、絶縁膜が設けられており、前記絶縁膜の上には、ゲート電極が設けられており、前記炭化珪素基板の前記第１の面とは反対の第２の面には、ドレイン電極が設けられている。
【００１７】
〔４〕  前記ソース電極は、Ｎｉを含むものである。
【００１８】
〔５〕  前記ソース電極は、Ａｌ、Ｔｉ及びＳｉを含むものである。
【００１９】
〔６〕  前記第２の領域は、前記第１の領域よりも、前記第３層の表面から前記第１層に向かって０．１μｍ以上深くまで設けられている。
【００２０】
〔７〕  第１導電型の炭化珪素半導体の第１層と、前記第１層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、前記第２層の上の前記第１導電型の炭化珪素半導体の第３層と、前記第３層、前記第２層、前記第１層の一部に側壁を有する溝と、を有する縦型トランジスタであって、前記第３層は、前記溝の側壁に面した第１の領域と、前記第１の領域よりも、前記溝の側壁より離れた第２の領域と、を有し、前記第２の領域と前記第１の領域は連続しており、前記第２の領域は、前記第１の領域よりも、前記第３層の表面側から前記第１層に向かって深くまで設けられており、前記第３層の前記第２の領域に接するソース電極を有し、前記第１層は炭化珪素基板の第１の面に形成されているものであって、前記溝の内部には、絶縁膜が設けられており、前記絶縁膜の上には、ゲート電極が設けられており、前記炭化珪素基板の前記第１の面とは反対の第２の面には、ドレイン電極が設けられており、前記ソース電極は、Ｎｉを含むものであり、前記第２の領域は、前記第１の領域よりも、前記第３層の表面から前記第１層に向かって０．１μｍ以上深くまで設けられている。
【００２１】
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。
【００２２】
最初に、いわゆる縦型トランジスタとなる炭化珪素半導体装置において、ソース電極と接触する領域の炭化珪素半導体層の不純物濃度が低下することについて、図１に基づき説明する。尚、以下に示す図面では、便宜上、炭化珪素半導体装置を形成している各々の層の膜厚や幅等は実際とは異なっている。
【００２３】
図１に示される縦型トランジスタとなる半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａの上に、第１のｎ型層２１、ｐ型層２２、第２のｎ型層２３が順に形成されている。また、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１を除去することにより溝３０が形成されている。溝３０は、断面がＶ字状に形成されており、溝３０の側壁３０ａには、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部が露出している。溝３０の側壁３０ａは、ゲート絶縁膜４０に覆われており、溝３０の内部のゲート絶縁膜４０の上には、ゲート電極５１が形成されている。
【００２４】
また、溝３０より離れた領域には、ｐ型となる不純物元素をイオン注入することにより、不純物濃度の高い高濃度ｐ型領域２４が形成されている。ゲート電極５１の上には、ゲート電極５１の全体を覆うように層間絶縁膜６１が形成されており、層間絶縁膜６１を覆うバリアメタル層６２が形成されている。バリアメタル層６２、第２のｎ型層２３及び高濃度ｐ型領域２４の一部の上には、Ｎｉ膜によりソース電極５２が形成されている。ソース電極５２と、Ｓｉを含む炭化珪素半導体層である第２のｎ型層２３及び高濃度ｐ型領域２４の一部と接触している部分は、熱処理をすることにより、ＮｉとＳｉとが合金化され、ＮｉＳｉ合金層５２ａが形成される。このように形成されるＮｉＳｉ合金層５２ａにより、ソース電極５２と炭化珪素半導体層の第２のｎ型層２３とのコンタクト抵抗を低くすることができる。尚、炭化珪素単結晶基板１０の第１の面１０ａとは反対の第２の面１０ｂには、ドレイン電極５３が形成されており、ソース電極５２の上には、Ａｌ（アルミニウム）によりソース配線層６３が形成されている。
【００２５】
第１のｎ型層２１は、ｎ型となる不純物元素が比較的低い濃度でドープされている層でありｎ型ドリフト層である。ｐ型層２２は、ｐとなる不純物元素がドープされているｐ型ボディ層である。第２のｎ型層２３は、第１のｎ型層２１よりも、ｎ型となる不純物元素が高い濃度でドープされているｎ型層である。
【００２６】
図１に示される縦型の半導体装置では、ゲート電極５１に所定の電圧が印加されると、ｐ型層２２のゲート絶縁膜４０の近傍の領域にチャネルが形成され、第１のｎ型層２１と第２のｎ型層２３との間が導通する。これにより、ソース電極５２とドレイン電極５３との間に電流が流れ、半導体装置がオンになる。尚、ゲート電極５１に所定の電圧が印加されていない場合には、ｐ型層２２にはチャネルは形成されず、ソース電極５２とドレイン電極５３との間には電流は流れないためオフ状態となる。
【００２７】
図１に示される縦型の炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａに炭化珪素エピタキシャル層が形成されている炭化珪素エピタキシャル基板が用いられている。炭化珪素エピタキシャル層にはｎ型となる不純物元素がドープされている。この炭化珪素エピタキシャル層の表面より、ｐ型となる不純物元素としてＡｌをイオン注入することによりｐ型層２２が形成され、ｎ型となる不純物元素としてＰ（リン）をイオン注入することにより第２のｎ型層２３が形成される。炭化珪素エピタキシャル層のイオン注入では、イオン注入される不純物元素のイオンの加速電圧等を変化させることにより、不純物元素のイオンがイオン注入される深さを変えることができる。このようにして、炭化珪素エピタキシャル層の表面側に第２のｎ型層２３を形成し、第２のｎ型層２３よりも深い領域にｐ型層２２が形成される。また、高濃度ｐ型領域２４は、炭化珪素エピタキシャル層の表面より、ｐ型となる不純物元素としてＡｌをイオン注入することにより形成されている。炭化珪素エピタキシャル層において、不純物元素がイオン注入されたｐ型層２２、第２のｎ型層２３、高濃度ｐ型領域２４を除く領域が、第１のｎ型層２１となる。
【００２８】
具体的には、図２に示されるように、炭化珪素エピタキシャル層の表面より深さが約０．４２μｍまでＰをイオン注入することにより第２のｎ型層２３が形成されている。また、深さが約０．４２μｍから約０．８３μｍまでＡｌをイオン注入することによりｐ型層２２が形成されている。図２は、炭化珪素エピタキシャル層の表面からの深さとイオン注入される不純物元素の濃度との関係を示す。第２のｎ型層２３は、イオン注入により形成されるため、表面から深さが約０．４２μｍまでの領域が均一な不純物濃度となるように形成することは極めて困難である。従って、図２に示されるように、深さが０．０５μｍから０．３μｍまでの領域の不純物元素の濃度は１×１０１９ｃｍ−３以上となるが、０．３μｍよりも深い領域では、深くなるに伴い徐々に不純物濃度が低下する。尚、ｐ型層２２についても同様に、深さ方向に均一な濃度で形成することは極めて困難である。
【００２９】
ところで、炭化珪素半導体装置は、上記のような不純物元素がイオン注入された炭化珪素エピタキシャル基板を加工することにより作製されるが、作製の工程においては、炭化珪素エピタキシャル層の表面が一部除去される場合がある。具体的には、炭化珪素エピタキシャル層の表面に酸化膜を形成する工程、成膜された層間絶縁膜６１やバリアメタル層６２を除去し、第２のｎ型層２３の表面を露出させる工程、ＮｉＳｉ合金層５２ａを形成する工程において、一部除去される。このように、炭化珪素エピタキシャル層の表面が一部除去されると、第２のｎ型層２３が薄くなり、不純物元素の濃度の低い領域が露出し、ソース電極５２とのコンタクト抵抗が高くなるため大電流を流すことができなくなる。
【００３０】
より詳細に、炭化珪素半導体装置の製造工程について、図３〜図１１に基づき説明する。尚、図３〜図１１は、便宜上、一部形状等が図１とは一部異なっている。
【００３１】
炭化珪素半導体装置は、最初に、図３に示すように、炭化珪素単結晶基板１０の上に形成された炭化珪素エピタキシャル層１１の表面１１ａより、Ａｌをイオン注入することにより、ｐ型層２２を形成し、Ｐをイオン注入することにより第２のｎ型層２３を形成する。具体的には、炭化珪素エピタキシャル基板の炭化珪素エピタキシャル層１１の表面１１ａに、不図示の注入スルー膜を成膜した後、不純物元素のイオン注入を行う。注入スルー膜は酸化シリコンやポリシリコンにより形成されており、不純物元素のイオン注入が終了した後は、エッチングにより除去する。図２は、このようにイオン注入された状態の炭化珪素エピタキシャル層１１の表面１１ａからの深さと、不純物濃度との関係を示す。
【００３２】
第２のｎ型層２３は、ｎ型となる不純物元素であるＰのイオン注入により、炭化珪素エピタキシャル層１１の表面１１ａから約０．４２μｍの深さまで形成される。従って、ｎ型となる不純物元素の濃度が１×１０１９ｃｍ−３以上となる領域は、表面１１ａからの深さが、約０．０４μｍから約０．２５μｍまでの領域であり、この領域よりも浅くても深くても、ｎ型となる不純物元素の濃度は低くなる。よって、炭化珪素エピタキシャル層１１の表面１１ａからの深さが約０．２５μｍ以上となる領域では、深くなるに伴いｎ型となる不純物元素の濃度は徐々に低くなる。尚、第２のｎ型層２３においては、ｐ型となる不純物元素もドープされているが、ｐ型となる不純物元素よりもｎ型となる不純物元素の濃度が極めて高いためｎ型となる。
【００３３】
また、ｐ型層２２は、ｐ型となる不純物元素となるＡｌのイオン注入により、炭化珪素エピタキシャル層１１の表面１１ａより、深さが約０．４２μｍから約０．８３μｍまでの領域に形成される。このため、深さが約０．５４μｍの近傍の領域では、ｐ型となる不純物元素の濃度は５×１０１７ｃｍ−３以上となるが、この領域よりも、浅くても深くても、ｐ型となる不純物元素の濃度は低くなる。尚、炭化珪素エピタキシャル層１１は、ｎ型となる不純物元素であるＰが約１×１０１６ｃｍ−３の濃度でドープされている。よって、炭化珪素エピタキシャル層１１において、イオン注入により形成された第２のｎ型層２３、及び、ｐ型層２２を除く領域が、第１のｎ型層２１となる。
【００３４】
次に、図４に示すように、第２のｎ型層２３が形成されている面より、炭化珪素エピタキシャル層を一部除去することにより溝３０を形成し、溝３０の側壁３０ａにおいて、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部を露出させる。この後、図５に示すように、溝３０の内部に、ゲート絶縁膜４０を形成し、更に、ゲート絶縁膜４０の上にゲート電極５１を形成する。以上までの工程における注入スルー膜の形成及び除去、ゲート絶縁膜４０の形成等の工程により、図２のＬ１に示されるように、第２のｎ型層２３は厚さが約０．１５μｍ失われる。
【００３５】
次に、図６に示すように、ゲート電極５１及び第２のｎ型層２３の上の全面に、酸化シリコン膜を成膜することにより層間絶縁膜６１を形成する。
【００３６】
次に、図７に示すように、第２のｎ型層２３の上のソース電極５２が形成される領域の層間絶縁膜６１を除去する。具体的には、層間絶縁膜６１の上にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、第２のｎ型層２３の上のソース電極５２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の層間絶縁膜６１をＲＩＥ（Reactive Ion Etching）等のドライエッチングにより除去し、第２のｎ型層２３を露出させる。この際、層間絶縁膜６１を除去し、第２のｎ型層２３を露出させた直後に、エッチングをストップすることは極めて困難であり、また、エッチングのバラツキ等もあるため、第２のｎ型層２３の一部はオーバーエッチングにより除去される。
【００３７】
次に、図８に示すように、層間絶縁膜６１及び第２のｎ型層２３の上の全面に、窒化チタン膜を成膜することによりバリアメタル層６２を形成する。
【００３８】
次に、図９に示すように、第２のｎ型層２３の上のソース電極５２が形成される領域のバリアメタル層６２を除去する。具体的には、バリアメタル層６２の上にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、第２のｎ型層２３の上のソース電極５２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域のバリアメタル層６２をＲＩＥ等のドライエッチングにより除去し、第２のｎ型層２３を露出させる。この際、バリアメタル層６２を除去し、第２のｎ型層２３を露出させた直後に、エッチングをストップすることは極めて困難であり、また、エッチングのバラツキ等もあるため、第２のｎ型層２３の一部はオーバーエッチングにより除去される。
【００３９】
従って、層間絶縁膜６１を形成する工程、及び、バリアメタル層６２を形成する工程における第２のｎ型層２３のオーバーエッチングにより、図２のＬ２に示されるように、第２のｎ型層２３は、厚さが約０．１μｍ失われる。
【００４０】
次に、図１０に示すように、バリアメタル層６２及び第２のｎ型層２３の上に、ニッケル（Ｎｉ）膜を成膜し、ソース電極５２を形成する。
【００４１】
次に、図１１に示すように、熱処理を行うことにより、第２のｎ型層２３のＳｉと、第２のｎ型層２３の上のソース電極５２を形成しているＮｉ膜とを合金化し、ＮｉＳｉ合金層５２ａを形成する。尚、ＮｉＳｉ合金層５２ａはＮｉＳｉ合金となっているが、ソース電極５２の一部である。
【００４２】
この工程は、ＮｉＳｉ合金層５２ａを形成する際に、炭化珪素半導体におけるＳｉが用いられるため、図２のＬ３に示されるように、第２のｎ型層２３は厚さが約０．０５μｍ失われる。
【００４３】
以上より、図１に示す構造の炭化珪素半導体装置を製造する際には、第２のｎ型層２３は、表面１１ａより、Ｌ１、Ｌ２、Ｌ３の和となる約０．３μｍ失われる。このため、ソース電極５２と接する第２のｎ型層２３の不純物元素の濃度は、１×１０１９ｃｍ−３よりも低い６×１０１８〜７×１０１８ｃｍ−３となる。このように、ソース電極５２と接する第２のｎ型層２３の不純物元素の濃度が低いと、ＮｉＳｉ合金層５２ａとのコンタクト抵抗が高くなるため、大電流を流すことができない。
【００４４】
このため、図１２に示す構造の半導体装置のように、第２のｎ型層２３の厚さを厚くすれば、上記のような問題を解決することが可能である。しかしながら、この場合、溝３０の深さ等にも影響を与え、様々な設計変更をすることを余儀なくされるため、実用的ではない。
【００４５】
（炭化珪素半導体装置）
次に、本実施形態における縦型トランジスタとなる炭化珪素半導体装置について説明する。本実施形態における炭化珪素半導体装置は、図１３に示されるように、炭化珪素単結晶基板１０の第１の面１０ａの上に、第１のｎ型層２１、ｐ型層２２、第２のｎ型層１２０が順に積層されて形成されている。第２のｎ型層１２０は、溝３０に接する第１の領域１２１と、溝３０から第１の領域１２１よりも離れた第２の領域１２２とにより形成されており、後述するように、第２の領域１２２は、第１の領域１２１よりも、第２のｎ型層１２０の表面から第１のｎ型層２１に向かって０．１μｍ以上深くまで形成されている。これにより、ソース電極５２と接する第２のｎ型層１２０の不純物元素の濃度が低くなることを防ぎ、ソース電極５２とのコンタクト抵抗が高くなることを抑制し、大電流を流すことが可能となる。
【００４６】
第２のｎ型層１２０は、第１のｎ型層２１よりも、ｎ型となる不純物元素が高い濃度でドープされているｎ型層である。本実施形態における炭化珪素半導体装置では、ゲート電極５１に所定の電圧が印加されると、ｐ型層２２のゲート絶縁膜４０の近傍の領域にチャネルが形成され、第１のｎ型層２１と第２のｎ型層１２０との間が導通する。これにより、ソース電極５２とドレイン電極５３との間に電流が流れ、半導体装置がオンになる。尚、ゲート電極５１に所定の電圧が印加されていない場合には、ｐ型層２２にはチャネルは形成されず、ソース電極５２とドレイン電極５３との間には電流は流れないため、オフ状態となる。尚、本願においては、第１のｎ型層２１を第１層、ｐ型層２２を第２層、第２のｎ型層１２０を第３層と記載する場合がある。
【００４７】
尚、炭化珪素単結晶基板１０は、所定の結晶面からオフ角θだけ傾斜した主面を有するものである。所定の結晶面は、（０００１）面または（０００−１）面が好ましい。炭化珪素単結晶基板１０における炭化珪素のポリタイプは４Ｈである。４Ｈのポリタイプの炭化珪素は、電子移動度、絶縁破壊電界強度等が、他のポリタイプよりも優れているからである。炭化珪素単結晶基板１０の径は、１５０ｍｍ以上（たとえば６インチ以上）である。径が大きい程、半導体装置の製造コスト削減に有利であるからである。炭化珪素単結晶基板１０は、主面が｛０００１｝面に対し、＜１１−２０＞方位に４°のオフ角θで傾斜している。本実施形態においては、オフ角θは、０°を越え、６°以下であってもよい。また、本実施形態における炭化珪素半導体装置は、ソース電極５２は、Ｎｉ膜に代えて、ＴｉＡｌＳｉ膜により形成してもよい。
【００４８】
（炭化珪素半導体装置の製造方法）
次に、本実施形態における炭化珪素半導体装置の製造工程について、図１４から図２５に基づき説明する。尚、図１４〜図２５は、便宜上、一部形状等が図１３とは異なっている。
【００４９】
最初に、図１４に示すように、炭化珪素単結晶基板１０の上に形成された炭化珪素エピタキシャル層１１の表面１１ａに、注入スルー膜１７１を成膜し、注入スルー膜１７１を介し、ｐ型となる不純物元素としてＡｌをイオン注入する。これにより、ｐ型層２２を形成するためのｐ型領域２２ａを形成する。ｐ型領域２２ａは、炭化珪素エピタキシャル層１１の表面１１ａより深さが０．９μｍの領域まで、Ａｌをイオン注入することにより形成される。このように形成されるｐ型領域２２ａでは、炭化珪素エピタキシャル層１１の表面１１ａより深さが約０．６μｍの領域のＡｌの濃度が４×１０１７ｃｍ−３以上となる。これにより、炭化珪素エピタキシャル層１１において、ｐ型領域２２ａ以外の領域が、第１のｎ型層２１となる。注入スルー膜１７１は、ＣＶＤや熱酸化膜により形成されており、例えば、膜厚が０．０１〜０．３μｍの酸化シリコンやポリシリコンにより形成されている。
【００５０】
次に、図１５に示すように、注入スルー膜１７１を介し、ｎ型となる不純物元素としてＰをイオン注入することにより、第２のｎ型層の上部１２０ａを形成する。第２のｎ型層の上部１２０ａは、炭化珪素エピタキシャル層１１の表面１１ａより深さが０．４２μｍまでがｎ型となるように、Ｐをイオン注入することにより形成する。これにより、炭化珪素エピタキシャル層１１の表面１１ａより深さが０．０４μｍから０．２５μｍまでのｎ型となる不純物元素の濃度が１×１０１９ｃｍ−３以上となる第２のｎ型層の上部１２０ａが形成される。尚、第２のｎ型層の上部１２０ａが形成される領域には、ｐ型となる不純物元素としてＡｌがイオン注入されているが、イオン注入されたｎ型となる不純物元素であるＰの方が濃度が高いためｎ型となる。本願においては、ｎ型となる不純物元素の濃度とは、ｎ型の不純物元素よりｐ型の不純物元素を相殺した濃度であり、ｐ型となる不純物元素の濃度とは、ｐ型の不純物元素よりｎ型の不純物元素を相殺した濃度である。
【００５１】
次に、図１６に示すように、第２のｎ型層１２０の第２の領域１２２が形成される領域に開口部１７２ａを有する注入マスク１７２を形成し、注入スルー膜１７１を介し、Ｐをイオン注入することにより、第２のｎ型層の下部１２０ｂを形成する。注入マスク１７２はＣＶＤにより、膜厚が例えば１〜３μｍの酸化シリコン等により形成されており、注入スルー膜１７１の上に、酸化シリコン膜を成膜し、成膜された酸化シリコン膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行う。これにより、後述する第２のｎ型層１２０の第２の領域１２２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部における酸化シリコン膜をＲＩＥ等により除去することにより、開口部１７２ａを有する注入マスク１７２を形成し、不図示のレジストパターンは、有機溶剤等により除去する。この後、注入スルー膜１７１を介し、ｎ型となる不純物元素としてＰをイオン注入することにより、第２のｎ型層の下部１２０ｂを形成する。第２のｎ型層の下部１２０ｂは、炭化珪素エピタキシャル層１１の表面１１ａより深さが０．５４μｍまでがｎ型となるように、Ｐをイオン注入することにより形成する。尚、第２のｎ型層の下部１２０ｂが形成される領域には、ｐ型となる不純物元素としてＡｌがイオン注入されているが、イオン注入されたｎ型となる不純物元素であるＰの方が濃度が高いためｎ型となる。これにより、炭化珪素エピタキシャル層１１の表面１１ａより深さが０．０４μｍから０．３４μｍまでのＰの濃度が１×１０１９ｃｍ−３以上となる第２のｎ型層の下部１２０ｂが形成される。
【００５２】
次に、図１７に示すように、注入マスク１７２及び注入スルー膜１７１をドライエッチングまたはウェットエッチングにより除去する。以上の工程により、第２のｎ型層の上部１２０ａのみが形成されている第１の領域１２１と、第２のｎ型層の上部１２０ａ及び第２のｎ型層の下部１２０ｂとが形成されている第２の領域１２２とを有する第２のｎ型層１２０が形成される。尚、ｐ型領域２２ａのうち、ｐ型が維持されている領域がｐ型層２２となり、炭化珪素エピタキシャル層１１において、第２のｎ型層１２０及びｐ型層２２を除く領域が第１のｎ型層２１となる。
【００５３】
図２６は、第２のｎ型層１２０の第１の領域１２１における表面からの深さと不純物濃度との関係を示し、図２７は、第２のｎ型層１２０の第２の領域１２２における表面からの深さと不純物濃度との関係を示す。図２６及び図２７に示されるように、第２のｎ型層１２０は、第１の領域１２１では炭化珪素エピタキシャル層１１の表面１１ａより、深さが０．４２μｍまで形成されており、第２の領域１２２では深さが０．５４μｍまで形成されている。従って、第２の領域１２２は、第１の領域１２１よりも、第２のｎ型層１２０の表面から第１のｎ型層２１に向かって０．１μｍ以上深くまで形成されている。
【００５４】
次に、図１８に示すように、第２のｎ型層１２０が形成されている面より、炭化珪素エピタキシャル層を一部除去することにより溝３０を形成する。これにより、溝３０の側壁３０ａには、第２のｎ型層１２０の第１の領域１２１、ｐ型層２２、第１のｎ型層２１の一部が露出する。具体的には、第２のｎ型層１２０の上に、ＣＶＤにより酸化シリコン膜を成膜し、成膜された酸化シリコン膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、溝３０に対応した領域に開口部を有するレジストパターンを形成する。この後、レジストパターンの開口部において露出している酸化シリコン膜をＲＩＥ等により除去することにより、酸化シリコンにより溝３０を形成するための不図示の酸化シリコンマスクを形成する。この後、この酸化シリコンマスクにおいて露出している炭化珪素半導体層をＲＩＥ等により除去し、熱エッチングを行うことにより、溝３０を形成する。この後、酸化シリコンマスクはウェットエッチングにより除去する。この後、図１９に示すように、溝３０の内部に、熱酸化によりゲート絶縁膜４０を形成し、更に、ゲート絶縁膜４０の上にＣＶＤによりゲート電極５１を形成する。
【００５５】
以上までの工程により、注入スルー膜１７１の形成、注入スルー膜１７１の除去、ゲート絶縁膜４０の形成等の工程により、図２６及び図２７のＬ１１に示されるように、第２のｎ型層１２０は厚さが約０．１５μｍ失われる。
【００５６】
次に、図２０に示すように、ゲート電極５１及び第２のｎ型層１２０の上の全面に、ＣＶＤにより酸化シリコン膜を成膜することにより、層間絶縁膜６１を形成する。
【００５７】
次に、図２１に示すように、第２のｎ型層１２０の第２の領域１２２の上のソース電極５２が形成される領域の層間絶縁膜６１を除去する。具体的には、層間絶縁膜６１の上にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、第２のｎ型層１２０の上のソース電極５２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の層間絶縁膜６１をＲＩＥ等のドライエッチングにより除去し、第２のｎ型層１２０を露出させる。この際、層間絶縁膜６１を除去し、第２のｎ型層１２０を露出させた直後に、エッチングをストップすることは極めて困難であり、また、エッチングのバラツキ等もあるため、第２のｎ型層１２０の一部はオーバーエッチングにより除去されてしまう。
【００５８】
次に、図２２に示すように、層間絶縁膜６１及び第２のｎ型層１２０の上の全面に、スパッタリングにより窒化チタン膜を成膜することによりバリアメタル層６２を形成する。
【００５９】
次に、図２３に示すように、第２のｎ型層１２０の第２の領域１２２の上のソース電極５２が形成される領域のバリアメタル層６２を除去する。具体的には、バリアメタル層６２の上にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより、第２のｎ型層１２０の上のソース電極５２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域のバリアメタル層６２をＲＩＥ等のドライエッチングにより除去し、第２のｎ型層１２０を露出させる。この際、バリアメタル層６２を除去し、第２のｎ型層１２０を露出させた直後に、エッチングをストップすることは極めて困難であり、また、エッチングのバラツキ等もあるため、第２のｎ型層１２０の一部はオーバーエッチングにより除去されてしまう。
【００６０】
従って、層間絶縁膜６１を形成する工程、及び、バリアメタル層６２を形成する工程における第２のｎ型層１２０のオーバーエッチングにより、図２７のＬ１２に示されるように、第２の領域１２２の第２のｎ型層１２０は厚さが約０．１μｍ失われる。尚、この際、第１の領域１２１の第２のｎ型層１２０は、失われることはない。
【００６１】
次に、図２４に示すように、バリアメタル層６２及び第２のｎ型層１２０の上に、ニッケル（Ｎｉ）膜を成膜し、ソース電極５２を形成する。
【００６２】
次に、図２５に示すように、温度約１０００℃で熱処理を行うことにより、第２のｎ型層１２０のＳｉと、第２のｎ型層１２０の上のソース電極５２を形成しているＮｉ膜とが合金化し、ＮｉＳｉ合金層５２ａが形成される。
【００６３】
このＮｉＳｉ合金層５２ａを形成する工程において、ＮｉＳｉ合金層５２ａを形成するため、図２７のＬ１３に示されるように、第２の領域１２２の第２のｎ型層１２０は、厚さが約０．１μｍ失われる。尚、この際、第１の領域１２１の第２のｎ型層１２０は、失われることはない。
【００６４】
以上より、本実施形態における炭化珪素半導体装置を製造する際には、第２のｎ型層１２０は、第２の領域１２２において、表面より、Ｌ１１、Ｌ１２、Ｌ１３の和となる約０．３μｍ失われる。しかしながら、図２７に示されるように、ソース電極５２と接する第２の領域１２２における第２のｎ型層１２０の不純物元素の濃度は、１×１０１９ｃｍ−３以上である。従って、本実施形態においては、ソース電極５２と接する第２のｎ型層１２０の不純物元素の濃度が高いため、ソース電極５２とのコンタクト抵抗が低くなり、大電流を流すことが可能となる。
【００６５】
この後、ソース電極５２の上に、Ａｌによりソース配線層６３を形成する。これにより、図１３に示すように、本実施形態における炭化珪素半導体装置を製造することができる。
【００６６】
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【符号の説明】
【００６７】
１０        炭化珪素単結晶基板
１０ａ      第１の面
１０ｂ      第２の面
１１        炭化珪素エピタキシャル層
１１ａ      表面
２１        第１のｎ型層
２２        ｐ型層
２３        第２のｎ型層
２４        高濃度ｐ型領域
３０        溝
３０ａ      側壁
４０        ゲート絶縁膜
５１        ゲート電極
５２        ソース電極
５２ａ      ＮｉＳｉ合金層
５３        ドレイン電極
６１        層間絶縁膜
６２        バリアメタル層
１２０      第２のｎ型層
１２０ａ    第２のｎ型層の上部
１２０ｂ    第２のｎ型層の下部
１２１      第１の領域
１２２      第２の領域
【図１】
2020004067.tif 000003
【図２】
2020004067.tif 000004
【図３】
2020004067.tif 000005
【図４】
2020004067.tif 000006
【図５】
2020004067.tif 000007
【図６】
2020004067.tif 000008
【図７】
2020004067.tif 000009
【図８】
2020004067.tif 000010
【図９】
2020004067.tif 000011
【図１０】
2020004067.tif 000012
【図１１】
2020004067.tif 000013
【図１２】
2020004067.tif 000014
【図１３】
2020004067.tif 000015
【図１４】
2020004067.tif 000016
【図１５】
2020004067.tif 000017
【図１６】
2020004067.tif 000018
【図１７】
2020004067.tif 000019
【図１８】
2020004067.tif 000020
【図１９】
2020004067.tif 000021
【図２０】
2020004067.tif 000022
【図２１】
2020004067.tif 000023
【図２２】
2020004067.tif 000024
【図２３】
2020004067.tif 000025
【図２４】
2020004067.tif 000026
【図２５】
2020004067.tif 000027
【図２６】
2020004067.tif 000028
【図２７】
2020004067.tif 000029
【国際調査報告】
2020004067.tif 000030
2020004067.tif 000031