(57)【要約】ゲート電圧の変化速度を小さくすると、ターンオフ損失が大きくなってしまう。スイッチング素子のゲートを駆動するゲート駆動部と、スイッチング素子のターンオフ期間中にスイッチング素子の主端子間に加わる主端子間電圧がピークとなることを検出するピーク検出部と、主端子間電圧がピークとなることが検出されたことに応じて、ゲート駆動部によるスイッチング素子のゲート電圧の変化速度を増加させる駆動条件変更部とを備えるゲート駆動装置。
2020144951.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のゲートを駆動するゲート駆動部と、
前記スイッチング素子のターンオフ期間中に前記スイッチング素子の主端子間に加わる主端子間電圧がピークとなることを検出するピーク検出部と、
前記主端子間電圧がピークとなることが検出されたことに応じて、前記ゲート駆動部による前記スイッチング素子のゲート電圧の変化速度を増加させる駆動条件変更部と
を備えるゲート駆動装置。
【請求項２】
前記ピーク検出部は、
前記主端子間電圧を検出する電圧検出回路と、
前記主端子間電圧に応じたパラメータを基準値と比較するコンパレータと
前記コンパレータによる比較結果に基づいて前記主端子間電圧がピークとなることを検出する検出部と、
を有する、請求項１に記載のゲート駆動装置。
【請求項３】
前記ピーク検出部は、前記主端子間電圧の変化率に応じた値を前記パラメータとして検出する微分処理部をさらに有し、
前記コンパレータは、前記パラメータを、前記変化率がゼロ以下の基準変化率であることを示す前記基準値と比較する、請求項２に記載のゲート駆動装置。
【請求項４】
前記ピーク検出部は、
前記微分処理部の前段または後段にローパスフィルタをさらに有する、請求項３に記載のゲート駆動装置。
【請求項５】
前記コンパレータは、前記パラメータを、前記主端子間電圧がピークであることを示す前記基準値と比較する、請求項２に記載のゲート駆動装置。
【請求項６】
前記駆動条件変更部は、前記主端子間電圧がピークとなることが検出されていない場合よりも、前記主端子間電圧がピークとなることが検出された場合で、前記ゲートに接続されるゲート抵抗の抵抗値を小さくする、請求項１〜５のいずれか一項に記載のゲート駆動装置。
【請求項７】
前記駆動条件変更部は、
前記主端子間電圧がピークとなることが検出されてから、少なくとも前記スイッチング素子の前記主端子間の電流が遮断されるまで、または、前記主端子間に印加される直流電圧に前記主端子間電圧がなるまで、前記ゲートに接続されるゲート抵抗の抵抗値を小さくする、請求項６に記載のゲート駆動装置。
【請求項８】
前記駆動条件変更部は、前記主端子間電圧がピークとなることが検出されていない場合よりも、前記主端子間電圧がピークとなることが検出された場合で、前記スイッチング素子のゲート電流を大きくする、請求項１〜５のいずれか一項に記載のゲート駆動装置。
【請求項９】
前記スイッチング素子の温度を測定する温度センサと、
前記温度が基準温度より高いことに応じて前記ピーク検出部および前記駆動条件変更部を有効にするイネーブル部と、
をさらに備える、請求項１〜８のいずれか一項に記載のゲート駆動装置。
【請求項１０】
請求項１から９のいずれか一項に記載のゲート駆動装置と、
前記ゲート駆動装置によってゲートが駆動される前記スイッチング素子と、
を備えるスイッチング装置。
【請求項１１】
前記スイッチング素子は、ワイドバンドギャップ半導体素子である請求項１０に記載のスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動装置、スイッチング装置に関する。
【背景技術】
【０００２】
従来、スイッチング素子のゲートを駆動するゲート駆動装置では、ターンオフ時のサージ電圧を低減するべくゲート電圧の変化速度を小さくしている（例えば、特許文献１〜３参照）。
特許文献１  特許第６２９０１１８号明細書
特許文献２  特許第６２６６４７８号明細書
特許文献３  特許第４９３５２６６号明細書
【解決しようとする課題】
【０００３】
ゲート電圧の変化速度を小さくすると、ターンオフ損失が大きくなってしまう。
【一般的開示】
【０００４】
本発明の第１の態様においては、ゲート駆動装置が提供される。ゲート駆動装置は、スイッチング素子のゲートを駆動するゲート駆動部を備えてよい。ゲート駆動装置は、スイッチング素子のターンオフ期間中にスイッチング素子の主端子間に加わる主端子間電圧がピークとなることを検出するピーク検出部を備えてよい。ゲート駆動装置は、主端子間電圧がピークとなることが検出されたことに応じて、ゲート駆動部によるスイッチング素子のゲート電圧の変化速度を増加させる駆動条件変更部を備えてよい。
【０００５】
ピーク検出部は、主端子間電圧を検出する電圧検出回路を有してよい。ピーク検出部は、主端子間電圧に応じたパラメータを基準値と比較するコンパレータを有してよい。ピーク検出部は、コンパレータによる比較結果に基づいて主端子間電圧がピークとなることを検出する検出部を有してよい。
【０００６】
ピーク検出部は、主端子間電圧の変化率に応じた値をパラメータとして検出する微分処理部をさらに有してよい。コンパレータは、パラメータを、変化率がゼロ以下の基準変化率であることを示す基準値と比較してよい。
【０００７】
ピーク検出部は、微分処理部の前段または後段にローパスフィルタをさらに有してよい。
【０００８】
コンパレータは、パラメータを、主端子間電圧がピークであることを示す基準値と比較してよい。
【０００９】
駆動条件変更部は、主端子間電圧がピークとなることが検出されていない場合よりも、主端子間電圧がピークとなることが検出された場合で、ゲートに接続されるゲート抵抗の抵抗値を小さくしてよい。
【００１０】
駆動条件変更部は、主端子間電圧がピークとなることが検出されてから、少なくともスイッチング素子の主端子間の電流が遮断されるまで、または、主端子間に印加される直流電圧に主端子間電圧がなるまで、ゲートに接続されるゲート抵抗の抵抗値を小さくしてよい。
【００１１】
駆動条件変更部は、主端子間電圧がピークとなることが検出されていない場合よりも、主端子間電圧がピークとなることが検出された場合で、スイッチング素子のゲート電流を大きくしてよい。
【００１２】
ゲート駆動装置は、スイッチング素子の温度を測定する温度センサを備えてよい。ゲート駆動装置は、温度が基準温度より高いことに応じてピーク検出部および駆動条件変更部を有効にするイネーブル部を備えてよい。
【００１３】
本発明の第２の態様においては、スイッチング装置が提供される。スイッチング装置は、第１の態様のゲート駆動装置を備えてよい。スイッチング装置は、ゲート駆動装置によってゲートが駆動されるスイッチング素子を備えてよい。
スイッチング素子は、ワイドバンドギャップ半導体素子であってよい。
【００１４】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係るスイッチング装置１００を示す。
【図２】スイッチング装置１００の動作を示す。
【図３】主スイッチング素子２をターンオフする場合の動作波形を示す。
【図４】変形例に係るスイッチング装置１００Ａを示す。
【発明を実施するための形態】
【００１６】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
【００１７】
［１．スイッチング装置１００の構成］
図１は、本実施形態に係るスイッチング装置１００を示す。なお、図中、白抜きの矢印記号は電圧を示す。
【００１８】
スイッチング装置１００は、一例としてモータ駆動用または電力供給用に用いられる電力変換装置の１相分を示したものであり、正側電源線１０１および負側電源線１０２と、電源出力端子１０５との接続を切り換えて電源出力端子１０５から変換した電圧を出力する。
【００１９】
ここで、正側電源線１０１および負側電源線１０２の間には例えば６００〜８００Ｖの直流電Ｅｄ圧が印加され、負側電源線１０２はスイッチング装置１００の全体の基準電位（一例としてグランド電位）に接続される。電源出力端子１０５には誘導負荷１０６が接続されてよい。スイッチング装置１００は、正側の主スイッチング素子１および負側の主スイッチング素子２と、主スイッチング素子１、２に逆並列に接続された還流ダイオード３、４と、正側のゲート駆動装置５および負側のゲート駆動装置６とを備える。
【００２０】
［１−１．主スイッチング素子１，２］
主スイッチング素子１、２は、それぞれスイッチング素子の一例であり、ドレイン端子およびソース端子の間を電気的に接続または切断する。例えば、主スイッチング素子１、２は、後述のゲート駆動装置５、６によってオン（接続とも称する）／オフ（切断とも称する）を切り換える。ここで、本実施形態では一例として、主スイッチング素子１、２は負側電源線１０２および正側電源線１０１の間に直列に順次接続され、電力変換装置における上アームおよび下アームを構成している。主スイッチング素子１、２の中点には電源出力端子１０５が接続される。
【００２１】
主スイッチング素子１、２は、シリコンを基材としたシリコン半導体素子である。これに代えて、主スイッチング素子１、２の少なくとも一方はワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。ワイドバンドギャップ半導体素子は、シリコン半導体素子よりもスイッチング速度を向上させることが可能である。なお、本実施例では主スイッチング素子１、２はＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、正側電源線１０１の側がカソードである寄生ダイオード（図示せず）を有してよい。
【００２２】
［１−２．還流ダイオード３，４］
還流ダイオード３、４は、主スイッチング素子１、２に逆並列に接続される。還流ダイオード３、４は、ショットキーバリアダイオードでもよいし、ＭＯＳＦＥＴの寄生ダイオードでもよい。還流ダイオード３、４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。
【００２３】
［１−３．ゲート駆動装置５，６］
ゲート駆動装置５、６は、外部から入力される入力信号に基づいて、対応する主スイッチング素子１、２のゲートを駆動する。入力信号は、ＰＷＭ制御により主スイッチング素子１、２を制御して、電源出力端子１０５から概ね正弦波の交流電流を出力させてよい。入力信号は主スイッチング素子１と、主スイッチング素子２とに対して別々に入力されてよい。なお、本実施形態では一例として、入力信号はハイ（オン指令信号）の場合に主スイッチング素子２をオン状態にすることを指示し、ロー（オフ指令信号）の場合に主スイッチング素子２をオフ状態にすることを指示する。
【００２４】
正側のゲート駆動装置５は主スイッチング素子１のゲートを駆動し、負側のゲート駆動装置６は主スイッチング素子２のゲートを駆動する。なお、ゲート駆動装置５、６は同様の構成であるため、本実施形態では負側のゲート駆動装置６について説明を行い、正側のゲート駆動装置５については説明を省略する。
【００２５】
ゲート駆動装置６は、ピーク検出部６１と、ゲート駆動部６２と、駆動条件変更部６３と、温度センサ６４と、イネーブル部６５とを有する。本実施形態においては一例として、ゲート駆動装置６の各部をアナログ回路として説明する。なお、温度センサ６４およびイネーブル部６５については必ずしもゲート駆動装置６に具備されなくてもよい。
【００２６】
［１−３−１．ピーク検出部６１］
ピーク検出部６１は、主スイッチング素子２のターンオフ期間中に主スイッチング素子２の主端子間に加わる主端子間電圧がピークとなることを検出する。本実施形態においては一例として、ピーク検出部６１は、主スイッチング素子２のドレイン端子およびソース端子の間に加わる電圧Ｖｄｓがピークとなることを検出する。ピーク検出部６１は、電圧Ｖｄｓがピークとなることを検出した場合に、主スイッチング素子２のゲート駆動条件を変更するためのフラグ信号を駆動条件変更部６３に供給する。ピーク検出部６１は、電圧検出回路６１０と、ローパスフィルタ６１５と、微分処理部６１６と、コンパレータ６１７と、検出部６１８とを有する。
【００２７】
［１−３−１−１．電圧検出回路６１０］
電圧検出回路６１０は、電圧Ｖｄｓを検出する。例えば、電圧検出回路６１０は、電圧Ｖｄｓを分圧する抵抗６１１、６１２を有する。抵抗６１１、６１２の中点はローパスフィルタ６１５に接続されており、検出される電圧をローパスフィルタ６１５に供給する。なお、本実施形態では、検出電圧はソース端子側よりもドレイン端子側の電位が高い場合の電圧を正電圧とする。
【００２８】
［１−３−１−２．ローパスフィルタ６１５］
ローパスフィルタ６１５は、電圧検出回路６１０により検出された電圧信号から、予め設定された遮断周波数より高い周波数成分を除去するようフィルタリングを行う。遮断周波数は主スイッチング素子１，２のスイッチング周波数よりも大きくてよい。ローパスフィルタ６１５はフィルタリングされた電圧信号を微分処理部６１６に供給する。
【００２９】
［１−３−１−３．微分処理部６１６］
微分処理部６１６は、電圧Ｖｄｓの変化率に応じた値をパラメータとして検出する。微分処理部６１６は微分回路でよく、一例として抵抗およびコンデンサを含む受動型の微分回路（ＲＣ回路とも称する）でもよいし、オペアンプ、抵抗およびコンデンサを含む能動型の微分回路でもよい。微分処理部６１６は、検出したパラメータをコンパレータ６１７に供給する。
【００３０】
［１−３−１−４．コンパレータ６１７］
コンパレータ６１７は、微分処理部６１６で検出されたパラメータを基準値と比較し、比較結果を示す比較信号を検出部６１８に供給する。本実施形態では一例として、コンパレータ６１７の非反転入力端子には、微分処理部６１６により検出されたパラメータを示す電圧が入力され、反転入力端子には、基準値を示す電圧が入力される。基準値は、電圧Ｖｄｓの変化率が基準変化率（本実施形態では一例としてゼロ）であることを示す値であってよい。基準変化率がゼロであることにより、パラメータの正負の極性が反転したこと、つまり、電圧Ｖｄｓが最大または最小のピークとなったことが比較信号で示される。
【００３１】
［１−３−１−５．検出部６１８］
検出部６１８は、コンパレータ６１７による比較結果に基づいて電圧Ｖｄｓがピークとなることを検出する。例えば、検出部６１８は、比較信号が立ち上がったこと、または、立ち下がったことに応じて、電圧Ｖｄｓがピークとなることを検出してよい。検出部６１８は、電圧Ｖｄｓがピークとなることを検出したことに応じてハイレベルとなる信号（フラグ信号とも称する）を駆動条件変更部６３に供給する。
【００３２】
［１−３−２．ゲート駆動部６２］
ゲート駆動部６２は、外部からの入力信号に含まれるターンオン信号およびターンオフ信号に基づいて、主スイッチング素子２のゲートを駆動する。ゲート駆動部６２は、第１スイッチング素子６２１、第２スイッチング素子６２２および電源６２３を有する。
【００３３】
第１スイッチング素子６２１および第２スイッチング素子６２２は、直列に接続されている。第１スイッチング素子６２１および第２スイッチング素子６２２は、主スイッチング素子２のゲート端子にオン／オフを指示するゲート駆動信号（オン指令信号／オフ指令信号）を供給する。
【００３４】
例えば、第１スイッチング素子６２１は、負側電源線１０２の基準電位よりも高い第１電位（一例として２０Ｖ）と、主スイッチング素子２のゲート端子との間に接続される。これにより、第１スイッチング素子６２１がオンとなると、主スイッチング素子２のゲートを駆動するゲート駆動信号がハイとなり主スイッチング素子２がターンオンされる。本実施形態では一例として、第１スイッチング素子６２１は、Ｐ型のＭＯＳＦＥＴであり、第１電位の側にソース端子が接続され、主スイッチング素子２のゲート端子側にドレイン端子が接続され、入力信号の入力端子側にゲート端子が接続される。これにより、第１スイッチング素子６２１は、入力信号がハイとなることによりオン状態となる。
【００３５】
第２スイッチング素子６２２は、基準電位よりも低い第２電位（一例として−５Ｖ）と、主スイッチング素子２のゲート端子との間に接続される。これにより、第２スイッチング素子６２２がオンとなると、ゲート駆動信号がローとなり、主スイッチング素子２がターンオフされる。本実施形態では一例として、第２スイッチング素子６２２は、Ｎ型のＭＯＳＦＥＴであり、第２電位の側にソース端子が接続され、主スイッチング素子２のゲート端子側にドレイン端子が接続され、入力信号の入力端子側にゲート端子が接続される。これにより、第２スイッチング素子６２２は、入力信号がローとなることによりオン状態となる。
【００３６】
なお、第１スイッチング素子６２１、第２スイッチング素子６２２は、ＭＯＳＦＥＴに限らず、バイポーラ型トランジスタなど、他の構造の半導体素子でもよい。
【００３７】
電源６２３は、第１スイッチング素子６２１および第２スイッチング素子６２２の直列回路に直流電圧を供給する。本実施形態では一例として、電源６２３は第１スイッチング素子６２１の側を第１電位とし、第２スイッチング素子６２２の側を第２電位とする。なお、第１スイッチング素子６２１のソース端子が第１電位の側に接続され、第２スイッチング素子６２２のソース端子が第２電位の側に接続される限りにおいて、電源６２３は設けられなくてもよい。
【００３８】
［１−３−３．駆動条件変更部６３］
駆動条件変更部６３は、電圧Ｖｄｓがピークとなることが検出されたことに応じて、ゲート駆動部６２による主スイッチング素子２のゲート電圧の変化速度を増加させるよう駆動条件を変更する。駆動条件変更部６３は、ゲート抵抗６３０と、接続切替部６３１とを有する。
【００３９】
ゲート抵抗６３０は、互いに抵抗値の異なる２つのゲート抵抗６３０１，６３０２を有する。ゲート抵抗６３０１の抵抗値は、ゲート抵抗６３０２の抵抗値よりも大きくてよい。本実施形態では一例として、ゲート抵抗６３０１，６３０２は、それぞれ一端が主スイッチング素子２のゲートに接続され、他端が接続切替部６３１に接続されている。なお、ゲート抵抗６３０は、主スイッチング素子２のターンオフ期間中に抵抗値を変更できる限りにおいて他の構成でもよい。一例として、ゲート抵抗６３０１，６３０２は、第２スイッチング素子６２２と電源６２３との間に並列に接続されてもよい。
【００４０】
接続切替部６３１は、２つのゲート抵抗６３０１，６３０２の何れか一方を択一的にゲートに電気的に接続する。接続切替部６３１は、フラグ信号に従ってゲート抵抗６３０１，６３０２の何れかの他端（ゲート側とは反対側の端部）をゲート駆動部６２に電気的に接続してよい。例えば、接続切替部６３１は、電圧Ｖｄｓがピークとなることが検出されていない場合、つまりフラグ信号がローレベルの場合よりも、電圧Ｖｄｓがピークとなることが検出された場合、つまりフラグ信号がハイレベルの場合で、ゲートに接続されるゲート抵抗６３０の抵抗値を小さくするよう切り替えを行ってよい。本実施形態では一例として、接続切替部６３１は、主スイッチング素子２のターンオフ期間中に検出部６１８からハイレベルのフラグ信号を受信しない場合には、抵抗値が大きいゲート抵抗６３０１をゲートに接続させ続ける。また、接続切替部６３１は、主スイッチング素子２のターンオフ期間中に検出部６１８からハイレベルのフラグ信号を受信した場合には、抵抗値が小さいゲート抵抗６３０２をゲートに接続させる。これにより、電圧Ｖｄｓがピークとなることが検出されたことに応じて主スイッチング素子２のゲート電圧の変化速度が増加する。
【００４１】
［１−３−４．温度センサ６４］
温度センサ６４は、主スイッチング素子２の温度を測定する。温度センサ６４は、測定温度に応じた電流または電圧をイネーブル部６５に供給してよい。
【００４２】
［１−３−５．イネーブル部６５］
イネーブル部６５は、温度センサ６４による測定温度が基準温度より高いことに応じてピーク検出部６１および駆動条件変更部６３を有効にする（イネーブルする）。イネーブル部６５は、測定温度が基準温度より高い場合にピーク検出部６１および駆動条件変更部６３にイネーブル信号を供給してよい。基準温度は、主スイッチング素子２がシリコン半導体素子である場合には１２５度であってよく、主スイッチング素子２がＳｉＣなどのワイドバンドギャップ半導体素子である場合には１７５度であってよい。なお、測定温度が基準温度以下である場合にはピーク検出部６１および駆動条件変更部６３はディセーブル状態に維持されてよい。この場合、駆動条件変更部６３の接続切替部６３１は、抵抗値が大きいゲート抵抗６３０１を主スイッチング素子２に電気的に接続してよい。
【００４３】
以上のスイッチング装置１００によれば、主スイッチング素子２のターンオフ期間中に電圧Ｖｄｓがピークとなることが検出されたことに応じて主スイッチング素子２のゲート電圧の変化速度が増加するので、電圧Ｖｄｓがピークになった後のターンオフが速やかに完了する。従って、ゲート電圧の変化速度が増加しない場合と比較して、ターンオフに要する時間を短縮して、ターンオフ損失を低減することができる。また、ゲート電圧の変化速度は電圧Ｖｄｓのピーク以降に増加するので、ピーク電圧、ひいてはサージ電圧が大きくなってしまうのを防止することができる。
【００４４】
また、電圧Ｖｄｓがピークとなることが検出されていない場合よりも、ピークとなることが検出された場合でゲート抵抗６３０の抵抗値が小さくなるので、ゲート電圧の変化速度を確実に増加させることができる。
【００４５】
また、互いに抵抗値が異なる２つのゲート抵抗６３０１，６３０２の何れか一方が択一的に主スイッチング素子２のゲートに接続されるので、電圧Ｖｄｓがピークとなることが検出されたことに応じて抵抗値の小さいゲート抵抗６３０２をゲートに接続させることにより、ゲート電圧の変化速度を確実に増加させることができる。
【００４６】
また、電圧Ｖｄｓが電圧検出回路６１０で検出され、電圧Ｖｄｓに応じたパラメータと基準値との比較結果に基づいて電圧Ｖｄｓがピークとなることが検出されるので、電圧Ｖｄｓがピークとなることを確実に検出することができる。
【００４７】
また、電圧Ｖｄｓの変化率に応じた値がパラメータとして用いられ、変化率がゼロであることを示す基準値と比較されるので、電圧Ｖｄｓがピークとなることを確実に検出することができる。
【００４８】
また、微分処理部６１６の前段にローパスフィルタ６１５が設けられるので、ノイズの影響を低減し、電圧Ｖｄｓがピークとなることを確実に検出することができる。
【００４９】
また、主スイッチング素子２の素子温度が基準温度より高いことに応じてピーク検出部６１および駆動条件変更部６３がイネーブルされるので、素子温度が低いためにターンオフ損失がもともと小さく、駆動条件の変更による効果が小さい場合でのピーク検出部６１および駆動条件変更部６３の動作を防止して、スイッチング装置１００の寿命を延ばすことができる。
【００５０】
［２．動作］
図２は、スイッチング装置１００の動作を示す。スイッチング装置１００は、主スイッチング素子２のターンオフ期間にステップＳ１０１〜Ｓ１１１の処理を行うことにより駆動条件を変更する。
【００５１】
ステップＳ１０１において電圧検出回路６１０は、主スイッチング素子２のドレイン端子およびソース端子の間に加わる電圧Ｖｄｓを検出する。
【００５２】
ステップＳ１０３においてローパスフィルタ６１５は、検出された電圧信号に対し、高周波成分を除去するフィルタリングを行う。
【００５３】
ステップＳ１０５において微分処理部６１６は、電圧Ｖｄｓの変化率に応じた値をパラメータとして検出する。本実施形態では一例として、微分処理部６１６は、電圧Ｖｄｓの変化率ｄＶｄｓ／ｄｔをパラメータとして検出するが、ｄＶｄｓ／ｄｔに加減算や乗算、除算などの演算を行った値をパラメータとして検出してもよい。
【００５４】
ステップＳ１０７においてコンパレータ６１７は、微分処理部６１６で検出されたパラメータを基準値と比較する。本実施形態では一例として、コンパレータ６１７は、電圧Ｖｄｓの変化率ｄＶｄｓ／ｄｔであるパラメータをゼロと比較する。なお、上述のステップＳ１０１〜Ｓ１０７の処理は、後述のステップＳ１０９で電圧Ｖｄｓのピークが検出されるまで継続して行われてよい。
【００５５】
ステップＳ１０９において検出部６１８は、コンパレータ６１７による比較結果に基づいて電圧Ｖｄｓがピークとなることを検出する。本実施形態においては一例として、検出部６１８は、比較信号が立ち下がったことに応じて、電圧Ｖｄｓがピークとなることを検出し、ハイレベルのフラグ信号を出力する。検出部６１８は、電圧Ｖｄｓがピークとなることが検出されてから、少なくとも主スイッチング素子２のドレインソース間の電流が遮断されるまで、フラグ信号をハイレベルに維持してよい。検出部６１８は、電圧Ｖｄｓがピークとなることが検出されてから、少なくとも電圧Ｖｄｓが直流電圧Ｅｄになるまで、フラグ信号をハイレベルに維持してもよい。検出部６１８は、主スイッチング素子２が次にターンオフされるまでにフラグ信号をローレベルに切り替えてよい。一例として、検出部６１８は、電圧Ｖｄｓがピーク電圧から減少して直流電圧Ｅｄに達した時点、或いは、当該時点から基準時間（一例として主スイッチング素子１，２のスイッチング周期の半分の時間）が経過した時点でフラグ信号をローレベルに切り替えてよい。これに代えて、検出部６１８は、フラグ信号が基準時間を超えて継続してハイレベルである場合に、フラグ信号をローレベルに切り替えてもよい。
【００５６】
ステップＳ１１１において駆動条件変更部６３は、ゲート駆動部６２による主スイッチング素子２のゲート電圧の変化速度を増加させる。例えば、駆動条件変更部６３は、ゲートへの接続対象を、抵抗値が大きいゲート抵抗６３０１から抵抗値が小さいゲート抵抗６３０２に切り替える。なお、本実施形態では一例として、電圧Ｖｄｓがピークとなることが検出されてから、少なくとも主スイッチング素子２のドレインソース間の電流が遮断されるまでフラグ信号がハイレベルに維持されるため、駆動条件変更部６３は、少なくとも主スイッチング素子２のドレインソース間の電流が遮断されるまでゲート抵抗６３０２をゲートに接続させてよい。駆動条件変更部６３は、主スイッチング素子２が次にターンオフされるまでにゲートへの接続対象をゲート抵抗６３０２からゲート抵抗６３０１に切り替えてよい。
【００５７】
以上の動作によれば、電圧Ｖｄｓがピークとなることが検出されてから少なくともドレインソース間の電流が遮断されるまで、あるいは電圧Ｖｄｓが直流電圧Ｅｄになるまでゲート抵抗６３０２がゲートに接続されるので、ターンオフの途中でゲート抵抗６３０１がゲートに接続される場合と比較してターンオフに要する時間を確実に短縮することができる。
【００５８】
［３．動作波形］
図３は、主スイッチング素子２をターンオフする場合の動作波形を示す。なお、図中の横軸は時間を示し、縦軸は主スイッチング素子２の入力信号、ゲートソース間電圧Ｖｇｓ、ドレインソース間電圧Ｖｄｓ、ドレイン電流Ｉｄなどを示す。
【００５９】
［３−１．比較例のスイッチング装置による動作波形］
まず、本実施形態の比較例のスイッチング装置によるターンオフ時の動作波形について説明する。比較例のスイッチング装置はピーク検出部６１や駆動条件変更部６３を有しておらず、ターンオフ期間中にゲート電圧の変化速度を変更しない。なお、本比較例のスイッチング装置による動作波形は図中に破線で示されており、後述のスイッチング装置１００による実線の動作波形と一部において重なっている。
【００６０】
主スイッチング素子２を制御するための入力信号がハイ（オン指令）からロー（オフ指令）に切り替わると、時点ｔ１においてゲート駆動部６２からのゲート駆動信号がローとなり、負のゲート電流Ｉｇ（すなわち主スイッチング素子２のゲートから第２スイッチング素子６２２を介してゲート駆動装置６の図示しないグランドへと流れる電流）が流れ始める。これにより、ゲート駆動部６２からターンオフを指示するゲート駆動信号が出力されて主スイッチング素子２にゲート電荷の逆バイアス方向への注入が開始される。そして、時点ｔ１〜ｔ２の期間で主スイッチング素子２のゲート入力容量Ｃｇｓが逆バイアス方向に充電され、ゲートソース間電圧Ｖｇｓが減少する。
【００６１】
続いて、ゲートソース間電圧Ｖｇｓがミラー電圧まで減少すると（時点ｔ２）、ゲート電荷の大部分が帰還容量（ゲートドレイン容量）Ｃｇｄの充電に用いられ、ゲートソース間電圧Ｖｇｓの変化がフラットとなり（いわゆるミラー期間）、主スイッチング素子２のドレインソース間電圧Ｖｄｓが増加する。
【００６２】
これに伴い、主スイッチング素子２と対向する主スイッチング素子１のドレインソース間電圧Ｖｄｓが低下し、その寄生容量Ｃｄｓから放電電流が流れるため、主スイッチング素子２のドレイン電流Ｉｄが減少し、その電流変化率に応じた電圧ＶＬが、主スイッチング素子２に印加される。
【００６３】
次に、時点ｔ３において主スイッチング素子２ではミラー期間が終了して、ドレイン電流Ｉｄが急激に減少する（時点ｔ５でゼロになる）。これにより、正側電源線１０１の配線インダクタンスに印加される電圧が瞬間的に増加して、主スイッチング素子２のドレインソース間電圧Ｖｄｓはピーク電圧Ｖｐまで増加する（時点ｔ４）。その後、ドレインソース間電圧Ｖｄｓは減少して時点ｔ５で直流電圧Ｅｄとなり、ゲートソース電圧Ｖｇｓがゲート閾値電圧Ｖｇｓ（ｔｈ）を下回る。
【００６４】
そして、主スイッチング素子２のゲート入力容量Ｃｇｓへの充電が終了して、主スイッチング素子２のターンオフが完了する。本比較例では斜線及びドットのハッチング領域によって概念的に示されるターンオフ損失Ｅｏｆｆが生じる。なお、主スイッチング素子２のターンオフが完了すると、主スイッチング素子１のターンオンが行われてよい。
【００６５】
［３−２．実施形態のスイッチング装置１００による動作波形］
続いて、本実施形態のスイッチング装置１００によるターンオフ時の動作波形について説明する。なお、スイッチング装置１００による動作波形は実線で図示されている。比較例と同様の動作波形の部分については説明を省略する。
【００６６】
本実施形態に係るスイッチング装置１００では、時点ｔ２でドレインソース電圧Ｖｄｓが増加し始めると、その変化率が正の値であることを示すパラメータが微分処理部６１６によって検出される。また、当該パラメータが基準値（本動作例では一例として変化率がゼロであることを示す値）よりも大きいことを示すハイレベルの比較信号がコンパレータ６１７から出力される。
【００６７】
また、時点ｔ４で主スイッチング素子２のドレインソース間電圧Ｖｄｓがピーク電圧Ｖｐから減少し始めると、電圧Ｖｄｓの変化率が負の値であることを示すパラメータが微分処理部６１６によって検出される。また、当該パラメータが基準値（本動作例では一例として変化率がゼロであることを示す値）よりも小さいことを示すローレベルの比較信号がコンパレータ６１７から出力される。これにより、比較信号の立ち下りに応じて電圧Ｖｄｓがピークとなったことが検出部６１８で検出され、ゲート駆動条件を変更するためのフラグ信号が立ち上がる。その結果、駆動条件変更部６３によりゲート抵抗６３０の抵抗値が小さくなり、ゲートソース電圧Ｖｇｓの変化速度が増加して比較例の動作波形よりも立ち下りが急峻となる。そのため、本動作例では比較例と異なり、時点ｔ５よりも前の時点ｔ１０でドレインソース間電圧Ｖｄｓが直流電圧Ｅｄとなり、ゲートソース電圧Ｖｇｓがゲート閾値電圧Ｖｇｓ（ｔｈ）を下回る。
【００６８】
そして、主スイッチング素子２のゲート入力容量Ｃｇｓへの充電が終了して、主スイッチング素子２のターンオフが完了する。なお、本動作例においては、時点ｔ１０以降にドレインソース電圧Ｖｄｓが再び増加して直流電圧Ｅｄとなるため、比較信号の立ち上がり、および、立ち下りが生じるが、時点ｔ４以降ではゲートに対するゲート抵抗６３０２の接続が維持される。
【００６９】
以上のように、本動作例によれば、主スイッチング素子２のターンオフ時にゲートソース電圧Ｖｇｓの変化速度が増加して比較例の動作波形よりも立ち下りが急峻となるため、ターンオフに要する時間が時点ｔ１〜ｔ５の期間から、時点ｔ１〜ｔ１０の期間に短縮される。そのため、図中に斜線のハッチング領域によって概念的に示されるターンオフ損失Ｅｏｆｆが比較例よりも低減される。また、ゲート電圧の変化速度は電圧Ｖｄｓのピーク以降に増加するので、ピーク電圧、ひいてはサージ電圧が大きくなってしまうのが防止される。
【００７０】
［４．変形例］
図４は、変形例に係るスイッチング装置１００Ａを示す。スイッチング装置１００Ａは、ピーク検出部６１Ａを備える。
【００７１】
ピーク検出部６１Ａは、コンパレータ６１７Ａを有する。コンパレータ６１７Ａは、電圧Ｖｄｓに応じたパラメータを、電圧Ｖｄｓがピーク電圧Ｖｐであることを示す基準値と比較する。本実施形態では一例として、コンパレータ６１７Ａの非反転入力端子には電圧Ｖｄｓが入力され、反転入力端子には、基準値を示す電圧が入力される。
【００７２】
以上のスイッチング装置１００Ａによれば、電圧Ｖｄｓに応じた値がパラメータとして、電圧Ｖｄｓがピーク電圧Ｖｐであることを示す値が基準値としてそれぞれ比較に用いられて電圧Ｖｄｓがピークとなることが検出されるので、電圧Ｖｄｓがピークとなることを確実に検出することができる。また、微分処理部６１６を用いる場合と比較して構成を簡略化することができる。
【００７３】
［５．その他の変形例］
なお、上記の実施形態および変形例においては、微分処理部６１６の前段にローパスフィルタ６１５が設けられることとして説明したが、微分処理部６１６の後段（一例として微分処理部６１６とコンパレータ６１７との間）に設けられてもよい。この場合にも、ノイズの影響を低減して、電圧Ｖｄｓがピークとなることを確実に検出することができる。
【００７４】
また、コンパレータ６１７で用いられる基準値を電圧Ｖｄｓの変化率がゼロであることを示す値として説明したが、変化率が負の基準変化率であることを示す値としてもよい。この場合には、電圧Ｖｄｓが基準変化率よりも急峻に立ち下がったことが検出されるので、ノイズなどの影響により電圧Ｖｄｓがピーク電圧Ｖｐの手前で緩やかにピーク電圧Ｖｐよりも小さい極大値となる場合にピークが誤検出されてしまうのを防止することができる。
【００７５】
また、基準値は電圧Ｖｄｓの変化率が正の基準変化率（一例として、電圧Ｖｄｓがピーク電圧Ｖｐ近傍で緩やかに増加するときの変化率）であることを示す値であってもよい。この場合には、実際に電圧Ｖｄｓがピークとなるタイミングより前に、電圧Ｖｄｓがピークとなることが検出されるので、比較信号の立ち下り（または立ち上がり）から駆動条件が変更されるまでの遅延を考慮に入れて、駆動条件の変更タイミングをピークタイミングに合わせることができる。同様に、コンパレータ６１７Ａで用いられる基準値を電圧Ｖｄｓがピーク電圧Ｖｐであることを示す値として説明したが、ピーク電圧Ｖｐより小さい値でもよい。
【００７６】
また、駆動条件変更部６３は、電圧Ｖｄｓがピークとなることが検出されていない場合よりも、電圧Ｖｄｓがピークとなることが検出された場合で、ゲートに接続されるゲート抵抗６３０の抵抗値を小さくすることとして説明した。これに加えて／代えて、駆動条件変更部６３は、電圧Ｖｄｓがピークとなることが検出されていない場合よりも、電圧Ｖｄｓがピークとなることが検出された場合で、主スイッチング素子２のゲート電流を大きくしてもよい。この場合にも、主スイッチング素子２のターンオフ期間中にゲート電圧の変化速度を増加させることができる。
【００７７】
また、スイッチング装置１００、２００は正側の主スイッチング素子１および駆動装置５の組と、負側の主スイッチング素子２および駆動装置６の組とを備えることとして説明したが、何れか一方の組のみを備えることとしてもよい。
【００７８】
また、ゲート駆動装置６の各部をアナログ回路として説明したが、ローパスフィルタ６１５、微分処理部６１６、検出部６１８およびイネーブル部６５の少なくとも１つがデジタル回路であってもよい。
【００７９】
上記実施例では、正側の主スイッチング素子１および負側の主スイッチング素子２をそれぞれ１つの素子として説明したが、それぞれ並列に接続された２以上のスイッチング素子としてもよい。この場合、駆動装置５（または６）は正側（または負側）の２以上のスイッチング素子の各々に個別に設けられてもよいし、正側（または負側）の２以上のスイッチング素子に対して纏めて設けられてもよい。
【００８０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００８１】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８２】
１  主スイッチング素子、２  主スイッチング素子、３  還流ダイオード、４  還流ダイオード、５  駆動装置、６  駆動装置、６１  ピーク検出部、６２  ゲート駆動部、６３  駆動条件変更部、６４  温度センサ、６５  イネーブル部、１００  スイッチング装置、１０１  正側電源線、１０２  負側電源線、１０５  電源出力端子、１０６  誘導負荷、６１０  電圧検出回路、６１１  抵抗、６１２  抵抗、６１５  ローパスフィルタ、６１６  微分処理部、６１７  コンパレータ、６１８  検出部、６２１  第１スイッチング素子、６２２  第２スイッチング素子、６２３  電源、６３０  ゲート抵抗、６３１  接続切替部、６３０１  ゲート抵抗、６３０２  ゲート抵抗
【図１】
2020144951.tif 000003
【図２】
2020144951.tif 000004
【図３】
2020144951.tif 000005
【図４】
2020144951.tif 000006
【国際調査報告】
2020144951.tif 000007
2020144951.tif 000008
2020144951.tif 000009
2020144951.tif 000010