(57)【要約】  実施形態の素子モジュールは、冷却器と、複数の素子と、導電部材と、を備える。冷却器は、所定方向の両側に設けられた第１素子配置部及び第２素子配置部を有する。複数の素子は、第１素子配置部及び第２素子配置部の各々に配置される。導電部材は、冷却器の空間部に配置される。空間部は、第１素子配置部及び第２素子配置部の各々での複数の素子間で冷却器を貫通する。空間部は、第１素子配置部及び第２素子配置部を通じさせる。導電部材は、第１素子配置部の素子と第２素子配置部の素子とに接続される。
2021111575.tif 000002
【特許請求の範囲】
【請求項１】
所定方向の両側に設けられた第１素子配置部及び第２素子配置部を有する冷却器と、
前記第１素子配置部及び前記第２素子配置部の各々に配置される複数の素子と、
前記第１素子配置部及び前記第２素子配置部の各々での前記複数の素子間で前記冷却器を貫通することによって前記第１素子配置部及び前記第２素子配置部を通じさせる空間部に配置されるとともに、前記第１素子配置部の前記素子と前記第２素子配置部の前記素子とに接続される導電部材と、
を備える素子モジュール。
【請求項２】
前記冷却器は、内部に冷媒を貯留する冷媒貯留部を前記第１素子配置部と前記第２素子配置部との間に備え、
前記空間部は前記冷媒貯留部での前記冷媒の流動方向に沿って形成されている
請求項１に記載の素子モジュール。
【請求項３】
前記冷却器は、
前記空間部によって区分されるとともに内部に冷媒を貯留する複数の冷媒貯留部と、
前記複数の冷媒貯留部の端部で内部を通じさせる連結部と、
を備える
請求項１に記載の素子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子モジュールに関する。
【背景技術】
【０００２】
従来、所定方向で向かい合う２つの発熱体の間に配置された冷却器がある。例えば１対の半導体素子が所定方向の両側の表面に取り付けられた冷却器は、内部の冷媒によって両側の表面の各半導体素子を冷却する。
しかしながら、冷却器の両側の表面に配置された複数の半導体素子を電気的に接続する場合に接続経路が長くなると、電気的特性が低下する可能性があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本国特開２００３−２５８１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、冷却器に配置された複数の素子の接続に起因する電気的特性の劣化を抑制することができる素子モジュールを提供することである。
【課題を解決するための手段】
【０００５】
実施形態の素子モジュールは、冷却器と、複数の素子と、導電部材と、を備える。冷却器は、所定方向の両側に設けられた第１素子配置部及び第２素子配置部を有する。複数の素子は、第１素子配置部及び第２素子配置部の各々に配置される。導電部材は、冷却器の空間部に配置される。空間部は、第１素子配置部及び第２素子配置部の各々での複数の素子間で冷却器を貫通する。空間部は、第１素子配置部及び第２素子配置部を通じさせる。導電部材は、第１素子配置部の素子と第２素子配置部の素子とに接続される。
【図面の簡単な説明】
【０００６】
【図１】実施形態の素子モジュールの導体板を省略した斜視図。
【図２】実施形態の素子モジュールの冷却器を省略した斜視図。
【図３】実施形態の素子モジュールの導体板を省略してＸ軸方向から見た図。
【図４】実施形態の素子モジュールの導体板を省略してＹ軸方向から見た図。
【図５】実施形態の素子モジュールの導体板と導電部材とを示す斜視図。
【図６】実施形態の素子モジュールの冷却器を省略してＹ軸方向から見た図。
【図７】実施形態の素子モジュールの回路図。
【発明を実施するための形態】
【０００７】
以下、実施形態の素子モジュールを、図面を参照して説明する。
【０００８】
図１は、実施形態の素子モジュール１０の導体板１３を省略した斜視図である。図２は、実施形態の素子モジュール１０の冷却器１１を省略した斜視図である。図３は、実施形態の素子モジュール１０の導体板１３を省略してＸ軸方向から見た図である。図４は、実施形態の素子モジュール１０の導体板１３を省略してＹ軸方向から見た図である。図５は、実施形態の素子モジュール１０の導体板１３と導電部材１４とを示す斜視図である。図６は、実施形態の素子モジュール１０の冷却器１１を省略してＹ軸方向から見た図である。図７は、実施形態の素子モジュール１０の回路図である。
【０００９】
以下において、３次元空間で互いに直交するＸ軸、Ｙ軸及びＺ軸の各軸方向は、各軸に平行な方向である。例えば、素子モジュール１０の前後方向は、Ｘ軸方向と平行である。素子モジュール１０の左右方向は、Ｙ軸方向と平行である。素子モジュール１０の上下方向は、Ｚ軸方向と平行である。
【００１０】
実施形態の素子モジュール１０は、例えばモータ駆動装置に搭載される電力変換部等を構成するパワーモジュールである。
図１、図２、図３、図４、図５及び図６に示すように、実施形態の素子モジュール１０は、冷却器１１と、冷却器１１に設けられる複数の半導体素子１２、複数の導体板１３、複数の導電部材１４、及び複数の絶縁部材１５と、を備える。
【００１１】
冷却器１１は、例えば冷媒による気化冷却を行う沸騰冷却器である。冷却器１１は、液体の冷媒を貯留する冷媒槽２１と、冷媒槽２１に接続された凝縮器２２と、を備える。
冷媒槽２１の外形は、例えば矩形箱型である。冷媒槽２１には、厚さ方向（つまりＹ軸方向）の両側の表面２１Ａ，２１Ｂに、１対の第１素子配置部２３及び第２素子配置部２４が形成されている。
【００１２】
第１素子配置部２３及び第２素子配置部２４の各々は、冷媒槽２１の中央部を厚さ方向に貫通する貫通孔２５によって２つの部位に区分されている。各２つの部位は、第１素子配置部２３の第１部位２３ａ及び第２部位２３ｂと、第２素子配置部２４の第１部位２４ａ及び第２部位２４ｂと、である。
各部位２３ａ，２３ｂ，２４ａ，２４ｂには、後述する複数の半導体素子１２による同一構成の素子群３１が配置されている。例えば、第１部位２３ａ及び第２部位２３ｂ並びに第１部位２４ａ及び第２部位２４ｂには、４並列の素子群３１が配置されている。４並列の素子群３１は、例えばコモンコンバータ等として作動する。
【００１３】
貫通孔２５の外形は、例えば冷媒槽２１で上下方向（Ｚ軸方向）に延びるスリット状である。冷媒槽２１は、貫通孔２５によって区分される第１冷媒貯留部２６及び第２冷媒貯留部２７を備える。第１冷媒貯留部２６には、厚さ方向の両側の表面に、第１素子配置部２３の第１部位２３ａ及び第２素子配置部２４の第１部位２４ａが形成されている。第２冷媒貯留部２７には、厚さ方向の両側の表面に、第１素子配置部２３の第２部位２３ｂ及び第２素子配置部２４の第２部位２４ｂが形成されている。
【００１４】
冷媒槽２１は、上下方向の下部で第１冷媒貯留部２６及び第２冷媒貯留部２７の互いの内部を通じさせる連結部２８を備える。
冷媒槽２１の冷媒は、第１素子配置部２３及び第２素子配置部２４を介して複数の半導体素子１２から受ける熱によって沸騰し、各半導体素子１２を気化冷却する。冷媒槽２１で沸騰した冷媒の蒸気は、上下方向の上方に流動して凝縮器２２に流入する。冷媒槽２１での冷媒の蒸気の流動方向Ｆは上下方向の下方から上方に向かう方向である。
【００１５】
凝縮器２２は、冷媒槽２１の上下方向の上部に配置されている。例えば、凝縮器２２は、放熱フィン（図示略）等を備える。凝縮器２２は、冷却風によって冷却される。冷媒槽２１から凝縮器２２に流入した冷媒の蒸気は、放熱によって凝縮する。凝縮器２２で凝縮した冷媒（凝縮液）は上下方向の下方に流動して冷媒槽２１に流入する。
【００１６】
複数の半導体素子１２は、例えばトランジスタ及びダイオード等である。素子群３１を構成する複数の半導体素子１２は、例えば４つのトランジスタと６つのダイオードとである。４つのトランジスタは、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３及び第４トランジスタＱ４である。６つのダイオードは、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４、正極側ダイオードＤＰ及び負極側ダイオードＤＮである。
【００１７】
例えば、各部位２３ａ，２３ｂ，２４ａ，２４ｂの素子群３１では、上下方向の上方から下方かに向かって、第１トランジスタＱ１及び第１ダイオードＤ１と、第２トランジスタＱ２及び第２ダイオードＤ２と、正極ダイオードＤＰ及び負極ダイオードＤＮと、第３トランジスタＱ３及び第３ダイオードＤ３と、第４トランジスタＱ４及び第４ダイオードＤ４とが順次に配置されている。
【００１８】
図７に示すように、各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子である。各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は、コレクタ−エミッタ間でエミッタからコレクタに向けて順方向となる各ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と接続されている。
【００１９】
第１トランジスタＱ１のコレクタは、正極端子３２に接続されている。第１トランジスタＱ１のエミッタは、第２トランジスタＱ２のコレクタに接続されている。第１トランジスタＱ１のエミッタと第２トランジスタＱ２のコレクタとの接続点は、正極ダイオードＤＰのカソードに接続されている。
【００２０】
第２トランジスタＱ２のエミッタと第３トランジスタＱ３のコレクタとは、入出力端子３３に接続されている。第３トランジスタＱ３のエミッタは、第４トランジスタＱ４のコレクタに接続されている。第３トランジスタＱ３のエミッタと第４トランジスタＱ４のコレクタとの接続点は、負極ダイオードＤＮのアノードに接続されている。第４トランジスタＱ４のエミッタは、負極端子３４に接続されている。正極ダイオードＤＰのアノードと負極ダイオードＤＮのカソードとは、基準端子３５に接続されている。
【００２１】
図２及び図６に示すように、複数の導体板１３は、例えば、第１素子配置部２３側及び第２素子配置部２４側の各々に設けられる正極導体板１３Ｐ、入出力導体板１３Ｓ、負極導体板１３Ｎ及び基準導体板１３Ｅである。各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅは、第１素子配置部２３側及び第２素子配置部２４側の各々でＸ−Ｚ平面と平行に配置されている。各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅは、複数の素子群３１に対して左右方向（Ｙ軸方向）の外方に配置されている。
【００２２】
各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅの外部機器（図示略）との接続端子は、上下方向の上方又は下方に設けられている。各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅでの電流経路は、上下方向と平行である。各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅに接続される外部機器は、例えば外部電源及び外部モータ等である。例えば、外部モータに接続される入出力導体板１３Ｓの接続端子１３Ｓａは上下方向の上方に設けられている。
【００２３】
図７に示すように、正極導体板１３Ｐは、各素子群３１の正極端子３２と外部直流電源（図示略）の正極Ｐに接続されている。入出力導体板１３Ｓは、各素子群３１の交流（ＡＣ）Ｉの入出力用の入出力端子３３と外部モータ（図示略）とに接続されている。負極導体板１３Ｎは、各素子群３１の負極端子３４と外部直流電源（図示略）の負極Ｎに接続されている。基準導体板１３Ｅは、各素子群３１の基準端子３５と外部直流電源（図示略）の基準電位点とに接続されている。基準電位点は、例えばゼロＶの電位点である。
【００２４】
図２及び図５に示すように、複数の導電部材１４の各々の外形は、例えば棒状である。複数の導電部材１４は、貫通孔２５に配置されている。複数の導電部材１４は、第１素子配置部２３の２つの素子群３１と第２素子配置部２４の２つの素子群３１とで互いに同一の接続点、端子及び半導体素子１２等を等電位に接続する。同一の端子は、例えば、正極端子３２、入出力端子３３、負極端子３４及び基準端子３５等である。
【００２５】
複数の絶縁部材１５は、例えば２つの絶縁シートである。２つの絶縁部材１５は、貫通孔２５に配置されている。２つの絶縁部材１５は、貫通孔２５内で前後方向（Ｘ軸方向）の両側から複数の導電部材１４を挟み込んでいる。第１の絶縁部材１５は、第１素子配置部２３及び第２素子配置部２４の各第１部位２３ａ，２４ａの素子群３１と複数の導電部材１４との間に配置されている。第２の絶縁部材１５は、第１素子配置部２３及び第２素子配置部２４の各第２部位２３ｂ，２４ｂの素子群３１と複数の導電部材１４との間に配置されている。なお、絶縁部材１５は、貫通孔２５と導電部材１４との隙間が十分空いており、絶縁状態にある場合には設けなくてもよい。
【００２６】
図６に示すように、素子モジュール１０は、各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のゲートに接続される複数のゲート線４１を備える。複数のゲート線４１は、少なくとも素子モジュール１０の周辺で各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅでの電流経路と直交し、前後方向と平行に配置されている。
【００２７】
以上説明した実施形態によれば、冷媒槽２１の貫通孔２５に配置される複数の導電部材１４を備えることにより、第１素子配置部２３の複数の素子群３１と第２素子配置部２４の複数の素子群３１との接続に起因する電気的特性の劣化を抑制することができる。例えば、貫通孔２５に配置される複数の導電部材１４を持たない場合に比べて、冷媒槽２１の両側の表面２１Ａ，２１Ｂに配置された複数の素子群３１を接続する際に冷媒槽２１の迂回等によって電流経路が長くなることを抑止することができる。
【００２８】
複数の導電部材１４は、各第１部位２３ａ，２４ａの素子群３１と各第２部位２３ｂ，２４ｂの素子群３１との間の貫通孔２５に配置されることにより、第１冷媒貯留部２６及び第２冷媒貯留部２７の各内部での冷媒の流動が妨げられることを抑制することができる。貫通孔２５の外形は、冷媒槽２１での冷媒の蒸気の流動方向Ｆ（つまり上下方向）に延びるスリット状であることによって、冷媒の流れの阻害を抑制することができる。
１つの貫通孔２５に配置される複数の導電部材１４を持つことによって、例えば複数の貫通孔の各々に配置される導電部材１４を持つ場合等に比べて、各導電部材１４の発熱による導電部材１４及び周辺部の温度上昇を抑制することができる。
【００２９】
冷媒槽２１は、上下方向の下部で第１冷媒貯留部２６及び第２冷媒貯留部２７の互いの内部を通じさせる連結部２８を持つことにより、冷媒槽２１の内部で冷媒の分布が不均一になることを抑制することができる。
各導体板１３Ｐ，１３Ｓ，１３Ｎ，１３Ｅでの電流経路と直交する複数のゲート線４１を持つことにより、磁界の影響を低減し、電流のアンバランスを低減することができる。
【００３０】
以下、変形例について説明する。
上述した実施形態において、冷却器１１は沸騰冷却器に限定されず、他の冷却器でもよい。他の冷却器は、例えば内部を流れる低温の冷媒によって冷却するコールドプレート等である。
上述した実施形態において、冷媒槽２１の貫通孔２５は１つに限定されず、冷媒槽２１に複数の貫通孔２５が形成されてもよい。
【００３１】
上述した実施形態において、冷媒槽２１の両側の表面２１Ａ，２１Ｂに配置される複数の素子群３１は４並列に限定されず、例えば４並列よりも多数等の他の並列数でもよい。
上述した実施形態において、素子群３１は、４つのトランジスタと６つのダイオードを備えるとした。しかしながらこれに限定されず、適宜の個数及び種類の半導体素子１２を備えてもよい。
【００３２】
以上説明した少なくともひとつの実施形態によれば、冷媒槽２１の貫通孔２５に配置される複数の導電部材１４を持つことにより、第１素子配置部２３の複数の素子群３１と第２素子配置部２４の複数の素子群３１との接続に起因する電気的特性の劣化を抑制することができる。
【００３３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３４】
１０…素子モジュール、１１…冷却器、１２…半導体素子、１３…導体板、１４…導電部材、１５…絶縁部材、２１…冷媒槽、２２…凝縮器、２３…第１素子配置部、２４…第２素子配置部、２５…貫通孔、２６…第１冷媒貯留部、２７…第２冷媒貯留部、２８…連結部、３１…素子群
【図１】
2021111575.tif 000003
【図２】
2021111575.tif 000004
【図３】
2021111575.tif 000005
【図４】
2021111575.tif 000006
【図５】
2021111575.tif 000007
【図６】
2021111575.tif 000008
【図７】
2021111575.tif 000009
【手続補正書】
【提出日】令和3年2月4日(2021.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定方向の両側に設けられた第１素子配置部及び第２素子配置部を有するとともに、前記第１素子配置部と前記第２素子配置部との間の内部に冷媒を貯留する冷媒貯留部を有する冷却器と、
前記第１素子配置部及び前記第２素子配置部の各々に配置され、トランジスタを含む複数の素子と、
前記第１素子配置部及び前記第２素子配置部の各々での前記複数の素子間で前記冷却器を貫通することによって前記第１素子配置部及び前記第２素子配置部を通じさせる空間部に配置されるとともに、前記第１素子配置部の前記素子と前記第２素子配置部の前記素子とに接続される導電部材と、
前記第１素子配置部及び前記第２素子配置部の各々対向側とは反対側に配置され、前記複数の素子が接続される複数の導体板と、
各前記トランジスタのゲートに接続される複数のゲート線と、
を備え、
前記空間部は前記冷媒貯留部での前記冷媒の流動方向に沿って長いスリット状に形成されており、
前記第１素子配置部及び前記第２素子配置部の各々は、前記空間部を挟んで前記冷媒の流動方向と直交する方向の両側に２つの部位に区分けされており、これにより前記冷媒貯留部を２つ有し、
各前記トランジスタは、区分けされた前記第１素子配置部及び前記第２素子配置部の各々の部位に、前記冷媒の流動方向に沿って一例に配置されており、
前記複数のゲート線は、各前記導体板での電流経路と交差している素子モジュール。
【請求項２】
（削除）
【請求項３】
前記冷却器は、２つの前記複数の冷媒貯留部の端部で内部を通じさせる連結部を備える
請求項１に記載の素子モジュール。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
技術分野
［０００１］
本発明は、素子モジュールに関する。
背景技術
［０００２］
従来、所定方向で向かい合う２つの発熱体の間に配置された冷却器がある。例えば１対の半導体素子が所定方向の両側の表面に取り付けられた冷却器は、内部の冷媒によって両側の表面の各半導体素子を冷却する。
しかしながら、冷却器の両側の表面に配置された複数の半導体素子を電気的に接続する場合に接続経路が長くなると、電気的特性が低下する可能性があった。
先行技術文献
特許文献
［０００３］
特許文献１：日本国特開２００３−２５８１７５号公報
発明の開示
発明が解決しようとする課題
［０００４］
本発明が解決しようとする課題は、冷却器に配置された複数の素子の接続に起因する電気的特性の劣化を抑制することができる素子モジュールを提供することである。
課題を解決するための手段
［０００５］
実施形態の素子モジュールは、冷却器と、複数の素子と、導電部材と、複数の導体板と、複数のゲート線と、を備える。冷却器は、所定方向の両側に設けられた第１素子配置部及び第２素子配置部を有するとともに、前記第１素子配置部と前記第２素子配置部との間の内部に冷媒を貯留する冷媒貯留部を有する。複数の素子は、第１素子配置部及び第２素子配置部の各々に配置され、トランジスタを含む。導電部材は、冷却器の空間部に配置される。空間部は、第１素子配置部及び第２素子配置部の各々での複数の素子間で冷却器を貫通する。空間部は、第１素子配置部及び第２素子配置部を通じさせる。導電部材は、第１素子配置部の素子と第２素子配置部の素子とに接続される。複数の導体板は、第１素子配置部及び第２素子配置部の各々対向側とは反対側に配置され、複数の素子が接続される。複数のゲート線は、トランジスタのゲートに接続される。空間部は、冷媒貯留部での冷媒の流動方向に沿って長いスリット状に形成されている。第１素子配置部及び第２素子配置部の各々は、空間部を挟んで冷媒の流動方向と直交する方向の両側に２つの部位に区分けされている。これにより、冷媒貯留部を２つ有する。各トランジスタは、区分けされた第１素子配置部及び第２素子配置部の各々の部位に、冷媒の流動方向に沿って一例に配置されている。複数のゲート線は、各導体板での電流経路と交差している。
【国際調査報告】
2021111575.tif 000010
2021111575.tif 000011
2021111575.tif 000012
2021111575.tif 000013