(57)【要約】  半導体装置１００は、基板１２と、カバー４０とを備える。基板１２には、パターン６ａが形成されている。カバー４０は、接合材５により、パターン６ａに接合されている。カバー４０は、接合材５により、パターン６ａに接合されている先端部４０ｅを有する。先端部４０ｅは、パターン６ａに接触している先端４０ｅｓを有する。先端部４０ｅのうち、当該先端部４０ｅの先端４０ｅｓに近い領域程、当該領域の断面積が小さくなるように、当該先端部４０ｅは構成されている。
2020149188.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が実装されている基板と、
前記半導体素子を収容するための内部空間を有するカバーとを備え、
前記カバーは、金属で構成されており、
前記基板には、導電性を有し、かつ、前記カバーの接合対象となるパターンが形成されており、
前記内部空間に前記半導体素子が存在するように、前記カバーは、接合材により、前記パターンに接合されており、
前記カバーは、前記接合材により、前記パターンに接合されている先端部を有し、
前記先端部は、前記パターンに接触している先端を有し、
前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されており、
前記先端部は、
当該先端部の先端の一部に接する第１テーパー面と、
当該先端部の先端の別の一部に接する第２テーパー面とを有する
半導体装置。
【請求項２】
前記第１テーパー面は、前記カバーの外側の面の一部であり、
前記第２テーパー面は、前記カバーの内側の面の一部であり、
前記第１テーパー面と水平面とから構成される第１鋭角は、前記第２テーパー面と当該水平面とから構成される第２鋭角より大きい
請求項１に記載の半導体装置。
【請求項３】
前記先端部の先端には、第１くぼみが存在する
請求項１または２に記載の半導体装置。
【請求項４】
前記パターンには、第２くぼみが存在し、
前記第２くぼみには、前記先端部の先端が接合されている
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記カバーは、当該カバーの内側の面である内面を有し、
前記内面には、溝が存在し、
前記溝は、前記先端部の先端まで延在している
請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
半導体装置の製造方法であって、
前記半導体装置は、
半導体素子が実装されている基板と、
前記半導体素子を収容するための内部空間を有するカバーとを備え、
前記カバーは、金属で構成されており、
前記基板には、導電性を有し、かつ、前記カバーの接合対象となるパターンが形成されており、
前記内部空間に前記半導体素子が存在するように、前記カバーは、接合材により、前記パターンに接合されており、
前記カバーは、前記接合材により、前記パターンに接合されている先端部を有し、
前記先端部は、前記パターンに接触している先端を有し、
前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されており、
前記先端部は、
当該先端部の先端の一部に接する第１テーパー面と、
当該先端部の先端の別の一部に接する第２テーパー面とを有し、
前記製造方法は、
前記カバーを、前記接合材により、前記パターンに接合する工程を含む
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体素子を含む半導体装置、および、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置には、基板に実装された半導体素子を、カバー（リッド）により保護する構成を有するものもある。例えば、特許文献１では、半導体素子を、キャップ（カバー）で覆う構成（以下、「関連構成Ａ」ともいう）が開示されている。【０００３】
具体的には、関連構成Ａでは、キャップを、接着材により、基板に接合する場合に、当該接着材の流入が発生しないように、当該基板に、突起状のレジストであるダム状部材が設けられる。当該ダム状部材は、キャップが実装される際に、接着材の流れをとめるための部材である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１１４１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体装置が、高周波信号を使用する状況が増えつつある。そこで、基板の半導体素子を保護するために、当該基板に形成された、導電性を有するパターンに、金属で構成されたカバーを接合することが求められる。【０００６】
また、近年では、上記の半導体装置の小型化も求められている。そのため、カバーの接合対象となるパターンが形成された基板のサイズの小型化が要求される。なお、関連構成Ａでは、金属ではない樹脂で構成されたキャップが使用される。そのため、関連構成Ａでは、この要求を満たすことはできない。【０００７】
本開示は、このような問題を解決するためになされたものであり、基板のサイズの小型化を実現可能な半導体装置等を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本開示の一態様に係る半導体装置は、半導体素子が実装されている基板と、前記半導体素子を収容するための内部空間を有するカバーとを備え、前記カバーは、金属で構成されており、前記基板には、導電性を有し、かつ、前記カバーの接合対象となるパターンが形成されており、前記内部空間に前記半導体素子が存在するように、前記カバーは、接合材により、前記パターンに接合されており、前記カバーは、前記接合材により、前記パターンに接合されている先端部を有し、前記先端部は、前記パターンに接触している先端を有し、前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されている。前記先端部は、当該先端部の先端の一部に接する第１テーパー面と、当該先端部の先端の別の一部に接する第２テーパー面とを有する。
【発明の効果】
【０００９】
本開示によれば、半導体装置は、基板と、カバーとを備える。前記基板には、パターンが形成されている。前記カバーは、接合材により、前記パターンに接合されている。前記カバーは、前記接合材により、前記パターンに接合されている先端部を有する。前記先端部は、前記パターンに接触している先端を有する。前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されている。【００１０】
これにより、カバーの先端部の先端に接触しているパターンの面積を小さくすることができる。そのため、パターンが形成された基板のサイズの小型化を実現することができる。【００１１】
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る半導体装置の外観を示す斜視図である。
【図２】図１のＡ１−Ａ２線に沿った、半導体装置の断面図である。
【図３】実施の形態１に係るカバーの先端部を説明するための拡大図である。
【図４】実施の形態１に係るカバーの内面の構成を説明するための図である。
【図５】実施の形態１に係る製造方法Ｐｒのフローチャートである。
【図６】製造方法Ｐｒにおける各工程を説明するための断面図である。
【図７】換気口が設けられた半導体装置の外観を示す斜視図である。
【図８】変形例１の構成を有する半導体装置の断面図である。
【図９】変形例１におけるカバーの先端部を説明するための拡大図である。
【図１０】変形例２の構成を有する半導体装置の断面図である。
【図１１】変形例２におけるパターンを説明するための拡大図である。
【図１２】変形例２に係る製造方法Ｐｒにおける各工程を説明するための断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
【００１４】
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
【００１５】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の外観を示す斜視図である。半導体装置１００は、例えば、通信を行う通信装置において使用される装置である。なお、図１では、後述のカバー４０の構成を分かりやすくするために、後述の接合材５は示していない。
【００１６】
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
【００１７】
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
【００１８】
図２は、図１のＡ１−Ａ２線に沿った、半導体装置１００の断面図である。図１および図２を参照して、半導体装置１００は、基板１２と、半導体素子Ｓ１と、カバー４０と、ワイヤＷ１とを備える。
【００１９】
基板１２は、例えば、積層基板である。なお、基板１２は、積層基板に限定されない。基板１２は、例えば、単層基板であってもよい。基板１２は、伝送材として適している材料で構成される。基板１２は、上面１２ｓを有する。
【００２０】
詳細は後述するが、基板１２には、半導体素子Ｓ１が実装されている。また、基板１２には、パターン６が形成されている。以下においては、基板１２の上面１２ｓ側を、「基板１２の上面部」ともいう。
【００２１】
具体的には、基板１２の上面部には、複数のパターン６が形成されている。各パターン６は、電気の伝送経路として機能する。各パターン６は、導電性を有する。各パターン６は、高い電気伝導性を有する材料で構成されている。各パターン６は、例えば、金、銅、金メッキ等で構成される。各パターン６は、接合材の流動を当該パターン６内に抑える。なお、基板１２の上面部のうち、パターン６が形成されていない領域にはレジストが形成されている。
【００２２】
以下においては、カバー４０の接合対象となるパターン６を、「パターン６ａ」ともいう。また、以下においては、半導体素子Ｓ１の接合対象となるパターン６を、「パターン６ｂ」ともいう。また、以下においては、ワイヤＷ１の接続対象となるパターン６を、「パターン６ｃ」ともいう。
【００２３】
基板１２の上面部には、パターン６ａ，６ｂ，６ｃが設けられている。平面視（ＸＹ面）におけるパターン６ａの形状は、例えば、閉ループ状である。なお、パターン６ａは、接地されている。
【００２４】
半導体素子Ｓ１は、半導体チップである。半導体素子Ｓ１は、例えば、ＧａＮで構成されている。半導体素子Ｓ１は、接合材を介して、基板１２のうち、パターン６ｂが存在する領域に実装されている。また、半導体素子Ｓ１は、ワイヤＷ１を介して、基板１２のパターン６ｃに接続されている。ワイヤＷ１は、高い電気伝導性を有する材料で構成されている。ワイヤＷ１は、例えば、金属、金、銀等で構成される。
【００２５】
カバー４０は、覆いまたはリッドと呼ばれる。カバー４０の形状は、箱形である。カバー４０は、内部空間Ｓｐ１を有する。内部空間Ｓｐ１は、半導体素子Ｓ１を収容するための空間である。以下においては、平面視（ＸＹ面）における内部空間Ｓｐ１の中央部を、「内部空間Ｓｐ１の中央部」ともいう。内部空間Ｓｐ１の中央部には、半導体素子Ｓ１が存在する。
【００２６】
カバー４０は、外壁としての外面４ａと、内壁としての内面４ｂとを有する。外面４ａは、カバー４０の外側の面である。内面４ｂは、カバー４０の内側の面である。内面４ｂは、内部空間Ｓｐ１に触れている。
【００２７】
カバー４０は、電磁シールド性を有する。カバー４０は、金属で構成されている。例えば、カバー４０の一部は、金属で構成されている。また、例えば、カバー４０の外側部は、金属、金属めっき、シールド材料等で構成されている。なお、カバー４０全体が、金属で構成されていてもよい。
【００２８】
内部空間Ｓｐ１に半導体素子Ｓ１が存在するように、カバー４０は、接着剤としての接合材５により、基板１２のパターン６ａに接合されている。接合材５は、例えば、はんだである。なお、接合材５は、はんだに限定されない。接合材５は、例えば、はんだ以外の金属系粒子を有する材料であってもよい。当該金属系粒子は、例えば、銀粒子である。すなわち、接合材５は、銀ペーストであってもよい。
【００２９】
カバー４０は、先端部４０ｅを有する。平面視（ＸＹ面）における先端部４０ｅの形状は、平面視におけるパターン６ａの形状と同等の形状である。先端部４０ｅは、接合材５により、基板１２のパターン６ａに接合されている。
【００３０】
以下においては、カバー４０が、接合材５により、基板１２のパターン６ａに接合されている状態を、「カバー接合状態」ともいう。カバー接合状態は、カバー４０における先端部４０ｅが、接合材５により、基板１２のパターン６ａに接合されている状態である。カバー接合状態における接合材５は、カバー４０と基板１２との間に電磁シールド性をもたらす材料として機能する。
【００３１】
また、カバー接合状態の半導体装置１００は、電磁シールド構造、すなわち、電磁シールド性を有する。また、カバー接合状態の半導体装置１００は、ヒートシンク構造を有する。
【００３２】
次に、本実施の形態の特徴的な構成について説明する。図３は、実施の形態１に係るカバー４０の先端部４０ｅを説明するための拡大図である。先端部４０ｅは、接合材５が、内部空間Ｓｐ１の中央部に流入することを防ぐための構成を有する。以下、当該構成について説明する。
【００３３】
先端部４０ｅは、先端４０ｅｓを有する。カバー接合状態において、先端４０ｅｓは、パターン６ａに接触している。先端部４０ｅのうち、当該先端部４０ｅの先端４０ｅｓに近い領域程、当該領域の断面積が小さくなるように、当該先端部４０ｅは構成されている。
【００３４】
具体的には、先端部４０ｅは、斜面であるテーパー面Ｔｐ１，Ｔｐ２を有する。テーパー面Ｔｐ１は、カバー４０の外面４ａ（外壁）の一部である。テーパー面Ｔｐ１は、先端４０ｅｓの一部に接する。テーパー面Ｔｐ２は、カバー４０の内面４ｂ（内壁）の一部である。テーパー面Ｔｐ２は、先端４０ｅｓの別の一部に接する。
【００３５】
カバー接合状態では、テーパー面Ｔｐ１，Ｔｐ２の各々に、接合材５が接触している。また、カバー接合状態においてテーパー面Ｔｐ１に接触している接合材５にフィレットが形成されるように、テーパー面Ｔｐ１は構成されている。また、カバー接合状態においてテーパー面Ｔｐ２に接触している接合材５にフィレットが形成されるように、テーパー面Ｔｐ２は構成されている。テーパー面Ｔｐ１の勾配は、テーパー面Ｔｐ２の勾配より大きい。
【００３６】
以下においては、テーパー面Ｔｐ１と水平面（ＸＹ面）とから構成される鋭角を、「外側角度α」または「α」ともいう。また、以下においては、テーパー面Ｔｐ２と水平面とから構成される鋭角を、「内側角度β」または「β」ともいう。
【００３７】
外側角度αおよび内側角度βの各々は、６０度から８５度の範囲に含まれる角度である。好ましくは、外側角度αおよび内側角度βの各々は、７０度から８０度の範囲に含まれる角度である。なお、本実施の形態では、外側角度αは、内側角度βより大きい。具体的には、外側角度αは、例えば、内側角度βより５度以上大きい角度である。
【００３８】
また、カバー４０の内面４ｂには、溝Ｄ１が存在する。図４は、実施の形態１に係るカバー４０の内面４ｂの構成を説明するための図である。図４を参照して、内面４ｂには、複数の溝Ｄ１が存在する。各溝Ｄ１は、先端部４０ｅの先端４０ｅｓまで延在している。
【００３９】
（製造方法）
以下においては、半導体装置１００の製造方法を、「製造方法Ｐｒ」ともいう。次に、製造方法Ｐｒについて説明する。図５は、実施の形態１に係る製造方法Ｐｒのフローチャートである。図５では、製造方法Ｐｒの複数の工程に含まれる、主要な工程のみを示している。図６は、製造方法Ｐｒにおける各工程を説明するための断面図である。
【００４０】
図５および図６を参照して、製造方法Ｐｒでは、パターン形成工程が行われる（Ｓ１１０）。パターン形成工程では、基板１２にパターン６（パターン６ａ，６ｂ，６ｃ）が形成される（図６（ａ）参照）。
【００４１】
なお、パターン形成工程では、平面視（ＸＹ面）におけるパターン６ａの形状が、平面視における先端部４０ｅの形状と同等の形状になるように、当該パターン６ａは形成される。また、パターン６ｂ，６ｃの各々が予め設定された形状を有するように、当該パターン６ｂ，６ｃは形成される。
【００４２】
次に、素子実装工程が行われる（Ｓ１２０）。素子実装工程では、基板１２に半導体素子Ｓ１が実装される（図６（ｂ）参照）。なお、半導体素子Ｓ１の実装には、接合材が使用される。当該接合材は、例えば、銀ペースト、はんだ等である。
【００４３】
ここで、接合材が接着剤または銀ペーストであると仮定する。この場合、素子実装工程では、ディスペンサにより、基板１２に接合材が塗布される。次に、接合材に半導体素子Ｓ１が搭載され、当該接合材を乾燥させるための乾燥処理が行われる。これにより、半導体素子Ｓ１が基板１２に実装される。
【００４４】
また、接合材がはんだであると仮定する。この場合、素子実装工程では、基板１２に、はんだが印刷される。そして、半導体素子Ｓ１が、はんだを介して、基板１２に搭載された後、リフローが行われる。これにより、半導体素子Ｓ１が基板１２に実装される。
【００４５】
その後、半導体素子Ｓ１が、ワイヤＷ１を介して、基板１２のパターン６ｃに接続される。なお、ワイヤＷ１は使用されなくてもよい。ワイヤＷ１が必要な場合に、当該ワイヤＷ１が使用されればよい。
【００４６】
次に、カバー接合工程が行われる（Ｓ１３０）。カバー接合工程は、カバー４０を、接合材５により、パターン６ａに接合する工程である。具体的には、カバー接合工程では、カバー４０の先端部４０ｅが、接合材５により、基板１２のパターン６ａに接合される（図２参照）。なお、カバー４０の接合は、例えば、フローはんだ付けまたはリフローはんだ付けにより行われる。以上により、半導体装置１００の製造が完了する。
【００４７】
（まとめ）
以上説明したように、本実施の形態によれば、半導体装置１００は、基板１２と、カバー４０とを備える。基板１２には、パターン６ａが形成されている。カバー４０は、接合材５により、パターン６ａに接合されている。カバー４０は、接合材５により、パターン６ａに接合されている先端部４０ｅを有する。先端部４０ｅは、パターン６ａに接触している先端４０ｅｓを有する。先端部４０ｅのうち、当該先端部４０ｅの先端４０ｅｓに近い領域程、当該領域の断面積が小さくなるように、当該先端部４０ｅは構成されている。
【００４８】
これにより、カバー４０の先端部４０ｅの先端４０ｅｓに接触しているパターン６ａの面積を小さくすることができる。そのため、パターンが形成された基板のサイズの小型化を実現することができる。
【００４９】
また、本実施の形態によれば、金属で構成されているカバー４０は、接合材５により、基板１２のパターン６ａに接合されている。そのため、カバー接合状態の半導体装置１００は、電磁シールド構造（電磁シールド性）を有する。
【００５０】
また、本実施の形態によれば、外面４ａの一部であるテーパー面Ｔｐ１の勾配は、内面４ｂの一部であるテーパー面Ｔｐ２の勾配より大きい。そのため、テーパー面Ｔｐ１とパターン６ａとの間の領域に接合材５がたまりやすい。したがって、接合材５の流動を抑制することができる。その結果、接合材５が、カバー４０の内部空間Ｓｐ１の中央部へ流れることを防ぐことができるという効果が得られる。
【００５１】
この構成により、カバー接合状態において、基板１２に塗布された接合材５の量と、カバー４０の外側から見える接合材５の量とにより、内面４ｂ側に存在する接合材５の量を推定することができる。
【００５２】
また、カバー４０の外側から見える接合材５の形状から、内面４ｂ側に存在する接合材５の形状を推定することができる。また、カバー４０の外側から見える接合材５のフィレットの形成状態から、内面４ｂ側に存在する接合材５のフィレットの形成状態を推定することができる。そのため、本実施の形態によれば、従来のように、半導体装置を分割し、当該半導体装置の断面を観察する行為を行う必要がない。
【００５３】
また、本実施の形態によれば、カバー４０の内面４ｂには、複数の溝Ｄ１が存在する。各溝Ｄ１は、先端部４０ｅの先端４０ｅｓまで延在している。そのため、毛細管現象により、内面４ｂにおいて、過剰な接合材５がすいあげられる。これにより、カバー４０の先端部４０ｅ付近に接合材５が滞留しやすくなる。その結果、接合材５が、カバー４０の内部空間Ｓｐ１の中央部へ流れることを防ぐことができる。
【００５４】
なお、前述の関連構成Ａでは、基板において、ダム状部材を設ける領域が、さらに、必要となる。そのため、基板のサイズが大きくなるという問題がある。そこで、本実施の形態の半導体装置１００は、上記の効果を奏するための構成を有する。そのため、本実施の形態の半導体装置１００により、上記の問題を解決することができる。したがって、本実施の形態によれば、例えば、突起状のレジストであるダム状部材を基板に設ける必要がない。
【００５５】
なお、図７のように、半導体装置１００には、換気口Ｈ１が設けられてもよい。換気口Ｈ１は、例えば、パターン６ａの一部、および、カバー４０の先端部４０ｅ一部に、切欠きが存在する状況で前述のカバー接合工程が行われることにより、形成される。
【００５６】
換気口Ｈ１は、例えば、半導体装置１００が電磁シールド性を有さなくてもよい場合に、設けられる。また、例えば、半導体装置１００が電磁シールド性を有する必要がある場合、換気口Ｈ１の幅および長さは、例えば、高周波信号による、電磁シールド性への影響をほとんど受けないように、設定される。換気口Ｈ１を設けることにより、気密性を必要としない半導体パッケージにも対応することができる。
【００５７】
＜変形例１＞
本変形例の構成は、実施の形態１に適用される。図８は、変形例１の構成を有する半導体装置１００の断面図である。変形例１の構成は、実施の形態１の構成と比較して、カバー４０の先端部４０ｅの形状が異なる。図９は、変形例１におけるカバー４０の先端部４０ｅを説明するための拡大図である。なお、図９では、一例として、外側角度αが内側角度βと同じである構成を有する先端部４０ｅを示している。
【００５８】
図９を参照して、本変形例では、カバー４０の先端部４０ｅの形状は、Ｗ字状（二股状）である。具体的には、先端部４０ｅの先端４０ｅｓには、くぼみＶ１が存在する。
【００５９】
なお、本変形例のくぼみＶ１の構成を、実施の形態１の先端部４０ｅに適用してもよい。
【００６０】
次に、変形例１における製造方法Ｐｒについて、図５を用いて説明する。変形例１における製造方法Ｐｒでは、実施の形態１と同様に、パターン形成工程（Ｓ１１０）が行われる（図６（ａ）参照）。次に、実施の形態１と同様に、素子実装工程（Ｓ１２０）が行われる（図６（ｂ）参照）。次に、実施の形態１と同様に、カバー接合工程（Ｓ１３０）が行われる。これにより、変形例１における半導体装置１００の製造が完了する（図８参照）。
【００６１】
以上説明したように、本変形例によれば、製造方法Ｐｒのカバー接合工程が行われる場合、くぼみＶ１に接合材５がたまる。そのため、接合材５が、カバー４０の内部空間Ｓｐ１の中央部へ流れることを防ぐことができる。
【００６２】
また、本変形例の構成は、実施の形態１の構成よりも、先端部４０ｅとパターン６ａとの接合強度が大きい。そのため、カバー４０が、パターン６ａから剥がれることを、十分に抑制することができる。
【００６３】
なお、本変形例においても、実施の形態１と同じ効果が得られる。例えば、カバー４０の外側から見える接合材５のフィレットの形成状態から、内面４ｂ側に存在する接合材５のフィレットの形成状態を推定することができる。そのため、従来のように、半導体装置を分割し、当該半導体装置の断面を観察する行為を行う必要がない。
【００６４】
＜変形例２＞
本変形例の構成は、実施の形態１、および、変形例１の全てまたは一部に適用される。図１０は、変形例２の構成を有する半導体装置１００の断面図である。変形例２の構成は、実施の形態１の構成と比較して、パターン６ａの形状が異なる。図１１は、変形例２におけるパターン６ａを説明するための拡大図である。なお、図１１では、一例として、外側角度αが内側角度βと同じである構成を有する先端部４０ｅを示している。
【００６５】
図１１を参照して、本変形例では、パターン６ａには、くぼみＶ２が存在する。カバー接合状態において、くぼみＶ２が先端部４０ｅの先端４０ｅｓ側を収容するように、当該くぼみＶ２は構成されている。本変形例では、くぼみＶ２には、接合材５により、先端部４０ｅの先端４０ｅｓが接合されている。
【００６６】
くぼみＶ２は、予め、パターン６ａに形成されている。くぼみＶ２は、例えば、以下のようにして形成される。例えば、パターン６ａにくぼみＶ２が形成されるように、当該パターン６ａに圧力をかけて、当該パターン６ａを変形させる処理が行われる。これにより、パターン６ａにくぼみＶ２が形成される。
【００６７】
カバー４０の先端部４０ｅの先端４０ｅｓは、接合材５により、基板１２のパターン６ａに接合されている（図１０および図１１参照）。
【００６８】
次に、変形例２における製造方法Ｐｒについて、図５および図１２を用いて説明する。変形例２における製造方法Ｐｒでは、実施の形態１と同様に、パターン形成工程（Ｓ１１０）が行われる（図６（ａ）参照）。次に、パターン６ａにくぼみＶ２が形成されるように、当該パターン６ａに圧力をかけて、当該パターン６ａを変形させる処理が行われる。これにより、パターン６ａにくぼみＶ２が形成される（図１２（ａ）参照）。
【００６９】
次に、実施の形態１と同様に、素子実装工程（Ｓ１２０）が行われる（図１２（ｂ）参照）。次に、実施の形態１と同様に、カバー接合工程（Ｓ１３０）が行われる。カバー接合工程では、カバー４０の先端部４０ｅの先端４０ｅｓが、接合材５により、パターン６ａのくぼみＶ２に接合される。これにより、変形例２における半導体装置１００の製造が完了する（図１０参照）。
【００７０】
以上説明したように、本変形例によれば、製造方法Ｐｒのカバー接合工程が行われる場合、パターン６ａのくぼみＶ２に接合材５がたまる。そのため、接合材５が、カバー４０の内部空間Ｓｐ１の中央部へ流れることを防ぐことができる。
【００７１】
また、くぼみＶ２の存在により、カバー４０の先端部４０ｅを、高精度に、パターン６ａに固定することができる。これにより、半導体装置１００の組み立て精度を向上させることができる。
【００７２】
なお、本変形例においても、実施の形態１と同じ効果が得られる。例えば、カバー４０の外側から見える接合材５のフィレットの形成状態から、内面４ｂ側に存在する接合材５のフィレットの形成状態を推定することができる。そのため、従来のように、半導体装置を分割し、当該半導体装置の断面を観察する行為を行う必要がない。
【００７３】
なお、実施の形態、各変形例を自由に組み合わせたり、実施の形態、各変形例を適宜、変形、省略することが可能である。
【００７４】
例えば、実施の形態１の先端部４０ｅに、変形例１のくぼみＶ１の構成を適用してもよい。
【００７５】
また、例えば、実施の形態１のパターン６ａに、変形例２のくぼみＶ２の構成を適用してもよい。
【００７６】
また、例えば、実施の形態１の先端部４０ｅに、変形例１のくぼみＶ１の構成を適用し、かつ、実施の形態１のパターン６ａに、変形例２のくぼみＶ２の構成を適用してもよい。
【００７７】
また、例えば、変形例１のパターン６ａに、変形例２のくぼみＶ２の構成を適用してもよい。
【００７８】
本開示は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本開示がそれに限定されるものではない。例示されていない無数の変形例が、本開示の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７９】
５  接合材、６，６ａ，６ｂ，６ｃ  パターン、１２  基板、４０  カバー、４０ｅ  先端部、４０ｅｓ  先端、１００  半導体装置、Ｄ１  溝、Ｈ１  換気口、Ｓ１  半導体素子、Ｓｐ１  内部空間。
【図１】
2020149188.tif 000003
【図２】
2020149188.tif 000004
【図３】
2020149188.tif 000005
【図４】
2020149188.tif 000006
【図５】
2020149188.tif 000007
【図６】
2020149188.tif 000008
【図７】
2020149188.tif 000009
【図８】
2020149188.tif 000010
【図９】
2020149188.tif 000011
【図１０】
2020149188.tif 000012
【図１１】
2020149188.tif 000013
【図１２】
2020149188.tif 000014
【手続補正書】
【提出日】令和3年2月12日(2021.2.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子が実装されている基板と、
前記半導体素子を収容するための内部空間を有するカバーとを備え、
前記カバーは、金属で構成されており、
前記基板には、導電性を有し、かつ、前記カバーの接合対象となるパターンが形成されており、
前記内部空間に前記半導体素子が存在するように、前記カバーは、接合材により、前記パターンに接合されており、
前記カバーは、前記接合材により、前記パターンに接合されている先端部を有し、
前記先端部は、前記パターンに接触している先端を有し、
前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されており、
前記先端部は、
当該先端部の先端の一部に接する第１テーパー面と、
当該先端部の先端の別の一部に接する第２テーパー面とを有し、
前記第１テーパー面は、前記カバーの外側の面の一部であり、
前記第２テーパー面は、前記カバーの内側の面の一部であり、
前記第１テーパー面と水平面とから構成される第１鋭角は、前記第２テーパー面と当該水平面とから構成される第２鋭角より大きい
半導体装置。
【請求項２】
前記先端部の先端には、第１くぼみが存在する
請求項１に記載の半導体装置。
【請求項３】
前記パターンには、第２くぼみが存在し、
前記第２くぼみには、前記先端部の先端が接合されている
請求項１または２に記載の半導体装置。
【請求項４】
前記カバーは、当該カバーの内側の面である内面を有し、
前記内面には、溝が存在し、
前記溝は、前記先端部の先端まで延在している
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
半導体装置の製造方法であって、
前記半導体装置は、
半導体素子が実装されている基板と、
前記半導体素子を収容するための内部空間を有するカバーとを備え、
前記カバーは、金属で構成されており、
前記基板には、導電性を有し、かつ、前記カバーの接合対象となるパターンが形成されており、
前記内部空間に前記半導体素子が存在するように、前記カバーは、接合材により、前記パターンに接合されており、
前記カバーは、前記接合材により、前記パターンに接合されている先端部を有し、
前記先端部は、前記パターンに接触している先端を有し、
前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されており、
前記先端部は、
当該先端部の先端の一部に接する第１テーパー面と、
当該先端部の先端の別の一部に接する第２テーパー面とを有し、
前記第１テーパー面は、前記カバーの外側の面の一部であり、
前記第２テーパー面は、前記カバーの内側の面の一部であり、
前記第１テーパー面と水平面とから構成される第１鋭角は、前記第２テーパー面と当該水平面とから構成される第２鋭角より大きく、
前記製造方法は、
前記カバーを、前記接合材により、前記パターンに接合する工程を含む
半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するために、本開示の一態様に係る半導体装置は、半導体素子が実装されている基板と、前記半導体素子を収容するための内部空間を有するカバーとを備え、前記カバーは、金属で構成されており、前記基板には、導電性を有し、かつ、前記カバーの接合対象となるパターンが形成されており、前記内部空間に前記半導体素子が存在するように、前記カバーは、接合材により、前記パターンに接合されており、前記カバーは、前記接合材により、前記パターンに接合されている先端部を有し、前記先端部は、前記パターンに接触している先端を有し、前記先端部のうち、当該先端部の先端に近い領域程、当該領域の断面積が小さくなるように、当該先端部は構成されている。前記先端部は、当該先端部の先端の一部に接する第１テーパー面と、当該先端部の先端の別の一部に接する第２テーパー面とを有し、前記第１テーパー面は、前記カバーの外側の面の一部であり、前記第２テーパー面は、前記カバーの内側の面の一部であり、前記第１テーパー面と水平面とから構成される第１鋭角は、前記第２テーパー面と当該水平面とから構成される第２鋭角より大きい。
【国際調査報告】
2020149188.tif 000015
2020149188.tif 000016
2020149188.tif 000017
2020149188.tif 000018
2020149188.tif 000019
2020149188.tif 000020