(57)【要約】  本発明は、半導体集積回路の製造工程においてアルミナのダメージを抑制しながら、半導体集積回路の表面に存在するドライエッチング残渣を除去可能な組成物、およびアルミナを有する半導体基板の洗浄方法、さらにはアルミナ層を有する半導体基板の製造方法に関する。本発明の組成物は、バリウム化合物（Ａ）を０．００００５〜１質量％及びフッ素化合物（Ｂ）を０．０１〜２０質量％で含有し、ｐＨが２．５〜８．０の範囲にあることを特徴とする。【特許請求の範囲】
【請求項１】
バリウム化合物（Ａ）を０．００００５〜１質量％及びフッ素化合物（Ｂ）を０．０１〜２０質量％で含有し、ｐＨが２．５〜８．０の範囲にある組成物。
【請求項２】
バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム、水酸化バリウム、亜硫酸バリウム、塩素酸バリウム、過塩素酸バリウム、過酸化バリウム、クロム酸バリウム、酸化バリウム、シアン化バリウム、臭化バリウム、炭酸バリウム、メタホウ酸バリウム、ヨウ化バリウム、テトラフルオロホウ酸バリウム、硫酸バリウム及び硫化バリウムからなる群より選択される１以上を含有する、請求項１に記載の組成物。
【請求項３】
バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム及び水酸化バリウムからなる群より選択される１以上を含有する、請求項１に記載の組成物。
【請求項４】
フッ素化合物（Ｂ）が、フッ酸又はフッ化物塩を含有する、請求項１〜３のいずれか一項に記載の組成物。
【請求項５】
ｐＨが３．１〜７．４の範囲にある、請求項１〜４のいずれか一項に記載の組成物。
【請求項６】
過酸化水素の含有量が０．００２質量％未満である、請求項１〜５のいずれか一項に記載の組成物。
【請求項７】
ベンゾトリアゾール化合物（Ｃ）を０．０１〜１０質量％更に含有する、請求項１〜６のいずれか一項に記載の組成物。
【請求項８】
ピロリドン構造を有する化合物（Ｄ）を０．０００５〜１質量％更に含有する、請求項１〜７のいずれか一項に記載の組成物。
【請求項９】
５０℃におけるアルミナのエッチングレートが、４０Å／ｍｉｎ（４．０×１０−９ｎｍ／ｍｉｎ）以下である、請求項１〜８のいずれか一項に記載の組成物。
【請求項１０】
５０℃におけるコバルトのエッチングレートが、１．０Å／ｍｉｎ（１．０×１０−１０ｎｍ／ｍｉｎ）以下である、請求項１〜９のいずれか一項に記載の組成物。
【請求項１１】
５０℃における低誘電率層間絶縁膜のエッチングレートが、１．０Å／ｍｉｎ（１．０×１０−１０ｎｍ／ｍｉｎ）以下である、請求項１〜１０のいずれか一項に記載の組成物。
【請求項１２】
アルミナ層を有する半導体基板のドライエッチング残渣除去に使用される、請求項１〜１１のいずれか一項に記載の組成物。
【請求項１３】
請求項１〜１２のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む、アルミナ層を有する半導体基板の製造方法。
【請求項１４】
請求項１〜１２のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む、アルミナ層を有する半導体基板の洗浄方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の製造工程においてアルミナのダメージを抑制し、半導体集積回路の表面に存在するドライエッチング残渣を除去可能な組成物、およびこれを用いた半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路のドライエッチング工程において、一般的には、エッチングガス成分、被エッチング層、マスク層（レジストやハードマスク等）等に由来する残渣物（ドライエッチング残渣と称す）が生じる。このドライエッチング残渣を除去せずに次の工程に進むと歩留まりが低下するため、ドライエッチング残渣を除去する工程が必要となる。
ドライエッチング残渣を酸素プラズマで除去する場合、酸素プラズマなどに曝された材質がダメージを受け、電気特性が著しく劣化するという問題が生じる。そのため、酸素プラズマ工程と同程度にドライエッチング残渣を除去し、その他の材質にはダメージを与えない方法が求められる。
配線材料であるコバルトに達するまでドライエッチングを行う場合、コバルトがドライエッチングのガスに晒され変質し、電気特性に影響を与える場合がある。そのため、コバルトの上にエッチストップ層を設け、ドライエッチングでエッチストップ層に到達するまでビアを形成し、次いでコバルトへの影響が少ない方法で、ビアの底のエッチストップ層を除去し、コバルトを露出させる工程が考えられる。
一般的に、ドライエッチングでビアを形成する際は、フッ素系のガスが選択されるが、エッチストップ層としてアルミナを選択すると、アルミナはフッ素系のガスへの耐性が高いため、薄い膜でもエッチストップ層として機能する利点がある（非特許文献１）。
エッチストップ層としてアルミナを選択する場合、このドライエッチング残渣を除去する工程では、同時にアルミナへのダメージを抑制する必要があり、これを達成可能な薬液が求められている。
また、アルミナだけでなくコバルトや低誘電率層間絶縁膜のダメージの抑制も基板の構成によっては必要になってくる。
また、ドライエッチング時にマスクとして使用されるハードマスクはシリコン系やチタン系が一般的に用いられるが、近年ジルコニア系のハードマスクも使用される例もある（非特許文献２）。そのため、ジルコニア系ハードマスクが使用される場合は、ドライエッチング残渣にジルコニアが含まれることになる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】１６ｔｈ  ＭＭＥ  ｗｏｒｋｓｈｏｐ，  Ｇｏｅｔｅｂｏｒｇ，  Ｓｗｅｄｅｎ，  ２００５  “Ｅｔｃｈ  ｓｔｏｐ  ｍａｔｅｒｉａｌｓ  ｆｏｒ  ｒｅｌｅａｓｅ  ｂｙ  ｖａｐｏｒ  ＨＦ  ｅｔｃｈｉｎｇ”
【非特許文献２】Ｍ  Ｐａｄｍａｎａｂａｎ  ｅｔ  ａｌ，  Ｊ．  Ｐｈｏｔｏｐｏｌｙｍ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，２７（２０１４）５０３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、アルミナのダメージを抑制し、ドライエッチング残渣を除去可能な組成物、およびこれを用いた半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明者らは鋭意研究を重ねた結果、以下の発明により本課題を解決できることを見出した。本発明は以下の通りである。【０００６】
［１］  バリウム化合物（Ａ）を０．００００５〜１質量％及びフッ素化合物（Ｂ）を０．０１〜２０質量％で含有し、ｐＨが２．５〜８．０の範囲にある組成物。
［２］  バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム、水酸化バリウム、亜硫酸バリウム、塩素酸バリウム、過塩素酸バリウム、過酸化バリウム、クロム酸バリウム、酸化バリウム、シアン化バリウム、臭化バリウム、炭酸バリウム、メタホウ酸バリウム、ヨウ化バリウム、テトラフルオロホウ酸バリウム、硫酸バリウム及び硫化バリウムからなる群より選択される１以上を含有する［１］に記載の組成物。
［３］  バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム及び水酸化バリウムからなる群より選択される１以上を含有する［１］に記載の組成物。
［４］  フッ素化合物（Ｂ）が、フッ酸又はフッ化物塩を含有する［１］〜［３］のいずれか一項に記載の組成物。
［５］  ｐＨが３．１〜７．４の範囲にある、［１］〜［４］のいずれか一項に記載の組成物。
［６］  過酸化水素の含有量が０．００２質量％未満である、［１］〜［５］のいずれか一項に記載の組成物。
［７］  ベンゾトリアゾール化合物（Ｃ）を更に０．０１〜１０質量％含有する、［１］〜［６］のいずれか一項に記載の組成物。
［８］  ピロリドン構造を有する化合物（Ｄ）を更に０．０００５〜１質量％含有する、［１］〜［７］のいずれか一項に記載の組成物。
［９］  ５０℃におけるアルミナのエッチングレートが、４０Å／ｍｉｎ（４．０×１０−９ｎｍ／ｍｉｎ）以下である、［１］〜［８］のいずれか一項に記載の組成物。
［１０］  ５０℃におけるコバルトのエッチングレートが、１．０Å／ｍｉｎ（１．０×１０−１０ｎｍ／ｍｉｎ）以下である、［１］〜［９］のいずれか一項に記載の組成物。
［１１］  ５０℃における低誘電率層間絶縁膜のエッチングレートが、１．０Å／ｍｉｎ（１．０×１０−１０ｎｍ／ｍｉｎ）以下である、［１］〜［１０］のいずれか一項に記載の組成物。
［１２］  アルミナ層を有する半導体基板のドライエッチング残渣除去に使用される、［１］〜［１１］のいずれか一項に記載の組成物。
［１３］  ［１］〜［１２］のいずれか一項に記載の組成物を用いた、アルミナ層を有する半導体基板の製造方法。なお、本発明の製造方法は、［１］〜［１２］のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む。
［１４］  ［１］〜［１２］のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む、アルミナ層を有する半導体基板の洗浄方法。
【発明の効果】
【０００７】
本発明の好ましい態様によれば、本発明の組成物を使用することにより、半導体回路の製造工程において、アルミナのダメージを抑制しつつ、被処理物表面上のドライエッチング残渣を除去することが可能となり、高精度、高品質の半導体基板を歩留まりよく製造することができる。
【図面の簡単な説明】
【０００８】
【図１】ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。
【図２】ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。
【図３】ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。
【図４】ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。
【発明を実施するための形態】
【０００９】
本発明における組成物は、バリウム化合物（Ａ）及びフッ素化合物（Ｂ）を含有する。以下これらについて詳細に説明する。
【００１０】
［バリウム化合物（Ａ）］
本願のバリウム化合物（Ａ）はバリウムを含有する無機物であり、アルミナを防食する効果がある。
バリウム化合物（Ａ）の具体例として、硝酸バリウム、酢酸バリウム、塩化バリウム、水酸化バリウム、亜硫酸バリウム、塩素酸バリウム、過塩素酸バリウム、過酸化バリウム、クロム酸バリウム、酸化バリウム、シアン化バリウム、臭化バリウム、炭酸バリウム、メタホウ酸バリウム、ヨウ化バリウム、テトラフルオロホウ酸バリウム、硫酸バリウム、硫化バリウム、及び水酸化バリウムと酸を反応させた塩が挙げられ、これらは単独または２種類以上を組み合わせて使用できる。
これらの中で硝酸バリウム、酢酸バリウム、塩化バリウム及び水酸化バリウムが高い水溶性があり、入手が容易なため好ましい。
バリウム化合物（Ａ）の組成物中の濃度（含有量）は０．００００５〜１質量％、好ましくは０．０００２５〜０．７５質量％、さらに好ましくは０．００１〜０．１質量％、特に好ましくは０．００４〜０．０６質量％である。この範囲にあることでアルミナへのダメージを効果的に抑制できる。
【００１１】
［フッ素化合物（Ｂ）］
本発明におけるフッ素化合物（Ｂ）は、フッ素原子を含有する化合物（ただし、炭素−フッ素（Ｃ−Ｆ）結合を有するものを除く）であり、具体例として、フッ酸、フッ化物塩、テトラフルオロホウ酸、テトラフルオロホウ酸塩、ヘキサフルオロケイ酸、ヘキサフルオロケイ酸塩、ヘキサフルオロリン酸及びヘキサフルオロリン酸塩などが挙げられる。
ここでフッ化物塩は、フッ酸と、無機アルカリ又は有機アルカリとの塩であれば特に限定されない。フッ化物塩の具体例としては、フッ化アンモニウム、フッ化リチウム、フッ化ナトリウム、フッ化カリウム、フッ化ルビジウム、フッ化セシウム、フッ化ベリリウム、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化テトラメチルアンモニウム、フッ化テトラエチルアンモニウム、フッ化テトラプロピルアンモニウム及びフッ化テトラブチルアンモニウムなどが好ましく挙げられる。
フッ素化合物（Ｂ）は、ドライエッチング残渣を除去する効果がある。これらの中でドライエッチング残渣の除去性が高く、入手が容易なフッ酸及びフッ化物塩が好ましい。また、これらは単独または２種類以上を組み合わせて使用できる。
フッ素化合物（Ｂ）の組成物中の濃度（含有量）は０．０１〜２０質量％、好ましくは０．０２〜１７．５質量％、さらに好ましくは０．０３〜１５．０質量％、特に好ましくは０．０５〜１０．０質量％である。この範囲にあることでアルミナへのダメージを効果的に抑制できる。
【００１２】
［ベンゾトリアゾール化合物（Ｃ）］
本発明では、コバルトまたはコバルト合金への防食性を高めるためにベンゾトリアゾール化合物（Ｃ）を加えても良い。
ベンゾトリアゾール化合物（Ｃ）とは、ベンゾトリアゾール骨格を有する化合物であり、具体例として、ベンゾトリアゾール、５−メチル−１Ｈ−ベンゾトリアゾール、及び２，２’―［［（メチル―１Ｈ―ベンゾトリアゾール―１―イル）メチル］イミノ］ビスエタノールなどが挙げられる。他にも、ベンゾトリアゾール骨格を有する化合物であれば使用できる。これらは単独または２種類以上を組み合わせて使用できる。
ベンゾトリアゾール化合物（Ｃ）を使用する場合、ベンゾトリアゾール化合物（Ｃ）の組成物中の濃度（含有量）は、通常０．０１〜１０質量％、好ましくは０．０２５〜７．５質量％、さらに好ましくは０．０５〜５．０質量％、特に好ましくは０．１〜１．０質量％である。この範囲にあることでコバルトまたはコバルト合金へのダメージを効果的に抑制できる。
【００１３】
［ピロリドン構造を有する化合物（Ｄ）］
本発明では、低誘電率層間絶縁膜及びコバルトまたはコバルト合金への防食性を高めるためにピロリドン構造を有する化合物（Ｄ）を加えても良い。
本発明に使用されるピロリドン構造を有する化合物（Ｄ）とは、繰り返し単位にピロリドンのユニットを含むオリゴマーあるいはポリマーであり、具体的にはポリビニルピロリドン、ピロリドンのユニットを含むランダム共重合体、ピロリドンのユニットを含む交互共重合体、ピロリドンのユニットを含むブロック共重合体、ピロリドンのユニットを含む分岐ポリマーである。
ピロリドン構造を有する化合物（Ｄ）の重量平均分子量は、通常１０００〜５００００００、好ましくは１３００〜３５０００００、さらに好ましくは１６００〜２８０００００、特に好ましくは２０００〜１２０００００であり、ピロリドン構造を有する化合物（Ｄ）中のピロリドンのユニットの繰り返し単位の比率は、通常５０％以上、好ましくは６０％以上、さらに好ましくは６５％以上、特に好ましくは７０％以上である。これらの範囲内にあることで低誘電率層間絶縁膜と、コバルトまたはコバルト合金へのダメージを効果的に抑制できる。
ピロリドン構造を有する化合物（Ｄ）としては、例えば第一工業製薬株式会社製のピッツコール（商標）シリーズが入手可能であり、好適に使用可能である。
ピロリドン構造を有する化合物（Ｄ）を使用する場合、ピロリドン構造を有する化合物（Ｄ）の組成物中の濃度（含有量）は通常０．０００５〜１質量％、好ましくは０．００１〜０．７５質量％、さらに好ましくは０．００２〜０．５質量％、特に好ましくは０．００３〜０．１質量％である。上記範囲内であると低誘電率層間絶縁膜と、コバルトまたはコバルト合金へのダメージを効果的に抑制できる。
【００１４】
［その他の成分］
本発明の組成物には、所望により本発明の目的を損なわない範囲で従来から半導体用組成物に使用されている成分を配合してもよい。
例えば、溶剤としてジエチレングリコールモノブチルエーテル、添加剤として、アルカリ、酸、キレート剤、界面活性剤、消泡剤、酸化剤、還元剤、金属防食剤及び水溶性有機溶剤などを添加することができる。
【００１５】
［水］
本発明の組成物の残部は水である。本発明に使用できる水としては、特に限定されないが、蒸留、イオン交換処理、フイルター処理、各種吸着処理などによって、金属イオンや有機不純物、パーテイクルなどが除去されたものが好ましく、純水がより好ましく、超純水が特に好ましい。
組成物中の水の濃度（含有量）は、４５〜１００質量％が好ましく、より好ましくは９０〜１００質量％、さらに好ましくは９５〜１００質量％である。
【００１６】
［組成物の調製方法］
本発明の組成物は、バリウム化合物（Ａ）、フッ素化合物（Ｂ）及び必要に応じてその他の成分に水（好ましくは超純水）を加えて均一になるまで攪拌することで調製される。
組成物のｐＨの範囲は、２．５〜８．０、好ましくは２．７〜７．８、さらに好ましくは２．９〜７．６、特に好ましくは３．１〜７．４であり、なお好ましくは７．０未満、さらになお好ましくは３．１〜６．５である。ｐＨがこの範囲であることにより、コバルトまたはコバルト合金、アルミナ、低誘電率層間絶縁膜、窒化シリコンへのダメージを効果的に抑制しつつ、ドライエッチング残渣を除去できる。
なお、本発明の組成物は、過酸化水素を実質的に含まないことが好ましく、過酸化水素の組成物中の濃度（含有量）は０．００２質量％未満とすることがより好ましい。
【００１７】
［組成物の使用方法］
本発明の組成物を使用する温度は、通常２０〜７０℃、好ましくは３０〜６０℃、特に好ましくは４０〜５５℃である。ドライエッチングの条件や使用される半導体基板の構成により適宜選択すればよい。
本発明の組成物を使用する時間は、通常０．２〜６０分である。ドライエッチングの条件や使用される半導体基板の構成により適宜選択すればよい。
本発明の組成物は、例えば、半導体基板の表面に接触させて使用することができる。本発明の好ましい態様によれば、本発明の組成物を半導体基板の表面に接触させることにより、半導体基板の表面からドライエッチング残渣を除去することができる。本発明の特に好ましい態様によれば、半導体基板がアルミナを含有するアルミナ層を有する場合に、アルミナ層に含有されるアルミナのダメージを抑制しながら、半導体基板の表面からドライエッチング残渣を除去することができる。
半導体基板の表面に本発明の組成物を接触させる方法は特に制限されなく、例えば滴下（枚葉スピン処理）またはスプレーなどの形式により半導体基板の表面に本発明の組成物を接触させる方法、または半導体基板を本発明の組成物に浸漬させる方法などを採用することができる。本発明においては、いずれの方法を採用してもよい。
本発明の組成物を使用した後のリンス液としては、有機溶剤も水もどちらも使用できる。
【００１８】
［半導体基板］
本発明の組成物が好適に使用できる半導体基板としては、
シリコン、非晶質シリコン、ポリシリコン、ガラスなどの基板材料；
酸化シリコン、窒化シリコン、炭化シリコン及びこれらの誘導体などの絶縁材料；
コバルト、コバルト合金、タングステン、チタン−タングステンなどの材料；
ガリウム−砒素、ガリウム−リン、インジウム−リン、インジウム−ガリウム−砒素、インジウム−アルミニウム−砒素などの化合物半導体及びクロム酸化物などの酸化物半導体、特に低誘電率層間絶縁膜を使用している基板であり、いずれの材料を有する半導体基板も、アルミナを含有するアルミナ層を有することが好ましい。具体的には、例えば、エッチストップ層などとしてアルミナ層を有する。
アルミナ層におけるアルミナの含有量は、好ましくは３０質量％以上、より好ましくは５０質量％以上、さらに好ましくは７０質量％以上、さらにより好ましくは９０質量％以上、特に好ましくは１００質量％である。
【００１９】
本発明で除去対象となるドライエッチング残渣は、例えばチタン系やジルコニア系のハードマスクをマスクとし、ドライエッチングにより低誘電率層間絶縁膜にビアやトレンチを形成する際に生じたものが挙げられる。この場合、ドライエッチング残渣の一部は、エッチングガスと、チタン系ハードマスクまたはジルコニア系ハードマスクが接触することで生じる。したがって、除去対象のドライエッチング残渣は、通常チタンまたはジルコニウムを含む。
【００２０】
本発明の組成物は、ドライエッチング残渣を除去する工程においてアルミナのダメージを十分に抑制できることが好ましい。例えば、本発明の組成物に前記半導体基板を浸漬し、５０℃で測定したときのアルミナのエッチングレートは、好ましくは４０Å／ｍｉｎ（４．０×１０−９ｎｍ／ｍｉｎ）以下、より好ましくは３５Å／ｍｉｎ（３．５×１０−９ｎｍ／ｍｉｎ）以下、さらに好ましくは３３Å／ｍｉｎ（３．３×１０−９ｎｍ／ｍｉｎ）以下、特に好ましくは１５Å／ｍｉｎ（１．５×１０−９ｎｍ／ｍｉｎ）以下である。
また、本発明の一態様において、半導体基板が、アルミナに加えて、コバルトまたはコバルト合金、さらには低誘電率層間絶縁膜を有する場合は、それらのダメージを抑制できることがより好ましい。
例えば、本発明の組成物に前記半導体基板を浸漬し、５０℃で測定したときのコバルトのエッチングレートは、好ましくは５．０Å／ｍｉｎ（５．０×１０−１０ｎｍ）以下、より好ましくは３．０Å／ｍｉｎ（３．０×１０−１０ｎｍ／ｍｉｎ）以下、さらに好ましくは１．０Å／ｍｉｎ（１．０×１０−１０ｎｍ／ｍｉｎ）以下、さらにより好ましくは０．５Å／ｍｉｎ（０．５×１０−１０ｎｍ／ｍｉｎ）以下、特に好ましくは０．３Å／ｍｉｎ（０．３×１０−１０ｎｍ／ｍｉｎ）以下である。
また、本発明の組成物に前記半導体基板を浸漬し、５０℃で測定したときの低誘電率層間絶縁膜のエッチングレートが、５．０Å／ｍｉｎ（５．０×１０−１０ｎｍ）以下、より好ましくは３．０Å／ｍｉｎ（３．０×１０−１０ｎｍ／ｍｉｎ）以下、さらに好ましくは１．０Å／ｍｉｎ（１．０×１０−１０ｎｍ／ｍｉｎ）、さらにより好ましくは０．５Å／ｍｉｎ（０．５×１０−１０ｎｍ／ｍｉｎ）以下、特に好ましくは０．２Å／ｍｉｎ（０．２×１０−１０ｎｍ／ｍｉｎ）以下である。
【００２１】
［アルミナ層を有する半導体基板の製造方法］
本発明の半導体基板の製造方法は、本発明の組成物を用いてドライエッチング残渣を除去する工程を含む。例えば、ドライエッチングによりビアやトレンチを形成した後、ドライエッチング残渣を除去する前のアルミナ層を有する半導体基板を、本発明の組成物と接触させて、半導体基板の表面からドライエッチング残渣を除去する工程を含む。
【００２２】
本発明の組成物の使用温度及び使用時間は、前記「組成物の使用方法」において述べたとおりである。アルミナ層を有する半導体基板については、前記「半導体基板」において述べたとおりである。アルミナ層を有する半導体基板の表面に本発明の組成物を接触させる方法は特に制限されなく、例えば滴下（枚葉スピン処理）またはスプレーなどの形式により半導体基板の表面に本発明の組成物を接触させる方法、または半導体基板を本発明の組成物に浸漬させる方法などを採用することができる。本発明においては、いずれの方法を採用してもよい。
【００２３】
図１から４は、ドライエッチングによりビアを形成した後、ドライエッチング残渣を除去する前のアルミナ層を有する半導体基板の断面構造の一例を示したものである。
【００２４】
図１は、ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図１では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、チタン系ハードマスク２がこの順に積層している。ビアの底はアルミナ４であり、ビアおよびチタン系ハードマスク２の表面にチタン系ドライエッチング残渣１が付着している。
【００２５】
図２は、ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図２では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、チタン系ハードマスク２がこの順に積層している。ビアの底はコバルトまたはコバルト合金３であり、ビアおよびチタン系ハードマスク２の表面にチタン系ドライエッチング残渣１が付着している。
【００２６】
図３は、ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図３では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、ジルコニア系ハードマスク７がこの順に積層している。ビアの底はアルミナ４であり、ビアおよびジルコニア系ハードマスク７の表面にジルコニア系ドライエッチング残渣６が付着している。
【００２７】
図４は、ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図４では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、ジルコニア系ハードマスク７がこの順に積層している。ビアの底はコバルトまたはコバルト合金３であり、ビアおよびジルコニア系ハードマスク７の表面にジルコニア系ドライエッチング残渣６が付着している。
【００２８】
本発明の半導体基板の製造方法では、このようなドライエッチング残渣を除去する前のアルミナ層を有する半導体基板と、本発明の組成物とを接触させることで、半導体基板の表面からドライエッチング残渣を除去することができる。これにより、歩留まりよく、半導体基板を製造することができる。本発明の好ましい態様によれば、ドライエッチング残渣を除去する工程でアルミナ層に含有されるアルミナのダメージを十分に抑制することができる。また、本発明の一態様において、半導体基板が、アルミナに加えて、コバルトまたはコバルト合金、さらには低誘電率層間絶縁膜を有する場合は、それらのダメージを抑制することができる。これにより、電気特性に影響を与えることなく、半導体基板を製造することができる。
【００２９】
［アルミナ層を有する半導体基板の洗浄方法］
本発明の半導体基板の洗浄方法は、本発明の組成物を用いてドライエッチング残渣を除去する工程を含む。例えば、ドライエッチングによりビアやトレンチを形成した後、ドライエッチング残渣を除去する前のアルミナ層を有する半導体基板を、本発明の組成物と接触させて、半導体基板の表面からドライエッチング残渣を除去する工程を含む。
【００３０】
本発明の組成物の使用温度及び使用時間は、前記「組成物の使用方法」において述べたとおりである。アルミナ層を有する半導体基板の表面に本発明の組成物を接触させる方法についても、前記「アルミナ層を有する半導体基板の製造方法」で述べたとおりである。また、洗浄対象であるアルミナ層を有する半導体基板についても、前記「半導体基板」及び前記「アルミナ層を有する半導体基板の製造方法」において述べたとおりである。
【００３１】
本発明の半導体基板の洗浄方法を用いることにより、半導体基板の表面からドライエッチング残渣を除去することができる。本発明の洗浄方法の好ましい態様では、ドライエッチング残渣を除去する工程でアルミナのダメージを十分に抑制できる。また、本発明の洗浄方法の一態様では、半導体基板が、配線材料としてコバルトまたはコバルト合金、さらには低誘電率層間絶縁膜を有する場合は、それらのダメージを十分に抑制できることができる。これにより、電気特性に影響を与えることなく、半導体基板を製造することができる。
【実施例】
【００３２】
以下、実施例により本発明を具体的に説明するが、本発明の効果を奏する限りにおいて実施形態を適宜変更することができる。
尚、特に指定しない限り％は質量％を意味する。【００３３】
［評価用ウェハ］
＜評価ウェハＡ＞：チタン（Ｔｉ）系残渣の除去評価用
下層から、窒化シリコン、層間絶縁膜、窒化シリコン、酸化チタン、フォトレジストを製膜し、次いでフォトレジストをパターニングした。
フォトレジストをマスクとしてハードマスクの所定の箇所をドライエッチングで除去し、酸素プラズマによるアッシングでフォトレジストを除去した。さらにハードマスクをマスクとして、ドライエッチングにより窒化シリコン、層間絶縁膜にビアを形成した。
＜評価ウェハＢ＞：ジルコニア（Ｚｒ）系残渣の除去評価用
下層から、窒化シリコン、層間絶縁膜、窒化シリコン、ジルコニア、フォトレジストを製膜し、次いでフォトレジストをパターニングした。
フォトレジストをマスクとしてハードマスクの所定の箇所をドライエッチングで除去し、酸素プラズマによるアッシングでフォトレジストを除去した。さらにハードマスクをマスクとして、ドライエッチングにより窒化シリコン、層間絶縁膜にビアを形成した。【００３４】
＜膜付きウェハ＞：組成物によるアルミナ、コバルト、低誘電率層間絶縁膜へのダメージ評価用
アルミナ、コバルト、低誘電率層間絶縁膜（ＴＥＯＳ「テトラエトキシシリケート」）のそれぞれの材質が製膜された各膜付きウェハ（アルミナ膜付きウェハ、コバルト膜付きウェハ、ＴＥＯＳ膜付きウェハ膜付きウェハ）を用いた。【００３５】
［評価方法］
＜残渣の除去評価＞
各種組成物で処理した後の評価ウェハＡ及び評価ウェハＢについてＳＥＭ観察を行った。
測定機器；株式会社日立ハイテクノロジーズ社製、超高分解能電界放出形走査電子顕微鏡ＳＵ９０００（倍率１０万倍）
判定方法：
Ｅ：ドライエッチング残渣が完全に除去された。
Ｇ：ドライエッチング残渣が概ね完全に除去された。
Ｐ：ドライエッチング残渣の除去が不十分であった。
Ｅ、Ｇ判定を合格とした。【００３６】
＜Ｅ．Ｒ．（エッチングレート）＞
それぞれの膜付きウェハを５０℃の組成物で処理し、処理前後の膜厚差を処理時間で除することでＥ．Ｒ．を算出した。膜付きウェハの膜厚は、エスアイアイ・ナノテクノロジー株式会社製  蛍光Ｘ線装置ＳＥＡ１２００ＶＸ（膜厚測定装置Ａ）、あるいはｎ＆ｋテクノロジー社製光学式膜厚計ｎ＆ｋ１２８０（膜厚測定装置Ｂ）を用いて測定した。コバルト膜付きウェハは膜厚測定装置Ａを、アルミナ膜付きウェハ、ＴＥＯＳ膜付きウェハ膜付きウェハは膜厚測定装置Ｂを用いて膜厚を測定した。
アルミナはＥ．Ｒ．が４０Å／ｍｉｎ以下
コバルトはＥ．Ｒ．が１．０Å／ｍｉｎ以下
ＴＥＯＳは１．０Å／ｍｉｎ以下  の場合を良品とした。【００３７】
［実施例１〜８及び比較例１〜１２］
試験には、評価ウェハＡ、評価ウェハＢおよびアルミナ膜付きウェハを使用した。表１に記した組成物に５０℃で浸漬し、その後、超純水によるリンス、乾燥窒素ガス噴射による乾燥を行った。評価ウェハＡおよび評価ウェハＢに関しては、全て１分間浸漬処理を行い、処理後のウェハをＳＥＭで観察した。
アルミナ膜付きウェハに対しては５分間浸漬処理を行い、処理前後の膜厚からＥ．Ｒ．を算出した（比較例では、５分間の浸漬処理ではアルミナ膜が完全に溶解したため、比較例１１以外は３０秒間浸漬処理を行いＥ．Ｒ．を算出した）。
各組成物のｐＨは、２５℃にてｐＨメーター（株式会社堀場製作所製ｐＨメーターＦ−５２）を使用して測定した。
実施例１〜８においては、アルミナのダメージを防ぎながら、ドライエッチング残渣を完全に除去していることがわかる。
一方、比較例においては、アルミナのダメージを抑制し、被処理物表面のドライエッチング残渣を除去する目的には使用できないことがわかる。特に、比較例４〜１０においては、バリウムと同族のＢｅ、Ｍｇ、Ｃａ、Ｓｒにカチオンを変更したものを使用しているが、バリウム塩と同様の効果が得られていないことが分かる。【００３８】
【表１】
2019167970.tif 000002
【００３９】
［実施例９〜１３］
ベンゾトリアゾール化合物（Ｃ）及びピロリドン構造を有する化合物（Ｄ）を併用した表２の組成における評価を行った。試験には、評価ウェハＡ、評価ウェハＢ、アルミナ膜付きウェハ、コバルト膜付きウェハ及びＴＥＯＳの膜付きウェハを使用した。表２に記した組成物に５０℃で浸漬し、その後、超純水によるリンス、乾燥窒素ガス噴射による乾燥を行った。評価ウェハＡ及び評価ウェハＢに関しては、実施例１〜８と同様に１分間浸漬処理を行い、処理後のウェハをＳＥＭで観察した。アルミナ膜付きウェハに対しては、実施例１〜８と同様に５分間浸漬処理を行い、Ｅ．Ｒ．を算出した。コバルトとＴＥＯＳの膜付きウェハに対してはそれぞれ３０分間浸漬処理を行い、Ｅ．Ｒ．を算出した。実施例９，１０においては、アルミナ、コバルトのダメージを防ぎながら、ドライエッチング残渣を完全に除去していることがわかる。さらに、実施例１１〜１３においては、アルミナ、コバルト、低誘電率層間絶縁膜のダメージを防ぎながら、ドライエッチング残渣を完全に除去していることがわかる。【００４０】
【表２】
2019167970.tif 000003
【符号の説明】
【００４１】
１：チタン系ドライエッチング残渣
２：チタン系ハードマスク
３：コバルトまたはコバルト合金
４：アルミナ
５：低誘電率層間絶縁膜
６：ジルコニア系ドライエッチング残渣
７：ジルコニア系ハードマスク
【図１】
2019167970.tif 000004
【図２】
2019167970.tif 000005
【図３】
2019167970.tif 000006
【図４】
2019167970.tif 000007
【国際調査報告】
2019167970.tif 000008
2019167970.tif 000009
2019167970.tif 000010
2019167970.tif 000011