(57)【要約】  複合部品は、インターポーザ構造と、電子部品とを備える。前記インターポーザ構造は、互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面上に形成されている再配線層と、前記再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、前記第２主面と対向するインターポーザ電極と、接着層とを有する。前記電子部品は、前記Ｓｉ貫通ビアに接続された部品電極を有し、前記インターポーザ電極と前記Ｓｉベース層との間に設けられている。前記電子部品は、前記部品電極およびその部品電極が形成された面が前記接着層を介して前記Ｓｉベース層の前記第２主面に接着されている。前記Ｓｉ貫通ビアは、Ｓｉ貫通ビア本体部と、前記第２主面から延出し、前記接着層内を貫通しかつ前記部品電極と電気的に接続する延出部とを有する。
2020261994.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面上に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、前記第２主面と対向するインターポーザ電極と、接着層とを有するインターポーザ構造と、
前記Ｓｉ貫通ビアに接続された部品電極を有し、前記インターポーザ電極と前記Ｓｉベース層との間に設けられた電子部品と
を備えた複合部品であって、
前記電子部品は、前記部品電極およびその部品電極が形成された面が前記接着層を介して前記Ｓｉベース層の前記第２主面に接着されており、
前記Ｓｉ貫通ビアは、Ｓｉ貫通ビア本体部と、前記第２主面から延出し、前記接着層内を貫通しかつ前記部品電極と電気的に接続する延出部とを有する、複合部品。
【請求項２】
前記部品電極から前記再配線層まで電気的に接続するビア配線は、前記Ｓｉ貫通ビアのみから構成される、請求項１に記載の複合部品。
【請求項３】
前記ビア配線の長さが、３μｍ〜４６μｍである、請求項２に記載の複合部品。
【請求項４】
前記Ｓｉ貫通ビアと前記部品電極とを電気的に接続する導電ピラーをさらに備え、
前記部品電極から前記再配線層まで電気的に接続するビア配線は、前記Ｓｉ貫通ビアと、前記導電ピラーとから構成され、
前記導電ピラーは、前記Ｓｉ貫通ビアを構成する導電性材料と同じ導電性材料から構成される、請求項１または３に記載の複合部品。
【請求項５】
前記接着層の厚みは、２６μｍ以下である、請求項１〜４のいずれかに記載の複合部品。
【請求項６】
複合部品の積層方向に直交する平面における部品電極の断面形状は、略長方形であり、
前記平面におけるＳｉ貫通ビアの断面形状は、略円形である場合に、
前記Ｓｉ貫通ビアの径φは、以下の式（１）
Ｔ（Ｓｉ）＋（Ｔ（Ａ）−Ｈ（Ｃ））／３≦φ≦ｒ・・・（１）
［式（１）中、Ｔ（Ｓｉ）はＳｉベース層の厚みを示し、Ｔ（Ａ）は接着層の厚みを示し、Ｈ（Ｃ）は部品電極の高さを示し、ｒはＳｉ貫通ビアと部品電極との界面における部品電極の断面形状に内接する円の径を示す］
を満たす、請求項１〜５のいずれか１項に記載の複合部品。
【請求項７】
前記部品電極１つに対して、２以上の前記Ｓｉ貫通ビアが電気的に接続する、請求項１〜６のいずれか１項に記載の複合部品。
【請求項８】
前記電子部品を封止して一体化する樹脂をさらに含む、請求項１〜７のいずれか１項に記載の複合部品。
【請求項９】
前記樹脂は、エポキシ樹脂であり、
前記樹脂は、前記樹脂に分散するＳｉＯ２フィラーをさらに含む、請求項８に記載の複合部品。
【請求項１０】
絶縁膜をさらに備え、
前記絶縁膜は、前記Ｓｉ貫通ビアと前記Ｓｉベース層との間に位置する第１絶縁膜、および前記接着層と前記Ｓｉベース層との間に位置する第２絶縁膜を有し、
前記第２絶縁膜の厚みが、前記第１絶縁膜の厚みに比べ薄い、請求項１〜９のいずれか１項に記載の複合部品。
【請求項１１】
前記延出部の最大径は、前記Ｓｉ貫通ビア本体部の最小径に比べ大きい、請求項１〜９のいずれかに記載の複合部品。
【請求項１２】
前記延出部の最大径は、前記Ｓｉ貫通ビア本体部の最大径に比べ大きい、請求項１〜１１のいずれかに記載の複合部品。
【請求項１３】
Ｓｉベース層上に接着層を形成して、前記Ｓｉベース層上に前記接着層を介して電子部品を接着する電子部品接着工程と、
前記電子部品上にＳｉサポートを貼合するＳｉサポート貼合工程と、
前記Ｓｉベース層を薄化するＳｉベース層薄化工程と、
薄化された前記Ｓｉベース層および前記接着層に貫通孔を形成して、前記電子部品の部品電極を露出させる貫通孔形成工程と、
電解めっきにより前記貫通孔にＳｉ貫通ビアを形成するＳｉ貫通ビア形成工程と
を含む、複合部品の製造方法。
【請求項１４】
Ｓｉベース層上に接着層を形成して、前記Ｓｉベース層上に前記接着層を介して電子部品を接着する電子部品接着工程と、
前記電子部品を樹脂で封止して、一体化した電子部品層を形成する電子部品封止工程と、
前記電子部品層上にＳｉサポートを貼合するＳｉサポート形成工程と、
前記Ｓｉベース層を薄化するＳｉベース層薄化工程と、
薄化された前記Ｓｉベース層および前記接着層に貫通孔を形成して、前記電子部品の部品電極を露出させる貫通孔形成工程と、
電解めっきにより前記貫通孔にＳｉ貫通ビアを形成するＳｉ貫通ビア形成工程と
を含む、複合部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合部品およびその製造方法に関する。
【背景技術】
【０００２】
インターポーザ（基板）を介して電子部品をマザーボードに実装することが行われている。インターポーザとしては、例えば、2013 Electronic Components & Technology Conference 論文集（非特許文献１）の図７に記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Larry Linら「Reliability Characterization of Chip-on-Wafer-on-Substrate (CoWoS) 3D IC Integration Technology」, 2013 Electronic Components & Technology Conference 論文集, pp366-371
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、このインターポーザは、次の問題があることが分かった。すなわち、再配線層から電子部品の部品電極までのビア配線の長さ（配線長）が比較的長くなる。これにより、例えば、ビア配線による寄生インピーダンスが比較的大きくなり、インターポーザを含む複合部品を使用する電子機器の電気特性が低下するという問題がある。【０００５】
そこで、本開示の目的は、配線による寄生インピーダンスを低下させ、複合部品を使用する電子機器の電気特性を向上させる複合部品を提供することにある。
【課題を解決するための手段】
【０００６】
本発明者は、上記課題を解決するために鋭意検討し、インターポーザの構成要素であるインターポーザ電極とＳｉベース層との間にそれぞれ電子部品を配置し、Ｓｉベース層を貫通するＳｉ貫通ビア（Trough Silicon Via: TSV）を電子部品の部品電極に接続することにより配線長を短くできるとの知見を得て、寄生インピーダンスを低減させる本開示を完成するに至った。すなわち、本開示は、以下の実施形態を含む。【０００７】
前記課題を解決するため、本開示の一態様である複合部品は、
互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面上に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、前記第２主面と対向するインターポーザ電極と、接着層とを有するインターポーザ構造と、
前記Ｓｉ貫通ビアに接続された部品電極を有し、前記インターポーザ電極と前記Ｓｉベース層との間に設けられた電子部品と
を備えた複合部品であって、
前記電子部品は、前記部品電極およびその部品電極が形成された面が前記接着層を介して前記Ｓｉベース層の前記第２主面に接着されており、
前記Ｓｉ貫通ビアは、Ｓｉ貫通ビア本体部と、前記第２主面から延出し、前記接着層内を貫通しかつ前記部品電極と電気的に接続する延出部とを有する。【０００８】
前記態様によれば、電子部品はインターポーザ電極とＳｉベース層との間に設けられ、Ｓｉ貫通ビアは、第２主面から延出しかつ電子部品と電気的に接続する延出部を有する。このような構成を有することにより、従来に比べ電子部品を接続する配線長を短くでき、寄生インピーダンスを低減させることができる。また、これにより前記態様に係る複合部品を使用する電子機器の電子特性が向上する。さらに、複合部品の厚みを低減することができ、複合部品の小型化、薄型化が可能となる。【０００９】
また、複合部品の一実施形態では、
前記部品電極から前記再配線層まで電気的に接続するビア配線は、前記Ｓｉ貫通ビアのみから構成される。【００１０】
前記実施形態によれば、配線ははんだバンプを有しないため、配線による寄生インピーダンスをさらに低減させることができる。また、これにより前記態様に係る複合部品を使用する電子機器の電子特性が向上する。さらに、配線長を短くできるため、複合部品の厚みを低減することができ、複合部品の小型化、薄型化が可能となる。【００１１】
また、複合部品の一実施形態では、
前記配線の長さが、３μｍ〜４６μｍである。【００１２】
前記実施形態によれば、前記配線の長さが上記範囲であると、従来の配線の長さ（例えば、約１００μｍ）に比べ、短いため、配線による寄生インピーダンスをさらに低減させることができる。また、これにより前記態様に係る複合部品を使用する電子機器の電子特性が向上する。さらに、配線長を短くできるため、複合部品の厚みを低減することができ、複合部品の小型化、薄型化が可能となる。【００１３】
また、複合部品の一実施形態では、
前記Ｓｉ貫通ビアと前記部品電極とを電気的に接続する導電ピラーをさらに備え、
前記部品電極から前記再配線層まで電気的に接続するビア配線は、前記Ｓｉ貫通ビアと、前記導電ピラーとから構成され、
前記導電ピラーは、前記Ｓｉ貫通ビアを構成する導電性材料と同じ導電性材料から構成される。【００１４】
前記実施形態によれば、導電ピラーは、Ｓｉ貫通ビアを構成する導電性材料と同じ導電性材料から構成される。このような導電ピラーを介してＳｉ貫通ビアを部品電極に電気的に接続させることで、Ｓｉ貫通ビアと部品電極との接続抵抗（接触抵抗）を低減することができる。これにより、複合部品を使用する電子機器の電気特性が向上する。【００１５】
また、複合部品の一実施形態では、
前記接着層の厚みは、２６μｍ以下である。【００１６】
前記実施形態によれば、接着層の厚みを上記範囲とすることにより、複合部品の厚みが薄くなる。これにより、複合部品を使用する電子部品を小型化、薄型化することができる。【００１７】
また、複合部品の一実施形態では、
複合部品の積層方向に直交する平面における部品電極の断面形状は、略長方形であり、
前記平面におけるＳｉ貫通ビアの断面形状は、略円形である場合に、
前記Ｓｉ貫通ビアの径φは、以下の式（１）
Ｔ（Ｓｉ）＋（Ｔ（Ａ）−Ｈ（Ｃ））／３≦φ≦ｒ・・・（１）
［式（１）中、Ｔ（Ｓｉ）はＳｉベース層の厚みを示し、Ｔ（Ａ）は接着層の厚みを示し、Ｈ（Ｃ）は部品電極の高さを示し、ｒはＳｉ貫通ビアと部品電極との界面における部品電極における部品電極の断面形状に内接する円の径を示す］
を満たす。【００１８】
前記実施形態によれば、Ｓｉ貫通ビアの径φが式（１）を満たすと、Ｓｉ貫通ビアの径φが大きくなるため、Ｓｉ貫通ビアの寄生インピーダンスが低減され、複合部品を使用する電子機器の電気特性が向上する。【００１９】
また、複合部品の一実施形態では、
前記部品電極１つに対して、２以上の前記Ｓｉ貫通ビアが電気的に接続する。【００２０】
前記実施形態によれば、部品電極１つに対して２以上のＳｉ貫通ビアが電気的に接続するため、再配線層と電子部品との間の寄生インピーダンスが低減され、インターポーザを使用する電子機器の電気特性が向上する。【００２１】
また、複合部品の一実施形態では、
前記電子部品を封止して一体化する樹脂をさらに含む。【００２２】
前記実施形態によれば、電子部品を樹脂と一体化させることができるため、Ｓｉベース層と寸法が一致しない電子部品（より具体的には、汎用の電子部品）であっても、実装することができる。これにより、低コスト、高性能な電子部品を使用することができる。また、自由度が高い設計が可能となり、用途に応じて電子部品を組み合わせることができる。【００２３】
また、複合部品の一実施形態では、
前記樹脂は、エポキシ樹脂であり、
前記樹脂は、前記樹脂に分散するＳｉＯ２フィラーをさらに含む。【００２４】
前記実施形態によれば、電子部品を一体化する樹脂がエポキシ樹脂であって、ＳｉＯ２フィラーをさらに含むため、電子部品を樹脂で一体化させた層（電子部品層）の線膨張率をＳｉベース層の線膨張率に近づけることができる。これにより、複合部品の製造時における複合部品の反りを低減し、複合部品の信頼性を向上させることができる。【００２５】
また、複合部品の一実施形態では、
絶縁膜をさらに備え、
前記絶縁膜は、前記Ｓｉ貫通ビアと前記Ｓｉベース層との間に位置する第１絶縁膜、および前記接着層と前記Ｓｉベース層との間に位置する第２絶縁膜を有し、
前記第２絶縁膜の厚みが、前記第１絶縁膜の厚みに比べ薄い。【００２６】
前記実施形態によれば、第２絶縁膜の厚みが第１絶縁膜の厚みに比べ薄いため、接着層中のＳｉ貫通ビアの径がより大きくなる。これにより、Ｓｉ貫通ビアの寄生インピーダンスが小さくなり、複合部品を使用する電子機器の電気特性が向上する。【００２７】
また、複合部品の一実施形態では、前記延出部の最大径は、前記Ｓｉ貫通ビア本体部の最小径に比べ大きい。【００２８】
前記実施形態によれば、延出部の最大径は、Ｓｉ貫通ビア本体部の最小径に比べ大きいため、Ｓｉ貫通ビアの寄生インピーダンスが小さくなり、複合部品を使用する電子機器の電気特性が向上する。【００２９】
また、複合部品の一実施形態では、前記延出部の最大径は、前記Ｓｉ貫通ビア本体部の最大径に比べ大きい。【００３０】
前記実施形態によれば、延出部の最大径は、Ｓｉ貫通ビア本体部の最大径に比べ大きいため、Ｓｉ貫通ビアの寄生インピーダンスが小さくなり、複合部品を使用する電子機器の電気特性が向上する。【００３１】
本開示の一態様である複合部品の製造方法は、
Ｓｉベース層上に接着層を形成して、前記Ｓｉベース層上に前記接着層を介して電子部品を接着する電子部品接着工程と、
前記電子部品上にＳｉサポートを貼合するＳｉサポート貼合工程と、
前記Ｓｉベース層を薄化するＳｉベース層薄化工程と、
薄化された前記Ｓｉベース層および前記接着層に貫通孔を形成して、前記電子部品の部品電極を露出させる貫通孔形成工程と、
電解めっきにより前記貫通孔にＳｉ貫通ビアを形成するＳｉ貫通ビア形成工程と
を含む。【００３２】
前記実施形態によれば、Ｓｉベース層をＳｉサポートで担持して薄化するため、Ｓｉベース層を薄くすることが可能となる。また、電子部品の部品電極に電気的に接続するＳｉ貫通ビアを作製できる。これにより、従来に比べ配線長が短く、寄生インピーダンスを低減させた複合部品を製造することができる。【００３３】
また、本開示の別の態様である複合部品の製造方法は、
Ｓｉベース層上に接着層を形成して、前記Ｓｉベース層上に前記接着層を介して電子部品を接着する電子部品接着工程と、
前記電子部品を樹脂で封止して、一体化した電子部品層を形成する電子部品封止工程と、
前記電子部品層上にＳｉサポートを貼合するＳｉサポート形成工程と、
前記Ｓｉベース層を薄化するＳｉベース層薄化工程と、
薄化された前記Ｓｉベース層および前記接着層に貫通孔を形成して、前記電子部品の部品電極を露出させる貫通孔形成工程と、
電解めっきにより前記貫通孔にＳｉ貫通ビアを形成するＳｉ貫通ビア形成工程と
を含む。【００３４】
前記実施形態によれば、Ｓｉベース層をＳｉサポートで担持して薄化するため、Ｓｉベース層を薄くすることが可能となる。また、電子部品の部品電極に電気的に接続するＳｉ貫通ビアを作製できる。これにより、従来に比べ配線長が短く、寄生インピーダンスを低減させた複合部品を製造することができる。
【発明の効果】
【００３５】
本開示の一態様である複合部品によれば、配線による寄生インピーダンスを低下させ、複合部品を使用する電子機器の電気特性を向上させることができる。
【図面の簡単な説明】
【００３６】
【図１】複合部品の第１実施形態を示す断面図である。
【図２】図１のＡ部拡大図である。
【図３Ａ】複合部品の製造方法について説明する説明図である。
【図３Ｂ】複合部品の製造方法について説明する説明図である。
【図３Ｃ】複合部品の製造方法について説明する説明図である。
【図３Ｄ】複合部品の製造方法について説明する説明図である。
【図３Ｅ】複合部品の製造方法について説明する説明図である。
【図３Ｆ】複合部品の製造方法について説明する説明図である。
【図３Ｇ】複合部品の製造方法について説明する説明図である。
【図３Ｈ】複合部品の製造方法について説明する説明図である。
【図３Ｉ】複合部品の製造方法について説明する説明図である。
【図３Ｊ】複合部品の製造方法について説明する説明図である。
【図３Ｋ】複合部品の製造方法について説明する説明図である。
【図３Ｌ】複合部品の製造方法について説明する説明図である。
【図４】複合部品の第２実施形態を示す断面図である。
【図５】図４のＢ部拡大図である。
【図６Ａ】複合部品の製造方法について説明する説明図である。
【図６Ｂ】複合部品の製造方法について説明する説明図である。
【図６Ｃ】複合部品の製造方法について説明する説明図である。
【図６Ｄ】複合部品の製造方法について説明する説明図である。
【図６Ｅ】複合部品の製造方法について説明する説明図である。
【図６Ｆ】複合部品の製造方法について説明する説明図である。
【図６Ｇ】複合部品の製造方法について説明する説明図である。
【図６Ｈ】複合部品の製造方法について説明する説明図である。
【図６Ｉ】複合部品の製造方法について説明する説明図である。
【図６Ｊ】複合部品の製造方法について説明する説明図である。
【図６Ｋ】複合部品の製造方法について説明する説明図である。
【図６Ｌ】複合部品の製造方法について説明する説明図である。
【図６Ｍ】複合部品の製造方法について説明する説明図である。
【図７】従来の複合部品の一部を置換した複合部品を示す断面図である。
【図８】図７のＣ部拡大図である。
【発明を実施するための形態】
【００３７】
以下、本開示の一態様である複合部品を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。また、複合部品内の構成要素の寸法（より具体的には、厚み、および径等）は、走査型電子顕微鏡にて撮影したＳＥＭ画像に基づいて測定した。
【００３８】
＜第１実施形態＞
（構成）
図１は、本開示の第１実施形態に係る複合部品１の断面を模式的に示した図である。図２は、図１のＡ部拡大図である。
【００３９】
図１および図２に示すように、複合部品１は、インターポーザ構造２と、電子部品１０とを備える。図中、複合部品１の厚みに平行な方向をＺ方向とし、順Ｚ方向を上側、逆Ｚ方向を下側とする。複合部品１のＺ方向に直交する平面において、図が記載された紙面に平行な方向をＸ方向とし、図が記載された紙面に直交する方向をＹ方向とする。
【００４０】
本実施形態に係る複合部品１では、インターポーザ構造２は、互いに対向する第１主面３ａおよび第２主面３ｂを有するＳｉベース層３と、第１主面３ａ上に形成されている再配線層５と、再配線層５と電気的に接続しＳｉベース層３内を貫通するＳｉ貫通ビア７と、第２主面３ｂと対向するインターポーザ電極１６と、接着層１１とを有する。電子部品１０は、Ｓｉ貫通ビア７に接続された部品電極１０ｂを有し、インターポーザ電極１６とＳｉベース層３との間に設けられている。電子部品１０は、部品電極１０ｂおよびその部品電極１０ｂが形成された面（第３主面１０ｃ）が接着層１１を介してＳｉベース層３に接着されている。Ｓｉ貫通ビア７は、Ｓｉ貫通ビア本体部７ａと、第２主面３ｂから延出し、接着層１１内を貫通しかつ部品電極１０ｂと電気的に接続する延出部７ｂとを有する。
このように本実施形態に係る複合部品１は、再配線層５から部品電極１０ｂまでのビア配線の長さが従来（例えば、約１００μｍ）に比べ短いため、ビア配線による寄生インピーダンスを低下させ、複合部品１を使用する電子機器の電気特性を向上させることができる。このような電気特性の低下としては、例えば、再配線層上に実装される半導体素子ＩＣにおいて、高速駆動する半導体素子ＩＣに対する電源電圧変動の抑制機能の低下、および高周波リップルを吸収する機能の低下が挙げられる。
【００４１】
複合部品１は、例えば、必要に応じてパッケージ基板（不図示）と一体的に構成してモジュール化することができる。例えば、はんだバンプを用いて複合部品１をパッケージ基板上に固定して、パッケージ基板とモジュール化する。これにより半導体パッケージのようなモジュール品を製造することができる。図１に示すように、複合部品１は、電子部品１０をインターポーザ構造２の内部に固定する。つまり、複合部品１は、電子部品内蔵型の複合部品である。複合部品１では、はんだバンプを形成するインターポーザ電極１６を有するインターポーザ電極層１５は平面状である。このため、はんだバンプを多く配置することができる。
これに対して、後述する比較例の複合部品１０１（図７および図８参照）は、電子部品１１０をインターポーザ構造１０２の表面に実装する。つまり、複合部品１０１は、電子部品表面実装型の複合部品である。詳しくは、電子部品１１０がインターポーザ構造１０２におけるインターポーザ電極１１６の設置面上に配置されている。このため、複合部品１０１をパッケージ基板と一体化させる場合、電子部品１１０がインターポーザ電極層１１５上の空間の一部を占める。このため、はんだバンプを多く配置することができない。
よって、複合部品１は、複合部品１０１に比べ、パッケージ基板上に強く固定することが可能となる。
【００４２】
（電子部品、電子部品層）
電子部品１０は、互いに対向する第３主面１０ｃと、第４主面１０ｄと、第３主面１０ｃに配置された部品電極１０ｂとを有する。電子部品１０は、例えば、Ｓｉベース層３を構成する物質と同様の物質中に１以上の素子が一体化された電子部品である。電子部品１０は、例えば、能動部品（より具体的には、ＣＰＵ、ＧＰＵ、およびＬＳＩ等）ならびに受動部品（より具体的には、キャパシタ、抵抗器、およびインダクタ等）である。電子部品１０は、電子部品１０単独で電子部品層９を構成する。すなわち、第１実施形態において電子部品層９は、電子部品１０からなる。電子部品１０のＸ方向およびＹ方向の寸法は、Ｓｉベース層３のＸ方向およびＹ方向の寸法とそれぞれ実質的に同一である。
【００４３】
電子部品１０は、インターポーザ電極１６とＳｉベース層３との間に設けられている。電子部品１０は、部品電極１０ｂおよびその部品電極１０ｂが形成された面が接着層１１を介してＳｉベース層３に接着されている。
【００４４】
インターポーザ電極１６と電気的に接続させることにより、複合部品１において、電子部品層９上にさらに別の電子部品を積層して実装することができる。なお、図１および図２では、電子部品層９として電子部品１０はインターポーザ構造２の内部に１つ固定されているが、電子部品層９上に別の電子部品を積層して２以上の電子部品を備えてもよい。２以上の電子部品は、互いに同一種類であっても、異なる種類であってもよい。
【００４５】
部品電極１０ｂは、Ｓｉ貫通ビア７に接続され、電気的に接続している。部品電極１０ｂは、導電性材料として、例えば、Ｃｕ、Ｎｉ、ＳｎおよびＡｌならびにこれらを含む合金である。導電性材料は、これらの中でも、Ｓｉ貫通ビアと同じ材料であることが好ましい。部品電極１０ｂの厚みは、例えば、０．１μｍ〜１０μｍである。
【００４６】
（接着層）
接着層１１は、電子部品１０をインターポーザ構造２の内部に接着して固定する。より具体的には、接着層１１は、電子部品１０の第３主面１０ｃとＳｉベース層３の第２主面３ｂとを接着する。接着層１１の厚みは、例えば、２６μｍ以下である。接着層１１の厚みが２６μｍであると、複合部品１の厚みが薄くなる。これにより、複合部品１を使用する電子部品を小型化、薄型化することができる。
【００４７】
（インターポーザ構造）
インターポーザ構造２は、Ｓｉベース層３とＳｉベース層３から離れて設けられたインターポーザ電極１６とを含み、Ｓｉベース層３とインターポーザ電極１６との間に電子部品１０が設けられる。インターポーザ構造２は、例えば、端子ピッチが異なるパッケージ基板と電子部品１０とを中継する。
より具体的には、インターポーザ構造２は、互いに対向する第１主面３ａおよび第２主面３ｂを有するＳｉベース層３と、第１主面３ａ上に形成されている再配線層５と、再配線層５と電気的に接続しＳｉベース層３内を貫通する貫通電極であるＳｉ貫通ビア７と、第２主面３ｂと対向するインターポーザ電極１６と、接着層１１とを有する。
【００４８】
（Ｓｉ貫通ビア）
Ｓｉ貫通ビア７は、Ｓｉ貫通ビア本体部７ａと、延出部７ｂとを有する。延出部７ｂは、Ｓｉベース層３の第２主面３ｂから延出し、接着層１１内を貫通しかつ部品電極１０ｂと電気的に接続する。このように、部品電極１０ｂから再配線層５まで電気的に接続するビア配線は、Ｓｉ貫通ビア７のみから構成させるため、はんだバンプを有しない。よって、本実施形態に係る複合部品１は、ビア配線による寄生インピーダンスをさらに低減させることができる。また、これにより複合部品１を使用する電子機器の電子特性が向上する。さらに、従来に比べ配線長を短くできるため、複合部品１の厚みを低減することができ、複合部品１の小型化、薄型化が可能となる。ビア配線の長さ（すなわち、Ｓｉ貫通ビア７の長さ）は、例えば、３μｍ〜４６μｍであり、好ましくは３μｍ〜３６μｍである。ビア配線の長さが３μｍ〜４６μｍであると、従来の配線の長さ（例えば、約１００μｍ）に比べ、短いため、配線による寄生インピーダンスをさらに低減させることができる。また、これにより本実施形態に係る複合部品１を使用する電子機器の電子特性が向上する。さらに、配線長を短くできるため、複合部品１の厚みを低減することができ、複合部品１の小型化、薄型化が可能となる。
【００４９】
Ｓｉ貫通ビア７は、図２では、積層方向に直線状となっている。Ｓｉ貫通ビア７の断面形状は、図２では矩形であるが、これに限定されず、積層方向にテーパー形状であってもよい。また、ＸＹ平面におけるＳｉ貫通ビア７の断面形状は、例えば、略円形状、略多角形状、および略多角形の角が丸みを帯びた形状である。
なお、ビア配線は、Ｓｉ貫通ビア７に加え、導電ピラー（不図示）をさらに備えてもよい。すなわち、導電ピラーは、Ｓｉ貫通ビア７と部品電極とを電気的に接続させる。導電ピラーは、Ｓｉ貫通ビア７を構成する導電性材料と同じ導電性材料で構成されることが好ましい。かかる場合、Ｓｉ貫通ビア７と部品電極１０ｂとの間の接続抵抗を低減することができる。よって、複合部品１を使用する電子機器の電気特性が向上する。導電ピラーの形状は、例えば、部品電極１０ｂとの界面を底面とする円柱、および角柱であってもよい。導電ピラーは、Ｓｉ貫通ビア７および部品電極１０ｂと同種の導電性材料を含むことが好ましい。導電ピラーが同種の導電性材料を含むことにより、接続抵抗をさらに低減することができる。Ｓｉ貫通ビア７は、例えば、導電性材料としてＣｕ、Ａｇ、Ａｕまたはこれらの合金から構成される。導電ピラーおよびＳｉ貫通ビア７は、導電性材料としてＣｕから構成されていることが好ましい。導電ピラーは、電子部品層９をＳｉベース層３上に配置する前に、電子部品１０の部品電極１０ｂ上に設けることができる。
【００５０】
図１には、１つの部品電極１０ｂに対して、２つのＳｉ貫通ビア７が電気的に接続するように描いているが、これに限定されない。例えば、１つの部品電極１０ｂに対して、１つのＳｉ貫通ビア７または３以上のＳｉ貫通ビア７が電気的に接続されるようにしてもよい。これらの中でも、部品電極１つに対して、２以上のＳｉ貫通ビア７が電気的に接続することが好ましい。１つの部品電極１０ｂに対して、２以上のＳｉ貫通ビア７が電気的に接続することにより、再配線層と電子部品との間の寄生インピーダンスがより低減され、インターポーザを使用する電子機器の電気特性が向上する。
【００５１】
複合部品１の積層方向に直交する平面における部品電極１０ｂの断面形状は、略長方形であり、
前記平面におけるＳｉ貫通ビア７の断面形状は、略円形である場合に、
Ｓｉ貫通ビア７の径φは、以下の式（１）
Ｔ（Ｓｉ）＋（Ｔ（Ａ）−Ｈ（Ｃ））／３≦φ≦ｒ・・・（１）
［式（１）中、Ｔ（Ｓｉ）はＳｉベース層３の厚みを示し、Ｔ（Ａ）は接着層１１の厚みを示し、Ｈ（Ｃ）は部品電極１０ｂの高さを示し、ｒはＳｉ貫通ビア７と部品電極１０ｂとの界面における部品電極１０ｂの断面形状に内接する円の径を示す］
を満たすことが好ましい。
【００５２】
本明細書において、Ｓｉ貫通ビア７の径は、Ｓｉ貫通ビア７と部品電極１０ｂとの界面におけるＳｉ貫通ビア７の直径をいう。部品電極１０ｂ上に導電ピラーが形成されている場合、Ｓｉ貫通ビア７の径は、Ｓｉ貫通ビア７と導電ピラーとの界面におけるＳｉ貫通ビア７の直径である。
また、部品電極１０ｂ上に導電ピラーが形成されている場合、部品電極１０ｂの高さは導電ピラーの高さも含む。
また、Ｓｉ貫通ビア７と部品電極１０ｂとの界面における部品電極１０ｂの断面形状に内接する円の径は、Ｓｉ貫通ビア７と部品電極１０ｂとの界面において図２に示す複合部品１のＸＹ断面における部品電極１０ｂの断面形状に内接する円の直径をいう。部品電極１０ｂ上に導電ピラーが形成されている場合、部品電極１０ｂの断面形状に内接する円の径は、導電ピラーと部品電極１０ｂとの界面における部品電極１０ｂの断面形状に内接する円の直径である。ここで、部品電極１０ｂの断面形状が略長方形である場合には、内接する円とは、略長方形の長辺に２点で接触する円である。
【００５３】
Ｓｉ貫通ビア７の径φが式（１）の下限値以上であると、Ｓｉ貫通ビアの径φが大きくなるため、Ｓｉ貫通ビアの寄生インピーダンスが低減され、複合部品を使用する電子機器の電気特性が向上する。また、Ｓｉ貫通ビア７の径φが式（１）の上限値以下であると、Ｓｉ貫通ビア７と部品電極１０ｂとの電気的接続がさらに向上し、短絡を効果的に防止できる。
【００５４】
Ｓｉ貫通ビアの寄生インピーダンスをさらに低減させる観点から、好ましい態様として、延出部７ｂの最大径は、Ｓｉ貫通ビア本体部７ａの最大径に比べ大きいことがより好ましい。Ｓｉ貫通ビア７の最大径は、例えば、再配線層５との界面におけるＳｉ貫通ビア７の直径である。
上記の好適な態様とするために、例えば、Ｓｉ貫通ビア７の延出部７ｂは、図２に示すように、断面形状を略楕円とすることができる。好適な態様は、後述する複合部品１の製造方法の貫通孔形成工程において、接着層１１を構成する材料と、Ｓｉベース層３を構成する材料とでエッチング速度が異なるように調整することで実現できる。より具体的には、図３Ｊにおいて、接着層１１を構成する材料を、Ｓｉベース層３を構成する材料に対してエッチングされやすい材料を選択することである。
延出部７ｂの最大径は、Ｓｉ貫通ビア本体部７ａの最小径に比べ大きいことが好ましい。かかる場合、Ｓｉ貫通ビア７の寄生インピーダンスが小さくなり、複合部品を使用する電子機器の電気特性が向上する。Ｓｉ貫通ビア本体部７ａの最小径は、例えば、Ｓｉベース層３と接着層１１との界面を含むＸＹ平面におけるＳｉ貫通ビア７の断面径である。
【００５５】
（絶縁膜、拡散防止膜、シード層）
インターポーザ構造２は、さらに絶縁膜、拡散防止膜、シード層、保護層を有することができる。絶縁膜、拡散防止膜および保護層は、例えば、Ｓｉ貫通ビア本体部７ａとＳｉベース層３との間および延出部７ｂと接着層１１との間に配置され得る。絶縁膜は、例えば、図２に示すＳｉ貫通ビア７間の短絡を防止する。絶縁膜は、例えば、ＳｉＯ２のような絶縁性物質を含む。拡散防止膜は、Ｓｉ貫通ビア７を構成する導電性材料のＳｉベース層３および接着層１１への拡散を防止する層であり、例えば、Ｔａのような遷移金属およびＴａＮのような遷移金属の窒化物を含む。シード層は、Ｓｉ貫通ビア７を電解めっきで形成するときに使用する層である。シード層は、例えば、Ｃｕのような導電性物質である。保護層は、Ｓｉ貫通ビア７を構成する導電性材料の表面酸化を抑制し、Ｓｉ貫通ビア７を保護する層である。保護層は、ＳｉＮおよびＳｉＣＮのような絶縁性ケイ素化合物を含む。シード層の厚みは、例えば、０．０１〜０．２０μｍである。保護層の具体例としては、ＳｉＮ（厚み０．１５μｍ）およびＳｉＣＮ（０．０２μｍ）がある。
【００５６】
以上のように、絶縁層は、例えば、Ｓｉ貫通ビア７とＳｉベース層３との間に位置する第１絶縁膜、接着層１１とＳｉベース層３との間に位置する第２絶縁膜を含む。第２絶縁膜の厚みは、第１絶縁膜の厚みに比べ薄いことが好ましく、これにより、接着層１１中のＳｉ貫通ビア７の径をより大きくできる。これにより、Ｓｉ貫通ビア７の寄生インピーダンスがより小さくなり、複合部品１を使用する電子機器の電気特性が向上する。
【００５７】
（Ｓｉベース層）
Ｓｉベース層３の厚みは、例えば、３μｍ以上２０μｍ以下である。これに対して図７および図８に示す従来の複合部品１におけるＳｉベース層３の厚みは、約１００μｍである。このように、Ｓｉベース層３の厚みを極端に薄くできる理由は、後述する複合部品１の製造方法において、Ｓｉベース層３にＳｉサポートを貼合して強度を補強するため、Ｓｉベース層を研削して薄化しても、強度不足によるＳｉベース層３の破損（割れ等）が発生しにくくなるからである。Ｓｉベース層３の研削前に、電子部品１０の第２主面３ｂにＳｉサポート１９を貼合するからである（図３Ｄ参照）。Ｓｉサポート１９による強度の補強によって、複合部品１の製造が可能となる。Ｓｉベース層３の厚みを従来に比べ、極端に薄くできるため、電子部品１０の部品電極１０ｂから再配線層５まで電気的に接続する配線の長さを短くすることができる。Ｓｉベース層３は、実質的にＳｉから構成される。
【００５８】
（再配線層）
再配線層５は、多層配線層である。再配線層５は、例えば、Ｓｉベース層３の第１主面側におけるＳｉ貫通ビア７の配線レイアウトを、再配線層５上に配置する電子部品の部品電極レイアウトに変換する。すなわち、再配線層５を介して、Ｓｉ貫通ビア７と、再配線層５上に配置する電子部品とを電気的に接続して、所望の電気回路を形成する。再配線層５は、配線と、誘電膜２１とを備える。配線は導電性材料を含む。導電性材料は、例えば、Ｃｕ、Ａｇ、およびＡｕ、ならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。再配線層５は、複数の層を有することができ、例えば、２層以上の導電配線と、１層以上の誘電膜とを有する。再配線層を構成する導電配線１層および誘電膜１層の厚みは、例えば、１．５μｍ〜５．０μｍである。この場合、再配線層の厚みは、これらの１層分の厚み（１．５μｍ〜５．０μｍ）に再配線層内の合計層数を乗じた値（単位：μｍ）となる。
誘電膜は、導電ビアを有する。導電ビアは、再配線層内の異なる層間の配線を電気的に接続する。誘電膜は、例えば、Ｓｉ３Ｎ４、およびＳｉＯ２を含む。誘電膜の厚みは、例えば、０．１〜２μｍである。誘電膜は、２種以上の成分を含む多成分膜であってもよい。多成分膜は、複数の層が成分ごとに形成される多層膜であってもよい。多層膜の層構造は、例えば、Ｓｉベース層側から順に、ＳｉＯ２（厚み０．２５μｍ）／Ｓｉ３Ｎ４（厚み０．１μｍ）／ＳｉＯ２（厚み０．２５μｍ）／Ｓｉ３Ｎ４（厚み０．１μｍ）である。
【００５９】
（インターポーザ電極層、インターポーザ電極）
インターポーザ電極層１５は、複合部品１上に別の電子部品を搭載しうる際に複合部品１と別の電子部品間に介在させる層である。また、インターポーザ電極層１５は、複合部品１を電子機器に搭載する際には、複合部品１と電子機器との間に介在させる層である。インターポーザ電極層１５は、インターポーザ電極１６と、誘電膜とを有する。インターポーザ電極１６は、複合部品と別の電子部品または電子機器との間を電気的に接続するものであり、誘電膜は、複合部品１と別の電子部品または電子機器との間の必要な個所を電気的に分離するものである。インターポーザ電極１６は、例えば、Ｃｕ、ＡｇおよびＡｇならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。インターポーザ電極１６と、電子機器との電気的接続は、はんだバンプで実施される。インターポーザ電極１６は、はんだバンプに対応するために、表面にＮｉやＡｕによるめっき層を有することができる。
【００６０】
（複合部品の製造方法）
次に、複合部品１の製造方法について説明する。
複合部品１の製造方法は、Ｓｉベース層３上に接着層１１を形成して、Ｓｉベース層３上に接着層１１を介して電子部品１０を接着する電子部品接着工程と、
電子部品１０上にＳｉサポート１９を貼合するＳｉサポート貼合工程と、
Ｓｉベース層３を薄化するＳｉベース層薄化工程と、
薄化されたＳｉベース層３および接着層１１に貫通孔２５を形成して、電子部品１０の部品電極１０ｂを露出させる貫通孔形成工程と、
電解めっきにより貫通孔２５にＳｉ貫通ビア７を形成するＳｉ貫通ビア形成工程と
を含む。
【００６１】
複合部品１の製造法は、さらに、
Ｓｉベース層３を準備するＳｉベース層準備工程と、
電子部品１０を研削して薄化する電子部品薄化工程と、
所定のパターンを有する誘電膜２１をＳｉベース層３上に形成する誘電膜形成工程と、
再配線層５を形成する再配線層形成工程と、
インターポーザ電極１６を形成するインターポーザ電極形成工程と、
ダイシングにより個片化するダイシング工程と
を含んでもよい。
【００６２】
具体的に、図３Ａ〜図３Ｌを参照して、複合部品１の製造方法の一例について説明する。図３Ａ〜図３Ｌは、複合部品１の製造方法を説明するための図である。第１実施形態に係る複合部品１の製造方法は、Ｓｉベース層準備工程と、電子部品接着工程と、電子部品薄化工程と、Ｓｉサポート形成工程と、Ｓｉベース層薄化工程と、誘電膜形成工程と、貫通孔形成工程と、Ｓｉ貫通ビア形成工程と、再配線層形成工程と、インターポーザ電極形成工程と、ダイシング工程とを含む。
なお、Ｓｉベース層形成工程から再配線層形成工程までに複合部品１が集積したマザー集積体を作製するが、説明の便宜上、１個の複合部品１に着目して、製造方法を説明する。
【００６３】
（Ｓｉベース層準備工程）
Ｓｉベース層準備工程では、Ｓｉベース層３としてＳｉウェハを準備する。Ｓｉウェハの形状は、円柱形状であり得るが、これに限定されない。Ｓｉウェハの形状が円柱形状である以上である場合、Ｓｉウェハの厚みは、例えば、７５５μｍ（Ｓｉウェハの直径φ３００ｍｍ）、７２５μｍ（φ２００ｍｍ）、６２５μｍ（φ１５０ｍｍ）、および５２５μｍ（φ１００ｍｍ）である。
【００６４】
（電子部品接着工程）
電子部品接着工程では、Ｓｉベース層３上に接着剤を塗布し、その上に電子部品１０を配置して接着剤を硬化する。これにより、電子部品１０をＳｉベース層３上に接着させて、接着層１１を形成する。上述したように、本実施形態では、電子部品１０は、電子部品層９である。具体的には、図３Ａに示すように、接着剤の塗布膜１２をＳｉベース層３の第２主面３ｂ上に形成する。これにより、塗布膜形成Ｓｉベース層を作製する。塗布法は、例えば、スピンコートである。塗布膜１２の厚みが電子部品１０の部品電極１０ｂの厚み〜２６μｍの範囲となるように制御して、塗布することが好ましい。接着剤は、例えば、熱硬化性樹脂である。このような熱硬化性樹脂は、例えば、ベンゾシクロブテン（ＢＣＢ）を繰り返し単位に含む熱硬化性樹脂であり、例えば、1,3-divinyl-1,1,3,3-tetramethyldisiloxane-bis-benzocyclobutene（DVS-bis-BCB）を重合して得ることができる。市販品としては、例えば、ダウ・ケミカル製「CYCLOTENE」がある。
なお、電子部品接着工程では、Ｓｉベース層３上に電子部品１０を配置する前に、電子部品１０の部品電極１０ｂ上に導電ピラーを設けてもよい。
【００６５】
図３Ｂに示すように、真空チャンバーを備えた装置を用いて、塗布膜１２上の所定の位置に電子部品１０を配置する。詳しくは、電子部品１０を複数集積したウェハ（電子部品集積ウェハ）を塗布膜形成Ｓｉベース層に貼合させる。電子部品１０の積層方向に沿って双方向に圧力を印加し、加熱する。具体的には、装置における真空チャンバー内の下ステージに、塗布膜形成Ｓｉベース層をセットする。電子部品１０の部品電極１０ｂが塗布膜１２と対向する方向となるように、真空チャンバー内の上ステージに電子部品１０を真空吸引させる。塗布膜形成Ｓｉベース層と、電子部品集積ウェハとの位置合わせでは、例えば、Ｓｉベース層３の認識マークを用いる。塗布膜形成Ｓｉベース層の塗布膜１２側に、電子部品１０を配置する。上下ステージが互いに対向する方向に沿って、双方向に圧力を印加し、加熱する。
【００６６】
加熱（接着剤キュア）は、例えば、２５０℃に加熱したホットプレートや熱風循環オーブンを用いて、電子部品１０を接着剤で貼合したＳｉベース層３（Ｓｉウェハ／接着剤／電子部品）のセットを１時間加熱して行う。これにより接着剤が硬化し、接着層１１が形成される。貼合後であって接着剤の硬化前に、塗布膜１２を予備硬化（接着剤ソフトキュア）することができる。予備硬化は、例えば、１５０℃に加熱したホットプレートを用いて、貼合したＳｉベース層３を１５分加熱して実施する。予備硬化により、接着層１１内に真空ボイドを除去できる。
【００６７】
なお、塗布膜１２の形成前後に、Ｓｉベース層３を処理することができる。前処理は、例えば、洗浄処理、および密着力向上処理である。洗浄処理は、Ｓｉベース層３の第２主面３ｂを洗浄し、汚染を除去する。密着力向上処理は、第２主面３ｂに密着力向上剤（例えば、ＤＯＷ製「ＡＰ３０００」）を塗布し、塗布膜１２を形成する。これにより、第２主面３ｂと、塗布膜１２との密着性が向上する。後処理は、例えば、予備加熱（ソフトベーク）処理である。塗布膜１２の形成後に予備加熱し、塗布膜１２を安定化させる。予備加熱は、例えば、８０℃〜１５０℃に熱したホットプレートを用いて、６０秒程度、塗布膜１２を加熱する。また、Ｓｉベース層３には、認識マークを形成することができる。認識マークは、後続の工程において、電子部品１０をＳｉベース層３に接着させる際に、Ｓｉベース層３と電子部品１０との位置合わせに使用する。
【００６８】
（電子部品薄化工程）
図３Ｃに示すように、電子部品薄化工程では、バックグラインダを用いて電子部品１０を研削して、薄化する。電子部品薄化工程では、電子部品１０の部品電極１０ｂが配置されていない面を研削する。研削量は可能な限り多いことが好ましいが、電子部品１０の内部の機能部分を損傷しないようにする。機能部分は、例えば、キャパシタの場合は誘電体および電極であり、インダクタの場合は配線である。薄化後の電子部品層９の厚みは、例えば、５０〜１５０μｍである。
電子部品薄化工程は、電子部品１０の研削後に、最終仕上げとして平坦化処理を実施することができる。平坦化処理は、例えば、ドライポリッシュおよびＣＭＰ（Chemical Mechanical Polishing）がある。平坦化処理により、例えば、研削された第４主面１０ｄの平坦性は、ＴＴＶ（Total Thickness Variation）で表すことができる。平坦化処理を施した電子部品１０の研磨面は、後続の工程で形成される接着層１１の厚み５μｍに対して２μｍ以下となる。例えば、φ３００ｍｍのＳｉウェハを使用した電子部品１０に、研磨処理を施すと、電子部品１０の研磨面のＴＴＶは１．５μｍとなる。
【００６９】
（Ｓｉサポート貼合工程）
Ｓｉサポート貼合工程では、図３Ｄに示すように、電子部品１０にＳｉサポート１９を貼合する。具体的には、Ｓｉベース層準備工程で説明したＳｉウェハをＳｉサポート１９として別途準備する。次いで、電子部品接着工程で説明した方法により、Ｓｉサポート１９上に接着剤の塗布膜１２を形成する。その後、電子部品１０の研磨面（第４主面１０ｄ）が塗布膜１２と接触するようにして、Ｓｉサポート１９上に電子部品１０を貼合し、圧力を印加して加熱する。これにより、電子部品１０の研削面上にＳｉサポート１９を形成する。Ｓｉサポート１９を設ける目的は、後続のＳｉベース層薄化工程において、製造過程の層が従来に比べ薄いことによる弊害の発生（より具体的には、強度の低下等）を防止するためである。
【００７０】
Ｓｉサポート１９は、必要に応じて、加工性を向上させる観点から、貼合前に薄化することができる。後続の工程おいて半導体デバイス装置を用いて誘電膜を形成するためである。例えば、電子部品１０の厚みが１５０μｍである場合、Ｓｉサポート１９としてのＳｉウェハ（φ３００ｍｍ、一般的な厚み７７５μｍ）を約６２５μｍに薄化する。
【００７１】
（Ｓｉベース層薄化工程）
Ｓｉベース層薄化工程では、図３Ｅに示すように、電子部品薄化工程と同様の方法で、Ｓｉベース層３を研削して、研削面を平坦化する。研削量は、上記弊害を防止して、例えば、一定の強度が維持できる範囲で可能な限り多い方が好ましい。研削面の平坦化のばらつきを考慮して、薄化後のＳｉベース層３の厚みは、３μｍ以上が好ましい。薄化後のＳｉベース層３の厚みは、研磨面の平坦化のばらつきを考慮して、研磨面の平坦性が２μｍである場合、より好ましくは５μｍ以上、さらに好ましくは１０μｍ以上である。
【００７２】
（誘電膜形成工程）
誘電膜形成工程では、図３Ｆ、図３Ｇおよび図３Ｈに示すように、所望のパターンを有する誘電膜２１をＳｉベース層３上に形成する。具体的には、ＰＥＣＶＤのような気相成長（ＣＶＤ）法を使用して、図３Ｆに示すように、Ｓｉベース層３の全面に誘電膜（厚み０．１〜０．２μｍ）２１を形成する。誘電膜２１は、１層以上を形成してもよい。例えば、４層の誘電膜２１を形成する場合、Ｓｉベース層３側から順に、ＳｉＯ２：０．２５μｍ／Ｓｉ３Ｎ４：０．１μｍ／ＳｉＯ２：０．２５μｍ／Ｓｉ３Ｎ４０．１μｍとすることができる。
また、誘電膜形成工程は、誘電膜２１の形成前にＳｉベース層３の表面を洗浄することができる。洗浄は、例えば、ウェット洗浄、および酸素プラズマアッシングである。
なお、図３Ｆ〜図３Ｌは、図３Ａ〜図３Ｅに比べ、拡大されていることに留意されたい。
【００７３】
次いで、図３Ｇに示すように、フォトリソグラフィー法を用いて誘電膜２１をパターンニングする。液体レジストをスピンコートして、誘電膜２１全面にフォトレジスト膜２３を形成する。所望のパターンに対応するマスクを介してフォトレジスト膜２３を露光する。露光されたフォトレジスト膜２３を現像する。ＲＩＥ(Reactive Ion Etching)を用いて、フォトレジスト膜２３の誘電膜２１を選択的に除去する。例えば、上述した４層の誘電膜を形成した場合、誘電膜２１の表面側（誘電膜においてＳｉベース層３側に対向する面側）の２層を選択的に除去する。その後、フォトレジスト膜２３を剥離する。これにより、図３Ｈに示す所望のパターンを有する誘電膜２１をＳｉベース層３上に形成する。誘電膜２１は、図２に示す２つのＳｉ貫通ビア７間を電気的に絶縁する絶縁膜として機能する。
なお、Ｓｉベース層３の第１主面３ａは、さらにマーク層を有してもよい。マーク層をＩＲカメラで検知して、フォトリソグラフィー法における位置合わせをすることができる。
【００７４】
（貫通孔形成工程）
貫通孔形成工程は、図３Ｉおよび図３Ｊに示すように、Ｓｉベース層３および接着層１１に貫通孔２５を形成する。具体的には、フォトレジスト膜２３を全面に形成する。Ｓｉ貫通ビア７のパターンに対応するマスクを介してフォトレジスト膜２３を露光する。露光されたフォトレジスト膜２３を現像して、図３Ｉに示すような所定のパターンを有するフォトレジスト膜２３を形成する。図３Ｊに示すように、フォトレジスト膜２３の開口部２９からＺ方向に存在するＳｉベース層３および接着層１１を選択的に除去（エッチング）する。エッチングは、例えば、ＲＩＥを用いて実施する。これにより貫通孔２５が形成され、部品電極１０ｂが露出する。ここで、延出部７ｂは、楕円形状を有する。これは、接着層１１を構成する材料が、Ｓｉベース層３を構成する材料に比べ、エッチングされやすいためである。
【００７５】
（Ｓｉ貫通ビア形成工程）
Ｓｉ貫通ビア形成工程は、図３Ｋに示すように、貫通孔２５にＳｉ貫通ビア７を形成する。デュアル・ダマシン法（より具体的には、Ｃｕデュアル・ダマシン法）を用いて、電解めっき（より具体的には、電解Ｃｕめっき）により貫通孔２５にＳｉ貫通ビア７を形成する。
ここで、Ｓｉ貫通ビア形成工程は、Ｓｉ貫通ビア７の形成前に、絶縁膜形成工程、拡散防止膜形成工程、保護層形成工程およびシード層形成工程をさらに含んでもよい。絶縁膜形成工程は、Ｓｉ貫通ビア７の形成前に、図３Ｊに示す貫通孔２５内でＳｉベース層３が露出する面（内壁面）に絶縁膜を形成する。拡散防止膜形成工程は、絶縁膜上に拡散防止膜を形成する。保護層形成工程は、拡散防止膜上に保護層を形成する。保護層は、Ｓｉ貫通ビア７を構成する導電性材料（より具体的には、Ｃｕ等）の保護層として機能し、導電性材料の表面酸化を抑制する。シード層は、Ｓｉ貫通ビア７を電解めっき法で形成する際に、電気を流す層である。シード層は、例えば、Ｃｕのような導電性物質である。
また、Ｓｉ貫通ビア形成工程は、Ｓｉ貫通ビア７の形成後に、平坦化工程を含んでもよい。平坦化工程は、例えば、ＣＭＰを用いて、Ｓｉ貫通ビア７の天面を平坦化する。
【００７６】
（再配線層形成工程）
再配線層形成工程は、図３Ｌに示すように、上述のフォトリソグラフィー法およびエッチングにより、所定のパターンを有する誘電膜および配線を形成して、再配線層５を形成する。Ｓｉサポート１９および接着層１１を削除して、インターポーザ電極１６を形成する。なお、再配線層形成工程は、Ｓｉサポート１９および接着層１１を削除する代わりに、Ｓｉサポート１９の薄化処理を施してもよい。薄化処理では、例えば、Ｓｉサポート１９を研削して、Ｓｉサポート１９の厚みをＳｉベース層３と同じ厚みにする。このようにＳｉサポート１９の厚みをＳｉベース層３の厚みと同じにすると、Ｓｉサポート１９とＳｉベース層３とが電子部品層９について略面対称となる。これにより、複合部品１の反りがさらに小さくなる。
【００７７】
（ダイシング工程）
ダイシング工程は、ダイシングしてマザー集積体を個片化する。これにより、複合部品１が製造される。
【００７８】
（実施例）
上記の複合部品１の製造方法に従って、図２に示す複合部品を作製した。具体的には、接着剤（ダウ・ケミカル製「CYCLOTENE」）を用いてＳｉベース層上に電子部品を接着させた。これにより接着層を形成した。形成された接着層の厚みは、５μｍであった。電子部品の部分電極の厚みは２μｍであった。電子部品を研削し、電子部品の厚みを１００μｍとした。Ｓｉサポートを薄化後の電子部品上に貼合し、Ｓｉベース層を研削することにより薄化した。薄化したＳｉベース層の厚みは、１０μｍであった。所定のパターンを有する誘電膜を薄化したＳｉベース層上に形成した。フォトレジスト膜をＳｉベース層上に形成し、ＲＩＥにより、貫通孔をＳｉベース層および接着層に形成した。貫通孔におけるＳｉベース層および接着層の内壁に絶縁膜、拡散防止膜およびシード層を順に形成した。Ｃｕデュアル・ダマシン法を用いてフォトレジスト膜の開口部のＳｉベース層および接着層を選択的に除去し、Ｃｕ電解めっきにより部品電極とつながるＳｉ貫通ビアを形成した。これにより、部品電極が露出したＳｉ貫通ビアを形成した。形成されたＳｉ貫通ビアは、径が１０μｍであった。延出部の厚みは３μｍであり、延出部の断面形状は楕円状であった。Ｓｉベース層上に５層の再配線層を形成した。再配線層の厚みは、２．５μｍ（０．５μｍ×５）であった。再配線層から部品電極までの配線は、Ｓｉ貫通ビアのみから構成されていた。この配線の長さは、１３μｍであった。その後、Ｓｉサポートを剥離し、剥離した電子部品上にインターポーザ電極（厚み１５μｍ）を形成した。インターポーザ電極の厚みは、５μｍであった。作製された複合材料の厚みは、１１７．５μｍであった。
【００７９】
（比較例）
比較例として、非特許文献１に記載のインターポーザを用いて構成した場合の複合部品を図７および図８に示す。この比較例の複合部品１０１は、上述した非特許文献１の図７に記載の「TSV+C4 bump EM test structure」における基板を電子部品に置き換えたものである。図７および図８を参照して説明する。図７は、比較例の複合部品の断面図である。図８は、図７の一部（C部）拡大図である。図７および図８に示すように、複合部品１０１は、インターポーザ電極１１６上に電子部品１１０を表面実装した電子部品表面実装型の複合部品である。複合部品１０１は、電子部品１１０と、電子部品１１０をはんだバンプ１１１により実装したインターポーザ構造１０２とを備える。インターポーザ構造１０２は、互いに対向する第１主面１０３ａおよび第２主面１０３ｂを有するＳｉベース層１０３と、第１主面１０３ａに形成されている再配線層１０５と、再配線層１０５と電気的に接続し、Ｓｉベース層１０３内を貫通するＳｉ貫通ビア１０７と、所定のパターンを有して第２主面１０３ｂに形成されており、Ｓｉ貫通ビア１０７と電気的に接続しているインターポーザ電極１１６とを有する。
【００８０】
再配線層１０５から電子部品１１０の部品電極１１０ｂまでのビア配線は、Ｓｉ貫通ビア（厚み１００μｍ）１０７と、インターポーザ電極（厚み５μｍ）１１６と、はんだバンプ（厚み１５μｍ）１１１とから構成されている。この配線長は、１２０μｍであった。
【００８１】
＜第２実施形態＞
図４および図５を参照して、第２実施形態に係る複合部品１Ａを説明する。図４は、複合部品１Ａの第２実施形態を示す断面図である。図５は、図４の一部拡大図（Ｂ部の拡大図）の変形例である。第２実施形態は、電子部品層９が電子部品１０Ａと、電子部品１０Ａを一体化する樹脂１０ｅとから構成されている点で、第１実施形態と相違する。この相違する構成を以下で説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態を同じ構成であるため、その説明を省略する。
【００８２】
（構成）
図５に示すように、第２実施形態の複合部品１Ａでは、電子部品層９が電子部品１０Ａと、電子部品１０Ａを一体化する樹脂１０ｅとからなる。第２実施形態の複合部品１Ａは、電子部品１０Ａを樹脂１０ｅと一体化させることができるため、Ｓｉベース層３と寸法が一致しない電子部品（より具体的には、汎用の電子部品）であっても、実装することができる。これにより、低コスト、高性能な電子部品を使用することができる。また、自由度が高い設計が可能となり、用途に応じて電子部品を組み合わせることができる。
また、図５では、電子部品層９は、１種の電子部品１０Ａを１つ含むが、これに限定されない。電子部品層９は、少なくとも１種の電子部品１０Ａを２つ以上含んでもよい。
【００８３】
樹脂１０ｅは、エポキシ樹脂であり、樹脂１０ｅは、樹脂１０ｅに分散するＳｉＯ２フィラーをさらに含むことが好ましい。かかる場合、電子部品１０Ａを樹脂１０ｅで一体化させた電子部品層９の線膨張率をＳｉベース層３の線膨張率に近づけることができる。これにより、複合部品１Ａの製造時における複合部品１Ａの反りを低減し、複合部品１Ａの信頼性を向上させることができる。
【００８４】
（複合部品１Ａの製造方法）
第２実施形態に係る複合部品１Ａの製造方法は、
Ｓｉベース層３上に接着層を形成して、Ｓｉベース層３上に接着層１１を介して電子部品１０Ａを接着する電子部品接着工程と、
電子部品１０Ａを樹脂１０ｅで封止して一体化した電子部品層９を形成する電子部品封止工程と、
電子部品層９上にＳｉサポート１９を形成するＳｉサポート形成工程と、
Ｓｉベース層３を薄化するＳｉベース層薄化工程と、
薄化されたＳｉベース層３および接着層１１に貫通孔２５を形成して、電子部品１０Ａの部品電極１０ｂを露出させる貫通孔形成工程と、
電解めっきにより貫通孔２５にＳｉ貫通ビア７を形成するＳｉ貫通ビア形成工程と
を含む。
【００８５】
複合部品１Ａの製造方法は、さらに、
Ｓｉベース層３を準備するＳｉベース層準備工程と、
電子部品層９を研削して薄化する電子部品層薄化工程と、
所定のパターンを有する誘電膜２１をＳｉベース層３上に形成する誘電膜形成工程と、
再配線層５を形成する再配線層形成工程と、
インターポーザ電極を形成するインターポーザ電極形成工程と、
ダイシングにより個片化するダイシング工程と
を含んでもよい。
【００８６】
図６Ａ〜図６Ｍを参照して、複合部品１Ａの製造方法の一例を説明する。図６Ａ〜図６Ｍは、複合部品１Ａの製造方法を説明するための図である。
（Ｓｉベース層準備工程、電子部品接着工程）
図６Ａに示すように、図３Ａと同様にしてＳｉベース層３上に接着剤の塗布膜１２を形成する。図６Ｂに示すように、電子部品１０Ａの搭載装置を用いて、塗布膜１２上の所定の位置に電子部品１０Ａを搭載する。Ｓｉベース層３の積層方向に沿って双方向に圧力を印可し、加熱する。具体的には、搭載装置のヘッドを用いて、電子部品１０Ａを真空吸着する。電子部品１０Ａを部品電極１０ｂの塗布面に対向するようにして、位置合わせして電子部品１０Ａを配置する。電子部品１０Ａが配置されたＳｉベース層３を加熱する。これにより、接着剤を硬化して接着層を形成し、電子部品１０ＡをＳｉベース層３上に接着させる。なお、加熱の際に、Ｓｉベース層３の積層方向に沿って双方向に圧力を印可してもよい。
【００８７】
（電子部品封止工程）
電子部品封止工程は、図６Ｃに示すように、搭載した電子部品１０Ａを樹脂（封止樹脂）１０ｅで封止する。これにより、一体化した電子部品層９を形成する。具体的には、ディスペンサを用いて、電子部品１０Ａを搭載したＳｉベース層３上に、液状樹脂を塗布する。その後、コンプレッションモールド装置を用いて、塗布した樹脂を成形する。その後、例えば、熱風循環オーブンを用いて、樹脂をキュアする。キュアにおける熱処理条件は、例えば、１５０℃、１時間である。これにより電子部品層９を形成する。
【００８８】
（電子部品層薄化工程〜再配線層形成工程）
電子部品層薄化工程は、図６Ｄに示すように、電子部品層９を薄化する。Ｓｉウェハのバックグラインダを用いて、樹脂１０ｅを研削して薄化、平坦化する。電子部品層薄化工程後の図６Ｅ〜図６Ｍに示すＳｉサポート形成工程〜再配線層形成工程は、図３Ｄ〜図３Ｌと同様にして実施することができる。なお、図６Ｇ〜図６Ｍは、図６Ａ〜図６Ｆに比べ、拡大されていることに留意されたい。
【００８９】
なお、第１，第２実施形態における上記製造条件は、電子部品の部品電極に電気的に接続するＳｉ貫通ビアを形成できれば、製造条件は限定されない。
【００９０】
本開示は、第１，第２実施形態に限定されるものではなく、本開示の要旨を変更しない限り、種々の態様において実施することができる。また、第１，第２実施形態で示す構成は、一例であり特に限定されるものではなく、本開示の効果から実質的に逸脱しない範囲で種々の変更をすることができる。例えば、第１，第２実施形態において説明した事項は、適宜組み合わせることができる。例えば、第１実施形態で説明した構成と、第２実施形態で説明した構成とを組み合わせることができる。
【符号の説明】
【００９１】
１，１Ａ，１０１      複合部品
２，                  インターポーザ構造
３，１０３            Ｓｉベース層
３ａ，１０３ａ        第１主面
３ｂ，１０３ｂ        第２主面
５，１０５            再配線層
７，１０７            Ｓｉ貫通ビア
７ａ                  Ｓｉ貫通ビア本体部
７ｂ                  延出部
９                    電子部品層
１０，１０Ａ，１１０  電子部品
１０ａ                電子部品本体部
１０ｂ，１１０ｂ      部品電極
１０ｃ                第３主面
１０ｄ                第４主面
１０ｅ                樹脂
１１                  接着層
１２                  塗布膜
１５                  インターポーザ電極層
１６，１１６          インターポーザ電極
１９                  Ｓｉサポート
２１                  誘電膜
２３                  フォトレジスト膜
２５                  貫通孔
２７                  配線
２９                  開口部
１０２                インターポーザ構造
１１１                はんだバンプ
【関連出願の相互参照】
【００９２】
本出願は、日本国特許出願第２０１９−１１７０３５号（出願日：２０１９年６月２５日、発明の名称：「複合部品およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
【図１】
2020261994.tif 000003
【図２】
2020261994.tif 000004
【図３Ａ】
2020261994.tif 000005
【図３Ｂ】
2020261994.tif 000006
【図３Ｃ】
2020261994.tif 000007
【図３Ｄ】
2020261994.tif 000008
【図３Ｅ】
2020261994.tif 000009
【図３Ｆ】
2020261994.tif 000010
【図３Ｇ】
2020261994.tif 000011
【図３Ｈ】
2020261994.tif 000012
【図３Ｉ】
2020261994.tif 000013
【図３Ｊ】
2020261994.tif 000014
【図３Ｋ】
2020261994.tif 000015
【図３Ｌ】
2020261994.tif 000016
【図４】
2020261994.tif 000017
【図５】
2020261994.tif 000018
【図６Ａ】
2020261994.tif 000019
【図６Ｂ】
2020261994.tif 000020
【図６Ｃ】
2020261994.tif 000021
【図６Ｄ】
2020261994.tif 000022
【図６Ｅ】
2020261994.tif 000023
【図６Ｆ】
2020261994.tif 000024
【図６Ｇ】
2020261994.tif 000025
【図６Ｈ】
2020261994.tif 000026
【図６Ｉ】
2020261994.tif 000027
【図６Ｊ】
2020261994.tif 000028
【図６Ｋ】
2020261994.tif 000029
【図６Ｌ】
2020261994.tif 000030
【図６Ｍ】
2020261994.tif 000031
【図７】
2020261994.tif 000032
【図８】
2020261994.tif 000033
【国際調査報告】
2020261994.tif 000034
2020261994.tif 000035
2020261994.tif 000036
2020261994.tif 000037