(57)【要約】【課題】本発明は、集積化させ易い構造の量子ビットセル及び量子ビット集積回路を提供することを課題とする。【解決手段】本発明の量子ビットセルは、伝搬距離が１μｍ以下のマイクロ波を放出可能とされ、最大径が１μｍ以下であるスピントルク発振器と、前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子２準位系が制御される固体素子型量子ビットと、を有することを特徴とする。【選択図】図８
2020213596.tif 000002
【特許請求の範囲】
【請求項１】
伝搬距離が１μｍ以下のマイクロ波を放出可能とされ、最大径が１μｍ以下とされるスピントルク発振器と、
前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子２準位系が制御される固体素子型量子ビットと、
を有することを特徴とする量子ビットセル。
【請求項２】
スピントルク発振器が、非磁性金属層と発振層との２層積層構造を有するスピン軌道トルク励起型素子で構成される請求項１に記載の量子ビットセル。
【請求項３】
スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される３層積層構造を有するとともに非励起時の前記発振層における磁化が一の方向を向くように構成されるスピンバルブ型素子で構成される請求項１に記載の量子ビットセル。
【請求項４】
スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される３層積層構造を有するとともに非励起時の前記発振層における磁化が渦状分布とされる磁気渦型素子で構成される請求項１に記載の量子ビットセル。
【請求項５】
固体素子型量子ビットが、半導体量子ビット素子で構成される請求項１から４のいずれかに記載の量子ビットセル。
【請求項６】
半導体量子ビット素子が、ソース部とドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層上に絶縁酸化膜を介してゲート電極が配されるトランジスタ構造を有する請求項５に記載の量子ビットセル。
【請求項７】
請求項１から６のいずれかに記載の量子ビットセルが複数配されることを特徴とする量子ビット集積回路。
【請求項８】
隣接する２つの量子ビットセルにおいて、一の前記量子ビットセルにおけるスピントルク発振器と他の前記量子ビットセルにおける固体素子型量子ビットとが、前記スピントルク発振器から放出されるマイクロ波の伝搬距離を超える距離だけ離間して配される請求項７に記載の量子ビット集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体素子型量子ビットとスピントルク発振器とが配される量子ビットセル及び前記量子ビットセルが複数配される量子ビット集積回路に関する。
【背景技術】
【０００２】
マイクロ波により量子２準位系が制御される固体素子型量子ビットの研究が進められている。
前記固体素子型量子ビットは、一般に１００ｍＫ以下といった極低温の動作環境を必要とし、クライオスタット等の極低温用の温度管理装置内に配される。
前記マイクロ波は、量子ビットの状態制御のため、前記温度管理装置外に置かれたマイクロ波発生器を供給源とし、前記温度管理装置外から前記温度管理装置内に導入されて目的とする前記固体素子型量子ビットに供給される。
例えば、前記マイクロ波発生器と接続された同軸ケーブルにより前記マイクロ波を前記温度管理装置外から前記温度管理装置内に導入した後、前記温度管理装置内に配されたマルチプレクサ及び高周波伝送路を介して、適宜分配された状態の前記マイクロ波を個々の前記固体素子型量子ビットに伝送することが行われている（非特許文献１参照）。【０００３】
しかしながら、前記高周波伝送路は、電力供給用の配線と異なり、サイズが大きく、また、前記マイクロ波を伝送するための形状制約を伴うことから、大面積化し易いうえ、製造しにくく、前記固体素子型量子ビットを多数配して構成されるマルチビット集積回路の構築を妨げる要因となる。
また、前記高周波伝送路は、目的とするものとは別の前記固体素子型量子ビットにも影響を与える、いわゆるクロストークを発生させ易く、個々の前記固体素子型量子ビットに対する選択的な動作を妨げる要因ともなる。【０００４】
前記クロストークの問題については、前記高周波伝送路の伝送先にマイクロマグネットを配し、前記マイクロ波の照射を受けて前記マイクロマグネットが発生させる傾斜磁界により、目的とする前記固体素子型量子ビットに前記マイクロ波を選択的に供給することも行われている（非特許文献２参照）。【０００５】
しかしながら、前記マイクロマグネットは、数十μｍオーダーのサイズを持ち、前記固体素子型量子ビットのサイズと比べて遥かに大きいことから、却って、前記固体素子型量子ビットの集積化に対する妨げとなる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Bishnu Patra, et al., IEEE J. Solid-State Circuits 53, 309 (2018)
【非特許文献２】M. PIORO-LADRIERE, et al., Nature Physics 4, 776 (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、集積化させ易い構造の量子ビットセル及び量子ビット集積回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するための手段としては、次の通りである。即ち、
＜１＞  伝搬距離が１μｍ以下のマイクロ波を放出可能とされ、最大径が１μｍ以下とされるスピントルク発振器と、前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子２準位系が制御される固体素子型量子ビットと、
を有することを特徴とする量子ビットセル。
＜２＞  スピントルク発振器が、非磁性金属層と発振層との２層積層構造を有するスピン軌道トルク励起型素子で構成される前記＜１＞に記載の量子ビットセル。
＜３＞  スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される３層積層構造を有するとともに非励起時の前記発振層における磁化が一の方向を向くように構成されるスピンバルブ型素子で構成される前記＜１＞に記載の量子ビットセル。
＜４＞  スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される３層積層構造を有するとともに非励起時の前記発振層における磁化が渦状分布とされる磁気渦型素子で構成される前記＜１＞に記載の量子ビットセル。
＜５＞  固体素子型量子ビットが、半導体量子ビット素子で構成される前記＜１＞から＜４＞のいずれかに記載の量子ビットセル。
＜６＞  半導体量子ビット素子が、ソース部とドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層上に絶縁酸化膜を介してゲート電極が配されるトランジスタ構造を有する前記＜５＞に記載の量子ビットセル。
＜７＞  前記＜１＞から＜６＞のいずれかに記載の量子ビットセルが複数配されることを特徴とする量子ビット集積回路。
＜８＞  隣接する２つの量子ビットセルにおいて、一の前記量子ビットセルにおけるスピントルク発振器と他の前記量子ビットセルにおける固体素子型量子ビットとが、前記スピントルク発振器から放出されるマイクロ波の伝搬距離を超える距離だけ離間して配される前記＜７＞に記載の量子ビット集積回路。
【発明の効果】
【０００９】
本発明によれば、従来技術における前記諸問題を解決することができ、集積化させ易い構造の量子ビットセル及び量子ビット集積回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】スピンバルブ型素子の概要を説明するための説明図である。
【図２】第１タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
【図３】第２タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
【図４】第３タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
【図５】磁気渦型素子の概要を説明するための説明図である。
【図６】スピン軌道トルク励起型素子の概要を説明するための説明図である。
【図７】固体素子型量子ビットの動作状況を説明するための説明図である。
【図８】第１実施形態に係る量子ビットセルの概要を説明するための断面図である。
【図９（ａ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（１）である。
【図９（ｂ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（２）である。
【図９（ｃ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（３）である。
【図９（ｄ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（４）である。
【図９（ｅ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（５）である。
【図９（ｆ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（６）である。
【図９（ｇ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（７）である。
【図９（ｈ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（８）である。
【図９（ｉ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（９）である。
【図９（ｊ）】第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（１０）である。
【図１０】第２実施形態に係る量子ビットセルの概要を説明するための断面図である。
【図１１（ａ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（１）である。
【図１１（ｂ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（２）である。
【図１１（ｃ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（３）である。
【図１１（ｄ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（４）である。
【図１１（ｅ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（５）である。
【図１１（ｆ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（６）である。
【図１１（ｇ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（７）である。
【図１１（ｈ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（８）である。
【図１１（ｉ）】第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（９）である。
【図１２】測定に用いたパルス状のマイクロ波の概要を説明するための説明図である。
【図１３】パルス列照射前後のドレイン電流変化を縦軸、パルス長を横軸とした測定結果を示す図である。
【図１４】実施例におけるスピントルク発振器の層構成を示す模式図である。
【図１５（ａ）】素子作製のプロセスを示す模式図（１）である。
【図１５（ｂ）】素子作製のプロセスを示す模式図（２）である。
【図１５（ｃ）】素子作製のプロセスを示す模式図（３）である。
【図１５（ｄ）】素子作製のプロセスを示す模式図（４）である。
【図１５（ｅ）】素子作製のプロセスを示す模式図（５）である。
【図１５（ｆ）】素子作製のプロセスを示す模式図（６）である。
【図１５（ｇ）】素子作製のプロセスを示す模式図（７）である。
【図１５（ｈ）】素子作製のプロセスを示す模式図（８）である。
【図１５（ｉ）】素子作製のプロセスを示す模式図（９）である。
【図１６】Ｒ−Ｈカーブ測定の測定結果を示す図である。
【図１７】発振スペクトル測定の測定結果を示す図である。
【図１８】発振層における励起時の歳差運動の軌跡を示す模式図である。
【図１９】計算対象の概要を示す模式図である。
【発明を実施するための形態】
【００１１】
（量子ビットセル）
本発明の量子ビットセルは、スピントルク発振器と、固体素子型量子ビットとを有する。
【００１２】
＜スピントルク発振器＞
前記スピントルク発振器は、伝搬距離が１μｍ以下のマイクロ波を放出可能とされ、最大径が１μｍ以下とされる。
前記スピントルク発振器としては、このような特徴を有するものであれば、特に制限はなく、例えば、公知のスピンバルブ型素子、磁気渦型素子、スピン軌道トルク励起型素子を挙げることができる。
【００１３】
−スピンバルブ型素子−
前記スピンバルブ型素子は、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される３層積層構造を有するとともに、非励起時の前記発振層における磁化が一の方向を向くように構成される。なお、前記参照層、前記非磁性層及び前記発振層は、各層が果たす機能により分類され、前記参照層、前記非磁性層及び前記発振層の各層が、機能を果たす上で必要な中間層などを含む積層体として構成される場合を含む。
【００１４】
前記スピンバルブ型素子の代表的な構造を図１に示す。なお、図１は、前記スピンバルブ型素子の概要を説明するための説明図である。
図１に示すように、スピンバルブ型素子１０は、参照層１１上に非磁性層１２と発振層１３とがこの順で積層された３層積層構造を有する。なお、スピンバルブ型素子１０は、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層１１と非磁性層１２とは、図示と異なり、積層順を逆にして配されていてもよい。
【００１５】
参照層１１及び発振層１３は、それぞれ磁性材料で形成される磁性層であり、これら２つの磁性層における磁化の相対角（図１中の「θ」参照）により、スピンバルブ型素子１０の電気抵抗が変化する。この現象は、磁気抵抗（Magneto-Resistance，MR）効果と呼ばれる。一般的に、参照層１１及び発振層１３における２つの磁化が並行（相対角が０度）のときに電気抵抗が最小となり、反並行（相対角が１８０度）のときに電気抵抗が最大となる。
【００１６】
前記３層積層構造の膜は、非磁性層１２が金属で形成される場合、巨大磁気抵抗（Giant Magneto-Resistance，GMR）膜に分類され、非磁性層１２が絶縁体で形成される場合、磁気トンネル接合（Magnetic Tunnel Junction，MTJ）膜に分類される。
前記巨大磁気抵抗膜として構成する場合、参照層１１及び発振層１３としては、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）及びこれらの合金並びにホイスラー合金等で形成され、非磁性層１２としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等で形成される。
また、前記磁気トンネル接合膜として構成する場合、参照層１１及び発振層１３としては、例えば、ＣｏＦｅ及びこれにボロン（Ｂ）を付加したＣｏＦｅＢ合金等で形成され、非磁性層１２としては、例えば、酸化マグネシウム（ＭｇＯ）等で形成される。
【００１７】
参照層１１は、厚みを発振層１３よりも厚くすること、形成材料に反強磁性体を用いて得られるピン止め効果及び大きな磁気異方性等により、参照層１１における磁化が励起時に動かないように構成される。
一方、発振層１３は、参照層１１よりも厚みが薄く、発振層１３における磁化が励起時に動くように構成される。
参照層１１に電子流が注入されると、参照層１１の磁化と並行なスピンを持つ電子が参照層１１の磁化と反並行なスピンを持つ電子よりも増加する。
こうしてスピン偏極した電子流が非磁性層１２を通過して発振層１３に注入されると、電子のスピンが発振層１３の磁化に移行する過程でトルク（Spin Transfer Torque，STT）を及ぼし、発振層１３に磁化の歳差運動が励起される。
これにより、参照層１１及び発振層１３における２つの磁化の相対角、ひいてはスピンバルブ型素子１０の電気抵抗が磁化の歳差運動の周波数で変化することとなる。また、スピンバルブ型素子１０に直流電流を注入すると、磁化の歳差運動により変化する電気抵抗と注入される直流電流との積で与えられる高周波電圧が発生する。
よって、発振層１３の磁化の歳差運動に基づき、スピンバルブ型素子１０の周囲に高周波磁場が発生する。
前記量子ビットセルでは、こうした高周波磁場に基づき、スピンバルブ型素子１０の周囲に局所的に発生するマイクロ波を前記固体素子型量子ビットの操作に用いる。
【００１８】
スピンバルブ型素子１０は、代表的な構造を例示するものであり、磁化の特徴により次の第１タイプ〜第３タイプに分類できる。
【００１９】
先ず、第１タイプに係るスピンバルブ型素子を、図２を参照しつつ説明する。なお、図２は第１タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
図２に示すように第１タイプに係るスピンバルブ型素子１０Ａは、参照層１１Ａ上に非磁性層１２Ａと発振層１３Ａとがこの順で積層された３層積層構造を有する。なお、第１タイプに係るスピンバルブ型素子１０Ａは、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層１１Ａと非磁性層１２Ｂとは、図示と異なり、積層順を逆にして配されていてもよい。
【００２０】
第１タイプに係るスピンバルブ型素子１０Ａでは、発振層１３Ａの厚みが１ｎｍ〜３ｎｍ程度とされる。
また、第１タイプに係るスピンバルブ型素子１０Ａでは、非励起時において、参照層１１Ａ及び発振層１３Ａの磁化が層内方向を向くように構成される。
また、形状による磁気異方性を利用するため、一般に前記３層積層構造が楕円柱状となるように加工される。
【００２１】
発振層１３Ａの磁化は、非励起時で外部磁場、内部異方性磁場等で決まる平衡条件を満たす層内の特定の方向（初期方向）を向いており、参照層１１Ａに直流電流が注入されると、発振層１３Ａの磁化が動き、前記平衡条件における前記初期方向の周囲を歳差運動する。
歳差運動の周波数は、発振層１３Ａの磁化が受けるトータルの有効磁場と発振層１３Ａの飽和磁化とによって決まる強磁性共鳴の周波数となり、数ＧＨｚ〜数１０ＧＨｚのマイクロ波領域に属する。
よって、第１タイプに係るスピンバルブ型素子１０Ａでは、直流電流を注入することにより、歳差運動を励起して周囲にマイクロ波磁界を発生させることができる。
なお、第１タイプに係るスピンバルブ型素子１０Ａとしては、下記参考文献１を参考として構成することができる。
参考文献１：S. I. Kiselev, et al., Nature 425, 380 (2003)
【００２２】
次に、第２タイプに係るスピンバルブ型素子を、図３を参照しつつ説明する。なお、図３は、第２タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
図３に示すように第２タイプに係るスピンバルブ型素子１０Ｂは、参照層１１Ｂ上に非磁性層１２Ｂと発振層１３Ｂとが、この順で積層された３層積層構造を有する。なお、第２タイプに係るスピンバルブ型素子１０Ｂは、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層１１Ｂと非磁性層１２Ｂとは、図示と異なり、積層順を逆にして配されていてもよい。
【００２３】
第２タイプに係るスピンバルブ型素子１０Ｂでは、発振層１３Ｂの厚みが１ｎｍ〜３ｎｍ程度とされ、参照層１１Ｂの厚みが発振層１３Ｂよりも厚く構成される。
第２タイプに係るスピンバルブ型素子１０Ｂでは、非励起時において、参照層１１Ｂの磁化が積層方向を向いており、発振層１３Ｂの磁化が層内方向を向いている。
また、形状による磁気異方性を抑制するため、一般に前記３層積層構造が円柱状となるように加工される。
【００２４】
第２タイプに係るスピンバルブ型素子１０Ｂでは、参照層１１Ｂに直流電流が注入されると、参照層１１Ｂの垂直磁化によってスピン偏極した電子流により、発振層１３Ｂの磁化が層内方向から層内方向と直交する垂直軸に向かって立ち上がるようにトルク（STT）が働く。これにより、発振層１３Ｂの磁化は反磁場が作るトルクを受けて垂直軸の周りを歳差運動するように動く。
歳差運動の周波数は、発振層１３Ｂの磁化が受けるトータルの有効磁場による強磁性共鳴の周波数となるが、発振層１３Ｂが受ける有効磁場の中には、自身による反磁界が含まれており、反磁界の大きさは、発振層１３Ｂの磁化の層内方向からの立ち上がり角度によって変化する。つまり、立ち上がり角度が大きくなるにつれ、反磁界も大きくなる。
この立ち上がり角度は、参照層１１Ｂに注入された直流電流の大きさによって変化するため、第２タイプに係るスピンバルブ型素子１０Ｂにおいても、直流電流の制御により歳差運動の励起強度を制御し、周囲にマイクロ波磁界を発生させることができる。
なお、第２タイプに係るスピンバルブ型素子１０Ｂとしては、下記参考文献２を参考として構成することができる。
参考文献２：D. Houssameddine, et al., Nat. Mater. 6, 447 (2007)
【００２５】
次に、第３タイプに係るスピンバルブ型素子を、図４を参照しつつ説明する。なお、図４は、第３タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
図４に示すように第３タイプに係るスピンバルブ型素子１０Ｃは、参照層１１Ｃ上に非磁性層１２Ｃと発振層１３Ｃとがこの順で積層された３層積層構造を有する。なお、第３タイプに係るスピンバルブ型素子１０Ｃは、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層１１Ｃと非磁性層１２Ｃとは、図示と異なり、積層順を逆にして配されていてもよい。
【００２６】
第３タイプに係るスピンバルブ型素子１０Ｃでは、発振層１３Ｃの厚みが１ｎｍ〜３ｎｍ程度とされ、参照層１１Ｃの厚みが発振層１３Ｃよりも厚く構成される。
第３タイプに係るスピンバルブ型素子１０Ｃでは、非励起時において、参照層１１Ｃ及び発振層１３Ｃのそれぞれで磁化が層内方向を向いている。
また、形状による磁気異方性を抑制するため、一般に前記３層積層構造が円柱状とされる。
【００２７】
第３タイプに係るスピンバルブ型素子１０Ｃでは、発振層１３Ｃの表面に垂直な方向（発振層１３Ｃの積層方向）の磁界を印加した条件で、参照層１１Ｃに直流電流が注入されると、第２タイプに係るスピンバルブ型素子１０Ｂと同様、発振層１３Ｃにトルク（STT）が働き、層内方向と直交する垂直軸の周りを歳差運動するように磁化が動く。その際、その軌道の半分では、トルク（STT）が歳差運動のエネルギーを与え、もう半分では、トルク（STT）が歳差運動のエネルギーを奪う形となるが、発振層１３Ｃの磁化が参照層１１Ｃの磁化と並行側に傾いている場合と、発振層１３Ｃの磁化が参照層１１Ｃの磁化と反並行側に傾いている場合とでは、トルク（STT）の大きさが非対称であるため、トータルのエネルギー収支は、歳差運動一周のトータルでゼロとはならず、常に正となり、定常的に歳差運動が励起されることとなる。
これにより、第３タイプに係るスピンバルブ型素子１０Ｃにおいても、直流電流の注入により、発振層１３Ｃの磁化の歳差運動が励起されて周囲にマイクロ波磁界を発生させることができる。
なお、第３タイプに係るスピンバルブ型素子１０Ｃとしては、下記参考文献３を参考として構成することができる。
参考文献３：H. Kubota, et al., Appl. Phys. Express 6, 103003 (2013)
【００２８】
−磁気渦型素子−
前記磁気渦型素子は、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される３層積層構造を有するとともに、非励起時の前記発振層における磁化が渦状分布とされる。なお、前記参照層、前記非磁性層及び前記発振層は、各層が果たす機能により分類され、前記参照層、前記非磁性層及び前記発振層の各層が、機能を果たす上で必要な中間層などを含む積層体として構成される場合を含む。
前記磁気渦型素子は、前記スピンバルブ型素子と共通した構造及び特性を多く有し、以下では、前記スピンバルブ型素子と異なる構造及び特性を中心に説明をする。
【００２９】
前記磁気渦型素子の構造及び特性について図５を参照しつつ説明する。なお、図５は、磁気渦型素子の概要を説明するための説明図である。
図５に示すように磁気渦型素子１５は、参照層１６上に非磁性層１７と発振層１８とがこの順で積層された３層積層構造を有する。なお、磁気渦型素子１５は、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層１６と非磁性層１７とは、図示と異なり、積層順を逆にして配されていてもよい。
【００３０】
磁気渦型素子１５では、発振層１８の厚みが３ｎｍ〜１０ｎｍ程度とされ、発振層１３Ａ〜１３Ｃよりも大きく設定される。
また、一般に前記３層積層構造が円柱状とされる。
磁気渦型素子１５では、非励起時の発振層１８における磁化の向きがスピンバルブ型素子１０Ａ〜１０Ｃと大きく異なり、非励起時において、発振層１８の磁化が渦状分布とされ、磁気渦を形成している。この磁気渦の中心（磁気渦コア）は、非励起時において、発振層１８の中心点にある。磁気渦は、発振層１８が一様に磁化される際、その縁で生じる減磁界が、縁に沿って磁化が曲がることにより生じる交換相互作用磁場よりも強いときに発現する。
参照層１６の磁化は、非励起時において、発振層１８と同様に渦状分布（図５参照）とされるもの、面内方向とされるものの両方がある。
【００３１】
磁気渦型素子１５では、参照層１６に直流電流が注入されると、参照層１６の磁化によってスピン偏極した電子流により、発振層１８にトルク（STT）が働き、磁気渦コアが発振層１８の中心を中心点として、その周囲を回転する。この回転により、発振層１８における平均の磁化が回転周波数で変化し、この回転周波数でのマイクロ波磁場が発生する。
磁気渦型素子１５では、スピンバルブ型素子１０Ａ〜１０Ｃと異なり、発振の周波数が、磁気渦コアの回転周波数で決まる。この回転周波数は、スピンバルブ型素子１０Ａ〜１０Ｃにおける歳差運動に基づくマイクロ波磁界の周波数よりも、一桁ほど低く、数１００ＭＨｚ〜２ＧＨｚ程度とされる。
一方、磁気渦は、構造的に安定であり、また、発振層１８が発振層１３Ａ〜１３Ｃよりも大きな厚みと直径とで構成されることから、熱に対する安定性に優れる利点を有する。また、マイクロ波磁場の発生が磁気渦コアの回転に基づく磁気渦型素子１５では、磁化の歳差運動に基づくスピンバルブ型素子１０Ａ〜１０Ｃよりも、鋭い発振ピークが得られる利点を有する。
なお、磁気渦型素子１５としては、下記参考文献４を参考として構成することができる。
参考文献４：V. S. Pribiag, et al., Nat. Phys. 3, 498 (2007)
【００３２】
−スピン軌道トルク励起型素子−
前記スピン軌道トルク励起型素子は、非磁性金属層と発振層との２層積層構造を有する。
前記スピン軌道トルク励起型素子としては、特に制限はなく、公知の素子構造を採用することができる。
【００３３】
前記スピン軌道トルク励起型素子の素子構造を図６に示す。なお、図６は、前記スピン軌道トルク励起型素子の概要を説明するための説明図である。
図６に示すように、スピン軌道トルク励起型素子２０は、非磁性金属層２１上に発振層２２が積層された２層積層構造を有する。なお、非磁性金属層２１の両端側に図示しない端部電極が接続され、非磁性金属層２１に直流電流が注入可能とされる。
【００３４】
非磁性金属層２１としては、白金（Pt）、タンタル（Ta）といった原子数が大きく、その結果、大きなスピン軌道相互作用（Spin Orbit Interaction，SOI）を示す金属により形成される。
非磁性金属層２１の厚みとしては、１ｎｍ〜２ｎｍ程度とされる。
また、発振層２２としては、前記スピンバルブ型素子における前記発振層と同様に形成される。
【００３５】
非磁性金属層２１に直流電流を注入すると、スピン軌道相互作用（SOI）により、層内の電子流の向きと垂直な方向のスピンを持つ２つの電子（アップスピン、ダウンスピン）のうち、同一極性のもの同士が非磁性金属層２１の上面側と下面側とに分離して偏在する。
すると、非磁性金属層２１上に積層される発振層２２に対し、スピン偏極した電子が注入され、発振層２２の層内で磁化の歳差運動が励起され、周囲にマイクロ波磁界が発生する。
歳差運動の周波数は、発振層２２の磁化が受けるトータルの有効磁場と発振層２２の飽和磁化とによって決まる強磁性共鳴の周波数となり、数ＧＨｚ〜数１０ＧＨｚのマイクロ波領域に属する。
【００３６】
前記スピントルク発振器では、前記スピンバルブ型素子、前記磁気渦型素子、前記スピン軌道トルク励起型素子のいずれの素子構造を有する場合であっても、構成層の積層方向のサイズ及び構成層の層内方向のサイズのそれぞれが、最大でも５００ｎｍ〜１μｍであり、前記量子ビットセルの小型化に伴う易集積化に寄与する。なお、前記各サイズは、最小のもので１０ｎｍ程度とされる。
また、前記スピントルク発振器から放出されるマイクロ波としては、前記発振層における磁化の歳差運動及び前記磁気渦コアの回転に基づき発生するマイクロ波磁場に由来し、その伝搬距離としては、１０ｎｍ〜１μｍである。よって、この伝搬距離以下の間隔で前記スピントルク発振器の近傍に前記固体素子型量子ビットを配することで、前記量子ビットセルの小型化に伴う易集積化に寄与する。
また、後述の実施形態とともに説明するが、前記スピントルク発振器の形成プロセスは、従来の半導体製造プロセスと親和性を持ち、製造し易さの観点からも前記量子ビットセルの易集積化に寄与する。
【００３７】
＜固体素子型量子ビット＞
前記固体素子型量子ビットは、前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子２準位系が制御される。
前記量子２準位系は、２つの独立した量子状態で構成され、前記各量子状態は、｜０＞状態と｜１＞状態との２つで１つの量子情報を保持する量子ビットとして表現される。
【００３８】
図７に示すように、２つの前記量子状態間のエネルギー差をΔＥとすると、前記固体素子型量子ビットは、ΔＥに相当するエネルギーの前記マイクロ波の照射を受けたときに、前記マイクロ波と共鳴（ラビ共鳴）して｜０＞状態と｜１＞状態とが重なり、前記マイクロ波の照射時間に応じて、｜０＞状態と｜１＞状態とを、それらの中間状態をとりながら反復する、ラビ振動と呼ばれる振動を起こす。
そのため、前記固体素子型量子ビットでは、前記マイクロ波の照射時間を制御することで、前記量子ビットの｜０＞状態、｜１＞状態及びこれらの中間状態である重ね合わせ状態を制御することができる。
ΔＥとしては、５００μｅＶ以下とされ、その多くは０．５μｅＶ〜１００μｅＶ程度である。このΔＥに相当するエネルギーの電磁波の周波数は、１００ＭＨｚ〜２４ＧＨｚである。本明細書において、「マイクロ波」とは、１００ＭＨｚ〜２４ＧＨｚの波長帯に属する電磁波を意味する。
なお、図７は、前記固体素子型量子ビットの動作状況を説明するための説明図である。
【００３９】
前記固体素子型量子ビットとしては、特に制限はなく、例えば、超伝導量子ビット素子、半導体量子ビット素子、カラーセンター型量子ビット素子として分類される各種量子ビット素子等が挙げられる。
【００４０】
前記超伝導量子ビット素子は、超伝導体材料を利用して構成される量子ビット素子であり、例えば、磁束量子ビット素子、トランズモン型などの電荷量子ビット素子、位相量子ビット素子等が挙げられる。
【００４１】
前記半導体量子ビット素子は、半導体材料を利用して構成される量子ビット素子であり、例えば、ゲート定義型量子ビット素子、MOSFET（電界効果トランジスタ）型量子ビット素子、ドナー型量子ビット素子、TFET（トンネル電界効果トランジスタ）型量子ビット素子等が挙げられる。なお、これらの量子ビット素子は、制御される前記量子情報の情報担体に着目して、電荷量子ビット素子とスピン量子ビット素子とに分類され、前記スピン量子ビット素子は、更に、電子スピン量子ビット素子と核スピン量子ビット素子とに分類されて呼称されることがある。
【００４２】
前記カラーセンター型量子ビットは、結晶格子中の点欠陥に対する光応答性で量子ビットが表現される量子ビット素子であり、例えば、ダイヤモンドＮＶセンター量子ビット素子、ＳｉＣシリコン空孔センター量子ビット素子等が挙げられる。
【００４３】
前記固体素子型量子ビットとしては、これらの中でも、従来の半導体製造プロセスとの親和性が高く、製造し易さの観点から前記量子ビットセルの易集積化に寄与する前記半導体量子ビット素子が好ましい。
また、前記半導体量子ビット素子の中でも、前記MOSFET型量子ビット素子及び前記TFET型量子ビット素子、つまり、ソース部とドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層上に絶縁酸化膜を介してゲート電極が配されるトランジスタ構造を有するものが好ましく、更に、前記半導体材料がシリコンとされるものが特に好ましい。このような構造の前記半導体量子ビット素子とすると、従来の半導体製造プロセスで用いられる多くの製造設備を利用することができ、製造し易さの観点から前記量子ビットセルの易集積化に大きく寄与することができる。
【００４４】
［第１実施形態］
次に、本発明の前記量子ビットセルの実施形態を図面を参照しつつ説明する。
先ず、第１実施形態に係る量子ビットセルについて図８を参照しつつ説明する。なお、図８は、第１実施形態に係る量子ビットセルの概要を説明するための断面図である。
図８に示すように、第１実施形態に係る量子ビットセル１は、前記スピントルク発振器としてのスピンバルブ型素子１０（図１参照）と、前記固体素子型量子ビットとしての半導体量子ビット素子５０とを有する。
【００４５】
半導体量子ビット素子５０は、前記ソース部と前記ドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層５１の前記チャネル領域上に絶縁酸化膜５２を介してゲート電極５３が配されるトランジスタ構造を有する。
含半導体層５１としては、ソース領域（前記ソース部）とドレイン領域（前記ドレイン部）との間にチャネル領域が形成された半導体層及びソース電極（前記ソース部）とドレイン電極（前記ドレイン部）との間に半導体材料によりチャネル領域が形成された層状構造物として構成することができる。
【００４６】
含半導体層５１のゲート電極５３が形成される面側は、ゲート電極５３を含め絶縁材料（例えば、ＳｉＯ２）で形成される第１コンタクト層１０１で被覆される。
含半導体層５１の前記ソース部は、第１コンタクト層１０１に対し厚み方向に貫通させて形成される金属電極１０４と接続され、また、含半導体層５１の前記ドレイン部は、第１コンタクト層１０１に対し厚み方向に貫通させて形成される金属電極１０３と接続される。
【００４７】
第１コンタクト層１０１における半導体量子ビット素子５０と接する側と反対側の面上には、下部電極１１０を介してスピンバルブ型素子１０が配され、スピンバルブ型素子１０上に上部電極１１１が配される。
下部電極１１０、スピンバルブ型素子１０及び上部電極１１１は、前記絶縁材料で形成されるとともに第１コンタクト層１０１上に積層される第２コンタクト層１０２で被覆される。
下部電極１１０は、第２コンタクト層１０２に対し厚み方向に向けて埋設される金属電極１０７と接続され、また、上部電極１１１は、第２コンタクト層１０２に対し厚み方向に向けて埋設される金属電極１０６と接続される。これにより、スピンバルブ型素子１０に対する電気接続が構築可能とされる。
また、第２コンタクト層１０２には、厚み方向に貫通させて形成される金属電極１０５が金属電極１０３と接続されるように配され、また、厚み方向に貫通させて形成される金属電極１０８が金属電極１０４と接続されるように配される。これにより、半導体量子ビット素子５０に対する電気接続が構築可能とされる。
【００４８】
ここで、半導体量子ビット素子５０は、スピンバルブ型素子１０から放出される前記マイクロ波の伝搬距離以下の間隔でスピンバルブ型素子１０の近傍にされ、前記マイクロ波により量子状態が制御可能とされる。
また、スピンバルブ型素子１０のサイズは、最大径で１μｍ以下とすることができる。
したがって、第１実施形態に係る量子ビットセル１は、狭い領域に作り込むことができ、集積化させ易い構造とされる。
【００４９】
次に、第１実施形態に係る量子ビットセル１の製造プロセスについて、図９（ａ）〜（ｊ）を参照しつつ説明する。なお、図９（ａ）〜（ｊ）は、第１実施形態に係る量子ビットセル１の製造プロセスの概要を説明するための断面図（１）〜（１０）である。
【００５０】
先ず、図９（ａ）に示すように、半導体量子ビット素子５０（含半導体層５１、絶縁酸化膜５２及びゲート電極５３）、第１コンタクト層１０１及び金属電極１０３，１０４が形成された下地構造物を製造する。この下地構造物は、従来のMOSFET（電界効果トランジスタ）型量子ビット、TFET（トンネル電界効果トランジスタ）型量子ビットの製造方法に準じて製造することができる。
【００５１】
次に、図９（ｂ）に示すように、第１コンタクト層１０１上に、下部電極形成材料層１１０’と参照層形成材料層１１’と非磁性層形成材料層１２’と発振層形成材料層１３’とをこの順で積層形成する。
なお、これらの層は、形成材料が金属、絶縁体とされ、蒸着法又はスパッタ法により形成される。ここでは、形成材料が全て金属である場合を想定して説明を続ける。
次に、図９（ｃ）に示すように、第１マスク（不図示）を用いたリソグラフィ加工及びドライエッチング加工によりスピンバルブ型素子１０を形成する。
また、図９（ｄ）に示すように、第２マスク（不図示）を用いたリソグラフィ加工及びドライエッチング加工により下部電極１１０を形成する。
【００５２】
次に、図９（ｅ）に示すように、第１コンタクト層１０１上に前記絶縁材料を堆積させた後、化学機械研磨（Chemical Mechanical Polishing，CMP）加工によりスピンバルブ型素子１０の最上層である発振層１３が露出するように第２コンタクト層形成材料層１０２’を形成する。
次に、図９（ｆ）に示すように、スパッタ法により第２コンタクト層形成材料層１０２’上に上部電極形成材料層１１１’を形成する。
また、図９（ｇ）に示すように、第３マスク（不図示）を用いたリソグラフィ加工及びドライエッチング加工により上部電極１１１を形成する。
次に、図９（ｈ）に示すように、化学気相堆積法（Chemical Vapor Deposition; CVD）により第２コンタクト層形成材料層１０２’上に同じ前記絶縁材料を堆積させて第２コンタクト層１０２を形成する。
【００５３】
次に、図９（ｉ）に示すように、第４マスク（不図示）を用いたリソグラフィ加工及びドライエッチング加工により第２コンタクト層１０２に対しコンタクトホール１０５’〜１０８’を形成する。
また、図９（ｊ）に示すように、金属めっき法によりコンタクトホール１０５’〜１０８’に対し金属電極１０５〜１０８を埋め込み形成する。
また、ゲート電極５３に対する電気接続としては、図９（ｊ）における紙面奥方向又は手前方向でスピンバルブ型素子１０を避けた位置において、第１コンタクト層１０１の形成時に金属電極１０３，１０４に準じた金属電極を形成し、第２コンタクト層１０２の形成時に金属電極１０５〜１０８に準じた金属電極を形成することで構築される。
以上により、第１実施形態に係る量子ビットセル１（図８参照）が形成される。
なお、第１実施形態に係る量子ビットセル１では、スピンバルブ型素子１０を有した構成で説明したが、スピンバルブ型素子１０に代えて磁気渦型素子１５（図５参照）を用いて構成することができ、また、図９（ａ）〜（ｊ）を用いて説明した製造プロセスに準じて形成することができる。
【００５４】
［第２実施形態］
次に、第２実施形態に係る量子ビットセルについて図１０を参照しつつ説明する。なお、図１０は、第２実施形態に係る量子ビットセルの概要を説明するための断面図である。
図１０に示すように、第２実施形態に係る量子ビットセル１’は、前記スピントルク発振器としてのスピン軌道トルク励起型素子２０（図６参照）と、前記固体素子型量子ビットとしての半導体量子ビット素子５０とを有し、前記スピントルク発振器としてスピンバルブ型素子１０に代えてスピン軌道トルク励起型素子２０を配する点で、第１実施形態に係る量子ビットセル１と異なる。これ以外の構成は、第１実施形態に係る量子ビットセル１と同様であるため、同一符号で図示するとともに重複した説明を省略する。
【００５５】
ここで、スピン軌道トルク励起型素子２０のサイズは、最大径で１μｍ以下とすることができる。
したがって、第２実施形態に係る量子ビットセル１’は、第１実施形態に係る量子ビットセル１と同様に、狭い領域に作り込むことができ、集積化させ易い構造とされる。
【００５６】
次に、第２実施形態に係る量子ビットセル１’の製造プロセスについて、図１１（ａ）〜（ｉ）を参照しつつ説明する。なお、図１１（ａ）〜（ｉ）は、第２実施形態に係る量子ビットセル１’の製造プロセスの概要を説明するための断面図（１）〜（９）である。
【００５７】
先ず、図１１（ａ）に示すように、半導体量子ビット素子５０（含半導体層５１、絶縁酸化膜５２及びゲート電極５３）、第１コンタクト層１０１及び金属電極１０３，１０４が形成された下地構造物を製造する。
【００５８】
次に、図１１（ｂ）に示すように、蒸着法又はスパッタ法により第１コンタクト層１０１上に、非磁性金属層形成材料層２１’と発振層形成材料層２２’とをこの順で積層形成する。
次に、図１１（ｃ）に示すように、第１’マスクを用いたリソグラフィ加工により、発振層形成材料層２２’上に発振層加工用レジストＦＲを形成する。
次に、図１１（ｄ）に示すように、ドライエッチング加工により発振層２２を形成する。
次に、図１１（ｅ）に示すように、酸素アッシング処理及びレジスト除去剤（例えば、デュポン社製EKC683やSPM洗浄液（硫酸：過酸化水素＝４：１））での薬液処理により発振層加工用レジストＦＲを除去する。なお、図１１（ｃ）から図１１（ｅ）に示したリソグラフィ加工及びドライエッチング加工は、これらの加工法の代表例を示すものであり、量子ビットセル１，１’についての他の製造工程においても、同様の加工法を適用することができる。
次に、図１１（ｆ）に示すように、第２’マスクを用いたリソグラフィ加工及びドライエッチング加工により非磁性金属層２１を形成する。
【００５９】
次に、図１１（ｇ）に示すように、化学気相堆積法（Chemical Vapor Deposition;CVD）により前記絶縁材料を堆積させ、第１コンタクト層１０１上に第２コンタクト層１０２を形成する。
次に、図１１（ｈ）に示すように、第３’マスクを用いたリソグラフィ加工及びドライエッチング加工により第２コンタクト層１０２に対しコンタクトホール１０５’〜１０８’を形成する。
また、図１１（ｉ）に示すように、金属めっき法によりコンタクトホール１０５’〜１０８’に対し金属電極１０５〜１０８を埋め込み形成する。
以上により、第２実施形態に係る量子ビットセル１’（図１０参照）が形成される。
【００６０】
第１実施形態に係る量子ビットセル１及び第２実施形態に係る量子ビットセル１’の各製造プロセスは、ともに従来の半導体製造プロセスと親和性を持ち、製造し易さの観点からも易集積化に寄与する。
中でも、第２実施形態に係る量子ビットセル１’では、第１実施形態に係る量子ビットセル１よりも製造し易く、より実用的な集積化技術を提示する。
即ち、第２実施形態に係る量子ビットセル１’の製造プロセス（図１１（ａ）〜（ｉ））では、マスクを用いた処理が第１’マスク〜第３’マスクを用いた３度であるのに対し、第１実施形態に係る量子ビットセル１の製造プロセス（図９（ａ）〜（ｊ））では、マスクを用いた処理が第１マスク〜第４マスクを用いた４度であることから、第２実施形態に係る量子ビットセル１’では、第１実施形態に係る量子ビットセル１よりも製造プロセスの工程数を減らすことができるとともにマスク位置の多重調整等による製造プロセス自体の複雑化を避けることができる。
また、第２コンタクト層１０２に対するコンタクトホール１０６’，１０７’の形成について、第２実施形態に係る量子ビットセル１’では、同じ深さで形成できるのに対し、第１実施形態に係る量子ビットセル１では、異なる深さでの形成となる。スピンバルブ型素子１０の厚み及び上部電極１１１の厚みによって深さが大きく異なる場合、コンタクトホール形成の難易度が増すことから、同じ深さでコンタクトホール１０６’，１０７’を形成する第２実施形態に係る量子ビットセル１’では、第１実施形態に係る量子ビットセル１よりも製造プロセスを簡単なものとすることができる。
【００６１】
（量子ビット集積回路）
本発明の量子ビット集積回路は、本発明の前記量子ビットセルが複数配されて構成される。
前記量子ビット集積回路では、隣接する２つの前記量子ビットセルにおいて、一の前記量子ビットセルにおける前記スピントルク発振器と他の前記量子ビットセルにおける前記固体素子型量子ビットとが、前記スピントルク発振器から放出される前記マイクロ波の前記伝搬距離を超える距離だけ離間して配されることが好ましい。
即ち、このように構成される場合、隣接する２つの前記量子ビットセルにおけるクロストークを抑制しつつ、前記量子ビット集積回路に複数の前記量子ビットセルを密に配することができる。
なお、上記説明以外の前記量子ビット集積回路の構成としては、本発明の効果を妨げない限り、公知の量子ビット集積回路についての諸構成を適宜採用することができる。
【実施例】
【００６２】
本発明の前記量子ビットセルを構成する、前記固体素子型量子ビット及び前記スピントルク発振器のそれぞれが持つ特性を明らかにするため、これら固体素子型量子ビット及びスピントルク発振器を個別に製造し、特性の測定に供した。以下、具体的に説明する。【００６３】
＜個体素子型量子ビットセルの製造＞
実施例における前記固体素子型量子ビットとして、前記トランジスタ構造を有する前記半導体量子ビット素子を次のように製造した。【００６４】
先ず、ハンドル用Ｓｉ層上に、厚み１４５ｎｍのＳｉＯ２絶縁層（ＢＯＸ層）と、厚み５０ｎｍのｐ型不純物が１×１０１５ｃｍ−３程度ドープされたＳｉ製の前記半導体層（前記含半導体層）とが、この順で形成されたＳＯＩウエハを用意した。
次に、このＳＯＩウエハの前記半導体層上に保護酸化膜を厚み５ｎｍで形成した。
次に、電子線リソグラフィーにより、前記保護酸化膜上に厚み２００ｎｍの第１レジスト層を形成した。
次に、前記第１レジスト層をマスクとして、５ｋｅＶの加速エネルギー及び２×１０１５ｃｍ−２のドーズ量で、前記保護酸化膜上からＡｓを用いたイオン注入を行い、前記半導体層内に前記ソース領域（前記ソース部）を形成した。
次に、酸素アッシング処理により、前記第１レジスト層を除去し、表面をＳＰＭ（Ｓｕｌｆｕｒｉｃ  Ａｃｉｄ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）洗浄した。ＳＰＭ洗浄は、洗浄液として、Ｈ２ＳＯ４とＨ２ＳＯ４を４：１の割合で混合させたものを用い、１２０℃の温度で洗浄処理を行った。【００６５】
次に、ＳＰＭ洗浄された前記保護酸化膜上に厚み２００ｎｍの第２レジスト層を形成した。
次に、前記第２レジスト層をマスクとして、５ｋｅＶの加速エネルギー及び２×１０１５ｃｍ−２のドーズ量で、前記保護酸化膜上からＢＦ２を用いたイオン注入を行い、前記半導体層内に前記ドレイン領域（前記ドレイン部）を形成した。
前記ソース領域及び前記ドレイン領域の形成は、これらの領域間のゲート長が６０ｎｍとなる条件で行った。
次に、前記ソース領域形成後に行った方法と同様の方法で、前記酸素アッシング処理及び前記ＳＰＭ洗浄を行い、前記第２レジスト層を除去するとともに、除去後の前記保護酸化膜の表面を清浄化した。
次に、Ｎ２ガス雰囲気の大気圧下で、１，０００℃の温度で１秒間、活性化アニール処理し、前記ソース領域及び前記ドレイン領域中の各不純物物質を活性化させた。【００６６】
次に、前記保護酸化膜側から、Ａｌを１５ｋｅＶの加速エネルギー及びドーズ量５×１０１３ｃｍ−２でイオン注入するとともに、Ｎを１５ｋｅＶの加速エネルギー及びドーズ量５×１０１３ｃｍ−２でイオン注入し、前記ソース領域、前記ドレイン領域及びこれら領域の間にチャネル領域を形成可能な前記半導体層の各表層側に、量子ドット形成不純物であるＡｌ及びＮを含む量子ドット形成半導体領域を形成した。
次に、Ｎ２ガス雰囲気の大気圧下で、４５０℃の温度で６０時間、活性化アニール処理し、前記量子ドット形成半導体領域中のＡｌ及びＮを活性化させた。【００６７】
次に、１％濃度の希フッ酸（ＤＨＦ）を用いて、前記保護酸化膜を除去した。
次に、ＳＣ２洗浄液（ＨＣｌとＨ２Ｏ２の混合液）を用い、８０℃の温度条件下で５分間洗浄した。
次に、ＡＬＤ法により、２５０℃の温度条件下でＨｆＯ２を堆積させ、前記量子ドット形成半導体領域上に厚み３．６ｎｍの前記絶縁酸化膜（ゲート絶縁膜）を形成した。なお、この絶縁酸化膜の厚みは、ＳｉＯ２膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）で１．５ｎｍである。
次に、スパッタリング法により、前記絶縁酸化膜上にＴａＮ（厚み１０ｎｍ）とｐｏｌｙ−Ｓｉ（厚み５０ｎｍ）とを積層させた積層構造の電極層を厚み６０ｎｍで形成した。
次に、マスクを用いたリソグラフィー加工により、前記絶縁酸化膜及び前記電極層の形状を行い、前記ソース領域及び前記ドレイン領域の各領域上に前記電極層の形成材料からなる前記ソース電極及び前記ドレイン電極を形成し、また、前記チャネル領域上に前記絶縁酸化膜を介して前記電極層の形成材料からなる前記ゲート電極を形成した。
以上により、実施例における前記固体素子型量子ビットとして前記トランジスタ構造を有する前記半導体量子ビット素子を製造した。【００６８】
＜個体素子型量子ビットの特性の測定＞
実施例における前記個体素子型量子ビットの特性の測定を次のように行った。
先ず、実施例における前記固体素子型量子ビットの素子形成に用いた前記ＳＯＩウエハを割断し、前記固体素子型量子ビットを含む小片を切り出した。
次に、前記小片を素子評価用パッケージ（京セラ社製、C-DIP）上に銀ペーストでマウントし、前記ソース電極、前記ドレイン電極及び前記ゲート電極を、それぞれ前記素子評価用パッケージ側の電極にワイヤボンディングで接続し、測定用試料を形成した。
次に、この測定用試料を冷凍機（オックスフォード・インストゥルメンツ社製、STD TESLATRON 14T SYSTEM GA）内の冷却部に挿入して搭載した。また、前記小片上の数ｍｍ離れた前記冷却部内の位置にマイクロ波照射用電線を配置した。
次に、前記素子評価用パッケージ側の前記電極と前記マイクロ波照射用電線とを、前記冷凍機中の配線により外部設置の測定機器群に接続した。
具体的には、前記ドレイン電極及び前記ゲート電極と接続される前記素子評価用パッケージ側の前記各電極に対し、電圧源（横河計測社製、7651 programable DC source）を接続した。また、前記ドレイン電極と接続される前記素子評価用パッケージ側の前記電極に対し、電流を増幅し電圧として出力するアンプ（DL Instruments社製、電流増幅器1211）も接続し、得られる電流は、電圧値としてデジタルマルチメータ（キーサイト・テクノロジ社製、34401A）で測定した。前記マイクロ波照射用電線に対し、マイクロ波発生器（キーサイト・テクノロジ社製、E8257D）を接続した。なお、前記ソース電極と接続される前記素子評価用パッケージ側の前記電極は、接地させている。
前記冷凍機は、外部磁場印加機構を備えており、これにより前記小片に外部磁場が印加可能とされる。【００６９】
次に、前記冷凍機の温度を１．５Ｋまで下げた後、０．２７６Ｔの外部磁場を印加するとともに、前記ドレイン電極及び前記ゲート電極に対し、前記電圧源を用いて、それぞれ０．３３Ｖ、−０．３６Ｖの電圧を印加した。この状態で、前記マイクロ波発生器に対し、周波数を９．０１ＭＨｚ、出力電力を−１４ｄＢｍに設定し、パルス状に整形されたマイクロ波を前記マイクロ波照射用電線から前記小片に照射し、交流磁場を前記個体素子型量子ビットに印加した。
なお、ここでの出力電力は、前記マイクロ波発生器の設定値であり、前記マイクロ波照射用電線と前記個体素子型量子ビットとの間の距離に応じた電力の減衰があるため、実際に前記個体素子型量子ビットに印加される交流磁場の強度と異なる。
また、パルス状のマイクロ波は、図１２に示すように、パルス長τの多数のパルスが周期Ｔで連続的に連なるパルス列として照射した。なお、本測定では、周期Ｔを２μｓとし、パルス長τを最大１μｓとした。このような照射方法によれは、パルス長τが前記個体素子型量子ビットに対するマイクロ波の照射時間に等しいこととなる。
なお、図１２は、測定に用いたパルス状のマイクロ波の概要を説明するための説明図である。【００７０】
パルス列照射前後のドレイン電流変化を縦軸、パルス長を横軸とした測定結果を図１３に示す。
該図１３に示されるように、パルス長に依存した電流振動が観測されている。これは量子ビット動作を示すラビ振動であり、｜０＞と｜１＞との量子状態が、中間状態を介在して変化していることを示している。
なお、図１３に示す測定結果では、背景電流の存在により右肩上がりに電流が変化し、また、量子状態の緩和に伴い振幅が減衰する結果となっている。【００７１】
ここで、理想的なラビ振動は、次式（１），（２）で表される。【００７２】
【数１】
2020213596.tif 000003
ただし、前記式（１），（２）中、Ｐ０は、ラビ振動の振動の大きさを示し、ωＲは、ラビ振動の角周波数を示し、ｇは、量子ビットとなる電子のｇ因子を示し、μＢは、ボーア磁子（物理定数）を示し、ｈ−（エイチバー）は、プランク定数を示し、Ｂｘは、前記個体素子型量子ビットに印加されている交流磁場強度を示す。なお、ｇ因子は、別の実験から２．３と計算される。【００７３】
前記式（１），（２）を用いて、図１３から観測されるラビ振動Ｐ０の周期（０．２５μｓ）から角周波数ωＲを計算し、交流磁場強度Ｂｘを求めると約０．５ｍＴとなる。
よって、図１３に示される前記個体素子型量子ビットの量子ビット動作は、約０．５ｍＴの交流磁場強度で実現されていることが分かる。
なお、一般的には、０．１ｍＴ〜数ｍＴ程度の交流磁場強度で量子ビット動作を実現することが求められ、実施例における前記個体素子型量子ビットの量子ビット動作は、好適な動作特性を有するといえる。【００７４】
＜スピントルク発振器の製造＞
実施例における前記スピントルク発振器として、前記スピンバルブ型素子（前記第３タイプ）を次のように製造した。【００７５】
実施例における前記スピントルク発振器は、図１４に示す層構成で製造した。なお、図１４は、実施例における前記スピントルク発振器の層構成を示す模式図である。
具体的には、シリコン基板（信越化学社製、熱酸化膜５００ｎｍ、Ｎ型、結晶方位（１００））上に、バッファー層３５、参照層３１、非磁性層３２、発振層３３、キャップ層３６及び保護層３７をこの順で形成して製造した。各層の形成は、スパッタリング装置（キヤノンアネルバ社製、C-7100）を用いて、各層の形成材料をターゲットとした高周波マグネトロンスパッタを超高真空（１０−６Ｐａ〜１０−７Ｐａ）下で行うことで実施した。
バッファー層３５は、前記シリコン基板側から厚み５ｎｍのＴａ層、厚み２０ｎｍのＣｕ層及び厚み３ｎｍのＴａ層をこの順で積層して形成した。
参照層３１は、バッファー層３５側から厚み１５ｎｍのＰｔＭｎ層（反強磁性体層）３１ａ、厚み３ｎｍのＣｏＦｅ層（強磁性体層）３１ｂ、厚み０．８ｎｍのＲｕ層３１ｃ及び厚み３ｎｍのＣｏＦｅＢ層（強磁性体層）３１ｄをこの順で積層して形成した。ＣｏＦｅ層（強磁性体層）３１ｂ及びＣｏＦｅＢ層（強磁性体層）３１ｄにおける磁化の方向は、ともに層内方向とされ、かつ、一方が他方と逆の層内方向とされる。
非磁性層３２は、厚み１ｎｍのＭｇＯ層とし、前記磁気トンネル接合（ＭＴＪ）膜として形成した。
発振層３３は、厚み２ｎｍのＦｅＢ層（強磁性体発振層）とし、非磁性層３２及びキャップ層３６との界面において垂直磁気異方性が誘起されるとともに励起時に磁化が層内方向と直交する垂直軸の周りを歳差運動するように動く層として形成した。
キャップ層３６は、厚み１ｎｍ未満のＭｇＯ層として形成した。
保護層３７は、キャップ層３６側から厚み７ｎｍのるＲｕ層及び厚み５ｎｍのＴａ層をこの順で積層して形成した。
以上により、実施例における前記スピントルク発振器として、前記シリコン基板上に形成された強磁性トンネル接合（ＭＴＪ）型スピントルク発振器３０を構成する。【００７６】
この強磁性トンネル接合（ＭＴＪ）型スピントルク発振器３０の構成及び形成方法により、図１５（ａ）〜（ｉ）に示すプロセスで素子化を行った。なお、図１５（ａ）〜（ｉ）は、素子作製のプロセスを示す模式図（１）〜（９）である。また、図中、強磁性トンネル接合（ＭＴＪ）型スピントルク発振器３０及びその形成材料層３０’は、図面の簡単化のため、前記シリコン基板から近い順に積層された前記参照層、前記非磁性層及び前記発振層の３層のみをシンボル化して示している。以下、具体的に説明する。【００７７】
先ず、図１５（ａ）に示すように、強磁性トンネル接合型スピントルク発振器３０の形成材料層３０’上にレジスト層４１ａを形成した。
次に、図１５（ｂ）に示すように、レジスト層４１ａをマスクとしたエッチングを行い、形成材料層３０’の形状を加工し、強磁性トンネル接合型スピントルク発振器３０を形成した。
次に、図１５（ｃ）に示すように、ＳｉＯ２層（絶縁層）４２をスパッタにより堆積し、強磁性トンネル接合型スピントルク発振器３０の周囲をＳｉＯ２層４２をで被覆した。
次に、図１５（ｄ）に示すように、レジスト層４１ａをリフトオフにより除去した。
次に、図１５（ｅ）に示すように、レジストマスク（不図示）を用いたエッチングにより、ＳｉＯ２層４２の一部を除去し、前記参照層の一部が露出された状態とした。
次に、図１５（ｆ）に示すように、高周波マグネトロンスパッタ装置を用いたスパッタにより、厚み２００ｎｍのＡｕ層を一様に堆積させ、前記発振層上に上部電極４３ａ、前記参照層上に下部電極４３ｂを形成した。
次に、図１５（ｇ）に示すように、上部電極４３ａ及び下部電極４３ｂ上にレジスト層４１ｂを形成した。
次に、図１５（ｈ）に示すように、レジスト層４１ｂをマスクとしたエッチングを行い、上部電極４３ａの一部を除去し、上部電極４３ａと下部電極４３ｂとを分離した。
次に、図１５（ｉ）に示すように、レジスト層４１ｂをリフトオフにより除去した。
以上により、実施例における前記スピントルク発振器を素子化した。
なお、製造した前記スピントルク発振器における、前記参照層よりも細径とした前記発振層の直径ｄは、３５０ｎｍである。【００７８】
＜スピントルク発振器の特性の測定＞
実施例における前記スピントルク発振器に対し、下記参考文献５に記載の測定方法により、前記Ｒ−Ｈカーブ測定及び発振スペクトル測定を行った。
参考文献５：S. Tamaru, et al. “Bias field angle dependence of the self-oscillation of spin torque oscillators having a perpendicularly magnetized free layer and in-plane magnetized reference layer.” Applied Physics Express 7.6 (2014): 063005【００７９】
前記Ｒ−Ｈカーブ測定は、前記スピントルク発振器を構成する前記発振層の積層方向と同一方向のバイアス磁界ＨＢを印加して行った。前記Ｒ−Ｈカーブ測定の測定結果を図１６に示す。
図１６に示すように、磁気抵抗ＲＡＣは、バイアス磁界ＨＢの磁界強度が−０．３ｍＴの時に最も大きく、この時、最も小さな磁気抵抗ＲＡＣ（１２．６５Ω）との差は、１．５Ωであった。
この結果から、前記スピントルク発振器のＭＲ比は２４％であると見積もられる。【００８０】
前記発振スペクトル測定は、バイアス磁界ＨＢの磁界強度を４９０．５６ｍＴ、バイアス電圧ＶＢを−２２５ｍＶとし、また、バイアス磁界ＨＢの印加方向を前記スピントルク発振器を構成する前記発振層の面とのなす角が７８°となる方向として行った。前記発振スペクトル測定の測定結果を図１７に示す。
図１７に示すように、前記スピントルク発振器の発振スペクトルは、９．０１ＭＨｚ付近にピークを持ち、前記スピントルク発振器の発振周波数は、９．００７７ＧＨｚであった。
この発振周波数は、実施例における前記個体素子型量子ビットの動作検証時に用いた前記マイクロ波発生器の周波数（９．０１ＧＨｚ）に等しく、前記個体素子型量子ビットの動作に適用することができる。【００８１】
実施例における前記個体素子型量子ビットの動作は、約０．５ｍＴの磁場強度下で確認されている。
そこで、前記発振周波数の特性に加え、前記スピントルク発振器が前記個体素子型量子ビットに印加可能な磁場強度とこれらの間の距離との関係を計算した。
先ず、前記スピントルク発振器を構成する前記発振層における励起時の歳差運動の角度θｐは、図１８に示す歳差運動の軌跡で描かれる錐体の頂角を２θｐとして、４６°と計算される。なお、この歳差運動の角度θｐは、下記参考文献６における式（２）〜（４）に基づき、前記ＭＲ比（２４％）を用いて計算した。なお、図１８は、前記発振層における励起時の歳差運動の軌跡を示す模式図である。
参考文献６：B. Wang, et al. "Diameter dependence of emission power in MgO-based
nano-pillar spin-torque oscillators." Applied Physics Letters 108.25 (2016): 253502.【００８２】
次に、得られたθｐに基づき、図１９に示す前記発振層の磁化Ｍｆが周囲に発生させるマイクロ波磁界が、前記発振層の直上に距離ｒ離れた位置に及ぼす磁場強度を計算した。なお、この計算は、前記発振層の厚みｔを２ｎｍとし、前記発振層の直径ｄを３５０ｎｍとし、前記発振層の飽和磁束密度ＢＳをＶＳＭ測定から見積もられた値の１．８Ｔとし、磁場強度に関する公知の算定式に基づき行った。なお、図１９は、計算対象の概要を示す模式図である。
その結果、距離ｒを３０５ｎｍとした位置で磁場強度が０．５ｍＴ（ｒｍｓ）の直流磁界が作用する計算結果が得られた。
つまり、実施例における前記スピントルク発振器を前記固体素子型量子ビットから３０５ｎｍ程度の間隔で配することで、前記スピントルク発振器は、前記個体素子型量子ビットを動作させることができる。【００８３】
前記Ｒ−Ｈカーブ測定及び前記発振スペクトル測定の各測定は、室温環境下で行っている。そのため、前記固体素子型量子ビットの動作温度（低温環境）における前記スピントルク発振器の特性について、更に検討する。
前記スピントルク発振器における前記発振層の形成材料である強磁性体ＦｅＢは、前記発振層の形成材料としてより一般的なＣｏＦｅＢと非常に近い磁気特性及び同じＢＣＣ結晶構造を持っている。ＣｏＦｅＢのキュリー温度は、７５０Ｋ〜９００Ｋと非常に高い温度であり、また、その飽和磁化は、温度低下とともに徐々に上昇する（下記参考文献７参照）。従って、ＦｅＢの飽和磁化もＣｏＦｅＢと同様の温度依存性を示すものと考えられる。また、前記強磁性トンネル接合（ＭＴＪ）型スピントルク発振器における前記ＭＲ比も、温度低下とともに上昇する（下記参考文献８，９参照）。スピン偏極率は、前記ＭＲ比に比例することから、前記スピン偏極率も、前記ＭＲ比と同様の温度依存性を示すと考えられる。
前記スピントルク発振器に注入される電流の大きさが一定であるとすると、低温環境下では、前記スピン偏極率の上昇とともに前記スピントルク発振器が大振幅で発振し、また、前記飽和磁化も上昇するので、これらの相乗効果により、前記スピントルク発振器は、より大きな交流磁界を発生させることが想定される。
前記スピントルク発振器における前記発振周波数は、前記発振層が感じるトータルの実効磁界によって決まる。異方性磁界は、一般に低温で増加することから（下記参考文献７参照）、低温環境下においては、前記スピントルク発振器の発振周波数が上昇することが想定される。ただし、前記異方性磁界は、トータルの実効磁界の中の一つに過ぎないため、他の磁界（例えば外部印加磁界）を調整することにより補償可能である。
前記スピントルク発振器の発振特性において最も顕著な温度依存性を示すのはスペクトル線幅であり、温度低下とともに減少する。これは、前記発振層が感じる熱擾乱磁界が減少するためであり、むしろ、低温環境下で前記スピントルク発振器を前記固体素子型量子ビットの操作に用いる観点からは、非常に好ましい特性といえる。
以上から、実施例における前記スピントルク発振器は、必要に応じて前記外部印加磁界での調整を行うことで、低温環境下でも、前記固体素子型量子ビットの操作に用いることができる。
参考文献７：K.-M. Lee et al., AIP Advances 7, 065107 (2017)
参考文献８：S. Yuasa et al., J. Phys. Soc. Jpn. 77, 031001 (2008)
参考文献９：S. G. Wang et al., Phys. Rev. B, 78, 180411 (2008)【００８４】
なお、実施例における前記スピントルク発振器は、前記強磁性トンネル接合（ＭＴＪ）型スピントルク発振器として構成されるが、他のタイプの前記スピントルク発振器においても、同様の（低温）動作が可能と考えられる。
即ち、前記スピントルク発振器は、そのタイプに応じて、周波数、出力、発振閾値電流などの各種発振特性に差異がみられるものの、下記参考文献１０〜１３を通じて理解されるように、およそ、前記飽和磁化、前記異方性磁界、前記スピン偏極率等の各種磁気特性が、前述の温度依存性と整合した挙動を示すことから、実施例における前記スピントルク発振器と同様に考えることができる。
参考文献１０：M. L. Schneider et al., Phys. Rev. B 80, 144412 (2009)
参考文献１１：J. F. Sierra et al., Appl. Phys. Lett. 101, 062407 (2012)
参考文献１２：P. Bortolotti et al., Appl. Phys. Lett. 100, 042408 (2012)
参考文献１３：R. H. Liu et al., Phys. Rev. Lett. 110, 147601 (2013)【００８５】
なお、本実施例では、個々の特性を明らかにするため、前記固体素子型量子ビットと前記スピントルク発振器とを別々に製造しているが、図１１（ａ）〜（ｉ）に示す例のように、これらを一体に形成して本発明に係る前記量子ビットセルを製造することができる。
【符号の説明】
【００８６】
１，１’  量子ビットセル
１０，１０Ａ，１０Ｂ，１０Ｃ  スピンバルブ型素子
１１，１１Ａ，１１Ｂ，１１Ｃ，１６，３１  参照層
１１’  参照層形成材料層
１２，１２Ａ，１２Ｂ，１２Ｃ，１７，３２  非磁性層
１２’  非磁性層形成材料層
１３，１３Ａ，１３Ｂ，１３Ｃ，１８，２２，３３  発振層
１３’２２’  発振層形成材料層
１５    磁気渦型素子
２０    スピン軌道トルク励起型素子
２１    非磁性金属層
２１’  非磁性金属層形成材料層
３０    強磁性トンネル接合（ＭＴＪ）型スピントルク発振器
３０’  形成材料層
３１ａ  ＰｔＭｎ層
３１ｂ  ＣｏＦｅ層
３１ｃ  Ｒｕ層
３１ｄ  ＣｏＦｅＢ層
３４    シリコン基板
３５    バッファー層
３６    キャップ層
３７    保護層
４１ａ，ｂ  レジスト層
４２    ＳｉＯ２層
４３ａ  上部電極
４３ｂ  下部電極
５０    半導体量子ビット素子
５１    含半導体層
５２    絶縁酸化膜
５３    ゲート電極
１０１    第１コンタクト層
１０２    第２コンタクト層
１０２’  第２コンタクト層形成材料層
１０３，１０４，１０５，１０６，１０７，１０８  金属電極
１０５’，１０６’，１０７’，１０８’  コンタクトホール
１１０    下部電極
１１０’  下部電極形成材料層
１１１    上部電極
１１１’  上部電極形成材料層
ＦＲ    発振層形成用レジスト
【図１】
2020213596.tif 000004
【図２】
2020213596.tif 000005
【図３】
2020213596.tif 000006
【図４】
2020213596.tif 000007
【図５】
2020213596.tif 000008
【図６】
2020213596.tif 000009
【図７】
2020213596.tif 000010
【図８】
2020213596.tif 000011
【図９（ａ）】
2020213596.tif 000012
【図９（ｂ）】
2020213596.tif 000013
【図９（ｃ）】
2020213596.tif 000014
【図９（ｄ）】
2020213596.tif 000015
【図９（ｅ）】
2020213596.tif 000016
【図９（ｆ）】
2020213596.tif 000017
【図９（ｇ）】
2020213596.tif 000018
【図９（ｈ）】
2020213596.tif 000019
【図９（ｉ）】
2020213596.tif 000020
【図９（ｊ）】
2020213596.tif 000021
【図１０】
2020213596.tif 000022
【図１１（ａ）】
2020213596.tif 000023
【図１１（ｂ）】
2020213596.tif 000024
【図１１（ｃ）】
2020213596.tif 000025
【図１１（ｄ）】
2020213596.tif 000026
【図１１（ｅ）】
2020213596.tif 000027
【図１１（ｆ）】
2020213596.tif 000028
【図１１（ｇ）】
2020213596.tif 000029
【図１１（ｈ）】
2020213596.tif 000030
【図１１（ｉ）】
2020213596.tif 000031
【図１２】
2020213596.tif 000032
【図１３】
2020213596.tif 000033
【図１４】
2020213596.tif 000034
【図１５（ａ）】
2020213596.tif 000035
【図１５（ｂ）】
2020213596.tif 000036
【図１５（ｃ）】
2020213596.tif 000037
【図１５（ｄ）】
2020213596.tif 000038
【図１５（ｅ）】
2020213596.tif 000039
【図１５（ｆ）】
2020213596.tif 000040
【図１５（ｇ）】
2020213596.tif 000041
【図１５（ｈ）】
2020213596.tif 000042
【図１５（ｉ）】
2020213596.tif 000043
【図１６】
2020213596.tif 000044
【図１７】
2020213596.tif 000045
【図１８】
2020213596.tif 000046
【図１９】
2020213596.tif 000047
【国際調査報告】
2020213596.tif 000048
2020213596.tif 000049
2020213596.tif 000050
2020213596.tif 000051