(57)【要約】  マルチプレクサ（１００）は、第１周波数帯域の信号を通過させる第１フィルタ（ＦＬＴ１）、第１周波数帯域よりも低い第２周波数帯域の信号を通過させる第２フィルタ（ＦＬＴ２）、および、第３周波数帯域の信号を通過させる第３フィルタ（ＦＬＴ３）を備える。第３周波数帯域は第１周波数帯域よりも高い周波数帯域、あるいは、第２周波数帯域よりも低い周波数帯域である。第１フィルタは、第１周波数帯域の低域側の第１減衰極を形成する第１インダクタ（Ｌ１１）を含む。第２フィルタは、第２周波数帯域の高域側の第２減衰極を形成する第２インダクタ（Ｌ２３）を含む。第３フィルタを構成する部品の少なくとも一部は、第１インダクタと第２インダクタとの間に配置される。
2020054284.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数帯域の信号を通過させるマルチプレクサであって、
第１周波数帯域の信号を通過させる第１フィルタと、
前記第１周波数帯域よりも低い第２周波数帯域の信号を通過させる第２フィルタと、
第３周波数帯域の信号を通過させる第３フィルタとを備え、
前記第３周波数帯域は、前記第１周波数帯域よりも高い周波数帯域、あるいは、前記第２周波数帯域よりも低い周波数帯域であり、
前記第１フィルタは、前記第１周波数帯域の低域側の第１減衰極を形成する第１インダクタを含み、
前記第２フィルタは、前記第２周波数帯域の高域側の第２減衰極を形成する第２インダクタを含み、
前記第３フィルタを構成する部品の少なくとも一部は、前記第１インダクタと前記第２インダクタとの間に配置される、マルチプレクサ。
【請求項２】
前記第１〜第３フィルタが形成される基板を平面視した場合に、前記第３フィルタを構成する部品の少なくとも一部は、前記第１インダクタと前記第２インダクタとの間に配置される、請求項１に記載のマルチプレクサ。
【請求項３】
前記第１減衰極は、前記第１周波数帯域の低域側に形成される減衰極のうちで、前記第１周波数帯域に最も近い減衰極であり、
前記第２減衰極は、前記第２周波数帯域の高域側に形成される減衰極のうちで、前記第２周波数帯域に最も近い減衰極である、請求項１または２に記載のマルチプレクサ。
【請求項４】
前記第１フィルタは、
アンテナ端子と第１端子との間に形成される第１直列腕回路と、
前記第１直列腕回路と接地電位との間に接続され、前記第１インダクタを含む第１並列腕回路とを備え、
前記第２フィルタは、
前記アンテナ端子と第２端子との間に形成される第２直列腕回路と、
前記第２直列腕回路と前記接地電位との間に接続され、前記第２インダクタを含む第２並列腕回路とを備え、
前記第１並列腕回路は、前記第１直列腕回路と前記接地電位との間において、前記第１インダクタと直列接続された第１インピーダンス可変回路を含み、
前記第２並列腕回路は、前記第２直列腕回路と前記接地電位との間において、前記第２インダクタと直列接続された第２インピーダンス可変回路を含み、
前記第１並列腕回路および前記第２並列腕回路は、前記第１インピーダンス可変回路および前記第２インピーダンス可変回路のそれぞれのインピーダンスを切換えることによって、前記第１減衰極および前記第２減衰極のそれぞれの周波数を変更可能に構成される、請求項３に記載のマルチプレクサ。
【請求項５】
前記第１インピーダンス可変回路および前記第２インピーダンス可変回路の各々は、インピーダンスを切換えるためのスイッチを有しており、
前記第１インピーダンス可変回路のスイッチおよび前記第２インピーダンス可変回路のスイッチは、同じ素子内に形成される、請求項４に記載のマルチプレクサ。
【請求項６】
前記第１インダクタおよび前記第２インダクタは、前記基板上に実装される、請求項１〜５のいずれか１項に記載のマルチプレクサ。
【請求項７】
前記第３フィルタは、前記第１インダクタと前記第２インダクタとの間に少なくとも一部が配置される第３インダクタを含み、
前記第３インダクタは、前記第３インダクタの巻回軸が前記第１インダクタの巻回軸および前記第２インダクタの巻回軸と非平行となるように配置される、請求項１〜６のいずれか１項に記載のマルチプレクサ。
【請求項８】
前記第１インダクタおよび前記第２インダクタは、巻回軸が互いに非平行となるように配置される、請求項１〜７のいずれか１項に記載のマルチプレクサ。
【請求項９】
前記第１〜第３周波数帯域は、
１４２７ＭＨｚから２６９０ＭＨｚの周波数帯域、
３３００ＭＨｚから４２００ＭＨｚの周波数帯域、
４４００ＭＨｚから５０００ＭＨｚの周波数帯域、
５１５０ＭＨｚから６０００ＭＨｚの周波数帯域、および、
５９２５ＭＨｚから７１２５ＭＨｚの周波数帯域、のうちのいずれか３つに対応する、請求項１〜８のいずれか１項に記載のマルチプレクサ。
【請求項１０】
前記第１〜第３周波数帯域は、
６９９ＭＨｚから９６０ＭＨｚの周波数帯域、
１４２７ＭＨｚから２２００ＭＨｚの周波数帯域、
２３００ＭＨｚから２６９０ＭＨｚの周波数帯域、
３３００ＭＨｚから５０００ＭＨｚの周波数帯域、
５１５０ＭＨｚから６０００ＭＨｚの周波数帯域、および、
５９２５ＭＨｚから７１２５ＭＨｚの周波数帯域、のうちのいずれか３つに対応する、請求項１〜８のいずれか１項に記載のマルチプレクサ。
【請求項１１】
請求項１〜１０のいずれか１項に記載のマルチプレクサと、
前記マルチプレクサに接続された増幅回路とを備える、高周波フロントエンド回路。
【請求項１２】
請求項１１に記載の高周波フロントエンド回路と、
前記高周波フロントエンド回路に接続されたＲＦ信号処理回路とを備える、通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はマルチプレクサならびにそれを用いた高周波フロントエンド回路および通信装置（以下、マルチプレクサ等とも称する。）に関し、より特定的には、マルチプレクサ等の電気特性を向上させる構成に関する。
【背景技術】
【０００２】
近年、携帯電話あるいはスマートフォンなどの携帯端末において、複数の周波数帯域の電波を用いて通信を行なうマルチバンド通信が進められている。このような携帯端末においては、１つのアンテナで送受信する高周波信号を複数の周波数帯域の信号に分波するためのマルチプレクサが搭載される。【０００３】
特開２０１３−２４３６００号公報（特許文献１）には、入力された信号を異なる３つの周波数帯域に分離するためのトリプレクサが開示されている。特開２０１３−２４３６００号公報（特許文献１）に開示されたトリプレクサにおいては、第１フィルタは入力ポートに直接接続され、第２フィルタおよび第３フィルタは、共通のマッチングキャパシタを介して入力ポートに接続されている。このような構成とすることにより、比較的簡素な構成で、周波数帯域の分波性能と、低挿入損失および低背化とを実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２４３６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
マルチプレクサにおいては、各フィルタで異なる周波数帯域の信号を通過させるために、各フィルタ間のアイソレーション特性を向上させることが必要となる。特に、２つのフィルタ間において通過させる信号の周波数帯域が近接している場合、すなわち通過帯域が近接している２つのフィルタが用いられる場合には、周波数帯域の境界付近における減衰を急峻にすることが重要となる。【０００６】
一般的に、マルチプレクサに用いられる各フィルタにおいては、減衰極を形成するためにインダクタが用いられる場合がある。通過させる信号の周波数帯域が隣接する２つのフィルタ間において、減衰極を形成するインダクタ同士が磁界結合すると、当該磁界結合による信号の漏洩によって十分な減衰量が得られなくなり、当該フィルタ間のアイソレーション特性が悪化する可能性がある。【０００７】
本開示は、このような課題を解決するためになされたものであり、その目的は、マルチプレクサにおいて、通過させる信号の周波数帯域が隣接するフィルタ間のアイソレーション特性を向上させることである。
【課題を解決するための手段】
【０００８】
本開示に係るマルチプレクサは、第１周波数帯域の信号を通過させる第１フィルタ、第１周波数帯域よりも低い第２周波数帯域の信号を通過させる第２フィルタ、および、第３周波数帯域の信号を通過させる第３フィルタを備える。第３周波数帯域は第１周波数帯域よりも高い周波数帯域、あるいは、第２周波数帯域よりも低い周波数帯域である。第１フィルタは、第１周波数帯域の低域側の第１減衰極を形成する第１インダクタを含む。第２フィルタは、第２周波数帯域の高域側の第２減衰極を形成する第２インダクタを含む。第３フィルタを構成する部品の少なくとも一部は、第１インダクタと第２インダクタとの間に配置される。
【発明の効果】
【０００９】
本開示に係るマルチプレクサによれば、通過させる信号の周波数帯域が隣接する２つのフィルタ（第１フィルタ，第２フィルタ）において、２つの周波数帯域における近接する側の減衰極を形成するインダクタの間に、他のフィルタ（第３フィルタ）の部品が配置される。これにより、減衰極を形成するインダクタ同士の磁界結合の度合いを小さくすることができるので、第１フィルタと第２フィルタとの間のアイソレーション特性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に従うマルチプレクサが適用される通信装置のブロック図である。
【図２】図１におけるマルチプレクサの詳細な回路構成を示す図である。
【図３】マルチプレクサが形成される基板に実装される素子の概略配置図である。
【図４】実施の形態および比較例における減衰特性を説明するための図である。
【図５】第３フィルタの部品配置の第１の例を示す図である。
【図６】第３フィルタの部品配置の第２の例を示す図である。
【図７】変形例１に従うマルチプレクサの回路構成を示す図である。
【図８】４つのフィルタを含むマルチプレクサの例を示す図である。
【図９】５つのフィルタを含むマルチプレクサの例を示す図である。
【図１０】変形例３におけるマルチプレクサの部品配置の第１例を示す図である。
【図１１】変形例３におけるマルチプレクサの部品配置の第２例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１２】
（通信装置の全体構成）
図１は、実施の形態に従うマルチプレクサ１００が適用される通信装置１０のブロック図である。通信装置１０は、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末や、通信機能を備えたパーソナルコンピュータなどである。
【００１３】
図１を参照して、通信装置１０は、高周波フロントエンド回路２０と、ＲＦ信号処理回路（以下、「ＲＦＩＣ」とも称する。）３０とを備える。高周波フロントエンド回路２０は、アンテナ装置ＡＮＴとＲＦＩＣ３０との間で高周波信号を伝達するための回路である。具体的には、高周波フロントエンド回路２０は、アンテナ装置ＡＮＴで受信された高周波信号を、予め定められた複数の周波数帯域に分波してＲＦＩＣ３０へ伝達する。
【００１４】
高周波フロントエンド回路２０は、マルチプレクサ１００と、スイッチ１１１〜１１３，１３１〜１３３と、増幅回路１４１〜１４３と、バンドパスフィルタ（以下、「ＢＰＦ」とも称する。）１２１〜１２８とを含む。なお、ＢＰＦ１２１，１２２およびＢＰＦ１２３，１２４は、それぞれデュプレクサを構成している。
【００１５】
マルチプレクサ１００は、互いに異なる周波数範囲を通過帯域とするフィルタＦＬＴ１、フィルタＦＬＴ２およびフィルタＦＬＴ３とを含むトリプレクサである。
【００１６】
フィルタＦＬＴ１は、アンテナ端子ＴＡと端子Ｔ１（第１端子）との間に接続される。フィルタＦＬＴ１は、ハイバンド群の周波数範囲を通過帯域とし、ミドルバンド群およびローバンド群の周波数範囲を減衰帯域とするハイパスフィルタ（以下、「ＨＰＦ」とも称する。）である。
【００１７】
フィルタＦＬＴ２は、アンテナ端子ＴＡと端子Ｔ２（第２端子）との間に接続される。フィルタＦＬＴ２は、ミドルバンド群の周波数範囲を通過帯域とし、ハイバンド群およびローバンド群の周波数範囲を減衰帯域とするバンドパスフィルタである。
【００１８】
フィルタＦＬＴ３は、アンテナ端子ＴＡと端子Ｔ３（第３端子）との間に接続される。フィルタＦＬＴ３は、ローバンド群の周波数範囲を通過帯域とし、ハイバンド群およびミドルバンド群の周波数範囲を減衰帯域とするローパスフィルタ（以下、「ＬＰＦ」とも称する。）である。
【００１９】
なお、フィルタＦＬＴ１のハイパスフィルタおよびフィルタＦＬＴ３のローパスフィルタは、バンドパスフィルタとしてもよい。
【００２０】
本実施の形態におけるマルチプレクサ１００の各フィルタが通過させる信号の周波数帯域は、一例においては、１４２７ＭＨｚ以上２６９０ＭＨｚ未満、３３００ＭＨｚ以上４２００ＭＨｚ未満、４４００ＭＨｚ以上５０００ＭＨｚ未満、５１５０ＭＨｚ以上６０００ＭＨｚ未満、および、５９２５ＭＨｚ以上７１２５ＭＨｚ未満の５つの周波数帯域のうちのいずれか３つの周波数帯域に対応する。あるいは、他の例においては、６９９ＭＨｚ以上９６０ＭＨｚ未満、１４２７ＭＨｚ以上２２００ＭＨｚ未満、２３００ＭＨｚ以上２６９０ＭＨｚ未満、３３００ＭＨｚ以上５０００ＭＨｚ未満、５１５０ＭＨｚ以上６０００ＭＨｚ未満、および、５９２５ＭＨｚ以上７１２５ＭＨｚ未満の６つの周波数帯域のうちのいずれか３つの周波数帯域に対応する。なお、上記以外の周波数帯域を有するフィルタを用いてもよい。
【００２１】
フィルタＦＬＴ１〜ＦＬＴ３の各々は、アンテナ装置ＡＮＴで受信した高周波信号のうち、各フィルタの通過帯域に対応する高周波信号のみを通過させる。これにより、アンテナ装置ＡＮＴからの受信信号を予め定められた複数の周波数帯域の信号に分波する。
【００２２】
スイッチ１１１〜１１３は、マルチプレクサ１００とＢＰＦ１２１〜１２８との間に接続され、制御部（図示せず）からの制御信号に従って、ローバンド群、ミドルバンド群およびハイバンド群のそれぞれに対応する信号経路とＢＰＦ１２１〜１２８とを接続する。
【００２３】
具体的には、スイッチ１１１は、共通端子がフィルタＦＬＴ１に接続され、各選択端子がＢＰＦ１２１〜１２４に接続されている。スイッチ１１２は、共通端子がフィルタＦＬＴ２に接続され、各選択端子がＢＰＦ１２５，１２６に接続されている。スイッチ１１３は、共通端子がフィルタＦＬＴ３に接続され、各選択端子がＢＰＦ１２７，１２８に接続されている。
【００２４】
スイッチ１３１〜１３３は、増幅回路１４１〜１４３とＢＰＦ１２１〜１２８との間に接続され、制御部（図示せず）からの制御信号に従って、ＢＰＦ１２１〜１２８と増幅回路１４１〜１４３とを接続する。
【００２５】
具体的には、スイッチ１３１は、共通端子が増幅回路１４１に接続され、各選択端子がＢＰＦ１２１〜１２４に接続されている。スイッチ１３２は、共通端子が増幅回路１４２に接続され、各選択端子がＢＰＦ１２５，１２６に接続されている。スイッチ１３３は、共通端子が増幅回路１４３に接続され、各選択端子がＢＰＦ１２７，１２８に接続されている。
【００２６】
図１における高周波フロントエンド回路２０の例においては、フィルタＦＬＴ１が通過させる信号の周波数帯域にＢＰＦ１２１〜１２４のそれぞれの通過帯域が包含されている。また、フィルタＦＬＴ２が通過させる信号の周波数帯域にはＢＰＦ１２５，１２６の通過帯域が包含されており、フィルタＦＬＴ３が通過させる信号の周波数帯域にはＢＰＦ１２７，１２８の通過帯域が包含されている。なお、各フィルタが通過させる信号の周波数帯域に、複数の通過帯域が包含されない場合には、スイッチ１１１〜１１３，１３１〜１３３およびＢＰＦ１２１〜１２８が設けられない場合もある。
【００２７】
ＲＦＩＣ３０は、アンテナ装置ＡＮＴで送受信された高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３０は、アンテナ装置ＡＮＴから高周波フロントエンド回路２０の受信側信号経路を介して入力された高周波信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（図示せず）へ出力する。
【００２８】
なお、図１においては、高周波フロントエンド回路２０の受信側経路のみが示されているが、高周波フロントエンド回路２０は送信側信号経路を有していてもよい。この場合、ＲＦＩＣ３０から出力された高周波信号は、高周波フロントエンド回路２０の送信側信号経路を経由してアンテナ装置ＡＮＴに伝達され、アンテナ装置ＡＮＴから放射される。ＲＦＩＣ３０は、ベースバンド信号処理回路から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波信号を高周波フロントエンド回路２０の送信側信号経路に出力する。送信側信号経路においては、増幅回路１４１〜１４３は、ＲＦＩＣ３０から出力された高周波送信信号を電力増幅するパワーアンプとされる。
【００２９】
（マルチプレクサの構成）
図２は、図１のマルチプレクサ１００の詳細な回路構成を示す図である。図１で説明したように、フィルタＦＬＴ１はアンテナ端子ＴＡと端子Ｔ１との間に接続されている。フィルタＦＬＴ２はアンテナ端子ＴＡと端子Ｔ２との間に接続されており、フィルタＦＬＴ３はアンテナ端子ＴＡと端子Ｔ３との間に接続されている。
【００３０】
フィルタＦＬＴ１は、直列腕回路を形成するキャパシタＣ１１，Ｃ１２と、並列腕回路を形成するキャパシタＣ１３，Ｃ１４、インダクタＬ１１およびスイッチＳＷ１１とを含む。キャパシタＣ１１，Ｃ１２は、アンテナ端子ＴＡと端子Ｔ１との間に直列接続されている。インダクタＬ１１の一方端は、キャパシタＣ１１とキャパシタＣ１２との間の接続ノードに接続される。キャパシタＣ１３は、インダクタＬ１１の他方端と接地電位との間に接続される。また、インダクタＬ１１の他方端には、キャパシタＣ１４の一方端がさらに接続されており、キャパシタＣ１４の他方端は、スイッチＳＷ１１を介して接地電位に接続される。
【００３１】
スイッチＳＷ１１は、図示されない制御部からの制御信号に従って導通と非導通とが切換えられる。スイッチＳＷ１１を切換えることにより、並列腕回路のインピーダンスを切換えて、並列腕回路で形成される減衰極の周波数を調整することができる。すなわち、フィルタＦＬＴ１はチューナブルフィルタである。なお、キャパシタＣ１３，Ｃ１４およびスイッチＳＷ１１によって、インピーダンス可変回路１５０が形成される。
【００３２】
フィルタＦＬＴ２は、直列腕回路を形成するインダクタＬ２１，Ｌ２２と、並列腕回路を形成するインダクタＬ２３，Ｌ２４、キャパシタＣ２１〜Ｃ２３およびスイッチＳＷ２１とを含む。インダクタＬ２１，Ｌ２２は、アンテナ端子ＴＡと端子Ｔ２との間に直列接続されている。インダクタＬ２３の一方端は、インダクタＬ２１とインダクタＬ２２との間の接続ノードに接続される。キャパシタＣ２１は、インダクタＬ２３の他方端と接地電位との間に接続される。また、インダクタＬ２３の他方端には、キャパシタＣ２２の一方端がさらに接続されており、キャパシタＣ２２の他方端は、スイッチＳＷ２１を介して接地電位に接続される。インダクタＬ２４の一方端は端子Ｔ２に接続されており、キャパシタＣ２３はインダクタＬ２４の他方端と接地電位との間に接続されている。
【００３３】
フィルタＦＬＴ２についても、スイッチＳＷ２１を切換えることにより、並列腕回路のインピーダンスを切換えて、並列腕回路で形成される減衰極の周波数を調整することができる。すなわち、フィルタＦＬＴ２もチューナブルフィルタである。なお、キャパシタＣ２１，Ｃ２２およびスイッチＳＷ２１によって、インピーダンス可変回路１６０が形成される。
【００３４】
フィルタＦＬＴ２においては、インダクタＬ２３を含む並列腕回路で形成される減衰極と、インダクタＬ２４を含む並列腕回路で形成される減衰極との間の周波数帯域がバンドパスフィルタの通過帯域となる。本実施の形態の例においては、インダクタＬ２３を含む並列腕回路が高周波数側の減衰極を形成し、インダクタＬ２４を含む並列腕回路が低周波数側の減衰極を形成する。
【００３５】
フィルタＦＬＴ３は、直列腕回路を形成するインダクタＬ３１，Ｌ３２およびキャパシタＣ３１，Ｃ３２と、並列腕回路を形成するキャパシタＣ３３，Ｃ３４とを含む。インダクタＬ３１，Ｌ３２は、アンテナ端子ＴＡと端子Ｔ３との間に直列接続されている。また、キャパシタＣ３１はインダクタＬ３１に並列に接続され、キャパシタＣ３２はインダクタＬ３２に並列に接続されている。すなわち、インダクタＬ３１とキャパシタＣ３２とで形成される並列回路と、インダクタＬ３２とキャパシタＣ３２とで形成される並列回路とが、アンテナ端子ＴＡと端子Ｔ３との間に直列に接続されている。
【００３６】
キャパシタＣ３３は、インダクタＬ３１およびインダクタＬ３２の間の接続ノードと、接地電位との間に接続される。キャパシタＣ３４は、端子Ｔ３と接地電位との間に接続される。
【００３７】
上記のような、互いに異なる周波数帯域の信号を通過させる複数のフィルタを備えたマルチプレクサにおいては、通信品質を向上させるために、フィルタ間における信号の漏洩を抑制することが必要とされ、それを実現するためには、各フィルタ間のアイソレーション特性を向上させることが必要となる。一方で、各フィルタにおいては、設定された周波数帯域における通過損失をできるだけ低減すること（広域化）が望ましい。そのため、特に、通過させる信号の２つの周波数帯域が近接している場合には、２つの周波数帯域の境界付近の端部の減衰急峻性を高めることが重要となる。
【００３８】
図２で説明したように、マルチプレクサに用いられる各フィルタにおいては、減衰極を形成するために一般的にインダクタが用いられる。通過させる信号の周波数帯域が近接する２つのフィルタ間において、減衰極を形成するインダクタ同士が磁界結合すると、当該磁界結合による信号の漏洩によって十分な減衰量が得られなくなり、当該フィルタ間のアイソレーション特性が悪化する可能性がある。
【００３９】
そこで、本実施の形態では、マルチプレクサにおいて通過させる信号の周波数帯域が隣接する２つのフィルタについて、２つの周波数帯域の近接する側の減衰極を形成するインダクタの間、より詳細には当該２つのインダクタを外縁の一部とする領域内に、当該２つのフィルタ以外の他のフィルタの部品が含まれるような配置を採用する。このような配置とすることによって、減衰極を形成するインダクタ間の磁界結合を他のフィルタの部品によって弱めることができるので、通過させる信号の周波数帯域が隣接するフィルタ間のアイソレーション特性を向上することができる。
【００４０】
図３は、図２に示されるマルチプレクサ１００が形成される基板１０５に実装される素子の概略配置図である。本実施の形態におけるマルチプレクサ１００においては、多層構造を有する基板１０５内に、各フィルタに含まれるキャパシタＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２３，Ｃ３１〜Ｃ３４を構成する導体電極、および、各素子を接続する配線パターンが形成されている。また、各フィルタに含まれるインダクタＬ１１，Ｌ２１〜Ｌ２４，Ｌ３１，Ｌ３２、およびスイッチ回路ＳＷＩＣについては、チップ部品として基板１０５上に実装される。なお、スイッチ回路ＳＷＩＣは、フィルタＦＬＴ１に含まれるスイッチＳＷ１１およびフィルタＦＬＴ２に含まれるスイッチＳＷ２１が集積回路として同じ素子内に形成されたものである。
【００４１】
図３を参照して、図３の例においては、チップ部品の数が多いミドルバンドのフィルタＦＬＴ２に関する素子が略Ｌ字状の破線領域ＭＢ内に配置され、ハイバンドのフィルタＦＬＴ１に関する素子、および、ローバンドのフィルタＦＬＴ３に関する素子が、矩形状の破線領域ＨＢおよび破線領域ＬＢ内に配置される。なお、スイッチ回路ＳＷＩＣについては、上述のように、フィルタＦＬＴ１およびフィルタＦＬＴ２のスイッチＳＷ１１，ＳＷ２１を含んでいるため、破線領域ＨＢ，ＭＢの双方にまたがるように配置されている。
【００４２】
そして、フィルタＦＬＴ１およびフィルタＦＬＴ２において、近接する減衰極を形成するインダクタＬ１１とインダクタＬ２３との間、言い換えればインダクタＬ１１およびインダクタＬ２３を外縁の一部とする領域ＡＲ１（図３内のハッチング部分）の内部に、フィルタＦＬＴ３に含まれる部品（ここでは、インダクタＬ３２）の少なくとも一部が配置される。
【００４３】
このような配置とすることで、インダクタＬ１１で生じる磁界およびインダクタＬ２３で生じる磁界の少なくとも一部が、フィルタＦＬＴ３のインダクタＬ３２によって遮られ、結果としてインダクタＬ１１とインダクタＬ２３との直接的な磁界結合が弱められる。したがって、インダクタＬ１１およびインダクタＬ２３の磁界結合に起因して生じる、減衰極における減衰量の低下を抑制することができ、フィルタＦＬＴ１とフィルタＦＬＴ２との間のアイソレーション特性の悪化を抑制することができる。
【００４４】
なお、各フィルタにおいて、通過させる信号の周波数帯域（通過帯域）の高域側および低域側の端部において複数の減衰極を用いて所望の減衰特性を実現している場合には、設定された通過帯域に最も近い減衰極を形成するインダクタの磁界結合を抑制することが望ましい。すなわち、高周波数帯域側のフィルタＦＬＴ１においては、フィルタＦＬＴ１の通過帯域の低域側に形成される減衰極のうちで、フィルタＦＬＴ１の通過帯域に最も近い減衰極のインダクタが対象となる。また、低周波数帯域側のフィルタＦＬＴ２においては、通過帯域の高域側に形成される減衰極のうちで、フィルタＦＬＴ２の通過帯域に最も近い減衰極のインダクタが対象となる。
【００４５】
図３の例において、たとえばフィルタＦＬＴ２のインダクタＬ２３とインダクタＬ２４の配置を入換えた構成を考えた場合、インダクタＬ１１とインダクタＬ２３との間の距離が遠くなり、また、インダクタＬ１１とインダクタＬ２３との間（すなわち、インダクタＬ１１およびインダクタＬ２３を外縁の一部とする領域内）に含まれるインダクタＬ３２の部分がより大きくなるため、インダクタＬ１１とインダクタＬ２３との間の磁界結合をさらに弱めることが可能である。一方で、本実施の形態においては、インダクタＬ２３とスイッチＳＷ２１とを接続することが必要となるため、インダクタＬ２３とスイッチ回路ＳＷＩＣとの間の距離を遠ざけると、インダクタＬ２３とスイッチＳＷ２１とを接続する配線パターンが長くなり、かえって配線ロスが大きくなることが懸念される。
【００４６】
そのため、スイッチ回路ＳＷＩＣを共有するインダクタＬ１１およびインダクタＬ２３は、スイッチ回路ＳＷＩＣに近接して配置することが望ましく、そうした場合には、インダクタＬ１１とインダクタＬ２３とが磁界結合しやすくなる。したがって、図３のようにインダクタＬ２３をスイッチ回路ＳＷＩＣに近接して配置するとともに、フィルタＦＬＴ３に含まれるインダクタＬ３２の少なくとも一部が領域ＡＲ１の内部となるように配置することで、配線ロスを増加させることなく、インダクタＬ１１とインダクタＬ２３との磁界結合を弱めることができる。
【００４７】
なお、インダクタＬ１１とインダクタＬ２３との磁界結合を弱めるために、図３のスイッチ回路ＳＷＩＣのような、フィルタＦＬＴ３に含まれる部品以外の部品が領域ＡＲ１にさらに含まれるように配置してもよい。
【００４８】
図４は、実施の形態および比較例における、フィルタＦＬＴ１およびフィルタＦＬＴ２の近接する通過帯域の減衰特性を説明するための図である。図４においては、横軸には周波数が示されており、縦軸には各フィルタの挿入損失が示されている。また、図４において、実線ＬＮ１が本実施の形態についての減衰特性を示しており、破線ＬＮ２が比較例についての減衰特性を示している。
【００４９】
なお、比較例のグラフ（破線ＬＮ２）は、図３における領域ＡＲ１の範囲内に他の部品が配置されない構成（すなわち、インダクタＬ１１とインダクタＬ２３とが直接的に磁界結合する構成）についての減衰特性である。
【００５０】
図４に示されるように、ハイバンド側のフィルタＦＬＴ１についての減衰極（周波数ｆ１）およびミドルバンド側のＦＬＴ２についての減衰極（周波数ｆ２）のいずれにおいても、比較例（破線ＬＮ２）の方が本実施の形態（実線ＬＮ１）よりも挿入損失が低下しており、すなわち減衰量が低下していることがわかる。また、比較例においては、減衰極における挿入損失の低下に伴い、減衰極付近での曲線の急峻性が悪化している。言い換えると、本実施の形態のような素子配置としてインダクタＬ１１とインダクタＬ２３との磁界結合を弱めることによって、減衰極における挿入損失が増加するとともに減衰急峻性が向上している。したがって、本実施の形態においては、通過させる信号の周波数帯域が隣接する２つのフィルタ間のアイソレーション特性が改善されている。
【００５１】
図５および図６は、図３で示した素子の配置において、ローバンド側のフィルタＦＬＴ３のインダクタＬ３２の具体的な配置の例を説明するための図である。なお、図５および図６においては、インダクタＬ１１，Ｌ２３，Ｌ３２については、コイルの巻回方向が認識できるように、ケースが取り除かれた状態が示されている。
【００５２】
まず図５を参照して、本実施の形態のマルチプレクサ１００の例においては、基板１０５上において、フィルタＦＬＴ１のインダクタＬ１１およびフィルタＦＬＴ２のインダクタＬ２３は、図中のＸ軸方向が巻回軸となるように配置されている。一方で、フィルタＦＬＴ３のインダクタＬ３２については、図中のＹ軸方向が巻回軸となるように配置されている。
【００５３】
また、図６のマルチプレクサ１００Ａにおいては、インダクタＬ１１およびインダクタＬ２３については、図５と同様にＸ軸方向が巻回軸となるように配置されているが、インダクタＬ３２については、図中のＺ軸方向が巻回軸となるように配置されている。
【００５４】
インダクタＬ３２の巻回軸が、インダクタＬ１１およびインダクタＬ２３の巻回軸と平行である場合には、インダクタＬ３２がインダクタＬ１１およびインダクタＬ２３と磁界結合する。そうすると、インダクタＬ１１がインダクタＬ３２を介してインダクタＬ２３と磁界結合してしまうため、結果的に、アイソレーション特性の悪化につながる可能性がある。
【００５５】
一方で、図５および図６のように、インダクタＬ３２の巻回軸の方向を、インダクタＬ１１およびインダクタＬ２３の巻回軸と直交する方向とすることで、インダクタＬ３２と、インダクタＬ１１およびインダクタＬ２３とが磁界結合しなくなるため、インダクタＬ３２を介したインダクタＬ１１とインダクタＬ２３との磁界結合が抑制できる。
【００５６】
なお、図５および図６においては、インダクタＬ３２の巻回軸が、インダクタＬ１１およびインダクタＬ２３の巻回軸と直交する方向となるようにインダクタＬ３２が配置される例を示したが、インダクタＬ３２は、必ずしも巻回軸の方向が、インダクタＬ１１およびインダクタＬ２３の巻回軸の方向と完全に直交した状態に配置されていなくてもよい。上述のように、巻回軸の方向が直交している場合には、インダクタＬ３２とインダクタＬ１１およびインダクタＬ２３との間の磁界結合の抑制効果が最も大きくなるので、より好ましい構成であるが、インダクタＬ３２の巻回軸の方向が少なくともインダクタＬ１１およびインダクタＬ２３の巻回軸の方向と非平行であれば、巻回軸の方向が互いに平行である場合に比べて磁界結合を弱める効果が奏される。
【００５７】
図５および図６では、インダクタＬ１１およびインダクタＬ３２の巻回軸の方向がいずれも図のＸ軸方向で平行である場合について示されているが、インダクタＬ１１の巻回軸とインダクタＬ３２の巻回軸とが非平行となるように配置することによって、インダクタＬ１１とインダクタＬ３２との磁界結合をさらに弱めることができる。
【００５８】
また、図５および図６においては、各フィルタに含まれるインダクタが基板表面に実装されるチップ部品である場合を例として説明したが、インダクタの一部または全部が基板内の配線パターンで形成されてもよい。この場合においても、基板を平面視した場合の各要素の位置関係を上述した構成とすることで同様の効果を奏することができる。
【００５９】
なお、上記の説明においては、３つのフィルタの通過帯域において、ハイバンド側フィルタの通過帯域とミドルバンド側フィルタの通過帯域とが近接する場合を例として説明した。この場合には、ハイバンド側フィルタＦＬＴ１が本開示の「第１フィルタ」に対応し、ミドルバンド側フィルタＦＬＴ２が本開示の「第２フィルタ」に対応し、ローバンド側フィルタＦＬＴ３が本開示の「第３フィルタ」に対応する。
【００６０】
一方で、ミドルバンド側フィルタの通過帯域とローバンド側フィルタの通過帯域とが近接する場合にも類似の構成とすることで、ミドルバンド側フィルタとローバンド側フィルタのアイソレーション特性を改善することが可能である。すなわち、この場合には、基板を平面視した場合に、ミドルバンド側フィルタの低域側の減衰極を形成するインダクタおよびローバンド側フィルタの高域側の減衰極を形成するインダクタの間（すなわち、２つのインダクタを外縁の一部とする領域内）に、ハイバンド側フィルタの部品の少なくとも一部が含まれるような配置とする。これにより、ミドルバンド側フィルタのインダクタとローバンド側フィルタのインダクタとの磁界結合が弱められ、ミドルバンド側フィルタとローバンド側フィルタのアイソレーション特性を向上させることができる。なお、この場合には、ミドルバンド側フィルタが本開示の「第１フィルタ」に対応し、ローバンド側フィルタが本開示の「第２フィルタ」に対応し、ハイバンドフィルタが本開示の「第３フィルタ」に対応する。
【００６１】
（変形例１）
上述した実施の形態においては、各フィルタはインダクタとキャパシタとで構成されるＬＣフィルタである場合を例として説明したが、このうちキャパシタの少なくとも１つについては、表面波（ＳＡＷ：Surface  Acoustic  Wave）共振子あるいはバルク波（ＢＡＷ：Bulk  Acoustic  Wave）共振子のような弾性波デバイスとして形成してもよい。このような弾性波デバイスは、容量成分を有するため、キャパシタに代えて使用することができる。
【００６２】
図７は、変形例１に従うマルチプレクサ１００Ｂの回路構成を示す図である。図７に示したマルチプレクサ１００Ｂにおいては、図２で説明したマルチプレクサ１００のフィルタＦＬＴ１〜ＦＬＴ３が、それぞれフィルタＦＬＴ１Ｂ〜ＦＬＴ３Ｂに置き換わった構成となっている。
【００６３】
より具体的には、フィルタＦＬＴ１Ｂについては、図２のフィルタＦＬＴ１におけるキャパシタＣ１１〜Ｃ１４が、弾性波共振子Ｐ１１〜Ｐ１４に置き換わった構成となっている。同様に、フィルタＦＬＴ２Ｂについては、フィルタＦＬＴ２におけるキャパシタＣ２１〜Ｃ２３が弾性波共振子Ｐ２１〜Ｐ２３に置き換わり、フィルタＦＬＴ３Ｂについては、フィルタＦＬＴ３におけるキャパシタＣ３１〜Ｃ３４が弾性波共振子Ｐ３１〜Ｐ３４に置き換わったものとなっている。
【００６４】
このような構成のマルチプレクサ１００Ｂについても、通過させる信号の周波数帯域が隣接する２つのフィルタにおいて減衰極を形成するインダクタの間（すなわち、２つのインダクタを外縁の一部とする領域）に、他のフィルタの部品の少なくとも一部を配置することによって、当該インダクタ同士の磁界結合を弱めることができ、それによって２つのフィルタ間のアイソレーション特性を向上させることができる。
【００６５】
（変形例２）
実施の形態および変形例１においては、マルチプレクサが３つのフィルタで構成される、いわゆるトリプレクサの場合について説明したが、本開示における技術思想は、フィルタが４つ以上のマルチプレクサの場合についても適用可能である。フィルタが４つ以上の場合でも、通過する信号の周波数帯域が隣接する２つのフィルタについて、周波数帯域の近接する側の減衰極を形成するインダクタの間（すなわち、２つのインダクタを外縁の一部とする領域）に、それ以外のフィルタの部品の少なくとも一部を配置することによって、当該２つのフィルタ間のアイソレーション特性を向上させることができる。
【００６６】
図８は、４つのフィルタを有するマルチプレクサ１００Ｃの概略図である。マルチプレクサ１００Ｃにおいては、アンテナ端子ＴＡと端子Ｔ１との間に接続されたハイパスフィルタであるフィルタＦＬＴ１と、アンテナ端子ＴＡと端子Ｔ２−１との間に接続されたバンドパスフィルタであるフィルタＦＬＴ２−１と、アンテナ端子ＴＡと端子Ｔ２−２との間に接続されたバンドパスフィルタであるフィルタＦＬＴ２−２と、アンテナ端子ＴＡと端子Ｔ３との間に接続されたローパスフィルタであるフィルタＦＬＴ３とを備える。なお、実施の形態１でも述べたように、フィルタＦＬＴ１のハイパスフィルタおよびフィルタＦＬＴ３のローパスフィルタは、バンドパスフィルタであってもよい。
【００６７】
４つのフィルタが通過させる信号の周波数帯域は、１４２７ＭＨｚ以上２６９０ＭＨｚ未満、３３００ＭＨｚ以上４２００ＭＨｚ未満、４４００ＭＨｚ以上５０００ＭＨｚ未満、５１５０ＭＨｚ以上６０００ＭＨｚ未満、および、５９２５ＭＨｚ以上７１２５ＭＨｚ未満の５つの周波数帯域のうちの４つの周波数帯域に対応する。たとえば、各フィルタが通過させる信号の周波数帯域は、フィルタＦＬＴ１においては５１５０ＭＨｚ以上６０００ＭＨｚ未満であり、フィルタＦＬＴ２−１においては４４００ＭＨｚ以上５０００ＭＨｚ未満であり、フィルタＦＬＴ２−２においては３３００ＭＨｚ以上４２００ＭＨｚ未満であり、フィルタＦＬＴ３においては１４２７ＭＨｚ以上２６９０ＭＨｚ未満である。
【００６８】
これらの４つのフィルタのうちのいずれか３つについて、マルチプレクサ１００Ｃが形成される基板を平面視した場合に、通過させる信号の周波数帯域が隣接する２つのフィルタについて、周波数帯域の近接する側の減衰極を形成するインダクタの間（すなわち、２つのインダクタを外縁の一部とする領域）に、それ以外のフィルタの部品の少なくとも一部を配置することで、これら２つのフィルタについてのアイソレーション特性を向上させることができる。
【００６９】
また、図９は、５つのフィルタを有するマルチプレクサ１００Ｄの概略図である。マルチプレクサ１００Ｄにおいては、図８で示したマルチプレクサ１００Ｃの構成に加えて、さらにフィルタＦＬＴ２−３を含んでいる。
【００７０】
フィルタＦＬＴ２−３は、アンテナ端子ＴＡと端子Ｔ２−３との間に接続されたバンドパスフィルタであり、フィルタＦＬＴ２−２の通過帯域とフィルタＦＬＴ３の通過帯域との間の周波数帯域を通過帯域とする。
【００７１】
マルチプレクサ１００Ｄにおける各フィルタが通過させる信号の周波数帯域は、６９９ＭＨｚ以上９６０ＭＨｚ未満、１４２７ＭＨｚ以上２２００ＭＨｚ未満、２３００ＭＨｚ以上２６９０ＭＨｚ未満、３３００ＭＨｚ以上５０００ＭＨｚ未満、５１５０ＭＨｚ以上６０００ＭＨｚ未満、および、５９２５ＭＨｚ以上７１２５ＭＨｚ未満の６つの周波数帯域のうちの５つの周波数帯域に対応する。たとえば、各フィルタが通過させる信号の周波数帯域は、フィルタＦＬＴ１においては５１５０ＭＨｚ以上６０００ＭＨｚ未満であり、フィルタＦＬＴ２−１においては３０００ＭＨｚ以上５０００ＭＨｚ未満であり、フィルタＦＬＴ２−２においては２３００ＭＨｚ以上２６９０ＭＨｚ未満であり、フィルタＦＬＴ２−３においては１４２７ＭＨｚ以上２２００ＭＨｚ未満であり、フィルタＦＬＴ３においては６９９ＭＨｚ以上９６０ＭＨｚ未満である。
【００７２】
マルチプレクサ１００Ｄが形成される基板を平面視した場合に、これらの５つのフィルタのうち、通過させる信号の周波数帯域が隣接する２つのフィルタについて、周波数帯域の近接する側の減衰極を形成するインダクタの間（すなわち、２つのインダクタを外縁の一部とする領域）に、それ以外のフィルタの部品の少なくとも一部を配置することで、当該隣接する２つのフィルタについてのアイソレーション特性を向上させることができる。
【００７３】
なお、図８および図９において、各フィルタの具体的な構成は任意の態様を採用することができる。
【００７４】
また、本開示の特徴については、７つ以上の周波数帯域の信号に分波するマルチプレクサについても適用することができる。
【００７５】
（変形例３）
上述した図５および図６で示したマルチプレクサにおいては、チップ部品で形成されるインダクタおよびスイッチ回路が、基板の一方の面に配置される構成について説明したが、これらの部品は、基板の両面に分けて配置される構成であってもよい。
【００７６】
たとえば、ハイバンドのフィルタＦＬＴ１およびローバンドのフィルタＦＬＴ３に関する素子が基板１０５の表面（第１面）に配置され、ミドルバンドのフィルタＦＬＴ２に関する素子が基板１０５の裏面（第２面）に配置される場合であっても、基板１０５を平面視した場合に、近接する減衰極を形成するインダクタＬ１１とインダクタＬ２３との間に、フィルタＦＬＴ３に含まれる部品（たとえば、インダクタＬ３２）の少なくとも一部が配置されていれば、フィルタＦＬＴ１とフィルタＦＬＴ２との間のアイソレーション特性の悪化を抑制することができる。
【００７７】
また、フィルタＦＬＴ１，ＦＬＴ２に関するインダクタが基板１０５の両面に配置される構成においては、フィルタＦＬＴ３に含まれる部品が基板１０５の内層に形成されていてもよい。この場合においても、図１０のマルチプレクサ１００Ｅに示されるように、基板１０５の表面に配置されたフィルタＦＬＴ１のインダクタＬ１１と、基板１０５の裏面に配置されたフィルタＦＬＴ２に含まれるインダクタＬ２３との間（図１０の領域ＡＲ２）に、フィルタＦＬＴ３に含まれる部品（たとえば、インダクタＬ３２Ａ）を配置することによって、フィルタＦＬＴ１とフィルタＦＬＴ２との間のアイソレーション特性の悪化を抑制することができる。
【００７８】
なお、図１１に示される１００Ｆのように、フィルタＦＬＴ１のインダクタＬ１１の直下にフィルタＦＬＴ２のインダクタＬ２３が配置される構成、すなわち基板１０５の法線方向から平面視した場合にインダクタＬ１１とインダクタＬ２３とが重なる構成においても、インダクタＬ１１とインダクタＬ２３との間にフィルタＦＬＴ３に含まれる部品（たとえば、インダクタＬ３２Ｂ）を配置することによって、フィルタＦＬＴ１とフィルタＦＬＴ２との間のアイソレーション特性の悪化を抑制することができる。
【００７９】
なお、図１０および図１１において、インダクタＬ３２Ａ，Ｌ３２Ｂは、たとえば、複数の層にわたって形成された、基板１０５の積層方向を巻回軸とするヘリカルコイルとして形成される。あるいは、配線パターンとビアとによって形成されたミアンダコイルであってもよいし、基板１０５の積層方向に直交する方向を巻回軸とするヘリカルコイルであってもよい。
【００８０】
また、図１０および図１１の例において、フィルタＦＬＴ１のインダクタＬ１１およびフィルタＦＬＴ２のインダクタＬ２３が、基板１０５の両面ではなく、基板１０５の内層の異なる層に形成される場合において、インダクタＬ１１とインダクタＬ２３との間にフィルタＦＬＴ３に含まれる部品を配置する構成であってもよい。
【００８１】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８２】
１０  通信装置、２０  高周波フロントエンド回路、３０  ＲＦＩＣ、１００，１００Ａ〜１００Ｆ  マルチプレクサ、１０５  基板、１１１〜１１３，１３１〜１３３，ＳＷ１１，ＳＷ２１  スイッチ、１２１〜１２８  バンドパスフィルタ、１４１〜１４３  増幅回路、１５０，１６０  インピーダンス可変回路、ＡＮＴ  アンテナ装置、Ｃ１１〜Ｃ１４，Ｃ２１〜Ｃ２３，Ｃ３１〜Ｃ３４  キャパシタ、ＦＬＴ１，ＦＬＴ１Ｂ，ＦＬＴ２，ＦＬＴ２−１〜２−３，ＦＬＴ２Ｂ，ＦＬＴ３，ＦＬＴ３Ｂ  フィルタ、Ｌ１１，Ｌ２１〜Ｌ２４，Ｌ３１，Ｌ３２，Ｌ３２Ａ，Ｌ３２Ｂ  インダクタ、Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２３，Ｐ３１〜Ｐ３４  弾性波共振子、ＳＷＩＣ  スイッチ回路、Ｔ１〜Ｔ３，Ｔ２−１〜Ｔ２−３，ＴＡ  端子。
【図１】
2020054284.tif 000003
【図２】
2020054284.tif 000004
【図３】
2020054284.tif 000005
【図４】
2020054284.tif 000006
【図５】
2020054284.tif 000007
【図６】
2020054284.tif 000008
【図７】
2020054284.tif 000009
【図８】
2020054284.tif 000010
【図９】
2020054284.tif 000011
【図１０】
2020054284.tif 000012
【図１１】
2020054284.tif 000013
【手続補正書】
【提出日】令和3年1月25日(2021.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
なお、図１においては、高周波フロントエンド回路２０の受信側信号経路のみが示されているが、高周波フロントエンド回路２０は送信側信号経路を有していてもよい。この場合、ＲＦＩＣ３０から出力された高周波信号は、高周波フロントエンド回路２０の送信側信号経路を経由してアンテナ装置ＡＮＴに伝達され、アンテナ装置ＡＮＴから放射される。ＲＦＩＣ３０は、ベースバンド信号処理回路から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波信号を高周波フロントエンド回路２０の送信側信号経路に出力する。送信側信号経路においては、増幅回路１４１〜１４３は、ＲＦＩＣ３０から出力された高周波送信信号を電力増幅するパワーアンプとされる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
フィルタＦＬＴ３は、直列腕回路を形成するインダクタＬ３１，Ｌ３２およびキャパシタＣ３１，Ｃ３２と、並列腕回路を形成するキャパシタＣ３３，Ｃ３４とを含む。インダクタＬ３１，Ｌ３２は、アンテナ端子ＴＡと端子Ｔ３との間に直列接続されている。また、キャパシタＣ３１はインダクタＬ３１に並列に接続され、キャパシタＣ３２はインダクタＬ３２に並列に接続されている。すなわち、インダクタＬ３１とキャパシタＣ３１とで形成される並列回路と、インダクタＬ３２とキャパシタＣ３２とで形成される並列回路とが、アンテナ端子ＴＡと端子Ｔ３との間に直列に接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図４に示されるように、ハイバンド側のフィルタＦＬＴ１についての減衰極（周波数ｆ１）およびミドルバンド側のフィルタＦＬＴ２についての減衰極（周波数ｆ２）のいずれにおいても、比較例（破線ＬＮ２）の方が本実施の形態（実線ＬＮ１）よりも挿入損失が低下しており、すなわち減衰量が低下していることがわかる。また、比較例においては、減衰極における挿入損失の低下に伴い、減衰極付近での曲線の急峻性が悪化している。言い換えると、本実施の形態のような素子配置としてインダクタＬ１１とインダクタＬ２３との磁界結合を弱めることによって、減衰極における挿入損失が増加するとともに減衰急峻性が向上している。したがって、本実施の形態においては、通過させる信号の周波数帯域が隣接する２つのフィルタ間のアイソレーション特性が改善されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
図５および図６では、インダクタＬ１１およびインダクタＬ２３の巻回軸の方向がいずれも図のＸ軸方向で平行である場合について示されているが、インダクタＬ１１の巻回軸とインダクタＬ２３の巻回軸とが非平行となるように配置することによって、インダクタＬ１１とインダクタＬ２３との磁界結合をさらに弱めることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
一方で、ミドルバンド側フィルタの通過帯域とローバンド側フィルタの通過帯域とが近接する場合にも類似の構成とすることで、ミドルバンド側フィルタとローバンド側フィルタのアイソレーション特性を改善することが可能である。すなわち、この場合には、基板を平面視した場合に、ミドルバンド側フィルタの低域側の減衰極を形成するインダクタおよびローバンド側フィルタの高域側の減衰極を形成するインダクタの間（すなわち、２つのインダクタを外縁の一部とする領域内）に、ハイバンド側フィルタの部品の少なくとも一部が含まれるような配置とする。これにより、ミドルバンド側フィルタのインダクタとローバンド側フィルタのインダクタとの磁界結合が弱められ、ミドルバンド側フィルタとローバンド側フィルタのアイソレーション特性を向上させることができる。なお、この場合には、ミドルバンド側フィルタが本開示の「第１フィルタ」に対応し、ローバンド側フィルタが本開示の「第２フィルタ」に対応し、ハイバンド側フィルタが本開示の「第３フィルタ」に対応する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
図８は、４つのフィルタを有するマルチプレクサ１００Ｃの概略図である。マルチプレクサ１００Ｃにおいては、アンテナ端子ＴＡと端子Ｔ１との間に接続されたハイパスフィルタであるフィルタＦＬＴ１と、アンテナ端子ＴＡと端子Ｔ２−１との間に接続されたバンドパスフィルタであるフィルタＦＬＴ２−１と、アンテナ端子ＴＡと端子Ｔ２−２との間に接続されたバンドパスフィルタであるフィルタＦＬＴ２−２と、アンテナ端子ＴＡと端子Ｔ３との間に接続されたローパスフィルタであるフィルタＦＬＴ３とを備える。なお、実施の形態でも述べたように、フィルタＦＬＴ１のハイパスフィルタおよびフィルタＦＬＴ３のローパスフィルタは、バンドパスフィルタであってもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
１０  通信装置、２０  高周波フロントエンド回路、３０  ＲＦＩＣ、１００，１００Ａ〜１００Ｆ  マルチプレクサ、１０５  基板、１１１〜１１３，１３１〜１３３，ＳＷ１１，ＳＷ２１  スイッチ、１２１〜１２８  バンドパスフィルタ、１４１〜１４３  増幅回路、１５０，１６０  インピーダンス可変回路、ＡＮＴ  アンテナ装置、Ｃ１１〜Ｃ１４，Ｃ２１〜Ｃ２３，Ｃ３１〜Ｃ３４  キャパシタ、ＦＬＴ１，ＦＬＴ１Ｂ，ＦＬＴ２，ＦＬＴ２−１〜２−３，ＦＬＴ２Ｂ，ＦＬＴ３，ＦＬＴ３Ｂ  フィルタ、Ｌ１１，Ｌ２１〜Ｌ２４，Ｌ３１，Ｌ３２，Ｌ３２Ａ，Ｌ３２Ｂ  インダクタ、Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２３，Ｐ３１〜Ｐ３４  弾性波共振子、ＳＷＩＣ  スイッチ回路、Ｔ１〜Ｔ３，Ｔ２−１〜Ｔ２−３  端子、ＴＡ  アンテナ端子。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2020054284.tif 000014
【国際調査報告】
2020054284.tif 000015
2020054284.tif 000016
2020054284.tif 000017
2020054284.tif 000018