(57)【要約】  半導体装置用基板（２）は、セラミックス焼結体（３）と、第１回路板（４）と、第２回路板（４’）とを備える。セラミックス焼結体（３）において、ＭｇのＭｇＯ換算での含有量をＳ１質量％とし、ＺｒのＺｒＯ２換算での含有量をＳ２質量％とした場合、下記の式１が成立する。第１回路板（４）の厚さをＴ１ｍｍとし、第２回路板（４’）の厚さをＴ２ｍｍとし、セラミックス焼結体（３）の厚さをＴ３ｍｍとした場合、下記の式２、３、４が成立する。  −０．００４×Ｓ２＋０．１７１＜Ｓ１＜−０．０３２×Ｓ２＋１．４２７・・・（１）  １．７＜（Ｔ１＋Ｔ２）／Ｔ３＜３．５・・・（２）  Ｔ１≧Ｔ２・・・（３）  Ｔ３≧０．２５・・・（４）
2020115869.tif 000002
【特許請求の範囲】
【請求項１】
板状に形成され、第１主面と第２主面とを有するセラミックス焼結体と、
前記第１主面上に配置され、銅又はアルミニウムによって構成される第１回路板と、
前記第２主面上に配置され、銅又はアルミニウムによって構成される第２回路板と、
を備え、
前記セラミックス焼結体は、Ａｌ、Ｚｒ、Ｙ及びＭｇを含み、
セラミックス焼結体におけるＭｇのＭｇＯ換算での含有量をＳ１質量％とし、ＺｒのＺｒＯ２換算での含有量をＳ２質量％とした場合、下記の式（１）が成立し、
第１回路板の厚さをＴ１ｍｍとし、第２回路板の厚さをＴ２ｍｍとし、前記セラミックス焼結体の厚さをＴ３ｍｍとした場合、下記の式（２）、（３）、（４）が成立する、
半導体装置用基板。
−０．００４×Ｓ２＋０．１７１＜Ｓ１＜−０．０３２×Ｓ２＋１．４２７・・・（１）
１．７＜（Ｔ１＋Ｔ２）／Ｔ３＜３．５・・・（２）
Ｔ１≧Ｔ２・・・（３）
Ｔ３≧０．２５・・・（４）
【請求項２】
前記セラミックス焼結体において、下記の式（５）が成立する、
請求項１に記載の半導体装置用基板。
７．５≦Ｓ２≦２５・・・（５）
【請求項３】
前記セラミックス焼結体において、下記の式（６）が成立する、
請求項１に記載の半導体装置用基板。
１７．５≦Ｓ２≦２３．５・・・（６）
【請求項４】
前記セラミックス焼結体において、下記の式（７）が成立する、
請求項１乃至３のいずれかに記載の半導体装置用基板。
０．０８＜Ｓ１＜１．１８・・・（７）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用基板に関する。
【背景技術】
【０００２】
パワートランジスタモジュールなどに用いる半導体装置用基板として、セラミックス焼結体の表裏面に回路板を備えたＤＢＯＣ基板（Ｄｉｒｅｃｔ  Ｂｏｎｄｉｎｇ  ｏｆ  Ｃｏｐｐｅｒ  Ｓｕｂｓｔｒａｔｅ）や、セラミックス焼結体の表裏面にアルミニウム板を備えたＤＢＯＡ基板（Ｄｉｒｅｃｔ  Ｂｏｎｄｉｎｇ  ｏｆ  Ａｌｕｍｉｎｕｍ  Ｓｕｂｓｔｒａｔｅ）が知られている。【０００３】
特許文献１には、アルミナと部分安定化ジルコニアとマグネシアとを含むセラミックス焼結体を備える半導体装置用基板が開示されている。特許文献１に記載のセラミックス焼結体において、部分安定化ジルコニアの含有量は１〜３０ｗｔ％であり、マグネシアの含有量は０.０５〜０.５０ｗｔ％であり、部分安定化ジルコニアにおけるイットリアのモル分率は０.０１５〜０.０３５であり、セラミックス焼結体に含まれるジルコニア結晶のうち８０〜１００％が正方晶相である。特許文献１に記載のセラミックス焼結体によれば、セラミックス焼結体と回路板又はアルミニウム板との接合界面にクラックが生じることを抑制できるとともに、熱伝導率を向上させることができるとされている。【０００４】
特許文献２には、アルミナとジルコニアとイットリアとを含むセラミックス焼結体を備える半導体装置用基板が開示されている。特許文献２に記載のセラミックス焼結体において、ジルコニアの含有量は２〜１５重量％であり、アルミナの平均粒径は２〜８μｍである。特許文献２に記載のセラミックス焼結体によれば、熱伝導率を向上させることができるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許４７１７９６０号公報
【特許文献２】特表２０１５−５３４２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１では、セラミックス焼結体単体での熱伝導率については検討されているものの、回路板（回路板又はアルミニウム板）を含めた半導体装置用基板全体としての熱抵抗率については検討されていない。【０００７】
同様に、特許文献２でも、半導体装置用基板全体としての熱抵抗率については検討されておらず、また、接合界面におけるクラックについても検討されていない。【０００８】
そこで、本発明者が鋭意検討した結果、セラミックス焼結体の組成と各構成部材の厚みとの組み合わせが、半導体装置用基板の熱抵抗率及び接合界面におけるクラックに影響を与えるという新たな知見を得た。【０００９】
本発明は、熱抵抗率の低減とクラックの抑制とを両立可能な半導体装置用基板の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置用基板は、セラミックス焼結体と、第１回路板と、第２回路板とを備える。セラミックス焼結体は、板状に形成され、第１主面と第２主面とを有する。第１回路板は、第１主面上に配置され、銅又はアルミニウムによって構成される。第２回路板は、第２主面上に配置され、銅又はアルミニウムによって構成される。セラミックス焼結体は、Ａｌ、Ｚｒ、Ｙ及びＭｇを含む。セラミックス焼結体において、ＭｇのＭｇＯ換算での含有量をＳ１質量％とし、ＺｒのＺｒＯ２換算での含有量をＳ２質量％とした場合、下記の式（１）が成立する。第１回路板の厚さをＴ１ｍｍとし、第２回路板の厚さをＴ２ｍｍとし、セラミックス焼結体の厚さをＴ３ｍｍとした場合、下記の式（２）、（３）、（４）が成立する。【００１１】
−０．００４×Ｓ２＋０．１７１＜Ｓ１＜−０．０３２×Ｓ２＋１．４２７・・・（１）
１．７＜（Ｔ１＋Ｔ２）／Ｔ３＜３．５・・・（２）
Ｔ１≧Ｔ２・・・（３）
Ｔ３≧０．２５・・・（４）
【発明の効果】
【００１２】
本発明によれば、熱抵抗率の低減とクラックの抑制とを両立可能な半導体装置用基板を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る半導体装置の構成を示す斜視図である。
【図２】図１のＡ−Ａ断面図である。
【図３】実施形態に係る半導体装置用基板の製造方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明に係る半導体装置の構成について、図面を参照しながら説明する。
【００１５】
（半導体装置１の構成）
図１は、実施形態に係る半導体装置１の断面図である。図２は、図１のＡ−Ａ断面図である。
【００１６】
半導体装置１は、自動車、空調機、産業用ロボット、業務用エレベータ、家庭用電子レンジ、ＩＨ電気炊飯器、発電（風力発電、太陽光発電、燃料電池など）、電鉄、ＵＰＳ（無停電電源）などの様々な電子機器においてパワーモジュールとして用いられる。
【００１７】
半導体装置１は、半導体装置用基板２、半導体チップ６、ボンディングワイヤ７、ヒートシンク８及び放熱部９を備える。
【００１８】
半導体装置用基板２は、いわゆるＤＢＯＣ基板（Ｄｉｒｅｃｔ  Ｂｏｎｄｉｎｇ  ｏｆ  Ｃｏｐｐｅｒ  Ｓｕｂｓｔｒａｔｅ）、又は、ＤＢＯＡ基板（Ｄｉｒｅｃｔ  Ｂｏｎｄｉｎｇ  ｏｆ  Ａｌｕｍｉｎｕｍ  Ｓｕｂｓｔｒａｔｅ）である。
【００１９】
半導体装置用基板２のサイズ及び平面形状は特に制限されないが、例えば、縦長さＰ１が２５〜４０ｍｍ、横長さＱ１が３５〜５０ｍｍの正方形又は長方形とすることができる。半導体装置用基板２を構成する各構成部材の厚みについては後述する。
【００２０】
半導体装置用基板２は、セラミックス焼結体３、第１回路板４及び第２回路板４’を備える。
【００２１】
セラミックス焼結体３は、半導体装置用基板２用の絶縁体である。セラミックス焼結体３は、平板状に形成される。セラミックス焼結体３は、第１主面Ｆ１と、第１主面の反対側の第２主面Ｆ２とを有する。セラミックス焼結体３の構成元素については後述する。
【００２２】
第１回路板４は、セラミックス焼結体３の第１主面Ｆ１上に配置される。第１回路板４は、銅又はアルミニウムによって構成される。第１回路板４は、平板状に形成される。第１回路板４は、セラミックス焼結体３の第１主面Ｆ１と直接的に接合される。本実施形態に係る第１回路板４は、３枚の板部材から構成されており、これによって電送回路が形成されている。ただし、第１回路板４の平面形状は特に制限されず、複数の板部材によって所望の電送回路が形成されていればよい。
【００２３】
第１回路板４による第１主面Ｆ１の被覆率は特に制限されないが、例えば８５％以上９５％以下とすることができる。第１回路板４による第１主面Ｆ１の被覆率は、第１主面Ｆ１の平面視において、第１回路板４の合計面積を第１主面Ｆ１の全面積で除することによって求められる。
【００２４】
第２回路板４’は、セラミックス焼結体３の第２主面Ｆ２上に配置される。第２回路板４’は、銅又はアルミニウムによって構成される。第２回路板４’は、平板状に形成される。第２回路板４’は、セラミックス焼結体３の第２主面Ｆ２と直接的に接合される。第２回路板４’は、単一の板部材である。
【００２５】
第２回路板４’による第２主面Ｆ２の被覆率は特に制限されないが、例えば９０％以上９６％以下とすることができる。第２回路板４’による第２主面Ｆ２の被覆率は、半導体装置用基板２の平面視において、第２回路板４’の全面積を第２主面Ｆ２の全面積で除することによって求められる。第２回路板４’による第２主面Ｆ２の被覆率は、第１回路板４による第１主面Ｆ１の被覆率と同様であってもよいし、第１回路板４による第１主面Ｆ１の被覆率より大きくてもよい。第２回路板４’の全面積は、第１回路板４の全面積と同様であってもよいし、第１回路板４の全面積より大きくてもよい。
【００２６】
半導体装置用基板２の作製方法は特に制限されないが、例えば次のように作製することができる。まず、セラミックス焼結体３の第１主面Ｆ１側に第１回路板４を配置し、セラミックス焼結体３の第２主面Ｆ２側に第２回路板４’を配置した積層体を形成する。次に、積層体を１０７０℃〜１０７５℃の窒素雰囲気条件下で１０分程度加熱する。これによって、セラミックス焼結体３と第１及び第２回路板４，４’とが接合する界面（以下、「接合界面」と総称する。）にＣｕ−Ｏ共晶液相が生成され、セラミックス焼結体３の第１及び第２主面Ｆ１，Ｆ２が濡れる。次に、積層体を冷却することによってＣｕ−Ｏ共晶液相が固化されて、セラミックス焼結体３に第１及び第２回路板４，４’が接合される。
【００２７】
なお、半導体装置用基板２では、電送回路が形成された第１銅板４がセラミックス焼結体３の表面に接合されているが、電送回路は、サブトラクティブ法又はアディティブ法によって形成されてもよい。
【００２８】
半導体チップ６は、第１回路板４に接合される。ボンディングワイヤ７は、半導体チップ６と第１回路板４とを接続する。
【００２９】
ヒートシンク８は、第２回路板４’に接合される。ヒートシンク８は、半導体装置用基板２を介して伝達される半導体チップ６の熱を吸収する。ヒートシンク８は、例えば銅などによって構成することができる。ヒートシンク８のサイズ及び形状は特に制限されない。
【００３０】
放熱部９は、ヒートシンク８に取り付けられる。放熱部９は、半導体装置用基板２及びヒートシンク８を介して伝達される半導体チップ６の熱を外気中に放熱する。放熱部９は、例えばアルミニウムなどによって構成することができる。放熱部９のサイズ及び形状は特に制限されない。放熱部９は、複数のフィン部９ａを有することが好ましい。これにより、放熱部９の放熱効率を向上させることができる。
【００３１】
ヒートシンク８及び放熱部９の平面サイズ及び平面形状は特に制限されないが、例えば、縦長さＰ２が２５〜４０ｍｍ、横長さＱ２が３５〜５０ｍｍの正方形又は長方形とすることができる。
【００３２】
（セラミックス焼結体３の構成元素）
セラミックス焼結体３は、Ａｌ（アルミニウム）と、Ｚｒ（ジルコニウム）と、Ｙ（イットリウム）と、Ｍｇ（マグネシウム）とを含む。
【００３３】
セラミックス焼結体３におけるＡｌの含有量は、Ａｌ２Ｏ３換算で７５質量％以上９２．５質量％以下とすることができる。セラミックス焼結体３におけるＡｌの含有量は、Ａｌ２Ｏ３換算で７５質量％以上８５質量％以下であることが好ましい。
【００３４】
セラミックス焼結体３におけるＺｒの含有量（後述する、Ｓ２）は、ＺｒＯ２換算で５％以上２７．５質量％以下とすることができ、ＺｒＯ２換算で７．５質量％以上２５質量％以下が好ましく、ＺｒＯ２換算で１７．５質量％以上２３．５質量％以下がより好ましい。
【００３５】
Ｚｒの含有量をＺｒＯ２換算で７．５質量％以上とすることによって、セラミックス焼結体３の線熱膨張係数αが過小になることを抑制でき、セラミックス焼結体３と第１及び第２回路板４，４’との線熱膨張係数差を小さくできると考えられる。その結果、接合界面に生じる熱応力を小さくでき、接合界面にクラックが生じることの抑制に寄与するものと考えられる。この効果は、Ｚｒの含有量をＺｒＯ２換算で１７．５質量％以上とすることによって更に向上させることができる。
【００３６】
Ｚｒの含有量をＺｒＯ２換算で２５質量％以下とすることによって、回路板接合時の接合界面における反応が過剰になることを抑制でき、接合界面にボイドが生じることを抑制できると考えられる。その結果、接合界面にクラックが生じることの抑制に寄与するものと考えられる。この効果は、Ｚｒの含有量をＺｒＯ２換算で２３．５質量％以下とすることによって更に向上させることができる。
【００３７】
セラミックス焼結体３におけるＹの含有量は、Ｙ２Ｏ３換算で０．３質量％以上２．０質量％以下とすることができる。セラミックス焼結体３におけるＹの含有量は、Ｙ２Ｏ３換算で０．７質量％以上２．０質量％以下であることが好ましい。
【００３８】
Ｙの含有量をＹ２Ｏ３換算で０．３質量％以上とすることによって、セラミックス焼結体３が結晶相として含むＺｒＯ２結晶相のうち単斜晶相のピーク強度比が過大になることを抑制できると考えられる。その結果、セラミックス焼結体３の機械的強度を向上でき、接合界面にクラックが生じることの抑制に寄与するものと考えられる。
【００３９】
Ｙの含有量をＹ２Ｏ３換算で２．０質量％以下とすることによって、セラミックス焼結体３が結晶相として含むＺｒＯ２結晶相のうち単斜晶相のピーク強度比が過小になることを抑制できると考えられる。その結果、セラミックス焼結体３の機械的強度を向上でき、接合界面にクラックが生じることの抑制に寄与するものと考えられる。
【００４０】
セラミックス焼結体３におけるＭｇの含有量（後述する、Ｓ１）は、ＭｇＯ換算で０．０８質量％より大きく１．１８質量％未満とすることができる。
【００４１】
Ｍｇの含有量をＭｇＯ換算で０．０８質量％より大きくすることによって、焼成温度を過剰に高くしなくてもセラミックス焼結体３を焼結させられ、Ａｌ２Ｏ３粒子及びＺｒＯ２粒子の粗大化を抑制できると考えられる。その結果、セラミックス焼結体３の機械的強度を向上でき、接合界面にクラックが生じることの抑制に寄与するものと考えられる。また、セラミックス焼結体３中に十分な量のＭｇＡｌ２Ｏ４（スピネル）結晶を生成でき、回路板接合時におけるＣｕ−Ｏ共晶液相との濡れ性を向上させることができると考えられる。その結果、接合界面にボイドが生じることの抑制に寄与するものと考えられる。
【００４２】
Ｍｇの含有量をＭｇＯ換算で１．１８質量％未満とすることによって、アルミナ及びジルコニア結晶の過剰な成長を抑制でき、セラミックス焼結体３の機械的強度を向上できると考えられる。その結果、接合界面にクラックが生じることの抑制に寄与するものと考えられる。また、セラミックス焼結体３中にＭｇＡｌ２Ｏ４結晶が過剰に生成されることを抑制でき、回路板接合時の接合界面における反応が過剰になることを抑制できると考えられる。その結果、接合界面にボイドが生じることの抑制に寄与するものと考えられる。
【００４３】
セラミックス焼結体３は、Ｈｆ（ハフニウム）と、Ｓｉ（ケイ素）と、Ｃａ（カルシウム）と、Ｎａ（ナトリウム）及びＫ（カリウム）の少なくとも一方と、これら以外の残部とを含んでいてもよい。残部に含まれる元素は、意図的に添加する元素であってもよいし、不可避的に混入する元素でもよい。残部に含まれる元素は特に制限されないが、例えば、Ｆｅ(鉄)、Ｔｉ（チタン）、Ｍｎ（マンガン）などが挙げられる。
【００４４】
本実施形態において、セラミックス焼結体３の構成元素の含有量は、上記のとおり酸化物換算にて算出されるが、セラミックス焼結体３の構成元素は、酸化物の形態で存在していてもよいし、酸化物の形態で存在していなくてもよい。例えば、Ｙ、Ｍｇ及びＣａのうち少なくとも１種は、酸化物の形態で存在せず、ＺｒＯ２中に固溶していてもよい。
【００４５】
セラミックス焼結体３の構成元素の酸化物換算での含有量は、以下のように算出される。まず、蛍光Ｘ線分析装置（ＸＲＦ）、又は、走査型電子顕微鏡（ＳＥＭ）に付設のエネルギー分散型分析器（ＥＤＳ）を用いて、セラミックス焼結体３の構成元素を定性分析する。次に、この定性分析により検出された各元素につき、ＩＣＰ発光分光分析装置を用いて定量分析を行う。次に、この定量分析により測定された各元素の含有量を酸化物に換算する。
【００４６】
（セラミックス焼結体３の組成と各構成部材の厚み）
次に、セラミックス焼結体３の組成と、セラミックス焼結体３、第１回路板４及び第２回路板４’それぞれの厚みとの組み合わせについて説明する。
【００４７】
セラミックス焼結体３におけるＭｇのＭｇＯ換算での含有量をＳ１質量％とし、ＺｒのＺｒＯ２換算での含有量をＳ２質量％とした場合、下記の式（１）が成立する。
【００４８】
−０．００４×Ｓ２＋０．１７１＜Ｓ１＜−０．０３２×Ｓ２＋１．４２７・・・（１）
【００４９】
第１回路板の厚さをＴ１ｍｍとし、第２回路板の厚さをＴ２ｍｍとし、前記セラミックス焼結体の厚さをＴ３ｍｍとした場合、下記の式（２）、（３）、（４）が成立する、
【００５０】
１．７＜（Ｔ１＋Ｔ２）／Ｔ３＜３．５・・・（２）
Ｔ１≧Ｔ２・・・（３）
Ｔ３≧０．２５・・・（４）
【００５１】
以上の式（１）〜（４）が成立することによって、セラミックス焼結体３に熱サイクルがかかったとしても接合界面にクラックが生じることを抑制できるとともに、半導体装置用基板２全体としての熱抵抗率を低減させることができる。このような効果が得られる機序は必ずしも明らかではないが、式（１）、式（２）の上限値及び式（４）を満たすことでセラミックス焼結体３の機械的強度が高まることと、式（２）の下限値及び式（３）が成立することで熱伝導率の低いセラミックス焼結体３と熱伝導率の高い第１及び第２回路板４，４’との相対的な厚さが至適化されることとの相乗効果であると考えられる。
【００５２】
式（３）に示すように、第１回路板の厚さＴ１ｍｍは、第２回路板の厚さＴ２ｍｍと同じであってもよいし、第２回路板の厚さＴ２ｍｍより大きくてもよい。ただし、第２回路板４’の全面積が第１回路板４の全面積より大きい場合、回路板接合時にセラミックス焼結体３が第２回路板４’側に向かって凹状に変形するおそれがある。そのため、第２回路板４’の全面積が第１回路板４の全面積より大きい場合には、第１回路板の厚さＴ１ｍｍは、第２回路板の厚さＴ２ｍｍより大きいことが好ましい。
【００５３】
セラミックス焼結体３におけるＺｒのＺｒＯ２換算での含有量をＳ２については、下記の式（５）が成立することが好ましい。
【００５４】
７．５≦Ｓ２≦２５・・・（５）
【００５５】
式（５）が成立することによって、上述のとおり、セラミックス焼結体３の機械的強度をより高めることができるため、接合界面にクラックが生じることをより抑制できる。
【００５６】
セラミックス焼結体３におけるＺｒのＺｒＯ２換算での含有量をＳ２については、下記の式（６）が成立することが更に好ましい。
【００５７】
１７．５≦Ｓ２≦２３．５・・・（６）
【００５８】
式（６）が成立することによって、セラミックス焼結体３の機械的強度を更に高めることができるため、接合界面にクラックが生じることを更に抑制できる。
【００５９】
セラミックス焼結体３におけるＭｇのＭｇＯ換算での含有量Ｓ１については、下記の式（７）が成立することがより好ましい。
【００６０】
０．０８＜Ｓ１＜１．１８・・・（７）
【００６１】
式（７）が成立することによって、上述のとおり、セラミックス焼結体３の機械的強度をより高めることができるため、接合界面にクラックが生じることをより抑制できる。
【００６２】
（セラミックス焼結体３の製造方法）
図２を参照しながらセラミックス焼結体３の製造方法について説明する。図２は、セラミックス焼結体３の製造方法を示すフローチャートである。
【００６３】
ステップＳ１において、Ａｌ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３及びＭｇＯのほか、所望によりＨｆＯ２、ＳｉＯ２、ＣａＯ、Ｎａ２Ｏ及びＫ２Ｏなどの粉体材料を調合する。
【００６４】
なお、ＺｒＯ２及びＹ２Ｏ３のそれぞれは単独の粉体材料でもいいが、Ｙ２Ｏ３で部分安定化されたＺｒＯ２の粉体材料を用いてもよい。また、Ｍｇ、Ｃａ、及びアルカリ金属(Ｎａ及びＫ）は、炭酸塩粉体であってもよい。
【００６５】
ステップＳ２において、調合した粉体材料を、例えばボールミルなどにより粉砕混合する。
【００６６】
ステップＳ３において、粉砕混合した粉体材料に、有機質バインダー（例えば、ポリビニルブチラール）、溶剤（キシレン、トルエンなど）及び可塑剤（フタル酸ジオクチル）を添加してスラリー状物質を形成する。
【００６７】
ステップＳ４において、所望の成形手段（例えば、金型プレス、冷間静水圧プレス、射出成形、ドクターブレード法、押し出し成型法など）によって、スラリー状物質を所望の形状に成形してセラミックス成形体を作製する。この際、セラミックス焼結体３の厚さＴ３が、第１回路板の厚さＴ１及び第２回路板の厚さＴ２との関係において上記（２）〜（４）が成立するように、ステップＳ５における焼成収縮率を考慮して、セラミックス成形体の厚さを調整する。
【００６８】
ステップＳ５において、セラミックス成形体を、酸素雰囲気又は大気雰囲気で焼成（１５０〜１６２０℃、０．７〜１．０時間）する。
【実施例】
【００６９】
サンプルＮｏ．１〜７２として、図１及び図２に示した構成を有する半導体装置１を作製して、半導体装置１の熱抵抗とクラックが発生する熱サイクル数とを測定した。【００７０】
（半導体装置１の作製）
まず、Ａｌ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３及びＭｇＯの粉体材料を調合して、ボールミルで粉砕混合した。この際、ＺｒＯ２の含有量Ｓ２とＭｇＯの含有量Ｓ１とを表１に示すようにサンプルごとに変更し、残りはＡｌ２Ｏ３とした。【００７１】
次に、粉砕混合した粉体材料に、有機質バインダーとしてのポリビニルブチラールと、溶剤としてのキシレンと、可塑剤としてのフタル酸ジオクチルとを添加してスラリー状物質を形成した。【００７２】
次に、ドクターブレード法によって、スラリー状物質をシート状に成形してセラミックス成形体を作製した。この際、ブレードのゲート高さを変更することによって、セラミックス焼結体３の厚さＴ３が表１に示す値になるように、セラミックス成形体の厚さをサンプルごとに調整した。【００７３】
次に、セラミックス成形体を、大気雰囲気において焼成（１６００℃、０．８時間）してセラミックス焼結体３を作製した。セラミックス焼結体３の縦長さＰ１は４０ｍｍであり、横長さＱ１は４０ｍｍであった。【００７４】
次に、ＪＩＳ  Ｃ１０２０に準拠した無酸素銅からなる第１回路板４（縦長さ３７．４ｍｍ×横長さ１９．８ｍｍが１枚、縦長さ３７．４ｍｍ×横長さ７．８ｍｍが２枚、）と第２回路板４’（縦長さ３７．４ｍｍ×横長さ３７．４ｍｍが１枚）とを準備した。第１回路板４の厚さＴ１と第２回路板４’の厚さＴ２は、表１に示すようにサンプルごとに異ならせた。【００７５】
次に、大気中で３００℃に加熱することによって、第１及び第２回路板４，４’それぞれの外表面を酸化させた。【００７６】
次に、セラミックス焼結体３を第１及び第２回路板４，４’で挟んだ積層体を、窒素（Ｎ２）雰囲気中において１０７０℃で１０分加熱した。【００７７】
次に、積層体を冷却することによって、セラミックス焼結体３に第１及び第２回路板４，４’を接合した。第１回路板４による第１主面Ｆ１の被覆率は８２．７％であり、第２回路板４’による第２主面Ｆ２の被覆率は８７．４％であった。【００７８】
次に、半田を用いて、アルミニウム製の放熱部９（縦長さ６０ｍｍ×横長さ６０ｍｍ×厚さ６．５ｍｍ）が取り付けられた銅製のヒートシンク８（縦長さ６０ｍｍ×横長さ６０ｍｍ×厚さ３ｍｍ）を第２回路板４’に接合した。【００７９】
次に、半田を用いて、Ｓｉ半導体チップ６を第１回路板４に接合するとともに、Ｓｉ半導体チップ６（縦長さ１０ｍｍ×横長さ１０ｍｍ×厚さ０．３５ｍｍ）と第１回路板４とにボンディングワイヤ７を取り付けた。【００８０】
（熱抵抗の測定）
サンプルＮｏ．１〜７２について、Ｓｉ半導体チップ６に通電して発熱させることによって、下記の式（８）から半導体装置１の熱抵抗ＲＪ−ａ（℃／Ｗ）を測定した。ただし、式（８）において、ＴｊはＳｉ半導体チップ６の素子温度（℃）であり、ＴａはＳｉ半導体チップ６の周囲温度（℃）であり、ＱはＳｉ半導体チップ６に供給した電力（Ｗ）である。【００８１】
ＲＪ−ａ＝（Ｔｊ−Ｔａ）／Ｑ・・・（８）【００８２】
表１では、サンプルＮｏ．１〜７２それぞれについて、１０ピースの熱抵抗率の平均値が記載されている。表１では、熱抵抗率（℃／Ｗ）が０．８０５以上のサンプルが「×」と評価され、０．７９０以上０．８０５未満のサンプルが「△」と評価され、０．７９０未満のサンプルが「○」と評価されている。【００８３】
（クラック発生率）
サンプルＮｏ．１〜７２について、セラミックス焼結体３にクラックが発生するまで、「−４０℃×３０分→２５℃×５分→１２５℃×３０分→２５℃×５分」のサイクルを繰り返した。【００８４】
表１では、サンプルＮｏ．１〜７２それぞれについて、１０ピースのいずれかにクラックが発生したサイクル数がクラック発生サイクル数として記載されている。表１では、クラック発生サイクル数（回）が５１以上のサンプルが「○」と評価され、３１以上５０以下のサンプルが「△」と評価され、３０以下のサンプルが「×」と評価されている。【００８５】
【表１】
2020115869.tif 000003
【００８６】
表１に示すように、上述した式（１）〜（４）のすべてが成立するサンプルでは、セラミックス焼結体３に熱サイクルがかかったとしても接合界面にクラックが生じることを抑制できたとともに、半導体装置用基板２全体としての熱抵抗率を低減させることができた。【００８７】
一方、式（１）を満たさないサンプルＮｏ．２，５，１２，１５，２２，２５，３２，３５，４２，４５，５２，５５，６２，６５では、セラミックス焼結体３の機械的強度が十分でなかったため、接合界面にクラックが生じやすかった。また、式（２）の上限値を満たさないサンプルＮｏ．１０，２０，３０，４０，５０，６０，７０でも、セラミックス焼結体３の機械的強度が十分でなかったため、接合界面にクラックが生じやすかった。また、式（２）の下限値を満たさないサンプルＮｏ．６，１１，１６，２１，２６，３１，３６，４１，４６，５１，５６，６１，７７，７１では、熱伝導率の低いセラミックス焼結体３と熱伝導率の高い第１及び第２回路板４，４’との相対的な厚さが至適化されていないため、半導体装置用基板２全体としての熱抵抗率が高かった。【００８８】
また、サンプルＮｏ．１とサンプルＮｏ．８，１８とを比較すると分かるように、上述した式（５）が成立するサンプルでは、セラミックス焼結体３と第１及び第２回路板４，４’との接合界面にクラックが生じることをより抑制することができた。【００８９】
更に、上述した式（６）が成立するサンプルでは、セラミックス焼結体３と第１及び第２回路板４，４’との接合界面にクラックが生じることを更に抑制することができた。なお、この効果は、ＺｒのＺｒＯ２換算での含有量を１７．５質量％以上２３．５質量％以下としたサンプルにおいて特に向上させることができた。
【産業上の利用可能性】
【００９０】
本発明によれば、半導体装置用基板における熱抵抗率の低減とクラックの抑制とを両立させることができるため、本発明に係る半導体装置用基板は、種々の電子機器において利用することができる。
【符号の説明】
【００９１】
１…半導体装置
２…半導体装置用基板
３…セラミックス焼結体
４，４’…回路板
６…半導体チップ
７…ボンディングワイヤ
８…ヒートシンク
９…放熱部
【図１】
2020115869.tif 000004
【図２】
2020115869.tif 000005
【図３】
2020115869.tif 000006
【国際調査報告】
2020115869.tif 000007
2020115869.tif 000008