(57)【要約】  本開示の半導体モジュールは、絶縁基板と、前記絶縁基板に配置された第１導体部と、前記絶縁基板に配置された第２導体部と、前記第１導体部に実装された第１半導体素子と、前記第２導体部に実装された第２半導体素子と、前記第１半導体素子と前記第２半導体素子との間の領域で前記第１導体部に接続される第１バスバと、前記第２半導体素子に接続される第２バスバと、前記第１半導体素子を前記第２導体部に接続し、前記第１半導体素子と前記第２半導体素子との間の領域で前記第２導体部に接続される、出力バスバと、を備える。前記出力バスバは、前記第１バスバの少なくとも一部と重なるように配置され、前記出力バスバと前記第１バスバとが重なる領域では、前記出力バスバの方が前記第１バスバより上方に位置する。
2019187700.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に面を有する絶縁基板と、
前記第１の方向に面を有し、前記絶縁基板の前記面に配置された第１導体部と、
前記第１の方向に面を有し、前記絶縁基板の前記面に配置された第２導体部と、
前記第１導体部の前記面に実装された第１半導体素子と、
前記第２導体部の前記面に実装され、前記第１半導体素子に対して第２の方向に位置する第２半導体素子と、
前記第１の方向から見た前記第１半導体素子と前記第２半導体素子との間の領域で前記第１導体部の前記面に接続され、第１の電位または第２の電位の一方が供給される、第１バスバと、
前記第２半導体素子に接続され、前記第１の電位または前記第２の電位の他方が供給される第２バスバと、
前記第１半導体素子を前記第２導体部の前記面に接続し、前記第１の方向から見た前記第１半導体素子と前記第２半導体素子との間の前記領域で前記第２導体部の前記面に接続される、出力バスバと、
を備え、
前記第１の方向から見て、前記出力バスバは、前記第１バスバの少なくとも一部と重なるように配置され、
前記第１の方向から見て、前記出力バスバと前記第１バスバとが重なる領域では、前記出力バスバの方が前記第１バスバより前記第１の方向に位置し、
前記出力バスバは、前記第１半導体素子または前記第２半導体素子へ給電された前記第１の電位または前記第２の電位を出力する
半導体モジュール。
【請求項２】
前記第１バスバは、前記第１の方向から見て前記第１導体部の前記第２の方向における端部より前記第２の方向に延伸するバスバ延伸部をさらに有し、
前記バスバ延伸部は、前記出力バスバに対向する、
請求項１に記載の半導体モジュール。
【請求項３】
前記第１バスバは、前記バスバ延伸部から前記第１の方向とは反対の方向に延伸するバスバ鉤状部をさらに有する、
請求項２に記載の半導体モジュール。
【請求項４】
前記第１導体部と前記第２導体部と前記第１バスバと前記第２バスバと前記出力バスバのそれぞれは、前記第１の方向から見て、前記第２の方向より、前記第１の方向および前記第２の方向に垂直である第３の方向に長い矩形状部を有する、
請求項１に記載の半導体モジュール。
【請求項５】
前記第１半導体素子は、複数の第１半導体素子の１つであり、
前記第２半導体素子は、複数の第２半導体素子の１つであり、
前記複数の第１半導体素子は、前記第３の方向に並んで前記第１導体部の前記面に実装され、
前記複数の第２半導体素子は、前記第３の方向に並んで前記第２導体部の前記面に実装される、
請求項４に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、各種電子機器に使用される半導体モジュールに関する。
【背景技術】
【０００２】
以下、従来の半導体モジュールについて図面を用いて説明する。図７は従来の半導体モジュール１の構成を示す斜視図、図８は従来の半導体モジュール１の構成を示す断面図であり、半導体モジュール１は上アーム半導体２と下アーム半導体３とを有している。上アーム半導体２のドレイン電極２Ｄには正電圧が供給される正電極端子３０が接続され、上アーム半導体２のソース電極２Ｓにはリード５が接続されていて、リード５は出力端子４へ接続されている。下アーム半導体３のドレイン電極３Ｄには出力端子４が接続され、下アーム半導体３のソース電極３Ｓにはリード５が接続されていて、リード５は負電極端子６が接続されている。【０００３】
そして、ソース電極２Ｓと出力端子４との間、およびソース電極３Ｓと負電極端子６との間には大きな電流が流れるため、複数のリード５が並列接続で設けられることによって電流容量を確保していた。【０００４】
なお、この出願に関連する先行技術文献情報としては、例えば特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１６／００２３８５号
【発明の概要】
【０００６】
本開示の一態様の半導体モジュールは、第１の方向に面を有する絶縁基板と、前記第１の方向に面を有し、前記絶縁基板の前記面に配置された第１導体部と、前記第１の方向に面を有し、前記絶縁基板の前記面に配置された第２導体部と、前記第１導体部の前記面に実装された第１半導体素子と、前記第２導体部の前記面に実装され、前記第１半導体素子に対して第２の方向に位置する第２半導体素子と、前記第１の方向から見た前記第１半導体素子と前記第２半導体素子との間の領域で前記第１導体部の前記面に接続され、第１の電位または第２の電位の一方が供給される、第１バスバと、前記第２半導体素子に接続され、前記第１の電位または前記第２の電位の他方が供給される第２バスバと、前記第１半導体素子を前記第２導体部の前記面に接続し、前記第１の方向から見た前記第１半導体素子と前記第２半導体素子との間の前記領域で前記第２導体部の前記面に接続される、出力バスバと、を備え、前記第１の方向から見て、前記出力バスバは、前記第１バスバの少なくとも一部と重なるように配置され、前記第１の方向から見て、前記出力バスバと前記第１バスバとが重なる領域では、前記出力バスバの方が前記第１バスバより前記第１の方向に位置し、前記出力バスバは、前記第１半導体素子または前記第２半導体素子へ給電された前記第１の電位または前記第２の電位を出力する。
【０００７】
本開示によれば、第１導体部に接続された第１バスバが、第１導体部よりも近接して出力バスバに対面した状態で配置される。このため特に第１半導体素子を通じて外部から給電された電力が出力側へと供給される際には、出力バスバと第１バスバとの双方で生じる磁束が相殺され易くなり、出力バスバと第１バスバとの双方におけるインダクタンス成分の値が抑制される。さらに、第１バスバと出力バスバとの間に生じる容量成分が得られ易くなり、瞬間的なインピーダンス上昇に伴うサージ電圧発生の要因となる第１バスバと出力バスバとの双方におけるインダクタンス成分を抑制する。結果として、半導体素子のスイッチング周波数が高くなった場合にも、サージ電圧の発生を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本開示の実施の形態１における半導体モジュールの構成を示す斜視図
【図２】本開示の実施の形態１における半導体モジュールの構成を示す断面図
【図３】本開示の実施の形態１における半導体モジュールの構成を示す回路ブロック概要図
【図４】本開示の実施の形態２における半導体モジュールの構成を示す断面図
【図５】本開示の実施の形態３における半導体モジュールの構成を示す断面図
【図６】本開示の実施の形態４における半導体モジュールの構成を示す斜視図
【図７】従来の半導体モジュールの構成を示す斜視図
【図８】従来の半導体モジュールの構成を示す断面図
【発明を実施するための形態】
【０００９】
図７および図８を用いて説明した従来の半導体モジュール１では、リード５には大きな電流が流れるとともに、インダクタンス成分が多く存在する。このため、特に上アーム半導体２または下アーム半導体３におけるスイッチング周波数が高くなった場合には、瞬間的なインピーダンス上昇に伴うサージ電圧の発生により上アーム半導体２または下アーム半導体３に過電圧が印加され、破壊や劣化が生じるおそれがあるという課題があった。
【００１０】
本開示の半導体モジュールでは、サージ電圧の発生を抑制することができる。
【００１１】
（実施の形態１）
［半導体モジュール７の構成］
以下、本開示の実施の形態１の半導体モジュール７の構成について図１〜図３を用いて説明する。
【００１２】
図１は本開示の実施の形態１における半導体モジュール７の構成を示す斜視図であり、図２は本開示の実施の形態における半導体モジュール７の構成を示す断面図である。半導体モジュール７は、絶縁基板８と、第１導体部９と、第２導体部１０と、第１半導体素子１１と、第２半導体素子１２と、第１バスバ１３と、第２バスバ１４と、出力バスバ１５と、を含む。
【００１３】
第１導体部９および第２導体部１０は、絶縁基板８の第１の方向Ｄ１（図２参照）の面８ａに配置されている。第１半導体素子１１は、第１導体部９の第１の方向Ｄ１の面９ａに実装されている。第２半導体素子１２は、第２導体部１０の第１の方向Ｄ１の面１０ａに実装されている。そして、第２半導体素子１２は第１半導体素子に対して、第２の方向Ｄ２に位置する。第１バスバ１３には外部から正電位（第１の電位）または負電位（第２の電位）の一方が給電される（図示せず）。なお、本実施の形態では、後述するが、第１バスバ１３には外部から正電位が供給される例を用いて説明する。そして、第１バスバ１３の一方の端部（接続部１３Ａ）は、第１半導体素子１１と第２半導体素子１２との間の領域で第１導体部９の面９ａに接続されるように配置されている。第２バスバ１４は、第２半導体素子１２の第１の方向Ｄ１における面１２ａに形成されているソース電極１２Ｓに接続されている。そして、第２バスバ１４には第１バスバ１３に給電されている正電位または負電位の他方が給電される。つまり、第１バスバ１３に給電される電位が正電位ならば、第２バスバ１４に給電される電位は負電位であり、第１バスバ１３に給電される電位が負電位ならば、第２バスバ１４に給電される電位は正電位である。
【００１４】
出力バスバ１５は、第１半導体素子１１の面１１ａ（図２における第１半導体素子１１の上面）に形成されたソース電極１１Ｓを、第２導体部１０の面１０ａ（図２における第２導体部１０の上面）に接続する。第２導体部１０は第２半導体素子１２のドレイン電極１２Ｄと導通しており、その結果、出力バスバ１５は、第２半導体素子１２のドレイン電極１２Ｄを第１半導体素子１１のソース電極１１に電気的に接続している。
【００１５】
さらに出力バスバ１５は、第１バスバ１３の第１の方向の面（第１バスバ１３の上面）を覆っている。つまり、第１の方向Ｄ１から見て、出力バスバ１５は、第１バスバ１３の第１導体部の少なくとも一部（接続部１３Ａ）と重なるように配置されている。第１の方向Ｄ１から見て、出力バスバ１５と第１バスバ１３が重なる領域では、出力バスバ１５の方が第１バスバ１３より第１の方向Ｄ１に位置する。
【００１６】
そして出力バスバ１５は、外部から第１半導体素子１１または第２半導体素子１２へ給電された正電位または負電位を出力する。
【００１７】
以上の構成により、第１導体部９に接続された第１バスバ１３（接続部１３Ａ）が、第１導体部９よりも出力バスバ１５に近接して対向するように配置されている。このため、第１半導体素子１１を通じて外部から給電された電力（正電位または負電位）が出力バスバ１５を介して出力される際には、出力バスバ１５と第１バスバ１３との双方で生じる磁束が相殺され易くなる。よって、出力バスバ１５と第１バスバ１３との双方におけるインダクタンス成分の値が抑制される。さらに、第１バスバ１３と出力バスバ１５との間に生じる容量成分が得られ易くなる。上記の容量成分は、サージ電圧発生の要因となる第１バスバ１３と出力バスバ１５との双方におけるインダクタンス成分による影響が抑制される。結果として、第１半導体素子１１および第２半導体素子１２のスイッチング周波数が高くなった場合にも、瞬間的なインピーダンス上昇が抑えられ、サージ電圧の発生を抑制することができる。このため、高電圧が印加されることに伴う第１半導体素子１１および第２半導体素子１２の破壊や劣化が抑制される。
【００１８】
［半導体モジュール７の構成の詳細］
以下、半導体モジュール７の構成の詳細について図１、図２および図３を用いて説明する。図３は、本開示の半導体モジュール７の構成を示す回路ブロック概略図である。
【００１９】
ここでは、まず半導体モジュール７の接続および動作に関して簡略化して説明する。図３は、半導体モジュール７の回路ブロック概要図であり、ここでは一例として第１半導体素子１１のドレイン電極１１Ｄが正電位に、第２半導体素子１２のソース電極１２Ｓが負電位に接続されている場合を図示している。また、ここでは概略図を示しているが、図３において第１半導体素子１１を示している部分は、第１半導体素子１１を含んだ回路ブロックであり、第２半導体素子１２を示している部分は、第２半導体素子１２を含んだ回路ブロックである。
【００２０】
図３に示すように、半導体モジュール７には、正電位（＋Ｖ）と負電位（−Ｖ）とが外部から供給される。本実施例では、第１バスバ１３へ正電位が供給されるが、正電位は第１バスバ１３へ直接に供給されても、別要素として第１バスバ１３へ接続して設けられた正電位端子（図示せず）に供給されてもよい。また、第２バスバ１４には負電位が供給されるが、負電位は第２バスバ１４へ直接に供給されても、別要素として第２バスバ１４へ接続して設けられた負電位端子（図示せず）に供給されてもよい。
【００２１】
上側アームを構成する第１半導体素子１１のドレイン電極１１Ｄは第１バスバ１３に第１導体部９を介して接続されている。また、上側アームを構成する第１半導体素子１１のソース電極１１Ｓは、下側アームを構成する第２半導体素子１２のドレイン電極１２Ｄに電気的に接続されている。図３においては、第１半導体素子１１のソース電極１１Ｓと第２半導体素子１２のドレイン電極１２Ｄの接続部を接続部１６として示す。第２半導体素子１２のソース電極１２Ｓは第２バスバ１４に接続されている。
【００２２】
図２に示す第２導体部１０と出力バスバ１５は、図３に示す第２導体部１０と接続部１６と出力バスバ１５と出力部１７とに相当する。図３では出力部１７と出力バスバ１５とを別要素として示しているが、出力バスバ１５と出力部１７は一体化されていてもよい。
【００２３】
また、第２導体部１０と接続部１６と出力バスバ１５と出力部１７とは同電位であるので、出力部１７は第２導体部１０に直接に接続されていてもよい。あるいは、出力部１７は第２導体部１０に一体化されて設けられていてもよい。
【００２４】
図３に示すように、第１半導体素子１１および第２半導体素子１２には、第１半導体素子１１の駆動および第２半導体素子１２の駆動を制御する制御部１８が接続されている。なお、制御部１８は半導体モジュール７に設けられていても、半導体モジュール７の外部に設けられていてもよい。制御部１８は第１半導体素子１１および第２半導体素子１２に対し、第１半導体素子１１および第２半導体素子１２が交互にオン（接続）、オフ（遮断）するように制御を行う。制御部１８による第１半導体素子１１および第２半導体素子１２に対する制御により、正電位（＋Ｖ）と負電位（−Ｖ）とが交互に出力部１７へ出力される。このように、半導体モジュール７は正電位および負電位の直流の電力を交流の電力に変換して、出力部１７から交流の電力が出力される。
【００２５】
［半導体モジュール７の構造の変形例］
次に、半導体モジュール７の構造の別の例について、図２を参照しながら説明する。図２に示す半導体モジュール７では、第１導体部９と第２導体部１０とは、絶縁基板８の面８ａ（第１の方向Ｄ１の面）に配置されている。そして、第１導体部９と第２導体部１０とは、互いに第２の方向Ｄ２に間隔を空けて配置されている。図２では、第１導体部９と第２導体部１０とは絶縁基板８の上面（面８ａ）に設けられている。しかしながら、第１の方向Ｄ１における絶縁基板８の厚みを第１導体部９および第２導体部１０の厚みよりも大きくし、第１導体部９および第２導体部１０が絶縁基板８に埋設するように構成してもよい。この構成では、第１導体部９および第２導体部１０の上面の少なくとも一部が絶縁基板８から露出するように構成する。
【００２６】
なお、第１導体部９および第２導体部１０は、第１の方向Ｄ１における厚みが小さい層状の導体であってもよい。この構成では、絶縁基板８への伝熱性を向上させることができる。
【００２７】
さらには、第１導体部９および第２導体部１０は、第１の方向Ｄ１における厚みが大きい板状やリードフレーム状、あるいは塊状であってもよい。この構成では、導電性や放熱性が向上する。
【００２８】
図２に示す通り、本開示の半導体モジュール７では、第１半導体素子１１が第１導体部９の面９ａに実装されている。図２には図示していないが、半田などの溶接により実装接合が行われている。また、第１半導体素子１１における第１導体部９への実装面には、ドレイン電極１１Ｄが設けられている。
【００２９】
また、図２に示す通り、第２半導体素子１２が第２導体部１０の面１０ａに実装されている。図２には図示していないが、実装には、半田などの溶接により実装接合が行われている。また、第２半導体素子１２における第２導体部１０への実装面には、ドレイン電極１２Ｄが設けられている。
【００３０】
[第１バスバ１３の構成の詳細]
第１バスバ１３には半導体モジュール７の外部から正電位が給電されている（図３参照）。図２に示すように、第１バスバ１３は、第１半導体素子１１と第２半導体素子１２との間の領域で第１導体部９面９ａに接続されるように配置されている。第１バスバ１３および第１半導体素子１１は、第１導体部９の第１の方向Ｄ１に位置するように設けられ、第２半導体素子１２は、第２導体部１０の第１の方向Ｄ１に位置するように設けられている。第１バスバ１３は、接続部１３Ａと引き出し部１３Ｂとを含み、接続部１３Ａと引き出し部１３Ｂは一体化された単一の導体からなる。少なくとも接続部１３Ａは、第１導体部９の面９ａに配置されている。一方、引き出し部１３Ｂは必ずしも第１導体部９の面９ａに配置される必要はなく、正電位の供給に適した位置に配置されていればよく、端子に相当する形で引き出されていてもよい。また、第１バスバ１３は、第１導体部９とは単一の導体によって設けられていてもよい。また、第１バスバ１３は、第１導体部９の面９ａに半田などの溶接により設けられていてもよい。
【００３１】
[第２バスバ１４の構成の詳細]
第２バスバ１４は、第２半導体素子１２に接続されている。第２半導体素子１２の面１２ａにはソース電極１２Ｓが設けられていて、第２バスバ１４はソース電極１２Ｓに電気的に接続されている。第２バスバ１４とソース電極１２Ｓとの接続には半田などの溶接による接合が行われている。第２バスバ１４には半導体モジュール７の外部から負電位が供給されている。また、第２バスバ１４の接続部１４Ａは、少なくとも出力バスバ１５と第２の方向Ｄ２に対向し、かつ、第１の方向Ｄ１から見て、第２半導体素子１２より第２の方向Ｄ２の反対方向に延伸する突出部１４Ｃを有する（図２参照）。つまり、第１の方向Ｄ１から見て、第２バスバ１４の接続部１４Ａの第２の方向Ｄ２の反対の方向の端部は、第２半導体素子１２の第２の方向Ｄ２の反対の方向の端部より、出力バスバ１５に接近している。
【００３２】
この構成により、第２バスバ１４と出力バスバ１５との間に生じる静電容量成分の値を大きくすることができる。
【００３３】
また、第２バスバ１４と出力バスバ１５との間に生じる静電容量成分の値を調節するために、第２バスバ１４の接続部１４Ａの第２の方向Ｄ２の反対の方向の端部は、第１の方向Ｄ１から見て、第２半導体素子１２の第２の方向Ｄ２の反対の方向の端部と一致した位置関係としてもよい。さらに、第２バスバ１４の接続部１４Ａの第２の方向Ｄ２の反対の方向の端部は、第１の方向Ｄ１から見て、第２半導体素子１２の第２の方向Ｄ２の反対の方向の端部よりも、出力バスバ１５に離れた位置としていてもよい。
【００３４】
第１バスバ１３と同様に、第２バスバ１４は接続部１４Ａと引き出し部１４Ｂを含み、接続部１４Ａは突出部１４Ｃを含む。接続部１４Ａと引き出し部１４Ｂは一体化された単一の導体からなる。引き出し部１４Ｂは正電位の供給に適した位置に配置され、端子に相当する形で引き出されていてもよい。
【００３５】
[出力バスバ１５の構成の詳細]
出力バスバ１５は、第１半導体素子１１と、第２導体部１０の面１０ａとを接続している。出力バスバ１５が第２導体部１０に接続される位置は、第２半導体素子１２と第１半導体素子１１との間に位置する。言い換えると、出力バスバ１５の一端は、第２導体部１０の面１０ａに接続されている。第１半導体素子１１はソース電極１１Ｓを有し、第１半導体素子１１の面１１ａにソース電極１１Ｓが設けられている。出力バスバ１５はソース電極１１Ｓに接続されている。出力バスバ１５とソース電極１１Ｓとの接続には半田などの溶接による接合が行われている。また、出力バスバ１５と第２導体部１０ともまた、半田などの溶接による接合が行われている。
【００３６】
さらに出力バスバ１５は、第１バスバ１３の接続部１３Ａを覆っている。なお、出力バスバ１５と第１バスバ１３は接触していない。先にも述べたように、第１バスバ１３の接続部１３Ａは、第１半導体素子１１と第２半導体素子１２との間に位置する。そのため、出力バスバ１５は、第１半導体素子１１と、第２導体部１０の面１０ａとを接続する際、第１バスバ１３の一部である接続部１３Ａを跨ぐことになる。
【００３７】
以上の説明からも明らかなように、第１導体部９に接続された第１バスバ１３の接続部１３Ａが、第１導体部９の面９ａに配置されている。第１の方向Ｄ１において、第１バスバ１３の接続部１３Ａは、第１導体部９よりも出力バスバ１５に近接するように配置される。この構成により、第１半導体素子１１を通じて外部から給電された電力が出力バスバ１５を介して出力側へと供給される際には、出力バスバ１５と第１バスバ１３との双方で生じる磁束が相殺され易くなり、出力バスバ１５と第１バスバ１３との双方におけるインダクタンス成分の値が抑制される。さらに、第１バスバ１３と出力バスバ１５との間に生じる容量成分が得られ易くなり、上記の容量成分はサージ電圧発生の要因となる第１バスバ１３と出力バスバ１５との双方におけるインダクタンス成分による影響が抑制される。結果として、第１半導体素子１１および第２半導体素子１２のスイッチング周波数が高くなった場合にも、サージ電圧の発生を抑制することができる。
【００３８】
また、図２に示すように第１バスバ１３と第２バスバ１４との間に出力バスバ１５が存在することとなるため、第１バスバ１３と出力バスバ１５との間と、第２バスバ１４と出力バスバ１５との間との双方に静電容量を発生させることができる。したがって、双方の容量成分がサージ電圧発生の要因となる第１バスバ１３と出力バスバ１５とにおけるインダクタンス成分、および第２バスバ１４と出力バスバ１５とにおけるインダクタンス成分の双方による影響が抑制される。結果として、第１半導体素子１１および第２半導体素子１２のスイッチング周波数が高くなった場合に、サージ電圧の発生を抑制することができる。
【００３９】
第１バスバ１３の第１の方向Ｄ１の厚みは、第１半導体素子１１の第１の方向Ｄ１の厚みと同等、あるいは第１半導体素子１１の厚みよりも薄い値であっても、静電容量を増大させることができる。したがって、第１導体部９の面９ａのデッドスペースを活用することができるので、半導体モジュール７の第１の方向Ｄ１の厚み寸法を小さくすることができる。
【００４０】
（実施の形態２）
次に、本開示の実施の形態２の半導体モジュール７の構成について図４を用いて説明する。なお、図３を参照しながら説明した実施の形態１と同様の構成については同一の符号を付して、説明を省略する場合がある。
【００４１】
図４は、本開示の実施の形態２における半導体モジュール７の構成を示す断面図である。図４に示すように、第１バスバ１３が、第１導体部９の端部９Ｅよりも第２半導体素子１２へ向かって（第２の方向Ｄ２へ）延伸している。なお、第１バスバ１３のうち、第１導体部９の端部９Ｅから第２半導体素子１２へ向かって延伸している部分を特に『バスバ延伸部１３Ｃ』と表す。ここで、第１導体部９の端部９Ｅは、第１導体部９が第２導体部１０に対向する部分に相当する。
【００４２】
先にも述べたように、第１バスバ１３の接続部１３Ａは第１導体部９の面９ａに設けられている。つまり、第１バスバ１３の接続部１３Ａは、第１半導体素子１１と第２半導体素子１２との間の領域に設けられている。よって、接続部１３Ａは、磁束の相殺および容量成分の増大に大きく寄与する。
【００４３】
したがって、バスバ延伸部１３Ｃが設けられることによって、第１バスバ１３と出力バスバ１５との対向面積がさらに大きくなり、出力バスバ１５と第１バスバ１３との双方で生じる磁束は効率よく相殺され易くなり、出力バスバ１５と第１バスバ１３との双方におけるインダクタンス成分の値が大幅に抑制される。さらに、第１バスバ１３と出力バスバ１５との間に生じる容量成分も得られ易くなり、上記の容量成分はサージ電圧発生の要因となる第１バスバ１３と出力バスバ１５との双方におけるインダクタンス成分による影響が抑制される。結果として、第１半導体素子１１および第２半導体素子１２のスイッチング周波数が高くなった場合にも、サージ電圧の発生を抑制することができる。
【００４４】
（実施の形態３）
次に、本開示の実施の形態３の半導体モジュール７の構成について図５を用いて説明する。なお、図４を参照しながら説明した実施の形態２と同様の構成については同一の符号を付して、説明を省略する場合がある。
【００４５】
図５に示す本実施の形態における半導体モジュール７では、第１バスバ１３が、バスバ鉤状部１３Ｄをさらに有する。第１導体部９の端部９Ｅから第２半導体素子１２の方向へ突出するように延伸したバスバ延伸部１３Ｃの突出方向（第２の方向Ｄ２）の先端から、絶縁基板８の方向（第１の方向Ｄ１とは逆の方向）へと延伸したバスバ鉤状部１３Ｄを有している。なお、バスバ鉤状部１３Ｄは、バスバ延伸部１３Ｃの先端からではなく、先端近傍から第１の方向Ｄ１とは逆の方向へ延伸していてもよい。
【００４６】
バスバ鉤状部１３Ｄが設けられることにより、第１バスバ１３と出力バスバ１５との間に生じる容量成分が得られ易くなり、サージ電圧発生の要因となる第１バスバ１３と出力バスバ１５との双方におけるインダクタンス成分による影響が抑制される。結果として、第１半導体素子１１および第２半導体素子１２のスイッチング周波数が高くなった場合にも、サージ電圧の発生を抑制することができる。
【００４７】
なお、図５に示すように、絶縁基板８における第１導体部９と第２導体部が配置されている反対面（絶縁基板の図中の下面）には放熱体１９が配置されてもよい。これにより、半導体モジュール７の放熱特性は向上する。この構成は、本実施の形態に限定されるものではなく、他の実施の形態に放熱体１９を配置してもよい。
【００４８】
（実施の形態４）
次に、本開示の実施の形態４の半導体モジュール７の構成について図６を用いて説明する。なお、図１を参照しながら説明した実施の形態１と同様の構成については同一の符号を付して、説明を省略する場合がある。
【００４９】
また、図６に示すように、本実施の形態では、絶縁基板８の面８ａと平行で、かつ、第１導体部９と第２導体部１０とが対向する方向をＸ方向（または第２の方向Ｄ２）とし、絶縁基板８の面８ａと平行で、第２バスバ１４の接続部１４Ａが延伸する方向をＹ方向（または第３の方向Ｄ３）として説明する。なお、Ｘ方向とＹ方向とは直交している。
【００５０】
図６に示すように、第１導体部９と第２導体部１０と第１バスバ１３と第２バスバ１４と出力バスバ１５のそれぞれは、絶縁基板８の面８ａと平行で、かつ、Ｙ方向に延伸する矩形状部を有する。
【００５１】
言い換えると、第１導体部９と第２導体部１０と第１バスバ１３の接続部１３Ａと第２バスバ１４の接続部１４Ａと出力バスバ１５のそれぞれは、上面視で矩形状であり、矩形状部に相当する。また、第１導体部９と第２導体部１０と第１バスバ１３の接続部１３Ａと第２バスバ１４の接続部１４Ａと出力バスバ１５のそれぞれは、上面視でＸ方向（第２の方向Ｄ２）の寸法よりもＹ方向（第３の方向Ｄ３）の寸法が長い。
【００５２】
この構成では、半導体モジュール７の内部で流れる電流の方向であり、かつ、インダクタンス成分が長さと共に増大し易くなるＸ方向の長さに対する、第１バスバ１３と第２バスバ１４と出力バスバ１５とによって容量成分が長さと共に増大し易くなるＹ方向の長さの比率が、図１に示した実施の形態１より大きい。図３を用いて説明すると、Ｘ方向の経路に相当するのは、正電位（＋Ｖ）が供給される第１バスバ１３から出力部１７までの経路と、負電位（−Ｖ）が供給される第２バスバ１４から出力部１７までの経路に相当する。例えば、Ｘ方向の長さを変化させず、Ｙ方向の長さだけを大きくすると、容量成分が増大する。このため、半導体モジュール７の内部で生じる容量成分が、同様に半導体モジュール７の内部で生じるインダクタンス成分による影響が抑制される。結果として、第１半導体素子１１および第２半導体素子１２のスイッチング周波数が高くなった場合にも、サージ電圧の発生を抑制することができる。
【００５３】
また、図６に示すように複数の第１半導体素子１１が、Ｙ方向（第３の方向Ｄ３）に並んで第１導体部９の面９ａに実装されている。同様に複数の第２半導体素子１２が、Ｙ方向（第３の方向Ｄ３）に並んで第２導体部１０の面１０ａに実装されている。先に述べたように、第１導体部９と第２導体部１０と第１バスバ１３の接続部１３Ａと第２バスバ１４の接続部１４Ａと出力バスバ１５とのそれぞれは、図６における上面視でＹ方向に延伸された矩形状である。このため、第１導体部９の面９ａには複数の第１半導体素子１１を列状に配置でき、第２導体部１０の面１０ａには複数の第２半導体素子１２を列状に配置できる。
【００５４】
複数の第１半導体素子１１は並列に接続され、それぞれが同期してオン（接続）、オフ（遮断）するように制御部１８によって制御される。同様に複数の第２半導体素子１２は並列に接続され、それぞれが同期してオフ（遮断）、オン（接続）するように制御部１８によって制御される。この構成により、半導体モジュール７は容易に大きな電力の出力が可能となる。また、複数の第１半導体素子１１のそれぞれおよび複数の第２半導体素子１２のそれぞれは、動作の負担が軽減される。また、複数の第１半導体素子１１のそれぞれおよび複数の第２半導体素子１２のそれぞれは、発熱源が分散配置される。その結果、半導体モジュール７の動作時における温度上昇が抑制される。
【００５５】
以上の実施の形態における説明では、図中での「上」、「下」などの方向を示す用語を用いているが、これらは図中における相対的な位置関係を示すために用いており、開示や開示内容が限定されるものではない。
【００５６】
また、先にも述べたように上述した実施の形態では、一例として第１バスバ１３および第１半導体素子１１が正電位に、第２バスバ１４および第２半導体素子１２が負電位に接続されている場合について説明しているが、第１バスバ１３および第１半導体素子１１が負電位に、第２バスバ１４および第２半導体素子１２が正電位に接続されてもよい。そして、第１バスバ１３および第１半導体素子１１が負電位に、第２バスバ１４および第２半導体素子１２が正電位に接続されている場合には、第１半導体素子１１および第２半導体素子１２のソース電極１１Ｓ、１２Ｓおよびドレイン電極１１Ｄ、１２Ｄの接続が上述した実施の形態とは反転していればよい。
【００５７】
なお、上述した実施の形態では、第１の電位を正電位とし、第２の電位を負電位として説明したが、必ずしも正電位および負電位である必要はない。異なる２つの電位であればよい。
【００５８】
（まとめ）
本開示の一態様の半導体モジュール７は、第１の方向Ｄ１に面８ａを有する絶縁基板８と、第１の方向Ｄ１に面９ａを有し、絶縁基板８の面８ａに配置された第１導体部９と、第１の方向Ｄ１に面１０ａを有し、絶縁基板８の面８ａに配置された第２導体部１０と、第１導体部９の面９ａに実装された第１半導体素子１１と、第２導体部１０の面１０ａに実装され、第１半導体素子１１に対して第２の方向Ｄ２に位置する第２半導体素子１２と、第１の方向Ｄ１から見た第１半導体素子１１と第２半導体素子１２との間の領域で第１導体部９の面９ａに接続され、第１の電位（正電位）または第２の電位（負電位）の一方が供給される、第１バスバ１３と、第２半導体素子１２に接続され、正電位または負電位の他方が供給される第２バスバ１４と、第１半導体素子１１を第２導体部１０の面１０ａに接続し、第１の方向Ｄ１から見た第１半導体素子１１と第２半導体素子１２との間の領域で第２導体部１０の面１０ａに接続される、出力バスバ１５と、を備える。第１の方向Ｄ１から見て、出力バスバ１５は、第１バスバ１３の少なくとも一部と重なるように配置され、第１の方向Ｄ１から見て、出力バスバ１５と第１バスバ１３とが重なる領域では、出力バスバ１５の方が第１バスバ１３より第１の方向Ｄ１に位置し、出力バスバ１５は、第１半導体素子１１または第２半導体素子１２へ給電された第１の電位（正電位）または第２の電位（負電位）を出力する。
【００５９】
本開示の一態様の半導体モジュール７において、第１バスバ１３は、第１の方向Ｄ１から見て第１導体部９の第２の方向Ｄ２における端部９Ｅより第２の方向Ｄ２に延伸するバスバ延伸部１３Ｃをさらに有し、バスバ延伸部１３Ｃは、出力バスバ１５に対向してもよい。
【００６０】
本開示の一態様の半導体モジュール７において、第１バスバ１３は、バスバ延伸部１３Ｃから第１の方向Ｄ１とは反対の方向に延伸するバスバ鉤状部１３Ｄをさらに有してもよい。
【００６１】
本開示の一態様の半導体モジュール７において、第１導体部９と第２導体部１０と第１バスバ１３と第２バスバ１４と出力バスバ１５のそれぞれは、第１の方向Ｄ１から見て、第２の方向Ｄ２より、第１の方向Ｄ１および第２の方向Ｄ２に垂直である第３の方向Ｄ３に長い矩形状部を有してもよい。
【００６２】
本開示の一態様の半導体モジュール７において、複数の第１半導体素子１１は、第３の方向Ｄ３に並んで第１導体部９の面９ａに実装され、複数の第２半導体素子１２は、第３の方向Ｄ３に並んで第２導体部１０の面１０ａに実装されていてもよい。
【産業上の利用可能性】
【００６３】
本開示の半導体モジュールは、サージ電圧の発生を抑制することができるという効果を有し、各種電子機器において有用である。
【符号の説明】
【００６４】
１  半導体モジュール
２  上アーム半導体
２Ｄ  ドレイン電極
２Ｓ  ソース電極
３  下アーム半導体
３Ｄ  ドレイン電極
３Ｓ  ソース電極
４  出力端子
５  リード
６  負電極端子
７  半導体モジュール
８  絶縁基板
８ａ  面
９  第１導体部
９ａ  面
９Ｅ  端部
１０  第２導体部
１０ａ  面
１１  第１半導体素子
１１ａ  面
１１Ｄ  ドレイン電極
１１Ｓ  ソース電極
１２  第２半導体素子
１２ａ  面
１２Ｄ  ドレイン電極
１２Ｓ  ソース電極
１３  第１バスバ
１３Ａ  接続部
１３Ｂ  引き出し部
１３Ｃ  バスバ延伸部
１３Ｄ  バスバ鉤状部
１４  第２バスバ
１４Ａ  接続部
１４Ｂ  引き出し部
１４Ｃ  突出部
１５  出力バスバ
１６  接続部
１７  出力部
１８  制御部
１９  放熱体
３０  正電極端子
Ｄ１  第１の方向
Ｄ２  第２の方向
Ｄ３  第３の方向
【図１】
2019187700.tif 000003
【図２】
2019187700.tif 000004
【図３】
2019187700.tif 000005
【図４】
2019187700.tif 000006
【図５】
2019187700.tif 000007
【図６】
2019187700.tif 000008
【図７】
2019187700.tif 000009
【図８】
2019187700.tif 000010
【国際調査報告】
2019187700.tif 000011
2019187700.tif 000012
2019187700.tif 000013
2019187700.tif 000014