(57)【要約】  固体撮像素子（１００）は、Ｐ型の半導体基板（１０）と、半導体基板（１０）の上方に位置するＮ型の第一半導体層（１１）であって、第一領域（Ａ１）において半導体基板（１０）と接合する第一半導体層（１１）と、第一領域（Ａ１）よりも外側の第二領域（Ａ２）において、半導体基板（１０）及び第一半導体層（１１）の間に位置する第二半導体層（１２）であって、不純物濃度が第一半導体層（１１）よりも低いＮ型の第二半導体層（１２）とを備える。半導体基板（１０）、及び、第一半導体層（１１）は、ＡＰＤ１を形成し、半導体基板（１０）の厚み方向において、第二半導体層（１２）は、半導体基板（１０）及び第一半導体層（１１）の境界部（１４）よりも下方の位置まで達する。
2019188244.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型の半導体基板と、
前記半導体基板の上方に位置する前記第一導電型と異なる第二導電型の第一半導体層であって、第一領域において前記半導体基板と接合する第一半導体層と、
前記第一領域よりも外側の第二領域において、前記半導体基板及び前記第一半導体層の間に位置する第二半導体層であって、不純物濃度が前記第一半導体層よりも低い前記第二導電型の第二半導体層とを備え、
前記半導体基板、及び、前記第一半導体層は、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含む光電変換部を形成し、
前記半導体基板の厚み方向において、第二半導体層は、前記半導体基板及び前記第一半導体層の境界部よりも下方の位置まで達する
光検出器。
【請求項２】
前記光検出器は、さらに、
前記半導体基板の上方であって、前記第一領域よりも内側の第三領域に位置するウェルと、
前記ウェル及び前記第一半導体層の間に位置する前記第一導電型の分離領域とを備え、
前記ウェルは、前記第一導電型の第一ウェルと、前記第一ウェルの側面及び下面を覆う、前記第二導電型の第二ウェルとを含み、
前記ウェルの上面には、トランジスタが配置され、
前記ウェルは、前記半導体基板の厚み方向において前記第一半導体層よりも下方の位置まで達する
請求項１に記載の光検出器。
【請求項３】
前記半導体基板は、第三部分と、前記第三部分の上に位置し前記第一半導体層と接する第四部分とを含み、
前記第四部分の不純物濃度は、前記第三部分の不純物濃度よりも高い
請求項１または２に記載の光検出器。
【請求項４】
前記半導体基板は、第三部分と、前記第三部分の上の前記第二半導体層よりも外側に位置する第四部分を含む
請求項１または２に記載の光検出器。
【請求項５】
前記半導体基板は、さらに、前記第三部分の上の前記第四部分よりも外側に位置する第五部分を含み、
前記第五部分の不純物濃度は、前記第四部分の不純物濃度よりも高い
請求項４に記載の光検出器。
【請求項６】
前記第一半導体層は、前記第二領域内に位置する外側部と、前記第一領域内に位置する内側部とに分割され、
前記外側部と前記内側部との間には、前記外側部及び前記内側部を電気的に分離するための前記第一導電型の分離領域が設けられず、
前記外側部及び前記内側部は、配線によって電気的に接続される
請求項１〜５のいずれか１項に記載の光検出器。
【請求項７】
前記光検出器は、さらに、前記半導体基板の上面のうち前記第一半導体層よりも外側の部分を覆うＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を備える
請求項１〜６のいずれか１項に記載の光検出器。
【請求項８】
平面視において、前記ＳＴＩは、矩形環状である
請求項７に記載の光検出器。
【請求項９】
前記光検出器は、アレイ状に配置される複数の前記光電変換部を備える
請求項１〜８のいずれか１項に記載の光検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光検出器に関し、特に微弱な光を検出することが可能な光検出器に関する。
【背景技術】
【０００２】
近年、医療、通信、バイオ、化学、監視、車載、及び、放射線検出など多岐に渡る分野において、高感度な光検出器が利用されている。高感度な光検出器の一つとして、アバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏｄｉｏｄｅ）が知られている。ＡＰＤは、光電変換によって発生した信号電荷を、アバランシェ降伏（ブレークダウン）を用いて増倍することで光の検出感度が高められたフォトダイオードである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９１７８１００号明細書
【特許文献２】国際公開第２０１７／０４３０６８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、端部における電界を緩和することができる光検出器を提供する。
【課題を解決するための手段】
【０００５】
本開示の一態様に係る光検出器は、第一導電型の半導体基板と、前記半導体基板の上方に位置する前記第一導電型と異なる第二導電型の第一半導体層であって、第一領域において前記半導体基板と接合する第一半導体層と、前記第一領域よりも外側の第二領域において、前記半導体基板及び前記第一半導体層の間に位置する第二半導体層であって、不純物濃度が前記第一半導体層よりも低い前記第二導電型の第二半導体層とを備え、前記半導体基板、及び、前記第一半導体層は、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含む光電変換部を形成し、前記半導体基板の厚み方向において、第二半導体層は、前記半導体基板及び前記第一半導体層の境界部よりも下方の位置まで達する。
【発明の効果】
【０００６】
本開示によれば、端部における電界を緩和することができる光検出器が実現される。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施の形態１に係る固体撮像素子の全体の平面図である。
【図２】図２は、実施の形態１に係る固体撮像素子の画素アレイ部の外周部の平面図である。
【図３】図３は、実施の形態１に係る固体撮像素子の画素アレイ部の外周部の断面図である。
【図４】図４は、比較例に係る固体撮像素子の画素アレイ部の外周部の断面図である。
【図５】図５は、実施の形態２に係る固体撮像素子の画素アレイ部の外周部の断面図である。
【図６】図６は、実施の形態３に係る固体撮像素子の画素アレイ部の外周部の平面図である。
【図７】図７は、実施の形態３に係る固体撮像素子の画素アレイ部の外周部の断面図である。
【図８】図８は、実施の形態３の変形例に係る固体撮像素子の画素アレイ部の外周部の平面図である。
【発明を実施するための形態】
【０００８】
（本開示の基礎となった知見）
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどの固体撮像素子を高感度化するための素子として、高電界が発生するＰＮ接合を有し、アバランシェ増倍を利用したアバランシェフォトダイオード（ＡＰＤ）が知られている（例えば、特許文献１参照）。また、ＡＰＤをアレイ状に配置し、微小な入射光から高解像度な画像を生成することができる固体撮像素子が提案されている（例えば、特許文献２参照）。
【０００９】
特許文献２の構造は、画素回路の下にＡＰＤが形成されるため高感度化に対して不利である。ＡＰＤ画素アレイを高感度にするためにはＡＰＤが固体撮像素子の浅い部分に形成される必要がある。通常、ＡＰＤ画素アレイの端部は低電界になるように設計されるが、周辺回路を構成する素子との間に意図せずに高不純物密度ＰＮ接合が形成されてしまい、高電界となってしまう場合がある。また、ＡＰＤが浅い領域に形成されることで空乏層を拡大できる領域が縮小し、低電界化が困難になる場合もある。つまり、ＡＰＤ画素アレイの端部においては、電界を緩和することにより、耐圧の向上、及び、リーク電流の低減を図る必要がある。
【００１０】
以下の実施の形態では、画素アレイの外周側の端部における電界を緩和することができる固体撮像素子について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１１】
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化される場合がある。
【００１２】
また、以下の実施の形態で説明に用いられる図面においては座標軸が示される場合がある。座標軸におけるＺ軸方向は、例えば、鉛直方向であり、Ｚ軸＋側は、上側（上方）と表現され、Ｚ軸−側は、下側（下方）と表現される。Ｚ軸方向は、言い換えれば、半導体基板の上面または下面に垂直な方向であり、半導体基板の厚み方向である。また、Ｘ軸方向及びＹ軸方向は、Ｚ軸方向に垂直な平面（水平面）上において、互いに直交する方向である。Ｘ軸方向は、横方向と表現され、Ｙ軸方向は、縦方向と表現される。以下の実施の形態において、「平面視」とは、Ｚ軸方向から見ることを意味する。また、本開示は、以下の実施の形態において、Ｐ型とＮ型とを逆転させた構造を排除するものではない。
【００１３】
（実施の形態１）
［構造］
以下、実施の形態１に係る固体撮像素子の構造について説明する。図１は、実施の形態１に係る固体撮像素子の全体の平面図である。
【００１４】
図１に示されるように、固体撮像素子１００は、基板１０１と、基板１０１上に実装された画素アレイ部１０２と、基板１０１上の画素アレイ部１０２の周囲に実装された周辺回路１０３とを備える。画素アレイ部１０２においては、複数のＡＰＤ（Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏｄｉｏｄｅ）がアレイ状に配置されている。複数のＡＰＤは、言い換えれば、マトリクス状に配置される。
【００１５】
図２は、画素アレイ部１０２の外周部（図１の破線で囲まれた部分）の平面図である。図３は、画素アレイ部１０２の外周部の断面図である。図３は、画素アレイ部１０２を図２のＩＩＩ−ＩＩＩ線において切断した場合の断面図である。
【００１６】
図２及び図３に示されるように、固体撮像素子１００は、半導体基板１０と、第一半導体層１１と、第二半導体層１２とを備える。なお、図３では、画素アレイ部１０２（つまり、固体撮像素子１００）の内側（つまり、Ｘ軸＋側）の領域は第一領域Ａ１として図示され、画素アレイ部１０２の外側（つまり、Ｘ軸−側）の領域が第二領域Ａ２として図示されている。図３では、Ｐ型の空乏層端ＬＰ１及びＮ型の空乏層端ＬＮ１が破線で図示されている。
【００１７】
半導体基板１０は、Ｐ型の半導体によって形成される。半導体基板１０は、具体的には、本体部１０ａと、本体部１０ａ上に位置し、第一半導体層１１と接する接合部１０ｂとを含む。本体部１０ａの不純物濃度は、例えば、１×１０１４〜１×１０１５ｃｍ−３であり、接合部１０ｂの不純物濃度は、例えば、１×１０１６〜１×１０１８ｃｍ−３である。このような不純物濃度の範囲内で、接合部１０ｂの不純物濃度は、本体部１０ａの不純物濃度よりも高い。
【００１８】
第一半導体層１１は、Ｎ型の半導体によって形成される。第一半導体層１１は、半導体基板１０の上方に位置する。第一半導体層１１は、具体的には、本体部１１ａと、本体部１１ａの下に形成され、半導体基板１０と接する（言い換えれば、接合する）接合部１１ｂとを備える。接合部１１ｂは、画素アレイ部１０２の第一領域Ａ１内に位置する。つまり、第一半導体層１１は、第一領域Ａ１において半導体基板１０と接する。
【００１９】
本体部１１ａの不純物濃度は、例えば、５×１０１６〜１×１０１９ｃｍ−３であり、接合部１１ｂの不純物濃度は、例えば、５×１０１６〜１×１０１８ｃｍ−３である。このような不純物濃度の範囲内で、接合部１０ｂの不純物濃度は、本体部１０ａの不純物濃度よりも高い。
【００２０】
半導体基板１０、及び、第一半導体層１１は、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含むＡＰＤ１を形成する。ＡＰＤ１は、光電変換部の一例である。具体的には、ＡＰＤ１は、Ｐ型の接合部１０ｂ及びＮ型の接合部１１ｂのＰＮ接合により形成される。
【００２１】
半導体基板１０の下面に逆バイアスの電圧が印加されると、半導体基板１０及び第一半導体層１１の境界部１４の近傍に、１個の信号電荷を多数に増倍させることができる電荷増倍領域が形成される。電荷増倍領域によれば、１フォトンの微弱な光を検出することが可能になる。増倍された信号電荷は、本体部１１ａに蓄積される。
【００２２】
なお、画素アレイ部１０２の外周部においては、ＡＰＤの形状などが良好でない場合がある。そこで、画素アレイ部１０２の外周部に形成されたＡＰＤ１は、例えば、図２に示される、ＡＰＤ１よりも内側に位置するＡＰＤ２と異なり、マスクされて使用されない。なお、実使用されるＡＰＤ２は、平面視において分離領域１５に囲まれている。分離領域１５は、Ｐ型の半導体によって形成される。分離領域１５の不純物濃度は、１×１０１６〜１×１０１７ｃｍ−３である。
【００２３】
第二半導体層１２は、Ｎ型の半導体によって形成される。第二半導体層１２は、第一領域Ａ１よりも外側の第二領域Ａ２において、半導体基板１０及び第一半導体層１１の間に位置する。第二半導体層１２の不純物濃度は、１×１０１６〜１×１０１７ｃｍ−３である。また、第二半導体層１２は、第一半導体層１１に外側から接し、第一半導体層１１の外側の側面を覆う。図３に示されるように、第二半導体層１２の外側の側面は、傾斜面である。第二半導体層１２は、例えば、不純物の注入によって形成される。
【００２４】
以下、第二半導体層１２によって得られる効果について比較例に係る固体撮像素子の断面図を参照しながら説明する。図４は、比較例に係る固体撮像素子の画素アレイ部の外周部の断面図である。
【００２５】
図４に示されるように、比較例に係る固体撮像素子１００ａが備える第二半導体層１２ａは、固体撮像素子１００が備える第二半導体層１２よりも厚みが薄い。また、図４においては、Ｐ型の空乏層端ＬＰ２、及び、Ｎ型の空乏層端ＬＮ２が破線で図示されている。固体撮像素子１００ａにおいては、Ｐ型の空乏層端ＬＰ２からＮ型の空乏層端ＬＮ２までの距離Ｄ２は短く、高電界が発生して耐圧が低下する懸念がある。また、リーク電流が生じる懸念もある。
【００２６】
これに対し、固体撮像素子１００においては、半導体基板１０の厚み方向において、第二半導体層１２は、半導体基板１０及び第一半導体層１１の境界部１４よりも下方の位置まで達している。そうすると、第二半導体層１２及び半導体基板１０の境界部１６が、半導体基板１０の下面に近づくため、半導体基板１０の上面側に空乏層が広がる。この結果、Ｐ型の空乏層端ＬＰ１からＮ型の空乏層端ＬＮ１までの距離Ｄ１は、距離Ｄ２に比べて長くなる。したがって、画素アレイ部１０２の外周部（つまり、端部）における電界が緩和される。この結果、耐圧が向上し、リーク電流が抑制される。
【００２７】
［効果等］
以上説明したように、固体撮像素子１００は、第一導電型の半導体基板１０と、半導体基板１０の上方に位置する第一導電型と異なる第二導電型の第一半導体層１１であって、第一領域Ａ１において半導体基板１０と接合する第一半導体層１１と、第一領域Ａ１よりも外側の第二領域Ａ２において、半導体基板１０及び第一半導体層１１の間に位置する第二半導体層１２であって、不純物濃度が第一半導体層１１よりも低い第二導電型の第二半導体層１２とを備える。固体撮像素子１００は、光検出器の一例である。第一導電型は、例えば、Ｐ型であり、第二導電型は、例えば、Ｎ型である。半導体基板１０、及び、第一半導体層１１は、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含むＡＰＤ１を形成し、半導体基板１０の厚み方向において、第二半導体層１２は、半導体基板１０及び第一半導体層１１の境界部１４よりも下方の位置まで達する。ＡＰＤ１は、光電変換部の一例である。
【００２８】
これにより、第二半導体層１２及び半導体基板１０の境界部１６が半導体基板１０の下面に近づくため、半導体基板１０の上面側に空乏層が広がる。この結果、Ｐ型の空乏層端ＬＰ１からＮ型の空乏層端ＬＮ１までの距離Ｄ１が比較的長くなり、電界が緩和される。この結果、耐圧が向上し、リーク電流が抑制される。
【００２９】
また、半導体基板１０は、本体部１０ａと、本体部１０ａの上に位置し第一半導体層１１と接する接合部１１ｂとを含む。本体部１０ａは、第三部分の一例であり、接合部１１ｂは、第四部分の一例である。
【００３０】
これにより、電荷増倍領域を形成しやすい効果が得られる。
【００３１】
（実施の形態２）
［構造］
以下、実施の形態２に係る固体撮像素子の構造について説明する。図５は、実施の形態２に係る固体撮像素子の画素アレイ部の外周部の断面図である。以下の実施の形態２では、実施の形態１との相違点を中心に説明が行われ、既出事項についての説明は省略される。
【００３２】
図５に示されるように、固体撮像素子２００は、半導体基板２０と、第一半導体層１１と、第二半導体層１２とを備える。
【００３３】
半導体基板２０は、Ｐ型の半導体によって形成される。半導体基板２０は、具体的には、基板本体部２０ａと、基板本体部２０ａ上の第二半導体層１２の外側に位置する上部２０ｂとを含む。基板本体部２０ａの不純物濃度は、例えば、１×１０１６〜１×１０１８ｃｍ−３であり、実施の形態１で説明された半導体基板１０の本体部１０ａの不純物濃度よりも高い。上部２０ｂの不純物濃度は、例えば、１×１０１４〜１×１０１５ｃｍ−３であり、実施の形態１で説明された半導体基板１０の本体部１０ａの不純物濃度とほぼ同程度である。上部２０ｂの不純物濃度は、基板本体部２０ａの不純物濃度よりも低い。
【００３４】
このように、半導体基板２０の基板本体部２０ａの不純物濃度は、半導体基板１０の接合部１０ｂの不純物濃度と同等であり、基板本体部２０ａは、全体的に不純物濃度が高い。また、基板本体部２０ａには、上側ほど不純物濃度が低くなる濃度勾配が形成され、基板本体部２０ａは、最も不純物濃度が低くなる部分で第一半導体層１１の接合部１１ｂと接合してもよい。これにより、半導体基板２０の深部（下部）で発生した電荷のＡＰＤ１へのドリフト速度が速まる。このような構成では、半導体基板２０の不純物濃度が比較的高いため、第二半導体層１２及び基板本体部２０ａの境界部２６から基板本体部２０ａ側に空乏層が伸びにくくなり、境界部２６から基板本体部２０ａ側に広がる空乏層だけで耐圧を確保することが困難になる。
【００３５】
ここで、第二半導体層１２によれば、境界部２６から第二半導体層１２側に空乏層を広げることができる。このため、耐圧を向上する効果が得られる。
【００３６】
なお、第二半導体層１２の不純物濃度が基板本体部２０ａの不純物濃度と同程度であれば、不純物が相殺されて第二半導体層１２のうち、第一半導体層１１と基板本体部２０ａとの間に位置するオーバーラップ領域１２ｂ（第二半導体層１２のうち破線で囲まれた部分）の実効的な不純物濃度は低くなる。また、第二半導体層１２の一部は、第一半導体層１１よりも外側に位置しており、第一半導体層１１の外側の側面は、第二半導体層１２によって覆われている。これにより、画素アレイ部のコーナー部のラウンディング効果による耐圧の低下と、リソグラフィの合わせずれによる耐圧の低下が抑制される。
【００３７】
また、上部２０ｂの不純物濃度が低いことにより、製造ばらつきによって意図せず不純物濃度が高い領域が形成されにくくなり、高電界発生が抑制される。
【００３８】
［効果等］
以上説明したように、固体撮像素子２００において、半導体基板２０は、基板本体部２０ａと、基板本体部２０ａの上の第二半導体層１２よりも外側に位置する上部２０ｂを含む。固体撮像素子２００は、光検出器の一例である。上部２０ｂの不純物濃度は、基板本体部２０ａの不純物濃度よりも低い。基板本体部２０ａは、第三部分の一例であり、上部２０ｂは、第四部分の一例である。
【００３９】
このように上部２０ｂの不純物濃度が低いことにより、製造ばらつきによって意図せず不純物濃度が高い領域が形成されにくくなり、高電界発生が抑制される。
【００４０】
（実施の形態３）
［構造］
以下、実施の形態３に係る固体撮像素子の構造について説明する。図６は、実施の形態３に係る固体撮像素子の画素アレイ部の外周部の平面図である。図７は、実施の形態３に係る固体撮像素子の画素アレイ部の外周部の断面図である。図７は、実施の形態３に係る固体撮像素子３００を図６のＶＩＩ−ＶＩＩ線において切断した場合の断面図である。以下の実施の形態３では、実施の形態１及び実施の形態２との相違点を中心に説明が行われ、既出事項についての説明は省略される。
【００４１】
図６及び図７に示されるように、固体撮像素子３００は、半導体基板３０と、第一半導体層３１と、第二半導体層３２と、分離領域３５と、ウェル３７と、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）３９とを備える。なお、図７に示される第一領域Ａ１は、ダミー画素領域であり、第一領域Ａ１よりも外側の第二領域Ａ２は、電界緩和領域であり、第一領域Ａ１よりも内側の第三領域Ａ３は、有効画素領域である。図７では、Ｐ型の空乏層端ＬＰ３が破線で図示されている。
【００４２】
半導体基板３０は、Ｐ型の半導体によって形成される。半導体基板３０は、具体的には、本体部３０ａと、本体部３０ａ上の第二半導体層３２よりも外側に位置する外周部３０ｂと、本体部３０ａ上の外周部３０ｂよりも外側に位置する最外周部３０ｃを含む。本体部３０ａの不純物濃度は、例えば、１×１０１６〜１×１０１９ｃｍ−３であり、外周部３０ｂの不純物濃度は、例えば、１×１０１６〜１×１０１８ｃｍ−３であり、最外周部３０ｃの不純物濃度は、５×１０１６〜１×１０１８ｃｍ−３である。外周部３０ｂの不純物濃度は、本体部３０ａにおける不純物濃度よりも低い。最外周部３０ｃの不純物濃度は、外周部３０ｂの不純物濃度よりも高い。なお、本体部３０ａには、上側ほど不純物濃度が低くなる濃度勾配が形成されている。また、本体部３０ａのうち、第一半導体層３１の直下に位置し第一半導体層３１に接する部分の不純物濃度は、例えば、１×１０１６〜１×１０１８ｃｍ−３である。
【００４３】
このように、最外周部３０ｃの不純物濃度が比較的高いことにより、横方向（図中のＸ軸方向）の空乏層の延伸を止めることができる。これにより、リーク電流の発生が抑制される。なお、最外周部３０ｃは、第二半導体層３２の外側の端から、半導体基板３０の厚み方向における空乏層幅と同じ程度離した領域に配置される。外周部３０ｂの横幅は、画素アレイ部の端部における空乏層の最小幅より広くなる。
【００４４】
また、外周部３０ｂの不純物濃度が低いことにより、製造ばらつき等によって意図しない不純物濃度が高い領域が形成されにくくなり、高電界発生が抑制される。
【００４５】
第一半導体層３１は、Ｎ型の半導体によって形成される。第一半導体層３１は、半導体基板３０の上方に位置する。
【００４６】
第一半導体層１１と異なり、第一半導体層３１は、細かく分離して形成されている。これにより、第一半導体層３１を形成するための不純物の注入の際に用いられるレジストの形状を安定させることができる。
【００４７】
第一半導体層３１は、具体的には、第二領域Ａ２内に位置する外側部３１ａと、第一領域Ａ１内に位置する内側部３１ｂとに分割されている。内側部３１ｂは、本体部３１ｂ１と、本体部３１ｂ１の下に形成され、半導体基板３０と接合する接合部３１ｂ２とを備える。
【００４８】
外側部３１ａ、及び、本体部３１ｂ１の不純物濃度は、例えば、５×１０１６〜１×１０１９ｃｍ−３であり、接合部３１ｂ２の不純物濃度は、例えば、５×１０１６〜１×１０１９ｃｍ−３である。このような不純物濃度の範囲内で、接合部３１ｂ２の不純物濃度は、外側部３１ａ及び本体部３１ｂ１の不純物濃度よりも高い。
【００４９】
半導体基板３０、及び、内側部３１ｂは、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含むＡＰＤ１を形成する。ＡＰＤ１は、光電変換部の一例である。
【００５０】
半導体基板３０の下面に逆バイアスの電圧が印加されると、半導体基板３０及び内側部３１ｂの境界部３４の近傍に、１個の信号電荷を多数に増倍させることができる電荷増倍領域が形成される。電荷増倍領域によれば、１フォトンの微弱な光を検出することが可能になる。増倍された信号電荷は、本体部３１ｂ１に蓄積される。
【００５１】
なお、画素アレイ部の外周部においては、ＡＰＤの形状などが良好でない場合がある。そこで、画素アレイ部の外周部に形成されたＡＰＤ１は、例えば、図６及び図７に示される、ＡＰＤ１よりも内側に位置するＡＰＤ２と異なり、マスクされて使用されない。つまり、ＡＰＤ１は、ダミー画素である。
【００５２】
実使用されるＡＰＤ２は、平面視において分離領域１５に囲まれている。分離領域３５は、Ｐ型の半導体によって形成される。分離領域３５の不純物濃度は、１×１０１５〜１×１０１８ｃｍ−３である。これに対し、外側部３１ａと内側部３１ｂとの間には、外側部３１ａ及び内側部３１ｂを電気的に分離するためのＰ型の分離領域３５が設けられない。外側部３１ａ及び内側部３１ｂは、例えば、配線Ｍ（図７において模式的に図示）によって電気的に接続される。
【００５３】
これにより、外側部３１ａと内側部３１ｂとの間に高い電界が発生することが抑制される。配線Ｍの電位が任意の電位に制御されれば、外側部３１ａ及び内側部３１ｂが確実に同じ電位となる。配線Ｍの電位は、例えば、ＡＰＤ１のリセット電位よりも低い電位に固定される。
【００５４】
第二半導体層３２は、Ｎ型の半導体によって形成される。第二半導体層３２は、第一領域Ａ１よりも外側の第二領域Ａ２において、半導体基板３０及び第一半導体層３１の外側部３１ａ間に位置する。第二半導体層１２の不純物濃度は、１×１０１６〜１×１０１８ｃｍ−３である。図７に示されるように、第二半導体層３２は、外側部３１ａに外側から接し、外側部３１ａの外側の側面を覆う。また、第二半導体層３２の外側の側面は、傾斜面である。第二半導体層３２によって得られる効果は、第二半導体層１２によって得られる効果と同様である。
【００５５】
ウェル３７には、ＡＰＤ２から出力される信号電荷を読み出すための画素回路が配置される。具体的には、ウェル３７の上面には、ＡＰＤ２から出力される信号電荷を読み出すためのトランジスタＴＲが配置される。ウェル３７は、半導体基板３０の上方であって、第一領域Ａ１よりも内側の第三領域Ａ３に位置する。ウェル３７及びＡＰＤ２の第一半導体層３１の間には、Ｐ型の分離領域３５が位置する。
【００５６】
ウェル３７は、具体的には、Ｐ型の第一ウェル３７ａと、第一ウェル３７ａの側面及び下面を覆う、Ｎ型の第二ウェル３７ｂとを含む。第二ウェル３７ｂは、半導体基板３０と接する接合部３７ｂ１と、接合部３７ｂ１上の本体部３７ｂ２とを含む。
【００５７】
第一ウェル３７ａ（接合部３７ｂ１及び本体部３７ｂ２）は、第二半導体層３２と同様に、第二ウェル３７ｂと半導体基板３０の間の空乏層を広げることができる。したがって、電荷のパンチスルーを抑制することができる。
【００５８】
また、ウェル３７は、半導体基板３０の厚み方向において第一半導体層３１よりも下方の位置まで達する。これにより、固体撮像素子３００の製造において、接合部３７ｂ１、及び、第二半導体層３２を、同一工程で同時に形成することができる。つまり、固体撮像素子３００の製造における工程数を削減することができる。また、合わせマージンを緊縮できるため、画素アレイ部の端部の領域の面積を縮小することが可能である。
【００５９】
なお、第一ウェル３７ａの不純物濃度は、５×１０１６〜１×１０１８ｃｍ−３であり、接合部３７ｂ１の不純物濃度は、１×１０１６〜１×１０１８ｃｍ−３であり、本体部３７ｂ２の不純物濃度は、５×１０１６〜１×１０１８ｃｍ−３である。このような不純物濃度の範囲内で、接合部３７ｂ１の不純物濃度は、本体部３７ｂ２の不純物濃度よりも低い。
【００６０】
ＳＴＩ３９は、半導体基板３０の上面のうち第一半導体層３１よりも外側の部分を覆う。平面視において、ＳＴＩ３９は、矩形環状（言い換えれば、額縁状）である。ＳＴＩ３９によれば、空乏層の体積を削減してリーク電流を抑制することができる。
【００６１】
［変形例］
図８は、実施の形態３の変形例に係る固体撮像素子の画素アレイ部の外周部の平面図である。実施の形態３の変形例に係る固体撮像素子４００が備える第二半導体層４２は、第二半導体層３２と異なり、細かく分離して形成されている。これにより、第二半導体層４２を形成するための不純物の注入の際に用いられるレジストの形状を安定させることができる。
【００６２】
［効果等］
以上説明したように、固体撮像素子３００は、さらに、半導体基板３０の上方であって、第一領域Ａ１よりも内側の第三領域Ａ３に位置するウェル３７と、ウェル３７及び第一半導体層３１の間に位置する第一導電型の分離領域とを備える。固体撮像素子３００は、光検出器の一例である。ウェル３７は、第一導電型の第一ウェル３７ａと、第一ウェル３７ａの側面及び下面を覆う、第二導電型の第二ウェル３７ｂとを含む。第一導電型は、例えば、Ｐ型であり、第二導電型は、例えば、Ｎ型である。ウェル３７の上面には、トランジスタＴＲが配置され、ウェル３７は、半導体基板３０の厚み方向において第一半導体層３１よりも下方の位置まで達する。
【００６３】
これにより、固体撮像素子３００の製造において、ウェル３７の接合部３７ｂ１、及び、第二半導体層３２を、同一工程で同時に形成することができる。つまり、固体撮像素子３００の製造における工程数を削減することができる。
【００６４】
また、半導体基板３０は、さらに、本体部３０ａの上の外周部３０ｂよりも外側に位置する最外周部３０ｃを含む。本体部３０ａは、第三部分の一例であり、外周部３０ｂは、第四部分の一例であり、最外周部３０ｃは、第五部分の一例である。最外周部３０ｃの不純物濃度は、外周部３０ｂの不純物濃度よりも高い。
【００６５】
このような不純物濃度が比較的高い最外周部３０ｃは、横方向の空乏層の延伸を止めることができる。したがって、リーク電流の発生が抑制される。
【００６６】
また、第一半導体層３１は、第二領域Ａ２内に位置する外側部３１ａと、第一領域Ａ１内に位置する内側部３２ａとに分割される。外側部３１ａと内側部３２ａとの間には、外側部３１ａ及び内側部３２ａを電気的に分離するための第一導電型の分離領域が設けられず、外側部３１ａ及び内側部３２ａは、配線Ｍによって電気的に接続される。
【００６７】
これにより、外側部３１ａと内側部３１ｂとの間に高い電界が発生することが抑制される。
【００６８】
また、固体撮像素子３００は、さらに、半導体基板３０の上面のうち第一半導体層３１よりも外側の部分を覆うＳＴＩ３９を備える。
【００６９】
これにより、空乏層の体積を削減してリーク電流を抑制することができる。
【００７０】
また、平面視において、ＳＴＩ３９は、矩形環状である。
【００７１】
これにより、空乏層の体積を削減してリーク電流を抑制することができる。
【００７２】
（その他の実施の形態）
以上、実施の形態に係る固体撮像素子について説明したが、本開示は、上記実施の形態に限定されるものではない。
【００７３】
例えば、上記実施の形態では、固体撮像素子について説明されたが、本開示は、画像を撮像しない固体撮像素子以外の光検出器（言い換えれば、光センサ）として実現されてもよい。
【００７４】
例えば、上記実施の形態において説明に用いられ数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。
【００７５】
また、上記実施の形態では、固体撮像素子が有する積層構造の各層を構成する主たる材料について例示しているが、固体撮像素子が有する積層構造の各層には、上記実施の形態の積層構造と同様の機能を実現できる範囲で他の材料が含まれてもよい。また、図面においては、各構成要素の角部及び辺は直線的に記載されているが、製造上の理由などにより、角部及び辺が丸みを帯びたものも本開示に含まれる。
【００７６】
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態、または、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。例えば、本開示は、固体撮像素子の製造方法として実現されてもよい。
【産業上の利用可能性】
【００７７】
本開示の固体撮像素子は、大規模な画素回路が必要な固体撮像装置に利用できる。本開示発明の固体撮像素子は、距離画像センサなどに応用できるため、産業上有用である。
【符号の説明】
【００７８】
１０、３０  半導体基板
１０ａ、１１ａ、３０ａ、３１ｂ１、３７ｂ２  本体部
１０ｂ、１１ｂ、３１ｂ２、３７ｂ１  接合部
１１、３１  第一半導体層
１２、１２ａ、３２、４２  第二半導体層
１２ｂ  オーバーラップ領域
１４、１６、２６、３４  境界部
１５  分離領域
２０  半導体基板
２０ａ  基板本体部
２０ｂ  上部
３０ｂ  外周部
３０ｃ  最外周部
３１ａ  外側部
３１ｂ、３２ａ  内側部
３５  分離領域
３７  ウェル
３７ａ  第一ウェル
３７ｂ  第二ウェル
３９  ＳＴＩ
１００、１００ａ、２００、３００、４００  固体撮像素子
１０１  基板
１０２  画素アレイ部
１０３  周辺回路
Ａ１  第一領域
Ａ２  第二領域
Ａ３  第三領域
Ｄ１、Ｄ２  距離
Ｍ  配線
ＴＲ  トランジスタ
【図１】
2019188244.tif 000003
【図２】
2019188244.tif 000004
【図３】
2019188244.tif 000005
【図４】
2019188244.tif 000006
【図５】
2019188244.tif 000007
【図６】
2019188244.tif 000008
【図７】
2019188244.tif 000009
【図８】
2019188244.tif 000010
【手続補正書】
【提出日】令和2年7月31日(2020.7.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一導電型の半導体基板と、
前記半導体基板の上方に位置する前記第一導電型と異なる第二導電型の第一半導体層であって、第一領域において前記半導体基板と接合する第一半導体層と、
前記第一領域よりも外側の第二領域において、前記半導体基板の上方に位置する第二半導体層であって、不純物濃度が前記第一半導体層よりも低い前記第二導電型の第二半導体層とを備え、
前記半導体基板、及び、前記第一半導体層は、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含む光電変換部を形成し、
前記半導体基板の厚み方向において、第二半導体層は、前記半導体基板及び前記第一半導体層の境界部よりも下方の位置まで達する
光検出器。
【請求項２】
前記光検出器は、さらに、
前記半導体基板の上方であって、前記第一領域よりも内側の第三領域に位置するウェルと、
前記ウェル及び前記第一半導体層の間に位置する前記第一導電型の分離領域とを備える
請求項１に記載の光検出器。
【請求項３】
前記ウェルは、前記第一導電型の第一ウェルと、前記第一ウェルの側面及び下面を覆う、前記第二導電型の第二ウェルとを含み、
前記ウェルの上面には、トランジスタが配置される
請求項２に記載の光検出器。
【請求項４】
前記ウェルは、前記半導体基板の厚み方向において前記第一半導体層よりも下方の位置まで達する
請求項２または３に記載の光検出器。
【請求項５】
前記半導体基板は、第三部分と、前記第三部分の上に位置し前記第一半導体層と接する第四部分とを含み、
前記第四部分の不純物濃度は、前記第三部分の不純物濃度よりも高い
請求項１〜４のいずれか１項に記載の光検出器。
【請求項６】
前記半導体基板は、第三部分と、前記第三部分の上の前記第二半導体層よりも外側に位置する第四部分を含む
請求項１〜４のいずれか１項に記載の光検出器。
【請求項７】
前記半導体基板は、さらに、前記第三部分の上の前記第四部分よりも外側に位置する第五部分を含み、
前記第五部分の不純物濃度は、前記第四部分の不純物濃度よりも高い
請求項６に記載の光検出器。
【請求項８】
前記第一半導体層は、前記第二領域内に位置する外側部と、前記第一領域内に位置する内側部とに分割され、
前記外側部と前記内側部との間には、前記外側部及び前記内側部を電気的に分離するための前記第一導電型の分離領域が設けられていない
請求項１〜７のいずれか１項に記載の光検出器。
【請求項９】
前記外側部及び前記内側部は、配線によって電気的に接続される
請求項８に記載の光検出器。
【請求項１０】
前記光検出器は、さらに、前記半導体基板の上面のうち前記第一半導体層よりも外側の部分を覆うＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を備える
請求項１〜９のいずれか１項に記載の光検出器。
【請求項１１】
平面視において、前記ＳＴＩは、矩形環状である
請求項１０に記載の光検出器。
【請求項１２】
前記光検出器は、アレイ状に配置される複数の前記光電変換部を備える
請求項１〜１１のいずれか１項に記載の光検出器。
【請求項１３】
第一導電型の半導体基板と、
前記半導体基板の上方に位置する前記第一導電型と異なる第二導電型の第一半導体層であって、第一領域において前記半導体基板と接合する第一半導体層と、
前記第一領域よりも外側の第二領域において、前記半導体基板の上方に位置する第二半導体層であって、不純物濃度が前記第一半導体層よりも低い前記第二導電型の第二半導体層と、
前記第一領域よりも内側の第三領域に配置され、アバランシェ増倍によって電荷が増倍される電荷増倍領域を含む光電変換部と、
前記第一領域及び前記第三領域の間に位置する前記第一導電型の分離領域とを備える
光検出器。
【請求項１４】
平面視において、前記光電変換部は前記分離領域に囲まれている
請求項１３に記載の光検出器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本体部１１ａの不純物濃度は、例えば、５×１０１６〜１×１０１９ｃｍ−３であり、接合部１１ｂの不純物濃度は、例えば、５×１０１６〜１×１０１８ｃｍ−３である。このような不純物濃度の範囲内で、接合部１１ｂの不純物濃度は、本体部１１ａの不純物濃度よりも高い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
また、半導体基板１０は、本体部１０ａと、本体部１０ａの上に位置し第一半導体層１１と接する接合部１０ｂとを含む。本体部１０ａは、第三部分の一例であり、接合部１０ｂは、第四部分の一例である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
実使用されるＡＰＤ２は、平面視において分離領域３５に囲まれている。分離領域３５は、Ｐ型の半導体によって形成される。分離領域３５の不純物濃度は、１×１０１５〜１×１０１８ｃｍ−３である。これに対し、外側部３１ａと内側部３１ｂとの間には、外側部３１ａ及び内側部３１ｂを電気的に分離するためのＰ型の分離領域３５が設けられない。外側部３１ａ及び内側部３１ｂは、例えば、配線Ｍ（図７において模式的に図示）によって電気的に接続される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
第二ウェル３７ｂ（接合部３７ｂ１及び本体部３７ｂ２）は、第二半導体層３２と同様に、第二ウェル３７ｂと半導体基板３０の間の空乏層を広げることができる。したがって、電荷のパンチスルーを抑制することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
また、第一半導体層３１は、第二領域Ａ２内に位置する外側部３１ａと、第一領域Ａ１内に位置する内側部３１ｂとに分割される。外側部３１ａと内側部３１ｂとの間には、外側部３１ａ及び内側部３１ｂを電気的に分離するための第一導電型の分離領域が設けられず、外側部３１ａ及び内側部３１ｂは、配線Ｍによって電気的に接続される。
【国際調査報告】
2019188244.tif 000011
2019188244.tif 000012
2019188244.tif 000013
2019188244.tif 000014