(57)【要約】  アナログ／デジタル変換装置１は、サンプリングクロック信号ＣＬＫと同期してアナログ入力信号ＩＮをサンプリング及び保持するＳ／Ｈ回路１０と、サンプリングクロック信号ＣＬＫを遅延させる遅延回路２０と、遅延されたサンプリングクロック信号ＣＬＫ＿ｄｅｌａｙと同期してＳ／Ｈ回路１０の出力信号Ｓ／Ｈ＿ｏｕｔをサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号ＯＵＴを出力するＡＤＣ回路３０と、サンプリングクロック信号ＣＬＫの周波数の変更に応じて、遅延回路２０におけるサンプリングクロック信号ＣＬＫの遅延時間を調整する遅延調整回路４０とを備える。
2020137656.tif 000002
【特許請求の範囲】
【請求項１】
サンプリングクロック信号と同期してアナログ入力信号をサンプリング及び保持するサンプルホールド回路と、
前記サンプリングクロック信号を遅延させる遅延回路と、
前記遅延されたサンプリングクロック信号と同期して前記サンプルホールド回路の出力信号をサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号を出力するアナログ／デジタル変換回路と、
前記サンプリングクロック信号の周波数の変更に応じて、前記遅延回路における前記サンプリングクロック信号の遅延時間を調整する遅延調整回路と、を備える
アナログ／デジタル変換装置。
【請求項２】
前記遅延調整回路は、前記サンプルホールド回路の前記出力信号が安定する安定領域において該出力信号を前記アナログ／デジタル変換回路がサンプリングするように、前記遅延時間を調整する
請求項１に記載のアナログ／デジタル変換装置。
【請求項３】
前記遅延調整回路は、
前記サンプリングクロック信号の周波数の上昇に応じて、前記遅延時間を短縮し、
前記サンプリングクロック信号の周波数の低下に応じて、前記遅延時間を延長する
請求項１又は２に記載のアナログ／デジタル変換装置。
【請求項４】
前記サンプリングクロック信号の周波数は、前記アナログ入力信号の最高周波数の２倍であるナイキスト周波数未満であり、
前記アナログ／デジタル変換装置は、無線周波数帯の前記アナログ入力信号に対してアナログ／デジタル変換を行うとともに、前記無線周波数帯よりも低い周波数帯への変換を行う
請求項１乃至３のいずれか１項に記載のアナログ／デジタル変換装置。
【請求項５】
前記安定領域は、前記サンプルホールド回路が前記アナログ入力信号をサンプリングした信号を保持する保持期間において、先頭のタイミング及び末尾のタイミングを除く、中心付近の領域である
請求項２に記載のアナログ／デジタル変換装置。
【請求項６】
請求項１乃至５のいずれか１項に記載のアナログ／デジタル変換装置を備える
無線通信装置。
【請求項７】
サンプリングクロック信号と同期してアナログ入力信号をサンプリング及び保持することと、
前記サンプリングクロック信号を遅延させることと、
前記遅延されたサンプリングクロック信号と同期して前記保持された信号をサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号を出力することと、
前記サンプリングクロック信号の周波数の変更に応じて、前記サンプリングクロック信号を遅延させる場合における前記サンプリングクロック信号の遅延時間を調整することと、を含む
アナログ／デジタル変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、アナログ／デジタル変換装置、無線通信装置、及びアナログ／デジタル変換方法に関する。
【背景技術】
【０００２】
従来、アナログ入力信号をサンプリング周波数に応じた離散時間でサンプリング及び保持するサンプルホールド回路と、サンプリングされた信号の振幅を量子化することでデジタル信号に変換するアナログ／デジタル変換回路とを有するアナログ／デジタル変換装置が知られている。【０００３】
通常、アナログ入力信号の最高周波数をサンプリング周波数の２分の１以下に制限することにより、サンプリング結果から基のアナログ入力信号を誤らずに復元できるとされている（ナイキストのサンプリング定理）。【０００４】
近年では、無線通信装置において無線波数（ＲＦ）帯のアナログ入力信号に対してアナログ／デジタル変換を行うとともにダウンコンバート（すなわち、ＲＦ帯よりも低い周波数帯への変換）を行うために、アナログ入力信号の最高周波数の２倍に満たないサンプリング周波数でサンプリングを行うアンダーサンプリングと呼ばれる技術が注目されている（例えば、特許文献１参照）。【０００５】
アンダーサンプリングを行うアナログ／デジタル変換装置では、アナログ入力信号の帯域幅（ＢＷ）に対して２倍以上のサンプリング周波数（Ｆｓ）を設定し、且つＮ次のナイキストゾーンにアナログ入力信号が収まっている必要があり、その条件でサンプリングされた第１ナイキストゾーン上のイメージに対してアナログ／デジタル変換を行う。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−７２４０６号公報
【発明の概要】
【０００７】
第１の態様に係るアナログ／デジタル変換装置は、サンプリングクロック信号と同期してアナログ入力信号をサンプリング及び保持するサンプルホールド回路と、前記サンプリングクロック信号を遅延させる遅延回路と、前記遅延されたサンプリングクロック信号と同期して前記サンプルホールド回路の出力信号をサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号を出力するアナログ／デジタル変換回路と、前記サンプリングクロック信号の周波数の変更に応じて、前記遅延回路における遅延時間を調整する遅延調整回路とを備える。
【０００８】
第２の態様に係る無線通信装置は、第１の態様に係るアナログ／デジタル変換装置を備える。
【０００９】
第３の態様に係るアナログ／デジタル変換方法は、サンプリングクロック信号と同期してアナログ入力信号をサンプリング及び保持することと、前記サンプリングクロック信号を遅延させることと、前記遅延されたサンプリングクロック信号と同期して前記保持された信号をサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号を出力することと、前記サンプリングクロック信号の周波数の変更に応じて、前記サンプリングクロック信号を遅延させる場合における前記サンプリングクロック信号の遅延時間を調整する遅延調整ことと、を含む。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係るアナログ／デジタル変換装置の構成を示すブロック図である。
【図２】一実施形態に係るアナログ／デジタル変換装置の動作波形を示すタイムチャートである。
【図３】一実施形態に係る遅延調整回路の動作例を示す図である。
【図４】一実施形態に係るアナログ／デジタル変換装置を備える無線通信装置の受信機の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
サンプルホールド回路が出力する信号をアナログ／デジタル変換回路で適切にサンプリングするためには、サンプルホールド回路に入力されるサンプリングクロック信号に対して、アナログ／デジタル変換回路に入力されるサンプリングクロック信号を遅延させる遅延回路を設ける必要がありうる。
【００１２】
また、現在の無線通信では様々なバンド（キャリア周波数）且つ広い帯域幅（例えば、１００ＭＨｚ以上）に対応する必要がある。そのため、アンダーサンプリングを行うためにアナログ入力信号の周波数及び帯域幅に応じてサンプリングクロック信号の周波数（すなわち、サンプリング周波数）が変更されることがある。
【００１３】
しかしながら、サンプリング周波数にかかわらず遅延回路における遅延時間が一定であると、アナログ／デジタル変換を適切に行うことができない懸念がある。
【００１４】
そこで、本開示は、サンプリング周波数が変更される場合であってもアナログ／デジタル変換を適切に行うことを可能とする。
【００１５】
図面を参照して実施形態について説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１６】
（アナログ／デジタル変換装置の構成）
図１は、一実施形態に係るアナログ／デジタル変換装置１の構成を示すブロック図である。図２は、一実施形態に係るアナログ／デジタル変換装置１の動作波形を示すタイムチャートである。なお、図２において、横軸は時間を示し、縦軸は振幅を示している。
【００１７】
アナログ／デジタル変換装置１は、ＲＦ帯のアナログ入力信号ＩＮに対してアナログ／デジタル変換を行うとともにダウンコンバート（すなわち、ＲＦ帯よりも低い周波数帯への変換）を行うために、アンダーサンプリングを行う。アンダーサンプリングでは、アナログ入力信号ＩＮの最高周波数の２倍であるナイキスト周波数に満たないサンプリング周波数（Ｆｓ）でサンプリングを行う。
【００１８】
アナログ／デジタル変換装置１は、図１に示すように、サンプルホールド（Ｓ／Ｈ）回路１０と、遅延回路２０と、アナログ／デジタル変換（ＡＤＣ）回路３０と、遅延調整回路４０とを有する。
【００１９】
Ｓ／Ｈ回路１０には、アナログ入力信号ＩＮ及びサンプリングクロック信号ＣＬＫが入力される。Ｓ／Ｈ回路１０は、図２に示すように、サンプリングクロック信号ＣＬＫと同期してアナログ入力信号ＩＮをサンプリング及び保持し、サンプリング及び保持された信号Ｓ／Ｈ＿ｏｕｔをＡＤＣ回路３０に出力する。
【００２０】
Ｓ／Ｈ回路１０は、図１に示すように、例えば、アナログ入力信号ＩＮ及びサンプリングクロック信号ＣＬＫが入力されるスイッチＳＷと、スイッチＳＷの出力側に設けられたキャパシタＣとを有する。
【００２１】
スイッチＳＷは、図２に示すように、サンプリングクロック信号ＣＬＫがハイレベル（Ｈレベル）のときに導通状態（ＯＮ状態）になり、アナログ入力信号ＩＮを出力する。一方、スイッチＳＷは、サンプリングクロック信号ＣＬＫがローレベル（Ｌレベル）のときに非導通状態（ＯＦＦ状態）になる。キャパシタＣは、スイッチＳＷがＯＮ状態からＯＦＦ状態に切り替わったときの電圧を保持する。
【００２２】
その結果、Ｓ／Ｈ回路１０は、図２に示すように、サンプリングクロック信号ＣＬＫがＨレベルのときにアナログ入力信号ＩＮのサンプリングを行い、サンプリングクロック信号ＣＬＫがＬレベルのときに、サンプリングされた信号を保持する。すなわち、サンプリングクロック信号ＣＬＫがＬレベルの期間が保持期間に相当する。
【００２３】
遅延回路２０には、サンプリングクロック信号ＣＬＫが入力される。遅延回路２０は、サンプリングクロック信号ＣＬＫを遅延させ、遅延させたサンプリングクロック信号ＣＬＫ＿ｄｅｌａｙをＡＤＣ回路３０に出力する。遅延回路２０における遅延時間Ｔｄは可変であり、遅延調整回路４０により遅延時間Ｔｄが調整されるように構成されている。
【００２４】
ＡＤＣ回路３０には、Ｓ／Ｈ回路１０の出力信号Ｓ／Ｈ＿ｏｕｔと、遅延回路２０が遅延させたサンプリングクロック信号ＣＬＫ＿ｄｅｌａｙとが入力される。ＡＤＣ回路３０は、図２に示すように、遅延されたサンプリングクロック信号ＣＬＫ＿ｄｅｌａｙと同期して出力信号Ｓ／Ｈ＿ｏｕｔをサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号ＯＵＴを出力する。ＡＤＣ回路３０は、Ｎ（Ｎ≧１）ビットのデジタル信号ＯＵＴを出力する。
【００２５】
ＡＤＣ回路３０でのサンプリングタイミングは、Ｓ／Ｈ回路１０でサンプリングされた信号が保持されている保持期間内に設定される必要がある。よって、この両者のサンプリングタイミングのずれである遅延時間Ｔｄを適切に設定しないと、Ｓ／Ｈ回路１０の出力信号Ｓ／Ｈ＿ｏｕｔがＡＤＣ回路３０に適切に取り込まれない。
【００２６】
（遅延調整回路の動作）
アンダーサンプリングを行うアナログ／デジタル変換装置１では、アナログ入力信号ＩＮの帯域幅（ＢＷ）に対して２倍以上のサンプリング周波数（Ｆｓ）を設定し、且つＮ次のナイキストゾーンにアナログ入力信号ＩＮが収まっている必要がある。アナログ／デジタル変換装置１では、その条件でサンプリングされた第１ナイキストゾーン上のイメージに対してアナログ／デジタル変換を行う。
【００２７】
また、現在の無線通信では様々なバンド（キャリア周波数）且つ広い帯域幅（例えば、１００ＭＨｚ以上）に対応する必要がある。そのため、アンダーサンプリングを行うためにアナログ入力信号ＩＮの周波数及び帯域幅に応じてサンプリングクロック信号ＣＬＫの周波数（サンプリング周波数）が変更されることがある。
【００２８】
サンプリング周期が変更されると、Ｓ／Ｈ回路１０の保持期間も変更されることになる。このため、遅延調整回路４０は、サンプリングクロック信号ＣＬＫの周波数（サンプリング周波数）の変更に応じて、遅延回路２０における遅延時間Ｔｄを調整する。
【００２９】
遅延調整回路４０は、サンプリングクロック信号ＣＬＫに基づいてサンプリング周波数（Ｆｓ）の変更を検知してもよいし、外部回路から入力される制御信号に基づいてサンプリング周波数（Ｆｓ）の変更を検知してもよい。
【００３０】
また、遅延調整回路４０は、サンプリング周波数（Ｆｓ）と遅延時間Ｔｄとを対応付けるテーブルを参照して遅延時間Ｔｄを決定してもよい。或いは、所定の計算式にサンプリング周波数（Ｆｓ）の値を適用することで遅延時間Ｔｄを決定してもよい。
【００３１】
例えば、遅延調整回路４０は、サンプリングクロック信号ＣＬＫの周波数の上昇に応じて、遅延時間Ｔｄを短縮する。遅延調整回路４０は、サンプリングクロック信号ＣＬＫの周波数の低下に応じて、遅延時間Ｔｄを延長する。
【００３２】
具体的には、遅延調整回路４０は、Ｓ／Ｈ回路１０の出力信号Ｓ／Ｈ＿ｏｕｔが安定する安定領域において該出力信号Ｓ／Ｈ＿ｏｕｔをＡＤＣ回路３０がサンプリングするように、遅延時間Ｔｄを調整する。安定領域とは、Ｓ／Ｈ回路１０における保持期間に相当する領域をいう。
【００３３】
但し、保持期間の先頭タイミング又は末尾のタイミングでは、出力信号Ｓ／Ｈ＿ｏｕｔが安定していないことがある。よって、安定領域は、保持期間の中心付近の領域であることが好ましい。例えば、１つの保持期間を時間方向に３等分した場合、中心の時間区間を安定領域としてもよい。
【００３４】
図３は、一実施形態に係る遅延調整回路４０の動作例を示す図である。図３（ａ）に示すサンプリングクロック信号ＣＬＫは、図３（ｂ）に示すサンプリングクロック信号ＣＬＫよりも周波数が高い。このため、遅延調整回路４０は、図３（ａ）に示す遅延時間Ｔｄ１に比べて、図３（ｂ）に示す遅延時間Ｔｄ２を延長している。
【００３５】
例えば、図３（ａ）に示すサンプリングクロック信号ＣＬＫから図３（ｂ）に示すサンプリングクロック信号ＣＬＫに変更する場合、遅延調整回路４０は、遅延時間Ｔｄを遅延時間Ｔｄ１から遅延時間Ｔｄ２へ延長する。
【００３６】
一方、図３（ｂ）に示すサンプリングクロック信号ＣＬＫから図３（ａ）に示すサンプリングクロック信号ＣＬＫに変更する場合、遅延調整回路４０は、遅延時間Ｔｄを遅延時間Ｔｄ２から遅延時間Ｔｄ１へ短縮する。
【００３７】
（その他の実施形態）
図４は、上述した実施形態に係るアナログ／デジタル変換装置１を備える無線通信装置の受信機の構成を示すブロック図である。
【００３８】
図４に示すように、無線通信装置は、上述した実施形態に係るアナログ／デジタル変換装置１に加えて、アンテナ２と、アナログ回路３と、デジタル回路４とを備える。
【００３９】
アンテナ２は、無線信号を受信し、受信した無線信号をアナログ回路３に出力する。
【００４０】
アナログ回路３は、ローノイズアンプ（ＬＮＡ）及びアナログフィルタ回路等を含む。アナログ回路３は、ＲＦ帯のアナログ信号をアナログ／デジタル変換装置１に出力する。
【００４１】
アナログ／デジタル変換装置１は、アナログ回路３から入力されたＲＦ帯のアナログ信号に対してアナログ／デジタル変換を行うとともに、ダウンコンバート（すなわち、ＲＦ帯よりも低い周波数帯への変換）を行い、デジタル信号をデジタル回路４に出力する。アナログ／デジタル変換装置１は、中間周波数（ＩＦ）帯へのダウンコンバートを行ってもよいし、ベースバンド（ＢＢ）帯へのダウンコンバートを行ってもよい。
【００４２】
デジタル回路４は、デジタルフィルタ処理等のデジタル信号処理を行うデジタル信号プロセッサ（ＤＳＰ）を含む。デジタル回路４は、アナログ／デジタル変換装置１から入力されたデジタル信号に対してデジタル信号処理を行って出力する。
【００４３】
なお、上述した実施形態に係るアナログ／デジタル変換装置１を半導体基板上に集積化し、半導体集積回路として構成してもよい。
【００４４】
以上、図面を参照して実施形態について詳しく説明したが、具体的な構成は上述のものに限られることはなく、要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
【００４５】
本願は、日本国特許出願第２０１８−２４１０３３号（２０１８年１２月２５日出願）の優先権を主張し、その内容の全てが本願明細書に組み込まれている。
【図１】
2020137656.tif 000003
【図２】
2020137656.tif 000004
【図３】
2020137656.tif 000005
【図４】
2020137656.tif 000006
【手続補正書】
【提出日】令和3年6月25日(2021.6.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
サンプリングクロック信号と同期してアナログ入力信号をサンプリング及び保持するサンプルホールド回路と、
前記サンプリングクロック信号を遅延させる遅延回路と、
前記遅延されたサンプリングクロック信号と同期して前記サンプルホールド回路の出力信号をサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号を出力するアナログ／デジタル変換回路と、
前記サンプリングクロック信号の周波数の変更に応じて、前記遅延回路における前記サンプリングクロック信号の遅延時間を調整する遅延調整回路と、を備える
アナログ／デジタル変換装置。
【請求項２】
前記遅延調整回路は、前記サンプルホールド回路の前記出力信号が安定する安定領域において該出力信号を前記アナログ／デジタル変換回路がサンプリングするように、前記遅延時間を調整する
請求項１に記載のアナログ／デジタル変換装置。
【請求項３】
前記遅延調整回路は、
前記サンプリングクロック信号の周波数の上昇に応じて、前記遅延時間を短縮し、
前記サンプリングクロック信号の周波数の低下に応じて、前記遅延時間を延長する
請求項１又は２に記載のアナログ／デジタル変換装置。
【請求項４】
前記サンプリングクロック信号の周波数は、前記アナログ入力信号の最高周波数の２倍であるナイキスト周波数未満であり、
前記アナログ／デジタル変換装置は、無線周波数帯の前記アナログ入力信号に対してアナログ／デジタル変換を行うとともに、前記無線周波数帯よりも低い周波数帯への変換を行う
請求項１乃至３のいずれか１項に記載のアナログ／デジタル変換装置。
【請求項５】
前記安定領域は、前記サンプルホールド回路が前記アナログ入力信号をサンプリングした信号を保持する保持期間において、先頭のタイミング及び末尾のタイミングを除く、中心付近の領域である
請求項２に記載のアナログ／デジタル変換装置。
【請求項６】
前記遅延調整回路は、外部回路から入力される制御信号に基づいて前記サンプリングクロック信号の周波数の変更を検知する
請求項１乃至５のいずれか１項に記載のアナログ／デジタル変換装置。
【請求項７】
請求項１乃至６のいずれか１項に記載のアナログ／デジタル変換装置を備える
無線通信装置。
【請求項８】
サンプリングクロック信号と同期してアナログ入力信号をサンプリング及び保持することと、
前記サンプリングクロック信号を遅延させることと、
前記遅延されたサンプリングクロック信号と同期して前記保持された信号をサンプリングするとともに、該サンプリングした信号の振幅に応じたデジタル信号を出力することと、
前記サンプリングクロック信号の周波数の変更に応じて、前記サンプリングクロック信号を遅延させる場合における前記サンプリングクロック信号の遅延時間を調整することと、を含む
アナログ／デジタル変換方法。
【国際調査報告】
2020137656.tif 000007
2020137656.tif 000008
2020137656.tif 000009
2020137656.tif 000010