(57)【要約】  プラズマ処理方法は、シリコン基板にＳＴＩを形成するプラズマ処理方法において、パルス変調された高周波電力により生成されたプラズマを用いて前記シリコン基板にトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後、酸素ガスのみを用いて前記シリコン基板を酸化させる酸化工程とを有し、前記トレンチ形成工程と前記酸化工程を複数回、繰り返す。
2020100338.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板にＳＴＩを形成するプラズマ処理方法において、
パルス変調された高周波電力により生成されたプラズマを用いて前記シリコン基板にトレンチを形成するトレンチ形成工程と、
前記トレンチ形成工程後、酸素ガスのみを用いて前記シリコン基板を酸化させる酸化工程とを有し、
前記トレンチ形成工程と前記酸化工程を複数回、繰り返すことを特徴とするプラズマ処理方法。
【請求項２】
請求項１に記載のプラズマ処理方法において、
前記酸化工程は、連続放電によるプラズマを用いて行われることを特徴とするプラズマ処理方法。
【請求項３】
請求項１に記載のプラズマ処理方法において、
前記トレンチ形成工程は、パルス変調された高周波電力を前記シリコン基板が載置される試料台に供給しながら行われることを特徴とするプラズマ処理方法。
【請求項４】
請求項２に記載のプラズマ処理方法において、
前記トレンチ形成工程は、パルス変調された高周波電力を前記シリコン基板が載置される試料台に供給しながら行われることを特徴とするプラズマ処理方法。
【請求項５】
請求項４に記載のプラズマ処理方法において、
前記プラズマを生成するためのパルス変調された高周波電力のデューティー比は、前記試料台に供給されパルス変調された高周波電力のデューティー比より大きいことを特徴とするプラズマ処理方法。
【請求項６】
請求項５に記載のプラズマ処理方法において、
前記トレンチ形成工程は、塩素ガスとメタンガスとアルゴンガスの混合ガスを用いて行われることを特徴とするプラズマ処理方法。
【請求項７】
請求項１に記載のプラズマ処理方法において、
ｆｉｎ ＦＥＴのｆｉｎを形成するｆｉｎ形成工程をさらに有し、
前記トレンチ形成工程は、前記ｆｉｎ形成工程後に行われることを特徴とするプラズマ処理方法。
【請求項８】
請求項２に記載のプラズマ処理方法において、
ｆｉｎ ＦＥＴのｆｉｎを形成するｆｉｎ形成工程をさらに有し、
前記トレンチ形成工程は、前記ｆｉｎ形成工程後に行われることを特徴とするプラズマ処理方法。
【請求項９】
請求項５に記載のプラズマ処理方法において、
ｆｉｎ ＦＥＴのｆｉｎを形成するｆｉｎ形成工程をさらに有し、
前記トレンチ形成工程は、前記ｆｉｎ形成工程後に行われることを特徴とするプラズマ処理方法。
【請求項１０】
請求項６に記載のプラズマ処理方法において、
ｆｉｎ ＦＥＴのｆｉｎを形成するｆｉｎ形成工程をさらに有し、
前記トレンチ形成工程は、前記ｆｉｎ形成工程後に行われることを特徴とするプラズマ処理方法。
【請求項１１】
請求項１０に記載のプラズマ処理方法において、
前記酸化工程は、変調されていない高周波電力を前記試料台に供給しながら行われることを特徴とするプラズマ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ処理方法に関する。
【背景技術】
【０００２】
近年、半導体の微細化が促進され、デバイスの構造にも影響を与えている。例えば、従来のトランジスタ構造では、ゲート長の縮小に伴うソースドレイン間の短チャネル効果による閾値電圧低下を無視できなくなっている。そこで、Ｆｉｎ（以下、ｆｉｎともいう）と呼ばれるソース、ドレイン電極をゲート電極側壁に設けるＦｉｎ ＦＥＴ（Fin-Field Effect Transistor）構造が用いられるようになった。【０００３】
一般的なＦｉｎ ＦＥＴにおいては、ポリシリコンゲート電極に交差するＦｉｎにイオン打ち込みを行ってソース、ドレイン電極が形成され、トランジスタの駆動電流が制御される。この際、所望のＦｉｎの高さが得られないと、Ｆｉｎの面積が減少することから、トランジスタの駆動電流の低下の要因となる。また、Ｆｉｎの側壁形状にラフネスが発生すると、デバイスパフォーマンスが低下するため、Ｆｉｎの側壁は極力垂直に近い形状が求められる。【０００４】
一方、半導体の製造分野においては、素子分離技術として浅溝分離（Shallow Trench Isolation:以下ＳＴＩと略称する）が用いられている。ＳＴＩでは、例えば異方性エッチングによりシリコン基板にトレンチ（エッチング溝とも言う）が形成される。そして、このトレンチを組み合わせて、Ｆｉｎを形成することができる。【０００５】
ところで、一般的なシリコン基板には、トレンチの幅が比較的に狭く、かつトレンチが比較的密に設けられている領域（以下、密部パターンと略称する）と、トレンチ幅が広く、かつトレンチが比較的疎に設けられている領域（以下、疎部パターンと略称する）が形成される。【０００６】
そして、エッチングによるシリコン基板にトレンチを形成する工程では、密部パターンおよび疎部パターンにおいて、トレンチの深さおよび形状が同じになるようにエッチングすることが、安定したデバイスパフォーマンスを確保する上で必要不可欠である。しかしながら、密部パターンおよび疎部パターンが混在するシリコン基板をエッチングすると、密部パターンにおけるエッチング速度は遅く、疎部パターンにおけるエッチング速度は速くなって、均一なトレンチ深さが得られない。かかる現象を疎密マイクロローディングという。【０００７】
さらに上述したように、Ｆｉｎ ＦＥＴ構造を有するデバイスでは、Ｆｉｎのシリコン側壁に極力垂直に近い形状が求められる。【０００８】
特許文献１には、第１の工程と、第２の工程と、第３の工程とを複数回繰り返すことにより、所定の深さのトレンチをシリコン基板に形成する技術が開示されている。より具体的には、第１の工程ではＣｌ２ガスを用いてエッチングし、第２の工程ではＡｒガスとＣＦ４ガスにてトレンチ側面に堆積した堆積物を除去し、第３の工程ではＯ２ガスとＡｒガスとの混合ガスにてトレンチ側面および底面を酸化させることが開示されている。さらに、以上の３つの工程を複数回繰り返すことによって、疎密マイクロローディングを軽減することも開示されている。【０００９】
更に、特許文献２には、パルス変調電力の印加方法として、プラズマはパルス変調により制御し、基板バイアスは連続電力にパルス状電力を重畳させるように制御するプラズマエッチング方法が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１５−５０４４０号公報
【特許文献２】特開２０１４−２２０３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上面にハードマスクを設けたシリコン基板を、特許文献１に開示された技術によりエッチングを行うことで、疎密マイクロローディングを低減することはできる。しかしながら、特許文献１に開示された処理は第二の工程を含むため、それによりＦｉｎのシリコン側壁にラフネスが発生するという問題がある。【００１２】
特許文献１の技術を使用してエッチングを行った後の形状を図４に示す。特許文献１に開示された第二の工程は、ＡｒガスとＣＦ４ガスを用いたプロセスであり、シリコン系の反応生成物を除去する目的で行われる。しかし、フッ素がＦｉｎのシリコン側壁２０１のエッチングに関与して、図４に示すようにラフネス（凹凸）が発生する原因となっている。【００１３】
シリコン側壁２０１のラフネスを低減するには、第二の工程を省いて繰り返しエッチングする必要があるが、それにより第一の工程によって付着する堆積物の低減が不十分となる。【００１４】
一方、特許文献２には、三フッ化窒素ガスと酸素ガスの混合ガスを用いたプラズマにより溝の内部に堆積した堆積膜を除去する工程が開示されている。しかし、このような工程を追加で実行すると、処理時間が長くなるから好ましくない。【００１５】
本発明は、シリコン基板のエッチングにおいて、シリコン側壁のラフネスを低減しつつ、疎密マイクロローディングを低減できるプラズマ処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、代表的な本発明のプラズマ処理方法は、シリコン基板にＳＴＩを形成するプラズマ処理方法において、
パルス変調された高周波電力により生成されたプラズマを用いて前記シリコン基板にトレンチを形成するトレンチ形成工程と、
前記トレンチ形成工程後、酸素ガスのみを用いて前記シリコン基板を酸化させる酸化工程とを有し、
前記トレンチ形成工程と前記酸化工程を複数回、繰り返すことにより達成される。
【発明の効果】
【００１７】
本発明により、シリコン基板のエッチングにおいて、シリコン側壁のラフネスの低減及び疎密マイクロローディングの低減を両立するプラズマ処理方法を提供することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本実施形態におけるプラズマエッチング装置の概略図である。
【図２】図２は、本実施形態における半導体の製造工程を説明する半導体基板の要部断面図である。
【図３】図３は、本実施形態における半導体の製造工程中の図２と同じ箇所の要部断面図である。
【図４】図４は、従来技術における半導体の製造工程中の図２と同じ箇所の要部断面図である。
【図５】図５は、本実施形態における半導体の製造工程中の図２と同じ箇所の要部断面図である。
【図６】図６は、本実施形態における半導体の製造工程中の図２と同じ箇所の要部断面図である。
【図７】図７は、本実施形態における半導体の製造工程中の図２と同じ箇所の要部断面図である。
【図８】図８は、本実施形態における半導体の製造工程のフローチャートである。
【発明を実施するための形態】
【００１９】
以下、本願発明の実施形態について、図面を参照しながら説明する。図１は本実施形態にかかるプラズマ処理方法を実施するために使用するプラズマ処理装置の概略全体構成を示す断面図である。
【００２０】
プラズマ処理装置は、真空処理室１０１と、この真空処理室１０１内に設けられた下部電極（試料台）１０３と、石英などのマイクロ波透過窓１０４と、その上方に設けられた導波管１０５と、マグネトロン（プラズマ発生装置）１０６と、マグネトロン駆動電源１１３と、真空処理室１０１の周りに設けられたソレノイドコイル１０７と、下部電極１０３に接続された静電吸着電源１０８と、基板バイアス電源１０９と、マグネトロン駆動電源１１３及び基板バイアス電源１０９の供給電力を制御するための電力制御部１１４と、から成る。下部電極１０３は、シリコン基板２０３を保持するウエハ載置面を備えている。
【００２１】
マグネトロン駆動電源１１３がプラズマ発生用電力をマグネトロン１０６に供給し、基板バイアス電源１０９は、基板バイアス電力を下部電極１０３に供給する。
【００２２】
さらに、真空処理室１０１にシリコン基板２０３を搬入し又はそこから搬出するためにウエハ搬入口１１０が設けられ、真空処理室１０１にガスを供給するためのガス供給口１１１が設けられている。
【００２３】
次に、上記のように構成されたプラズマ処理装置の動作を説明する。真空処理室１０１の内部を減圧した後、エッチングガスをガス供給口１１１から真空処理室１０１内に供給し、所望の圧力に調整する。
【００２４】
続いて、静電吸着電源１０８により直流電圧を数百Ｖ印加することで、シリコン基板２０３を下部電極１０３の上の配置面に静電吸着させる。その後、マグネトロン駆動電源１１３からプラズマ発生用電力を供給されたとき（オン時）に、マグネトロン１０６から周波数２．４５ＧＨｚのマイクロ波を発振する。このマイクロ波は、導波管１０５を通して真空処理室１０１内に伝播される。なお、プラズマ発生用電力が供給されないとき（オフ時）は、マグネトロン１０６はマイクロ波の発振を停止する。
【００２５】
真空処理室１０１内には、ソレノイドコイル１０７によって磁場が発生させられており、この磁場と、発振されたマイクロ波の相互作用により、真空処理室１０１内に高密度のプラズマ１１２が生成される。
【００２６】
プラズマ１１２が生成された後、基板バイアス電源１０９から下部電極１０３に高周波電力が供給され、プラズマ中のイオンがウエハへ入射するエネルギーを制御することで、シリコン基板２０３のエッチング処理を行うことができる。
【００２７】
そして、マグネトロン１０６に供給される電力をパルス変調することで、パルスプラズマを発生させることができる。より具体的には、０％を超え、１００％未満のデューティー比でプラズマ発生用電力がオン／オフされると、定常放電時と比べてプラズマ発生時の電子密度や電子温度、ラジカル密度が高くなる。なお、この際に生じるプラズマを、パルスプラズマと称する。
【００２８】
また、基板バイアス電源１０９の出力もパルス変調されて、パルス変調された電力を下部電極１０３に印加することができる。プラズマ発生用電力あるいは基板バイアス電力は、電力制御部１１４によって制御される。
【００２９】
ここで、デューティー比とは、電力のオン／オフ合計時間に対する、オン時間の割合をいうものとする。
【００３０】
なお、仕様条件に合わせて、プラズマ発生用電力のデューティー比は１５〜４０％の範囲内で適宜変更でき、また基板バイアス電力のデューティー比は５〜４０％の範囲内で適宜変更できる。ただし、プラズマ発生用電力がオンの時のみ、基板バイアス電力がオンされるように制御される。
【００３１】
以下に、図２〜図８を参照して、このプラズマ処理装置を用いたＳＴＩのプラズマ処理方法の実施形態を述べる。図２に示すように、初期構造として、シリコン基板２０３の上にハードマスク２０２を形成する。ハードマスク２０２は、所定間隔にパターニングされた密部パターンＤＰと、密部パターンＤＰより広い間隔でパターニングされた疎部パターンＳＰとを有する。密部パターンＤＰにおける隣り合うハードマスク２０２の間隔は、２０ｎｍ以下、例えば１０ｎｍ程度である。
【００３２】
プラズマ処理により、Ｆｉｎが形成されたシリコン基板２０３の形状を図３に示す。Ｆｉｎを形成するプロセスは、以下の通りである。
（１）真空処理室１０１内にＣｌ２ガスを供給して０．４Ｐａ以下の圧力とし、且つパルスプラズマを形成するためのプラズマ発生用電力のデューティー比を４０％以下とするプロセス条件で、シリコン基板２０３をエッチングする（第一の工程、図８のステップＳ１１）。
（２）真空処理室１０１内にＳＦ６とＣＨＦ３の混合ガスを供給し、シリコン基板２０３を垂直加工処理する（第二の工程、図８のステップＳ１２）。ここで、垂直加工処理とは、シリコン基板２０３の表面に対して略垂直に加工する処理をいう。
（３）真空処理室１０１内にＯ２ガスを供給し、基板バイアス電源の電力５Ｗ以下、処理時間１０秒以下とするプロセス条件で、シリコン基板２０３の表面を酸化させる（第三の工程、図８のステップＳ１３）。
（４）第一工程から第三の工程を複数回繰り返し、トレンチ深さが４０ｎｍ以上になるまでエッチング処理を行う。第一工程から第三の工程を複数回繰り返す工程を、ｆｉｎ ＦＥＴのｆｉｎを形成するｆｉｎ形成工程という。
【００３３】
本実施形態では第一工程から第三の工程を７回繰り返してエッチング処理を行い、それによりトレンチ深さを６５ｎｍとした。並行して形成したトレンチの間がＦｉｎとなる。
【００３４】
なお、本実施形態ではトレンチ深さが６５ｎｍとなるまでエッチング処理したが、これに限らずＦｉｎを形成できる所定の深さまでエッチング処理すれば足りる。
【００３５】
また、Ｆｉｎの形成後は、疎密マイクロローディングによるトレンチ深さの差が２５ｎｍとなったが、シリコン側壁２０１にはラフネスが発生していない。次のＳＴＩを形成する工程にて、疎密マイクロローディングを低減するプラズマエッチング処理を実施する。
【００３６】
本実施形態のプラズマエッチング処理方法として、ｆｉｎ形成工程後に、さらにパルスプラズマ及びＣｌ２ガスを用いた第四の工程（トレンチ形成工程）と、連続放電によるプラズマ及びＯ２ガスのみを用いた第五の工程（酸化工程）を繰り返し行う。これにより、Ｆｉｎを構成するシリコン側壁２０１にラフネスを発生させずに、エッチング処理することが可能になる。
【００３７】
より具体的に、ＳＴＩを形成する工程を説明する。表１に、本実施形態における第四の工程及び第五の工程にかかる処理条件の一例をまとめて示す。
【００３８】
【表１】
2020100338.tif 000003
【００３９】
まず、図５に示すように、第四の工程（図８のステップＳ１４）でハードマスク２０２を用いたエッチングにより、シリコン基板２０３にトレンチを形成する。処理条件としてＣｌ２ガスを用い、Ｃｌ２ガスの流量を２００ｍｌ／ｍｉｎ以下、圧力を０．３Ｐａ以下とすると好ましい。代表的にはＣｌ２ガス流量を１００ｍｌ／ｍｉｎ、Ａｒガス流量を３０ｍｌ／ｍｉｎ、ＣＨ４ガスを４ｍｌ／ｍｉｎ以下、圧力を０．１Ｐａとした。
第四の工程は、パルス変調された高周波電力をシリコン基板２０３が載置される下部電極１０３に供給しながら行われると好ましい。また、プラズマを生成するためのパルス変調された高周波電力のデューティー比は、下部電極１０３に供給されパルス変調された高周波電力のデューティー比より大きいと好ましい。
【００４０】
なお、本実施形態ではＡｒガスを使用したが、Ｈｅガスに置き換えまたは適宜混合させてもよく、それによっても、Ａｒガス単独の場合と同等の効果が得られる。
【００４１】
ここで、プラズマ発生用電力を８００Ｗ、デューティー比を４０％とし、基板バイアス電力を４００Ｗ、デューティー比を２５％とし、プラズマ発生用電力と基板バイアス電力をパルス変調させるＤｕａｌ ＴＭ(Ｔｉｍｅ Ｍｏｄｕｌａｔｉｏｎ)によって同期させた。
【００４２】
また、第四の工程ではＤｕａｌ ＴＭによってパルス変調させることで、ハードマスク２０２への堆積物の付着を抑制することができる。さらに、ガス圧力を低くすることでエッチング中の反応生成物は減少し、ハードマスク２０２に付着する堆積物がより減少する。
【００４３】
そのため、従来技術の第二の工程のようなシリコン系の反応生成物を除去する工程は不要となり、Ｆｉｎのラフネスを低減できる。また、第四の工程の処理時間が長すぎると、疎部パターンＳＰのエッチングが進行しやすく疎密マイクロローディングの悪化を招くため、第四の工程の処理時間は８秒とした。
【００４４】
次に図６に示すように、第五の工程（図８のステップＳ１５）で、ハードマスク２０２の側面および上面、ならびにシリコン表面に酸化部分２０４を形成する。この酸化部分２０４を設けることによって、その後に第四の工程が繰り返されて実行されるときに、シリコン基板２０３をさらに深さ方向にエッチングする際、ハードマスク２０２の側面およびシリコン側壁２０１のエッチングを防ぐことが出来る。
【００４５】
第五の工程の処理条件として、Ｏ２ガスのみを用いて、プラズマ発生用電力９００Ｗの連続波でプラズマを生成し、基板バイアス電力５Ｗの連続波を印加させつつプラズマ処理をした。基板バイアス電力を印加させることで、密部パターンＤＰのシリコン側壁２０１が酸化されやすくなり、ラフネスの発生を防止する。しかし、１０Ｗ以上印加させると、深さ方向のエッチングが抑制されるので、疎密マイクロローディングが悪化する。よって、基板バイアス電力は５Ｗの連続波とした。
第五の工程は、変調されていない高周波電力を下部電極１０３に供給しながら行われると好ましい。
【００４６】
第五の工程ではＯ２ガスの流量が多く、処理時間が長いと密部パターンＤＰの領域において露出したシリコン表面が過剰に酸化されるため、その後に第四の工程が繰り返されて実行されるときに、シリコン基板２０３のエッチングが阻害される。また、圧力が低すぎると疎部パターンＳＰに露出したシリコン表面が酸化しにくいので、深さ方向のエッチングを抑制できず、疎密マイクロローディング悪化の原因となる。そのため、Ｏ２のガス流量は１００ｍｌ／ｍｉｎ以下、圧力を０．８Ｐａ以下、処理時間は７秒とした。
【００４７】
本実施形態では、第四の工程の処理時間は８秒、第五の工程の処理時間は７秒としたが、いずれも処理時間が長すぎると、疎密マイクロローディング悪化の原因となる。そのため、第四の工程と第五の工程は、処理時間が１０秒以内であることが好ましく、それにより同様な効果が得られる。
【００４８】
表１に示す処理条件で、図５（第四の工程）、図６（第五の工程）を用いて説明した二つの工程を所定の深さになるように繰り返しエッチングする。本実施形態では、トレンチ深さが１１０ｎｍになるように５回繰り返した。
【００４９】
図７に示すように、疎密マイクロローディングによるトレンチ深さの差は１０ｎｍまで減少した。本実施形態ではトレンチ深さが１１０ｎｍとなるまでエッチングをしたが、第四の工程と第五の工程を５回以上多く繰り返すと好ましく、それによりトレンチ深さが１１０ｎｍ以上となるようエッチングすることができる。
【００５０】
以上述べたように、本実施形態によれば、第四の工程によりエッチング中に反応生成物を減らし、第五の工程にてシリコン表面を過度な保護を回避することにより、堆積物の堆積を抑制しつつ、疎密マイクロローディングの低減と、Ｆｉｎのシリコン側壁におけるラフネスの低減との両立を実現することができる。
【００５１】
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態における構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態における構成の一部について、他の構成の追加・削除・置換をすることも可能である。
【符号の説明】
【００５２】
１０１・・・真空処理室、１０２・・・ウエハ、１０３・・・下部電極、１０４・・・マイクロ波透過窓、１０５・・・導波管、１０６・・・マグネトロン、１０７・・・ソレノイドコイル、１０８・・・静電吸着電源、１０９・・・基板バイアス電源、１１０・・・ウエハ搬入口、１１１・・・ガス供給口、１１２・・・プラズマ、１１３・・・マグネトロン駆動電源、２０１・・・シリコン側壁、２０２・・・ハードマスク、２０３・・・シリコン基板、２０４・・・酸化部分
【図１】
2020100338.tif 000004
【図２】
2020100338.tif 000005
【図３】
2020100338.tif 000006
【図４】
2020100338.tif 000007
【図５】
2020100338.tif 000008
【図６】
2020100338.tif 000009
【図７】
2020100338.tif 000010
【図８】
2020100338.tif 000011
【国際調査報告】
2020100338.tif 000012
2020100338.tif 000013
2020100338.tif 000014
2020100338.tif 000015