(57)【要約】  一実施の形態として、Ｓｉを主成分とする基板１０と、基板１０上に形成された、ＡｌＮ層１１ａを最下層とする、窒化物半導体から構成されるバッファ層１１と、バッファ層１１上に形成された、Ｇａを含む窒化物半導体層１２と、を備え、基板１０の電気抵抗率が５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲内にあり、バッファ層１１の厚さが１８００ｎｍ以上、４４００ｎｍ未満の範囲内にある、半導体ウエハー１を提供する。
2019151441.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを主成分とする基板と、
前記基板上に形成された、ＡｌＮ層を最下層とする、窒化物半導体から構成されるバッファ層と、
前記バッファ層上に形成された、Ｇａを含む窒化物半導体層と、
を備え、
前記基板の電気抵抗率が５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲内にあり、
前記バッファ層の厚さが１８００ｎｍ以上、４４００ｎｍ未満の範囲内にある、
半導体ウエハー。
【請求項２】
前記基板の電気抵抗率が０．１Ωｃｍ以下であり、
前記バッファ層の厚さが２４００ｎｍ以上である、
請求項１に記載の半導体ウエハー。
【請求項３】
前記基板の電気抵抗率が１Ωｃｍ以上であり、
前記バッファ層の厚さが３８００ｎｍ未満である、
請求項１に記載の半導体ウエハー。
【請求項４】
縦方向の耐圧が６００Ｖ以上である、
請求項１〜３のいずれか１項に記載の半導体ウエハー。
【請求項５】
所定の縦方向の耐圧を有する半導体ウエハーの製造方法であって、
Ｓｉを主成分とする基板上に、ＡｌＮ層を最下層とする、窒化物半導体から構成されるバッファ層を形成する工程と、
前記バッファ層上にＧａを含む窒化物半導体層を形成する工程と、
を含み、
前記バッファ層を形成する工程において、前記所定の縦方向の耐圧を得るための、前記基板の電気抵抗率に応じた厚さの前記バッファ層を形成する、
半導体ウエハーの製造方法。
【請求項６】
前記基板の電気抵抗率が５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲内にあり、
前記バッファ層を形成する工程において、１８００ｎｍ以上、４４００ｎｍ未満の範囲内にある厚さの前記バッファ層を形成する、
請求項５に記載の半導体ウエハーの製造方法。
【請求項７】
前記基板の電気抵抗率が０．１Ωｃｍ以下であり、
前記バッファ層を形成する工程において、２４００ｎｍ以上の厚さの前記バッファ層を形成する、
請求項６に記載の半導体ウエハーの製造方法。
【請求項８】
前記基板の電気抵抗率が１Ωｃｍ以上であり、
前記バッファ層を形成する工程において、３８００ｎｍ未満の厚さの前記バッファ層を形成する、
請求項６に記載の半導体ウエハーの製造方法。
【請求項９】
前記所定の縦方向の耐圧が、６００Ｖ以上である、
請求項５〜８のいずれか１項に記載の半導体ウエハーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハー及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＨＥＭＴ（High Electron Mobility Transistor）等の半導体デバイス用に、Ｓｉ基板上に窒化物半導体結晶を成長させた半導体ウエハーを形成する技術が知られている（例えば、非特許文献１参照）。【０００３】
非特許文献１の半導体ウエハーは、電気抵抗率が０．０２Ωｃｍ程度の直径４インチのＳｉ基板上に、厚さ２．４μｍのＡｌを含む遷移層と、厚さ１．６μｍのＧａＮバッファ層と、厚さ３０ｎｍの意図的なドーピングを行っていないＡｌ0.25Ｇａ0.75Ｎバリア層を形成したものである。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Chunhua Zhou、外３名、「Vertical Leakage/Breakdown Mechanisms in AlGaN/GaN-on-Si Devices」、IEEE ELECTRON DEVICE LETTERS、２０１２年８月、第33巻、第8号、p. 1132-1134
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の非特許文献１の半導体ウエハーは、縦方向の耐圧（１×１０-6Ａ／ｍｍ2の電流が流れるときの電圧）が１００Ｖにも満たないため、高い耐圧が求められるパワーデバイスに適用することは難しい。【０００６】
一般的に、バッファ層（非特許文献１の構造体における遷移層）の厚さを増すことにより、このような半導体ウエハーの縦方向の耐圧が増加することが知られているが、そのために半導体ウエハーのサイズが大きくなるという問題がある。【０００７】
なお、バッファ層の厚さが増すほど、Ｓｉ基板との熱膨張係数差に起因する反りが生じやすくなる。例えば、直径４インチのＳｉ基板を用いる場合、バッファ層の厚さがおよそ３．５μｍ以上になると、無視できない程度の反りが生じる。すなわち、このような反りを抑えるための特別な手段を用いずに、耐圧を増すためにバッファ層の厚さを増すと、反りが生じた実用不可能な構造体が得られる。【０００８】
本発明の目的は、Ｓｉ基板上に窒化物半導体層を備えた半導体ウエハーであって、特定の用途において十分な耐圧を確保しつつ薄型化の可能な構造を有する半導体ウエハー、及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様は、上記目的を達成するために、以下の［１］〜［４］の半導体ウエハー、及び［５］〜［９］の半導体ウエハーの製造方法を提供する。【００１０】
［１］Ｓｉを主成分とする基板と、前記基板上に形成された、ＡｌＮ層を最下層とする、窒化物半導体から構成されるバッファ層と、前記バッファ層上に形成された、Ｇａを含む窒化物半導体層と、を備え、前記基板の電気抵抗率が５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲内にあり、前記バッファ層の厚さが１８００ｎｍ以上、４４００ｎｍ未満の範囲内にある、半導体ウエハー。【００１１】
［２］前記基板の電気抵抗率が０．１Ωｃｍ以下であり、前記バッファ層の厚さが２４００ｎｍ以上である、上記［１］に記載の半導体ウエハー。【００１２】
［３］前記基板の電気抵抗率が１Ωｃｍ以上であり、前記バッファ層の厚さが３８００ｎｍ未満である、上記［１］に記載の半導体ウエハー。【００１３】
［４］縦方向の耐圧が６００Ｖ以上である、上記［１］〜［３］のいずれか１項に記載の半導体ウエハー。【００１４】
［５］所定の縦方向の耐圧を有する半導体ウエハーの製造方法であって、Ｓｉを主成分とする基板上に、ＡｌＮ層を最下層とする、窒化物半導体から構成されるバッファ層を形成する工程と、前記バッファ層上にＧａを含む窒化物半導体層を形成する工程と、を含み、前記バッファ層を形成する工程において、前記所定の縦方向の耐圧を得るための、前記基板の電気抵抗率に応じた厚さの前記バッファ層を形成する、半導体ウエハーの製造方法。【００１５】
［６］前記基板の電気抵抗率が５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲内にあり、前記バッファ層を形成する工程において、１８００ｎｍ以上、４４００ｎｍ未満の範囲内にある厚さの前記バッファ層を形成する、上記［５］に記載の半導体ウエハーの製造方法。【００１６】
［７］前記基板の電気抵抗率が０．１Ωｃｍ以下であり、前記バッファ層を形成する工程において、２４００ｎｍ以上の厚さの前記バッファ層を形成する、上記［６］に記載の半導体ウエハーの製造方法。【００１７】
［８］前記基板の電気抵抗率が１Ωｃｍ以上であり、前記バッファ層を形成する工程において、３８００ｎｍ未満の厚さの前記バッファ層を形成する、上記［６］に記載の半導体ウエハーの製造方法。【００１８】
［９］前記所定の縦方向の耐圧が、６００Ｖ以上である、上記［５］〜［８］のいずれか１項に記載の半導体ウエハーの製造方法。
【発明の効果】
【００１９】
本発明によれば、Ｓｉ基板上に窒化物半導体層を備えた半導体ウエハーであって、特定の用途において十分な耐圧を確保しつつ薄型化の可能な構造を有する半導体ウエハー、及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、実施の形態に係る半導体ウエハーの垂直断面図である。
【図２】図２は、実施の形態に係る半導体ウエハーの一例の縦方向の電流−電圧特性を示すグラフである。
【図３Ａ】図３Ａは、実施の形態に係る半導体ウエハーの製造工程を示す垂直断面図である。
【図３Ｂ】図３Ｂは、実施の形態に係る半導体ウエハーの製造工程を示す垂直断面図である。
【図３Ｃ】図３Ｃは、実施の形態に係る半導体ウエハーの製造工程を示す垂直断面図である。
【図４Ａ】図４Ａは、実施例に係る試料Ａの縦方向の電流−電圧特性を示すグラフである。
【図４Ｂ】図４Ｂは、実施例に係る試料Ｂの縦方向の電流−電圧特性を示すグラフである。
【図４Ｃ】図４Ｃは、実施例に係る試料Ｃの縦方向の電流−電圧特性を示すグラフである。
【図５Ａ】図５Ａは、実施例に係る試料Ｄの縦方向の電流−電圧特性を示すグラフである。
【図５Ｂ】図５Ｂは、実施例に係る試料Ｅの縦方向の電流−電圧特性を示すグラフである。
【発明を実施するための形態】
【００２１】
〔実施の形態〕
（半導体ウエハーの構成）
図１は、実施の形態に係る半導体ウエハー１の垂直断面図である。半導体ウエハー１は、Ｓｉを主成分とする基板１０と、基板１０上に形成されたバッファ層１１と、バッファ層１１上に形成された、Ｇａを含む窒化物半導体層１２とを備える。バッファ層１１は、ＡｌＮ層１１ａと、その上に形成される上層１１ｂを含む。
【００２２】
基板１０は、Ｓｉを主成分とするｐ型の基板であり、典型的にはＳｉ基板である。Ｓｉ基板は、大口径のものを低コストで用意することができる。
【００２３】
基板１０の電気抵抗率は、５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲にある。基板１０の電気抵抗率は、ボロン等のアクセプターの濃度により制御することができる。
【００２４】
バッファ層１１の最下層であるＡｌＮ層１１ａは、基板１０の表面を覆うＧａを含まない窒化物半導体膜であり、基板１０に含まれるＳｉと、基板１０の上方に形成される層に含まれるＧａが反応することを防ぐ。また、ＡｌＮ膜からなるＡｌＮ層１１ａがバッファ層１１に含まれることにより、半導体ウエハー１の耐圧が高められている。ＡｌＮ層１１ａは、低温（例えば１０００〜１１５０℃）で形成される低温層と、その上の高温（例えば１１００〜１３００℃）で形成される高温層からなる２層構造を有していてもよい。
【００２５】
バッファ層１１の上層１１ｂは、窒化物半導体（III族元素とＮを含む１〜３元系の化合物半導体）から構成され、例えば、窒化物半導体層１２がＧａＮからなる場合は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）から構成される。上層１１ｂは、超格子構造や、傾斜組成構造等の多層構造を有してもよい。また、半導体ウエハー１の耐圧をより高めるためには、上層１１ｂのＡｌ組成比ｘの範囲が０．０５≦ｘ≦１．００であることが好ましい。
【００２６】
超格子構造は、例えば、Ａｌ組成ｘが１又は大きい（格子定数が大きい）ＡｌxＧａ1-xＮ膜とＡｌ組成ｘが０又は小さい（格子定数が小さい）ＡｌxＧａ1-xＮ膜とが交互に積まれた構造である。傾斜組成バッファ構造は、例えば、下層から上層に向かってＡｌ組成ｘが小さくなるように、Ａｌ組成ｘの異なる複数のＡｌxＧａ1-xＮ膜が積層された構造である。超格子構造は、ＡｌＧａＮ膜を介してＡｌＮ層１１ａ上に形成されてもよい。
【００２７】
超格子バッファ構造を採用する場合、Ｓｉを主成分とする基板１０と窒化物半導体層１２との熱膨張係数差により生じる半導体ウエハー１の下側（基板１０側）に凸となる反りを抑えることができる。
【００２８】
下側に凸となるように反った半導体ウエハー１においては、窒化物半導体層１２中に引張応力が生じており、窒化物半導体層１２は非常にクラックが生じやすい状態にある。超格子バッファ構造を用いることにより、窒化物半導体層１２中の引張応力をキャンセルすることができるため、半導体ウエハー１の反りを抑えることができる。
【００２９】
バッファ層１１の平均Ａｌ組成比は、半導体ウエハー１の耐圧を高めるため、１５％以上に設定される。例えば、ＡｌＮ層１１ａの厚さが５ｎｍであり、上層１１ｂが厚さ２５ｎｍのＡｌ0.10Ｇａ0.9Ｎ膜である場合、計算式（５ｘ１．００＋２５ｘ０．１０）／（２５＋５）＝０．２５から、バッファ層１１の平均Ａｌ組成比は２５％となる。
【００３０】
バッファ層１１の厚さは、半導体ウエハー１が６００Ｖ級の半導体デバイスに適用可能な縦方向の耐圧を有するように、基板１０の電気抵抗率に応じて設定されている。
【００３１】
例えば、基板１０の電気抵抗率が５×１０-4Ωｃｍ以上、１００Ωｃｍ以下の範囲内にある場合、バッファ層１１の厚さは１８００ｎｍ以上、４４００ｎｍ未満の範囲内、より好ましくは２７００ｎｍ以上、４４００ｎｍ未満の範囲内に設定される。
【００３２】
また、基板１０の電気抵抗率が５×１０-4Ωｃｍ以上、０．１Ωｃｍ以下の範囲内にある場合、バッファ層１１の厚さは２４００ｎｍ以上、４４００ｎｍ未満の範囲内、より好ましくは３２００ｎｍ以上、４４００ｎｍ未満の範囲内に設定される。
【００３３】
また、基板１０の電気抵抗率が１Ωｃｍ以上、１００Ωｃｍ以下の範囲内にある場合、バッファ層１１の厚さは１８００ｎｍ以上、３８００ｎｍ未満の範囲内、より好ましくは２７００ｎｍ以上、３８００ｎｍ未満の範囲内に設定される。
【００３４】
また、半導体ウエハー１の耐圧をより高めるため、上層１１ｂにもＡｌＮ層が含まれることが好ましい。特に、電子が流れる障壁バリアを形成することができるため、上層１１ｂに９層以上のＡｌＮ層を含めることが好ましい。なお、この場合のＡｌＮ層のクラックの発生が抑えられる最大の膜厚はおよそ７ｎｍであるため、上層１１ｂに含まれる各ＡｌＮ層の厚さは７ｎｍ未満であることが好ましい。また、上層１１ｂに含まれる複数のＡｌＮ層の間隔は、例えば、１５ｎｍである。
【００３５】
なお、バッファ層１１及びその上の各層の基板面内の結晶品質を均一にするため、窒化ケイ素膜を介して基板１０上にバッファ層１１を形成してもよい。この基板１０とバッファ層１１の間の界面層としての窒化ケイ素膜は、基板１０の表面にアンモニア処理を施すことにより形成することができる。基板１０とバッファ層１１の間に窒化ケイ素膜を形成することにより、ＡｌＮ層１１ａと下地との格子整合性が向上するため、クラックを発生させることなくＡｌＮ層１１ａを高温成長させることができる。高温成長によりＡｌＮ層１１ａの結晶品質は向上し、それによってその上に成長する各層の結晶品質も向上する。窒化ケイ素膜は、例えば、０．５ｎｍ以上３ｎｍ以下の厚さ、典型的には１ｎｍ程度の厚さに形成する。
【００３６】
窒化物半導体層１２は、窒化物半導体からなり、多層構造を有していてもよい。図１に示される例では、窒化物半導体層１２は、ヘテロ接合を形成する下層１２ａと上層１２ｂからなり、半導体ウエハー１をＨＥＭＴ（High Electron Mobility Transistor）に適用することができる。その場合、下層１２ａの上面（下層１２ａと上層１２ｂの界面）近傍に生じる二次元電子ガスがチャネルとなる。典型的には、下層１２ａがＧａＮからなり、上層１２ｂがＡｌＧａＮからなる。
【００３７】
窒化物半導体は、不純物を意図的にドーピングしない場合でも、窒素欠損や炉内残留不純物である酸素、シリコンがｎ型ドーパントとして振る舞うため、絶縁性が低い。このため、半導体ウエハー１の十分な耐圧を確保するために、窒化物半導体層１２の下層１２ａは、Ｃ、Ｆｅ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃｏ、Ｎｉなどのキャリア補償のための不純物を少なくとも一部の層に含むことが好ましい。窒素欠損や炉内残留不純物により生じるキャリア（電子）を十分に補償して半導体ウエハー１の耐圧の低下を抑えるため、この窒化物半導体層１２aに含まれるキャリア補償のための不純物の濃度は、１×１０18ｃｍ-3以上であることが好ましい。
【００３８】
下層１２ａは、例えば、厚さが０ｎｍ以上、３０００ｎｍ以下の範囲にあるキャリア補償のためのＣ（カーボン）が添加されたＧａＮ膜と、その上の厚さが１００ｎｍ以上、３０００ｎｍ以下の範囲にあるアンドープの（意図的にドーパントが添加されていない）ＧａＮから構成される。上層１２ｂは、例えば、厚さが１ｎｍ以上、１００ｎｍ以下の範囲にあるＡｌＧａＮ膜からなる。
【００３９】
図２は、半導体ウエハー１の一例の縦方向の電流−電圧特性を示すグラフである。図２には、基板１０の電気抵抗率が小さいとき（基板抵抗小）の特性と大きいとき（基板抵抗大）の特性が示されている。
【００４０】
図２に示されるように、基板１０の電気抵抗率が大きい場合、半導体ウエハー１への縦方向の印加電圧を増加させていくと、電圧Ｖｃ２において電流の増加率が低下し、電圧Ｖｃ１において回復する。これは、バッファ層１１や窒化物半導体層１２のトラップ準位に電子がトラップされることに起因している。トラップされた電子は空間電荷を形成し、電流に寄与しないため、このときの電流は制限を受ける（空間電荷制限電流）。
【００４１】
Ｖｃ２は、バッファ層１１や窒化物半導体層１２のフェルミ準位の下側の（電子のエネルギーレベルが低い）トラップ準位がトラップされた電子で埋まりきって、フェルミ準位の上側の（電子のエネルギーレベルが高い）トラップ準位に電子がトラップされ始める電圧であり、電圧がＶｃ２を超えると電子トラップにより電流が制限される。
【００４２】
また、Ｖｃ１は、バッファ層１１や窒化物半導体層１２のフェルミ準位の上側のトラップ準位がトラップされた電子で埋まり切る電圧であり、電圧がＶｃ１を超えると電子トラップの影響がなくなり、電流の増加率が回復する。
【００４３】
このように、電圧Ｖｃ２、Ｖｃ１における電流の増加率の変化は、上述の空間電荷制限電流により説明することができる。しかしながら、基板１０の電気抵抗率が小さいときと大きいときとで電圧Ｖｃ２、Ｖｃ１における電流の増加率の変化が異なることの説明がつかない。基板１０の電気抵抗率はバッファ層１１や窒化物半導体層１２のトラップ準位とは無関係であるからである。
【００４４】
本願発明者は、基板１０側からバッファ層１１及び窒化物半導体層１２側に注入されるキャリアの量が、基板１０とバッファ層１１の界面のエネルギー障壁の高さによって変化すると考えた。すなわち、基板１０の電気抵抗率（アクセプター濃度）が変化することにより、基板１０側の空乏層幅が変化し、トンネル距離が変わるため、トンネル電流の大きさが変わると考えた。そして、鋭意研究の結果、基板１０の電気抵抗率が半導体ウエハー１の縦方向の耐圧に影響を与えることを見出した。
【００４５】
そこで、本実施の形態においては、従来の一般的な手段であるバッファ層１１の厚さの調整に加え、基板１０の電気抵抗率を調整することにより、半導体ウエハー１の所望の縦方向の耐圧を得ている。
【００４６】
バッファ層１１の厚さは、上述のように、半導体ウエハー１が６００Ｖ級の半導体デバイスに適用可能な程度の縦方向の耐圧を有するように、基板１０の電気抵抗率に応じて設定されている。この方法によれば、例えば、基板１０の電気抵抗率を大きく（アクセプター濃度を低く）して、バッファ層１１を薄くすることにより、目的とする所定の耐圧を確保しつつ、半導体ウエハー１を薄型化することができる。
【００４７】
なお、半導体ウエハー１を６００Ｖ級の半導体デバイスに適用することができる程度の半導体ウエハー１の耐圧とは、例えば、６００〜１０００Ｖ程度の耐圧をいう。
【００４８】
（半導体ウエハーの製造方法）
以下に、半導体ウエハー１の製造方法の一例を示す。
【００４９】
図３Ａ〜図３Ｃは、実施の形態に係る半導体ウエハー１の製造工程を示す垂直断面図である。
【００５０】
まず、図３Ａに示されるように、ＭＯＣＶＤ等により、基板１０上にＡｌＮを成長させ、ＡｌＮ層１１ａを形成する。
【００５１】
上述のように、初めに低温（例えば１０００〜１１５０℃）でＡｌＮを成長させて、その後成長温度を高温（例えば１１００〜１３００℃）に切り替えてＡｌＮを成長させ、低温層とその上の高温層を有するＡｌＮ層１１ａを形成してもよい。
【００５２】
次に、図３Ｂに示されるように、ＭＯＣＶＤ等により、ＡｌＮ層１１ａ上に窒化物半導体からなる上層１１ｂを形成し、バッファ層１１を得る。バッファ層１１の厚さは、所定の半導体ウエハー１の縦方向の耐圧（例えば、半導体ウエハー１を６００Ｖ級の半導体デバイスに適用できるだけの耐圧）が得られるように、基板１０の電気抵抗率に応じて設定される。
【００５３】
次に、図３Ｃに示されるように、ＭＯＣＶＤ等により、バッファ層１１上にＧａを含む窒化物半導体層１２を形成し、半導体ウエハー１を得る。
【００５４】
（実施の形態の効果）
上記実施の形態によれば、半導体ウエハー１が６００Ｖ級の半導体デバイスに適用可能な程度の縦方向の耐圧を有するように、基板１０の電気抵抗率に応じてバッファ層１１の厚さを設定する。このため、例えば、基板１０の電気抵抗率を大きく（アクセプター濃度を低く）して、バッファ層１１を薄くすることにより、目的の耐圧を確保しつつ、半導体ウエハー１を薄型化することができる。
【実施例】
【００５５】
上記実施の形態に係る半導体ウエハー１について、基板１０の電気抵抗率及びバッファ層１１の厚さが縦方向の耐圧（１×１０-6Ａ／ｍｍ2の電流が流れるときの電圧）に与える影響を調べた。以下、その詳細について述べる。【００５６】
本実施例においては、次の表１に示される構成を有する半導体ウエハーである試料Ａ〜Ｅを製造し、評価を行った。【００５７】
【表１】
2019151441.tif 000003
【００５８】
試料Ａ〜Ｅは、それぞれバッファ層１１の厚さ及び全体の厚さ（バッファ層１１の厚さと窒化物半導体層１２の厚さの合計）が異なる。また、試料Ａ〜Ｅは、それぞれ基板１０の電気抵抗率が０．０２Ωｃｍ以下である試料（低抵抗基板試料）と、基板１０の電気抵抗率が３〜４０Ωｃｍである試料（高抵抗基板試料）を含む。【００５９】
次の表２は、試料Ａ〜Ｅのそれぞれのバッファ層１１の厚さ、全体の厚さ、低抵抗基板試料の縦方向の耐圧α、及び高抵抗基板試料の縦方向の耐圧βを示す。試料Ａ〜Ｇの縦方向の耐圧は、窒化物半導体層１２の上層１２ｂ上に形成した金属電極と基板１０との間に電圧を印加して測定した。【００６０】
【表２】
2019151441.tif 000004
【００６１】
図４Ａ〜図４Ｃは、試料Ａ〜Ｃの縦方向の電流−電圧特性を示すグラフである。図５Ａ、図５Ｂは、試料Ｄ、Ｅの縦方向の電流−電圧特性を示すグラフである。【００６２】
表２に示される試料Ａ〜Ｅの耐圧α及び耐圧βは、図４Ａ〜図４Ｃ、図５Ａ、図５Ｂに示される電流−電圧特性から求めた。【００６３】
表２、図４Ａ〜図４Ｃ、図５Ａ、図５Ｂは、バッファ層１１の厚さ及び全体の厚さが大きいほど半導体ウエハー１の耐圧が大きいこと、及び基板１０の電気抵抗率が大きいほど半導体ウエハー１の耐圧が大きいことを示している。このことは、基板１０の電気抵抗率に応じてバッファ層１１の厚さを適宜設定することにより、半導体ウエハー１に目的とする所定の縦方向の耐圧を付与できることを示している。【００６４】
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。【００６５】
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【産業上の利用可能性】
【００６６】
Ｓｉ基板上に窒化物半導体層を備えた半導体ウエハーであって、特定の用途において十分な耐圧を確保しつつ薄型化の可能な構造を有する半導体ウエハー、及びその製造方法を提供する。
【符号の説明】
【００６７】
１          半導体ウエハー
１０        基板
１１        バッファ層
１１ａ      ＡｌＮ層
１１ｂ      上層
１２        窒化物半導体層
１２ａ      下層
１２ｂ      上層
【図１】
2019151441.tif 000005
【図２】
2019151441.tif 000006
【図３Ａ】
2019151441.tif 000007
【図３Ｂ】
2019151441.tif 000008
【図３Ｃ】
2019151441.tif 000009
【図４Ａ】
2019151441.tif 000010
【図４Ｂ】
2019151441.tif 000011
【図４Ｃ】
2019151441.tif 000012
【図５Ａ】
2019151441.tif 000013
【図５Ｂ】
2019151441.tif 000014
【国際調査報告】
2019151441.tif 000015
2019151441.tif 000016
2019151441.tif 000017
2019151441.tif 000018