(57)【要約】  本発明は、圧接型半導体装置の製造性の向上を目的とする。本発明の圧接型半導体装置は、第１主面および第１主面の対向面である第２主面を有し、第１主面にガードリングとゲート信号入出力部とを有する半導体チップ（３）と、半導体チップ（３）の第１主面側に形成された第１の外部電極（１）と、第１の外部電極（１）上に形成された導通パターン（１２）と、ゲート信号入出力部と導通パターン（１２）とを接続するコンタクトピン（１０）と、半導体チップ（３）の第２主面上に設けられた板状電極（４）と、板状電極（４）の上に設けられた皿ばね（７）と、皿ばね（７）の上に設けられ、第１の外部電極（１）と共に半導体チップ（３）を挟み込む第２の外部電極（８）と、を備える。
2020152797.tif 000002
【特許請求の範囲】
【請求項１】
第１主面および前記第１主面の対向面である第２主面を有し、前記第１主面にガードリングとゲート信号入出力部とを有する半導体チップ（３）と、
前記半導体チップ（３）の前記第１主面側に形成された第１の外部電極（１）と、
前記第１の外部電極（１）上に形成された導通パターン（１２）と、
前記ゲート信号入出力部と前記導通パターン（１２）とを接続するコンタクトピン（１０）と、
前記半導体チップ（３）の前記第２主面上に設けられた板状電極（４）と、
前記板状電極（４）の上に設けられた皿ばね（７）と、
前記皿ばね（７）の上に設けられ、前記第１の外部電極（１）と共に前記半導体チップ（３）を挟み込む第２の外部電極（８）と、を備える、
圧接型半導体装置（１０１）。
【請求項２】
前記ゲート信号入出力部は、前記半導体チップ（３）の前記第１主面の端部に設けられる、
請求項１に記載の圧接型半導体装置（１０２）。
【請求項３】
前記板状電極（４１）の主面の面積は、前記半導体チップ（３）の前記第２主面の面積より大きい、
請求項１または２に記載の圧接型半導体装置（１０３）。
【請求項４】
前記板状電極（４）と前記第２の外部電極（８）とを接続する連結部材（１３）をさらに備え、
前記連結部材は、アルミニウム、銅、銀、金またはモリブデンを主材料とする、
請求項１から３のいずれか１項に記載の圧接型半導体装置（１０４）。
【請求項５】
前記半導体チップ（３）は、ワイドバンドギャップ半導体を用いた半導体チップである、
請求項１から４のいずれか１項に記載の圧接型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子を一対の電極で加圧保持した圧接型半導体装置に関する。
【背景技術】
【０００２】
圧接型半導体装置は、半導体素子と、半導体素子を加圧保持する一対の電極と、半導体素子を圧接する皿ばねとを備えている。半導体素子の一方の面に対する電極の接触面径は、半導体素子のベベル部より小さい。この電極には、その中央部に導電性パイプが通る孔が設けられており、導電性パイプが半導体素子のゲート信号入出力部と接触することにより、半導体素子と外部電極との信号の送受信を可能にしている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５８−５４６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の圧接型半導体装置は、半導体素子のゲート信号入出力部を有する面に皿ばねが設けられるため、構造が複雑になり製造性が悪いという問題があった。本発明は、上記の問題点を解決するためになされたものであり、圧接型半導体装置の製造性の向上を目的とする。
【課題を解決するための手段】
【０００５】
本発明の圧接型半導体装置は、第１主面および第１主面の対向面である第２主面を有し、第１主面にガードリングとゲート信号入出力部とを有する半導体チップと、半導体チップの第１主面側に形成された第１の外部電極と、第１の外部電極上に形成された導通パターンと、ゲート信号入出力部と導通パターンとを接続するコンタクトピンと、半導体チップの第２主面上に設けられた板状電極と、板状電極の上に設けられた皿ばねと、皿ばねの上に設けられ、第１の外部電極と共に半導体チップを挟み込む第２の外部電極と、を備える。
【発明の効果】
【０００６】
本発明の半導体装置では、半導体チップのゲート信号入出力面を有する第１主面とは反対側の第２主面側に皿ばねが設けられるため、製造性が向上する。本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【０００７】
【図１】実施の形態１の圧接型半導体装置の断面図である。
【図２】実施の形態１の圧接型半導体装置の斜視図である。
【図３】実施の形態２の圧接型半導体装置の断面図である。
【図４】実施の形態２の圧接型半導体装置の斜視図である。
【図５】実施の形態３の圧接型半導体装置の断面図である。
【図６】実施の形態３の圧接型半導体装置の斜視図である。
【図７】実施の形態４の圧接型半導体装置の断面図である。
【図８】実施の形態４の圧接型半導体装置の斜視図である。
【発明を実施するための形態】
【０００８】
＜Ａ．実施の形態１＞
図１は実施の形態１の圧接型半導体装置１０１の断面図であり、図２は圧接型半導体装置１０１の斜視図である。なお、図２において外部電極８とフレーム９は図示を省略している。
【０００９】
圧接型半導体装置１０１は、外部電極１、電極ブロック２、半導体チップ３、板状電極４、支持電極５、ワッシャ６、皿ばね７、外部電極８、フレーム９、コンタクトピン１０、絶縁基板１１および導通パターン１２を備えている。図１，２には１つの半導体チップ３を示しているが、これは説明を容易にするためであり、複数の半導体チップが同時に圧接されていても良い。
【００１０】
外部電極１の上面に電極ブロック２が接合される。電極ブロック２上には半導体チップ３が搭載される。電極ブロック２と接触する半導体チップ３の下面を第１主面と称し、第１主面に対向する半導体チップ３の上面を第２主面と称する。半導体チップ３の下面はガードリング面である。半導体チップ３の上面に、板状電極４が配置される。板状電極４の下面の面積は、半導体チップ３の上面の寸法に合わせた面積である。板状電極４の上には、平面視において半導体チップ３と重なる位置に、円柱状の支持電極５が配置される。支持電極５は皿ばね７を支持する役割を有する。
【００１１】
板状電極４の上には、支持電極５に支持されて皿ばね７が配置される。皿ばね７の両端にはワッシャ６が配置される。皿ばね７の上に配置されたワッシャ６の上には、外部電極８が配置される。外部電極８はフレーム９によって外部電極１と連結する。これにより、半導体チップ３は、上下から外部電極８と外部電極１により圧接され、固定される。
【００１２】
板状電極４と支持電極５は一体であっても良い。また、半導体チップ３と電極ブロック２との間、または半導体チップ３と板状電極４との間には、接触抵抗を低減させる導電製材料が挿入されていても良い。また、半導体チップ３はＳｉ製のＩＧＢＴまたはＭＯＳＦＥＴであってもよく、ＳｉＣなどのワイドバンドギャップ半導体を使用したＳｉＣ−ＭＯＳＦＥＴまたはＳｉＣ−ＩＧＢＴでもよい。ワイドバンドギャップ半導体として、ＳｉＣの他、窒化ガリウム系材料又はダイヤモンドなども用いることが可能である。
【００１３】
半導体チップ３の下面は、ガードリングの他、ゲート信号入出力部を有している。すなわち、半導体チップ３の下面にはゲート信号用の配線が配置される。ゲート信号入出力部は、ばね性を有するコンタクトピン１０を介して、絶縁基板１１上の導通パターン１２と接触する。これにより、半導体チップ３のゲート信号の入出力が実現する。図１において、半導体チップ３の下面のコンタクトピン１０と接する部分がゲート信号入出力部に相当する。図１において、ゲート信号入出力部は半導体チップ３の下面の中央部に形成されている。
【００１４】
以上に説明したように、実施の形態１の圧接型半導体装置１０１は、第１主面および第１主面の対向面である第２主面を有し、第１主面にガードリングとゲート信号入出力部とを有する半導体チップ３と、半導体チップ３の第１主面側に形成された第１の外部電極１と、第１の外部電極１上に形成された導通パターン１２と、ゲート信号入出力部と導通パターン１２とを接続するコンタクトピン１０と、半導体チップ３の第２主面上に設けられた板状電極４と、板状電極４の上に設けられた皿ばね７と、皿ばね７の上に設けられ、第１の外部電極１と共に半導体チップ３を挟み込む第２の外部電極８と、を備える。ゲート配線の取り出しは半導体チップ３の下面から行われるのに対し、皿ばね７は半導体チップ３の上面側に配置される。ゲート信号入出力部と皿ばね７が半導体チップ３を境に分離されるため、混触防止が可能となる。これにより、組立性が向上し、配線設計が容易となる。
【００１５】
また、皿ばね７は半導体チップ３のガードリングを有する下面とは反対の上面側に配置される。仮に、皿ばね７を半導体チップ３のガードリングを有する下面側に配置した場合、ＩＧＢＴまたはＭＯＳＦＥＴでは、絶縁の都合上ガードリングを除いた面積のみ圧接可能であるため、その面積に合わせた大きさの皿ばねしか配置することができない。これに対して、圧接型半導体装置１０１では、ガードリングとゲート信号入出力部による制約を受けずに、半導体チップ３の面積に合わせた大きさの皿ばね７を配置することが可能となる。
【００１６】
また、ゲート信号入出力部と外部電極１との距離が近いため、高さ方向の配線長を短くすることができ、配線インダクタンスを最小限に抑え、かつ外部へのゲート信号の取り出しが容易となる。複数の半導体を使用する半導体装置の場合、この効果はより大きくなる。
【００１７】
＜Ｂ．実施の形態２＞
図３は実施の形態２の圧接型半導体装置１０２の断面図であり、図４は圧接型半導体装置１０２の斜視図である。なお、図４において外部電極８とフレーム９は図示を省略している。
【００１８】
実施の形態１の圧接型半導体装置１０１では、ゲート信号入出力部が半導体チップ３の下面の中央部に設けられたが、圧接型半導体装置１０２では、ゲート信号入出力部が半導体チップ３の第１主面である下面の端部に設けられる。これ以外の圧接型半導体装置１０２の構成は圧接型半導体装置１０１と同様である。ゲート信号入出力部が半導体チップ３の下面の端部に設けられることで、図４に示すように複数の半導体チップ３を並べて使用する際に、各ゲート信号入出力部を共通の導通パターン１２に接続することが容易となる。
【００１９】
＜Ｃ．実施の形態３＞
図５は実施の形態３の圧接型半導体装置１０３の断面図であり、図６は圧接型半導体装置１０３の斜視図である。なお、図６において外部電極８とフレーム９は図示を省略している。圧接型半導体装置１０３は、実施の形態２の圧接型半導体装置１０２と比較すると、板状電極４に代えて板状電極４１を備えている。
【００２０】
板状電極４１の主面の面積は、板状電極４１と接触する半導体チップ３の第２主面である上面の面積より大きい。これにより、図５および図６に示すように、隣接する複数の半導体チップ３間で、板状電極４１が共用されても良い。板状電極４１の主面の面積が半導体チップ３の上面の面積より大きいことで、高い放熱性が得られる。
【００２１】
＜Ｄ．実施の形態４＞
図７は実施の形態４の圧接型半導体装置１０４の断面図であり、図８は圧接型半導体装置１０４の斜視図である。なお、図８において外部電極８とフレーム９は図示を省略している。圧接型半導体装置１０４は、実施の形態３の圧接型半導体装置１０３の構成に加えて連結部材１３を備えている。連結部材１３は、例えばアルミニウム、銅、銀、金またはモリブデン等、熱伝導率の高い材料を主材料とし、同電位である外部電極８と板状電極４との間を繋いでいる。連結部材１３により、半導体チップ３から発生した熱を外部電極１に伝導し、外部電極１から効率よく放熱することが可能になる。
【００２２】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００２３】
１，８  外部電極、２  電極ブロック、３  半導体チップ、４，４１  板状電極、５  支持電極、６  ワッシャ、７  皿ばね、９  フレーム、１０  コンタクトピン、１１  絶縁基板、１２  導通パターン、１３  連結部材、１０１−１０４  圧接型半導体装置。
【図１】
2020152797.tif 000003
【図２】
2020152797.tif 000004
【図３】
2020152797.tif 000005
【図４】
2020152797.tif 000006
【図５】
2020152797.tif 000007
【図６】
2020152797.tif 000008
【図７】
2020152797.tif 000009
【図８】
2020152797.tif 000010
【国際調査報告】
2020152797.tif 000011
2020152797.tif 000012
2020152797.tif 000013