(57)【要約】  微細化された半導体素子を電気的に破壊することなく、高電圧を必要とする抵抗変化素子への書き込みおよび消去が可能な論理集積回路を提供するために、第１方向に延伸する複数の第１配線と、第１方向に交差する第２方向に延伸する複数の第２配線と、第２配線に沿って第２方向に延伸する少なくとも一つの冗長配線と、第２配線および冗長配線と第１配線とが交差する位置に行列配置される複数の抵抗変化素子とを有するスイッチブロックと、複数の第２配線に対応して第２方向に延伸する複数の第３配線のそれぞれに接続される複数のバッファを有する転送ブロックと、複数の第２配線のそれぞれに対応し、高耐圧トランジスタを含む複数の切替回路を有し、複数の切替回路のそれぞれに対応する選択端子の電圧状態に応じて、第２配線および冗長配線と第３配線との接続を切り替えるシフトブロックとを備える論理集積回路とする。
2019208414.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延伸する複数の第１配線と、前記第１方向に交差する第２方向に延伸する複数の第２配線と、前記第２配線に沿って前記第２方向に延伸する少なくとも一つの冗長配線と、前記第２配線および前記冗長配線と前記第１配線とが交差する位置に行列配置される複数の抵抗変化素子とを有するスイッチブロックと、
複数の前記第２配線に対応して前記第２方向に延伸する複数の第３配線のそれぞれに接続される複数のバッファを有する転送ブロックと、
複数の前記第２配線のそれぞれに対応し、高耐圧トランジスタを含む複数の切替回路を有し、複数の前記切替回路のそれぞれに対応する選択端子の電圧状態に応じて、前記第２配線および前記冗長配線と前記第３配線との接続を切り替えるシフトブロックとを備える論理集積回路。
【請求項２】
前記切替回路は、
高耐圧トランジスタによって構成され、第１入力端子と前記冗長配線とに入力端が接続され、前記切替回路に出力端が接続されるＡＮＤ回路を含む請求項１に記載の論理集積回路。
【請求項３】
前記切替回路は、
前記選択端子に入力端が接続される第１インバータと、
前記第１インバータの後段に配置される第２インバータと、
ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列に接続する構成を有し、拡散層の一端が前記第２配線に接続され、拡散層の他端が前記第３配線を介して前記バッファに接続され、ＰＭＯＳトランジスタのゲートが前記第１インバータの出力端に接続され、ＮＭＯＳトランジスタのゲートが前記第２インバータの出力端に接続される第１トランスミッションゲートと、
ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列に接続する構成を有し、拡散層の一端が前記ＡＮＤ回路の出力端に接続され、拡散層の他端が前記第３配線を介して前記バッファに接続され、ＰＭＯＳトランジスタのゲートが前記第２インバータの出力端に接続され、ＮＭＯＳトランジスタのゲートが前記第１インバータの出力端に接続される第２トランスミッションゲートとを含み、
前記第１トランスミッションゲートおよび前記第２トランスミッションゲートは、高耐圧トランジスタによって構成される請求項２に記載の論理集積回路。
【請求項４】
前記切替回路は、
前記選択端子に入力端が接続される第１インバータと、
前記第１インバータの後段に配置される第２インバータと、
拡散層の一端が前記第２配線に接続され、拡散層の他端が前記第３配線を介して前記バッファに接続され、ゲートが前記第２インバータの出力端に接続される第１ＮＭＯＳトランジスタと、
拡散層の一端が前記ＡＮＤ回路の出力端に接続され、拡散層の他端が前記第３配線を介して前記バッファに接続され、ゲートが前記第１インバータの出力端に接続される第２ＮＭＯＳトランジスタとを含み、
前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタは、高耐圧トランジスタによって構成される請求項２に記載の論理集積回路。
【請求項５】
前記選択端子は、
第２入力端子に接続され、前記第２入力端子を経由して入力される信号に応じて電圧状態が遷移する請求項１乃至４のいずれか一項に記載の論理集積回路。
【請求項６】
前記スイッチブロックは、
第１書き込みドライバと、
第２書き込みドライバと、
第１選択回路と、
第２選択回路とを有し、
前記第１選択回路は、
拡散層の一端が前記第１書き込みドライバに接続され、拡散層の他端が複数の前記第１配線のいずれかに接続され、ゲートが複数の第１デコーダ信号線に接続される複数のＮＭＯＳトランジスタによって構成され、
前記第２選択回路は、
拡散層の一端が前記第２書き込みドライバに接続され、拡散層の他端が複数の前記第２配線のいずれかに接続され、ゲートが複数の第２デコーダ信号線に接続される複数のＮＭＯＳトランジスタによって構成される請求項１乃至５のいずれか一項に記載の論理集積回路。
【請求項７】
前記抵抗変化素子は、
第１電極と、
前記第１電極と対向配置される第２電極と、
前記第１電極と前記第２電極との間に配置され、前記第１電極と前記第２電極との間に電圧を印加することによって前記第１電極を構成する金属のイオン化および析出が可能な抵抗変化層とを含む請求項１乃至６のいずれか一項に記載の論理集積回路。
【請求項８】
前記第１電極が銅を含み、前記第１電極と前記第２電極との間に印加される電圧に応じて、前記第１電極に含まれる銅が前記抵抗変化層においてイオン化および析出する請求項７に記載の論理集積回路。
【請求項９】
複数の第１配線と複数の第２配線との接続を切り替える複数の抵抗変化素子とが行列配置されるスイッチブロックと、
前記第２配線に接続され、ハイインピーダンス状態に遷移可能な素子と、
前記第２配線に沿って延伸する冗長配線と、
前記第２配線と前記冗長配線とを切り替える回路と、
前記冗長配線に接続され、プルアップまたはプルダウンする回路とを備える論理集積回路。
【請求項１０】
複数の第１配線と複数の第２配線との接続を切り替える複数の抵抗変化素子とが行列配置されるスイッチブロックと、前記第２配線に接続され、ハイインピーダンス状態に遷移可能な素子と、前記第２配線に沿って延伸する冗長配線と、前記第２配線と前記冗長配線とを切り替える回路と、前記冗長配線に接続され、プルアップまたはプルダウンする回路とを備える論理集積回路において、
前記第２配線と後段の素子との接続をハイインピーダンス状態とし、前記第２配線の後段の素子の入力をプルアップまたはプルダウンして前記抵抗変化素子の書き込みを行う書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化スイッチを用いた再構成可能な論理集積回路および書き込み方法に関する。
【背景技術】
【０００２】
一般的な半導体集積回路は、半導体基板に形成されたトランジスタと、トランジスタを接続するために半導体基板の上層に形成された配線構造とを用いて構成される。一般的な半導体集積回路では、トランジスタや配線のパターンは、集積回路の設計段階で決められており、半導体集積回路製造後にトランジスタ同士の接続を変更することはできない。【０００３】
ＦＰＧＡ（Field Programmable Gate Array）などのプログラマブル論理集積回路は、論理演算回路の動作や、論理演算回路の接続をメモリ素子に記憶することによって、論理動作や配線の接続を変更できる。例えば、構成情報の記憶を行うメモリ素子は、ＳＲＡＭ（Static Random Access Memory）セルやアンチフューズ、フローティングゲートＭＯＳ（Metal-Oxide-Semiconductor）トランジスタなどで実現される。【０００４】
これらのメモリ素子は、トランジスタと同じ層に形成されているため、面積オーバヘッドが大きい。その結果、プログラマブル論理集積回路のチップ面積が大きくなり、製造コストが上昇するという問題点があった。また、論理演算回路同士の接続を変更する配線スイッチの面積が大きくなるために、チップ面積に占める論理演算回路の割合が低くなるという問題点があった。このような使用効率の低下は、ＦＰＧＡに実装される回路の動作速度の低下や動作電力の増大につながる。【０００５】
また、配線層に形成可能な抵抗変化素子を利用したプログラマブル論理集積回路が開示されている。抵抗変化素子を用いたプログラマブル論理集積回路は、回路の製造後に、配線の接続構成を変更でき、回路の不具合の修正や仕様変更が可能になるため、チップ面積の縮小や電力性能比の向上を図ることができる。【０００６】
特許文献１や特許文献２には、第１の配線層と、その上部に形成される第２の配線層との間に、金属イオンを含有する固体電解質材料から構成される抵抗変化素子を有するプログラマブル論理集積回路が開示されている。特許文献１や特許文献２のプログラマブル論理集積回路は、抵抗変化素子の両端に順バイアス、あるいは逆バイアスを印加することによりその抵抗値を変えることができる。特許文献１や特許文献２のプログラマブル論理集積回路に用いられる抵抗変化素子では、低抵抗状態（オン状態）と高抵抗状態（オフ状態）との比が１０の５乗、あるいはそれ以上となる。すなわち、特許文献１や特許文献２に用いられる抵抗変化素子は、第１の配線と第２の配線とを電気的に接続、あるいは切断できるスイッチとして機能する。【０００７】
一般的なプログラマブル論理集積回路における配線の接続／切断においては、ＳＲＡＭ（Static Random Access Memory）セルと、スイッチ機能を有する１個のトランジスタとによって構成されるスイッチセルが用いられる。それに対し、抵抗変化素子は、メモリ機能とスイッチ機能とを有するため、スイッチセルを１個の素子で実現できる。【０００８】
特許文献１のプログラマブル論理集積回路によれば、第１の配線群と第２の配線群との各交点に抵抗変化素子を配置することで、第１の配線群の任意の配線と、第２の配線群の任意の配線とを自在に接続可能なスイッチブロックをコンパクトなサイズで構成できる。その結果、特許文献１のプログラマブル論理集積回路によれば、チップ面積の大幅な縮小化や、論理演算回路の使用効率の改善による性能向上が期待できる。また、特許文献１のプログラマブル論理集積回路では、集積回路の通電が遮断された状態でも抵抗変化素子のオン／オフ状態が保持されるため、電源を投入する度に回路構成情報をロードする手間を省くこともできる。【０００９】
また、プログラマブル論理集積回路において、製造上の欠陥が生じる場合に備えて、トランジスタや配線の一部に冗長回路を設けることは、生産収率を向上させる上で有効である。例えば、特許文献３や特許文献４には、予備回路を形成しておき、欠陥を含む回路を予備回路に置き換える技術が開示されている。プログラマブル論理集積回路は、出荷前の選別テストで欠陥回路が検出されると、予備回路を利用可能にして、欠陥回路を避けるような迂回ルートを形成するように設定してから出荷される。予備回路を利用可能にして欠陥回路を避けることにより、欠陥箇所が存在していたとしても、ユーザはそれを意識することなく任意の回路をプログラマブル論理集積回路に実装できる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４３５６５４２号公報
【特許文献２】国際公開第２０１２／０４３５０２号
【特許文献３】米国特許第４８９９０６７号明細書
【特許文献４】特開２０１４−０９３７８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
半導体デバイスの微細化に伴って、デバイスに加わる電界強度が高くなるため、電気的な破壊が生じうる電圧が低くなる。例えば、２８ナノメートルのノードのコアトランジスタでは、トランジスタのゲート耐圧が３ボルトを切る。一方、抵抗変化素子のオン／オフ状態を書き換えるためには３ボルトを超える電圧が印加されるため、書き込み電圧が印加されるノードには、コアトランジスタのゲートを直接接続することはできない。そのため、高速動作を求められる最新のテクノロジーノード技術で作製した半導体集積回路を用いたプログラマブル論理集積回路においては、抵抗変化素子の書き込みに耐えうる、遅延の少ないクロスバスイッチが求められる。【００１２】
本発明の目的は、上述した課題を解決し、微細化された半導体素子を電気的に破壊することなく、高電圧を必要とする抵抗変化素子への書き込みおよび消去が可能な論理集積回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一態様の論理集積回路は、第１方向に延伸する複数の第１配線と、第１方向に交差する第２方向に延伸する複数の第２配線と、第２配線に沿って第２方向に延伸する少なくとも一つの冗長配線と、第２配線および冗長配線と第１配線とが交差する位置に行列配置される複数の抵抗変化素子とを有するスイッチブロックと、複数の第２配線に対応して第２方向に延伸する複数の第３配線のそれぞれに接続される複数のバッファを有する転送ブロックと、複数の第２配線のそれぞれに対応し、高耐圧トランジスタを含む複数の切替回路を有し、複数の切替回路のそれぞれに対応する選択端子の電圧状態に応じて、第２配線および冗長配線と第３配線との接続を切り替えるシフトブロックとを備える。【００１４】
本発明の一態様の論理集積回路は、複数の第１配線と複数の第２配線との接続を切り替える複数の抵抗変化素子とが行列配置されるスイッチブロックと、第２配線に接続され、ハイインピーダンス状態に遷移可能な素子と、第２配線に沿って延伸する冗長配線と、第２配線と冗長配線とを切り替える回路と、冗長配線に接続され、プルアップまたはプルダウンする回路とを備える。【００１５】
本発明の一態様の書き込み方法においては、複数の第１配線と複数の第２配線との接続を切り替える複数の抵抗変化素子とが行列配置されるスイッチブロックと、第２配線に接続され、ハイインピーダンス状態に遷移可能な素子と、第２配線に沿って延伸する冗長配線と、第２配線と冗長配線とを切り替える回路と、冗長配線に接続され、プルアップまたはプルダウンする回路とを備える論理集積回路において、第２配線と後段の素子との接続をハイインピーダンス状態とし、第２配線の後段の素子の入力をプルアップまたはプルダウンして抵抗変化素子の書き込みを行う。
【発明の効果】
【００１６】
本発明によれば、微細化された半導体素子を電気的に破壊することなく、高電圧を必要とする抵抗変化素子への書き込みおよび消去が可能な論理集積回路を提供することが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係るプログラマブル論理集積回路の構成の概要を示すブロック図である。
【図２】本発明の第１の実施形態に係るプログラマブル論理集積回路が備えるスイッチブロックの構成の一例を示す模式図である。
【図３】本発明の第１の実施形態に係るプログラマブル論理集積回路が備えるシフトブロックおよび転送ブロックの構成の一例を示す模式図である。
【図４】本発明の第１の実施形態に係るプログラマブル論理集積回路に用いられる抵抗変化素子の一例を示す模式図である。
【図５】本発明の第１の実施形態に係るプログラマブル論理集積回路に用いられる抵抗変化素子の別の状態の一例を示す模式図である。
【図６】本発明の第２の実施形態に係るプログラマブル論理集積回路が備えるシフトブロックおよび転送ブロックの構成の一例を示す模式図である。
【図７】関連技術のプログラマブル論理集積回路が備えるシフトブロックの構成の一例を示す模式図である。
【図８】関連技術のプログラマブル論理集積回路が備えるシフトブロックが有するマルチプレクサ回路の構成の一例を示す模式図である。
【発明を実施するための形態】
【００１８】
以下に、本発明を実施するための形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお、以下の実施形態の説明に用いる全図においては、特に理由がない限り、同様箇所には同一符号を付す。また、以下の実施形態において、同様の構成・動作に関しては繰り返しの説明を省略する場合がある。
【００１９】
（第１の実施形態）
まず、本発明の第１の実施形態に係るプログラマブル論理集積回路（論理集積回路とも呼ぶ）について図面を参照しながら説明する。図１は、本実施形態の論理集積回路１の構成の一例を示すブロック図である。図１のように、論理集積回路１は、スイッチブロック１１、シフトブロック１３、および転送ブロック１５を備える。
【００２０】
図２は、論理集積回路１のスイッチブロック１１の構成の一例を示す模式図である。スイッチブロック１１は、第１方向に延伸する第１配線群（第１配線ｉｎ０〜３）と、第２方向に延伸する第２配線群（第２配線ｍ０〜３）と、第２配線群に沿って第２方向に延伸する少なくとも一つの冗長配線ｒとを有する。また、スイッチブロック１１は、複数の第１配線ｉｎ０〜３と複数の第２配線ｍ０〜３とが交差する位置ごとに配置される複数の抵抗変化素子１００を有する。また、スイッチブロック１１は、第１選択回路１２１、第２選択回路１２２、第１書き込みドライバ１２５、および第２書き込みドライバ１２６を有する。
【００２１】
以下において、第１配線群を構成する複数の第１配線ｉｎ０〜３のそれぞれを区別しないときは、末尾の数字を省略して第１配線ｉｎと記載する。同様に、第２配線群を構成する複数の第２配線ｍ０〜３のそれぞれを区別しないときは、末尾の数字を省略して第２配線ｍと記載する。なお、本実施形態においては、第１配線ｉｎが４本、第２配線ｍが４本、冗長配線ｒが１本の例を挙げて説明するが、第１配線ｉｎ、第２配線ｍ、および冗長配線ｒの数には限定を加えない。
【００２２】
複数の第１配線ｉｎ０〜３、複数の第２配線ｍ０〜３、冗長配線ｒ、および複数の抵抗変化素子１００によってクロスバ１１０が構成される。第２配線ｍ０〜３および冗長配線ｒの出力側は、シフトブロック１３に接続される。
【００２３】
冗長配線ｒは、複数の第２配線ｍ０〜３のいずれかの予備配線になるように構成される。なお、図２には、冗長配線ｒが１本の例を示すが、冗長配線ｒの本数は１本に限定されない。
【００２４】
複数の第１配線ｉｎ０〜３と、複数の第２配線ｍ０〜３とは、第１配線ｉｎと第２配線ｍとが交差する位置に配置される抵抗変化素子１００によって接続される。例えば、抵抗変化素子１００は、活性な第１電極と、不活性な第２電極とによって、第１電極を構成する金属のイオンを伝導するイオン伝導層（抵抗変化層とも呼ぶ）を挟み込んだ構造を有する。例えば、端部が第１電極を兼ねる第１配線上に形成した抵抗変化素子１００の第２電極と、第１配線と異なる層に形成された第２配線とは、導電性のあるビアを介して電気的に接続される。
【００２５】
ある抵抗変化素子１００がオフ状態のとき、その抵抗変化素子１００が配置された交点において第１配線ｉｎと第２配線ｍとは電気的に切断される。一方、ある抵抗変化素子１００がオン状態のとき、その抵抗変化素子１００が配置された交点において第１配線と第２配線とは電気的に接続される。図２においては、クロスバ１１０の交点の位置を、左上から右下に向けて（０、０）、（０、１）、・・・、（４、３）と座標によって表す。
【００２６】
第１選択回路１２１は、外部の制御装置の制御に応じて、ＯＮ状態またはＯＦＦ状態に遷移させる抵抗変化素子１００を選択するための回路である。第１選択回路１２１は、複数の第１配線の入力側のそれぞれに拡散層の一端（ソースまたはドレイン）が接続される複数の第１選択トランジスタＴｒＹ０〜３を有する。すなわち、第１選択トランジスタＴｒＹ０〜３の拡散層の一端は、第１配線ｉｎ０〜３の入力側に接続される。第１選択回路１２１を構成する第１選択トランジスタＴｒＹ０〜３の拡散層の他端（ドレインまたはソース）は、第１書き込みドライバ１２５に接続される。第１選択回路１２１を構成する第１選択トランジスタＴｒＹ０〜３のゲートは、第１デコーダ信号線ＷＹ０〜３に接続され、第１デコーダ信号線ＷＹを介してクロスバ１１０の列を選択する第１デコーダ（図示しない）に接続される。
【００２７】
第２選択回路１２２は、外部の制御装置の制御に応じて、ＯＮ状態またはＯＦＦ状態に遷移させる抵抗変化素子１００を選択するための回路である。第２選択回路１２２は、複数の第２配線ｍ０〜３の出力側のそれぞれに拡散層の一端（ソースまたはドレイン）が接続される複数の第２選択トランジスタＴｒＸ０〜３を有する。また、第２選択回路１２２は、冗長配線ｒの出力側に拡散層の一端（ソースまたはドレイン）が接続される第２選択トランジスタＴｒＸｒを有する。すなわち、第２選択トランジスタＴｒＸ０〜３、ｒの拡散層の一端は、第２配線ｍ０〜３および冗長配線ｒの出力側に接続される。第２選択回路１２２を構成する第２選択トランジスタＴｒＸ０〜３、ｒの拡散層の他端（ドレインまたはソース）は、第２書き込みドライバ１２６に接続される。第２選択回路１２２を構成する第２選択トランジスタＴｒＸ０〜３、ｒのゲートは、第２デコーダ信号線ＷＸ０〜３、ｒに接続され、第２デコーダ信号線ＷＸを介して、クロスバ１１０の行を選択する第２デコーダ（図示しない）に接続される。
【００２８】
第１書き込みドライバ１２５は、外部からの制御信号に基づいて、第１選択回路１２１に書き込み電流を供給する。第１書き込みドライバ１２５は、第１選択回路１２１を構成する第１選択トランジスタＴｒＹ０〜３の拡散層の他端（ドレインまたはソース）に接続される。
【００２９】
第２書き込みドライバ１２６は、外部からの制御信号に基づいて書き込み電流を第２選択回路１２２に供給する。第２書き込みドライバ１２６は、第２選択回路１２２を構成する第２選択トランジスタＴｒＸ０〜３、ｒの拡散層の他端（ドレインまたはソース）に接続される。
【００３０】
図３は、シフトブロック１３および転送ブロック１５の構成の一例を示す模式図である。
【００３１】
シフトブロック１３は、スイッチブロック１１から延伸する第２配線ｍ０〜３および冗長配線ｒと、転送ブロック１５との接続を切り替える回路である。シフトブロック１３は、複数の切替回路１３０と、１つのＡＮＤ回路１３５とを有する。また、シフトブロック１３は、入力端子ＷＢ０、入力端子ＷＢ１、および選択端子Ｓ０〜３を含む。
【００３２】
複数の切替回路１３０は、複数の第２配線ｍ０〜３ごとに配置される。複数の切替回路１３０のそれぞれは、第１トランスミッションゲートＴＧ１、第２トランスミッションゲートＴＧ２、第１インバータＩＮＶ１、および第２インバータＩＮＶ２を有する。
【００３３】
第１トランスミッションゲートＴＧ１および第２トランスミッションゲートＴＧ２は、ＰＭＯＳ（p-Channel Metal-Oxide Semiconductor）とＮＭＯＳ（n-Channel Metal-Oxide Semiconductor）とを並列に接続した構成を有する。第１トランスミッションゲートＴＧ１および第２トランスミッションゲートＴＧ２を構成するＰＭＯＳおよびＮＭＯＳには、高耐圧トランジスタが用いられる。
【００３４】
第１トランスミッションゲートＴＧ１を構成するＰＭＯＳおよびＮＭＯＳの拡散層の一端は、第２配線ｍ０〜３に接続される。第１トランスミッションゲートＴＧ１のＰＭＯＳおよびＮＭＯＳの拡散層の他端は、第３配線ｏｕｔ０〜３に接続される。第１トランスミッションゲートＴＧ１のＰＭＯＳおよびＮＭＯＳの拡散層の他端は、第３配線ｏｕｔ０〜３を介して、転送ブロック１５を構成するバッファＢＵＦ０〜３に接続される。
【００３５】
第１トランスミッションゲートＴＧ１のＰＭＯＳのゲートは、第２トランスミッションゲートＴＧ２のＮＭＯＳのゲートと共通して、第１インバータＩＮＶ１の出力に接続される。第１トランスミッションゲートＴＧ１を構成するＮＭＯＳのゲートは、第２トランスミッションゲートＴＧ２のＰＭＯＳのゲートと共通して、第２インバータＩＮＶ２の出力に接続される。
【００３６】
第２トランスミッションゲートＴＧ２を構成するＰＭＯＳおよびＮＭＯＳの拡散層の一端は、ＡＮＤ回路１３５の出力に接続される。第２トランスミッションゲートＴＧ２のＰＭＯＳおよびＮＭＯＳの拡散層の他端は、第３配線ｏｕｔ０〜３に接続される。
【００３７】
第２トランスミッションゲートＴＧ２のＰＭＯＳのゲートは、第１トランスミッションゲートＴＧ１のＮＭＯＳのゲートと共通して、第２インバータＩＮＶ２の出力に接続される。第２トランスミッションゲートＴＧ２を構成するＮＭＯＳのゲートは、第１トランスミッションゲートＴＧ１のＰＭＯＳのゲートと共通して、第１インバータＩＮＶ１の出力に接続される。
【００３８】
ＡＮＤ回路１３５には、高耐圧トランジスタが用いられる。ＡＮＤ回路１３５の入力には、冗長配線ｒと入力端子ＷＢ０とが接続される。ＡＮＤ回路１３５の出力は、複数の切替回路１３０の第２トランスミッションゲートＴＧ２のＮＭＯＳの拡散層の一端に接続される。
【００３９】
第１インバータＩＮＶ１の入力には、選択端子Ｓ０〜３のいずれかと入力端子ＷＢ１とが接続される。第１インバータＩＮＶ１の出力は、第２インバータＩＮＶ２の入力に接続される。選択端子Ｓ０〜３の電圧状態は、入力端子ＷＢ１から入力される選択信号の電圧状態に応じて設定される。
【００４０】
第２インバータＩＮＶ２の入力は、第１トランスミッションゲートＴＧ１のＰＭＯＳのゲートおよび第２トランスミッションゲートＴＧ２のＮＭＯＳのゲートと同じく、第１インバータＩＮＶ１の出力に接続される。第２インバータＩＮＶ２の出力は、第１トランスミッションゲートＴＧ１のＮＭＯＳのゲートおよび第２トランスミッションゲートＴＧ２のＰＭＯＳのゲートに接続される。
【００４１】
例えば、選択端子Ｓ０が「Ｈｉｇｈ」のとき、第２配線ｍ０と第３配線ｏｕｔ０とが接続される。一方、選択端子Ｓ０が「Ｌｏｗ」のとき、冗長配線ｒと第３配線ｏｕｔ０とが接続される。同様に、選択端子Ｓ１〜Ｓ３が「Ｈｉｇｈ」のとき、第２配線ｍ１〜３と、第３配線ｏｕｔ１〜３とが接続される。一方、選択端子Ｓ１〜Ｓ３のいずれかが「Ｌｏｗ」のとき、「Ｌｏｗ」の選択端子Ｓに接続された切替回路１３０に接続される第３配線ｏｕｔと、冗長配線ｒとが接続される。
【００４２】
転送ブロック１５は、複数のバッファＢＵＦ０〜３を有する。複数のバッファＢＵＦ０〜３の入力には、第３配線ｏｕｔ０〜３が接続される。複数のバッファＢＵＦ０〜３の出力は、他のロジックブロックにデータ転送するためのスイッチブロック（図示しない）に接続される。
【００４３】
〔抵抗変化素子〕
ここで、論理集積回路１が備えるスイッチブロック１１に含まれる抵抗変化素子１００の一例について図面を参照しながら説明する。図４および図５は、抵抗変化素子１００の構成の一例を示す概念図である。抵抗変化素子１００は、活性電極である第１電極１０１、不活性電極である第２電極１０２、および抵抗変化層１０３を有する。
【００４４】
抵抗変化素子１００は、少なくとも２つの抵抗状態を有する。本実施形態では、高抵抗状態をオフ状態（図４）、低抵抗状態をオン状態（図５）と定義する。抵抗変化素子１００がオン状態（図５）の場合、電圧レベルで与えられる信号は抵抗変化素子１００を通過する。一方、抵抗変化素子１００がオフ状態（図４）の場合、電圧レベルで与えられる信号は抵抗変化素子１００によって遮断される。
【００４５】
ここで、抵抗変化素子１００の抵抗状態を遷移させる動作について説明する。
【００４６】
まず、抵抗変化素子１００の抵抗状態を高抵抗状態（オフ状態）から低抵抗状態（オン状態）へと遷移させる方法について説明する。すなわち、抵抗変化素子１００をオンにする方法について説明する。
【００４７】
抵抗状態が高抵抗状態（オフ状態）の抵抗変化素子１００において、第１電極１０１に正電圧を印加し、第２電極１０２を接地すると、第１電極１０１に含まれる金属がイオン化されて抵抗変化層１０３に溶解する。抵抗変化層１０３に溶解した金属イオンが還元されると金属が析出する。析出した金属によって第１電極１０１と第２電極１０２とを接続する金属架橋１０５が形成される。金属架橋１０５によって第１電極１０１と第２電極１０２とが電気的に接続されると、抵抗変化素子１００の抵抗状態は高抵抗状態（オフ状態）から低抵抗状態（オン状態）へと遷移する。
【００４８】
次に、抵抗変化素子１００の抵抗状態を低抵抗状態（オン状態）から高抵抗状態（オフ状態）へと遷移させる方法について説明する。すなわち、抵抗変化素子１００をオフにする方法について説明する。
【００４９】
抵抗状態が低抵抗状態（オン状態）の抵抗変化素子１００において、第１電極１０１を接地して、第２電極１０２に正電圧を印加すると、金属架橋１０５が金属イオンとして抵抗変化層１０３内に溶解し、金属架橋１０５の一部が切れる。金属架橋１０５の一部が切れると、第１電極１０１と第２電極１０２との間の電気的な接続が解消され、抵抗変化素子１００の抵抗状態は高抵抗状態（オフ状態）へと遷移する。第１電極１０１と第２電極１０２との間では、電気的な接続が完全に切れる前の段階から電気抵抗が大きくなったり、電極間の容量が変化したりして電気的な特性が変化し、最終的に電気的な接続が切れる。抵抗変化素子１００の抵抗状態を高抵抗状態（オフ状態）から低抵抗状態（オン状態）にするためには、第２電極１０２に再び負電圧を印加すればよい。
【００５０】
以上のように、抵抗変化素子１００の抵抗状態（低抵抗状態・高抵抗状態）を用いて、スイッチのオン状態とオフ状態とを実現できる。
【００５１】
抵抗変化素子１００の抵抗状態を高抵抗状態から低抵抗状態に遷移させる際には、金属架橋１０５が形成される前の段階で、電極間の抵抗が次第に小さくなったり、電極間の容量が変化したりするなどの過渡的な状態が生じる。最終的には、電極間に金属架橋１０５が形成される。一方、抵抗変化素子１００の抵抗状態を低抵抗状態から高抵抗状態に遷移させる際には、金属架橋１０５が切断する前の段階で、電極間の抵抗が次第に大きくなったり、電極間の容量が変化したりするなどの過渡的な状態が生じ、最終的に電極間の接続が切断する。例えば、抵抗変化素子１００の抵抗状態の過渡的な状態を用いて、低抵抗状態と高抵抗状態との間の中間状態を利用することもできる。
【００５２】
なお、抵抗変化素子１００には、ＰＲＡＭ（Phase change Random Access Memory）やＲｅＲＡＭ（Resistive Random Access Memory）に用いられる抵抗変化型不揮発性メモリ素子を用いてもよい。また、スイッチブロック１１には、二つの抵抗変化素子１００を用いた３端子型の抵抗変化スイッチを構成してもよい。
【００５３】
以上が、本実施形態の論理集積回路の構成についての説明である。
【００５４】
〔書き込み方法〕
次に、本実施形態のスイッチブロック１１を構成する抵抗変化素子１００の書き込み方法について説明する。
【００５５】
まず、入力端子ＷＢ０から「Ｌｏｗ」、入力端子ＷＢ１から「Ｌｏｗ」を入力し、全ての選択端子Ｓ０〜３を「Ｌｏｗ」に設定する。このとき、全ての第３配線ｏｕｔ０〜３は、第２配線ｍ０〜３ではなく、冗長配線ｒに接続される。その結果、ＡＮＤ回路１３５の出力である「Ｌｏｗ」が全てのバッファＢＵＦ０〜３の入力端子に入力されてプルダウンされるため、転送ブロック１５の内部の貫通電流によるリーク電流は流れない。
【００５６】
次に、第２デコーダ信号線ＷＸによって選択される第２選択トランジスタＴｒＸによって、第２配線ｍ０〜３および冗長配線ｒの中から一つの配線を選択する。その結果、選択された第２配線ｍおよび冗長配線ｒの少なくともいずれかが第２書き込みドライバ１２６に接続される。
【００５７】
同様に、第１デコーダ信号線ＷＹによって選択される第１選択トランジスタＴｒＹによって、第１配線ｉｎ０〜３の中から一つの配線を選択する。その結果、選択された第１配線ｉｎが第１書込みドライバ１２５に接続される。
【００５８】
第１書き込みドライバ１２５および第２書き込みドライバ１２６は、選択状態にある第１配線ｉｎと、選択状態にある第２配線ｍおよび冗長配線ｒとの交点の位置に配置された抵抗変化素子１００の両端に書き込み電圧を印加する。例えば、抵抗変化素子１００をオフ状態からオン状態に書き換えるセット動作では、順方向の電圧が抵抗変化素子１００に印加される。一方、オン状態からオフ状態に書き換えるリセット動作では、逆方向の電圧が抵抗変化素子１００に印加される。
【００５９】
例えば、（０、０）の抵抗変化素子１００に書き込みを行う場合、第１デコーダ信号線ＷＹ０を「Ｈｉｇｈ」、第１デコーダ信号線ＷＹ１〜３を「Ｌｏｗ」、第２デコーダ信号線ＷＸ０を「Ｈｉｇｈ」、第２デコーダ信号線ＷＸ１〜３を「Ｌｏｗ」に設定する。（０、０）に配置された抵抗変化素子１００が選択された状態で、第１書き込みドライバ１２５および第２書き込みドライバ１２６によって当該素子の両端に閾値を超える電圧を印加すれば、その抵抗変化素子１００を所望の抵抗状態に遷移させることができる。このとき、第２配線ｍ０に接続される第１トランスミッションゲートＴＧ１は、選択端子Ｓ０が「Ｌｏｗ」であるためにハイインピーダンス状態となり、シフトブロック１３の後段の第３配線ｏｕｔ０および転送ブロック１５に書き込み電圧を伝えない。
【００６０】
第２配線ｍ０〜３上に配置される抵抗変化素子１００に対する書き込みは、（０、０）の抵抗変化素子１００と同様に行うことができる。すなわち、第２配線ｍ０〜３のいずれかに接続された第１トランスミッションゲートＴＧ１をハイインピーダンス状態にすることで、後段の転送ブロック１５と書き込み電圧を遮断できる。また、冗長配線ｒ上に配置された抵抗変化素子１００に書き込みを行うときは、ＡＮＤ回路１３５によって書き込み電圧を遮断する。
【００６１】
以上のように、本実施形態の論理集積回路は、スイッチブロックと、転送ブロックと、シフトブロックとを備える。スイッチブロックは、複数の第１配線と、複数の第２配線と、少なくとも一つの冗長配線と、複数の抵抗変化素子とを有する。複数の第１配線は、第１方向に延伸する。複数の第２配線は、第１方向に交差する第２方向に延伸する。冗長配線は、第２配線に沿って第２方向に延伸する。抵抗変化素子は、第２配線および冗長配線と第１配線とが交差する位置に行列配置される。転送ブロックは、複数の第２配線に対応して第２方向に延伸する複数の第３配線のそれぞれに接続される複数のバッファを有する。シフトブロックは、複数の第２配線のそれぞれに対応し、高耐圧トランジスタを含む複数の切替回路を有する。シフトブロックは、複数の切替回路のそれぞれに対応する選択端子の電圧状態に応じて、第２配線および冗長配線と第３配線との接続を切り替える。切替回路は、高耐圧トランジスタによって構成され、第１入力端子と冗長配線とに入力端が接続され、切替回路に出力端が接続されるＡＮＤ回路を含む。
【００６２】
本実施形態においては、高耐圧トランジスタによって構成されるトランスミッションゲートおよびＡＮＤ回路にスイッチブロックからの出力を入力する。そのため、本実施形態によれば、抵抗変化素子への書き込み電圧から後段の回路を保護することができる。
【００６３】
例えば、切替回路は、第１インバータと、第２インバータと、第１トランスミッションゲートと、第２トランスミッションゲートとを含む。第１インバータは、選択端子に入力端が接続される。第２インバータは、第１インバータの後段に配置される。第１トランスミッションゲートおよび第２トランスミッションゲートは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列に接続する構成を有し、高耐圧トランジスタによって構成される。第１トランスミッションゲートは、拡散層の一端が第２配線に接続され、拡散層の他端が第３配線を介してバッファに接続される。また、第１トランスミッションゲートを構成するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタは、ＰＭＯＳトランジスタのゲートが第１インバータの出力端に接続され、ＮＭＯＳトランジスタのゲートが第２インバータの出力端に接続される。第２トランスミッションゲートを構成するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタは、拡散層の一端がＡＮＤ回路の出力端に接続され、拡散層の他端が第３配線を介してバッファに接続される。第２トランスミッションゲートは、ＰＭＯＳトランジスタのゲートが第２インバータの出力端に接続され、ＮＭＯＳトランジスタのゲートが第１インバータの出力端に接続される。
【００６４】
例えば、選択端子は、第２入力端子に接続され、第２入力端子を経由して入力される信号に応じて電圧状態が遷移する。
【００６５】
例えば、スイッチブロックは、第１書き込みドライバと、第２書き込みドライバと、第１選択回路と、第２選択回路とを有する。第１選択回路は、拡散層の一端が第１書き込みドライバに接続され、拡散層の他端が複数の第１配線のいずれかに接続され、ゲートが複数の第１デコーダ信号線に接続される複数のＮＭＯＳトランジスタによって構成される。第２選択回路は、拡散層の一端が第２書き込みドライバに接続され、拡散層の他端が複数の第２配線のいずれかに接続され、ゲートが複数の第２デコーダ信号線に接続される複数のＮＭＯＳトランジスタによって構成される。
【００６６】
例えば、抵抗変化素子は、第１電極と、第１電極と対向配置される第２電極と、第１電極と第２電極との間に配置され、第１電極と第２電極との間に電圧を印加することによって第１電極を構成する金属のイオン化および析出が可能な抵抗変化層とを含む。例えば、第１電極が銅を含み、第１電極と第２電極との間に印加される電圧に応じて、第１電極に含まれる銅が抵抗変化層においてイオン化および析出する。
【００６７】
言い換えると、本実施形態の論理集積回路は、複数の第１配線と複数の第２配線との接続を切り替える複数の抵抗変化素子とが行列配置されるスイッチブロックに加えて、以下の構成を有する。すなわち、本実施形態の論理集積回路は、第２配線に接続され、ハイインピーダンス状態に遷移可能な素子と、第２配線に沿って延伸する冗長配線とを備える。また、本実施形態の論理集積回路は、第２配線と冗長配線とを切り替える回路と、冗長配線に接続され、プルアップまたはプルダウンする回路とを備える。本実施形態の論理集積回路では、第２配線と後段の素子との接続をハイインピーダンス状態とし、第２配線の後段の素子の入力をプルアップまたはプルダウンして抵抗変化素子の書き込みを行う。
【００６８】
本実施形態によれば、第２配線と第３配線との間にトランスミッションゲートのみを配置するため、信号遅延が非常に小さくなる。本実施形態によれば、高耐圧トランジスタで構成されるトランスミッションゲートであっても、高耐圧トランジスタのＮＡＮＤ回路でシフトブロックを構成する場合と比較して、およそ０．１〜０．２ナノ秒程度、信号伝播が早くなる。なお、冗長配線が第３配線に接続されるときは、第２配線と第３配線との間に高耐圧トランジスタのＡＮＤ回路が接続されてしまうが、回路動作上の遅延に与える影響は非常に小さい。なぜならば、冗長配線は、第２配線の予備配線であるため、第２配線上の抵抗変化素子が故障を起こさない限り使用されないためである。
【００６９】
すなわち、本実施形態の論理集積回路によれば、微細化された半導体素子を電気的に破壊することなく、高電圧を必要とする抵抗変化素子への書き込みおよび消去が可能なプログラマブル論理集積回路を実現できる。
【００７０】
（第２の実施形態）
次に、本発明の第２の実施形態に係るプログラマブル論理集積回路（論理集積回路とも呼ぶ）について図面を参照しながら説明する。本実施形態の論理集積回路は、第１の実施形態の論理集積回路とは、シフトブロックの切替回路の構成が異なる。なお、本実施形態の論理集積回路のスイッチブロックおよび転送ブロックの構成は、第１の実施形態の論理集積回路と同様であるので、詳細な説明は省略する。以下において、スイッチブロックの説明においては、第１の実施形態（図２）の符号を用いる。
【００７１】
図６は、本実施形態の論理集積回路が備えるシフトブロック２３および転送ブロック２５の構成の一例を示すブロック図である。なお、転送ブロック２５の構成は、第１の実施形態の転送ブロック１５と同様であるため、詳細な説明は省略する。
【００７２】
シフトブロック２３は、スイッチブロック１１から延伸する第２配線ｍ０〜３および冗長配線ｒと、転送ブロック２５との接続を切り替える回路である。シフトブロック２３は、複数の切替回路２３０と、１つのＡＮＤ回路２３５とを有する。また、シフトブロック２３は、入力端子ＷＢ０、入力端子ＷＢ１、および選択端子Ｓ０〜３を含む。
【００７３】
複数の切替回路２３０は、複数の第２配線ｍ０〜３ごとに配置される。複数の切替回路２３０のそれぞれは、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第１インバータＩＮＶ１、および第２インバータＩＮＶ２を有する。
【００７４】
第１トランジスタＴＲ１（第１ＮＭＯＳトランジスタとも呼ぶ）および第２トランジスタＴＲ２（第２ＮＭＯＳトランジスタとも呼ぶ）には、高耐圧のＮＭＯＳトランジスタが用いられる。
【００７５】
第１トランジスタＴＲ１の拡散層の一端は、第２配線ｍ０〜３に接続される。第１トランジスタＴＲ１の拡散層の他端は、第３配線ｏｕｔ０〜３に接続される。第１トランジスタＴＲ１の拡散層の他端は、第３配線ｏｕｔ０〜３を介して、転送ブロック２５を構成するバッファＢＵＦ０〜３に接続される。第１トランジスタＴＲ１のゲートは、第２インバータＩＮＶ２の出力に接続される。
【００７６】
第２トランジスタＴＲ２の拡散層の一端は、ＡＮＤ回路２３５の出力に接続される。第２トランジスタＴＲ２の拡散層の他端は、第３配線ｏｕｔ０〜３に接続される。第２トランジスタＴＲ２のゲートは、第２インバータＩＮＶ２の入力と共通して、第１インバータＩＮＶ１の出力に接続される。
【００７７】
ＡＮＤ回路２３５には、高耐圧トランジスタが用いられる。ＡＮＤ回路２３５の入力には、冗長配線ｒと入力端子ＷＢ０とが接続される。ＡＮＤ回路２３５の出力は、複数の切替回路２３０の第２トランジスタＴＲ２のＮＭＯＳの拡散層の一端に接続される。
【００７８】
第１インバータＩＮＶ１の入力には、選択端子Ｓ０〜３のいずれかと入力端子ＷＢ１とが接続される。第１インバータＩＮＶ１の出力は、第２インバータＩＮＶ２の入力と、第２トランジスタＴＲ２のゲートとに接続される。選択端子Ｓ０〜３の電圧状態は、入力端子ＷＢ１から入力される選択信号の電圧状態に応じて設定される。すなわち、入力端子ＷＢ１から入力される選択信号が「Ｈｉｇｈ」ならば選択端子Ｓは「Ｈｉｇｈ」であり、入力端子ＷＢ１から入力される選択信号が「Ｌｏｗ」ならば選択端子Ｓは「Ｌｏｗ」である。
【００７９】
第２インバータＩＮＶ２の入力は、第２トランジスタＴＲ２のゲートと同じく、第１インバータＩＮＶ１の出力に接続される。第２インバータＩＮＶ２の出力は、第１トランジスタＴＲ１のゲートに接続される。
【００８０】
例えば、選択端子Ｓ０が「Ｈｉｇｈ」のとき、第２配線ｍ０と第３配線ｏｕｔ０とが接続される。一方、選択端子Ｓ０が「Ｌｏｗ」のとき、冗長配線ｒと第３配線ｏｕｔ０とが接続される。同様に、選択端子Ｓ１〜Ｓ３が「Ｈｉｇｈ」のとき、「Ｈｉｇｈ」の第２配線ｍ１〜３と、第３配線ｏｕｔ１〜３とが接続される。一方、選択端子Ｓ１〜３のいずれかが「Ｌｏｗ」のとき、「Ｌｏｗ」の選択端子Ｓに接続された切替回路１３０に接続される第３配線ｏｕｔと、冗長配線ｒとが接続される。
【００８１】
〔書き込み方法〕
次に、本実施形態のスイッチブロックを構成する抵抗変化素子の書き込み方法について説明する。以下においても、図２のスイッチブロック１１の構成に基づいて説明する。
【００８２】
まず、入力端子ＷＢ０から「Ｌｏｗ」、入力端子ＷＢ１から「Ｌｏｗ」を入力し、全ての選択端子Ｓ０〜３を「Ｌｏｗ」に設定する。このとき、全ての第３配線ｏｕｔ０〜３は、第２配線ｍ０〜３ではなく、冗長配線ｒに接続される。その結果、ＡＮＤ回路１３５の出力である「Ｌｏｗ」が全てのバッファＢＵＦ０〜３の入力端子に入力されてプルダウンされるため、転送ブロック２５の内部の貫通電流によるリーク電流は流れない。
【００８３】
次に、第２デコーダ信号線ＷＸによって選択される第２選択トランジスタＴｒＸによって、第２配線ｍ０〜３および冗長配線ｒの中から一つの配線を選択する。その結果、選択された第２配線ｍおよび冗長配線ｒの少なくともいずれかが第２書き込みドライバ１２６に接続される。
【００８４】
同様に、第１デコーダ信号線ＷＹによって選択される第１選択トランジスタＴｒＹによって、第１配線ｉｎ０〜３の中から一つの配線を選択する。その結果、選択された第１配線ＩＮが第１書込みドライバ１２５に接続される。
【００８５】
第１書き込みドライバ１２５および第２書き込みドライバ１２６は、選択状態にある第１配線ｉｎと、選択状態にある第２配線ｍおよび冗長配線ｒとの交点の位置に配置された抵抗変化素子１００の両端に書き込み電圧を印加する。例えば、抵抗変化素子１００をオフ状態からオン状態に書き換えるセット動作では、順方向の電圧が抵抗変化素子１００に印加される。一方、オン状態からオフ状態に書き換えるリセット動作では、逆方向の電圧が抵抗変化素子１００に印加される。
【００８６】
例えば、（０、０）の抵抗変化素子１００に書き込みを行う場合、第１デコーダ信号線ＷＹ０を「Ｈｉｇｈ」、第１デコーダ信号線ＷＹ１〜３を「Ｌｏｗ」、第２デコーダ信号線ＷＸ０を「Ｈｉｇｈ」、第２デコーダ信号線ＷＸ１〜３を「Ｌｏｗ」に設定する。（０、０）に配置された抵抗変化素子１００が選択された状態で、第１書き込みドライバ１２５および第２書き込みドライバ１２６によって当該素子の両端に閾値を超える電圧を印加すれば、その抵抗変化素子１００を所望の抵抗状態に遷移させることができる。このとき、第２配線ｍ０に接続される第１トランジスタＴＲ１は、選択端子Ｓ０が「Ｌｏｗ」であるためにハイインピーダンス状態となり、シフトブロック２３の後段の第３配線ｏｕｔ０および転送ブロック２５に書き込み電圧を伝えない。
【００８７】
第２配線ｍ０〜３上に配置される抵抗変化素子１００に対する書き込みは、（０、０）の抵抗変化素子１００と同様に行うことができる。すなわち、第２配線ｍ０〜３のいずれかに接続された第１トランジスタＴＲ１をハイインピーダンス状態にすることで、後段の転送ブロック２５と書き込み電圧を遮断できる。また、冗長配線ｒ上に配置された抵抗変化素子１００に書き込みを行うときは、ＡＮＤ回路２３５によって書き込み電圧を遮断する。
【００８８】
切替回路は、第１インバータと、第２インバータと、第１ＮＭＯＳトランジスタと、第２ＮＭＯＳトランジスタとを含む。第１インバータは、選択端子に入力端が接続される。第２インバータは、第１インバータの後段に配置される。第１ＮＭＯＳトランジスタは、拡散層の一端が第２配線に接続され、拡散層の他端が第３配線を介してバッファに接続され、ゲートが第２インバータの出力端に接続される。第２ＮＭＯＳトランジスタは、拡散層の一端がＡＮＤ回路の出力端に接続され、拡散層の他端が第３配線を介してバッファに接続され、ゲートが第１インバータの出力端に接続される。第１ＮＭＯＳトランジスタおよび第２ＮＭＯＳトランジスタは、高耐圧トランジスタによって構成される。
【００８９】
本実施形態においては、高耐圧トランジスタによって構成されるトランジスタおよびＡＮＤ回路にスイッチブロックからの出力を入力する。そのため、本実施形態によれば、抵抗変化素子への書き込み電圧から後段の回路を保護することができる。
【００９０】
また、本実施形態によれば、第２配線と第３配線との間にＮＭＯＳトランジスタのみを配置するため、信号遅延が非常に小さくなる。本実施形態によれば、高耐圧トランジスタで構成されるトランスミッションゲートであっても、高耐圧トランジスタのＮＡＮＤ回路でシフトブロックを構成する場合と比較して、およそ０．１〜０．２ナノ秒程度、信号伝播が早くなる。なお、冗長配線が第３配線に接続されるときは、第２配線と第３配線との間に高耐圧トランジスタのＡＮＤ回路が接続されてしまうが、回路動作上の遅延に与える影響は非常に小さい。なぜならば、冗長配線は第２配線の予備配線であるため、第２配線上の抵抗変化素子が故障を起こさない限り、使用されないためである。
【００９１】
また、本実施形態によれば、トランスミッションゲートではなく、ＮＭＯＳトランジスタでシフトブロックを構成するため、回路面積を小さくできる。本実施形態では、選択信号ＷＥ１をＮＭＯＳの閾値電圧分オーバードライブする必要があるが、回路面積を小さくできるため、チップコストを下げるとともに、消費電力や動作速度の向上を実現する。
【００９２】
（関連技術）
ここで、関連技術に係るプログラマブル論理集積回路（論理集積回路とも呼ぶ）について図面を参照しながら説明する。なお、本実施形態の論理集積回路のスイッチブロックの構成は、各実施形態の論理集積回路と同様であるので、詳細な説明は省略する。
【００９３】
図７は、関連技術の入力信号クランプ回路３１、シフトブロック３３、および転送ブロック３５の構成の一例を示す模式図である。なお、スイッチブロックは、図２の構成を有し、第１配線ｉｎが４本、第２配線ｍが４本、スペア配線である冗長配線ｒが１本で構成される。
【００９４】
入力信号クランプ回路３１は、複数の第２配線ｍ０〜３および冗長配線ｒのそれぞれに対応する複数のＮＡＮＤ回路３１０（３１０＿０〜３、ｒ）を有する。シフトブロック３３は、複数のＮＡＮＤ回路３１０＿０〜３のそれぞれに対応するマルチプレクサＭＵＸ０〜３を有する。転送ブロック３５は、複数のマルチプレクサＭＵＸ０〜３のそれぞれに対応するインバータＩＮＶ０〜３を有する。
【００９５】
ＮＡＮＤ回路３１０＿０〜３のそれぞれの入力には、第２配線ｍ０〜３と入力端子ＷＢとが接続される。ＮＡＮＤ回路３１０＿０〜３のそれぞれの出力は、シフトブロック３３のマルチプレクサＭＵＸ０〜３のそれぞれの入力端子Ａに接続される。
【００９６】
また、ＮＡＮＤ回路３１０＿ｒの入力には、冗長配線ｒと入力端子ＷＢとが接続される。ＮＡＮＤ回路３１０＿ｒの出力は、シフトブロック３３のマルチプレクサＭＵＸ０〜３のそれぞれの入力端子Ｂに接続される。
【００９７】
マルチプレクサＭＵＸ０〜３のそれぞれの出力端子Ｏは、インバータＩＮＶ０〜３のそれぞれの入力に接続される。マルチプレクサＭＵＸ０〜３の選択端子Ｓは、シフトブロック３３の選択端子Ｓ０〜３を介して、図示しない信号線に接続される。
【００９８】
例えば、マルチプレクサＭＵＸは、図８に示す回路構成を有し、第２配線ｍおよび冗長配線ｒのいずれかの信号を選択して転送ブロック３５に出力する。
【００９９】
マルチプレクサＭＵＸ０〜３の入力端子Ａおよび入力端子Ｂのそれぞれは、インバータＩＮＶ０〜３のゲート電極入力端子のため、中間電位を取らないように、入力信号クランプ回路３１を前段に配置する。入力信号クランプ回路３１は、インバータＩＮＶ０〜３の入力に中間電位が与えられたときに流れる貫通電流を抑制する。入力信号クランプ回路３１は、入力端子ＷＢからの入力信号を「Ｌｏｗ」とすることで、シフトブロック３３の入力をプルダウンすることができる。
【０１００】
抵抗変化素子のオン／オフ状態を書き込むには、入力信号クランプ回路３１の入力端子ＷＢを「Ｌｏｗ」とし、当該抵抗変化素子に接続される第１書き込みドライバおよび第２書き込みドライバをオン状態にする。そして、接続された書き込みトランジスタから所望の書き込み電流を流したり、書き込み電圧を印加したりする。書き込み電圧が３ボルト以上となると、書き込み対象の抵抗変化素子だけではなく、第２配線上に配置された入力信号クランプ回路３１にも高電圧が印加される。そのため、入力信号クランプ回路３１は、コアトランジスタではなく、高耐圧トランジスタで構成されなければならない。しかしながら、高耐圧トランジスタで構成されたＮＡＮＤ回路およびマルチプレクサ回路は、回路動作上の信号が伝送される経路に位置するため、そこで生じる信号遅延は無視できない。
【０１０１】
それに対し、本発明の各実施形態の論理集積回路では、第２配線と第３配線との間にトランスミッションゲートやトランジスタのみを配置するため、関連技術と比べて、信号遅延が非常に小さくなる。
【０１０２】
以上、実施形態を参照して本発明を説明してきたが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【０１０３】
この出願は、２０１８年４月２７日に出願された日本出願特願２０１８−０８６６６３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１０４】
１    論理集積回路
１１    スイッチブロック
１３、２３  シフトブロック
１５、２５    転送ブロック
１００    抵抗変化素子
１０１    第１電極
１０２    第２電極
１０３    抵抗変化層
１０５    金属架橋
１１０    クロスバ
１２１    第１選択回路
１２２    第２選択回路
１３０、２３０    切替回路
１３５、２３５    ＡＮＤ回路
【図１】
2019208414.tif 000003
【図２】
2019208414.tif 000004
【図３】
2019208414.tif 000005
【図４】
2019208414.tif 000006
【図５】
2019208414.tif 000007
【図６】
2019208414.tif 000008
【図７】
2019208414.tif 000009
【図８】
2019208414.tif 000010
【国際調査報告】
2019208414.tif 000011
2019208414.tif 000012
2019208414.tif 000013
2019208414.tif 000014
2019208414.tif 000015
2019208414.tif 000016