(57)【要約】  素子数の少ない高精細画素レイアウトに有利な画素回路を実現する。  中継線（１２−２）と走査線（１６）とに対応して設けられた画素回路（１１）と、画素回路を駆動する駆動回路とを有し、駆動回路は、発光素子（ＯＬＥＤ）の発光期間において、第１のトランジスタ（ＷＳ）、第２のトランジスタ（ＡＺ２）及び第４のトランジスタ（ＡＺ１）をオンとし、消光期間に移行すると共に、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ（ＤＳ）及び第４のトランジスタを通じて、消光用電源（Ｖss）を駆動トランジスタ（Ｄrv）のゲート電極に書き込み、第３のトランジスタをオフすることで、駆動トランジスタのしきい値電圧を補正し、駆動トランジスタのゲート電極の電圧をしきい値電圧を反映した電圧とするように駆動するように構成されている電気光学装置である。
2020040090.tif 000002
【特許請求の範囲】
【請求項１】
信号線と、  中継線と、  走査線と、  消光用電源を供給する給電線と、  前記信号線及び前記中継線の間に接続された転送容量と、  前記中継線と前記走査線とに対応して設けられた画素回路と、  前記画素回路を駆動する駆動回路と、  を有し、  前記画素回路は、  ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスタと、  前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子と、  前記中継線と、前記駆動トランジスタの前記ゲート電極との間に接続された第１トランジスタと、  前記駆動トランジスタの前記第１電流端と、前記駆動トランジスタの前記ゲート電極とを導通させるための第２トランジスタと、  前記第１電流端及び発光素子の一方の端子間に挿入された第３のトランジスタと、  前記給電線と前記発光素子の一方の端子間に挿入された第４のトランジスタと  を含み、  前記駆動回路は、  前記発光素子の発光期間において、前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタをオンとし、消光期間に移行すると共に、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタを通じて、前記消光用電源を前記駆動トランジスタのゲート電極に書き込み、  前記第３のトランジスタをオフすることで、前記駆動トランジスタのしきい値電圧を補正し、前記駆動トランジスタのゲート電極の電圧を前記しきい値電圧を反映した電圧とするように駆動するように構成された  電気光学装置。
【請求項２】
前記消光用電源は、前記発光素子を消光しつつ、前記消光期間に前記駆動トランジスタがターンオンするように設定された  請求項１に記載の電気光学装置。
【請求項３】
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が電圧供給線に接続され、前記駆動トランジスタのゲート・ソース間の電圧を保持する画素容量を有する  請求項１に記載の電気光学装置。
【請求項４】
請求項１に記載の電気光学装置を備える、  電子機器。
【請求項５】
信号線と、  中継線と、  走査線と、  消光用電源を供給する給電線と、  前記信号線及び前記中継線の間に接続された第１容量と、  前記中継線と前記走査線とに対応して設けられた画素回路と、  前記画素回路を駆動する駆動回路と、  を有し、  前記画素回路は、  ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスタと、  前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子と、  前記中継線と、前記駆動トランジスタの前記ゲート電極との間に接続された第１トランジスタと、  前記駆動トランジスタの前記第１電流端と、前記駆動トランジスタの前記ゲート電極とを導通させるための第２トランジスタと、  前記第１電流端及び発光素子の一方の端子間に挿入された第３のトランジスタと、  前記給電線と前記発光素子の一方の端子間に挿入された第４のトランジスタと  を含み、  前記駆動回路は、  前記発光素子の発光期間において、前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタをオンとし、消光期間に移行すると共に、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタを通じて、前記消光用電源を前記駆動トランジスタのゲート電極に書き込み、  前記第３のトランジスタをオフすることで、前記駆動トランジスタのしきい値電圧を補正し、前記駆動トランジスタのゲート電極の電圧を前記しきい値電圧を反映した電圧とするように駆動する  電気光学装置の駆動方法。
【請求項６】
前記消光用電源は、前記発光素子を消光しつつ、前記消光期間に前記駆動トランジスタがターンオンするように設定される  請求項５に記載の電気光学装置の駆動方法。
【請求項７】
前記画素回路が、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が電圧供給線に接続され、前記駆動トランジスタのゲート・ソース間の電圧を保持する画素容量を有する  請求項５に記載の電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本技術は、電気光学装置、電子機器及び駆動方法に関する。
【背景技術】
【０００２】  発光素子として有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）素子などを用いた電気光学装置が知られている。電気光学装置では、走査線とデータ線との交差箇所に対して、発光素子やトランジスタなどを含む画素回路が画素に対応して設けられる。画素回路に対して、画素の階調レベルに応じた電位のデータ信号が当該トランジスタのゲートに印加されると、当該トランジスタは、ゲート・ソース間の電圧に応じた電流を発光素子に対して供給し、発光素子が階調レベルに応じた輝度で発光する。【０００３】  各画素に設けられたトランジスタのしきい値電圧（以下Ｖthと適宜称する）がばらつくと、発光素子に流れる電流がばらつき画質が低下する。画質の低下を防止するために、Ｖthのばらつきを補償する必要がある。補償を行う場合、トランジスタのドレイン及びゲートを、列ごとに設けられたデータ信号の供給線に接続し、その電位をトランジスタのしきい値電圧に応じた値に設定する方法が知られている。【０００４】  しかしながら、データ信号の供給線には寄生容量が付随しているので、補償動作を実行する際には寄生容量への充電又は放電も行われる。この寄生容量への充電又は放電に要する時間分だけ、補償動作の期間が長くなる。また、寄生容量への充電又は放電に要する時間を考慮しないで補償動作の期間を設定すると、補償が不充分になることが生じる。【０００５】  特許文献１は、Ｖthのばらつきを補償する補償動作の高速化を図るものである。特許文献１に記載の構成は、Ｖ方向に複数の画素を接続し各々の画素のＶthの補正時の電荷保持に用いる「中継線」を有する回路構造として、高速駆動化を図っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−０３８４２５公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】  しかしながら、特許文献１の構成は、１個の画素回路を構成するための素子として、６個のＭＯＳＦＥＴと２個のコンデンサを必要とするものであった。素子数が多く高精細レイアウトが困難な構成であった。【０００８】  本技術の目的は、発光強度の調節に用いるトランジスタのしきい値電圧のばらつきを補償する補償動作の高速化をより少ない素子数で実現することができる電気光学装置、電子機器及び駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】  本技術は、信号線と、中継線と、走査線と、消光用電源を供給する給電線と、信号線及び中継線の間に接続された転送容量と、中継線と走査線とに対応して設けられた画素回路と、画素回路を駆動する駆動回路とを有し、  画素回路は、ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスタと、駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子と、中継線と、駆動トランジスタのゲート電極との間に接続された第１トランジスタと、駆動トランジスタの第１電流端と、駆動トランジスタのゲート電極とを導通させるための第２トランジスタと、第１電流端及び発光素子の一方の端子間に挿入された第３のトランジスタと、給電線と発光素子の一方の端子間に挿入された第４のトランジスタとを含み、  駆動回路は、発光素子の発光期間において、第１のトランジスタ、第２のトランジスタ及び第４のトランジスタをオンとし、消光期間に移行すると共に、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを通じて、消光用電源を駆動トランジスタのゲート電極に書き込み、第３のトランジスタをオフすることで、駆動トランジスタのしきい値電圧を補正し、駆動トランジスタのゲート電極の電圧をしきい値電圧を反映した電圧とするように駆動するように構成された電気光学装置である。  また、本技術は、上述した電気光学装置を備える電子機器である。  さらに、本技術は、信号線と、中継線と、走査線と、消光用電源を供給する給電線と、信号線及び中継線の間に接続された第１容量と、中継線と走査線とに対応して設けられた画素回路と、画素回路を駆動する駆動回路とを有し、  画素回路は、ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスタと、駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子と、中継線と、駆動トランジスタのゲート電極との間に接続された第１トランジスタと、駆動トランジスタの第１電流端と、駆動トランジスタのゲート電極とを導通させるための第２トランジスタと、第１電流端及び発光素子の一方の端子間に挿入された第３のトランジスタと、給電線と発光素子の一方の端子間に挿入された第４のトランジスタとを含み、  駆動回路は、発光素子の発光期間において、第１のトランジスタ、第２のトランジスタ及び第４のトランジスタをオンとし、消光期間に移行すると共に、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを通じて、消光用電源を駆動トランジスタのゲート電極に書き込み、第３のトランジスタをオフすることで、駆動トランジスタのしきい値電圧を補正し、駆動トランジスタのゲート電極の電圧をしきい値電圧を反映した電圧とするように駆動する電気光学装置の駆動方法である。
【発明の効果】
【００１０】  少なくとも一つの実施形態によれば、より少ない素子数でもって、しきい値補正が可能な画素回路を実現できる。なお、ここに記載された効果は必ずしも限定されるものではなく、本技術中に記載されたいずれかの効果又はそれらと異質な効果であっても良い。また、以下の説明における例示された効果により本技術の内容が限定して解釈されるものではない。
【図面の簡単な説明】
【００１１】
【図１】図１は本技術による画素回路の一実施形態の接続図である。
【図２】図２は図１の構成の説明のためのタイミングチャートである。
【図３】図３は従来の画素回路の一例の接続図である。
【図４】図４は従来の画素回路の説明のためのタイミングチャートである。
【発明を実施するための形態】
【００１２】  以下に説明する実施形態は、本技術の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本技術の範囲は、以下の説明において、特に本技術を限定する旨の記載がない限り、これらの実施形態に限定されないものとする。  なお、本技術の説明は、下記の順序にしたがってなされる。＜１．従来の構成＞＜２．本技術の一実施形態＞＜３．変形例＞＜４．応用例＞
【００１３】＜１．従来の構成＞  本技術の一実施形態の説明に先立って特許文献１に記載されている従来の構成について説明する。図３は、従来の画素回路を示し、図４は、その動作を示すタイミングチャートである。図示しないが、電気光学装置は、表示パネルと、表示パネルの動作を制御する制御回路を備える。表示パネルは、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。表示パネルが備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。
【００１４】  制御回路には、デジタルの画像データ同期信号に同期して供給される。画像データは、表示パネルで表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。制御回路は、同期信号に基づいて、各種制御信号を生成し、これを表示パネルに対して供給する。また、制御回路は電圧生成回路を含む。電圧生成回路は、表示パネルに対して、各種電位を供給する。さらに、制御回路は、画像データに基づいて、アナログの画像信号を生成する。
【００１５】  表示パネルは、表示部と、これを駆動する駆動回路を備える。表示部には、表示すべき画像の画素に対応した画素回路がマトリクス状に配列されている。すなわち、表示部において、Ｍ行の走査線が図において横方向（Ｘ方向）に延在して設けられ、また、３列毎にグループ化された（３Ｎ）列の信号線が図において縦方向（Ｙ方向）に延在し、かつ、各走査線と互いに絶縁を保って設けられている。画素回路は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列されている。
【００１６】  各画素回路は、互いに同一構成を有する。図３を参照して画素回路１１について説明する。信号線１２−１には転送容量（第１容量）Ｃs2の一方の電極と、第５トランジスタＡＺ３のソース及びドレインの一方とが接続されている。また、転送容量Ｃs2の他方の電極と、第５トランジスタＡＺ３のソース及びドレインの他方とは、中継線１２−２に接続されている。つまり、信号線１２−１と中継線１２−２との間には、転送容量Ｃs2と第５トランジスタＡＺ３とが並列に接続される。
【００１７】  また、画素回路１１は、中継線１２−２に対して接続される。すなわち、画素回路１１には、信号線１２−１及び中継線１２−２を介して、指定階調に応じた階調電位が供給される。
【００１８】  画素容量Ｃs1及び転送容量Ｃs2は、それぞれ２つの電極を有する。第１トランジスタＷＳは、ゲートが走査線１６に接続され、ソース及びドレインの一方が、中継線１２−２に接続されている。また、第１トランジスタＷＳは、ソースまたはドレインの他方が、駆動トランジスタＤrvのゲートと、画素容量Ｃs1の一方の電極に、それぞれ接続されている。すなわち、第１トランジスタＷＳは、駆動トランジスタＤrvのゲートと転送容量Ｃs2の第２電極との間に接続されている。そして、第１トランジスタＷＳは、駆動トランジスタＤrvのゲートと、中継線１２−２に接続された転送容量Ｃs2の第２電極との間の接続を制御するトランジスタとして機能する。
【００１９】  駆動トランジスタＤrvは、そのソース（第２電流端）が給電線１５に接続され、そのドレイン（第１電流端）は、第２トランジスタＡＺ２のソースまたはドレインの一方と、第３トランジスタＤＳのソースとに接続されている。給電線１５には、画素回路１１において電源の高位側となる電位ＶＣＣＰが給電される。駆動トランジスタＤrvのゲート及びソース間の電圧に応じた電流が流れる。
【００２０】  第２トランジスタＡＺ２は、駆動トランジスタＤrvのゲートとドレインとの間の接続を制御するスイッチングトランジスタとして機能する。第２トランジスタＡＺ２は、第１トランジスタＷＳを介して駆動トランジスタＤrvのゲート及びドレインの間を導通させるためのトランジスタである。
【００２１】  第３トランジスタＤＳは、駆動トランジスタＤrvのドレインと、ＯＬＥＤのアノードとの間の接続を制御する、スイッチングトランジスタとして機能する。第４トランジスタＡＺ１は、ゲートが制御線に接続され、制御信号が供給される。また、第４トランジスタＡＺ１のドレインは消光用電源供給線としての給電線１３に接続されて消光用電位Ｖssに保たれている。消光用電位Ｖssは、ＯＬＥＤを消光状態に保つための電圧である。この第４トランジスタＡＺ１は、給電線１３と、ＯＬＥＤのアノードとの間の接続を制御するスイッチングトランジスタとして機能する。
【００２２】  第５トランジスタＡＺ３は、ゲートに制御信号が供給される。また、第５トランジスタＡＺ３は、ソース及びドレインの一方が、中継線１２−２と接続され、中継線１２−２を介して転送容量Ｃs2の第２電極及び第２トランジスタＡＺ２のソース及びドレインの他方に接続されている。また、第５トランジスタＡＺ３は、ソース及びドレインの他方が、信号線１２−１と接続されている。この第５トランジスタＡＺ３は、主として、信号線１２−１と中継線１２−２との間の接続を制御するスイッチングトランジスタとして機能する。
【００２３】  画素容量Ｃs1は、一方の電極が駆動トランジスタＤrvのゲートに接続され、他方の電極が給電線１５（電位ＶＣＣＰ）に接続される。画素容量Ｃs1は、駆動トランジスタＤrvのゲート・ソース間の電圧を保持する保持容量として機能する。なお、画素容量Ｃs1としては、駆動トランジスタＤrvのゲートに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
【００２４】  ＯＬＥＤのアノードは、画素回路１１毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤのカソードは、全ての画素回路１１に対して共通に設けられる共通電極であり、画素回路１１において電源の低位側となる電位Ｖcathに保たれている。ＯＬＥＤは、シリコン基板において、アノードと光透過性を有するカソードで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤの出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
【００２５】  このようなＯＬＥＤにおいて、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。
【００２６】  図４の駆動タイミングチャートを参照して従来の画素回路の動作の概略を説明する。１水平走査期間は、発光期間と、消光期間と、初期化期間と、Ｖth補正期間と、信号書込期間とに分けられる。時間的には、発光期間→消光期間→初期化期間→Ｖth補正期間→書込期間→発光期間というサイクルの繰り返しとなる。図４は、画素回路１１を構成するトランジスタのオン／オフの状態を示している。ハイレベルがトランジスタのオフ状態を表し、ローレベルがトランジスタのオン状態を表している。また、Ｇａｔｅは、駆動トランジスタＤrvのゲート電位を表す。
【００２７】  発光期間では、第３トランジスタＤＳがオンし、トランジスタＷＳ、ＡＺ２，ＡＺ１，ＡＺ３がオフする。これにより、駆動トランジスタＤrvは、画素容量Ｃs1によって保持された電圧、すなわちゲート・ソース間の電圧に応じた駆動電流をＯＬＥＤに供給する。ＯＬＥＤに対して、駆動トランジスタＤrvによって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度でＯＬＥＤが発光する。ここで、発光期間において、トランジスタＯＦＳがオフし、トランスミッションゲート４２がオフする。
【００２８】  発光期間からトランジスタＤＳがオフし、トランジスタＡＺ１がオンとなり、消光期間に移行する。これにより、ＯＬＥＤに供給される電流の経路が遮断されるので、ＯＬＥＤは、消光状態となる。
【００２９】  その後の初期化期間では、信号線１２−１に接続されているトランジスタＯＦＳ、トランジスタＷＳ、トランジスタＡＺ３がオンとされ、信号線１２−１にＶth補正基準電圧Ｖofs を書きこみ初期化動作を行う。これと共に、第５トランジスタＡＺ３がオンしているため、信号線１２−１と中継線１２−２とが接続され、転送容量Ｃs2の第２電極も初期電位に設定される。これにより、転送容量Ｃs2が初期化される。
【００３０】  上述した初期化期間が終わると、Ｖth補正期間となる。Ｖth補正期間では、トランジスタＷＳ、ＡＺ２、ＡＺ１がオンし、第３トランジスタＤＳ、ＡＺ３がオフする。このとき、駆動トランジスタＤrvのゲートは、第１トランジスタＷＳと第２トランジスタＡＺ２とを介して自身のドレインに接続され、駆動トランジスタＤrvにはドレイン電流が流れてゲートを充電する。すなわち、駆動トランジスタＤrvのドレインとゲートとは、中継線１２−２に接続され、駆動トランジスタＤrvのしきい値電圧をＶthとすると、駆動トランジスタＤrvのゲートの電位Ｖｇは、（ＶＣＣＰ−Ｖth）に収束し、Ｖth補正が完了する。
【００３１】  ここで、Ｖth補正期間においては、トランジスタＯＦＳがオンし、トランスミッションゲート１４がオフする。このとき、中継線１２−２が短いため、中継線１２−２に付随する寄生容量への充電又は放電に要する時間が短縮され、Ｖth補正期間自体が短縮される。
【００３２】  なお、第３トランジスタＤＳはオフしているため、駆動トランジスタＤrvのドレインはＯＬＥＤと電気的に非接続である。また、初期化期間と同様、第４トランジスタＡＺ１がオンすることによって、ＯＬＥＤのアノードと給電線１３とが接続され、アノードの電位が消光用電位Ｖssに設定される。
【００３３】  上述したＶth補正期間を終えると、書込期間が開始する。書込期間では、画素回路１１においてはトランジスタＷＳ、ＡＺ１がオンする一方、トランジスタＡＺ２、ＤＳ、ＡＺ３がオフする。書込期間においては、トランジスタＯＦＳがオフし、トランスミッションゲート１４がオンする。このため、転送容量Ｃs2の一方の電極に対して階調電位が供給される。そして、階調電位がレベルシフトされた信号が、駆動トランジスタＤrvのゲートに供給され、画素容量Ｃs1に書き込まれる。
【００３４】  なお、第３トランジスタＤＳはオフしているため、駆動トランジスタＤrvのドレインはＯＬＥＤと電気的に非接続である。また、初期化期間と同様、第４トランジスタＡＺ１がオンすることによって、ＯＬＥＤのアノードと給電線１３とが接続され、アノードの電位が消光用電位Ｖssに初期化される。そして、上述した発光期間に移行する。
【００３５】＜２．本技術の一実施形態＞  上述した従来の画素回路１１は、第１トランジスタＷＳがオンの状態で、Ｖth補正動作が行われる。したがって、Ｖth補正の電圧は、画素容量Ｃs1のみならず、中継線１２−２の寄生容量Ｃｐに書き込まれる。この中継線１２−２は、複数画素で共有化された構成になっており、共有する画素数に応じて容量値が変化する。共有する画素数を少なくすると容量値が小さくなり、Ｖth補正スピードを速くすることができ、高速駆動に有利な動作となる。一方で、トランジスタ数と容量素子を合わせて８素子で構成する必要があり、素子数が多く、高精細レイアウトの妨げになるというデメリットがある。
【００３６】  本技術は、かかる画素回路の機能を保ちつつ、素子数を削減する画素回路を提供する。図１は、本技術の一実施形態の回路図である。一実施形態は、図３の回路構成における第５トランジスタＡＺ３を削除した構成を有する。また、信号線１２−１に対してトランジスタＲＳＴを介して所定電圧ｒｓｔを印加するようになされている。トランジスタＲＳＴのゲートに制御信号が供給される。
【００３７】  図２は、本技術の一実施形態の駆動タイミングを示す。発光期間では、第３トランジスタＤＳがオンし、トランジスタＷＳ、ＡＺ１，ＡＺ２がオフする。これにより、駆動トランジスタＤrvは、画素容量Ｃs1によって保持された電圧、すなわちゲート・ソース間の電圧に応じた駆動電流をＯＬＥＤに供給する。ＯＬＥＤに対して、駆動トランジスタＤrvによって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度でＯＬＥＤが発光する。ここで、発光期間において、トランジスタＲＳＴがオフし、トランスミッションゲート４２がオフする。
【００３８】  発光期間において、第１トランジスタＷＳ、第４トランジスタＡＺ１、第２トランジスタＡＺ２及びトランジスタＲＳＴをオンにし、消光状態に移行する。これと共に、Ｖth補正準備のために、トランジスタＡＺ２、トランジスタＤＳ及びトランジスタＡＺ１を介して給電線１３の消光用電位Ｖssを書き込む。
【００３９】  ここで、消光用電位Ｖssは、ＯＬＥＤを消光しつつ、Ｖth補正準備時に駆動トランジスタＤrvがターンオンするような電圧設定となされている。
【００４０】  ここで、トランジスタＡＺ１、ＡＺ２及びＤＳをオンとするための電圧をＶ_Lowと表し、トランジスタＡＺ１、ＡＺ２及びＤＳのしきい値電圧をＶth(AZ1) ＝Ｖth(AZ2) ＝Ｖth(DS)＝Ｖthとすると、駆動トランジスタＤrvのゲート電圧Ｖｇは、次の式で表される。
【００４１】  Ｖss＜｜Ｖth｜＋Ｖ_Lowの時、Ｖｇ＝｜Ｖth｜＋Ｖ_Low  Ｖss≧｜Ｖth｜＋Ｖ_Lowの時、Ｖｇ＝Ｖss
【００４２】  その後、第３トランジスタＤＳをオフすることによって、Ｖth補正期間が開始する。第３トランジスタＤＳはオフすると、駆動トランジスタＤrvのドレインはＯＬＥＤと非接続となる。駆動トランジスタＤrvのゲートが（ＶＣＣＰ−Ｖth）に収束してＶth補正期間か完了する。
【００４３】  Ｖth補正期間後に書込期間に移行する。書込期間では、第１トランジスタＷＳがオンし、第３トランジスタＤＳがオフし、第４トランジスタＡＺ１がオンし、第３トランジスタＡＺ３及びトランジスタＲＳＴがオフする。Ｖsig 電圧がＶＣＣＰから（ＶＣＣＰ−Ｖsig）に遷移すると、ゲート電圧は、次の式で表すものに遷移する。
【００４４】  ＶＣＣＰ−Ｖth−Ｖdata×Ｃs2／（Ｃs1＋Ｃs2）
【００４５】  このように、駆動トランジスタＤrvのゲート電圧がＶthを反映した電圧となり、発光時にＶthがキャンセルされる。その後、第１トランジスタＷＳ及び第４トランジスタＡＺ１がオフ、第３トランジスタＤＳがオンとなり、発光期間に移行する。
【００４６】  上述したように、従来の６トランジスタ２コンデンサの構成からトランジスタＡＺ３を削除して５トランジスタ２コンデンサの構成としても、Ｖth補正準備電圧をＶssから書き込む駆動タイミングとすることによって、従来の構成と同様にＶth補正動作を行うことができる。すなわち、本技術の画素回路は、Ｖth補正準備時に、Ｖth補正準備電圧を信号線から書き込むのではなく、発光素子としてのＯＬＥＤのアノードにスイッチトランジスタを介して接続される電源を用いるものである。このように素子数を減少することができるので、高精細画素レイアウトに有利な画素回路を実現することができる。
【００４７】＜３．変形例＞  以上、本技術の実施形態について具体的に説明したが、上述の各実施形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。また、上述の実施形態の構成、方法、工程、形状、材料および数値などは、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
【００４８】  上述した実施形態では、トランジスタをＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型及びＮチャネル型を適宜組み合わせても良い。  上述した実施形態では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。
【００４９】＜４．応用例＞  次に、実施形態等や応用例に係る電気光学装置を適用した電子機器について説明する。電気光学装置は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ、スマートメガネ、スマートフォン、デジタルカメラの電子式ビューファインダー等の表示装置に適用することができる。
【００５０】  なお、本技術は、以下のような構成も取ることができる。（１）  信号線と、  中継線と、  走査線と、  消光用電源を供給する給電線と、  前記信号線及び前記中継線の間に接続された転送容量と、  前記中継線と前記走査線とに対応して設けられた画素回路と、  前記画素回路を駆動する駆動回路と、  を有し、  前記画素回路は、  ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスタと、  前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子と、  前記中継線と、前記駆動トランジスタの前記ゲート電極との間に接続された第１トランジスタと、  前記駆動トランジスタの前記第１電流端と、前記駆動トランジスタの前記ゲート電極とを導通させるための第２トランジスタと、  前記第１電流端及び発光素子の一方の端子間に挿入された第３のトランジスタと、  前記給電線と前記発光素子の一方の端子間に挿入された第４のトランジスタと  を含み、  前記駆動回路は、  前記発光素子の発光期間において、前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタをオンとし、消光期間に移行すると共に、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタを通じて、前記消光用電源を前記駆動トランジスタのゲート電極に書き込み、  前記第３のトランジスタをオフすることで、前記駆動トランジスタのしきい値電圧を補正し、前記駆動トランジスタのゲート電極の電圧を前記しきい値電圧を反映した電圧とするように駆動するように構成された  電気光学装置。（２）  前記消光用電源は、前記発光素子を消光しつつ、前記消光期間に前記駆動トランジスタがターンオンするように設定された  （１）に記載の電気光学装置。（３）  一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が電圧供給線に接続され、前記駆動トランジスタのゲート・ソース間の電圧を保持する画素容量を有する  （１）又は（２）に記載の電気光学装置。（４）  （１）に記載の電気光学装置を備える、  電子機器。（５）  信号線と、  中継線と、  走査線と、  消光用電源を供給する給電線と、  前記信号線及び前記中継線の間に接続された第１容量と、  前記中継線と前記走査線とに対応して設けられた画素回路と、  前記画素回路を駆動する駆動回路と、  を有し、  前記画素回路は、  ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスタと、  前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子と、  前記中継線と、前記駆動トランジスタの前記ゲート電極との間に接続された第１トランジスタと、  前記駆動トランジスタの前記第１電流端と、前記駆動トランジスタの前記ゲート電極とを導通させるための第２トランジスタと、  前記第１電流端及び発光素子の一方の端子間に挿入された第３のトランジスタと、  前記給電線と前記発光素子の一方の端子間に挿入された第４のトランジスタと  を含み、  前記駆動回路は、  前記発光素子の発光期間において、前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタをオンとし、消光期間に移行すると共に、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタを通じて、前記消光用電源を前記駆動トランジスタのゲート電極に書き込み、  前記第３のトランジスタをオフすることで、前記駆動トランジスタのしきい値電圧を補正し、前記駆動トランジスタのゲート電極の電圧を前記しきい値電圧を反映した電圧とするように駆動する  電気光学装置の駆動方法。（６）  前記消光用電源は、前記発光素子を消光しつつ、前記消光期間に前記駆動トランジスタがターンオンするように設定される  （５）に記載の電気光学装置の駆動方法。（７）  前記画素回路が、一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が電圧供給線に接続され、前記駆動トランジスタのゲート・ソース間の電圧を保持する画素容量を有する  （５）又は（６）に記載の電気光学装置の駆動方法。
【符号の説明】
【００５１】  １１・・・画素回路、１２−１・・・信号線、１２−２・・・中継線、１３，１５・・・給電線、１４・・・トランスミッションゲート、１６・・・走査線、ＶＣＣＰ・・・給電線、Ｄrv、ＷＳ，ＡＺ２，ＤＳ，ＡＺ１，ＡＺ３・・・トランジスタ、Ｃs1・・・画素容量、Ｃs2・・・転送容量、Ｖss・・・消光用電位
【図１】
2020040090.tif 000003
【図２】
2020040090.tif 000004
【図３】
2020040090.tif 000005
【図４】
2020040090.tif 000006
【国際調査報告】
2020040090.tif 000007
2020040090.tif 000008
2020040090.tif 000009
2020040090.tif 000010