(57)【要約】  複数の電力変換回路に対して全体の動作を集中制御する共通演算制御と出力電圧の高速負荷応答とを両立できる電源装置を提供する。  複数の電力変換部（３１−３４）は、複数のインダクタＬと、スイッチング回路（４００）と、個別アナログ制御部と、を備える。ＭＰＵ（２０）は、プログラマブルな演算処理を実行でき、複数の電力変換部（３１−３４）に対して、発振制御信号を出力する。共通出力端子（Ｐｏｕｔ）は、複数の電力変換部（３１−３４）の出力部が並列に接続され、負荷に接続される。個別アナログ制御部は、アナログ電子回路によって形成され、帰還信号生成部（５０）、及び、駆動部（４０）を備える。帰還信号生成部（５０）は、複数の電力変換部（３１−３４）の出力部の状態を検出して、複数の電力変換部（３１−３４）に帰還させる帰還信号を生成する。駆動部（４０）は、スイッチング回路（４００）のスイッチング素子（Ｑ１，Ｑ２）を駆動する。
2020183820.tif 000002
【特許請求の範囲】
【請求項１】
インダクタとスイッチング回路と個別アナログ制御部とをそれぞれに備える複数の電力変換部と、  前記複数の電力変換回路に対して、発振制御信号を出力する共通制御部と、  前記複数の電力変換部の出力部が並列に接続され、負荷に接続される共通出力端子と、  を備え、  前記個別アナログ制御部は、  アナログ電子回路によって形成され、  前記複数の電力変換部の出力部の状態を検出して、前記複数の電力変換部に帰還させる帰還信号を生成する帰還信号生成部と、  前記スイッチング回路のスイッチング素子を駆動する駆動部と、を備え、  前記共通制御部は、プログラマブルな演算処理を実行できるデジタル電子回路によって形成される、  システムスイッチング電源装置。
【請求項２】
前記個別アナログ制御部は、パルス幅変調制御ＩＣを備え、  前記共通制御部は、前記複数の電力変換部の個数に応じてスイッチング周波数の位相をプログラマブルに設定できる演算処理により発振信号を生成して、前記個別アナログ制御部に前記発振信号を出力する、  請求項１に記載のシステムスイッチング電源装置。
【請求項３】
前記帰還信号生成部は、  前記複数の電力変換部を並列に接続する共通ノードと、  前記複数の電力変換部のインダクタの電流に基づく個別電流信号を生成する個別電流信号生成部と、  前記複数の電力変換部に対する前記個別電流信号から、前記共通ノードに流れる共有バス信号を生成する共有信号生成部と、  前記個別電流信号と前記共有バス信号の差から個別電流帰還信号を生成し、前記帰還信号として出力する個別電流帰還信号生成部と、  を備える、  請求項１または請求項２に記載のシステムスイッチング電源装置。
【請求項４】
前記共有信号生成部は、  前記複数の電力変換部に対する前記個別電流信号の最大値を用いて、前記共有バス信号を生成する、  請求項３に記載のシステムスイッチング電源装置。
【請求項５】
前記共有信号生成部は、  前記複数の電力変換部に対する前記個別電流信号の平均値を用いて、前記共有バス信号を生成する、  請求項３に記載のシステムスイッチング電源装置。
【請求項６】
前記帰還信号生成部は、  前記共通出力端子の電圧から個別電圧帰還信号を生成する個別電圧帰還信号生成部を備え、  前記個別電流帰還信号と前記個別電圧帰還信号とを加算した信号を前記帰還信号として、前記複数の電力変換回路に帰還する、  請求項３乃至請求項５のいずれかに記載のシステムスイッチング電源装置。
【請求項７】
前記帰還信号生成部は、  前記共有バス信号を、運転数信号として、前記共通制御部に出力し、  前記共通制御部は、  前記運転数信号を用いて前記複数の電力変換部の個別動作を設定し、該個別動作の設定を含む前記発振制御信号を出力する、  請求項３乃至請求項６のいずれかに記載のシステムスイッチング電源装置。
【請求項８】
前記インダクタの電流を検出するインダクタ電流検出回路を備え、  前記インダクタ電流検出回路は、  前記インダクタが有するスイッチング周波数における特定のインダクタンスと特定の交流抵抗に対して、所定の関係を有するＣＲ時定数を構成する検出用コンデンサと検出用抵抗とを備え、  前記検出用抵抗と前記検出用コンデンサの直列回路は、前記インダクタに並列接続されており、  前記検出用コンデンサの両端電圧から出力信号を生成する、  請求項１乃至請求項７のいずれかに記載のシステムスイッチング電源装置。
【請求項９】
前記共通制御部は、  前記複数の電力変換部に対して互いにスイッチング周波数の位相をずらせた発振信号を含む制御信号を出力する、  請求項１乃至請求項８のいずれかに記載のシステムスイッチング電源装置。
【請求項１０】
前記共通制御部は、  前記共通出力端子に接続される外部からの指令信号に応じて信号処理を実行し、前記複数の電力変換部の個別アナログ制御部の動作を設定する、  請求項１乃至請求項９のいずれかに記載のシステムスイッチング電源装置。
【請求項１１】
前記スイッチング回路と前記個別アナログ制御部は、一体化して集積されたＦＥＴ内蔵ＰＷＭ制御ＩＣで構成される、  請求項１乃至請求項１０のいずれかに記載のシステムスイッチング電源装置。
【請求項１２】
前記共通制御部は、プログラマブルなマイクロプロセッサで構成される、  請求項１乃至請求項１１のいずれかに記載のシステムスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、それぞれがスイッチング回路を含む複数の電力変換部を並列接続した構成を備えるスイッチング電源装置に関する。
【背景技術】
【０００２】  現在、低電圧且つ大電流のスイッチング電源装置が求められている。これを実現するスイッチング電源装置として、例えば、特許文献１および特許文献２には、マルチフェーズコンバータと呼ばれるスイッチング電源回路が記載されている。【０００３】  マルチフェーズコンバータは、複数の電力変換部を有する。複数の電力変換部は、例えば、並列に接続されている。マルチフェーズコンバータは、複数の電力変換部の出力電流を合わせて出力することで、大電流を実現する。また、マルチフェーズコンバータは、複数の電力変換部に対するスイッチング周波数の位相をずらすことによって、見かけ上の動作周波数を高くして出力平滑回路を小型化し、出力電圧や出力電流を安定化している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１４７２６９号公報
【特許文献２】特開２０１３−９４０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】  スイッチング電源装置が接続される負荷の状態は、負荷回路の動作等によって時間的に変化し、負荷電流や消費電力は、時間的に変化する。この場合、負荷電流の急激な変化に対しても出力電圧は変化せず、一定に安定させる必要がある。このためには、電力変換回路の出力電圧を検出して、スイッチング動作を制御する制御回路に帰還させ、出力電圧が一定値となるように負帰還制御動作を実現することが必要である。【０００６】  しかしながら、スイッチング動作を制御する制御回路をデジタル電子回路で実現すると、デジタル電子回路では演算処理の時間が必要となり、負荷電流の急激な変化に対応する高速負荷応答を実現して、出力電圧を安定な一定値に制御することが困難となる。また、電力変換回路そのものはアナログ電子回路であることから、アナログの電力変換回路とデジタルの電力変換回路とのインターフェースとして、非常に多くのアナログ−デジタル変換器が必要になる。このため、制御回路が大規模且つ複雑になり、大型化して、非常に高価になるという問題がある。一方、スイッチング動作を制御する制御回路をアナログ電子回路で実現すると、電力変換部の個数に応じたアナログ制御回路が必要となり、制御回路が大規模且つ複雑になり、大型化して、非常に高価になるという問題がある。【０００７】  したがって、本発明の目的は、複数の電力変換回路に対して制御する共通演算制御と出力電圧の高速負荷応答とを両立できるシステムスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】  この発明のスイッチング電源装置は、複数の電力変換部、共通制御部、および、共通出力端子を備える。【０００９】  複数の電力変換部は、インダクタと、スイッチング回路と、個別アナログ制御部と、をそれぞれに備える。共通制御部は、プログラマブルな演算処理を実行でき、複数の電力変換回路に対して、発振制御信号を出力する。共通出力端子は、複数の電力変換部の出力部が並列に接続され、負荷に接続される。個別アナログ制御部は、アナログ電子回路によって形成され、帰還信号生成部、および、駆動部を備える。帰還信号生成部は、複数の電力変換部の出力部の状態を検出して、複数の電力変換部に帰還させる帰還信号を生成する。駆動部は、スイッチング回路のスイッチング素子を駆動する。【００１０】  この構成では、高速応答性が要求される回路部には、アナログ電子回路が用いられ、プログラマブルな処理が要求される回路部には、デジタル電子回路が用いられる。
【発明の効果】
【００１１】  この発明によれば、複数の電力変換部に対して全体の動作を集中制御する共通演算制御を行うデジタル制御と、出力電圧の高速負荷応答を実現するアナログ制御が両立でき、複数の電力変換部を備えたシステムスイッチング電源装置の高効率化、小型化、低ノイズ化を実現できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１の実施形態に係るスイッチング電源装置１０の回路ブロック図である。
【図２】図２は、インダクタ電流の測定回路の等価回路図である。
【図３】図３は、第１の実施形態に係る帰還信号生成部５０の回路図である。
【図４】図４は、第１の実施形態に係るＭＰＵ２０の機能ブロック図である。
【図５】図５は、運転数の切り替えの概念を説明するための図である。
【図６】図６は、運転数の切り替え処理を示すフローチャートである。
【図７】図７は、第２の実施形態に係るスイッチング電源装置１０Ａの回路ブロック図である。
【図８】図８は、第２の実施形態に係る帰還信号生成部５０Ａの回路図である。
【図９】図９は、第２の実施形態に係るＭＰＵ２０Ａの機能ブロック図である。
【図１０】図１０は、第３の実施形態に係るスイッチング電源装置１０Ｂの回路ブロック図である。
【図１１】図１１は、第４の実施形態に係るスイッチング電源装置の帰還信号生成部５０Ｒの回路ブロック図である。
【図１２】図１２は、第５の実施形態に係るスイッチング電源装置のインダクタ電流の検出回路の回路図である。
【発明を実施するための形態】
【００１３】  （第１実施形態）  本発明の第１の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１は、第１の実施形態に係るスイッチング電源装置１０の回路ブロック図である。
【００１４】  図１に示すように、スイッチング電源装置１０は、ＭＰＵ２０、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４を備える。本実施形態では、電力変換部の個数は、４個であるが、複数個であれば、本実施形態の構成を適用できる。また、スイッチング電源装置１０は、入力端子Ｐｉｎ、および、出力端子Ｐｏｕｔを備える。スイッチング電源装置１０が、本発明の「システムスイッチング電源装置」に対応し、出力端子Ｐｏｕｔが、本発明の「共通出力端子」に対応し、この出力端子Ｐｏｕｔの電圧が、出力電圧Ｖｏｕｔである。システムスイッチング電源装置とは、例えば、単に１個の電力変換部を備えたスイッチング電源とは異なり、複数の電力変換部を備え、負荷の状態に応じて複数の電力変換部の運転数、運転状態を適正に制御する電源装置を意味する。
【００１５】  入力端子Ｐｉｎは、外部の直流電圧源に接続されている。スイッチング電源装置１０は、入力端子Ｐｉｎから直流の入力電圧Ｖｉｎの供給を受けている。出力端子Ｐｏｕｔは、図示しない負荷に接続されている。
【００１６】  ＭＰＵ２０は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源供給されている。この電源供給ラインは、入力コンデンサＣｉ１を通してグランド基準電位に接続されている。
【００１７】  ＭＰＵ２０は、デジタル電子回路からなり、プログラマブルなＭｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔである。ＭＰＵ２０は、プログラマブルな演算処理を実行可能なデバイスである。ＭＰＵ２０は、プログラマブルな演算処理によって、制御信号（発振制御信号）を生成する。
【００１８】  ＭＰＵ２０は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４に接続する。ＭＰＵ２０は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４のそれぞれに対して、制御信号を出力する。
【００１９】  例えば、ＭＰＵ２０は、複数の電力変換部の内、運転する電力変換部（動作を有効にする電力変換部）に、その電力変換部に応じた制御信号を出力し、運転しない電力変換部（動作を無効にする電力変換部）には制御信号を出力しない。
【００２０】  制御信号は、各電力変換部のスイッチング周波数からなる発振信号を含んでいる。各制御信号の発振信号は位相差を有し、この位相差は、運転する電力変換部の個数によって設定されている。これにより、ＭＰＵ２０は、スイッチング電源装置１０をマルチフェーズコンバータとして動作させる。
【００２１】  この際、ＭＰＵ２０は、端子５０４からの運転数信号Ｓｏｐを用いて、運転する電力変換部の個数を決定する。電力変換部３１の端子５０４、電力変換部３２の端子５０４、電力変換部３３の端子５０４、および、電力変換部３４の端子５０４は、共通ノード５４０に接続しており、共通ノード５４０は、ＭＰＵ２０に接続する。また、ＭＰＵ２０は、この個数に応じて位相差を決定し、運転する電力変換部への発振信号を設定する。
【００２２】  電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源供給されている。電力変換部３１の電源供給ラインは、入力コンデンサＣｉ１を通してグランド基準電位に接続されている。電力変換部３２の電源供給ラインは、入力コンデンサＣｉ２を通してグランド基準電位に接続されている。電力変換部３３の電源供給ラインは、入力コンデンサＣｉ３を通してグランド基準電位に接続されている。電力変換部３４の電源供給ラインは、入力コンデンサＣｉ４を通してグランド基準電位に接続されている。
【００２３】  電力変換部３１の出力端、電力変換部３２の出力端、電力変換部３３の出力端、および、電力変換部３４の出力端は、出力端子Ｐｏｕｔに接続されている。
【００２４】  電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、同じ回路構成を有する。したがって、以下では、電力変換部３１のみについて、回路構成を具体的に説明する。
【００２５】  図１に示すように、電力変換部３１は、インダクタＬ、出力コンデンサＣｏ１、抵抗ＲＬ、コンデンサＣＬ、および、ＰＷＭ制御ＩＣ４００、帰還信号生成部５０を備える。
【００２６】  スイッチング素子Ｑ１とスイッチング素子Ｑ２とからなる回路は、本発明の「スイッチング回路」に対応する。ＰＷＭ制御ＩＣ４００は、駆動部４０、スイッチング素子Ｑ１、および、スイッチング素子Ｑ２を備える。ＰＷＭ制御ＩＣ４００は、一体化して集積されたＦＥＴによって構成される。すなわち、ＰＷＭ制御ＩＣ４００は、アナログＩＣである。ＰＷＭ制御ＩＣ４００が、「ＦＥＴ内蔵ＰＷＭ制御ＩＣ」および「パルス幅変調制御ＩＣ」に対応する。
【００２７】  ＰＷＭ制御ＩＣ４００は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源供給されている。
【００２８】  駆動部４０には、ＭＰＵ２０から制御信号が入力される。駆動部４０には、電圧帰還信号と電流帰還信号との合成帰還信号が入力される。駆動部４０は、制御信号と合成帰還信号とから、スイッチング素子Ｑ１およびスイッチング素子Ｑ２に対して、ＰＷＭ（パルス幅変調）制御を用いたスイッチング制御信号を生成する。
【００２９】  スイッチング素子Ｑ２のゲートは、駆動部４０に接続しており、ドレインは、入力端子Ｐｉｎに接続しており、ソースは、スイッチング素子Ｑ１のドレインに接続する。スイッチング素子Ｑ１のゲートは、駆動部４０に接続しており、ソースは、グランド基準電位に接続されている。これら、スイッチング素子Ｑ１とスイッチング素子Ｑ２とからなる回路が、本発明の「スイッチング回路」に対応する。
【００３０】  スイッチング素子Ｑ２のゲートには、駆動部４０から、スイッチング素子Ｑ２用のスイッチング制御信号が入力される。スイッチング素子Ｑ１のゲートには、駆動部４０から、スイッチング素子Ｑ１用のスイッチング制御信号が入力される。
【００３１】  インダクタＬの一方端は、スイッチング素子Ｑ２のソースとスイッチング素子Ｑ２のドレインとの接続点に接続する。
【００３２】  インダクタＬの他方端は、出力端子Ｐｏｕｔに接続する。インダクタＬの他方端は、出力コンデンサＣｏ１を通してグランド基準電位に接続されている。
【００３３】  （インダクタ電流ｉＬの検出回路）  抵抗ＲＬとコンデンサＣＬとの直列回路は、インダクタＬに並列接続されている。この回路が、本発明の「インダクタ電流検出回路」に対応する。抵抗ＲＬが、本発明の「交流抵抗」を有する「検出用抵抗」に対応し、コンデンサＣＬが、本発明の「検出用コンデンサ」に対応する。インダクタＬのインダクタンス、インダクタＬの等価直列抵抗Ｒｓの抵抗値、抵抗ＲＬの抵抗値、および、コンデンサＣＬのキャパシタンスを特定の関係にすることで、インダクタＬに流れる電流を、無損失で検出できる。
【００３４】  具体的には、次の原理によって、インダクタＬの電流（インダクタ電流ｉＬ）を無損失で検出できる。図２は、インダクタ電流の測定回路の等価回路図である。
【００３５】  インダクタＬは、等価直列抵抗Ｒｓを有する。したがって、抵抗ＲＬとコンデンサＣＬとの直列回路は、インダクタＬと等価直列抵抗Ｒｓとの直列回路に対して並列接続されているとみなせる。
【００３６】  ここで、コンデンサＣＬの両端電圧をｖＣとする。この際、コンデンサＣＬにおける抵抗ＲＬに接続する側を＋側に設定する。また、等価直列抵抗Ｒｓの両端電圧をｖｓとする。この際、等価直列抵抗ＲｓにおけるインダクタＬに接続する側を＋側に設定する。
【００３７】  この場合、インダクタ電流を時間ｔの関数としてｉＬ（ｔ）とし、この回路への印加電圧をＥとすると、ｖｓは、時間ｔの関数として、式１で表すことができる。
【００３８】  ｖｓ（ｔ）＝ｉＬ（ｔ）・Ｒｓ＝（Ｅ／Ｌ）・ｔ・Ｒｓ    −（式１）  一方、ｖＣは、時間ｔの関数として、ｔ＝０付近において、式２で表すことができる。
【００３９】  ｖｃ（ｔ）＝（Ｅ／（ＣＬ・ＲＬ））・ｔ        −（式２）  ここで、等価直列抵抗Ｒｓの両端電圧ｖｓは、インダクタ電流ｉＬ（ｔ）における電圧降下に等しい。したがって、等価直列抵抗Ｒｓの両端電圧ｖｓ（ｔ）と、コンデンサＣＬの両端電圧ｖｃ（ｔ）とを等しくすることができれば、時間的に変化するコンデンサＣＬの両端電圧ｖｃ（ｔ）によって、インダクタ電流ｉＬ（ｔ）を無損失で検出できることになる。すなわち、式３を満たすことで、コンデンサＣＬの両端電圧ｖｃ（ｔ）によって、インダクタ電流ｉＬ（ｔ）を無損失で検出できる。
【００４０】  ｖｓ（ｔ）＝ｖｃ（ｔ）          −（式３）  （式３）に（式１）および（式２）を代入すると、次式が得られる。
【００４１】  Ｒｓ／Ｌ＝１／（ＣＬ・ＲＬ）        −（式４）  したがって、インダクタＬのインダクタンス、インダクタＬの等価直列抵抗Ｒｓの抵抗値に対して、コンデンサＣＬのキャパシタンス、および、抵抗ＲＬの抵抗値、すなわち、コンデンサＣＬと抵抗ＲＬからなるＣＲ回路の時定数（ＣＲ時定数）を、（式４）を満たすように設定することで、時間的に変化するインダクタ電流ｉＬ（ｔ）を無損失で検出できる。
【００４２】  （帰還信号生成部５０）  図１に示すように、帰還信号生成部５０は、端子５０１、端子５０２、端子５０３、端子５０４を備える。端子５０１は、出力端子Ｐｏｕｔ、言い換えれば、電力変換部３１の出力端、電力変換部３２の出力端、電力変換部３３の出力端、および、電力変換部３４の出力端の並列接続部に接続する。端子５０２は、抵抗ＲＬとコンデンサＣＬとの接続点に接続する。端子５０３は、ＰＷＭ制御ＩＣ４００の駆動部４０に接続する。
【００４３】  端子５０４は、他の電力変換部の帰還信号生成部５０の端子５０４と並列に接続されている。すなわち、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の各帰還信号生成部５０の端子５０４は、共通ノード５４０に接続されている。共通ノード５４０がＭＰＵ２０に接続する。
【００４４】  帰還信号生成部５０は、機能的には、次の構成を備える。図３は、第１の実施形態に係る帰還信号生成部５０の回路図である。図３に示すように、帰還信号生成部５０は、個別電流信号生成部５２、共有信号生成部５３、個別電流帰還信号生成部５４、および、個別電圧帰還信号生成部５００を備える。
【００４５】  （個別電流信号生成部５２）  図３に示すように、個別電流信号生成部５２は、増幅器Ｕ５１、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、および、抵抗Ｒ５４を備える。
【００４６】  増幅器Ｕ５１の反転入力端子は、抵抗Ｒ５１を介して、端子５０１に接続する。増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５２を介して、端子５０２に接続する。抵抗Ｒ５１の抵抗値と抵抗Ｒ５２の抵抗値とは同じである。抵抗Ｒ５３は、非反転入力端子とグランド基準電位との間に接続されている。増幅器Ｕ５１の出力端子は、抵抗Ｒ５４を介して、増幅器Ｕ５１の反転入力端子に接続する。抵抗Ｒ５３の抵抗値と抵抗Ｒ５４の抵抗値とは同じである。増幅器Ｕ５１には、駆動電源ＶＤＤが供給されている。この回路構成によって、個別電流信号生成部５２は、差動増幅回路を実現する。
【００４７】  端子５０１は、出力端子Ｐｏｕｔに接続しており、端子５０２は、コンデンサＣＬと抵抗ＲＬとの接続点に接続する。これにより、増幅器Ｕ５１の非反転入力端子と反転入力端子との間には、インダクタ電流ｉＬに対応した電位差が生じる。そして、増幅器Ｕ５１の出力端子、すなわち、個別電流信号生成部５２の出力端子からは、インダクタ電流ｉＬに基づく信号が所定の増幅率で増幅されて、個別電流信号として出力される。
【００４８】  （共有信号生成部５３）  図３に示すように、共有信号生成部５３は、増幅器Ｕ５２、および、ダイオードＤ５２を備える。増幅器Ｕ５２の非反転入力端子は、増幅器Ｕ５１の出力端子に接続する。増幅器Ｕ５２の出力端子は、ダイオードＤ５２を介して、増幅器Ｕ５２の反転入力端子に接続する。この際、ダイオードＤ５２のアノードは、出力端子に接続し、ダイオードＤ５２のカソードは、反転入力端子に接続する。反転入力端子は、端子５０４、すなわち、共通ノード５４０に接続する。増幅器Ｕ５２には、駆動電源ＶＤＤが供給されている。
【００４９】  この回路構成によって、共有信号生成部５３は、複数の電力変換部３１−３４に対する、個別電流信号の最大値保持回路を実現する。この個別電流信号の最大値からなる信号が、本発明の「共有バス信号」に対応する。そして、この「共有バス信号」が「運転数信号Ｓｏｐ」となる。
【００５０】  （個別電流帰還信号生成部５４）  個別電流帰還信号生成部５４は、増幅器Ｕ５３、増幅器Ｕ５４、トランジスタＴｒ５５、抵抗Ｒ５５、抵抗Ｒ５６、抵抗Ｒ５７、抵抗Ｒ５８、抵抗Ｒ５５１、および、抵抗Ｒ５５２を備える。
【００５１】  増幅器Ｕ５３の反転入力端子は、抵抗Ｒ５５を介して、増幅器Ｕ５１の出力端子に接続する。増幅器Ｕ５３の非反転入力端子は、抵抗Ｒ５６を介して、ダイオードＤ５２のカソード、および、端子５０４に接続する。抵抗Ｒ５５の抵抗値と抵抗Ｒ５６の抵抗値とは同じである。抵抗Ｒ５７は、増幅器Ｕ５３の非反転入力端子とグランド基準電位との間に接続されている。増幅器Ｕ５３の出力端子は、抵抗Ｒ５８を介して、増幅器Ｕ５３の反転入力端子に接続する。抵抗Ｒ５７の抵抗値と抵抗Ｒ５８の抵抗値とは同じである。増幅器Ｕ５３には、駆動電源ＶＤＤが供給されている。
【００５２】  増幅器Ｕ５４の非反転入力端子は、増幅器Ｕ５３の出力端子に接続する。増幅器Ｕ５４の出力端子は、ＮＰＮ型のトランジスタＴｒ５５のベースに接続する。トランジスタＴｒ５５のコレクタは、抵抗Ｒ５５１を介して、端子５０１に接続する。トランジスタＴｒ５５のエミッタは、抵抗Ｒ５５２を介してグランド基準電位に接続する。また、トランジスタＴｒ５５のエミッタは、増幅器Ｕ５４の反転入力端子に接続する。さらに、トランジスタＴｒ５５のコレクタと抵抗Ｒ５５１との接続点は、抵抗Ｒ１１と抵抗Ｒ１２直列回路を介して、グランド基準電位に接続する。
【００５３】  抵抗Ｒ１１と抵抗Ｒ１２との接続点は、端子５０３に接続する。抵抗Ｒ１１と抵抗Ｒ１２との直列回路によって、個別電圧帰還信号生成部５００が構成される。
【００５４】  増幅器Ｕ５３の反転入力端子には、個別電流信号が入力され、非反転入力端子には、共有バス信号が入力される。これにより、増幅器Ｕ５１の非反転入力端子と反転入力端子との間には、共有バス信号と個別電流信号との電位差が生じる。そして、増幅器Ｕ５３の出力端子、すなわち、端子５０３からは、共有バス信号と個別電流信号との電位差に基づく信号が所定の増幅率で増幅されて、増幅器Ｕ５４に出力される。
【００５５】  増幅器Ｕ５４、トランジスタＴｒ５５、および、抵抗Ｒ５５２からなる回路によって、電圧−電流変換回路が実現される。具体的には、この回路では、増幅器Ｕ５４の非反転入力端子に差分信号（差分電圧）が印加されると、トランジスタＴｒ５５のコレクタ−エミッタ間には、差分信号（差分電流Ｉａｄｊ）が流れる。この差分電流が、個別電流帰還信号に相当する。
【００５６】  差分電流Ｉａｄｊが流れることによって、抵抗Ｒ５５１と抵抗Ｒ１１との接続点（トランジスタＴｒ５５のコレクタ）の電圧は、Ｖｏｕｔ−（Ｒｒ５５１×Ｉａｄｊ）となる。Ｒｒ５５１は、抵抗Ｒ５５１の抵抗値である。
【００５７】  この結果、端子５０３には、Ｖｏｕｔ−（Ｒｒ５５１×Ｉａｄｊ）の電圧を、抵抗Ｒ１１と抵抗Ｒ１２とで分圧した電圧が出力される。すなわち、端子５０３には、個別電流増幅信号と運転数信号Ｓｏｐ（最大値保持信号）との差分、および、出力電圧Ｖｏｕｔに応じた電圧が出力される。言い換えれば、個別電流帰還信号と、抵抗Ｒ５５１、抵抗Ｒ１１および抵抗Ｒ１２の抵抗値と出力電圧Ｖｏｕｔとに応じて決まる個別電圧帰還信号と、が合成され、個別帰還信号として、端子５０３に出力される。個別帰還信号は、駆動部４０にフィードバックされる。駆動部４０は、個別帰還信号に基づいて、ＰＷＭ制御を行い、スイッチング素子Ｑ１およびスイッチング素子Ｑ２に、スイッチング制御信号を出力する。
【００５８】  これにより、出力電圧の安定化が実現される。そして、上述のように、帰還信号生成部５０は、アナログ電子回路によって構成されている。したがって、帰還信号生成部５０は、出力電圧の変動に対して高速に応答する個別電流帰還信号および個別電圧帰還信号を出力できる。よって、スイッチング電源装置１０は、出力電圧の安定化および変動に対する高速応答性を実現できる。
【００５９】  したがって、スイッチング電源装置１０は、複数の電力変換部に対して全体の動作を集中制御する共通演算制御を行うデジタルと出力電圧の高速負荷応答を実現するアナログ制御が両立でき、複数の電力変換部を備えたシステムスイッチング電源装置の高効率化、小型化、低ノイズ化を実現できる。
【００６０】  さらに、上述のように、共通演算制御にデジタル電子回路を用い、個別の電力変換部にアナログ電子回路を用いることで、ハードでは、電力変換部の個数を変更し、ソフトでは、共通演算制御のファームウェアを変更することのみで、様々な供給電流に応じたシステムスイッチング電源装置のラインナップに対応でき、供給電流の仕様に柔軟に対応できる規模拡大性のあるスケーラブルシステムスイッチング電源装置を実現できる。
【００６１】  さらに、スイッチング電源装置１０は、個別の電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４において、個別帰還信号を用いたＰＷＭ制御を行う。これにより、スイッチング電源装置１０は、より精度が高く、安定した出力特性を得ることができる。
【００６２】  （運転数の切り替え制御に関する構成）  共有バス信号である運転数信号Ｓｏｐは、上述のように、ＭＰＵ２０に入力される。ＭＰＵ２０は、運転数信号Ｓｏｐを用いて、運転する電力変換部の個数を決定し、制御信号を生成する。ＭＰＵ２０は、上述のように、プログラマブルなＭｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔであり、図４に示す機能を実現する。すなわち、ＭＰＵ２０は、デジタル電子回路によって、図４に示す機能を実現する。
【００６３】  図４は、第１の実施形態に係るＭＰＵ２０の機能ブロック図である。図４に示すように、ＭＰＵ２０は、ＡＤＣ２１、負荷電流算出部２２、運転制御信号生成部２３、および、記憶部２４を備える。
【００６４】  記憶部２４には、運転数、運転状態、および、切り替え閾値が記憶されている。すなわち、ＭＰＵ２０は、運転数、運転状態、および、切り替え閾値を保持している。運転数ｎは、現在運転中の電力変換部の個数である。運転状態は、運転中の電力変換部に与える制御信号（発振信号）の位相、例えば、複数の電力変換部が運転中の場合に、複数の電力変換部のそれぞれに出力する制御信号（発振信号）の位相、または、位相差を含む。切り替え閾値は、運転数の切り替えの判定の基準となる負荷電流値である。
【００６５】  ＡＤＣ２１は、アナログデジタル変換回路であり、アナログ信号からなる運転数信号Ｓｏｐを、デジタル信号に変換する。
【００６６】  負荷電流算出部２２は、運転数信号Ｓｏｐから負荷電流値を算出する。具体的には、負荷電流算出部２２は、運転数ｎを記憶部２４から読み出す。負荷電流算出部２２は、運転数信号Ｓｏｐと運転数ｎとを乗算することで、負荷電流値Ｉｚを算出する。負荷電流算出部２２は、負荷電流値Ｉｚを、運転制御信号生成部２３に出力する。
【００６７】  運転制御信号生成部２３は、切り替え閾値ＴＨを記憶部２４から読み出す。運転制御信号生成部２３は、負荷電流値Ｉｚと切り替え閾値ＴＨとを比較し、比較結果に応じて運転数ｎを決定する。
【００６８】  具体的には、運転制御信号生成部２３は、次に示す原理に基づいて、運転数ｎを決定する。
【００６９】  図５は、運転数の切り替えの概念を説明するための図である。図５は、複数の電力変換部を並列に接続した回路構成における出力電圧と出力電流との関係を示すグラフである。横軸は出力電流であり、縦軸は出力電圧である。
【００７０】  並列接続された電力変換部の運転数ｎ、電力変換部の抵抗ｒ、入力電圧Ｖｉｎとして、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとは、式５の関係を有する。
【００７１】  Ｖｏｕｔ＝Ｖｉｎ−（ｒ／ｎ）Ｉｏｕｔ      −（式５）  入力電圧Ｖｉｎは一定である。この関係から、図５に示す点線で示した出力特性が得られる。各点線に示すように、運転数ｎが多くなるほど、出力電圧Ｖｏｕｔの低下量を抑えながら、より大きな出力電流Ｉｏｕｔを得られる。すなわち、運転数ｎが多くなるほど、安定した所望の出力電圧Ｖｏｕｔに対して、低損失で、より大きな負荷電流を得られる。
【００７２】  ここで、例えば、図５に示すように、入力電圧Ｖｉｎを１．８５［Ｖ］とし、出力電圧の最低値を１．８０［Ｖ］とする。
【００７３】  運転制御信号生成部２３は、運転数ｎ毎の出力特性が１．８０［Ｖ］に達する時の出力電流（負荷電流）Ｉｏｕｔを切り替えの閾値とする。例えば、図４の例であれば、運転数ｎを１から２に切り替える時の切り替え閾値ＴＨ１２は、運転数ｎ＝１の出力特性において、出力電圧Ｖｏｕｔが１．８０［Ｖ］に達した出力電流Ｉｏｕｔによって設定される。同様に、運転数ｎを２から３に切り替える時の切り替え閾値ＴＨ２３は、運転数ｎ＝２の出力特性において、出力電圧Ｖｏｕｔが１．８０［Ｖ］に達した出力電流Ｉｏｕｔによって設定される。また、運転数ｎを３から４に切り替える時の切り替え閾値ＴＨ３４は、運転数ｎ＝３の出力特性において、出力電圧Ｖｏｕｔが１．８０［Ｖ］に達した出力電流Ｉｏｕｔによって設定される。
【００７４】  運転制御信号生成部２３は、運転数ｎが「１」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ１２よりも大きければ、運転数ｎを「２」に切り替える。同様に、運転制御信号生成部２３は、運転数ｎが「２」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ２３よりも大きければ、運転数ｎを「３」に切り替える。また、同様に、運転制御信号生成部２３は、運転数ｎが「３」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ２３よりも大きければ、運転数ｎを「４」に切り替える。なお、例えば、負荷電流が急激に変動し、運転数ｎが「１」の時に、負荷電流値Ｉｚが切り替え閾値ＴＨ２３よりも大きくなれば、運転制御信号生成部２３は、運転数ｎを「１」から「３」に切り替えることも可能である。
【００７５】  なお、運転数ｎを少なくしていく時の切り替え閾値、および、運転数ｎの切り替えの原理は、上述の運転数ｎを多くしていく時の原理と同じのものを用いることで実現が可能である。
【００７６】  運転制御信号生成部２３は、運転数ｎを決定すると、運転数ｎに応じて、運転する電力変換部を設定する。この際、例えば、運転制御信号生成部２３は、記憶部２４から運転状態を読み出して参照し、運転する電力変換部を設定する。
【００７７】  具体的な一例として、電力変換部３１の１台が運転中であり、他の電力変換部３２、電力変換部３３、および、電力変換部３４の３台が停止中（非運転中）の場合において、運転数ｎが「２」に変更されたとする。運転制御信号生成部２３は、運転状態から電力変換部３１が運転状態であることを読み出し、運転状態ではない電力変換部３２、電力変換部３３、および、電力変換部３４のいずれか１台を運転するように設定する。すなわち、現状、運転中の電力変換部３１を停止させることなく、継続的に運転させ、運転状態ではない電力変換部３２、電力変換部３３、および、電力変換部３４のいずれか１台の運転を開始する。
【００７８】  運転制御信号生成部２３は、上述の発振信号を含む制御信号を生成し、運転数ｎの切り替え後に運転する電力変換部のそれぞれに、制御信号を出力する。この際、運転制御信号生成部２３は、運転数ｎに応じて、各発振信号の位相差を決定する。
【００７９】  このように、本実施形態の構成を用いることによって、スイッチング電源装置１０は、負荷電流値Ｉｚ（出力電流Ｉｏｕｔ）を計測しながら、負荷電流値Ｉｚに応じて、運転数ｎを適正に変更できる。これにより、スイッチング電源装置１０は、安定した出力電圧Ｖｏｕｔを維持しながら、所望の出力電流Ｉｏｕｔを出力できるように、自動的に制御することができる。
【００８０】  この際、運転数ｎの決定、切り替えの制御を、デジタル電子回路からなるＭＰＵ２０によって実現する。したがって、運転数ｎの決定、切り替えの制御を実行する回路の構成は、アナログ電子回路を用いた場合よりも簡素化される。特に、電力変換部の個数が多くなるほど、簡素化の効果は高くなる。
【００８１】  なお、上述の説明では、ＭＰＵ２０を複数の機能ブロックに分けて処理を行う態様を示した。しかしながら、デジタル処理を行う演算装置を用いて図６に示す処理を行うことで、ＭＰＵ２０と同様の処理を行うことができる。
【００８２】  図６は、運転数の切り替え処理を示すフローチャートである。なお、各処理の具体的な内容は上述しており、詳細な説明は省略する。また、図６は、運転数を多くする処理のフローチャートである。
【００８３】  図６に示すように、演算装置は、運転数信号Ｓｏｐを取得する（Ｓ１１）。演算装置は、保持している運転数ｎを読み出す（Ｓ１２）。
【００８４】  演算装置は、運転数信号Ｓｏｐと運転数ｎとを用いて、負荷電流値Ｉｚを算出する（Ｓ１３）。演算装置は、負荷電流値Ｉｚが切り替え閾値ＴＨよりも大きければ（Ｓ１４：ＹＥＳ）、運転数ｎを多くするように切り替える（Ｓ１５）。演算装置は、切り替え後の運転数ｎに応じて制御信号を変更する（Ｓ１６）。
【００８５】  演算装置は、負荷電流値Ｉｚが切り替え閾値ＴＨ以下であれば（Ｓ１４：ＮＯ）、そのままの運転数ｎを継続し、制御信号もそのまま継続的に出力する。
【００８６】  なお、運転数ｎを少なくする処理は、例えば、負荷電流値Ｉｚが切り替え閾値ＴＨよりも小さければ、運転数ｎを少なくするように切り替える等の処理によって実現が可能である。
【００８７】  （第２実施形態）  本発明の第２の実施形態に係るスイッチング電源装置について、図を参照して説明する。図７は、第２の実施形態にスイッチング電源装置１０Ａの回路ブロック図である。
【００８８】  図７に示すように、第２の実施形態に係るスイッチング電源装置１０Ａは、第１の実施形態に係るスイッチング電源装置１０に対して、ＭＰＵ２０Ａおよび帰還信号生成部５０Ａの構成において異なる。スイッチング電源装置１０Ａの他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【００８９】  スイッチング電源装置１０Ａは、ＭＰＵ２０Ａ、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４を備える。電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、それぞれに、帰還信号生成部５０Ａを備える。
【００９０】  図８は、第２の実施形態に係る帰還信号生成部の回路図である。図８に示すように、帰還信号生成部５０Ａは、第１の実施形態に係る帰還信号生成部５０に対して、端子５０５を追加した点で異なる。帰還信号生成部５０Ａの他の構成は、帰還信号生成部５０と同様であり、同様の箇所の説明は省略する。
【００９１】  端子５０５は、増幅器Ｕ５１の出力端子に接続する。これにより、端子５０５からは、個別電流信号ＣＳＯが出力される。具体的には、電力変換部３１の帰還信号生成部５０Ａの端子５０５は、電力変換部３１の動作状態に応じた個別電流信号ＣＳＯ１を出力する。電力変換部３２の帰還信号生成部５０Ａの端子５０５は、電力変換部３２の動作状態に応じた個別電流信号ＣＳＯ２を出力する。電力変換部３３の帰還信号生成部５０Ａの端子５０５は、電力変換部３３の動作状態に応じた個別電流信号ＣＳＯ３を出力する。電力変換部３４の帰還信号生成部５０Ａの端子５０５は、電力変換部３４の動作状態に応じた個別電流信号ＣＳＯ４を出力する。
【００９２】  電力変換部３１は、個別電流信号ＣＳＯ１をＭＰＵ２０Ａに出力する。電力変換部３２は、個別電流信号ＣＳＯ２をＭＰＵ２０Ａに出力する。電力変換部３３は、個別電流信号ＣＳＯ３をＭＰＵ２０Ａに出力する。電力変換部３４は、個別電流信号ＣＳＯ４をＭＰＵ２０Ａに出力する。
【００９３】  図９は、第２の実施形態に係るＭＰＵ２０Ａの機能ブロック図である。図９に示すように、ＭＰＵ２０Ａは、第１の実施形態に係るＭＰＵ２０に対して、ＡＤＣ２６１、ＡＤＣ２６２、ＡＤＣ２６３、ＡＤＣ２６４、比較器２７１、比較器２７２、比較器２７３、比較器２７４、および、電流バランス判定部２８を備える。
【００９４】  ＡＤＣ２６１、ＡＤＣ２６２、ＡＤＣ２６３、および、ＡＤＣ２６４は、アナログデジタル変換回路である。ＡＤＣ２６１は、アナログ信号の個別電流信号ＣＳＯ１をデジタル信号に変換する。ＡＤＣ２６２は、アナログ信号の個別電流信号ＣＳＯ２をデジタル信号に変換する。ＡＤＣ２６３は、アナログ信号の個別電流信号ＣＳＯ３をデジタル信号に変換する。ＡＤＣ２６４は、アナログ信号の個別電流信号ＣＳＯ４をデジタル信号に変換する。
【００９５】  比較器２７１は、個別電流信号ＣＳＯ１と運転数信号Ｓｏｐとを比較して、比較結果を出力する。比較器２７２は、個別電流信号ＣＳＯ２と運転数信号Ｓｏｐとを比較して、比較結果を出力する。比較器２７３は、個別電流信号ＣＳＯ３と運転数信号Ｓｏｐとを比較して、比較結果を出力する。比較器２７４は、個別電流信号ＣＳＯ４と運転数信号Ｓｏｐとを比較して、比較結果を出力する。
【００９６】  運転数信号Ｓｏｐは、上述のように、個別電流信号の最大値を取る信号である。したがって、この処理によって、比較器２７１、比較器２７２、比較器２７３、および、比較器２７４は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の間での個別電流信号のバラツキを得られる。
【００９７】  電流バランス判定部２８は、比較器２７１、比較器２７２、比較器２７３、および、比較器２７４の比較結果から、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の間での個別電流信号のバランスを判定する。この際、電流バランス判定部２８は、記憶部２４から運転状態を読み出し、運転中の電力変換部に対する比較結果のみを用いて、バランスを判定する。
【００９８】  電流バランス判定部２８は、例えば、比較器２７１の比較結果が、他の比較器２７２、比較器２７３、および、比較器２７４の比較結果と大きく異なっていれば、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４の間での個別電流信号のバランスが崩れていると判定する。そして、電流バランス判定部２８は、例えば、電力変換部３１の動作が異常である可能性があると判定する。電流バランス判定部２８は、この判定結果に応じて、例えば、アラート信号を生成して出力する。
【００９９】  この構成によって、スイッチング電源装置１０Ａは、スイッチング電源装置１０と同様の作用効果を得られるとともに、運転中の複数の電力変換部の動作状態を判定できる。
【０１００】  さらに、この構成では、スイッチング電源装置１０Ａは、個別電流信号のバランスを判定する回路を、デジタル電子回路によって構成する。したがって、スイッチング電源装置１０Ａは、複数の電力変換部３１−３４の出力バランスを判定する機能も含めて、簡素な回路構成によって実現できる。
【０１０１】  （第３実施形態）  本発明の第３の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１０は、第３の実施形態にスイッチング電源装置１０Ｂの回路ブロック図である。
【０１０２】  図１０に示すように、第３の実施形態に係るスイッチング電源装置１０Ｂは、第１の実施形態に係るスイッチング電源装置１０に対して、分圧回路６０を備える点で異なる。スイッチング電源装置１０Ｂの他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【０１０３】  分圧回路６０は、共通ノード５４０とＭＰＵ２０との間に接続されている。分圧回路６０は、抵抗Ｒ６１と抵抗Ｒ６２とを備える。抵抗Ｒ６１と抵抗Ｒ６２とは、直列接続されており、この直列回路は、共通ノード５４０とグランド基準電位との間に接続されている。抵抗Ｒ６１と抵抗Ｒ６２との接続点（分圧点）は、ＭＰＵ２０に接続する。
【０１０４】  分圧回路６０は、運転数信号Ｓｏｐを分圧して、分圧した運転数信号ＳｏｐをＭＰＵ２０に出力する。
【０１０５】  このような構成によって、ＭＰＵ２０への入力される時の運転数信号Ｓｏｐの電圧を低くできる。したがって、運転数信号Ｓｏｐの電圧が、ＭＰＵ２０の電源電圧を超えることを防止できる。これにより、上述のＭＰＵ２０の動作を確実に実現できる。また、ＭＰＵ２０を低電圧化できる。
【０１０６】  （第４実施形態）  本発明の第４の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１１は、第４の実施形態にスイッチング電源装置の帰還信号生成部５０Ｒの回路ブロック図である。
【０１０７】  図１１に示すように、第４の実施形態に係るスイッチング電源装置の帰還信号生成部５０Ｒは、第１の実施形態に係るスイッチング電源装置１０の帰還信号生成部５０に対して、共有信号生成部５３Ｒを用いる点で異なる。帰還信号生成部５０Ｒの他の構成は、帰還信号生成部５０と同様であり、同様の箇所の説明は省略する。
【０１０８】  共有信号生成部５３Ｒは、抵抗Ｒ６０を備える。抵抗Ｒ６０は、増幅器Ｕ５２の出力端子と反転入力端子との間に接続されている。この構成によって、増幅器Ｕ５２と抵抗Ｒ６０とを備える平均値算出回路が実現される。
【０１０９】  共有信号生成部５３Ｒは、この平均値信号を、運転数信号Ｓｏｐとして出力する。このように、運転数信号Ｓｏｐに平均値信号を用いても、上述の最大値信号と同様の処理を実現することが可能である。
【０１１０】  （第５実施形態）  本発明の第５の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１２は、第５の実施形態にスイッチング電源装置のインダクタ電流の検出回路の回路図である。
【０１１１】  第５の実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置１０に対して、インダクタ電流の検出回路の構成において異なる。第５の実施形態に係るスイッチング電源装置の他の構成は、スイッチング電源装置１０と同様であり、同様の箇所の説明は省略する。
【０１１２】  図１２に示すように、抵抗ＲＬ１と抵抗ＲＬ２との直列回路は、インダクタＬに並列接続されている。抵抗ＲＬ２には、コンデンサＣＬが並列接続されている。
【０１１３】  このような構成であっても、コンデンサＣＬの両端電圧を検出することによって、インダクタ電流ｉＬを無損失で検出できる。
【０１１４】  なお、上述の各実施形態の構成は、運転数信号Ｓｏｐのみを参照して、運転数の切り替え等を行う態様を示した。しかしながら、スイッチング電源装置が接続し、電力を供給する負荷の装置から指令信号を受信して、当該指令信号も参照して、運転数の切り替え等を行うことも可能である。
【０１１５】  また、上述の各実施形態の構成は、適宜組合せが可能であり、それぞれの組合せに応じた作用効果を得ることができる。
【符号の説明】
【０１１６】１０、１０Ａ、１０Ｂ：スイッチング電源装置２０、２０Ａ：ＭＰＵ２１、２６１、２６２、２６３、２６４：ＡＤＣ２２：負荷電流算出部２３：運転制御信号生成部２４：記憶部２８：電流バランス判定部３１、３２、３３、３４：電力変換部４０：駆動部５０、５０Ａ、５０Ｒ：帰還信号生成部５２：個別電流信号生成部５３、５３Ｒ：共有信号生成部５４：個別電流帰還信号生成部６０：分圧回路２７１、２７２、２７３、２７４：比較器４００：ＰＷＭ制御ＩＣ５００：個別電圧帰還信号生成部５０１、５０２、５０３、５０４、５０５：端子５４０：共通ノードＣｉ１、Ｃｉ２、Ｃｉ３、Ｃｉ４：入力コンデンサＣＬ：コンデンサＣｏ１：出力コンデンサＤ５２：ダイオードＬ：インダクタＰｉｎ：入力端子Ｐｏｕｔ：共通出力端子Ｑ１、Ｑ２：スイッチング素子Ｒ１１、Ｒ１２、Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６、Ｒ５７、Ｒ５８、Ｒ６０、Ｒ６１、Ｒ６２、ＲＬ、ＲＬ１、ＲＬ２：抵抗Ｒｓ：等価直列抵抗Ｕ５１、Ｕ５２、Ｕ５３：増幅器ＶＤＤ：駆動電源Ｖｉｎ：入力電圧Ｖｏｕｔ：出力電圧
【図１】
2020183820.tif 000003
【図２】
2020183820.tif 000004
【図３】
2020183820.tif 000005
【図４】
2020183820.tif 000006
【図５】
2020183820.tif 000007
【図６】
2020183820.tif 000008
【図７】
2020183820.tif 000009
【図８】
2020183820.tif 000010
【図９】
2020183820.tif 000011
【図１０】
2020183820.tif 000012
【図１１】
2020183820.tif 000013
【図１２】
2020183820.tif 000014
【国際調査報告】
2020183820.tif 000015
2020183820.tif 000016
2020183820.tif 000017
2020183820.tif 000018