(57)【要約】  縦型ナノワイヤＦＥＴ（ＶＮＷ  ＦＥＴ）を用いたＳＲＡＭメモリセルについて、記憶ノード間の寄生容量を抑制可能なレイアウト構造を提供する。ＳＲＡＭメモリセル（ＭＣ１）において、第１記憶ノード（Ａ）には、トランジスタ（ＰＤ１，ＰＵ１，ＰＧ１）のトップ電極が接続されており、一方、第２記憶ノード（Ｂ）には、トランジスタ（ＰＤ２，ＰＵ２，ＰＧ２）のボトム電極が接続されている。このため、第１記憶ノード（Ａ）と第２記憶ノード（Ｂ）とが同一層において隣接する部分が、少ない。
2019142670.tif 000002
【特許請求の範囲】
【請求項１】
ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置であって、
前記ＳＲＡＭメモリセルは、
第１記憶ノードと、
第２記憶ノードと、
高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、
低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、
前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、
前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、
ビット線と前記第１記憶ノードとの間に設けられ、ゲートがワード線と接続された前記第２導電型の第５トランジスタと、
反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記ワード線と接続された前記第２導電型の第６トランジスタとを備え、
前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、
前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、
前記第１〜第６トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、
前記第１、第２および第５トランジスタのトップ電極が、前記第１記憶ノードと接続されている一方、前記第３、第４および第６トランジスタのボトム電極が、前記第２記憶ノードと接続されている
ことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記第１、第２および第５トランジスタは、第１方向に並べて配置されており、
前記第３、第４および第６トランジスタは、前記第１方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記第１および第３トランジスタは、前記第１方向と垂直をなす第２方向に並べて配置されており、
前記第２および第４トランジスタは、前記第２方向に並べて配置されており、
前記第５および第６トランジスタは、前記第２方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
第１方向に延びており、前記第１、第２および第５トランジスタのトップ電極と接続された信号配線を備える
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
前記第３および第６トランジスタのボトム電極と接続された第１ボトム領域と、
前記第４トランジスタのボトム電極と接続された第２ボトム領域と、
前記第１および第２ボトム領域を接続するボトム領域間配線とを備えている
ことを特徴とする半導体集積回路装置。
【請求項６】
ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置であって、
前記ＳＲＡＭメモリセルは、
第１記憶ノードと、
第２記憶ノードと、
高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、
低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、
前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、
前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、
第１ビット線と前記第１記憶ノードとの間に設けられ、ゲートが第１ワード線と接続された前記第２導電型の第５トランジスタと、
第１反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記第１ワード線と接続された前記第２導電型の第６トランジスタと、
第２ビット線と前記第１記憶ノードとの間に設けられ、ゲートが第２ワード線と接続された前記第２導電型の第７トランジスタと、
第２反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記第２ワード線と接続された前記第２導電型の第８トランジスタとを備え、
前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、
前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、
前記第１〜第８トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、
前記第１、第２、第５および第７トランジスタのトップ電極が、前記第１記憶ノードと接続されている一方、前記第３、第４、第６および第８トランジスタのボトム電極が、前記第２記憶ノードと接続されている
ことを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置において、
前記第１、第２、第５および第７トランジスタは、第１方向に並べて配置されており、
前記第３、第４、第６および第８トランジスタは、前記第１方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項８】
請求項７記載の半導体集積回路装置において、
前記第１および第３トランジスタは、前記第１方向と垂直をなす第２方向に並べて配置されており、
前記第２および第４トランジスタは、前記第２方向に並べて配置されており、
前記第５および第６トランジスタは、前記第２方向に並べて配置されており、
前記第７および第８トランジスタは、前記第２方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項９】
請求項６記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
第１方向に延びており、前記第１、第２、第５および第７トランジスタのトップ電極と接続された信号配線を備える
ことを特徴とする半導体集積回路装置。
【請求項１０】
請求項６記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
前記第３および第６トランジスタのボトム電極と接続された第１ボトム領域と、
前記第４トランジスタのボトム電極と接続された第２ボトム領域と、
前記第８トランジスタのボトム電極と接続された第３ボトム領域と、
前記第１および第２ボトム領域を接続する第１ボトム領域間配線と、
前記第２および第３ボトム領域を接続する第２ボトム領域間配線とを備えている
ことを特徴とする半導体集積回路装置。
【請求項１１】
ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置であって、
前記ＳＲＡＭメモリセルは、
第１記憶ノードと、
第２記憶ノードと、
高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、
低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、
前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、
前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、
ビット線と前記第１記憶ノードとの間に設けられ、ゲートがワード線と接続された前記第２導電型の第５トランジスタと、
反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記ワード線と接続された前記第２導電型の第６トランジスタとを備え、
前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、
前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、
前記第１〜第６トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、
前記第１、第２および第５トランジスタは、第１方向に並べて配置されており、
前記第３、第４および第６トランジスタは、前記第１方向に並べて配置されており、
前記第１および第３トランジスタは、前記第１方向と垂直をなす第２方向に並べて配置されており、
前記第２および第４トランジスタは、前記第２方向に並べて配置されており、
前記第５および第６トランジスタは、前記第２方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、縦型ナノワイヤ（ＶＮＷ：Vertical Nanowire）ＦＥＴ（Field Effect Transistor）を備えた半導体集積回路装置に関し、特にＳＲＡＭ（Static Random Access Memory）のメモリセルレイアウト構造に関する。
【背景技術】
【０００２】
ＬＳＩの基本構成要素であるトランジスタは、ゲート長の縮小（スケーリング）により、集積度の向上、動作電圧の低減、および動作速度の向上を実現してきた。しかし近年、過度なスケーリングによるオフ電流と、それによる消費電力の著しい増大が問題となっている。この問題を解決するため、トランジスタ構造を従来の平面型から立体型に変更した立体構造トランジスタが盛んに研究されている。その１つとして、縦型ナノワイヤＦＥＴ（以下、適宜、ＶＮＷ  ＦＥＴという）が注目されている。【０００３】
特許文献１，２では、ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセルのレイアウトが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第９６５３５６３号明細書（図５）
【特許文献２】米国特許出願公開第２０１５／０３１８２８９号明細書（図２Ａ）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１，２に開示されたレイアウトでは、ＳＲＡＭメモリセルの２つの記憶ノードは、同一層において隣接して配置されている。例えば特許文献１では、ノードＡ，ＢがいずれもＶＮＷ  ＦＥＴのボトム電極の層にある。また、特許文献２では、ノードＡ，ＢがいずれもＶＮＷ  ＦＥＴのトップ電極の層にある。【０００６】
半導体の微細化により、寄生容量は増大する傾向にある。ＳＲＡＭメモリセルの記憶ノードが同一層において隣接していると、記憶ノード間の寄生容量が大きくなる。この場合、データ書き込みが困難になり、メモリの速度低下が生じたり、あるいは、データ書き込みができない事象が発生し得る。【０００７】
本開示は、ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセルについて、記憶ノード間の寄生容量を抑制可能なレイアウト構造を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示の第１態様では、ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置において、前記ＳＲＡＭメモリセルは、第１記憶ノードと、第２記憶ノードと、高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、ビット線と前記第１記憶ノードとの間に設けられ、ゲートがワード線と接続された前記第２導電型の第５トランジスタと、反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記ワード線と接続された前記第２導電型の第６トランジスタとを備え、前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、前記第１〜第６トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、前記第１、第２および第５トランジスタのトップ電極が、前記第１記憶ノードと接続されている一方、前記第３、第４および第６トランジスタのボトム電極が、前記第２記憶ノードと接続されている。【０００９】
この態様によると、ＳＲＡＭメモリセルにおいて、第１記憶ノードには、第１、第２および第５トランジスタのトップ電極が接続されており、一方、第２記憶ノードには、第３、第４および第６トランジスタのボトム電極が接続されている。このため、第１記憶ノードと第２記憶ノードとが同一層において隣接する部分が、従来の構成よりも少ない。したがって、記憶ノード間の寄生容量を小さく抑制することができる。【００１０】
本開示の第２態様では、ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置において、前記ＳＲＡＭメモリセルは、第１記憶ノードと、第２記憶ノードと、高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、第１ビット線と前記第１記憶ノードとの間に設けられ、ゲートが第１ワード線と接続された前記第２導電型の第５トランジスタと、第１反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記第１ワード線と接続された前記第２導電型の第６トランジスタと、第２ビット線と前記第１記憶ノードとの間に設けられ、ゲートが第２ワード線と接続された前記第２導電型の第７トランジスタと、第２反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記第２ワード線と接続された前記第２導電型の第８トランジスタとを備え、前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、前記第１〜第８トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、前記第１、第２、第５および第７トランジスタのトップ電極が、前記第１記憶ノードと接続されている一方、前記第３、第４、第６および第８トランジスタのボトム電極が、前記第２記憶ノードと接続されている。【００１１】
この態様によると、ＳＲＡＭメモリセルにおいて、第１記憶ノードには、第１、第２、第５および第７トランジスタのトップ電極が接続されており、一方、第２記憶ノードには、第３、第４、第６および第８トランジスタのボトム電極が接続されている。このため、第１記憶ノードと第２記憶ノードとが同一層において隣接する部分が、従来の構成よりも少ない。したがって、記憶ノード間の寄生容量を小さく抑制することができる。
【発明の効果】
【００１２】
本開示によると、ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセルについて、記憶ノード間の寄生容量を抑制可能なレイアウト構造を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセルを備えた回路ブロックの全体構成例を示す図
【図２】第１実施形態に係るＳＲＡＭメモリセルのレイアウト構造の例を示す平面図
【図３】図２のレイアウト構造を示す層別の平面図
【図４】図２のレイアウト構造を示す層別の平面図
【図５】図２のレイアウト構造を示す層別の平面図
【図６】（ａ）〜（ｃ）は図２のレイアウト構造を示す断面図
【図７】ＳＲＡＭメモリセルの回路図であり、（ａ）は６Ｔ型、（ｂ）は８Ｔ型
【図８】第１実施形態におけるタップセルのレイアウト構造の例を示す平面図
【図９】第２実施形態に係るＳＲＡＭメモリセルのレイアウト構造の例を示す平面図
【図１０】図９のレイアウト構造を示す層別の平面図
【図１１】図９のレイアウト構造を示す層別の平面図
【図１２】図９のレイアウト構造を示す層別の平面図
【図１３】第２実施形態におけるタップセルのレイアウト構造の例を示す平面図
【図１４】縦型ナノワイヤＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図
【図１５】（ａ），（ｂ）は縦型ナノワイヤＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す模式平面図
【図１６】縦型ナノワイヤＦＥＴにおいてゲート電極とボトム領域とを接続する構造例を示すものであり、（ａ）は平面図、（ｂ），（ｃ）は断面図
【図１７】縦型ナノワイヤＦＥＴにおいて導電型が異なるボトム領域同士を接続する構造例を示すものであり、（ａ）は断面図、（ｂ）は平面図
【発明を実施するための形態】
【００１４】
以下、実施の形態について、図面を参照して説明する。以下の実施の形態では、半導体集積回路装置はＳＲＡＭメモリセルを備えており、このＳＲＡＭメモリセルは、いわゆる縦型ナノワイヤＦＥＴ（ＶＮＷ  ＦＥＴ）を備えるものとする。
【００１５】
図１４はＶＮＷ  ＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図１４（ｂ）では、メタル配線の図示を省いており、また、理解のしやすさのために、実際の平面視では見えない構成要素を図示している。
【００１６】
図１４に示すように、半導体基板５０１上に、Ｐ型ウェル５０２とＮ型ウェル５０３が形成されている。ただし、半導体基板５０１がＰ型基板であるとき、Ｐ型ウェルを形成しなくてもよい。Ｐ型ウェル５０２上に、Ｎ型トランジスタであるＶＮＷ  ＦＥＴ５１０が形成されており、Ｎ型ウェル５０３上に、Ｐ型トランジスタであるＶＮＷ  ＦＥＴ５２０が形成されている。５０４は絶縁膜、５０５は層間絶縁膜である。
【００１７】
ＶＮＷ  ＦＥＴ５１０は、ソース／ドレイン電極となるボトム電極５１１と、ソース／ドレイン電極となるトップ電極５１２と、ボトム電極５１１とトップ電極５１２との間に、縦方向（基板面に対して垂直方向）に形成されたナノワイヤ５１３とを備える。ボトム電極５１１およびトップ電極５１２は、Ｎ導電型にドーピングされている。ナノワイヤ５１３の少なくとも一部がチャネル領域となる。ナノワイヤ５１３の周囲にはゲート絶縁膜５１５が形成されており、さらにその周囲にゲート電極５１４が形成されている。なお、ゲート電極５１４はナノワイヤ５１３の周囲全体を囲んでいてもよいし、ナノワイヤ５１３の周囲の一部のみを囲んでいてもよい。ゲート電極５１４がナノワイヤ５１３の周囲の一部のみを囲んでいる場合は、ゲート絶縁膜５１５はゲート電極５１４がナノワイヤ５１３を囲んでいる部分にのみ形成されていてもよい。
【００１８】
ボトム電極５１１は、半導体基板５０１の上面に沿って広がるように形成されたボトム領域５１６と接続されている。ボトム領域５１６も、Ｎ導電型にドーピングされている。ボトム領域５１６の表面にはシリサイド領域５１７が形成されている。また、トップ電極５１２の周囲に、サイドウォール５１８が形成されている。トップ電極５１２の上に、シリサイド領域５１９が形成されている。ただし、サイドウォール５１８およびシリサイド領域５１９は形成しなくてもよい。
【００１９】
同様に、ＶＮＷ  ＦＥＴ５２０は、ソース／ドレイン電極となるボトム電極５２１と、ソース／ドレイン電極となるトップ電極５２２と、ボトム電極５２１とトップ電極５２２との間に、縦方向に形成されたナノワイヤ５２３とを備える。ボトム電極５２１およびトップ電極５２２は、Ｐ導電型にドーピングされている。ナノワイヤ５２３の少なくとも一部がチャネル領域となる。ナノワイヤ５２３の周囲にはゲート絶縁膜５２５が形成されており、さらにその周囲にゲート電極５２４が形成されている。
【００２０】
ボトム電極５２１は、半導体基板５０１の上面に沿って広がるように形成されたボトム領域５２６と接続されている。ボトム領域５２６も、Ｐ導電型にドーピングされている。ボトム領域５２６の表面にはシリサイド領域５２７が形成されている。また、トップ電極５２２の周囲に、サイドウォール５２８が形成されている。トップ電極５２２の上に、シリサイド領域５２９が形成されている。ただし、サイドウォール５２８およびシリサイド領域５２９は形成しなくてもよい。
【００２１】
図１４の構造では、ＶＮＷ  ＦＥＴ５１０のゲート電極領域５１４とＶＮＷ  ＦＥＴ５２０のゲート電極領域５２４とが、ゲート配線５３１によって接続されている。また、ボトム領域５１６、シリサイド領域５１９、ゲート配線５３１、シリサイド領域５２９およびボトム領域５２６は、それぞれ、コンタクト５３２およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。なお、メタル配線層Ｍ１のさらに上層に、メタル配線層を積層することができる。
【００２２】
半導体基板５０１は、例えば、バルクＳｉ、ゲルマニウム、その化合物や合金等によって構成されている。Ｎ型ドーパントの例としては、Ａｓ、Ｐ、Ｓｂ、Ｎ、Ｃまたはこれらの組み合わせ等がある。Ｐ型ドーパントの例としては、Ｂ、ＢＦ２、Ｉｎ、Ｎ、Ｃまたはこれらの組み合わせ等がある。また、ＶＮＷ  ＦＥＴ５１０，５２０の平面形状（ナノワイヤ５１３，５２３の横断面形状）は、例えば、円形、矩形、楕円形等であってもよい。
【００２３】
絶縁膜５０４の材質は、例えば、ＳｉＮ、ＳｉＣＮ等である。層間絶縁膜５０５の材料は、例えば、ＳｉＯ、ＴＥＯＳ、ＰＳＧ、ＢＰＳＧ、ＦＳＧ、ＳｉＯＣ、ＳＯＧ、Spin on Polymers、ＳｉＣ、または、これらの混合物等がある。シリサイド領域５１７，５２７の材質は、例えば、ＮｉＳｉ、ＣｏＳｉ、ＴｉＳｉ、ＷＳｉ等である。
【００２４】
ゲート電極５１４，５２４、および、ゲート配線５３１の材料は、例えば、ＴｉＮ、ＴａＮ、ＴｉＡｌ、Ｔｉ−containing Metal、Ｔａ−containing Metal、Ａｌ−containing Metal、Ｗ−containing Metal、ＴｉＳｉ、ＮｉＳｉ、ＰｔＳｉ、polysilicon with silicide、これらの組み合わせ等がある。ゲート絶縁膜５１５，５２５の材料は、例えば、ＳｉＯＮ、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｈｆ  oxide、Ｔａ  oxide、Ａｌ  oxide等がある。また、ｋ値は７以上であることが好ましい。
【００２５】
トップ電極５１２，５２２上に設けるシリサイド領域５１９，５２９の材料としては、ＮｉＳｉ、ＣｏＳｉ、ＭｏＳｉ、ＷＳｉ、ＰｔＳｉ、ＴｉＳｉまたはこれらの組み合わせ等がある。また、他の構成として、Ｗ、Ｃｕ、Ａｌ等のメタルや、ＴｉＮ、ＴａＮ等の合金等、不純物注入された半導体等、またはこれらの組み合わせとしてもよい。サイドウォール５１８，５２８の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣＮ等がある。
【００２６】
コンタクト５３２の材料としては、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等がある。また、Ｃｕ、Ｃｕ−arroy、Ｗ、Ａｇ、Ａｕ、Ｎｉ、Ａｌ等がある。あるいは、Ｃｏ、Ｒｕでもよい。
【００２７】
図１５はＶＮＷ  ＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す。図１５（ａ）では、メタル配線層Ｍ１と、ＶＮＷ  ＦＥＴ５１０のトップ電極５１２およびＶＮＷ  ＦＥＴ５２０のトップ電極５２２との間に、ローカル配線５３４が形成されている。ボトム領域５１６，５２６およびゲート配線５３１は、それぞれ、コンタクト５３３、ローカル配線５３４およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。また、シリサイド領域５１９，５２９は、それぞれ、ローカル配線５３４およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。
【００２８】
図１５（ｂ）では、メタル配線層Ｍ１とボトム領域５１６，５２６との間に、ローカル配線５３５が形成されている。言い換えると、ローカル配線５３５は、図１５（ａ）におけるコンタクト５３３およびローカル配線５３４が一体となったものに相当する。シリサイド領域５３６は、ローカル配線５３５を形成する工程において、エッチングストッパとして用いられる。
【００２９】
図１６はＶＮＷ  ＦＥＴにおいてゲート電極とボトム領域とを接続する構造例を示すものであり、（ａ）は平面図、（ｂ）は（ａ）の線Ａ−Ａにおける断面図、（ｃ）は（ａ）の線Ｂ−Ｂにおける断面図である。図１６に示すように、ゲート絶縁膜５５１を形成した後、ゲート電極５１４，５２４を形成する前に、ゲート絶縁膜５５１およびその下の絶縁膜５０４を貫通して、ボトム領域５１６に達する孔を形成する。その孔を含めて、ゲート電極の膜５５２を形成する。これにより、ゲート電極５１４，５２４とボトム領域５１６とが接続される。孔にコンタクト５５３を形成する。
【００３０】
図１７はＶＮＷ  ＦＥＴにおいて導電型が異なるボトム領域同士を接続する構造例を示すものであり、（ａ）は断面図、（ｂ）は平面図である。図１７に示すように、ボトム領域５１６とボトム領域５２６との間にあるＳＴＩ５６０を跨がるように、ボトム領域間配線５６１が形成されている。ボトム領域間配線５６１は、例えばポリシリコンからなる導電体膜、または、ポリシリコンをシリサイド化させた導電膜からなり、ボトム領域５１６とボトム領域５２６とを電気的に接続する。
【００３１】
以下の説明では、ＶＮＷ  ＦＥＴのボトム電極、トップ電極、ゲート電極のことを、適宜、単にボトム、トップ、ゲートという。また、縦型ナノワイヤ、トップ、ボトムおよびゲートからなる単位構成が、１個または複数個によって、１個のＶＮＷ  ＦＥＴを構成する場合、この単位構成のことを単に「ＶＮＷ」といい、ＶＮＷ  ＦＥＴと区別するものとする。また、「ＶＤＤ」は電源電圧または高電圧側電源線を示し、「ＶＳＳ」は電源電圧または低電圧側電源線を示す。
【００３２】
なお、以下の説明では、図２等の平面図において、図面横方向をＸ方向（第１方向に相当）、図面縦方向をＹ方向（第２方向に相当）としている。また、本明細書において、「同一配線幅」等のように、幅等が同じであることを意味する表現は、製造上のばらつき範囲を含んでいるものとする。
【００３３】
（第１実施形態）
図１は半導体集積回路装置における回路ブロックの全体構成例を示す図である。図１の回路ブロックは、ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセル（以下、適宜、単にメモリセルという）を含む。メモリセルアレイ１，２は、それぞれ、Ｘ方向およびＹ方向にアレイ状に配置された複数のメモリセル４を含む。メモリセルアレイ１，２はＹ方向に並べて配置されており、その間に、タップセルが配置されたタップセル領域３が形成されている。タップセルは基板またはウェルに電源電圧を供給する。
【００３４】
図２〜図６は第１実施形態に係るメモリセルのレイアウト構造の例を示す図であり、図２は平面図、図３〜図５は層別の平面図、図６（ａ）〜（ｃ）は断面図である。具体的には、図３はＶＮＷ  ＦＥＴおよびその下の層とローカル配線を示し、図４はローカル配線およびＭ１配線を示し、図５はＭ２およびＭ３配線を示す。図６（ａ）〜（ｃ）は図２の平面視横方向の断面図であり、図６（ａ）は線Ｙ１−Ｙ１’の断面、図６（ｂ）は線Ｙ２−Ｙ２’の断面、図６（ｃ）は線Ｙ３−Ｙ３’の断面である。なお、図２では、図が煩雑になるのを避けるために、Ｍ１−Ｍ２間のビア、および、Ｍ２−Ｍ３間のビアについては、図示を省略している。Ｍ１−Ｍ２間のビア、および、Ｍ２−Ｍ３間のビアについては、図５に示している。
【００３５】
また図７（ａ）は図２〜図６に示すメモリセルの回路図である。本実施形態に係るメモリセルは、図７（ａ）に示す６Ｔ型の１ポートメモリセルを実現している。なお、図７（ｂ）は８Ｔ型の２ポートメモリセルの回路図であり、後述する第２実施形態に係るものである。
【００３６】
図７（ａ）に示すように、本実施形態に係る６Ｔ型のメモリセルは、ＶＤＤ−ＶＳＳ間に直列に接続されており、ゲート同士が接続されたトランジスタＰＵ１，ＰＤ１と、ＶＤＤ−ＶＳＳ間に直列に接続されており、ゲート同士が接続されたトランジスタＰＵ２，ＰＤ２と、ゲートがワード線ＷＬに接続されたアクセストランジスタであるトランジスタＰＧ１，ＰＧ２とを有する。トランジスタＰＵ１，ＰＵ２はＰ導電型であり、トランジスタＰＤ１，ＰＤ２，ＰＧ１，ＰＧ２はＮ導電型である。トランジスタＰＵ１，ＰＤ１の接続ノードは記憶ノードＡであり、トランジスタＰＵ２，ＰＤ２のゲートと接続されている。トランジスタＰＵ２，ＰＤ２の接続ノードは記憶ノードＢであり、トランジスタＰＵ１，ＰＤ１のゲートと接続されている。トランジスタＰＧ１は記憶ノードＡとビット線ＢＬとの間に接続されており、トランジスタＰＧ２は記憶ノードＢと反転ビット線／ＢＬとの間に接続されている。
【００３７】
なお、図２等の平面図において縦横に走る点線、および、図６等の断面図において縦に走る点線は、設計時に部品配置を行うために用いるグリッドを示す。グリッドは、Ｘ方向において等間隔に配置されており、またＹ方向において等間隔に配置されている。なお、グリッド間隔は、Ｘ方向とＹ方向とにおいて同じであってもよいし異なっていてもよい。また、グリッド間隔は、層ごとに異なっていてもかまわない。例えば、ＶＮＷ  ＦＥＴのグリッドとＭ１配線のグリッドとが、異なる間隔で配置されていてもよい。さらに、各部品は必ずしもグリッド上に配置される必要はない。ただし、製造ばらつきを抑制する観点から、部品はグリッド上に配置される方が好ましい。
【００３８】
また、本実施形態に係るデバイス構造は、図１５（ａ）の構造を前提としている。ただし、図１４や図１５（ｂ）の構造や、他のデバイス構造を前提とした構造にもなり得る。以降の実施形態についても同様である。また、図を分かりやすくするために、ウェル、ＳＴＩ、各絶縁膜、ボトム上のシリサイド層、トップ上のシリサイド層、および、トップのサイドウォールについては、図示を省略している。以降の図についても同様である。
【００３９】
図２〜図５では、隣接配置された４個のメモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４とその周辺のレイアウトを示している。なお、図では４個のメモリセルＭＣ１〜ＭＣ４しか図示していないが、実際の回路ブロックでは、その上下左右にメモリセルが配置されている。各メモリセルＭＣ１〜ＭＣ４は同一構造を有するが、メモリセルＭＣ２はメモリセルＭＣ１を上下（Ｙ方向）に反転した構造であり、メモリセルＭＣ３はメモリセルＭＣ１を左右（Ｘ方向）に反転した構造であり、メモリセルＭＣ４はメモリセルＭＣ１を上下左右に反転した構造である。
【００４０】
以下、メモリセルＭＣ１を例にとって、レイアウト構造の詳細について説明する。
【００４１】
トランジスタＰＵ１，ＰＵ２，ＰＤ１，ＰＤ２，ＰＧ１，ＰＧ２は、ＶＮＷ  ＦＥＴであり、それぞれ１個のＶＮＷからなる。トランジスタＰＧ１，ＰＤ１，ＰＵ１は、Ｘ方向に並んで配置されている。トランジスタＰＧ２，ＰＤ２，ＰＵ２もまた、Ｘ方向に並んで配置されている。また、トランジスタＰＧ１，ＰＧ２はＹ方向に並んでおり、トランジスタＰＤ１，ＰＤ２はＹ方向に並んでおり、トランジスタＰＵ１，ＰＵ２はＹ方向に並んでいる。Ｐ導電型のトランジスタＰＵ１，ＰＵ２の下にはＮウェルが形成されており（図示は省略）、Ｎ導電型のトランジスタＰＧ１，ＰＧ２，ＰＤ１，ＰＤ２の下には、Ｐ基板がある、または、Ｐウェルが形成されている。
【００４２】
ボトム領域１１，１２，１３，１４，１５が形成されている。トランジスタＰＧ１のボトムはボトム領域１１に接続されている。トランジスタＰＤ１のボトムはボトム領域１２に接続されている。トランジスタＰＵ１のボトムはボトム領域１３に接続されている。ボトム領域１１，１２，１３は、メモリセルＭＣ１の上側に隣接するメモリセルまでＹ方向に延びており、隣接するメモリセルと共有されている。トランジスタＰＧ２，ＰＤ２のボトムはボトム領域１４に接続されている。トランジスタＰＵ２のボトムはボトム領域１５に接続されている。ボトム領域１４とボトム領域１５は、ボトム領域間配線２１によって接続されている。なお、図の凡例では、ボトム領域間配線を「Bridge」と表記している。
【００４３】
トランジスタＰＧ１のゲートから、Ｘ方向における図面左側にゲート配線３１が引き出されている。トランジスタＰＤ１，ＰＵ１のゲート同士は、Ｘ方向に延びるゲート配線３２によって接続されている。トランジスタＰＧ２のゲートから、Ｘ方向における図面左側にゲート配線３３が引き出されている。トランジスタＰＤ２，ＰＵ２のゲート同士は、Ｘ方向に延びるゲート配線３４によって接続されている。ゲート配線３１，３３は、メモリセルＭＣ１の左側に隣接するメモリセルまでＸ方向に延びており、隣接するメモリセルと共有されている。
【００４４】
ボトム領域間配線２１は、平面視でゲート配線３２と重なりを有する範囲まで延びている。ボトム領域間配線２１は、ビアを介して、ゲート配線３２と接続されている。すなわち、トランジスタＰＧ２，ＰＤ２，ＰＵ２のボトムと、トランジスタＰＤ１，ＰＵ１のゲートとが、ボトム領域１４，１５，ボトム領域間配線２１、および、ゲート配線３２を介して接続されている。ボトム領域１４，１５、ボトム領域間配線２１、および、ゲート配線３２が、記憶ノードＢに対応する。
【００４５】
トランジスタＰＧ１，ＰＤ１，ＰＵ１のトップは、Ｘ方向に延びるローカル配線４１に接続されている。ローカル配線４１は、トランジスタＰＧ１，ＰＤ１，ＰＵ１のトップと接続された信号配線の一例である。ローカル配線４１は、ビアを介して、Ｙ方向に延びるＭ１配線５３と接続されている。Ｍ１配線５３は、平面視でゲート配線３４と重なりを有する範囲まで延びており、ビアおよびローカル配線を介して、ゲート配線３４と接続されている。すなわち、トランジスタＰＧ１，ＰＤ１，ＰＵ１のトップと、トランジスタＰＤ２，ＰＵ２のゲートとが、ローカル配線４１、Ｍ１配線５３、および、ゲート配線３４を介して接続されている。ローカル配線４１、Ｍ１配線５３、および、ゲート配線３４が、記憶ノードＡに対応する。
【００４６】
電源電圧ＶＳＳを供給するＭ１配線５１，および、電源電圧ＶＤＤを供給するＭ１配線５２は、Ｙ方向に延びている。Ｍ１配線５１は、ビアおよびローカル配線を介して、ボトム領域１２と接続されている。すなわち、トランジスタＰＤ１のボトムは、Ｍ１配線５１からボトム領域１２を介して、電源電圧ＶＳＳが供給されている。またＭ１配線５１は、ビアおよびローカル配線を介して、トランジスタＰＤ２のトップと接続されている。すなわち、トランジスタＰＤ２のトップは、Ｍ１配線５１から電源電圧ＶＳＳが供給されている。Ｍ１配線５２は、ビアおよびローカル配線を介して、ボトム領域１３と接続されている。すなわち、トランジスタＰＵ１のボトムは、Ｍ１配線５２からボトム領域１３を介して、電源電圧ＶＤＤが供給されている。またＭ１配線５２は、ビアおよびローカル配線を介して、トランジスタＰＵ２のトップと接続されている。すなわち、トランジスタＰＵ２のトップは、Ｍ１配線５２から電源電圧ＶＤＤが供給されている。
【００４７】
ワード線ＷＬであるＭ２配線６１は、Ｘ方向に延びている。Ｍ２配線６１は、Ｙ方向に延びるＭ１配線５５、ローカル配線、および、ビアを介して、ゲート配線３１，３３と接続されている。すなわち、トランジスタＰＧ１，ＰＧ２のゲートは、Ｍ１配線５５を介して、Ｍ２配線６１すなわちワード線ＷＬに接続されている。
【００４８】
ビット線ＢＬであるＭ３配線７１、および、反転ビット線／ＢＬであるＭ３配線７２は、Ｙ方向に延びている。Ｍ３配線７１は、Ｍ２配線、Ｍ１配線、ローカル配線、および、ビアを介して、ボトム領域１１と接続されている。すなわち、トランジスタＰＧ１のボトムが、ボトム領域１１を介して、Ｍ３配線７１すなわちビット線ＢＬに接続されている。Ｍ３配線７２は、Ｘ方向に延びるＭ２配線６２、Ｙ方向に延びるＭ１配線５４、ローカル配線、および、ビアを介して、トランジスタＰＧ２のトップと接続されている。すなわち、トランジスタＰＧ２のトップが、Ｍ１配線５４およびＭ２配線６２を介して、Ｍ３配線７２すなわち反転ビット線／ＢＬに接続されている。
【００４９】
本実施形態に係るＳＲＡＭメモリセルでは、記憶ノードＡには、トランジスタＰＤ１，ＰＵ１，ＰＧ１のトップが接続されている。一方、記憶ノードＢには、トランジスタＰＤ２，ＰＵ２，ＰＧ２のボトムが接続されている。このため、記憶ノードＡと記憶ノードＢとが同一層において隣接する部分が、従来の構成よりも少ない。したがって、記憶ノードＡ，Ｂ間の寄生容量を小さく抑制することができる。
【００５０】
図８は本実施形態におけるタップセルのレイアウト構成例である。タップセルの機能は、基板またはウェルに電源電位を供給することである。これに加えて本実施形態では、タップセルは、ビット線対の位置を入れ替える構成を有している。上述したレイアウト構造のＳＲＡＭメモリセルは、図８のタップセルの図面下側に配置されており、図８のタップセルの図面上側には、ビット線ＢＬと反転ビット線／ＢＬの位置が入れ替えられたＳＲＡＭメモリセルが配置されている。
【００５１】
図８において、電源電圧ＶＳＳを供給するＭ２配線６５、および電源電圧ＶＤＤを供給するＭ２配線６６が、Ｘ方向に延びている。Ｍ２配線６５は、Ｍ１配線５６およびボトム領域１６を介して、Ｐ基板またはＰウェルに電源電圧ＶＳＳを供給する。Ｍ２配線６６は、ボトム領域１７を介して、Ｎウェルに電源電圧ＶＤＤを供給する。すなわち、基板またはウェルへの電源電圧は、メモリセルの電源電圧とは分離して供給される。なお、例えばＭ１配線５１とＭ２配線６５とを接続し、Ｍ１配線５２とＭ２配線６６とを接続して、基板またはウェルへの電源電圧とメモリセルの電源電圧とを、分離せずに供給してもかまわない。
【００５２】
ビット線ＢＬであるＭ３配線７１は、Ｍ２配線６８を経由して、Ｍ３配線７１Ａと接続されている。反転ビット線／ＢＬであるＭ３配線７２は、Ｍ２配線６９、Ｍ１配線５７、Ｍ２配線６７を経由して、Ｍ３配線７２Ａと接続されている。このような構成によって、タップセルの上側と下側において、ビット線対の位置を入れ替えることができる。これにより、メモリブロック全体において、ビット線対の負荷を均等にすることができる。
【００５３】
なお、上述のレイアウト構造では、ビット線ＢＬとなるＭ３配線７１はトランジスタＰＧ１，ＰＧ２上に配置し、反転ビット線／ＢＬとなるＭ３配線７２は、Ｍ３配線７１の１グリッド右側で、電源電圧ＶＳＳを供給するＭ１配線５１の上に配置した。ただし、ビット線対の配置はこれに限られるものではない。例えば、反転ビット線／ＢＬとなるＭ３配線７２を、さらに１グリッド右側に配置してもよい。この場合、ビット線ＢＬと反転ビット線／ＢＬとの間隔が大きくなるため、ビット線間容量を削減できるとともに、クロストークの影響を抑えることができる。
【００５４】
（第２実施形態）
図９〜図１２は第２実施形態に係るメモリセルのレイアウト構造の例を示す図であり、図９は平面図、図１０〜図１２は層別の平面図である。具体的には、図１０はＶＮＷ  ＦＥＴおよびその下の層とローカル配線を示し、図１１はローカル配線およびＭ１配線を示し、図１２はＭ２およびＭ３配線を示す。なお、図９では、図が煩雑になるのを避けるために、Ｍ１−Ｍ２間のビア、および、Ｍ２−Ｍ３間のビアについては、図示を省略している。Ｍ１−Ｍ２間のビア、および、Ｍ２−Ｍ３間のビアについては、図１２に示している。また、断面構造は第１実施形態と同様であるため、断面図は省略している。
【００５５】
また図７（ｂ）は図９〜図１２に示すメモリセルの回路図である。本実施形態に係るメモリセルは、図７（ｂ）に示す８Ｔ型の２ポートメモリセルを実現している。
【００５６】
図７（ｂ）に示すように、本実施形態に係る８Ｔ型のメモリセルは、ＶＤＤ−ＶＳＳ間に直列に接続されており、ゲート同士が接続されたトランジスタＰＵ１，ＰＤ１と、ＶＤＤ−ＶＳＳ間に直列に接続されており、ゲート同士が接続されたトランジスタＰＵ２，ＰＤ２と、ゲートが第１ワード線ＷＬ１に接続されたアクセストランジスタであるトランジスタＰＧ１，ＰＧ２と、ゲートが第２ワード線ＷＬ２に接続されたアクセストランジスタであるトランジスタＰＧ３，ＰＧ４とを有する。トランジスタＰＵ１，ＰＵ２はＰ導電型であり、トランジスタＰＤ１，ＰＤ２，ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４はＮ導電型である。トランジスタＰＵ１，ＰＤ１の接続ノードは記憶ノードＡであり、トランジスタＰＵ２，ＰＤ２のゲートと接続されている。トランジスタＰＵ２，ＰＤ２の接続ノードは記憶ノードＢであり、トランジスタＰＵ１，ＰＤ１のゲートと接続されている。トランジスタＰＧ１は記憶ノードＡと第１ビット線ＢＬ１との間に接続されており、トランジスタＰＧ２は記憶ノードＢと第１反転ビット線／ＢＬ１との間に接続されている。トランジスタＰＧ３は記憶ノードＡと第２ビット線ＢＬ２との間に接続されており、トランジスタＰＧ４は記憶ノードＢと第２反転ビット線／ＢＬ２との間に接続されている。
【００５７】
図９〜図１２では、隣接配置された４個のメモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４とその周辺のレイアウトを示している。なお、図では４個のメモリセルＭＣ１〜ＭＣ４しか図示していないが、実際の回路ブロックでは、その上下左右にメモリセルが配置されている。各メモリセルＭＣ１〜ＭＣ４は同一構造を有するが、メモリセルＭＣ２はメモリセルＭＣ１を上下（Ｙ方向）に反転した構造であり、メモリセルＭＣ３はメモリセルＭＣ１を左右（Ｘ方向）に反転した構造であり、メモリセルＭＣ４はメモリセルＭＣ１を上下左右に反転した構造である。
【００５８】
以下、メモリセルＭＣ１を例にとって、レイアウト構造の詳細について説明する。
【００５９】
トランジスタＰＵ１，ＰＵ２，ＰＤ１，ＰＤ２，ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４は、ＶＮＷ  ＦＥＴであり、それぞれ１個のＶＮＷからなる。トランジスタＰＧ１，ＰＤ１，ＰＵ１，ＰＧ３は、Ｘ方向に並んで配置されている。トランジスタＰＧ２，ＰＤ２，ＰＵ２，ＰＧ４もまた、Ｘ方向に並んで配置されている。また、トランジスタＰＧ１，ＰＧ２はＹ方向に並んでおり、トランジスタＰＤ１，ＰＤ２はＹ方向に並んでおり、トランジスタＰＵ１，ＰＵ２はＹ方向に並んでおり、トランジスタＰＧ３，ＰＧ４はＹ方向に並んでいる。Ｐ導電型のトランジスタＰＵ１，ＰＵ２の下にはＮウェルが形成されており（図示は省略）、Ｎ導電型のトランジスタＰＧ１，ＰＧ２，ＰＤ１，ＰＤ２，ＰＧ３，ＰＧ４の下には、Ｐ基板がある、または、Ｐウェルが形成されている。
【００６０】
ボトム領域１１１，１１２，１１３，１１４，１１５，１１６，１１７が形成されている。トランジスタＰＧ１のボトムはボトム領域１１１に接続されている。トランジスタＰＤ１のボトムはボトム領域１１２に接続されている。トランジスタＰＵ１のボトムはボトム領域１１３に接続されている。トランジスタＰＧ３のボトムはボトム領域１１４に接続されている。ボトム領域１１１，１１２，１１３，１１４は、メモリセルＭＣ１の上側に隣接するメモリセルまでＹ方向に延びており、隣接するメモリセルと共有されている。トランジスタＰＧ２，ＰＤ２のボトムはボトム領域１１５に接続されている。トランジスタＰＵ２のボトムはボトム領域１１６に接続されている。トランジスタＰＧ４のボトムはボトム領域１１７に接続されている。ボトム領域１１５とボトム領域１１６は、ボトム領域間配線１２１によって接続されている。ボトム領域１１６とボトム領域１１７は、ボトム領域間配線１２２によって接続されている。
【００６１】
トランジスタＰＧ１のゲートから、Ｘ方向における図面左側にゲート配線１３１が引き出されている。トランジスタＰＤ１，ＰＵ１のゲート同士は、Ｘ方向に延びるゲート配線１３２によって接続されている。トランジスタＰＧ３のゲートから、Ｘ方向における図面右側にゲート配線１３３が引き出されている。トランジスタＰＧ２のゲートから、Ｘ方向における図面左側にゲート配線１３４が引き出されている。トランジスタＰＤ２，ＰＵ２のゲート同士は、Ｘ方向に延びるゲート配線１３５によって接続されている。トランジスタＰＧ４のゲートから、Ｘ方向における図面右側にゲート配線１３６が引き出されている。ゲート配線１３１，１３４は、メモリセルＭＣ１の左側に隣接するメモリセルまでＸ方向に延びており、隣接するメモリセルと共有されている。ゲート配線１３３，１３６は、メモリセルＭＣ１の右側に隣接するメモリセルＭＣ３までＸ方向に延びており、隣接するメモリセルＭＣ３と共有されている。
【００６２】
ボトム領域間配線１２１は、平面視でゲート配線１３２と重なりを有する範囲まで延びている。ボトム領域間配線１２１は、ビアを介して、ゲート配線１３２と接続されている。すなわち、トランジスタＰＧ２，ＰＤ２，ＰＵ２，ＰＧ４のボトムと、トランジスタＰＤ１，ＰＵ１のゲートとが、ボトム領域１１５，１１６，１１７、ボトム領域間配線１２１，１２２、および、ゲート配線１３２を介して接続されている。ボトム領域１１５，１１６，１１７、ボトム領域間配線１２１，１２２、および、ゲート配線１３２が、記憶ノードＢに対応する。
【００６３】
トランジスタＰＧ１，ＰＤ１，ＰＵ１，ＰＧ３のトップは、Ｘ方向に延びるローカル配線１４１に接続されている。ローカル配線１４１は、トランジスタＰＧ１，ＰＤ１，ＰＵ１，ＰＧ３のトップと接続された信号配線の一例である。ローカル配線１４１は、ビアを介して、Ｙ方向に延びるＭ１配線１５３と接続されている。Ｍ１配線１５３は、平面視でゲート配線１３５と重なりを有する範囲まで延びており、ビアおよびローカル配線を介して、ゲート配線１３５と接続されている。すなわち、トランジスタＰＧ１，ＰＤ１，ＰＵ１，ＰＧ３のトップと、トランジスタＰＤ２，ＰＵ２のゲートとが、ローカル配線１４１、Ｍ１配線１５３、および、ゲート配線１３５を介して接続されている。ローカル配線１４１、Ｍ１配線１５３、および、ゲート配線１３５が、記憶ノードＡに対応する。
【００６４】
電源電圧ＶＳＳを供給するＭ１配線１５１，および、電源電圧ＶＤＤを供給するＭ１配線１５２は、Ｙ方向に延びている。Ｍ１配線１５１は、ビアおよびローカル配線を介して、ボトム領域１１２と接続されている。すなわち、トランジスタＰＤ１のボトムは、Ｍ１配線１５１からボトム領域１１２を介して、電源電圧ＶＳＳが供給されている。またＭ１配線１５１は、ビアおよびローカル配線を介して、トランジスタＰＤ２のトップと接続されている。すなわち、トランジスタＰＤ２のトップは、Ｍ１配線１５１から電源電圧ＶＳＳが供給されている。Ｍ１配線１５２は、ビアおよびローカル配線を介して、ボトム領域１１３と接続されている。すなわち、トランジスタＰＵ１のボトムは、Ｍ１配線１５２からボトム領域１１３を介して、電源電圧ＶＤＤが供給されている。またＭ１配線１５２は、ビアおよびローカル配線を介して、トランジスタＰＵ２のトップと接続されている。すなわち、トランジスタＰＵ２のトップは、Ｍ１配線１５２から電源電圧ＶＤＤが供給されている。
【００６５】
第１ワード線ＷＬ１であるＭ２配線１６１、および、第２ワード線ＷＬ２であるＭ２配線１６２は、Ｘ方向に延びている。Ｍ２配線１６１は、Ｙ方向に延びるＭ１配線１５６、ローカル配線、および、ビアを介して、ゲート配線１３１，１３４と接続されている。すなわち、トランジスタＰＧ１，ＰＧ２のゲートは、Ｍ１配線１５６を介して、Ｍ２配線１６１すなわち第１ワード線ＷＬ１に接続されている。Ｍ２配線１６２は、Ｙ方向に延びるＭ１配線１５７、ローカル配線、および、ビアを介して、ゲート配線１３３，１３６と接続されている。すなわち、トランジスタＰＧ３，ＰＧ４のゲートは、Ｍ１配線１５７を介して、Ｍ２配線１６２すなわち第２ワード線ＷＬ２に接続されている。
【００６６】
第１ビット線ＢＬ１であるＭ３配線１７１、第１反転ビット線／ＢＬ１であるＭ３配線１７２、第２ビット線ＢＬ２であるＭ３配線１７３、および、第２反転ビット線／ＢＬ２であるＭ３配線１７４は、Ｙ方向に延びている。Ｍ３配線１７１は、Ｍ２配線、Ｍ１配線、ローカル配線、および、ビアを介して、ボトム領域１１１と接続されている。すなわち、トランジスタＰＧ１のボトムが、ボトム領域１１１を介して、Ｍ３配線１７１すなわち第１ビット線ＢＬ１に接続されている。Ｍ３配線１７２は、Ｘ方向に延びるＭ２配線１６３、Ｙ方向に延びるＭ１配線１５４、ローカル配線、および、ビアを介して、トランジスタＰＧ２のトップと接続されている。すなわち、トランジスタＰＧ２のトップが、Ｍ１配線１５４およびＭ２配線１６３を介して、Ｍ３配線１７２すなわち第１反転ビット線／ＢＬ１に接続されている。Ｍ３配線１７３は、Ｍ２配線、Ｍ１配線、ローカル配線、および、ビアを介して、ボトム領域１１４と接続されている。すなわち、トランジスタＰＧ３のボトムが、ボトム領域１１４を介して、Ｍ３配線１７３すなわち第２ビット線ＢＬ２に接続されている。Ｍ３配線１７４は、Ｘ方向に延びるＭ２配線１６４、Ｙ方向に延びるＭ１配線１５５、ローカル配線、および、ビアを介して、トランジスタＰＧ４のトップと接続されている。すなわち、トランジスタＰＧ４のトップが、Ｍ１配線１５５およびＭ２配線１６４を介して、Ｍ３配線１７４すなわち第２反転ビット線／ＢＬ２に接続されている。
【００６７】
本実施形態に係るＳＲＡＭメモリセルでは、記憶ノードＡには、トランジスタＰＤ１，ＰＵ１，ＰＧ１，ＰＧ３のトップが接続されている。一方、記憶ノードＢには、トランジスタＰＤ２，ＰＵ２，ＰＧ２，ＰＧ４のボトムが接続されている。このため、記憶ノードＡと記憶ノードＢとが同一層において隣接する部分が、従来の構成よりも少ない。したがって、記憶ノードＡ，Ｂ間の寄生容量を小さく抑制することができる。
【００６８】
図１３は本実施形態におけるタップセルのレイアウト構成例である。第１実施形態で述べたとおり、タップセルの機能は、基板またはウェルに電源電位を供給することである。これに加えて本実施形態では、第１実施形態と同様に、タップセルは、ビット線対の位置を入れ替える構成を有している。上述したレイアウト構造のＳＲＡＭメモリセルは、図１３のタップセルの図面下側に配置されており、図１３のタップセルの図面上側には、第１ビット線ＢＬ１と第１反転ビット線／ＢＬ１の位置が入れ替えられ、第２ビット線ＢＬ２と第２反転ビット線／ＢＬ２の位置が入れ替えられたＳＲＡＭメモリセルが配置されている。
【００６９】
図１３において、電源電圧ＶＳＳを供給するＭ２配線１６５、および電源電圧ＶＤＤを供給するＭ２配線１６６が、Ｘ方向に延びている。Ｍ２配線１６５は、Ｍ１配線１５６ａおよびボトム領域１１８を介して、Ｐ基板またはＰウェルに電源電圧ＶＳＳを供給する。Ｍ２配線１６６は、ボトム領域１１９を介して、Ｎウェルに電源電圧ＶＤＤを供給する。すなわち、基板またはウェルへの電源電圧は、メモリセルの電源電圧とは分離して供給される。なお、例えばＭ１配線１５１とＭ２配線１６５とを接続し、Ｍ１配線１５２とＭ２配線１６６とを接続して、基板またはウェルへの電源電圧とメモリセルの電源電圧とを、分離せずに供給してもかまわない。
【００７０】
第１ビット線ＢＬ１であるＭ３配線１７１は、Ｍ２配線１６８ａを経由して、Ｍ３配線１７１Ａと接続されている。第１反転ビット線／ＢＬ１であるＭ３配線１７２は、Ｍ２配線１６９ａ、Ｍ１配線１５７ａ、Ｍ２配線１６７ａを経由して、Ｍ３配線１７２Ａと接続されている。第２ビット線ＢＬ２であるＭ３配線１７３は、Ｍ２配線１６８ｂを経由して、Ｍ３配線１７３Ａと接続されている。第２反転ビット線／ＢＬ２であるＭ３配線１７４は、Ｍ２配線１６９ｂ、Ｍ１配線１５７ｂ、Ｍ２配線１６７ｂを経由して、Ｍ３配線１７４Ａと接続されている。このような構成によって、タップセルの上側と下側において、ビット線対の位置を入れ替えることができる。これにより、メモリブロック全体において、ビット線対の負荷を均等にすることができる。
【００７１】
（他の実施形態）
（その１）
上述したレイアウト構造の例では、ＶＮＷの平面形状は円形であるものとしたが、ＶＮＷの平面形状は円形に限られるものではない。例えば、矩形、長円形などであってもかまわない。例えば長円形の場合、単位面積当たりのＶＮＷの面積が大きくなるので、トランジスタに電流をより多く流すことができ、半導体集積回路装置の高速化が実現できる。
【００７２】
また、ＶＮＷの平面形状が、長円形のように一方向に長く延びる形状である場合には、延びる方向は同一であるのが好ましい。また、端の位置はそろっていることが好ましい。
【００７３】
また、ＳＲＡＭメモリセルにおいて、全てのＶＮＷを同一形状にする必要はなく、異なる平面形状を有するＶＮＷが混在していてもかまわない。例えば、円形のＶＮＷと長円形のＶＮＷとが混在していてもかまわない。
【００７４】
また、上述の実施形態では、１個のトランジスタは１個のＶＮＷからなるものとしたが、１個のトランジスタを複数のＶＮＷによって構成してもかまわない。
【００７５】
（その２）
上述の実施形態では、タップセルが、ビット線対の位置を入れ替える構成を有しているものとした。これに代えて、タップセルとは別個に、ビット線対の位置を入れ替える構成を、回路ブロックに設けてもかまわない。
【００７６】
また、例えばビット線対における負荷の相違が許容範囲内である場合には、ビット線対の位置の入れ替えを行わなくてもよい。
【００７７】
（その３）
上述の実施形態において、Ｍ２配線層およびＭ３配線層の空いているグリッドに、電源配線を配置してもよい。この場合、配置した電源配線をその上下の配線層における電源配線と接続することによって、電源強化が実現できる。
【産業上の利用可能性】
【００７８】
本開示では、ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセルについて、記憶ノード間の寄生容量を抑制することができるので、例えば半導体チップの性能向上に有用である。
【符号の説明】
【００７９】
ＰＵ１  第１トランジスタ
ＰＤ１  第２トランジスタ
ＰＵ２  第３トランジスタ
ＰＤ２  第４トランジスタ
ＰＧ１  第５トランジスタ
ＰＧ２  第６トランジスタ
ＰＧ３  第７トランジスタ
ＰＧ４  第８トランジスタ
Ａ  第１記憶ノード
Ｂ  第２記憶ノード
１４  第１ボトム領域
１５  第２ボトム領域
２１  ボトム領域間接続配線
４１  ローカル配線（信号配線）
１１５  第１ボトム領域
１１６  第２ボトム領域
１１７  第３ボトム領域
１２１  第１ボトム領域間接続配線
１２２  第２ボトム領域間接続配線
１４１  ローカル配線（信号配線）
【図１】
2019142670.tif 000003
【図２】
2019142670.tif 000004
【図３】
2019142670.tif 000005
【図４】
2019142670.tif 000006
【図５】
2019142670.tif 000007
【図６】
2019142670.tif 000008
【図７】
2019142670.tif 000009
【図８】
2019142670.tif 000010
【図９】
2019142670.tif 000011
【図１０】
2019142670.tif 000012
【図１１】
2019142670.tif 000013
【図１２】
2019142670.tif 000014
【図１３】
2019142670.tif 000015
【図１４】
2019142670.tif 000016
【図１５】
2019142670.tif 000017
【図１６】
2019142670.tif 000018
【図１７】
2019142670.tif 000019
【手続補正書】
【提出日】令和2年5月21日(2020.5.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置であって、
前記ＳＲＡＭメモリセルは、
第１記憶ノードと、
第２記憶ノードと、
高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、
低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、
前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、
前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、
ビット線と前記第１記憶ノードとの間に設けられ、ゲートがワード線と接続された前記第２導電型の第５トランジスタと、
反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記ワード線と接続された前記第２導電型の第６トランジスタとを備え、
前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、
前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、
前記第１〜第６トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、かつ、基板面と垂直をなす方向において、同一の位置にあり、
前記第１、第２および第５トランジスタのトップ電極が、前記第１記憶ノードと接続されている一方、前記第３、第４および第６トランジスタのボトム電極が、前記第２記憶ノードと接続されている
ことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記第１、第２および第５トランジスタは、第１方向に並べて配置されており、
前記第３、第４および第６トランジスタは、前記第１方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記第１および第３トランジスタは、前記第１方向と垂直をなす第２方向に並べて配置されており、
前記第２および第４トランジスタは、前記第２方向に並べて配置されており、
前記第５および第６トランジスタは、前記第２方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
第１方向に延びており、前記第１、第２および第５トランジスタのトップ電極と接続された信号配線を備える
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
前記第３および第６トランジスタのボトム電極と接続された第１ボトム領域と、
前記第４トランジスタのボトム電極と接続された第２ボトム領域と、
前記第１および第２ボトム領域を接続するボトム領域間配線とを備えている
ことを特徴とする半導体集積回路装置。
【請求項６】
ＳＲＡＭ（Static Random Access Memory）メモリセルを備えた半導体集積回路装置であって、
前記ＳＲＡＭメモリセルは、
第１記憶ノードと、
第２記憶ノードと、
高電圧側電源線と前記第１記憶ノードとの間に設けられた第１導電型の第１トランジスタと、
低電圧側電源線と前記第１記憶ノードとの間に設けられた第２導電型の第２トランジスタと、
前記高電圧側電源線と前記第２記憶ノードとの間に設けられた前記第１導電型の第３トランジスタと、
前記低電圧側電源線と前記第２記憶ノードとの間に設けられた前記第２導電型の第４トランジスタと、
第１ビット線と前記第１記憶ノードとの間に設けられ、ゲートが第１ワード線と接続された前記第２導電型の第５トランジスタと、
第１反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記第１ワード線と接続された前記第２導電型の第６トランジスタと、
第２ビット線と前記第１記憶ノードとの間に設けられ、ゲートが第２ワード線と接続された前記第２導電型の第７トランジスタと、
第２反転ビット線と前記第２記憶ノードとの間に設けられ、ゲートが前記第２ワード線と接続された前記第２導電型の第８トランジスタとを備え、
前記第１および第２トランジスタのゲートは、互いに接続されており、かつ、前記第２記憶ノードと接続されており、
前記第３および第４トランジスタのゲートは、互いに接続されており、かつ、前記第１記憶ノードと接続されており、
前記第１〜第８トランジスタは、ＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）  ＦＥＴであり、かつ、基板面と垂直をなす方向において同一の位置にあり、
前記第１、第２、第５および第７トランジスタのトップ電極が、前記第１記憶ノードと接続されている一方、前記第３、第４、第６および第８トランジスタのボトム電極が、前記第２記憶ノードと接続されている
ことを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置において、
前記第１、第２、第５および第７トランジスタは、第１方向に並べて配置されており、
前記第３、第４、第６および第８トランジスタは、前記第１方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項８】
請求項７記載の半導体集積回路装置において、
前記第１および第３トランジスタは、前記第１方向と垂直をなす第２方向に並べて配置されており、
前記第２および第４トランジスタは、前記第２方向に並べて配置されており、
前記第５および第６トランジスタは、前記第２方向に並べて配置されており、
前記第７および第８トランジスタは、前記第２方向に並べて配置されている
ことを特徴とする半導体集積回路装置。
【請求項９】
請求項６記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
第１方向に延びており、前記第１、第２、第５および第７トランジスタのトップ電極と接続された信号配線を備える
ことを特徴とする半導体集積回路装置。
【請求項１０】
請求項６記載の半導体集積回路装置において、
前記ＳＲＡＭメモリセルは、
前記第３および第６トランジスタのボトム電極と接続された第１ボトム領域と、
前記第４トランジスタのボトム電極と接続された第２ボトム領域と、
前記第８トランジスタのボトム電極と接続された第３ボトム領域と、
前記第１および第２ボトム領域を接続する第１ボトム領域間配線と、
前記第２および第３ボトム領域を接続する第２ボトム領域間配線とを備えている
ことを特徴とする半導体集積回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【図１】ＶＮＷ  ＦＥＴを用いたＳＲＡＭメモリセルを備えた回路ブロックの全体構成例を示す図
【図２】第１実施形態に係るＳＲＡＭメモリセルのレイアウト構造の例を示す平面図
【図３】図２のレイアウト構造を示す層別の平面図
【図４】図２のレイアウト構造を示す層別の平面図
【図５】図２のレイアウト構造を示す層別の平面図
【図６】（ａ）〜（ｃ）は図２のレイアウト構造を示す断面図
【図７】ＳＲＡＭメモリセルの回路図であり、（ａ）は６Ｔ型、（ｂ）は８Ｔ型
【図８】第１実施形態におけるタップセルのレイアウト構造の例を示す平面図
【図９】第２実施形態に係るＳＲＡＭメモリセルのレイアウト構造の例を示す平面図
【図１０】図９のレイアウト構造を示す層別の平面図
【図１１】図９のレイアウト構造を示す層別の平面図
【図１２】図９のレイアウト構造を示す層別の平面図
【図１３】第２実施形態におけるタップセルのレイアウト構造の例を示す平面図
【図１４】縦型ナノワイヤＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図
【図１５】（ａ），（ｂ）は縦型ナノワイヤＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す模式断面図
【図１６】縦型ナノワイヤＦＥＴにおいてゲート電極とボトム領域とを接続する構造例を示すものであり、（ａ）は平面図、（ｂ），（ｃ）は断面図
【図１７】縦型ナノワイヤＦＥＴにおいて導電型が異なるボトム領域同士を接続する構造例を示すものであり、（ａ）は断面図、（ｂ）は平面図
【国際調査報告】
2019142670.tif 000020
2019142670.tif 000021
2019142670.tif 000022
2019142670.tif 000023