(57)【要約】  積層形成された第１および第２の導電性プレート（ＦＦＰ１４および１９）を備えた半導体装置において、第１の導電性プレートと第２の導電性プレートは並進するソース領域（９）とドレイン領域（８）の対向する長さが最も長い長手方向に沿って対向して延伸する直線領域を備えるとともに、長手方向と直交する短手方向に延伸している。ここで、ソース配線（２１）およびドレイン配線（２２）のどちらか一方の高電圧配線は、第１の導電性プレートおよび第２の導電性プレートの直線領域と交差するように短手方向に延伸しており、ソース配線（２１）およびドレイン配線（２２）の他方の低電圧配線は、第１の導電性プレートまたは第２の導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸している。
2019202760.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の一主面側の上部に形成された半導体層と、
前記半導体層の上部に形成された第１導電型のボディ領域と、
前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、
前記ボディ領域の表面に形成された第２導電型のソース領域と、
前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、
前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に前記ドリフト領域上と重なるように形成された第１の絶縁体領域と、
前記半導体層の表面における前記ボディ領域上の一部から前記第１の絶縁体領域の端部まで形成されたゲート絶縁膜と、
前記ゲート絶縁膜上と前記第１の絶縁体領域上に跨って形成されたゲート電極と、
前記第１の絶縁体領域上で前記ゲート電極と前記ドレイン領域の間に形成されて電気的にフローティング状態である少なくとも１つの第１の導電性プレートと、
前記第１の絶縁体領域上と前記ゲート電極上と前記第１の導電性プレート上に形成された第２の絶縁体領域と、
前記第２の絶縁体領域上で、少なくとも前記ゲート電極および第１の導電性プレートの形成されていない上方に形成された電気的にフローティング状態である少なくとも１つの第２の導電性プレートと、
前記第２の絶縁体領域上と前記ゲート電極上と前記第２の導電性プレート上に形成された第３の絶縁体領域と、
前記第３の絶縁体領域上に形成され、前記ソース領域と電気的に接続されたソース配線と、
前記第３の絶縁体領域上に形成され、前記ドレイン領域と電気的に接続されたドレイン配線とを備え、
平面視において、前記ソース領域と前記ドレイン領域は、対向する長さが最も長い方向である長手方向に沿って延伸するとともに、前記長手方向と直交する方向である短手方向に並んで配置されており、
平面視において、前記第１の導電性プレートと前記第２の導電性プレートは、前記長手方向に沿って対向して延伸する直線領域と、前記長手方向での直線領域の終端部を折れ線もしくは円弧状に結ぶ曲線領域を有し、
平面視において、前記ソース配線および前記ドレイン配線のどちらか一方の高電圧配線は、前記第１の導電性プレートおよび前記第２の導電性プレートの直線領域と交差するように短手方向に延伸しており、
前記ソース配線および前記ドレイン配線の他方の低電圧配線は、前記第１の導電性プレートおよび前記第２の導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸している
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記支持基板と前記半導体層との間に埋め込み絶縁膜が形成されている
半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
平面視において、前記ソース領域および前記ドレイン領域のどちらか一方の高電圧側領域は、前記ソース領域および前記ドレイン領域の他方の低電圧側領域によって完全に包囲されており、
前記高電圧側領域は、前記第１の導電性プレートおよび前記第２の導電性プレートによって完全に包囲されている
半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
平面視において、前記低電圧配線は、前記第１の導電性プレートの直線領域の全ておよび前記第２の導電性プレートの直線領域の全てと交差している
半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
平面視において、前記第１の導電性プレートおよび前記第２の導電性プレートの前記直線領域と、前記低電圧配線とが重なる長手方向の幅は、前記ドレイン領域および前記ソース領域のどちらか一方の高電圧側領域に向かって縮小または拡大してゆく
半導体装置。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置において、
平面視において、前記第１の導電性プレートの直線領域および前記第２の導電性プレートの直線領域と交差している前記ソース配線および前記ドレイン配線は前記長手方向において並んで延伸しており、前記ソース配線と前記ドレイン配線との前記長手方向での間隔は、前記ソース配線および前記ドレイン配線の前記長手方向の幅よりも狭い
半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
平面視において、前記第１の導電性プレートの直線領域および前記第２の導電性プレートの直線領域と交差している前記ソース配線と前記ドレイン配線は、それぞれ複数が前記長手方向に交互に配置されている
半導体装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体装置において、
平面視において、前記第１の導電性プレートおよび前記第２の導電性プレートの直線領域と、前記高電圧配線の重なる部分の長手方向の総寸法と、前記低電圧配線の重なる部分の長手方向の総寸法との比は１／３以上３以下の範囲である
半導体装置。
【請求項９】
支持基板の一主面側の上部に形成された半導体層と、
前記半導体層の上部に形成された第１導電型のボディ領域と、
前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、
前記ボディ領域の表面に形成された第２導電型のソース領域と、
前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、
前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に前記ドリフト領域上と重なるように形成された第１の絶縁体領域と、
前記半導体層の表面における前記ボディ領域上の一部から前記第１の絶縁体領域の端部まで形成されたゲート絶縁膜と、
前記ゲート絶縁膜上と前記第１の絶縁体領域上に跨って形成されたゲート電極と、
前記第１の絶縁体領域上で前記ゲート電極と前記ドレイン領域の間に形成されて電気的にフローティング状態である少なくとも１つの導電性プレートと、
前記第１の絶縁体領域上と前記ゲート電極上と前記導電性プレート上に形成された第２の絶縁体領域と、
前記第２の絶縁体領域上に形成され、前記ソース領域と電気的に接続されたソース配線と、
前記第２の絶縁体領域上に形成され、前記ドレイン領域と電気的に接続されたドレイン配線とを備え、
平面視において、前記ソース領域と前記ドレイン領域は、対向する長さが最も長い方向である長手方向に沿って延伸するとともに、前記長手方向と直交する方向である短手方向に並んで配置されており、
平面視において、前記導電性プレートは、前記長手方向に沿って対向して延伸する直線領域と、前記長手方向での直線領域の終端部を折れ線もしくは円弧状に結ぶ曲線領域を有し、
平面視において、前記ソース配線および前記ドレイン配線のどちらか一方の高電圧配線は、前記導電性プレートの直線領域と交差するように短手方向に延伸しており、
前記ソース配線および前記ドレイン配線の他方の低電圧配線は、前記導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸しており、
前記導電性プレートと、隣接する前記ゲート電極または隣接する他の導電性プレートとの短手方向の間隔は、前記第２の絶縁体領域の膜厚よりも狭い
半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記支持基板と前記半導体層との間に埋め込み絶縁膜が形成されている
半導体装置。
【請求項１１】
請求項９または１０に記載の半導体装置において、
平面視において、前記ソース領域および前記ドレイン領域のどちらか一方の高電圧側領域は、前記ソース領域および前記ドレイン領域の他方の低電圧側領域によって完全に包囲されており、
前記高電圧側領域は、前記導電性プレートによって完全に包囲されている
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、高耐圧の半導体装置に関する。
【背景技術】
【０００２】
特許文献１は、半導体表面上に敷設された導電膜によって生じる半導体中の電界の集中を緩和する技術を開示している。【０００３】
特許文献２は、半導体基板上にｐｎ接合分離して形成された半導体領域の上方に該半導体領域の端部を横切って延設された導電層からの電界の影響により導電層下の半導体領域の端部において電界集中が生じるのを防止するための電界集中防止構造を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１９０６９３号公報
【特許文献２】特公平７−０８３０４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術によれば、高電圧配線の幅を拡大すると耐圧が低下する場合があるという問題がある。ここで、高電圧配線というのは、半導体装置、例えば高耐圧ＭＯＳトランジスタにおいて、ソースに接続された配線およびドレインに接続された配線のうち電圧の高い方をいう。【０００６】
そこで、本開示は上記課題に鑑みてなされたものであり、高電圧配線の幅を拡大する際に起こりえる耐圧低下を低減できる高耐圧の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、第１の半導体装置は、支持基板の一主面側の上部に形成された半導体層と、前記半導体層の上部に形成された第１導電型のボディ領域と、前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、前記ボディ領域の表面に形成された第２導電型のソース領域と、前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に前記ドリフト領域上と重なるように形成された第１の絶縁体領域と、前記半導体層の表面における前記ボディ領域上の一部から前記第１の絶縁体領域の端部まで形成されたゲート絶縁膜と、前記ゲート絶縁膜上と前記第１の絶縁体領域上に跨って形成されたゲート電極と、前記第１の絶縁体領域上で前記ゲート電極と前記ドレイン領域の間に形成されて電気的にフローティング状態である少なくとも１つの第１の導電性プレートと、前記第１の絶縁体領域上と前記ゲート電極上と前記第１の導電性プレート上に形成された第２の絶縁体領域と、前記第２の絶縁体領域上で、少なくとも前記ゲート電極および第１の導電性プレートの形成されていない上方に形成された電気的にフローティング状態である少なくとも１つの第２の導電性プレートと、前記第２の絶縁体領域上と前記ゲート電極上と前記第２の導電性プレート上に形成された第３の絶縁体領域と、前記第３の絶縁体領域上に形成され、前記ソース領域と電気的に接続されたソース配線と、前記第３の絶縁体領域上に形成され、前記ドレイン領域と電気的に接続されたドレイン配線とを備え、平面視において、前記ソース領域と前記ドレイン領域は、対向する長さが最も長い方向である長手方向に沿って延伸するとともに、前記長手方向と直交する方向である短手方向に並んで配置されており、平面視において、前記第１の導電性プレートと前記第２の導電性プレートは、前記長手方向に沿って対向して延伸する直線領域と、前記長手方向での直線領域の終端部を折れ線もしくは円弧状に結ぶ曲線領域を有し、平面視において、前記ソース配線および前記ドレイン配線のどちらか一方の高電圧配線は、前記第１の導電性プレートおよび前記第２の導電性プレートの直線領域と交差するように短手方向に延伸しており、前記ソース配線および前記ドレイン配線の他方の低電圧配線は、前記第１の導電性プレートおよび前記第２の導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸している。【０００８】
また、第１の半導体装置において、前記支持基板と前記半導体層との間に埋め込み絶縁膜が形成されていてもよい。【０００９】
また、第１の半導体装置において、平面視において、前記ソース領域および前記ドレイン領域のどちらか一方の高電圧側領域は、前記ソース領域および前記ドレイン領域の他方の低電圧側領域によって完全に包囲されており、前記高電圧側領域は、前記第１の導電性プレートおよび前記第２の導電性プレートによって完全に包囲されていてもよい。【００１０】
また、第１の半導体装置において、平面視において、前記低電圧配線は、前記第１の導電性プレートの直線領域の全ておよび前記第２の導電性プレートの直線領域の全てと交差していてもよい。【００１１】
また、第１の半導体装置において、平面視において、前記第１の導電性プレートおよび前記第２の導電性プレートの前記直線領域と、前記低電圧配線とが重なる長手方向の幅は、前記ドレイン領域または前記ソース領域どちらか一方の高電圧側領域に向かって縮小または拡大してもよい。【００１２】
また、第１の半導体装置において、平面視において、前記第１の導電性プレートの直線領域および前記第２の導電性プレートの直線領域と交差している前記ソース配線および前記ドレイン配線は前記長手方向において並んで延伸しており、前記ソース配線と前記ドレイン配線との前記長手方向での間隔は、前記ソース配線および前記ドレイン配線の前記長手方向の幅よりも狭くしてもよい。【００１３】
また、第１の半導体装置において、平面視において、前記第１の導電性プレートの直線領域および前記第２の導電性プレートの直線領域と交差している前記ソース配線と前記ドレイン配線は、それぞれ複数が前記長手方向に交互に配置されていてもよい。【００１４】
また、第１の半導体装置において、平面視において、前記第１の導電性プレートおよび前記第２の導電性プレートの直線領域と、前記高電圧配線の重なる部分の長手方向の総寸法と、前記低電圧配線の重なる部分の長手方向の総寸法との比は１／３以上３以下の範囲であってもよい。【００１５】
また、第２の半導体装置は、支持基板の一主面側の上部に形成された半導体層と、前記半導体層の上部に形成された第１導電型のボディ領域と、前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、前記ボディ領域の表面に形成された第２導電型のソース領域と、前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に前記ドリフト領域上と重なるように形成された第１の絶縁体領域と、前記半導体層の表面における前記ボディ領域上の一部から前記第１の絶縁体領域の端部まで形成されたゲート絶縁膜と、前記ゲート絶縁膜上と前記第１の絶縁体領域上に跨って形成されたゲート電極と、前記第１の絶縁体領域上で前記ゲート電極と前記ドレイン領域の間に形成されて電気的にフローティング状態である少なくとも１つの導電性プレートと、前記第１の絶縁体領域上と前記ゲート電極上と前記導電性プレート上に形成された第２の絶縁体領域と、第２の絶縁体領域上に形成され、前記ソース領域と電気的に接続されたソース配線と、第２の絶縁体領域上に形成され、前記ドレイン領域と電気的に接続されたドレイン配線とを備え、平面視において、前記ソース領域と前記ドレイン領域は、対向する長さが最も長い方向である長手方向に沿って延伸するとともに、前記長手方向と直交する方向である短手方向に並んで配置されており、平面視において、前記導電性プレートは、前記長手方向に沿って対向して延伸する直線領域と、前記長手方向での直線領域の終端部を折れ線もしくは円弧状に曲線領域を有し、平面視において、前記ソース配線および前記ドレイン配線のどちらか一方の高電圧配線は、前記導電性プレートの直線領域と交差するように短手方向に延伸しており、前記ソース配線および前記ドレイン配線の他方の低電圧配線は、前記導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸しており、前記導電性プレートと、隣接する前記ゲート電極または隣接する他の導電性プレートとの短手方向の間隔は、前記第２の絶縁体領域の膜厚よりも狭い。【００１６】
また、第２の半導体装置において、前記支持基板と前記半導体層との間に埋め込み絶縁膜が形成されていてもよい。【００１７】
また、第２の半導体装置において、平面視において、前記ソース領域および前記ドレイン領域のどちらか一方の高電圧側領域は、前記ソース領域および前記ドレイン領域の他方の低電圧側領域によって完全に包囲されており、前記高電圧側領域は、前記導電性プレートによって完全に包囲されていてもよい。
【発明の効果】
【００１８】
本開示の半導体装置によれば、高電圧配線の幅を拡大する際に起こりえる耐圧低下を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、第１実施形態に係る半導体装置を概略的に示す平面図である。
【図２】図２は、第１実施形態に係る半導体装置における図１のＩＩＩ−ＩＩＩ´線に沿う概略断面図である。
【図３】図３は、第１実施形態に係る半導体装置と第２の比較例での耐圧特性を比較した電流―電圧特性図である。
【図４】図４は、第１実施形態に係る半導体装置の変形例を概略的に示す平面図である。
【図５】図５は、第１実施形態に係る半導体装置の変形例における図４のＩＶ−ＩＶ´線に沿う概略断面図である。
【図６】図６は、第２実施形態に係る半導体装置を概略的に示す平面図である。
【図７】図７は、第３実施形態に係る半導体装置を概略的に示す平面図である。
【図８】図８は、第４実施形態に係る半導体装置を概略的に示す平面図である。
【図９】図９は、第５実施形態に係る半導体装置を概略的に示す平面図である。
【図１０】図１０は、第５実施形態に係る半導体装置におけるドレイン配線の長手方向の幅とソース配線の長手方向の幅との配線幅比と耐圧の関係を示す図である。
【図１１】図１１は、第６実施形態に係る半導体装置を概略的に示す平面図である。
【図１２】図１２は、第６実施形態に係る半導体装置における図１１のＶ−Ｖ´線に沿う概略断面図である。
【図１３】図１３は、第１の比較例に係る半導体装置を概略的に示す平面図である。
【図１４】図１４は、第１の比較例に係る半導体装置における図１３のＩ−Ｉ´線に沿う概略断面図である。
【図１５】図１５は、第２の比較例に係る半導体装置における図１６のＩＩ−ＩＩ´線に沿う概略断面図である。
【図１６】図１６は、第２の比較例に係る半導体装置を概略的に示す平面図である。
【図１７】図１７は、第１の比較例と第２の比較例の耐圧特性を比較した電流―電圧特性図である。
【図１８】図１８は、第２の比較例に係る半導体装置におけるフローティングフィールドプレートの容量結合を示す図である。
【図１９】図１９は、第２の比較例に係る半導体装置の耐圧特性において、ソース領域の長手方向幅の大小で比較した電流―電圧特性図である。
【発明を実施するための形態】
【００２０】
（本発明の基礎となった知見）
「背景技術」の欄において記載した高耐圧の半導体装置は、主に６００Ｖ以上の高電圧配線を有する高電圧ＩＣ用途であって、高電圧配線による電界を緩和する手法として、例えば特許文献１および特許文献２に開示されているように、高電圧配線下に多重のフローティングフィールドプレート（Multiple Floating Field Plate  略称はＭＦＦＰ）を配置することが行われている。素子分離は接合分離を用いている。
【００２１】
本発明者は、ＳＯＩ基板とトレンチ分離を用いた素子分離にした場合において、高電圧配線の電圧が６００Ｖよりも相当に低くても、デバイス構造や温度条件によっては耐圧が配線電圧の影響を受けやすくなって耐圧が低下することがあり、その際に、フローティングフィールドプレート（ＦＦＰ）を用いることで耐圧を向上できることをつかんだ。
【００２２】
本明細書では、フローティングフィールドプレートを有さない構造を第１の比較例とし、フローティングフィールドプレートを有する構造を第２の比較例として説明する。
【００２３】
まず、第１の比較例について、以下に説明していく。
【００２４】
図１３は、第１の比較例に係る半導体装置を概略的に示す平面図である。また、図１４は、第１の比較例に係る半導体装置における図１３のＩ−Ｉ´線に沿う概略断面図である。
【００２５】
図１４は半導体装置として横型ＰチャネルＭＯＳトランジスタの断面図を示している。
【００２６】
尚、本明細書では横型ＰチャネルＭＯＳトランジスタを一例として挙げるが、各構成の導電型を変更すれば横型ＮチャネルＭＯＳトランジスタの場合でも同様に成立する。
【００２７】
図１４に示すように、横型ＰチャネルＭＯＳトランジスタでは支持基板１上に埋め込み絶縁膜２と低濃度ｎ−型の半導体層３とが貼り合わせ形成されたＳＯＩ基板を用いる。ＳＯＩ基板の低濃度ｎ−型の半導体層３にはｎ型のボディ領域４、ｐ型のドリフト領域５、ｎ型の埋め込み領域６、およびｐ型のドレイン領域７が形成されている。ｐ型のドレイン領域７の表面には高濃度ｐ＋型のドレイン領域８が形成されている。さらに、ｎ型のボディ領域４の上部には、高濃度ｐ＋型のソース領域９と高濃度ｎ＋型のボディ・コンタクト領域１０が形成されている。
【００２８】
また、低濃度ｎ−型の半導体層３の表面の一部であるｎ型のボディ領域４と高濃度ｐ＋型のドレイン領域８との間には第１の絶縁体領域である厚膜の絶縁膜からなるＳＴＩ（Shallow Trench Isolation）領域１１が形成されている。さらに、低濃度ｎ−型の半導体層３の表面の他の一部であるｎ型のボディ領域４からｐ型のドリフト領域５の一部にまで跨がるように薄膜のゲート絶縁膜１２が形成されている。
【００２９】
ゲート絶縁膜１２上からＳＴＩ領域１１上の一部まで延伸するようにゲート電極１３が形成されている。ゲート電極１３の側壁にはサイドウォールスペーサ１５が形成されている。
【００３０】
ゲート電極１３上を覆うように第２の絶縁体領域である第２の絶縁膜１６が形成されている。高濃度ｐ＋型のソース領域９上および高濃度ｎ＋型のボディ・コンタクト領域１０上には、第２の絶縁膜１６を貫通するコンタクト２５を介してこれらと電気的に接続するソース電極１７が形成されている。
【００３１】
また、高濃度ｐ＋型のドレイン領域８上には、第２の絶縁膜１６を貫通するコンタクト２５を介して電気的に接続するドレイン電極１８が形成されている。ソース電極１７とドレイン電極１８上には第３の絶縁体領域である第３の絶縁膜２０が形成されている。さらに、第３の絶縁膜２０を貫通するビア２６を介してソース電極１７と電気的に接続するソース配線２１が形成されている。
【００３２】
高耐圧横型ＰチャネルＭＯＳトランジスタの平面レイアウトについて以下説明していく。
【００３３】
一般的に、高耐圧ＭＯＳトランジスタにおいては、ドレイン領域とソース領域のどちらか一方に高電圧が印加され、他方に低電圧が印加される。平面レイアウトとしては、ドレイン領域またはソース領域どちらか一方の高電圧領域を、他方の低電圧領域で包囲することが多いため、高電圧領域から引き出される配線は一定の幅を有して、低電圧領域上方を跨いで素子の外側へ引き出されることになる。
【００３４】
Ｐチャネル型では通常ではソース領域にドレイン領域よりも高電圧が印加されることになるので、ソース領域およびボディ領域はドレイン領域で包囲されて、ソース領域からの配線が高電圧配線として引き出される場合があり、その場合について以下に説明していく。
【００３５】
尚、Ｎチャネル型では通常、ドレイン領域にソース領域よりも高電圧が印加されるのでドレイン領域とソース領域のレイアウトは、上記のＰチャネル型とは逆になることが多い。
【００３６】
図１３では図面をわかりやすくするために、ｐ型のドリフト領域５、ｎ型の埋め込み領域６、およびｐ型のドレイン領域７は表示していない。
【００３７】
図１３において、ｎ型のボディ領域４は長手方向に長く延伸した方形状を示し、四隅の角は面取りされている。その内側には高濃度ｐ＋型のソース領域９と高濃度ｎ＋型のボディ・コンタクト領域１０が隣接して配置されている。ｎ型のボディ領域４の周囲を取り囲むように、ｎ型のボディ領域４と間隔をおいてＳＴＩ領域１１がリング状に配置されている。更に、ＳＴＩ領域１１の外側には、高濃度ｐ＋型のドレイン領域８がリング状に配置されている。
【００３８】
ＳＴＩ領域１１のリング状の平面形状の内側にはゲート絶縁膜１２が形成されており、ゲート電極１３は、高濃度ｐ＋型のソース領域９上と高濃度ｎ＋型のボディ・コンタクト領域１０を包囲するように配置されている。ゲート電極１３はコンタクト２５を介して第１のゲート配線２３と電気的に接続し、更に、ビア２６を介して第２のゲート配線２４と電気的に接続している。第２のゲート配線２４はドレイン電極１８の上方を跨いで引き出されている。
【００３９】
ｐ＋型のソース領域９とｐ＋型のドレイン領域８は対向して配置される長さが最も長い方向である長手方向に沿って延伸し、長手方向と直交する方向である短手方向には並んで配置されている。図１３において、ｐ＋型のソース領域９とｐ＋型のドレイン領域８が対向している長さは、ｐ＋型のソース領域９の長手方向の幅Ｌ１に相当する。
【００４０】
トランジスタ動作した場合には主にこの範囲内で短手方向に電流が流れる。そのため、トランジスタの電流能力をＵＰしたい場合には、このｐ＋型のソース領域９の長手方向の幅Ｌ１を拡大することになる。ソース配線２１の高電圧配線はｐ＋型のドレイン領域８上方を跨いで短手方向に向かって延伸している。
【００４１】
次に、第２の比較例について以下に、説明していく。
【００４２】
図１５はフローティングフィールドプレートを備えたＳＯＩ基板上に形成された代表的な横型ＰチャネルＭＯＳトランジスタの断面図を示しており、図１６はその横型ＰチャネルＭＯＳトランジスタの平面図を示している。図１５は図１６におけるＩＩ−ＩＩ´線における断面図である。
【００４３】
図１５では、先に説明した図１３と比べてＳＴＩ領域１１上において、ゲート電極１３とｐ＋ドレイン領域８の間に形成され、電気的にフローティング状態の導電性プレートである少なくとも１つの第１のフローティングフィールドプレート１４と、第２の絶縁膜１６上において、ゲート電極１３および第１のフローティングフィールドプレート１４が形成されてない上方に形成された電気的にフローティング状態の導電性プレートである少なくとも１つの第２のフローティングフィールドプレート１９が形成されている。
【００４４】
図１６の平面視において、第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の各フィールドプレートは、長手方向に沿って対向する直線領域と、長手方向の直線部の終端において鈍角の頂角で曲がる折れ線（もしくは円弧）状に結ぶ曲線領域を有し、ソース配線２１の高電圧配線は第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の直線領域と交差するように短手方向に向かって延伸している。
【００４５】
第１の比較例と第２の比較例間の耐圧特性の差について説明する。
【００４６】
図１７は、第１の比較例と第２の比較例の耐圧特性の比較を示している。図１７から明らかなように、高電圧配線下に多重のフローティングフィールドプレートを配置することで降伏電圧は上昇している。
【００４７】
しかしながら、フローティングフィールドプレートを用いた場合には、以下に説明するような課題が起こりえる。
【００４８】
各フローティングフィールドプレートは絶縁膜を介して近傍に存在する導電体や電荷と容量結合するため、その電位が容量結合する対象物との容量比の大きさの割合によって変動して耐圧に影響することである。
【００４９】
図１８は、図１５に示す各フローティングフィールドプレートの容量結合を示している。図１８において、対象物として、導電体としては高電圧配線や半導体層表面および隣接するフローティングフィールドプレート、電荷としてはＳｉ／ＳｉＯ２界面および絶縁膜内の電荷であり、パッケージに組立された場合には上方にある封脂材料中の可動イオンも考慮する必要がある。
【００５０】
フローティングフィールドプレートの電位は、容量結合が大きくなる対象の電位に引き寄せられる。容量は、断面構造（主に、絶縁膜の膜厚、誘電率）が決まっている場合には、設計レイアウト的な要素として、対象物との対向する面積に依存する。従って、高電圧配線とフローティングフィールドプレートとの対向する面積が大きくなるとフローティングフィールドプレートの電位は上昇して飽和していく。対向面積は、高電圧配線とフローティングフィールドプレートが直交する場合には高電圧配線が引き出される幅に依存する。
【００５１】
トランジスタの電流能力を向上させる際にはソース領域の長手方向の幅を拡大するが、その場合には、通常、引き出し配線の長手方向の幅も拡大していくことになる。
【００５２】
しかし、デバイス構造や温度条件によっては高電圧配線の長手方向の幅を拡大すると、上記理由からフローティングフィールドプレートの電位が上昇して、ドレインおよびソースどちらかの低電位側の電極との間の等電位線の間隔が狭くなり電界が増加して耐圧低下する場合がある。
【００５３】
図１９は、図１６に示す高耐圧ＰチャネルＭＯＳトランジスタにおいて、ソース領域の長手方向の幅が拡大したレイアウトによって、ドレインーソース間の耐圧が低下した電流―電圧特性を示すものである。この現象の一因として、フローティングフィールドプレートと高電圧配線間の結合容量の増加によるフローティングフィールドプレート電位の上昇を考えた。
【００５４】
以上のような課題に鑑み本開示は、高電圧配線の幅を拡大する際に起こりえる耐圧低下を低減できる高耐圧の半導体装置を提供する。
【００５５】
以下、実施形態について図面を参照しながら説明する。但し、説明が不必要に冗長になるのを避け当業者の理解を容易にするため、例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明等については詳細な説明は省略する場合がある。
【００５６】
なお、添付図面および以下の説明は当業者が本開示を十分に理解するための一例を提示するものであって、これらによって請求の範囲に記載の主題を限定するものではない。
【００５７】
（第１実施形態）
第１実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図を図１に示し、図１におけるＩＩＩ−ＩＩＩ´線に沿う断面図を図２に示す。なお、図１においてＩＩ−ＩＩ´線に沿う断面図は第２の比較例の図１５と同一である。
【００５８】
図１については、第２の比較例の平面図である図１６と同じく、ｐ＋型のソース領域９およびｎ型のボディ領域４がｐ＋型のドレイン領域８で包囲されるレイアウトであり、ｐ＋型のソース領域９とｐ＋型のドレイン領域８は対向する長さが最も長い方向である長手方向に沿って延伸し、長手方向と直交する方向である短手方向に並んで配置されている。
【００５９】
第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の２層のフィールドプレートは、長手方向に沿って対向する直線領域と、長手方向の直線部の終端において鈍角の頂角で曲がる折れ線（もしくは円弧）状に結ぶ曲線領域を有し、ソース配線２１の高電圧配線は、第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の直線領域と交差するように短手方向に向かって延伸している。
【００６０】
ｐ＋型のソース領域９はｐ＋型のドレイン領域８よりも高電圧に印加される。ｐ＋型のソース領域９からの引き出されるソース配線２１は、低電圧領域のｐ＋型のドレイン領域８上方を跨いで素子の外側へ引き出される。
【００６１】
トランジスタの電流能力を向上する場合には、ｐ＋型のソース領域９の長手方向の幅Ｌ１を拡大させる。これと同時に、ソース配線２１の長手方向の幅Ｌ２も拡大する。各フローティングフィールドプレートと高電圧配線であるソース配線２１間の容量の各フローティングフィールドプレートが有する総容量に占める割合は、ソース配線２１の長手方向の幅Ｌ２が拡大するにつれて増加して飽和する。これは、各フローティングフィールドプレート上をソース配線２１が覆う面積と各フローティングフィールドプレートの総面積との比が、ソース配線２１の長手方向の幅Ｌ２が拡大するにつれて増加して飽和していくこと同じことと考えられる。
【００６２】
従って、容量結合が増加する対象の電位に引き寄せられる各フローティングフィールドプレートの電位は、高電圧配線であるソース配線２１の長手方向の幅Ｌ２の拡大に伴い上昇すると考えられる。
【００６３】
以下、本実施形態と第２の比較例との相違点について詳述する。
【００６４】
本実施形態では、低電圧配線であるドレイン配線２２が短手方向にゲート電極１３に向って、ほぼソース配線２１と同じ長手方向の幅Ｌ３で延伸されている。このドレイン配線２２は、図１のＩＩＩ―ＩＩＩ´線の断面図である図２からもわかるように、第１のフローティングフィールドプレート１４および第２のフローティングフィールドプレート１９の全ての長手方向の直線領域と交差するようにそれらの上方を被覆している。その結果、第１のフローティングフィールドプレート１４および第２のフローティングフィールドプレート１９は、低電圧配線であるドレイン配線２２と容量結合される。
【００６５】
第２の比較例では、高電圧配線のソース配線２１との容量結合のみであったが、本実施形態では低電圧配線との容量結合も組み合わせることができる。したがって、フローティングフィールドプレートの電位の制御が容易になる。
【００６６】
上述したように、容量結合の大きさは対向する面積に比例するので、直線領域であれば長手方向の幅で調整できる。この高電圧配線であるソース配線２１と低電圧配線であるドレイン配線２２と、それぞれが第１のフローティングフィールドプレート１４および第２のフローティングフィールドプレート１９と交差する長手方向の幅によってきまる容量により、各フローティングフィールドプレートの電位を調整することが可能になる。
【００６７】
Ｐチャネル型高耐圧ＭＯＳトランジスタにおいて、低電圧側領域へ空乏層が到達することで低電圧側領域寄りにおいて電界集中して降伏している場合には、フローティングフィールドプレートの電位を低くなるように調整して、低電圧配線との容量結合を増加して空乏層の広がりを抑制する。逆に、高電圧側領域で電界集中して降伏している場合には、フローティングフィールドプレートの電位を高くなるように調整して、低電圧配線との容量結合を低減して空乏層の拡がりを促進させる。
【００６８】
本実施形態では、このようにフローティングフィールドプレートの直線領域の上方にある高電圧配線と低電圧配線の長手方向の幅を調整することで空乏層の拡がりを調整して耐圧を安定化させることを特徴とする。
【００６９】
図３は、高耐圧ＰチャネルＭＯＳトランジスタでｐ＋型のソース領域９の長手方向の幅を拡大した場合において、本実施形態と第２の比較例での耐圧特性を比較した電流―電圧特性図である。本実施形態の構成によれば、その耐圧は第２の比較例と比較して改善されている。
【００７０】
また、図４は本実施形態の変形例を示す平面図であり、図５は図４のＩＶ―ＩＶ´線の断面図である。図４、図５では、第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９がそれぞれ複数個ある構造において、ドレイン配線２２がそれらのうちの低電圧側の各１個の上方のみに配置されている場合であり、この場合でも耐圧は改善が期待できる。
【００７１】
このように、本実施形態では、ドレイン配線２２は少なくとも一つのフローティングフィールドプレートの長手方向の直線領域上方にまで延伸することで耐圧改善の効果を奏する。
【００７２】
以上に説明したように、本実施形態の特徴は、フローティングフィールドプレートの長手方向の直線領域と低電圧配線および高電圧配線の両方とが交差することにある。ソース領域の長手方向の幅を拡大した場合に、ドレイン領域またはソース領域から引き出される低電圧配線および高電圧配線の長手方向の幅も同時に拡大する。フローティングフィールドプレートと低電圧配線または高電圧配線との容量結合の比がフローティングフィールドプレートの電位を決定するため、この比を精度良くデバイス設計するためには、直線領域で直交することが望ましい。
【００７３】
以上説明してきたように、第１実施形態に係る半導体装置は、支持基板１の一主面側の上部に形成された半導体層３と、半導体層３の上部に形成された第１導電型のボディ領域４と、半導体層３の上部に、ボディ領域４から離間して形成された第２導電型のドレイン領域８と、ボディ領域４の表面に形成された第２導電型のソース領域９と、半導体層３内におけるドレイン領域８とボディ領域４との間に形成された第２導電型のドリフト領域５と、半導体層３の表面におけるボディ領域４とドレイン領域７、８との間にドリフト領域５上と重なるように形成された第１の絶縁体領域（つまりＳＴＩ領域１１）と、半導体層３の表面におけるボディ領域４上の一部から第１の絶縁体領域の端部まで形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上と第１の絶縁体領域上に跨って形成されたゲート電極１３と、第１の絶縁体領域上でゲート電極１３とドレイン領域８の間に形成されて電気的にフローティング状態である少なくとも１つの第１の導電性プレート（つまり第１のＦＦＰ１４）と、第１の絶縁体領域上とゲート電極１３上と第１の導電性プレート上に形成された第２の絶縁体領域（つまり第２の絶縁膜１６）と、第２の絶縁体領域上で、少なくともゲート電極１３および第１の導電性プレートの形成されていない上方に形成された電気的にフローティング状態である少なくとも１つの第２の導電性プレート（つまり第２のＦＦＰ１９）と、第２の絶縁体領域上とゲート電極１３上と第２の導電性プレート上に形成された第３の絶縁体領域（つまり第３の絶縁膜２０）と、第３の絶縁体領域上に形成され、ソース領域９と電気的に接続されたソース配線２１と、第３の絶縁体領域上に形成され、ドレイン領域８と電気的に接続されたドレイン配線２２とを備える。平面視において、ソース領域９とドレイン領域８は、対向する長さが最も長い方向である長手方向に沿って延伸するとともに、長手方向と直交する方向である短手方向に並んで配置されている。平面視において、第１の導電性プレートと第２の導電性プレートは、長手方向に沿って対向して延伸する直線領域と、長手方向での直線領域の終端部を折れ線もしくは円弧状に結ぶ曲線領域を有する。平面視において、ソース配線２１およびドレイン配線２２のどちらか一方の高電圧配線は、第１の導電性プレートおよび第２の導電性プレートの直線領域と交差するように短手方向に延伸している。ソース配線２１およびドレイン配線２２の他方の低電圧配線は、第１の導電性プレートおよび第２の導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸している。なお、第１導電型はＰ型およびＮ型の一方を意味し、第２導電型はＰ型およびＮ型の他方を意味する。
【００７４】
これによれば、高電圧配線の幅を拡大する際に起こりえる耐圧低下を低減することができる。より詳しく説明すると、第１の導電性プレートおよび第２の導電性プレートは、直線領域と交差するように延伸された低電圧配線２２と容量結合される。高電圧配線との容量結合と、低電圧配線との容量結合とを組み合わせることができる。したがって、第１および第２の導電性プレートの電位の制御が容易になる。つまり、容量結合の大きさは対向する面積に比例するので、直線領域であれば長手方向の幅で調整できる。この高電圧配線と低電圧配線と、それぞれが第１の導電性プレートおよび第２の導電性プレートと交差する長手方向の幅によってきまる容量により、各導電性プレートの電位を調整することが可能になる。これにより、耐圧低下を低減することを可能にできる。
【００７５】
ここで、支持基板１と半導体層３との間に埋め込み絶縁膜２が形成されていてもよい。
【００７６】
ここで、平面視において、ソース領域９およびドレイン領域８のどちらか一方の高電圧側領域は、ソース領域９およびドレイン領域８の他方の低電圧側領域によって完全に包囲されており、高電圧側領域は、第１の導電性プレートおよび第２の導電性プレートによって完全に包囲されていてもよい。
【００７７】
ここで、平面視において、低電圧配線は、第１の導電性プレートの直線領域の全ておよび第２の導電性プレートの直線領域の全てと交差していてもよい。
【００７８】
（第２実施形態）
第２実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図を図６に示す。
【００７９】
図１に示す第１実施形態のドレイン配線２２の形状とは異なり、本実施形態においては、図６に示すように、ドレイン配線２２の長手方向の幅が短手方向においてソース領域９側に向うにつれ狭くなっている。
【００８０】
この構成では、ドレイン配線２２と第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の容量結合を、高電圧側のソース領域９に向かって弱くすることで高電圧側のフローティングフィールドプレートの電位を上昇させる効果がある。特に、低電圧側のドレイン領域８に空乏層が到達して電界集中した場合には耐圧改善に効果が期待できる。
【００８１】
逆に、図示はしていないが、ドレイン配線２２の長手方向の幅が短手方向においてソース領域９側に向うにつれ拡大していく場合も有り得る。
【００８２】
この構成では、ドレイン配線２２と第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の容量結合を、高電圧側のソース領域９に向かって強くすることで高電圧側のフローティングフィールドプレートの電位を降下させる効果がある。高電圧側のソース領域９寄りで電界集中した場合に耐圧改善に効果が期待できる。
【００８３】
現実には、高電圧側のソース領域９または低電圧側のドレイン領域８のどちら寄りで電界集中するかはドリフト領域５の不純物濃度やソース領域９とドレイン領域８間の間隔にも依存するため、その都度、短手方向に向う配線の長手方向の幅を変化させて容量結合を調整して耐圧を改善させることも可能であると考えている。
【００８４】
以上説明してきたように第２実施形態に係る半導体装置は、第１の実施形態の半導体装置の構成に加えて、平面視で、第１の導電性プレート（つまり第１のフローティングフィールドプレート１４）および第２の導電性プレート（つまり第２のフローティングフィールドプレート１９）の直線領域と、低電圧配線とが重なる長手方向の幅は、ドレイン領域８およびソース領域９のどちらか一方の高電圧側領域に向かって縮小または拡大してゆく。
【００８５】
これによれば、低電圧配線と、第１の導電性プレートおよび第２の導電性プレートとの容量結合を、高電圧領域に向かって強く（又は、弱く）することで高電圧側の導電性プレートの電位を降下（又は、上昇）させる効果があり空乏層の拡がりを調整して少しでも電界集中を緩和できると考える。
【００８６】
（第３実施形態）
第３実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図を図７に示す。
【００８７】
図１に示す第１実施形態のドレイン配線２２とソース配線２１の配置と異なり、本実施形態においては、図７に示すように、ドレイン配線２２とソース配線２１はともにｐ＋型のソース領域９を中心として短手方向において対称的に存在している。
【００８８】
以下、その効果について説明する。第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の電位は、ドレイン配線２２とソース配線２１の電位が変化した時に、最終的には印加電圧を容量結合で分割された電位に収束すると考える。
【００８９】
しかし、第１のフローティングフィールドプレート１４として、例えば、高濃度に不純物を添加された多結晶ポリシリコンであっても通常の金属配線に比べれば抵抗率は高く、そのような材料の導電体を用いられると、電圧が収束するまでのごく僅かな期間に過渡的に流れる電流による電圧降下が生じることが考えられ、その場合には電位が一時的に変動して不安定な状態になることが心配される。この変動に要する時間を少なくするには、ドレイン配線２２とソース配線２１を極力接近させる方が良いと考えている。
【００９０】
そこで、短手方向においてドレイン配線２２とソース配線２１が並列して延伸する本実施形態では、ドレイン配線２２とソース配線２１の長手方向での間隔Ｌ４が、ドレイン配線２２の長手方向での幅Ｌ５およびソース配線２１の長手方向での幅Ｌ６よりも狭くした構成としている。
【００９１】
以上説明してきたように第３実施形態に係る半導体装置は、第１実施形態の半導体装置の構成に加えて、平面視で、第１の導電性プレート（つまり第１のＦＦＰ１４）の直線領域および第２の導電性プレート（つまり第２のＦＦＰ１９）の直線領域と交差しているソース配線２１およびドレイン配線２２は長手方向において並んで延伸しており、ソース配線２１とドレイン配線２２との長手方向での間隔は、ソース配線２１およびドレイン配線２２の長手方向の幅よりも狭い。
【００９２】
これによれば、ソース配線２１またはドレイン配線２２の電位が変化した時に、第１の導電性プレートと第２の導電性プレートの電位が変動する時間を短くして耐圧を安定することにつながると考える。
【００９３】
（第４実施形態）
第４実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図を図８に示す。
【００９４】
図７に示す第３実施形態のドレイン配線２２とソース配線２１の配置と異なり、本実施形態においては、図８に示すように、短手方向に隣接して並列に延伸するドレイン配線２２とソース配線２１が長手方向において交互に配置されている。
【００９５】
この構成とすることで、横型ＰチャネルＭＯＳトランジスタが高速動作した場合でも、第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の電位を安定にする効果を期待する。
【００９６】
以上説明してきたように第４実施形態に係る半導体装置は、第３実施形態の半導体装置の構成に加えて、平面視で、第１の導電性プレート（つまり第１のＦＦＰ１４）の直線領域および第２の導電性プレート（つまり第２のＦＦＰ１９）の直線領域と交差しているソース配線２１とドレイン配線２２は、それぞれ複数が長手方向に交互に配置される。
【００９７】
これによれば、半導体装置が高速動作した場合でも、第１の導電性プレートと第２の導電性プレートの電位は、ドレイン電圧およびソース電圧の変動に対して安定すると考える。
【００９８】
（第５実施形態）
第５実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図を図９に示す。
【００９９】
図１に示す第１実施形態のドレイン配線２２の長手方向の幅Ｌ３とソース配線２１の長手方向の幅Ｌ２との配線幅比（Ｌ３／Ｌ２）＝１（固定）と異なり、本実施形態においては、図９にその一例を示すように、ドレイン配線２２の長手方向の幅Ｌ３とソース配線２１の長手方向の幅Ｌ２との配線幅比（Ｌ３／Ｌ２）＝１／３以上３以下の範囲で変動させている。
【０１００】
図１０に、ドレイン配線２２の長手方向の幅Ｌ３とソース配線２１の長手方向の幅Ｌ２との配線幅比（Ｌ３／Ｌ２）＝０以上５以下の範囲で変動させた場合の耐圧を示す。
【０１０１】
図１６から明らかなように、配線幅比（Ｌ３／Ｌ２）＝１において耐圧は最大値を示し、配線幅比（Ｌ３／Ｌ２）＝１／３以上３以下の範囲を外れると耐圧が急激に低下している。そこで、現実的な配線幅比として配線幅比（Ｌ３／Ｌ２）＝１／３以上３以下の範囲に設定することが好ましい。
【０１０２】
なお、配線幅比として配線幅比（Ｌ３／Ｌ２）＝１／２以上１．５以下の範囲に設定すれば、耐圧はほぼ最大値近傍で安定して得ることができる。
【０１０３】
以上説明してきたように第５実施形態に係る半導体装置は、第１実施形態から第４実施形態に係る半導体装置の構成に加えて、平面視で、第１の導電性プレート（つまり第１のフローティングフィールドプレート１４）および第２の導電性プレート（つまり第２のフローティングフィールドプレート１９）の直線領域と、高電圧配線の重なる部分の長手方向の総寸法と、低電圧配線の重なる部分の長手方向の総寸法との比は１／３から３の範囲である。
【０１０４】
これによれば、半導体装置の耐圧を最大値近傍で安定させることができる。
【０１０５】
（第６実施形態）
第６実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図と断面図をそれぞれ図１１と図１２に示す。
【０１０６】
上述した第１実施形態から第５実施形態に係る半導体装置は、いずれも第１のフローティングフィールドプレート１４と第２のフローティングフィールドプレート１９の２層のフローティングフィールドプレート構造であるが、本開示の効果を得るためには必ずしも２層のフローティングフィールドプレート構造が必要なわけではない。
【０１０７】
１層のフローティングフィールドプレート構造であっても、隣接するフローティングフィールドプレート間の間隔を狭くすることで、２層のフローティングフィールドプレート構造の場合に近い効果を得ることができる。
【０１０８】
２層のフローティングフィールドプレートの各フローティングフィールドプレート間の容量結合は、主に、第２の絶縁膜１６の膜厚と互いにオーバラップしている横方向寸法に関係する。一方、１層のフローティングフィールドプレート構造の各フローティングフィールドプレート間の容量結合は、主に、フローティングフィールドプレートの膜厚とフローティングフィールドプレート間の横方向の寸法に関係する。
【０１０９】
２層のフローティングフィールドプレートの容量結合と１層のフローティングフィールドプレートの容量結合を同程度にすれば同じ効果を期待できる。したがって、１層のフローティングフィールドプレート構造でのフローティングフィールドプレート間の間隔寸法を２層のフローティングフィールドプレートでの第２の絶縁膜１６の膜厚以下にすることを目安にしている。
【０１１０】
本実施形態は、図１１、図１２に示すように、第１のフローティングフィールドプレート１４からなる１層のフローティングフィールドプレート構造である。
【０１１１】
本実施形態では、ソース電極１７、ドレイン電極１８がそれぞれ第１実施形態におけるソース配線２１、ドレイン配線２２を兼ねている。したがって、以下では、ソース電極１７はソース配線としての機能を含み、ドレイン電極１８はドレイン配線としての機能を含むものとする。
【０１１２】
図１１、図１２から明らかなように、本実施形態では、隣接する第１のフローティングフィールドプレート１４の間隔（Ｌ７）は第１実施形態の第１のフローティングフィールドプレート１４の間隔に比べて狭くなっている。ここで、この間隔は図１２の断面図で示される第２の絶縁膜１６の膜厚（Ｌ８）よりも狭くする。隣接する第１のフローティングフィールドプレート１４の間隔が位置する箇所（Ｌ７）は、高電圧配線であるソース電極１７および低電圧配線であるドレイン電極１８と、低濃度ｎ−型の半導体層３上部に形成されたｐ型のドリフト領域５が対峙しており、配線の電位による電界が直接的に及んでしまう領域である。この間隔（Ｌ７）を狭くしてくと、電界は、配線の電位による直接的な影響よりも第１のフローティングフィールドプレート１４を挟んでの間接的な影響になるため、電界が緩和される。
【０１１３】
以上説明してきたように第６実施形態に係る半導体装置は、支持基板１の一主面側の上部に形成された半導体層３と、半導体層３の上部に形成された第１導電型のボディ領域４と、半導体層３の上部に、ボディ領域４から離間して形成された第２導電型のドレイン領域８と、ボディ領域４の表面に形成された第２導電型のソース領域９と、半導体層３内におけるドレイン領域８とボディ領域４との間に形成された第２導電型のドリフト領域５と、半導体層３の表面におけるボディ領域４とドレイン領域７、８との間にドリフト領域５上と重なるように形成された第１の絶縁体領域（つまりＳＴＩ領域１１）と、半導体層３の表面におけるボディ領域４上の一部から第１の絶縁体領域の端部まで形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上と第１の絶縁体領域上に跨って形成されたゲート電極１３と、第１の絶縁体領域上でゲート電極１３とドレイン領域８の間に形成されて電気的にフローティング状態である少なくとも１つの導電性プレート（つまり第１のＦＦＰ１４）と、第１の絶縁体領域上とゲート電極１３上と導電性プレート上に形成された第２の絶縁体領域（つまり第２の絶縁膜１６）と、第２の絶縁体領域上に形成され、ソース領域９と電気的に接続されたソース電極１７と、第２の絶縁体領域上に形成され、ドレイン領域８と電気的に接続されたドレイン電極１８とを備える。平面視において、ソース領域９とドレイン領域８は、対向する長さが最も長い方向である長手方向に沿って延伸するとともに、長手方向と直交する方向である短手方向に並んで配置されている。平面視において、導電性プレートは、長手方向に沿って対向して延伸する直線領域と、長手方向での直線領域の終端部を折れ線もしくは円弧状に結ぶ曲線領域を有する。平面視において、ソース電極１７およびドレイン電極１８のどちらか一方の高電圧配線は、導電性プレートの直線領域と交差するように短手方向に延伸している。ソース電極１７およびドレイン電極１８の他方の低電圧配線は、導電性プレートの少なくとも１つの直線領域と交差するように短手方向に延伸している。導電性プレートと、隣接するゲート電極１３または隣接する他の導電性プレートとの短手方向の間隔は、第２の絶縁体領域の膜厚よりも狭い。
【０１１４】
これによれば、導電性プレートは少なくとも１層あればよく、例えば導電性プレートの数が１層であっても、第１から第５の実施形態における２層の導電性プレートをもつ構成と近い効果を得ることができる。
【０１１５】
ここで、支持基板１と半導体層３との間に埋め込み絶縁膜２が形成されていてもよい。
【０１１６】
ここで、平面視において、ソース領域９およびドレイン領域８のどちらか一方の高電圧側領域は、ソース領域およびドレイン領域の他方の低電圧側領域によって完全に包囲されており、高電圧側領域は、導電性プレートによって完全に包囲されていてもよい。
【０１１７】
なお、第１実施形態から第６実施形態において、第１の絶縁体領域であるＳＴＩ領域１１、第２の絶縁体領域である第２の絶縁膜１６および第３の絶縁体領域である第３の絶縁膜２０は、いずれも単一の絶縁膜に限定されるわけではなく、複数の絶縁膜が積層されていても良い。
【０１１８】
また、第１実施形態から第５実施形態において、ソース配線２１とドレイン配線２２は同じ絶縁膜の直上に形成されており、また、第６実施形態において、ソース電極１７とドレイン電極１８は同じ絶縁膜の直上に形成されているが、これに限定されるわけではなく異なる絶縁膜上に形成されていても良い。
【産業上の利用可能性】
【０１１９】
本開示は、高耐圧ＭＯＳトランジスタの耐圧向上と安定化を実現できるものであり、特に車載デバイスのような目標耐圧１００Ｖ以上のデバイスに搭載する高耐圧ＭＯＳトランジスタにおいて有用である。
【符号の説明】
【０１２０】
１  支持基板
２  埋め込み絶縁膜
３  半導体層
４  ボディ領域
５  ドリフト領域
６  埋め込み領域
７  ドレイン領域
８  ドレイン領域
９  ソース領域
１０  ボディ・コンタクト領域
１１  ＳＴＩ領域
１２  ゲート絶縁膜
１３  ゲート電極
１４  第１のフローティングフィールドプレート
１５  サイドウォールスペーサ
１６  第２の絶縁膜
１７  ソース電極
１８  ドレイン電極
１９  第２のフローティングフィールドプレート
２０  第３の絶縁膜
２１  ソース配線
２２  ドレイン配線
２３  第１のゲート配線
２４  第２のゲート配線
２５  コンタクト
２６  ビア
【図１】
2019202760.tif 000003
【図２】
2019202760.tif 000004
【図３】
2019202760.tif 000005
【図４】
2019202760.tif 000006
【図５】
2019202760.tif 000007
【図６】
2019202760.tif 000008
【図７】
2019202760.tif 000009
【図８】
2019202760.tif 000010
【図９】
2019202760.tif 000011
【図１０】
2019202760.tif 000012
【図１１】
2019202760.tif 000013
【図１２】
2019202760.tif 000014
【図１３】
2019202760.tif 000015
【図１４】
2019202760.tif 000016
【図１５】
2019202760.tif 000017
【図１６】
2019202760.tif 000018
【図１７】
2019202760.tif 000019
【図１８】
2019202760.tif 000020
【図１９】
2019202760.tif 000021
【国際調査報告】
2019202760.tif 000022
2019202760.tif 000023
2019202760.tif 000024
2019202760.tif 000025