(57)【要約】配線設計の自由度が高く、安定的な特性を得ることができる薄膜トランジスタアレイと、これを用いた薄膜トランジスタアレイ多面付け基板、およびこれらを低コストで製造する方法を提供する。薄膜トランジスタアレイは、少なくとも、絶縁性の基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、ソース電極及びドレイン電極の間のチャネル領域に形成された半導体層とを含む薄膜トランジスタ素子がマトリクス状に並んだ画素パターン領域と、画素パターン領域に直線状に並んだ複数の薄膜トランジスタ素子のソース電極に電気的に接続された複数の取出し電極とを含み、半導体層は、半導体材料を直線状に並んだ複数の薄膜トランジスタ素子が並ぶ方向と平行なストライプ形状に形成した複数のストライプパターンの一部により形成され、ストライプパターンと取出し電極とは、異なる層に形成されている。
2019203200.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、絶縁性の基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極の間のチャネル領域に形成された半導体層とを含む薄膜トランジスタ素子がマトリクス状に並んだ画素パターン領域と、
前記画素パターン領域に直線状に並んだ複数の前記薄膜トランジスタ素子の前記ソース電極に電気的に接続された複数の取出し電極とを含み、
前記半導体層は、半導体材料を直線状に並んだ複数の前記薄膜トランジスタ素子が並ぶ方向と平行なストライプ形状に形成した複数のストライプパターンの一部により形成され、
複数の前記ストライプパターンの一部は、少なくとも一部が前記画素パターン領域の外のダミー領域に形成され、
前記ストライプパターンと前記取出し電極とは、異なる層に形成されている、
薄膜トランジスタアレイ。
【請求項２】
複数の前記ストライプパターンの内の少なくとも１本が、平面視において複数の前記取出し電極の内の少なくとも１本と交差する、
請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記取出し電極が前記絶縁性の基板の上に形成されている、
請求項１または２に記載の薄膜トランジスタアレイ。
【請求項４】
前記半導体層の上に、少なくとも層間絶縁膜層が形成され、
前記取出し電極が前記層間絶縁膜層の上に形成されている、
請求項１または２に記載の薄膜トランジスタアレイ。
【請求項５】
前記ダミー領域が前記画素パターン領域の外縁から１ｍｍ以上の幅の領域である、
請求項１から４のいずれかに記載の薄膜トランジスタアレイ。
【請求項６】
請求項１から５のいずれかに記載の薄膜トランジスタアレイが同一基板に複数個面付けされている薄膜トランジスタアレイ多面付け基板であって、
前記ストライプパターンが少なくとも２つ以上の前記薄膜トランジスタアレイにわたって形成されている、
薄膜トランジスタアレイ多面付け基板。
【請求項７】
絶縁性の基板に、少なくともゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と半導体層とを含む薄膜トランジスタ素子がマトリクス状に並んだ画素パターン領域を形成する工程と、
前記半導体層とは異なる層に、前記画素パターン領域に直線状に並んだ複数の前記薄膜トランジスタ素子の前記ソース電極に電気的に接続された複数の取出し電極を形成する工程とを含み、
前記画素パターン領域を形成する工程において、前記半導体層は、半導体材料を前記画素パターン領域に直線状に並んだ複数の前記薄膜トランジスタ素子が並ぶ方向と平行なストライプ形状に形成した複数のストライプパターンの一部により形成される、
薄膜トランジスタアレイの製造方法。
【請求項８】
前記画素パターン領域を形成する工程において、前記複数のストライプパターンを印刷により形成する、
請求項７に記載の薄膜トランジスタアレイの製造方法。
【請求項９】
請求項７または８のいずれかに記載の薄膜トランジスタアレイの製造方法を用いて複数の薄膜トランジスタアレイを同一基板に面付けする薄膜トランジスタアレイ多面付け基板の製造方法であって、
半導体層は、少なくとも２つ以上の前記薄膜トランジスタアレイにわたってストライプ形状に形成される、
薄膜トランジスタアレイ多面付け基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ、薄膜トランジスタアレイ多面付け基板およびそれらの製造方法に関する。
【背景技術】
【０００２】
近年、有機、無機問わずインク化した機能性材料を用いて、印刷法によって機能性を持った素子を作製するプリンテッドエレクトロニクスについての研究、開発が盛んに行われている。【０００３】
プリンテッドエレクトロニクスについては、有機ＥＬ（エレクトロルミネッセンス）素子や有機太陽電池、有機薄膜トランジスタなどの有機機能性素子の開発が盛んに行われている。これらの有機機能性素子は、一般に数ｎｍから数μｍ程度の膜厚を有する有機機能層を基板上にパターン形成する必要がある。【０００４】
プリンテッドエレクトロニクスの分野において用いられる印刷方式には様々なものがあるが、代表的なものとしては、凸版印刷、凹版印刷、平版印刷、孔版印刷など古くから使われている方式に加えて、インクジェット印刷を代表とする比較的新しい方式などがあり、用いられるインクや基材などによって多種多様に選択される。凸版印刷、凹版印刷、平版印刷、孔版印刷などは目的とする印刷パターンに対して版を作製、使用するため有版印刷と呼ばれる。一方で、インクジェット印刷などは所望の位置に直接インクを転写させ、パターンを問わず版を用いないため無版印刷と呼ばれる。【０００５】
また、それぞれの印刷方式のなかでも使用部材などによってさらに細分化される。例えば凸版印刷法では、樹脂やゴムなどで形成されたフレキソ版と呼ばれる印刷版を用いる印刷方式をその他と区別してフレキソ印刷と呼ぶこともある。【０００６】
他にも、スピンコート法、バーコート法、吐出コート法、ディップコート法等の比較的簡易な膜形成方法もある。しかしながら、これらは一般的には基板全面もしくはほぼ全面に均一に成膜することに長けており、一方で機能性素子に求められることが多い高精度のパターニングや材料の塗り分けを行うことには向いていない。【０００７】
このように、単に印刷方式といっても種種多様な方法があり、それぞれに長短が存在するため、プリンテッドエレクトロニクスにおいては目的とする構造、材料、機能性などからより適した印刷方式を選択することが必要である。【０００８】
凸版印刷法、その中でもフレキソ印刷法がプリンテッドエレクトロニクスにおいて優位である点としては、連続印刷が安定であること、インク選択性が広いこと、比較的低粘度インクの印刷が可能であること、柔軟な版を用いるため基材等に傷をつけづらいことなどが挙げられる。【０００９】
凸版印刷法のプリンテッドエレクトロニクス分野への活用法を、近年注目されている有機半導体インクを用いた有機半導体を例として述べる。例えば、凸版印刷法の中でもフレキソ印刷を用いて有機半導体層を形成する技術（特許文献１参照）などが既に開発されている。【００１０】
凸版印刷装置の一例を、図７を用いて説明する。図７に示した凸版印刷装置では、印刷用凸版１０８が装着される回転式の版胴１０７と、凸版１０８の版面にインク１０５を供給するためのアニロックスロール１０６と、アニロックスロール１０６にインク１０５を供給するインクチャンバー１０３と、アニロックスロール上の余剰インクを掻き落とすドクター１０４と、被印刷基板１０２が載置される基板定盤１０１と、を有している。ドクター１０４としては、金属板や樹脂板などからなるブレードや、樹脂やゴムなどを外周に形成したロールなどを使用することが多い。【００１１】
フレキソ印刷ではドットのような独立パターンを形成する場合、印刷物が版上インクの流動や乾燥の影響を強く受けるために膜厚や形状にバラツキが生じやすい。そのため、有機半導体層を複数チャネル間にまたがって形成するストライプ形状とする技術（特許文献２参照）などが研究されている。【００１２】
ストライプ形状の版を用いた印刷（ストライプ印刷）であっても、乾燥の影響は完全には避けることは難しく、版パターン領域内でインク状態がばらつく。特に版パターン領域の端部付近については乾燥が進みやすく、印刷形状不良が発生しやすい。そのため、本来必要とするパターン領域（画素パターン領域）外にダミーの版パターン（ダミーパターン）を印刷するダミー領域を形成し、比較的インク状態が安定する部分のみを画素パターン領域の印刷に用いるといった手法が用いられる（特許文献４）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−６３３３４号公報
【特許文献２】特開２００８−２３５８６１号公報
【特許文献３】特開２００５−２１００８６号公報
【特許文献４】特開２０１３−２１１４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述のようなダミーパターンを用いる場合、図８に示すように必要最小限の画素パターン領域２０１の外縁に設けたダミー領域２０２を含めた広い面積の印刷領域２０４が必要である。またダミー領域２０２が本来必要な画素パターン領域２０１に対して悪影響を及ぼさないように設計する必要がある。【００１５】
例えば、図９に示すような基板３０４上に、複数の薄膜トランジスタ素子３０２が配置された薄膜トランジスタアレイ４００においては、それぞれの薄膜トランジスタ素子３０２を駆動するために、直線状に並んだ複数の薄膜トランジスタ素子３０２のゲート電極もしくはソース電極から引き出された取出し電極３０３が必要である。引き出された取出し電極３０３は、薄膜トランジスタアレイ４００の外部との配線を容易にするために所定の領域内に集約される場合がある。このような場合、取出し電極３０３の少なくとも一部が薄膜トランジスタ素子３０２の配列方向に対して斜めに引き回されることがある。【００１６】
図１０に示す、薄膜トランジスタアレイ４０１のように取出し電極３０３がダミー領域２０２内で斜めに引き回されると、半導体材料をストライプ形状に形成したストライプパターン２０３が取出し電極３０３上にまたがって形成されてしまい（配線‐半導体接触領域４０３）、材料が導電性を有したものである場合、取出し電極３０３間でリークが発生し問題となる。そこで、取出し電極３０３間でのリークを防ぐためには、図１１に示す、薄膜トランジスタアレイ４０２のように取出し電極３０３をダミー領域２０２外までストライプパターン２０３に平行に形成すればよい（配線‐半導体接触緩衝領域４０４）。【００１７】
しかしながら、薄膜トランジスタアレイ全体のサイズを小さく収めるためには、機能上は必要のないダミー領域２０２はできるだけ狭くすることが望まれる。特に、図１２、図１３に示すような、１つの基板５０１上に複数の薄膜トランジスタアレイを同時に形成した多面付け基板などの印刷時においては、ダミー領域２０２が無い場合（図１２）とある場合（図１３）とで面付け効率が変化してしまい、生産性が低下しコスト面で不利となる。
図１３では、ダミー領域２０２を含む印刷領域２０４として示している。【００１８】
このような現象は、フレキソ印刷によるストライプ印刷に限ったことではなく、例えばノズルプリンティングを用いて一筆書きのように画素パターン領域２０１にパターニングを行う場合など、画素パターン領域２０１外にパターンが形成されるものであれば同様に発生する。【００１９】
本発明はこのような課題を鑑みてなされたものであり、配線設計の自由度が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイと、これを用いた薄膜トランジスタアレイ多面付け基板、およびこれらを低コストで製造する方法を提供することを目的としている。
【課題を解決するための手段】
【００２０】
上記課題を解決するための発明の一局面は、少なくとも、絶縁性の基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、ソース電極及びドレイン電極の間のチャネル領域に形成された半導体層とを含む薄膜トランジスタ素子がマトリクス状に並んだ画素パターン領域と、画素パターン領域に直線状に並んだ複数の薄膜トランジスタ素子のソース電極に電気的に接続された複数の取出し電極とを含み、半導体層は、半導体材料を直線状に並んだ複数の薄膜トランジスタ素子が並ぶ方向と平行なストライプ形状に形成した複数のストライプパターンの一部により形成され、複数のストライプパターンの一部は、少なくとも一部が画素パターン領域の外のダミー領域に形成され、ストライプパターンと取出し電極とは、異なる層に形成されている、薄膜トランジスタアレイである。【００２１】
また、複数のストライプパターンの内の少なくとも１本が、平面視において複数の取出し電極の内の少なくとも１本と交差してもよい。【００２２】
また、取出し電極が絶縁性の基板の上に形成されてあってもよい。【００２３】
また、半導体層の上に、少なくとも層間絶縁膜層が形成され、取出し電極が層間絶縁膜層の上に形成されていてもよい。【００２４】
また、ダミー領域が画素パターン領域の外縁から１ｍｍ以上の幅の領域であってもよい。【００２５】
また、本発明の他の局面は、上述の薄膜トランジスタアレイが同一基板に複数個面付けされている薄膜トランジスタアレイ多面付け基板であって、ストライプパターンが少なくとも２つ以上の薄膜トランジスタアレイにわたって形成されている、薄膜トランジスタアレイ多面付け基板である。【００２６】
また、本発明の他の局面は、絶縁性の基板に、少なくともゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、半導体層とを含む薄膜トランジスタ素子がマトリクス状に並んだ画素パターン領域を形成する工程と、半導体層とは異なる層に、画素パターン領域に直線状に並んだ複数の薄膜トランジスタ素子のソース電極に電気的に接続された複数の取出し電極を形成する工程とを含み、画素パターン領域を形成する工程において、半導体層は、半導体材料を画素パターン領域に直線状に並んだ複数の薄膜トランジスタ素子が並ぶ方向と平行なストライプ形状に形成した複数のストライプパターンの一部により形成される、薄膜トランジスタアレイの製造方法である。【００２７】
また、画素パターン領域を形成する工程において、複数のストライプパターンを印刷により形成してもよい。【００２８】
また、本発明の他の局面は、上述の薄膜トランジスタアレイの製造方法を用いて複数の薄膜トランジスタアレイを同一基板に面付けする薄膜トランジスタアレイ多面付け基板の製造方法であって、半導体層は、少なくとも２つ以上の薄膜トランジスタアレイにわたってストライプ形状に形成される、薄膜トランジスタアレイ多面付け基板の製造方法である。
【発明の効果】
【００２９】
本発明によれば、配線設計の自由度が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイと、これを用いた薄膜トランジスタアレイ多面付け基板、およびこれらを低コストで製造する方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の一実施形態に係る薄膜トランジスタ素子の断面図である。
【図２】図２は、本発明の一実施形態に係る薄膜トランジスタアレイの平面図である。
【図３】図３は、本発明の一実施形態に係る薄膜トランジスタアレイの平面図である。
【図４】図４は、本発明の一実施形態に係る薄膜トランジスタアレイの部分断面図である。
【図５】図５は、本発明の変形例に係る薄膜トランジスタアレイの部分断面図である。
【図６】図６は、本発明の一実施形態に係る薄膜トランジスタアレイ多面付け基板の平面図である。
【図７】図７は、一般的な凸版印刷装置の一構成例を示す図である。
【図８】図８は、凸版印刷を用いて形成されたストライプ形状の半導体層を示す図である。
【図９】図９は、従来技術に係る薄膜トランジスタアレイを示す平面図である。
【図１０】図１０は、従来技術に係る薄膜トランジスタアレイを示す平面図である。
【図１１】図１１は、従来技術に係る薄膜トランジスタアレイを示す平面図である。
【図１２】図１２は、従来技術に係る薄膜トランジスタアレイ多面付け基板を示す平面図である。
【図１３】図１３は、従来技術に係る薄膜トランジスタアレイ多面付け基板を示す平面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。
【００３２】
本発明の一実施形態に係る薄膜トランジスタアレイ３０１に用いられるボトムコンタクト‐ボトムゲート型の薄膜トランジスタ素子３０２の断面図を図１に示す。
【００３３】
薄膜トランジスタ素子３０２は絶縁性の基板６０１上にゲート電極６０３、キャパシタ電極（図面では省略）が形成され、その上にはゲート絶縁膜６０２が積層される。ゲート絶縁膜６０２上には、ソース電極６０４とドレイン電極６０５とが形成される。ゲート絶縁膜６０２上の、平面視においてゲート電極６０３と重なるとともにソース電極６０４とドレイン電極６０５とに挟まれたチャネル領域に半導体層６０６が形成されることで薄膜トランジスタ素子３０２となる。薄膜トランジスタ素子３０２には、必要に応じて、半導体層６０６上に保護材料層６０７、層間絶縁膜６０８、上部画素電極などが適宜形成されてもよい（図面では一部省略）。
【００３４】
図２および図３に、発明の一実施形態に係る薄膜トランジスタアレイ３０１の平面図を示し、図４に、図３のＡ−Ａ’間の部分断面図を示す。図２では、層間絶縁膜６０８と後述する取出し電極３０３とを透過して示す。
【００３５】
図２および図３に示すように、薄膜トランジスタアレイ３０１は、複数の薄膜トランジスタ素子３０２をマトリクス状に並べて構成される画素パターン領域２０１と、複数の取出し電極３０３とを含む。複数の取出し電極３０３は、ソース電極６０４どうしが電気的に接続された状態で直線状に並んだ複数の薄膜トランジスタ素子３０２のソース電極６０４に電気的に接続されている。
【００３６】
また、薄膜トランジスタアレイ３０１は、半導体材料を、ソース電極６０４どうしが電気的に接続された複数の薄膜トランジスタ素子３０２が並ぶ方向と平行な、ストライプ形状に形成した複数のストライプパターン２０３を備える。ストライプパターン２０３が、薄膜トランジスタ素子３０２のチャネル領域上に形成されることで半導体層６０６が形成される。図４に示すように、ストライプパターン２０３と取出し電極３０３とは、異なる層に形成されている。
なお、図４、５などではゲート電極６０３やドレイン電極６０５の記載を省略している。
【００３７】
図２に示すように、画素パターン領域２０１の外縁から所定の幅の領域に、ストライプパターン２０３は形成されるが薄膜トランジスタ素子３０２は形成されないダミー領域２０２が設けられる。具体的には、図２に示すように、複数のストライプパターン２０３の少なくとも一部は長さ方向の両端部がダミー領域２０２に位置するように形成され、残りの一部は全体がダミー領域２０２に位置するように形成される。ダミー領域２０２を設けることにより、ストライプパターン２０３を印刷により形成した場合の、印刷領域２０４の端部付近での印刷不良の影響が半導体層６０６に及ぶことを抑制できる。このため、ダミー領域２０２を設けることにより、安定的なトランジスタ特性を有する薄膜トランジスタアレイ３０１を得ることができる。ダミー領域２０２の画素パターン領域２０１の外縁からの幅は、ダミー領域による効果を十分に得るためには１ｍｍ以上が好適である。一方で、５０ｍｍ以上にしてもダミー領域の効果には変化がなく、むしろ多面付け基板において面付け位置に強く制限がかかってしまうため、５０ｍｍ以下が適正範囲である。
【００３８】
図２から図４に示すように、画素パターン領域２０１の端部において、電気的に接続された複数のソース電極６０４はソース電極‐取出し電極接続部７０２を介して層間絶縁膜６０８上に形成された取出し電極３０３に接続されている。
【００３９】
取出し電極３０３は、薄膜トランジスタアレイ３０１と動作治具等の外部機器との接続を容易にするため、ソース電極‐取出し電極接続部７０２から延出した後、所定の領域内に集約されるように形成される。図４に示すように、薄膜トランジスタアレイ３０１では、ソース電極‐取出し電極接続部７０２は、一例として層間絶縁膜６０８に形成されたビアホールに設けられる。
【００４０】
薄膜トランジスタアレイ３０１では、図３に示すように、複数のストライプパターン２０３の内の少なくとも一部が、平面視において複数の取出し電極３０３の内の少なくとも一部と交差しているが、ストライプパターン２０３と取出し電極３０３とが別層に形成されるため、上述のような取出し電極３０３間のリークが発生しなくなる。取出し電極３０３の形成層については層間絶縁膜６０８上である必要はなく、例えば図５のように絶縁性の基板６０１上など、ストライプパターン２０３と異なる層に形成されていればどの層であっても良い。なお、この場合には、ソース電極‐取出し電極接続部７０２は、ゲート絶縁膜６０２に形成されたビアホールに設けられる。
【００４１】
薄膜トランジスタアレイ３０１は、どのようにダミー領域２０２を設計しても、取出し電極３０３間のリークを抑制できる（すなわち、配線設計の自由度が高い）ことから、ダミー領域２０２の印刷パターンを最適化することができる。例えば、図６に示すように薄膜トランジスタアレイ３０１を同一基板に複数個面付けされている多面付け基板の製造に際して、複数の薄膜トランジスタアレイ３０１間にダミー領域２０２を設けずに製造することができる。このように形成した薄膜トランジスタアレイ多面付け基板では、隣接する薄膜トランジスタアレイ３０１の端を繋げるように印刷することにより、ストライプパターン２０３を少なくとも２つ以上の薄膜トランジスタアレイ３０１にわたって形成することができる。このため、印刷により問題となる印刷領域２０４の端部での乾燥の発生を基板全体の端部のみに抑えることができる。その結果、安定的なトランジスタ特性を有する薄膜トランジスタアレイ３０１を製造できる。また、それぞれの薄膜トランジスタアレイ３０１に対してダミー領域２０２を設計する必要がないため、効率的により多くの面付けを行うことができる。この結果、低コストで薄膜トランジスタアレイ３０１を製造することができる。
【００４２】
以上では、ボトムコンタクト‐ボトムゲート型の薄膜トランジスタ素子３０２を用いた薄膜トランジスタアレイ３０１を例にして説明したが、用いる薄膜トランジスタ素子の形態はこれに限られるものではなく、トップコトンタクトやトップゲート型の薄膜トランジスタ素子であっても効果が得られるのであれば用いることができる。
【００４３】
絶縁性の基板６０１に用いられる材料は、特に限定されるものではないが、ガラス基板やシリコンウェハなどが利用しやすい。フレキシブルなトランジスタを形成したい場合にはフレキシブルな基板を用いることが必要である。その場合、一般的にはポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が用いられやすい。材料によって強度や耐熱性が異なるため、各製造プロセスに適した材料を選択すると良い。
【００４４】
ゲート電極６０３、ソース電極６０４、ドレイン電極６０５、取出し電極３０３などの電極材料に用いられる材料は、特に限定されるものではないが、一般的には金、白金、銀、ニッケル等金属や酸化物膜、導電性高分子などがある。また、各電極の形成方法は、特に限定されるものではなく、他層への影響を鑑みて蒸着やスパッタなどのドライプロセスや塗工、印刷などのウェットプロセスなどを用いることができる。
【００４５】
ゲート絶縁膜６０２に用いられる材料は、特に限定されるものではなく、ゲート絶縁膜６０２として十分な機能を果たすのであれば自由に選択できる。一般的には、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などや、ＰＥＴやＰＥＮ、ＰＥＳなどを用いても良い。
【００４６】
半導体層６０６に用いられる材料は、特に限定されるものではなく、有機半導体材料として一般的に用いられるものとして、ポリイオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれら誘導体といった高分子系材料、ペンタセン、テトラセン、銅フタロシアニン、ペニレン、およびそれら誘導体といった低分子材料などを用いることができる。
【００４７】
保護材料層６０７に用いられる材料は、特に限定されるものではないが、半導体層６０６にダメージを与えないことが最重要であるため、一般的にはフッ素系樹脂などが用いられやすい。半導体層６０６にダメージを与えないのであれば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などであってもよい。保護材料層６０７の形成に際しては凸版印刷法、反転オフセット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができる。
【００４８】
層間絶縁膜層６０８に用いられる材料は、特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料がある。層形成に際しては凸版印刷法、反転オフセット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができる。
【００４９】
ソース電極‐取出し電極接続部７０２に用いられる材料は、ゲート電極６０３、ソース電極６０４、ドレイン電極６０５、取出し電極３０３などの電極と同様の材料を用いることができるが、特に限定されるものではない。また、ソース電極‐取出し電極接続部７０２の形成方法は、ソース電極６０４と取出し電極３０３の電気的な接続が十分得られるのであれば特に限定されるものではなく、他層への影響を鑑みて蒸着やスパッタなどのドライプロセスや塗工、印刷などのウェットプロセスなどを用いることができる。
【００５０】
以上説明したように、本発明によれば、薄膜トランジスタアレイ３０１は、複数の薄膜トランジスタ素子３０２のソース電極６０４に電気的に接続された取出し電極３０３が、ストライプパターン２０３と異なる層に形成される。これによって、ストライプパターン２０３を複数の取出し電極３０３と交差させることなく、形成することができる。そのため、取出し電極３０３の配線設計の自由度が高まる。また、薄膜トランジスタアレイ３０１のサイズを大きくすることなく十分なダミー領域２０２を確保でき、安定的なトランジスタ特性を有するが得られる。また、多面付け基板にて薄膜トランジスタアレイ３０１を作製する場合には、ダミー領域２０２を必要最小限まで減らすことができるため、より多くの多面付け設計として、低コストで薄膜トランジスタアレイ３０１を製造することができる。
【実施例】
【００５１】
（実施例１）
実施例１に係る薄膜トランジスタアレイ３０１を以下の手順で製造した。製造した薄膜トランジスタアレイ３０１には、縦５０個、横２００個の薄膜トランジスタ素子３０２が、縦２．５ｃｍ、横１０ｃｍの領域に縦横５００μｍの等間隔に配置されている。ダミー領域２０２は、画素パターン領域２０１の外縁から１．０ｍｍの幅の帯状領域とした。【００５２】
初めに、厚さ０．７ｍｍの無アルカリガラスを絶縁性の基板６０１として、銀インクをインクジェット法により印刷し、ホットプレート上、１８０℃で１時間焼成を行い、膜厚１００ｎｍのゲート電極６０３及びキャパシタ電極を形成した。【００５３】
次に、感光性アクリル樹脂をスピンコート法により塗布し、マスク露光、アルカリ現像液による現像を行いパターンを形成し（フォトリソグラフィ法）、１８０℃で１時間焼成を行い、膜厚１μｍのゲート絶縁膜６０２を形成した。ゲート絶縁膜６０２に設けるソース電極‐取出し電極接続部７０２の箇所には、ビアホールを形成した。【００５４】
次に、ゲート絶縁膜６０２上に、銀インクをインクジェット法により印刷し、ホットプレート上、１８０℃で１時間焼成を行い、膜厚１００ｎｍのソース電極６０４、ドレイン電極６０５を形成し、チャネル領域を画定した。【００５５】
次に、半導体材料として、ＴＩＰＳペンタセンをテトラリンで１．０重量％になるように調液した半導体インクを用い、フレキソ印刷によって印刷を行い、半導体材料からなるストライプパターン２０３を形成した。フレキソ印刷に用いた印刷機は図７に示したものを用いた。凸版として、感光性樹脂凸部が幅５０μｍ、長さ１０．２ｃｍのストライプ形状で、５００μｍ間隔で５４本並んで形成されたものを用いた。薄膜トランジスタアレイ３０１中では、最大で５０個の薄膜トランジスタ素子３０２を跨ぐことができるストライプパターン２０３が２００列並ぶように印刷を行った。印刷後、オーブンを用いて１５０℃で１時間、減圧下（約１ｈＰａ）にて乾燥を行った。【００５６】
次に、含フッ素化合物であるフッ素系樹脂を用い、フレキソ印刷によって保護材料層６０７を形成した。フレキソ印刷に用いた印刷機は図７に示したものを用いた。凸版として、ストライプ形状に感光性樹脂凸部が形成されたものを用い、保護材料層６０７がストライプパターン２０３を全面カバーするように印刷した。印刷後、ホットプレート上、１５０℃で１時間乾燥を行った。【００５７】
次に、感光性アクリル樹脂を、スピンコート法で塗布し、ゲート絶縁膜６０２と同様にフォトリソグラフィ法によってパターニングを行い、層間絶縁膜６０８を形成した。【００５８】
次に、層間絶縁膜６０８上に銀インクをインクジェット法により印刷、ホットプレート上、１５０℃で１時間乾燥を行い、膜厚１００ｎｍの取出し電極３０３を形成した。【００５９】
次に、銀ペーストをスクリーン印刷法により印刷し、ソース電極‐取出し電極接続部７０２と上部画素電極とを形成した。【００６０】
以上の手順により製造された薄膜トランジスタアレイ３０１を駆動素子に用いた電気泳動型の電子ペーパー表示装置を製造した。【００６１】
（実施例２）
ゲート電極６０３の形成と同時に取出し電極３０３を絶縁性の基板６０１上に形成し、実施例１と同様にゲート絶縁膜やビアホールを形成した。さらにソース電極６０４、ドレイン電極６０５形成後に、銀ペーストをスクリーン印刷してソース電極‐取出し電極接続部７０２を形成したこと以外は、実施例１と同様の方法で実施例２に係る薄膜トランジスタアレイを製造した。また、これを用いた電気泳動型の電子ペーパー表示装置を製造した。【００６２】
（比較例１）
ソース電極６０４をゲート絶縁膜６０２上において延伸させることにより取出し電極３０３を形成して、薄膜トランジスタアレイ４０１として形成したこと以外は、実施例１と同様とした。すなわち、比較例１では、ストライプパターン２０３と取出し電極とを同じ層に形成した。また、これを用いた電気泳動型の電子ペーパー表示装置を製造した。【００６３】
（比較例２）
感光性樹脂凸部が幅５０μｍ、長さ１０ｃｍのストライプ形状で、５００μｍ間隔で５０本並んで形成されたものを用いたこと、すなわち、ダミー領域２０２にストライプパターン２０３が形成されないこと以外は、実施例１と同様とした。また、これを用いた電気泳動型の電子ペーパー表示装置を製造した。【００６４】
＜評価＞
こうして作製した実施例１〜２及び比較例１〜２に係る薄膜トランジスタアレイ３０１、４０１のそれぞれで作製した電子ペーパー表示装置について、１ｍｍ角サイズに白および黒の四角を交互に並べて表示し、白を黒、黒を白になるように書き換えを複数回行い、その結果について比較を行った。【００６５】
実施例１、実施例２の表示では特に問題なく、良好な画像を得られた。比較例１では、白黒の書き換えにおいてコントラスト不良が見られる画素がいくつか見られた。比較例２では、表示部の端部において不良が見られた。【００６６】
比較例１では、複数の画素にてリークによるオンオフ比の悪化が発生していると考えられる。また比較例２では、表示部の端部にあたる薄膜トランジスタ素子に半導体層の印刷不良が見られた。【００６７】
以上の結果から、本発明に係る薄膜トランジスタアレイ３０１の構造によって、安定的なトランジスタ特性を有する薄膜トランジスタアレイが得られることが確認できた。
【産業上の利用可能性】
【００６８】
本発明は、配線設計の自由度が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイを低コストで製造したい場合に有用である。
【符号の説明】
【００６９】
１０１    基板定盤
１０２    被印刷基板
１０３    インクチャンバー
１０４    ドクター
１０５    インク
１０６    アニロックスロール
１０７    版胴
１０８    凸版
１０９    印刷物
１１０    凸部
２０１    画素パターン領域
２０２    ダミー領域
２０３    ストライプパターン
２０４    印刷領域
３０１    薄膜トランジスタアレイ
３０２    薄膜トランジスタ素子
３０３    取出し電極
３０４    基板
４００〜４０２    従来技術に係る薄膜トランジスタアレイ
４０３    配線‐半導体接触領域
４０４    配線‐半導体接触緩衝領域
５０１    薄膜トランジスタアレイ多面付け基板
６０１    絶縁性の基板
６０２    ゲート絶縁膜（層）
６０３    ゲート電極
６０４    ソース電極
６０５    ドレイン電極
６０６    半導体（層）
６０７    保護材料（層）
６０８    層間絶縁膜（層）
７０１    薄膜トランジスタアレイ
７０２    ソース電極‐取出し電極接続部
【図１】
2019203200.tif 000003
【図２】
2019203200.tif 000004
【図３】
2019203200.tif 000005
【図４】
2019203200.tif 000006
【図５】
2019203200.tif 000007
【図６】
2019203200.tif 000008
【図７】
2019203200.tif 000009
【図８】
2019203200.tif 000010
【図９】
2019203200.tif 000011
【図１０】
2019203200.tif 000012
【図１１】
2019203200.tif 000013
【図１２】
2019203200.tif 000014
【図１３】
2019203200.tif 000015
【国際調査報告】
2019203200.tif 000016
2019203200.tif 000017
2019203200.tif 000018
2019203200.tif 000019