(57)【要約】【課題】製造コストの増加を抑えつつ、積層された光電変換膜から画素信号を効率的に出力、転送することが可能な画素トランジスタ及びその配線を有する固体撮像素子及びその製造方法を提供する。【解決手段】半導体基板と、前記半導体基板上に設けられた第１の光電変換部と、前記第１の光電変換部と積層するように設けられ、前記第１の光電変換部を制御する複数の画素トランジスタを含む制御部と、を備え、前記第１の光電変換部は、第２の電極と、前記第２の電極の上方に設けられた、光を電荷に変換する第１の光電変換膜と、前記第１の光電変換膜上に設けられた第１の電極と、を含み、前記複数の画素トランジスタは、前記電荷を増幅して画素信号として出力する増幅トランジスタを含み、前記増幅トランジスタのチャネル形成領域は、酸化物半導体層からなる、固体撮像素子を提供する。【選択図】図７
2019225250.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた第１の光電変換部と、
前記第１の光電変換部と積層するように設けられ、前記第１の光電変換部を制御する複数の画素トランジスタを含む制御部と、
を備え、
前記第１の光電変換部は、
第２の電極と、
前記第２の電極の上方に設けられた、光を電荷に変換する第１の光電変換膜と、
前記第１の光電変換膜上に設けられた第１の電極と、
を含み、
前記複数の画素トランジスタは、前記電荷を増幅して画素信号として出力する増幅トランジスタを含み、
前記増幅トランジスタのチャネル形成領域は、酸化物半導体層からなる、
固体撮像素子。
【請求項２】
前記複数の画素トランジスタは、
前記第１の光電変換部から前記電荷を転送する転送トランジスタをさらに含み、
前記転送トランジスタのチャネル形成領域は、酸化物半導体層からなる、
請求項１に記載の固体撮像素子。
【請求項３】
前記複数の画素トランジスタは、
蓄積した前記電荷をリセットするリセットトランジスタと、
選択信号に従って前記画素信号を出力する選択トランジスタと、
をさらに含み、
前記リセットトランジスタ及び前記選択トランジスタの内の少なくとも一方のチャネル形成領域は、酸化物半導体層からなる、
請求項１に記載の固体撮像素子。
【請求項４】
前記増幅トランジスタのチャネル形成領域は、前記複数の画素トランジスタのうちの、前記増幅トランジスタ以外の少なくとも１つの前記画素トランジスタのチャネル形成領域と共通する酸化物半導体層からなる、
請求項１に記載の固体撮像素子。
【請求項５】
前記酸化物半導体層は、前記制御部と積層するように設けられる、請求項１に記載の固体撮像素子。
【請求項６】
前記第１の光電変換膜は、有機系光電変換膜からなる、請求項１に記載の固体撮像素子。
【請求項７】
前記半導体基板は、光を電荷に変換する第２の光電変換部を含む、請求項１に記載の固体撮像素子。
【請求項８】
前記制御部は、前記第１の光電変換部と前記半導体基板との間に設けられる、請求項７に記載の固体撮像素子。
【請求項９】
前記制御部と前記半導体基板との間に設けられた、光を電荷に変換する第３の光電変換部をさらに備える、請求項８に記載の固体撮像素子。
【請求項１０】
前記第１の光電変換部は、前記制御部と前記半導体基板との間に設けられる、請求項７に記載の固体撮像素子。
【請求項１１】
前記第１の光電変換部と前記半導体基板との間に設けられた、光を電荷に変換する第３の光電変換部をさらに備える、請求項１０に記載の固体撮像素子。
【請求項１２】
前記第３の光電変換部は、光を電荷に変換する、有機光電変換膜からなる第３の光電変換膜を含む、請求項９に記載の固体撮像素子。
【請求項１３】
前記制御部は、
前記酸化物半導体層とそれぞれ積層されて設けられる、
前記複数の画素トランジスタを駆動する複数の駆動配線を有する駆動配線層と、
前記複数の画素トランジスタに電源電圧を印加する複数の電源配線及び画素信号が伝達される複数の信号配線を有する電源信号配線層と、
前記複数の画素トランジスタの複数のゲート電極を有するゲート電極層と、
を含む、
請求項１に記載の固体撮像素子。
【請求項１４】
前記駆動配線は、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮのうちの少なくともいずれかからなる、請求項１３に記載の固体撮像素子。
【請求項１５】
前記電源配線、前記信号配線及び前記ゲート電極のうちの少なくとも１つは、透明導電膜からなる、請求項１３に記載の固体撮像素子。
【請求項１６】
前記信号配線の配線幅は、前記駆動配線に比べて広い、請求項１３に記載の固体撮像素子。
【請求項１７】
前記ゲート電極層は、前記複数の画素トランジスタを取り囲むシールド電極をさらに有する、請求項１３に記載の固体撮像素子。
【請求項１８】
前記第１の光電変換部は、絶縁膜を介して前記第１の光電変換膜と接する蓄積用制御膜をさらに含む、請求項１に記載の固体撮像素子。
【請求項１９】
前記第１の光電変換部は、前記半導体基板の上方から見て、互いに線対称の関係にある、２つの画素区画を含む、請求項１に記載の固体撮像素子。
【請求項２０】
半導体基板の上方に、画素トランジスタのチャネル形成領域となる酸化物半導体層を形成し、
前記酸化物半導体層の上方に、複数の画素トランジスタの複数のゲート電極を含むゲート電極層を形成し、
前記ゲート電極層の上方に、前記複数の画素トランジスタに電源電圧を印加する複数の電源配線及び画素信号が伝達される複数の信号配線を含む電源信号配線層を形成し、
前記電源信号配線層の上方に、前記複数の画素トランジスタを駆動する複数の駆動配線を含む駆動配線層を形成し、
前記駆動配線層の上方に、第２の電極を形成し、
前記第２の電極の上方に、第１の光電変換膜を形成し、
前記第１の光電変換膜上に、第１の電極を形成する、
ことを含む、固体撮像素子の製造方法。
【請求項２１】
前記第１の電極上に第１の封止膜を形成することと、
第２の光電変換部、及び、当該第２の光電変換部上に設けられた第２の封止膜を有する別の半導体基板と、前記半導体基板とを、前記第１及び第２の封止膜が互いに対向するように接合することと、
をさらに含む、請求項２０に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（固体撮像素子）においては、画素サイズが縮小されることに伴って、単位画素に入射する光量が減少することから、感度が低下し、Ｓ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓｅ）比の低下が生じるようになった。また、上述の各種のイメージセンサにおいては、原色カラーフィルタを用いた、赤色、緑色及び青色の光をそれぞれ検出する画素を平面上に配列させた構成（例えば、ベイヤー配列）が広く用いられている。このような構成の場合、例えば、赤色光を検出する画素においては、緑色光及び青色光は、当該画素の有するカラーフィルタを透過し難いことから、当該画素において光電変換されることはなく、すなわち、検出されることはない。従って、上述のような構成の場合、画素毎に、特定の１つの色の光を検出し、他の色の光を検出することができないことから、各画素に入射した光を十分に利用しているとは言えず、言い換えると、画素感度の観点からは損失が生じていると言える。【０００３】
上述のような状況を解決する方法としては、単位画素において、それぞれ赤色光、緑色光及び青色光により光電変換を行うことができる光電変換膜を縦方向に３層積層し、１つの単位画素で３色の光を検出することができるイメージセンサを挙げることができる（例えば、下記特許文献１）。また、１つの単位画素で３色の光を検出することができる他のイメージセンサとしては、赤色光及び青色光をそれぞれ検出する２つのフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ；ＰＤ）が積層されたシリコン基板と、当該シリコン基板の上方に設けられ、緑色光による光電変換を行うことができる光電変換膜とを有するイメージセンサを挙げることができる（例えば、下記特許文献２）。【０００４】
さらに、詳細には、下記特許文献２の開示のような、２つのＰＤが積層されたシリコン基板と、当該シリコン基板の上方に設けられた光電変換膜とを有するイメージセンサにおいて、画素信号を取り出すための回路構成については、以下のようなものが挙げられる。例えば、下記特許文献３に開示されるように、上記回路が形成された回路形成層が、イメージセンサの受光面（光が入射する側）の反対側に形成された、裏面照射型構造を挙げることができる。また、下記特許文献４に開示されるように、シリコン基板の上方に設けられた光電変換膜の直下に、光電変換によって得られた電荷を蓄積し、転送を行うための半導体層と、絶縁膜を介して上記半導体層と対向する蓄積用電極とが設けられた構造を挙げることができる。さらに、下記特許文献５〜６には、上記回路構成に含まれる各種の画素トランジスタのチャネル形成領域を酸化物半導体層によって構成することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−５１１１５号公報
【特許文献２】特開２００３−３３２５５１号公報
【特許文献３】特開２０１１−２９３３７号公報
【特許文献４】特開２０１７−１５７８１６号公報
【特許文献５】特開２００９−１０５３８１号公報
【特許文献６】特開２００９−２６７９１２号公報
【特許文献７】特表２００９−５３５８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したイメージセンサ（固体撮像素子）においては、基板上方に設けられた光電変換膜で発生した電荷を画素信号として出力するために、複数の画素トランジスタ（例えば、増幅トランジスタ、転送トランジスタ、リセットトランジスタ等）と、これら画素トランジスタを接続するための配線とを設けることとなる。イメージセンサの特性を向上させ、且つ、製造コストの増加を抑えるためには、画素トランジスタ及び配線を、好適な構成で、好適な位置に配置することが求められる。しかしながら、従来の提案においては、画素トランジスタ及び配線の好適な構成及び位置については、具体的に検討されてはいなかった。また、画素トランジスタの構成及び位置について開示されていた場合であっても、当該開示は、画素信号を効率的に、出力、転送することができるような効果的な構成及び配置であり、且つ、製造コストの増加を抑えることができているとは、言い難かった。【０００７】
そこで、このような状況を鑑みて、本開示では、製造コストの増加を抑えつつ、画素信号を効率的に出力、転送することが可能な画素トランジスタ及び配線を有する、新規且つ改良された固体撮像素子及びその製造方法を提案する。
【課題を解決するための手段】
【０００８】
本開示によれば、半導体基板と、前記半導体基板上に設けられた第１の光電変換部と、前記第１の光電変換部と積層するように設けられ、前記第１の光電変換部を制御する複数の画素トランジスタを含む制御部と、を備え、前記第１の光電変換部は、第２の電極と、前記第２の電極の上方に設けられた、光を電荷に変換する第１の光電変換膜と、前記第１の光電変換膜上に設けられた第１の電極と、を含み、前記複数の画素トランジスタは、前記電荷を増幅して画素信号として出力する増幅トランジスタを含み、前記増幅トランジスタのチャネル形成領域は、酸化物半導体層からなる、固体撮像素子が提供される。【０００９】
さらに、本開示によれば、半導体基板の上方に、画素トランジスタのチャネル形成領域となる酸化物半導体層を形成し、前記酸化物半導体層の上方に、複数の画素トランジスタの複数のゲート電極を含むゲート電極層を形成し、前記ゲート電極層の上方に、前記複数の画素トランジスタに電源電圧を印加する複数の電源配線及び画素信号が伝達される複数の信号配線を含む電源信号配線層を形成し、前記電源信号配線層の上方に、前記複数の画素トランジスタを駆動する複数の駆動配線を含む駆動配線層を形成し、前記駆動配線層の上方に、第２の電極を形成し、前記第２の電極の上方に、第１の光電変換膜を形成し、前記第１の光電変換膜上に、第１の電極を形成する、ことを含む、固体撮像素子の製造方法が提供される。
【発明の効果】
【００１０】
以上説明したように本開示によれば、製造コストの増加を抑えつつ、画素信号を効率的に出力、転送することが可能な画素トランジスタ及び配線を有する、固体撮像素子及びその製造方法を提供することができる。【００１１】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１２】
【図１】本開示の第１の実施形態に係る固体撮像装置１の平面構成例を示す説明図である。
【図２】本開示の第１の実施形態に係る固体撮像装置１の平面構成の概略図である。
【図３】図２のＡ―Ａ´線に沿って固体撮像装置１を切断した際の断面図である。
【図４】図２のＢ―Ｂ´線に沿って固体撮像装置１を切断した際の断面図である。
【図５】本開示の第１の実施形態に係るＰＤ１及びＰＤ２の等価回路図である。
【図６】本開示の第１の実施形態に係るＰＤ３の等価回路図である。
【図７】本開示の第１の実施形態に係る画素１００の断面図の一部である。
【図８】図７のａ―ａ´線に沿って画素１００を切断した際の断面図である。
【図９】図７のｂ―ｂ´線に沿って画素１００を切断した際の断面図である。
【図１０】図７のｃ―ｃ´線に沿って画素１００を切断した際の断面図である。
【図１１】図７のｄ―ｄ´線に沿って画素１００を切断した際の断面図である。
【図１２】本開示の第１の実施形態にかかる画素１００の製造工程を説明するための断面図（その１）である。
【図１３】本開示の第１の実施形態にかかる画素１００の製造工程を説明するための断面図（その２）である。
【図１４】本開示の第１の実施形態にかかる画素１００の製造工程を説明するための断面図（その３）である。
【図１５】本開示の第２の実施形態に係る画素１００の断面図の一部である。
【図１６】本開示の第２の実施形態にかかる画素１００の製造工程を説明するための断面図である。
【図１７】本開示の実施形態に係る固体撮像装置１を有する撮像装置を含む電子機器の一例を示す説明図である。
【図１８】本開示の第４の実施形態に係る画素１００の断面図の一部である。
【図１９】図１８のｆ―ｆ´線に沿って画素１００を切断した際の断面図である。
【図２０】図１８のｅ―ｅ´線に沿って画素１００を切断した際の断面図である。
【図２１】図１８のｂ―ｂ´線に沿って画素１００を切断した際の断面図である。
【図２２】本開示の第４の実施形態の変形例１に係る画素１００の断面図の一部である。
【図２３】本開示の第４の実施形態の変形例２に係る画素１００の断面図の一部である。
【図２４】内視鏡手術システムの概略的な構成の一例を示す図である。
【図２５】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
【図２６】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２７】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
また、本明細書及び図面において、実質的に同一又は類似の機能構成を有する複数の構成要素を、同一の符号の後に異なる数字を付して区別する場合がある。ただし、実質的に同一又は類似の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。また、異なる実施形態の類似する構成要素については、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、類似する構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。
【００１５】
また、以下の説明で参照される図面は、本開示の一実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される固体撮像素子は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。また、固体撮像素子の断面図を用いた説明においては、固体撮像素子の積層構造の上下方向は、固体撮像素子に対して光が入射する入射面を上とした場合の相対方向に対応し、実際の重力加速度に従った上下方向とは異なる場合がある。
【００１６】
また、以下の説明においては、大きさや形状に関する表現は、数学的に定義される数値と同一の値や幾何学的に定義される形状だけを意味するものではなく、固体撮像素子の製造工程において工業的に許容される程度の違い等がある場合やその形状に類似する形状をも含む。
【００１７】
さらに、以下の回路構成の説明においては、特段の断りがない限りは、「接続」とは、複数の要素の間を電気的に接続することを意味する。加えて、以下の説明における「接続」には、複数の要素を直接的に、且つ、電気的に接続する場合だけでなく、他の要素を介して間接的に、且つ、電気的に接続する場合も含むものとする。
【００１８】
なお、説明は以下の順序で行うものとする。
１．本発明者らが本開示に係る実施形態を創作するに至った背景
２．第１の実施形態
２．１  固体撮像装置の概略構成
２．２  画素の概略構成
２．３  画素の等価回路
２．４  多層配線層の詳細構成
２．５  製造方法
２．６  変形例
３．第２の実施形態
３．１  多層配線層の詳細構成
３．２  製造方法
４．第３の実施形態
５．第４の実施形態
５．１  実施形態
５．２  変形例１
５．３  変形例２
６．内視鏡手術システムへの応用例
７．移動体への応用例
８．まとめ
９．補足
【００１９】
＜＜１．  本発明者らが本開示に係る実施形態を創作するに至った背景＞＞
まず、本開示に係る各実施形態の詳細を説明する前に、本発明者らが本開示に係る実施形態を創作するに至った背景について説明する。
【００２０】
先に説明したように、イメージセンサにおいては、画素サイズが縮小されることに伴って、単位画素に入射する光量が減少することから、感度が低下し、Ｓ／Ｎ比の低下が生じるようになった。また、イメージセンサにおいては、例えば、原色カラーフィルタを用いた、赤色、緑色及び青色の光をそれぞれ検出する画素を平面上にベイヤー配列させた構成が広く用いられている。このような構成の場合、画素毎に、特定の１つの色の光を検出し、他の色の光を検出することができないことから、各画素に入射した光を十分に利用していないため、画素感度の観点からは損失が生じていると言える。さらに、このような損失を補間するために補間処理を行うことが考えられるが、補間処理によって画素で実際に検出されていない色の色信号を生成する際には、実際の色とは異なる色の信号が生成される、すなわち、偽色が生じる場合がある。
【００２１】
そこで、上述のような状況を解決する方法としては、単位画素において、それぞれ赤色光、緑色光及び青色光により光電変換を行うことができる光電変換膜を縦方向に３層積層し、１つの端位画素で３色の光を検出することができるイメージセンサを挙げることができる（例えば、上記特許文献１）。また、赤色光及び青色光をそれぞれ検出する２つのＰＤが積層されたシリコン基板と、当該シリコン基板の上方に設けられ、緑色光による光電変換を行うことができる光電変換膜とを有するイメージセンサを挙げることができる（例えば、上記特許文献２）。
【００２２】
さらに、先に説明したように、２つのＰＤが積層されたシリコン基板と、当該シリコン基板の上方に設けられた光電変換膜とを有するイメージセンサにおいて、画素信号を取り出すための回路構成については、以下のようなものが挙げられる。例えば、上記特許文献３に開示されるように、上記回路が形成された回路形成層が、イメージセンサの受光面の反対側に形成された、裏面照射型構造を挙げることができる。当該構造の場合には、シリコン基板内のＰＤと、シリコン基板の上方に設けられた光電変換膜との間には、回路や配線等が設けられていない。従って、当該構造によれば、同一画素内の積層方向（縦方向）において、ＰＤと光電変換膜との間の距離を短くすることが可能となる。その結果、当該構造においては、各色のＦ値依存を抑制することができ、各色間の感度の違いを小さくすることができる。
【００２３】
また、上記特許文献４に開示されるように、シリコン基板の上方に設けられた光電変換膜の直下に、光電変換によって得られた電荷を蓄積し、転送を行うための半導体層と、絶縁膜を介して上記半導体層と対向する蓄積用電極とが設けられた構造を挙げることができる。当該構造においては、光電変換膜による光電変換によって発生した電荷を、１種のキャパシタのように光電変換膜に効率的に蓄えることができる。さらに、当該構造においては、光電変換膜に電荷を蓄積することができることから、露光開始時に、シリコン基板内に設けられた電荷蓄積部（フローティングディフュージョン部）を完全空乏化し、電荷を消去することが可能となる。その結果、当該構造によれば、上記電荷蓄積部の電荷によるｋＴＣ雑音（電荷の熱的な揺らぎによって生じる雑音）の増加により、ランダムノイズが悪化し、イメージセンサの撮像画質が低下するといった現象の発生を抑制することができる。
【００２４】
そして、上述した各種のイメージセンサ（固体撮像素子）においては、基板上方に設けられた光電変換膜で発生した電荷を画素信号として出力するために、複数の画素トランジスタと、これら画素トランジスタを接続するための配線とを設けることとなる。イメージセンサの特性を向上させ、且つ、製造コストの増加を抑えるためには、画素トランジスタ及び配線を、好適な構成で、好適な位置に配置することが求められる。
【００２５】
しかしながら、従来の提案においては、画素トランジスタ及び配線の好適な構成及び位置については、具体的に検討されてはいなかった。また、画素トランジスタの構成及び位置について開示されていた場合であっても、当該開示は、画素信号を効率的に、出力、転送することができるような効果的な構成及び配置であり、且つ、製造コストの増加を抑えることができているとは、言い難かった。
【００２６】
そこで、このような状況を鑑みて、本発明者らは、製造コストの増加を抑えつつ、基板上方に設けられた光電変換膜で発生した電荷による画素信号を効率的に、出力、転送することが可能な画素トランジスタ及び配線を有する固体撮像素子に係る実施形態を創作するに至った。以下に、本開示に係る実施形態の詳細について順次説明する。
【００２７】
＜＜２．  第１の実施形態＞＞
＜２．１  固体撮像装置の概略構成＞
まずは、図１を参照して、本開示の第１の実施形態に係る固体撮像装置１の概略構成について説明する。図１は、本実施形態に係る固体撮像装置１の平面構成例を示す説明図である。図１に示すように、本実施形態に係る固体撮像装置１は、例えばシリコンからなる半導体基板３００上に、複数の画素（固体撮像素子）１００がマトリック状に配置されている画素アレイ部１０と、当該画素アレイ部１０を取り囲むように設けられた周辺回路部８０とを有する。さらに、上記固体撮像装置１には、当該周辺回路部８０として、垂直駆動回路部３２、カラム信号処理回路部３４、水平駆動回路部３６、出力回路部３８、制御回路部４０等が含まれる。以下に、本実施形態に係る固体撮像装置１の各ブロックの詳細について説明する。
【００２８】
（画素アレイ部１０）
画素アレイ部１０は、半導体基板３００上にマトリックス状に２次元配置された複数の画素１００を有する。さらに、複数の画素１００には、画像生成用の画素信号を生成する通常画素と、焦点検出用の画素信号を生成する１対の位相差検出用画素とが含まれている。なお、ここで画素１００とは、各色の光を検出し、検出結果を出力する際に、色ごとに１つの結果を出力する１つのユニットとしてとらえることができる固体撮像素子（単位画素）のことを意味する。各画素１００は、複数の光電変換素子と、複数の画素トランジスタ（例えばＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ）（図示省略）とを有している。さらに詳細には、当該画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタ等を含むことができる。なお、これら画素トランジスタによる回路（接続構成）の詳細については、後述する。
【００２９】
（垂直駆動回路部３２）
垂直駆動回路部３２は、例えばシフトレジスタによって形成され、画素駆動配線４２を選択し、選択された画素駆動配線４２に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路部３２は、画素アレイ部１０の各画素１００を行単位で順次垂直方向（図１中の上下方向）に選択走査し、各画素１００の光電変換素子の受光量に応じて生成された電荷に基づく画素信号を、垂直信号線４４を通して後述するカラム信号処理回路部３４に供給する。
【００３０】
（カラム信号処理回路部３４）
カラム信号処理回路部３４は、画素１００の列ごとに配置されており、１行分の画素１００から出力される画素信号に対して画素列ごとにノイズ除去等の信号処理を行う。例えば、カラム信号処理回路部３４は、画素固有の固定パターンノイズを除去するためにＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関２重サンプリング)及びＡＤ（Ａｎａｌｏｇ−Ｄｅｇｉｔａｌ）変換等の信号処理を行う。
【００３１】
（水平駆動回路部３６）
水平駆動回路部３６は、例えばシフトレジスタによって形成され、水平走査パルスを順次出力することによって、上述したカラム信号処理回路部３４の各々を順番に選択し、カラム信号処理回路部３４の各々から画素信号を水平信号線４６に出力させることができる。
【００３２】
（出力回路部３８）
出力回路部３８は、上述したカラム信号処理回路部３４の各々から水平信号線４６を通して順次に供給される画素信号に対し、信号処理を行い出力することができる。出力回路部３８は、例えば、バッファリング（ｂｕｆｆｅｒｉｎｇ）を行う機能部として機能してもよく、もしくは、黒レベル調整、列ばらつき補正、各種デジタル信号処理等の処理を行ってもよい。なお、バッファリングとは、画素信号のやり取りの際に、処理速度や転送速度の差を補うために、一時的に画素信号を保存することをいう。また、入出力端子４８は、外部装置との間で信号のやり取りを行うための端子である。
【００３３】
（制御回路部４０）
制御回路部４０は、入力クロックと、動作モードなどを指令するデータを受け取り、また画素１００の内部情報等のデータを出力することができる。すなわち、制御回路部４０は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路部３２、カラム信号処理回路部３４及び水平駆動回路部３６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路部４０は、生成したクロック信号や制御信号を、垂直駆動回路部３２、カラム信号処理回路部３４及び水平駆動回路部３６等に出力する。
【００３４】
なお、本実施形態に係る固体撮像装置１の平面構成例は、図１に示される例に限定されるものではなく、例えば、他の回路部等を含んでもよく、特に限定されるものではない。
【００３５】
＜２．２  画素の概略構成＞
以上、本実施形態に係る固体撮像装置１の概略構成について説明した。次に、図２から図４を参照して、本実施形態に係る画素１００の積層の概略構成について説明する。図２は、本実施形態に係る固体撮像装置１の平面構成を模式的に示した概略図である。また、図３は、図２のＡ―Ａ´線に沿って固体撮像装置１を切断した際の断面図であり、図４は、図２のＢ―Ｂ´線に沿って固体撮像装置１を切断した際の断面図である。なお、図３及び図４においては、わかりやすくするために、多層配線層１２０等の積層構造については簡略化して図示している。
【００３６】
なお、以下に説明する第１の実施形態においては、特段の断りが無い限り、ＰＤ１及びＰＤ２の上部電極（第１の電極）１１０、２１０及び下部電極（第２の電極）１１６、２１６は、図３、図４及び図７に示される画素１００における積層構造における位置に従って、定義されるものとする。ただし、第２の実施形態においては、ＰＤ１及びＰＤ２の上部電極１１０、２１０及び下部電極１１６、２１６は、図１５に示される画素１００における積層構造における位置に従って定義されず、第１の実施形態における上部電極１１０、２１０と同様に機能を持つ電極を上部電極１１０、２１０と呼び、第１の実施形態における下部電極１１６、２１６と同様に機能を持つ電極を下部電極１１６、２１６と呼ぶ。
【００３７】
図２に示すように、本実施形態に係る固体撮像装置１は、先に説明したように、中央に配置された複数の画素１００がマトリック状に配置されている画素アレイ部１０を有する。さらに、当該固体撮像装置１は、上記画素アレイ部１０を取り囲むように、各画素１００の対応する画素トランジスタ（図示省略）の一部が設けられる画素トランジスタ領域７０と、画素トランジスタ領域７０の外周部に設けられた周辺回路部８０とを有する。詳細には、図３は、図２のＡ―Ａ´線に沿って固体撮像装置１を切断した、すなわち、画素アレイ部１０と画素トランジスタ領域７０とを跨るように切断した際の断面図に対応する。また、図４は、図２のＢ―Ｂ´線に沿って固体撮像装置１を切断した、すなわち、画素アレイ部１０を切断した際の断面図に対応する。さらに、図４においては、半導体基板３００の平面上において２次元的に並んだ２つの画素１００の断面を図示している。
【００３８】
以下の説明においては、画素１００の下側に位置する半導体基板３００から、半導体基板３００の上方に位置する光電変換素子（ＰＤ）２、ＰＤ１に向かう順に従って、画素１００の積層構造を説明する。言い換えると、以下の説明では、図３及び図４の下側に示される半導体基板３００から、上側に示されるＰＤ２、ＰＤ１の順で、画素１００の積層構造を説明する。
【００３９】
詳細には、図３及び図４に示すように、画素１００（もしくは、画素１００ａ、１００ｂ）においては、例えばシリコンからなる半導体基板３００の第１の導電型（例えばＰ型）を持つ半導体領域に、第２の導電型（例えばＮ型）を持つ半導体領域３１２ａが設けられている。半導体領域３１２ａと、当該半導体領域３１２ａの直下に位置する、第１の導電型（例えばＰ型）を持つ半導体領域３１２ｂとによるＰＮ接合によって、光電変換素子（ＰＤ）３（第２の光電変換部）が形成される。なお、本実施形態においては、ＰＤ３は、例えば、赤色光（例えば、６２０ｎｍ〜７５０ｎｍの波長を持つ光）を吸収して電荷を発生する光電変換素子である。
【００４０】
また、半導体基板３００の、半導体領域３１２ａに対して反対側（言い換えると、受光面の反対側）には（図３及び図４中の下側）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成される配線３０６を含む配線層が設けられている。当該配線層には、上述のＰＤ３で発生した電荷の読み出しを行う複数の画素トランジスタのゲート電極として、Ｗ、Ａｌ、Ｃｕ等によって形成される複数の電極３１０が設けられている。具体的には、当該電極３１０は、絶縁膜３２４を介して、半導体基板３００中の第１の導電型（例えばＰ型）を持つ半導体領域と対向するように設けられている。さらに、半導体基板３００中には、第１の導電型を持つ上記半導体領域を挟み込むようにして第２の導電型（例えばＮ型）を持つ半導体領域３２２ａが設けられており、当該半導体領域３２２ａは、上記画素トランジスタのソース／ドレイン領域として機能することができる。
【００４１】
さらに、図３及び図４に示されるように、半導体基板３００には、後述する光電変換膜１１２、２１２で生成された電荷を配線３０６に取り出すための貫通電極３０２が半導体基板３００を貫通するように設けられている。なお、図３及び図４には、光電変換膜２１２で生成された電荷を取り出すための貫通電極３０２が図示されている。一方、光電変換膜１１２で生成された電荷を取り出すための貫通電極（図示省略）は、例えば、画素アレイ部１０の周囲に、上記貫通電極３０２と同様に設けられることができる。
【００４２】
また、当該貫通電極３０２の外周には、貫通電極３０２と半導体基板３００との短絡を防ぐために、アルミニウム酸化膜（Ａｌ２Ｏ３）等からなる絶縁膜２１８が形成されている。当該絶縁膜２１８は、半導体基板３００との間の界面準位を低減させ、半導体基板３００と絶縁膜２１８との間の界面からの暗電流の発生を抑制するために、界面準位が低いことが好ましい。このような絶縁膜２１８としては、例えば、アルミニウム酸化膜の他にも、酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜、シリコンカーバイド（ＳｉＣ）膜、炭素添加酸化シリコン（ＳｉＣＯ）膜等を用いることができ、特に限定されるものではない。これらの膜の成膜方法としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）法、物理気相成長（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ）法、原子層堆積（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）法等を挙げることができる。しかしながら、本実施形態においては、絶縁膜２１８を形成する材料や方法については、特に限定されるものではない。
【００４３】
さらに、上記貫通電極３０２は、上述の配線層に設けられた配線３０６により、半導体基板３００に設けられた第２の導電型（例えばＮ型）を持つ半導体領域に設けられたフローティングディフュージョン部３２２ｂや電極３１０と接続されてもよい。当該フローティングディフュージョン部３２２ｂは、光電変換膜１１２、２１２で生成された電荷を、一時的に蓄積する領域である。また、半導体基板３００には、上記フローティングディフュージョン部３２２ｂや各画素トランジスタのソース／ドレイン領域３２２ａと隣り合うように分離絶縁膜３２０が設けられていてもよい。
【００４４】
そして、図３及び図４に示すように、半導体基板３００上には、例えば、Ａｌ２Ｏ３膜等からなる、光を透過することができる絶縁膜２１８が設けられている。絶縁膜２１８は、光を透過させることができることから、絶縁膜２１８の下方に設けられたＰＤ３は、光を受光し、光電変換を行うこと、すなわち、光を検出することができる。
【００４５】
さらに、絶縁膜２１８には、貫通電極３０２と電気的に接続し、遮光膜として機能する配線２５０が設けられる。配線２５０は、例えば、Ｗと、バリアメタルとなるチタン（Ｔｉ）膜及び窒化チタン（ＴｉＮ）膜の積層膜とを用いることができる。しかしながら、本実施形態においては、配線２５０を形成する材料については、特に限定されるものではない。
【００４６】
絶縁膜２１８の上方には、光電変換膜（第３の光電変換膜）２１２が、上部電極２１０と下部電極２１６とに挟まれるような構成で設けられる。そして、当該光電変換膜２１２と、当該上部電極２１０と、当該下部電極２１６とは、ＰＤ２（第３の光電変換部）を構成することができる。本実施形態においては、当該ＰＤ２は、例えば、緑色光（例えば４９５ｎｍ〜５７０ｎｍの波長を持つ光）を吸収して電荷を発生（光電変換）する光電変換素子である。
【００４７】
なお、上部電極２１０と下部電極２１６とは、例えば、スズ−酸化インジウム（ＩＴＯ、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）膜等の光を透過することができる透明導電膜で形成されることができる。しかしながら、本実施形態においては、上部電極２１０及び下部電極２１６を形成する材料は、上述のようなＩＴＯに限定されるものではなく、他の材料であってもよい。例えば、透明導電膜は、バンドギャップとしては２．５ｅＶ以上好ましくは３．１ｅＶ以上の材料であることが好ましい。例えば、透明導電膜としては、酸化スズ系材料では、酸化スズ、アンチモン−酸化スズ（ＳｎＯ２にＳｂをドーパンとして添加、例えばＡＴＯ）、フッ素−酸化スズ（ＳｎＯ２にＦをドーパンとして添加、例えばＦＴＯ）等を挙げることができる。酸化亜鉛系材料では、アルミニウム−亜鉛酸化物（ＺｎＯにＡｌをドーパントとして添加、例えばＡＺＯ）、ガリウム−亜鉛酸化物（ＺｎＯにＧａをドーパントとして添加、例えばＧＺＯ）、インジウム−亜鉛酸化物（ＺｎＯにＩｎをドーパントとして添加、例えばＩＺＯ）、インジウム−ガリウム−亜鉛酸化物（ＺｎＯ４にＩｎ及びＧａをドーパントとして添加、例えば、ＩＧＺＯ）、インジウム−スズ−亜鉛酸化物（ＺｎＯにＩｎ及びＳｎをドーパントとして添加、例えば、ＩＴＺＯ）等を挙げることができる。また、他には、インジウム−ガリウム酸化物（Ｇａ２Ｏ３にＩｎをドーパントして添加、例えば、ＩＧＯ）や、ＣｕＩｎＯ２、ＭｇＩｎ２Ｏ４、ＣｕＩ、ＩｎＳｂＯ４、ＺｎＭｇＯ、ＣｄＯ、ＺｎＳｎＯ３等を挙げることができる。また、光電変換膜２１２の材料の詳細については、後述する。
【００４８】
また、図３に示される、上部電極２１０と接続される配線２０６は、遮光膜としても機能することができ、例えば、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｃｕ等の材料から形成されることができる。なお、本実施形態においては、配線２０６の材料はこれに限定されるものはなく、他の材料から形成されてもよい。
【００４９】
さらに、図３及び図４に示すように、ＰＤ２は、光電変換膜２１２で発生した電荷を光電変換膜２１２において一時的に蓄積するために、光電変換膜２１２を介して上部電極２１０と対向する蓄積用電極２１４（２１４ａ、２１４ｂ）を有する。詳細には、蓄積用電極２１４は、絶縁膜２１８を介して、もしくは、絶縁膜２１８と図示しない半導体層とを介して、光電変換膜２１２と接している。
【００５０】
上部電極２１０、下部電極２１６及び蓄積用電極２１４には、配線２０６、２５０等が電気的に接続されており、これら配線２０６、２５０等を用いて、上部電極２１０、下部電極２１６及び蓄積用電極２１４に所望の電位が印加される。さらに、下部電極２１６は、貫通電極３０２を介して、上述した、半導体基板３００に設けられたフローティングディフュージョン部３２２ｂと接続されている。本実施形態においては、下部電極２１６及び蓄積用電極２１４に印加される電位を制御することにより、光電変換膜２１２で発生した電荷を光電変換膜２１２に蓄積したり、当該電荷をフローティングディフュージョン部３２２ｂに取り出したりすることができる。言い換えると、蓄積用電極２１４は、印加される電位に応じて、光電変換膜２１２で発生した電荷を引き寄せて、当該電荷を光電変換膜２１２に蓄積するための電荷蓄積用電極として機能することができる。なお、本実施形態においては、画素１００に入射した光を効果的に利用するために、受光面の上方から見た場合、蓄積用電極２１４は、下部電極２１６よりも面積が広くなるように設けられることが好ましい。
【００５１】
なお、本実施形態においては、電荷の蓄積をより効率的に行うために、絶縁膜２１８と光電変換膜２１２との間に、光を透過することができる酸化物半導体層２４０（図７  参照）が設けられてもよい。本実施形態においては、当該酸化物半導体層２４０の材料としては、例えば、酸化スズ系材料として、ＳｎＯ２（ドーパント添加）、亜鉛−スズ酸化物等のドーパントが添加された酸化スズ、酸化亜鉛系材料として、アルミニウム-亜鉛酸化物（例えばＡＺＯ）、ガリウム−亜鉛酸化物（例えばＧＺＯ）、インジウム−亜鉛酸化物（例えばＩＺＯ）、ＩＧＺＯ、ＩＴＺＯ等を挙げることができる。さらに、酸化物半導体層２４０の材料としては、例えば、ＩｎＳｂＯ４、ＺｎＭｇＯ、ＣｕＩｎＯ２、ＭｇＩｎ２Ｏ４、ＣｄＯ、ＧｅＯ、ＴｉＯ２等を挙げることができる。
【００５２】
さらに、下部電極２１６と蓄積用電極２１４との間に、上記酸化物半導体層２４０（図７  参照）と絶縁膜を介して接し、且つ、下部電極２１６及び蓄積用電極２１４と電気的に絶縁された電極（図示省略）を設けてもよい。当該電極は、上記酸化物半導体層２４０をチャネル形成領域とする画素トランジスタ（詳細には、転送トランジスタ）のゲート電極として機能することができる。
【００５３】
また、上記蓄積用電極２１４は、上述した上部電極２１０及び下部電極２１６と同様に、透明導電膜で形成される。このように、本実施形態においては、上部電極２１０、下部電極２１６及び蓄積用電極２１４を、透明導電膜で形成することにより、画素１００に入射する光をＰＤ３でも検出することができる。なお、上部電極２１０、下部電極２１６及び蓄積用電極２１４の膜厚は、５ｎｍ〜２００ｎｍであり、さらに３０ｎｍ〜１００ｎｍ程度であることが好ましい。
【００５４】
さらに、絶縁膜２１８は、下部電極２１６と蓄積用電極２１４との間、及び、光電変換膜２１２と蓄積用電極２１４との間に、これらを電気的に絶縁するために設けられている。なお、絶縁膜２１８は、光電変換膜２１２で発生する電荷と同じ極性を持つ固定電荷を持つ膜であってもよい。
【００５５】
さらに、上部電極２１０の上方には、封止膜２０４を介して、多層配線層（制御部）１２０が設けられる。なお、本実施形態においては、封止膜２０４の材料としては、例えば、光を透過することができる、Ａｌ２Ｏ３等を挙げることができる。また、封止膜２０４の材料としては、Ａｌ２Ｏ３の他にも、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＣ、ＳｉＣＯ等を用いることができ、特に限定されるものではない。また、上記多層配線層１２０の詳細については後述する。
【００５６】
さらに、当該多層配線層１２０の上方には、封止膜２０４や絶縁膜等を介して、ＰＤ１（第１の光電変換部）が、上述のＰＤ２と同様に設けられている。当該ＰＤ１は、例えば、青色光（例えば、４２５ｎｍから４９５ｎｍの波長を持つ光）を吸収して電荷を発生（光電変換）する光電変換素子である。なお、ＰＤ１の積層構造は、上述したＰＤ２の積層構造と同様であるため、ここでは、その詳細な説明を省略する。すなわち、封止膜２０４の上方には、ＰＤ１として、下部電極１１６、蓄積用電極１１４、絶縁膜１１８、光電変換膜（第１の光電変換膜）１１２、上部電極１１０が順次積層されている。
【００５７】
上述の光電変換膜１１２、２１２は、有機材料（有機系光電変換膜）又は無機材料（無機系光電変換膜）から形成することができる。例えば、光電変換膜を有機材料から形成する場合には、（ａ）Ｐ型有機半導体材料、（ｂ）Ｎ型有機半導体材料、（ｃ）Ｐ型有機半導体材料層、Ｎ型の有機半導体材料層、及び、Ｐ型有機半導体材料とＮ型有機半導体材料との混合層（バルクヘテロ構造）のうちの少なくとも２つの積層構造、（ｄ）Ｐ型有機半導体材料とＮ型有機半導体材料との混合層の４態様のいずれかを選択することができる。なお、有機材料を用いた光電変換膜は、下部電極の上に、電子ブロッキング膜兼バッファ膜と、光電変換膜と、正孔ブロッキング膜と、正孔ブロッキング兼バッファ膜と、仕事関数調整膜のように積層された積層構造等も含むものとする。
【００５８】
詳細には、Ｐ型有機半導体材料として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、クマリン誘導体、ピロメテン誘導体、ピラン誘導体、フェノキサゾン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン（ＢＴＢＴ）誘導体、ジナフトチエノチオフェン（ＤＮＴＴ）誘導体、ジアントラセノチエノチオフェン（ＤＡＴＴ）誘導体、ベンゾビスベンゾチオフェン（ＢＢＢＴ）誘導体、ナフタレンビスベンゾチオフェン（ＮＢＢＴ）、チエノビスベンゾチオフェン（ＴＢＢＴ）誘導体、ジベンゾチエノビスベンゾチオフェン（ＤＢＴＢＴ）誘導体、ジチエノベンゾジチオフェン（ＤＴＢＤＴ）誘導体、ジベンゾチエノジチオフェン（ＤＢＴＤＴ）誘導体、ベンゾジチオフェン（ＢＤＴ）誘導体、ナフトジチオフェン（ＮＤＴ）誘導体、アントラセノジチオフェン（ＡＤＴ）誘導体、テトラセノジチオフェン（ＴＤＴ）誘導体、ペンタセノジチオフェン（ＰＤＴ）誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。
【００５９】
また、Ｎ型有機半導体材料として、フラーレン及びフラーレン誘導体（例えば、Ｃ６０や、Ｃ７０、Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭ（Ｐｈｅｎｙｌ−Ｃ６１−Ｂｕｔｙｒｉｃ  Ａｃｉｄ  Ｍｅｔｈｙｌ  Ｅｓｔｅｒ）フラーレン化合物、フラーレン多量体等））、Ｐ型有機半導体よりもＨＯＭＯ（Ｈｉｇｈｅｓｔ  Ｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔａｌ）及びＬＵＭＯ（Ｌｏｗｅｓｔ  Ｕｎｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔａｌ）が深い有機半導体、光を透過することができる無機金属酸化物等を挙げることができる。より具体的には、Ｎ型有機半導体材料としては、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピロメテン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、クマリン誘導体、ピラン誘導体、フェノキサゾン誘導体、ペリレン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンズイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンズオキサゾール誘導体、ベンズオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。また、フラーレン誘導体に含まれる基等として、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。なお、有機材料から形成された光電変換膜の膜厚は、限定されるものではないが、例えば、１×１０−８ｍ〜５×１０−７ｍ、好ましくは２．５×１０−８ｍ〜３×１０−７ｍ、より好ましくは２．５×１０−８ｍから２×１０−７ｍとすることができる。また、上記説明においては、有機半導体材料をＰ型、Ｎ型に分類したが、ここでは、Ｐ型とは正孔を輸送し易いという意味であり、Ｎ型とは電子を輸送し易いという意味である。すなわち、有機半導体材料においては、無機半導体材料のように、熱励起の多数キャリアとして正孔又は電子を有しているというという解釈に限定されるものではない。
【００６０】
また、光電変換膜１１２、２１２を無機材料から形成する場合には、無機半導体材料としては、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ２）、ＣｕＩｎＳ２、ＣｕＡｌＳ２、ＣｕＡｌＳｅ２、ＣｕＧａＳ２、ＣｕＧａＳｅ２、ＡｇＡｌＳ２、ＡｇＡｌＳｅ２、ＡｇＩｎＳ２、ＡｇＩｎＳｅ２、あるいは、ＩＩＩ−Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ２Ｓｅ３、Ｉｎ２Ｓ３、Ｂｉ２Ｓｅ３、Ｂｉ２Ｓ３、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、本実施形態においては、上述のこれらの材料から成る量子ドットを、光電変換膜１１２、２１２として使用することも可能である。
【００６１】
また、光電変換膜１１２、２１２は、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やその誘導体により形成されてもよい。
【００６２】
さらに、光電変換膜１１２、２１２は、青色光、緑色光を検出するために、例えば、金属錯体色素、ローダミン系色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセン、ピレン等の縮合多環芳香族および芳香環ないし複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。また、上記金属錯体色素では、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましく、ルテニウム錯体色素が特に好ましいが、上記に限定するものではない。
【００６３】
また、光電変換膜１１２、２１２を、赤色光を検出する光電変換膜として機能させる場合には、当該光電変換膜は、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を含むことができる。
【００６４】
さらに、図３及び図４に示すように、ＰＤ１の上方には、例えば、封止膜２０４と同様に、ＳｉＮ等からなる封止膜１０４が設けられている。封止膜１０４の材料としては、例えば、光を透過することができる、Ａｌ２Ｏ３等を挙げることができる。また、封止膜１０４の材料としては、Ａｌ２Ｏ３の他にも、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＣ、ＳｉＣＯ等を用いることができ、特に限定されるものではない。さらに、図３及び図４に示すように、封止膜１０４の上には、シリコン窒化膜、シリコン酸窒化膜、炭化シリコン（ＳｉＣ）等の無機膜からなる高屈折率層（図示省略）が設けられている。さらに、当該高屈折率層の上には、オンチップレンズ１０２（１０２ａ、１０２ｂ）が画素１００ごとに設けられている。オンチップレンズ１０２は、例えば、シリコン窒化膜、又は、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、若しくはシロキサン系樹脂等の樹脂系材料によって形成することができる。
【００６５】
以上のように、本開示の実施形態に係る固体撮像装置１の有する画素１００は、３色の光にそれぞれを検出するＰＤ１、ＰＤ２、ＰＤ３が積層された積層構造を持つ。すなわち、上述の画素１００においては、例えば、青色光については半導体基板３００の上方に形成された光電変換膜１１２（ＰＤ１）で光電変換し、緑色光については、ＰＤ１の下方に設けられた光電変換膜２１２（ＰＤ２）で光電変換し、赤色光については半導体基板３００内に設けられたＰＤ３で光電変換する、縦方向分光型の固体撮像素子であるといえる。
【００６６】
なお、本開示の実施形態においては、上述の画素１００は、上述のような縦方向分光型の積層構造に限定されるものではない。例えば、緑色光については半導体基板３００の上方に形成された光電変換膜１１２（ＰＤ１）で光電変換し、青色光については、ＰＤ１の下方に設けられた光電変換膜２１２（ＰＤ２）で光電変換してもよい。また、画素１００は、赤外線を検出する光電変換膜をさらに有していてもよい。さらに、本開示の実施形態においては、上述の画素１００は、半導体基板３００の上方に設けられた光電変換膜１１２を持つＰＤ１と、半導体基板３００内に設けられたＰＤ２及びＰＤ３とが積層された構造であってもよい。すなわち、本実施形態に係る画素１００は、半導体基板３００内に２つのＰＤ２、ＰＤ３が積層された構造を持っていてもよい。
【００６７】
＜２．３  画素の等価回路＞
以上、本実施形態に係る画素１００の積層の概略構造について説明した。次に、画素１００の積層構造に含まれる多層配線層１２０の詳細構成を説明する前に、当該多層配線層１２０に含まれる回路構成の理解を促すために、画素１００に含まれるＰＤ１、ＰＤ２及びＰＤ３の等価回路について、図５及び図６を参照して説明する。図５は、本実施形態に係るＰＤ１及びＰＤ２の等価回路図であり、図６は、本実施形態に係るＰＤ３の等価回路図である。
【００６８】
ＰＤ１及びＰＤ２は、図５の左上に示すような積層構造を持ち、詳細には、上部電極１１０（２１０）と、下部電極１１６（２１６）と、これらに挟まれた光電変換膜１１２（２１２）とを有する。さらに、ＰＤ１及びＰＤ２は、絶縁膜１１８（２１８）を介して光電変換膜１１２（２１２）と接する蓄積用電極１１４ａ、１１４ｂ（２１４ａ、２１４ｂ）を有する。なお、図５に示すように、蓄積用電極１１４ａ、１１４ｂ（２１４ａ、２１４ｂ）は、受光面の上方から画素１００を見た場合、下部電極１１６を挟んで線対称になるように配置されている。なお、蓄積用電極１１４（２１４）の平面構成の詳細については、後述する。また、以下の説明においては、画素１００に含まれるＰＤ１の等価回路について説明するが、ＰＤ２の等価回路についても、ＰＤ１と同様である。
【００６９】
図５に示されるように、下部電極１１６は、後述する多層配線層１２０及び酸化物半導体層１４２（図７  参照）内に設けられた画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）に配線を介して電気的に接続される。詳細には、下部電極１１６は、蓄積した電荷をリセットするためのリセットトランジスタＴＲｒｓｔのドレイン／ソースの一方に配線等を介して電気的に接続される。リセットトランジスタＴＲｒｅｓのゲートは、リセット信号線（図示省略）に電気的に接続され、さらに上述した垂直駆動回路部３２に電気的に接続される。また、リセットトランジスタＴＲｒｅｓのドレイン／ソースの他方（下部電極１１６に接続されていない側）は、電源回路ＶＤＤに電気的に接続される。
【００７０】
さらに、下部電極１１６は、電荷を増幅（変換）して画素信号として出力する増幅トランジスタＴＲａｍｐのゲートに配線を介して電気的に接続される。また、増幅トランジスタＴＲａｍｐのソース／ドレインの一方は、選択信号に従って、上記画素信号を信号線ＶＳＬに出力する選択トランジスタＴＲｓｅｌのソース／ドレインの一方に配線を介して電気的に接続される。さらに、増幅トランジスタＴＲａｍｐのソース／ドレインの他方（選択トランジスタＴＲｓｅｌに接続されていない側）は、電源回路ＶＤＤに電気的に接続される。
【００７１】
さらに、選択トランジスタＴＲｓｅｌのソース／ドレインの他方（増幅トランジスタＴＲａｍｐと接続されていない側）は、上記信号線ＶＳＬに電気的に接続され、さらに上述したカラム信号処理回路部３４に電気的に接続される。また、選択トランジスタＴＲｓｅｌのゲートは、選択線（図示省略）に電気的に接続され、さらに上述した垂直駆動回路部３２に電気的に接続される。
【００７２】
また、蓄積用電極１１４ａ、１１４ｂは、配線を介して上述の垂直駆動回路部３２に電気的に接続される。なお、上述した各画素トランジスタ（増幅トランジスタＴＲａｍｐ、リセットトランジスタＴＲｒｓｔ、選択トランジスタＴＲｓｅｌ）の積層の詳細構成については、後述する。
【００７３】
なお、図５には図示されていないが、後述するＰＤ３と同様に、ＰＤ１及びＰＤ２も、転送トランジスタに電気的に接続されていてもよい。
【００７４】
次に、参考として、ＰＤ３の等価回路についても、図６を参照して説明する。半導体基板３００内に設けられたＰＤ３は、図６に示すように、半導体基板３００内に設けられた画素トランジスタ（増幅トランジスタＴＲａｍｐ、転送トランジスタＴＲｔｒｓ、リセットトランジスタＴＲｒｓｔ、選択トランジスタＴＲｓｅｌ）に配線を介して接続されている。詳細には、ＰＤ３の一方は、電荷を転送する転送トランジスタＴＲｔｒｓのソース／ドレインの一方と配線を介して電気的に接続される。さらに、転送トランジスタＴＲｔｒｓのソース／ドレインの他方（ＰＤ３と接続されていない側）は、リセットトランジスタＴＲｒｓｔのソース／ドレインの一方と配線を介して電気的に接続される。また、転送トランジスタＴＲｔｒｓのゲートは、転送ゲート線（図示省略）に電気的に接続され、さらに上述した垂直駆動回路部３２に接続される。そして、リセットトランジスタＴＲｒｓｔのソース／ドレインの他方（転送トランジスタＴＲｔｒｓと接続されていない側）は、電源回路ＶＤＤに電気的に接続される。さらに、リセットトランジスタＴＲｒｓｔのゲートは、リセット線（図示省略）に電気的に接続され、さらに上述した垂直駆動回路部３２に接続される。
【００７５】
さらに、転送トランジスタＴＲｔｒｓのソース／ドレインの他方（ＰＤ３と接続されていない側）は、電荷を増幅（変換）して画素信号として出力する増幅トランジスタＴＲａｍｐのゲートにも配線を介して電気的に接続される。また、増幅トランジスタＴＲａｍｐのソース／ドレインの一方は、選択信号に従って上記画素信号を信号線ＶＳＬに出力する選択トランジスタＴＲｓｅｌのソース／ドレインの一方に、配線を介して電気的に接続される。そして、増幅トランジスタＴＲａｍｐのソース／ドレインの他方（選択トランジスタＴＲｓｅｌと接続されていない側）は、電源回路ＶＤＤに電気的に接続される。また、選択トランジスタＴＲｓｅｌのソース／ドレインの他方（増幅トランジスタＴＲａｍｐと接続されていない側）は、上記信号線ＶＳＬに電気的に接続され、さらに上述したカラム信号処理回路部３４に電気的に接続される。そして、選択トランジスタＴＲｓｅｌのゲートは、選択線（図示省略）に電気的に接続され、さらに上述した垂直駆動回路部３２に電気的に接続される。
【００７６】
＜２．４  多層配線層の詳細構成＞
以上、本実施形態に係るＰＤ１、ＰＤ２及びＰＤ３の等価回路について説明した。次に、図７から図１１を参照して、多層配線層１２０の積層の詳細構成を説明する。図７は、本実施形態に係る画素１００（詳細には、画素１００ａ、１００ｂ）の断面図の一部であり、詳細には、ＰＤ２から多層配線層１２０を挟んでＰＤ１までが主に図示されている。また、図８は、図７のａ−ａ´線に沿って画素１００を切断した際の断面図である。図９は、図７のｂ−ｂ´線に沿って画素１００を切断した際の断面図である。図１０は、図７のｃ−ｃ´線に沿って画素１００を切断した際の断面図である。さらに、図１１は、図７のｄ−ｄ´線に沿って画素１００を切断した際の断面図である。
【００７７】
詳細には、本実施形態においては、画素１００は、図７に示すように、ＰＤ２として設けられた、下部電極２１６と、蓄積用電極２１４と、シールド電極２０８と、光電変換膜２１２と、上部電極２１０とを有する。さらに、上部電極２１０の上方に設けられた封止膜２０４の上に、光を透過することができる酸化物半導体層１４２が設けられている。本実施形態においては、当該酸化物半導体層１４２を形成する材料としては、例えば、アモルファスシリコンや、酸化スズ系材料として、ＳｎＯ２（ドーパント添加）、亜鉛−スズ酸化物等のドーパントが添加された酸化スズ、酸化亜鉛系材料として、アルミニウム-亜鉛酸化物（例えばＡＺＯ）、ガリウム−亜鉛酸化物（例えばＧＺＯ）、インジウム−亜鉛酸化物（例えばＩＺＯ）、ＩＧＺＯ、ＩＴＺＯ等を挙げることができる。さらに、酸化物半導体層１４２の材料としては、ＩｎＳｂＯ４、ＺｎＭｇＯ、ＣｕＩｎＯ２、ＭｇＩｎ２Ｏ４、ＣｄＯ、ＧｅＯ、ＴｉＯ２等を挙げることができる。当該酸化物半導体層１４２は、ＰＤ１に接続される画素トランジスタ（例えば、増幅トランジスタＴＲａｍｐ、転送トランジスタＴＲｔｒｓ、リセットトランジスタＴＲｒｓｔ、選択トランジスタＴＲｓｅｌ）に共通するチャネル形成領域やソース／ドレイン領域として機能することができる。すなわち、ＰＤ１に接続される画素トランジスタのチャネル形成領域等を、光を透過することができる酸化物半導体層１４２によって構成することにより、当該画素トランジスタの下方に設けられたＰＤ２、ＰＤ３にも光が到達させることができる。言い換えると、ＰＤ１に接続される画素トランジスタのチャネル形成領域等を、光を透過することができる酸化物半導体層１４２によって構成することにより、ＰＤ１の画素トランジスタをＰＤ１と積層し、さらにＰＤ２、ＰＤ３の上方に積層することが可能となる。
【００７８】
さらに、酸化物半導体層１４２の上には、絶縁膜１３２が設けられている。当該絶縁膜１３２は、光を透過させることができる、ＨｆＯ２膜、ＳｉＯ２膜等により形成することができる。
【００７９】
さらに、絶縁膜１３２の上方には、配線や電極を含む多層配線層１２０が設けられている。さらに、多層配線層１２０の上方には、ＰＤ１を構成する、下部電極１１６、蓄積用電極１１４、絶縁膜１１８、酸化物半導体層１４０、光電変換膜１１２及び上部電極１１０が設けられている。すなわち、多層配線層１２０は、画素１００の積層構造においては、ＰＤ１と半導体基板３００との間に設けられている。以下に、多層配線層１２０の積層の詳細構造について、図７から図１１を参照して説明する。なお、以下の説明においては、わかりやすくするために、ＰＤ１を起点として説明する、言い換えると、多層配線層１２０の上側から下側に向かって、積層構造を説明する。
【００８０】
まず、図７に示すように、絶縁膜１１８の直下には、ＰＤ１の蓄積用電極１１４ａ、１１４ｂと下部電極１１６とが設けられる。矩形状の蓄積用電極１１４ａ、１１４ｂと、帯状の下部電極１１６とは、図８に示すように、下部電極１１６を挟んで、図中の左右において線対称になるように、蓄積用電極１１４ａと蓄積用電極１１４ｂとが設けられている。本実施形態によれば、このように対称になるように蓄積用電極１１４ａ、１１４ｂを設けることにより、光電変換膜１１２は、入射する光に対して光学的に対称性を持って光を検出することが可能となる。また、先に説明したように、蓄積用電極１１４ａ、１１４ｂは、下部電極１１６に比べて広い面積を有していることが好ましい。なお、下部電極１１６及び蓄積用電極１１４ａ、１１４ｂの形状は、図８に示される形状に限定されるものではなく、蓄積用電極１１４ａ、１１４ｂが下部電極１１６を挟んで対称性を持っていれば、特に限定されるものではない。
【００８１】
また、図８に示すように、下部電極１１６と蓄積用電極１１４ａ、１１４ｂとは、それぞれ、配線と電気的に接続するためのコンタクト１２８を有する。従って、当該コンタクト１２８によって、蓄積用電極１１４ａ、１１４ｂ及び下部電極１１６は、蓄積用電極１１４ａ、１１４ｂ及び下部電極１１６の下方に設けられた駆動配線１２２ａ、１２２ｂ、１２２ｆ（図９  参照）と電気的に接続されることができる。
【００８２】
さらに、図８に示すように、１つの下部電極１１６と、下部電極１１６を図中の左右方向から挟み込む蓄積用電極１１４ａ、１１４ｂとを囲むように、言い換えると２つの画素１００（１００ａ、１００ｂ）を囲むように、帯状のシールド電極１０８が設けられている。本実施形態においては、シールド電極１０８は、例えば、下部電極１１６、蓄積用電極１１４ａ、１１４ｂと同様に、透明導電膜等により形成することができる。本実施形態によれば、このようなシールド電極１０８を設けることにより、同一のシールド電極１０８で囲まれていない他の画素１００との間における画素トランジスタからのリークを抑制することができる。
【００８３】
さらに、図７に戻ると、蓄積用電極１１４ａ、１１４ｂ及び下部電極１１６の下方には、絶縁膜１３０を介して駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒが設けられている。なお、以下の説明においては、駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒが設けられた層を、駆動配線層と呼ぶ。
【００８４】
詳細には、図９に示すように、上記駆動配線層においては、上述の下部電極１１６とコンタクト１２８を介して電気的に接続される、矩形状の駆動配線１２２ｆが中央に配置されている。そして、当該駆動配線１２２ｆは、駆動配線１２２ｆの下方に設けられた駆動配線１２４ｆ（図１０  参照）とコンタクト１２８を介して電気的に接続され、さらに駆動配線１２２ｆの下方に設けられた増幅トランジスタＴＲａｍｐのゲート電極であるゲート電極１２６ａｍ（図１１  参照）に電気的に接続される。
【００８５】
また、図９に示すように、上記駆動配線１２２ｆを図中の上下方向から挟み込むように、図中左右方向に、帯状に延伸する駆動配線１２２ａ、１２２ｂ、１２２ｓ、１２２ｒが設けられている。より具体的には、駆動配線１２２ａは、ＰＤ１の蓄積用電極１１４ａとコンタクト１２８を介して電気的に接続され、駆動配線１２２ｂは、ＰＤ１の蓄積用電極１１４ｂとコンタクト１２８を介して電気的に接続される。そして、駆動配線１２２ａ、１２２ｂは、図示していないものの、画素１００の外周にまで引き回されて、ＰＤ１の蓄積用電極１１４ａ、１１４ｂに印加する電圧を制御する垂直駆動回路部３２に電気的に接続されることとなる。
【００８６】
また、駆動配線１２２ｓは、当該駆動配線１２２ｓの下方に設けられる駆動配線１２４ｓ（図１０  参照）とコンタクト１２８を介して電気的に接続され、さらに駆動配線１２２ｓの下方に設けられた選択トランジスタＴＲｓｅｌのゲート電極であるゲート電極１２６ｓ（図１１  参照）に電気的に接続される。そして、当該駆動配線１２２ｓは、図示していないものの、画素１００の外周にまで引き回されて、選択トランジスタＴＲｓｅｌのゲートに電圧を印加する選択線（図示省略）と電気的に接続され、さらに垂直駆動回路部３２に電気的に接続されることとなる。
【００８７】
さらに、駆動配線１２２ｒは、当該駆動配線１２２ｒの下方に設けられた駆動配線１２４ｒ（図１０  参照）とコンタクト１２８を介して電気的に接続され、さらに駆動配線１２２ｒの下方に設けられたリセットトランジスタＴＲｒｓｔのゲート電極であるゲート電極１２６ｒ（図１１  参照）に電気的に接続される。そして、当該駆動配線１２２ｒは、図示していないものの、画素１００の外周にまで引き回されて、リセットトランジスタＴＲｒｓｔのゲートに電圧を印加するリセット線（図示省略）と電気的に接続され、さらに垂直駆動回路部３２に電気的に接続されることとなる。
【００８８】
本実施形態においては、上述した駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒは、低抵抗配線材料を用いて形成されることが好ましく、例えば、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等の材料を用いて形成することが好ましい。本実施形態においては、このような低抵抗配線材料を駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒに用いることで、画素トランジスタ（選択トランジスタＴＲｓｅｌ、リセットトランジスタＴＲｒｓｔ等）及び蓄積用電極１１４ａ、１１４ｂの駆動速度や光電変換膜１１２で発生した電荷の転送速度を向上させることができる。
【００８９】
さらに、本実施形態においては、蓄積用電極１１４ａ、１１４ｂを駆動する駆動配線１２２ａ、１２２ｂと、リセットトランジスタＴＲｒｓｔ等を駆動する駆動配線１２２ｒ、１２２ｓを同一の層に設けることにより、画素１００の積層構造における層数を減らすことができる。その結果、本実施形態によれば、画素１００を含む固体撮像装置１の製造コストの増加を抑えることができる。加えて、本実施形態においては、同一画素１００内の積層方向において、ＰＤ１、２、３の互いの間の距離を短くすることが可能となる。その結果、本実施形態においては、各色のＦ値依存を抑制することができ、各色間の感度の違いを小さくすることができる。なお、本実施形態においては、駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒの形状は、図９に示される形態に限定されるものではない。
【００９０】
さらに、図７に戻ると、駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒの下方には、絶縁膜１３０を介して、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓが設けられている。なお、以下の説明においては、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓが設けられた層を、電源／信号配線層と呼ぶ。
【００９１】
詳細には、図１０に示すように、上記電源／信号配線層においては、図中右側に信号線ＶＳＬの一部となる、矩形状の信号配線１２４ｖｓが設けられ、当該信号配線１２４ｖｓは、コンタクト１２８を介して当該信号配線１２４ｖｓの下方に設けられた酸化物半導体層１４２と電気的に接続される。
【００９２】
また、図１０に示すように、信号配線１２４ｖｓの図中左隣には、コンタクト１２８を介して上述の駆動配線１２２ｓと電気的に接続される、矩形状の駆動配線１２４ｓが設けられている。さらに、駆動配線１２４ｓは、当該駆動配線１２４ｓの下方に設けられた選択トランジスタＴＲｓｅｌのゲート電極であるゲート電極１２６ｓ（図１１  参照）とコンタクト１２８を介して電気的に接続される。
【００９３】
また、図１０に示すように、駆動配線１２４ｓの図中左隣には、横向きの「Ｕ」の字の形状に引き回された、帯状の電源配線１２４ｖｄが設けられている。電源配線１２４ｖｄは、図示されていないものの、画素１００の外周にまで引き回されて、画素トランジスタ（増幅トランジスタＴＲａｍｐ、リセットトランジスタＴＲｒｓｔ）に電源電圧を印加する電源回路ＶＤＤに電気的に接続されることとなる。さらに、電源配線１２４ｖｄは、上述した「Ｕ」の字の２つの先端に位置する矩形状の配線に設けられたコンタクト１２８を介して、当該電源配線１２４ｖｄの下方に設けられた酸化物半導体層１４２と電気的に接続される。
【００９４】
また、図１０に示すように、電源配線１２４ｖｄの図中左隣には、横向きの「Ｔ」の字の形状に引き回された駆動配線１２４ｆが設けられている。駆動配線１２４ｆは、図１０に示すように、「Ｔ」の字の縦方向に延びる部分（図中では、左右方向に延びる部分）の右端に設けられたコンタクト１２８を介して、駆動配線１２４ｆの上方に設けられた駆動配線１２２ｆと電気的に接続される。さらに、駆動配線１２４ｆは、上記コンタクト１２８を介して、駆動配線１２４ｆの下方の設けられた、増幅トランジスタＴＲａｍｐのゲート電極であるゲート電極１２６ａｍ（図１１  参照）と電気的に接続される。
【００９５】
さらに、駆動配線１２４ｆは、図１０に示すように、「Ｔ」の字の横方向に延びる部分（図中では、上下方向に延びる部分）の２つの端部に設けられたコンタクト１２８を介して、駆動配線１２４ｆの下方に設けられた酸化物半導体層１４２と電気的に接続される。
【００９６】
また、図１０に示すように、電源配線１２４ｖｄの図中左隣には、矩形状の駆動配線１２４ｒが設けられており、当該駆動配線１２４ｒは、当該駆動配線１２４ｒの上方に設けられた駆動配線１２２ｒとコンタクト１２８を介して電気的に接続されている。さらに、駆動配線１２４ｒは、当該駆動配線１２４ｒの下方に設けられた、リセットトランジスタＴＲｒｓｔのゲート電極であるゲート電極１２６ｒ（図１１  参照）と電気的に接続される。
【００９７】
本実施形態においては、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓは、ＩＴＯ等の透明導電膜から設けられることが好ましい。本実施形態においては、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓを透明導電膜により形成することにより、画素１００に入射する光をＰＤ２及びＰＤ３でも検出することができる。さらに、本実施形態においては、信号配線１２４ｖｓ及び電源配線１２４ｖｄは、駆動配線１２４ｆ、１２４ｒ、１２４ｓと比べて配線幅が広くなるように設けられることが好ましい。本実施形態によれば、信号配線１２４ｖｓ及び電源配線１２４ｖｄの配線幅を広くすることにより、例えば、信号線ＶＳＬの一部である信号配線１２４ｖｓを伝達される信号が安定するまでの時間（セトリング期間）を短縮することができる。
【００９８】
さらに、本実施形態においては、駆動配線１２４ｆ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓを酸化物半導体層１４２とそれぞれ電気的に接続するためのコンタクト１２８は、図１０に示すように、複数個設けられることが好ましい。本実施形態によれば、複数のコンタクト１２８を設けることにより、コンタクト抵抗を低減することができる。なお、本実施形態においては、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓの形状は、図１０に示される形態に限定されるものではない。
【００９９】
さらに、図７に戻ると、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓの下方には、絶縁膜１３０を介して、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓが設けられている。なお、以下の説明においては、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓが設けられた層をゲート電極層と呼ぶ。
【０１００】
詳細には、図１１に示すように、上記ゲート電極層においては、図中右側に、上方に設けられた駆動配線１２４ｓとコンタクト１２８を介して接続される、矩形状のゲート電極１２６ｓが設けられている。当該ゲート電極１２６ｓは、選択トランジスタＴＲｓｅｌのゲート電極として機能する。
【０１０１】
また、図１１に示すように、ゲート電極１２６ｓの図中左隣には、上方に設けられた駆動配線１２４ｆとコンタクト１２８を介して電気的に接続される、矩形状のゲート電極１２６ａｍが設けられている。当該ゲート電極１２６ａｍは、増幅トランジスタＴＲａｍｐのゲート電極として機能する。
【０１０２】
さらに、図１１に示すように、ゲート電極１２６ａｍの図中左隣には、上方に設けられた駆動配線１２４ｒとコンタクト１２８を介して電気的に接続される、矩形状のゲート電極１２６ｒが設けられている。当該ゲート電極１２６ｒは、リセットトランジスタＴＲｒｓｔのゲート電極として機能する。
【０１０３】
さらに、図１１に示すように、複数の画素トランジスタのゲート電極１２６ｒ、１２６ａｍ、１２６ｓを囲むように、帯状のシールド電極１３４が設けられている。本実施形態においては、シールド電極１３４は、例えば、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓと同様に、透明導電膜等により形成することができる。言い換えると、当該シールド電極１３４は、上述したシールド電極１０８と同様に、２つの画素１００（１００ａ、１００ｂ）を囲むように設けられている。本実施形態によれば、このようなシールド電極１３４を設けることにより、同一のシールド電極１３４で囲まれていない他の画素１００との間における画素トランジスタからのリークを抑制することができる。
【０１０４】
また、本実施形態においては、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓ、及びシールド電極１３４は、ＩＴＯ等の透明導電膜から設けられることが好ましい。本実施形態においては、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓ、及びシールド電極１３４を透明導電膜により形成することにより、画素１００に入射する光をＰＤ２及びＰＤ３でも検出することができる。なお、本実施形態においては、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓ及びシールド電極１３４の形状は、図１１に示される形態に限定されるものではない。
【０１０５】
さらに、多層配線層１２０の下方には、先に説明したように、絶縁膜１３２を介して酸化物半導体層１４２が設けられている。当該酸化物半導体層１４２は、ＰＤ１に接続される画素トランジスタ（例えば、増幅トランジスタＴＲａｍｐ、転送トランジスタＴＲｔｒｓ、リセットトランジスタＴＲｒｓｔ、選択トランジスタＴＲｓｅｌ）に共通するチャネル形成領域（各ゲート電極１２６に向かい合った部分）やソース／ドレイン領域（各配線１２４と接続された部分等）として機能することができる。なお、図７には図示されていないが、後述するＰＤ３と同様に、画素１００にも、ＰＤ１の転送トランジスタＴｒｔｒｓが設けられていてもよく、この場合、当該転送トランジスタＴｒｔｒｓのチャネル形成領域やソース／ドレイン領域は、上記酸化物半導体層１４２に設けられていてもよい。
【０１０６】
また、上記コンタクト１２８は、不純物がドーピングされたポリシリコンや、Ｗ、Ｔｉ、Ｐｔ（白金）、Ｐｄ（鉛）、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）等の材料から形成されることが好ましい。
【０１０７】
さらに、多層配線層１２０に含まれる、上述した駆動配線層、電源／信号配線層、及びゲート電極層は、例えば、５０〜１００ｎｍ程度の膜厚を持つことが好ましい。
【０１０８】
また、上述した駆動配線層、電源／信号配線層、及びゲート電極層の間等に設けられた絶縁膜１３０は、例えば、光を透過させることができる、ＨｆＯ２膜、ＳｉＯ２膜等により形成することができる。また、絶縁膜１３０の材料としては、上述の他にも、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＣ、ＳｉＣＯ等を用いることができ、特に限定されるものではない。
【０１０９】
さらに、酸化物半導体層１４２の下方には、封止膜２０４と、ＰＤ２の上部電極２１０と、光電変換膜２１２と、下部電極２１６及び蓄積用電極２１４ａ、２１４ｂが設けられている。なお、ＰＤ２の蓄積用電極２１４ａ、２１４ｂも、ＰＤ１と同様に、受光面の上方から見た場合、下部電極２１６を挟んで線対称になるように設けられていることが好ましい。本実施形態によれば、このように対称になるように蓄積用電極２１４ａ、２１４ｂを設けることにより、光電変換膜２１２は、入射する光に対して光学的に対称性を持って光を検出することが可能となる。すなわち、ＰＤ１及びＰＤ２は、平面上で線対称の関係にある２つの画素（画素区画）１００（詳細には、画素１００ａ、１００ｂ）を含むような構成になっており、このようにすることで、光学的な対称性を持つことができる。
【０１１０】
＜２．５  製造方法＞
以上、本実施形態に係る多層配線層１２０の積層の詳細構成について説明した。次に、図１２から図１４を参照して、図７に示す本開示の第１の実施形態に係る画素１００の製造方法について説明する。図１２から図１４は、本開示の第１の実施形態に係る画素１００の製造方法を説明するための断面図である。
【０１１１】
まず、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板（図示省略）の表面にシリコン層（図示省略）を、エピタキシャル成長法を用いて形成し、当該シリコン層に、ＰＤ３となる半導体領域３１２ａ、３１２ｂ（図３及び図４  参照）等を形成する。また、当該シリコン層に、ＰＤ２及びＰＤ３の画素トランジスタ等を形成する。さらに、シリコン層の上に、電極３１０、配線３０６、絶縁膜３２４等（図３及び図４  参照）を形成した後、絶縁膜３２４の上に支持基板（図示省略）を貼り合わせる。その後、上記ＳＯＩ基板を除去して、上記シリコン層を露出させる。次いで、露出した上記シリコン層に、開口部を形成し、絶縁膜と、金属膜とを埋め込むことにより貫通電極３０２（図３及び図４  参照）を形成する。
【０１１２】
次いで、貫通電極３０２の上に、絶縁膜２１８（図３及び図４  参照）を積層する。当該絶縁膜２１８は、先に説明したように、上記シリコン層との界面準位を低減させ、且つ、シリコン層と当該絶縁膜２１８との間の界面から暗電流が発生することを抑制するために、界面準位が小さいことが好ましい。このような絶縁膜２１８の材料としては、例えば、ＡＬＤ法で成膜したＨｆＯ２膜やＡｌ２Ｏ３膜と、プラズマＣＶＤ法で成膜したＳｉＯ２膜との積層構造を挙げることができる。
【０１１３】
次に、絶縁膜２１８を堆積した後、遮光膜を兼ねる配線２５０（図３及び図４  参照）を形成する。配線２５０は、遮光したい箇所を残すように加工を行うことで形成される。当該配線２５０は、貫通電極３０２と電気的に接続しており、かつ遮光膜としても用いることから、ＷとバリアメタルであるＴｉとＴｉＮの積層膜とにより形成することが好ましい。
【０１１４】
そして、上記絶縁膜２１８の上に、リソグラフィ、エッチング等を用いて、所望の形状を持つ下部電極２１６、蓄積用電極２１４及びシールド電極２０８を形成する。詳細には、蓄積用電極２１４等は、例えば、スパッタ法を用いてＩＴＯ等を積層した後に、フォトリソグラフィー技術を用いてパターニングを行い、ドライエッチングもしくはウエットエッチングを用いて加工することにより、所望の形状を持つ膜として形成することができる。なお、下部電極２１６、蓄積用電極２１４及びシールド電極２０８の間は、プラズマＣＶＤ等で形成した絶縁膜２１８によって埋め込まれ、下部電極２１６、蓄積用電極２１４及びシールド電極２０８の上面及びその間の絶縁膜２１８の上面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって平坦化されることが好ましい。
【０１１５】
次いで、下部電極２１６及び蓄積用電極２１４及びシールド電極２０８の上に、絶縁膜２１８を形成し、下部電極２１６の一部が露出するように絶縁膜２１８にリソグラフィ等を用いて、開口部を形成する。さらに、当該開口部にＷ、Ａｌ、Ｃｕ等の金属材料を埋めこみ、次いで、絶縁膜２１８の上に酸化物半導体層２４０を形成する。なお、酸化物半導体層２４０を形成する前に、絶縁膜２１８の上面をＣＭＰ等により平坦化してもよい。
【０１１６】
さらに、酸化物半導体層２４０の上に、順次、光電変換膜２１２、上部電極２１０及び封止膜２０４を積層する。このようにして、図１２に示すような構造を得ることができる。光電変換膜２１２の形成は、スピンコートや真空蒸着等を用いて行うことができる。また、光電変換膜２１２は、一般的に水分、酸素、水素などの影響によって特性が大きく変動することが知られている。そのため、光電変換膜２１２上の上部電極２１０は、光電変換膜２１２と真空一貫で形成されることが好ましい。また、封止膜２０４の形成前後に、アッシング、有機洗浄等の後処理を行い、堆積物、残渣物を除去してもよい。なお、図１２においては、わかりやすくするために、上述のシリコン層、ＰＤ３、画素トランジスタ、配線３０６等の図示を省略し、これらを一括して半導体基板３００ａとして示している。さらに、以下の図１３及び図１４においても同様である。
【０１１７】
そして、封止膜２０４の上に、酸化物半導体層１４２を積層し、酸化物半導体層１４２の上に絶縁膜１３２を積層する。さらに、絶縁膜１３２の上に、所望の形状を持つゲート電極１２６、シールド電極１３４を形成し、次いで絶縁膜１３０を積層する。そして、積層した絶縁膜１３０を貫通し、ゲート電極１２６まで続く、もしくは、さらに絶縁膜１３０を貫通し、酸化物半導体層１４２まで続く開口部を形成する。形成した開口部には、金属膜等を埋込み、コンタクト１２８を形成する。
【０１１８】
次いで、コンタクト１２８や絶縁膜１３０の上に所望の形状の配線１２４を形成し、上述と同様に、ゲート電極１２６と配線１２４とを接続するコンタクト１２８を形成する。さらに、コンタクト１２８や絶縁膜１３０の上に所望の形状の駆動配線１２２を形成し、上述と同様に、配線１２４と駆動配線１２２とを接続するコンタクト１２８を形成する。そして、コンタクト１２８や絶縁膜１３０の上に、所望の形状を持つ、下部電極１１６、蓄積用電極１１４及びシールド電極１０８を所望の形状に形成し、これら電極の上に、絶縁膜１１８を積層する。このようにして、図１３に示すような構造を得ることができる。
【０１１９】
そして、絶縁膜１１８の上に、酸化物半導体層１４０と、光電変換膜１１２と、上部電極１１０とを順次積層する。このようにして、図１４に示すような構造を得ることができる。その後、封止膜１０４を形成することにより、図７に示すような画素１００を得ることができる。
【０１２０】
なお、上述の各層を形成する方法としては、例えば、ＰＶＤ法及びＣＶＤ法等を挙げることができる。ＰＶＤ法としては、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ−ＤＣ結合形バイアススパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法等）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；ＭＢＥ）法、レーザ転写法等を挙げることができる。また、ＣＶＤ法としては、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ；ＭＯ）ＣＶＤ法、光ＣＶＤ法等を挙げることができる。さらに、他の方法としては、電解メッキ法や無電解メッキ法、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を挙げることができる。また、各層のパターニング法としては、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。加えて、平坦化技術としては、ＣＭＰ法、レーザ平坦化法、リフロー法等を挙げることができる。
【０１２１】
以上のように、本実施形態によれば、製造コストの増加を抑えつつ、光電変換膜１１２で発生した電荷による画素信号を効率的に、出力、転送することが可能な画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）及び配線を有する画素１００を提供することができる。
【０１２２】
詳細には、本実施形態においては、ＰＤ１に接続される画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）のチャネル形成領域等を、光を透過することができる酸化物半導体層１４２によって構成することにより、ＰＤ２、ＰＤ３の上方に積層することができる。さらに、本実施形態においては、蓄積用電極１１４ａ、１１４ｂを駆動する駆動配線１２２ａ、１２２ｂと、リセットトランジスタＴＲｒｓｔ等を駆動する駆動配線１２２ｒ、１２２ｓを同一の層に設け、画素１００の積層構造における層数を減らすことができる。その結果、本実施形態によれば、画素１００を含む固体撮像装置１の製造コストの増加を抑えることができる。加えて、本実施形態においては、ＰＤ１の光電変換膜１１２と、ＰＤ１の画素トランジスタとを、画素トランジスタを半導体基板３００内の設ける場合に比べて、近くに配置することができ、さらには、駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒを、低抵抗配線材料を用いて形成することにより、画素トランジスタ及び蓄積用電極１１４ａ、１１４ｂの駆動速度や光電変換膜１１２で発生した電荷の転送速度を向上させることができる。
【０１２３】
加えて、本実施形態によれば、信号配線１２４ｖｓ及び電源配線１２４ｖｄの配線幅を広くすることにより、信号線ＶＳＬの一部である信号配線１２４ｖｓを伝達される信号が安定するまでの時間（セトリング期間）を短縮することができ、画素信号を効率的に伝送することができる。
【０１２４】
さらに、本実施形態においては、シールド電極１０８、１３４を設けることにより、同一のシールド電極１０８、１３４で囲まれていない他の画素１００との間における画素トランジスタからのリークを抑制することができる。また、本実施形態によれば、対称になるように蓄積用電極１１４ａ、１１４ｂ、２１４ａ、２１４ｂを設けることにより、光電変換膜１１２、２１２は、入射する光に対して光学的に対称性を持って光を検出することが可能となる。
【０１２５】
＜２．６  変形例＞
なお、上述の第１の実施形態においては、ＰＤ２の画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）は、半導体基板３００内に設けるものとして説明した。しかしながら、本実施形態においては、ＰＤ２の画素トランジスタは、半導体基板３００内に設けることに限定されるものではなく、ＰＤ１と同様に、半導体基板３００の上方に設けられた酸化物半導体層（図示省略）と、酸化物半導体層の下方に設けられた多層配線層（図示省略）とによって形成されてもよい。すなわち、本変形例においては、ＰＤ２の下部電極２１６の下方に設けられた多層配線層と、多層配線層の下方に設けられた酸化物半導体層とによって、ＰＤ２の画素トランジスタは構成される。本変形例によれば、このようにすることにより、ＰＤ３を半導体基板３００内で形成することができる領域を拡大することができることから、画素１００に入射した光をＰＤ３で効率的に利用することができるようになり、ＰＤ３の特性を向上させることができる。
【０１２６】
＜＜３．  第２の実施形態＞＞
また、本開示の実施形態においては、上述した第１の実施形態における画素１００の積層構造におけるＰＤ１及び多層配線層１２０の位置を上下逆にしてもよい。以下に、ＰＤ１及び多層配線層１２０の位置を第１の実施形態とは逆にした場合である、本開示の第２の実施形態について説明する。
【０１２７】
なお、先に説明したように、第２の実施形態においては、ＰＤ１及びＰＤ２の上部電極１１０、２１０及び下部電極１１６、２１６は、図１５に示される画素１００における積層構造における位置に従って定義されず、第１の実施形態における上部電極１１０、２１０と同様に機能を持つ電極を上部電極１１０、２１０と呼び、第１の実施形態における下部電極１１６、２１６と同様に機能を持つ電極を下部電極１１６、２１６と呼ぶものとする。
【０１２８】
＜３．１  多層配線層の詳細構成＞
まずは、図１５を参照して、本実施形態に係るＰＤ１及び多層配線層１２０ａの詳細構成を説明する。図１５は、本実施形態に係る画素１００の断面図の一部であって、図７に示される第１の実施形態に係る画素１００の断面図の一部と対応する。なお、図１５のａ−ａ´線に沿って画素１００を切断した場合の断面は、図８の第１の実施形態に係る画素１００の断面図に対応し、図１５のｂ−ｂ´線に沿って画素１００を切断した場合の断面は、図９の第１の実施形態に係る画素１００の断面図に対応する。さらに、図１５のｃ−ｃ´線に沿って画素１００を切断した場合の断面は、図１０の第１の実施形態に係る画素１００の断面図に対応し、図１５のｄ−ｄ´線に沿って画素１００を切断した場合の断面は、図１１の第１の実施形態に係る画素１００の断面図に対応する。
【０１２９】
図１５に示すように、本実施形態に係る画素１００は、図７に示す第１の実施形態に係る画素１００と同様に、ＰＤ２として設けられた、下部電極２１６と、蓄積用電極２１４と、シールド電極２０８と、光電変換膜２１２と、上部電極２１０とを有する。さらに、本実施形態においては、上部電極２１０の上方に、封止膜（第２の封止膜）２０４が設けられている。
【０１３０】
さらに、本実施形態においては、図１５に示すように、封止膜２０４の上方に、封止膜（第１の封止膜）１４４と、上部電極１１０と、光電変換膜１１２と、酸化物半導体層１４０と、絶縁膜１１８とが順次積層されている点で、第１の実施形態とは異なる。なお、上部電極１１０と、光電変換膜１１２と、酸化物半導体層１４０と、絶縁膜１１８とは、本実施形態に係るＰＤ１の一部を構成する。
【０１３１】
また、本実施形態においては、絶縁膜１１８の上方に、下部電極１１６と蓄積用電極１１４とシールド電極１０８とが設けられている。なお、図１５のａ−ａ´線に沿った断面は、先に説明したように、図８に示される、第１の実施形態に係る画素１００の断面図と同様であるため、ここでは詳細な説明を省略する。
【０１３２】
さらに、本実施形態においては、下部電極１１６と蓄積用電極１１４とシールド電極１０８との上方に、多層配線層１２０ａが設けられている。すなわち、ＰＤ１は、画素１００の積層構造においては、多層配線層１２０ａと半導体基板３００ａとの間に設けられている。以下に、本実施形態に係る多層配線層１２０ａについて説明する。なお、以下の説明においては、わかりやすくするために第１の実施形態の多層配線層１２０と対比して説明するために、多層配線層１２０の下側から上側に向かって、積層構造を説明する。
【０１３３】
まず、本実施形態においては、図１５に示されるように、下部電極１１６と蓄積用電極１１４とシールド電極１０８との上方に、絶縁膜１３０を介して、駆動配線１２２（詳細には、駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒ）が設けられている。なお、図１５のｂ−ｂ´線に沿った断面は、先に説明したように、図９に示される、第１の実施形態に係る画素１００の断面図と同様であるため、ここでは詳細な説明を省略する。
【０１３４】
そして、本実施形態においては、図１５に示されるように、駆動配線１２２の上方には、絶縁膜１３０を介して、配線１２４（詳細には、駆動配線１２４ｆ、１２４ｒ、１２４ｓ、電源配線１２４ｖｄ、及び信号配線１２４ｖｓ）が設けられている。なお、図１５のｃ−ｃ´線に沿った断面は、先に説明したように、図１０に示される、第１の実施形態に係る画素１００の断面図と同様であるため、ここでは詳細な説明を省略する。
【０１３５】
また、本実施形態においては、図１５に示されるように、配線１２４の上方には、絶縁膜１３０を介して、ゲート電極１２６（詳細には、ゲート電極１２６ｒ、１２６ａｍ、１２６ｓ）が設けられている。なお、図１５のｄ−ｄ´線に沿った断面は、先に説明したように、図１１に示される、第１の実施形態に係る画素１００の断面図と同様であるため、ここでは詳細な説明を省略する。
【０１３６】
さらに、本実施形態においては、図１５に示されるように、ゲート電極１２６の上方に、絶縁膜１３２を介して酸化物半導体層１４２が設けられている。当該酸化物半導体層１４２は、ＰＤ１に接続される画素トランジスタ（例えば、増幅トランジスタＴＲａｍｐ、転送トランジスタＴＲｔｒｓ、リセットトランジスタＴＲｒｓｔ、選択トランジスタＴＲｓｅｌ）に共通するチャネル形成領域（各ゲート電極１２６に向かい合った部分）やソース／ドレイン領域（各駆動配線１２４と接続された部分等）として機能することができる。また、本実施形態においては、酸化物半導体層１４２の上方には、絶縁膜１４６が設けられる。
【０１３７】
すなわち、本実施形態においては、上述した第１の実施形態と比べて、画素１００の積層構造におけるＰＤ１及び多層配線層１２０の位置が上下逆になっている。さらに、本実施形態においては、上述した第１の実施形態と比べて、多層配線層１２０ａにおける石造の順番も逆になっている。しかしながら、本実施形態においても、第１の実施形態と同様に、製造コストの増加を抑えつつ、光電変換膜１１２で発生した電荷による画素信号を効率的に、出力、転送することが可能な画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）及び配線を有する画素１００を提供することができる。
【０１３８】
詳細には、本実施形態においても、ＰＤ１に接続される画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）のチャネル形成領域等を、光を透過することができる酸化物半導体層１４２によって構成することにより、ＰＤ２、ＰＤ３の上方に積層することができる。さらに、本実施形態においても、蓄積用電極１１４ａ、１１４ｂを駆動する駆動配線１２２ａ、１２２ｂと、リセットトランジスタＴＲｒｓｔ等を駆動する駆動配線１２２ｒ、１２２ｓを同一の層に設け、画素１００の積層構造における層数を減らすことができる。その結果、本実施形態によれば、画素１００を含む固体撮像装置１の製造コストの増加を抑えることができる。加えて、本実施形態においては、ＰＤ１の光電変換膜１１２と、ＰＤ１の画素トランジスタとを、画素トランジスタを半導体基板３００内の設ける場合に比べて、近くに配置することができ、さらには、駆動配線１２２ａ、１２２ｂ、１２２ｆ、１２２ｓ、１２２ｒを、低抵抗配線材料を用いて形成することにより、画素トランジスタ及び蓄積用電極１１４ａ、１１４ｂの駆動速度や光電変換膜１１２で発生した電荷の転送速度を向上させることができる。
【０１３９】
＜３．２  製造方法＞
次に、図１６を参照して、図１５に示す第２の実施形態に係る画素１００の製造方法について説明する。図１６は、本開示の第２の実施形態に係る画素１００の製造方法を説明するための断面図である。
【０１４０】
まず、第１の実施形態と同様に、ＳＯＩ基板（図示省略）や支持基板（図示省略）等を用いて、ＰＤ２やＰＤ３及びそれらに対応する画素トランジスタ、配線、貫通電極等を形成した半導体基板３００ａを準備する。さらに、当該半導体基板３００ａの上に設けられた上部電極２１０の上に封止膜２０４を形成する。このようにして、図１６の下側に示される、半導体基板３００ａを得ることができる。
【０１４１】
次に、別の半導体基板３００ｂ（例えば、ＳＯＩ基板）の上に、絶縁膜１４６、酸化物半導体層１４２、絶縁膜１３２を順次積層する。次いで、絶縁膜１３２の上に、ゲート電極１２６、配線１２４、駆動配線１２２、下部電極１１６、蓄積用電極１１４、シールド電極１０８を形成する。さらに、下部電極１１６、蓄積用電極１１４、及びシールド電極１０８の上に、絶縁膜１１８と、酸化物半導体層１４０と、光電変換膜１１２と、上部電極１１０と、封止膜１４４とを順次積層する。このようにして、図１６の上側に示される、半導体基板３００ｂを得ることができる。なお、各層の形成の詳細については、第１の実施形態と同様であるため、ここでは説明を省略する。
【０１４２】
さらに、図１６に示すように、封止膜２０４と封止膜１４４とが互いに向かい合うように、半導体基板３００ａと半導体基板３００ｂとを接合する。なお、接合の際には、封止膜２０４、１４４の上面に対してプラズマ処理したり、封止膜２０４、封止膜１４４の上に薄いシリコン酸化膜を積層し、加熱したりすることにより、接合することができる。さらに、半導体基板３００ｂを除去することにより、図１５に示されるような、本実施形態に係る画素１００を得ることができる。
【０１４３】
ところで、光電変換膜１１２、２１２は、一般的に熱に弱い材料から形成される。従って、本実施形態においては、２つの半導体基板３００ａ、３００ｂの接合を利用することにより、光電変換膜１１２、２１２の上に積層する層の数をより少なくすることができる。その結果、本実施形態によれば、各種の層を形成する際に熱が光電変換膜１１２、２１２に印加される回数を減らすことができることから、光電変換膜１１２、２１２が熱により劣化することを避けることができる。
【０１４４】
＜＜４．  第３の実施形態＞＞
上述した本開示の実施形態に係る固体撮像装置１は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機等、画像取込部に固体撮像素子を用いる電子機器全般に対して適用可能である。さらに、本開示の実施形態は、上述の撮像装置を含むロボット、ドローン、自動車、医療機器（内視鏡）等にも適用可能である。なお、本実施形態に係る固体撮像装置１は、ワンチップとして形成された形態であってもよく、撮像部と信号処理部又は光学系とが１つにパッケージングされた撮像機能を有するモジュールの形態であってもよい。以下に、本実施形態に係る固体撮像装置１を有する撮像装置７０２を含む電子機器７００の一例を、本開示の第３の実施形態として、図１７を参照して説明する。図１７は、本開示の実施形態に係る固体撮像装置１を有する撮像装置７０２を含む電子機器７００の一例を示す説明図である。
【０１４５】
図１７に示すように、電子機器７００は、撮像装置７０２、光学レンズ７１０、シャッタ機構７１２、駆動回路ユニット７１４、及び、信号処理回路ユニット７１６を有する。光学レンズ７１０は、被写体からの像光（入射光）を撮像装置７０２の撮像面上に結像させる。これにより、撮像装置７０２の固体撮像装置１内に、一定期間、信号電荷が蓄積される。シャッタ機構７１２は、開閉することにより、撮像装置７０２への光照射期間及び遮光期間を制御する。駆動回路ユニット７１４は、撮像装置７０２の信号の転送動作やシャッタ機構７１２のシャッタ動作等を制御する駆動信号をこれらに供給する。すなわち、撮像装置７０２は、駆動回路ユニット７１４から供給される駆動信号（タイミング信号）に基づいて信号転送を行うこととなる。信号処理回路ユニット７１６は、各種の信号処理を行う。例えば、信号処理回路ユニット７１６は、信号処理を行った映像信号を例えばメモリ等の記憶媒体（図示省略）に出力したり、表示部（図示省略）に出力したりする。
【０１４６】
＜＜５．  第４の実施形態＞＞
＜５．１  実施形態＞
ところで、上述した本開示の実施形態に係る画素１００においては、ＰＤ２は、一般的に水分や酸素に対して脆弱な性質を持つことから、ＰＤ２を保護するためにＰＤ２上に封止膜２０４を設けていた。しかしながら、このように封止膜２０４を設けることにより、画素１００が積層方向に沿って高くなる（厚みが増す）ことに起因して、斜入射光による隣接画素１００へのクロストークが発生しやすくなる場合がある。そこで、このようなクロストークの発生を抑えるため、基板５００の上方の絶縁膜５０４中や封止膜２０４中に光を集光する導波路４０２、４０４を設けることが考えられる（図１８  参照）。
【０１４７】
また、上述した本開示の実施形態に係る画素１００においては、酸化物半導体層１４２及び多層配線層１２０からなる複数の画素トランジスタを設けており、さらには、これら画素トランジスタを駆動するための駆動配線１２２を設けている。そして、このような駆動配線１２２は、画素トランジスタの設計の自由度を確保するために、多層化することが求められる。しかしながら、このような駆動配線１２２の多層化により、上述と同様に、画素１００が積層方向に沿って高くなり（厚みが増す）、斜入射光による隣接画素１００へのクロストークが発生しやすくなる場合がある。そこで、このようなクロストークの発生を抑えるため、多層配線層１２０中に光を集光する導波路４００を設けることが考えられる。
【０１４８】
そこで、図１８から図２１を参照して、上述のような導波路４００、４０２、４０４を有する、本開示の第４の実施形態に係る固体撮像装置１の積層の詳細構成を説明する。図１８は、本実施形態に係る画素１００（詳細には、画素１００ａ、１００ｂ）の断面図の一部であり、詳細には、ＰＤ２から多層配線層１２０を挟んでＰＤ１までが主に図示されている。また、図１９は、図１８のｆ−ｆ´線に沿って画素１００を切断した際の断面図であり、図２０は、図１８のｅ−ｅ´線に沿って画素１００を切断した際の断面図であり、図２１は、図１８のｂ−ｂ´線に沿って画素１００を切断した際の断面図である。なお、以下においては、上述した本開示の実施形態と共通する点については説明を省略し、上述した本開示の実施形態と異なる点のみについて説明する。
【０１４９】
詳細には、本実施形態においては、画素１００は、図１８及び図１９に示すように、シリコン等からなる半導体基板５００上に、絶縁膜５０４が積層され、当該絶縁膜５０４中に、導電膜等からなるコンタクト５０２と、画素１００ａ、１００ｂに対応するように導波路４０４がそれぞれ設けられる。例えば、複数の導波路４０４は、図１９に示すように、図中の左右方向に沿って並ぶように配置される。また、本実施形態においては、例えば、導波路４０４の材料としてＳｉ３Ｎ４（屈折率１．９程度）を用いることが好ましく、このようにすることで導波路４０４に集光することができる。しかしながら、本実施形態においては、導波路４０４の材料は特に限定されるものではない。
【０１５０】
さらに、本実施形態においては、画素１００は、図１８及び図２０に示すように、ＰＤ２として設けられた、下部電極２１６と、蓄積用電極２１４と、シールド電極２０８と、光電変換膜２１２と、上部電極２１０とを有する。さらに、上部電極２１０の上方には封止膜２０４が設けられ、封止膜２０４内には、画素１００ａ、１００ｂに対応するように導波路４０２がそれぞれ設けられる。例えば、複数の導波路４０２は、図１９に示すように、図中の左右方向に沿って並ぶように配置される。また、本実施形態においては、例えば、導波路４０２の材料としてＳｉ３Ｎ４（屈折率１．９程度）、封止膜２０４の材料としてＡｌ２Ｏ３（屈折率１．６程度）を用いることが好ましく、このようにすることで導波路４０２に集光することができる。さらに、本実施形態においては、封止膜２０４及び導波路４０２の材料は特に限定されるものではないが、導波路４０２の材料の屈折率と封止膜２０４の材料の屈折率差が０．２程度以上にすることが好ましく、このようにすることで、導波路４０２の集光効率をより向上することができる。
【０１５１】
さらに、図１８に示すように、本実施形態においても、絶縁膜１３２の上方には、配線や電極を含む多層配線層１２０が設けられている。さらに、多層配線層１２０の上方には、ＰＤ１を構成する、下部電極１１６、蓄積用電極１１４、絶縁膜１１８、酸化物半導体層１４０、光電変換膜１１２及び上部電極１１０が設けられている。より詳細には、絶縁膜１１８の直下には、ＰＤ１の蓄積用電極１１４ａ、１１４ｂと下部電極１１６とが設けられ、蓄積用電極１１４ａ、１１４ｂの直下には、導波路４００が設けられる。例えば、導波路４００は、図２１に示すように、駆動配線１２２ｆを挟んで、図中の左右において線対称になるように配置される。また、導波路４００についても、導波路４０２と同様の材料で形成することができ、このようにすることで導波路４０２に集光することができる。
【０１５２】
なお、本実施形態に係る画素１００の製造方法については、本開示の第１の実施形態に係る画素１００の製造方法と同様であるため、ここでは説明を省略する。
【０１５３】
以上のように、本実施形態においては、絶縁膜５０４、多層配線層１２０及び封止膜２０４中に光を集光する導波路４００、４０２、４０４を設けることにより、画素１００が積層方向に沿って高くなった場合であっても、斜入射光による隣接画素１００へのクロストークの発生を抑えることができる。なお、本実施形態においては、導波路４００、４０２、４０４を全て設けることに限定されるものではなく、これらの一部を設けるようにしてもよい。
【０１５４】
＜５．２  変形例１＞
なお、本実施形態は、図１８から図２１に示すような導波路４００、４０２、４０４を設けることに限定されるものではなく、導波路４００、４０２、４０４の代わりにインナーレンズ６００、６０２、６０４を用いてもよい。このような変形例を本実施形態の変形例１として、図２２を用いて説明する。図２２は、本実施形態の変形例１に係る画素１００の断面図の一部である。
【０１５５】
図２２に示すように、本変形例においては、絶縁膜５０４、多層配線層１２０及び封止膜２０４中に光を集光するインナーレンズ６００、６０２、６０４を設けている。このようにすることで、本変形例によれば、画素１００が積層方向に沿って高くなった場合であっても、斜入射光による隣接画素１００へのクロストークの発生を抑えることができる。なお、本変形例においては、インナーレンズ６００、６０２、６０４を全て設けることに限定されるものではなく、これらの一部を設けるようにしてもよい。
【０１５６】
＜５．３  変形例２＞
また、上述した本実施形態は、図１８から図２１に示すような導波路４００、４０２、４０４を設けることに限定されるものではなく、導波路４００、４０２、４０４の代わりに障壁８００、８０２、８０４を用いてもよい。このような変形例を本実施形態の変形例２として、図２３を用いて説明する。図２３は、本実施形態の変形例２に係る画素１００の断面図の一部である。
【０１５７】
図２３に示すように、本変形例においては、絶縁膜５０４、多層配線層１２０及び封止膜２０４中に障壁８００、８０２、８０４を設けている。例えば封止膜２０４や絶縁膜５０４の材料にＡｌ２Ｏ３（屈折率１．６程度）を用いた場合は、隔壁８００、８０２、８０４をＳｉＯ２（屈折率１．４程度）によって形成することが好ましく、このようにすることで集光することができる。さらに、本変形例においては、隔壁８００、８０２、８０４の材料は特に限定されるものではないが、隔壁８００、８０２、８０４の材料の屈折率と封止膜２０４や絶縁膜５０４の材料の屈折率差が０．２程度以上にすることが好ましく、このようにすることで、集光効率をより向上することができる。また、隔壁８００、８０２、８０４の材料としては、メタル材料（Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、ＴｉＡｌ、Ｃｕ、Ｔａ、ＴａＮ、Ｃｏ、Ｒｕ等、もしくはこれらの元素を含む材料）を用いてもよい。このようにすることで、本変形例によれば、画素１００が積層方向に沿って高くなった場合であっても、斜入射光による隣接画素１００へのクロストークの発生を抑えることができる。なお、本変形例においては、障壁８００、８０２、８０４を全て設けることに限定されるものではなく、これらの一部を設けるようにしてもよい。
【０１５８】
さらに、本開示においては、本実施形態及び変形例１、２を組み合わせて実施してもよい。また、本開示においては、導波路、インナーレンズ、障壁を設ける位置は、上述した位置に限定されるものではなく、他の位置に設けられてもよい。
【０１５９】
＜＜６．  内視鏡手術システムへの応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
【０１６０】
図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【０１６１】
図２４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【０１６２】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【０１６３】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【０１６４】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：  Ｃａｍｅｒａ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）１１２０１に送信される。
【０１６５】
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【０１６６】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【０１６７】
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【０１６８】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【０１６９】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【０１７０】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【０１７１】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【０１７２】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ  Ｂａｎｄ  Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【０１７３】
図２５は、図２４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
【０１７４】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【０１７５】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【０１７６】
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【０１７７】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【０１７８】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【０１７９】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【０１８０】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【０１８１】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ  Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ  Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ  Ｗｈｉｔｅ  Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
【０１８２】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【０１８３】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【０１８４】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【０１８５】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【０１８６】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【０１８７】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【０１８８】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【０１８９】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【０１９０】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２等に適用され得る。
【０１９１】
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【０１９２】
＜＜７．移動体への応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１９３】
図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１９４】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１９５】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１９６】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１９７】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１９８】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１９９】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０２００】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０２０１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２０２】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０２０３】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０２０４】
図２７は、撮像部１２０３１の設置位置の例を示す図である。
【０２０５】
図２７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０２０６】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０２０７】
なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０２０８】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０２０９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２１０】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０２１１】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０２１２】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。
【０２１３】
＜＜８．  まとめ＞＞
以上説明したように、本開示の実施形態によれば、製造コストの増加を抑えつつ、光電変換膜１１２で発生した電荷による画素信号を効率的に、出力、転送することが可能な画素トランジスタ（増幅トランジスタＴＲａｍｐ、選択トランジスタＴＲｓｅｌ及びリセットトランジスタＴＲｒｓｔ）及び配線を有する画素１００を提供することができる。
【０２１４】
なお、上述した本開示の実施形態においては、裏面照射型ＣＭＯＳイメージセンサ構造に適用した場合について説明したが、本開示の実施形態はこれに限定されるものではなく、他の構造に適用されてもよい。
【０２１５】
なお、上述した本開示の実施形態においては、第１の導電型をＰ型とし、第２の導電型をＮ型とし、電子を信号電荷として用いた画素１００について説明したが、本開示の実施形態はこのような例に限定されるものではない。例えば、本実施形態は、第１の導電型をＮ型とし、第２の導電型をＰ型とし、正孔を信号電荷として用いる画素１００に適用することが可能である。
【０２１６】
また、上述した本開示の実施形態においては、半導体基板３００は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板やＳｉＧｅ基板等）でも良い。また、上記半導体基板３００は、このような種々の基板上に半導体構造等が形成されたものでも良い。
【０２１７】
さらに、上述した本開示の実施形態及び参照される図面においては、わかりやすくするために、各種の絶縁膜を簡略化して示している。しかしながら、実際には、これら絶縁膜は、複数の異なる絶縁材料からなる積層膜であってもよく、複数の異なる工程によって形成された積層膜であってもよい。
【０２１８】
さらに、本開示の実施形態に係る固体撮像装置１は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置に限定されるものではない。例えば、本実施形態は、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）に対して適用することができる。
【０２１９】
＜＜９．  補足＞＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０２２０】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０２２１】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
半導体基板と、
前記半導体基板上に設けられた第１の光電変換部と、
前記第１の光電変換部と積層するように設けられ、前記第１の光電変換部を制御する複数の画素トランジスタを含む制御部と、
を備え、
前記第１の光電変換部は、
第２の電極と、
前記第２の電極の上方に設けられた、光を電荷に変換する第１の光電変換膜と、
前記第１の光電変換膜上に設けられた第１の電極と、
を含み、
前記複数の画素トランジスタは、前記電荷を増幅して画素信号として出力する増幅トランジスタを含み、
前記増幅トランジスタのチャネル形成領域は、酸化物半導体層からなる、
固体撮像素子。
（２）
前記複数の画素トランジスタは、
前記第１の光電変換部から前記電荷を転送する転送トランジスタをさらに含み、
前記転送トランジスタのチャネル形成領域は、酸化物半導体層からなる、
上記（１）に記載の固体撮像素子。
（３）
前記複数の画素トランジスタは、
蓄積した前記電荷をリセットするリセットトランジスタと、
選択信号に従って前記画素信号を出力する選択トランジスタと、
をさらに含み、
前記リセットトランジスタ及び前記選択トランジスタの内の少なくとも一方のチャネル形成領域は、酸化物半導体層からなる、
上記（１）又は（２）に記載の固体撮像素子。
（４）
前記増幅トランジスタのチャネル形成領域は、前記複数の画素トランジスタのうちの、前記増幅トランジスタ以外の少なくとも１つの前記画素トランジスタのチャネル形成領域と共通する酸化物半導体層からなる、
上記（１）〜（３）のいずれか１つに記載の固体撮像素子。
（５）
前記酸化物半導体層は、前記制御部と積層するように設けられる、上記（１）〜（４）のいずれか１つに記載の固体撮像素子。
（６）
前記第１の光電変換膜は、有機系光電変換膜からなる、上記（１）〜（５）のいずれか１つに記載の固体撮像素子。
（７）
前記半導体基板は、光を電荷に変換する第２の光電変換部を含む、上記（１）〜（６）のいずれか１つに記載の固体撮像素子。
（８）
前記制御部は、前記第１の光電変換部と前記半導体基板との間に設けられる、上記（７）に記載の固体撮像素子。
（９）
前記制御部と前記半導体基板との間に設けられた、光を電荷に変換する第３の光電変換部をさらに備える、上記（８）に記載の固体撮像素子。
（１０）
前記第１の光電変換部は、前記制御部と前記半導体基板との間に設けられる、上記（７）に記載の固体撮像素子。
（１１）
前記第１の光電変換部と前記半導体基板との間に設けられた、光を電荷に変換する第３の光電変換部をさらに備える、上記（１０）に記載の固体撮像素子。
（１２）
前記第３の光電変換部は、光を電荷に変換する、有機光電変換膜からなる第３の光電変換膜を含む、上記（９）又は（１１）に記載の固体撮像素子。
（１３）
前記制御部は、
前記酸化物半導体層とそれぞれ積層されて設けられる、
前記複数の画素トランジスタを駆動する複数の駆動配線を有する駆動配線層と、
前記複数の画素トランジスタに電源電圧を印加する複数の電源配線及び画素信号が伝達される複数の信号配線を有する電源信号配線層と、
前記複数の画素トランジスタの複数のゲート電極を有するゲート電極層と、
を含む、
上記（１）に記載の固体撮像素子。
（１４）
前記駆動配線は、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮのうちの少なくともいずれかからなる、上記（１３）に記載の固体撮像素子。
（１５）
前記電源配線、前記信号配線及び前記ゲート電極のうちの少なくとも１つは、透明導電膜からなる、上記（１３）又は（１４）に記載の固体撮像素子。
（１６）
前記信号配線の配線幅は、前記駆動配線に比べて広い、上記（１３）〜（１５）のいずれか１つに記載の固体撮像素子。
（１７）
前記ゲート電極層は、前記複数の画素トランジスタを取り囲むシールド電極をさらに有する、上記（１３）〜（１６）のいずれか１つに記載の固体撮像素子。
（１８）
前記第１の光電変換部は、絶縁膜を介して前記第１の光電変換膜と接する蓄積用制御膜をさらに含む、上記（１）〜（１７）のいずれか１つに記載の固体撮像素子。
（１９）
前記第１の光電変換部は、前記半導体基板の上方から見て、互いに線対称の関係にある、２つの画素区画を含む、上記（１）〜（７）のいずれか１つに記載の固体撮像素子。
（２０）
半導体基板の上方に、画素トランジスタのチャネル形成領域となる酸化物半導体層を形成し、
前記酸化物半導体層の上方に、複数の画素トランジスタの複数のゲート電極を含むゲート電極層を形成し、
前記ゲート電極層の上方に、前記複数の画素トランジスタに電源電圧を印加する複数の電源配線及び画素信号が伝達される複数の信号配線を含む電源信号配線層を形成し、
前記電源信号配線層の上方に、前記複数の画素トランジスタを駆動する複数の駆動配線を含む駆動配線層を形成し、
前記駆動配線層の上方に、第２の電極を形成し、
前記第２の電極の上方に、第１の光電変換膜を形成し、
前記第１の光電変換膜上に、第１の電極を形成する、
ことを含む、固体撮像素子の製造方法。
（２１）
前記第１の電極上に第１の封止膜を形成することと、
第２の光電変換部、及び、当該第２の光電変換部上に設けられた第２の封止膜を有する別の半導体基板と、前記半導体基板とを、前記第１及び第２の封止膜が互いに対向するように接合することと、
をさらに含む、上記（２０）に記載の固体撮像素子の製造方法。
【符号の説明】
【０２２２】
１    固体撮像装置
１０    画素アレイ部
３２    垂直駆動回路部
３４    カラム信号処理回路部
３６    水平駆動回路部
３８    出力回路部
４０    制御回路部
４２    画素駆動配線
４４    垂直信号線
４６    水平信号線
４８    入出力端子
７０    画素トランジスタ領域
８０    周辺回路部
１００、１００ａ、１００ｂ    画素
１０２、１０２ａ、１０２ｂ    オンチップレンズ
１０４、１４４、２０４    封止膜
１０８、１３４、２０８    シールド電極
１１０、２１０    上部電極
１１２、２１２    光電変換膜
１１４、１１４ａ、１１４ｂ、２１４    蓄積用電極
１１６、２１６    下部電極
１１８、１３０、１３２、１４６、２１８、３２４、５０４    絶縁膜
１２０    多層配線層
１２４、２０６、２５０、３０６    配線
１２２、１２２ａ、１２２ｂ、１２２ｆ、１２２ｒ、１２２ｓ、１２４ｆ、１２４ｒ、１２４ｓ    駆動配線
１２４ｖｄ    電源配線
１２４ｖｓ    信号配線
１２６、１２６ａｍ、１２６ｒ、１２６ｓ    ゲート電極
１２８、５０２    コンタクト
１４０、１４２、２４０    酸化物半導体層
３００、３００ａ、３００ｂ、５００    半導体基板
３０２    貫通電極
３１０    電極
３１２ａ、３１２ｂ    半導体領域
３２０    分離絶縁膜
３２２ａ    ソース／ドレイン領域
３２２ｂ    フローティングディフュージョン部
４００、４０２、４０４    導波路
６００、６０２、６０４    インナーレンズ
８００、８０２、８０４    障壁
７００    電子機器
７０２    撮像装置
７１０    光学レンズ
７１２    シャッタ機構
７１４    駆動回路ユニット
７１６    信号処理回路ユニット
【図１】
2019225250.tif 000003
【図２】
2019225250.tif 000004
【図３】
2019225250.tif 000005
【図４】
2019225250.tif 000006
【図５】
2019225250.tif 000007
【図６】
2019225250.tif 000008
【図７】
2019225250.tif 000009
【図８】
2019225250.tif 000010
【図９】
2019225250.tif 000011
【図１０】
2019225250.tif 000012
【図１１】
2019225250.tif 000013
【図１２】
2019225250.tif 000014
【図１３】
2019225250.tif 000015
【図１４】
2019225250.tif 000016
【図１５】
2019225250.tif 000017
【図１６】
2019225250.tif 000018
【図１７】
2019225250.tif 000019
【図１８】
2019225250.tif 000020
【図１９】
2019225250.tif 000021
【図２０】
2019225250.tif 000022
【図２１】
2019225250.tif 000023
【図２２】
2019225250.tif 000024
【図２３】
2019225250.tif 000025
【図２４】
2019225250.tif 000026
【図２５】
2019225250.tif 000027
【図２６】
2019225250.tif 000028
【図２７】
2019225250.tif 000029
【国際調査報告】
2019225250.tif 000030
2019225250.tif 000031
2019225250.tif 000032
2019225250.tif 000033