(57)【要約】  位相差補正制御部（１２）は、第１の入力平滑コンデンサ（２ａ）の電圧と第２の入力平滑コンデンサ（２ｂ）の電圧との差、第１のスイッチング素子（３ａ）に流れる電流と第２のスイッチング素子（３ｂ）に流れる電流との差、または第１のスイッチング素子（３ａ）のゲート信号がオンした時のリアクトル電流と第２のスイッチング素子（３ｂ）のゲート信号がオンした時のリアクトル電流との差に基づいて、第１のスイッチング素子（３ａ）のスイッチングの位相と第２のスイッチング素子（３ｂ）のスイッチングの位相との差の補正量を求める。スイッチング制御部（９）は、補正量に基づいて、第１のスイッチング素子（３ａ）と第２のスイッチング素子（３ｂ）とをスイッチングする。
2020175078.tif 000002
【特許請求の範囲】
【請求項１】
入力電源の正極と接続される第１のノードと、前記入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、
前記第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、
負荷の一端が接続される第４のノードと前記第２のノードとの間に配置された第２のスイッチング素子と、
前記第１の入力平滑コンデンサと前記第２の入力平滑コンデンサの間の第５のノードと前記第３のノードとの間に配置された第１の還流ダイオードと、
前記第５のノードと前記第４のノードとの間に配置された第２の還流ダイオードと、
前記負荷の他端が接続される第６のノードと前記第３のノードとの間に配置されたリアクトルと、
前記第６のノードと前記第４のノードとの間に配置された出力平滑コンデンサと、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧との差、前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流との差、または前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流との差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める位相差補正制御部と、
前記補正量に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とをスイッチングするスイッチング制御部とを備えた、二重降圧チョッパ回路。
【請求項２】
前記二重降圧チョッパ回路は、
前記第１の入力平滑コンデンサの両端の電圧を検出する第１の入力電圧検出部と、
前記第２の入力平滑コンデンサの両端の電圧を検出する第２の入力電圧検出部と、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧とを比較する入力電圧比較部とを備え、
前記位相差補正制御部は、前記入力電圧比較部において算出された電圧差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める、請求項１記載の二重降圧チョッパ回路。
【請求項３】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも、前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも小さいと検出された場合には、前記第２のスイッチング素子のスイッチングの位相を進ませる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項４】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも小さいと検出された場合には、前記第１のスイッチング素子のスイッチングの位相を遅らせる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項５】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも大きいと検出された場合には、前記第２のスイッチング素子のスイッチングの位相を遅らせる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項６】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも大きいと検出された場合には、前記第１のスイッチング素子のスイッチングの位相を進ませる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項７】
前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差は、１８０°である、請求項３〜６のいずれか１項に記載の二重降圧チョッパ回路。
【請求項８】
前記二重降圧チョッパ回路は、
前記第１のスイッチング素子に流れる電流を検出する第１のスイッチング素子電流検出部と、
前記第２のスイッチング素子に流れる電流を検出する第２のスイッチング素子電流検出部と、
前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流とを比較するスイッチング素子電流比較部とを備え、
前記位相差補正制御部は、前記スイッチング素子電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める、請求項１記載の二重降圧チョッパ回路。
【請求項９】
前記リアクトルに流れる電流を検出するリアクトル電流検出部と、
前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流とを比較するリアクトル電流比較部と、
前記位相差補正制御部は、前記リアクトル電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める、請求項１記載の二重降圧チョッパ回路。
【請求項１０】
入力電源の正極と接続される第１のノードと、前記入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、
前記第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、
負荷の一端が接続される第４のノードと前記第２のノードとの間に配置された第２のスイッチング素子と、
前記第１の入力平滑コンデンサと前記第２の入力平滑コンデンサの間の第５のノードと前記第３のノードとの間に配置された第１の還流ダイオードと、
前記第５のノードと前記第４のノードとの間に配置された第２の還流ダイオードと、
前記負荷の他端が接続される第６のノードと前記第３のノードとの間に配置されたリアクトルと、
前記第６のノードと前記第４のノードとの間に配置された出力平滑コンデンサと、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧との差、前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流との差、または前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流との差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求めるデューティ補正制御部と、
前記補正量に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とをスイッチングするスイッチング制御部とを備えた、二重降圧チョッパ回路。
【請求項１１】
前記二重降圧チョッパ回路は、
前記第１の入力平滑コンデンサの両端の電圧を検出する第１の入力電圧検出部と、
前記第２の入力平滑コンデンサの両端の電圧を検出する第２の入力電圧検出部と、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧とを比較する入力電圧比較部とを備え、
前記デューティ補正制御部は、前記入力電圧比較部において算出された電圧差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求める、請求項１０記載の二重降圧チョッパ回路。
【請求項１２】
前記デューティ補正制御部は、前記第１のスイッチング素子のスイッチングのオンデューティが前記第２のスイッチング素子のスイッチングのオンデューティと等しいときに、前記第１の入力平滑コンデンサの両端の電圧が前記第２の入力平滑コンデンサの両端の電圧よりも小さいと検出された場合には、前記第１のスイッチング素子のスイッチングのオンデューティが短くなる方向に補正し、前記第２のスイッチング素子のスイッチングのオンデューティが長くなる方向に補正する、請求項１１記載の二重降圧チョッパ回路。
【請求項１３】
前記デューティ補正制御部は、前記第１のスイッチング素子のスイッチングのオンデューティが前記第２のスイッチング素子のスイッチングのオンデューティと等しいときに、前記第１の入力平滑コンデンサの両端の電圧が前記第２の入力平滑コンデンサの両端の電圧よりも大きいと検出された場合には、前記第１のスイッチング素子のスイッチングのオンデューティが長くなる方向に補正し、前記第２のスイッチング素子のスイッチングのオンデューティが短くなる方向に補正する、請求項１１記載の二重降圧チョッパ回路。
【請求項１４】
前記第１のスイッチング素子のスイッチングのオンデューティの補正量の絶対値と、前記第２のスイッチング素子のスイッチングのオンデューティの補正量の絶対値とは、等しい、請求項１２または１３記載の二重降圧チョッパ回路。
【請求項１５】
前記二重降圧チョッパ回路は、
前記第１のスイッチング素子に流れる電流を検出する第１のスイッチング素子電流検出部と、
前記第２のスイッチング素子に流れる電流を検出する第２のスイッチング素子電流検出部と、
前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流とを比較するスイッチング素子電流比較部とを備え、
前記デューティ補正制御部は、前記スイッチング素子電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求める、請求項１０記載の二重降圧チョッパ回路。
【請求項１６】
前記二重降圧チョッパ回路は、
前記リアクトルに流れる電流を検出するリアクトル電流検出部と、
前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と、前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流とを比較するリアクトル電流比較部とを備え、
デューティ補正制御部は、前記リアクトル電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求める、請求項１０記載の二重降圧チョッパ回路。
【請求項１７】
前記第１の入力平滑コンデンサおよび前記第２の入力平滑コンデンサとを初期充電する初期充電回路と、
前記第１の入力平滑コンデンサの充電時間および前記第２の入力平滑コンデンサの充電時間を計測する充電時間測定部とを備えた、請求項１〜１５のいずれか１項に記載の二重降圧チョッパ回路。
【請求項１８】
前記第１の入力電圧検出部および前記第１の入力電圧検出部の検出値を微分する第１の微分要素部とを備えた、請求項２〜７、１１〜１４のいずれか１項に記載の二重降圧チョッパ回路。
【請求項１９】
前記出力平滑コンデンサの両端電圧を検出する出力電圧検出部と、
前記出力電圧検出部の検出値を微分する第２の微分要素部とを備えた、請求項１〜１８のいずれか１項に記載の二重降圧チョッパ回路。
【請求項２０】
第１のスイッチング素子と第１の還流ダイオードとを第１のＩＰＭで構成し、第２のスイッチング素子と第２の還流ダイオードとを第２のＩＰＭで構成し、
前記第１の還流ダイオードおよび前記第２の還流ダイオードと並列接続されたＩＧＢＴを常時オフ固定する、請求項１〜１９のいずれか１項に記載の二重降圧チョッパ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、二重降圧チョッパ回路に関する。
【背景技術】
【０００２】
鉄道車両用空調インバータ装置は、直流架線から供給される入力電圧の変動を安定化させるために、インバータ前段に降圧チョッパ回路を備える。降圧チョッパ回路は、入力平滑コンデンサ、スイッチング素子、還流ダイオード、平滑リアクトル、および出力平滑コンデンサを備える。降圧チョッパ回路は、スイッチング素子をオン／オフ制御することにより、入力された直流電圧を降圧して所望の直流電圧を得る。【０００３】
入力電圧が高電圧の場合、スイッチング素子を２段にカスケード接続した二重降圧チョッパ回路によって、耐圧を確保し、かつ電圧および電流のリップルを低減する技術が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、地下鉄または路面電車などにおいては、ＤＣ６００Ｖの架線電圧が採用されている。ＤＣ架線の特徴として、機械的接触が切れる離線が頻発する点と、架線電圧が大きく変動（±３０%程度）する点とがある。ＤＣ６００Ｖ架線では、凡そ４２０Ｖ〜７８０Ｖの電圧変動が発生する。このような高電圧かつ大きな電圧変動に対応するため、鉄道車両用空調インバータ装置は、架線電圧の降圧および安定化のために二重降圧チョッパを採用している。【０００６】
ＤＣ６００Ｖ架線へ従来の二重降圧チョッパを適用する場合、頻発する離線対策として、入力平滑コンデンサに静電容量の大きな電解コンデンサを用いる必要がある。また、架線電圧が最大７８０Ｖまで上昇し、その電圧が正極側の入力平滑コンデンサと負極側の入力平滑コンデンサに２分割して印加される。その結果、正極側、および負極側のそれぞれの入力平滑コンデンサの定格電圧は、裕度を含めて少なくともＤＣ４５０Ｖ以上が必要になる。【０００７】
一方、一般に電解コンデンサの静電容量は、ばらつきがあるとともに、充放電の繰り返しによって、静電容量が低下する。同じ電解コンデンサでも使用条件または設置環境の違いなどによって劣化速度が変わり、静電容量にばらつきが生じる。【０００８】
２つの入力平滑コンデンサを直列に接続する場合に、静電容量が小さい方の入力平滑コンデンサに高い電圧が印加される。２つの入力平滑コンデンサの静電容量にばらつきが発生した場合、正極側の入力平滑コンデンサの印加電圧と負極側の入力平滑コンデンサの印加電圧とがアンバランスする。【０００９】
電圧のアンバランスの抑制のために、入力平滑コンデンサと並列にバランス抵抗を設ける方法がある。しかし、回路起動前はバランス抵抗によって、バランスさせることができるが、回路起動後は、より電力の大きい負荷に依存するため、バランス抵抗だけで電圧をバランスさせることは困難である。【００１０】
電圧アンバランスが生じると、入力平滑コンデンサを過電圧から保護するために設けられた保護機能が動作し、二重降圧チョッパが用いられている空調システムが停止しまうことがある。また、一方の入力平滑コンデンサが定格電圧を越えることがある。これらを回避するためには、電圧アンバランスを考慮して、高耐圧の電解コンデンサを選定する必要がある。しかし、一般的にＤＣ４５０Ｖを超える高耐圧かつ静電容量の大きな電解コンデンサは、種類および流通量が少なく、コストも高い。そのため、入手性が高く、かつコストも安価な定格電圧ＤＣ４５０Ｖ以下の電解コンデンサを、正極側および負極側にそれぞれ２つ直列接続することによって、耐圧を確保することも考えられる。しかし、２つの電解コンデンサを直列に接続すると静電容量が半分になる。よって、離線対策に十分な静電容量を確保するためには、別の電解コンデンサを並列にも追加する必要がある。その結果、空調装置の高コスト化、および大型化を招く。【００１１】
また、静電容量が低下した方の入力平滑コンデンサの印加電圧が大きくなる。正極側のスイッチング素子と負極側のスイッチング素子とが同じデューティで動作しているため、静電容量の小さい方の充電電流が大きくなり、劣化を加速させる。【００１２】
本開示は、上記のような問題点を解決するためになされたものであり、２つの入力平滑コンデンサの静電容量にばらつきが生じた場合においても、２つの入力平滑コンデンサに印加される電圧のアンバランスを抑制することが可能な二重降圧チョッパを提供することにある。
【課題を解決するための手段】
【００１３】
本開示の二重降圧チョッパ回路は、入力電源の正極と接続される第１のノードと、入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、負荷の一端が接続される第４のノードと第２のノードとの間に配置された第２のスイッチング素子と、第１の入力平滑コンデンサと第２の入力平滑コンデンサの間の第５のノードと第３のノードとの間に配置された第１の還流ダイオードと、第５のノードと第４のノードとの間に配置された第２の還流ダイオードと、負荷の他端が接続される第６のノードと第３のノードとの間に配置されたリアクトルと、第６のノードと第４のノードとの間に配置された出力平滑コンデンサと、第１の入力平滑コンデンサの電圧と第２の入力平滑コンデンサの電圧との差、第１のスイッチング素子に流れる電流と第２のスイッチング素子に流れる電流との差、または第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と第２のスイッチング素子のゲート信号がオンした時のリアクトル電流との差に基づいて、第１のスイッチング素子のスイッチングの位相と第２のスイッチング素子のスイッチングの位相との差の補正量を求める位相差補正制御部と、補正量に基づいて、第１のスイッチング素子と第２のスイッチング素子とをスイッチングするスイッチング制御部とを備える。【００１４】
本開示の二重降圧チョッパ回路は、入力電源の正極と接続される第１のノードと、入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、負荷の一端が接続される第４のノードと第２のノードとの間に配置された第２のスイッチング素子と、第１の入力平滑コンデンサと第２の入力平滑コンデンサの間の第５のノードと第３のノードとの間に配置された第１の還流ダイオードと、第５のノードと第４のノードとの間に配置された第２の還流ダイオードと、負荷の他端が接続される第６のノードと第３のノードとの間に配置されたリアクトルと、第６のノードと第４のノードとの間に配置された出力平滑コンデンサと、第１の入力平滑コンデンサの電圧と第２の入力平滑コンデンサの電圧との差、第１のスイッチング素子に流れる電流と第２のスイッチング素子に流れる電流との差、または第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と第２のスイッチング素子のゲート信号がオンした時のリアクトル電流との差に基づいて、第１のスイッチング素子のスイッチングのオンデューティと第２のスイッチング素子のスイッチングのオンデューティの補正量を求めるデューティ補正制御部と、補正量に基づいて、第１のスイッチング素子と第２のスイッチング素子とをスイッチングするスイッチング制御部とを備える。
【発明の効果】
【００１５】
本開示の二重降圧チョッパによって、２つの入力平滑コンデンサの静電容量にばらつきが生じた場合においても、２つの入力平滑コンデンサに印加される電圧のアンバランスを抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】参考例の二重降圧チョッパの回路構成を表わす図である。
【図２】実施の形態１の二重降圧チョッパの回路構成を表わす図である。
【図３】第１の降圧動作パターンのタイミングチャートである。
【図４】第１の降圧動作パターンの電流経路を示す図である。
【図５】第２の降圧動作パターンのタイミングチャートである。
【図６】第２の降圧動作パターンの電流経路を示す図である。
【図７】動作波形を表わす図である。
【図８】第２のスイッチング素子３ｂのスイッチングの位相を補正した後の動作波形を表わす図である。
【図９】実施の形態２の二重降圧チョッパ回路の構成を表わす図である。
【図１０】実施の形態３の二重降圧チョッパ回路の構成を表わす図である。
【図１１】実施の形態４の二重降圧チョッパ回路の構成を表わす図である。
【図１２】近似微分回路のブロック線図である。
【図１３】実施の形態６の二重降圧チョッパ回路の構成を表す図である。
【図１４】第１のスイッチング素子電流Ｉｓｗ１と第２のスイッチング素子電流Ｉｓｗ２との間に差がある場合のＶＰおよびＶＮの関係性を示す図である。
【図１５】実施の形態７の二重降圧チョッパ回路の構成を表す図である。
【図１６】実施の形態８の二重降圧チョッパ回路の構成を表す図である。
【図１７】実施の形態９の二重降圧チョッパ回路の構成を表す図である。
【図１８】実施の形態１０の二重降圧チョッパ回路の構成を表す図である。
【発明を実施するための形態】
【００１７】
以下、実施の形態について、図面を参照して説明する。
参考例．
図１は、参考例の二重降圧チョッパの回路構成を表わす図である。
【００１８】
図１において、直流架線に相当する直流電源１（入力電圧Ｖ１）に対して、第１段の降圧チョッパと第２段の降圧チョッパとがカスケード接続されている。第１段の降圧チョッパは、第１の入力平滑コンデンサ２ａと、第１のスイッチング素子３ａと、第１の還流ダイオード４ａとを備える。第２段の降圧チョッパは、第２の入力平滑コンデンサ２ｂと、第２のスイッチング素子３ｂと、第２の還流ダイオード４ｂとを備える。
【００１９】
直流電源１の正極側に接続された第１のスイッチング素子３ａおよび第１の還流ダイオード４ａの接続ノードＮ１と、直流電源１の負極側に接続された第２のスイッチング素子３ｂおよび第２の還流ダイオード４ｂの接続ノードＮ２との間に、平滑リアクトル５と出力平滑コンデンサ６が直列に接続される。
【００２０】
出力平滑コンデンサ６の両端には負荷７が接続される。
この回路構成において、正極側に接続された第１のスイッチング素子３ａと負極側に接続された第２のスイッチング素子３ｂとが互いに１８０°の位相差を有するスイッチング動作を行い、さらに正極側に接続された第１のスイッチング素子３ａおよび負極側に接続された第２のスイッチング素子３ｂのスイッチングのオンデューティ（通流率）を制御することによって、入力電圧Ｖ１に対して、所望の出力電圧Ｖ２が生成される。
【００２１】
なお、出力平滑コンデンサ６に印加される出力電圧Ｖ２を検出する出力電圧検出部８において出力電圧値を検出し、スイッチング制御部９が、検出した出力電圧値に基づいて、フィードバック制御をすることによって、スイッチング素子のスイッチングのオンデューティを決定することが一般的である。このような制御により、入力電圧Ｖ１の変動に対して、出力電圧Ｖ２を安定した一定電圧に制御することが可能である。降圧チョッパのスイッチングのオンデューティＤは、入力電圧Ｖ１と出力電圧Ｖ２で表すと、Ｄ＝Ｖ２／Ｖ１の関係になる。
【００２２】
実施の形態１．
図２は、実施の形態１の二重降圧チョッパの回路構成を表わす図である。
【００２３】
実施の形態１の二重降圧チョッパは、直流架線に相当する直流電源１（入力電圧Ｖ１）に接続され、直流電源１から入力された入力電圧を降圧し、入力電圧よりも低圧の出力電圧Ｖ２を負荷７に供給する。負荷７は、たとえば、インバータである。
【００２４】
直流架線に相当する直流電源１（入力電圧Ｖ１）に対して、第１段の降圧チョッパと第２段の降圧チョッパとがカスケード接続されている。第１段の降圧チョッパは、第１の入力平滑コンデンサ２ａと、第１のスイッチング素子３ａと、第１の還流ダイオード４ａとを備える。第２段の降圧チョッパは、第２の入力平滑コンデンサ２ｂと、第２のスイッチング素子３ｂと、第２の還流ダイオード４ｂとを備える。
【００２５】
二重降圧チョッパ回路は、さらに、平滑リアクトル５と、出力平滑コンデンサ６と、出力電圧検出部８と、スイッチング制御部９と、第１の入力電圧検出部１０ａと、第２の入力電圧検出部１０ｂと、入力電圧比較部１１と、位相差補正制御部１２とを備える。第１のスイッチング素子３ａ、および第２のスイッチング素子３ｂとして、ＩＧＢＴを用いることができるが、その他のスイッチング素子、例えばＭＯＳＦＥＴなどを用いて構成しても、効果を損なうものではない。
【００２６】
ノードＮ１（第１のノード）は、正極に接続される。ノードＮ２（第２のノード）は、負極に接続される。
【００２７】
ノードＮ１とノードＮ２との間に第１の入力平滑コンデンサ２ａと第２の入力平滑コンデンサ２ｂとが直列に接続される。第１の入力平滑コンデンサ２ａの一端がノードＮ１に接続される。第２の入力平滑コンデンサ２ｂの一端がノードＮ２に接続される。
【００２８】
ノードＮ３（第３のノード）とノードＮ４（第４のノード）との間に第１の還流ダイオード４ａと第２の還流ダイオード４ｂとが直列に接続される。第１の還流ダイオード４ａのカソードがノードＮ３に接続される。第２の還流ダイオード４ｂのアノードがノードＮ４に接続される。
【００２９】
第１の入力平滑コンデンサ２ａの他端と、第２の入力平滑コンデンサ２ｂの他端と、第１の還流ダイオード４ａのアノードと、第２の還流ダイオード４ｂのカソードとが、ノードＮ５（第５のノード）に接続される。
【００３０】
ノードＮ１とノードＮ３との間に第１のスイッチング素子３ａが接続される。ノードＮ２とノードＮ４との間に第２のスイッチング素子３ｂが接続される。
【００３１】
ノードＮ３とノードＮ６（第６のノード）との間に平滑リアクトル５が配置される。ノードＮ６とノードＮ４との間に出力平滑コンデンサ６が配置される。出力平滑コンデンサ６と並列に負荷７が接続される。
【００３２】
出力電圧検出部８は、出力平滑コンデンサ６の両端の電圧である出力電圧を検出する。出力電圧検出部８は、検出した電圧を表わす信号をスイッチング制御部９へ送る。
【００３３】
スイッチング制御部９は、出力電圧検出部８からの電圧を表わす信号に基づいて、第１のスイッチング素子３ａへのゲート信号ｇａおよび第２のスイッチング素子３ｂへのゲート信号ｇｂを生成することによって、第１のスイッチング素子３ａおよび第２のスイッチング素子３ｂを制御する。
【００３４】
次に、実施の形態１の二重降圧チョッパ回路の動作について説明する。
二重降圧チョッパ回路は、第１のスイッチング素子３ａと第２のスイッチング素子３ｂのスイッチングのオンデューティに応じて２つのパターンの降圧動作を行う。
【００３５】
まず、第１の降圧動作パターンを説明する。
第１の降圧動作パターンは、第１のスイッチング素子３ａと第２のスイッチング素子３ｂのスイッチングのオンデューティが０．５未満（Ｖ１／２＞Ｖ２）のときの動作パターンである。
【００３６】
図３は、第１の降圧動作パターンのタイミングチャートである。図４は、第１の降圧動作パターンの電流経路を示す図である。
【００３７】
第１のスイッチング素子３ａのスイッチング周期と第２のスイッチング素子３ｂのスイッチング周期とが１８０°（半周期）相違する。第１のスイッチング素子３ａへのゲート信号ｇａと第２のスイッチング素子へのゲート信号ｇａとは同一の通流率で制御される。
【００３８】
図４（ａ）は、図３の期間（１）における電流経路を表わす図である。
期間（１）では、第１のスイッチング素子３ａがオンし、第１の入力平滑コンデンサ２ａに充電された電圧によって平滑リアクトル５が励磁される。そのため、平滑リアクトル電流ＩＲは徐々に時間の経過とともに直線的に増加する。このとき、平滑リアクトル５に印加される電圧は、入力電圧Ｖ１の１／２と出力電圧Ｖ２の差分（Ｖ１／２−Ｖ２）となる。
【００３９】
図４（ｂ）は、図３の期間（２）における電流経路を表わす図である。
期間（２）は還流期間と呼ばれる。期間（２）では、第１のスイッチング素子３ａがオフに変化し、平滑リアクトル５に出力電圧Ｖ２の逆電圧が印加されることによって、平滑リアクトル５が消磁される。平滑リアクトル５の消磁に伴って、平滑リアクトル電流ＩＲは減少する。
【００４０】
図４（ｃ）は、図３の期間（３）における電流経路を表わす図である。
期間（３）では、第２のスイッチング素子３ｂがオンに変化し、第２の入力平滑コンデンサ２ｂに充電された電圧によって平滑リアクトル５が励磁される。平滑リアクトル５に印加される電圧は、期間（１）と同様に、入力電圧Ｖ１の１／２と出力電圧Ｖ２の差分（Ｖ１／２−Ｖ２）となる。
【００４１】
図４（ｄ）は、図３の期間（４）における電流経路を表わす図である。
期間（４）も期間（２）同様に還流期間と呼ばれる。期間（４）では、第２のスイッチング素子３ｂがオフに変化し、期間（２）と同様に平滑リアクトル５を消磁する。
【００４２】
上記（１）〜（４）を繰り返すことによって降圧動作が実現される。この動作では、入力電圧Ｖ１を出力電圧Ｖ２に降圧動作しているが、それぞれのスイッチング素子の動作に注目すると、入力電圧Ｖ１の１／２であるＶ１／２を出力電圧Ｖ２に降圧しており、低い降圧比で動作させることができる。
【００４３】
第２の降圧動作パターンは、第１のスイッチング素子３ａと第２のスイッチング素子３ｂのスイッチングのオンデューティが０．５以上（Ｖ１／２＜Ｖ２）のときの動作パターンである。
【００４４】
図５は、第２の降圧動作パターンのタイミングチャートである。図６は、第２の降圧動作パターンの電流経路を示す図である。
【００４５】
図６（ａ）は、図５の期間（１）における電流経路を表わす図である。
期間（１）において、第１のスイッチング素子３ａがオンとなるタイミングと第２のスイッチング素子３ｂがオンとなるタイミングとが重なる。第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂに充電された電圧（＝Ｖ１）によって平滑リアクトル５が励磁される。平滑リアクトル５に印加される電圧は、入力電圧Ｖ１と出力電圧Ｖ２の差分（Ｖ１−Ｖ２）となる。
【００４６】
図６（ｂ）は、図５の期間（２）における電流経路を表わす図である。
期間（２）において、第１のスイッチング素子３ａがオフ、第２のスイッチング素子３ｂがオンとなる。平滑リアクトル５には出力電圧Ｖ２と入力電圧Ｖ１の１／２の差分電圧（Ｖ２−Ｖ１／２）が印加されることによって、平滑リアクトル５が消磁される。
【００４７】
図６（ｃ）は、図５の期間（３）における電流経路を表わす図である。
期間（３）において、再び第１のスイッチング素子３ａがオンとなるタイミングと第２のスイッチング素子３ｂがオンとなるタイミングとが重なる。これにより、期間（１）と同様に、平滑リアクトル５が励磁される。
【００４８】
図６（ｄ）は、図５の期間（４）における電流経路を表わす図である。
期間（４）では、第１のスイッチング素子３ａがオン、第２のスイッチング素子３ｂがオフとなる。期間（４）では、期間（２）と同様に、平滑リアクトル５が消磁される。
【００４９】
上記（１）〜（４）を１サイクルとして、複数のサイクルが繰り返されることによって、降圧動作を実現する。
【００５０】
以上の動作説明から二重降圧チョッパは、本来降圧比が高くなる条件（１＜デュティ＜０．５）で、入力電圧を２分割でき、降圧比を抑えることが可能である。また、第１のスイッチング素子３ａのスイッチングの位相と第２のスイッチング素子３ｂのスイッチングの位相との差を第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）だけずらすことによって、平滑リアクトル５および出力平滑コンデンサ６のリップル周波数をスイッチング周波数の２倍とすることが可能となる。これによって、平滑リアクトル５および出力平滑コンデンサ６の小型化が図れる。
【００５１】
このような二重降圧チョッパ回路において、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量とにばらつきが発生した場合、第１の入力平滑コンデンサ２ａの両端電圧と第２の入力平滑コンデンサ２ｂの両端電圧とがアンバランスとなる。その結果、静電容量の小さい方のコンデンサに高い電圧が印加される。
【００５２】
図７は、動作波形を表わす図である。
図７には、第２の入力平滑コンデンサ２ｂの静電容量が第１の入力平滑コンデンサ２ａの静電容量よりも１０［％］小さい場合のオンデューティが０．５未満（Ｖ１／２＞Ｖ２）における動作波形が示されている。
【００５３】
第２の入力平滑コンデンサ２ｂの両端電圧ＶＮが第１の入力平滑コンデンサ２ａの両端電圧ＶＰよりも大きいため、第１のスイッチング素子３ａがオンした際の平滑リアクトル５への励磁エネルギーと第２のスイッチング素子３ｂがオンした際の平滑リアクトル５への励磁エネルギーが相違する。その結果、平滑リアクトル電流ＩＲに歪、またはがたつきが生じる。
【００５４】
平滑リアクトル５のインダクタンスをＬ、平滑リアクトル５の励磁電圧をＶ、平滑リアクトル電流をＩＲ、励磁時間をＴとすると、以下の関係が成立する。
【００５５】
Ｌ×ＩＲ＝Ｖ×Ｔ・・・（１）
Ｌは一定値である。Ｔは第１のスイッチング素子３ａのオン時間と第２のスイッチング素子３ｂのオン時間（オンデューティ）とが同一のため差異は生じない。従って、平滑リアクトル電流ＩＲが変動する条件は、励磁電圧Ｖに依存する。励磁電圧Ｖは、第１のスイッチング素子３ａおよび第２のスイッチング素子３ｂのスイッチングによって、ＶＰまたはＶＮに切り替わる。したがって、ＶＰよりもＶＮが大きいときには、第２のスイッチング素子３ｂがオンした際の励磁電圧の方が大きくなる。よって、第２のスイッチング素子３ｂがオンした際の平滑リアクトル電流ＩＲの傾きが、第１のスイッチング素子３ａがオンした際の平滑リアクトル電流ＩＲの傾きよりも大きくなる。そのため、上述したように平滑リアクトル電流ＩＲにがたつきが生じる。
【００５６】
このような入力電圧がアンバランス状態になると、保護動作によって二重降圧チョッパ回路が停止する可能性、または第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂに定格以上の電圧が印加される可能性が生じる。また、第２の入力平滑コンデンサ２ｂのリップル電流が大きくなって、第２の入力平滑コンデンサ２ｂの劣化を加速させるおそれもある。
【００５７】
このような問題に対応するために、本実施の形態の二重降圧チョッパ回路は、第１の入力電圧検出部１０ａと、第２の入力電圧検出部１０ｂと、入力電圧比較部１１と、位相差補正制御部１２とを備える。
【００５８】
第１の入力電圧検出部１０ａは、第１の入力平滑コンデンサ２ａの両端の電圧ＶＰ（第１の入力電圧）を検出する。第１の入力電圧検出部１０ａは、検出した電圧ＶＰを表わす信号を入力電圧比較部１１へ送る。
【００５９】
第２の入力電圧検出部１０ｂは、第２の入力平滑コンデンサ２ｂの両端の電圧ＶＮ（第２の入力電圧）を検出する。第２の入力電圧検出部１０ｂは、検出した電圧ＶＮを表わす信号を入力電圧比較部１１へ送る。
【００６０】
入力電圧比較部１１は、第１の入力平滑コンデンサ２ａの両端の電圧ＶＰと、第２の入力平滑コンデンサ２ｂの両端の電圧ＶＮとを比較する。
【００６１】
位相差補正制御部１２は、入力電圧比較部１１の比較結果に基づいて、補正すべき位相差を決定し、決定した補正すべき位相差を表わす信号をスイッチング制御部９へ送る。
【００６２】
スイッチング制御部９は、補正すべき位相差に基づいて、生成している第１のスイッチング素子３ａへのゲート信号ｇａの位相と、第２のスイッチング素子３ｂへのゲート信号ｇｂの位相とを決定する。スイッチング制御部９は、位相が決定されたゲート信号ｇａとｇｂとに基づいて、第１のスイッチング素子３ａと第２のスイッチング素子３ｂとをスイッチングする。
【００６３】
まず、ＶＰ＜ＶＮの場合の動作を説明する。
第２のスイッチング素子３ｂのスイッチングの位相は、第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）だけ遅れている。この状態で、位相差補正制御部１２は、ＶＰ＜ＶＮと検出されたときには、電圧差（ＶＮ−ＶＰ）に基づいて、第１のスイッチング素子３ａのスイッチングの位相と、第２のスイッチング素子３ｂのスイッチングの位相との差を第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）−θに補正する。補正量θの大きさは、電圧差（ＶＮ−ＶＰ）に応じて変化させることができる。たとえば、補正量θの大きさは、電圧差（ＶＮ−ＶＰ）に比例するものとしてもよい。
【００６４】
スイッチング制御部９は、第２のスイッチング素子３ｂのスイッチングの位相をθだけ進める方向に補正する。その結果、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）−θだけ遅れる。
【００６５】
図８は、第２のスイッチング素子３ｂのスイッチングの位相を補正した後の動作波形を表わす図である。
【００６６】
第２のスイッチング素子３ｂのスイッチングの位相を進める方向に補正したことによって、第１のスイッチング素子３ａがオフした後の還流時間が短くなり、一方、第２のスイッチング素子３ｂがオフした後の還流時間が長くなる。
【００６７】
つまり、第１のスイッチング素子３ａがオンした際に、第１の入力電圧ＶＰによって平滑リアクトル５に蓄積された励磁エネルギーに対して消磁時間が短くなる。したがって、エネルギーの放出量が抑制される。第２のスイッチング素子３ｂがオンした際に、第２の入力電圧ＶＮによって平滑リアクトル５に蓄積された励磁エネルギーに対して消磁時間が長くなる。したがって、エネルギーの放出量が増加する。これによって、小さい方の第１の入力平滑コンデンサ２ａの両端電圧ＶＰにおいては、負荷が軽くなり（電圧が上昇）、大きい方の第２の入力平滑コンデンサ２ｂの両端電圧ＶＮにおいては、負荷が重くなる（電圧が低下する）。その結果、双方の励磁エネルギーがバランスする。つまり、第１の入力電圧ＶＰと第２の入力電圧ＶＮから見て、負荷が等価となるような位相差によって、第１の入力電圧ＶＰと第２の入力電圧ＶＮとがバランスするようになる。
【００６８】
なお、上述のように、第２のスイッチング素子３ｂに対して、進み位相補正するだけではなく、第１のスイッチング素子３ａに対して、遅れ位相補正（０°＋θ）することでも同様の効果を得ることができる。すなわち、スイッチング制御部９は、第１のスイッチング素子３ａのスイッチングの位相をθだけ遅らせる方向に補正する。その結果、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）−θだけ遅れる。
【００６９】
次に、ＶＰ＞ＶＮの場合について説明する。
第２のスイッチング素子３ｂのスイッチングの位相は、第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）だけ遅れている。この状態で、位相差補正制御部１２は、ＶＰ＞ＶＮと検出されたときには、電圧差（ＶＰ−ＶＮ）に基づいて、第１のスイッチング素子３ａのスイッチングの位相と、第２のスイッチング素子３ｂのスイッチングの位相との差を第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）＋θに補正する。補正量θの大きさは、電圧差（ＶＰ−ＶＮ）に応じて変化させることができる。たとえば、補正量θの大きさは、電圧差（ＶＰ−ＶＮ）に比例するものとしてもよい。
【００７０】
たとえば、スイッチング制御部９は、第２のスイッチング素子３ｂのスイッチングの位相をθだけ遅らせる方向に補正する。その結果、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）＋θだけ遅れる。
【００７１】
第２のスイッチング素子３ｂのスイッチングの位相を遅らせる方向に補正したことによって、第２のスイッチング素子３ｂがオフした後の還流時間が短くなり、第１のスイッチング素子３ａがオフした後の還流時間が長くなる。
【００７２】
つまり、第１のスイッチング素子３ａがオンした際に、第１の入力電圧ＶＰによって平滑リアクトル５に蓄積された励磁エネルギーに対して消磁時間が長くなる。したがって、エネルギーの放出量が増加する。第２のスイッチング素子３ｂがオンした際に、第２の入力電圧ＶＮによって平滑リアクトル５に蓄積された励磁エネルギーに対して消磁時間が短くなる。したがって、エネルギーの放出量が抑制される。これによって、小さい方の第２の入力平滑コンデンサ２ｂの両端電圧ＶＮにおいては、負荷が軽くなり（電圧が上昇）、大きい方の第１の入力平滑コンデンサ２ａの両端電圧ＶＰにおいては、負荷が重くなる（電圧が低下する）。その結果、双方の励磁エネルギーがバランスする。つまり、第１の入力電圧ＶＰと第２の入力電圧ＶＮから見て、負荷が等価となるような位相差によって、第１の入力電圧ＶＰと第２の入力電圧ＶＮとがバランスするようになる。
【００７３】
なお、上述のように、第２のスイッチング素子３ｂに対して、遅れ位相補正するだけではなく、第１のスイッチング素子３ａに対して、進み位相補正（０°−θ）することでも同様の効果を得ることができる。すなわち、スイッチング制御部９は、第１のスイッチング素子３ａのスイッチングの位相をθだけ進ませる方向に補正する。その結果、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（＝１８０°）＋θだけ遅れる。
【００７４】
以上説明したように、本実施の形態によって、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量との間にばらつきが発生した際に、第１の入力平滑コンデンサ２ａの両端電圧ＶＰと第２の入力平滑コンデンサ２ｂの両端電圧ＶＮのアンバランスが解消される。これによって、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂを過電圧から保護するために設けられた保護機能によって、たとえば、空調システムが停止しまう事態を回避できる。また、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂに定格電圧以上の電圧が印加される事態も回避できる。
【００７５】
さらに、第１の入力電圧ＶＰと第２の入力電圧ＶＮとのアンバランスの発生に備えて、耐圧の高いコンデンサを設けたり、複数のコンデンサを設けたりする必要もなくなる。その結果、たとえば、空調装置の小型化および低コスト化が図れる。
【００７６】
また、第１の入力電圧ＶＰと第２の入力電圧ＶＮとのアンバランスが解消されることにより、静電容量が低下した方の入力平滑コンデンサのリップル電流が大きくなって劣化が加速される問題も解消される。
【００７７】
実施の形態２．
図９は、実施の形態２の二重降圧チョッパ回路の構成を表わす図である。
【００７８】
実施の形態２の二重降圧チョッパ回路は、実施の形態１の二重降圧チョッパ回路に含まれる位相差補正制御部１２の代わりに、デューティ補正制御部１３を備える。実施の形態の二重降圧チョッパ回路の基本的な回路構成、および制御は実施の形態１の二重降圧チョッパ回路と同様である。
【００７９】
まず、初期状態として、第１のスイッチング素子３ａのスイッチングのオンデューティと第２のスイッチング素子３ｂのスイッチングのオンデューティは、同一の値Ｄに設定されている。オンデューティＤは、出力電圧検出部８とスイッチング制御部９によって、出力電圧Ｖ２が所望の電圧になるように、フィードバック制御することによって決定される。
【００８０】
実施の形態１と同様に、第１の入力電圧検出部１０ａは、第１の入力平滑コンデンサ２ａの両端の電圧ＶＰを検出する。第２の入力電圧検出部１０ｂは、第２の入力平滑コンデンサ２ｂの両端の電圧ＶＮを検出する。入力電圧比較部１１は、第１の入力平滑コンデンサ２ａの両端の電圧ＶＰと、第２の入力平滑コンデンサ２ｂの両端の電圧ＶＮとを比較する。
【００８１】
デューティ補正制御部１３は、入力電圧比較部１１において算出された電圧差に基づいて、第１のスイッチング素子３ａのスイッチングのオンデューティの補正量Δｄ１と第２のスイッチング素子３ｂのスイッチングのオンデューティの補正量Δｄ２とを求める。
【００８２】
スイッチング制御部９は、補正量Δｄ１、Δｄ２に基づいて、第１のスイッチング素子３ａと第２のスイッチング素子３ｂとをスイッチングする。補正量Δｄ１と補正量Δｄ２の絶対値は等しく、かつ符号が相違するものとすることができる。
【００８３】
ＶＮ＞ＶＰの場合に、デューティ補正制御部１３は、電圧差（ＶＮ−ＶＰ）に応じて、第１のスイッチング素子３ａのスイッチングのオンデューティが短くなる方向に補正し、かつ第２のスイッチング素子３ｂのスイッチングのオンデューティが長くなる方向に補正する。ＶＰ＞ＶＮの場合に、デューティ補正制御部１３は、電圧差（ＶＰ−ＶＮ）に応じて、第１のスイッチング素子３ａのスイッチングのオンデューティが長くなる方向に補正し、かつ第２のスイッチング素子３ｂのスイッチングのオンデューティが短くなる方向に補正する。
【００８４】
例えば、補正前のオンデューティＤが０．４の場合に、ＶＰとＶＮのアンバランスが生じた場合の動作を説明する。
【００８５】
まず、ＶＰ＜ＶＮの場合について説明する。
たとえば、Δｄ１＝−０．０１、Δｄ２＝０．０１とすることができる。すなわち、デューティ補正制御部１３は、第１のスイッチング素子３ａのスイッチングのオンデューティを０．３９に補正し、第２のスイッチング素子３ｂのスイッチングのオンデューティを０．４１に補正する。つまり、デューティ補正制御部１３は、補正前のオンデューティＤ＝０．４を中心にして、同一量０．０１だけ第１のスイッチング素子３ａのスイッチングのオンデューティを短くし、第２のスイッチング素子３ｂのスイッチングのオンデューティを長くする。
【００８６】
このように、第１のスイッチング素子３ａのスイッチングのオンデューティと第２のスイッチング素子３ｂのスイッチングのオンデューティとを補正することによって、以下の効果が得られる。
【００８７】
第１のスイッチング素子３ａのオン時間が短くなり、第１の入力電圧ＶＰによる平滑リアクトル５の励磁エネルギーが減少する。その結果、第１の入力電圧ＶＰから見た場合に、負荷が軽くなったように見えるため、第１の入力電圧ＶＰが増加する。一方、第２のスイッチング素子３ｂのオン時間が長くなり、第２の入力電圧ＶＮによる平滑リアクトル５の励磁エネルギーが増加する。その結果、第２の入力電圧ＶＮから見た場合に、負荷が重くなったように見えるため、第２の入力電圧ＶＮが減少する。その結果、第１のスイッチング素子３ａのオン時間による平滑リアクトル５の励磁時間は短くなるが、励磁電圧が大きくなる。一方、第２のスイッチング素子３ｂのオン時間による平滑リアクトル５の励磁時間は長くなるが、励磁電圧が小さくなる。以上のようにして、双方の励磁エネルギーがバランスする。つまり、第１の入力電圧ＶＰと第２の入力電圧ＶＮから見て、負荷が等価になるオンデューティによって、第１の入力電圧ＶＰと第２の入力電圧ＶＮとがバランスする。
【００８８】
次に、ＶＰ＞ＶＮの場合について説明する。
たとえば、Δｄ１＝０．０１、Δｄ２＝−０．０１とすることができる。すなわち、デューティ補正制御部１３は、第１のスイッチング素子３ａのスイッチングのオンデューティを０．４１に補正し、第２のスイッチング素子３ｂのスイッチングのオンデューティを０．３９に補正する。つまり、デューティ補正制御部１３は、補正前のオンデューティＤ＝０．４を中心にして、同一量０．０１だけ第１のスイッチング素子３ａのスイッチングのオンデューティを長くし、第２のスイッチング素子３ｂのスイッチングのオンデューティを短くする。
【００８９】
このように、第１のスイッチング素子３ａのスイッチングのオンデューティと第２のスイッチング素子３ｂのスイッチングのオンデューティとを補正することによって、以下の効果が得られる。
【００９０】
第１のスイッチング素子３ａのオン時間が長くなり、第１の入力電圧ＶＰによる平滑リアクトル５の励磁エネルギーが増加する。その結果、第１の入力電圧ＶＰから見た場合に、負荷が重くなったように見えるため、第１の入力電圧ＶＰが減少する。一方、第２のスイッチング素子３ｂのオン時間が短くなり、第２の入力電圧ＶＮによる平滑リアクトル５の励磁エネルギーが減少する。その結果、第２の入力電圧ＶＮから見た場合に、負荷が軽くなったように見えるため、第２の入力電圧ＶＮが増加する。その結果、第１のスイッチング素子３ａのオン時間による平滑リアクトル５の励磁時間は長くなるが、励磁電圧が小さくなる。一方、第２のスイッチング素子３ｂのオン時間による平滑リアクトル５の励磁時間は短くなるが、励磁電圧が大きくなる。以上のようにして、双方の励磁エネルギーがバランスする。つまり、第１の入力電圧ＶＰと第２の入力電圧ＶＮから見て、負荷が等価になるオンデューティによって、第１の入力電圧ＶＰと第２の入力電圧ＶＮとがバランスする。
【００９１】
以上説明したように、本実施の形態によって、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量との間にばらつきが発生した際に、第１の入力平滑コンデンサ２ａの両端電圧ＶＰ（第１の入力電圧）と第２の入力平滑コンデンサ２ｂの両端電圧ＶＮ（第２の入力電圧）のアンバランスが解消される。これによって、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂを過電圧から保護するために設けられた保護機能によって、たとえば、空調システムが停止しまう事態を回避できる。また、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂに定格電圧以上の電圧が印加される事態も回避できる。
【００９２】
さらに、第１の入力電圧ＶＰと第２の入力電圧ＶＮとのアンバランスの発生に備えて、耐圧の高いコンデンサを設けたり、複数のコンデンサを設けたりする必要もなくなる。その結果、たとえば、空調装置の小型化および低コスト化が図れる。
【００９３】
また、第１の入力電圧ＶＰと第２の入力電圧ＶＮとのアンバランスが解消されることにより、静電容量が低下した方の入力平滑コンデンサのリップル電流が大きくなって劣化が加速される問題も解消される。
【００９４】
実施の形態３．
図１０は、実施の形態３の二重降圧チョッパ回路の構成を表わす図である。
【００９５】
実施の形態３の二重降圧チョッパ回路は、実施の形態１の二重降圧チョッパ回路の構成要素に加えて、初期充電回路１４と、充電時間測定部１５とを備える。
【００９６】
初期充電回路１４は、例えば、定電圧定電流（ＣＶＣＣ）回路である。初期充電回路１４は、二重降圧チョッパが動作開始する際に、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂを充電することによって、第１の入力平滑コンデンサ２ａの両端電圧ＶＰおよび第２の入力平滑コンデンサ２ｂの両端電圧ＶＮを規定の電圧ＶＭにする。
【００９７】
充電時間測定部１５は、第１の入力平滑コンデンサ２ａの両端電圧ＶＰが規定の電圧ＶＭまで充電される時間Ｔａ、および第２の入力平滑コンデンサ２ｂの両端電圧ＶＰが規定の電圧ＶＭまで充電される時間Ｔｂを測定する。
【００９８】
第１の入力平滑コンデンサ２ａの静電容量と、第２の入力平滑コンデンサ２ｂの静電容量とに差が発生している場合、充電時間ＴａとＴｂとが相違する。静電容量が低下している方のコンデンサの充電時間が短くなる。なお、第１の入力平滑コンデンサ２ａの静電容量と、第２の入力平滑コンデンサ２ｂの静電容量とに差が発生している場合でも、初期充電回路１４により、一定の電圧値（ＣＶ）で制御されるため、二重降圧チョッパ回路の起動前に電圧がアンバランスになることはない。
【００９９】
充電時間Ｔａ、Ｔｂの測定結果に基づいて、実施の形態１の位相補正および実施の形態２のオンデューティ補正を予め実施しておくことによって、二重降圧チョッパ回路の起動前および起動直後の電圧アンバランスを抑制することが可能となる。
【０１００】
また、二重降圧チョッパ回路の起動開始前に、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂの静電容量の劣化の程度および故障などの異常検出が可能になるため、二重降圧チョッパ回路の信頼性が向上する。
【０１０１】
なお、上記の実施形態では、実施の形態１に、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂの充電時間を測定する構成を追加したが、これに限定されるものではない。実施の形態２に、第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂの充電時間を測定するための同様の構成を追加しても同様の効果を得ることが可能である。
【０１０２】
実施の形態４．
図１１は、実施の形態４の二重降圧チョッパ回路の構成を表わす図である。
【０１０３】
実施の形態４の二重降圧チョッパ回路は、実施の形態１の二重降圧チョッパ回路の構成要素に加えて、出力電圧検出部８と、第１の入力電圧検出部１０ａと、第２の入力電圧検出部１０ｂの後段に微分要素部１６を備える。
【０１０４】
微分要素部１６−ａは、第１の入力電圧検出部１０ａが検出した第１の入力平滑コンデンサ２ａの両端電圧ＶＰを微分することによって、第１の入力平滑コンデンサ２ａに流れる電流を検出する。微分要素部１６−ａは、第２の入力電圧検出部１０ｂが検出した第２の入力平滑コンデンサ２ｂの両端電圧ＶＮを微分することによって、第２の入力平滑コンデンサ２ｂに流れる電流を検出する。
【０１０５】
微分要素部１６−ｂは、出力電圧検出部８が検出した出力平滑コンデンサ６の電圧を微分することによって、出力平滑コンデンサ６に流れる電流を検出する。
【０１０６】
コンデンサの容量をｃ、コンデンサの電圧をｖ、コンデンサに流れる瞬時電流をｉとしたときに、以下の式が成り立つ。
【０１０７】
ｉ＝c×ｄｖ／ｄt・・・（２）
したがって、コンデンサの電圧Ｖの微分値からコンデンサに流れる電流ｉを検出することができる。
【０１０８】
微分要素部１６−ａ、１６−ｂは、それぞれ、例えば、次式で示す伝達関数を有する近似微分回路によって構成することができる。
【０１０９】
Ｄ＝ｓＴ／（１+ｓＴ／Ｋ）・・・（３）
図１２は、近似微分回路のブロック線図である。
【０１１０】
図１２に示すように、近似微分回路は、比例要素（Ｋ）１０２に対して、積分要素（１／ｓＴ）１０３によるフィードバックループを設けることによって構成することができる。
【０１１１】
近似微分回路は、オペアンプなどの電子部品によって構成することも、電圧信号をマイコンなどに取り込むことによってソフトウエアによって構成することも可能である。
【０１１２】
スイッチング制御部９は、スイッチング信号を生成するため、スイッチング制御部９は、マイコンによって構成されることがある。コンデンサの電圧を表わす信号をスイッチング制御部９を構成するマイコンに取り込み、マイコン内で近似微分回路を構成すれば、追加部品なく、コンデンサに流れる電流を検出することが可能である。
【０１１３】
微分要素部１６によって、コンデンサ２ａ，２ｂ，６に流れる電流を検出するために電流センサを追加する必要なく、コンデンサ２ａ，２ｂ，６に流れる電流を検出することができる。これにより、コンデンサ２ａ，２ｂ，６に急激な電圧変化が発生するような異常電流が流れた際に、二重降圧チョッパ回路の動作を停止させることができる。その結果、二重降圧チョッパ回路の信頼性が向上する。
【０１１４】
なお、上記の実施形態では、実施の形態１に、異常電流を検出するための構成を追加したが、これに限定されるものではない。実施の形態２または実施の形態３に、異常電流を検出するための同様の構成を追加しても同様の効果を得ることが可能である。
【０１１５】
実施の形態５.
実施の形態５の二重降圧チョッパ回路は、第１のスイッチング素子３ａのスイッチング周期と第２のスイッチング素子３ｂのスイッチング周期とが、例えばスイッチング素子または回路定数のバラつきなどによって、１８０°（半周期）から±α分ずれている場合でも、安定に動作する。
【０１１６】
第１のスイッチング素子３ａのスイッチング周期と第２のスイッチング素子３ｂのスイッチング周期との間のずれ１８０°に対して、位相ずれ（±α）が発生した場合、第１の入力平滑コンデンサ２ａと、第２の入力平滑コンデンサ２ｂとが同じ静電容量かつ同じオンデューティであったとしても、第１の入力平滑コンデンサ２ａの両端電圧ＶＰと第２の入力平滑コンデンサ２ｂの両端電圧ＶＮとの間に位相ずれに起因する電圧アンバランスが発生する。
【０１１７】
そのため、第１の入力電圧検出部１０ａと、第２の入力電圧検出部１０ｂと、入力電圧比較部１１と、位相差補正制御部１２を備えない従来の二重降圧チョッパ回路では、位相ずれ（±θ）が発生した入力電圧のアンバランスを抑制することができない。しかし、本実施の形態においては、位相ずれ（±α）に起因する入力電圧のアンバランス分も検出して、位相補正をする。よって、スイッチング素子および回路定数のバラつきなどで位相がずれた場合においても、入力電圧がアンバランスすることなく安定的に動作させることが可能になる。本実施の形態では、位相ずれ（±α）に加えて、入力平滑コンデンサ２ａ，２ｂの静電容量差起因のアンバランスが発生しても、位相ずれ分（１８０°±α）を基準として位相補正をかけて制御するため、なんら動作に障害は生じない。つまり、本実施の形態では、第１のスイッチング素子３ａのスイッチング周期と第２のスイッチング素子３ｂのスイッチング周期との差は、１８０°に拘らず制御可能である。
【０１１８】
すなわち、本実施の形態では、位相補正制御部１２は、以下のようにして位相を補正する。
【０１１９】
位相差補正制御部１２は、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも、第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（１８０°±α）だけ遅れているときに、第１の入力平滑コンデンサ２ａの両端の電圧が、第２の入力平滑コンデンサ２ｂの両端の電圧よりも小さいと検出された場合には、第２のスイッチング素子３ｂのスイッチングの位相を進ませる方向に補正する。
【０１２０】
位相差補正制御部１２は、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂ周期との差（１８０°±α）だけ遅れているときに、第１の入力平滑コンデンサ２ａの両端の電圧が、第２の入力平滑コンデンサ２ｂの両端の電圧よりも小さいと検出された場合には、第１のスイッチング素子３ａのスイッチングの位相を遅らせる方向に補正する。
【０１２１】
位相差補正制御部１２は、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（１８０°±α）だけ遅れているときに、第１の入力平滑コンデンサ２ａの両端の電圧が、第２の入力平滑コンデンサ２ｂの両端の電圧よりも大きいと検出された場合には、第２のスイッチング素子３ｂのスイッチングの位相を遅らせる方向に補正する。
【０１２２】
位相差補正制御部１２は、第２のスイッチング素子３ｂのスイッチングの位相が第１のスイッチング素子３ａのスイッチングの位相よりも第１のスイッチング素子３ａの周期と第２のスイッチング素子３ｂの周期との差（１８０°±α）だけ遅れているときに、第１の入力平滑コンデンサ２ａの両端の電圧が、第２の入力平滑コンデンサ２ｂの両端の電圧よりも大きいと検出された場合には、第１のスイッチング素子３ａのスイッチングの位相を進ませる方向に補正する。
【０１２３】
実施の形態６.
図１３は、実施の形態６の二重降圧チョッパの回路構成を表わす図である。
【０１２４】
実施の形態６の二重降圧チョッパ回路は、実施の形態１の二重降圧チョッパ回路に含まれる第１の入力電圧検出部１０ａ、第２の入力電圧検出部１０ｂ、入力電圧比較部１１の代わりに、第１のスイッチング素子電流検出部１７ａ、第２のスイッチング素子電流検出部１７ｂ、およびスイッチング素子電流比較部１８を備える。本実施の形態の二重降圧チョッパ回路の基本的な回路構成は実施の形態１の二重降圧チョッパ回路と同様である。
【０１２５】
第１のスイッチング素子電流検出部１７ａは、第１のスイッチング素子の電流Ｉｓｗ１を検出する。第１のスイッチング素子電流検出部１７ａは、検出した電流Ｉｓｗ１を表わす信号をスイッチング素子電流比較部１８へ送る。
【０１２６】
第２のスイッチング素子電流検出部１７ｂは、第２のスイッチング素子の電流Ｉｓｗ２を検出する。第２のスイッチング素子電流検出部１７ｂは、検出した電流Ｉｓｗ２を表わす信号をスイッチング素子電流比較部１８へ送る。
【０１２７】
スイッチング素子電流比較部１８は、第１のスイッチング素子の電流Ｉｓｗ１と、第２のスイッチング素子の電流Ｉｓｗ２とを比較する。
【０１２８】
スイッチング素子電流比較部１８にて比較した結果、図１４のように第１のスイッチング素子の電流Ｉｓｗ１と第２のスイッチング素子の電流Ｉｓｗ２に差があった場合、第１の入力平滑コンデンサ２ａの両端電圧ＶＰと、第２の入力平滑コンデンサ２ｂの両端電圧ＶＮとの間にアンバランスが発生していると推測できる。位相差補正制御部１２は、スイッチング素子電流比較部１８の比較結果に基づいて、補正すべき位相差を決定し、決定した補正すべき位相差を表わす信号をスイッチング制御部９へ送る。
【０１２９】
スイッチング制御部９は、補正すべき位相差に基づいて、生成している第１のスイッチング素子３ａへのゲート信号ｇａの位相と、第２のスイッチング素子３ｂへのゲート信号ｇｂの位相とを決定する。スイッチング制御部９は、位相が決定されたゲート信号ｇａとｇｂとに基づいて、第１のスイッチング素子３ａと第２のスイッチング素子３ｂとをスイッチングする。なお、スイッチング素子電流比較部１８の比較結果がＩｓｗ１＜Ｉｓｗ２の場合、ＶＰ＜ＶＮと推測され、逆にＩｓｗ１＞Ｉｓｗ２の場合、ＶＰ＞ＶＮと推測される。ＶＰ＜ＶＮおよびＶＰ＞ＶＮの動作は、実施の形態１に記載した動作と同様である。
【０１３０】
本実施の形態によって、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量との間にばらつきが発生した際に、第１の入力平滑コンデンサ２ａの両端電圧ＶＰ（第１の入力電圧）と第２の入力平滑コンデンサ２ｂの両端電圧ＶＮ（第２の入力電圧）との間のアンバランスが解消される。
【０１３１】
また、本実施の形態によれば、第１のスイッチング素子電流Ｉｓｗ１および第２のスイッチング素子電流Ｉｓｗ２を直接監視できるため、後段回路で異常が発生し、スイッチング素子に過電流が流れた場合に、その過電流を検出し、即座にスイッチングを停止（二重降圧チョッパ回路の動作を停止）させることができる。その結果、二重降圧チョッパ回路の信頼性が向上する（装置の故障を抑制することが可能）。
【０１３２】
実施の形態７.
図１５は、実施の形態７の二重降圧チョッパの回路構成を表わす図である。
【０１３３】
実施の形態７の二重降圧チョッパ回路は、実施の形態６の二重降圧チョッパ回路に含まれる位相差補正制御部１２の代わりに、デューティ補正制御部１３を備える。
【０１３４】
デューティ補正制御部１３は、スイッチング素子電流比較部１８において算出された第１のスイッチング素子電流Ｉｓｗ１と第２のスイッチング素子電流Ｉｓｗ２の電流差に基づいて、第１のスイッチング素子３ａのスイッチングのオンデューティの補正量Δｄ１と第２のスイッチング素子３ｂのスイッチングのオンデューティの補正量Δｄ２とを求める。
【０１３５】
スイッチング制御部９は、補正量Δｄ１、Δｄ２に基づいて、第１のスイッチング素子３ａと第２のスイッチング素子３ｂとをスイッチングする。補正量Δｄ１と補正量Δｄ２の絶対値は等しく、かつ符号が相違するものとすることができる。なお、スイッチング素子電流比較部１８の比較結果がＩｓｗ１＜Ｉｓｗ２の場合、ＶＰ＜ＶＮと推測され、逆にＩｓｗ１＞Ｉｓｗ２の場合、ＶＰ＞ＶＮと推測される。ＶＰ＜ＶＮおよびＶＰ＞ＶＮの動作は、実施の形態２に記載した動作と同様である。
【０１３６】
本実施の形態によって、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量との間にばらつきが発生した際に、第１の入力平滑コンデンサ２ａの両端電圧ＶＰ（第１の入力電圧）と第２の入力平滑コンデンサ２ｂの両端電圧ＶＮ（第２の入力電圧）のアンバランスが解消される。
【０１３７】
また、第１のスイッチング素子電流Ｉｓｗ１および第２のスイッチング素子電流Ｉｓｗ２を直接監視できるため、後段回路で異常が発生し、スイッチング素子に過電流が流れた場合に、その過電流を検出し、即座にスイッチングを停止（二重降圧チョッパ回路の動作を停止）させることができる。その結果、二重降圧チョッパ回路の信頼性が向上する（装置の故障を抑制することが可能）。
【０１３８】
実施の形態８.
図１６は、実施の形態８の二重降圧チョッパの回路構成を表わす図である。
【０１３９】
実施の形態８の二重降圧チョッパ回路は、実施の形態６の二重降圧チョッパ回路に含まれる第１のスイッチング素子電流検出部１７ａ、第２のスイッチング素子電流検出部１７ｂ、スイッチング素子電流比較部１８の代わりに、リアクトル電流検出部１９、およびリアクトル電流比較部２０を備える。
【０１４０】
リアクトル電流検出部１９は、平滑リアクトル５に流れる電流を検出し、検出した電流ＩＲを表わす信号をリアクトル電流比較部２０へ送る。
【０１４１】
リアクトル電流比較部２０は、第１および第２のスイッチング素子のゲート信号ｇａ、ｇｂがオンしたタイミングにおいて、リアクトル電流検出部１９で検出したリアクトル電流ＩＲのピーク値を比較し、ピーク電流値に差があった場合、第１の入力平滑コンデンサ２ａの両端電圧ＶＰと、第２の入力平滑コンデンサ２ｂの両端電圧ＶＮとの間にアンバランスが発生していると推測できる。位相差補正制御部１２は、リアクトル電流比較部２０の比較結果に基づいて、補正すべき位相差を決定し、決定した補正すべき位相差を表わす信号をスイッチング制御部９へ送る。なお、ｇａがオンした際のピーク電流が、ｇｂがオンした際のピーク電流よりも小さい場合、ＶＰ＜ＶＮと推測され、逆にｇａがオンした際のピーク電流が、ｇｂがオンした際のピーク電流よりも大きい場合、ＶＰ＞ＶＮと推測される。ＶＰ＜ＶＮおよびＶＰ＞ＶＮの動作は、実施の形態１に記載した動作と同様である。
【０１４２】
本実施の形態によって、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量との間にばらつきが発生した際に、第１の入力平滑コンデンサ２ａの両端電圧ＶＰ（第１の入力電圧）と第２の入力平滑コンデンサ２ｂの両端電圧ＶＮ（第２の入力電圧）のアンバランスが解消される。
【０１４３】
また、リアクトル電流ＩＲを直接監視できるため、例えば、リアクトルの磁気飽和などでリアクトルに異常電流が流れた場合など、その異常電流を検出し、即座にスイッチングを停止（二重降圧チョッパ回路の動作を停止）させることができる。その結果、二重降圧チョッパ回路の信頼性が向上する（装置の故障を抑制することが可能）。
【０１４４】
また、電流検出箇所が１箇所で済むため、装置の小型化および低コスト化を図ることが可能になる。
【０１４５】
実施の形態９.
図１７は、実施の形態９の二重降圧チョッパの回路構成を表わす図である。
【０１４６】
実施の形態９の二重降圧チョッパ回路は、実施の形態８の二重降圧チョッパ回路に含まれる位相差補正制御部１２の代わりに、デューティ補正制御部１３を備える。
【０１４７】
デューティ補正制御部１３は、リアクトル電流比較部２０において算出された第１のスイッチング素子のゲート信号ｇａがオンした際のリアクトルピーク電流と、第２のスイッチング素子のゲート信号ｇｂがオンした際のリアクトルピーク電流の差に基づいて、第１のスイッチング素子３ａのスイッチングのオンデューティの補正量Δｄ１と第２のスイッチング素子３ｂのスイッチングのオンデューティの補正量Δｄ２とを求める。
【０１４８】
スイッチング制御部９は、補正量Δｄ１、Δｄ２に基づいて、第１のスイッチング素子３ａと第２のスイッチング素子３ｂとをスイッチングする。補正量Δｄ１と補正量Δｄ２の絶対値は等しく、かつ符号が相違するものとすることができる。なお、ｇａがオンした際のピーク電流が、ｇｂがオンした際のピーク電流よりも小さい場合、ＶＰ＜ＶＮと推測され、逆にｇａがオンした際のピーク電流が、ｇｂがオンした際のピーク電流よりも大きい場合、ＶＰ＞ＶＮと推測される。ＶＰ＜ＶＮおよびＶＰ＞ＶＮの動作は、実施の形態２に記載した動作と同様である。
【０１４９】
本実施の形態によって、第１の入力平滑コンデンサ２ａの静電容量と第２の入力平滑コンデンサ２ｂの静電容量との間にばらつきが発生した際に、第１の入力平滑コンデンサ２ａの両端電圧ＶＰ（第１の入力電圧）と第２の入力平滑コンデンサ２ｂの両端電圧ＶＮ（第２の入力電圧）との間のアンバランスが解消される。
【０１５０】
また、リアクトル電流ＩＲを直接監視できるため、例えば、リアクトルの磁気飽和などでリアクトルに異常電流が流れた場合など、その異常電流を検出し、即座にスイッチングを停止（二重降圧チョッパ回路の動作を停止）させることができる。その結果、二重降圧チョッパ回路の信頼性が向上する（装置の故障を抑制することが可能）。
【０１５１】
また、電流検出箇所が１箇所で済むため、装置の小型化および低コスト化を図ることが可能になる。
【０１５２】
実施の形態１０.
図１８は、実施の形態１０の二重降圧チョッパの回路構成を表わす図である。
【０１５３】
実施の形態１０の二重降圧チョッパ回路は、実施の形態１〜９の二重降圧チョッパ回路を変形したものである。実施の形態１０の二重降圧チョッパ回路は、第１のスイッチング素子３ａと、第１の還流ダイオード４ａとをＩＧＢＴが２個内蔵された２ｉｎ１の第１のインテリジェントパワーモジュールＩＰＭ２１ａによって構成する。二重降圧チョッパ回路は、第２のスイッチング素子３ｂと、第２の還流ダイオード４ｂとをＩＧＢＴが２個内蔵された２ｉｎ１の第２のＩＰＭ２１ｂによって構成する。第１の還流ダイオード４ａおよび第２の還流ダイオード４ｂに並列接続されたＩＧＢＴ２０１，２０２を常時オフ固定する。
【０１５４】
本実施の形態によって、ＩＰＭに内蔵された保護回路を使用することができるため、追加で保護回路を設ける必要がなくなる。また、第１および第２のスイッチング素子３ａ、３ｂの駆動回路がＩＰＭ内部に設けられていることで、スイッチング素子と駆動回路の距離（配線）が短くなり、ノイズ耐性が向上する。
【０１５５】
なお、実施の形態３で説明した第１の入力平滑コンデンサ２ａおよび第２の入力平滑コンデンサ２ｂの充電時間を測定する構成を実施の形態１および２だけでなく、その他のすべての実施形態に追加してもよい。
【０１５６】
また、実施の形態４で説明した異常電流を検出するための構成を実施の形態１〜３だけでなく、その他のすべての実施形態に追加してもよい。
【０１５７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１５８】
１  直流電源（架線）、２ａ  第１の入力平滑コンデンサ、２ｂ  第２の入力平滑コンデンサ、３ａ  第１のスイッチング素子、３ｂ  第２のスイッチング素子、４ａ  第１の環流ダイオード、４ｂ  第２の環流ダイオード、５  平滑リアクトル、６  出力平滑コンデンサ、７  負荷、８  出力電圧検出部、９  スイッチング制御部、１０ａ  第１の入力電圧検出部、１０ｂ  第２の入力電圧検出部、１１  入力電圧比較部、１２  位相差補正制御部、１３  デューティ補正制御部、１４  初期充電回路、１５  充電時間測定部、１６  微分要素部、１７ａ  第１のスイッチング素子電流検出部、１７ｂ  第２のスイッチング素子電流検出部、１８  スイッチング素子電流比較部、１９  リアクトル電流検出部、２０  リアクトル電流比較部、２１ａ  第１のＩＰＭ、２１ｂ  第２のＩＰＭ、２０１，２０２  ＩＧＢＴ。
【図１】
2020175078.tif 000003
【図２】
2020175078.tif 000004
【図３】
2020175078.tif 000005
【図４】
2020175078.tif 000006
【図５】
2020175078.tif 000007
【図６】
2020175078.tif 000008
【図７】
2020175078.tif 000009
【図８】
2020175078.tif 000010
【図９】
2020175078.tif 000011
【図１０】
2020175078.tif 000012
【図１１】
2020175078.tif 000013
【図１２】
2020175078.tif 000014
【図１３】
2020175078.tif 000015
【図１４】
2020175078.tif 000016
【図１５】
2020175078.tif 000017
【図１６】
2020175078.tif 000018
【図１７】
2020175078.tif 000019
【図１８】
2020175078.tif 000020
【手続補正書】
【提出日】令和3年6月1日(2021.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力電源の正極と接続される第１のノードと、前記入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、
前記第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、
負荷の一端が接続される第４のノードと前記第２のノードとの間に配置された第２のスイッチング素子と、
前記第１の入力平滑コンデンサと前記第２の入力平滑コンデンサの間の第５のノードと前記第３のノードとの間に配置された第１の還流ダイオードと、
前記第５のノードと前記第４のノードとの間に配置された第２の還流ダイオードと、
前記負荷の他端が接続される第６のノードと前記第３のノードとの間に配置されたリアクトルと、
前記第６のノードと前記第４のノードとの間に配置された出力平滑コンデンサと、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧との差、前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流との差、または前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流との差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める位相差補正制御部と、
前記補正量に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とをスイッチングするスイッチング制御部とを備えた、二重降圧チョッパ回路。
【請求項２】
前記二重降圧チョッパ回路は、
前記第１の入力平滑コンデンサの両端の電圧を検出する第１の入力電圧検出部と、
前記第２の入力平滑コンデンサの両端の電圧を検出する第２の入力電圧検出部と、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧とを比較する入力電圧比較部とを備え、
前記位相差補正制御部は、前記入力電圧比較部において算出された電圧差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める、請求項１記載の二重降圧チョッパ回路。
【請求項３】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも、前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも小さいと検出された場合には、前記第２のスイッチング素子のスイッチングの位相を進ませる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項４】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも小さいと検出された場合には、前記第１のスイッチング素子のスイッチングの位相を遅らせる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項５】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも大きいと検出された場合には、前記第２のスイッチング素子のスイッチングの位相を遅らせる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項６】
前記位相差補正制御部は、前記第２のスイッチング素子のスイッチングの位相が前記第１のスイッチング素子のスイッチングの位相よりも前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差だけ遅れているときに、前記第１の入力平滑コンデンサの両端の電圧が、前記第２の入力平滑コンデンサの両端の電圧よりも大きいと検出された場合には、前記第１のスイッチング素子のスイッチングの位相を進ませる方向に補正する、請求項２記載の二重降圧チョッパ回路。
【請求項７】
前記第１のスイッチング素子の周期と前記第２のスイッチング素子の周期との差は、１８０°である、請求項３〜６のいずれか１項に記載の二重降圧チョッパ回路。
【請求項８】
前記二重降圧チョッパ回路は、
前記第１のスイッチング素子に流れる電流を検出する第１のスイッチング素子電流検出部と、
前記第２のスイッチング素子に流れる電流を検出する第２のスイッチング素子電流検出部と、
前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流とを比較するスイッチング素子電流比較部とを備え、
前記位相差補正制御部は、前記スイッチング素子電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める、請求項１記載の二重降圧チョッパ回路。
【請求項９】
前記二重降圧チョッパ回路は、
前記リアクトルに流れる電流を検出するリアクトル電流検出部と、
前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流とを比較するリアクトル電流比較部とを備え、
前記位相差補正制御部は、前記リアクトル電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングの位相と前記第２のスイッチング素子のスイッチングの位相との差の補正量を求める、請求項１記載の二重降圧チョッパ回路。
【請求項１０】
入力電源の正極と接続される第１のノードと、前記入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、
前記第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、
負荷の一端が接続される第４のノードと前記第２のノードとの間に配置された第２のスイッチング素子と、
前記第１の入力平滑コンデンサと前記第２の入力平滑コンデンサの間の第５のノードと前記第３のノードとの間に配置された第１の還流ダイオードと、
前記第５のノードと前記第４のノードとの間に配置された第２の還流ダイオードと、
前記負荷の他端が接続される第６のノードと前記第３のノードとの間に配置されたリアクトルと、
前記第６のノードと前記第４のノードとの間に配置された出力平滑コンデンサと、
前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流との差、または前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流との差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求めるデューティ補正制御部と、
前記補正量に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とをスイッチングするスイッチング制御部とを備えた、二重降圧チョッパ回路。
【請求項１１】
入力電源の正極と接続される第１のノードと、前記入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、
前記第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、
負荷の一端が接続される第４のノードと前記第２のノードとの間に配置された第２のスイッチング素子と、
前記第１の入力平滑コンデンサと前記第２の入力平滑コンデンサの間の第５のノードと前記第３のノードとの間に配置された第１の還流ダイオードと、
前記第５のノードと前記第４のノードとの間に配置された第２の還流ダイオードと、
前記負荷の他端が接続される第６のノードと前記第３のノードとの間に配置されたリアクトルと、
前記第６のノードと前記第４のノードとの間に配置された出力平滑コンデンサと、
前記第１の入力平滑コンデンサの両端の電圧を検出する第１の入力電圧検出部と、
前記第２の入力平滑コンデンサの両端の電圧を検出する第２の入力電圧検出部と、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧とを比較する入力電圧比較部と、
前記入力電圧比較部において算出された電圧差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求めるデューティ補正制御部と、
前記補正量に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とをスイッチングするスイッチング制御部とを備え、
前記デューティ補正制御部は、前記第１のスイッチング素子のスイッチングのオンデューティが前記第２のスイッチング素子のスイッチングのオンデューティと等しいときに、前記第１の入力平滑コンデンサの両端の電圧が前記第２の入力平滑コンデンサの両端の電圧よりも小さいと検出された場合には、前記第１のスイッチング素子のスイッチングのオンデューティが短くなる方向に補正し、前記第２のスイッチング素子のスイッチングのオンデューティが長くなる方向に補正する、二重降圧チョッパ回路。
【請求項１２】
入力電源の正極と接続される第１のノードと、前記入力電源の負極と接続される第２のノードとの間に直列に接続された第１の入力平滑コンデンサおよび第２の入力平滑コンデンサと、
前記第１のノードと第３のノードとの間に配置された第１のスイッチング素子と、
負荷の一端が接続される第４のノードと前記第２のノードとの間に配置された第２のスイッチング素子と、
前記第１の入力平滑コンデンサと前記第２の入力平滑コンデンサの間の第５のノードと前記第３のノードとの間に配置された第１の還流ダイオードと、
前記第５のノードと前記第４のノードとの間に配置された第２の還流ダイオードと、
前記負荷の他端が接続される第６のノードと前記第３のノードとの間に配置されたリアクトルと、
前記第６のノードと前記第４のノードとの間に配置された出力平滑コンデンサと、
前記第１の入力平滑コンデンサの両端の電圧を検出する第１の入力電圧検出部と、
前記第２の入力平滑コンデンサの両端の電圧を検出する第２の入力電圧検出部と、
前記第１の入力平滑コンデンサの電圧と前記第２の入力平滑コンデンサの電圧とを比較する入力電圧比較部と、
前記入力電圧比較部において算出された電圧差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求めるデューティ補正制御部と、
前記補正量に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とをスイッチングするスイッチング制御部とを備え、
前記デューティ補正制御部は、前記第１のスイッチング素子のスイッチングのオンデューティが前記第２のスイッチング素子のスイッチングのオンデューティと等しいときに、前記第１の入力平滑コンデンサの両端の電圧が前記第２の入力平滑コンデンサの両端の電圧よりも大きいと検出された場合には、前記第１のスイッチング素子のスイッチングのオンデューティが長くなる方向に補正し、前記第２のスイッチング素子のスイッチングのオンデューティが短くなる方向に補正する、二重降圧チョッパ回路。
【請求項１３】
前記第１のスイッチング素子のスイッチングのオンデューティの補正量の絶対値と、前記第２のスイッチング素子のスイッチングのオンデューティの補正量の絶対値とは、等しい、請求項１１または１２記載の二重降圧チョッパ回路。
【請求項１４】
前記二重降圧チョッパ回路は、
前記第１のスイッチング素子に流れる電流を検出する第１のスイッチング素子電流検出部と、
前記第２のスイッチング素子に流れる電流を検出する第２のスイッチング素子電流検出部と、
前記第１のスイッチング素子に流れる電流と前記第２のスイッチング素子に流れる電流とを比較するスイッチング素子電流比較部とを備え、
前記デューティ補正制御部は、前記スイッチング素子電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求める、請求項１０記載の二重降圧チョッパ回路。
【請求項１５】
前記二重降圧チョッパ回路は、
前記リアクトルに流れる電流を検出するリアクトル電流検出部と、
前記第１のスイッチング素子のゲート信号がオンした時のリアクトル電流と、前記第２のスイッチング素子のゲート信号がオンした時のリアクトル電流とを比較するリアクトル電流比較部とを備え、
デューティ補正制御部は、前記リアクトル電流比較部において算出された電流差に基づいて、前記第１のスイッチング素子のスイッチングのオンデューティと前記第２のスイッチング素子のスイッチングのオンデューティの補正量を求める、請求項１０記載の二重降圧チョッパ回路。
【請求項１６】
前記第１の入力平滑コンデンサおよび前記第２の入力平滑コンデンサとを初期充電する初期充電回路と、
前記第１の入力平滑コンデンサの充電時間および前記第２の入力平滑コンデンサの充電時間を計測する充電時間測定部とを備えた、請求項１〜１４のいずれか１項に記載の二重降圧チョッパ回路。
【請求項１７】
前記第１の入力電圧検出部および前記第１の入力電圧検出部の検出値を微分する第１の微分要素部とを備えた、請求項２〜７、１１〜１３のいずれか１項に記載の二重降圧チョッパ回路。
【請求項１８】
前記出力平滑コンデンサの両端電圧を検出する出力電圧検出部と、
前記出力電圧検出部の検出値を微分する第２の微分要素部とを備えた、請求項１〜１７のいずれか１項に記載の二重降圧チョッパ回路。
【請求項１９】
第１のスイッチング素子と第１の還流ダイオードとを第１のＩＰＭで構成し、第２のスイッチング素子と第２の還流ダイオードとを第２のＩＰＭで構成し、
前記第１の還流ダイオードと並列接続された第１のＩＧＢＴおよび前記第２の還流ダイオードと並列接続された第２のＩＧＢＴを常時オフ固定する、請求項１〜１８のいずれか１項に記載の二重降圧チョッパ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
充電時間測定部１５は、第１の入力平滑コンデンサ２ａの両端電圧ＶＰが規定の電圧ＶＭまで充電される時間Ｔａ、および第２の入力平滑コンデンサ２ｂの両端電圧ＶＮが規定の電圧ＶＭまで充電される時間Ｔｂを測定する。
【国際調査報告】
2020175078.tif 000021
2020175078.tif 000022
2020175078.tif 000023
2020175078.tif 000024