(57)【要約】  回路基板は、貫通穴４３を形成したガラスコア４２を有し、前記貫通穴４３の内周と前記ガラスコア４２の表面とに導体パターン４６を形成することによって、ソレノイドコイル素子とキャパシタ素子とを含む回路素子を構成する。これにより、スマートフォン等の薄型移動体通信機器の大容量通信に対応でき、低コストでありながらコンパクトな回路基板を提供することができる。回路基板は、１つの端子を介して、スイッチ、アンプ、フィルタのうち少なくとも１つの電子部品に電気的に接続可能であり、また他の端子を介して、マザーボードに電気的に接続可能であるため、機能の集積化を図ることができ、スマートフォン等の薄型移動体通信機器に好適に使用される。
2019225698.tif 000002
【特許請求の範囲】
【請求項１】
貫通穴が設けられたガラス板と、複数の回路素子とを有する回路基板であって、
前記貫通穴の内周と前記ガラス板の表面とに配置された導電性部材により形成される回路を有し、
前記ガラス板の少なくとも一方の面に、樹脂を絶縁材とするさらなる積層回路が配置され、前記ガラス板の表面上の回路と前記積層回路とは電気的接続をもっており、
前記回路素子の一つは、前記貫通穴の内周と前記ガラス板の表面とに沿ってコイル状に配置されたソレノイドコイル素子であり、
前記回路素子の一つは、前記ガラス板の表面に配置された回路が構成する下電極又は前記積層回路が構成する下電極と、前記下電極上に形成された誘電体層と、前記誘電体層上に形成された上電極とを含むキャパシタ素子であり、
前記ソレノイドコイル素子と前記キャパシタ素子により、少なくとも１つのＬＣ周波数フィルタを構成しており、
前記回路基板の一方の面には第１の端子が形成され、前記回路基板の他方の面には第２の端子が形成されており、
一方の前記ガラス板の表面上の回路もしくは積層回路は、前記第１の端子を介して、少なくとも１つの電子部品に電気的に接続可能であり、他方の前記ガラス板の表面上の回路もしくは積層回路は、前記第２の端子を介して、別回路基板に電気的に接続可能である、
ことを特徴とする回路基板。
【請求項２】
前記ＬＣ周波数フィルタが、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、ダイプレクサのうち少なくとも１つの機能を有する、
ことを特徴とする請求項１に記載の回路基板。
【請求項３】
前記ＬＣ周波数フィルタが、移動体通信における2GHz以上の周波数帯の時分割二重化送受通信に使用される、
ことを特徴とする請求項１又は２に記載の回路基板。
【請求項４】
前記ＬＣ周波数フィルタが、50MHz以上の通過帯域を有するバンドパスフィルタである、
ことを特徴とする請求項１〜３のいずれか一項に記載の回路基板。
【請求項５】
総厚が0.5mm以下である、
ことを特徴とする請求項１〜４のいずれか一項に記載の回路基板。
【請求項６】
前記回路基板の他方の面に、前記ガラス板の表面上の回路もしくは積層回路に対し電気的接続をもつ導電性の接続パッドと、前記回路に電気的接続をもたない放熱パッドとが形成されており、前記接続パッドが前記第２の端子である、
ことを特徴とする請求項１〜５のいずれか一項に記載の回路基板。
【請求項７】
前記接続パッド及び前記放熱パッドは、前記別回路基板の導電パターンに対し接続される、
ことを特徴とする請求項６に記載の回路基板。
【請求項８】
前記放熱パッドは接地されている、
ことを特徴とする請求項６又は７に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に関する。
【背景技術】
【０００２】
近年、スマートフォンの出荷量は横ばいであるが、動画配信サービス拡大を背景として通信データ量は増大しており、この傾向は今後も続くと予想されている。通信量増大に対応する為に、High Band（2.3〜6.0 GHｚ）、TDD（Time Division Duplex）、CA(Carrier Aggregation)、MIMO（Multi Input Multi Output）等の新たな高速セルラー通信技術普及が普及し、１台のスマートフォンが使用するRF（Radio Frequency）フィルタの数が増加している。【０００３】
セルラー通信の送受信二重化方式には、TDDとFDD（Frequency Division Duplex）とがある。TDDは一つの通信帯域を時分割で二重化し、FDDは隣接した1組の通信帯域（送信帯域をUL：Up Link, 受信帯域をDL：Down Linkと呼ぶ）を使用して二重化する。【０００４】
送受信で電波を対称に二重化するFDDに対し、TDDは非対称な二重化が可能なため、電波利用効率において原理的に優位である。また、2波長帯を使うFDDに対し、1波長帯で実現するTDDは、回路構成もよりシンプルになる。【０００５】
この様に、TDDは原理的優位性を有するものの、デジタルセルラー通信サービス開始当初は、端末・基地局同期精度が低く、送信と受信の間に長いブランク期間を設ける必要があり、電波利用効率でも優位となったFDDから普及が進んだ。この様な状況に対し、近年の基地局・端末同期技術進歩が、TDDのブランク期間を短縮し、TDDの普及を加速している。同期技術の進歩は、ブロードバンドによる高速通信にも繋がっている。サービス開始当初のFDD帯域幅は20MHz以下であったが、現在のTDD帯域幅は200MHzのブロードバンドで利用されている。【０００６】
現在のセルラー通信では460MHzから6GHzの周波数帯が通信帯域として割り当てられている。
電波の伝達特性（減衰や障害物回避など）はより低周波において優れる為、使用帯域は1GHz以下から普及が進んだ。しかし、通信量拡大に伴い、1GHz以下帯域の利用状況は早々過密化し、現在は2GHzまで過密化が進んでいる。
この様な状況を背景とし、今後は未使用帯域が残る2.3〜6.0 GHz帯域のブロードバンドTDDの普及が進むと思われる。【０００７】
各国の各キャリアが使用する通信帯域は、3GPP (Third Generation Partnership Project)が仕様を策定し、各々の通信帯域にはbandナンバーが付与される。【０００８】
band 12の通信帯域は、FDD方式、UL 699〜716MHz, DL729〜746MHzと規定されており、幅17MHzの狭い帯域を13MHzの近接した間隔で利用する。通信帯域は、バンドパスフィルタ（以降、BPFと略す、又は周波数フィルタと呼ぶ場合がある）によって、ノイズとなる外来電波から隔離される。band 12の様な隣接した狭い帯域を隔離する周波数フィルタには、シャープなバンドパス特性もつAW（Acoustic Wave）フィルタが用いられる。【０００９】
AWフィルタには、SAW (Surface Acoustic Wave)フィルタと、BAW (Balk Acoustic Wave)フィルタがある。SAWフィルタは圧電体の上に櫛歯型対向電極を形成し、表面弾性波の共振を利用するフィルタである。BAWフィルタには、FBAR型 (film bulk acoustic resonator）とSMR型（solid mounted resonator）がある。FBARは圧電体フィルムの下にキャビティを設けバルク弾性波の共振を利用するフィルタである。SMRはキャビティの代わりに圧電膜の下に音響多層膜（ミラー層）を設けることで弾性波を反射させ共振を利用するフィルタである。FBARはフィルタ特性の急峻性と許容挿入電力においてSMRに優れ、現在のBAWの主流となっている。FBAR は前述したキャビティを高度なMEMS技術で形成するため、SAWより高価であるといわれている。【００１０】
BAWフィルタはSAWフィルタに比較し、許容挿入電力などの点で高周波特性に優れ、利用周波数において下記の棲み分けがある。
Low Band (〜1.0GHz)：SAWフィルタ
Middle Band (1.0〜2.3GHz)：SAWフィルタ又はBAWフィルタ
High Band (2.3GHz〜)：BAWフィルタ【００１１】
世界各国で使用するハイエンド・スマートフォンは、一機種で各国地域とキャリアに対応する為に、多くの通信帯域（10〜20）を切替えて使用するRF（Radio Frequency）回路を有している。この為、ハイエンド・スマートフォンでは回路基板配線複雑化に起因した信号干渉を生じ易い。この問題を回避する為に、ハイエンド・スマートフォンでは、帯域や通信方式毎に、周波数フィルタ、増幅アンプ、高速スイッチを集積モジュール化し、回路の最適化を行っている。【００１２】
またスマートフォンでは、厚さ6mm程度の筐体に、回路基板と表示素子を重ねて実装する為、モジュールの厚みは0.6〜0.9mm程度に納める必要がある。【００１３】
AWフィルタと同様に、ソレノイドコイルによるリアクタンスとキャパシタンスを組み合わせたLCフィルタも、周波数フィルタとして使用できる。しかしながら、AWフィルタに比較し閾値特性がブロードな為、隣接帯域を同時使用するFDDでの活用は困難だったが、連続した1帯域で運用するTDDでは、LCフィルタを周波数フィルタとして用いる事が可能である。【００１４】
また、LCフィルタは今後普及するHigh Band（3.5〜6.0 GHｚ）TDD用の周波数フィルタにおいて要求される、許容挿入電力、広通信帯域（ブロードバンド）、温度ドリフトなどのAWフィルタに比較し優位性を有する。しかしながら、従来のLTCC(Low Temperature Co-fired Ceramics)技術で製造するチップLCフィルタは、AWフィルタに比べサイズが大きく、特に厚みの問題から、ハイエンド・スマートフォンの薄型モジュールに内蔵することは困難だった。【００１５】
同様に今後普及が進む高速通信技術にCA(Carrier Aggregation)がある。CAは複数通信帯域の同時使用し高速通信を実現する技術である。
この為、CAの周波数フィルタは、同時使用する互いの通信波から其々の通信波を隔離しなければならない。即ち、抑制しなければならないノイズ強度は、従来の外来電波に比べ非常に大きい。この為、CA単位での集積モジュール化による回路最適化は重要になる。【００１６】
CAで同時使用する複数通信帯域の中には2.3〜6.0 GHz 帯 TDDも含まれる。然るに、今後の高速通信技術に対応する為に、スマートフォンの薄型モジュール内に、いかにしてLCフィルタを実装するかという課題がある。これに対し、回路基板にコイルを内蔵することで、よりコンパクトな回路構成を実現する技術が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開2005-268447号公報
【特許文献２】米国特許第9401353号
【特許文献３】米国特許第9425761号
【発明の概要】
【発明が解決しようとする課題】
【００１８】
特許文献１には、配線パターン層のうち、少なくとも２層以上にコイルの一部となるコイル用パターンが形成され、コイル用パターンに挟まれた電気絶縁性基材の所定位置に、コイル用パターンの各々の端部間を連通する貫通穴が設けられ、貫通穴内に導電性ペーストが充填されて各々の端部間が電気的に接続されているコイル内蔵多層回路基板が開示されている。【００１９】
ここで、上記電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成しているため、貫通穴の内周にガラス繊維の端部が露出し、それにより内周面が凹凸状となっている。また、ガラスエポキシ基板の表面も本来的に凹凸を有する粗面である。したがって、上述したようにコイルパターンを形成できたとしても、その配線の幅や径が局所的に変化するので、コイルの電気的特性が悪く、またばらつくという問題がある。【００２０】
また、シリコン基板にコイルを内蔵する試みもある。例えば、特許文献２には、受動部品を内蔵したシリコンインターポーザが開示されているが、内蔵受動部品は、トレンチキャパシタ、ダイオード、電源タップである。シリコンは半導体であり導体配線の為絶縁膜形成が必要であり、LCフィルタ用途ではコスト、性能の両面で課題が生じる。【００２１】
また、特許文献３には、ガラス基板に貫通導体を設けて形成した３D構造のリアクタンスと、ガラス基板の表面に形成したキャパシタンスにより構成されるLC周波数フィルタが開示されている。しかしながら、特許文献３のLC周波数フィルタはインターポーザ機能を有しない。【００２２】
RF回路の集積モジュールは、インターポーザを構成する樹脂基板上に、周波数フィルタ、増幅アンプ、高速スイッチを搭載する。従来の通信規格の薄型移動体通信機器では、周波数フィルタに対し、中心周波数0.8〜3.5GHz，通過帯域幅30〜120MHzかつ、急峻な抑制が要求されていた為、Surface Acoustic Wave（SAW）、Balk Acoustic Wave(BAW)といった物理共振を利用するフィルタが用いられていた。一方、電気共振を利用するLCフィルタは、そのような急峻な抑制が困難であるため、従来は使用されていなかったという実情がある。【００２３】
これに対し、5G通信規格では、中心周波数3.7GHz：通過帯域幅600MHz, 中心周波数4.5GHz：通過帯域幅500MHzといったより広い帯域幅が要求されており、急峻な抑制に対する要求は緩和されている。加えて高周波化に伴う挿入損失（発熱）の増大は、5G通信規格の課題となっている。【００２４】
AWフィルタでは、広い通過帯域幅を実現する為に、素子を並列に接続する必要があり、部品点数が増大する。かつ物理共振を利用する為、高周波化に伴い挿入損失が深刻化する。一方、電気共振を利用するLCフィルタは１素子で広い通過帯域幅が実現可能であり、電気共振を利用する為、高周波化に伴う挿入損失もより小さい。【００２５】
しかしながら、一般的な小型LCフィルタである、Low Temperature Co-fired Ceramics(LTCC) 型のフィルタは薄型化が困難な為、薄型モジュール用インターポーザ基板に搭載する事が困難であるとされている。【００２６】
本発明は、かかる課題に鑑みてなされたものであり、例えば次世代の薄型移動体通信機器の大容量通信に対応でき、低コストでありながらコンパクトな回路基板を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決するために、本発明の回路基板は、貫通穴が設けられたガラス板と、複数の回路素子とを有する回路基板であって、
前記貫通穴の内周と前記ガラス板の表面とに配置された導電性部材により形成される回路を有し、
前記ガラス板の少なくとも一方の面に、樹脂を絶縁材とするさらなる積層回路が配置され、前記ガラス板の表面上の回路と前記積層回路とは電気的接続をもっており、
前記回路素子の一つは、前記貫通穴の内周と前記ガラス板の表面とに沿ってコイル状に配置されたソレノイドコイル素子であり、
前記回路素子の一つは、前記ガラス板の表面に配置された回路が構成する下電極又は前記積層回路が構成する下電極と、前記下電極上に形成された誘電体層と、前記誘電体層上に形成された上電極とを含むキャパシタ素子であり、
前記ソレノイドコイル素子と前記キャパシタ素子により、少なくとも１つのＬＣ周波数フィルタを構成しており、
前記回路基板の一方の面には第１の端子が形成され、前記回路基板の他方の面には第２の端子が形成されており、
一方の前記ガラス板の表面上の回路もしくは積層回路は、前記第１の端子を介して、少なくとも１つの電子部品に電気的に接続可能であり、他方の前記ガラス板の表面上の回路もしくは積層回路は、前記第２の端子を介して、別回路基板に電気的に接続可能である、ことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、例えば次世代の薄型移動体通信機器の大容量通信に対応でき、低コストでありながらコンパクトな回路基板を提供することができる。
【図面の簡単な説明】
【００２９】
【図１Ａ】図１Ａは、本発明による、回路素子を内蔵した回路基板のブロック図である。
【図１Ｂ】図１Ｂは、本発明による、回路素子を内蔵した回路基板のブロック図である。
【図２】図２は、本発明の実施形態に含まれるキャパシタの断面図である。
【図３】図３は、本発明の実施形態に含まれるインダクタの斜視図である。
【図４Ａ】図４Ａは、本発明の実施形態に含まれるバンドパスフィルタの回路図である。
【図４Ｂ】図４Ｂは、バンドパスフィルタの周波数特性の一例を示す図である。
【図５Ａ】図５Ａは、本発明の実施形態に含まれるバンドパスフィルタを持つ回路基板の断面図である。
【図５Ｂ】図５Ｂは、ＬＣ周波数フィルタを持つ回路基板の上面図である。
【図６Ａ】図６Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図６Ｂ】図６Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図６Ｃ】図６Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図６Ｄ】図６Ｄは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図７Ａ】図７Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図７Ｂ】図７Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図７Ｃ】図７Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図８Ａ】図８Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図８Ｂ】図８Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図８Ｃ】図８Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図９Ａ】図９Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図９Ｂ】図９Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１０Ａ】図１０Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１０Ｂ】図１０Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１０Ｃ】図１０Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１１Ａ】図１１Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１１Ｂ】図１１Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１２Ａ】図１２Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１２Ｂ】図１２Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。
【図１３】図１３は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。
【図１４】図１４は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。
【図１５】図１５は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。
【図１６】図１６は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。
【図１７】図１７は、回路基板を下面側から見た模式図である。
【発明を実施するための形態】
【００３０】
＜実施形態＞
以下に、本発明の実施形態について、図面を参照して説明する。尚、本明細書中、「上」とはガラス基板から遠ざかる方向をいい、「下」とはガラス基板に近づく方向をいう。また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、などの受動素子であり、好ましくはLC回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域でTDDに使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等の分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。
【００３１】
「ＬＣフィルタ」は、ＬＣ周波数フィルタともいい、インダクタ(L)とキャパシタ(C)を組み合わせて、特定の周波数帯域をカットしたり通過させたりする回路をいい、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、ダイプレクサの機能を有するものをいう。特に、本実施の形態で用いるＬＣ周波数フィルタは、移動体通信における2GHz以上の周波数帯の時分割二重化送受通信に使用されると好ましく、また50MHz以上の通過帯域を有するバンドパスフィルタであると好ましい。
【００３２】
まず、本実施形態にかかる回路基板を用いた送受信回路全体の構造と機能について、図１Ａを参照して説明する。図1Ａに示す送受信回路は、次世代のスマートフォンに好適に用いることができる。次世代のスマートフォンとは、同時複数帯域通信を行い、高速通信を実現するCA方式に対応したセルラーRF回路を使用するスマートフォンであって、各々の通信帯域で周波数フィルタとして使用するバンドパスフィルタと、スイッチ、アンプを有し、必要に応じて、ハイパスフィルタ、ローパスフィルタ、ダイプレクサ等の分波フィルタやなど、何れかのRF部品を集積する回路基板を有するものである。
【００３３】
受信時において、アンテナ214が受信した電波から、トランシーバLSI202が制御するRF回路215が通信波を取り出す。ベースバンドプロッセッサ210は通信波からベースバンド信号取り出し、パケットを再構成する。アプリケーションプロセッサ211は、受け取ったパケットからユーザーが必要なサービスを構成する。これに対し送信は、逆の経路をたどる。
【００３４】
CA方式におけるRF回路215の動作を、より詳細に説明する。
アンテナ214が受信した電波は、ダイプレクサ213により1000MHｚを境に、より高周波な帯域とより低周波な帯域（Low Band）に分波される。より高周波な帯域は更に、ダイプレクサ212により2300MHｚを境に、中周波帯域（Middle Band）と高周波帯域（High Band）に分波される。Low Band はband 8 FDD，Middle Bandはband 1 FDD とband 3 FDD，High Bandはband 41 TDDとband 42 TDDの通信波を含む。この様に、周波数フィルタによってband毎の通信波を取出す前に、分波フィルタを使って帯域を分離する事は、複数帯域を同時使用するCA方式において、帯域間の干渉抑制する為の有効な手段となる。
【００３５】
分波フィルタでの分離なしに、同一回路上に異なる周波数フィルタが存在する場合（213と204、205と206）干渉抑制が必要な各々フィルタ毎に調整用LC要素を追加することも有効である。調整用LC要素は、分波フィルタで分離したフィルタ間においても必要に応じて有効に用いることができる。この様な干渉抑制用LC要素をモジュール回路基板に内蔵することも、高機能でありながらコンパクトな回路基板を実現する為に有効である。
FDDに用いる送受信用一組のバンドパスフィルタ205〜206は、デュプレクサと呼ばれる。TDDでは一つのバンドパスフィルタ203, 204を、送受信時分割使用するためにスイッチ208を使用する。送信時はFDD，TDD共、周波数フィルタの通過前に、通信波をアンプ209で増幅する。
【００３６】
CA単位モジュール１は、ダイプレクサ×２、バンドパスフィルタ×2、スイッチ×2、デュプレクサ×3、アンプ×５を含んでいる。本実施形態によってダイプレクサ×２、バンドパスフィルタ×2はLCフィルタとしてモジュール回路基板内に形成し、該LCフィルタのソレノイドコイル素子は、少なくともその構造の一部を回路基板内に有する事で薄型が可能となる。該LCフィルタ以外のRF部品はモジュール回路基板上に実装する事が可能であり、LCフィルタ上にそれらを実装する事でモジュール面積を縮小することが可能となる。これにより高機能でありながらコンパクトな回路基板を実現できる。
【００３７】
図１AのRF回路215は一つのCA単位モジュール201を有しているが、スマートフォンが複数の通信キャリアに対応する場合、異なるCAごとに対応した複数のCA単位モジュールを搭載してもよい。
【００３８】
本実施形態では、図１Bに示す様に、帯域や通信方式毎に、周波数フィルタ、アンプ、スイッチをまとめてなる、従来型モジュール化とし、High Band TDDモジュールとして用いることも可能である。図１Bでは、ハイパスフィルタ302とTDD用バンドパスフィルタ303，304をLCフィルタとしてモジュール回路基板内に構成する事ができる。図１Bにおいて、共通する部品については同じ符号を付して、重複説明を省略する。
本実施形態にかかる回路素子は、TDDに使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。また、本実施形態にかかる回路素子は、ダイプレクサ、ハイパスフィルタ、ローパスフィルタなど分波フィルタ構成するLCフィルタの部品であると好ましい。さらに、本実施形態にかかる回路素子は、前記バンドパスフィルタ間の干渉抑制調整回路用のソレノイドコイル素子であると好ましい。
【００３９】
次に、ガラス板をコア材として、その両面に配線層と絶縁樹脂層を交互に形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタとインダクタの例を、それぞれ説明する。
【００４０】
キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図２に示すように、不図示のガラス基板直上に、又はガラス基板上に形成した絶縁樹脂層１１の上に、下電極１２を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層１３を積層し、さらにその上に上電極１４となる導体を積層したものである。下電極１２と上電極１４は、一般的にシード層と導電層からなる多層構造を有する。
【００４１】
インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えたガラス基板に内蔵することができる。図３においては、２列に並んだ貫通穴を有する平行平板状のガラス板を透明化して図示している。図３において、ガラス板の表裏面において隣接する貫通穴の開口部同士を接続するように配線２１，２２を形成し、またガラス板の表裏面を連通する貫通穴２３の内壁に導体層を形成し、TGVとする。
【００４２】
ここで、１列目ｎ番目の導体層TGVを、TGV(１，ｎ）とし、２列目ｎ番目の導体層TGVを、TGV（２，ｎ）とする。裏面側の配線２２により導体層TGV(１，ｎ）と導体層TGV(２，ｎ）とを接続し、表面側の配線２１により導体層TGV(１，ｎ）と導体層TGV(２，ｎ＋１）とを接続すると、配線２２と、導体層TGV(１，ｎ）と、配線２１と、導体層TGV(１，ｎ＋１）とで、ガラス板の内部と表面を導体が一周（一巻き）する、オープン回路を構成することができる。コイル状に形成されるこの回路に電流を流すことで、インダクタとして機能させることができる。インダクタの特性は、巻き数を変えることで調整することができる。
【００４３】
次に、基板内部に形成されるLC回路によるバンドパスフィルタ（BPF）、すなわちＬＣ周波数フィルタについて説明する。BPFの基本的な回路図は、図４Ａのようになる。そして、回路中のキャパシタの電気容量（以下キャパシタンス）とインダクタの誘導係数（以下インダクタンス）を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
【００４４】
図４Ｂに、図４Ａのバンドパスフィルタの特性図を示す。図４Ｂにおいて、横軸が周波数であり、縦軸が挿入損失を示している。図４Ｂから明らかなように、かかるバンドパスフィルタでは、急峻な抑制は緩和されている。
【００４５】
図４Ａの回路図に示したキャパシタとインダクタを、回路基板内部に形成した状態を示す模式図を、図５Ａに示す。図中C１〜C３がキャパシタ、L１〜L3がインダクタを示す。キャパシタC１〜C３は、ガラスコア３１の上表面に導電性部材として下電極３３が配置され、誘電体層３５を挟んで、上電極３４が配置されることにより形成されている。全体としてキャパシタC１〜C３は、ガラスコア３１の上表面上の絶縁樹脂層３２に埋設されるようになっており、回路基板外部の電極と接続したい場合には、絶縁樹脂層３２にビアホールを作り、その内部の導体を介して接続できる。なお図示していないが、下電極３３は、ガラスコア３１の一方の面に形成され、樹脂層で絶縁された積層回路の導電部であってよい。
【００４６】
インダクタL１〜L3は、ガラスコア３１内の導体層TGVと、ガラスコア３１の表裏面の配線（図５Ａ参照）をつないでソレノイドコイルを作ることができる。インダクタL１〜L3本体は、ガラスコア３１の内部と、その表裏面の絶縁樹脂層３２に埋設されるようになっており、回路基板最外層の電極との導通は、キャパシタC１〜C３と同様に、絶縁樹脂層３２内のビアホールを介して行うことができる。
【００４７】
キャパシタＣ１及びインダクタＬ１を用いて、第１のＬＣ周波数フィルタが形成され、キャパシタＣ２及びインダクタＬ２を用いて、第１のＬＣ周波数フィルタとは特性が異なる第２のＬＣ周波数フィルタが形成され、キャパシタＣ３及びインダクタＬ３を用いて、第１のＬＣ周波数フィルタ及び第２のＬＣ周波数フィルタとは特性が異なる第３のＬＣ周波数フィルタが形成される。これにより、１つの回路基板に異なる特性を持つ複数のＬＣ周波数フィルタを内蔵することができ、例えば５Ｇ通信規格に対応した薄型移動体通信機器などに用いた場合において、複数の周波数帯域での通信を１つのモジュールとして最適化することが可能になる。
【００４８】
5G通信規格では、複数帯域を同時に用いる高速データ通信技術Carrier Aggregation（CA）が普及する。この技術は例えば、900MHz, 2.5GHz, 3.7GHzの３つの帯域を同時使用して高速通信を行う技術である。従来の周波数フィルタの役割は、外来ノイズからの通信帯域の干渉抑制であったCAでは自らの通信帯域同士の干渉抑制必要となり、ノイズ抑制はより深刻な課題となる。この対策としてCA単位で集積モジュールを構成し回路の最適化と、外部ノイズの抑制が必要となる。本実施形態によれば、モジュール内でのLCフィルタ構成を実現するため、実装面積縮小の効果に加え、機能集積化を図ることができる。
【００４９】
図５Ｂは、回路基板の一部の上面図であり、上面に形成された導電性パターンＵＰＴに沿って、低容量のキャパシタ素子ＣＥを複数個つなげて、１つのキャパシタＣを形成している。また、導電性パターンＵＰＴを、貫通穴内の導体層（導電性部材）ＴＧＶを介して、回路基板の下面に形成された導電性パターンＬＰＴ（点線で図示）に接続し、コイル状のインダクタＬを形成している。ここでは、導電性パターンＵＰＴ，ＬＰＴ及び導体層ＴＧＶが回路を構成する。
【００５０】
（基板作成プロセス）
次に、図６Ａ〜１２Ｂを用いて、ガラス基板を用いた回路基板作成プロセスの一例を示す。
【００５１】
まず回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図４Aに示すような回路構成において、所望の特性を実現するための素子の仕様を表１、表２に示す。ここで、インダクタL1とL３については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
【００５２】
【表１】
2019225698.tif 000003
【００５３】
【表２】
2019225698.tif 000004
【００５４】
2499MHz以上、2690MHz以下の帯域用のBPFについても、同様の手順によって、キャパシタ、インダクタンスを計算し、必要な回路の設計を行う（数値については省略）。
【００５５】
以上の回路設計に基づいて、必要な回路基板を製作する。まず、図６Ａに示すように、低膨張のガラスコア４２（厚さ300μm、CTE：3.5ppm/K）を準備し、次いで図６Ｂに示すように、かかるガラスコア４２に開口径８０μｍ〜１００μｍの貫通穴４３を形成する。形成にあたっては、第一段階として、貫通穴４３の形成を所望する位置にUVレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴４３が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴４３を形成できることとなる。
【００５６】
つぎに図６Ｃに示すように、配線層の下およびガラスコア４２の貫通穴４３の内壁の密着層４４として、ガラスコア４２の表面全面にTi膜とCu膜を、この順序でスパッタリング法にて２層製膜して、ガラス表面の導電化を行う。膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。
【００５７】
ついで、図６Ｄに示すように、貫通穴４３内壁のスパッタ膜の薄い部分を補完するため、無電解ニッケルめっき４５を施す。加工はガラスコア４２の表裏全面と貫通穴４３内に対して行い、めっき厚さは0.2μmに設定する。図7Ａに示すように、密着層４４とニッケルめっき層４５によりシード層４５’が形成される。
【００５８】
図示していないが、つぎにシード層４５’を用いて、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの導体パターン４６を形成するために、ガラスコア４２の両面に、例えば日立化成株式会社製ドライフィルムレジスト、商品名RY-3525（厚さ25μm）をラミネートする。レジスト層形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してレジスト層に露光し、現像によってレジスト層に配線パターン（開口部）を形成する。
【００５９】
次に、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である導体パターン４６を15μmの厚さで形成する。この段階において、ガラスコア４２の貫通穴４３内壁にも銅めっきが析出する。続いて、ドライフィルムレジストを剥離する。この段階において、図７Ａに示すように、ガラスコア４２の表裏面はTi/Cu/Niからなるシード層４５’で覆われた部分と、さらにその上にCuが積層された導体パターン４６の部分が混在している。図７Ａの工程で、導体パターン４６の所定の位置には、キャパシタの下電極が形成される。または、導体パターン４６の一部を利用して、キャパシタの下電極とすることも可能である。
【００６０】
続いて、図７Ｂに示すように、まずガラスコア４２のキャパシタを形成する側の面全体に、CVD製膜法にて、厚さ200nm乃至400nmでSiN膜を形成してキャパシタの誘電体層４７を形成する。更に、図７Ｃに示すように、キャパシタの上電極を形成する際のシード層４８として、スパッタ製膜法にて、Ti膜とCu膜をおのおの50nm、300nmにて、この順序で誘電体層４７の上全体に製膜する。
【００６１】
続いて、図８Ａに示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみをドライフィルムレジストから露出させた状態とする。ついで図８Ｂに示すように、電解銅めっきにて、厚さ９〜10μmにて上電極４９を形成する。その後、図８Ｃに示すように、ドライフィルムレジストを除去する。この時点では、キャパシタ以外にもＳｉＮ層などが積層されている。
【００６２】
そこで、図９Ａに示すように、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極４９上のみをドライフィルムレジスト５０で保護する。
【００６３】
続いて、キャパシタの上電極４９を製膜する際のスパッタ銅層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。
【００６４】
より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層を、ドライエッチングにて除去する。そのあとで、キャパシタの上電極４９を保護していたドライフィルムレジスト５０を剥離除去する。図９Ｂに示すように、この時点で、まだガラスコア４２直上のシード層４５’は残っている。
【００６５】
つぎに、図１０Ａに示すように、キャパシタの下電極およびその他の、ガラスコア４２の表面に形成されている導電層のシード層を除去すべく、Ni,Cuの順に、ウエットエッチング工法にて処理する。その下方にあるスパッタCu層も同時に除去される。一方、配線、キャパシタ電極などを形成しているCu層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、スパッタTi層をエッチングにて除去する。ここまで終えると、配線、電極などのない部分には、ガラスコア４２が露出することとなる。以上の結果として、ガラスコア４２の表面にはキャパシタ１０１が形成され、またインダクタ１０２（図１１Ｂ参照）を形成する連続する配線ＨＮの一部も形成されて、導体層TGVとつながる。そのどちらもない部分のガラスコア４２の表面領域ＡＲは、密着層、シード層が取り除かれ、外部に露出している。
【００６６】
つぎに、図１０Ｂに示すように、ガラスコア４２の両面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ABF−GX-T31R」）を貼付して、絶縁樹脂層（樹脂ビルド層）５１を形成する。加工は真空プレスラミネート装置にて、ガラスコア４２の貫通穴４３の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層５１の厚さは３５μｍ程度とし、キャパシタの上電極４９まで確実に埋没するようにする。これにより、キャパシタを含む積層回路が、絶縁樹脂層５１により覆われることとなる。
【００６７】
さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層５１を貫通させ、図１０Ｃに示すように、ガラスコアの配線層に達する孔（ビアホール）５２を形成する。孔５２の直径は60μm程度が好ましい。
【００６８】
図示していないが、ガラスコア４２の表裏面の絶縁樹脂層５１を、アルカリ系の表面粗化液にて処理し、算術表面粗さRaが60nmになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
【００６９】
つぎに、図１１Ａに示すように、ガラスコア４２の表裏面の絶縁樹脂層５１に無電解銅めっきを施し、導電シード層５３を形成する。その厚さは0.6μmとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成したビアホール５２の内壁にも導電シード層５３が形成される。
【００７０】
つづいて、図示していないが、基板両面にドライフィルムレジストを貼付し、フォトリソグラフィー法によって、配線５４を設けたい部分に開口部を設ける。ついで、図１１Ｂに示すように、基板に電解めっきを施し、厚さ15μmにて配線５４を形成する。また、この電解めっき処理において、絶縁樹脂層５１内のビアホール５２の内部も銅で満たされ、ガラスコア４２表面の導体層との導通もとれる。
【００７１】
その後、不要な導電シード層をエッチングで除去する。以上をもって、ＬＣ回路用の内蔵素子を含む基本的な回路基板４１が完成する。回路基板４１の総厚が0.5mm以下であると、薄型移動体通信機器などに好適に用いられる。なお、図中、ガラスコア４２の下側のビルドアップ配線については、回路基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の回路基板では必ずしもそうである必要はなく、回路基板完成時に所定のキャパシタ、インダクタが接地されていればよい。
【００７２】
このあと、必要に応じて、図１０Ｂ〜図１１Ｂの工程を繰り返して、図１２Ａ、１２Ｂに示すように絶縁層６１、及び配線５４に導通する導体配線層６２Ａ，６２Ｂを積層し、電子部品を実装してよい。また、ガラスコア４２又は絶縁樹脂層５１の表面に平面状（たとえば渦巻き状）のスパイラルコイル素子（コイル）を形成することもできる。また、電気的に中性なスルーホールをソレノイドコイル素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタを設けることも可能である。
【００７３】
また、ガラスコア４２に銅の導体パターン４６を積層した場合において、応力バランスの崩れからガラスコア４２の反りや割れが生じることを防ぐべく、例えばガラスコア４２の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の導体パターン４６の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
【００７４】
さらに、図１３〜１６を参照して、本実施形態の回路基板をマザーボードに実装するとともに、回路基板４１上に電子部品を実装する工程を説明する。
【００７５】
まず、図１２Ｂの回路基板４１の両面に、図１３に示すように、ソルダーレジスト６３をスクリーン印刷法等によりパターン状に塗布する。このとき、上側の導体配線層（第１の端子）６２Ａに対して外部から連通可能な孔６３ａと、下側の導体配線層（第２の端子）６２Ｂに対して外部から連通可能な孔６３ｂとがソルダーレジスト６３に形成されるようにする。なお、下側の導体配線層６２Ｂの中には、回路基板４１の配線５４（すなわち回路）と電気的に絶縁されたものもある。
【００７６】
次いで、図１４に示すように、回路基板４１の上面側において、孔６３ａにはんだバンプ６４を置き、更にはんだバンプ６４の上に、導電部が接するようにして電子部品６５を置く。電子部品６５としては、スイッチ、アンプ、フィルタなどがあるが、それに限られない。
【００７７】
その後、図１５に示すように、電子部品６５を含む回路基板４１の上面全体をモールド樹脂６６により覆う。また、回路基板４１の下面側において、孔６３ａにはんだバンプ６４を置く。
【００７８】
このように形成した回路基板４１を、図１６に示すように、別回路基板であるマザーボード６７上に載置して、不図示のリフロー炉に投入すると、孔６３ｂ中のはんだバンプ６４が溶融し、導体配線層６２Ｂの一部と、マザーボード６７の導電パターン６８とが導通する。また孔６３ａ中のはんだバンプ６４が溶融し、導体配線層６２Ａと電子部品６５の導電部とが導通する。隣接する孔６３ａの間隔は、溶融時に流れ出たはんだが干渉しない距離とする。
【００７９】
５Ｇ通信規格に対応した薄型移動体通信機器などにおいては、複数の周波数帯域での送受信を１つのモジュールで最適化させることが要求されるため、ＬＣ周波数フィルタを含む複数の電子部品をコンパクトに実装することが好ましい。本実施の形態によれば、回路基板４１内にＬＣ周波数フィルタを内蔵するとともに、一方の面に他の電子部品６５を実装し、他方の面ではマザーボード６７の導電パターン６８と接続することができるので、このようなインターポーザ機能を備えることにより、コンパクトでありながら機能の集積化を図ることができる。
【００８０】
ところで、導体配線層６２Ｂの一部（接続パッドＣＰという）は、回路基板４１内の回路と導通するが、導体配線層６２Ｂの残り（放熱パッドＨＰという）は、回路基板４１内の回路と導通しない、所謂ダミーの端子となる。５Ｇ通信規格に対応した薄型移動体通信機器などに対応した回路モジュールにおいては、発熱量が過大になることが予想される一方、ガラスコアは樹脂などに比べると熱伝導率が低いことから、その発熱対策を行うことが望ましい。
【００８１】
そこで本実施の形態においては、図１７にて白円で示す接続パッドＣＰ及び黒円で示す放熱パッドＨＰを、回路基板４１の外周近傍に沿って２列に取り巻くように混在させて配列した上で、放熱パッドＨＰを介して回路基板４１からの放熱を促すようにしている。放熱パッドＨＰの数は、接続パッドＣＰの数より多いと好ましい。
【００８２】
かかる放熱パッドＨＰは、はんだバンプ６４を介して、マザーボード６７の回路や別部品６９と電気的接続を持たない導電パターン６８のみと導通させており、それにより放熱効果を高めつつも電気的には絶縁された（孤立した）状態になる。ただし放熱パッドＨＰの少なくとも１つを、アース線７０を介して接地させてもよい（図１６）。
【符号の説明】
【００８３】
１１・・・絶縁樹脂層、１２・・・キャパシタの下電極、１３・・・キャパシタの誘電体層、１４・・・導体（キャパシタの上電極）、２１、２２・・・配線、２３・・・貫通穴、３１・・・ガラスコア、３２・・・絶縁樹脂層、３３・・・下電極、３４・・・上電極、３５・・・誘電体層、４１・・・回路基板、４２・・・ガラスコア、４３・・・貫通穴、４４・・・密着層（Ni/Cuスパッタ層）、４５・・・ニッケルメッキ（Ni）層、４５’・・・シード層（Ni/Cu/Ni層）、４６・・・導体パターン（ガラス直上銅配線：キャパシタ下電極を含む）、４７・・・誘電体層、４８・・・シード層（誘電体層上Ni/Cuスパッタ層）、４９・・・キャパシタの上電極、５０・・・キャパシタ保護用のドライフィルムレジスト層、５１・・・絶縁樹脂層、５２・・・絶縁樹脂層の孔（ビアホール）、１０１・・・キャパシタ、１０２・・・インダクタ、２０２・・・トランシーバＬＳＩ、２０３・・・バンドパスフィルタ、２０４・・・バンドパスフィルタ、２０５・・・バンドパスフィルタ
２０６・・・バンドパスフィルタ、２０７・・・バンドパスフィルタ、２０８・・・スイッチ、２０９・・・アンプ、２１０・・・ベースバンドプロッセッサ、２１１・・・アプリケーションプロセッサ、２１２・・・ダイプレクサ、２１３・・・ダイプレクサ、２１４・・・アンテナ、２１５・・・RF回路、３０２・・・ハイパスフィルタ、３０３・・・TDD用バンドパスフィルタ、３０４・・・TDD用バンドパスフィルタ
【図１Ａ】
2019225698.tif 000005
【図１Ｂ】
2019225698.tif 000006
【図２】
2019225698.tif 000007
【図３】
2019225698.tif 000008
【図４Ａ】
2019225698.tif 000009
【図４Ｂ】
2019225698.tif 000010
【図５Ａ】
2019225698.tif 000011
【図５Ｂ】
2019225698.tif 000012
【図６Ａ】
2019225698.tif 000013
【図６Ｂ】
2019225698.tif 000014
【図６Ｃ】
2019225698.tif 000015
【図６Ｄ】
2019225698.tif 000016
【図７Ａ】
2019225698.tif 000017
【図７Ｂ】
2019225698.tif 000018
【図７Ｃ】
2019225698.tif 000019
【図８Ａ】
2019225698.tif 000020
【図８Ｂ】
2019225698.tif 000021
【図８Ｃ】
2019225698.tif 000022
【図９Ａ】
2019225698.tif 000023
【図９Ｂ】
2019225698.tif 000024
【図１０Ａ】
2019225698.tif 000025
【図１０Ｂ】
2019225698.tif 000026
【図１０Ｃ】
2019225698.tif 000027
【図１１Ａ】
2019225698.tif 000028
【図１１Ｂ】
2019225698.tif 000029
【図１２Ａ】
2019225698.tif 000030
【図１２Ｂ】
2019225698.tif 000031
【図１３】
2019225698.tif 000032
【図１４】
2019225698.tif 000033
【図１５】
2019225698.tif 000034
【図１６】
2019225698.tif 000035
【図１７】
2019225698.tif 000036
【国際調査報告】
2019225698.tif 000037
2019225698.tif 000038
2019225698.tif 000039
2019225698.tif 000040