(57)【要約】  大型化を避けつつ制御回路と半導体モジュールとの間の絶縁性を向上させた半導体装置が得られる。半導体装置（１０）は、半導体モジュール（１２０）と、回路基板（１００）と、制御端子（１１１）と、入力端子（１１３）と、中間電極（１１２ａ）と、誘電体層（１１２ｂ）と、固定部材（１１０）とを備える。制御端子（１１１）は、回路基板（１００）と電気的に接続されている。入力端子（１１３）は、半導体モジュール（１２０）と電気的に接続されている。中間電極（１１２ａ）は、制御端子（１１１）と入力端子（１１３）との間に配置される。誘電体層（１１２ｂ）は、中間電極（１１２ａ）と制御端子（１１１）との間、および中間電極（１１２ａ）と入力端子（１１３）との間に配置される。固定部材（１１０）は、制御端子（１１１）と入力端子（１１３）と中間電極（１１２ａ）と誘電体層（１１２ｂ）とを固定する。
2020261536.tif 000002
【特許請求の範囲】
【請求項１】
半導体モジュールと、
回路基板と、
前記回路基板と電気的に接続された制御端子と、
前記半導体モジュールと電気的に接続され、前記制御端子と対向する位置に配置される入力端子と、
前記制御端子と前記入力端子との間に配置され、導電体からなる中間電極と、
前記中間電極と前記制御端子との間および前記中間電極と前記入力端子との間に配置された誘電体層と、
前記制御端子と前記入力端子と前記中間電極と前記誘電体層とを固定する固定部材と、を備え、
前記制御端子には第１貫通穴が形成され、
前記中間電極には第２貫通穴が形成され、
前記入力端子には第３貫通穴が形成され、
前記誘電体層には第４貫通穴が形成され、
前記固定部材において、前記制御端子と前記入力端子と前記中間電極と前記誘電体層とに接触する表面部分が絶縁体により構成され、
前記固定部材は、前記第１〜第４貫通穴に挿入されている、半導体装置。
【請求項２】
前記固定部材は、前記半導体モジュールに固定されている、請求項１に記載の半導体装置。
【請求項３】
前記回路基板は変調回路を含み、
前記回路基板は、前記変調回路により変調された信号を前記制御端子に出力し、
前記半導体モジュールは復調回路を含み、
前記半導体モジュールは、前記制御端子と前記中間電極と前記誘電体層と前記入力端子とにより構成される２つの容量結合を介して入力された前記変調された信号を、前記復調回路により復調する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体モジュールは増幅回路を含み、
前記入力端子と前記復調回路とは前記増幅回路を介して電気的に接続されている、請求項３に記載の半導体装置。
【請求項５】
前記半導体モジュールはキャパシタを含み、
前記入力端子と前記復調回路とは前記キャパシタを介して接続されている、請求項３に記載の半導体装置。
【請求項６】
前記固定部材の周囲を巻回するように配置された１次コイルと、
前記固定部材の周囲を巻回するとともに、前記１次コイルと間隔を隔てて配置された２次コイルとを備え、
前記半導体モジュールは整流回路を含み、
前記回路基板は発振回路を含み、
前記固定部材は、前記１次コイルの内周側に位置する領域から前記２次コイルの内周側に位置する領域まで伸びる磁性体部分を含み、
前記発振回路は前記１次コイルと電気的に接続され、
前記整流回路は前記２次コイルと電気的に接続される、請求項１〜請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体モジュールは、ゲートドライバと、スイッチング素子とを含み、
前記スイッチング素子は、ゲート端子と、コレクタ端子と、エミッタ端子とを有し、
前記入力端子と前記ゲート端子とは、前記ゲートドライバを介して電気的に接続される、請求項１〜請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記制御端子は前記回路基板に固定されている、請求項１〜請求項７のいずれか１項に記載の半導体装置。
【請求項９】
前記制御端子と前記入力端子との少なくともいずれか一方の表面は、絶縁層により被覆されている、請求項１〜請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
請求項１記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および電力変換装置に関する。
【背景技術】
【０００２】
従来、制御回路からパワーモジュールなどの半導体モジュールへ信号を伝送する伝送経路として、キャパシタを利用した容量結合型の信号伝送路を用いた半導体装置が知られている（たとえば、特開２００３−３３９１６８号公報参照）。特開２００３−３３９１６８号公報では、低電圧側の制御回路と高電圧側の半導体モジュールとの間が、上述した容量結合型の信号伝送路を構成するキャパシタにより絶縁されている。このような半導体装置は、たとえば電力変換装置に用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３３９１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
制御回路における電圧はたとえば２．５Ｖ程度である一方、半導体モジュールにおける電圧は数百Ｖ程度となる場合がある。そのため、制御回路を正常に動作させることで半導体装置の信頼性を向上させるためには、制御回路と半導体モジュールとの間の絶縁性を高めることが好ましい。【０００５】
このように制御回路と半導体モジュールとの間の絶縁性を高める方法として、たとえば上述したキャパシタを２つ直列に配置するといった対応が考えられる。しかし、この場合キャパシタの実装面積が従来の２倍となり、半導体装置の大型化に繋がる。一方で、上述した半導体装置においてはコスト低減等を目的に小型化が求められているため、上記のような半導体装置の大型化に繋がる対応は採用し難い。【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、半導体装置の大型化を避けつつ制御回路と半導体モジュールとの間の絶縁性を向上させて高い信頼性を有する半導体装置および電力変換装置を提供することである。
【課題を解決するための手段】
【０００７】
本開示に従った半導体装置は、半導体モジュールと、回路基板と、制御端子と、入力端子と、中間電極と、誘電体層と、固定部材とを備える。制御端子は、回路基板と電気的に接続されている。入力端子は、半導体モジュールと電気的に接続されている。入力端子は、制御端子と対向する位置に配置される。中間電極は、制御端子と入力端子との間に配置される。中間電極は導電体からなる。誘電体層は、中間電極と制御端子との間に配置される。誘電体層は、中間電極と入力端子との間に配置される。固定部材は、制御端子と入力端子と中間電極と誘電体層とを固定する。制御端子には第１貫通穴が形成される。中間電極には第２貫通穴が形成される。入力端子には第３貫通穴が形成される。誘電体層には第４貫通穴が形成される。固定部材において、制御端子と前記入力端子と中間電極と誘電体層とに接触する表面部分が絶縁体により構成される。固定部材は、第１〜第４貫通穴に挿入されている。【０００８】
本開示に従った電力変換装置は、主変換回路と制御回路とを備える。主変換回路は、上記半導体装置を有する。主変換回路は、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。
【発明の効果】
【０００９】
上記によれば、制御端子と中間電極と誘電体と入力端子とを固定部材により固定することで２つの容量結合を構成するので、半導体装置および電力変換装置の大型化を避けつつ制御回路と半導体モジュールとの間の絶縁性を向上させて信頼性を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る半導体装置の斜視模式図である。
【図２】図１に示した半導体装置の部分断面模式図である。
【図３】図１に示した半導体装置の第１変形例を示す部分断面模式図である。
【図４】図１に示した半導体装置の第２変形例を示す部分断面模式図である。
【図５】実施の形態２に係る半導体装置の斜視模式図である。
【図６】実施の形態３に係る半導体装置の斜視模式図である。
【図７】実施の形態４に係る半導体装置の斜視模式図である。
【図８】図７に示した半導体装置の変形例の部分模式図である。
【図９】実施の形態５に係る半導体装置の斜視模式図である。
【図１０】実施の形態６に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
【００１２】
実施の形態１．
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置の斜視模式図である。図２は、図１に示した半導体装置の部分断面模式図である。
【００１３】
図１および図２に示す半導体装置１０は、半導体モジュール１２０と、回路基板１００と、制御端子１１１と、入力端子１１３と、中間部材１１２と、固定部材１１０とを備える。図２に示すように、中間部材１１２は中間電極１１２ａと誘電体層１１２ｂとを含む。
【００１４】
回路基板１００には変調回路１０１とバッファ１０２とが形成されている。回路基板１００は制御端子１１１と電気的に接続されている。具体的には、回路基板１００の変調回路１０１は、バッファ１０２および配線１０３を介して制御端子１１１に接続されている。
【００１５】
半導体モジュール１２０は、基板１２７と、当該基板１２７の主面に配置された復調回路１２２と、ゲートドライバ１２３と、スイッチング素子１２４とを含む。基板１２７の主面には固定部材１１０を固定するための穴１２１が形成されている。復調回路１２２は配線を介して入力端子１１３と接続されている。復調回路１２２はゲートドライバ１２３と接続されている。ゲートドライバ１２３はスイッチング素子１２４と接続されている。スイッチング素子１２４は、ゲート端子１２８と、コレクタ端子１２５と、エミッタ端子１２６とを有する。ゲートドライバ１２３はゲート端子１２８と接続されている。
【００１６】
入力端子１１３は、中間部材１１２を介して制御端子１１１と対向する位置に配置される。中間電極１１２ａはたとえば金属などの導電体からなる。中間部材１１２において、中間電極１１２ａの表面上に誘電体層１１２ｂが形成されている。誘電体層１１２ｂの一部は、中間電極１１２ａと制御端子１１１との間に配置される。誘電体層１１２ｂの他の一部は、中間電極１１２ａと入力端子１１３との間に配置される。入力端子１１３は半導体モジュール１２０の主面上に配置される。入力端子１１３は基板１２７の穴１２１上に配置される。入力端子１１３上に中間部材１１２が配置される。中間部材１１２上に制御端子１１１が配置される。制御端子１１１、中間部材１１２および入力端子１１３の平面形状は任意の形状でよいが、たとえば図１に示すように円形状である。なお、制御端子１１１、中間部材１１２および入力端子１１３の平面形は四角形状などの多角形状であってもよく、楕円形状であってもよい。
【００１７】
制御端子１１１には第１貫通穴１１１ｃが形成される。中間電極１１２ａには第２貫通穴１１２ａｃが形成される。入力端子１１３には第３貫通穴１１３ｃが形成される。誘電体層１１２ｂには第４貫通穴１１２ｂｃが形成される。第２貫通穴１１２ａｃと第４貫通穴１１２ｂｃとにより中間部材貫通穴１１２ｃが構成される。なお、制御端子１１１における第１貫通穴１１１ｃの位置は、図２に示すように制御端子１１１の中央でもよいが、他の位置でもよい。たとえば、制御端子１１１の端部に第１貫通穴１１１ｃを形成してもよい。また、中間部材１１２における中間部材貫通穴１１２ｃの位置は、中間部材１１２の中央でもよいが、他の位置でもよい。たとえば、中間部材１１２の端部に中間部材貫通穴１１２ｃを形成してもよい。また入力端子１１３における第３貫通穴１１３ｃの位置は、図２に示すように入力端子１１３の中央でもよいが、他の位置でもよい。たとえば、入力端子１１３の端部に第３貫通穴１１３ｃを形成してもよい。
【００１８】
固定部材１１０は、制御端子１１１と入力端子１１３と中間電極１１２ａと誘電体層１１２ｂとの相対的な位置を固定する。具体的には、固定部材１１０は第１貫通穴１１１ｃ、中間部材貫通穴１１２ｃおよび第３貫通穴１１３ｃに挿入された挿入部と、挿入部の一方端に接続され、挿入部より幅の広い頭部とを含む。頭部は制御端子１１１上に配置されている。頭部は制御端子１１１に接触していてもよい。挿入部において頭部と接続された一方端と反対側の他方端は、基板１２７の穴１２１に挿入固定されている。
【００１９】
挿入部の表面にはネジ溝が形成されていてもよい。穴１２１の内周面にもネジ溝が形成されていてもよい。挿入部の先端部である他方端が穴１２１にねじ込まれることにより、固定部材１１０は基板１２７に固定されている。図２に示すように、固定部材１１０の頭部と基板１２７との間で、頭部側から制御端子１１１、誘電体層１１２ｂ、中間電極１１２ａ、誘電体層１１２ｂ、入力端子１１３という順番で各部材が積層された積層構造が形成されている。当該積層構造は固定部材１１０の頭部と基板１２７の主面との間で固定されている。また、誘電体層１１２ｂにより、制御端子１１１と中間電極１１２ａと入力端子１１３とは互いに非接触状態となり、絶縁されている。制御端子１１１と中間部材１１２と入力端子１１３との間に隙間が形成されていてもよいが、制御端子１１１と中間部材１１２と入力端子１１３とが互いに接触する状態とすることが好ましい。
【００２０】
固定部材１１０において、制御端子１１１と入力端子１１３と中間電極１１２ａと誘電体層１１２ｂとに接触する表面部分が絶縁体により構成される。固定部材１１０としては、例えば樹脂製のネジを用いてもよい。また、固定部材１１０の挿入部の先端部がハトメになっており、当該ハトメにより固定部材１１０が穴１２１に固定されてもよい。この場合穴１２１は基板１２７を貫通する貫通穴であることが好ましい。また、固定部材１１０として樹脂リベットまたは樹脂クリップを用いてもよい。なお、固定部材１１０の先端部を穴１２１に挿入固定しない構成としてもよい。
【００２１】
＜半導体装置における信号の流れ＞
変調回路１０１は、たとえばパワースイッチング素子であるスイッチング素子１２４の制御信号を生成するＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）またはＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）（図示せず）に内蔵されている。スイッチング素子１２４の制御信号は、ＦＰＧＡまたはＡＳＩＣ、その他上位の集積回路で生成される。この制御信号を変調回路１０１で変調することで、変調信号が生成される。当該変調信号は、バッファ１０２で電流増幅される。ここまでは回路基板１００上で行われる。増幅された変調信号は、配線１０３を介して、制御端子１１１に伝送される。
【００２２】
固定部材１１０によって制御端子１１１、中間部材１１２、入力端子１１３が固定された状態では、制御端子１１１と中間電極１１２ａとの間に第１のキャパシタンスが生じる。また、中間電極１１２ａと入力端子１１３との間に第２のキャパシタンスが生じる。制御端子１１１に入力された変調信号は、２つの容量結合を介して入力端子１１３まで高周波成分を中心に通過する。このとき、制御端子１１１と入力端子１１３とは直流的に２重に絶縁されている。
【００２３】
たとえばパワーモジュールである半導体モジュール１２０は、上述のようにゲートドライバ１２３とスイッチング素子１２４とを備える。これらはたとえばセラミック基板である基板１２７上に実装されていてもよい。あるいは、スイッチング素子１２４がセラミック基板に実装され、ゲートドライバ１２３が上記セラミック基板とは別の基板、たとえばユニバーサル基板に実装されてもよい。セラミック基板は金属層によるパターンを形成した回路基板であってもよい。
【００２４】
入力端子１１３まで届いた変調信号は、配線を介して復調回路１２２に入力される。復調回路１２２は入力された上記変調信号を復調し、元の制御信号として出力する。制御信号は復調回路１２２からゲートドライバ１２３に入力される。なお、復調回路１２２はゲートドライバ１２３に集積されて一体化されていてもよい。
【００２５】
ゲートドライバ１２３の出力端子はゲート端子１２８に接続される。ゲート端子１２８はスイッチング素子１２４のゲートに接続される。ゲートドライバ１２３により、スイッチング素子１２４のゲートへ電圧が印加される。スイッチング素子１２４のコレクタはコレクタ端子１２５に接続され、エミッタはエミッタ端子１２６に接続される。半導体モジュール１２０の外部の他の半導体装置または機械装置が、コレクタ端子１２５およびエミッタ端子１２６と接続される。コレクタ端子１２５およびエミッタ端子１２６と外部との接続構造として、たとえばバスバーまたはワイヤを用いてもよい。このように構成すれば、ＦＰＧＡまたはＡＳＩＣなどにより生成される制御信号通りにスイッチング素子１２４のコレクタ端子１２５とエミッタ端子１２６との間の導通・非導通を制御できる。
【００２６】
＜変形例＞
図３は、図１に示した半導体装置の第１変形例を示す部分断面模式図である。図４は、図１に示した半導体装置の第２変形例を示す部分断面模式図である。なお、図３および図４は図２に対応する。
【００２７】
図３に示した半導体装置は、基本的には図１および図２に示した半導体装置と同様の構成を備えるが、制御端子１１１および入力端子１１３の構成が図１および図２に示した半導体装置と異なっている。具体的には、図３に示した半導体装置では、制御端子１１１の表面に絶縁層１１５が形成されている。また、入力端子１１３の表面にも絶縁層１１６が形成されている。絶縁層１１５，１１６にはそれぞれ貫通穴１１５ｃ，１１６ｃが形成されている。貫通穴１１５ｃ，１１６ｃはそれぞれ制御端子１１１の第１貫通穴１１１ｃおよび第３貫通穴１１３ｃと重なる領域に形成されている。固定部材１１０は、第１貫通穴１１１ｃ、中間部材貫通穴１１２ｃ、第３貫通穴１１３ｃ、および貫通穴１１５ｃ，１１６ｃに挿入されている。
【００２８】
なお、図３では制御端子１１１および入力端子１１３の両方において、表面に絶縁層１１５，１１６を形成しているが、入力端子１１３のみに絶縁層１１６を形成してもよい。この場合、たとえば半導体装置１０の故障時などに高圧側である入力端子１１３について確実に絶縁された状態で固定部材１１０などを取り外すといった作業を行うことができる。また、制御端子１１１において中間電極１１２ａ側の表面のみに絶縁層１１５を形成してもよい。入力端子１１３において中間電極１１２ａ側の表面のみに絶縁層１１６を形成してもよい。
【００２９】
図４に示した半導体装置は、基本的には図１および図２に示した半導体装置と同様の構成を備えるが、制御端子１１１、中間部材１１２、入力端子１１３および固定部材１１０の構成が図１および図２に示した半導体装置と異なっている。具体的には、図４に示した半導体装置では、制御端子１１１に２つの第１貫通穴１１１ｃ，１１１ｄが形成されている。また、中間部材１１２にも２つの中間部材貫通穴１１２ｃ，１１２ｄが形成されている。入力端子１１３にも２つの第３貫通穴１１３ｃ，１１３ｄが形成されている。制御端子１１１と中間部材１１２と入力端子とを固定するため、２つの固定部材１１０ａ，１１０ｂが用いられている。基板１２７においても、上述した２つの貫通穴に対応する位置に２つの穴１２１ａ，１２１ｂが形成されている。２つの固定部材１１０ａ，１１０ｂは、それぞれ上述した貫通穴に挿入されるとともに、基板１２７の２つの穴１２１ａ，１２１ｂに先端部が固定されている。
【００３０】
なお、制御端子１１１と中間部材１１２と入力端子１１３とのそれぞれに形成される貫通穴の数は３以上であってもよい。固定部材１１０の数も３以上であってもよい。固定部材１１０の数は貫通穴の数と同数としてもよいし、貫通穴の数より少なくてもよい。
【００３１】
上述した半導体装置１０において、変調回路１０１における変調方式はＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）を用いることが好ましい。当該方式を用いれば、変調においてパルスを乗算し、復調に関してダイオードを用いた小規模な復調回路１２２によって実装できるからである。しかし、変調方式としては、そのほかパルスのエッジによる変復調や、ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）と言った変復調方式を用いてもよい。
【００３２】
スイッチング素子１２４は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）でもよいしＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）でもよい。またコレクタ端子１２５とエミッタ端子１２６との間にダイオードを併設し、誘導負荷に対して還流電流を供給できるようにしてもよい。
【００３３】
＜作用効果＞
本開示に従った半導体装置１０は、半導体モジュール１２０と、回路基板１００と、制御端子１１１と、入力端子１１３と、中間電極１１２ａと、誘電体層１１２ｂと、固定部材１１０とを備える。制御端子１１１は、回路基板１００と電気的に接続されている。入力端子１１３は、半導体モジュール１２０と電気的に接続されている。入力端子１１３は、制御端子１１１と対向する位置に配置される。中間電極１１２ａは、制御端子１１１と入力端子１１３との間に配置される。中間電極１１２ａは導電体からなる。誘電体層１１２ｂは、中間電極１１２ａと制御端子１１１との間に配置される。誘電体層１１２ｂは、中間電極１１２ａと入力端子１１３との間に配置される。固定部材１１０は、制御端子１１１と入力端子１１３と中間電極１１２ａと誘電体層１１２ｂとを固定する。制御端子１１１には第１貫通穴１１１ｃが形成される。中間電極１１２ａには第２貫通穴１１２ａｃが形成される。入力端子１１３には第３貫通穴１１３ｃが形成される。誘電体層１１２ｂには第４貫通穴１１２ｂｃが形成される。固定部材１１０において、制御端子１１１と入力端子１１３と中間電極１１２ａと誘電体層１１２ｂとに接触する表面部分が絶縁体により構成される。固定部材１１０は、第１貫通穴１１１ｃ、第２貫通穴１１２ａｃ、第３貫通穴１１３ｃ、および第４貫通穴１１２ｂｃに挿入されている。
【００３４】
このようにすれば、制御端子１１１と中間電極１１２ａとの間、および中間電極１１２ａと入力端子１１３との間の２カ所において絶縁した状態とすることができる。また、制御端子１１１、誘電体層１１２ｂの一部、中間電極１１２ａ、誘電体層１１２ｂの他の一部、入力端子１１３により構成される２つの容量結合により、回路基板１００からの制御信号を半導体モジュール１２０に伝送できる。また、当該２つの容量結合は、制御端子１１１，中間部材１１２および入力端子１１３を積層し、固定部材１１０によって固定するという構造により実現できる。このような構造は独立した素子としてのキャパシタを２つ半導体モジュール１２０上に並べるといった構成より実装面積を低減できる。したがって、半導体装置の大型化を避けつつ、回路基板１００と半導体モジュール１２０との間の絶縁性を向上させることができる。この結果、信頼性の高い半導体装置１０を得ることができる。
【００３５】
上記半導体装置１０において、固定部材１１０は、半導体モジュール１２０に固定されている。この場合、上述した２つの容量結合を構成する構造を半導体モジュール１２０に形成することができる。
【００３６】
上記半導体装置１０において、回路基板１００は変調回路１０１を含む。回路基板１００は、変調回路１０１により変調された信号を制御端子１１１に出力する。半導体モジュール１２０は復調回路１２２を含む。半導体モジュール１２０は、制御端子１１１と中間電極１１２ａと誘電体層１１２ｂと入力端子１１３とにより構成される２つの容量結合を介して入力された、上記変調された信号を、復調回路１２２により復調する。
【００３７】
この場合、回路基板１００から半導体モジュール１２０に伝送される信号を変調しているので、外来のノイズに対する半導体装置１０の耐性を高めることができる。
【００３８】
上記半導体装置１０において、半導体モジュール１２０は、ゲートドライバ１２３と、スイッチング素子１２４とを含む。スイッチング素子１２４は、ゲート端子１２８と、コレクタ端子１２５と、エミッタ端子１２６とを有する。入力端子１１３とゲート端子１２８とは、ゲートドライバ１２３を介して電気的に接続される。この場合、回路基板１００からの信号に基づき、半導体モジュール１２０のスイッチング素子１２４の動作を高い信頼性で制御することができる。
【００３９】
上記半導体装置１０において、制御端子１１１と入力端子１１３との少なくともいずれか一方の表面は、絶縁層１１５，１１６により被覆されている。この場合、制御端子１１１または入力端子１１３が構成する容量結合を確実に形成できる。また、制御端子１１１または入力端子１１３の表面が絶縁層１１５，１１６により被覆されているので、制御端子１１１と中間電極１１２ａとの間、または中間電極１１２ａと入力端子１１３との間の縁面距離を長くできる。この結果、制御端子１１１または入力端子１１３の絶縁性を高めることができるので、半導体装置１０の絶縁性能を向上させることができる。
【００４０】
実施の形態２．
＜半導体装置の構成＞
図５は、実施の形態２に係る半導体装置の斜視模式図である。図５に示した半導体装置１０は、基本的には図１および図２に示した半導体装置と同様の構成を備えるため同様の効果を得ることができるが、半導体モジュール１２０が増幅回路２２２を含む点が図１および図２に示した半導体装置と異なっている。具体的には、図５に示した半導体装置１０では、半導体モジュール１２０において入力端子１１３と復調回路１２２との間にバッファである増幅回路２２２が配置されている。入力端子１１３と復調回路１２２とは増幅回路２２２を介して接続されている。
【００４１】
図５に示した半導体装置１０では、回路基板１００から２つの容量結合を介して半導体モジュール１２０に伝送された変調信号を、増幅回路２２２において増幅する。増幅された変調信号は、増幅回路２２２から復調回路１２２に入力される。復調回路１２２では、入力された変調信号を復調し、元の制御信号として出力する。制御信号は復調回路１２２からゲートドライバ１２３に入力される。図１および図２に示した半導体装置１０と同様に、ゲートドライバ１２３により、スイッチング素子１２４のゲートへ電圧が印加される。
【００４２】
＜作用効果＞
上記半導体装置１０において、半導体モジュール１２０は増幅回路２２２を含む。入力端子１１３と復調回路１２２とは増幅回路２２２を介して電気的に接続されている。この場合、半導体モジュール１２０において入力された変調信号を増幅回路２２２により増幅するので、図１および図２に示した半導体装置１０より外来のノイズに対する耐性が高い半導体装置１０を実現できる。
【００４３】
すなわち、図５に示した半導体装置１０では、中間電極１１２ａを配置することで２つの容量結合を介して伝送される変調信号が分圧されて減衰する。当該減衰した信号を増幅回路２２２により増幅することで、当該信号のＳＮ比を向上させることができる。この結果、半導体装置１０の外来ノイズに対する耐性を高めることができる。
【００４４】
実施の形態３．
＜半導体装置の構成＞
図６は、実施の形態３に係る半導体装置の斜視模式図である。図６に示した半導体装置１０は、基本的には図１および図２に示した半導体装置と同様の構成を備えるため同様の効果を得ることができるが、半導体モジュール１２０がキャパシタ３２２を含む点が図１および図２に示した半導体装置と異なっている。具体的には、図６に示した半導体装置１０では、半導体モジュール１２０において入力端子１１３と復調回路１２２との間にキャパシタ３２２が配置されている。入力端子１１３と復調回路１２２とはキャパシタ３２２を介して接続されている。
【００４５】
図６に示した半導体装置１０では、回路基板１００から２つの容量結合を介して半導体モジュール１２０に変調信号が伝送される。伝送された変調信号は、キャパシタ３２２により直流的に絶縁されるとともにキャパシタ３２２による容量結合を介して復調回路１２２に入力される。つまり、図６に示した半導体装置１０では、回路基板１００から半導体モジュール１２０の復調回路１２２に伝送される信号の伝送路は、直流的に３重に絶縁されている。復調回路１２２では、入力された変調信号を復調し、元の制御信号として出力する。制御信号は復調回路１２２からゲートドライバ１２３に入力される。図１および図２に示した半導体装置１０と同様に、ゲートドライバ１２３により、スイッチング素子１２４のゲートへ電圧が印加される。
【００４６】
＜作用効果＞
上記半導体装置１０において、半導体モジュール１２０はキャパシタ３２２を含む。入力端子１１３と復調回路１２２とはキャパシタ３２２を介して接続されている。この場合、回路基板１００から半導体モジュール１２０のゲートドライバ１２３に入力される制御信号の伝送経路が直流的に３重に絶縁される。このため、回路基板１００と半導体モジュール１２０との間の絶縁性を向上させることができる。この結果、信頼性の高い半導体装置１０を実現できる。
【００４７】
実施の形態４．
＜半導体装置の構成＞
図７は、実施の形態４に係る半導体装置の斜視模式図である。図７に示した半導体装置１０は、基本的には図１および図２に示した半導体装置と同様の構成を備えるため同様の効果を得ることができるが、回路基板１００と半導体モジュール１２０との構成、および１次コイル４１１と２次コイル４１５とを備える点が図１および図２に示した半導体装置と異なっている。
【００４８】
具体的には、図７に示した半導体装置１０では、１次コイル４１１が、制御端子１１１と固定部材１１０の頭部との間に配置される。１次コイル４１１は固定部材１１０の挿入部の周囲を巻回するように配置される。２次コイル４１５は、半導体モジュール１２０の基板１２７の主面と入力端子１１３との間に配置される。２次コイル４１５は固定部材１１０の挿入部の周囲を巻回する。１次コイル４１１と２次コイル４１５とは、制御端子１１１、中間部材１１２および入力端子１１３を挟むように配置されている。１次コイル４１１と２次コイル４１５とは、固定部材１１０、制御端子１１１、中間部材１１２、および入力端子１１３と絶縁されている。たとえば、１次コイル４１１および２次コイル４１５を構成する導電体からなる巻き線の表面には、絶縁層が被覆されている。
【００４９】
回路基板１００は変調回路１０１と発振回路４０４とバッファ１０２，４０５とを含む。発振回路４０４はバッファ４０５と接続されている。バッファ４０５は配線４０６を介して１次コイル４１１に接続されている。
【００５０】
半導体モジュール１２０は整流回路４２３を含む。整流回路４２３は２次コイル４１５と接続されている。整流回路４２３は復調回路１２２とゲートドライバ１２３の電源と接続されている。
【００５１】
１次コイル４１１と２次コイル４１５とは磁気的に結合する。また、１次コイル４１１と２次コイル４１５とは直流的に絶縁されている。
【００５２】
ここで、発振回路４０４から出力された交流電流はバッファ４０５において電流増幅される。増幅された交流電流はバッファ４０５から電源用の配線４０６を介して１次コイル４１１に流れる。１次コイル４１１に加えられた交流電流は、１次コイル４１１と磁気的に結合している２次コイル４１５から交流電流として取り出される。取り出された交流電流は整流回路４２３において整流される。整流回路４２３から復調回路１２２およびゲートドライバ１２３の電源へ直流電流が供給される。
【００５３】
また、図７に示した半導体装置１０では、回路基板１００から２つの容量結合を介して半導体モジュール１２０に変調信号が伝送される。伝送された変調信号は復調回路１２２に入力される。復調回路１２２では、入力された変調信号を復調し、元の制御信号として出力する。制御信号は復調回路１２２からゲートドライバ１２３に入力される。図１および図２に示した半導体装置１０と同様に、ゲートドライバ１２３により、スイッチング素子１２４のゲートへ電圧が印加される。
【００５４】
＜変形例＞
図８は、図７に示した半導体装置の変形例の部分模式図である。図８に示した半導体装置は、基本的には図７に示した半導体装置と同様の構成を備えるため同様の効果を得ることができるが、閉磁用部品４３０を備える点が図７に示した半導体装置と異なっている。具体的には、図８に示した半導体装置は、１次コイル４１１と２次コイル４１５とを挟む一対の平面部と、当該一対の平面部を繋ぐ接続部とを有するＵ字状の閉磁用部品４３０を備える。閉磁用部品４３０の上記平面部には固定部材１１０の挿入部を挿入するための貫通穴が形成されている。閉磁用部品４３０の一対の平面部は、１次コイル４１１と制御端子１１１と中間部材１１２と入力端子１１３と２次コイル４１５とを挟むように配置されている。閉磁用部品４３０は、たとえば鉄系素材などの磁性体により構成されている。
【００５５】
固定部材１１０は、鉄系素材などの磁性体部分１１０ｃと、磁性体部分１１０ｃの表面を被覆する絶縁層１１０ｄとを含む。絶縁層１１０ｄの材料としては樹脂等任意の絶縁体を用いることができる。磁性体部分１１０ｃは、少なくとも１次コイル４１１の内周側に位置する領域から２次コイル４１５の内周側に位置する領域まで配置されている。なお、図８に示した構成の固定部材１１０は図７に示した半導体装置１０に適用してもよい。
【００５６】
＜作用効果＞
上記半導体装置１０は、１次コイル４１１と２次コイル４１５とを備える。１次コイル４１１は、固定部材１１０の周囲を巻回するように配置される。２次コイル４１５は、固定部材１１０の周囲を巻回するとともに、１次コイル４１１と間隔を隔てて配置される。半導体モジュール１２０は整流回路４２３を含む。回路基板１００は発振回路４０４を含む。固定部材１１０は、１次コイル４１１の内周側に位置する領域から２次コイル４１５の内周側に位置する領域まで伸びる磁性体部分１１０ｃを含む。発振回路４０４は１次コイル４１１と電気的に接続される。整流回路４２３は２次コイル４１５と電気的に接続される。整流回路４２３は半導体モジュール１２０の復調回路１２２およびゲートドライバ１２３と接続されている。
【００５７】
この場合、半導体モジュール１２０における復調回路１２２とゲートドライバ１２３との電源を、１次コイル４１１と２次コイル４１５と固定部材１１０とを利用したトランスを介した絶縁電源として確保できる。このため、半導体モジュール１２０に対して固定部材１１０を利用した上記絶縁電源と別系統の電源を配置する場合より、半導体装置１０の小型化を図ることができる。
【００５８】
実施の形態５．
＜半導体装置の構成＞
図９は、実施の形態５に係る半導体装置の斜視模式図である。図９に示した半導体装置１０は、基本的には図１および図２に示した半導体装置と同様の構成を備えるため同様の効果を得ることができるが、回路基板１００が固定部材１１０により半導体モジュール１２０に固定されている点が図１および図２に示した半導体装置と異なっている。具体的には、図９に示した半導体装置１０では、回路基板１００に制御端子１１１が内蔵されている。固定部材１１０は、制御端子１１１、中間部材１１２および入力端子１１３に加え、回路基板１００も半導体モジュール１２０に対して固定している。
【００５９】
＜作用効果＞
上記半導体装置１０において、制御端子１１１は回路基板１００に固定されている。この場合、固定部材１１０により制御端子１１１を介して回路基板１００を半導体モジュール１２０に対して固定できる。
【００６０】
実施の形態６．
本実施の形態は、上述した実施の形態１〜実施の形態５に係る半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
【００６１】
図１０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００６２】
図１０に示す電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００６３】
電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００６４】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００６５】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各環流ダイオードとは、上述した実施の形態１〜実施の形態５のいずれかに係る半導体装置を含むパワー半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００６６】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路はパワー半導体モジュール２０２に内蔵されていてもよいし、パワー半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００６７】
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【００６８】
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜実施の形態５に係る半導体装置を含むパワー半導体モジュールを適用するため、高い信頼性を有する電力変換装置を実現することができる。
【００６９】
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００７０】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００７１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【符号の説明】
【００７２】
１０  半導体装置、１００  回路基板、１０１  変調回路、１０２，４０５  バッファ、１０３，４０６  配線、１１０，１１０ａ，１１０ｂ  固定部材、１１０ｃ  磁性体部分、１１０ｄ，１１５，１１６  絶縁層、１１１  制御端子、１１１ｃ，１１１ｄ  第１貫通穴、１１２  中間部材、１１２ａ  中間電極、１１２ｂ  誘電体層、１１２ｂｃ  第４貫通穴、１１２ｃ，１１２ｄ  中間部材貫通穴、１１３  入力端子、１１３ｃ，１１３ｄ  第３貫通穴、１１５ｃ，１１６ｃ  貫通穴、１２０  半導体モジュール、１２１，１２１ａ，１２１ｂ  穴、１２２  復調回路、１２３  ゲートドライバ、１２４  スイッチング素子、１２５  コレクタ端子、１２６  エミッタ端子、１２７  基板、１２８  ゲート端子、１５０  電源、２００  電力変換装置、２０１  主変換回路、２０２  パワー半導体モジュール、２０３  制御回路、２２２  増幅回路、３００  負荷、３２２  キャパシタ、４０４  発振回路、４１１  １次コイル、４１５  ２次コイル、４２３  整流回路、４３０  閉磁用部品。
【図１】
2020261536.tif 000003
【図２】
2020261536.tif 000004
【図３】
2020261536.tif 000005
【図４】
2020261536.tif 000006
【図５】
2020261536.tif 000007
【図６】
2020261536.tif 000008
【図７】
2020261536.tif 000009
【図８】
2020261536.tif 000010
【図９】
2020261536.tif 000011
【図１０】
2020261536.tif 000012
【国際調査報告】
2020261536.tif 000013
2020261536.tif 000014
2020261536.tif 000015
2020261536.tif 000016