(57)【要約】  窒化物半導体装置（１）は、基板（１２）と、ｎ型のドリフト層（１４）と、ｐ型のブロック層（１６）と、ブロック層（１６）を貫通し、ドリフト層（１４）にまで達するゲート開口部（２０）と、ゲート開口部（２０）の内面に沿って設けられた電子走行層（２２）及び電子供給層（２４）と、ゲート開口部（２０）を覆うように電子供給層（２４）の上方に設けられたゲート電極（３０）と、電子供給層（２４）及び電子走行層（２２）を貫通し、ブロック層（１６）にまで達するソース開口部（２６）と、ソース開口部（２６）を覆うように設けられ、電子供給層（２４）、電子走行層（２２）及びブロック層（１６）に接続されたソース電極（２８）と、基板（１２）の、ブロック層（１６）とは反対側に設けられたドレイン電極（３２）とを備え、ゲート電極（３０）の底面（３０ａ）は、ブロック層（１６）の底面（１６ａ）よりもドレイン電極（３２）に近い。
2020137303.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に設けられたｎ型の第１の窒化物半導体層と、
前記第１の窒化物半導体層の上方に設けられたｐ型の第２の窒化物半導体層と、
前記第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
前記第１の開口部の内面に沿って、前記基板側から順に設けられた電子走行層及び電子供給層と、
前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、
前記第１の開口部から離れた位置において、前記電子供給層及び前記電子走行層を貫通し、前記第２の窒化物半導体層にまで達する第２の開口部と、
前記第２の開口部を覆うように設けられ、前記電子供給層、前記電子走行層及び前記第２の窒化物半導体層に接続されたソース電極と、
前記基板の、前記第１の窒化物半導体層とは反対側に設けられたドレイン電極とを備え、
前記ゲート電極の底面は、前記第２の窒化物半導体層の底面よりも前記ドレイン電極に近い
窒化物半導体装置。
【請求項２】
前記ゲート電極は、
金属材料を用いて形成された金属層と、
前記金属層と前記電子供給層との間に設けられたｐ型の第３の窒化物半導体層とを有し、
前記第３の窒化物半導体層の底面は、前記第２の窒化物半導体層の底面よりも前記ドレイン電極に近い
請求項１に記載の窒化物半導体装置。
【請求項３】
さらに、
前記第１の開口部の内面に沿って前記第２の窒化物半導体層と前記電子走行層との間に設けられた、前記第２の窒化物半導体層よりも抵抗が高い高抵抗層を備える
請求項１又は２に記載の窒化物半導体装置。
【請求項４】
前記高抵抗層は、Ｆｅを含む窒化物半導体層である
請求項３に記載の窒化物半導体装置。
【請求項５】
前記第１の窒化物半導体層は、
第１の層と、
前記第１の層の上方に設けられた、前記第１の層よりドナー濃度が低い第２の層とを含む
請求項１〜４のいずれか１項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、窒化物半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）に代表される窒化物半導体は、バンドギャップが大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がヒ化ガリウム（ＧａＡｓ）半導体又はシリコン（Ｓｉ）半導体に比べて大きいという特長を有している。このため、高出力化、かつ、高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が行われている。【０００３】
例えば、特許文献１には、ＧａＮ系半導体層を備える縦型トランジスタが開示されている。特許文献１に記載の縦型トランジスタでは、ｐ型のＧａＮ系半導体からなるバリア層がソース電極とドレイン電極との間に位置することで、ピンチオフ特性の劣化を抑制している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４９１６６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の縦型トランジスタでは、トランジスタがオフ状態にある場合のリーク電流が大きいという問題がある。また、上記従来の縦型トランジスタは、耐圧が低いという問題がある。【０００６】
そこで、本開示は、オフ時のリーク電流を低減することができ、かつ、耐圧が高い窒化物半導体装置を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、基板と、前記基板の上方に設けられたｎ型の第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられたｐ型の第２の窒化物半導体層と、前記第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第１の開口部の内面に沿って、前記基板側から順に設けられた電子走行層及び電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記第１の開口部から離れた位置において、前記電子供給層及び前記電子走行層を貫通し、前記第２の窒化物半導体層にまで達する第２の開口部と、前記第２の開口部を覆うように設けられ、前記電子供給層、前記電子走行層及び前記第２の窒化物半導体層に接続されたソース電極と、前記基板の、前記第１の窒化物半導体層とは反対側に設けられたドレイン電極とを備え、前記ゲート電極の底面は、前記第２の窒化物半導体層の底面よりも前記ドレイン電極に近い。
【発明の効果】
【０００８】
本開示によれば、オフ時のリーク電流を低減することができ、かつ、耐圧が高い窒化物半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本開示の実施の形態１における窒化物半導体装置の断面図である。
【図２】図２は、本開示の実施の形態１の変形例における窒化物半導体装置の断面図である。
【図３】図３は、本開示の実施の形態２における窒化物半導体装置の断面図である。
【図４】図４は、本開示の実施の形態２の変形例における窒化物半導体装置の断面図である。
【図５】図５は、本開示の実施の形態３における窒化物半導体装置の断面図である。
【図６】図６は、本開示の実施の形態３の変形例における窒化物半導体装置の断面図である。
【図７】図７は、本開示の実施の形態３の変形例における窒化物半導体装置の断面図である。
【図８】図８は、本開示の実施の形態３の変形例における窒化物半導体装置の断面図である。
【発明を実施するための形態】
【００１０】
（本開示の概要）
本発明者らは、「背景技術」の欄において記載した従来の縦型トランジスタに関し、以下の問題が生じることを見出した。
【００１１】
上記従来の縦型トランジスタでは、バリア層を貫通する開口部が形成され、当該開口部を覆うように電子走行層と電子供給層とゲート電極とがこの順で形成されている。従来の縦型トランジスタでは、ゲート電極の底部は、バリア層の底部よりもドレイン電極からの距離が遠い。
【００１２】
このため、トランジスタがオフ状態である場合に、ソース−ドレイン間に高電圧を印加したとき、開口部におけるバリア層の端部に電界が集中する。バリア層はｐ型のＧａＮで形成されているので、ＧａＮからなる電子走行層との接触部分には、ｐｎ接合が形成されている。このとき、電子走行層は、開口部を形成した後に行われる結晶の再成長によって形成されているので、ｐｎ接合部は、再成長界面を含んでいる。再成長界面には、一定濃度以上の不純物（特にＳｉ）が存在するため、このｐｎ接合は、理想的なｐｎ接合に比べて、絶縁破壊電界強度が小さくなる。したがって、従来の縦型トランジスタでは、オフ時のリーク電流が十分に低減することができない。
【００１３】
上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、基板と、前記基板の上方に設けられたｎ型の第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられたｐ型の第２の窒化物半導体層と、前記第２の窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第１の開口部の内面に沿って、前記基板側から順に設けられた電子走行層及び電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記第１の開口部から離れた位置において、前記電子供給層及び前記電子走行層を貫通し、前記第２の窒化物半導体層にまで達する第２の開口部と、前記第２の開口部を覆うように設けられ、前記電子供給層、前記電子走行層及び前記第２の窒化物半導体層に接続されたソース電極と、前記基板の、前記第１の窒化物半導体層とは反対側に設けられたドレイン電極とを備え、前記ゲート電極の底面は、前記第２の窒化物半導体層の底面よりも前記ドレイン電極に近い。
【００１４】
これにより、ゲート電極の底面がｐ型の第２の窒化物半導体層の底面よりもドレイン電極に近いので、窒化物半導体装置がオフ状態である場合にソース−ドレイン間に高い電圧が印加されたとき、電界はゲート電極の底面に集中しやすくなり、第２の窒化物半導体層の端部における電界集中を緩和することができる。したがって、本態様によれば、オフ時のリーク電流を低減することができ、かつ、耐圧が高い窒化物半導体装置を実現することができる。
【００１５】
また、例えば、前記ゲート電極は、金属材料を用いて形成された金属層と、前記金属層と前記電子供給層との間に設けられたｐ型の第３の窒化物半導体層とを有し、前記第３の窒化物半導体層の底面は、前記第２の窒化物半導体層の底面よりも前記ドレイン電極に近くてもよい。
【００１６】
これにより、ｐ型の第３の窒化物半導体層によってゲート電極の直下のキャリア濃度を低減することができる。キャリア濃度が低減することで、チャネルのポテンシャルが持ち上がり、窒化物半導体装置の閾値電圧を正側にシフトさせることができる。したがって、本態様に係る窒化物半導体装置をノーマリオフ型のＦＥＴ（Field Effect Transistor）として動作させることができる。
【００１７】
また、例えば、本開示の一態様に係る窒化物半導体装置は、さらに、前記第１の開口部の内面に沿って前記第２の窒化物半導体層と前記電子走行層との間に設けられた、前記第２の窒化物半導体層よりも抵抗が高い高抵抗層を備えてもよい。
【００１８】
これにより、ｐ型の第２の窒化物半導体層と電子走行層との間に高抵抗層が設けられているので、窒化物半導体装置がオン状態である場合に、ｐ型の第２の窒化物半導体層から電子走行層側に延びる空乏層によるチャネルの狭窄を抑制することができる。このため、窒化物半導体装置の大電流動作を実現することができ、かつ、オン抵抗を低くすることができる。
【００１９】
なお、高抵抗層が設けられることで、窒化物半導体層がオフ状態である場合にも、空乏層の広がりが抑制される。このため、高抵抗層がない場合に比べてオフ時の耐圧が低くなる。これに対して、本態様によれば、ゲート電極の底面がｐ型の第２の窒化物半導体層の底面よりもドレイン電極に近いので、上述したように耐圧を高めることができる。つまり、高抵抗層を設けたとしても耐圧の低下を抑制することができる。
【００２０】
また、例えば、前記高抵抗層は、Ｆｅを含む窒化物半導体層であってもよい。
【００２１】
これにより、例えばＦｅのイオン注入によって容易に高抵抗層を形成することができる。
【００２２】
また、例えば、前記第１の窒化物半導体層は、第１の層と、前記第１の層の上方に設けられた、前記第１の層よりドナー濃度が低い第２の層とを含んでもよい。
【００２３】
これにより、オフ時にドレイン電極に高電圧が印加された場合に、第２の窒化物半導体層から第１の窒化物半導体層の内部へ延びる空乏層が促進されるので、第２の窒化物半導体層の底面又はゲート電極の底面への電界集中をさらに緩和することができる。
【００２４】
以下、本開示の実施の形態について、図面を参照しながら具体的に説明する。
【００２５】
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００２６】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
【００２７】
また、本明細書において、平行又は垂直などの要素間の関係性を示す用語、及び、長方形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
【００２８】
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【００２９】
また、本明細書において、ＡｌＧａＮとは、三元混晶ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮなどでもって略記される。例えば、窒化物半導体の一例であるＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、かつ、０≦ｘ＋ｙ≦１）は、ＡｌＧａＩｎＮと略記される。
【００３０】
（実施の形態１）
まず、実施の形態１に係る窒化物半導体装置の構成について、図１を用いて説明する。
【００３１】
図１は、本実施の形態に係る窒化物半導体装置１の断面図である。図１に示されるように、窒化物半導体装置１は、基板１２と、ドリフト層１４と、ブロック層１６と、高抵抗層１８と、ゲート開口部２０と、電子走行層２２と、電子供給層２４と、ソース開口部２６と、ソース電極２８と、ゲート電極３０と、ドレイン電極３２とを備える。
【００３２】
本実施の形態では、窒化物半導体装置１は、ＧａＮ及びＡｌＧａＮなどの窒化物半導体を主成分とする半導体層の積層構造を有するデバイスである。具体的には、窒化物半導体装置１は、ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造を有する。
【００３３】
ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造において、（０００１）面上での自発分極又はピエゾ分極によって、ヘテロ界面には高濃度の二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）２３が発生する。このため、アンドープ状態であっても、当該界面には、１×１０１３ｃｍ−２以上のシートキャリア濃度が得られる特徴を有する。
【００３４】
本実施の形態に係る窒化物半導体装置１は、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する二次元電子ガス２３をチャネルとして利用した電界効果トランジスタ（ＦＥＴ）である。具体的には、窒化物半導体装置１は、いわゆる縦型ＦＥＴである。
【００３５】
本実施の形態に係る窒化物半導体装置１は、ノーマリオフ型のＦＥＴである。窒化物半導体装置１では、例えば、ソース電極２８が接地され（すなわち、電位が０Ｖ）、ドレイン電極３２に正の電位が与えられている。ドレイン電極３２に与えられる電位は、例えば１００Ｖ以上１２００Ｖ以下であるが、これに限らない。窒化物半導体装置１がオフ状態である場合には、ゲート電極３０には０Ｖ又は負の電位（例えば−５Ｖ）が印加されている。窒化物半導体装置１がオン状態である場合には、ゲート電極３０には正の電位（例えば＋５Ｖ）が印加されている。なお、窒化物半導体装置１は、ノーマリオン型のＦＥＴであってもよい。
【００３６】
なお、窒化物半導体装置１をスイッチング素子として利用する場合、ドレイン電極３２又はソース電極２８に抵抗素子又はインダクタ素子が直列に接続される。このため、窒化物半導体装置１がオン状態になった場合、窒化物半導体装置１のソース−ドレイン間の抵抗が小さくなるので、ソース−ドレイン間に与えられる電圧の大部分は、抵抗素子又はインダクタ素子にかかる。このため、実際にドレイン電極３２に与えられる電位は、０．５Ｖ程度に小さくなる。
【００３７】
以下では、窒化物半導体装置１が備える各構成要素の詳細について説明する。
【００３８】
基板１２は、窒化物半導体からなる基板であり、図１に示されるように、互いに背向する第１の主面１２ａ及び第２の主面１２ｂを有する。第１の主面１２ａは、ドリフト層１４が形成される側の主面である。具体的には、第１の主面１２ａは、ｃ面に略一致する。第２の主面１２ｂは、ドレイン電極３２が形成される側の主面である。基板１２の平面視形状は、例えば矩形であるが、これに限らない。
【００３９】
基板１２は、例えば、厚さが３００μｍであり、キャリア濃度が１×１０１８ｃｍ−３であるｎ＋型のＧａＮからなる基板である。なお、ｎ型及びｐ型は、半導体の導電型を示している。ｎ＋型は、半導体にｎ型のドーパントが過剰に添加された状態、いわゆるヘビードープを表している。また、ｎ−型とは、半導体にｎ型のドーパントが過少に添加された状態、いわゆるライトドープを表している。ｐ＋型及びｐ−型についても同様である。
【００４０】
なお、基板１２は、窒化物半導体基板でなくてもよい。例えば、基板１２は、シリコン（Ｓｉ）基板、炭化シリコン（ＳｉＣ）基板、又は、酸化亜鉛（ＺｎＯ）基板などであってもよい。
【００４１】
ドリフト層１４は、基板１２の上方に設けられたｎ型の第１の窒化物半導体層の一例である。ドリフト層１４は、例えば、厚さが８μｍのｎ−型のＧａＮからなる膜である。ドリフト層１４のドナー濃度は、例えば、１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の範囲であり、一例として１×１０１６ｃｍ−３である。また、ドリフト層１４の炭素濃度（Ｃ濃度）は、１×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下の範囲である。
【００４２】
ドリフト層１４は、例えば、基板１２の第１の主面１２ａに接触して設けられている。ドリフト層１４は、例えば、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法などの結晶成長により、基板１２の第１の主面１２ａ上に形成される。
【００４３】
ブロック層１６は、ドリフト層１４の上方に設けられたｐ型の第２の窒化物半導体層の一例である。ブロック層１６は、例えば、厚さが４００ｎｍであり、キャリア濃度が１×１０１７ｃｍ−３であるｐ型のＧａＮからなる膜である。ブロック層１６は、ドリフト層１４の上面に接触して設けられている。ブロック層１６は、例えば、ＭＯＶＰＥ法などの結晶成長により、ドリフト層１４上に形成される。なお、ブロック層１６は、成膜したｉ型のＧａＮ膜にマグネシウム（Ｍｇ）を注入することで形成されてもよい。
【００４４】
ブロック層１６は、ソース電極２８とドレイン電極３２との間のリーク電流を抑制する。例えば、ブロック層１６とドリフト層１４とで形成されるｐｎ接合に対して逆方向電圧が印加された場合、具体的には、ソース電極２８よりもドレイン電極３２が高電位となった場合に、ドリフト層１４に空乏層が延びる。これにより、窒化物半導体装置１の高耐圧化が可能である。上述したように本実施の形態では、オフ状態及びオン状態のいずれにおいても、ソース電極２８よりドレイン電極３２が高電位となっている。このため、窒化物半導体装置１の高耐圧化が実現される。
【００４５】
本実施の形態では、図１に示されるように、ブロック層１６は、ソース電極２８と接触している。このため、ブロック層１６は、ソース電極２８と同電位に固定されている。
【００４６】
高抵抗層１８は、ブロック層１６の上方に設けられた高抵抗層の一例である。高抵抗層１８は、ブロック層１６より抵抗が高い。高抵抗層１８は、絶縁性又は半絶縁性の窒化物半導体から形成されている。高抵抗層１８は、例えば、厚さが２００ｎｍのアンドープＧａＮからなる膜である。高抵抗層１８は、ブロック層１６に接触して設けられている。高抵抗層１８は、例えば、ＭＯＶＰＥ法などの結晶成長により、ブロック層１６上に形成される。
【００４７】
なお、ここで“アンドープ”とは、ＧａＮの極性をｎ型又はｐ型に変化させるＳｉ又はＭｇなどのドーパントがドープされていないことを意味する。本実施の形態では、高抵抗層１８には、炭素（Ｃ）がドープされている。具体的には、高抵抗層１８のＣ濃度は、ブロック層１６のＣ濃度より高い。
【００４８】
また、高抵抗層１８には、成膜時に混入する珪素（Ｓｉ）又は酸素（Ｏ）が含まれる場合がある。この場合に、高抵抗層１８のＣ濃度は、珪素濃度（Ｓｉ濃度）又は酸素濃度（Ｏ濃度）より高い。例えば、高抵抗層１８のＣ濃度は、例えば３×１０１７ｃｍ−３以上であるが、１×１０１８ｃｍ−３以上でもよい。高抵抗層１８のＳｉ濃度又はＯ濃度は、例えば、５×１０１６ｃｍ−３以下であるが、２×１０１６ｃｍ−３以下でもよい。
【００４９】
なお、高抵抗層１８は、炭素以外に、マグネシウム（Ｍｇ）、鉄（Ｆｅ）又はホウ素（Ｂ）などのイオン注入により形成されてもよい。ＧａＮの高抵抗化を実現できるイオン種であれば、他のイオン種を用いてもよい。
【００５０】
ここで、仮に、窒化物半導体装置１が高抵抗層１８を備えない場合、ソース電極２８とドレイン電極３２との間には、電子走行層２２とｐ型のブロック層１６とｎ型のドリフト層１４という寄生ｎｐｎ構造、すなわち、寄生バイポーラトランジスタが存在することになる。このため、窒化物半導体装置１がオフ状態である場合において、ｐ型のブロック層１６に電流が流れた場合に、寄生バイポーラトランジスタがオン状態になり、窒化物半導体装置１の耐圧を低下させる恐れがある。この場合、窒化物半導体装置１の誤動作が発生しやすい。本実施の形態では、高抵抗層１８が設けられていることで、寄生ｎｐｎ構造が形成されることを抑制し、窒化物半導体装置１の誤動作を抑制することができる。
【００５１】
高抵抗層１８の上面には、ブロック層１６からＭｇなどのｐ型不純物が拡散するのを抑制するための層が設けられていてもよい。例えば、高抵抗層１８上には、厚さが２０ｎｍのＡｌＧａＮ層が設けられていてもよい。
【００５２】
ゲート開口部２０は、ブロック層１６を貫通し、ドリフト層１４にまで達する第１の開口部の一例である。ゲート開口部２０は、高抵抗層１８及びブロック層１６の両方を貫通している。ゲート開口部２０の底面２０ａは、ドリフト層１４の上面である。図１に示されるように、底面２０ａは、ブロック層１６の底面１６ａより下側に位置している。なお、ブロック層１６の底面１６ａは、ブロック層１６とドリフト層１４との界面に相当する。底面２０ａは、基板１２の第１の主面１２ａに平行である。
【００５３】
本実施の形態では、ゲート開口部２０は、基板１２から遠ざかる程、開口面積が大きくなるように形成されている。具体的には、ゲート開口部２０の側面２０ｂは、斜めに傾斜している。図１に示されるように、ゲート開口部２０の断面視形状は、逆台形、より具体的には、逆等脚台形である。
【００５４】
底面２０ａに対する側面２０ｂの傾斜角は、例えば３０°以上４５°以下の範囲である。傾斜角が４５°以下であることにより、側面２０ｂがｃ面に近づくので、結晶再成長により側面２０ｂに沿って形成される電子走行層２２などの膜質を高めることができる。傾斜角が３０°以上であることにより、ゲート開口部２０が大きくなりすぎることが抑制され、窒化物半導体装置１の小型化が実現される。
【００５５】
ゲート開口部２０は、基板１２の第１の主面１２ａ上に、ドリフト層１４、ブロック層１６及び高抵抗層１８を順に形成した後、部分的にドリフト層１４を露出させるように、高抵抗層１８及びブロック層１６の各々の一部を除去することで形成される。このとき、ドリフト層１４の表層部分を所定の厚さ分、除去することで、ゲート開口部２０の底面２０ａは、ブロック層１６の底面１６ａよりも下方に形成される。
【００５６】
高抵抗層１８及びブロック層１６の除去は、レジストの塗布及びパターニング、並びに、ドライエッチングによって行われる。具体的には、レジストをパターニングした後、ベークすることにより、レジストの端部が斜めに傾斜する。その後にドライエッチングを行うことで、レジストの形状が転写されるようにして側面２０ｂが斜めになったゲート開口部２０が形成される。
【００５７】
電子走行層２２は、ゲート開口部２０の内面に沿って設けられた第１の再成長層の一例である。具体的には、電子走行層２２は、ゲート開口部２０の底面２０ａ及び側面２０ｂに沿って、かつ、高抵抗層１８の上面上に設けられている。電子走行層２２は、例えば、厚さが１５０ｎｍのアンドープＧａＮからなる膜である。なお、電子走行層２２は、アンドープであるが、Ｓｉドープなどにより、ｎ型化されてもよい。
【００５８】
電子走行層２２は、ゲート開口部２０の底面２０ａ及び側面２０ｂにおいてドリフト層１４に接触している。電子走行層２２は、ゲート開口部２０の側面２０ｂにおいて、ブロック層１６及び高抵抗層１８の各々の端面に接触している。さらに、電子走行層２２は、高抵抗層１８の上面に接触している。電子走行層２２は、ゲート開口部２０を形成した後に、結晶の再成長により形成される。
【００５９】
電子走行層２２は、チャネルを有する。具体的には、電子走行層２２と電子供給層２４との界面の近傍には、二次元電子ガス２３が発生する。二次元電子ガス２３が電子走行層２２のチャネルとして機能する。図１では、二次元電子ガス２３が模式的に破線で図示されている。二次元電子ガス２３は、電子走行層２２と電子供給層２４との界面に沿って、すなわち、ゲート開口部２０の内面に沿って屈曲している。
【００６０】
また、図１には示されていないが、電子走行層２２と電子供給層２４との間に、厚さが１ｎｍ程度のＡｌＮ膜が第２の再成長層として設けられていてもよい。ＡｌＮ膜は、合金散乱を抑制し、チャネルの移動度を向上させることができる。
【００６１】
電子供給層２４は、ゲート開口部２０の内面に沿って設けられた第３の再成長層の一例である。電子走行層２２と電子供給層２４とは、基板１２側からこの順で設けられている。電子供給層２４は、電子走行層２２の上面に沿った形状で略均一な厚さで形成されている。電子供給層２４は、例えば、厚さが５０ｎｍのアンドープＡｌＧａＮからなる膜である。電子供給層２４は、電子走行層２２の形成工程に続いて、結晶の再成長により形成される。
【００６２】
電子供給層２４は、電子走行層２２との間でＡｌＧａＮ／ＧａＮのヘテロ界面を形成している。これにより、電子走行層２２内に二次元電子ガス２３が発生する。電子供給層２４は、電子走行層２２に形成されるチャネル（すなわち、二次元電子ガス２３）への電子の供給を行う。
【００６３】
ソース開口部２６は、ゲート開口部２０から離れた位置において、電子走行層２２及び電子供給層２４を貫通し、ブロック層１６にまで達する第２の開口部の一例である。ソース開口部２６は、高抵抗層１８も貫通している。ソース開口部２６は、平面視において、ゲート電極３０から離れた位置に配置されている。
【００６４】
ソース開口部２６の底面２６ａは、ブロック層１６の上面である。図１に示されるように、底面２６ａは、高抵抗層１８の底面１８ａよりも下側に位置している。なお、高抵抗層１８の底面１８ａは、高抵抗層１８とブロック層１６との界面に相当する。底面２６ａは、基板１２の第１の主面１２ａに平行である。
【００６５】
図１に示されるように、ソース開口部２６は、基板１２からの距離によらず開口面積が一定になるように形成されている。具体的には、ソース開口部２６の側面２６ｂは、底面２６ａに対して垂直である。つまり、ソース開口部２６の断面視形状は、矩形である。
【００６６】
あるいは、ソース開口部２６は、ゲート開口部２０と同様に、基板１２から遠ざかる程、開口面積が大きくなるように形成されていてもよい。具体的には、ソース開口部２６の側面２６ｂは、斜めに傾斜していてもよい。例えば、ソース開口部２６の断面形状は、逆台形、より具体的には、逆等脚台形であってもよい。このとき、底面２６ａに対する側面２６ｂの傾斜角は、例えば、３０°以上６０°以下の範囲であってもよい。例えば、ソース開口部２６の側面２６ｂの傾斜角は、ゲート開口部２０の側面２０ｂの傾斜角よりも大きくてもよい。側面２６ｂが斜めに傾斜していることで、ソース電極２８と電子走行層２２（二次元電子ガス２３）との接触面積が増えるので、オーミック接続が行われやすくなる。なお、二次元電子ガス２３は、ソース開口部２６の側面２６ｂに露出し、露出部分でソース電極２８に接続されている。
【００６７】
ソース開口部２６は、例えば、電子供給層２４の形成工程（すなわち、結晶の再成長工程）に続いて、ゲート開口部２０とは異なる領域においてブロック層１６を露出させるように、電子供給層２４、電子走行層２２及び高抵抗層１８をエッチングすることにより形成される。このとき、ブロック層１６の表層部分も除去することにより、ソース開口部２６の底面２６ａが高抵抗層１８の底面１８ａよりも下方に形成される。ソース開口部２６は、例えば、フォトリソグラフィによるパターニング、及び、ドライエッチングなどによって所定形状に形成される。
【００６８】
ソース電極２８は、ソース開口部２６を覆うように設けられ、電子供給層２４、電子走行層２２及びブロック層１６に接続されている。具体的には、ソース電極２８は、ゲート電極３０から離れた位置において、ソース開口部２６を埋めるように設けられている。ソース電極２８は、電子走行層２２及び電子供給層２４に対してオーミック接続されている。ソース電極２８は、側面２６ｂにおいて二次元電子ガス２３と直接接触している。これにより、ソース電極２８と二次元電子ガス２３（チャネル）とのコンタクト抵抗を低減することができる。
【００６９】
ソース電極２８は、金属などの導電性の材料を用いて形成されている。ソース電極２８の材料としては、例えば、Ｔｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。ソース電極２８は、例えば、スパッタ又は蒸着などによって成膜した導電膜をパターニングすることにより形成される。
【００７０】
ゲート電極３０は、ゲート開口部２０を覆うように電子供給層２４の上方に設けられている。本実施の形態では、ゲート電極３０は、電子供給層２４の上面に接して設けられている。ゲート電極３０は、平面視において、ゲート開口部２０の全体を覆っている。例えば、図１に示される断面視において、ゲート電極３０のソース電極２８に最も近い端部は、ゲート開口部２０の開口端部（すなわち、側面２０ｂの上端）よりもソース電極２８に近い位置に位置している。
【００７１】
ゲート電極３０は、金属などの導電性の材料を用いて形成されている。例えば、ゲート電極３０は、パラジウム（Ｐｄ）を用いて形成されている。なお、ゲート電極３０の材料としては、ｎ型の半導体に対してショットキー接続される材料を用いることができ、例えば、ニッケル（Ｎｉ）系材料、タングステンシリサイド（ＷＳｉ）、金（Ａｕ）などを用いることができる。ゲート電極３０は、電子供給層２４の成膜後、ソース開口部２６の形成後、又は、ソース電極２８の形成後、例えば、スパッタ又は蒸着などによって成膜した導電膜をパターニングすることにより形成される。
【００７２】
ドレイン電極３２は、基板１２の、ドリフト層１４とは反対側に設けられている。具体的には、ドレイン電極３２は、基板１２の第２の主面１２ｂに接触して設けられている。ドレイン電極３２は、金属などの導電性の材料を用いて形成されている。ドレイン電極３２の材料としては、ソース電極２８の材料と同様に、例えばＴｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。ドレイン電極３２は、例えば、スパッタ又は蒸着などによって成膜した導電膜をパターニングすることにより形成される。
【００７３】
続いて、本実施の形態に係る窒化物半導体装置１の特徴的な構成を説明する。
【００７４】
［ゲート電極の底面］
本実施の形態では、図１に示されるように、ゲート電極３０の底面３０ａは、ブロック層１６の底面１６ａよりもドレイン電極３２に近い。具体的には、ゲート開口部２０の底面２０ａは、ブロック層１６の底面１６ａよりも０．３μｍ深い（ドレイン電極３２に近い）位置に位置している。再成長によって形成される電子走行層２２及び電子供給層２４の合計膜厚は、例えば２００ｎｍ（＝０．２μｍ）である。したがって、ゲート電極３０の底面３０ａは、ブロック層１６の底面１６ａよりも０．１μｍ、ドレイン電極３２に近い位置に位置する。
【００７５】
これにより、窒化物半導体装置１がオフ状態である場合に、ドレイン電極３２に高い電位が与えられることで窒化物半導体装置１の縦方向に生じる電界は、ゲート電極３０の底面３０ａに集中しやすくなる。このため、ブロック層１６の端部（具体的には、ブロック層１６と電子走行層２２との界面）での電界集中を緩和することができる。
【００７６】
上述したように、ブロック層１６と電子走行層２２との界面、すなわち、ゲート開口部２０の側面２０ｂには、Ｓｉなどの不純物が存在するため、絶縁破壊電界強度が小さくなる。このため、ブロック層１６の端部に電界が集中しやすい場合、窒化物半導体装置１の耐圧が低くなる。
【００７７】
これに対して、ゲート電極３０の底面３０ａでは、ゲート電極３０と電子供給層２４とがショットキー接続されている。底面３０ａは、ゲート電極３０と電子供給層２４との界面に相当している。底面３０ａは、電子走行層２２とブロック層１６との界面（すなわち、ゲート開口部２０の側面２０ｂ）とは異なり、再成長界面ではないため、Ｓｉなどの不純物がほとんど存在しない。したがって、ゲート電極３０の底面３０ａに電界が集中したとしても、ブロック層１６の端部に電界が集中する場合に比べて窒化物半導体装置１の耐圧を高めることができる。
【００７８】
なお、深さに関する数値は一例に過ぎず、特に限定されない。例えば、ゲート開口部２０の底面２０ａとブロック層１６の底面１６ａとの距離、すなわち、ゲート開口部２０のドリフト層１４内の深さは、０．３μｍより長くてもよく、短くてもよい。例えば、ゲート開口部２０の底面２０ａとブロック層１６の底面１６ａとの距離は、０．５μｍ以上２μｍ以下であってもよい。同様に、ゲート電極３０の底面３０ａとブロック層１６の底面１６ａとの距離は、０．１μｍより長くてもよく、短くてもよい。例えば、ゲート電極３０の底面３０ａとブロック層１６の底面１６ａとの距離は、０．３μｍ以上１．８μｍ以下であってもよい。
【００７９】
例えば、ゲート電極３０の底面３０ａをドレイン電極３２に近づけることで、ブロック層１６の端部への電界集中をより緩和させることができる。また、ゲート電極３０の底面３０ａをドレイン電極３２に近づけすぎないことにより、ゲート開口部２０の底面２０ａとドレイン電極３２との距離を確保することができ、耐圧を高めることができる。
【００８０】
また、窒化物半導体装置１がオフ状態である場合において、ブロック層１６と電子走行層２２との界面（ゲート開口部２０の側面２０ｂ）から電子走行層２２の内部に空乏層が広がる。広がった空乏層が電子走行層２２内のチャネルを狭窄することで、オフ状態でチャネルを流れるリーク電流を抑制することができる。したがって、窒化物半導体装置１のリーク電流を十分に低減することができる。
【００８１】
なお、ブロック層１６にはソース電極２８が接続されており、ブロック層１６の電位はソース電位に固定されている。空乏層の広がり量はブロック層１６ゲート電極３０との電位差に依存するので、ブロック層１６の電位が固定されることで、空乏層の広がり量が安定する。したがって、窒化物半導体装置１のリーク電流の低減特性が安定し、信頼性の高い窒化物半導体装置１を実現することができる。
【００８２】
［電子走行層の膜厚］
図１に示されるように、電子走行層２２は、底面２０ａ上に設けられた底面部２２ａと、側面２０ｂに沿って設けられた傾斜部２２ｂと、高抵抗層１８の上面上に設けられた平坦部２２ｃとを有する。本実施の形態では、基板１２に平行な方向に沿った傾斜部２２ｂの長さＡは、基板１２の厚み方向に沿った平坦部２２ｃの長さＢより長い。
【００８３】
一般的に、窒化物半導体材料を用いて形成された縦型ＦＥＴにおいて、ＧａＮの結晶成長は、ＧａＮ結晶のｃ面が基板１２の第１の主面１２ａと平行になるように行われる。このとき、二次元電子ガス２３は、ｃ面に平行な部分に比べて、ｃ面に対して斜めの部分において、分極が小さくなるためキャリア濃度が低下する。つまり、二次元電子ガス２３は、平坦部２２ｃ内の部分に比べて、傾斜部２２ｂ内の部分においてキャリア濃度が低い。したがって、二次元電子ガス２３の傾斜部２２ｂ内の部分は、ブロック層１６から延びる空乏層による狭窄効果を受けやすい。
【００８４】
本実施の形態では、図１に示されるように、傾斜部２２ｂの長さＡは、平坦部２２ｃの長さＢより長い。このため、二次元電子ガス２３は、傾斜部２２ｂ内の部分において、平坦部２２ｃ内の部分よりも、ブロック層１６から離れている。このため、空乏層によるチャネルの狭窄効果を抑制することができるので、オン抵抗の減少が抑制される。
【００８５】
一方で、電子走行層２２の厚み方向に沿った長さ（すなわち、電子走行層２２の厚み）が短い場合、ソース開口部２６の深さも浅くなる。このため、ソース開口部２６が浅い程、エッチングによる膜の除去に要するプロセス時間を短縮することができる。また、ソース開口部２６が浅いことにより、後工程で形成される金属電極のカバレッジも良好になるので、オン抵抗が小さくなる。
【００８６】
このように、傾斜部２２ｂの長さＡが平坦部２２ｃの長さＢより短いことにより、大電流動作を可能にするだけでなく、プロセスを容易にすることができ、かつ、オン抵抗を低減することができる。
【００８７】
［ゲート電極の端部］
本実施の形態では、ゲート電極３０がゲート開口部２０を完全に覆うか、一部のみを覆うかに応じて、閾値電圧を調整することができる。つまり、ゲート電極３０の端部の位置に応じて閾値電圧を調整することができる。
【００８８】
ゲート電極３０は、例えば、平面視において、ゲート開口部２０の底面２０ａと側面２０ｂの少なくとも一部とを覆っている。具体的には、ゲート電極３０は、平面視において、底面２０ａと側面２０ｂの全てとを覆っている。言い換えると、平面視において、ゲート電極３０の内側にゲート開口部２０が設けられている。図１に示される断面で見た場合に、基板１２に平行な方向（すなわち、紙面左右方向）において、ゲート電極３０の端部は、ゲート開口部２０の側面２０ｂの上端よりもソース電極２８に近い位置に位置している。
【００８９】
この場合、窒化物半導体装置１の閾値電圧は、ゲート開口部２０の側面２０ｂに沿った部分（具体的には、二次元電子ガス２３の傾斜部分）、及び、ゲート開口部２０の外側の平坦部分（具体的には、二次元電子ガス２３の平坦部分）のうち、閾値電圧が大きい方で決定される。例えば、二次元電子ガス２３の平坦部分で閾値電圧が決定されるようにする場合、ブロック層１６から二次元電子ガス２３までの距離を、平坦部分において傾斜部分よりも長くする。具体的には、電子走行層２２の傾斜部２２ｂの長さＡを平坦部２２ｃの長さＢより長くする。これにより、ブロック層１６からの空乏化の影響を抑えることができ、傾斜部２２ｂにおける閾値電圧を平坦部２２ｃにおける閾値電圧よりも小さくすることができる。
【００９０】
なお、ゲート電極３０は、平面視において、ゲート開口部２０の内側に設けられていてもよい。例えば、図１に示される断面で見た場合に、基板１２に平行な方向において、ゲート電極３０の端部は、ゲート開口部２０の側面２０ｂの上端よりもソース電極２８から離れた位置に位置してもよい。具体的には、ゲート電極３０の端部は、側面２０ｂの直上方向に、すなわち、平面視において重複する位置に位置していてもよい。
【００９１】
この場合、窒化物半導体装置１の閾値電圧は、ゲート開口部２０の側面２０ｂに沿った部分の構成のみで決定される。このため、平坦部２２ｃのキャリア濃度を大きくすることができるので、オン抵抗を低減することができる。
【００９２】
［変形例］
続いて、本実施の形態に係る窒化物半導体装置１の変形例について、図２を用いて説明する。以下では、実施の形態１に係る窒化物半導体装置１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
【００９３】
図２は、本変形例に係る窒化物半導体装置２の断面図である。図２に示されるように、本変形例に係る窒化物半導体装置２は、実施の形態１に係る窒化物半導体装置１と比較して、ゲート電極３０の代わりにゲート電極３４を備える点が相違する。ゲート電極３４は、閾値調整層３６と、金属層３８とを備える。
【００９４】
閾値調整層３６は、金属層３８と電子供給層２４との間に設けられたｐ型の第３の窒化物半導体層の一例である。閾値調整層３６は、電子供給層２４上に設けられ、電子供給層２４と金属層３８とに接触している。
【００９５】
閾値調整層３６は、例えば、厚さが１００ｎｍであり、キャリア濃度が１×１０１７ｃｍ−３であるｐ型のＡｌＧａＮからなる窒化物半導体層である。閾値調整層３６は、電子供給層２４の形成工程から引き続いてＭＯＶＰＥ法によって成膜され、パターニングされることで形成される。
【００９６】
閾値調整層３６が設けられていることによって、チャネル部分の伝導帯端のポテンシャルが持ち上げられる。このため、窒化物半導体装置２の閾値電圧を大きくすることができる。したがって、窒化物半導体装置２をノーマリオフ型のＦＥＴとして実現することができる。つまり、ゲート電極３４に対して０Ｖの電位を印加した場合に、窒化物半導体装置２をオフ状態にすることができる。
【００９７】
なお、閾値調整層３６は、ｐ型の窒化物半導体でなくてもよく、シリコン窒化膜又はシリコン酸化膜などの絶縁膜であってもよい。閾値調整層３６は、チャネルのポテンシャルを持ち上げることができる材料であれば、いかなる材料を用いて形成されてもよい。
【００９８】
金属層３８は、閾値調整層３６の上面に沿った形状で、閾値調整層３６の上面に接触して略均一な厚さで形成されている。金属層３８は、金属材料を用いて形成されている。例えば、金属層３８は、実施の形態１に係るゲート電極３０と同じ材料を用いて形成されている。金属層３８は、閾値調整層３６の成膜若しくはパターニング後、ソース開口部２６の形成後、又は、ソース電極２８の形成後、例えば、スパッタ又は蒸着などによって成膜した導電膜をパターニングすることにより形成される。
【００９９】
本変形例では、閾値調整層３６の底面３６ａが、ブロック層１６の底面１６ａよりドレイン電極３２に近い。具体的には、閾値調整層３６の底面３６ａは、ブロック層１６の底面１６ａよりも０．１μｍ、ドレイン電極３２に近い位置に位置する。なお、深さに関する数値は一例に過ぎず、特に限定されない。例えば、閾値調整層３６の底面３６ａとブロック層１６の底面１６ａとの距離は、０．１μｍより長くてもよく、短くてもよい。例えば、閾値調整層３６の底面３６ａとブロック層１６の底面１６ａとの距離は、０．３μｍ以上１．８μｍ以下であってもよい。
【０１００】
金属層３８の底面３８ａは、底面１６ａよりドレイン電極３２に近くてもよく、ドレイン電極３２から離れていてもよい。あるいは、金属層３８の底面３８ａは、ドレイン電極３２からの距離が底面１６ａと同じであってもよい。
【０１０１】
これにより、窒化物半導体装置２がオフ状態である場合に、ドレイン電極３２に高い電位が与えられることで窒化物半導体装置２の縦方向に生じる電界は、ゲート電極３４の底面、すなわち、閾値調整層３６の底面３６ａに集中しやすくなる。このため、実施の形態１に係る窒化物半導体装置１と同様に、ブロック層１６の端部（具体的には、ブロック層１６と電子走行層２２との界面）での電界集中を緩和することができる。
【０１０２】
閾値調整層３６の底面３６ａは、閾値調整層３６と電子供給層２４との界面に相当している。つまり、底面３６ａでは、閾値調整層３６と電子供給層２４とのｐｎ接合が形成されている。閾値調整層３６と電子供給層２４とは、結晶の再成長を連続的に行うことで形成されるので、底面３６ａにはＳｉなどの不純物がほとんど存在しない。したがって、閾値調整層３６の底面３６ａに電界が集中したとしても、ブロック層１６の端部に電界が集中する場合に比べて窒化物半導体装置２の耐圧を高めることができる。
【０１０３】
また、一般的に、ショットキー接合よりもｐｎ接合の方が高電界に対して強い。このため、窒化物半導体装置２の耐圧を窒化物半導体装置１の耐圧よりも高めることができる。
【０１０４】
また、本変形例では、窒化物半導体装置２がオフ状態である場合、ゲート電極３４と、ソース電位に固定されたブロック層１６との電位差が０になる。このため、ブロック層１６から電子走行層２２内に延びる空乏層の縮退が抑制され、チャネルの狭窄効果が高くなる。したがって、窒化物半導体装置２のオフ状態におけるリーク電流を十分に低減することができる。
【０１０５】
（実施の形態２）
続いて、実施の形態２について説明する。以下では、実施の形態１及びその変形例との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
【０１０６】
図３は、本実施の形態に係る窒化物半導体装置１０１の断面図である。図３に示されるように、窒化物半導体装置１０１は、実施の形態１に係る窒化物半導体装置１と比較して、高抵抗層１４０を新たに備える点が相違する。
【０１０７】
高抵抗層１４０は、ゲート開口部２０の内面に沿ってブロック層１６と電子走行層２２との間に設けられた、ブロック層１６よりも抵抗が高い高抵抗層である。高抵抗層１４０は、ゲート開口部２０の側面２０ｂから底面２０ａの一部に亘って設けられている。具体的には、高抵抗層１４０は、ゲート開口部２０の上端部、すなわち、高抵抗層１８の上面の一部から、底面２０ａの一部に至るまで、側面２０ｂの全面を覆うように設けられている。つまり、高抵抗層１４０は、ドリフト層１４、ブロック層１６及び高抵抗層１８の各々と電子走行層２２との間に設けられている。
【０１０８】
より具体的には、図３に示されるように、高抵抗層１４０の上端部の上面は、高抵抗層１８の上面と面一である。また、高抵抗層１４０の下端部の上面は、ドリフト層１４の上面のうち、底面２０ａを形成する部分と面一である。高抵抗層１４０は、高抵抗層１８の表層部分及び端面部分、ブロック層１６の端面部分、並びに、ドリフト層１４の表層部分の各々に埋め込まれるように形成されている。
【０１０９】
高抵抗層１４０は、ブロック層１６よりも抵抗値が高い。高抵抗層１４０と高抵抗層１８とは、抵抗値が同じでる。あるいは、高抵抗層１４０は、高抵抗層１８よりも抵抗値が高くてもよく、低くてもよい。
【０１１０】
高抵抗層１４０は、窒化物半導体からなる。本実施の形態では、高抵抗層１４０は、鉄（Ｆｅ）を含む窒化物半導体層である。高抵抗層１４０は、例えば、鉄がドープされ、高抵抗化されたＧａＮからなる。高抵抗層１４０の厚さは、例えば５０ｎｍである。例えば、高抵抗層１４０は、ゲート開口部２０を形成した後、ブロック層１６の端面を含む範囲にＦｅをイオン注入することで形成される。なお、注入するイオンは、ＧａＮを高抵抗化できるイオンであればよく、Ｂ、Ｃ、又はＭｇであってもよい。注入する不純物イオンのドーズ量は、例えば、１×１０１２ｃｍ−２以上１×１０１６ｃｍ−２以下であり、１×１０１３ｃｍ−２以上１×１０１４ｃｍ−２以下であってもよい。また、注入エネルギーは、例えば１０ｋｅＶ以上２００ｋｅＶであり、２０ｋｅＶ以上５０ｋｅＶであってもよい。
【０１１１】
本実施の形態に係る窒化物半導体装置１０１によれば、高抵抗層１４０が設けられることで、ブロック層１６と電子走行層２２とのｐｎ接合による空乏層の広がりを抑制することができる。このため、窒化物半導体装置１０１がオン状態である場合に、空乏層によるチャネルの狭窄が抑制されるので、オン抵抗を低減することができ、かつ、大電流を流すことができる。
【０１１２】
なお、高抵抗層１４０が設けられることで、窒化物半導体装置１０１がオフ状態である場合にも空乏層の広がりが抑制される。このため、高抵抗層１４０がない場合に比べて耐圧が低くなる。これに対して、本実施の形態では、ゲート電極３０の底面３０ａがブロック層１６の底面１６ａよりドレイン電極３２に近いので、実施の形態１と同様に、窒化物半導体装置１０１の耐圧を高めることができる。つまり、高抵抗層１４０を設けたとしても、オフ状態における耐圧も高く保つことができる。
【０１１３】
以上のように、本実施の形態に係る窒化物半導体装置１０１は、オン状態におけるオン抵抗の低減及び大電流動作を実現できるだけでなく、オフ状態における高耐圧化及びリーク電流の低減を実現することができる。
【０１１４】
［変形例］
続いて、本実施の形態に係る窒化物半導体装置１０１の変形例について、図４を用いて説明する。以下では、実施の形態２に係る窒化物半導体装置１０１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
【０１１５】
図４は、本変形例に係る窒化物半導体装置１０２の断面図である。図４に示されるように、本変形例に係る窒化物半導体装置１０２は、実施の形態２に係る窒化物半導体装置１０１と比較して、ゲート電極３０の代わりにゲート電極３４を備える点が相違する。ゲート電極３４は、実施の形態１の変形例に係るゲート電極３４と同じである。
【０１１６】
したがって、本変形例に係る窒化物半導体装置１０２は、実施の形態１の変形例に係る窒化物半導体装置２と同様に、ノーマリオフ型のＦＥＴとして実現することができる。
【０１１７】
（実施の形態３）
続いて、実施の形態３について説明する。以下では、実施の形態１及び２並びにこれらの変形例との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
【０１１８】
図５は、本実施の形態に係る窒化物半導体装置２０１の断面図である。図５に示されるように、窒化物半導体装置２０１は、実施の形態１に係る窒化物半導体装置１と比較して、ドリフト層１４の代わりにドリフト層２１４を備える点が相違している。
【０１１９】
ドリフト層２１４は、ドリフト層２１４中のドナー濃度が上下方向に２段階で異なっている。具体的には、図５に示されるように、ドリフト層２１４は、高濃度層２１４ａと、低濃度層２１４ｂとを有する。
【０１２０】
高濃度層２１４ａは、第１の層の一例である。本実施の形態では、高濃度層２１４ａは、基板１２の第１の主面１２ａに接触して設けられている。
【０１２１】
低濃度層２１４ｂは、第２の層の一例である。本実施の形態では、低濃度層２１４ｂは、高濃度層２１４ａとブロック層１６との間に各々に接触して設けられている。低濃度層２１４ｂは、ドナー濃度が高濃度層２１４ａよりも低い。
【０１２２】
このように、ブロック層１６側（上側）の低濃度層２１４ｂのドナー濃度を、基板１２に近い側（下側）の高濃度層２１４ａのドナー濃度よりも低くすることで、オフ時においてドレイン電極３２に高電圧が印加された場合に、ドリフト層２１４内への空乏層の延びが促進される。これにより、ゲート電極３０の底面３０ａ又はブロック層１６の底面１６ａにおける電界集中がより緩和される。
【０１２３】
本実施の形態では、ゲート開口部２０の底面２０ａは、低濃度層２１４ｂ内に位置している。こうすることで、ゲート電極３０の底面３０ａの電界集中をより効率的に緩和することが可能になる。なお、底面２０ａは、高濃度層２１４ａ内に位置してもよく、高濃度層２１４ａと低濃度層２１４ｂとの界面に位置してもよい。
【０１２４】
本実施の形態では、ドリフト層２１４が２層からなる例を示したが、３層若しくは４層、あるいは５層以上に分割されてもよい。あるいは、ドリフト層２１４は、基板１２側からブロック層１６側にかけてドナー濃度が徐々に高くなる多層構造を有し、各層の厚みが十分に小さくてもよい。言い換えると、ドリフト層２１４内で基板１２側からブロック層１６側にかけて徐々にドナー濃度を低減させていくグレーデッド構造にしてもよい。この場合においても、本実施の形態と同様の効果が得られる。
【０１２５】
ドナー濃度の制御は、ドナーとなるＳｉ濃度で制御してもよいし、Ｓｉを補償するようなアクセプターとなるＣ濃度で制御してもよい。要は、正味のドナー濃度がドリフト層２１４内で複数存在していることが重要である。
【０１２６】
［変形例］
続いて、本実施の形態に係る窒化物半導体装置２０１の変形例について、図６〜図８を用いて説明する。以下では、実施の形態３に係る窒化物半導体装置２０１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
【０１２７】
図６は、変形例１に係る窒化物半導体装置２０２の断面図である。図６に示されるように、本変形例に係る窒化物半導体装置２０２は、実施の形態３に係る窒化物半導体装置２０１と比較して、ゲート電極３０の代わりにゲート電極３４を備える点が相違する。ゲート電極３４は、実施の形態１の変形例に係るゲート電極３４と同じである。
【０１２８】
したがって、本変形例に係る窒化物半導体装置２０２は、実施の形態１の変形例に係る窒化物半導体装置２と同様に、ノーマリオフ型のＦＥＴとして実現することができる。
【０１２９】
図７は、変形例２に係る窒化物半導体装置２０３の断面図である。図７に示されるように、本変形例に係る窒化物半導体装置２０３は、実施の形態３に係る窒化物半導体装置２０１と比較して、新たに高抵抗層１４０を備える点が相違する。高抵抗層１４０は、実施の形態２に係る高抵抗層１４０と同じである。
【０１３０】
したがって、本変形例に係る窒化物半導体装置２０３は、実施の形態２に係る窒化物半導体装置１０１と同様に、オン状態におけるオン抵抗の低減及び大電流動作を実現できるだけでなく、オフ状態における高耐圧化及びリーク電流の低減を実現することができる。
【０１３１】
図８は、変形例３に係る窒化物半導体装置２０４の断面図である。図８に示されるように、本変形例に係る窒化物半導体装置２０４は、実施の形態３の変形例２に係る窒化物半導体装置２０３と比較して、ゲート電極３０の代わりにゲート電極３４を備える点が相違する。ゲート電極３４は、実施の形態１の変形例に係るゲート電極３４と同じである。
【０１３２】
したがって、本変形例に係る窒化物半導体装置２０４は、実施の形態１の変形例に係る窒化物半導体装置２と同様に、ノーマリオフ型のＦＥＴとして実現することができる。
【０１３３】
（他の実施の形態）
以上、１つ又は複数の態様に係る窒化物半導体装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
【０１３４】
例えば、電子走行層２２、ブロック層１６及びドリフト層１４によって形成される寄生バイポーラトランジスタの影響が十分に小さい場合、窒化物半導体装置１、２、１０１又は１０２は、高抵抗層１８を備えなくてもよい。
【０１３５】
また、例えば、窒化物半導体装置１、２、１０１又は１０２は、ソース開口部２６を備えなくてもよく、ソース電極２８は、電子供給層２４上にゲート電極３０から離れて設けられていてもよい。
【０１３６】
例えば、上記の実施の形態３及び４では、ゲート開口部２０の側面２０ｂの全体に高抵抗層１４０が設けられている例を説明したが、これに限らない。高抵抗層１４０は、ブロック層１６の端面（すなわち、ゲート開口部２０に露出する部分）のみに設けられていてもよい。
【０１３７】
また、上記の各実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【０１３８】
本開示に係る窒化物半導体装置は、例えばテレビなどの民生機器の電源回路などで用いられるパワートランジスタなどのパワーデバイスとして利用することができる。
【符号の説明】
【０１３９】
１、２、１０１、１０２、２０１、２０２、２０３、２０４  窒化物半導体装置
１２  基板
１２ａ  第１の主面
１２ｂ  第２の主面
１４、２１４  ドリフト層
１６  ブロック層
１６ａ、１８ａ、２０ａ、２６ａ、３０ａ、３６ａ、３８ａ  底面
１８、１４０  高抵抗層
２０  ゲート開口部
２０ｂ、２６ｂ  側面
２２  電子走行層
２２ａ  底面部
２２ｂ  傾斜部
２２ｃ  平坦部
２３  二次元電子ガス
２４  電子供給層
２６  ソース開口部
２８  ソース電極
３０、３４  ゲート電極
３２  ドレイン電極
３６  閾値調整層
３８  金属層
２１４ａ  高濃度層
２１４ｂ  低濃度層
【図１】
2020137303.tif 000003
【図２】
2020137303.tif 000004
【図３】
2020137303.tif 000005
【図４】
2020137303.tif 000006
【図５】
2020137303.tif 000007
【図６】
2020137303.tif 000008
【図７】
2020137303.tif 000009
【図８】
2020137303.tif 000010
【国際調査報告】
2020137303.tif 000011
2020137303.tif 000012
2020137303.tif 000013
2020137303.tif 000014