(57)【要約】ＣＰＵとリコンフィグラブルモジュールとのハードウェアリソースのインタフェースが共通化されたソフトウェア無線機を提供することにある。ソフトウェア無線機は、複数のハードウェアモジュールを有し、前記複数のハードウェアモジュールを制御する無線通信ソフトウェアを外部よりダウンロードして無線機機能を実現する。前記リコンフィギュラブルモジュールおよび／または前記スタティックモジュールとのインタフェースは所定パターンに分類して構成される。前記ソフトウェア無線機の上位から制御情報を取得する。前記制御情報は制御ＩＤが割り振られ、前記ＣＰＵは前記制御ＩＤのパターンから、通信方式共通の制御情報と通信方式固有の制御情報に振り分け、前記リコンフィギュラブルモジュールおよび／または前記スタティックモジュールのインタフェースとする。
2020189064.tif 000002
【特許請求の範囲】
【請求項１】
複数のハードウェアモジュールを有し、前記複数のハードウェアモジュールを制御する無線通信ソフトウェアを外部よりダウンロードして無線機機能を実現するソフトウェア無線機であって、
前記ハードウェアモジュールは、ＣＰＵと、リコンフィギュラブルモジュールまたはスタティックモジュールの少なくとも一つで構成され、
前記リコンフィギュラブルモジュールおよび／または前記スタティックモジュールとのインタフェースは所定パターンに分類して構成され、
前記ソフトウェア無線機の上位から制御情報を取得し、前記制御情報は制御ＩＤが割り振られ、前記ＣＰＵは前記制御ＩＤのパターンから、通信方式共通の制御情報と通信方式固有の制御情報に振り分け、前記リコンフィギュラブルモジュールおよび／または前記スタティックモジュールのインタフェースとする、ことを特徴とするソフトウェア無線機。
【請求項２】
前記リコンフィギュラブルモジュールおよび前記スタティックモジュールのインタフェースにおいて、
前記通信方式共通で使用する制御情報は、前記制御ＩＤごとに設けられた複数の制御ＩＤバス線を介して、前記スタティックモジュールから前記リコンフィギュラブルモジュールへ供給され、
前記通信方式固有の制御情報は、アドレスバス、データバス、および、イネーブル信号線を利用して、前記データバスを介して、前記スタティックモジュールから前記リコンフィギュラブルモジュールへ供給される、ことを特徴とする請求項１に記載のソフトウェア無線機。
【請求項３】
前記スタティックモジュールは、
前記通信方式共通で使用する制御情報が格納される第１メモリと、
前記通信方式固有の制御情報が格納される第２メモリと、
前記第１メモリに格納された前記通信方式共通で使用する制御情報を読み出して、前記制御ＩＤごとのデータへ変換して、前記複数の制御ＩＤバス線へ供給する第1読み出し回路と、を有し、
前記リコンフィギュラブルモジュールは、
前記第２メモリに格納された前記通信方式固有の制御情報を、前記アドレスバス、前記データバス、および、前記イネーブル信号線を利用して、アクセスする第１読み出し回路を有する、ことを特徴とする請求項２に記載のソフトウェア無線機。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ソフトウェア無線機に関する。
【背景技術】
【０００２】
ソフトウェア無線機は、ソフトウェアプログラムによって無線機の実行プログラムを切り替えることにより、無線機における同一のハードウェアリソースで複数の無線通信方式に対応できる無線機である。ソフトウェア無線機においては、ネットワークから所望の機能を定義したファイルをダウンロードし、パーシャルリコンフィグ技術を使用して、所望の通信方式を有したモジュールをリコンフィグすることによって、ソフトウェア無線機内のモジュールの構成を変更し、複数の無線通信方式を実現するようになる。無線通信方式が搭載されているリコンフィギュラブルモジュールは、ＣＰＵによって制御情報が送られ制御され、ＣＰＵと通信方式を搭載したリコンフィギュラブルモジュールのインタフェースは、制御情報を受け渡しするバスで接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２７４３００号公報
【特許文献２】特開２００６−３０９５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＣＰＵと通信方式を搭載したリコンフィギュラブルモジュールのインタフェースをデータバスのみで接続してしまうと、通信方式固有の制御情報を必要とするリコンフィギュラブルモジュールを追加する際、制御情報を受け渡しするバスが存在しない為、通信方式の追加が出来なくなる。また、開発済みのリコンフィギュラブルモジュールを次期開発のソフトウェア無線機に転用する際、次期開発のソフトウェア無線機にバスが存在しない場合、開発済みのリコンフィギュラブルモジュールを使用できない。さらに、データバスを多く使用すると使用リソースが増え、配置配線が困難になり大規模なリソースを必要とするリコンフィギュラブルモジュールを使用する事が出来ず、使用できる通信方式に制限が発生する可能性がある。【０００５】
本開示の課題は、ＣＰＵとリコンフィグラブルモジュールとのハードウェアリソースのインタフェースが共通化されたソフトウェア無線機を提供することにある。【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。【０００８】
すなわち、ソフトウェア無線機は、複数のハードウェアモジュールを有し、前記複数のハードウェアモジュールを制御する無線通信ソフトウェアを外部よりダウンロードして無線機機能を実現する。前記ハードウェアモジュールは、ＣＰＵ、リコンフィギュラブルモジュールおよびスタティックモジュールの少なくとも一つで構成される。前記リコンフィギュラブルモジュールおよび前記スタティックモジュールとのインタフェースは所定パターンに分類して構成される。前記ソフトウェア無線機の上位から制御情報を取得する。前記制御情報は制御ＩＤが割り振られ、前記ＣＰＵは前記制御ＩＤのパターンから、通信方式共通の制御情報と通信方式固有の制御情報に振り分け、前記リコンフィギュラブルモジュールおよび前記スタティックモジュールのインタフェースとする。
【発明の効果】
【０００９】
上記ソフトウェア無線機によれば、ＣＰＵとリコンフィグラブルモジュールとのハードウェアリソースのインタフェースを共通化することが可能である。
【図面の簡単な説明】
【００１０】
【図１】図１は、ソフトウェア無線機を説明する図である。
【図２】図２は、ソフトウェア無線機のソフトウェア構造を示す図である。
【図３】図３は、ソフトウェア無線機を構成する半導体装置を説明する図である。
【図４】図４は、制御ＩＤのパターンを説明する図である。
【図５】図５は、制御情報の一例を説明する図である。
【図６】図６は、メモリ装置に格納された通信方式共通の制御情報のデータ構成を示す図である。
【図７】図７は、メモリ装置に格納された通信方式固有の制御情報のデータ構成を示す図である。
【図８】図８は、通信方式を新規に開発した場合のリコンフィギュラブルモジュールの構成を説明する図である。
【図９】図９は、開発済みのリコンフィギュラブルモジュール２を新規開発のソフトウェア無線機に使用する際の構成を説明する図である。
【発明を実施するための形態】
【００１１】
以下、実施態様、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１２】
（実施態様）
ソフトウェア無線機（１００）は、ＣＰＵ（１）、リコンフィギュラブルモジュール（２）およびスタティックモジュール（３）で構成される。上位から取得する制御情報には制御ＩＤが割り振られ、ＣＰＵ（１）は制御ＩＤのパターンから、通信方式共通で使用する制御情報（５ａ）と通信方式固有の制御情報（５ｂ）に振り分ける。ＣＰＵ（１）とリコンフィギュラブルモジュール（２）およびスタティックモジュール（３）とのインタフェースは所定のインタフェースに分類して構成される。所定のインタフェースは２種類あり、通信方式共通で使用する制御情報（５ａ）を受け渡しする為のインタフェース（３６、２１）と、通信方式固有の制御情報（５ｂ）を受け渡しする為のインタフェース（３７、２２）である。両インタフェースはメモリ装置（３１、３２）を用いる。
【００１３】
通信方式共通で使用する制御情報（５ａ）はメモリ装置（３１）にテーブルを持たせ、スタティックモジュール（３）とリコンフィギュラブルモジュール（２）のインタフェース（３６、２１）は所定のバス形式（複数の制御ＩＤバス線）で接続する。
【００１４】
通信方式固有の制御情報（５ｂ）は、メモリ装置（３２）に、総ＩＤ数、ＩＤ番号、データのテータ長（ＬＥＮＧＴＨ）、データ（ＤＡＴＡ）を書き込み、リコンフィギュラブルモジュール（２）内で、必要なバス形式（複数の制御ＩＤバス線）に変換する。通信方式固有の制御情報（５ｂ）において、スタティックモジュール（３）とリコンフィギュラブルモジュール（２）のインタフェース（３７、２２）は所定のバス形式（アドレス、データ、イネーブル）とする。
【００１５】
通信方式共通で使用する制御情報（５ａ）を受け渡しする為のインタフェース（３６、２１）は、どの通信方式においても同じである為、増減はなく、通信方式が変更されても、インタフェース（３６、２１）の変更は不要である。
【００１６】
実施態様によれば、ＣＰＵ１とリコンフィギュラブルモジュール（ＲＭ）２とスタティックモジュール（ＳＭ）３とのインタフェースをパターン化することにより、インタフェースの共通化ができるので、各ハードウェアモジュールの設計が簡素化され、設計効率を向上することができる。
【００１７】
また、通信方式固有の制御情報（５ｂ）の変更が必要とされる場合、メモリ装置（３２）の内部の値のみが書き変わるだけである為、アドレス、データ、イネーブルの構成は変更する必要はない。したがって、ソフトウェア無線機（１００）に新たな通信方式を追加する際、ＣＰＵ（１）と受け渡しする２つのインタフェース（３６、２１と３７、２２）の変更が不要となり、新規通信方式の追加が可能となる。２つのインタフェース（３６、２１と３７、２２）が共通化されているため、一度開発した通信方式を次期開発のソフトウェア無線機に使用する事が可能となり、開発効率が向上される。さらに膨大なバスを使用する必要が無いため配置配線が容易となることから、多くのリソースを必要とする通信方式を使用する事が容易となる。
【実施例】
【００１８】
ソフトウェア無線技術とは、ハードウェアそのものには変更を加えることなく、制御ソフトウェアを変更することによって無線通信方式を切り替えることが可能な無線通信技術である。図１にソフトウェア無線機１００の概要を示す。ソフトウェア無線機１００のハードウェアモジュールとしては、アンテナ１０１、高周波部１０２、Ａ／Ｄ・Ｄ／Ａ部１０３、デジタル信号処理部１０４、制御部１０５を含む。アンテナ１０１は無線周波数信号の送受信を行う。高周波部１０２は、アンテナ１０１で受信した無線周波数帯の受信信号を低周波数帯の受信信号に変換する、または低周波数帯の送信信号を無線周波数帯の送信信号に変換する。Ａ／Ｄ・Ｄ／Ａ部１０３は、受信したアナログ信号をデジタル信号に変換する、または送信するデジタル信号をアナログ信号に変換する。デジタル信号処理部１０４は、送信信号の符号化、受信信号の復号等の処理を行う。制御部１０５は、例えばソフトウェアプログラムを格納するメモリとそのメモリに格納されたソフトウェアプログラムを実行するＣＰＵとを備え、ネットワーク１０６を介して制御端末１０７からの制御を受けるとともに、ソフトウェア無線機のハードウェアモジュールの制御を行う。【００１９】
図２にソフトウェア無線機１００のソフトウェア構造を示す。【００２０】
ハードウェアモジュール２２０〜２２２はそれぞれ図１の高周波部１０２、Ａ／Ｄ・Ｄ／Ａ部１０３、デジタル信号処理部１０４に相当する。ハードウェアデバイスドライバー２１０〜２１２はそれぞれ、これらのハードウェアモジュール２２０〜２２２を駆動する。これらは所定のＯＳ（Operating System）２０９上で動作するが、ＣＯＲＢＡ（Common Object Request Broker Architecture）ミドルウェア２０８により、アプリケーションとＯＳ・ハードウェアとが分離可能とされている。【００２１】
ソフトウェア無線機１００に電源投入されると、まずＯＳ２０９、ハードウェアデバイスドライバー２１０〜２１２、ＣＯＲＢＡミドルウェア２０８が起動される。続いて、環境ソフトウェア２１５が起動される。環境ソフトウェア２１５はソフトウェア無線機１００が動作するために、常時起動されている必要のあるソフトウェアプログラムであり、ユーザインタフェースソフトウェア２０１、ドメイン管理ソフトウェア２０２、ハードウェア管理ソフトウェア２０４、ハードウェア制御ソフトウェア２０５〜２０７が含まれている。ハードウェア制御ソフトウェア２０５〜２０７もそれぞれハードウェアデバイスドライバー２１０〜２１２に対応して設けられ、これらを制御する上位のソフトウェアプログラムである。【００２２】
ソフトウェア無線機１００の特徴として、フィルタ、変復調、等化、同期機能などの無線機能をプログラブル化し、ソフトウェアプログラムの書き換えにより無線パラメータである変調方式、送受信周波数、帯域幅、伝送速度などのシステム固有の無線機能を変更可能としている。これら書き換えられるソフトウェアプログラムが、無線通信ソフトウェア２０３である。このため、無線通信ソフトウェア２０３は電源投入時でも起動可能だが、その多くはユーザインタフェースソフトウェア２０１からの指示に基づいて起動する。【００２３】
ユーザインタフェースソフトウェア２０１は、ドメイン管理ソフトウェア２０２および無線通信ソフトウェア２０３と接続・通信する。ドメイン管理ソフトウェア２０２はユーザインタフェースソフトウェア２０１の他、ハードウェア管理ソフトウェア２０４と接続し、ハードウェア管理ソフトウェア２０４はハードウェア制御ソフトウェア２０５，２０６，２０７と接続する。ハードウェア制御ソフトウェア２０５，２０６，２０７は、無線通信ソフトウェア２０３とハードウェアデバイスドライバー２１０，２１１，２１２と接続し、無線通信ソフトウェア２０３はユーザインタフェースソフトウェア２０１とハードウェア制御ソフトウェア２０５，２０６，２０７と接続する。【００２４】
図３にソフトウェア無線機１００を構成する半導体装置１０を示す。ソフトウェア無線機１００を構成する半導体装置１０は、ＦＰＧＡ（Field Programmable  Gate Array）の汎用メモリと論理回路でソフトプロセッサとして構成されるＣＰＵ１と、ハードウェア構成や結線などもプログラムによって動的に変更可能（再構成可能）なリコンフィギュラブルモジュール（ＲＭ）２と、ハードウェア構成や結線などもプログラムによって設定は可能であるが動的に変更しないスタティックモジュール（ＳＭ）３と、で構成される。この例では、ＣＰＵ１およびリコンフィギュラブルモジュール２が、スタティックモジュール３に囲まれているように描かれているが、これに限定されない。ＣＰＵ１、リコンフィギュラブルモジュール２、スタティックモジュール３は、半導体装置１０のチップ上において、別々の領域に配置されてもよい。図１の制御部１０５はＣＰＵ１を含み、デジタル信号処理部１０４はリコンフィギュラブルモジュール２で構成される。ハードウェアモジュールは、ＣＰＵ１と、リコンフィギュラブルモジュール２および／またはスタティックモジュール３の少なくとも一つで構成される。【００２５】
ＣＰＵ１は、上位モジュール４に格納された制御情報５を読み出すことができる。制御情報５は、通信方式共通で使用する制御情報５ａと、通信方式固有で使用する制御情報５ｂと、含む。各々の制御情報５ａ、５ｂには、所定の制御ＩＤが割り振られている。ＣＰＵ１は、上位モジュール４から制御情報５を読み出した時、読み出した制御情報５内の制御ＩＤのパターンを判別して、制御情報５を制御情報５ａと制御情報５ｂとに振り分けて、ＣＰＵ１の内部に設けられたメモリ部１ａへ格納する。【００２６】
図４は、制御ＩＤのパターンを説明する図である。図４には、制御ＩＤを１６ビットのサイズで表現した際の一例が示されている。通信方式共通で使用する制御情報５ａの制御ＩＤのパターンは、１６ビット目が「０（ゼロ）」である。一方、通信方式固有で使用する制御情報５ｂの制御ＩＤのパターンは、１６ビット目が「１」である。ＣＰＵ１は、制御ＩＤのパターンにおいて、１６ビット目が「０（ゼロ）」であるか、１６ビット目が「１」であるかを判断基準として、制御情報５ａと制御情報５ｂとを振り分ける。制御ＩＤを１６ビットのサイズで表現した場合、通信方式共通の制御情報５ａの制御ＩＤは、最小の制御ＩＤが０ｘ００００であり、最大の制御ＩＤが０ｘ７ＦＦＦである。また、通信方式固有の制御情報５ｂの制御ＩＤは、最小の制御ＩＤが０ｘ８０００であり、最大の制御ＩＤが０ｘＦＦＦＦである。【００２７】
図５は、制御情報の一例を説明する図である。制御ＩＤのパターンにおいて、通信方式共通と示す様に、通信方式共通の制御情報５ａの内容は、周波数情報設定、送信許可設定、送信出力設定を含む。周波数情報設定は、周波数の切り替えを行う制御に関する。送信許可設定は、送信の許可を行う制御に関する。送信出力設定は、送信出力のレベルの制御に関する。制御ＩＤのパターンにおいて、通信方式固有と示す様に、通信方式固有の制御情報５ｂは、モード設定を含む。リコンフィギュラブルモジュール２がＡＭ（振幅）変調を行う回路であれば、モード設定はＡＭ変調モード設定に対応する。リコンフィギュラブルモジュール２がＦＭ（周波数）変調を行う回路であれば、モード設定はＦＭ変調モード設定に対応する。【００２８】
図５には、スタティックモジュール３とリコンフィギュラブルモジュール２との接続インタフェースも記載されている。通信方式共通の制御情報５ａについては、制御ＩＤバスが接続インタフェースとされ、通信方式固有の制御情報５ｂについては、アドレスバス、データバス、イネーブル信号が接続インタフェースとされる。つまり、制御ＩＤのパターンに基づいて、通信方式共通の制御情報５ａの接続インタフェースは制御ＩＤバスとされ、通信方式固有の制御情報５ｂの接続インタフェースはアドレスバス、データバス、イネーブル信号とされている。スタティックモジュール３とリコンフィギュラブルモジュール２との接続インタフェースについては、後述する。【００２９】
図３に戻って、スタティックモジュール３の構成を説明する。スタティックモジュール３は、メモリ装置（ＲＡＭ１）３１と、メモリ装置（ＲＡＭ２）３２と、メモリ装置（ＲＡＭ１）３１の読み出し回路３３と、バス３４と、バス３５と、第１インタフェース３６と、第２インタフェース３７と、を具備する。ＣＰＵ１は、バス３４を介して、通信方式共通の制御情報５ａをメモリ装置３１の各アドレスに制御ＩＤごとのデータテーブルとして書き込む。メモリ装置３１の内部情報は図６に示される（図６については、後述する）。【００３０】
メモリ装置３１に書かれた制御ＩＤごとのデータテーブルは、読み出し回路３３によって読み出される。読み出し回路３３は、アドレスバスＡＢ１、データバスＤＢ１およびイネーブル信号線ＥＮ１を利用して、メモリ装置３１をアクセスし、メモリ装置３１に書かれた制御ＩＤごとのデータテーブルを読み出す。読み出し回路３３は、メモリ装置３１から読み出した制御ＩＤごとのデータテーブルを、制御ＩＤごとのデータへ変換する。【００３１】
第１インタフェース３６は、複数の制御ＩＤバス線Ｂ１〜Ｂｎを含む制御ＩＤバスとして構成される。複数の制御ＩＤバス線Ｂ１〜Ｂｎのおのおのは、制御ＩＤ（０ｘ００００〜０ｘ７ＸＸＸ）ごとに設けられている。つまり、複数の制御ＩＤバス線Ｂ１〜Ｂｎは、制御ＩＤ０ｘ００００（０ｘ００００ＩＤと示す）のために設けられた制御ＩＤバス線Ｂ１〜制御ＩＤ０ｘ７ＸＸＸ（０ｘ７ＸＸＸＩＤと示す）のために設けられた制御ＩＤバス線Ｂｎによって構成される。読み出し回路３３によって変換された制御ＩＤごとのデータのおのおのは、対応する制御ＩＤバス線Ｂ１（０ｘ００００ＩＤ）〜制御ＩＤバス線Ｂｎ（０ｘ７ＸＸＸＩＤ）へ供給される。第１インタフェース３６は、リコンフィギュラブルモジュール２に接続されることになる。したがって、第１インタフェース３６に読み出された制御情報５ａは、リコンフィギュラブルモジュール２へ供給されることになる。【００３２】
ＣＰＵ１は、バス３５を介して、通信方式固有の制御情報５ｂをメモリ装置３２に、総ＩＤ数、ＩＤ情報、データ（ＤＡＴＡ）の長さ（ＬＥＮＧＴＨ）、データ（ＤＡＴＡ）として書き込む。メモリ装置３２の内部情報は図７に示される（図７については、後述する。）メモリ装置３２は第２インタフェース３７に接続されている。【００３３】
第２インタフェース３７は、アドレスバスＡＢ２、データバスＤＢ２、イネーブル信号線ＥＮ２を含む。メモリ装置３２に書き込まれた制御情報５ｂは、第２インタフェース３７を利用して読み出すことができる。第２インタフェース３７は、リコンフィギュラブルモジュール２に接続されることになる。したがって、第２インタフェース３７に読み出された制御情報５ｂは、リコンフィギュラブルモジュール２へ供給されることになる。【００３４】
リコンフィギュラブルモジュール２は、第３インタフェース２１と、第４インタフェース２２と、読み出し回路２３と、通信方式回路２４と、内部バス２５と、を含む。第３インタフェース２１は、第１インタフェース３６に接続する為に設けられており、通信方式共通の制御情報５ａを取得するためのインタフェースとされる。第３インタフェース２１は、第１インタフェース３６と同様に、複数の制御ＩＤバス線Ｃ１〜Ｃｎを含む制御ＩＤバスとして構成される。複数の制御ＩＤバス線Ｃ１〜Ｃｎのおのおのは、制御ＩＤ（０ｘ００００〜０ｘ７ＸＸＸ）ごとに設けられている。複数の制御ＩＤバス線Ｃ１〜Ｃｎは、制御ＩＤ０ｘ００００（０ｘ００００ＩＤと示す）のために設けられた制御ＩＤバス線Ｃ１（０ｘ００００ＩＤ）〜制御ＩＤ０ｘ７ＸＸＸ（０ｘ７ＸＸＸＩＤと示す）のために設けられた制御ＩＤバス線（０ｘ７ＸＸＸＩＤ）によって構成される。第３インタフェース２１の制御ＩＤバス線Ｃ１（０ｘ００００ＩＤ）〜制御ＩＤバス線Ｃ１（０ｘ７ＸＸＸＩＤ）と第１インタフェース３６の制御ＩＤバス線Ｂ１（０ｘ００００ＩＤ）〜制御ＩＤバス線Ｂｎ（０ｘ７ＸＸＸＩＤ）とは、同一の制御ＩＤのために設けられた制御ＩＤバス線が互いに接続されることになる。したがって、第３インタフェース２１には、通信方式共通の制御情報５ａが供給される。【００３５】
第４インタフェース２２は、第２インタフェース３７に接続する為に設けられており、制御情報５ｂを取得するためのインタフェースとされる。第４インタフェース２２は、アドレスバスＡＢ３、データバスＤＢ３、イネーブル信号線ＥＮ３を含む。アドレスバスＡＢ３、データバスＤＢ３、イネーブル信号線ＥＮ３は、第２インタフェース３７のアドレスバスＡＢ２、データバスＤＢ２、イネーブル信号線ＥＮ２に、それぞれ接続されることになる。【００３６】
読み出し回路２３は、メモリ装置３２に格納された通信方式固有の制御情報５ｂを読み出すために設けられる。読み出し回路２３は、アドレスバスＡＢ１、ＡＢ２、データバスＤＢ１、ＤＢ２、イネーブル信号線ＥＮ１、ＥＮ２を利用して、メモリ装置３２をアクセスする。読み出し回路２３は、メモリ装置３２の制御情報５ｂが格納された先頭アドレスを読み出し、総ＩＤ数を確認し、総ＩＤ数分のデータ（ＤＡＴＡ）を読み出し、内部バス２５の形式に変換して、通信方式回路２４に供給する。【００３７】
内部バス２５は、複数の制御ＩＤバス線Ｄ１〜Ｄｍを含む制御ＩＤバスとして構成される。複数の制御ＩＤバス線Ｄ１〜Ｄｍのおのおのは、制御ＩＤ（０ｘ８０００〜０ｘ８ＸＸＸ）ごとに設けられている。つまり、複数の制御ＩＤバス線Ｄ１〜Ｄｍは、制御ＩＤ０ｘ８０００（０ｘ８０００ＩＤと示す）のために設けられた制御ＩＤバス線Ｄ１〜制御ＩＤ０ｘ８ＸＸＸ（０ｘ８ＸＸＸＩＤと示す）のために設けられた制御ＩＤバス線Ｄｍによって構成される。読み出し回路２３は、メモリ装置３１から制御情報５ｂを、制御ＩＤごとのデータへ変換し、対応する制御ＩＤバス線Ｄ１（０ｘ８０００ＩＤ）〜制御ＩＤバス線Ｄｍ（０ｘ８ＸＸＸＩＤ）へ供給する。【００３８】
通信方式回路２４は、取得された通信方式共通の制御情報５ａと通信方式固有の制御情報５ｂとに基づいて、周波数情報設定、送信許可設定、送信出力設定、及び、モード設定が行われ、所望の通信方式に対応するように設定される。【００３９】
リコンフィギュラブルモジュール２において、通信方式共通の制御情報５ａの取得で使用する第３インタフェース２１（複数の制御ＩＤバス線Ｃ１〜Ｃｎ）はどの通信方式においても同じである為、増減はなく、通信方式が変更されても、第３インタフェース２１の変更は不要である。また、通信方式固有の制御情報５ｂは通信方式毎に異なるが、通信方式が変更されても、メモリ装置３２に格納する制御情報５ｂの内部情報、及び、リコンフィギュラブルモジュール２の内部バス２５（複数の制御ＩＤバス線Ｄ１〜Ｄｍ）の制御ＩＤバス線の数が変更されるのみで、スタティックモジュール３とのインタフェースである第４インタフェース２２の変更は不要である。【００４０】
次に、メモリ装置３１に格納された通信方式共通の制御情報５ａの内部情報のデータ構成を説明する。図６は、メモリ装置に格納された通信方式共通の制御情報のデータ構成を示す図である。図６では、縦方向にアドレスが示され、横方向にビット（ＢＩＴ）数が示される。この例では、ビット（ＢＩＴ）数は、０〜７の８ビットである。【００４１】
データ構成１１は、各制御ＩＤに割り振られたアドレス１２と、各制御ＩＤの制御情報を示すデータ（ＤＡＴＡ）を書き込む領域１３と、を含む。例えば、制御ＩＤ０ｘ００００のデータ（ＤＡＴＡ）は、３２ビットであり、アドレス０ｘ００００〜０ｘ０００３に書き込まれる。制御ＩＤ０ｘ０００１のデータ（ＤＡＴＡ）は、１６ビットであり、アドレス０ｘ０００４〜０ｘ０００５に書き込まれる。制御ＩＤ０ｘ０００２〜制御ＩＤ０ｘＸＸＸＸの各データ（ＤＡＴＡ）についても、対応するアドレスに書き込まれる。たとえば、制御ＩＤ０ｘ００００のデータ（ＤＡＴＡ）が更新されると、アドレス０ｘ００００〜０ｘ０００３に更新データが書き込まれ、制御ＩＤ０ｘ０００１のデータ（ＤＡＴＡ）が更新されると、アドレス０ｘ０００４〜０ｘ０００５に更新データが書き込まれる。【００４２】
次に、メモリ装置３２に格納された通信方式固有の制御情報５ｂのデータ構成を説明する。図７は、メモリ装置に格納された通信方式固有の制御情報のデータ構成を示す図である。図７では、縦方向にアドレスが示され、横方向にビット（ＢＩＴ）数が示される。この例では、ビット（ＢＩＴ）数は、０〜７の８ビットである。【００４３】
データ構成１４は、アドレス１５の先頭に総ＩＤ数を書き込む領域１６があり、その次に、制御ＩＤの番号（ＩＤ  Ｎｏ）を書き込む領域１７、データ（ＤＡＴＡ）のテータ長（ＬＥＮＧＴＨ）を書き込む領域１８、制御ＩＤの制御情報を示すデータ（ＤＡＴＡ）を書き込む領域１９とで構成されている。この例では、領域１６は、アドレス０ｘ００００〜０ｘ０００３に割り当てられる。領域１７は、制御ＩＤの番号が１６ビットの場合、アドレス０ｘ０００４〜０ｘ０００５に割り当てられる。領域１８は、テータ長（ＬＥＮＧＴＨ）を１６ビットで表現する場合、アドレス０ｘ０００６〜０ｘ０００７に割り当てられる。領域１９は、データ（ＤＡＴＡ）が４８ビットの場合、アドレス０ｘ０００８〜０ｘ０００Ｄに割り当てられる。領域１６に書き込まれた総ＩＤ数の値分、ＩＤ番号（ＩＤ
Ｎｏ）、テータ長（ＬＥＮＧＴＨ）、データ（ＤＡＴＡ）の組は、領域１６に書き込まれた総ＩＤ数の値分、書き込まれる。例えば、ＣＰＵ１から制御情報が３つ伝送されれば、総ＩＤ数を書き込む領域１６に、総ＩＤ数として３が書き込まれ、その後、ＩＤ番号（ＩＤ  Ｎｏ）、テータ長（ＬＥＮＧＴＨ）、データ（ＤＡＴＡ）の組が、３つ書き込まれる。【００４４】
次に、通信方式を新規に開発した場合のリコンフィギュラブルモジュールの構成を説明する。図８は、通信方式を新規に開発した場合のリコンフィギュラブルモジュールの構成を説明する図である。図８において、リコンフィギュラブルモジュール２は開発済みの通信方式回路２４を含み、新規開発したリコンフィギュラブルモジュール２Ａは新規開発した通信方式回路２４Ａを含む。また、図８のソフトウェア無線機１００Ａが図３のソフトウェア無線機１００と異なる点は、図８のソフトウェア無線機１００Ａにおいて、半導体装置１０に、リコンフィギュラブルモジュール（ＲＭ）２Ａが追加されている点である。リコンフィギュラブルモジュール２Ａは、第１インタフェース３６および第２インタフェース３７に接続されている。図８のソフトウェア無線機１００Ａの他の構成及び動作は、図３のソフトウェア無線機１００の構成及び動作と同じであるので、説明は省略する。【００４５】
リコンフィギュラブルモジュール２Ａにおいて、新規開発した通信方式回路２４Ａの構成は開発済みの通信方式回路２４と異なるが、リコンフィギュラブルモジュール２Ａの他の構成は、内部バス２５Ａを構成する複数の制御ＩＤバス線の本数が変更されていることを除き、リコンフィギュラブルモジュール２と同じとされている。つまり、第３インタフェース２１と第４インタフェース２２と読み出し回路２３と内部バス２５の基本的構成は、リコンフィギュラブルモジュール２Ａとリコンフィギュラブルモジュール２とで同じ構成にされている。内部バス２５Ａは、前述の様に、リコンフィギュラブルモジュール２の内部バス２５と比較して、複数の制御ＩＤバス線の本数が変更されている。内部バス２５Ａは、複数の制御ＩＤバス線Ｄ１〜Ｄｏを含む制御ＩＤバスとして構成される。複数の制御ＩＤバス線Ｄ１〜Ｄｏのおのおのは、制御ＩＤ（０ｘ８０００〜０ｘ９ＸＸＸ）ごとに設けられている。【００４６】
リコンフィギュラブルモジュール２Ａの第３インタフェース２１は、リコンフィギュラブルモジュール２の第３インタフェース２１と同様に、スタティックモジュール３の第１インタフェース３６に接続される。また、リコンフィギュラブルモジュール２Ａの第４インタフェース２２は、リコンフィギュラブルモジュール２の第４インタフェース２２と同様に、スタティックモジュール３の第２インタフェース３７に接続される。【００４７】
したがって、ソフトウェア無線機１００Ａの第１インタフェース３６および第２インタフェース３７の構成を変更することなく、開発済みのリコンフィギュラブルモジュール２による通信方式と、新規開発したリコンフィギュラブルモジュール２Ａは新規な通信方式とをソフトウェア無線機１００Ａにおいて利用することができる。【００４８】
今後、複数のリコンフィギャラブルモジュールを新規に開発した場合、複数の新規開発したリコンフィギャラブルモジュールのおのおのに、第３インタフェース２１および第４インタフェース２２を採用する。これにより、ソフトウェア無線機（１００、１００Ａ）の第１インタフェース３６および第２インタフェース３７の構成を変更することなく、ソフトウェア無線機（１００、１００Ａ）に新規開発した複数のリコンフィギャラブルモジュール（ＲＭ）を追加することができる。これにより、ソフトウェア無線機で、新規な複数の通信方式を使用することが可能となる。【００４９】
次に、開発済みのリコンフィギュラブルモジュール２を、新規開発ないし次期開発のソフトウェア無線機に使用する際の構成を説明する。図９は、開発済みのリコンフィギュラブルモジュール２を新規開発のソフトウェア無線機に使用する際の構成を説明する図である。図９において、リコンフィギュラブルモジュール２は開発済みの通信方式回路２４を含み、ソフトウェア無線機１００Ｂは新規開発ないし次期開発のソフトウェア無線機とする。ソフトウェア無線機１００Ｂのリコンフィギュラブルモジュール（ＲＭ）２Ｂの部分に、リコンフィギュラブルモジュール２が採用される。ソフトウェア無線機１００ＢのＣＰＵ１およびスタティックモジュール３の構成及び動作は、図３のソフトウェア無線機１００のＣＰＵ１およびスタティックモジュール３の構成と同じであるので、説明は省略する。【００５０】
図９に示す様に、ソフトウェア無線機１００Ｂのスタティックモジュール３は、図３のソフトウェア無線機１００のスタティックモジュール３と同様に、第１インタフェース３６と、第２インタフェース３７と、を有するように構成する。一方、リコンフィギュラブルモジュール２は、図３で説明されたように、第１インタフェース３６に接続する為に設けられた第３インタフェース２１と、第２インタフェース３７に接続する為に設けられた第４インタフェース２２と、を有する。これにより、開発済みのリコンフィギュラブルモジュール２を、新規開発ないし次期開発のソフトウェア無線機１００Ｂに使用することが可能となる。これにより、新規開発ないし次期開発のソフトウェア無線機１００Ｂにおいて、開発済みのリコンフィギュラブルモジュール２による通信方式を利用することが可能となる。【００５１】
実施例によれば、以下の効果を得ることができる。【００５２】
１）ＣＰＵ１とリコンフィギュラブルモジュール２とスタティックモジュール３とのインタフェースをパターン化することにより、インタフェースの共通化ができるので、各ハードウェアモジュールの設計が簡素化され、設計効率を向上することができる。【００５３】
２）スタティックモジュール３とリコンフィギュラブルモジュール２との間において、通信方式共通で使用する制御情報（５ａ）を受け渡しするためインタフェース（３６、２１）は所定のバス形式（複数の制御ＩＤバス線）で接続する。通信方式共通で使用する制御情報（５ａ）を受け渡しする為のインタフェース（３６、２１）は、どの通信方式においても同じである為、増減はなく、通信方式が変更されても、インタフェース（３６、２１）の変更は不要である。【００５４】
また、スタティックモジュール（３）とリコンフィギュラブルモジュール（２）との間において、通信方式固有の制御情報（５ｂ）を受け渡しする為のインタフェース（３７、２２）は所定のバス形式（アドレス、データ、イネーブル）とする。通信方式固有の制御情報（５ｂ）の変更が必要とされる場合、メモリ装置（３２）の内部の値のみが書き変わるだけである為、アドレス、データ、イネーブルの構成は変更する必要はない。したがって、スタティックモジュール（３）とリコンフィギュラブルモジュール（２）との間のインタフェースを共通化できる。【００５５】
３）ソフトウェア無線機１００Ａの第１インタフェース３６および第２インタフェース３７の構成を変更することなく、開発済みのリコンフィギュラブルモジュール２による通信方式と、新規開発したリコンフィギュラブルモジュール２Ａは新規な通信方式とをソフトウェア無線機１００Ａにおいて利用することができる。【００５６】
４）開発済みのリコンフィギュラブルモジュール２を、新規開発ないし次期開発のソフトウェア無線機１００Ｂに使用することが可能となる。これにより、新規開発ないし次期開発のソフトウェア無線機１００Ｂにおいて、開発済みのリコンフィギュラブルモジュール２による通信方式を利用することが可能となる。【００５７】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５８】
本発明の実施の形態によれば、ＣＰＵとリコンフィグラブルモジュールとのハードウェアリソースのインタフェースが共通化されたソフトウェア無線機に利用可能である。この出願は、２０１９年３月１５日に出願された日本出願特願２０１９−０４９１５１を基礎として優先権の利益を主張するものであり、その開示の全てを引用によってここに取り込む。
【符号の説明】
【００５９】
１：ＣＰＵ
２：リコンフィギュラブルモジュール
２１：第３インタフェース
２２：第４インタフェース
２３：読み出し回路
１０：半導体装置
３：スタティックモジュール
３１、３２：メモリ装置
３３：読み出し回路
３６：第１インタフェース、
３７：第２インタフェース
１００、１００Ａ、１００Ｂ：ソフトウェア無線機
【図１】
2020189064.tif 000003
【図２】
2020189064.tif 000004
【図３】
2020189064.tif 000005
【図４】
2020189064.tif 000006
【図５】
2020189064.tif 000007
【図６】
2020189064.tif 000008
【図７】
2020189064.tif 000009
【図８】
2020189064.tif 000010
【図９】
2020189064.tif 000011
【国際調査報告】
2020189064.tif 000012
2020189064.tif 000013
2020189064.tif 000014
2020189064.tif 000015