(57)【要約】  低コストまたは高密度に実装された多出力ＤＣ−ＤＣコンバータを実現可能な技術を提供することを目的とする。ＤＣ−ＤＣコンバータは、トランス４と、第１回路１１と、少なくとも１つの第２回路２１とを備える。第２回路２１は、第２回路２１に対応する二次巻線４２から取り出された電力に基づいて、当該二次巻線４２における電力の蓄積、及び、取り出しを選択的に行う個別制御装置２２を備え、二次巻線４２の交流電圧を直流電圧に変換する。
2020129767.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線と、少なくとも１つの二次巻線と、三次巻線とを有するトランスと、
前記一次巻線及び前記三次巻線に接続された第１回路と、
前記少なくとも１つの二次巻線に接続された少なくとも１つの第２回路と
を備え、
前記第１回路は、
予め定められた直流電圧を交流電圧に変換し、当該交流電圧を前記一次巻線に供給する第１スイッチング素子と、
前記三次巻線の電力に基づいて、前記第１スイッチング素子の通流比を制御する主制御装置と
を備え、
前記第２回路は、
前記第２回路に対応する前記二次巻線から取り出された電力に基づいて、当該二次巻線における電力の蓄積、及び、取り出しを選択的に行う個別制御装置を備え、
前記第２回路は、
前記第２回路に対応する前記二次巻線の交流電圧を、直流電圧に変換する、ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記個別制御装置は、
前記個別制御装置に対応する前記二次巻線の一端に一端が接続された第２スイッチング素子と、
前記第２スイッチング素子の他端に接続されたダイオードと
を備え、
前記個別制御装置は、
前記ダイオードの順方向に電流が流れているときに、前記個別制御装置に対応する前記二次巻線から取り出された電力に基づいて、前記第２スイッチング素子をオン状態からオフ状態に、またはオフ状態からオン状態に切り替える、ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または請求項２に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの二次巻線に接続された第３回路をさらに備え、
前記第３回路に対応する前記二次巻線の交流電圧に応じた信号を前記第１回路に伝送するフォトカプラが、前記第１回路と前記第３回路との間に設けられ、
前記第１回路の前記主制御装置は、
前記三次巻線の電力と、前記フォトカプラからの信号とに基づいて、前記第１スイッチング素子の通流比を制御する、ＤＣ−ＤＣコンバータ。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの二次巻線に接続された少なくとも１つの第４回路をさらに備え、
前記第４回路は、
前記第４回路に対応する前記二次巻線と個別に設けられ、当該二次巻線から取り出された電力を蓄積するインダクタと、
前記インダクタから取り出された電力に基づいて、前記インダクタにおける電力の蓄積、及び、取り出しを選択的に行うＤＣ−ＤＣコンバータＩＣと
を備え、
前記第４回路は、
前記インダクタの交流電圧を、直流電圧に変換する、ＤＣ−ＤＣコンバータ。
【請求項５】
請求項１に記載のＤＣ−ＤＣコンバータであって、
１つの前記個別制御装置は、２つの出力を有し、前記２つの出力を制御する、ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特に異なる複数の出力電圧を出力可能な多出力ＤＣ−ＤＣコンバータに適用可能なＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、直流電圧を昇降圧して出力する機能を有する。このようなＤＣ−ＤＣコンバータの中には、異なる複数の出力電圧を出力するために、複数の出力回路を有する多出力ＤＣ−ＤＣコンバータがある。トランスを用いてＤＣ−ＤＣコンバータを多出力化する多出力ＤＣ−ＤＣコンバータでは、トランスの複数の２次側巻線と複数の２次側整流回路とによって複数の出力回路が構成される。【０００３】
従来の多出力ＤＣ−ＤＣコンバータでは、複数の出力回路のうちの１つの出力回路について出力電圧を検出し、その出力電圧が目標値となるように、トランスの１次側のスイッチング素子の通流比を制御することによって、上記１つの出力回路の出力電圧を制御している。一方、他の出力回路の出力電圧、すなわち直接制御されていない出力電圧は、直接制御されている出力電圧に対するトランスの巻き数比を用いて概算される。また、特許文献１においても、多出力ＤＣ−ＤＣコンバータの技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１５４５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
多出力ＤＣ−ＤＣコンバータにおいて直接制御されていない出力電圧は、各出力回路の負荷及び入力電圧などによって変動するため、精度良く出力電圧を調整することが困難であった。これに対して、特許文献１の技術では、各出力回路の調整をある程度行うことが可能となっている。【０００６】
しかしながら、特許文献１の技術では、トランスと個別に設けられた２次側のインダクタに蓄積したエネルギーを、２次側スイッチング素子を用いて必要な分だけ取り出すように構成されている。このような構成では、トランスに加えて、比較的大きな面積を有するインダクタなどの磁性部品を、出力数分だけコンバータに実装する必要がある。このため、低コストまたは高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することが困難であった。【０００７】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、低コストまたは高密度に実装された多出力ＤＣ−ＤＣコンバータを実現可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＤＣ−ＤＣコンバータは、一次巻線と、少なくとも１つの二次巻線と、三次巻線とを有するトランスと、前記一次巻線及び前記三次巻線に接続された第１回路と、前記少なくとも１つの二次巻線に接続された少なくとも１つの第２回路とを備え、前記第１回路は、予め定められた直流電圧を交流電圧に変換し、当該交流電圧を前記一次巻線に供給する第１スイッチング素子と、前記三次巻線の電力に基づいて、前記第１スイッチング素子の通流比を制御する主制御装置とを備え、前記第２回路は、前記第２回路に対応する前記二次巻線から取り出された電力に基づいて、当該二次巻線における電力の蓄積、及び、取り出しを選択的に行う個別制御装置を備え、前記第２回路は、前記第２回路に対応する前記二次巻線の交流電圧を、直流電圧に変換する。
【発明の効果】
【０００９】
本発明によれば、第２回路の個別制御装置は、第２回路に対応する二次巻線から取り出された電力に基づいて、当該二次巻線における電力の蓄積、及び、取り出しを選択的に行う。このような構成によれば、低コストまたは高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することができる。【００１０】
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】実施の形態１に係る個別制御装置の構成の一例を示すブロック図である。
【図３】実施の形態１に係る個別制御装置の構成の一例を示す回路図である。
【図４】第１関連ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図５】実施の形態２に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
【図６】第２関連ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図７】第３関連ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図８】変形例１に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
【図９】変形例２に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
【図１０】変形例２に係る個別制御装置の構成の一例を示すブロック図である。
【図１１】実施の形態３に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
【図１２】実施の形態３に係る個別制御装置の構成の一例を示すブロック図である。
【図１３】実施の形態３に係る個別制御装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るＤＣ−ＤＣコンバータの構成を示す回路図である。図１のＤＣ−ＤＣコンバータは、トランス４と、第１回路１１と、少なくとも１つの第２回路２１とを備える。以下、本実施の形態１に係る少なくとも１つの第２回路２１は、出力回路として機能する第２回路２１ａ，２１ｂであり、ＤＣ−ＤＣコンバータは、異なる複数の出力電圧を出力可能な第２回路２１ａ，２１ｂを有する多出力ＤＣ−ＤＣコンバータであるものとして説明する。
【００１３】
トランス４は、一次巻線４１と、二次側の励磁インダクタンスを有する少なくとも１つの二次巻線４２と、三次巻線であるバイアス巻線４３とを有する。本実施の形態１では、少なくとも１つの二次巻線４２は、二次巻線４２ａ，４２ｂであるが、二次巻線４２の数はこれに限ったものではない。
【００１４】
第１回路１１は、直流電源１９、一次巻線４１及びバイアス巻線４３に接続されている。図１の第１回路１１は、第１スイッチング素子であるスイッチング素子１２と、整流回路１３と、電流検出抵抗１４と、主制御装置１５とを備える。
【００１５】
スイッチング素子１２は、直流電源１９から入力される予め定められた直流電圧を、主制御装置１５の制御によって交流電圧に変換し、当該交流電圧（電力）を一次巻線４１に供給する。スイッチング素子１２には、例えば半導体スイッチング素子が適用される。
【００１６】
整流回路１３は、バイアス巻線４３から取り出した電力の交流電圧を直流電圧に変換して主制御装置１５の端子Ｖｃｃ，ＦＢ，ＧＮＤに供給する。電流検出抵抗１４の両端電圧は、一次巻線４１の電流が上昇すると上昇する。この両端電圧は、端子ＣＬＭ，ＧＮＤを介して主制御装置１５によって検出される。
【００１７】
主制御装置１５は、バイアス巻線４３の電力に基づいて、スイッチング素子１２の通流比、つまりパルス駆動信号の導通時間の割合を制御する。ここでいうバイアス巻線４３の電力は、例えば、整流回路１３を介して入力される電圧のことである。
【００１８】
次に第２回路２１について説明する。各第２回路２１は、二次巻線４２に接続され、かつ、第２回路２１を個別に制御する個別制御装置２２と、コンデンサ２３と、一組の出力端子２４とを備える。図１の例では、第２回路２１ａは、二次巻線４２ａに接続され、かつ、第２回路２１ａを個別に制御する個別制御装置２２ａと、コンデンサ２３ａと、一組の出力端子２４ａとを備える。同様に、第２回路２１ｂは、二次巻線４２ｂに接続され、かつ、第２回路２１ｂを個別に制御する個別制御装置２２ｂと、コンデンサ２３ｂと、一組の出力端子２４ｂとを備える。
【００１９】
個別制御装置２２ａは、第２回路２１ａに対応する二次巻線４２ａから電力（エネルギー）を取り出す。そして、個別制御装置２２ａは、取り出された電力に基づいて、二次巻線４２ａにおける電力の蓄積、及び、取り出し（消費）を選択的に行う。このように個別制御装置２２ａがフィードバックを行うことにより、後述するように、出力端子２４ａから出力される電圧が、第２回路２１ａに予め設定された目標値に近づけられることになる。
【００２０】
同様に、個別制御装置２２ｂは、第２回路２１ｂに対応する二次巻線４２ｂから電力を取り出し、取り出された電力に基づいて、二次巻線４２ｂにおける電力の蓄積、及び、取り出しを選択的に行う。
【００２１】
図２は、本実施の形態１に係る個別制御装置２２（個別制御装置２２ａ，２２ｂ）の構成の一例を示すブロック図である。個別制御装置２２は、電力供給用整流回路５１と、差動増幅回路５２と、誤差信号検出回路５３と、ゲート駆動回路５４と、第２スイッチング素子であるスイッチング素子５５と、ダイオード５６とを備える。
【００２２】
図２の端子ｐｉｎ１〜ｐｉｎ５は、図１の端子ｐｉｎ１〜ｐｉｎ５に対応している。図１に示すように、一方の出力端子２４と、端子ｐｉｎ１と、端子ｐｉｎ２とは、一組の配線の一方によって接続され、他方の出力端子２４と、端子ｐｉｎ３と、端子ｐｉｎ４とは、一組の配線の他方によって接続されている。端子ｐｉｎ５の電位は、基準電位であり、図２に示すように、端子ｐｉｎ５は、電力供給用整流回路５１、差動増幅回路５２、誤差信号検出回路５３、及び、ゲート駆動回路５４に接続されている。
【００２３】
電力供給用整流回路５１は、二次巻線４２から端子ｐｉｎ１に入力された電力を、差動増幅回路５２、誤差信号検出回路５３、及び、ゲート駆動回路５４の動作に必要な電力に変換し、変換された電力をそれらに供給する。図１の個別制御装置２２とコンデンサ２３との間の一組の配線の電圧（差動出力）は、端子ｐｉｎ２，ｐｉｎ３を介して差動増幅回路５２に入力される。差動増幅回路５２は、当該一組の配線の電圧同士の差を増幅する。ここでいう一組の配線の電圧は、個別制御装置２２によって二次巻線４２から取り出された電力に対応する。
【００２４】
誤差信号検出回路５３は、差動増幅回路５２で増幅された電圧と、予め定められた電圧（バンドギャップリファレンス）との比較に基づいて誤差信号を生成する。ゲート駆動回路５４は、誤差信号検出回路５３で生成された誤差信号に基づいて、増幅された電圧とバンドギャップリファレンスとの間の差を低減するための信号をスイッチング素子５５のゲート端子に出力する。当該信号がスイッチング素子５５のゲート端子に入力されることにより、スイッチング素子５５のオン状態及びオフ状態、つまりスイッチング素子５５の通流比が制御される。
【００２５】
スイッチング素子５５の一端であるソース端子は、端子ｐｉｎ５を介して図１の二次巻線の一端に接続されている。スイッチング素子５５の他端であるドレイン端子は、ダイオード５６のカソードに接続され、ダイオード５６のアノードは、端子ｐｉｎ４に接続されている。なお、図２の例では、スイッチング素子５５は、還流ダイオードが付加されたＮ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。スイッチング素子５５は、これに限ったものではなく、Ｐ型ＭＯＳＦＥＴや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子であってもよい。
【００２６】
以上のように構成された個別制御装置２２は、ダイオード５６の順方向に電流が流れているときに、二次巻線４２から取り出された電力に基づいて、スイッチング素子５５をオン状態からオフ状態に切り替えること、及び、スイッチング素子５５をオフ状態からオン状態に切り替えることを選択的に行う。個別制御装置２２は、このような切り替え、つまりスイッチング素子５５の通流比を制御することによって、二次巻線４２における電力の蓄積、及び、取り出しを選択的に行う。
【００２７】
図１の第２回路２１は、個別制御装置２２におけるスイッチング素子５５の通流比の制御、及び、コンデンサ２３などによって、第２回路２１に対応する二次巻線４２の交流電圧を直流電圧に変換し、当該直流電圧を一組の出力端子２４から出力する。以上により、個別制御装置２２が、二次巻線４２から取り出された電力にフィードバックを行うため、第２回路２１は、第２回路２１の目標値に近づけられた直流電圧を、一組の出力端子２４から出力することができる。
【００２８】
図３は、本実施の形態１に係る個別制御装置２２（個別制御装置２２ａ，２２ｂ）の構成の一例を示す回路図である。図３のダイオード５１ａ、抵抗５１ｂ、定電圧ダイオード５１ｃ、及び、コンデンサ５１ｄは、図２の電力供給用整流回路５１に含まれる。図３の抵抗５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅ，５２ｆ，５２ｈ、及び、オペアンプ５２ｉは、図２の差動増幅回路５２に含まれる。
【００２９】
図３のコンデンサ５３ａ、抵抗５３ｂ，５３ｃ、電源５３ｄ、及び、オペアンプ５３ｅは、図２の誤差信号検出回路５３に含まれる。図３の抵抗５４ａ、及び、スイッチング素子５４ｂ，５４ｃは、ゲート駆動回路５４に含まれる。
【００３０】
なお、個別制御装置２２の構成は、以上に説明した構成に限ったものではない。例えば、個別制御装置２２は、スイッチング素子５５及びダイオード５６を、これらと同様の機能を有する別の回路に置き換えてもよい。また、個別制御装置２２のピン数を増やして、個別制御装置２２を構成する回路素子を外付けすることによって、個別制御装置２２内の回路素子の数を減らしてもよい。また、図１においてはスイッチング素子５５を二次巻線４２の巻き始め側（図中点を付してある側）に接続したが、巻き終わり側に接続してもよい。この場合、スイッチング素子は、例えばＰ型ＭＯＳＦＥＴを用いてもよい。
【００３１】
図４は、本実施の形態１に係るＤＣ−ＤＣコンバータに関連するＤＣ−ＤＣコンバータ（以下「第１関連ＤＣ−ＤＣコンバータ」と記す）の構成を示す回路図である。以下、第１関連ＤＣ−ＤＣコンバータの構成要素のうち、本実施の形態１に係るＤＣ−ＤＣコンバータの構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。ここでは、第４回路６１について説明し、第３回路については後述する。
【００３２】
第１関連ＤＣ−ＤＣコンバータは、少なくとも１つの第２回路２１の代わりに、少なくとも１つの第４回路６１を備える。図４の少なくとも１つの第４回路６１は、出力回路として機能する第４回路６１ａ，６１ｂである。
【００３３】
第４回路６１ａは、二次巻線４２ａに接続され、かつ、整流回路６２ａと、ＤＣ−ＤＣコンバータＩＣ（Integrated Circuit）６３ａと、二次側のインダクタ６４ａと、分圧抵抗６５ａ，６６ａと、コンデンサ６７ａと、一組の出力端子６８ａとを備える。同様に、第４回路６１ｂは、二次巻線４２ｂに接続され、かつ、整流回路６２ｂと、ＤＣ−ＤＣコンバータＩＣ６３ｂと、二次側のインダクタ６４ｂと、分圧抵抗６５ｂ，６６ｂと、コンデンサ６７ｂと、一組の出力端子６８ｂとを備える。以下、第４回路６１ａの構成要素について説明するが、第４回路６１ｂの構成要素も以下の説明と同様である。
【００３４】
二次側のインダクタ６４ａは、第４回路６１ａに対応する二次巻線４２ａと個別に設けられている。二次巻線４２ａの電圧は、ＤＣ−ＤＣコンバータＩＣ６３ａを介して二次側のインダクタ６４ａに出力され、二次側のインダクタ６４ａは、二次巻線４２ａから取り出された電力を蓄積する。ＤＣ−ＤＣコンバータＩＣ６３ａは、二次側のインダクタ６４ａから取り出された当該電力に基づいて、二次側のインダクタ６４ａにおける電力の蓄積、及び、取り出し（消費）を選択的に行う。つまり、ＤＣ−ＤＣコンバータＩＣ６３ａは、二次側のインダクタ６４ａから取り出された電力に基づいて、ＤＣ−ＤＣコンバータＩＣ６３ａ内部に設けられた図示しないスイッチング素子の通流比を制御する。
【００３５】
第４回路６１ａは、ＤＣ−ＤＣコンバータＩＣ６３ａにおけるスイッチング素子の通流比の制御、及び、コンデンサ６７ａなどによって、二次側のインダクタ６４ａの交流電圧を直流電圧に変換し、当該直流電圧を一組の出力端子６８ａから出力する。以上により、ＤＣ−ＤＣコンバータＩＣ６３ａが、二次側のインダクタ６４ａから取り出された電力に対してフィードバックを行うため、第４回路６１ａは、第４回路６１ａの目標値に近づけられた直流電圧を、一組の出力端子６８ａから出力することができる。
【００３６】
さて、図４の第１関連ＤＣ−ＤＣコンバータにおいて、複数の出力回路である複数の第４回路６１のそれぞれの出力電圧をそれぞれ異なる目標値に近づけるためには、一般に、上述のようなＤＣ−ＤＣコンバータＩＣ及び２次側のインダクタが各出力回路に必要である。このため、第１関連ＤＣ−ＤＣコンバータでは、その分だけ部品点数が増加してしまう。特に、２次側のインダクタには、エネルギーの蓄積及び消費を担えるようにサイズが大きい磁性部品が用いられるため、それらを出力数分だけ用意して実装しなければならないということが設計上の制約となる。この結果、低コストで高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することが困難であり、出力数が多い場合（例えば、出力数が１０以上の場合）には、特に上記の問題が顕在化していた。
【００３７】
一方、本実施の形態１に係る図１のＤＣ−ＤＣコンバータでは、２次側の励磁インダクタンスを有する二次巻線４２に蓄積したエネルギーを、個別制御装置２２によって必要な分だけ取り出す。このような構成によれば、多出力ＤＣ−ＤＣコンバータの各出力回路においてレギュレーション特性の良い高精度な出力電圧が得られる。また、磁性部品を１つのトランス４に集約することができるため、低コストで高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することができる。
【００３８】
なお上述したように本実施の形態１では、出力端子２４ｂの出力電圧が、予め設定された目標値に近づくように、個別制御装置２２は、ダイオード５６の通流時に、差動出力とバンドギャップリファレンスとの比較に基づいて、スイッチング素子５５をオン状態からオフ状態に、またはオフ状態からオン状態に、切り替えるタイミングを制御する。
【００３９】
ここで、出力負荷に対して、二次巻線４２に蓄積したエネルギーが過剰である場合、第２回路２１の出力電圧が上昇しようとするため、個別制御装置２２の制御だけでは、第２回路２１の出力電圧を目標値に近づけることが困難な場合がある。そこで、主制御装置１５が、出力電圧の上昇に伴うバイアス巻線４３の電圧の上昇を検出した場合に、スイッチング素子１２の通流比を減少させ、一次巻線４１に供給される電力を減少させる。または、主制御装置１５が、出力電圧の上昇に伴う電流検出抵抗１４の両端電圧の上昇を検出した場合に、スイッチング素子１２の通流比を減少させ、一次巻線４１に供給される電力を減少させる。以上によって、二次巻線４２に蓄積されているエネルギーの過剰分を減少させることができる。
【００４０】
一方、出力負荷に対して、二次巻線４２に蓄積したエネルギーが不足である場合、第２回路２１の出力電圧が低下しようとするため、個別制御装置２２の制御だけでは、第２回路２１の出力電圧を目標値に近づけることが困難な場合がある。そこで、主制御装置１５が、当該出力電圧の低下に伴うバイアス巻線４３の電圧の低下、または、電流検出抵抗１４の両端電圧の低下を検出した場合に、スイッチング素子１２の通流比を増大させ、一次巻線４１に供給される電力を増大させる。これによって、二次巻線４２に蓄積されているエネルギーの不足分を補うことができる。
【００４１】
＜実施の形態２＞
図５は、本発明の実施の形態２に係るＤＣ−ＤＣコンバータの構成を示す回路図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００４２】
図５のＤＣ−ＤＣコンバータは、図１のＤＣ−ＤＣコンバータの構成に、出力回路である第３回路７１と、フィードバック回路７６とを追加し、図１のＤＣ−ＤＣコンバータの構成から第１回路１１の電流検出抵抗１４を削除した構成と同様である。
【００４３】
以下で説明するように、フィードバック回路７６を備える本実施の形態２に係るＤＣ−ＤＣコンバータは、フィードバック回路７６を備えない実施の形態１に係るＤＣ−ＤＣコンバータよりも出力電圧の精度を高めることができる。
【００４４】
第３回路７１は、二次巻線４２ｃに接続され、かつ、ダイオード７２と、コンデンサ７３と、一組の出力端子７４とを備える。第３回路７１は、ダイオード７２及びコンデンサ７３などによって、第３回路７１に対応する二次巻線４２ｃの交流電圧を直流電圧に変換し、当該直流電圧を一組の出力端子７４から出力する。
【００４５】
フィードバック回路７６は、第３回路７１の一組の出力端子７４からの出力を安定化させる回路である。フィードバック回路７６は、第３回路７１と第１回路１１との間に設けられ、第３回路７１及び第１回路１１に接続されている。
【００４６】
図５のフィードバック回路７６は、分圧抵抗７６ａ，７６ｂと、シャントレギュレータ７６ｃと、フォトカプラ７６ｄと、抵抗７６ｅ，７６ｆ，７６ｇと、コンデンサ７６ｈとを備える。
【００４７】
分圧抵抗７６ａ，７６ｂは、一組の出力端子７４の出力電圧を分圧する。シャントレギュレータ７６ｃは、検出信号、つまり分圧抵抗７６ａ，７６ｂの間の接続点において得られる当該出力電圧の分圧を、内部の基準電源と比較し、その比較結果を増幅するコンパレータとして機能する。
【００４８】
フォトカプラ７６ｄは、シャントレギュレータ７６ｃの比較結果に基づくフィードバック信号を、トランス４の一次側の第１回路１１に電気的に絶縁して伝送する。つまり、フォトカプラ７６ｄは、第３回路７１に対応する出力電圧の変動に応じた信号であるフィードバック信号を第１回路１１に伝送する。第１回路１１の主制御装置１５は、フォトカプラ７６ｄによって絶縁伝送されたフィードバック信号と、バイアス巻線４３の電圧とに基づいて、スイッチング素子１２の通流比を制御する。なお、抵抗７６ｅ，７６ｆ，７６ｇ、及び、コンデンサ７６ｈは、制御パラメータ調整用の素子である。
【００４９】
図６は、本実施の形態２に係るＤＣ−ＤＣコンバータに関連するＤＣ−ＤＣコンバータ（以下「第２関連ＤＣ−ＤＣコンバータ」と記す）の構成を示す回路図である。以下、第２関連ＤＣ−ＤＣコンバータの構成要素のうち、上記構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００５０】
図６の第２関連ＤＣ−ＤＣコンバータは、図４の第１関連ＤＣ−ＤＣコンバータに、図５のフィードバック回路７６を追加し、図４の第１関連ＤＣ−ＤＣコンバータの構成から第１回路１１の電流検出抵抗１４を削除した構成と同様である。この第２関連ＤＣ−ＤＣコンバータにおいても、第１関連ＤＣ−ＤＣコンバータと同様に、ＤＣ−ＤＣコンバータＩＣ及び２次側のインダクタが各出力回路に必要である。このため、低コストで高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することが困難であり、出力数が多い場合（例えば、出力数が１０以上の場合）には、特に上記の問題が顕在化していた。
【００５１】
一方、本実施の形態２に係る図５のＤＣ−ＤＣコンバータでは、第２回路２１に関して、２次側の励磁インダクタンスを有する二次巻線４２に蓄積したエネルギーを、個別制御装置２２によって必要な分だけ取り出す。このような構成によれば、多出力ＤＣ−ＤＣコンバータの各出力回路においてレギュレーション特性の良い高精度な出力電圧が得られる。また、磁性部品を１つのトランス４に集約することができるため、低コストで高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することができる。
【００５２】
なお上述したように本実施の形態２では、出力端子２４ｂの出力電圧が、予め設定された目標値に近づくように、個別制御装置２２は、ダイオード５６の通流時に、差動出力とバンドギャップリファレンスとの比較に基づいて、スイッチング素子５５をオン状態からオフ状態に、またはオフ状態からオン状態に、切り替えるタイミングを制御する。
【００５３】
ここで、出力負荷に対して、二次巻線４２に蓄積したエネルギーが過剰である場合、第２回路２１の出力電圧が上昇しようとするため、個別制御装置２２の制御だけでは、第２回路２１の出力電圧を目標値に近づけることが困難な場合がある。そこで、主制御装置１５が、出力電圧の上昇に伴うバイアス巻線４３の電圧の上昇を検出した場合に、スイッチング素子１２の通流比を減少させ、一次巻線４１に供給される電力を減少させる。または、主制御装置１５が、第３回路７１の出力電圧の上昇を示すフィードバック信号を検出した場合に、スイッチング素子１２の通流比を減少させ、一次巻線４１に供給される電力を減少させる。以上によって、二次巻線４２に蓄積されているエネルギーの過剰分を減少させることができる。
【００５４】
一方、出力負荷に対して、二次巻線４２に蓄積したエネルギーが不足である場合、第２回路２１の出力電圧が低下しようとするため、個別制御装置２２の制御だけでは、第２回路２１の出力電圧を目標値に近づけることが困難な場合がある。そこで、主制御装置１５が、当該出力電圧の低下に伴うバイアス巻線４３の電圧の低下、または、第３回路７１の出力電圧の低下を示すフィードバック信号を検出した場合に、スイッチング素子１２の通流比を増大させ、一次巻線４１に供給される電力を増大させる。これによって、二次巻線４２に蓄積されているエネルギーの不足分を補うことができる。
【００５５】
図７は、本実施の形態２に係るＤＣ−ＤＣコンバータに関連するＤＣ−ＤＣコンバータ（以下「第３関連ＤＣ−ＤＣコンバータ」と記す）の構成を示す回路図である。以下、第３関連ＤＣ−ＤＣコンバータの構成要素のうち、上記構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００５６】
図７の第３関連ＤＣ−ＤＣコンバータは、図５の本実施の形態２に係るＤＣ−ＤＣコンバータの構成において、第２回路２１ａ，２１ｂ及び第３回路７１を、第３回路７１と同様の第３回路７１ａ，７１ｂ，７１ｃに置き換えた構成と同様である。
【００５７】
第３回路７１ａは、二次巻線４２ａと接続され、図５のダイオード７２、コンデンサ７３、及び、一組の出力端子７４と同様のダイオード７２ａ、コンデンサ７３ａ、及び、一組の出力端子７４ａを備える。そして、第３回路７１ａは、電力制限用抵抗７８ａ、及び、電力消費用抵抗７９ａを備える。
【００５８】
第３回路７１ｂは、二次巻線４２ｂと接続され、図５のダイオード７２、コンデンサ７３、及び、一組の出力端子７４と同様のダイオード７２ｂ、コンデンサ７３ｂ、及び、一組の出力端子７４ｂを備える。そして、第３回路７１ｂは、電力制限用抵抗７８ｂ、及び、電力消費用抵抗７９ｂを備える。
【００５９】
第３回路７１ｃは、二次巻線４２ｃと接続され、図５のダイオード７２、コンデンサ７３、及び、一組の出力端子７４と同様のダイオード７２ｃ、コンデンサ７３ｃ、及び、一組の出力端子７４ｃを備える。
【００６０】
図７の第３関連ＤＣ−ＤＣコンバータでは、複数の出力回路である複数の第３回路７１ａ〜７１ｃのうちの１つ（図７では第３回路７１ｃ）の出力電圧が、フィードバック回路７６に入力される。そして、当該出力電圧が目標値となるように、主制御装置１５は、フィードバック回路７６からのフィードバック信号などに基づいて、スイッチング素子１２の通流比を制御する。
【００６１】
一方、第３回路７１ｃ以外の第３回路７１ａ，７１ｂの出力電圧、すなわち直接制御されていない出力電圧は、第３回路７１ｃの出力電圧、すなわち直接制御されている出力電圧に対してトランスの巻き数比で概算される。しかしながら多出力ＤＣ−ＤＣコンバータの直接制御されていない出力回路の出力電圧は、制御されている出力回路の負荷や、各出力回路の負荷、入力電圧などによって変動する。このため、直接制御されていない出力回路の出力電圧を、精度よく調整することは困難であった。
【００６２】
また、直接制御されていない出力電圧は、一般的に、トランス４の巻き数変更、トランス４の１次側インダクタンス値の変更、各巻き線に対する電力制限用抵抗７８ａ，７８ｂ、及び、電力消費用抵抗７９ａ，７９ｂの追加、トランス４の巻き順、巻き線の巻き位置の変更など、さまざまなパラメータによって調整される。しかしながら、パラメータが多いために調整が難しい。またトランスの変更、例えば絶縁テープの追加や、ワニス含浸条件の変更、トランスコアのメーカ（材料）変更などによって、再設計及び再調整などが必要になるという問題があった。
【００６３】
なお、図７の構成の出力電圧の調整を容易化し、かつ、出力電圧の精度の悪化を抑制するために、ＬＤＯ（low dropout）レギュレータや三端子レギュレータを、直接制御されていない第３回路７１ａ，７１ｂに設ける構成が考えられる。しかしながら、そのような構成ではコストが上昇する。また、ＬＤＯレギュレータや三端子レギュレータは、一般的に１５Ｖ程度までの出力電圧しか扱うことができず、出力電圧可変タイプのものでも４０Ｖ程度までの出力電圧しか扱うことができないことから、上記構成では比較的高い電圧を扱うことは困難である。これに加えてＬＤＯレギュレータや三端子レギュレータは出力電流としては数十ｍＡ〜１．５Ａ程度のものが一般的であり、上記構成では大電流を扱うことができなくなってしまう。また、大電流を流すためにこれらの素子にヒートシンクを取り付けると、コストがさらに上昇するという問題が生じる。
【００６４】
これに対して本実施の形態２によれば、多出力ＤＣ−ＤＣコンバータの各出力回路においてレギュレーション特性の良い高精度な出力電圧が得られる。また、磁性部品を１つのトランス４に集約することができるため、低コストで高密度に実装された多出力ＤＣ−ＤＣコンバータを実現することができる。これにより、多出力ＤＣ−ＤＣコンバータでよく使用されるフライバックトランスの設計が容易となり、開発期間及び製造期間を短縮することができる。
【００６５】
また、本実施の形態２に係るＤＣ−ＤＣコンバータは、ＬＤＯレギュレータや三端子レギュレータを用いないため、ＤＣ−ＤＣコンバータで扱うことができる電圧及び電流の範囲を比較的広くすることができる。加えて、従来では、出力に新たなＤＣ−ＤＣコンバータを用いて大電流化する場合に、大きなインダクタンス値を持ったインダクタが必要となるが、本実施の形態２によれば、そのような大型部品の追加が不要となる。また、本実施の形態２では、ＭＯＳＦＥＴが同期整流の振る舞いと類似する動作を行うため、一般的な電力制限抵抗及び電力消費用抵抗などを使用する構成と比べて、消費電力の低減化が期待できる。
【００６６】
＜変形例１＞
実施の形態１に係るＤＣ−ＤＣコンバータ（図１）は、出力回路として、第２回路２１を備えた。しかしながら、図８に示すように、実施の形態１に係るＤＣ−ＤＣコンバータは、出力回路として、第２回路２１だけでなく、第４回路６１を備えてもよい。この場合であっても、実施の形態１で説明した効果をある程度得ることができる。
【００６７】
実施の形態２に係るＤＣ−ＤＣコンバータ（図５）は、出力回路として、第２回路２１及び第３回路７１を備えた。しかしながら、図示しないが、実施の形態２に係るＤＣ−ＤＣコンバータは、出力回路として、第２回路２１及び第３回路７１だけでなく、第４回路６１を備えてもよい。この場合であっても、実施の形態２で説明した効果をある程度得ることができる。
【００６８】
＜変形例２＞
図９は、変形例２に係るＤＣ−ＤＣコンバータの構成を示す回路図である。以下、本変形例２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００６９】
図９のＤＣ−ＤＣコンバータは、図１のＤＣ−ＤＣコンバータの構成に、ダイオード５７（５７ａ，５７ｂ）を追加し、個別制御装置２２（個別制御装置２２ａ，２２ｂ）を個別制御装置２６（個別制御装置２６ａ，２６ｂ）に置き換えた構成と同様である。個別制御装置２６（個別制御装置２６ａ，２６ｂ）は、個別制御装置２２（個別制御装置２２ａ，２２ｂ）に端子ｐｉｎ６を有している。ダイオード５７ａ，５７ｂは、個別制御装置２６（個別制御装置２６ａ，２６ｂ）の端子ｐｉｎ６と出力端子２４ａとの間にそれぞれ接続されている。なお、図示しないが、個別制御装置２６ａ，２６ｂの端子ｐｉｎ４には何も接続されていない。
【００７０】
図１０は、本変形例２に係る個別制御装置２６（個別制御装置２６ａ，２６ｂ）の構成の一例を示すブロック図である。個別制御装置２６では、端子ｐｉｎ６は、スイッチング素子５５とダイオード５６との接続点と接続されている。
【００７１】
ここで一般に、ダイオード５６は順方向損失のためにスイッチング素子５５よりも発熱が大きくなりやすい。このことに鑑みて、図１０では、スイッチング素子５５とダイオード５６との接続点から引き出した端子ｐｉｎ６を設ける。これにより、個別制御装置２６内部のダイオード５６ではなく、順方向電圧の小さい例えばＳＢＤ（Schottky Barrier Diode）などのダイオード５７ａ，５７ｂを外付けで使用することができる。この結果、損失を抑えながら、個別制御装置２６及びダイオード５７などの複数の部品に発熱を分散することができる。
【００７２】
＜実施の形態３＞
図１１は、本発明の実施の形態３に係るＤＣ−ＤＣコンバータの構成を示す回路図である。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００７３】
図１１のＤＣ−ＤＣコンバータは、図１のＤＣ−ＤＣコンバータの構成に、個別制御装置２２ａを個別制御装置２７ａに置き換えた構成と同様である。
【００７４】
個別制御装置２７ａは、個別制御装置２２ａの端子ｐｉｎ３〜ｐｉｎ５と同様の端子ｐｉｎ３’〜ｐｉｎ５’をさらに有している。端子ｐｉｎ３と端子ｐｉｎ４との接続点と、端子ｐｉｎ２とは、コンデンサを介して出力Ｖｏｕｔ１と接続されている。端子ｐｉｎ３と端子ｐｉｎ４との接続点と、端子ｐｉｎ３’と端子ｐｉｎ４’との接続点とは、コンデンサを介して出力Ｖｏｕｔ１’と接続されている。つまり、個別制御装置２７ａは、２つの出力（出力Ｖｏｕｔ１，出力Ｖｏｕｔ１’）を有している。そして、本実施の形態３に係る個別制御装置２７ａは、２つの出力（出力Ｖｏｕｔ１，出力Ｖｏｕｔ１’）を制御するように構成されている。
【００７５】
個別制御装置２２ｂ側の構成は、実施の形態１の個別制御装置２２ｂ側の構成と同様であり、個別制御装置２２ｂの端子ｐｉｎ３と端子ｐｉｎ４との接続点と、端子ｐｉｎ２とは、コンデンサを介して出力Ｖｏｕｔ２と接続されている。
【００７６】
図１２は、図１１においてＶｏｕｔ１≠Ｖｏｕｔ１’である場合の個別制御装置２７ａの構成の一例を示すブロック図である。図１２の個別制御装置２７ａは、図２の個別制御装置２２の構成において、差動増幅回路５２、誤差信号検出回路５３、ゲート駆動回路５４、スイッチング素子５５及びダイオード５６を２個ずつ備えた構成と同様である。具体的には、図１２の個別制御装置２７ａは、電力供給用整流回路５１と、差動増幅回路５２−１，５２−２と、誤差信号検出回路５３−１，５３−２と、ゲート駆動回路５４−１，５４−２と、スイッチング素子５５ａ，５５ｂと、ダイオード５６ａ，５６ｂとを備える。
【００７７】
図１３は、図１１においてＶｏｕｔ１＝Ｖｏｕｔ１’である場合、つまり出力Ｖｏｕｔ１と出力Ｖｏｕｔ１’とが実質的に同じである場合の、個別制御装置２７ａの構成の一例を示すブロック図である。図１３の個別制御装置２７ａは、図２の個別制御装置２２の構成において、レベルシフト回路５８を追加した構成と同様である。図１３の構成では、図１２の構成と比較して、レベルシフト回路５８の追加が必要となるが、差動増幅回路及び誤差信号検出回路、ゲート駆動回路を一つに集約することができるため、ＩＣの更なる小型化が期待できる。
【００７８】
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
【００７９】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００８０】
４  トランス、１１  第１回路、１２，５５  スイッチング素子、１５  主制御装置、２１，２１ａ，２１ｂ  第２回路、２２，２２ａ，２２ｂ，２６，２６ａ，２６ｂ，２７ａ  個別制御装置、４１  一次巻線、４２，４２ａ，４２ｂ  二次巻線、４３  バイアス巻線、５６，５７，５７ａ，５７ｂ  ダイオード、６１，６１ａ，６１ｂ  第４回路、６３ａ，６３ｂ  ＤＣ−ＤＣコンバータＩＣ、６４ａ，６４ｂ  インダクタ、７１  第３回路、７６ｄ  フォトカプラ。
【図１】
2020129767.tif 000003
【図２】
2020129767.tif 000004
【図３】
2020129767.tif 000005
【図４】
2020129767.tif 000006
【図５】
2020129767.tif 000007
【図６】
2020129767.tif 000008
【図７】
2020129767.tif 000009
【図８】
2020129767.tif 000010
【図９】
2020129767.tif 000011
【図１０】
2020129767.tif 000012
【図１１】
2020129767.tif 000013
【図１２】
2020129767.tif 000014
【図１３】
2020129767.tif 000015
【手続補正書】
【提出日】令和2年12月9日(2020.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一次巻線と、少なくとも１つの二次巻線と、三次巻線とを有するトランスと、
前記一次巻線及び前記三次巻線に接続された第１回路と、
前記少なくとも１つの二次巻線に接続された少なくとも１つの第２回路と
を備え、
前記第１回路は、
予め定められた直流電圧を交流電圧に変換し、当該交流電圧を前記一次巻線に供給する第１スイッチング素子と、
前記三次巻線の電力に基づいて、前記第１スイッチング素子の通流比を制御する主制御装置と
を備え、
前記第２回路は、
前記第２回路に対応する前記二次巻線から取り出された電力に基づいて、当該二次巻線における電力の蓄積、及び、取り出しを選択的に行う個別制御装置を備え、
前記個別制御装置は、
前記第２回路に対応する前記二次巻線の電圧を増幅する差動増幅回路と、
前記差動増幅回路で増幅された電圧と、予め設定された電圧との比較に基づいて誤差信号を生成する誤差信号検出回路と、
前記誤差信号に基づいて、前記二次巻線における電力の蓄積、及び、取り出しを選択的に行う制御を行うゲート駆動回路と
を備え、
前記第２回路は、
前記第２回路に対応する前記二次巻線の交流電圧を、直流電圧に変換する、ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記個別制御装置は、
前記個別制御装置に対応する前記二次巻線の一端に一端が接続された第２スイッチング素子と、
前記第２スイッチング素子の他端に接続されたダイオードと
をさらに備え、
前記個別制御装置は、
前記ダイオードの順方向に電流が流れているときに、前記個別制御装置に対応する前記二次巻線から取り出された電力に基づいて、前記第２スイッチング素子をオン状態からオフ状態に、またはオフ状態からオン状態に切り替える、ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または請求項２に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの二次巻線に接続された第３回路をさらに備え、
前記第３回路に対応する前記二次巻線の交流電圧に応じた信号を前記第１回路に伝送するフォトカプラが、前記第１回路と前記第３回路との間に設けられ、
前記第１回路の前記主制御装置は、
前記三次巻線の電力と、前記フォトカプラからの信号とに基づいて、前記第１スイッチング素子の通流比を制御する、ＤＣ−ＤＣコンバータ。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載のＤＣ−ＤＣコンバータであって、
前記少なくとも１つの二次巻線に接続された少なくとも１つの第４回路をさらに備え、
前記第４回路は、
前記第４回路に対応する前記二次巻線と個別に設けられ、当該二次巻線から取り出された電力を蓄積するインダクタと、
前記インダクタから取り出された電力に基づいて、前記インダクタにおける電力の蓄積、及び、取り出しを選択的に行うＤＣ−ＤＣコンバータＩＣと
を備え、
前記第４回路は、
前記インダクタの交流電圧を、直流電圧に変換する、ＤＣ−ＤＣコンバータ。
【請求項５】
請求項１に記載のＤＣ−ＤＣコンバータであって、
１つの前記個別制御装置は、２つの出力を有し、前記２つの出力を制御する、ＤＣ−ＤＣコンバータ。
【請求項６】
請求項２に記載のＤＣ−ＤＣコンバータであって、
前記ゲート駆動回路は、
前記誤差信号に基づいて、前記増幅された電圧と、前記予め設定された電圧との差を低減するためのゲート信号を前記第２スイッチング素子へ出力し、
前記ゲート信号により前記第２スイッチング素子の通流比を制御することによって、前記二次巻線における電力の蓄積、及び、取り出しを選択的に行う、ＤＣ−ＤＣコンバータ。
【請求項７】
請求項６に記載のＤＣ−ＤＣコンバータであって、
前記第２スイッチング素子には還流ダイオードが接続されている、ＤＣ−ＤＣコンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明に係るＤＣ−ＤＣコンバータは、一次巻線と、少なくとも１つの二次巻線と、三次巻線とを有するトランスと、前記一次巻線及び前記三次巻線に接続された第１回路と、前記少なくとも１つの二次巻線に接続された少なくとも１つの第２回路とを備え、前記第１回路は、予め定められた直流電圧を交流電圧に変換し、当該交流電圧を前記一次巻線に供給する第１スイッチング素子と、前記三次巻線の電力に基づいて、前記第１スイッチング素子の通流比を制御する主制御装置とを備え、前記第２回路は、前記第２回路に対応する前記二次巻線から取り出された電力に基づいて、当該二次巻線における電力の蓄積、及び、取り出しを選択的に行う個別制御装置を備え、前記個別制御装置は、前記第２回路に対応する前記二次巻線の電圧を増幅する差動増幅回路と、前記差動増幅回路で増幅された電圧と、予め設定された電圧との比較に基づいて誤差信号を生成する誤差信号検出回路と、前記誤差信号に基づいて、前記二次巻線における電力の蓄積、及び、取り出しを選択的に行う制御を行うゲート駆動回路とを備え、前記第２回路は、前記第２回路に対応する前記二次巻線の交流電圧を、直流電圧に変換する。
【国際調査報告】
2020129767.tif 000016
2020129767.tif 000017
2020129767.tif 000018
2020129767.tif 000019