(57)【要約】  ＤＬＬ回路（１０）は、入力された第１信号及び第２信号に対して、第１信号に含まれる論理レベルの変化点であるエッジと第２信号に含まれる論理レベルの変化点であるエッジとの時間差を増幅する処理を施し、得られた第１増幅後信号及び第２増幅後信号を出力する時間差増幅回路（１１）と、時間差増幅回路（１１）から出力された第１増幅後信号及び第２増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する位相比較回路（１２）と、位相比較回路（１２）から出力された位相差信号が示す位相差に依存する遅延量だけ第２信号を遅延させ、遅延後信号として出力する可変遅延回路（１３）とを備える。
2020129947.tif 000002
【特許請求の範囲】
【請求項１】
入力された第１信号及び第２信号に対して、前記第１信号に含まれる論理レベルの変化点であるエッジと前記第２信号に含まれる論理レベルの変化点であるエッジとの時間差を増幅する処理を施し、得られた第１増幅後信号及び第２増幅後信号を出力する時間差増幅回路と、
前記時間差増幅回路から出力された前記第１増幅後信号及び前記第２増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する位相比較回路と、
前記位相比較回路から出力された前記位相差信号が示す位相差に依存する遅延量だけ前記第２信号を遅延させ、遅延後信号として出力する可変遅延回路と
を備えるＤＬＬ（Ｄｅｌａｙ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路。
【請求項２】
前記可変遅延回路は、
前記位相差に対応する電流を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力された電流に応じて蓄電又は放電をするループフィルタ回路と、
前記ループフィルタ回路が出力する電圧に応じて前記第２信号を遅延させる遅延調整回路とを有する
請求項１記載のＤＬＬ回路。
【請求項３】
前記時間差増幅回路は、
複数の電流源と、
前記第１信号及び前記第２信号の論理レベルの組み合わせに応じて、前記複数の電流源のうちの少なくとも２つを動作させる大電流モード及び前記複数の電流源の一つだけを動作させる小電流モードを切り替える制御回路とを有する
請求項１又は２記載のＤＬＬ回路。
【請求項４】
前記時間差増幅回路による前記時間差の増幅率、及び、前記時間差増幅回路が前記時間差を線形増幅できる前記時間差の範囲である入力時間差レンジは、前記複数の電流源のそれぞれが出力する電流の値に依存して定まる
請求項３記載のＤＬＬ回路。
【請求項５】
前記複数の電流源は、第１電流源及び第２電流源を含み、
前記制御回路は、第１スルーレート制御回路を含み、
前記第１スルーレート制御回路は、
第１キャパシタと、
前記第１信号の論理レベルに応じて、前記第１キャパシタと前記第１電流源及び前記第２電流源との接続をオンオフする第１スイッチと、
前記第２信号の論理レベルに応じて、前記第２電流源を動作せるか否かを切り替える第２スイッチとを含む
請求項３又は４記載のＤＬＬ回路。
【請求項６】
前記第１スルーレート制御回路は、さらに、
第１コンパレータと、
前記第１信号の論理レベルに応じてオンオフを切り替える第３スイッチとを含み、
前記第１スイッチの一端に、前記第３スイッチと、前記第１キャパシタと、前記第１コンパレータの第１入力端子とが接続され、
前記第１スイッチの他端に、前記第２スイッチの一端と、前記第１電流源とが接続され、
前記第２スイッチの他端に、前記第２電流源が接続される
請求項５記載のＤＬＬ回路。
【請求項７】
前記第１スルーレート制御回路は、さらに、前記第１コンパレータの第２入力端子に所定の電圧を出力する第１閾値設定回路を含む
請求項６記載のＤＬＬ回路。
【請求項８】
前記複数の電流源は、さらに、第３電流源及び第４電流源を含み、
前記制御回路は、さらに、第２スルーレート制御回路を含み、
前記第２スルーレート制御回路は、
第２キャパシタと、
前記第２信号の論理レベルに応じて、前記第２キャパシタと前記第３電流源及び前記第４電流源との接続をオンオフする第４スイッチと、
前記第１信号の論理レベルに応じて、前記第４電流源を動作せるか否かを切り替える第５スイッチとを含む
請求項３〜７のいずれか１項に記載のＤＬＬ回路。
【請求項９】
前記第２スルーレート制御回路は、さらに、
第２コンパレータと、
前記第２信号の論理レベルに応じてオンオフを切り替える第６スイッチとを含み、
前記第４スイッチの一端に、前記第６スイッチと、前記第２キャパシタと、前記第２コンパレータの第１入力端子とが接続され、
前記第４スイッチの他端に、前記第５スイッチの一端と、前記第３電流源とが接続され、
前記第５スイッチの他端に、前記第４電流源が接続される
請求項８記載のＤＬＬ回路。
【請求項１０】
前記第２スルーレート制御回路は、さらに、前記第２コンパレータの第２入力端子に所定の電圧を出力する第２閾値設定回路を含む
請求項９記載のＤＬＬ回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載のＤＬＬ回路が備える時間差増幅回路。
【請求項１２】
光電変換を行う受光部と、
請求項１〜１０のいずれか１項に記載のＤＬＬ回路と、
前記ＤＬＬ回路に対して、前記第２信号を与えるタイミング制御回路とを備え、
前記ＤＬＬ回路は、測距用の光源を駆動する光源駆動回路及び露光のために前記受光部を駆動する露光駆動回路の少なくとも一方に対して、前記遅延後信号を出力し、前記少なくとも一方から出力されるフィードバック信号を前記第１信号として受け取る
測距撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＤＬＬ（Ｄｅｌａｙ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路、ＤＬＬ回路に用いられる時間差増幅回路、及びＤＬＬ回路を備える測距撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に好適なＤＬＬ回路が開示されている。ここで、ＤＬＬ回路とは、外部から与えられるクロック信号を用いて、必要な位相の信号を生成する回路である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１９−１８５８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された従来技術は、微小な位相差を調整することが難しいという課題を有している。【０００５】
そこで、本開示は、微小な位相差を調整することができるＤＬＬ回路、時間差増幅回路及び測距撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様に係るＤＬＬ回路は、入力された第１信号及び第２信号に対して、前記第１信号に含まれる論理レベルの変化点であるエッジと前記第２信号に含まれる論理レベルの変化点であるエッジとの時間差を増幅する処理を施し、得られた第１増幅後信号及び第２増幅後信号を出力する時間差増幅回路と、前記時間差増幅回路から出力された前記第１増幅後信号及び前記第２増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する位相比較回路と、前記位相比較回路から出力された前記位相差信号が示す位相差に依存する遅延量だけ前記第２信号を遅延させ、遅延後信号として出力する可変遅延回路とを備える。【０００７】
また、本開示の一態様に係る時間差増幅回路は、上記ＤＬＬ回路が備える時間差増幅回路である。【０００８】
また、本開示の一態様に係る測距撮像装置は、光電変換を行う受光部と、上記ＤＬＬ回路と、前記ＤＬＬ回路に対して、前記第２信号を与えるタイミング制御回路とを備え、前記ＤＬＬ回路は、測距用の光源を駆動する光源駆動回路及び露光のために前記受光部を駆動する露光駆動回路の少なくとも一方に対して、前記遅延後信号を出力し、前記少なくとも一方から出力されるフィードバック信号を前記第１信号として受け取る。
【発明の効果】
【０００９】
本開示によれば、微小な位相差を調整できるＤＬＬ回路、時間差増幅回路及び測距撮像装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、一般的なＤＬＬ回路の構成を示すブロック図である。
【図２】図２は、図１に示される一般的なＤＬＬ回路が有する課題を説明する図である。
【図３】図３は、実施の形態１に係るＤＬＬ回路の構成を示すブロック図である。
【図４】図４は、実施の形態１に係るＤＬＬ回路の特徴的な動きを示す図である。
【図５】図５は、実施の形態１に係るＤＬＬ回路が備える時間差増幅回路の詳細な構成を示すブロック図である。
【図６】図６は、図５に示された時間差増幅回路の動作を示すタイミングチャートである。
【図７】図７は、図６に示された期間ｔ１〜ｔ３における時間差増幅回路の第１スイッチ〜第６スイッチのオンオフ状態を示す図である。
【図８】図８は、実施の形態２に係る測距撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
まず、本開示に係るＤＬＬ回路を説明する前に、一般的なＤＬＬ回路を説明する。
【００１２】
図１は、一般的なＤＬＬ回路１００の構成を示すブロック図である。ＤＬＬ回路１００は、入力クロック信号に対して必要な位相だけ遅延させた遅延後信号を生成する回路であり、入力クロック信号と遅延後信号との位相差を比較する位相比較回路１０１と、位相比較回路１０１から出力される位相差信号が示す位相差に依存する遅延量だけ入力クロック信号を遅延させ、遅延後信号として出力する可変遅延回路１０２とを備える。
【００１３】
このような構成を有するＤＬＬ回路１００により、入力クロック信号に同期し、かつ、入力クロック信号に対して必要な位相だけ遅延した遅延後信号が生成される。
【００１４】
ところが、このような一般的なＤＬＬ回路１００は、微小な位相差を調整することが難しいという課題を有している。
【００１５】
図２は、図１に示される一般的なＤＬＬ回路１００が有する課題を説明する図である。ここでは、一般的なＤＬＬ回路１００が備える位相比較回路１０１の特性が示されている。横軸は、位相比較回路１０１に入力された２つの信号の位相差を示し、縦軸は、位相比較回路１０１が出力する位相差信号（ここでは、出力パルス幅）を示す。
【００１６】
理想的には、位相差に比例して位相差信号が大きくなるべきところが、位相比較回路１０１には、微小な位相差の入力に対して不感帯が存在するために、図２に示されるように、微小な位相差の入力に対しては、ゼロを示す位相差信号が出力されてしまう。その結果、一般的なＤＬＬ回路１００では、微小な位相差を調整することが難しい。
【００１７】
そこで、本開示は、微小な位相差を調整することができるＤＬＬ回路、時間差増幅回路及び測距撮像装置を提供することを目的とする。
【００１８】
以下、本開示に係るＤＬＬ回路、時間差増幅回路及び測距撮像装置の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示す。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、駆動タイミング等は、一例であり、本開示を限定する主旨ではない。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成について、重複する説明は省略又は簡略化する。
【００１９】
（実施の形態１）
図３は、実施の形態１に係るＤＬＬ回路１０の構成を示すブロック図である。ＤＬＬ回路１０は、入力クロック信号に対して必要な位相だけ遅延させた遅延後信号を生成する回路であり、時間差増幅回路１１、位相比較回路１２、及び、可変遅延回路１３を備える。
【００２０】
時間差増幅回路１１は、入力された第１信号（ここでは、ＤＬＬ回路１０から出力される遅延後信号）及び入力された第２信号（ここでは、入力クロック信号）に対して、第１信号に含まれる論理レベルの変化点であるエッジと第２信号に含まれる論理レベルの変化点であるエッジとの時間差（つまり、位相差）を増幅する処理を施し、得られた第１増幅後信号及び第２増幅後信号を出力する回路である。なお、時間差増幅回路１１の出力は、必ずしも物理的に独立した２つの信号（第１増幅後信号及び第２増幅後信号）で構成される必要はなく、増幅後の時間差を示す信号であれば、一つの信号であってもよい。例えば、増幅後の時間差を立ち上がりエッジと立ち下がりエッジとの期間で示す一つの信号であってもよい。
【００２１】
位相比較回路１２は、時間差増幅回路１１から出力された第１増幅後信号及び第２増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する回路である。位相差信号は、本実施の形態では、図３に示されるように、チャージポンプ回路１３ａに対して電流ソース及び電流シンクとしてそれぞれ機能させるための２つの信号で構成される。なお、位相比較回路１２の出力は、必ずしも物理的に独立した２つの信号で構成される必要はなく、チャージポンプ回路１３ａを電流ソース及び電流シンクとして切り替える信号であれば、一つの信号であってもよい。
【００２２】
可変遅延回路１３は、位相比較回路１２から出力された位相差信号が示す位相差に依存する遅延量だけ第２信号を遅延させ、遅延後信号として外部及び時間差増幅回路１１に出力する回路である。可変遅延回路１３は、位相比較回路１０１から出力される位相差信号が示す位相差に対応する電流を出力するチャージポンプ回路１３ａと、チャージポンプ回路１３ａから出力された電流に応じて蓄電又は放電をするループフィルタ回路１３ｂと、ループフィルタ回路１３ｂが出力する電圧に応じて第２信号を遅延させる遅延調整回路１３ｃとで構成される。
【００２３】
チャージポンプ回路１３ａは、例えば、位相比較回路１０１から出力される位相差信号（２つの信号）に従って、電流ソースとして機能する電流源及びその電流源をオンオフさせるスイッチ素子と、電流シンクとして機能する電流源及びその電流源をオンオフさせるスイッチ素子とで構成される。
【００２４】
ループフィルタ回路１３ｂは、例えば、チャージポンプ回路１３ａが吐き出した電流、及び、吸い込んだ電流に応じて蓄電又は放電をするキャパシタで構成される。
【００２５】
遅延調整回路１３ｃは、例えば、多段に接続された複数のバッファアンプと、ループフィルタ回路１３ｂが出力する電圧に応じて、複数のバッファアンプのそれぞれに供給する電流を変化させる可変電流源とで構成される。
【００２６】
以上のように構成される本実施の形態に係るＤＬＬ回路１０によれば、時間差増幅回路１１において、入力された第１信号及び第２信号の時間差が増幅され、位相比較回路１２において、時間差増幅回路１１から出力された第１増幅後信号及び第２増幅後信号の位相差を示す位相差信号が出力され、可変遅延回路１３において、位相比較回路１２から出力された位相差信号が示す位相差に依存する遅延量だけ第２信号が遅延し、遅延後信号として外部に出力されるとともに、時間差増幅回路１１にフィードバックされる。
【００２７】
このように、本実施の形態に係るＤＬＬ回路１０によれば、２つ入力信号は、時間差増幅回路１１において時間差が増幅された後に、位相比較回路１２に入力される。これにより、２つの入力信号の位相差が微小であっても、その位相差が位相比較回路１２の不感帯外にまで拡大されたうえで、位相比較が行われるので、時間差増幅回路を備えない一般的なＤＬＬ回路１００に比べ、微小な位相差を調整することができるＤＬＬ回路１０が実現される。
【００２８】
図４は、実施の形態１に係るＤＬＬ回路１０の特徴的な動きを示す図である。つまり、本図は、一般的なＤＬＬ回路１００を説明する図２に対応する図である。ＤＬＬ回路１０によれば、２つ入力信号は、時間差増幅回路１１において時間差が増幅される。そのために、図４に示されるように、位相比較回路１２では、微小な位相差の入力に対して、その位相差に対応する位相差信号（ここでは、出力パルス幅）、つまり、増幅後の位相差に対応する位相差信号が出力される。その結果、２つの入力信号の位相差が微小であっても、不感帯の発生が抑制され、その位相差に応じた遅延が確実に行われ、微小な位相差を調整することができるＤＬＬ回路１０が実現される。
【００２９】
図５は、実施の形態１に係るＤＬＬ回路１０が備える時間差増幅回路１１の詳細な構成を示すブロック図である。時間差増幅回路１１は、複数の電流源（第１電流源３０ａ、第２電流源３１ａ、第３電流源３０ｂ及び第４電流源３１ｂ）と、入力される第１信号及び第２信号の論理レベルの組み合わせに応じてそれら複数の電流源のうちの少なくとも２つを動作させる大電流モード及びそれら複数の電流源の一つだけを動作させる小電流モードを切り替える制御回路（第１スルーレート制御回路２０ａ及び第２スルーレート制御回路２０ｂ）とを有する。
【００３０】
より詳しくは、第１スルーレート制御回路２０ａは、第１インバータ２１ａ及び２２ａ、第１スイッチ２３ａ、第２スイッチ２４ａ、第３スイッチ２５ａ、第１閾値設定回路２６ａ、第１コンパレータ２７ａ、並びに、第１キャパシタ２８ａを備える。
【００３１】
第１インバータ２１ａ及び２２ａは、入力された第１信号の論理レベルを反転する論理回路である。
【００３２】
第１スイッチ２３ａは、第１信号の論理レベルによってオンオフするスイッチであり、一端が第３スイッチ２５ａ、第１キャパシタ２８ａ及び第１コンパレータ２７ａの第１入力端子である負極入力端子に接続され、他端が第２スイッチ２４ａに接続されている。
【００３３】
第２スイッチ２４ａは、第２スルーレート制御回路２０ｂが備える第２インバータ２２ｂからの出力信号の論理レベル（つまり、第２信号の論理レベルを反転した信号）によってオンオフし、一端が第１電流源３０ａ及び第１スイッチ２３ａの他端に接続され、他端が第２電流源３１ａに接続されている。
【００３４】
第３スイッチ２５ａは、第１インバータ２１ａからの出力信号の論理レベルによってオンオフし、一端が電源電位ＶＤＤに接続され、他端が第１キャパシタ２８ａ等と接続されている。なお、本実施の形態では、第１スイッチ２３ａ、第２スイッチ２４ａ及び第３スイッチ２５ａは、いずれも、論理レベルとしてＨｉｇｈが入力されたときにオンする。
【００３５】
第１キャパシタ２８ａは、一端が基準電位に接続され、他端が、第１スイッチ２３ａを介して第１電流源３０ａに接続されるとともに第１スイッチ２３ａ及び第２スイッチ２４ａを介して第２電流源３１ａに接続される、容量Ｃのコンデンサである。
【００３６】
第１閾値設定回路２６ａは、第１コンパレータ２７ａの第２入力端子である正極入力端子に、閾値電圧として、所定の電圧Ｖｔｈを出力する電圧源である。
【００３７】
第１コンパレータ２７ａは、負極入力端子に接続された第１キャパシタ２８ａの電圧と正極入力端子に供給される第１閾値設定回路２６ａが出力する所定の電圧Ｖｔｈ（つまり、閾値電圧）とを比較し、比較結果を第１増幅後信号として出力する。
【００３８】
第２スルーレート制御回路２０ｂは、第２インバータ２１ｂ及び２２ｂ、第４スイッチ２３ｂ、第５スイッチ２４ｂ、第６スイッチ２５ｂ、第２閾値設定回路２６ｂ、第２コンパレータ２７ｂ、並びに、第２キャパシタ２８ｂを備える。
【００３９】
第２インバータ２１ｂ及び２２ｂは、入力された第２信号の論理レベルを反転する論理回路である。
【００４０】
第４スイッチ２３ｂは、第２信号の論理レベルによってオンオフするスイッチであり、一端が第６スイッチ２５ｂ、第２キャパシタ２８ｂ及び第２コンパレータ２７ｂの第１入力端子である負極入力端子に接続され、他端が第５スイッチ２４ｂに接続されている。
【００４１】
第５スイッチ２４ｂは、第１スルーレート制御回路２０ａが備える第１インバータ２２ａからの出力信号の論理レベル（つまり、第１信号の論理レベルを反転した信号）によってオンオフし、一端が第３電流源３０ｂ及び第４スイッチ２３ｂの他端に接続され、他端が第４電流源３１ｂに接続されている。
【００４２】
第６スイッチ２５ｂは、第２インバータ２１ｂからの出力信号の論理レベルによってオンオフし、一端が電源電位ＶＤＤに接続され、他端が第２キャパシタ２８ｂ等と接続されている。なお、本実施の形態では、第４スイッチ２３ｂ、第５スイッチ２４ｂ及び第６スイッチ２５ｂは、いずれも、論理レベルとしてＨｉｇｈが入力されたときにオンする。
【００４３】
第２キャパシタ２８ｂは、一端が基準電位に接続され、他端が、第４スイッチ２３ｂを介して第３電流源３０ｂに接続されるとともに第４スイッチ２３ｂ及び第５スイッチ２４ｂを介して第４電流源３１ｂに接続される、容量Ｃのコンデンサである。
【００４４】
第２閾値設定回路２６ｂは、第２コンパレータ２７ｂの第２入力端子である正極入力端子に、閾値電圧として、所定の電圧Ｖｔｈを出力する電圧源である。
【００４５】
第２コンパレータ２７ｂは、負極入力端子に接続された第２キャパシタ２８ｂの電圧と正極入力端子に供給される第２閾値設定回路２６ｂが出力する所定の電圧Ｖｔｈ（つまり、閾値電圧）とを比較し、比較結果を第２増幅後信号として出力する。
【００４６】
なお、本実施の形態では、第１電流源３０ａ及び第３電流源３０ｂそれぞれの出力電流をｉＳとし、第２電流源３１ａ及び第４電流源３１ｂそれぞれの出力電流をｉＬとする。
【００４７】
図６は、図５に示された時間差増幅回路１１の動作を示すタイミングチャートである。図６の（ａ）は第１信号、図６の（ｂ）は第２信号、図６の（ｃ）は第１コンパレータ２７ａの負極入力端子、図６の（ｄ）は第２コンパレータ２７ｂの負極入力端子、図６の（ｅ）は第１コンパレータ２７ａの出力端子（つまり、第１増幅後信号）、図６の（ｆ）は第２コンパレータ２７ｂの出力端子（つまり、第２増幅後信号）の電圧波形を示す。
【００４８】
図７は、図６に示された期間ｔ１〜ｔ３における時間差増幅回路１１の第１スイッチ２３ａ〜第６スイッチ２５ｂのオンオフ状態を示す図（表）である。
【００４９】
いま、図６の（ａ）及び（ｂ）に示すように、第１信号の論理レベルが先に変化（ＬｏｗからＨｉｇｈに変化）し、その後に第２信号の論理レベルが変化（ＬｏｗからＨｉｇｈに変化）する正の位相差が生じたとする。つまり、図６の（ａ）に示されるように、第１信号は、期間ｔ１においてＬｏｗであり、期間ｔ２以降においてＨｉｇｈであるとする。また、図６の（ｂ）に示されるように、第２信号は、期間ｔ１及び期間ｔ２においてＬｏｗであり、期間ｔ３以降においてＨｉｇｈであるとする。
【００５０】
すると、期間ｔ１では、第１信号及び第２信号ともにＬｏｗであるために、図７の期間ｔ１に示されるように、第１スイッチ２３ａ及び第４スイッチ２３ｂはオフとなり、第２スイッチ２４ａ、第３スイッチ２５ａ、第５スイッチ２４ｂ及び第６スイッチ２５ｂはオンとなる。
【００５１】
その結果、第１スルーレート制御回路２０ａでは、第３スイッチ２５ａがオンであり、第１スイッチ２３ａがオフであるために、第１キャパシタ２８ａは、第３スイッチ２５ａを介して電源電位ＶＤＤに接続されて充電された状態となる。よって、第１キャパシタ２８ａと接続された第１コンパレータ２７ａの負極入力端子の電圧は、電源電位ＶＤＤとなる（図６の（ｃ））。これにより、第１コンパレータ２７ａでは、負極入力端子の電圧ＶＤＤが正極入力端子の電圧Ｖｔｈより高いために、第１増幅後信号として、Ｌｏｗレベルが出力される（図６の（ｅ））。
【００５２】
同様に、第２スルーレート制御回路２０ｂでは、第６スイッチ２５ｂがオンであり、第４スイッチ２３ｂがオフであるために、第２キャパシタ２８ｂは、第６スイッチ２５ｂを介して電源電位ＶＤＤに接続されて充電された状態となる。よって、第２キャパシタ２８ｂと接続された第２コンパレータ２７ｂの負極入力端子の電圧は、電源電位ＶＤＤとなる（図６の（ｄ））。これにより、第２コンパレータ２７ｂでは、負極入力端子の電圧ＶＤＤが正極入力端子の電圧Ｖｔｈより高いために、第２増幅後信号として、Ｌｏｗレベルが出力される（図６の（ｆ））。
【００５３】
続いて、期間ｔ２では、第１信号がＨｉｇｈとなるために、図７の期間ｔ２に示されるように、第１スイッチ２３ａがオンに変わり、第３スイッチ２５ａ及び第５スイッチ２４ｂがオフに変わる（他のスイッチは、同じ状態を維持する）。
【００５４】
その結果、第１スルーレート制御回路２０ａでは、第３スイッチ２５ａがオフとなり、第１スイッチ２３ａ及び第２スイッチ２４ａがオンとなるために、第１キャパシタ２８ａは、２つの第１電流源３０ａ及び第２電流源３１ａと接続され（大電流モード）、第１電流源３０ａ及び第２電流源３１ａの合計出力電流（ｉＳ＋ｉＬ）で急激な放電を始める（図６の（ｃ））。
【００５５】
一方、第２スルーレート制御回路２０ｂでは、第６スイッチ２５ｂ及び第４スイッチ２３ｂの状態が維持されるために、第２コンパレータ２７ｂの負極入力端子の電圧は変化せず（図６の（ｄ））、第２コンパレータ２７ｂの出力電圧（第２増幅後信号）も変化しない（図６の（ｆ））。
【００５６】
続いて、期間ｔ３では、第２信号がＨｉｇｈとなるために、図７の期間ｔ３に示されるように、第２スイッチ２４ａ及び第６スイッチ２５ｂがオフに変わり、第４スイッチ２３ｂがオンに変わる（他のスイッチは、同じ状態を維持する）。
【００５７】
その結果、第１スルーレート制御回路２０ａでは、第２スイッチ２４ａがオフとなるために、第１キャパシタ２８ａは、第１電流源３０ａとだけ接続されるように切り替わり（小電流モード）、第１電流源３０ａの出力電流（ｉＳ）による緩やかな放電に切り替わる（図６の（ｃ））。その後、第１コンパレータ２７ａの負極入力端子の電圧が所定の電圧Ｖｔｈ（正極入力端子の閾値電圧）まで下がったときに、第１コンパレータ２７ａから、第１増幅後信号として、Ｈｉｇｈレベルが出力される（図６の（ｅ））。このように期間ｔ２から期間ｔ３にかけて、連続時間で大電流モードから小電流モードに切り替わる（第１電流源３０ａはオンのまま、第２電流源３１ａだけがオフする）ので、微小な入力時間差に対して時間差増幅を行うことが可能になる。
【００５８】
一方、第２スルーレート制御回路２０ｂでは、第６スイッチ２５ｂがオフとなり、第４スイッチ２３ｂがオンとなり、第５スイッチ２４ｂがオフのままであるので、第２キャパシタ２８ｂは、第３電流源３０ｂとだけ接続され（小電流モード）、第３電流源３０ｂの出力電流（ｉＳ）による緩やかな放電を始める（図６の（ｄ））。その後、第２コンパレータ２７ｂの負極入力端子の電圧が所定の電圧Ｖｔｈ（正極入力端子の閾値電圧）まで下がったときに、第２コンパレータ２７ｂから、第２増幅後信号として、Ｈｉｇｈレベルが出力される（図６の（ｆ））。
【００５９】
このように、第１信号と第２信号とは、わずかな期間ｔ２の差をおいて、論理レベルが変化する（つまり、立ち上がる）波形であるが、その期間ｔ２においては、第１スルーレート制御回路２０ａでは、第１キャパシタ２８ａは、大電流モードによって（つまり、電流（ｉＳ＋ｉＬ）で）急激に放電し、一方、第２スルーレート制御回路２０ｂでは、第２キャパシタ２８ｂは、放電しない。そして、その後の期間ｔ３においては、第１スルーレート制御回路２０ａ及び第２スルーレート制御回路２０ｂでは、それぞれ、第１キャパシタ２８ａ及び第２キャパシタ２８ｂは、小電流モードによって（つまり、電流（ｉＳ）で）緩やかに放電する。
【００６０】
よって、第１コンパレータ２７ａの入力電圧（つまり、負極入力端子の電圧）が閾値電圧（つまり、正極入力端子の電圧Ｖｔｈ）に達するタイミングと、第２コンパレータ２７ｂの入力電圧（つまり、負極入力端子の電圧）が閾値電圧（つまり、正極入力端子の電圧Ｖｔｈ）に達するタイミングとの時間差（つまり、位相差）が、期間ｔ２よりも大きくなる。その結果、第１コンパレータ２７ａから出力される第１増幅後信号がＨｉｇｈになるタイミングと第２コンパレータ２７ｂから出力される第２増幅後信号がＨｉｇｈになるタイミングとの時間差（つまり、出力時間差Δｔｏｕｔ）は、期間ｔ２（入力時間差Δｔｉｎ）が増幅されたものとなる。
【００６１】
なお、上記例では、第１信号の論理レベルが先に変化し、その後に第２信号の論理レベルが変化する正の位相差が入力されたケースであったが、これとは逆に、第２信号の論理レベルが先に変化し、その後に第１信号の論理レベルが変化する負の位相差が入力されたケースであっても、第１スルーレート制御回路２０ａでの動作と第２スルーレート制御回路２０ｂでの動作が入れ替わるだけであり、同様の処理により、入力時間差（つまり、入力位相差）が増幅される。第１スルーレート制御回路２０ａ及び第２スルーレート制御回路２０ｂは、基本的に同様の構成を備えるからである。
【００６２】
次に、以上のように動作する時間差増幅回路１１の特性をより定量的に説明する。
【００６３】
図６から分かるように、入力時間差（つまり、第１信号及び第２信号の立ち上がりエッジの時間差、期間ｔ２）をΔｔｉｎ、出力時間差（つまり、第１増幅後信号及び第２増幅後信号の立ち上がりエッジの時間差）をΔｔｏｕｔとすると、その比である時間差増幅率Ｇｔは、以下の式１で表される。
【００６４】
【数１】
2020129947.tif 000003
【００６５】
つまり、時間差増幅率Ｇｔは、大電流モードにおける第１キャパシタ２８ａの放電電流（ｉＳ＋ｉＬ）と、小電流モードにおける第１キャパシタ２８ａ及び第２キャパシタ２８ｂの放電電流（ｉＳ）との比であるともいえる。
【００６６】
このように、時間差増幅率Ｇｔは、２つの電流源の出力電流比で決まる。そのために、温度特性の影響に強い時間差増幅率が実現され、時間差増幅回路１１を備えたＤＬＬ回路１０は、温度特性の影響に強い高分解能な位相調整を行うことができる。
【００６７】
なお、上記式１は、第１コンパレータ２７ａの入力電圧（つまり、負極入力端子の電圧）が、期間ｔ２（つまり、入力時間差Δｔｉｎ）内で、閾値電圧（つまり、正極入力端子の電圧Ｖｔｈ）に達しない場合、つまり、入力時間差が非飽和領域にある場合に成立する。
【００６８】
これに対して、第１コンパレータ２７ａの入力電圧（つまり、負極入力端子の電圧）が、期間ｔ２（つまり、入力時間差Δｔｉｎ）内で、閾値電圧（つまり、正極入力端子の電圧Ｖｔｈ）に達する場合、つまり、入力信号の時間差が飽和領域にある場合には、時間差増幅率Ｇｔは、以下の式２で表される。
【００６９】
【数２】
2020129947.tif 000004
【００７０】
つまり、時間差増幅率Ｇｔは、入力時間差Δｔｉｎに依存した値となる。
【００７１】
上記式１及び式２から分かるように、第１コンパレータ２７ａの入力電圧（つまり、負極入力端子の電圧）が、期間ｔ２（つまり、入力時間差Δｔｉｎ）内で、閾値電圧（つまり、正極入力端子の電圧Ｖｔｈ）に達するか否かによって、時間差増幅率Ｇｔは、入力時間差Δｔｉｎに依存しない値となるか（式１）、入力時間差Δｔｉｎに依存する値となる（式２）。つまり、時間差増幅回路１１は、非線形増幅を行う。
【００７２】
ここで、上述したように、時間差増幅回路１１は、正負の入力位相差に対して動作可能であり、第１コンパレータ２７ａの入力電圧（つまり、負極入力端子の電圧）が、期間ｔ２（つまり、入力時間差Δｔｉｎ）内で、閾値電圧（つまり、正極入力端子の電圧Ｖｔｈ）に達する場合には、線形増幅をする。つまり、次の式３が満たされる場合に、上記式１による線形増幅が行われる。
【００７３】
【数３】
2020129947.tif 000005
【００７４】
この式３から分かるように、第１閾値設定回路２６ａ及び第２閾値設定回路２６ｂによって第１コンパレータ２７ａ及び第２コンパレータ２７ｂの閾値電圧Ｖｔｈを設定することで、線形増幅となる入力時間差レンジを調整することができる。ここで、入力時間差レンジとは、時間差増幅回路１１が時間差を増幅できる時間差の範囲である。また、入力時間差レンジは、複数の電流源のそれぞれが出力する電流の値（ｉＳ及びｉＬ）に依存して定まるともいえる。
【００７５】
以上のように、本実施の形態に係るＤＬＬ回路１０は、入力された第１信号及び第２信号に対して、第１信号に含まれる論理レベルの変化点であるエッジと第２信号に含まれる論理レベルの変化点であるエッジとの時間差を増幅する処理を施し、得られた第１増幅後信号及び第２増幅後信号を出力する時間差増幅回路１１と、時間差増幅回路１１から出力された第１増幅後信号及び第２増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する位相比較回路１２と、位相比較回路１２から出力された位相差信号が示す位相差に依存する遅延量だけ第２信号を遅延させ、遅延後信号として出力する可変遅延回路１３とを備える。
【００７６】
これにより、２つ入力信号は、時間差増幅回路１１において時間差が増幅された後に、位相比較回路１２に入力される。よって、２つの入力信号の位相差が微小であっても、その位相差が位相比較回路１２の不感帯外にまで拡大されたうえで位相比較が行われるので、時間差増幅回路を備えない一般的なＤＬＬ回路１００に比べ、微小な位相差を調整することができるＤＬＬ回路１０が実現される。
【００７７】
なお、可変遅延回路１３は、位相差に対応する電流を出力するチャージポンプ回路１３ａと、チャージポンプ回路１３ａから出力された電流に応じて蓄電又は放電をするループフィルタ回路１３ｂと、ループフィルタ回路１３ｂが出力する電圧に応じて第２信号を遅延させる遅延調整回路１３ｃとで構成される。これにより、位相比較回路１２から出力された位相差信号が示す位相差に依存する遅延量だけ第２信号を遅延させ、遅延後信号として出力する可変遅延回路１３が実現される。
【００７８】
また、時間差増幅回路１１は、複数の電流源（第１電流源３０ａ、第２電流源３１ａ、第３電流源３０ｂ及び第４電流源３１ｂ）と、第１信号及び第２信号の論理レベルの組み合わせに応じて複数の電流源のうちの少なくとも２つを動作させる大電流モード及び複数の電流源の一つだけを動作させる小電流モードを切り替える制御回路（第１スルーレート制御回路２０ａ及び第２スルーレート制御回路２０ｂ）とを有する。これにより、使用する電流源の個数を動的に変更することによって入力時間差を増幅する時間差増幅回路１１が実現される。
【００７９】
また、時間差増幅回路１１による時間差の増幅率、及び、時間差増幅回路１１が時間差を線形増幅できる時間差の範囲である入力時間差レンジは、複数の電流源のそれぞれが出力する電流の値（ｉＳ及びｉＬ）に依存して定まる。これにより、時間差増幅回路１１での時間差増幅率及び入力時間差レンジは、時間差増幅回路１１内に設ける複数の電流源の出力電流によって、所望の値に設定することができる。
【００８０】
また、複数の電流源は、第１電流源３０ａ及び第２電流源３１ａを含み、制御回路は、第１スルーレート制御回路２０ａを含み、第１スルーレート制御回路２０ａは、第１キャパシタ２８ａと、第１信号の論理レベルに応じて第１キャパシタ２８ａと第１電流源３０ａ及び第２電流源３１ａとの接続をオンオフする第１スイッチ２３ａと、第２信号の論理レベルに応じて第２電流源３１ａを動作せるか否かを切り替える第２スイッチ２４ａとを含む。ここで、第１スルーレート制御回路２０ａは、さらに、第１コンパレータ２７ａと、第１信号の論理レベルに応じてオンオフを切り替える第３スイッチ２５ａとを含み、第１スイッチ２３ａの一端に第３スイッチ２５ａと第１キャパシタ２８ａと第１コンパレータ２７ａの第１入力端子（負極入力端子）とが接続され、第１スイッチ２３ａの他端に、第２スイッチ２４ａの一端と第１電流源３０ａとが接続され、第２スイッチ２４ａの他端に第２電流源３１ａが接続される。
【００８１】
これにより、第１電流源３０ａをオンさせたまま第２電流源３１ａをオンからオフに切り替えることで大電流モードから小電流モードに切り替わるので、２つの電流源の両方のオンオフを切り替える方法に比べ、連続した時間でスムーズに電流値が減少し、微小な時間差に対する増幅が可能になる。
【００８２】
そして、第１スルーレート制御回路２０ａは、さらに、第１コンパレータ２７ａの第２入力端子（正極入力端子）に所定の電圧を出力する第１閾値設定回路２６ａを含む。これにより、第１コンパレータ２７ａの閾値電圧Ｖｔｈを設定することで、線形増幅となる入力時間差レンジの調整が可能になる。
【００８３】
また、複数の電流源は、さらに、第３電流源３０ｂ及び第４電流源３１ｂを含み、制御回路は、さらに、第２スルーレート制御回路２０ｂを含み、第２スルーレート制御回路２０ｂは、第２キャパシタ２８ｂと、第２信号の論理レベルに応じて第２キャパシタ２８ｂと第３電流源３０ｂ及び第４電流源３１ｂとの接続をオンオフする第４スイッチ２３ｂと、第１信号の論理レベルに応じて第４電流源３１ｂを動作せるか否かを切り替える第５スイッチ２４ｂとを含む。ここで、第２スルーレート制御回路２０ｂは、さらに、第２コンパレータ２７ｂと、第２信号の論理レベルに応じてオンオフを切り替える第６スイッチ２５ｂとを含み、第４スイッチ２３ｂの一端に、第６スイッチ２５ｂと第２キャパシタ２８ｂと第２コンパレータ２７ｂの第１入力端子（負極入力端子）とが接続され、第４スイッチ２３ｂの他端に、第５スイッチ２４ｂの一端と第３電流源３０ｂとが接続され、第５スイッチ２４ｂの他端に第４電流源３１ｂが接続される。
【００８４】
これにより、第３電流源３０ｂをオンさせたまま第４電流源３１ｂをオンからオフに切り替えることで大電流モードから小電流モードに切り替わるので、２つの電流源の両方のオンオフを切り替える方法に比べ、連続した時間でスムーズに電流値が減少し、微小な時間差に対する増幅が可能になる。
【００８５】
また、第２スルーレート制御回路２０ｂは、さらに、第２コンパレータ２７ｂの第２入力端子（正極入力端子）に所定の電圧を出力する第２閾値設定回路２６ｂを含む。これにより、第２コンパレータ２７ｂの閾値電圧Ｖｔｈを設定することで、線形増幅となる入力時間差レンジの調整が可能になる。
【００８６】
（実施の形態２）
図８は、実施の形態２に係る測距撮像装置５０の構成を示すブロック図である。測距撮像装置５０は、撮像によって距離画像を生成する装置であり、ＤＬＬ回路１０ａ、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路５１、タイミング制御回路５２、受光部５３、露光駆動回路５４、垂直走査回路５５、列ＡＤコンバータ５６、信号処理回路５７、及び、出力インタフェース５８を備える。なお、本図には、測距撮像装置５０と連携して動作する光源４０及び光源駆動回路４１も併せて図示されている。
【００８７】
ＰＬＬ回路５１は、外部から入力されるクロックに同期したクロックをタイミング制御回路５２に供給する。
【００８８】
タイミング制御回路５２は、ＰＬＬ回路５１から供給されるクロックに同期して動作し、外部との間で水平駆動信号ＨＤ及び垂直駆動信号ＶＤをやりとりすることで、ＤＬＬ回路１０ａに対して発光及び露光の制御のためのクロック信号を供給する発光露光制御部５２ａと、垂直走査回路５５、列ＡＤコンバータ５６、信号処理回路５７及び出力インタフェース５８に対して制御信号を供給する撮像制御部５２ｂとを有する。
【００８９】
ＤＬＬ回路１０ａは、実施の形態１に係るＤＬＬ回路１０を２つ備える。一つのＤＬＬ回路１０は、タイミング制御回路５２から出力される発光のためのクロック信号を第２信号とし、光源駆動回路４１から出力される駆動信号を第１信号とし、遅延後信号を発光制御信号として光源駆動回路４１に出力する。もう一つのＤＬＬ回路１０は、タイミング制御回路５２から出力される露光のためのクロック信号を第２信号とし、露光駆動回路５４から出力される露光フィードバック信号を第１信号とし、遅延後信号を露光制御信号として露光駆動回路５４に出力する。
【００９０】
光源駆動回路４１は、ＤＬＬ回路１０ａから出力される発光制御信号に従って、光源４０から光を出射させるための駆動信号を光源４０及びＤＬＬ回路１０ａに出力する回路である。
【００９１】
光源４０は、光源駆動回路４１から駆動信号を受けると、測距の対象となる被写体に対して赤外光等の光を発するＬＥＤ等である。
【００９２】
露光駆動回路５４は、ＤＬＬ回路１０ａから出力される露光制御信号に従って、受光部５３に対して露光をさせるための駆動信号を受光部５３に供給するとともに、露光フィードバック信号としてＤＬＬ回路１０ａに出力する回路である。
【００９３】
受光部５３は、２次元状に受光素子を含む画素が配列された画素アレイである。
【００９４】
垂直走査回路５５は、受光部５３に対して、行ごとに、画素に蓄積された信号電荷を読み出すための制御信号を出力する回路である。
【００９５】
列ＡＤコンバータ５６は、受光部５３の各列に対応して設けられたＡ／Ｄコンバータで構成され、受光部５３の画素から読み出されたアナログの信号電荷をデジタル値に変換する回路である。
【００９６】
信号処理回路５７は、列ＡＤコンバータ５６から出力されたデジタル値を一時的に記憶し、測距のための演算を施すことで、受光部５３の画素ごとに被写体までの距離を算出し、距離画像を生成するプロセッサ及びメモリ等である。距離の算出は、例えば、光源４０からパルス光を出射させ、その反射光が戻ってくるまでの時間を受光部５３で測定することによって行うＴＯＦ（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）方式等によって行われる。
【００９７】
出力インタフェース５８は、信号処理回路５７で生成された距離画像を外部に出力するＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）等のインタフェース回路である。
【００９８】
以上のように構成される本実施の形態に係る測距撮像装置５０では、ＤＬＬ回路１０ａのフィードバックループ（遅延後信号を第１信号として入力させるための経路）の中に光源駆動回路４１が置かれ、微小な位相差調整を伴う高いタイミング精度で光源４０からのパルス光が連続して出射される。また、ＤＬＬ回路１０ａのフィードバックループ（遅延後信号を第１信号として入力させるための経路）の中に露光駆動回路５４が置かれ、微小な位相差調整を伴う高いタイミング精度で受光部５３での露光が行われる。
【００９９】
以上のように、本実施の形態に係る測距撮像装置５０は、光電変換を行う受光部５３と、実施の形態１に係るＤＬＬ回路１０ａと、ＤＬＬ回路１０ａに対して、第２信号を与えるタイミング制御回路５２とを備え、ＤＬＬ回路１０ａは、測距用の光源を駆動する光源駆動回路４１及び露光のために受光部５３を駆動する露光駆動回路５４の少なくとも一方に対して、遅延後信号を出力し、少なくとも一方から出力されるフィードバック信号を第１信号として受け取る。
【０１００】
これにより、微小な位相差を調整することができるＤＬＬ回路１０ａが用いられるので、高い精度で安定した測距を行うことができる測距撮像装置５０が実現される。
【０１０１】
以上、本開示に係るＤＬＬ回路、時間差増幅回路及び測距撮像装置について、実施の形態１及び２に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態に施したものや、実施の形態における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲内に含まれる。
【０１０２】
例えば、上記実施の形態では、時間差増幅回路１１は、一つのスルーレート制御回路について２つの電流源を有したが、これに限られず、３つ以上の電流源を有してもよい。大電流モードと小電流モードとで使用する電流源の個数を切り替えるように構成すればよい。
【０１０３】
また、上記実施の形態における時間差増幅回路１１では、第１電流源３０ａ及び第３電流源３０ｂそれぞれの出力電流がｉＳであり、第２電流源３１ａ及び第４電流源３１ｂそれぞれの出力電流がｉＬであったが、これら２つの出力電流の関係は、ｉＳ＝ｉＬであってもよいし、ｉＳ≠ｉＬであってもよい。いずれにしろ、２つ電流源を使用することで、１つの電流源を使用する場合よりも大きな電流を出力できる。
【０１０４】
また、上記実施の形態における時間差増幅回路１１は、予めキャパシタに充電された電荷を電流源で放電させることで時間差を増幅したが、これとは逆に、予め一定電圧を保持するキャパシタに対して電流源で充電することで時間差を増幅してもよい。
【０１０５】
また、上記実施の形態における時間差増幅回路１１は、第１閾値設定回路２６ａ及び第２閾値設定回路２６ｂのいずれもが閾値電圧Ｖｔｈを出力したが、必ずしも同じ閾値電圧Ｖｔｈを出力する必要はなく、正負の位相差に対する増幅率を考慮して、それぞれが出力する電圧を所望の値に設定すればよい。また、第１閾値設定回路２６ａ及び第２閾値設定回路２６ｂのいずれもが同じ閾値電圧を出力する場合には、第１閾値設定回路２６ａ及び第２閾値設定回路２６ｂを、共通の一つの閾値設定回路で実現してもよい。
【０１０６】
また、上記実施の形態における時間差増幅回路１１では、コンパレータの負極入力端子にキャパシタが接続され、正極入力端子に閾値設定回路が接続されたが、これとは逆に、コンパレータの負極入力端子に閾値設定回路が接続され、正極入力端子にキャパシタが接続されてもよい。そのようにしても、コンパレータから出力される増幅後信号の論理が反転されるだけであり、増幅後信号が示す情報は変わらない。
【産業上の利用可能性】
【０１０７】
本開示に係るＤＬＬ回路、時間差増幅回路及び測距撮像装置は、微小な位相差を調整することができるＤＬＬ回路、時間差増幅回路及び測距撮像装置として、例えば、車載用途など幅広い用途に有用である。
【符号の説明】
【０１０８】
１０、１０ａ、１００  ＤＬＬ回路
１１  時間差増幅回路
１２、１０１  位相比較回路
１３、１０２  可変遅延回路
１３ａ  チャージポンプ回路
１３ｂ  ループフィルタ回路
１３ｃ  遅延調整回路
２０ａ  第１スルーレート制御回路
２１ａ、２２ａ  第１インバータ
２３ａ  第１スイッチ
２４ａ  第２スイッチ
２５ａ  第３スイッチ
２６ａ  第１閾値設定回路
２７ａ  第１コンパレータ
２８ａ  第１キャパシタ
２０ｂ  第２スルーレート制御回路
２１ｂ、２２ｂ  第２インバータ
２３ｂ  第４スイッチ
２４ｂ  第５スイッチ
２５ｂ  第６スイッチ
２６ｂ  第２閾値設定回路
２７ｂ  第２コンパレータ
２８ｂ  第２キャパシタ
３０ａ  第１電流源
３１ａ  第２電流源
３０ｂ  第３電流源
３１ｂ  第４電流源
４０  光源
４１  光源駆動回路
５０  測距撮像装置
５１  ＰＬＬ回路
５２  タイミング制御回路
５２ａ  発光露光制御部
５２ｂ  撮像制御部
５３  受光部
５４  露光駆動回路
５５  垂直走査回路
５６  列ＡＤコンバータ
５７  信号処理回路
５８  出力インタフェース
【図１】
2020129947.tif 000006
【図２】
2020129947.tif 000007
【図３】
2020129947.tif 000008
【図４】
2020129947.tif 000009
【図５】
2020129947.tif 000010
【図６】
2020129947.tif 000011
【図７】
2020129947.tif 000012
【図８】
2020129947.tif 000013
【手続補正書】
【提出日】令和3年5月7日(2021.5.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
時間差増幅率と入力時間差レンジとを設定するための複数の電流源を有し、入力された第１信号及び第２信号に対して、前記複数の電流源を用いて、前記第１信号に含まれる論理レベルの変化点であるエッジと前記第２信号に含まれる論理レベルの変化点であるエッジとの時間差を増幅する処理を施し、得られた第１増幅後信号及び第２増幅後信号を出力する時間差増幅回路と、
前記時間差増幅回路から出力された前記第１増幅後信号及び前記第２増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する位相比較回路と、
前記位相比較回路から出力された前記位相差信号が示す位相差に依存する遅延量だけ前記第２信号を遅延させ、遅延後信号として出力する可変遅延回路と
を備えるＤＬＬ（Ｄｅｌａｙ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路。
【請求項２】
前記可変遅延回路は、
前記位相差に対応する電流を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力された電流に応じて蓄電又は放電をするループフィルタ回路と、
前記ループフィルタ回路が出力する電圧に応じて前記第２信号を遅延させる遅延調整回路とを有する
請求項１記載のＤＬＬ回路。
【請求項３】
前記時間差増幅回路は、さらに、
前記第１信号及び前記第２信号の論理レベルの組み合わせに応じて、前記複数の電流源のうちの少なくとも２つを動作させる大電流モード及び前記複数の電流源の一つだけを動作させる小電流モードを切り替える制御回路を有する
請求項１記載のＤＬＬ回路。
【請求項４】
前記時間差増幅率、及び、前記入力時間差レンジは、前記複数の電流源のそれぞれが出力する電流の値に依存して定まり、前記入力時間差レンジは、前記時間差増幅回路が前記時間差を線形増幅できる前記時間差の範囲である
請求項３記載のＤＬＬ回路。
【請求項５】
前記複数の電流源は、第１電流源及び第２電流源を含み、
前記制御回路は、第１スルーレート制御回路を含み、
前記第１スルーレート制御回路は、
第１キャパシタと、
前記第１信号の論理レベルに応じて、前記第１キャパシタと前記第１電流源及び前記第２電流源との接続をオンオフする第１スイッチと、
前記第２信号の論理レベルに応じて、前記第２電流源を動作せるか否かを切り替える第２スイッチとを含む
請求項３又は４記載のＤＬＬ回路。
【請求項６】
前記第１スルーレート制御回路は、さらに、
第１コンパレータと、
前記第１信号の論理レベルに応じてオンオフを切り替える第３スイッチとを含み、
前記第１スイッチの一端に、前記第３スイッチと、前記第１キャパシタと、前記第１コンパレータの第１入力端子とが接続され、
前記第１スイッチの他端に、前記第２スイッチの一端と、前記第１電流源とが接続され、
前記第２スイッチの他端に、前記第２電流源が接続される
請求項５記載のＤＬＬ回路。
【請求項７】
前記第１スルーレート制御回路は、さらに、前記第１コンパレータの第２入力端子に所定の電圧を出力する第１閾値設定回路を含む
請求項６記載のＤＬＬ回路。
【請求項８】
前記複数の電流源は、さらに、第３電流源及び第４電流源を含み、
前記制御回路は、さらに、第２スルーレート制御回路を含み、
前記第２スルーレート制御回路は、
第２キャパシタと、
前記第２信号の論理レベルに応じて、前記第２キャパシタと前記第３電流源及び前記第４電流源との接続をオンオフする第４スイッチと、
前記第１信号の論理レベルに応じて、前記第４電流源を動作せるか否かを切り替える第５スイッチとを含む
請求項３〜７のいずれか１項に記載のＤＬＬ回路。
【請求項９】
前記第２スルーレート制御回路は、さらに、
第２コンパレータと、
前記第２信号の論理レベルに応じてオンオフを切り替える第６スイッチとを含み、
前記第４スイッチの一端に、前記第６スイッチと、前記第２キャパシタと、前記第２コンパレータの第１入力端子とが接続され、
前記第４スイッチの他端に、前記第５スイッチの一端と、前記第３電流源とが接続され、
前記第５スイッチの他端に、前記第４電流源が接続される
請求項８記載のＤＬＬ回路。
【請求項１０】
前記第２スルーレート制御回路は、さらに、前記第２コンパレータの第２入力端子に所定の電圧を出力する第２閾値設定回路を含む
請求項９記載のＤＬＬ回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載のＤＬＬ回路が備える時間差増幅回路。
【請求項１２】
光電変換を行う受光部と、
請求項１〜１０のいずれか１項に記載のＤＬＬ回路と、
前記ＤＬＬ回路に対して、前記第２信号を与えるタイミング制御回路とを備え、
前記ＤＬＬ回路は、測距用の光源を駆動する光源駆動回路及び露光のために前記受光部を駆動する露光駆動回路の少なくとも一方に対して、前記遅延後信号を出力し、前記少なくとも一方から出力されるフィードバック信号を前記第１信号として受け取る
測距撮像装置。
【国際調査報告】
2020129947.tif 000014
2020129947.tif 000015
2020129947.tif 000016
2020129947.tif 000017