(57)【要約】  太陽電池の製造プロセスの簡略化が可能な太陽電池の製造方法を提供する。太陽電池の製造方法は、（Ａ１）半導体基板１１の裏面側に、第１半導体層材料膜を形成する工程と、（Ａ２）マスクを用いて、第１領域７における第１半導体層材料膜上に選択的に、リフトオフ層を形成する工程と、（Ａ３）リフトオフ層をマスクとして用いて、水素プラズマエッチングによって、第２領域８における第１半導体層材料膜を除去することにより、第１領域７に、パターン化された第１半導体層２５を形成する工程と、（Ａ４）第１領域７におけるリフトオフ層上および第２領域８に、第２半導体層材料膜を形成する工程と、（Ａ５）エッチング溶液を用いたエッチングによって、リフトオフ層を除去することにより、第１領域７における第２半導体層材料膜を除去し、第２領域８に、パターン化された第２半導体層３５を形成する工程とを含む。
2020137582.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
前記半導体基板の前記他方主面側に、前記第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、
第１マスクを用いて、前記第１領域における前記第１導電型半導体層の材料膜の上に選択的に、リフトオフ層を形成するリフトオフ層形成工程と、
前記リフトオフ層を第２マスクとして用いて、水素プラズマエッチングによって、前記第２領域における前記第１導電型半導体層の材料膜を除去することにより、前記第１領域に、パターン化された前記第１導電型半導体層を形成する第１半導体層形成工程と、
前記第１領域における前記リフトオフ層の上および前記第２領域に、前記第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、
エッチング溶液を用いたエッチングによって、前記リフトオフ層を除去することにより、前記第１領域における前記第２導電型半導体層の材料膜を除去し、前記第２領域に、パターン化された前記第２導電型半導体層を形成する第２半導体層形成工程と、
を含む、太陽電池の製造方法。
【請求項２】
前記第１半導体層材料膜形成工程、前記リフトオフ層形成工程、前記第１半導体層形成工程および前記第２半導体層材料膜形成工程は、大気開放されずに順に行われる、請求項１に記載の太陽電池の製造方法。
【請求項３】
前記第１半導体層材料膜形成工程の前に、
前記半導体基板の前記一方主面側に、パッシベーション層を形成するパッシベーション層形成工程と、
前記パッシベーション層の上に、光学調整層を形成する光学調整層形成工程と、
を含み、
前記パッシベーション層形成工程、前記光学調整層形成工程、前記第１半導体層材料膜形成工程、前記リフトオフ層形成工程、前記第１半導体層形成工程および前記第２半導体層材料膜形成工程は、大気開放されずに順に行われる、
請求項２に記載の太陽電池の製造方法。
【請求項４】
前記第１半導体層材料膜形成工程、前記リフトオフ層形成工程、前記第１半導体層形成工程および前記第２半導体層材料膜形成工程では、前記半導体基板をホールドする基板トレイを用い、
前記基板トレイは、前記半導体基板の側面側および前記半導体基板の前記他方主面側の周縁領域を被覆し、前記半導体基板の前記他方主面側の前記第１領域および前記第２領域を露出するように構成される、
請求項１または２に記載の太陽電池の製造方法。
【請求項５】
前記パッシベーション層形成工程、前記光学調整層形成工程、前記第１半導体層材料膜形成工程、前記リフトオフ層形成工程、前記第１半導体層形成工程および前記第２半導体層材料膜形成工程では、前記半導体基板をホールドする基板トレイを用い、
前記基板トレイは、前記半導体基板の側面側および前記半導体基板の前記他方主面側の周縁領域を被覆し、前記半導体基板の前記一方主面側を露出するとともに、前記半導体基板の前記他方主面側の前記第１領域および前記第２領域を露出するように構成されている、
請求項３に記載の太陽電池の製造方法。
【請求項６】
前記リフトオフ層は、酸化珪素を主成分とする材料を含み、波長６３２ｎｍの光に対して１．４５以上１．９０以下の屈折率を有する、請求項１〜５のいずれか１項に記載の太陽電池の製造方法。
【請求項７】
前記リフトオフ層は、窒化珪素を主成分とする材料を含み、波長６３２ｎｍの光に対して１．６０以上２．１０以下の屈折率を有する、請求項１〜５のいずれか１項に記載の太陽電池の製造方法。
【請求項８】
請求項２に記載の太陽電池の製造方法で用いられる太陽電池の製造装置であって、
前記第１半導体層材料膜形成工程、前記リフトオフ層形成工程、前記第１半導体層形成工程および前記第２半導体層材料膜形成工程を、大気開放せずに順に行う真空チャンバを備える、太陽電池の製造装置。
【請求項９】
請求項３に記載の太陽電池の製造方法で用いられる太陽電池の製造装置であって、
前記パッシベーション層形成工程、前記光学調整層形成工程、前記第１半導体層材料膜形成工程、前記リフトオフ層形成工程、前記第１半導体層形成工程および前記第２半導体層材料膜形成工程を、大気開放せずに順に行う真空チャンバを備える、太陽電池の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法、およびその太陽電池の製造方法で用いられる太陽電池の製造装置に関する。
【背景技術】
【０００２】
半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。【０００３】
特許文献１に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部に順に積層された第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−７５５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、第１導電型半導体層のパターニング（１回目のパターニング）および第２導電型半導体層のパターニング（２回目のパターニング）において、フォトリソグラフィ技術を用いたエッチング法が用いられる。しかし、フォトリソグラフィ技術を用いたエッチング法では、例えばスピンコート法によるフォトレジスト塗布、フォトレジスト焼成、フォトレジスト露光、フォトレジスト現像、フォトレジストをマスクとして用いた半導体層のエッチング、およびフォトレジスト剥離のプロセスが必要であり、プロセスが複雑であった。【０００６】
この点に関し、特許文献１には、２回目のパターニングにおいて、リフトオフ層（犠牲層）を用いたリフトオフ法により、パターニングのプロセスの簡略化を図る技術が記載されている。しかし、特許文献１には、１回目のパターニングのプロセスの簡略化について考慮されていない。【０００７】
本発明は、太陽電池の製造プロセスの簡略化が可能な太陽電池の製造方法および太陽電池の製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る太陽電池の製造方法は、半導体基板と、半導体基板の一方主面側と反対側の他方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１電極層と、半導体基板の他方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、（Ａ１）半導体基板の他方主面側に、第１導電型半導体層の材料膜を形成する第１半導体層材料膜形成工程と、（Ａ２）第１マスクを用いて、第１領域における第１導電型半導体層の材料膜の上に選択的に、リフトオフ層を形成するリフトオフ層形成工程と、（Ａ３）リフトオフ層を第２マスクとして用いて、水素プラズマエッチングによって、第２領域における第１導電型半導体層の材料膜を除去することにより、第１領域に、パターン化された第１導電型半導体層を形成する第１半導体層形成工程と、（Ａ４）第１領域におけるリフトオフ層の上および第２領域に、第２導電型半導体層の材料膜を形成する第２半導体層材料膜形成工程と、（Ａ５）エッチング溶液を用いたエッチングによって、リフトオフ層を除去することにより、第１領域における第２導電型半導体層の材料膜を除去し、第２領域に、パターン化された第２導電型半導体層を形成する第２半導体層形成工程と、を含む。【０００９】
本発明に係る太陽電池の製造装置は、上記の太陽電池の製造方法で用いられる太陽電池の製造装置であって、第１半導体層材料膜形成工程、リフトオフ層形成工程、第１半導体層形成工程および第２半導体層材料膜形成工程を、大気開放せずに順に行う真空チャンバを備える。
【発明の効果】
【００１０】
本発明によれば、太陽電池の製造プロセスの簡略化が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る太陽電池を裏面側からみた図である。
【図２】図１の太陽電池におけるII-II線断面図である。
【図３Ａ】本実施形態に係る太陽電池の製造方法におけるパッシベーション層形成工程および光学調整層形成工程を示す図である。
【図３Ｂ】本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程を示す図である。
【図３Ｃ】本実施形態に係る太陽電池の製造方法におけるリフトオフ層形成工程を示す図である。
【図３Ｄ】本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。
【図３Ｅ】本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。
【図３Ｆ】本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。
【図４】本実施形態に係る太陽電池の製造装置の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
【００１３】
（太陽電池）
図１は、本実施形態に係る太陽電池を裏面側からみた図である。図１に示す太陽電池１は、裏面電極型（バックコンタクト型）の太陽電池である。太陽電池１は、２つの主面を備えるｎ型（第２導電型）半導体基板１１を備え、半導体基板１１の一方の主面において第１領域７と第２領域８とを有する。
【００１４】
第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向（Ｘ方向）に交差する第２方向（Ｙ方向）に延在する。
同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
フィンガー部７ｆとフィンガー部８ｆとは、第１方向（Ｘ方向）に交互に設けられている。
なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。
【００１５】
図２は、図１の太陽電池におけるII−II線断面図である。図２に示すように、太陽電池１は、半導体基板１１と、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層されたパッシベーション層１３および光学調整層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（第１領域７）に順に積層されたパッシベーション層２３、ｐ型（第１導電型）半導体層２５および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（第２領域８）に順に積層されたパッシベーション層３３、ｎ型（第２導電型）半導体層３５、および第２電極層３７を備える。
【００１６】
半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。
半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
【００１７】
パッシベーション層１３は、半導体基板１１の受光面側に形成されている。パッシベーション層２３は、半導体基板１１の裏面側の第１領域７に形成されている。パッシベーション層３３は、半導体基板１１の裏面側の第２領域８に形成されている。パッシベーション層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコンを主成分とする材料で形成される。
パッシベーション層１３，２３，３３は、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
【００１８】
光学調整層１５は、半導体基板１１の受光面側のパッシベーション層１３上に形成されている。光学調整層１５は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板１１の受光面側およびパッシベーション層１３を保護する保護層として機能する。光学調整層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。
【００１９】
ｐ型半導体層２５は、パッシベーション層２３上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。ｐ型半導体層２５は、例えばアモルファスシリコン材料で形成される。ｐ型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパントがドープされたｐ型の半導体層である。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
【００２０】
ｎ型半導体層３５は、パッシベーション層３３上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。ｎ型半導体層３５は、例えばアモルファスシリコン材料で形成される。ｎ型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型半導体層である。
【００２１】
第１電極層２７は、ｐ型半導体層２５上に形成されており、第２電極層３７は、ｎ型半導体層３５上に形成されている。
第１電極層２７は、ｐ型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、ｎ型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
透明電極層２８，３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）が挙げられる。金属電極層２９，３９は、銀等の金属粉末を含有する導電性ペースト材料で形成される。
【００２２】
（太陽電池の製造方法）
次に、図３Ａ〜図３Ｆを参照して、図１および図２に示す本実施形態の太陽電池１の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池の製造方法におけるパッシベーション層形成工程および光学調整層形成工程を示す図であり、図３Ｂは、本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程を示す図である。図３Ｃは、本実施形態に係る太陽電池の製造方法におけるリフトオフ層形成工程を示す図であり、図３Ｄは、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。図３Ｅは、本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図であり、図３Ｆは、本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。
【００２３】
パッシベーション層形成工程、光学調整層形成工程、第１半導体層材料膜形成工程、リフトオフ層形成工程、第１半導体層形成工程、および第２半導体層材料膜形成工程は、例えばＣＶＤ法（化学気相堆積法）を用いて、後述するＣＶＤ装置の真空チャンバ内で、大気開放されることなくインラインで順に行われると好ましい。
なお、少なくとも第１半導体層材料膜形成工程、リフトオフ層形成工程、第１半導体層形成工程、および第２半導体層材料膜形成工程が、大気開放されることなくインラインで順に行われればよく、パッシベーション層形成工程および光学調整層形成工程では、大気開放されてもよい。
【００２４】
本実施形態の太陽電池の製造方法における各工程、主にパッシベーション層形成工程、光学調整層形成工程、第１半導体層材料膜形成工程、リフトオフ層形成工程、第１半導体層形成工程および第２半導体層材料膜形成工程では、半導体基板１１をホールドする基板トレイを用いる。
【００２５】
図３Ａに示すように、基板トレイ３は、半導体基板１１の受光面側および裏面側に開口を有する両面開口型のトレイである。基板トレイ３は、半導体基板１１の受光面側を露出するとともに、半導体基板１１の裏面側の第１領域７および第２領域８を露出するように構成されている。
基板トレイ３は、半導体基板１１の側面側、および半導体基板１１の裏面側の周縁領域を被覆するように構成されている。これにより、半導体基板１１の側面側、および半導体基板１１の裏面側の周縁領域への製膜ガスの回り込みが抑制される。
なお、両面開口型の基板トレイ３を用いる場合、ＣＶＤ法による製膜時、半導体基板１１を加熱してもよい。例えばヒーター（加熱手段）を用いて、半導体基板１１の受光面側の製膜時には裏面側から半導体基板１１を加熱し、半導体基板１１の裏面側の製膜時には受光面側から半導体基板１１を加熱してもよい。これにより、半導体基板１１を均一に加熱することができ、半導体基板１１の均熱性を高めることができる。その結果、均一かつ均質な膜形成が可能となり、太陽電池の性能向上が期待される。
【００２６】
まず、図３Ａに示すように、例えばＣＶＤ法を用いて、半導体基板１１の受光面側の全面に、パッシベーション層１３を積層（製膜）する（パッシベーション層形成工程）。次に、例えばＣＶＤ法を用いて、半導体基板１１の受光面側のパッシベーション層１３上の全面に、光学調整層１５を積層（製膜）する（光学調整層形成工程）。
【００２７】
次に、図３Ｂに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、パッシベーション層材料膜２３Ｚおよびｐ型半導体層材料膜２５Ｚを順に積層（製膜）する（第１半導体層材料膜形成工程）。
【００２８】
次に、図３Ｃに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の第１領域７におけるパッシベーション層材料膜２３Ｚおよびｐ型半導体層材料膜２５Ｚ上に、リフトオフ層（リフトオフ層）４０を積層（製膜）する。このとき、半導体基板１１の裏面側の第２領域８に対応する位置に配置されたマスク（第１マスク）４３を用いて、第１領域７に選択的にリフトオフ層４０を形成する（リフトオフ層形成工程）。
【００２９】
リフトオフ層４０は、酸化珪素（ＳｉＯ）または窒化珪素（ＳｉＮ）を主成分とする材料で形成される。リフトオフ層４０は、酸化珪素を主成分とする材料を含む場合、波長６３２ｎｍの光に対して１．４５以上１．９０以下の屈折率を有すると好ましく、１．５０以上１．８０以下の屈折率を有するとより好ましく、１．５５以上１．７２以下の屈折率を有すると更に好ましい。
一方、リフトオフ層４０は、窒化珪素を主成分とする材料を含む場合、波長６３２ｎｍの光に対して１．６０以上２．１０以下の屈折率を有すると好ましく、１．７０以上２．００以下の屈折率を有するとより好ましく、１．８０以上１．９５以下の屈折率を有すると更に好ましい。
【００３０】
屈折率は、珪素の含有量に依存し、後述するリフトオフ層のエッチング速度に影響を与える因子である。これにより、リフトオフ層エッチング工程（リフトオフ工程）でのリフトオフが容易に進行する。
なお、上記の屈折率は、分光エリプソメトリ測定における誘電関数からフィッティングを行い、波長６３２ｎｍの光における数値を抽出した値である。
【００３１】
マスク４３は、例えば金属材料を含むマスクである。
【００３２】
次に、図３Ｄに示すように、リフトオフ層４０をマスク（第２マスク）として用いて、水素プラズマエッチングによって、半導体基板１１の裏面側の第２領域８における真性半導体層材料膜２３Ｚおよびｐ型半導体層材料膜２５Ｚを除去する。これにより、半導体基板１１の裏面側の第１領域７に、パターン化された真性半導体層２３およびｐ型半導体層２５を形成する（第１半導体層形成工程）。
この際、半導体基板１１の裏面側の第２領域８における真性半導体層材料膜２３Ｚの一部または全部を残すように、水素プラズマエッチングを行ってもよい。
【００３３】
例えば、水素プラズマエッチングでは、真空チャンバ内に水素を主成分とするガスを導入しながら、プラズマ放電を行う。主成分とは、真空チャンバに導入されるガスの全量に対して、水素（Ｈ２）が９０体積％以上であることを示している。この水素の体積比率は９５％以上であるとより好ましい。水素以外の導入ガス種としては、ＳｉＨ４またはＣＨ４等が挙げられる。
【００３４】
次に、図３Ｅに示すように、例えばＣＶＤ法を用いて、半導体基板１１の裏面側の全面に、すなわち第２領域８における露出した半導体基板１１上および第１領域７におけるリフトオフ層４０上に、パッシベーション層材料膜３３Ｚおよびｎ型半導体層材料膜３５Ｚを順に積層（製膜）する（第２半導体層材料膜形成工程）。
なお、第１半導体層形成工程において、半導体基板１１の裏面側の第２領域８における真性半導体層材料膜２３Ｚの全部が残る場合、パッシベーション層材料膜の積層（製膜）を行わなくてもよい。また、第１半導体層形成工程において、半導体基板１１の裏面側の第２領域８における真性半導体層材料膜２３Ｚの一部が残る場合、除去された分だけパッシベーション層材料膜の積層（製膜）を行えばよい。
【００３５】
次に、図３Ｆに示すように、リフトオフ層を用いたリフトオフ法を利用して、半導体基板１１の裏面側の第１領域７におけるパッシベーション層材料膜３３Ｚおよびｎ型半導体層材料膜３５Ｚを除去する。具体的には、エッチング溶液を用いたエッチングによって、リフトオフ層４０を除去することにより、リフトオフ層４０上のパッシベーション層材料膜３３Ｚおよびｎ型半導体層材料膜３５Ｚを除去する。リフトオフ層４０のエッチング溶液としては、例えばフッ酸等の酸性溶液が用いられる。これにより、第２領域８に、パターン化されたパッシベーション層３３およびｎ型半導体層３５を形成する（第２半導体層形成工程）。
【００３６】
次に、半導体基板１１の裏面側に、第１電極層２７および第２電極層３７を形成する（電極層形成工程）。
具体的には、例えばスパッタリング法等のＰＶＤ法（物理気相成長法）を用いて、半導体基板１１の裏面側の全面に、透明電極層材料膜を積層（製膜）する。その後、例えばエッチングペーストを用いたエッチング法を用いて、透明電極層材料膜の一部を除去することにより、透明電極層２８，３８のパターニングを行う。透明電極層材料膜に対するエッチング溶液としては、例えば塩酸または塩化第二鉄水溶液が用いられる。
その後、例えばパターン印刷法または塗布法を用いて、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成することにより、第１電極層２７および第２電極層３７を形成する。
【００３７】
以上の工程により、図１および図２に示す本実施形態の裏面電極型の太陽電池１が完成する。
【００３８】
（太陽電池の製造装置）
次に、本実施形態の太陽電池の製造方法で用いられる太陽電池の製造装置の一例について説明する。
図４は、本実施形態に係る太陽電池の製造装置の一例を示す断面図（模式図）である。図４に示す太陽電池の製造装置１００は、半導体基板１１を水平に配置する例えば水平型のプラズマＣＶＤ装置である。なお、本実施形態の特徴は、半導体基板を垂直に配置する例えば垂直型のプラズマＣＶＤ装置に適用されてもよい。また、本実施形態の特徴は、プラズマＣＶＤ装置に限定されず、真空チャンバを備える種々の太陽電池の製造装置に適用されうる。
【００３９】
図４では、一方向に２つの半導体基板１１を配列する基板トレイ３を簡略化して例示したが、実施には基板トレイ３は２次元状に複数の半導体基板１１を配列するように構成される。
【００４０】
太陽電池の製造装置１００は、真空チャンバ１１０を備える。真空チャンバ１１０内は、半導体基板１１を搭載する基板トレイ３を配置するときに、仕切り１１５によって仕切られた２つの第１空間１１１および第２空間１１２を構成する。
【００４１】
第１空間１１１側には、製膜ガスの供給口１２１と排気口１２３とが形成されている。また、第１空間１１１側には、プラズマ放電のための電極１４１が配置されている。
同様に、第２空間１１２側には、製膜ガスの供給口１３１と排気口１３３とが形成されている。また、第２空間１１２側には、プラズマ放電のための電極１４２が配置されている。
また、第１空間１１１側および第２空間１１２側には、上述したように半導体基板１１を加熱する加熱手段（図示省略）が配置されていてもよい。例えば、加熱手段は、両面開口型の基板トレイ３の開口を介して、半導体基板１１の製膜面と反対側の面を加熱するように配置されてもよい。
【００４２】
このような構成により、上述したパッシベーション層形成工程、光学調整層形成工程、第１半導体層材料膜形成工程、リフトオフ層形成工程、第１半導体層形成工程および第２半導体層材料膜形成工程を、大気開放することなく、すなわち半導体基板１１を大気に晒すことなく、順に行うことができる。
【００４３】
なお、太陽電池の製造装置は、上述した工程ごとに仕切られた複数の真空チャンバを備え、大気開放することなく、すなわち半導体基板１１を大気に晒すことなく、複数の真空チャンバに対して半導体基板１１を相対的に移動させて、上述した工程を順に行うように構成されてもよい。
【００４４】
ここで、従来の太陽電池の製造方法では、第１導電型半導体層を形成する際、
（Ａ１）半導体基板の裏面側に、第１導電型半導体層の材料膜を形成し（第１半導体層材料膜形成工程）、
（Ａ２’）第１導電型半導体層材料膜上の全面に、リフトオフ層を形成し（リフトオフ層形成工程）、
（Ａ３’）レジストを用いて、第２領域におけるリフトオフ層および第１導電型半導体層の材料膜を除去することにより、第１領域に、パターン化された第１導電型半導体層およびリフトオフ層を形成し（第１半導体層形成工程：パターニングプロセス：レジストをウェットプロセスで形成するため大気開放必要）、
（Ａ１１）レジスト除去溶液を用いて、レジストを除去し（レジスト除去工程：レジスト除去溶液を用いるため大気開放必要）、
（Ａ１２）洗浄液を用いて、第２領域における露出した半導体基板の表面を洗浄する（洗浄工程：洗浄液を用いるため大気開放必要）、
を含む。
【００４５】
これに対して、本実施形態の太陽電池の製造方法によれば、第１導電型半導体層２５を形成する際、
（Ａ１）半導体基板１１の裏面側に、第１導電型半導体層材料膜２５Ｚを形成し（第１半導体層材料膜形成工程）、
（Ａ２）マスク４３を用いて、第１領域７における第１導電型半導体層材料膜２５Ｚの上に選択的に、リフトオフ層４０を形成し（リフトオフ層形成工程）、
（Ａ３）リフトオフ層４０をマスクとして用いて、水素プラズマエッチングによって、第２領域８における第１導電型半導体層材料膜２５Ｚを除去することにより、第１領域７に、パターン化された第１導電型半導体層２５を形成する（第１半導体層形成工程）。
このように、（Ａ２）リフトオフ層形成工程において、マスク４３を用いて、第１領域７における第１導電型半導体層材料膜２５Ｚの上に選択的に、リフトオフ層４０を形成し、（Ａ３）第１半導体層形成工程において、リフトオフ層４０をマスクとして用いて、水素プラズマエッチングによって、第２領域８における第１導電型半導体層材料膜２５Ｚを除去することにより、（Ａ３’）マスクを用いたレジスト形成工程（例えばフォトリソグラフィ技術を用いたエッチング法では、例えばスピンコート法によるフォトレジスト塗布、フォトレジスト焼成、フォトレジスト露光、およびフォトレジスト現像）、（Ａ１１）レジスト除去工程および（Ａ１２）洗浄工程を削減できる。
これにより、太陽電池の製造プロセスの簡略化、短縮化が可能となり、その結果、太陽電池の低コスト化、生産性向上が達成される。
【００４６】
ここで、従来の太陽電池の製造方法では、
（Ａ３’）第１半導体層形成工程におけるパターニングプロセス（ウェットプロセス）
（Ａ１１）レジスト除去工程、
（Ａ１２）洗浄工程、
において、大気開放する必要があった。
これにより、半導体基板の表面に異物（contamination、dust）または汚れが付着することにより、後に形成される第２領域のパッシベーション層にピンホールが生じ、その結果、太陽電池の性能が低下することが考えられる。
また、大気開放時のハンドリングにより、半導体基板にダメージが生じ、その結果、太陽電池の性能が低下することが考えられる。
【００４７】
これに対して、本実施形態の太陽電池の製造方法によれば、
（Ａ１）第１半導体層材料膜形成工程、（Ａ２）リフトオフ層形成工程、（Ａ３）第１半導体層形成工程および（Ａ４）第２半導体層材料膜形成工程を、大気開放することなく、インライン（In line）で順に行うことができる。
これにより、半導体基板１１の表面に異物（contamination、dust）または汚れが付着することを抑制でき、太陽電池１の性能低下を抑制できる。
また、大気開放時のハンドリングに起因して、半導体基板１１にダメージが生じることがなく、太陽電池１の性能低下を防止できる。
【００４８】
また、本実施形態の太陽電池の製造方法によれば、第１半導体層材料膜形成工程の前の（Ｂ１）パッシベーション層形成工程および（Ｂ２）光学調整層形成工程をも、大気開放することなく、インライン（In line）で順に行うことができる。
これにより、半導体基板１１の表面に異物（contamination、dust）または汚れが付着することを抑制でき、太陽電池１の性能低下を抑制できる。
また、大気開放時のハンドリングに起因して、半導体基板１１にダメージが生じることがなく、太陽電池１の性能低下を防止できる。
【００４９】
ここで、従来のように、フォトリソグラフィ技術を用いたエッチング法を用いて、第１導電型半導体層のパターニング（１回目のパターニング）および第２導電型半導体層のパターニング（２回目のパターニング）を行う場合、レジストを形成する際にマスクの位置合わせが２回必要であり、高い位置合わせ精度が要求される。
【００５０】
これに対して、本実施形態の太陽電池の製造方法によれば、マスクの位置合わせとしては、（Ａ２）リフトオフ層形成工程におけるマスク４３の位置合わせのみであり、マスクの位置合わせ回数が削減される。
また、第２半導体層材料膜形成工程および第２半導体層形成工程では、リフトオフ層４０を用いたリフトオフ法を用いて、換言すれば、マスク４３を用いて形成したリフトオフ層４０をマスクのように利用して、第２導電型半導体層３５を形成するため、マスク４３の位置合わせ精度は比較的に低くてもよい。
【００５１】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、第１導電型半導体層２５をｐ型半導体層、第２導電型半導体層３５をｎ型半導体層としたが、第１導電型半導体層２５をｎ型半導体層、第２導電型半導体層３５をｐ型半導体層に置き換えてもよい。
【００５２】
また、上述した実施形態では、図２に示すようにヘテロ接合型の太陽電池１の製造方法を例示したが、本発明の特徴は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池の製造方法に適用可能である。
【００５３】
また、上述した実施形態では、半導体基板１１としてｎ型半導体基板を例示したが、半導体基板１１は、結晶シリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型半導体基板であってもよい。
【００５４】
また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
【符号の説明】
【００５５】
１  太陽電池
７  第１領域
７ｂ，８ｂ  バスバー部
７ｆ，８ｆ  フィンガー部
８  第２領域
１１  半導体基板
１３  パッシベーション層
１５  光学調整層
２３  パッシベーション層
２３Ｚ，３３Ｚ  パッシベーション層材料膜
２５  第１導電型半導体層
２５Ｚ  第１導電型半導体層材料膜
２７  第１電極層
２８，３８  透明電極層
２９，３９  金属電極層
３３  パッシベーション層
３５  第２導電型半導体層
３５Ｚ  第２導電型半導体層材料膜
３７  第２電極層
４０  リフトオフ層（第２マスク）
４３  第１マスク
【図１】
2020137582.tif 000003
【図２】
2020137582.tif 000004
【図３Ａ】
2020137582.tif 000005
【図３Ｂ】
2020137582.tif 000006
【図３Ｃ】
2020137582.tif 000007
【図３Ｄ】
2020137582.tif 000008
【図３Ｅ】
2020137582.tif 000009
【図３Ｆ】
2020137582.tif 000010
【図４】
2020137582.tif 000011
【国際調査報告】
2020137582.tif 000012
2020137582.tif 000013
2020137582.tif 000014
2020137582.tif 000015
2020137582.tif 000016
2020137582.tif 000017