(57)【要約】  外部磁場が不要な垂直磁化タイプの３端子型ＳＯＴ−ＭＲＡＭを提供する。  第１磁性層（３）／非磁性スペーサー層（４）／記録層（Ａ１）を順に配置し、チャネル層（Ｃ）に第１磁性層（３）及び非磁性スペーサー層（４）備えた磁気抵抗効果素子。
2019159962.tif 000002
【特許請求の範囲】
【請求項１】
チャネル層（Ｃ）と、
前記チャネル層（Ｃ）に隣接して設けられ、強磁性体を含む記録層（Ａ１）と、
を備え、
前記チャネル層（Ｃ）は、第１磁性層（３）及び非磁性スペーサー層（４）を含み、前記非磁性スペーサー層（４）は前記記録層（Ａ１）に隣接して設けられ、前記第１磁性層（３）は前記非磁性スペーサー層（４）の前記記録層（Ａ１）とは反対側に隣接して設けられ、
前記記録層（Ａ１）は、膜面垂直方向に磁化容易軸を有し、
前記第１磁性層（３）は、磁化の向きが面内方向であり、
前記チャネル層（Ｃ）に前記第１磁性層（３）の磁化の向きと略平行方向又は略反平行方向の電流を導入することで、前記記録層（Ａ１）の磁化方向が反転する、磁気抵抗効果素子。
【請求項２】
前記非磁性スペーサー層（４）は、その膜厚により前記記録層（Ａ１）と前記第１磁性層（３）との間の層間交換結合強度を調整する材料で構成された、請求項１に記載の磁気抵抗効果素子。
【請求項３】
前記非磁性スペーサー層（４）は、少なくともＩｒ、Ｐｔ、Ｐｄ、Ｏｓ、Ａｕ、Ｒｅのいずれかの元素を少なくとも１つの元素を含む、請求項２に記載の磁気抵抗効果素子。
【請求項４】
前記非磁性スペーサー層（４）の膜厚は、主たる元素としてＩｒを含む場合は１．２ｎｍ〜５．０ｎｍであり、主たる元素としてＰｔを含む場合は２．０ｎｍ〜７．０ｎｍであり、主たる元素としてＰｄを含む場合は１．０ｎｍ〜５．０ｎｍであり、主たる元素としてＯｓを含む場合は１．２ｎｍ〜５．０ｎｍであり、主たる元素としてＡｕを含む場合は０．５ｎｍ〜５．０ｎｍであり、主たる元素としてＲｅを含む場合は０．５ｎｍ〜５．０ｎｍである、請求項３に記載の磁気抵抗効果素子。
【請求項５】
前記第１磁性層（３）は、少なくともＣｏ、Ｆｅ、Ｎｉのいずれかの元素を含む、請求項１に記載の磁気抵抗効果素子。
【請求項６】
前記記録層（Ａ１）は、第２磁性層（５）、第２非磁性挿入層（６）、及び、第３磁性層（７）を含み、
前記第２磁性層（５）は、前記非磁性スペーサー層（４）に隣接して設けられ、
前記第２非磁性挿入層（６）は、前記第２磁性層（５）の前記非磁性スペーサー層（４）とは反対側に隣接して設けられ、
前記第３磁性層（７）は、前記第２非磁性挿入層（６）の前記第２磁性層（５）とは反対側に隣接して設けられ、
前記第２磁性層（５）は、少なくともＣｏを含む多層膜、又は、合金膜から構成され、膜面に垂直方向に磁化容易軸を有する、請求項１〜５いずれか一項に記載の磁気抵抗効果素子。
【請求項７】
前記チャネル層（Ｃ）を構成する前記第１磁性層（３）は、第１分割磁性層（３ａ）、第１非磁性挿入層（３ｂ）、第２分割磁性層（３ｃ）を含み、
前記第２分割磁性層（３ｃ）は、前記非磁性スペーサー層（４）に隣接して設けられ、
前記第１非磁性挿入層（３ｂ）は、前記第２分割磁性層（３ｃ）の前記非磁性スペーサー層（４）とは反対側に隣接して設けられ、
前記第１分割磁性層（３ａ）は、前記第１非磁性挿入層（３ｂ）の前記第２分割磁性層（３ｃ）とは反対側に隣接して設けられ、
前記第１分割磁性層（３ａ）及び前記第２分割磁性層（３ｃ）は、互いに反対方向の面内磁気異方性を有する、請求項１〜６いずれか一項に記載の磁気抵抗効果素子。
【請求項８】
前記第１磁性層（３）の前記非磁性スペーサー層（４）とは反対側に隣接して反強磁性層（２）が設けられた、請求項１〜７いずれか一項に記載の磁気抵抗効果素子。
【請求項９】
前記反強磁性層（２）は、Ｏ又はＭｎを含む、請求項８に記載の磁気抵抗効果素子。
【請求項１０】
請求項１〜９いずれか一項に記載の磁気抵抗効果素子に書き込みを行う際に、前記チャネル層（Ｃ）に流す書き込みパルス電流よりも後に、磁気トンネル接合に流す書き込みパルス電流をＯｆｆにすることを特徴とする、磁気抵抗効果素子。
【請求項１１】
請求項１〜１０いずれか一項に記載の磁気抵抗効果素子を備える、磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子、及び、該磁気抵抗効果素子を備えた磁気メモリに関する。特に、スピン軌道トルク磁化反転素子に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；磁気メモリ）は、ＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ；磁気トンネル接合）を利用した不揮発性メモリである。
待機時に電力を消費せず、高速動作性及び高書き込み耐性を有し、また、セルサイズを微細化可能であるＭＲＡＭは、次世代の不揮発メモリ、論理集積回路用不揮発メモリとして注目されている。【０００３】
ＭＲＡＭの磁性層（記録層）に記録されたビット情報は、障壁層を通りＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ；トンネル磁気抵抗）効果を用いて読み出される。
一方、磁性層（記録層）への書き込みには、磁場を用いる方法と電流を用いる方法があり、後者の書き込み方法を用いるＭＲＡＭには、スピン移行トルク（Ｓｐｉｎ−ｔｒａｎｓｆｅｒ−ｔｏｒｑｕｅ；ＳＴＴ）を用いて磁性層（記録層）へビット情報を書き込む２端子型と、スピン軌道トルク（Ｓｐｉｎ−ｏｒｂｉｔ−ｔｏｒｑｕｅ；ＳＯＴ）誘起磁化反転等を用いて磁性層（記録層）へビット情報を書き込む３端子型がある。２端子型ＳＴＴ−ＭＲＡＭと比較し、書き込み電流と読み出し電流の経路が異なる３端子型ＳOＴ−ＭＲＡＭ（スピン軌道トルク磁化反転素子、ＳＯＴ素子ともいう。）は、電圧動作マージンを広くとれるために、特に高速動作が要求されるメモリにより適していることが知られている。【０００４】
ＳＯＴ素子は、重金属等で形成されるチャネル層の上に磁気トンネル接合が形成された構造を有し、チャネル層に電流を流すことで磁気トンネル接合の記録層の磁化を反転させることで情報の書き込みを行う。読み出しに際しては、チャネル層の片側から磁気トンネル接合を通して読み出し用の電流を流す。【０００５】
さらにＳＯＴを用いた３端子型ＭＲＡＭには、磁化容易軸の方向によりＹタイプ、Ｘタイプ、ＸＹタイプ、Ｚタイプがある。
Ｙタイプの３端子型ＭＲＡＭは、磁化が基板面内で電流と直交する方向（Ｙ軸方向）を向くものであり、２０１２年に動作が実証された（特許文献２等参照）。Ｙタイプは、課題として、セル面積が大きくなる点、漏れ磁場の影響が大きくなる点、さらに高速領域では磁化反転に要する電流が著しく増大するという点が挙げられるものの、外部磁場が不要であり、低速領域では小さな電流で磁化を反転させられるメリットを有するものである。
Ｘタイプの３端子型ＳＯＴ−ＭＲＡＭは、磁化が電流と平行方向（Ｘ軸方向）を向くものであり、２０１４年に動作が実証された（非特許文献３、特許文献１等参照）。Ｘタイプは、課題として、セル面積が大きくなるという点、漏れ磁場の影響が大きくなる点、外部磁場が必要な点、書き込み電流が大きい点、さらに高電流域で反転した磁化が戻るエラーが起きる、反転挙動の異常観測が見られる点が挙げられるものの、１ナノ秒レベルでの高速な磁化反転を低電流で実現できるメリットを有するものである。
ＸＹタイプの３端子型ＭＲＡＭは、磁化が電流と平行方向（Ｘ軸方向）から直交する方向（Ｙ軸方向）に対しθの角度を有する方向を向くものである。Ｙタイプと同様に外部磁場は不要であるメリットと、Ｘタイプと同様に１ナノ秒レベルでの高速な磁化反転を低電流で実現できるメリットの両方を有するものである。
Ｚタイプの３端子型ＭＲＡＭは、磁化が基板垂直方向（Ｚ軸方向）を向くものであり、２０１１年に動作が実証された（非特許文献１等参照）。Ｚタイプは、垂直磁化膜のためアスペクト比を１とすることができ、上記他のタイプよりもセル面積を小さくして大容量化及びコスト減が期待される構成を有する。さらに、１ナノ秒レベルでの高速な磁化反転を低電流で実現できるメリットや、漏れ磁場の影響が少ないというメリットも有する。一方で、Ｚタイプは、課題として（ａ）外部磁場が必要である点、（ｂ）書き込み電流ＩCが大きい点、（ｃ）高電流域で反転挙動の異常観測が見られる点が挙げられる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ioan Mihai Miron et. al., ”Perpendicular switching of a single ferromagnetic layer induced by in-plane current injection”, Nature 476, 189-193 (2011)
【非特許文献２】Luqiao Liu et. al., ”Spin-Torque Switching with the Giant Spin Hall Effect of Tantalum”, Scientce 336, 555-558 (2012)
【非特許文献３】S. Fukami, et. al., ”A spin-orbit torque switching scheme with collinear magnetic easy axis and current configuration”, Nature Nanotechnology 11, 621-625 (2016)
【非特許文献４】M. Takikawa et al., ”In-plane current-induced magnetization switching in CoGa/MnGa/MgO films” Applied Physics Express, 10, 073004 (2017).
【非特許文献５】Guoqiang Yu et. al., ”Switching of perpendicular magnetization by spin-orbit torques in the absence of external magnetic fields”, Nature Nano. 9, 548-554 (2014)
【非特許文献６】Long You, et. al., ”Switching of perpendicularly polarized nanomagnets with spin orbit torque without an external magnetic field by engineering a tilted anisotropy” Proc. Natl. Acad. Sci. 112, 10310-10315 (2015)
【非特許文献７】S. Fukami, et. al., ”Magnetization switching by spin-orbit torque in an antiferromagnet-ferromagnet bilayer system” Nature Mater. 15, 535-541 (2016)
【特許文献】
【０００７】
【特許文献１】国際公開第２０１６／０２１４６８号公報
【特許文献２】特表２０１３−５４１２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、磁気抵抗効果素子であるＭＲＡＭで応用上重要となる特性は、（ｉ）熱安定性指数Δが大きいこと、（ｉｉ）書き込み電流ＩCが小さいこと、（ｉｉｉ）磁気抵抗効果素子のトンネル磁気抵抗比（ＴＭＲ比）が大きいこと、（ｉｖ）素子サイズが小さいことである。（ｉ）は磁気メモリの不揮発性のため、（ｉｉ）は高速での書き込みに対応し、また消費電力を下げるため、（ｉｉｉ）は高速での読み出しに対応するため、（ｉｖ）はセル面積を小さくして大容量化するために要求される特性である。【０００９】
Ｚタイプの３端子型ＭＲＡＭにおいては、上述したように、（ｉｖ）素子サイズが小さく、セル面積を小さくして大容量化することが可能である一方で、（ａ）外部磁場が必要であり、（ｂ）書き込み電流ＩCが大きく、（ｃ）高電流域で反転挙動の異常観測が見られるという課題があった。【００１０】
ここで（ａ）外部磁場が必要である点、非特許文献５には、参照層に面内磁化膜を積層して漏れ磁場を使用して外部磁場を不要とする、磁気トンネル接合が開示されている。しかしながら、セル間干渉が生じるので、メモリ技術としては使用できない。また、非特許文献６には、ウェハ内で素子ごとに記録層やトンネル接合層の膜厚に傾斜をつけ、外部磁場を不要とすることが開示されている。しかしながら、ウェハ内で素子ごとに膜厚の傾斜をつけて素子を製造することは困難であり、実質的にはメモリ応用は不可能である。さらに、非特許文献７には、チャネル層を反強磁性重金属材料とし、記録層の磁性層とチャネル層の反強磁性層の間の反強磁性交換結合を利用することが開示されている。しかしながら、チャネル層の重金属材料に反強磁性体（ＰｔＭｎ等）を用いて、界面の磁気モーメントを面内に固着するため、長時間の情報放置（不揮発）に対して、磁化曲線のシフトが生じ、安定性指数Δが低下するとの懸念が生じている。
よって、上記外部磁場を不要とする公知技術はいずれも、Ｚタイプの３端子型ＭＲＡＭに応用することは実質的に難しく、別の課題解決方法を鋭意検討することが必要であった。【００１１】
本発明は、上記実情に鑑み、（ａ）外部磁場が不要である垂直磁化タイプの３端子型ＳＯＴ−ＭＲＡＭを見出し、また、好ましくは同時に（ｂ）書き込み電流ＩCが小さく、（ｃ）高電流域で反転挙動の異常観測が見られない、垂直磁化タイプの３端子型ＳＯＴ−ＭＲＡＭを完成させるに至ったものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の磁気抵抗効果素子は、チャネル層（Ｃ）と、前記チャネル層（Ｃ）に隣接して設けられ、強磁性体を含む記録層（Ａ１）と、を備え、前記チャネル層（Ｃ）は、第１磁性層（３）及び非磁性スペーサー層（４）を含み、前記非磁性スペーサー層（４）は前記記録層（Ａ１）に隣接して設けられ、前記第１磁性層（３）は前記非磁性スペーサー層（４）の前記記録層（Ａ１）とは反対側に隣接して設けられ、前記記録層（Ａ１）は、膜面垂直方向に磁化容易軸を有し、前記第１磁性層（３）は、磁化の向きが面内方向であり、前記チャネル層（Ｃ）に前記第１磁性層（３）の磁化の向きと略平行方向又は略反平行方向の電流を導入することで、前記記録層（Ａ１）の磁化方向が反転することを特徴とする。【００１３】
前記非磁性スペーサー層（４）は、その膜厚により前記記録層（Ａ１）と前記第１磁性層（３）との間の層間交換結合強度を調整する材料で構成されることが望ましい。【００１４】
前記非磁性スペーサー層（４）は、少なくともＩｒ、Ｐｔ、Ｐｄ、Ｏｓ、Ａｕ、Ｒｅのいずれかの元素を少なくとも１つ含むことが望ましい。また、非磁性スペーサー層（４）の材料にＲｈ、Ｒｕ等を多少混合し、合金化してもかまわない。【００１５】
前記非磁性スペーサー層（４）の膜厚は、主たる元素としてＩｒを含む場合は１．２ｎｍ〜５．０ｎｍであり、主たる元素としてＰｔを含む場合は２．０ｎｍ〜７．０ｎｍであり、主たる元素としてＰｄを含む場合は１．０ｎｍ〜５．０ｎｍであり、主たる元素としてＯｓを含む場合は１．２ｎｍ〜５．０ｎｍであり、主たる元素としてＡｕを含む場合は０．５ｎｍ〜５．０ｎｍであり、主たる元素としてＲｅを含む場合は０．５ｎｍ〜５．０ｎｍであることが望ましい。【００１６】
前記第１磁性層（３）は、少なくともＣｏ、Ｆｅ、Ｎｉのいずれかの元素を含んでもよい。【００１７】
前記記録層（Ａ１）は、第２磁性層（５）、第２非磁性挿入層（６）、及び、第３磁性層（７）を含み、前記第２磁性層（５）は、前記非磁性スペーサー層（４）に隣接して設けられ、前記第２非磁性挿入層（６）は、前記第２磁性層（５）の前記非磁性スペーサー層（４）とは反対側に隣接して設けられ、前記第３磁性層（７）は、前記第２非磁性挿入層（６）の前記第２磁性層（５）とは反対側に隣接して設けられ、前記第２磁性層（５）は、少なくともＣｏを含む多層膜、又は、合金膜から構成され、膜面に垂直方向に磁化容易軸を有することが望ましい。【００１８】
前記チャネル層（Ｃ）を構成する前記第１磁性層（３）は、第１分割磁性層（３ａ）、第１非磁性挿入層（３ｂ）、第２分割磁性層（３ｃ）を含み、前記第２分割磁性層（３ｃ）は、前記非磁性スペーサー層（４）に隣接して設けられ、前記第１非磁性挿入層（３ｂ）は、前記第２分割磁性層（３ｃ）の前記非磁性スペーサー層（４）とは反対側に隣接して設けられ、前記第１分割磁性層（３ａ）は、前記第１非磁性挿入層（３ｂ）の前記第２分割磁性層（３ｃ）とは反対側に隣接して設けられ、前記第１分割磁性層（３ａ）及び前記第２分割磁性層（３ｃ）は、互いに反対方向の面内磁気異方性を有することが望ましい。【００１９】
また、前記第１磁性層（３）の前記非磁性スペーサー層（４）とは反対側に隣接して反強磁性層（２）が設けられてもよい。反強磁性層（２）は、Ｏ又はＭｎを含んでもよい。【００２０】
本発明の磁気抵抗効果素子は、書き込みを行う際に、前記チャネル層（Ｃ）に流す書き込みパルス電流よりも後に、磁気トンネル接合に流す書き込みパルス電流をＯｆｆにすることを特徴としてもよい。【００２１】
また、本発明の磁気メモリは、上述の磁気抵抗効果素子を備える。
【発明の効果】
【００２２】
本発明によれば、垂直磁化膜のためセル面積を小さくして大容量化及びコスト減が可能な構成を有し、１ナノ秒レベルでの高速な磁化反転を低電流で実現できるメリットや、漏れ磁場の影響が少ないというメリットを有するＺタイプの磁気抵抗効果素子において、さらに、（ａ）外部磁場が不要な磁気抵抗効果素子及び磁気メモリを提供することができる。
また、本発明の他の一例によれば、Ｚタイプの磁気抵抗効果素子において、（ａ）外部磁場が不要であることに加えて、（ｂ）書き込み電流が小さく、（ｃ）高電流域で反転挙動の異常観測が見られない磁気抵抗効果素子及び磁気メモリを提供することができる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）及び（ｂ）は、本発明の磁気抵抗効果素子の構成の一例を示す、縦断面図である。
【図２】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図３】（ａ）及び（ｂ）は、本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図４】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図５】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図６Ａ】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図６Ｂ】図６Ａの斜視図である。
【図７】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図８】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図９】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図１０Ａ】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図１０Ｂ】図１０Ａの斜視図である。
【図１１】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図１２】本発明の磁気抵抗効果素子の構成の他の一例を示す、縦断面図である。
【図１３】本発明の磁気抵抗効果素子の構成の他の一例を示す縦断面図に、ＳＴＴ電流からＳＯＴ電流を分流した例を示す。
【図１４】本発明の磁気抵抗効果素子のパルスシーケンスの一例を示す。
【図１５】本発明の磁気抵抗効果素子の構成の他の一例における、縦断面図（ａ）、及び、パルスシーケンスの例（ｂ）〜（ｄ）を示す。
【図１６Ａ】本発明の磁気抵抗効果素子を用いた１ビットのメモリセルの回路構成の一例を示す。
【図１６Ｂ】本発明の磁気抵抗効果素子を用いた１ビットのメモリセルの回路構成の他の一例を示す。
【図１６Ｃ】本発明の磁気抵抗効果素子を用いた１ビットのメモリセルの回路構成の他の一例を示す。
【図１６Ｄ】本発明の磁気抵抗効果素子を用いた１ビットのメモリセルの回路構成の他の一例を示す。
【図１７】本発明の磁気抵抗効果素子を複数個配置した磁気メモリのブロック図の一例である。
【図１８】Ｉｒの膜厚と層間交換結合力Ｊexの関係を示したグラフである。
【図１９】Ｐｔ、Ｐｄの膜厚と層間交換結合力Ｊexの関係を示したグラフである。
【図２０】Ｏｓの膜厚と層間交換結合力Ｊexの関係を示したグラフである。
【図２１】Ａｕの膜厚と層間交換結合力Ｊexの関係を示したグラフである。
【図２２】Ｒｅの膜厚と層間交換結合力Ｊexの関係を示したグラフである。
【発明を実施するための形態】
【００２４】
以下、図面を参照しながら、本発明の磁気抵抗効果素子及び磁気メモリについて、詳細を説明する。
なお、図は一例に過ぎず、また、符号を付して説明するが、本発明を何ら限定するものではない。
【００２５】
（実施の形態１）
図１（ａ）に、本発明の実施の形態１の基本構成を示す。該磁気抵抗効果素子の基本構成は、第１磁性層（３）／非磁性スペーサー層（４）／記録層（Ａ１）が順に隣接して配置されたものであり、第１磁性層（３）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成する。なお、図１（ｂ）に示すように、チャネル層（Ｃ）内に第１磁性層（３）に隣接して反強磁性層（２）や、該反強磁性層（２）に隣接して下地層（１）を任意に設けてもよい。
【００２６】
チャネル層（Ｃ）は、記録層（Ａ１）と略平行方向の電流を導入したときに、磁気トンネル接合の記録層を反転させるのに十分なスピン流を発生させるだけの特性を備える材料の組み合わせで構成される。さらに、チャネル層（Ｃ）は、外部磁場がなくても、安定性指数Δの低下等の問題が生じないような材料の組み合わせで構成される。チャネル層（Ｃ）に書き込み電流ＩCを導入するとスピン流が発生し、隣接する記録層（Ａ１）の磁化方向が反転し、磁気抵抗効果素子への書き込みが行われる。
【００２７】
チャネル層（Ｃ）の形状は、書き込み電流ＩCを流せるものであり、かつ、記録層（Ａ１）に対し効率的に磁化反転できる形状であれば特に限定されないが、記録層（Ａ１）の磁化方向が膜面垂直方向であり、アスペクト比を１にしてセル面積を小さくすることができることから、上面視が円形の円柱形状が最も望ましく、正方形の直方体であってもよい。また、書き込み電流ＩCの方向に延伸された平面形状であってもよい。
【００２８】
上述したように、従来のＺタイプの３端子型磁気抵抗効果素子においては、磁化反転を行うためには基本的に外部磁場が必要である。そこで近年、電流パルスのみで外部磁場を使用せずに磁化反転を可能とするため、素子からの漏れ磁場、又は、反強磁性体／磁性体界面の交換相互作用を用いて磁化反転を行う検討がなされた。しかし、素子からの漏れ磁場の利用は書き込み電流の素子間のばらつきを生じさせ、反強磁性体／磁性体界面の交換相互作用を用いる方法は安定性指数Δの低下をもたらす。この理由は、本発明者らの検討により、反強磁性層（２）と記録層（Ａ１）の磁性層が隣接して結合している場合、反強磁性層（２）と記録層（Ａ１）の磁性層の層間交換結合力Ｊexが強すぎるためであることが分かった。
上記層間交換結合力Ｊexを調整するため、記録層（Ａ１）の磁性層に接して、非磁性スペーサー層（４）を介して第１磁性層（３）が挿入される。これにより、第１磁性層（３）と記録層（Ａ１）の磁性層の間の層間の交換結合力Ｊexが働き、非磁性スペーサー層（４）又は第１磁性層（３）の膜厚を調整することにより、Ｊexの強度調整をすることが可能である。その際、第１磁性層（３）の磁化の向きは面内方向で固定されており、書き込み時に非磁性スペーサー層（４）に流す電流方向と略平行方向又は略反平行方向であることが好ましい。すなわち、チャネル層（Ｃ）に第１磁性層（３）の磁化の向きと略平行方向又は略反平行方向の成分を有する電流を導入することで、記録層（Ａ１）の磁化方向が反転することができる。
【００２９】
非磁性スペーサー層（４）は、その膜厚により記録層（Ａ１）とチャネル層（Ｃ）の第１磁性層（３）との間の層間交換結合力Ｊexを調整する。膜厚により層間交換結合力Ｊexが変化する非磁性スペーサー層（４）の材料の例としては、少なくともＩｒ、Ｐｔ、Ｐｄ、Ｏｓ、Ａｕ、Ｒｅのいずれかの元素を含む材料が挙げられる。
非磁性スペーサー層（４）はまた、結晶構造を変えない程度の他の元素を含んでいてもよい。たとえば、Ｔａ、Ｂ、Ｎｂ、Ｖ等が挙げられる。また、交換結合力Ｊexの強度は、非磁性スペーサー層（４）の膜厚の他、第１磁性層（３）の膜厚を変えたり、第１磁性層（３）とスペーサー層材料を交互に多層膜とすることによっても調整することが可能である。理想的には、第１磁性層（３）の磁性が消失しない膜厚の範囲では、第１磁性層（３）を減少させるとＪexは逆比例して増大する。また、多層膜の積総数を増やすとＪexの強度は増大する傾向にある。
【００３０】
非磁性スペーサー層（４）の膜厚は、主たる元素としてＩｒを含む場合は０．８ｎｍ〜１０ｎｍが好ましく、１．２ｎｍ〜５．０ｎｍがより好ましく、２．２５ｎｍ〜５．０ｎｍがさらに好ましい。
非磁性スペーサー層（４）の膜厚は、主たる元素としてＰｔを含む場合は２．０ｎｍ〜１０ｎｍが好ましく、２．０ｎｍ〜７．０ｎｍがより好ましく、２．０ｎｍ〜５．０ｎｍがさらに好ましい。
非磁性スペーサー層（４）の膜厚は、主たる元素としてＰｄを含む場合は１ｎｍ〜１０ｎｍが好ましく、１．０ｎｍ〜５．０ｎｍがより好ましく、１．０ｎｍ〜４．０ｎｍであることがさらに好ましい。
非磁性スペーサー層（４）の膜厚は、主たる元素としてＯｓを含む場合は０．９ｎｍ〜８ｎｍが好ましく、１．２ｎｍ〜５．０ｎｍがより好ましく、２．２ｎｍ〜４．０ｎｍであることがさらに好ましい。
非磁性スペーサー層（４）の膜厚は、主たる元素としてＡｕを含む場合は０．５ｎｍ〜５ｎｍが好ましく、２．０ｎｍ〜４．０ｎｍがより好ましい。
非磁性スペーサー層（４）の膜厚は、主たる元素としてＲｅを含む場合は０．５ｎｍ〜５ｎｍが好ましく、２．０ｎｍ〜４．０ｎｍがより好ましい。
理由は後述する。
【００３１】
チャネル層（Ｃ）の第１磁性層（３）は、面内磁気異方性を有する磁性元素から構成される。少なくともＣｏ、Ｆｅ、Ｎｉを含む合金が望ましい。
【００３２】
チャネル層（Ｃ）の第１磁性層（３）の膜厚は、１．０ｎｍ〜１０ｎｍが望ましく、１．０ｎｍ〜３．０ｎｍがより望ましい。膜厚が厚いほど交換結合力Ｊexの強度を強くすることが可能である。その強度は第１磁性層（３）の膜厚に逆比例する。
【００３３】
チャネル層（Ｃ）の反強磁性層（２）は、Ｏ（酸素）又はＭｎ（マンガン）を含むことが望ましく、絶縁性を有することがより望ましい。導入した電流がチャネル層（Ｃ）のうち非磁性スペーサー層（４）側に多く流れ、非磁性スペーサー層（４）側でスピンホール効果及びＲａｓｈｂａ−Ｅｄｅｌｓｔｅｉｎ効果により、スピン流が十分に発生するような材料を用いることがさらに望ましい。たとえば、ＰｔＭｎ、ＩｒＭｎ、ＦｅＭｎ、ＮｉＭｎ等の合金や、ＮｉＯ、ＦｅＯｘ等の酸化物が挙げられ、ＮｉＯ、ＦｅＯｘがより好ましい。
チャネル層（Ｃ）の反強磁性層（２）はまた、上記Ｍｎ化合物、酸化物に、適宜遷移金属を添加した材料であってもよく、導電性材料等に上記Ｍｎ化合物、酸化物をドープしたものでものでもよい。また、電気材料特性を改善する等の目的で、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等を添加してもよい。
【００３４】
チャネル層（Ｃ）の反強磁性層（２）の膜厚は、５ｎｍ〜３０ｎｍが望ましく、７ｎｍ〜１５ｎｍがより望ましい。
【００３５】
記録層（Ａ１）は、膜面垂直方向に磁化容易軸を有する材料、膜厚及び層構成からなる。少なくともＣｏ、Ｆｅ、Ｎｉ等の磁性元素を含む磁性層を、少なくとも１つ含む。
【００３６】
記録層（Ａ１）の磁性層の膜厚の合計は、０．８ｎｍ〜７．０ｎｍが望ましく、１．０ｎｍ〜３．５ｎｍがより望ましい。
【００３７】
記録層（Ａ１）の形状は、セル面積を小さくするため、上面視円形の円筒状が望ましいが、楕円等、２回対称性を有していてもよい。
【００３８】
なお、実際の磁気抵抗効果素子としては、実施の形態１の基本構成中の記録層（Ａ１）のチャネル層（Ｃ）とは反対側に障壁層を隣接して設け、障壁層の記録層（Ａ１）とは反対側に参照層を隣接して設けた構成が例示される。
【００３９】
本実施の形態１において、反強磁性層（２）と記録層（Ａ１）の磁性層の層間交換結合力Ｊexを調整するため、反強磁性層（２）と記録層（Ａ１）の磁性層の間に、第１磁性層（３）及び非磁性スペーサー層（４）が挿入されるが、その理由を詳述する。
２つの磁性層の層間交換結合力Ｊexは、該磁性層の間に非磁性層が存在すると、ある元素に関しては、該非磁性層の膜厚により、ＲＫＫＹ相互作用により層間交換結合の振動がもたらされるという特徴を有する。この振動現象の振動周期は、膜の成長方向のフェルミ面のネスティング・ベクトルの波数で決定されており、２つの磁性層の間の非磁性層内にこの波数の定在波が生じ、量子井戸状態が生成することによる。また、フェルミ面のネスティング・ベクトルが無い場合は、Ｊexの強度は振動せず、単調減少することになる。
【００４０】
図１８に、Ｉｒの膜厚と磁性層の層間交換結合力Ｊexの関係を示した。図１８に示したＣｏ磁性層間の層間交換結合力Ｊexは、Ｃｏ/Ｉｒ/Ｃｏ３層膜のＩｒの膜厚を変化させた試料の磁気特性を測定し、磁化の飽和磁場Ｈsから計算することが可能である。
図１８より、Ｉｒの膜厚が０．５ｎｍ〜０．８ｎｍ、１．３ｎｍ〜１．８ｎｍ、２．３ｎｍ〜２．８ｎｍ周辺で層間交換結合力Ｊexが低い値の変曲点を有することが分かる。層間交換結合力Ｊexの強度は減少しているため、層間交換結合力Ｊexの絶対値が０．００１ｅｒｇ／ｃｍ2〜０．８ｅｒｇ／ｃｍ2の間となるＩｒの膜厚が０．８ｎｍ以上であること、及び、膜厚が厚すぎるとＳＯＴの電流の反転効率が下がることも考慮すると、Ｉｒの膜厚を、好ましくは０．８ｎｍ〜１０ｎｍに、より好ましくは１．２ｎｍ〜５．０ｎｍに、さらに好ましくは２．２５ｎｍ〜５．０ｎｍに調整すれば、反強磁性層（２）と記録層（Ａ１）の磁性層の間の層間交換結合力Ｊexと反転電流の双方を効果的に下げることができる。
【００４１】
図１９に、ＰｔとＰｄの膜厚と磁性層の層間交換結合力Ｊexの関係を示した。
図１９に示したＣｏ磁性層間の層間交換結合力Ｊexは、Ｃｏ/Ｐｔ/Ｃｏ３層膜の強磁性共鳴を測定し求めることが可能である。Ｐｔの場合は、層間交換結合力Ｊexの符号が正（強磁性的結合）で膜厚とともに単調減少することが分かる。つまり、層間交換結合力Ｊexの絶対値が０．００１ｅｒｇ／ｃｍ2〜０．８ｅｒｇ／ｃｍ2の間となるＰｔの膜厚が２ｎｍ以上であること、及び、膜厚が厚すぎるとＳＯＴの電流の反転効率が下がることも考慮すると、Ｐｔの膜厚を、好ましくは２ｎｍ〜１０ｎｍに、より好ましくは２ｎｍ〜７ｎｍに、さらに好ましくは２ｎｍ〜５ｎｍに調整すれば、反強磁性層（２）と記録層（Ａ１）の磁性層の間の層間交換結合力Ｊexと反転電流の双方を効果的に下げることができる。
【００４２】
図１９に示したＦｅ磁性層間の層間交換結合力Ｊexは、Ｆｅ/Ｐｄ/Ｆｅ３層膜、あるいは、Ｆｅ／Ｐｄ多層膜の強磁性共鳴を測定し求めることが可能である。Ｐｄの場合も層間交換結合力Ｊexの符号が正（強磁性的結合）で膜厚とともに単調減少することが分かる。つまり、層間交換結合力Ｊexの絶対値が０．００１ｅｒｇ／ｃｍ2〜０．８ｅｒｇ／ｃｍ2の間となるＰｄの膜厚が１ｎｍ以上であること、及び、膜厚が厚すぎるとＳＯＴの電流の反転効率が下がることも考慮すると、Ｐｄの膜厚を、好ましくは１ｎｍ〜１０ｎｍ、より好ましくは１．０ｎｍ〜５．０ｎｍに、さらに好ましくは１．０ｎｍ〜４．０ｎｍに調整すれば、反強磁性層（２）と記録層（Ａ１）の磁性層の間の層間交換結合力Ｊexと反転電流の双方を効果的に下げることができる。
【００４３】
図２０に、Ｏｓの膜厚と磁性層の層間交換結合力Ｊexの関係を示した。図２０に示したＣｏ磁性層間の層間交換結合力Ｊexは、Ｃｏ/Ｏｓ/Ｃｏ３層膜のＯｓの膜厚を変化させた試料の磁気特性を測定し、磁化の飽和磁場Ｈsから計算することが可能である。Ｏｓの膜厚が０．６ｎｍ〜１．１ｎｍ、２．２ｎｍ〜３．０ｎｍ周辺で層間交換結合力Ｊexが低い値の変曲点を有することが分かる。層間交換結合力Ｊexの強度は減少しているため、層間交換結合力Ｊexの絶対値が０．００１ｅｒｇ／ｃｍ2〜０．８ｅｒｇ／ｃｍ2の間となるＯｓの膜厚が０．９ｎｍ以上であること、及び、膜厚が厚すぎるとＳＯＴの電流の反転効率が下がることも考慮すると、Ｏｓの膜厚を、好ましくは０．９ｎｍ〜８ｎｍ、より好ましくは１．２ｎｍ〜５．０ｎｍ、さらに好ましくは２．２ｎｍ〜４．０ｎｍに調整すれば、反強磁性層（２）と記録層（Ａ１）の磁性層の間の層間交換結合力Ｊexと反転電流の双方を効果的に下げることができる。
【００４４】
図２１に、Ａｕの膜厚と磁性層の層間交換結合力Ｊexの関係を示した。図２１に示したＣｏ磁性層間の層間交換結合力Ｊexは、Ｃｏ/Ａｕ/Ｃｏ３層膜のＡｕの膜厚を変化させた試料の磁気特性を測定し、磁化の飽和磁場Ｈsから計算することが可能であり、ＮｉＦｅ磁性層間の層間交換結合力Ｊexは、ＮｉＦｅ/Ａｕ/ＮｉＦｅ３層膜のＡｕの膜厚を変化させた試料の磁気特性を測定し、磁化の飽和磁場Ｈsから計算することが可能である。
Ｃｏが磁性体の場合は、Ａｕの膜厚が１．１ｎｍ〜１．５ｎｍ、２．０ｎｍ〜２．４ｎｍ、３．１ｎｍ〜３．６ｎｍ周辺で層間交換結合力Ｊexが低い値の変曲点を有することが分かる。ＮｉＦｅを用いた場合、変曲点の位置は多少違うが、強度はほぼ同様の値を示している。層間交換結合力Ｊexの強度は減少しているため、層間交換結合力Ｊexの絶対値が０．００１ｅｒｇ／ｃｍ2〜０．８ｅｒｇ／ｃｍ2の間となるＡｕの膜厚が０．５ｎｍ以上であること、及び、膜厚が厚すぎるとＳＯＴの電流の反転効率が下がることも考慮すると、Ａｕの膜厚を、好ましくは０．５ｎｍ〜５ｎｍに、より好ましくは２．０ｎｍ〜４．０ｎｍに調整すれば、反強磁性層（２）と記録層（Ａ１）の磁性層の間の層間交換結合力Ｊexと反転電流の双方を効果的に下げることができる。
【００４５】
図２２に、Ｒｅの膜厚と磁性層の層間交換結合力Ｊexの関係を示した。図２２に示したＣｏ磁性層間の層間交換結合力Ｊexは、Ｃｏ/Ｒｅ/Ｃｏ３層膜のＲｅの膜厚を変化させた試料の磁気特性を測定し、磁化の飽和磁場Ｈsから計算することが可能である。Ｒｅの膜厚が０．４ｎｍ〜０．８ｎｍ、１．４ｎｍ〜１．９ｎｍ、２．５ｎｍ〜２．９ｎｍ周辺で層間交換結合力Ｊexが低い値の変曲点を有することが分かる。層間交換結合力Ｊexの強度は減少しているため、層間交換結合力Ｊexの絶対値が０．００１ｅｒｇ／ｃｍ2〜０．８ｅｒｇ／ｃｍ2の間となるＲｅの膜厚が０．５ｎｍ以上であること、及び、膜厚が厚すぎるとＳＯＴの電流の反転効率が下がることも考慮すると、Ｒｅの膜厚を、好ましくは０．５ｎｍ〜５ｎｍに、より好ましくは２．０ｎｍ〜４．０ｎｍに調整すれば、反強磁性層（２）と記録層（Ａ１）の磁性層の間の層間交換結合力Ｊexと反転電流の双方を効果的に下げることができる。
【００４６】
（実施の形態２）
図２に、本発明の実施の形態２の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）／第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）が順に隣接して配置されたものであり、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）は記録層（Ａ１）を構成する。実施の形態２の詳細は、以下の点を除き、実施の形態１と同様である。
【００４７】
記録層（Ａ１）の第２磁性層（５）は、膜面垂直方向に磁化容易軸を有し、少なくともＣｏ、Ｆｅ、Ｎｉのいずれかを含む単体膜、合金膜又は多層膜から構成される。
【００４８】
単体膜、合金膜の例としては、Ｃｏ、Ｆｅ、Ｎｉ、ＣｏＦｅ、ＣｏＮｉ、ＦｅＮｉ、ＣｏＦｅＮｉ等が挙げられ、また、電気材料特性を改善する等の目的で、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等を添加してもよい。
単体膜、合金膜の膜厚は好ましくは０．５ｎｍ〜５ｎｍ、より好ましくは０．５ｎｍ〜２．５ｎｍの範囲に設定される。
【００４９】
記録層（Ａ１）の第２磁性層（５）に強磁性／非磁性多層膜を用いる場合は、垂直磁気異方性定数Ｋuとスピンホール角ΘSHが大きいものが望ましく、たとえばＣｏ／Ｐｔ、Ｃｏ／Ｐｄ等が挙げられる。スピンホール角ΘSHが大きいとＳＯＴでの磁化反転効率が向上するため、垂直磁気異方性定数Ｋuが大きな材料でも書き込み電流ＩCを小さくすることができる。なお、ＳＴＴによる磁化反転はダンピング定数αが大きいと書き込み電流ＩCも大きくなる関係にあるが、垂直磁化膜を有するＭＴＪを用いた場合はＳＯＴでの磁化反転はダンピング定数αが大きくても書き込み電流ＩCとは無関係である。多層膜を用いた場合、熱安定性指数Δは積総数を増やすことによって向上させることが可能である。たとえば、Ｃｏ０．４ｎｍ／Ｐｔ０．４ｎｍの多層構造で、直径２０ｎｍの磁気抵抗効果素子において２回積層した場合の熱安定性指数Δは２１０、直径１０ｎｍの磁気抵抗効果素子において３回積層した場合の熱安定性指数Δは７９であった。なお、近年、磁気抵抗効果素子に要求される熱安定性指数Δは６０以上である。
また、チャネル層（Ｃ）に書き込み電流（パルス電流、ＳＯＴ電流）を流すとともに、磁気トンネル接合に（記録層の膜面垂直方向に）書き込み電流（パルス電流、ＳＴＴ電流）を流すことで、電流反転効率を向上させることができる。
【００５０】
記録層（Ａ１）の第２非磁性挿入層（６）は、Ｗ、Ｔａ、Ｍｏ等の非磁性元素から構成される。第２非磁性挿入層（６）を挿入する目的の１つは、隣接する第３磁性層（７）をアモルファス状態にするためである。なお、第３磁性層（７）をアモルファス状態にする目的の１つは、記録層（Ａ１）に隣接し積層する障壁層がＭｇＯの場合にＭｇＯを（１００）に配向させ、トンネル磁気抵抗比（ＴＭＲ比）を大きくするためである。
第２非磁性挿入層（６）の膜厚は好ましくは０．２５ｎｍ〜１．０ｎｍ、より好ましくは０．３ｎｍ〜０．６ｎｍの範囲に設定される。
【００５１】
記録層（Ａ１）の第３磁性層（７）は、少なくともＣｏ、Ｎｉ、Ｆｅのいずれかを含む。また、電気材料特性を改善する等の目的で、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等を添加してもよい。好ましくは、Ｃｏ、ＣｏＢ、Ｎｉ、ＮｉＢ、Ｆｅ、ＦｅＢ、ＣｏＦｅ、ＣｏＮｉ、ＮｉＦｅ、ＣｏＦｅＢ等であり、より好ましくはＣｏＦｅＢである。
第３磁性層（７）の膜厚は好ましくは１．０ｎｍ〜２．５ｎｍ、より好ましくは１．０ｎｍ〜１．７ｎｍの範囲に設定される。
【００５２】
（実施の形態３）
図３（ａ）に、本発明の実施の形態３の基本構成を示す。該磁気抵抗効果素子の構成は、第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）／記録層（Ａ１）が順に隣接して配置されたものであり、第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成する。なお、図３（ｂ）に示すように、チャネル層（Ｃ）内に第１分割磁性層（３ａ）に隣接して反強磁性層（２）や、該反強磁性層（２）に隣接して下地層（１）を任意に設けてもよい。実施の形態３の詳細は、以下の点を除き、実施の形態１と同様である。
【００５３】
チャネル層（Ｃ）の第１分割磁性層（３ａ）、第１非磁性挿入層（３ｂ）及び第２分割磁性層（３ｃ）は、実施の形態１における第１磁性層（３）に置き換わるものである。すなわち、反強磁性層（２）と記録層（Ａ１）の磁性層の層間交換結合力Ｊexを調整するため、反強磁性層（２）と記録層（Ａ１）の磁性層の間に、非磁性スペーサー層（４）とともに、第１分割磁性層（３ａ）、第１非磁性挿入層（３ｂ）及び第２分割磁性層（３ｃ）が挿入される。第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）構造は、さらに積層膜を増やした（磁性層／非磁性挿入層）×ｎ層／磁性層構造としても良いが、あまり積総数を増やしすぎると、この層への電流分流が生じるためＳＯＴ反転電流が増大してしまう。第１非磁性挿入層（３ｂ）を調整し、第１分割磁性層（３ａ）と第２分割磁性層（３ｃ）の間のスピンの方向は反平行結合とすると、下部スペーサー層（１）からの記録層（Ａ１）への漏れ磁場の影響も無くすことができるため、より好ましい。
【００５４】
チャネル層（Ｃ）の第１分割磁性層（３ａ）及び第２分割磁性層（３ｃ）は、面内磁気異方性を有する磁性元素から構成される。少なくともＣｏ、Ｆｅ、Ｎｉを含む合金が望ましく、交換結合力の観点からＢは含まれないほうがより望ましい。
【００５５】
チャネル層（Ｃ）の第１非磁性挿入層（３ｂ）は、Ｒｕ、Ｉｒ、Ｒｈ、Ｏｓ、Ｒｅ又はこれら合金等の非磁性元素で構成される。
【００５６】
実施の形態１におけるチャネル層（Ｃ）の第１磁性層（３）を、第１分割磁性層（３ａ）、第１非磁性挿入層（３ｂ）及び第２分割磁性層（３ｃ）と置き換えた本実施の形態３の場合、第１分割磁性層（３ａ）と第２分割磁性層（３ｃ）は互いに反対方向の面内磁気異方性を有する。第１非磁性挿入層（３ｂ）を挿入した本実施の形態３の構成は、記録層（Ａ１）の磁性層との層間交換結合力Ｊexの調整の観点、および、漏れ磁場低減の観点から望ましい。
第１分割磁性層（３ａ）及び第１非磁性挿入層（３ｂ）の膜厚の合計は、０．５ｎｍ〜３．０ｎｍが望ましく、１．０ｎｍ〜２．５ｎｍがより望ましい。また、第１非磁性挿入層（３ｂ）の膜厚は、Ｒｕの場合は０．５ｎｍ〜１．０ｎｍが望ましく、Ｉｒの場合は０．５ｎｍ〜０．７ｎｍが、Ｒｈの場合は０．７ｎｍ〜１．０ｎｍ、Ｏｓの場合は０．７５ｎｍ〜１．２ｎｍ、Ｒｅの場合は０．５ｎｍ〜０．９５ｎｍが望ましい。
【００５７】
（実施の形態４）
図４に、本発明の実施の形態４の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）／第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）が順に隣接して配置されたものであり、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）は記録層（Ａ１）を構成する。実施の形態４の詳細は、実施の形態２及び実施の形態３と同様である。
【００５８】
（実施の形態５）
図５に、本発明の実施の形態５の基本構成を示す。該磁気抵抗効果素子の基本構成は、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）／記録層（Ａ１）／障壁層（８）／参照層（Ｂ１）が順に隣接して配置されたものであり、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成する。実施の形態５の詳細は、以下の点を除き、実施の形態１と同様である。
【００５９】
障壁層（８）は、少なくともＯやＮを含む。具体例としては、ＭｇＯ、ＭｇＡｌＯ、Ａｌ2Ｏ3、ＡｌＮ等が挙げられる。
障壁層（８）の膜厚は、０．１ｎｍ〜５ｎｍ、さらには０．５ｎｍ〜２ｎｍであることが望ましい。０．１ｎｍより小さいと原子サイズとの関係で連続的な膜の形成が困難になる。一方、５ｎｍより大きいと成膜時間が長くなるために、１枚のウェハを作製する時間が延びることで、コストが高くなる。
【００６０】
参照層（Ｂ１）は、膜面垂直方向に磁化容易軸を有する材料、膜厚及び層構成であれば特に制限はないが、少なくともＣｏ、Ｆｅ、Ｎｉ等の磁性元素を含む磁性層を、少なくとも１つ含む。また、垂直磁化の方向は固定されている。
【００６１】
（実施の形態６）
図６Ａ及び６Ｂに、本発明の実施の形態６の基本構成を示す。該磁気抵抗効果素子の基本構成は、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）／記録層（Ａ１）／障壁層（８）／第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）が順に隣接して配置されたものであり、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）は参照層（磁気固定層）（Ｂ１）を構成する。実施の形態６の詳細は、以下の点を除き、実施の形態５と同様である。
【００６２】
参照層（Ｂ１）の第４磁性層（９）は、少なくともＣｏ、Ｎｉ、Ｆｅのいずれかを含む。また、電気材料特性を改善する等の目的で、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等を添加してもよい。好ましくは、Ｃｏ、ＣｏＢ、Ｎｉ、ＮｉＢ、Ｆｅ、ＦｅＢ、ＣｏＦｅ、ＣｏＮｉ、ＮｉＦｅ、ＣｏＦｅＢ等であり、より好ましくはＣｏＦｅＢである。
参照層（Ｂ１）の第４磁性層（９）の膜厚は好ましくは１．０ｎｍ〜２．５ｎｍ、より好ましくは１．０ｎｍ〜１．７ｎｍの範囲に設定される。
【００６３】
参照層（Ｂ１）の第３非磁性挿入層（１０）は、Ｗ、Ｔａ、Ｍｏ等の非磁性元素から構成される。第３非磁性挿入層（１０）を挿入する目的の１つは、隣接する第４磁性層（９）をアモルファス状態にするためである。なお、第４磁性層（９）をアモルファス状態にする目的の１つは、記録層に隣接する障壁層がＭｇＯの場合にＭｇＯを（１００）に配向させ、トンネル磁気抵抗比（ＴＭＲ比）を大きくするためである。
参照層（Ｂ１）の第３非磁性挿入層（１０）の膜厚は好ましくは０．２５ｎｍ〜１．０ｎｍ、より好ましくは０．３ｎｍ〜０．６ｎｍの範囲に設定される。
【００６４】
参照層（Ｂ１）の第５磁性層（１１）及び第６磁性層（１３）は、膜面垂直方向に磁化容易軸を有し、少なくともＣｏ、Ｆｅ、Ｎｉのいずれかを含む単体膜、合金膜又は多層膜から構成される。
【００６５】
参照層（Ｂ１）の第５磁性層（１１）及び第６磁性層（１３）の単体膜、合金膜の例としては、Ｃｏ、Ｆｅ、Ｎｉ、ＣｏＦｅ、ＣｏＮｉ、ＦｅＮｉ、ＣｏＦｅＮｉ等が挙げられる。また、電気的・磁気的材料特性を改善する等の目的で、Ｐｔ、Ｐｄ等を添加し合金化してもよい。
上記単体膜、合金膜の膜厚は好ましくは１．０ｎｍ〜１０ｎｍ、より好ましくは１．５ｎｍ〜７ｎｍの範囲に設定される。
【００６６】
参照層（Ｂ１）の第５磁性層（１１）及び第６磁性層（１３）の多層膜としては、熱安定性が良い組み合わせが好ましく、たとえばＣｏ／Ｐｔ、Ｃｏ／Ｐｄ等が挙げられる。
上記多層膜の膜厚は積層１段あたり０．２ｎｍ〜０．６ｎｍ、積層数２〜１０回、多層膜の合計の膜厚は好ましくは１．０ｎｍ〜１２ｎｍ、より好ましくは１．５ｎｍ〜７ｎｍの範囲に設定される。
【００６７】
参照層（Ｂ１）の非磁性層（１２）は、Ｉｒ、Ｒｕ、Ｒｈ，Ｏｓ，Ｒｅ又はこれら合金等が例示される。
また非磁性層（１２）の膜厚は、Ｒｕの場合は０．５ｎｍ〜１．０ｎｍ、Ｉｒの場合は０．５ｎｍ〜０．７ｎｍ、Ｒｈの場合は０．７ｎｍ〜１．０ｎｍ、Ｏｓの場合は０．７５ｎｍ〜１．２ｎｍ、Ｒｅの場合は０．５ｎｍ〜０．９５ｎｍの範囲に設定されることが望ましい。
【００６８】
（実施の形態７）
図７に、本発明の実施の形態７の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）／第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）／障壁層（８）／参照層（Ｂ１）が順に隣接して配置されたものであり、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）は記録層（Ａ１）を構成する。実施の形態７の詳細は、実施の形態２及び実施の形態５と同様である。
【００６９】
（実施の形態８）
図８に、本発明の実施の形態８の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）／第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）／障壁層（８）／第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）が順に隣接して配置されたものであり、反強磁性層（２）／第１磁性層（３）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）は記録層（Ａ１）を構成し、第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）は参照層（Ｂ１）を構成する。実施の形態８の詳細は、実施の形態２及び実施の形態６と同様である。
【００７０】
（実施の形態９）
図９に、本発明の実施の形態９の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）／記録層（Ａ１）／障壁層（８）／参照層（Ｂ１）が順に隣接して配置されたものであり、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成する。実施の形態９の詳細は、実施の形態３及び実施の形態５と同様である。
【００７１】
（実施の形態１０）
図１０Ａ及び図１０Ｂに、本発明の実施の形態１０の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）／記録層（Ａ１）／障壁層（８）／第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）が順に隣接して配置されたものであり、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）は参照層（Ｂ１）を構成する。実施の形態１０の詳細は、実施の形態３及び実施の形態６と同様である。
【００７２】
（実施の形態１１）
図１１に、本発明の実施の形態１１の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）／第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）／障壁層（８）／参照層（Ｂ１）が順に隣接して配置されたものであり、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）は記録層（Ａ１）を構成する。実施の形態１１の詳細は、実施の形態４及び実施の形態５と同様である。
【００７３】
（実施の形態１２）
図１２に、本発明の実施の形態１２の基本構成を示す。該磁気抵抗効果素子の構成は、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）／第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）／障壁層（８）／第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）が順に隣接して配置されたものであり、反強磁性層（２）／第１分割磁性層（３ａ）／第１非磁性挿入層（３ｂ）／第２分割磁性層（３ｃ）／非磁性スペーサー層（４）はチャネル層（Ｃ）の一部を構成し、第２磁性層（５）／第２非磁性挿入層（６）／第３磁性層（７）は記録層（Ａ１）を構成し、第４磁性層（９）／第３非磁性挿入層（１０）／第５磁性層（１１）／非磁性層（１２）／第６磁性層（１３）は参照層（Ｂ１）を構成する。実施の形態１２の詳細は、実施の形態４及び実施の形態６と同様である。
【００７４】
（実施の形態１３）
図１３に、本発明の実施の形態１３の構成を示す。該磁気抵抗効果素子の構成は、実施の形態８と同じであり、書き込み電流がチャネル層（Ｃ）に流れる様子（ＳＯＴ電流）と、記録層（Ａ１）／障壁層（８）／参照層（Ｂ１）に向かって流れる様子（ＳＴＴ電流）を示したものである。
【００７５】
実施の形態２で述べたように、記録層（Ａ１）の磁性層の一部をスピンホール角ΘSHが大きい多層膜にすることにより、ＳＯＴでの磁化反転効率が向上するため、書き込み電流ＩCを小さくすることができる。なお、ＳＴＴによる磁化反転はダンピング定数αが大きいと書き込み電流ＩCも大きくなる関係にあるが、ＳＯＴでの磁化反転はダンピング定数αが大きくても書き込み電流ＩCとは無関係である。
また、本発明の形態１３の記録層（Ａ１）の第２磁性層（５）の多層膜の構成で、熱安定性指数Δを向上させることができる。たとえば、Ｃｏ０．４ｎｍ／Ｐｔ０．４ｎｍの多層構造で、直径２０ｎｍの磁気抵抗効果素子において２回積層した場合の熱安定性指数Δは２１０、直径１０ｎｍの磁気抵抗効果素子において３回積層した場合の熱安定性指数Δは７９であった。なお、近年、磁気抵抗効果素子に要求される熱安定性指数Δは６０以上である。また、チャネル層（Ｃ）に書き込み電流（パルス電流、ＳＯＴ電流）を流すとともに、磁気トンネル接合に（記録層の膜面垂直方向に）書き込み電流（パルス電流、ＳＴＴ電流）を併用して流すことで、電流反転効率を向上させることが可能である。
【００７６】
（実施の形態１４）
図１４に、本発明の実施の形態１４のパルスシーケンス例を示す。
実施の形態１３のように、チャネル層（Ｃ）に書き込み電流（パルス電流、ＳＯＴ電流）を流すとともに、磁気トンネル接合に（記録層の膜面垂直方向に）書き込み電流（パルス電流、ＳＴＴ電流）を併用して流すことで、電流反転効率を向上させることが可能である。
ここで、Ｚタイプの磁気抵抗効果素子において、高電流域での反転挙動の異常観測（バックホッピング）が見られ、磁化反転後に元のスピン状態に戻ってしまうといった反転エラー率が上がるという問題がある。かかる問題も、ＳＯＴ電流のＯｆｆ後にＳＴＴ電流のＯｆｆすることにより、ＳＴＴ電流により反転後の磁化方向が安定化されるため同時に解決できる。
【００７７】
（実施の形態１５）
図１５に、本発明の実施の形態１５の構成を（ａ）に、印加するパルスシーケンスの例を（ｂ）〜（ｄ）に示す。
【００７８】
磁気抵抗効果素子の構成は、以下のとおりである。
下地層（１）：            Ｔａ（２ｎｍ）
反強磁性層（２）：        ＮｉＯ（１０ｎｍ）
第１分割磁性層（３ａ）：  Ｃｏ（１．０ｎｍ）
第１非磁性挿入層（３ｂ）：Ｒｕ（０．８ｎｍ）
第２分割磁性層（３ｃ）：  Ｃｏ（１．０ｎｍ）
非磁性スペーサー層（４）：Ｉｒ（２．５ｎｍ）
第２磁性層（５）：        （Ｃｏ（０．４ｎｍ）／Ｐｔ（０．４ｎｍ））1／Ｃｏ（０．４ｎｍ）
第２非磁性挿入層（６）：  Ｗ（０．５ｎｍ）
第３磁性層（７）：        ＣｏＦｅＢ（１．０ｎｍ）
障壁層（８）：            ＭｇＯ（１．０ｎｍ）
第４磁性層（９）：        ＣｏＦｅＢ（１．０ｎｍ）
第３非磁性挿入層（１０）：Ｗ（０．５ｎｍ）
第５磁性層（１１）：      （Ｃｏ（０．４ｎｍ）／Ｐｔ（０．４ｎｍ））5／Ｃｏ（０．４ｎｍ）
非磁性層（１２）：        Ｒｕ（０．８ｎｍ）
第６磁性層（１３）：      （Ｃｏ（０．４ｎｍ）／Ｐｔ（０．４ｎｍ））7
【００７９】
印加するパルスシーケンスは、図１５の（ｂ）〜（ｄ）に示されるように、ＳＯＴ電流のＯｆｆ後にＳＴＴ電流をＯｆｆにすれば、高電流域での反転挙動の異常観測（バックホッピング）は生じない。
【００８０】
（実施の形態１６）
図１６Ａに、実施の形態１６の一例として、１ビット分の磁気メモリセルの回路構成を示す。1ビット分の磁気メモリセル回路は、実施の形態８に示した磁気抵抗効果素子と、第１のビット線（ＢＬ１）、第２のビット線（ＢＬ２）、ワード線（ＷＬ）、グラウンド線（ＧＮＤ）、第１トランジスタ（Ｔｒ１）、第２トランジスタ（Ｔｒ２）、第１端子（Ｔ１）、第２端子（Ｔ２）、第３端子（Ｔ３）を備える。
【００８１】
磁気メモリセル回路にデータを書き込む場合は、第１のビット線（ＢＬ１）と第２のビット線（ＢＬ２）のレベル設定に差を設ける。これにより、チャネル層（１）に書き込み電流ＩCが導入され、記録層（Ａ１）の磁化方向が反転してデータが書き込まれる。
【００８２】
磁気メモリセル回路からデータを読み出す場合は、ワード線（ＷＬ）をアクティブレベルにしたあと、第１トランジスタ（Ｔｒ１）及び第２トランジスタ（Ｔｒ２）をＯＮにし、第１のビット線（ＢＬ１）及び第２のビット線（ＢＬ２）の両方をＨｉｇｈレベルに設定するか、片方をＨｉｇｈレベルに設定にして他方を開放する。これにより、チャネル層（Ｃ）→記録層（Ａ１）→障壁層（８）→参照層（Ｂ１）→第３端子（Ｔ３）→グラウンド線（ＧＮＤ）に読み出し電流が流れ、経路の抵抗値から記録データが読み出される。
【００８３】
図１６Ｂに、実施の形態１６の他の一例を示す。第１端子（Ｔ１）はチャネル層（Ｃ）の側部の一端に、第２端子（Ｔ２）はチャネル層（Ｃ）の側部の他端部に接続され、参照層（Ｂ１）に接続される第３端子（Ｔ３）は基板とは反対側に設けられている。本構成を用いると反強磁性体に酸化物等の抵抗が高い層を用いてもチャネル層（Ｃ）に電流を流すことができる。
【００８４】
図１６Ｃに、実施の形態１６の他の一例を示す。チャネル層（Ｃ）の一端部に接続される第１端子（Ｔ１）、他端部に接続される第２端子（Ｔ２）、及び、参照層（Ｂ１）に接続される第３端子（Ｔ３）のいずれもが基板側に設けられている。全ての端子を基板側に設けることによって、磁気抵抗効果素子の上部に配線が不要となり、セルサイズを小さくすることができるとともに、反強磁性層（２）にＮｉＯ、ＦｅＯｘ等の酸化物を用いた場合好ましい例である。
【００８５】
図１６Ｄに、実施の形態１６の他の一例を示す。第１端子（Ｔ１）及び第２端子（Ｔ２）は基板とは反対側に設けられ、第３端子（Ｔ３）は基板側に設けられている。入力信号が磁気抵抗効果素子の上部から供給される場合に、効率的にレイアウトすることができる。
【００８６】
実施の形態１６の磁気メモリセル回路構成は一例であり、書き込み時にはチャネル層に書き込み電流ＩCが導入され、読み出し時には障壁層（８）を挟む記録層（Ａ１）と参照層（Ｂ１）の磁気抵抗を読み取れる回路構成であればよい。
また、実施の形態１３及び１４のように、ＳＴＴ電流を併用する場合は、書き込み時にはチャネル層（Ｃ）に書き込み電流ＩCが導入されるとともに記録層（Ａ１）／障壁層（８）／参照層（Ｂ１）にも書き込み電流ＩCが導入され、読み出し時には障壁層（８）を挟む記録層（Ａ１）と参照層（Ｂ１）の磁気抵抗を読み取れる回路構成であればよい。
【００８７】
（実施の形態１７）
図１７に、実施の形態１７として、実施の形態１６の磁気メモリセルを複数個備える磁気メモリを示す。
磁気メモリは、メモリセルアレイ、Ｘドライバ、Ｙドライバ、コントローラを備える。メモリセルアレイは、アレイ状に配置された磁気メモリセルを有する。Ｘドライバは複数のワード線（ＷＬ）に接続され、Ｙドライバは複数のビット線（ＢＬ）に接続され、読み出し手段及び書き出し手段として機能する。
【００８８】
なお、各実施の形態において示した層構成は順に隣接して配置していればよく、積層方法、積層順序、上下左右の向き等限定されない。
【符号の説明】
【００８９】
１    下地層
２    反強磁性層
３    第１磁性層
３ａ  第１分割磁性層
３ｂ  第１非磁性挿入層
３ｃ  第２分割磁性層
４    非磁性スペーサー層
５    第２磁性層
６    第２非磁性挿入層
７    第３磁性層
８    障壁層
９    第４磁性層
１０  第３非磁性挿入層
１１  第５磁性層
１２  非磁性層
１３  第６磁性層
Ａ１  記録層
Ｂ１  参照層
Ｃ    チャネル層
ＢＬ１  第１のビット線
ＢＬ２  第２のビット線
ＧＮＤ  グラウンド線
Ｔ１    第１端子  
Ｔ２    第２端子  
Ｔ３    第３端子  
Ｔｒ１  第１トランジスタ  
Ｔｒ２  第２トランジスタ  
ＷＬ    ワード線
【図１】
2019159962.tif 000003
【図２】
2019159962.tif 000004
【図３】
2019159962.tif 000005
【図４】
2019159962.tif 000006
【図５】
2019159962.tif 000007
【図６Ａ】
2019159962.tif 000008
【図６Ｂ】
2019159962.tif 000009
【図７】
2019159962.tif 000010
【図８】
2019159962.tif 000011
【図９】
2019159962.tif 000012
【図１０Ａ】
2019159962.tif 000013
【図１０Ｂ】
2019159962.tif 000014
【図１１】
2019159962.tif 000015
【図１２】
2019159962.tif 000016
【図１３】
2019159962.tif 000017
【図１４】
2019159962.tif 000018
【図１５】
2019159962.tif 000019
【図１６Ａ】
2019159962.tif 000020
【図１６Ｂ】
2019159962.tif 000021
【図１６Ｃ】
2019159962.tif 000022
【図１６Ｄ】
2019159962.tif 000023
【図１７】
2019159962.tif 000024
【図１８】
2019159962.tif 000025
【図１９】
2019159962.tif 000026
【図２０】
2019159962.tif 000027
【図２１】
2019159962.tif 000028
【図２２】
2019159962.tif 000029
【国際調査報告】
2019159962.tif 000030
2019159962.tif 000031
2019159962.tif 000032
2019159962.tif 000033