(57)【要約】  互いに直列に接続された第１及び第２の半導体デバイスを含む電圧バランス回路は、１次巻線及び２次巻線を有する第１のトランスと、１次巻線及び２次巻線を有する第２のトランスと、互いに直列に接続されかつ複数の半導体デバイスの出力端子間に接続された１対のキャパシタとを備え、第１の制御信号は第１のトランスの１次巻線を介して第１の半導体デバイスの制御端子に印加され、第２の制御信号は第２のトランスの１次巻線を介して第２の半導体デバイスの制御端子に印加され、各２次巻線の一端を互いに接続した。
2020183702.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列に接続された複数の半導体デバイスの各出力電圧をバランスさせるための電圧バランス回路において、
前記複数の半導体デバイスは、それぞれ制御端子と第１及び第２の素子端子を有する少なくとも第１及び第２の半導体デバイスを含み、
前記電圧バランス回路は、
１次巻線及び２次巻線を有する第１のトランスと、
１次巻線及び２次巻線を有する第２のトランスと、
互いに直列に接続された第１及び第２のキャパシタとを備え、
前記第１のキャパシタの一端は前記第１の半導体デバイスの第１の素子端子に接続され、
前記第２のキャパシタの一端は前記第２の半導体デバイスの第２の素子端子に接続され、
前記第１及び第２のキャパシタの各他端は互いに接続されかつ、前記第１のトランスの２次巻線の他端に接続され、
前記第１の半導体デバイスを制御する第１の制御信号の第１の出力端子は第１のトランスの１次巻線の一端に接続され、前記第１のトランスの１次巻線の他端は前記第１の半導体デバイスの制御端子に接続され、
前記第１の制御信号の第２の出力端子は前記第１の半導体デバイスの第２の素子端子、前記第２の半導体デバイスの第１の素子端子及び前記第２のトランスの１次巻線の他端に接続され、
前記第２の半導体デバイスを制御する第２の制御信号の第１の出力端子は第２のトランスの１次巻線の一端に接続され、前記第２のトランスの１次巻線の他端は前記第２の半導体デバイスの制御端子に接続され、
前記第２の制御信号の第２の出力端子は前記第２の半導体デバイスの第２の素子端子に接続され、
前記第１の制御信号は前記第１のトランスの１次巻線を介して前記第１の半導体デバイスの制御端子に印加され、
前記第２の制御信号は前記第２のトランスの１次巻線を介して前記第２の半導体デバイスの制御端子に印加され、
前記各２次巻線の一端を互いに接続した
ことを特徴とする電圧バランス回路。
【請求項２】
前記第１及び第２のキャパシタは電極同士が対向している寄生容量である請求項１記載の電圧バランス回路。
【請求項３】
前記第１及び第２のトランスの１次巻線及び２次巻線は、互いに電磁的に結合するように電極同士が対向している１対の電極である請求項１又は２記載の電圧バランス回路。
【請求項４】
スイッチング素子である前記第１及び第２の半導体デバイスを備え、入力電圧をスイッチングして出力するスイッチング回路であって、
前記第１及び第２の制御信号はそれぞれ第１及び第２のスイッチング制御信号であり、
請求項１〜３のうちいずれか１つ記載の電圧バランス回路を備えたスイッチング回路。
【請求項５】
請求項４記載のスイッチング回路を備え、入力電圧を所定の電圧に電力変換する電力変換装置であって、
前記入力電圧を入力して前記第１及び第２の半導体デバイスの直列回路に出力するリアクトルと、
前記第１及び第２の半導体デバイスによりスイッチングされた電圧を平滑する電解コンデンサとを備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば直列接続される複数の半導体デバイスのための電圧バランス回路とそれを用いたスイッチング回路及び電力変換装置に関する。
【背景技術】
【０００２】
例えばスイッチ素子である複数の半導体デバイスを直列に接続し、それらを１つの素子としてスイッチングをオン・オフ同期して動作させることで、低耐電圧のデバイスで高耐電圧特性を得るスイッチング回路を実現することができる。ここで、低耐圧の半導体デバイスは、高耐圧の半導体デバイスに比べて顕著に価格が安く、オン抵抗も小さいので、低コスト及び動作の高効率化につながる。しかし、半導体デバイスの電気的特性のバラつきにより、電圧バランスが崩れると、電圧設計の基準を超える場合がある。特に、半導体デバイスの出力容量にバラつきがあると、そのような場合が発生する可能性がある。【０００３】
この課題を解決するために、例えば、特許文献１では、複数の半導体デバイスを直列接続した、従来例回路において、スイッチング時に各半導体デバイスのドレイン−ソース電圧（Ｖｄｓ）をバランスさせるために、各ドライブ回路に１個のトランスを用いて各半導体デバイスのゲート電流（Ｉｇ１，Ｉｇ２）をバランスさせる。ここで、第１のドライブ回路からのスイッチング制御信号を当該トランスの１次巻線を介して第１の半導体デバイスを駆動する一方、第２のドライブ回路からのスイッチング制御信号を当該トランスの２次巻線を介して第２の半導体デバイスを駆動する。なお、当該トランスの１次巻線におけるスイッチング制御信号による誘起電圧と、２次巻線におけるスイッチング制御信号による誘起電圧とが互いに逆方向となるように、第１及び第２のドライブ回路並びに半導体デバイスの各ゲートとが接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４７６０２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記従来例回路について、本発明者がシミュレーションを行ったところ、各半導体デバイスの出力容量に２０％ばらつきがある場合において、各半導体デバイスのゲート電流は一致しているが、ドレイン−ソース電圧Ｖｄｓに乖離があることを確認した。【０００６】
前記従来例回路では、大きなトランスを用いるために、回路規模の大型化、また、半導体デバイスのばらつき（例えば出力容量、しきい値等）によって、電圧アンバランスが発生する課題があった。その結果、素子耐圧を超える電圧が半導体デバイスに印加され、当該半導体デバイスが破壊され、もしくはスイッチング時の発生損失に大きな偏りが発生することで、半導体デバイスの発熱や寿命に大きな影響を与えたりする可能性があった。【０００７】
本発明の目的は以上の問題点を解決し、複数の半導体デバイスが直列に接続された回路において、複数の半導体デバイス間のスイッチング時の出力電圧の電圧バランスを、従来技術に比較して高精度で行うことができる電圧バランス回路と、それを用いたスイッチング回路及び電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る電圧バランス回路は、
互いに直列に接続された複数の半導体デバイスの各出力電圧をバランスさせるための電圧バランス回路において、
前記複数の半導体デバイスは、それぞれ制御端子と第１及び第２の素子端子を有する少なくとも第１及び第２の半導体デバイスを含み、
前記電圧バランス回路は、
１次巻線及び２次巻線を有する第１のトランスと、
１次巻線及び２次巻線を有する第２のトランスと、
互いに直列に接続された第１及び第２のキャパシタとを備え、
前記第１のキャパシタの一端は前記第１の半導体デバイスの第１の素子端子に接続され、
前記第２のキャパシタの一端は前記第２の半導体デバイスの第２の素子端子に接続され、
前記第１及び第２のキャパシタの各他端は互いに接続されかつ、前記第１のトランスの２次巻線の他端に接続され、
前記第１の半導体デバイスを制御する第１の制御信号の第１の出力端子は第１のトランスの１次巻線の一端に接続され、前記第１のトランスの１次巻線の他端は前記第１の半導体デバイスの制御端子に接続され、
前記第１の制御信号の第２の出力端子は前記第１の半導体デバイスの第２の素子端子、前記第２の半導体デバイスの第１の素子端子及び前記第２のトランスの１次巻線の他端に接続され、
前記第２の半導体デバイスを制御する第２の制御信号の第１の出力端子は第２のトランスの１次巻線の一端に接続され、前記第２のトランスの１次巻線の他端は前記第２の半導体デバイスの制御端子に接続され、
前記第２の制御信号の第２の出力端子は前記第２の半導体デバイスの第２の素子端子に接続され、
前記第１の制御信号は前記第１のトランスの１次巻線を介して前記第１の半導体デバイスの制御端子に印加され、
前記第２の制御信号は前記第２のトランスの１次巻線を介して前記第２の半導体デバイスの制御端子に印加され、
前記各２次巻線の一端を互いに接続した
ことを特徴とする。
【発明の効果】
【０００９】
従って、本発明によれば、複数の半導体デバイスが直列に接続された回路において、複数の半導体デバイス間のスイッチング時の出力電圧の電圧バランスを、従来技術に比較して高精度で行うことができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係るスイッチング回路１００と、その周辺回路の構成例を示す回路図である。
【図２】実施形態２に係るスイッチング回路１００と、その周辺回路の構成例を示す回路図である。
【図３Ａ】図２の電極４１部分の平面図である。
【図３Ｂ】図３ＡのＡ−Ａ’線についての縦断面図である。
【図４】変形例に係る電極形式の１次巻線２１Ａ及び２次巻線２２Ａの構成例を示す平面図である。
【図５】実施形態３に係る電力変換装置の構成例を示す回路図である。
【図６】実施形態４に係る電力変換装置の構成例を示す回路図である。
【図７】実施形態５に係る電力変換装置の構成例を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明にかかる実施形態について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。
【００１２】
実施形態１．
図１は実施形態１に係るスイッチング回路１００と、その周辺回路の構成例を示す回路図である。図１において、スイッチング回路１００は、制御信号発生回路１０と、１対のドライブ回路１１，１２，と、１対のトランス２０，３０を備えて構成される。ここで、１対のトランス２０，３０は、１対の半導体デバイスＱ１，Ｑ２の各ゲート（制御端子）にスイッチング制御信号を印加したときにその半導体デバイスＱ１，Ｑ２のドレイン（第１の素子端子）−ソース（第２の素子端子）間電圧（出力電圧）の電圧バランスをとるための電圧バランス回路５０を構成する。
【００１３】
図１において、半導体デバイスＱ１，Ｑ２は例えばＮチャネルＭＯＳ電界効果トランジスタであって、互いに直列に接続される。すなわち、半導体デバイスＱ１のドレインには入力電圧Ｖｉｎが印加され、半導体デバイスＱ２のソースは半導体デバイスＱ２のドレインに接続され、半導体デバイスＱ２のソースは接地される。
【００１４】
トランス２０は１次巻線２１及び２次巻線２２を有し、トランス３０は１次巻線３１及び２次巻線３２を有する。トランス２０の１次巻線２１の巻き始め端子２１ａはドライブ回路１１の信号出力端子１１ａに接続され、１次巻線２１の巻き終り端子２１ｂは半導体デバイスＱ１のゲートに接続される。また、トランス３０の１次巻線３１の巻き始め端子３１ａはドライブ回路１２の信号出力端子１２ａに接続され、１次巻線３１の巻き終り端子３１ｂは半導体デバイスＱ２のゲートに接続される。
【００１５】
ドライブ回路１１の信号基準端子１１ｂは半導体デバイスＱ１のソースに接続され、ドライブ回路１２の信号基準端子１２ｂは接地される。２次巻線３２の巻き終り端子３２ｂは半導体デバイスＱ１のソース及び半導体デバイスＱ２のドレインに接続される。半導体デバイスＱ１のドレインは接続点Ｐ１、キャパシタＣ１及び接続点Ｐ２を介して２次巻線２２の巻き終り端子２２ｂに接続される。半導体デバイスＱ２のソースは接続点Ｐ３、キャパシタＣ２及び接続点Ｐ２を介して２次巻線２２の巻き終り端子２２ｂに接続される。なお、キャパシタＣ１とＣ２の容量は互いに等しい。
【００１６】
図１において、制御信号発生回路１０は例えば矩形波であるスイッチング制御信号Ｓｃを発生してそれぞれドライブ回路１１，１２に出力する。ドライブ回路１１は入力されるスイッチング制御信号を増幅した後、増幅したスイッチング制御信号をトランス２０の１次巻線２１を介して半導体デバイスＱ１のゲートに印加することでオン・オフ駆動する。ドライブ回路１２は入力されるスイッチング制御信号を増幅した後、増幅したスイッチング制御信号をトランス３０の１次巻線３１を介して半導体デバイスＱ２のゲートに印加することでオン・オフ駆動する。
【００１７】
以上のように構成された図１のスイッチング回路１００は、入力電圧Ｖｉｎを、スイッチング制御信号Ｓｃを従って半導体デバイスＱ１，Ｑ２をオン・オフ駆動することでスイッチングする。ここで、電圧バランス回路５０では、トランス２０，３０の各１次巻線２１，３１に印加されるスイッチング制御信号Ｓｃによる２次巻線２２，３２における誘起電圧の方向が互いに逆方向になり、かつ互いに直列に接続された半導体デバイスＱ１，Ｑ２の出力側で接続点Ｐ２を基準として対象となるように１対のキャパシタＣ１，Ｃ２を接続している。すなわち、キャパシタＣ１，Ｃ２の接続点Ｐ２がトランス２０，３０の各２次巻線２２，３２を介して半導体デバイスＱ１，Ｑ２の接続点に接続されて、キャパシタＣ１，Ｃ２を用いてドレイン−ソース電圧の平均値（Ｖｄｓ１＋Ｖｄｓ）／２をセンシングし、各半導体デバイスＱ１，Ｑ２のドレイン−ソース間電圧Ｖｄｓ１，Ｖｄｓ２が等しくなく、電圧バランスが崩れているときに、トランス２０，３０の２次巻線２２，３２に所定電流が流れかつトランス２０，３０によりゲート側の１次巻線回路と磁気結合することで、各半導体デバイスＱ１，Ｑ２のドレイン−ソース間電圧Ｖｄｓ１，Ｖｄｓ２が電圧バランスする方向に各半導体デバイスＱ１，Ｑ２に所定の電流が流れる。
【００１８】
以上説明したように、各半導体デバイスＱ１，Ｑ２間のスイッチング時のドレインーソース間電圧Ｖｄｓ１，Ｖｄｓ２の電圧バランスを、従来技術に比較して高精度で行うことができ、これにより、半導体デバイスＱ１，Ｑ２の故障を大幅に抑制できる。なお、本発明者らは、半導体デバイスＱ１，Ｑ２のデバイス容量において２０％ばらつきがある場合において、シミュレーションを実行して電圧バランスすることを確認した。
【００１９】
実施形態２．
図２は実施形態２に係るスイッチング回路１００と、その周辺回路の構成例を示す回路図である。また、図３Ａは図２の電極４１部分の平面図であり、図３Ｂは図３ＡのＡ−Ａ’線についての縦断面図である。図２のスイッチング回路１００の周辺回路は、図１の周辺回路に比較して、キャパシタＣ１，Ｃ２をそれぞれ寄生容量Ｃ１ｐ，Ｃ２ｐで置き換えて構成したことを特徴としている。
【００２０】
具体的には、図３Ａ及び図３Ｂに示すように、寄生容量Ｃ１ｐは、半導体デバイスＱ１，Ｑ２が装着される誘電体基板４０を挟設しかつ電極同士が対向している１対の電極４１，４２間に寄生的に形成され、寄生容量Ｃ２ｐも寄生容量Ｃ１ｐと同様に、誘電体基板４０を挟設する１対の電極４２，４３間に寄生的に形成される。
【００２１】
以上構成された電圧バランス回路５０においても、トランス２０，３０の各１次巻線２１，３１に印加されるスイッチング制御信号Ｓｃによる２次巻線２２，３２における誘起電圧の方向が互いに逆方向になり、かつ互いに直列に接続された半導体デバイスＱ１，Ｑ２の出力側で電極４２を基準として対象となるように１対の寄生容量Ｃ１ｐ，Ｃ２ｐを接続している。このため、各半導体デバイスＱ１，Ｑ２のゲート電流（Ｉｇ１，Ｉｇ２）をバランスさせることができ、各半導体デバイスＱ１，Ｑ２間のスイッチング時のドレイン−ソース間電圧（出力電圧）の電圧バランスを、従来技術に比較して高精度で行うことができる。
【００２２】
変形例．
図４は実施形態１又は実施形態２の変形例に係る電極形式の１次巻線２１Ａ及び２次巻線２２Ａの構成例を示す平面図である。変形例を示す図４において、トランス２０の１次巻線２１及び２次巻線２２はそれぞれ、誘電体基板４０において互いに電磁的に結合するように電極同士が対向している例えばストリップ形状の電極形式の１次巻線２１Ａ及び２次巻線２２Ａであってもよい。トランス３０の１次巻線３１及び２次巻線３２もそれぞれ、誘電体基板４０において互いに電磁的に結合するように形成された例えばストリップ形状の電極形式の１次巻線及び２次巻線あってもよい。また、電極形式の１次巻線２１Ａを誘電体基板４０の表面に設け、電極形式の２次巻線２２Ａを誘電体基板４０の裏面に設けてもよい。このような構成によって、１次巻線２１Ａと２次巻線２２Ａが互いに電磁的に結合し、寄生成分で、トランスの機能を実現させてもよい。以上のように構成された電圧バランス回路５０も実施形態１及び２と同様の作用効果を有する。
【００２３】
実施形態３．
図５は実施形態３に係る電力変換装置の構成例を示す回路図である。図５の電力変換装置は、図１の電圧バランス回路５０を有するスイッチング回路１００を用いた非同期整流型昇圧チョッパ回路である。
【００２４】
図５において、直流電圧源１からの入力電圧ＶｉｎはリアクトルＬｒを介して、半導体デバイスＱ１，Ｑ２の直列回路に印加される。半導体デバイスＱ１のドレインは整流ダイオードＤ１を介して、平滑用電解キャパシタＣｂ及び負荷抵抗２に接続される。
【００２５】
以上のように構成された電力変換装置では、入力電圧Ｖｉｎを非同期整流により昇圧して負荷抵抗２に出力することができる。なお、電圧バランス回路５０の作用効果は実施形態１及び２と同様である。
【００２６】
実施形態４．
図６は実施形態４に係る電力変換装置の構成例を示す回路図である。図６の電力変換装置は、図１の電圧バランス回路５０を有するスイッチング回路１００を用いた同期型昇圧チョッパ回路である。
【００２７】
図６において、直流電圧源１からの入力電圧ＶｉｎはリアクトルＬｒを介して、半導体デバイスＱ１，Ｑ２の直列回路に印加される。半導体デバイスＱ１のドレインは半導体デバイスＱ４，Ｑ３を介して、平滑用電解キャパシタＣｂ及び負荷抵抗２に接続される。ここで、半導体デバイスＱ３，Ｑ４，Ｑ１，Ｑ２は直列に接続され、スイッチング回路１００により駆動される。なお、半導体デバイスＱ１，Ｑ２のオン・オフと、半導体デバイスＱ３，Ｑ４のオン・オフとは互いに反転される。
【００２８】
以上のように構成された電力変換装置では、入力電圧Ｖｉｎを同期で昇圧して負荷抵抗２に出力することができる。なお、電圧バランス回路５０の作用効果は実施形態１及び２と同様である。
【００２９】
実施形態５．
図７は実施形態５に係る電力変換装置の構成例を示す回路図である。図７の電力変換装置は、図１の電圧バランス回路５０を有するスイッチング回路１００を用いたブリッジ型インバータ回路である。
【００３０】
図７において、半導体デバイスＱ１〜Ｑ４は互いに直列に接続され、半導体デバイスＱ５〜Ｑ８は互いに直列に接続される。半導体デバイスＱ１〜Ｑ４の直列回路と、半導体デバイスＱ５〜Ｑ８の直列回路とは並列に接続される。直流電圧源１からの入力電圧Ｖｉｎはこれら各直列回路に印加され、半導体デバイスＱ２のソースと半導体デバイスＱ３のドレインとの間の接続点Ｐ１１と、半導体デバイスＱ３のソースと半導体デバイスＱ４のドレインとの間の接続点Ｐ１２とから出力電圧Ｖｏｕｔが出力される。ここで、半導体デバイスＱ３，Ｑ４，Ｑ１，Ｑ２は直列に接続され、スイッチング回路１００により駆動される。なお、なお、半導体デバイスＱ１，Ｑ２，Ｑ７，Ｑ８のオン・オフと、半導体デバイスＱ３，Ｑ４，Ｑ５，Ｑ６のオン・オフとは互いに反転される。
【００３１】
以上のように構成された電力変換装置では、入力電圧Ｖｉｎを同期してスイッチングして所定の交流信号を生成して出力することができる。なお、電圧バランス回路５０の作用効果は実施形態１及び２と同様である。
【００３２】
以上の実施形態では、非同期整流型昇圧チョッパ回路、同期型チョッパ回路、インバータ回路等を一例として示したが、本実施形態に係る電圧バランス回路５０を前記回路以外にも他のＤＣ／ＤＣコンバータ等の電力変換装置、インバータトポロジ回路にも適用してもよい。
【産業上の利用可能性】
【００３３】
以上詳述したように、複数の半導体デバイスが直列に接続された回路において、複数の半導体デバイス間のスイッチング時の出力電圧の電圧バランスを、従来技術に比較して高精度で行うことができる。
【符号の説明】
【００３４】
１  直流電圧源、
２  負荷抵抗、
１０  制御信号発生回路、
１１，１２  ドライブ回路、
１１ａ，１２ａ  信号出力端子、
１１ｂ，１２ｂ  信号基準端子、
２０，３０  トランス、
２１，２１Ａ，３１  １次巻線、
２２，２２Ａ，３２  ２次巻線、
２１ａ，２２ａ，３１ａ，３２ａ  巻き始め端子、
２１ｂ，２２ｂ，３１ｂ，３２ｂ  巻き終り端子、
４０  誘電体基板、
４１，４２，４３  電極、
５０  電圧バランス回路、
１００  スイッチング回路、
Ｃ１，Ｃ２  キャパシタ、
Ｃｂ  電解キャパシタ、
Ｃ１ｐ，Ｃ２ｐ  寄生容量、
Ｄ１  整流ダイオード、
Ｌｒ  リアクトル、
Ｐ１〜Ｐ３  接続点、
Ｑ１〜Ｑ８  ＭＯＳトランジスタ。
【図１】
2020183702.tif 000003
【図２】
2020183702.tif 000004
【図３Ａ】
2020183702.tif 000005
【図３Ｂ】
2020183702.tif 000006
【図４】
2020183702.tif 000007
【図５】
2020183702.tif 000008
【図６】
2020183702.tif 000009
【図７】
2020183702.tif 000010
【手続補正書】
【提出日】令和3年3月5日(2021.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに直列に接続された複数の半導体デバイスの各出力電圧をバランスさせるための電圧バランス回路において、
前記複数の半導体デバイスは、それぞれ制御端子と第１及び第２の素子端子を有する少なくとも第１及び第２の半導体デバイスを含み、
前記電圧バランス回路は、
１次巻線及び２次巻線を有する第１のトランスと、
１次巻線及び２次巻線を有する第２のトランスと、
互いに直列に接続された第１及び第２のキャパシタとを備え、
前記第１のキャパシタの一端は前記第１の半導体デバイスの第１の素子端子に接続され、
前記第２のキャパシタの一端は前記第２の半導体デバイスの第２の素子端子に接続され、
前記第１及び第２のキャパシタの各他端は互いに接続されかつ、前記第１のトランスの２次巻線の他端に接続され、
前記第１の半導体デバイスを制御する第１の制御信号の第１の出力端子は第１のトランスの１次巻線の一端に接続され、前記第１のトランスの１次巻線の他端は前記第１の半導体デバイスの制御端子に接続され、
前記第１の制御信号の第２の出力端子は前記第１の半導体デバイスの第２の素子端子、前記第２の半導体デバイスの第１の素子端子及び前記第２のトランスの１次巻線の他端に接続され、
前記第２の半導体デバイスを制御する第２の制御信号の第１の出力端子は第２のトランスの１次巻線の一端に接続され、前記第２のトランスの１次巻線の他端は前記第２の半導体デバイスの制御端子に接続され、
前記第２の制御信号の第２の出力端子は前記第２の半導体デバイスの第２の素子端子に接続され、
前記第１の制御信号は前記第１のトランスの１次巻線を介して前記第１の半導体デバイスの制御端子に印加され、
前記第２の制御信号は前記第２のトランスの１次巻線を介して前記第２の半導体デバイスの制御端子に印加され、
前記各２次巻線の一端を互いに接続した
ことを特徴とする電圧バランス回路。
【請求項２】
前記第１及び第２のキャパシタは電極同士が対向している寄生容量である請求項１記載の電圧バランス回路。
【請求項３】
前記第１及び第２のトランスの１次巻線及び２次巻線は、互いに電磁的に結合するように電極同士が対向している１対の電極である請求項１又は２記載の電圧バランス回路。
【請求項４】
スイッチング素子である前記第１及び第２の半導体デバイスを備え、入力電圧をスイッチングして出力するスイッチング回路であって、
前記第１及び第２の制御信号はそれぞれ第１及び第２のスイッチング制御信号であり、
請求項１〜３のうちのいずれか１つに記載の電圧バランス回路を備えたスイッチング回路。
【請求項５】
請求項４記載のスイッチング回路を備え、入力電圧を所定の電圧に電力変換する電力変換装置であって、
前記入力電圧を入力して前記第１及び第２の半導体デバイスの直列回路に出力するリアクトルと、
前記第１及び第２の半導体デバイスによりスイッチングされた電圧を平滑する電解コンデンサとを備えた電力変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
前記従来例回路について、本発明者らがシミュレーションを行ったところ、各半導体デバイスの出力容量に２０％ばらつきがある場合において、各半導体デバイスのゲート電流は一致しているが、ドレイン−ソース電圧Ｖｄｓに乖離があることを確認した。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
図１において、半導体デバイスＱ１，Ｑ２は例えばＮチャネルＭＯＳ電界効果トランジスタであって、互いに直列に接続される。すなわち、半導体デバイスＱ１のドレインには入力電圧Ｖｉｎが印加され、半導体デバイスＱ１のソースは半導体デバイスＱ２のドレインに接続され、半導体デバイスＱ２のソースは接地される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
以上のように構成された図１のスイッチング回路１００は、入力電圧Ｖｉｎを、スイッチング制御信号Ｓｃを従って半導体デバイスＱ１，Ｑ２をオン・オフ駆動することでスイッチングする。ここで、電圧バランス回路５０では、トランス２０，３０の各１次巻線２１，３１に印加されるスイッチング制御信号Ｓｃによる２次巻線２２，３２における誘起電圧の方向が互いに逆方向になり、かつ互いに直列に接続された半導体デバイスＱ１，Ｑ２の出力側で接続点Ｐ２を基準として対称となるように１対のキャパシタＣ１，Ｃ２を接続している。すなわち、キャパシタＣ１，Ｃ２の接続点Ｐ２がトランス２０，３０の各２次巻線２２，３２を介して半導体デバイスＱ１，Ｑ２の接続点に接続されて、キャパシタＣ１，Ｃ２を用いてドレイン−ソース電圧の平均値（Ｖｄｓ１＋Ｖｄｓ）／２をセンシングし、各半導体デバイスＱ１，Ｑ２のドレイン−ソース間電圧Ｖｄｓ１，Ｖｄｓ２が等しくなく、電圧バランスが崩れているときに、トランス２０，３０の２次巻線２２，３２に所定電流が流れかつトランス２０，３０によりゲート側の１次巻線回路と電磁的に結合することで、各半導体デバイスＱ１，Ｑ２のドレイン−ソース間電圧Ｖｄｓ１，Ｖｄｓ２が電圧バランスする方向に各半導体デバイスＱ１，Ｑ２に所定の電流が流れる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
以上構成された電圧バランス回路５０においても、トランス２０，３０の各１次巻線２１，３１に印加されるスイッチング制御信号Ｓｃによる２次巻線２２，３２における誘起電圧の方向が互いに逆方向になり、かつ互いに直列に接続された半導体デバイスＱ１，Ｑ２の出力側で電極４２を基準として対称となるように１対の寄生容量Ｃ１ｐ，Ｃ２ｐを接続している。このため、各半導体デバイスＱ１，Ｑ２のゲート電流（Ｉｇ１，Ｉｇ２）をバランスさせることができ、各半導体デバイスＱ１，Ｑ２間のスイッチング時のドレイン−ソース間電圧（出力電圧）の電圧バランスを、従来技術に比較して高精度で行うことができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図７において、半導体デバイスＱ１〜Ｑ４は互いに直列に接続され、半導体デバイスＱ５〜Ｑ８は互いに直列に接続される。半導体デバイスＱ１〜Ｑ４の直列回路と、半導体デバイスＱ５〜Ｑ８の直列回路とは並列に接続される。直流電圧源１からの入力電圧Ｖｉｎはこれら各直列回路に印加され、半導体デバイスＱ２のソースと半導体デバイスＱ３のドレインとの間の接続点Ｐ１１と、半導体デバイスＱ３のソースと半導体デバイスＱ４のドレインとの間の接続点Ｐ１２とから出力電圧Ｖｏｕｔが出力される。ここで、半導体デバイスＱ３，Ｑ４，Ｑ１，Ｑ２は直列に接続され、スイッチング回路１００により駆動される。なお、半導体デバイスＱ１，Ｑ２，Ｑ７，Ｑ８のオン・オフと、半導体デバイスＱ３，Ｑ４，Ｑ５，Ｑ６のオン・オフとは互いに反転される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
以上の実施形態では、非同期整流型昇圧チョッパ回路、同期型昇圧チョッパ回路、インバータ回路等を一例として示したが、本実施形態に係る電圧バランス回路５０を前記回路以外にも他のＤＣ／ＤＣコンバータ等の電力変換装置、インバータトポロジ回路にも適用してもよい。
【国際調査報告】
2020183702.tif 000011
2020183702.tif 000012