(57)【要約】  本技術の一形態に係る非接触通信媒体は、メモリ部と、電力生成部と、電力監視部と、容量制御部とを具備する。前記メモリ部は、所定の管理情報を記憶する。前記電力生成部は、アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する。前記電力監視部は、前記共振回路に対して前記整流回路とは並列に接続され抵抗値が可変に構成された電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する。前記容量制御部は、前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成される。【選択図】図６
2019198438.tif 000002
【特許請求の範囲】
【請求項１】
所定の管理情報を記憶するメモリ部と、
アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する電力生成部と、
前記整流回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する電力監視部と、
前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成された容量制御部と
を具備する非接触通信媒体。
【請求項２】
請求項１に記載の非接触通信媒体であって、
前記電流調整素子は、前記整流回路の入力側に前記共振回路に対して並列に接続される
非接触通信媒体。
【請求項３】
請求項１に記載の非接触通信媒体であって、
前記電流調整素子は、前記整流回路の出力端子とグランド端子との間に接続される
非接触通信媒体。
【請求項４】
請求項１に記載の非接触通信媒体であって、
前記容量制御部は、前記整流回路の出力電圧が最大となる容量値に前記共振容量部を設定するように構成される
非接触通信媒体。
【請求項５】
請求項４に記載の非接触通信媒体であって、
前記容量制御部は、前記容量値の調整前後における前記演算増幅器の出力を比較する比較器を有する
非接触通信媒体。
【請求項６】
請求項５に記載の非接触通信媒体であって、
前記容量制御部は、前記比較器の出力を基準値として保持することが可能な保持容量と、前記比較器の出力端子と前記保持容量との間に設けられたスイッチとをさらに有し、
前記比較器は、前記スイッチを閉じて前記保持容量を充電する第１の状態と、前記スイッチを開いて前記演算増幅器の出力を前記基準値と比較する第２の状態とを切り替え可能に構成される
非接触通信媒体。
【請求項７】
請求項４に記載の非接触通信媒体であって、
前記容量制御部は、前記容量値の調整前後における前記演算増幅器の出力の変化量がゼロのとき、前記共振回路の共振出力が所定以上減少する容量値に前記共振容量部を設定するように構成される
非接触通信媒体。
【請求項８】
情報記録媒体と、
前記情報記録媒体を収容するカートリッジケースと、
前記情報記録媒体に関連する所定の管理情報を記憶するメモリ部と、
アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する電力生成部と、
前記整流回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する電力監視部と、
前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成された容量制御部と
を有し、前記カートリッジケースに収容された非接触通信媒体と
を具備する記録媒体カートリッジ。
【請求項９】
請求項８に記載の記録媒体カートリッジであって、
前記情報記録媒体は、磁気テープである
記録媒体カートリッジ。
【請求項１０】
アンテナコイルと共振容量とを含む共振回路の共振出力を整流する整流回路の出力電圧を取得し、
前記整流回路の出力電圧が所定の基準電圧と等しくなるように、前記共振回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子の抵抗値を制御し、
前記増幅回路の出力電圧が最大となるように前記共振容量の容量値を制御し、
メモリ部に対する情報の読み出し又は書き込みを実行する
非接触通信媒体の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば、磁気テープカートリッジに格納される非接触通信媒体及びその駆動方法、並びに当該非接触通信媒体を備えた記録媒体カートリッジに関する。
【背景技術】
【０００２】
例えば、ＬＴＯ（Linear Tape Open）規格の磁気テープカートリッジは、カートリッジメモリと呼ばれるＲＦＩＤ（Radio Frequency Identification）タグを搭載している（例えば特許文献１参照）。カートリッジメモリは、アンテナと通信・記録用のＩＣチップを含み、磁気テープの生産管理情報や記録内容の概要などを読み書きすることが可能に構成されている。カートリッジメモリは、テープドライブ（リーダライタ）から送信される信号磁界を受信して電力を生成するため、無電源で動作する。【０００３】
近年、カートリッジメモリのメモリサイズは、磁気テープの記録データサイズの増加に比例して大型化してきている。カートリッジメモリのメモリサイズが大型化すると、カートリッジメモリの消費電力も増加する。一方、この種のカートリッジメモリは、一定の磁界強度で動作することが要求されているため、アンテナから取り出せる電力には制限がある。したがって、メモリサイズに依存することなく、アンテナから取り出せる電力でカートリッジメモリを駆動し、リーダライタとの安定した通信を確保する技術が要求される。【０００４】
例えば特許文献２には、アンテナ共振出力を整流する整流回路の出力電圧を監視し、当該出力電圧が所定の時間内に所定値に到達しないときは、共振容量を調整して所定値以上の出力電圧が得られるように構成されたＲＦＩＤタグが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２１１７４３号公報
【特許文献２】特開２００７−２２８６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の構成では、整流回路の出力電圧が所定値に到達しても、共振容量の値が期待値からのずれ量の増加に伴って取得できる電流値が大幅に減少するため、目的とする電力を安定に確保することができない場合がある。【０００７】
以上のような事情に鑑み、本技術の目的は、目的とする電力を安定に確保することができる非接触通信媒体及びその駆動方法、並びに当該非接触通信媒体を備えた記録媒体カートリッジを提供することにある。
【課題を解決するための手段】
【０００８】
本技術の一形態に係る非接触通信媒体は、メモリ部と、電力生成部と、電力監視部と、容量制御部とを具備する。
前記メモリ部は、所定の管理情報を記憶する。
前記電力生成部は、アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する。
前記電力監視部は、前記整流回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する。
前記容量制御部は、前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成される。【０００９】
上記非接触通信媒体においては、電力生成部の電力を監視しながら共振容量を制御するように構成されているため、目的とする電力を安定に確保することができる。【００１０】
前記電流調整素子は、前記整流回路の入力側に前記共振回路に対して並列に接続されてもよい。【００１１】
前記電流調整素子は、前記整流回路の出力端子とグランド端子との間に接続されてもよい。【００１２】
前記容量制御部は、前記整流回路の出力電圧が最大となる容量値に前記共振容量部を設定するように構成されてもよい。【００１３】
前記容量制御部は、前記容量値の調整前後における前記演算増幅器の出力を比較する比較器を有してもよい。【００１４】
前記容量制御部は、前記比較器の出力を基準値として保持することが可能な保持容量と、前記比較器の出力端子と前記保持容量との間に設けられたスイッチとをさらに有し、前記比較器は、前記スイッチを閉じて前記保持容量を充電する第１の状態と、前記スイッチを開いて前記演算増幅器の出力を前記基準値と比較する第２の状態とを切り替え可能に構成されてもよい。【００１５】
前記容量制御部は、前記容量値の調整前後における前記演算増幅器の出力の変化量がゼロのとき、前記共振回路の共振出力が所定以上減少する容量値に前記共振容量部を設定するように構成されてもよい。【００１６】
本技術の一形態に係る記録媒体カートリッジは、情報記録媒体と、カートリッジケースと、非接触通信媒体とを具備する。
前記カートリッジケースは、前記情報記録媒体を収容する。
前記非接触通信媒体は、メモリ部と、電力生成部と、電力監視部と、容量制御部とを有し、前記カートリッジケースに収容される。
前記メモリ部は、前記情報記録媒体に関連する所定の管理情報を記憶する。
前記電力生成部は、アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する。
前記電力監視部は、前記整流回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する。
前記容量制御部は、前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成される。【００１７】
前記情報記録媒体は、磁気テープであってもよい。【００１８】
本技術の一形態に係る非接触通信媒体の駆動方法は、アンテナコイルと共振容量とを含む共振回路の共振出力を整流する整流回路の出力電圧を取得することを含む。
前記整流回路の出力電圧が所定の基準電圧と等しくなるように、前記共振回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子の抵抗値が制御される。
前記増幅回路の出力電圧が最大となるように前記共振容量の容量値が制御される。
メモリ部に対する情報の読み出し又は書き込みが実行される。
【発明の効果】
【００１９】
以上のように、本技術によれば、目的とする電力を安定に確保することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２０】
【図１】本技術の一実施形態に係る磁気テープカートリッジを示す分解斜視図である。
【図２】テープドライブ装置の概略斜視図である。
【図３】上記磁気テープカートリッジに搭載される非接触通信媒体を示す概略平面図である。
【図４】上記非接触通信媒体における共振容量値と取得電流値の関係の一例を示す実験結果である。
【図５】上記非接触通信媒体を概略的に示す機能ブロック図である。
【図６】上記非接触通信媒体の一構成例を示す回路図である。
【図７】上記非接触通信媒体における容量制御部の一構成例を示す回路図である。
【図８】上記非接触通信媒体における容量値の設定手順を示す概念図である。
【図９】上記非接触通信媒体の動作の一例を説明するフローチャートである。
【図１０】上記容量制御部の動作の一例を示すタイミングチャートである。
【図１１】上記非接触通信媒体の他の構成例を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、本技術に係る実施形態を、図面を参照しながら説明する。
【００２２】
図１は本技術の一実施形態に係る磁気テープカートリッジを示す分解斜視図、図２はテープドライブ装置の概略斜視図である。本実施形態では、記録媒体カートリッジとして、図１に示すＬＴＯ規格の磁気テープカートリッジ（以下、テープカートリッジ１００という）を例に挙げて説明する。以下、テープカートリッジ１００及び図２に示すテープドライブ装置２００の構成について概略的に説明する。
【００２３】
［テープカートリッジ］
図１に示すように、テープカートリッジ１００は、上シェル１１ａと下シェル１１ｂとを複数本のネジ部材により結合することで構成されたカートリッジケース１１を有する。カートリッジケース１１の内部には、情報記録媒体としての磁気テープ１２を巻装した単一のテープリール１３が回転可能に収容されている。
【００２４】
テープリール１３の底部中央には、テープドライブ装置２００のスピンドル２０１（図２参照）と係合するチャッキングギヤ（図示略）が環状に形成されており、当該チャッキングギヤは、下シェル１１ｂの中央に形成された開口部１４を介して外部へ露出している。このチャッキングギヤの内周側には、スピンドル２０１と磁気的に吸着される環状の金属プレート１５が固定されている。
【００２５】
上シェル１１ａの内面とテープリール１３との間には、リールスプリング１６、リールロック部材１７及びスパイダ１８が配置されている。これらにより、テープカートリッジ１００の非使用時におけるテープリール１３の回転を抑止するリールロック機構が構成される。
【００２６】
カートリッジケース１１の一側壁部には、磁気テープ１２の一端を外部へ引き出すためのテープ引出し口１９が設けられている。当該側壁部の内方には、テープ引出し口１９を開閉するスライドドア２０が配置されている。スライドドア２０は、テープドライブ装置２００のテープローディング機構（図示略）との係合によりトーションバネ２１の付勢力に抗してテープ引出し口１９を開放する方向にスライドするように構成される。
【００２７】
磁気テープ１２の一端部には、リーダーピン２２が固着されている。リーダーピン２２は、テープ引出し口１９の内方側に設けられたピン保持部２３に対して着脱可能に構成される。ピン保持部２３は、カートリッジケース１１の上壁内面（上シェル１１ａの内面）及び底壁内面（下シェル１１ｂの内面）において、リーダーピン２２の上端部及び下端部をそれぞれ弾性的に保持する弾性保持具２４を備えている。
【００２８】
そして、カートリッジケース２１の他の側壁内方には、磁気テープ１２に記録された情報の誤消去防止用のセイフティタブ２５のほか、磁気テープ１２に記録された情報に関する内容を非接触で読み書き可能なカートリッジメモリＣＭが配置されている。カートリッジメモリＣＭは、基板上にアンテナコイル、ＩＣチップ等が搭載された非接触通信媒体で構成される。
【００２９】
［テープドライブ装置］
図２に示すように、テープドライブ装置２００は、テープカートリッジ１００を装填可能に構成されている。テープドライブ装置２００は、１つのテープカートリッジ１００を装填可能に構成されるが、複数のテープカートリッジ１００を同時に装填可能に構成されてもよい。
【００３０】
テープドライブ装置２００は、スピンドル２０１、巻取りリール２０２、スピンドル駆動装置２０３、リール駆動装置２０４、複数のガイドローラ２０５、ヘッドユニット２０６、リーダライタ（Reader/Writer）２０７、制御装置２０８等を含む。
【００３１】
スピンドル２０１は、テープカートリッジ１００の下シェル１１ｂに形成された開口部１４を介してテープリール１３のチャッキングギヤに係合するヘッド部を有する。スピンドル２０１は、リールスプリング１６の付勢力に抗してテープリール１３を所定距離上昇させ、リールロック部材１７によるリールロック機能を解除する。これによりテープリール１３は、スピンドル２０１によりカートリッジケース１１の内部において回転可能に支持される。
【００３２】
スピンドル駆動装置２０３は、制御装置２０８からの指令に応じて、スピンドル２０１を回転させる。巻取りリール２０２は、図示しないテープローディング機構を介してテープカートリッジ１００から引き出された磁気テープ１２の先端（リーダーピン２２）を固定可能に構成される。複数のガイドローラ２０５は、テープカートリッジ１００と巻取りリール２０２との間に形成されるテープパスがヘッドユニット２０６に対して所定の相対位置関係となるように磁気テープ１２の走行をガイドする。リール駆動装置２０４は、制御装置２０８からの指令に応じて、巻取りリール２０２を回転させる。磁気テープ１２に対してデータ信号の記録／再生が行われるとき、スピンドル駆動装置２０３及びリール駆動装置２０４により、スピンドル２０１及び巻取りリール２０２が回転し、磁気テープ１２が走行する。
【００３３】
ヘッドユニット２０６は、制御装置２０８からの指令に応じて、磁気テープ１２に対してデータ信号を記録し、あるいは、磁気テープ１２に書き込まれたデータ信号を再生することが可能に構成される。
【００３４】
リーダライタ２０７は、制御装置２０８からの指令に応じて、テープカートリッジ１００に搭載されたカートリッジメモリＣＭから所定の管理情報を読み出し、あるいは、カートリッジメモリＣＭに対して所定の管理情報を記録することが可能に構成される。リーダライタ２０７とカートリッジメモリＣＭとの間の通信方式としては、例えば、ＩＳＯ１４４４３方式が採用される。
【００３５】
制御装置２０８は、例えば、ＣＰＵ（Central Processing Unit）、記憶部、通信部等を含むコンピュータで構成され、テープドライブ装置２００の各部を統括的に制御する。
【００３６】
［カートリッジメモリ］
続いて、カートリッジメモリＣＭの詳細について説明する。
【００３７】
（基本構成）
図３は、カートリッジメモリＣＭを示す概略平面図である。カートリッジメモリＣＭは、支持基板３１と、アンテナコイル３２と、ＩＣチップ３３とを含むＲＦＩＤタグで構成される。
【００３８】
支持基板３１は、ガラスエポキシ基板等の比較的リジッドな配線基板で構成される。アンテナコイル３２は、支持基板３１に形成された平面ループコイルであり、所定厚みの銅箔、アルミニウム箔等で構成される。ＩＣチップ３３は、支持基板３１上に実装され、アンテナコイル３２と電気的に接続される。ＩＣチップ３３は、アンテナコイル３２を介して受信したリーダライタ２０７からの信号磁界を基に起動電圧を生成する電圧生成部、テープカートリッジ１００に関する所定の管理情報を記憶するメモリ部、メモリ部から情報を読み出す制御部などを内蔵する。
【００３９】
カートリッジメモリＣＭは、リーダライタ２０７から送信される信号磁界をアンテナコイル３２で受けて電力を生成するため、無電源で動作する。リーダライタ２０７からの給電・通信周波数はＮＦＣ（Near Field Communication）と同じ１３．５６ＭＨｚである。ＩＣチップ３３に内蔵されるメモリには不揮発性メモリ（ＮＶＭ：Non-Volatile Memory）が使用される。
【００４０】
ここで、ＬＴＯ規格のカートリッジメモリのメモリサイズは、磁気テープに記録されるデータサイズの増加に比例して大きくなってきている。一例を挙げると、ＬＴＯ−１〜ＬＴＯ−３では４ｋＢであったが、ＬＴＯ−４及びＬＴＯ−５では８ｋＢ、ＬＴＯ−６及びＬＴＯ−７では１６ｋＢとなっている。ＬＴＯの磁気記録データサイズ増がさらに進むと、カートリッジメモリのメモリサイズも増えていくことが予想される。
【００４１】
ところが、カートリッジメモリのメモリサイズが大きくなると、ＩＣの消費電力も増加する傾向にある。また、メモリへ供給する電源電圧の安定性を高くする必要があることによる電源ブロックのアイドル電流の増加、更には、処理の複雑化に伴うデジタル電力の増加など、メモリサイズ増に付随した電力増も想定される。規格では、一定の磁界強度で動作することが要件として規定されていることから、メモリサイズ増に伴う電力増に対応可能なＩＣの工夫（消費電力の削減）やアンテナの工夫（リーダライタからの取り出し電力の増加）が今後さらに要求され得る。
【００４２】
一方、この種のカートリッジメモリは、コストや信頼性の観点から、ＩＣに内蔵した容量で共振周波数が調整されている。しかしながら、ＩＣの容量素子は製造時のばらつきにより製品ごとに容量値のばらつきを持つ。このような個体ばらつきによって共振周波数がずれてしまうと、アンテナから取り出せる電力が小さくなる。
【００４３】
図４は、共振容量値と取得電流値の関係の一例を示す実験結果である。横軸は、共振容量値の変化率であって、共振容量が期待値（取得電流値が最も高いときの容量値）を１．０としている。したがって、共振容量値が１．１の場合は、共振容量が期待値よりも１０％大きくなった状態をいい、共振容量値が０．９の場合は、共振容量が期待値よりも１０％小さくなった状態をいう。縦軸は、一定負荷に流れる電流値であり、電力に相当する。同図に示すように、共振容量値が期待値からずれると、取得できる電流（電力）が急激に減少する。例えば、共振容量値が約１５％ばらつくと、取得電流は、期待値のときの３／４まで落ち込む。
【００４４】
ＩＣ内部の共振容量を調整する方法はいくつか考えられるが、例えば、不揮発性メモリの一部領域を共振容量調整用のパラメータを格納する領域として使用する方法がある。この方法では、事前にＩＣ内部の容量値を測定し、正解値である容量値（期待値）あるいは測定値と正解値との差分等に関する設定値がメモリに保存される。そして、起動時に当該設定値が読み出され、それを補正パラメータとして共振容量値が調整される。しかし、この方法は起動時に取得した電力でメモリから設定値を読み出す必要があるため、起動時の電力が不足するとメモリから設定値を読み出すことができないおそれがある。
【００４５】
そこで、本実施形態のカートリッジメモリＣＭは、メモリから共振容量の補正パラメータを読み出す方式ではなく、以下のような構成で、アンテナから取得できる電力の最大化を図るようにしている。
【００４６】
（本実施形態に係るカートリッジメモリの構成）
図５は、本実施形態のカートリッジメモリＣＭにおける電源回路の構成を概略的に示すブロック図、図６は、その一構成例を示す回路図である。
【００４７】
同５及び図６に示すように、カートリッジメモリＣＭは、電力生成部４０と、電力監視部５０と、容量制御部６０とを有する。
【００４８】
（電力生成部）
電力生成部４０は、アンテナ部４１と、共振容量部４２と、整流回路４３とを有する。
【００４９】
アンテナ部４１は、図３に示すアンテナコイル３２に相当する。アンテナ部４１は、リーダライタ２０７から送信される信号磁界を受信する。共振容量部４２は、アンテナ部４１とともに共振回路４５を構成する容量素子であり、典型的には、容量値を可変とするべく、複数の容量素子とこれら複数の容量素子の接続を切り替える複数のスイッチ素子とを含む。
【００５０】
共振容量部４２の容量値は、後述するように、容量制御部６０によって制御される。共振容量部４２は、図６に示すように、アンテナ部４１に接続された基準容量Ｃ１と、アンテナ部４１に接続可能な複数の調整用容量Ｃｎとを有する。複数の調整用容量Ｃｎは、基準容量Ｃ１に対して並列的に接続される。これにより、共振容量部４２の容量値が、電力監視部５０の出力に応じて、アンテナ部４１に接続される調整用容量Ｃｎの数を１つずつ（１ビットずつ）増やしたり減らしたりすることで、任意に設定される。
【００５１】
整流回路４３は、共振回路４５の共振出力を整流する整流器を含む。整流回路４３は、典型的には全波整流器で構成されるが、これに限られず半波整流器で構成されてもよい。
【００５２】
電力生成部４０の出力（整流回路４３の出力電圧Ｖｚ）は、平滑化コンデンサ７１を介して、定電圧回路５１及び定電源回路７２へ供給される。定電圧回路５１は、電力監視部５０の一部を構成し、定電源回路７２は、メモリ部／ロジック部７３を駆動するための駆動電圧を生成する。
【００５３】
メモリ部／ロジック部７３は、テープカートリッジ１００あるいは磁気テープ１２に関連する所定の管理情報を記憶するメモリ部と、リーダライタ２０７からの要求に応じて当該メモリ部から管理情報を読み出し又は当該メモリ部へ管理情報を書き込むための制御信号を生成する制御部等を含む。所定の管理情報としては、カートリッジメモリＣＭが搭載されるテープカートリッジ１００に関する情報であって、例えば、テープカートリッジ１００あるいはカートリッジメモリＣＭの識別情報（ＩＤ）、磁気テープ１２に記録されたデータの管理情報などが挙げられる。上記メモリ部は、不揮発性メモリで構成され、そのメモリ容量は特に限定されず、例えば、４キロバイト、８キロバイト、１６キロバイトあるいは３２キロバイト以上である。
【００５４】
上記制御部は、ＣＰＵ、内部メモリ等を含むコンピュータで構成される。上記制御部は、内部メモリに格納された各種のプログラムを実行することで、カートリッジメモリＣＭの各部を統括的に制御する。内部メモリは不揮発性のメモリと、作業領域として用いられる揮発性のメモリとを含む。上記制御部は、容量制御部６０により共振容量部４２の容量値が最適化された後、上記メモリ部に対する情報の読み出し又は書き込み制御を実行する。
【００５５】
なお、カートリッジメモリＣＭは、上記以外にも、クロック信号発生回路、検波回路、変調回路、復調回路等を有するが、それらの図示は省略する。
【００５６】
（電力監視部）
電力監視部５０は、定電圧回路５１と、演算増幅器５２と、電流調整素子５３とを有する。本実施形態において電力監視部５０は、整流回路４３の出力電圧Ｖｚが所定値となるように、共振回路４５に組み込まれた電流調整素子５３を制御することが可能に構成される。
【００５７】
定電圧回路５１は、所定の基準電圧Ｖrefを生成する基準電圧発生源として構成される。定電圧回路５１の出力電圧（Ｖref）は、演算増幅器５２の一方の入力端子に入力される。基準電圧Ｖrefは、後述するようにカートリッジメモリＣＭの起動時に共振容量部４２の容量値を最適化する際、整流回路４３の出力電圧Ｖｚが所定値となるように制御する上での基準値とされる。基準電圧Ｖrefの大きさは特に限定されず、電力監視部５０及び容量制御部６０の駆動に必要な電力を確保できる所定の電圧値に設定され、例えば、１．２５ｖである。
【００５８】
演算増幅器５２は、整流回路４３の出力電圧Ｖｚが入力される第１の入力端子（反転入力端子）と、基準電圧Ｖrefが入力される第２の入力端子（非反転入力端子）とを有する。演算増幅器５２は、整流回路４３の出力電圧Ｖｚと基準電圧Ｖrefとの差分を演算し、その差分に所定の増幅率を乗じた差分信号Ｘｓを電流調整素子５３及び容量制御部６０へそれぞれ入力する。
【００５９】
電流調整素子５３は、共振回路４５から整流回路４３へ入力される電流値を調整することが可能に構成される。本実施形態において電流調整素子５３は、整流回路４３の入力側に共振回路４５に対して並列に接続され、共振回路４５から整流回路４３へ入力される電流を分流することで、整流回路の出力電圧を調整する。電流調整素子５３は、抵抗値が可変な素子、例えば、可変抵抗器、トランジスタ素子等で構成される。本実施形態において電流調整素子５３は、基準電圧Ｖrefに対して、整流回路４３の出力電圧Ｖｚが大きいほど抵抗値が減少し、出力電圧Ｖｚが小さいほど抵抗値が増加するように構成される。
【００６０】
電力監視部５０は、演算増幅器５２により、整流回路４３の出力電圧Ｖｚが基準電圧Ｖrefと等しくなるように負帰還ループをかけている。このループにより、整流回路４３の出力電圧Ｖｚを一定に保つために共振回路４５において余分に生成された電力は、電流調整素子５３を介して捨てられることになる。電流調整素子５３を介して捨てられる電流（電流調整素子５３を流れる電流）は、共振回路４５における取得電流に比例し、電流調整素子５３を制御する差分信号Ｘｓは、電力生成部４０における電力に応じたアナログ電圧に相当する。したがって、電力監視部５０は、この差分信号Ｘｓを介して電力生成部４０の電力を監視することが可能となる。
【００６１】
（容量制御部）
容量制御部６０は、差分信号Ｘｓに基づいて、共振容量部４２を制御するように構成される。本実施形態において容量制御部６０は、整流回路４３の出力電圧Ｖｚが最大となる容量値に共振容量部４２を設定するように構成される。
【００６２】
容量制御部６０は、相対比較回路６１と、制御回路６２とを有する。
【００６３】
相対比較回路６１は、共振容量部４２の容量値の調整前後における演算増幅器５２の出力を比較する。つまり、相対比較回路６１は、前回容量値を調整したときの差分信号Ｘｓの値（現在の出力値）と前々回容量値を調整したときの差分信号Ｘｓの値（前回の出力値）とを比較し、その比較結果に応じて出力信号を制御回路６２へ入力する。
【００６４】
図７は、相対比較回路６１の一構成例を示す回路図である。
【００６５】
相対比較回路６１は、比較器６１０と、保持容量６１１と、スイッチ６１２とを有する。比較器６１０は、演算増幅器５２の出力（差分信号Ｘｓ）が入力される第１の入力端子と、保持容量６１１の充電電圧が入力される第２の入力端子とを有する。保持容量６１１は、比較器６１０の出力を保持することが可能な容量素子で構成される。スイッチ６１２は、比較器６１０の出力端子と保持容量６１１との間に設けられ、典型的には、トランジスタ等のスイッチング素子で構成される。
【００６６】
相対比較回路６１は、スイッチ６１２を閉じて保持容量６１１を充電する第１の状態と、スイッチ６１２を開いて演算増幅器の出力（差分信号Ｘｓ）を基準値（保持容量６１１の充電電圧）と比較する第２の状態とを切り替え可能に構成される。つまり、比較器６１０は、第１の状態のときはボルテージフォロワとして機能し、第２の状態のときはコンパレータとして機能する。スイッチ６１２は、所定の周期で開閉されることで、第１の状態と第２の状態とが交互に実行される。
【００６７】
比較器６１０の出力は、アンドゲート６１３の一方の入力端子へ入力される。アンドゲート６１３の他方の入力端子には、スイッチ６１２の開閉周期と同一の周期のクロック信号が入力される。アンドゲート６１３は、第２の状態にある比較器６１０の出力のみを制御回路６２へ出力する。
【００６８】
制御回路６２は、相対比較回路６１の出力に基づいて、共振容量部４２を制御する。本実施形態において制御回路６２は、相対比較回路６１の出力、すなわち、共振容量部４２の容量値の調整前及び調整後の差分信号Ｘｓの各値に基づき、容量値を段階的に増加させ、又は減少させる制御指令Ｓｃを生成し、これを共振容量部４２へ出力する。制御回路６２は、整流回路４３の出力電圧Ｖｚが最大になるまで共振容量部４２に対する設定制御を継続する。
【００６９】
図８は、制御回路６２において実行される容量値の設定手順を示す概念図である。図中、（ａ）は容量値が低めにずれた状態からの最適化手順を、（ｂ）は容量値が高めにずれた状態からの最適化手順を、そして（ｃ）は、容量値が丁度の場合の最適化手順をそれぞれ示している。
【００７０】
図８の各状態において描かれている曲線は、容量値（横軸）と電流値（縦軸）との関係を示すＣＶカーブ（図４参照）に相当する。図中「０」は、制御開始点であり、共振容量部４２の容量の初期値に相当する。容量の初期値は特に限定されないが、典型的には、基準容量Ｃ１と任意の数の調整用容量Ｃｎとの合成容量とされる。これにより、調整用容量Ｃｎの数を増減することで、共振容量をプラス方向及びマイナス方向の双方向に変化させることができる。
【００７１】
制御の開始時点では容量値が最適値よりも高めにずれた状態か低めにずれた状態かが不明であるため、まず、容量値を「＋１」にしたときと容量値を「−１」にしたときとの各差分信号Ｘｓの出力を比較し、容量値が＋側、−側のどちらにずれているかを判定する。容量値のずれの極性が判明した後、制御回路６２は、図８において矢印で示すように、差分信号Ｘｓの値が増加から減少に転じるコード（容量値）を検出し、その１つ手前のコードを最適値として決定する。
【００７２】
制御回路６２は、共振容量部４２の容量値の調整前後における演算増幅器５２の出力（差分信号Ｘｓ）の変化量がゼロのとき、共振回路４５の共振出力が所定以上減少する容量値に共振容量部４２を設定するように構成されてもよい。
【００７３】
例えば、強磁界が共振回路４５に作用すると、差分信号Ｘｓは、整流回路４３の出力電圧Ｖｚの電圧レベルに飽和し、共振容量部４２の容量値を変化させても、差分信号Ｘｓの大きさは変化しなくなる。その結果、相対比較回路６２の出力も変化しなくなるので、この場合、制御回路６２は、共振回路４５を共振点から外れる値に共振容量部４２の容量値を大きく変化させる。これにより、場合によっては、カートリッジメモリＣＭの動作システムが遮断されるほど電力が低下する可能性はあるが、破壊に至るほどの発熱を未然に防ぐことができる。
【００７４】
「共振回路４５の共振出力が所定以上減少する容量値」は特に限定されず、大電流から共振回路４５の発熱による破損を防ぐことができる適宜の値に設定可能である。本実施形態では、当該容量値を初期容量よりも５０％高い容量値（以下、過電力容量ともいう）に設定される。
【００７５】
制御回路６２は、ＣＰＵ及び内部メモリを有するコンピュータで構成される。制御回路６２は、内部メモリに格納された各種のプログラムを実行することで、上述の手順で共振容量部４２を制御する。
【００７６】
（カートリッジメモリの動作）
続いて、制御回路６２の詳細について、カートリッジメモリＣＭの動作と併せて説明する。
【００７７】
図９は、カートリッジメモリＣＭの動作及び制御回路６２の処理手順を示すフローチャートである。図１０は、容量制御部６０の動作の一例を示すタイミングチャートである。図１０において、ステップ１０３〜１０７、ステップ１０９〜１１６は、制御回路６２において実行される処理である。
【００７８】
テープカートリッジ１００がテープドライブ装置２００へ装填されると、カートリッジメモリＣＭには、アンテナ部４１を介してリーダライタ２０７から送信される信号磁界が入力される（ステップ１０１）。信号磁界が入力されると、カートリッジメモリＣＭは、電力生成部４０において電力を生成するとともに、電力監視部５０において整流回路４３の出力電圧Ｖｚを一定電圧（基準電圧Ｖref）に静定する（ステップ１０２）。
【００７９】
電力監視部５０は、定電圧回路５１の出力電圧（Ｖref）と整流回路４３の出力電圧Ｖｚとの差分を演算増幅器５２で算出し、その差分信号Ｘｓを基に、出力電圧Ｖｚが基準電圧Ｖrefと一致するように電流調整素子５３の抵抗値を可変に制御する。この電流調整素子５３の抵抗値制御は、後述する容量制御部６０における共振容量部４２の容量値の最適化制御中、及び、容量値の最適化制御の終了後においても継続して実行される。
【００８０】
続いて、容量制御部６０における容量値の最適化制御について説明する。
【００８１】
容量値の最適化制御においては、まず、容量値の初期値（制御開始点）が最適値から高めにずれた状態か低めにずれた状態かを判定する処理が実行される。具体的には、容量値を「＋１」にしたときと容量値を「−１」にしたときとの各差分信号Ｘｓの出力を比較し、容量値が＋側、−側のどちらにずれているかを判定する（ステップ１０３）。差分信号Ｘｓは、電力生成部４０において生成される電力に相当する値であるため、容量値ごとの差分信号Ｘｓの大きさを比較することで、電力の増加方向あるいは減少方向を判定することができる。
【００８２】
本例においては、容量値を「＋１」にしたときに差分信号Ｘｓが増加すれば、容量値が低めにずれていると判定され（Ｓ１０４）、容量値を「−１」にしたときに差分信号Ｘｓが増加すれば、容量値が高めにずれていると判定される（Ｓ１１０）。また、容量値を「＋１」及び「−１」のいずれとしたときも差分信号Ｘｓが減少したときは、容量値は初期値が最適と判定される（ステップ１１５）。
【００８３】
容量値が高めにずれている場合、制御回路６２は、容量値をプラス側に段階的に変化させる制御を実行する。以下、図１０をも参照して容量制御部６０の動作について説明する。
【００８４】
図１０は、容量制御部６０の動作を説明するタイミングチャートであり、（ａ）はスイッチ６１２、（ｂ）は容量値、（ｃ）は差分信号Ｘｓ、（ｄ）は比較器６１０の出力、（ｅ）はクロック信号、（ｆ）はストップフラグの各状態を表している。
【００８５】
まず、時刻Ｔ１において相対比較回路６１におけるスイッチ６１２がオン状態となり、比較器６１０が第１の状態（ボルテージフォロワ状態）に設定される。これにより、容量値が初期値「ｎ」（CBANK_0）における差分信号Ｘｓが基準値として保持容量６１１に充電される。
【００８６】
次に、時刻Ｔ２においてスイッチ６１２がオフ状態に切り替えられ、比較器６１０が第２の状態（コンパレータ状態）に設定される。その後、制御回路６２は、容量値「ｎ」をプラス方向に１ステップ分変化させた容量値「ｎ＋１」（CBANK_+1）に設定する（ステップ１０７）。これにより比較器６１０において、容量値が「ｎ」のときの差分信号Ｘｓ(n)と、容量値が「ｎ＋１」のときの差分信号Ｘｓ(n+1)とを比較する（ステップ１０５）。その結果、差分信号Ｘｓ(n+1)の方が高い場合は、容量値「ｎ＋１」をプラス方向にさらに１ステップ増加させた容量値「ｎ＋２」（CBANK_+2）に設定する（ステップ１０６，１０５）。
【００８７】
本実施形態において容量制御部６０は、容量値の可変幅を±１５％とし、１％刻みで容量値を可変に構成されるが、これに限られず、仕様に応じて任意の可変幅及び刻みに設定可能である。
【００８８】
以下、同様にして、再設定後の容量値「ｎ＋２」（CBANK_+2）と前回の容量値「ｎ＋１」（CBANK_+1）との間で差分信号Ｘｓの大小を比較し、再設定後の容量値における差分信号の方が高い場合は容量値をさらに１ステップ分インクリメントする処理を繰り返し実行する。スイッチ６１２の開閉ごとに保持容量６１１には、その時点における差分信号Ｘｓに相当する電圧が基準値として充電される。そして、再設定後の容量値における差分信号が前回の容量値における差分信号よりも下回った時点でインクリメント処理を停止し、容量値を前回（インクリメント前）の値に戻してこれを最適容量値とする。図１０に示す例では、時刻Ｔ３でストップフラグが立ち上がり、その前の容量値（CBANK_+3）が最適容量値として決定される（ステップ１０７）。ストップフラグは相対比較回路６１から出力されてもよいし、制御回路６２の内部処理の一環として生成されてもよい。あるいは、ストップフラグは省略されてもよい。
【００８９】
共振容量部４２が最適容量値に設定されると、電力生成部４０における電力の生成量は最大値となる。この状態で、カートリッジメモリＣＭは、リーダライタ２０７との通信を開始し（ステップ１０８）、リーダライタ２０７の要求に応じてメモリ部／ロジック部７３に対する情報の読み出し又は書き込み処理が実行される。
【００９０】
なお、何等かの理由により強磁界がカートリッジメモリＣＭに入力されると、容量値のインクリメント処理が可変幅１５％を超える場合がある。この場合、共振容量部４２の容量値は過電力容量（初期容量よりも５０％高い容量値）に設定される（ステップ１０９）。この状態でリーダライタ２０７との通信を開始すると、メモリ部／ロジック部７３の駆動時に電力が不足してカートリッジメモリＣＭの動作が停止するおそれはあるが、電力増に起因する電力生成部４０、電力監視部５０等の発熱による損傷が回避可能となる。
【００９１】
一方、初期容量値が低めにずれている場合、制御回路６２は、容量値をマイナス側に段階的に変化させる制御を実行する（ステップ１１０〜１１４，１０７）。この制御では、上述の制御例とは逆に、容量値をマイナス側に順次インクリメントしていく点で相違する。それ以外の処理は上述と同様であるので、ここでは説明を省略する。初期容量値が最適と判定された場合は、初期容量値を最適容量値として決定される（ステップ１１５，１１６，１０７）。
【００９２】
以上のように本実施形態によれば、共振回路４５の共振容量を自動的に調整することができるため、比較的大きな電力を消費するメモリ部／ロジック部７３を起動させることなく、電力生成部４０の電力を最大化することができる。これにより、共振容量の最適パラメータをメモリ部から読み出して容量値を設定する方式よりも、メモリ部の起動に伴う電力の低下を最小限に抑えることができるため、リーダライタ２０７との安定した通信動作を実行することができる。
【００９３】
また、磁気テープ１２のデータトラック数の増加に伴うカートリッジメモリの将来的なメモリ容量の増大にも十分に対応することが可能となり、メモリサイズに依らずに、限られた信号磁界強度の中からカートリッジメモリＣＭの動作に必要な電力を安定に確保することができる。
【００９４】
さらに本実施形態によれば、整流回路４３の出力電圧Ｖｚが基準電圧Ｖrefと一致するように電力生成部４０の共振出力をフィードバック制御しているため、共振容量部４２を電力が最大となる容量値に安定に制御することができる。このため、従来の電圧のみを基準とした容量制御方式と比較して、メモリ部の起動に伴う電流値の減少を最小限に抑えることができる。
【００９５】
＜その他の実施形態＞
図１１は、本技術の他の実施形態に係るカートリッジメモリＣＭ１における電源回路の他の構成例を示す回路図である。以下、図６と異なる構成について主に説明し、図６と同様の構成については同様の符号を付しその説明を省略または簡略化する。
【００９６】
本実施形態に係るカートリッジメモリＣＭ１は、電力監視部５０の構成が異なり、本実施液体では、電流調整素子５３が整流回路４３の出力端子とグランド端子GNDとの間に接続される。このような構成によっても、差分信号Ｘｓに基づいて電流調整素子５３の抵抗値を可変に制御することにより、整流回路４３の出力電圧Ｖｚの大きさを調整することができる。
【００９７】
以上、本技術の実施形態について説明したが、本技術は上述の実施形態にのみ限定されるものではなく、種々変更を加え得ることは勿論である。
【００９８】
例えば以上の実施形態では、ＬＴＯ規格の磁気テープカートリッジに搭載されるカートリッジメモリを例に挙げて説明したが、これに限られず、ＬＴＯ以外の他の規格の磁気テープカートリッジ用のカートリッジメモリにも適用可能である。
【００９９】
また本技術は、磁気テープ以外の他の情報記録媒体、例えば、光ディスクや光磁気ディスク、半導体メモリ、可搬型ハードディスクドライブ用のカートリッジメモリにも適用可能である。
【０１００】
さらに本技術は、情報記録カートリッジに搭載されるカートリッジメモリに限られず、電子機器、車両、ロボット、物流製品、蔵書などに付されるＩＤタグのほか、交通用定期券、高速道路や建物等の入退場管理カードにも、本技術は適用可能である。本技術によれば、上述のように共振容量を自動的に最適化することができるため、リーダライタとの通信距離に依らずに安定した通信動作を確保することができる。
【０１０１】
なお、本技術は以下のような構成もとることができる。
（１）  所定の管理情報を記憶するメモリ部と、
アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する電力生成部と、
前記整流回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する電力監視部と、
前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成された容量制御部と
を具備する非接触通信媒体。
（２）上記（１）に記載の非接触通信媒体であって、
前記電流調整素子は、前記整流回路の入力側に前記共振回路に対して並列に接続される
非接触通信媒体。
（３）上記（１）に記載の非接触通信媒体であって、
前記電流調整素子は、前記整流回路の出力端子とグランド端子との間に接続される
非接触通信媒体。
（４）上記（１）〜（３）のいずれか１つに記載の非接触通信媒体であって、
前記容量制御部は、前記整流回路の出力電圧が最大となる容量値に前記共振容量部を設定するように構成される
非接触通信媒体。
（５）上記（４）に記載の非接触通信媒体であって、
前記容量制御部は、前記容量値の調整前後における前記演算増幅器の出力を比較する比較器を有する
非接触通信媒体。
（６）上記（５）に記載の非接触通信媒体であって、
前記容量制御部は、前記比較器の出力を基準値として保持することが可能な保持容量と、前記比較器の出力端子と前記保持容量との間に設けられたスイッチとをさらに有し、
前記比較器は、前記スイッチを閉じて前記保持容量を充電する第１の状態と、前記スイッチを開いて前記演算増幅器の出力を前記基準値と比較する第２の状態とを切り替え可能に構成される
非接触通信媒体。
（７）上記（４）〜（６）のいずれか１つに記載の非接触通信媒体であって、
前記容量制御部は、前記容量値の調整前後における前記演算増幅器の出力の変化量がゼロのとき、前記共振回路の共振出力が所定以上減少する容量値に前記共振容量部を設定するように構成される
非接触通信媒体。
（８）  情報記録媒体と、
前記情報記録媒体を収容するカートリッジケースと、
前記情報記録媒体に関連する所定の管理情報を記憶するメモリ部と、
アンテナコイルと容量値が可変な共振容量部とを有する共振回路と、前記共振回路の共振出力を整流する整流回路とを有し、前記メモリ部へ供給される電力を生成する電力生成部と、
前記整流回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子と、基準電圧を発生させる基準電圧発生源と、前記整流回路の出力電圧が前記基準電圧と等しくなるように前記電流調整素子を制御する演算増幅器とを有する電力監視部と、
前記演算増幅器の出力に基づいて前記共振容量部を制御するように構成された容量制御部と
を有し、前記カートリッジケースに収容された非接触通信媒体と
を具備する記録媒体カートリッジ。
（９）上記（８）に記載の記録媒体カートリッジであって、
前記情報記録媒体は、磁気テープである
記録媒体カートリッジ。
（１０）  アンテナコイルと共振容量とを含む共振回路の共振出力を整流する整流回路の出力電圧を取得し、
前記整流回路の出力電圧が所定の基準電圧と等しくなるように、前記共振回路の入力側又は出力側に接続され前記整流回路の出力電圧を調整することが可能な電流調整素子の抵抗値を制御し、
前記増幅回路の出力電圧が最大となるように前記共振容量の容量値を制御し、
メモリ部に対する情報の読み出し又は書き込みを実行する
非接触通信媒体の駆動方法。
【符号の説明】
【０１０２】
１１…カートリッジケース
１２…磁気テープ
３２…アンテナコイル
４０…電力生成部
４２…共振容量部
４３…整流回路
４５…共振回路
５０…電力監視部
５２…演算増幅器
５３…電流調整素子
６０…容量制御部
６１…相対比較回路
６２…制御回路
７３…メモリ部／ロジック部
１００…テープカートリッジ
６１０…比較器
６１１…保持容量
６１２…スイッチ
ＣＭ，ＣＭ１…カートリッジメモリ
【図１】
2019198438.tif 000003
【図２】
2019198438.tif 000004
【図３】
2019198438.tif 000005
【図４】
2019198438.tif 000006
【図５】
2019198438.tif 000007
【図６】
2019198438.tif 000008
【図７】
2019198438.tif 000009
【図８】
2019198438.tif 000010
【図９】
2019198438.tif 000011
【図１０】
2019198438.tif 000012
【図１１】
2019198438.tif 000013
【国際調査報告】
2019198438.tif 000014
2019198438.tif 000015
2019198438.tif 000016
2019198438.tif 000017