(57)【要約】  Ｆｅドープ半絶縁性ＩｎＰ基板（１０１）の表面に、二次元電子ガス層（Ｓ１）を介してＦｅドープ半絶縁性ＩｎＰ基板（１０１）よりもバンドギャップが広い材料をエピタキシャル成長させたｐ型ＡｌＩｎＡｓ層（１０２）と、ｐ型ＡｌＩｎＡｓ層（１０２）の表面に、ｐ型ＡｌＩｎＡｓ層（１０２）と二次元電子ガス層（Ｓ１）を貫通し、Ｆｅドープ半絶縁性ＩｎＰ基板（１０１）の内部に達するアイソレーション溝（１１０）を挟んで列状に配列して構成された複数の半導体レーザ素子（１２０）とを備え基板を介した漏れ電流および光の吸収損失を抑制し、アイソレーションを確保するとともに、素子を製造するに適した構造を実現する。
2020084858.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板の表面に、二次元電子ガス層を介して前記ＩｎＰ基板よりもバンドギャップが広い材料をエピタキシャル成長させたエピタキシャル層と、
前記エピタキシャル層の表面に、前記エピタキシャル層と前記二次元電子ガス層を貫通し、前記ＩｎＰ基板の内部に達するアイソレーション溝を挟んで列状に形成された複数の光半導体素子と
を備えたことを特徴とする半導体光集積素子。
【請求項２】
前記エピタキシャル層は、ｐ型、ｎ型またはアンドープのＡｌＩｎＡｓ層であることを特徴とする請求項１に記載の半導体光集積素子。
【請求項３】
前記エピタキシャル層は、ｐ型、ｎ型またはアンドープのＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓ層（０＜ｘ≦０．０７１、０．４０３≦ｙ＜０．４７６）であることを特徴とする請求項１に記載の半導体光集積素子。
【請求項４】
前記光半導体素子は、前記エピタキシャル層がｐ型またはアンドープの場合は、前記エピタキシャル層の表面に形成され、リッジ部が設けられたｎ型ＩｎＰクラッド層と、前記リッジ部の頂上部に形成された活性層と、前記リッジ部の両側部に設けられた電流ブロック層と、前記電流ブロック層で挟まれた前記活性層の表面に形成されたｐ型ＩｎＰクラッド層とから構成されたことを特徴とする請求項２または請求項３に記載の半導体光集積素子。
【請求項５】
前記光半導体素子は、前記エピタキシャル層がｎ型またはアンドープの場合は、前記エピタキシャル層の表面に形成され、リッジ部が設けられたｐ型ＩｎＰクラッド層と、前記リッジ部の頂上部に形成された活性層と、前記リッジ部の両側部に設けられた電流ブロック層と、前記電流ブロック層で挟まれた前記活性層の表面に形成されたｎ型ＩｎＰクラッド層とから構成されたことを特徴とする請求項２または請求項３に記載の半導体光集積素子。
【請求項６】
前記アイソレーション溝の代わりに、イオン注入部を設けたことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体光集積素子。
【請求項７】
前記ＩｎＰ基板は、Ｆｅがドーピングされた半絶縁性半導体基板であることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体光集積素子。
【請求項８】
前記ＩｎＰ基板は、ｎ型またはｐ型の半導体基板であることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体光集積素子。
【請求項９】
前記光半導体素子だけでなく、前記光半導体素子と前記光半導体素子以外の電子デバイスを配列して構成されていることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体光集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、複数の光半導体素子を集積した半導体光集積素子に関するものである。
【背景技術】
【０００２】
半導体光集積素子において、各素子間のカソード間のアイソレーションを確保するための手段が、例えば特許文献１および特許文献２に開示されている。特許文献１には、導電性を有するｎ型ＩｎＰ基板上に、半絶縁性を示すＦｅドープＩｎＰ層と、ｎ型ＩｎＰ層を積層し、この上に活性層、ｐ型ＩｎＰ層を積層した構造で、ｎ型ＩｎＰ層にカソード電極を、ｐ型ＩｎＰ層にアノード電極を設け、素子間にＦｅドープＩｎＰ層に達する溝を形成することで、隣接素子間のカソード間の絶縁性を確保する方法が開示されている。また、特許文献２では、隣接素子間の絶縁を確保する手法として、基板上に、ｐ型−ｎ型−ｐ型もしくは、ｎ型−ｐ型−ｎ型の構造を有し、隣接素子間に基板まで達する溝を形成することで、素子間のカソード間アイソレーションを確保する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−０４６２７９号公報（段落００２５〜００３１、図１）
【特許文献２】特開平１１−２７４６３４号公報（段落００２８〜０１１０、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、各層のエネルギーバンド構造を考えた場合、ｎ型ＩｎＰ層とＦｅドープＩｎＰ層もしくはｐ型ＩｎＰ層の接合境界では、ｎ型の導電型を担うキャリアである電子にとってのポテンシャル障壁を形成する。ポテンシャル障壁が形成されると、ＦｅドープＩｎＰ層もしくは、ｐ型ＩｎＰ層に侵入することができなくなる。【０００５】
しかしながら、ｎ型ＩｎＰ層に供給される電流量（電子の量）が多くなると、ポテンシャル障壁を乗り越えるエネルギーを有する電子が少なからず存在し、これが漏れ電流となり素子間の絶縁性を低下させる。つまり、ｎ型ＩｎＰ層に供給された電流は、ＦｅドープＩｎＰ層、あるいはｐ型ＩｎＰ層を挿入しただけでは、基板方向へ漏れる電流を十分に遮断することができず、このため、基板を介してカソード電極間に漏れ電流が流れ、アイソレーションが確保できないという問題があった。【０００６】
また、ｐ型ＩｎＰ層においては、上記ポテンシャル障壁を高くするために、より高濃度にドーピングされるが、活性層近傍に高濃度にｐ型ドーピングされた厚い層が存在すると、ｐ型層を形成するキャリアによるキャリア吸収または価電子帯間吸収によって、光の損失が増加する。よって、レーザの光出力特性が悪化するという問題があった。【０００７】
特許文献２の構造では、各層の層厚が３μｍなど、結晶成長の観点ではかなりの層厚を必要とするなど、素子を製造するに適した構造ではないという問題があった。【０００８】
本願は、上記のような課題を解決するための技術を開示するものであり、基板を介した漏れ電流および光の吸収損失を抑制し、アイソレーションを確保するとともに、素子を製造するに適した構造を実現できる半導体光集積素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願に開示される半導体光集積素子は、ＩｎＰ基板の表面に、前記ＩｎＰ基板よりもバンドギャップが広い材料をエピタキシャル成長させたエピタキシャル層と、前記エピタキシャル層の表面に形成され、前記エピタキシャル層を貫通し、前記ＩｎＰ基板に達するアイソレーション溝を挟んで列状に配列して構成された複数の光半導体素子とを備えたことを特徴とする。
【発明の効果】
【００１０】
本願によれば、光半導体素子間に、ＩｎＰ基板よりもバンドギャップが広い材料からなるエピタキシャル層を貫通し、基板に達するアイソレーション溝を形成することにより、基板を介した漏れ電流および光の吸収損失を抑制し、アイソレーションを確保するとともに、素子を製造するに適した構造を実現できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１による半導体光集積素子の構成を示す斜視図である。
【図２】実施の形態１による半導体光集積素子の構成を示す断面図およびポテンシャル分布図である。
【図３】従来の半導体光集積素子の構成を示す断面図およびポテンシャル分布図である。
【図４】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図５】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図６】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図７】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図８】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図９】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１０】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１１】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１２】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１３】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１４】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１５】実施の形態１による半導体光集積素子の製造方法を示す断面図である。
【図１６】従来の半導体光集積素子の構成を示す断面図である。
【図１７】実施の形態１による半導体光集積素子の構造でのアイソレーション抵抗をシミュレーションした結果の例を示す図である。
【図１８】実施の形態２による半導体光集積素子の構成を示す断面図である。
【図１９】実施の形態２による半導体光集積素子の製造方法を示す断面図である。
【図２０】実施の形態２による半導体光集積素子の製造方法を示す断面図である。
【図２１】実施の形態２による半導体光集積素子の製造方法を示す断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、実施の形態１における半導体光集積素子の構成を示す斜視図である。図２（ａ）は、図１のＡＡの矢視位置での半導体光集積素子の断面図である。
【００１３】
図１および図２に示すように、半導体光集積素子５０３は、半絶縁半導体基板上に作成されるアレイ型光半導体素子であり、Ｆｅドープ半絶縁性ＩｎＰ基板１０１、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の表面に形成されたｐ型ＡｌＩｎＡｓ層１０２、ｐ型ＡｌＩｎＡｓ層１０２の上に形成された、リッジ部１０３ａが設けられたｎ型ＩｎＰクラッド層１０３、ｎ型ＩｎＰクラッド層１０３のリッジ部１０３ａの上に形成された活性層１０４、リッジ部１０３ａと活性層１０４の両側に設けられた電流ブロック層１０５、電流ブロック層１０５で挟まれたリッジ部１０３ａ頂上部分の活性層１０４上に形成されたｐ型ＩｎＰクラッド層１０６で構成される。
【００１４】
半導体光集積素子５０３は、上記のｎ型ＩｎＰクラッド層１０３、活性層１０４、電流ブロック層１０５、ｐ型ＩｎＰクラッド層で構成される半導体素子としての半導体レーザ素子１２０を複数備える。半導体レーザ素子１２０は、リッジ部１０３ａの頂上部分のｐ型ＩｎＰクラッド層の表面に、アノード電極１０８が設けられ、リッジ部１０３ａ横のｎ型ＩｎＰクラッド層１０３上に、カソード電極１０９が設けられる。半導体光集積素子５０３では、半導体レーザ素子１２０間に、底部がｐ型ＡｌＩｎＡｓ層１０２の表面に達するアイソレーション溝１１０が設けられ、アイソレーション溝１１０によって各々の半導体レーザ素子１２０が分離され電気的に絶縁される構成となっている。半導体光集積素子５０３の表面は、アノード電極１０８とカソード電極１０９が設けられた部分を除いて、絶縁膜１０７が形成されている。
【００１５】
Ｆｅドープ半絶縁性ＩｎＰ基板１０１は、半絶縁半導体基板であり、Ｆｅがドーピングされた半絶縁性のＩｎＰ基板である。ｐ型ＡｌＩｎＡｓ層１０２は、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の表面に形成され、半絶縁半導体基板に使用される半導体材料ＩｎＰよりもバンドギャップが広い材料からなるエピタキシャル層である。
【００１６】
ｎ型ＩｎＰクラッド層１０３は、ｐ型ＡｌＩｎＡｓ層１０２の上に積層され、表面にリッジ部１０３ａが設けられている。ｎ型ＩｎＰクラッド層１０３のリッジ部１０３ａ上には、活性層１０４が形成され、リッジ部１０３ａおよび活性層１０４の両側部には電流ブロック層１０５が設けられる。活性層１０４には、例えばＩｎＧａＡｓＰといった四元系混晶半導体材料が用いられる。電流ブロック層１０５は、活性層１０４の発光効率を高めるために、リッジ１０３ａ部分に電流を狭窄する。ｐ型ＩｎＰクラッド層１０６は、電流ブロック層１０５で挟まれたリッジ部１０３ａ頂上部分の活性層１０４上に形成される。
【００１７】
図２（ｂ）は、半導体光集積素子５０３でのＦｅドープ半絶縁性ＩｎＰ基板１０１、ｐ型ＡｌＩｎＡｓ層１０２およびｎ型ＩｎＰクラッド層１０３におけるポテンシャル分布を示す図である。なお、図２（ｂ）において、ＶＢは価電子帯、ＣＢは導伝帯のエネルギーバンドである。図２（ｂ）に示すように、Ｆｅドープ半絶縁性ＩｎＰ基板１０１とｐ型ＡｌＩｎＡｓ層１０２の界面、およびｐ型ＡｌＩｎＡｓ層１０２とｎ型ＩｎＰクラッド層１０３の界面は、バンドが不連続となるだけではなく、ｐ型ＡｌＩｎＡｓ層１０２は、Ｆｅドープ半絶縁性ＩｎＰ基板１０１よりもバンドギャップが大きいため、ｎ型ＩｎＰクラッド層１０３とＦｅドープ半絶縁性ＩｎＰ基板１０１との間に電子Ｅに対するポテンシャル障壁を設けることができる。このポテンシャル障壁によって、電子ＥはＦｅドープ半絶縁性ＩｎＰ基板側に漏れにくくなり、絶縁を確保することができる。このｐ型ＡｌＩｎＡｓ層１０２が、漏れ電流を抑制するための層となる。
【００１８】
なお、ｐ型ＡｌＩｎＡｓ層のキャリア濃度は、ｐ型であればどのようなキャリア濃度であっても構わない。ｐ型ＡｌＩｎＡｓ層は、キャリア濃度にかかわらず、電子に対するポテンシャル障壁を保つことができ、電子がＦｅドープ半絶縁性ＩｎＰ基板１０１への漏れ電流を抑制することができる。
【００１９】
従来の半導体光集積素子においては、ｐ型ＡｌＩｎＡｓ層ではなく、ｐ型ＩｎＰ層１１１が用いられている。図３（ａ）は、従来の半導体光集積素子の構成を示す断面図であり、図３（ｂ）は、半導体光集積素子５０３でのＦｅドープ半絶縁性ＩｎＰ基板１０１、ｐ型ＩｎＰ層１１１およびｎ型ＩｎＰクラッド層１０３におけるポテンシャル分布を示す図である。なお、図３（ｂ）において、ＶＢは価電子帯、ＣＢは導伝帯のエネルギーバンドである。従来の半導体光集積素子のように、ｐ型ＩｎＰ層１１１を用いた場合には、電子に対して十分なポテンシャル障壁が得られないため、電子が基板側に漏れ、絶縁抵抗が低下する。
【００２０】
次に、実施の形態１における半導体光集積素子５０３の製造方法について、図４から図１５に基づき説明する。図４から図１５は、実施の形態１による半導体光集積素子５０３の製造工程を示す断面図である。
【００２１】
まず、図４に示すように、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の表面に、ＡｌＩｎＡｓ１０２、ｎ型ＩｎＰクラッド層１０３、活性層１０４、ｐ型ＩｎＰクラッド層１０６をエピタキシャル成長により順次積層する。これらは、有機金属気相化学成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ、以下ＭＯＣＶＤ）法により、結晶成長させる。
【００２２】
続いて、図５に示すように、ｐ型ＩｎＰクラッド層１０６まで順次積層した後、ｐ型ＩｎＰクラッド層１０６の表面に、絶縁膜を成膜し、エッチング加工することでストライプ状の絶縁膜１１２を形成する。
【００２３】
次いで、図６に示すように、形成した絶縁膜１１２をマスクとして、ｐ型ＩｎＰクラッド層１０６、活性層１０４をストライプ状にエッチング加工し、さらにｎ型ＩｎＰクラッド層１０３を膜厚の半分程度の位置までストライプ状にエッチング加工をして、ｎ型ＩｎＰクラッド層１０３にリッジ部１０３ａを形成する。
【００２４】
続いて、図７に示すように、リッジ部１０３ａの加工形成に用いた絶縁膜１１２をマスクとして、ｎ型ＩｎＰクラッド層１０３の上に電流ブロック層１０５をｐ型ＩｎＰクラッド層１０６の両側が埋まる位置までＭＯＣＶＤ法によりエピタキシャル成長させる。
【００２５】
続いて、図８に示すように、リッジ部１０３ａの加工形成と電流ブロック層１０５の成長にマスクとして使用した絶縁膜１１２を除去する。絶縁膜１１２の除去には、フッ酸等のエッチング液を使用する。
【００２６】
続いて、図９に示すように、絶縁膜１１２を除去した後、露出するｐ型ＩｎＰクラッド層１０６および電流ブロック層１０５の上に、さらにｐ型ＩｎＰクラッド層１０６をエピタキシャル成長させる。
【００２７】
次いで、図１０に示すように、成長させたｐ型ＩｎＰクラッド層１０６上の全面に、絶縁膜を成膜し、活性層１０４と、その両側の電流ブロック層１０５を一部含むような幅でストライプ状にエッチング加工する。
【００２８】
続いて、図１１に示すように、形成した絶縁膜１１４をマスクとして、ｎ型ＩｎＰクラッド層１０３のリッジ部１０３ａの根元部分まで達するようｐ型ＩｎＰクラッド層１０６および電流ブロック層１０５をエッチング加工し、メサ溝１１５ｂを設ける。エッチング加工後、フッ酸等で、絶縁膜１１４をエッチング除去する。
【００２９】
次いで、図１２に示すように、メサ溝１１５ｂを設けた表面の全面に絶縁膜１１６を成膜し、メサ溝１１５ｂの底部部分でｎ型ＩｎＰクラッド層１０３を覆う絶縁膜１１６をエッチング加工し、隣のメサ部１１５ａの横でｎ型ＩｎＰクラッド層１０３を覆う絶縁膜１１６の部分にストライプ状の開口部１１６ａを形成する。
【００３０】
続いて、図１３に示すように、形成した絶縁膜１１６をマスクとして、開口部１１６ａを通して、ｎ型ＩｎＰクラッド層１０３、ｐ型ＡｌＩｎＡｓ層１０２を通り、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の内部に達するまでエッチング加工し、アイソレーション溝１１０を形成する。エッチング加工後、絶縁膜１１６をフッ酸等でエッチング除去する。
【００３１】
次いで、図１４に示すように、メサ溝１１５ｂにアイソレーション溝１１０を形成した表面の全面に絶縁膜１０７を成膜する。
【００３２】
続いて、図１５に示すように、メサ部１１５ａの頂上部分でｐ型ＩｎＰクラッド層１０６の部分を覆う絶縁膜１０７と、メサ溝１１５ｂの底部部分でｎ型ＩｎＰクラッド層１０３の部分を覆う絶縁膜１０７をエッチング加工し、ｐ型ＩｎＰクラッド層１０６およびｎ型ＩｎＰクラッド層１０３を覆う絶縁膜１０７の部分にそれぞれストライプ状の開口部１０７ａ、１０７ｂを形成する。
【００３３】
最後に、開口部１０７ａにはｐ型ＩｎＰクラッド層１０６に接続するアノード電極１０８を形成し、開口部１０７ｂにはｎ型ＩｎＰクラッド層１０３に接続するカソード電極１０９を形成することで、図２（ａ）に示すような、半導体光集積素子５０３が得られる。
【００３４】
なお、ここでは埋め込み型の導波路構造を有するレーザについて説明したが、リッジ型の導波路構造を有するレーザであっても構わない。
【００３５】
半導体光集積素子５０３に対応する従来の半導体光集積素子は、図１６に示すように、ｐ型ＡｌＩｎＡｓ層１０２ではなく、ｐ型ＩｎＰ層１１１が用いられている。
【００３６】
図１７は、実施の形態２における半導体光集積素子５０３の構造でのアイソレーション抵抗をシミュレーションした結果の例を示す図であり、隣接するカソード間電極に電圧を印加し、そのときのカソード間の抵抗値を示す。半導体光集積素子５０３のシミュレーションでは、Ｆｅドープ半絶縁性ＩｎＰ基板１０１はＦｅを５×１０１６ｃｍ−３ドーピングしたものとし、ｐ型ＡｌＩｎＡｓ層１０２は膜厚が１００ｎｍで、キャリア濃度が５×１０１６ｃｍ−３とし、ｎ型ＩｎＰクラッド層１０３はキャリア濃度が１×１０１８ｃｍ−３とした。比較として、従来の半導体光集積素子は、図３（ａ）および図１６の構造でシミュレーションした。従来の半導体光集積素子のシミュレーションでは、ｐ型ＩｎＰ層１１１は膜厚が１００ｎｍで、キャリア濃度が５×１０１６ｃｍ−３とした。従来の半導体光集積素子のＦｅドープ半絶縁性ＩｎＰ基板１０１およびｎ型ＩｎＰクラッド層１０３のキャリア濃度設定は、半導体光集積素子５０３のシミュレーションモデルと同じとした。
【００３７】
図１７に示すように、アイソレーション溝１１０の底部が、ｐ型ＡｌＩｎＡｓ層１０２を貫通し、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の内部まで達する構成とする本願の半導体光集積素子５０３の曲線２０３の方が、従来の半導体光集積素子の図３（ａ）の構造に対応する曲線２０５および図１６の構造に対応する曲線２０７よりも、隣接する素子のカソード間で、ほぼ全域に渡る印加電圧で、より大きい抵抗値を実現することができる。
【００３８】
このように、アイソレーション溝１１０をｐ型ＡｌＩｎＡｓ層１０２を貫通するようにエッチングし、除去した構成とすることで、ｎ型ＩｎＰクラッド層１０３とｐ型ＡｌＩｎＡｓ層１０２間に生じるバンド不連続部を介して流れる電流経路を遮断することができるため、さらに、Ｆｅドープ半絶縁性ＩｎＰ基板１０１とｐ型ＡｌＩｎＡｓ層１０２間の境界のバンド不連続部を介して流れる電流も遮断することができるため、より高抵抗化することができる。特に、これらの材料の境界のバンド構造では、電子が補足されやすくなっており、いわゆる二次元電子ガス層Ｓ１を形成する（図２（ｂ）参照）。よってｐ型ＡｌＩｎＡｓ層１０２を含む異なる境界部分は電流が流れやすい。したがって、エッチング深さをｎ型ＩｎＰクラッド層１０３とｐ型ＡｌＩｎＡｓ層１０２の境界を含み、より基板方向にエッチングし、ｐ型ＡｌＩｎＡｓ層１０２を含む材料の境界（二次元電子ガス層Ｓ１）を貫通するように設けることが望ましい。
【００３９】
素子間を電気的にアイソレーションする場合、ｐ型ＡｌＩｎＡｓ層１０２はわずか１００ｎｍの膜厚で、キャリア濃度も５×１０１６ｃｍ−３と、アンドープレベルに近いキャリア濃度でよいことから、本願の構造は製造の観点、およびキャリア吸収による光損失を抑制するという点でも適切である。
【００４０】
以上のように、本実施の形態１にかかる半導体光集積素子５０３によれば、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の表面に、二次元電子ガス層Ｓ１を介してＦｅドープ半絶縁性ＩｎＰ基板１０１よりもバンドギャップが広い材料をエピタキシャル成長させたｐ型ＡｌＩｎＡｓ層１０２と、ｐ型ＡｌＩｎＡｓ層１０２の表面に、ｐ型ＡｌＩｎＡｓ層１０２と二次元電子ガス層Ｓ１を貫通し、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の内部に達するアイソレーション溝１１０を挟んで列状に配列して構成された複数の半導体レーザ素子１２０とを備えるようにしたので、基板を介した漏れ電流および光の吸収損失を抑制し、アイソレーションを確保するとともに、素子を製造するに適した構造を実現できるだけでなく、さらに高抵抗化することができる。
【００４１】
実施の形態２．
実施の形態１では、各々の半導体レーザ素子１２０が分離し電気的に絶縁するためにアイソレーション溝１１０を設けたが、実施の形態２では、アイソレーション溝を形成する代わりにイオン注入をする場合について示す。
【００４２】
図１８は、実施の形態３における半導体光集積素子の構成を示す断面図である。図１８に示すように、半導体光集積素子５０４は、実施の形態１においてアイソレーション溝１１０を形成して各々の半導体レーザ素子１２０を分離する代わりに、イオン注入により、半導体レーザ素子１２０間に所定の深さまでイオンを注入し、高抵抗化させたイオン注入部１１７を設けることで各々の半導体レーザ素子１２０を分離する。これにより、実施の形態１の効果を得られるだけでなく、アイソレーション溝１１０を形成する必要が無いため、素子作製時のウエハ表面の凹凸を低減でき、製造の容易さが向上する。実施の形態３による半導体光集積素子５０４のその他の構成については、実施の形態１の半導体光集積素子５０３と同様であり、対応する部分には同符号を付してその説明を省略する。
【００４３】
次に、実施の形態３における半導体光集積素子５０４の製造方法について、図２４から図２６に基づき説明する。図２４から図２６は、実施の形態３による半導体光集積素子５０４の製造工程を示す断面図である。
【００４４】
まず、実施の形態１での図１２までの工程が終了し、ｎ型ＩｎＰクラッド層１０３覆う絶縁膜１１６の部分にストライプ状の開口部１１６ａを形成した後、開口部１１６ａから露出したｎ型ＩｎＰクラッド層１０３にイオンを注入し、図２４に示すように、イオン注入部１１７を形成する。イオン注入部１１７を形成した後、絶縁膜１１６をフッ酸等でエッチング除去する。
【００４５】
続いて、図２５に示すように、メサ溝１１５ｂにイオン注入部１１７を形成した表面の全面に絶縁膜１０７を成膜する。
【００４６】
次いで、図２６に示すように、メサ部１１５ａの頂上部分でｐ型ＩｎＰクラッド層１０６の部分を覆う絶縁膜１０７と、メサ溝１１５ｂの底部部分でｎ型ＩｎＰクラッド層１０３の部分を覆う絶縁膜１０７をエッチング加工し、ｐ型ＩｎＰクラッド層１０６およびｎ型ＩｎＰクラッド層１０３を覆う絶縁膜１０７の部分にそれぞれストライプ状の開口部１０７ａ、１０７ｂを形成する。
【００４７】
最後に、開口部１０７ａにはｐ型ＩｎＰクラッド層１０６に接続するアノード電極１０８を形成し、開口部１０７ｂにはｎ型ＩｎＰクラッド層１０３に接続するカソード電極１０９を形成することで、図２３に示すような、半導体光集積素子５０４が得られる。
【００４８】
以上のように、本実施の形態２にかかる半導体光集積素子５０４によれば、アイソレーション溝１１０の代わりに、イオン注入部１１７を設けたので、実施の形態１および実施の形態２の効果を得られるだけでなく、アイソレーション溝１１０を形成する必要が無いため、素子作製時のウエハ表面の凹凸を低減でき、製造の容易さが向上する。
【００４９】
なお、実施の形態１および実施の形態２では、Ｆｅドープ半絶縁性ＩｎＰ基板１０１の表面にｐ型ＡｌＩｎＡｓ層１０２を形成したが、これに限るものではない。ｎ型またはアンドープのＡｌＩｎＡｓ層を形成してもよい。また、ｐ型ＡｌＩｎＡｓ層１０２をＩｎＰよりもバンドギャップの大きい他の材料で置き換えたものを形成してもよい。例えば、ｐ型ＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓで、０＜ｘ≦０．０７１、０．４０３≦ｙ＜０．４７６の範囲であれば、ＩｎＰのバンドギャップ１．３４４ｅＶより大きくなる。この場合も、ｐ型ＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓ層に限るわけではなく、ｎ型またはアンドープのＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓ層を形成してもよい。ｎ型ＡｌＩｎＡｓ層またはｎ型ＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓを形成する場合は、ｎ型ＩｎＰクラッド層１０３にはｐ型ＩｎＰクラッド層、ｐ型ＩｎＰクラッド層１０６にはｎ型ＩｎＰクラッド層、アノード電極１０８にはカソード電極、カソード電極１０９にはアノード電極とする。ｐ型ＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓを形成する場合は、実施の形態１と同様の構成とする。アンドープのＡｌｙＧａｘＩｎ（１−ｘ−ｙ）Ａｓ層を形成する場合は、どちらの構成としてもよい。いずれの場合も、上記実施の形態と同様の効果を得ることができる。
【００５０】
また、ＩｎＰ基板としてＦｅドープ半絶縁性ＩｎＰ基板１０１を用いたが、これに限るものではない。ｎ型ＩｎＰ基板またはｐ型ＩｎＰ基板を用いてもよい。例えば、ｎ型ＩｎＰ基板ではＳまたはＳｉ等をドーピングしたもの、ｐ型ＩｎＰ基板ではＺｎまたはＭｇ等をドーピングしたものが挙げられる。この場合も、上記実施の形態と同様の効果を得ることができる。基板方向の漏れ電流抑制は、基板上に形成された基板材料よりバンドギャップが広い材料によりなされるため、基板極性は問わない。ただし、ｐ型半導体基板を使用することもできるが、光吸収によるレーザ特性の観点からｎ型半導体基板のほうが好適である。ｎ型の導電性を担う電子による吸収は、ｐ型の導電性を担うホールよりも光吸収係数が小さいことが一般に知られている。
【００５１】
また、半導体光集積素子５０３、５０４は、光半導体素子のみを列状に配列したが、これに限るものではない。光半導体素子と光半導体素子以外の電子デバイスを配列し、光半導体素子と光半導体素子以外の電子デバイスのカソード間またはアノード間を電気的に分離する構成としてもよい。この場合も、上記実施の形態と同様の効果を得ることができる。
【００５２】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００５３】
１０１  Ｆｅドープ半絶縁性ＩｎＰ基板、１０２  ｐ型ＡｌＩｎＡｓ層、１０３  ｎ型ＩｎＰクラッド層、１０３ａ  リッジ部、１０４  活性層、１０５  電流ブロック層、１０６  ｐ型ＩｎＰクラッド層、１１０  アイソレーション溝、１１７  イオン注入部、１２０  半導体レーザ素子、５０３、５０４  半導体光集積素子。
【図１】
2020084858.tif 000003
【図２】
2020084858.tif 000004
【図３】
2020084858.tif 000005
【図４】
2020084858.tif 000006
【図５】
2020084858.tif 000007
【図６】
2020084858.tif 000008
【図７】
2020084858.tif 000009
【図８】
2020084858.tif 000010
【図９】
2020084858.tif 000011
【図１０】
2020084858.tif 000012
【図１１】
2020084858.tif 000013
【図１２】
2020084858.tif 000014
【図１３】
2020084858.tif 000015
【図１４】
2020084858.tif 000016
【図１５】
2020084858.tif 000017
【図１６】
2020084858.tif 000018
【図１７】
2020084858.tif 000019
【図１８】
2020084858.tif 000020
【図１９】
2020084858.tif 000021
【図２０】
2020084858.tif 000022
【図２１】
2020084858.tif 000023
【国際調査報告】
2020084858.tif 000024
2020084858.tif 000025
2020084858.tif 000026
2020084858.tif 000027