(57)【要約】  相補型スイッチ素子は、第１導電型のチャネルを有する第１ＴＦＥＴと、第２導電型のチャネルを有する第２ＴＦＥＴとを有する。第１ＴＦＥＴおよび第２ＴＦＥＴは、それぞれ、第１導電型にドープされたIV族半導体基板と、IV族半導体基板上に配置されたIII−Ｖ族化合物半導体からなるナノワイヤと、IV族半導体基板に接続された第１電極と、ナノワイヤに接続された第２電極と、IV族半導体基板とナノワイヤとの界面に電界を作用させるゲート電極と、を有する。ナノワイヤは、IV族半導体基板に接続された第１領域と、第２導電型にドープされた第２領域とを含む。第１ＴＦＥＴでは、第２電極がソース電極であり、第１電極がドレイン電極である。第２ＴＦＥＴでは、第１電極がソース電極であり、第２電極がドレイン電極である。
2020138168.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のチャネルを有する第１トンネル電界効果トランジスタと、前記第１導電型と異なる第２導電型のチャネルを有する第２トンネル電界効果トランジスタと、を有する相補型スイッチ素子であって、
前記第１トンネル電界効果トランジスタおよび前記第２トンネル電界効果トランジスタは、それぞれ、
（１１１）面を有し、前記第１導電型にドープされたIV族半導体基板と、
前記（１１１）面上に配置され、前記（１１１）面に接続された第１領域と、前記第２導電型にドープされた第２領域とを含むIII−Ｖ族化合物半導体ナノワイヤと、
前記IV族半導体基板に接続された第１電極と、
前記第２領域に接続された第２電極と、
前記（１１１）面と前記第１領域との界面に電界を作用させるゲート電極と、
を有し、
前記第１トンネル電界効果トランジスタでは、前記第２電極がソース電極であり、かつ前記第１電極がドレイン電極であり、
前記第２トンネル電界効果トランジスタでは、前記第１電極がソース電極であり、かつ前記第２電極がドレイン電極である、
相補型スイッチ素子。
【請求項２】
前記IV族半導体基板を構成するIV族半導体は、シリコンまたはゲルマニウムであり、
前記III−Ｖ族化合物半導体ナノワイヤを構成するIII−Ｖ族化合物半導体は、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、ＧａＮ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮＡｓ、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＡｌＮ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＰ、ＧａＩｎＡｓＮ、ＩｎＧａＡｌＳｂ、ＩｎＧａＡｓＳｂまたはＡｌＩｎＧａＰＳｂであり、
前記III−Ｖ族化合物半導体ナノワイヤの長軸は、前記（１１１）面に対して垂直である、
請求項１に記載の相補型スイッチ素子。
【請求項３】
前記第１トンネル電界効果トランジスタおよび前記第２トンネル電界効果トランジスタは、それぞれ、前記III−Ｖ族化合物半導体ナノワイヤの側面上に配置されたゲート誘電体膜をさらに有し、
前記ゲート電極は、前記ゲート誘電体膜上に配置されている、
請求項１または請求項２に記載の相補型スイッチ素子。
【請求項４】
第１導電型のチャネルを有する第１トンネル電界効果トランジスタと、前記第１導電型と異なる第２導電型のチャネルを有する第２トンネル電界効果トランジスタと、を有する相補型スイッチ素子であって、
前記第１トンネル電界効果トランジスタおよび前記第２トンネル電界効果トランジスタは、それぞれ、
（１１１）面を有する第１領域と、前記第１導電型にドープされた第２領域とを含むIV族半導体基板と、
前記（１１１）面上に配置され、ドープされていないか、または前記第２導電型にドープされたIII−Ｖ族化合物半導体ナノワイヤと、
前記III−Ｖ族化合物半導体ナノワイヤに接続された第１電極と、
前記第２領域に接続された第２電極と、
前記III−Ｖ族化合物半導体ナノワイヤと前記（１１１）面との界面に電界を作用させるゲート電極と、
を有し、
前記第１トンネル電界効果トランジスタでは、前記第１電極がソース電極であり、かつ前記第２電極がドレイン電極であり、
前記第２トンネル電界効果トランジスタでは、前記第２電極がソース電極であり、かつ前記第１電極がドレイン電極である、
相補型スイッチ素子。
【請求項５】
前記IV族半導体基板を構成するIV族半導体は、シリコンまたはゲルマニウムであり、
前記III−Ｖ族化合物半導体ナノワイヤを構成するIII−Ｖ族化合物半導体は、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、ＧａＮ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮＡｓ、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＡｌＮ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＰ、ＧａＩｎＡｓＮ、ＩｎＧａＡｌＳｂ、ＩｎＧａＡｓＳｂまたはＡｌＩｎＧａＰＳｂであり、
前記III−Ｖ族化合物半導体ナノワイヤの長軸は、前記（１１１）面に対して垂直である、
請求項４に記載の相補型スイッチ素子。
【請求項６】
前記第１トンネル電界効果トランジスタおよび前記第２トンネル電界効果トランジスタは、それぞれ、前記IV族半導体基板の表面上に配置されたゲート誘電体膜をさらに有し、
前記ゲート電極は、前記ゲート誘電体膜上に配置されている、
請求項４または請求項５に記載の相補型スイッチ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相補型スイッチ素子に関する。
【背景技術】
【０００２】
半導体マイクロプロセッサおよび高集積回路は、金属−酸化膜−半導体（以下「ＭＯＳ」という）電界効果トランジスタ（以下「ＦＥＴ」という）などの素子を半導体基板上に集積して製造される。一般的には、相補型ＭＯＳＦＥＴ（以下「ＣＭＯＳ」という）が集積回路の基本素子（スイッチ素子）となる。半導体基板の材料には、IV族半導体であるシリコンが主として使用される。ＣＭＯＳを構成するトランジスタを小型化することで、半導体マイクロプロセッサおよび高集積回路の集積度および性能を向上させることができる。ＣＭＯＳを小型化する際の課題の一つは、電力消費量の増大である。電力消費量の増大の主な原因としては、１つのマイクロチップに搭載可能なＣＭＯＳの数が増加すること、および短チャネル効果によるリーク電流が増大することの２つが挙げられる。これらのうち、リーク電流の増大は、供給電圧の増大をもたらすことになる。したがって、各ＣＭＯＳについて、リーク電流を抑制し、動作電圧を低減させる必要がある。【０００３】
ＣＭＯＳのスイッチ特性を示す指標として、サブ閾値（ｍＶ／桁）が用いられる。サブ閾値は、ＭＯＳＦＥＴをＯＮ状態にするための最低駆動電圧に相当する。従来のＭＯＳＦＥＴのスイッチ特性は、電子および正孔（キャリア）の拡散現象に基づくものである。したがって、従来のＭＯＳＦＥＴでは、サブ閾値スロープの理論的な最小値は６０ｍＶ／桁であり、これよりも小さなサブ閾値を示すスイッチ特性を実現することはできなかった。【０００４】
この物理的な理論限界を超え、より小さなサブ閾値で動作するスイッチ素子として、トンネルＦＥＴ（以下「ＴＦＥＴ」という）が報告されている（例えば、非特許文献１，２参照）。ＴＦＥＴは、短チャネル効果がなく、かつ高いＯＮ／ＯＦＦ比を低電圧で実現できるため、次世代スイッチ素子の有力な候補と考えられている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Bhuwalka, K.K., Schulze, J. and Eisele, I., "Scaling the vertical tunnel FET with tunnel bandgap modulation and gate workfunction engineering", IEEE transactions on electron devices, Vol.52, No.5, May (2005), pp.909-917.
【非特許文献２】Bhuwalka, K.K., Schulze, J. and Eisele, I., "A simulation approach to optimize the electrical parameters of a vertical tunnel FET", IEEE transactions on electron devices, Vol.52, No.7, July (2005), pp.1541-1547.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＣＭＯＳのような相補型スイッチ素子をＴＦＥＴを用いて構成する場合、ＴＦＥＴをＭＯＳＦＥＴのように集積化する必要がある。しかしながら、ＴＦＥＴは、ソース領域およびドレイン領域の構造が非対称であるため、ソース領域およびドレイン領域の構造が対称であるＭＯＳＦＥＴのように集積化するのは容易ではない。【０００７】
本発明の目的は、容易に集積化することができる、ＴＦＥＴを含む相補型スイッチ素子を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の相補型スイッチ素子は、第１導電型のチャネルを有する第１トンネル電界効果トランジスタと、前記第１導電型と異なる第２導電型のチャネルを有する第２トンネル電界効果トランジスタと、を有する相補型スイッチ素子であって、前記第１トンネル電界効果トランジスタおよび前記第２トンネル電界効果トランジスタは、それぞれ、（１１１）面を有し、前記第１導電型にドープされたIV族半導体基板と、前記（１１１）面上に配置され、前記（１１１）面に接続された第１領域と、前記第２導電型にドープされた第２領域とを含むIII−Ｖ族化合物半導体ナノワイヤと、前記IV族半導体基板に接続された第１電極と、前記第２領域に接続された第２電極と、前記（１１１）面と前記第１領域との界面に電界を作用させるゲート電極と、を有し、前記第１トンネル電界効果トランジスタでは、前記第２電極がソース電極であり、かつ前記第１電極がドレイン電極であり、前記第２トンネル電界効果トランジスタでは、前記第１電極がソース電極であり、かつ前記第２電極がドレイン電極である。【０００９】
本発明の第２の相補型スイッチ素子は、第１導電型のチャネルを有する第１トンネル電界効果トランジスタと、前記第１導電型と異なる第２導電型のチャネルを有する第２トンネル電界効果トランジスタと、を有する相補型スイッチ素子であって、前記第１トンネル電界効果トランジスタおよび前記第２トンネル電界効果トランジスタは、それぞれ、（１１１）面を有する第１領域と、前記第１導電型にドープされた第２領域とを含むIV族半導体基板と、前記（１１１）面上に配置され、ドープされていないか、または前記第２導電型にドープされたIII−Ｖ族化合物半導体ナノワイヤと、前記III−Ｖ族化合物半導体ナノワイヤに接続された第１電極と、前記第２領域に接続された第２電極と、前記III−Ｖ族化合物半導体ナノワイヤと前記（１１１）面との界面に電界を作用させるゲート電極と、を有し、前記第１トンネル電界効果トランジスタでは、前記第１電極がソース電極であり、かつ前記第２電極がドレイン電極であり、前記第２トンネル電界効果トランジスタでは、前記第２電極がソース電極であり、かつ前記第１電極がドレイン電極である。
【発明の効果】
【００１０】
本発明によれば、容易に集積化することができる、ＴＦＥＴを含む相補型スイッチ素子を提供することができる。したがって、本発明によれば、電力消費量が少ない半導体マイクロプロセッサおよび高集積回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１に係る相補型スイッチ素子の構成を示す断面図である。
【図２】図２は、実施の形態１に係る相補型スイッチ素子の第１ＴＦＥＴおよび第２ＴＦＥＴのバンド構造図である。
【図３】図３は、第１ＴＦＥＴ（ｐ−ＴＦＥＴ）および第２ＴＦＥＴ（ｎ−ＴＦＥＴ）の電気特性を示すグラフである。
【図４】図４Ａは、第２ＴＦＥＴ（ｎ−ＴＦＥＴ）の電気特性を示すグラフであり、図４Ｂは、第１ＴＦＥＴ（ｐ−ＴＦＥＴ）の電気特性を示すグラフである。
【図５】図５Ａは、実施の形態１に係る相補型スイッチ素子を用いて構成されたインバータの例を示す斜視図であり、図５Ｂは、図５Ａに示されるインバータの回路図である。
【図６】図６Ａ〜Ｄは、実施の形態１に係る相補型スイッチ素子の製造方法の一例を示す模式図である。
【図７】図７は、実施の形態２に係る相補型スイッチ素子の構成を示す断面図である。
【図８】図８は、実施の形態２に係る相補型スイッチ素子の第１ＴＦＥＴおよび第２ＴＦＥＴのバンド構造図である。
【図９】図９は、実施の形態３に係る相補型スイッチ素子の構成を示す断面図である。
【図１０】図１０は、実施の形態３に係る相補型スイッチ素子の第１ＴＦＥＴおよび第２ＴＦＥＴのバンド構造図である。
【図１１】図１１は、第１ＴＦＥＴ（ｎ−ＴＦＥＴ）および第２ＴＦＥＴ（ｐ−ＴＦＥＴ）の電気特性を示すグラフである。
【図１２】図１２Ａは、実施の形態３に係る相補型スイッチ素子を用いて構成されたインバータの例を示す斜視図であり、図１２Ｂは、図１２Ａに示されるインバータの回路図である。
【図１３】図１３は、フィン型の第１ＴＦＥＴ（ｎ−ＴＦＥＴ）およびフィン型の第２ＴＦＥＴ（ｐ−ＴＦＥＴ）の電気特性を示すグラフである。
【図１４】図１４Ａ〜Ｄは、実施の形態３に係る相補型スイッチ素子の製造方法の一例を示す模式図である。
【図１５】図１５は、実施の形態４に係る相補型スイッチ素子の構成を示す断面図である。
【図１６】図１６は、実施の形態４に係る相補型スイッチ素子の第１ＴＦＥＴおよび第２ＴＦＥＴのバンド構造図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１３】
［実施の形態１］
実施の形態１では、ｐ型に高ドープされたIV族半導体基板の表面から垂直方向にIII−Ｖ族化合物半導体ナノワイヤが延在している、本発明に係る相補型スイッチ素子の例を示す。
【００１４】
（相補型スイッチ素子の構成）
図１は、実施の形態１に係る相補型スイッチ素子１００の構成を示す断面図である。図１に示されるように、実施の形態１のスイッチ素子１００は、少なくとも１つの第１トンネル電界効果トランジスタ（第１ＴＦＥＴ）１０１および少なくとも１つの第２トンネル電界効果トランジスタ（第２ＴＦＥＴ）１０２を有する。
【００１５】
第１ＴＦＥＴ１０１は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）であり、第２ＴＦＥＴ１０２は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）である。第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ１０１と第２ＴＦＥＴ１０２とでは、ソース電極（図１において「Ｓ」で示す）とドレイン電極（図１において「Ｄ」で示す）との位置関係が逆である。
【００１６】
第１ＴＦＥＴ１０１は、IV族半導体基板１１１、絶縁膜１１２、III−Ｖ族化合物半導体ナノワイヤ１１３、ゲート誘電体膜１１４、絶縁保護膜１１５、第１電極（ドレイン電極）１１６、第２電極（ソース電極）１１７およびゲート電極１１８を有する。III−Ｖ族化合物半導体ナノワイヤ１１３は、ドープされていない第１領域１１３ａおよびｎ型に高ドープされた第２領域１１３ｂからなる。第１ＴＦＥＴ１０１では、第１電極１１６はドレイン電極であり、第２電極１１７はソース電極である。第１ＴＦＥＴ１０１では、IV族半導体基板１１１の（１１１）面とIII−Ｖ族化合物半導体ナノワイヤ１１３との接合界面においてトンネル現象が生じる。
【００１７】
第２ＴＦＥＴ１０２は、IV族半導体基板１１１、絶縁膜１１２、III−Ｖ族化合物半導体ナノワイヤ１２３、ゲート誘電体膜１２４、絶縁保護膜１２５、第１電極（ソース電極）１２６、第２電極（ドレイン電極）１２７およびゲート電極１２８を有する。III−Ｖ族化合物半導体ナノワイヤ１２３は、ドープされていない第１領域１２３ａおよびｎ型に高ドープされた第２領域１２３ｂからなる。第２ＴＦＥＴ１０２では、第１電極１２６はソース電極であり、第２電極１２７はドレイン電極である。第２ＴＦＥＴ１０２では、IV族半導体基板１１１の（１１１）面とIII−Ｖ族化合物半導体ナノワイヤ１２３との接合界面においてトンネル現象が生じる。
【００１８】
IV族半導体基板１１１は、シリコンやゲルマニウムなどのIV族半導体からなり、その上面が（１１１）面である基板である。IV族半導体基板１１１は、例えばシリコン（１１１）基板である。本実施の形態では、IV族半導体基板１１１は、ｐ型に高ドープされている。IV族半導体基板１１１の全体がドープされていてもよいし、IV族半導体基板１１１の一部のみがドープされていてもよい。
【００１９】
なお、第１ＴＦＥＴ１０１を構成するIV族半導体基板１１１と、第２ＴＦＥＴ１０２を構成するIV族半導体基板１１１とは、電気的または空間的に分離されている。たとえば、第１ＴＦＥＴ１０１を構成するIV族半導体基板１１１と、第２ＴＦＥＴ１０２を構成するIV族半導体基板１１１との間に、IV族半導体基板１１１と異なる伝導形の構造を配置することで、第１ＴＦＥＴ１０１を構成するIV族半導体基板１１１と、第２ＴＦＥＴ１０２を構成するIV族半導体基板１１１とを電気的に分離してもよい。また、ＢＯＸ層の上に互いに非接触となるように形成された２つのシリコン細線構造をそれぞれ第１ＴＦＥＴ１０１を構成するIV族半導体基板１１１と、第２ＴＦＥＴ１０２を構成するIV族半導体基板１１１とすることで、第１ＴＦＥＴ１０１を構成するIV族半導体基板１１１と、第２ＴＦＥＴ１０２を構成するIV族半導体基板１１１とを空間的に分離してもよい。
【００２０】
絶縁膜１１２は、IV族半導体基板１１１の２つの面のうちの少なくともIII−Ｖ族化合物半導体ナノワイヤ１１３およびIII−Ｖ族化合物半導体ナノワイヤ１２３が配置されている面（（１１１）面）を被覆する絶縁性の膜である。IV族半導体基板１１１の他方の面（III−Ｖ族化合物半導体ナノワイヤ１１３およびIII−Ｖ族化合物半導体ナノワイヤ１２３が配置されていない面）には、絶縁膜１１２は形成されていてもよいし、形成されていなくてもよい。第１ＴＦＥＴ１０１では、IV族半導体基板１１１とIII−Ｖ族化合物半導体ナノワイヤ１１３との間、およびIV族半導体基板１１１と第１電極（ドレイン電極）１１６との間には、絶縁膜１１２は存在しない。第２ＴＦＥＴ１０２では、IV族半導体基板１１１とIII−Ｖ族化合物半導体ナノワイヤ１２３との間、およびIV族半導体基板１１１と第１電極（ソース電極）１２６との間には、絶縁膜１１２は存在しない。絶縁膜１１２の例には、酸化シリコン膜、窒化シリコン膜が含まれる。たとえば、絶縁膜１１２は、膜厚２０ｎｍの酸化シリコン膜である。
【００２１】
III−Ｖ族化合物半導体ナノワイヤ１１３，１２３は、III−Ｖ族化合物半導体からなる、直径２〜１００ｎｍ、長さ５０ｎｍ〜１０μｍの構造体である。III−Ｖ族化合物半導体ナノワイヤ１１３，１２３は、IV族半導体基板１１１の（１１１）面上に、その長軸が（１１１）面に垂直になるように配置されている。III−Ｖ族化合物半導体は、２つの元素からなる半導体、３つの元素からなる半導体、４つの元素からなる半導体、それ以上の元素からなる半導体のいずれでもよい。２つの元素からなるIII−Ｖ族化合物半導体の例には、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、ＧａＮ、ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂが含まれる。３つの元素からなるIII−Ｖ族化合物半導体の例には、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮＡｓ、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＳｂおよびＡｌＩｎＳｂが含まれる。４つ以上の元素からなるIII−Ｖ族化合物半導体の例には、ＩｎＧａＡｌＮ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＰ、ＧａＩｎＡｓＮ、ＩｎＧａＡｌＳｂ、ＩｎＧａＡｓＳｂおよびＡｌＩｎＧａＰＳｂが含まれる。
【００２２】
前述のとおり、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３は、ドープされていない第１領域１１３ａ，１２３ａ（真性半導体）およびｎ型に高ドープされた第２領域１１３ｂ，１２３ｂ（ｎ型半導体）からなる。第１領域１１３ａ，１２３ａは、IV族半導体基板１１１の（１１１）面に接続されている。第２領域１１３ｂ，１２３ｂは、第２電極１１７，１２７に接続されている。III−Ｖ族化合物半導体ナノワイヤ１１３，１２３の第１領域１１３ａ，１２３ａおよびIV族半導体基板１１１の（１１１）面は、基本的に無転位かつ無欠陥の接合界面を形成する。
【００２３】
ゲート誘電体膜１１４，１２４は、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３の側面の少なくとも一部を被覆する絶縁膜である。本実施の形態では、ゲート誘電体膜１１４，１２４は、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３の側面全面および、IV族半導体基板１１１の一方の面（より正確には絶縁膜１１２）を被覆している。ゲート誘電体膜１１４，１２４は、例えばハフニウムアルミネート（ＨｆＡｌＯｘ）膜などの高誘電体膜である。
【００２４】
絶縁保護膜１１５，１２５は、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３、ゲート誘電体膜１１４，１２４およびゲート電極１１８，１２８を被覆する、絶縁樹脂からなる膜である。絶縁樹脂の種類は、特に限定されないが、例えばＢＣＢ樹脂である。
【００２５】
第１電極１１６，１２６は、IV族半導体基板１１１上に配置されており、IV族半導体基板１１１（ｐ型半導体）に接続されている。第１電極１１６，１２６は、例えばＴｉ／Ａｕ合金膜である。第１電極１１６，１２６は、IV族半導体基板１１１の２つの面のうちIII−Ｖ族化合物半導体ナノワイヤ１１３，１２３が配置されている面に配置されていてもよいし、IV族半導体基板１１１のもう一方の面（III−Ｖ族化合物半導体ナノワイヤ１１３，１２３が配置されていない面）に配置されていてもよい。第１ＴＦＥＴ１０１では、第１電極１１６はドレイン電極として機能する。一方、第２ＴＦＥＴ１０２では、第１電極１２６はソース電極として機能する。
【００２６】
第２電極１１７，１２７は、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３および絶縁保護膜１１５，１２５上に配置されており、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３の第２領域１１３ｂ，１２３ｂ（ｎ型半導体）に接続されている。第２電極１１７，１２７は、例えばＴｉ／Ａｕ合金膜またはＧｅ／Ａｕ／Ｎｉ／Ａｕ合金膜である。第１ＴＦＥＴ１０１では、第２電極１１７はソース電極として機能する。一方、第２ＴＦＥＴ１０２では、第２電極１２７はドレイン電極として機能する。
【００２７】
ゲート電極１１８，１２８は、IV族半導体基板１１１とIII−Ｖ族化合物半導体ナノワイヤ１１３，１２３の第１領域１１３ａ，１２３ａとの接合界面に電界を作用させることができるように配置されている。本実施の形態では、ゲート電極１１８，１２８は、III−Ｖ族化合物半導体ナノワイヤ１１３，１２３の第１領域１１３ａ，１２３ａの周囲を覆うようにゲート誘電体膜１１４，１２４上に配置されている。ゲート電極１１８，１２８は、例えばＴｉ／Ａｕ合金膜である。
【００２８】
第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２では、IV族半導体基板１１１の（１１１）面とIII−Ｖ族化合物半導体ナノワイヤ１１３，１２３の第１領域１１３ａ，１２３ａとの接合界面がトンネル層として機能する。前述のとおり、第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ１０１と第２ＴＦＥＴ１０２とでは、ソース電極（図１において「Ｓ」で示す）とドレイン電極（図１において「Ｄ」で示す）との位置関係が逆である。本発明者は、このように電極の位置を入れ替えるだけで、図２に示されるように、第１ＴＦＥＴ１０１は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）として動作し、第２ＴＦＥＴ１０２は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）として動作することを見出した。図３は、第１ＴＦＥＴ１０１（ｐ−ＴＦＥＴ）および第２ＴＦＥＴ１０２（ｎ−ＴＦＥＴ）の電気特性を示すグラフである。このグラフに示されるように、第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２のサブ閾値は、いずれも４０ｍＶ／桁以下であった。
【００２９】
図４Ａは、室温の第２ＴＦＥＴ１０２（ｎ−ＴＦＥＴ）における、ゲート電圧ＶＧと、ドレイン電流ＩＤまたはゲート電流ＩＧとの関係を、ソース電極に対するドレイン電極の電位ＶＤＳごとに示すグラフである。また、図４Ｂは、室温の第１ＴＦＥＴ１０１（ｐ−ＴＦＥＴ）における、ゲート電圧ＶＧと、ドレイン電流ＩＤとの関係を、ソース電極に対するドレイン電極の電位ＶＤＳごとに示すグラフである。これらのグラフから、ソース電極に対するドレイン電極の電位ＶＤＳを変化させても、第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２のサブ閾値は、第２ＴＦＥＴ１０２では最小で２１ｍＶ／桁、平均で４０ｍＶ／桁以下であり、第１ＴＦＥＴ１０１では最小で６ｍＶ／桁、平均で４０ｍＶ／桁であることがわかる。また、ソース電極とドレイン電極を入れ替えることで同一構造で相補スイッチング動作ができることもわかる。
【００３０】
本実施の形態に係るスイッチ素子１００では、１または２以上の第１ＴＦＥＴ１０１と、１または２以上の第２ＴＦＥＴ１０２とを適切に接続することで、各種相補型スイッチ素子として機能させることができる。図５Ａは、相補型スイッチ素子１００を用いて構成されたインバータの例を示す斜視図であり、図５Ｂは、図５Ａに示されるインバータの回路図である。図５Ａでは、ＢＯＸ層の上に相補型スイッチ素子１００を形成した例を示しており、絶縁膜１１２、ゲート誘電体膜１１４，１２４、絶縁保護膜１１５，１２５を省略している。図５Ａでは、ＢＯＸ層の上に互いに非接触となるように形成された２つのシリコン細線構造を、それぞれ第１ＴＦＥＴ１０１を構成するIV族半導体基板１１１と、第２ＴＦＥＴ１０２を構成するIV族半導体基板１１１としている。
【００３１】
（相補型スイッチ素子の製造方法）
本実施の形態に係るスイッチ素子１００の製造方法は、特に限定されない。第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２は、例えば国際公開第２０１１／０４００１２号に記載の方法で製造されうる。
【００３２】
図６Ａ〜Ｄは、スイッチ素子１００の製造方法の一例を示す模式図である。第１ＴＦＥＴ１０１および第２ＴＦＥＴ１０２は、同じ手順で同時に作製されるため、図６Ａ〜Ｄでは、第１ＴＦＥＴ１０１についてのみ示している。以下、図６Ａ〜Ｄを参照してスイッチ素子１００の製造方法について説明する。
【００３３】
まず、図６Ａに示されるように、ｐ型に高ドープされているIV族半導体基板１１１を準備する。このIV族半導体基板１１１の（１１１面）上には、熱酸化法などにより絶縁膜１１２が形成されている。次いで、図６Ｂに示されるように、IV族半導体基板１１１上の絶縁膜１１２に、フォトリソグラフィー法などを用いて所定の大きさ（例えば直径２０ｎｍ）の開口部を形成する。次いで、図６Ｃに示されるように、ＭＯＶＰＥ法により、開口部を通して露出したIV族半導体基板１１１の（１１１）面からIII−Ｖ族化合物半導体ナノワイヤ１１３を成長させる。このとき、III−Ｖ族化合物半導体ナノワイヤ１１３を成長させる前に、交互原料供給変調法によりIV族半導体基板１１１の（１１１）面にIII−Ｖ族化合物半導体の薄膜を形成することが好ましい（国際公開第２０１１／０４００１２号参照）。また、III−Ｖ族化合物半導体ナノワイヤ１１３を形成した直後に、III−Ｖ族化合物半導体ナノワイヤ１１３の第２領域１１３ｂをドープして、ドープされていない第１領域１１３ａおよびｎ型に高ドープされた第２領域１１３ｂを形成する。最後に、図６Ｄに示されるように、ゲート誘電体膜１１４、絶縁保護膜１１５、第１電極１１６、第２電極１１７およびゲート電極１１８を形成する。
【００３４】
（効果）
本実施の形態に係るスイッチ素子１００では、第１ＴＦＥＴ１０１（ｐ−ＴＦＥＴ）および第２ＴＦＥＴ１０２（ｎ−ＴＦＥＴ）は、実質的に同一の構成を有する。したがって、本実施の形態に係るスイッチ素子１００は、ＴＦＥＴを含む相補型スイッチ素子でありながらも容易に集積化されうる。
【００３５】
［実施の形態２］
実施の形態２では、ｎ型に高ドープされたIV族半導体基板の表面から垂直方向にIII−Ｖ族化合物半導体ナノワイヤが延在している、本発明に係る相補型スイッチ素子の例を示す。
【００３６】
（相補型スイッチ素子の構成）
図７は、実施の形態２に係る相補型スイッチ素子２００の構成を示す断面図である。実施の形態１のＴＦＥＴと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【００３７】
図７に示されるように、実施の形態２のスイッチ素子２００は、少なくとも１つの第１トンネル電界効果トランジスタ（第１ＴＦＥＴ）２０１および少なくとも１つの第２トンネル電界効果トランジスタ（第２ＴＦＥＴ）２０２を有する。
【００３８】
第１ＴＦＥＴ２０１は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）であり、第２ＴＦＥＴ２０２は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）である。第１ＴＦＥＴ２０１および第２ＴＦＥＴ２０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ２０１と第２ＴＦＥＴ２０２とでは、ソース電極（図７において「Ｓ」で示す）とドレイン電極（図７において「Ｄ」で示す）との位置関係が逆である。
【００３９】
第１ＴＦＥＴ２０１は、IV族半導体基板２１１、絶縁膜１１２、III−Ｖ族化合物半導体ナノワイヤ２１３、ゲート誘電体膜１１４、絶縁保護膜１１５、第１電極（ドレイン電極）１１６、第２電極（ソース電極）１１７およびゲート電極１１８を有する。III−Ｖ族化合物半導体ナノワイヤ２１３は、ドープされていない第１領域２１３ａおよびｐ型に高ドープされた第２領域２１３ｂからなる。第１ＴＦＥＴ２０１では、第１電極１１６はドレイン電極であり、第２電極１１７はソース電極である。第１ＴＦＥＴ２０１では、IV族半導体基板２１１の（１１１）面とIII−Ｖ族化合物半導体ナノワイヤ２１３との接合界面においてトンネル現象が生じる。
【００４０】
第２ＴＦＥＴ２０２は、IV族半導体基板２１１、絶縁膜１１２、III−Ｖ族化合物半導体ナノワイヤ２２３、ゲート誘電体膜１２４、絶縁保護膜１２５、第１電極（ソース電極）１２６、第２電極（ドレイン電極）１２７およびゲート電極１２８を有する。III−Ｖ族化合物半導体ナノワイヤ２２３は、ドープされていない第１領域２２３ａおよびｐ型に高ドープされた第２領域２２３ｂからなる。第２ＴＦＥＴ２０２では、第１電極１２６はソース電極であり、第２電極１２７はドレイン電極である。第２ＴＦＥＴ２０２では、IV族半導体基板２１１の（１１１）面とIII−Ｖ族化合物半導体ナノワイヤ２２３との接合界面においてトンネル現象が生じる。
【００４１】
IV族半導体基板２１１は、シリコンやゲルマニウムなどのIV族半導体からなり、その上面が（１１１）面である基板である。IV族半導体基板２１１は、例えばシリコン（１１１）基板である。本実施の形態では、IV族半導体基板２１１は、ｎ型に高ドープされている。IV族半導体基板２１１の全体がドープされていてもよいし、IV族半導体基板２１１の一部のみがドープされていてもよい。
【００４２】
なお、第１ＴＦＥＴ２０１を構成するIV族半導体基板２１１と、第２ＴＦＥＴ２０２を構成するIV族半導体基板２１１とは、電気的または空間的に分離されている。たとえば、第１ＴＦＥＴ２０１を構成するIV族半導体基板２１１と、第２ＴＦＥＴ２０２を構成するIV族半導体基板２１１との間に、IV族半導体基板２１１と異なる伝導形の構造を配置することで、第１ＴＦＥＴ２０１を構成するIV族半導体基板２１１と、第２ＴＦＥＴ２０２を構成するIV族半導体基板２１１とを電気的に分離してもよい。また、ＢＯＸ層の上に互いに非接触となるように形成された２つのシリコン細線構造をそれぞれ第１ＴＦＥＴ２０１を構成するIV族半導体基板２１１と、第２ＴＦＥＴ２０２を構成するIV族半導体基板２１１とすることで、第１ＴＦＥＴ２０１を構成するIV族半導体基板２１１と、第２ＴＦＥＴ２０２を構成するIV族半導体基板２１１とを空間的に分離してもよい。
【００４３】
III−Ｖ族化合物半導体ナノワイヤ２１３，２２３は、III−Ｖ族化合物半導体からなる、直径２〜１００ｎｍ、長さ５０ｎｍ〜１０μｍの構造体である。III−Ｖ族化合物半導体ナノワイヤ２１３，２２３は、IV族半導体基板２１１の（１１１）面上に、その長軸が（１１１）面に垂直になるように配置されている。III−Ｖ族化合物半導体は、２つの元素からなる半導体、３つの元素からなる半導体、４つの元素からなる半導体、それ以上の元素からなる半導体のいずれでもよい。
【００４４】
III−Ｖ族化合物半導体ナノワイヤ２１３，２２３は、ドープされていない第１領域２１３ａ，２２３ａ（真性半導体）およびｐ型に高ドープされた第２領域２１３ｂ，２２３ｂ（ｐ型半導体）からなる。第１領域２１３ａ，２２３ａは、IV族半導体基板２１１の（１１１）面に接続されている。第２領域２１３ｂ，２２３ｂは、第２電極１１７，１２７に接続されている。III−Ｖ族化合物半導体ナノワイヤ２１３，２２３の第１領域２１３ａ，２２３ａおよびIV族半導体基板２１１の（１１１）面は、基本的に無転位かつ無欠陥の接合界面を形成する。
【００４５】
第１ＴＦＥＴ２０１および第２ＴＦＥＴ２０２では、IV族半導体基板２１１の（１１１）面とIII−Ｖ族化合物半導体ナノワイヤ２１３，２２３の第１領域２１３ａ，２２３ａとの接合界面がトンネル層として機能する。前述のとおり、第１ＴＦＥＴ２０１および第２ＴＦＥＴ２０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ２０１と第２ＴＦＥＴ２０２とでは、ソース電極（図７において「Ｓ」で示す）とドレイン電極（図７において「Ｄ」で示す）との位置関係が逆である。本発明者は、このように電極の位置を入れ替えるだけで、図８に示されるように、第１ＴＦＥＴ２０１は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）として動作し、第２ＴＦＥＴ２０２は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）として動作することを見出した。したがって、１または２以上の第１ＴＦＥＴ２０１と、１または２以上の第２ＴＦＥＴ２０２とを適切に接続することで、各種相補型スイッチ素子として機能させることができる。
【００４６】
（相補型スイッチ素子の製造方法）
本実施の形態に係るスイッチ素子２００の製造方法は、特に限定されない。実施の形態２のスイッチ素子２００は、実施の形態１のスイッチ素子１００と同様の手順で作製することができる。
【００４７】
（効果）
本実施の形態に係るスイッチ素子２００では、第１ＴＦＥＴ２０１（ｎ−ＴＦＥＴ）および第２ＴＦＥＴ２０２（ｐ−ＴＦＥＴ）は、実質的に同一の構成を有する。したがって、本実施の形態に係るスイッチ素子２００は、ＴＦＥＴを含む相補型スイッチ素子でありながらも容易に集積化されうる。
【００４８】
［実施の形態３］
実施の形態３では、ｐ型に低ドープされたIV族半導体基板の表面から斜めの方向にIII−Ｖ族化合物半導体ナノワイヤが延在している、本発明に係る相補型スイッチ素子の例を示す。
【００４９】
（相補型スイッチ素子の構成）
図９は、実施の形態３に係る相補型スイッチ素子３００の構成を示す断面図である。図９に示されるように、実施の形態３のスイッチ素子３００は、少なくとも１つの第１トンネル電界効果トランジスタ（第１ＴＦＥＴ）３０１および少なくとも１つの第２トンネル電界効果トランジスタ（第２ＴＦＥＴ）３０２を有する。
【００５０】
第１ＴＦＥＴ３０１は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）であり、第２ＴＦＥＴ３０２は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）である。第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ３０１と第２ＴＦＥＴ３０２とでは、ソース電極（図９において「Ｓ」で示す）とドレイン電極（図９において「Ｄ」で示す）との位置関係が逆である。
【００５１】
第１ＴＦＥＴ３０１は、IV族半導体基板３１１、III−Ｖ族化合物半導体ナノワイヤ３１２、絶縁膜（ゲート誘電体膜）３１３、第１電極（ソース電極）３１４、第２電極（ドレイン電極）３１５およびゲート電極３１６を有する。絶縁膜３１３の一部の領域は、ゲート誘電体膜としても機能する。IV族半導体基板３１１は、ドープされていない第１領域３１１ａおよびｎ型に高ドープされた第２領域３１１ｂを含む。第１ＴＦＥＴ３０１では、第１電極３１４はソース電極であり、第２電極３１５はドレイン電極である。第１ＴＦＥＴ３０１では、IV族半導体基板３１１の（１１１）面３１１ｃとIII−Ｖ族化合物半導体ナノワイヤ３１２との接合界面においてトンネル現象が生じる。
【００５２】
第２ＴＦＥＴ３０２は、IV族半導体基板３１１、III−Ｖ族化合物半導体ナノワイヤ３２２、絶縁膜（ゲート誘電体膜）３２３、第１電極（ドレイン電極）３２４、第２電極（ソース電極）３２５およびゲート電極３２６を有する。絶縁膜３２３の一部の領域は、ゲート誘電体膜としても機能する。IV族半導体基板３１１は、ドープされていない第１領域３２１ａおよびｎ型に高ドープされた第２領域３２１ｂを含む。第２ＴＦＥＴ３０２では、第１電極３２４はドレイン電極であり、第２電極３２５はソース電極である。第２ＴＦＥＴ３０２では、IV族半導体基板３１１の（１１１）面３２１ｃとIII−Ｖ族化合物半導体ナノワイヤ３２２との接合界面においてトンネル現象が生じる。
【００５３】
IV族半導体基板３１１は、シリコンやゲルマニウムなどのIV族半導体からなり、その上面が（１００）面である基板である。IV族半導体基板３１１は、例えばシリコン（１００）基板である。本実施の形態では、IV族半導体基板３１１は、ｐ型に低ドープされている。第１ＴＦＥＴ３０１では、IV族半導体基板３１１の２つの面のうちIII−Ｖ族化合物半導体ナノワイヤ３１２が配置されている面には、ドープされていない第１領域３１１ａ（真性半導体）およびｎ型に高ドープされた第２領域３１１ｂ（ｎ型半導体）が互いに隣接するように形成されている。第１領域３１１ａは、（１００）面だけでなく（１１１）面３１１ｃも有する。同様に、第２ＴＦＥＴ３０２でも、IV族半導体基板３１１の２つの面のうちIII−Ｖ族化合物半導体ナノワイヤ３２２が配置されている面には、ドープされていない第１領域３２１ａ（真性半導体）およびｎ型に高ドープされた第２領域３２１ｂ（ｎ型半導体）が互いに隣接するように形成されている。第１領域３２１ａは、（１００）面だけでなく（１１１）面３２１ｃも有する。
【００５４】
III−Ｖ族化合物半導体ナノワイヤ３１２，３２２は、III−Ｖ族化合物半導体からなる、直径２〜１００ｎｍ、長さ５０ｎｍ〜１０μｍの構造体である。III−Ｖ族化合物半導体ナノワイヤ３１２，３２２は、IV族半導体基板３１１の（１１１）面３１１ｃ，３２１ｃ上に、その長軸が（１１１）面３１１ｃ，３２１ｃに垂直になるように配置されている。III−Ｖ族化合物半導体は、２つの元素からなる半導体、３つの元素からなる半導体、４つの元素からなる半導体、それ以上の元素からなる半導体のいずれでもよい。２つの元素からなるIII−Ｖ族化合物半導体の例には、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、ＧａＮ、ＩｎＳｂ、ＧａＳｂおよびＡｌＳｂが含まれる。３つの元素からなるIII−Ｖ族化合物半導体の例には、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮＡｓ、ＩｎＡｓＳｂ、ＧａＡｓＳｂ、ＩｎＧａＳｂおよびＡｌＩｎＳｂが含まれる。４つ以上の元素からなるIII−Ｖ族化合物半導体の例には、ＩｎＧａＡｌＮ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＰ、ＧａＩｎＡｓＮ、ＩｎＧａＡｌＳｂ、ＩｎＧａＡｓＳｂおよびＡｌＩｎＧａＰＳｂが含まれる。
【００５５】
III−Ｖ族化合物半導体ナノワイヤ３１２，３２２は、ドープされていないか、またはｐ型に低ドープされている。本実施の形態では、III−Ｖ族化合物半導体ナノワイヤ３１２，３２２は、ｐ型に低ドープされている。III−Ｖ族化合物半導体ナノワイヤ３１２，３２２およびIV族半導体基板３１１の（１１１）面３１１ｃ，３２１ｃは、基本的に無転位かつ無欠陥の接合界面を形成する。
【００５６】
絶縁膜３１３，３２３は、IV族半導体基板３１１の第１領域３１１ａ，３２１ａの表面（（１００）面）の全部および第２領域３１１ｂ，３２１ｂの表面（（１００）面）の一部を少なくとも被覆する絶縁性の膜である。前述の通り、絶縁膜３１３，３２３の一部の領域は、ゲート誘電体膜として機能する。本実施の形態では、絶縁膜３１３，３２３は、第１領域３１１ａ，３２１ａの表面の全部、第２領域３１１ｂ，３２１ｂの表面の一部、およびIV族半導体基板３１１の第１電極３１４，３２４の下に位置する部分を被覆している。絶縁膜３１３，３２３は、例えばハフニウムアルミネート（ＨｆＡｌＯｘ）膜などの高誘電体膜である。
【００５７】
第１電極３１４，３２４は、IV族半導体基板３１１上に絶縁膜３１３，３２３を介して配置されており、III−Ｖ族化合物半導体ナノワイヤ３１２，３２２（ｐ型半導体）に接続されている。第１電極３１４，３２４は、例えばＴｉ／Ａｕ合金膜である。第１ＴＦＥＴ３０１では、第１電極３１４はソース電極として機能する。一方、第２ＴＦＥＴ３０２では、第１電極３２４はドレイン電極として機能する。
【００５８】
第２電極３１５，３２５は、IV族半導体基板３１１の第２領域３１１ｂ，３２１ｂ上に配置されており、第２領域３１１ｂ，３２１ｂ（ｎ型半導体）に接続されている。第２電極３１５，３２５は、例えばＴｉ／Ａｕ合金膜またはＧｅ／Ａｕ／Ｎｉ／Ａｕ合金膜である。第１ＴＦＥＴ３０１では、第２電極３１５はドレイン電極として機能する。一方、第２ＴＦＥＴ３０２では、第２電極３２５はソース電極として機能する。
【００５９】
ゲート電極３１６，３２６は、IV族半導体基板３１１の第１領域３１１ａ，３２１ａとIII−Ｖ族化合物半導体ナノワイヤ３１２，３２２との接合界面に電界を作用させることができるように配置されている。本実施の形態では、ゲート電極３１６，３２６は、第１領域３１１ａ，３２１ａ上の絶縁膜（ゲート誘電体膜）３１３，３２３上に配置されている。ゲート電極３１６，３２６は、例えばＴｉ／Ａｕ合金膜である。
【００６０】
第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２では、IV族半導体基板３１１の（１１１）面３１１ｃ，３２１ｃとIII−Ｖ族化合物半導体ナノワイヤ３１２，３２２との接合界面がトンネル層として機能する。前述のとおり、第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ３０１と第２ＴＦＥＴ３０２とでは、ソース電極（図９において「Ｓ」で示す）とドレイン電極（図９において「Ｄ」で示す）との位置関係が逆である。本発明者は、このように電極の位置を入れ替えるだけで、図１０に示されるように、第１ＴＦＥＴ３０１は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）として動作し、第２ＴＦＥＴ３０２は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）として動作することを見出した。図１１は、第１ＴＦＥＴ３０１（ｎ−ＴＦＥＴ）および第２ＴＦＥＴ３０２（ｐ−ＴＦＥＴ）の電気特性を示すグラフである。このグラフに示されるように、第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２のサブ閾値は、いずれも最小５０ｍＶ／桁であった。
【００６１】
本実施の形態に係るスイッチ素子３００では、１または２以上の第１ＴＦＥＴ３０１と、１または２以上の第２ＴＦＥＴ３０２とを適切に接続することで、各種相補型スイッチ素子として機能させることができる。図１２Ａは、相補型スイッチ素子３００を用いて構成されたインバータの例を示す斜視図であり、図１２Ｂは、図１２Ａに示されるインバータの回路図である。図１２Ａでは、ＢＯＸ層の上にフィン型の第１ＴＦＥＴ３０１およびフィン型の第２ＴＦＥＴ３０２を形成することで相補型スイッチ素子３００を形成した例を示しており、IV族半導体基板３１１の一部を省略している。図１３は、フィン型の第１ＴＦＥＴ３０１（ｎ−ＴＦＥＴ）およびフィン型の第２ＴＦＥＴ３０２（ｐ−ＴＦＥＴ）の電気特性を示すグラフである。このグラフに示されるように、第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２のサブ閾値は、いずれも４０ｍＶ／桁以下であった。
【００６２】
（相補型スイッチ素子の製造方法）
本実施の形態に係るスイッチ素子３００の製造方法は、特に限定されない。第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２は、例えば国際公開第２０１１／０４００１２号に記載の方法で製造されうる。
【００６３】
図１４Ａ〜Ｄは、スイッチ素子３００の製造方法の一例を示す模式図である。第１ＴＦＥＴ３０１および第２ＴＦＥＴ３０２は、同じ手順で同時に作製されるため、図１４Ａ〜Ｄでは、第１ＴＦＥＴ３０１についてのみ示している。以下、図１４Ａ〜Ｄを参照してスイッチ素子３００の製造方法について説明する。
【００６４】
まず、図１４Ａに示されるように、IV族半導体基板３１１を準備する。このIV族半導体基板３１１には、ドープされていない第１領域３１１ａおよびｎ型に高ドープされた第２領域３１１ｂが形成されている。次いで、図１４Ｂに示されるように、IV族半導体基板３１１の第１領域３１１ａに対して異方性エッチングを行い、（１１１）面３１１ｃを露出させる。また、IV族半導体基板３１１の表面に熱酸化法などにより絶縁膜３１３を形成する。この絶縁膜３１３には、IV族半導体基板３１１の第１領域３１１ａの（１１１）面３１１ｃが露出するように開口部が形成されている。次いで、図１４Ｃに示されるように、ＭＯＶＰＥ法により、第１領域３１１ａの（１１１）面３１１ｃから開口部を通してIII−Ｖ族化合物半導体ナノワイヤ３１２を成長させる。このとき、III−Ｖ族化合物半導体ナノワイヤ３１２を成長させる前に、交互原料供給変調法により第１領域３１１ａの（１１１）面３１１ｃにIII−Ｖ族化合物半導体の薄膜を形成することが好ましい（国際公開第２０１１／０４００１２号参照）。最後に、図１４Ｄに示されるように、第１電極３１４、第２電極３１５およびゲート電極３１６を形成する。
【００６５】
（効果）
本実施の形態に係るスイッチ素子３００では、第１ＴＦＥＴ３０１（ｎ−ＴＦＥＴ）および第２ＴＦＥＴ３０２（ｐ−ＴＦＥＴ）は、実質的に同一の構成を有する。したがって、本実施の形態に係るスイッチ素子３００は、ＴＦＥＴを含む相補型スイッチ素子でありながらも容易に集積化されうる。
【００６６】
［実施の形態４］
実施の形態４では、ｎ型に低ドープされたIV族半導体基板の表面から斜めの方向にIII−Ｖ族化合物半導体ナノワイヤが延在している、本発明に係る相補型スイッチ素子の例を示す。
【００６７】
（相補型スイッチ素子の構成）
図１５は、実施の形態４に係る相補型スイッチ素子４００の構成を示す断面図である。実施の形態３のＴＦＥＴと同じ構成要素については同一の符号を付し、重複箇所の説明を省略する。
【００６８】
図１５に示されるように、実施の形態４のスイッチ素子４００は、少なくとも１つの第１トンネル電界効果トランジスタ（第１ＴＦＥＴ）４０１および少なくとも１つの第２トンネル電界効果トランジスタ（第２ＴＦＥＴ）４０２を有する。
【００６９】
第１ＴＦＥＴ４０１は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）であり、第２ＴＦＥＴ４０２は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）である。第１ＴＦＥＴ４０１および第２ＴＦＥＴ４０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ４０１と第２ＴＦＥＴ４０２とでは、ソース電極（図１５において「Ｓ」で示す）とドレイン電極（図１５において「Ｄ」で示す）との位置関係が逆である。
【００７０】
第１ＴＦＥＴ４０１は、IV族半導体基板４１１、III−Ｖ族化合物半導体ナノワイヤ４１２、絶縁膜（ゲート誘電体膜）３１３、第１電極（ソース電極）３１４、第２電極（ドレイン電極）３１５およびゲート電極３１６を有する。絶縁膜３１３の一部の領域は、ゲート誘電体膜としても機能する。IV族半導体基板４１１は、ドープされていない第１領域４１１ａおよびｐ型に高ドープされた第２領域４１１ｂを含む。第１ＴＦＥＴ４０１では、第１電極３１４はソース電極であり、第２電極３１５はドレイン電極である。第１ＴＦＥＴ４０１では、IV族半導体基板４１１の（１１１）面４１１ｃとIII−Ｖ族化合物半導体ナノワイヤ４１２との接合界面においてトンネル現象が生じる。
【００７１】
第２ＴＦＥＴ４０２は、IV族半導体基板４１１、III−Ｖ族化合物半導体ナノワイヤ４２２、絶縁膜（ゲート誘電体膜）３２３、第１電極（ドレイン電極）３２４、第２電極（ソース電極）３２５およびゲート電極３２６を有する。絶縁膜３２３の一部の領域は、ゲート誘電体膜としても機能する。IV族半導体基板４１１は、ドープされていない第１領域４２１ａおよびｐ型に高ドープされた第２領域４２１ｂを含む。第２ＴＦＥＴ４０２では、第１電極３２４はドレイン電極であり、第２電極３２５はソース電極である。第２ＴＦＥＴ４０２では、IV族半導体基板４１１の（１１１）面４２１ｃとIII−Ｖ族化合物半導体ナノワイヤ４２２との接合界面においてトンネル現象が生じる。
【００７２】
IV族半導体基板４１１は、シリコンやゲルマニウムなどのIV族半導体からなり、その上面が（１００）面である基板である。IV族半導体基板４１１は、例えばシリコン（１００）基板である。本実施の形態では、IV族半導体基板４１１は、ｎ型に低ドープされている。第１ＴＦＥＴ４０１では、IV族半導体基板４１１の２つの面のうちIII−Ｖ族化合物半導体ナノワイヤ４１２が配置されている面には、ドープされていない第１領域４１１ａ（真性半導体）およびｐ型に高ドープされた第２領域４１１ｂ（ｐ型半導体）が互いに隣接するように形成されている。第１領域４１１ａは、（１００）面だけでなく（１１１）面４１１ｃも有する。同様に、第２ＴＦＥＴ４０２でも、IV族半導体基板４１１の２つの面のうちIII−Ｖ族化合物半導体ナノワイヤ４２２が配置されている面には、ドープされていない第１領域４２１ａ（真性半導体）およびｐ型に高ドープされた第２領域４２１ｂ（ｎ型半導体）が互いに隣接するように形成されている。第１領域４２１ａは、（１００）面だけでなく（１１１）面４２１ｃも有する。
【００７３】
III−Ｖ族化合物半導体ナノワイヤ４１２，４２２は、III−Ｖ族化合物半導体からなる、直径２〜１００ｎｍ、長さ５０ｎｍ〜１０μｍの構造体である。III−Ｖ族化合物半導体ナノワイヤ４１２，４２２は、IV族半導体基板４１１の（１１１）面４１１ｃ，４２１ｃ上に、その長軸が（１１１）面４１１ｃ，４２１ｃに垂直になるように配置されている。III−Ｖ族化合物半導体は、２つの元素からなる半導体、３つの元素からなる半導体、４つの元素からなる半導体、それ以上の元素からなる半導体のいずれでもよい。
【００７４】
III−Ｖ族化合物半導体ナノワイヤ４１２，４２２は、ドープされていないか、ｎ型に低ドープされている。本実施の形態では、III−Ｖ族化合物半導体ナノワイヤ４１２，４２２は、ｐ型に低ドープされている。III−Ｖ族化合物半導体ナノワイヤ４１２，４２２およびIV族半導体基板４１１の（１１１）面４１１ｃ，４２１ｃは、基本的に無転位かつ無欠陥の接合界面を形成する。
【００７５】
第１ＴＦＥＴ４０１および第２ＴＦＥＴ４０２では、IV族半導体基板４１１の（１１１）面４１１ｃ，４２１ｃとIII−Ｖ族化合物半導体ナノワイヤ４１２，４２２との接合界面がトンネル層として機能する。前述のとおり、第１ＴＦＥＴ４０１および第２ＴＦＥＴ４０２は、実質的に同一の構成を有するが、第１ＴＦＥＴ４０１と第２ＴＦＥＴ４０２とでは、ソース電極（図１５において「Ｓ」で示す）とドレイン電極（図１５において「Ｄ」で示す）との位置関係が逆である。本発明者は、このように電極の位置を入れ替えるだけで、図１６に示されるように、第１ＴＦＥＴ４０１は、ｐ型のチャネルを有するＴＦＥＴ（ｐ−ＴＦＥＴ）として動作し、第２ＴＦＥＴ４０２は、ｎ型のチャネルを有するＴＦＥＴ（ｎ−ＴＦＥＴ）として動作することを見出した。したがって、１または２以上の第１ＴＦＥＴ４０１と、１または２以上の第２ＴＦＥＴ４０２とを適切に接続することで、各種相補型スイッチ素子として機能させることができる。
【００７６】
（相補型スイッチ素子の製造方法）
本実施の形態に係るスイッチ素子４００の製造方法は、特に限定されない。実施の形態４のスイッチ素子４００は、実施の形態３のスイッチ素子３００と同様の手順で作製することができる。
【００７７】
（効果）
本実施の形態に係るスイッチ素子４００では、第１ＴＦＥＴ４０１（ｐ−ＴＦＥＴ）および第２ＴＦＥＴ４０２（ｎ−ＴＦＥＴ）は、実質的に同一の構成を有する。したがって、本実施の形態に係るスイッチ素子４００は、ＴＦＥＴを含む相補型スイッチ素子でありながらも容易に集積化されうる。
【００７８】
なお、本実施の形態では、１つのチャネルに対して１つのゲート電極が配置されているシングルゲート型のＴＦＥＴを有するスイッチ素子について説明したが、それぞれのＴＦＥＴは、１つのチャネルに対して複数のゲート電極が配置されているマルチゲート型のＴＦＥＴを有していてもよい。
【００７９】
本出願は、２０１８年１２月２８日出願の特願２０１８−２４７２２８に基づく優先権を主張する。当該出願明細書および図面に記載された内容は、すべて本願明細書に援用される。
【産業上の利用可能性】
【００８０】
本発明の相補型スイッチ素子は、例えば半導体マイクロプロセッサおよび高集積回路に形成されるスイッチ素子として有用である。
【符号の説明】
【００８１】
１００，２００  相補型スイッチ素子
１０１，２０１  第１トンネル電界効果トランジスタ（第１ＴＦＥＴ）
１０２，２０２  第２トンネル電界効果トランジスタ（第２ＴＦＥＴ）
１１１，２１１  IV族半導体基板
１１２  絶縁膜
１１３，１２３，２１３，２２３  III−Ｖ族化合物半導体ナノワイヤ
１１３ａ，１２３ａ，２１３ａ，２２３ａ  第１領域
１１３ｂ，１２３ｂ，２１３ｂ，２２３ｂ  第２領域
１１４，１２４  ゲート誘電体膜
１１５，１２５  絶縁保護膜
１１６，１２６  第１電極
１１７，１２７  第２電極
１１８，１２８  ゲート電極
３００，４００  相補型スイッチ素子
３０１，４０１  第１トンネル電界効果トランジスタ（第１ＴＦＥＴ）
３０２，４０２  第２トンネル電界効果トランジスタ（第２ＴＦＥＴ）
３１１，４１１  IV族半導体基板
３１１ａ，３２１ａ，４１１ａ，４２１ａ  第１領域
３１１ｂ，３２１ｂ，４１１ｂ，４２１ｂ  第２領域
３１１ｃ，３２１ｃ，４１１ｃ，４２１ｃ  （１１１）面
３１２，３２２，４１２，４２２  III−Ｖ族化合物半導体ナノワイヤ
３１３，３２３  絶縁膜（ゲート誘電体膜）
３１４，３２４  第１電極
３１５，３２５  第２電極
３１６，３２６  ゲート電極
【図１】
2020138168.tif 000003
【図２】
2020138168.tif 000004
【図３】
2020138168.tif 000005
【図４】
2020138168.tif 000006
【図５】
2020138168.tif 000007
【図６】
2020138168.tif 000008
【図７】
2020138168.tif 000009
【図８】
2020138168.tif 000010
【図９】
2020138168.tif 000011
【図１０】
2020138168.tif 000012
【図１１】
2020138168.tif 000013
【図１２】
2020138168.tif 000014
【図１３】
2020138168.tif 000015
【図１４】
2020138168.tif 000016
【図１５】
2020138168.tif 000017
【図１６】
2020138168.tif 000018
【国際調査報告】
2020138168.tif 000019
2020138168.tif 000020
2020138168.tif 000021
2020138168.tif 000022
2020138168.tif 000023