(57)【要約】特性の変動、素子の劣化、形状異常または絶縁破壊に繋がる帯電現象を抑制する半導体装置を提供する。同一平面上に第１の領域と、第２の領域と、を有する半導体装置であって、第１の領域は、トランジスタを有し、第２の領域は、ダミートランジスタを有し、トランジスタは、第１の配線層と、第１の配線層の上方に配置された酸化物を含む半導体層と、半導体層の上方に配置された第２の配線層と、第２の配線層の上方に配置された第３の配線層と、を有し、ダミートランジスタは、第１の配線層、第２の配線層、半導体層、及び第３の配線層の中から選ばれた一または複数と同じ面積を有する。
2019171198.tif 000002
【特許請求の範囲】
【請求項１】
同一平面上に第１の領域と、第２の領域と、を有し、
前記第１の領域は、トランジスタを有し、
前記第２の領域は、ダミートランジスタを有し、
前記トランジスタは、第１の配線層と、前記第１の配線層の上方に配置された酸化物を含む半導体層と、前記半導体層の上方に配置された第２の配線層と、前記第２の配線層の上方に配置された第３の配線層と、を有し、
前記ダミートランジスタは、前記第１の配線層、前記第２の配線層、前記半導体層、及び前記第３の配線層の中から選ばれた一または複数と同じ面積を有する半導体装置。
【請求項２】
基板上に第１の領域と第２の領域と、を有し、
前記第１の領域は、複数の第１のトランジスタ、およびダミートランジスタを有し、
前記第２の領域は、複数の第２のトランジスタを有し、
前記第１の領域における前記複数の第１のトランジスタと前記ダミートランジスタを合わせたパターン密度は、前記第２の領域における前記複数の第２のトランジスタのパターン密度と、等しい半導体装置。
【請求項３】
請求項２において、
前記第１のトランジスタと、前記第２のトランジスタは、同じ構造であり、
前記第１のトランジスタが有する構造体は、前記ダミートランジスタが有する構造体と、同材料からなり、かつ同層に配置される半導体装置。
【請求項４】
請求項２または請求項３において、
前記第１のトランジスタは、第１の酸化物と、第１の導電体と、を有し、
前記ダミートランジスタは、第２の酸化物を有し、
前記第１のトランジスタと前記ダミートランジスタは、隣接して配置され、かつ、前記第１の導電体は、前記第１の酸化物、および前記第２の酸化物と重畳する領域を有する半導体装置。
【請求項５】
請求項４において、
前記第１の導電体は、前記第１の酸化物、および前記第２の酸化物と接する半導体装置。
【請求項６】
請求項２または請求項３において、
前記第１のトランジスタは、第１の酸化物を有し、
前記第１の酸化物は、高抵抗領域と、低抵抗領域と、を有し、
前記ダミートランジスタは、低抵抗化されている第２の酸化物を有する半導体装置。
【請求項７】
請求項４乃至請求項６のいずれか一において、
前記第１の酸化物、または前記第２の酸化物は、それぞれＩｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明の一態様は、半導体材料、ならびに半導体装置に関する。【０００２】  なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。【０００３】  なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００４】  トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ）に関する研究が盛んに行われている。【０００５】  ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。【０００６】  さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照）。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ  ４３，ｉｓｓｕｅ  １，ｐ．１８３−１８６
【非特許文献２】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ  ５３，Ｎｕｍｂｅｒ  ４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
【非特許文献３】Ｓ．Ｉｔｏ  ｅｔ  ａｌ．，“Ｔｈｅ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＭ−ＦＰＤ’１３  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１３，ｐ．１５１−１５４
【非特許文献４】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＥＣＳ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ”，２０１４，ｖｏｌｕｍｅ  ３，ｉｓｓｕｅ  ９，ｐ．Ｑ３０１２−Ｑ３０２２
【非特許文献５】Ｓ．Ｙａｍａｚａｋｉ，“ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４，ｖｏｌｕｍｅ  ６４，ｉｓｓｕｅ  １０，ｐ．１５５−１６４
【非特許文献６】Ｋ．Ｋａｔｏ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１２，ｖｏｌｕｍｅ  ５１，ｐ．０２１２０１−１−０２１２０１−７
【非特許文献７】Ｓ．Ｍａｔｓｕｄａ  ｅｔ  ａｌ．，“２０１５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１５，ｐ．Ｔ２１６−Ｔ２１７
【非特許文献８】Ｓ．Ａｍａｎｏ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１０，ｖｏｌｕｍｅ  ４１，ｉｓｓｕｅ  １，ｐ．６２６−６２９
【発明の概要】
【発明が解決しようとする課題】
【０００８】  本発明の一態様は、半導体装置が有する複数の素子において、電気特性や、形状のバラつきを抑制することを課題の一つとする。または、本発明の一態様は、半導体装置において、特性の変動、素子の劣化を抑制することを課題の一つとする。【０００９】  または、絶縁破壊に繋がる帯電現象を抑制することを課題の一つとする。微細化に伴って、ゲート絶縁膜等各種の絶縁膜の膜厚が減少しているため、異常帯電による絶縁破壊はより深刻な課題である。【００１０】  本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、酸化物半導体を用いたトランジスタの電気特性、および信頼性が、安定した半導体装置を提供することを課題の一つとする。【００１１】  本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。【００１２】  本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。【００１３】  なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】  本発明の一態様は、同一平面上に第１の領域と、第２の領域と、を有する半導体装置であって、第１の領域は、トランジスタを有し、第２の領域は、ダミートランジスタを有し、トランジスタは、第１の配線層と、第１の配線層の上方に配置された酸化物を含む半導体層と、半導体層の上方に配置された第２の配線層と、第２の配線層の上方に配置された第３の配線層と、を有し、ダミートランジスタは、第１の配線層、第２の配線層、半導体層、及び第３の配線層の中から選ばれた一または複数と同じ面積を有する。【００１５】  本発明の一態様は、基板上に第１の領域と第２の領域と、を有し、第１の領域は、複数の第１のトランジスタ、およびダミートランジスタを有し、第２の領域は、複数の第２のトランジスタを有し、第１の領域における第１のトランジスタとダミートランジスタを合わせたパターン密度は、第２の領域における第２のトランジスタのパターン密度と、等しい。【００１６】  上記において、第１のトランジスタと、第２のトランジスタは、同じ構造であり、第１のトランジスタが有する構造体は、ダミートランジスタが有する構造体と、同材料からなり、かつ同層に配置される。【００１７】  上記において、第１のトランジスタは、第１の酸化物と、第１の導電体と、を有し、ダミートランジスタは、第２の酸化物を有し、第１のトランジスタとダミートランジスタは、隣接して配置され、かつ、第１の導電体は、第１の酸化物、および第２の酸化物と重畳する領域を有する。【００１８】  上記において、第１の導電体は、第１の酸化物、および第２の酸化物と接する。【００１９】  上記において、第１のトランジスタは、第１の酸化物を有し、第１の酸化物は、高抵抗領域と、低抵抗領域と、を有し、ダミートランジスタは、第２の酸化物を有し、第２の酸化物は、低抵抗化されている。【００２０】  上記において、第１の酸化物、または第２の酸化物は、それぞれＩｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
【発明の効果】
【００２１】  本発明の一態様により、複数の素子において、電気特性や、形状のバラつきが抑制された半導体装置を提供することができる。本発明の一態様により、素子の劣化、または絶縁破壊が抑制された半導体装置を提供することができる。【００２２】  また、本発明の一態様により、酸化物半導体を用いたトランジスタの電気特性、および信頼性が、安定した半導体装置を提供することができる。また、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。【００２３】  本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。本発明の一態様により、設計自由度が高い半導体装置を提供することができる。【００２４】  本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様により、新規な半導体装置を提供することができる。【００２５】  なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の一態様に係る半導体装置の上面図、および断面図。
【図２】本発明の一態様に係る半導体装置の上面図、および断面図。
【図３】本発明の一態様に係る半導体装置の上面図、および断面図。
【図４】本発明の一態様に係る半導体装置の上面図、および断面図。
【図５】本発明の一態様に係る半導体装置の上面図、および断面図。
【図６】本発明の一態様に係る半導体装置の上面図、および断面図。
【図７】本発明の一態様に係る半導体装置の上面図、および断面図。
【図８】本発明の一態様に係る半導体装置の断面図。
【図９】本発明の一態様に係るトランジスタの構造例を説明する図。
【図１０】本発明の一態様に係るトランジスタの構造例を説明する図。
【図１１】本発明の一態様に係るトランジスタの構造例を説明する図。
【図１２】本発明の一態様に係るトランジスタの構造例を説明する図。
【図１３】本発明の一態様に係るトランジスタの構造例を説明する図。
【図１４】本発明の一態様に係るトランジスタの構造例を説明する図。
【図１５】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図１６】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図１７】本発明の一態様に係る半導体装置の模式図。
【図１８】本発明の一態様に係る記憶装置の模式図。
【図１９】表示装置の一例および画素の回路構成例を説明する図。
【図２０】画素の回路構成例を説明する図。
【図２１】駆動回路の構成例を説明する図。
【図２２】表示装置の一例を説明する図。
【図２３】表示装置の一例を説明する図。
【図２４】表示モジュールの一例を説明する図。
【図２５】本発明の一態様に係る電子機器を示す図。
【図２６】本実施例に係る半導体装置の構造を説明する図。
【図２７】本実施例に係る半導体装置の構造、および電気特性を説明する図。
【図２８】本実施例に係る半導体装置の構造、および電気特性を説明する図。
【図２９】本実施例に係る半導体装置の構造、および電気特性を説明する図。
【図３０】本実施例に係る半導体装置の電気特性を説明する図。
【発明を実施するための形態】
【００２７】  以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２８】  また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】  また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３０】  また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域を有しており、ドレインとチャネルが形成される領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。
【００３１】  また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３２】  また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００３３】  なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【００３４】  また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３５】  なお、本明細書において、バリア膜とは、水素などの不純物、または酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００３６】  また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源による電位の印加がない（０Ｖ）ときにオン状態であることをいう。例えば、トランジスタのノーマリーオンの特性とは、トランジスタのゲートに与える電圧（Ｖｇ）が０Ｖの際に、ドレインとソースとの間に電流（Ｉｄ）が流れる電気特性をさす場合がある。
【００３７】  本明細書等において、酸化物半導体は、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）の一種である。金属酸化物とは、金属元素を有する酸化物をいう。金属酸化物は、組成や形成方法によって絶縁性、半導体性、導電性を示す場合がある。半導体性を示す金属酸化物を、金属酸化物半導体または酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）と呼ぶ。また、絶縁性を示す金属酸化物を、金属酸化物絶縁体または酸化物絶縁体と呼ぶ。また、導電性を示す金属酸化物を、金属酸化物導電体または酸化物導電体と呼ぶ。即ち、トランジスタのチャネル形成領域などに用いる金属酸化物を、酸化物半導体と呼びかえることができる。
【００３８】（実施の形態１）
本実施の形態では、図１乃至図８を用いて、本発明の一態様である酸化物半導体を用いた素子を有する半導体装置について説明する。
【００３９】  上記酸化物半導体を用いた素子として、スイッチング素子（トランジスタなど）、容量素子、インダクタンス素子、記憶素子、表示素子（発光素子など）などがある。
【００４０】  また、酸化物半導体は、インジウムを含む金属酸化物を用いるとよい。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いることができる。また、酸化物半導体として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【００４１】  例えば、チャネルが形成される領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。
【００４２】  また、酸化物半導体を用いることで、様々な素子を積層して立体的に集積化することができる。つまり、酸化物半導体は、スパッタリング法などを用いて成膜できるため、基板の平面に回路を展開するだけでなく、垂直方向にも回路を展開した立体集積回路（３次元集積回路）とすることができる。
【００４３】  一方、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物（代表的には、水素、水など）及び酸素欠損によって、その電気特性が変動し、ノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。また、酸化物半導体中に、適量値を超えた過剰な酸素を有した状態で、該トランジスタを駆動した場合、過剰な酸素原子の価数が変化し、該トランジスタの電気特性が変動することで、信頼性が悪くなる場合がある。
【００４４】  従って、トランジスタに用いる酸化物半導体は、不純物、酸素欠損、および、化学量論的組成を満たす酸素よりも多くの酸素（以下、過剰酸素ともいう）がない、高純度真性な酸化物半導体を用いることが好ましい。
【００４５】  しかしながら、酸化物半導体を用いたトランジスタにおいて、トランジスタを構成する導電体、またはトランジスタと接続するプラグや配線に用いられる導電体に、酸化物半導体中の酸素が吸収され、酸化物半導体中に、酸素欠損を生じる場合がある。例えば、トランジスタを作成する際に、加熱処理を行う場合、当該加熱処理により、酸化物半導体中の酸素が、トランジスタを構成する導電体に吸収される場合がある。
【００４６】  また、トランジスタを作成する際のプロセスダメージにより、酸化物半導体中に酸素欠損が生じる場合がある。さらに、トランジスタを作成する際の加熱工程などにより、トランジスタを構成する導電体、またはトランジスタと接続するプラグや配線に用いられる導電体に、酸化物半導体中の酸素が吸収され、酸化物半導体中に酸素欠損を生じる場合がある。
【００４７】  従って、該トランジスタの酸化物半導体の近傍に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を含む構造体を設けることが好ましい。例えば、当該酸化物は、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。具体的には、該トランジスタの上下に位置する層間膜等に過剰酸素領域を設けるとよい。
【００４８】  上記構成により、酸化物半導体に生じた酸素欠損に、該過剰酸素領域を有する構造体の過剰酸素が拡散することで、該酸素欠損を補償することができる。一方で、上記過剰酸素領域を有する構造体の過剰酸素が、適量値を超えて拡散した場合、過剰に供給された酸素は、酸化物半導体の構造を変化させる場合がある。
【００４９】  ここで、半導体装置において、異なる機能を有する複数の回路を、同一基板上に配置する場合がある。ここで、回路を構成する必要な素子または配線の密度は、求める回路構成により異なる。具体的には、メモリセルや画素領域などに代表される規則正しく配列し高集積化した回路領域と、駆動回路や補正回路などの必要に応じてレイアウトが決定する回路領域とでは、素子および配線の配置（以下、回路領域におけるレイアウトともいう）に粗密の差が生じる。
【００５０】  例えば、図５を用いて説明する。図５（Ａ）は半導体装置の上面図である。図５（Ｂ）は、図５（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。なお、図５では、図の明瞭化のために一部の要素を省いて図示している。
【００５１】  図５（Ａ）に示すように、基板１０上には、領域１２と領域１１を有する。領域１２は、低密度で配置された素子１６を有する。一方、領域１１は、高密度で配置された複数の素子１６を有する。なお、図中の素子１６は、酸化物半導体を有する素子を簡略化したものである。
【００５２】  また、図５（Ｂ）に示すように、複数の素子１６の近傍には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を含む構造体１３を配置している。
【００５３】  ここで、構造体１３が、一様に過剰酸素領域を有する場合、領域１２に配置される素子１６と、領域１１に配置される複数の素子１６とでは、一つの素子１６に拡散する酸素量が異なる場合が生じる。例えば、領域１２における素子１６の特性を基準として、構造体１３の過剰酸素領域を設計する場合、領域１１における素子１６では、過剰酸素が不足する蓋然性が高い。一方で、領域１１における素子１６の特性を基準として、構造体１３の過剰酸素領域を設計する場合、領域１２における素子１６には、過剰酸素が適量値を超えて拡散する蓋然性が高くなる。このように、酸化物半導体を有する素子において、当該素子を異なる密度で配置する場合、過剰酸素領域を均一に制御することが困難であるといった課題がある。
【００５４】  上記課題を解決するには、領域１１と、領域１２とで、構造体１３を作り分けることが考えられる。しかしながら、構造体１３を作り分ける場合、工程数が増加、特に過剰酸素の拡散を促す加熱処理を伴う工程が増加することにより、プロセス設計が煩雑になる。さらに、工程数の増加に伴い、トランジスタを作成する際のプロセスダメージも増加し、酸化物半導体に酸素欠損が生じる場合がある。
【００５５】  また、素子の各構造は、各構造に適した材料を用いた膜の成膜、および当該膜に対し加工成形を、繰り返し行うことで、作製することができる。
【００５６】  上記膜は、例えば、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜する。
【００５７】  ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【００５８】  プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。一方、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、成膜時に生じるプラズマから電荷を受け取ることで、帯電現象（チャージング）が生じる場合がある（チャージング状態となることを、チャージアップするともいう）。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、または素子などが破壊される場合がある。
【００５９】  また、上記膜に対する加工成形の手法として、ドライエッチング、ウェットエッチング、および化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰともいう。）処理などがある。デバイスのサイズ縮小に伴い微細な加工を行うには、プラズマを用いたドライエッチングが一般的である。一方で、ドライエッチングにおいても、プラズマにより、チャージアップする場合がある。
【００６０】  例えば、配線を形成する工程では、配線を分断することで各配線が電気的に浮遊状態になりやすい。分断された後の各配線は、後の工程においても、チャージアップしてしまい、素子の静電破壊（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）を引き起こす原因になる。特に、トランジスタの各電極に、異なる電位が帯電すると、ゲート絶縁体が破壊される蓋然性が高い。
【００６１】  特に、垂直方向にも回路を展開した立体集積回路（３次元集積回路）において、膜の成膜、および当該膜に対する加工成形の工程数は、垂直方向の集積度を高くするほど、多くなる。つまり、チャージアップによる静電破壊が生じる蓋然性は、膜の成膜、および当該膜に対する加工成形の工程数と比例して高くなる傾向がある。
【００６２】  一方、上述の成膜工程、および上述の加工工程において、バラつきを抑制するために、基板上は均一にプラズマが分布されることが好ましい。基板上に一様なプラズマチャージが誘導されるのであれば、高密度に配置された素子レイアウトの領域における素子の一と、低密度に配置された素子レイアウトの領域における素子の一とでは、プラズマチャージ量が異なるといった課題が挙げられる。
【００６３】  具体的に、図７を用いて説明する。図７（Ａ）は半導体装置の上面図である。図７（Ｂ）、および図７（Ｃ）は、図７（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。なお、図７では、図の明瞭化のために一部の要素を省いて図示している。
【００６４】  図７（Ａ）に示すように、基板１０上には、領域１２と領域１１を有する。領域１２は、低密度で配置された素子１６を有する。一方、領域１１は、高密度で配置された複数の素子１６を有する。なお、図中の素子１６は、酸化物半導体を有する素子を簡略化したものである。
【００６５】  図７（Ｂ）は、基板１０上に、素子１６を構成する構造体となる膜１５を成膜し、マスク１７を用いて、当該膜１５を、ドライエッチング法により加工する工程を模式的に示している。また、図７（Ｃ）は、加工処理により、膜１５が分断された状態を模式的に示している。なお、膜１５を分断することで、複数の素子１６を形成するものとする。
【００６６】  図７（Ｂ）に示すように、プラズマ１９により加速されたイオンが、膜１５の表面をスパッタ除去することにより、選択的に膜１５の一部を除去する。例えば、膜１５が導電膜である場合、膜１５は、プラズマに曝されている間、一様の電位となる。
【００６７】  続いて、図７（Ｃ）に示すように、膜１５が分断され、複数の素子１６が形成される。ここで、基板上に一様なプラズマチャージが誘導された場合、領域１１は、一つあたりの素子１６のプラズマチャージ量が、領域１２と比較して少なくなる。つまり、領域１２に配置された素子１６は、チャージアップしてしまい、素子１６の静電破壊を引き起こす蓋然性が高くなる。
【００６８】  さらに、エッチング工程の途中で生じるチャージアップは、素子の形状異常やマイクロローディング現象などの原因となる場合がある。例えば、パターン幅が狭くなるほど、マスクの表面付近がチャージアップする蓋然性が高くなる。マスクの表面付近がチャージアップすると、帯電した電位に応じてマスクの表面付近に到達したイオンの速度が変化し、面内のエッチング速度がバラつくため、形状異常が生じる。
【００６９】  特に、堆積反応が伴う狭小な孔、または細い溝の加工では、堆積膜が生じ、加工速度が低下する。一方、広域の除去では、堆積膜が生じにくく、加工速度の低下は小さい。つまり、回路におけるレイアウトに粗密の差が大きいと、形状異常が生じる蓋然性が高くなる傾向がある。
【００７０】  マイクロローディング現象が生じた場合の具体例を、図８（Ａ）に示す。図８（Ａ）は、図７（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。また、図８（Ａ）は、基板１０上に、素子１６を構成する構造体となる膜１５を成膜し、マスク１７を用いて、当該膜１５を、ドライエッチング法により加工する工程を模式的に示している。
【００７１】  領域１１では、堆積反応が伴う細い溝の加工を行うため、堆積膜１４が生じ、堆積膜１４により、加工速度が低下する。一方、領域１２では、堆積膜１４が生じにくく、加工速度の低下は小さい。従って、領域１１と、領域１２では、素子の形状及び特性にばらつきが生じる。
【００７２】  そこで、本発明の一態様では、疎となる回路領域において、素子または配線の密度が、等しくなるように、ダミー素子（以下、犠牲素子ともいう）を設けることで、回路領域におけるレイアウトの粗密の差を小さくする。
【００７３】  回路領域におけるレイアウトの粗密を、各領域に配置された素子１個当たりに対する過剰酸素の拡散量の差が生じにくい程度に、小さくする、または回路領域におけるパターン密度を等しくする。当該構成により、複数の領域が、それぞれ有する素子へ拡散する過剰酸素の量を制御することができる。
【００７４】  または、回路領域におけるレイアウトの粗密を、加工異常や静電破壊が生じにくい程度に、小さくする、または回路領域におけるパターン密度を等しくすることで、素子のプラズマダメージの低減、静電破壊、および形状異常を抑制することができる。なお、本明細書において、ある値と他の値とが等しいと記載する場合、厳密に一致するとは限らない。技術的常識の範囲内で同程度、同等、または近似した値とする。
【００７５】  なお、本明細書において、パターン密度とは、任意の領域における形成された構造体の面積率とする。例えば、任意の領域に導電膜を全面に成膜した場合、パターン密度は１００パーセントとなる。一方、当該導電膜の一部を除去し、複数の導電体を形成した場合、当該導電体のパターン密度は、残存した導電体の面積を任意の領域の面積で割ることで求められる。
【００７６】  例えば、ある構造体について、基板全体の平均のパターン密度が４０パーセントである場合でも、基板のある領域ではパターン密度が７０パーセントであり、他の領域ではパターン密度が１０パーセントである場合がある。従って、パターン密度が１０パーセントの領域は疎の領域であるため、パターン密度がおおよそ７０パーセントとなるように、ダミー素子を形成するとよい。つまり、ダミー素子を配置しない場合において、基板全体の平均パターン密度をｄａｖｅパーセント、ｄａｖｅパーセントよりも密な領域のパターン密度をｄｈｉｇｈパーセント、ｄａｖｅパーセントよりも疎な領域のパターン密度をｄｌｏｗパーセント、とする。パターン密度がｄｌｏｗパーセントの領域に、ダミー素子を設けることで、ｄａｖｅパーセント以上、好ましくはｄｈｉｇｈパーセントとするとよい。
【００７７】  また、上記ダミー素子は、回路機能を有する素子と、同じ工程で作製する。従って、ダミー素子は、回路機能を有する素子と、同層に設けられる。ダミー素子を構成する構造体のうち少なくとも一つは、回路機能を有する素子を構成する構造体と、同じ材質の構造体である。
【００７８】  なお、ダミー素子は、回路機能を有する素子と、同じ構造を有していてもよい。また、ダミー素子は、回路機能を有する素子と同じ構造を、少なくとも一つ有していればよい。従って、ダミー素子を構成する構造体の数は、回路機能を有する素子を構成する構造体の数よりも、少ない場合がある。つまり、回路を構成する素子は、ダミー素子を構成する構造体の他に、導電体、絶縁体、または半導体などを有している場合がある。
【００７９】  回路機能を有する素子として、容量素子、インダクタンス素子、抵抗素子（スイッチング素子、発光素子、記憶素子など）などを用いることができる。
【００８０】  本発明の一態様を、図４を用いて説明する。図４（Ａ）は半導体装置の上面図である。図４（Ｂ）は、図４（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。なお、図４では、図の明瞭化のために一部の要素を省いて図示している。
【００８１】  図４（Ａ）に示すように、基板１０上には、領域１２と領域１１を有する。領域１２は、低密度で配置された素子１６、および複数のダミー素子１８を有する。なお、見やすさのため、ダミー素子１８を示す複数の構造体に、ハッチングした。一方、領域１１は、高密度で配置された複数の素子１６を有する。領域１２に、複数のダミー素子１８を配置することで、領域１２のパターン密度を、領域１１のパターン密度と、同等（以下、近似した値ともいう）にすることができる。
【００８２】  また、図４（Ｂ）に示すように、領域１１、および領域１２にわたって、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を含む構造体１３を配置する。
【００８３】  本構造により、構造体１３が、一様に過剰酸素領域を有する場合、領域１２に配置される素子１６と、領域１１に配置される複数の素子１６とでは、一つの素子１６に拡散する酸素量が、同等となる。従って、領域１２、および領域１１において、素子特性のばらつきが抑制され、信頼性が良好な素子１６を設けることができる。
【００８４】  また、ダミー素子１８を配置することで、トランジスタを作成する工程における熱履歴により、酸化物半導体中の不純物（代表的には、水素、水など）が、ダミー素子１８が有する導電体に吸収される場合がある。つまり、ダミー素子１８が、不純物を捕獲することにより、素子１６に不純物が拡散することを抑制できる。従って、素子１６の信頼性を向上させることができる。
【００８５】  さらに、本発明の一態様を、図６を用いて説明する。図６（Ａ）は半導体装置の上面図である。図６（Ｂ）、および図６（Ｃ）は、図６（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。なお、図６では、図の明瞭化のために一部の要素を省いて図示している。
【００８６】  図６（Ａ）に示すように、基板１０上には、領域１２と領域１１を有する。領域１２は、低密度で配置された素子１６、および複数のダミー素子１８を有する。なお、見やすさのため、ダミー素子１８を示す複数の構造体に、ハッチングした。一方、領域１１は、高密度で配置された複数の素子１６を有する。領域１２に、複数のダミー素子１８を配置することで、領域１２のパターン密度を、領域１１のパターン密度と、同等（以下、近似した値ともいう）にすることができる。
【００８７】  図６（Ｂ）は、基板１０上に、素子１６、およびダミー素子１８を構成する構造体となる膜１５を成膜し、マスク１７を用いて、当該膜１５を、ドライエッチング法により加工する工程を模式的に示している。また、図６（Ｃ）は、加工処理により、膜１５が分断された瞬間を模式的に示している。なお、膜１５を分断することで、複数の素子１６、および複数のダミー素子１８を形成するものとする。
【００８８】  図６（Ｂ）に示すように、プラズマ１９により加速されたイオンが、膜１５の表面をスパッタ除去することにより、選択的に膜１５の一部を除去する。
【００８９】  続いて、図６（Ｃ）に示すように、膜１５が分断され、複数の素子１６、および複数のダミー素子１８が形成される。ここで、例えば、複数の素子１６と、複数のダミー素子１８が同構造とし、基板上に一様なプラズマチャージが誘導された場合、領域１２と、領域１１とは、一つあたりの素子１６のプラズマチャージ量が同等となる。つまり、領域１２において、素子１６だけでなく、ダミー素子１８にもプラズマチャージが誘導されるため、一つあたりの素子１６のプラズマチャージ量が低減する。従って、領域１２における素子１６のプラズマダメージが低減、および静電破壊を抑制することができる。
【００９０】  さらに、図８（Ｂ）に示すように、マイクロローディング現象も抑制することができる。図８（Ｂ）は、図６（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。また、図８（Ｂ）は、基板１０上に、素子１６を構成する構造体となる膜１５を成膜し、マスク１７を用いて、当該膜１５を、ドライエッチング法により加工する工程を模式的に示している。なお、図中矢印は、加速されたイオンを示す。
【００９１】  領域１１、および領域１２では、堆積反応が伴う細い溝の加工を行うため、堆積膜１４が生じるが、領域１１、および領域１２で、同等の加工速度で、加工がおこなわれるため、素子の形状及び特性のばらつきを抑制することができる。
【００９２】＜半導体装置の構成例１＞
以下では、図１乃至図３を用いて、具体的な半導体装置の例について示す。なお、図１乃至図３は、図６に示す領域１２に相当する領域の一部を示す。従って、半導体装置は、図１乃至図３に示す領域１２の他に、高密度に素子が配置された領域１１を有する。領域１２は、トランジスタとして機能するトランジスタの他に、ダミートランジスタを含むことで、領域１１と同等の素子パターン密度を有する。
【００９３】  具体的には、図１（Ａ）、図１（Ｂ）、および図１（Ｃ）に示すように、半導体装置の領域１２において、高密度に素子が配置された領域１１の素子密度と同等となるように、トランジスタとして機能するトランジスタと、犠牲素子として機能するトランジスタ（以下、ダミートランジスタともいう）とを配置する。
【００９４】  また、図１（Ｄ）は、本発明の一態様に係るトランジスタ２００の模式図の一例である。なお、図１（Ｄ）では、図の明瞭化のために一部の要素を省いて図示している。
【００９５】［トランジスタ２００］
図１（Ｄ）に示すように、トランジスタ２００は、少なくとも、第１のゲートとして機能する導電体２６０と、チャネルが形成される領域（以下、チャネル形成領域ともいう）を有する酸化物２３０と、ソースとして機能する導電体２４０ｓ、およびドレインとして機能する導電体２４０ｄとを有する。
【００９６】  また、トランジスタ２００は、酸化物２３０の下方に、第２のゲートとして機能する導電体２０５を有していてもよい。例えば、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【００９７】  また、例えば、導電体２０５と、導電体２６０とを重畳して設けることで、導電体２６０、および導電体２０５に同電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【００９８】  なお、酸化物２３０として、インジウムを含む金属酸化物を用いるとよい。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍ１は、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いることができる。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【００９９】  チャネルが形成される領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、トランジスタ２００は、酸化物半導体を活性層として用いることで、積層して立体的に集積化することができる。
【０１００】  ここで、領域１２において、トランジスタ、またはダミートランジスタとして、合計ｎ×ｍ個（ｎ，ｍは自然数）のトランジスタ２００をマトリクス状に配置する場合、任意のトランジスタ２００に座標を付して、トランジスタ２００（ｉ，ｊ）と示す。
【０１０１】  なお、領域１２は、少なくとも、領域１２よりも高密度に素子が配置された領域（図４、および、図６に示す領域１１）と同等の素子パターン密度であればよい。従って、図１乃至図３は、説明の簡便のため、マトリクス状に配置した例を示したが、ダミー素子を含むレイアウトは、マトリクス状に限らない。求める回路に応じて、適宜設計すればよい。
【０１０２】  図１（Ａ）は、本発明の一態様に係る半導体装置の領域１２において、マトリクス状に配置されたｎ×ｍ個のトランジスタ、またはダミートランジスタのうち、ｉ行ｊ列目に位置するトランジスタとして機能するトランジスタ２００（ｉ、ｊ）と、その周辺に配置されたダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）を含む領域の上面図である。
【０１０３】  なお、図では、説明の簡便のため、トランジスタ２００（ｉ、ｊ）の四方にダミートランジスタを配置したが、本構造に限らない。トランジスタ２００（ｉ、ｊ）と隣接する素子の少なくとも一つが、ダミートランジスタであればよい。
【０１０４】  図１（Ｂ）は、図１（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。また、図１（Ｃ）は、図１（Ａ）に一点鎖線Ａ３−Ａ４で示す部位の断面図である。なお、図１では、図の明瞭化のために一部の要素を省いて図示している。
【０１０５】  ここで、トランジスタ２００（ｉ、ｊ）、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）は、同工程で形成するため、同層に配置される。従って、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）は、トランジスタ２００（ｉ、ｊ）と、同じ構造のトランジスタをダミートランジスタとして用いてもよい。
【０１０６】  なお、トランジスタ２００（ｉ、ｊ）は、図１（Ｄ）に示すように、少なくとも、第１のゲートとして機能する導電体２６０と、チャネルが形成される領域（以下、チャネル形成領域ともいう）を有する酸化物２３０と、ソースとして機能する導電体２４０ｓ、およびドレインとして機能する導電体２４０ｄとを有する。
【０１０７】  一方、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）は、必ずしも、トランジスタ２００（ｉ、ｊ）と、同構造である必要はない。
【０１０８】  ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）は、導電体からなる構造体、および半導体からなる構造体の少なくとも一つを有する。なお、ダミートランジスタが有する当該導電体は、トランジスタ２００（ｉ、ｊ）が有する導電体と同工程で形成される導電体である。または、ダミートランジスタが有する当該半導体は、トランジスタ２００（ｉ、ｊ）が有する導電体と、同工程で形成される半導体である。
【０１０９】  例えば、図１に示すように、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）は、酸化物２３０、導電体２４０ｓ、および導電体２４０ｄを有する。
【０１１０】  また、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）は、さらに、導電体２６０、および導電体２０５を有する。ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）が有する導電体２６０、および導電体２０５は、トランジスタ２００（ｉ、ｊ）の導電体２６０、および導電体２０５と電気的に接続することで、配線としての機能を有してもよい。導電体２６０、および導電体２０５は、プラグ２４６ｔ、およびプラグ２４６ｂを介して、外部端子と電気的に接続することができる。
【０１１１】  また、トランジスタ２００（ｉ、ｊ）において、導電体２４０ｓ、および導電体２４０ｄは、プラグ２４６ｓ、およびプラグ２４６ｄと、電気的に接続している。図では、ダミートランジスタの導電体２４０ｓ、および導電体２４０ｄは、フローティング状態であるが、トランジスタ２００（ｉ、ｊ）と接続するプラグ２４６ｓ、およびプラグ２４６ｄと、同工程によりプラグを設けることで、外部端子と電気的に接続してもよい。
【０１１２】  例えば、図１に示す半導体装置は、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）の酸化物２３０、導電体２４０ｓ、および導電体２４０ｄを有することで、トランジスタ２００（ｉ、ｊ）の近傍に配置する過剰酸素を有する酸化物（図示しない）から、トランジスタ２００（ｉ、ｊ）へと拡散する過剰酸素の拡散量を制御することができる。
【０１１３】  例えば、図１に示す半導体装置は、トランジスタ２００（ｉ、ｊ）の酸化物２３０、または導電体２４０ｓ、および導電体２４０ｄを形成する際に、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）の酸化物２３０、導電体２４０ｓ、および導電体２４０ｄを同時に形成することで、加工による形状異常を抑制することができる。また、トランジスタ２００（ｉ、ｊ）の酸化物２３０がチャージアップすることを抑制することで、酸化物２３０と、導電体２０５の間に配置する絶縁体の静電破壊を防止することができる。
【０１１４】  また、図示しないが、ダミートランジスタ２００（ｉ＋１、ｊ）、およびダミートランジスタ２００（ｉ−１、ｊ）に導電体２６０を設けてもよい。当該構造により、トランジスタ２００（ｉ、ｊ）の近傍に配置する過剰酸素を有する酸化物から、トランジスタ２００（ｉ、ｊ）へと拡散する過剰酸素の拡散量を制御することができる。
【０１１５】  また、トランジスタ２００（ｉ、ｊ）の導電体２６０の形成と同じ工程で、ダミートランジスタ２００（ｉ＋１、ｊ）、およびダミートランジスタ２００（ｉ−１、ｊ）に導電体２６０を設けることで、トランジスタ２００（ｉ、ｊ）の導電体２６０のチャージアップを抑制できる。従って、導電体２６０と酸化物２３０との間に配置する絶縁体の静電破壊を防止することができる。
【０１１６】  以上より、トランジスタの電気特性のバラつきを抑制することができる。また信頼性の高いトランジスタを提供することができる。また、トランジスタの形状異常、および静電破壊を抑制することができる。従って、歩留まりが向上するため、半導体装置の生産性を高めることができる。
【０１１７】＜半導体装置の構成例２＞
以下では、図２を用いて、本発明の一態様である酸化物半導体を用いた素子を有する半導体装置の他の一例について説明する。
【０１１８】  ここで、図２（Ａ）は、本発明の一態様である酸化物半導体を用いた素子を有する半導体装置が有する領域１２における上面図を示す。図２（Ｂ）は、図２（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。また、図２（Ｃ）は、図２（Ａ）に一点鎖線Ａ３−Ａ４で示す部位の断面図である。なお、図２では、図の明瞭化のために一部の要素を省いて図示している。
【０１１９】  なお、図２に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０１２０】  図２に示す半導体装置は、図１に示す半導体装置とは、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）の導電体２４０ｓ、および導電体２４０ｄに相当する導電体の形状が異なる。
【０１２１】  図２に示すように、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）において、導電体２４０ｓ、および導電体２４０ｄは分断されている必要はない。ダミートランジスタの導電体２４０ｓ、および２４０ｄは、チャネル形成領域に相当する領域上と重畳していてもよい。
【０１２２】  また、トランジスタ２００（ｉ、ｊ）と隣接するダミートランジスタの場合、当該ダミートランジスタの構造と、トランジスタ２００（ｉ、ｊ）の構造とを、共通にしてもよい。例えば、図２（Ａ）、および図２（Ｃ）に示すように、トランジスタ２００（ｉ、ｊ）の導電体２４０ｓは、ダミートランジスタ２００（ｉ＋１、ｊ）の酸化物２３０上と重畳する構造としてもよい。また、同様に、トランジスタ２００（ｉ、ｊ）の導電体２４０ｄは、ダミートランジスタ２００（ｉ−１、ｊ）の酸化物２３０と重畳する構造としてもよい。
【０１２３】  本構造とすることで、導電体２４０ｓ、および導電体２４０ｄを十分に広く形成することができる。従って、過剰酸素の拡散量を適宜調節することができる。
【０１２４】  また、本構造とすることで、導電体２４０ｓ、および導電体２４０ｄを十分に広く形成することができるので、作製行程中のチャージアップを低減することができる。つまり、導電体２４０ｓ、および導電体２４０ｄは、トランジスタ２００（ｉ，ｊ）よりも十分に大きいため、導電体２４０ｓ、および導電体２４０ｄに吸収された電荷により電位変動が生じにくい。従って、トランジスタ２００（ｉ，ｊ）の導電体２６０を加工する工程において、導電体２６０と、導電体２４０ｓ、および導電体２４０ｄとの電位差が生じにくくなるため、導電体２６０と、導電体２４０ｓ、および導電体２４０ｄとの間に設けられた絶縁体がチャージアップにより、静電破壊することを抑制することができる。
【０１２５】  また、本構造において、導電体２４０ｓ、および導電体２４０ｄを、配線として用いることができる。
【０１２６】＜半導体装置の構成例３＞
以下では、図３を用いて、本発明の一態様である酸化物半導体を用いた素子を有する半導体装置の他の一例について説明する。
【０１２７】  ここで、図３（Ａ）は、本発明の一態様である酸化物半導体を用いた素子を有する半導体装置が有する領域１２における上面図を示す。図３（Ｂ）は、図３（Ａ）に一点鎖線Ａ１−Ａ２で示す部位の断面図である。また、図３（Ｃ）は、図３（Ａ）に一点鎖線Ａ３−Ａ４で示す部位の断面図である。なお、図３では、図の明瞭化のために一部の要素を省いて図示している。
【０１２８】  なお、図３に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０１２９】  図３に示す半導体装置は、図１に示す半導体装置のダミートランジスタ２００（ｉ−１、ｊ）の導電体２４０ｓ、および導電体２４０ｄに相当する導電体の代わりに、酸化物２３０を選択的に低抵抗化することで、ソース領域、またはドレイン領域を設ける。
【０１３０】  ここで、酸化物２３０に用いることができる酸化物半導体は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加することで、キャリア密度が増大し、低抵抗化する場合がある。例えば、酸化物２３０を選択的に低抵抗化することで、ソース領域またはドレイン領域を設けることができる。
【０１３１】  なお、酸化物半導体を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
【０１３２】  なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０１３３】  また、図３に示すように、ダミートランジスタ２００（ｉ−１、ｊ）、ダミートランジスタ２００（ｉ＋１、ｊ）、ダミートランジスタ２００（ｉ、ｊ−１）、およびダミートランジスタ２００（ｉ、ｊ＋１）の酸化物２３０は、トランジスタ２００（ｉ，ｊ）と異なり、全面が低抵抗化されていてもよい。
【０１３４】  また、図２に示した半導体装置のように、ダミートランジスタの低抵抗化した酸化物２３０が延在することで、トランジスタ２００（ｉ，ｊ）における酸化物２３０のソース領域またはドレイン領域と一体化してもよい。
【０１３５】  本構造とすることで、導電体２４０ｓ、および導電体２４０ｄを十分に広く形成することができる。従って、過剰酸素の拡散量を適宜調節することができる。また、本構造とすることで、トランジスタ２００（ｉ，ｊ）のソース領域およびドレイン領域を十分に広く形成することができるので、作製行程中のチャージアップを低減することができる。
【０１３６】  また、本構造において、トランジスタ２００（ｉ，ｊ）のソース領域およびドレイン領域を、配線として用いることができる。
【０１３７】  以上より、高集積型の半導体装置を容易に用いることができる。また、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１３８】  以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
【０１３９】（実施の形態２）
本実施の形態では、上記実施の形態に示すトランジスタの構造例について説明する。
【０１４０】＜トランジスタの構造例１＞
図９（Ａ）乃至（Ｃ）を用いてトランジスタ２００Ａの構造例を説明する。図９（Ａ）はトランジスタ２００Ａの上面図である。図９（Ｂ）は、図９（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図９（Ｃ）は、図９（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１４１】  図９（Ａ）乃至（Ｃ）では、トランジスタ２００Ａと、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、および絶縁体２８４と、を示している。また、トランジスタ２００Ａと電気的に接続し、コンタクトプラグとして機能するプラグ２４６（プラグ２４６ｓ、およびプラグ２４６ｄ）と、配線として機能する導電体２０３と、を示している。
【０１４２】  トランジスタ２００Ａは、第１のゲート（トップゲートともいう。）電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート（ボトムゲートともいう。）電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、第１のゲート絶縁体として機能する絶縁体２５０と、第２のゲート絶縁体として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ｓと、ソースまたはドレインの他方として機能する導電体２４０ｄと、絶縁体２７４と、を有する。
【０１４３】  絶縁体２１０および絶縁体２１２は、層間膜として機能する。
【０１４４】  層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１４５】  例えば、絶縁体２１０は、水、水素などの不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体２１０は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁体２１０として、酸化アルミニウム、窒化シリコンなどを用いてもよい。当該構成により、水、水素などの不純物が絶縁体２１０よりも基板側からトランジスタ２００Ａ側に拡散するのを抑制することができる。
【０１４６】  例えば、絶縁体２１２は、絶縁体２１０よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１４７】  導電体２０３は、絶縁体２１２に埋め込まれるように形成される。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、導電体２０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を２層以上の多層膜構造としてもよい。なお、導電体２０３は、タングステン、銅、またはアルミニウムを主成分とする比較的導電性が高い導電性材料を用いることが好ましい。
【０１４８】  トランジスタ２００Ａにおいて、導電体２６０は、第１のゲート電極として機能する場合がある。また、導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００Ａのしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００Ａのしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０１４９】  また、例えば、導電体２０５と、導電体２６０とを重畳して設けることで、導電体２６０および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０１５０】  つまり、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１５１】  絶縁体２１４および絶縁体２１６は、絶縁体２１０または絶縁体２１２と同様に、層間膜として機能する。例えば、絶縁体２１４は、水、水素などの不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水、水素などの不純物が絶縁体２１４よりも基板側からトランジスタ２００Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１５２】  第２のゲート電極として機能する導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００Ａでは、導電体２０５ａおよび導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【０１５３】  ここで、導電体２０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、当該不純物、または当該酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０１５４】  例えば、導電体２０５ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。
【０１５５】  また、導電体２０５が配線の機能を兼ねる場合、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体２０３は、必ずしも設けなくともよい。なお、導電体２０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１５６】  絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体として機能する。
【０１５７】  ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により脱離する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００Ａの信頼性を向上させることができる。
【０１５８】  絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１５９】  また、絶縁体２２２は、バリア性を有することが好ましい。絶縁体２２２がバリア性を有することで、トランジスタ２００Ａの周辺部からトランジスタ２００Ａへの水素等の不純物の混入を抑制する層として機能する。
【０１６０】  絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０１６１】  例えば、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体を用いた絶縁体２２２とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０１６２】  なお、図９には、第２のゲート絶縁体として、３層の積層構造を示したが、単層、２層、または４層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１６３】  チャネル形成領域として機能する領域を有する酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。酸化物２３０として、以降で示す金属酸化物の一種である酸化物半導体を用いることができる。
【０１６４】  また、図９に示すトランジスタ２００Ａは、導電体２４０（導電体２４０ｓ、および導電体２４０ｄ）と、酸化物２３０ｃ、絶縁体２５０、および導電体２６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
【０１６５】  導電体２４０は、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０１６６】  導電体２４０は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、タングステンなどの金属、または当該金属を主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
【０１６７】  また、図９には、導電体２４０として、単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０１６８】  また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１６９】  また、導電体２４０上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体２７４を成膜する際に、導電体２４０が酸化することを抑制することができる。
【０１７０】  バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
【０１７１】  バリア層を有することで、導電体２４０の材料選択の幅を広げることができる。例えば、導電体２４０に、タングステン、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０１７２】  絶縁体２５０は、第１のゲート絶縁体として機能する。
【０１７３】  トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体２５０は、第２のゲート絶縁体と同様に、積層構造としてもよい。ゲート絶縁体として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０１７４】  第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０１７５】  導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【０１７６】  酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、導電体２６０ａとして、酸化物２３０として用いることができる酸化物半導体を用いることができる。その場合、導電体２６０ｂをスパッタリング法で成膜することで、導電体２６０ａとなる酸化物半導体の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０１７７】  また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１７８】  また、導電体２６０の上面および側面、絶縁体２５０の側面、および酸化物２３０ｃの側面を覆うように、絶縁体２７４を設けることが好ましい。なお、絶縁体２７４は、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
【０１７９】  絶縁体２７４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２７４を有することで、絶縁体２８０が有する水、水素などの不純物がトランジスタ２００Ａへ拡散することを抑制することができる。
【０１８０】  絶縁体２８０、絶縁体２８２、および絶縁体２８４は、層間膜として機能する。
【０１８１】  絶縁体２８２は、絶縁体２１４と同様に、水、水素などの不純物が、外部からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
【０１８２】  また、絶縁体２８０、および絶縁体２８４は、絶縁体２１６と同様に、絶縁体２８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１８３】  また、トランジスタ２００Ａは、絶縁体２８０、絶縁体２８２、および絶縁体２８４に埋め込まれたプラグ２４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
【０１８４】  また、プラグ２４６の材料としては、導電体２０５と同様に、金属材料、合金材料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０１８５】  例えば、プラグ２４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
【０１８６】  また、プラグ２４６と、絶縁体２８０との間に、バリア性を有する絶縁体２７６（絶縁体２７６ｓ、および絶縁体２７６ｄ）を配置してもよい。絶縁体２７６を設けることで、絶縁体２８０の酸素がプラグ２４６と反応し、プラグ２４６が酸化することを抑制することができる。
【０１８７】  また、バリア性を有する絶縁体２７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、プラグ２４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステン、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０１８８】  上記構造を有することで、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１８９】＜構成材料について＞
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板または半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。
【０１９０】  また、基板として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
【０１９１】  可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【０１９２】〔絶縁体〕
絶縁体は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層で、または積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【０１９３】  なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【０１９４】  また、半導体層として金属酸化物の一種である酸化物半導体を用いる場合は、半導体層中の水素濃度の増加を防ぐために、絶縁体中の水素濃度を低減することが好ましい。具体的には、絶縁体中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、半導体層と接する絶縁体の水素濃度を低減することが好ましい。
【０１９５】  また、半導体層中の窒素濃度の増加を防ぐために、絶縁体中の窒素濃度を低減することが好ましい。具体的には、絶縁体中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１９６】  また、絶縁体の少なくとも半導体層と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。例えば、絶縁体として、酸化シリコン層または酸化窒化シリコン層を用いる場合、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層または酸化窒化シリコン層を用いればよい。
【０１９７】  また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、窒素の核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、およびｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【０１９８】  例えば、絶縁体として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁体を用いると好適である。
【０１９９】  なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁体中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁体と酸化物半導体層との界面に拡散すると、当該準位が絶縁体側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁体と酸化物半導体層との界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁体として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【０２００】  窒素酸化物（ＮＯｘ）の放出量が少ない絶縁体としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【０２０１】  窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニアおよび酸素と反応するため、アンモニアの放出量が多い絶縁体を用いることで窒素酸化物（ＮＯｘ）が低減される。
【０２０２】  また、酸化物半導体層に接する絶縁体のうち少なくとも１つは、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、絶縁体の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
【０２０３】  また、過剰酸素を含む絶縁体は、絶縁体に酸素を添加する処理を行なって形成することもできる。酸素を添加する処理は、酸化性雰囲気下における熱処理やプラズマ処理などで行なうことができる。または、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いて酸素を添加してもよい。酸素を添加する処理に用いるガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス、オゾンガスなどの、酸素を含むガスが挙げられる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素ドープ処理は、基板を加熱して行なってもよい。
【０２０４】  また、絶縁体として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁体を複数積層させることで、絶縁体を形成してもよい。
【０２０５】  なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
【０２０６】  絶縁体の形成方法は、特に限定されない。なお、絶縁体に用いる材料によっては焼成工程が必要な場合がある。この場合、絶縁体の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
【０２０７】〔電極〕
電極を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２０８】  また、上記の金属元素および酸素を含む導電性材料を用いてもよい。また、上記の金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
【０２０９】  また、上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、窒素を含む導電性材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０２１０】  なお、半導体層に酸化物半導体を用いて、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いる場合は、酸素を含む導電性材料を半導体層側に設けるとよい。酸素を含む導電性材料を半導体層側に設けることで、当該導電性材料から脱離した酸素が半導体層に供給されやすくなる。
【０２１１】  なお、電極としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を組み合わせて用いてもよい。なお、電極を「コンタクトプラグ」という場合がある。
【０２１２】  特に、ゲート絶縁体と接する電極に不純物が透過しにくい導電性材料を用いることが好ましい。不純物が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
【０２１３】  絶縁体に不純物が透過しにくい絶縁性材料を用い、電極に不純物が透過しにくい導電性材料を用いることで、トランジスタへの不純物の拡散をさらに抑制することができる。よって、トランジスタの信頼性をさらに高めることができる。すなわち、記憶装置の信頼性をさらに高めることができる。
【０２１４】〔半導体層〕
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体などを、単体で、または組み合わせて用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
【０２１５】  また、半導体層として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
【０２１６】  なお、半導体層を積層してもよい。半導体層を積層する場合は、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
【０２１７】  また、金属酸化物の一種である酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（代表的には２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、または１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上とすることもできる。また、半導体層に酸化物半導体を用いたトランジスタ（ＯＳトランジスタ）は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な記憶装置などを提供できる。また、出力電圧が大きく高耐圧な記憶装置を提供することができる。
【０２１８】  また、本明細書等において、チャネルが形成される半導体層に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
【０２１９】  結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
【０２２０】  半導体層として酸化物半導体層を用いる場合は、酸化物半導体層をスパッタリング法で形成することが好ましい。酸化物半導体層は、スパッタリング法で形成すると酸化物半導体層の密度を高められるため、好適である。スパッタリング法で酸化物半導体層を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。
【０２２１】  また、スパッタリング法で酸化物半導体層を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下とすることが好ましく、５×１０−５Ｐａ以下とすることがより好ましい。
【０２２２】〔金属酸化物〕
金属酸化物の一種である酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２２３】  ここで、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、スズなどとする。そのほかの元素Ｍに適用可能な元素として、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２２４】  なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０２２５】［金属酸化物の構造］
金属酸化物の一種である酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０２２６】  ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２２７】  ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０２２８】  また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ、Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ、Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ、Ｍ、Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ、Ｍ）層と表すこともできる。
【０２２９】  ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０２３０】  ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２３１】  ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２３２】  酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２３３】［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【０２３４】  なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２３５】  また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２３６】  また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２３７】  また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【０２３８】  したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２３９】［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
【０２４０】  金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２４１】  また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２４２】  また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２４３】  また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０２４４】  不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２４５】  トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
【０２４６】  ２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
【０２４７】  また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
【０２４８】  非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
【０２４９】  金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照。）。
【０２５０】  また、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
【０２５１】  ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
【０２５２】＜成膜方法について＞
絶縁体を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ  ＣＶＤ）法、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いて形成することができる。
【０２５３】  プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、記憶装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、記憶装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、記憶装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２５４】  ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２５５】  ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比を調節することによって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、記憶装置の生産性を高めることができる場合がある。
【０２５６】  なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
【０２５７】＜トランジスタの構造例２＞
図１０（Ａ）乃至（Ｃ）を用いてトランジスタ２００Ｂの構造例を説明する。図１０（Ａ）はトランジスタ２００Ｂの上面図である。図１０（Ｂ）は、図１０（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１０（Ｃ）は、図１０（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２５８】  トランジスタ２００Ｂはトランジスタ２００Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ２００Ａと異なる点について説明する。
【０２５９】  また、図１０に示すトランジスタ２００Ｂでは、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が、絶縁体２８０に設けられた開口部内に、絶縁体２７４を介して配置される。また、酸化物２３０ｃ、絶縁体２５０、および導電体２６０は、導電体２４０ｓと導電体２４０ｄとの間に配置される。
【０２６０】  なお、酸化物２３０ｃは、絶縁体２８０に設けられた開口部内に、絶縁体２７４を介して設けられることが好ましい。絶縁体２７４がバリア性を有する場合、絶縁体２８０からの不純物が酸化物２３０へと拡散することを抑制することができる。
【０２６１】  絶縁体２５０は、第１のゲート絶縁体として機能する。絶縁体２５０は、絶縁体２８０に設けられた開口部内に、酸化物２３０ｃ、および絶縁体２７４を介して設けられることが好ましい。
【０２６２】  絶縁体２８０と、トランジスタ２００Ｂとの間に絶縁体２７４を配置する。絶縁体２７４は、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
【０２６３】  絶縁体２７４を有することで、絶縁体２８０が有する水、水素などの不純物が酸化物２３０ｃ、および絶縁体２５０を介して、酸化物２３０ｂに拡散することを抑制することができる。また、絶縁体２８０が有する過剰酸素により、導電体２６０が酸化するのを抑制することができる。
【０２６４】＜トランジスタの構造例３＞
図１１（Ａ）乃至（Ｃ）を用いてトランジスタ２００Ｂ２の構造例を説明する。図１１（Ａ）はトランジスタ２００Ｂ２の上面図である。図１１（Ｂ）は、図１１（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２６５】  トランジスタ２００Ｂ２はトランジスタ２００Ｂの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ２００Ｂと異なる点について説明する。
【０２６６】  図１１に示すトランジスタ２００Ｂ２のように、絶縁体２７４は、必ずしも設けなくともよい。従って、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が、絶縁体２８０に設けられた開口部内に配置される。また、酸化物２３０ｃ、絶縁体２５０、および導電体２６０は、導電体２４０ｓと導電体２４０ｄとの間に配置される。
【０２６７】  なお、酸化物２３０ｃは、絶縁体２８０に設けられた開口部内に、絶縁体２８０と接して設けられることが好ましい。絶縁体２８０が過剰酸素を有する場合、絶縁体２８０からの過剰酸素が酸化物２３０へと拡散することで、チャネル形成領域の酸素欠損を補償することができる。
【０２６８】＜トランジスタの構造例４＞
図１２には、トランジスタ２００Ｃを有する半導体装置の一例を示す。図１２（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図１２（Ａ）において一部の膜は省略されている。また、図１２（Ｂ）は、図１２（Ａ）に示す一点鎖線Ｌ１−Ｌ２に対応する断面図であり、図１２（Ｃ）は一点鎖線Ｗ１−Ｗ２に対応する断面図である。
【０２６９】  なお、図１２に示す半導体装置において、図２、図３、および図６に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０２７０】  図１２（Ａ）乃至（Ｃ）では、導電体２４０を設けずに、露出した酸化物２３０ｂ表面の一部に領域２３１ｓおよび領域２３１ｄを有する。領域２３１ｓまたは領域２３１ｄの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物２３０ｂと、絶縁体２７４の間に、絶縁体２７３を有する。
【０２７１】  図１２に示す、領域２３１（領域２３１ｓ、および領域２３１ｄ）は、酸化物２３０ｂに上記の元素が添加された領域である。領域２３１は、例えば、ダミーゲートを用いることで形成することができる。
【０２７２】  具体的には、酸化物２３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物２３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物２３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域２３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０２７３】  なお、酸化物２３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
【０２７４】  特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
【０２７５】  続いて、酸化物２３０ｂ、およびダミーゲート上に、絶縁体２７３となる絶縁膜、および絶縁体２７４となる絶縁膜を成膜してもよい。絶縁体２７３となる絶縁膜、および絶縁体２７４を積層して設けることで、領域２３１と、酸化物２３０ｃおよび絶縁体２５０とが重畳する領域を設けることができる。
【０２７６】  具体的には、絶縁体２７４となる絶縁膜上に絶縁体２８０となる絶縁膜を設けた後、絶縁体２８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体２８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体２７３の一部も除去するとよい。従って、絶縁体２８０に設けられた開口部の側面には、絶縁体２７４、および絶縁体２７３が露出し、当該開口部の底面には、酸化物２３０ｂに設けられた領域２３１の一部が露出する。次に、当該開口部に酸化物２３０ｃとなる酸化膜、絶縁体２５０となる絶縁膜、および導電体２６０となる導電膜を順に成膜した後、絶縁体２８０が露出するまでＣＭＰ処理などにより、酸化物２３０ｃとなる酸化膜、絶縁体２５０となる絶縁膜、および導電体２６０となる導電膜の一部を除去することで、図１２に示すトランジスタを形成することができる。
【０２７７】  なお、絶縁体２７３、および絶縁体２７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２７８】  図１２に示すトランジスタは、既存の装置を転用することができ、さらに、導電体２４０を設けないため、コストの低減を図ることができる。
【０２７９】＜トランジスタの構造例５＞
図１３（Ａ）乃至（Ｃ）を用いてトランジスタ２００Ｄの構造例を説明する。図１３（Ａ）はトランジスタ２００Ｄの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２８０】  トランジスタ２００Ｄはトランジスタ２００Ｂの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ２００Ｂと異なる点について説明する。
【０２８１】  図１３に示すトランジスタ２００Ｄは、導電体２４０ｓと酸化物２３０ｂとの間に導電体２４２ｓが配置され、導電体２４０ｄと酸化物２３０ｂとの間に導電体２４２ｄが配置されている。ここで、導電体２４０ｓ（導電体２４０ｄ）は、導電体２４２ｓ（導電体２４２ｄ）の上面および導電体２６０側の側面を越えて延在し、酸化物２３０ｂの上面に接する領域を有する。ここで、導電体２４２は、導電体２４０に用いることができる導電体を用いればよい。さらに、導電体２４２の膜厚は、少なくとも導電体２４０より厚いことが好ましい。
【０２８２】  図１３に示すトランジスタ２００Ｄは、上記のような構成を有することにより、トランジスタ２００Ｂよりも、導電体２４０を導電体２６０に近づけることができる。または、導電体２４０ｓの端部および導電体２４０ｄの端部と、導電体２６０を重ねることができる。これにより、トランジスタ２００Ｄの実質的なチャネル長を短くし、オン電流および動作周波数の向上を図ることができる。
【０２８３】  また、導電体２４２ｓ（導電体２４２ｄ）は、導電体２４０ｓ（導電体２４０ｄ）と重畳して設けられることが好ましい。このような構成にすることで、プラグ２４６ｓ（プラグ２４６ｄ）を埋め込む開口を形成するエッチングにおいて、導電体２４２ｓ（導電体２４２ｄ）がストッパとして機能し、酸化物２３０ｂがオーバーエッチングされるのを防ぐことができる。
【０２８４】  また、図１３に示すトランジスタ２００Ｄは、絶縁体２４４の上に接して絶縁体２４５を配置する構成にしてもよい。絶縁体２４４としては、水、水素などの不純物や、過剰な酸素が、絶縁体２８０側からトランジスタ２００Ｄに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２４５としては、絶縁体２４４に用いることができる絶縁体を用いることができる。または、絶縁体２４５としては、例えば、窒化アルミニウム、窒化チタン、窒化シリコン、窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
【０２８５】  また、図１３に示すトランジスタ２００Ｄは、図１０に示すトランジスタ２００Ｂと異なり、導電体２０５を単層構造で設けてもよい。この場合、パターン形成された導電体２０５の上に絶縁体２１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体２０５の上面が露出するまで化学機械研磨（ＣＭＰ）法などを用いて除去すればよい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される絶縁体の平坦性を良好にし、酸化物２３０ｂおよび酸化物２３０ｃの結晶性の向上を図ることができる。
【０２８６】＜トランジスタの構造例６＞
図１４（Ａ）乃至（Ｃ）を用いてトランジスタ２００Ｅの構造例を説明する。図１４（Ａ）はトランジスタ２００Ｅの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２８７】  トランジスタ２００Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【０２８８】  図１４（Ａ）乃至（Ｃ）では、導電体２０３を設けずに、第２のゲートとして機能する導電体２０５を配線としても機能させている。また、酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に金属酸化物２５２を有する。また、金属酸化物２５２上に導電体２６０を有し、導電体２６０上に絶縁体２７０を有する。また、絶縁体２７０上に絶縁体２７１を有する。
【０２８９】  金属酸化物２５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体２５０と、導電体２６０との間に、酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体２６０の酸化を抑制することができる。
【０２９０】  なお、金属酸化物２５２は、第１のゲート電極の一部として機能してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。
【０２９１】  また、金属酸化物２５２は、第１のゲート絶縁体の一部として機能する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２９２】  トランジスタ２００Ｅにおいて、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、第１のゲート電極の一部として機能する金属酸化物と、第１のゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
【０２９３】  金属酸化物２５２を有することで、第１のゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００Ｅのオン電流の向上を図ることができる。または、第１のゲート絶縁体として機能する場合は、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。従って、絶縁体２５０と金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
【０２９４】  具体的には、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２９５】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウムよりも、耐熱性が高い。そのため、後の工程での熱が加わる処理において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２９６】  絶縁体２７０は、水、水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水、水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物２３０に混入することを抑制することができる。
【０２９７】  絶縁体２７１はハードマスクとして機能する。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
【０２９８】  なお、絶縁体２７１に、水、水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
【０２９９】  絶縁体２７１をハードマスクとして用いて、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、および酸化物２３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物２３０ｂ表面の一部を露出させることができる。
【０３００】  また、トランジスタ２００Ｅは、露出した酸化物２３０ｂ表面の一部に領域２３１ｓおよび領域２３１ｄを有する。領域２３１ｓまたは領域２３１ｄの一方はソース領域として機能し、他方はドレイン領域として機能する。
【０３０１】  領域２３１ｓおよび領域２３１ｄの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いて、露出した酸化物２３０ｂ表面にリン、ボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
【０３０２】  また、酸化物２３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物２３０ｂに拡散させて領域２３１ｓおよび領域２３１ｄを形成することもできる。
【０３０３】  酸化物２３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域２３１ｓおよび領域２３１ｄを「不純物領域」または「低抵抗領域」という場合がある。
【０３０４】  絶縁体２７１または導電体２６０をマスクとして用いることで、領域２３１ｓおよび領域２３１ｄを自己整合（セルフアライメント）的に形成することができる。よって、領域２３１ｓまたは領域２３１ｄと、導電体２６０とが重ならず、寄生容量を低減することができる。また、チャネル形成領域と、ソース領域またはドレイン領域（領域２３１ｓまたは領域２３１ｄ）との間にオフセット領域が形成されない。領域２３１ｓおよび領域２３１ｄを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
【０３０５】  なお、オフ電流を更に低減するため、チャネル形成領域と、ソース領域またはドレイン領域との間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体２７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体２７５も絶縁体２７１などと同様にマスクとして機能する。よって、酸化物２３０ｂの絶縁体２７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
【０３０６】  また、トランジスタ２００Ｅは、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、および酸化物２３０ｃの側面に絶縁体２７５を有する。絶縁体２７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体２７５に用いると、後の工程で絶縁体２７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体２７５は、酸素を拡散する機能を有することが好ましい。
【０３０７】  また、トランジスタ２００Ｅは、絶縁体２７５、および酸化物２３０上に絶縁体２７４を有する。絶縁体２７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水、水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体２７４として、酸化アルミニウムを用いるとよい。
【０３０８】  なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体２７４が酸化物２３０および絶縁体２７５から水素および水を吸収することで、酸化物２３０および絶縁体２７５の水素濃度を低減することができる。
【０３０９】  本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【０３１０】（実施の形態３）
本実施の形態では、図１５および図１６を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０３１１】＜記憶装置の構成例＞
図１５（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
【０３１２】  列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
【０３１３】  記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。
【０３１４】  コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
【０３１５】  メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
【０３１６】  なお、図１５（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図１５（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
【０３１７】  図１６に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
【０３１８】［ＤＯＳＲＡＭ］
図１６（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭと呼ぶ場合がある。図１６（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
【０３１９】  トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【０３２０】  配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、および読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
【０３２１】  また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図１６（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図１６（Ｃ）に示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
【０３２２】  上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１として、先の実施の形態に示すトランジスタを用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、またはアナログデータを保持することができる。
【０３２３】  また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
【０３２４】［ＮＯＳＲＡＭ］
図１６（Ｄ）乃至（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図１６（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、およびバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ）と呼ぶ場合がある。
【０３２５】  トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
【０３２６】  配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
【０３２７】  また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図１６（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図１６（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図１６（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
【０３２８】  上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２として先の実施の形態に示すトランジスタを用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、またはアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。
【０３２９】  なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
【０３３０】  また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
【０３３１】  また、図１６（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図１６（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
【０３３２】  トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
【０３３３】  なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
【０３３４】  上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４として先の実施の形態に示すトランジスタを用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。
【０３３５】  なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
【０３３６】  本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
【０３３７】（実施の形態４）
本実施の形態では、図１７を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
【０３３８】  図１７（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
【０３３９】  チップ１２００には、バンプ（図示しない）が設けられ、図１７（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
【０３４０】  マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
【０３４１】  ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
【０３４２】  また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
【０３４３】  アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
【０３４４】  メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
【０３４５】  インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
【０３４６】  ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
【０３４７】  チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
【０３４８】  ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
【０３４９】  ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２に用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
【０３５０】  本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
【０３５１】（実施の形態５）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図１８にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
【０３５２】  図１８（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
【０３５３】  図１８（Ｂ）はＳＤカードの外観の模式図であり、図１８（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
【０３５４】  図１８（Ｄ）はＳＳＤの外観の模式図であり、図１８（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
【０３５５】  本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【０３５６】（実施の形態６）
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例として、表示装置および表示モジュールについて説明する。
【０３５７】  また、トランジスタ２００などを用いて説明した酸化物半導体を用いたトランジスタを、以下ではＯＳトランジスタともいう場合がある。
【０３５８】＜表示装置＞
上述したトランジスタを用いることができる表示装置の一例を説明する。図１９（Ａ）は、表示装置５００の構成例を説明するブロック図である。
【０３５９】  図１９（Ａ）に示す表示装置５００は、駆動回路５１１、駆動回路５２１ａ、駆動回路５２１ｂ、および表示領域５３１を有している。なお、駆動回路５１１、駆動回路５２１ａ、および駆動回路５２１ｂをまとめて「駆動回路」または「周辺駆動回路」という場合がある。
【０３６０】  駆動回路５２１ａ、駆動回路５２１ｂは、例えば走査線駆動回路として機能できる。また、駆動回路５１１は、例えば信号線駆動回路として機能できる。なお、駆動回路５２１ａ、および駆動回路５２１ｂは、どちらか一方のみとしてもよい。また、表示領域５３１を挟んで駆動回路５１１と向き合う位置に、何らかの回路を設けてもよい。
【０３６１】  また、図１９（Ａ）に例示する表示装置５００は、各々が略平行に配設され、且つ、駆動回路５２１ａ、および／または駆動回路５２１ｂによって電位が制御されるｐ本の配線５３５と、各々が略平行に配設され、且つ、駆動回路５１１によって電位が制御されるｑ本の配線５３６と、を有する（ｐ、ｑは、ともに１以上の自然数。）。さらに、表示領域５３１はマトリクス状に配設された複数の画素５３２を有する。画素５３２は、画素回路５３４および表示素子を有する。
【０３６２】  また、３つの画素５３２を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５３２は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの画素５３２で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。
【０３６３】  また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５３２を加えて、４つの画素５３２をまとめて１つの画素として機能させてもよい。白色光を制御する画素５３２を加えることで、表示領域の輝度を高めることができる。また、１つの画素として機能させる画素５３２を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
【０３６４】  画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置５００を実現することも可能である。
【０３６５】  ｇ行目の配線５３５＿ｇ（ｇは１以上ｐ以下の自然数。）は、表示領域５３１においてｐ行ｑ列に配設された複数の画素５３２のうち、ｇ行に配設されたｑ個の画素５３２と電気的に接続される。また、ｈ列目の配線５３６＿ｈ（ｈは１以上ｑ以下の自然数。）は、ｐ行ｑ列に配設された画素５３２のうち、ｈ列に配設されたｐ個の画素５３２に電気的に接続される。
【０３６６】〔表示素子〕
表示装置５００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物および無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
【０３６７】  ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。また、表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。また、表示装置は網膜走査型の投影装置であってもよい。
【０３６８】  なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０３６９】  なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
【０３７０】  図１９（Ｂ）、図１９（Ｃ）、図２０（Ａ）、および図２０（Ｂ）は、画素５３２に用いることができる回路構成例を示している。
【０３７１】〔発光表示装置用画素回路の一例〕
図１９（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、を有する。また、図１９（Ｂ）に示す画素回路５３４は、表示素子として機能できる発光素子４６９と電気的に接続されている。
【０３７２】  トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４にＯＳトランジスタを用いることができる。特に、トランジスタ４６１にＯＳトランジスタを用いることが好ましい。
【０３７３】  トランジスタ４６１のソースおよびドレインの一方は、配線５３６＿ｈに電気的に接続される。さらに、トランジスタ４６１のゲートは、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。
【０３７４】  トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。
【０３７５】  容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。また、トランジスタ４６１のソースおよびドレインの他方は、ノード４６５に電気的に接続される。
【０３７６】  容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
【０３７７】  トランジスタ４６８のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲートは、ノード４６５に電気的に接続される。
【０３７８】  トランジスタ４６４のソースおよびドレインの一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲートは、配線５３５＿ｇに電気的に接続される。
【０３７９】  発光素子４６９のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
【０３８０】  発光素子４６９としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４６９としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
【０３８１】  例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０３８２】  図１９（Ｂ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および／または駆動回路５２１ｂにより各行の画素５３２を順次選択し、トランジスタ４６１、およびトランジスタ４６４をオン状態にしてビデオ信号をノード４６５に書き込む。
【０３８３】  ノード４６５にデータが書き込まれた画素５３２は、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４６９は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０３８４】  また、図２０（Ａ）に示すように、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図２０（Ａ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、バックゲートがノード４６７と常に同じ電位となる。
【０３８５】  トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４の少なくとも一つに、上述したＯＳトランジスタを用いることができる。
【０３８６】〔液晶表示装置用画素回路の一例〕
図１９（Ｃ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、を有する。また、図１９（Ｃ）に示す画素回路５３４は、表示素子として機能できる液晶素子４６２と電気的に接続されている。トランジスタ４６１にＯＳトランジスタを用いることが好ましい。
【０３８７】  液晶素子４６２の一対の電極の一方の電位は、画素回路５３４の仕様に応じて適宜設定される。例えば、液晶素子４６２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよいし、後述する容量線ＣＬと同電位としてもよい。また、液晶素子４６２の一対の電極の一方に、画素５３２毎に異なる電位を与えてもよい。液晶素子４６２の一対の電極の他方はノード４６６に電気的に接続されている。液晶素子４６２は、ノード４６６に書き込まれるデータにより配向状態が設定される。
【０３８８】  液晶素子４６２を備える表示装置の駆動方法としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、表示装置の駆動方法として様々なものを用いることができる。
【０３８９】  表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０３９０】  また、配向膜を用いないブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０３９１】  また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０３９２】  また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０３９３】  ｇ行ｈ列目の画素回路５３４において、トランジスタ４６１のソースおよびドレインの一方は、配線５３６＿ｈに電気的に接続され、他方はノード４６６に電気的に接続される。トランジスタ４６１のゲートは、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。トランジスタ４６１は、ノード４６６へのビデオ信号の書き込みを制御する機能を有する。
【０３９４】  容量素子４６３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４６６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路５３４の仕様に応じて適宜設定される。容量素子４６３は、ノード４６６に書き込まれたデータを保持する保持容量としての機能を有する。
【０３９５】  例えば、図１９（Ｃ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および／または駆動回路５２１ｂにより各行の画素回路５３４を順次選択し、トランジスタ４６１をオン状態にしてノード４６６にビデオ信号を書き込む。
【０３９６】  ノード４６６にビデオ信号が書き込まれた画素回路５３４は、トランジスタ４６１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域５３１に画像を表示できる。
【０３９７】  また、図２０（Ｂ）に示すように、トランジスタ４６１にバックゲートを有するトランジスタを用いてもよい。図２０（Ｂ）に示すトランジスタ４６１は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
【０３９８】〔周辺回路の構成例〕
図２１（Ａ）に駆動回路５１１の構成例を示す。駆動回路５１１は、シフトレジスタ５１２、ラッチ回路５１３、およびバッファ５１４を有する。また、図２１（Ｂ）に駆動回路５２１ａの構成例を示す。駆動回路５２１ａは、シフトレジスタ５２２、およびバッファ５２３を有する。駆動回路５２１ｂも駆動回路５２１ａと同様の構成とすることができる。
【０３９９】  シフトレジスタ５１２およびシフトレジスタ５２２にはスタートパルスＳＰ、クロック信号ＣＬＫなどが入力される。
【０４００】〔表示装置の構成例〕
上記実施の形態に示したＯＳトランジスタを用いて、シフトレジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成して、システムオンパネルを形成することができる。
【０４０１】  本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の構成例について説明する。図２２（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、画素部４００２がシール材４００５および第２の基板４００６によって封止されている。図２２（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３、および走査線駆動回路４００４が実装されている。また、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８ａ（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＣ４０１８ｂから供給されている。
【０４０２】  図２２（Ｂ）および図２２（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図２２（Ｂ）および図２２（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３が実装されている。図２２（Ｂ）および図２２（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
【０４０３】  また図２２（Ｂ）および図２２（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０４０４】  なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）などを用いることができる。図２２（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図２２（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり、図２２（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
【０４０５】  また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【０４０６】  また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したＯＳトランジスタを適用することができる。
【０４０７】  図２３（Ａ）および図２３（Ｂ）は、図２２（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図２３（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。また、図２３（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。
【０４０８】  図２３（Ａ）および図２３（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電体４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁体４１１２、絶縁体４１１１、および絶縁体４１１０に形成された開口において配線４０１４と電気的に接続されている。
【０４０９】  電極４０１５は、第１の電極層４０３０と同じ導電体から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電体で形成されている。
【０４１０】  また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有しており、図２３（Ａ）および図２３（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、および走査線駆動回路４００４に含まれるトランジスタ４０１１を例示している。図２３（Ａ）では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁体４１１２が設けられ、図２３（Ｂ）では、絶縁体４１１２の上に隔壁４５１０が形成されている。
【０４１１】  また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁体４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁体４１０３上に形成された電極４０１７を有し、電極４０１７上に絶縁体４１１２が形成されている。なお、電極４０１７はバックゲート電極として機能することができる。
【０４１２】  トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。トランジスタ４０１０およびトランジスタ４０１１としてＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図２３（Ａ）および図２３（Ｂ）で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
【０４１３】  また、ＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０４１４】  また、ＯＳトランジスタは、比較的高い電界効果移動度を得ることも可能であるため、高速駆動が可能である。よって、表示装置の駆動回路部や画素部に上記ＯＳトランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能であるため、表示装置の部品点数を削減することができる。
【０４１５】  また、図２３（Ａ）および図２３（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁体４１０３を介して重なっている。
【０４１６】  一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
【０４１７】  例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、さらには１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
【０４１８】  画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図２３（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁体４０３２、絶縁体４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【０４１９】  またスペーサ４０３５は絶縁体を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０４２０】  また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０４２１】  また、図２３（Ａ）および図２３（Ｂ）に示す表示装置は、絶縁体４１１１と絶縁体４１０４を有する。絶縁体４１１１と絶縁体４１０４として、不純物元素を透過しにくい絶縁体を用いる。絶縁体４１１１と絶縁体４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。また、画素部４００２の外側で絶縁体４１１１と絶縁体４１０４が接することで、外部からの不純物の浸入を防ぐ効果を高めることができる。
【０４２２】  絶縁体４１０４は、例えば、絶縁体２２２と同様の材料および方法で形成すればよい。絶縁体４１１１は、例えば、絶縁体２７４と同様の材料および方法で形成すればよい。
【０４２３】  また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０４２４】  また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０４２５】  有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０４２６】  なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
【０４２７】  ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０４２８】  無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０４２９】  発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０４３０】  表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０４３１】  隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０４３２】  発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０４３３】  発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０４３４】  充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【０４３５】  シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【０４３６】  また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０４３７】  また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０４３８】  表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【０４３９】  第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０４４０】  また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０４４１】  また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０４４２】  また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０４４３】  上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、表示装置の信頼性をさらに高めることができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
【０４４４】＜表示モジュール＞
上述したＯＳトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図２４に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
【０４４５】  本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
【０４４６】  上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
【０４４７】  タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセンサ６００４を省略することができる。
【０４４８】  バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
【０４４９】  フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
【０４５０】  プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
【０４５１】  また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４５２】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０４５３】（実施の形態７）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図２５に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
【０４５４】＜電子機器・システム＞
本発明の一態様に係るＧＰＵ又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
【０４５５】  本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０４５６】  本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０４５７】  本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２５に、電子機器の例を示す。
【０４５８】［携帯電話］
図２５（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
【０４５９】  情報端末５５００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
【０４６０】［情報端末］
図２５（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
【０４６１】  デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
【０４６２】  なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図２５（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
【０４６３】［電化製品］
図２５（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
【０４６４】  電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
【０４６５】  本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【０４６６】［ゲーム機］
図２５（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
【０４６７】  携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
【０４６８】  更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
【０４６９】  本来、ゲームの進行、ゲーム上に登場する人物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻などに応じて、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
【０４７０】  また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
【０４７１】  図２５（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【０４７２】［移動体］
本発明の一態様のＧＰＵ又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
【０４７３】  図２５（Ｅ１）は移動体の一例である自動車５７００を示し、図２５（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図２５（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
【０４７４】  表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定など、その他様々な情報を表示することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
【０４７５】  表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
【０４７６】  本発明の一態様のＧＰＵ又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車５７００の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
【０４７７】  なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
【０４７８】［放送システム］
本発明の一態様のＧＰＵ又はチップは、放送システムに適用することができる。
【０４７９】  図２５（Ｆ）は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図２５（Ｆ）は、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない。）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
【０４８０】  図２５（Ｆ）では、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
【０４８１】  電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図２５（Ｆ）に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
【０４８２】  上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
【０４８３】  上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
【０４８４】  また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
【０４８５】  本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
【０４８６】  本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０４８７】  本実施例では、トランジスタ９００の周囲にダミーパターン９００Ｄ（ダミーパターン９０５Ｄ、ダミーパターン９３０Ｄ、ダミーパターン９６０Ｄ、ダミーパターン９４８Ｄ、およびダミーパターン９４６Ｄ）を配置した半導体装置を作製し、トランジスタ９００の電気特性の測定を行った。なお、トランジスタ９００のチャネル長は６０ｎｍ、チャネル幅は６０ｎｍとした。なお、同一工程にて、４個のトランジスタ９００を形成した。【０４８８】  トランジスタ９００、およびダミーパターン９００Ｄの模式図を図２６に示す。図２６の最左列において、上段ではトランジスタ９００の上面模式図、および下段ではＬ長方向の模式図を示す。トランジスタ９００は、少なくとも、第１のゲートとして機能する導電体９６０と、第２のゲートとして機能する導電体９０５と、チャネルが形成される領域（以下、チャネル形成領域ともいう）を有する酸化物９３０と、酸化物９３０と電気的に接続する導電体９４６（導電体９４６ｓ、および導電体９４６ｄ）と、導電体９４６と電気的に接続する導電体９４８（導電体９４８ｓ、および導電体９４８ｄ）と、を有する。【０４８９】  また、ダミーパターン９００Ｄは、導電体９０５Ｄ、酸化物９３０Ｄ、導電体９６０Ｄ、導電体９４８Ｄ、および導電体９４６Ｄの少なくとも一つを有する。具体的に、図２６の右から１列目乃至５列目の下段に、導電体９０５Ｄ、酸化物９３０Ｄ、導電体９６０Ｄ、導電体９４８Ｄ、および導電体９４６ＤのＬ長方向の模式図を示す。また、図２６の右から１列目乃至５列目の上段には、導電体９０５Ｄ、酸化物９３０Ｄ、導電体９６０Ｄ、導電体９４８Ｄ、および導電体９４６Ｄを、トランジスタ９００の周囲に配置した場合のレイアウトの模式図を示す。【０４９０】  なお、ダミーパターン９００Ｄが有する構造体は、トランジスタ９００が有する構造体と同一工程、および形状で作製した。例えば、導電体９０５Ｄは、導電体９０５と同一工程で形成され、同一の形状を有する。酸化物９３０Ｄ、導電体９６０Ｄ、導電体９４８Ｄ、および導電体９４６Ｄも同様に、酸化物９３０、導電体９６０、導電体９４８、および導電体９４６と、それぞれ同一の工程で形成され、同一の形状を有する。【０４９１】  本実施例では、導電体９０５Ｄ、酸化物９３０Ｄ、導電体９６０Ｄ、導電体９４８Ｄ、および導電体９４６Ｄを組み合わせ、１９種のダミーパターン９００Ｄを作製した。また、トランジスタ９００の周囲に、同一構造のダミーパターン９００Ｄを配置し、１９個の半導体装置を作製した。また、比較例としてダミーパターン９００Ｄを設けていない半導体装置を作製した。【０４９２】  なお、半導体装置は、ダミーパターン９００Ｄをトランジスタ９００とみなした場合に、トランジスタ９００の密度が０．８８個／μｍ２となるようにした。【０４９３】  また、下表には、トランジスタ９００、およびダミーパターン９００Ｄの構造体に用いた材料を示す。【０４９４】
【表１】
2019171198.tif 000003
【０４９５】＜試料の作製方法＞
以下に、トランジスタ９００の作製方法を説明する。【０４９６】  導電体９０５は、スパッタリング法により、タングステン膜を成膜し、加工することにより形成した。【０４９７】  酸化物９３０は、４層からなる積層構造とした。第１の酸化物として、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜した。続いて、第１の酸化物上に、第２の酸化物として、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜した。なお、第１の酸化物と第２の酸化物とは、連続成膜した。【０４９８】  第２の酸化物上に、第３の酸化物として、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜した。続いて、第３の酸化物上に、第４の酸化物として、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜した。なお、第３の酸化物と第４の酸化物とは、連続成膜した。【０４９９】  導電体９６０は、ＣＶＤ法により、窒化チタン膜、およびタングステン膜を連続成膜し、加工することにより形成した。【０５００】  導電体９４６は、ＣＶＤ法により、窒化チタン膜、およびタングステン膜を連続成膜し、加工することにより形成した。【０５０１】  導電体９４８は、スパッタリング法により、タングステン膜を成膜し、加工することにより形成した。【０５０２】  以上の工程より、トランジスタ９００、およびダミーパターン９００Ｄを作製した。【０５０３】＜トランジスタの電気特性＞
次に、１９個の半導体装置がそれぞれ有するトランジスタ９００の電気特性として、Ｉｄ−Ｖｇ特性および電界効果移動度（以下、まとめて電気特性ともいう）を測定した。【０５０４】  ここで、図２７、および図２８の１段目、および３段目には、各半導体装置が有するダミーパターン９００ＤのＬ長方向の模式図を示す。また、図２７、および図２８の２段目、および４段目に、１９個の半導体装置が、それぞれ有する６個のトランジスタに対し、Ｉｄ−Ｖｇ特性の初期特性、および電界効果移動度を示す。【０５０５】  なお、１段目に示すダミーパターン９００Ｄが有する半導体装置の電気特性のグラフを２段目に、３段目に示すダミーパターン９００Ｄが有する半導体装置の電気特性のグラフを４段目に、示した。また、図２７の上段、かつ最左端では、比較例としてダミーパターン９００Ｄを設けていない半導体装置の電気特性を示す。【０５０６】  なお、Ｉｄ−Ｖｇ特性の測定では、トランジスタ９００の導電体９６０に印加する電位（以下、ゲート電位（Ｖｇ）ともいう）を、第１の値から第２の値まで変化させたときの、導電体９４６ｓと導電体９４６ｄとの間の電流（以下、ドレイン電流（Ｉｄ）ともいう）の変化を測定する。【０５０７】  ここでは、導電体９４６ｓに印加する電位（以下、ソース電位Ｖｓともいう）と導電体９４６ｄに印加する電位（以下、ドレイン電位Ｖｄともいう）との差である電圧（以下、ドレイン電圧ともいう）を＋０．１Ｖ、または＋１．２Ｖとし、ソース電位とゲート電位と差である電圧（以下、ゲート電圧ともいう）を−４．０Ｖから＋４．０Ｖまで変化させたときのドレイン電流（Ｉｄ）の変化を測定した。【０５０８】  なお、本測定においては、第２のゲート電極（バックゲート電極）として機能する導電体９０５の電位（以下、バックゲート電位（Ｖｂｇ）ともいう）を、０．００Ｖとした。【０５０９】  また、電気特性のグラフにおいて、一点鎖線はＶｄが１．２Ｖの時のＩｄ、実線は、Ｖｄが０．１Ｖの時のＩｄを示す。また、破線は、電界効果移動度を示す。なお、電気特性のグラフにおいて、第１縦軸がＩｄ［Ａ］を、第２縦軸が電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）を、横軸がＶｇ［Ｖ］を、それぞれ表す。また、電界効果移動度については、Ｖｄを１．２Ｖとして測定した値から算出した。【０５１０】  図２７、および図２８に示す結果より、トランジスタ９００の周囲に、ダミーパターン９００Ｄを配置することで、トランジスタ９００の電気特性が変化することがわかった。特に、電界効果移動度において、ダミーパターン９００Ｄの有無、または構造による影響が、顕著であった。【０５１１】  以上より、ダミーパターン９００Ｄを配置することで、トランジスタ９００の電気特性を制御することが可能であると推察できた。【０５１２】  本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【実施例２】
【０５１３】  本実施例では、トランジスタ８００の周囲にダミーパターン８００Ｄを配置した半導体装置を作製し、トランジスタ８００の電気特性の測定を行った。なお、トランジスタ８００のチャネル長の設計値は６０ｎｍ、チャネル幅の設計値は６０ｎｍとした。【０５１４】  本実施例で作製した半導体装置として、トランジスタ８００の周囲に配置したダミーパターン８００Ｄのレイアウトが異なる４種の半導体装置（試料２Ａ、試料２Ｂ、試料２Ｃ、および試料２Ｄ）を作製した。また、トランジスタ８００、およびダミーパターン８００Ｄとして、図１０で説明したトランジスタ２００Ｂ２を作製した。【０５１５】  なお、ダミーパターン８００Ｄが有する構造体は、トランジスタ８００が有する構造体と同一工程、および形状で作製した。【０５１６】  ここで、試料２Ａ、および試料２Ｃは、ダミーパターン８００Ｄをトランジスタ８００とみなした場合に、トランジスタ８００の密度が０．８８個／μｍ２となるようにした。また、試料２Ｂは、同様にダミーパターン８００Ｄをトランジスタ８００とみなした場合に、トランジスタ８００の密度が２．０個／μｍ２となるようにした。また、試料２Ｄは、ダミーパターン８００Ｄをトランジスタ８００とみなした場合に、トランジスタ８００の密度が２．９個／μｍ２となるようにした。【０５１７】  さらに、試料２Ａ、および試料２Ｂは、トランジスタ８００と、ダミーパターン８００Ｄとの間に、スペースを有するレイアウトとした。一方、試料２Ｃ、および試料２Ｄは、トランジスタ８００と、ダミーパターン８００Ｄとの間に、スペースを有さないレイアウトとした。【０５１８】  また、試料２Ｂ、および試料２Ｄは、トランジスタ８００またはダミーパターン８００Ｄを高密度に配置するために、トランジスタ８００とダミーパターン８００Ｄとが短絡したレイアウトとした。なお、本実施例における短絡とは、トランジスタ８００とダミーパターン８００Ｄとの導電体２６０、および導電体２０５とが、同一の構造体からなるものとする。【０５１９】＜試料の作製方法＞
以下に、トランジスタ８００、およびダミーパターン８００Ｄの作製方法を説明する。【０５２０】  酸化物２３０として、４層からなる積層構造とした。酸化物２３０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜した。続いて、酸化物２３０ｂとして、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜した。なお、酸化物２３０ａと酸化物２３０ｂとは、連続成膜した。【０５２１】  酸化物２３０ｂ上に、酸化物２３０ｃの第１の層として、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜した。続いて、酸化物２３０ｃの第１の層に、酸化物２３０ｃの第２の層として、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法により、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜した。なお、酸化物２３０ｃの第１の層と酸化物２３０ｃの第２の層とは、連続成膜した。【０５２２】  以上の工程より、トランジスタ８００、およびダミーパターン８００Ｄを作製した。【０５２３】＜トランジスタの電気特性＞
次に、１９個の半導体装置がそれぞれ有するトランジスタ８００の電気特性として、Ｉｄ−Ｖｇ特性および電界効果移動度（以下、まとめて電気特性ともいう）を測定した。【０５２４】  なお、Ｉｄ−Ｖｇ特性の測定では、トランジスタ８００のゲート電極として機能する導電体２６０に印加する電位（以下、ゲート電位（Ｖｇ）ともいう）を、第１の値から第２の値まで変化させたときの、導電体２４２ｓと導電体２４２ｄとの間の電流（以下、ドレイン電流（Ｉｄ）ともいう）の変化を測定する。【０５２５】  ここでは、導電体２４２ｓに印加する電位（以下、ソース電位Ｖｓともいう）と導電体２４２ｄに印加する電位（以下、ドレイン電位Ｖｄともいう）との差である電圧（以下、ドレイン電圧ともいう）を＋０．１Ｖ、または＋１．２Ｖとし、ソース電位とゲート電位と差である電圧（以下、ゲート電圧ともいう）を−４．０Ｖから＋４．０Ｖまで変化させたときのドレイン電流（Ｉｄ）の変化を測定した。【０５２６】  なお、本測定においては、第２のゲート電極（バックゲート電極）として機能する導電体２０５の電位（以下、バックゲート電位（Ｖｂｇ）ともいう）を、０．００Ｖとした。【０５２７】  また、電気特性のグラフにおいて、第１縦軸がＩｄ［Ａ］を、第２縦軸が電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）を、横軸がＶｇ［Ｖ］を、それぞれ表す。また、電界効果移動度については、Ｖｄを１．２Ｖとして測定した値から算出した。【０５２８】  図２９の１段目には、試料２Ａ乃至試料２Ｄのレイアウトを表す平面図を示す。また、図２９の２段目には、各試料のＩｄ−Ｖｇ特性の初期特性、および電界効果移動度を示す。なお、電気特性のグラフにおいて、一点鎖線はＶｄが１．２Ｖの時のＩｄ、実線は、Ｖｄが０．１Ｖの時のＩｄを示す。また、破線は、電界効果移動度を示す。【０５２９】＜トランジスタの信頼性＞
次に、トランジスタの信頼性を調べるために、試料２Ａ乃至試料２Ｄが有する複数のトランジスタのうち任意の一に対し、ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験を行った。ＧＢＴストレス試験は信頼性試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、評価することができる。【０５３０】  ＧＢＴストレス試験では、トランジスタが形成されている基板を一定の温度に維持し、トランジスタのソース電位とドレイン電位を同電位とし、第１のゲート電位にはソース電位及びドレイン電位とは異なる電位を一定時間与える。本実施例では、試料２Ａ乃至試料２Ｄが形成されている基板の温度を１５０度に維持することで、加速試験を行った。また、トランジスタのソース電位とドレイン電位を０．００Ｖとし、第１のゲート電位を＋３．６３Ｖとした。【０５３１】  なお、ＧＢＴストレス試験において、任意の時間が経過した際に、上述の条件にて、Ｉｄ−Ｖｇ特性を測定した。なお、バックゲート電位は、０．００Ｖに設定した。【０５３２】  また、ＧＢＴストレス試験は１２時間経過後に停止した。具体的には、各電極に電位を印加することを停止し、基板の温度を１５０度に維持したまま、任意の時間が経過した際に、上述の条件にて、Ｉｄ−Ｖｇ特性を測定した。【０５３３】  本実施例でのＧＢＴストレス試験の結果を図３０に示す。図３０の一段目には、各試料のＩｄ−Ｖｇ特性の初期特性（実線）、１２時間経過した際のＩｄ−Ｖｇ特性（一点鎖線）、および試験開始から１４時間後であるＧＢＴストレス試験を停止させた２時間後のＩｄ−Ｖｇ特性（破線）を示す。【０５３４】  また、図３０の２段目には、ＧＢＴストレス試験の結果を示す。なお、トランジスタの電気特性の変動量の指標として、トランジスタのしきい値電圧（以下、Ｖｓｈともいう）の経時変化（以下、ΔＶｓｈともいう）を用いた。なお、Ｖｓｈとは、Ｉｄ−Ｖｇ特性において、Ｉｄ＝１．０×１０−１２［Ａ］の時のＶｇの値と定義する。ここで、ΔＶｓｈは、例えば、ストレス試験の開始時のＶｓｈが＋０．５０Ｖであり、ストレス試験開始後の１００ｓｅｃ経過時のＶｓｈが、−０．５５Ｖであったとすると、ストレス１００ｓｅｃ経過時のΔＶｓｈは、−１．０５Ｖとなる。【０５３５】  図２９、および図３０に示す結果より、トランジスタ８００の周囲に、ダミーパターン８００Ｄを配置することで、トランジスタ８００の電気特性が変化することがわかった。【０５３６】  以上より、ダミーパターン８００Ｄを配置することで、トランジスタ８００の電気特性を制御することが可能であると推察できた。【０５３７】  本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０５３８】１０  基板、１１  領域、１２  領域、１３  構造体、１４  堆積膜、１５  膜、１６  素子、１７  マスク、１８  ダミー素子、１９  プラズマ、１００ｓｅｃ  ストレス、１１０  ＢＳ・、２００  トランジスタ、２００Ａ  トランジスタ、２００Ｂ  トランジスタ、２００Ｂ２  トランジスタ、２００Ｃ  トランジスタ、２００Ｄ  トランジスタ、２０３  導電体、２０５  導電体、２０５ａ  導電体、２０５ｂ  導電体、２１０  絶縁体、２１２  絶縁体、２１４  絶縁体、２１６  絶縁体、２２０  絶縁体、２２２  絶縁体、２２４  絶縁体、２３０  酸化物、２３０ａ  酸化物、２３０ｂ  酸化物、２３０ｃ  酸化物、２３１  領域、２３１ｄ  領域、２３１ｓ  領域、２４０  導電体、２４０ｄ  導電体、２４０ｓ  導電体、２４２  導電体、２４２ｓ  導電体、２４２ｄ  導電体、２４２ｄ  導電体、２４２ｓ  導電体、２４４  絶縁体、２４５  絶縁体、２４６  プラグ、２４６ｂ  プラグ、２４６ｄ  プラグ、２４６ｓ  プラグ、２４６ｔ  プラグ、２５０  絶縁体、２５２  金属酸化物、２６０  導電体、２６０ａ  導電体、２６０ｂ  導電体、２７０  絶縁体、２７１  絶縁体、２７３  絶縁体、２７４  絶縁体、２７５  絶縁体、２７６  絶縁体、２７６ｓ  絶縁体、２７６ｄ  絶縁体、２８０  絶縁体、２８２  絶縁体、２８４  絶縁体
【図１】
2019171198.tif 000004
【図２】
2019171198.tif 000005
【図３】
2019171198.tif 000006
【図４】
2019171198.tif 000007
【図５】
2019171198.tif 000008
【図６】
2019171198.tif 000009
【図７】
2019171198.tif 000010
【図８】
2019171198.tif 000011
【図９】
2019171198.tif 000012
【図１０】
2019171198.tif 000013
【図１１】
2019171198.tif 000014
【図１２】
2019171198.tif 000015
【図１３】
2019171198.tif 000016
【図１４】
2019171198.tif 000017
【図１５】
2019171198.tif 000018
【図１６】
2019171198.tif 000019
【図１７】
2019171198.tif 000020
【図１８】
2019171198.tif 000021
【図１９】
2019171198.tif 000022
【図２０】
2019171198.tif 000023
【図２１】
2019171198.tif 000024
【図２２】
2019171198.tif 000025
【図２３】
2019171198.tif 000026
【図２４】
2019171198.tif 000027
【図２５】
2019171198.tif 000028
【図２６】
2019171198.tif 000029
【図２７】
2019171198.tif 000030
【図２８】
2019171198.tif 000031
【図２９】
2019171198.tif 000032
【図３０】
2019171198.tif 000033
【国際調査報告】
2019171198.tif 000034
2019171198.tif 000035
2019171198.tif 000036
2019171198.tif 000037