(57)【要約】  参照信号を用いてＡＤ変換を行う固体撮像素子において、参照信号を生成する回路の消費電力を低減する。  画素部は、入射光の光量に基づいた画素信号を出力する。参照信号供給部は、第一の参照信号、および、第二の参照信号を生成する。比較部は、画素信号および第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、第二の参照信号が入力される第二の差動対トランジスタを含む。カウンタ部は、比較部の信号に基づいてカウントする。
2020031439.tif 000002
【特許請求の範囲】
【請求項１】
入射光の光量に基づいた画素信号を出力する画素部と、
第一の参照信号、および、第二の参照信号を生成する参照信号供給部と、
画素信号および前記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、前記第二の参照信号が入力される第二の差動対トランジスタを含む比較部と、
前記比較部の信号に基づいてカウントするカウンタ部と
を具備する固体撮像素子。
【請求項２】
前記比較部は、
前記第一の参照信号のと前記画素信号との差分を分圧した信号を比較対象信号として前記第一の差動対トランジスタに供給する入力側分圧回路をさらに備え、
前記第一および第二の差動対トランジスタを含む差動アンプは、前記比較対象信号と前記第二の参照信号との差分を増幅して比較結果として前記カウンタ部に出力する
を備える請求項１記載の固体撮像素子。
【請求項３】
前記比較部は、前記第二参照信号と所定の固定電位との差分を分圧した信号を前記第二の差動対トランジスタに供給する参照側分圧回路をさらに備え、
前記差動アンプは、前記比較対象信号と前記参照側分圧回路により分圧された信号との差分を増幅する
請求項２記載の固体撮像素子。
【請求項４】
前記比較部は、前記比較結果を増幅して前記カウンタに出力する出力アンプをさらに備える
請求項２記載の固体撮像素子。
【請求項５】
前記比較部は、前記比較結果の振幅を制限して前記出力アンプに供給する振幅制限部をさらに備える
請求項４記載の固体撮像素子。
【請求項６】
前記振幅制限部は、
互いに異なるバイアス電圧を供給する一対のバイアス電圧供給部と、
前記一対のバイアス電圧供給部の間に直列に挿入された一対のダイオードと
を備え、
前記差動アンプの出力端子と前記出力アンプの入力端子とは、前記一対のダイオードの接続点に共通に接続される
請求項５記載の固体撮像素子。
【請求項７】
前記振幅制限部は、
直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、
互いに異なるバイアス電圧を前記Ｐ型トランジスタおよびＮ型トランジスタのそれぞれのゲートに供給する一対のバイアス電圧供給部と
を備え、
前記差動アンプの出力端子と前記出力アンプの入力端子とは、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの接続点に共通に接続される
請求項５記載の固体撮像素子。
【請求項８】
前記振幅制限部は、
電源端子に接続された電源側電流源と、
前記電源側電流源にソースおよびドレインの一端が接続されたゲート接地トランジスタと、
前記ゲート接地トランジスタのゲートに所定のバイアス電圧を供給するバイアス電圧供給部と、
前記ゲート接地トランジスタのソースおよびドレインの他端と接地端子との間に挿入された接地側電流源と
を備え、
前記電源側電流源および前記接地側電流源の一方と前記ゲート接地トランジスタのソースとの接続点が前記差動アンプの出力端子に接続され、前記電源側電流源および前記接地側電流源の他方と前記ゲート接地トランジスタのドレインとの接続点が前記出力アンプの入力端子に接続される請求項５記載の固体撮像素子。
【請求項９】
前記振幅制限部は、
前記電源側電流源および前記接地側電流源の一方と前記ゲート接地トランジスタのソースとの接続点と、前記差動アンプの出力端子との間の経路を開閉する入力側スイッチと、
前記電源側電流源および前記接地側電流源の他方と前記ゲート接地トランジスタのドレインとの接続点と、前記接地端子との間の経路を開閉する出力側スイッチと
をさらに備え、前記入力側スイッチおよび前記出力側スイッチの一方が開状態の場合には他方が閉状態に移行する
請求項８記載の固体撮像素子。
【請求項１０】
前記参照信号供給部は、
所定の選択信号に従って第１および第２の出力端子の一方から所定電流を出力する複数の選択回路と、
前記複数の選択回路のそれぞれの前記第１の出力端子に一端が共通に接続された第１の抵抗と、
前記複数の選択回路のそれぞれの前記第２の出力端子に一端が共通に接続された第２の抵抗と
を備え、
前記第１の抵抗の前記一端から前記第一参照信号が出力され、前記第２の抵抗の前記一端から前記第二のの参照信号が出力される
請求項１記載の固体撮像素子。
【請求項１１】
前記選択回路は、
前記所定電流を供給する電流源と、
前記電流源に共通に接続された第１および第２の選択トランジスタと、
前記選択信号を反転させて前記第１および第２の選択トランジスタの一方のゲートに供給するインバータと、
前記第１の選択トランジスタと前記第１の出力端子との間に直列に挿入された第１のカスコードトランジスタと、
前記第２の選択トランジスタと前記第２の出力端子との間に直列に挿入された第２のカスコードトランジスタと
を備え、
前記第１および第２の選択トランジスタの他方のゲートには前記選択信号が入力され、前記第１および第２のカスコードトランジスタのそれぞれのゲートには、所定のバイアス電圧が印加される
請求項１０記載の固体撮像素子。
【請求項１２】
光電変換により前記入力信号を生成する画素をさらに具備し、
前記画素は、所定の受光基板に配置され、
前記参照信号供給部、前記比較部および前記カウンタ部は、前記受光基板に積層された所定の回路基板に配置される
請求項１記載の固体撮像素子。
【請求項１３】
入射光の光量に基づいた画素信号を出力する画素部と、
第一の参照信号、および、第二の参照信号を生成する参照信号供給部と、
画素信号および前記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、前記第二の参照信号が入力される第二の差動対トランジスタを含む比較部と、
前記比較部の信号に基づいてカウントするカウンタ部と、
前記カウンタの計数値を示すデジタル信号を処理する信号処理部と
を具備する撮像装置。
【請求項１４】
第一の参照信号、および、第二の参照信号を生成する参照信号供給手順と、
入射光の光量に基づいた画素信号および前記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、前記第二の参照信号が入力される第二の差動対トランジスタを含む比較手順と、
前記比較手順により生成された信号に基づいてカウントするカウンタ手順と
を具備する固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、比較器およびカウンタを用いてアナログ信号をデジタル信号に変換する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、固体撮像素子においては、その構造が簡易であるために、シングルスロープ方式のアナログデジタル変換器（ＡＤＣ：Analog to Digital Converter）が広く用いられている。このシングルスロープ方式のＡＤＣは、比較器およびカウンタからなり、比較器は、変換対象の入力信号と所定の参照信号とを比較する。また、そのＡＤＣ内のカウンタは、比較器の比較結果が反転するまでの期間に亘って計数値を計数し、その計数値を示すデジタル信号を出力する。参照信号としては、ランプ信号などが用いられる。そのランプ信号の振幅が大きいほど、ＡＤＣの分解能仕様によって決まるデジタル信号の範囲に対応する入力信号のフルスケールが大きくなる。例えば、列ごとにＡＤＣを配置し、ＤＡＣ（Digital to Analog Converter）がシングルエンド信号を参照信号として生成して、それらをＡＤＣに供給する固体撮像素子が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２９６４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、列ごとのＡＤＣにより、１行分のアナログ信号を同時にＡＤ変換することができる。しかしながら、参照信号を生成するためのＤＡＣの消費電力を低減することが困難である。例えば、参照信号の振幅を小さくすることで、ＤＡＣの出力電圧の最大値も小さくし、これによって電源電圧も下げることでＤＡＣの消費電力を低減しようとしても、ＤＡＣが出力する参照信号のフルスケールとノイズ実効値の比（ＰＳＮＲ：Peak Signal-to-Noise Ratio）を維持するための消費電流増分が電源電圧を減らした効果を相殺してしまうからである。【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、参照信号を用いてＡＤ変換を行う固体撮像素子において、参照信号を生成する回路の消費電力を低減することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光の光量に基づいた画素信号を出力する画素部と、第一の参照信号、および、第二の参照信号を生成する参照信号供給部と、画素信号および上記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、上記第二の参照信号が入力される第二の差動対トランジスタを含む比較部と、上記比較部の信号に基づいてカウントするカウンタ部とを具備する固体撮像素子、および、その制御方法である。これにより、第一および第二の参照信号と入力信号とから比較結果が生成されるという作用をもたらす。【０００７】
また、この第１の側面において、上記比較部部は、上記第一の参照信号と上記画素信号との差分を分圧した信号を比較対象信号として上記第一の差動対トランジスタに供給する入力側分圧回路をさらに備え、上記第一および第二の差動対トランジスタを含む差動アンプは、上記比較対象信号と上記第二の参照信号との差分を増幅して上記比較結果として上記カウンタ部に出力してもよい。これにより、第一の参照信号と画素信号との差分を分圧した信号が第二参照信号と比較されるという作用をもたらす。【０００８】
また、この第１の側面において、上記比較部は、上記第二参照信号と所定の固定電位との差分を分圧した信号を上記第二の差動対トランジスタに供給する参照側分圧回路をさらに備え、上記差動アンプは、上記比較対象信号と上記参照側分圧回路により分圧された信号との差分を増幅してもよい。これにより、差動対称性の高い第一および第二参照信号が供給されるという作用をもたらす。【０００９】
また、この第１の側面において、上記比較部は、上記比較結果を増幅して上記カウンタに出力する出力アンプをさらに備えてもよい。これにより、増幅された信号によってカウンタ以降の回路が駆動されるという作用をもたらす。【００１０】
また、この第１の側面において、上記比較部は、上記比較結果の振幅を制限して上記出力アンプに供給する振幅制限部をさらに備えてもよい。これにより、比較結果の振幅が制限されるという作用をもたらす。【００１１】
また、この第１の側面において、上記振幅制限部は、互いに異なるバイアス電圧を供給する一対のバイアス電圧供給部と、上記一対のバイアス電圧供給部の間に直列に挿入された一対のダイオードとを備え、上記差動アンプの出力端子と上記出力アンプの入力端子とは、上記一対のダイオードの接続点に共通に接続されてもよい。これにより、上限値から下限値までの範囲内に振幅が制限されるという作用をもたらす。【００１２】
また、この第１の側面において、上記振幅制限部は、直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、互いに異なるバイアス電圧を上記Ｐ型トランジスタおよびＮ型トランジスタのそれぞれのゲートに供給する一対のバイアス電圧供給部とを備え、上記差動アンプの出力端子と上記出力アンプの入力端子とは、上記Ｐ型トランジスタおよび上記Ｎ型トランジスタの接続点に共通に接続されてもよい。これにより、上限値から下限値までの範囲内に振幅が制限されるという作用をもたらす。【００１３】
また、この第１の側面において、上記振幅制限部は、電源端子に接続された電源側電流源と、上記電源側電流源にソースおよびドレインの一端が接続されたゲート接地トランジスタと、上記ゲート接地トランジスタのゲートに所定のバイアス電圧を供給するバイアス電圧供給部と、上記ゲート接地トランジスタのソースおよびドレインの他端と接地端子との間に挿入された接地側電流源とを備え、上記電源側電流源および上記接地側電流源の一方と上記ゲート接地トランジスタのソースとの接続点が上記差動アンプの出力端子に接続され、上記電源側電流源および上記接地側電流源の他方と上記ゲート接地トランジスタのドレインとの接続点が上記出力アンプの入力端子に接続されてもよい。これにより、下限値を超える範囲内に振幅が制限されるという作用をもたらす。【００１４】
また、この第１の側面において、上記振幅制限部は、上記電源側電流源および上記接地側電流源の一方と上記ゲート接地トランジスタのソースとの接続点と、上記差動アンプの出力端子との間の経路を開閉する入力側スイッチと、上記電源側電流源および上記接地側電流源の他方と上記ゲート接地トランジスタのドレインとの接続点と、上記接地端子との間の経路を開閉する出力側スイッチとをさらに備え、上記入力側スイッチおよび上記出力側スイッチの一方が開状態の場合には他方が閉状態に移行してもよい。これにより、オートゼロ動作中に差動アンプの出力が遮断されるという作用をもたらす。【００１５】
また、この第１の側面において、上記参照信号供給部は、所定の選択信号に従って第１および第２の出力端子の一方から所定電流を出力する複数の選択回路と、上記複数の選択回路のそれぞれの上記第１の出力端子に一端が共通に接続された第１の抵抗と、上記複数の選択回路のそれぞれの上記第２の出力端子に一端が共通に接続された第２の抵抗と
を備え、上記第１の抵抗の上記一端から上記第一参照信号が出力され、上記第２の抵抗の上記一端から上記第二の参照信号が出力されてもよい。これにより選択信号に従って第一および第二の参照信号が生成されるという作用をもたらす。【００１６】
また、この第１の側面において、上記選択回路は、上記所定電流を供給する電流源と、上記電流源に共通に接続された第１および第２の選択トランジスタと、上記選択信号を反転させて上記第１および第２の選択トランジスタの一方のゲートに供給するインバータと、上記第１の選択トランジスタと上記第１の出力端子との間に直列に挿入された第１のカスコードトランジスタと、上記第２の選択トランジスタと上記第２の出力端子との間に直列に挿入された第２のカスコードトランジスタとを備え、上記第１および第２の選択トランジスタの他方のゲートには上記選択信号が入力され、上記第１および第２のカスコードトランジスタのそれぞれのゲートには、所定のバイアス電圧が印加されてもよい。これにより、ＤＡＣ出力の精度が向上するという作用をもたらす。【００１７】
また、この第１の側面において光電変換により上記入力信号を生成する画素をさらに具備し、上記画素は、所定の受光基板に配置され、上記参照信号供給部、上記比較部および上記カウンタ部は、上記受光基板に積層された所定の回路基板に配置されてもよい。これにより、基板当たりの回路規模が削減されるという作用をもたらす。【００１８】
また、本技術の第２の側面は、入射光の光量に基づいた画素信号を出力する画素部と、第一の参照信号、および、第二の参照信号を生成する参照信号供給部と、画素信号および上記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、上記第二の参照信号が入力される第二の差動対トランジスタを含む比較部と、上記比較部の信号に基づいてカウントするカウンタ部と、上記カウンタ部の計数値を示すデジタル信号を処理する信号処理部とを具備する撮像装置である。これにより、第一および第二の参照信号と入力信号とから比較結果が生成され、その比較結果から生成されたデジタル信号が処理されるという作用をもたらす。
【発明の効果】
【００１９】
本技術によれば、参照信号を用いてＡＤ変換を行う固体撮像素子において、参照信号を生成する回路の消費電力を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２０】
【図１】本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図３】本技術の第１の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。
【図４】本技術の第１の実施の形態におけるＤＡＣおよびＡＤＣの一構成例を示すブロック図である。
【図５】本技術の第１の実施の形態における比較器の一構成例を示す回路図である。
【図６】本技術の第１の実施の形態における差動アンプの一構成例を示す回路図である。
【図７】本技術の第１の実施の形態における接続を変更した差動アンプの一構成例を示す回路図である。
【図８】本技術の第１の実施の形態におけるトランジスタの極性を変更した差動アンプの一構成例を示す回路図である。
【図９】本技術の第１の実施の形態におけるＤＡＣの一構成例を示す回路図である。
【図１０】本技術の第１の実施の形態における選択回路の一構成例を示す回路図である。
【図１１】本技術の第１の実施の形態における参照信号の変動の一例を示すタイミングチャートである。
【図１２】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。
【図１３】本技術の第２の実施の形態における固体撮像素子の積層構造の一例を示す図である。
【図１４】本技術の第３の実施の形態における比較器の一構成例を示す回路図である。
【図１５】本技術の第３の実施の形態における差動アンプおよび出力アンプの一構成例を示す回路図である。
【図１６】本技術の第４の実施の形態における比較器の一構成例を示す回路図である。
【図１７】本技術の第４の実施の形態における振幅制限部の一構成例を示す回路図である。
【図１８】本技術の第４の実施の形態の第１の変形例における振幅制限部の一構成例を示す回路図である。
【図１９】本技術の第４の実施の形態の第２の変形例における振幅制限部の一構成例を示す回路図である。
【図２０】本技術の第４の実施の形態の第３の変形例における振幅制限部の一構成例を示す回路図である。
【図２１】本技術の第５の実施の形態における選択回路の一構成例を示す回路図である。
【図２２】本技術の第６の実施の形態における比較器の一構成例を示す回路図である。
【図２３】本技術の第６の実施の形態におけるＤＡＣの一構成例を示す回路図である。
【図２４】本技術の第６の実施の形態における参照信号の変動の一例を示すタイミングチャートである。
【図２５】車両制御システムの概略的な構成例を示すブロック図である。
【図２６】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００２１】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（一対の参照信号を比較器に供給する例）
２．第２の実施の形態（積層構造において一対の参照信号を比較器に供給する例）
３．第３の実施の形態（一対の参照信号を比較器に供給し、比較器内に２段のアンプを配置する例）
４．第４の実施の形態（一対の参照信号を比較器に供給し、比較結果の振幅を制限する例）
５．第５の実施の形態（一対の参照信号を比較器に供給し、ＤＡＣ内にカスコードトランジスタを追加する例）
６．第６の実施の形態（差動対称性の高い一対の参照信号を比較器に供給する例）
７．移動体への応用例
【００２２】
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
【００２３】
光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、光電変換により画像データを生成するものである。この固体撮像素子２００は、画像データを生成し、ＤＳＰ回路１２０に信号線２０９を介して供給する。
【００２４】
ＤＳＰ回路１２０は、画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。なお、ＤＳＰ回路１２０は、特許請求の範囲に記載の信号処理部の一例である。
【００２５】
表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
【００２６】
バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
【００２７】
フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
【００２８】
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、行選択部２１０、タイミング制御部２２０、ＤＡＣ２３０、画素アレイ部２５０、カラム信号処理部２６０および水平転送走査部２７０を備える。これらの回路は、単一の半導体基板に配置される。画素アレイ部２５０には、複数の画素２５１が二次元格子状に配列される。以下、水平方向に配列された画素２５１の集合を「行」と称し、垂直方向に配列された画素２５１の集合を「列」と称する。また、画素アレイ部２５０内には、列ごとに垂直方向に垂直信号線２５９が配線される。なお、画素アレイ部２５０は、特許請求の範囲に記載の画素部の一例である。
【００２９】
タイミング制御部２２０は、垂直同期信号ＶＳＹＮＣに同期して、行選択部２１０、ＤＡＣ２３０、カラム信号処理部２６０および水平転送走査部２７０のそれぞれの動作タイミングを制御するものである。
【００３０】
行選択部２１０は、画素アレイ部２５０内の行を順に選択して駆動し、画素信号を出力させるものである。選択された行内の画素２５１のそれぞれは、対応する垂直信号線２５９を介してカラム信号処理部２６０にアナログの画素信号を出力する。
【００３１】
ＤＡＣ２３０は、時間の経過に伴って変動する一対の差動信号を一対の参照信号として生成するものである。例えば、参照信号としてランプ信号が生成される。ＤＡＣ２３０は、生成した一対の参照信号をカラム信号処理部２６０に供給する。なお、ＤＡＣ２３０は、特許請求の範囲に記載の参照信号供給部の一例である。
【００３２】
カラム信号処理部２６０は、列ごとに画素信号に対して、ＡＤ変換やＣＤＳ（Correlated Double Sampling）処理などの処理を行うものである。このカラム信号処理部２６０は、処理後のデジタル信号からなる画像データをＤＳＰ回路１２０に供給する。
【００３３】
水平転送走査部２７０は、列を順に選択して、その列のデジタル信号をカラム信号処理部２６０から出力させるものである。
【００３４】
［カラム信号処理部の構成例］
図３は、本技術の第１の実施の形態におけるカラム信号処理部２６０の一構成例を示すブロック図である。このカラム信号処理部２６０は、定電流源回路２６１およびＡＤ変換部３００を備える。
【００３５】
定電流源回路２６１には、列ごとに定電流源２６２が配置される。それぞれの定電流源２６２は、対応する列の垂直信号線２５９に接続される。
【００３６】
ＡＤ変換部３００には、ＡＤＣ３１０およびラッチ回路３９５からなる組が列ごとに配置される。
【００３７】
ＡＤＣ３１０は、対応する列の垂直信号線２５９を介して入力された画素信号をデジタル信号に変換するものである。このＡＤＣ３１０は、変換後のデジタル信号をラッチ回路３９５に出力する。
【００３８】
ラッチ回路３９５は、対応する列のデジタル信号を保持するものである。このラッチ回路３９５は、保持したデジタル信号を水平転送走査部２７０の制御に従ってＤＳＰ回路１２０へ出力する。
【００３９】
［ＡＤＣの構成例］
図４は、本技術の第１の実施の形態におけるＤＡＣ２３０およびＡＤＣ３１０の一構成例を示すブロック図である。ＡＤＣ３１０は、比較器３２０およびカウンタ３９０を備える。
【００４０】
ＤＡＣ２３０は、一対の差動信号のうち正側の信号を参照信号ＲＭＰｐとして出力し、負側の信号を参照信号ＲＭＰｎとして出力する。これらの参照信号として、例えば、ランプ信号が用いられる。
【００４１】
比較器３２０には、参照信号ＲＭＰｐを基準とした画素信号Ｖｖｓｌの値に応じた比較対象信号を、参照信号ＲＭＰｎと比較するものである。例えば、比較器３２０は、参照信号ＲＭＰｐと画素信号Ｖｖｓｌとの差分を分圧した信号を比較対象信号として生成し、参照信号ＲＭＰｎと比較する。そして、比較器３２０は、比較結果ＣＭＰをカウンタ３９０に供給する。なお、比較器３２０を構成する回路は、特許請求の範囲に記載の比較部の一例である。
【００４２】
カウンタ３９０は、比較結果ＣＭＰが反転するまでの期間に亘って、タイミング制御部２２０からのクロック信号ＣＬＫに同期して計数値を計数するものである。ここで、行選択部２１０は、露光終了の前に、選択した行内の画素２５１が出力する画素信号Ｖｖｓｌの電位をリセットレベルに初期化する。また、行選択部２１０は、露光終了後に、露光量に応じた画素信号Ｖｖｓｌを画素２５１に出力させる。このときの画素信号Ｖｖｓｌの電位は、信号レベルと呼ばれる。なお、カウンタ３９０を構成する回路は、特許請求の範囲に記載のカウンタ部の一例である。
【００４３】
タイミング制御部２２０は、リセットレベルの出力前に、リセット信号ＲＳＴによりカウンタ３９０に計数値を初期化させる。カウンタ３９０は、比較結果ＣＭＰが反転するまでの期間に亘って、クロック信号ＣＬＫに同期して計数値をダウンカウントする。これにより、リセットレベルがＡＤ変換される。
【００４４】
そして、タイミング制御部２２０は、信号レベルの出力直前に、反転信号ＩＮＶにより増分値の極性を反転させる。カウンタ３９０は、比較結果ＣＭＰが反転するまでの間に亘って、クロック信号ＣＬＫに同期して計数値をアップカウントする。これにより、信号レベルがＡＤ変換される。また、計数終了時の計数値は、リセットレベルと信号レベルとの差分を示す。これらの手順により、ＡＤ変換およびＣＤＳ処理が実行される。カウンタ３９０は、計数値を示すデジタル信号Ｄｏｕｔをラッチ回路３９５に出力する。
【００４５】
なお、カウンタ３９０は、リセットレベルの変換時にダウンカウントし、信号レベルの変換時にアップカウントしているが、この構成に限定されない。例えば、カウンタ３９０は、リセットレベルの変換時にアップカウントし、信号レベルの変換時にダウンカウントすることもできる。
【００４６】
また、１つのＤＡＣ２３０が、参照信号ＲＭＰｐおよびＲＭＰｎの両方を生成しているが、一対のＤＡＣを配置し、それらの一方が参照信号ＲＭＰｐを生成し、他方が参照信号ＲＭＰｎを生成する構成であってもよい。
【００４７】
［比較器の構成例］
図５は、本技術の第１の実施の形態における比較器３２０の一構成例を示す回路図である。この比較器３２０は、容量３２１、３２２および３２３と、差動アンプ３３０とを備える。
【００４８】
容量３２１の一端には画素信号Ｖｖｓｌが入力され、他端は、差動アンプ３３０の非反転入力端子（＋）に接続される。容量３２２の一端には参照信号ＲＭＰｐが入力され、他端は、容量３２１と共通に差動アンプ３３０の非反転入力端子（＋）に接続される。この接続構成により、差動アンプ３３０の非反転入力端子（＋）には、入力された画素信号Ｖｖｓｌと、参照信号ＲＭＰｐとの差分を分圧した信号が入力される。なお、容量３２１および３２２からなる回路は、特許請求の範囲に記載された入力側分圧回路の一例である。
【００４９】
また、容量３２３の一端には、参照信号ＲＭＰｎが入力され、他端は、差動アンプ３３０の非反転入力端子（−）に接続される。
【００５０】
差動アンプ３３０は、非反転入力端子（＋）に入力された信号と、反転入力端子（−）に入力された信号との差分を増幅するものである。この差動アンプ３３０は、増幅した信号を比較結果ＣＭＰとしてカウンタ３９０に出力する。また、差動アンプ３３０には、タイミング制御部２２０からのオートゼロ信号ＡＺ１が入力される。
【００５１】
ここで、ＤＡＣ２３０がシングルエンド信号を参照信号として容量３２２に供給する比較例を想定する。フルスケールを一定とすると、この比較例のＤＡＣ２３０の消費電力は、ＤＡＣ２３０が一対の差動信号を供給する構成と比べて大きい。その理由については後述する。
【００５２】
なお、容量３２２の一端に参照信号ＲＭＰｐを入力し、容量３２３の一端に参照信号ＲＭＰｎを入力しているが、この構成に限定されない。例えば、容量３２２の一端に参照信号ＲＭＰｎを入力し、容量３２３の一端に参照信号ＲＭＰｐを入力することもできる。
【００５３】
図６は、本技術の第１の実施の形態における差動アンプ３３０の一構成例を示す回路図である。この差動アンプ３３０は、Ｐ型トランジスタ３３１および３３２と、Ｎ型トランジスタ３３３乃至３３６と、電流源トランジスタ３３７とを備える。これらのトランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。電流源トランジスタ３３７として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
【００５４】
Ｐ型トランジスタ３３１および３３２のソースは、電源電位ＶＤＤＣＯＭの電源端子に共通に接続される。また、Ｐ型トランジスタ３３１のゲートは、自身のドレインと、Ｐ型トランジスタ３３２のゲートとに接続される。
【００５５】
Ｎ型トランジスタ３３５のドレインは、Ｐ型トランジスタ３３１のドレインと接続され、ゲートは、容量３２１および３２２の接続点に接続され、ソースは電流源トランジスタ３３７のドレインに接続される。Ｎ型トランジスタ３３６のドレインは、Ｐ型トランジスタ３３２のドレインと接続され、ゲートは、容量３２３に接続され、ソースは電流源トランジスタ３３７のドレインに接続される。また、Ｐ型トランジスタ３３２およびＮ型トランジスタ３３６の接続点からは、比較結果ＣＭＰが出力される。なお、Ｐ型トランジスタ３３２は、特許請求の範囲に記載の第一の差動対トランジスタの一例であり、Ｎ型トランジスタ３３６は、特許請求の範囲に記載の第二の差動対トランジスタの一例である。
【００５６】
電流源トランジスタ３３７のゲートには、一定のバイアス電圧ＶｂＣＯＭが印加され、ソースは接地端子に接続される。この電流源トランジスタ３３７は、テール電流源として機能する。
【００５７】
Ｎ型トランジスタ３３３は、オートゼロ信号ＡＺ１に従ってＮ型トランジスタ３３５のゲートおよびドレインを短絡する。Ｎ型トランジスタ３３４は、オートゼロ信号ＡＺ１に従ってＮ型トランジスタ３３６のゲートおよびドレインを短絡する。これらのトランジスタにより、オートゼロ動作が実現される。
【００５８】
上述の構成により、Ｎ型トランジスタ３３５および３３６のそれぞれのゲートに入力された信号の差分を増幅した信号が、比較結果ＣＭＰとして生成される。
【００５９】
なお、差動アンプ３３０は、Ｐ型トランジスタ３３２およびＮ型トランジスタ３３６の接続点の信号を比較結果ＣＭＰとして出力しているが、この構成に限定されない。差動アンプ３３０は、図７に例示するようにＰ型トランジスタ３３１およびＮ型トランジスタ３３５の接続点を比較結果ＣＭＰとして出力することもできる。この場合には、Ｐ型トランジスタ３３１のゲートをドレインと接続せず、Ｐ型トランジスタ３３２のゲートを、そのドレインと、Ｐ型トランジスタ３３１のゲートとに接続すればよい。
【００６０】
また、差動アンプ３３０の構成は、入力端子間の差分を増幅することができるのであれば、図６や図７に例示した回路に限定されない。例えば、図８に例示するように、Ｎ型トランジスタ３３５および３３６の代わりにＰ型トランジスタ３３５−１および３３６−２を配置してもよい。この場合には、Ｐ型トランジスタ３３１および３３２の代わりにＮ型トランジスタ３３１−１および３３２−２が配置され、Ｎ型の電流源トランジスタ３３７の代わりにＰ型の電流源トランジスタ３３７−１が配置される。また、この構成では、電流源トランジスタ３３７−１は電源側に配置され、Ｎ型トランジスタ３３１−１および３３２−２は接地側に配置すればよい。なお、図６乃至図８においてＮ型トランジスタ３３３および３３４をオートゼロ動作時に制御するスイッチとして用いているが、これらについてもＮ型トランジスタの代わりにＰ型トランジスタを用いることもできる。
【００６１】
［ＤＡＣの構成例］
図９は、本技術の第１の実施の形態におけるＤＡＣ２３０の一構成例を示す回路図である。このＤＡＣ２３０は、Ｍ（Ｍは、整数）個の選択回路２４０と、抵抗２３１乃至２３３とを備える。選択回路２４０のそれぞれは、電流源２４１と、スイッチ２４３および２４５とを備える。Ｍ個の電流源２４１は、電源電位ＶＤＤＤＡＣの電源端子に並列に接続される。また、ＤＡＣ２３０には、タイミング制御部２２０からのＭビットの制御信号ＣＴＬが入力される。この制御信号ＣＴＬのｍ（ｍは、１乃至Ｍ−１の整数）ビット目は、選択信号ＣＴＬ_ｍとして、ｍ個目の選択回路２４０に入力される。
【００６２】
電流源２４１は、所定電流を供給するものである。スイッチ２４３および２４５は、対応する選択信号ＣＴＬ_ｍに従って、一対の出力端子のいずれかに電流源２４１からの電流を出力するものである。
【００６３】
選択回路２４０のそれぞれの出力端子の一方は、抵抗２３１に共通に接続され、他方は、抵抗２３２に共通に接続される。また、抵抗２３１および２３２は、抵抗２３３の一端に共通に接続される。抵抗２３３の他端は、基準電位ＶＳＳＤＡＣの端子に接続される。
【００６４】
抵抗２３１と選択回路２４０との接続点からは、参照信号ＲＭＰｐが出力され、抵抗２３２と選択回路２４０との接続点からは、参照信号ＲＭＰｎが出力される。
【００６５】
上述の構成により、選択回路２４０のそれぞれは、制御信号ＣＴＬに従って、Ｍ個の電流源２４１の合計電流ＩＦＳを抵抗２３１側と抵抗２３２側とに振り分ける。抵抗２３１と抵抗２３２とのそれぞれに分流した電流は、再び加算されて抵抗２３３に流れるため、抵抗２３３の端子電位は一定となる。分流比をｋ（ｋは０乃至１の実数）とし、抵抗２３１、抵抗２３２および抵抗２３３の抵抗値をＲ１、Ｒ２およびＲ３とすると、参照信号ＲＭＰｐおよびＲＭＰｎのそれぞれの電圧ＶＲＭＰｐおよびＶＲＭＰｎは、次の式により表される。
ＶＲＭＰｐ＝ＶＳＳＤＡＣ＋Ｒ３・ＩＦＳ＋Ｒ１・ｋ・ＩＦＳ    ・・・式１
ＶＲＭＰｎ＝ＶＳＳＤＡＣ＋Ｒ３・ＩＦＳ＋Ｒ２・（１−ｋ）・ＩＦＳ  …式２
【００６６】
ここで、差動アンプ３３０に容量３２１乃至３２３を介して、画素信号Ｖｖｓｌと、参照信号ＲＭＰｐおよびＲＭＰｎが入力されることに着目する。これらの容量が適切に初期電圧に初期化されるのであれば、ＤＡＣ２３０と、画素２５１（定電流源２６２を含む）と、差動アンプ３３０との直流電位は任意に決定することができる。このため、基準電位ＶＳＳＤＡＣを０ボルト（Ｖ）としても問題は無い。また、差動アンプ３３０の非反転入力端子（＋）の電位ＶＣＭｐは、容量３２１および３２２の分圧により決定される。容量３２１および３２２の容量値をＣ１およびＣ２とすると、差動アンプ３３０の非反転入力端子（＋）の電位ＶＣＭｐは、次の式により表される。
ＶＣＭｐ＝Ｖｖｓｌ・Ｃ１／（Ｃ１＋Ｃ２）
＋ＶＲＭＰｐ・Ｃ２／（Ｃ１＋Ｃ２）              ・・・式３
【００６７】
一方、差動アンプ３３０の反転入力端子（−）の電位ＶＣＭｎは、次の式により表される。
ＶＣＭｎ＝ＶＲＭＰｎ                                    ・・・式４
【００６８】
電位ＶＣＭｐおよびＶＣＭｎが等しくなるときに比較結果ＣＭＰが反転する。このときの画素信号ＶｖｓｌをＶｖｓｌｅｑとすると、式３および式４より次の式が得られる。
ＶＲＭＰｎ＝Ｖｖｓｌｅｑ・Ｃ１／（Ｃ１＋Ｃ２）
＋ＶＲＭＰｐ・Ｃ２／（Ｃ１＋Ｃ２）            ・・・式５
【００６９】
基準電位ＶＳＳＤＡＣを０ボルト（Ｖ）とし、式５に式１および式２を代入して変形すると、次の式が得られる。
Ｖｖｓｌｅｑ＝Ｒ３・ＩＦＳ＋Ｒ２・ＩＦＳ・（１＋Ｃ２／Ｃ１）
−ｋ｛Ｒ１・ＩＦＳ・Ｃ２／Ｃ１＋Ｒ２・ＩＦＳ・（１＋Ｃ２／Ｃ１）｝…式６
【００７０】
ここで、比較器３２０が動作可能な信号範囲として、分流比ｋが０から１に変化した際の電位Ｖｖｓｌｅｑの変化量を求める。これは、ＤＡＣ２３０の振幅の最大値であるフルスケールを、画素信号Ｖｖｓｌの振幅の最大値であるフルスケールに換算した値であり、この値を実効フルスケールと称する。式６より、実効フルスケールＶＦＳは、次の式により表される。
ＶＦＳ＝Ｒ１・ＩＦＳ・Ｃ２／Ｃ１
＋Ｒ２・ＩＦＳ・（１＋Ｃ２／Ｃ１）              ・・・式７
【００７１】
ここで、ＤＡＣ２３０がシングルエンド信号を参照信号として供給する場合を、比較例として想定する。この比較例では、差動アンプ３３０の反転入力端子（−）側の容量３２３を接地端子に接続する構成と、差動アンプ３３０の非反転入力端子（＋）側に画素信号Ｖｖｓｌを容量３２１と容量３２２による分圧で生成した比較対象信号を入力する構成の２通りが考えられる。前者の実効フルスケールＶＦＳは、式７右辺の第１項のみにより表される。後者の実効フルスケールＶＦＳは、式７右辺の第２項のみにより表される。実効フルスケールＶＦＳに一定の目標値を設定する場合、式７右辺の第１項および第２項の一方のみを用いる比較例と比較して、第１項および第２項の両方を用いる構成では、その目標値を実現するためＤＡＣ２３０が出力する電圧の最大値を小さく設計できる。それに合わせて電源電圧ＶＤＤＣＯＭも小さくすることにより、ＤＡＣ２３０の消費電力を比較例よりも低減することができる。
【００７２】
さらに、実効フルスケールＶＦＳに一定の目標値を設定する場合、式７右辺の第１項か第２項の一方のみを用いる比較例と比較して、第１項および第２項の両方を用いる構成では、その目標値を実現するために要する電流ＩＦＳを小さくとることも可能であり、これにより、ＤＡＣ２３０の消費電力を比較例よりも低減することができる。
【００７３】
なお、ＤＡＣ２３０内の回路は、参照信号ＲＭＰｐおよびＲＭＰｎを生成することができるものであれば、同図に例示した回路に限定されない。
【００７４】
図１０は、本技術の第１の実施の形態における選択回路２４０の一構成例を示す回路図である。この選択回路２４０は、電流源トランジスタ２４２と、選択トランジスタ２４４および２４６と、インバータ２４７とを備える。電流源トランジスタ２４２、選択トランジスタ２４４および選択トランジスタ２４６として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。
【００７５】
電流源トランジスタ２４２のソースは、電源端子に接続され、ゲートには一定のバイアス電圧Ｖｂ１が印加される。Ｖｂ１は、例えば、電源電位ＶＤＤＣＯＭとの差が一定になるように制御される。
【００７６】
選択トランジスタ２４４および２４６のそれぞれのソースは、電流源トランジスタ２４２のドレインに共通に接続される。また、選択トランジスタ２４４のドレインは抵抗２３１に接続される。選択トランジスタ２４６のドレインは抵抗２３２に接続され、ゲートには選択信号ＣＴＬ＿ｍが入力される。
【００７７】
インバータ２４７は、選択信号ＣＴＬ＿ｍを反転して選択トランジスタ２４４のゲートに供給するものである。
【００７８】
上述の構成により、電流源トランジスタ２４２は、図８の電流源２４１として機能し、インバータ２４７と選択トランジスタ２４４および２４６とからなる回路は、図８のスイッチ２４３および２４５として機能する。
【００７９】
図１１は、本技術の第１の実施の形態における参照信号の変動の一例を示すタイミングチャートである。同図におけるａは、参照信号ＲＭＰｐの変動の一例を示すタイミングチャートであり、同図におけるｂは、参照信号ＲＭＰｎの変動の一例を示すタイミングチャートである。同図における縦軸は、参照信号の電位を示し、横軸は時間を示す。また、同図におけるａの実線は、参照信号ＲＭＰｐの波形を示し、一点鎖線は、比較例の参照信号の波形を示す。
【００８０】
露光終了の直前のタイミングＴ０乃至Ｔ１までの期間に亘って、タイミング制御部２２０は、オートゼロ信号ＡＺ１により比較器３２０にオートゼロ動作を行わせる。
【００８１】
そして、リセットレベルが出力されるとタイミングＴ２乃至Ｔ３までの期間に亘って、ＤＡＣ２３０は、時間の経過に伴って増大する参照信号ＲＭＰｐと、時間の経過に伴って減少する参照信号ＲＭＰｎとを生成する。この期間において、リセットレベルのＡＤ変換が行われる。容量３２１、３２２および３２３のそれぞれの容量値に応じて、参照信号ＲＭＰｐと参照信号ＲＭＰｎの振幅が設定される。
【００８２】
また、露光が終了して信号レベルが出力されるとタイミングＴ４乃至Ｔ５までの期間に亘って、ＤＡＣ２３０は、再度、参照信号ＲＭＰｐと参照信号ＲＭＰｎとを生成する。この期間において、信号レベルのＡＤ変換が行われる。
【００８３】
上述の制御は、行が読み出されるたびに繰り返し実行される。なお、参照信号ＲＭＰｐがスロープ状に変化する期間と、参照信号ＲＭＰｎがスロープ状に変化する期間とを一致させているが、この構成に限定されない。例えば、それらの期間の少なくとも一部がオーバーラップする構成であってもよい。
【００８４】
同図におけるａに例示するように、シングルエンド信号を参照信号として用いる比較例では、実効フルスケールＶＦＳの目標値を実現するために必要な参照信号の振幅が、差動信号を用いる場合と比較して大きくなる。このため、ＤＡＣの消費電力が増大してしまう。
【００８５】
［固体撮像素子の動作例］
図１２は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
【００８６】
行選択部２１０は、未選択の行を選択して駆動する（ステップＳ９０１）。ＤＡＣ２３０は、参照信号ＲＭＰｐおよびＲＭＰｎを生成する（ステップＳ９０２）。ＡＤＣ３１０は、リセットレベルをＡＤ変換し（ステップＳ９０３）、信号レベルをＡＤ変換する（ステップＳ９０４）。
【００８７】
行選択部２１０は、全行の読出しが完了したか否かを判断する（ステップＳ９０５）。全行の読出しが完了していない場合に（ステップＳ９０５：Ｎｏ）、行選択部２１０は、ステップＳ９０１以降を繰り返し実行する。一方、全行の読出しが完了した場合に（ステップＳ９０５：Ｙｅｓ）、行選択部２１０は、画像データを撮像するための動作を終了する。複数枚の画像データを連続して撮像する場合には、ステップＳ９０１乃至Ｓ９０５が、垂直同期信号ＶＳＹＮＣに同期して繰り返し実行される。
【００８８】
このように、本技術の第１の実施の形態によれば、差動信号の一方（ＲＭＰｐ）を基準とした入力信号の値に応じた信号を他方（ＲＭＰｎ）と比較するため、シングルエンド信号を用いる場合と比較して、参照信号の振幅を小さくすることができる。これにより、参照信号を供給するＤＡＣ２３０の消費電力を低減することができる。
【００８９】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、固体撮像素子２００内の回路を単一の半導体基板に配置していたが、画素数が多くなるほど、半導体基板の回路規模が増大する。この第２の実施の形態の固体撮像素子は、積層された複数の基板に、固体撮像素子２００内の回路を分散して配置した点において第１の実施の形態と異なる。
【００９０】
図１３は、本技術の第２の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、受光基板２０１および回路基板２０２を備える。これらの基板は積層され、電気的に接続されて１つの半導体チップを構成する。
【００９１】
受光基板２０１には、画素アレイ部２５０が配置される。また、回路基板２０２には、行選択部２１０、タイミング制御部２２０、ＤＡＣ２３０、カラム信号処理部２６０および水平転送走査部２７０が配置される。
【００９２】
このように、本技術の第２の実施の形態によれば、固体撮像素子２００内の回路を複数の基板に分散して配置したため、基板ごとの回路規模を削減することができる。
【００９３】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、比較器３２０内に増幅回路として差動アンプ３３０のみを配置していたが、差動アンプ３３０のみでは、カウンタ３９０以降の後段の回路の駆動能力が不足するおそれがある。この第３の実施の形態の比較器３２０は、差動アンプ３３０の出力を増幅する出力アンプをさらに配置した点において第１の実施の形態と異なる。
【００９４】
図１４は、本技術の第３の実施の形態における比較器３２０の一構成例を示す回路図である。この第３の実施の形態の比較器３２０は、出力アンプ３４０をさらに備える点において第１の実施の形態と異なる。
【００９５】
出力アンプ３４０は、比較結果ＣＭＰを所定のゲインにより増幅するものである。この出力アンプ３４０は、増幅後の信号をＣＭＰ'としてカウンタ３９０に出力する。また、出力アンプ３４０には、タイミング制御部２２０からのオートゼロ信号ＡＺ２が入力される。
【００９６】
図１５は、本技術の第３の実施の形態における差動アンプ３３０および出力アンプ３４０の一構成例を示す回路図である。第３の実施の形態の差動アンプ３３０は、容量３３８をさらに備える点において第１の実施の形態と異なる。また、出力アンプ３４０は、Ｐ型トランジスタ３４１、Ｎ型トランジスタ３４２、スイッチ３４３および容量３４４を備える。Ｐ型トランジスタ３４１およびＮ型トランジスタ３４２として、例えば、ＭＯＳトランジスタが用いられる。
【００９７】
容量３３８は、Ｐ型トランジスタ３３２およびＮ型トランジスタ３３６の接続点（すなわち、差動アンプ３３０の出力端子）と、電源端子との間に挿入される。
【００９８】
Ｐ型トランジスタ３４１およびＮ型トランジスタ３４２は、電源端子と接地端子との間において直列に接続される。また、Ｐ型トランジスタ３４１のゲートは、差動アンプ３３０の出力端子に接続され、Ｐ型トランジスタ３４１およびＮ型トランジスタ３４２の接続点から、比較結果ＣＭＰ'が出力される。
【００９９】
容量３４４は、Ｎ型トランジスタ３４２のゲートと接地端子との間に挿入される。スイッチ３４３は、オートゼロ信号ＡＺ２に従って、Ｎ型トランジスタ３４２のドレインとゲートとの間の経路を開閉するものである。
【０１００】
上述の構成により、出力アンプ３４０は、差動アンプ３３０の出力をさらに増幅して出力する。また、出力アンプ３４０は、オートゼロ信号ＡＺ２に従ってオートゼロ動作を行う。
【０１０１】
このように、本技術の第３の実施の形態によれば、差動アンプ３３０の出力をさらに増幅する出力アンプ３４０を比較器３２０内に追加したため、カウンタ３９０以降の後段の回路の駆動力を増大することができる。
【０１０２】
＜４．第４の実施の形態＞
上述の第３の実施の形態では、出力アンプ３４０をさらに配置していたが、この構成では、筋状のノイズであるストリーキングが生じるおそれがある。これは、差動アンプ３３０の出力側のＮ型トランジスタ３３６のゲートに参照信号ＲＭＰｎを印加する構成では、差動アンプ３３０の出力の振幅が大きいと、その参照信号ＲＭＰｎとの間で干渉が生じてしまうためである。この第４の実施の形態の比較器３２０は、差動アンプ３３０の出力の振幅を制限して、ストリーキングを抑制した点において第３の実施の形態と異なる。
【０１０３】
図１６は、本技術の第４の実施の形態における比較器３２０の一構成例を示す回路図である。この第４の実施の形態の比較器３２０は、振幅制限部３５０をさらに備える点において第３の実施の形態と異なる。
【０１０４】
振幅制限部３５０は、差動アンプ３３０の出力（比較結果ＣＭＰ）の振幅を、一定範囲内に制限して出力アンプ３４０に供給するものである。
【０１０５】
図１７は、本技術の第４の実施の形態における振幅制限部３５０の一構成例を示す回路図である。この振幅制限部３５０は、バイアス電圧供給部３５１、電流源トランジスタ３５２、ゲート接地トランジスタ３５３および電流源トランジスタ３５４を備える。電流源トランジスタ３５２として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。電流源トランジスタ３５４として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。ゲート接地トランジスタ３５３として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。
【０１０６】
バイアス電圧供給部３５１は、一定のバイアス電圧を生成してゲート接地トランジスタ３５３のゲートに供給するものである。
【０１０７】
電流源トランジスタ３５２、ゲート接地トランジスタ３５３および電流源トランジスタ３５４は、電源端子と接地端子との間に直列に接続される。また、電流源トランジスタ３５２およびゲート接地トランジスタ３５３の接続点は、入力側の差動アンプ３３０の出力端子に接続される。ゲート接地トランジスタ３５３および電流源トランジスタ３５４の接続点は、出力側の出力アンプ３４０の入力端子に接続される。
【０１０８】
電流源トランジスタ３５２のゲートには、一定のバイアス電圧ＶｂＬＩＭ１が印加され、電流源トランジスタ３５４のゲートには、一定のバイアス電圧ＶｂＬＩＭ２が印加される。これらのトランジスタは、電流源として機能する。なお、電流源トランジスタ３５２は、特許請求の範囲に記載の電源側電流源の一例であり、電流源トランジスタ３５４は、特許請求の範囲に記載の接地側電流源の一例である。
【０１０９】
上述の構成により、差動アンプ３３０の出力（比較結果ＣＭＰ）は、所定の上限値未満の範囲内に制限されて、出力アンプ３４０に出力される。
【０１１０】
このように、本技術の第４の実施の形態によれば、差動アンプ３３０の出力の振幅を制限するため、その出力と参照信号ＲＭＰｎとの間の干渉を抑制することができる。これにより、その干渉に起因するストリーキングを抑制することができる。
【０１１１】
［第１の変形例］
上述の第４の実施の形態では、差動アンプ３３０をオートゼロ動作させる際にも振幅制限部３５０は、差動アンプ３３０に接続されていた。この構成では、オートゼロ動作期間中、回路構造や素子のばらつきやミスマッチに応じた電位を発生する差動アンプ３３０の出力が、あらかじめ電位が決まっているゲート接地トランジスタ３５３のソースに直接接続するため、異常電流が流れることでオートゼロ特性が悪化するおそれある。この第４の実施の形態の第１の変形例の振幅制限部は、オートゼロ動作中に差動アンプ３３０の入力を遮断する点において第１の実施の形態と異なる。
【０１１２】
図１８は、本技術の第４の実施の形態の第１の変形例における振幅制限部３６０の一構成例を示す回路図である。この第４の実施の形態の第１の変形例では、振幅制限部３５０の代わりに振幅制限部３６０が配置される。
【０１１３】
振幅制限部３６０は、スイッチトランジスタ３６１および３６５をさらに備える点において第４の実施の形態と異なる。スイッチトランジスタ３６１として、例えば、Ｐ型のＭＯＳトランジスタが用いられ、スイッチトランジスタ３６５として例えば、Ｎ型のＭＯＳトランジスタが用いられ、スイッチランジスタ３６１と３６５のゲートはともにオートゼロ信号ＡＺ１で駆動される。また、バイアス電圧供給部３５１は、例えば、Ｐ型トランジスタ３６２および３６３と電流源トランジスタ３６４を備える。
【０１１４】
スイッチトランジスタ３６１は、タイミング制御部２２０からのオートゼロ信号ＡＺ１に従って、差動アンプ３３０の出力端子と電流源トランジスタ３５２およびゲート接地トランジスタ３５３の接続点との間の経路を開閉するものである。なお、スイッチトランジスタ３６１は、特許請求の範囲に記載の入力側スイッチの一例である。
【０１１５】
スイッチトランジスタ３６５は、タイミング制御部２２０からのオートゼロ信号ＡＺ１に従って、ゲート接地トランジスタ３５３、電流源トランジスタ３５４および出力アンプ３４０の入力端子の接続点と接地端子との間の経路を開閉するものである。なお、スイッチトランジスタ３６５は、特許請求の範囲に記載の出力側スイッチの一例である。
【０１１６】
また、Ｐ型トランジスタ３６２および３６３と電流源トランジスタ３６４とは、電源端子と接地端子との間に直列に接続される。Ｐ型トランジスタ３６２のゲートおよびドレインは短絡される。また、ゲート接地トランジスタ３５３のゲートは、自身のドレインとＰ型トランジスタ３６３のゲートとに接続される。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。電流源トランジスタ３６４のゲートには、一定のバイアス電圧ＶｂＬＩＭ３が印加され、電流源トランジスタ３６４は、電流源として機能する。電流源トランジスタ３６４としては、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
【０１１７】
オートゼロ信号ＡＺ１がハイレベルである場合には、差動アンプ３３０がオートゼロ動作を行い、その出力は、電源電位ＶＤＤＣＯＭからＮ型トランジスタ３３１のゲート・ソース電圧ＶＧＳだけ下がった電位が発生する。バイアス電圧供給部３５１は、ゲート接地トランジスタ３５３のソース電位が差動アンプ３３０のオートゼロ時の出力すなわち電源電位ＶＤＤＣＯＭからＮ型トランジスタ３３１のゲート・ソース電圧ＶＧＳだけ下がった電位と概同電位になるように、ゲート接地トランジスタ３５３のゲートを駆動する電位を出力する。入力側のスイッチランジスタ３６１は、開状態となり、出力側のスイッチランジスタ３６５は閉状態となる。振幅制限部３６０の出力は接地電位となる。
【０１１８】
一方、オートゼロ信号ＡＺ１がローレベルである場合には、差動アンプ３３０内のＮ型トランジスタ３３３および３３４はオフ状態となり、差動アンプ３３０が差動増幅を行う。また、振幅制限部３６０の入力側のスイッチトランジスタ３６１は、閉状態となり、出力側のスイッチトランジスタ３６５は開状態となる。ここで、オートゼロ信号ＡＺ１がハイレベルのときにバイアス電圧供給部３５１の出力に基づいて決まるゲート接地トランジスタ３５３のソース電位は差動アンプ３３０の出力と概同電位に設定されていたため、スイッチトランジスタ３６１が閉状態に移行した際の過渡現象時においても、振幅制限部３５０内に異常電流は流れない。
【０１１９】
このように、本技術の第４の実施の形態の第１の変形例によれば、差動アンプ３３０がオートゼロ動作中に、その出力を遮断するスイッチトランジスタ３６１を配置したため、振幅制限部３５０の異常電流の発生とオートゼロ特性の劣化を防止することができる。
【０１２０】
［第２の変形例］
上述の第４の実施の形態では、差動アンプ３３０の出力を上限値未満の範囲内に制限していたが、下限値も設定することが望ましい。この第４の実施の形態の第２の変形例の振幅制限部は、差動アンプ３３０の出力を、下限値から上限値までの範囲内に制限する点において第４の実施の形態と異なる。
【０１２１】
図１９は、本技術の第４の実施の形態の第２の変形例における振幅制限部３７０の一構成例を示す回路図である。この第４の実施の形態の第２の変形例では、振幅制限部３５０の代わりに振幅制限部３７０が配置される。
【０１２２】
振幅制限部３７０は、バイアス電圧供給部３７１および３７２と、ダイオード３７３および３７４とを備える。ダイオード３７３および３７４は、バイアス電圧供給部３７１および３７２の間において直列に接続される。ダイオード３７３のカソードは、バイアス電圧供給部３７２に接続され、ダイオード３７４のアノードは、バイアス電圧供給部３７１に接続される。また、ダイオード３７３および３７４の接続点は、差動アンプ３３０の出力端子と、出力アンプ３４０の入力端子とに接続される。
【０１２３】
バイアス電圧供給部３７１および３７２は、互いに異なるバイアス電圧Ｖ１およびＶ２を供給するものである。
【０１２４】
上述の構成により、差動アンプ３３０の出力（比較結果ＣＭＰ）の電圧ＶＣＭＰは、次の式に示す制限範囲内に制限される。
Ｖ１−ＶＦ＜ＶＣＭＰ＜Ｖ２＋ＶＦ
上式において、ＶＦは、ダイオード３７３および３７４の順方向電圧である。
【０１２５】
このように、本技術の第４の実施の形態の第２の変形例によれば、差動アンプ３３０の出力を、下限値から上限値までの範囲内に制限するため、その出力と参照信号ＲＭＰｎとの間の干渉を十分に抑制することができる。
【０１２６】
［第３の変形例］
上述の第４の実施の形態では、差動アンプ３３０の出力を上限値未満の範囲内に制限していたが、下限値も設定することが望ましい。この第４の実施の形態の第３の変形例の振幅制限部は、差動アンプ３３０の出力を、下限値から上限値までの範囲内に制限する点において第４の実施の形態と異なる。
【０１２７】
図２０は、本技術の第４の実施の形態の第３の変形例における振幅制限部３８０の一構成例を示す回路図である。この第４の実施の形態の第３の変形例では、振幅制限部３５０の代わりに振幅制限部３８０が配置される。
【０１２８】
振幅制限部３８０は、Ｎ型トランジスタ３８１と、Ｐ型トランジスタ３８２と、バイアス電圧供給部３８３および３８４とを備える。
【０１２９】
Ｎ型トランジスタ３８１およびＰ型トランジスタ３８２は、電源端子と接地端子との間において直列に接続される。また、Ｎ型トランジスタ３８１およびＰ型トランジスタ３８２の接続点は、差動アンプ３３０の出力端子と、出力アンプ３４０の入力端子とに接続される。
【０１３０】
バイアス電圧供給部３８３および３８４は、互いに異なるバイアス電圧Ｖ３およびＶ４を供給するものである。バイアス電圧Ｖ３は、Ｎ型トランジスタ３８１のゲートに印加され、バイアス電圧Ｖ４は、Ｐ型トランジスタ３８２のゲートに印加される。これらの電圧の組合せは、Ｎ型トランジスタ３８１およびＰ型トランジスタ３８２が同時にオン状態にならない値の組合せに設定される。
【０１３１】
上述の構成により、差動アンプ３３０の出力（比較結果ＣＭＰ）の電圧ＶＣＭＰは、次の式に示す制限範囲内に制限される。
Ｖ３−ＶＧＳＮ＜ＶＣＭＰ＜Ｖ４＋ＶＧＳＰ
上式において、ＶＧＳＮは、オン状態のＮ型トランジスタ３８１のゲート・ソース間電圧であり、ＶＧＳＰは、オン状態のＰ型トランジスタ３８２のゲート・ソース間電圧である。
【０１３２】
このように、本技術の第４の実施の形態の第３の変形例によれば、差動アンプ３３０の出力を、下限値から上限値までの範囲内に制限するため、その出力と参照信号ＲＭＰｎとの間の干渉を十分に抑制することができる。
【０１３３】
＜５．第５の実施の形態＞
上述の第１の実施の形態では、ＤＡＣ２３０内において選択回路２４０ごとに電流源トランジスタ２４２を配置して電流を生成していた。しかしながら、電源変動などに起因して、そのトランジスタのドレイン・ソース間電圧が変動すると、トランジスタ固有の特性に応じてドレイン電流値が変化するため、ＤＡＣ２３０の出力精度が劣化する恐れがある。具体的には、例えば、フルスケール精度や直線性が劣化する可能性がある。この第５の実施の形態のＤＡＣ２３０は、電流源トランジスタ２４２に選択トランジスタ２４４と２４６とを介してカスコードトランジスタを接続して線形性を確保した点において第１の実施の形態と異なる。
【０１３４】
図２１は、本技術の第５の実施の形態における選択回路２４０の一構成例を示す回路図である。この選択回路２４０は、カスコードトランジスタ２４８および２４９をさらに備える点において第１の実施の形態と異なる。これらのトランジスタとして、例えば、Ｐ型のＭＯＳトランジスタが用いられる。
【０１３５】
カスコードトランジスタ２４８のソースは、選択トランジスタ２４４に接続され、ドレインは、抵抗２３１と、参照信号ＲＭＰｐを出力する出力端子とに接続される。カスコードトランジスタ２４９のソースは、選択トランジスタ２４６に接続され、ドレインは、抵抗２３２と、参照信号ＲＭＰｎを出力する出力端子とに接続される。また、カスコードトランジスタ２４８および２４９のゲートには、電流源トランジスタ２４２のドレイン・ソース間電圧を安定化するために、バイアス電圧Ｖｂ２が印加される。
【０１３６】
上述の構成において、電流源トランジスタ２４２と、カスコードトランジスタ２４８または２４９内、選択信号ＣＴＬ_ｍの値に基づいてＯＮになる方のトランジスタのそれぞれのドレイン・ソース間電圧の合計の変動に対する、電流源トランジスタ２４２のゲート・ソース間電圧の変動は、第１の実施の形態と比較して小さくなる。これにより、第１の実施の形態と比較してＤＡＣ２３０の出力精度の劣化を小さくすることができる。
【０１３７】
このように、本技術の第５の実施の形態によれば、カスコードトランジスタ２４８および２４９を選択トランジスタ２４４と２４６を介して電流源トランジスタ２４２に直列に接続したため、それらのドレイン・ソース間電圧の合計の変動に対する、電流源トランジスタ２４２のドレイン・ソース間電圧の変動が小さくなる。これにより、ＤＡＣ２３０の出力精度を向上させることができる。
【０１３８】
＜６．第６の実施の形態＞
上述の第１の実施の形態では、差動アンプ３３０の非反転入力端子には容量３２１、３２２からなる分圧回路を備える一方、差動アンプ３３０の反転入力端子には、分圧回路は構成していないため、例えば、差動アンプ３３０の反転および非反転入力端子の振幅をバランスさせようとすると、参照信号ＲＭＰｐの振幅を参照信号ＲＭＰｎよりも大きくする必要があるが、ノイズ等との間の干渉を抑制する観点から、参照信号ＲＭＰｐおよびＲＭＰｎの差動対称性が高いことが望ましい。この第６の実施の形態の固体撮像素子２００は、差動対称性の高い参照信号ＲＭＰｐおよびＲＭＰｎを生成する点において第１の実施の形態と異なる。
【０１３９】
図２２は、本技術の第６の実施の形態における比較器３２０の一構成例を示す回路図である。この比較器３２０は、容量３２４をさらに備える点において第１の実施の形態と異なる。容量３２４の一端には、所定の固定電圧Ｖｃが入力され、他端は、容量３２３と共通に差動アンプ３３０の反転入力端子（−）に接続される。これらの容量３２３および３２４により、参照信号ＲＭＰｎと固定電圧Ｖｃとの差分が分圧される。なお、容量３２３および３２４からなる回路は、特許請求の範囲に記載の参照側分圧回路の一例である。
【０１４０】
差動アンプ３３０の非反転入力端子（＋）の電位ＶＣＭｐは、第１の実施の形態と同様に式３により表される。一方、容量３２３および３２４の容量値をＣ３およびＣ４とすると、差動アンプ３３０の反転入力端子（−）の電位ＶＣＭｎは、次の式により表される。
ＶＣＭｎ＝Ｖｃ・Ｃ４／（Ｃ３＋Ｃ４）
＋ＶＲＭＰｎ・Ｃ３／（Ｃ３＋Ｃ４）            ・・・式１０
【０１４１】
電位ＶＣＭｐおよびＶＣＭｎが等しくなるときに比較結果ＣＭＰが反転する。このときの画素信号ＶｖｓｌをＶｖｓｌｅｑとすると、式３および式１０より次の式が得られる。
Ｖｖｓｌｅｑ・Ｃ１／（Ｃ１＋Ｃ２）＋ＶＲＭＰｐ・Ｃ２／（Ｃ１＋Ｃ２）
＝Ｖｃ・Ｃ４／（Ｃ３＋Ｃ４）＋ＶＲＭＰｎ・Ｃ３／（Ｃ３＋Ｃ４）…式１１
【０１４２】
基準電位ＶＳＳＤＡＣを０ボルト（Ｖ）とし、式１１に式１および式２を代入して変形すると、次の式が得られる。
Ｖｖｓｌｅｑ＝Ｖｃ・Ｃ４（Ｃ１＋Ｃ２）／｛（Ｃ３＋Ｃ４）Ｃ１｝
＋Ｒ３・ＩＦＳ・Ｃ３（Ｃ１＋Ｃ２）／｛（Ｃ３＋Ｃ４）Ｃ１｝
−Ｒ３・ＩＦＳ・Ｃ２／Ｃ１
＋Ｒ２・ＩＦＳ・Ｃ３（Ｃ１＋Ｃ２）／｛（Ｃ３＋Ｃ４）Ｃ１｝
−ｋ・Ｒ１・ＩＦＳ・Ｃ２／Ｃ１
−ｋ・Ｒ２・ＩＦＳ・Ｃ３（Ｃ１＋Ｃ２）／｛（Ｃ３＋Ｃ４）Ｃ１｝
・・・式１２
【０１４３】
式１２より、実効フルスケールＶＦＳは、次の式により表される。
ＶＦＳ＝Ｒ１・ＩＦＳ・Ｃ２／Ｃ１
＋Ｒ２・ＩＦＳ・Ｃ３（Ｃ１＋Ｃ２）／｛（Ｃ３＋Ｃ４）Ｃ１｝…式１３
【０１４４】
なお、差動対称性をさらに向上させるために次の式を満たす値に抵抗値や容量値を設定することもできる。
Ｒ１＝Ｒ２                                          ・・・式１４
Ｃ３／Ｃ４＝Ｃ２／Ｃ１                                ・・・式１５
【０１４５】
式１４および式１５を式１２および式１３に適用すると、次の式が得られる。
Ｖｖｓｌｅｑ＝Ｖｃ＋Ｒ２・ＩＦＳ・Ｃ２／Ｃ１−ｋ・２Ｒ１・ＩＦＳ・Ｃ２／Ｃ１
ＶＦＳ＝２Ｒ１・ＩＦＳ・Ｃ２／Ｃ１
【０１４６】
図２３は、本技術の第６の実施の形態におけるＤＡＣ２３０の一構成例を示す回路図である。この第６の実施の形態のＤＡＣ２３０は、固定電圧生成部２３４をさらに備える点において第１の実施の形態と異なる。固定電圧生成部２３４は、固定電圧Ｖｃを生成して比較器３２０に供給するものである。
【０１４７】
なお、固定電圧生成部２３４をＤＡＣ２３０内に配置しているが、ＤＡＣ２３０の外部に配置することもできる。
【０１４８】
図２４は、本技術の第６の実施の形態における参照信号の変動の一例を示すタイミングチャートである。同図におけるａは、参照信号ＲＭＰｐの変動の一例を示すタイミングチャートであり、同図におけるｂは、参照信号ＲＭＰｎの変動の一例を示すタイミングチャートである。同図における縦軸は、参照信号の電位を示し、横軸は時間を示す。同図に例示するように、参照信号ＲＭＰｐおよびＲＭＰｎのそれぞれの波形の対称性が第１の実施の形態と比較して向上する。
【０１４９】
このように、本技術の第６の実施の形態によれば、比較器３２０内で、容量３２１および３２２と、容量３２３および３２４とのそれぞれが分圧を行うため、ＤＡＣ２３０は、差動対称性の高い参照信号ＲＭＰｐおよびＲＭＰｎを供給することができる。これにより、ノイズ等と参照信号との間の干渉を抑制することができる。
【０１５０】
＜７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１５１】
図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１５２】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【０１５３】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１５４】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１５５】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１５６】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１５７】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１５８】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【０１５９】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６０】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１６１】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１６２】
図２６は、撮像部１２０３１の設置位置の例を示す図である。
【０１６３】
図２６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１６４】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１６５】
なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１６６】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１６７】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１６９】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１７０】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の消費電力を低減することができるため、システム全体の消費電力を削減することができる。
【０１７１】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１７２】
なお、本技術は以下のような構成もとることができる。
（１）入射光の光量に基づいた画素信号を出力する画素部と、
第一の参照信号、および、第二の参照信号を生成する参照信号供給部と、
画素信号および前記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、前記第二の参照信号が入力される第二の差動対トランジスタを含む比較部と、
前記比較部の信号に基づいてカウントするカウンタ部と
を具備する固体撮像素子。
（２）前記比較部部は、
前記第一の参照信号と前記画素信号との差分を分圧した信号を比較対象信号として前記第一の差動対トランジスタに供給する入力側分圧回路をさらに備え、
前記第一および第二の差動対トランジスタを含む差動アンプは、前記比較対象信号と前記第二の参照信号との差分を増幅して前記比較結果として前記カウンタ部に出力する前記（１）記載の固体撮像素子。
（３）前記比較部は、前記第二参照信号と所定の固定電位との差分を分圧した信号を前記第二の差動対トランジスタに供給する参照側分圧回路をさらに備え、
前記差動アンプは、前記比較対象信号と前記参照側分圧回路により分圧された信号との差分を増幅する
前記（２）記載の固体撮像素子。
（４）前記比較部は、前記比較結果を増幅して前記カウンタに出力する出力アンプをさらに備える
前記（２）または（３）に記載の固体撮像素子。
（５）前記比較部は、前記比較結果の振幅を制限して前記出力アンプに供給する振幅制限部をさらに備える
前記（４）記載の固体撮像素子。
（６）前記振幅制限部は、
互いに異なるバイアス電圧を供給する一対のバイアス電圧供給部と、
前記一対のバイアス電圧供給部の間に直列に挿入された一対のダイオードと
を備え、
前記差動アンプの出力端子と前記出力アンプの入力端子とは、前記一対のダイオードの接続点に共通に接続される
前記（５）記載の固体撮像素子。
（７）前記振幅制限部は、
直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、
互いに異なるバイアス電圧を前記Ｐ型トランジスタおよびＮ型トランジスタのそれぞれのゲートに供給する一対のバイアス電圧供給部と
を備え、
前記差動アンプの出力端子と前記出力アンプの入力端子とは、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの接続点に共通に接続される
前記（５）に記載の固体撮像素子。
（８）前記振幅制限部は、
電源端子に接続された電源側電流源と、
前記電源側電流源にソースおよびドレインの一端が接続されたゲート接地トランジスタと、
前記ゲート接地トランジスタのゲートに所定のバイアス電圧を供給するバイアス電圧供給部と、
前記ゲート接地トランジスタのソースおよびドレインの他端と接地端子との間に挿入された接地側電流源と
を備え、
前記電源側電流源および前記接地側電流源の一方と前記ゲート接地トランジスタのソースとの接続点が前記差動アンプの出力端子に接続され、前記電源側電流源および前記接地側電流源の他方と前記ゲート接地トランジスタのドレインとの接続点が前記出力アンプの入力端子に接続される前記（５）記載の固体撮像素子。
（９）前記振幅制限部は、
前記電源側電流源および前記接地側電流源の一方と前記ゲート接地トランジスタのソースとの接続点と、前記差動アンプの出力端子との間の経路を開閉する入力側スイッチと、
前記電源側電流源および前記接地側電流源の他方と前記ゲート接地トランジスタのドレインとの接続点と、前記接地端子との間の経路を開閉する出力側スイッチと
をさらに備え、前記入力側スイッチおよび前記出力側スイッチの一方が開状態の場合には他方が閉状態に移行する
前記（８）記載の固体撮像素子。
（１０）前記参照信号供給部は、
所定の選択信号に従って第１および第２の出力端子の一方から所定電流を出力する複数の選択回路と、
前記複数の選択回路のそれぞれの前記第１の出力端子に一端が共通に接続された第１の抵抗と、
前記複数の選択回路のそれぞれの前記第２の出力端子に一端が共通に接続された第２の抵抗と
を備え、
前記第１の抵抗の前記一端から前記第一の参照信号が出力され、前記第２の抵抗の前記一端から前記第二の参照信号が出力される
前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）前記選択回路は、
前記所定電流を供給する電流源と、
前記電流源に共通に接続された第１および第２の選択トランジスタと、
前記選択信号を反転させて前記第１および第２の選択トランジスタの一方のゲートに供給するインバータと、
前記第１の選択トランジスタと前記第１の出力端子との間に直列に挿入された第１のカスコードトランジスタと、
前記第２の選択トランジスタと前記第２の出力端子との間に直列に挿入された第２のカスコードトランジスタと
を備え、
前記第１および第２の選択トランジスタの他方のゲートには前記選択信号が入力され、前記第１および第２のカスコードトランジスタのそれぞれのゲートには、所定のバイアス電圧が印加される
前記（１０）記載の固体撮像素子。
（１２）光電変換により前記入力信号を生成する画素をさらに具備し、
前記画素は、所定の受光基板に配置され、
前記参照信号供給部、前記比較部および前記カウンタ部は、前記受光基板に積層された所定の回路基板に配置される
前記（１）から（１１）のいずれかに記載の固体撮像素子。
（１３）入射光の光量に基づいた画素信号を出力する画素部と、
第一の参照信号、および、第二の参照信号を生成する参照信号供給部と、
画素信号および前記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、前記第二の参照信号が入力される第二の差動対トランジスタを含む比較部と、
前記比較部の信号に基づいてカウントするカウンタ部と、
前記カウンタ部の計数値を示すデジタル信号を処理する信号処理部と
を具備する撮像装置。
（１４）第一の参照信号、および、第二の参照信号を生成する参照信号供給手順と、
入射光の光量に基づいた画素信号および前記第一の参照信号に基づいた信号が入力される第一の差動対トランジスタ、および、前記第二の参照信号が入力される第二の差動対トランジスタを含む比較手順と、
前記比較手順により生成された信号に基づいてカウントするカウンタ手順とを具備する固体撮像素子の制御方法。
【符号の説明】
【０１７３】
１００  撮像装置
１１０  光学部
１２０  ＤＳＰ回路
１３０  表示部
１４０  操作部
１５０  バス
１６０  フレームメモリ
１７０  記憶部
１８０  電源部
２００  固体撮像素子
２０１  受光基板
２０２  回路基板
２１０  行選択部
２２０  タイミング制御部
２３０  ＤＡＣ
２３１、２３２、２３３  抵抗
２３４  固定電圧生成部
２４０  選択回路
２４１  電流源
２４２、３３７、３３７−１、３５２、３５４、３６４  電流源トランジスタ
２４３、２４５、３４３  スイッチ
２４４、２４６  選択トランジスタ
２４７  インバータ
２４８、２４９  カスコードトランジスタ
２５０  画素アレイ部
２５１  画素
２６０  カラム信号処理部
２６１  定電流源回路
２６２  定電流源
２７０  水平転送走査部
３００  ＡＤ変換部
３１０  ＡＤＣ
３２０  比較器
３２１、３２２、３２３、３２４、３３８、３４４  容量
３３０  差動アンプ
３３１、３３２、３３５−１、３３６−１、３４１、３６２、３６３、３８２  Ｐ型トランジスタ
３３３〜３３６、３３１−１、３３２−２、３４２、３８１  Ｎ型トランジスタ
３４０  出力アンプ
３５０、３６０、３７０、３８０  振幅制限部
３５１、３７１、３７２、３８３、３８４  バイアス電圧供給部
３５３  ゲート接地トランジスタ
３６１、３６５  スイッチトランジスタ
３７３、３７４  ダイオード
３９０  カウンタ
３９５  ラッチ回路
１２０３１  撮像部
【図１】
2020031439.tif 000003
【図２】
2020031439.tif 000004
【図３】
2020031439.tif 000005
【図４】
2020031439.tif 000006
【図５】
2020031439.tif 000007
【図６】
2020031439.tif 000008
【図７】
2020031439.tif 000009
【図８】
2020031439.tif 000010
【図９】
2020031439.tif 000011
【図１０】
2020031439.tif 000012
【図１１】
2020031439.tif 000013
【図１２】
2020031439.tif 000014
【図１３】
2020031439.tif 000015
【図１４】
2020031439.tif 000016
【図１５】
2020031439.tif 000017
【図１６】
2020031439.tif 000018
【図１７】
2020031439.tif 000019
【図１８】
2020031439.tif 000020
【図１９】
2020031439.tif 000021
【図２０】
2020031439.tif 000022
【図２１】
2020031439.tif 000023
【図２２】
2020031439.tif 000024
【図２３】
2020031439.tif 000025
【図２４】
2020031439.tif 000026
【図２５】
2020031439.tif 000027
【図２６】
2020031439.tif 000028
【国際調査報告】
2020031439.tif 000029
2020031439.tif 000030
2020031439.tif 000031