(57)【要約】  スイッチング速度の低下を抑制しつつ、ゲート発振を低減する技術を提供する。本願明細書に開示される技術に関する半導体装置は、活性領域における第１のゲート電極（７ｂ）と、平面視で、活性領域とは異なる領域である第１の領域におけるゲートパッド（１１、１１Ｙ、１１Ｚ）と、第１のゲート電極とゲートパッドとを電気的に接続する第１のゲート配線（１３、１３Ｙ、１３Ｚ）とを備え、第１のゲート配線は、渦巻き状に形成され、第１のゲート配線は、第１のゲート電極とは異なる種類の材料から構成される。
2020170411.tif 000002
【特許請求の範囲】
【請求項１】
活性領域における第１のゲート電極（７ｂ）と、
平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッド（１１、１１Ｙ、１１Ｚ）と、
前記第１のゲート電極（７ｂ）と前記ゲートパッド（１１、１１Ｙ、１１Ｚ）とを電気的に接続する第１のゲート配線（１３、１３Ｙ、１３Ｚ）とを備え、
前記第１のゲート配線（１３、１３Ｙ、１３Ｚ）は、渦巻き状に形成され、
前記第１のゲート配線（１３、１３Ｙ、１３Ｚ）は、前記第１のゲート電極（７ｂ）とは異なる種類の材料から構成される、
半導体装置（１００、１００Ｙ、１００Ｚ）。
【請求項２】
活性領域における第１のゲート電極（７ｂ）と、
平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッド（１１、１１Ｙ、１１Ｚ）と、
前記第１のゲート電極（７ｂ）と前記ゲートパッド（１１、１１Ｙ、１１Ｚ）とを電気的に接続する第１のゲート配線（１３、１３Ｙ、１３Ｚ）とを備え、
前記第１のゲート配線（１３、１３Ｙ、１３Ｚ）は、渦巻き状に形成され、
前記第１のゲート配線（１３、１３Ｙ、１３Ｚ）は、前記第１の領域に配置される、
半導体装置（１００、１００Ｙ、１００Ｚ）。
【請求項３】
前記第１のゲート配線（１３、１３Ｚ）は、平面視で前記ゲートパッド（１１、１１Ｚ）を囲む、
請求項１または請求項２に記載の半導体装置（１００、１００Ｚ）。
【請求項４】
活性領域における第１のゲート電極（７ｂ）と、
平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッド（１１Ｘ）と、
前記第１のゲート電極（７ｂ）と前記ゲートパッド（１１Ｘ）とを電気的に接続する第１のゲート配線（１３Ｘ）とを備え、
前記第１のゲート配線（１３Ｘ）は、平面視で前記活性領域を囲み、かつ、閉塞していない、
半導体装置（１００Ｘ）。
【請求項５】
前記第１のゲート配線（１３Ｘ）は、前記第１のゲート電極（７ｂ）とは異なる種類の材料から構成される、
請求項４に記載の半導体装置（１００Ｘ）。
【請求項６】
前記第１のゲート配線（１３Ｘ）は、前記第１の領域に配置される、
請求項４または請求項５に記載の半導体装置（１００Ｘ）。
【請求項７】
前記活性領域において、第１の絶縁膜（１５）を介して前記第１のゲート電極（７ｂ）を覆うソース電極（１０）をさらに備え、
前記第１のゲート配線（１３Ｘ）は、平面視で前記ソース電極（１０）を囲む、
請求項４から請求項６のうちのいずれか１項に記載の半導体装置（１００Ｘ）。
【請求項８】
前記第１のゲート配線（１３、１３Ｘ、１３Ｙ、１３Ｚ）は、金属から構成される、
請求項１から請求項７のうちのいずれか１項に記載の半導体装置（１００、１００Ｘ、１００Ｙ、１００Ｚ）。
【請求項９】
前記第１のゲート電極（７ｂ）に接続される、前記第１の領域における第２のゲート電極（７ａ）と、
前記第２のゲート電極（７ａ）に接続される、前記第１の領域における第２のゲート配線（１２、１２Ｘ、１２Ｙ、１２Ｚ）とをさらに備える、
請求項１から請求項８のうちのいずれか１項に記載の半導体装置（１００、１００Ｘ、１００Ｙ、１００Ｚ）。
【請求項１０】
前記第１のゲート配線（１３Ｚ）は、前記ゲートパッド（１１Ｚ）および前記第２のゲート配線（１２Ｚ）に直接接続される、
請求項９に記載の半導体装置（１００Ｚ）。
【請求項１１】
前記第２のゲート電極（７ａ）を覆い、かつ、複数のコンタクトホール（２３Ａ、２３Ｂ）を有する、前記第１の領域における第２の絶縁膜（１５）をさらに備える、
請求項９に記載の半導体装置（１００、１００Ｘ、１００Ｙ）。
【請求項１２】
前記第１のゲート配線（１３、１３Ｘ、１３Ｙ）および前記第２のゲート配線（１２、１２Ｘ、１２Ｙ）は、いずれかの前記コンタクトホール（２３Ａ、２３Ｂ）を介して前記第２のゲート電極（７ａ）と接続される、
請求項１１に記載の半導体装置（１００、１００Ｘ、１００Ｙ）。
【請求項１３】
請求項１から請求項１２のうちのいずれか１項に記載の半導体装置（１００、１００Ｘ、１００Ｙ、１００Ｚ）を複数備え、
複数の前記半導体装置（１００、１００Ｘ、１００Ｙ、１００Ｚ）は、互いに並列に接続される、
電力変換装置（２２００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、半導体装置、および、電力変換装置に関するものである。
【背景技術】
【０００２】
インバータまたはコンバータなどの電力変換装置に用いられる絶縁型の電力用半導体モジュールには、大電流に対応するために、同一モジュール内に複数の半導体スイッチング素子を搭載して並列動作させる技術が適用されている。【０００３】
一方で、このような構成では、並列動作する複数の半導体スイッチング素子が互いに同等の特性を有する場合であっても、モジュール内の配線のばらつきによって、複数の半導体素子が並列動作する際のスイッチング特性にばらつきが生じ得る。【０００４】
また、並列動作する半導体スイッチング素子の個数が増加すると、素子配置面積の増加または配線の複雑化などによって、並列動作する複数の半導体スイッチング素子間の寄生インダクタンスが増加する。【０００５】
上記のような、並列動作する半導体スイッチング素子間のスイッチング特性のばらつきと、半導体スイッチング素子間の寄生インダクタンスの増加とに起因して、半導体スイッチング素子の寄生容量と半導体スイッチング素子間の寄生インダクタンスとによる制御電極（ゲート電極）の電位振動による正帰還増幅を伴って、半導体スイッチング素子の電圧および電流が発振する、いわゆる「ゲート発振」と呼ばれる現象が発生する可能性がある。【０００６】
ゲート発振は、半導体スイッチング素子の劣化または破壊などの原因となる他、モジュール外部への放射ノイズまたは外部回路への伝導ノイズなどの原因ともなり得る。【０００７】
このようなゲート発振を抑制するために、たとえば、特許文献１（特開２００５−１２９８２６号公報）では、半導体素子のゲート配線に抵抗素子を直列に接続する構成とすることが記載されている。【０００８】
また、たとえば、特許文献２（特許第４１３８１９２号公報）には、高周波損失素子をゲート配線に直列に接続する構成が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１２９８２６号公報
【特許文献２】特許第４１３８１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１および特許文献２に開示された技術は、半導体スイッチング素子のスイッチング動作（オンオフ動作）を緩やかにすることで、ゲート発振の抑制を図るものである。【００１１】
しかしながら、特許文献１および特許文献２に開示される場合では、ゲート抵抗のみによってゲート発振を低減しているため、ゲート抵抗とゲート発振とはトレードオフとなる。すなわち、大きなゲート抵抗を付けることでゲート発振は低減される一方で、スイッチング速度も遅くなることによって電力損失が増加してしまうという問題がある。【００１２】
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、スイッチング速度の低下を抑制しつつ、ゲート発振を低減する技術を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本願明細書に開示される技術の第１の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、渦巻き状に形成され、前記第１のゲート配線は、前記第１のゲート電極とは異なる種類の材料から構成される。【００１４】
また、本願明細書に開示される技術の第２の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、渦巻き状に形成され、前記第１のゲート配線は、前記第１の領域に配置される。【００１５】
また、本願明細書に開示される技術の第３の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、平面視で前記活性領域を囲み、かつ、閉塞していない。【００１６】
また、本願明細書に開示される技術の第４の態様は、上記のうちのいずれかに記載の半導体装置を複数備え、複数の前記半導体装置は、互いに並列に接続される。
【発明の効果】
【００１７】
本願明細書に開示される技術の第１の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、渦巻き状に形成され、前記第１のゲート配線は、前記第１のゲート電極とは異なる種類の材料から構成される。このような構成によれば、第１のゲート配線によって生じるインダクタンス成分によってスイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。【００１８】
また、本願明細書に開示される技術の第２の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、渦巻き状に形成され、前記第１のゲート配線は、前記第１の領域に配置される。このような構成によれば、第１のゲート配線によって生じるインダクタンス成分によってスイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。【００１９】
また、本願明細書に開示される技術の第３の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、平面視で前記活性領域を囲み、かつ、閉塞していない。このような構成によれば、ゲートパッドと活性領域における第１のゲート電極との間にスパイラルコイルに起因する内蔵ゲートインダクタンスを形成することができるため、スイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。【００２０】
また、本願明細書に開示される技術の第４の態様は、上記のうちのいずれかに記載の半導体装置を複数備え、複数の前記半導体装置は、互いに並列に接続される。このような構成によれば、並列接続されて並列動作する複数の半導体装置を有する電力変換装置において、それぞれの半導体スイッチング素子のゲート配線にインダクタンス成分が付与されることによって、電力損失を増加させずに、ゲート発振を軽減または抑制することができる。【００２１】
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態に関する、炭化珪素半導体装置の構成の例を概略的に示す平面図である。
【図２】図１における領域Ａの拡大図である。
【図３】図２に示すＣ−Ｃ’断面における構造の例を示す断面図である。
【図４】図１におけるＢ−Ｂ’断面における構造の例を示す断面図である。
【図５】実施の形態に関する、炭化珪素半導体装置の製造方法の例を示す断面図である。
【図６】実施の形態に関する、炭化珪素半導体装置の製造方法の例を示す断面図である。
【図７】実施の形態に関する、炭化珪素半導体装置の製造方法の例を示す断面図である。
【図８】実施の形態に関する、炭化珪素半導体装置の製造方法の例を示す断面図である。
【図９】実施の形態に関する、炭化珪素半導体装置の製造方法の例を示す断面図である。
【図１０】実施の形態に関する、炭化珪素ＭＯＳＦＥＴの構成の変形例を概略的に示す平面図である。
【図１１】実施の形態に関する、炭化珪素ＭＯＳＦＥＴの構成の他の変形例を概略的に示す平面図である。
【図１２】実施の形態に関する、炭化珪素ＭＯＳＦＥＴを搭載する電力半導体モジュールの等価回路モデルの例を示す図である。
【図１３】単一の炭化珪素ＭＯＳＦＥＴを抜き出して、ゲートパッドに正弦波が印加された場合に活性領域におけるゲート電極にどれだけの電位変動が生じるかを解析するための小信号等価回路を示す図である。
【図１４】ゲートパッドの入力信号に対する、活性領域におけるゲート電極の出力信号の大きさを示す伝達関数の算出結果を示す図である。
【図１５】図１４における条件と同じ条件で、図１２で示されたモジュール等価回路モデルを用いてＬ負荷ハーフブリッジ回路におけるスイッチング特性を計算した結果を示す図である。
【図１６】図１４における条件と同じ条件で、図１２で示されたモジュール等価回路モデルを用いてＬ負荷ハーフブリッジ回路におけるスイッチング特性を計算した結果を示す図である。
【図１７】実施の形態に関する、炭化珪素ＭＯＳＦＥＴの構成の例を概略的に示す平面図である。
【図１８】実施の形態に関する、電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。
【発明を実施するための形態】
【００２３】
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。また、それぞれの実施の形態によって生じる効果の例については、すべての実施の形態に関する説明の後でまとめて記述される。
【００２４】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
【００２５】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００２６】
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
【００２７】
また、以下に記載される説明において、「…の上面」または「…の下面」と記載される場合、対象となる構成要素の上面自体に加えて、および、対象となる構成要素の上面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
【００２８】
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
【００２９】
ここで、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に対して用いられていた用語であり、Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒの頭文字を採ったものとされている。
【００３０】
しかしながら、特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と記載する場合がある）においては、近年の集積化および製造プロセスの改善等の観点からゲート絶縁膜およびゲート電極の材料の改善がなされている。
【００３１】
たとえば、ＭＯＳトランジスタにおいては、主としてソースおよびドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。
【００３２】
また、電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
【００３３】
したがって「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて用いられる用語ではなく、本明細書でもそのような限定を前提としない。
【００３４】
すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有するものとする。
【００３５】
また、以下の説明においては、不純物の導電型に関して、ｎ型を「第１の導電型」とし、ｐ型を「第２の導電型」として一般的に定義されるが、その逆の定義であってもよい。
【００３６】
また、以下の説明においては、「ＡとＢとが電気的に接続される」という表現は、構成Ａと構成Ｂとの間で双方向に電流が流れ得ることを意味するものとする。
【００３７】
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。
【００３８】
＜半導体装置の構成について＞
図１は、本実施の形態に関する炭化珪素半導体装置の構成の例を概略的に示す平面図である。なお、図１における炭化珪素半導体装置は、半導体スイッチング素子であり、具体的には、ＳｉＣ基板の上面に形成されたＭＯＳ構造を有する電界効果トランジスタ（炭化珪素  金属−酸化膜−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）１００）である。
【００３９】
なお、炭化珪素ＭＯＳＦＥＴ１００は、以下の説明ではプレーナゲート型として説明されるが、本技術が適用可能な炭化珪素ＭＯＳＦＥＴはプレーナゲート型に限定されるものではない。
【００４０】
また、半導体装置に用いられる半導体として炭化珪素（ＳｉＣ）が挙げられているが、本技術が適用可能な半導体は炭化珪素（ＳｉＣ）に限定されるものではなく、たとえば、珪素（Ｓｉ）で構成されるＳｉ半導体装置に適用されてもよく、窒化ガリウム（ＧａＮ）またはダイヤモンド（Ｃ）などのワイドバンドギャップ半導体で構成されるワイドバンドギャップ半導体装置に適用されてもよい。
【００４１】
ここで、上記の炭化珪素（ＳｉＣ）はワイドギャップ半導体の一種である。ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、窒化ガリウム（ＧａＮ）などの３族窒化物、酸化亜鉛（ＺｎＯ）などの２族酸化物、セレン化亜鉛（ＺｎＳｅ）などの２族カルコゲナイド、ダイヤモンドおよび炭化珪素などが知られる。
【００４２】
図１に例が示されるように、炭化珪素ＭＯＳＦＥＴ１００は、四角形状の外形を有する。また、炭化珪素ＭＯＳＦＥＴ１００は、平面視の外縁部において、広域ゲート配線１２が設けられている。
【００４３】
平面視における広域ゲート配線１２に囲まれる領域のうちの一部の領域（ただし、活性領域とは異なる領域）には、四角形状のゲートパッド１１が設けられている。そして、ゲートパッド１１の周辺には、ゲートパッド１１の周りを少なくとも１周以上渦巻き状に取り囲む、渦巻き状ゲート配線１３が形成されている。
【００４４】
なお、図１に例が示される渦巻き状ゲート配線１３は、平面視において渦巻き形状であるが、渦巻き状ゲート配線１３の渦巻き形状は、他の方向から見た場合に渦巻き形状であるものであってもよい。
【００４５】
渦巻き状ゲート配線１３の一方の端部、すなわち、一端は、ゲートパッド１１に接続されている。そして、渦巻き状ゲート配線１３の他方の端部、すなわち、他端は、内蔵ゲート抵抗２５の一端に接続される。そして、内蔵ゲート抵抗２５の他端は、広域ゲート配線１２に接続されている。
【００４６】
すなわち、渦巻き状ゲート配線１３と広域ゲート配線１２とは、内蔵ゲート抵抗２５を介して電気的に接続されている。また、渦巻き状ゲート配線１３と広域ゲート配線１２とは直接には接触していない。
【００４７】
なお、渦巻き状ゲート配線１３は、ゲートパッド１１の周りを周回する間に、周回する渦巻き状ゲート配線１３同士が接触していない。すなわち、渦巻き状ゲート配線１３は、閉塞した輪っか形状（閉曲線）にはなっていない。
【００４８】
なお、本願明細書における「渦巻き状」には、閉塞した輪っか形状（閉曲線）は含めないものとする。
【００４９】
一方で、炭化珪素ＭＯＳＦＥＴ１００の上面側の主面の大部分である、ゲートパッド１１、広域ゲート配線１２および渦巻き状ゲート配線１３が設けられた部分以外の部分には、ソース電極１０が設けられている。
【００５０】
また、炭化珪素ＭＯＳＦＥＴ１００の下面側の主面、すなわち、ソース電極１０が設けられた上面側とは反対の主面には、ドレイン電極２０（後述）が設けられている。
【００５１】
ソース電極１０の下方には、「ユニットセル」と呼称されるＭＯＳの最小単位構造が複数配置された活性領域が設けられている。そして、ユニットセルにおけるゲート電極７ｂ（後述）の電位によって、ソース電極１０とドレイン電極２０との間の導通の有無が制御されている。
【００５２】
ゲート電極の上面には層間絶縁膜１５（後述）が形成されており、ソース電極１０、ゲートパッド１１、広域ゲート配線１２および渦巻き状ゲート配線１３の大部分は層間絶縁膜１５の上に形成されている。
【００５３】
広域ゲート配線１２およびゲート電極７ａ（後述）の両方が形成された領域の一部には、層間絶縁膜１５が部分的に欠損しているゲートコンタクトホール２３Ａが形成されており、ゲートコンタクトホール２３Ａを介して広域ゲート配線１２とゲート電極７ａとが物理的に接触することによってオーミックコンタクトが形成されている。また、層間絶縁膜１５が部分的に欠損しているゲートコンタクトホール２３Ｂを介して、渦巻き状ゲート配線１３とゲート電極７ａとが物理的に接触している。
【００５４】
上記のような構造によって、ゲートパッド１１に外部の制御回路（ここでは、図示しない）から印加されたゲート電圧が、渦巻き状ゲート配線１３、内蔵ゲート抵抗２５、広域ゲート配線１２、さらには、ゲートコンタクトホール２３Ａを通じて、ユニットセルのゲート電極７ｂに供給される。
【００５５】
上述のように、渦巻き状ゲート配線１３は、活性領域とは別の平面領域に存在する。
【００５６】
渦巻き状ゲート配線１３は、金属から形成される。一方、加工性またはゲート絶縁膜６との接触特性の観点から、ユニットセルのゲート電極７ｂには、一般に多結晶シリコンが用いられる。
【００５７】
多結晶シリコンは金属に対してシート抵抗が高い。そのため、渦巻き状ゲート配線１３をユニットセルのゲート電極７ｂと同じ多結晶シリコンで形成すると、大きなゲート抵抗として振る舞い、高速なスイッチング動作を実現することができない。したがって、渦巻き状ゲート配線１３は、ユニットセルのゲート電極７ｂとは異なる種類の材料とする。
【００５８】
なお、渦巻き状ゲート配線１３は、その途中に電気的な分岐点がない。
【００５９】
また、ゲートパッド１１の位置および個数、内蔵ゲート抵抗２５の形状、広域ゲート配線１２の形状、さらには、ソース電極１０の形状および個数なども、ＭＯＳＦＥＴによっては多種多様であるが、どのような形態であっても本技術は適用可能である。
【００６０】
また、広域ゲート配線１２は、必ずしもソース電極１０または渦巻き状ゲート配線１３を平面視において取り囲んでいなくてもよい。たとえば、ゲートパッド１１とゲート電極７ｂとの間に、ゲートパッド１１を取り囲み、かつ、渦巻き形状である渦巻き状ゲート配線１３が存在すればよい。
【００６１】
図２は、図１における領域Ａの拡大図である。図２に例が示されるように、ソース電極１０の外縁に沿って、複数のウェルコンタクトホール２１が設けられている。複数のウェルコンタクトホール２１は、活性領域に隣接して配置され、かつ、それぞれがソース電極１０の下部に設けられている。
【００６２】
また、活性領域におけるソース電極１０の下部には、ユニットセルの配置に合わせて複数のソースコンタクトホール２２が設けられている。
【００６３】
図３は、図２に示すＣ−Ｃ’断面における構造の例を示す断面図である。図３に例が示されるように、炭化珪素ＭＯＳＦＥＴ１００は、ｎ型（第１の導電型）の不純物を比較的高濃度に含むｎ＋型のＳｉＣ基板１の上面に形成されている。
【００６４】
ＳｉＣ基板１の上面には、ｎ型の不純物を比較的低濃度に含むｎ−型の半導体層が形成されている。半導体層は、たとえば、エピタキシャル成長によって形成されたエピタキシャル成長層であり、以下においては、ドリフト層２と呼称する。
【００６５】
ドリフト層２の表層のうち、活性領域においてはｐ型（第２の導電型）の不純物を含むウェル領域３が選択的に複数形成されている。それぞれのウェル領域３の表層には、ｐ型の不純物を比較的高濃度に含むｐ＋型のコンタクト領域５が選択的に形成されている。
【００６６】
そして、それぞれのウェル領域３の表層において、平面視でコンタクト領域５を囲むように、ｎ＋型のソース領域４がそれぞれ形成されている。なお、コンタクト領域５は、コンタクト抵抗を下げるために設けられるが必須の構成ではない。
【００６７】
また、ウェル領域３およびソース領域４は、平面視においてコンタクト領域５を同心状に囲むように設けられる。そして、ウェル領域３の下面の、ドリフト層２の最表面からの深さは、ソース領域４の下面およびコンタクト領域５の下面の、ドリフト層２の最表面からの深さよりも深い。
【００６８】
また、平面視で活性領域の外周となる外周領域におけるドリフト層２の表層には、ｐ型の不純物を含む外周ウェル領域９が設けられている。外周ウェル領域９は、広域ゲート配線１２の下方の領域まで延在している。
【００６９】
また、平面視で外周領域のさらに外側におけるドリフト層２の表層には、複数のガードリング領域１６が、外周ウェル領域９と接触しつつ形成されている。
【００７０】
また、外周ウェル領域９の表層には、ｐ型の不純物を比較的高濃度に含むｐ＋型の外周コンタクト領域８が選択的に設けられている。そして、外周コンタクト領域８の上面には、外周ウェルコンタクト膜１８が設けられている。
【００７１】
外周コンタクト領域８は、活性領域に隣り合って設けられるとともに、外周領域の端部に設けられている。そして、外周コンタクト領域８の上面に、外周ウェルコンタクト膜１８が設けられている。
【００７２】
外周ウェル領域９は、ドレイン電極に印加される高い電圧からゲート電極を保護するために形成されている。そのため、ゲートパッド１１、広域ゲート配線１２、渦巻き状ゲート配線１３および内蔵ゲート抵抗２５の下方には、外周ウェル領域９が形成されている。
【００７３】
活性領域におけるドリフト層２の上には、ソース領域４とドリフト層２とに挟まれるウェル領域３の上面に接触するゲート絶縁膜６が形成される。そして、ゲート絶縁膜６の上面に、ゲート電極７ｂが形成されている。
【００７４】
すなわち、互いに隣り合うウェル領域３の間の、ドリフト層２の表層はＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）領域となる。そして、ゲート電極７ｂは、ＪＦＥＴ領域の上方からウェル領域３の上方に渡る位置のゲート絶縁膜６の上面に設けられる。
【００７５】
また、外周ウェル領域９の上面の一部とガードリング領域１６の上面とに渡って、フィールド絶縁膜１４が設けられている。フィールド絶縁膜１４の厚さは、ゲート絶縁膜６の厚さよりも厚い。フィールド絶縁膜１４の厚さは、たとえば、０．５μｍ以上、かつ、２μｍ以下である。なお、ゲート電極７ｂと連続するゲート電極７ａは、フィールド絶縁膜１４の上面にも設けられている。
【００７６】
ゲート絶縁膜６は、活性領域のドリフト層２の上面のほぼ全面を覆うように設けられるが、コンタクト領域５の上面と、その周囲のソース領域４の上面の一部とにはソースコンタクト膜１９が設けられているため、当該箇所にはゲート絶縁膜６は設けられていない。
【００７７】
また、ゲート電極７ａ、ゲート電極７ｂ、ゲート絶縁膜６およびフィールド絶縁膜１４を覆う、層間絶縁膜１５が形成されている。層間絶縁膜１５の厚さは、たとえば、０．５μｍ以上、かつ、２μｍ以下である。
【００７８】
活性領域においては、層間絶縁膜１５を貫通してソースコンタクト膜１９に到達するようにソースコンタクトホール２２が設けられ、また、外周領域においては、層間絶縁膜１５を貫通して外周ウェルコンタクト膜１８に到達するようにウェルコンタクトホール２１が設けられている。また、外周領域においては、層間絶縁膜１５を貫通して、フィールド絶縁膜１４の上面に形成されたゲート電極７ａに到達するようにゲートコンタクトホール２３Ａが設けられている。
【００７９】
そして、層間絶縁膜１５の上方には、ソース電極１０、ゲートパッド１１、広域ゲート配線１２および渦巻き状ゲート配線１３が選択的に設けられる。
【００８０】
ソース電極１０は、ソースコンタクトホール２２を埋め込むとともに、活性領域に隣接して設けられたウェルコンタクトホール２１を埋め込む。そして、広域ゲート配線１２は、ゲートコンタクトホール２３Ａを埋め込む。そして、ソース電極１０は、活性領域において、層間絶縁膜１５を介してゲート電極７ｂを覆う。
【００８１】
このような構造によって、ソース領域４はソースコンタクトホール２２を介してソース電極１０に電気的に接続され、外周ウェル領域９はウェルコンタクトホール２１を介してソース電極１０に電気的に接続され、ゲート電極７ａはゲートコンタクトホール２３Ａを介して広域ゲート配線１２に電気的に接続されることとなる。
【００８２】
なお、層間絶縁膜１５の上方には、少なくともソース電極１０の一部を覆う、ポリイミド膜または窒化膜からなる保護膜が設けられる（ここでは、図示しない）。
【００８３】
次に、内蔵ゲート抵抗２５が形成されている領域について説明する。図４は、図１におけるＢ−Ｂ’断面における構造の例を示す断面図である。図４は、活性領域とは異なる領域における断面図である。
【００８４】
図４に例が示されるように、フィールド絶縁膜１４の上面にゲート電極７ａが部分的に形成されている。また、ゲート電極７ａの上面に形成された層間絶縁膜１５を貫通してゲート電極７ａに到達するゲートコンタクトホール２３Ａおよびゲートコンタクトホール２３Ｂが、それぞれ形成されている。
【００８５】
ゲートコンタクトホール２３Ｂでは、渦巻き状ゲート配線１３がゲートコンタクトホール２３Ｂを介してゲート電極７ａと接触している。また、ゲートコンタクトホール２３Ａでは、広域ゲート配線１２がゲートコンタクトホール２３Ａを介してゲート電極７ａと接触している。
【００８６】
これによって、渦巻き状ゲート配線１３と広域ゲート配線１２とは、（主にゲート電極７ａに起因する）内蔵ゲート抵抗２５を介して電気的に接続されている。
【００８７】
＜半導体装置の製造方法について＞
次に、図５から図９を参照しつつ、本実施の形態に関する炭化珪素半導体装置の製造方法を説明する。なお、図５から図９は、本実施の形態に関する炭化珪素半導体装置の製造方法の例を示す断面図である。
【００８８】
まず、図５に例が示されるように、ＳｉＣ基板１の一方の主面（上面）に、化学気相堆積（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法を用いて、ｎ型のドリフト層２をエピタキシャル成長により形成する。なお、ドリフト層２は、炭化珪素半導体層である。
【００８９】
ここで、ＳｉＣ基板１の厚さは、たとえば、５０μｍ以上、かつ、５００μｍ以下である。また、ＳｉＣ基板１は、ｎ型の不純物をたとえば１×１０１９ｃｍ−３以上、かつ、１×１０２１ｃｍ−３以下の範囲で含んでいる。
【００９０】
また、ドリフト層２の厚さは、たとえば、１μｍ以上、かつ、６０μｍ以下である。また、ドリフト層２は、ｎ型の不純物をたとえば１×１０１５ｃｍ−３以上、かつ、１×１０１７ｃｍ−３以下の範囲で含んでいる。
【００９１】
なお、ドリフト層２の厚さは一例であり、ドリフト層２の厚さは、炭化珪素ＭＯＳＦＥＴ１００に必要な耐圧（使用電圧）によって定められてもよい。
【００９２】
次に、ドリフト層２の上面に、後にウェル領域３および外周ウェル領域９となる領域が露出するように、開口部を有するレジストマスク（ここでは、図示しない）を写真製版（フォトリソグラフィー）技術を用いて形成する。このレジストマスクは、不純物注入阻止マスクとして使用される。
【００９３】
上記のレジストマスクを形成した後、当該レジストマスクの上方からｐ型の不純物をイオン注入する。そして、図６に例が示されるように、活性領域におけるドリフト層２の表層において、ウェル領域３を選択的に形成する。また、図６に例が示されるように、外周領域におけるドリフト層２の表層において、外周ウェル領域９を形成する。
【００９４】
ここで、ウェル領域３および外周ウェル領域９のドリフト層２の最表面からの深さ（厚さ）は、たとえば、０．５μｍ以上、かつ、１．０μｍ以下である。また、ウェル領域３および外周ウェル領域９のｐ型の不純物としては、ＡｌまたはＢが用いられる。また、ウェル領域３および外周ウェル領域９の不純物濃度は、たとえば、１×１０１７ｃｍ−３以上、かつ、５×１０１９ｃｍ−３以下の範囲に設定される。
【００９５】
次に、レジストマスクを除去した後、後にソース領域４となる領域が露出するように開口部を有する新たなレジストマスク（ここでは、図示しない）を写真製版技術を用いて形成する。このレジストマスクも、不純物注入阻止マスクとして使用される。
【００９６】
上記のレジストマスクを形成した後、当該レジストマスクの上方からｎ型の不純物をイオン注入する。そして、図６に例が示されるように、ウェル領域３の表層にソース領域４を形成する。
【００９７】
ここで、ソース領域４のドリフト層２の最表面からの深さ（厚さ）は、たとえば、０．２μｍ以上、かつ、０．５μｍ以下である。また、ソース領域４のｎ型の不純物としては、窒素（Ｎ）またはリン（Ｐ）が用いられる。また、ソース領域４の不純物濃度は、たとえば、５×１０１８ｃｍ−３以上、かつ、５×１０２０ｃｍ−３以下の範囲に設定される。
【００９８】
次に、レジストマスクを除去した後、後にコンタクト領域５および外周コンタクト領域８となる領域が露出するように開口部を有する新たなレジストマスク（ここでは、図示しない）を写真製版技術を用いて形成する。このレジストマスクも不純物注入阻止マスクとして使用される。
【００９９】
上記のレジストマスクを形成した後、当該レジストマスクの上方からｐ型の不純物をイオン注入する。そして、図６に例が示されるように、活性領域においてはソース領域４の平面視における中央部にコンタクト領域５を形成する。また、図６に例が示されるように、外周領域においては外周ウェルコンタクト膜１８の表層に外周コンタクト領域８を形成する。
【０１００】
ここで、コンタクト領域５および外周コンタクト領域８のドリフト層２の最表面からの深さ（厚さ）は、たとえば、０．２μｍ以上、かつ、０．５μｍ以下である。
【０１０１】
また、コンタクト領域５および外周コンタクト領域８のｐ型の不純物としては、ＡｌまたはＢが用いられる。また、コンタクト領域５および外周コンタクト領域８の不純物濃度は、たとえば、１×１０１８ｃｍ−３以上、かつ、５×１０２０ｃｍ−３以下の範囲内に設定される。
【０１０２】
次に、レジストマスクを除去した後、後にガードリング領域１６となる領域が露出するように開口部を有する新たなレジストマスク（ここでは、図示しない）を写真製版技術を用いて形成する。このレジストマスクも不純物注入阻止マスクとして使用される。
【０１０３】
上記のレジストマスクを形成した後、当該レジストマスクの上方からｐ型の不純物をイオン注入する。そして、図６に例が示されるように、外周領域のさらに外側におけるドリフト層２の表層に、ガードリング領域１６を形成する。
【０１０４】
ここで、ガードリング領域１６のドリフト層２の最表面からの深さ（厚さ）は、たとえば、０．５μｍ以上、かつ、１．０μｍ以下である。また、ガードリング領域１６のｐ型の不純物としては、ＡｌまたはＢが用いられる。また、ガードリング領域１６の不純物濃度は、たとえば、１×１０１６ｃｍ−３以上、かつ、１×１０１８ｃｍ−３以下の範囲内に設定される。
【０１０５】
次に、レジストマスクを除去した後、注入されたｎ型の不純物およびｐ型の不純物を活性化するため、たとえば、１５００℃以上の高温アニール処理を施す。
【０１０６】
次に、たとえば、ＣＶＤ法によって、ドリフト層２の上面に酸化膜（ＳｉＯ２）を形成する。その後、写真製版技術を用いて、活性領域が露出するように開口部を有するエッチングマスクを形成する。
【０１０７】
上記のエッチングマスクを形成した後、当該エッチングマスクを用いて活性領域における酸化膜をエッチングによって除去する。これによって、図６に例が示されるように、外周領域のドリフト層２の上面にフィールド絶縁膜１４が形成される。なお、フィールド絶縁膜１４の厚さは、たとえば、０．５μｍ以上、かつ、２μｍ以下に設定される。
【０１０８】
その後、図７に例が示されるように、上部の構成を含むＳｉＣ基板１を酸素または水蒸気を含む１０００℃程度の雰囲気中に曝すことによって、活性領域の表面を熱酸化する。そして、熱酸化膜（ＳｉＯ２）であるゲート絶縁膜６を形成する。ゲート絶縁膜６の厚さは、たとえば、０．０３μｍ以上、かつ、０．５μｍ以下に設定される。
【０１０９】
なお、上記の場合では、ゲート絶縁膜６は熱酸化膜であるものとして説明されたが、ゲート絶縁膜６は、ＣＶＤ法で形成された酸化膜であってもよい。
【０１１０】
次に、図８に例が示されるように、ＣＶＤ法によって、ゲート絶縁膜６の上面およびフィールド絶縁膜１４の上面に、リン（Ｐ）がたとえば１×１０１９ｃｍ−３以上、かつ、１×１０２１ｃｍ−３以下の範囲で含まれる多結晶シリコン膜を形成する。
【０１１１】
多結晶シリコン膜の厚さは、たとえば、０．３μｍ以上、かつ、１μｍ以下の範囲に設定される。なお、多結晶シリコン膜は、Ｂを含むｐ型の多結晶シリコン膜で形成されていてもよい。
【０１１２】
次に、写真製版技術を用いて、活性領域においてはソース領域４の上方およびコンタクト領域５の上方の多結晶シリコン膜が露出し、外周領域においてはゲートパッド１１の下方の多結晶シリコン膜が露出するように開口部を有するエッチングマスクを形成する。
【０１１３】
そして、上記のエッチングマスクを形成した後、当該エッチングマスクを用いて、開口部において露出する多結晶シリコン膜をエッチングによって除去する。
【０１１４】
これによって、図８に例が示されるように、活性領域では、ソース領域４の上方およびコンタクト領域５の上方に存在するゲート電極が除去され、ＪＦＥＴ領域の上方からウェル領域３の縁部の上方に渡る範囲にゲート電極７ｂが残ることとなる。また、外周領域では、外周コンタクト領域８の上方を除き広域ゲート配線１２の下方までゲート電極７ａが残ることとなる。
【０１１５】
また、図１のＢ−Ｂ’断面には、内蔵ゲート抵抗２５がパターン形成される。
【０１１６】
次に、図９に例が示されるように、上部構成を含むＳｉＣ基板１の全面に、たとえば、ＣＶＤ法によって厚さが０．５μｍ以上、かつ、２μｍ以下であるシリコン酸化膜を形成し、層間絶縁膜１５とする。
【０１１７】
続いて、写真製版技術を用いて、活性領域においては、コンタクト領域５およびその周囲のソース領域４の上方の層間絶縁膜１５が露出するように開口部を有するエッチングマスクを形成する。そして、当該エッチングマスクを用いて、開口部において露出する層間絶縁膜１５をエッチングによって除去するとともに、その下のゲート絶縁膜６も除去する。そうすることで、図９に例が示されるように、コンタクト領域５およびその周囲のソース領域４に達するソースコンタクトホール２２（図３を参照）を形成する。
【０１１８】
また、当該エッチングマスクは、外周領域においては、外周ウェル領域９の上方の層間絶縁膜１５が露出するように開口部を有しており、開口部において露出する層間絶縁膜１５およびフィールド絶縁膜１４をエッチングによって除去する。そうすることで、図９に例が示されるように、外周ウェル領域９に達するウェルコンタクトホール２１を形成する。
【０１１９】
上記のエッチングには、ウェットエッチングかドライエッチング、またはその両方を用いることができる。
【０１２０】
次に、上記のエッチングマスクを除去した後、ＳｉＣ基板１の上面に、たとえば、スパッタ法によって、厚さ３０ｎｍ以上、かつ、１００ｎｍ以下のＮｉ膜を形成した後、アニール処理を施す。
【０１２１】
これによって、ソースコンタクトホール２２の底面に露出しているソース領域４の上面およびコンタクト領域５の上面、および、ウェルコンタクトホール２１の底面に露出している外周コンタクト領域８の上面に、金属シリサイド膜（たとえば、ＮｉＳｉ２膜）をそれぞれ形成する。
【０１２２】
ここで、アニール処理は、たとえば、瞬間熱処理（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ、すなわち、ＲＴＡ）法によって、温度がたとえば３００℃以上、かつ、８００℃以下で、１分以上、かつ、３分以下の加熱を行う。
【０１２３】
当該温度下における加熱によって、図９に例が示されるように、Ｎｉ膜のＮｉと、これに接触するＳｉＣとが反応して、コンタクト領域５の上面およびソース領域４の上面にはソースコンタクト膜１９（図３を参照）が形成され、また外周コンタクト領域８上には外周ウェルコンタクト膜１８（図３を参照）が形成される。なお、ＳｉＣと接触していないＮｉ膜は反応しないので、Ｎｉのまま残る。
【０１２４】
金属シリサイド膜を形成した後、たとえば、硫酸または塩酸を含む酸溶液でＳｉＣ基板１を洗浄する。この洗浄によって、シリサイド化反応において未反応であったＮｉ膜が除去される。当該未反応のＮｉ膜を除去することで、図９に例が示される構成が得られる。
【０１２５】
次に、写真製版技術を用いて、ゲートパッド１１（図１を参照）の形成領域および広域ゲート配線１２（図１を参照）の形成領域におけるゲート電極７ａの上方に位置する層間絶縁膜１５が露出するように、複数の開口部を有するエッチングマスクを形成する。
【０１２６】
そして、当該エッチングマスクを用いて、複数の開口部において露出する層間絶縁膜１５をエッチングによって除去することで、ゲート電極７ａに達するゲートコンタクトホール２３Ａおよびゲートコンタクトホール２３Ｂ（図４を参照）を形成する。
【０１２７】
なお、当該エッチングには、ソースコンタクトホール２２を形成する際に用いるエッチングと同一の方法を用いることができる。
【０１２８】
その後、ＳｉＣ基板１の上面に対して、スパッタ法または蒸着法によって厚さがたとえば１μｍ以上、かつ、５μｍ以下のＡｌ膜を形成する。そして、当該Ａｌ膜によって、ウェルコンタクトホール２１、ソースコンタクトホール２２、ゲートコンタクトホール２３Ａおよびゲートコンタクトホール２３Ｂを埋め込む。
【０１２９】
次に、写真製版技術を用いて、後にソース電極１０、ゲートパッド１１、広域ゲート配線１２および渦巻き状ゲート配線１３となる領域それぞれの上部以外が開口部となっているエッチングマスクを形成する。
【０１３０】
そして、当該エッチングマスクを用いてＡｌ膜をエッチングすることによって、ソース電極１０、ゲートパッド１１、広域ゲート配線１２および渦巻き状ゲート配線１３を形成する。
【０１３１】
最後に、ＳｉＣ基板１の裏面側主面（下面）に対して、スパッタ法または蒸着法によって、厚さがたとえば０．１μｍ以上、かつ、５μｍ以下であるＮｉ膜を形成してドレイン電極２０とする。そうすることによって、図３に例が示された炭化珪素ＭＯＳＦＥＴ１００が得られる。
【０１３２】
次に、炭化珪素ＭＯＳＦＥＴ１００の奏する効果について説明する。
【０１３３】
図１２は、本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００を搭載する電力半導体モジュール１０１（電力変換装置）の等価回路モデルの例を示す図である。
【０１３４】
電力半導体モジュール１０１の内部には、炭化珪素ＭＯＳＦＥＴ１００が複数存在し、かつ、互いに並列接続されている。
【０１３５】
具体的には、複数の炭化珪素ＭＯＳＦＥＴ１００のゲートパッド１１、ドレイン電極２０およびソース電極１０が、それぞれ炭化珪素ＭＯＳＦＥＴ１００間に寄生するインダクタンス成分である、ゲート寄生インダクタンス２１１、ドレイン寄生インダクタンス２２０およびソース寄生インダクタンス２１０をそれぞれ介して接続されている。
【０１３６】
ゲート寄生インダクタンス２１１、ドレイン寄生インダクタンス２２０およびソース寄生インダクタンス２１０は、炭化珪素ＭＯＳＦＥＴ１００のチップ間を並列接続するために用いられるワイヤーボンドまたはバスバーなどの細長い導体の存在に起因して生じる。
【０１３７】
また、炭化珪素ＭＯＳＦＥＴ１００の内部に着目すると、ドレイン電極２０およびソース電極１０は低抵抗の金属で、かつ、チップ面内に平面的に形成される。そのため、寄生インピーダンスを無視することができる。
【０１３８】
一方で、多結晶シリコン膜で形成されるゲート電極７ａは、高いシート抵抗を有するため、内部抵抗２０７が、ゲートパッド１１と活性領域のゲート電極７ｂとの間に存在すると考えられる。
【０１３９】
活性領域においては、ゲート−ソース−ドレインのそれぞれの端子間に、ゲート−ソース間容量２５１、ゲート−ドレイン間容量２５２、ソース−ドレイン間容量２５３の寄生容量が存在し、また、ドレイン−ソース間には、活性領域のゲート電極７ｂの電位で導電性が制御されるチャネルコンダクタンス２６０が存在する。
【０１４０】
ここで、本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００における渦巻き状ゲート配線１３は、渦巻き形状を有する配線であるため、電気的にはスパイラルコイルとして作用し、インダクタンス成分として表現することができる。
【０１４１】
また、渦巻き状ゲート配線１３の一端はゲートパッド１１に接続され、渦巻き状ゲート配線１３の他端は活性領域におけるゲート電極７ｂと接続されている。そのため、渦巻き状ゲート配線１３によるインダクタンス成分は、ゲートパッド１１と活性領域との間に形成された内蔵ゲートインダクタンス２８０と表現することができる。
【０１４２】
また、本実施の形態において必ずしも必須の構成ではない内蔵ゲート抵抗２５が、内蔵ゲートインダクタンス２８０と直列に接続されている。
【０１４３】
また、モジュールのゲート端子３０１には、スイッチング速度を調整するための外付けゲート抵抗２６が接続されている。
【０１４４】
まず、複数のＭＯＳＦＥＴが並列接続されたモジュール内で発生する、ゲート発振のメカニズムについて説明する。
【０１４５】
ゲート発振は、ＭＯＳＦＥＴのゲートパッド１１に入力された高周波振動が、ＭＯＳＦＥＴの活性領域におけるゲート電極７ｂの電位に伝播し、ドレイン−ソース電流の振動に伝わることが要因となる。
【０１４６】
ドレイン−ソース電流の振動は、ソース寄生インダクタンス２１０またはドレイン寄生インダクタンス２２０によって、炭化珪素ＭＯＳＦＥＴ１００ソース電極またはドレイン電極の電圧変動に変わり、モジュール内または別の炭化珪素ＭＯＳＦＥＴ１００内のゲート−ソース間容量２５１およびゲート−ドレイン間容量２５２を介して、元の炭化珪素ＭＯＳＦＥＴ１００のゲートパッド１１の電圧振動として戻ってくる。
【０１４７】
このとき、初めのゲート電位の振動電圧に対して戻ってくるゲート電位の振動電圧が大きいと正帰還が生じ、ゲート発振に至ることがある。
【０１４８】
したがって、ゲート発振を抑制するためには、高周波振動に対し、上記発振ループにおける小信号伝達関数のゲインを下げることが有効である。その具体的方法として、ゲートパッド１１の電圧変動に対して、活性領域におけるゲート電極７ｂの電位が変動する割合を小さくする方法が考えられる。
【０１４９】
一方で、スイッチング動作のためにゲートパッド１１に与えるゲート電極の制御電圧の変化に対して、活性領域のゲート電極７ｂの電位変動が緩慢になると、スイッチング速度が遅くなるため電力損失が増加してしまう。
【０１５０】
したがって、ゲートパッド１１の電圧変動に対する活性領域におけるゲート電極７ｂの電圧変動は、スイッチング動作に対しては応答し、高周波振動に対しては応答しないことが理想である。
【０１５１】
ここで、高周波振動は、主に半導体チップに寄生する寄生容量Ｃと主に回路に寄生する寄生インダクタンスＬとの共振周波数である１／（２π√（ＬＣ））で算出される発振周波数を有する。そして、一般的にＣが概ね数十から数百ｎＦであり、Ｌが概ね数十から数百ｎＨであることから、共振周波数は、概ね数から百ＭＨｚ程度の発振周波数を有する。
【０１５２】
これは、一般的なスイッチング周波数が数百ｋＨｚ程度であることを考えると、ゲート電極の制御電圧の周波数よりも高い周波数である。
【０１５３】
したがって、発明者らは、ゲートパッド１１と活性領域のゲート電極７ｂとの間に、高周波信号のみを遮断し、低周波信号の伝達には影響を及ぼさないローパスフィルターを形成することができれば、スイッチング損失を増大させずにゲート発振を抑制することができると考えた。
【０１５４】
図１３は、単一の炭化珪素ＭＯＳＦＥＴ１００を抜き出して、ゲートパッド１１に正弦波が印加された場合に活性領域におけるゲート電極７ｂにどれだけの電位変動が生じるかを解析するための小信号等価回路を示す図である。
【０１５５】
図１２に示された炭化珪素ＭＯＳＦＥＴ１００から、上記の解析に寄与しないソース−ドレイン間のインピーダンスを無視し、ソース電位とドレイン電位とを同一の電位として簡略化することで、ゲート−ソース間容量２５１とゲート−ドレイン間容量２５２との合成容量である入力容量２５８が、内蔵ゲート抵抗２５、内蔵ゲートインダクタンス２８０および内部抵抗２０７と直列に接続されているように表される。
【０１５６】
ここで、本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００を用いない場合、すなわち、内蔵ゲートインダクタンス２８０の値がゼロである場合、ゲートパッド１１に印加された電圧は内部抵抗２０７と入力容量２５８との直列接続に電圧分担される。そして、活性領域におけるゲート電極７ｂの電位は、電圧分担されたうちの入力容量２５８の両端電圧に対応する。
【０１５７】
ここで、活性領域から内蔵ゲート抵抗２５を介して接続されたゲートパッド１１の電位を入力とみなし、活性領域におけるゲート電極７ｂの電位を出力とみなす場合、入出力の間には内部抵抗２０７および内蔵ゲート抵抗２５の合成から成るＲと、入力容量２５８から成るＣとによって、ＣＲローパスフィルターが形成されているとみなすことができる。
【０１５８】
すなわち、ＭＯＳＦＥＴには、自生的にローパスフィルターが内蔵されていると理解することができる。しかしながら、ＣＲローパスフィルターは一次のローパスフィルターであり、減衰傾度が−２０ｄＢ／ｄｅｃで一定であることから、高周波振動に対するゲインを下げるためには、１／（２πＲＣ）で求まるカットオフ周波数を下げる必要がある。すなわち、ＣＲ積を大きくすることが必要となる。
【０１５９】
一方で、スイッチング速度はＣＲ積に反比例するため、ＣＲローパスフィルターのみでは、スイッチング速度の向上と高周波振動に対するゲインの低減とは、トレードオフ関係になってしまう。
【０１６０】
したがって、内蔵ゲートインダクタンス２８０がゼロである場合、スイッチング損失を増大させずにゲート発振を抑制することは難しい。
【０１６１】
本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００では、活性領域とゲートパッド１１との間に渦巻き状ゲート配線１３から成る内蔵ゲートインダクタンス２８０が、内蔵ゲート抵抗２５と直列に接続されている。そのため、ＬＣＲローパスフィルターが構成されている。
【０１６２】
ＬＣＲローパスフィルターは２次のローパスフィルターであり、すなわち、減衰傾度を最大−４０ｄＢ／ｄｅｃとすることができる。そのため、ＣＲローパスフィルターを備える場合よりも、スイッチング速度を低下させずに高周波振動に対するゲインを下げることが可能となる。
【０１６３】
上記の効果を証明するために、図１３に例が示された小信号等価回路において、ゲートパッド１１の入力信号に対する、活性領域におけるゲート電極７ｂの出力信号の大きさを示す伝達関数の算出結果を示す。
【０１６４】
図１４は、ゲートパッド１１の入力信号に対する、活性領域におけるゲート電極７ｂの出力信号の大きさを示す伝達関数の算出結果を示す図である。なお、図１４においては、縦軸がゲイン［ｄＢ］を示し、横軸が周波数［Ｈｚ］を示す。
【０１６５】
入力容量２５８を２０ｎＦとし、内部抵抗２０７を５Ωとし、内蔵ゲート抵抗２５と内蔵ゲートインダクタンス２８０との組み合わせを、条件ａでは１Ωと０ｎＨ、条件ｂでは１０Ωと０ｎＨ、条件ｃでは１Ωと３０ｎＨとする。
【０１６６】
条件ａを基準とすると、条件ｂでは減衰傾度が同じままカットオフ周波数が小さくなることで、高周波領域のゲインが下がっている。これに対し、条件ａを基準とすると、条件ｃでは１０ＭＨｚ以上の領域において減衰傾度が大きくなることで、高周波領域のゲインが下がっている。
【０１６７】
したがって、条件ａを基準とすると、条件ｂおよび条件ｃのいずれであっても、高周波領域におけるゲインを低減することができていることが分かる。
【０１６８】
一方、図１５および図１６は、図１４における条件と同じ条件で、図１２で示されたモジュール等価回路モデルを用いてＬ負荷ハーフブリッジ回路におけるスイッチング特性を計算した結果を示す図である。なお、図１５においては、縦軸がドレイン−ソース電圧［Ｖ］を示し、横軸が時間［μｓ］を示す。また、図１６においては、縦軸がドレイン−ソース電流［Ａ］を示し、横軸が時間［μｓ］を示す。
【０１６９】
なお、簡単のために、ゲート寄生インダクタンス２１１、ソース寄生インダクタンス２１０およびドレイン寄生インダクタンス２２０は無視して計算されている。
【０１７０】
外付けゲート抵抗２６には、炭化珪素ＭＯＳＦＥＴ１００の１個あたりに１Ωに相当する抵抗を接続している。
【０１７１】
条件ａを基準として、内蔵ゲート抵抗２５を大きくすることで高周波領域におけるゲインを低減することができていた条件ｂでは、ドレイン電流またはドレイン電圧の変動が緩慢になっており、スイッチング速度が低下していることが分かる。
【０１７２】
一方で、内蔵ゲートインダクタンス２８０を付与した条件ｃでは、スイッチング特性は条件ａと同等であり、スイッチング速度の低下がないことが分かる。
【０１７３】
すなわち、本実施の形態に関する渦巻き状ゲート配線１３に基づく内蔵ゲートインダクタンス２８０を付与することによって、スイッチング損失を増大させずに、ゲート発振を抑制することが可能となる。
【０１７４】
発明者らが初めて開示する上記の効果を踏まえた上で、先行技術との差異を説明する。
【０１７５】
１つの先行技術として、ターンオフ動作の際に素子平面内での遮断動作の時間差を調整するために、半導体チップの中央に形成されたゲートパッドに接続されたトレンチゲート電極が、渦巻き状に形成される構造が開示されている。
【０１７６】
また、他の先行技術として、ゲート配線の面積を減らすために、トレンチゲート電極がゲートパッドを取り囲むように渦巻き状に数珠繋ぎになった構造が開示されている。
【０１７７】
いずれの場合も、渦巻き状のゲート配線は、活性領域におけるゲート電極によって構成されている。
【０１７８】
このような場合、２つの問題点から本実施の形態におけるような効果はほとんど享受することができない。
【０１７９】
まず、これらの先行技術では、渦巻き状のゲート配線が活性領域のゲート電極によって構成されている。活性領域のゲート電極には、加工性またはゲート絶縁膜の信頼性の観点から多結晶シリコンが用いられるが、多結晶シリコンはシート抵抗が大きい。
【０１８０】
そのため、渦巻き状のゲート配線のような長い配線を多結晶シリコンで形成すると、大きなゲート抵抗として振る舞い、高速にスイッチングすることができない。
【０１８１】
また、渦巻き状のゲート配線を活性領域内のみに形成してしまうと、活性領域のうち、ゲートパッドに電気的に近い領域では、ゲートパッドとゲート電極との間にインダクタンス成分がほとんど存在しないことになる。そのため、これらの領域には高周波振動が伝わってしまう。よって、ゲート発振をほとんど抑制することができない。
【０１８２】
それに加え、活性領域内において、ゲートパッドに電気的に近い領域とゲートパッドに電気的に遠い領域とで、ゲートパッドとの間に形成されたインダクタンス成分が大きく異なることになる。そのため、素子内でのスイッチング動作が不均一となり、電流集中による素子破壊を引き起こす可能性がある。
【０１８３】
これらの現象を抑制しつつ本実施の形態における効果を得るためには、渦巻き状のゲート配線の少なくとも一部、望ましくはそのすべてが、活性領域とは別の領域に形成され、かつ、ゲートパッドと活性領域におけるゲート電極との間に形成されることが必要である。
【０１８４】
＜第１の実施の形態の変化例１について＞
図１に示された炭化珪素ＭＯＳＦＥＴ１００の平面図は、本実施の形態の効果を享受しうる構成の一例である。本実施の形態の効果は、内蔵ゲートインダクタンス２８０がゲートパッド１１と活性領域におけるゲート電極７ｂとの間に形成されていれば、同様に得られる。
【０１８５】
図１０は、本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００Ｘの構成の変形例を概略的に示す平面図である。
【０１８６】
図１０に例が示される炭化珪素ＭＯＳＦＥＴ１００Ｘでは、環状ゲート配線１３Ｘがゲートパッド１１Ｘを取り囲んでいない代わりに、環状ゲート配線１３Ｘが活性領域の外側から、活性領域（ソース電極１０）を取り囲んでいる。
【０１８７】
なお、環状ゲート配線１３Ｘは、活性領域の周りを周回する間に、周回する環状ゲート配線１３Ｘ同士が接触していない。すなわち、環状ゲート配線１３Ｘは、閉塞した輪っか形状（閉曲線）にはなっていない。
【０１８８】
環状ゲート配線１３Ｘの一端は、ゲートパッド１１Ｘに接続されている。そして、環状ゲート配線１３Ｘの他端は、ゲートパッド１１Ｘには接続されず（すなわち、閉曲線とはなっていない）、内蔵ゲート抵抗２５Ｘの一端に接続される。そして、内蔵ゲート抵抗２５Ｘの他端は、広域ゲート配線１２Ｘに接続されている。
【０１８９】
環状ゲート配線１３Ｘは、ゲート電極７ｂとは異なる種類の材料から構成される。
【０１９０】
このような平面レイアウトであっても、ゲートパッド１１Ｘと活性領域におけるゲート電極７ｂとの間にスパイラルコイルに起因する内蔵ゲートインダクタンスを形成することができるため、本実施の形態による効果と同様の効果を享受することができる。
【０１９１】
また、本実施の形態では、ゲートパッド１１Ｘ（ゲートパッド１１）、環状ゲート配線１３Ｘ（渦巻き状ゲート配線１３）、内蔵ゲート抵抗２５Ｘ（内蔵ゲート抵抗２５）、さらには、広域ゲート配線１２Ｘ（広域ゲート配線１２）の順に接続される例が示されたが、環状ゲート配線１３Ｘ（渦巻き状ゲート配線１３）と内蔵ゲート抵抗２５Ｘ（内蔵ゲート抵抗２５）との接続順序は逆であってもよい。また、接続の途中に任意のゲート配線などが挟まれていてもよい。
【０１９２】
＜第１の実施の形態の変化例２について＞
図１１は、本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００Ｙの構成の他の変形例を概略的に示す平面図である。
【０１９３】
図１１に例が示される炭化珪素ＭＯＳＦＥＴ１００Ｙでは、渦巻き状ゲート配線１３Ｙがゲートパッド１１Ｙまたは活性領域を取り囲んでいない代わりに、渦巻き状ゲート配線１３Ｙの中心部（一端）からゲートコンタクトホール２３Ｂを介して内蔵ゲート抵抗２５Ｙの一端にコンタクトしており、内蔵ゲート抵抗２５Ｙの他端は、渦巻き状ゲート配線１３Ｙの外側で別のゲートコンタクトホール２３Ｃを介して広域ゲート配線１２Ｙに接触している。
【０１９４】
なお、渦巻き状ゲート配線１３Ｙは、周回する間に、周回する渦巻き状ゲート配線１３Ｙ同士が接触していない。すなわち、渦巻き状ゲート配線１３Ｙは、閉塞した輪っか形状（閉曲線）にはなっていない。
【０１９５】
このような平面レイアウトであっても、ゲートパッド１１Ｙと活性領域におけるゲート電極７ｂとの間にスパイラルコイルに起因する内蔵ゲートインダクタンスを形成することができるため、本実施の形態による効果と同様の効果を享受することができる。
【０１９６】
なお、図１１では、渦巻き状ゲート配線１３Ｙの中心部からゲートコンタクトホール２３Ｂを介して内蔵ゲート抵抗２５Ｙにコンタクトする例が示されたが、内蔵ゲート抵抗２５Ｙではなくコンタクトホールを介して別の導電体層に接触させる構成であってもよい。
【０１９７】
＜第２の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０１９８】
＜半導体装置の構成について＞
図１７は、本実施の形態に関する炭化珪素ＭＯＳＦＥＴ１００Ｚの構成の例を概略的に示す平面図である。第１の実施の形態に示された例とは異なり、内蔵ゲート抵抗２５が省略され、ゲートパッド１１Ｚと渦巻き状ゲート配線１３Ｚとが直接接触し、かつ、広域ゲート配線１２Ｚと渦巻き状ゲート配線１３Ｚとが直接接触している。
【０１９９】
＜半導体装置の製造方法について＞
本実施の形態に関する炭化珪素半導体装置の製造方法は、第１の実施の形態で説明された製造方法と主要な部分で同様であり、かつ、内蔵ゲート抵抗２５が形成されないようにマスクパターンを適宜変更するものであるため、詳細な説明を省略する。
【０２００】
図１２に例が示された等価回路モデルにおいて、内蔵ゲート抵抗２５が０Ωとなるため、より高速なスイッチング動作が可能となる。よって、スイッチング損失の低い半導体装置を実現することができる。
【０２０１】
一方で、内蔵ゲート抵抗２５を用いる場合に比べて高周波領域におけるゲインは増大するが、内蔵ゲートインダクタンス２８０の値を適宜調整することで、高周波振動に対するゲインを低下させることができるため、ゲート発振を抑制することができる。
【０２０２】
また、図１における炭化珪素ＭＯＳＦＥＴ１００の平面レイアウトにおいて、内蔵ゲート抵抗２５が存在するための領域が不要となることから、チップサイズの縮小も実現することができる。
【０２０３】
なお、以上の実施の形態に示されたいずれかの炭化珪素ＭＯＳＦＥＴのゲート端子３０１にインダクタンスを付与する方法として、ゲート配線（ゲートワイヤー）を細長く形成してもよい。
【０２０４】
しかしながら、一般にコイルのインダクタンスが巻き数の２乗に比例することから、大きなインダクタンスを形成しようとする場合には巻き線を増やしたいところ、不導体で被覆されていないゲートワイヤーを用いて巻き線を増やすことは非現実的である。
【０２０５】
したがって、ゲートワイヤーで大きなインダクタンスを形成するためには、細長いゲートワイヤーが必要となり、振動または発熱による断線リスクの考慮、または、大きなモジュールサイズを要求しうる。
【０２０６】
これに対してチップ内部に渦巻き形状の配線によってインダクタンスを形成することで、小型で高い信頼性を有するモジュールを実現することができる。
【０２０７】
また、機械的な作用で形成されるゲートワイヤーよりも、フォトリソグラフィーで形状が決定される渦巻き状ゲート配線の方が、形状の再現性がよいため、インダクタンスの大きさの再現性がよいメリットもある。
【０２０８】
＜第３の実施の形態＞
本実施の形態に関する電力変換装置、および、電力変換装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０２０９】
＜電力変換装置の構成について＞
本実施の形態は、以上に記載された実施の形態に関する半導体装置を電力変換装置に適用するものである。適用する電力変換装置は特定の用途のものに限定されるものではないが、以下では、三相のインバータに適用する場合について説明する。
【０２１０】
図１８は、本実施の形態に関する電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。
【０２１１】
図１８に例が示されるように、電力変換システムは、電源２１００と、電力変換装置２２００と、負荷２３００とを備える。電源２１００は、直流電源であり、かつ、電力変換装置２２００に直流電力を供給する。電源２１００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池または蓄電池などで構成することができる。また、電源２１００は、交流系統に接続された整流回路またはＡＣ−ＤＣコンバータなどで構成することができる。また、電源２１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ−ＤＣコンバータによって構成することもできる。
【０２１２】
電力変換装置２２００は、電源２１００と負荷２３００との間に接続される三相のインバータである。電力変換装置２２００は、電源２１００から供給された直流電力を交流電力に変換し、さらに、負荷２３００に当該交流電力を供給する。
【０２１３】
また、電力変換装置２２００は、図１８に例が示されるように、直流電力を交流電力に変換して出力する変換回路２２０１と、変換回路２２０１のそれぞれのスイッチング素子を駆動するための駆動信号を出力する駆動回路２２０２と、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力する制御回路２２０３とを備える。
【０２１４】
負荷２３００は、電力変換装置２２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷２３００は特定の用途に限られるものではなく、各種電気機器に搭載される電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられるものである。
【０２１５】
以下、電力変換装置２２００の詳細を説明する。変換回路２２０１は、スイッチング素子と還流ダイオードとを備える（ここでは、図示せず）。そして、スイッチング素子がスイッチング動作をすることによって、電源２１００から供給される直流電力を交流電力に変換し、さらに、負荷２３００に供給する。
【０２１６】
変換回路２２０１の具体的な回路構成は種々のものがあるが、本実施の形態に関する変換回路２２０１は、２レベルの三相フルブリッジ回路であり、かつ、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続される６つの還流ダイオードとを備えるものである。
【０２１７】
変換回路２２０１におけるそれぞれのスイッチング素子とそれぞれの還流ダイオードの少なくとも一方には、以上に記載された実施の形態のいずれかにおける半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続されて上下アームを構成し、それぞれの上下アームは、フルブリッジ回路の各相（すなわち、Ｕ相、Ｖ相およびＷ相）を構成する。そして、それぞれの上下アームの出力端子（すなわち、変換回路２２０１の３つの出力端子）は、負荷２３００に接続される。
【０２１８】
駆動回路２２０２は、変換回路２２０１のスイッチング素子を駆動するための駆動信号を生成し、さらに、変換回路２２０１のスイッチング素子の制御電極に当該駆動信号を供給する。具体的には、後述する制御回路２２０３から出力される制御信号に基づいて、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とをそれぞれのスイッチング素子の制御電極に出力する。
【０２１９】
スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（すなわち、オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（すなわち、オフ信号）となる。
【０２２０】
制御回路２２０３は、負荷２３００に所望の電力が供給されるよう変換回路２２０１のスイッチング素子を制御する。具体的には、負荷２３００に供給すべき電力に基づいて変換回路２２０１のそれぞれのスイッチング素子がオン状態となるべき時間（すなわち、オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって、変換回路２２０１を制御することができる。
【０２２１】
そして、制御回路２２０３は、それぞれの時点においてオン状態となるべきスイッチング素子にはオン信号が、オフ状態となるべきスイッチング素子にはオフ信号がそれぞれ出力されるように、駆動回路２２０２に制御指令（すなわち、制御信号）を出力する。駆動回路２２０２は、当該制御信号に基づいて、それぞれのスイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
【０２２２】
本実施の形態に関する電力変換装置２２００では、変換回路２２０１のスイッチング素子として以上に記載された実施の形態のいずれかにおける半導体装置を適用するため、通電サイクルを経た後のオン抵抗を安定させることができる。
【０２２３】
なお、本実施の形態では、２レベルの三相インバータに以上に記載された実施の形態のいずれかにおける半導体装置を適用する例が説明されたが、適用例はこれに限られるものではなく、種々の電力変換装置に以上に記載された実施の形態のいずれかにおける半導体装置を適用することができる。
【０２２４】
また、本実施の形態では、２レベルの電力変換装置について説明されたが、３レベルまたはマルチレベルの電力変換装置に以上に記載された実施の形態のいずれかにおける半導体装置が適用されてもよい。また、単相負荷に電力を供給する場合には、単相のインバータに以上に記載された実施の形態のいずれかにおける半導体装置が適用されてもよい。
【０２２５】
また、直流負荷などに電力を供給する場合には、ＤＣ−ＤＣコンバータまたはＡＣ−ＤＣコンバータに、以上に記載された実施の形態のいずれかにおける半導体装置を適用することもできる。
【０２２６】
また、以上に記載された実施の形態のいずれかにおける半導体装置が適用された電力変換装置は、上述された負荷が電動機である場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもできる。また、以上に記載された実施の形態のいずれかにおける半導体装置が適用された電力変換装置は、太陽光発電システムまたは蓄電システムなどにおけるパワーコンディショナーとして用いることもできる。
【０２２７】
以上に記載された実施の形態において用いられる半導体スイッチング素子は、シリコン（Ｓｉ）半導体から成るスイッチング素子に限られるものではなく、例えば、半導体スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものであってもよい。
【０２２８】
非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドなどがある。
【０２２９】
ワイドバンドギャップ半導体から成るスイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域でも使用可能であり、スイッチング動作時に発生するスイッチング損失を大きく低減できる。そのため、電力損失の大きな低減が可能となる。
【０２３０】
また、ワイドバンドギャップ半導体から成るスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、冷却部を備えるパワーモジュールを構成する場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの一層の小型化が可能となる。
【０２３１】
また、ワイドバンドギャップ半導体から成るスイッチング素子は、高周波スイッチング動作に適している。そのため、高周波化の要求が大きいコンバータ回路に適用された場合、スイッチング周波数の高周波化によって、コンバータ回路に接続されるリアクトルまたはコンデンサなどを小型化することもできる。
【０２３２】
よって、以上に記載された実施の形態における半導体スイッチング素子は、炭化珪素などのワイドギャップ半導体から成るスイッチング素子となる場合にも、同様な効果が得られる。
【０２３３】
＜以上に記載された実施の形態によって生じる効果について＞
なお、以上に記載された実施の形態では、半導体スイッチング素子としてＭＯＳＦＥＴが説明されたが、半導体スイッチング素子は絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）であってもよい。
【０２３４】
半導体スイッチング素子がＩＧＢＴである場合には、主電極について、ドレインおよびソースをコレクタおよびエミッタに読み替えることによって、それぞれの実施の形態にしたがう構成を同様に適用することが可能である。
【０２３５】
さらに、半導体スイッチング素子がバイポーラトランジスタである場合には、さらに制御電極について、ゲートをベースに読み替えることで、それぞれの実施の形態にしたがう構成を同様に適用することが可能である。
【０２３６】
また、以上に記載された実施の形態においては、半導体材料に炭化珪素が用いられた。これは、一般にＳｉ−ＩＧＢＴに比べてＳｉＣ−ＭＯＳＦＥＴが高速での駆動を要求されるため、ゲート発振の問題が顕在化し易い背景を踏まえたものである。しかしながら、Ｓｉ−ＩＧＢＴまたはＳｉ−ＭＯＳＦＥＴにおいても、本実施の形態に示された技術を適用すれば、同様の効果を享受することができる。なお、ＳｉＣ−ＭＯＳＦＥＴなどは、トレンチ構造のものであってもよい。
【０２３７】
また、以上に記載された本実施の形態では、電力半導体モジュールの構成例が説明されたが、他の用途の半導体モジュールについても、複数の半導体スイッチング素子が並列接続されて並列動作する構成を有するものであれば、それぞれの実施の形態にしたがう構成を同様に適用することによって、ゲート発振を軽減または抑制することが可能となる。
【０２３８】
また、以上に記載された実施の形態では半導体モジュールでの応用例が示されたが、炭化珪素ＭＯＳＦＥＴを個別パッケージに導入し、これを並列させて用いるシステムにおいても、同様の効果を享受することができる。
【０２３９】
また、以上に記載された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本願発明の技術的範囲は以上に記載された実施の形態における説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０２４０】
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
【０２４１】
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて（上記の実施の形態において明示的に言及されていない組み合わせを含む）、同様の効果が生じる場合であってもよい。
【０２４２】
以上に記載された実施の形態によれば、半導体装置は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッド１１（または、ゲートパッド１１Ｙ、ゲートパッド１１Ｚ）と、第１のゲート配線とを備える。ここで、第１のゲート電極は、たとえば、ゲート電極７ｂに対応するものである。また、第１のゲート配線は、たとえば、渦巻き状ゲート配線１３、渦巻き状ゲート配線１３Ｙおよび渦巻き状ゲート配線１３Ｚのうちのいずれか１つに対応するものである。渦巻き状ゲート配線１３は、ゲート電極７ｂとゲートパッド１１とを電気的に接続する。また、渦巻き状ゲート配線１３は、渦巻き状に形成される。また、渦巻き状ゲート配線１３は、ゲート電極７ｂとは異なる種類の材料から構成される。
【０２４３】
このような構成によれば、渦巻き状ゲート配線によって生じるインダクタンス成分によってスイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。また、渦巻き状ゲート配線がゲート電極７ｂとは異なる種類のシート抵抗が比較的小さい材料から構成されることによって、生じるゲート抵抗は小さくなるため、高速なスイッチング動作を妨げない。
【０２４４】
なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
【０２４５】
また、以上に記載された実施の形態によれば、半導体装置は、活性領域におけるゲート電極７ｂと、平面視で、活性領域とは異なる領域である第１の領域におけるゲートパッド１１と、渦巻き状ゲート配線１３とを備える。渦巻き状ゲート配線１３は、ゲート電極７ｂとゲートパッド１１とを電気的に接続する。また、渦巻き状ゲート配線１３は、渦巻き状に形成される。また、渦巻き状ゲート配線１３は、第１の領域に配置される。
【０２４６】
このような構成によれば、渦巻き状ゲート配線によって生じるインダクタンス成分によってスイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。また、渦巻き状ゲート配線が活性領域とは異なる領域である第１の領域に配置されることによって、ゲートパッドとゲート電極との間に形成されるインダクタンス成分のばらつきを抑えることができるため、スイッチング動作の均一性を維持することができる。
【０２４７】
また、以上に記載された実施の形態によれば、渦巻き状ゲート配線１３は、平面視でゲートパッド１１を囲む。このような構成によれば、渦巻き状ゲート配線によって生じるインダクタンス成分によって、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。
【０２４８】
また、以上に記載された実施の形態によれば、半導体装置は、活性領域におけるゲート電極７ｂと、平面視で、活性領域とは異なる領域である第１の領域におけるゲートパッド１１Ｘと、第１のゲート配線とを備える。ここで、第１のゲート配線は、たとえば、環状ゲート配線１３Ｘに対応するものである。環状ゲート配線１３Ｘは、ゲート電極７ｂとゲートパッド１１Ｘとを電気的に接続する。また、環状ゲート配線１３Ｘは、平面視で活性領域を囲み、かつ、閉塞していない。
【０２４９】
このような構成によれば、ゲートパッド１１Ｘと活性領域におけるゲート電極７ｂとの間にスパイラルコイルに起因する内蔵ゲートインダクタンスを形成することができるため、スイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。
【０２５０】
また、以上に記載された実施の形態によれば、環状ゲート配線１３Ｘは、ゲート電極７ｂとは異なる種類の材料から構成される。このような構成によれば、渦巻き状ゲート配線がゲート電極７ｂとは異なる種類のシート抵抗が比較的小さい材料から構成されることによって、生じるゲート抵抗は小さくなるため、高速なスイッチング動作を妨げない。
【０２５１】
また、以上に記載された実施の形態によれば、環状ゲート配線１３Ｘは、第１の領域に配置される。このような構成によれば、渦巻き状ゲート配線が活性領域とは異なる領域である第１の領域に配置されることによって、ゲートパッドとゲート電極との間に形成されるインダクタンス成分のばらつきを抑えることができるため、スイッチング動作の均一性を維持することができる。
【０２５２】
また、以上に記載された実施の形態によれば、半導体装置は、ソース電極１０を備える。ソース電極１０は、活性領域において、第１の絶縁膜を介してゲート電極７ｂを覆う。ここで、第１の絶縁膜は、たとえば、層間絶縁膜１５に対応するものである。また、環状ゲート配線１３Ｘは、平面視でソース電極１０を囲む。このような構成によれば、ゲートパッド１１Ｘと活性領域におけるゲート電極７ｂとの間にスパイラルコイルに起因する内蔵ゲートインダクタンスを形成することができるため、スイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。
【０２５３】
また、以上に記載された実施の形態によれば、渦巻き状ゲート配線１３は、金属から構成される。このような構成によれば、渦巻き状ゲート配線がゲート電極７ｂとは異なるシート抵抗が比較的小さい金属から構成されることによって、生じるゲート抵抗は小さくなるため、高速なスイッチング動作を妨げない。
【０２５４】
また、以上に記載された実施の形態によれば、半導体装置は、第１の領域における第２のゲート電極と、第１の領域における第２のゲート配線とを備える。ここで、第２のゲート電極は、たとえば、ゲート電極７ａに対応するものである。また、第２のゲート配線は、たとえば、広域ゲート配線１２、広域ゲート配線１２Ｘ、広域ゲート配線１２Ｙおよび広域ゲート配線１２Ｚのうちのいずれか１つに対応するものである。ゲート電極７ａは、ゲート電極７ｂに接続される。また、広域ゲート配線１２は、ゲート電極７ａに接続される。このような構成によれば、活性領域とは異なる領域である第１の領域に、ゲート電極７ｂと電気的に接続された広域ゲート配線１２を備えることができる。
【０２５５】
また、以上に記載された実施の形態によれば、渦巻き状ゲート配線１３Ｚは、ゲートパッド１１Ｚおよび広域ゲート配線１２Ｚに直接接続される。このような構成によれば、活性領域とは異なる領域である第１の領域において、渦巻き状ゲート配線１３Ｚが、ゲートパッド１１Ｚと、ゲート電極７ｂと電気的に接続された広域ゲート配線１２Ｚとに接続されるため、ゲートパッド１１Ｚとゲート電極７ｂとの間に形成されるインダクタンス成分のばらつきを抑えることができる。よって、スイッチング動作の均一性を維持することができる。
【０２５６】
また、以上に記載された実施の形態によれば、半導体装置は、第１の領域における第２の絶縁膜を備える。ここで、第２の絶縁膜は、たとえば、層間絶縁膜１５に対応するものである。層間絶縁膜１５は、ゲート電極７ａを覆い、かつ、複数のコンタクトホールを有する。ここで、コンタクトホールは、たとえば、ゲートコンタクトホール２３Ａおよびゲートコンタクトホール２３Ｂのうちのいずれか１つに対応するものである。このような構成によれば、コンタクトホールを介して、渦巻き状ゲート配線１３と広域ゲート配線１２とを接続することができる。
【０２５７】
また、以上に記載された実施の形態によれば、渦巻き状ゲート配線１３は、ゲートコンタクトホール２３Ｂを介してゲート電極７ａと接続される。また、広域ゲート配線１２は、ゲートコンタクトホール２３Ａを介してゲート電極７ａと接続される。このような構成によれば、渦巻き状ゲート配線１３と広域ゲート配線１２とを、内蔵ゲート抵抗２５を介して電気的に接続することができる。
【０２５８】
また、以上に記載された実施の形態によれば、電力変換装置は、上記のうちのいずれかに記載の半導体装置を複数備える。ここで、半導体装置は、たとえば、炭化珪素ＭＯＳＦＥＴ１００、炭化珪素ＭＯＳＦＥＴ１００Ｘ、炭化珪素ＭＯＳＦＥＴ１００Ｙおよび炭化珪素ＭＯＳＦＥＴ１００Ｚのうちのいずれか１つに対応するものである。また、複数の炭化珪素ＭＯＳＦＥＴ１００は、互いに並列に接続される。
【０２５９】
このような構成によれば、並列接続されて並列動作する複数の半導体装置（具体的には、半導体スイッチング素子）を有する電力変換装置において、それぞれの半導体スイッチング素子のゲート配線にインダクタンス成分が付与される。インダクタンス成分はゲート発振に対して高インピーダンスに振る舞うことで、ゲート発振を軽減または抑制することができる。一方で、ゲート発振周波数よりも低周波なスイッチング動作に対してはインダクタンス成分は低インピーダンスに振る舞うため、電力損失をほとんど増加させない。よって、並列接続されて並列動作する複数の半導体スイッチング素子において、電力損失を増加させずに、ゲート発振を軽減または抑制することができる。
【符号の説明】
【０２６０】
１  ＳｉＣ基板、２  ドリフト層、３  ウェル領域、４  ソース領域、５  コンタクト領域、６  ゲート絶縁膜、７ａ，７ｂ  ゲート電極、８  外周コンタクト領域、９  外周ウェル領域、１０  ソース電極、１１，１１Ｘ，１１Ｙ，１１Ｚ  ゲートパッド、１２，１２Ｘ，１２Ｙ，１２Ｚ  広域ゲート配線、１３，１３Ｙ，１３Ｚ  渦巻き状ゲート配線、１３Ｘ  環状ゲート配線、１４  フィールド絶縁膜、１５  層間絶縁膜、１６  ガードリング領域、１８  外周ウェルコンタクト膜、１９  ソースコンタクト膜、２０  ドレイン電極、２１  ウェルコンタクトホール、２２  ソースコンタクトホール、２３Ａ，２３Ｂ，２３Ｃ  ゲートコンタクトホール、２５，２５Ｘ，２５Ｙ  内蔵ゲート抵抗、２６  外付けゲート抵抗、１００，１００Ｘ，１００Ｙ，１００Ｚ  炭化珪素ＭＯＳＦＥＴ、１０１  電力半導体モジュール、２０７  内部抵抗、２１０  ソース寄生インダクタンス、２１１  ゲート寄生インダクタンス、２２０  ドレイン寄生インダクタンス、２５１  ゲート−ソース間容量、２５２  ゲート−ドレイン間容量、２５３  ソース−ドレイン間容量、２５８  入力容量、２６０  チャネルコンダクタンス、２８０  内蔵ゲートインダクタンス、３０１  ゲート端子、２１００  電源、２２００  電力変換装置、２２０１  変換回路、２２０２  駆動回路、２２０３  制御回路、２３００  負荷。
【図１】
2020170411.tif 000003
【図２】
2020170411.tif 000004
【図３】
2020170411.tif 000005
【図４】
2020170411.tif 000006
【図５】
2020170411.tif 000007
【図６】
2020170411.tif 000008
【図７】
2020170411.tif 000009
【図８】
2020170411.tif 000010
【図９】
2020170411.tif 000011
【図１０】
2020170411.tif 000012
【図１１】
2020170411.tif 000013
【図１２】
2020170411.tif 000014
【図１３】
2020170411.tif 000015
【図１４】
2020170411.tif 000016
【図１５】
2020170411.tif 000017
【図１６】
2020170411.tif 000018
【図１７】
2020170411.tif 000019
【図１８】
2020170411.tif 000020
【手続補正書】
【提出日】令和3年3月18日(2021.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
活性領域における第１のゲート電極と、
平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、
前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、
前記第１のゲート配線は、渦巻き状に形成され、
前記第１のゲート配線は、前記第１のゲート電極とは異なる種類の材料から構成される半導体装置を複数備え、
複数の前記半導体装置は、互いに並列に接続される、
電力変換装置。
【請求項２】
活性領域における第１のゲート電極と、
平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、
前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、
前記第１のゲート配線は、渦巻き状に形成され、
前記第１のゲート配線は、前記第１の領域に配置される半導体装置を複数備え、
複数の前記半導体装置は、互いに並列に接続される、
電力変換装置。
【請求項３】
前記第１のゲート配線は、平面視で前記ゲートパッドを囲む、
請求項１または請求項２に記載の電力変換装置。
【請求項４】
活性領域における第１のゲート電極と、
平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、
前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、
前記第１のゲート配線は、平面視で前記活性領域を囲み、かつ、閉塞していない半導体装置を複数備え、
複数の前記半導体装置は、互いに並列に接続される、
電力変換装置。
【請求項５】
前記第１のゲート配線は、前記第１のゲート電極とは異なる種類の材料から構成される、
請求項４に記載の電力変換装置。
【請求項６】
前記第１のゲート配線は、前記第１の領域に配置される、
請求項４または請求項５に記載の電力変換装置。
【請求項７】
前記活性領域において、第１の絶縁膜を介して前記第１のゲート電極を覆うソース電極をさらに備え、
前記第１のゲート配線は、平面視で前記ソース電極を囲む、
請求項４から請求項６のうちのいずれか１項に記載の電力変換装置。
【請求項８】
前記第１のゲート配線は、金属から構成される、
請求項１から請求項７のうちのいずれか１項に記載の電力変換装置。
【請求項９】
前記第１のゲート電極に接続される、前記第１の領域における第２のゲート電極と、
前記第２のゲート電極に接続される、前記第１の領域における第２のゲート配線とをさらに備える、
請求項１から請求項８のうちのいずれか１項に記載の電力変換装置。
【請求項１０】
前記第１のゲート配線は、前記ゲートパッドおよび前記第２のゲート配線に直接接続される、
請求項９に記載の電力変換装置。
【請求項１１】
前記第２のゲート電極を覆い、かつ、複数のコンタクトホールを有する、前記第１の領域における第２の絶縁膜をさらに備える、
請求項９に記載の電力変換装置。
【請求項１２】
前記第１のゲート配線および前記第２のゲート配線は、いずれかの前記コンタクトホールを介して前記第２のゲート電極と接続される、
請求項１１に記載の電力変換装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本願明細書に開示される技術は、電力変換装置に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本願明細書に開示される技術の第１の態様は、活性領域における第１のゲート電極と、平面視で、前記活性領域とは異なる領域である第１の領域におけるゲートパッドと、前記第１のゲート電極と前記ゲートパッドとを電気的に接続する第１のゲート配線とを備え、前記第１のゲート配線は、渦巻き状に形成され、前記第１のゲート配線は、前記第１のゲート電極とは異なる種類の材料から構成される半導体装置を複数備え、複数の前記半導体装置は、互いに並列に接続される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本願明細書に開示される技術の第１の態様によれば、第１のゲート配線によって生じるインダクタンス成分によってスイッチング速度の向上と高周波振動に対するゲインの低減とのトレードオフが改善する。そのため、スイッチング速度の低下を抑制しつつ、ゲート発振を低減することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【国際調査報告】
2020170411.tif 000021
2020170411.tif 000022
2020170411.tif 000023