(57)【要約】メインＭＯＳとセンスＭＯＳの劣化具合の違いに起因した電流検出精度の悪化を防止すること。負荷駆動装置は、負荷に負荷電流を供給するメインＭＯＳ（１０１）と、負荷電流の検出に使用されるセンスＭＯＳ（１０２）と、メインＭＯＳのソース端子とセンスＭＯＳのソース端子の間に並列に設けられた等化器回路（１１０）及びスイッチ（１２０）とを備えている。メインＭＯＳのドレイン端子とセンスＭＯＳのドレイン端子は共通結線とされており、電流検出時に等化器回路によってメインＭＯＳの端子電圧及びセンスＭＯＳの端子電圧が等化されると共にスイッチが開放され、電流非検出時に等化器回路が停止されると共にスイッチによってメインＭＯＳのソース端子及びセンスＭＯＳのソース端子が短絡される。
2020095561.tif 000002
【特許請求の範囲】
【請求項１】
負荷電流によって負荷を駆動すると共に負荷電流を検出する負荷駆動装置であって、
負荷電流を出力するメインＭＯＳＦＥＴと、
負荷電流の検出に使用されるセンスＭＯＳＦＥＴと、
前記メインＭＯＳＦＥＴの一方の主端子と前記センスＭＯＳＦＥＴの一方の主端子の間に設けられた等化器回路と、
前記メインＭＯＳＦＥＴの一方の主端子と前記センスＭＯＳＦＥＴの一方の主端子の間に前記等化器回路と並列に設けられたスイッチとを備え、
前記メインＭＯＳＦＥＴの他方の主端子と前記センスＭＯＳＦＥＴの他方の主端子は共通結線とされており、
電流検出時に前記等化器回路によって前記メインＭＯＳＦＥＴの端子電圧及び前記センスＭＯＳＦＥＴの端子電圧が等化されると共に前記スイッチが開放され、
電流非検出時に前記等化器回路が停止されると共に前記スイッチによって前記メインＭＯＳＦＥＴの一方の主端子及び前記センスＭＯＳＦＥＴの一方の主端子が短絡されることを特徴とする負荷駆動装置。
【請求項２】
前記メインＭＯＳＦＥＴがＯＮ状態の電流検出時に、前記等化器回路によって前記メインＭＯＳＦＥＴの端子電圧及び前記センスＭＯＳＦＥＴの端子電圧が等化されると共に前記スイッチが開放され、
前記メインＭＯＳＦＥＴがＯＦＦ状態の電流非検出時に、前記等化器回路が停止されると共に前記スイッチによって前記メインＭＯＳＦＥＴの一方の主端子及び前記センスＭＯＳＦＥＴの一方の主端子が短絡されることを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記メインＭＯＳＦＥＴの一方の主端子及び前記センスＭＯＳＦＥＴの一方の主端子がソース端子であり、前記メインＭＯＳＦＥＴの他方の主端子及び前記センスＭＯＳＦＥＴの他方の主端子がドレイン端子であることを特徴とする請求項１に記載の負荷駆動装置。
【請求項４】
前記メインＭＯＳＦＥＴはハイサイド及びローサイドの一対のメインＭＯＳＦＥＴであり、前記センスＭＯＳＦＥＴはハイサイド及びローサイドの一対のセンスＭＯＳＦＥＴであり、
前記ハイサイドのメインＭＯＳＦＥＴのドレイン端子及びセンスＭＯＳＦＥＴのドレイン端子が電圧源に接続され、
前記ハイサイドのメインＭＯＳＦＥＴ及びセンスＭＯＳＦＥＴがＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけて、当該メインＭＯＳＦＥＴのソース端子及び当該センスＭＯＳＦＥＴのソース端子が前記スイッチで短絡することを特徴とする請求項３に記載の負荷駆動装置。
【請求項５】
前記ローサイドのメインＭＯＳＦＥＴのドレイン端子及びセンスＭＯＳＦＥＴのドレイン端子が前記負荷に接続され、
前記ローサイドのメインＭＯＳＦＥＴ及びセンスＭＯＳＦＥＴがＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけて、当該メインＭＯＳＦＥＴのソース端子及び当該センスＭＯＳＦＥＴのソース端子が前記スイッチで短絡することを特徴とする請求項４に記載の負荷駆動装置。
【請求項６】
前記メインＭＯＳＦＥＴの一方の主端子及び前記センスＭＯＳＦＥＴの一方の主端子がドレイン端子であり、前記メインＭＯＳＦＥＴの他方の主端子及び前記センスＭＯＳＦＥＴの他方の主端子がソース端子であることを特徴とする請求項１に記載の負荷駆動装置。
【請求項７】
前記メインＭＯＳＦＥＴはハイサイド及びローサイドの一対のメインＭＯＳＦＥＴであり、前記センスＭＯＳＦＥＴはハイサイド及びローサイドの一対のセンスＭＯＳＦＥＴであり、
前記ローサイドのメインＭＯＳＦＥＴのソース端子及びセンスＭＯＳＦＥＴのソース端子がグランドに接地され、
前記ローサイドのメインＭＯＳＦＥＴ及びセンスＭＯＳＦＥＴがＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけて、当該メインＭＯＳＦＥＴのドレイン端子及び当該センスＭＯＳＦＥＴのドレイン端子が前記スイッチで短絡することを特徴とする請求項６に記載の負荷駆動装置。
【請求項８】
前記ハイサイドのメインＭＯＳＦＥＴのソース端子及びセンスＭＯＳＦＥＴのソース端子が前記負荷に接続され、
前記ハイサイドのメインＭＯＳＦＥＴ及びセンスＭＯＳＦＥＴがＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけて、当該メインＭＯＳＦＥＴのドレイン端子及び当該センスＭＯＳＦＥＴのドレイン端子が前記スイッチで短絡することを特徴とする請求項７に記載の負荷駆動装置。
【請求項９】
前記負荷が誘導負荷であることを特徴とする請求項１に記載の負荷駆動装置。
【請求項１０】
請求項１から請求項９のいずれか一項の負荷駆動装置と、
前記負荷駆動装置に接続された変速機とを備え、
負荷電流によって前記変速機が変速制御されることを特徴とする変速機の駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷駆動装置及び変速機の駆動システムに関する。
【背景技術】
【０００２】
負荷駆動装置等の電流検出回路として、ドライバ用のメインＭＯＳＦＥＴ（以下、メインＭＯＳ）と電流検出用のセンスＭＯＳＦＥＴ（以下、センスＭＯＳ）のオン抵抗比に応じて、負荷電流（駆動電流）に比例した検出電流を出力するセンスＭＯＳ方式を採用したものが知られている（例えば、特許文献１参照）。特許文献１に記載の電流検出回路には、メインＭＯＳとセンスＭＯＳの端子電圧を等化する等化器回路が設けられている。メインＭＯＳによって負荷電流が出力される際に、等化器回路によってメインＭＯＳとセンスＭＯＳの端子電圧が揃えられることで電流検出精度が高められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−２０８８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記したセンスＭＯＳ方式では、負荷電流を出力するメインＭＯＳとセンスＭＯＳとのオン抵抗比が一定に維持されることが重要である。ここでいう、オン抵抗とは、ＭＯＳＦＥＴのドレイン−ソース間電流とドレイン−ソース間電圧が比例する深い線形領域の抵抗である。線形領域では、ＭＯＳＦＥＴを近似的に線形抵抗器と見做すことができる。このオン抵抗は、ＭＯＳＦＥＴの温度条件の他、閾値電圧Ｖｔｈやチャネル移動度等の物性によって変動するため、メインＭＯＳとセンスＭＯＳで温度条件や物性が一致していることが望ましい。【０００５】
上記パラメータのうち、温度条件については雰囲気温度や動作モードによって決まるため、メインＭＯＳとセンスＭＯＳを物理的に近接配置することによって解決できる。一方で、物性については、例えば、ホットキャリア注入（Hot  Carrier  Injection）で知られる劣化モデルによって特性値が永続的な変動を起こし得る。特に、メインＭＯＳとセンスＭＯＳの双方で、ホットキャリア注入等による劣化具合が異なって特性値の変動が揃わないと、オン抵抗比が変化することで負荷電流と検出電流の比例関係が崩れて電流検出精度が悪化する。【０００６】
特許文献１に記載の電流検出回路では、オペアンプを用いた等化器回路によってメインＭＯＳとセンスＭＯＳの端子電圧を等化することでホットキャリア注入等による劣化具合を揃えることができる。電流検出時にはメインＭＯＳとセンスＭＯＳの電圧差が小さいため、オペアンプによってメインＭＯＳとセンスＭＯＳの端子電圧を等化できる。しかしながら、電流非検出時にはメインＭＯＳとセンスＭＯＳの電圧差が大きくなって、動作電圧範囲が狭いオペアンプではメインＭＯＳとセンスＭＯＳの端子電圧を等化することが難しい。【０００７】
このように、メインＭＯＳとセンスＭＯＳの電圧差によるストレス条件が異なり、メインＭＯＳとセンスＭＯＳの劣化具合が異なることから電流検出精度が悪化する。この場合、動作電圧範囲が広いオペアンプを使用することも考えられるが、回路構成が複雑になるという問題があった。【０００８】
本発明は、上記事情に鑑みてなされたものであり、その目的は、メインＭＯＳとセンスＭＯＳの劣化具合の違いに起因した電流検出精度の悪化を防ぐことができる負荷駆動装置及び変速機の駆動システムを提供することである。
【課題を解決するための手段】
【０００９】
本発明の一態様の負荷駆動装置は、負荷電流によって負荷を駆動すると共に負荷電流を検出する負荷駆動装置であって、負荷電流を出力するメインＭＯＳＦＥＴと、負荷電流の検出に使用されるセンスＭＯＳＦＥＴと、前記メインＭＯＳＦＥＴの一方の主端子と前記センスＭＯＳＦＥＴの一方の主端子の間に設けられた等化器回路と、前記メインＭＯＳＦＥＴの一方の主端子と前記センスＭＯＳＦＥＴの一方の主端子の間に前記等化器回路と並列に設けられたスイッチとを備え、前記メインＭＯＳＦＥＴの他方の主端子と前記センスＭＯＳＦＥＴの他方の主端子は共通結線とされており、電流検出時に前記等化器回路によって前記メインＭＯＳＦＥＴの端子電圧及び前記センスＭＯＳＦＥＴの端子電圧が等化されると共に前記スイッチが開放され、電流非検出時に前記等化器回路が停止されると共に前記スイッチによって前記メインＭＯＳＦＥＴの一方の主端子及び前記センスＭＯＳＦＥＴの一方の主端子が短絡されることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、電流検出時に等化動作する等化器回路と電流非検出時に短絡するスイッチによって、メインＭＯＳＦＥＴとセンスＭＯＳＦＥＴの劣化具合を揃えて電流検出精度の悪化を防ぐことができる。本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る負荷駆動装置の概略図。
【図２】図１に示す負荷駆動装置のタイミングチャート。
【図３】第１の実施形態に係るＬ負荷駆動回路の回路図。
【図４】図３に示すＬ負荷駆動回路のタイミングチャート。
【図５】第２の実施形態に係る負荷駆動装置の概略図。
【図６】第２の実施形態に係るＬ負荷駆動回路の回路図。
【図７】第３の実施形態に係る変速機の駆動システムのブロック図。
【発明を実施するための形態】
【００１２】
本発明の実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている諸要素及びその組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００１３】
［第１の実施形態］
図１は、第１の実施形態に係る負荷駆動装置の概略図である。図１に示すように、負荷駆動装置には、負荷２８０（図３参照）を駆動する負荷駆動回路と負荷２８０に出力される負荷電流ＩＬＯＡＤを検出する電流検出回路が形成されている。負荷駆動回路には電圧源ＢＡＴＴから負荷２８０に向かう負荷電流ＩＬＯＡＤの電流経路（以下、負荷電流経路）上でスイッチとして動作するメインＭＯＳ１０１が設けられている。また、電流検出回路には電圧源ＢＡＴＴからＡＤＣ（Analog  to  Digital  Converter）２７０（図３参照）に向かう検出電流ＩＳＥＮＳＥの電流経路（以下、検出電流経路）上でスイッチとして動作するセンスＭＯＳ１０２が設けられている。
【００１４】
メインＭＯＳ１０１のゲート端子には制御信号１５１が入力され、ゲート電圧の制御によってメインＭＯＳ１０１がＯＮ又はＯＦＦに切り替えられる。メインＭＯＳ１０１のドレイン端子（他方の主端子）は電圧源ＢＡＴＴに接続されており、メインＭＯＳ１０１のソース端子（一方の主端子）は負荷電流経路上のノードＮ１に接続されている。メインＭＯＳ１０１によってノードＮ１を介して負荷２８０に負荷電流ＩＬＯＡＤが供給される。
このように、メインＭＯＳ１０１は負荷電流ＩＬＯＡＤを出力している。なお、負荷２８０は、誘導負荷に限らず、抵抗負荷でもよい。
【００１５】
センスＭＯＳ１０２のゲート端子はメインＭＯＳ１０１のゲート端子と共通結線にされて制御信号１５１が入力され、ゲート電圧の制御によってセンスＭＯＳ１０２がＯＮ又はＯＦＦに切り替えられる。センスＭＯＳ１０２のドレイン端子（他方の主端子）はメインＭＯＳ１０１のドレイン端子と共通結線にされて電圧源ＢＡＴＴに接続され、センスＭＯＳ１０２のソース端子（一方の主端子）は検出電流経路上のノードＮ２に接続されている。センスＭＯＳ１０２によってノードＮ２を介してＡＤＣ２７０に負荷電流ＩＬＯＡＤに比例した検出電流ＩＳＥＮＳＥが供給される。このように、センスＭＯＳ１０２は負荷電流ＩＬＯＡＤの検出に使用されている。
【００１６】
センスＭＯＳ１０２の特性はメインＭＯＳ１０１と特性に整合しており、センスＭＯＳ１０２のオン抵抗はメインＭＯＳ１０１のオン抵抗のＫ倍、すなわちメインＭＯＳ１０１とセンスＭＯＳ１０２のオン抵抗比が１：Ｋに設定されている。したがって、メインＭＯＳ１０１から出力される負荷電流を１／Ｋ倍したものが、センスＭＯＳ１０２から検出電流として出力される。
【００１７】
また、負荷駆動装置には、メインＭＯＳ１０１のソース端子とセンスＭＯＳ１０２のソース端子の間に等化器回路１１０が設けられている。等化器回路１１０は、検出電流経路上のノードＮ２の電圧（センスＭＯＳ１０２の端子電圧）を負荷電流経路上のノードＮ１の電圧（メインＭＯＳ１０１の端子電圧）に揃える（同電位にする）ように制御している。等化器回路１１０には制御信号１５１に同期した制御信号１５３が入力され、メインＭＯＳ１０１のＯＮ時には等化器回路１１０が動作状態に制御され、メインＭＯＳ１０１のＯＦＦ時には等化器回路１１０が停止状態に制御される。
【００１８】
等化器回路１１０は、例えば、検出電流経路上に電圧制御電流源１１１とスイッチ１１２を設けたオペアンプである。この場合、電圧制御電流源１１１の入力の一端がノードＮ２、電圧制御電流源１１１の入力の他端がノードＮ１に接続され、２入力間の電圧差を無くすように出力電流量が制御される。スイッチ１１２は制御信号１５３によって短絡及び開放が切り替えられる。スイッチ１１２の短絡時に等化器回路１１０がノードＮ１、Ｎ２の電圧を等化するように検出電流経路の電流量が調整され、スイッチ１１２の開放時に検出電流経路が切断されて等化器回路１１０の動作が停止される。
【００１９】
このような等化器回路１１０では、電流検出時（メインＭＯＳ１０１のＯＮ時）であればノードＮ１、Ｎ２が共に高い電圧レベルであるため、オペアンプのような等化器回路１１０でノードＮ１、Ｎ２の電圧を等化できる。一方で、電流非検出時（メインＭＯＳ１０１のＯＦＦ時）には、ノードＮ１に接続された誘導負荷等の負荷２８０（図３参照）に電流が引き込まれてノードＮ１側の電圧が低下する場合がある。また、等化器回路１１０を駆動するためにはノードＮ２側は所定以上の電圧を確保しなければならない。このため、ノードＮ１、Ｎ２の電圧差が大きくなって等化器回路１１０だけではノードＮ１、Ｎ２の電圧を等化することが難しい。
【００２０】
そこで、本実施形態の負荷駆動装置には、メインＭＯＳ１０１のソース端子とセンスＭＯＳ１０２のソース端子の間に等化器回路１１０と並列にスイッチ１２０が設けられている。スイッチ１２０には制御信号１５１の反転信号に同期した制御信号１５２が入力され、メインＭＯＳ１０１のＯＮ時にはスイッチ１２０が開放状態に制御され、メインＭＯＳ１０１のＯＦＦ時にはスイッチ１２０が導通状態に制御される。ノードＮ１、Ｎ２の電圧差が大きくても、スイッチ１２０によってノードＮ１、Ｎ２が短絡することでノードＮ１、Ｎ２の電圧が揃えられる。
【００２１】
図２は、図１に示す負荷駆動装置のタイミングチャートである。図２には、メインＭＯＳ１０１のドレイン−ソース間電圧ＶＤＳ、メインＭＯＳ１０１、スイッチ１２０、等化器回路１１０、検出電流ＩＳＥＮＳＥの時間経過に伴う状態変化を示している。ここで、ＭＯＳのＯＦＦ状態とはゲート−ソース間電圧が閾値電圧未満でありチャネルが形成されない状態である。ＭＯＳのＯＮ状態とはゲート−ソース間電圧が閾値電圧よりも十分に大きく、且つドレイン−ソース間電圧が深い線形領域に入るほど十分に低い状態である。ＭＯＳのＯＮ状態とＯＦＦ状態の遷移区間は、ＯＮ状態とＯＦＦ状態の切り替わりの過渡期間である。
【００２２】
図２に示すように、時刻ｔ１以前及びｔ４以後のメインＭＯＳ１０１のＯＦＦ区間（電流非検出時）では、スイッチ１２０によってノードＮ１、Ｎ２が短絡されている。一方、等化器回路１１０が停止されており、等化器回路１１０によって検出電流経路が遮断されることで検出電流ＩＳＥＮＳＥが非検出になっている。このとき、ノードＮ１の電圧の大きさに関わらず、ノードＮ１、Ｎ２が短絡されているため、ノードＮ１、Ｎ２の電圧が揃えられる。このように、メインＭＯＳ１０１のＯＦＦ区間では、メインＭＯＳ１０１とセンスＭＯＳ１０２の全端子について電圧条件が一致する。
【００２３】
同様に、時刻ｔ１から時刻ｔ２の遷移区間及び時刻ｔ３から時刻ｔ４の遷移区間（電流非検出時）では、スイッチ１２０によってノードＮ１、Ｎ２が短絡されている。一方、等化器回路１１０が停止されており、等化器回路１１０によって検出電流経路が遮断されることで検出電流ＩＳＥＮＳＥが非検出になっている。このとき、ノードＮ１の電圧の大きさに関わらず、ノードＮ１、Ｎ２が短絡されているため、ノードＮ１、Ｎ２の電圧が揃えられる。このように、メインＭＯＳ１０１の遷移区間では、メインＭＯＳ１０１とセンスＭＯＳ１０２の全端子について電圧条件が一致する。
【００２４】
時刻ｔ２から時刻ｔ３のメインＭＯＳ１０１のＯＮ区間（電流検出時）では、ノードＮ１、Ｎ２のスイッチ１２０が開放されている。一方、等化器回路１１０が動作しており、等化器回路１１０によってノードＮ１、Ｎ２の電圧が等化されるように検出電流ＩＳＥＮＳＥが調整される。このとき、ノードＮ１、Ｎ２の電圧差が小さいため、等化器回路１１０に対して動作電圧範囲が狭い小型のオペアンプを使用することが可能になっている。このように、メインＭＯＳ１０１のＯＮ区間では、メインＭＯＳ１０１とセンスＭＯＳ１０２の全端子について電圧条件が一致する。
【００２５】
また、この状態において、電源電圧をＢＡＴＴ、メインＭＯＳ１０１のオン抵抗をＲｏｎ、負荷電流をＩＬＯＡＤとすると、ノードＮ１の電圧はＢＡＴＴ−Ｒｏｎ×ＩＬＯＡＤで表される。また、電源電圧をＢＡＴＴ、センスＭＯＳ１０２のオン抵抗をＫ×Ｒｏｎ、検出電流をＩＳＥＮＳＥとすると、ノードＮ２の電圧はＢＡＴＴ−Ｋ×Ｒｏｎ×ＩＳＥＮＳＥで表される。メインＭＯＳ１０１のＯＮ区間で、ノードＮ１、Ｎ２の電圧が等しいため、検出電流ＩＳＥＮＳＥは次式（１）によって検出される。
ＩＳＥＮＳＥ＝ＩＬＯＡＤ／Ｋ…（１）
【００２６】
以上の動作によって、メインＭＯＳ１０１のＯＦＦ区間からＯＮ区間の全ての区間にわたり、メインＭＯＳ１０１とセンスＭＯＳ１０２の全端子について電圧条件が一致する。
したがって、双方の電気的ストレス条件は等しくなり、電気的ストレスによる劣化量も等しくなることが期待できる。このとき、メインＭＯＳ１０１とセンスＭＯＳ１０２のオン抵抗比が維持されるため、検出電流値も経年劣化することなく、精度を維持することができる。
【００２７】
図３は、第１の実施形態に係るＬ負荷駆動回路（負荷駆動装置）の回路図である。ここでは、負荷駆動装置として、図１に示す回路構成を同期整流型のＬ負荷駆動回路のハイサイドドライバに適用した例について説明する。Ｌ負荷駆動回路には、ハイサイドとローサイドに負荷電流ＩＬＯＡＤを検出する電流検出回路が設けられている。また、Ｌ負荷駆動回路には、ローサイド（還流側）の電流検出用にＰＭＯＳのカレントミラー回路２６０が設けられている。さらに、Ｌ負荷駆動回路には、検出電流をデジタル信号に変換して検出するＡＤＣ２７０が設けられている。
【００２８】
Ｌ負荷駆動回路のハイサイドには、負荷電流経路上にメインＭＯＳ２０１が設けられ、検出電流経路上にセンスＭＯＳ２０２が設けられている。メインＭＯＳ２０１は、制御信号２５１によってゲート電圧が制御されて負荷電流経路上でハイサイドスイッチとして動作する。メインＭＯＳ２０１のドレイン端子は電圧源ＢＡＴＴに接続されており、メインＭＯＳ２０１のソース端子はノードＮ１を介してＬ負荷２８０に接続されている。メインＭＯＳ２０１がＯＮになることで、電圧源ＢＡＴＴからＬ負荷２８０に対して負荷電流ＩＬＯＡＤが供給されてＬ負荷２８０が駆動される。
【００２９】
センスＭＯＳ２０２のゲート端子は、メインＭＯＳ２０１のゲート端子と共通結線にされており、制御信号２５１によってゲート電圧が制御されて検出電流経路上でハイサイドスイッチとして動作する。センスＭＯＳ２０２のドレイン端子はメインＭＯＳ２０１のドレイン端子と共通結線にされて電圧源ＢＡＴＴに接続され、センスＭＯＳ２０２のソース端子はノードＮ２を介してＡＤＣ２７０に接続されている。また、センスＭＯＳ２０２の特性はメインＭＯＳ２０１と特性に整合しており、センスＭＯＳ２０２のオン抵抗がメインＭＯＳ２０１のオン抵抗のＫ倍に設定されている。
【００３０】
メインＭＯＳ２０１及びセンスＭＯＳ２０２のソース端子間には等化器回路２１０とスイッチ２２０が並列に設けられている。等化器回路２１０には制御信号２５１に同期した制御信号２５３が入力され、メインＭＯＳ２０１のＯＮ時には等化器回路２１０が動作状態に制御され、メインＭＯＳ２０１のＯＦＦ時には等化器回路２１０が停止状態に制御される。等化器回路２１０は、オペアンプ２１１とＰＭＯＳ２１２とを有している。オペアンプ２１１の反転入力端子は検出電流経路上のノードＮ２に接続され、オペアンプ２１１の非反転入力端子は負荷電流経路上のノードＮ１に接続されている。オペアンプ２１１の出力端子はＰＭＯＳ２１２のゲート端子に接続されている。
【００３１】
ＰＭＯＳ２１２のゲート端子にはノードＮ１、Ｎ２に応じた電圧が印加されて、ノードＮ２に流れる電流量が調整される。このときのノードＮ２の電圧変化がオペアンプ２１１の反転入力端子にフィードバックされることで、ノードＮ１、Ｎ２の電圧差が小さくなるように制御される。等化器回路２１０の動作状態では、オペアンプ２１１によって反転入力端子及び非反転入力端子が仮想短絡するようにＰＭＯＳ２１２を通過する電流量が制御される。また、等化器回路２１０の停止状態では、オペアンプ２１１によって検出電流経路が切断されるようにＰＭＯＳ２１２がＯＦＦ状態に制御される。
【００３２】
スイッチ２２０には制御信号２５１の反転信号に同期した制御信号２５２が入力され、メインＭＯＳ２０１のＯＮ時にはスイッチ２２０が開放状態に制御され、メインＭＯＳ２０１のＯＦＦ時にはスイッチ２２０が導通状態に制御される。ノードＮ１、Ｎ２の電圧差が大きくても、スイッチ２２０によってノードＮ１、Ｎ２が短絡することでノードＮ１、Ｎ２の電圧が揃えられる。なお、本実施形態のスイッチ２２０は、ＭＯＳＦＥＴによって形成されているが、バイポーラトランジスタ等の他のスイッチング素子によって形成されていてもよい。
【００３３】
Ｌ負荷駆動回路のローサイドには、負荷電流経路上に還流メインＭＯＳ２０３が設けられ、検出電流経路上に還流センスＭＯＳ２０４が設けられている。還流メインＭＯＳ２０３は、制御信号２５４によってゲート電圧が制御されて負荷電流経路上でローサイドスイッチとして動作する。還流メインＭＯＳ２０３のドレイン端子はノードＮ１を介してＬ負荷（誘導負荷）２８０に接続されており、還流メインＭＯＳ２０３のソース端子はノード（グランド）ＧＮＤ１に接地されている。還流メインＭＯＳ２０３は、Ｌ負荷２８０に蓄えられたエネルギーを放出するための還流経路を形成している。
【００３４】
還流センスＭＯＳ２０４のゲート端子は、還流メインＭＯＳ２０３のゲート端子と共通結線にされており、制御信号２５４によってゲート電圧が制御されて検出電流経路上でローサイドスイッチとして動作する。還流センスＭＯＳ２０４のドレイン端子は還流メインＭＯＳ２０３のドレイン端子と共通結線にされてＬ負荷２８０に接続され、還流センスＭＯＳ２０４のソース端子はノードＮ５を介してカレントミラー回路２６０の電流入力側に接続されている。また、還流センスＭＯＳ２０４の特性は還流メインＭＯＳ２０３と特性に整合しており、還流センスＭＯＳ２０４のオン抵抗が還流メインＭＯＳ２０３のオン抵抗のＫ倍に設定されている。
【００３５】
還流メインＭＯＳ２０３及び還流センスＭＯＳ２０４のソース端子間には等化器回路２３０とスイッチ２４０が並列に設けられている。等化器回路２３０には制御信号２５４に同期した制御信号２５６が入力され、還流メインＭＯＳ２０３のＯＮ時には等化器回路２３０が動作状態に制御され、還流メインＭＯＳ２０３のＯＦＦ時には等化器回路２３０が停止状態に制御される。等化器回路２３０は、オペアンプ２３１とＮＭＯＳ２３２とを有している。オペアンプ２３１の反転入力端子は検出電流経路上のノードＮ４に接続され、オペアンプ２３１の非反転入力端子はノードＧＮＤ１に接続されている。オペアンプ２３１の出力端子はＮＭＯＳ２３２のゲート端子に接続されている。
【００３６】
ＮＭＯＳ２３２のゲート端子にはノードＧＮＤ１、Ｎ４の電圧差が印加されて、電圧差に応じてノードＮ４に流れる電流量が調整される。このときのノードＮ４の電圧変化がオペアンプ２３１の反転入力端子にフィードバックされることで、ノードＧＮＤ１、Ｎ４の電圧差が小さくなるように制御される。等化器回路２３０の動作状態では、オペアンプ２３１によって反転入力端子及び非反転入力端子間が仮想短絡するようにＮＭＯＳ２３２を通過する電流量が制御される。また、等化器回路２３０の停止状態では、オペアンプ２３１によって検出電流経路が切断されるようにＮＭＯＳ２３２がＯＦＦ状態に制御される。
【００３７】
スイッチ２４０には制御信号２５４の反転信号に同期した制御信号２５５が入力され、還流メインＭＯＳ２０３のＯＮ時にはスイッチ２４０が開放状態に制御され、還流メインＭＯＳ２０３のＯＦＦ時にはスイッチ２４０が導通状態に制御される。ノードＮ１、Ｎ４の電圧差が大きくても、スイッチ２４０によってノードＮ１、Ｎ４が短絡することでノードＮ１、Ｎ４の電圧が揃えられる。なお、本実施形態のスイッチ２４０は、ＭＯＳＦＥＴによって形成されているが、バイポーラトランジスタ等の他のスイッチング素子によって形成されていてもよい。
【００３８】
カレントミラー回路２６０は、電流入力側のＰＭＯＳと電流出力側のＰＭＯＳによって形成されている。カレントミラー回路２６０の電流入力側は電圧源ＢＡＴＴとローサイドの等化器回路２３０のＮＭＯＳ２３２の間に設けられ、カレントミラー回路２６０の電流出力側は電圧源ＢＡＴＴとＡＤＣ２７０の間に設けられている。カレントミラー回路２６０は、還流センスＭＯＳ２０４のＯＮ時にローサイドの検出電流経路の電流をコピーして、検出電流として電流出力側のＡＤＣ２７０に向けて出力している。
【００３９】
このように構成されたＬ負荷駆動回路では、ハイサイドのメインＭＯＳ２０１とローサイドの還流メインＭＯＳ２０３のＯＮとＯＦＦが交互に切り替えられる。ハイサイドのメインＭＯＳ２０１のＯＮ時には、ハイサイドのセンスＭＯＳ２０２がＯＮになり、ローサイドの還流メインＭＯＳ２０３及び還流センスＭＯＳ２０４がＯＦＦになる。これにより、ハイサイドのメインＭＯＳ２０１を通じて電圧源ＢＡＴＴからＬ負荷２８０に向かって負荷電流ＩＬＯＡＤが流れる。また、ハイサイドのセンスＭＯＳ２０２を通じて電圧源ＢＡＴＴからＡＤＣ２７０に向かって検出電流ＩＳＥＮＳＥ１が流れる。
【００４０】
ローサイドの還流メインＭＯＳ２０３のＯＮ時には、ローサイドの還流センスＭＯＳ２０４がＯＮになり、ハイサイドのメインＭＯＳ２０１及びセンスＭＯＳ２０２がＯＦＦになる。ハイサイドのメインＭＯＳ２０１がＯＦＦになっても、Ｌ負荷２８０によって負荷電流ＩＬＯＡＤが引き込まれるため、ローサイドの還流メインＭＯＳ２０３を通じてノードＧＮＤ１側からＬ負荷２８０に向かって負荷電流ＩＬＯＡＤが流れる。また、カレントミラー回路２６０の電流入力側で電圧源ＢＡＴＴから還流センスＭＯＳ２０４に向かって電流が流れることで、カレントミラー回路２６０の電流出力側で電圧源ＢＡＴＴからＡＤＣ２７０に向かって検出電流ＩＳＥＮＳＥ２が流れる。なお、ここでは、ローサイド及びハイサイドの両方に図１の回路構成を適用したが、少なくとも一方に図１の回路構成が適用される構成でもよい。
【００４１】
図４は、図３に示すＬ負荷駆動回路のタイミングチャートである。図４には、メインＭＯＳ２０１のドレイン−ソース間電圧ＶＤＳ、メインＭＯＳ２０１、還流メインＭＯＳ２０３、スイッチ２２０、等化器回路２１０、スイッチ２４０、等化器回路２３０、検出電流ＩＳＥＮＳＥ１、検出電流ＩＳＥＮＳＥ２の時間経過に伴う状態変化を示している。同期整流型のＬ負荷駆動回路においては、メインＭＯＳ２０１と還流メインＭＯＳ２０３が交互にＯＮとＯＦＦを繰り返す周期的なパルスによってＬ負荷２８０が駆動されている。
【００４２】
図４に示すように、時刻ｔ１以前の区間は、メインＭＯＳ２０１のＯＦＦ区間、還流メインＭＯＳ２０３のＯＮ区間である。ハイサイドのスイッチ２２０によってノードＮ１、Ｎ２が短絡され、ハイサイドの等化器回路２１０が停止されている。一方で、ノードＧＮＤ１、Ｎ４の間のローサイドのスイッチ２４０が開放され、ローサイドの等化器回路２３０によってノードＧＮＤ１、Ｎ４の電圧が等化される。スイッチ２２０によってメインＭＯＳ２０１とセンスＭＯＳ２０２の全端子の電圧条件が一致し、等化器回路２３０によって還流メインＭＯＳ２０３と還流センスＭＯＳ２０４の全端子の電圧条件が一致する。この区間ではハイサイドの検出電流ＩＳＥＮＳＥ１は出力されず、ハイサイドは電流非検出状態である。
【００４３】
時刻ｔ１から時刻ｔ２の区間は、メインＭＯＳ２０１がＯＦＦ状態からＯＮ状態に向かって遷移し、還流メインＭＯＳ２０３がＯＮ状態からＯＦＦ状態に向かって遷移する遷移区間である。ハイサイドのスイッチ２２０によってノードＮ１、Ｎ２が短絡され、ハイサイドの等化器回路２１０が停止されている。同様に、ローサイドのスイッチ２４０によってノードＧＮＤ１、Ｎ４が短絡され、ローサイドの等化器回路２３０が停止されている。
スイッチ２２０によってメインＭＯＳ２０１とセンスＭＯＳ２０２の全端子の電圧条件が一致し、スイッチ２４０によって還流メインＭＯＳ２０３と還流センスＭＯＳ２０４の全端子の電圧条件が一致する。この区間ではハイサイドの検出電流ＩＳＥＮＳＥ１及びローサイドの検出電流ＩＳＥＮＳＥ２は出力されず、ハイサイド及びローサイドは共に電流非検出状態である。
【００４４】
時刻ｔ２から時刻ｔ３の区間は、メインＭＯＳ２０１のＯＮ区間、還流メインＭＯＳ２０３のＯＦＦ区間である。ノードＮ１、Ｎ２の間のハイサイドのスイッチ２２０が開放され、ハイサイドの等化器回路２１０によってノードＮ１、Ｎ２の電圧が等化される。一方で、ローサイドのスイッチ２４０によってノードＧＮＤ１、Ｎ４が短絡され、ローサイドの等化器回路２３０が停止されている。等化器回路２１０によってメインＭＯＳ２０１とセンスＭＯＳ２０２の全端子の電圧条件が一致し、スイッチ２４０によって還流メインＭＯＳ２０３と還流センスＭＯＳ２０４の全端子の電圧条件が一致する。この区間ではローサイドの検出電流ＩＳＥＮＳＥ２は出力されず、ローサイドは電流非検出状態である。
【００４５】
時刻ｔ３から時刻ｔ４の区間は、メインＭＯＳ２０１がＯＮ状態からＯＦＦ状態に向かって遷移し、還流メインＭＯＳ２０３がＯＦＦ状態からＯＮ状態に向かって遷移する遷移区間である。ハイサイドのスイッチ２２０によってノードＮ１、Ｎ２が短絡され、ハイサイドの等化器回路２１０が停止されている。同様に、ローサイドのスイッチ２４０によってノードＧＮＤ１、Ｎ４が短絡され、ローサイドの等化器回路２３０が停止されている。
スイッチ２２０によってメインＭＯＳ２０１とセンスＭＯＳ２０２の全端子の電圧条件が一致し、スイッチ２４０によって還流メインＭＯＳ２０３と還流センスＭＯＳ２０４の全端子の電圧条件が一致する。この区間ではハイサイドの検出電流ＩＳＥＮＳＥ１及びローサイドの検出電流ＩＳＥＮＳＥ２は出力されず、ハイサイド及びローサイドは共に電流非検出状態である。時刻ｔ４以後は、上記動作の繰り返しとなる。
【００４６】
このように、ハイサイドのスイッチ２２０は、メインＭＯＳ２０１及びセンスＭＯＳ２０２がＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけてメインＭＯＳ２０１及びセンスＭＯＳ２０２のソース端子を短絡している。また、ローサイドのスイッチ２４０は、還流メインＭＯＳ２０３及び還流センスＭＯＳ２０４がＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけて還流メインＭＯＳ２０３及び還流センスＭＯＳ２０４のソース端子を短絡している。
【００４７】
以上の動作によって、メインＭＯＳ２０１のＯＦＦ区間からＯＮ区間の全ての区間にわたり、メインＭＯＳ２０１とセンスＭＯＳ２０２の全端子について電圧条件が一致する。
また、還流メインＭＯＳ２０３のＯＦＦ区間からＯＮ区間の全ての区間にわたり、還流メインＭＯＳ２０３と還流センスＭＯＳ２０４の全端子について電圧条件が一致する。したがって、メインＭＯＳ２０１とセンスＭＯＳ２０２のオン抵抗比及び還流メインＭＯＳ２０３と還流センスＭＯＳ２０４のオン抵抗比が維持されるため、Ｌ負荷駆動回路の検出電流値も経年劣化することなく、精度を維持することができる。
【００４８】
［第２の実施形態］
図５は、第２の実施形態に係る負荷駆動装置の概略図である。第２の実施形態に係る負荷駆動装置は、グランドＧＮＤへの電流の吸い込み制御によって負荷４８０（図６参照）を駆動する点で第１の実施形態と相違している。したがって、第１の実施形態と同様な構成については説明を極力省略する。メインＭＯＳ３０１のゲート端子には制御信号３５１が入力され、ゲート電圧の制御によってメインＭＯＳ３０１がＯＮ又はＯＦＦに切り替えられる。メインＭＯＳ３０１のドレイン端子（一方の主端子）は負荷電流経路上のノードＮ１１に接続されており、メインＭＯＳ３０１のソース端子（他方の主端子）はグランドＧＮＤに接地されている。
【００４９】
センスＭＯＳ３０２のゲート端子はメインＭＯＳ３０１のゲート端子と共通結線にされて制御信号３５１が入力され、ゲート電圧の制御によってセンスＭＯＳ３０２がＯＮ又はＯＦＦに切り替えられる。センスＭＯＳ３０２のドレイン端子（一方の主端子）は検出電流経路上のノードＮ１２に接続されており、センスＭＯＳ３０２のソース端子（他方の主端子）はメインＭＯＳ３０１のソース端子と共通結線にされてグランドＧＮＤに接地されている。また、センスＭＯＳ３０２の特性がメインＭＯＳ３０１と特性に整合しており、センスＭＯＳ３０２のオン抵抗はメインＭＯＳ３０１のオン抵抗のＫ倍に設定されている。
【００５０】
また、メインＭＯＳ３０１のドレイン端子とセンスＭＯＳ３０２のドレイン端子の間には等化器回路３１０とスイッチ３２０が並列に設けられている。等化器回路３１０には制御信号３５１に同期した制御信号３５３が入力され、スイッチ３２０には制御信号３５１の反転信号に同期した制御信号３５２が入力される。等化器回路３１０及びスイッチ３２０は、第１の実施形態の等化器回路１１０及びスイッチ１２０と同様に構成されている。
したがって、メインＭＯＳ３０１のＯＮ区間では等化器回路３１０によってノードＮ１１、Ｎ１２の電圧（メインＭＯＳ３０１の端子電圧、センスＭＯＳ３０２の端子電圧）が等化され、メインＭＯＳ３０１のＯＦＦ区間及び遷移区間ではスイッチ３２０によってノードＮ１１、Ｎ１２が短絡される。
【００５１】
第２の実施形態においても、メインＭＯＳ３０１のＯＦＦ区間からＯＮ区間の全ての区間にわたり、メインＭＯＳ３０１とセンスＭＯＳ３０２の全端子について電圧条件が一致する。したがって、双方の電気的ストレス条件は等しくなり、電気的ストレスによる劣化量も等しくなることが期待できる。このとき、メインＭＯＳ３０１とセンスＭＯＳ３０２のオン抵抗比が維持されるため、検出電流値も経年劣化することなく、精度を維持することができる。なお、負荷駆動装置のタイミングチャートは、図２のタイミングチャートと同じである。
【００５２】
図６は、第２の実施形態に係るＬ負荷駆動回路（負荷駆動装置）の回路図である。ここでは、負荷駆動装置として、図５に示す回路構成を同期整流型のＬ負荷駆動回路のローサイドドライバに適用した例について説明する。Ｌ負荷駆動回路には、ハイサイドとローサイドに負荷電流ＩＬＯＡＤを検出する電流検出回路が設けられている。また、Ｌ負荷駆動回路には、ハイサイド（還流側）の電流検出用にＰＭＯＳのカレントミラー回路４６０が設けられている。さらに、Ｌ負荷駆動回路には、検出電流をデジタル信号に変換して検出するＡＤＣ４７０が設けられている。
【００５３】
Ｌ負荷駆動回路のローサイドには、負荷電流経路上にメインＭＯＳ４０１が設けられ、検出電流経路上にセンスＭＯＳ４０２が設けられている。メインＭＯＳ４０１は、制御信号４５１によってゲート電圧が制御されて負荷電流経路上でローサイドスイッチとして動作する。メインＭＯＳ４０１のドレイン端子はノードＮ１１を介してＬ負荷４８０に接続されており、メインＭＯＳ４０１のソース端子はノードＧＮＤ１に接地されている。メインＭＯＳ４０１がＯＮになることで、電圧源ＢＡＴＴからＬ負荷４８０に対して負荷電流ＩＬＯＡＤが供給されてＬ負荷４８０が駆動される。
【００５４】
センスＭＯＳ４０２のゲート端子は、メインＭＯＳ４０１のゲート端子と共通結線にされており、制御信号４５１によってゲート電圧が制御されて検出電流経路上でローサイドスイッチとして動作する。センスＭＯＳ４０２のドレイン端子はノードＮ１２を介してカレントミラー回路４６０の電流入力側に接続され、センスＭＯＳ４０２のソース端子はメインＭＯＳ４０１のソース端子と共通結線にされてノードＧＮＤ１に接地されている。また、センスＭＯＳ４０２の特性はメインＭＯＳ４０１と特性に整合しており、センスＭＯＳ４０２のオン抵抗がメインＭＯＳ４０１のオン抵抗のＫ倍に設定されている。
【００５５】
メインＭＯＳ４０１及びセンスＭＯＳ４０２のドレイン端子間には等化器回路４１０とスイッチ４２０が並列に設けられている。等化器回路４１０には制御信号４５１に同期した制御信号４５３が入力され、メインＭＯＳ４０１のＯＮ時には等化器回路４１０が動作状態に制御され、メインＭＯＳ４０１のＯＦＦ時には等化器回路４１０が停止状態に制御される。等化器回路４１０は、オペアンプ４１１とＮＭＯＳ４１２とを有しており、オペアンプ４１１によって反転入力端子及び非反転入力端子が仮想短絡するようにＮＭＯＳ４１２を通過する電流量が制御される。
【００５６】
スイッチ４２０には制御信号４５１の反転信号に同期した制御信号４５２が入力され、メインＭＯＳ４０１のＯＮ時にはスイッチ４２０が開放状態に制御され、メインＭＯＳ４０１のＯＦＦ時にはスイッチ４２０が導通状態に制御される。ノードＮ１１、Ｎ１２の電圧差が大きくても、スイッチ４２０によってノードＮ１１、Ｎ１２が短絡することでノードＮ１１、Ｎ１２の電圧が揃えられる。なお、本実施形態のスイッチ４２０は、ＭＯＳＦＥＴによって形成されているが、バイポーラトランジスタ等の他のスイッチング素子によって形成されていてもよい。
【００５７】
Ｌ負荷駆動回路のハイサイドには、負荷電流経路上に還流メインＭＯＳ４０３が設けられ、検出電流経路上に還流センスＭＯＳ４０４が設けられている。還流メインＭＯＳ４０３は、制御信号４５４によってゲート電圧が制御されて負荷電流経路上でハイサイドスイッチとして動作する。還流メインＭＯＳ４０３のドレイン端子は電圧源ＢＡＴＴに接続されており、還流メインＭＯＳ４０３のソース端子はノードＮ１を介してＬ負荷４８０に接続されている。還流メインＭＯＳ４０３は、Ｌ負荷４８０に蓄えられたエネルギーを放出するための還流経路を形成している。
【００５８】
還流センスＭＯＳ４０４のゲート端子は、還流メインＭＯＳ４０３のゲート端子と共通結線にされており、制御信号４５４によってゲート電圧が制御されて検出電流経路上でハイサイドスイッチとして動作する。還流センスＭＯＳ４０４のドレイン端子はノードＮ１４を介してＡＤＣ４７０に接続され、還流センスＭＯＳ４０４のソース端子は還流メインＭＯＳ４０３のドレイン端子と共通結線にされてＬ負荷４８０に接続されている。また、還流センスＭＯＳ４０４の特性は還流メインＭＯＳ４０３と特性に整合しており、還流センスＭＯＳ４０４のオン抵抗が還流メインＭＯＳ４０３のオン抵抗のＫ倍に設定されている。
【００５９】
還流メインＭＯＳ４０３及び還流センスＭＯＳ４０４のドレイン端子間には等化器回路４３０とスイッチ４４０が並列に設けられている。等化器回路４３０には制御信号４５４に同期した制御信号４５６が入力され、還流メインＭＯＳ４０３のＯＮ時には等化器回路４３０が動作状態に制御され、還流メインＭＯＳ４０３のＯＦＦ時には等化器回路４３０が停止状態に制御される。等化器回路４３０は、オペアンプ４３１とＰＭＯＳ４３２とを有しており、オペアンプ４３１によって反転入力端子及び非反転入力端子が仮想短絡するようにＰＭＯＳ４３２を通過する電流量が制御される。
【００６０】
スイッチ４４０には制御信号４５４の反転信号に同期した制御信号４５５が入力され、還流メインＭＯＳ４０３のＯＮ時にはスイッチ４４０が開放状態に制御され、還流メインＭＯＳ４０３のＯＦＦ時にはスイッチ４４０が導通状態に制御される。ノード（電圧源）ＢＡＴＴ、Ｎ１４の電圧差が大きくても、スイッチ４４０によってノードＮ１１、Ｎ１４が短絡することでノードＢＡＴＴ、Ｎ１４の電圧が揃えられる。なお、本実施形態のスイッチ４４０は、ＭＯＳＦＥＴによって形成されているが、バイポーラトランジスタ等の他のスイッチング素子によって形成されていてもよい。
【００６１】
カレントミラー回路４６０は、電流入力側のＰＭＯＳと電流出力側のＰＭＯＳによって形成されている。カレントミラー回路４６０の電流入力側は電圧源ＢＡＴＴとローサイドの等化器回路４１０のＮＭＯＳ４１２の間に設けられ、カレントミラー回路４６０の電流出力側は電圧源ＢＡＴＴとＡＤＣ４７０の間に設けられている。カレントミラー回路４６０は、センスＭＯＳ４０２のＯＮ時にローサイドの検出電流経路の電流をコピーして、検出電流として電流出力側のＡＤＣ４７０に向けて出力している。
【００６２】
このように構成されたＬ負荷駆動回路では、ローサイドのメインＭＯＳ４０１とハイサイドの還流メインＭＯＳ４０３のＯＮとＯＦＦが交互に切り替えられる。ローサイドのメインＭＯＳ４０１のＯＮ時には、ローサイドのセンスＭＯＳ４０２がＯＮになり、ハイサイドの還流メインＭＯＳ４０３及び還流センスＭＯＳ４０４がＯＦＦになる。これにより、電圧源ＢＡＴＴからＬ負荷４８０を介してローサイドのメインＭＯＳ４０１に向かって負荷電流ＩＬＯＡＤが流れる。また、カレントミラー回路４６０の電流入力側で電圧源ＢＡＴＴからセンスＭＯＳ４０２に向かって電流が流れることで、カレントミラー回路４６０の電流出力側で電圧源ＢＡＴＴからＡＤＣ４７０に向かって検出電流ＩＳＥＮＳＥ２が流れる。
【００６３】
ハイサイドの還流メインＭＯＳ４０３のＯＮ時には、ハイサイドの還流センスＭＯＳ４０４がＯＮになり、ローサイドのメインＭＯＳ４０１及びセンスＭＯＳ４０２がＯＦＦになる。ローサイドのメインＭＯＳ４０１がＯＦＦになっても、Ｌ負荷４８０に負荷電流ＩＬＯＡＤが引き込まれるため、電圧源ＢＡＴＴからＬ負荷４８０を介してハイサイドの還流メインＭＯＳ４０３に向かって負荷電流ＩＬＯＡＤが流れる。また、ハイサイドの還流センスＭＯＳ４０４からＡＤＣ４７０に向かって検出電流ＩＳＥＮＳＥ１が流れる。なお、ここでは、ローサイド及びハイサイドの両方に図５の回路構成を適用したが、少なくとも一方に図５の回路構成が適用される構成でもよい。
【００６４】
なお、Ｌ負荷駆動回路のタイミングチャートは、図４のタイミングチャートと同じである。したがって、ローサイドのスイッチ４２０は、メインＭＯＳ４０１及びセンスＭＯＳ４０２がＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけてメインＭＯＳ４０１及びセンスＭＯＳ４０２のドレイン端子を短絡している。また、ハイサイドのスイッチ４４０は、還流メインＭＯＳ４０３及び還流センスＭＯＳ４０４がＯＮ状態からＯＦＦ状態に遷移し始めてから、ＯＦＦ状態からＯＮ状態に遷移し終わるまでの区間にかけて還流メインＭＯＳ４０３及び還流センスＭＯＳ４０４のドレイン端子を短絡している。
【００６５】
第２の実施形態においても、メインＭＯＳ４０１のＯＦＦ区間からＯＮ区間の全ての区間にわたり、メインＭＯＳ４０１とセンスＭＯＳ４０２の全端子について電圧条件が一致する。また、還流メインＭＯＳ４０３のＯＦＦ区間からＯＮ区間の全ての区間にわたり、還流メインＭＯＳ４０３と還流センスＭＯＳ４０４の全端子について電圧条件が一致する。したがって、メインＭＯＳ４０１とセンスＭＯＳ４０２のオン抵抗比及び還流メインＭＯＳ４０３と還流センスＭＯＳ４０４のオン抵抗比が維持されるため、Ｌ負荷駆動回路の検出電流値も経年劣化することなく、精度を維持することができる。
【００６６】
［第３の実施形態］
次に、図７を参照して、第３の実施形態に係る変速機の駆動システムについて説明する。図７は、第３の実施形態に係る変速機の駆動システムのブロック図である。なお、ここでは、第１の実施形態又は第２の実施形態の負荷駆動装置をソレノイドドライバとして搭載した変速機の駆動システムについて説明する。また、本実施形態は変速機を用いる車両に関するものであるが、本開示の技術を他の装置に適用しても同様な効果を得ることが可能である。
【００６７】
図７に示すように、変速機の駆動システムには、車体５００に一対の車軸５０１、５０３が軸支されている。一方の車軸５０１の両端には車輪５０２が固定され、他方の車軸５０３の両端には車輪５０４が固定されている。一方の車軸５０１には変速機５０５を介してエンジン５０６が連結されており、エンジン５０６の動力が変速機５０５のギア比の調節によって変速されて車輪５０２に伝えられる。変速機５０５には、油圧５１１によってギア比の調節機構を駆動するリニアソレノイドバルブ５０７が取り付けられている。リニアソレノイドバルブ５０７は、油圧コントロールバルブであって、入力電流量に応じた油圧５１１を変速機５０５に出力する。
【００６８】
リニアソレノイドバルブ５０７の負荷（ソレノイド）にはソレノイドドライバ（負荷駆動装置）５０８が接続されている。ソレノイドドライバ５０８からリニアソレノイドバルブ５０７に出力される負荷電流５１２は電流制御部５０９によって制御されている。電流制御部５０９からソレノイドドライバ５０８に制御信号（周期パルス）５１３が出力されて負荷電流５１２が制御され、ソレノイドドライバ５０８から電流制御部５０９に負荷電流５１２の検出電流値５１４がフィードバックされる。電流制御部５０９は、制御部５１０によって設定された目標電流値５１５に検出電流値５１４を近づけるように、ソレノイドドライバ５０８の負荷電流５１２を制御している。
【００６９】
制御部５１０は、車体５００の車速やエンジン回転数等の情報から最適なギア操作を決定し、ギア操作に必要なリニアソレノイドバルブ５０７の負荷電流の目標電流値を電流制御部５０９に指示している。なお、制御部５１０は、各種処理を実行するプロセッサ、集積回路、メモリ等によって構成されている。メモリは、用途に応じてＲＯＭ(Read  Only  Memory)、ＲＡＭ（Random  Access  Memory）等の一つ又は複数の記録媒体で構成されている。
【００７０】
以上の構成により、リニアソレノイドバルブの負荷電流精度が経年劣化し難い変速機の駆動システムが得られる。電流精度は、油圧の制御精度に対応しているため、長期にわたって高精度な変速操作が可能になる。
【００７１】
以上、本発明の実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、前記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００７２】
１０１、２０１、３０１、４０１  メインＭＯＳ（メインＭＯＳＦＥＴ）１０２、２０２、３０２、４０２  センスＭＯＳ（センスＭＯＳＦＥＴ）２０３、４０３  還流メインＭＯＳ（メインＭＯＳＦＥＴ）２０４、４０４  還流センスＭＯＳ（センスＭＯＳＦＥＴ）１１０、２１０、２３０、３１０、４１０、４３０  等化器回路１２０、２２０、２４０、３２０、４２０、４４０  スイッチ２８０、４８０  負荷（誘導負荷）５０５  変速機５０８  ソレノイドドライバ（負荷駆動装置）ＢＡＴＴ  電圧源ＩＬＯＡＤ  負荷電流ＩＳＥＮＳＥ１  検出電流ＩＳＥＮＳＥ２  検出電流
【図１】
2020095561.tif 000003
【図２】
2020095561.tif 000004
【図３】
2020095561.tif 000005
【図４】
2020095561.tif 000006
【図５】
2020095561.tif 000007
【図６】
2020095561.tif 000008
【図７】
2020095561.tif 000009
【国際調査報告】
2020095561.tif 000010
2020095561.tif 000011
2020095561.tif 000012
2020095561.tif 000013