(57)【要約】  部品点数及び実装面積を削減しつつコストを低減することを目的とする。  スイッチング電源回路であって、直流電圧源の高電圧側に1 次巻き線の一方の端子が接続されたトランスと、直流電圧源の低電圧側にソースが接続された第１のスイッチング素子と、第１のスイッチング素子のゲートにゲート信号を出力するコントローラと、第１のスイッチング素子のドレインにソースが接続され、トランスの１次巻き線の他方の端子にドレインが接続された第２のスイッチング素子と、第２のスイッチング素子のゲートにカソードが接続され、第２のスイッチング素子のソースにアノードが接続された第１のツェナダイオードと、直流電圧源の端子間に接続されたコンデンサの直列体と、２つのコンデンサの接続点と第２のゲートの間に接続された第１の抵抗と、第２のゲートにカソードが接続され、直流電圧源の低電圧側にアノードが接続された第２のツェナダイオードを備える構成とする。
2020012583.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源の高電圧側に1次巻き線の一方の端子が接続されたトランスと、  前記直流電圧源の低電圧側にソース端子が接続された第１のスイッチング素子と、  前記第１のスイッチング素子のゲート端子にゲート信号を出力するコントローラと、  前記第１のスイッチング素子のドレイン端子にソース端子が接続され、前記トランスの１次巻き線の他方の端子にドレイン端子が接続された第２のスイッチング素子と、  前記第２のスイッチング素子のゲート端子にカソード端子が接続され、前記第２のスイッチング素子のソース端子にアノード端子が接続された第１のツェナダイオードと、  前記直流電圧源の端子間に接続された２つのコンデンサの直列体と、  前記２つのコンデンサの直列体の接続点と前記第２のスイッチング素子のゲート端子の間に接続された第１の抵抗と、  前記第２のスイッチング素子のゲート端子にカソード端子が接続され、前記直流電圧源の低電圧側にアノード端子が接続された第２のツェナダイオード  を備えることを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路であって、  前記２つのコンデンサのそれぞれに並列に抵抗が接続されていることを特徴とするスイッチング電源回路。
【請求項３】
請求項１に記載のスイッチング電源回路であって、  前記第１の抵抗に並列に第１のダイオードが接続されていることを特徴とするスイッチング電源回路。
【請求項４】
請求項１に記載のスイッチング電源回路であって、  前記第１の抵抗と前記第２のスイッチング素子のゲート端子の間にゲートドライブ回路が接続されていることを特徴とするスイッチング電源回路。
【請求項５】
請求項４に記載のスイッチング電源回路であって、  前記ゲートドライブ回路は、少なくとも抵抗、ダイオード、インダクタ、コンデンサのいずれかひとつを含むことを特徴とするスイッチング電源回路。
【請求項６】
請求項１〜５のいずれか１項に記載のスイッチング電源回路を有する電力変換装置であって、  交流電圧源からの交流電圧を整流する整流回路と、前記整流回路で整流された直流電圧を交流電圧に変換するインバータ回路を備え、前記直流電圧の高電圧側と低電圧側の端子間に、前記スイッチング電源回路が接続されていることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、直流電圧部から電圧仕様の異なる直流電圧を得る絶縁型スイッチング電源回路を備えた電力変換装置に関する。
【背景技術】
【０００２】  従来、交流電圧を受電して直流電圧を得、更にこの直流電圧から電圧仕様の異なる直流電圧を得る絶縁電源回路としてフライバックコンバータ等の種々のスイッチング電源回路がある。これらのスイッチング電源回路は、直流電圧部から直流電力の供給を受けてトランスの一次側をＰＷＭ制御回路によりスイッチング制御し、電圧仕様の異なる直流電圧を出力するものである。この直流電圧部の電圧は、入力される交流電圧が高圧になるほど高くなり、その交流電圧に応じて３５０Ｖ〜１０００Ｖを超える電圧まで対応する必要がある。公知のスイッチング電源回路に用いられるスイッチング素子は、交流２００Ｖ受電の場合は数百Ｖ耐圧のＭＯＳＦＥＴであるのに対し、交流４００Ｖ受電の場合は１０００Ｖを超える耐圧を有するＭＯＳＦＥＴを備える必要があった。特に、１０００Ｖを超える耐圧のスイッチング素子はコストが高く課題であった。【０００３】  これらの課題を解決する手段として、複数の数百Ｖ耐圧のＭＯＳＦＥＴを直列に組み合わせる回路構成が非特許文献１、非特許文献２に記されている。この回路構成では１０００Ｖを超過する直流電圧を、複数の数百Ｖ耐圧のＭＯＳＦＥＴで分担することで各ＭＯＳＦＥＴの耐圧を超過しない範囲でスイッチングすることが可能であり、従来１０００Ｖを超える耐圧のスイッチング素子を用いていた場合に比べてコストを低減できる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Texas Instruments, 400V-to 690V AC Input 50-W Flyback Isolated Power Supply Reference Design for Motor Drives, September 2014-Revised November 2014
【非特許文献２】Infineon, Application Note CoolSET&CoolMOS Ultra Wide Input Range, HV-BIAS Supply for SMPS with ICE2B25 and SPA02N80, Version 1.1, March 2008
【発明の概要】
【発明が解決しようとする課題】
【０００５】  非特許文献１のFig.3及び非特許文献２のFig.2には、コントローラにゲート端子が接続された第１のスイッチング素子と、第１のスイッチング素子に直列に接続され、第１のスイッチング素子に同期してスイッチングする様に構成された第２のスイッチング素子を備えている。しかし、各スイッチング素子のスイッチングのタイミングを同期させるために、従来１０００Ｖを超える耐圧を有するスイッチング素子を適用していた場合に比べて部品点数が増加するため、実装面積の増加を招いており課題であった。
【課題を解決するための手段】
【０００６】  本発明は、上記背景技術及び課題に鑑み、その一例を挙げるならば、スイッチング電源回路であって、直流電圧源の高電圧側に1次巻き線の一方の端子が接続されたトランスと、直流電圧源の低電圧側にソース端子が接続された第１のスイッチング素子と、第１のスイッチング素子のゲート端子にゲート信号を出力するコントローラと、第１のスイッチング素子のドレイン端子にソース端子が接続され、トランスの１次巻き線の他方の端子にドレイン端子が接続された第２のスイッチング素子と、第２のスイッチング素子のゲート端子にカソード端子が接続され、第２のスイッチング素子のソース端子にアノード端子が接続された第１のツェナダイオードと、直流電圧源の端子間に接続された２つのコンデンサの直列体と、２つのコンデンサの直列体の接続点と第２のスイッチング素子のゲート端子の間に接続された第１の抵抗と、第２のスイッチング素子のゲート端子にカソード端子が接続され、直流電圧源の低電圧側にアノード端子が接続された第２のツェナダイオードを備える構成とする。
【発明の効果】
【０００７】  本発明によれば、部品点数及び実装面積を削減しつつコストを低減できるスイッチング電源回路およびそれを備えた電力変換装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】従来の一般的に用いられているスイッチング電源回路の回路構成図である。
【図２】非特許文献１、２に記されているスイッチング電源回路の回路構成図である。
【図３】実施例１におけるスイッチング電源回路の回路構成図である。
【図４】非特許文献１および実施例１におけるスイッチング電源回路の各部の動作波形である。
【図５】実施例２におけるスイッチング電源回路の回路構成図である。
【図６】実施例３におけるスイッチング電源回路の回路構成図である。
【図７】実施例３におけるスイッチング電源回路のゲートドライブ回路の一例として抵抗を接続した回路構成図である。
【図８】実施例３におけるスイッチング電源回路のゲートドライブ回路の一例として抵抗に並列にダイオードを接続した回路構成図である。
【図９】実施例３におけるスイッチング電源回路のゲートドライブ回路の一例としてインダクタを接続した回路構成図である。
【図１０】実施例３におけるスイッチング電源回路のゲートドライブ回路の一例としてコンデンサを接続した回路構成図である。
【図１１】実施例４におけるスイッチング電源回路を適用した電力変換装置の回路構成図である。
【発明を実施するための形態】
【０００９】  以下、本発明の実施例について図面を参照しながら詳細に説明する。
【実施例１】
【００１０】  まず、本実施例の前提となる、従来のスイッチング電源回路の回路構成について説明する。図１は、従来の一般的に用いられているスイッチング電源回路の回路構成図を示し、図２は非特許文献１、２に記されている回路構成図である。【００１１】  図１に示すように、従来一般的に用いられているスイッチング電源回路に適用されるスイッチング素子は、スイッチング素子Ｓ１ひとつであり、スイッチング素子Ｓ１がコントローラＣＴＲＬからの信号を受けてオンしている期間にトランスＴｒの１次側に直流電圧源Ｖｉｎの電圧を印加し、トランスＴｒにエネルギーを蓄える。その後、スイッチング素子Ｓ１がオフしている期間に、トランスＴｒに蓄えたエネルギーをトランスの２次側に伝達する。スイッチング素子Ｓ１は、コントローラＣＴＲＬからのゲート信号を受けてスイッチングし、例えばトランスＴｒの２次側の電圧を所望の電圧とするように制御される。ここで、直流電圧源Ｖｉｎの電圧が１０００Ｖを超過する場合には、スイッチング素子Ｓ１に１０００Ｖを超過する耐圧を有するものを適用する必要があり、コストの増加を招いており課題であった。【００１２】  一方、図２に示す回路では、従来１０００Ｖを超過するスイッチング素子Ｓ１ひとつで構成されていた部分に、数百Ｖ耐圧のスイッチング素子Ｓ１、Ｓ２を直列に接続している。回路動作は図１に示す回路と概ね等しく、スイッチング素子Ｓ１、Ｓ２がいずれもオンしている期間にトランスＴｒの１次側にＶｉｎの電圧を印加し、スイッチング素子Ｓ１、Ｓ２がいずれもオフしている期間にトランスＴｒに蓄えたエネルギーをトランスの２次側に伝達する。ここで、スイッチング素子Ｓ２は、スイッチング素子Ｓ１のスイッチングに同期するように回路を構成しており、さらに、図１に示す回路から、抵抗Ｒ１、ツェナダイオードＺＤ１、ＺＤ２が追加されている。更なる詳細な動作については、非特許文献１、２に記載されているため省略する。【００１３】  図２に示す非特許文献に記載された回路では、スイッチング素子Ｓ１がコントローラＣＴＲＬの信号を受けてターンオンした場合、スイッチング素子Ｓ１のドレイン端子の電圧が概ね直流電圧源の低電圧側の電圧と一致するため、抵抗Ｒ１、スイッチング素子Ｓ２のゲートーソース間容量ＣｇｓＳ２に、直流電圧源Ｖｉｎの電圧が印加される。従って、抵抗Ｒ１と直流電圧源Ｖｉｎの電圧により決定される電流によりスイッチング素子Ｓ２のゲートーソース間容量ＣｇｓＳ２が充電され、ＣｇｓＳ２の電圧がスイッチング素子Ｓ２の閾値電圧を超過した時にスイッチング素子Ｓ２がターンオンする。ここで、スイッチング素子Ｓ２のゲートーソース間容量を充電する電流ＩｇｓＳ２は、式（１）で表される。【００１４】  ＩｇｓＳ２＝Ｖｉｎ／Ｒ１    ・・・（１）  次に、本実施例におけるスイッチング電源回路１の回路構成を図３を用いて説明する。図３においては、抵抗Ｒ１において、図２に示す回路構成では直流電源の高電圧側に接続していた端子を、２つのコンデンサＣｂ１、Ｃｂ２の接続点に接続している。【００１５】  コンデンサＣｂ１、Ｃｂ２の電圧が概ね等しいと仮定すると、各コンデンサＣｂ１、Ｃｂ２には直流電圧源Ｖｉｎの半分の電圧Ｖｎ１が印加される。従って、図３に示す回路において、スイッチング素子Ｓ１がターンオンした際に、ＣｇｓＳ２を充電する電流ＩｇｓＳ２’は式（２）で表される。【００１６】    ＩｇｓＳ２’＝Ｖｎ１／Ｒ１’    ・・・（２）  ここで、式（１）に示すＩｇｓＳ２と、式（２）に示すＩｇｓＳ２’が等しくなる様に抵抗Ｒ１’の値を定めると、式（３）で示される定数となる。【００１７】    Ｒ１’＝Ｒ１／２    ・・・（３）  非特許文献２のFig.2に記載された定数によると、Ｒ１＝４ＭΩ（１ＭΩ×４直列）であるから、本実施例における抵抗Ｒ１’の抵抗値は、概ね２ＭΩと試算される。即ち、図２に示す回路構成では抵抗Ｒ１として１ＭΩを４個直列で構成していたのに対し、本実施例に記載の回路構成では抵抗Ｒ１’として１ＭΩを２個直列で構成可能となる。なお、ここで用いる抵抗Ｒ１，Ｒ１’は大容量のものが必要であるため、その形状は大きく、よって、抵抗の値を概ね半減することは、部品点数の削減以外にも、実装面積の省スペース化に大きく貢献できる。【００１８】  図４に、非特許文献１および本実施例におけるスイッチング電源回路の各部の動作波形を示す。図４（ａ）が、図２に示す非特許文献１の回路において抵抗Ｒ１の値を４ＭΩとした場合の各部の動作波形を示し、図４（ｂ）が、図３に示す本実施例の回路において抵抗Ｒ１’の値を２ＭΩとした場合の各部の動作波形である。【００１９】  なお、図４において、ＩＴｒはトランスＴｒの１次巻き線の電流、Ｖｎ１、Ｖｎ１’はＮｏｄｅ１、Ｎｏｄｅ１’の電圧、ＶｇｓＳ１、ＶｇｓＳ２はスイッチング素子Ｓ１、Ｓ２のゲートーソース間電圧、ＶｄｓＳ１、ＶｄｓＳ２はスイッチング素子Ｓ１、Ｓ２のドレインーソース間電圧である。【００２０】  図４に示すように、スイッチング素子Ｓ１のゲート電圧がコントローラＣＴＲＬの信号を受けて立ち上がり、スイッチング素子Ｓ１がターンオンした時に、スイッチング素子Ｓ２のゲート−ソース間容量ＣｇｓＳ２を充電する電流は非特許文献１と本実施形態で概ね同等であり、スイッチング素子Ｓ２のゲートーソース間電圧ＶｇｓＳ２が増加する傾きは概ね一致している。即ち、スイッチング素子Ｓ１、Ｓ２のスイッチングのタイミングは非特許文献と本実施例で同様であり、図２に示す回路と図３に示す回路は同様の動作をする。【００２１】  以上述べた様に、本実施例では従来回路で用いられていた抵抗Ｒ１の値を概ね半減することが可能であり、部品点数の削減、実装面積の省スペース化を実現することができる。【００２２】  なお、図３に示す回路ではコントローラＣＴＲＬとスイッチング素子Ｓ１を別体としているが、非特許文献２に示すようにコントローラＣＴＲＬとスイッチング素子Ｓ１が一体になった素子を適用しても良い。
【実施例２】
【００２３】  図５は、本実施例におけるスイッチング電源回路の回路構成図である。図５において、実施例１の図３との共通点は重複説明を省略する。図５において、図３と異なる点は、抵抗Ｒ１’に並列にダイオードＤ１を設けている点である。【００２４】  実施例１で述べたように、図３に示す回路ではスイッチング素子Ｓ１がターンオン／オフした後にスイッチング素子Ｓ２のゲート−ソース間容量ＣｇｓＳ２が充放電され、スイッチング素子Ｓ２がターンオン／オフする。このため、抵抗Ｒ１’の値を低減すればするほど、スイッチング素子Ｓ１とスイッチング素子Ｓ２のターンオン／オフのタイミングの差が狭まり、より理想的にスイッチング素子Ｓ１とスイッチング素子Ｓ２を同期させることが可能になる。しかしながら、抵抗Ｒ１’の値を低減させるとスイッチング素子Ｓ２の誤点弧や抵抗Ｒ１’での損失増加といった新たな課題が生じるため、抵抗Ｒ１’の値の低減幅には限界がある。 そこで、図５に示すように抵抗Ｒ１’に並列にダイオードＤ１を設けることで、スイッチング素子Ｓ１がターンオンした後にスイッチング素子Ｓ２がターンオンする場合は、抵抗Ｒ１’を経由してスイッチング素子Ｓ２のゲート電流が流れるのに対し、スイッチング素子Ｓ１がターンオフした後にスイッチング素子Ｓ２がターンオフする場合は、ダイオードＤ１を経由してスイッチング素子Ｓ２のゲート電流が流れる。従って、抵抗Ｒ１’に並列にダイオードＤ１を接続することにより、スイッチング素子Ｓ１とスイッチング素子Ｓ２のターンオフのタイミングの差を狭め、更にスイッチング素子Ｓ２がターンオフする際のゲート電流がダイオードＤ１に流れるため、抵抗Ｒ１’での損失を低減させることが可能となる。【００２５】  以上述べたように本実施例では、図３に示す回路に対し抵抗Ｒ１’に並列にダイオードＤ１を追加している。これにより、スイッチング素子Ｓ１とスイッチング素子Ｓ２のターンオフのタイミングの差を狭めることが可能となり、かつ抵抗Ｒ１’での損失が低減する。
【実施例３】
【００２６】  次に、図６〜図１０を用いて本実施例のスイッチング電源回路１について説明する。なお、実施例１、２との共通点は重複説明を省略する。本実施例では、図３に示す実施例１の回路に対し、図６に示すように、スイッチング素子Ｓ２のゲート端子にゲートドライブ回路ＧＤを追加している。【００２７】  図７には、ゲートドライブ回路ＧＤの一例として、図３に示す回路に対し、スイッチング素子Ｓ２のゲート端子に抵抗Ｒ２を接続した場合を示す。抵抗Ｒ２を接続することで、例えばスイッチング素子Ｓ２がターンオンする際のゲート電圧の立ち上がり時間が、図３に示す回路に比べて遅延するため、スイッチング素子Ｓ２から生じるスイッチングノイズを低減することが可能となる。【００２８】  図８は、ゲートドライブ回路ＧＤの一例として、図７に示す回路に対し、抵抗Ｒ２に並列にダイオードＤ２を接続した場合を示す。図８に示すように、ダイオードＤ２を接続することにより、スイッチング素子Ｓ２がターンオフした際のゲート電圧の立下り時間が図７に示す回路よりも短縮し、スイッチング素子Ｓ２のターンオフ損失が低下する。このため、スイッチング素子Ｓ２のターンオフ損失が低減し図７に示す回路よりも効率が向上する。【００２９】  以上のように、ゲートドライブ回路ＧＤとして、抵抗Ｒ２、ダイオードＤ２を接続することで、スイッチング電源回路１の変換効率やスイッチングノイズレベルを調整することが可能となる。【００３０】  また、図９には、ゲートドライブ回路ＧＤの一例として、図３に示す回路に対し、スイッチング素子Ｓ２のゲート端子にインダクタＬ１を接続した場合を示す。図９に示すように、インダクタＬ１を追加することでスイッチング素子Ｓ２のゲート端子とノードＮｏｄｅ１’の間のインピーダンスが増加するため、外乱ノイズにより生じるスイッチング素子Ｓ２のゲート端子やツェナダイオードＺＤ１に流れる電流を減少させ、スイッチング素子Ｓ２が誤点弧することを抑制することが可能となる。【００３１】  図１０には、図３に示す回路に対し、スイッチング素子Ｓ２のゲート−ソース間に新たにコンデンサＣ１を接続した場合を示す。図１０に示すように、コンデンサＣ１を接続することにより、外乱ノイズにより高周波成分がスイッチング素子Ｓ２のゲート端子に流れた場合に、スイッチング素子Ｓ２のゲート電圧が増加する時間を図３に示す回路よりも長くすることが可能となり、スイッチング素子Ｓ２の誤点弧を抑制することが可能となる。【００３２】  以上述べたように、スイッチング素子Ｓ２のゲート端子に、抵抗、ダイオード、インダクタ、コンデンサ等の受動部品から成るゲートドライブ回路ＧＤを接続することで、スイッチング電源回路１の種々要素に対する動作特性を所望の値とするように調整することが可能となる。
【実施例４】
【００３３】  図１１は、本実施例におけるスイッチング電源回路を適用した電力変換装置の回路構成図である。本実施例では、図１１に示すように、図３、図５〜図１０に述べたスイッチング電源回路１の適用先の一例として、交流電源４から電力を入力し、モータ５等の交流負荷に電力を出力するインバータ回路からなる電力変換装置に適用した場合の回路構成について述べる。【００３４】  図１１に示すように本実施例においては、スイッチング電源回路１は、交流電源から電力を入力しダイオードＤＢ１〜ＤＢ６から成る整流回路２と、スイッチング素子Ｑ１〜Ｑ６から成るインバータ回路３とで構成される電力変換装置に組み込まれている。整流回路の出力部の電圧は、交流系統の電圧に応じた直流電圧Ｖｄｃとなり、コンデンサＣｂ１、Ｃｂ２の直列体に直流電圧Ｖｄｃが印加されている。そして、スイッチング電源回路１は、図３、図５〜図１０に示すように、トランスＴｒの２次側電圧を出力する。【００３５】  以上述べたように本実施例では、交流電源からの交流電力を入力し、交流電力を出力するインバータ回路からなる電力変換装置に、スイッチング電源回路１を適用した場合の回路構成について述べた。またスイッチング電源回路１の適用先はこれに限らず、直流入力或いは直流出力の電力変換装置に関しても同様に適用可能である。【００３６】  なお、本発明は上記の実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００３７】１：スイッチング電源回路、Ｃｂ１，Ｃｂ２，Ｃ１：コンデンサ、Ｒｂ１，Ｒｂ２，Ｒ１，Ｒ１’，Ｒ２：抵抗、Ｄ１，Ｄ２：ダイオード、Ｌ１：インダクタ、ＺＤ１，ＺＤ２：ツェナダイオード、Ｓ１，Ｓ２：スイッチング素子、ＣｇｓＳ２：スイッチング素子、Ｓ２のゲートーソース間容量、Ｔｒ：トランス、ＧＤ：ゲートドライブ回路
【図１】
2020012583.tif 000003
【図２】
2020012583.tif 000004
【図３】
2020012583.tif 000005
【図４】
2020012583.tif 000006
【図５】
2020012583.tif 000007
【図６】
2020012583.tif 000008
【図７】
2020012583.tif 000009
【図８】
2020012583.tif 000010
【図９】
2020012583.tif 000011
【図１０】
2020012583.tif 000012
【図１１】
2020012583.tif 000013
【国際調査報告】
2020012583.tif 000014
2020012583.tif 000015
2020012583.tif 000016
2020012583.tif 000017