(57)【要約】  高い解像度のＡＤ変換と、複数のアナログ信号に対する低い解像度のＡＤ変換との両方のニーズを満たすことができるアナログデジタル変換器を提供する。  ＶＣＣとＧＮＤとの間に接続された直列抵抗回路（１１）によって等しい電位の間隔を有する複数個のリファレンス電圧を生成し、入力されたアナログ信号とそれぞれ比較することでデジタル値に変換する単位回路（１０１）、（１０２）と、単位回路（１０１）、（１０２）でそれぞれ変換されたデジタル値を加算する加算器（２０）とを具備し、単位回路（１０１）、（１０２）の直列抵抗回路（１１）を連結させてＶＣＣとＧＮＤとの間に接続する連結スイッチ（第１スイッチＳＷ１、第２スイッチＳＷ２及び第４スイッチＳＷ４）と、入力されたアナログ信号を単位回路（１０１）、（１０２）で共通化する共通化スイッチ（第３スイッチＳＷ３）とを備えている。
2020065694.tif 000002
【特許請求の範囲】
【請求項１】
入力されたアナログ信号をデジタル値に変換するアナログデジタル変換器であって、
高電位側基準電圧と低電位側基準電圧との間に接続された直列抵抗回路によって等しい電位の間隔を有する複数個のリファレンス電圧を生成し、入力された前記アナログ信号とそれぞれ比較することでデジタル値に変換する複数個の単位回路と、
複数個の前記単位回路でそれぞれ変換されたデジタル値を加算する加算器と、を具備し、
前記単位回路は、前記直列抵抗回路を他の前記単位回路の前記直列抵抗回路と連結させて前記高電位側基準電圧と前記低電位側基準電圧との間に接続する連結スイッチと、
前記直列抵抗回路を連結した他の前記単位回路と入力された前記アナログ信号を共通化する共通化スイッチとを具備することを特徴とするアナログデジタル変換器。
【請求項２】
前記直列抵抗回路によって等しい電位の間隔を有する（２ｎ-１）個のリファレンス電圧を生成し、入力された前記アナログ信号とそれぞれ比較することでｎビットのデジタル値に変換する２ｍ個の前記単位回路と、
２ｍ個の前記単位回路でそれぞれ変換されたｎビットのデジタル値を加算して（ｎ＋ｍ）ビットのデジタル値を出力する前記加算器と、を具備することを特徴とする請求項１記載のアナログデジタル変換器。
【請求項３】
前記連結スイッチによってｍ個の前記直列抵抗回路を連結させることで、前記高電位側基準電圧と前記低電位側基準電圧との間に、等しい電位の間隔を有する（２ｎ-１）×ｍ個のリファレンス電圧が生成されることを特徴とする請求項２記載のアナログデジタル変換器。
【請求項４】
２ｍ個の前記単位回路からそれぞれ出力されるデジタル値と、前記加算器から出力されるデジタル値とを任意に選択して出力端子から出力するセレクタを具備することを特徴とする請求項２又は３記載のアナログデジタル変換器。
【請求項５】
ｍが２個以上である場合、複数個の前記加算器をバイナリツリー状に備え、
前記セレクタは、２ｍ個の前記単位回路からそれぞれ出力されるデジタル値と、複数の前記加算器からそれぞれ出力されるデジタル値とを任意に選択して出力端子から出力することを特徴とする請求項４記載のアナログデジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたアナログ信号をデジタル値に変換するアナログデジタル変換器に関する。
【背景技術】
【０００２】
複数の電位比較器（以下、比較器と称す）と、比較器の数の比較電圧を生成するために直列に接続した分圧抵抗からなる比較電圧生成器と、複数の比較器の出力結果をデジタル値に変換するエンコーダ回路とからなるフラッシュ型のアナログデジタル変換器（以下、ＡＤ変換器と称す）が用いられている。【０００３】
このようなＡＤ変換器において、比較電位生成器にスイッチを付加することで解像度を変更可能にする技術が提案されている（例えば、特許文献１、２参照）。特許文献１では、状況に応じてＡＤ変換器の解像度を変更できることを目的とし、特許文献２では、解像度の変更を利用してテストの容易化を目的としている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−１８６０２５号公報
【特許文献２】特開平０７−３２６９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、１つのアナログ信号に対して解像度を可変とすることができるが、解像度が低くても複数のアナログ信号をデジタル値に変換する必要がある場合には、変換するアナログ信号と同数のＡＤ変換器が必要になる。従って、高い解像度のＡＤ変換と、複数のアナログ信号に対する低い解像度のＡＤ変換との両方のニーズを満たすためには、高い解像度でＡＤ変換を行うことができる多数のＡＤ変換器を備えなければならず、レイアウト面積が大きくなり、コストが高いものとなってしまう。また、どちらかのニーズにターゲットを絞れば汎用性に乏しくなってしまう。【０００６】
本発明の目的は、従来技術の上記問題を解決し、高い解像度のＡＤ変換と、複数のアナログ信号に対する低い解像度のＡＤ変換との両方のニーズを満たすことができるアナログデジタル変換器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のアナログデジタル変換器は、入力されたアナログ信号をデジタル値に変換するアナログデジタル変換器であって、高電位側基準電圧と低電位側基準電圧との間に接続された直列抵抗回路によって等しい電位の間隔を有する複数個のリファレンス電圧を生成し、入力された前記アナログ信号とそれぞれ比較することでデジタル値に変換する複数個の単位回路と、複数個の前記単位回路でそれぞれ変換されたデジタル値を加算する加算器とを具備し、前記単位回路は、前記直列抵抗回路を他の前記単位回路の前記直列抵抗回路と連結させて前記高電位側基準電圧と前記低電位側基準電圧との間に接続する連結スイッチと、入力された前記アナログ信号を前記直列抵抗回路を連結した他の前記単位回路と共通化する共通化スイッチとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、連結スイッチ及び共通化スイッチによって、解像度の低い複数個の単位回路を直列接続させるか独立させるかを切り替えることができるため、高い解像度のＡＤ変換と、複数のアナログ信号に対する低い解像度のＡＤ変換との両方のニーズを満たすことができ、汎用性が高いという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るアナログデジタル変換器の実施の形態の構成例を示す構成図である。
【図２】図１に示すアナログデジタル変換器の第１の使用例を説明する説明図である。
【図３】図１に示すアナログデジタル変換器の第２の使用例を説明する説明図である。
【図４】本発明に係るアナログデジタル変換器の他の構成例を示す構成図である。
【発明を実施するための形態】
【００１０】
以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
【００１１】
本実施の形態のＡＤ変換器１は、図１を参照すると、２個の単位回路１０１、１０２と、加算器２０と、セレクタ３０とを備えている。なお、２個の単位回路１０１、１０２は、同一の構成であるため、単位回路１０として説明する。また、本実施の形態では、少なくとも１つの比較器から構成され、入力アナログ値と基準電圧入力値とを比較して、その電圧の大小関係から０乃至は１のデジタル変換値に変換して出力するアナログデジタル変換器を単位回路と称す。
【００１２】
単位回路１０は、等しい電位の間隔を有する３個のリファレンス電圧を生成する直列抵抗回路１１と、入力されたアナログ信号と３個のリファレンス電圧とそれぞれ比較する３個の比較器ＣＰ１〜ＣＰ３と、比較器ＣＰ１〜ＣＰ３における比較結果を２ビットのデジタル値に変換するエンコーダ１２とを備えている。
【００１３】
直列抵抗回路１１は、直列に接続された抵抗Ｒ１〜Ｒ４で構成され、抵抗Ｒ１の解放端が高電位側端子であり、抵抗Ｒ４の解放端が低電位側端子である。抵抗Ｒ２、Ｒ３は、同じ抵抗値を有する。従って、高電位側端子と低電位側端子との間に電圧を印加すると、抵抗Ｒ１〜Ｒ３の低電位側のノードの電位が等しい電位の間隔を有する３個のリファレンス電圧として比較器ＣＰ１〜ＣＰ３の反転入力端子にそれぞれ入力される。
【００１４】
また、抵抗Ｒ１の抵抗値と抵抗Ｒ４の抵抗値と合計は、抵抗Ｒ２〜Ｒ３のそれぞれの抵抗値と同じになるように設定されている。なお、抵抗Ｒ１の抵抗値を抵抗Ｒ２、Ｒ３と同じ抵抗値に設定した場合には、抵抗Ｒ４を省略できる。また、抵抗Ｒ４の抵抗値を抵抗Ｒ２〜Ｒ３と同じ抵抗値に設定した場合には、抵抗Ｒ１を省略できる。
【００１５】
比較器ＣＰ１〜ＣＰ３は、入力されたアナログ信号と直列抵抗回路１１によって生成された３個のリファレンス電圧とをそれぞれ比較する。比較器ＣＰ１〜ＣＰ３の出力は、アナログ信号がリファレンス電圧よりも大きい場合にハイレベル信号になる。そして、比較器ＣＰ１〜ＣＰ３の出力は、アナログ信号がリファレンス電圧よりも小さい場合にローレベル信号になる。
【００１６】
エンコーダ１２は、比較器ＣＰ１〜ＣＰ３の出力、すなわち比較器ＣＰ１〜ＣＰ３から出力されるハイレベル信号の数を２ビットのデジタル値に変換する。
【００１７】
また、単位回路１０は、第１端子Ｔ１と、第２端子Ｔ２と、第３端子Ｔ３と、第４端子Ｔ４と、第５端子Ｔ５と、第６端子Ｔ６と、第７端子Ｔ７と、第８端子Ｔ８と、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、第４スイッチＳＷ４とを備えている。
【００１８】
第１端子Ｔ１は、高電位側基準電圧ＶＣＣと接続される高電位入力端子である。そして、第１端子Ｔ１は、第１スイッチＳＷ１を介して直列抵抗回路１１の高電位側端子に接続されている。
【００１９】
第２端子Ｔ２は、低電位側基準電圧ＧＮＤと接続される低電位入力端子である。そして、第２端子Ｔ２は、第２スイッチＳＷ２を介して直列抵抗回路１１の低電位側端子に接続されている。
【００２０】
第３端子Ｔ３は、アナログ信号が入力される端子であり、比較器ＣＰ１〜ＣＰ３の非反転入力端子にそれぞれ接続されている。
【００２１】
第４端子Ｔ４は、エンコーダ１２の出力端子に接続され、エンコーダ１２によって変換された２ビットのデジタル値が出力される端子である。
【００２２】
第５端子Ｔ５は、高電位側の単位回路１０とアナログ信号を共通化する高電位側アナログ信号共通化端子である。また、第６端子Ｔ６は、低電位側の単位回路１０とアナログ信号を共通化する低電位側アナログ信号共通化端子である。そして、第５端子Ｔ５は、比較器ＣＰ１〜ＣＰ３の非反転入力端子にそれぞれ接続されていると共に、第６端子Ｔ６は、第３スイッチＳＷ３を介して比較器ＣＰ１〜ＣＰ３の非反転入力端子にそれぞれ接続されている。なお、第５端子Ｔ５と比較器ＣＰ１〜ＣＰ３のそれぞれの非反転入力端子とを、第３スイッチＳＷ３を介して接続しても良い。
【００２３】
第７端子Ｔ７は、高電位側に配置された他の単位回路１０の第８端子Ｔ８と接続される端子であり、第４スイッチＳＷ４を介して直列抵抗回路１１の高電位側端子に接続されている。なお、最も高電位側に配置された単位回路１０１では、第７端子Ｔ７、第４スイッチＳＷ４及び第１スイッチＳＷ１を省略して、直列抵抗回路１１の高電位側端子と第１端子Ｔ１とを直接接続しても良い。
【００２４】
第８端子Ｔ８は、低電位側に配置された他の単位回路１０の第７端子Ｔ７と接続される端子であり、直列抵抗回路１１の低電位側端子に接続されている。なお、最も低電位側に配置された単位回路１０２では、第８端子Ｔ８及び第２スイッチＳＷ２を省略して、直列抵抗回路１１の低電位側端子と第２端子Ｔ２とを直接接続しても良い。
【００２５】
また、第４スイッチＳＷ４は、第８端子Ｔ８と直列抵抗回路１１の低電位側端子との間に接続しても良い。
【００２６】
なお、第１スイッチＳＷ１〜第４スイッチＳＷ４のオンオフは、マイコン等の制御装置によって静的、あるいは動的に切り替える。例えば、書き換え可能なフラグレジスタによって第１スイッチＳＷ１〜第４スイッチＳＷ４のオンオフを制御することができる。
【００２７】
加算器２０は、単位回路１０１の第４端子Ｔ４から出力される２ビットのデジタル値と、単位回路１０２の第４端子Ｔ４から出力される２ビットのデジタル値とを加算し、３ビットのデジタル値を出力する。
【００２８】
セレクタ３０は、単位回路１０１の第４端子Ｔ４から出力される２ビットのデジタル値と、単位回路１０２の第４端子Ｔ４から出力される２ビットのデジタル値と、加算器２０は、加算器２０から出力される３ビットのデジタル値とがそれぞれ入力される３個の入力端子と、２個の出力端子とを備えている。そして、セレクタ３０は、マイコン等の制御回路によって、３個の入力端子から入力される入力信号を任意に選択して２個の出力端子から出力する。
【００２９】
ＡＤ変換器１は、図２に示すように、単位回路１０１、１０２において、第１スイッチＳＷ１及び第２スイッチＳＷ２をオンに、第３スイッチＳＷ３及び第４スイッチＳＷ４をオフにそれぞれ設定することで、単位回路１０１、１０２を分解能２ビットの個別のＡＤ変換器として機能させることができる。なお、単位回路１０１における第４スイッチＳＷ４と、単位回路１０２における第３スイッチＳＷ３とは、オンに設定しても良い。
【００３０】
すなわち、第１スイッチＳＷ１及び第２スイッチＳＷ２をオン、第４スイッチＳＷ４をオフに設定することで、単位回路１０１、１０２のそれぞれの直列抵抗回路１１は、高電位側端子が高電位側基準電圧ＶＣＣに、低電位側端子が低電位側基準電圧ＧＮＤに接続される。なお、第１スイッチＳＷ１及び第２スイッチＳＷ２と、第４スイッチＳＷ４とは、高電位側基準電圧ＶＣＣと低電位側基準電圧ＧＮＤとの短絡防止のため、排他的にオンオフ制御することが望ましい。
【００３１】
また、第３スイッチＳＷ３がオフに設定することで、単位回路１０１、１０２の第３端子Ｔ３にそれぞれ入力されたアナログ信号ａ、ｂは、単位回路１０１、１０２によって２ビットのデジタル値にそれぞれ変換されて第４端子Ｔ４から出力される。そして、単位回路１０１、１０２からそれぞれ出力される２ビットのデジタル値を、セレクタ３０によって選択して出力することで、アナログ信号ａを分解能２ビットでＡＤ変換したデジタル信号ａと、アナログ信号ｂを分解能２ビットでＡＤ変換した２ビットのデジタル信号ｂとを得ることができる。
【００３２】
ＡＤ変換器１は、図３に示すように、単位回路１０１において、第１スイッチＳＷ１及び第３スイッチＳＷ３をオンに、第２スイッチＳＷ２及び第４スイッチＳＷ４をオフにそれぞれ設定すると共に、単位回路１０２において、第２スイッチＳＷ２及び第４スイッチＳＷ４をオンに、第１スイッチＳＷ１及び第３スイッチＳＷ３をオフにそれぞれ設定することで、単位回路１０１、１０２を連結させて分解能３ビットのＡＤ変換器として機能させることができる。なお、単位回路１０１における第４スイッチＳＷ４と、単位回路１０２における第３スイッチＳＷ３とは、オンに設定しても良い。
【００３３】
第１スイッチＳＷ１、第２スイッチＳＷ２及び第４スイッチＳＷ４は、直列抵抗回路１１を他の単位回路１０の直列抵抗回路１１と連結させて高電位側基準電圧ＶＣＣと低電位側基準電圧ＧＮＤとの間に接続する連結スイッチとして機能する。すなわち、単位回路１０２の第４スイッチＳＷ４をオンに設定することで、単位回路１０１における直列抵抗回路１１の低電位側端子と、単位回路１０２における直列抵抗回路１１の高電位側端子と連結される。そして、単位回路１０１において第１スイッチＳＷ１をオン、第２スイッチＳＷ２をオフにそれぞれ設定し、単位回路１０２において第１スイッチＳＷ１をオフ、第２スイッチＳＷ２をオンにそれぞれ設定することで、高電位側基準電圧ＶＣＣと低電位側基準電圧ＧＮＤとの間に、連結された単位回路１０１における直列抵抗回路１１と、単位回路１０２における直列抵抗回路１１とが接続される。これにより、等しい電位の間隔を有する８個のリファレンス電圧が生成され、高電位側の上位３個のリファレンス電圧が単位回路１０１の比較器ＣＰ１〜ＣＰ３の反転入力端子にそれぞれ入力され、低電位側の下位３個のリファレンス電圧が単位回路１０２の比較器ＣＰ１〜ＣＰ３の反転入力端子にそれぞれ入力される。
【００３４】
また、第３スイッチＳＷ３は、直列抵抗回路１１を連結した他の単位回路１０と入力されたアナログ信号を共通化する共通化スイッチとして機能する。すなわち、単位回路１０１の第３スイッチＳＷ３をオンに設定することで、単位回路１０１、１０２に入力されるアナログ信号が共通化される。これにより、単位回路１０１の第３端子Ｔ３に入力されたアナログ信号は、単位回路１０１によって上位２ビットのデジタル値に変換されて第４端子Ｔ４から出力されると共に、単位回路１０２によって下位２ビットのデジタル値に変換されて第４端子Ｔ４から出力される。従って、加算器２０からは、単位回路１０１から出力される上位２ビットのデジタル値と、単位回路１０２から出力される下位２ビットのデジタル値とを加算した３ビットのデジタル値が出力される。加算器２０から出力される３ビットのデジタル値をセレクタ３０によって選択して出力することで、アナログ信号を分解能３ビットでＡＤ変換したデジタル信号を得ることができる。
【００３５】
以上説明したように、ＡＤ変換器１は、２個の単位回路１０１、１０２を直列接続することで、分解能３ビットで１つのアナログ信号をＡＤ変換することができる。また、逆に２個の単位回路１０１、１０２を独立させることで、分解能２ビットで２つのアナログ信号をそれぞれＡＤ変換することができる。
【００３６】
また、単位回路１０の分解能及び個数は適宜設定することができる。分解能ｎビットの単位回路１０を２ｍ個設けた場合、２ｍ個の単位回路１０を直列接続することで、分解能ｎ＋ｍビットで１つのアナログ信号をＡＤ変換することができる。２ｍ個の単位回路１０を独立させることで、分解能ｎビットで２ｍ個のアナログ信号をそれぞれＡＤ変換することができる。そして、２ｍ個の単位回路１０の内、直列接続する個数及び組み合わせを適宜設定することで、最も精度が高い分解能ｎ＋ｍビットと最も精度が低い分解能ｎビットの範囲で、分解能が低いが多くのアナログ信号をＡＤ変換する設定と、少ないアナログ信号を高い分解能でＡＤ変換する設定を簡単に切り替えることができる。
【００３７】
例えば、分解能２ビットの単位回路１０を４個設けた場合、４個の単位回路１０を直列接続することで、分解能４ビットで１つのアナログ信号をＡＤ変換することができる。そして、単位回路１０を２個ずつ直列接続することで、分解能３ビットで２つのアナログ信号をＡＤ変換することができる。また、４個の単位回路１０を独立させることで、分解能２ビットで４つのアナログ信号をそれぞれＡＤ変換することができる。
【００３８】
例えば、分解能２ビットの単位回路１０を８個設けた場合、８個の単位回路１０を直列接続することで、分解能５ビットで１つのアナログ信号をＡＤ変換することができる。そして、単位回路１０を４個ずつ直列接続することで、分解能４ビットで２つのアナログ信号をＡＤ変換することができる。また、単位回路１０を２個ずつ直列接続することで、分解能３ビットで４つのアナログ信号をＡＤ変換することができる。さらに、８個の単位回路１０を独立させることで、分解能２ビットで８つのアナログ信号をそれぞれＡＤ変換することができる。なお、８個の単位回路１０の内、直列接続する個数及び組み合わせは適宜設定することができる。例えば、４個の単位回路１０を直列接続し、他の４個を独立させても良い。
【００３９】
なお、単位回路１０の分解能は、必ずしもビット単位である必要はない。例えば、単位回路１０は、リファレンス電位、比較器の個数を４とし、０〜４の５つの状態にデジタル変換するＡＤ変換器であっても良い。
【００４０】
また、単位回路１０を直列接続した際の出力も必ずしもビット単位である必要はない。例えば、０〜４の５つの状態にデジタル変換するＡＤ変換器を３個直列接続した場合、１２個のリファレンス電位、比較器を持ち、（１０進数で）０〜１２のデジタル値を出力するＡＤ変換器になる。
【００４１】
図４には、単位回路１０を８個設けたＡＤ変換器１ａが示されている。４個以上の単位回路１０を備える場合、図４に示すように、複数個の加算器２０をバイナリツリー状に備えると良い。この場合、セレクタ３０ａによって、４個以上の単位回路１０からそれぞれ出力されるデジタル値と、複数の加算器２０からそれぞれ出力されるデジタル値とを任意に選択可能に構成する。例えば単位回路１０の分解能をｎとすると、１列目の加算器２０からは分解能ｎ＋１のデジタル値を、２列目の加算器２０からは分解能ｎ＋２のデジタル値を、最終段である３列目の加算器２０からは分解能ｎ＋３のデジタル値をそれぞれ出力することができる。
【００４２】
以上説明したように、本実施の形態によれば、入力されたアナログ信号をデジタル値に変換するアナログデジタル変換器１であって、高電位側基準電圧ＶＣＣと低電位側基準電圧ＧＮＤとの間に接続された直列抵抗回路１１によって等しい電位の間隔を有する複数個のリファレンス電圧を生成し、入力されたアナログ信号とそれぞれ比較することでデジタル値に変換する複数個の単位回路１０と、複数個の単位回路１０でそれぞれ変換されたデジタル値を加算する加算器２０とを具備し、単位回路１０は、直列抵抗回路１１を他の単位回路１０の直列抵抗回路１１と連結させて高電位側基準電圧ＶＣＣと低電位側基準電圧ＧＮＤとの間に接続する連結スイッチとして機能する第１スイッチＳＷ１、第２スイッチＳＷ２及び第４スイッチＳＷ４と、入力されたアナログ信号を直列抵抗回路１１を連結した他の単位回路１０と共通化する共通化スイッチとして機能する第３スイッチＳＷ３とを備えている。
この構成により、連結スイッチ及び共通化スイッチによって、解像度の低い複数個の単位回路１０を直列接続させるか独立させるかを切り替えることができるため、高い解像度のＡＤ変換と、複数のアナログ信号に対する低い解像度のＡＤ変換との両方のニーズを満たすことができ、汎用性が高いマイコンを提供できる。例えば、マイコンなどに内蔵するアナログデジタル変換器は、その使用目的により、ＡＤ変換の数は少なくても良いが高い精度が求められる場合と、低い精度で良いが多数のＡＤ変化が求められる場合との両方のニーズがある。
【００４３】
さらに、本実施の形態は、直列抵抗回路１１によって等しい電位の間隔を有する（２ｎ-１）個のリファレンス電圧を生成し、入力された前記アナログ信号とそれぞれ比較することでｎビットのデジタル値に変換する２ｍ個の単位回路１０と、２ｍ個の単位回路１０でそれぞれ変換されたｎビットのデジタル値を加算して（ｎ＋ｍ）ビットのデジタル値を出力する加算器２０とを備えている。
この構成により、２ｍ個の単位回路１０の内、直列接続する個数及び組み合わせを適宜設定することで、最も精度が高い分解能ｎ＋ｍビットと最も精度が低い分解能ｎビットの範囲で、分解能が低いが多くのアナログ信号をＡＤ変換する設定と、少ないアナログ信号を高い分解能でＡＤ変換する設定を簡単に切り替えることができる。
【００４４】
さらに、本実施の形態は、連結スイッチ（第１スイッチＳＷ１、第２スイッチＳＷ及び第４スイッチＳＷ４）によってｍ個の直列抵抗回路１１を連結させることで、高電位側基準電圧ＶＣＣと低電位側基準電圧ＧＮＤとの間に、等しい電位の間隔を有する（２ｎ-１）×ｍ個のリファレンス電圧が生成される。
この構成により、直列抵抗回路１１を連結させることで、精度が高い分解能でのＡＤ変換を実現することができる。
【００４５】
さらに、本実施の形態は、２ｍ個の単位回路１０からそれぞれ出力されるデジタル値と、加算器２０から出力されるデジタル値とを任意に選択して出力端子から出力するセレクタ３０を備えている。
この構成により、出力するデジタル値を適宜選択することができる。
【００４６】
さらに、本実施の形態は、ｍが２個以上である場合、複数個の加算器２０をバイナリツリー状に備え、セレクタ３０は、２ｍ個の単位回路１０からそれぞれ出力されるデジタル値と、複数の加算器２０からそれぞれ出力されるデジタル値とを任意に選択して出力端子から出力する。
この構成により、出力するデジタル値の分解能を適宜設定することができる。
【００４７】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。
【符号の説明】
【００４８】
１、１ａ  アナログデジタル変換器（ＡＤ変換器）
１０、１０１、１０２  単位回路
１１  直列抵抗回路
１２  エンコーダ
２０  加算器
３０、３０ａ  セレクタ
ＣＰ１〜ＣＰ３  比較器
Ｔ１  第１端子
Ｔ２  第２端子
Ｔ３  第３端子
Ｔ４  第４端子
Ｔ５  第５端子
Ｔ６  第６端子
Ｔ７  第７端子
Ｔ８  第８端子
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
ＳＷ３  第３スイッチ
ＳＷ４  第４スイッチ
Ｒ１〜Ｒ４  抵抗
【図１】
2020065694.tif 000003
【図２】
2020065694.tif 000004
【図３】
2020065694.tif 000005
【図４】
2020065694.tif 000006
【国際調査報告】
2020065694.tif 000007
2020065694.tif 000008
2020065694.tif 000009
2020065694.tif 000010