(57)【要約】  半導体装置の製造方法は、平坦化工程と、積層工程と、ホール形成工程と、埋込工程と、除去工程とを含む。平坦化工程では、基板上に積層された絶縁膜上の領域であって、スペーサ膜により囲まれた領域内に形成された第１のホールに導電材料が埋め込まれた基板の表面が平坦化されることにより、第１のホールに埋め込まれた導電材料を露出させる。積層工程では、基板の表面にマスク膜が積層される。ホール形成工程では、第１のホールに埋め込まれた導電材料の上面の少なくとも一部が露出するようにマスク膜に第２のホールが形成される。第２の埋込工程では、第２のホールに導電材料が埋め込まれる。除去工程では、マスク膜が除去される。
2020170865.tif 000002
【特許請求の範囲】
【請求項１】
基板上に積層された絶縁膜上の領域であって、スペーサ膜により囲まれた領域内に形成された第１のホールに導電材料が埋め込まれた前記基板の表面を平坦化することにより、前記第１のホールに埋め込まれた前記導電材料を露出させる平坦化工程と、
前記基板の表面にマスク膜を積層する積層工程と、
前記第１のホールに埋め込まれた前記導電材料の上面の少なくとも一部が露出するように前記マスク膜に第２のホールを形成するホール形成工程と、
前記第２のホールに前記導電材料を埋め込む埋込工程と、
前記マスク膜を除去する除去工程と
を含む半導体装置の製造方法。
【請求項２】
前記導電材料は、タングステンである請求項１に記載の半導体装置の製造方法。
【請求項３】
前記埋込工程では、
前記導電材料上に積層され、前記絶縁膜上には積層されない選択成長により、前記第２のホールに前記導電材料が埋め込まれる請求項２に記載の半導体装置の製造方法。
【請求項４】
前記埋込工程では、
タングステン含有ガスを前記基板の表面に供給する工程と、水素含有ガスのプラズマを前記基板の表面に供給する工程とが交互に繰り返される請求項３に記載の半導体装置の製造方法。
【請求項５】
前記タングステン含有ガスは、ＷＣｌ５ガス、ＷＣｌ６ガス、またはＷＦ６ガスであり、
前記水素含有ガスは、Ｈ２ガスまたはＳｉＨ４ガスである請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ホール形成工程は、
前記マスク膜上にレジストを積層する工程と、
ＥＵＶ（Extreme  ultraviolet  lithography）光を用いたＰＴＤ（Positive  Tone  Development）により、前記レジストに前記第２のホールの形状に沿った開口を形成する工程と、
前記開口が形成された前記レジストをマスクとして前記マスク膜をエッチングすることにより、前記マスク膜に第２のホールを形成する工程と
を含む請求項１から５のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の種々の側面および実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば、下記特許文献１には、ＤＲＡＭ（Dynamic  Random  Access  Memory）等の半導体装置の製造工程において、キャパシタと拡散層とを接続するためのコンタクトプラグ上にコンタクトパッドを形成することが開示されている。コンタクトパッドにより、キャパシタを構成する溝を形成する際の加工による溝の位置ずれを吸収することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１８／００４０５６１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、信号遅延の少ない半導体装置を精度よく加工することができると共に、半導体装置の生産性を向上させることができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本開示の一側面は、半導体装置の製造方法であって、平坦化工程と、積層工程と、ホール形成工程と、埋込工程と、除去工程とを含む。平坦化工程では、基板上に積層された絶縁膜上の領域であって、スペーサ膜により囲まれた領域内に形成された第１のホールに導電材料が埋め込まれた基板の表面が平坦化されることにより、第１のホールに埋め込まれた導電材料を露出させる。積層工程では、基板の表面にマスク膜が積層される。ホール形成工程では、第１のホールに埋め込まれた導電材料の上面の少なくとも一部が露出するようにマスク膜に第２のホールが形成される。第２の埋込工程では、第２のホールに導電材料が埋め込まれる。除去工程では、マスク膜が除去される。
【発明の効果】
【０００６】
本開示の種々の側面および実施形態によれば、信号遅延の少ない半導体装置を生産することができると共に、半導体装置の生産性を向上させることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本開示の一実施形態における半導体装置の製造方法の一例を示すフローチャートである。
【図２Ａ】図２Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図２Ｂ】図２Ｂは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図３Ａ】図３Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図３Ｂ】図３Ｂは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図４Ａ】図４Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図４Ｂ】図４Ｂは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図５Ａ】図５Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図５Ｂ】図５Ｂは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図６Ａ】図６Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図６Ｂ】図６Ｂは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図７Ａ】図７Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図７Ｂ】図７Ｂは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図８】図８は、実験に用いられたウエハの一例を示す断面図である。
【図９】図９は、実験結果の一例を示す図である。
【図１０Ａ】図１０Ａは、比較例における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図１０Ｂ】図１０Ｂは、比較例における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図１１Ａ】図１１Ａは、比較例における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図１１Ｂ】図１１Ｂは、比較例における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図１２Ａ】図１２Ａは、比較例における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図１２Ｂ】図１２Ｂは、比較例における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【図１３Ａ】図１３Ａは、比較例における半導体装置の製造に用いられるウエハの一例を示す上面図である。
【図１３Ｂ】図１３Ｂは、比較例における半導体装置の製造に用いられるウエハの一例を示すＡ−Ａ断面図である。
【発明を実施するための形態】
【０００８】
以下に、開示される半導体装置の製造方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法が限定されるものではない。
【０００９】
ところで、従来のＤＲＡＭ等の半導体装置のコンタクトパッドの製造方法では、コンタクトプラグ上に積層された導電材料をエッチングすることにより、コンタクトパッドが形成される。この場合、コンタクトパッドとして残す部分の導電材料以外をエッチングにより除去することになるため、より微細な加工が求められる。コンタクトパッドをエッチングにより形成する場合には、例えばＥＵＶ（Extreme  ultraviolet  lithography）光を用いたＮＴＤ（Negative  Tone  Development）によりパターニングされたレジストが用いられる。
【００１０】
ＥＵＶ光を用いたＮＴＤに用いられるレジスト材料には、金属が含まれているため、金属が含まれていないレジスト材料に比べて露光時間が長くなる。露光時間が長くなると、半導体装置の生産性が低下する。
【００１１】
また、コンタクトパッドとして残す部分の導電材料以外をエッチングにより除去する場合、レジストのパターンが転写されたマスク膜をマスクとして導電材料がエッチングされる。しかし、導電材料に対するマスク膜の選択比がそれほど高くないため、マスク膜を厚くする必要がある。そのため、マスク膜のエッチングを高い精度で行うことが難しい。
【００１２】
また、コンタクトパッドとして残す部分の導電材料以外をエッチングにより除去する場合、同時にコンタクトプラグの一部も除去されてしまう場合がある。これにより、コンタクトプラグが細くなり、抵抗値が上昇する。コンタクトプラグの抵抗値が上昇すると、コンタクトプラグを流れる信号の遅延が増加する。
【００１３】
そこで、本開示は、信号遅延の少ない半導体装置を精度よく加工することができると共に、半導体装置の生産性を向上させることができる技術を提供する。
【００１４】
［半導体装置の製造方法］
図１は、本開示の一実施形態における半導体装置の製造方法の一例を示すフローチャートである。本実施形態では、図１のフローチャートに示された手順により、半導体装置の製造に用いられるウエハＷが製造される。以下では、図２〜図７を参照しながら、半導体装置の製造方法の一例を説明する。
【００１５】
まず、処理対象のウエハＷが準備される（Ｓ１０）。処理対象のウエハＷは、例えば図２Ａおよび図２Ｂに示されるような構造である。図２Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図２Ｂは、そのＡ−Ａ断面図である。
【００１６】
例えば図２Ａおよび図２Ｂに示されたウエハＷは、例えばｐ型の不純物が導入されたシリコン等の半導体である半導体基板１０を有する。半導体基板１０の表面には、多結晶シリコン等により構成されたコンタクト１１が形成されており、コンタクト１１上にはタングステン等の電極膜１２が積層されており、電極膜１２上には、シリコン窒化膜等の絶縁膜１３が積層されている。
【００１７】
コンタクト１１、電極膜１２、および絶縁膜１３は、スペーサ１４によって覆われている。スペーサ１４は、例えば、シリコン酸化膜がシリコン窒化膜で挟まれた構造を有する。スペーサ１４によって覆われたコンタクト１１、電極膜１２、および絶縁膜１３を有する構造物１４０は、ｙ軸方向に所定の間隔をあけて配置されており、それぞれがｘ軸方向に延伸している。
【００１８】
また、ｙ軸方向に隣接する構造物１４０の間の凹部には、絶縁膜１３が埋め込まれており、絶縁膜１３には、ｘ軸方向に所定の間隔でホール３０が形成されている。ホール３０は、第１のホールの一例である。ホール３０内において、半導体基板１０上には、コバルトシリサイド等の金属膜１５が積層されている。また、それぞれの構造物１４０およびホール３０は、窒化チタン等のバリア膜１６で覆われている。
【００１９】
バリア膜１６は、例えばＡＬＤ（Atomic  Layer  Deposition）法によって積層される。例えば、ウエハＷの温度が２００℃〜６００℃に制御され、ウエハＷの表面へのＴＤＭＡＴ（Tetrakis（DiMethylAmino）Titanium）ガスの供給とＮＨ３ガスの供給とが交互に行われることにより、例えば０．５ｎｍ〜２．０ｎｍの厚さのバリア膜１６が積層される。なお、バリア膜１６は、ＣＶＤ（Chemical  Vapor  Deposition）法により積層されてもよい。また、バリア膜１６は、窒化チタン以外に、窒化タンタル等であってもよい。
【００２０】
そして、ウエハＷの表面に導電材料１７が積層され、それぞれのホール３０内に導電材料１７が埋め込まれる。本実施形態において、導電材料１７は、例えばタングステンである。導電材料１７は、例えばＣＶＤ法によって積層される。例えば、ウエハＷの温度が３００℃〜６００℃に制御され、ウエハＷの表面にＷＦ６ガス、ＳｉＨ４ガス、およびＡｒガスの混合ガスが供給されることにより、例えば１０ｎｍ〜３０ｎｍの厚さの導電材料１７がウエハＷ上に積層される。なお、導電材料１７は、ＡＬＤ法により積層されてもよい。また、原料ガスは、ＷＦ６ガスに代えてＷＣｌ４ガス等を用いることもでき、ＳｉＨ４ガスに代えてＨ２ガスまたはＣＨ４ガス等を用いることもできる。
【００２１】
次に、ウエハＷの表面がＣＭＰ（Chemical  Mechanical  Polishing）等により平坦化される（Ｓ１１）。ステップＳ１１は、平坦化工程の一例である。これにより、例えば図３Ａおよび図３Ｂに示されるように、ウエハＷの上面の導電材料１７が除去され、ホール３０に埋め込まれた導電材料１７が露出する。また、ウエハＷの上面には、導電材料１７の他に、絶縁膜１３、スペーサ１４、およびバリア膜１６が露出する。図３Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図３Ｂは、そのＡ−Ａ断面図である。
【００２２】
次に、ウエハＷ上にマスク膜２０が積層される（Ｓ１２）。ステップＳ１２は、積層工程の一例である。そして、マスク膜２０の上に反射防止膜２４が積層され、反射防止膜２４の上にレジスト２５が積層される。反射防止膜２４は、例えばシリコン酸窒化膜である。レジスト２５は、ＥＵＶ光を用いたＰＴＤ（Positive  Tone  Development）に用いられる材料であって、金属を含まない材料により構成されている。そして、例えば図４Ａおよび図４Ｂに示されるように、ＥＵＶ光を用いたＰＴＤによりレジスト２５がパターニングされる（Ｓ１３）。図４Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図４Ｂは、そのＡ−Ａ断面図である。
【００２３】
本実施形態において、マスク膜２０には、第１のマスク膜２１、第２のマスク膜２２、およびエッチングストップ膜２３が含まれる。第１のマスク膜２１は、例えばＳＯＣ（Spin  On  Carbon）膜である。第２のマスク膜２２は、例えばシリコン酸化膜である。エッチングストップ膜２３は、例えば多結晶シリコンである。また、本実施形態では、例えば図４Ａおよび図４Ｂに示されるように、ＥＵＶ光を用いたＰＴＤにより、レジスト２５の一部が除去され、コンタクトパッドの形状に沿った開口が形成される。
【００２４】
次に、レジスト２５をマスクとしてマスク膜２０がエッチングされる（Ｓ１４）。そして、アッシング等により反射防止膜２４およびレジスト２５が除去される。ステップＳ１２〜Ｓ１４は、ホール形成工程の一例である。これにより、例えば図５Ａおよび図５Ｂに示されるように、マスク膜２０にレジスト２５の形状に沿ったホール３１が形成され、ホール３１を介してマスク膜２０の下の導電材料１７の一部が露出する。図５Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図５Ｂは、そのＡ−Ａ断面図である。ホール３１は、第２のホールの一例である。
【００２５】
第１のマスク膜２１、第２のマスク膜２２、およびエッチングストップ膜２３のエッチングは、例えばプラズマを用いたドライエッチング法によって行われる。第１のマスク膜２１のエッチングでは、例えば、ウエハＷの温度が１００℃〜３５０℃に制御され、ウエハＷが搬入されたプラズマ処理装置内でＣＯガスのプラズマが例えば２０〜６０秒間生成される。なお、エッチングガスとしては、ＣＯガスに代えて、例えば、窒素原子または水素原子を含むガス、または、これらのガス群から選択される２種類以上のガスを含む混合ガスを用いることもできる。
【００２６】
第２のマスク膜２２のエッチングでは、例えば、ウエハＷの温度が２０℃〜１００℃に制御され、ウエハＷが搬入されたプラズマ処理装置内でＣ４Ｆ８ガスのプラズマが例えば５〜６０秒間生成される。なお、エッチングガスとしては、Ｃ４Ｆ８ガスに代えて、例えば、ＣＦ２ガス、ＣＦ３ガス、Ｃ２Ｆ２ガス、Ｃ２Ｆ４ガス、Ｃ２Ｆ６ガス、Ａｒガス、ＣＨＦ３ガス、Ｏ２ガス、またはＯ３ガス、あるいは、これらのガス群から選択される２種類以上のガスを含む混合ガスを用いることもできる。
【００２７】
エッチングストップ膜２３のエッチングでは、例えば、ウエハＷの温度が２０℃〜１２０℃に制御され、ウエハＷが搬入されたプラズマ処理装置内でＣｌ２ガスおよびＨＢｒガスの混合ガスのプラズマが例えば５〜３００秒間生成される。なお、エッチングガスとしては、Ｃｌ２ガスおよびＨＢｒガスの混合ガスに代えて、例えばＳＦ６ガスを用いることができる。
【００２８】
また、第１のマスク膜２１、第２のマスク膜２２、およびエッチングストップ膜２３のエッチングにおけるプラズマ源としては、例えば、容量結合型プラズマ（ＣＣＰ）、誘導結合プラズマ（ＩＣＰ）、マイクロ波励起表面波プラズマ（ＳＷＰ）、電子サイクロトン共鳴プラズマ（ＥＣＲＰ）、またはヘリコン波励起プラズマ（ＨＷＰ）等を用いることができる。
【００２９】
次に、マスク膜２０に形成されたホール３１内に導電材料１８が埋め込まれる（Ｓ１５）。ステップＳ１５は、埋込工程の一例である。これにより、例えば図６Ａおよび図６Ｂに示されるように、ホール３１内に導電材料１８が埋め込まれる。図６Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図６Ｂは、そのＡ−Ａ断面図である。導電材料１８は、導電材料１７と同じ材料であり、例えばタングステンである。ステップＳ１５では、選択成長により導電材料１８が積層される。これにより、ホール３１内のバリア膜１６および導電材料１７上には導電材料１８が積層されるが、第２のマスク膜２２上およびホール３１内の絶縁膜１３上には導電材料１８が積層されない。
【００３０】
導電材料１８は、例えばＣＶＤ法とプラズマを用いたドライエッチング法とを交互に繰り返す方法によって、ホール３１内の導電材料１７上に選択的に積層される。例えば、ウエハＷの温度が４５０℃〜５５０℃に制御され、ＷＣｌ５ガスを用いたＣＶＤ法が所定時間実行され、その後にＨ２ガスのプラズマを用いたドライエッチング法が所定時間実行される。ＣＶＤ法におけるＷＣｌ５ガスの供給量は、例えば５０〜５００ｍｇ／ｍｉｎである。また、ドライエッチング法におけるＨ２ガスの流量は、例えば１０００〜９０００ｓｃｃｍである。１回のＣＶＤ法と１回のドライエッチング法を含む１サイクルの長さは、例えば０．２秒〜１０秒である。１サイクルにおけるＣＶＤ法の期間とドライエッチング法の期間の比は、例えば１対１である。本実施形態の導電材料１８の積層において、１回のＣＶＤ法と１回のドライエッチング法を含むサイクルは、例えば数百回程度繰り返される。
【００３１】
なお、ＣＶＤ法における原料ガスは、ＷＣｌ５ガスに代えて、ＷＣｌ６ガスやＷＦ６ガス等を用いることもできる。また、ドライエッチング法におけるエッチングガスは、Ｈ２ガスに代えて、ＳｉＨ４ガス等を用いることもできる。また、ドライエッチング法におけるプラズマ源としては、例えば、容量結合型プラズマ（ＣＣＰ）、誘導結合プラズマ（ＩＣＰ）、マイクロ波励起表面波プラズマ（ＳＷＰ）、電子サイクロトン共鳴プラズマ（ＥＣＲＰ）、またはヘリコン波励起プラズマ（ＨＷＰ）等を用いることができる。
【００３２】
次に、ウエハＷの表面がＣＭＰ等により平坦化される（Ｓ１６）。そして、プラズマを用いたドライエッチング法等により第２のマスク膜２２およびエッチングストップ膜２３が除去される（Ｓ１７）。ステップＳ１７は、除去工程の一例である。第２のマスク膜２２およびエッチングストップ膜２３の除去におけるエッチングの条件は、ステップＳ１４において説明された条件と同一である。これにより、例えば図７Ａおよび図７Ｂに示されるように、ウエハＷ上にコンタクトパッドとして機能する導電材料１８が形成される。図７Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図７Ｂは、そのＡ−Ａ断面図である。
【００３３】
［実験結果］
ここで、タングステンの選択成長に関する実験結果について説明する。図８は、実験に用いられたウエハＷ’の一例を示す断面図である。図８に例示されたウエハＷ’は、基板４０、下地膜４１、およびシリコン酸化膜４２を有する。シリコン酸化膜４２には、複数の溝が形成されており、溝の底部では下地膜４１が露出している。図８に例示されたウエハＷ’を用いて、ＣＶＤ法とプラズマを用いたドライエッチング法とを交互に繰り返す方法によって下地膜４１上にタングステン膜４３を積層させる実験が行われた。下地膜４１としては、シリコン窒化膜、シリコン酸化膜、タングステン膜、または窒化チタン膜が用いられた。
【００３４】
図９は、実験結果の一例を示す図である。例えば図９に示されるように、下地膜４１がシリコン窒化膜またはシリコン酸化膜である場合、ＣＶＤ法とドライエッチング法を含むサイクルが繰り返されても、下地膜４１上にタングステン膜４３が積層されなかった。一方、下地膜４１がタングステン膜または窒化チタン膜である場合、下地膜４１上にタングステン膜４３が積層され、ＣＶＤ法とドライエッチング法を含むサイクルの回数に応じて、タングステン膜４３の厚さが増加した。
【００３５】
従って、ＣＶＤ法とドライエッチング法を含むサイクルを繰り返すことにより、シリコン窒化膜およびシリコン酸化膜上にはタングステン膜が成長せず、タングステン膜および窒化チタン膜上にタングステン膜が成長する、いわゆる選択成長が可能である。
【００３６】
ここで、図１のステップＳ１５では、ＣＶＤ法とドライエッチング法を含むサイクルを繰り返すことでタングステンである導電材料１８がホール３１内に積層される（図６Ａおよび図６Ｂ参照）。この際、選択成長により、導電材料１８は、タングステンである導電材料１７および窒化チタンであるバリア膜１６上で成長する。一方、導電材料１８は、シリコン酸化膜である第２のマスク膜２２上、シリコン窒化膜である絶縁膜１３、ならびに、シリコン酸化膜およびシリコン窒化膜を含むスペーサ１４上では成長しない。
【００３７】
また、ホール３０内に埋め込まれている導電材料１７上で導電材料１８が選択成長することにより、導電材料１８とホール３０内に埋め込まれている導電材料１７とが密着する。これにより、導電材料１８とホール３０内に埋め込まれている導電材料１７との間の抵抗値が低減され、導電材料１８とホール３０内に埋め込まれている導電材料１７との間で流れる信号の遅延を低減することができる。
【００３８】
また、導電材料１８が、シリコン酸化膜およびシリコン窒化膜を含む絶縁膜１３およびスペーサ１４上では成長しない。これにより、導電材料１８内のタングステン原子が絶縁膜１３およびスペーサ１４に到達せず、タングステン原子が絶縁膜１３およびスペーサ１４内に侵入する金属汚染が防止される。
【００３９】
［比較例］
ここで、比較例における半導体装置の製造手順について、図１０〜図１３を参照しながら説明する。比較例における半導体装置の製造手順では、まず、例えば図２Ａおよび図２Ｂに示されたウエハＷとい同一の構造のウエハＷ”が準備される。
【００４０】
次に、ウエハＷ”上にマスク膜２００が積層される。マスク膜２００上には反射防止膜２０３が積層され、反射防止膜２０３上にはレジスト２０４が積層される。反射防止膜２０３は、例えばシリコン酸窒化膜である。レジスト２０４は、ＥＵＶ光を用いたＮＴＤ（Negative  Tone  Development）に用いられる材料であって、金属を含む材料により構成されている。そして、例えば図１０Ａおよび図１０Ｂに示されるように、ＥＵＶ光を用いたＮＴＤによりレジスト２０４がパターニングされる。図１０Ａは、比較例における半導体装置の製造に用いられるウエハＷ”の一例を示す上面図であり、図１０Ｂは、そのＡ−Ａ断面図である。
【００４１】
比較例において、マスク膜２００には、第１のマスク膜２０１および第２のマスク膜２０２が含まれる。第１のマスク膜２０１は、例えばアモルファスカーボン膜である。第２のマスク膜２０２は、例えばシリコン窒化膜である。また、比較例では、例えば図１０Ａおよび図１０Ｂに示されるように、コンタクトパッドの形成に対応する形状となるように、レジスト２０４がパターニングされる。
【００４２】
次に、レジスト２０４をマスクとして反射防止膜２０３および第１のマスク膜２０１がエッチングされ、エッチング後の第１のマスク膜２０１をマスクとして第２のマスク膜２０２がエッチングされる。第１のマスク膜２０１および第２のマスク膜２０２のエッチングは、例えばプラズマを用いたドライエッチング法により行われる。これにより、ウエハＷ”の状態は、例えば図１１Ａおよび図１１Ｂのようになる。図１１Ａは、比較例における半導体装置の製造に用いられるウエハＷ”の一例を示す上面図であり、図１１Ｂは、そのＡ−Ａ断面図である。
【００４３】
次に、第１のマスク膜２０１および第２のマスク膜２０２をマスクとして、バリア膜１６および導電材料１７がエッチングされる。バリア膜１６および導電材料１７のエッチングは、例えばプラズマを用いたドライエッチング法により行われる。これにより、ウエハＷ”の状態は、例えば図１２Ａおよび図１２Ｂのようになる。図１２Ａは、比較例における半導体装置の製造に用いられるウエハＷ”の一例を示す上面図であり、図１２Ｂは、そのＡ−Ａ断面図である。
【００４４】
次に、例えばプラズマを用いたドライエッチング法により、第１のマスク膜２０１および第２のマスク膜２０２が除去される。これにより、ウエハＷ”の状態は、例えば図１３Ａおよび図１３Ｂのようになる。図１３Ａは、比較例における半導体装置の製造に用いられるウエハＷ”の一例を示す上面図であり、図１３Ｂは、そのＡ−Ａ断面図である。図１３Ｂにおいて、導電材料１７ａがコンタクトパッドとして機能し、ホール３０内の導電材料１７ｂがコンタクトプラグとして機能する。
【００４５】
ここで、図１３Ｂに例示された比較例におけるウエハＷ”では、バリア膜１６および導電材料１７がエッチングされる際に、スペーサ１４の上部が削れている。そのため、この後、導電材料１７ａ間にシリコン窒化膜等の絶縁膜が積層された場合、コンタクトパッドとして機能する導電材料１７ｂの寄生容量が大きくなってしまう。また、スペーサ１４が、シリコン窒化膜で挟まれたエアギャップである場合、隣接する導電材料１７ａの間にシリコン窒化膜等の絶縁膜が積層されると、エアギャップが絶縁膜で埋まってしまう。これにより、コンタクトパッドとして機能する導電材料１７ｂの寄生容量がさらに大きくなってしまう。
【００４６】
また、図１３Ｂに例示された比較例におけるウエハＷ”では、バリア膜１６および導電材料１７がエッチングされる際のオーバーエッチングにより、導電材料１７ｂの一部が削れ、導電材料１７ｂの一部が細くなる。導電材料１７ｂが細くなると、導電材料１７ｂの抵抗値が増加する。導電材料１７ｂの抵抗値が増加すると、導電材料１７ｂを流れる信号の遅延、消費電力、および発熱量が増加する。
【００４７】
これに対し、本実施形態のウエハＷでは、エッチングストップ膜２３がエッチングにより除去される際の条件では、スペーサ１４はほとんどエッチングされない（図５Ｂ参照）。そのため、ホール３０内に埋め込まれた、コンタクトプラグとして機能する導電材料１７の寄生容量は、スペーサ１４によって低く抑えられる。
【００４８】
また、本実施形態のウエハＷにおいてコンタクトプラグとして機能するホール３０内の導電材料１７では、エッチングストップ膜２３がエッチングにより除去され際の条件ではほとんどエッチングされない（図５Ｂ参照）。そのため、ｘｙ平面に沿う方向におけるコンタクトプラグの削れは発生せず、コンタクトプラグの抵抗値の増加は発生しない。そのため、コンタクトプラグとして機能する導電材料１７を流れる信号の遅延、消費電力、および発熱量の増加が抑えられる。
【００４９】
また、比較例では、コンタクトパッドとなる導電材料１７をエッチングするために、厚いハードマスクを形成する必要がある。ハードバスクの厚さが厚いと、エッチングによりパターニングされる形状の精度を維持することが難しい。これに対し、本実施形態では、コンタクトパッドとなる導電材料１７をコンタクトパッドの形状に沿って形成されたホール３１内に積層させることにより形成される。そのため、導電材料１７をエッチングする必要がないため、マスク膜を薄くすることができる。これにより、エッチングによりパターニングされる形状の精度を容易に維持することができる。
【００５０】
また、比較例における半導体装置の製造方法では、レジスト２０４が、ＥＵＶ光によるＮＴＤに用いられる材料により構成され、金属を含む。一方、本実施形態におけるレジスト２５は、ＥＵＶ光によるＰＴＤに用いられる材料により構成され、金属を含まない。そのため、レジスト２５は、レジスト２０４よりも少ない露光量で所定のパターンを形成することができるため、露光時間を短くすることができる。これにより、半導体装置の製造に要する時間を削減することができる。
【００５１】
具体的には、本実施形態における半導体装置の製造方法では、コンタクトパッドの形成に要する時間が、比較例に比べて４０％程度削減される。これにより、本実施形態における半導体装置の製造方法では、単位時間あたりに製造可能な半導体装置の枚数は、比較例の約１．７倍となる。従って、本実施形態における半導体装置の製造方法は、比較例よりも半導体装置の生産性を向上させることができる。
【００５２】
以上、一実施形態について説明した。上記したように、本実施形態における半導体装置の製造方法は、平坦化工程と、積層工程と、ホール形成工程と、埋込工程と、除去工程とを含む。平坦化工程では、ウエハＷ上に積層された絶縁膜１３上の領域であって、スペーサ１４により囲まれた領域内に形成されたホール３０に導電材料１７が埋め込まれたウエハＷの表面が平坦化されることにより、ホール３０に埋め込まれた導電材料１７を露出させる。積層工程では、ウエハＷの表面にマスク膜２０が積層される。ホール形成工程では、ホール３０に埋め込まれた導電材料１７の上面の少なくとも一部が露出するようにマスク膜２０にホール３１が形成される。第２の埋込工程では、ホール３１に導電材料１８が埋め込まれる。除去工程では、マスク膜２０が除去される。これにより、信号遅延の少ない半導体装置を精度よく加工することができると共に、半導体装置の生産性を向上させることができる。
【００５３】
また、上記した実施形態において、導電材料は、タングステンである。これにより、コンタクトプラグ上にコンタクトパッドを形成することができる。
【００５４】
また、上記した実施形態において、埋込工程では、導電材料１７上に積層され、絶縁膜１３上には積層されない選択成長により、ホール３１に導電材料１８が埋め込まれる。これにより、コンタクトプラグ上にコンタクトパッドを容易に形成することができる。
【００５５】
また、上記した実施形態において、埋込工程では、タングステン含有ガスをウエハＷの表面に供給する工程と、水素含有ガスのプラズマをウエハＷの表面に供給する工程とが交互に繰り返される。これにより、導電材料１７上に導電材料１８を選択成長させることができる。
【００５６】
また、上記した実施形態において、タングステン含有ガスは、ＷＣｌ５ガス、ＷＣｌ６ガス、またはＷＦ６ガスであり、水素含有ガスは、Ｈ２ガスまたはＳｉＨ４ガスである。これにより、導電材料１７上に導電材料１８を選択成長させることができる。
【００５７】
また、上記した実施形態において、ホール形成工程には、マスク膜２０上にレジスト２５を積層する工程と、ＥＵＶ光を用いたＰＴＤにより、レジスト２５にホール３１の形状に沿った開口を形成する工程と、開口が形成されたレジスト２５をマスクとしてマスク膜２０をエッチングすることにより、マスク膜２０にホール３１を形成する工程とが含まれる。これにより、ＥＵＶ光を用いたＮＴＤによりレジストをパターニングする場合に比べて、露光時間を削減することができる。
【００５８】
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
【００５９】
例えば、上記した実施形態において、ステップＳ１５では、選択成長によりホール３１内に導電材料１８が積層されるが、開示の技術はこれに限られない。例えば、ホール３１内の絶縁膜１３およびスペーサ１４をバリア膜１６で保護した上で、例えばＣＶＤ等によりホール３１内に導電材料１８が積層されてもよい。このようにしても、ホール３０内の導電材料１７上にコンタクトパッドとなる導電材料１８を積層させることができる。
【００６０】
また、上記した実施形態において、レジスト２５は、ＥＵＶ光によりパターニングされたが、開示の技術はこれに限られず、ＡｒＦエキシマレーザ光等を用いてパターニングされてもよい。なお、ＡｒＦエキシマレーザ光等を用いてパターニングされる場合、レジスト２５は、ＡｒＦエキシマレーザ光等のパターニングに適した材料により構成される。
【００６１】
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
【符号の説明】
【００６２】
Ｗ  ウエハ
１０  半導体基板
１１  コンタクト
１２  電極膜
１３  絶縁膜
１４  スペーサ
１４０  構造物
１５  金属膜
１６  バリア膜
１７  導電材料
１８  導電材料
２０  マスク膜
２１  第１のマスク膜
２２  第２のマスク膜
２３  エッチングストップ膜
２４  反射防止膜
２５  レジスト
３０  ホール
３１  ホール
４０  基板
４１  下地膜
４２  シリコン酸化膜
４３  タングステン膜
２００  マスク膜
２０１  第１のマスク膜
２０２  第２のマスク膜
２０３  反射防止膜
２０４  レジスト  
【図１】
2020170865.tif 000003
【図２Ａ】
2020170865.tif 000004
【図２Ｂ】
2020170865.tif 000005
【図３Ａ】
2020170865.tif 000006
【図３Ｂ】
2020170865.tif 000007
【図４Ａ】
2020170865.tif 000008
【図４Ｂ】
2020170865.tif 000009
【図５Ａ】
2020170865.tif 000010
【図５Ｂ】
2020170865.tif 000011
【図６Ａ】
2020170865.tif 000012
【図６Ｂ】
2020170865.tif 000013
【図７Ａ】
2020170865.tif 000014
【図７Ｂ】
2020170865.tif 000015
【図８】
2020170865.tif 000016
【図９】
2020170865.tif 000017
【図１０Ａ】
2020170865.tif 000018
【図１０Ｂ】
2020170865.tif 000019
【図１１Ａ】
2020170865.tif 000020
【図１１Ｂ】
2020170865.tif 000021
【図１２Ａ】
2020170865.tif 000022
【図１２Ｂ】
2020170865.tif 000023
【図１３Ａ】
2020170865.tif 000024
【図１３Ｂ】
2020170865.tif 000025
【手続補正書】
【提出日】令和3年8月6日(2021.8.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に積層された絶縁膜上の領域であって、スペーサ膜により囲まれた領域内に形成された第１のホールに導電材料が埋め込まれた前記基板の表面を平坦化することにより、前記第１のホールに埋め込まれた前記導電材料を露出させる平坦化工程と、
前記基板の表面にマスク膜を積層する積層工程と、
前記第１のホールに埋め込まれた前記導電材料の上面の少なくとも一部が露出するように前記マスク膜に第２のホールを形成するホール形成工程と、
前記第２のホールに前記導電材料を埋め込む埋込工程と、
前記マスク膜を除去する除去工程と
を含む半導体装置の製造方法。
【請求項２】
前記導電材料は、タングステンである請求項１に記載の半導体装置の製造方法。
【請求項３】
前記埋込工程では、
前記導電材料上に積層され、前記絶縁膜上には積層されない選択成長により、前記第２のホールに前記導電材料が埋め込まれる請求項２に記載の半導体装置の製造方法。
【請求項４】
前記埋込工程では、
タングステン含有ガスを前記基板の表面に供給する工程と、水素含有ガスのプラズマを前記基板の表面に供給する工程とが交互に繰り返される請求項３に記載の半導体装置の製造方法。
【請求項５】
前記タングステン含有ガスは、ＷＣｌ５ガス、ＷＣｌ６ガス、またはＷＦ６ガスであり、
前記水素含有ガスは、Ｈ２ガスまたはＳｉＨ４ガスである請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ホール形成工程は、
前記マスク膜上にレジストを積層する工程と、
ＥＵＶ（Extreme  ultraviolet  lithography）光を用いたＰＴＤ（Positive  Tone  Development）により、前記レジストに前記第２のホールの形状に沿った開口を形成する工程と、
前記開口が形成された前記レジストをマスクとして前記マスク膜をエッチングすることにより、前記マスク膜に第２のホールを形成する工程と
を含む請求項１から５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
絶縁膜上と、前記絶縁膜に形成された第１のホール内に設けられた導電材料上に、マスク膜を形成し、
前記マスク膜の一部を除去して、前記絶縁膜の一部と前記導電材料の一部とを露出させる第２のホールを形成し、
前記第２のホール内に前記導電材料を形成し、
前記第２のホール内に前記導電材料を形成した後、前記マスク膜を除去する、ことを含む半導体装置の製造方法。
【請求項８】
前記導電材料はタングステンである、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２のホール内の前記導電材料は、タングステン含有ガスの供給と、水素含有ガスのプラズマの供給とが交互に繰り返されて形成される、請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記絶縁膜はシリコン窒化膜である、請求項７に記載の半導体装置の製造方法。
【国際調査報告】
2020170865.tif 000026
2020170865.tif 000027
2020170865.tif 000028
2020170865.tif 000029