(57)【要約】  第１面と、第１面の反対側に位置した第２面を有する基板を有する。基板は、第１面に位置した第１凹部と、第２面に位置した第２凹部を有する。基板は、電極パッドを有する。電極パッドは第１凹部に位置している。基板は平面視において、第１凹部と第２凹部とは離れて位置している。
2019207884.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、前記第１面の反対側に位置した第２面とを有する基板と、
前記第１面に位置した第１凹部と、
前記第２面に位置した第２凹部と、
前記第１凹部に位置した電極パッドと、を備えており、
平面視において、前記第１凹部と前記第２凹部とは離れて位置していることを特徴とする電子素子実装用基板。
【請求項２】
第１面と、前記第１面の反対側に位置した第２面とを有する基板と、
前記第１面に位置した第１凹部と、
前記第２面に位置した第２凹部と、
前記第１凹部に位置した電極パッドと、を備えており、
平面視において、前記電極パッドと前記第２凹部とは離れて位置していることを特徴とする電子素子実装用基板。
【請求項３】
平面視において、前記第１凹部は、前記第２凹部よりも小さいことを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
【請求項４】
前記第１面に、前記第１凹部は、複数位置していることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
【請求項５】
前記第２凹部は、内部に壁部を有することを特徴とする請求項１〜４のいずれか１つに記載の電子素子実装用基板。
【請求項６】
前記基板は、セラミック材料を含んでおり、
前記第１凹部の側壁は、セラミックコートを含んでいることを特徴とする請求項１〜５のいずれか１つに記載の電子素子実装用基板。
【請求項７】
前記第１凹部は、前記第２凹部よりも浅いことを特徴とする請求項１〜６のいずれか１つに記載の電子素子実装用基板。
【請求項８】
前記第１凹部は、断面視において、開口がテーパー状であることを特徴とする請求項１〜７のいずれか１つに記載の電子素子実装用基板。
【請求項９】
前記第１凹部は、断面視において、開口が階段状であることを特徴とする請求項１〜８のいずれか１つに記載の電子素子実装用基板。
【請求項１０】
前記第１凹部は、平面視における前記基板の中心に対して、互いに点対称に位置していることを特徴とする請求項４に記載の電子素子実装用基板。
【請求項１１】
請求項１〜１０のいずれか１つに記載の電子素子実装用基板と、
前記電子素子実装用基板に実装された電子素子と、を備えたことを特徴とする電子装置。
【請求項１２】
請求項１〜１０のいずれか１つに記載の電子素子実装用基板と、
前記電子素子実装用基板のうち、前記第１面の前記電極パッド囲まれた領域に実装された電子素子と、を備えたことを特徴とする電子装置。
【請求項１３】
請求項１２または請求項１１に記載の電子装置と、
前記電子装置上に位置した筐体とを備えたことを特徴とする電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
【背景技術】
【０００２】
絶縁層を含む配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は表面および裏面に電子素子または電子部品を実装する電極パッドを有する構造が知られている。（特開２０００-１８８３５１号公報参照）。【０００３】
一般的に、表面および裏面に電極パッドを有すると電子部品または電子素子等を実装する工程において、どちらかの電極パッドを冶具等に置く必要がある。このとき、電極パッドが傷つくことで、電子素子または電子部品を実装する工程において実装不良が発生する場合があった。
【発明の概要】
【０００４】
本発明の１つの態様に係る電子素子実装用基板は、第１面と、前記第１面の反対側に位置した第２面とを有する基板と、前記第１面に位置した第１凹部と、前記第２面に位置した第２凹部と、前記第１凹部に位置した電極パッドと、を備えており、平面視において、前記第１凹部と前記第２凹部とは離れて位置している。
【０００５】
本発明の１つの態様に係る電子素子実装用基板は、第１面と、前記第１面の反対側に位置した第２面とを有する基板と、前記第１面に位置した第１凹部と、前記第２面に位置した第２凹部と、前記第１凹部に位置した電極パッドと、を備えており、平面視において、前記電極パッドと前記第２凹部とは離れて位置している。
【０００６】
本発明の１つの態様に係る電子装置は、電子素子実装用基板と、実装領域に実装された電子素子とを備えていることを特徴としている。
【０００７】
本発明の１つの態様に係る電子モジュールは、電子装置と、電子装置の状に位置した筐体とを備えていることを特徴としている。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。
【図２】図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。
【図３】図３（ａ）は本発明の第１の実施形態のその他の態様に係る電子モジュールの外観を示す上面図であり、図３（ｂ）は図３（ａ）のＸ３−Ｘ３線に対応する縦断面図である。
【図４】図４（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の縦断面図であり、図４（ｂ）は図４（ａ）の要部Ａの拡大図である。
【図５】図５は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の要部Ａの拡大図である。
【図６】図６（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す断面図であり、図６（ｂ）は図６（ａ）の要部Ｂの拡大図である。
【図７】図７（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図７（ｂ）は図７（ａ）のＸ７−Ｘ７線に対応する縦断面図である。
【図８】図８（ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図８（ｂ）は図８（ａ）のＸ８−Ｘ８線に対応する縦断面図である。
【図９】図９（ａ）および図９（ｂ）は図８（ｂ）に示す本発明の第４実施形態に係る電子素子実装用基板の要部Ｃの拡大した変形例である。
【図１０】図１０（ａ）および図１０（ｂ）は図８（ｂ）に示す本発明の第４実施形態に係る電子素子実装用基板の要部Ｃの拡大した変形例である。
【図１１】図１１（ａ）および図１１（ｂ）は図８（ｂ）に示す本発明の第４実施形態に係る電子素子実装用基板の要部Ｃの拡大した変形例である。
【図１２】図１２は図８（ｂ）に示す本発明の第４実施形態に係る電子素子実装用基板の要部Ｃの拡大した変形例である。
【図１３】図１３（ａ）は本発明の第５の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図１３（ｂ）は本発明の第５の実施形態のその他の態様に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図である。
【図１４】図１４（ａ）および図１４（ｂ）は図１３（ｂ）に示す本発明の第５実施形態に係る電子素子実装用基板の要部Ｄの拡大した断面図の変形例である。
【発明を実施するための形態】
【０００９】
＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
【００１０】
（第１の実施形態）
図１〜図５を参照して本発明の第１の実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について説明する。なお、本実施形態では図１では電子装置２１を示しており、図２では電子装置２１において蓋体１２を省略した図を示している。図３では電子モジュール３１を示している。また、図４〜図５に電子素子実装用基板１の要部Ａの拡大断面図を示す。
【００１１】
電子素子実装用基板１は、第１面２ａと、第１面２ａの反対側に位置した第２面２ｂを有する基板２を有する。基板２は、第１面２ａに位置した第１凹部５と、第２面２ｂに位置した第２凹部６を有する。基板２は、電極パッド３を有する。電極パッド３は第１凹部５に位置している。基板２は平面視において、第１凹部５と第２凹部６とは離れて位置している。つまり、平面視および断面視において、第１凹部５と第２凹部６とは重なっていない。
【００１２】
電子素子実装用基板１は、第１面２ａと、第１面２ａの反対側に位置した第２面２ｂを有する基板２を有する。ここで、図１に示す例では、第１面２ａと第２面２ｂとはそれぞれ基板２の最上面または最下面である。また、例えば第１面２ａまたは／および第２面２ｂの上面または／および下面に枠状等のその他の絶縁層が設けられていてもよい。言い換えると、第１面２ａまたは／および第２面２ｂは凹部の底面であってもよい。
【００１３】
第１面２ａまたは／および第２面２ｂは、上面に電子素子１０が実装される実装領域を含んでいてもよい。ここで、実装領域とは少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体１２が実装される領域、またはそれ以上等、適宜定めることが可能である。また、実装領域に実装される部品は電子素子１０に限らず、例えば後述する電子部品２３であってもよく、電子素子１０または／および電子部品２３の個数は指定されない。
【００１４】
図１および図２に示す例では、基板２は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、１層のみの構成等であってもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
【００１５】
基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
【００１６】
基板２は、図１に示すように７層の絶縁層から形成されていてもよいし、６層以下または８層以上の絶縁層から形成されていてもよい。絶縁層が６層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が８層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド３以外の電極が段差部に設けられていてもよい。
【００１７】
電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ〜１０ｃｍであり、平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。
【００１８】
電子素子実装用基板１の基板２は、第１面２ａに位置した第１凹部５と、第２面２ｂに位置した第２凹部６を有する。
【００１９】
第２凹部６は、凹部内部に半導体デバイス１１またはその他の半導体素子等が位置していてもよく、断面視における高さ方向も、それらの部品が入る程度の大きさであってもよい。また、第１凹部５の断面視における高さ方向の大きさは凹部内部に少なくとも電極パッド３が位置できる程度の大きさであればよく、電極パッド３と同程度の大きさであってもよいし、電極パッド３に接合される電子部品２３が実装できる大きさであってもよい。また、第２凹部６が２つ以上位置している時は、それぞれ異なる半導体デバイス１１または半導体素子が位置していてもよい。また、第２凹部６を２つ有するときは、それぞれの深さも異なっていてもよい。また、第１凹部５と第２凹部６の断面視における深さは異なっていてもよいし、同一であってもよい。
【００２０】
電子素子実装用基板１の基板２は、電極パッド３を有する。ここで、電極パッド３は、例えば電子素子１０または／および電子部品２３と電気的に接続されるパッドを指している。
【００２１】
また、電子素子実装用基板１は基板２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。
【００２２】
さらに基板２の上面または下面には、電極パッド３または／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板２の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド３または／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
【００２３】
電極パッド３、外部回路接続用電極、電極、内部配線導体または／および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅（Ｃｕ）のみからなっていてもよい。また、電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。
【００２４】
電極パッド３、外部回路接続用電極、電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド３と電子素子１０と、をワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
【００２５】
電子素子実装用基板１の電極パッド３は第１凹部５に位置している。表面と裏面に電子素子または／および電子部品を実装する電子素子実装用基板は、表面および裏面に電極パッドを有する場合がある。このとき、電子部品または電子素子を実装する工程において、どちらかの電極パッドを冶具等に置く必要がある。このとき、電極パッドが傷つくことで、電子素子または電子部品を実装する工程において電子素子接続部材が接合できない、接合強度が落ちるなどして実装不良が発生する場合があった。
【００２６】
これに対し本実施形態では電極パッド３は第１凹部５に位置している。これにより、電極パッド３と治工具等との接触を低減させることが可能となる。よって電極パッド３に傷等が発生し、電子素子１０または電子部品２３と電極パッド３との実装不良が発生することを低減させることが可能となる。
【００２７】
電子素子実装用基板１の基板２は平面視において、第１凹部５と第２凹部６とが離れて位置している。このとき、平面視において、第１凹部５は、第２凹部６と、５０μｍ〜３００μｍ程度離れていればよく、１００μｍ以下であれば強度を保ちつつ小型化を実現でき、１００μｍ以上であれば、基板としての強度をより強固なものとすることができるとともに他の部品、配線等を配置するスペースを確保することができる。
【００２８】
近年、電子素子実装用基板は薄型が要求され、基板の厚みは薄くなっている。そのため、第１凹部と第２凹部とが上面視で重なっている場合においては基板の断面視における厚みはさらに小さくなる。そのため、第１凹部に位置する電極パッドと後述する電子素子接続部材を接合する工程または電子部品を接合する工程において、接合時の圧力により基板にクラックまたは割れが発生することが懸念されていた。
【００２９】
これに対し本実施形態では基板２は平面視において、第１凹部５と第２凹部６とが離れて位置している。これにより、第１面２ａおよび第２面２ｂに位置する第１凹部５と第２凹部６が上面視で重なることを低減させることが可能となる。よって部分的に電子素子実装用基板１の厚みが薄くなる面積を低減させることが可能となる。これにより、第１凹部５に位置する電極パッド３と後述する電子素子接続用の第１接続部材１３を接合する工程または電子部品２３を接合する工程において、接合時の圧力により基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００３０】
以上のことにより、第１面２ａと第２面２ｂに電子素子１０または／および電子部品２１を実装する電子素子実装用基板１において、電極パッド３に傷が発生することを低減し、電子素子１０または／および電子部品２１の実装性を向上させつつ、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００３１】
第１凹部５の側壁は絶縁層２ｃで形成されていてもよい。第１凹部５の側壁は、第１凹部５の開口を形成する内壁のことである。第１凹部５の側壁が絶縁層２ｃで形成されていることで、第１凹部５を深く設けることが可能となる。よって、電極パッド３に傷等が発生することをより低減させることが可能となる。
【００３２】
第１凹部５を形成する絶縁層２ｃは基板２のその他の絶縁層と同一の材料であってもよいし異なる材料であってもよい。また、絶縁層２ｃは基板２のその他の絶縁層と焼結していてもよい。この場合、絶縁層２ｃが基板２のその他の絶縁層から剥離することを低減させることが可能となる。よって、絶縁層２ｃが剥離して、電極パッド３に傷等が発生することをより低減させることが可能となる。
【００３３】
図１に示す例では、平面視において、第１凹部５は、第２凹部６よりも小さい。これにより、第１面２ａおよび第２面２ｂに位置する第１凹部５と第２凹部６が平面視で重なる面積をより低減させることが可能となる。よって、第１凹部に位置する電極パッド３と後述する第１接続部材１３を接合する工程または電子部品２３を接合する工程において、接合時の圧力により基板２にクラックまたは割れが発生することを低減させることが可能となる。また、第１凹部５を小さくすることで、第２凹部６を大きく設けた場合においても、断面視において厚みが小さい箇所の面積を低減させることが可能となる。このことで、第２凹部６に実装する半導体デバイス１１を大きくする、または半導体デバイス１１の個数を多くすることができる。よって、電子素子実装用基板１にクラックまたは割れが発生することを低減させることができるとともに、電子装置２１を小型化しつつ高機能化することが可能となる。
【００３４】
図１および図２に示す例では、電子素子実装用基板１は第１凹部５が、複数位置している。図１および図２に示す例では、第１凹部５が２つ設けられている図になっているが、例えば第１凹部５が３つ以上位置していてもよい。第１凹部５が複数位置していることで、これら電子素子１０と接続する電極パッド３または／および電子部品２３と接続する電極パッド３を異なる位置かつ、複数個所に設けることが可能となる。よって、本実施形態の効果を奏するとともに、電子素子１０の端子を増加させることが可能となり、電子装置２１を高機能化することが可能となる。また、電子部品２３の実装箇所を増やすことが可能となるため、電子装置２１の機能の拡張が可能となる。
【００３５】
電子素子実装用基板１は、第１凹部５が複数あるとき、第１凹部５は、平面視における基板２の中心に対して、互いに点対称に位置していてもよい。このような構造であることで、第１凹部５に位置する電極パッド３と後述する第１接続部材１３を接合する工程または電子部品２３を接合する工程において、接合時の圧力を基板２の中心に対して点対称に分散することが可能となる。よって、基板２が撓む量を低減させることが可能となり、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００３６】
また図２に示す例のように、電子素子実装用基板１の第２凹部６は、内部に壁部６ａを有していてもよい。言い換えると、第２凹部６においても内部に壁部６ａを有し、壁部６ａによって分けられた第２凹部６を複数有していてもよい。例えば図１および図２に示す例では、第２凹部６が１つ設けられている図になっているが、第２凹部６が２つ以上位置していてもよく、２つの第２凹部６の中間に位置する箇所を壁部６ａと称してもよい。
【００３７】
例えば第２凹部６に電子素子１０の信号を処理する半導体デバイス１１が複数実装される場合、第２凹部６は上面視において面積が大きくなる場合がある。そのため、電子素子実装用基板１を作製する工程において撓んでしまう懸念があった。また、電子素子１０または半導体デバイス１１を実装する工程において、第２凹部６の底面が撓むことで基板２にクラックまたは割れが発生する懸念があった。
【００３８】
これに対し、第２凹部６が内部に壁部６ａを有していることで、第２凹部６の底面を支えとすることが可能となる。よって、半導体デバイス１１を複数実装する場合において第２凹部６が大型化した場合においても、電子素子実装用基板１を作製する工程において撓む、または電子素子１０または半導体デバイス１１を実装する工程において、第２凹部６の底面が撓むことを低減させることが可能となる。これにより、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００３９】
図１〜図５に示す例では、第１凹部５は、第２凹部６よりも浅くてもよい。このような場合でも、第１凹部５は上述したように電極パッド３を凹部に位置できる程度の深さがあれば本実施形態の効果を奏することが可能となる。
【００４０】
また、このとき、電極パッド３の上面が第１凹部５の上端よりも下面側（第２面側）に位置することで、電極パッド３が治工具などに接することを低減させることが可能となる。よって、電極パッド３に傷等が発生することをより低減させることが可能となる。また、第１凹部５の深さが電極パッド３の厚みよりも大きいことで、第１凹部５と電極パッド３を作製する工程において、誤差が生じ、電極パッド３が厚くなる方向に誤差が生じた場合においても電極パッド３が治工具などに接することを低減させることが可能となる。
【００４１】
図４および図５に電子素子実装用基板１の断面図および断面図における要部Ａの拡大図を示す。
【００４２】
電極パッド３は図４（ｂ）に示す例のように第１凹部５の中央部に単独で位置していてもよいし、図５に示す例のように、電極パッド３は基板２の内層（内側）から引き出されていてもよい。
【００４３】
電極パッド３が、図４（ｂ）に示す例のように第１凹部５の中央部に単独で位置していることでも、本実施形態の効果を奏することは可能である。また、電極パッド３が第１凹部５の中央部に単独で位置していることで、第１凹部５と電極パッド３を作製する工程において、工程誤差が生じ生じた場合においても電極パッド３と第１接続部材１３との接続領域を確保することが可能となる。なおこの時電極パッド３は貫通導体等を介して外部回路接続電極等と電気的に接続することが可能となる。
【００４４】
図５に示す例のように、電極パッド３は基板２の内層（内側）から引き出されていることでも、本実施形態の効果を奏することは可能である。また、このような構造であることで、電極パッド３の面積を大きく設けることが可能となる。よって、電子素子１０と電極パッド３とを接続する第１接続部材１３との接続領域を大きく設けることができ、電子素子１０の実装性を向上させることが可能となる。また、電極パッド３が内部配線の一部となっていることで、電子素接続部材１３と電極パッド３の接続領域の外側で（基板２内部で）貫通導体と接続することができる。よって、電子素接続部材１３と電極パッド３の接続領域の平坦度を向上させ、電子素子１０の実装性を向上させることが可能となる。
【００４５】
＜電子装置の構成＞
図１〜図２に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の上面または下面に実装された電子素子１０を備えている。
【００４６】
電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
【００４７】
電子素子１０と電子素子実装用基板１とは例えばワイヤボンディング、半田ボール、金バンプ等を含む電子素子接続材１３で電気的に接続されていてもよい。
【００４８】
電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は基板２の枠状部分の上面に蓋体１２を接続してもよいし、蓋体１２を支え、基板２の上面であって電子素子１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
【００４９】
枠状体と基板２と、が同じ材料から成る場合、基板２は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設ける、ろう材等でそれぞれ接合してもよい。
【００５０】
また、基板２と枠状体とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。このときの蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。
【００５１】
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
【００５２】
蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。
【００５３】
電子装置２１は第２面２ｂに位置した第２凹部６に半導体デバイス１１が位置していてもよい。半導体デバイス１１の一例としては、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または処理を行うための集積回路、メモリー等である。なお、半導体デバイス１１は、接着材を介して、基板２の下面（第２面２ｂ）に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
【００５４】
半導体デバイス１１と電子素子実装用基板１とは例えばワイヤボンディング、半田ボール、金バンプ等を含む半導体デバイス接続用の第２接続部材１５で電気的に接続されていてもよい。
【００５５】
電子装置２１は、半導体デバイス１１を覆うとともに、電子素子実装用基板１の下面（第２面２ｂ）に接合された蓋体を有していてもよい。また、蓋体の代わりに外部回路等を代用していてもよい。
【００５６】
電子装置２１が図１〜図２に示すような電子素子実装用基板１を有することで、電子素子１０の実装性を向上させることが可能となる。また、電子装置２１を作製する工程において電子素子実装用基板１にクラックまたは割れが発生することを低減させることが可能となる。
【００５７】
＜電子モジュールの構成＞
図３に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
【００５８】
電子モジュール３１は筐体３２（レンズホルダー）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
【００５９】
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
【００６０】
電子モジュール３１が図３に示すような電子素子実装用基板１を有することで、電子素子１０の実装性を向上させることが可能となる。また、電子装置２１または電子モジュール３１を作製する工程において電子素子実装用基板１にクラックまたは割れが発生することを低減させることが可能となる。
【００６１】
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
【００６２】
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【００６３】
なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
【００６４】
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
【００６５】
また、基板２が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
【００６６】
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が開口部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。また、この時、グリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて第１凹部５と第２凹部６とを設けてもよい。
【００６７】
なお、この工程において、基板２に第１凹部５および第２凹部６となる穴や開口のような凹部を例えば金型等によって加工することで設けることが可能となる。このとき、これらの凹部にパッドが位置するように、位置合わせするのがよい。
【００６８】
（４）次に基板２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。また、この時、複数層を積層したセラミックグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて第１凹部５または第２凹部６となる凹部（開口部）を設けてもよい。もしくは、第１凹部５と第２凹部６となる位置に貫通孔を有する複数のセラミックグリーンシートを準備し、それぞれを積層して複数の層からなる第１凹部５または第２凹部６としてもよい。
【００６９】
（５）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。
【００７０】
（６）次に、焼成して得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
【００７１】
（７）次に、電子素子実装用基板１の第１面２ａに電子素子１０を、第２面２ｂに半導体デバイス１１を実装する。電子素子１０はワイヤボンディング等の電子素子接続材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。
【００７２】
以上（１）〜（７）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（７）の工程順番は加工可能な順番であれば指定されない。
【００７３】
（第２の実施形態）
図６を参照して本発明の第２の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、本実施形態では図６に電子素子実装用基板１の要部Ｂの拡大断面図を示す。
【００７４】
電子素子実装用基板１は、第１面２ａと、第１面の反対側に位置した第２面２ｂとを有する基板２を有する。基板２は第１面２ａに位置した第１凹部５と、第２面２ｂに位置した第２凹部６とを有している。基板２は、電極パッド３を有している。電極パッド３は第１凹部５に位置している。基板２は平面視において、電極パッド３（第１接続部材１３と接合する領域）と第２凹部６とは離れて位置している。
【００７５】
ここで、電子モジュール３１の構造、電子装置２１の構造、並びに電子素子実装用基板１を構成する基板２、電極パッド３、第１凹部５、第２凹部６、電子素子１０、半導体デバイス１１、およびその他、基板２の基本的な材料／条件／構成は第１の実施形態と類似であるため説明は省略する。以下、第２の実施形態における特徴部分について説明をする。
【００７６】
本実施形態における電子素子実装用基板１では、基板２は平面視において、電極パッド３（第１接続部材１３と接合する領域）と第２凹部６とは離れて位置している。
【００７７】
近年、電子素子実装用基板は薄型が要求され、基板の厚みは薄くなっている。そのため、第１凹部と第２凹部とが上面視で重なっている場合においては基板の断面視における厚みはさらに小さくなる。とくに、第１凹部に位置する電極パッドの電子素子接続部材と接する箇所は電子素子接続部材を接合する工程または電子部品を接合する工程において、接合時の圧力により撓みが大きくなる場合がある。これにより、基板にクラックまたは割れが発生することが懸念されていた。
【００７８】
これに対し本実施形態では基板２は平面視において、電極パッド３（の第１接続部材１３と接合する領域）と第２凹部６とは離れて位置している。これにより、電極パッド３（の第１接続部材１３と接する箇所）と第２凹部６が上面視で重なることを低減させることができる。よって、第１接続部材１３を電極パッド３に接続する場合に最も応力がかかる箇所の厚みが最も小さくなることを低減することができる。これにより、基板２が大きく撓むことを低減させることが可能となる。よって、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００７９】
電極パッド３は図６に示す例のように、基板２の内部から導出している外部領域３ａを有していてもよい。外部領域３ａは第１接続部材１３と接合する領域ではないため、電極パッド３の第１接続部材１３と接する領域を平面視で第２凹部６と離して位置することができる。よって、第１接続部材１３を電極パッド３に接続する場合に最も応力がかかる箇所の厚みが最も小さくなることを低減することができる。これにより、基板２が大きく撓むことを低減させることが可能となる。よって、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００８０】
電子素子実装用基板１は平面視において、第１凹部５は、第２凹部６よりも小さくてもよい。これにより、第１面２ａおよび第２面２ｂに位置する第１凹部５と第２凹部６が上面視で重なる面積をより低減させることができる。よって、第１凹部５に位置する電極パッド３と後述する第１接続部材１３を接合する工程または電子部品２３を接合する工程において、接合時の圧力により基板にクラックまたは割れが発生することを低減させることが可能となる。
【００８１】
電子素子実装用基板１の第１凹部５は、複数位置していてもよい。第１凹部５が複数位置していることで、これら電子素子１０と接続する電極パッド３または／および電子部品２３と接続する電極パッド３を異なる位置かつ、複数個所に設けることが可能となる。よって、本実施形態の効果を奏するとともに、電子素子１０の端子を増加させることが可能となり、高機能化することが可能となる。また、電子部品２３の実装箇所を増やすことで、電子装置２１の高機能化が可能となる。
【００８２】
また、電子素子実装用基板１の第２凹部６は、内部に壁部６ａを有していてもよい。言い換えると、第２凹部６においても内部に壁部６ａを有し、壁部６ａによってわけられた第２凹部６を複数有していてもよい。このことで、第２凹部６が内部に壁部６ａを有していることで、壁部６ａを支えとすることが可能となる。よって、電子素子実装用基板１を作製する工程において撓んでしまう場合、または電子素子１０または半導体デバイス１１を実装する工程において、第２凹部６の底面が撓むことを低減させることが可能となる。これにより、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００８３】
第１凹部５は、第２凹部６よりも浅くてもよい。このような場合でも、第１凹部５が上述したように電極パッド３を凹部に位置できる程度の深さがあれば本実施形態の効果を奏することが可能となる。また、このとき、電極パッド３の上面が第１凹部５の上端よりも下面側（第２面側）にあることで、電極パッド３に傷等が発生することをより低減させることが可能となる。
【００８４】
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。本実施形態の電子素子実装用基板１および電子装置２１の製造方法は基本的には第１の実施形態に記載の製造方法と類似である。本実施形態の電子素子実装用基板１の製造方法としては、電極パッド３を形成する工程において、第２凹部６と重ならない所定の位置に電極パッド３を形成することで、作製することができる。
【００８５】
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１について、図７を参照しつつ説明する。なお、図７は本実施形態における電子素子実装用基板１および蓋体１２を省略した電子装置２１の形状を示している。
【００８６】
本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第１凹部５を形成する絶縁層２ｃの厚みが外縁側と中心部側とで異なる点である。
【００８７】
図７に示す例では、電子素子実装用基板１の第１凹部５は断面視で電子素子実装用基板１の外縁側の側壁と中心部側の側壁との厚みが異なっている。このように第１凹部５の側壁の大きさが異なっている場合においても基板２は平面視において、第１凹部５と第２凹部６とが離れて位置していることで、部分的に電子素子実装用基板１の厚みが薄くなる面積を低減させることが可能となる。これにより、第１凹部５に位置する電極パッド３と、電子素子１０または／および電子部品２３と、を第１接続部材１３で接合する工程において、第１接続部材１３で接合時の圧力により基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００８８】
また、このとき第１凹部５の側壁の高さの最も高い部分が電極パッド３の厚みよりも大きいことで電極パッド３に傷が発生することを低減させることが可能となる。
【００８９】
以上のことより、表面と裏面に電子素子１０または／および電子部品２３を実装する電子素子実装用基板１において、電極パッド３に傷が発生することを低減し電子素子１０または／および電子部品２１の実装性を向上させつつ、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００９０】
（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１について、図８〜図１２を参照しつつ説明する。なお、図８は本実施形態における電子素子実装用基板１および蓋体１２を省略した電子装置２１の形状を示しており、図９〜図１２は図８（ｂ）の要部Ｃの拡大図及びその変形例の拡大図を示している。
【００９１】
図８に示す例では、第１凹部５の側面は絶縁層２ｃで形成されている。絶縁層２ｃは例えば基板２が電気絶縁性セラミックスで形成されている場合は、同種の材料から成る絶縁層２ｃを加圧して積層および焼成されたものであってもよい。また、絶縁層２ｃは基板２が電気絶縁性セラミックスで形成されている場合に、樹脂材料から成っていてもよい。また、基板２が樹脂材料からなるとき、絶縁層２ｃは同種の材料から成っていてもよい。
【００９２】
第１凹部５の側面が絶縁層２ｃで形成されていることで、第１凹部５の厚みを一定としやすくなり、基板２の表面の傾きを低減させることが可能となる。よって、例えば半導体デバイス１１を実装するにおいて第１面を治工具等に接触させる場合に傾きなどを低減させることが可能となる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。
【００９３】
図９（ａ）に示す例のように、基板２は、セラミック材料を含んでおり、第１凹部５の側壁は、セラミックコート２ｄを含んでいてもよい。このような場合においても、基板２は平面視において、第１凹部５と第２凹部６とが離れて位置していることで、部分的に電子素子実装用基板１の厚みが薄くなる面積を低減させることが可能となる。これにより、第１凹部５に位置する電極パッド３と後述する第１接続部材１３を接合する工程または電子部品２３を接合する工程において、接合時の圧力により基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００９４】
また、第１凹部５の側壁がセラミックコート２ｄであることで、絶縁層２ｃである場合と比較して積層する工程を削減または、積層時の圧力を低減させることが可能となる。よって基板２を作製する工程において基板２に反り等が発生すること低減させることが可能となる。
【００９５】
また、第１凹部５の側壁がセラミックコート２ｄを含んでいる場合において、第１凹部５が第２凹部６と平面視で重なっていた場合においても第１凹部５に設けられた電極パッド３と第２凹部６とが平面視で離れて位置していることで、電極パッド３（の第１接続部材１３と接合する箇所）と第２凹部６が上面視で重なることを低減させることができる。よって、第１接続部材１３を電極パッド３に接続する場合に最も応力がかかる箇所の厚みが最も小さくなることを低減することができる。これにより、基板２が大きく撓むことを低減させることが可能となる。よって、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００９６】
また、このときセラミックコート２ｄからなる第１凹部５の側壁の高さの最も高い部分が電極パッド３の厚みよりも大きいことで電極パッド３に傷が発生することを低減させることが可能となる。以上のことより、第１面２ａと第２面２ｂとに電子素子１０または／および電子部品２１と半導体デバイス１１を実装する電子素子実装用基板１において、電極パッド３に傷が発生することを低減し電子素子１０または／および電子部品２１の実装性を向上させつつ、基板２にクラックまたは割れが発生することを低減させることが可能となる。
【００９７】
第１凹部５の側壁がセラミックコート２ｄを含んでいる時、セラミックコート２ｄは所定の厚み（電極パッド３の厚みよりも大きい厚み）を得るためには、１層の厚いセラミックコート２ｄで形成していてもよいし、図９（ａ）に示す例のように複数のセラミックコート２ｄを積層して形成してもよい。
【００９８】
第１凹部５の側壁が１層の厚いセラミックコート２ｄで形成されている場合、セラミックコート２ｄを塗布する工程が１回で済むため、工程数を抑えることが可能となる。
【００９９】
また、第１凹部５の側壁が図９（ａ）に示す例のように複数のセラミックコート２ｄを積層して形成していることで、セラミックコート２ｄを複数回塗布することで安定して所定の厚みを設けることが可能となる。
【０１００】
複数のセラミックコート２ｄを複数積層して第１凹部５の側壁を形成する場合、複数のセラミックコートは第１面２ａから離れるに従って、第１凹部５の開口部が広がるよう設けていてもよい。言い換えると、セラミックコート２ｄからなる第１凹部５は、断面視において、階段状であってもよい。これにより、例えばセラミックコート２ｄを複数回塗布する工程において工程における誤差でセラミックコート２ｄが第１凹部５となるべき箇所に塗布され、第１凹部５の所定の大きさを確保できない、または電極パッド３の表面に付着することを低減させることが可能となる。また、上述した構造であることで、例えば第１接続部材１３がワイヤーボンディングパッドであるとき、第１接続部材１３と電極パッド３とを接続する工程において、ボンダーの先端が第１凹部５の側壁と接触し、所定の位置で接続できない、または接合強度が低下することを低減させることができる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。
【０１０１】
図９（ｂ）に示す例では、第１凹部５の側壁は、絶縁層２ｃとセラミックコート２ｄとで構成されている。このような構造であることで、本発明の効果を奏することが可能となり、さらに上述したそれぞれの効果を併せて奏することが可能となる。言い換えると第１凹部５の一部が絶縁層２ｃであることで、第１凹部５の厚みを一定としやすくなり、基板２の表面の傾きを低減させることが可能となる。よって、例えば半導体デバイス１１を実装するにおいて第１面を治工具等に接触させる場合に傾きなどを低減させることが可能となる。
【０１０２】
また、第１凹部５の側壁の一部がセラミックコート２ｄであることで、積層時の圧力を低減させることが可能となり、基板２の反りを低減させることが可能となる。なおこの時、絶縁層２ｃである部分が枠状態で基板２の外周を１周していることでより効果を向上させることが可能となる。
【０１０３】
図１０および図１１に示す例では、電子素子実装用基板１の第１凹部５は、断面視において、開口がテーパー状となっている。図１０に示す例のように、第１凹部５は、開口が断面視において上面側が広いテーパー状であることで、例えば第１接続部材１３がワイヤーボンディングパッドであるとき、第１接続部材１３と電極パッド３とを接続する工程において、ボンダーの先端が第１凹部５の側壁と接触し、所定の位置で接続できない、または接合強度が低下することを低減させることができる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。また、図１１に示す例のように第１凹部５は断面視において上面側が狭いテーパー状であることで、例えば電子接続部材１３を接続した後接合強度を補強するための封止樹脂を流し込む場合、封止樹脂が基板２の表面に這い上がることを低減させることが可能となる。また、例えば電極パッド３に電子部品２３を半田等で実装する場合において、半田が基板２の表面に這い上がることを低減させることが可能となる。
【０１０４】
図１０（ａ）および図１１（ａ）に示す例のように、第１凹部５は断面視において一部の辺のみがテーパー状であってもよいし、図１０（ｂ）および図１１（ｂ）に示す例のように、第１凹部５は断面視において全辺がテーパー状であってもよい。いずれの場合においても上述した効果を奏することが可能となる。特に、電子素子１０が実装される側に近い辺がテーパー状であることで、上述した効果を奏することが可能となる。
【０１０５】
電子素子実装用基板１の第１凹部５は、断面視において階段状であってもよい。これにより、例えば絶縁層２ｃを複数回塗布する工程または絶縁層２ｃを複数回積層する工程において工程における誤差で第１凹部５の所定の大きさを確保できないことを低減させることが可能となる。また、上述した構造であることで、例えば第１接続部材１３がワイヤボンディングであるとき、第１接続部材１３と電極パッド３とを接続する工程において、ボンダーの先端が第１凹部５の側壁と接触し、所定の位置で接続できない、または接合強度が低下することを低減させることができる。よって、電子素子１０と電子素子実装用基板１との実装性を向上させることが可能となる。
【０１０６】
図１２に示す例では、第１凹部５は複数の絶縁層２ｃからなっており、断面視において上面側の絶縁層２ｃの開口部が下面側の絶縁層２ｃの開口部よりも小さくなっている。これにより、例えば電子接続部材１３を接続した後、接合強度を補強するための封止樹脂を流し込む場合において封止樹脂が基板２の表面に這い上がることを低減させることが可能となる。また、例えば電極パッド３に電子部品２３を半田等で実装する場合において、半田が基板２の表面に這い上がることを低減させることが可能となる。よって、電子装置２１の作成時における歩留まりを向上させることが可能となるとともに、這い上がった半田または封止樹脂などに起因した動作不良を低減させることが可能となる。
【０１０７】
セラミックコート２ｄを側面に含む第１凹部５を作製する方法として、例えば第１実施形態の製造方法に加えて、電極パッド３となる配線ペーストを塗布する工程の前後に、スクリーン印刷法等によってセラミックコート２ｄとなる絶縁ペーストを所定の箇所に塗布し、焼成することで作製することができる。なおこの時基板２とセラミックコート２ｄの接合強度を向上させるため、絶縁ペーストの上面から圧力をかけてもよい。
【０１０８】
（第５の実施形態）
次に、本発明の第５の実施形態による電子素子実装用基板１について、図１３〜図１４を参照しつつ説明する。なお、図１３は本実施形態における電子素子実装用基板１および蓋体１２を省略した電子装置２１の形状を示しており、図１４は図１３（ｂ）の要部Ｄの拡大した断面図の変形例を示している。
【０１０９】
本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第１凹部５の形状、または第１凹部５に電子部品２３が実装されている点である。
【０１１０】
図１３（ａ）に示す例では、第１凹部５は上面視で枠状である。このような構造であっても、本発明の効果を奏するとともに、４辺において電極パッド３を設けることが可能となる。よって、電子素子１０の高機能化または電子素子実装用基板１の設計の自由度を向上させることが可能となる。
【０１１１】
また、図１３（ａ）に示す例の時、基板２の厚みは、第１凹部５の外周部が内周部と比較して厚くてもよい。このことで、例えば半導体デバイス１１を実装する場合において、基板２の第１面２ａを冶具に固定する際に安定性を向上させることが可能となる。また、最も高い部分が枠状であることで、冶具に電極パッド３が接触することを低減させることができるとともに、最も高い部分が枠状であることで基板２が傾き電極パッド３が冶具等に接触することを低減させることが可能となる。よって、電極パッド３に傷が発生することを低減することが可能となる。
【０１１２】
図１３（ｂ）に示す例では、複数の第１凹部５の一部は電子素子１０と第１接続部材１３と接続する電極パッド３を有しており、一部は電子部品２３および電子部品２３と接続される電極パッド３を有している。ここで、電子部品２３とは例えばチップコンデンサ、抵抗体、コイル等の小型の部品を指しており、図１３（ｂ）ではチップコンデンサで例示している。
【０１１３】
図１４（ａ）および図１４（ｂ）に図１３（ｂ）の要部Ｄの拡大断面図を示す。
【０１１４】
図１４（ａ）に示す例では、電子部品２３は第１凹部５に位置しており、第１凹部５は側面にセラミックコート２ｄもしくは絶縁層２ｃを含んでおり、また階段状になっている。これにより、本発明の効果を奏するとともに電子部品２３を移載する工程において、吸着パッドまたはアームが第１凹部５の上端（側壁）と接触し、電子部品２３の実装位置がずれる、または実装できなことを低減することが可能となる。
【０１１５】
図１４（ｂ）に示す例では、電子部品２３は第１凹部５に位置しており、第１凹部５は複数の絶縁層２ｃからなっており、断面視において上面側の絶縁層２ｃの開口部が下面側の絶縁層２ｃの開口部よりも小さくなっている。これにより、電子部品２３を半田等で実装する場合において、半田が基板２の表面に這い上がることを低減させることが可能となる。よって、電子装置２１の作成時における歩留まりを向上させることが可能となるとともに、這い上がった半田または封止樹脂などに起因した動作不良を低減させることが可能となる。
【０１１６】
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。例えば、凹部は四角くなくてもよく、角が丸くてもよい。
【符号の説明】
【０１１７】
１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・第１面
２ｂ・・・第２面
２ｃ・・・絶縁層
３ｄ・・・セラミックコート
３・・・・電極パッド
３ａ・・・外部領域
５・・・・第１凹部
６・・・・第２凹部
６ａ・・・壁部
１０・・・電子素子
１１・・・半導体デバイス
１２・・・蓋体
１３・・・第１接続部材（電子素子用）
１４・・・接合材（蓋体の接合用）
１５・・・第２接続部材（半導体デバイス用）
２１・・・電子装置
２３・・・電子部品
３１・・・電子モジュール
３２・・・筐体
【図１】
2019207884.tif 000003
【図２】
2019207884.tif 000004
【図３】
2019207884.tif 000005
【図４】
2019207884.tif 000006
【図５】
2019207884.tif 000007
【図６】
2019207884.tif 000008
【図７】
2019207884.tif 000009
【図８】
2019207884.tif 000010
【図９】
2019207884.tif 000011
【図１０】
2019207884.tif 000012
【図１１】
2019207884.tif 000013
【図１２】
2019207884.tif 000014
【図１３】
2019207884.tif 000015
【図１４】
2019207884.tif 000016
【国際調査報告】
2019207884.tif 000017
2019207884.tif 000018
2019207884.tif 000019
2019207884.tif 000020