(57)【要約】  窒化物半導体装置１は、電子走行層を構成する第１窒化物半導体層４と、第１窒化物半導体層上に形成され、第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層５と、第２窒化物半導体層上に形成されたゲート部２０とを含む。ゲート部２０は、第２窒化物半導体層５上に配置され、アクセプタ型不純物を含む窒化物半導体からなるリッジ形状の第１半導体ゲート層２１と、第１半導体ゲート層２１上に形成され、第１半導体ゲート層２１よりもバンドギャップが大きい窒化物半導体からなる第２半導体ゲート層２２と、第２半導体ゲート層２２上に形成され、第２半導体ゲート層２２にショットキー接合するゲート電極２３とを含む。
2020158394.tif 000002
【特許請求の範囲】
【請求項１】
電子走行層を構成する第１窒化物半導体層と、
前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、
前記第２窒化物半導体層上に形成されたゲート部とを含み、
前記ゲート部は、
前記第２窒化物半導体層上に配置され、アクセプタ型不純物を含む窒化物半導体からなるリッジ形状の第１半導体ゲート層と、
前記第１半導体ゲート層上に形成され、前記第１半導体ゲート層よりもバンドギャップが大きい窒化物半導体からなる第２半導体ゲート層と、
前記第２半導体ゲート層上に形成され、第２半導体ゲート層にショットキー接合するゲート電極とを含む、窒化物半導体装置。
【請求項２】
前記第２窒化物半導体層上に配置されたソース電極およびドレイン電極とを含み、
前記ソース電極およびドレイン電極は、それぞれ前記第２窒化物半導体層にオーミック接合している、請求項１に記載の窒化物半導体装置。
【請求項３】
前記ゲート電極の金属材料が、前記ソース電極およびドレイン電極の金属材料と異なる、請求項２に記載の窒化物半導体装置。
【請求項４】
前記第１半導体ゲート層がｐ型ＧａＮ層からなり、前記第２半導体ゲート層がＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）層からなる、請求項１〜３のいずれか一項に記載の窒化物半導体装置。
【請求項５】
前記第２半導体ゲート層のＡｌ組成が１５％以上である、請求項４に記載の窒化物半導体装置。
【請求項６】
前記第２半導体ゲート層のＡｌ組成が、前記前記第１半導体ゲート層近傍で低く、前記ゲート電極近傍で高い、請求項５に記載の窒化物半導体装置。
【請求項７】
前記第２半導体ゲート層のＡｌ組成が、前記前記第１半導体ゲート層近傍で高く、前記ゲート電極近傍で低い、請求項５に記載の窒化物半導体装置。
【請求項８】
前記第２半導体ゲート層が、ドナー型不純物を含む、請求項１〜７のいずれか一項に記載の窒化物半導体装置。
【請求項９】
前記第１半導体ゲート層の膜厚が、５０ｎｍ以上である、請求項１〜８のいずれか一項に記載の窒化物半導体装置。
【請求項１０】
前記第１半導体ゲート層の膜厚が、７０ｎｍ以上である、請求項１〜８のいずれか一項に記載の窒化物半導体装置。
【請求項１１】
前記第２半導体ゲート層の膜厚が、３ｎｍ以上１５ｎｍ以下である、請求項１〜１０のいずれか一項に記載の窒化物半導体装置。
【請求項１２】
前記第２半導体ゲート層の幅が前記第１半導体ゲート層の幅とほぼ等しく、前記第２半導体ゲート層が前記第１半導体ゲート層の表面全体を覆っており、
前記ゲート電極が、前記第２半導体ゲート層の表面の幅中間部上に形成されており、前記ゲート電極は、前記第２半導体ゲート層の幅方向端に接触していない、請求項１〜１１のいずれか一項に記載の窒化物半導体装置。
【請求項１３】
前記ゲート電極が、ＴｉＮ、ＴｉＷもしくはＴｉ、またはそれらの組み合わせからなる、請求項１〜１２のいずれか一項に記載の窒化物半導体装置。
【請求項１４】
前記ゲート電極が、組成比の異なる２以上のＴｉＮの組み合わせを含む、請求項１〜１３のいずれか一項に記載の窒化物半導体装置。
【請求項１５】
前記第２窒化物半導体層がＡｌＧａＮ層からなり、前記第１半導体ゲート層がｐ型ＧａＮ層からなり、前記第２半導体ゲート層がＡｌＧａＮ層からなり、
前記第２窒化物半導体層上に、前記第２窒化物半導体層よりもＡｌ組成の高いＡｌＧａＮ層からなる第３窒化物半導体層が形成されており、
前記第３窒化物半導体層上に前記ゲート部が形成されている、請求項１〜１４のいずれか一項に記載の窒化物半導体装置。
【請求項１６】
前記ゲート部と前記ドレイン電極との間の領域おいて、前記第３窒化物半導体層の一部が除去されている除去部が形成されている、請求項１５に記載の窒化物半導体装置。
【請求項１７】
基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、アクセプタ型不純物を含む窒化物半導体からなる第１半導体ゲート材料膜と、前記第１半導体ゲート材料膜よりもバンドギャップが大きい窒化物半導体からなる第２半導体ゲート材料膜とを、その順に形成する第１工程と、
前記第２半導体ゲート材料膜上に、ショットキー接合するようにゲート電極膜を形成する第２工程と、
前記ゲート電極膜、前記第２半導体ゲート材料膜および前記第１半導体ゲート材料膜を選択的に除去することにより、前記第２窒化物半導体層上に、リッジ形状の第１半導体ゲート層と前記第１半導体ゲート層上に形成された第２半導体ゲート層と前記第２半導体ゲート層上に形成されたゲート電極とからなるゲート部を形成する第３工程と、
前記第２窒化物半導体層および前記ゲート部の露出面を覆う誘電体膜を形成する第４工程と、
前記誘電体膜を貫通して前記第２窒化物半導体層にオーミック接合するソース電極およびドレイン電極を形成する第５工程とを含む、窒化物半導体装置の製造方法。
【請求項１８】
前記第１半導体ゲート材料膜がｐ型ＧａＮからなり、
前記第２半導体ゲート材料膜がＡｌＧａＮからなり、
前記ゲート電極膜が、ＴｉＮ、ＴｉＷもしくはＴｉ、またはそれらの組み合わせからなる、請求項１７に記載の窒化物半導体装置の製造方法。
【請求項１９】
前記ゲート電極膜が、組成比の異なる２つ以上のＴｉＮの組み合わせを含む、請求項１７に記載の窒化物半導体装置の製造方法。
【請求項２０】
前記第３工程は、
ドライエッチングにより、前記ゲート電極膜と前記第２半導体ゲート材料膜とを選択的に除去して、前記ゲート電極および前記第２半導体ゲート層を形成する第１エッチング工程と、
ドライエッチングにより、前記第１半導体ゲート材料膜を選択的に除去して、前記第１半導体ゲート層を形成する第２エッチング工程とを含み、
前記第１エッチング工程で使用されるエッチングガスと、前記第２エッチング工程で使用されるエッチングガスとが異なる、請求項１７〜１９のいずれか一項に記載の窒化物半導体装置の製造方法。
【請求項２１】
前記第１エッチング工程で使用されるエッチングガスは、酸素を含まないガスであり、
前記第２エッチング工程で使用されるエッチングガスは、少なくとも塩素ガスと酸素とを含むガスである、請求項２０に記載の窒化物半導体装置の製造方法。
【請求項２２】
前記第１エッチング工程は、前記ゲート電極膜をエッチングする第１ａエッチング工程と、前記第２半導体ゲート層をエッチングする第１ｂエッチング工程からなり、前記第１ａエッチング工程で使用されるエッチングガスは、酸素を含まないガスであり、前記第１ｂエッチング工程で使用されるエッチングガスは、少なくとも塩素を含み酸素を含まないガスである、請求項２１に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
【背景技術】
【０００２】
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１−x−yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。【０００３】
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、例えば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。【０００４】
ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。【０００５】
窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が検討されている。【０００６】
しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリーオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。【０００７】
ノーマリーオフ型の窒化物半導体ＨＥＭＴを実現するための構造は、たとえば、特許文献１において提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−２９５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１は、ＡｌＧａＮ電子供給層にｐ型ＧａＮゲート層およびｎ型ＡｌＧａＮ層を順次積層し、その上にゲート電極を配置し、前記ｐ型ＧａＮゲート層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。特許文献１では、ゲート電極としてはｎ型ＡｌＧａＮ層とオーミック接合するＴｉＡｌからなるゲート電極が用いられている。【００１０】
このような構成では、ゲート電極とｎ型ＡｌＧａＮ層とがオーミック接合されているため、依然としてゲートリーク電流が大きいという問題がある。【００１１】
ゲートリーク電流が大きい場合、所望のオン抵抗を得るために必要なゲート電圧が確保できない、またはゲートドライブ回路での消費電力が増加するといった問題に繋がり、パワー回路および制御回路部での効率低下、発熱増加が懸念される。これは、高周波スイッチングを特長に掲げるＨＥＭＴにとって大きな課題となる。【００１２】
この発明の目的は、ゲートリーク電流を十分に低減できる窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一実施形態に係る窒化物半導体装置は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に形成されたゲート部とを含み、前記ゲート部は、前記第２窒化物半導体層上に配置され、アクセプタ型不純物を含む窒化物半導体からなるリッジ形状の第１半導体ゲート層と、前記第１半導体ゲート層上に形成され、前記第１半導体ゲート層よりもバンドギャップが大きい窒化物半導体からなる第２半導体ゲート層と、前記第２半導体ゲート層上に形成され、第２半導体ゲート層にショットキー接合するゲート電極とを含む。【００１４】
この発明の一実施形態では、前記第２窒化物半導体層上に配置されたソース電極およびドレイン電極とを含み、前記ソース電極およびドレイン電極は、それぞれ前記第２窒化物半導体層にオーミック接合している。【００１５】
この発明の一実施形態では、前記ゲート電極の金属材料が、前記ソース電極およびドレイン電極の金属材料と異なる。【００１６】
この発明の一実施形態では、前記第１半導体ゲート層がｐ型ＧａＮ層からなり、前記第２半導体ゲート層がＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）層からなる。【００１７】
この発明の一実施形態では、前記第２半導体ゲート層のＡｌ組成が１５％以上である。【００１８】
この発明の一実施形態では、前記第２半導体ゲート層のＡｌ組成が、前記第１半導体ゲート層近傍で低く、前記ゲート電極近傍で高い。【００１９】
この発明の一実施形態では、前記第２半導体ゲート層のＡｌ組成が、前記第１半導体ゲート層近傍で高く、前記ゲート電極近傍で低い。【００２０】
この発明の一実施形態では、前記第２半導体ゲート層が、ドナー型不純物を含む。【００２１】
この発明の一実施形態では、前記第１半導体ゲート層の膜厚が、５０ｎｍ以上である。【００２２】
この発明の一実施形態では、前記第１半導体ゲート層の膜厚が、７０ｎｍ以上である。【００２３】
この発明の一実施形態では、前記第２半導体ゲート層の膜厚が、３ｎｍ以上１５ｎｍ以下である。【００２４】
この発明の一実施形態では、前記第２半導体ゲート層の幅が前記第１半導体ゲート層の幅とほぼ等しく、前記第２半導体ゲート層が前記第１半導体ゲート層の表面全体を覆っており、前記ゲート電極が、前記第２半導体ゲート層の表面の幅中間部上に形成されており、前記ゲート電極は、前記第２半導体ゲート層の幅方向端に接触していない。【００２５】
この発明の一実施形態では、前記ゲート電極が、ＴｉＮ、ＴｉＷもしくはＴｉ、またはそれらの組み合わせからなる。【００２６】
この発明の一実施形態では、前記ゲート電極が、組成比の異なる２つ以上のＴｉＮの組み合わせを含む。【００２７】
この発明の一実施形態では、前記第２窒化物半導体層がＡｌＧａＮ層からなり、前記第１半導体ゲート層がｐ型ＧａＮ層からなり、前記第２半導体ゲート層がＡｌＧａＮ層からなり、前記第２窒化物半導体層上に、前記第２窒化物半導体層よりもＡｌ組成の高いＡｌＧａＮ層からなる第３窒化物半導体層が形成されており、前記第３窒化物半導体層上に前記ゲート部が形成されている。【００２８】
この発明の一実施形態では、前記ゲート部と前記ドレイン電極との間の領域おいて、前記第３窒化物半導体層の一部が除去されている除去部が形成されている。【００２９】
この発明の一実施形態に係る窒化物半導体装置の製造方法は、基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、アクセプタ型不純物を含む窒化物半導体からなる第１半導体ゲート材料膜と、前記第１半導体ゲート材料膜よりもバンドギャップが大きい窒化物半導体からなる第２半導体ゲート材料膜とを、その順に形成する第１工程と、前記第２半導体ゲート材料膜上に、ショットキー接合するようにゲート電極膜を形成する第２工程と、前記ゲート電極膜、前記第２半導体ゲート材料膜および前記第１半導体ゲート材料膜を選択的に除去することにより、前記第２窒化物半導体層上に、リッジ形状の第１半導体ゲート層と前記第１半導体ゲート層上に形成された第２半導体ゲート層と前記第２半導体ゲート層上に形成されたゲート電極とからなるゲート部を形成する第３工程と、前記第２窒化物半導体層および前記ゲート部の露出面を覆う誘電体膜を形成する第４工程と、前記誘電体膜を貫通して前記第２窒化物半導体層にオーミック接合するソース電極およびドレイン電極を形成する第５工程とを含む。【００３０】
この発明の一実施形態では、前記第１半導体ゲート材料膜がｐ型ＧａＮからなり、前記第２半導体ゲート材料膜がＡｌＧａＮからなり、前記ゲート電極膜が、ＴｉＮ、ＴｉＷもしくはＴｉ、またはそれらの組み合わせからなる。【００３１】
この発明の一実施形態では、前記ゲート電極が、組成比の異なる２つ以上のＴｉＮの組み合わせを含む。【００３２】
この発明の一実施形態では、前記第３工程は、ドライエッチングにより、前記ゲート電極膜と前記第２半導体ゲート材料膜とを選択的に除去して、前記ゲート電極および前記第２半導体ゲート層を形成する第１エッチング工程と、ドライエッチングにより、前記第１半導体ゲート材料膜を選択的に除去して、前記第１半導体ゲート層を形成する第２エッチング工程とを含み、前記第１エッチング工程で使用されるエッチングガスと、前記第２エッチング工程で使用されるエッチングガスとが異なる。【００３３】
この発明の一実施形態では、前記第１エッチング工程で使用されるエッチングガスは、酸素を含まないガスであり、前記第２エッチング工程で使用されるエッチングガスは、少なくとも塩素ガスと酸素とを含むガスである。【００３４】
この発明の一実施形態では、前記第１エッチング工程は、前記ゲート電極膜をエッチングする第１ａエッチング工程と、前記第２半導体ゲート層をエッチングする第１ｂエッチング工程からなり、前記第１ａエッチング工程で使用されるエッチングガスは、酸素を含まないガスであり、前記第１ｂエッチング工程で使用されるエッチングガスは、少なくとも塩素を含み酸素を含まないガスである。【００３５】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００３６】
【図１】図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【図２Ａ】図２Ａは、図１の窒化物半導体装置の製造工程の一例を示す断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を示す断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を示す断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を示す断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を示す断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を示す断面図である。
【図３】図３は、ゲート−ソース間電圧［Ｖ］に対するゲート−ソース間リーク電流［Ａ／ｍｍ］の実験結果を示すグラフである。
【図４】図４は、第１実施形態と第１比較例のエネルギー分布を示すエネルギーバンド図である。
【図５】図５は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【図６Ａ】図６Ａは、第２比較例のゲート電極にオン電圧を印可した場合の、ゲート部の一側部付近の電界強度分布を示す模式図である。
【図６Ｂ】図６Ｂは、第２実施形態のゲート電極にオン電圧を印可した場合の、ゲート部の一側部付近の電界強度分布を示す模式図である。
【図７】図７は、この発明の第３実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【図８】図８は、この発明の第４実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【図９】図９は、この発明の第５実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【発明を実施するための形態】
【００３７】
図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【００３８】
窒化物半導体装置１は、基板２と、基板２の表面に形成されたバッファ層３と、バッファ層３上にエピタキシャル成長された第１窒化物半導体層４と、第１窒化物半導体層４上にエピタキシャル成長された第２窒化物半導体層５と、第２窒化物半導体層５上に形成されたゲート部２０とを含む。
【００３９】
さらに、この窒化物半導体装置１は、第２窒化物半導体層５およびゲート部２０を覆うパッシベーション膜６（誘電体膜）を含む。さらに、この窒化物半導体装置１は、パッシベーション膜６に形成されたソースコンタクトホール７およびドレインコンタクトホール８を貫通して第２窒化物半導体層５にオーミック接触しているソース電極９およびドレイン電極１０を含む。ソース電極９およびドレイン電極１０は、間隔を開けて配置されている。ソース電極９は、ゲート部２０を覆うように形成されている。
【００４０】
基板２は、例えば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、例えば、０．００１Ωｍｍ〜０．５Ωｍｍ（より具体的には０．０１Ωｍｍ〜０．１Ωｍｍ程度）の電気抵抗率を有したｐ型基板でもよい。また、基板２は、低抵抗のシリコン基板の他、低抵抗のＳｉＣ基板、低抵抗のＧａＮ基板等であってもよい。基板２の厚さは、半導体プロセス中においては、例えば６５０μｍ程度であり、チップ化する前段階において、３００μｍ以下程度に研削される。基板２は、ソース電極９に電気的に接続されている。
【００４１】
バッファ層３は、この実施形態では、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層３は、基板２の表面に接するＡｌＮ膜からなる第１バッファ層（図示略）と、この第１バッファ層の表面（基板２とは反対側の表面）に積層されたＡｌＮ／ＡｌＧａＮ超格子層からなる第２バッファ層（図示略）とから構成されている。第１バッファ層の膜厚は、１００ｎｍ〜５００ｎｍ程度である。第２バッファ層の膜厚は、５００ｎｍ〜２μｍ程度である。バッファ層３は、例えば、ＡｌＧａＮの単膜または複合膜から構成されていてもよい。
【００４２】
第１窒化物半導体層４は、電子走行層を構成している。この実施形態では、第１窒化物半導体層４は、ＧａＮ層からなり、その厚さは０．５μｍ〜２μｍ程度である。また、第１窒化物半導体層４を流れるリーク電流を抑制する目的で、表面領域以外には半絶縁性にするための不純物が導入されていてもよい。その場合、不純物の濃度は、４×１０１６ｃｍ−３以上であることが好ましい。また、不純物は、例えばＣまたはＦｅである。
【００４３】
第２窒化物半導体層５は、電子供給層を構成している。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、第２窒化物半導体層５は、第１窒化物半導体層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、第２窒化物半導体層５は、ＡｌｘＧａ１−ｘＮ層（０＜ｘ＜１）からなり、その厚さは５ｎｍ〜１５ｎｍ程度である。
【００４４】
このように第１窒化物半導体層（電子走行層）４と第２窒化物半導体層（電子供給層）５とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、第１窒化物半導体層４および第２窒化物半導体層５の自発分極と、それらの間の格子不整合に起因するピエゾ分極とによって、第１窒化物半導体層４と第２窒化物半導体層５との界面における第１窒化物半導体層４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第１窒化物半導体層４内には、第１窒化物半導体層４と第２窒化物半導体層５との界面に近い位置（例えば界面から数Å程度の距離）に、二次元電子ガス（２ＤＥＧ）１１が広がっている。
【００４５】
ゲート部２０は、第２窒化物半導体層５上にエピタキシャル成長されたリッジ形状の第１半導体ゲート層２１と、第１半導体ゲート層２１上に形成された第２半導体ゲート層２２と、第２半導体ゲート層２２上に形成されたゲート電極２３とを含む。ゲート部２０は、ソースコンタクトホール７寄りに偏って配置されている。
【００４６】
この実施形態では、第１半導体ゲート層２１の横断面形状は略矩形である。第１半導体ゲート層２１は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、第１半導体ゲート層２１は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは６０ｎｍ程度である。第１半導体ゲート層２１の膜厚は、閾値電圧を適切な大きさにするために、５０ｎｍ以上１００ｎｍ以下であることが好ましく、７０ｎｍ以上１００ｎｍ以下であることがより好ましい。
【００４７】
第１半導体ゲート層２１に注入されるアクセプタ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｚｎ（亜鉛）等のＭｇ以外のアクセプタ型不純物であってもよい。第１半導体ゲート層２１は、ゲート部２０の直下の領域において、第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）との界面付近に生じる二次元電子ガス１１を相殺するために設けられている。
【００４８】
第２半導体ゲート層２２は、第１半導体ゲート層２１よりもバンドギャップが大きい窒化物半導体からなる。この実施形態では、第２半導体ゲート層２２は、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）層からなっており、その厚さは１０ｎｍ程度である。第１半導体ゲート層２１に注入されるアクセプタ型不純物がＭｇである場合、メモリ効果により、第２半導体ゲート層２２にＭｇが注入される。第２半導体ゲート層２２の好適なＡｌ組成および膜厚については後述する。
【００４９】
ゲート電極２３は、第２半導体ゲート層２２にショットキー接合している。ゲート電極２３は、ＴｉＮからなる。ゲート電極２３の膜厚は、５０ｎｍ〜１５０ｎｍ程度である。ゲート電極２３は、ＴｉＮ、ＴｉＷもしくはＴｉまたはそれらの組み合わせから構成されてもよい。また、ゲート電極２３は、組成比の異なるＴｉＮの組み合わせを含むものであってもよい。
【００５０】
パッシベーション膜６は、第２窒化物半導体層５の表面（コンタクトホール７，８が臨んでいる領域を除く）およびゲート部２０の側面および表面を覆っている。この実施形態では、パッシベーション膜６はＳｉＮ膜からなり、その厚さは５０ｎｍ〜２００ｎｍ程度である。パッシベーション膜６は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮまたはそれらの複合膜から構成されてもよい。
【００５１】
ソース電極９およびドレイン電極１０は、例えば、第２窒化物半導体層５にオーミック接触する第１金属層（オーミックメタル層）と、第１金属層に積層された第２金属層（主電極メタル層）と、第２金属層に積層された第３金属層（密着層）と、第３金属層に積層された第４金属層（バリアメタル層）とからなる。第１金属層は、例えば、厚さが１０ｎｍ〜２０ｎｍ程度のＴｉ層である。第２金属層は、例えば、厚さが１００ｎｍ〜３００ｎｍ程度のＡｌ層である。第３金属層は、例えば、厚さが１０ｎｍ〜２０ｎｍ程度のＴｉ層である。第４金属層は、例えば、厚さが１０ｎｍ〜５０ｎｍ程度のＴｉＮ層である。
【００５２】
この窒化物半導体装置１では、第１窒化物半導体層４（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層５（電子供給層）が形成されてヘテロ接合が形成されている。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面付近の第１窒化物半導体層４内に二次元電子ガス１１が形成され、この二次元電子ガス１１をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極２３は、第２半導体ゲート層２２および第１半導体ゲート層２１を挟んで、第２窒化物半導体層５に対向している。
【００５３】
ゲート電極２３の下方においては、ｐ型ＧａＮ層からなる第１半導体ゲート層２１に含まれるイオン化アクセプタによって、第１窒化物半導体層４および第２窒化物半導体層５のエネルギーレベルが引き上げられる。このため、第１窒化物半導体層４と第２窒化物半導体層５との間のヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ準位よりも大きくなる。したがって、ゲート電極２３（ゲート部２０）の直下では、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス１１が形成されない。
【００５４】
よって、ゲート電極２３にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１１によるチャネルはゲート電極２３の直下で遮断されている。こうして、ノーマリーオフ型のＨＥＭＴが実現されている。ゲート電極２３に適切なオン電圧（たとえば５Ｖ）を印加すると、ゲート電極２３の直下の第１窒化物半導体層４内にチャネルが誘起され、ゲート電極２３の両側の二次元電子ガス１１が接続される。これにより、ソース−ドレイン間が導通する。
【００５５】
使用に際しては、たとえば、ソース電極９とドレイン電極１０との間に、ドレイン電極１０側が正となる所定の電圧（たとえば１０Ｖ〜５００Ｖ）が印加される。その状態で、ゲート電極２３に対して、ソース電極９を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（５Ｖ）が印加される。
【００５６】
図２Ａ〜図２Ｆは、前述の窒化物半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
【００５７】
まず、図２Ａに示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、基板２上に、バッファ層３、第１窒化物半導体層（電子走行層）４および第２窒化物半導体層（電子供給層）５がエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、第２窒化物半導体層５上に、第１半導体ゲート層２１の材料膜である第１半導体ゲート材料膜７１および第２半導体ゲート層２２の材料膜である第２半導体ゲート材料膜７２がエピタキシャル成長される。
【００５８】
次に、図２Ｂに示すように、スパッタ法によって、露出した表面全体を覆うように、ゲート電極２３の材料膜であるゲート電極膜７３が形成される。
【００５９】
次に、図２Ｃに示すように、フォトリソグラフィおよびドライエッチングにより、まず、ゲート電極膜７３および第２半導体ゲート材料膜７２がパターニングされる。このドライエッチング工程では、酸素を含まないガスがエッチングガスとして使用される。エッチングガスは、例えば、Ｃｌ２/ＢＣｌ３、ＢＣｌ３、ＣＦ４であり、これらをエッチング対象に合わせて段階的に組み合わせるフローでもよい。
【００６０】
なお、ゲート電極膜７３および第２半導体ゲート材料膜７２をエッチングする工程は、ゲート電極膜７３をエッチングする工程と、第２半導体ゲート材料膜７２をエッチングする工程からなる。ゲート電極膜７３をエッチングする工程で使用されるエッチングガスは、例えば、酸素を含まないガスであり、第２半導体ゲート材料膜７２をエッチングする工程で使用されるエッチングガスは、例えば、少なくとも塩素を含み酸素を含まないガスである。
【００６１】
この後、ドライエッチングにより、第１半導体ゲート材料膜７１がパターニングされる。このドライエッチング工程では、少なくとも塩素ガスと酸素を含むガスがエッチングガスとして使用される。エッチングガスは、例えばＣｌ２/Ｏ２/Ｎ２やＣｌ２/Ｏ２/Ａｒである。
【００６２】
これにより、第２窒化物半導体層５上に、リッジ形状の第１半導体ゲート層２１と、第１半導体ゲート層２１上に形成された第２半導体ゲート層２２と、第２半導体ゲート層２２上に形成されたゲート電極２３とからなるゲート部２０が形成される。
【００６３】
次に、図２Ｄに示すように、露出した表面全体を覆うように、パッシベーション膜６が形成される。パッシベーション膜６は例えばＳｉＮからなる。
【００６４】
次に、図２Ｅに示すように、パッシベーション膜６に、第２窒化物半導体層５に達するソースコンタクトホール７およびドレインコンタクトホール８が形成される。
【００６５】
次に、図２Ｆに示すように、露出した表面全体を覆うようにソース・ドレイン電極膜７４が形成される。
【００６６】
最後に、フォトリソグラフィおよびエッチングによってソース・ドレイン電極膜７４がパターニングされることにより、第２窒化物半導体層５にオーミック接触するソース電極９およびドレイン電極１０が形成される。こうして、図１に示すような構造の窒化物半導体装置１が得られる。
【００６７】
前述の第１実施形態における第１半導体ゲート層２１および第２半導体ゲート層２２の両方が、第１半導体ゲート層（ｐ型ＧａＮ）２１で構成されている窒化物半導体装置を第１比較例ということにする。
【００６８】
図３は、ゲート−ソース間電圧［Ｖ］に対するゲート−ソース間リーク電流［Ａ／ｍｍ］の実験結果を示すグラフである。ただし、第１実施形態の第２半導体ゲート層（ＡｌＧａＮ）２２のＡｌの組成は２０％であり、第２半導体ゲート層２２の膜厚は１０ｎｍである。
【００６９】
図３から、ゲート−ソース間電圧が約２．８［Ｖ］以上の範囲において、第１比較例に比べて第１実施形態では、ゲート−ソース間のリーク電流が低減されていることがわかる。
【００７０】
実施形態では、第１比較例に比べてゲート−ソース間のリーク電流が低減される理由について説明する。
【００７１】
図４は、第１実施形態と第１比較例のエネルギー分布を示すエネルギーバンド図である。
【００７２】
図４において、ＧａＮは第１窒化物半導体層４を示し、その隣のＡｌＧａＮは第１窒化物半導体層４を示し、その隣のｐＧａｎは第１半導体ゲート層２１を示し、その隣のＡｌＧａＮは第２半導体ゲート層２２を示し、その隣のＧａｔｅはゲート電極２３を示している。また、図４において。Ｅｃは伝導帯のエネルギーレベルであり、Ｅｖは価電子帯のエネルギーレベルである。
【００７３】
図４に示すように、第１実施形態における価電子帯のエネルギーレベルＥｖからわかるように、第１実施形態では第１半導体ゲート層（ｐＧａＮ）２１と第２半導体ゲート層（ＡｌＧａＮ）２２との境界において、価電子帯中にホールに対する障壁が形成されている。これにより、ゲート電極（Ｇａｔｅ）２３から第１半導体ゲート層（ｐＧａＮ）２１へのホールの注入を抑制することができる。これに対して、第１比較例では、ゲート電２３と第１半導体ゲート層（ｐＧａＮ）２１との間にホールの障壁は形成されない。これが、第１実施形態では、第１比較例に比べてリーク電流が低減される理由である。
【００７４】
第１半導体ゲート層２１と第２半導体ゲート層２２との境界において、価電子帯中にホールに対する障壁を適切に形成するためには、第２半導体ゲート層２２のＡｌ組成は１５％以上であることが好ましい。また、ウェハ内の面内ばらつきを考慮すると小さすぎる層では十分なバリアが形成できないため、第２半導体ゲート層２２の膜厚は、３ｎｍ以上であることが好ましい。またこのとき、第１半導体ゲート層２１に導入されるアクセプタ不純物がＭｇである場合は、第２半導体ゲート層２２にはメモリ効果によってＭｇが導入されるので、その影響も緩和できる。一方、第２半導体ゲート層２２の膜厚が大きすぎると、第１半導体ゲート層２１との格子不整合に起因してクラックが発生するおそれがあるので、第２半導体ゲート層２２の膜厚は１５ｎｍ以下であることが好ましい。
【００７５】
前述の第１実施形態では、ゲート電極２３が第２半導体ゲート層２２にショットキー接合しているので、ゲート電極２３が第２半導体ゲート層２２に対してオーミック接合する場合に比べて、リーク電流を低減することができる。これは、第１実施形態では、ゲート電極２３と第２半導体ゲート層２２とのショットキー接合部に、第２半導体ゲート層２２からゲート電極２３に向かう方向が順方向となるダイオードが形成されるので、ソース電極９から見てゲート電極２３側に正電圧が印加された場合に、ゲート電極２３から第１半導体ゲート層２１に電流が流れにくくなるためである。
【００７６】
図５は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。図５において、前述の図１の各部に対応する部分には、図１と同じ符号を付して示す。
【００７７】
図５の窒化物半導体装置１Ａでは、第１半導体ゲート層２１の幅と第２半導体ゲート層２２の幅はほぼ等しいが、ゲート電極２３の幅は、第２半導体ゲート層２２の幅よりも短い。第２半導体ゲート層２２は、第１半導体ゲート層２１の表面（上面）の全面を覆っている。ゲート電極２３は、第２半導体ゲート層２２の表面の幅中間部上に形成されており、第２半導体ゲート層２２の表面の両側縁（幅方向端）に接していない。
【００７８】
図５の窒化物半導体装置１Ａに対して、第２半導体ゲート層２２が形成されておらず、第１半導体ゲート層２１の上面の幅中間部上にゲート電極２３が形成されている構成を第２比較例ということにする。
【００７９】
図６Ａは、第２比較例のゲート電極２３にオン電圧（５Ｖ）を印可した場合の、ゲート部２０の一側部付近の電界強度分布を示す模式図である。図６Ｂは、第２実施形態のゲート電極２３にオン電圧（５Ｖ）を印可した場合の、ゲート部２０の一側部付近の電界強度分布を示す模式図である。
【００８０】
図６Ａに示すように、第２比較例では、第１半導体ゲート層２１の上面とゲート電極２３の下面の側縁との接触部に電界が集中している。これに対して、図６Ｂに示すように、第２実施形態では、ゲート電極２３の下面の側縁部（幅方向端）に電界が集中しなくなる。これは、第２実施形態では、第１半導体ゲート層（ｐ型ＧａＮ）２１と第２半導体ゲート層（ＡｌＧａＮ）２２との境界に発生する２次元電子ガスの影響で、境界部分の横方向の電位が均一化されたためと考えられる。したがって、第２実施形態では、第２比較例に比べて、ゲート電極２３の幅方向端からのゲートリーク電流が低減される。
【００８１】
図７は、この発明の第３施形態に係る窒化物半導体装置の構成を説明するための断面図である。図７おいて、前述の図１の各部に対応する部分には、図１と同じ符号を付して示す。
【００８２】
図７の窒化物半導体装置１Ｂは、第２窒化物半導体層５上に、第３窒化物半導体層１３が形成されている点で、図１の窒化物半導体装置１と異なっている。図７の窒化物半導体装置１Ｂでは、第３窒化物半導体層１３上にゲート部２０が形成されており、第３窒化物半導体層１３の露出面およびゲート部２０の露出面を覆うようにパッシベーション膜６が形成されている。ソース電極９およびドレイン電極１０は、パッシベーション膜６を貫通して、第３窒化物半導体層１３にオーミック接触している。
【００８３】
第３窒化物半導体層１３は、ＡｌＧａＮからなる第２窒化物半導体層（電子供給層）５よりもＡｌ組成の高いＡｌＧａＮからなる。第３窒化物半導体層１３の膜厚は、３ｎｍ〜１０ｎｍ程度である。第２窒化物半導体層５のＡｌ組成は１５〜２５％程度であるのに対し、第３窒化物半導体層１３のＡ組成は２５〜１００％程度である。
【００８４】
第３窒化物半導体層１３は、エッチングによってゲート部２０をパターニングする際に、電子供給層としての第２窒化物半導体層５がエッチングされるのを防止するために設けられている。つまり、第３窒化物半導体層１３は、エッチングストップ層としての機能を有する。
【００８５】
ゲート部２０内の第１半導体ゲート層２１がｐ型ＧａＮであり、第２半導体ゲート層２２がＡｌＧａＮである場合、第１半導体ゲート層２１のエッチングレートは、第２半導体ゲート層２２のエッチングレートよりも高い。このため、エッチングによってゲート部２０をパターニングする際に、第２窒化物半導体層５の表面がエッチングされないように、エッチング制御を行うことは難しい。そこで、第３実施形態に係る窒化物半導体装置１Ｂでは、第２窒化物半導体層５の表面に、第３窒化物半導体層１３が形成されている。
【００８６】
図８は、この発明の第４実施形態に係る窒化物半導体装置の構成を説明するための断面図である。図８において、前述の図７の各部に対応する部分には、図７と同じ符号を付して示す。
【００８７】
図８の窒化物半導体装置１Ｃは、図７の窒化物半導体装置１Ｂとほぼ同様の構成を有している。図８の窒化物半導体装置１Ｃでは、ゲート部２０とドレイン電極１０との間において、第２窒化物半導体層５上に第３窒化物半導体層１３が存在しない除去領域１４が形成されている。除去領域１４には、パッシベーション膜６の一部が埋め込まれている。
【００８８】
第２窒化物半導体層５上にＡｌＧａＮからなる第３窒化物半導体層１３が形成されると、第３窒化物半導体層１３が形成されていない場合に比べて、第１半導体ゲート層２１による二次元電子ガス１１のキャリア濃度が増加するため、ゲート部２０のドレイン側端部における電界集中によって耐圧が低下するおそれがある。そこで、図８の窒化物半導体装置１Ｃでは、除去領域１４によって、ゲート部２０とドレイン電極１０との間に２次元電子ガス密度の低い領域を形成し、電解集中を緩和してドレイン−ソース間の耐圧を向上させている。
【００８９】
図９は、この発明の第５実施形態に係る窒化物半導体装置の構成を説明するための断面図である。図９において、前述の図１の各部に対応する部分には、図１と同じ符号を付して示す。
【００９０】
図９の窒化物半導体装置１Ｄは、ゲート部２０の構造（形状）が、図１の窒化物半導体装置１と異なっている。図９の窒化物半導体装置１Ｄにおいても、図１の窒化物半導体装置１と同様に、ゲート部２０は、リッジ形状の第１半導体ゲート層２１と、第１半導体ゲート層２１上に形成された第２半導体ゲート層２２と、第２半導体ゲート層２２上に形成されたゲート電極２３とから構成されている。
【００９１】
第１半導体ゲート層２１は、断面形状が横長矩形のゲート層本体２１Ａと、ゲート層本体２１Ａの上面の幅中間部上に形成された上方張出部２１Ｂとから構成されている。第２半導体ゲート層２２は、上方張出部２１Ｂ上に形成されている。ゲート電極２３は、第２半導体ゲート層２２上に形成されている。
【００９２】
図９の窒化物半導体装置１Ｄでは、第１半導体ゲート層２１のゲート層本体２１Ａの上面と上方張出部２１Ｂの側面とが交わる箇所３１に電界を集中させることができる。これにより、電界が集中する位置を、ゲート電極２３の下面の幅方向端から離すことができる。これにより、ゲート電極２３の幅方向端からのゲートリーク電流を抑制することが可能となる。
【００９３】
以上、この発明の第１〜第５実施形態について説明したが、この発明は、さらに他の実施形態で実施することもできる。例えば、第２半導体ゲート層２２内のＡｌ組成が、第１半導体ゲート層２１近傍で低く、ゲート電極２３近傍で高くなるように、第２半導体ゲート層２２内のＡｌ組成を調整してもよい。このようにすると、第１半導体ゲート層２１に対する第２半導体ゲート層２２の成膜性が良くなる。
【００９４】
また、第２半導体ゲート層２２内のＡｌ組成が、第１半導体ゲート層２１近傍で高く、ゲート電極２３近傍で低くなるように、第２半導体ゲート層２２内のＡｌ組成を調整してもよい。このように、第２半導体ゲート層２２内のＡｌ組成が第１半導体ゲート層２１近傍で高いと、第２半導体ゲート層２２のＡｌＧａＮと第１半導体ゲート層２１のｐ型ＧａＮとの界面のホールに対するバリアが高くなるので、ホールに基づくリーク電流を抑制する効果を高めることができる。
【００９５】
また、第２半導体ゲート層２２が、Ｓｉ等のドナー型不純物を含んでいてもよい。この場合には、ドナー型不純物の濃度を調整することにより、第２半導体ゲート層２２とゲート電極２３との間のショットキー障壁高さを調整することができる。
【００９６】
また、前述の実施形態では、基板２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
【００９７】
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
【００９８】
この出願は、２０１９年２月１日に日本国特許庁に提出された特願２０１９−１７３３５号に対応しており、その出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【００９９】
１，１Ａ，１Ｂ，１Ｃ,１Ｄ  窒化物半導体装置
２  基板
３  バッファ層
４  第１窒化物半導体層
５  第２窒化物半導体層
６  パッシベーション膜
７  ソースコンタクトホール
８  ドレインコンタクトホール
９  ソース電極
１０  ドレイン電極
１１  二次元電子ガス（２ＤＥＧ）
１３  第３窒化物半導体層
２０  ゲート部
２１  第１半導体ゲート層
２１Ａ  ゲート層本体
２１Ｂ  上方張出部
２２  第２半導体ゲート層
２３  ゲート電極
【図１】
2020158394.tif 000003
【図２Ａ】
2020158394.tif 000004
【図２Ｂ】
2020158394.tif 000005
【図２Ｃ】
2020158394.tif 000006
【図２Ｄ】
2020158394.tif 000007
【図２Ｅ】
2020158394.tif 000008
【図２Ｆ】
2020158394.tif 000009
【図３】
2020158394.tif 000010
【図４】
2020158394.tif 000011
【図５】
2020158394.tif 000012
【図６Ａ】
2020158394.tif 000013
【図６Ｂ】
2020158394.tif 000014
【図７】
2020158394.tif 000015
【図８】
2020158394.tif 000016
【図９】
2020158394.tif 000017
【国際調査報告】
2020158394.tif 000018
2020158394.tif 000019
2020158394.tif 000020
2020158394.tif 000021
2020158394.tif 000022
2020158394.tif 000023