(57)【要約】  小型の高速大容量通信機器に使用される、コンパクトでありながら電磁シールド性に優れた回路基板を提供する。そのため、回路基板は、ガラス基材と、ガラス基材表裏両面に形成され、コイルの一部となるコイル用配線パターンと、コイル用配線パターンに挟まれたガラス基材の所定位置に、コイル用配線パターンの端部間を連通する貫通穴と、貫通穴内周に形成され、コイル用配線パターン端部間を電気的に導通する貫通穴内周導通面と、を備え、コイル用配線パターンと貫通穴内周導通面は、貫通穴の軸方向及びコイル用配線パターンの伸長方向と直交する方向を軸に巻回されたコイルを形成し、さらに、コイルの電磁波を遮蔽する導電性部材からなる電磁波遮蔽層を備える。【特許請求の範囲】
【請求項１】
回路基板であって、
ガラス基材と、
前記ガラス基材表裏両面に形成され、コイルの一部となるコイル用配線パターンと、
前記コイル用配線パターンに挟まれた前記ガラス基材の所定位置に、コイル用配線パターンの端部間を連通する貫通穴と、
貫通穴内周に形成され、前記コイル用配線パターン端部間を電気的に導通する貫通穴内周導通面と、
を備え、
前記コイル用配線パターンと前記貫通穴内周導通面は、前記貫通穴の軸方向及び前記コイル用配線パターンの伸長方向と直交する方向を軸に巻回された少なくとも１つのコイルを形成し、
さらに、少なくとも１つの前記コイルの電磁波を遮蔽する、導電性部材からなる電磁波遮蔽層を備えることを特徴とする回路基板。
【請求項２】
前記電磁波遮蔽層は、少なくとも１つの前記コイルの直上に形成されていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記電磁波遮蔽層は、すべての前記コイルを覆うように形成されていることを特徴とする請求項１に記載の回路基板。
【請求項４】
前記電磁波遮蔽層は、絶縁樹脂層と導電体層で構成されており、導電体層の面積はコイルパターンと同面積以上あることを特徴とする請求項１に記載の回路基板。
【請求項５】
前記電磁波遮蔽層は、前記絶縁樹脂層を１層以上含み、複数層重ねた場合に、再外層に配置することも可能であることを特徴とする請求項４に記載の回路基板。
【請求項６】
前記電磁波遮蔽層を構成する前記導電体層は非磁性体を含む金属で構成されていることを特徴とする請求項４又は請求項５に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に関する。
【背景技術】
【０００２】
携帯電話や、無線通信の通信高速化、通信量大容量化の需要増大にともない、フィルタなどを構成する受動部品を基板上でコンパクトに構成することが求められている。【０００３】
コイル（インダクタ、略してＬ）を構成する素子とキャパシタ（略してＣ）を構成する素子とを組み合わせたＬＣフィルタは周波数フィルタであり、特性的優位性から、通信機器の構成部品として用いられることが検討されてきた。しかしながら、従来のＬＣフィルタのサイズが比較的大きいことから、小型通信機器のモジュールには使用することが困難だった。【０００４】
特許文献１には、コンパクトな回路構成を実現するために、配線パターン層のうち、少なくとも２層以上にコイルの一部となるコイル用パターンが形成され、コイル用パターンに挟まれた電気絶縁性基材の所定位置に、コイル用パターンの各々の端部間を連通する貫通穴が設けられ、貫通穴内に導電性ペーストが充填されて各々の端部間が電気的に接続されているコイル内蔵多層回路基板が開示されている。【０００５】
また、ＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐａｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）技術で高密度実装用ＬＣフィルタを製造することも知られている。【０００６】
また、シリコン基板にコイルを内蔵する技術もある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２６８４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１記載のコイルにおいて、上記電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成しているため、貫通穴の内周にガラス繊維の端部が露出し、それにより内周面が凹凸状となっている。また、ガラスエポキシ基板の表面も本来的に凹凸を有する粗面である。したがって、上述したようにコイルパターンを形成できたとしても、その配線の幅や径が局所的に変化するので、コイルの電気的特性が悪かった。【０００９】
また、ＬＴＣＣ技術による基板では、コイルを多層セラミックス配線により基板表面に対して鉛直方向に形成する為、本来的に薄形化が難しく、薄形の通信機器の筐体内に収容することは困難である。さらに、他電子部品から放射されるノイズを防止するシールド構造や、多層セラミック基板と他電子部品の間に配線形成して限定的に電磁干渉を防止するシールド構造を設けることも困難であった。【００１０】
また、シリコン基板にコイルを内蔵する技術において、シリコンは完全な絶縁体でないので、回路基板として使用するためには絶縁膜を形成しなくてはならず、コストが高くなるという問題があった。【００１１】
本発明は、小型の高速大容量通信機器に使用される、コンパクトでありながら電磁シールド性に優れた回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記の課題を解決するためのものであり、請求項１に係る発明は、回路基板であって、ガラス基材と、前記ガラス基材表裏両面に形成され、コイルの一部となるコイル用配線パターンと、前記コイル用配線パターンに挟まれた前記ガラス基材の所定位置に、コイル用配線パターンの端部間を連通する貫通穴と、貫通穴内周に形成され、前記コイル用配線パターン端部間を電気的に導通する貫通穴内周導通面と、を備え、前記コイル用配線パターンと前記貫通穴内周導通面は、前記貫通穴の軸方向及び前記コイル用配線パターンの伸長方向と直行する方向を軸に巻回された少なくとも１つのコイルを形成し、さらに、少なくとも１つの前記コイルの電磁波を遮蔽する、導電性部材からなる電磁波遮蔽層を備えることを特徴とする回路基板である。【００１３】
本発明の請求項２の発明は、前記電磁波遮蔽層は、少なくとも１つの前記コイルの直上に形成されていることを特徴とする請求項１に記載の回路基板である。【００１４】
本発明の請求項３の発明は、前記電磁波遮蔽層は、すべての前記コイルを覆うように形成されていることを特徴とする請求項１に記載の回路基板である。
【発明の効果】
【００１５】
本発明は、小型の高速大容量通信機器に使用される、コンパクトでありながら電磁シールド性に優れた回路基板を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る回路基板におけるコイル（インダクタ）の構造を示す概略斜視図である。（ａ）はガラス基材と貫通穴を透明化して表示し、（ｂ）はコイル用配線パターンも透明化し表示したものである。
【図２】実施形態に係る回路基板におけるキャパシタの構造を示す概略断面図である。
【図３】実施形態に係る回路基板の一例を示すための回路図である。
【図４】図３の回路図に対する実施形態に係る回路基板の模式的断面図である。
【図５】実施形態に係る回路基板の製造過程図（１）である。
【図６】実施形態に係る回路基板の製造過程図（２）である。
【図７】実施形態に係る回路基板の製造過程図（３）である。
【図８】実施形態に係る回路基板の製造過程図（４）である。
【図９】実施形態に係る回路基板の製造過程図（５）である。
【図１０】実施形態に係る回路基板の製造過程図（６）である。
【図１１】実施形態に係る回路基板の製造過程図（７）である。
【図１２】実施形態に係る回路基板である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照して説明する。
【００１８】
図１は実施形態に係る回路基板におけるコイル（インダクタ）の構造を示す概略斜視図であり、（ａ）はガラス基材と貫通穴を透明化して表示した。（ｂ）はコイル用配線パターンも透明化して表示した。
【００１９】
図２は実施形態に係る回路基板におけるキャパシタの構造を示す概略断面図である。
【００２０】
図３は実施形態に係る回路基板の一例を示すための回路図であり、図４は図３の回路図に対する実施形態に係る回路基板の模式的断面図である。
【００２１】
本実施形態に係る回路基板１００は、ガラス基材３１と、ガラス基材３１表裏両面に形成され、コイルの一部となるコイル用配線パターン２１、２２と、コイル用配線パターン２１、２２に挟まれたガラス基材３１の所定位置に、コイル用配線パターン２１、２２の端部間を連通する貫通穴２３と、貫通穴２３内周に形成され、コイル用配線パターン２１、２２端部間を電気的に導通する貫通穴内周導通面２４と、を備え、コイル用配線パターン２１、２２と貫通穴内周導通面２４は、貫通穴２３の軸方向及びコイル用配線パターン２１、２２の伸長方向と直交する方向を軸に巻回されたコイル１１０を形成し、さらに、コイル１１０の直上に、導電性部材からなる電磁波遮蔽層３９を備える。
【００２２】
本実施形態に係る回路基板１００の例を詳細に説明する。実際にはコイル（インダクタ）のみならず、キャパシタンスさらには、ガラス基材３１をコア材として、その両面に配線層と絶縁樹脂層を交互に形成した基板を例にとって、ＬＣ回路を構成する回路素子としてのコイル（インダクタ）の形成例とあわせてキャパシタの形成例を、それぞれ説明する。
【００２３】
＜コイル（インダクタ）＞
コイル（インダクタ、略してＬ）の形成について説明する。らせん状のコイルを、貫通穴２３を備えた基板に内蔵することができる。図１（ａ）（ｂ）においては、２列に並んだ貫通穴を有する平行平板状のガラス基材３１を透明化し、図１（ｂ）では配線層も透明化して図示している。図１（ｂ）において、ガラス板の表裏面において隣接する貫通穴２３の開口部同士を接続するようにコイル用配線パターン２１、２２を形成し、ガラス基材３１の表裏面を連通する貫通穴２３の内壁に導体層を形成し、その内周面は貫通穴内周導通面２４となり、ガラス貫通電極６０（ＴＧＶ（Ｔｈｒｏｕｇｈ  ｇｌａｓｓ  Ｖｉａｓ））が形成される。
【００２４】
ガラス貫通電極６０（ＴＧＶ（Ｔｈｒｏｕｇｈ  ｇｌａｓｓ  Ｖｉａｓ））の位置を図１（ｂ）のように定義する。列位置Ｘと列内の穴位置をＹとする。
【００２５】
ここで、列位置１列目で列内の穴位置ｎ番目（Ｘ＝１、Ｙ＝ｎ）のガラス貫通電極（ＴＧＶ）を、ガラス貫通電極ＴＧＶ（１、ｎ）６１とし、列位置２列目で列内の穴位置ｎ番目のガラス貫通電極（ＴＧＶ）を、ガラス貫通電極ＴＧＶ（２、ｎ）６２とする。裏面側のコイル用配線パターン２２によりガラス貫通電極ＴＧＶ（１、ｎ）６１とガラス貫通電極ＴＧＶ（２、ｎ）６２とを接続し、表面側のコイル用配線パターン２１によりガラス貫通電極ＴＧＶ（１、ｎ）６１とガラス貫通電極ＴＧＶ（２、ｎ＋１）６３とを接続すると、コイル用配線パターン２２と、ガラス貫通電極ＴＧＶ（１、ｎ）６１と、コイル用配線パターン２１と、ガラス貫通電極ＴＧＶ（２、ｎ＋１）６３とで、ガラス基材３１の内部と表面を導体が一巻きする、オープン回路を構成することができる。この回路に電流を流すことで、インダクタとして機能させることができる。インダクタの特性は、巻き数を変えることで調整することができる。
【００２６】
＜キャパシタ＞
キャパシタ（略してＣ）については、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図２に示すように、不図示のガラス基材直上に、またはガラス基材に形成した絶縁樹脂層１１の上に、導体層（キャパシタの下電極）１２を積層して導体パターンを形成し、その導体パターンの上に誘電体層１３を積層し、さらにその上に導体層（キャパシタの上電極）１４を積層したものである。導体層（キャパシタの下電極）１２と導体層（キャパシタの上電極）１４は、シード層と導電層からなる多層構造であっても良い。
【００２７】
＜ＬＣフィルタ＞
次に、コイル（インダクタ、略してＬ）とキャパシタ（略してＣ）から構成される回路基板の一例としてＬＣ回路によるバンドパスフィルタ（ＢＰＦ）について説明する。バンドパスフィルタ（ＢＰＦ）の基本的な回路図は、図３のようになる。回路中のキャパシタの電気容量（以下キャパシタンス）とインダクタの誘導係数（以下インダクタンス）を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
【００２８】
図３の回路図に示されるコイル（インダクタ、略してＬ）とキャパシタ（略してＣ）で構成されるＬＣ回路を、回路基板１００内部に形成した状態を示す模式図を、図４に示す。図中Ｌ１、Ｌ２、Ｌ３がコイル（インダクタ）を、Ｃ１、Ｃ２、Ｃ３がキャパシタを示す。
【００２９】
インダクタＬ１、Ｌ２、Ｌ３は、ガラス基材３１内のガラス貫通電極（ＴＧＶ（Ｔｈｒｏｕｇｈ  ｇｌａｓｓ  Ｖｉａｓ））と、ガラス基材３１の表裏面の配線であるコイル用配線パターンをつないでコイルを作ることができる。インダクタＬ１、Ｌ２、Ｌ３本体は、ガラス基材３１の内部と、その表裏面の絶縁樹脂層３２に埋設されるようになっており、回路基板最外層の電極との導通は、キャパシタＣ１、Ｃ２、Ｃ３と同様に、絶縁樹脂層３２内のビアホールを介して行うことができる。なお、インダクタＬ２は、バンドパスフィルタ（ＢＰＦ）間の干渉抑制調整回路用のリアクタンス素子である。
【００３０】
キャパシタＣ１、Ｃ２、Ｃ３は、ガラス基材３１の上表面に導体層（キャパシタの下電極）３３を配置し、誘電体層３４を挟んで、導体層（キャパシタの上電極）３５が配置することにより形成されている。全体としてキャパシタＣ１、Ｃ２、Ｃ３は、ガラス基材３１の上表面上の絶縁樹脂層３２に埋設されるようになっており、回路基板１００外部の電極と接続したい場合には、絶縁樹脂層３２にビアホールを作り、その内部の導体を介して接続できる。
【００３１】
＜回路基板作成プロセス＞
次に、図５〜１２を用いて、ガラス基材３１を用いた回路基板作成プロセスの一例を示す。
【００３２】
まず回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば３４００ＭＨｚ以上、３６００ＭＨｚ以下の帯域について、図３に示すような回路構成において、所望の特性を実現するための素子の仕様を表１、表２に示す。ここで、インダクタＬ１とＬ３については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
【００３３】
【表１】
2020116228.tif 000002
【００３４】
【表２】
2020116228.tif 000003
【００３５】
２４９９ＭＨｚ以上、２６９０ＭＨｚ以下の帯域用のバンドパスフィルタ（ＢＰＦ）についても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う（数値については省略）。
【００３６】
以上の回路設計に基づいて、必要な回路基板を製作する。まず、図５（ａ）に示すように、低膨張のガラス基材３１（厚さ３００μｍ、熱膨張率ＣＴＥ：３．５ｐｐｍ／Ｋ）を準備し、次いで図５（ｂ）に示すように、ガラス基材３１に開口径８０μｍ〜１００μｍの貫通穴４３を形成する。形成にあたっては、第一段階として、貫通穴４３の形成を所望する位置にＵＶレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴４３が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴４３を形成できることとなる。
【００３７】
つぎに図５（ｃ）に示すように、配線層の下およびガラス基材３１の貫通穴４３の内壁の密着層４４として、ガラス基材３１の表面全面にチタン（Ｔｉ）膜と銅（Ｃｕ）膜を、この順序でスパッタリング法にて２層製膜して、ガラス表面の導電化を行う。膜の厚さは、チタン（Ｔｉ）膜を５０ｎｍ、銅（Ｃｕ）膜を３００ｎｍに設定する。
【００３８】
ついで、図５（ｄ）に示すように、貫通穴４３内壁のスパッタ膜である密着層４４の薄い部分を補完するため、無電解ニッケル（Ｎｉ）めっきを施し無電解ニッケル（Ｎｉ）層４５を形成し、チタン（Ｔｉ）／銅（Ｃｕ）からなる密着層４４／ニッケル（Ｎｉ）めっき層４５とする。加工はガラス基材３１の表裏全面と貫通穴４３内に対して行い、めっき厚さは０．２μｍに設定する。これによりシード層が形成される。
【００３９】
図示していないが、次に密着層４４／ニッケル（Ｎｉ）めっき層４５をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの導体パターン４６を形成するために、ガラス基材３１の両面に、例えば日立化成株式会社製ドライフィルムレジスト、商品名ＲＹ−３５２５（厚さ２５μｍ）をラミネートする。レジスト層形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してレジスト層に露光し、現像によってレジスト層に配線パターン（開口部）を形成する。
【００４０】
次に、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である導体パターン４６を１５μｍの厚さで形成する。この段階において、ガラス基材３１の貫通穴４３内壁にも銅めっきが析出する。続いて、ドライフィルムレジストを剥離する。この段階において、図６（ｅ）に示すように、ガラス基材３１の表裏面はチタン（Ｔｉ）／銅（Ｃｕ）からなる密着層４４／ニッケル（Ｎｉ）めっき層４５で覆われた部分と、さらにその上に銅めっきが積層された導体パターン４６の部分が混在している。図６（ｅ）の工程で、導体パターン４６の所定の位置には、キャパシタの下電極が形成される。または、導体パターン４６の一部を利用してキャパシタの下電極とすることも可能である。
【００４１】
続いて、図６（ｆ）に示すように、まずガラス基材３１のキャパシタを形成する側の面全体に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）製膜法にて、厚さ２００ｎｍ乃至４００ｎｍで窒化シリコン（ＳｉＮ）膜を形成してキャパシタの誘電体層３４を形成する。更に、図６（ｇ）に示すように、キャパシタの上電極を形成する際のシード層４８として、スパッタ製膜法にて、チタン（Ｔｉ）膜と銅（Ｃｕ）膜をおのおの５０ｎｍ、３００ｎｍにて、この順序で誘電体層３４の上全体に製膜する。
【００４２】
続いて、図７（ｈ）に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、キャパシタの上電極を形成する部分のみをドライフィルムレジスト層７０から露出させた状態とする。ついで図７（ｉ）に示すように、電解銅めっきにて、厚さ９〜１０μｍにて上電極４９を形成する。その後、図７（ｊ）に示すように、ドライフィルムレジスト層７０を除去する。この時点では、誘電体層３４以外にも窒化シリコン（ＳｉＮ）層などが積層されている。
【００４３】
そこで、図８（ｋ）に示すように、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極４９上のみをドライフィルムレジスト層５０で保護する。
【００４４】
続いて、キャパシタの上電極４９を製膜する際のスパッタ銅層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のチタン（Ｔｉ）層、窒化シリコン（ＳｉＮ）層を除去すべく、基板をドライエッチング法にて処理する。
【００４５】
より具体的には、まず余分な部分で一番上にあるスパッタされた銅（Ｃｕ）層をエッチング液にて除去する。つぎに、その下のスパッタチタン（Ｔｉ）層とＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）製膜した窒化シリコン（ＳｉＮ）層を、ドライエッチングにて除去する。そのあとで、キャパシタの上電極４９を保護していたドライフィルムレジスト層５０を剥離除去する。図９（ｍ）に示すように、この時点で、まだガラス基材３１直上のシード層は残っている。
【００４６】
つぎに、図９（ｎ）に示すように、キャパシタの下電極およびその他の、ガラス基材３１の表面に形成されている導電層のシード層を除去すべく、ニッケル（Ｎｉ）めっき層を、ウエットエッチング工法にて処理する。その下方にあるスパッタされた銅（Ｃｕ）層も同時に除去される。一方、配線、キャパシタ電極などを形成している銅（Ｃｕ）層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、スパッタされたチタン（Ｔｉ）層をエッチングにて除去する。ここまで終えると、配線、電極などのない部分には、ガラス基材３１が露出することとなる。以上の結果として、ガラス基材３１の表面にはキャパシタ１２０が形成され、またインダクタ１１０（図１０（ｒ）参照）を形成することになる連続する配線８０の一部も形成されて、ガラス貫通電極（ＴＧＶ（Ｔｈｒｏｕｇｈ  ｇｌａｓｓ  Ｖｉａｓ））６０とつながる。そのどちらもない部分のガラス基材３１のガラス基材表面領域９０は、密着層、シード層が取り除かれ、外部に露出している。
【００４７】
つぎに、図９（ｏ）に示すように、ガラス基材３１の両面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ＡＢＦ−ＧＸ・Ｔ３１Ｒ」）を貼付して、絶縁樹脂層（樹脂ビルド層）３２を形成する。加工は真空プレスラミネート装置にて、ガラス基材３１の貫通穴４３の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層３２の厚さは３５μｍ程度とし、キャパシタの上電極４９まで確実に埋没するようにする。
【００４８】
さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層３２を貫通させ、図９（ｐ）に示すように、ガラス基材３１の配線層に達する絶縁樹脂層の孔５２を形成する。孔５２の直径は６０μｍ程度が好ましい。
【００４９】
図示していないが、ガラス基材３１の表裏面の絶縁樹脂層３２を、アルカリ系の表面粗化液にて処理し、算術表面粗さＲａが６０ｎｍになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
【００５０】
つぎに、図１０（ｑ）に示すように、ガラス基材３１の表裏面の絶縁樹脂層３２に無電解銅（Ｃｕ）めっきを施し、導電シード層５３を形成する。その厚さは０．６μｍとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成した孔の内壁にも導電シード層５３が形成される。
【００５１】
つづいて、図１０（ｒ）に示すように、基板両面にドライフィルムレジスト層を貼付し、フォトリソグラフィー法によって、配線５４を設けたい部分に開口部を設ける。ついで、基板に電解めっきを施し、厚さ１５μｍにて配線を形成する。また、この電解めっき処理において、絶縁樹脂層３２内の孔５２の内部も銅で満たされ、ガラス基材３１表面の導体層との導通もとれる。
【００５２】
その後、不要な導電シード層をエッチングで除去する。以上をもって、ＬＣ回路用の内蔵素子を含む基本的な回路基板１００が完成する。なお、図中、ガラス基材３１の下側のビルドアップ配線については、回路基板１００に内蔵されるインダクタ、キャパシタにとって、グランドとなる場合を想定して、あたかも銅（Ｃｕ）層があるように示しているが、実際の回路基板では必ずしもそうである必要はなく、回路基板完成時に所定のインダクタ、キャパシタが接地されていればよい。
【００５３】
このあと、必要に応じて、図９（ｏ）〜図１０（ｒ）の工程を繰り返して、図１１（ｓ）、（ｔ）に示すように絶縁樹脂層９２、導体配線層９１を積層し、電子部品を実装してよい。
【００５４】
また、図１２に示すように、電磁シールド層が１層の銅（Ｃｕ）層からなる電磁波遮蔽層３９を、コイル（インダクタ）１１０の真上に配置し、受動部品からの相互干渉を抑えることを可能とする。また、電磁シールド層はスパッタ法およびめっき法いずれの方法でも製膜することが可能である。また、シールドをガラス基板の両面に配置することで、マザーボードからの電磁波と実装する部品の電磁波の影響を低減することが可能となる。
【００５５】
また、ガラス基材３１又は絶縁樹脂層３２の表面に平面状（たとえば渦巻き状）のコイル（インダクタ）を形成してもよい。
【００５６】
また、ガラス基材３１に銅（Ｃｕ）の導体パターン４６を積層した場合において、応力バランスの崩れからガラス基材３１の反りや割れが生じることを防ぐべく、例えばガラス基材３１の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅（Ｃｕ）の導体パターン４６の残留応力を緩和する機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
【００５７】
さらに、ガラス基材３１の一方の面における導電性部材を、回路基板に実装される受動部品に接続し、ガラス基材３１の他方の面における導電性部材を、マザー基板（不図示）に接続することができる。
【００５８】
本実施形態においては、回路基板に回路素子を内蔵することで、回路基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな回路基板を実現できる。また、本実施形態においてスイッチ部品を実装して動作確認をしたところ、ノイズが少なく動作が安定していることを確認した。
【符号の説明】
【００５９】
１１…絶縁樹脂層、１２…導体層（キャパシタの下電極）、１３…誘電体層、１４…導体層（キャパシタの上電極）、２１、２２…コイル用配線パターン、２３…貫通穴、２４…貫通穴内周導通面、３１…ガラス基材、３２…絶縁樹脂層、３３…導体層（キャパシタの下電極）、３４…誘電体層、３５…導体層（キャパシタの上電極）、３６…パッシブ部品、３７…アクティブ部品、３８…モールド樹脂、３９…電磁波遮蔽層、４３…貫通穴、４４…密着層（チタン（Ｔｉ）／銅（Ｃｕ）スパッタ層）、４５…ニッケル（Ｎｉ）めっき層、４６…導体パターン（ガラス直上銅配線：キャパシタ下電極を含む）、４８…シード層（誘電体層上チタン（Ｔｉ）／銅（Ｃｕ）スパッタ層）、４９…キャパシタの上電極、５０…ドライフィルムレジスト層（キャパシタ保護用）、５２…絶縁樹脂層の孔、５３…導電シード層、５４…配線、６０…ガラス貫通電極（ＴＧＶ（Ｔｈｒｏｕｇｈ  ｇｌａｓｓ  Ｖｉａｓ））、６１…ガラス貫通電極（ＴＧＶ（１、ｎ））、６２…ガラス貫通電極（ＴＧＶ（２、ｎ））、６３…ガラス貫通電極（ＴＧＶ（２、ｎ＋１））、７０…ドライフィルムレジスト層、８０…配線、９０…ガラス基材表面領域、９１…導体配線層、９２…絶縁樹脂層、１００…回路基板、１１０…コイル（インダクタ）、１２０…キャパシタ、Ｃ１、Ｃ２、Ｃ３…キャパシタ、Ｘ…列位置、Ｙ…列内の穴位置、ｎ…列内のある穴位置
【図１】
2020116228.tif 000004
【図２】
2020116228.tif 000005
【図３】
2020116228.tif 000006
【図４】
2020116228.tif 000007
【図５】
2020116228.tif 000008
【図６】
2020116228.tif 000009
【図７】
2020116228.tif 000010
【図８】
2020116228.tif 000011
【図９】
2020116228.tif 000012
【図１０】
2020116228.tif 000013
【図１１】
2020116228.tif 000014
【図１２】
2020116228.tif 000015
【国際調査報告】
2020116228.tif 000016
2020116228.tif 000017