(57)【要約】  半導体封止材料は、半導体装置１の製造に用いられる。半導体装置１は、半導体チップ２と、封止部３と、を備える。封止部３は、半導体封止材料の硬化物で形成される。封止部３は、半導体チップ２を封止する。半導体封止材料の下記式（１）で求められるストレスインデックス（ＳＩ）が８５００以上である。半導体チップ２の体積をＶｃとする。半導体チップ２及び封止部３の合計体積をＶａとする。ＶｃとＶａとが下記式（２）を満たす。【数１】2020170847.tif 000014  式（１）中、Ｅ’（Ｔ）は貯蔵弾性率、ＣＴＥ（Ｔ）は熱膨張率、Ｍｏｌｄ  ｔｅｍｐ．は成形温度を示す。【数２】2020170847.tif 000015
2020170847.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、半導体封止材料の硬化物で形成され前記半導体チップを封止する封止部と、を備え、前記半導体チップの体積をＶｃとし、前記半導体チップ及び前記封止部の合計体積をＶａとする半導体装置の製造に用いられる前記半導体封止材料であって、
前記半導体封止材料の下記式（１）で求められるストレスインデックス（ＳＩ）が８５００以上であり、
前記Ｖｃと前記Ｖａとが下記式（２）を満たす、
半導体封止材料。
【数１】
2020170847.tif 000012
式（１）中、Ｅ’（Ｔ）は貯蔵弾性率、ＣＴＥ（Ｔ）は熱膨張率、Ｍｏｌｄ  ｔｅｍｐ．は成形温度を示す。
【数２】
2020170847.tif 000013
【請求項２】
前記半導体封止材料の硬化物の２６０℃での曲げ弾性率が０．１ＧＰａ以上０．９ＧＰａ以下の範囲内である、
請求項１に記載の半導体封止材料。
【請求項３】
前記半導体封止材料の硬化物の成形収縮率が０．３５％以上１．３％以下の範囲内である、
請求項１又は２に記載の半導体封止材料。
【請求項４】
前記半導体封止材料は、無機充填材を含有し、
前記無機充填材の含有量は、前記半導体封止材料の全質量に対して、５５質量％以上８５質量％以下の範囲内である、
請求項１〜３のいずれか１項に記載の半導体封止材料。
【請求項５】
前記無機充填材は、水酸化マグネシウム及び／又は水酸化アルミニウムを含み、
前記水酸化マグネシウム及び／又は水酸化アルミニウムの含有量は、前記半導体封止材料の全質量に対して、１０質量％以上である、
請求項４に記載の半導体封止材料。
【請求項６】
半導体チップと、前記半導体チップを封止する封止部と、を備え、
前記封止部が請求項１〜５のいずれか１項に記載の半導体封止材料の硬化物で形成されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に半導体封止材料及び半導体装置に関し、より詳細には半導体装置の製造に用いられる半導体封止材料及び半導体装置に関する。
【背景技術】
【０００２】
半導体パッケージのはんだボールをリフロー処理により溶融して、半導体パッケージをはんだ付けによりプリント配線板に実装することが行われている。はんだボールには鉛フリーはんだが使用されているので、リフロー処理の温度は２６０℃以上の高温となる。そのため、常温から２６０℃程度の高温までの広範囲にわたって半導体パッケージの反りを低減することが必要とされる。【０００３】
半導体パッケージの反り挙動は、半導体パッケージの構造に合わせた物性を有する半導体封止材料を用いることによって、ある程度コントロールすることが可能である。例えば、半導体パッケージのサイズ及びチップサイズなどの構造に合わせて、半導体封止材料の成形収縮率を調整することで、半導体パッケージの反り挙動をある程度コントロールすることが可能である。【０００４】
ところで、近年、多様なパッケージング手法により、半導体パッケージの小型化及び薄型化が進められている。半導体パッケージの代表的な形態として、ウェハレベルパッケージ（ＷＬＰ）、及び薄型のフリップチップ−チップサイズパッケージ（ＦＣ−ＣＳＰ）の２種類が挙げられる。【０００５】
ここで、特許文献１には、ファンアウト型ウェハレベルパッケージ（ＦＯ−ＷＬＰ）用の反り矯正材が開示されている。この反り矯正材は、活性エネルギー線及び熱によって硬化し得る成分を含む硬化性樹脂組成物からなる。そして、この反り矯正材を活性エネルギー線及び熱により硬化させて平膜状の硬化物とした場合に、この硬化物の、２５℃における線膨張係数α（ｐｐｍ／℃）、２５℃における弾性率β（ＧＰａ）、及び厚さγ（μｍ）が、次の関係式：２０００≦α×β×γ≦１００００を満足している。【０００６】
しかしながら、特許文献１の反り矯正材は、用途がＦＯ−ＷＬＰに限られている。そのため、特許文献１の反り矯正材では、上述のＦＣ−ＣＳＰの反りを低減することが難しい。特にＦＣ−ＣＳＰでは、従来よりも半導体パッケージにおける半導体チップの体積占有率が飛躍的に高くなっている。そのため、半導体パッケージの反り挙動と、半導体封止材料の成形収縮率との間では相関が取れないケースが増加している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１８−１７０５００号公報
【発明の概要】
【０００８】
本開示の目的は、半導体装置の反りを低減することができる半導体封止材料及び半導体装置を提供することにある。
【０００９】
本開示の一態様に係る半導体封止材料は、半導体装置の製造に用いられる。前記半導体装置は、半導体チップと、封止部と、を備える。前記封止部は、前記半導体封止材料の硬化物で形成される。前記封止部は、前記半導体チップを封止する。前記半導体封止材料の下記式（１）で求められるストレスインデックス（ＳＩ）が８５００以上である。前記半導体チップの体積をＶｃとする。前記半導体チップ及び前記封止部の合計体積をＶａとする。前記Ｖｃと前記Ｖａとが下記式（２）を満たす。
【００１０】
【数１】
2020170847.tif 000003
【００１１】
式（１）中、Ｅ’（Ｔ）は貯蔵弾性率、ＣＴＥ（Ｔ）は熱膨張率、Ｍｏｌｄ  ｔｅｍｐ．は成形温度を示す。
【００１２】
【数２】
2020170847.tif 000004
【００１３】
本開示の一態様に係る半導体装置は、半導体チップと、前記半導体チップを封止する封止部と、を備える。前記封止部が前記半導体封止材料の硬化物で形成されている。
【図面の簡単な説明】
【００１４】
【図１】図１は、本開示の一実施形態に係る半導体装置（第１半導体装置：ＦＣ−ＣＳＰ）の概略断面図である。
【図２】図２は、本開示の一実施形態に係る半導体装置（第２半導体装置：ＷＬＰ）の概略断面図である。
【図３】図３は、本開示の一実施形態に係る集合基板の概略平面図である。
【図４】図４は、同上の集合基板を個片化して得られた半導体装置の概略断面図である。
【発明を実施するための形態】
【００１５】
（１）概要
本実施形態に係る半導体封止材料は、半導体装置１の製造に用いられる。半導体装置１は、半導体チップ２と、封止部３と、を備える（図１等参照）。封止部３は、半導体封止材料の硬化物で形成されている。封止部３は、半導体チップ２を封止している。
【００１６】
半導体封止材料の下記式（１）で求められるストレスインデックス（ＳＩ）が８５００以上である。
【００１７】
【数３】
2020170847.tif 000005
【００１８】
式（１）中、Ｅ’（Ｔ）は貯蔵弾性率、ＣＴＥ（Ｔ）は熱膨張率、Ｍｏｌｄ  ｔｅｍｐ．は成形温度を示す。
【００１９】
また半導体チップ２の体積をＶｃとし、半導体チップ２及び封止部３の合計体積をＶａとすると、ＶｃとＶａとが下記式（２）を満たす。
【００２０】
【数４】
2020170847.tif 000006
【００２１】
本実施形態に係る半導体封止材料によれば、ストレスインデックス（ＳＩ）が８５００以上であることで、封止部３が大きな収縮力を得ることができるので、半導体装置の反りを低減することができる。
【００２２】
（２）詳細
まず半導体装置１（半導体パッケージ）について説明し、次に半導体封止材料について説明する。
【００２３】
（２．１）半導体装置
（２．１．１）実施形態１
図１に本実施形態に係る半導体装置１（第１半導体装置１１）を示す。第１半導体装置１１は、半導体チップ２と、封止部３と、基板５と、を備える。第１半導体装置１１は、フリップチップ−チップサイズパッケージ（ＦＣ−ＣＳＰ）である。
【００２４】
半導体チップ２は、略直方体状のフリップチップである。すなわち、半導体チップ２は、ウェハから切り離した機能単位の裸の半導体である。半導体チップ２は、接続端子として格子状に配置されたはんだバンプ４を有する。
【００２５】
半導体チップ２の寸法は特に限定されない。すなわち、半導体チップ２の長さは、例えば、５ｍｍ以上３０ｍｍ以下の範囲内である。半導体チップ２の幅は、例えば、５ｍｍ以上３０ｍｍ以下の範囲内である。半導体チップ２の厚さ（ＤＴ）（ただし、はんだバンプ４を除く）は、例えば、５０μｍ以上５００μｍ以下の範囲内である。
【００２６】
封止部３は、半導体チップ２を封止している。封止部３は、基板５に接着されている。封止部３は、半導体封止材料の硬化物で形成されている。封止部３の外形は、略直方体状である。
【００２７】
封止部３の外形寸法は特に限定されない。すなわち、封止部３の長さは、例えば、６ｍｍ以上３５ｍｍ以下の範囲内である。封止部３の幅は、例えば、６ｍｍ以上３５ｍｍ以下の範囲内である。封止部３の厚さ（ＭＴ）は、例えば、０．１５ｍｍ以上０．５ｍｍ以下の範囲内である。
【００２８】
基板５は、パッケージ基板又はインタポーザとも呼ばれる。基板５としては、特に限定されないが、例えば、ＥＴＳ（Embedded Trace Substrate）が挙げられる。ＥＴＳは、導体配線を内蔵する基板である。ＥＴＳは、コアレス基板でもよい。コアレス基板は、ビルドアップ層のみで構成されている基板である。基板５の厚さ（ＳＴ）は、特に限定されないが、例えば、０．１ｍｍ以上０．３ｍｍ以下の範囲内である。
【００２９】
半導体チップ２は、基板５にフリップチップ実装（フェイスダウン実装）されている。すなわち、半導体チップ２のはんだバンプ４が基板５のランドに接合されている。基板５の半導体チップ２が実装されていない面には、接続端子としてはんだボール７が格子状に配置されている。
【００３０】
半導体チップ２の体積占有率は、半導体チップ２及び封止部３の合計体積に占める半導体チップ２の体積百分率で規定される。具体的には、半導体チップ２の体積をＶｃとし、半導体チップ２及び封止部３の合計体積をＶａとすると、半導体チップ２の体積占有率はＶｃ／Ｖａで表される。そして、本実施形態では、ＶｃとＶａとは、下記式（２）を満たす。
【００３１】
【数５】
2020170847.tif 000007
【００３２】
すなわち、本実施形態では、半導体チップ２の体積占有率は、半導体チップ２及び封止部３の合計体積に対して、３０体積％以上である。このような条件を満たす半導体装置１を製造する際に、本実施形態に係る半導体封止材料が好適に用いられる。
【００３３】
半導体チップ２の体積占有率の下限値は、好ましくは３５体積％以上、より好ましくは４０体積％以上、さらに好ましくは４５体積％以上である。このように、半導体チップ２の体積占有率の下限値が大きくなるほど、相対的に封止部３の体積占有率が小さくなり、第１半導体装置１１の小型化及び薄型化を実現しやすくなる。
【００３４】
一方、半導体チップ２の体積占有率の上限値は、好ましくは７０体積％以下、より好ましくは６５体積％以下、さらに好ましくは６０体積％以下である。このように、半導体チップ２の体積占有率の上限値が小さくなるほど、相対的に封止部３の体積占有率が大きくなり、より大きな収縮力が得られ、第１半導体装置１１の反りを低減しやすくなる。
【００３５】
（２．１．２）実施形態２
図２に本実施形態に係る半導体装置１（第２半導体装置１２）を示す。第２半導体装置１１は、半導体チップ２と、封止部３と、再配線層６と、を備える。第２半導体装置１２は、ウェハレベルパッケージ（ＷＬＰ）である。再配線層６は、ウェハプロセスを用いて半導体チップ２の端子から配線を引き出して形成される。そのため、第２半導体装置１２は、基板５を備えない。さらに半導体チップ２は、はんだバンプ４を有しない。その他の構成については、実施形態１と同様であるので説明を省略する。
【００３６】
（２．１．３）実施形態３
図３に本実施形態に係る集合基板１００を示す。図４に本実施形態に係る半導体装置１（第３半導体装置１３）を示す。集合基板１００を個片化すると、複数の第３半導体装置１３が得られる。すなわち、第３半導体装置１３は、いわゆるＭＡＰ（モールドアレイプロセス）により得られる。ＭＡＰでは、１つの基板５の片面において、複数の半導体チップ２を製品領域ごとに搭載し、これらの半導体チップ２を半導体封止材料により一括封止して集合基板１００を得る。その後、製品領域ごとに集合基板１００を切断（ダイシング）して個片化することにより、第３半導体装置１３が得られる。以下、実施形態１と共通する構成については説明を省略し、相違する構成について説明する。
【００３７】
集合基板１００は、複数の半導体チップ２と、封止部３と、基板５と、を備える。
【００３８】
基板５の外形寸法は、特に限定されない。基板５の長さ（ＦＳ２）は、例えば、１００ｍｍ以上３００ｍｍ以下の範囲内である。基板５の幅（ＦＳ１）は、例えば、３０ｍｍ以上８０ｍｍ以下の範囲内である。
【００３９】
半導体チップ２の寸法は、実施形態１と同様である。複数の半導体チップ２は、１つの基板５の片面において格子状に配置されてダイアタッチフィルム８で接着されている。ダイアタッチフィルム８の厚さは、特に限定されないが、例えば、１０μｍ以上３０μｍ以下の範囲内である。
【００４０】
封止部３は、複数の半導体チップ２を封止している。封止部３は、基板５に接着されている。封止部３は、半導体封止材料の硬化物で形成されている。封止部３の外形は、略直方体状である。
【００４１】
封止部３の外形寸法は特に限定されない。すなわち、封止部３の長さ（ＭＡ２）は、例えば、９０ｍｍ以上２９０ｍｍ以下の範囲内である。封止部３の幅（ＭＡ１）は、例えば、２５ｍｍ以上７５ｍｍ以下の範囲内である。
【００４２】
集合基板１００において、複数の半導体チップ２の体積占有率は、複数の半導体チップ２及び封止部３の合計体積に占める複数の半導体チップ２の体積百分率で規定される。本実施形態では、複数の半導体チップ２の体積占有率は、複数の半導体チップ２及び封止部３の合計体積に対して、３０体積％以上である。なお、集合基板１００における複数の半導体チップ２の体積占有率は、第３半導体装置１３における１つの半導体チップ２の体積占有率よりも低くなる。その理由は、集合基板１００には、切断用のスクライブライン（切り代）が存在するためである。
【００４３】
複数の半導体チップ２の体積占有率の下限値は、好ましくは３２体積％以上、より好ましくは３５体積％以上、さらに好ましくは３８体積％以上である。このように、複数の半導体チップ２の体積占有率の下限値が大きくなるほど、相対的に封止部３の体積占有率が小さくなり、集合基板１００の小型化及び薄型化を実現しやすくなる。第３半導体装置１３の小型化及び薄型化も実現しやすくなる。
【００４４】
一方、複数の半導体チップ２の体積占有率の上限値は、好ましくは７０体積％以下、より好ましくは６５体積％以下、さらに好ましくは６０体積％以下である。このように、複数の半導体チップ２の体積占有率の上限値が小さくなるほど、相対的に封止部３の体積占有率が大きくなり、より大きな収縮力が得られ、集合基板１００の反りを低減しやすくなる。第３半導体装置１３の反りも低減しやすくなる。
【００４５】
集合基板１００において、隣り合う半導体チップ２間を切断して個片化すると、複数の第３半導体装置１３が得られる。第３半導体装置１３の半導体チップ２の体積占有率は、実施形態１と同様である。
【００４６】
（２．２）半導体封止材料
本実施形態に係る半導体封止材料は、半導体装置１の製造に用いられる。半導体装置１には、第１半導体装置１１、第２半導体装置１２、第３半導体装置１３、及び集合基板１００が含まれる。半導体封止材料は、封止部３の形成に用いられる。
【００４７】
半導体封止材料のストレスインデックス（ＳＩ）は、下記式（１）で求められる。
【００４８】
【数６】
2020170847.tif 000008
【００４９】
式（１）中、Ｅ’（Ｔ）は貯蔵弾性率、ＣＴＥ（Ｔ）は熱膨張率、Ｍｏｌｄ  ｔｅｍｐ．は成形温度を示す。
【００５０】
式（１）中の貯蔵弾性率（Ｅ’（Ｔ））は、温度の関数であり、動的粘弾性測定（ＤＭＡ）により測定可能である。この場合、貯蔵弾性率（Ｅ’（Ｔ））の単位はＧＰａである。一方、式（１）中の熱膨張率（ＣＴＥ（Ｔ））は、温度の関数であり、熱機械分析（ＴＭＡ）により測定可能である。この場合、熱膨張率（ＣＴＥ（Ｔ））の単位はｐｐｍ／℃である。成形温度は、例えば１７５℃であるが、特に限定されない。なお、ストレスインデックス（ＳＩ）は、評価指標であるため、特に単位は存在しない。
【００５１】
上記のように、ストレスインデックス（ＳＩ）は、貯蔵弾性率（Ｅ’（Ｔ））と熱膨張率（ＣＴＥ（Ｔ））とを掛け合わせて得られた温度の関数を、３５℃から成形温度まで積分して得られる値であるので、半導体封止材料のガラス転移温度（Ｔｇ）の影響が考慮されている。したがって、このストレスインデックス（ＳＩ）によれば、半導体装置１の封止部３の収縮力をより正確に評価することができる。
【００５２】
ストレスインデックス（ＳＩ）は、特に半導体チップ２の体積占有率が高い半導体装置１の反り挙動を評価するのに有効な指標である。具体的には、ストレスインデックス（ＳＩ）は、半導体チップ２の体積占有率が３０体積％以上の半導体装置１の反り挙動の評価に有効である。さらにストレスインデックス（ＳＩ）は、第１半導体装置１１の反り挙動の評価に特に有効である。
【００５３】
具体的には、半導体封止材料の式（１）で求められるストレスインデックス（ＳＩ）が８５００以上である。これにより、封止部３が大きな収縮力を得ることができるので、半導体装置１の反りを低減することができる。特に第１半導体装置１１では、半導体チップ２及び基板５の熱膨張率のミスマッチにより、いわゆるクライ反りが生じやすい。しかしながら、ストレスインデックス（ＳＩ）が８５００以上であれば、封止部３の体積占有率が小さくても、封止部３が大きな収縮力を得ることができるので、第１半導体装置１１のクライ反りを低減することができる。
【００５４】
ストレスインデックス（ＳＩ）は、式（１）で解析的に求めてもよいが、数値的に求めてもよい。ストレスインデックス（ＳＩ）を数値的に求める場合には、まず貯蔵弾性率（Ｅ’（Ｔ））及び熱膨張率（ＣＴＥ（Ｔ））の各々について、一定の刻み幅（例えば５℃刻み）で３５℃から成形温度まで測定値を得る。次に同一温度での貯蔵弾性率（Ｅ’（Ｔ））及び熱膨張率（ＣＴＥ（Ｔ））の測定値を掛け合わせて乗算値を得る。その後、乗算値を積算することによって、ストレスインデックス（ＳＩ）を求めることが可能である。
【００５５】
ストレスインデックス（ＳＩ）を数値的に求める場合には、好ましくは、５℃刻みで３５℃から成形温度（１７５℃）までの測定値を得る。この場合、ストレスインデックス（ＳＩ）の下限値は、好ましくは８５００以上、より好ましくは８６００以上、さらに好ましくは８７００以上である。一方、ストレスインデックス（ＳＩ）の上限値は、好ましくは１７０００以下、より好ましくは１６０００以下、さらに好ましくは１５０００以下である。
【００５６】
半導体封止材料は、熱硬化性樹脂を含有し得る。熱硬化性樹脂は、特に限定されないが、エポキシ樹脂、及びフェノール樹脂系硬化剤を含む。エポキシ樹脂としては、特に限定されないが、例えば、ビフェニル型エポキシ樹脂、及びトリスフェノールメタン型エポキシ樹脂が挙げられる。
【００５７】
半導体封止材料は、熱硬化性樹脂の硬化を促進させるため、硬化促進剤を更に含有してもよい。硬化促進剤としては、特に限定されないが、例えば、トリフェニルホスフィンが挙げられる。
【００５８】
半導体封止材料は、貯蔵弾性率、熱膨張率、及び機械強度の調整のため、無機充填材を含有してもよい。半導体封止材料が無機充填材を含有する場合、無機充填材の含有量は、半導体封止材料の全質量に対して、５５質量％以上８５質量％以下の範囲内であることが好ましい。これにより、半導体装置１の反りを更に低減することができる。
【００５９】
無機充填材の含有量の下限値は、より好ましくは５７質量％以上、さらに好ましくは６０質量％以上である。一方、無機充填材の上限値は、より好ましくは８３質量％以下、さらに好ましくは８０質量％以下である。
【００６０】
無機充填材は、水酸化マグネシウム及び／又は水酸化アルミニウムを含んでもよい。半導体封止材料が水酸化マグネシウム及び／又は水酸化アルミニウムを含有する場合、水酸化マグネシウム及び／又は水酸化アルミニウムの含有量は、半導体封止材料の全質量に対して、１０質量％以上であることが好ましい。これにより、半導体装置の反りを更に低減することができる。
【００６１】
水酸化マグネシウム及び／又は水酸化アルミニウムの含有量の下限値は、より好ましくは１１質量％以上、さらに好ましくは１２質量％以上である。一方、水酸化マグネシウム及び／又は水酸化アルミニウムの含有量の上限値は、好ましくは８０質量％以下、より好ましくは７５質量％以下、さらに好ましくは７０質量％以下である。
【００６２】
半導体封止材料が無機充填材を含有する場合、半導体封止材料は、熱硬化性樹脂と無機充填材との接着性を向上させるため、シランカップリング剤を更に含有してもよい。シランカップリング剤としては、特に限定されないが、例えば、３−グリシドキシプロピルトリメトキシシランが挙げられる。
【００６３】
半導体封止材料は、腐食性イオンを除去するため、イオン捕捉剤を更に含有してもよい。イオン捕捉剤は、無機イオン交換体とも呼ばれる。
【００６４】
半導体封止材料は、封止部３を着色するため、顔料を更に含有してもよい。顔料としては、特に限定されないが、例えば、カーボンブラックが挙げられる。
【００６５】
好ましくは、半導体封止材料の硬化物の２６０℃での曲げ弾性率は０．１ＧＰａ以上０．９ＧＰａ以下の範囲内である。これにより、半導体装置１の反りを更に低減することができる。特にＭＡＰにより半導体装置１を製造する場合には、個片化前の集合基板１００の反りを低減することができる。集合基板１００の反りを低減することで、その後の集合基板１００に対する各種の処理を円滑に進めることが可能である。
【００６６】
好ましくは、半導体封止材料の硬化物の成形収縮率は０．３５％以上１．３％以下の範囲内である。これにより、半導体装置１の反りを更に低減することができる。
【００６７】
成形収縮率の下限値は、より好ましくは０．３８％以上、さらに好ましくは０．４０％以上である。一方、成形収縮率の上限値は、より好ましくは１．２８％以下、さらに好ましくは１．２６％以下である。
【００６８】
（３）変形例
上記実施形態では、第１半導体装置１１としてＦＣ−ＣＳＰを例示し、第２半導体装置１２としてＷＬＰを例示したが、これらには限定されない。他の半導体装置として、ＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）のようなモジュールタイプの半導体装置、及びワイヤ接続とフリップチップ接合とが併用されたハイブリッドタイプの半導体装置などが挙げられる。
【００６９】
上記実施形態では、第３半導体装置１３をＭＡＰにより製造しているが、第１半導体装置１１及び第２半導体装置１２もＭＡＰにより製造可能である。
【００７０】
（４）まとめ
上記実施形態から明らかなように、本開示は、下記の態様を含む。なお、以下では、実施形態との対応関係を明示するためだけに、符号を括弧付きで付している。
【００７１】
第１の態様に係る半導体封止材料は、半導体装置（１）の製造に用いられる。前記半導体装置（１）は、半導体チップ（２）と、封止部（３）と、を備える。前記封止部（３）は、前記半導体封止材料の硬化物で形成される。前記封止部（３）は、前記半導体チップ（２）を封止する。前記半導体封止材料の下記式（１）で求められるストレスインデックス（ＳＩ）が８５００以上である。半導体チップ（２）の体積をＶｃとする。半導体チップ（２）及び封止部（３）の合計体積をＶａとする。ＶｃとＶａとが下記式（２）を満たす。
【００７２】
【数７】
2020170847.tif 000009
【００７３】
式（１）中、Ｅ’（Ｔ）は貯蔵弾性率、ＣＴＥ（Ｔ）は熱膨張率、Ｍｏｌｄ  ｔｅｍｐ．は成形温度を示す。
【００７４】
【数８】
2020170847.tif 000010
【００７５】
この態様によれば、半導体装置（１）の反りを低減することができる。
【００７６】
第２の態様に係る半導体封止材料では、第１の態様において、前記半導体封止材料の硬化物の２６０℃での曲げ弾性率が０．１ＧＰａ以上０．９ＧＰａ以下の範囲内である。
【００７７】
この態様によれば、半導体装置（１）の反りを更に低減することができる。特にＭＡＰにより半導体装置（１）を製造する場合には、個片化前の集合基板（１００）の反りを低減することができる。
【００７８】
第３の態様に係る半導体封止材料では、第１又は２の態様において、前記半導体封止材料の硬化物の成形収縮率が０．３５％以上１．３％以下の範囲内である。
【００７９】
この態様によれば、半導体装置（１）の反りを更に低減することができる。
【００８０】
第４の態様に係る半導体封止材料は、第１〜３のいずれかの態様において、無機充填材を含有する。前記無機充填材の含有量は、前記半導体封止材料の全質量に対して、５５質量％以上８５質量％以下の範囲内である。
【００８１】
この態様によれば、半導体装置（１）の反りを更に低減することができる。
【００８２】
第５の態様に係る半導体封止材料では、第４の態様において、前記無機充填材は、水酸化マグネシウム及び／又は水酸化アルミニウムを含む。前記水酸化マグネシウム及び／又は水酸化アルミニウムの含有量は、前記半導体封止材料の全質量に対して、１０質量％以上である。
【００８３】
この態様によれば、半導体装置（１）の反りを更に低減することができる。
【００８４】
第６の態様に係る半導体装置（１）は、半導体チップ（２）と、前記半導体チップ（２）を封止する封止部（３）と、を備える。前記封止部（３）が第１〜５のいずれかの態様に係る半導体封止材料の硬化物で形成されている。
【００８５】
この態様によれば、半導体装置（１）の反りを低減することができる。
【実施例】
【００８６】
以下、本開示を実施例によって具体的に説明する。ただし、本開示は、以下の実施例に限定されない。【００８７】
１．半導体封止材料
表１中の「組成」の欄に示す成分を配合して半導体封止材料を得た。なお、表１に示す成分の詳細は、以下のとおりである。【００８８】
・エポキシ樹脂１：日本化薬株式会社製、ビフェニル型エポキシ樹脂、「ＮＣ−３０００」、エポキシ当量２６５〜２８５ｇ／ｅｑ
・エポキシ樹脂２：日本化薬株式会社製、トリスフェノールメタン型エポキシ樹脂、「ＥＰＰＮ−５０１ＨＹ」、エポキシ当量１６３〜１７５ｇ／ｅｑ
・エポキシ樹脂３：三菱ケミカル株式会社製、ビフェニル型エポキシ樹脂、「ＹＸ４０００」、エポキシ当量１８０〜１９２ｇ／ｅｑ。【００８９】
・フェノール樹脂１：明和化成株式会社製、「ＭＥＨＣ−７８５１」、ＯＨ当量２０１〜２２０ｇ／ｅｑ
・フェノール樹脂２：明和化成株式会社製、「ＭＥＨＣ−７８００−Ｍ」ＯＨ当量１６７〜１８０ｇ／ｅｑ。【００９０】
・無機充填材１：デンカ株式会社、「ＦＢ−５ＳＤＣ」、平均粒子径（ｄ５０）４．１μｍ、シリカ
・無機充填材２：協和化学工業株式会社、「ＫＩＳＵＭＡ  ８ＳＮ」、平均粒子径１．４８μｍ、水酸化マグネシウム。【００９１】
・顔料：三菱ケミカル株式会社製、カーボンブラック、「ＭＡ６００」、粒子径２０ｎｍ（算術平均径）
・イオントラップ剤：東亞合成株式会社製、「ＩＸＥ−７００Ｆ」（Ｍｇ、Ａｌ系）
・硬化促進剤：北興化学工業株式会社製、トリフェニルホスフィン、「ホクコーＴＰＰ」
・シランカップリング剤：信越化学工業株式会社製、３−グリシドキシプロピルトリメトキシシラン、「ＫＢＭ−４０３」。【００９２】
２．物性
（１）ストレスインデックス
（ＤＭＡ）
半導体封止材料で作製した試験片（寸法：５ｍｍ×５０ｍｍ×１ｍｍ）を２５℃から２８０℃まで５℃／分で昇温させ、熱機械分析装置（株式会社日立ハイテクサイエンス、「ＤＭＡ７１００」）にて周波数１０Ｈｚで試験片の貯蔵弾性率（Ｅ’（Ｔ））（単位はＧＰａ）を測定した。２５℃から５℃刻みで貯蔵弾性率（Ｅ’（Ｔ））の測定値を得た。【００９３】
（ＴＭＡ）
半導体封止材料で作製した試験片（寸法：φ５ｍｍ×１ｍｍ）を２５℃から２８０℃まで５℃／分で昇温させ、熱機械分析装置（株式会社日立ハイテクサイエンス、「ＴＭＡ７１００」）にて荷重−１ｇで試験片の熱膨張率（ＣＴＥ（Ｔ））（単位はｐｐｍ／℃）を測定した。２５℃から５℃刻みで熱膨張率（ＣＴＥ（Ｔ））の測定値を得た。【００９４】
（計算）
ストレスインデックス（ＳＩ）を計算するにあたっては、３５℃から１７５℃（成形温度）までの貯蔵弾性率（Ｅ’（Ｔ））（ＧＰａ）及び熱膨張率（ＣＴＥ（Ｔ））（ｐｐｍ／℃）の測定値を用いた。同一温度について、貯蔵弾性率（Ｅ’（Ｔ））の測定値と、熱膨張率（ＣＴＥ（Ｔ））の測定値とを掛け合わせて乗算値を得た。これらの乗算値を積算することによって、ストレスインデックス（ＳＩ）を求めた。なお、既述のとおり、ストレスインデックス（ＳＩ）は、評価指標であるため、特に単位は存在しない。【００９５】
（２）曲げ弾性率
半導体封止材料で作製した試験片（寸法：８０ｍｍ×１０ｍｍ×４ｍｍ）の２６０℃での曲げ弾性率を、精密万能試験機オートグラフ（株式会社島津製作所製、「ＡＧ−ＩＳ」）を用いて、支点間距離６４ｍｍ、及び試験速度２ｍｍ／ｍｉｎの条件にて測定した。【００９６】
（３）成形収縮率
半導体封止材料を用いてトランスファー成形により試験片を作製した。成形条件は、金型の直径８０ｍｍ、金型温度１７５℃、注入圧力６．９ＭＰａ、成形時間１５０秒である。得られた試験片の直径を測定して、金型の直径に対する試験片の寸法により、成形収縮率を算出した。【００９７】
３．評価
（１）集合基板
図３に示すような集合基板１００を製造した。すなわち、１つの基板５の片面において、複数（４個×１６個）の半導体チップ２を製品領域ごとに搭載し、これらの半導体チップ２を半導体封止材料により一括封止して集合基板１００を得た。一括封止は、モールディング装置（ＴＯＷＡ株式会社製、「ＦＦＴ」）を用いて行った。その他の詳細は、以下のとおりである。【００９８】
・基板：ＥＴＳ、コアレス、３層（各層の残銅率５５％、７０％、及び６０％）
・基板の長さ（ＦＳ２）：２２０．０ｍｍ
・基板の幅（ＦＳ１）：６０．０ｍｍ
・基板の厚さ（ＳＴ）：１１０μｍ
・半導体チップの長さ：１２．４ｍｍ
・半導体チップの幅：１０．９ｍｍ
・半導体チップの厚さ（ＤＴ）：１５０μｍ
・複数の半導体チップの体積占有率：４２．０体積％
・ダイアタッチフィルムの厚さ：１５μｍ
・封止部の長さ（ＭＡ２）：２１３．６ｍｍ
・封止部の幅（ＭＡ１）：５３．６ｍｍ
・封止部の厚さ（ＭＴ）：２７０μｍ
・集合基板の厚さ（ＰＴ）：３８０μｍ。【００９９】
（２）個片化前の反り
集合基板１００に対して１７５℃、６時間のポストキュアを行い、さらにリフロー炉にて１６０℃から２００℃までの温度領域が１分３０秒、最高到達温度が２６０℃、１０秒となるように加熱した。その後、集合基板１００を平坦な面上に起き、四隅の持ち上がり量を定規で測定し、これらの平均値を個片化前の反り量とした。ただし、表１では、実施例１〜５及び比較例２の個片化前の反り量は、比較例１の個片化前の反り量を１００％（Ｒｅｆ）としたときの相対値で表示している。【０１００】
（３）個片化後の反り
集合基板１００を個片化して、図４に示すような第３半導体装置１３を６４個得た。第３半導体装置１３の２５℃から２６０℃までの温度領域のコプラナリティーを、３Ｄ加熱表面形状測定装置（ＡＫＲＯＭＥＴＲＩＸ社製、サーモレイ、「ＰＳ２００」）を用いて測定し、これらの平均値を個片化後の反り量とした。ただし、表１では、実施例１〜５及び比較例２の個片化前の反り量は、比較例１の個片化前の反り量を１００％（Ｒｅｆ）としたときの相対値で表示している。なお、第３半導体装置１３のその他の詳細は、以下のとおりである。【０１０１】
半導体チップの体積占有率：５１．９体積％
第３半導体装置の長さ：１２．８ｍｍ
第３半導体装置の幅：１１．３ｍｍ
第３半導体装置の厚さ（ＰＴ）：２７０μｍ。【０１０２】
【表１】
2020170847.tif 000011
【０１０３】
表１から、比較例１、２に比べて、実施例１〜５では、ストレスインデックス（ＳＩ）がいずれも８５００以上であるので、個片化前後の反りが低減されていることが確認される。なお、個片化前後の反りは、いずれもクライ反りである。
【符号の説明】
【０１０４】
１  半導体装置
２  半導体チップ
３  封止部
【図１】
2020170847.tif 000016
【図２】
2020170847.tif 000017
【図３】
2020170847.tif 000018
【図４】
2020170847.tif 000019
【国際調査報告】
2020170847.tif 000020
2020170847.tif 000021
2020170847.tif 000022
2020170847.tif 000023