(57)【要約】  アドレスイベントを検出する固体撮像素子において、回路規模を削減することを目的とする。  固体撮像素子は、複数の光電変換素子と信号供給部と検出部とを具備する。この固体撮像素子において、複数の光電変換素子の各々が入射光を光電変換して第１の電気信号を生成する。また、固体撮像素子において、検出部は、複数の光電変換素子のそれぞれの第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する。
2019146527.tif 000002
【特許請求の範囲】
【請求項１】
各々が入射光を光電変換して第１の電気信号を生成する複数の光電変換素子と、
前記複数の光電変換素子のそれぞれの前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と
を具備する固体撮像素子。
【請求項２】
所定の制御信号に従って前記複数の光電変換素子のそれぞれの前記第１の電気信号を接続ノードに供給する信号供給部をさらに具備し、
前記検出部は、前記接続ノードに供給された前記第１の電気信号の変化量が前記所定の閾値を超えたか否かを検出する
請求項１記載の固体撮像素子。
【請求項３】
前記光電変換素子から生成される第２の電気信号に応じた画素信号を生成する画素信号生成部をさらに具備し、
前記信号供給部は、前記変化量が前記所定の閾値を超えた場合には前記複数の光電変換素子のそれぞれの前記第２の電気信号を順に選択して前記画素信号生成部に供給する
請求項２記載の固体撮像素子。
【請求項４】
前記接続ノードは、Ｎ（Ｎは、２以上の整数）個の前記光電変換素子と接続され、  前記画素信号生成部は、Ｍ（Ｍは、Ｎ未満の整数）個の前記光電変換素子のうち選択信号に従って選択された素子の前記第２の電気信号に応じた電圧の信号を前記画素信号として生成する
請求項３記載の固体撮像素子。
【請求項５】
前記画素信号生成部は、
浮遊拡散層を初期化するリセットトランジスタと、
前記浮遊拡散層の電圧の信号を増幅する増幅トランジスタと、
前記増幅された信号を選択信号に従って前記画素信号として出力する選択トランジスタとを備え、
前記検出部は、
前記第１の電気信号を当該第１の電気信号の対数の電圧信号に変換する複数のＮ型トランジスタと、
前記複数のＮ型トランジスタに定電流を供給するＰ型トランジスタと
を備える
請求項３記載の固体撮像素子。
【請求項６】
前記複数の光電変換素子は、受光チップに配置され、
前記検出部および前記画素信号生成部は、前記受光チップに積層された検出チップに配置される
請求項５記載の固体撮像素子。
【請求項７】
前記複数の光電変換素子と前記リセットトランジスタとは、受光チップに配置され、
前記検出部、前記増幅トランジスタおよび前記選択トランジスタは、前記受光チップに積層された検出チップに配置される
請求項５記載の固体撮像素子。
【請求項８】
前記複数の光電変換素子と前記リセットトランジスタと前記複数のＮ型トランジスタとは、受光チップに配置され、
前記増幅トランジスタ、前記選択トランジスタおよび前記Ｐ型トランジスタは、前記受光チップに積層された検出チップに配置される
請求項５記載の固体撮像素子。
【請求項９】
前記複数の光電変換素子と前記画素信号生成部と前記複数のＮ型トランジスタとは、受光チップに配置され、
前記Ｐ型トランジスタは、前記受光チップに積層された検出チップに配置される
請求項５記載の固体撮像素子。
【請求項１０】
所定の制御信号に従って前記複数の光電変換素子のそれぞれの前記第１の電気信号を接続ノードに供給する信号供給部をさらに具備し、
前記検出部は、前記第１の電気信号に応じた画素信号をさらに出力し、
前記信号供給部は、前記変化量が前記所定の閾値を超えた場合には前記複数の光電変換素子のそれぞれの前記第１の電気信号を順に選択して前記接続ノードに供給し、
前記検出部は、
前記第１の電気信号を当該第１の電気信号の対数の電圧信号に変換する第１および第２のＮ型トランジスタと、
前記第１および第２のＮ型トランジスタに定電流を供給するＰ型トランジスタと
を備える
請求項１記載の固体撮像素子。
【請求項１１】
前記画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
前記複数の光電変換素子と前記信号供給部と前記第１および第２のＮ型トランジスタとは、受光チップに配置され、
前記Ｐ型トランジスタおよび前記アナログデジタル変換器の少なくとも一部は、前記受光チップに積層された検出チップに配置される
請求項１０記載の固体撮像素子。
【請求項１２】
前記アナログデジタル変換器は、
前記画素信号が入力される信号側トランジスタと、
所定の参照信号が入力される参照側トランジスタと、
前記信号側トランジスタおよび参照側トランジスタに接続された定電流源と、
前記画素信号と前記所定の参照信号との差を増幅して出力するカレントミラー回路と
を備え、
前記複数の光電変換素子と前記信号供給部と前記第１および第２のＮ型トランジスタと前記信号側トランジスタと前記参照側トランジスタと前記定電流源とは、受光チップに配置され、
前記Ｐ型トランジスタおよび前記カレントミラー回路は、前記受光チップに積層された検出チップに配置される
請求項１１記載の固体撮像素子。
【請求項１３】
前記光電変換素子と前記検出部とに接続される接続ノードと、
前記複数の光電変換素子のそれぞれについて、光電流を当該光電流の対数の電圧信号に変換する電流電圧変換部と前記電圧信号を補正して出力するバッファと前記バッファおよび前記接続ノードの間に挿入されたコンデンサと所定の制御信号に従って前記複数の光電変換素子のそれぞれの電気信号を前記電流電圧変換部、前記バッファおよび前記コンデンサを介して前記接続ノードに供給する信号処理部とをさらに具備し、
前記電気信号は、前記光電流および前記電圧信号を含む
請求項１記載の固体撮像素子。
【請求項１４】
画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
所定方向に配列された所定数の前記電流電圧変換部のそれぞれは、前記光電流に応じた電圧の信号を前記画素信号としてさらに生成し、前記アナログデジタル変換器に出力する
請求項１３記載の固体撮像素子。
【請求項１５】
前記複数の光電変換素子のそれぞれについて、画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
前記電流電圧変換部のそれぞれは、前記光電流に応じた電圧の信号を前記画素信号としてさらに生成し、前記アナログデジタル変換器に出力する
請求項１３記載の固体撮像素子。
【請求項１６】
入射光を光電変換して電気信号を生成する光電変換素子と、
所定の制御信号に従って前記電気信号を接続ノードおよび浮遊拡散層のいずれかに供給する信号供給部と、
前記接続ノードに供給された前記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記浮遊拡散層に供給された前記電気信号に応じた電圧信号を画素信号として生成する画素信号生成部と
を具備する固体撮像素子。
【請求項１７】
前記信号供給部は、
所定の制御信号に従って前記電気信号を前記接続ノードに供給する第１のトランジスタと、
所定の制御信号に従って前記電気信号を浮遊拡散層に供給する第２のトランジスタとを含み、
前記画素信号生成部は、複数の画素のそれぞれに配置され、
前記第１のトランジスタおよび前記検出部は、前記複数の画素のうち検出対象の画素に配置される
請求項１６記載の固体撮像素子。
【請求項１８】
各々が入射光を光電変換して電気信号を生成する複数の光電変換素子と、
所定の制御信号に従って前記複数の光電変換素子のそれぞれの前記電気信号を接続ノードに供給する信号供給部と、
前記接続ノードに供給された前記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記検出信号を記録する記録部と
を具備する撮像装置。
【請求項１９】
所定の制御信号に従って、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子のそれぞれの前記電気信号を接続ノードに供給する信号供給手順と、
前記接続ノードに供給された前記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出手順と
を具備する固体撮像素子の制御方法。
【請求項２０】
第１の電気信号を生成する第１の光電変換素子と、
第２の電気信号を生成する第２の光電変換素子と、
少なくとも前記第１の電気信号の変化量と前記第２の電気信号の変化量のうちどちらかが所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記第１光電変換素子と前記第２の光電変換素子と前記検出部に接続される接続ノードと
を具備する固体撮像素子。
【請求項２１】
第１の制御信号に従って前記第１の電気信号を前記接続ノードに供給する第１のトランジスタと、
第２の制御信号に従って前記第２の電気信号を前記接続ノードに供給する第２のトランジスタとをさらに具備し、
前記検出部は、前記接続ノードに供給された前記第１および第２の電気信号のいずれかの変化量が前記所定の閾値を超えたか否かを検出する
請求項２０記載の固体撮像素子。
【請求項２２】
前記第１の光電変換素子が生成する第３の電気信号に応じて第１の画素信号を生成し、前記第２の光電変換素子が生成する第４の電気信号に応じて第２の画素信号を生成する画素信号生成ユニットと、
前記第１の光電変換素子と前記画素信号生成ユニットとに接続された第３のトランジスタと、
前記第２の光電変換素子と前記画素信号生成ユニットとに接続された第４のトランジスタとをさらに具備し、
前記第３のトランジスタは、前記第１の電気信号の変化量が前記所定の閾値を超えた場合に前記第３の電気信号を前記画素信号生成ユニットに供給し、
前記第４のトランジスタは、前記第２の電気信号の変化量が前記所定の閾値を超えた場合に前記第４の電気信号を前記画素信号生成ユニットに供給する
請求項２１記載の固体撮像素子。
【請求項２３】
前記画素信号生成ユニットは、
前記第１の光電変換素子が生成する前記第３の電気信号に応じて第１の画素信号を生成する第１の画素信号生成部と、
前記第２の光電変換素子が生成する前記第４の電気信号に応じて第２の画素信号を生成する第２の画素信号生成部とを含み、
前記第３のトランジスタは、前記第１の電気信号の変化量が前記所定の閾値を超えた場合に前記第３の電気信号を前記第１の前記画素信号生成部に供給し、
前記第４のトランジスタは、前記第２の電気信号の変化量が前記所定の閾値を超えた場合に前記第４の電気信号を前記第２の前記画素信号生成部に供給する
請求項２２記載の固体撮像素子。
【請求項２４】
第５の電気信号と第６の電気信号を生成する第３の光電変換素子と、
第３の制御信号に従って前記第５の光電変換素子の電気信号を前記接続ノードに供給する第５のトランジスタと
前記第６の電気信号に応じて第３の画素信号を生成する第２の画素信号生成ユニット
をさらに備え、
前記第６のトランジスタは、前記第５の電気信号の変化量が前記所定の閾値を超えた場合に前記第６の電気信号を前記第２の画素信号生成部ユニットに供給する
請求項２２に記載の個体撮像素子。
【請求項２５】
前記画素信号生成ユニットは、
浮遊拡散層を初期化するリセットトランジスタと、
前記浮遊拡散層の電圧の信号を増幅する増幅トランジスタと、
前記増幅された信号を選択信号に従って前記第１または第２の画素信号として出力する選択トランジスタ
とを備え、
前記検出部は、
光電流を当該光電流の対数の電圧信号に変換する複数のＮ型トランジスタと、
前記複数のＮ型トランジスタに定電流を供給するＰ型トランジスタと
を備える
請求項２２記載の固体撮像素子。
【請求項２６】
前記第１の電気信号は、第１の光電流を含み、
前記第２の電気信号は、第２の光電流を含み、
前記第１の光電変換素子と前記第２の光電変換素子と前記検出部とに接続される接続ノードと、
前記第１の光電流と前記第２の光電流のうち少なくとも１つを当該光電流の対数の電圧信号に変換する第１の電流電圧変換部と、
前記電圧信号を補正して出力するバッファと、
前記バッファおよび前記接続ノードの間に挿入されたコンデンサと、
所定の制御信号に従って前記第１の電気信号と前記第２の電気信号のうち少なくとも１つを前記電流電圧変換部、前記バッファおよび前記コンデンサを介して前記接続ノードに供給する信号処理部とをさらに具備し、
前記第１の光電変換素子は、前記第１の光電流を生成し、
前記第２の光電変換素子は、前記第２の光電流を生成する
請求項２０記載の固体撮像素子。
【請求項２７】
前記第１の電流電圧変換部と前記第２の電流電圧変換部とに接続されたアナログデジタル変換器をさらに備え、
前記第１の電流電圧変換部は、前記第１の光電流に応じた電圧の信号を第１の画素信号としてさらに生成し、前記アナログデジタル変換器に出力し、
前記第２の電流電圧変換部は、前記第２の光電流に応じた電圧の信号を第２の画素信号としてさらに生成し、前記アナログデジタル変換器に出力する
請求項２６記載の固体撮像素子。
【請求項２８】
第１の画素信号を第１のデジタル信号に変換する第１のアナログデジタル変換器と、第２の画素信号を第２のデジタル信号に変換する第２のアナログデジタル変換器をさらに具備し、
前記第１の電流電圧変換部は、前記第１の光電流に応じた電圧の信号を前記第１の画素信号としてさらに生成し、前記第１のアナログデジタル変換器に出力し、
前記第２の電流電圧変換部は、前記第２の光電流に応じた電圧の信号を前記第２の画素信号としてさらに生成し、前記第２のアナログデジタル変換器に出力する
請求項２６記載の固体撮像素子。
【請求項２９】
入射光を光電変換して第１の電気信号および第２の電気信号を生成する第１の光電変換素子と、
第１の制御信号に従って前記第１の電気信号を接続ノードに供給する第１の信号供給部と、
第２の制御信号に従って前記第２の電気信号を第１の浮遊拡散層に供給する第２の信号供給部と、
前記接続ノードに供給された前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記第１の浮遊拡散層に供給された前記第２の電気信号に応じた第１の画素信号を生成する第１の画素信号生成部と
を具備する固体撮像素子。
【請求項３０】
入射光を光電変換して第３の電気信号を生成する第２の光電変換素子と、
第３の制御信号に従って第２の浮遊拡散層に供給する第３のトランジスタと、
前記第２の浮遊拡散層に供給された前記第３の電気信号に応じた電圧信号を第２の画素信号として生成する第２の画素信号生成部と
をさらに具備する
請求項２９に記載の固体撮像素子。
【請求項３１】
入射光を光電変換して第１の電気信号を生成する第１の光電変換素子と、
前記入射光を光電変換して第２の電気信号を生成する第２の光電変換素子と、
第１の制御信号に従って前記第１の記電気信号を接続ノードに供給する第１の信号供給部と、
第２の制御信号に従って前記第２の記電気信号を前記接続ノードに供給する第２の信号供給部と、
前記接続ノードに供給された電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記検出信号を記録する記録部と
を具備する撮像装置。
【請求項３２】
第１の制御信号に従って、第１の光電変換素子が入射光を光電変換して生成した第１の電気信号を接続ノードに供給し、第２の制御信号に従って、第２の光電変換素子が入射光を光電変換して生成した第２の電気信号を前記接続ノードに供給する信号供給手順と、
前記接続ノードに供給された電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出手順と
を具備する固体撮像素子の制御方法。
【請求項３３】
入射光を光電変換して第１および第２の電気信号を生成する第１の光電変換素子と、
入射光を光電変換して第３および第４の電気信号を生成する第２の光電変換素子と、
前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する第１の検出部と、
前記第３の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する第２の検出部と、
第１の制御信号に従って前記第１の電気信号を前記第１の検出部に供給する第１のトランジスタと、
第２の制御信号に従って前記第３の電気信号を前記第２の検出部に供給する第２のトランジスタと、
前記第２および第４の画素信号のいずれかに応じた画素信号を生成する画素信号生成部と、
第３の制御信号に従って前記第２の電気信号を前記画素信号生成部に供給する第３のトランジスタと、
第４の制御信号に従って前記第４の電気信号を前記画素信号生成部に供給する第４のトランジスタと
を具備する固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、入射光の光量を閾値と比較する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１７−５３５９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。しかしながら、アドレスイベントの検出回路は、同期型における画素回路よりもトランジスタなどの素子数が多く、そのような回路を画素毎に設けると、回路規模が同期型と比較して増大してしまうという問題がある。【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントを検出する固体撮像素子において、回路規模を削減することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、各々が入射光を光電変換して第１の電気信号を生成する複数の光電変換素子と、上記複数の光電変換素子のそれぞれの上記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部とを具備する固体撮像素子、および、その制御方法である。これにより、複数の光電変換素子からの電気信号の変化量が閾値を超えたか否かを検出した検出結果が出力されるという作用をもたらす。【０００７】
また、この第１の側面において、所定の制御信号に従って上記複数の光電変換素子のそれぞれの前記第１の電気信号を接続ノードに供給する信号供給部をさらに具備し、上記検出部は、上記接続ノードに供給された上記第１の電気信号の変化量が上記所定の閾値を超えたか否かを検出してもよい。これにより、信号供給部により接続ノードに供給された電気信号の変化量が閾値を超えたか否かを検出した検出結果が出力されるという作用をもたらす。【０００８】
また、この第１の側面において、上記光電変換素子から生成される第２の電気信号に応じた画素信号を生成する画素信号生成部をさらに具備し、上記信号供給部は、上記変化量が上記所定の閾値を超えた場合には上記複数の光電変換素子のそれぞれの上記第２の電気信号を順に選択して上記画素信号生成部に供給してもよい。これにより、変化量が閾値を超えた場合に画素信号が順に生成されるという作用をもたらす。【０００９】
また、この第１の側面において、上記接続ノードは、Ｎ（Ｎは、２以上の整数）個の上記光電変換素子と接続され、上記画素信号生成部は、Ｍ（Ｍは、Ｎ未満の整数）個の上記光電変換素子のうち選択信号に従って選択された素子の上記第２の電気信号に応じた電圧の信号を上記画素信号として生成してもよい。これにより、Ｎ個の光電変換素子からの電気信号の変化量が閾値を超えたか否かが検出され、Ｍ個の光電変換素子のうち選択された素子の光電流から画素信号が生成されるという作用をもたらす。【００１０】
また、この第１の側面において、上記画素信号生成部は、浮遊拡散層を初期化するリセットトランジスタと、上記浮遊拡散層の電圧の信号を増幅する増幅トランジスタと、上記増幅された信号を選択信号に従って上記画素信号として出力する選択トランジスタとを備え、上記検出部は、上記第１の電気信号を当該第１の電気信号の対数の電圧信号に変換する複数のＮ型トランジスタと、上記複数のＮ型トランジスタに定電流を供給するＰ型トランジスタとを備えてもよい。これにより、トランジスタが配置された画素信号生成部および検出部により、画素信号の生成と検出とが行われるという作用をもたらす。【００１１】
また、この第１の側面において、上記複数の光電変換素子は、受光チップに配置され、上記検出部および上記画素信号生成部は、上記受光チップに積層された検出チップに配置されてもよい。これにより、受光面積が大きくなるという作用をもたらす。【００１２】
また、この第１の側面において、上記複数の光電変換素子と上記リセットトランジスタとは、受光チップに配置され、上記検出部、上記増幅トランジスタおよび上記選択トランジスタは、上記受光チップに積層された検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。【００１３】
また、この第１の側面において、上記複数の光電変換素子と上記リセットトランジスタと上記複数のＮ型トランジスタとは、受光チップに配置され、上記増幅トランジスタ、上記選択トランジスタおよび上記Ｐ型トランジスタは、上記受光チップに積層された検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。【００１４】
また、この第１の側面において、上記複数の光電変換素子と上記画素信号生成部と上記複数のＮ型トランジスタとは、受光チップに配置され、上記Ｐ型トランジスタは、上記受光チップに積層された検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。【００１５】
また、この第１の側面において、所定の制御信号に従って上記複数の光電変換素子のそれぞれの上記第１の電気信号を接続ノードに供給する信号供給部をさらに具備し、上記検出部は、上記第１の電気信号に応じた画素信号をさらに出力し、上記信号供給部は、上記変化量が上記所定の閾値を超えた場合には上記複数の光電変換素子のそれぞれの上記第１の電気信号を順に選択して上記接続ノードに供給し、上記検出部は、上記第１の電気信号を当該第１の電気信号の対数の電圧信号に変換する第１および第２のＮ型トランジスタと、上記第１および第２のＮ型トランジスタに定電流を供給するＰ型トランジスタとを備えてもよい。これにより、変化量が閾値を超えた場合に画素信号が順に生成されるという作用をもたらす。【００１６】
また、この第１の側面において、上記画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、上記複数の光電変換素子と上記信号供給部と上記第１および第２のＮ型トランジスタとは、受光チップに配置され、上記Ｐ型トランジスタおよび上記アナログデジタル変換器の少なくとも一部は、上記受光チップに積層された検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。【００１７】
また、この第１の側面において、上記アナログデジタル変換器は、上記画素信号が入力される信号側トランジスタと、所定の参照信号が入力される参照側トランジスタと、上記信号側トランジスタおよび参照側トランジスタに接続された定電流源と、上記画素信号と上記所定の参照信号との差を増幅して出力するカレントミラー回路とを備え、上記複数の光電変換素子と上記信号供給部と上記第１および第２のＮ型トランジスタと上記信号側トランジスタと上記参照側トランジスタと上記定電流源とは、受光チップに配置され、上記Ｐ型トランジスタおよび上記カレントミラー回路は、上記受光チップに積層された検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。【００１８】
また、この第１の側面において、上記光電変換素子と上記検出部とに接続される接続ノードと、上記複数の光電変換素子のそれぞれについて、光電流を当該光電流の対数の電圧信号に変換する電流電圧変換部と上記電圧信号を補正して出力するバッファと上記バッファおよび上記接続ノードの間に挿入されたコンデンサと所定の制御信号に従って上記複数の光電変換素子のそれぞれの電気信号を上記電流電圧変換部、上記バッファおよび上記コンデンサを介して上記接続ノードに供給する信号処理部とをさらに具備し、上記電気信号は、上記光電流および上記電圧信号を含んでもよい。これにより、光電流の対数の電圧信号が接続ノードに供給されるという作用をもたらす。【００１９】
また、この第１の側面において、画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、所定方向に配列された所定数の上記電流電圧変換部のそれぞれは、上記光電流に応じた電圧の信号を上記画素信号としてさらに生成し、上記アナログデジタル変換器に出力してもよい。これにより、所定数の画素のそれぞれの画素信号が順にデジタル信号に変換されるという作用をもたらす。【００２０】
また、この第１の側面において、上記複数の光電変換素子のそれぞれについて、画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、上記電流電圧変換部のそれぞれは、上記光電流に応じた電圧の信号を上記画素信号としてさらに生成し、上記アナログデジタル変換器に出力してもよい。これにより、画素ごとに画素信号がデジタル信号に変換されるという作用をもたらす。【００２１】
また、本技術の第２の側面は、入射光を光電変換して電気信号を生成する光電変換素子と、所定の制御信号に従って上記電気信号を接続ノードおよび浮遊拡散層のいずれかに供給する信号供給部と、上記接続ノードに供給された上記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、上記浮遊拡散層に供給された上記電気信号に応じた電圧信号を画素信号として生成する画素信号生成部とを具備する固体撮像素子である。これにより、画素毎に画素信号が生成され、電気信号の変化量が閾値を超えたか否かが検出される。【００２２】
また、この第２の側面において、上記信号供給部は、所定の制御信号に従って上記電気信号を上記接続ノードに供給する第１のトランジスタと、所定の制御信号に従って上記電気信号を浮遊拡散層に供給する第２のトランジスタとを含み、上記画素信号生成部は、複数の画素のそれぞれに配置され、上記第１のトランジスタおよび上記検出部は、上記複数の画素のうち検出対象の画素に配置されてもよい。これにより、回路規模が削減されるという作用をもたらす。【００２３】
また、本技術の第３の側面は、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子と、所定の制御信号に従って上記複数の光電変換素子のそれぞれの上記電気信号を接続ノードに供給する信号供給部と、上記接続ノードに供給された上記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、上記検出信号を記録する記録部とを具備する撮像装置である。これにより、複数の光電変換素子からの電気信号の変化量が閾値を超えたか否かを検出した検出結果が記録されるという作用をもたらす。【００２４】
また、本技術の第４の側面は、第１の電気信号を生成する第１の光電変換素子と、第２の電気信号を生成する第２の光電変換素子と、少なくとも上記第１の電気信号の変化量と上記第２の電気信号の変化量のうちどちらかが所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、上記第１光電変換素子と上記第２の光電変換素子と上記検出部に接続される接続ノードとを具備する固体撮像素子である。これにより、複数の光電変換素子のいずれかからの電気信号の変化量が閾値を超えたか否かの検出結果が出力されるという作用をもたらす。【００２５】
また、この第４の側面において、第１の制御信号に従って上記第１の電気信号を上記接続ノードに供給する第１のトランジスタと、第２の制御信号に従って上記第２の電気信号を上記接続ノードに供給する第２のトランジスタとをさらに具備し、上記検出部は、上記接続ノードに供給された上記第１および第２の電気信号のいずれかの変化量が上記所定の閾値を超えたか否かを検出してもよい。これにより、信号供給部により接続ノードに供給された電気信号の変化量が閾値を超えたか否かを検出した検出結果が出力されるという作用をもたらす。【００２６】
また、この第４の側面において、上記第１の光電変換素子が生成する第３の電気信号に応じて第１の画素信号を生成し、上記第２の光電変換素子が生成する第４の電気信号に応じて第２の画素信号を生成する画素信号生成ユニットと、上記第１の光電変換素子と上記画素信号生成ユニットとに接続された第３のトランジスタと、上記第２の光電変換素子と上記画素信号生成ユニットとに接続された第４のトランジスタとをさらに具備し、上記第３のトランジスタは、上記第１の電気信号の変化量が上記所定の閾値を超えた場合に上記第３の電気信号を上記画素信号生成ユニットに供給し、上記第４のトランジスタは、上記第２の電気信号の変化量が上記所定の閾値を超えた場合に上記第４の電気信号を上記画素信号生成ユニットに供給してもよい。これにより、変化量が閾値を超えた場合に画素信号が順に生成されるという作用をもたらす。【００２７】
また、この第４の側面において、上記画素信号生成ユニットは、上記第１の光電変換素子が生成する上記第３の電気信号に応じて第１の画素信号を生成する第１の画素信号生成部と、上記第２の光電変換素子が生成する上記第４の電気信号に応じて第２の画素信号を生成する第２の画素信号生成部とを含み、上記第３のトランジスタは、上記第１の電気信号の変化量が上記所定の閾値を超えた場合に上記第３の電気信号を上記第１の上記画素信号生成部に供給し、上記第４のトランジスタは、上記第２の電気信号の変化量が上記所定の閾値を超えた場合に上記第４の電気信号を上記第２の上記画素信号生成部に供給してもよい。これにより、変化量が閾値を超えた場合に画素信号が順に生成されるという作用をもたらす。【００２８】
また、この第４の側面において、第５の電気信号と第６の電気信号を生成する第３の光電変換素子と、第３の制御信号に従って上記第５の光電変換素子の電気信号を上記接続ノードに供給する第５のトランジスタと上記第６の電気信号に応じて第３の画素信号を生成する第２の画素信号生成ユニットをさらに備え、上記第６のトランジスタは、上記第５の電気信号の変化量が上記所定の閾値を超えた場合に上記第６の電気信号を上記第２の画素信号生成部ユニットに供給してもよい。これにより、複数の画素信号生成ユニットにより画素信号が順に生成されるという作用をもたらす。【００２９】
また、この第４の側面において、上記画素信号生成ユニットは、浮遊拡散層を初期化するリセットトランジスタと、上記浮遊拡散層の電圧の信号を増幅する増幅トランジスタと、上記増幅された信号を選択信号に従って上記第１または第２の画素信号として出力する選択トランジスタとを備え、上記検出部は、光電流を当該光電流の対数の電圧信号に変換する複数のＮ型トランジスタと、上記複数のＮ型トランジスタに定電流を供給するＰ型トランジスタとを備えてもよい。これにより、変化量が閾値を超えた場合に画素信号が順に生成されるという作用をもたらす。【００３０】
また、この第４の側面において、上記第１の電気信号は、第１の光電流を含み、上記第２の電気信号は、第２の光電流を含み、上記第１の光電変換素子と上記第２の光電変換素子と上記検出部とに接続される接続ノードと、上記第１の光電流と上記第２の光電流のうち少なくとも１つを当該光電流の対数の電圧信号に変換する第１の電流電圧変換部と、上記電圧信号を補正して出力するバッファと、上記バッファおよび上記接続ノードの間に挿入されたコンデンサと、所定の制御信号に従って上記第１の電気信号と上記第２の電気信号のうち少なくとも１つを上記電流電圧変換部、上記バッファおよび上記コンデンサを介して上記接続ノードに供給する信号処理部とをさらに具備し、上記第１の光電変換素子は、上記第１の光電流を生成し、上記第２の光電変換素子は、上記第２の光電流を生成してもよい。これにより、光電流の対数の電圧信号が接続ノードに供給されるという作用をもたらす。【００３１】
また、この第４の側面において、上記第１の電流電圧変換部と上記第２の電流電圧変換部とに接続されたアナログデジタル変換器をさらに備え、上記第１の電流電圧変換部は、上記第１の光電流に応じた電圧の信号を第１の画素信号としてさらに生成し、上記アナログデジタル変換器に出力し、上記第２の電流電圧変換部は、上記第２の光電流に応じた電圧の信号を第２の画素信号としてさらに生成し、上記アナログデジタル変換器に出力してもよい。これにより、所定数の画素のそれぞれの画素信号が順にデジタル信号に変換されるという作用をもたらす。【００３２】
また、この第４の側面において、第１の画素信号を第１のデジタル信号に変換する第１のアナログデジタル変換器と、第２の画素信号を第２のデジタル信号に変換する第２のアナログデジタル変換器をさらに具備し、前記第１の電流電圧変換部は、前記第１の光電流に応じた電圧の信号を前記第１の画素信号としてさらに生成し、前記第１のアナログデジタル変換器に出力し、前記第２の電流電圧変換部は、前記第２の光電流に応じた電圧の信号を前記第２の画素信号としてさらに生成し、前記第２のアナログデジタル変換器に出力してもよい。これにより、所定数の画素のそれぞれの画素信号が順にデジタル信号に変換されるという作用をもたらす。【００３３】
また、本技術の第５の側面は、入射光を光電変換して第１の電気信号および第２の電気信号を生成する第１の光電変換素子と、第１の制御信号に従って上記第１の電気信号を接続ノードに供給する第１の信号供給部と、第２の制御信号に従って上記第２の電気信号を第１の浮遊拡散層に供給する第２の信号供給部と、上記接続ノードに供給された上記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、上記第１の浮遊拡散層に供給された上記第２の電気信号に応じた第１の画素信号を生成する第１の画素信号生成部とを具備する固体撮像素子、および、その制御方法である。これにより、接続ノードに供給された電気信号の変化量が閾値を超えたか否かを検出した検出結果が出力されるという作用をもたらす。【００３４】
また、この第５の側面において、入射光を光電変換して第３の電気信号を生成する第２の光電変換素子と、第３の制御信号に従って第２の浮遊拡散層に供給する第３のトランジスタと、上記第２の浮遊拡散層に供給された上記第３の電気信号に応じた電圧信号を第２の画素信号として生成する第２の画素信号生成部とをさらに具備してもよい。これにより、変化量が閾値を超えた場合に画素信号が順に生成されるという作用をもたらす。【００３５】
また、本技術の第６の側面は、入射光を光電変換して第１の電気信号を生成する第１の光電変換素子と、上記入射光を光電変換して第２の電気信号を生成する第２の光電変換素子と、第１の制御信号に従って上記第１の記電気信号を接続ノードに供給する第１の信号供給部と、第２の制御信号に従って上記第２の記電気信号を上記接続ノードに供給する第２の信号供給部と、上記接続ノードに供給された電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、上記検出信号を記録する記録部とを具備する撮像装置である。これにより、複数の光電変換素子からの電気信号の変化量が閾値を超えたか否かを検出した検出結果が記録されるという作用をもたらす。【００３６】
また、本技術の第７の側面は、入射光を光電変換して第１および第２の電気信号を生成する第１の光電変換素子と、入射光を光電変換して第３および第４の電気信号を生成する第２の光電変換素子と、前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する第１の検出部と、前記第３の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する第２の検出部と、第１の制御信号に従って前記第１の電気信号を前記第１の検出部に供給する第１のトランジスタと、第２の制御信号に従って前記第３の電気信号を前記第２の検出部に供給する第２のトランジスタと、前記第２および第４の画素信号のいずれかに応じた画素信号を生成する画素信号生成部と、第３の制御信号に従って前記第２の電気信号を前記画素信号生成部に供給する第３のトランジスタと、第４の制御信号に従って前記第４の電気信号を前記画素信号生成部に供給する第４のトランジスタとを具備する固体撮像素子である。これにより、複数の光電変換素子からの電気信号の変化量が閾値を超えたか否かを検出した検出結果が生成され、画素信号が生成されるという作用をもたらす。
【発明の効果】
【００３７】
本技術によれば、アドレスイベントを検出する固体撮像素子において、回路規模を削減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００３８】
【図１】本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。
【図３】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図４】本技術の第１の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図５】本技術の第１の実施の形態における画素ブロックの一構成例を示す回路図である。
【図６】本技術の第１の実施の形態におけるアドレスイベント検出部の一構成例を示すブロック図である。
【図７】本技術の第１の実施の形態における電流電圧変換部の一構成例を示す回路図である。
【図８】本技術の第１の実施の形態における減算器および量子化器の一構成例を示す回路図である。
【図９】本技術の第１の実施の形態におけるカラムＡＤＣ（Analog-to-Digital Converter）の一構成例を示すブロック図である。
【図１０】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
【図１１】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。
【図１２】本技術の第１の実施の形態の第１の変形例における画素ブロックの一構成例を示す回路図である。
【図１３】本技術の第１の実施の形態の第２の変形例における画素ブロックの一構成例を示す回路図である。
【図１４】本技術の第１の実施の形態の第３の変形例における画素ブロックの一構成例を示す回路図である。
【図１５】本技術の第２の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図１６】本技術の第２の実施の形態における受光部の一構成例を示す回路図である。
【図１７】本技術の第２の実施の形態における転送トランジスタを削減した受光部の一構成例を示す回路図である。
【図１８】本技術の第２の実施の形態における電流電圧変換部の一構成例を示す回路図である。
【図１９】本技術の第２の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
【図２０】本技術の第２の実施の形態の変形例における電流電圧変換部の一構成例を示す回路図である。
【図２１】本技術の第２の実施の形態の変形例におけるＡＤＣの一構成例を示す回路図である。
【図２２】本技術の第３の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図２３】本技術の第３の実施の形態における受光部の一構成例を示す回路図である。
【図２４】本技術の第３の実施の形態におけるアドレスイベント検出部の一構成例を示すブロック図である。
【図２５】本技術の第３の実施の形態の変形例における受光部の一構成例を示す回路図である。
【図２６】本技術の第４の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図２７】本技術の第４の実施の形態の変形例における画素アレイ部の一構成例を示すブロック図である。
【図２８】本技術の第４の実施の形態の変形例における通常画素の一構成例を示す回路図である。
【図２９】本技術の第５の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図３０】本技術の第５の実施の形態における画素ブロックの一構成例を示すブロック図である。
【図３１】本技術の第６の実施の形態における画素ブロックの一構成例を示すブロック図である。
【図３２】車両制御システムの概略的な構成例を示すブロック図である。
【図３３】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００３９】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（複数の画素がアドレスイベント検出部を共有する例）
２．第２の実施の形態（画素信号生成部を削減し、複数の画素がアドレスイベント検出部を共有する例）
３．第３の実施の形態（それぞれにコンデンサが設けられた複数の画素がアドレスイベント検出部を共有する例）
４．第４の実施の形態（画素毎にアドレスイベント検出部を配置する例）
５．第５の実施の形態（アドレスイベント検出部を共有する画素数より、画像信号生成部を共有する画素数が少ない例）
６．移動体への応用例
【００４０】
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
【００４１】
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理結果とアドレスイベントの検出信号とを示すデータを記録部１２０に信号線２０９を介して出力する。検出信号の生成方法については後述する。
【００４２】
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
【００４３】
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
【００４４】
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、駆動回路２１１、信号処理部２１２、アービタ２１３、カラムＡＤＣ２２０および画素アレイ部３００を備える。
【００４５】
画素アレイ部３００には、複数の画素が二次元格子状に配列される。また、画素アレイ部３００は、それぞれが所定数の画素からなる複数の画素ブロックに分割される。以下、水平方向に配列された画素または画素ブロックの集合を「行」と称し、行に垂直な方向に配列された画素または画素ブロックの集合を「列」と称する。
【００４６】
画素のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、画素ブロックのそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素ブロックは、リクエストをアービタに出力する。
【００４７】
駆動回路２１１は、画素のそれぞれを駆動して画素信号をカラムＡＤＣ２２０に出力させるものである。
【００４８】
アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素ブロックに送信するものである。応答を受け取った画素ブロックは、検出結果を示す検出信号を駆動回路２１１および信号処理部２１２に供給する。
【００４９】
カラムＡＤＣ２２０は、画素ブロックの列ごとに、その列からのアナログの画素信号をデジタル信号に変換するものである。このカラムＡＤＣ２２０は、デジタル信号を信号処理部２１２に供給する。
【００５０】
信号処理部２１２は、カラムＡＤＣ２２０からのデジタル信号に対し、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータと検出信号とを信号線２０９を介して記録部１２０に供給する。
【００５１】
［画素アレイ部の構成例］
図４は、本技術の第１の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。画素アレイ部３００は、複数の画素ブロック３１０に分割される。画素ブロック３１０のそれぞれには、Ｉ行×Ｊ列（ＩおよびＪは整数）に複数の画素が配列される。
【００５２】
また、画素ブロック３１０は、画素信号生成部３２０と、Ｉ行×Ｊ列の複数の受光部３３０と、アドレスイベント検出部４００とを備える。画素ブロック３１０内の複数の受光部３３０は、画素信号生成部３２０およびアドレスイベント検出部４００を共有している。そして、ある座標の受光部３３０と画素信号生成部３２０およびアドレスイベント検出部４００とからなる回路が、その座標の画素として機能する。また、画素ブロック３１０の列ごとに、垂直信号線ＶＳＬが配線される。画素ブロック３１０の列数をｍ（ｍは整数）とすると、ｍ本の垂直信号線ＶＳＬが配列される。
【００５３】
受光部３３０は、入射光を光電変換して光電流を生成するものである。この受光部３３０は、駆動回路２１１の制御に従って、画素信号生成部３２０およびアドレスイベント検出部４００のいずれかに光電流を供給する。
【００５４】
画素信号生成部３２０は、光電流に応じた電圧の信号を画素信号ＳＩＧとして生成するものである。この画素信号生成部３２０は、生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラムＡＤＣ２２０に供給する。
【００５５】
アドレスイベント検出部４００は、受光部３３０のそれぞれからの光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出するものである。このアドレスイベントは、例えば、変化量が上限の閾値を超えた旨を示すオンイベントと、その変化量が下限の閾値を下回った旨を示すオフイベントとからなる。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビットと、オフイベントの検出結果を示す１ビットからなる。なお、アドレスイベント検出部４００は、オンイベントのみを検出することもできる。
【００５６】
アドレスイベントが発生した際に、アドレスイベント検出部４００は、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答をアービタ２１３から受け取ると、アドレスイベント検出部４００は、検出信号を駆動回路２１１および信号処理部２１２に供給する。なお、アドレスイベント検出部４００は、特許請求の範囲に記載の検出部の一例である。
【００５７】
［画素ブロックの構成例］
図５は、本技術の第１の実施の形態における画素ブロック３１０の一構成例を示す回路図である。画素ブロック３１０において、画素信号生成部３２０は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４を備える。複数の受光部３３０は、接続ノード３４０を介してアドレスイベント検出部４００に共通に接続されている。
【００５８】
また、受光部３３０のそれぞれは、転送トランジスタ３３１、ＯＦＧ（OverFlow Gate）トランジスタ３３２および光電変換素子３３３を備える。画素ブロック３１０内の画素数をＮ（Ｎは整数）とすると、転送トランジスタ３３１、ＯＦＧトランジスタ３３２および光電変換素子３３３は、それぞれＮ個ずつ配置される。画素ブロック３１０内のｎ（ｎは１乃至Ｎの整数）個目の転送トランジスタ３３１には、駆動回路２１１により転送信号ＴＲＧｎが供給される。ｎ個目のＯＦＧトランジスタ３３２には、駆動回路２１１により制御信号ＯＦＧｎが供給される。
【００５９】
また、リセットトランジスタ３２１、増幅トランジスタ３２２および選択トランジスタ３２３として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。転送トランジスタ３３１およびＯＦＧトランジスタ３３２についても、同様にＮ型のＭＯＳトランジスタが用いられる。
【００６０】
また、光電変換素子３３３のそれぞれは、受光チップ２０１に配置される。光電変換素子３３３以外の素子の全ては、検出チップ２０２に配置される。
【００６１】
光電変換素子３３３は、入射光を光電変換して電荷を生成するものである。転送トランジスタ３３１は、転送信号ＴＲＧｎに従って、対応する光電変換素子３３３から浮遊拡散層３２４へ電荷を転送するものである。ＯＦＧトランジスタ３３２は、制御信号ＯＦＧｎに従って、対応する光電変換素子３３３により生成された電気信号を接続ノード３４０に供給するものである。ここで、供給される電気信号は、電荷からなる光電流である。なお、各画素の転送トランジスタ３３１およびＯＦＧトランジスタ３３２からなる回路は、特許請求の範囲に記載の信号供給部の一例である。
【００６２】
浮遊拡散層３２４は、電荷を蓄積して蓄積した電荷の量に応じた電圧を生成するものである。リセットトランジスタ３２１は、駆動回路２１１からのリセット信号に従って浮遊拡散層３２４の電荷量を初期化するものである。増幅トランジスタ３２２は、浮遊拡散層３２４の電圧を増幅するものである。選択トランジスタ３２３は、駆動回路２１１からの選択信号ＳＥＬに従って、増幅された電圧の信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラムＡＤＣ２２０へ出力するものである。
【００６３】
駆動回路２１１は、制御部１３０によりアドレスイベントの検出開始が指示されると、全ての画素のＯＦＧトランジスタ３３２を制御信号ＯＦＧｎにより駆動して光電流を供給させる。これにより、アドレスイベント検出部４００には、画素ブロック３１０内の全ての受光部３３０の光電流の和の電流が供給される。
【００６４】
そして、ある画素ブロック３１０においてアドレスイベントが検出されると、駆動回路２１１は、そのブロックの全てのＯＦＧトランジスタ３３２をオフ状態にしてアドレスイベント検出部４００への光電流の供給を停止させる。次いで駆動回路２１１は、転送信号ＴＲＧｎにより、それぞれの転送トランジスタ３３１を順に駆動して、電荷を浮遊拡散層３２４に転送させる。これにより、画素ブロック３１０内の複数の画素のそれぞれの画素信号が順に出力される。
【００６５】
このように、固体撮像素子２００は、アドレスイベントが検出された画素ブロック３１０の画素信号のみをカラムＡＤＣ２２０に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、固体撮像素子２００の消費電力や、画像処理の処理量を低減することができる。
【００６６】
また、複数の画素がアドレスイベント検出部４００を共有するため、画素毎にアドレスイベント検出部４００を配置する場合と比較して固体撮像素子２００の回路規模を削減することができる。
【００６７】
［アドレスイベント検出部の構成例］
図６は、本技術の第１の実施の形態におけるアドレスイベント検出部４００の一構成例を示すブロック図である。このアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０、減算器４３０、量子化器４４０および転送部４５０を備える。
【００６８】
電流電圧変換部４１０は、対応する受光部３３０からの光電流を、その対数の電圧信号に変換するものである。この電流電圧変換部４１０は、電圧信号をバッファ４２０に供給する。
【００６９】
バッファ４２０は、電流電圧変換部４１０からの電圧信号を補正するものである。このバッファ４２０は、補正後の電圧信号を減算器４３０に出力する。
【００７０】
減算器４３０は、駆動回路２１１からの行駆動信号に従ってバッファ４２０からの電圧信号のレベルを低下させるものである。この減算器４３０は、低下後の電圧信号を量子化器４４０に供給する。
【００７１】
量子化器４４０は、減算器４３０からの電圧信号をデジタル信号に量子化して検出信号として転送部４５０に出力するものである。
【００７２】
転送部４５０は、量子化器４４０からの検出信号を信号処理部２１２等に転送するものである。この転送部４５０は、アドレスイベントが検出された際に、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、転送部４５０は、リクエストに対する応答をアービタ２１３から受け取ると、検出信号を駆動回路２１１および信号処理部２１２に供給する。
【００７３】
［電流電圧変換部の構成例］
図７は、本技術の第１の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この電流電圧変換部４１０は、Ｎ型トランジスタ４１１および４１３とＰ型トランジスタ４１２とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
【００７４】
Ｎ型トランジスタ４１１のソースは、受光部３３０に接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３は、電源端子と接地端子との間において、直列に接続される。また、Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３の接続点は、Ｎ型トランジスタ４１１のゲートとバッファ４２０の入力端子とに接続される。また、Ｐ型トランジスタ４１２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。
【００７５】
Ｎ型トランジスタ４１１および４１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３３０からの光電流は、その対数の電圧信号に変換される。また、Ｐ型トランジスタ４１２は、一定の電流をＮ型トランジスタ４１３に供給する。
【００７６】
［減算器および量子化器の構成例］
図８は、本技術の第１の実施の形態における減算器４３０および量子化器４４０の一構成例を示す回路図である。減算器４３０は、コンデンサ４３１および４３３と、インバータ４３２と、スイッチ４３４とを備える。また、量子化器４４０は、コンパレータ４４１を備える。
【００７７】
コンデンサ４３１の一端は、バッファ４２０の出力端子に接続され、他端は、インバータ４３２の入力端子に接続される。コンデンサ４３３は、インバータ４３２に並列に接続される。スイッチ４３４は、コンデンサ４３３の両端を接続する経路を行駆動信号に従って開閉するものである。
【００７８】
インバータ４３２は、コンデンサ４３１を介して入力された電圧信号を反転するものである。このインバータ４３２は反転した信号をコンパレータ４４１の非反転入力端子（＋）に出力する。
【００７９】
スイッチ４３４をオンした際にコンデンサ４３１のバッファ４２０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ４３１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ４３１の容量をＣ１とすると、次の式により表される。一方、コンデンサ４３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ                            ・・・式１
【００８０】
次に、スイッチ４３４がオフされて、コンデンサ４３１のバッファ４２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ４３１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ                        ・・・式２
【００８１】
一方、コンデンサ４３３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
Ｑ２＝−Ｃ２×Ｖｏｕｔ                              ・・・式３
【００８２】
このとき、コンデンサ４３１および４３３の総電荷量は変化しないため、次の式が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２                          ・・・式４
【００８３】
式４に式１乃至式３を代入して変形すると、次の式が得られる。
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ−Ｖｉｎｉｔ）  ・・・式５
【００８４】
式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ブロックごとに減算器４３０を含むアドレスイベント検出部４００が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、容量Ｃ１およびＣ２の値が決定される。
【００８５】
コンパレータ４４１は、減算器４３０からの電圧信号と、反転入力端子（−）に印加された所定の閾値電圧Ｖｔｈとを比較するものである。コンパレータ４４１は、比較結果を示す信号を検出信号として転送部４５０に出力する。
【００８６】
また、上述のアドレスイベント検出部４００全体のゲインＡは、電流電圧変換部４１０の変換ゲインをＣＧlogとし、バッファ４２０のゲインを「１」とすると、次の式により表される。
【数１】
2019146527.tif 000003
上式において、ｉphoto_ｎは、ｎ番目の画素の光電流であり、単位は例えば、アンペア（Ａ）である。Ｎは、画素ブロック３１０内の画素数である。
【００８７】
［カラムＡＤＣの構成例］
図９は、本技術の第１の実施の形態におけるカラムＡＤＣ２２０の一構成例を示すブロック図である。このカラムＡＤＣ２２０は、画素ブロック３１０の列ごとにＡＤＣ２３０を備える。また、カラムＡＤＣ２２０は、参照信号生成部２３１および出力部２３２を備える。参照信号生成部２３１は、ランプ信号などの参照信号を生成してＡＤＣ２３０のそれぞれに供給するものである。参照信号生成部２３１として、ＤＡＣ（Digital to Analog Converter）などが用いられる。出力部２３２は、ＡＤＣ２３０からのデジタル信号を信号処理部２１２に供給するものである。
【００８８】
ＡＤＣ２３０は、垂直信号線ＶＳＬを介して供給されたアナログの画素信号ＳＩＧをデジタル信号に変換するものである。このＡＤＣ２３０は、比較器２３１、カウンタ２３２、スイッチ２３３およびメモリ２３４を備える。比較器２３１は、参照信号と画素信号ＳＩＧとを比較し、カウンタ２３２は、比較結果が反転するまでの期間に亘って計数値を計数する。スイッチ２３３は、タイミング制御回路（不図示）などの制御に従って、計数値をメモリ２３４に供給して保持させる。メモリ２３４は、計数値を示すデジタル信号を水平駆動部（不図示）などの制御に従って出力部２３２に供給する。この構成により、画素信号ＳＩＧは、検出信号よりもビット数の多いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。なお、ＡＤＣ２３０は、特許請求の範囲に記載のアナログデジタル変換器の一例である。
【００８９】
［固体撮像素子の動作例］
図１０は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミングＴ０において、制御部１３０によりアドレスイベントの検出開始が指示されると、駆動回路２１１は、制御信号ＯＦＧｎを全てハイレベルにして、全画素のＯＦＧトランジスタ３３２をオン状態にする。これにより、全画素の光電流の和がアドレスイベント検出部４００に供給される。一方、転送信号ＴＲＧｎは全てローレベルであり、全画素の転送トランジスタ３３１はオフ状態である。
【００９０】
そして、タイミングＴ１において、アドレスイベント検出部４００がアドレスイベントを検出し、ハイレベルの検出信号を出力したものとする。ここで、検出信号は、オンイベントの検出結果を示す１ビットの信号であるものとする。
【００９１】
駆動回路２１１は、検出信号を受け取ると、タイミングＴ２において制御信号ＯＦＧｎを全てローレベルにしてアドレスイベント検出部４００への光電流の供給を停止させる。また、駆動回路２１１は、選択信号ＳＥＬをハイレベルにし、リセット信号ＲＳＴを一定のパルス期間に亘ってハイレベルにして浮遊拡散層３２４の初期化を行う。この初期化時の電圧を画素信号生成部３２０は、リセットレベルとして出力し、ＡＤＣ２３０は、そのリセットレベルをデジタル信号に変換する。
【００９２】
リセットレベルの変換後のタイミングＴ３において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ１を供給して、１つ目の画素に電圧を信号レベルとして出力させる。ＡＤＣ２３０は、その信号レベルをデジタル信号に変換する。信号処理部２１２は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。この処理は、ＣＤＳ処理と呼ばれる。
【００９３】
信号レベルの変換後のタイミングＴ４において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ２を供給して、２つ目の画素に信号レベルを出力させる。信号処理部２１２は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。以下、同様の処理が実行されて、画素ブロック３１０内のそれぞれの画素の画素信号が順に出力される。
【００９４】
全ての画素信号が出力されると、駆動回路２１１は、制御信号ＯＦＧｎを全てハイレベルにして、全画素のＯＦＧトランジスタ３３２をオン状態にする。
【００９５】
図１１は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントを検出するための所定のアプリケーションが実行されたときに開始される。
【００９６】
画素ブロック３１０のそれぞれは、アドレスイベントの有無の検出を行う（ステップＳ９０１）。駆動回路２１１は、いずれかの画素ブロック３１０においてアドレスイベントがあったか否かを判断する（ステップＳ９０２）。アドレスイベントがあった場合に（ステップＳ９０２：Ｙｅｓ）、駆動回路２１１は、アドレスイベントの生じた画素ブロック３１０内のそれぞれの画素の画素信号を順に出力させる（ステップＳ９０３）。
【００９７】
アドレスイベントが無い場合（ステップＳ９０２：Ｎｏ）、または、ステップＳ９０３の後に固体撮像素子２００は、ステップＳ９０１以降を繰り返す。
【００９８】
このように、本技術の第１の実施の形態によれば、複数（Ｎ個）の光電変換素子３３３（画素）のそれぞれの光電流の変化量をアドレスイベント検出部４００が検出するため、アドレスイベント検出部４００の配置数を、Ｎ画素ごとに１つにすることができる。このようにＮ画素で１つのアドレスイベント検出部４００を共有することにより、アドレスイベント検出部４００を共有せずに画素毎に設ける構成と比較して回路規模を削減することができる。
【００９９】
［第１の変形例］
上述の第１の実施の形態では、光電変換素子３３３以外の素子を検出チップ２０２に配置していたが、この構成では、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第１の変形例における固体撮像素子２００は、検出チップ２０２の回路規模を削減した点において第１の実施の形態と異なる。
【０１００】
図１２は、本技術の第１の実施の形態の第１の変形例における画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の画素ブロック３１０は、リセットトランジスタ３２１および浮遊拡散層３２４と複数の受光部３３０とが受光チップ２０１に配置される点において第１の実施の形態と異なる。これら以外の素子は、検出チップ２０２に配置される。
【０１０１】
このように、本技術の第１の実施の形態の第１の変形例によれば、リセットトランジスタ３２１等と複数の受光部３３０とを受光チップ２０１に配置したため、第１の実施の形態と比較して検出チップ２０２の回路規模を削減することができる。
【０１０２】
［第２の変形例］
上述の第１の実施の形態の第１の変形例では、リセットトランジスタ３２１等と複数の受光部３３０とを受光チップ２０１に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第２の変形例における固体撮像素子２００は、検出チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第１の変形例と異なる。
【０１０３】
図１３は、本技術の第１の実施の形態の第２の変形例における画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の画素ブロック３１０は、Ｎ型トランジスタ４１１および４１３がさらに受光チップ２０１に配置される点において第１の実施の形態の第１の変形例と異なる。このように、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。
【０１０４】
このように、本技術の第１の実施の形態の第２の変形例によれば、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置したため、第１の実施の形態の第１の変形例と比較して検出チップ２０２の回路規模を削減することができる。
【０１０５】
［第３の変形例］
上述の第１の実施の形態の第２の変形例では、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第３の変形例における固体撮像素子２００は、検出チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第２の変形例と異なる。
【０１０６】
図１４は、本技術の第１の実施の形態の第３の変形例における画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第３の変形例の画素ブロック３１０は、増幅トランジスタ３２２および選択トランジスタ３２３がさらに受光チップ２０１に配置される点において第１の実施の形態の第２の変形例と異なる。すなわち、画素信号生成部３２０全体が受光チップ２０１に配置される。
【０１０７】
このように、本技術の第１の実施の形態の第３の変形例によれば、画素信号生成部３２０を受光チップ２０１に配置したため、第１の実施の形態の第２の変形例と比較して検出チップ２０２の回路規模を削減することができる。
【０１０８】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、画素ブロック３１０ごとに画素信号生成部３２０を設けていたが、画素数の増大に伴って固体撮像素子２００の回路規模が増大するおそれがある。この第２の実施の形態における固体撮像素子２００は、画素信号生成部３２０を削減した点において第１の実施の形態と異なる。
【０１０９】
図１５は、本技術の第２の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この画素アレイ部３００は、画素信号生成部３２０が設けられていない点において第１の実施の形態と異なる。
【０１１０】
また、第２の実施の形態のアドレスイベント検出部４００は、画素信号ＳＩＧを生成し、垂直信号線ＶＳＬを介して出力する点において第１の実施の形態と異なる。
【０１１１】
図１６は、本技術の第２の実施の形態における受光部３３０の一構成例を示す回路図である。この第２の実施の形態の受光部３３０は、ＯＦＧトランジスタ３３２を備えない点において第１の実施の形態と異なる。
【０１１２】
また、第２の実施の形態の転送トランジスタ３３１は、光電変換素子３３３からの光電流を接続ノード３４０を介してアドレスイベント検出部４００に供給する。
【０１１３】
なお、受光部３３０のそれぞれに転送トランジスタ３３１を配置しているが、図１７に例示するように、これらのトランジスタを設けない構成とすることもできる。この場合には駆動回路２１１は、受光部３３０へ転送信号ＴＲＧｎを供給する必要が無くなる。
【０１１４】
図１８は、本技術の第２の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この第２の実施の形態の電流電圧変換部４１０は、Ｎ型トランジスタ４１３のソースが垂直信号線ＶＳＬに接続される点において第１の実施の形態と異なる。
【０１１５】
また、駆動回路２１１は、アドレスイベントが検出されると、Ｐ型トランジスタ４１２のゲートへの電圧（Ｖｂｉａｓ）を検出前よりも低下させてローレベルにする。これにより、Ｎ型トランジスタ４１１のゲートの電圧は、ドレインと同様に電源電圧ＶＤＤとなり、Ｎ型トランジスタ４１１はダイオード接続された場合と等価な状態となる。そして、ソースフォロワとして機能するＮ型トランジスタ４１３により、光電流に応じた電圧の画素信号ＳＩＧが生成される。
【０１１６】
また、複数の受光部３３０と、Ｎ型トランジスタ４１１および４１３は、受光チップ２０１に配置され、残りの素子は、検出チップ２０２に配置される。
【０１１７】
図１９は、本技術の第２の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。
【０１１８】
タイミングＴ０において、アドレスイベントの検出開始が指示されると、駆動回路２１１は、転送信号ＴＲＧｎを全てハイレベルにして、全画素の転送トランジスタ３３１をオン状態にする。
【０１１９】
そして、タイミングＴ１において、アドレスイベント検出部４００がアドレスイベントを検出し、ハイレベルの検出信号を出力したものとする。
【０１２０】
駆動回路２１１は、検出信号を受け取ると、タイミングＴ２において一定のパルス期間に亘って、転送信号ＴＲＧ１のみをハイレベルにする。画素信号生成部３２０は、１つ目の画素の画素信号をデジタル信号に変換する。
【０１２１】
画素信号の変換後のタイミングＴ３において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ２をハイレベルにする。画素信号生成部３２０は、２つ目の画素の画素信号をデジタル信号に変換する。以下、同様の処理が実行されて、画素ブロック３１０内のそれぞれの画素の画素信号が順に出力される。
【０１２２】
全ての画素信号が出力されると、駆動回路２１１は、転送信号ＴＲＧｎを全てハイレベルにして、全画素の転送トランジスタ３３１をオン状態にする。
【０１２３】
このように、本技術の第２の実施の形態では、アドレスイベント検出部４００が画素信号ＳＩＧを生成するため、画素信号生成部３２０を配置する必要が無くなる。これにより、画素信号生成部３２０を配置する第１の実施の形態と比較して回路規模を削減することができる。
【０１２４】
［変形例］
上述の第２の実施の形態では、ＡＤＣ２３０全体を検出チップ２０２に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第２の実施の形態の変形例における固体撮像素子２００は、ＡＤＣ２３０の一部を受光チップ２０１に配置して検出チップ２０２の回路規模を削減した点において第２の実施の形態と異なる。
【０１２５】
図２０は、本技術の第２の実施の形態の変形例における電流電圧変換部４１０の一構成例を示す回路図である。この第２の実施の形態の変形例の電流電圧変換部４１０は、Ｎ型トランジスタ４１３のソースは接地され、Ｎ型トランジスタ４１１のドレインが垂直信号線ＶＳＬに接続されている点において第２の実施の形態と異なる。なお、第２の実施の形態と同様に、Ｎ型トランジスタ４１１の代わりに、Ｎ型トランジスタ４１３のソースを垂直信号線ＶＳＬに接続することもできる。
【０１２６】
図２１は、本技術の第２の実施の形態の変形例におけるＡＤＣ２３０の一構成例を示す回路図である。このＡＤＣ２３０は、差動増幅回路２４０およびカウンタ２５０を備える。
【０１２７】
差動増幅回路２４０は、Ｎ型トランジスタ２４３、２４４および２４５と、Ｐ型トランジスタ２４１および２４２とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
【０１２８】
Ｎ型トランジスタ２４３および２４４は、差動対を構成し、これらのトランジスタのソースは、Ｎ型トランジスタ２４５のドレインに共通に接続される。また、Ｎ型トランジスタ２４３のドレインは、Ｐ型トランジスタ２４１のドレインとＰ型トランジスタ２４１および２４２のゲートとに接続される。Ｎ型トランジスタ２４４のドレインは、Ｐ型トランジスタ２４２のドレインとカウンタ２５０とに接続される。また、Ｎ型トランジスタ２４３のゲートには、参照信号ＲＥＦが入力され、Ｎ型トランジスタ２４４のゲートには、垂直信号線ＶＳＬを介して画素信号ＳＩＧが入力される。なお、Ｎ型トランジスタ２４３は、特許請求の範囲に記載の参照側トランジスタの一例であり、Ｎ型トランジスタ２４４は、特許請求の範囲に記載の信号側トランジスタの一例である。
【０１２９】
参照信号ＲＥＦとして、例えば、ランプ信号が用いられる。参照信号ＲＥＦを生成する回路は、省略されている。
【０１３０】
Ｎ型トランジスタ２４５のゲートには、所定のバイアス電圧Ｖｂが印加され、そのソースは接地される。このＮ型トランジスタ２４５は、一定の電流を供給する。なお、Ｎ型トランジスタ２４５は、特許請求の範囲に記載の定電流源の一例である。
【０１３１】
上述の構成により、Ｐ型トランジスタ２４１および２４２は、カレントミラー回路を構成し、参照信号ＲＥＦと画素信号ＳＩＧとの差を増幅してカウンタ２５０に出力する。そして、カウンタ２５０は、差動増幅回路２４０からの信号が反転するまでの期間に亘って計数値を計数し、計数値を示すデジタル信号を信号処理部２１２に出力する。
【０１３２】
また、上述の第２の実施の形態の変形例において、受光チップ２０１には、上述のＮ型トランジスタ２４３、２４４および２４５がさらに設けられる。
【０１３３】
このように、本技術の第２の実施の形態の変形例によれば、Ｎ型トランジスタ２４３、２４４および２４５をさらに受光チップ２０１に配置したため、第２の実施の形態と比較して検出チップ２０２の回路規模を削減することができる。
【０１３４】
＜３．第３の実施の形態＞
上述の第２の実施の形態では、コンデンサ４３１および４３３をアドレスイベント検出部４００内に配置していたが、式５より容量Ｃ１を削減すると利得が悪化するため、容量Ｃ１の削減により回路の動作速度を向上させることは困難である。この第３の実施の形態における固体撮像素子２００は、画素毎にコンデンサ４３１を配置して、動作速度を向上させた点において第２の実施の形態と異なる。
【０１３５】
図２２は、本技術の第３の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第３の実施の形態の画素アレイ部３００は、アドレスイベント検出部４００の代わりに受光部３３０のそれぞれが画素信号ＳＩＧを生成する点において第２の実施の形態と異なる。また、垂直信号線ＶＳＬは、例えば、画素の列ごとに配線される。そして、ＡＤＣ２３０も、画素の列ごとに設けられる。なお、第２の実施の形態と同様に垂直信号線ＶＳＬを画素ブロック３１０の列ごとに配置し、受光部３３０のそれぞれを接続することもできる。この場合には、ＡＤＣ２３０も画素ブロック３１０の列ごとに設けられる。
【０１３６】
図２３は、本技術の第３の実施の形態における受光部３３０の一構成例を示す回路図である。この第３の実施の形態の受光部３３０は、電流電圧変換部４１０、バッファ４２０およびコンデンサ４３１をさらに備える点において第２の実施の形態と異なる。
【０１３７】
第３の実施の形態の電流電圧変換部４１０の回路構成は、例えば、図１９に例示した第２の実施の形態の変形例と同様である。また、第３の実施の形態における駆動回路２１１の動作は、第２の実施の形態と同様である。また、第３の実施の形態において受光チップ２０１および検出チップ２０２のそれぞれに配置される回路や素子は、第２の実施の形態の変形例と同様である。すなわち、図２０に例示したように、電流電圧変換部４１０においてＮ型トランジスタ４１１および４１３が受光チップ２０１に配置される。また、図２１に例示したように、ＡＤＣ２３０において、Ｎ型トランジスタ２４３、２４４および２４５が受光チップ２０１に配置される。
【０１３８】
図２４は、本技術の第３の実施の形態におけるアドレスイベント検出部４００の一構成例を示すブロック図である。この第３の実施の形態のアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０およびコンデンサ４３１が設けられない点において第２の実施の形態と異なる。
【０１３９】
上述したように、第３の実施の形態では、並列接続された複数の受光部３３０が１つのコンデンサ４３１を共有していた第２の実施の形態と異なり、受光部３３０ごとにコンデンサ４３１が設けられる。このため、コンデンサ４３１の個々の容量は、受光部３３０の個数（すなわち、画素数）をＮとすると、（Ｃ１）／Ｎでよい。この容量の削減により回路の動作速度を向上させることができる。ただし、第３の実施の形態の全体のゲインＡは、次の式により表される。
【数２】
2019146527.tif 000004
【０１４０】
式６および式７より、第３の実施の形態のゲインＡは、第１および第２の実施の形態よりも小さくなる。このため、動作速度の向上の代わりに、アドレスイベントの検出精度が低下してしまう。
【０１４１】
このように、本技術の第３の実施の形態によれば、コンデンサ４３１を受光部３３０ごとに配置したため、複数の受光部３３０がコンデンサ４３１を共有する場合と比較して、コンデンサ４３１を含む回路の動作速度を向上させることができる。
【０１４２】
［変形例］
上述の第３の実施の形態では、列内の複数の受光部３３０（画素）が１つのＡＤＣ２３０を共有していたが、それらの画素の画素信号を順にデジタル信号に変換する必要があるため、列内の画素数が多くなるほど、画素信号の読出し速度が低下してしまう。この第３の実施の形態の変形例における固体撮像素子２００は、画素ごとにＡＤＣ２３０を配置した点において第３の実施の形態と異なる。
【０１４３】
図２５は、本技術の第３の実施の形態の変形例における受光部３３０の一構成例を示す回路図である。この第３の実施の形態の変形例の受光部３３０は、ＡＤＣ２３０をさらに備える点において第３の実施の形態と異なる。
【０１４４】
このように、本技術の第３の実施の形態の変形例によれば、受光部３３０ごとにＡＤＣ２３０を配置したため、複数の受光部３３０が１つのＡＤＣ２３０を共有する構成と比較して画素信号の読出し速度を向上させることができる。
【０１４５】
＜４．第４の実施の形態＞
上述の第１の実施の形態では、複数の画素からなる画素ブロック３１０ごとにアドレスイベントを検出していたが、個々の画素で生じたアドレスイベントを検出することはできない。この第４の実施の形態の固体撮像素子２００は、画素毎にアドレスイベント検出部４００を配置した点において第１の実施の形態と異なる。
【０１４６】
図２６は、本技術の第４の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第４の実施の形態の画素アレイ部３００は、複数の画素３１１が二次元格子状に配列される点において第１の実施の形態と異なる。画素３１１のそれぞれには、画素信号生成部３２０、受光部３３０およびアドレスイベント検出部４００が配置される。画素信号生成部３２０、受光部３３０およびアドレスイベント検出部４００のそれぞれの回路構成は、第１の実施の形態と同様である。
【０１４７】
また、受光チップ２０１および検出チップ２０２のそれぞれに配置される回路や素子は、第１の実施の形態と、第１の実施の形態の第１、第２および第３の変形例とのいずれかと同様である。例えば、図５に例示したように、光電変換素子３３３のみが受光チップ２０１に配置され、残りが検出チップ２０２に配置される。
【０１４８】
このように、本技術の第４の実施の形態によれば、画素毎にアドレスイベント検出部４００を配置したため、画素毎にアドレスイベントを検出することができる。これにより、画素ブロック３１０ごとにアドレスイベントを検出する場合と比較して、アドレスイベントの検出データの解像度を向上させることができる。
【０１４９】
［変形例］
上述の第４の実施の形態では、全ての画素にアドレスイベント検出部４００を配置していたが、画素数の増大に伴って固体撮像素子２００の回路規模が増大するおそれがある。この第４の実施の形態の変形例における固体撮像素子２００は、複数の画素のうち検出対象の画素にのみアドレスイベント検出部４００を配置する点において第４の実施の形態と異なる。
【０１５０】
図２７は、本技術の第４の実施の形態の変形例における画素アレイ部３００の一構成例を示すブロック図である。この第４の実施の形態の変形例の画素アレイ部３００は、アドレスイベント検出部４００が配置されない画素と、アドレスイベント検出部４００が配置される画素とが配列される点において第４の実施の形態と異なる。前者を通常画素３１２とし、後者をアドレスイベント検出画素３１３とする。アドレスイベント検出画素３１３は、例えば、一定間隔で互いに離隔して配置される。なお、複数のアドレスイベント検出画素３１３を隣接して配置することもできる。
【０１５１】
また、アドレスイベント検出画素３１３の構成は、第４の実施の形態の画素３１１と同様である。通常画素３１２の詳細については後述する。
【０１５２】
図２８は、本技術の第４の実施の形態の変形例における通常画素３１２の一構成例を示す回路図である。この第４の実施の形態の変形例の通常画素３１２は、光電変換素子３３３、転送トランジスタ３３１、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４を備える。これらの素子の接続構成は、図５に例示した第１の実施の形態と同様である。
【０１５３】
このように、本技術の第４の実施の形態の変形例によれば、全画素のうちアドレスイベント検出画素３１３のみにアドレスイベント検出部４００を配置したため、全画素にアドレスイベント検出部４００を配置する構成と比較して回路規模を削減することができる。
【０１５４】
＜５．第５の実施の形態＞
上述の第１の実施の形態では、アドレスイベント検出部４００を共有する画素数と画像信号生成部３２０を共有する画素数とを同一にしていたが、後者の方を少なくすることもできる。この第５の実施の形態の固体撮像素子２００は、画像信号生成部３２０を共有する画素数が、アドレスイベント検出部４００を共有する画素数よりも少ない点において第１の実施の形態と異なる。
【０１５５】
図２９は、本技術の第５の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第５の実施の形態の画素アレイ部３００において、画素ブロック３１０のそれぞれには、Ｎ個の受光部３３０（画素）と、１つのアドレスイベント検出部４００が配置される。また、画素ブロック３１０のそれぞれにおいて、Ｍ（Ｍは、Ｎ未満の整数）個の受光部３３０（画素）ごとに画素信号生成部３２０が配置される。
【０１５６】
図３０は、本技術の第５の実施の形態における画素ブロック３１０の一構成例を示すブロック図である。画素ブロック３１０のそれぞれにおいて、Ｎ個の受光部３３０（画素）は、１つのアドレスイベント検出部４００を共有する。また、Ｍ個の画素が、１つの画像信号生成部３２０を共有する。画像信号生成部３２０は、対応するＭ個の画素のうち選択された画素の画素信号を生成する。
【０１５７】
このように、本技術の第５の実施の形態によれば、アドレスイベント検出部４００を共有する画素数よりも、画像信号生成部３２０を共有する画素数を少なくしたため、それらを同一にする場合よりも画素信号の読出し速度を向上させることができる。
【０１５８】
＜６．第６の実施の形態＞
上述の第１の実施の形態では、画像信号生成部３２０およびアドレスイベント検出部４００を複数の画素が共有していたが、画素毎にアドレスイベント検出部４００を配置することもできる。この第６の実施の形態の固体撮像素子２００は、画像信号生成部３２０を複数の画素が共有しつつ、画素毎にアドレスイベント検出部４００を配置した点において第１の実施の形態と異なる。
【０１５９】
図３１は、本技術の第６の実施の形態における画素ブロック３１０の一構成例を示すブロック図である。画素ブロック３１０のそれぞれにおいて、Ｎ個の受光部３３０（画素）は、１つの画素信号生成部３２０を共有する。一方、受光部３３０（画素）ごとに、アドレスイベント検出部４００が配置され、受光部３３０は、対応するアドレスイベント検出部４００と接続される。
【０１６０】
このように、本技術の第６の実施の形態によれば、画素毎にアドレスイベント検出部４００を配置したため、画素毎にアドレスイベントの有無を検出することができる。
【０１６１】
＜７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１６２】
図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１６３】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【０１６４】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１６５】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１６６】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１６７】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１６８】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１６９】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【０１７０】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１７１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１７２】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１７３】
図３３は、撮像部１２０３１の設置位置の例を示す図である。
【０１７４】
図３３では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１７５】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１７６】
なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１７７】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１７８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１７９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１８０】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１８１】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、回路の実装面積を削減して撮像部１２０３１を小型化することができる。
【０１８２】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１８３】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【０１８４】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【０１８５】
なお、本技術は以下のような構成もとることができる。
（１）各々が入射光を光電変換して第１の電気信号を生成する複数の光電変換素子と、
前記複数の光電変換素子のそれぞれの前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と
を具備する固体撮像素子。
（２）所定の制御信号に従って前記複数の光電変換素子のそれぞれの前記第１の電気信号を接続ノードに供給する信号供給部をさらに具備し、
前記検出部は、前記接続ノードに供給された前記第１の電気信号の変化量が前記所定の閾値を超えたか否かを検出する
前記（１）記載の固体撮像素子。
（３）前記光電変換素子から生成される第２の電気信号に応じた画素信号を生成する画素信号生成部をさらに具備し、
前記信号供給部は、前記変化量が前記所定の閾値を超えた場合には前記複数の光電変換素子のそれぞれの前記第２の電気信号を順に選択して前記画素信号生成部に供給する
前記（２）記載の固体撮像素子。
（４）前記接続ノードは、Ｎ（Ｎは、２以上の整数）個の前記光電変換素子と接続され、
前記画素信号生成部は、Ｍ（Ｍは、Ｎ未満の整数）個の前記光電変換素子のうち選択信号に従って選択された素子の前記第２の電気信号に応じた電圧の信号を前記画素信号として生成する
前記（３）に記載の固体撮像素子。
（５）前記画素信号生成部は、
浮遊拡散層を初期化するリセットトランジスタと、
前記浮遊拡散層の電圧の信号を増幅する増幅トランジスタと、
前記増幅された信号を選択信号に従って前記画素信号として出力する選択トランジスタとを備え、
前記検出部は、
前記第１の電気信号を当該第１の電気信号の対数の電圧信号に変換する複数のＮ型トランジスタと、
前記複数のＮ型トランジスタに定電流を供給するＰ型トランジスタと
を備える
前記（３）に記載の固体撮像素子。
（６）前記複数の光電変換素子は、受光チップに配置され、
前記検出部および前記画素信号生成部は、前記受光チップに積層された検出チップに配置される
前記（５）記載の固体撮像素子。
（７）前記複数の光電変換素子と前記リセットトランジスタとは、受光チップに配置され、
前記検出部、前記増幅トランジスタおよび前記選択トランジスタは、前記受光チップに積層された検出チップに配置される
前記（５）記載の固体撮像素子。
（８）前記複数の光電変換素子と前記リセットトランジスタと前記複数のＮ型トランジスタとは、受光チップに配置され、
前記増幅トランジスタ、前記選択トランジスタおよび前記Ｐ型トランジスタは、前記受光チップに積層された検出チップに配置される
前記（５）記載の固体撮像素子。
（９）前記複数の光電変換素子と前記画素信号生成部と前記複数のＮ型トランジスタとは、受光チップに配置され、
前記Ｐ型トランジスタは、前記受光チップに積層された検出チップに配置される
前記（５）記載の固体撮像素子。
（１０）所定の制御信号に従って前記複数の光電変換素子のそれぞれの前記第１の電気信号を接続ノードに供給する信号供給部をさらに具備し、
前記検出部は、前記第１の電気信号に応じた画素信号をさらに出力し、
前記信号供給部は、前記変化量が前記所定の閾値を超えた場合には前記複数の光電変換素子のそれぞれの前記第１の電気信号を順に選択して前記接続ノードに供給し、
前記検出部は、
前記第１の電気信号を当該第１の電気信号の対数の電圧信号に変換する第１および第２のＮ型トランジスタと、
前記第１および第２のＮ型トランジスタに定電流を供給するＰ型トランジスタと
を備える
前記（１）記載の固体撮像素子。
（１１）前記画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
前記複数の光電変換素子と前記信号供給部と前記第１および第２のＮ型トランジスタとは、受光チップに配置され、
前記Ｐ型トランジスタおよび前記アナログデジタル変換器の少なくとも一部は、前記受光チップに積層された検出チップに配置される
前記（１０）記載の固体撮像素子。
（１２）
前記アナログデジタル変換器は、
前記画素信号が入力される信号側トランジスタと、
所定の参照信号が入力される参照側トランジスタと、
前記信号側トランジスタおよび参照側トランジスタに接続された定電流源と、
前記画素信号と前記所定の参照信号との差を増幅して出力するカレントミラー回路と
を備え、
前記複数の光電変換素子と前記信号供給部と前記第１および第２のＮ型トランジスタと前記信号側トランジスタと前記参照側トランジスタと前記定電流源とは、受光チップに配置され、
前記Ｐ型トランジスタおよび前記カレントミラー回路は、前記受光チップに積層された検出チップに配置される
前記（１１）記載の固体撮像素子。
（１３）前記光電変換素子と前記検出部とに接続される接続ノードと、
前記複数の光電変換素子のそれぞれについて、光電流を当該光電流の対数の電圧信号に変換する電流電圧変換部と前記電圧信号を補正して出力するバッファと前記バッファおよび前記接続ノードの間に挿入されたコンデンサと所定の制御信号に従って前記複数の光電変換素子のそれぞれの電気信号を前記電流電圧変換部、前記バッファおよび前記コンデンサを介して前記接続ノードに供給する信号処理部とをさらに具備し、
前記電気信号は、前記光電流および前記電圧信号を含む前記（１）記載の固体撮像素子。
（１４）画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
所定方向に配列された所定数の前記電流電圧変換部のそれぞれは、前記光電流に応じた電圧の信号を前記画素信号としてさらに生成し、前記アナログデジタル変換器に出力する
前記（１３）記載の固体撮像素子。
（１５）前記複数の光電変換素子のそれぞれについて、画素信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
前記電流電圧変換部のそれぞれは、前記光電流に応じた電圧の信号を前記画素信号としてさらに生成し、前記アナログデジタル変換器に出力する
前記（１３）記載の固体撮像素子。
（１６）入射光を光電変換して電気信号を生成する光電変換素子と、
所定の制御信号に従って前記電気信号を接続ノードおよび浮遊拡散層のいずれかに供給する信号供給部と、
前記接続ノードに供給された前記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記浮遊拡散層に供給された前記電気信号に応じた電圧信号を画素信号として生成する画素信号生成部と
を具備する固体撮像素子。
（１７）前記信号供給部は、
所定の制御信号に従って前記電気信号を前記接続ノードに供給する第１のトランジスタと、
所定の制御信号に従って前記電気信号を浮遊拡散層に供給する第２のトランジスタとを含み、
前記画素信号生成部は、複数の画素のそれぞれに配置され、
前記第１のトランジスタおよび前記検出部は、前記複数の画素のうち検出対象の画素に配置される
前記（１６）記載の固体撮像素子。
（１８）各々が入射光を光電変換して電気信号を生成する複数の光電変換素子と、
所定の制御信号に従って前記複数の光電変換素子のそれぞれの前記電気信号を接続ノードに供給する信号供給部と、
前記接続ノードに供給された前記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記検出信号を記録する記録部と
を具備する撮像装置。
（１９）所定の制御信号に従って、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子のそれぞれの前記電気信号を接続ノードに供給する信号供給手順と、
前記接続ノードに供給された前記電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出手順と
を具備する固体撮像素子の制御方法。
（２０）第１の電気信号を生成する第１の光電変換素子と、
第２の電気信号を生成する第２の光電変換素子と、
少なくとも前記第１の電気信号の変化量と前記第２の電気信号の変化量のうちどちらかが所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記第１光電変換素子と前記第２の光電変換素子と前記検出部に接続される接続ノードと
を具備する固体撮像素子。
（２１）第１の制御信号に従って前記第１の電気信号を前記接続ノードに供給する第１のトランジスタと、
第２の制御信号に従って前記第２の電気信号を前記接続ノードに供給する第２のトランジスタとをさらに具備し、
前記検出部は、前記接続ノードに供給された前記第１および第２の電気信号のいずれかの変化量が前記所定の閾値を超えたか否かを検出する
前記２０記載の固体撮像素子。
（２２）前記第１の光電変換素子が生成する第３の電気信号に応じて第１の画素信号を生成し、前記第２の光電変換素子が生成する第４の電気信号に応じて第２の画素信号を生成する画素信号生成ユニットと、
前記第１の光電変換素子と前記画素信号生成ユニットとに接続された第３のトランジスタと、
前記第２の光電変換素子と前記画素信号生成ユニットとに接続された第４のトランジスタとをさらに具備し、
前記第３のトランジスタは、前記第１の電気信号の変化量が前記所定の閾値を超えた場合に前記第３の電気信号を前記画素信号生成ユニットに供給し、
前記第４のトランジスタは、前記第２の電気信号の変化量が前記所定の閾値を超えた場合に前記第４の電気信号を前記画素信号生成ユニットに供給する
前記（２１）記載の固体撮像素子。
（２３）前記画素信号生成ユニットは、
前記第１の光電変換素子が生成する前記第３の電気信号に応じて第１の画素信号を生成する第１の画素信号生成部と、
前記第２の光電変換素子が生成する前記第４の電気信号に応じて第２の画素信号を生成する第２の画素信号生成部とを含み、
前記第３のトランジスタは、前記第１の電気信号の変化量が前記所定の閾値を超えた場合に前記第３の電気信号を前記第１の前記画素信号生成部に供給し、
前記第４のトランジスタは、前記第２の電気信号の変化量が前記所定の閾値を超えた場合に前記第４の電気信号を前記第２の前記画素信号生成部に供給する
前記（２２）記載の固体撮像素子。
（２４）第５の電気信号と第６の電気信号を生成する第３の光電変換素子と、
第３の制御信号に従って前記第５の光電変換素子の電気信号を前記接続ノードに供給する第５のトランジスタと
前記第６の電気信号に応じて第３の画素信号を生成する第２の画素信号生成ユニット
をさらに備え、
前記第６のトランジスタは、前記第５の電気信号の変化量が前記所定の閾値を超えた場合に前記第６の電気信号を前記第２の画素信号生成部ユニットに供給する
前記（２２）に記載の個体撮像素子。
（２５）前記画素信号生成ユニットは、
浮遊拡散層を初期化するリセットトランジスタと、
前記浮遊拡散層の電圧の信号を増幅する増幅トランジスタと、
前記増幅された信号を選択信号に従って前記第１または第２の画素信号として出力する選択トランジスタ
とを備え、
前記検出部は、
光電流を当該光電流の対数の電圧信号に変換する複数のＮ型トランジスタと、
前記複数のＮ型トランジスタに定電流を供給するＰ型トランジスタと
を備える
前記（２２）のいずれかに記載の固体撮像素子。
（２６）前記第１の電気信号は、第１の光電流を含み、
前記第２の電気信号は、第２の光電流を含み、
前記第１の光電変換素子と前記第２の光電変換素子と前記検出部とに接続される接続ノードと、
前記第１の光電流と前記第２の光電流のうち少なくとも１つを当該光電流の対数の電圧信号に変換する第１の電流電圧変換部と、
前記電圧信号を補正して出力するバッファと、
前記バッファおよび前記接続ノードの間に挿入されたコンデンサと、
所定の制御信号に従って前記第１の電気信号と前記第２の電気信号のうち少なくとも１つを前記電流電圧変換部、前記バッファおよび前記コンデンサを介して前記接続ノードに供給する信号処理部とをさらに具備し、
前記第１の光電変換素子は、前記第１の光電流を生成し、
前記第２の光電変換素子は、前記第２の光電流を生成する
前記（２０）に記載の固体撮像素子。
（２７）前記第１の電流電圧変換部と前記第２の電流電圧変換部とに接続されたアナログデジタル変換器をさらに備え、
前記第１の電流電圧変換部は、前記第１の光電流に応じた電圧の信号を第１の画素信号としてさらに生成し、前記アナログデジタル変換器に出力し、
前記第２の電流電圧変換部は、前記第２の光電流に応じた電圧の信号を第２の画素信号としてさらに生成し、前記アナログデジタル変換器に出力する
前記（２６）記載の固体撮像素子。
（２８）第１の画素信号を第１のデジタル信号に変換する第１のアナログデジタル変換器と、第２の画素信号を第２のデジタル信号に変換する第２のアナログデジタル変換器をさらに具備し、
前記第１の電流電圧変換部は、前記第１の光電流に応じた電圧の信号を前記第１の画素信号としてさらに生成し、前記第１のアナログデジタル変換器に出力し、
前記第２の電流電圧変換部は、前記第２の光電流に応じた電圧の信号を前記第２の画素信号としてさらに生成し、前記第２のアナログデジタル変換器に出力する
前記（２６）記載の固体撮像素子。
（２９）入射光を光電変換して第１の電気信号および第２の電気信号を生成する第１の光電変換素子と、
第１の制御信号に従って前記第１の電気信号を接続ノードに供給する第１の信号供給部と、
第２の制御信号に従って前記第２の電気信号を第１の浮遊拡散層に供給する第２の信号供給部と、
前記接続ノードに供給された前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記第１の浮遊拡散層に供給された前記第２の電気信号に応じた第１の画素信号を生成する第１の画素信号生成部と
を具備する固体撮像素子。
（３０）入射光を光電変換して第３の電気信号を生成する第２の光電変換素子と、
第３の制御信号に従って第２の浮遊拡散層に供給する第３のトランジスタと、
前記第２の浮遊拡散層に供給された前記第３の電気信号に応じた電圧信号を第２の画素信号として生成する第２の画素信号生成部と
をさらに具備する
前記（２９）に記載の固体撮像素子。
（３１）入射光を光電変換して第１の電気信号を生成する第１の光電変換素子と、
前記入射光を光電変換して第２の電気信号を生成する第２の光電変換素子と、
第１の制御信号に従って前記第１の記電気信号を接続ノードに供給する第１の信号供給部と、
第２の制御信号に従って前記第２の記電気信号を前記接続ノードに供給する第２の信号供給部と、
前記接続ノードに供給された電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出部と、
前記検出信号を記録する記録部と
を具備する撮像装置。
（３２）第１の制御信号に従って、第１の光電変換素子が入射光を光電変換して生成した第１の電気信号を接続ノードに供給し、第２の制御信号に従って、第２の光電変換素子が入射光を光電変換して生成した第２の電気信号を前記接続ノードに供給する信号供給手順と、
前記接続ノードに供給された電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する検出手順と
を具備する固体撮像素子の制御方法。
（３３）入射光を光電変換して第１および第２の電気信号を生成する第１の光電変換素子と、
入射光を光電変換して第３および第４の電気信号を生成する第２の光電変換素子と、
前記第１の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する第１の検出部と、
前記第３の電気信号の変化量が所定の閾値を超えたか否かを検出して当該検出結果を示す検出信号を出力する第２の検出部と、
第１の制御信号に従って前記第１の電気信号を前記第１の検出部に供給する第１のトランジスタと、
第２の制御信号に従って前記第３の電気信号を前記第２の検出部に供給する第２のトランジスタと、
前記第２および第４の画素信号のいずれかに応じた画素信号を生成する画素信号生成部と、
第３の制御信号に従って前記第２の電気信号を前記画素信号生成部に供給する第３のトランジスタと、
第４の制御信号に従って前記第４の電気信号を前記画素信号生成部に供給する第４のトランジスタと
を具備する固体撮像素子。
【符号の説明】
【０１８６】
１００  撮像装置
１１０  撮像レンズ
１２０  記録部
１３０  制御部
２００  固体撮像素子
２０１  受光チップ
２０２  検出チップ
２１１  駆動回路
２１２  信号処理部
２１３  アービタ
２２０  カラムＡＤＣ
２２１  参照信号生成部
２２２  出力部
２３０  ＡＤＣ
２３１  比較器
２３２  カウンタ
２３３  スイッチ
２３４  メモリ
２４０  差動増幅回路
２４１、２４２、４１２  Ｐ型トランジスタ
２４３、２４４、２４５、４１１、４１３  Ｎ型トランジスタ
２５０  カウンタ
３００  画素アレイ部
３１０  画素ブロック
３１１  画素
３１２  通常画素
３１３  アドレスイベント検出画素
３２０  画素信号生成部
３２１  リセットトランジスタ
３２２  増幅トランジスタ
３２３  選択トランジスタ
３２４  浮遊拡散層
３３０  受光部
３３１  転送トランジスタ
３３２  ＯＦＧトランジスタ
３３３  光電変換素子
４００  アドレスイベント検出部
４１０  電流電圧変換部
４２０  バッファ
４３０  減算器
４３１、４３３  コンデンサ
４３２  インバータ
４３４  スイッチ
４４０  量子化器
４４１  コンパレータ
４５０  転送部
１２０３１  撮像部
【図１】
2019146527.tif 000005
【図２】
2019146527.tif 000006
【図３】
2019146527.tif 000007
【図４】
2019146527.tif 000008
【図５】
2019146527.tif 000009
【図６】
2019146527.tif 000010
【図７】
2019146527.tif 000011
【図８】
2019146527.tif 000012
【図９】
2019146527.tif 000013
【図１０】
2019146527.tif 000014
【図１１】
2019146527.tif 000015
【図１２】
2019146527.tif 000016
【図１３】
2019146527.tif 000017
【図１４】
2019146527.tif 000018
【図１５】
2019146527.tif 000019
【図１６】
2019146527.tif 000020
【図１７】
2019146527.tif 000021
【図１８】
2019146527.tif 000022
【図１９】
2019146527.tif 000023
【図２０】
2019146527.tif 000024
【図２１】
2019146527.tif 000025
【図２２】
2019146527.tif 000026
【図２３】
2019146527.tif 000027
【図２４】
2019146527.tif 000028
【図２５】
2019146527.tif 000029
【図２６】
2019146527.tif 000030
【図２７】
2019146527.tif 000031
【図２８】
2019146527.tif 000032
【図２９】
2019146527.tif 000033
【図３０】
2019146527.tif 000034
【図３１】
2019146527.tif 000035
【図３２】
2019146527.tif 000036
【図３３】
2019146527.tif 000037
【国際調査報告】
2019146527.tif 000038
2019146527.tif 000039
2019146527.tif 000040