【手続補正書】
【提出日】平成21年7月9日(2009.7.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
蓄積電荷制御型のフローティングボディ型ＭＯＳＦＥＴ（ＡＣＣ型ＭＯＳＦＥＴ）という、当該ＭＯＳＦＥＴが蓄積電荷レジームで動作しているときの当該ＭＯＳＦＥＴの非線形応答を制御するように適応されたＡＣＣ型ＭＯＳＦＥＴであって：
ａ）フローティングのボディを有するＭＯＳＦＥＴであり、選択的に前記蓄積電荷レジームで動作し、前記蓄積電荷レジームで動作するときに前記ボディ内に蓄積電荷が存在するＭＯＳＦＥＴ；及び
ｂ）前記ＭＯＳＦＥＴの前記ボディに動作可能に結合された蓄積電荷シンク（ＡＣＳ）であり、前記ボディ内の前記蓄積電荷を制御する蓄積電荷シンク；
を有するＡＣＣ型ＭＯＳＦＥＴ。
【請求項２】
前記ＭＯＳＦＥＴはゲート、ドレイン、ソース、及び前記ゲートと前記ボディとの間に配置されたゲート酸化物層を含み、且つ前記ＭＯＳＦＥＴは、オフ状態で動作させられ且つ前記ゲート酸化物層に近接する領域で前記ボディ内に電荷が蓄積するとき、前記蓄積電荷レジームで動作する、請求項１に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項３】
前記ＭＯＳＦＥＴの前記ボディは、前記ソースと前記ドレインとの間に、ゲート変調される導電性チャネルを含むチャネル領域を有し、前記のソース、ドレイン及びチャネルは、前記ＭＯＳＦＥＴがオン状態で動作するとき同一極性のキャリアを有し、且つ前記ＭＯＳＦＥＴは、該ＭＯＳＦＥＴがオフ状態で動作するようにバイアスされ且つ前記蓄積電荷が前記のソース、ドレイン及びチャネルの前記キャリアの極性と反対の極性を有するとき、前記蓄積電荷レジームで動作する、請求項２に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項４】
前記蓄積電荷シンクは、前記ＭＯＳＦＥＴの前記ボディから前記蓄積電荷を除去することによって、前記ＭＯＳＦＥＴの前記ボディ内の前記蓄積電荷を制御する、請求項１に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項５】
前記ＭＯＳＦＥＴは、ベース絶縁基板上に単結晶シリコン膜を接合し且つ電気的に貼り付けることによる直接シリコン接合基板上に製造されている、請求項１に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項６】
前記蓄積電荷シンクは、およそ１ＭΩより高いインピーダンスを有する、請求項１乃至５の何れか一項に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項７】
蓄積電荷制御型のフローティングボディ型ＭＯＳＦＥＴ（ＡＣＣ型ＭＯＳＦＥＴ）という、当該ＭＯＳＦＥＴが蓄積電荷レジームで動作しているときに当該ＭＯＳＦＥＴのボディ内に蓄積される蓄積電荷を制御するように適応されたＡＣＣ型ＭＯＳＦＥＴであって：
ａ）ゲート、ドレイン、ソース、フローティングボディ、及び前記ゲートと前記フローティングボディとの間に配置されたゲート酸化物層を有し、当該ＡＣＣ型ＭＯＳＦＥＴは、オフ状態で動作させられ且つ前記ゲート酸化物層の近傍且つ下の領域で前記ボディ内に電荷が蓄積するとき、前記蓄積電荷レジームで動作し、且つ
ｂ）前記フローティングボディの第１の末端部に近接して配置された第１の蓄積電荷シンク（ＡＣＳ）であり、前記フローティングボディと電気的に連通し、且つ当該ＡＣＣ型ＭＯＳＦＥＴの前記ボディ内の前記蓄積電荷を制御する第１の蓄積電荷シンクを有する；
ＡＣＣ型ＭＯＳＦＥＴ。
【請求項８】
当該ＡＣＣ型ＭＯＳＦＥＴは、ＮＭＯＳＦＥＴであり、且つ前記第１の蓄積電荷シンクに近接して配置され且つそれと電気的に連通した電気コンタクト領域であり、前記第１の蓄積電荷シンクへの電気的な結合を容易にする電気コンタクト領域、を更に有し、前記ソース及び前記ドレインはＮ＋型ドープト領域から成り、前記フローティングボディ及び前記第１の蓄積電荷シンクはＰ−型ドープト領域から成り、前記電気コンタクト領域は、前記第１の蓄積電荷シンクへのダイオード接続として作用するＮ＋型ドープト領域から成り、それにより所定のバイアス電圧条件の下で前記第１の蓄積電荷シンク及び前記フローティングボディに正の電流が流入することを阻止する、請求項７に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項９】
前記蓄積電荷シンクは、前記ＭＯＳＦＥＴの前記ボディから前記蓄積電荷を除去することによって、前記ＭＯＳＦＥＴの前記ボディ内の前記蓄積電荷を制御する、請求項７に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１０】
前記蓄積電荷シンクは、およそ１ＭΩより高いインピーダンスを有する、請求項７又は８に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１１】
前記蓄積電荷は、当該ＡＣＣ型ＭＯＳＦＥＴが前記蓄積電荷レジームで動作しているとき、前記ＡＣＳ端子にＡＣＳバイアス電圧を印加することによって制御され、当該ＡＣＣ型ＭＯＳＦＥＴはディプレッションモード型のＮＭＯＳＦＥＴデバイスから成り、前記ＡＣＳバイアス電圧は、ソースバイアス電圧及びドレインバイアス電圧の小さい方に等しく、あるいはそれより負側になるように選択される、請求項７、８、又は１０に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１２】
前記ボディの前記チャネル領域及び前記ゲート酸化物層の上の前記ゲートの末端部に近接して配置されたコンタクト領域重なり領域を更に含み、該重なり領域は、前記ゲート酸化物層の全てが、前記電気コンタクト領域を形成するために使用されるドーパント材料と同一のドーパント材料で完全に覆われることを確実にする、請求項７、８、１０、又は１１に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１３】
当該ＡＣＣ型ＭＯＳＦＥＴはＴ型ゲート構成のＡＣＣ型ＭＯＳＦＥＴから成り、前記フローティングボディが、このＴ型ゲート構成ＭＯＳＦＥＴの支持部材を形成し、且つ前記第１の蓄積電荷シンクが、このＴ型ゲート構成ＭＯＳＦＥＴの被支持部材を形成ており、前記第１の蓄積電荷シンクは、前記フローティングボディの前記第１の末端部に沿って配置され、且つ前記フローティングボディの少なくとも一部に接触している、請求項７に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１４】
前記蓄積電荷シンクは、およそ１ＭΩより高いインピーダンスを有する、請求項７、８、１０、１１、１２、又は１３に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１５】
当該ＡＣＣ型ＭＯＳＦＥＴはＨ型ゲート構成のＡＣＣ型ＭＯＳＦＥＴから成り、このＨ型ゲート構成ＭＯＳＦＥＴは、前記フローティングボディの前記第１の末端部に近接して配置された前記第１の蓄積電荷シンクと、前記フローティングボディの前記第１の末端部とは反対側の第２の末端部に近接して配置された第２の蓄積電荷シンクとを含み、前記第１の蓄積電荷シンクは、それに近接して配置され且つそれと電気的に連通した第１の電気コンタクト領域を有し、前記第２の蓄積電荷シンクは、それに近接して配置され且つそれと電気的に連通した第２の電気コンタクト領域を有し、且つ前記第１及び第２の蓄積電荷シンクは前記フローティングボディと電気的に連通しており、前記第１及び第２の蓄積電荷シンクは、相等しいインピーダンスを有し、前記第１及び第２の蓄積電荷シンクは、当該ＡＣＣ型ＭＯＳＦＥＴの幅のほぼ全体に延在している、請求項７、８、１０、１１、１２、１３、又は１４に記載のＡＣＣ型ＭＯＳＦＥＴ。
【請求項１６】
四端子の蓄積電荷制御型のフローティングボディ型ＭＯＳＦＥＴ（四端子ＡＣＣ型ＭＯＳＦＥＴ）という、当該ＭＯＳＦＥＴが蓄積電荷レジームで動作するときに当該ＭＯＳＦＥＴのボディ内に蓄積される蓄積電荷を制御するように適応された四端子ＡＣＣ型ＭＯＳＦＥＴであって：
ａ）ゲート、ドレイン、ソース、フローティングボディ、及び前記ゲートと前記フローティングボディとの間に配置されたゲート酸化物層を有し、当該ＡＣＣ型ＭＯＳＦＥＴは、オフ状態で動作させられ且つ前記ゲート酸化物層の近傍且つ下の領域で前記ボディ内に電荷が蓄積するとき、前記蓄積電荷レジームで動作し、且つ
ｂ）前記フローティングボディの末端部に近接して配置され、且つ前記フローティングボディと電気的に連通した蓄積電荷シンク（ＡＣＳ）を有し；
ｃ）前記ゲートに電気的に結合されたゲート端子、前記ドレインに電気的に結合されたドレイン端子、前記ソースに電気的に結合されたソース端子、及び前記蓄積電荷シンクに電気的に結合されたＡＣＳ端子を有し；
前記ボディ内に蓄積される前記蓄積電荷は、当該ＭＯＳＦＥＴが前記蓄積電荷レジームで動作しているときに、前記ＡＣＳ端子によって制御される；
四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項１７】
前記のゲート端子及びＡＣＳ端子は互いに電気的に結合される、請求項１６に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項１８】
前記蓄積電荷は、前記ボディから前記蓄積電荷を除去することによって制御される、請求項１７に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項１９】
前記ゲート端子と前記ＡＣＳ端子との間にダイオードが結合され、該ダイオードは、当該ＡＣＣ型ＭＯＳＦＥＴがオン状態で動作し且つ該ダイオードが逆バイアスされるとき、正の電流が当該ＡＣＣ型ＭＯＳＦＥＴの前記ボディに流入するのを阻止する、請求項１７に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項２０】
前記ＡＣＳ端子は蓄積電荷シンク機構に結合され、前記蓄積電荷シンク機構は、当該ＡＣＣ型ＭＯＳＦＥＴが蓄積電荷レジームで動作しているときに、前記蓄積電荷を制御するように選択される選択可能な蓄積電荷シンク（ＡＣＳ）バイアス電圧を生成する、請求項１６に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項２１】
前記ＡＣＳバイアス電圧は、およそ１ＭΩより高いインピーダンスを有するバイアス源によって供給される、請求項１６又は２０に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項２２】
前記のゲート、ドレイン及びソースはそれぞれゲートバイアス電圧、ドレインバイアス電圧及びソースバイアス電圧を有し、前記ＡＣＳバイアス電圧は、前記のソースバイアス電圧及びドレインバイアス電圧のうちの小さい方に等しく、あるいはそれより負側になるように選択される、請求項１６、２０、又は２１に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項２３】
前記のゲート端子及びＡＣＳ端子は、該ゲート端子と該ＡＣＳ端子との間に直列に配置されるクランプ回路を介して、互いに電気的に結合される、請求項１６、２０、２１、又は２２に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項２４】
前記クランプ回路は、ディプレッションモード型のＭＯＳＦＥＴに直列に配置されたダイオードと、前記ダイオードに並列接続された交流短絡用キャパシタとを有し、該交流短絡用キャパシタは、前記ダイオードに交流信号が加えられるときに該ダイオードの非線形性が誘起されないことを確実にする、請求項２３に記載の四端子ＡＣＣ型ＭＯＳＦＥＴ。
【請求項２５】
ＲＦ信号をスイッチングするＲＦスイッチであって：
ａ）第１のＲＦ信号の出力又は受信が可能な第１のＲＦポート；
ｂ）第２のＲＦ信号の出力又は受信が可能な第２のＲＦポート；
ｃ）前記第１のＲＦポートに結合された第１のノードと前記第２のＲＦポートに結合された第２のノードとを有するスイッチトランジスタ群であり、第１のスイッチ制御信号によって制御され、且つ積層化された構成に配置された複数のＭＯＳＦＥＴを有するスイッチトランジスタ群；及び
ｄ）前記第１のＲＦポートに結合された第１のノードと、グランドに結合された第２のノードとを有するシャントトランジスタ群であり、第２のスイッチ制御信号によって制御され、且つ前記スイッチトランジスタ群の前記ＭＯＳＦＥＴの数とは異なる数の請求項２記載のＡＣＣ型ＭＯＳＦＥＴを有するシャントトランジスタ群；
を有し、
前記第１のスイッチ制御信号が有効にされると、前記スイッチトランジスタ群が有効にされ且つ前記シャントトランジスタ群が無効にされ、それにより、前記第１のＲＦポートが前記第２のＲＦポートに電気的に結合され、前記第２のスイッチ制御信号が有効にされると、前記シャントトランジスタ群が有効にされ且つ前記スイッチトランジスタ群が無効にされ、それにより、前記第１のＲＦポートがグランドに短絡される、
ＲＦスイッチ。
【請求項２６】
前記ＡＣＣ型ＭＯＳＦＥＴは、前記ゲートに電気的に結合されたゲート端子、前記ドレインに電気的に結合されたドレイン端子、前記ソースに電気的に結合されたソース端子、及び前記蓄積電荷シンクに電気的に結合されたＡＣＳ端子を有し、前記ＡＣＳ端子は蓄積電荷シンク機構に電気的に結合され、該蓄積電荷シンク機構は、前記シャントトランジスタ群が前記蓄積電荷レジームで動作しているときに前記ボディ内の前記蓄積電荷を制御あるいは除去するように適応された制御回路を有する、請求項２５に記載のＲＦスイッチ。
【請求項２７】
前記シャントトランジスタ群の前記ＡＣＳ端子は第３のスイッチ制御信号に結合され、前記シャントトランジスタ群は前記第２のスイッチ制御信号によって有効にされる一方で前記スイッチトランジスタ群は無効にされ、それにより、前記第１のＲＦポートがグランドに短絡され、前記蓄積電荷は、前記シャントトランジスタ群が無効にされているときに、前記ＡＣＣ型ＭＯＳＦＥＴの前記ボディから除去される、請求項２６に記載のＲＦスイッチ。
【請求項２８】
フローティングボディ型ＭＯＳＦＥＴの線形性を制御する方法であって、前記フローティングボディ型ＭＯＳＦＥＴは、該ＭＯＳＦＥＴのボディに動作可能に結合された蓄積電荷シンクであって該ＭＯＳＦＥＴがオフ状態で動作しているときに該ＭＯＳＦＥＴの前記ボディに蓄積する蓄積電荷を制御するように適応された蓄積電荷シンクを含み、当該方法は：
ａ）所定の回路内で動作するように前記フローティングボディ型ＭＯＳＦＥＴを構成する段階；
ｂ）蓄積電荷レジームで動作するように前記フローティングボディ型ＭＯＳＦＥＴをオフにバイアスする段階；及び
ｃ）前記蓄積電荷を制御する段階；
を有する、方法。
【請求項２９】
前記のｃ）前記蓄積電荷を制御する段階は、前記蓄積電荷を除去することを有する、請求項２８に記載の方法。
【請求項３０】
前記ＡＣＣ型ＭＯＳＦＥＴは更に、ドレイン−ソース間抵抗を含み、前記ドレイン−ソース間抵抗は、前記ＡＣＣ型ＭＯＳＦＥＴがその他の高インピーダンス素子と直接に配置されるとき、前記ＡＣＣ型ＭＯＳＦＥＴの前記ドレインと前記ソースとの間に、前記蓄積電荷を制御することに伴う電流を前記のソース及びドレインから離して導くためのパスを提供する、請求項２５に記載のＲＦスイッチ。
【請求項３１】
前記ＡＣＣ型ＭＯＳＦＥＴの前記ゲートにゲート抵抗が結合されており、前記ドレイン−ソース間抵抗は前記ゲート抵抗のインピーダンスにほぼ等しいインピーダンスを有する、請求項３０に記載のＲＦスイッチ。
【請求項３２】
積層化された前記ＡＣＣ型ＭＯＳＦＥＴそれぞれに一対一の関係で付随する複数のドレイン−ソース間抵抗を更に含み、各ドレイン−ソース間抵抗は、それが付随するＡＣＣ型ＭＯＳＦＥＴの前記ドレインと前記ソースとの間に電気的に結合され、各ＡＣＣ型ＭＯＳＦＥＴの前記ゲートにそれぞれのゲート抵抗が結合され、各ＡＣＣ型ＭＯＳＦＥＴの前記ドレイン−ソース間抵抗は、該ＡＣＣ型ＭＯＳＦＥＴの前記ゲート抵抗のインピーダンスを、積層化された前記ＡＣＣ型ＭＯＳＦＥＴの数で割った値にほぼ等しいインピーダンスを有する、請求項２５に記載のＲＦスイッチ。
【請求項３３】
ＲＦ信号をスイッチングするＲＦスイッチであって：
ａ）第１のＲＦ信号の受信又は出力が可能な第１のＲＦポート；
ｂ）第２のＲＦ信号の受信又は出力が可能な第２のＲＦポート；
ｃ）ＲＦ共通ポート；
ｄ）前記第１のＲＦポートに結合された第１のノードと前記ＲＦ共通ポートに結合された第２のノードとを有し、且つ第１のスイッチ制御信号によって制御される第１のスイッチトランジスタ群；
ｅ）前記第２のＲＦポートに結合された第１のノードと前記ＲＦ共通ポートに結合された第２のノードとを有し、且つ第２のスイッチ制御信号によって制御される第２のスイッチトランジスタ群；
ｆ）前記第２のＲＦポートに結合された第１のノードと、グランドに結合された第２のノードとを有し、前記第１のスイッチ制御信号によって制御される、第１のシャントトランジスタ群；及び
ｇ）前記第１のＲＦポートに結合された第１のノードと、グランドに結合された第２のノードとを有し、前記第２のスイッチ制御信号によって制御される、第２のシャントトランジスタ群；
を有し、
前記第１のスイッチ制御信号が有効にされると、前記第１のスイッチトランジスタ群及び前記第１のシャントトランジスタ群が有効にされ、且つ第２のスイッチトランジスタ群及び前記第２のシャントトランジスタ群が無効にされ、それにより、前記第１のＲＦポートが前記ＲＦ共通ポートに電気的に結合され、且つ前記第２のＲＦポートがグランドに短絡され、また、前記第１のスイッチ制御信号が無効にされ且つ前記第２のスイッチ制御信号が有効にされると、前記第２のスイッチトランジスタ群及び前記第２のシャントトランジスタ群が有効にされ、且つ第１のスイッチトランジスタ群及び前記第１のシャントトランジスタ群が無効にされ、それにより、前記第２のＲＦポートが前記ＲＦ共通ポートに電気的に結合され、且つ前記第１のＲＦポートがグランドに短絡され、且つ
前記スイッチトランジスタ群及び前記シャントトランジスタ群は、１つ以上の請求項１記載のＡＣＣ型ＭＯＳＦＥＴを有する、
ＲＦスイッチ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
故に、蓄積電荷を除去あるいはその他の方法で制御し、それによりＳＯＩ型ＭＯＳＦＥＴの性能を有意に改善するために、ＳＯＩ（及びＳＯＳ）型ＭＯＳＦＥＴ、及びＳＯＩ型ＭＯＳＦＥＴを用いて実現される回路を適応させ且つ改善する技術を提供することが望まれる。そして、ＳＯＩ型ＭＯＳＦＥＴにおける線形性の特性を改善することに使用される方法及び装置を提供することが望まれる。改善されたＭＯＳＦＥＴは、従来のＭＯＳＦＥＴと比較して改善された線形性、高調波歪み、相互変調歪み、及びＢＶＤＳＳ特性を有し、それにより、ＭＯＳＦＥＴを用いて実現される回路の性能を改善する。この教示はこのような新規な方法及び装置を提供するものである。
【特許文献１】米国特許第６，９０８，８３２号明細書
【特許文献２】米国特許第６，６３２，７２４号明細書
【特許文献３】米国特許第６，７９０，７４７号明細書
【特許文献４】米国特許第６，６９３，３２６号明細書
【特許文献５】米国特許第７，４０４，１５７号明細書
【特許文献６】米国特許第７，０５８，９２２号明細書
【特許文献７】米国特許第６，８９８，７７８号明細書
【特許文献８】米国特許第５，０１２，１２３号明細書
【特許文献９】米国特許第５，８１８，０９９号明細書
【特許文献１０】米国特許第６，２４９，０２７号明細書
【特許文献１１】米国特許第６，５０４，２１２号明細書
【特許文献１２】米国特許出願２００１−００１５４６１号明細書
【特許文献１３】米国特許出願２００３−０２０５７６０号明細書
【特許文献１４】欧州特許第１００６５８４号明細書
【特許文献１５】米国特許第４，０５３，９１６号明細書
【特許文献１６】米国特許第５，４１６，０４３号明細書
【特許文献１７】米国特許第５，４９２，８５７号明細書
【特許文献１８】米国特許第５，５７２，０４０号明細書
【特許文献１９】米国特許第５，５９６，２０５号明細書
【特許文献２０】米国特許第５，６００，１６９号明細書
【特許文献２１】米国特許第５，６６３，５７０号明細書
【特許文献２２】米国特許第５，８６１，３３６号明細書
【特許文献２３】米国特許第５，８６３，８２３号明細書
【特許文献２４】米国特許第５，８８３，３９６号明細書
【特許文献２５】米国特許第５，８９５，９５７号明細書
【特許文献２６】米国特許第５，９２０，２３３号明細書
【特許文献２７】米国特許第５，９３０，６３８号明細書
【特許文献２８】米国特許第５，９７３，３６３号明細書
【特許文献２９】米国特許第５，９７３，３８２号明細書
【特許文献３０】米国特許第６，０５７，５５５号明細書
【特許文献３１】米国特許第６，８０４，５０２号明細書
【特許文献３２】米国特許第７，０５６，８０８号明細書
【特許文献３３】米国特許第６，９６９，６６８号明細書