(57)【要約】実装基板の配線層が増加することを抑制しつつ、電源の供給元と供給先とを適切に接続する。回路モジュール（８０）は、電源チップモジュール（１０）と負荷チップモジュール（２０）とシステム基板（３０）とを備える。電源チップモジュール（１０）の電源出力端子群（１１）は、電源チップモジュール基板（２１）の少なくとも１つの辺に沿う列に並んで配置され、負荷チップモジュール（２０）の電源入力端子群（３１）は、負荷チップモジュール基板（２１）の少なくとも１つの辺に沿う特定列（ＳＧ）に並んで配置される特定端子群（３１Ｓ）を有し、電源出力端子群（１１）がシステム基板（３０）に接続される配線パターン（４１）の電源出力端子群（１１）の並び方向に沿った配線幅（Ｗ１１）は、特定端子群（３１Ｓ）がシステム基板（３０）に接続される配線パターン（４１）の特定端子群（３１Ｓ）の並び方向に沿った配線幅Ｗ３１以上である。
2020012796.tif 000002
【特許請求の範囲】
【請求項１】
矩形板状の電源チップモジュール基板と、当該電源チップモジュール基板の上面に支持された少なくとも１つの電源用半導体チップと、前記電源チップモジュール基板の下面において前記電源チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記電源用半導体チップに電気的に接続されている複数の接続端子と、を備えた電源チップモジュールと、
矩形板状の負荷チップモジュール基板と、当該負荷チップモジュール基板の上面に支持された少なくとも１つの負荷半導体チップと、前記負荷チップモジュール基板の下面において前記負荷チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記負荷半導体チップに電気的に接続されている複数の負荷側接続端子と、を備えた負荷チップモジュールと、
前記電源チップモジュール及び前記負荷チップモジュールを支持するシステム基板と、を備えた回路モジュールであって、
複数の前記接続端子には、複数の端子を有する電源出力端子群が含まれ、
複数の前記負荷側接続端子には、前記電源出力端子群に接続される複数の端子を有する電源入力端子群が含まれ、
前記電源出力端子群は、前記電源チップモジュール基板の少なくとも１つの辺に沿う列に並んで配置され、
前記電源入力端子群は、前記負荷チップモジュール基板の少なくとも１つの辺に沿う列である特定列に並んで配置される特定端子群を有し、
前記電源出力端子群が前記システム基板に接続される配線パターンの前記電源出力端子群の並び方向に沿った配線幅は、前記特定列において前記特定端子群が前記システム基板に接続される配線パターンの前記特定端子群の並び方向に沿った配線幅以上である、回路モジュール。
【請求項２】
前記システム基板は、前記電源チップモジュールと前記負荷チップモジュールとを接続する電源経路として、前記システム基板の何れか一方の表層配線層である特定表層配線層に形成される第１配線パターンと、前記特定表層配線層とは別の配線層に形成された第２配線パターンとを有し、
前記電源出力端子群は、前記第１配線パターンに接続される第１電源出力端子群と、前記第２配線パターンに接続される第２電源出力端子群とを含み、
前記電源入力端子群は、前記特定端子群を含むと共に前記第１配線パターンに接続される第１電源入力端子群と、前記第２配線パターンに接続される第２電源入力端子群とを含み、
前記第２配線パターンの配線幅は、前記第１配線パターンの配線幅よりも太く、
前記第１電源出力端子群が接続される箇所における前記第１配線パターンの配線幅は、前記負荷チップモジュールの側における前記第１配線パターンの配線幅以上であり、
前記第２電源出力端子群が接続される箇所における前記第２配線パターンの配線幅は、前記負荷チップモジュールの側における前記第２配線パターンの配線幅以上である、請求項１に記載の回路モジュール。
【請求項３】
前記電源チップモジュールと前記負荷チップモジュールとは、前記システム基板の同一面に支持されていると共に、前記システム基板の基板面に直交する方向視で前記電源出力端子群が配置される列と前記特定列とが対向するように配置され、
前記第１電源出力端子群は、前記第２電源出力端子群よりも外周側の列に配置され、
前記第１電源入力端子群は、前記第２電源入力端子群よりも外周側の列に配置されている、請求項２に記載の回路モジュール。
【請求項４】
前記電源チップモジュールと前記負荷チップモジュールとは、前記システム基板の互いに反対側を向く面にそれぞれ支持されていると共に、前記システム基板の基板面に直交する方向視で、前記電源出力端子群が配置される列と前記特定列とが対向し、且つ、前記電源チップモジュールと前記負荷チップモジュールとが重複しないように配置され、
前記第１電源出力端子群は、前記第２電源出力端子群よりも内周側の列に配置され、
前記第１電源入力端子群は、前記第２電源入力端子群よりも外周側の列に配置されている、請求項２に記載の回路モジュール。
【請求項５】
矩形板状の電源チップモジュール基板と、当該電源チップモジュール基板の上面に支持された少なくとも１つの電源用半導体チップと、前記電源チップモジュール基板の下面において前記電源チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記電源用半導体チップに電気的に接続されている複数の接続端子と、を備えた電源チップモジュールであって、
複数の前記接続端子には、第１電圧を出力する複数の端子を有する第１電源出力端子群、及び、第２電圧を出力する複数の端子を有する第２電源出力端子群が含まれ、
前記第１電源出力端子群及び前記第２電源出力端子群の何れか一方の電源出力端子群は、前記電源チップモジュール基板の少なくとも１つの辺に沿う最外周の列である最外周列に並んで配置され、
前記第１電源出力端子群及び前記第２電源出力端子群の何れか他方の電源出力端子群は、前記最外周列よりも内側の列である内周列の１つに、前記最外周列における前記電源出力端子群の並び方向に沿って並んで配置され、
前記第１電源出力端子群が配置された第１領域と、前記第２電源出力端子群が配置された第２領域とは、前記電源チップモジュール基板に沿うと共に前記並び方向に直交する方向視で、少なくとも一部が重複している、電源チップモジュール。
【請求項６】
前記第１電源出力端子群及び前記第２電源出力端子群の内、端子数が多い方を多端子群、端子数が少ない方を少端子群として、
前記少端子群が前記並び方向に沿って並ぶ領域の全体が、前記電源チップモジュール基板に沿うと共に前記並び方向に直交する方向視で、前記多端子群が前記並び方向に沿って並ぶ領域に重複している、請求項５に記載の電源チップモジュール。
【請求項７】
請求項５又は６に記載の電源チップモジュールと、当該電源チップモジュールに接続される負荷チップモジュールとを備えた回路モジュールであって、
前記負荷チップモジュールは、矩形板状の負荷チップモジュール基板と、当該負荷チップモジュール基板の上面に支持された少なくとも１つの負荷半導体チップと、前記負荷チップモジュール基板の下面において前記負荷チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記負荷半導体チップに電気的に接続されている複数の負荷側接続端子と、を備え、
複数の前記負荷側接続端子には、電源入力端子群として、前記第１電源出力端子群に接続される複数の端子を有する第１電源入力端子群、及び、前記第２電源出力端子群に接続される複数の端子を有する第２電源入力端子群が含まれ、
前記第１電源入力端子群が配置された領域を負荷側第１領域、前記第２電源入力端子群が配置された領域を負荷側第２領域とし、
最外周の列に最も近い列において、前記負荷チップモジュール基板の少なくとも１つの辺に沿って並んで配置された前記電源入力端子群の並び方向を負荷側並び方向として、
前記第１電源入力端子群は、前記負荷側並び方向に沿う方向における前記負荷側第１領域の長さが、前記並び方向に沿う方向における前記第１領域の長さ以下となるように配置され、前記第２電源入力端子群は、前記負荷側並び方向に沿う方向における前記負荷側第２領域の長さが、前記並び方向に沿う方向における前記第２領域の長さ以下となるように配置されている、回路モジュール。
【請求項８】
前記第１電源入力端子群及び前記第２電源入力端子群の何れか一方が、前記負荷側並び方向に沿う複数列の何れかである特定列に配置され、
前記第１電源入力端子群及び前記第２電源入力端子群の何れか他方が、前記特定列よりも内側に配置されている、請求項７に記載の回路モジュール。
【請求項９】
前記電源チップモジュール及び前記負荷チップモジュールを支持するシステム基板を更に備え、
前記電源チップモジュールと前記負荷チップモジュールとは、前記システム基板の同一面に支持されていると共に、前記システム基板の基板面に直交する方向視で前記電源出力端子群が配置される前記最外周列と前記特定列とが対向するように配置され、
前記第１電源出力端子群は、前記最外周列に配置され、
前記第２電源出力端子群は、前記最外周列よりも内側に配置され、
前記第１電源入力端子群は、前記特定列に配置され、
前記第２電源入力端子群は、前記特定列よりも内側に配置されている、請求項８に記載の回路モジュール。
【請求項１０】
前記電源チップモジュール及び前記負荷チップモジュールを支持するシステム基板を更に備え、
前記電源チップモジュールと前記負荷チップモジュールとは、前記システム基板の互いに反対側を向く面にそれぞれ支持されていると共に、前記システム基板の基板面に直交する方向視で、前記電源出力端子群が配置される前記最外周列と前記特定列とが対向し、且つ、前記電源チップモジュールと前記負荷チップモジュールとが重複しないように配置され、
前記第２電源出力端子群は、前記最外周列に配置され、
前記第１電源出力端子群は、前記最外周列よりも内側に配置され、
前記第１電源入力端子群は、前記特定列に配置され、
前記第２電源入力端子群は、前記特定列よりも内側に配置されている、請求項８に記載の回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源チップモジュールと、負荷チップモジュールと、これらを支持するシステム基板とを備えた回路モジュール、及び、電源チップモジュールに関する。
【背景技術】
【０００２】
特開２０１４−８２２４５号公報には、コントローラ（２０１）と電源ＩＣ（２０２）と有する半導体記憶装置が開示されている（背景技術において括弧内の符号は参照する文献のもの。）。電源ＩＣ（２０２）は、異なる複数の電源電圧を発生させて、コントローラ（２０１）に供給する。コントローラ（２０１）の端子の内、信号の入出力に用いられる信号端子に比べて、電源の入出力に用いられる電源端子には多くの電流が流れる。このため、多くの場合、１つの電源に対応する電源端子に複数の端子が割り当てられている。
端子が、ＢＧＡ（Ball Grid Array）などで、矩形環状に平面配置される場合、中心から外周側に向かって、１つの電源に対応する複数の電源端子が並んで配置される。【０００３】
また、実装基板上において電源を伝達する配線パターンも、信号を伝達する配線パターンに比べて多くの電流が流れる。このため、電源の配線パターンは一般的に信号の配線パターンよりも太く（有効断面積が大きくなるように）形成される。但し、１つの電源に対応する複数の電源端子が、電源ＩＣ（２０２）の中心から外周側に向かって並んで配置される場合、周方向に隣接する端子との絶縁を保つため、実装基板面に沿った方向には配線パターンを大きく広げることは困難である。このため、多くの場合、実装基板を多層基板として、内層も用いて電源の配線パターンの有効断面積が確保される。多層基板は、層数が増加するほど生産コストが上昇するおそれがある。従って、実装基板の電源配線層が増加することを抑制して、コントローラ（２０１）などの負荷用電子部品と、電源ＩＣ（２０２）などの電源用電子部品とを接続できることが望ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−８２２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記背景に鑑みて、実装基板の配線層が増加することを抑制しつつ、電源の供給元と供給先との適切な接続が可能な技術の提供が望まれる。
【課題を解決するための手段】
【０００６】
上記に鑑みた回路モジュールは、１つの態様として、矩形板状の電源チップモジュール基板と、当該電源チップモジュール基板の上面に支持された少なくとも１つの電源用半導体チップと、前記電源チップモジュール基板の下面において前記電源チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記電源用半導体チップに電気的に接続されている複数の接続端子と、を備えた電源チップモジュールと、矩形板状の負荷チップモジュール基板と、当該負荷チップモジュール基板の上面に支持された少なくとも１つの負荷半導体チップと、前記負荷チップモジュール基板の下面において前記負荷チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記負荷半導体チップに電気的に接続されている複数の負荷側接続端子と、を備えた負荷チップモジュールと、前記電源チップモジュール及び前記負荷チップモジュールを支持するシステム基板と、を備えた回路モジュールは、複数の前記接続端子には、複数の端子を有する電源出力端子群が含まれ、複数の前記負荷側接続端子には、前記電源出力端子群に接続される複数の端子を有する電源入力端子群が含まれ、前記電源出力端子群は、前記電源チップモジュール基板の少なくとも１つの辺に沿う列に並んで配置され、前記電源入力端子群は、前記負荷チップモジュール基板の少なくとも１つの辺に沿う列である特定列に並んで配置される特定端子群を有し、前記電源出力端子群が前記システム基板に接続される配線パターンの前記電源出力端子群の並び方向に沿った配線幅は、前記特定列において前記特定端子群が前記システム基板に接続される配線パターンの前記特定端子群の並び方向に沿った配線幅以上である。【０００７】
負荷チップモジュールには、負荷チップモジュールの消費電流に応じて適切な本数を有する電源入力端子群が設けられている。一方、電源チップモジュールには、電源チップモジュールが出力可能な範囲で最大限の電流を出力できるように適切な本数を有する電源出力端子群が設けられている。当然ながら、電源チップモジュールは、負荷チップモジュールの消費電流が最大となる場合でも充分に電流を供給できる仕様のものが用いられている。換言すれば、負荷チップモジュールの消費電流の最大値は、電源チップモジュールの出力電流の最大値よりも小さい。従って、電源入力端子群に接続される配線の有効断面積は、電源出力端子群に接続される配線の有効断面積よりも小さくてよい。本構成によれば、電源出力端子群が接続される配線パターンの配線幅が、電源入力端子群が接続される配線パターンの配線幅以上である。従って、電源チップモジュールと負荷チップモジュールとを適切に接続することができる。【０００８】
また、上記に鑑みた電源チップモジュールは、１つの態様として、矩形板状の電源チップモジュール基板と、当該電源チップモジュール基板の上面に支持された少なくとも１つの電源用半導体チップと、前記電源チップモジュール基板の下面において前記電源チップモジュール基板の各辺に沿って複数列の矩形環状に配列されていると共に前記電源用半導体チップに電気的に接続されている複数の接続端子と、を備えた電源チップモジュールは、複数の前記接続端子には、第１電圧を出力する複数の端子を有する第１電源出力端子群、及び、第２電圧を出力する複数の端子を有する第２電源出力端子群が含まれ、前記第１電源出力端子群及び前記第２電源出力端子群の何れか一方の電源出力端子群は、前記電源チップモジュール基板の少なくとも１つの辺に沿う最外周の列である最外周列に並んで配置され、前記第１電源出力端子群及び前記第２電源出力端子群の何れか他方の電源出力端子群は、前記最外周列よりも内側の列である内周列の１つに、前記最外周列における前記電源出力端子群の並び方向に沿って並んで配置され、前記第１電源出力端子群が配置された第１領域と、前記第２電源出力端子群が配置された第２領域とは、前記電源チップモジュール基板に沿うと共に前記並び方向に直交する方向視で、少なくとも一部が重複している。【０００９】
この構成によれば、最外周列に並んで配置される電源出力端子群と電源の供給先とを、電源チップモジュールが実装される基板の実装面に形成される表層配線によって接続することができる。また、最外周列に並んで配置される電源出力端子群は、矩形環状に配列された接続端子の周方向に隣接しているため、並び方向に沿った方向において、充分な配線幅を有し、配線インピーダンスが抑制された表層配線を設けることができる。内周列に配置される電源出力端子群は、最外周列に並んで配置される電源出力端子群と、並び方向に直交する方向視で、少なくとも一部が重複しているため、上記のように実装面における表層配線によって電源の供給先と接続することは困難である。しかし、当該基板の実装面の表層配線以外の別の配線層に設けた配線によって、適切に電源の供給先と接続することができる。つまり、電源チップモジュールが実装される基板の面方向に充分な配線幅を確保できて、充分な配線の有効断面積を確保することができるため、当該基板の厚さ方向において配線の有効断面積を広げる必要がない。従って、当該基板の配線層（内層配線層）が増加することを抑制することができる。このように、本構成によれば、実装基板の配線層が増加することを抑制しつつ、電源の供給元と供給先との適切な接続が可能となる。【００１０】
電源チップモジュール及び回路モジュールのさらなる特徴と利点は、図面を参照して説明する（本発明の）実施形態についての以下の記載から明確となる。
【図面の簡単な説明】
【００１１】
【図１】回路モジュールの模式的な外観図
【図２】電源チップモジュールの端子配置の一例を示す模式的な透視図
【図３】負荷チップモジュールの端子配置の一例を示す模式的な透視図
【図４】電源チップモジュール及び負荷チップモジュールの構造を示す模式的な断面図
【図５】電源チップモジュール及び負荷チップモジュールの構造を示す模式的な断面図
【図６】電源チップモジュール及び負荷チップモジュールの端子構造を示す説明図
【図７】システム基板第１面の電源配線の配線パターンの一例を模式的に示す図
【図８】システム基板第２面の電源配線の配線パターンの一例を模式的に示す図
【図９】システム基板の電源配線の配線パターンの一例を模式的に示す断面図
【図１０】電源チップモジュールの端子配置の他の例を示す模式的な透視図
【図１１】システム基板の電源配線の配線パターンの他の例を模式的に示す断面図
【図１２】内層配線層を用いた電源配線の配線パターンの例を模式的に示す断面図
【図１３】１系統の電源配線の配線パターンの一例を模式的に示す断面図
【図１４】１系統の電源配線の配線パターンの他の例を模式的に示す断面図
【図１５】システム基板第１面の電源配線の配線パターンの他の例を模式的に示す図
【図１６】システム基板第１面の電源配線の配線パターンの比較例を模式的に示す図
【発明を実施するための形態】
【００１２】
以下、電源の供給元となる電源チップモジュール、電源チップモジュール及び電源の供給先としての負荷チップモジュールを有して構成された回路モジュールの実施形態を図面に基づいて説明する。図１に示すように、回路モジュール８０は、電源チップモジュール１０と、負荷チップモジュール２０と、電源チップモジュール１０及び負荷チップモジュール２０を支持する実装基板としてのシステム基板３０とを有している。負荷チップモジュール２０は、電源チップモジュール１０に接続されて電源チップモジュール１０から電力を供給される。図１には、システム基板第１面３０ａに、電源チップモジュール１０及び負荷チップモジュール２０が支持され、システム基板第１面３０ａに、第１電源配線パターン４１（第１配線パターン）が形成されている形態を例示している。また、回路モジュール８０の断面図である図９に示すように、システム基板第２面３０ｂには第２電源配線パターン４２（第２配線パターン）が形成されている。
【００１３】
以下、システム基板第１面３０ａの側から、システム基板３０に直交する方向を“Ｚ方向”とし、システム基板３０の基板面に沿って、電源チップモジュール１０と負荷チップモジュール２０とが並ぶ並び方向を“Ｙ方向”とし、“Ｚ方向”及び“Ｙ方向”に直交する方向を“Ｘ方向”と称する。また、図２、図３等、電源チップモジュール１０の接続端子３、及び負荷チップモジュール２０の負荷側接続端子２３の配列を示す場合は、図１におけるＺ方向視の透視図として示している。
【００１４】
図４に示すように、電源チップモジュール１０は、矩形板状の電源チップモジュール基板１と、電源チップモジュール基板１の上面１ａに支持された少なくとも１つの電源用半導体チップ２と、電源チップモジュール基板１の下面１ｂに配置されて、電源用半導体チップ２に電気的に接続されている複数の接続端子３とを備えている。接続端子３は、図２に示すように、電源チップモジュール基板１の各辺に沿って複数列の矩形環状に配列されている。
【００１５】
負荷チップモジュール２０も同様に、矩形板状の負荷チップモジュール基板２１と、負荷チップモジュール基板２１の上面２１ａに支持された少なくとも１つの負荷半導体チップ２２と、負荷チップモジュール基板２１の下面２１ｂに配置されて、負荷半導体チップ２２に電気的に接続されている複数の負荷側接続端子２３とを備えている。負荷側接続端子２３も、図３に示すように、負荷チップモジュール基板２１の各辺に沿って複数列の矩形環状に配列されている。
【００１６】
図２に示すように、電源チップモジュール１０の複数の接続端子３には、第１電圧を出力する複数の端子を有する第１電源出力端子群１１、及び、第２電圧を出力する複数の端子を有する第２電源出力端子群１２が含まれる。尚、第１電圧と第２電圧とは、異なる電圧であっても良いし、同じ電圧であってもよい。電源チップモジュール１０から出力可能な電流は、第１電源出力端子群１１に比べて第２電源出力端子群１２の方が大きく、その分多くの接続端子３が第２電源出力端子群１２に割り当てられている。ここでは、第１電源出力端子群１１に３本、第２電源出力端子群１２に６本の接続端子３が割り当てられている形態を例示している。
【００１７】
本例では、第１電源出力端子群１１は、電源チップモジュール基板１の少なくとも１つの辺に沿う最外周の列である最外周列Ｇ１に並んで配置されている。以下、第１電源出力端子群１１が並ぶ方向を並び方向Ｌ１と称する。ここで、第１電源出力端子群１１が配置されている領域を、第１領域Ｒ１と称する。一方、第２電源出力端子群１２は、最外周列Ｇ１よりも内側の列である内周列Ｇ２の１つに、第１電源出力端子群１１の並び方向Ｌ１に沿って並んで配置されている。ここで、第２電源出力端子群１２が配置されている領域を、第２領域Ｒ２と称する。
【００１８】
尚、図２等には、第１電源出力端子群１１が、電源チップモジュール基板１の１つの辺に沿って一列に並んで配置されている形態を例示しているが、第１電源出力端子群１１は、角部を挟んで隣接する２つの辺に跨がって並んで配置されていてもよい。第１電源出力端子群１１が、電源チップモジュール基板１の１つの辺に沿って一列に並んで配置されている場合、並び方向Ｌ１は一直線状である。第１電源出力端子群１１が２つの辺に跨がって並んで配置されている場合、より多くの端子が配置される側の１つの辺に沿った方向、或いは、第２電源出力端子群１２の辺に沿った並び方向（第１電源出力端子群１１と同様に第２電源出力端子群１２も２辺に跨がって配置されている場合には、より多くの端子が配置される側の辺に沿った並び方向）と平行する側の１つの辺に沿った方向を並び方向Ｌ１とすると好適である。
【００１９】
図２には、第１電源出力端子群１１が並び方向Ｌ１に沿って並ぶ第１領域Ｒ１の全体が、電源チップモジュール基板１に沿うと共に並び方向Ｌ１に直交する方向視（ＬＸ方向視）で、第２電源出力端子群１２が並び方向Ｌ１に沿って並ぶ第２領域Ｒ２に重複している形態を例示している。尚、ここでは、第１電源出力端子群１１に比べて第２電源出力端子群１２の端子数が多く、第１領域Ｒ１の全体が、ＬＸ方向視で第２領域Ｒ２に重複している形態を例示しているが、逆に、第２電源出力端子群１２に比べて第１電源出力端子群１１の端子数が多く、第２領域Ｒ２の全体が、ＬＸ方向視で第１領域Ｒ１に重複している形態であってもよい。即ち、第１電源出力端子群１１及び第２電源出力端子群１２の内、端子数が多い方を多端子群、端子数が少ない方を少端子群として、少端子群が並び方向Ｌ１に沿って並ぶ領域の全体が、ＬＸ方向視で、多端子群が並び方向Ｌ１に沿って並ぶ領域に重複していればよい。尚、ここでは、少端子群が並び方向Ｌ１に沿って並ぶ領域の全体が、ＬＸ方向視で、多端子群が並び方向Ｌ１に沿って並ぶ領域に重複している形態を例示しているが、第１領域Ｒ１と第２領域Ｒ２とは、ＬＸ方向視で、少なくとも一部が重複している形態であってもよい。
【００２０】
電源出力端子群（１１，１２）及び電源出力端子群（１１，１２）に接続される電源配線パターン（４１，４２）は、電源チップモジュール１０が実装されるシステム基板３０の実装面（ここではシステム基板第１面３０ａ）において、電源チップモジュール１０中心部から外周側への信号の入力端子からの配線経路の敷設を妨げる場合がある。少端子群が並ぶ領域の全体が多端子群の並ぶ領域に重複することで、信号の入力端子からの配線経路の敷設を妨げる可能性を低減させて、配線経路の確保が容易になる。尚、少端子群が並ぶ領域の一部が多端子群の並ぶ領域に重複することでも、信号の入力端子からの配線経路の敷設を妨げる可能性はある程度低減されるので、全く重複しない場合に比べて配線経路の確保は容易になる。
【００２１】
図３に示すように、負荷チップモジュール２０の負荷側接続端子２３には、第１電源出力端子群１１に接続される複数の端子を有する第１電源入力端子群３１、及び、第２電源出力端子群１２に接続される複数の端子を有する第２電源入力端子群３２が含まれる。ここで、第１電源入力端子群３１が配置された領域を負荷側第１領域Ｒ２１と称し、第２電源入力端子群３２が配置された領域を負荷側第２領域Ｒ２２と称する。ここで、最外周列Ｇ１に最も近い列（図３に示す特定列ＳＧ）において、負荷チップモジュール基板２１の少なくとも１つの辺に沿って並んで配置された電源入力端子群（第１電源入力端子群３１又は第２電源入力端子群３２）の並び方向を負荷側並び方向Ｌ２とする。図３に示す形態では、特定列ＳＧに配置された３本の負荷側接続端子２３により特定端子群３１Ｓが構成され、特定端子群３１Ｓの３本の負荷側接続端子２３の並び方向が負荷側並び方向Ｌ２となる。
【００２２】
尚、ここでは、特に好ましい形態として、矩形環状に配置される負荷側接続端子２３の最外周列Ｇ１に特定列ＳＧが設定されている形態を例示しているが、特定列ＳＧは、最外周列Ｇ１よりも内側の列に設定されていてもよい。また、ここでは、特に好ましい形態として、特定列ＳＧに配置される特定端子群３１Ｓの全てが、第１電源入力端子群３１に含まれる形態を例示しているが、特定端子群３１Ｓは、第１電源入力端子群３１に含まれる負荷側接続端子２３及び第２電源入力端子群３２に含まれる負荷側接続端子２３の双方を含んでいてもよい。本実施形態では、最外周列Ｇ１に特定列ＳＧが設定され、特定列ＳＧに配置される特定端子群３１Ｓの全てが、第１電源入力端子群３１に含まれ、第２電源入力端子群３２は、特定列ＳＧよりも内側（特定列ＳＧから内側に向かう側）に配置されている。
【００２３】
図３には、第１電源入力端子群３１が、特定列ＳＧに配置される端子を含み、第２電源入力端子群３２が、特定列ＳＧよりも内側に配置されている形態を例示した。しかし、第２電源入力端子群３２が、特定列ＳＧに配置される端子を含み、第１電源入力端子群３１が、特定列ＳＧよりも内側に配置されていてもよい。即ち、第１電源入力端子群３１及び第２電源入力端子群３２の何れか一方が、負荷側並び方向Ｌ２に沿う複数列の何れかである特定列ＳＧに配置され、第１電源入力端子群３１及び第２電源入力端子群３２の何れか他方が、特定列ＳＧよりも内側に配置されていてもよい。
【００２４】
電源チップモジュール１０の接続端子３と同様に、負荷側接続端子２３にも、信号の入出力端子が含まれる。電源入力端子群（３１，３２）及び電源入力端子群（３１，３２）に接続される電源配線パターン（４１，４２）は、負荷チップモジュール２０が実装されるシステム基板３０の実装面（ここではシステム基板第１面３０ａ）において、負荷チップモジュール２０の中心部から外周側への配線経路の敷設を妨げる場合がある。しかし、電源入力端子群（３１，３２）の何れか一方が、特定列ＳＧに配置され、何れか他方が、特定列ＳＧよりも内側に配置されると、第１電源入力端子群３１と第２電源入力端子群３２とは、負荷側並び方向Ｌ２に直交する方向において少なくとも一部が重複する可能性が高くなる。従って、信号の入出力端子の配線経路の敷設を妨げる可能性を低減させることができる。
【００２５】
ところで、図４を参照して上述したように、電源チップモジュール１０は、電源チップモジュール基板１と、少なくとも１つの電源用半導体チップ２と、複数の接続端子３とを備えている。また、負荷チップモジュール２０は、負荷チップモジュール基板２１と、少なくとも１つの負荷半導体チップ２２と、複数の負荷側接続端子２３とを備えている。図４に例示した形態では、電源チップモジュール１０及び負荷チップモジュール２０は、複数の半導体チップ（２又は２２）を有し、いわゆるマルチチップモジュール（ＭＣＭ：Multi Chip Module）と称されるハイブリッドＩＣとして構成されている形態を例示している。マルチチップモジュールは、特有の機能を有する複数の半導体素子（半導体チップ）を少なくとも１つ、１枚の支持基板（１又は２１）の上に実装したモジュールとして構成されている。尚、マルチチップモジュールは、１つの半導体素子（半導体チップ）を有して構成されていてもよい。
【００２６】
また、図４では、半導体素子の１つがＢＧＡ（Ball Grid Array）タイプである形態を例示しているが、図５に例示するように、半導体素子は、ＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）であってもよい。また、複数のＢＧＡタイプの半導体素子を有してマルチチップモジュールが形成されてもよい。
【００２７】
マルチチップモジュールとして構成される負荷チップモジュール２０は、図６に示すように、負荷半導体チップ２２として、例えばマイクロコンピュータやＤＳＰ（Digital Signal Processor）などのプロセッサ２２ｐと、メモリ２２ｍなどの周辺チップとを有して構成される。また、図示は省略するが、電源チップモジュール１０も、複数の電源用半導体チップ２を有して構成されたり、電源用半導体チップ２とコントローラなどの制御チップとを有して構成されたりしてもよい。
【００２８】
マルチチップモジュールでは、プロセッサ２２ｐの端子配置を負荷チップモジュール基板２１などの支持基板上において変更することができる。つまり、負荷チップモジュール２０がシステム基板３０に実装された場合に適した端子配置となるように、プロセッサ２２ｐの端子の配置を負荷チップモジュール基板２１において並べ替えて負荷側接続端子２３を配置することができる。プロセッサ２２ｐが汎用的なマイクロコンピュータやＤＳＰの場合、その端子配置は、半導体ベンダーによって決定されている。マルチチップモジュールとしての負荷チップモジュール２０では、プロセッサ２２ｐの端子配置を、負荷チップモジュール基板２１において並び替え、負荷チップモジュール２０の負荷側接続端子２３として適切な端子配置とすることができる。図６には、プロセッサ２２ｐ及び負荷チップモジュール２０の端子配置を、プロセッサ２２ｐ及び負荷チップモジュール２０の上面（端子の無い側）から見た下面（端子の有る側）の透視図により示している。
【００２９】
図６に示すように、プロセッサ２２ｐは、プロセッサ２２ｐに電力を供給する複数のチップ電源端子３１ｐを有している（図６において黒塗りで示す端子）。負荷チップモジュール２０は、負荷チップモジュール基板２１においてチップ電源端子３１ｐと電気的に接続される負荷チップ側電源端子（第１電源入力端子群３１）を有している（同様に黒塗りで示す端子）。プロセッサ２２ｐのチップ電源端子３１ｐは、プロセッサ２２ｐに搭載された半導体ダイに対して適切に電力を供給できる位置（中央付近）に配置されている。しかし、負荷チップモジュール基板２１において端子配置が並び替えられ、負荷チップモジュール２０では、最外周の端子まで連続して並ぶように第１電源入力端子群３１が配列されている。
【００３０】
ところで、複数の半導体素子を負荷チップモジュール基板２１のような支持基板の上で接続することによって、それらの半導体素子の間でのみ接続される端子を、マルチチップモジュールの端子（接続端子３、負荷側接続端子２３）から削減することができる。端子の総数が削減されることによって、より適切にマルチチップモジュールにおいて端子を配列することができる。例えば、図６に例示する負荷チップモジュール２０は、プロセッサ２２ｐと、メモリ２２ｍとを有して構成される。多くの場合、プロセッサ２２ｐにおいてメモリ２２ｍと接続される端子は、アドレスバスやデータバスなどのバス信号を含むため、その本数は多い。プロセッサ２２ｐとメモリ２２ｍとが負荷チップモジュール基板２１の上で接続されると、そのようなバス信号の端子を、負荷チップモジュール２０の負荷側接続端子２３から削減することができる。従って、上述したように電源入力端子の配置を並び替えることも容易になる。
【００３１】
詳細な説明は省略するが、電源チップモジュール１０についても同様である。電源用半導体チップ２の端子配置は、電源用半導体チップ２のベンダーによって決定されており、システム基板３０への実装時に最適な配置とはなっていない場合がある。しかし、電源チップモジュール基板１において並び替えを行うことによって、電源チップモジュール１０の電源出力端子（第１電源出力端子群１１、第２電源出力端子群１２）の端子配置を最適化することができる。
【００３２】
上述したような電源チップモジュール１０と負荷チップモジュール２０とをシステム基板３０に実装して回路モジュール８０を構成する場合、図７〜図９に示すように、電源チップモジュール１０と負荷チップモジュール２０とを、システム基板３０の表層の配線層（システム基板第１面３０ａの配線層及びシステム基板第２面３０ｂの配線層）で接続することができる。つまり、システム基板３０の内層配線層を用いて電力供給をしなくてもよいので、システム基板３０のコストを低減することができる。
【００３３】
図７は、システム基板第１面３０ａのランド及び電源配線のパターンの一例を模式的に示し、図８は、システム基板第２面３０ｂのランド及び電源配線のパターンの一例を模式的に示している。図７及び図８において、破線又は塗りつぶしによる大きい丸は接続端子３及び負荷側接続端子２３が接続される実装ランドを示し、実線及び破線による小さい丸はスルーホールＴＨを示している。符号“Ｌ１１”は、第１電源出力端子群１１が接続される実装ランドを示し、符号“Ｌ１２”は、第２電源出力端子群１２が接続される実装ランドを示し、符号“Ｌ３１”は、第１電源入力端子群３１が接続される実装ランドを示し、符号“Ｌ３２”は、第２電源入力端子群３２が接続される実装ランドを示している。また、第１電源配線パターン４１と第２電源入力端子群３２が接続される実装ランド“Ｌ３２”との間には円環状の絶縁領域Ｓが形成されている。
【００３４】
図７に示すように、第１電源入力端子群３１の内の特定端子群３１Ｓが接続されるランドは、特定ランド領域Ｒ３１Ｓに設けられている。第１電源出力端子群１１と第１電源入力端子群３１とをつなぐ第１電源配線パターン４１は、第１電源出力端子群１１と接続される箇所（矩形環状に配置される負荷側接続端子２３の外縁部に対応する箇所）では、並び方向Ｌ１に沿って“Ｗ１１”の長さを有し、第１電源入力端子群３１と接続される箇所では、負荷側並び方向Ｌ２に沿って“Ｗ３１”の長さを有する。電源チップモジュール１０と負荷チップモジュール２０との間では、第１電源配線パターン４１は、“Ｗ４１”の配線幅を有する。
【００３５】
図７では、“Ｗ１１”と“Ｗ３１”と“Ｗ４１”とが同じ長さである形態を例示しているが、これらは異なっていてもよい。但し、図１５を参照して後述するように、少なくとも“Ｗ１１≧Ｗ３１”であることが好ましい。即ち、システム基板３０において、特定端子群３１Ｓが接続される配線パターン（第１電源配線パターン４１）の特定端子群３１Ｓの並び方向（負荷側並び方向Ｌ２）に沿った配線幅“Ｗ３１”は、第１電源出力端子群１１が接続される配線パターン（第１電源配線パターン４１）の第１電源出力端子群１１の並び方向Ｌ１に沿った配線幅“Ｗ１１”以下であることが好ましい。
【００３６】
同様に、図８に示すように、第２電源出力端子群１２と第２電源入力端子群３２とをつなぐ第２電源配線パターン４２は、第２電源出力端子群１２と接続される箇所では、並び方向Ｌ１に沿って“Ｗ１２”の長さを有し、負荷チップモジュール２０の側（矩形環状に配置される負荷側接続端子２３の外縁部に対応する箇所）では、負荷側並び方向Ｌ２に沿って“Ｗ３２”の長さを有する。電源チップモジュール１０と負荷チップモジュール２０との間では、第２電源配線パターン４２は、“Ｗ４２”の配線幅を有する。図８では、“Ｗ１２”と“Ｗ３２”と“Ｗ４２”とが同じ長さである形態を例示しているが、これらは異なっていてもよい。但し、少なくとも“Ｗ１２≧Ｗ３２”であることが好ましい。
【００３７】
負荷チップモジュール２０には、負荷チップモジュール２０の消費電流に応じて適切な本数を有する電源入力端子群が設けられている。一方、電源チップモジュール１０には、電源チップモジュール１０が出力可能な範囲で最大限の電流を出力できるように適切な本数を有する電源出力端子群が設けられている。当然ながら、回路モジュール８０においては、電源チップモジュール１０は、負荷チップモジュール２０の消費電流が最大となる場合でも充分に電流を供給できる仕様のものが用いられている。換言すれば、負荷チップモジュール２０の消費電流の最大値は、電源チップモジュール１０の出力電流の最大値よりも小さい。従って、電源入力端子群に接続される配線の有効断面積は、電源出力端子群に接続される配線の有効断面積以下でよい。
【００３８】
本実施形態において、第１電源配線パターン４１は、システム基板第１面３０ａにおける表層配線パターンであり、第２電源配線パターン４２は、システム基板第２面３０ｂにおける表層配線パターンである。従って、第１電源配線パターン４１の有効断面積及び第２電源配線パターン４２の有効断面積は、それぞれの配線幅によって規定することができる。上述したように、電源入力端子群に接続される配線の有効断面積は、電源出力端子群に接続される配線の有効断面積よりも小さくてよいから、電源入力端子群が接続される箇所における電源配線パターンの配線幅は、電源出力端子群が接続される箇所における電源配線パターンの配線幅以下でよい。
【００３９】
具体的には、図７に示すように、第１電源入力端子群３１の内、特定端子群３１Ｓが接続される箇所（矩形環状に配置される負荷側接続端子２３の外縁部）における第１電源配線パターン４１の配線幅Ｗ３１は、第１電源出力端子群１１が接続される箇所における第１電源配線パターン４１の配線幅Ｗ１１以下でよい。また、図８に示すように、矩形環状に配置される負荷側接続端子２３の外縁部における第２電源配線パターン４２の配線幅Ｗ３２は、第１電源出力端子群１１が接続される箇所における第２電源配線パターン４２の配線幅Ｗ１２以下でよい。
【００４０】
このような配線幅は、電源入力端子群及び電源出力端子群が配置される領域の長さに基づいて、以下のように規定することもできる。即ち、第１電源入力端子群３１が配置される負荷側第１領域Ｒ２１（特定端子群３１Ｓが接続される特定ランド領域Ｒ３１Ｓ（図７参照））の負荷側並び方向Ｌ２に沿った長さＷ２１（図３参照）が、第１電源出力端子群１１が配置される第１領域Ｒ１の長さＷ１（図２参照）以下である。また、第２電源入力端子群３２が配置される負荷側第２領域Ｒ２２の負荷側並び方向Ｌ２に沿った長さＷ２２（図３参照）が、第２電源出力端子群１２が配置される第１領域Ｒ１の長さＷ２（図２参照）以下である。
【００４１】
図９は、図１に示す回路モジュール８０のＹ方向に沿った模式的な断面図であり、スルーホールＴＨを通る経路も含めて、図７及び図８に例示した第１電源配線パターン４１及び第２電源配線パターン４２を示している。図１及び図９に示すように、電源チップモジュール１０と負荷チップモジュール２０とは、システム基板３０の同一面（ここではシステム基板第１面３０ａ）に支持されていると共に、システム基板３０の基板面に直交するＺ方向視で電源出力端子群（ここでは第１電源出力端子群１１）が配置される最外周列Ｇ１と特定列ＳＧとが対向するように配置されている。そして、図２、図３等を参照して上述したように、第１電源出力端子群１１は、最外周列Ｇ１に配置され、第２電源出力端子群１２は、最外周列Ｇ１よりも内側に配置されている。また、第１電源入力端子群３１は、特定列ＳＧに配置され、第２電源入力端子群３２は、特定列ＳＧよりも内側に配置されている。
【００４２】
これにより、図７〜図９に示すように、システム基板３０の１つの配線層において、第１電源出力端子群１１と第１電源入力端子群３１とを接続し、別の１つの配線層において、第２電源出力端子群１２と第２電源入力端子群３２とを接続することができる。上述したように、特定列ＳＧが負荷チップモジュール２０の最外周列Ｇ１に含まれる場合には、システム基板３０において電源チップモジュール１０及び負荷チップモジュール２０を支持する支持面（システム基板第１面３０ａ）における表層配線層（特定表層配線層３０ｙ）において、第１電源配線パターン４１により第１電源出力端子群１１と第１電源入力端子群３１とを接続することができる。また、第２電源出力端子群１２と第２電源入力端子群３２とを接続する第２電源配線パターン４２が形成される別の配線層は、支持面の裏面（システム基板第２面３０ｂ）における表層配線層とすることができる。この場合、２層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００４３】
当然ながら、第２電源配線パターン４２が形成される配線層は、表層配線層ではなく、図１２に例示するような内層配線層であってもよい。また、図示は省略するが、特定列ＳＧが負荷チップモジュール２０の最外周列Ｇ１に含まれない場合には、第１電源出力端子群１１と第１電源入力端子群３１とを接続する第１電源配線パターン４１が内層配線層に形成されてもよい。同様に、第１電源出力端子群１１が最外周列Ｇ１に配置されていない場合も、図示は省略するが、第１電源配線パターン４１が内層配線層に形成されてよい。これらの場合も、例えば第２電源配線パターン４２が表層配線層に形成されれば、３層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００４４】
図１０は、電源チップモジュール１０の電源出力端子の別の配置例を示し、図１１は、図１０に例示する電源チップモジュール１０を用いた回路モジュール８０の別の構成例を示している。図１〜図９を参照して上述した形態では、第１電源出力端子群１１が最外周列Ｇ１に配置され、第２電源出力端子群１２が最外周列Ｇ１よりも内側の内周列Ｇ２に配置される形態を例示した。図１０は、逆に、第２電源出力端子群１２が最外周列Ｇ１に配置され、第１電源出力端子群１１が最外周列Ｇ１よりも内側の内周列Ｇ２に配置される形態を例示している。負荷チップモジュール２０の第１電源入力端子群３１及び第２電源入力端子群３２の配置については、図１〜図９を参照して上述した形態と同様である。また、図１１は、図９と同様に回路モジュール８０の模式的な断面図であり、スルーホールＴＨを通る経路も含めて、負荷チップモジュール２０と、図１０に例示した電源チップモジュール１０とを接続する第１電源配線パターン４１及び第２電源配線パターン４２を示している。
【００４５】
図１１に示すように、電源チップモジュール１０と負荷チップモジュール２０とは、システム基板３０の互いに反対側を向く面にそれぞれ支持されている。ここでは、システム基板第１面３０ａに図１０の電源チップモジュール１０が支持され、システム基板第２面３０ｂに負荷チップモジュール２０が支持されている形態を例示している。電源チップモジュール１０と負荷チップモジュール２０とは、システム基板３０の基板面に直交するＺ方向視で電源出力端子群（ここでは第２電源出力端子群１２）が配置される最外周列Ｇ１と特定列ＳＧとが対向し、且つ、電源チップモジュール１０と負荷チップモジュール２０とが重複しないように配置されている。
【００４６】
電源チップモジュール１０と負荷チップモジュール２０とは、それぞれシステム基板３０の異なる面に支持されているため、Ｚ方向視で重複するように配置されることも可能である。しかし、一般的に電源チップモジュール１０は、消費電流が大きく、発熱も大きいことが多い。また、負荷チップモジュール２０も内蔵するプロセッサ２２ｐの動作周波数が高く、演算負荷も高いような場合には発熱が大きくなる場合がある。従って、電源チップモジュール１０からの輻射熱が負荷チップモジュール２０に伝搬することを抑制すると共に、電源チップモジュール１０及び負荷チップモジュール２０の放熱性も考慮して、これらはＺ方向視で重複しないようにシステム基板３０に配置されている。
【００４７】
図１０を参照して上述したように、第１電源出力端子群１１は、最外周列Ｇ１に配置され、第２電源出力端子群１２は、最外周列Ｇ１よりも内側に配置されている。また、図３を参照して上述したように、第１電源入力端子群３１は、特定列ＳＧに配置され、第２電源入力端子群３２は、特定列ＳＧよりも内側に配置されている。これにより、図１１に示すように、システム基板３０の１つの配線層において、第１電源出力端子群１１と第１電源入力端子群３１とを接続し、別の１つの配線層において、第２電源出力端子群１２と第２電源入力端子群３２とを接続することができる。
【００４８】
この場合も、特定列ＳＧが負荷チップモジュール２０の最外周列Ｇ１に含まれる場合には、システム基板３０において負荷チップモジュール２０を支持するシステム基板第２面３０ｂにおける表層配線層（特定表層配線層３０ｙ）において、第１電源配線パターン４１により第１電源出力端子群１１と第１電源入力端子群３１とを接続することができる。また、第２電源出力端子群１２と第２電源入力端子群３２とを接続する第２電源配線パターン４２が形成される別の配線層は、システム基板第２面３０ｂの裏面で電源チップモジュール１０を支持するシステム基板第１面３０ａにおける表層配線層とすることができる。この場合、２層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール（２０）とを接続することができる。
【００４９】
図示は省略するが、当然ながら、第２電源配線パターン４２が形成される配線層は、表層配線層ではなく、図１２に例示するような内層配線層であってもよい。また、また、図示は省略するが、特定列ＳＧが負荷チップモジュール２０の最外周列Ｇ１に含まれない場合には、第１電源出力端子群１１と第１電源入力端子群３１とを接続する第１電源配線パターン４１が内層配線層に形成されてもよい。この場合も、例えば第２電源配線パターン４２が表層配線層に形成されれば、３層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。同様に、図示は省略するが、第２電源出力端子群１２が最外周列Ｇ１に配置されていない場合（図１０に示す端子配置ではなく図２に示す端子の場合など）は、第２電源配線パターン４２が内層配線層に形成されてよい。この場合も、例えば第１電源配線パターン４１が表層配線層に形成されれば、３層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００５０】
尚、ここでは、図１０及び図１１を参照して、電源チップモジュール１０における第１電源出力端子群１１と第２電源出力端子群１２との配置が逆の形態について説明したが、同様に、負荷チップモジュール２０において第１電源入力端子群３１と第２電源入力端子群３２との配置を逆にすることもできる。そのような形態については、図１〜図１２を参照した上記の説明より容易に改変可能であるから、詳細な説明は省略する。
【００５１】
図１〜図１２を参照して上述したように、好適な形態として、回路モジュール８０は以下の構成を備える。システム基板３０は、電源チップモジュール１０と負荷チップモジュール２０とを接続する電源経路として、システム基板３０の何れか一方の表層配線層である特定表層配線層３０ｙに形成される第１電源配線パターン４１と、特定表層配線層３０ｙとは別の配線層に形成された第２電源配線パターン４２とを有する。また、電源出力端子群は、第１電源配線パターン４１に接続される第１電源出力端子群１１と、第２電源配線パターン４２に接続される第２電源出力端子群１２とを含み、電源入力端子群は、特定端子群３１Ｓを含むと共に第１電源配線パターン４１に接続される第１電源入力端子群３１と、第２電源配線パターン４２に接続される第２電源入力端子群３２とを含む。第２電源配線パターン４２の配線幅（Ｗ４２）は、第１配線パターン（４１）の配線幅（Ｗ４１）よりも太い（図７及び図８参照）。そして、第１電源出力端子群１１が接続される箇所における第１電源配線パターン４１の配線幅Ｗ１１は、負荷チップモジュール２０の側における第１電源配線パターン４１の配線幅Ｗ３１以上である（図７参照）。また、第２電源出力端子群１２が接続される箇所における第２電源配線パターン４２の配線幅Ｗ４２は、負荷チップモジュール２０の側における第２電源配線パターン４２の配線幅Ｗ３２以上である。
【００５２】
また、図１、図９、図１２等を参照して上述したように、電源チップモジュール１０と負荷チップモジュール２０とが、システム基板３０の同一面に支持され、Ｚ方向視で電源出力端子群（１１，１２）が配置される列と特定列ＳＧとが対向するように配置される場合には、第１電源出力端子群１１が、第２電源出力端子群１２よりも外周側の列に配置され、第１電源入力端子群３１が、第２電源入力端子群３２よりも外周側の列に配置されていると好適である。また、図１０、図１１を参照して上述したように、電源チップモジュール１０と負荷チップモジュール２０とが、システム基板３０の互いに反対側を向く面にそれぞれ支持され、Ｚ方向視で、電源出力端子群（１１，１２）が配置される列と特定列ＳＧとが対向し、且つ、電源チップモジュール１０と負荷チップモジュール２０とが重複しないように配置される場合には、第１電源出力端子群１１が、第２電源出力端子群１２よりも内周側の列に配置され、第１電源入力端子群３１が、前記第２電源入力端子群よりも外周側の列に配置されていると好適である。
【００５３】
図１〜図１２を参照した上記の説明においては、電源出力端子群が、第１電源出力端子群１１及び第２電源出力端子群１２を含み、電源入力端子群が、第１電源入力端子群３１及び第２電源入力端子群３２を含み、２系統の電源が、２系統の配線パターン（第１電源配線パターン４１及び第２電源配線パターン４２）を介して接続される形態を例示した。しかし、図１３及び図１４に例示するように、電源出力端子群が、例えば第１電源出力端子群１１のみであり、電源入力端子群が、例えば第１電源入力端子群３１であり、１系統の電源が、１系統の配線パターン（例えば第１電源配線パターン４１）を介して接続される形態であってもよい。
【００５４】
即ち、複数の接続端子３に、複数の端子を有する電源出力端子群（第１電源出力端子群１１）が含まれ、複数の負荷側接続端子（２３）に、電源出力端子群に接続される複数の端子を有する電源入力端子群（第１電源入力端子群３１）が含まれ、電源出力端子群が電源チップモジュール基板１の少なくとも１つの辺に沿う列に並んで配置され、電源入力端子群が、負荷チップモジュール基板２１の少なくとも１つの辺に沿う列である特定列ＳＧに並んで配置される特定端子群３１Ｓを有しており、特定列ＳＧにおいて特定端子群３１Ｓがシステム基板３０に接続される配線パターン（第１電源配線パターン４１）の特定端子群３１Ｓの負荷側並び方向Ｌ２に沿った配線幅（Ｗ３１）が、電源出力端子群がシステム基板に接続される配線パターン（第１電源配線パターン４１）の電源出力端子群の並び方向Ｌ１に沿った配線幅（Ｗ１１）以下である形態であってもよい。
【００５５】
図１３は、図９と同様に、電源チップモジュール１０と負荷チップモジュール２０とが、システム基板３０の同一面に支持され、Ｚ方向視で電源出力端子群（第１電源出力端子群１１）が配置される列と特定列ＳＧとが対向するように配置される場合を示している。図１３に示すように、特定列ＳＧが負荷チップモジュール２０の最外周に含まれる場合には、システム基板３０において電源チップモジュール１０及び負荷チップモジュール２０を支持する支持面（システム基板第１面３０ａ）における表層配線層（特定表層配線層３０ｙ）に形成される電源経路（第１電源配線パターン４１）により電源出力端子群（第１電源出力端子群１１）と電源入力端子群（第１電源入力端子群３１）とを接続することができる。即ち、少なくとも特定表層配線層３０ｙを有する（１層の配線層を有する）システム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００５６】
図示は省略するが、当然ながら、第１電源配線パターン４１が形成される配線層は、特定表層配線層３０ｙではなく、支持面（システム基板第１面３０ａ）の裏面（システム基板第２面３０ｂ）における表層配線層でもよい。この場合には、システム基板第１面３０ａにおいて電源チップモジュール１０及び負荷チップモジュール２０を実装するための表層配線層（特定表層配線層３０ｙ）と、システム基板第２面３０ｂにおいて電源経路（第１電源配線パターン４１）を形成するための表層配線層との２層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。同様に図示及び詳細な説明は省略するが、第１電源配線パターン４１は内層配線層に形成されてもよい。この場合には、３層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００５７】
図１４は、図１１と同様に、電源チップモジュール１０と負荷チップモジュール２０とが、システム基板３０の互いに反対側を向く面にそれぞれ支持され、Ｚ方向視で、電源出力端子群（第１電源出力端子群１１）が配置される列と特定列ＳＧとが対向し、且つ、電源チップモジュール１０と負荷チップモジュール２０とが重複しないように配置される場合を示している。図１４に示すように、特定列ＳＧが負荷チップモジュール２０の最外周に含まれる場合には、システム基板３０において負荷チップモジュール２０を支持する支持面（システム基板第２面３０ｂ）における表層配線層（特定表層配線層３０ｙ）に形成される電源経路（第１電源配線パターン４１）により電源出力端子群（第１電源出力端子群１１）と電源入力端子群（第１電源入力端子群３１）とを接続することができる。即ち、システム基板第１面３０ａにおいて電源チップモジュール１０を実装するための表層配線層と、システム基板第２面３０ｂにおいて負荷チップモジュール２０を実装すると共に電源経路（第１電源配線パターン４１）を形成するための表層配線層（特定表層配線層３０ｙ）との２層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００５８】
尚、図１４では、電源チップモジュール１０における接続端子の配列が図１０及び図１１と同様に、第１電源出力端子群１１が最外周列Ｇ１に配置されていない形態を例示しているが、図２及び図９と同様に、第１電源出力端子群１１が最外周列Ｇ１に配置されている形態であってもよい。また、当然ながら、第１電源配線パターン４１が形成される配線層は、特定表層配線層３０ｙではなく、負荷チップモジュール２０の支持面（システム基板第２面３０ｂ）の裏面（システム基板第１面３０ａ）における表層配線層でもよい。図示は省略するが、例えば、特定列ＳＧが負荷チップモジュール２０の最外周列Ｇ１に含まれておらず、第１電源出力端子群１１が電源チップモジュール１０の最外周列Ｇ１に配置されている場合には、システム基板第１面３０ａにおける表層配線層に第１電源配線パターン４１が形成されると好適である。この場合も、２層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００５９】
また、同様に図示及び詳細な説明は省略するが、第１電源配線パターン４１は内層配線層に形成されてもよい。例えば、特定列ＳＧが負荷チップモジュール２０の最外周列Ｇ１に含まれておらず、第１電源出力端子群１１も電源チップモジュール１０の最外周列Ｇ１に配置されていない場合には、内層配線層に第１電源配線パターン４１が形成されると好適である。この場合には、少なくとも３層の配線層を有するシステム基板３０によって、適切に電源チップモジュール１０と負荷チップモジュール２０とを接続することができる。
【００６０】
尚、上記においては、図７等を参照して、第１電源出力端子群１１がシステム基板３０に接続される第１電源配線パターン４１（電源出力端子群がシステム基板３０に接続される配線パターン）の第１電源出力端子群１１の並び方向Ｌ１に沿った配線幅Ｗ１１が、特定列において特定端子群３１Ｓがシステム基板３０に接続される第１電源配線パターン４１の特定端子群３１Ｓの並び方向Ｌ２に沿った配線幅Ｗ３１と同じである形態を例示した。
【００６１】
しかし、電源チップモジュール１０に比べて負荷チップモジュール２０の方が、入出力信号数が多く、端子も多くなる場合がある。そして、この場合には、負荷チップモジュール２０の端子は、電源チップモジュール１０の端子に比べて高密度で配置されることが好ましい。従って、電源チップモジュール１０の端子間隔（ピンピッチ）に比べて負荷チップモジュール２０の端子間隔の方が狭くなる傾向がある。図７には、電源チップモジュール１０の端子間隔と負荷チップモジュール２０の端子間隔とが同一である形態を例示しており、配線幅“Ｗ１１”と配線幅“Ｗ３１”とが同一である。しかし、図１５に示すように、電源チップモジュール１０の端子間隔に比べて負荷チップモジュール２０の端子間隔の方が狭い場合には、配線幅“Ｗ１１”が配線幅“Ｗ３１”よりも広くなる。
【００６２】
従って、第１電源出力端子群１１がシステム基板３０に接続される第１電源配線パターン４１（電源出力端子群がシステム基板３０に接続される配線パターン）の第１電源出力端子群１１の並び方向Ｌ１に沿った配線幅Ｗ１１が、特定列において特定端子群３１Ｓがシステム基板３０に接続される第１電源配線パターン４１の特定端子群３１Ｓの並び方向Ｌ２に沿った配線幅Ｗ３１以上であるとよい。
【００６３】
ところで、上記においては、電源チップモジュール１０から負荷チップモジュール２０へ、２つの配線層（好ましくは２つの表層配線層）を利用して２系統の電源を供給できる形態について説明した。また、電源チップモジュール１０から負荷チップモジュール２０へ、１つの配線層（好ましくは表層配線層）を利用して１系統の電源を供給できる形態についても説明した。２系統の電源を供給する場合、これは、電源チップモジュール１０における第１電源出力端子群１１及び第２電源出力端子群１２の配列によって実現されている（図２、図１０参照）。１系統の電源を供給する場合には、電源チップモジュール１０における電源出力端子群（第１電源出力端子群１１）の配列によって実現される（図２、図１０の類推適用）。以下、２系統の電源を供給する場合を例として、本実施形態に係る電源チップモジュール１０の優れた構成について、比較例を示す図１６も参照して説明する。
【００６４】
図１６は、図１及び図９と同様に、電源チップモジュール１０と負荷チップモジュール２０とが、システム基板３０の同一面であるシステム基板第１面３０ａに支持されている場合の、第１電源配線パターン４１を模式的に示している。負荷チップモジュール２０の第１電源入力端子群３１の配列は、図３等を参照して上述した通りである。一方、電源チップモジュール１０における第１電源出力端子群１１及び第２電源出力端子群１２は、それぞれ電源出力端子群を構成する接続端子の本数は、図２、図１０等を参照して上述した形態と同様であるが、配列方向が異なっている。図２、図１０等を参照して上述した形態では、矩形状の電源チップモジュール基板１の辺に沿った並び方向Ｌ１に沿って、第１電源出力端子群１１及び第２電源出力端子群１２が配置されていた。しかし、図１６に示す比較例では、第１電源出力端子群１１は、並び方向Ｌ１に直交するＬＸ方向に一列に並んで配置されている。また、第２電源出力端子群１２は、ＬＸ方向に２列に並んで配置されている。
【００６５】
即ち、第１電源出力端子群１１及び第２電源出力端子群１２は、電源用半導体チップ２の中心から外周側に向かって並んで配置されている。このため、比較例において、第１電源出力端子群１１が配置される第１領域Ｒ１の並び方向Ｌ１に沿った長さ（Ｗ１’）は、図２等を参照して上述した実施形態における並び方向Ｌ１に沿った長さ（Ｗ１）に比べて短くなっている。図２等を参照して上述した実施形態では、並び方向Ｌ１に沿って３本の接続端子３が並んでいるが、比較例では並び方向Ｌ１に沿った接続端子３は１本であり、比較例では並び方向Ｌ１に沿った第１領域Ｒ１の長さが概ね３分の１となっている。このため、第１電源出力端子群１１が接続される箇所における第１電源配線パターン４１の配線幅Ｗ１１も、図１６に示す比較例では、図７を参照して上述した実施形態と比べて短くなり、第１電源配線パターン４１の有効断面積も狭くなっている。
【００６６】
比較例において第１電源配線パターン４１の有効断面積を増加させる方法として、表層配線層以外の配線層も用いることが考えられる。システム基板第１面３０ａの第１電源配線パターン４１と同じ配線幅で他の配線層も使って、図７を参照して上述した実施形態と同等の有効断面積を確保するためには、他の２つの配線層を使う必要がある。例えば、システム基板第２面３０ｂの配線層と、不図示の内層配線層を使う必要がある。図９及び図１１を参照して上述したように、負荷チップモジュール２０の特定列ＳＧが最外周列Ｇ１に含まれる場合には、システム基板３０は最低２層の配線線を有する基板によって構成することができる。しかし、比較例では３層の配線層が必要となる。
【００６７】
第２電源出力端子群１２についても、図２等を参照して上述した形態では、並び方向Ｌ１に沿って６本の接続端子３が並んでいるが、比較例では並び方向Ｌ１に沿った接続端子３は２本であり、比較例では並び方向Ｌ１に沿った第２領域Ｒ２の長さも概ね３分の１となっている。従って、第１電源配線パターン４１と同様に、図１６に示す比較例では、図８を参照して上述した実施形態と比べて短くなり、第２電源配線パターン４２の有効断面積も狭くなる。このため、第２電源配線パターン４２についても、同様に他の配線層を用いる必要が生じ、システム基板３０のコストが上昇する可能性がある。
【００６８】
一方、図１〜図１５を参照して上述したように、本実施形態では、電源チップモジュール１０が実装されるシステム基板３０の面方向に充分な配線幅を確保できて、充分な配線の有効断面積を確保することができる。従って、当該基板の厚さ方向において配線の有効断面積を広げる必要がなく、システム基板３０の配線層（内層配線層）が増加することを抑制することができる。
【００６９】
〔実施形態の概要〕
以下、上記において説明した電源チップモジュール（１０）及び回路モジュール（８０）の概要について簡単に説明する。
【００７０】
１つの態様として、矩形板状の電源チップモジュール基板（１）と、当該電源チップモジュール基板（１）の上面（１ａ）に支持された少なくとも１つの電源用半導体チップ（２）と、前記電源チップモジュール基板（１）の下面（１ｂ）において前記電源チップモジュール基板（１）の各辺に沿って複数列の矩形環状に配列されていると共に前記電源用半導体チップ（２）に電気的に接続されている複数の接続端子（３）と、を備えた電源チップモジュール（１０）と、矩形板状の負荷チップモジュール基板（２１）と、当該負荷チップモジュール基板（２１）の上面（２１ａ）に支持された少なくとも１つの負荷半導体チップ（２２）と、前記負荷チップモジュール基板（２１）の下面（２１ｂ）において前記負荷チップモジュール基板（２１）の各辺に沿って複数列の矩形環状に配列されていると共に前記負荷半導体チップ（２２）に電気的に接続されている複数の負荷側接続端子（２３）と、を備えた負荷チップモジュール（２０）と、前記電源チップモジュール（１０）及び前記負荷チップモジュール（２０）を支持するシステム基板（３０）と、を備えた回路モジュール（８０）は、複数の前記接続端子（３）には、複数の端子を有する電源出力端子群（１１）が含まれ、複数の前記負荷側接続端子（２３）には、前記電源出力端子群（１１）に接続される複数の端子を有する電源入力端子群（３１）が含まれ、前記電源出力端子群（１１）は、前記電源チップモジュール基板（１）の少なくとも１つの辺に沿う列に並んで配置され、前記電源入力端子群（３１）は、前記負荷チップモジュール基板（２１）の少なくとも１つの辺に沿う列である特定列（ＳＧ）に並んで配置される特定端子群（３１Ｓ）を有し、前記電源出力端子群（１１）が前記システム基板（３０）に接続される配線パターン（４１）の前記電源出力端子群（１１）の並び方向（Ｌ１）に沿った配線幅（Ｗ１１）は、前記特定列において前記特定端子群（３１Ｓ）が前記システム基板（３０）に接続される配線パターン（４１）の前記特定端子群（３１Ｓ）の並び方向（Ｌ２）に沿った配線幅（Ｗ３１）以上である。
【００７１】
負荷チップモジュール（２０）には、負荷チップモジュール（２０）の消費電流に応じて適切な本数を有する電源入力端子群が設けられている。一方、電源チップモジュール（１０）には、電源チップモジュール（１０）が出力可能な範囲で最大限の電流を出力できるように適切な本数を有する電源出力端子群が設けられている。当然ながら、電源チップモジュール（１０）は、負荷チップモジュール（２０）の消費電流が最大となる場合でも充分に電流を供給できる仕様のものが用いられている。換言すれば、負荷チップモジュール（２０）の消費電流の最大値は、電源チップモジュール（１０）の出力電流の最大値よりも小さい。従って、電源入力端子群に接続される配線の有効断面積は、電源出力端子群に接続される配線の有効断面積よりも小さくてよい。本構成によれば、電源出力端子群が接続される配線パターンの配線幅（Ｗ１１）が、電源入力端子群が接続される配線パターンの配線幅（Ｗ３１）以上である。従って、電源チップモジュール（１０）と負荷チップモジュール（８０）とを適切に接続することができる。
【００７２】
ここで、前記システム基板（３０）は、前記電源チップモジュール（１０）と前記負荷チップモジュール（２０）とを接続する電源経路として、前記システム基板（３０）の何れか一方の表層配線層である特定表層配線層（３０ｙ）に形成される第１配線パターン（４１）と、前記特定表層配線層（３０ｙ）とは別の配線層に形成された第２配線パターン（４２）とを有し、前記電源出力端子群は、前記第１配線パターン（４１）に接続される第１電源出力端子群（１１）と、前記第２配線パターン（４２）に接続される第２電源出力端子群（１２）とを含み、前記電源入力端子群は、前記特定端子群（３１Ｓ）を含むと共に前記第１配線パターン（４１）に接続される第１電源入力端子群（３１）と、前記第２配線パターン（４２）に接続される第２電源入力端子群（３２）とを含み、前記第２配線パターン（４２）の配線幅（Ｗ４２）は、前記第１配線パターン（４１）の配線幅（Ｗ４１）よりも太く、前記第１電源出力端子群（１１）が接続される箇所における前記第１配線パターン（４１）の配線幅（Ｗ１１）は、前記負荷チップモジュール（２０）の側における前記第１配線パターン（４１）の配線幅（Ｗ３１）以上であり、前記第２電源出力端子群（１２）が接続される箇所における前記第２配線パターン（４２）の配線幅（Ｗ４２）は、前記負荷チップモジュール（２０）の側における前記第２配線パターン（４２）の配線幅（Ｗ３２）以上であると好適である。
【００７３】
上述したように、負荷チップモジュール（２０）の消費電流の最大値は、電源チップモジュール（１０）の出力電流の最大値よりも小さい。従って、電源入力端子群に接続される配線の有効断面積は、電源出力端子群に接続される配線の有効断面積よりも小さくてよい。本構成によれば、それぞれ電源入力端子群が配置される領域の長さ（Ｗ２１，Ｗ２２）が、対応する電源出力端子群が配置される領域の長さ（Ｗ１，Ｗ２）以下である。従って、適切に電源チップモジュール（１０）と負荷チップモジュール（８０）とを適切に接続することができる。
【００７４】
また、前記電源チップモジュール（１０）と前記負荷チップモジュール（２０）とは、前記システム基板（３０）の同一面に支持されていると共に、前記システム基板（３０）の基板面に直交する方向（Ｚ）視で前記電源出力端子群（１１，１２）が配置される列と前記特定列（ＳＧ）とが対向するように配置され、前記第１電源出力端子群（１１）は、前記第２電源出力端子群（１２）よりも外周側の列に配置され、前記第１電源入力端子群（３１）は、前記第２電源入力端子群（３２）よりも外周側の列に配置されていると好適である。
【００７５】
この構成によれば、システム基板（３０）の特定表層配線層（３０ｙ）において、第１電源出力端子群（１１）と第１電源入力端子群（３１）とを接続し、別の１つの配線層において、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続することができる。第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続する別の配線層は、例えば特定表層配線層（３０ｙ）が形成される支持面（３０ａ）の裏面（３０ｂ）における表層配線層とすることができる。この場合、２層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と前記負荷チップモジュール（２０）とを接続することができる。尚、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続する別の配線層は、裏面（３０ｂ）における表層配線層ではなく、内層配線層で行うこともできる。この場合でも、例えば３層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と負荷チップモジュール（２０）とを接続することができる。
【００７６】
また、前記電源チップモジュール（１０）と負荷チップモジュール（２０）とは、システム基板（３０）の互いに反対側を向く面にそれぞれ支持されていると共に、システム基板（３０）の基板面に直交する方向（Ｚ）視で、電源出力端子群（１１，１２）が配置される列と特定列（ＳＧ）とが対向し、且つ、電源チップモジュール（１０）と負荷チップモジュール（２０）とが重複しないように配置され、第１電源出力端子群（１１）は、第２電源出力端子群（１２）よりも内周側の列に配置され、第１電源入力端子群（３１）は、第２電源入力端子群（３２）よりも外周側の列に配置されていると好適である。
【００７７】
上記と同様に、この構成によれば、システム基板（３０）の特定表層配線層（３０ｙ）を使って第１電源出力端子群（１１）と第１電源入力端子群（３１）とを接続し、別の１つの配線層を使って第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続することができる。第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続する別の配線層は、例えば特定表層配線層（３０ｙ）が形成される面（３０ｂ）の裏面（３０ａ）における表層配線層とすることができる。この場合、２層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と前記負荷チップモジュール（２０）とを接続することができる。尚、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続する別の配線層は、特定表層配線層（３０ｙ）が形成される面（３０ｂ）の裏面（３０ａ）における表層配線層ではなく、内層配線層で行うこともできる。この場合でも、例えば３層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と負荷チップモジュール（２０）とを接続することができる。
【００７８】
１つの態様として、矩形板状の電源チップモジュール基板（１）と、当該電源チップモジュール基板（１）の上面（１ａ）に支持された少なくとも１つの電源用半導体チップ（２）と、前記電源チップモジュール基板（１）の下面（１ｂ）において前記電源チップモジュール基板（１）の各辺に沿って複数列の矩形環状に配列されていると共に前記電源用半導体チップ（２）に電気的に接続されている複数の接続端子（３）と、を備えた電源チップモジュール（１０）は、複数の前記接続端子（３）には、第１電圧を出力する複数の端子を有する第１電源出力端子群（１１）、及び、第２電圧を出力する複数の端子を有する第２電源出力端子群（１２）が含まれ、前記第１電源出力端子群（１１）及び前記第２電源出力端子群（１２）の何れか一方の電源出力端子群は、前記電源チップモジュール基板（１）の少なくとも１つの辺に沿う最外周の列である最外周列（Ｇ１）に並んで配置され、前記第１電源出力端子群（１１）及び前記第２電源出力端子群（１２）の何れか他方の電源出力端子群は、前記最外周列（Ｇ１）よりも内側の列である内周列（Ｇ２）の１つに、前記最外周列（ＳＧ）における前記電源出力端子群の並び方向（Ｌ１）に沿って並んで配置され、前記第１電源出力端子群（１１）が配置された第１領域（Ｒ１）と、前記第２電源出力端子群（１２）が配置された第２領域（Ｒ２）とは、前記電源チップモジュール基板（１）に沿うと共に前記並び方向（Ｌ１）に直交する方向（ＬＸ）視で、少なくとも一部が重複している。
【００７９】
この構成によれば、最外周列（Ｇ１）に並んで配置される電源出力端子群と電源の供給先とを、電源チップモジュール（１０）が実装される基板の実装面に形成される表層配線によって接続することができる。また、最外周列（Ｇ１）に並んで配置される電源出力端子群は、矩形環状に配列された接続端子（３）の周方向に隣接しているため、並び方向（Ｌ１）に沿った方向において、充分な配線幅を有し、配線インピーダンスが抑制された表層配線を設けることができる。内周列（Ｇ２）に配置される電源出力端子群は、最外周列（Ｇ１）に並んで配置される電源出力端子群と、並び方向（Ｌ１）に直交する方向（ＬＸ）視で、少なくとも一部が重複しているため、上記のように実装面における表層配線によって電源の供給先と接続することは困難である。しかし、当該基板の実装面の表層配線以外の別の配線層に設けた配線によって、適切に電源の供給先と接続することができる。つまり、電源チップモジュール（１０）が実装される基板の面方向に充分な配線幅を確保できて、充分な配線の有効断面積を確保することができるため、当該基板の厚さ方向において配線の有効断面積を広げる必要がない。従って、当該基板の配線層（内層配線層）が増加することを抑制することができる。このように、本構成によれば、実装基板の配線層が増加することを抑制しつつ、電源の供給元と供給先との適切な接続が可能となる。
【００８０】
ここで、前記第１電源出力端子群（１１）及び前記第２電源出力端子群（１２）の内、端子数が多い方を多端子群、端子数が少ない方を少端子群として、前記少端子群が前記並び方向（Ｌ１）に沿って並ぶ領域の全体が、前記電源チップモジュール基板（１）に沿うと共に前記並び方向（Ｌ１）に直交する方向視で、前記多端子群が前記並び方向（Ｌ１）に沿って並ぶ領域に重複していると好適である。
【００８１】
複数列の矩形環状に配列された接続端子（３）には、信号の入出力端子も含まれるが、電源出力端子群及び電源出力端子群に接続される配線は、電源チップモジュール（１０）が実装される基板の実装面において、電源チップモジュール（１０）中心部から外周側への信号の入力端子からの配線経路の敷設を妨げる場合がある。本構成によれば、少端子群が並ぶ領域の全体が多端子群の並ぶ領域に重複するため、信号の入力端子からの配線経路の敷設を妨げる可能性を低減させて、配線経路の確保が容易になる。
【００８２】
上記の電源チップモジュール（１０）と、当該電源チップモジュール（１０）に接続される負荷チップモジュール（２０）とを備えた回路モジュール（８０）は、前記負荷チップモジュール（２０）は、矩形板状の負荷チップモジュール基板（２１）と、当該負荷チップモジュール基板（２１）の上面（２１ａ）に支持された少なくとも１つの負荷半導体チップ（２２）と、前記負荷チップモジュール基板（２１）の下面（２１ｂ）において前記負荷チップモジュール基板（２１）の各辺に沿って複数列の矩形環状に配列されていると共に前記負荷半導体チップ（２２）に電気的に接続されている複数の負荷側接続端子（２３）と、を備え、複数の前記負荷側接続端子（２３）には、電源入力端子群として、前記第１電源出力端子群（１１）に接続される複数の端子を有する第１電源入力端子群（３１）、及び、前記第２電源出力端子群（１２）に接続される複数の端子を有する第２電源入力端子群（３２）が含まれ、前記第１電源入力端子群（３１）が配置された領域を負荷側第１領域（Ｒ２１）、前記第２電源入力端子群（３２）が配置された領域を負荷側第２領域（Ｒ２２）とし、最外周の列に最も近い列において、前記負荷チップモジュール基板（２１）の少なくとも１つの辺に沿って並んで配置された前記電源入力端子群の並び方向を負荷側並び方向（Ｌ２）として、前記第１電源入力端子群（３１）は、前記負荷側並び方向（Ｌ２）に沿う前記負荷側第１領域の長さ（Ｗ２１）が、前記並び方向（Ｌ１）に沿う方向における前記第１領域（Ｒ１）の長さ（Ｗ１）以下となるように配置され、前記第２電源入力端子群（３２）は、前記負荷側並び方向（Ｌ２）に沿う方向における前記負荷側第２領域（Ｒ２２）の長さ（Ｗ２２）が、前記並び方向（Ｌ１）に沿う方向における前記第２領域（Ｒ２）の長さ（Ｗ２）以下となるように配置されていると好適である。
【００８３】
負荷チップモジュール（２０）には、負荷チップモジュール（２０）の消費電流に応じて適切な本数を有する電源入力端子群が設けられている。一方、電源チップモジュール（１０）には、電源チップモジュール（１０）が出力可能な範囲で最大限の電流を出力できるように適切な本数を有する電源出力端子群が設けられている。当然ながら、電源チップモジュール（１０）は、負荷チップモジュール（２０）の消費電流が最大となる場合でも充分に電流を供給できる仕様のものが用いられている。換言すれば、負荷チップモジュール（２０）の消費電流の最大値は、電源チップモジュール（１０）の出力電流の最大値よりも小さい。従って、電源入力端子群に接続される配線の有効断面積は、電源出力端子群に接続される配線の有効断面積よりも小さくてよい。本構成によれば、それぞれ電源入力端子群が配置される領域の長さ（Ｗ２１，Ｗ２２）が、対応する電源出力端子群が配置される領域の長さ（Ｗ１，Ｗ２）以下である。従って、適切に電源チップモジュール（１０）と負荷チップモジュール（８０）とを適切に接続することができる。
【００８４】
ここで、前記第１電源入力端子群（３１）及び前記第２電源入力端子群（３２）の何れか一方が、前記負荷側並び方向（Ｌ２）に沿う複数列の何れかである特定列（ＳＧ）に配置され、前記第１電源入力端子群（３１）及び前記第２電源入力端子群（３２）の何れか他方が、前記特定列（ＳＧ）よりも内側に配置されていると好適である。
【００８５】
電源チップモジュール（１０）の接続端子（３）と同様に、複数列の矩形環状に配列された負荷側接続端子（２３）にも、信号の入出力端子が含まれる。電源入力端子群及び電源入力端子群に接続される配線は、負荷チップモジュール（２０）が実装される基板の実装面において、負荷チップモジュール（２０）の中心部から外周側への配線経路の敷設を妨げる場合がある。しかし、本構成によれば、負荷側並び方向（Ｌ２）に直交する方向において少なくとも一部が重複するように、第１電源入力端子群（３１）と第２電源入力端子群（３２）とが配置される。従って、信号の入出力端子の配線経路の敷設を妨げる可能性を低減させることができる。
【００８６】
また、前記第１電源入力端子群（３１）及び前記第２電源入力端子群（３２）の何れか一方が、前記特定列（ＳＧ）に配置され、何れか他方が、前記特定列（ＳＧ）よりも内側に配置されている場合、前記電源チップモジュール（１０）及び前記負荷チップモジュール（２０）を支持するシステム基板（３０）を更に備え、前記電源チップモジュール（１０）と前記負荷チップモジュール（２０）とは、前記システム基板（３０）の同一面に支持されていると共に、前記システム基板（３０）の基板面に直交する方向（Ｚ）視で前記電源出力端子群が配置される最外周列（Ｇ１）と前記特定列（ＳＧ）とが対向するように配置され、前記第１電源出力端子群（１１）は、前記最外周列（Ｇ１）に配置され、前記第２電源出力端子群（１２）は、前記最外周列（Ｇ１）よりも内側に配置され、前記第１電源入力端子群（３１）は、前記特定列（ＳＧ）に配置され、前記第２電源入力端子群（３２）は、前記特定列（ＳＧ）よりも内側に配置されていると好適である。
【００８７】
この構成によれば、システム基板（３０）の１つの配線層において、第１電源出力端子群（１１）と第１電源入力端子群（３１）とを接続し、別の１つの配線層において、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続することができる。特定列（ＳＧ）が負荷チップモジュール（２０）の最外周列（Ｇ１）に含まれる場合には、システム基板（３０）において電源チップモジュール（１０）及び負荷チップモジュール（２０）を支持する支持面（３０ａ）における表層配線層において、第１電源出力端子群（１１）と第１電源入力端子群（３１）とを接続することができる。また、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続する別の配線層は、例えば支持面（３０ａ）の裏面（３０ｂ）における表層配線層とすることができる。この場合、２層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と前記負荷チップモジュール（２０）とを接続することができる。尚、特定列（ＳＧ）が負荷チップモジュール（２０）の最外周列（Ｇ１）に含まれない場合には、第１電源出力端子群（１１）と第１電源入力端子群（３１）との接続を内層配線層で行う。この場合には、例えば３層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と負荷チップモジュール（２０）とを接続することができる。
【００８８】
また、前記第１電源入力端子群（３１）及び前記第２電源入力端子群（３２）の何れか一方が、前記特定列（ＳＧ）に配置され、何れか他方が、前記特定列（ＳＧ）よりも内側に配置されている場合、前記電源チップモジュール（１０）及び前記負荷チップモジュール（２０）を支持するシステム基板（３０）を更に備え、前記電源チップモジュール（１０）と前記負荷チップモジュール（２０）とは、前記システム基板（３０）の互いに反対側を向く面にそれぞれ支持されていると共に、前記システム基板（３０）の基板面に直交する方向（Ｚ）視で、前記電源出力端子群が配置される最外周列（Ｇ１）と前記特定列（ＳＧ）とが対向し、且つ、前記電源チップモジュール（１０）と前記負荷チップモジュール（２０）とが重複しないように配置され、前記第２電源出力端子群（１２）は、前記最外周列（Ｇ１）に配置され、前記第１電源出力端子群（１１）は、前記最外周列（Ｇ１）よりも内側に配置され、前記第１電源入力端子群（３１）は、前記特定列（ＳＧ）に配置され、前記第２電源入力端子群（３２）は、前記特定列（ＳＧ）よりも内側に配置されていると好適である。
【００８９】
上記と同様に、この構成によれば、システム基板（３０）の１つの配線層において、第１電源出力端子群（１１）と第１電源入力端子群（３１）とを接続し、別の１つの配線層において、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続することができる。特定列（ＳＧ）が負荷チップモジュール（２０）の最外周列（Ｇ１）に含まれる場合には、システム基板（３０）において負荷チップモジュール（２０）を支持する面（３０ｂ）における表層配線層において、第１電源出力端子群（１１）と第１電源入力端子群（３１）とを接続することができる。また、第２電源出力端子群（１２）と第２電源入力端子群（３２）とを接続する別の配線層は、例えばこの面（３０ｂ）の裏面で電源チップモジュール（１０）を支持する面（３０ａ）における表層配線層とすることができる。この場合、２層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と負荷チップモジュール（２０）とを接続することができる。尚、特定列（ＳＧ）が負荷チップモジュール（２０）の最外周列（Ｇ１）に含まれない場合には、第１電源出力端子群（１１）と第１電源入力端子群（３１）との接続を内層配線層で行う。この場合には、例えば３層の配線層を有するシステム基板（３０）によって、適切に電源チップモジュール（１０）と負荷チップモジュール（２０）とを接続することができる。
【符号の説明】
【００９０】
１        ：電源チップモジュール基板
１ａ      ：電源チップモジュール基板の上面
１ｂ      ：電源チップモジュール基板の下面
２        ：電源用半導体チップ
３        ：接続端子
１０      ：電源チップモジュール
１１      ：第１電源出力端子群
１２      ：第２電源出力端子群
２０      ：負荷チップモジュール
２１      ：負荷チップモジュール基板
２１ａ    ：負荷チップモジュール基板の上面
２１ｂ    ：負荷チップモジュール基板の下面
２２      ：負荷半導体チップ
２３      ：負荷側接続端子
３０      ：システム基板
３０ｙ    ：特定表層配線層
３１      ：第１電源入力端子群
３２      ：第２電源入力端子群
４１      ：第１電源配線パターン（第１配線パターン）
４２      ：第２電源配線パターン（第２配線パターン）
８０      ：回路モジュール
Ｇ１      ：最外周列
Ｇ２      ：内周列
Ｌ１      ：並び方向
Ｌ２      ：負荷側並び方向
Ｒ１      ：第１領域
Ｒ２      ：第２領域
Ｒ２１    ：負荷側第１領域
Ｒ２２    ：負荷側第２領域
ＳＧ      ：特定列
Ｗ１１    ：配線幅
Ｗ１２    ：配線幅
Ｗ３１    ：配線幅
Ｗ３２    ：配線幅
【図１】
2020012796.tif 000003
【図２】
2020012796.tif 000004
【図３】
2020012796.tif 000005
【図４】
2020012796.tif 000006
【図５】
2020012796.tif 000007
【図６】
2020012796.tif 000008
【図７】
2020012796.tif 000009
【図８】
2020012796.tif 000010
【図９】
2020012796.tif 000011
【図１０】
2020012796.tif 000012
【図１１】
2020012796.tif 000013
【図１２】
2020012796.tif 000014
【図１３】
2020012796.tif 000015
【図１４】
2020012796.tif 000016
【図１５】
2020012796.tif 000017
【図１６】
2020012796.tif 000018
【国際調査報告】
2020012796.tif 000019
2020012796.tif 000020
2020012796.tif 000021
2020012796.tif 000022