(57)【要約】  送信装置（２）は、内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュール（２２）と、受信側で多値系列に変換するための冗長化符号化処理に対応して送信モジュール（２２）を制御する送信モジュールコントローラ（２１１）と、誤り訂正符号化系列を用いて送信データを冗長符号化する冗長符号化部（２１４）と、を有し、送信データを冗長符号化した冗長符号化系列を送信モジュール（２２）に供給する外部送信制御部（２１）と、を備えることを特徴とする。
2021049024.tif 000002
【特許請求の範囲】
【請求項１】
内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュールと、
受信側で多値系列に変換するための冗長化符号化処理に対応して前記送信モジュールを制御する送信モジュールコントローラと、誤り訂正符号化系列を用いて送信データを冗長符号化する冗長符号化部と、を有し、前記送信データを冗長符号化した冗長符号化系列を前記送信モジュールに供給する外部送信制御部と、
を備えることを特徴とする送信装置。
【請求項２】
前記誤り訂正符号化系列は畳込み符号化系列であり、
前記冗長符号化部は、前記畳込み符号化系列から、複数の最小パスのそれぞれを構成するビットのうち複数の前記最小パスの間で共通するビットを間引くことを特徴とする請求項１に記載の送信装置。
【請求項３】
前記冗長符号化部は、前記畳込み符号化系列から間引かれたビットに割り当てられる予定であったリソースを、間引かれた後の前記畳込み符号化系列を冗長符号化するために割り当てることを特徴とする請求項２に記載の送信装置。
【請求項４】
前記冗長符号化部は、互いに異なる複数の間引きパターンを有し、１つの誤り訂正符号化系列に対して冗長符号化する度に異なる間引きパターンを用いて、誤り訂正符号化系列のビットを間引くことを特徴とする請求項１から３のいずれか１項に記載の送信装置。
【請求項５】
複数の前記送信モジュールを備え、
前記外部送信制御部は、複数の前記送信モジュールのそれぞれに異なる周波数を指示し、複数の前記送信モジュールのそれぞれに前記冗長符号化系列を供給することを特徴とする請求項１から４のいずれか１項に記載の送信装置。
【請求項６】
内部処理手順を変更することができない固定の回路であり、受信信号の復調処理を行って２値硬判定系列を生成する受信モジュールと、
前記受信モジュールを制御する受信モジュールコントローラと、前記受信モジュールが出力する前記２値硬判定系列を冗長復号して多値系列に変換する冗長復号部と、を有する外部受信制御部と、
を備えることを特徴とする受信装置。
【請求項７】
前記冗長復号部は、前記２値硬判定系列を信頼度に基づいて重み付けした値を合成して冗長復号することを特徴とする請求項６に記載の受信装置。
【請求項８】
前記冗長復号部は、離散化した値を用いて前記２値硬判定系列を重み付けすることを特徴とする請求項７に記載の受信装置。
【請求項９】
前記外部受信制御部は、前記信頼度を示す誤り検出符号または誤り検出結果を前記受信モジュールから取得することを特徴とする請求項７または８に記載の受信装置。
【請求項１０】
複数の前記受信モジュールを備え、
前記冗長復号部は、複数の前記受信モジュールのそれぞれが出力する前記２値硬判定系列を用いて、受信ダイバーシチ合成および冗長復号処理を行うことを特徴とする請求項６から９のいずれか１項に記載の受信装置。
【請求項１１】
前記受信モジュールコントローラは、複数の前記受信モジュールに複数の周波数を切り替えながら受信処理を行わせることを特徴とする請求項６から１０のいずれか１項に記載の受信装置。
【請求項１２】
請求項１から５のいずれか１項に記載の送信装置と、
請求項６から１１のいずれか１項に記載の受信装置と、
を備えることを特徴とする通信システム。
【請求項１３】
前記送信装置は、誤り訂正符号化系列の予め定められたビット数毎に誤り検出符号を挿入し、
前記受信装置は、誤り検出符号を用いて前記誤り訂正符号化系列の２値硬判定系列の重み付けをし、冗長復号処理を行うことを特徴とする請求項１２に記載の通信システム。
【請求項１４】
内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュールを制御するステップと、
誤り訂正符号化系列を用いて送信データを冗長符号化するステップと、
前記送信データを冗長符号化した冗長符号化系列を前記送信モジュールに供給するステップと、
を通信装置に実行させることを特徴とする制御回路。
【請求項１５】
内部処理手順を変更することができない固定の回路であり、受信信号の復調処理を行って２値硬判定系列を生成する受信モジュールを制御するステップと、
前記受信モジュールが出力する前記２値硬判定系列を冗長復号して多値系列に変換するステップと、
を通信装置に実行させることを特徴とする制御回路。
【請求項１６】
内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュールを備える送信装置と、内部処理手順を変更することができない固定の回路であり、受信信号の復調処理を行って２値硬判定系列を生成する受信モジュールを備える受信装置とが行う通信方法であって、
前記送信モジュールを制御する送信制御部が、誤り訂正符号化系列を用いて送信データを冗長符号化するステップと、
前記送信制御部が、前記送信データを冗長符号化した冗長符号化系列を前記送信モジュールに供給するステップと、
前記受信モジュールを制御する受信制御部が、前記受信モジュールが出力する２値硬判定系列を冗長復号して多値系列に変換するステップと、
を含むことを特徴とする通信方法。
【請求項１７】
内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュールを備える通信装置を制御するコンピュータプログラムを記憶した記憶媒体において、該コンピュータプログラムは、
誤り訂正符号化系列を用いて送信データを冗長符号化するステップと、
前記送信データを冗長符号化した冗長符号化系列を前記送信モジュールに供給するステップと、
を通信装置に実行させることを特徴とする記憶媒体。
【請求項１８】
内部処理手順を変更することができない固定の回路であり、受信信号の復調処理を行って２値硬判定系列を生成する受信モジュールを備える通信装置を制御するコンピュータプログラムを記憶した記憶媒体において、該コンピュータプログラムは、
前記受信モジュールが出力する前記２値硬判定系列を冗長復号して多値系列に変換するステップ、
を通信装置に実行させることを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部処理手順を変更することができない固定の回路を用いる送信装置、受信装置、通信システム、制御回路、通信方法および記憶媒体に関する。
【背景技術】
【０００２】
一般的によく使用される機能は、汎用のモジュールとして提供されることがある。汎用のモジュールは、内部処理手順を変更することができない固定の回路である。通信分野においては、高周波処理機能、デジタル変復調処理機能などのよく使用される機能がモジュールとして提供されている。例えば、特許文献１には、ＦＳＫ（Frequency  Shift  Keying）信号に対する復調方法が開示されている。変調処理および復調処理のような使用頻度の高い機能は、汎用のモジュールを使用することで、重複開発の手間を削減することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４１６１８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら汎用のモジュールを用いる場合、当該回路の内部処理手順を変更することができない。このため、無線通信では一般に誤り訂正符号化が行われているが、内部処理手順を変更することができないモジュールを用いると、システムの要求に応じて、送信データを正しく復元できる確率を向上させることなどが困難となるという問題があった。【０００５】
本発明は、上記に鑑みてなされたものであって、送信データを正しく復元できる確率を向上させることが可能な送信装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明にかかる送信装置は、内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュールと、受信側で多値系列に変換するための冗長化符号化処理に対応して送信モジュールを制御する送信モジュールコントローラと、誤り訂正符号化系列を用いて送信データを冗長符号化する冗長符号化部と、を有し、送信データを冗長符号化した冗長符号化系列を送信モジュールに供給する外部送信制御部と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明にかかる送信装置は、送信データを正しく復元できる確率を向上させることが可能であるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１にかかる通信システムの構成を示す図
【図２】図１に示す送信装置の機能構成を示す図
【図３】図２に示す冗長符号化部の機能を説明するための図
【図４】図１に示す受信装置の機能構成を示す図
【図５】図４に示す冗長復号部の処理を説明するための図
【図６】図１に示す送信装置および受信装置の機能を実現するための専用のハードウェアを示す図
【図７】図１に示す送信装置および受信装置の機能を実現するための制御回路の構成を示す図
【図８】本発明の実施の形態２にかかる送信装置の機能構成を示す図
【図９】図８に示す誤り訂正符号化部の機能を説明するための図
【図１０】図８に示す冗長符号化部の機能を説明するための図
【図１１】図８に示す冗長符号化部の効果について説明するための図
【図１２】本発明の実施の形態２にかかる受信装置の機能構成を示す図
【図１３】本発明の実施の形態３にかかる送信装置の機能構成を示す図
【図１４】本発明の実施の形態３にかかる受信装置の機能構成を示す図
【図１５】図１４に示すゼロ挿入部および冗長復号部の機能について説明するための図
【図１６】本発明の実施の形態４にかかる受信装置の機能構成を示す図
【図１７】本発明の実施の形態４の第１の変形例にかかる受信装置の機能構成を示す図
【図１８】本発明の実施の形態４の第２の変形例にかかる受信装置の機能構成を示す図
【図１９】図１８に示す冗長復号部の機能を説明するための図
【図２０】本発明の実施の形態４の第３の変形例にかかる送信装置の機能構成を示す図
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態にかかる送信装置、受信装置、通信システム、制御回路、通信方法および記憶媒体を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１にかかる通信システム１の構成を示す図である。通信システム１は、送信装置２と、受信装置３とを有する。送信装置２は、外部送信制御部２１と、送信モジュール２２と、送信アンテナ２３とを有する。受信装置３は、受信アンテナ３１と、受信モジュール３２と、外部受信制御部３３とを有する。
【００１１】
送信モジュール２２および受信モジュール３２は、内部処理手順を変更することができない固定の回路である。固定の回路は、例えば、多くの装置で共通に使用される機能をパッケージ化した汎用モジュールである。
【００１２】
外部送信制御部２１は、送信モジュール２２を送信モジュール２２の外部から制御する機能と、送信データを送信モジュール２２に供給する機能とを有する。送信モジュール２２は、外部送信制御部２１から供給される送信データに送信処理を行い、送信信号を生成する。送信モジュール２２は、送信信号を送信アンテナ２３から送信する。受信アンテナ３１は、送信装置２が送信した送信信号を受信する。受信モジュール３２は、受信アンテナ３１が受信した受信信号に受信処理を行って受信データを取り出す。外部受信制御部３３は、受信モジュール３２を受信モジュール３２の外部から制御する機能と、受信モジュール３２から供給される受信データを処理する機能とを有する。
【００１３】
図２は、図１に示す送信装置２の機能構成を示す図である。送信装置２の外部送信制御部２１は、送信モジュール２２と異なる回路である。外部送信制御部２１は、送信モジュールコントローラ２１１と、ソース部２１２と、誤り訂正符号化部２１３と、冗長符号化部２１４と、インタリーバ２１５とを有する。
【００１４】
送信モジュールコントローラ２１１は、受信側で多値系列に変換するための冗長化符号化処理に対応して送信モジュール２２を制御する。例えば、送信モジュールコントローラ２１１は、送信モジュール２２が使用する搬送周波数を送信モジュール２２に指示する。ソース部２１２は、送信データを、誤り訂正符号化部２１３に出力する。誤り訂正符号化部２１３は、送信データを誤り訂正符号化する。具体的には、誤り訂正符号化部２１３は、送信データの情報ビット系列に対して畳込み符号化を行う。誤り訂正符号化部２１３は、処理後の畳込み符号化系列を冗長符号化部２１４に出力する。冗長符号化部２１４は、誤り訂正符号化系列である畳込み符号化系列を冗長符号化する。
【００１５】
図３は、図２に示す冗長符号化部２１４の機能を説明するための図である。冗長符号化部２１４は、誤り訂正符号化部２１３が出力する畳込み符号化系列ｂ（ｔ）を冗長化する。具体的には、冗長符号化部２１４は、畳込み符号化系列ｂ（ｔ）の各ビットを予め定められた繰返し回数ｎｏｓｑだけコピーして、畳込み符号化系列ｂ（ｔ）が繰返し回数ｎｏｓｑの数だけ繰り返される冗長化系列ｃ（ｔ）を生成する。図３では、畳込み符号化系列ｂ（ｔ）の系列長はＮであり、繰返し回数ｎｏｓｑ＝３であるため、冗長化系列ｃ（ｔ）の系列長は３Ｎとなる。冗長符号化部２１４は、生成した冗長化系列ｃ（ｔ）をインタリーバ２１５に出力する。
【００１６】
図２の説明に戻る。インタリーバ２１５は、冗長化系列ｃ（ｔ）に対して、インタリーブを行い、処理後の冗長化系列ｃ（ｔ）を送信モジュール２２に出力する。
【００１７】
送信装置２の送信モジュール２２は、フレーミング部２２１と、ＦＳＫ変調部２２２と、ＤＡＣ（Digital  Analog  Converter）２２３と、ＲＦ（Radio  Frequency）部２２４とを有する。送信モジュール２２は、送信回路の機能と、変調回路の機能とを併せ持つ。
【００１８】
フレーミング部２２１は、送信データの冗長化系列ｃ（ｔ）に予め定められたフレーミング処理を行った後、ＦＳＫ変調部２２２に出力する。ＦＳＫ変調部２２２は、フレーミング処理後の送信データの冗長化系列ｃ（ｔ）に予め定められたＦＳＫ変調処理を行って、デジタルの送信信号を生成する。ＦＳＫ変調部２２２は、生成したデジタルの送信信号をＤＡＣ２２３に出力する。ＤＡＣ２２３は、デジタルの送信信号をアナログ信号に変換する。ＤＡＣ２２３は、変換後の送信信号をＲＦ部２２４に出力する。ＲＦ部２２４は、ＤＡＣ２２３が出力する送信信号の周波数を設定された搬送波周波数変換して、送信アンテナ２３から送信信号を送信する。
【００１９】
図４は、図１に示す受信装置３の機能構成を示す図である。受信装置３の受信モジュール３２は、ＲＦ部３２１と、ＡＤＣ（Analog  Digital  Converter）３２２と、ＦＳＫ同期復調部３２３と、デフレーミング部３２４とを有する。受信モジュール３２は、受信回路の機能と、復調回路の機能とを併せ持つ。
【００２０】
ＲＦ部３２１は、受信アンテナ３１が受信した受信信号を周波数変換し、変換後の受信信号をＡＤＣ３２２に出力する。ＡＤＣ３２２は、ＲＦ部３２１が出力するアナログ信号である受信信号をデジタル信号に変換する。ＡＤＣ３２２は、変換後の受信信号をＦＳＫ同期復調部３２３に出力する。ＦＳＫ同期復調部３２３は、ＡＤＣ３２２が出力する受信信号に対して、予め定められた同期処理および復調処理を行う。具体的には、ＦＳＫ同期復調部３２３は、受信信号の同期をとった後、受信信号を復調し、２値硬判定系列を生成する。ＦＳＫ同期復調部３２３は、生成した２値硬判定系列をデフレーミング部３２４に出力する。デフレーミング部３２４は、予め定められたデフレーミング処理を行い、２値硬判定系列からヘッダ部分などを取り除いたペイロードデータを取り出して外部受信制御部３３に出力する。
【００２１】
受信装置３の外部受信制御部３３は、受信モジュール３２と異なる回路である。外部受信制御部３３は、受信モジュールコントローラ３３１と、デインタリーバ３３２と、冗長復号部３３３と、誤り訂正復号部３３４と、シンク部３３５とを有する。
【００２２】
受信モジュールコントローラ３３１は、受信モジュール３２を制御する。デインタリーバ３３２は、受信信号の２値硬判定系列に対して、予め定められたデインタリーブ処理を行う。デインタリーバ３３２は、処理後の受信信号を冗長復号部３３３に出力する。冗長復号部３３３は、冗長符号化の復号処理を行う。具体的には、冗長復号部３３３は、２値硬判定系列である冗長化系列に基づいて、符号化系列の各ビットの複数の硬判定結果を用いて、各ビットに対する受信信頼性の重み付けを行う。これにより、冗長復号部３３３は、畳込み符号化系列の各ビットの軟判定値から構成された冗長化復号系列を得ることができる。冗長復号部３３３は、得られた冗長化復号系列を誤り訂正復号部３３４に出力する。
【００２３】
図５は、図４に示す冗長復号部３３３の処理を説明するための図である。冗長復号部３３３には、受信信号の２値硬判定結果である冗長化系列ｃ（ｔ）が入力される。ここでは、冗長化系列ｃ（ｔ）は、畳込み符号化系列ｂ（ｔ）を３つ含んでいる。冗長復号部３３３は、３つの畳込み符号化系列ｂ（ｔ）のビット毎の硬判定結果に基づいて、各ビットの軟判定結果、つまり、各ビットが「０」または「１」である確率を求める。冗長復号部３３３は、軟判定結果に基づいて、冗長化復号系列Ｂ（ｔ）を生成する。冗長化復号系列Ｂ（ｔ）は、多値系列である。畳込み符号化系列ｂ（ｔ）の系列長をＮ、繰返し回数をｎｏｓｑ、畳込み符号化系列ｂ（ｔ）の対応するビットをｄ（ｎｏｓｑ＊Ｎ＋ｔ）とした場合、冗長化復号系列Ｂ（ｔ）は、以下の数式（１）で表される。冗長復号部３３３は、各ビットの硬判定結果が「１」である回数から「０」である回数を減算して、冗長化復号系列Ｂ（ｔ）を求めている。
【００２４】
【数１】
2021049024.tif 000003
【００２５】
数式（１）から分かるように、上記の例では、繰返し回数ｎｏｓｑ＝３であるため、Ｂ（ｔ）の値は、−３，−１，＋１，＋３のいずれかをとり、絶対値が大きいほど受信信号の信頼性が高い。
【００２６】
図４の説明に戻る。誤り訂正復号部３３４は、冗長復号部３３３が出力する多値系列である冗長化復号系列Ｂ（ｔ）に対して誤り訂正復号処理を行う。誤り訂正復号部３３４は、処理後の系列をシンク部３３５に出力する。シンク部３３５は、受信信号に含まれる情報ビット系列を取得する。
【００２７】
以上説明したように、本実施の形態にかかる通信システム１において、送信装置２は内部処理手順を変更することができない固定の回路である送信モジュール２２を有し、受信装置３は内部処理手順を変更することができない固定の回路である受信モジュール３２を有する。送信モジュール２２を制御する機能と、送信モジュール２２に送信データを供給する機能とを有する外部送信制御部２１は、送信データの誤り訂正符号化系列を冗長化する冗長符号化部２１４を有する。また、受信モジュール３２を制御する機能と、受信モジュール３２が受信した受信信号を処理する機能とを有する外部受信制御部３３は、受信モジュール３２が生成する冗長化系列ｃ（ｔ）の硬判定結果から軟判定結果を生成し、多値系列である冗長化復号系列Ｂ（ｔ）を生成する冗長復号部３３３を有する。このような構成を有することで、汎用の回路を流用して開発の手間およびコストを低減しつつ、送信データを正しく復元することができる確率を向上させることが可能になる。
【００２８】
続いて、図１に示す送信装置２および受信装置３のハードウェア構成について説明する。外部送信制御部２１、送信モジュール２２、受信モジュール３２、および外部受信制御部３３のそれぞれは、処理回路により実現される。これらの処理回路は、専用のハードウェアにより実現されてもよいし、ＣＰＵ（Central  Processing  Unit）を用いた制御回路であってもよい。
【００２９】
上記の処理回路が、専用のハードウェアにより実現される場合、これらは、図６に示す処理回路９０により実現される。図６は、図１に示す送信装置２および受信装置３の機能を実現するための専用のハードウェアを示す図である。処理回路９０は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application  Specific  Integrated  Circuit）、ＦＰＧＡ（Field  Programmable  Gate  Array）、またはこれらを組み合わせたものである。
【００３０】
上記の処理回路が、ＣＰＵを用いた制御回路で実現される場合、この制御回路は例えば図７に示す構成の制御回路９１である。図７は、図１に示す送信装置２および受信装置３の機能を実現するための制御回路９１の構成を示す図である。図７に示すように、制御回路９１は、プロセッサ９２と、メモリ９３とを備える。プロセッサ９２は、ＣＰＵであり、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰ（Digital  Signal  Processor）などとも呼ばれる。メモリ９３は、例えば、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable  Programmable  ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Electrically  ＥＰＲＯＭ）などの不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Digital  Versatile  Disk）などである。
【００３１】
上記の処理回路が制御回路９１により実現される場合、プロセッサ９２がメモリ９３に記憶された、各構成要素の処理に対応するプログラムを読み出して実行することにより実現される。また、メモリ９３は、プロセッサ９２が実行する各処理における一時メモリとしても使用される。
【００３２】
なお、上記の実施の形態では、送信装置２は、受信機能を有さず、受信装置３は送信機能を有さないこととしたが、本実施の形態はかかる例に限定されない。通信システム１は、送信装置２の機能および受信装置３の機能を併せ持つ複数の通信装置を有してもよい。
【００３３】
また、上記で説明した技術は、通信システム１、送信装置２、受信装置３として実現されるだけでなく、外部送信制御部２１および外部受信制御部３３の機能のそれぞれを実装する制御回路として実現されてもよい。また、本発明の技術は、制御回路の処理手順を記述したコンピュータプログラムとして実現されてもよい。コンピュータプログラムは、通信路を介して提供されてもよいし、記憶媒体に記録された状態で提供されてもよい。また、本発明の技術は、通信システム１の処理手順を含む通信方法として実現されてもよい。
【００３４】
実施の形態２．
図８は、本発明の実施の形態２にかかる送信装置２Ａの機能構成を示す図である。以下、送信装置２Ａの機能構成について、実施の形態１にかかる送信装置２と異なる部分について主に説明し、送信装置２と同様の部分については説明を省略する。
【００３５】
送信装置２Ａは、外部送信制御部２１Ａと、送信モジュール２２と、送信アンテナ２３とを有する。外部送信制御部２１Ａは、送信モジュールコントローラ２１１と、ソース部２１２と、誤り訂正符号化部２１３と、冗長符号化部２１４Ａと、インタリーバ２１５とを有する。送信装置２Ａは、送信装置２の冗長符号化部２１４の代わりに冗長符号化部２１４Ａを有する。
【００３６】
図９は、図８に示す誤り訂正符号化部２１３の機能を説明するための図である。ここでは、拘束長「３」、符号化率「１／２」の例を用いて説明する。誤り訂正符号化部２１３は、２つのシフトレジスタ４１，４２を有している。入力Ｉｎｐｕｔに対して、４つの状態が遷移する。１回の入力Ｉｎｐｕｔに対して、２系統の出力Ｏｕｔｐｕｔ＃１，＃２が得られる。
【００３７】
図１０は、図８に示す冗長符号化部２１４Ａの機能を説明するための図である。図１０は、図９をトレリス線図で表現したものである。図１０のトレリス線図の最小パス５０，５１を比較すると、最小パス５０，５１を構成するビットのうち、双方のパスの間で共通するビット、つまり差異がない共通ビット５２が固定的に存在する。このようなビットを共通ビットと称する。共通ビットは、送信側で間引きしても復号に影響がないことが分かる。そこで、冗長符号化部２１４Ａは、畳込み符号化系列から共通ビットを間引く。
【００３８】
図１１は、図８に示す冗長符号化部２１４Ａの効果について説明するための図である。図１１の上図は、実施の形態１で示した冗長符号化部２１４が生成する冗長化系列を示している。実施の形態１では、繰返し回数が２回である場合、冗長化系列は、２つの畳込み符号化系列６０，６１を含む。これに対して、実施の形態２にかかる冗長符号化部２１４Ａは、畳込み符号化系列から共通ビットを間引くため、間引き後の畳込み符号化系列６２，６３の系列長が、実施の形態１における畳込み符号化系列６０，６１の系列長よりも短くなる。このため、冗長符号化系列の系列長が同じ場合、余剰ビット６４が生じる。冗長符号化部２１４Ａは、余剰ビット６４に、間引き後の畳込み符号化系列６２をコピーしたビットを割り当てる。例えば、冗長符号化部２１４Ａは、畳込み符号化系列６２の先頭から、余剰ビット６４の数だけ、ビットの値をコピーして、余剰ビット６４に割り当てる。
【００３９】
図１２は、本発明の実施の形態２にかかる受信装置３Ａの機能構成を示す図である。以下、受信装置３Ａの機能構成について、実施の形態１にかかる受信装置３と異なる部分について主に説明し、受信装置３と同様の部分については説明を省略する。
【００４０】
受信装置３は、受信アンテナ３１と、受信モジュール３２と、外部受信制御部３３Ａとを有する。外部受信制御部３３Ａは、受信モジュールコントローラ３３１と、デインタリーバ３３２と、冗長復号部３３３Ａと、誤り訂正復号部３３４と、シンク部３３５とを有する。外部受信制御部３３Ａは、実施の形態１にかかる外部受信制御部３３の冗長復号部３３３の代わりに、冗長復号部３３３Ａを有する。
【００４１】
冗長復号部３３３Ａは、受信モジュール３２が出力する２値硬判定系列を用いて、畳込み符号化系列の各ビットに対応する冗長化ビットを取り出し、多値系列に変換して冗長化復号を行う。本実施の形態では、コピーされる回数がビットにより異なる。このため、最大値が各ビットで異なる多値系列となる。冗長復号部３３３Ａは、間引きされたビットにゼロを挿入し、その他のビットに対してはコピーされた個数に基づいて、上記の数式（１）を用いて信頼性を表現する多値系列を得る。
【００４２】
以上説明したように、本実施の形態によれば、冗長符号化部２１４Ａは、畳込み符号化系列から共通ビットを間引くことで生じる余剰ビット６４を、間引き後の畳込み符号化系列６２の送信に割り当てる。このため、冗長符号化系列の冗長度を向上させることが可能になる。したがって、１回の送信に対する受信成功率を実施の形態１よりも向上させることが可能になる。
【００４３】
実施の形態３．
図１３は、本発明の実施の形態３にかかる送信装置２Ｂの機能構成を示す図である。以下、送信装置２Ｂの機能構成について、実施の形態１にかかる送信装置２と異なる部分について主に説明し、送信装置２と同様の部分については説明を省略する。
【００４４】
送信装置２Ｂは、外部送信制御部２１Ｂと、送信モジュール２２と、送信アンテナ２３とを有する。外部送信制御部２１Ｂは、送信モジュールコントローラ２１１と、ソース部２１２と、誤り訂正符号化部２１３と、冗長符号化部２１４Ｂと、インタリーバ２１５とを有する。
【００４５】
さまざまなシステムに適用するために、柔軟に冗長符号化レートを変更することができることが望ましい。これに対して、畳込み符号化後に共通ビットを間引いてから冗長符号化することで、冗長符号化レートを柔軟に変更することが可能になる。しかしながら、間引きパターンが固定されていると、冗長復号を行っても、間引かれたビットの情報が欠落する。その結果、受信性能が劣化する場合がある。
【００４６】
本実施の形態に係る冗長符号化部２１４Ｂは、互いに異なる複数の間引きパターンを記憶しておき、畳込み符号化系列を１回入力する度に、異なる間引きパターンを用いて、冗長符号化系列を生成する。例えば、符号化率２／３の場合、間引きパターンは［１，１，０］、［１，０，１］、［０，１，１］である。この間引きパターンは、３ビット周期で表現されており、例えば、［１，１，０］は、３番目のビットを間引くことを示している。
【００４７】
図１４は、本発明の実施の形態３にかかる受信装置３Ｂの機能構成を示す図である。以下、受信装置３Ｂの機能のうち、実施の形態１にかかる受信装置３と異なる部分について主に説明し、受信装置３と同様の部分については説明を省略する。
【００４８】
受信装置３Ｂは、受信アンテナ３１と、受信モジュール３２と、外部受信制御部３３Ｂとを有する。外部受信制御部３３Ｂは、受信モジュールコントローラ３３１と、デインタリーバ３３２と、ゼロ挿入部３３６と、冗長復号部３３３Ｂと、誤り訂正復号部３３４と、シンク部３３５とを有する。
【００４９】
図１５は、図１４に示すゼロ挿入部３３６および冗長復号部３３３Ｂの機能について説明するための図である。デインタリーバ３３２が出力する冗長化系列は、互いに異なる間引きパターンで間引きされた畳込み符号化系列７０，７１，７２を含む。ゼロ挿入部３３６は、送信装置２Ｂが使用する間引きパターンを記憶しており、畳込み符号化系列７０，７１，７２のそれぞれに対応する間引きパターンを用いて、間引かれたビットにゼロを挿入する。ゼロ挿入部３３６は、ゼロ挿入後の畳込み符号化系列７３，７４，７５を冗長復号部３３３Ｂに出力する。
【００５０】
冗長復号部３３３Ｂは、ゼロ挿入後の畳込み符号化系列７３，７４，７５の各ビット７６に対する冗長復号処理を行って、多値系列である冗長化復号系列７７を得る。冗長復号部３３３Ｂは、得られた冗長化復号系列７７を誤り訂正復号部３３４に出力する。
【００５１】
以上説明したように、本発明の実施の形態３によれば、冗長化系列に含まれる複数の畳込み符号化系列のそれぞれに、異なる間引きパターンを用いてビットが間引かれる。このため、特定の位置のビットだけ信頼度情報がない状態を回避することができるため、間引き処理を行う場合であっても良好な受信率を維持することが可能になる。
【００５２】
また、間引きパターンについては、実施の形態２で説明した最小パスを考慮してもよい。最小パスを考慮した間引きパターンを用いる場合、最小パスの復号性能に影響を与えない共通ビットが優先的に間引き対象とされ、その他のビットに関しては、特定のビットが受信側で欠落しないような複数の間引きパターンが用いられる。冗長符号化の際には、異なる符号化率となる間引きパターンを複数併用してもよい。本発明の技術は、上記の例に制限されない。
【００５３】
実施の形態４．
図１６は、本発明の実施の形態４にかかる受信装置３Ｃの機能構成を示す図である。受信装置３Ｃは、受信アンテナ３１と、受信モジュール３２と、外部受信制御部３３Ｃとを有する。以下、受信装置３Ｃの機能のうち、実施の形態１にかかる受信装置３と異なる部分について主に説明し、受信装置３と同様の部分については説明を省略する。
【００５４】
外部受信制御部３３Ｃは、受信モジュールコントローラ３３１と、デインタリーバ３３２と、冗長復号部３３３Ｃと、誤り訂正復号部３３４と、シンク部３３５とを有する。
【００５５】
実施の形態１〜３では、冗長復号部３３３，３３３Ａ，３３３Ｂは、受信モジュール３２から得られる２値硬判定系列と、数式（１）とを用いて、多値系列である冗長化復号系列Ｂ（ｔ）を計算していた。しかしながら、冗長符号化系列が送信される区間で局所的に無線伝搬路が弱電界になる場合、上記の区間の２値硬判定系列ｄ（ｔ）の信頼性が低下するため、多値系列を生成する場合には、信頼性に応じた重み付けを行ってから合成するか、信頼性の低い２値硬判定系列は使用しない方がよい場合もある。さらに、演算を簡易にするために重み付けは、制限された離散値を用いて行うことが望ましい。
【００５６】
このため、冗長復号部３３３Ｃは、冗長符号化系列内で一部の区間が弱電界となる場合、受信モジュール３２から得られたＲＳＳＩ（Received  Signal  Strength  Indicator）値に基づいて、以下の数式（２）で表される重み付け離散値ｗを得る。ここで、ｔｈ１およびｔｈ２は、予め定められた閾値である。
【００５７】
【数２】
2021049024.tif 000004
【００５８】
冗長復号部３３３Ｃは、上記の重み付け離散値ｗを用いて、以下の数式（３）を用いて、冗長化復号系列Ｂ（ｔ）を得る。
【００５９】
【数３】
2021049024.tif 000005
【００６０】
冗長復号部３３３Ｃは、デインタリーバ３３２から２値硬判定系列を取得すると共に、受信モジュール３２からＲＳＳＩ値を取得する。冗長復号部３３３Ｃは、ＲＳＳＩ値の大きさに基づいた重み付け離散値ｗを用いて冗長化復号処理を行う。
【００６１】
以上説明したように、本発明の実施の形態４によれば、冗長復号部３３３ＣがＲＳＳＩ値の大きさに基づいて、重み付けを行って冗長化復号を行う。このため、冗長符号化系列の一部の区間が弱電界となって、信頼性が低下した場合であっても、信頼性の高い区間の冗長符号化系列の冗長化復号系列への影響が大きくなり、信頼性の低い区間の冗長符号化系列の冗長化復号系列への影響は小さくなる。したがって、受信率を向上させることが可能になる。また、重み付けには離散値が使用されるため、演算を簡易にすることが可能である。
【００６２】
図１７は、本発明の実施の形態４の第１の変形例にかかる受信装置３Ｄの機能構成を示す図である。受信装置３Ｄは、複数の受信アンテナ３１−１，３１−２と、複数の受信アンテナ３１−１，３１−２のそれぞれに対応する複数の受信モジュール３２−１，３２−２と、外部受信制御部３３Ｄとを有する。
【００６３】
受信モジュール３２−１，３２−２のそれぞれは、受信モジュール３２と同様の構成を有している。
【００６４】
外部受信制御部３３Ｄは、受信モジュールコントローラ３３１Ｄと、デインタリーバ３３２−１，３３２−２と、冗長復号部３３３Ｄと、誤り訂正復号部３３４と、シンク部３３５とを有する。受信モジュールコントローラ３３１Ｄの機能は、複数の受信モジュール３２−１，３２−２の制御を行う以外は、受信モジュールコントローラ３３１と同様である。
【００６５】
受信モジュール３２−１，３２−２の出力するＲＳＳＩ値は、冗長復号部３３３Ｄに入力される。また受信モジュール３２−１の出力する２値硬判定系列は、デインタリーバ３３２−１を介して冗長復号部３３３Ｄに入力される。受信モジュール３２−２の出力する２値硬判定系列は、デインタリーバ３３２−２を介して冗長復号部３３３Ｄに入力される。
【００６６】
複数の受信アンテナ３１−１，３１−２を有する受信装置３Ｄにおいて、冗長復号部３３３Ｄは、受信アンテナ３１−１，３１−２間において重み付け離散値を用いて重み付けした値を合成し、多値系列である冗長化復号系列Ｂ（ｔ）を得ることができる。冗長復号部３３３Ｄは、以下に示す数式（４）を用いて、冗長化復号系列Ｂ（ｔ）を得る。数式（４）のｎｒは、受信アンテナインデックスである。
【００６７】
【数４】
2021049024.tif 000006
【００６８】
図１８は、本発明の実施の形態４の第２の変形例にかかる受信装置３Ｅの機能構成を示す図である。受信装置３Ｅは、受信アンテナ３１と、受信モジュール３２と、外部受信制御部３３Ｅとを有する。
【００６９】
外部受信制御部３３Ｅは、受信モジュールコントローラ３３１と、デインタリーバ３３２と、冗長復号部３３３Ｅと、誤り訂正復号部３３４と、シンク部３３５とを有する。
【００７０】
冗長復号部３３３Ｅは、ＲＳＳＩ値の代わりに誤り検出符号を用いて、冗長符号化系列の各ビットの重み付けを行う。この場合、受信装置３Ｅが受信する受信信号には、予め定められたビット数毎に誤り検出符号が挿入されている。
【００７１】
図１９は、図１８に示す冗長復号部３３３Ｅの機能を説明するための図である。冗長復号部３３３Ｅに入力される冗長化系列ｃ（ｔ）には、複数の畳込み符号化系列ｂ（ｔ）が含まれている。畳込み符号化系列ｂ（ｔ）には、２値硬判定系列８１，８３，８５，８７の間の予め定められたビット数毎に誤り検出符号８２，８４，８６，８８が挿入されている。
【００７２】
冗長復号部３３３Ｅは、２値硬判定系列８１，８３，８５，８７および誤り検出符号８２，８４，８６，８８を用いて、冗長化復号処理を行う。例えば、冗長復号部３３３Ｅは、以下の数式（５）を用いて冗長化復号処理を行うことができる。
【００７３】
【数５】
2021049024.tif 000007
【００７４】
上記の数式（５）によれば、誤り検出された区間に対しては、重みを０．２にし、誤り不検出区間に対しては、重みを１．０とする。誤り検出符号として多くのビットを使用することができる場合には、誤り検出時に重みを０にしてもよい。誤り検出符号として使用することができるビットが少ない場合には、誤り検出時であっても誤検出の可能性があるため、フラクショナルな重みを設定してもよい。
【００７５】
冗長復号部３３３Ｅは、２値硬判定系列８１，８５と２値硬判定系列８３，８７とに対して、冗長化復号処理を行って、多値系列を得ることができる。このように誤り検出符号を用いることで、任意の周期で誤り検出符号を挿入することができ、受信側では誤り検出結果に基づいて、より適切な冗長化復号処理を行うことが可能になる。また、ＲＳＳＩ値を用いる場合と比較して、受信モジュール３２の接続信号線数を減らすことができるため、回路規模を縮小することが可能になる。しかしながら、ＲＳＳＩ値を用いる場合と同様に、誤り検出結果を受信モジュール３２の２値硬判定系列と異なるポートから出力してもよい。上記で説明した誤り検出符号を用いる形態は、複数の受信アンテナを用いる構成にも適用可能であり、各受信アンテナに接続された受信モジュール３２からの誤り検出結果に基づいてアンテナダイバーシチを含めた重み付け冗長化復号処理を行うことも可能である。
【００７６】
図２０は、本発明の実施の形態４の第３の変形例にかかる送信装置２Ｆの機能構成を示す図である。送信装置２Ｆは、外部送信制御部２１Ｆと、複数の送信モジュール２２−１，２２−２と、複数の送信アンテナ２３−１，２３−２とを有する。複数の送信アンテナ２３−１，２３−２のそれぞれに対応して複数の送信モジュール２２−１，２２−２が設けられている。
【００７７】
外部送信制御部２１Ｆは、送信モジュールコントローラ２１１Ｆと、ソース部２１２と、誤り訂正符号化部２１３と、冗長符号化部２１４と、インタリーバ２１５Ｆとを有する。送信モジュールコントローラ２１１Ｆは、複数の送信モジュール２２−１，２２−２の制御を行う以外は、送信モジュールコントローラ２１１と同様の機能を有する。送信モジュールコントローラ２１１Ｆは、複数の送信モジュール２２−１，２２−２のそれぞれに、互いに異なる搬送周波数ｆ１，ｆ２を割り当てる。インタリーバ２１５Ｆは、複数の送信モジュール２２−１，２２−２のそれぞれに冗長化系列を出力する。これにより、送信装置２Ｆは、同一の変調信号を異なる送信モジュール２２−１，２２−２から送信することになる。
【００７８】
受信側の構成が、１つの受信アンテナ３１および１つの受信モジュール３２を有する場合、複数の周波数で送信された信号を受信するため、受信する周波数を交互に切り替えて受信を行う。このような構成をとることで、送信、受信の双方において、内部処理手順を変更することができない固定の回路である送信モジュール２２および受信モジュール３２を使用したまま、複数の周波数による選択ダイバーシチにより、信頼性の高い多値系列を得ることが可能になる。
【００７９】
さらに、複数の送信アンテナ２３−１，２３−２および複数の送信モジュール２２−１，２２−２を用いる場合においても、ＲＳＳＩ値または誤り検出符号を用いた重み付けを含む冗長化復号処理を適用することもできる。
【００８０】
なお、実施の形態２〜４に示した送信装置２Ａ，２Ｂ，２Ｆおよび受信装置３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅの機能は、実施の形態１と同様に、図６に示す処理回路９０または図７に示す制御回路９１で実現することができる。
【００８１】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００８２】
１  通信システム、２，２Ａ，２Ｂ，２Ｆ  送信装置、３，３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅ  受信装置、２１，２１Ａ，２１Ｂ，２１Ｆ  外部送信制御部、２２，２２−１，２２−２  送信モジュール、２３，２３−１，２３−２  送信アンテナ、３１，３１−１，３１−２  受信アンテナ、３２，３２−１，３２−２  受信モジュール、３３，３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ  外部受信制御部、４１，４２  シフトレジスタ、５０，５１  最小パス、５２  共通ビット、９０  処理回路、９１  制御回路、９２  プロセッサ、９３  メモリ、２１１，２１１Ｆ  送信モジュールコントローラ、２１２  ソース部、２１３  誤り訂正符号化部、２１４，２１４Ａ，２１４Ｂ  冗長符号化部、２１５，２１５Ｆ  インタリーバ、２２１  フレーミング部、２２２  ＦＳＫ変調部、２２３  ＤＡＣ、２２４，３２１  ＲＦ部、３２２  ＡＤＣ、３２３  ＦＳＫ同期復調部、３２４  デフレーミング部、３３１，３３１Ｄ  受信モジュールコントローラ、３３２，３３２−１，３３２−２  デインタリーバ、３３３，３３３Ａ，３３３Ｂ，３３３Ｃ，３３３Ｄ，３３３Ｅ  冗長復号部、３３４  誤り訂正復号部、３３５  シンク部、３３６  ゼロ挿入部。
【図１】
2021049024.tif 000008
【図２】
2021049024.tif 000009
【図３】
2021049024.tif 000010
【図４】
2021049024.tif 000011
【図５】
2021049024.tif 000012
【図６】
2021049024.tif 000013
【図７】
2021049024.tif 000014
【図８】
2021049024.tif 000015
【図９】
2021049024.tif 000016
【図１０】
2021049024.tif 000017
【図１１】
2021049024.tif 000018
【図１２】
2021049024.tif 000019
【図１３】
2021049024.tif 000020
【図１４】
2021049024.tif 000021
【図１５】
2021049024.tif 000022
【図１６】
2021049024.tif 000023
【図１７】
2021049024.tif 000024
【図１８】
2021049024.tif 000025
【図１９】
2021049024.tif 000026
【図２０】
2021049024.tif 000027
【手続補正書】
【提出日】令和3年8月19日(2021.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
内部処理手順を変更することができない固定の回路であり、受信信号の復調処理を行って２値硬判定系列を生成する受信モジュールと、
前記受信モジュールを制御する受信モジュールコントローラと、前記受信モジュールが出力する前記２値硬判定系列を冗長復号して多値系列に変換する冗長復号部と、を有する外部受信制御部と、
を備え、
前記冗長復号部は、前記２値硬判定系列を信頼度に基づいて重み付けした値を合成して冗長復号することを特徴とする受信装置。
【請求項２】
前記冗長復号部は、離散化した値を用いて前記２値硬判定系列を重み付けすることを特徴とする請求項１に記載の受信装置。
【請求項３】
前記外部受信制御部は、前記信頼度を示す誤り検出符号または誤り検出結果を前記受信モジュールから取得することを特徴とする請求項１または２に記載の受信装置。
【請求項４】
内部処理手順を変更することができない固定の回路であり、送信データの変調処理を行う送信モジュールと、
前記送信モジュールを制御する送信モジュールコントローラと、誤り訂正符号化系列を用いて送信データを冗長符号化する冗長符号化部と、を有し、前記送信データを冗長符号化した冗長符号化系列を前記送信モジュールに供給する外部送信制御部と、
を備える送信装置と、
請求項１から３のいずれか１項に記載の受信装置と、
を備え、
前記送信装置は、誤り訂正符号化系列の予め定められたビット数毎に誤り検出符号を挿入し、
前記受信装置は、誤り検出符号を用いて前記誤り訂正符号化系列の２値硬判定系列の重み付けをし、冗長復号処理を行うことを特徴とする通信システム。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上述した課題を解決し、目的を達成するために、本発明にかかる受信装置は、内部処理手順を変更することができない固定の回路であり、受信信号の復調処理を行って２値硬判定系列を生成する受信モジュールと、受信モジュールを制御する受信モジュールコントローラと、受信モジュールが出力する２値硬判定系列を冗長復号して多値系列に変換する冗長復号部と、を有する外部受信制御部と、を備え、冗長復号部は、２値硬判定系列を信頼度に基づいて重み付けした値を合成して冗長復号することを特徴とする。
【国際調査報告】
2021049024.tif 000028
2021049024.tif 000029
2021049024.tif 000030
2021049024.tif 000031
2021049024.tif 000032
2021049024.tif 000033