(57)【要約】  本開示の実装構造体は、上面に電子部品が搭載されたパッケージと、電圧レギュレーターモジュールと、上面にパッケージが搭載されるマザーボードと、ドライバーと、マザーボードの導体層とパッケージの導体層とを電気的に接続するための複数のコネクターと、ヒートシンクとを含む。【選択図】図１
2020158085.tif 000002
【特許請求の範囲】
【請求項１】
上面に電子部品が搭載されたパッケージと、
パッケージの下面に、電子部品と対向する位置に搭載された電圧レギュレーターモジュールと、
上面にパッケージが搭載されるマザーボードと、
マザーボードの下面に、パッケージと対向する位置に搭載されたドライバーと、
マザーボードの導体層とパッケージの導体層とを電気的に接続するための複数のコネクターと、
を含み、
マザーボードは、電圧レギュレーターモジュールを収容するための貫通孔と、一部のコネクターをマザーボードの上面から下面まで通すための貫通孔とを有し、
貫通孔を通るコネクターの一方の端部がドライバー近傍で接続され、他方の端部が電圧レギュレーターモジュール近傍で接続されており、
電圧レギュレーターモジュールには、電圧レギュレーターモジュールを収容するための貫通孔を介してヒートシンクが接続されている、
ことを特徴とする実装構造体。
【請求項２】
前記電圧レギュレーターモジュールを収容するための貫通孔に、前記電圧レギュレーターモジュールの一部のみが位置している請求項１に記載の実装構造体。
【請求項３】
前記パッケージが、ＩＣソケットを用いて前記マザーボードに固定されている請求項１または２に記載の実装構造体。
【請求項４】
前記電子部品が演算素子である請求項１〜３のいずれかに記載の実装構造体。
【請求項５】
前記演算素子の作動電圧が０．６５〜０．８Ｖであり、消費電力が５００〜１０００Ｗである請求項４に記載の実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、実装構造体に関する。
【背景技術】
【０００２】
特許文献１に記載のように、半導体素子がパッケージ基板に実装された実装構造体において、演算素子（ＣＰＵ、ＧＰＵなど）などのような半導体素子は、作動電圧の低電圧化や消費電力の増加が進行している。例えば、このような低電圧で大電力の演算素子を安定して作動させるためには、ボードおよびパッケージを介して。電圧変動の小さな低電圧を大電流で演算素子に供給する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４６４４７１７号公報
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示の実装構造体は、上面に電子部品が搭載されたパッケージと、パッケージの下面に、電子部品と対向する位置に搭載された電圧レギュレーターモジュールと、上面にパッケージが搭載されるマザーボードと、マザーボードの下面に、パッケージと対向する位置に搭載されたドライバーと、マザーボードの導体層とパッケージの導体層とを電気的に接続するための複数のコネクターとを含む。マザーボードは、電圧レギュレーターモジュールを収容するための貫通孔と、一部のコネクターをマザーボードの上面から下面まで通すための貫通孔とを有する。貫通孔を通るコネクターの一方の端部がドライバー近傍で接続され、他方の端部が電圧レギュレーターモジュール近傍で接続されている。電圧レギュレーターモジュールには、電圧レギュレーターモジュールを収容するための貫通孔を介してヒートシンクが接続されている。
【図面の簡単な説明】
【０００５】
【図１】本開示の一実施形態に係る実装構造体を示す概略断面図である。
【図２】本開示の他の実施形態に係る実装構造体を示す概略断面図である。
【発明を実施するための形態】
【０００６】
電圧変動の小さな低電圧を大電流で演算素子などの電子部品に供給するために、電圧レギュレーターモジュール（ＶＲＭ）が使用されることがある。ＶＲＭを使用する場合、電圧の低下や電力の損失を抑制するためには、電子部品とＶＲＭとの間の電流経路を短くする方がよい。同様に、ドライバーとＶＲＭとの間の電流経路も短い方がよい。しかし、ＶＲＭは電子部品に大きな電力を供給するため、作動時に発熱して高温になりやすい。したがって、発生した熱を効率よく実装構造体の外部に放散し、電子部品やドライバーなどに熱による悪影響を及ぼさないようにする必要がある。
【０００７】
本開示の実装構造体では、パッケージに搭載された電子部品とＶＲＭとの間、およびＶＲＭとドライバーとの間が比較的短い電流経路で接続されている。その結果、本開示の実装構造体は、電子部品を安定して作動させることができる。さらに、本開示の実装構造体では、ＶＲＭにヒートシンクが接続されている。その結果、ＶＲＭの作動時に発生する熱を効率よく実装構造体の外部に放散することができ、電子部品やドライバーなどが熱による悪影響を受けにくくなる。
【０００８】
図１に示すように、本開示の一実施形態に係る実装構造体１は、パッケージ１１がマザーボード１４に搭載されている。パッケージ１１は、コア層と、コア層の両面に積層された絶縁層を含む。コア層は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。さらに、コア層には、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が補強材として含まれていてもよく、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。
【０００９】
コア層には、コア層の上下面を電気的に接続するために、スルーホール導体が形成されている。スルーホール導体は、コア層の上下面を貫通しているスルーホールに形成されている。スルーホール導体は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。
【００１０】
コア層の両面には、絶縁層が積層されている。図１に示すパッケージ１１では、絶縁層は、コア層の両面それぞれに２層積層されている。絶縁層は、コア層と同様、絶縁性を有する素材で形成されていれば特に限定されない。各絶縁層は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。絶縁層とコア層とは、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。
【００１１】
絶縁層には、通常、層間を電気的に接続するためのビアホール導体が充填されるビアホールが形成されている。ビアホールは、例えばＣＯ２レーザー、ＵＶ−ＹＡＧレーザーなどのようなレーザー加工によって形成される。
【００１２】
絶縁層の表面には導体層が形成されている。導体層には、電源用、グランド用、信号用などの配線導体や、パッドなどが含まれる。このような導体層は、例えば、例えばセミアディティブ法により、無電解銅めっき層、および電解銅めっき層を絶縁層の表面に析出させることで形成される。あるいは、表面に導体（例えば、銅箔など）が形成された絶縁板を用いて、露光、現像およびエッチングを行い、絶縁層の表面に導体層を形成してもよい。
【００１３】
パッケージ１１の上面には電子部品１２が搭載されている。電子部品１２としては、例えば、演算素子（ＣＰＵ、ＧＰＵなど）、半導体素子、コンデンサなどが挙げられる。一実施形態に係る実装構造体１では、例えば、作動電圧が低電圧で消費電力が大きな電子部品１２が搭載されていてもよい。このような電子部品１２の作動電圧は、０．６５〜０．８Ｖ程度であってもよく、消費電力は５００〜１０００Ｗ程度であってもよい。特に電子部品１２として、作動電圧が０．６５〜０．８Ｖ程度であり、消費電力が５００〜１０００Ｗ程度の演算素子を使用してもよい。
【００１４】
パッケージ１１の下面、すなわち電子部品１２の搭載面と反対側の面には、電子部品１２と対向する位置に電圧レギュレーターモジュール（ＶＲＭ）１３が搭載されている。ここで「対向する位置」とは、電子部品１２とＶＲＭ１３とが対向して少なくとも一部で重なる位置であればよく、電子部品１２およびＶＲＭ１３が対向して完全に重なる位置でなくてもよい。ＶＲＭ１３は、マザーボード１４から供給される高電圧（例えば、２４〜４８Ｖ程度）を、電子部品１２の作動電圧に下げ、電圧変動の少ない状態で電子部品１２に電圧を供給するために使用される。
【００１５】
電子部品１２とＶＲＭ１３とが搭載されたパッケージ１１は、マザーボード１４の上面に接着剤１５で固定されている。マザーボード１４の下面、すなわちパッケージ１１の搭載面と反対側の面には、ドライバー１６が搭載されている。ドライバー１６は、ＶＲＭ１３の温度や電流などを監視し、電子部品１２に電流を適切に供給するために使用される。ドライバー１６とＶＲＭ１３とは比較的短い電流経路で接続されるのがよい。そのため、ドライバー１６は、パッケージ１１と対向する位置に搭載される。ここで「対向する位置」とは、パッケージ１１とドライバー１６とが対向して少なくとも一部で重なる位置であればよく、パッケージ１１およびドライバー１６が対向して完全に重なる位置でなくてもよい。
【００１６】
パッケージ１１に形成された導体層とマザーボード１４に形成された導体層とは、コネクター１７によって電気的に接続されている。一部のコネクター１７は、マザーボード１４の上面に搭載されたパッケージ１１の導体層とマザーボード１４の下面に形成された導体層とを電気的に接続している。そのため、マザーボード１４には、一部のコネクター１７をマザーボードの上面から下面まで通すための貫通孔が形成されている。この貫通孔を通るコネクター１７は、一方の端部がドライバー１６近傍で接続され、他方の端部がＶＲＭ１３近傍で接続されている。このように貫通孔を介して接続されていると、ドライバー１６とＶＲＭ１３とは比較的短い電流経路で接続される。さらに、貫通孔を通ることによって、ＶＲＭ１３の作動時に発生する熱の影響を低減することができる。
【００１７】
パッケージ１１の下面に搭載されたＶＲＭ１３は、マザーボード１４に形成されたＶＲＭ１３を収容するための貫通孔に収容されている。ＶＲＭ１３は貫通孔に完全に収容されている必要はなく、図１に示すように、少なくともＶＲＭ１３の一部が貫通孔に入っていればよい。これにより、ＶＲＭ１３の下側と後述するヒートシンク１８との接続性を確保しつつ、パッケージ１１とマザーボード１４との間に一定の間隔を設けることができ、コネクター１７の配置領域の確保が容易になる。
【００１８】
ＶＲＭ１３の作動時に発生する熱を外部に放散させるため、一実施形態に係る実装構造体１には、ヒートシンク１８が含まれる。ヒートシンク１８は、マザーボード１４に形成されたＶＲＭ１３を収容するための貫通孔を介してＶＲＭ１３と接続されている。具体的には、図１に示すように、ヒートシンク１８の一部がマザーボード１４に形成された貫通孔に収容され、この貫通孔の中でＶＲＭ１３とヒートシンク１８とが接続されている。このように、マザーボード１４がＶＲＭ１３を収容するための貫通孔を有することによって、ＶＲＭ１３とヒートシンク１８とを接続しやすく、ＶＲＭ１３の作動時に発生する熱を効率よく外部に放散させることができる。
【００１９】
本開示の実装構造体は、上述の一実施形態に限定されない。例えば、上述の配線基板１では、パッケージ１１をマザーボード１４の上面に搭載するために、接着剤１５が使用されている。しかし、パッケージをマザーボードの上面に搭載する方法は限定されない。
【００２０】
例えば、図２に示す他の実施形態に係る実装構造体２では、電子部品２２とＶＲＭ２３とが搭載されたパッケージ２１は、マザーボード２４の上面にＩＣソケット２５を使用して固定されている。具体的には、まず、電子部品２２とＶＲＭ２３とが搭載されたパッケージ２１をＩＣソケット２５に収容する。パッケージ２１が収容されたＩＣソケット２５とマザーボード２４とを電気的に接続すればよい。実装構造体２に含まれるＩＣソケット２５以外の部材、すなわちパッケージ２１、電子部品２２、ＶＲＭ２３、マザーボード２４、ドライバー２６、コネクター２７、およびヒートシンク２８については上述の通りであり、詳細な説明については省略する。
【符号の説明】
【００２１】
１、２  実装構造体
１１、２１  パッケージ
１２、２２  電子部品
１３、２３  電圧レギュレーターモジュール（ＶＲＭ）
１４、２４  マザーボード
１５    接着剤
２５    ＩＣソケット
１６、２６  ドライバー
１７、２７  コネクター
１８、２８  ヒートシンク
【図１】
2020158085.tif 000003
【図２】
2020158085.tif 000004
【国際調査報告】
2020158085.tif 000005
2020158085.tif 000006
2020158085.tif 000007
2020158085.tif 000008