(57)【要約】  短絡の発生を抑制することができる。  配線ユニット（７０）は、導電パターン（２３ｂ３）に電気的に接続され、セラミック回路基板（２０ｂ）の主面に平行に配線される第１配線部（７１ａ）を備える第１リードフレーム（７１）と、導電パターン（２３ａ３）に電気的に接続され、第１配線部（７１ａ）のおもて面に対して間隙を設けて重畳して第１配線部（７１ａ）の配線方向に沿って配線される第２配線部（７２ａ）を備える第２リードフレーム（７２）と、第１，第２リードフレーム（７１，７２）を包含する配線保持部（７３）とを有する。配線保持部（７３）は、第１，第２配線部（７１ａ，７２ａ）が重畳する重畳領域の間隙を充填する配線間隙部分と第２配線部（７２ａ）のおもて面を覆う配線表面部分とを含んでいる。
2021029150.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
絶縁板と前記絶縁板上に設けられた第１導電板及び第２導電板とを含み、前記半導体素子が配置される基板と、
前記第１導電板に電気的に接続され、前記基板の主面に平行に配線される第１配線部を備える第１リードフレームと、前記第２導電板に電気的に接続され、前記第１配線部のおもて面に対して間隙を設けて重畳して前記第１配線部の配線方向に沿って配線される第２配線部を備える第２リードフレームと、前記第１リードフレーム及び前記第２リードフレームを包含する配線保持部とを有する配線ユニットと、
を備え、
前記配線保持部は、前記第１配線部及び前記第２配線部が重畳する重畳領域の前記間隙を充填する配線間隙部分と前記第２配線部のおもて面のうち前記重畳領域及び側面を覆う配線表面部分とを含んでいる、
半導体装置。
【請求項２】
前記基板を包囲するケースと、
前記ケース内で前記第１配線部の裏面の直下まで充填されて、前記基板と前記半導体素子を封止する封止部材と、
を有する請求項１に記載の半導体装置。
【請求項３】
前記第１配線部の裏面と前記封止部材のおもて面との間に間隙である第１界面間隙が構成されている、
請求項２に記載の半導体装置。
【請求項４】
前記第１リードフレームは、前記第１導電板に電気的に接合され、前記第１配線部の一端に接続された第１接合部と前記第１配線部の他端に接続され、前記基板に対して反対側に延伸する第１端子部とを備え、
前記第２リードフレームは、前記第２導電板に電気的に接合され、前記第２配線部の一端に接続された第２接合部と前記第２配線部の他端に接続され、前記基板に対して反対側に延伸する第２端子部とを備え、
前記ケース上に設けられ、前記第１端子部及び前記第２端子部が表出される蓋部をさらに備える、
請求項２または３に記載の半導体装置。
【請求項５】
前記蓋部と前記ケースとの境界は、前記封止部材の上面より上方であって、前記第１配線部よりも下方である、
請求項４に記載の半導体装置。
【請求項６】
前記配線保持部は、
前記第１端子部及び前記第２端子部の前記蓋部の下部の間隙を充填し、前記配線間隙部分に連続する端子間隙部分をさらに含む、
請求項４または５に記載の半導体装置。
【請求項７】
前記配線保持部は、
前記第１配線部の裏面及び側面と前記第１端子部の外面とを覆う配線裏面部分をさらに含む、
請求項４乃至６のいずれかに記載の半導体装置。
【請求項８】
前記配線裏面部分の裏面と前記封止部材のおもて面との間に間隙である第２界面間隙が構成されている、
請求項７に記載の半導体装置。
【請求項９】
前記配線保持部は、
前記第２配線部の前記第１配線部に重畳していない部分と前記第２接合部とを包含し、前記配線間隙部分に連続する接合間隙部分をさらに含む、
請求項５乃至８のいずれかに記載の半導体装置。
【請求項１０】
前記端子間隙部分のおもて面に凹部が形成され、
前記蓋部の裏面に前記凹部に入り込む突起部が形成されている、
請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。【０００３】
半導体装置は上記の半導体素子を含む半導体素子を備えている。半導体装置は、このような半導体素子が導電パターン上に配置されている。半導体装置は、半導体素子間、また、半導体素子と導電パターンとの間がボンディングワイヤにより電気的に接続されている。また、リードフレームの一端が導電パターンに電気的に接続され、当該リードフレームの他端がケースの蓋部から露出されて、外部から制御信号等が入力される。このようなリードフレームは単体では剛性の確保が難しく、端子間距離の確保が難しい。このため、複数のリードフレームがインサート成型により一体化されたものが用いられている。そして、半導体素子とボンディングワイヤとインサート成型により一体化された複数のリードフレームとがシリコーンゲル等により封止される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１９８２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記半導体装置では、ケース内に充填されたシリコーンゲルが半導体素子とボンディングワイヤとインサート成型により一体化された複数のリードフレームとを全て封止できていない場合がある。このような場合、シリコーンゲルの封止面が、一体化された複数のリードフレームを横切っていると、高電圧が印加されると、電流がリードフレーム間の封止面の沿面を伝わって流れてしまい、短絡が生じてしまうおそれがある。【０００６】
本発明は、このような点に鑑みてなされたものであり、短絡の発生を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、半導体素子と、絶縁板と前記絶縁板上に設けられた第１導電板及び第２導電板とを含み、前記半導体素子が配置される基板と、前記第１導電板に電気的に接続され、前記基板の主面に平行に配線される第１配線部を備える第１リードフレームと、前記第２導電板に電気的に接続され、前記第１配線部のおもて面に対して間隙を設けて重畳して前記第１配線部の配線方向に沿って配線される第２配線部を備える第２リードフレームと、前記第１リードフレーム及び前記第２リードフレームを包含する配線保持部とを有する配線ユニットと、を備え、前記配線保持部は、前記第１配線部及び前記第２配線部が重畳する重畳領域の前記間隙を充填する配線間隙部分と前記第２配線部のおもて面のうち前記重畳領域及び側面を覆う配線表面部分とを含んでいる、半導体装置が提供される。
【発明の効果】
【０００８】
開示の技術によれば、高電圧で使用する半導体装置において短絡の発生を抑制でき、半導体装置の信頼性の低下を抑制することができる。【０００９】
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の半導体装置の側断面図である。
【図２】第１の実施の形態の半導体装置に含まれるセラミック回路基板の平面図である。
【図３】第１の実施の形態の半導体装置に含まれる配線ユニットを説明するための図（その１）である。
【図４】第１の実施の形態の半導体装置に含まれる配線ユニットを説明するための図（その２）である。
【図５】第１の実施の形態の半導体装置に含まれる回路構成を示す図である。
【図６】参考例の半導体装置の側断面図である。
【図７】第２の実施の形態の半導体装置の側断面図である。
【図８】第２の実施の形態の半導体装置に含まれる配線ユニットを説明するための図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
【００１２】
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１〜図５を用いて説明する。図１は、第１の実施の形態の半導体装置の側断面図である。図２は、第１の実施の形態の半導体装置に含まれるセラミック回路基板の平面図である。図３及び図４は、第１の実施の形態の半導体装置に含まれる配線ユニットを説明するための図である。図５は、第１の実施の形態の半導体装置に含まれる回路構成を示す図である。なお、図１は、図２の一点鎖線Ｘ−Ｘの断面に対応する図である。また、図３は、配線ユニット７０の側断面図、図４（Ａ）は、配線ユニット７０の平面図、図４（Ｂ）は、配線ユニット７０の裏面図、図４（Ｃ）は、図３及び図４（Ｂ）の一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。また、図３は、配線ユニット７０の配線保持部７３の部位の説明のために、部位ごとにハッチングの種類を異ならせている。実際は、配線保持部７３は全て同じ材質により構成されている。
【００１３】
半導体装置１０は、図１に示されるように、セラミック回路基板２０ａ，２０ｂと、セラミック回路基板２０ａ，２０ｂがおもて面に設けられた放熱板３０と、を有している。セラミック回路基板２０ａ，２０ｂには、図２に示されるように、半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂが配置されている。なお、図１では、半導体素子４２ａ，４４ａ，４２ｂ，４４ｂは図示を省略している。また、半導体装置１０は、放熱板３０の周縁部に設けられて、セラミック回路基板２０ａ，２０ｂを取り囲み、放熱板３０上に設けられたケース部６０と、ケース部６０の開口上部に設けられた蓋部６１と、を有している。また、ケース部６０及び蓋部６１には、外部機器との電気接続を行う外部接続端子が取り付けられている。主電流用の外部接続端子として、第１〜第３リードフレーム７１，７２，７４が取り付けられている。なお、制御用のリードフレームは図示を省略している。第１リードフレーム７１の一端部はセラミック回路基板２０ｂに電気的に接続されて、他端部の第１端子部７１ｃが蓋部６１のおもて面に露出されている。第２リードフレーム７２の一端部はセラミック回路基板２０ａに電気的に接続されて、他端部の第２端子部７２ｃが蓋部６１のおもて面に露出されている。第３リードフレーム７４の一端部はセラミック回路基板２０ａに電気的に接続されて、他端部の第３端子部７４ｃが蓋部６１のおもて面に露出されている。第１，第２リードフレーム７１，７２は配線保持部７３に一体成形されている配線ユニット７０に含まれる。また、この際、第１，第２リードフレーム７１，７２は配線保持部７３により絶縁性が保たれている。なお、配線ユニット７０の詳細については後述する（図３）。そして、ケース部６０内のセラミック回路基板２０ａ，２０ｂ（及びボンディングワイヤ）は封止部材８０により封止されている。封止する封止部材８０は、図１に示されている配線ユニット７０の第１リードフレーム７１の裏面の直下まで充填される。すなわち、配線ユニット７０の裏側と封止部材８０のおもて面との間には間隙（第２界面間隙）が空いている。
【００１４】
セラミック回路基板２０ａ，２０ｂは、図１及び図２に示されるように、絶縁板２１ａ，２１ｂと、絶縁板２１ａ，２１ｂの裏面に形成された金属板２２ａ，２２ｂと、絶縁板２１ａ，２１ｂのおもて面に形成された導電パターン２３ａ１〜２３ａ３，２３ｂ１〜２３ｂ４と、を有している。なお、導電パターン２３ａ１〜２３ａ３，２３ｂ１〜２３ｂ４の形状、個数は一例である。絶縁板２１ａ，２１ｂは、熱伝導性に優れたセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素である。金属板２２ａ，２２ｂは、熱伝導性に優れた金属により構成されている。金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。導電パターン２３ａ１〜２３ａ３，２３ｂ１〜２３ｂ４は、導電性に優れた銅あるいは銅合金等の金属により構成されている。このような構成を有するセラミック回路基板２０ａ，２０ｂとして、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板２０ａ，２０ｂは、半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂで発生した熱を導電パターン２３ａ２，２３ｂ３、絶縁板２１ａ，２１ｂ及び金属板２２ａ，２２ｂを介して、図１中下側に伝導させて放熱することができる。また、このようなセラミック回路基板２０ｂの導電パターン２３ｂ３には、第１リードフレーム７１（第１接合部７１ｂ（図３））がはんだ（図示を省略）を介して接続されている。セラミック回路基板２０ａの導電パターン２３ａ３には、第２リードフレーム７２（第２接合部７２ｂ（図３））がはんだ（図示を省略）を介して接続されている。セラミック回路基板２０ａの導電パターン２３ａ２には、第３リードフレーム７４（第３接合部７４ｂ（図３））がはんだ（図示を省略）を介して接続されている。なお、導電パターン２３ａ２，２３ａ３，２３ｂ３に示されている四角は、第３，第２，第１リードフレーム７４，７２，７１の接合領域をそれぞれ表している。
【００１５】
半導体素子４１ａ，４２ａ，４１ｂ，４２ｂは、スイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。このような半導体素子４１ａ，４２ａ，４１ｂ，４２ｂは、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、制御電極（ゲート電極）４１ａ１，４２ａ１，４１ｂ１，４２ｂ１及び主電極として出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。上記の半導体素子４１ａ，４２ａ，４１ｂ，４２ｂは、その裏面側が導電パターン２３ａ２，２３ｂ３上にはんだ（図示を省略）により接合されている。半導体素子４３ａ，４４ａ，４３ｂ，４４ｂは、ダイオードを含んでいる。ダイオードは、例えば、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）である。このような半導体素子４３ａ，４４ａ，４３ｂ，４４ｂは、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の半導体素子４３ａ，４４ａ，４３ｂ，４４ｂは、その裏面側が導電パターン２３ａ２，２３ｂ３上にはんだ（図示を省略）により接合されている。
【００１６】
このようなセラミック回路基板２０ａ，２０ｂ及び半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂに対して以下のようなボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６が配線されている。制御用配線であるボンディングワイヤ５１ａ，５２ａは、導電パターン２３ａ１と半導体素子４１ａ，４２ａの制御電極４１ａ１，４２ａ１とにそれぞれ電気的に接続している。ボンディングワイヤ５３ａ，５４ａは、導電パターン２３ａ３と半導体素子４１ａ，４２ａの主電極と半導体素子４３ａ，４４ａの主電極とをそれぞれ電気的に接続している。制御用配線であるボンディングワイヤ５１ｂ，５２ｂは、導電パターン２３ｂ４と半導体素子４１ｂ，４２ｂの制御電極４１ｂ１，４２ｂ１にそれぞれ電気的に接続している。ボンディングワイヤ５３ｂ，５４ｂは、導電パターン２３ｂ２，２３ｂ１と半導体素子４１ｂ，４２ｂの主電極と半導体素子４３ｂ，４４ｂの主電極をそれぞれ電気的に接続している。そして、ボンディングワイヤ５５，５６は、セラミック回路基板２０ａの導電パターン２３ａ２とセラミック回路基板２０ｂの導電パターン２３ｂ２，２３ｂ１とをそれぞれ電気的に接続している。なお、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６は、導電性に優れた材料により構成されている。当該材料は、アルミニウムや銅等の金属、または、少なくともこれらの一種を含む合金である。
【００１７】
このようなセラミック回路基板２０ａ，２０ｂにおいて、第１リードフレーム７１の一端部は、導電パターン２３ｂ３上に接合されている。導電パターン２３ｂ３は、半導体素子４１ｂ，４２ｂ，４３ｂ，４４ｂの裏面の主電極も接合されている。そのため、第１リードフレーム７１は、半導体素子４１ｂ，４２ｂ，４３ｂ，４４ｂの主電極と電気的に接続され、主電流が流れる。また、第２リードフレーム７２の一端部は、導電パターン２３ａ３上に接合されている。導電パターン２３ａ３は、半導体素子４１ａ，４２ａ，４３ａ，４４ａのおもて面の主電極とボンディングワイヤ５３ａ，５４ａを介して電気的に接続されている。そのため、第２リードフレーム７２は、半導体素子４１ａ，４２ａ，４３ａ，４４ａの主電極と電気的に接続され、主電流が流れる。
【００１８】
配線ユニット７０は、図１に示されるように、セラミック回路基板２０ｂに設けられた半導体素子４１ｂ〜４４ｂの上方に配置されている。また、配線ユニット７０は、封止部材８０との間に間隙（第２界面間隙）を空けて配置されている。このような配線ユニット７０は、図３に示されるように、第１，第２リードフレーム７１，７２と第１，第２リードフレーム７１，７２を包含して保持する配線保持部７３とを有している。なお、図３では、配線ユニット７０の配置位置を破線で示している。第１リードフレーム７１は、第１配線部７１ａと第１接合部７１ｂと第１端子部７１ｃとを有している。第１配線部７１ａは、セラミック回路基板２０ｂのおもて面に平行に配線されている。第１接合部７１ｂは、第１配線部７１ａの一端部の側部に一体的にそれぞれ接続されて、半導体装置１０の下方に延伸して導電パターン２３ｂ３にはんだを介して接合される。第１接合部７１ｂは、第１配線部７１ａの一端部の側部からセラミック回路基板２０ｂのおもて面に向かって第１配線部７１ａと垂直に延伸されていてよい。さらに導電パターン２３ｂ３との接合箇所において第１配線部７１ａと平行に延伸する部分を有していてもよい。第１端子部７１ｃは、第１配線部７１ａの他端部にそれぞれ一体的に接続されて半導体装置１０の上方に延伸して蓋部６１から露出されている。第１端子部７１ｃは、第１配線部７１ａの他端部の側部から第１接合部７１ｂと反対方向に第１配線部７１ａと垂直に延伸されていてよい。さらに蓋部６１から延出した部分においては蓋部６１のおもて面に沿って第１配線部７１ａと平行に延伸する部分を有していてもよい。
【００１９】
第２リードフレーム７２は、第２配線部７２ａと第２接合部７２ｂと第２端子部７２ｃとを有している。第２配線部７２ａは、第１配線部７１ａのおもて面に対して上方に間隙を設けて一部が重畳している。第２配線部７２ａは、第１配線部７１ａと同じ厚さ、同じ幅であってもよい。さらに、第２配線部７２ａは、第１配線部７１ａの配線方向に沿って配線されている。この際、第２配線部７２ａは、当該配線方向に平行にセラミック回路基板２０ａ側に所定の長さ位置ずれしている。第２接合部７２ｂは、第２配線部７２ａの一端部に一体的に接続されて、半導体装置１０の下方に延伸して導電パターン２３ａ３にはんだを介して接合される。第２接合部７２ｂは、第２配線部７２ａの一端部の側部からセラミック回路基板２０ａのおもて面に向かって第２配線部７２ａと垂直に延伸されていてよい。この際、第２接合部７２ｂは、第１接合部７１ｂとの間に間隙が構成されている。また、当該間隙は、第１配線部７１ａと第２配線部７２ａとの間隙に続いて構成されている。第１接合部７１ｂと第２接合部７２ｂとの間隙は、第１配線部７１ａと第２配線部７２ａとの間隙より大きい。さらに導電パターン２３ａ３との接合箇所において第２配線部７２ａと平行に延伸する部分を有していてもよい。第２端子部７２ｃは、第２配線部７２ａの他端部に一体的に接続されて半導体装置１０の上方に延伸して蓋部６１から露出されている。第２端子部７２ｃは、第２配線部７２ａの他端部の側部から第２接合部７２ｂと反対方向に第２配線部７２ａと垂直に延伸されていてよい。この際、第２端子部７２ｃは、第１端子部７１ｃとの間に間隙が構成されている。また、当該間隙は、第１配線部７１ａと第２配線部７２ａとの間隙に続いて構成されている。第１端子部７１ｃと第２端子部７２ｃとの間隙は、第１配線部７１ａと第２配線部７２ａとの間隙より大きい。さらに蓋部６１から延出した部分においては蓋部６１のおもて面に沿って第２配線部７２ａと平行に延伸する部分を有していてもよい。第１端子部７１ｃと第２端子部７２ｃとの蓋部６１のおもて面に沿って延伸する部分は、お互いの端部が離れるように反対方向に延伸していてよい。
【００２０】
なお、図３に示す第１，第２接合部７１ｂ，７２ｂ及び第１，第２端子部７１ｃ，７２ｃの形状は一例である。第１，第２接合部７１ｂ，７２ｂは、第１，第２配線部７１ａ，７２ａを導電パターン２３ｂ３，２３ａ３に電気的に接続できる形状であればよい。また、第１，第２端子部７１ｃ，７２ｃは、蓋部６１から露出して外部装置と電気的に接続できる形状であればよい。
【００２１】
さらに、第３リードフレーム７４は、第３配線部７４ａと第３接合部７４ｂと第３端子部７４ｃとを有している。第３配線部７４ａは、セラミック回路基板２０ａのおもて面に平行に配線されている。第３接合部７４ｂは、第３配線部７４ａの一端部に一体的に接続されて、導電パターン２３ａ２にはんだを介して接合される。第３端子部７４ｃは、第３配線部７４ａの他端部に一体的に接続されて半導体装置１０の上方に延伸して蓋部６１から露出されている。
【００２２】
第１〜第３リードフレーム７１，７２，７４は、導電性に優れた材料により構成されている。当該材料は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、耐食性を向上させるために、めっき材をめっき処理等により第１〜第３リードフレーム７１，７２，７４の表面に形成してもよい。めっき材の具体例として、ニッケル、金、ニッケル−リン合金や、ニッケル−ボロン合金がある。さらに、ニッケル−リン合金上に金を積層してもよい。なお、第１〜第３リードフレーム７１，７２，７４と導電パターン２３ｂ３，２３ａ３，２３ａ２との接合は、はんだによる接合以外に、銀ろう等の焼結部材による接合、または、超音波やレーザを用いて直接接合してもよい。
【００２３】
配線保持部７３は、図３に示されるように、少なくとも、配線間隙部分７３ａ及び配線表面部分７３ｂを備えて、これらにより第１，第２リードフレーム７１，７２を包含している。さらに、配線保持部７３は、端子間隙部分７３ｃと配線裏面部分７３ｄと接合間隙部分７３ｅとを有してもよい。なお、本実施の形態の図３には、これらの部分を含む場合を図示している。この場合、配線ユニット７０が半導体素子４１ｂ〜４４ｂの上方に配置されて、配線裏面部７３ｄ及び接合間隙部分７３ｅは封止部材８０に対して間隙（第２界面間隙）を構成する。配線間隙部分７３ａは、少なくとも、第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとが重畳する重畳領域７５の間隙に設けられている。なお、図３では、配線間隙部分７３ａが当該重畳領域７５を含む範囲に及んでいる場合を示している。また、端子間隙部分７３ｃは、配線間隙部分７３ａから連続して、第１端子部７１ｃと第２端子部７２ｃとの間隙の下部に設けてもよい。この場合、第１端子部７１ｃ及び第２端子部７２ｃが端子間隙部分７３ｃのおもて面７３ｃ１から突出している。また、配線表面部分７３ｂは、少なくとも、第１配線部７１ａと重畳する重畳領域７５の第２リードフレーム７２の第２配線部７２ａの外面（おもて面）及び側面に設けられている。なお、図３では、配線表面部分７３ｂが当該重畳領域７５を含む範囲に及んでいる場合を示している。また、配線表面部分７３ｂは、第２端子部７２ｃの下部の外面、及び第２配線部７２ａにおいて第１配線部７１ａと重畳する重畳領域７５から（図３中左側に）延伸した部分の外面にも設けてもよい。そのため、第２配線部７２ａは、第１配線部７１ａとの重畳領域７５において、配線間隙部分７３ａと配線表面部分７３ｂとで全周が覆われている（図４（Ｃ））。なお、第１，第２リードフレーム７１，７２は、隙間側を内面、当該内面の反対側の面及び側面を外面としている。
【００２４】
また、配線保持部７３が、配線間隙部分７３ａ及び配線表面部分７３ｂのみを備えている場合には、配線ユニット７０の裏面に対応する第１リードフレーム７１の外面が露出される。この場合には、第１リードフレーム７１の露出する第１配線部７１ａの裏面が封止部材８０に対して間隙（第１界面間隙）を構成する。さらに、この場合には、第２リードフレーム７２の第１リードフレーム７１との重畳領域７５ではない内面も露出される。配線保持部７３の配線間隙部分７３ａにより第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとの間隙の絶縁性を維持することができる。また、配線保持部７３の配線表面部分７３ｂにより第１リードフレーム７１の第１配線部７１ａの外面と第２リードフレーム７２の第２配線部７２ａの外面との絶縁性を維持することができる。なお、配線ユニット７０では、導通させる電流及び電圧の大きさに対して第１端子部７１ｃ及び第２端子部７２ｃがおもて面７３ｃ１に沿って短絡しないように第１端子部７１ｃ及び第２端子部７２ｃの距離を空けている。このように配線保持部７３に第１，第２リードフレーム７１，７２が一体成形された配線ユニット７０はセラミック回路基板２０ａ，２０ｂに配置される（例えば、図２には配線ユニット７０の配置位置が破線で示されている）。
【００２５】
なお、配線保持部７３（配線裏面部７３ｄがない場合には、第１配線部７１ａ）が封止部材８０に対して間隙を構成することで、半導体装置１０が熱変形しても、半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂと封止部材８０との界面の剥離が抑制される。この結果、半導体装置１０の信頼性を高めることができる。仮に、配線保持部７３（配線裏面部７３ｄがない場合には、第１配線部７１ａ）が封止部材８０に対して間隙を構成しない場合には、半導体装置１０が熱変形した時に、封止部材８０が配線ユニット７０に引き寄せられ、半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂと封止部材樹脂８０との界面が剥離するおそれがあり、半導体装置１０の信頼性が低下してしまう。
【００２６】
このような構成を有する配線保持部７３は、例えば、熱可塑性樹脂により構成されている。このような樹脂として、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂がある。
【００２７】
放熱板３０は、熱伝導性に優れた材料により構成されている。当該材料は、例えば、アルミニウム、鉄、銀、銅、マグネシウムまたは、少なくともこれらの一種を含む合金である。また、耐食性を向上させるために、めっき材をめっき処理等により放熱板３０の表面に形成してもよい。めっき材の具体例として、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金がある。なお、この放熱板３０の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れた材料により構成されている。当該材料は、例えば、アルミニウム、鉄、銀、銅、マグネシウムまたは、少なくともこれらの一種を含む合金である。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板３０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れた材料により構成される。当該材料は、例えば、アルミニウム、鉄、銀、銅、マグネシウムまたは、少なくともこれらの一種を含む合金である。そして、耐食性を向上させるために、めっき材をめっき処理等により冷却器と一体化された放熱板３０の表面に形成してもよい。めっき材の具体例は、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金がある。
【００２８】
ケース部６０は、枠状であって、放熱板３０の外周上面に配置されて、上方を開放した箱形状をなす。蓋部６１は、天板６１ａがあればよい。蓋部６１は、さらに、側面６１ｂを有し、下方を開放した箱形状をなしてもよい。放熱板３０、ケース部６０の上に蓋部６１を配置することで、６方向を囲われた箱状をなす。ケース部６０と蓋部６１との境界は、封止部材８０より上側にあり、第１配線部７１ａより下側にあってよい。ケース部６０及び蓋部６１は、熱可塑性樹脂により構成されている。このような樹脂として、例えば、ＰＰＳ、ＰＢＴ樹脂、ＰＢＳ樹脂、ＰＡ樹脂、または、ＡＢＳ樹脂がある。また、蓋部６１のおもて面には第１〜第３リードフレーム７１，７２，７４の第１〜第３端子部７１ｃ，７２ｃ，７４ｃが露出されている。
【００２９】
封止部材８０は、熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。熱硬化性樹脂は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂である。さらに、その具体例として、エポキシ樹脂があり、エポキシ樹脂に充填材のフィラーを含んでいる。充填材は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。または、封止部材８０として、シリコーンゲルを用いてもよい。また、封止部材８０は、ケース部６０に配線ユニット７０の第１リードフレーム７１（第１配線部７１ａ）の外面の下部まで充填されて、セラミック回路基板２０ａ，２０ｂや半導体素子４１ａ，４２ａ，４１ｂ，４２ｂ、及びボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６等を封止している。この時、配線ユニット７０は、第１，第２リードフレーム７１，７２が配線保持部７３により既述の通り封止されている。このため、第１，第２リードフレーム７１，７２は封止部材８０により封止されなくても絶縁性が保たれている。そのため、封止部材８０は、セラミック回路基板２０ａ，２０ｂや半導体素子４１ａ，４２ａ，４１ｂ，４２ｂ、及びボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６が埋設できる高さまででよい。また、ケース部６０は、封止部材８０を充填するため、その高さを封止部材８０より高くする必要がある。そのため、ケース部６０は、その高さがセラミック回路基板２０ａ，２０ｂや半導体素子４１ａ，４２ａ，４１ｂ，４２ｂ、及びボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６に対応する高さでよい。
【００３０】
このような構成を有する半導体装置１０（図２並びに図３）は、図５に示される回路構成を実現することができる。このような回路構成は、上下アームで構成されるインバータ回路である。半導体装置１０では、半導体素子４１ｂ，４２ｂにより構成されるトランジスタＴ１のコレクタ電極と半導体素子４３ｂ，４４ｂにより構成されるダイオードＤ１のカソード電極とは、導電パターン２３ｂ３を介して第１リードフレーム７１に接続され、第１端子部７１ｃに接続されている。第１端子部７１ｃは、正極入力端子Ｃ１である。半導体素子４１ｂ，４２ｂの制御電極４１ｂ１，４２ｂ１は、トランジスタＴ１のゲート電極Ｇ１であり、ボンディングワイヤ５１ｂ，５２ｂ及び導電パターン２３ｂ４を経由して図示を省略する端子に接続されている。トランジスタＴ１のエミッタ電極とダイオードＤ１のアノード電極とはボンディングワイヤ５３ｂ，５４ｂを介して電気的に接続されている。トランジスタＴ１のエミッタ電極は、さらに、ボンディングワイヤ５３ｂ，５４ｂ、導電パターン２３ａ２，２３ｂ１、ボンディングワイヤ５５，５６及び導電パターン２３ａ２を介して第３リードフレーム７４に接続され、第３端子部７４ｃに接続されている。第３端子部７４ｃは、出力端子Ｃ２Ｅ１である。
【００３１】
また、半導体素子４１ａ，４２ａにより構成されるトランジスタＴ２のコレクタ電極と半導体素子４３ａ，４４ａにより構成されるダイオードＤ２のカソード電極とは、導電パターン２３ａ２を介して第３リードフレーム７４に接続され、第３端子部７４ｃに接続されている。第３端子部７４ｃは、前記の通り出力端子Ｃ２Ｅ１である。半導体素子４１ａ，４２ａの制御電極４１ａ１，４２ａ１は、トランジスタＴ２のゲート電極Ｇ２であり、ボンディングワイヤ５１ａ，５２ａ及び導電パターン２３ａ１を経由して図示を省略する端子に接続されている。トランジスタＴ２のエミッタ電極とダイオードＤ２のアノード電極とはボンディングワイヤ５３ａ，５４ａを介して電気的に接続されている。トランジスタＴ２のエミッタ電極は、さらに、ボンディングワイヤ５３ａ，５４ａ及び導電パターン２３ａ３を介して第２リードフレーム７２に接続され、第２端子部７２ｃに接続されている。第２端子部７１ｃは、負極入力端子Ｅ２である。
【００３２】
ここで、半導体装置１０に対する参考例の半導体装置について、図６を用いて説明する。図６は、参考例の半導体装置の側断面図である。なお、図６の半導体装置１００は、図１の半導体装置１０と同じ構成については同じ符号を付してそれらの説明については省略する。このような半導体装置１００に含まれる配線ユニット７０ｂは、第１，第２リードフレーム７１，７２が配線保持部９０により包含されている。配線保持部９０は、単に、第１，第２リードフレーム７１，７２の第１，第２配線部７１ａ，７２ａの中間で第１，第２リードフレーム７１，７２を一体化しているに過ぎない。このため、半導体装置１００では、配線ユニット７０ｂの第１，第２リードフレーム７１，７２間の絶縁性を維持するために、少なくとも第１，第２配線部７１ａ，７２ａの全てを封止部材８０により封止する必要がある。したがって、ケース部６０ａはその高さが少なくとも第１，第２配線部７１ａ，７２ａの高さに対応し、半導体装置１０のケース部６０よりも高くなる。また、このようなケース部６０ａに対して封止部材８０が第１，第２配線部７１ａ，７２ａ全体を封止するように十分に充填されている。また、仮に、封止部材８０が第１，第２配線部７１ａ，７２ａを十分に封止しない場合、第１，第２リードフレーム７１，７２の第１配線部７１ａ及び第２配線部７２ａとの間の大気や封止部材８０の沿面を伝わって電流が流れてしまい、短絡が生じてしまう。
【００３３】
一方、半導体装置１０は、半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂとセラミック回路基板２０ａ，２０ｂと配線ユニット７０とを備えている。配線ユニット７０は、導電パターン２３ｂ３に電気的に接続され、セラミック回路基板２０ｂの主面に平行に配線される第１配線部７１ａを備える第１リードフレーム７１と、導電パターン２３ａ３に電気的に接続され、第１配線部７１ａのおもて面に対して間隙を設けて重畳して第１配線部７１ａの配線方向に沿って配線される第２配線部７２ａを備える第２リードフレーム７２と、第１，第２リードフレーム７１，７２を包含する配線保持部７３とを有する。配線保持部７３は、第１配線部７１ａ及び第２配線部７２ａが重畳する重畳領域７５の当該間隙を充填する配線間隙部分７３ａと第２配線部７２ａのおもて面のうち重畳領域７５及び側面を覆う配線表面部分７３ｂとを含んでいる。
【００３４】
これにより、第１，第２リードフレーム７１，７２の間の絶縁性が維持される。これに伴って、封止部材８０により配線ユニット７０全体を封止する必要がなく、セラミック回路基板２０ａ，２０ｂ並びにボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６等が封止される。したがって、半導体装置１０は、半導体装置１００に比べて、封止部材８０の量を減らすことができる。このため、半導体装置１０の軽量化を図ることができる。また、封止部材８０の量を減らすことで、封止部材８０の熱による膨張、収縮による影響を抑制することができる。このため、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６に対する封止部材８０の膨張、収縮に伴う応力が抑制されて、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６の剥離等が抑制されて、耐久性が向上する。さらに、封止部材８０の量を減らすことができるため、ケース部６０の高さを半導体装置１００よりも低くすることができる。
【００３５】
このため、ケース部６０は放熱板３０の反りに追随しやすくなり、ケース部６０の割れに対する耐量が向上する。この結果、半導体装置１０の信頼性の低下を抑制することができる。
【００３６】
実際に半導体装置１０に対して通電させると以下のようになる。半導体装置１０では、トランジスタＴ１がオンの時に、正極入力端子Ｃ１からトランジスタＴ１を介して、出力端子Ｃ２Ｅ１に電流が流れる。つまり、第１リードフレーム７１において、第１端子部７１ｃから第１配線部７１ａ、さらに、第１接合部７１ｂに向かって電流が流れる。また、トランジスタＴ２がオンの時には、出力端子Ｃ２Ｅ１からトランジスタＴ２を介して、負極入力端子Ｅ２に電流が流れる。つまり、第２リードフレーム７２において、第２接合部７２ｂから第２配線部７２ａ、さらに、第２端子部７２ｃに向かって電流が流れる。したがって、第１配線部７１ａでは、図１において紙面の左から右に電流が流れ、第２配線部７２ａでは、図１において紙面の右から左に電流が流れる。
【００３７】
このように半導体装置１０では、第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとが重畳する重畳領域７５で、逆向きの電流が流れる。そして、重畳領域７５において、第１配線部７１ａと第２配線部７２ａとの間隙に配線間隙部分７３ａが配置されている。
【００３８】
このため、半導体装置１０は、第１配線部７１ａと第２配線部７２ａとの絶縁性を確保しつつ、近接配置することができる。そのため、インダクタンスを減少することができ、損失を減らすことができる。
【００３９】
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態とは異なる配線ユニットについて図７及び図８を用いて説明する。図７は、第２の実施の形態の半導体装置の側断面図である。図８は、第２の実施の形態の半導体装置に含まれる配線ユニットを説明するための図である。また、第２の実施の形態の半導体装置１０ａは、半導体装置１０と同じ構成には同じ符号を付してそれらの説明については省略する。なお、図７は、図１の側断面図に対応する。また、図８は、配線ユニット７０ａの側面図である。
【００４０】
半導体装置１０ａもまた、図７に示されるように、セラミック回路基板２０ａ，２０ｂと、セラミック回路基板２０ａ，２０ｂがおもて面に設けられた放熱板３０と、セラミック回路基板２０ａ，２０ｂに設けられた配線ユニット７０ａとを有している。さらに、半導体装置１０ａは、放熱板３０の周縁部に設けられて、セラミック回路基板２０ａ，２０ｂを取り囲み、放熱板３０上に設けられたケース部６０と、ケース部６０の開口上部に設けられた蓋部６１と、ケース部６０に充填された封止部材８０とを有している。なお、蓋部６１の裏面（セラミック回路基板２０ａ，２０ｂと対向する面）には突起部６１ｃが形成されている。
【００４１】
配線ユニット７０ａは、図７及び図８に示されるように、配線保持部７３が第１の実施の形態で説明した端子間隙部分７３ｃと配線裏面部分７３ｄと接合間隙部分７３ｅとをさらに備えている。さらに、端子間隙部分７３ｃのおもて面７３ｃ１に凹部７３ｆが形成されている。配線ユニット７０ａをセラミック回路基板２０ａ，２０ｂに配置して、蓋部６１により蓋をした際に、この凹部７３ｆに蓋部６１に形成された突起部６１ｃが入り込むようになっている。したがって、突起部６１ｃは、凹部７３ｆ内に入り込める形状及びサイズである。このような配線ユニット７０ａにおいて、第２リードフレーム７２は、第２接合部７２ｂの上側、第２配線部７２ａと第２端子部７２ｃの下側が、配線保持部７３で覆われる。さらに、第２接合部７２ｂの配線保持部７３の接合間隙部分７３ｅの底面７３ｅ１の上側まで、封止部材８０が充填されている。なお、半導体装置１０ａでも、配線保持部７３（配線裏面部分７３ｄがない場合には、第１配線部７１ａ）が封止部材８０に対して間隙を構成する。なお、図７及び図８の場合では、接合間隙部分７３ｅの第２接合部７２ｂを覆う部分の下部は封止部材８０に封止されている。接合間隙部分７３ｅの第２配線部７２ａを覆う部分は封止部材８０に対して間隙（第２界面間隙）を構成する。また、このような半導体装置１０ａもまた、第１の実施の形態の半導体装置１０と同様の回路構成を含んでいる。
【００４２】
例えば、第１の実施の形態において、配線ユニット７０の第１端子部７１ｃ及び第２端子部７２ｃの間隔が十分に小さい場合には、第１端子部７１ｃ及び第２端子部７２ｃ間のおもて面７３ｃ１に沿って電流が通電してしまうおそれがある。または、配線ユニット７０の第１端子部７１ｃ及び第２端子部７２ｃの間隔が十分広くても、第１，第２リードフレーム７１，７２を導通させる電流及び電圧が十分大きい場合にも、同様のことが生じてしまうおそれがある。
【００４３】
そこで、配線ユニット７０ａでは、第１端子部７１ｃ及び第２端子部７２ｃの間隙に充填された端子間隙部分７３ｃのおもて面７３ｃ１に凹部７３ｆを設けている。このような配線ユニット７０ａをセラミック回路基板２０ａ，２０ｂに取り付けて、蓋部６１が取り付けられると、凹部７３ｆに突起部６１ｃが入り込む。これにより、第１端子部７１ｃと第２端子部７２ｃとの間の沿面距離を稼ぐことができ、第１端子部７１ｃ及び第２端子部７２ｃの間隔が小さい場合、第１，第２リードフレーム７１，７２を導通させる電流及び電圧が十分大きい場合でも、第１，第２リードフレーム７１，７２の絶縁性を維持することができる。また、配線ユニット７０ａの配線裏面部分７３ｄ及び接合間隙部分７３ｅにより、第１，第２リードフレーム７１，７２を導通させる電流及び電圧が十分大きい場合でも、第１，第２リードフレーム７１，７２の絶縁性を維持することができる。また、第２リードフレーム７２は、第２接合部７２ｂの上側、第２配線部７２ａと第２端子部７２ｃの下側が、配線保持部７３で覆われている。その上で、第２接合部７２ｂの配線保持部７３の接合間隙部分７３ｅの底面７３ｅ１の上側まで、封止部材８０を充填されている。これにより、第１，第２リードフレーム７１，７２を導通させる電流及び電圧が十分大きい場合でも、第１，第２リードフレーム７１，７２の絶縁性を維持することができる。
【００４４】
したがって、半導体装置１０ａは、半導体装置１０よりもより大きな電流及び電圧を適用しても確実に絶縁性を保つことができる。そして、半導体装置１０ａも、半導体装置１００に比べて、封止部材８０の量を減らすことができる。このため、半導体装置１０ａの軽量化を図ることができる。また、封止部材８０の量を減らすことで、封止部材８０の熱による膨張、収縮による影響を抑制することができる。このため、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６に対する封止部材８０の膨張、収縮に伴う応力が抑制されて、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６の剥離等が抑制されて、耐久性が向上する。さらに、封止部材８０の量を減らすことができるため、ケース部６０の高さを半導体装置１０ａよりも低くすることができる。このため、放熱板３０の反りに追随しやすくなり、ケース部６０の割れに対する耐量が向上する。この結果、半導体装置１０ａの信頼性の低下を抑制することができる。
【００４５】
なお、半導体装置１０ａでも、半導体装置１０と同様の回路構成を含んでいるために、第１配線部７１ａでは、図７において紙面の左から右に電流が流れ、第２配線部７２ａでは、図７において紙面の右から左に電流が流れる。このように半導体装置１０ａでも、第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとが重畳する重畳領域７５で、逆向きの電流が流れる。そして、重畳領域７５において、第１配線部７１ａと第２配線部７２ａとの間隙に配線間隙部分７３ａが配置されている。このため、半導体装置１０ａは、第１配線部７１ａと第２配線部７２ａとを絶縁を確保しつつ、近接配置することができる。そのため、インダクタンスを減少することができ、損失を減らすことができる。
【００４６】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
【符号の説明】
【００４７】
１０，１０ａ  半導体装置
２０ａ，２０ｂ  セラミック回路基板
２１ａ，２１ｂ  絶縁板
２２ａ，２２ｂ  金属板
２３ａ１〜２３ａ３，２３ｂ１〜２３ｂ４  導電パターン
３０  放熱板
４１ａ〜４４ａ，４１ｂ〜４４ｂ  半導体素子
４１ａ１，４２ａ１，４１ｂ１，４２ｂ１  制御電極
５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６  ボンディングワイヤ
６０  ケース部
６１  蓋部
６１ａ  天板
６１ｂ  側面
６１ｃ  突起部
７０，７０ａ  配線ユニット
７１  第１リードフレーム
７１ａ  第１配線部
７１ｂ  第１接合部
７１ｃ  第１端子部
７２  第２リードフレーム
７２ａ  第２配線部
７２ｂ  第２接合部
７２ｃ  第２端子部
７３  配線保持部
７３ａ  配線間隙部分
７３ｂ  配線表面部分
７３ｃ  端子間隙部分
７３ｃ１  おもて面
７３ｄ  配線裏面部分
７３ｅ  接合間隙部分
７３ｅ１  底面
７３ｆ  凹部
７４  第３リードフレーム
７４ａ  第３配線部
７４ｂ  第３接合部
７４ｃ  第３端子部
７５  重畳領域
８０  封止部材
【図１】
2021029150.tif 000003
【図２】
2021029150.tif 000004
【図３】
2021029150.tif 000005
【図４】
2021029150.tif 000006
【図５】
2021029150.tif 000007
【図６】
2021029150.tif 000008
【図７】
2021029150.tif 000009
【図８】
2021029150.tif 000010
【手続補正書】
【提出日】令和2年11月26日(2020.11.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子と、
絶縁板と前記絶縁板上に設けられた第１導電板及び第２導電板とを含み、前記半導体素子が配置される基板と、
前記第１導電板に電気的に接続され、前記基板の主面に平行に配線される第１配線部を備える第１リードフレームと、前記第２導電板に電気的に接続され、前記第１配線部のおもて面に対して間隙を設けて重畳して前記第１配線部の配線方向に沿って配線される第２配線部を備える第２リードフレームと、前記第１リードフレーム及び前記第２リードフレームを包含する配線保持部とを有する配線ユニットと、
を備え、
前記配線保持部は、前記第１配線部及び前記第２配線部が重畳する重畳領域の前記間隙を充填する配線間隙部分と前記第２配線部のおもて面のうち前記重畳領域及び側面を覆う配線表面部分とを含んでいる、
半導体装置。
【請求項２】
前記基板を包囲するケースと、
前記ケース内で前記第１配線部の裏面の直下まで充填されて、前記基板と前記半導体素子を封止する封止部材と、
を有する請求項１に記載の半導体装置。
【請求項３】
前記第１配線部の裏面と前記封止部材のおもて面との間に間隙である第１界面間隙が構成されている、
請求項２に記載の半導体装置。
【請求項４】
前記第１リードフレームは、前記第１導電板に電気的に接合され、前記第１配線部の一端に接続された第１接合部と前記第１配線部の他端に接続され、前記基板に対して反対側に延伸する第１端子部とを備える、
請求項２または３に記載の半導体装置。
【請求項５】
前記第２リードフレームは、前記第２導電板に電気的に接合され、前記第２配線部の一端に接続された第２接合部と前記第２配線部の他端に接続され、前記基板に対して反対側に延伸する第２端子部とを備える、
請求項４に記載の半導体装置。
【請求項６】
前記ケース上に設けられ、前記第１端子部及び前記第２端子部が表出される蓋部をさらに備える、
請求項５に記載の半導体装置。
【請求項７】
前記蓋部と前記ケースとの境界は、前記封止部材の上面より上方であって、前記第１配線部よりも下方である、
請求項６に記載の半導体装置。
【請求項８】
前記配線保持部は、
前記第１端子部及び前記第２端子部の前記蓋部の下部の間隙を充填し、前記配線間隙部分に連続する端子間隙部分をさらに含む、
請求項６または７に記載の半導体装置。
【請求項９】
前記配線保持部は、
前記第１配線部の裏面及び側面と前記第１端子部の外面とを覆う配線裏面部分をさらに含む、
請求項４乃至８のいずれかに記載の半導体装置。
【請求項１０】
前記配線裏面部分の裏面と前記封止部材のおもて面との間に間隙である第２界面間隙が構成されている、
請求項９に記載の半導体装置。
【請求項１１】
前記配線保持部は、
前記第２配線部の前記第１配線部に重畳していない部分と前記第２接合部とを包含し、前記配線間隙部分に連続する接合間隙部分をさらに含む、
請求項７乃至１０のいずれかに記載の半導体装置。
【請求項１２】
前記端子間隙部分のおもて面に凹部が形成され、
前記蓋部の裏面に前記凹部に入り込む突起部が形成されている、
請求項８に記載の半導体装置。
【手続補正書】
【提出日】令和3年8月18日(2021.8.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一観点によれば、半導体素子と、絶縁板と前記絶縁板上に設けられた第１導電板及び第２導電板とを含み、前記半導体素子が配置される基板と、前記第１導電板に電気的に接続され、前記基板の主面に平行に配線される第１配線部を備える第１リードフレームと、前記第２導電板に電気的に接続され、前記第１配線部のおもて面に対して間隙を設けて重畳して前記第１配線部の配線方向に沿って配線される第２配線部を備える第２リードフレームと、前記第１リードフレーム及び前記第２リードフレームを包含する配線保持部とを有する配線ユニットと、を備え、前記配線保持部は、前記第１配線部及び前記第２配線部が重畳する重畳領域の前記間隙を充填する配線間隙部分と前記第２配線部のおもて面のうち前記重畳領域及び側面を覆う配線おもて面部分とを含んでいる、半導体装置が提供される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
配線ユニット７０は、図１に示されるように、セラミック回路基板２０ｂに設けられた半導体素子４１ｂ〜４４ｂの上方に配置されている。また、配線ユニット７０は、封止部材８０との間に間隙（第２界面間隙）を空けて配置されている。このような配線ユニット７０は、図３に示されるように、第１，第２リードフレーム７１，７２と第１，第２リードフレーム７１，７２を包含して保持する配線保持部７３とを有している。なお、図３では、配線ユニット７０の配置位置を破線で示している。第１リードフレーム７１は、第１配線部７１ａと第１接合部７１ｂと第１端子部７１ｃとを有している。第１配線部７１ａは、セラミック回路基板２０ｂのおもて面に平行に配線されている。第１接合部７１ｂは、第１配線部７１ａの一端部の側部に一体的に接続されて、半導体装置１０の下方に延伸して導電パターン２３ｂ３にはんだを介して接合される。第１接合部７１ｂは、第１配線部７１ａの一端部の側部からセラミック回路基板２０ｂのおもて面に向かって第１配線部７１ａと垂直に延伸されていてよい。さらに導電パターン２３ｂ３との接合箇所において第１配線部７１ａと平行に延伸する部分を有していてもよい。第１端子部７１ｃは、第１配線部７１ａの他端部に一体的に接続されて半導体装置１０の上方に延伸して蓋部６１から露出されている。第１端子部７１ｃは、第１配線部７１ａの他端部の側部から第１接合部７１ｂと反対方向に第１配線部７１ａと垂直に延伸されていてよい。さらに蓋部６１から延出した部分においては蓋部６１のおもて面に沿って第１配線部７１ａと平行に延伸する部分を有していてもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
配線保持部７３は、図３に示されるように、少なくとも、配線間隙部分７３ａ及び配線おもて面部分７３ｂを備えて、これらにより第１，第２リードフレーム７１，７２を包含している。さらに、配線保持部７３は、端子間隙部分７３ｃと配線裏面部分７３ｄと接合間隙部分７３ｅとを有してもよい。なお、本実施の形態の図３には、これらの部分を含む場合を図示している。この場合、配線ユニット７０が半導体素子４１ｂ〜４４ｂの上方に配置されて、配線裏面部７３ｄ及び接合間隙部分７３ｅは封止部材８０に対して間隙（第２界面間隙）を構成する。配線間隙部分７３ａは、少なくとも、第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとが重畳する重畳領域７５の間隙に設けられている。なお、図３では、配線間隙部分７３ａが当該重畳領域７５を含む範囲に及んでいる場合を示している。また、端子間隙部分７３ｃは、配線間隙部分７３ａから連続して、第１端子部７１ｃと第２端子部７２ｃとの間隙の下部に設けてもよい。この場合、第１端子部７１ｃ及び第２端子部７２ｃが端子間隙部分７３ｃのおもて面７３ｃ１から突出している。また、配線おもて面部分７３ｂは、少なくとも、第１配線部７１ａと重畳する重畳領域７５の第２リードフレーム７２の第２配線部７２ａの外面（おもて面）及び側面に設けられている。なお、図３では、配線おもて面部分７３ｂが当該重畳領域７５を含む範囲に及んでいる場合を示している。また、配線おもて面部分７３ｂは、第２端子部７２ｃの下部の外面、及び第２配線部７２ａにおいて第１配線部７１ａと重畳する重畳領域７５から（図３中左側に）延伸した部分の外面にも設けてもよい。そのため、第２配線部７２ａは、第１配線部７１ａとの重畳領域７５において、配線間隙部分７３ａと配線おもて面部分７３ｂとで全周が覆われている（図４（Ｃ））。なお、第１，第２リードフレーム７１，７２は、隙間側を内面、当該内面の反対側の面及び側面を外面としている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、配線保持部７３が、配線間隙部分７３ａ及び配線おもて面部分７３ｂのみを備えている場合には、配線ユニット７０の裏面に対応する第１リードフレーム７１の外面が露出される。この場合には、第１リードフレーム７１の露出する第１配線部７１ａの裏面が封止部材８０に対して間隙（第１界面間隙）を構成する。さらに、この場合には、第２リードフレーム７２の第１リードフレーム７１との重畳領域７５ではない内面も露出される。配線保持部７３の配線間隙部分７３ａにより第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとの間隙の絶縁性を維持することができる。また、配線保持部７３の配線おもて面部分７３ｂにより第１リードフレーム７１の第１配線部７１ａの外面と第２リードフレーム７２の第２配線部７２ａの外面との絶縁性を維持することができる。なお、配線ユニット７０では、導通させる電流及び電圧の大きさに対して第１端子部７１ｃ及び第２端子部７２ｃがおもて面７３ｃ１に沿って短絡しないように第１端子部７１ｃ及び第２端子部７２ｃの距離を空けている。このように配線保持部７３に第１，第２リードフレーム７１，７２が一体成形された配線ユニット７０はセラミック回路基板２０ａ，２０ｂに配置される（例えば、図３には配線ユニット７０の配置位置が破線で示されている）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
このような構成を有する配線保持部７３は、例えば、熱可塑性樹脂により構成されている。このような樹脂として、例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂がある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
ケース部６０は、枠状であって、放熱板３０の外周上面に配置されて、上方を開放した箱形状をなす。蓋部６１は、天板６１ａがあればよい。蓋部６１は、さらに、側面６１ｂを有し、下方を開放した箱形状をなしてもよい。放熱板３０、ケース部６０の上に蓋部６１を配置することで、６方向を囲われた箱状をなす。ケース部６０と蓋部６１との境界は、封止部材８０より上側にあり、第１配線部７１ａより下側にあってよい。ケース部６０及び蓋部６１は、熱可塑性樹脂により構成されている。このような樹脂として、例えば、ＰＰＳ樹脂、ＰＢＴ樹脂、ＰＢＳ樹脂、ＰＡ樹脂、または、ＡＢＳ樹脂がある。また、蓋部６１のおもて面には第１〜第３リードフレーム７１，７２，７４の第１〜第３端子部７１ｃ，７２ｃ，７４ｃが露出されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
このような構成を有する半導体装置１０（図２並びに図３）は、図５に示される回路構成を実現することができる。このような回路構成は、上下アームで構成されるインバータ回路である。半導体装置１０では、半導体素子４１ｂ，４２ｂにより構成されるトランジスタＴ１のコレクタ電極と半導体素子４３ｂ，４４ｂにより構成されるダイオードＤ１のカソード電極とは、導電パターン２３ｂ３を介して第１リードフレーム７１に接続され、第１端子部７１ｃに接続されている。第１端子部７１ｃは、正極入力端子Ｃ１である。半導体素子４１ｂ，４２ｂの制御電極４１ｂ１，４２ｂ１は、トランジスタＴ１のゲート電極Ｇ１であり、ボンディングワイヤ５１ｂ，５２ｂ及び導電パターン２３ｂ４を経由して図示を省略する端子に接続されている。トランジスタＴ１のエミッタ電極とダイオードＤ１のアノード電極とはボンディングワイヤ５３ｂ，５４ｂを介して電気的に接続されている。トランジスタＴ１のエミッタ電極は、さらに、ボンディングワイヤ５３ｂ，５４ｂ、導電パターン２３ｂ２，２３ｂ１、ボンディングワイヤ５５，５６及び導電パターン２３ａ２を介して第３リードフレーム７４に接続され、第３端子部７４ｃに接続されている。第３端子部７４ｃは、出力端子Ｃ２Ｅ１である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
また、半導体素子４１ａ，４２ａにより構成されるトランジスタＴ２のコレクタ電極と半導体素子４３ａ，４４ａにより構成されるダイオードＤ２のカソード電極とは、導電パターン２３ａ２を介して第３リードフレーム７４に接続され、第３端子部７４ｃに接続されている。第３端子部７４ｃは、前記の通り出力端子Ｃ２Ｅ１である。半導体素子４１ａ，４２ａの制御電極４１ａ１，４２ａ１は、トランジスタＴ２のゲート電極Ｇ２であり、ボンディングワイヤ５１ａ，５２ａ及び導電パターン２３ａ１を経由して図示を省略する端子に接続されている。トランジスタＴ２のエミッタ電極とダイオードＤ２のアノード電極とはボンディングワイヤ５３ａ，５４ａを介して電気的に接続されている。トランジスタＴ２のエミッタ電極は、さらに、ボンディングワイヤ５３ａ，５４ａ及び導電パターン２３ａ３を介して第２リードフレーム７２に接続され、第２端子部７２ｃに接続されている。第２端子部７２ｃは、負極入力端子Ｅ２である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
一方、半導体装置１０は、半導体素子４１ａ〜４４ａ，４１ｂ〜４４ｂとセラミック回路基板２０ａ，２０ｂと配線ユニット７０とを備えている。配線ユニット７０は、導電パターン２３ｂ３に電気的に接続され、セラミック回路基板２０ｂの主面に平行に配線される第１配線部７１ａを備える第１リードフレーム７１と、導電パターン２３ａ３に電気的に接続され、第１配線部７１ａのおもて面に対して間隙を設けて重畳して第１配線部７１ａの配線方向に沿って配線される第２配線部７２ａを備える第２リードフレーム７２と、第１，第２リードフレーム７１，７２を包含する配線保持部７３とを有する。配線保持部７３は、第１配線部７１ａ及び第２配線部７２ａが重畳する重畳領域７５の当該間隙を充填する配線間隙部分７３ａと第２配線部７２ａのおもて面のうち重畳領域７５及び側面を覆う配線おもて面部分７３ｂとを含んでいる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
実際に半導体装置１０に対して通電させると以下のようになる。半導体装置１０では、トランジスタＴ１がオンの時に、正極入力端子Ｃ１からトランジスタＴ１を介して、出力端子Ｃ２Ｅ１に電流が流れる。つまり、第１リードフレーム７１において、第１端子部７１ｃから第１配線部７１ａ、さらに、第１接合部７１ｂに向かって電流が流れる。また、トランジスタＴ２がオンの時には、出力端子Ｃ２Ｅ１からトランジスタＴ２を介して、負極入力端子Ｅ２に電流が流れる。つまり、第２リードフレーム７２において、第２接合部７２ｂから第２配線部７２ａ、さらに、第２端子部７２ｃに向かって電流が流れる。したがって、第１配線部７１ａでは、図１において紙面の右から左に電流が流れ、第２配線部７２ａでは、図１において紙面の左から右に電流が流れる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
したがって、半導体装置１０ａは、半導体装置１０よりもより大きな電流及び電圧を適用しても確実に絶縁性を保つことができる。そして、半導体装置１０ａも、半導体装置１００に比べて、封止部材８０の量を減らすことができる。このため、半導体装置１０ａの軽量化を図ることができる。また、封止部材８０の量を減らすことで、封止部材８０の熱による膨張、収縮による影響を抑制することができる。このため、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６に対する封止部材８０の膨張、収縮に伴う応力が抑制されて、ボンディングワイヤ５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６の剥離等が抑制されて、耐久性が向上する。さらに、封止部材８０の量を減らすことができるため、ケース部６０の高さを半導体装置１００よりも低くすることができる。このため、放熱板３０の反りに追随しやすくなり、ケース部６０の割れに対する耐量が向上する。この結果、半導体装置１０ａの信頼性の低下を抑制することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
なお、半導体装置１０ａでも、半導体装置１０と同様の回路構成を含んでいるために、第１配線部７１ａでは、図７において紙面の右から左に電流が流れ、第２配線部７２ａでは、図７において紙面の左から右に電流が流れる。このように半導体装置１０ａでも、第１リードフレーム７１の第１配線部７１ａと第２リードフレーム７２の第２配線部７２ａとが重畳する重畳領域７５で、逆向きの電流が流れる。そして、重畳領域７５において、第１配線部７１ａと第２配線部７２ａとの間隙に配線間隙部分７３ａが配置されている。このため、半導体装置１０ａは、第１配線部７１ａと第２配線部７２ａとを絶縁を確保しつつ、近接配置することができる。そのため、インダクタンスを減少することができ、損失を減らすことができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
１０，１０ａ  半導体装置
２０ａ，２０ｂ  セラミック回路基板
２１ａ，２１ｂ  絶縁板
２２ａ，２２ｂ  金属板
２３ａ１〜２３ａ３，２３ｂ１〜２３ｂ４  導電パターン
３０  放熱板
４１ａ〜４４ａ，４１ｂ〜４４ｂ  半導体素子
４１ａ１，４２ａ１，４１ｂ１，４２ｂ１  制御電極
５１ａ〜５４ａ，５１ｂ〜５４ｂ，５５，５６  ボンディングワイヤ
６０  ケース部
６１  蓋部
６１ａ  天板
６１ｂ  側面
６１ｃ  突起部
７０，７０ａ  配線ユニット
７１  第１リードフレーム
７１ａ  第１配線部
７１ｂ  第１接合部
７１ｃ  第１端子部
７２  第２リードフレーム
７２ａ  第２配線部
７２ｂ  第２接合部
７２ｃ  第２端子部
７３  配線保持部
７３ａ  配線間隙部分
７３ｂ  配線おもて面部分
７３ｃ  端子間隙部分
７３ｃ１  おもて面
７３ｄ  配線裏面部分
７３ｅ  接合間隙部分
７３ｅ１  底面
７３ｆ  凹部
７４  第３リードフレーム
７４ａ  第３配線部
７４ｂ  第３接合部
７４ｃ  第３端子部
７５  重畳領域
８０  封止部材
【手続補正１４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
半導体素子と、
絶縁板と前記絶縁板上に設けられた第１導電板及び第２導電板とを含み、前記半導体素子が配置される基板と、
前記第１導電板に電気的に接続され、前記基板の主面に平行に配線される第１配線部を備える第１リードフレームと、前記第２導電板に電気的に接続され、前記第１配線部のおもて面に対して間隙を設けて重畳して前記第１配線部の配線方向に沿って配線される第２配線部を備える第２リードフレームと、前記第１リードフレーム及び前記第２リードフレームを包含する配線保持部とを有する配線ユニットと、
を備え、
前記配線保持部は、前記第１配線部及び前記第２配線部が重畳する重畳領域の前記間隙を充填する配線間隙部分と前記第２配線部のおもて面のうち前記重畳領域及び側面を覆う配線おもて面部分とを含んでいる、
半導体装置。
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2021029150.tif 000011
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2021029150.tif 000012
【国際調査報告】
2021029150.tif 000013
2021029150.tif 000014
2021029150.tif 000015
2021029150.tif 000016