【手続補正書】
【提出日】平成21年2月16日(2009.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソース領域と、
ドレイン領域と、
前記ソース領域から前記ドレイン領域まで延びる半導体フィンと、
前記ソース領域と前記ドレイン領域の間にあって前記半導体フィンに隣接したゲート導体と、
を含み、
前記ソース領域と前記ゲート導体の間の前記半導体フィンの第１の抵抗が、前記ゲート導体と前記ドレイン領域の間の前記半導体フィンの第２の抵抗よりも小さく、
前記ソース領域と前記ゲート導体の間の第１の静電容量が、前記ゲート導体と前記ドレイン領域の間の第２の静電容量よりも大きい、
フィン型電界効果トランジスタ。
【請求項２】
前記ゲート導体が、前記ドレイン領域よりも前記ソース領域の方に近い、請求項１に記載のトランジスタ。
【請求項３】
前記ゲート導体が、前記ソース領域および前記ドレイン領域から等距離にある、請求項１に記載のトランジスタ。
【請求項４】
前記半導体フィンがさらに、
前記ゲート導体と前記ソース領域の間の第１の部分と、
前記ゲート導体と前記ドレイン領域の間の第２の部分と
を含み、
前記第１の部分および前記第２の部分がそれぞれ、
前記ゲート導体に隣接した内側セクションと、
前記内側セクションに隣接した外側セクションと
を含み、
前記内側セクションが、前記外側セクションよりも幅が狭く、前記第２の部分の前記内側セクションが、前記第１の部分の前記内側セクションよりも長い、
請求項３に記載のトランジスタ。
【請求項５】
前記第２の部分の前記内側セクションの長さが、前記第１の部分の前記内側セクションの長さの少なくとも３倍ある、請求項４に記載のトランジスタ。
【請求項６】
ソース領域と、
ドレイン領域と、
前記ソース領域から前記ドレイン領域まで延びる半導体フィンと、
前記ソース領域と前記ドレイン領域の間にあって前記半導体フィンに隣接したゲート導体と、
を含み、
前記半導体フィンが、
前記ソース領域と前記ゲート導体の間の第１の部分と、
前記ゲート導体と前記ドレイン領域の間の第２の部分と
を含み、
前記第１の部分および前記第２の部分がそれぞれ、前記ゲート導体に隣接した、同じ幅および同じ長さを有する内側セクションを含み、
前記同じ長さが、前記同じ幅の３倍よりも大きく、前記トランジスタが所定の最大電圧で動作できるような抵抗を前記内側セクションに提供する、
フィン型電界効果トランジスタ。
【請求項７】
前記内側セクションがそれぞれ、隣接するシリサイド層を持たない対応する上面を有する、請求項６に記載のトランジスタ。
【請求項８】
前記ソース領域、前記ドレイン領域および前記半導体フィン内にドーパントをさらに含み、前記ソース領域および前記ドレイン領域内の前記ドーパントの濃度が、前記半導体フィン内の前記ドーパントの濃度よりも高い、請求項６に記載のトランジスタ。
【請求項９】
前記第１の部分および前記第２の部分がそれぞれ、前記内側セクションに隣接した外側セクションをさらに含み、前記外側のセクションが前記内側セクションよりも幅が広い、請求項６に記載のトランジスタ。
【請求項１０】
前記ソース領域と前記ドレイン領域の間に複数の前記半導体フィンをさらに含み、それぞれの前記半導体フィン内の前記抵抗が、熱暴走および破壊から前記構造を守る、請求項６に記載のトランジスタ。
【請求項１１】
フィン型電界効果トランジスタを製造する方法であって、
ソース領域およびドレイン領域を形成すること、
前記ソース領域から前記ドレイン領域まで延びる半導体フィンを形成すること、ならびに
前記ソース領域と前記ドレイン領域の間にあって前記半導体フィンに隣接したゲート導体を形成すること、
を含み、
前記ソース領域と前記ゲート導体の間の前記半導体フィンの第１の部分の第１の抵抗が、前記ゲート導体と前記ドレイン領域の間の前記半導体フィンの第２の部分の第２の抵抗よりも小さくなり、
前記ソース領域と前記ゲート導体の間の第１の静電容量が、前記ゲート導体と前記ドレイン領域の間の第２の静電容量よりも大きくなるように、前記半導体フィンおよび前記ゲート導体が形成される、
前記方法。
【請求項１２】
前記ゲート導体が前記ドレイン領域よりも前記ソース領域の方に近くなるように、前記ゲート導体が前記半導体フィンに隣接して形成される、請求項１１に記載の方法。
【請求項１３】
前記ゲート導体が、前記半導体フィンに隣接して、前記ソース領域および前記ドレイン領域から等距離に形成され、さらに、前記第１の抵抗および前記第２の抵抗を変化させるために前記第１の部分および前記第２の部分の寸法を調整することを含む、請求項１１に記載の方法。
【請求項１４】
前記寸法の前記調整が、
前記ゲート導体に隣接した第１の内側セクションと、前記第１の内側セクションと前記ソース領域の間の第１の外側セクションとを有するように前記第１の部分を形成することと、
前記ゲート導体に隣接した第２の内側セクションと、前記第２の内側セクションと前記ドレイン領域の間の第２の外側セクションとを有するように前記第２の部分を形成することと、
を含み、
前記第２の内側セクションが、前記第１の内側セクションよりも長く形成され、
前記第１の内側セクションおよび前記第２の内側セクションが第１の幅を有するように形成され、前記第１の外側セクションおよび前記第２の外側セクションが第２の幅を有するように形成され、
前記第２の幅が前記第１の幅よりも大きい、
請求項１３に記載の方法。
【請求項１５】
前記第１の部分を形成するプロセスおよび前記第２の部分を形成するプロセスが、
前記半導体フィンの上に、前記ゲート導体に隣接させて、第１のスペーサおよび第２のスペーサを、前記第１のスペーサおよび前記第２のスペーサが前記第１の幅の３倍よりも大きい厚さを有し、前記第１のスペーサと前記ソース領域の間に第１の露出セクションが残り、前記第２のスペーサと前記ドレイン領域の間に第２の露出セクションが残るように形成することと、
前記第１のスペーサの前記厚さを低減させることと、
前記第１の露出セクションおよび前記第２の露出セクション上に追加の半導体材料を形成することと、
を含む、請求項１４に記載の方法。
【請求項１６】
前記第１のスペーサの前記厚さの前記低減が、
前記第２のスペーサにマスクをし、前記第１のスペーサを等方的にエッチングすること、または
９０度未満の角度から、前記第１のスペーサに向かって、不活性種を、前記第１のスペーサが、前記第２のスペーサよりも高い濃度の前記不活性種を受け取るように注入し、前記より高い濃度の前記不活性種のために前記第１のスペーサがより速い速度でエッチングされるエッチング・プロセスを実行すること、
を含む、請求項１５に記載の方法。
【請求項１７】
フィン型電界効果トランジスタを製造する方法であって、
ソースおよびドレイン領域を形成することと、
前記ソースおよびドレイン領域間に延びる半導体フィンを形成することと、
前記ソースおよびドレイン領域間にあって前記半導体フィンに隣接したゲート導体を形成することと、
前記トランジスタが所定の最大電圧で動作できるように抵抗を最適化するため、前記ゲート導体と前記ソースおよびドレイン領域の間の前記半導体フィンの寸法を調整することと、
を含む前記方法。
【請求項１８】
前記寸法の前記調整が、前記ゲート導体に隣接した前記半導体フィンの内側セクションよりも幅の広い、前記ソースおよびドレイン領域に隣接した前記半導体フィンの外側セクションを形成することを含む、請求項１７に記載の方法。
【請求項１９】
前記寸法の前記調整がさらに、前記内側セクションの長さが、前記内側セクションの幅の３倍よりも大きくなるように前記内側セクションを形成することを含む、請求項１８に記載の方法。
【請求項２０】
前記半導体フィン上に、前記ゲート導体に隣接させて、スペーサを、前記スペーサの厚さが前記半導体フィンの幅の３倍よりも大きくなり、前記スペーサと前記ソースおよびドレイン領域の間に露出セクションが残るように形成し、
前記露出セクション上に追加の半導体材料を形成する、
ことによって、前記外側セクションが前記内側セクションよりも幅広く形成される、請求項１９に記載の方法。