(57)【要約】形状不良の起こりにくいトランジスタを提供する。電気特性の良好なトランジスタを提供する。電気特性の良好な半導体装置を提供する。トランジスタを有し、トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第１の絶縁層は、半導体層上に位置し、金属酸化物層は、第１の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第１の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第１の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントにおけるエッチング速度が、導電層のエッチング速度より遅い半導体装置とする。
2020012276.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを有し、
前記トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、
前記第１の絶縁層は、前記半導体層上に位置し、
前記金属酸化物層は、前記第１の絶縁層上に位置し、
前記機能層は、前記金属酸化物層上に位置し、
前記導電層は、前記機能層上に位置し、
前記半導体層、前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、互いに重なる領域を有し、
前記トランジスタのチャネル長方向において、前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層の端部は、前記半導体層の端部よりも内側に位置し、
前記機能層は、一のエッチャントにおけるエッチング速度が前記導電層のエッチング速度より遅い半導体装置。
【請求項２】
トランジスタを有し、
前記トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、
前記第１の絶縁層は、前記半導体層上に位置し、
前記金属酸化物層は、前記第１の絶縁層上に位置し、
前記機能層は、前記金属酸化物層上に位置し、
前記導電層は、前記機能層上に位置し、
前記半導体層、前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、互いに重なる領域を有し、
前記トランジスタのチャネル長方向において、前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層の端部は、前記半導体層の端部よりも内側に位置し、
前記機能層は、過酸化水素を有するエッチャントにおけるエッチング速度が、前記導電層のエッチング速度より遅い半導体装置。
【請求項３】
トランジスタを有し、
前記トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、
前記第１の絶縁層は、前記半導体層上に位置し、
前記金属酸化物層は、前記第１の絶縁層上に位置し、
前記機能層は、前記金属酸化物層上に位置し、
前記導電層は、前記機能層上に位置し、
前記半導体層、前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、互いに重なる領域を有し、
前記トランジスタのチャネル長方向において、前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層の端部は、前記半導体層の端部よりも内側に位置し、
前記機能層は、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントにおけるエッチング速度が、前記導電層のエッチング速度より遅い半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の絶縁層、前記金属酸化物層、前記機能層及び前記導電層は、上面形状が概略一致する半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一において、
前記第１の絶縁層、前記金属酸化物層及び前記機能層は、上面形状が概略一致し、
前記導電層の端部は、前記第１の絶縁層の端部よりも内側に位置する半導体装置。
【請求項６】
請求項１乃至請求項３のいずれか一において、
前記第１の絶縁層及び前記金属酸化物層は、上面形状が概略一致し、
前記機能層及び前記導電層は、上面形状が概略一致し、
前記導電層の端部は、前記第１の絶縁層の端部よりも内側に位置する半導体装置。
【請求項７】
請求項１乃至請求項３のいずれか一において、
前記金属酸化物層、前記機能層及び前記導電層は、上面形状が概略一致し、
前記導電層の端部は、前記第１の絶縁層の端部よりも内側に位置する半導体装置。
【請求項８】
請求項１乃至請求項３のいずれか一において、
前記金属酸化物層及び前記機能層は、上面形状が概略一致し、
前記導電層の端部は、前記金属酸化物層の端部よりも内側に位置し、
前記金属酸化物層の端部は、前記第１の絶縁層の端部よりも内側に位置する半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
さらに、第２の絶縁層を有し、
前記半導体層は、前記第１の絶縁層と重ならない第１の領域を有し、
前記第２の絶縁層は、前記第１の領域を接し、
前記第２の絶縁層は、シリコンと、窒素と、水素と、を含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、半導体装置、または表示装置の作製方法に関する。【０００２】  なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【０００３】  トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。【０００４】  半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高性能の表示装置を実現できる。【０００５】  また、表示装置においては、画面サイズが大型化する傾向にあり、対角６０インチ以上さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度もフルハイビジョン（画素数１９２０×１０８０、または「２Ｋ」などとも言われる。）、ウルトラハイビジョン（画素数３８４０×２１６０、または「４Ｋ」などとも言われる。）、スーパーハイビジョン（画素数７６８０×４３２０、または「８Ｋ」などとも言われる。）と高精細化の傾向にある。【０００６】  画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。特許文献２では、非晶質シリコントランジスタを用いた液晶表示装置において、配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−７３９９号公報
【特許文献２】特開２００４−１６３９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】  本発明の一態様は、形状不良の起こりにくいトランジスタを提供することを課題の一とする。または、本発明の一態様は、電気特性の良好なトランジスタを提供することを課題の一とする。または、本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、本発明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。【０００９】  なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
【課題を解決するための手段】
【００１０】  本発明の一態様は、トランジスタを有し、トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第１の絶縁層は、半導体層上に位置し、金属酸化物層は、第１の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第１の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第１の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、一のエッチャントにおけるエッチング速度が導電層のエッチング速度より遅い半導体装置である。【００１１】  また、本発明の一態様は、トランジスタを有し、トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第１の絶縁層は、半導体層上に位置し、金属酸化物層は、第１の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第１の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第１の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、過酸化水素を有するエッチャントにおけるエッチング速度が、導電層のエッチング速度より遅い半導体装置である。【００１２】  また、本発明の一態様は、トランジスタを有し、トランジスタは、半導体層と、第１の絶縁層と、金属酸化物層と、機能層と、導電層と、を有し、第１の絶縁層は、半導体層上に位置し、金属酸化物層は、第１の絶縁層上に位置し、機能層は、金属酸化物層上に位置し、導電層は、機能層上に位置し、半導体層、第１の絶縁層、金属酸化物層、機能層及び導電層は、互いに重なる領域を有し、トランジスタのチャネル長方向において、第１の絶縁層、金属酸化物層、機能層及び導電層の端部は、半導体層の端部よりも内側に位置し、機能層は、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントにおけるエッチング速度が、導電層のエッチング速度より遅い半導体装置である。【００１３】  また、前述の半導体装置において、第１の絶縁層、金属酸化物層、機能層及び導電層は、上面形状が概略一致すると好ましい。【００１４】  また、前述の半導体装置において、第１の絶縁層、金属酸化物層及び機能層は、上面形状が概略一致し、導電層の端部は、第１の絶縁層の端部よりも内側に位置すると好ましい。【００１５】  また、前述の半導体装置において、第１の絶縁層及び金属酸化物層は、上面形状が概略一致し、機能層及び導電層は、上面形状が概略一致し、導電層の端部は、第１の絶縁層の端部よりも内側に位置すると好ましい。【００１６】  また、前述の半導体装置において、金属酸化物層、機能層及び導電層は、上面形状が概略一致し、導電層の端部は、第１の絶縁層の端部よりも内側に位置すると好ましい。【００１７】  また、前述の半導体装置において、金属酸化物層及び機能層は、上面形状が概略一致し、導電層の端部は、金属酸化物層の端部よりも内側に位置し、金属酸化物層の端部は、第１の絶縁層の端部よりも内側に位置すると好ましい。【００１８��  また、前述の半導体装置において、さらに、第２の絶縁層を有し、半導体層は、第１の絶縁層と重ならない第１の領域を有し、第２の絶縁層は、第１の領域を接し、第２の絶縁層は、シリコンと、窒素と、水素と、を含むと好ましい。
【発明の効果】
【００１９】  本発明の一態様によれば、形状不良の起こりにくいトランジスタを提供できる。または、電気特性の良好なトランジスタを提供できる。または、電気特性の良好な半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、信頼性の高い表示装置を提供できる。【００２０】  なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
【図面の簡単な説明】
【００２１】
【図１】図１（Ａ）は半導体装置の構成例を示す上面図である。図１（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図２】図２（Ａ）は半導体装置の構成例を示す上面図である。図２（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図３】図３（Ａ）は半導体装置の構成例を示す上面図である。図３（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図４】図４（Ａ）は半導体装置の構成例を示す上面図である。図４（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図５】図５（Ａ）は半導体装置の構成例を示す上面図である。図５（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図６】図６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）は半導体装置の構成例を示す断面図である。
【図７】図７（Ａ）は半導体装置の構成例を示す上面図である。図７（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図８】図８（Ａ）、（Ｂ）、（Ｃ）は半導体装置の構成例を示す断面図である。
【図９】図９（Ａ）、（Ｂ）、（Ｃ）は半導体装置の作製方法を説明する図である。
【図１０】図１０（Ａ）、（Ｂ）は半導体装置の作製方法を説明する図である。
【図１１】図１１（Ａ）、（Ｂ）は半導体装置の作製方法を説明する図である。
【図１２】図１２（Ａ）、（Ｂ）は半導体装置の作製方法を説明する図である。
【図１３】図１３（Ａ）、（Ｂ）は半導体装置の作製方法を説明する図である。
【図１４】図１４（Ａ）、（Ｂ）は半導体装置の作製方法を説明する図である。
【図１５】図１５（Ａ）、（Ｂ）、（Ｃ）は表示装置の上面図である。
【図１６】図１６は表示装置の断面図である。
【図１７】図１７は表示装置の断面図である。
【図１８】図１８は表示装置の断面図である。
【図１９】図１９は表示装置の断面図である。
【図２０】図２０（Ａ）は表示装置のブロック図である。図２０（Ｂ）、（Ｃ）は表示装置の回路図である。
【図２１】図２１（Ａ）、（Ｃ）、（Ｄ）は表示装置の回路図である。図２１（Ｂ）は表示装置のタイミングチャートである。
【図２２】図２２（Ａ）、（Ｂ）は表示モジュールの構成例である。
【図２３】図２３（Ａ）、（Ｂ）は電子機器の構成例である。
【図２４】図２４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は電子機器の構成例である。
【図２５】図２５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）は電子機器の構成例である。
【図２６】図２６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は電子機器の構成例である。
【図２７】図２７（Ａ）、（Ｂ）は断面ＳＴＥＭ像である。
【図２８】図２８はトランジスタのＩｄ−Ｖｇ特性を示す図である。
【図２９】図２９（Ａ）、（Ｂ）は断面ＳＴＥＭ像である。
【図３０】図３０はトランジスタのＩｄ−Ｖｇ特性を示す図である。
【図３１】図３１（Ａ）、（Ｂ）は試料の断面構造を示す図である。
【図３２】図３２（Ａ）、（Ｂ）はＴＤＳ分析結果を示す図である。
【図３３】図３３（Ａ）、（Ｂ）は水素濃度を示す図である。
【図３４】図３４（Ａ）は水素濃度を示す図である。図３４（Ｂ）は水素濃度及びキャリア密度を示す図である。
【図３５】図３５はトランジスタのＩｄ−Ｖｇ特性を示す図である。
【図３６】図３６はトランジスタのＩｄ−Ｖｇ特性を示す図である。
【図３７】図３７（Ａ）、（Ｂ）は信頼性試験でのしきい値電圧の変動量を示す図である。
【発明を実施するための形態】
【００２２】  以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２３】  また、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００２４】  また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【００２５】  また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成要素を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２６】  また、本明細書等において、トランジスタが有するソースとドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００２７】  なお、本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域間を最短距離で結ぶ直線に平行な方向のうちの１つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの１つに相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は１つに定まらない場合がある。
【００２８】  また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２９】  また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
【００３０】  また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
【００３１】  本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
【００３２】  また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
【００３３】  なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
【００３４】  タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
【００３５】  また、本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
【００３６】（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、表示装置、およびその作製方法について説明する。
【００３７】  本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層（第１の絶縁層ともいう）と、ゲート絶縁層上の機能層と、機能層上にゲート電極として機能する導電層（第１の導電層ともいう）と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成されることが好ましい。
【００３８】  導電層には、低抵抗な材料を用いることが好ましい。導電層に低抵抗な材料を用いることにより寄生抵抗を低減し、高いオン電流を有するトランジスタとすることができ、オン電流が高い半導体装置とすることができる。また、大型の表示装置、高精細の表示装置において配線抵抗を低減することにより信号遅延を抑制し、高速駆動が可能となる。導電層として、銅、銀、金、またはアルミニウム等を用いることができる。特に銅は量産性に優れるため好ましい。
【００３９】  導電層の被形成層の端部が導電層の端部よりも内側に位置する形状、いわゆるアンダーカットが生じると、後に形成される層の被覆性が低下し、該層に段切れや鬆発生といった不具合が生じてしまう。アンダーカット等の形状不良は、トランジスタの電気特性がばらつくなどの不具合が生じる恐れがある。
【００４０】  本発明の一態様では、導電層の被形成層として機能層を設け、導電層の加工に用いるエッチャントにおけるエッチング速度が導電層と同程度、または導電層より遅い構成とする。このような構成することによりアンダーカットの発生を抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
【００４１】  また、機能層には、導電層に対して密着性が高いことが材料を用いると好ましい。機能層と導電層の密着性が高いことにより、機能層及び導電層を形成する際にエッチャントが機能層と導電層の間に侵入し、空隙が生じるのを抑制できる。
【００４２】  以下では、より具体的な例について、図面を参照して説明する。
【００４３】＜構成例１＞
図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、トランジスタ１００の構成要素の一部（保護層等）を省略して図示している。また、一点鎖線Ａ１−Ａ２方向はチャネル長方向、一点鎖線Ｂ１−Ｂ２方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示するものとする。
【００４４】  トランジスタ１００は、基板１０２上に設けられ、絶縁層１０３、半導体層１０８、絶縁層１１０、金属酸化物層１１４、機能層１１３、導電層１１２、絶縁層１１６、絶縁層１１８等を有する。島状の半導体層１０８は、絶縁層１０３上に設けられる。絶縁層１１０は、絶縁層１０３の上面の一部、及び半導体層１０８の上面の一部を覆って設けられる。金属酸化物層１１４、機能層１１３及び導電層１１２は、絶縁層１１０上にこの順に積層して設けられ、半導体層１０８と重畳する部分を有する。
【００４５】  絶縁層１１０、金属酸化物層１１４、機能層１１３及び導電層１１２は、上面形状が互いに概略一致するように加工されている。
【００４６】  なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層の端部が下層の端部より内側に位置することや、上層の端部が下層の端部より外側に位置することもあり、この場合も「上面形状が概略一致」という。
【００４７】  絶縁層１１６は、導電層１１２の上面及び側面、機能層１１３の側面、金属酸化物層１１４の側面、絶縁層１１０の側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。絶縁層１１８は、絶縁層１１６を覆って設けられる。絶縁層１１６及び絶縁層１１８は、保護層として機能し、外部からの不純物元素の拡散を抑制できる。
【００４８】  機能層１１３及び導電層１１２の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
【００４９】  また、図１（Ａ）及び図１（Ｂ）に示すように、トランジスタ１００は、絶縁層１１８上に導電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０ｂはソース電極またはドレイン電極として機能する。導電層１２０ａ及び導電層１２０ｂは、それぞれ絶縁層１１８及び絶縁層１１６に設けられた開口部１４１ａまたは開口部１４１ｂを介して、後述する領域１０８Ｎに電気的に接続される。
【００５０】  半導体層１０８は、金属酸化物を含むことが好ましい。
【００５１】  例えば半導体層１０８は、インジウムと、元素Ｍ（元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有すると好ましい。特に元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
【００５２】  特に、半導体層１０８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
【００５３】  半導体層１０８は、組成の異なる層、または結晶性の異なる層、または不純物濃度の異なる層を積層した積層構造としてもよい。
【００５４】  導電層１１２として、銅、銀、金、またはアルミニウムから選ばれる一以上を用いることができる。特に、銅は低抵抗であることに加え、量産性に優れるため好ましい。
【００５５】  絶縁層１１０と機能層１１３との間に位置する金属酸化物層１１４は、絶縁層１１０に含まれる酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層１１４は、導電層１１２に含まれる水素や水が絶縁層１１０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素及び水素を透過しにくい材料を用いることができる。
【００５６】  金属酸化物層１１４により、導電層１１２にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁層１１０を介して半導体層１０８へ水素が拡散することを防ぐことができる。その結果、半導体層１０８のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
【００５７】  金属酸化物層１１４として、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
【００５８】  金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
【００５９】  金属酸化物層１１４として、例えば、酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
【００６０】  また、金属酸化物層１１４として、半導体層１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層１０８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層１１４として、半導体層１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
【００６１】  または、半導体層１０８と金属酸化物層１１４の両方に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層１０８よりもガリウムの組成（含有割合）が高い材料を用いると、酸素に対するブロッキング性をより高めることができるため好ましい。このとき、半導体層１０８には、金属酸化物層１１４よりもインジウムの組成が高い材料を用いることで、トランジスタ１００の電界効果移動度を高めることができる。
【００６２】  また、金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層１１０や半導体層１０８中に好適に酸素を添加できる。
【００６３】  金属酸化物層１１４と導電層１１２との間に位置する機能層１１３は、耐酸化性を有する導電性材料を用いることが好ましい。耐酸化性を有する材料を用いることにより、機能層１１３の抵抗が高くなることを抑制できる。
【００６４】  また、金属酸化物層１１４及び機能層１１３は、導電層１１２の加工に用いるエッチャントにおけるエッチング速度が導電層１１２と同程度、または導電層１１２より遅いことが好ましい。
【００６５】  金属酸化物層１１４及び機能層１１３のエッチング速度が導電層１１２より速い場合、金属酸化物層１１４及び機能層１１３の端部が導電層１１２の端部よりも内側に位置するアンダーカットが生じやすい。アンダーカットが生じると、後に形成される絶縁層１１６及び絶縁層１１８の被覆性が低下し、絶縁層１１６及び絶縁層１１８に段切れや低密度な領域（鬆ともいう）といった不具合が生じてしまう。
【００６６】  本発明の一態様では、金属酸化物層１１４及び機能層１１３のエッチング速度が導電層１１２と同程度、または導電層１１２より遅い構成とすることにより、アンダーカットの発生を抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
【００６７】  また、導電層１１２の加工に用いるエッチャントを用いて、同一の工程で機能層１１３、金属酸化物層１１４及び導電層１１２を形成できる。さらに、金属酸化物層１１４、機能層１１３及び導電層１１２の上面形状が互いに概略一致させることができる。
【００６８】  絶縁層１１０のエッチング速度は、金属酸化物層１１４、機能層１１３及び導電層１１２より遅いことが好ましい。絶縁層１１０のエッチング速度が、金属酸化物層１１４、機能層１１３及び導電層１１２より遅い構成とすることにより、金属酸化物層１１４、機能層１１３及び導電層１１２の形成の際に、絶縁層１１０がエッチングされる量を少なくすることができる。
【００６９】  また、機能層１１３は、金属酸化物層１１４及び導電層１１２に対して密着性が高いことが好ましい。例えば、金属酸化物層１１４上に導電層１１２を形成する構成においてこれらの層の密着性が低い場合、金属酸化物層１１４及び導電層１１２を形成する際にエッチャントが金属酸化物層１１４と導電層１１２の間に侵入することで、金属酸化物層１１４と導電層１１２との間に空隙が生じる場合がある。本発明の一態様では、金属酸化物層１１４と導電層１１２との間に機能層１１３を設けることにより、金属酸化物層１１４、機能層１１３及び導電層１１２の密着性が高まり、これらの層の間に空隙が生じるのを抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
【００７０】  また、機能層１１３は、水素を有する不純物の放出量が少ないことが好ましい。水素を有する不純物としては、例えば、水素、水などがある。機能層１１３から水素を有する不純物が放出される場合、該水素が半導体層１０８のチャネル形成領域に達すると、チャネル形成領域が有する酸素と結合して水として脱離し、チャネル形成領域に酸素欠損（以下、ＶＯとも記す）を形成する場合がある。また、チャネル形成領域に酸素欠損（ＶＯ）及び水素が存在すると、酸素欠損（ＶＯ）に水素が入った状態（以下、ＶＯＨとも記す）が形成される場合がある。ＶＯＨはキャリア発生源となり、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。水素を有する不純物の放出量が少ない機能層１１３を用いることで、良好な電気特性及び信頼性を得ることができる。
【００７１】  また、機能層１１３は、酸素を有する不純物の放出量が少ないことが好ましい。酸素を有する不純物としては、例えば、酸素、水などがある。機能層１１３から酸素を有する不純物が放出される場合、該酸素が導電層１１２に達すると、導電層１１２の抵抗が高くなる場合がある。酸素を有する不純物の放出量が少ない機能層１１３を用いることで、導電層１１２の抵抗が高くなることを抑制できる。
【００７２】  機能層１１３として、金属酸化物を用いることができる。例えば、酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、シリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）等のインジウムを有する酸化物を用いることができる。ＩＴＳＯはシリコンを含有することにより結晶化しづらく、平坦性が高いことから、ＩＴＳＯ上に形成される膜との密着性が高くなり、特に好ましい。また、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含有した酸化亜鉛等の金属酸化物を用いることができる。
【００７３】  また、機能層１１３として、インジウムと、元素Ｍ（元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛とを有する酸化物を用いることができる。特に、元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物のうち、Ｉｎの原子数比がＧａの原子数比より大きいと導電性が高まり好ましい。特に、機能層１１３のＩｎ、元素Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすることが好ましい。または、Ｉｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍とすると好ましい。また、半導体層１０８の組成として、半導体層１０８のＩｎ、元素Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、元素Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
【００７４】  また、機能層１１３として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の金属、またはこれを主成分とする合金を用いることができる。
【００７５】  機能層１１３は、金属酸化物層１１４及び導電層１１２と異なる材料を用いることが好ましい。なお、本明細書等において、異なる材料とは構成元素が異なる材料、または構成元素が同じで、組成が異なる材料をいう。金属酸化物層１１４が導電層１１２に対して密着性が低い場合であっても、金属酸化物層１１４と導電層１１２との間に、金属酸化物層１１４と異なる材料を有する機能層１１３を設けることにより、金属酸化物層１１４及び導電層１１２に対して密着性が高めることができる。
【００７６】  機能層１１３は、前述の材料を２層以上積層する構造としてもよい。
【００７７】  半導体層１０８は、絶縁層１１０を介して導電層１１２と重なる、チャネル形成領域を有する。また、半導体層１０８は、当該チャネル形成領域を挟む一対の領域１０８Ｎを有する。領域１０８Ｎは、半導体層１０８のうち、導電層１１２及び絶縁層１１０のいずれにも重ならない領域であって、絶縁層１１６と接する領域である。
【００７８】  領域１０８Ｎは、チャネル形成領域よりも低抵抗な領域、キャリア密度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
【００７９】  領域１０８Ｎは、不純物元素（以下、第１の元素と記す）を含む領域である。第１の元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウムまたは希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、マグネシウム、またはアルミニウムを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
【００８０】  半導体層１０８のチャネル形成領域に接する絶縁層１０３と絶縁層１１０には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、トランジスタ１００の作製工程における熱処理などで、絶縁層１０３や絶縁層１１０から脱離した酸素を半導体層１０８のチャネル形成領域に供給し、半導体層１０８中の酸素欠損を低減できる。図１（Ｂ）及び図１（Ｃ）では絶縁層１１０及び絶縁層１０３を単層構造で示したが、それぞれ２層以上の積層構造としてもよい。
【００８１】  また、絶縁層１０３は窒化物膜と、窒化物膜上の酸化物膜との積層構造とすると好ましい。例えば、窒化物膜として窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることができる。絶縁層１０３の下側に窒化物膜を設けることにより、絶縁層１０３より下層からの不純物が絶縁層１０３より上層へ拡散することを抑制できる。それとともに、チャネル形成領域に接する絶縁層１０３の上側に酸化物膜を設けることにより、絶縁層１０３から脱離した酸素をチャネル形成領域に供給できる。絶縁層１０３として、例えば、窒化シリコン膜と、窒化シリコン膜上の酸化窒化シリコン膜との積層構造とすることができる。
【００８２】  なお、本明細書等において、酸化窒化物とはその組成として窒素よりも酸素の含有量が多い物質を指し、酸化窒化物は酸化物に含まれる。窒化酸化物とはその組成として酸素よりも窒素の含有量が多い物質を指し、窒化酸化物は窒化物に含まれる。
【００８３】  絶縁層１１０の端部の一部は、半導体層１０８上に位置している。絶縁層１１０は、導電層１１２と重畳し、ゲート絶縁層として機能する領域を有する。
【００８４】  ここで、領域１０８Ｎにおける不純物濃度は、絶縁層１１６に近いほど濃度が高くなるような濃度勾配を有することが好ましい。これにより、領域１０８Ｎ全体に亘って均一な濃度とした場合に比べて、領域１０８Ｎ内の第１の元素の総量を低くできるため、作製工程中の熱などの影響によりチャネル形成領域に拡散しうる不純物の量を低く保つことができる。また、領域１０８Ｎの上部ほど低抵抗となるため、導電層１２０ａ（または導電層１２０ｂ）との接触抵抗をより効果的に低減できる。
【００８５】  後述するように、領域１０８Ｎに第１の不純物元素を添加する処理は、絶縁層１１０をマスクとして行うことができる。これにより、領域１０８Ｎを自己整合的に形成できる。
【００８６】  領域１０８Ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
【００８７】  領域１０８Ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析できる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
【００８８】  また、領域１０８Ｎにおいて、第１の元素は酸化した状態で存在していることが好ましい。例えば第１の元素としてホウ素、リン、マグネシウム、アルミニウム、シリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層１０８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、第１の元素が半導体層１０８中の酸素を奪うことで、領域１０８Ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、領域１０８Ｎは極めて低抵抗な状態となる。
【００８９】  なお、後の工程で高い温度がかかる処理を行なう際、外部や領域１０８Ｎの近傍の膜から多量の酸素が領域１０８Ｎに供給されてしまうと、抵抗が上昇してしまう場合がある。そのため、高い温度のかかる処理を行なう際には、酸素に対するバリア性の高い絶縁層１１６で半導体層１０８を覆った状態で処理することが好ましい。
【００９０】  絶縁層１１６は、半導体層１０８の領域１０８Ｎに接して設けられている。
【００９１】  絶縁層１１６は、領域１０８Ｎに対する水素の供給源として機能する。例えば、絶縁層１１６は、加熱により水素を放出する膜であることが好ましい。このような絶縁層１１６を領域１０８Ｎに接して設け、絶縁層１１６の形成後に加熱処理を行なうことで、領域１０８Ｎに水素を供給して抵抗を下げることができる。
【００９２】  絶縁層１１６は、成膜の際に用いる成膜ガスに、水素元素を含むガスを用いて成膜される膜であることが好ましい。これにより、絶縁層１１６の成膜時にも、領域１０８Ｎに水素を効果的に供給できる。
【００９３】  絶縁層１１６としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁膜を用いることができる。
【００９４】  領域１０８Ｎは、上述のように第１の元素が添加されることで酸素欠損を多く含む状態である。したがって、半導体層１０８中に含まれる水素に加えて、絶縁層１１６からさらに水素を供給することで、よりキャリア密度を高めることができる。
【００９５】  絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１８としては、例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。また、絶縁層１１８を平坦化層として用いることもできる。その場合、絶縁層１１８として有機樹脂材料を用いることができる。
【００９６】  なお、ここでは保護層として絶縁層１１６と絶縁層１１８の積層構造とする場合を示したが、絶縁層１１８は不要であれば設けなくてもよい。また、絶縁層１１８を２層以上の積層構造としてもよい。
【００９７】  ここで、半導体層１０８について、及び半導体層１０８中に形成されうる酸素欠損について説明する。
【００９８】  半導体層１０８のチャネル形成領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。チャネル形成領域中にキャリア供給源が生成されると、トランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、チャネル形成領域においては、酸素欠損が少ないほど好ましい。
【００９９】  そこで、本発明の一態様においては、半導体層１０８のチャネル形成領域近傍の絶縁膜、具体的には、チャネル形成領域の上方に位置する絶縁層１１０、及び下方に位置する絶縁層１０３が、酸化物膜を含む構成である。作製工程中の熱などにより絶縁層１０３及び絶縁層１１０からチャネル形成領域へ酸素を移動させることで、チャネル形成領域中の酸素欠損を低減することが可能となる。
【０１００】  また、半導体層１０８は、元素Ｍに対するＩｎの原子数比が１より大きい領域を有すると好ましい。Ｉｎの含有率が高いほど、トランジスタの電界効果移動度を向上させることができる。
【０１０１】  ここで、Ｉｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの含有率が高い場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記Ｍで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
【０１０２】  しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８のチャネル形成領域中に極めて多くの酸素を供給できるため、Ｉｎの含有率が高い金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現できる。
【０１０３】  例えば、元素Ｍに対するＩｎの原子数比が、１．５以上、または２以上、または３以上、または３．５以上、または４以上である金属酸化物を、好適に用いることができる。
【０１０４】  特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすることが好ましい。または、Ｉｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍とすると好ましい。また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
【０１０５】  例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供できる。また、上記の電界効果移動度が高いトランジスタを、ソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供できる。
【０１０６】  なお、半導体層１０８が、元素Ｍに対するＩｎの原子数比が１より大きい領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
【０１０７】  ここで、半導体層１０８のチャネル形成領域は、不純物濃度を低く、欠陥準位密度を低く（酸素欠損を少なく）することにより、膜中のキャリア密度を低くすることができる。このような金属酸化物膜を半導体層のチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、このような金属酸化物膜を用いたトランジスタは、オフ電流が著しく小さい特性を得ることができる。
【０１０８】  半導体層１０８に結晶性の高い金属酸化物膜を用いると、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができ、信頼性の高いトランジスタを実現できる。一方、半導体層１０８に結晶性の比較的低い金属酸化物膜を用いることで、電気伝導性が向上し、電界効果移動度の高いトランジスタを実現できる。
【０１０９】  半導体層１０８としては、後述するＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）構造を有する金属酸化物膜、ｎｃ（ｎａｎｏ  ｃｒｙｓｔａｌ）構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜を用いることが好ましい。
【０１１０】  また、半導体層１０８が、２層以上の積層構造を有していてもよい。
【０１１１】  例えば、組成の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を用いた場合に、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、２以上を積層して用いることが好ましい。
【０１１２】  また、結晶性の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。その場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
【０１１３】  このとき、半導体層１０８として、ｎｃ構造を有する金属酸化物膜と、ＣＡＡＣ構造を有する金属酸化物膜の積層構造とすることができる。または、ｎｃ構造を有する金属酸化物膜と、ｎｃ構造を有する金属酸化物膜の積層構造としてもよい。なお、各々の金属酸化物膜に好適に用いることのできる金属酸化物の機能、または材料の構成については、後述するＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）の記載を援用できる。
【０１１４】  例えば、先に形成する第１の金属酸化物膜の成膜時の酸素流量比を、後に形成する第２の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第１の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第２の金属酸化物膜の成膜時に、酸素を効果的に供給できる。また、第１の金属酸化物膜は第２の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第２の金属酸化物膜を第１の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制できる。
【０１１５】  より具体的には、第１の金属酸化物膜の成膜時の酸素流量比を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％とする。また第２の金属酸化物膜の成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、第１の金属酸化物膜と第２の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮できるため好ましい。
【０１１６】  このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ１００を実現できる。
【０１１７】  以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
【０１１８】＜構成例２＞
図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）はトランジスタ１００Ａのチャネル長方向の断面図であり、図２（Ｃ）はトランジスタ１００Ａのチャネル幅方向の断面図である。
【０１１９】  トランジスタ１００Ａは、基板１０２と絶縁層１０３との間に導電層１０６を有する点で、構成例１と主に相違している。導電層１０６は半導体層１０８のチャネル形成領域と、機能層１１３及び導電層１１２と重畳する領域を有する。
【０１２０】  トランジスタ１００Ａにおいて、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、機能層１１３及び導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１０３の一部は第１のゲート絶縁層として機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
【０１２１】  半導体層１０８の、機能層１１３、導電層１１２及び導電層１０６の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層１０８の機能層１１３及び導電層１１２と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には機能層１１３及び導電層１１２と重畳せずに、導電層１０６と重畳する部分（領域１０８Ｎを含む部分）にもチャネルが形成しうる。
【０１２２】  また、図２（Ａ）及び図２（Ｃ）に示すように、導電層１０６は、金属酸化物層１１４、絶縁層１１０、及び絶縁層１０３に設けられた開口部１４２を介して、機能層１１３及び導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と、機能層１１３及び導電層１１２には、同じ電位を与えることができる。
【０１２３】  導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。また、導電層１０６にタングステンやモリブデンなどの高融点金属を含む材料を用いると、後の工程において高い温度で処理を行なうことができる。
【０１２４】  また、図２（Ａ）及び図２（Ｃ）に示すように、チャネル幅方向において、機能層１１３、導電層１１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図２（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０３を介して、機能層１１３及び導電層１１２と、導電層１０６に覆われた構成となる。
【０１２５】  このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と、機能層１１３及び導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させることができる。そのため、トランジスタ１００Ａを微細化することも可能となる。
【０１２６】  なお、機能層１１３及び導電層１１２と、導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００Ａを他方の電極で駆動する際のしきい値電圧を制御することもできる。
【０１２７】  以上が、構成例２についての説明である。
【０１２８】＜構成例３＞
図３（Ａ）は、トランジスタ１００Ｂの上面図であり、図３（Ｂ）はトランジスタ１００Ｂのチャネル長方向の断面図であり、図３（Ｃ）はトランジスタ１００Ｂのチャネル幅方向の断面図である。
【０１２９】  トランジスタ１００Ｂは、導電層１１２の端部が絶縁層１１０の端部よりも内側に位置する点で、構成例１と主に相違している。言い換えると、絶縁層１１０は、少なくとも半導体層１０８上において、導電層１１２の端部よりも外側に突出した部分を有する。また、絶縁層１１０、金属酸化物層１１４及び機能層１１３は、上面形状が互いに概略一致する。
【０１３０】  なお、図３（Ｂ）及び図３（Ｃ）に示すように、導電層１１２と重なる領域の機能層１１３の膜厚より、導電層１１２と重ならない領域の機能層１１３の膜厚が薄くなる場合がある。
【０１３１】  絶縁層１１６は、導電層１１２の上面及び側面、機能層１１３の側面、金属酸化物層１１４の側面、絶縁層１１０の側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。
【０１３２】  以上が、構成例３についての説明である。
【０１３３】＜構成例４＞
図４（Ａ）は、トランジスタ１００Ｃの上面図であり、図４（Ｂ）はトランジスタ１００Ｃのチャネル長方向の断面図であり、図４（Ｃ）はトランジスタ１００Ｃのチャネル幅方向の断面図である。
【０１３４】  トランジスタ１００Ｃは、導電層１１２及び機能層１１３の端部が絶縁層１１０の端部よりも内側に位置する点で、構成例１と主に相違している。言い換えると、絶縁層１１０は、少なくとも半導体層１０８上において、導電層１１２及び機能層１１３の端部よりも外側に突出した部分を有する。また、導電層１１２及び機能層１１３は、上面形状が互いに概略一致する。絶縁層１１０及び金属酸化物層１１４は、上面形状が互いに概略一致する。
【０１３５】  なお、図４（Ｂ）及び図４（Ｃ）に示すように、導電層１１２及び機能層１１３と重なる領域の金属酸化物層１１４の膜厚より、導電層１１２と重ならない領域の金属酸化物層１１４の膜厚が薄くなる場合がある。
【０１３６】  半導体層１０８は、チャネル形成領域を挟む一対の領域１０８Ｌと、その外側に一対の領域１０８Ｎとを有する。領域１０８Ｌは、半導体層１０８のうち、絶縁層１１０と重なり、且つ導電層１１２とは重ならない領域である。領域１０８Ｌは、オフセット領域ということができる。
【０１３７】  領域１０８Ｌは、チャネル形成領域と比較して、抵抗が同程度または低い領域、キャリア密度が同程度または高い領域、酸素欠陥密度が同程度または高い領域、不純物濃度が同程度または高い領域ともいうことができる。
【０１３８】  領域１０８Ｌは、領域１０８Ｎと比較して、抵抗が同程度または高い領域、キャリア密度が同程度または低い領域、酸素欠陥密度が同程度または低い領域、不純物濃度が同程度または低い領域ともいうことができる。
【０１３９】  なお、領域１０８Ｌ中のキャリア密度は均一でなくてもよく、領域１０８Ｎ側からチャネル形成領域にかけてキャリア密度が小さくなるような勾配を有している場合がある。例えば、領域１０８Ｌ中の水素濃度または酸素欠損の濃度のいずれか一方、または両方が、領域１０８Ｎ側からチャネル形成領域側にかけて濃度が小さくなるような勾配を有していてもよい。
【０１４０】  絶縁層１１０の端部の一部は、半導体層１０８上に位置している。絶縁層１１０は、導電層１１２と重畳し、ゲート絶縁層として機能する領域と、導電層１１２と重ならない部分（すなわち、領域１０８Ｌと重なる部分）とを有する。
【０１４１】  絶縁層１１６は、導電層１１２の上面及び側面、機能層１１３の側面、金属酸化物層１１４の側面、絶縁層１１０の側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。領域１０８Ｌは、絶縁層１１０が間に存在することで絶縁層１１６と接しないため、領域１０８Ｎよりも供給される水素は少ない。さらに、不純物濃度も領域１０８Ｎよりも小さいため、領域１０８Ｌは、領域１０８Ｎよりも高抵抗な状態とすることができる。
【０１４２】  後述するように、領域１０８Ｌを自己整合的に形成することが可能となるため、領域１０８Ｌを形成するためのフォトマスクを必要とせず、作製コストを低減できる。また、自己整合的に領域１０８Ｌを形成することにより、領域１０８Ｌと、機能層１１３及び導電層１１２の相対的な位置ずれが生じることがないため、半導体層１０８中の領域１０８Ｌの幅を概略一致させることができる。
【０１４３】  半導体層１０８中の低抵抗な領域１０８Ｎではない領域に、ゲートの電界が掛からない（またはチャネル形成領域よりも掛かりにくい）領域１０８Ｌをばらつきなく安定して形成できる。その結果、トランジスタのソース−ドレイン耐圧を向上させることができ、信頼性の高いトランジスタを実現できる。領域１０８Ｌの幅は、１０ｎｍ以上１０μｍ以下、好ましくは３０ｎｍ以上５μｍ以下、より好ましくは５０ｎｍ以上１μｍ以下とする。領域１０８Ｌのチャネル長方向の幅が長いと実効チャネル長が長くなり、トランジスタの駆動速度が遅くなる場合がある。前述の幅とすることで、駆動速度の速いトランジスタとすることができる。
【０１４４】  なお、金属酸化物層１１４に導電性材料を用いる場合は、金属酸化物層１１４と重なる領域の半導体層１０８にゲートの電界がかかるため、領域１０８Ｌは形成されない。
【０１４５】  以上が、構成例４についての説明である。
【０１４６】＜構成例５＞
図５（Ａ）は、トランジスタ１００Ｄの上面図であり、図５（Ｂ）はトランジスタ１００Ｄのチャネル長方向の断面図であり、図５（Ｃ）はトランジスタ１００Ｄのチャネル幅方向の断面図である。
【０１４７】  トランジスタ１００Ｄは、導電層１１２、機能層１１３及び金属酸化物層１１４の端部が絶縁層１１０の端部よりも内側に位置する点で、構成例１と主に相違している。言い換えると、絶縁層１１０は、少なくとも半導体層１０８上において、導電層１１２、機能層１１３及び金属酸化物層１１４の端部よりも外側に突出した部分を有する。また、導電層１１２、機能層１１３及び金属酸化物層１１４は、上面形状が互いに概略一致する。
【０１４８】  絶縁層１１６は、導電層１１２の上面及び側面、機能層１１３の側面、金属酸化物層１１４の側面、絶縁層１１０の上面及び側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。絶縁層１１８は、絶縁層１１６を覆って設けられている。図５（Ｂ）中の一点鎖線で囲った領域の拡大図を、図６（Ａ）に示す。
【０１４９】  半導体層１０８は、チャネル形成領域を挟む一対の領域１０８Ｌと、その外側に一対の領域１０８Ｎとを有する。半導体層１０８中の低抵抗な領域１０８Ｎではない領域に、ゲートの電界が掛からない（またはチャネル形成領域よりも掛かりにくい）領域１０８Ｌをばらつきなく安定して形成できる。その結果、トランジスタのソース−ドレイン耐圧を向上させることができ、信頼性の高いトランジスタを実現できる。また、チャネル形成領域と低抵抗な領域１０８Ｎの間に領域１０８Ｌを設けることにより、チャネル形成領域と領域１０８Ｎの境界での電流密度を緩和でき、チャネルとソース又はドレインの境界における発熱が抑制され、信頼性の高い半導体装置とすることができる。
【０１５０】  導電層１１２、機能層１１３及び金属酸化物層１１４を形成する際に、導電層１１２と重ならない絶縁層１１０の一部がエッチングされ、絶縁層１１０の膜厚が薄くなる場合がある。具体的には、図６（Ｂ）に示すように、導電層１１２と重なる領域の絶縁層１１０の膜厚と比較して、導電層１１２と重ならない領域の絶縁層１１０の膜厚が薄くなる場合がある。言い換えると、チャネル形成領域と重なる領域の絶縁層１１０の膜厚と比較して、チャネル形成領域と重ならない領域の絶縁層１１０の膜厚が薄くなる場合がある。
【０１５１】  図５（Ｂ）、図５（Ｃ）、図６（Ａ）及び図６（Ｂ）では絶縁層１１０を単層構造で示したが、２層以上の積層構造としてもよい。図６（Ｃ）には、絶縁層１１０が絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂとの２層構造である例を示している。なお、絶縁層１１０ａ及び絶縁層１１０ｂは同種の材料の絶縁膜を用いることができるため、絶縁層１１０ａと絶縁層１１０ｂの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層１１０ａと絶縁層１１０ｂの界面を破線で図示している。
【０１５２】  半導体層１０８のチャネル形成領域と接する絶縁層１１０ａは、チャネル形成領域との界面近傍、及び膜中の欠陥密度が低いことが好ましい。また、絶縁層１１０ａは、膜中の水素を有する不純物濃度が低いことが好ましい。また、絶縁層１１０ａ形成時の半導体層１０８へのダメージが小さいことが好ましい。絶縁層１１０ａに欠陥密度及び不純物濃度が低い膜を用い、また半導体層１０８へのダメージが小さい成膜条件を用いることにより、良好な電気特性を有するトランジスタとすることができる。
【０１５３】  例えば、絶縁層１１０としてシリコンを有する膜を用いる場合、絶縁層１１０ａは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が低い成膜条件を用いることができる。成膜ガスに対するシリコン含有ガスの比が低い成膜条件を用いることで、欠陥密度及び不純物濃度が低い絶縁層１１０ａを形成できる。また、絶縁層１１０ａ形成時の成膜パワーを低くすることにより、半導体層１０８へのダメージを小さくできる。
【０１５４】  金属酸化物層１１４と接する絶縁層１１０ｂは、導電層１１２の加工に用いるエッチャントにおけるエッチング速度が導電層１１２と同程度、または導電層１１２より遅い構成とすることが好ましい。
【０１５５】  絶縁層１１０ｂは、絶縁層１１０ａより緻密な膜であることが好ましい。緻密な絶縁層１１０ｂは、絶縁層１１０ａより成膜速度が遅い成膜条件で形成できる。また、緻密な絶縁層１１０ｂは、その表面に水が吸着することが抑制される。つまり、絶縁層１１０の上面に絶縁層１１０ｂを設けることにより、絶縁層１１０の表面に水が吸着することを抑制できる。
【０１５６】  絶縁層１１０の表面に水が吸着した場合、該吸着水が有する水素がチャネル形成領域に達すると、チャネル形成領域にキャリアが形成され、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。水が吸着しづらい絶縁層１１０ｂを絶縁層１１０の上面に設けることにより、チャネル形成領域にキャリアが形成されることを抑制でき、良好な電気特性及び信頼性を得られる。
【０１５７】  絶縁層１１０ｂの形成は、絶縁層１１０ａより成膜速度が遅い成膜条件を用いることができる。例えば、絶縁層１１０としてシリコンを有する膜を用いる場合、絶縁層１１０ｂは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が低い条件を用いることができる。さらに、絶縁層１１０ａと比較して、絶縁層１１０ｂは成膜時の成膜パワーを高くすることで水が吸着しづらい絶縁層とすることができる。
【０１５８】  絶縁層１１０ｂは、一のエッチャントにおけるエッチング速度が絶縁層１１０ａより遅いことが好ましい。なお、絶縁層１１０ａと比較して、絶縁層１１０ｂは膜密度が高くなる場合がある。絶縁層１１０ａ及び絶縁層１１０ｂの膜密度の違いは、例えば、ＴＥＭ像の濃度（輝度）で評価できる。
【０１５９】  導電層１１２、機能層１１３及び金属酸化物層１１４を形成する際に、導電層１１２と重ならない領域の絶縁層１１０ｂの膜厚が薄くなる場合がある。図６（Ｄ）に示すように、導電層１１２と重ならない領域に絶縁層１１０ｂが残存することが好ましい。導電層１１２と重ならない領域に絶縁層１１０ｂが残存する構成とすることで、絶縁層１１０に水が吸着することを抑制できる。
【０１６０】  導電層１１２と重なる領域の絶縁層１１０ｂは、導電層１１２と重ならない領域に絶縁層１１０ｂが残存する厚さで形成することが好ましい。導電層１１２と重なる領域の絶縁層１１０ｂの厚さは１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上４０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。
【０１６１】  図６（Ｅ）には、絶縁層１１０が絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ａと絶縁層１１０ｂの間の絶縁層１１０ｃとの３層構造である例を示している。なお、絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃは同種の材料の絶縁膜を用いることができるため、絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃそれぞれの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃそれぞれの界面を破線で図示している。
【０１６２】  絶縁層１１０ｃの形成は、絶縁層１１０ａ及び絶縁層１１０ｂより成膜速度が速い成膜条件を用いることができる。成膜速度が速い絶縁層１１０ｃを用いることにより、積層構造の絶縁層１１０を生産性高く形成できる。
【０１６３】  例えば、絶縁層１１０としてシリコンを有する膜を用いる場合、絶縁層１１０ａ及び絶縁層１１０ｂと比較して、絶縁層１１０ｃは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が高い条件を用いることができる。また、絶縁層１１０ｃは成膜時のパワーを高くすることで不純物の少ない絶縁層とすることができる。さらに、絶縁層１１０ｃは成膜時の圧力を高くすることで不純物の少ない絶縁層とすることができる。
【０１６４】  絶縁層１１０ｃは、一のエッチャントにおけるエッチング速度が絶縁層１１０ａ及び絶縁層１１０ｂより速いことが好ましい。なお、絶縁層１１０ａ及び絶縁層１１０ｂと比較して、絶縁層１１０ｃは膜密度が低くなる場合がある。絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃの膜密度の違いは、例えば、ＴＥＭ像の濃度（輝度）で評価できる。また、絶縁層１１０ａ及び絶縁層１１０ｂと比較して、絶縁層１１０ｃは膜中の水素濃度が高くなる場合がある。絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃの水素濃度の違いは、例えば、二次イオン質量分析法で評価できる。
【０１６５】  導電層１１２、機能層１１３及び金属酸化物層１１４を形成する際に、導電層１１２と重ならない領域の絶縁層１１０ｂの膜厚が薄くなる場合がある。図６（Ｆ）に示すように、導電層１１２と重ならない領域に絶縁層１１０ｂが残存することが好ましい。導電層１１２と重ならない領域に絶縁層１１０ｂが残存する構成とすることで、絶縁層１１０に水が吸着することを抑制できる。
【０１６６】  また、図７（Ａ）、図７（Ｂ）及び図７（Ｃ）に示すように、導電層１１２の端部が機能層１１３及び金属酸化物層１１４の端部よりも内側に位置してもよい。図７（Ａ）は、トランジスタ１００Ｅの上面図であり、図７（Ｂ）はトランジスタ１００Ｅのチャネル長方向の断面図であり、図７（Ｃ）はトランジスタ１００Ｅのチャネル幅方向の断面図である。
【０１６７】  トランジスタ１００Ｅは、導電層１１２、機能層１１３及び金属酸化物層１１４の端部が絶縁層１１０の端部よりも内側に位置する点、及び導電層１１２の端部が機能層１１３及び金属酸化物層１１４の端部よりも内側に位置する点で、構成例１と主に相違している。言い換えると、絶縁層１１０は、少なくとも半導体層１０８上において、導電層１１２、機能層１１３及び金属酸化物層１１４の端部よりも外側に突出した部分を有する。さらに、機能層１１３及び金属酸化物層１１４は、少なくとも絶縁層１１０上において、導電層１１２の端部よりも外側に突出した部分を有する。また、機能層１１３及び金属酸化物層１１４は、上面形状が互いに概略一致する。
【０１６８】  導電層１１２に、導電層１１２の加工に用いるエッチャントにおけるエッチング速度が金属酸化物層１１４及び機能層１１３より速い材料を用いることにより、導電層１１２の端部が機能層１１３及び金属酸化物層１１４の端部よりも内側に位置する構成とすることができる。
【０１６９】  絶縁層１１６は、導電層１１２の上面及び側面、機能層１１３の上面及び側面、金属酸化物層１１４の側面、絶縁層１１０の上面及び側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。絶縁層１１８は、絶縁層１１６を覆って設けられている。
【０１７０】  導電層１１２、機能層１１３及び金属酸化物層１１４を形成する際に、導電層１１２と重ならない絶縁層１１０の一部がエッチングされ、絶縁層１１０の膜厚が薄くなる場合がある。図７（Ｂ）中の一点鎖線で囲った領域の拡大図を、図８（Ａ）に示す。図８（Ａ）に示すように、導電層１１２と重なる領域の絶縁層１１０の膜厚と比較して、導電層１１２と重ならない領域の絶縁層１１０の膜厚が薄くなる場合がある。言い換えると、チャネル形成領域と重なる領域の絶縁層１１０の膜厚と比較して、チャネル形成領域と重ならない領域の絶縁層１１０の膜厚が薄くなる場合がある。
【０１７１】  図７（Ｂ）、図７（Ｃ）及び図８（Ａ）では絶縁層１１０を単層構造で示したが、２層以上の積層構造としてもよい。図８（Ｂ）には、絶縁層１１０が絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂとの２層構造である例を示している。図８（Ｃ）には、絶縁層１１０が絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ａと絶縁層１１０ｂの間の絶縁層１１０ｃとの３層構造である例を示している。
【０１７２】  導電層１１２、機能層１１３及び金属酸化物層１１４を形成する際に、導電層１１２と重ならない領域の絶縁層１１０ｂの膜厚が薄くなる場合がある。また、図８（Ｂ）及び図８（Ｃ）に示すように、導電層１１２と重ならない領域に絶縁層１１０ｂが残存することが好ましい。導電層１１２と重ならない領域に絶縁層１１０ｂが残存する構成とすることで、絶縁層１１０に水が吸着することを抑制できる。
【０１７３】  また、前述のトランジスタ１００、トランジスタ１００Ａ、トランジスタ１００Ｂ及びトランジスタ１００Ｃにおいても、絶縁層１１０を積層構造とすることが好ましい。絶縁層１１０を絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂとの２層構造とすることで、絶縁層１１０の表面に水が吸着するのを抑制でき、良好な電気特性及び信頼性を得られる。さらに、絶縁層１１０を絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ａと絶縁層１１０ｂの間の絶縁層１１０ｃとの３層構造とすることで、積層構造の絶縁層１１０を生産性高く形成できる。
【０１７４】  以上が、構成例５についての説明である。
【０１７５】＜作製方法例１＞
以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ１００Ａを例に挙げて説明する。
【０１７６】  なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成できる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法がある。
【０１７７】  また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）を用いて形成できる。
【０１７８】  また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工できる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
【０１７９】  フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
【０１８０】  フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ−ｖｉｏｌｅｔ）光やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【０１８１】  薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
【０１８２】  図９乃至図１１の各図には、トランジスタ１００Ａの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
【０１８３】〔導電層１０６の形成〕
基板１０２上に導電膜を成膜し、これをエッチングにより加工して、第１のゲート電極として機能する導電層１０６を形成する。
【０１８４】〔絶縁層１０３の形成〕
続いて、基板１０２及び導電層１０６を覆って絶縁層１０３を形成する（図９（Ａ））。絶縁層１０３は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法等を用いて形成できる。
【０１８５】  絶縁層１０３を積層構造とする場合は、絶縁層１０３となる絶縁膜をそれぞれ順に形成する。絶縁層１０３として、例えば、窒化物膜と、窒化物膜上の酸化物膜との積層構造とする場合は、窒化物膜及び酸化物膜をこの順に形成する。
【０１８６】  また、絶縁層１０３が有する窒化物膜を２層以上の積層構造としてもよい。絶縁層１０３として、例えば、第１の窒化シリコン膜と、第１の窒化シリコン膜上の第２の窒化シリコン膜と、第２の窒化シリコン膜上の第３の窒化シリコン膜と、第３の窒化シリコン膜上の酸化窒化シリコン膜との積層構造とする場合は、第１の窒化シリコン膜、第２の窒化シリコン膜、第３の窒化シリコン膜及び酸化窒化シリコン膜をこの順に形成する。
【０１８７】  絶縁層１０３を第１の窒化シリコン膜、第２の窒化シリコン膜、第３の窒化シリコン膜及び酸化窒化シリコン膜の積層構造とする場合、第１の窒化シリコン膜は不純物をブロッキングする機能を有することが好ましい。第１の窒化シリコン膜を設けることにより、絶縁層１０３より下層からの不純物が絶縁層１０３より上層へ拡散することを抑制できる。第２の窒化シリコン膜は応力が小さく、かつ絶縁耐圧が高いことが好ましい。第２の窒化シリコン膜を設けることにより、応力が小さく、かつ絶縁耐圧が高い絶縁層１０３とすることができる。第３の窒化シリコン膜は水素を有する不純物の放出が少なく、かつ水素を有する不純物をブロッキングする機能を有することが好ましい。第３の窒化シリコン膜を設けることにより、チャネル形成領域に水素が拡散することを抑制できる。酸化窒化シリコン膜は欠陥密度が低く、かつ水素を有する不純物の放出が少ないことが好ましい。
【０１８８】  例えば、絶縁層１０３の形成はシラン、窒素及びアンモニアの混合ガスを用いたプラズマＣＶＤ法により、不純物をブロッキングする機能を有する第１の窒化シリコン膜を形成する。次に、第１の窒化シリコン膜よりアンモニア流量が多い混合ガスを用い、応力が小さく、かつ絶縁耐圧が高い第２の窒化シリコン膜を成膜する。次に、第２の窒化シリコン膜よりアンモニア流量が少ない混合ガスを用い、水素を有する不純物の放出が少なく、かつ水素を有する不純物をブロッキングする機能を有する第３の窒化シリコン膜を成膜する。次に、シラン及び一酸化二窒素の混合ガスを用い、欠陥密度が低く、かつ水素を有する不純物の放出が少ない酸化窒化シリコン膜を成膜し、絶縁層１０３を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、第１の窒化シリコン膜、第２の窒化シリコン膜、第３の窒化シリコン膜及び酸化窒化シリコン膜を真空中で連続して成膜することができ、生産性高く絶縁層１０３を形成できる。
【０１８９】  または、第３の窒化シリコン膜を成膜した後に、酸素を含む雰囲気でプラズマ処理を行い第３の窒化シリコン膜表面を酸化させることで、第３の窒化シリコン膜上に酸化窒化シリコン膜を形成することが出来る。
【０１９０】  第１の窒化シリコン膜及び第３の窒化シリコン膜と比較して、第２の窒化シリコン膜は膜密度が低くなる場合がある。第１の窒化シリコン膜、第２の窒化シリコン膜及び第３の窒化シリコン膜の膜密度の違いは、例えば、ＴＥＭ像の濃度（輝度）で評価できる。また、第１の窒化シリコン膜及び第３の窒化シリコン膜と比較して、第２の窒化シリコン膜は膜中の水素濃度が高くなる場合がある。第１の窒化シリコン膜、第２の窒化シリコン膜及び第３の窒化シリコン膜の水素濃度の違いは、例えば、二次イオン質量分析法で評価できる。
【０１９１】  絶縁層１０３を形成した後に、絶縁層１０３に対して酸素を供給する処理を行なってもよい。例えば、酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法やイオン注入法などにより、絶縁層１０３に酸素を供給してもよい。なお、絶縁層１０３を形成した後に加熱処理を行わなくてもよい。
【０１９２】〔半導体層１０８の形成〕
続いて、絶縁層１０３上に金属酸化物膜を成膜し、これを加工することにより島状の半導体層１０８を形成する（図９（Ｂ））。
【０１９３】  金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
【０１９４】  また、金属酸化物膜を成膜する際に、酸素ガス、及び不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
【０１９５】  半導体層１０８を積層構造とする場合、同じスパッタリングターゲットを用いて同じ成膜室で連続して成膜することで、界面を良好なものとすることができるため好ましい。特に、各金属酸化物膜の成膜条件として、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮できるため好ましい。また、異なる組成の金属酸化物膜を積層する場合には、大気に暴露することなく、連続して成膜することが好ましい。
【０１９６】  金属酸化物膜は、ＣＡＡＣ構造を有する金属酸化物膜、ｎｃ構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜となるように、成膜条件を設定することが好ましい。なお、成膜される金属酸化物膜がＣＡＡＣ構造となる成膜条件、及びｎｃ構造となる成膜条件は、それぞれ使用するスパッタリングターゲットの組成によって異なるため、その組成に応じて、基板温度や酸素流量比の他、圧力や電力などを適宜設定すればよい。
【０１９７】  また、金属酸化物膜の成膜条件としては、基板温度を室温以上４５０℃以下、好ましくは基板温度を室温以上３００℃以下、より好ましくは室温以上２００℃以下、さらに好ましくは室温以上１４０℃以下とすればよい。例えば基板１０２に大型のガラス基板や、樹脂基板を用いた場合には、基板温度を室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または加熱しない状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。
【０１９８】  また、金属酸化物膜を成膜する前に、絶縁層１０３の表面に吸着した水や水素、有機物成分等を脱離させるための処理や、絶縁層１０３中に酸素を供給する処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。また、一酸化窒素ガスを含む雰囲気でプラズマ処理を行うと、絶縁層１０３の表面の有機物を好適に除去できる。このような処理の後、絶縁層１０３の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。
【０１９９】  金属酸化物膜の加工には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。このとき、半導体層１０８と重ならない絶縁層１０３の一部がエッチングされ、薄くなる場合がある。
【０２００】  金属酸化物膜の成膜後、または半導体層１０８に加工した後、金属酸化物膜または半導体層１０８中の水素または水を除去するために加熱処理を行ってもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とすることができる。なお、金属酸化物膜の成膜後、または半導体層１０８に加工した後に、加熱処理を行わなくてもよい。また、加熱処理は金属酸化物膜の成膜後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
【０２０１】  加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。窒素を含む雰囲気、又は酸素を含む雰囲気として、超乾燥空気（ＣＤＡ：Ｃｌｅａｎ  Ｄｒｙ  Ａｉｒ）を用いてもよい。なお、上記加熱処理の雰囲気に水素、水などが含まれないことが好ましい。露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで半導体層１０８に水素、水などが取り込まれることを可能な限り防ぐことができる。該加熱処理は、電気炉、急速加熱（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮できる。
【０２０２】  なお、半導体層１０８の形成後は速やかに絶縁膜１１０ｆを形成することが好ましい。半導体層１０８の表面が露出した状態では、半導体層１０８の表面に水が吸着する場合がある。半導体層１０８の表面に水が吸着すると、その後の加熱処理等により半導体層１０８中に水素が拡散し、ＶＯＨが形成される場合がある。ＶＯＨはキャリア発生源となりうることから、半導体層１０８の吸着水は少ないことが好ましい。
【０２０３】〔絶縁膜１１０ｆ、金属酸化物膜１１４ｆの形成〕
続いて、絶縁層１０３及び半導体層１０８を覆って、絶縁膜１１０ｆと金属酸化物膜１１４ｆを形成する。
【０２０４】  絶縁膜１１０ｆは、後に絶縁層１１０となる膜である。絶縁膜１１０ｆとしては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。また、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。
【０２０５】  絶縁層１１０を積層構造とする場合は、絶縁層１１０となる絶縁膜をそれぞれ順に形成する。例えば、図６（Ｃ）、図６（Ｄ）及び図８（Ｂ）に示したように、絶縁層１１０を絶縁層１１０ａ及び絶縁層１１０ｂの２層構造とする場合は、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｂとなる絶縁膜をこの順に形成する。
【０２０６】  例えば、絶縁層１１０の形成はシラン及び一酸化二窒素の混合ガスを用いたプラズマＣＶＤ法により、絶縁層１１０ａとなる絶縁膜を形成する。次に、絶縁層１１０ａとなる絶縁膜より圧力が低く、パワーが高い条件で絶縁層１１０ｂとなる絶縁膜を成膜し、絶縁層１１０を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｂとなる絶縁膜を真空中で連続して成膜することができ、生産性高く絶縁層１１０を形成できる。
【０２０７】  また、図６（Ｅ）、図６（Ｆ）及び図８（Ｃ）に示したように、絶縁層１１０を絶縁層１１０ａ、絶縁層１１０ｃ及び絶縁層１１０ｂの３層構造とする場合は、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｃとなる絶縁膜と、絶縁層１１０ｂとなる絶縁膜をこの順に形成する。
【０２０８】  例えば、絶縁層１１０の形成はシラン及び一酸化二窒素の混合ガスを用いたプラズマＣＶＤ法により、絶縁層１１０ａとなる絶縁膜を形成する。次に、絶縁層１１０ａとなる絶縁膜より一酸化二窒素流量に対するシラン流量比が高い混合ガスを用い、パワーが高い条件で絶縁層１１０ｃとなる絶縁膜を成膜する。次に、絶縁層１１０ｃとなる絶縁膜より一酸化二窒素流量に対するシラン流量比が低い混合ガスを用い、圧力が低い条件で絶縁層１１０ｂとなる絶縁膜を成膜し、絶縁層１１０を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｃとなる絶縁膜と、絶縁層１１０ｂとなる絶縁膜を真空中で連続して成膜することができ、生産性高く絶縁層１１０を形成できる。
【０２０９】  絶縁膜１１０ｆの形成後に、加熱処理を行うことで、絶縁膜１１０ｆ中の不純物及び絶縁膜１１０ｆ表面の吸着水を除去してもよい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、２００℃以上４００℃以下の温度で行うことができる。なお、絶縁膜１１０ｆの形成後に、加熱処理を行わなくてもよい。また、加熱処理は絶縁膜１１０ｆの形成後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
【０２１０】  金属酸化物膜１１４ｆは、後に金属酸化物層１１４となる膜である。金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜１１４ｆの成膜時に絶縁膜１１０ｆに酸素を供給できる。
【０２１１】  金属酸化物膜１１４ｆを、上記半導体層１０８の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記方法を援用できる。
【０２１２】  金属酸化物膜１１４ｆは、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、形成してもよい。金属ターゲットにアルミニウムを用いた場合には、酸化アルミニウム膜を成膜できる。
【０２１３】  金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁膜１１０ｆ中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
【０２１４】  このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１１４ｆを形成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁膜１１０ｆへ酸素を供給するとともに、絶縁膜１１０ｆから酸素が脱離することを防ぐことができる。その結果、絶縁膜１１０ｆに極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層１０８のチャネル形成領域に多くの酸素が供給され、チャネル形成領域中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
【０２１５】  また、金属酸化物膜１１４ｆの成膜条件としては、基板温度を室温以上４５０℃以下、好ましくは基板温度を室温以上３００℃以下、より好ましくは室温以上２００℃以下、さらに好ましくは室温以上１４０℃以下とすればよい。例えば基板１０２に大型のガラス基板や、樹脂基板を用いた場合には、成膜温度を室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、金属酸化物膜１１４ｆの成膜温度を高いと金属酸化物膜１１４ｆの結晶性が高くなり、エッチング速度が遅くなる場合がある。金属酸化物膜１１４ｆの成膜温度を低いと金属酸化物膜１１４ｆの結晶性が低くなり、エッチング速度が速くなる場合がある。金属酸化物膜１１４ｆを加工する際に用いるエッチャントに対して望ましいエッチング速度となるよう、金属酸化物膜１１４ｆの成膜温度を適宜選択してもよい。
【０２１６】  金属酸化物膜１１４ｆの形成後に、加熱処理を行うことで、絶縁膜１１０ｆから半導体層１０８に酸素を供給してもよい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、２００℃以上４００℃以下の温度で行うことができる。なお、金属酸化物膜１１４ｆの形成後に、加熱処理を行わなくてもよい。また、加熱処理は金属酸化物膜１１４ｆの成膜後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
【０２１７】  続いて、金属酸化物膜１１４ｆ、絶縁膜１１０ｆ、及び絶縁層１０３の一部をエッチングすることで、導電層１０６に達する開口を形成する（図９（Ｃ））。これにより、後に形成する機能層１１３及び導電層１１２と、導電層１０６とを、当該開口を介して電気的に接続できる。
【０２１８】〔機能膜１１３ｆ、導電膜１１２ｆの形成〕
続いて、金属酸化物膜１１４ｆ上に、機能層１１３となる機能膜１１３ｆ、導電層１１２となる導電膜１１２ｆを成膜する（図１０（Ａ））。機能膜１１３ｆは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。導電膜１１２ｆは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
【０２１９】〔絶縁層１１０、金属酸化物層１１４、導電層１１２の形成〕
続いて、導電膜１１２ｆ上にレジストマスク１１５を形成する。その後、レジストマスク１１５に覆われていない領域において、導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆを除去し、導電層１１２、機能層１１３及び金属酸化物層１１４を形成する（図１０（Ｂ））。
【０２２０】  導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、ウェットエッチング法を好適に用いることができる。ウェットエッチング法には、例えば、過酸化水素を有するエッチャントを用いることができる。例えば、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントを用いることができる。特に、導電層１１２に銅を有する材料を用いる場合は、リン酸、酢酸及び硝酸を有するエッチャントを好適に用いることができる。
【０２２１】  本発明の一態様では、金属酸化物層１１４及び機能層１１３のエッチング速度が導電層１１２と同程度、または導電層１１２より遅い構成であることから、同一の工程で機能層１１３、金属酸化物層１１４及び導電層１１２を形成できる。さらに、金属酸化物層１１４、機能層１１３及び導電層１１２の上面形状が互いに概略一致させることができる。また、同一の工程で形成できることにより、工程を簡略にすることができ、生産性を高められる。
【０２２２】  導電層１１２、機能層１１３及び金属酸化物層１１４の形成の際に、導電層１１２が機能層１１３及び金属酸化物層１１４より後退する場合がある。つまり、導電層１１２の端部が金属酸化物層１１４の端部よりも内側に位置する。また、導電層１１２が機能層１１３及び金属酸化物層１１４より後退するとともに、導電層１１２と重なる領域の機能層１１３の膜厚より、導電層１１２と重ならない領域の機能層１１３の膜厚が薄くなる場合がある（図３（Ａ）、図３（Ｂ）及び図３（Ｃ）参照）。
【０２２３】  また、導電層１１２、機能層１１３及び金属酸化物層１１４の形成の際に、導電層１１２及び機能層１１３が金属酸化物層１１４より後退する場合がある。つまり、導電層１１２及び機能層１１３の端部が金属酸化物層１１４の端部よりも内側に位置する。また、導電層１１２及び機能層１１３が金属酸化物層１１４より後退するとともに、導電層１１２及び機能層１１３と重なる領域の金属酸化物層１１４の膜厚より、導電層１１２と重ならない領域の金属酸化物層１１４の膜厚が薄くなる場合がある（図４（Ａ）、図４（Ｂ）及び図４（Ｃ）参照）。
【０２２４】  なお、導電層１１２、機能層１１３及び金属酸化物層１１４の形成には異なるエッチング条件または手法を用いて、少なくとも２回に分けてエッチングしてもよい。例えば、導電膜１１２ｆを先にエッチングし、続いて異なるエッチング条件でと機能膜１１３ｆ及び金属酸化物膜１１４ｆをエッチングしてもよい。
【０２２５】  続いて、レジストマスク１１５に覆われていない領域において、絶縁膜１１０ｆを除去し、絶縁層１１０を形成する（図１１（Ａ））。絶縁層１１０の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。なお、レジストマスク１１５を除去した状態で絶縁層１１０を形成してもよいが、レジストマスク１１５を残しておくことにより、導電層１１２の膜厚が薄くなるのを抑制できる。
【０２２６】  絶縁層１１０の形成後、レジストマスク１１５を除去する。
【０２２７】〔絶縁層１１６、領域１０８Ｎの形成（水素の供給処理）〕
続いて、半導体層１０８の露出した領域に、水素を供給する処理を行なう。ここでは、半導体層１０８の露出した領域に接して、水素を含む絶縁層１１６を成膜することで水素を供給する（図１１（Ｂ））。
【０２２８】  絶縁層１１６は、水素を含む成膜ガスを用いたプラズマＣＶＤ法により形成することが好ましい。例えば、シランガスとアンモニアガスとを含む成膜ガスを用いて、窒化シリコン膜を成膜する。シランガスに加えてアンモニアガスを用いることで、膜中に多くの水素を含有させることができる。また、成膜時においても、半導体層１０８の露出した部分に水素を供給することが可能となる。
【０２２９】  絶縁層１１６の成膜後に、加熱処理を行なうことで、絶縁層１１６から放出される水素の一部を、半導体層１０８の一部に供給することが好ましい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、１５０℃以上４５０℃以下、好ましくは２００℃以上４００℃以下の温度で行うことが好ましい。
【０２３０】  このように水素を供給することで、半導体層１０８中に極めて低抵抗な領域１０８Ｎを形成できる。
【０２３１】  また、加熱処理により、絶縁層１１０から半導体層１０８のチャネル形成領域に酸素を供給できる。
【０２３２】〔絶縁層１１８の形成〕
続いて、絶縁層１１６上に絶縁層１１８を形成する（図１２（Ａ））。
【０２３３】  絶縁層１１８をプラズマＣＶＤ法により形成する場合、成膜温度が高すぎると、領域１０８Ｎ等に含まれる不純物によっては、当該不純物が半導体層１０８のチャネル形成領域を含む周辺部に拡散する恐れがある。その結果、チャネル形成領域の抵抗が低下することや、領域１０８Ｎの抵抗が上昇してしまうなどの恐れがある。絶縁層１１６または絶縁層１１８の成膜温度としては、例えば１５０℃以上４００℃以下、好ましくは１８０℃以上３６０℃以下、より好ましくは２００℃以上２５０℃以下とすることが好ましい。絶縁層１１８を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与できる。
【０２３４】  また、絶縁層１１８の形成後に加熱処理を行なってもよい。
【０２３５】〔開口部１４１ａ、開口部１４１ｂの形成〕
続いて、絶縁層１１８の所望の位置にリソグラフィによりマスクを形成した後、絶縁層１１８及び絶縁層１１６の一部をエッチングすることで、領域１０８Ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する。
【０２３６】〔導電層１２０ａ、導電層１２０ｂの形成〕
続いて、開口部１４１ａ及び開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形成する（図１２（Ｂ））。
【０２３７】  以上の工程により、トランジスタ１００Ａを作製できる。
【０２３８】＜作製方法例２＞
以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ１００Ｄを例に挙げて説明する。なお、上記と重複する部分については説明を省略し、相違する部分について説明する。
【０２３９】  図１３（Ａ）及び図１３（Ｂ）には、トランジスタ１００Ｄの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
【０２４０】  導電膜１１２ｆを形成するまでは、＜作製方法例１＞に示した作製方法と同様である。よって、図９（Ａ）乃至図９（Ｃ）、及び図１０（Ａ）に係るトランジスタの作製方法を参酌できる。
【０２４１】〔絶縁層１１０、金属酸化物層１１４、導電層１１２の形成〕
続いて、導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆをエッチングし、導電層１１２、機能層１１３及び金属酸化物層１１４を形成する（図１３（Ａ））。
【０２４２】  このとき、導電層１１２、機能層１１３及び金属酸化物層１１４の端部が、レジストマスク１１５の輪郭よりも内側に位置するように加工する。導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、ウェットエッチング法を用いると好適である。エッチング時間を調整することにより、領域１０８Ｌの幅を制御できる。
【０２４３】  また、導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、異方性のエッチング法を用いて導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆをエッチングした後に、等方性のエッチング法を用いて導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆの側面をエッチングして、端面を後退させてもよい（サイドエッチングともいう）。これにより、平面視において、端部が絶縁層１１０の端部よりも内側に位置する導電層１１２、機能層１１３及び金属酸化物層１１４を形成できる。
【０２４４】  続いて、レジストマスク１１５に覆われていない領域において、絶縁膜１１０ｆを除去し、絶縁層１１０を形成する（図１３（Ｂ））。絶縁層１１０の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
【０２４５】  絶縁層１１０の形成後、レジストマスク１１５を除去する。
【０２４６】  なお、以降の工程は、上記記載を援用できる。
【０２４７】  以上の工程により、トランジスタ１００Ｄを作製できる。
【０２４８】＜作製方法例３＞
以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ１００Ｅを例に挙げて説明する。なお、上記と重複する部分については説明を省略し、相違する部分について説明する。
【０２４９】  図１４（Ａ）及び図１４（Ｂ）には、トランジスタ１００Ｅの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
【０２５０】  導電膜１１２ｆを形成するまでは、＜作製方法例１＞に示した作製方法と同様である。よって、図９（Ａ）乃至図９（Ｃ）、及び図１０（Ａ）に係るトランジスタの作製方法を参酌できる。
【０２５１】〔絶縁層１１０、金属酸化物層１１４、導電層１１２の形成〕
続いて、導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆをエッチングし、導電層１１２、機能層１１３及び金属酸化物層１１４を形成する（図１４（Ａ））。
【０２５２】  このとき、導電層１１２、機能層１１３及び金属酸化物層１１４の端部が、レジストマスク１１５の輪郭よりも内側に位置するように加工する。また、導電層１１２に機能層１１３及び金属酸化物層１１４よりもエッチング速度が遅い材料を用いることにより、導電層１１２の端部が、機能層１１３及び金属酸化物層１１４の端部よりも内側に位置する。導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、ウェットエッチング法を用いると好適である。エッチング時間を調整することにより、領域１０８Ｌの幅を制御できる。
【０２５３】  続いて、レジストマスク１１５に覆われていない領域において、絶縁膜１１０ｆを除去し、絶縁層１１０を形成する（図１４（Ｂ））。絶縁層１１０の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
【０２５４】  絶縁層１１０の形成後、レジストマスク１１５を除去する。
【０２５５】  なお、以降の工程は、上記記載を援用できる。
【０２５６】  以上の工程により、トランジスタ１００Ｅを作製できる。
【０２５７】＜半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
【０２５８】〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
【０２５９】  また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０２６０】〔絶縁層１０３〕
絶縁層１０３は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法等を適宜用いて形成できる。また、絶縁層１０３としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層で形成できる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０３において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０３には、加熱により酸素を放出する膜を用いることが好ましい。
【０２６１】  絶縁層１０３として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
【０２６２】  また、絶縁層１０３の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いた場合、半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、当該表面、または表面近傍を酸化することが好ましい。
【０２６３】〔導電膜〕
ゲート電極として機能する導電層１０６及び導電層１１２、ソース電極またはドレイン電極の一方として機能する導電層１２０ａ、ソース電極またはドレイン電極の他方として機能する導電層１２０ｂとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成できる。
【０２６４】  また、導電層１０６、導電層１１２、導電層１２０ａ、及び導電層１２０ｂには、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
【０２６５】  ここで、酸化物導電体（ＯＣ：Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
【０２６６】  また、導電層１０６等として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
【０２６７】  また、導電層１０６、導電層１１２、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅、酸素、または水素に対して、高いバリア性を有し、且つ自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
【０２６８】〔絶縁層１１０〕
トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０は、ＰＥＣＶＤ法、スパッタリング法等により形成できる。絶縁層１１０としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または３層以上の積層構造としてもよい。
【０２６９】  また、半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。例えば、酸素雰囲気下にて絶縁層１１０を形成すること、成膜後の絶縁層１１０に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層１１０上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層１１０中に酸素を供給することもできる。
【０２７０】  また、絶縁層１１０として、酸化シリコンや酸化窒化シリコンと比べて比誘電率の高い酸化ハフニウム等の材料を用いることもできる。これにより絶縁層１１０の膜厚を厚くしトンネル電流によるリーク電流を抑制できる。特に結晶性を有する酸化ハフニウムは、非晶質の酸化ハフニウムと比べて高い比誘電率を備えるため好ましい。
【０２７１】〔半導体層〕
半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットは、元素Ｍに対するＩｎの原子数比が１以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
【０２７２】  また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
【０２７３】  なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。
【０２７４】  また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減できる。
【０２７５】  また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。
【０２７６】  以下では、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。
【０２７７】  ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
【０２７８】  ＣＡＡＣ−ＯＳ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０２７９】  ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
【０２８０】  微結晶構造を有する酸化物半導体膜（微結晶酸化物半導体膜）は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【０２８１】  ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、円を描くように（リング状に）輝度の高い領域が観測され、当該領域内に複数のスポットが観測される場合がある。
【０２８２】  ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ−ＯＳ膜はＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高く、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
【０２８３】  ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の酸素流量比を小さくすることで形成できる。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の基板温度を低くすることでも形成できる。例えば、ｎｃ−ＯＳ膜は、基板温度を比較的低温（例えば１３０℃以下の温度）とした状態、または基板を加熱しない状態でも成膜できるため、大型のガラス基板や、樹脂基板などを使う場合に適しており、生産性を高めることができる。
【０２８４】  金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ  ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を加熱しない場合の温度を含む。
【０２８５】＜金属酸化物の構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０２８６】  なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０２８７】  ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与できる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２８８】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２８９】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２９０】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２９１】  すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２９２】  以上が、構成要素についての説明である。
【０２９３】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【０２９４】（実施の形態２）
本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明する。
【０２９５】＜構成例＞
図１５（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
【０２９６】  また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
【０２９７】  ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装できる。
【０２９８】  画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用できる。
【０２９９】  画素部７０２に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ  ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
【０３００】  図１５（Ｂ）に示す表示装置７００Ａは、第１の基板７０１に換えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
【０３０１】  表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図１５（Ｂ）中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
【０３０２】  樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図１５（Ｂ）中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電子機器に実装することができ、電子機器の省スペース化を図ることができる。
【０３０３】  また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
【０３０４】  図１５（Ｃ）に示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。表示装置７００Ｂは、例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
【０３０５】  表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
【０３０６】  複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
【０３０７】  一方、ゲートドライバ回路部７２２は、第１の基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
【０３０８】  このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置を実現できる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現できる。
【０３０９】＜断面構成例＞
以下では、表示素子として液晶素子を用いる構成、及びＥＬ素子を用いる構成について、図１６乃至図１９を用いて説明する。なお、図１６乃至図１８は、それぞれ図１５（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図である。また図１９は、図１５（Ｂ）に示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。図１６及び図１７は、表示素子として液晶素子を用いた構成であり、図１８及び図１９は、ＥＬ素子を用いた構成である。
【０３１０】〔表示装置の共通部分に関する説明〕
図１６乃至図１９に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。図１７では、容量素子７９０が無い場合を示している。
【０３１１】  トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用できる。
【０３１２】  本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
【０３１３】  また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成できる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減できる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供できる。
【０３１４】  図１６、図１８、及び図１９に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
【０３１５】  また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化絶縁膜７７０が設けられている。
【０３１６】  画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。
【０３１７】  信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
【０３１８】  ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
【０３１９】  第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
【０３２０】  また、第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３４と、が設けられる。
【０３２１】〔液晶素子を用いる表示装置の構成例〕
図１６に示す表示装置７００は、液晶素子７７５及びスペーサ７７８を有する。液晶素子７７５は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。また、導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、平坦化絶縁膜７７０上に形成され、画素電極として機能する。
【０３２２】  導電層７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
【０３２３】  導電層７７２に反射性の材料を用いると、表示装置７００は反射型の液晶表示装置となる。一方、導電層７７２に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
【０３２４】  図１７に示す表示装置７００は、横電界方式（例えば、ＦＦＳモード）の液晶素子７７５を用いる例を示す。導電層７７２上に絶縁層７７３を介して、共通電極として機能する導電層７７４が設けられる。導電層７７２と導電層７７４との間に生じる電界によって、液晶層７７６の配向状態を制御できる。
【０３２５】  図１７において、導電層７７４、絶縁層７７３、導電層７７２の積層構造により保持容量を構成できる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
【０３２６】  また、図１６及び図１７には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及びバックライト、サイドライトなどの光源を適宜設けることができる。
【０３２７】  液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
【０３２８】  また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
【０３２９】  また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶素子を用いることもできる。このとき、着色膜７３６を設けずに白黒表示を行う構成としてもよいし、着色膜７３６を用いてカラー表示を行う構成としてもよい。
【０３３０】  また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
【０３３１】〔発光素子を用いる表示装置〕
図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
【０３３２】  有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
【０３３３】  図１８に示す表示装置７００には、平坦化絶縁膜７７０上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は透光性の導電膜７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層７７２側及び導電膜７８８側の双方に光を射出するデュアルエミッション構造としてもよい。
【０３３４】  また、着色膜７３６は発光素子７８２と重なる位置に設けられ、遮光膜７３８は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
【０３３５】  図１９には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図１９は、図１５（Ｂ）に示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。
【０３３６】  図１９に示す表示装置７００Ａは、図１８で示した第１の基板７０１に換えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
【０３３７】  支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼りあわされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
【０３３８】  また、図１９に示す表示装置７００は、図１８で示した基板７０５に換えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼りあわされている。保護層７４０としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、偏光板、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
【０３３９】  また、発光素子７８２が有するＥＬ層７８６は、絶縁膜７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色膜７３６を用いずにカラー表示を実現できる。また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、無機絶縁膜を用いることが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とすることがより好ましい。
【０３４０】  また、図１９では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
【０３４１】〔表示装置に入力装置を設ける構成例〕
また、図１６乃至図１９に示す表示装置に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
【０３４２】  例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
【０３４３】  なお、タッチパネルの構成は、入力装置を一対の基板の間に形成する、所謂インセル型のタッチパネル、入力装置を表示装置上に形成する、所謂オンセル型のタッチパネル、または表示装置に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
【０３４４】  本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施できる。
【０３４５】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【０３４６】（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２０を用いて説明を行う。
【０３４７】  図２０（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【０３４８】  画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用できる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
【０３４９】  画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
【０３５０】  駆動回路部５０４は、走査線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【０３５１】  端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
【０３５２】  保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図２０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。
【０３５３】  また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
【０３５４】  また、図２０（Ａ）に示す複数の画素回路５０１は、例えば、図２０（Ｂ）及び図２０（Ｃ）に示す構成とすることができる。
【０３５５】  図２０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
【０３５６】  液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【０３５７】  また、図２０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
【０３５８】  なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
【０３５９】  本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施できる。
【０３６０】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【０３６１】（実施の形態４）
以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用できる。
【０３６２】＜回路構成＞
図２１（Ａ）に、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
【０３６３】  トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、ソース及びドレインの他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、ソース及びドレインの他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
【０３６４】  回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子等を適用できる。
【０３６５】  トランジスタＭ１と容量Ｃ１とを接続するノードをノードＮ１、トランジスタＭ２と回路４０１とを接続するノードをノードＮ２とする。
【０３６６】  画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持できる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持できる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
【０３６７】  ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態１で例示した、酸化物半導体が適用されたトランジスタを適用できる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持できる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
【０３６８】＜駆動方法例＞
続いて、図２１（Ｂ）を用いて、画素回路４００の動作方法の一例を説明する。図２１（Ｂ）は、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
【０３６９】  図２１（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
【０３７０】〔期間Ｔ１〕
期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
【０３７１】  ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
【０３７２】〔期間Ｔ２〕
続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
【０３７３】  ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図２１（Ｂ）では電位ｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、第２のデータ電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
【０３７４】  ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
【０３７５】  このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成できるため、画素回路４００内で階調の補正を行うことが可能となる。
【０３７６】  また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
【０３７７】＜適用例＞
〔液晶素子を用いた例〕
図２１（Ｃ）に示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
【０３７８】  液晶素子ＬＣは、一方の電極が容量Ｃ１の他方の電極、トランジスタＭ２のソース及びドレインの他方及び容量Ｃ２の一方の電極と接続され、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
【０３７９】  容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略できる。
【０３８０】  画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給できるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
【０３８１】〔発光素子を用いた例〕
図２１（Ｄ）に示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
【０３８２】  トランジスタＭ３は、ゲートが容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
【０３８３】  トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略できる。
【０３８４】  なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更できる。
【０３８５】  画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現できる。また、また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
【０３８６】  なお、図２１（Ｃ）及び図２１（Ｄ）で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
【０３８７】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【０３８８】（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製できる表示モジュールについて説明する。
【０３８９】  図２２（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
【０３９０】  例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現できる。
【０３９１】  上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更できる。
【０３９２】  表示装置６００６はタッチパネルとしての機能を有していてもよい。
【０３９３】  フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
【０３９４】  プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
【０３９５】  図２２（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
【０３９６】  表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
【０３９７】  表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
【０３９８】  発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出できる。
【０３９９】  発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得できる。
【０４００】  発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
【０４０１】  光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
【０４０２】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【０４０３】（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
【０４０４】  図２３（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
【０４０５】  電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
【０４０６】  表示部６５０２に、本発明の一態様の表示装置を適用できる。
【０４０７】  図２３（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
【０４０８】  筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
【０４０９】  保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
【０４１０】  また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
【０４１１】  表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用できる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
【０４１２】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【０４１３】（実施の形態７）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
【０４１４】  以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
【０４１５】  本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【０４１６】  電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０４１７】  本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
【０４１８】  図２４（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
【０４１９】  カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
【０４２０】  なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
【０４２１】  カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像できる。
【０４２２】  筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続できる。
【０４２３】  ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【０４２４】  筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【０４２５】  ボタン８１０３は、電源ボタン等としての機能を有する。
【０４２６】  カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用できる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
【０４２７】  図２４（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
【０４２８】  ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
【０４２９】  ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
【０４３０】  また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能や、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
【０４３１】  表示部８２０４に、本発明の一態様の表示装置を適用できる。
【０４３２】  図２４（Ｃ）、図２４（Ｄ）及び図２４（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【０４３３】  使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認できる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
【０４３４】  なお、表示部８３０２に、本発明の一態様の表示装置を適用できる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２４（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示できる。
【０４３５】  図２５（Ａ）乃至図２５（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【０４３６】  図２５（Ａ）乃至図２５（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０４３７】  図２５（Ａ）乃至図２５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０４３８】  図２５（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
【０４３９】  図２５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示できる。図２５（Ｂ）では３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールやＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
【０４４０】  図２５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
【０４４１】  図２５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチとして用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
【０４４２】  図２５（Ｅ）、図２５（Ｆ）及び図２５（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２５（Ｅ）は携帯情報端末９２０１を展開した状態、図２５（Ｇ）は折り畳んだ状態、図２５（Ｆ）は図２５（Ｅ）と図２５（Ｇ）の一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０４４３】  図２６（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【０４４４】  図２６（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
【０４４５】  なお、テレビジョン装置７１００は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
【０４４６】  図２６（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
【０４４７】  図２６（Ｃ）及び図２６（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
【０４４８】  図２６（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０４４９】  また、図２６（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
【０４５０】  表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
【０４５１】  表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
【０４５２】  また、図２６（Ｃ）及び図２６（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることや、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
【０４５３】  また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
【０４５４】  図２６（Ａ）乃至図２６（Ｄ）における表示部７５００に、本発明の一態様の表示装置を適用できる。
【０４５５】  本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用できる。
【０４５６】  本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
【実施例１】
【０４５７】  本実施例では、導電層１１２、機能層１１３、金属酸化物層１１４または絶縁層１１０に用いることができる材料の例として、銅、チタン、モリブデン、ＩＴＳＯ、金属酸化物、酸化窒化シリコンのエッチング速度を評価した。酸化窒化シリコンについては、成膜条件の異なる３種類の膜（酸化窒化シリコン１、酸化窒化シリコン２及び酸化窒化シリコン３）を評価した。【０４５８】  評価には、ガラス基板上に各種の膜を形成した試料を用いた。【０４５９】  本実施例で用いた銅膜の成膜は、Ｃｕターゲットを用いたスパッタリング法により、圧力１．０Ｐａ、電源電力１５ｋＷ（直流）の条件で行った。成膜時の基板温度は１００℃とした。成膜ガスとしてアルゴンガスを用いた。【０４６０】  本実施例で用いたチタン膜の成膜は、Ｔｉターゲットを用いたスパッタリング法により、圧力０．３Ｐａ、電源電力８ｋＷ（直流）の条件で行った。成膜時の基板温度は室温とした。成膜ガスとしてアルゴンガスを用いた。【０４６１】  本実施例で用いたモリブデン膜の成膜は、Ｍｏターゲットを用いたスパッタリング法により、圧力０．８５Ｐａ、電源電力３５ｋＷ（直流）の条件で行った。成膜時の基板温度は８０℃とした。成膜ガスとしてアルゴンガスを用いた。【０４６２】  本実施例で用いたＩＴＳＯ膜の成膜は、ＩＴＳＯターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量比］）を用いたスパッタリング法により、圧力０．１５Ｐａ、電源電力１ｋＷ（直流）の条件で行った。成膜時の基板温度は８０℃とした。成膜ガスとしてアルゴンガスを用いた。【０４６３】  本実施例で用いた金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷ（交流）の条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。なお、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の組成のターゲットを用いて形成された試料の膜組成は、概ねＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となる。【０４６４】  本実施例で用いた酸化窒化シリコン膜１の成膜は、流量２４ｓｃｃｍのシランガス、及び流量１８０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力２００Ｐａ、成膜電力１３０Ｗの条件で行った。成膜時の基板温度は３５０℃とした。なお、酸化窒化シリコン膜１は、実施の形態１に示した絶縁層１１０ａに相当する。【０４６５】  本実施例で用いた酸化窒化シリコン膜２の成膜は、流量２００ｓｃｃｍのシランガス、及び流量１００００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力３００Ｐａ、成膜電力７５０Ｗの条件で行った。成膜時の基板温度は３５０℃とした。なお、酸化窒化シリコン膜２は、実施の形態１に示した絶縁層１１０ｃに相当する。【０４６６】  本実施例で用いた酸化窒化シリコン膜３の成膜は、流量２０ｓｃｃｍのシランガス、及び流量３０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力４０Ｐａ、成膜電力５００Ｗの条件で行った。成膜時の基板温���は３５０℃とした。なお、酸化窒化シリコン膜３は、実施の形態１に示した絶縁層１１０ｂに相当する。【０４６７】  エッチャントとして薬液Ａ及び薬液Ｂの２つの薬液を、使用直前に５：１［体積比］で混合した薬液を用いた。薬液Ａは、リン酸（５ｗｅｉｇｈｔ％未満）、フッ化水素酸（１ｗｅｉｇｈｔ％未満）、硝酸（１０ｗｅｉｇｈｔ％未満）、添加剤（２２ｗｅｉｇｈｔ％未満）の水溶液を用いた。薬液Ｂは、過酸化水素（３１ｗｅｉｇｈｔ％）の水溶液を用いた。エッチング時のエッチャント温度は３０℃とした。【０４６８】  各種の膜のエッチング速度を表１に示す。なお、表１において、ＩＧＺＯ（４：２：３）と記しているのは前述の金属酸化物膜を指し、ＳｉＯＮ１と記しているのは前述の酸化窒化シリコン膜１を指し、ＳｉＯＮ２と記しているのは前述の酸化窒化シリコン膜２を指し、ＳｉＯＮ３と記しているのは前述の酸化窒化シリコン膜３を指す。【０４６９】
【表１】
2020012276.tif 000003
【０４７０】  表１に示すように、銅と比較して、チタン、モリブデン、ＩＴＳＯ、金属酸化物、酸化窒化シリコン１、酸化窒化シリコン２及び酸化窒化シリコン３のエッチング速度が遅いことを確認できた。また、絶縁層１１０ｂに用いることができる酸化窒化シリコン膜３は、絶縁層１１０ａに用いることができる酸化窒化シリコン膜１、及び絶縁層１１０ｃに用いることができる酸化窒化シリコン膜２よりもエッチング速度が遅いことを確認できた。絶縁層１１０ｃに用いることができる酸化窒化シリコン膜２は、絶縁層１１０ａに用いることができる酸化窒化シリコン膜１、及び絶縁層１１０ｂに用いることができる酸化窒化シリコン膜３よりもエッチング速度が速いことを確認できた。
【実施例２】
【０４７１】  本実施例では、図３に示すトランジスタ１００Ｂに相当する試料（ｓａｍｐｌｅ  Ａ）を作製し、断面形状を評価した。【０４７２】＜試料の作製＞
まず、ガラス基板上に厚さ１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。【０４７３】  続いて、第１のゲート絶縁層として厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ２００ｎｍの第２の窒化シリコン膜と、厚さ５０ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。【０４７４】  第１の窒化シリコン膜及び第３の窒化シリコン膜の成膜はそれぞれ、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス及び流量１００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により、圧力１００Ｐａ、成膜電力２０００Ｗの条件で行った。成膜時の基板温度は３５０℃とした。【０４７５】  第２の窒化シリコン膜の成膜は、流量２９０ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス及び流量２０００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により、圧力２００Ｐａ、成膜電力３０００Ｗの条件で行った。成膜時の基板温度は３５０℃とした。【０４７６】  第１の酸化窒化シリコン膜の成膜は、流量２０ｓｃｃｍのシランガス、及び流量３０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力４０Ｐａ、成膜電力３０００Ｗの条件で行った。成膜時の基板温度は３５０℃とした。【０４７７】  続いて、第１のゲート絶縁層上に、厚さ３０ｎｍの第１の金属酸化物膜を成膜した。第１の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。【０４７８】  続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った後、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝１：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。【０４７９】  続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。【０４８０】  続いて、第２のゲート絶縁層として厚さ５ｎｍの第２の酸化窒化シリコン膜と、厚さ１３０ｎｍの第３の酸化窒化シリコン膜と、厚さ５ｎｍの第４の酸化窒化シリコン膜をこの順に成膜した。【０４８１】  第２の酸化窒化シリコン膜の成膜（成膜条件１）は、流量２４ｓｃｃｍのシランガス、及び流量１８０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力２００Ｐａ、成膜電力１３０Ｗの条件で行った。成膜時の基板温度は３５０℃とした。なお、第２の酸化窒化シリコン膜は、実施の形態１に示した絶縁層１１０ａに相当する。【０４８２】  第３の酸化窒化シリコン膜の成膜（成膜条件２）は、流量２００ｓｃｃｍのシランガス、及び流量１００００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力３００Ｐａ、成膜電力７５０Ｗの条件で行った。成膜時の基板温度は３５０℃とした。なお、第３の酸化窒化シリコン膜は、実施の形態１に示した絶縁層１１０ｃに相当する。【０４８３】  第４の酸化窒化シリコン膜��成膜（成膜条件３）は、流量２０ｓｃｃｍのシランガス、及び流量３０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により、圧力４０Ｐａ、成膜電力５００Ｗの条件で行った。成膜時の基板温度は３５０℃とした。なお、第４の酸化窒化シリコン膜は、実施の形態１に示した絶縁層１１０ｂに相当する。【０４８４】  第２の酸化窒化シリコン膜（成膜条件１）、第３の酸化窒化シリコン膜（成膜条件２）、第４の酸化窒化シリコン膜（成膜条件３）の成膜速度及びエッチング速度を表２に示す。表２において、エッチング速度１は実施例１に示したエッチャントにおけるエッチング速度を示し、エッチング速度２は０．５ｗｅｉｇｈｔ％フッ化水素酸におけるエッチング速度を示している。【０４８５】
【表２】
2020012276.tif 000004
【０４８６】  続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。【０４８７】  続いて、第４の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は２００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。【０４８８】  続いて、第２の金属酸化物膜上に、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ１００ｎｍの銅膜をこの順に成膜した。ＩＴＳＯ膜及び銅膜は、スパッタリング法により成膜した。ＩＴＳＯ膜の成膜は、ＩＴＳＯターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量比］）を用いた。銅膜の成膜には、Ｃｕターゲットを用いた。【０４８９】  続いて、銅膜上にレジストマスクを形成し、第２の金属酸化物膜、ＩＴＳＯ膜及び銅膜を加工し、第２の金属酸化物層、ＩＴＳＯ層及び銅層を形成した。加工はウェットエッチング法を用いた。エッチャントについては、前述の実施例１の記載を参照できるため、詳細な説明は省略する。【０４９０】  続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン膜をエッチングし、第２のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。【０４９１】  続いて、トランジスタを覆う保護層として、厚さ１００ｎｍの第４の窒化シリコン膜と、厚さ３００ｎｍの第５の酸化窒化シリコン膜をこの順に成膜した。第４の窒化シリコン膜及び第５の酸化窒化シリコン膜はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０４９２】  以上の工程で、ｓａｍｐｌｅ  Ａを得た。【０４９３】＜試料の断面観察＞
次に、ｓａｍｐｌｅ  Ａを集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）により薄片化し、ｓａｍｐｌｅ  Ａの断面をＳＴＥＭで観察した。【０４９４】  ｓａｍｐｌｅ  Ａの断面のＳＴＥＭ像を、図２７（Ａ）及び図２７（Ｂ）に示す。図２７（Ａ）は、倍率１０万倍の透過電子像（ＴＥ像：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｉｍａｇｅ）である。図２７（Ｂ）は図２７（Ａ）と同じ箇所の倍率１０万倍のＺコントラスト像（ＺＣ像：Ｚ  Ｃｏｎｔｒａｓｔ  Ｉｍａｇｅ）である。Ｚコントラスト像では、原子番号が大きい物質ほど明るく見える。図２７（Ａ）及び図２７（Ｂ）に示すように、アンダーカットは発生せず、良好な形状であることを確認できた。
【実施例３】
【０４９５】  本実施例では、図３に示すトランジスタ１００Ｂに相当するトランジスタ（ｓａｍｐｌｅ  Ｂ１）を作製し、電気特性を評価した。また、トランジスタ１００Ｂで第１のゲート電極である導電層１０６を設けないトランジスタ（ｓａｍｐｌｅ  Ｂ２）も作製し、同様に電気特性を評価した。【０４９６】＜試料の作製＞
作製したトランジスタの構成は、図３で例示したトランジスタ１００Ｂを援用できる。【０４９７】  保護層である第４の窒化シリコン膜と、第５の酸化窒化シリコン膜の成膜までは、前述の実施例２の記載を援用できるため、詳細な記載は省略する。【０４９８】  続いて、トランジスタを覆う保護層の一部を開口し、厚さ１００ｎｍのモリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。【０４９９】  以上の工程によりガラス基板上に形成されたトランジスタを得た。【０５００】＜トランジスタのＩｄ−Ｖｇ特性＞
続いて、上記で作製したトランジスタのＩｄ−Ｖｇ特性を測定した。【０５０１】  トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極に印加する電圧（Ｖｂｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び５．１Ｖとした。【０５０２】  トランジスタのＩｄ−Ｖｇ特性を図２８に示す。図２８では、上段に第１のゲート電極を有するｓａｍｐｌｅ  Ｂ１、下段に第１のゲート電極を有さないｓａｍｐｌｅ  Ｂ２について示している。また、横方向にトランジスタのチャネル長が異なる条件を示しており、チャネル長が２μｍ、３μｍ、６μｍ、チャネル幅が５０μｍの３種類のトランジスタについて示している。また、図２８において、横軸にゲート電圧（Ｖｇ）を示し、左の縦軸にドレイン電流（Ｉｄ）を示し、右の縦軸にＶｄ＝５．１Ｖでの飽和移動度（μＦＥ）を示す。図２８において、横軸はリニアスケールで示しており、左端はＶｇ＝−１５Ｖであり、右端はＶｇ＝２０Ｖである。左の縦軸はログスケールで示しており、下端はＩｄ＝１×１０−１２Ａであり、上端はＩｄ＝１×１０−２Ａである。右の縦軸はリニアスケールで示しており、下端はμＦＥ＝０ｃｍ２／Ｖｓであり、上端はμＦＥ＝１００ｃｍ２／Ｖｓである。なお、それぞれの試料で２０個のトランジスタのＩｄ−Ｖｇ特性を測定した。【０５０３】  図２８に示すように、いずれの試料においても良好な電気特性を得ることができた。
【実施例４】
【０５０４】  本実施例では、図７に示すトランジスタ１００Ｅに相当する試料（ｓａｍｐｌｅ  Ｃ）を作製し、断面形状を評価した。【０５０５】＜試料の作製＞
まず、ガラス基板上に厚さ３０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜をこの順でスパッタリング法により形成し、これを加工して第１のゲート電極を得た。【０５０６】  続いて、第１のゲート絶縁層として厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ２００ｎｍの第２の窒化シリコン膜と、厚さ５０ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。第１のゲート絶縁層はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０５０７】  続いて、第１のゲート絶縁層上に、厚さ３０ｎｍの第１の金属酸化物膜を成膜した。第１の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。【０５０８】  続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った後、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝１：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。【０５０９】  続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。【０５１０】  続いて、第２のゲート絶縁層として厚さ５ｎｍの第２の酸化窒化シリコン膜と、厚さ１２５ｎｍの第３の酸化窒化シリコン膜と、厚さ１０ｎｍの第４の酸化窒化シリコン膜をこの順に成膜した。第２のゲート絶縁層はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０５１１】  第２の酸化窒化シリコン膜の成膜には実施例２に示した成膜条件１、第３の酸化窒化シリコン膜の成膜には成膜条件２、第４の酸化窒化シリコン膜の成膜には成膜条件３を用いた。【０５１２】  続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。【０５１３】  続いて、第４の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は２００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。【０５１４】  続いて、第２の金属酸化物膜上に、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ１００ｎｍの銅膜をこの順に成膜した。ＩＴＳＯ膜及び銅膜は、スパッタリング法により成膜した。ＩＴＳＯ膜の成膜は、ＩＴＳＯターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量比］）を用いた。銅膜の成膜には、Ｃｕターゲットを用いた。【０５１５】  続いて、銅膜上にレジストマスクを形成し、第２の金属酸化物膜、ＩＴＳＯ膜及び銅膜を加工し、第２の金属酸化物層、ＩＴＳＯ層及び銅層を形成した。加工はウェットエッチング法を用いた。エッチャントについては、前述の実施例１の記載を参照できるため、詳細な説明は省略する。【０５１６】  続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン��をエッチングし、第２のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。【０５１７】  続いて、トランジスタを覆う保護層として、厚さ１００ｎｍの第４の窒化シリコン膜と、厚さ３００ｎｍの第５の酸化窒化シリコン膜をこの順に成膜した。第４の窒化シリコン膜及び第５の酸化窒化シリコン膜はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０５１８】  以上の工程で、ｓａｍｐｌｅ  Ｃを得た。【０５１９】＜試料の断面観察＞
次に、ｓａｍｐｌｅ  Ｃを集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）により薄片化し、ｓａｍｐｌｅ  Ｃの断面をＳＴＥＭで観察した。【０５２０】  ｓａｍｐｌｅ  Ｃの断面のＳＴＥＭ像を、図２９（Ａ）及び図２９（Ｂ）に示す。図２９（Ａ）は、倍率１０万倍の透過電子像（ＴＥ像）である。図２９（Ｂ）は図２９（Ａ）と同じ箇所の倍率１０万倍のＺコントラスト像（ＺＣ像）である。図２９（Ａ）及び図２９（Ｂ）に示すように、アンダーカットは発生せず、良好な形状であることを確認できた。また、金属酸化物層、ＩＴＳＯ層及び銅層の端部が酸化窒化シリコン層の端部よりも内側に位置し、また銅層の端部がＩＴＳＯ層及び銅層の端部よりも内側に位置することを確認できた。また、図７（Ｂ）に示す領域１０８Ｌに相当する領域の幅が約２００ｎｍであること確認できた。
【実施例５】
【０５２１】  本実施例では、図７に示すトランジスタ１００Ｅに相当するトランジスタ（ｓａｍｐｌｅ  Ｄ）を作製し、電気特性を評価した。【０５２２】＜試料の作製＞
作製したトランジスタの構成は、図７で例示したトランジスタ１００Ｅを援用できる。【０５２３】  保護層である第４の窒化シリコン膜と、第５の酸化窒化シリコン膜の成膜までは、前述の実施例４の記載を援用できるため、詳細な記載は省略する。【０５２４】  続いて、トランジスタを覆う保護層の一部を開口し、厚さ３０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜をこの順にスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。【０５２５】  以上の工程によりガラス基板上に形成されたトランジスタを得た。【０５２６】＜トランジスタのＩｄ−Ｖｇ特性＞
続いて、上記で作製したトランジスタのＩｄ−Ｖｇ特性を測定した。【０５２７】  トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極に印加する電圧（Ｖｂｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び５．１Ｖとした。【０５２８】  トランジスタのＩｄ−Ｖｇ特性を図３０に示す。図３０では、縦方向にトランジスタのチャネル長が異なる条件を示しており、チャネル長が１．５μｍ、２μｍ、３μｍ、６μｍ、チャネル幅が５０μｍの４種類のトランジスタについて示している。図３０において、横軸はリニアスケールで示しており、左端はＶｇ＝−１５Ｖであり、右端はＶｇ＝２０Ｖである。左の縦軸はログスケールで示しており、下端はＩｄ＝１×１０−１２Ａであり、上端はＩｄ＝１×１０−２Ａである。右の縦軸はリニアスケールで示しており、下端はμＦＥ＝０ｃｍ２／Ｖｓであり、上端はμＦＥ＝１００ｃｍ２／Ｖｓである。なお、それぞれの試料で２０個のトランジスタのＩｄ−Ｖｇ特性を測定した。【０５２９】  図３０に示すように、チャネル長の短いトランジスタにおいても良好な電気特性を得ることができた。
【実施例６】
【０５３０】  本実施例では、絶縁膜、金属酸化物膜、機能膜及び導電膜の積層構造の試料（ｓａｍｐｌｅ  Ｅ１及びｓａｍｐｌｅ  Ｅ２）を作製し、絶縁膜の吸着水を評価した。ｓａｍｐｌｅ  Ｅ１の断面構造を図３１（Ａ）に、ｓａｍｐｌｅ  Ｅ２の断面構造を図３１（Ｂ）に示す。【０５３１】＜試料の作製＞
まず、ガラス基板２００上に、絶縁膜２１０として、厚さ５ｎｍの第１の酸化窒化シリコン膜２１０Ａと、厚さ１３０ｎｍの第２の酸化窒化シリコン膜２１０Ｂと、第３の酸化窒化シリコン膜２１０Ｃをこの順に成膜した。第１の酸化窒化シリコン膜２１０Ａの成膜には実施例２に示した成膜条件１、第２の酸化窒化シリコン膜２１０Ｂの成膜には成膜条件２、第３の酸化窒化シリコン膜２１０Ｃの成膜には成膜条件３を用いた。また、ｓａｍｐｌｅ  Ｅ１は第３の酸化窒化シリコン膜２１０Ｃの厚さを５ｎｍ、ｓａｍｐｌｅ  Ｅ２は第３の酸化窒化シリコン膜２１０Ｃの厚さを１０ｎｍとした。【０５３２】  続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。【０５３３】  続いて、第３の酸化窒化シリコン膜２１０Ｃ上に、厚さ２０ｎｍの金属酸化物膜２１４を成膜した。金属酸化物膜２１４の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は２００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。【０５３４】  続いて、金属酸化物膜２１４上に、厚さ１０ｎｍのＩＴＳＯ膜２１３と、厚さ１００ｎｍの銅膜２１２をこの順に成膜した。ＩＴＳＯ膜２１３及び銅膜２１２は、スパッタリング法により成膜した。ＩＴＳＯ膜２１３の成膜は、ＩＴＳＯターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量比］）を用いた。銅膜２１２の成膜には、Ｃｕターゲットを用いた。【０５３５】  続いて、金属酸化物膜２１４、ＩＴＳＯ膜２１３及び銅膜２１２をウェットエッチング法により除去した。ｓａｍｐｌｅ  Ｅ１、ｓａｍｐｌｅ  Ｅ２ともウェットエッチング時のエッチャント温度は３０℃とし、エッチング時間は６０ｓｅｃとした。エッチャントについては、前述の実施例１の記載を参照できるため、詳細な説明は省略する。【０５３６】  続いて、膜厚を測定した。膜厚の測定結果から、前述のウェットエッチング処理によりｓａｍｐｌｅ  Ｅ１は、第３の酸化窒化シリコン膜２１０Ｃ及び第２の酸化窒化シリコン膜２１０Ｂの表面側の一部も除去され、第２の酸化窒化シリコン膜２１０Ｂの表面が露出したことを確認した。同様に、ｓａｍｐｌｅ  Ｅ２は、第３の酸化窒化シリコン膜２１０Ｃの表面側の一部が除去され、第３の酸化窒化シリコン膜２１０Ｃの表面が露出したことを確認した。【０５３７】  以上の工程で、ｓａｍｐｌｅ  Ｅ１及びｓａｍｐｌｅ  Ｅ２を得た。【０５３８】＜ＴＤＳ分析＞
続いて、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて、ｓａｍｐｌｅ  Ｅ１及びｓａｍｐｌｅ  Ｅ２からの脱離ガスを評価した。ＴＤＳ測定では、基板温度が３０℃／ｍｉｎとなる昇温速度で、基板温度を約５０℃から約５５０℃まで上昇させた。【０５３９】  ｓａｍｐｌｅ  Ｅ１のＴＤＳ分析結果を図３２（Ａ）に、ｓａｍｐｌｅ  Ｅ２を図３２（Ｂ）に示す。図３２（Ａ）及び図３２（Ｂ）において、横軸は基板温度（Ｔｓｕｂ）を示し、縦軸は質量電荷比１８（Ｍ／ｚ＝１８）の検出強度（Ｉｎｔｅｎｓｉｔｙ）を示す。なお、質量電荷比１８（Ｍ／ｚ＝１８）であるガスは、主に水（Ｈ２Ｏ）分子である。【０５４０】  図３２（Ａ）に示すように、ｓａｍｐｌｅ  Ｅ１ではＴｓｕｂ＝１００℃付近に質量電荷比１８（Ｍ／ｚ＝１８）のピークが観察された。Ｔｓｕｂ＝１００℃付近に観察されたピークは、試料表面の吸着水に起因すると考えられる。第２の酸化窒化シリコン膜２１０Ｂの表面が露出したことにより、第２の酸化窒化シリコン膜２１０Ｂの表面に雰囲気の水が吸着したと考えられる。【０５４１】  一方、図３２（Ｂ）に示すように、ｓａｍｐｌｅ  Ｅ２では質量電荷比１８（Ｍ／ｚ＝１８）のピークは非常に小さかった。第３の酸化窒化シリコン膜２１０Ｃの表面が露出したものの、第３の酸化窒化シリコン膜２１０Ｃに水が吸着しづらい膜を用いたことから、雰囲気の水が吸着することが抑制されたと考えられる。
【実施例７】
【０５４２】  本実施例では、水素を含む不純物の金属酸化物に対する影響を評価した。【０５４３】  評価には、ガラス基板上に厚さ２００ｎｍの金属酸化物膜を形成した試料を用いた。金属酸化物膜として、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いた。【０５４４】  本実施例で用いた金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．４Ｐａ、電源電力０．２ｋＷ（直流）の条件で行った。成膜時の基板温度は３５０℃とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を３３％とした。なお、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の組成のターゲットを用いて形成された試料の膜組成は、概ねＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となる。なお、金属酸化物膜の成膜直前にガラス基板の加熱処理を行い、ガラス基板に吸着している水を除去した。ガラス基板の加熱処理は、真空雰囲気で３５０℃５ｍｉｎとした。【０５４５】  金属酸化物膜の成膜後に、金属酸化物膜表面をクリーンルーム雰囲気に暴露した。暴露時間は約１週間とした。【０５４６】  続いて、試料の加熱処理を行った。加熱処理は、無し、２５０℃１０ｍｉｎ、２５０℃２０ｍｉｎ、２５０℃３０ｍｉｎ、２５０℃６０ｍｉｎ、３００℃１０ｍｉｎ、３００℃２０ｍｉｎ、３００℃３０ｍｉｎ、３００℃６０ｍｉｎ、３５０℃１０ｍｉｎ、３５０℃２０ｍｉｎ、３５０℃３０ｍｉｎ、３５０℃６０ｍｉｎの１３水準とした。加熱処理は、真空雰囲気で行った。【０５４７】＜水素濃度の評価＞
二次イオン質量分析法を用い、前述の試料の金属酸化物膜中の水素濃度を評価した。ＳＩＭＳ測定にはＣＡＭＥＣＡ社製ＩＭＳ−６ｆを用い、一次イオン種をＣｓ＋、一次加速電圧を５．０ｋＶ、検出領域を直径３０μｍとした。なお、検出下限（ＢＧ）は約５×１０１７ａｔｏｍｓ／ｃｍ３であった。【０５４８】  加熱処理を行なわない試料（「無し」と表記）、及び２５０℃でそれぞれ１０ｍｉｎ、２０ｍｉｎ、３０ｍｉｎ、６０ｍｉｎで加熱処理した試料の水素濃度のプロファイルを、図３３（Ａ）に示す。加熱処理を行なわない試料、及び３００℃でそれぞれ１０ｍｉｎ、２０ｍｉｎ、３０ｍｉｎ、６０ｍｉｎで加熱処理した試料の水素濃度のプロファイルを、図３３（Ｂ）に示す。加熱処理を行なわない試料、及び３５０℃でそれぞれ１０ｍｉｎ、２０ｍｉｎ、３０ｍｉｎ、６０ｍｉｎで加熱処理した試料の水素濃度のプロファイルを、図３４（Ａ）に示す。【０５４９】  図３３（Ａ）、図３３（Ｂ）及び図３４（Ａ）において、横軸に金属酸化物膜表面からの深さ（Ｄｅｐｔｈ）を示し、縦軸に水素濃度（Ｈ  Ｃｏｎｃｅｎｔｒａｔｉｏｎ）を示す。【０５５０】  図３３（Ａ）に示すように、加熱処理無し条件と比較して、２５０℃１０ｍｉｎ条件では金属酸化物膜表面側の水素濃度が高くなった。金属酸化物膜表面をクリーンルーム雰囲気に暴露したことにより、金属酸化物膜表面に水が吸着し、該吸着水が有する水素が加熱処理によって金属酸化物膜中へ拡散したと考えられる。また、２５０℃での加熱処理が長くなるほど、金属酸化物膜中の水素濃度が高くなる傾向となった。加熱処理時間が長くなることで、金属酸化物膜中に拡散する水素が増加したと考えられる。【０５５１】  図３３（Ｂ）に示すように、加熱処理無し条件と比較して、３００℃で加熱処理した条件はいずれも金属酸化物膜中の水素濃度が高くなる傾向となった。また、加熱処理時間で特に差は見られなかった。【０５５２】  図３４（Ａ）に示すように、加熱処理無し条件と比較して、３５０℃１０ｍｉｎ条件では金属酸化物膜中の水素濃度が高くなった。また、ガラス基板側と比較して、金属酸化物膜表面側の水素濃度が低い傾向となった。３５０℃の加熱処理により、金属酸化物膜中に一旦拡散した水素が、金属酸化物表面側から脱離したと考えられる。また、３５０℃での加熱時間が長くなるほど、金属酸化物膜中の水素濃度が低くなり、特に金属酸化物膜表面側の水素濃度が低くなった。加熱処理時間が長くなることで金属酸化物表面側から脱離する水素が増加したと考えられる。【０５５３】＜キャリア密度の評価＞
前述の２５０℃１０ｍｉｎ条件の試料について、キャリア密度の評価を行った。【０５５４】  本実施例では、金属酸化物膜の膜厚方向のキャリア密度を評価した。具体的には、膜厚測定及び抵抗測定を行い、その後、表面側を一部エッチングにより除去して膜厚を薄くし、再び膜厚測定及び抵抗測定を行う、を繰り返した。【０５５５】  抵抗測定により得られた抵抗率から、キャリア密度を算出した。キャリア密度の算出の際、金属酸化物の移動度μを１６．５０ｃｍ２／Ｖ・ｓ、電子の電荷ｑを１．６０２×１０−１９Ｃとした。【０５５６】  金属酸化物膜中のキャリア密度及び水素濃度を、図３４（Ｂ）に示す。図３４（Ｂ）において、横軸に金属酸化物膜表面からの深さ（Ｄｅｐｔｈ）を示し、縦軸にキャリア密度（Ｃａｒｒｉｅｒ  ｄｅｎｓｉｔｙ）及び水素濃度（Ｈ  Ｃｏｎｃｅｎｔｒａｔｉｏｎ）を示す。なお、図３４（Ｂ）に示す水素濃度は、図３３（Ａ）に示す水素濃度と同じデータである。【０５５７】  図３４（Ｂ）に示すように、金属酸化物膜中の膜厚方向の水素濃度とキャリア密度がほぼ一致することから、金属酸化物膜中の水素がキャリアを生成したと考えられる。したがって、半導体層として金属酸化物を用いる場合、半導体層の形成後は速やかにゲート絶縁層を形成することが好ましいことが分かった。
【実施例８】
【０５５８】  本実施例では、第１の金属酸化物膜を成膜した後の、加熱処理条件がそれぞれ異なる試料を作製し、電気特性を評価した。本実施例では、図２に示すトランジスタ１００Ａに相当するトランジスタ（ｓａｍｐｌｅ  Ｆ１乃至ｓａｍｐｌｅ  Ｆ４）、及び図１に示すトランジスタ１００に相当するトランジスタ（ｓａｍｐｌｅ  Ｇ１乃至ｓａｍｐｌｅ  Ｇ４）を作製した。【０５５９】＜試料の作製＞
まず、ガラス基板上に厚さ約１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。【０５６０】  続いて、第１のゲート絶縁層として厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ２００ｎｍの第２の窒化シリコン膜と、厚さ５０ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。第１のゲート絶縁層はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０５６１】  続いて、第１のゲート絶縁層上に、厚さ３０ｎｍの第１の金属酸化物膜を成膜した。第１の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。【０５６２】  続いて、オーブン装置を用いて加熱処理を行った。ｓａｍｐｌｅ  Ｆ１及びｓａｍｐｌｅ  Ｇ１は、窒素雰囲気下、３７０℃で１時間の加熱処理を行った後、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝１：１）雰囲気下、３７０℃で１時間の加熱処理を行った。ｓａｍｐｌｅ  Ｆ２及びｓａｍｐｌｅ  Ｇ２は、窒素雰囲気下、３７０℃で２時間の加熱処理を行った。ｓａｍｐｌｅ  Ｆ３及びｓａｍｐｌｅ  Ｇ３は、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝１：１）雰囲気下、３７０℃で２時間の加熱処理を行った。ｓａｍｐｌｅ  Ｆ４及びｓａｍｐｌｅ  Ｇ４は、ＣＤＡ雰囲気下、３７０℃で２時間の加熱処理を行った。【０５６３】  続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。【０５６４】  続いて、第２のゲート絶縁層として厚さ５ｎｍの第２の酸化窒化シリコン膜と、厚さ１２５ｎｍの第３の酸化窒化シリコン膜と、厚さ１０ｎｍの第４の酸化窒化シリコン膜をこの順に成膜した。第２のゲート絶縁層はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０５６５】  第２の酸化窒化シリコン膜の成膜には実施例２に示した成膜条件１、第３の酸化窒化シリコン膜の成膜には成膜条件２、第４の酸化窒化シリコン膜の成膜には成膜条件３を用いた。【０５６６】  続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。【０５６７】  続いて、第４の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。成膜時の基板温度は２００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。【０５６８】  続いて、第２の金属酸化物膜上に、厚さ５０ｎｍのモリブデン膜と、厚さ２００ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜をこの順に成膜した。モリブデン膜、アルミニウム膜及びチタン膜は、スパッタリング法により成膜した。【０５６９】  本実施例で用いたアルミニウム膜の成膜は、Ａｌターゲットを用いたスパッタリング法により、圧力０．３Ｐａ、電源電力１０ｋＷ（直流）の条件で行った。成膜時の基板温度は７０℃とした。成膜ガスとしてアルゴンガスを用いた。モリブデン膜及びチタン膜の成膜については、前述の実施例１の記載を参照できるため、詳細な説明は省略する。【０５７０】  続いて、チタン膜上にレジストマスクを形成し、第２の金属酸化物膜、モリブデン膜、アルミニウム膜及びチタン膜を加工し、第２の金属酸化物層、モリブデン層、アルミニウム層及びチタン層を形成した。加工はウェットエッチング法を用いた。エッチャントについては、前述の実施例１の記載を参照できるため、詳細な説明は省略する。【０５７１】  続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン膜をエッチングし、第２のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。【０５７２】  続いて、トランジスタを覆う保護層として、厚さ１００ｎｍの第４の窒化シリコン膜と、厚さ３００ｎｍの第３の酸化窒化シリコン膜をこの順に成膜した。第４の窒化シリコン膜及び第３の酸化窒化シリコン膜はプラズマＣＶＤ法により成膜し、成膜時の基板温度は３５０℃とした。【０５７３】  続いて、トランジスタを覆う保護層の一部を開口し、厚さ１００ｎｍのモリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。【０５７４】  以上の工程によりガラス基板上に形成されたトランジスタを得た。【０５７５】＜トランジスタのＩｄ−Ｖｇ特性＞
続いて、上記で作製したトランジスタのＩｄ−Ｖｇ特性を測定した。【０５７６】  トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極に印加する電圧（Ｖｂｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び５．１Ｖとした。【０５７７】  ｓａｍｐｌｅ  Ｆ１乃至ｓａｍｐｌｅ  Ｆ４におけるトランジスタのＩｄ−Ｖｇ特性を図３５、ｓａｍｐｌｅ  Ｇ１乃至ｓａｍｐｌｅ  Ｇ４におけるトランジスタのＩｄ−Ｖｇ特性を図３６に示す。図３５及び図３６では、横方向に第１の金属酸化物膜成膜後の加熱処理条件について示している。また、縦方向にトランジスタのチャネル長が異なる条件を示しており、チャネル長が２μｍ、３μｍ、６μｍ、チャネル幅が５０μｍの３種類のトランジスタについて示している。また、図３５及び図３６において、横軸にゲート電圧（Ｖｇ）を示し、左の縦軸にドレイン電流（Ｉｄ）を示し、右の縦軸にＶｄ＝５．１Ｖでの飽和移動度（μＦＥ）を示す。図３５、図３６において、横軸はリニアスケールで示しており、左端はＶｇ＝−１５Ｖであり、右端はＶｇ＝２０Ｖである。左の縦軸はログスケールで示しており、下端はＩｄ＝１×１０−１２Ａであり、上端はＩｄ＝１×１０−２Ａである。右の縦軸はリニアスケールで示しており、下端はμＦＥ＝０ｃｍ２／Ｖｓであり、上端はμＦＥ＝１００ｃｍ２／Ｖｓである。なお、それぞれの試料で２０個のトランジスタのＩｄ−Ｖｇ特性を測定した。【０５７８】  図３５及び図３６に示すように、いずれの試料においても良好な電気特性を得ることができた。【０５７９】＜トランジスタの信頼性＞
続いて、上記で作製したトランジスタの信頼性を評価した。【０５８０】  信頼性評価として、ゲートバイアスストレス試験（ＧＢＴ試験）を行った。ＧＢＴ試験は、トランジスタが形成されている基板を６０℃に保持し、トランジスタのドレインに０．１Ｖ、ゲートには２０Ｖの電圧を印加し、この状態を１時間保持した。ここで、試験環境は暗状態とした。【０５８１】  ゲートバイアスストレス試験前後での、しきい値電圧の変動値（ΔＶｔｈ）を評価した。チャネル長を３μｍ、チャネル幅を５０μｍとしたトランジスタについて、ｓａｍｐｌｅ  Ｆ１乃至ｓａｍｐｌｅ  Ｆ４のしきい値電圧の変動値（ΔＶｔｈ）を図３７（Ａ）に、ｓａｍｐｌｅ  Ｇ１乃至ｓａｍｐｌｅ  Ｇ４のしきい値電圧の変動値（ΔＶｔｈ）を図３７（Ｂ）に示す。【０５８２】  図３７（Ａ）及び図３７（Ｂ）に示すように、作製したトランジスタのしきい値電圧の変動は極めて小さいことが確認できた。【０５８３】  以上のことから、本発明の一態様のトランジスタは、良好な電気特性と、高い信頼性を備えることが確認できた。
【符号の説明】
【０５８４】１００：トランジスタ、１００Ａ：トランジスタ、１００Ｂ：トランジスタ、１００Ｃ：トランジスタ、１００Ｄ：トランジスタ、１００Ｅ：トランジスタ、１０２：基板、１０３：絶縁層、１０６：導電層、１０８：半導体層、１０８Ｌ：領域、１０８Ｎ：領域、１１０：絶縁層、１１０ａ：絶縁層、１１０ｂ：絶縁層、１１０ｃ：絶縁層、１１０ｆ：絶縁膜、１１２：導電層、１１２ｆ：導電膜、１１３：機能層、１１３ｆ：機能膜、１１４：金属酸化物層、１１４ｆ：金属酸化物膜、１１５：レジストマスク、１１６：絶縁層、１１８：絶縁層、１２０ａ：導電層、１２０ｂ：導電層、１４１ａ：開口部、１４１ｂ：開口部、１４２：開口部、２００：ガラス基板、２１０：絶縁膜、２１０Ａ：酸化窒化シリコン膜、２１０Ｂ：酸化窒化シリコン膜、２１０Ｃ：酸化窒化シリコン膜、２１２：銅膜、２１３：ＩＴＳＯ膜、２１４：金属酸化物膜
【図１】
2020012276.tif 000005
【図２】
2020012276.tif 000006
【図３】
2020012276.tif 000007
【図４】
2020012276.tif 000008
【図５】
2020012276.tif 000009
【図６】
2020012276.tif 000010
【図７】
2020012276.tif 000011
【図８】
2020012276.tif 000012
【図９】
2020012276.tif 000013
【図１０】
2020012276.tif 000014
【図１１】
2020012276.tif 000015
【図１２】
2020012276.tif 000016
【図１３】
2020012276.tif 000017
【図１４】
2020012276.tif 000018
【図１５】
2020012276.tif 000019
【図１６】
2020012276.tif 000020
【図１７】
2020012276.tif 000021
【図１８】
2020012276.tif 000022
【図１９】
2020012276.tif 000023
【図２０】
2020012276.tif 000024
【図２１】
2020012276.tif 000025
【図２２】
2020012276.tif 000026
【図２３】
2020012276.tif 000027
【図２４】
2020012276.tif 000028
【図２５】
2020012276.tif 000029
【図２６】
2020012276.tif 000030
【図２７】
2020012276.tif 000031
【図２８】
2020012276.tif 000032
【図２９】
2020012276.tif 000033
【図３０】
2020012276.tif 000034
【図３１】
2020012276.tif 000035
【図３２】
2020012276.tif 000036
【図３３】
2020012276.tif 000037
【図３４】
2020012276.tif 000038
【図３５】
2020012276.tif 000039
【図３６】
2020012276.tif 000040
【図３７】
2020012276.tif 000041
【国際調査報告】
2020012276.tif 000042
2020012276.tif 000043
2020012276.tif 000044
2020012276.tif 000045