(57)【要約】  固体撮像素子（１００）は、基板（７）にアレイ状に配列された複数の画素領域（１〜４）を有し、複数の画素領域（１〜４）のそれぞれは、受光した光を光電変換し、複数の画素領域（１〜４）は、第１の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第１の光電変換層（１５ａ）を含む第１の画素領域（１）と、第１の波長領域とは異なる第２の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第２の光電変換層（１５ｂ）を含む第２の画素領域（２）と、を含み、複数の画素領域（１〜４）は、素子分離領域（５）により分離されている。
2019186750.tif 000002
【特許請求の範囲】
【請求項１】
基板にアレイ状に配列された複数の画素領域を有し、
前記複数の画素領域のそれぞれは、受光した光を光電変換し、
前記複数の画素領域は、
第１の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第１の光電変換層を含む第１の画素領域と、
前記第１の波長領域とは異なる第２の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第２の光電変換層を含む第２の画素領域と、を含み、
前記複数の画素領域は、素子分離領域により分離されている
固体撮像素子。
【請求項２】
前記第１の光電変換層は、第１導電型の第１の半導体領域と、前記第１導電型とは異なる第２導電型の第２の半導体領域と、を備え、
前記第２の光電変換層は、前記第１導電型の第３の半導体領域と、前記第２導電型の第４の半導体領域と、を備え、
前記第２の半導体領域と、前記第４の半導体領域とは、厚さが異なる
請求項１に記載の固体撮像素子。
【請求項３】
前記第１の波長領域は、前記第２の波長領域よりも長波長領域であり、
前記第２の半導体領域の厚さは、前記第４の半導体領域の厚さよりも厚い
請求項２に記載の固体撮像素子。
【請求項４】
前記第１導電型は、Ｎ型であり、
前記第２導電型は、Ｐ型である
請求項２又は３に記載の固体撮像素子。
【請求項５】
平面視において、前記第１の画素領域は、前記第２の画素領域よりも面積が小さい
請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記素子分離領域には、前記基板の主面に直交する方向に凹んだ溝部が設けられており、
前記固体撮像素子は、さらに、前記溝部内に充填されている絶縁性部材を有する
請求項１〜５のいずれか１項に記載の固体撮像素子。
【請求項７】
前記溝部近傍の領域には、Ｐ＋型の層が形成されている
請求項６に記載の固体撮像素子。
【請求項８】
前記素子分離領域は、前記第２の半導体領域及び前記第４の半導体領域よりも、不純物濃度が高いＰ型の層である
請求項１〜５のいずれか１項に記載の固体撮像素子。
【請求項９】
さらに、平面視において、前記複数の画素領域の間に設けられ、前記複数の画素領域のうちの少なくとも１つで光電変換されることで生成された電荷を読み出すためのトランジスタを有し、
前記トランジスタは、平面視において、前記素子分離領域に囲まれている
請求項１〜８のいずれか１項に記載の固体撮像素子。
【請求項１０】
さらに、前記基板に可変電圧を印加する制御回路を有する
請求項１〜９のいずれか１項に記載の固体撮像素子。
【請求項１１】
前記第１の波長領域の光は、近赤外光であり、
前記第２の波長領域の光は、可視光である
請求項１〜１０のいずれか１項に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子に関する。
【背景技術】
【０００２】
近赤外光（以下、ＩＲ光と表記）に高い分光感度特性を有する固体撮像素子として、化合物半導体を用いた固体撮像素子が知られている（例えば、特許文献１参照）。【０００３】
特許文献１に記載された固体撮像素子は、半導体基板（ＩｎＰ基板）上に形成され、単層の化合物半導体ＩｎＧａＡｓＮからなる第１の受光層と、第１の受光層よりも長波長側の光吸収効率が高い量子井戸構造（ＩｎＰ／ＩｎＡｓＰ）からなる第２の受光層とを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１５３３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような化合物半導体を用いた固体撮像素子の課題として、ウエハコストが高いことがあげられる。また、固体撮像素子を製造するためのプロセスコストも高い。そのため、ウエハコスト及びプロセスコストが安くなるシリコン基板を用い、かつ、ＩＲ光の検出効率を確保するために空乏層を厚く設計した固体撮像素子が提案されている。【０００６】
しかしながら、このような構造の固体撮像素子は、高電圧駆動が前提であり、消費電力を抑制しつつ、且つ、ＩＲ光と可視光（特に、波長の短い青色光）との検出効率を両方とも向上させることが困難となる。【０００７】
本開示は、異なる波長の検出効率をそれぞれ向上させる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示に係る固体撮像素子は、基板にアレイ状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれは、受光した光を光電変換し、前記複数の画素領域は、第１の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第１の光電変換層を含む第１の画素領域と、前記第１の波長領域とは異なる第２の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第２の光電変換層を含む第２の画素領域と、を含み、前記複数の画素領域は、素子分離領域により分離されている。
【発明の効果】
【０００９】
本開示の一態様に係る固体撮像素子によれば、異なる波長の検出効率をそれぞれ向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の実施の形態に係る固体撮像素子の構造を示す上面図である。
【図２】図２は、図１のＩＩ−ＩＩ線における、本開示の実施の形態に係る固体撮像素子の断面を示す断面図である。
【図３】図３は、図１のＩＩＩ−ＩＩＩ線における、本開示の実施の形態に係る固体撮像素子の断面を示す断面図である。
【図４】図４は、図１のＩＶ−ＩＶ線における、本開示の実施の形態に係る固体撮像素子の断面を示す断面図である。
【図５Ａ】図５Ａは、図１のＩＩ−ＩＩ線における、本開示の実施の形態に係る固体撮像素子の製造方法の第１例を説明するための断面図である。
【図５Ｂ】図５Ｂは、図１のＩＩＩ−ＩＩＩ線における、本開示の実施の形態に係る固体撮像素子の製造方法の第１例を説明するための断面図である。
【図５Ｃ】図５Ｃは、図１のＩＶ−ＩＶ線における、本開示の実施の形態に係る固体撮像素子の製造方法の第１例を説明するための断面図である。
【図６Ａ】図６Ａは、図１のＩＩ−ＩＩ線における、本開示の実施の形態に係る固体撮像素子の製造方法の第２例を説明するための断面図である。
【図６Ｂ】図６Ｂは、図１のＩＩＩ−ＩＩＩ線における、本開示の実施の形態に係る固体撮像素子の製造方法の第２例を説明するための断面図である。
【図６Ｃ】図６Ｃは、図１のＩＶ−ＩＶ線における、本開示の実施の形態に係る固体撮像素子の製造方法の第２例を説明するための断面図である。
【図７】図７は、本開示の実施の形態に係る固体撮像素子が有する素子分離領域の第１例であるトレンチ分離構造を説明する図である。
【図８】図８は、本開示の実施の形態に係る固体撮像素子が有する素子分離領域の第２例である注入分離構造を説明する図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本開示を限定する主旨ではない。本開示は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素について説明される。
【００１２】
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、実質的に同一の構成に対する重複説明は省略する場合がある。
【００１３】
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではない。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【００１４】
また、本明細書において、「上面」とは、固体撮像素子の光の受光側を示す。
【００１５】
また、「平面視」とは、固体撮像素子を受光面側から見た場合を示す。
【００１６】
また、本明細書において、「深さ」又は「厚さ」とは、基板の主面の法線方向における長さを示す。
【００１７】
（実施の形態）
［構成］
まず、本実施の形態に係る固体撮像素子の構成について説明する。
【００１８】
図１は、本開示の実施の形態に係る固体撮像素子１００の構造を示す上面図である。
【００１９】
固体撮像素子１００は、アバランシェ増倍によって電荷を増倍する構造を有するＡＰＤ（Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏ  Ｄｉｏｄｅ）である。具体的には、固体撮像素子１００は、基板にアレイ状に配列された複数の画素領域を有する。また、複数の画素領域のそれぞれは、受光した光を光電変換する。複数の画素領域は、第１の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第１の光電変換層を含む第１の画素領域と、第１の波長領域とは異なる第２の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する第２の光電変換層を含む第２の画素領域と、を含む。例えば、固体撮像素子１００の受光面側には、特定の波長の光を透過させる図示しないカラーフィルタが配置されている。
【００２０】
また、複数の画素領域は、素子分離領域５により分離されている。例えば、第１の波長領域は、第２の波長領域よりも長波長側の領域である。具体的には、第１の波長領域の光は、近赤外光であり、第２の波長領域の光は、可視光である。
【００２１】
また、平面視において、第１の画素領域は、第２の画素領域よりも面積が小さい。
【００２２】
本実施の形態においては、固体撮像素子１００は、４つのアバランシェ増倍領域から構成されている。具体的には、固体撮像素子１００は、近赤外光（ＩＲ光）向けのアバランシェ増倍領域である画素領域（第１の画素領域）１と、可視光のうちの赤色光（Ｒ光）向けのアバランシェ増倍領域である画素領域（第２の画素領域）２と、可視光のうちの緑色（Ｇ光）向けのアバランシェ増倍領域である画素領域（第３の画素領域）３と、可視光のうちの青色光（Ｂ光）向けのアバランシェ増倍領域である画素領域（第４の画素領域）４と、を有する。
【００２３】
画素領域１〜４のそれぞれは、素子分離領域５で電気的に分離されている。
【００２４】
素子分離領域５は、トレンチ分離法又は注入分離法で形成される各画素領域をそれぞれ電気的に分離する分離部である。トレンチ分離法で形成される素子分離領域５としては、例えば、ＤＴＩ（Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造が採用される。
【００２５】
また、画素領域１の周りの素子分離領域５は、他の画素領域２〜４の周りのものに比べて、混色対策として分離幅（つまり、平面視における幅）が厚くなっている。
【００２６】
素子分離領域５の製造方法の詳細については、後述する。
【００２７】
また、画素領域１と画素領域２との間に存在する素子分離領域５の内側の領域には、トランジスタ６が配置されている。具体的には、トランジスタ６は、平面視において、複数の画素領域１〜４の間に設けられている。また、トランジスタ６は、平面視において、素子分離領域に囲まれている。
【００２８】
トランジスタ６には、複数の画素領域１〜４のうちの少なくとも１つで光電変換されることで生成された電荷を読み出すためのトランジスタである。なお、トランジスタ６は、例えば、読み出しトランジスタ、リセットトランジスタ、増幅トランジスタ等のトランジスタである。
【００２９】
なお、図１には、４つの画素領域１〜４に対して９つのトランジスタ６が形成されているが、画素領域に対するトランジスタ６の数は、１つの画素領域に対して、少なくとも１つのトランジスタがあればよく、特に限定されない。
【００３０】
図２は、図１のＩＩ−ＩＩ線における、固体撮像素子１００の断面を示す断面図である。
【００３１】
固体撮像素子１００は、Ｐｓｕｂ基板（基板）７と、Ｐ−層８と、Ｐ＋層９と、Ｎ＋層１０ａ、１０ｂと、制御回路１７とを有する。
【００３２】
Ｐｓｕｂ基板７は、第２導電型の半導体基板である。Ｐｓｕｂ基板７は、例えば、Ｐ型のシリコン基板である。
【００３３】
Ｐｓｕｂ基板７の主面７ａ上にエピタキシャル成長されたＰ−層８は、各画素領域１〜４におけるＡＰＤ増倍領域であり、第２導電型の半導体層である。
【００３４】
Ｐ＋層９は、Ｐ−層８よりも不純物濃度が高い第２導電型の半導体層であり、例えば、Ｐ型の層である。
【００３５】
Ｎ＋層１０ａ、１０ｂは、第１導電型の半導体層であり、例えば、Ｎ型の層である。
【００３６】
なお、以下では、第１導電型をＮ型、第２導電型をＰ型として説明する。固体撮像素子１００は、以下で説明するＰ型及びＮ型が、全て反転した構造でもよい。つまり、第１導電型がＰ型であり、第２導電型がＮ型でもよい。
【００３７】
Ｎ＋層１０ａ、１０ｂと、Ｐ−層８及びＰ＋層９とによって、受光した光を光電変換し、光電変換した電荷は、トランジスタ６に読み出される。
【００３８】
ここで、「＋（プラス）」及び「−（マイナス）」は相対的な不純物の濃度の違いを示している。各層の不純物濃度としては、Ｐ＋層９は、１Ｅ１７ｃｍ−３以上であり、Ｐ−層８は、１Ｅ１５ｃｍ−３であり、Ｎ＋層１０ａ、１０ｂは、１Ｅ１７ｃｍ−３が例示される。なお、各層の不純物濃度は、特に限定される訳ではない。なお、以下で説明するＮ＋層１０ｃ（図３参照）及びＮ＋層１０ｄ（図４参照）もまた、Ｎ型の半導体層であり、不純物濃度もまた、いずれも１Ｅ１７ｃｍ−３が例示される。
【００３９】
Ｐ−層８と、Ｐ＋層９と、Ｎ＋層１０ａ、１０ｂとの各層は、例えば、Ｐｓｕｂ基板７と同一の材料であり、シリコンが例示される。
【００４０】
画素領域１は、例えば、近赤外光（つまり、ＩＲ光であり、例えば、波長が７００ｎｍ以上１１００ｎｍ以下の光）を受光して光電変換する領域であり、Ｐ＋層９ａと、Ｐ−層（第２の半導体領域）８ａと、Ｎ＋層（第１の半導体領域）１０ａと、から構成されている。
【００４１】
Ｐｓｕｂ基板７上にエピタキシャル成長されたＰ−層８ａは、Ｐ−層８の一部であり、画素領域１におけるアバランシェ増倍領域である。
【００４２】
Ｐ＋層９ａは、Ｐ＋層９の一部であり、Ｐ−層８ａよりも不純物濃度が高いＰ型の層である。
【００４３】
Ｎ＋層１０ａは、Ｎ型の層である。
【００４４】
つまり、Ｐ−層８ａ及びＰ−層８と、Ｐ＋層９ａ及びＰｓｕｂ基板７とは、それぞれ同一の構成要素（つまり、同一の材料）であるが、画素領域１の構成要素であるか否かの違いにより表記を変えている。
【００４５】
光電変換層（第１の光電変換層）１５ａは、Ｎ＋層１０ａと、Ｐ−層８ａとによって、受光した光を光電変換する層である。光電変換層１５ａにより光電変換されて生成した電荷は、複数のトランジスタ６のうちの１つに読み出される。
【００４６】
画素領域２は、例えば、赤色光（つまり、Ｒ光であり、例えば、波長が６００ｎｍ以上７００ｎｍ未満の光）を受光して光電変換する領域であり、Ｐ＋層９ｂと、Ｐ−層（第４の半導体領域）８ｂと、Ｎ＋層（第３の半導体領域）１０ｂと、から構成されている。
【００４７】
Ｐｓｕｂ基板７上にエピタキシャル成長されたＰ−層８ｂは、Ｐ−層８の一部であり、画素領域２におけるアバランシェ増倍領域である。
【００４８】
Ｐ＋層９ｂは、Ｐ＋層９の一部であり、Ｐ−層８ｂよりも不純物濃度が高いＰ型の層である。
【００４９】
Ｎ＋層１０ｂは、Ｎ型の層である。
【００５０】
つまり、Ｐ−層８ｂ及びＰ−層８と、Ｐ＋層９ｂ及びＰｓｕｂ基板７とは、それぞれ同一の構成要素（つまり、同一の材料）であるが、画素領域２の構成要素であるか否かの違いにより表記を変えている。
【００５１】
光電変換層（第２の光電変換層）１５ｂは、Ｎ＋層１０ｂと、Ｐ−層８ｂとによって、受光した光を光電変換する層である。光電変換層１５ｂにより光電変換されて生成した電荷は、複数のトランジスタ６のうちの１つに読み出される。
【００５２】
ここで、Ｐ−層８ａと、Ｐ−層８ｂとは、厚さが異なる。具体的には、Ｐ−層８ｂの厚さ（深さ）に比べて、Ｐ−層８ａの厚さ（深さ）は厚く（深く）形成されている。つまり、より長波長領域側の光を光電変換するＰ−層８ａの方が、Ｐ−層８ｂよりも厚い。
【００５３】
Ｐ−層８ａの厚さは、例えば、１０μｍであり、Ｐ−層８ｂの厚さは、例えば、５μｍである。なお、各層の厚さは、これらの厚さに限定される訳ではない。画素領域１は、検出効率を確保するため、Ｎ＋層１０ａとＰ−層８ａとの間に形成される空乏層幅が厚くなるように、アバランシェ増倍領域である拡散層（つまり、Ｐ−層８ａ）を厚く形成することが重要である。
【００５４】
また、平面視において、画素領域１と画素領域２との混色対策、及び、トランジスタ６を配置する領域の確保のため、画素領域１と画素領域２との間の素子分離領域５の幅は、画素領域２〜４の間の素子分離領域５の幅よりも、広く形成されている。
【００５５】
制御回路１７は、Ｐｓｕｂ基板７に可変電圧を印加するための回路である。言い換えると、制御回路１７は、異なる電圧をＰｓｕｂ基板７に印加可能な構成となっている。制御回路１７は、具体的には、コンバータ等を含む電源回路で実現される。例えば、制御回路１７は、商用電源等の外部電源から受けた電力に基づいて所定の電圧を生成して、生成した電圧をＰｓｕｂ基板７に印加する。制御回路１７によって印加される電圧によって、各画素領域１〜４において、アバランシェ増倍が発生するか否かが決定される。
【００５６】
なお、図２以外の各図においては、制御回路１７の図示を省略している。また、後述する図３〜８においては、トランジスタ６の記載を省略している。
【００５７】
図３は、図１のＩＩＩ−ＩＩＩ線における、固体撮像素子１００の断面を示す断面図である。
【００５８】
画素領域３は、例えば、緑色光（つまり、Ｇ光であり、例えば、波長が５００ｎｍ以上６００ｎｍ未満の光）を受光して光電変換する領域であり、Ｐ＋層９ｃと、Ｐ−層（第８の半導体領域）８ｃと、Ｎ＋層（第７の半導体領域）１０ｃと、から構成されている。
【００５９】
Ｐｓｕｂ基板７上にエピタキシャル成長されたＰ−層８ｃは、Ｐ−層８の一部であり、画素領域３におけるアバランシェ増倍領域である。
【００６０】
Ｐ＋層９ｃは、Ｐ＋層９の一部であり、Ｐ−層８ｃよりも不純物濃度が高いＰ型の層である。
【００６１】
Ｎ＋層１０ｃは、Ｎ型の層である。
【００６２】
つまり、Ｐ−層８ｃ及びＰ−層８と、Ｐ＋層９ｃ及びＰｓｕｂ基板７とは、それぞれ同一の構成要素（つまり、同一の材料）であるが、画素領域３の構成要素であるか否かの違いにより表記を変えている。
【００６３】
また、Ｐ−層８ｃの厚さに比べて、Ｐ−層８ａの厚さは厚く形成されている。つまり、より長波長領域側の光を光電変換するＰ−層８ａの方が、Ｐ−層８ｃよりも厚い。
【００６４】
Ｐ−層８ｃの厚さは、３μｍが例示されるが、この厚さに限定される訳ではない。
【００６５】
光電変換層（第３の光電変換層）１５ｃは、Ｎ＋層１０ｃと、Ｐ−層８ｃとによって、受光した光を光電変換する層である。光電変換層１５ｃにより光電変換されて生成した電荷は、複数のトランジスタ６のうちの１つに読み出される。
【００６６】
図４は、図１のＩＶ−ＩＶ線における、固体撮像素子１００の断面を示す断面図である。
【００６７】
画素領域４は、例えば、青色光（つまり、Ｂ光であり、例えば、波長が４００ｎｍ以上５００ｎｍ未満の光）を受光して光電変換する領域であり、Ｐ＋層９ｄと、Ｐ−層（第１０の半導体領域）８ｄと、Ｎ＋層（第９の半導体領域）１０ｄと、から構成されている。
【００６８】
Ｐｓｕｂ基板７上にエピタキシャル成長されたＰ−層８ｄは、Ｐ−層８の一部であり、画素領域４におけるアバランシェ増倍領域である。
【００６９】
Ｐ＋層９ｄは、Ｐ＋層９の一部であり、Ｐ−層８ｄよりも不純物濃度が高いＰ型の層である。
【００７０】
Ｎ＋層１０ｄは、Ｎ型の層である。
【００７１】
つまり、Ｐ−層８ｄ及びＰ−層８と、Ｐ＋層９ｄ及びＰｓｕｂ基板７とは、それぞれ同一の構成要素（つまり、同一の材料）であるが、画素領域３の構成要素であるか否かの違いにより表記を変えている。
【００７２】
また、Ｐ−層８ｄの厚さに比べて、Ｐ−層８ａの厚さは厚く形成されている。つまり、より長波長領域側の光を光電変換するＰ−層８ａの方が、Ｐ−層８ｄよりも厚い。
【００７３】
Ｐ−層８ｄの厚さは、１μｍが例示されるが、この厚さに限定される訳ではない。
【００７４】
光電変換層（第４の光電変換層）１５ｄは、Ｎ＋層１０ｄと、Ｐ−層８ｄとによって、受光した光を光電変換する層である。光電変換層１５ｄにより光電変換されて生成した電荷は、複数のトランジスタ６のうちの１つに読み出される。
【００７５】
また、平面視における各画素領域１〜４の間に配置される素子分離領域５の幅としては、例えば、画素領域１と画素領域２との間の領域における素子分離領域５の幅は、２μｍであり、画素領域１と画素領域３との間の領域における素子分離領域５の幅、及び、画素領域１と画素領域４との間の領域における素子分離領域５の幅は、１．０μｍであり、画素領域２と画素領域３との間の領域における素子分離領域５の幅、及び、画素領域２と画素領域４との間の領域における素子分離領域５の幅は、０．５μｍである。なお、平面視における素子分離領域５の幅は、これらの幅に限定されない。
【００７６】
また、平面視における素子分離領域５の幅は、各画素領域１〜４の混色耐性と、検出効率の目標値に応じて、設定されるべき値である。平面視における素子分離領域５の幅は、広くするほど混色耐性は高まるが、各画素領域１〜４の面積が相対的に減少するため、検出効率の低下をもたらす。
【００７７】
［製造方法］
続いて、固体撮像素子１００の製造方法について説明する。
【００７８】
＜第１例＞
まず、図５Ａ〜図５Ｃを参照して、固体撮像素子１００の製造方法の第１例について詳細に説明する。
【００７９】
図５Ａは、図１のＩＩ−ＩＩ線における、固体撮像素子１００の製造方法の第１例を説明するための断面図である。図５Ｂは、図１のＩＩＩ−ＩＩＩ線における、固体撮像素子１００の製造方法の第１例を説明するための断面図である。図５Ｃは、図１のＩＶ−ＩＶ線における、固体撮像素子１００の製造方法の第１例を説明するための断面図である。
【００８０】
なお、図５Ａ〜図５Ｃの（ａ）〜（ｅ）は、それぞれ図５Ａ〜図５Ｃで共通のステップ、つまり、製造工程における同一の段階であるものとして説明する。
【００８１】
まず、図５Ａ〜図５Ｃの（ａ）に示すように、Ｐｓｕｂ基板７上にＰ−層８をエピタキシャル成長させたＰｓｕｂ基板７に対して、素子分離領域５を形成する。
【００８２】
次に、図５Ａ〜図５Ｃの（ｂ）に示すように、Ｒ光向けのアバランシェ増倍領域、Ｇ光向けのＡＰＤ増倍領域、Ｂ光向けのアバランシェ増倍領域が形成されるべき領域にのみ選択的にＢ（ボロン）の超高エネルギー注入を行うことで、Ｐｓｕｂ基板７上にＰ＋層９を形成する。例えば、５ＭｅＶ〜８ＭｅＶ（１ＭｅＶ刻み）、５Ｅ１２ｃｍ−２の多段注入を実施することで、Ｐ＋層９は、形成される。
【００８３】
次に、図５Ａ〜図５Ｃの（ｃ）に示すように、Ｇ光向けのアバランシェ増倍領域、Ｂ光向けのアバランシェ増倍領域が形成されるべき領域にのみ、選択的にボロンの超高エネルギー注入を行うことで、Ｐ＋層９上にＰ＋層９１を形成する。例えば、３ＭｅＶ〜４ＭｅＶ（１ＭｅＶ刻み）、５Ｅ１２ｃｍ−２の多段注入を実施することで、Ｐ＋層９１は、形成される。
【００８４】
次に、図５Ａ〜図５Ｃの（ｄ）に示すように、Ｂ光向けのアバランシェ増倍領域が形成されるべき領域にのみ、選択的にボロンの超高エネルギー注入を行うことで、Ｐ＋層９１上にＰ＋層９２を形成する。例えば、１ＭｅＶ〜２ＭｅＶ（１ＭｅＶ刻み）、５Ｅ１２ｃｍ−２の多段注入を実施することで、Ｐ＋層９２は、形成される。
【００８５】
最後に、図５Ａ〜図５Ｃの（ｅ）に示すように、各アバランシェ増倍領域が形成されるべき領域にのみ選択的にＡｓ（ヒ素）注入を行う。例えば、１５０ｋｅＶ、２Ｅ１２ｃｍ−２の注入を実施することで、Ｐ−層８の表面にＮ＋層１０ａ〜１０ｄを形成する。各アバランシェ増倍領域に関して、Ｎ＋層とＰ＋層とに挟まれた領域がＰ−層となる。
【００８６】
Ｐ−層の不純物濃度は、エピタキシャル成長する際の雰囲気の濃度により規定されるが、不純物濃度を個別に調整したい場合は、個別にボロンの注入量を変更すればよい。
【００８７】
本製造方法によれば、ＩＲ光向けの画素領域１のＰ−層８ａを最も厚く形成することができ、Ｒ光向けのＰ−層８ａ、Ｇ光向けのＰ−層８ｂ、Ｂ光向けのＰ−層８ｃの順番にＰ−層８を薄く（浅く）形成することができる。具体的には、Ｐ−層８ａ、Ｐ−層８ｂ、Ｐ−層８ｃ、及び、Ｐ−層８ｄの厚さは、それぞれ、１０μｍ、５μｍ、３μｍ、及び、１μｍ程度に形成することができる。
【００８８】
固体撮像素子１００の製造方法の第１例によれば、ＩＲ光、及び、可視光（具体的には、Ｒ光、Ｇ光、Ｂ光）それぞれに対して、検出効率の確保及び向上が可能となる。例えば、Ｐｓｕｂ基板７に、制御回路１７（図２参照）によって高電圧を印加する高電圧駆動時は、ＩＲ光に対しては空乏層を厚く形成できるので、検出効率が向上され得る。
【００８９】
また、可視光（特に、Ｂ光）に対しては、アバランシェ増倍領域により、検出効率の向上が期待できる。また、ＩＲ光の検出効率が要求されない状況下では、Ｐｓｕｂ基板７に印加する電圧を低下させることで（低電圧駆動時）、消費電力を抑制しつつ、且つ、Ｂ光を含む可視光に対しても、検出効率を向上できる。
【００９０】
＜第２例＞
続いて、第１例で説明した固体撮像素子１００製造方法とは別の形態の製造方法を、図６Ａ〜図６Ｃを参照して、詳細に説明する。図６Ａは、図１のＩＩ−ＩＩ線における、固体撮像素子１００の製造方法の第２例を説明するための断面図である。図６Ｂは、図１のＩＩＩ−ＩＩＩ線における、固体撮像素子１００の製造方法の第２例を説明するための断面図である。図６Ｃは、図１のＩＶ−ＩＶ線における、固体撮像素子１００の製造方法の第２例を説明するための断面図である。
【００９１】
なお、図６Ａ〜図６Ｃの（ａ）〜（ｅ）は、それぞれ図６Ａ〜図６Ｃで共通のステップ、つまり、製造工程における同一の段階であるものとして説明する。
【００９２】
まず、図６Ａ〜図６Ｃの（ａ）に示すように、Ｐｓｕｂ基板７上にＰ−層８をエピ成長させたＰｓｕｂ基板７に対して、Ｒ光向けのアバランシェ増倍領域、Ｇ光向けのアバランシェ増倍領域、Ｂ光向けのアバランシェ増倍領域が形成されるべき領域にのみ、選択的にボロンの超高エネルギー注入を行うことで、Ｐｓｕｂ基板７上にＰ＋層９を形成する。例えば、１ＭｅＶ〜４ＭｅＶ（１ＭｅＶ刻み）５Ｅ１２ｃｍ−２の多段注入を実施することで、Ｐ＋層９は、形成される。
【００９３】
次に、図６Ａ〜図６Ｃの（ｂ）に示すように、例えば、５μｍの厚さを増やすように、追加でエピタキシャル成長を行うことで、Ｐ−層１０を形成する。
【００９４】
次に、図６Ａ〜図６Ｃの（ｃ）に示すように、素子分離領域５を形成した後、Ｇ光向けのアバランシェ増倍領域、Ｂ光向けのアバランシェ増倍領域が形成されるべき領域にのみ、選択的にボロンの超高エネルギー注入をさらに行うことで、Ｐ＋層９上にＰ＋層９１を形成する。例えば、３ＭｅＶ〜４ＭｅＶ（１ＭｅＶ刻み）、５Ｅ１２ｃｍ−２の多段注入を実施することで、Ｐ＋層９１は、形成される。
【００９５】
次に、図６Ａ〜図６Ｃの（ｄ）に示すように、Ｂ光向けのアバランシェ増倍領域が形成されるべき領域にのみ、選択的にボロンの超高エネルギー注入をさらに行うことで、Ｐ＋層９１上に、Ｐ＋層９２を形成する。例えば、１ＭｅＶ〜２ＭｅＶ（１ＭｅＶ刻み）、５Ｅ１２ｃｍ−２の多段注入を実施することで、Ｐ＋層９２は、形成される。
【００９６】
最後に、図６Ａ〜図６Ｃの（ｅ）に示すように、各アバランシェ増倍領域が形成されるべき領域にのみ選択的にＡｓ注入を行う。例えば、１５０ｋｅＶ、２Ｅ１２ｃｍ−２の注入を実施することで、Ｐｓｕｂ基板７の表面（具体的には、主面７ａ（図２参照）側のＰ−層８の表面）にＮ＋層１０ａ〜１０ｄを形成する。各アバランシェ増倍領域に関して、Ｎ＋層とＰ＋層とに挟まれた領域がＰ−層となる。
【００９７】
Ｐ＋層９の不純物濃度は、エピタキシャル成長時の雰囲気の濃度により規定されるが、濃度を個別に調整したい場合は、個別に不純物の注入を変更すればよい。
【００９８】
固体撮像素子１００の製造方法の第２例によれば、第１例で説明した効果に加えて、以下の効果が期待できる。
【００９９】
超高エネルギー注入は、現在、８ＭｅＶ以上は実施が困難である。そのため、製造方法の第１例で説明したＩＲ光向け領域とＢ光向け領域とのＰ−層の厚さ（具体的には、図４に示すＰ−層８ａとＰ−層８ｄ）の差分を、９μｍ以上とすることができない。すなわち、Ｐ−層８ａをさらに深く形成しつつ、且つ、Ｐ−層８ｄを同時に形成することができない。
【０１００】
一方、製造方法の第２例のように、追加で行うエピタキシャル成長と超高エネルギー注入とを組み合わせることで、ＩＲ光のさらなる検出効率を高めるべく、Ｐ−層８ａを厚く形成しつつ（つまり、空乏層幅を広げつつ）、且つ、Ｐ−層８ｄを同時に形成することができる。これにより、ＩＲ光の検出効率を高めつつ、且つ、Ｂ光等の可視光の検出効率も高めることができる。
【０１０１】
また、８ＭｅＶまで注入できる注入機がない場合でも、既存の注入機での超高エネルギー注入と追加で行うエピタキシャル成長とを繰り返すことで固体撮像素子１００を形成することができるため、プロセスコストの上昇を最低限に抑制することが可能となる。
【０１０２】
［素子分離領域］
続いて、素子分離領域５の構造の詳細及び形成方法について、説明する。
【０１０３】
なお、図７及び図８における素子分離領域５の形成方法の説明においては、例えば、図２に示す固体撮像素子１００における、素子分離領域５以外の構造がすでに形成されているものとして説明する。
【０１０４】
＜トレンチ分離＞
図７は、本開示の実施の形態に係る固体撮像素子１００が有する素子分離領域５の第１例であるトレンチ分離構造を説明する図である。なお、図７は、図１のＩＩ―ＩＩ線における断面に対応する断面図である。
【０１０５】
まず、固体撮像素子１００は、例えば、図２に示す素子分離領域５以外の構造がすでに形成されている。このとき、素子分離領域５は、Ｐ−層８ａ及びＰ−層８ｂと同様の導電型であり、且つ、同様の不純物濃度となっている。
【０１０６】
次に、Ｎ＋層１０ａと、Ｎ＋層１０ｂとの間の領域をエッチングすることで、固体撮像素子１００には、Ｐｓｕｂ基板７の主面７ａに直交する方向に凹んだ空間であるトレンチ（溝部１６）が設けられている。
【０１０７】
次に、溝部１６を充填する絶縁性部材１４が、溝部１６に充填されることで、素子分離領域５が形成される。
【０１０８】
絶縁性部材１４は、隣り合う光電変換層（図７においては、光電変換層１５ａ及び光電変換層１５ｂ）の間の電気的な絶縁を形成するための部材である。絶縁性部材１４は、例えば、ＳｉＯ２である。なお、図７には、溝部１６に絶縁性部材１４が充填されている状態を図示している。
【０１０９】
また、溝部１６近傍の領域には、Ｐ＋型の層であるＰ＋層（第５の半導体領域）１２が形成されている。具体的には、素子分離領域５における溝部１６（図７においては、絶縁性部材１４が形成されている領域）の周りの領域には、Ｐ＋層１２が形成されている。
【０１１０】
Ｐ＋層１２が形成されることで、溝部１６を形成する際のエッチングによる損傷が残存する領域である溝部１６の周囲の領域に、Ｎ＋層１０ａ、１０ｂとＰ−層８ａ、８ｂとにより形成される空乏層が素子分離領域５に伸びてくるのを抑制する効果が期待できる。
【０１１１】
Ｐ＋層１２の形成条件としては、例えば、溝部１６をエッチングにより形成した直後の段階で、側壁注入として、ボロン注入を実施する。
【０１１２】
具体的な条件としては、例えば、２０ｋｅＶ、５Ｅ１３ｃｍ−２が想定されるが、この条件に限定される訳ではない。また、ＰＮ接合間のブレークダウンを抑制する目的で、Ｐ＋層９ａ、９ｂと、Ｎ＋層１０ａ、１０ｂとを離して形成することが重要となる。
【０１１３】
＜注入分離＞
図８は、本開示の実施の形態に係る固体撮像素子１００が備える素子分離領域５の第２例である注入分離構造を説明する図である。なお、図８は、図１のＩＩ―ＩＩ線における断面に対応する断面図である。
【０１１４】
まず、固体撮像素子１００は、例えば、図２に示す素子分離領域５以外の構造がすでに形成されている。このとき、図２に示す素子分離領域５は、Ｐ−層８ａ及びＰ−層８ｂと同様の導電型であり、且つ、同様の不純物濃度となっている。
【０１１５】
次に、ボロン注入によりＰ層である注入分離領域（素子分離領域１３）を形成する。これにより、素子分離領域１３として、Ｐ−層８ａ及びＰ−層８ｂよりも、不純物濃度が高いＰ型の層が形成される。例えば、素子分離領域１３は、Ｐ＋層である。
【０１１６】
ボロン注入条件としては、例えば５０ｋｅＶ〜２５０ｋｅＶ（１００ｋｅＶ刻み）、２Ｅ１２ｃｍ−２の多段注入が想定されるが、この条件に限定されるわけではない。
【０１１７】
以上、図７及び図８で説明したように、素子分離領域５、１３は形成される。
【０１１８】
なお、図７及び図８においては、画素領域１及び画素領域２の間に位置するＰ−層の一部が、素子分離領域５又は素子分離領域１３として形成されているが、画素領域１及び画素領域２の間に位置するＰ−層の全部が、素子分離領域５又は素子分離領域１３として形成されていてもよい。例えば、素子分離領域５又は素子分離領域１３は、Ｐｓｕｂ基板７の主面７ａに接しているとよい。
【０１１９】
また、トランジスタ６を形成するために、Ｐｓｕｂ基板７の主面７ａに直交する方向に延在する素子分離領域５又は素子分離領域１３が、画素領域１及び画素領域２の間に、複数形成されていてもよい。例えば、複数の素子分離領域に３の間に、トランジスタ６は、配置されていてもよい。この場合、トランジスタ６のＰｓｕｂ基板７側には、素子分離領域５ではなく、Ｐ−層が位置していてもよい。
【０１２０】
［効果等］
以上のように、本実施の形態に係る固体撮像素子１００は、Ｐｓｕｂ基板７にアレイ状に配列された複数の画素領域を有する。複数の画素領域のそれぞれは、受光した光を光電変換する。複数の画素領域は、第１の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する光電変換層１５ａを含む画素領域１と、第１の波長領域とは異なる第２の波長領域の光を光電変換し、アバランシェ増倍によって電荷を増倍する光電変換層１５ｂを含む画素領域２と、を含む。複数の画素領域は、素子分離領域５により分離されている。
【０１２１】
このような構成によれば、固体撮像素子１００は、複数の波長領域の光を、アバランシェ増倍によって検出することができる。そのため、固体撮像素子１００によれば、異なる波長の検出効率をそれぞれ向上させることができる。
【０１２２】
例えば、光電変換層１５ａは、第１導電型のＮ＋層１０ａと、第１導電型とは異なる第２導電型のＰ−層８ａと、を備える。また、例えば、光電変換層１５ｂは、第１導電型のＮ＋層１０ｂと、第２導電型のＰ−層８ｂと、を備える。例えば、Ｐ−層８ａと、Ｐ−層８ｂとは、厚さが異なる。
【０１２３】
このような構成によれば、検出する光の波長領域によって、アバランシェ増倍させる電荷の量を変更することができる。そのため、このような構成によれば、複数の波長領域のそれぞれを検出するのに適した電荷量をアバランシェ増倍によって増倍することができる。
【０１２４】
また、例えば、第１の波長領域は、第２の波長領域よりも長波長領域であり、Ｐ−層８ａの厚さは、Ｐ−層８ｂの厚さよりも厚い。
【０１２５】
固体撮像素子１００は、光が長波長である程、検出効率が低下する。そこで、長波長領域の光を検出するＰ−層８ａの厚さを厚くすることで、アバランシェ増倍によって電荷をより多く増倍することができる。
【０１２６】
また、例えば、第１導電型は、Ｎ型であり、第２導電型は、Ｐ型である。
【０１２７】
このような構成によれば、第１導電型は、Ｐ型であり、第２導電型は、Ｎ型である場合と比較して、簡便に製造され得る。
【０１２８】
また、例えば、平面視において、画素領域１は、画素領域２よりも面積が小さい。言い換えると、画素領域１と画素領域２との間の素子分離領域５の幅は、画素領域２〜４の間の素子分離領域５の幅よりも、広く形成されている。
【０１２９】
例えば、ＩＲ光は、可視光よりも混色を起こしやすい。そのため、このような構成によれば、画素領域１と画素領域２との混色を抑制することができる。
【０１３０】
また、例えば、素子分離領域５には、Ｐｓｕｂ基板７の主面７ａに直交する方向に凹んだ溝部１６が設けられている。この場合、例えば、固体撮像素子１００は、さらに、溝部１６内に充填されている絶縁性部材１４を有する。
【０１３１】
このような構成によれば、画素領域１と画素領域２との間の電気的な絶縁性をより向上させることができる。
【０１３２】
また、例えば、溝部１６近傍の領域には、Ｐ＋型の層であるＰ＋層１２が形成されている。
【０１３３】
このような構成によれば、Ｐ＋層１２が形成されることで、溝部１６を形成する際のエッチングによる損傷が残存する領域である溝部１６の周囲の領域に、Ｎ＋層１０ａ、１０ｂとＰ−層８ａ、８ｂとにより形成される空乏層が素子分離領域５に伸びてくるのを抑制することができる。
【０１３４】
また、例えば、素子分離領域５は、Ｐ−層８ａ及びＰ−層８ｂよりも、不純物濃度が高いＰ型の層である。
【０１３５】
このような構成によれば、溝部１６を形成する場合と比較して、少ない工程で素子分離領域１３を形成することができる。
【０１３６】
また、例えば、固体撮像素子１００は、さらに、平面視において、複数の画素領域（例えば、画素領域１及び画素領域２）の間に設けられ、当該複数の画素領域のうちの少なくとも１つで光電変換されることで生成された電荷を読み出すためのトランジスタ６を有する。この場合、トランジスタ６は、平面視において、素子分離領域５に囲まれている。
【０１３７】
このような構成によれば、固体撮像素子１００は、別途トランジスタ６を配置する領域を設ける必要がなくなる。そのため、このような構成によれば、固体撮像素子１００は、小型化され得る。
【０１３８】
また、例えば、固体撮像素子１００は、さらに、Ｐｓｕｂ基板７に可変電圧を印加する制御回路１７を有する。
【０１３９】
このような構成によれば、例えば、Ｐｓｕｂ基板７に、制御回路１７によって高電圧を印加する高電圧駆動時は、ＩＲ光に対しては空乏層を厚く形成できるので、検出効率が向上され得る。また、可視光（特に、Ｂ光）に対しては、アバランシェ増倍領域により、検出効率を向上できる。また、ＩＲ光の検出効率が要求されない状況下では、Ｐｓｕｂ基板７に印加する電圧を低下させることで（低電圧駆動時）、消費電力を抑制しつつ、且つ、Ｂ光を含む可視光に対しても、検出効率を向上できる。
【０１４０】
また、第１の波長領域の光は、ＩＲ光であり、第２の波長領域の光は、可視光である。
【０１４１】
つまり、固体撮像素子１００は、特に、ＩＲ光及び可視光の双方の検出効率を向上できる。言い換えると、固体撮像素子１００は、ＩＲ光と可視光（特に、波長の短い青色光）との検出効率を両方とも向上させることができる。
【０１４２】
（その他の実施の形態）
以上、本開示の実施の形態に係る固体撮像素子ついて、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、又は異なる実施の形態における構成要素を組み合わせて構築される形態も、一つ又は複数の態様の範囲内に含まれてもよい。
【０１４３】
例えば、固体撮像素子が有する各画素領域が受光する光の波長領域は、互いに一部が重なっていてもよい。
【０１４４】
また、上記実施の形態では、固体撮像素子１００が有する画素領域１〜４の一例として、ＩＲ光、Ｒ光、Ｇ光、及び、Ｂ光を受光して光電変換する例について説明した。しかしながら、固体撮像素子は、例えば、ＩＲ光、及び、Ｒ光を受光して光電変換する画素領域のみを有していてもよいし、ＩＲ光、Ｒ光、及び、Ｇ光を受光して光電変換する画素領域のみを有していてもよく、固体撮像素子が有する画素領域の組み合わせは、特に限定されない。
【産業上の利用可能性】
【０１４５】
本開示の固体撮像素子は、夜間用車載カメラ、セキュリティ（暗視及び／又は監視）カメラ等、微弱な光しかない環境下で有効なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等に利用できる。
【符号の説明】
【０１４６】
１  画素領域（第１の画素領域）
２  画素領域（第２の画素領域）
３  画素領域（第３の画素領域）
４  画素領域（第４の画素領域）
５、１３  素子分離領域
６  トランジスタ
７  Ｐｓｕｂ基板（基板）
７ａ  主面
８、１０  Ｐ−層
８ａ  Ｐ−層（第２の半導体領域）
８ｂ  Ｐ−層（第４の半導体領域）
８ｃ  Ｐ−層（第８の半導体領域）
８ｄ  Ｐ−層（第１０の半導体領域）
９、９ａ、９ｂ、９ｃ、９ｄ、９１、９２  Ｐ＋層
１０ａ  Ｎ＋層（第１の半導体領域）
１０ｂ  Ｎ＋層（第３の半導体領域）
１０ｃ  Ｎ＋層（第７の半導体領域）
１０ｄ  Ｎ＋層（第９の半導体領域）
１２  Ｐ＋層（第５の半導体領域）
１４  絶縁性部材
１５ａ  光電変換層（第１の光電変換層）
１５ｂ  光電変換層（第２の光電変換層）
１５ｃ  光電変換層（第３の光電変換層）
１５ｄ  光電変換層（第４の光電変換層）
１６  溝部
１７  制御回路
１００  固体撮像素子
【図１】
2019186750.tif 000003
【図２】
2019186750.tif 000004
【図３】
2019186750.tif 000005
【図４】
2019186750.tif 000006
【図５Ａ】
2019186750.tif 000007
【図５Ｂ】
2019186750.tif 000008
【図５Ｃ】
2019186750.tif 000009
【図６Ａ】
2019186750.tif 000010
【図６Ｂ】
2019186750.tif 000011
【図６Ｃ】
2019186750.tif 000012
【図７】
2019186750.tif 000013
【図８】
2019186750.tif 000014
【国際調査報告】
2019186750.tif 000015
2019186750.tif 000016
2019186750.tif 000017
2019186750.tif 000018