(57)【要約】  三相マルチレベルインバータ（５）は、第１の電圧を有する第１の直流電圧源（１）に接続される。単相インバータ（１０−ａ）、（１０−ｂ）、（１０−ｃ）が、三相マルチレベルインバータ（５）の対応する相に直列接続され、第２の電圧を有する第２の直流電圧源（７）、（８）、（９）を含む。３個の単相インバータ（１０−ａ）、（１０−ｂ）、（１０−ｃ）によるブースト電圧と三相マルチレベルインバータ（５）の出力電圧との合成出力電圧が負荷（１２）に供給される。制御装置（１３）は、合成出力電圧におけるコモンモード電圧が予め定められた許容範囲内に収まり、かつ合成出力電圧における各線間電圧の変化幅が第２の電圧を基準とする規定条件を満たすように調整する。
2020166003.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧を有する第１の直流電圧源に接続された三相マルチレベルインバータと、
各々が、前記三相マルチレベルインバータの対応する相に直列接続され、第２の電圧を有する第２の直流電圧源を含む３個の単相インバータと、
制御装置とを備え、
前記３個の単相インバータによるブースト電圧と前記三相マルチレベルインバータの出力電圧との合成出力電圧が負荷に供給され、
前記制御装置は、前記合成出力電圧におけるコモンモード電圧が予め定められた許容範囲内に収まり、かつ前記合成出力電圧における各線間電圧の変化幅が前記第２の電圧を基準とする規定条件を満たすように調整する、電力変換装置。
【請求項２】
前記予め定められた許容範囲は、前記第２の電圧の３分の２以下であり、かつ前記規定条件は、前記合成出力電圧における各線間電圧の変化幅が前記第２の電圧以下である、請求項１記載の電力変換装置。
【請求項３】
前記制御装置は、前記三相マルチレベルインバータの出力電圧のコモンモード電圧を０［Ｖ］に制御し、かつ前記３個の単相インバータによるブースト電圧の各線間電圧の変化幅が最小となるように制御する、請求項２記載の電力変換装置。
【請求項４】
前記制御装置は、前記３個の単相インバータのうちの２個以上が同時にスイッチングしないように制御する、請求項３記載の電力変換装置。
【請求項５】
前記制御装置は、前記三相マルチレベルインバータの出力電圧の電圧ベクトルとして、Ｘ種類の電圧ベクトルの中から選択し、前記３個の単相インバータによるブースト電圧の電圧ベクトルとして、Ｙ種類の電圧ベクトルの中から選択する、ただし、Ｙ＞Ｘである、請求項２記載の電力変換装置。
【請求項６】
前記制御装置は、前記三相マルチレベルインバータの出力電圧の電圧ベクトルとして、７種の零ベクトルの中から選択し、前記３個の単相インバータによるブースト電圧の電圧ベクトルとして、２７種のすべての電圧ベクトルの中から選択する、請求項５記載の電力変換装置。
【請求項７】
前記制御装置は、前記合成出力電圧における各線間電圧の電圧変化幅が前記第２の電圧となるように、前記単相インバータの電圧指令値の絶対値が決められた範囲内のときには、前記電圧指令値の絶対値に代えて、決められた値を用いる、請求項２記載の電力変換装置。
【請求項８】
前記決められた範囲は、１個以上の連続範囲からなり、
前記制御装置は、前記単相インバータの電圧指令値の絶対値が前記連続範囲内のときには、前記電圧指令値の絶対値に代えて、前記連続範囲の最小値を用いる、請求項７記載の電力変換装置。
【請求項９】
前記決められた範囲は、
前記第２の電圧の０．０２倍〜０．２倍の第１の連続範囲と、
前記第２の電圧の０．５倍〜０．７５倍の第２の連続範囲とからなる、請求項８記載の電力変換装置。
【請求項１０】
前記予め定められた許容範囲は、０［Ｖ］であり、かつ前記規定条件は、前記３個の単相インバータによるブースト電圧の各線間電圧の変化幅が前記第２の電圧の２倍である、請求項１記載の電力変換装置。
【請求項１１】
前記予め定められた許容範囲は、前記第２の電圧の１０分の１以下であり、かつ前記規定条件は、前記３個の単相インバータによるブースト電圧の各線間電圧の変化幅が前記第２の電圧の２倍である、請求項１記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
インバータによってモータを駆動する可変速ドライブ装置などでは、インバータとモータとの間のケーブル配線が長く、インバータのスイッチング時の高い電圧変化によって、モータ入力端子にスパイク電圧が発生し、これがモータの寿命劣化を招く問題がある。【０００３】
インバータによってモータを駆動する場合は、モータの中性点電位変動が発生し、ケーブルおよびモータの浮遊容量を介して零相電流が流れる。その結果、零相電流によるコモンモードノイズが周辺機器へ悪影響を及ぼすことがある。【０００４】
特許文献１の電力変換装置は、３相インバータと、３相インバータに接続された３つの単相インバータとを備える。この電力変換装置は、３相の出力電圧の総和が０［Ｖ］になるように制御することによって、コモンモードノイズを抑制する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０３７３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電力変換装置が発生するＥＭＩ（Electro  Magnetic  Interference）ノイズは、コモンモードノイズとノーマルモードノイズとを含む。特許文献１の電力変換装置は、コモンモード電圧を０［Ｖ］に制御することによって、コモンモードノイズを抑制するが、ノーマルモードノイズを低減しない。【０００７】
それゆえに、本発明の目的は、コモンモードノイズとノーマルモードノイズの双方を低減することができる電力変換装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電力変換装置は、第１の電圧を有する第１の直流電圧源に接続された三相マルチレベルインバータと、各々が、三相マルチレベルインバータの対応する相に直列接続され、第２の電圧を有する第２の直流電圧源を含む３個の単相インバータと、制御装置とを備える。３個の単相インバータによるブースト電圧と三相マルチレベルインバータの出力電圧との合成出力電圧が負荷に供給される。制御装置は、合成出力電圧におけるコモンモード電圧が予め定められた許容範囲内に収まり、かつ合成出力電圧における各線間電圧の変化幅が第２の電圧を基準とする規定条件を満たすように調整する。
【発明の効果】
【０００９】
本発明によれば、制御装置は、合成出力電圧におけるコモンモード電圧が予め定められた許容範囲内に収まり、かつ合成出力電圧における各線間電圧の変化幅が第２の電圧を基準とする規定条件を満たすように調整する。これによって、コモンモードノイズとノーマルモードノイズの双方を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１の電力変換装置５００の構成を表わす図である。
【図２】実施の形態１の制御装置１３の構成を示す図である。
【図３】実施の形態１の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの一部を示す図である。
【図４】実施の形態２の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの一部を示す図である。
【図５】（ａ）は、３相３レベルインバータ５のＵ相出力電圧Ｖ＿ａを表わす図である。（ｂ）は、単相インバータ１０−ａによるブースト電圧ＴＶａを表わす図である。（ｃ）は、合成出力電圧ＣＶａを表わす図である。
【図６】（ａ）は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａを表わす図である。（ｂ）は、三相３レベルインバータ５のＶ相出力電圧Ｖ＿ｂを表わす図である。（ｃ）は、三相３レベルインバータ５のＷ相出力電圧Ｖ＿ｃを表わす図である。（ｄ）は、三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃのコモンモード電圧Ｖｃｏｍ１を表わす図である。（ｅ）は、単相インバータ１０によるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃのコモンモード電圧Ｖｃｏｍ２を表わす図である。（ｆ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。
【図７】（ａ）は、合成出力電圧ＣＶａを表わす図である。（ｂ）は、合成出力電圧ＣＶｂを表わす図である。（ｃ）は、線間電圧ＤＶａｂを表わす図である。
【図８】電力変換装置５００と負荷１２との間の配線に発生する配線インダクタンス、配線間の浮遊容量を表わす図である。
【図９】電力変換装置５００の出力端における出力電圧の線間電圧の波形ＯＶと、負荷１２の入力端における電圧の波形ＩＶとを表わす図である。
【図１０】実施の形態３の制御装置１３の構成を表わす図である。
【図１１】線間電圧の変化幅の抑制制御を実施しない場合における線間電圧の変化幅を説明するための図である。
【図１２】線間電圧の変化幅の抑制制御を実施した場合における線間電圧の変化幅を説明するための図である。
【図１３】（ａ）は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａ、Ｖ相出力電圧Ｖ＿ｂ、Ｗ相出力電圧Ｖ＿ｃを表わす図である。（ｂ）は、単相インバータ１０−ａによるブースト電圧ＴＶａを表わす図である。（ｃ）は、単相インバータ１０−ｂによるブースト電圧ＴＶｂを表わす図である。（ｄ）は、単相インバータ１０−ｃによるブースト電圧ＴＶａを表わす図である。（ｅ）は、単相インバータ１０−ｃによるブースト電圧ＴＶｃと単相インバータ１０−ａによるブースト電圧ＴＶａとの線間電圧ＥＶｃａを表わす図である。
【図１４】（ａ）〜（ｅ）は、図１３（ａ）〜（ｅ）の領域ＲＡを拡大した図である。
【図１５】（ａ）〜（ｅ）は、図１３（ａ）〜（ｅ）の領域ＲＡを拡大した図である。
【図１６】三相３レベルインバータ５の三相出力状態と、静止座標系での出力状態と、コモンモード電圧Ｖｃｏｍ１とを表わす図である。
【図１７】単相インバータ１０−ａ、１０−ｂ、１０−ｃの三相出力状態と、静止座標系での出力状態と、コモンモード電圧Ｖｃｏｍ２とを表わす図である。
【図１８】（ａ）は、特許文献１における三相３レベルインバータの出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを３相２相変換したときの電圧ベクトル表わす図である。（ｂ）は、特許文献１における３つの単相インバータによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを３相２相変換したときの電圧ベクトルを表わす図である。（ｃ）は、特許文献１における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃを３相２相変換したときの電圧ベクトルを表わす図である。
【図１９】（ａ）は、実施の形態３における三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを３相２相変換したときの電圧ベクトル表わす図である。（ｂ）は、実施の形態３における単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを３相２相変換したときの電圧ベクトルを表わす図である。（ｃ）は、実施の形態３における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃを３相２相変換したときの電圧ベクトルを表わす図である。
【図２０】実施の形態４の制御装置１３の構成を表わす図である。
【図２１】（ａ）は、単相インバータ１０−ａの電圧指令値ＶＰａを表わす図である。（ｂ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡを表わす図である。（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡのマスク処理後の値を表わす図である。
【図２２】（ａ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。（ｂ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値をマスク処理した値をＡＭと、単相インバータ１０−ｂの電圧指令値ＶＰｂの絶対値をマスク処理した値をＢＭと表わす図である。
【図２３】（ａ）は、図２２（ａ）を時間軸方向に拡大した図である。（ｂ）は、図２２（ｂ）を時間軸方向に拡大した図である。（ｃ）は、図２２（ｃ）を時間軸方向に拡大した図である。
【図２４】（ａ）は、マスク処理を実行しない場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。（ｂ）は、マスク処理を実行しない場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。（ｃ）は、マスク処理を実行しない場合における単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡを表わす図である。
【図２５】（ａ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。（ｂ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した値ＡＭを表わす図である。
【図２６】電力変換装置５００の機能をソフトウェアを用いて実現する場合の電力制御器の構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について図面を参照して説明する。
実施の形態１．
図１は、実施の形態１の電力変換装置５００の構成を表わす図である。
【００１２】
電力変換装置５００は、第１の入力コンデンサ２と、第２の入力コンデンサ３と、三相３レベルインバータ５と、単相インバータ１０と、電流センサ３６と、ＥＭＩノイズフィルタ１１と、制御装置１３とを備える。
【００１３】
直流電源１は、第１の直流電圧源に相当する。直流電源１の電圧が第１の電圧ＶＭに相当する。
【００１４】
第１の入力コンデンサ２と第２の入力コンデンサ３とは、正極母線ＰＬと負極母線ＮＬとの間に直列に接続される。第１の入力コンデンサ２と第２の入力コンデンサ３とによって、直流電源１の第１の電圧ＶＭが分圧される。
【００１５】
三相３レベルインバータ５は、複数のスイッチング素子４と、複数のダイオードとを備える。スイッチング素子４は、たとえば、Ｓｉ−ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、Ｓｉ−ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）、ＳｉＣ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴなどの素子である。ダイオードは、Ｓｉ−Ｄｉｏｄｅ、ＳｉＣ−Ｄｉｏｄｅなどの素子である。スイッチング素子４にダイオードが逆並列接続される。
【００１６】
制御装置１３は、三相３レベルインバータ５の複数のスイッチング素子４のいずれかを駆動することによって、第１の入力コンデンサ２の電圧、第２の入力コンデンサ３の電圧、および第１の入力コンデンサ２と第２の入力コンデンサ３との接続点である中性点の電圧のうちのいずれかを出力する。
【００１７】
単相インバータ１０−ａは、三相３レベルインバータ５のＵ相と直列接続される。単相インバータ１０−ｂは、三相３レベルインバータ５のＶ相と直列接続される。単相インバータ１０−ｃは、三相３レベルインバータ５のＷ相と直列接続される。
【００１８】
単相インバータ１０−ａ、１０−ｂ、１０-ｃの各々は、４個のスイッチング素子６と、４個のダイオードとを備える。スイッチング素子６は、たとえば、Ｓｉ−ＩＧＢＴ、Ｓｉ−ＭＯＳＦＥＴ、ＳｉＣ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴなどの素子である。ダイオードは、Ｓｉ−Ｄｉｏｄｅ、ＳｉＣ−Ｄｉｏｄｅなどの素子である。スイッチング素子６にダイオードが逆並列接続される。
【００１９】
単相インバータ１０−ａは、第３の入力コンデンサ７を備える。単相インバータ１０−ｂは、第４の入力コンデンサ８を備える。単相インバータ１０-ｃは、第５の入力コンデンサ９を備える。
【００２０】
単相インバータ１０−ａは、４個のスイッチング素子６と、４個のダイオードと、第３の入力コンデンサ７からなる構成を１段として、直列接続された複数段を備えるものとしてもよい。この場合、最前段が三相３レベルインバータ５のＵ相と接続され、最後段がＥＭＩノイズフィルタ１１を介して負荷１２に接続される。
【００２１】
単相インバータ１０−ｂは、４個のスイッチング素子６と、４個のダイオードと、第４の入力コンデンサ８からなる構成を１段として、直列接続された複数段を備えるものとしてもよい。この場合、最前段が三相３レベルインバータ５のＶ相と接続され、最後段がＥＭＩノイズフィルタ１１を介して負荷１２に接続される。
【００２２】
単相インバータ１０−ｂは、４個のスイッチング素子６と、４個のダイオードと、第５の入力コンデンサ９からなる構成を１段として、直列接続された複数段を備えるものとしてもよい。この場合、最前段が三相３レベルインバータ５のＷ相と接続され、最後段がＥＭＩノイズフィルタ１１を介して負荷１２に接続される。
【００２３】
第３の入力コンデンサ７、第４の入力コンデンサ８、および第５の入力コンデンサ９は、第２の直流電圧源に相当する。第３の入力コンデンサ７、第４の入力コンデンサ８、および第５の入力コンデンサ９の電圧が、第２の電圧Ｖｓに相当する。
【００２４】
制御装置１３は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの複数のスイッチング素子６のいずれかを駆動することによって、単相インバータ１０−ａ、１０−ｂ、１０−ｃは、３レベル｛−Ｖｓ、０、＋Ｖｓ｝のうちのいずれかのブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを生成する。
【００２５】
ＥＭＩノイズフィルタ１１は、ノーマルモードノイズフィルタとコモンモードノイズフィルタにより構成される。
【００２６】
負荷１２は、たとえば三相モータ等である。
電流センサ３６は、単相インバータ１０−ａ、１０−ｂ、１０−ｃと負荷１２との間に流れる電流を検出する。
【００２７】
単相インバータ１０−ａによるブースト電圧ＴＶａが、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａに重畳されることによって生成される合成出力電圧ＣＶａが電力変換装置５００のＵ相出力電圧として、負荷１２に供給される。単相インバータ１０−ｂによるブースト電圧ＴＶｂが、三相３レベルインバータ５のＶ相出力電圧Ｖ＿ｂに重畳されることによって生成される合成出力電圧ＣＶｂが電力変換装置５００のＶ相出力電圧として、負荷１２に供給される。単相インバータ１０−ｃによるブースト電圧ＴＶｃが、三相３レベルインバータ５のＷ相出力電圧Ｖ＿ｃに重畳されることによって生成される合成出力電圧ＣＶｃが電力変換装置５００のＷ相出力電圧として、負荷１２に供給される。
【００２８】
図２は、実施の形態１の制御装置１３の構成を示す図である。
制御装置１３は、三相電圧指令生成部１９と、演算部３０と、三相３レベルインバータゲート信号生成部３１と、単相インバータゲート信号生成部３２とを備える。
【００２９】
三相電圧指令生成部１９は、三相電圧指令値ＶＲを生成する。たとえば、三相電圧指令生成部１９は、電流センサ３６から得られるモータの負荷電流と、電流指令値との偏差とに基づいてＰＩ制御することによって、三相電圧指令値ＶＲを生成する。あるいは、三相電圧指令生成部１９は、速度センサ３７から得られるモータの回転数と、速度指令値との偏差とに基づいてＰＩ制御することによって、三相電圧指令値ＶＲを生成する。
【００３０】
演算部３０は、瞬時空間電圧ベクトルの概念を用いて、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を抑制する。
【００３１】
コモンモード電圧Ｖｃｏｍ３、線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａは、以下の式で表される。
【００３２】
Ｖｃｏｍ３＝ＣＶａ＋ＣＶｂ＋ＣＶｃ・・・（Ａ１）
ＤＶａｂ＝ＣＶｂ−ＣＶａ・・・（Ａ２）
ＤＶｂｃ＝ＣＶｃ−ＣＶｂ・・・（Ａ３）
ＤＶｃａ＝ＣＶａ−ＣＶｃ・・・（Ａ４）
ここで、コモンモード電圧Ｖｃｏｍ３と線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅はトレードオフの関係にあるため、コモンモード電圧Ｖｃｏｍ３と線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅のどちらを優先するか、もしくはコモンモード電圧Ｖｃｏｍ３および線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅をどの程度抑制するかにより、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの選択パターンは異なる。
【００３３】
演算部３０は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃが第１の条件および第２の条件を満たすように調整する。
【００３４】
第１の条件とは、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３が予め定められた範囲内」である。「第２の条件」は、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅が第２の電圧Ｖｓを基準とする規定条件」である。
【００３５】
本実施の形態では、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を第２の電圧Ｖｓの２／３以下に抑制する」を第１の条件とし、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓ以下に抑制する」を「第２の条件」とする。
【００３６】
すなわち、演算部３０は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を第２の電圧Ｖｓの２／３以下に抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓ以下に抑制するように調整する。
【００３７】
図３は、実施の形態１の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの一部を示す図である。
【００３８】
合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３３の一部が示されている。合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３３のうち、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３が第２の電圧Ｖｓの２／３以下となり、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅が第２の電圧Ｖｓ以下に抑制するような合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３４の一部が示されている。
【００３９】
演算部３０は、ある制御周期内で三相電圧指令生成部１９から出力された三相電圧指令値ＶＲに最も近い３つ以上の複数の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３４を選択する。演算部３０は、選択した合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルを時間配分することによって、時間配分した平均値が、三相電圧指令値ＶＲの時間平均値となるように調整する。これによって、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を第２の電圧Ｖｓの２／３以下に抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓ以下に抑制することが可能となる。
【００４０】
三相３レベルインバータゲート信号生成部３１は、三相３レベルインバータのゲート信号ＣＴ１を出力することによって、三相３レベルインバータ５を制御する。
【００４１】
単相インバータゲート信号生成部３２は、単相インバータ１０−ａのゲート信号ＣＴ２ａ、単相インバータ１０−ｂのゲート信号ＣＴ２ｂ、単相インバータ１０−ｃのゲート信号ＣＴ２ｃを出力することによって、三相３レベルインバータ５を制御する。
【００４２】
本実施の形態によれば、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を第２の電圧Ｖｓの２／３以下に抑制するので、コモンモード電圧Ｖｃｏｍ３を低減することができる。また、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓ以下に抑制するので、ノーマルモードノイズを低減することができる。これによって、コモンモードノイズフィルタとノーマルモードノイズフィルタで構成されるEMIフィルタを小型・軽量化することができる。
【００４３】
実施の形態２．
実施の形態２の電力変換装置５００が、実施の形態１の電力変換装置５００と相違する点は、制御装置１３内の演算部３０の処理内容である。
【００４４】
本実施の形態では、演算部３０は、実施の形態１と同様に、「第１の条件」（＝合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３が予め定められた範囲内」）と「第２の条件」（合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅が第２の電圧Ｖｓを基準とする規定条件）とを満たすように、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルを選択する。
【００４５】
本実施の形態で、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を０Ｖに抑制する」を第１の条件とし、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの２倍に抑制する」を「第２の条件」とする。
【００４６】
すなわち、演算部３０は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を０［Ｖ］に抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの２倍に抑制するように調整する。
【００４７】
図４は、実施の形態２の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの一部を示す図である。
【００４８】
合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３３の一部が示されている。合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３３のうち、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を０［Ｖ］に抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの２倍に抑制するような、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３５の一部が示されている。
【００４９】
演算部３０は、ある制御周期内で三相電圧指令生成部１９から出力された三相電圧指令値ＶＲに最も近い３つ以上の複数の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３５を選択する。演算部３０は、選択した合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトル３５を時間配分することによって、時間配分した平均値が、三相電圧指令値ＶＲの時間平均値となるように調整する。これによって、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を０［Ｖ］に抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの２倍に抑制することができる。
【００５０】
本実施の形態によれば、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を０［Ｖ］に抑制するので、コモンモード電圧Ｖｃｏｍ３を低減することができる。また、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの２倍に抑制するので、ノーマルモードノイズを低減することができる。これによって、コモンモードノイズフィルタとノーマルモードノイズフィルタで構成されるＥＭＩフィルタを小型・軽量化することができる。
【００５１】
なお、制御装置１３は、上述した第１の条件「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を０Ｖに抑制する」に代えて、「合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を第２の電圧Ｖｓの１／１０以下に抑制する」を用いてもよい。これによって、実運用上、スイッチング素子のスイッチング遅れ、スイッチング素子のバラツキ、デッドタイムの影響などにより、わずかにコモンモード電圧Ｖｃｏｍ３が発生場合にも対応することができる。
【００５２】
また、上述の説明において、コモンモード電圧Ｖｃｏｍ３を０［Ｖ］に抑制し、線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの２倍に抑制することは、コモンモード電圧Ｖｃｏｍ３を略０［Ｖ］に抑制し、線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓの略２倍に抑制することも含む。つまり、微少な数値の差があっても、上記電圧の値は、本発明の範囲に含まれる。
【００５３】
実施の形態３．
実施の形態３の電力変換装置５００は、実施の形態１の電力変換装置５００を改良したものである。
【００５４】
実施の形態３においても、実施の形態１と同様に、演算部３０は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を第２の電圧Ｖｓの２／３以下に抑制し、かつ合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を第２の電圧Ｖｓ以下に抑制するように調整する。
【００５５】
図５（ａ）は、３相３レベルインバータ５のＵ相出力電圧Ｖ＿ａを表わす図である。図５（ｂ）は、単相インバータ１０−ａによるブースト電圧ＴＶａを表わす図である。図５（ｃ）は、合成出力電圧ＣＶａを表わす図である。
【００５６】
図５（ａ）に示すように、三相３レベルインバータ５は、１パルス方形波出力等の負荷１２の基本波となる電圧を出力し、負荷１２へ有効電力を供給する。
【００５７】
単相インバータ１０の出力電圧は、目標の出力電圧と三相３レベルインバータ５の出力電圧との差分を電圧指令とし、電圧指令をＰＷＭして生成された電圧である。よって、図５（ｂ）に示すように、単相インバータ１０の出力電圧は、パルス状の電圧となる。
【００５８】
図５（ｃ）に示すように、合成出力電圧ＣＶａは、Ｕ相出力電圧Ｖ＿ａに単相インバータ１０−ａの出力電圧が重畳された電圧である。
【００５９】
第１の電圧ＶＭと第２の電圧Ｖｓの比率が２：１となるよう設定される。これにより、直流電圧が高い三相３レベルインバータ５が低周波でスイッチング動作をし、直流電圧が低い単相インバータ１０が、高速スイッチング動作をする。これによって、電力変換装置５００のスイッチング損失が低減され、電力変換装置５００の高効率化に繋がる。
【００６０】
図６（ａ）は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａを表わす図である。図６（ｂ）は、三相３レベルインバータ５のＶ相出力電圧Ｖ＿ｂを表わす図である。図６（ｃ）は、三相３レベルインバータ５のＷ相出力電圧Ｖ＿ｃを表わす図である。
【００６１】
Ｕ相出力電圧Ｖ＿ａ、Ｖ相出力電圧Ｖ＿ｂ、およびＷ相出力電圧Ｖ＿ｃのそれぞれは、他の２つと１２０度ずつ位相差を有する。
【００６２】
図６（ｄ）は、三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃのコモンモード電圧Ｖｃｏｍ１を表わす図である。
【００６３】
コモンモード電圧Ｖｃｏｍ１は以下の式で表わすことができる。
Ｖｃｏｍ１＝（Ｖ＿ａ＋Ｖ＿ｂ＋Ｖ＿ｃ）／３・・・（Ｂ１）
式（Ｂ１）に示すように、３つの相電圧Ｖ＿ａとＶ＿ｂとＶ＿ｃとの和が常に０［Ｖ］であれば、コモンモード電圧Ｖｃｏｍ１も０［Ｖ］となる。
【００６４】
制御装置１３は、３つの相電圧Ｖ＿ａとＶ＿ｂとＶ＿ｃとの和が常に０［Ｖ］となるように３相レベルインバータ５のスイッチング素子４をスイッチングすることによって、コモンモード電圧Ｖｃｏｍ１を０［Ｖ］に制御する。
【００６５】
図６（ｅ）は、単相インバータ１０によるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃのコモンモード電圧Ｖｃｏｍ２を表わす図である。
【００６６】
コモンモード電圧Ｖｃｏｍ２は以下の式で表わすことができる。
Ｖｃｏｍ２＝（ＴＶａ＋ＴＶｂ＋ＴＶｃ）／３・・・（Ｂ２）
制御装置１３は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの出力電圧のコモンモード電圧Ｖｃｏｍ２を制御しないため、コモンモード電圧Ｖｃｏｍ２は、０［Ｖ］とならない。
【００６７】
図６（ｆ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。
【００６８】
以下の式が成り立つので、コモンモード電圧Ｖｃｏｍ３も、０［Ｖ］とはならない。
Ｖｃｏｍ３＝Ｖｃｏｍ１＋Ｖｃｏｍ２・・・（Ｂ３）
図７（ａ）は、合成出力電圧ＣＶａを表わす図である。
【００６９】
以下の式で示すように、合成出力電圧ＣＶａは、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａに、単相インバータ１０−ａによるブースト電圧ＴＶａが重畳された電圧である。
【００７０】
ＣＶａ＝Ｖ＿ａ＋ＴＶａ・・・（Ｂ４）
図７（ｂ）は、合成出力電圧ＣＶｂを表わす図である。
【００７１】
以下の式で示すように、合成出力電圧ＣＶｂは、三相３レベルインバータ５のＶ相出力電圧Ｖ＿ｂに、単相インバータ１０−ｂによるブースト電圧ＴＶｂが重畳された電圧である。
【００７２】
ＣＶｂ＝Ｖ＿ｂ＋ＴＶｂ・・・（Ｂ５）
図７（ｃ）は、線間電圧ＤＶａｂを表わす図である。
【００７３】
以下の式で示すように、線間電圧ＤＶａｂは、合成出力電圧ＣＶａと合成出力電圧ＣＶｂとの差を表わす電圧である。
【００７４】
ＤＶａｂ＝ＣＶａ−ＣＶｂ・・・（Ｂ６）
図示しないが、線間電圧ＤＶｂｃは、合成出力電圧ＣＶｂと合成出力電圧ＣＶｃとの差を表わす電圧である。線間電圧ＤＶｃａは、合成出力電圧ＣＶｃと合成出力電圧ＣＶａとの差を表わす電圧である。
【００７５】
図８は、電力変換装置５００と負荷１２との間の配線に発生する配線インダクタンス、配線間の浮遊容量を表わす図である。
【００７６】
電力変換装置５００と負荷１２との間の長い配線は、配線インダクタンス１７と、配線間およびモータ巻線間の浮遊容量１８で構成されるＬＣ等価回路として表現できる。
【００７７】
図９は、電力変換装置５００の出力端における出力電圧の線間電圧の波形ＯＶと、負荷１２の入力端における電圧の波形ＩＶとを表わす図である。
【００７８】
図９に示すように、電力変換装置５００の出力端における出力電圧（すなわち、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃ）の線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａが変化すると、負荷１２の入力端には、出力電圧（すなわち、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃ）の線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅の最大２倍の電圧が印加されることが知られている。合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅とノーマルモードノイズレベルはほぼ比例関係となるため、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を抑制すると、ノーマルモードノイズレベルが減少する。その結果、ノーマルモードノイズフィルタを小型化することが可能となる。本実施の形態では、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂ、ＤＶｂｃ、ＤＶｃａの変化幅を抑制することによって、インバータサージおよびノーマルモードノイズを抑制することができる。
【００７９】
図１０は、実施の形態３の制御装置１３の構成を表わす図である。
制御装置１３は、三相電圧指令生成部１９と、第１の電圧指令生成部２０と、第１のゲート信号生成部２１と、第２の電圧指令生成部２２と、電圧指令極性判定部２３と、電圧指令絶対値出力部２６と、第２のゲート信号生成部２４と、第３のゲート信号生成部２７と、線間電圧変化幅抑制制御部２５とを備える。
【００８０】
三相電圧指令生成部１９は、三相電圧指令値ＶＲを生成する。たとえば、三相電圧指令生成部１９は、電流センサ３６から得られるモータの負荷電流と、電流指令値との偏差とに基づいてＰＩ制御することによって、三相電圧指令値ＶＲを生成する。あるいは、三相電圧指令生成部１９は、速度センサから得られるモータの回転数と、速度指令値との偏差とに基づいてＰＩ制御することによって、三相電圧指令値ＶＲを生成する。
【００８１】
第１の電圧指令生成部２０は、三相３レベルインバータ５の電圧指令値ＶＫを生成する。第１の電圧指令生成部２０は、三相電圧指令値ＶＲを用いて、三相３レベルインバータ５のコモンモード電圧Ｖｃｏｍ３が０［Ｖ］になるように三相３レベルインバータ５の電圧指令値ＶＫを生成する。三相３レベルインバータ５は、半周期において１パルス、２パルスまたは３パルス等の低周波の電圧を出力する。第１の電圧指令生成部２０は、コモンモード電圧Ｖｃｏｍ３を０［Ｖ］にするため、例えば、三相電圧指令値ＶＲがピークが１［Ｖ］の正弦波である場合、三相電圧指令値ＶＲの絶対値が０．５［Ｖ］以上の高さとなる期間において、電圧指令値ＶＫを０以外に設定し、三相電圧指令値ＶＲの絶対値が０．５［Ｖ］未満の高さとなる期間において、電圧指令値ＶＫを０に設定する。
【００８２】
第１のゲート信号生成部２１は、第１の電圧指令生成部２０で生成された三相３レベルインバータ５の電圧指令値ＶＫに基づき、三相３レベルインバータ５のスイッチング素子４へ送るゲート信号ＣＴ１を生成する。
【００８３】
第２の電圧指令生成部２２は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃを生成する。第２の電圧指令生成部２２は、三相電圧指令値ＶＲと三相３レベルインバータ５の電圧指令値ＶＫとの差分を算出することによって、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃを生成する。
【００８４】
単相インバータ１０−ａ、１０−ｂ、１０−ｃは、それぞれ三相３レベルインバータ５側のレグＬと、負荷１２側のレグＲとを含む。
【００８５】
電圧指令極性判定部２３と第２のゲート信号生成部２４が、レグＬのスイッチング素子へのゲート信号を生成する。電圧指令絶対値出力部２６と第３のゲート信号生成部２７が、レグＲのスイッチング素子へのゲート信号を生成する。各レグの下アームのスイッチング素子のゲート信号は、各レグの下アームのスイッチング素子のゲート信号を反転した信号である。
【００８６】
電圧指令極性判定部２３は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの極性判別信号ＰＥを出力する。極性が正の場合に、極性判別信号ＰＥは「１」を表わし、極性が負の場合に、極性判別信号ＰＥは「０」を表わす。
【００８７】
電圧指令絶対値出力部２６は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡを出力する。
【００８８】
第２のゲート信号生成部２４は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの極性判別信号ＰＥにデッドタイムを付加して、単相インバータ１０−ａ、１０−ｂ、１０−ｃの三相３レベルインバータ５側のレグＬへのゲート信号を出力する。デッドタイムは、オンディレイ時間（一般的に数usec程度）である。デッドタイムは、スイッチング素子を制御するゲート信号がオフからオンに変化する際に付加される。
【００８９】
第３のゲート信号生成部２７は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣと各相の三角波キャリアとを比較することによって、電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣをＰＷＭし、さらにデッドタイムを付加して、単相インバータ１０−ａ、１０−ｂ、１０−ｃの負荷側のレグＲへのゲート信号を出力する。各相の三角波キャリアの位相は、他相の２つの三角波キャリアの位相と１２０°相違する。
【００９０】
図１１は、線間電圧の変化幅の抑制制御を実施しない場合における線間電圧の変化幅を説明するための図である。図１２は、線間電圧の変化幅の抑制制御を実施した場合における線間電圧の変化幅を説明するための図である。
【００９１】
図１１および図１２には、ある瞬間における単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃ、ブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃの線間電圧ＥＶａｂ、ＥＶｂｃ、ＥＶｃａ、線間電圧の変化幅ΔＥＶａｂ、ΔＥＶｂｃ、ΔＥＶｃａが示されている。線間電圧の変化幅ΔＥＶａｂ、ΔＥＶｂｃ、ΔＥＶｃａは、現在の時刻ｔにおける線間電圧ＥＶａｂ（ｔ）、ＥＶｂｃ（ｔ）、ＥＶｃａ（ｔ）と前回の時刻（ｔ−１）における線間電圧ＥＶａｂ（ｔ−１）、ＥＶｂｃ（ｔ−１）、ＥＶｃａ（ｔ−１）との差分を表わす。
【００９２】
第１の電圧ＶＭを２[p.u]とし、第２の電圧Ｖｓを１[p.u]する。三相３レベルインバータ５の（Ｕ相電圧Ｖ＿ａ、Ｖ相電圧Ｖ＿ｂ、Ｗ相電圧Ｖ＿ｃ）が（２、０、−２）とする。
【００９３】
図１１に示すように、線間電圧の変化幅の抑制制御を実施しない場合には、単相インバータ１０−ａ、１０−ｂ、１０−ｃは、状態１（０,１,０）から状態２（０,０,１）に遷移し、線間電圧の変化幅ΔＥｂｃが２[p.u]となる。
【００９４】
図１２に示すように、線間電圧の変化幅の抑制制御を実施した場合には、単相インバータ１０−ａ、１０−ｂ、１０−ｃは、状態１（０,１,０）から状態１Ａ（０,０,０）を経由して、状態２（０,０,１）に遷移する。これによって、線間電圧の変化幅ΔＥＶａｂ、ΔＥＶｂｃ、ΔＥＶｃａが最大で１[p.u]となるので、線間電圧の変化幅ΔＥＶａｂ、ΔＥＶｂｃ、ΔＥＶｃａが最小となるように制御することができる。
【００９５】
線間電圧変化幅抑制制御部２５は、第２のゲート信号生成部２４から出力されるゲート信号、および第３のゲート信号生成部２７から出力されるゲート信号のタイミングを調整することによって、単相インバータ１０−ａ、１０−ｂ、１０−ｃのうちの２個以上が同時にスイッチング素子６よるスイッチングをしないように制御する。これによって、線間電圧の変化幅を第２の電圧Ｖｓ以下に抑制できる。
【００９６】
説明簡単化のため、ここでは一例のみを示したが、出力電圧の１周期の全領域において、線間電圧の変化幅の抑制制御を適用する。
【００９７】
図１３（ａ）は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａ、Ｖ相出力電圧Ｖ＿ｂ、Ｗ相出力電圧Ｖ＿ｃを表わす図である。図１３（ｂ）は、単相インバータ１０−ａによるブースト電圧ＴＶａを表わす図である。図１３（ｃ）は、単相インバータ１０−ｂによるブースト電圧ＴＶｂを表わす図である。図１３（ｄ）は、単相インバータ１０−ｃによるブースト電圧ＴＶｃを表わす図である。図１３（ｅ）は、単相インバータ１０−ｃによるブースト電圧ＴＶｃと単相インバータ１０−ａによるブースト電圧ＴＶａとの線間電圧ＥＶｃａを表わす図である。
【００９８】
図１４（ａ）〜（ｅ）および図１５（ａ）〜（ｅ）は、図１３（ａ）〜（ｅ）の領域ＲＡを拡大した図である。
【００９９】
図１４は、状態１から状態２へ直接遷移した場合の波形例を表わす。図１５は、状態１から状態１Ａを経由して状態２へ遷移した場合の波形例を表わす。図１４と図１５とを比較すると、状態１から状態１Ａを経由して状態２へ遷移した場合の方が、状態１から状態２へ直接遷移した場合よりも、線間電圧ＥＶｃａの変化幅が小さいことがわかる。
【０１００】
以上のように、三相３レベルインバータ５によって、コモンモード電圧を抑制し、単相インバータ１０−ａ、１０−ｂ、１０−ｃによって線間電圧の変化幅を抑制することによって、コモンモードノイズとノーマルモードノイズの双方を低減することが可能となる。その結果、コモンモードノイズフィルタとノーマルモードノイズフィルタが小型化でき、損失の低下、コスト低減が期待できる。
【０１０１】
次に、本実施の形態の制御性能の改善効果について説明する。
図１６は、三相３レベルインバータ５の三相出力状態と、静止座標系での出力状態と、コモンモード電圧Ｖｃｏｍ１とを表わす図である。
【０１０２】
三相３レベルインバータ５の三相出力状態は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａ、Ｖ相出力電圧Ｖ＿ｂ、Ｗ相出力電圧Ｖ＿ｃの状態である。
【０１０３】
静止座標系での出力状態は、３相の電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを三相二相変換した静止座標軸（α、β）上で表現した瞬時空間電圧ベクトルである。
【０１０４】
図１７は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの三相出力状態と、静止座標系での出力状態と、コモンモード電圧Ｖｃｏｍ２とを表わす図である。
【０１０５】
単相インバータ１０−ａ、１０−ｂ、１０−ｃの三相出力状態は、単相インバータ１０−ａによるブースト電圧ＴＶａ、単相インバータ１０−ｂによるブースト電圧ＴＶｂ、単相インバータ１０−ｃによるブースト電圧ＴＶｃの状態である。
【０１０６】
静止座標系での出力状態は、３相の電圧ＴＶａ、ＴＶｂ、ＴＶｃを三相二相変換した静止座標軸（α、β）上で表現した瞬時空間電圧ベクトルである。
【０１０７】
三相３レベルインバータ５が「１」を出力するときは、第１の電圧ＶＭを出力している状態である。単相インバータ１０−ａ、１０−ｂ、１０−ｃが「１」を出力するときは、第２の電圧Ｖｓを出力している状態である。
【０１０８】
図１８（ａ）は、特許文献１における三相３レベルインバータの出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを３相２相変換したときの電圧ベクトル表わす図である。図１８（ｂ）は、特許文献１における３つの単相インバータによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを３相２相変換したときの電圧ベクトルを表わす図である。図１８（ｃ）は、特許文献１における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃを３相２相変換したときの電圧ベクトルを表わす図である。
【０１０９】
図１９（ａ）は、実施の形態３における三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを３相２相変換したときの電圧ベクトル表わす図である。図１９（ｂ）は、実施の形態３における単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを３相２相変換したときの電圧ベクトルを表わす図である。図１９（ｃ）は、実施の形態３における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃを３相２相変換したときの電圧ベクトルを表わす図である。
【０１１０】
図１８（ｃ）、図１９（ｂ）、図１９（ｃ）において、一部のベクトルのみを示している。
【０１１１】
図１６および図１７に示すように、三相３レベルインバータ５および単相インバータ１０−ａ、１０−ｂ、１０−ｃの各々の全出力状態数は２７通りあり、そのうちコモンモード電圧が０［Ｖ］になる零ベクトルは７通り存在する。
【０１１２】
電力変換装置５００から負荷１２へ供給される出力は、三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃと単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃが総和された合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃとなる。したがって、三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃのベクトルの終点が単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃのベクトルの始点となる。単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃのベクトルの終点が合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃとなる。
【０１１３】
よって、電力変換装置５００の出力状態数は、三相３レベルインバータ５の出力状態数と単相インバータ１０−ａ、１０−ｂ、１０−ｃの出力状態数との積となる。
【０１１４】
特許文献１では、図１８に示すように、三相３レベルインバータおよび単相インバータの両方が、零ベクトルのみを選択する。コモンモード電圧は０［Ｖ］に制御するために、零ベクトルのみを選択しなければならないという制約があるため、合成出力電圧として選択可能な電圧ベクトル数は制限される。特許文献１では、三相３レベルインバータと単相インバータの両方が零ベクトルのみを選択するため、三相３レベルインバータと単相インバータの各々が７通りの電圧ベクトルを出力する。したがって、合成出力電圧ＣＶａ、ＶＶｂ、ＣＶｃのベクトルとして、７×７＝４９通りの電圧ベクトルが選択可能となる。
【０１１５】
図１９に示すように、本実施の形態では、三相３レベルインバータ５は零ベクトルのみを選択し、単相インバータ１０−ａ、１０−ｂ、１０−ｃは全ベクトルを選択することができる。本実施の形態では、三相３レベルインバータ５は、零ベクトルのみを選択するので、７通りの電圧ベクトルを出力する。単相インバータ１０−ａ、１０−ｂ、１０−ｃは零ベクトルを選択する制約が無いため、２７通りの電圧ベクトルを出力する。したがって合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルとしては、７×２７＝１８９通りの電圧ベクトルが選択可能である。
【０１１６】
したがって、本実施の形態では、制御装置１３は、三相３レベルインバータ５の相電圧の電圧ベクトルとしてコモンモード電圧が０［Ｖ］になる７種の零ベクトルの中から選択し、３個の単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧ベクトルとして、２７種の電圧ベクトルの中から選択する。すなわち、第１の電圧指令生成部２０は、７種の零ベクトルの中から選択した電圧ベクトルに基づく電圧指令値ＶＫを生成し、第２の電圧指令生成部２２は、２７種の電圧ベクトルの中から選択した電圧ベクトルに基づく電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃを生成する。
【０１１７】
以上のように、本実施の形態では、特許文献１よりも、選択可能な合成出力電圧のベクトル数が増加するので、電力変換装置の制御性を改善することができる。
【０１１８】
実施の形態３の変形例．
実施の形態３では、制御装置が、三相マルチレベルインバータ５の出力電圧の電圧ベクトルとして、Ｘ種類の電圧ベクトルの中から選択し、３個の単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧の電圧ベクトルとして、Ｙ種類（Ｙ＞Ｘ）の電圧ベクトルの中から選択する方式の一例を示した。
【０１１９】
すなわち、実施の形態３では、三相マルチレベルインバータ５はコモンモード電圧Ｖｃｏｍ１が０［Ｖ］になるベクトルを選択し、直列接続された３個の単相インバータ１０−ａ、１０−ｂ、１０−ｃは、全ベクトルを選択した。その結果、三相マルチレベルインバータ５のコモンモード電圧Ｖｃｏｍ１は０［Ｖ］となり、直列接続された３個の単相インバータ１０−ａ、１０−ｂ、１０−ｃのコモンモード電圧Ｖｃｏｍ２は±２／３［Ｖ］以下となり、合成コモンモード電圧Ｖｃｏｍ３は±２／３［Ｖ］以下となる例が示された。
【０１２０】
その他の例として、たとえば、三相マルチレベルインバータ５はコモンモード電圧Ｖｃｏｍ１が±１／３［Ｖ］になるベクトルを選択し、直列接続された３個の単相インバータ１０−ａ、１０−ｂ、１０−ｃは、コモンモード電圧Ｖｃｏｍ２が±２／３［Ｖ］以下になるベクトルを選択するものとしてもよい。その結果、三相マルチレベルインバータ５のコモンモード電圧Ｖｃｏｍ１は±２／３［Ｖ］となり、直列接続された３個の単相インバータ１０−ａ、１０−ｂ、１０−ｃのコモンモード電圧Ｖｃｏｍ２は±２／３［Ｖ］以下となり、合成コモンモード電圧Ｖｃｏｍ３は±２／３［Ｖ］以下となる。
実施の形態４．
図２０は、実施の形態４の制御装置１３の構成を表わす図である。
【０１２１】
実施の形態４の制御装置１３は、実施の形態３の制御装置１３と相違する点は、以下である。
【０１２２】
実施の形態の制御装置１３は、第３のゲート信号生成部２７と、線間電圧変化幅抑制制御部２５の代わりに、マスク処理部２８と、第３のゲート信号生成部２９とを備える。
【０１２３】
マスク処理部２８は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣを受ける。マスク処理部２８は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣが決められた範囲外の場合には、電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣを出力する。マスク処理部２８は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣが決められた範囲内の場合に、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃにおける線間電圧ＥＶａｂ、ＥＶｂｃ、ＥＶｃａの電圧変化幅が第２の電圧Ｖｓとなるように、絶対値ＰＡ、ＰＢ、ＰＣの代わりに、決められた値を出力する。
【０１２４】
具体的には、決められた範囲は、１個以上の連続範囲からなる。マスク処理部２８は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣがある連続範囲内のときには、絶対値ＰＡ、ＰＢ、ＰＣの代わりに、ある連続範囲内の最小値を用いる。
【０１２５】
たとえば、決められた範囲は、第１の連続範囲Ａ（０．０２〜０．２）、第２の連続範囲Ｂ（０．５〜０．７５）からなる。マスク処理部２８は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣが第１の連続範囲Ａ内となる場合に、マスク処理によって第１の連続範囲Ａの最小値（０．０２）を出力する。マスク処理部２８は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣが第２の連続範囲Ｂ内となる場合に、マスク処理によって、第２の連続範囲Ｂの最小値（０．５）を出力する。
【０１２６】
第３のゲート信号生成部２９は、単相インバータ１０−ａ、１０−ｂ、１０−ｃの電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣのマスク処理後の値と三角波キャリアとを比較することによって、電圧指令値ＶＰａ、ＶＰｂ、ＶＰｃの絶対値ＰＡ、ＰＢ、ＰＣのマスク処理後の値をＰＷＭし、さらにデッドタイムを付加して、単相インバータ１０−ａ、１０−ｂ、１０−ｃの負荷側のレグＲへのゲート信号を出力する。
【０１２７】
図２１（ａ）は、単相インバータ１０−ａの電圧指令値ＶＰａを表わす図である。図２１（ｂ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡを表わす図である。図２１（ｂ）には、第１の連続範囲Ａおよび第２の連続範囲Ｂが示されている。図２１（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡのマスク処理後の値を表わす図である。単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡが第１の連続範囲Ａ（０．０２〜０．２）となるときには、第１の連続範囲Ａの最小値である０．０２に設定される。単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡが第２の連続範囲Ｂ（０．５〜０．７）となるときには、第２の連続範囲Ｂの最小値である０．５に設定される。
【０１２８】
図２２（ａ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。図２２（ｂ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。図２２（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した値をＡＭと、単相インバータ１０−ｂの電圧指令値ＶＰｂの絶対値ＰＢをマスク処理した値をＢＭと表わす図である。
【０１２９】
図２３（ａ）は、図２２（ａ）を時間軸方向に拡大した図である。図２３（ｂ）は、図２２（ｂ）を時間軸方向に拡大した図である。図２３（ｃ）は、図２２（ｃ）を時間軸方向に拡大した図である。図２３（ｃ）には、マスク処理を実行している期間ＴＭが示されている。
【０１３０】
図２４（ａ）は、マスク処理を実行しない場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。図２４（ｂ）は、マスク処理を実行しない場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。図２４（ｃ）は、マスク処理を実行しない場合における単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡを表わす図である。
【０１３１】
図２５（ａ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。図２５（ｂ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。図２５（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した値ＡＭを表わす図である。
【０１３２】
上記を比較するとわかるように、マスク処理によって、線間電圧ＤＶａｂの変化幅を単相インバータ１０−ａ、１０−ｂ、１０−ｃの直流電圧分に抑制できる。
【０１３３】
本実施の形態によれば、線間電圧の変化幅を単相インバータの直流電圧分にのみ抑制することができるので、ノーマルモードノイズを低減することができる。その結果、本実施の形態によれば、ノーマルモードノイズフィルタを小型化できる。
【０１３４】
なお、上述の説明において、第１の連続範囲Ａ（０．０２〜０．２）、第２の連続範囲Ｂ（０．５〜０．７５）とは、第１の連続範囲Ａが略０．０２〜略０．２の範囲であり、第２の連続範囲Ｂが略０．５〜略０．７５の範囲であることを含む。つまり、微少な数値の差があっても、上記連続範囲Ａ、Ｂは、本発明の範囲に含まれる。
【０１３５】
実施の形態１〜４において説明した電力変換装置５００は、相当する動作をデジタル回路のハードウェアまたはソフトウェアで構成してもよい。電力変換装置５００の機能をソフトウェアを用いて実現する場合には、制御装置１３は、例えば、図２６に示すようにプロセッサ１０００とメモリ２０００とを備え、メモリ２０００に記憶されたプログラムをプロセッサ１０００が実行するようにすることができる。
【０１３６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３７】
１  直流電源（第１の直流電圧源）、２，３  入力コンデンサ、７，８，９  入力コンデンサ（第２の直流電圧源）、４，６  スイッチング素子、５  三相３レベルインバータ（三相マルチレベルインバータ）、１０−ａ，１０−ｂ，１０−ｃ  単相インバータ、１１  ＥＭＩノイズフィルタ、１２  負荷、１３  制御装置、１７  配線インダクタンス、１８  浮遊容量、１９  三相電圧指令生成部、２０  第１の電圧指令生成部、２１  第１のゲート信号生成部、２２  第２の電圧指令生成部、２３  電圧指令極性判定部、２４  第２のゲート信号生成部、２５  線間電圧変化幅抑制制御部、２６  電圧指令絶対値出力部、２７，２９  第３のゲート信号生成部、２８  マスク処理部、３０  演算部、３１  三相３レベルインバータゲート信号生成部、３２  単相インバータゲート信号生成部、３６  電流センサ、３７  速度センサ、５００  電力変換装置、１０００  プロセッサ、２０００  メモリ、ＰＬ  正極母線、ＮＬ  負極母線。
【図１】
2020166003.tif 000003
【図２】
2020166003.tif 000004
【図３】
2020166003.tif 000005
【図４】
2020166003.tif 000006
【図５】
2020166003.tif 000007
【図６】
2020166003.tif 000008
【図７】
2020166003.tif 000009
【図８】
2020166003.tif 000010
【図９】
2020166003.tif 000011
【図１０】
2020166003.tif 000012
【図１１】
2020166003.tif 000013
【図１２】
2020166003.tif 000014
【図１３】
2020166003.tif 000015
【図１４】
2020166003.tif 000016
【図１５】
2020166003.tif 000017
【図１６】
2020166003.tif 000018
【図１７】
2020166003.tif 000019
【図１８】
2020166003.tif 000020
【図１９】
2020166003.tif 000021
【図２０】
2020166003.tif 000022
【図２１】
2020166003.tif 000023
【図２２】
2020166003.tif 000024
【図２３】
2020166003.tif 000025
【図２４】
2020166003.tif 000026
【図２５】
2020166003.tif 000027
【図２６】
2020166003.tif 000028
【手続補正書】
【提出日】令和3年7月15日(2021.7.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【図１】実施の形態１の電力変換装置５００の構成を表わす図である。
【図２】実施の形態１の制御装置１３の構成を示す図である。
【図３】実施の形態１の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの一部を示す図である。
【図４】実施の形態２の合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルの一部を示す図である。
【図５】（ａ）は、３相３レベルインバータ５のＵ相出力電圧Ｖ＿ａを表わす図である。（ｂ）は、単相インバータ１０−ａによるブースト電圧ＴＶａを表わす図である。（ｃ）は、合成出力電圧ＣＶａを表わす図である。
【図６】（ａ）は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａを表わす図である。（ｂ）は、三相３レベルインバータ５のＶ相出力電圧Ｖ＿ｂを表わす図である。（ｃ）は、三相３レベルインバータ５のＷ相出力電圧Ｖ＿ｃを表わす図である。（ｄ）は、三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃのコモンモード電圧Ｖｃｏｍ１を表わす図である。（ｅ）は、単相インバータ１０によるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃのコモンモード電圧Ｖｃｏｍ２を表わす図である。（ｆ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。
【図７】（ａ）は、合成出力電圧ＣＶａを表わす図である。（ｂ）は、合成出力電圧ＣＶｂを表わす図である。（ｃ）は、線間電圧ＤＶａｂを表わす図である。
【図８】電力変換装置５００と負荷１２との間の配線に発生する配線インダクタンス、配線間の浮遊容量を表わす図である。
【図９】電力変換装置５００の出力端における出力電圧の線間電圧の波形ＯＶと、負荷１２の入力端における電圧の波形ＩＶとを表わす図である。
【図１０】実施の形態３の制御装置１３の構成を表わす図である。
【図１１】線間電圧の変化幅の抑制制御を実施しない場合における線間電圧の変化幅を説明するための図である。
【図１２】線間電圧の変化幅の抑制制御を実施した場合における線間電圧の変化幅を説明するための図である。
【図１３】（ａ）は、三相３レベルインバータ５のＵ相出力電圧Ｖ＿ａ、Ｖ相出力電圧Ｖ＿ｂ、Ｗ相出力電圧Ｖ＿ｃを表わす図である。（ｂ）は、単相インバータ１０−ａによるブースト電圧ＴＶａを表わす図である。（ｃ）は、単相インバータ１０−ｂによるブースト電圧ＴＶｂを表わす図である。（ｄ）は、単相インバータ１０−ｃによるブースト電圧ＴＶｃを表わす図である。（ｅ）は、単相インバータ１０−ｃによるブースト電圧ＴＶｃと単相インバータ１０−ａによるブースト電圧ＴＶａとの線間電圧ＥＶｃａを表わす図である。
【図１４】（ａ）〜（ｅ）は、図１３（ａ）〜（ｅ）の領域ＲＡを拡大した図である。
【図１５】（ａ）〜（ｅ）は、図１３（ａ）〜（ｅ）の領域ＲＡを拡大した図である。
【図１６】三相３レベルインバータ５の三相出力状態と、静止座標系での出力状態と、コモンモード電圧Ｖｃｏｍ１とを表わす図である。
【図１７】単相インバータ１０−ａ、１０−ｂ、１０−ｃの三相出力状態と、静止座標系での出力状態と、コモンモード電圧Ｖｃｏｍ２とを表わす図である。
【図１８】（ａ）は、特許文献１における三相３レベルインバータの出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを３相２相変換したときの電圧ベクトル表わす図である。（ｂ）は、特許文献１における３つの単相インバータによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを３相２相変換したときの電圧ベクトルを表わす図である。（ｃ）は、特許文献１における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃを３相２相変換したときの電圧ベクトルを表わす図である。
【図１９】（ａ）は、実施の形態３における三相３レベルインバータ５の出力電圧Ｖ＿ａ、Ｖ＿ｂ、Ｖ＿ｃを３相２相変換したときの電圧ベクトル表わす図である。（ｂ）は、実施の形態３における単相インバータ１０−ａ、１０−ｂ、１０−ｃによるブースト電圧ＴＶａ、ＴＶｂ、ＴＶｃを３相２相変換したときの電圧ベクトルを表わす図である。（ｃ）は、実施の形態３における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃを３相２相変換したときの電圧ベクトルを表わす図である。
【図２０】実施の形態４の制御装置１３の構成を表わす図である。
【図２１】（ａ）は、単相インバータ１０−ａの電圧指令値ＶＰａを表わす図である。（ｂ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡを表わす図である。（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡのマスク処理後の値を表わす図である。
【図２２】（ａ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。（ｂ）は、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値をマスク処理した値をＡＭと、単相インバータ１０−ｂの電圧指令値ＶＰｂの絶対値をマスク処理した値をＢＭと表わす図である。
【図２３】（ａ）は、図２２（ａ）を時間軸方向に拡大した図である。（ｂ）は、図２２（ｂ）を時間軸方向に拡大した図である。（ｃ）は、図２２（ｃ）を時間軸方向に拡大した図である。
【図２４】（ａ）は、マスク処理を実行しない場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。（ｂ）は、マスク処理を実行しない場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。（ｃ）は、マスク処理を実行しない場合における単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡを表わす図である。
【図２５】（ａ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのコモンモード電圧Ｖｃｏｍ３を表わす図である。（ｂ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した場合における合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃの線間電圧ＤＶａｂを表わす図である。（ｃ）は、単相インバータ１０−ａの電圧指令値ＶＰａの絶対値ＰＡをマスク処理した値ＡＭを表わす図である。
【図２６】電力変換装置５００の機能をソフトウェアを用いて実現する場合の電力制御器の構成を示す図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
単相インバータ１０−ｃは、４個のスイッチング素子６と、４個のダイオードと、第５の入力コンデンサ９からなる構成を１段として、直列接続された複数段を備えるものとしてもよい。この場合、最前段が三相３レベルインバータ５のＷ相と接続され、最後段がＥＭＩノイズフィルタ１１を介して負荷１２に接続される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
電圧指令極性判定部２３と第２のゲート信号生成部２４が、レグＬのスイッチング素子へのゲート信号を生成する。電圧指令絶対値出力部２６と第３のゲート信号生成部２７が、レグＲのスイッチング素子へのゲート信号を生成する。各レグの下アームのスイッチング素子のゲート信号は、各レグの上アームのスイッチング素子のゲート信号を反転した信号である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
特許文献１では、図１８に示すように、三相３レベルインバータおよび単相インバータの両方が、零ベクトルのみを選択する。コモンモード電圧は０［Ｖ］に制御するために、零ベクトルのみを選択しなければならないという制約があるため、合成出力電圧として選択可能な電圧ベクトル数は制限される。特許文献１では、三相３レベルインバータと単相インバータの両方が零ベクトルのみを選択するため、三相３レベルインバータと単相インバータの各々が７通りの電圧ベクトルを出力する。したがって、合成出力電圧ＣＶａ、ＣＶｂ、ＣＶｃのベクトルとして、７×７＝４９通りの電圧ベクトルが選択可能となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
実施の形態４の制御装置１３は、第３のゲート信号生成部２７と、線間電圧変化幅抑制制御部２５の代わりに、マスク処理部２８と、第３のゲート信号生成部２９とを備える。
【国際調査報告】
2020166003.tif 000029
2020166003.tif 000030
2020166003.tif 000031
2020166003.tif 000032