(57)【要約】  ＩＧＢＴ（２）、ダイオード（３）、及びウェル領域（４）が半導体基板（１）に設けられている。ＩＧＢＴ（２）は、半導体基板（１）の第１主面に設けられたトレンチゲート（６）を有する。ダイオード（３）は、半導体基板（１）の第１主面に設けられたｐ型アノード層（１９）を有する。ウェル領域（４）は、半導体基板（１）の第１主面に設けられ、ｐ型アノード層（１９）よりも濃度が濃く、トレンチゲート（６）よりも深さが深いｐ型ウェル層（２１）を有する。トレンチゲート（６）の終端はウェル領域（４）に設けられ、ｐ型ウェル層（２１）で囲まれている。ダイオード（３）はＩＧＢＴ（２）よりも半導体基板（１）の外側に設けられている。ウェル領域（４）は、ダイオード（３）より半導体基板（１）の外側に設けられている。
2020202430.tif 000002
【特許請求の範囲】
【請求項１】
互いに反対側の第１主面と第２主面を有する半導体基板と、
前記半導体基板に設けられたＩＧＢＴ、ダイオード、及びウェル領域とを備え、
前記ＩＧＢＴは、前記半導体基板の前記第１主面に設けられたトレンチゲートを有し、
前記ダイオードは、前記半導体基板の前記第１主面に設けられたｐ型アノード層を有し、
前記ウェル領域は、前記半導体基板の前記第１主面に設けられ、前記ｐ型アノード層よりも濃度が濃く、前記トレンチゲートよりも深さが深いｐ型ウェル層を有し、
前記トレンチゲートの終端は前記ウェル領域に設けられ、前記ｐ型ウェル層で囲まれ、
前記ダイオードは前記ＩＧＢＴよりも前記半導体基板の外側に設けられ、
前記ウェル領域は、前記ダイオードより前記半導体基板の外側に設けられていることを特徴とする半導体装置。
【請求項２】
前記ダイオードは前記ウェル領域に接していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ウェル領域は、前記半導体基板の前記第２主面に設けられたｐ型層を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ダイオードにおいて前記トレンチゲートのサイドにｎ型エミッタ層が設けられていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記ダイオードは、前記半導体基板の前記第２主面に設けられたｎ型カソード層を有し、
前記第２主面側の前記ｎ型カソード層と前記ｐ型層の境界は、前記第１主面側の前記ｐ型アノード層と前記ｐ型ウェル層の境界よりも前記半導体基板の中心側に配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記ダイオードの前記ｐ型アノード層と前記ウェル領域の前記ｐ型ウェル層の下方にライフタイムコントロール層が設けられていることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【請求項７】
前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同じ半導体基板にＩＧＢＴとダイオードを設けた半導体装置に関する。
【背景技術】
【０００２】
電力用半導体素子であるパワーデバイスは、家電製品、電気自動車、鉄道といった分野から、再生可能エネルギーとして注目が高まっている太陽光発電又は風力発電の分野まで幅広く用いられている。パワーデバイスでインバータ回路を構築し、誘導モータなどの誘導性負荷を駆動する場合が多い。この場合、誘導性負荷の逆起電力により生じる電流を還流させるための還流ダイオード（以下、ダイオードと表記）が必要であり、通常のインバータ回路は複数の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと表記）と複数のダイオードを有する。しかし、インバータ装置の小型軽量化と低コスト化が強く望まれており、複数の半導体装置を搭載することは望ましくない。その解決方法の一つとして、ＩＧＢＴとダイオードを一体化した逆導通型ＩＧＢＴ（以下、ＲＣ−ＩＧＢＴと表記）の開発が進められている。ＲＣ−ＩＧＢＴのチップ面積を低減させるためにＩＧＢＴの外側にダイオードを配置した装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２０１８−４６１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の装置では、トレンチゲートの終端が設けられたウェル領域がＩＧＢＴとダイオードの間に配置されていた。従って、ダイオードは、濃いｐ＋型層が形成されたウェル領域と終端領域に挟まれる。このため、ダイオード動作時の電流集中によりリカバリ電流が増大し、半導体装置が破壊される可能性があった。【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的はリカバリ破壊を防ぐことができる半導体装置を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、互いに反対側の第１主面と第２主面を有する半導体基板と、前記半導体基板に設けられたＩＧＢＴ、ダイオード、及びウェル領域とを備え、前記ＩＧＢＴは、前記半導体基板の前記第１主面に設けられたトレンチゲートを有し、前記ダイオードは、前記半導体基板の前記第１主面に設けられたｐ型アノード層を有し、前記ウェル領域は、前記半導体基板の前記第１主面に設けられ、前記ｐ型アノード層よりも濃度が濃く、前記トレンチゲートよりも深さが深いｐ型ウェル層を有し、前記トレンチゲートの終端は前記ウェル領域に設けられ、前記ｐ型ウェル層で囲まれ、前記ダイオードは前記ＩＧＢＴよりも前記半導体基板の外側に設けられ、前記ウェル領域は、前記ダイオードより前記半導体基板の外側に設けられていることを特徴とする。
【発明の効果】
【０００７】
本発明では、ウェル領域がダイオードより半導体基板の外側に設けられている。従って、ダイオードはウェル領域のｐ型ウェル層の影響のみを受け、終端領域の濃いｐ＋型層の影響を受けないため、リカバリ破壊を防ぐことができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係る半導体装置を示す上面図である。
【図２】図１の領域Ａを拡大した上面図である。
【図３】図２のＩ−ＩＩに沿ったＩＧＢＴの断面図である。
【図４】図２のＩＩＩ−ＩＶに沿ったダイオードの断面図である。
【図５】図２のＶ−ＶＩに沿った断面図である。
【図６】図１のＩ−ＩＩに沿った断面図である。
【図７】チップ面積と熱抵抗の関係を示す図である。
【図８】セル分割数と熱抵抗の相間を示す図である。
【図９】熱解析シミュレーションしたＲＣ−ＩＧＢＴの温度分布を示す図である。
【図１０】熱解析シミュレーションした単体のＩＧＢＴの温度分布を示す図である。
【図１１】実施の形態２に係る半導体装置のダイオードを示す断面図である。
【図１２】実施の形態３に係る半導体装置を示す断面図である。
【図１３】実施の形態４に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す上面図である。この半導体装置は、同じ半導体基板１にＩＧＢＴ２、ダイオード３、ウェル領域４、及び終端領域５が設けられたＲＣ−ＩＧＢＴである。ＩＧＢＴ２がチップ中央付近に設けられ、ダイオード３はＩＧＢＴ２よりも半導体基板１の外側に設けられている。ウェル領域４は、ダイオード３より半導体基板１の外側に設けられている。ウェル領域４の更に外側に終端領域５が設けられている。
【００１１】
図２は、図１の領域Ａを拡大した上面図である。ポリシリコンからなる複数のトレンチゲート６が平行に並べられてＩＧＢＴ２とダイオード３を横断し、全てのトレンチゲート６の終端がウェル領域４に設けられている。Ａｌ又はＡｌＳｉからなるゲート配線７が複数のトレンチゲート６に接続されウェル領域４に設けられている。なお、図２ではゲート配線７以外の基板上の電極と絶縁膜は省略している。
【００１２】
図３は、図２のＩ−ＩＩに沿ったＩＧＢＴの断面図である。半導体基板１は互いに反対側の第１主面と第２主面を有する。半導体基板１のｎ−型ドリフト層８の第１主面側にｐ型ベース層９が設けられている。ｐ型ベース層９の表面にｎ＋型エミッタ層１０とｐ＋型コンタクト層１１が設けられている。ｐ型ベース層９とｎ＋型エミッタ層１０を貫通するトレンチ内にゲート絶縁膜１２を介してトレンチゲート６が設けられている。ＳｉＯ２からなる層間膜１３がトレンチゲート６の上に設けられている。Ａｌ又はＡｌＳｉからなるエミッタ電極１４が、Ｔｉからなるバリアメタル１５を介してｎ＋型エミッタ層１０とｐ＋型コンタクト層１１に接続されている。このようにＩＧＢＴ２の第１主面にはＭＯＳＦＥＴ構造が設けられている。ｎ−型ドリフト層８の第２主面側にｎ型バッファ層１６とｐ＋型コレクタ層１７が順に設けられている。Ａｌ又はＡｌＳｉからなるコレクタ電極１８がｐ＋型コレクタ層１７に接続されている。
【００１３】
図４は、図２のＩＩＩ−ＩＶに沿ったダイオードの断面図である。半導体基板１のｎ−型ドリフト層８の第１主面側にｐ型アノード層１９が設けられている。このようにダイオード３の第１主面にはアノード構造が設けられている。ｐ型アノード層１９はＩＧＢＴ２のｐ型ベース層９と同時に形成され、不純物濃度と深さが同じである。ダイオード３にもトレンチゲート６が形成されている。第２主面にはＩＧＢＴ２のｐ＋型コンタクト層１１の代わりにｎ＋型カソード層２０が設けられている。
【００１４】
図５は、図２のＶ−ＶＩに沿った断面図である。ウェル領域４において半導体基板１の第１主面にｐ＋型ウェル層２１が設けられている。ｐ＋型ウェル層２１は、ｐ型アノード層１９よりも不純物濃度が濃く、トレンチゲート６よりも深さが深い。トレンチゲート６の終端はｐ＋型ウェル層２１で囲まれている。トレンチゲート６の引き上げ部２２は、ウェル領域４でゲート配線７に接続される。ウェル領域４において半導体基板１の第２主面にｐ＋型層２３が設けられている。ｐ＋型層２３の不純物濃度は、ＩＧＢＴ２のｐ＋型コレクタ層１７と同等又はそれに近い濃度である。なお、第２主面のｐ＋型コレクタ層１７とｎ＋型カソード層２０の境界はＩＧＢＴ２とダイオード３の境界と同じとなるが、これに限らず境界が一致しなくてもよい。
【００１５】
図６は、図１のＩ−ＩＩに沿った断面図である。図１のＩＧＢＴ２の上下２辺では、トレンチゲート６に対して平行にダイオード３とウェル領域４が設けられている。従って、ダイオード３とウェル領域４にはトレンチゲート６が設けられておらず、ウェル領域４にゲート配線７が設けられていない。
【００１６】
なお、本実施形態ではダイオード３がＩＧＢＴ２の四方を囲むように配置されているが、これに限らず、ＩＧＢＴ２よりも外側でウェル領域４に接するようにダイオード３が配置されていればよい。例えば、ダイオード３をＩＧＢＴ２の１辺、２辺又は３辺のみに配置してもよいし、連続ではなく、間隔をあけて配置してもよい。また、ＩＧＢＴ２のｐ型ベース層９とダイオード３のｐ型アノード層１９の直下にｎ型キャリアストア領域を設けてもよい。
【００１７】
ＩＧＢＴとダイオードが別々の素子である場合、素子自体の熱抵抗はチップ面積と厚みによってのみ決定される。図７はチップ面積と熱抵抗の関係を示す図である。熱抵抗改善のためにはチップ面積を大きくする必要があり、インバータ装置の小型軽量化と低コスト化の足枷となっている。これに対して、本実施の形態に係る半導体装置はＩＧＢＴ２とダイオード３が同じ半導体基板１に形成されたＲＣ−ＩＧＢＴである。このため、ＩＧＢＴ２が動作している時はダイオード３が、ダイオードが動作している時はＩＧＢＴ２がそれぞれ放熱に寄与する。従って、ＩＧＢＴ２とダイオード３が別々の素子である場合よりも熱抵抗を改善することができる。
【００１８】
ＩＧＢＴ２とダイオード３の配置の仕方によっても熱抵抗をコントロールできる。図８は、セル分割数と熱抵抗の相間を示す図である。本実施の形態のようにＩＧＢＴ２とダイオード３が交互に配置されるストライプ構造の場合、分割数を増やすことで熱抵抗を改善させることができる。
【００１９】
図９は熱解析シミュレーションしたＲＣ−ＩＧＢＴの温度分布を示す図である。図１０は熱解析シミュレーションした単体のＩＧＢＴの温度分布を示す図である。ＲＣ−ＩＧＢＴは単体のＩＧＢＴに比べて熱の分散が確認できる。しかし、隣り合う領域との熱干渉により、単体のＩＧＢＴ又はダイオードと同様に、ＲＣ−ＩＧＢＴでもチップ中央が最も高温になっていることが分かる。通電時の最高到達温度Ｔｊｍａｘによってモジュール構造が決定されることが多く、チップ中央に熱が集中することはチップ設計においては望ましくない。
【００２０】
ＲＣ−ＩＧＢＴ全体の損失を減少するようにレイアウト設計を行った場合、ダイオード３の有効面積よりもＩＧＢＴ２の有効面積の方が大きくなることが多い。ダイオード３の有効面積が減少することにより、チップ中に熱が広がりにくくなり、ダイオード３の熱抵抗が想定よりも悪化する。そこで、熱負荷の高いダイオード３をＩＧＢＴ２よりも外側に設け、温度の高くなるチップ中心部から遠ざけている。
【００２１】
ここで、ダイオード３にトレンチゲート６を作らず、ＩＧＢＴ２とダイオード３の境界、又はＩＧＢＴ２内にトレンチゲート６の終端を設けた方が、ゲート容量は少なく、スイッチング特性に有利に働く。しかし、トレンチゲート６の終端が、不純物濃度の低いダイオード３のｐ型アノード層１９又はＩＧＢＴ２のｐ型ベース層９に設けられていると、耐圧が著しく低下する。そこで、本実施の形態では、トレンチゲート６がＩＧＢＴ２とダイオード３を横断し、トレンチゲート６の終端がウェル領域４に設けられている。ウェル領域４にトレンチゲート６よりも深く、ダイオード３のｐ型アノード層１９よりも不純物濃度が濃いｐ＋型ウェル層２１を設けてトレンチゲート６の終端を囲むことで、耐圧の低下を防ぐことができる。この構造は、チップの４辺のうち、ＩＧＢＴ２とダイオード３の境界面とトレンチゲート６の方向が垂直になっている辺においてのみ設けられている。両者が並行な辺ではダイオード３とウェル領域４にトレンチゲート６を設けなくてもよい。
【００２２】
従来はダイオードが濃いｐ＋型層が形成されたウェル領域と終端領域に挟まれていたため、ダイオード動作時の電流集中によりリカバリ破壊が生ずるという問題があった。これに対して、本実施の形態では、ウェル領域４がダイオード３より半導体基板１の外側に設けられている。従って、ダイオード３はウェル領域４のｐ＋型ウェル層２１の影響のみを受け、終端領域の影響を受けないため、リカバリ破壊を防ぐことができる。
【００２３】
また、ダイオード３は、通電時に発熱しないウェル領域４に接している。これにより、ダイオード３の放熱に寄与する面積が広がり、面積が小さく熱負荷の高いダイオード３の熱抵抗を下げることができる。従って、通電時にチップ中央に集中していた熱を外側に分散させることができる。
【００２４】
ウェル領域４のｐ＋型ウェル層２１がダイオードとして動作してしまうと、リカバリ時の電流が増大し、損失の悪化とリカバリ破壊につながる。そこで、ウェル領域４において半導体基板１の第２主面にｐ＋型層２３を設ける。これにより、ウェル領域４のダイオード動作を抑制することができる。
【００２５】
実施の形態２．
図１１は、実施の形態２に係る半導体装置のダイオードを示す断面図である。ダイオード３のトレンチゲート６のサイドにｎ＋型エミッタ層１０が設けられている。なお、ウェル領域４のトレンチゲート６のサイドにもｎ＋型エミッタ層１０を設けてもよい。
【００２６】
ダイオード３のリカバリ動作時にトレンチゲート６に電圧を印加することにより、ｐ型アノード層１９内にｎ反転層を形成させることができる。これにより、ｐ型アノード層１９から注入されるホールが抑制され、リカバリ電流を減少させることができる。ｐ＋型ウェル層２１はｐ型アノード層１９よりも濃度が濃く、リカバリ電流が大きくなってしまうため、本実施の形態は特に有効である。その他の構成及び効果は実施の形態１と同様である。
【００２７】
実施の形態３．
図１２は、実施の形態３に係る半導体装置を示す断面図である。断面箇所は実施の形態１の図６と同じである。半導体基板１の第２主面側のｎ＋型カソード層２０とｐ＋型層２３の境界は、第１主面側のｐ型アノード層１９とｐ＋型ウェル層２１の境界よりも半導体基板１の中心側に配置されている。
【００２８】
実施の形態１では、ウェル領域４において半導体基板１の第２主面側にｐ＋型層２３を設けることで、ウェル領域４のダイオード動作を防いでいる。しかし、ダイオード３とウェル領域４の境界部分では第１主面側のウェル領域４の濃いｐ＋型層２３の影響でリカバリ電流が大きくなり、損失が悪化する。これに対して、本実施の形態では、第２主面側のｎ＋型カソード層２０とｐ＋型層２３の境界を半導体基板１の中心側にずらすことで、ダイオード３の第２主面側からの電子がウェル領域４に流入しなくなり、リカバリ電流を低減することができる。その他の構成及び効果は実施の形態１と同様である。
【００２９】
実施の形態４．
図１３は、実施の形態４に係る半導体装置を示す断面図である。断面箇所は実施の形態１の図６と同じである。ダイオード３のｐ型アノード層１９とウェル領域４のｐ＋型ウェル層２１の下方に、ヘリウム又はプロトン等の粒子線照射により結晶欠陥を局在させたライフタイムコントロール層２４が設けられている。
【００３０】
上記のように実施の形態１ではダイオード３とウェル領域４の境界部分では第１主面側のウェル領域４の濃いｐ＋型ウェル層２１の影響でリカバリ電流が大きくなり、損失が悪化する。これに対して、本実施の形態では、ダイオード３のｐ型アノード層１９とウェル領域４のｐ＋型ウェル層２１の下方に、キャリアのライフタイムの短いライフタイムコントロール層２４を形成することで、リカバリ電流を低減することができる。その他の構成及び効果は実施の形態１と同様である。なお、実施の形態２−４の構成を互いに組み合わせてもよい。
【００３１】
なお、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性と許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この半導体装置を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００３２】
１  半導体基板、２  ＩＧＢＴ、３  ダイオード、４  ウェル領域、６  トレンチゲート、１０  ｎ＋型エミッタ層、１９  ｐ型アノード層、２０  ｎ＋型カソード層、２１  ｐ型ウェル層、２３  ｐ＋型層、２４  ライフタイムコントロール層
【図１】
2020202430.tif 000003
【図２】
2020202430.tif 000004
【図３】
2020202430.tif 000005
【図４】
2020202430.tif 000006
【図５】
2020202430.tif 000007
【図６】
2020202430.tif 000008
【図７】
2020202430.tif 000009
【図８】
2020202430.tif 000010
【図９】
2020202430.tif 000011
【図１０】
2020202430.tif 000012
【図１１】
2020202430.tif 000013
【図１２】
2020202430.tif 000014
【図１３】
2020202430.tif 000015
【国際調査報告】
2020202430.tif 000016
2020202430.tif 000017
2020202430.tif 000018
2020202430.tif 000019