(57)【要約】  半導体装置（５０）は、複数の外部電極端子（５、６）を形成すると共に、その端子の内の一つに半導体チップ（１）が実装される厚銅部材（１４）と、厚銅部材（１４）の表面に配置されると共に、厚銅部材（１４）の表面の一部を露出する開口部（２９）と、配線パターン（２１）と、パターン（２１）と厚銅部材（１４）とを接続する導電性のビア（７）と、を備えたプリント基板（３）と、開口部（２９）により露出された厚銅部材（１４）の表面に実装されると共にパターン（２１）に金属ワイヤ（１２）で接続されたチップ（１）と、厚銅部材（１４）と逆側であるプリント基板（３）の表面に実装されると共にパターン（２１）に接続された電子部品（４）と、厚銅部材（１４）と逆側であるプリント基板（３）の表面、チップ（１）、電子部品（４）、金属ワイヤ（１２）を封止するキャップ（１０）又はエポキシ樹脂（２８）と、を備えている。
2020012598.tif 000002
【特許請求の範囲】
【請求項１】
実装される実装対象装置に接続する複数の外部電極端子が裏面に形成されると共に、高周波信号を処理する半導体チップが搭載された半導体装置であって、
複数の前記外部電極端子を形成すると共に、複数の前記外部電極端子の内の一つに前記半導体チップが実装される厚銅部材と、
前記厚銅部材の表面に配置されると共に、前記厚銅部材の表面の一部を露出する開口部と、配線パターンと、前記配線パターンと前記厚銅部材とを接続する導電性のビアと、を備えたプリント基板と、
前記開口部により露出された前記厚銅部材の表面に実装されると共に、前記配線パターンに金属ワイヤで接続された前記半導体チップと、
前記厚銅部材と逆側である前記プリント基板の表面に実装されると共に前記配線パターンに接続された電子部品と、
前記厚銅部材と逆側である前記プリント基板の表面、前記半導体チップ、前記電子部品、前記金属ワイヤを封止するキャップ又はエポキシ樹脂と、を備えた半導体装置。
【請求項２】
実装される実装対象装置に接続する複数の外部電極端子が裏面に形成されると共に、高周波信号を処理する半導体チップが搭載された半導体装置であって、
前記半導体チップが実装される厚銅部材と、
前記厚銅部材の表面に配置されると共に、前記厚銅部材の表面の一部を露出する開口部と、配線パターンと、前記配線パターンと前記厚銅部材とを接続する導電性のビアと、を備えたプリント基板と、
前記厚銅部材の裏面に配置されると共に、他の配線パターンと、前記他の配線パターンと前記厚銅部材とを接続する導電性の他のビアと、を備えた他のプリント基板であって、前記厚銅部材と逆側に露出するように形成された前記他の配線パターンが複数の前記外部電極端子を構成している裏面側プリント基板と、
前記配線パターンと前記他の配線パターンとを接続する導電性の接続部材と、
前記開口部により露出された前記厚銅部材の表面に実装されると共に、前記配線パターンに金属ワイヤで接続された前記半導体チップと、
前記厚銅部材と逆側である前記プリント基板の表面に実装されると共に前記配線パターンに接続された電子部品と、
前記厚銅部材と逆側である前記プリント基板の表面、前記半導体チップ、前記電子部品、前記金属ワイヤを封止するキャップ又はエポキシ樹脂と、を備えた半導体装置。
【請求項３】
前記裏面側プリント基板は、前記厚銅部材と反対側の表面に形成された前記外部電極端子と前記厚銅部材の裏面とを接続する銅層を備え、
前記銅層は、前記半導体チップが実装された領域が前記厚銅部材を基準にした対称の位置である半導体チップ対称領域を覆うように配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記接続部材は、外周側に形成された絶縁性の樹脂と、前記樹脂の内側に形成された金属の層と、前記金属の層に内側に形成された導電性樹脂と、を備えたことを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記接続部材は、外周側に形成された絶縁性の樹脂と、前記樹脂の内側に形成された金属の層と、前記金属の層に内側に形成された絶縁性の樹脂と、を備えたことを特徴とする請求項２または３に記載の半導体装置。
【請求項６】
前記プリント基板は、前記開口部の側面に凹部を有することを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記厚銅部材と逆側である前記プリント基板の表面に形成された前記配線パターンは、前記厚銅部材を基準にした高さが、前記厚銅部材を基準にした前記半導体チップの高さの−１０％から＋１０％の高さであることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記プリント基板は多層プリント基板であり、
前記プリント基板の前記開口部は、内部に形成された前記配線パターンの一部を露出するように階段状に形成されており、
前記開口部により露出された前記配線パターンは、前記厚銅部材を基準にした高さが、前記厚銅部材を基準にした前記半導体チップの高さの−１０％から＋１０％の高さであることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体チップは、能動素子が形成されており、
受動素子が形成された他の半導体チップ又はセラミック基板をさらに備え、
前記他の半導体チップ又は前記セラミック基板は、前記開口部により露出された前記厚銅部材の表面に実装されると共に、前記配線パターン及び前記半導体チップに金属ワイヤで接続されており、
前記他の半導体チップ又は前記セラミック基板は、前記キャップ又はエポキシ樹脂により封止されていることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体装置に関するものである。
【背景技術】
【０００２】
携帯電話基地局に代表される無線通信システムは、今後次世代通信方式として第５世代移動通信システム（５Ｇ）が立ち上がっていくと予測されている。本通信システムは従来に比べ多数同時、大容量の接続が可能な通信方式であり、特に高密度地域を中心に多くのエリアでアンテナが設置されると考えられている。これらの要求を達成するためには、小型で低消費電力、且つ第４世代移動通信システムに使用されている半導体装置に対して極端なコスト増大がない、すなわち低コストの半導体装置が必要になる。【０００３】
現在、移動通信システム等の無線通信に用いる半導体装置は顧客での使いやすさを考慮して、プリント基板上に高周波回路を形成し、半導体素子のチップ（半導体チップ）とチップコンデンサ等の電子部品をこれらの回路上に同時に実装し、プリント基板上で高周波信号を整合するモジュール構造が採用されている。【０００４】
一般的にモジュール構造の半導体装置に使用するプリント基板は、ガラエポ樹脂（ガラスエポキシ樹脂）等を基材とした有機基板を用いる。しかし、これらの基材は熱伝導率が非常に悪いため、熱抵抗が高く、高電力密度で能動的な動作を行う半導体素子（能動素子）、例えばＧａＮ（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ）素子などを用いた増幅器の場合、半導体素子の温度上昇による特性劣化につながる。このため、半導体素子自体の熱抵抗低減が必須となり、増幅器を構成する半導体素子のゲート間隔を必要以上に広く取らなければならず、半導体素子が形成されたチップのサイズが大きくなる問題がある。半導体素子のチップサイズの増大に伴って、実装面積が増大し、半導体装置のパッケージサイズの増大が問題となる。半導体素子のサイズが大きくなるとチップのコストが増大するため、半導体素子のサイズはできるだけ小さいことが望ましい。【０００５】
半導体装置の熱抵抗を低減するために、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ  ｌｅａｄ  ｐａｃｋａｇｅ）などのようにリードフレームを採用し、高周波回路を内蔵したＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を銅フレームに直接実装する半導体装置、或いは、コスト低減のために受動素子である高周波回路をＧａＡｓ（Ｇａｌｌｉｕｍ  Ａｒｓｅｎｉｄｅ）などの半導体に形成した別チップ（半導体チップ）で構成し、能動素子（半導体チップ）を銅フレームに直接実装する半導体装置にすることで、半導体装置の熱抵抗を低減する構成もある。しかし、多数の半導体チップを採用すると実装面積が増大し、半導体装置のパッケージサイズが増大する問題がある。【０００６】
ＱＦＮ等のリードフレームを用いたパッケージ構造では、能動素子及び受動素子の半導体チップが銅フレームに直接実装される。しかし、採用される高周波回路が複雑になると、例えば基地局用高出力増幅器で採用されるドハティ回路を採用する場合、そのドハティ回路の全てを１つのチップ上で構成するには、すなわちＭＭＩＣ化するにはチップサイズが巨大になり、６ＧＨｚ以下の周波数では一般的に回路全てをＩＣ化して１つのパッケージ内に収めることは困難である。また、６ＧＨｚ以上の周波数においてもチップのコストが増大し、半導体装置のコストが増大してしまう。【０００７】
複雑な高周波回路を１つのパッケージに収納するために、一般的に多層配線のプリント基板が用いられている。特許文献１には、半導体素子が表面実装された第一のガラス−エポキシ基板と、半田バンプが形成された第二のガラス−エポキシ基板と、第一のガラス−エポキシ基板と第二のガラス−エポキシ基板との間のコンポジット層に埋設された複数の固体電解質コンデンサを備えた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−２１６７５５号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示された半導体装置のパッケージ構造は、第一及び第二のガラス−エポキシ基板（プリント基板）に形成された多層の配線及び固体電解質コンデンサ等の電子部品を用いて回路を構成できるため、複雑な高周波回路を半導体装置に搭載することが可能である。しかし、通常のプリント基板、すなわち上下面（表裏面）に高周波回路が形成された両面板（両面プリント基板）、またはビルトアップ工法を用いて積層されたプリント基板（多層プリント基板）は、熱伝導度が低く、半導体素子から発生した熱を十分に排熱することができない、すなわち排熱性が劣っていた。このため、半導体装置の熱抵抗が高くなり、結果として能動素子自体の熱抵抗を下げるために、能動素子のゲート間隔を広げる必要があり、能動素子のチップサイズが大きくなる問題があった。【００１０】
特許文献１に開示された半導体装置のパッケージ構造は、複雑な高周波回路を搭載することが可能であるものの、プリント基板の不十分な排熱性のために、半導体素子のチップサイズが増大し、半導体装置のパッケージサイズが増大してしまう問題があった。したがって、特許文献１に開示された半導体装置のパッケージ構造は、パッケージサイズを増大させない高い排熱性を有しながら、複雑な高周波回路を搭載することはできなかった。【００１１】
本願明細書に開示される技術は、高い排熱性を有しながら複雑な高周波回路を搭載できる半導体装置を提供すること、すなわち複雑な高周波回路を搭載しても高い排熱性を維持できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本願明細書に開示される一例の半導体装置は、実装される実装対象装置に接続する複数の外部電極端子が裏面に形成されると共に、高周波信号を処理する半導体チップが搭載された半導体装置である。一例の半導体装置は、複数の外部電極端子を形成すると共に、複数の外部電極端子の内の一つに半導体チップが実装される厚銅部材と、厚銅部材の表面に配置されると共に、厚銅部材の表面の一部を露出する開口部と、配線パターンと、配線パターンと厚銅部材とを接続する導電性のビアと、を備えたプリント基板と、を備えている。一例の半導体装置は、さらに、開口部により露出された厚銅部材の表面に実装されると共に配線パターンに金属ワイヤで接続された半導体チップと、厚銅部材と逆側であるプリント基板の表面に実装されると共に配線パターンに接続された電子部品と、厚銅部材と逆側であるプリント基板の表面、半導体チップ、電子部品、金属ワイヤを封止するキャップ又はエポキシ樹脂と、を備えている。
【発明の効果】
【００１３】
本願明細書に開示される一例の半導体装置は、プリント基板に形成された開口部により露出された厚銅部材の表面に半導体チップが実装されると共に厚銅部材の裏面が露出されているので、複雑な高周波回路を搭載しても高い排熱性を維持できる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る半導体装置の断面の模式図である。
【図２】図１の半導体装置の表面側の部品配置を示す図である。
【図３】図１の半導体装置の裏面を示す図である。
【図４】実施の形態１に係る他の半導体装置の断面の模式図である。
【図５】実施の形態２に係る半導体装置の断面の模式図である。
【図６】実施の形態３に係る半導体装置の断面の模式図である。
【図７】実施の形態４に係る半導体装置の断面の模式図である。
【図８】実施の形態５に係る半導体装置の断面の模式図である。
【図９】図８の接続部材の第一例を示す図である。
【図１０】図８の接続部材の第二例を示す図である。
【図１１】図８の半導体装置の裏面を示す図である。
【図１２】実施の形態６に係る半導体装置の断面の模式図である。
【図１３】半導体チップとセラミック基板が搭載された半導体装置の断面の模式図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１は、実施の形態１に係る半導体装置の断面の模式図である。図２は図１の半導体装置の表面側の部品配置を示す図であり、図３は図１の半導体装置の裏面を示す図である。図１の断面の模式図は、図２におけるＡ−Ａの断面の模式図である。実施の形態１の半導体装置５０は、プリント基板３と、半導体チップ１、２と、電子部品４と、プリント基板３の裏面に形成された厚銅部材１４と、半導体チップ１、２、電子部品４及びプリント基板３の表面（裏面と反対側の面）を封止するキャップ１０とを備えている。プリント基板３は一般的に用いられる汎用のプリント基板である。プリント基板３は、ＦＲ−４（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  Ｔｙｐｅ  ４）、ＦＲ−５（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  Ｔｙｐｅ  ５）等の樹脂をベースとした材料を用いた樹脂基材２３と、その樹脂基材２３の表面又は内層に配線パターン２１により形成された高周波回路と、プリント基板３の一部に貫通した穴である開口部２９とを備えている。厚銅部材１４は１００μｍ以上の厚みを持つ厚銅であり、厚銅部材１４により外部電極端子５、６が形成されている。外部電極端子５は半導体チップ１、２を搭載する外部電極端子あり、外部電極端子６は外部電極端子５の外周側に配置された外部電極端子である。プリント基板３の開口部２９は、外部電極端子５の表面の一部を露出するように形成されている。半導体チップ１は、周波数１ＧＨｚ以上の高周波信号を処理し、１Ｗ以上の電力を出力する、すなわち高電力密度で能動的な動作を行う半導体素子（能動素子）が形成された半導体チップである。半導体チップ１に形成された能動素子は、例えば、高電力密度のＧａＮ素子である。半導体チップ２は、半導体装置５０に搭載される高周波回路の一部を構成する伝送線路等の受動素子が形成された半導体チップである。半導体チップ２は、例えばＧａＡｓなどの半導体のチップである。
【００１６】
図１では、二層の配線パターン２１（第一配線パターン２２ａ、第二配線パターン２２ｂ）を有するプリント基板３を示した。プリント基板３の表面側の配線パターンが第一配線パターン２２ａであり、プリント基板３の内部に形成された内層の配線パターンが第二配線パターン２２ｂである。第一配線パターン２２ａは、図２に示すように複数の配線２５によりパターン化されている。第二配線パターン２２ｂも第一配線パターン２２ａと同様に複数の配線２５によりパターン化されている。電子部品４は、チップコンデンサ等の受動素子であり、半導体装置５０の高周波回路を構成する部品である。電子部品４は、第一配線パターン２２ａの配線２５の設定された位置に、すなわち配置されたはんだ上にマウンターを用いて置かれ、リフロー等ではんだを溶融することでプリント基板３に固定される。
【００１７】
プリント基板３の開口部２９により露出された外部電極端子５の表面（プリント基板３と対向する面）に、ダイボンド材８で半導体チップ１、２を直接実装する。ダイボンド材８は、キュア温度が低温で（２６０℃以下）かつ、熱抵抗が小さい銀ペースト或いは焼結銀などである。プリント基板３に形成された貫通した穴である開口部２９の内部はキャビティ９になっている。外部電極端子５の表面に実装された半導体チップ１、２は、プリント基板３の表面の第一配線パターン２２ａに金属ワイヤ１２にて接続されている。プリント基板３の表面の第一配線パターン２２ａは、ビアホール２７に銅が充填されたビア７、すなわち導電性のビア７によりプリント基板３の内部の第二配線パターン２２ｂに接続されている。第二配線パターン２２ｂは、ビアホール２７に銅が充填されたビア７によりプリント基板３の裏面に形成された外部電極端子５、６に接続されている。プリント基板３に形成された配線パターン２１及び外部電極端子５、６はビア７を介して電気的に接続される。なお、一般的なビアは、ビアホール２７の内面に金属めっき層を形成し、金属めっき層の内部にプリント基板３の樹脂基材２３が充填される。しかし、実施の形態１のビア７は、ビアホール２７に銅が充填された構成なので、プリント基板３の排熱性を高めることができる。
【００１８】
図１に示した多層構造のプリント基板３は、例えばビルトアップ工法を用いて高周波回路を構成する配線の形成後に、樹脂基材２３及び配線用金属層（銅層）の積層、穴あけ加工（ビアホール形成加工）、ビア充填、配線形成加工を繰り返して作製される。なお、プリント基板３は、多層構造のプリント基板、すなわち多層プリント基板に限らず、配線層が表面のみの片面プリント基板又は、配線層が表面及び裏面に形成された両面プリント基板でもよい。
【００１９】
半導体装置５０の組立方法を説明する。開口部２９が未形成のプリント基板３の裏面に厚銅部材１４が形成された厚銅付きプリント基板を用意する。プリント基板３の表面側の第一配線パターン２２ａには、はんだ印刷工法等によりはんだを必要な箇所に形成する。電子部品４を、マウンターを用いてはんだの上に置き、リフロー等ではんだを溶融することでプリント基板３に固定する（電子部品実装工程）。なお、必要に応じてはんだに含まれるフラックス成分を除去するために洗浄液で洗浄する場合もある。
【００２０】
電子部品４が実装された厚銅付きプリント基板に、半導体チップ１、２を実装する領域にレーザ或いはドリルで厚銅部材１４に達する開口部２９を形成する（開口部形成工程）。厚銅付きプリント基板に開口部２９が形成された後、開口部２９により露出された外部電極端子５の表面（プリント基板３と対向する面）に、ダイボンド材８で半導体チップ１、２を直接実装する（半導体チップ実装工程）。
【００２１】
この後、金線等の金属ワイヤ１２を用いてプリント基板３に形成された配線パターン２１と半導体チップ１、２とを接続する（ワイヤ接続工程）。また、ワイヤ接続工程において、金属ワイヤ１２を用いて半導体チップ１と半導体チップ２とを接続する。ワイヤ接続工程により、能動素子が形成された半導体チップ１と、受動素子が形成された半導体チップ２及び半導体チップ２以外の高周波回路とが接続され、能動素子が形成された半導体チップ１と高周波回路との間に電気信号が流れるようになる。電子部品実装工程、開口部形成工程、半導体チップ実装工程、ワイヤ接続工程が実行された半導体装置５０の基本構造体は、図１からキャップ１０を除いたようになっている。
【００２２】
電子部品実装工程、開口部形成工程、半導体チップ実装工程、ワイヤ接続工程が実行された半導体装置５０の基本構造体を、金属或いは樹脂で形成されたキャップ１０によりプリント基板３、電子部品４、半導体チップ１、２を封止する（キャップ封止工程）。また、半導体装置５０の基本構造体は、図４に示すように、エポキシ樹脂２８にて封止されてもよい。図４は、実施の形態１に係る他の半導体装置の断面の模式図である。図４に示した半導体装置５０の場合は、樹脂封止工程を実行する。樹脂封止工程において、半導体装置５０の基本構造体は、トランスファーモールド金型に挿入し、溶融したエポキシ樹脂２８でプリント基板３、電子部品４、半導体チップ１、２を封止する。
【００２３】
なお、キャップ封止工程又は樹脂封止工程を実行するプリント基板３が、複数の半導体装置５０を封止できるように形成されている場合は、ダイサー等を用いて個片化し半導体装置を個片に分離する。
【００２４】
図２では、１つの半導体チップ１と２つの半導体チップ２が搭載された半導体装置５０を示したが、これに限定されない。少なくとも１つ以上の半導体チップ１が搭載されていればよい。また、半導体装置５０がドハティ回路を含んでいる場合には、２つの能動素子が必要なので、半導体チップ１には２つの能動素子が形成されている。なお、半導体装置５０がドハティ回路を含んでいる場合に、２つの能動素子を個別の半導体チップ１に形成してもよい。この場合は、半導体装置５０に２つの半導体チップ１が搭載さることになる。
【００２５】
実施の形態１の半導体装置５０に用いるプリント基板３は、表面に高周波回路が形成された片面プリント基板或いは両面プリント基板、または高周波回路が形成されたプリント基板を積層した多層プリント基板において、一部のエリアに貫通した開口部２９が形成された一般的な汎用のプリント基板である。実施の形態１の半導体装置５０は、一般的な汎用のプリント基板であるプリント基板３と、厚銅部材１４を組合わせた構造である。実施の形態１の半導体装置５０は、プリント基板３に形成されたキャビティ９の底面、すなわち開口部２９により露出された外部電極端子５の表面に、１つ以上の半導体チップ１又は、１つ以上の半導体チップ１と高周波回路の一部を構成する半導体チップ２を直接実装する。このため、実施の形態１の半導体装置５０は、能動素子が形成された半導体チップ１からの発熱が厚銅部材１４（外部電極端子５）に排熱されるので、熱伝導率が悪いプリント基板３の樹脂基材２３を介することなく効果的に熱を排熱することができる。したがって、実施の形態１の半導体装置５０は、高い排熱性を確保し、熱による高周波特性の劣化を防ぐことができる。また、実施の形態１の半導体装置５０は、１つ以上の半導体チップ１又は、１つ以上の半導体チップ１と高周波回路の一部を構成する半導体チップ２を熱抵抗の小さいダイボンド材８で外部電極端子５の表面に直接実装するので、さらに高い排熱性を達成でき、優れた高周波特性を達成できる。
【００２６】
また、実施の形態１の半導体装置５０は、プリント基板３を採用することで、チップコンデンサ等の電子部品４の搭載が可能であり、高周波信号を整合するための高周波回路がプリント基板に形成されており、すなわちプリント基板３にて高周波整合を行うことができる。また、実施の形態１の半導体装置５０は、多層構造のプリント基板３を採用することで、プリント基板３内に高周波回路の一部を構成することが可能なので、半導体装置の表面側及び裏面側の面積を極端に大きくすることなく、複雑な高周波回路を構成することができる。
【００２７】
実施の形態１の半導体装置５０は、基本的な機能、すなわち移動通信システム等に使用される半導体チップ１が信号処理する１ＧＨｚ以上の高周波信号を整合させる機能と、この半導体チップ１が出力する１Ｗ以上の電力により発生する発熱を排熱させる機能とを、汎用のプリント基板３と厚銅部材１４を組み合わせることで実現できる。実施の形態１の半導体装置５０は、多層構造のプリント基板３と厚銅部材１４を組み合わせることで、基地局用増幅器で採用されているドハティ回路に代表される複雑な回路構成を実現できる。実施の形態１の半導体装置５０は、多層構造のプリント基板３と厚銅部材１４を組み合わせることで、高い排熱性を達成できるので、半導体チップ１に形成された能動素子のゲート間隔を広げる必要がなく、すなわち半導体チップ１を小型にできるので、安価に実現することができる。実施の形態１の半導体装置５０は、多層構造のプリント基板３と厚銅部材１４を組み合わせることで、複雑な回路構成を搭載しても十分な排熱機能を有するパッケージ構造を有しているので高性能な高周波特性を実現することができる。
【００２８】
以上のように、実施の形態１の半導体装置５０は、実装される実装対象装置に接続する複数の外部電極端子５、６が裏面に形成されると共に、高周波信号を処理する半導体チップ１が搭載された半導体装置である。実施の形態１の半導体装置５０は、複数の外部電極端子５、６を形成すると共に、複数の外部電極端子５、６の内の一つに半導体チップ１が実装される厚銅部材１４と、厚銅部材１４の表面に配置されると共に、厚銅部材１４の表面の一部を露出する開口部２９と、配線パターン２１と、配線パターン２１と厚銅部材１４とを接続する導電性のビア７と、を備えたプリント基板３と、を備えている。実施の形態１の半導体装置５０は、さらに、開口部２９により露出された厚銅部材１４の表面に実装されると共に配線パターン２１に金属ワイヤ１２で接続された半導体チップ１と、厚銅部材１４と逆側であるプリント基板３の表面に実装されると共に配線パターン２１に接続された電子部品４と、厚銅部材１４と逆側であるプリント基板３の表面、半導体チップ１、電子部品４、金属ワイヤ１２を封止するキャップ１０又はエポキシ樹脂２８と、を備えている。実施の形態１の半導体装置５０は、このような構成により、プリント基板３に形成された開口部２９により露出された厚銅部材１４の表面に半導体チップ１が実装されると共に厚銅部材１４の裏面が露出されているので、複雑な高周波回路を搭載しても高い排熱性を維持できる。
【００２９】
実施の形態２．
図５は、実施の形態２に係る半導体装置の断面の模式図である。実施の形態１の半導体装置５０と同一構成要素には同一符号を付して重複する説明を省略する。なお、他の実施の形態においても、実施の形態１の半導体装置５０と同一構成要素には同一符号を付して重複する説明を省略する。実施の形態２の半導体装置５０は、プリント基板３の開口部２９の側面に凹部１１が形成されている、すなわち開口部２９の側面に凹部１１を有する点で、実施の形態１の半導体装置５０と異なる。なお、凹部１１は、開口部２９の側面のどの位置にあってもよい。
【００３０】
実施の形態１で示したプリント基板３に形成するキャビティ９は、他の高周波回路を構成するためのプリント基板３のエリアを制限することから、できるだけ小さいものが望ましい。このため、キャビティ９内の実装エリア、すなわち開口部２９により露出された外部電極端子５の表面エリアは、半導体チップ１、２を銀ペースト又は焼結銀等のダイボンド材８で実装するエリアとしては十分に広いエリアを確保することが難しいので、ダイボンド材８の塗布量及び塗布位置に高い精度が求められる。このため、ダイボンド材８の塗布量及び位置精度がばらつき、キャビティ９内に必要以上のダイボンド材８が塗布された場合、ダイボンド材８が開口部２９の側面を這い上がり、金属ワイヤ１２を接続する第一配線パターン２２ａの接続領域をダイボンド材８が汚染する可能性がある。しかし、実施の形態２の半導体装置５０は、プリント基板３の開口部２９の側面に凹部１１が形成されているので、凹部１１に不要なダイボンド材８を逃がし、ダイボンド材８のプリント基板３の表面への這い上がりを防ぐこができる。
【００３１】
実施の形態２の半導体装置５０は、凹部１１に不要なダイボンド材８を逃がすことができるので、ダイボンド材８の高い塗布精度が必要ではない。実施の形態２の半導体装置５０は、ダイボンド材８の塗布精度を高める必要がないので、ダイボンド材８を塗布する装置の機能制約を小さくすることができる。また、実施の形態２の半導体装置５０は、開口部２９の側面をダイボンド材８が這い上がりを防ぎ、プリント基板３における金属ワイヤ１２の接続領域の汚染を防ぐことができるので、半導体装置５０の組立歩留を向上させることができ、高品質の金属ワイヤ接続（ワイヤボンディング）を実現することができる。また、実施の形態２の半導体装置５０は、実施の形態１の半導体装置５０の構造を備えているので、実施の形態１の半導体装置５０と同様の効果を奏する。
【００３２】
実施の形態３．
図６は、実施の形態３に係る半導体装置の断面の模式図である。実施の形態３の半導体装置５０は、プリント基板３の表面に形成された第一配線パターン２２ａの厚銅部材１４を基準にした高さが、半導体チップ１、２の厚銅部材１４を基準にした高さの−１０％から＋１０％である点で、実施の形態１の半導体装置５０と異なる。図６では、プリント基板３の表面に形成された第一配線パターン２２ａの厚銅部材１４を基準にした高さが半導体チップ１、２の厚銅部材１４を基準にした高さと等しい例、すなわちプリント基板３の表面に形成された第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置が等しい例を示した。図６に示したように厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とが等しくなっている。実施の形態３の半導体装置５０は、厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とが等しくなっているので、プリント基板３の第一配線パターン２２ａと半導体チップ１、２とを接続する金属ワイヤ１２の長さを最短で形成することができる。
【００３３】
厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とを等しくする方法を説明する。第一の方法は、プリント基板３の厚さを薄くして、厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とを等しくする方法である。例えば、プリント基板３の樹脂基材２３の誘電率等を選択することで、プリント基板３の厚さを変更することができる。また、第一配線パターン２２ａ、２２ｂの厚さを変更しても良い。第二の方法は、半導体チップ１、２を厚くして、厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とを等しくする方法である。第三の方法は、第一の方法と第二の方法を併用して、厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とを等しくする方法である。図６では、第三の方法により、厚銅部材１４を基準にした第一配線パターン２２ａの表面位置と半導体チップ１、２との表面位置とが等しくなっている例を示した。
【００３４】
プリント基板３の表面に形成された第一配線パターン２２ａの厚銅部材１４を基準にした高さが半導体チップ１、２の厚銅部材１４を基準にした高さが等しい例では、プリント基板３の第一配線パターン２２ａと半導体チップ１、２とを接続する金属ワイヤ１２の長さを最短で形成することができる。しかし、プリント基板３の表面に形成された第一配線パターン２２ａの厚銅部材１４を基準にした高さが、半導体チップ１、２の厚銅部材１４を基準にした高さの−１０％から＋１０％であれば、十分に短い長さの金属ワイヤ１２で第一配線パターン２２ａと半導体チップ１、２とを接続することができる。
【００３５】
プリント基板３に構成される高周波回路は、能動素子が形成された半導体チップ１、受動素子が形成された半導体チップ２と第一配線パターン２２ａとを接続する金属ワイヤ１２を含んでいる。金属ワイヤ１２の長さが短くできれば、金属ワイヤ１２の接続工程以降に形成される高周波回路の構成に自由度を持たせることができる。すなわち、高周波回路の調整が容易にできる。金属ワイヤ１２が必要以上に長いと、金属ワイヤ１２の接続工程以降に不要な長さ相殺するための回路を構成する必要があり、高周波回路の調整が複雑になり、調整作業が長くなることで生産性が低下してしまう。
【００３６】
実施の形態３の半導体装置５０は、半導体チップ１、２と、プリント基板３の表面に形成する第一配線パターン２２ａとを接続する金属ワイヤ１２のワイヤ長を短くすることにより、高周波回路の構成の自由度、すなわち高周波回路の設計自由度を上げることができる。また、実施の形態３の半導体装置５０は、金属ワイヤ１２のワイヤ長を短く構成することにより、ワイヤ長のばらつきによる高周波特性ばらつきを抑えることが可能となる。実施の形態３の半導体装置５０は、実施の形態１の半導体装置５０の構造を備えているので、実施の形態１の半導体装置５０と同様の効果を奏する。
【００３７】
実施の形態４．
図７は、実施の形態４に係る半導体装置の断面の模式図である。実施の形態４の半導体装置５０は、プリント基板３が多層プリント基板であり、階段状に形成された開口部２９により露出された内部の第二配線パターン２２ｂの厚銅部材１４を基準にした高さが、半導体チップ１、２の厚銅部材１４を基準にした高さの−１０％から＋１０％である点で、実施の形態１の半導体装置５０と異なる。図７では、階段状に形成された開口部２９により露出された内部の第二配線パターン２２ｂの厚銅部材１４を基準にした高さが半導体チップ１、２の厚銅部材１４を基準にした高さと等しい例、すなわち階段状に形成された開口部２９により露出された内部の第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置が等しい例を示した。図７に示したように厚銅部材１４を基準にしたプリント基板３の内部の第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とが等しくなっている。実施の形態４の半導体装置５０は、厚銅部材１４を基準にしたプリント基板３の内部の第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とが等しくなっているので、プリント基板３の第二配線パターン２２ｂと半導体チップ１、２とを接続する金属ワイヤ１２の長さを最短で形成することができる。
【００３８】
半導体装置５０に搭載される高周波回路が複雑な場合は、多層構造のプリント基板３の層数が増大しプリント基板３の厚さが厚くなってしまう。厚銅部材１４を基準にしたプリント基板３の表面の第一配線パターン２２ａの表面位置が半導体チップ１、２との表面位置よりも高い場合に、多層構造のプリント基板３の内部の配線パターン（第二配線パターン２２ｂ）を適切に選択してその配線パターン（第二配線パターン２２ｂ）が露出するように開口部２９を形成し、厚銅部材１４を基準にしたプリント基板３の内部の第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とを等しくすることができる。また、半導体装置５０に搭載される高周波回路が複雑でない場合は、多層構造のプリント基板３の層数を適切に選択してもよい。図７では、多層構造のプリント基板３の層数を２に選択して、すなわち２層構造のプリント基板３を用いて、厚銅部材１４を基準にしたプリント基板３の内部の第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とが等しくなっている例を示した。
【００３９】
また、開口部２９による露出するプリント基板３の内部の配線パターン（第二配線パターン２２ｂ）を適切に選択して階段状の開口部２９を形成することと、実施の形態３で説明した３つの方法を併用してもよい。厚銅部材１４を基準にした第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とを等しくする他の方法を説明する。第一の方法は、プリント基板３の厚さを薄くしかつ開口部２９による露出するプリント基板３の内部の配線パターン（第二配線パターン２２ｂ）を適切に選択して、厚銅部材１４を基準にした第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とを等しくする方法である。例えば、プリント基板３の樹脂基材２３の誘電率等を選択することで、プリント基板３の厚さを変更することができる。また、第一配線パターン２２ａ、２２ｂの厚さを変更しても良い。第二の方法は、半導体チップ１、２を厚くしかつ開口部２９による露出するプリント基板３の内部の配線パターン（第二配線パターン２２ｂ）を適切に選択して階段状の開口部２９を形成し、厚銅部材１４を基準にした第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とを等しくする方法である。第三の方法は、第一の方法と第二の方法を併用して、厚銅部材１４を基準にした第二配線パターン２２ｂの表面位置と半導体チップ１、２との表面位置とを等しくする方法である。
【００４０】
階段状に形成された開口部２９により露出された内部の第二配線パターン２２ｂの厚銅部材１４を基準にした高さが半導体チップ１、２の厚銅部材１４を基準にした高さと等しい例では、プリント基板３の第二配線パターン２２ｂと半導体チップ１、２とを接続する金属ワイヤ１２の長さを最短で形成することができる。しかし、階段状に形成された開口部２９により露出された内部の第二配線パターン２２ｂの厚銅部材１４を基準にした高さが、半導体チップ１、２の厚銅部材１４を基準にした高さの−１０％から＋１０％であれば、十分に短い長さの金属ワイヤ１２で第二配線パターン２２ｂと半導体チップ１、２とを接続することができる。
【００４１】
プリント基板３に構成される高周波回路は、能動素子が形成された半導体チップ１、受動素子が形成された半導体チップ２と配線パターンとを接続する金属ワイヤ１２を含んでいる。金属ワイヤ１２の長さが短くできれば、金属ワイヤ１２の接続工程以降に形成される高周波回路の構成に自由度を持たせることができる。すなわち、高周波回路の調整が容易にできる。金属ワイヤ１２が必要以上に長いと、金属ワイヤ１２の接続工程以降に不要な長さ相殺するための回路を構成する必要があり、高周波回路の調整が複雑になり、調整作業が長くなることで生産性が低下してしまう。
【００４２】
実施の形態４の半導体装置５０は、多層構造のプリント基板３の内部の配線パターン（第二配線パターン２２ｂ）を階段状の開口部２９による露出させて、露出された第二配線パターン２２ｂと、半導体チップ１、２とを接続する金属ワイヤ１２のワイヤ長を短くすることにより、高周波回路の構成の自由度、すなわち高周波回路の設計自由度を上げることができる。また、実施の形態４の半導体装置５０は、金属ワイヤ１２のワイヤ長を短く構成することにより、ワイヤ長のばらつきによる高周波特性ばらつきを抑えることが可能となる。実施の形態４の半導体装置５０は、実施の形態１の半導体装置５０の構造を備えているので、実施の形態１の半導体装置５０と同様の効果を奏する。
【００４３】
実施の形態５．
図８は、実施の形態５に係る半導体装置の断面の模式図である。図９は図８の接続部材の第一例を示す図であり、図１０は図８の接続部材の第二例を示す図である。図１１は、図８の半導体装置の裏面を示す図である。実施の形態５の半導体装置５０は、厚銅部材１４の表面側（半導体チップ１、２の実装面側）に配置された第一のプリント基板（表面側プリント基板）３ａと、厚銅部材１４の裏面側（半導体チップ１、２の実装面と反対の面側）に第二のプリント基板（裏面側プリント基板）３ｂとを備えた点で、実施の形態１の半導体装置５０と異なる。実施の形態５の半導体装置５０は、図１に示した構成において厚銅部材１４の裏面に更に第二のプリント基板３ｂが配置されている。
【００４４】
実施の形態５の半導体装置５０は、第一のプリント基板３ａと、第二のプリント基板３ｂと、半導体チップ１、２と、電子部品４と、第一のプリント基板３ａの裏面に形成された厚銅部材１４と、半導体チップ１、２、電子部品４及び第一のプリント基板３ａの表面（裏面と反対側の面）を封止するキャップ１０とを備えている。半導体チップ１、２は、第一のプリント基板３ａの開口部２９により露出された厚銅部材１４の表面（第一のプリント基板３ａと対向する面）に、ダイボンド材８で直接実装する。第一のプリント基板３ａは、実施の形態１で説明したプリント基板３と同じである。第二のプリント基板３ｂは、開口部２９が形成されていない点で、第一のプリント基板３ａと異なっている。第一のプリント基板３ａの開口部２９は開口部形成工程にて形成されるので、第二のプリント基板３ｂは開口部２９以外の構成、製造方法は同じである。実施の形態５の厚銅部材１４は、実施の形態１と異なり、半導体装置５０の内部に配置され露出していないので、外部電極端子５、６が形成されていない。外部電極端子５、６は、厚銅部材１４ではなく、第二のプリント基板３ｂの露出面の配線パターン（第一配線パターン２２ａ）に形成されている。
【００４５】
図８では、二層の配線パターン２１（第一配線パターン２２ａ、第二配線パターン２２ｂ）を有するプリント基板３ａ、３ｂを示した。プリント基板３ａの露出面側（厚銅部材１４と反対側）の配線パターンが第一配線パターン２２ａであり、プリント基板３の内部に形成された内層の配線パターンが第二配線パターン２２ｂである。プリント基板３ｂの露出面側（厚銅部材１４と反対側）の配線パターンが第一配線パターン２２ａであり、プリント基板３の内部に形成された内層の配線パターンが第二配線パターン２２ｂである。第一配線パターン２２ａ、第二配線パターン２２ｂは、複数の配線２５によりパターン化されており、半導体装置５０に搭載される高周波回路の一部を構成している。プリント基板３ａ、３ｂの各層（第一配線パターン２２ａ、第二配線パターン２２ｂ）は、ビアホール２７に銅が充填されたビア７、すなわち導電性のビア７により接続されている。プリント基板３ａ、３ｂにおける内層の第二配線パターン２２ｂは、一部がプリント基板３ａ、３ｂの排熱性を高めるためにビアホール２７に銅が充填されたビア７により厚銅部材１４に接続されている。プリント基板３ａとプリント基板３ｂの高周波回路は、厚銅部材１４又は厚銅部材１４の外周側に配置された樹脂１５に形成されるスルーホール１３に充填された導電性の接続部材１９を介して接続される。
【００４６】
スルーホール１３は通常、厚い部材の表面及び裏面に配置されるプリント基板３の樹脂（樹脂基材２３）で充填される。しかし、図８に示したように、厚銅部材１４の厚さが２つのプリント基板３ａ、３ｂの厚みよりも大きくなる場合には、表面及び裏面に配置されるプリント基板３ａ、３ｂの樹脂（樹脂基材２３）で充填することができない。この場合、スルーホール１３への樹脂の充填は通常、表面及び裏面のプリント基板３ａ、３ｂの樹脂基材２３を接続する前にスルーホール１３に充填部材を埋める工程を追加する必要がある。スルーホール１３に充填する充填部材である接続部材１９を、図９、図１０を用いて説明する。
【００４７】
図９に示した第一の接続部材１９は、スルーホール１３の内面に形成された絶縁性の樹脂１６と樹脂１６の内面に形成された金属１７と、金属１７の内面に形成された導電性樹脂１８とを備えている。図１０に示した第二の接続部材１９は、スルーホール１３の内面に形成された絶縁性の樹脂１６と樹脂１６の内面に形成された金属１７と、金属１７の内面に形成された絶縁性の樹脂１６とを備えている。第一の接続部材１９の形成方法を説明する。まず、スルーホール１３の内面に絶縁性の樹脂１６を充填し、その内部に貫通穴を形成する。貫通穴の内面にめっき等により金属１７の層を形成し、金属１７の内面に導電性樹脂１８を充填する。第二の接続部材１９の形成方法は、第一の接続部材１９の形成方法と同様である。しかし、第二の接続部材１９の形成方法は、金属１７の内面に絶縁性の樹脂１６を充填することが、第一の接続部材１９の形成方法と異なっている。
【００４８】
実施の形態５の半導体装置５０は、外部電極端子５、６は厚銅部材１４ではなく、第二のプリント基板３ｂの露出面の配線パターン（第一配線パターン２２ａ）に形成されている。外部電極端子５、６は、図１１のようにパターン化された配線パターン（第一配線パターン２２ａ）により形成されている。外部電極端子５は半導体チップ１、２を搭載する厚銅部材１４に接続された外部電極端子あり、外部電極端子６は外部電極端子５の外周側に配置された外部電極端子である。図８では、外部電極端子５が、ビア７、第二のプリント基板３ｂの第二配線パターン２２ｂ、ビア７を介して厚銅部材１４に接続されている例を示した。また、外部電極端子６が、ビア７、第二のプリント基板３ｂの第二配線パターン２２ｂ、スルーホール１３に充填された接続部材１９を介して、第一のプリント基板３ａの第二配線パターン２２ｂに接続されている例を示した。実施の形態５の半導体装置５０は、当該半導体装置の裏面の外部電極端子５、６がプリント基板３ｂの露出面の配線パターン（第一配線パターン２２ａ）で形成できるので、当該半導体装置が実装される無線通信システム等の構成装置（実装対象装置）に合わせて、半導体装置５０の裏面の電極をレイアウト設計できる。すなわち、実施の形態５の半導体装置５０は、裏面の電極パターンの設計自由度を高めることができる。また、実施の形態５の半導体装置５０は、半導体チップ１、２を第一のプリント基板３ａの開口部２９により露出された厚銅部材１４の表面に、ダイボンド材８で直接実装し、厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、高い排熱性を有する。すなわち、実施の形態５の半導体装置５０は、複数の多層基板を備えても、半導体チップ１、２が直接実装された厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、高い排熱性を確保することができる。
【００４９】
実施の形態１の半導体装置５０は、外部電極端子５、６が厚銅部材１４で形成されるので、外部電極端子５、６を形成するエッチング加工の際に、厚銅部材１４の厚さにより、その加工精度が制限される。この場合、半導体装置５０が実装される実装対象装置の配線パターンも外部電極端子５、６の加工精度の制約を受けることから、実装対象装置の配線パターンを大きくする必要が発生するなどの不都合が生じる場合がある。しかし、実施の形態５の半導体装置５０は、実施の形態５で示す構造を採用することにより、当該半導体装置の裏面の外部電極端子５、６のパターンを実装対象装置の配線パターンに合わせてレイアウト設計することができる。また、実施の形態５の半導体装置５０は、当該半導体装置の裏面の外部電極端子５（グランドに接続される電極端子）がビアホール２７に銅が充填されたビア７及び第二のプリント基板３ｂの第二配線パターン２２ｂを通して厚銅部材１４に接続するため、高い排熱性を実現することができる。
【００５０】
実施の形態５の半導体装置５０は、外部電極端子５、６が厚銅部材１４で形成されている場合と比較して、裏面の外部電極端子５、６がプリント基板３ｂの第二配線パターン２２ｂで形成されているので、裏面の外部電極端子５、６のパターンレイアウトの自由度が大きくなり、実装対象装置の配線パターンのレイアウトに合わせて、外部電極端子５、６のサイズ、位置を設計できる。実施の形態５の半導体装置５０は、実装対象装置の設計自由度を挙げることができるため、実装対象装置において有効な排熱設計が可能となる。実施の形態５の半導体装置５０は、実施の形態１の半導体装置５０と同様に厚銅部材１４を備え、かつ半導体チップ１、２が直接実装された厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、実施の形態１の半導体装置５０と同様の効果を奏する。
【００５１】
以上のように、実施の形態５の半導体装置５０は、実装される実装対象装置に接続する複数の外部電極端子５、６が裏面に形成されると共に、高周波信号を処理する半導体チップ１が搭載された半導体装置である。実施の形態５の半導体装置５０は、半導体チップ１が実装される厚銅部材１４と、厚銅部材１４の表面に配置されたプリント基板（表面側プリント基板）３ａと、厚銅部材１４の裏面に配置された他のプリント基板３ｂである裏面側プリント基板と、を備えている。プリント基板３ａは、厚銅部材１４の表面の一部を露出する開口部２９と、配線パターン２１と、配線パターン２１と厚銅部材１４とを接続する導電性のビア７と、を備えている。他のプリント基板（裏面側プリント基板）３ｂは、他の配線パターン２１と、他の配線パターン２１と厚銅部材１４とを接続する導電性の他のビア７と、を備えたプリント基板であって、厚銅部材１４と逆側に露出するように形成された他の配線パターン２１が複数の外部電極端子５、６を構成しているプリント基板である。実施の形態５の半導体装置５０は、さらに、配線パターン２１と他の配線パターン２１とを接続する導電性の接続部材１９と、開口部２９により露出された厚銅部材１４の表面に実装されると共に配線パターン２１に金属ワイヤ１２で接続された半導体チップ１と、厚銅部材１４と逆側であるプリント基板３の表面に実装されると共に配線パターン２１に接続された電子部品４と、厚銅部材１４と逆側であるプリント基板３の表面、半導体チップ１、電子部品４、金属ワイヤ１２を封止するキャップ１０又はエポキシ樹脂２８と、を備えている。実施の形態５の半導体装置５０は、このような構成により、プリント基板３に形成された開口部２９により露出された厚銅部材１４の表面に半導体チップ１が実装されると共に厚銅部材１４の裏面が露出した外部電極端子５、６に接続されているので、複雑な高周波回路を搭載しても高い排熱性を維持できる。
【００５２】
実施の形態６．
図１２は、実施の形態６に係る半導体装置の断面の模式図である。実施の形態６の半導体装置５０は、第二のプリント基板３ｂが半導体チップ１の直下領域を含むように形成された開口部２９と開口部２９を埋める銅層２４とを備える点で、実施の形態５の半導体装置５０と異なる。厚銅部材１４の裏面側（半導体チップ１、２の実装面と反対の面側）に配置された第二のプリント基板３ｂは、能動素子が形成された半導体チップ１の直下領域を含むように開口部２９が形成されている。すなわち、第二のプリント基板３ｂに形成された開口部２９は、半導体チップ１が実装された領域が厚銅部材１４を基準にした対称の位置である半導体チップ対称領域を含むように形成されている。銅層２４は、第二のプリント基板３ｂに形成された開口部２９を埋めるように形成されており、すなわち半導体チップ１が実装された領域が厚銅部材１４を基準にした対称の位置である半導体チップ対称領域を覆うように配置されている。図１２では、第一のプリント基板３ａに形成された開口部２９よりも、広い範囲で第二のプリント基板３ｂの開口部２９が形成されている例を示した。第二のプリント基板３ｂの開口部２９は、第二のプリント基板３ｂの開口部形成工程にて形成される。第二のプリント基板３ｂの開口部形成工程は、最表面（裏面側の露出面）の第一配線パターン２２ａが形成される前に、レーザ或いはドリルで厚銅部材１４に達する開口部２９を形成する。その後、開口部２９に例えばめっきにより銅層２４を第一配線パターン２２ａの形成前の樹脂基材２３と同一面になるように成長させる。樹脂基材２３及び銅層２４の露出面に第一配線パターン２２ａを形成する（外部電極端子形成工程）。外部電極端子５、６は、第二のプリント基板３ｂの露出面の第一配線パターン２２ａに形成されている。
【００５３】
図１２では、外部電極端子５が、２種類の接続経路で厚銅部材１４に接続されている例を示した。第一の接続経路は、実施の形態５と同様に、ビアホール２７に銅が充填されたビア７及び第二のプリント基板３ｂの第二配線パターン２２ｂを介した経路である。第二の接続経路は、銅層２４を介した経路である。実施の形態６の半導体装置５０は、半導体チップ１、２を第一のプリント基板３ａの開口部２９により露出された厚銅部材１４の表面に、ダイボンド材８で直接実装し、厚銅部材１４を当該半導体装置の裏面の外部電極端子５に２種類の接続経路で接続したので、高い排熱性を有する。すなわち、実施の形態６の半導体装置５０は、複数の多層基板を備えても、半導体チップ１、２が直接実装された厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、高い排熱性を確保することができる。
【００５４】
実施の形態５の半導体装置５０は、厚銅ではない外部電極端子５と厚銅部材１４とをビアホール２７に銅が充填されたビア７及び第二のプリント基板３ｂの第二配線パターン２２ｂを介して接続しているので、外部電極端子５が厚銅部材１４で形成される場合と比較して、能動素子が形成された半導体チップ１の発熱が大きくなると排熱性が悪くなる場合がある。しかし、実施の形態６の半導体装置５０は、厚銅部材１４の裏面側（半導体チップ１、２の実装面と反対の面側）に配置された第二のプリント基板３ｂに、能動素子が形成された半導体チップ１の直下領域を含むように開口部２９が形成され、開口部２９を埋めた銅層２４を介して厚銅部材１４と外部電極端子５とを接続しているので、実施の形態５の半導体装置５０よりも放熱性を高めることができ、外部電極端子５が厚銅部材１４で形成される場合と同等の排熱性を確保することができる。
【００５５】
実施の形態６の半導体装置５０は、外部電極端子５が厚銅部材１４で形成される場合と同等の排熱性を実現しつつ、実施の形態５の半導体装置５０と同様に裏面の外部電極端子５、６のパターンレイアウトの自由度が大きくなり、実装対象装置の配線パターンのレイアウトに合わせて、外部電極端子５、６のサイズ、位置を設計できる。実施の形態６の半導体装置５０は、実装対象装置の設計自由度を挙げることができるため、実装対象装置において有効な排熱設計が可能となる。実施の形態６の半導体装置５０は、実施の形態１の半導体装置５０と同様に厚銅部材１４を備え、かつ半導体チップ１、２が直接実装された厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、実施の形態１の半導体装置５０と同様の効果を奏する。
【００５６】
なお、実施の形態１〜実施の形態６では高周波回路の一部の受動素子が半導体チップ２に形成されて例を説明したが、図１３に示すように受動素子が形成されたセラミック基板を開口部２９により露出された外部電極端子５の表面に実装してよい。図１３は、半導体チップとセラミック基板が搭載された半導体装置の断面の模式図である。図１３では、図１の半導体チップ２がセラミック基板３２に変更された例を示した。セラミック基板３２は、開口部２９により露出された外部電極端子５の表面に接着材３３で実装される。
【００５７】
なお、実施の形態１〜実施の形態６の半導体装置５０は、１Ｗよりも小さい電力を出力する半導体素子を搭載してもよい。１Ｗよりも小さい電力を出力する半導体素子を搭載して樹脂封止しても高排熱性を維持できる。また、本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００５８】
１…半導体チップ、２…半導体チップ、３…プリント基板、３ａ…プリント基板、３ｂ…プリント基板（裏面側プリント基板）、４…電子部品、５…外部電極端子、６…外部電極端子、７…ビア、１０…キャップ、１１…凹部、１２…金属ワイヤ、１４…厚銅部材、１６…樹脂、１７…金属（金属の層）、１８…導電性樹脂、１９…接続部材、２１…配線パターン、２２ａ…第一配線パターン、２２ｂ…第二配線パターン、２４…銅層、２８…エポキシ樹脂、２９…開口部、３２…セラミック基板、５０…半導体装置
【図１】
2020012598.tif 000003
【図２】
2020012598.tif 000004
【図３】
2020012598.tif 000005
【図４】
2020012598.tif 000006
【図５】
2020012598.tif 000007
【図６】
2020012598.tif 000008
【図７】
2020012598.tif 000009
【図８】
2020012598.tif 000010
【図９】
2020012598.tif 000011
【図１０】
2020012598.tif 000012
【図１１】
2020012598.tif 000013
【図１２】
2020012598.tif 000014
【図１３】
2020012598.tif 000015
【手続補正書】
【提出日】令和2年10月7日(2020.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
実装される実装対象装置に接続する複数の外部電極端子が裏面に形成されると共に、高周波信号を処理する半導体チップが搭載された半導体装置であって、
複数の前記外部電極端子を形成すると共に、複数の前記外部電極端子の内の一つに前記半導体チップが実装される厚銅部材と、
前記厚銅部材の表面に配置されると共に、前記厚銅部材の表面の一部を露出する開口部と、配線パターンと、前記配線パターンと前記厚銅部材とを接続する導電性のビアと、を備えたプリント基板と、
前記開口部により露出された前記厚銅部材の表面に実装されると共に、前記配線パターンに金属ワイヤで接続された前記半導体チップと、
前記厚銅部材と逆側である前記プリント基板の表面に実装されると共に前記配線パターンに接続された電子部品と、
前記厚銅部材と逆側である前記プリント基板の表面、前記半導体チップ、前記電子部品、前記金属ワイヤを封止するキャップ又はエポキシ樹脂と、を備えた半導体装置。
【請求項２】
実装される実装対象装置に接続する複数の外部電極端子が裏面に形成されると共に、高周波信号を処理する半導体チップが搭載された半導体装置であって、
前記半導体チップが実装される厚銅部材と、
前記厚銅部材の表面に配置されると共に、前記厚銅部材の表面の一部を露出する開口部と、配線パターンと、前記配線パターンと前記厚銅部材とを接続する導電性のビアと、を備えたプリント基板と、
前記厚銅部材の裏面に配置されると共に、他の配線パターンと、前記他の配線パターンと前記厚銅部材とを接続する導電性の他のビアと、を備えた他のプリント基板であって、前記厚銅部材と逆側に露出するように形成された前記他の配線パターンが複数の前記外部電極端子を構成している裏面側プリント基板と、
前記配線パターンと前記他の配線パターンとを接続する導電性の接続部材と、
前記開口部により露出された前記厚銅部材の表面に実装されると共に、前記配線パターンに金属ワイヤで接続された前記半導体チップと、
前記厚銅部材と逆側である前記プリント基板の表面に実装されると共に前記配線パターンに接続された電子部品と、
前記厚銅部材と逆側である前記プリント基板の表面、前記半導体チップ、前記電子部品、前記金属ワイヤを封止するキャップ又はエポキシ樹脂と、を備えた半導体装置。
【請求項３】
前記裏面側プリント基板は、前記厚銅部材と反対側の表面に形成された前記外部電極端子と前記厚銅部材の裏面とを接続する銅層を備え、
前記銅層は、前記半導体チップが実装された領域が前記厚銅部材を基準にした対称の位置である半導体チップ対称領域を覆うように配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記接続部材は、外周側に形成された絶縁性の樹脂と、前記樹脂の内側に形成された金属の層と、前記金属の層の内側に形成された導電性樹脂と、を備えたことを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記接続部材は、外周側に形成された絶縁性の樹脂と、前記樹脂の内側に形成された金属の層と、前記金属の層の内側に形成された絶縁性の樹脂と、を備えたことを特徴とする請求項２または３に記載の半導体装置。
【請求項６】
前記プリント基板は、前記開口部の側面に凹部を有することを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記厚銅部材と逆側である前記プリント基板の表面に形成された前記配線パターンは、前記厚銅部材を基準にした高さが、前記厚銅部材を基準にした前記半導体チップの高さの−１０％から＋１０％の高さであることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記プリント基板は多層プリント基板であり、
前記プリント基板の前記開口部は、内部に形成された前記配線パターンの一部を露出するように階段状に形成されており、
前記開口部により露出された前記配線パターンは、前記厚銅部材を基準にした高さが、前記厚銅部材を基準にした前記半導体チップの高さの−１０％から＋１０％の高さであることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体チップは、能動素子が形成されており、
受動素子が形成された他の半導体チップ又はセラミック基板をさらに備え、
前記他の半導体チップ又は前記セラミック基板は、前記開口部により露出された前記厚銅部材の表面に実装されると共に、前記配線パターン及び前記半導体チップに金属ワイヤで接続されており、
前記他の半導体チップ又は前記セラミック基板は、前記キャップ又はエポキシ樹脂により封止されていることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
実施の形態１．
図１は、実施の形態１に係る半導体装置の断面の模式図である。図２は図１の半導体装置の表面側の部品配置を示す図であり、図３は図１の半導体装置の裏面を示す図である。図１の断面の模式図は、図２におけるＡ−Ａの断面の模式図である。実施の形態１の半導体装置５０は、プリント基板３と、半導体チップ１、２と、電子部品４と、プリント基板３の裏面に形成された厚銅部材１４と、半導体チップ１、２、電子部品４及びプリント基板３の表面（裏面と反対側の面）を封止するキャップ１０とを備えている。プリント基板３は一般的に用いられる汎用のプリント基板である。プリント基板３は、ＦＲ−４（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  Ｔｙｐｅ  ４）、ＦＲ−５（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  Ｔｙｐｅ  ５）等の樹脂をベースとした材料を用いた樹脂基材２３と、その樹脂基材２３の表面又は内層に配線パターン２１により形成された高周波回路と、プリント基板３の一部に貫通した穴である開口部２９とを備えている。厚銅部材１４は１００μｍ以上の厚みを持つ厚銅であり、厚銅部材１４により外部電極端子５、６が形成されている。外部電極端子５は半導体チップ１、２を搭載する外部電極端子であり、外部電極端子６は外部電極端子５の外周側に配置された外部電極端子である。プリント基板３の開口部２９は、外部電極端子５の表面の一部を露出するように形成されている。半導体チップ１は、周波数１ＧＨｚ以上の高周波信号を処理し、１Ｗ以上の電力を出力する、すなわち高電力密度で能動的な動作を行う半導体素子（能動素子）が形成された半導体チップである。半導体チップ１に形成された能動素子は、例えば、高電力密度のＧａＮ素子である。半導体チップ２は、半導体装置５０に搭載される高周波回路の一部を構成する伝送線路等の受動素子が形成された半導体チップである。半導体チップ２は、例えばＧａＡｓなどの半導体のチップである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
実施の形態５の半導体装置５０は、外部電極端子５、６が厚銅部材１４で形成されている場合と比較して、裏面の外部電極端子５、６がプリント基板３ｂの第二配線パターン２２ｂで形成されているので、裏面の外部電極端子５、６のパターンレイアウトの自由度が大きくなり、実装対象装置の配線パターンのレイアウトに合わせて、外部電極端子５、６のサイズ、位置を設計できる。実施の形態５の半導体装置５０は、実装対象装置の設計自由度を上げることができるため、実装対象装置において有効な排熱設計が可能となる。実施の形態５の半導体装置５０は、実施の形態１の半導体装置５０と同様に厚銅部材１４を備え、かつ半導体チップ１、２が直接実装された厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、実施の形態１の半導体装置５０と同様の効果を奏する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
実施の形態６の半導体装置５０は、外部電極端子５が厚銅部材１４で形成される場合と同等の排熱性を実現しつつ、実施の形態５の半導体装置５０と同様に裏面の外部電極端子５、６のパターンレイアウトの自由度が大きくなり、実装対象装置の配線パターンのレイアウトに合わせて、外部電極端子５、６のサイズ、位置を設計できる。実施の形態６の半導体装置５０は、実装対象装置の設計自由度を上げることができるため、実装対象装置において有効な排熱設計が可能となる。実施の形態６の半導体装置５０は、実施の形態１の半導体装置５０と同様に厚銅部材１４を備え、かつ半導体チップ１、２が直接実装された厚銅部材１４を当該半導体装置の裏面の外部電極端子５に接続したので、実施の形態１の半導体装置５０と同様の効果を奏する。
【国際調査報告】
2020012598.tif 000016
2020012598.tif 000017
2020012598.tif 000018
2020012598.tif 000019