(57)【要約】  給電回路は、増幅器に対して給電する給電回路であって、前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、を含み、前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い。
2020012922.tif 000002
【特許請求の範囲】
【請求項１】
増幅器に対して給電する給電回路であって、
前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、
一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、
を含み、
前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、
前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い
給電回路。
【請求項２】
前記給電用線路の線路長は、λ／１６よりも長く、λ／８よりも短い
請求項１に記載の給電回路。
【請求項３】
前記増幅器は、他の増幅器とともに一つのパッケージに収容されている
請求項１又は請求項２に記載の給電回路。
【請求項４】
前記給電用線路の先端と、当該給電用線路へ給電する電源との間に接続され、前記信号の高調波を処理する高調波処理回路をさらに備えている
請求項１から請求項３のいずれか一項に記載の給電回路。
【請求項５】
増幅器と、
前記増幅器に入出力される信号が伝送される信号線路と、
請求項１から請求項４のいずれか一項に記載された給電回路と、を備えている
増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、給電回路及び増幅回路に関する。
本出願は、２０１８年７月９日出願の日本出願第２０１８−１３００３２号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
【背景技術】
【０００２】
移動通信システム等の無線通信装置に用いられる増幅回路には、ＲＦ信号等の高周波信号を増幅するための増幅器が搭載されている。増幅器のドレイン端子側には、通常、給電のための給電回路が接続される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−８８８８１号公報
【発明の概要】
【０００４】
一実施形態である給電回路は、増幅器に対して給電する給電回路であって、前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、を含み、前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い。
【０００５】
また、他の実施形態である増幅回路は、増幅器と、前記増幅器に入出力される信号が伝送される信号線路と、上述の給電回路と、を備えている。
【図面の簡単な説明】
【０００６】
【図１】図１は、一実施形態に係るドハティ増幅回路の構成を示すブロック図である。
【図２】図２は、ドハティ増幅回路の平面図である。
【図３Ａ】図３Ａは、第１給電回路及びキャリア側出力整合回路の構成の一例を示す回路図である。
【図３Ｂ】図３Ｂは、図３Ａ中の給電用線路の線路長をλ／４とした場合における整合回路を示す図である。
【図４Ａ】図４Ａは、実施例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートである。
【図４Ｂ】図４Ｂは、比較例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートである。
【図５】図５は、変形例に係る第１給電回路及びキャリア側出力整合回路の構成の一例を示す回路図である。
【図６】図６は、ゲート端子側に設けた高調波処理回路の構成を示す回路図である。
【図７】図７は、従来の給電回路の一例を示す回路図である。
【発明を実施するための形態】
【０００７】
［本開示が解決しようとする課題］
図７は、給電回路の一例を示す回路図である。
図７中、給電回路１００は、増幅器１０１のドレイン端子１０１ａに接続された出力線路１０２から分岐して延びる給電用線路１０３と、給電用線路１０３に直流電源（図示省略）を接続するための電源端子１０４と、給電用線路１０３及び電源端子１０４の間に接続された容量素子１０５とを備えている。
【０００８】
容量素子１０５の容量は増幅器１０１から出力される高周波信号に対してショートとなるように設定されており、高周波信号を接地に導くことで電源に高周波信号が回り込むのを抑制する。
給電用線路１０３の線路長は、λ／４（λは増幅器１０１から出力される高周波信号の波長）とされている。すなわち、給電用線路１０３が出力線路１０２に繋がる分岐点１０３ａから電源端子１０４までの線路長がλ／４とされている。
これによって、給電用線路１０３及び容量素子１０５は、高周波信号に対してλ／４のショートスタブを構成し、高周波信号の伝送特性に影響を及ぼさないようにされている。
【０００９】
通常、出力線路１０２には、増幅器１０１の出力インピーダンスの整合を行う整合回路１０６が設けられる。
整合回路１０６においては、増幅器１０１の出力インピーダンスの整合を行う上で、並列に接続されたインダクタンス素子が必要となる場合がある。
【００１０】
このとき、直流電源からの電流が前記インダクタンス素子を通じて接地へ流れるのを防止するために、給電回路１００と、前記インダクタンス素子との間に、高周波信号に対してショートとなる容量の容量素子を接続する必要がある。
このように、整合回路１０６にインダクタンス素子を含める場合、整合回路１０６の部品点数が増加し、整合回路１０６の小型化の妨げとなることがある。
整合回路１０６の小型化が妨げられると、増幅回路全体としての小型化の妨げとなり好ましくない。
【００１１】
本開示はこのような事情に鑑みてなされたものであり、増幅器に接続される整合回路の小型化を可能にする技術の提供を目的とする。
【００１２】
［本開示の効果］
本開示によれば、増幅器に接続される整合回路の小型化が可能になる。
【００１３】
最初に実施形態の内容を列記して説明する。
［実施形態の概要］
（１）一実施形態である給電回路は、増幅器に対して給電する給電回路であって、前記増幅器に入出力される信号が伝送される信号線路から分岐して延びる給電用線路と、一端が前記給電用線路の先端に接続されるとともに他端が接地され、前記信号を接地へ導く容量素子と、を含み、前記給電用線路は、前記給電用線路が前記信号線路から分岐する分岐部を基端とし、前記信号の波長をλとすると、前記分岐部から前記先端まで延びる前記給電用線路の線路長がλ／４よりも短い。
【００１４】
上記構成の給電回路によれば、給電用線路の線路長がλ／４より短いので、給電用線路は、信号線路に並列に接続されたインダクタンス素子として機能する。
このため、信号線路に設けられる増幅器のインピーダンス整合を行う整合回路においてインダクタンス素子を並列に接続する必要がある場合においても、整合回路に設けるべきインダクタンス素子を給電用線路によって代替することができる。
この結果、整合回路に設けるべきインダクタンス素子、及びこのインダクタンス素子を接続するために必要となる容量素子を当該整合回路に設ける必要がなくなり、整合回路の小型化が可能となる。
【００１５】
（２）上記給電回路において、前記給電用線路の線路長は、λ／１６よりも長く、λ／８よりも短いことが好ましい。
このようにすることで、給電用線路によるインダクタンスを、増幅器のインピーダンス整合において適切なインダクタンスに設定することができる。
【００１６】
（３）また、上記給電回路において、前記増幅器は、他の増幅器とともに一つのパッケージに収容されていることが好ましい。
この場合、増幅器に接続される信号線路と、他の増幅器の信号線路とが隣り合って並ぶため、信号線路周囲のスペースが制限される。しかし、この場合であっても、信号線路に設けられる整合回路の小型化を図ることができるので、信号線路周囲のスペースが制限されたとしても整合回路を適切に配置することができる。
【００１７】
（４）上記給電回路において、前記給電用線路の先端と、当該給電用線路へ給電する電源との間に接続され、前記信号の高調波を処理する高調波処理回路をさらに備えていてもよく、この場合、給電回路に前記信号の高調波処理を行わせることができる。
【００１８】
（５）また、他の実施形態である増幅回路は、増幅器と、前記増幅器に入出力される信号が伝送される信号線路と、上記（１）から（４）に記載された給電回路と、を備えている。
【００１９】
［実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
【００２０】
〔増幅回路の構成〕
図１は、一実施形態に係るドハティ増幅回路の構成を示すブロック図である。
このドハティ増幅回路１は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送信信号（ＲＦ信号）の増幅を行う。
ドハティ増幅回路１は、入力端子２に与えられるＲＦ信号（入力信号）を増幅し、出力端子３から出力する。
【００２１】
図１に示すように、ドハティ増幅回路１は、キャリア増幅器４と、キャリア増幅器４に並列に設けられたピーク増幅器５と、分配器６と、キャリア増幅器４及びピーク増幅器５それぞれの出力を合成する合成器７と、キャリア側入力整合回路８と、ピーク側入力整合回路９と、キャリア側出力整合回路１０と、ピーク側出力整合回路１１とを備えている。
【００２２】
分配器６は、入力端子２の後段に接続され、入力端子２から与えられるＲＦ信号をキャリア増幅器４及びピーク増幅器５へ分配する。
分配器６の出力は、キャリア側入力整合回路８を介してキャリア増幅器４へ与えられるとともに、ピーク側入力整合回路９を介してピーク増幅器５へ与えられる。
キャリア側入力整合回路８は、分配器６側と、キャリア増幅器４側との間において基本波に対するインピーダンス整合を行う。また、ピーク側入力整合回路９は、分配器６側と、ピーク増幅器５側との間において基本波に対するインピーダンス整合を行う。
【００２３】
キャリア増幅器４は、与えられる入力信号を常に増幅するための増幅器である。一方、ピーク増幅器５は、入力信号の電力が所定以上となったときに当該入力信号を増幅するための増幅器である。キャリア増幅器４及びピーク増幅器５は、例えば、窒化ガリウム（ＧａＮ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）である。
キャリア増幅器４、及びピーク増幅器５は、一つの集積回路上に実装されており、一つのパッケージ２０内に収容されている。
【００２４】
キャリア増幅器４の出力は、キャリア側出力整合回路１０を介して合成器７へ与えられる。
また、ピーク増幅器５の出力は、ピーク側出力整合回路１１を介して合成器７へ与えられる。
キャリア側出力整合回路１０は、キャリア増幅器４側と、合成器７側との間において基本波に対するインピーダンス整合を行う。また、ピーク側出力整合回路１１は、ピーク増幅器５側と、合成器７側との間において基本波に対するインピーダンス整合を行う。
【００２５】
合成器７は、キャリア増幅器４の出力とピーク増幅器５の出力とを合成する。合成器７は、合成した出力を出力信号として出力端子３へ与える。
出力端子３は、合成器７から与えられた出力信号を出力する。
【００２６】
図２は、ドハティ増幅回路１の平面図である。
図２に示すように、増幅器４，５が収容されたパッケージ２０や、入出力端子２，３、分配器６、合成器７、整合回路８，９，１０，１１は、回路基板２５上に実装されている。
【００２７】
また、ドハティ増幅回路１には、回路基板２５外に設けられた第１ドレイン電源３０、第２ドレイン電源４０、第１ゲート電源６０、及び第２ゲート電源７０が接続されている。
第１ドレイン電源３０は、キャリア増幅器４のドレイン端子に給電するための直流電源であり、電源端子３２及び電源端子３２に接続された第１給電回路３１を介してキャリア増幅器４のドレイン端子に接続されている。
第２ドレイン電源４０は、ピーク増幅器５のドレイン端子に給電するための直流電源であり、電源端子４２及び電源端子４２に接続された第２給電回路４１を介してピーク増幅器５のドレイン端子に接続されている。
【００２８】
第１ゲート電源６０は、キャリア増幅器４のゲート端子に給電するための直流電源であり、電源端子６２及び電源端子６２に接続された第３給電回路６１を介してキャリア増幅器４のゲート端子に接続されている。
第２ゲート電源７０は、ピーク増幅器５のゲート端子に給電するための直流電源であり、電源端子７２及び電源端子７２に接続された第４給電回路７１を介してピーク増幅器５のゲート端子に接続されている。
【００２９】
図３Ａは、第１給電回路３１及びキャリア側出力整合回路１０の構成の一例を示す回路図である。なお、第２給電回路４１も第１給電回路３１の構成と同様である。よって、ここでは、第１給電回路３１のみについて説明する。
【００３０】
図３Ａに示すように、キャリア増幅器４のドレイン端子４ａには、出力線路３３が接続されている。出力線路３３は、ドレイン端子４ａと、合成器７に繋がっている端子３４との間を接続している。これにより、キャリア増幅器４の出力が合成器７へ与えられる。
【００３１】
第１給電回路３１は、出力線路３３から分岐して、電源端子３２に繋がる電源端子３２に接続されており、第１ドレイン電源３０からの電力をドレイン端子４ａ側へ供給するための回路を構成している。
【００３２】
第１給電回路３１は、出力線路３３から分岐して延びる給電用線路３１ａと、第１容量素子３１ｂとを含む。
給電用線路３１ａは、出力線路３３から当該給電用線路３１ａが分岐する分岐部３５から、電源端子３２の間に形成されたマイクロストリップ線路である。つまり、給電用線路３１ａは、分岐部３５を基端としている。また、給電用線路３１ａの先端は電源端子３２に接続されている。
【００３３】
第１容量素子３１ｂは、一端が電源端子３２と給電用線路３１ａとの間に接続されているとともに、他端が接地される。つまり、第１容量素子３１ｂの一端は給電用線路３１ａの先端に接続されている。つまり、給電用線路３１ａは、基端である分岐部３５から、先端である第１容量素子３１ｂが接続された接続部まで延びている。
第１容量素子３１ｂの容量は、増幅器４からの出力（ＲＦ信号）に対してショートとなるように設定されており、増幅器４からの出力を接地に導く。これにより、第１容量素子３１ｂは、第１ドレイン電源３０に増幅器４から出力が回り込むのを抑制している。
【００３４】
ここで、本実施形態の給電用線路３１ａの線路長（分岐部３５から第１容量素子３１ｂの接続部までの線路長）は、ＲＦ信号の波長をλとすると、λ／４よりも短く設定されている。
このため、給電用線路３１ａは、出力線路３３に並列に接続されたインダクタンス素子として機能する。
なお、分岐部３５は、ドレイン端子４ａに設けられることがある。この場合、ドレイン端子４ａが給電用線路３１ａの基端となる。
【００３５】
キャリア側出力整合回路１０は、出力線路３３に設けられている。キャリア側出力整合回路１０は、出力線路３３に対して並列に接続された容量素子１０ａと、出力線路３３に直列に接続された容量素子１０ｂとを含んで構成されている。
本実施形態では、給電用線路３１ａが出力線路３３に並列に接続されたインダクタンス素子として機能するので、本回路１におけるキャリア増幅器４の出力のインピーダンス整合は、給電用線路３１ａと、キャリア側出力整合回路１０とによって行われる。
よって、給電用線路３１ａの線路長や、キャリア側出力整合回路１０の容量素子１０ａ，１０ｂの容量は、キャリア増幅器４の出力をインピーダンス整合させることができる値に設定される。
【００３６】
ここで、図３Ａ中の給電用線路３１ａの線路長をλ／４とした場合において、図３Ａ中の第１給電回路３１及びキャリア側出力整合回路１０と同様にインピーダンス整合を行うことができる整合回路５０を図３Ｂに示す。
【００３７】
図３Ｂでは、給電用線路３１ａの線路長がλ／４であるので、第１給電回路３１はキャリア増幅器４の出力に対してオープンとなる。
このため、図３Ｂ中の整合回路５０は、容量素子１０ａ及び容量素子１０ｂに加えて、図３Ａの給電用線路３１ａが有していたインダクタンス素子としての機能を実現するためにインダクタンス素子５１を備える。
インダクタンス素子５１は、一端が出力線路３３に接続されるとともに他端が接地されており、出力線路３３に対して並列に接続されている。インダクタンス素子５１は、キャリア増幅器４の出力インピーダンスの整合に必要な素子として整合回路５０に設けられる。
【００３８】
さらに、整合回路５０は、インダクタンス素子５１の前段に出力線路３３に直列に接続された容量素子５２を備えている。
容量素子５２の容量はＲＦ信号に対してショートとなる容量である。容量素子５２は、第１ドレイン電源３０からの直流電流がインダクタンス素子５１を通じて接地へ流れるのを防止するために接続されている。つまり容量素子５２は、インダクタンス素子５１に付随して設けられている。
【００３９】
これに対して、図３Ａに示す本実施形態の第１給電回路３１は、給電用線路３１ａの線路長がλ／４より短いので、給電用線路３１ａは、出力線路３３に並列に接続されたインダクタンス素子として機能する。
このため、図３Ｂに示す整合回路５０が有するインダクタンス素子５１を、給電用線路３１ａによって代替することができ、インダクタンス素子５１、及びこのインダクタンス素子５１に付随して必要となる容量素子５２を当該キャリア側出力整合回路１０に設ける必要がない。これにより、キャリア側出力整合回路１０の小型化が可能となる。
【００４０】
すなわち、本実施形態の第１給電回路３１によれば、キャリア側出力整合回路１０においてインダクタンス素子を並列に接続する必要がある場合においても、キャリア側出力整合回路１０に設けるべきインダクタンス素子、及びこのインダクタンス素子に付随して必要となる容量素子を当該キャリア側出力整合回路１０に設ける必要がなくなり、キャリア側出力整合回路１０の小型化が可能となる。
【００４１】
また、給電用線路３１ａの線路長はλ／４よりも短いが、さらに、λ／１６よりも長く、λ／８よりも短いことがより好ましい。
この場合、給電用線路３１ａによるインダクタンスを、キャリア増幅器４の出力インピーダンスの整合において適切なインダクタンスに設定することができる。
【００４２】
また、本実施形態では、キャリア増幅器４及びピーク増幅器５は、共に一つのパッケージ２０に収容されているため、キャリア側出力整合回路１０と、ピーク側出力整合回路１１とが隣り合って並んでおり（図２）、整合回路１０，１１周囲のスペースが制限される。
しかし、このような場合であっても、本実施形態ではキャリア側出力整合回路１０の小型化を図ることができるので、整合回路１０，１１周囲のスペースが制限されたとしても当該整合回路１０，１１を適切に配置することができる。
【００４３】
次に、本実施形態の給電回路を用いた増幅回路について負荷インピーダンスを求め、給電回路の給電用線路がインダクタンス素子として機能していることを検証した検証試験について説明する。
【００４４】
検証試験に用いた実施例品及び比較例品としては、周波数３．６ＧＨｚのＲＦ信号を増幅する増幅器と、この増幅器に対して給電する給電回路とを備えた増幅回路を用いた。
試験方法としては、実施例品及び比較例品の負荷インピーダンスをコンピュータシミュレーションによって求め、比較することで本実施形態の給電回路の給電用線路がインダクタンス素子として機能しているか否かについて検証した。
【００４５】
実施例品は、図３Ａに示した第１給電回路３１及びキャリア側出力整合回路１０において容量素子１０ａ及び容量素子１０ｂを省略した回路構成とし、給電用線路３１ａの線路長をλ／４より短い値に設定した。
また、比較例品は、図３Ｂに示した第１給電回路３１及び整合回路５０において容量素子１０ａ及び容量素子１０ｂを省略した回路構成とし、給電用線路３１ａの線路長をλ／４に設定した。
【００４６】
下記実施例品及び比較例品における各素子の設定例を示す。
実施例品の給電用線路３１ａの線路長：３．５ｍｍ（ミリメートル）
比較例品の給電用線路３１ａの線路長：１３ｍｍ（ミリメートル）
比較例品のインダクタンス素子５１のインダクタンス：１ｎＨ（ナノヘンリー）
【００４７】
図４Ａは、実施例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートであり、図４Ｂは、比較例品に係る増幅回路における信号の周波数変化に対する負荷インピーダンスを示すスミスチャートである。
図４Ａ中、線図Ｌ１は、信号の周波数を３．０ＧＨｚから４．０ＧＨｚまで変化させたときの負荷インピーダンスを示しており、線図Ｌ１上のマーカｍ１は、周波数が３．６ＧＨｚにおける負荷インピーダンスを示している。
また、図４Ｂ中、線図Ｌ２は、信号の周波数を３．０ＧＨｚから４．０ＧＨｚまで変化させたときの負荷インピーダンスを示しており、線図Ｌ２上のマーカｍ４は、周波数が３．６ＧＨｚにおける負荷インピーダンスを示している。
マーカｍ１の負荷インピーダンスは、大きさが０．７２５、位相が１３７．３５１である。
また、マーカｍ４の負荷インピーダンスは、大きさが０．７２９、位相が１３７．０２５である。
このように、実施例品及び比較例品それぞれの負荷インピーダンスはほぼ同じであり、本実施形態の給電回路の給電用線路がインダクタンス素子として機能していることが確認できる。
【００４８】
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
例えば、上記実施形態では、ドハティ増幅回路１の場合について説明したが、単一の増幅器を収容したパッケージを用いた増幅回路であっても適用することができる。
【００４９】
また、上記実施形態の第１給電回路３１では、給電用線路３１ａと、第１容量素子３１ｂとを含んだ構成を例示したが、例えば、図５に示すように、キャリア増幅器４の出力の高調波を処理する高調波処理回路を備えた構成としてもよい。
【００５０】
図５に示す第１給電回路３１は、給電用線路３１ａの先端に接続された第１容量素子３１ｂの一端と、電源端子３２との間に、高調波処理回路を構成するインダクタンス素子３１ｃと、第２容量素子３１ｄとが設けられている。インダクタンス素子３１ｃは、第１容量素子３１ｂの一端と、電源端子３２との間に直列に接続されている。第２容量素子３１ｄは、一端が電源端子３２とインダクタンス素子３１ｃとの間に接続されているとともに、他端が接地されている。
【００５１】
この場合、第１給電回路３１にキャリア増幅器４の出力の高調波処理を行わせることができる。
なお、高調波処理回路を構成するインダクタンス素子３１ｃ及び第２容量素子３１ｄは、集中定数回路で構成してもよいし、分布定数回路で構成してもよい。
【００５２】
また、上記実施形態では、キャリア増幅器４のドレイン端子に接続される第１給電回路３１及びピーク増幅器５のドレイン端子に接続される第２給電回路４１における給電用線路の線路長をλ／４よりも短くした場合を例示したが、図６に示すように、第１ゲート電源６０からのゲート電圧を供給するための第３給電回路６１が有する給電用線路６１ａの線路長をλ／４よりも短く設定してもよい。
第３給電回路６１は、給電用線路６１ａと、容量素子６１ｂとを含む。容量素子６１ｂは、一端が電源端子６２と給電用線路６１ａとの間に接続されるとともに、他端が接地されている。
【００５３】
この場合においても、キャリア側入力整合回路８に設けるべきインダクタンス素子を給電用線路６１ａによって代替することができる。よって、キャリア側入力整合回路８にインダクタンス素子を設ける必要がある場合においても、その設けるべきインダクタンス素子及びこのインダクタンス素子に付随して必要となる容量素子を当該キャリア側入力整合回路８に設ける必要がなく、キャリア側入力整合回路８の小型化が可能となる。
また、第２ゲート電源７０側も同様であり、第４給電回路７１が有する給電用線路の線路長をλ／４よりも短く設定してもよい。
【００５４】
本開示の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５５】
１  ドハティ増幅回路
２  入力端子
３  出力端子
４  キャリア増幅器
４ａ  ドレイン端子
５  ピーク増幅器
６  分配器
７  合成器
８  キャリア側入力整合回路
９  ピーク側入力整合回路
１０  キャリア側出力整合回路
１０ａ  容量素子
１０ｂ  容量素子
１１  ピーク側出力整合回路
２０  パッケージ
２５  回路基板
３０  第１ドレイン電源
３１  第１給電回路
３１ａ  給電用線路
３１ｂ  第１容量素子
３１ｃ  インダクタンス素子
３１ｄ  第２容量素子
３２  電源端子
３３  出力線路
３４  端子
３５  分岐部
４０  第２ドレイン電源
４１  第２給電回路
４２  電源端子
５０  整合回路
５１  インダクタンス素子
５２  容量素子
６０  第１ゲート電源
６１  第３給電回路
６１ａ  給電用線路
６１ｂ  容量素子
６２  電源端子
７０  第２ゲート電源
７１  第４給電回路
７２  電源端子
Ｌ１  線図
Ｌ２  線図
ｍ１  マーカ
ｍ４  マーカ
【図１】
2020012922.tif 000003
【図２】
2020012922.tif 000004
【図３Ａ】
2020012922.tif 000005
【図３Ｂ】
2020012922.tif 000006
【図４Ａ】
2020012922.tif 000007
【図４Ｂ】
2020012922.tif 000008
【図５】
2020012922.tif 000009
【図６】
2020012922.tif 000010
【図７】
2020012922.tif 000011
【国際調査報告】
2020012922.tif 000012
2020012922.tif 000013
2020012922.tif 000014
2020012922.tif 000015