(57)【要約】  光検出装置は、化合物半導体からなるアバランシェフォトダイオードアレイ基板１０を備える。アバランシェフォトダイオードアレイ基板１０には、ガイガーモードで動作する複数のアバランシェフォトダイオード２０が２次元配列されている。回路基板５０は、互いに並列に接続されて、少なくとも１つのチャンネル４０を形成する複数の出力ユニット３０を有する。各出力ユニット３０は、パッシブクエンチング素子３１と、容量素子３２とを有する。パッシブクエンチング素子３１は、複数のアバランシェフォトダイオード２０の少なくとも１つと直列に接続されている。容量素子３２は、少なくとも１つのアバランシェフォトダイオード２０と直列に接続されていると共にパッシブクエンチング素子３１と並列に接続されている。
2019146725.tif 000002
【特許請求の範囲】
【請求項１】
光検出装置であって、
ガイガーモードで動作する複数のアバランシェフォトダイオードが２次元配列されている、化合物半導体からなるアバランシェフォトダイオードアレイ基板と、
前記アバランシェフォトダイオードアレイ基板が実装されている回路基板と、を備え、
前記回路基板は、互いに並列に接続されて、少なくとも１つのチャンネルを形成する複数の出力ユニットを有し、
各前記出力ユニットは、前記複数のアバランシェフォトダイオードの少なくとも１つと直列に接続されたパッシブクエンチング素子と、前記少なくとも１つのアバランシェフォトダイオードと直列に接続されていると共に前記パッシブクエンチング素子と並列に接続されている容量素子とを有する。
【請求項２】
請求項１に記載の光検出装置であって、
前記パッシブクエンチング素子は、前記回路基板に設けられた第１ポリシリコン層によって形成され、
前記容量素子は、前記回路基板に設けられた第２ポリシリコン層と、前記第２ポリシリコン層上に積層された誘電体層と、前記誘電体層上に積層された第３ポリシリコン層とによって形成され、
前記第１ポリシリコン層は、前記回路基板の厚み方向において、前記第２ポリシリコン層又は前記第３ポリシリコン層と同一の高さに形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出装置に関する。
【背景技術】
【０００２】
複数のアバランシェフォトダイオードが２次元配列されている光検出装置が知られている（たとえば、特許文献１）。複数のアバランシェフォトダイオードは、ガイガーモードで動作する。複数のアバランシェフォトダイオードは、化合物半導体からなる半導体基板に形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１２−５３１７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
化合物半導体からなる半導体基板に形成された複数のアバランシェフォトダイオードがガイガーモードで動作される場合、温度変化に応じてダークパルス及びアフターパルスが増加する。ダークパルス及びアフターパルスによってノイズが増加すると、アバランシェフォトダイオードからの信号が適切に検出されないおそれがある。【０００５】
アバランシェフォトダイオードがガイガーモードで動作される場合には、アバランシェ増倍をクエンチするために、アバランシェフォトダイオードに直列にパッシブクエンチング素子が配置されることが知られている。このパッシブクエンチング素子の抵抗値に応じて、当該パッシブクエンチング素子に接続されたアバランシェフォトダイオード内部で生じているアバランシェ増倍過程が適切にクエンチされるか否かが決まる。クエンチング素子の抵抗値が不十分であると、ラッチングカレントの発生などにより適切なクエンチがなされない場合がある。適切なクエンチのために、必要十分なクエンチング素子の抵抗値を選択する必要がある。【０００６】
パッシブクエンチング素子の抵抗値が大きいほど、パッシブクエンチング素子と直列に接続されたアバランシェフォトダイオードのクエンチに要する時間が増加する。クエンチに要する時間が増加すると、アバランシェフォトダイオードで光を検出できないデッドタイムが増加する。このように、適切なクエンチングとデッドタイムの低減とを両立し、光検出感度及び光検出時間分解能を確保するために、最適な抵抗値のパッシブクエンチング素子を有する回路設計が求められている。【０００７】
パッシブクエンチング素子における寄生容量もパルス信号に影響を与えるため、当該寄生容量の除去も求められている。更に光検出時間分解能を向上するために、パルス信号のピーク値を向上することも求められている。上述した所望の条件の全てを満たすように、化合物半導体からなる半導体基板に形成された複数のアバランシェフォトダイオードをガイガーモードで動作させるデバイスを設計することは、極めて困難である。【０００８】
本発明の一態様は、化合物半導体からなる半導体基板に複数のアバランシェフォトダイオードが形成される構成において、光検出感度と光検出時間分解能の向上を両立した光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る光検出装置は、アバランシェフォトダイオードアレイ基板と、回路基板と、を備えている。アバランシェフォトダイオードアレイ基板は、化合物半導体からなる。回路基板には、アバランシェフォトダイオードアレイ基板が実装されている。アバランシェフォトダイオードアレイ基板には、複数のアバランシェフォトダイオードが２次元配列されている。複数のアバランシェフォトダイオードは、ガイガーモードで動作する。回路基板は、互いに並列に接続されて、複数の出力ユニットを有する。複数の出力ユニットは、少なくとも１つのチャンネルを形成する。各出力ユニットは、パッシブクエンチング素子と容量素子とを有する。パッシブクエンチング素子は、複数のアバランシェフォトダイオードの少なくとも１つと直列に接続されている。容量素子は、少なくとも１つのアバランシェフォトダイオードと直列に接続されていると共にパッシブクエンチング素子と並列に接続されている。【００１０】
本一態様では、パッシブクエンチング素子及び容量素子を有する複数の出力ユニットが、アバランシェフォトダイオードアレイ基板とは別体の回路基板に設けられている。このため、複数の出力ユニットがアバランシェフォトダイオードアレイ基板に配置される場合に比べて、複数の出力ユニットを形成できるスペースが拡大され得る。出力ユニットがアバランシェフォトダイオードアレイ基板とは別体の回路基板に設けられれば、アバランシェフォトダイオードの構成と出力ユニットとの間に生じる寄生容量が低減され得る。この場合、アバランシェダイオードアレイ基板と別の製造プロセスを用いることも可能である。したがって、複数の出力ユニットの設計が容易になり得る。上記光検出装置が有する容量素子は、少なくとも１つのアバランシェフォトダイオードに直列に接続されていると共にパッシブクエンチング素子と並列に接続されている。このため、容量素子の静電容量によって、容量素子と直列に接続されたアバランシェフォトダイオードからのパルス信号のピーク値が向上され得る。したがって、複数のアバランシェフォトダイオードからのパルス信号が検出され易く、更に光検出時間分解能が向上され得る。【００１１】
本一態様では、パッシブクエンチング素子は、回路基板に設けられた第１ポリシリコン層によって形成されてもよい。容量素子は、回路基板に設けられた第２ポリシリコン層と、第２ポリシリコン層上に積層された誘電体層と、誘電体層上に積層された第３ポリシリコン層とによって形成されてもよい。第１ポリシリコン層は、回路基板の厚み方向において、第２ポリシリコン層又は第３ポリシリコン層と同一の高さに形成されている。この場合、簡易な製造工程で上記複数の出力ユニットが形成され得る。
【発明の効果】
【００１２】
本発明の一態様によれば、化合物半導体からなる半導体基板に複数のアバランシェフォトダイオードが形成される構成において、容易な設計で光検出の精度が確保され得る光検出装置が提供される。
【図面の簡単な説明】
【００１３】
【図１】図１は、一実施形態に係る光検出装置の斜視図である。
【図２】図２は、光検出装置の断面構成を示す図である。
【図３】図３は、回路基板の平面図である。
【図４】図４は、アバランシェフォトダイオードアレイ基板の光検出領域の平面図である。
【図５】図５は、回路基板の構成を示す図である。
【図６】図６は、光検出装置に用いられる回路構成を示す図である。
【図７】図７は、本実施形態の変形例に係る光検出装置に用いられる回路構成を示す図である。
【図８】図８は、回路基板の実装領域の平面図である。
【図９】図９は、アバランシェフォトダイオードからのパルス信号の成分を示す図である。
【図１０】図１０は、リチャージパルスの特性を示す図である。
【図１１】図１１は、ファストパルスの特性を示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１５】
まず、図１から図８を参照して、本実施形態に係る光検出装置の全体の構成について説明する。図１は、本実施形態に係る光検出装置の斜視図である。図２は、本実施形態に係る光検出装置の断面構成を示す図である。図２では、視認性を向上するため、ハッチングが省略されている。図３は、回路基板の平面図である。図４は、アバランシェフォトダイオードアレイ基板の一部を示す平面図である。図６は、本実施形態に係る光検出装置に用いられる回路構成を示す図である。図８は、回路基板の一部を示す平面図である。
【００１６】
光検出装置１は、図１に示されているように、アバランシェフォトダイオードアレイ基板１０と、回路基板５０を備えている。以下、「アバランシェフォトダイオード」を「ＡＰＤ」と称する。「アバランシェフォトダイオードアレイ基板」を「ＡＰＤアレイ基板」と称する。回路基板５０は、ＡＰＤアレイ基板１０に対向配置されている。ＡＰＤアレイ基板１０、回路基板５０は、いずれも平面視で矩形状を呈している。
【００１７】
ＡＰＤアレイ基板１０は、互いに対向する主面１０Ａと主面１０Ｂと側面１０Ｃを含んでいる。回路基板５０は、互いに対向する主面５０Ａと主面５０Ｂと側面５０Ｃを含んでいる。ＡＰＤアレイ基板１０の主面１０Ｂは、回路基板５０の主面５０Ａと対向している。ＡＰＤアレイ基板１０、回路基板５０の各主面と平行な面がＸＹ軸平面であり、各主面に直交する方向がＺ軸方向である。
【００１８】
回路基板５０の側面５０Ｃは、ＡＰＤアレイ基板１０の側面１０ＣよりもＸＹ軸平面方向の外側に位置している。すなわち、平面視で、回路基板５０の面積は、ＡＰＤアレイ基板１０の面積よりも大きい。ＡＰＤアレイ基板１０の側面１０Ｃと回路基板５０の側面５０Ｃとは、面一とされてもよい。この場合、平面視で、ＡＰＤアレイ基板１０の外縁と、回路基板５０の外縁とは、一致する。
【００１９】
ＡＰＤアレイ基板１０の主面１０Ａ上にガラス基板を配置してもよい。ガラス基板とＡＰＤアレイ基板１０とは、光学接着剤により光学的に接続される。ガラス基板は、ＡＰＤアレイ基板１０上に直接形成されていてもよい。ＡＰＤアレイ基板１０の側面１０Ｃとガラス基板の側面は、面一とされてもよい。この場合、平面視で、ＡＰＤアレイ基板１０の外縁と、ガラス基板の外縁とは、一致する。また、ＡＰＤアレイ基板１０の側面１０Ｃと回路基板５０の側面５０Ｃとガラス基板の側面は、面一とされてもよい。この場合、平面視で、ＡＰＤアレイ基板１０の外縁と、回路基板５０の外縁と、ガラス基板の外縁とは、一致する。
【００２０】
ＡＰＤアレイ基板１０は、回路基板５０に実装されている。図２に示されているように、ＡＰＤアレイ基板１０と回路基板５０とは、バンプ電極２５によって接続されている。具体的には、ＡＰＤアレイ基板１０は、ＡＰＤアレイ基板１０の厚さ方向から見て、図３に示されているように回路基板５０の中央に配置された実装領域α上においてバンプ電極２５で接続されている。本実施形態では、実装領域αは、矩形状を有している。
【００２１】
回路基板５０は、実装領域αの周りにグラウンド線３、カソード線５、及びアノード線７を有している。グラウンド線３、カソード線５、及びアノード線７は、実装領域αから延在している。グラウンド線３は、後述するグラウンド電極６３に接続されている。カソード線５は、実装領域αに実装されたＡＰＤアレイ基板１０に電気的に接続され、ＡＰＤアレイ基板１０への電圧の印加に用いられる。アノード線７は、後述するメタル層６５，６６に接続され、ＡＰＤアレイ基板１０からの信号の読出しに用いられる。
【００２２】
ＡＰＤアレイ基板１０は、ガイガーモードで動作する複数のＡＰＤ２０を有する。複数のＡＰＤ２０は、図４に示されているように、ＡＰＤアレイ基板１０の厚さ方向から見て当該半導体基板１１の光検出領域βに２次元配列されている。光検出領域βは、矩形状を有しており、ＡＰＤアレイ基板１０の厚さ方向から見て、回路基板５０の実装領域αと重なる。
【００２３】
ＡＰＤアレイ基板１０は、化合物半導体からなるＮ型の半導体基板１１を有している。半導体基板１１は、主面１０Ａを形成するＩｎＰからなる基板１２を有する。基板１２上に、主面１０Ａ側から主面１０Ｂ側へ順に、ＩｎＰからなるバッファ層１３、ＩｎＧａＡｓＰからなる吸収層１４、ＩｎＧａＡｓＰからなる電界緩和層１５、ＩｎＰからなる増倍層１６が形成されている。吸収層１４は、ＩｎＧａＡｓからなってもよい。半導体基板１１は、ＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓ，ＩｎＡｌＧａＡｓ，ＣｄＴｅ，又はＨｇＣｄＴｅなどから形成されてもよい。
【００２４】
各ＡＰＤ２０は、図２及び図４に示されているように、ＡＰＤアレイ基板１０の厚さ方向から見て、絶縁部２１に囲まれている。各ＡＰＤ２０は、主面１０Ｂ側から増倍層１６に、不純物がドープされることによって形成されたＰ型のアクティブエリア２２を有している。ドープされる不純物は、たとえば、Ｚｎ（亜鉛）である。絶縁部２１は、たとえば、ウェットエッチング又はドライエッチングで形成されたトレンチ溝内に、ポリイミド(polyimide)膜を形成することで構成されている。アクティブエリア２２は、厚さ方向から見て円形状に形成されており、絶縁部２１は、アクティブエリア２２の縁に沿って円環状に形成されている。絶縁部２１は、ＡＰＤアレイ基板１０の厚さ方向において、半導体基板１１の主面１０Ｂ側から基板１２に達している。
【００２５】
図５は、本実施形態の変形例に係る光検出装置に用いられるアバランシェフォトダイオードアレイ基板の一部を示す図である。図５に示されているように、アクティブエリア２２は、厚さ方向から見て略矩形状に形成されてもよい。ここで、略矩形状とは、角が丸みを帯びている矩形状である。これにより、アクティブエリア２２の角への電界の集中が抑制される。この場合、絶縁部２１は、略矩形状のアクティブエリア２２の縁に沿って環状に形成される。
【００２６】
ＡＰＤアレイ基板１０は、絶縁層２３及び複数の電極パッド２４を有している。絶縁層２３は、主面１０Ｂ側において半導体基板１１を覆っている。電極パッド２４は、ＡＰＤ２０ごとに主面１０Ｂ側において半導体基板１１上に形成されており、アクティブエリア２２に接している。電極パッド２４は、絶縁層２３から露出しており、バンプ電極２５を通して、回路基板５０と接続されている。
【００２７】
回路基板５０は、図２に示されているように、バンプ電極２５を通して、主面５０Ａ側でＡＰＤアレイ基板１０と接続されている。回路基板５０は、複数の出力ユニット３０を有している。複数の出力ユニット３０は、図６に示されているように、互いに並列に接続されて、１つのチャンネル４０を形成する。複数の出力ユニット３０の各々は、ＡＰＤアレイ基板１０に設けられている各ＡＰＤ２０に直列に接続されている。各出力ユニット３０は、互いに並列に接続されたパッシブクエンチング素子３１と容量素子３２とを有する。パッシブクエンチング素子３１及び容量素子３２は、いずれもＡＰＤ２０と直列に接続されている。
【００２８】
図７は、本実施形態の変形例に係る光検出装置に用いられる回路構成を説明するための図である。図７に示されているように、回路基板５０に複数のチャンネル４０が形成されてもよい。この場合、各チャンネル４０が、互いに並列に接続された複数の出力ユニット３０によって形成される。複数のチャンネル４０の少なくとも１つが、互いに並列に接続された複数の出力ユニット３０によって形成されていればよい。
【００２９】
回路基板５０は、シリコン基板５１と、シリコン基板５１上に積層された配線層６１とを有している。図２に示されているように、シリコン基板５１は、主面５０Ｂ側から主面５０Ａ側へ順に、Ｐ＋層５２とＰ−層５３とＰ＋層５４とを有している。Ｐ＋層５２は、Ｐ−層５３に不純物をドープすることによって設けられている。Ｐ＋層５４は、Ｐ−層５３に不純物をドープすることによって設けられている。Ｐ−層５３にドープされる不純物は、たとえばボロンである。シリコン基板５１と配線層６１との間には、たとえば、熱酸化による素子分離工程で形成された酸化膜層６０が設けられている。Ｐ＋層５４は、酸化膜層６０から露出し、配線層６１と接している。
【００３０】
配線層６１は、絶縁層６２と、グラウンド電極６３と、電極パッド６４と、メタル層６５，６６と、ビア６７，６８，６９，７０と、ポリシリコン層７１，７２，７３と、誘電体層７４とを有している。グラウンド電極６３、電極パッド６４、メタル層６５，６６、ビア６７，６８，６９，７０、ポリシリコン層７１，７２，７３、及び誘電体層７４は、ＡＰＤ２０ごとに設けられている。グラウンド電極６３、電極パッド６４、及びメタル層６５，６６は、同一の層に形成されている。換言すれば、グラウンド電極６３、電極パッド６４、及びメタル層６５，６６は、回路基板５０の厚み方向において、同一の高さに形成されている。
【００３１】
絶縁層６２は、たとえば、ＳｉＯ２で形成されている。グラウンド電極６３、電極パッド６４、及びメタル層６５，６６は、たとえば、Ａｌ、ＡｌＣｕ、又はＡｌＳｉＣｕなどで形成されている。グラウンド電極６３、電極パッド６４、及びメタル層６５，６６は、同一材料で形成されてもよい。ビア６７，６８，６９，７０は、たとえば、Ｗ（タングステン）で形成されている。誘電体層７４は、たとえばＳｉＯ２又はＳｉ３Ｎ４で形成されている。
【００３２】
配線層６１は、絶縁層６２に覆われている。シリコン基板５１のＰ＋層５４は、配線層６１の絶縁層６２からシリコン基板５１側に露出したビア６７に接続されている。Ｐ＋層５４は、ビア６７を通してグラウンド電極６３に接続されている。グラウンド電極６３は、回路基板５０の厚み方向において該グラウンド電極６３が配置された高さで、電極パッド６４、及びメタル層６５，６６に対して絶縁層６２を介して配置されている。グラウンド電極６３は、電極パッド６４、及びメタル層６５，６６に、直接、接続されていない。
【００３３】
電極パッド６４は、絶縁層６２から露出し、バンプ電極２５を通してＡＰＤ２０に接続されている。電極パッド６４は、図８に示されているように、主面５０Ａ側で２次元配列されている。電極パッド６４は、ビア６８を通してポリシリコン層７１に接続されている。ポリシリコン層７１は、ビア６９を通してメタル層６５に接続されている。電極パッド６４は、回路基板５０の厚み方向において該電極パッド６４が配置された高さで、メタル層６５，６６に対して絶縁層６２を介して配置されている。電極パッド６４は、メタル層６５，６６に、直接、接続されていない。ポリシリコン層７１は、第１ポリシリコン層に含まれる。
【００３４】
ポリシリコン層７１は、パッシブクエンチング素子３１を構成している。上述した構成によって、パッシブクエンチング素子３１は、バンプ電極２５、電極パッド６４、及びビア６８を通して、ＡＰＤ２０に直列に接続されている。すなわち、ＡＰＤ２０からのパルス信号は、バンプ電極２５、電極パッド６４、及びビア６８を通してパッシブクエンチング素子３１に入力される。パッシブクエンチング素子３１に入力された上記パルス信号は、パッシブクエンチング素子３１、ビア６９及びメタル層６５を通して、チャンネル４０から出力される。
【００３５】
電極パッド６４は、回路基板５０の厚み方向において該電極パッド６４が配置された高さで、メタル層６６と接続されている。メタル層６６は、ビア７０を通してポリシリコン層７２に接続されている。ポリシリコン層７２は、誘電体層７４の上に積層されている。誘電体層７４は、ポリシリコン層７３の上に積層されている。ポリシリコン層７３は、不図示のビアを通して、メタル層６５に接続されている。ポリシリコン層７１とポリシリコン層７３とは、回路基板５０の厚み方向において同一高さに形成されている。ポリシリコン層７１とポリシリコン層７２とが、回路基板５０の厚み方向において同一高さに形成されてもよい。ポリシリコン層７２は、第３ポリシリコン層に含まれる。ポリシリコン層７３は、第２ポリシリコン層に含まれる。
【００３６】
ポリシリコン層７２、誘電体層７４、及びポリシリコン層７３は、容量素子３２を構成している。上述した構成によって、容量素子３２は、バンプ電極２５、電極パッド６４、及びビア６８を通して、ＡＰＤ２０に直列に接続されている。すなわち、ＡＰＤ２０からのパルス信号は、バンプ電極２５、電極パッド６４、及びビア６８を通して容量素子３２のポリシリコン層７２に入力される。容量素子３２のポリシリコン層７２に上記パルス信号が入力されたことに応じて、容量素子３２のポリシリコン層７３からパルス信号が出力される。容量素子３２から出力されたパルス信号は、不図示のビア及びメタル層６５を通して、チャンネル４０から出力される。
【００３７】
パッシブクエンチング素子３１及び容量素子３２は、いずれも、電極パッド６４とメタル層６５に電気的に接続されている。したがって、パッシブクエンチング素子３１及び容量素子３２は、互いに並列に接続されている。
【００３８】
次に、図９から図１１を参照して、光検出装置１の作用効果について説明する。図９は、ＡＰＤ２０から出力されるパルス信号を示している。図９に示されているように、ＡＰＤ２０からのパルス信号２６は、ファストパルス２７とリチャージパルス２８とに分けられる。ファストパルス２７は、パルス信号のピーク値を有するパルス成分である。リチャージパルス２８は、ファストパルス２７が検出された後に検出されファストパルス２７よりも長いパルス幅を有する成分である。
【００３９】
図１０は、出力ユニット３０から容量素子３２を取り除き、パッシブクエンチング素子３１の抵抗値をパラメータとして、ＡＰＤ２０から出力されるパルス信号の波形を示している。図１０は、縦軸の単位を電流（Ａ）とし、横軸の単位を時間（ｓ）とした整数グラフである。データａ，ｂ，ｃ，ｄは、それぞれ異なる抵抗値を有するパッシブクエンチング素子３１を出力ユニット３０に設けた場合のパルス信号のデータである。データａ，ｂ，ｃ，ｄの順で、より高い抵抗値を有するパッシブクエンチング素子３１が設けられている。
【００４０】
図１０に示されているように、パッシブクエンチング素子３１の抵抗値が小さいほど、リチャージパルス２８の傾斜が急である。リチャージパルス２８の傾斜が急であるほど、クエンチに要する時間が短く、ＡＰＤ２０で光を検出できないデッドタイムが短い。抵抗値が大きいパッシブクエンチング素子３１を用いることで、ラッチングカレント等の発生を抑制した適切なクエンチングを実現することができる。しかし、抵抗値が大きいほどデッドタイムが増加する。
【００４１】
パッシブクエンチング素子３１の抵抗値に応じて、当該パッシブクエンチング素子３１に接続されたＡＰＤ２０からのパルス信号のパルス幅も変わる。図１０に示されているように、パッシブクエンチング素子３１の抵抗値が大きいほど、パッシブクエンチング素子３１に直列に接続されたＡＰＤ２０のデッドタイムが増加する。したがって、適切なクエンチングとデッドタイムの低減とを両立し、光検出感度及び光検出時間分解能を確保するために、最適な抵抗値のパッシブクエンチング素子３１を有する回路設計が求められている。
【００４２】
光検出装置１では、パッシブクエンチング素子３１及び容量素子３２を有する複数の出力ユニット３０が、ＡＰＤアレイ基板１０とは別体の回路基板５０に設けられている。このため、複数の出力ユニット３０がＡＰＤアレイ基板１０に配置される場合に比べて、複数の出力ユニット３０を形成できるスペースが拡大され得る。したがって、複数の出力ユニット３０の設計が容易になり得る。
【００４３】
複数の出力ユニット３０が、ＡＰＤアレイ基板１０とは別体の回路基板５０に設けられているため、ＡＰＤ２０の構成と出力ユニット３０との間に生じる寄生容量が低減され得る。ＡＰＤアレイ基板１０と別の製造プロセスを用いることも可能である。ＡＰＤアレイ基板１０及び回路基板５０のそれぞれに適した製造プロセスを使うことができることからも、複数の出力ユニット３０の設計が容易になり得る。
【００４４】
図１１は、パッシブクエンチング素子３１を一定の値とし、容量素子３２の静電容量をパラメータとして、ＡＰＤ２０から出力されるパルス信号の波形を示している。図１１は、縦軸の単位を電流（Ａ）とし、横軸の単位を時間（ｓ）とした片変数グラフである。データａは、出力ユニット３０から容量素子３２を取り除いた場合のパルス信号のデータである。データｂ，ｃ，ｄは、それぞれ異なる静電容量を有する容量素子３２を出力ユニット３０に設けた場合のパルス信号のデータである。データｂ，ｃ，ｄの順で、より高い静電容量を有する容量素子３２が設けられている。
【００４５】
図１１に示されているように、容量素子３２を設けることで、ファストパルス２７のピーク値が向上する。容量素子３２の静電容量が高いほど、ファストパルス２７のピーク値は大きい。したがって、容量素子３２を設けることで、複数のＡＰＤ２０からのパルス信号の時間分解能が向上する。ファストパルス２７のピーク値が大きいほど、複数のＡＰＤ２０からのパルス信号が容易に検出され得る。
【００４６】
光検出装置１では、少なくとも１つのＡＰＤ２０に直列に接続されていると共にパッシブクエンチング素子３１と並列に接続されている容量素子３２を有している。上記構成によれば、図１１を用いて説明した特性により、容量素子３２の静電容量によって、容量素子３２と直列に接続されたＡＰＤ２０からのパルス信号のピーク値が向上され得る。したがって、複数のＡＰＤ２０からのパルス信号が検出され易く、光検出時間分解能が向上し得る。光検出装置１は、所望の光検出感度と光検出時間分解能とを実現しつつ、入射フォトン数を計数できる。
【００４７】
化合物半導体からなるＡＰＤアレイ基板１０において複数のＡＰＤ２０がガイガーモードで動作する構成では、各ＡＰＤ２０に与える電界強度を低減することで、ノイズの影響が抑制され得る。
【００４８】
光検出装置１は、回路基板５０上に設けられたポリシリコン層７１，７３と、ポリシリコン層７３上に設けられた誘電体層７４と、誘電体層７４上に設けられたポリシリコン層７２と、を備える。パッシブクエンチング素子３１は、ポリシリコン層７１によって形成され、容量素子３２は、ポリシリコン層７３、誘電体層７４、及びポリシリコン層７２によって形成される。ポリシリコン層７１は、回路基板５０の厚み方向において、ポリシリコン層７２又はポリシリコン層７３と同一の高さに形成される。この場合、簡易な製造工程で上記複数の出力ユニット３０が形成され得る。
【００４９】
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００５０】
たとえば、パッシブクエンチング素子３１は、ポリシリコン層７１の代わりに、金属薄膜によって形成されてもよい。容量素子３２は、ポリシリコン層７２，７３の代わりに、２つのメタル層から形成されてもよい。この場合、容量素子３２は、２つの平行なメタル層が誘電体層７４を挟んだ構成を有する。
【符号の説明】
【００５１】
１…光検出装置、１０…ＡＰＤアレイ基板、２０…ＡＰＤ、３０…出力ユニット、３１…パッシブクエンチング素子、３２…容量素子、４０…チャンネル、５０…回路基板、７１，７２，７３…ポリシリコン層、７４…誘電体層。
【図１】
2019146725.tif 000003
【図２】
2019146725.tif 000004
【図３】
2019146725.tif 000005
【図４】
2019146725.tif 000006
【図５】
2019146725.tif 000007
【図６】
2019146725.tif 000008
【図７】
2019146725.tif 000009
【図８】
2019146725.tif 000010
【図９】
2019146725.tif 000011
【図１０】
2019146725.tif 000012
【図１１】
2019146725.tif 000013
【国際調査報告】
2019146725.tif 000014
2019146725.tif 000015
2019146725.tif 000016
2019146725.tif 000017