(57)【要約】  本願の発明に係る半導体装置は、半導体基板と、半導体基板の上に設けられた第１電極と、第１電極の上面に設けられた第１部分を有する絶縁層と、第１電極の上面に設けられた主部と、主部と連なり第１部分の上に乗り上げた庇部と、を有する第２電極と、第２電極のうち主部の上面と、主部の上面と連なる庇部の上面の一部と、を覆うはんだと、を備え、絶縁層は、庇部の上面のうちはんだに覆われた部分よりも庇部の端部側の部分を覆う第２部分と、第１部分と第２部分とを繋ぎ庇部の端部を覆う第３部分と、を有する。
2020174670.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に設けられた第１電極と、
前記第１電極の上面に設けられた第１部分を有する絶縁層と、
前記第１電極の上面に設けられた主部と、前記主部と連なり前記第１部分の上に乗り上げた庇部と、を有する第２電極と、
前記第２電極のうち前記主部の上面と、前記主部の上面と連なる前記庇部の上面の一部と、を覆うはんだと、
を備え、
前記絶縁層は、前記庇部の上面のうち前記はんだに覆われた部分よりも前記庇部の端部側の部分を覆う第２部分と、前記第１部分と前記第２部分とを繋ぎ前記庇部の前記端部を覆う第３部分と、を有することを特徴とする半導体装置。
【請求項２】
前記第２部分の前記庇部の前記端部からの長さは、前記第１部分の前記庇部の前記端部からの長さよりも短いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板の上に設けられた第１電極と、
前記第１電極の上面に設けられた絶縁層と、
前記第１電極の上面に設けられた主部と、前記主部と連なり前記絶縁層の上に乗り上げた庇部と、を有する第２電極と、
前記第２電極のうち前記主部の上面と、前記主部の上面と連なる前記庇部の上面の一部と、を覆うはんだと、
前記庇部の上面のうち前記はんだに覆われた部分よりも前記庇部の端部側の部分を覆い、前記第２電極よりも前記はんだが濡れ広がりにくい導体膜と、
を備えることを特徴とする半導体装置。
【請求項４】
前記導体膜の前記主部側の端部は、前記絶縁層の前記主部と対向する端部よりも前記庇部の前記端部側に設けられることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記導体膜はＡｌから形成されることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記第２電極はＮｉから形成されることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
【請求項７】
前記第２電極は、前記第１電極の上面に設けられたＴｉ膜と、前記Ｔｉ膜の上面に設けられたＮｉ膜を有することを特徴とする請求項１から５の何れか１項に記載の半導体装置。
【請求項８】
前記第２電極は、前記第１電極の上面に設けられた第１Ｎｉ膜と、前記第１Ｎｉ膜の上面に設けられたＴｉ膜と、前記Ｔｉ膜の上面に設けられた第２Ｎｉ膜とを有することを特徴とする請求項１から５の何れか１項に記載の半導体装置。
【請求項９】
前記第１電極はＡｌから形成されることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
【請求項１０】
前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から９の何れか１項に記載の半導体装置。
【請求項１１】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
半導体基板の上に第１電極を形成する工程と、
前記第１電極の上面に第１絶縁層を形成する工程と、
前記第１電極の上面から前記第１絶縁層の上面に渡って第２電極を形成する電極形成工程と、
前記第１絶縁層の上に第２絶縁層を形成して、前記第２電極のうち前記第１絶縁層の上に乗り上げた庇部の端部と、前記庇部の上面のうち前記端部に連なる一部とを覆う工程と、
前記第２電極のうち前記第１電極の上面に設けられた部分である主部の上面と、前記庇部の上面のうち前記第２絶縁層に覆われた部分よりも前記主部側の部分と、を覆うように、はんだを形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１３】
前記電極形成工程は、
前記第１電極の上面にスパッタでＴｉ膜を形成する工程と、
前記Ｔｉ膜の上面にスパッタでＮｉ膜を形成する工程と、
を備えることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記電極形成工程は、
前記第１電極の上面にめっきで第１Ｎｉ膜を形成する工程と、
前記第１Ｎｉ膜の上面にスパッタでＴｉ膜を形成する工程と、
前記Ｔｉ膜の上面にスパッタで第２Ｎｉ膜を形成する工程と、
を備えることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記電極形成工程は、
前記第１電極の上面にスパッタでＴｉ膜を形成する工程と、
前記Ｔｉ膜の上面にスパッタで第１Ｎｉ膜を形成する工程と、
前記第１Ｎｉ膜の上面にめっきで第２Ｎｉ膜を形成する工程と、
を備えることを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体基板と、半導体基板の表面の少なくとも一部を覆う第１ＡｌＳｉ層と、第１ＡｌＳｉ層の表面の一部を覆うポリイミド膜とを有する半導体装置が開示されている。この半導体装置は、さらにポリイミド膜の表面の少なくとも一部を覆うと共に、ポリイミド膜上からポリイミド膜に覆われていない範囲の第１ＡｌＳｉ層まで伸びている第２ＡｌＳｉ層を有する。また、ポリイミド膜に覆われていない範囲の第１ＡｌＳｉ層の表面と第２ＡｌＳｉ層の表面に跨る範囲はニッケル層に覆われる。ニッケル層の上面は、はんだ層に接合されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２０１８−４６１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置において、はんだ端部とＮｉ膜端部の位置が一致すると、Ｎｉ膜を端から引き剥がす応力が発生し易い。このとき、一般に金属と樹脂の密着性は低いため、Ｎｉ膜とポリイミド膜の界面が剥離することがある。また、剥離を起点にアルミ膜に亀裂が進展する恐れがあった。【０００５】
本発明は上述の問題を解決するためになされたものであり、その目的は、長寿命化が可能な半導体装置および半導体装置の製造方法を得ることである。
【課題を解決するための手段】
【０００６】
本願の発明に係る半導体装置は、半導体基板と、該半導体基板の上に設けられた第１電極と、該第１電極の上面に設けられた第１部分を有する絶縁層と、該第１電極の上面に設けられた主部と、該主部と連なり該第１部分の上に乗り上げた庇部と、を有する第２電極と、該第２電極のうち該主部の上面と、該主部の上面と連なる該庇部の上面の一部と、を覆うはんだと、を備え、該絶縁層は、該庇部の上面のうち該はんだに覆われた部分よりも該庇部の端部側の部分を覆う第２部分と、該第１部分と該第２部分とを繋ぎ該庇部の該端部を覆う第３部分と、を有する。【０００７】
本願の発明に係る半導体装置は、半導体基板と、該半導体基板の上に設けられた第１電極と、該第１電極の上面に設けられた絶縁層と、該第１電極の上面に設けられた主部と、該主部と連なり該絶縁層の上に乗り上げた庇部と、を有する第２電極と、該第２電極のうち該主部の上面と、該主部の上面と連なる該庇部の上面の一部と、を覆うはんだと、該庇部の上面のうち該はんだに覆われた部分よりも該庇部の端部側の部分を覆い、該第２電極よりも該はんだが濡れ広がりにくい導体膜と、を備える。【０００８】
本願の発明に係る半導体装置の製造方法は、半導体基板の上に第１電極を形成する工程と、該第１電極の上面に第１絶縁層を形成する工程と、該第１電極の上面から該第１絶縁層の上面に渡って第２電極を形成する電極形成工程と、該第１絶縁層の上に第２絶縁層を形成して、該第２電極のうち該第１絶縁層の上に乗り上げた庇部の端部と、該庇部の上面のうち該端部に連なる一部とを覆う工程と、該第２電極のうち該第１電極の上面に設けられた部分である主部の上面と、該庇部の上面のうち該第２絶縁層に覆われた部分よりも該主部側の部分と、を覆うように、はんだを形成する工程と、を備える。
【発明の効果】
【０００９】
本願の発明に係る半導体装置では、絶縁層の第２部分または導体膜により、はんだの端部の位置と、第２電極の端部の位置が一致しない。これにより、第２電極に亀裂が進展しにくい。また、第２電極が脆性破壊を起こした場合にも、はんだの端部の直下には絶縁層が設けられる。このため、第１電極に亀裂が生じることを抑制できる。従って、半導体装置を長寿命化できる。
本願の発明に係る半導体装置の製造方法では、絶縁層の第２部分により、はんだの端部の位置と、第２電極の端部の位置が一致しない。これにより、第２電極に亀裂が進展しにくい。また、第２電極が脆性破壊を起こした場合にも、はんだの端部の直下には絶縁層が設けられる。このため、第１電極に亀裂が生じることを抑制できる。従って、半導体装置を長寿命化できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る半導体装置の断面図である。
【図２】実施の形態１に係る半導体装置に外部電極を設けた状態を示す図である。
【図３】実施の形態１に係る第２電極の構造を説明する図である。
【図４】実施の形態１に係る半導体装置の製造方法を説明する図である。
【図５】実施の形態２に係る半導体装置の構造を説明する図である。
【図６】実施の形態２に係る半導体装置の製造方法を説明する図である。
【図７】実施の形態３に係る半導体装置の構造を説明する図である。
【図８】実施の形態３に係る半導体装置の製造方法を説明する図である。
【図９】実施の形態４に係る半導体装置の構造を説明する図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は例えば電力制御に用いられる。半導体装置１００は例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子である。また、半導体装置１００は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）であっても良い。
【００１３】
半導体装置１００は、半導体基板１０を備える。半導体基板１０は例えばＳｉから形成される。半導体基板１０の上には、第１電極１２が設けられる。第１電極１２は、例えばＡｌから形成される。第１電極１２は、例えばエミッタ電極である。
【００１４】
第１電極１２の上面には、第２電極１４と絶縁層１６とが設けられる。絶縁層１６は、例えばポリイミドから形成される。第２電極１４は、例えばＮｉから形成される。第２電極１４は、はんだ１８との接合性の向上のために設けられる。
【００１５】
絶縁層１６は、第１電極１２の上面に設けられた第１部分１６ａを有する。第２電極１４は、第１電極１２の上面に設けられた主部１４ａを有する。また、第２電極１４は主部１４ａと連なり第１部分１６ａの上に乗り上げた庇部１４ｂを有する。第２電極１４の上面には、はんだ１８が設けられる。はんだ１８は、第２電極１４のうち主部１４ａの上面と、主部１４ａの上面と連なる庇部１４ｂの上面の一部とを覆う。
【００１６】
絶縁層１６は、庇部１４ｂの上面の一部を覆う第２部分１６ｃを有する。第２部分１６ｃは、庇部１４ｂの上面のうち、はんだ１８に覆われた部分よりも庇部１４ｂの端部１４ｃ側の部分を覆う。第２部分１６ｃの端部とはんだ１８の端部１８ａは互いに接する。また、絶縁層１６は第１部分１６ａと第２部分１６ｃとを繋ぐ第３部分１６ｂを有する。第３部分１６ｂは、庇部１４ｂの端部１４ｃを覆う。
【００１７】
本実施の形態では、はんだ１８の外周部における第２電極１４が、絶縁層１６をまたぐように形成される。第２電極１４のうち庇部１４ｂの上面、下面および上面と下面とを繋ぐ端面は、絶縁層１６に覆われる。庇部１４ｂの端面は端部１４ｃに対応する。第２部分１６ｃの庇部１４ｂの端部１４ｃからの長さは、第１部分１６ａの庇部１４ｂの端部１４ｃからの長さよりも短い。このとき、はんだ１８の端部１８ａは寸法ａに示される領域に位置する。寸法ａに示される領域は、第２電極１４の端部１４ｃと第１部分１６ａの端部との間の領域である。
【００１８】
図２は、実施の形態１に係る半導体装置１００に外部電極２２を設けた状態を示す図である。はんだ１８は、第２電極１４と外部電極２２とを直接接合する。外部電極２２は例えば銅から形成される。また、半導体装置１００はモールド樹脂２０で封止されている。絶縁層１６、はんだ１８および外部電極２２はモールド樹脂２０に覆われる。
【００１９】
図３は、実施の形態１に係る第２電極１４の構造を説明する図である。図３において、はんだ１８、外部電極２２およびモールド樹脂２０は省略されている。第２電極１４は、第１電極１２の上面に設けられたＴｉ膜１５ａと、Ｔｉ膜１５ａの上面に設けられたＮｉ膜１５ｂを有する。第２電極１４は、第１電極１２よりも表面側に位置するフロントメタルである。第２電極１４ははんだ１８と適切な化合物膜を形成する。また、第２電極１４は、はんだ１８による過剰浸食に対するバリアとして機能する。過剰浸食はＮｉ食われとも呼ばれる。
【００２０】
Ｔｉ膜１５ａは、Ａｌ膜である第１電極１２とＮｉ膜１５ｂとの密着性を向上させる。また、Ｎｉ膜１５ｂの上面にさらにＡｕ膜が設けられても良い。Ａｕ膜を第２電極１４の最表面に設けることで、金属膜の酸化を抑制できる。これにより、はんだ１８の濡れ性を確保できる。なお、Ａｕ膜ははんだ付けの際に、はんだ１８中に拡散する。このため、Ａｕ膜は、はんだ付け後は接合界面に残存していないことが多い。
【００２１】
さらに、半導体基板１０の裏面にバックメタルを設けても良い。バックメタルは、フロントメタルと同様にＴｉ／Ｎｉ／Ａｕ膜から形成される。バックメタルもはんだとの接合のために設けられる。また、Ｔｉ膜１５ａの代わりにＭｏ膜を用いても、同様の機能が得られる。
【００２２】
各層の厚さの一例を示す。Ｎｉ膜１５ｂは０．５〜２．０μｍ、Ｔｉ膜１５ａは０．０５〜０．２μｍ、Ａｌ膜である第１電極１２は３．０〜５．０μｍ、Ａｕ膜は０．０３〜０．２μｍである。また、ポリイミドから形成された被覆膜である絶縁層１６は、２〜２０μｍである。
【００２３】
本実施の形態では、Ｎｉ膜１５ｂが単層で形成され、段付き構造を有する。本実施の形態ではＮｉ膜１５ｂは単層であるため、１つのプロセスで形成される。従って、膜質を均一化できる。また、熱ストレスによる層内剥離などが起きにくく、耐久性に優れる。
【００２４】
次に、半導体装置１００の製造方法を説明する。図４は、実施の形態１に係る半導体装置の製造方法を説明する図である。まず、半導体基板１０の上に第１電極１２を形成する。次に、第１電極１２の上面に第１絶縁層を形成する（ステップ１）。ここで第１絶縁層は、第１部分１６ａに対応する。
【００２５】
次に、電極形成工程を実施する。電極形成工程では、まず第１電極１２の上面に第１部分１６ａと第１電極１２をまたぐように、スパッタでＴｉ膜１５ａを形成する（ステップ２）。これにより、電極外周部においてＴｉ膜１５ａが段差状に形成される。次に、Ｔｉ膜１５ａの上面に、スパッタでＮｉ膜１５ｂを形成する（ステップ３）。これにより、第１電極１２の上面から第１部分１６ａの上面に渡って第２電極１４が形成される。
【００２６】
次に、Ｎｉ膜１５ｂの外周部にポリイミドを塗布する（ステップ４）。これにより、第１絶縁層の上に第２絶縁層が形成される。第２絶縁層は、第２部分１６ｃと第３部分１６ｂに対応する。第２絶縁層により、庇部１４ｂの端部１４ｃと、庇部１４ｂの上面のうち端部１４ｃに連なる一部とが覆われる。
【００２７】
次に、第２電極１４の上面にはんだ１８を形成する。はんだ１８は、主部１４ａの上面と、庇部１４ｂの上面のうち第２絶縁層に覆われた部分よりも主部１４ａ側の部分とを覆うように形成される。次に、外部電極２２と第２電極１４とをはんだ１８で接合する。次に、モールド樹脂２０で半導体装置１００を封止する。
【００２８】
本実施の形態では、Ｎｉ膜１５ｂを１回のスパッタで形成する。このため、組立工数の削減を図ることができる。
【００２９】
次に、本実施の形態の効果について説明する。一般に、半導体装置では装置自体の熱サイクルによって、はんだ端部にストレスが集中しやすい。これは、例えば各構成部材の線膨張係数の差により発生する。これにより、エミッタ電極等の電極に亀裂が生じる可能性がある。特に、Ｎｉめっき膜は熱ストレスによって脆性破壊し易い。このとき、下地のＡｌ膜に亀裂が進展するおそれがある。
【００３０】
これに対し、本実施の形態の半導体装置１００では、絶縁層１６の第２部分１６ｃにより、第２電極１４の上面におけるはんだ１８の端部１８ａの位置が決まる。つまり、第２部分１６ｃは、はんだ１８が濡れ広がる範囲を制限している。このため、はんだ１８の端部１８ａの位置と、第２電極１４の端部１４ｃの位置とが揃うことはない。従って、はんだ１８に亀裂が生じても、第２電極１４に亀裂が進展しにくい。
【００３１】
また、庇部１４ｂの上におけるはんだ１８の端部１８ａの直下には、第１電極１２を挟んで第１部分１６ａが設けられる。このため、第２電極１４が膜質のばらつきにより脆性破壊を起こした場合にも、第１電極１２に亀裂が生じることを抑制できる。従って、第１電極１２が保護され、半導体装置１００を長寿命化できる。また、本実施の形態では、適切に製品寿命を設計でき、製品寿命の均一化を図ることができる。
【００３２】
また、活性領域の外側まではんだ接合領域を広げると、外周部のガードリングをまたぐようなはんだブリッジが発生するおそれがある。このとき、素子耐圧が低下する可能性がある。これに対し、本実施の形態のはんだ１８による接合領域は、半導体装置１００の主電流が流れる活性領域に収まる。つまり、第２電極１４、絶縁層１６およびはんだ１８は、半導体装置１００の主電極である第１電極１２の上に設けられる。このため、素子耐圧の低下を防止できる。
【００３３】
また、はんだ端部とＮｉ膜端部が一致すると、Ｎｉ膜を端部から引き剥がす応力が発生し易い。これに対し本実施の形態では、はんだ１８の端部１８ａの位置と、第２電極１４の端部１４ｃの位置とが一致しない。このため、第２電極１４と絶縁層１６との剥離を防止できる。また、剥離部分を起点にして第１電極１２に亀裂が進展することを防止できる。また、絶縁層１６において、第１部分１６ａと第２部分１６ｃは第３部分１６ｂによって繋がれる。このため、第２電極１４の端部１４ｃは絶縁層１６に保持される。従って、第２電極１４と絶縁層１６との剥離をさらに防止できる。
【００３４】
また、各層の材料は上述したものに限らない。例えば、第２電極１４はＮｉに限らず、第１電極１２よりもはんだが濡れ広がり易い材料から形成されればよい。
【００３５】
半導体基板１０はワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。これにより、半導体基板１０の耐熱性を向上できる。本実施の形態によれば、熱ストレスに対する電極の信頼性を向上できる。このため、ワイドバンドギャップ半導体によって形成された半導体基板１０と、本実施の形態の構造を組み合わせることで、ワイドバンドギャップ半導体による耐熱性の向上の効果を有効に活用できる。
【００３６】
これらの変形は以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
【００３７】
実施の形態２．
図５は、実施の形態２に係る半導体装置２００の構造を説明する図である。図５において、はんだ１８、外部電極２２およびモールド樹脂２０は省略されている。半導体装置２００では、第２電極２１４の構造が実施の形態１と異なる。その他の構成は実施の形態１と同様である。
【００３８】
第２電極２１４は、第１電極１２の上面に設けられた第１Ｎｉ膜２１５ｂと、第１Ｎｉ膜２１５ｂの上面に設けられたＴｉ膜２１５ａと、Ｔｉ膜２１５ａの上面に設けられた第２Ｎｉ膜２１５ｃとを有する。本実施の形態の第２電極２１４は、２層のＮｉ膜から形成される段付き構造を有する。
【００３９】
図６は、実施の形態２に係る半導体装置２００の製造方法を説明する図である。半導体装置２００の製造方法は、ステップ１までは実施の形態１と同様である。次に、本実施の形態の電極形成工程について説明する。まず、第１電極１２の上面にめっきで第１Ｎｉ膜２１５ｂを形成する（ステップ２０２）。めっきで形成された第１Ｎｉ膜２１５ｂの厚さは、例えば２．０〜６．０μｍである。第１Ｎｉ膜２１５ｂは、例えば第１部分１６ａと同じ高さまで形成される。次に、第１Ｎｉ膜２１５ｂの上面に、第１部分１６ａと第１Ｎｉ膜２１５ｂをまたぐように、スパッタでＴｉ膜２１５ａを形成する（ステップ２０２）。
【００４０】
次に、Ｔｉ膜２１５ａの上面に、スパッタで第２Ｎｉ膜２１５ｃを形成する（ステップ２０３）。第２Ｎｉ膜２１５ｃは、第１Ｎｉ膜２１５ｂより面積が大きくなるように、第１Ｎｉ膜２１５ｂの上から第１部分１６ａの上に渡って形成される。スパッタで形成された第２Ｎｉ膜２１５ｃの厚さは、例えば０．５〜２．０μｍである。これにより、第１電極１２の上面から第１部分１６ａの上面に渡って第２電極２１４が形成される。以後の工程は実施の形態１と同様である。
【００４１】
一般に、スパッタではＮｉ膜厚を２μｍ以上に厚くすると生産性が低下することがある。これに対し、本実施の形態では、あらかじめＡｌ膜の上面に、めっきで厚い第１Ｎｉ膜２１５ｂを形成する。さらに、その上からスパッタでＴｉ／Ｎｉ膜を形成する。これにより、生産性を確保しつつＮｉ膜の厚みを確保できる。Ｎｉ膜を厚くすることで、熱ストレスによるＡｌ膜への応力を低減できる。
【００４２】
実施の形態３．
図７は、実施の形態３に係る半導体装置３００の構造を説明する図である。図７において、はんだ１８、外部電極２２およびモールド樹脂２０は省略されている。半導体装置３００では、第２電極３１４の構造が実施の形態１と異なる。その他の構成は実施の形態１と同様である。
【００４３】
第２電極３１４は、第１電極１２の上面に設けられたＴｉ膜３１５ａと、Ｔｉ膜３１５ａ上面に設けられた第１Ｎｉ膜３１５ｂと、第１Ｎｉ膜３１５ｂの上面に設けられた第２Ｎｉ膜３１５ｃとを有する。本実施の形態の第２電極３１４は、２層のＮｉ膜から形成される段付き構造を有する。
【００４４】
図８は、実施の形態３に係る半導体装置３００の製造方法を説明する図である。半導体装置３００の製造方法は、ステップ１までは実施の形態１と同様である。次に、本実施の形態の電極形成工程について説明する。まず、第１電極１２の上面に、第１部分１６ａと第１電極１２をまたぐように、スパッタでＴｉ膜３１５ａを形成する（ステップ３０２）。これにより、電極外周部においてＴｉ膜３１５ａには段差が形成される。次に、Ｔｉ膜３１５ａの上に、スパッタで第１Ｎｉ膜３１５ｂを形成する（ステップ３０２）。これにより、電極外周部において第１Ｎｉ膜３１５ｂには段差が形成される。
【００４５】
次に、第１Ｎｉ膜３１５ｂの上面に、めっきで第２Ｎｉ膜３１５ｃを形成する（ステップ３０３）。これにより、第１電極１２の上面から第１部分１６ａの上面に渡って第２電極３１４が形成される。以後の工程は実施の形態１と同様である。
【００４６】
一般に、スパッタはめっきと比較して、Ｎｉ膜の厚さおよび物性値を均等化し易い。従って膜質を向上できる。本実施の形態では、Ａｌ膜の上に直接スパッタで良質なＮｉ膜を形成することで、Ａｌ膜の保護効果を向上できる。従って、熱ストレスによる応力集中によるＮｉ膜の脆性破壊を抑制でき、製品を長寿命化できる。
【００４７】
また、Ｔｉ／Ｎｉ膜をスパッタで形成する場合、第１電極１２であるＡｌ膜をスパッタで形成したあと、同一製造ラインにてＴｉ／Ｎｉ膜をスパッタで形成できる。もしくはＡｌ／Ｔｉ／Ｎｉ膜を連続して形成できる。従って、製造工程を簡易にできる。また、その後のめっき工程によって、Ｎｉ厚みを生産性よく確保できる。
【００４８】
実施の形態４．
図９は、実施の形態４に係る半導体装置４００の構造を説明する図である。本実施の形態では絶縁層４１６の構造が実施の形態１と異なる。絶縁層４１６は第２部分１６ｃおよび第３部分１６ｂを備えない。また、庇部１４ｂの上面には導体膜４２４が設けられる。導体膜４２４は、庇部１４ｂの上面のうち、はんだ１８に覆われた部分よりも庇部１４ｂの端部１４ｃ側の部分を覆う。
【００４９】
導体膜４２４は、第２電極１４よりもはんだ１８が濡れ広がりにくい。導体膜４２４は例えばＡｌから形成される。導体膜４２４の主部１４ａ側の端部は、絶縁層４１６の主部１４ａと対向する端部よりも、庇部１４ｂの端部１４ｃ側に設けられる。導体膜４２４の主部１４ａ側の端部は、はんだ１８と対向し、はんだ１８の端部と接する。
【００５０】
導体膜４２４は、はんだが付きにくい膜質を有する。このため、導体膜４２４により、庇部１４ｂの端部１４ｃまではんだ１８が濡れ広がることを妨げることができる。従って、導体膜４２４により第２電極１４の上面におけるはんだ１８の端部の位置が決まる。このため、本実施の形態でも、はんだ１８の端部の位置と、第２電極１４の端部１４ｃの位置とが揃うことはない。従って、はんだ１８に亀裂が生じても、第２電極に亀裂が進展しにくい。
【００５１】
また、庇部１４ｂの上におけるはんだ１８の端部の直下には、第１電極１２を挟んで絶縁層４１６が設けられる。このため、第２電極１４の亀裂が、絶縁層４１６の下に設けられた第１電極１２に伝搬することを防止できる。従って、第１電極１２が保護され、半導体装置を長寿命化できる。
【００５２】
本実施の形態では、はんだ接合領域の確保およびはんだ流れ抑制を、ポリイミド無しで制御できる。従って、製造工程を簡略化できる。
【００５３】
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
【符号の説明】
【００５４】
１００、２００、３００、４００  半導体装置、１０  半導体基板、１２  第１電極、１４、２１４、３１４  第２電極、１４ａ  主部、１４ｂ  庇部、１４ｃ  端部、１５ａ、２１５ａ、３１５ａ  Ｔｉ膜、１５ｂ  Ｎｉ膜、１６、４１６  絶縁層、１６ａ  第１部分、１６ｃ  第２部分、１６ｂ  第３部分、１８  はんだ、２１５ｂ、３１５ｂ  第１Ｎｉ膜、２１５ｃ、３１５ｃ  第２Ｎｉ膜、４２４  導体膜
【図１】
2020174670.tif 000003
【図２】
2020174670.tif 000004
【図３】
2020174670.tif 000005
【図４】
2020174670.tif 000006
【図５】
2020174670.tif 000007
【図６】
2020174670.tif 000008
【図７】
2020174670.tif 000009
【図８】
2020174670.tif 000010
【図９】
2020174670.tif 000011
【国際調査報告】
2020174670.tif 000012
2020174670.tif 000013
2020174670.tif 000014
2020174670.tif 000015