(57)【要約】  半導体基板（１，２）の表面にゲート電極（３）、ソース電極（４）及びドレイン電極（５）が形成されている。絶縁膜（６）がゲート電極（３）とドレイン電極（５）との間の領域において半導体基板（１，２）の表面を覆っている。ソースフィールドプレート（７）が絶縁膜（６）の上に形成され、ドレイン電極（５）には接続されていない。ダイオード（８）のカソードがソースフィールドプレート（７）と接続され、アノードが定電位である。
2020070831.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ドレイン電極との間の領域において前記半導体基板の表面を覆う絶縁膜と、
前記絶縁膜の上に形成され、前記ドレイン電極に接続されていないソースフィールドプレートと、
カソードが前記ソースフィールドプレートと接続され、アノードが定電位であるダイオードとを備え、
前記ゲート電極と前記ソースフィールドプレートとの最短距離が１μｍ以下であることを特徴とする電界効果トランジスタ。
【請求項２】
前記ダイオードの前記アノードは、前記ソース電極、又はグランド電位を持ったグランドパッドに接続されていることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記ダイオードの前記アノードは、外部から直流電圧を印加したＤＣパッドに接続されていることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項４】
前記ダイオードはショットキーダイオード又はＰＮダイオードであることを特徴とする請求項１〜３の何れか１項に記載の電界効果トランジスタ。
【請求項５】
前記ダイオードの前記アノード又は前記カソードに接続された整合回路を更に備えることを特徴とする請求項１〜４の何れか１項に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関する。
【背景技術】
【０００２】
半導体基板の材料としてシリコン、炭化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウムなどが用いられる。このうち窒化ガリウム基板を用いた電界効果トランジスタが存在する。本願では、ゲート電圧がゼロボルトである時にドレイン−ソース間電流が流れるノーマリーオンの高電子移動度トランジスタについて記述する。【０００３】
窒化ガリウムはシリコン又はヒ化ガリウムと比較して大きなバンドギャップと飽和電子速度、高い絶縁破壊電界強度を有する。これらの特徴のため窒化ガリウムを用いた高電子移動度トランジスタは大電力の出力信号の発生が可能でありながら、高効率かつ高利得な高周波デバイスになりうると期待されている。【０００４】
しかし、大電力動作を行うためにドレイン電極に数十ボルトの高電圧を印加して、ゲート電極にゼロボルトに近い電圧を印加すると、ゲート電極近傍の半導体基板内に強い電界が生じる。この強い電界によって発生するホットエレクトロンは、半導体表面近傍または半導体内部に存在するトラップに捕獲されうる。こうして負電荷の蓄積が起こり、トランジスタの特性変動が生じる。ゲート電極に大電力の高周波信号を過入力するとドレイン電圧は瞬時的に百ボルト超となり、上述の負電荷の蓄積が起こり二次元電子ガスの濃度が減少する。この結果、最大ドレイン電流の減少又はバイアス点でのドレイン電流の変化が生じうることが知られている。【０００５】
このような特性変動を抑制するためにソースフィールドプレートが用いられる。このソースフィールドプレートは、ソース電極又はグランドパッドへ接続される。グランドすなわちゼロボルトの電位を持ったソースフィールドプレートをゲート−ドレイン間の半導体表面に近づけると、ゲート電極近傍の電位の変化が小さくなり電界を緩和することができる。これによって、トランジスタの一時的な特性変動の抑制、過渡応答特性の改善、耐圧の向上を図ることができる。【０００６】
図１５は、ゲートに高周波信号を入力したときに生じるドレイン電流とドレイン電圧の時間変化を示した負荷線の図である。状態Ａは瞬間的にプラスのゲート電圧が入力されて、瞬時的に大きなドレイン電流Ｉｄと低いドレイン電圧Ｖｄになった状態である。状態Ｂは瞬時的に微弱なドレイン電流Ｉｄと高いドレイン電圧Ｖｄになった状態である。状態Ｂの高いドレイン電圧Ｖｄによってゲート電極近傍に強い電界が生じ、特性が変動する。これに対して、ドレイン電極とソースフィールドプレートを抵抗又は分圧回路を介して接続した装置が開示されている（例えば、特許文献１参照）。これにより、ドレイン電圧Ｖｄが高いプラス電圧になった際にソースフィールドプレートにもプラスの電圧が印加され、特性変動が抑制されることを期待している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１３／０２７７２２号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、通常ゼロボルトであるソースフィールドプレートと瞬間的に数百ボルトの電圧となるドレイン電極とを抵抗でつなげることで抵抗の損傷が生じる可能性がある。また、ドレイン電極からゲート電極近くのソースフィールドプレートへ向かう高周波信号の経路を作ることにより、大電力の高周波信号のループ経路を作ることになる。高周波信号のループの形成により高電子移動度トランジスタの特性が劣化するだけでなく、発振によってトランジスタ全体が損傷しうる。従って、信頼性を確保できないという問題があった。【０００９】
発明者は、様々な状況下で高電子移動度トランジスタに高周波信号を過入力して、トランジスタの特性変動を調査した。様々な負荷をドレインに付けて、負荷線の形状を変えてトランジスタの特性変動の大小を調べた。この結果、状態Ｂだけでなく、状態Ａでも特性変動が起きることが見出された。高いバイアス電圧をドレインに印加する近年の窒化ガリウムを用いた高電子移動度トランジスタでは、状態Ａであっても高電界がゲート電極近傍に生じる。キャリアが高電界下にあるとインパクトイオナイゼーションが起こり、特性変動の原因となるホールが発生する。大量のキャリアがゲート直下を通過している状態Ａでは、多数のホールが生じるものと考えられる。さらにゲート電圧が瞬時的にプラスとなっている状態Ａでは、ゲート電極から半導体基板へのホールの注入も発生する。【００１０】
また、発明者は、一定以上のサイズのソースフィールドプレートが存在するとトランジスタの特性変動が逆に増加することを見出した。これはソースフィールドプレート直下の絶縁膜内又は半導体内に、上述のホールが蓄積するためと考えられる。従って、状態Ｂではソースフィールドプレートの電位をゼロボルトとして電界緩和を行い、状態Ａではソースフィールドプレートに正電圧を印加してホールの蓄積を抑制することが望ましい。しかし、従来の装置ではソースフィールドプレートの電位がドレイン電圧と連動するため、理想的な電位変化とは逆の挙動となる。従って、特性変動を抑制できないという問題があった。【００１１】
本発明は、上述のような課題を解決するためになされたもので、その目的は信頼性を確保し、特性変動を抑制することができる電界効果トランジスタを得るものである。
【課題を解決するための手段】
【００１２】
本発明に係る電界効果トランジスタは、半導体基板と、前記半導体基板の表面に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極と前記ドレイン電極との間の領域において前記半導体基板の表面を覆う絶縁膜と、前記絶縁膜の上に形成され前記ドレイン電極に接続されていないソースフィールドプレートと、カソードが前記ソースフィールドプレートと接続され、アノードが定電位であるダイオードとを備え、前記ゲート電極と前記ソースフィールドプレートとの最短距離が１μｍ以下であることを特徴とする。
【発明の効果】
【００１３】
本発明では、ゲート電極とソースフィールドプレートとの最短距離が１μｍ以下であるため、ソースフィールドプレートの電位がゲート電圧に追従する。そして、カソードがソースフィールドプレートと接続され、アノードが定電位であるダイオードを設けている。従って、ソースフィールドプレートの電位が理想的な挙動になるため、特性変動を抑制することができる。また、ソースフィールドプレートがドレイン電極に接続されていないため、大電力の高周波信号のループ経路は作られない。従って、高電子移動度トランジスタの特性劣化及び発振によるトランジスタの損傷が発生しないため、信頼性を確保することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る電界効果トランジスタを示す断面図である。
【図２】実施の形態１に係る電界効果トランジスタを示す等価回路図である。
【図３】ソースフィールドプレートをグランドにつないだ状態を示す等価回路図である。
【図４】ソースフィールドプレートをグランドに接続した場合のゲート電圧の時間変化を示す図である。
【図５】ソースフィールドプレートをグランドに接続した場合のソースフィールドプレートの電位の時間変化を示す図である。
【図６】ソースフィールドプレートがフロートである状態を示す等価回路図である。
【図７】ソースフィールドプレートがフロートの場合のゲート電圧の時間変化を示す図である。
【図８】ソースフィールドプレートがフロートの場合のソースフィールドプレートの電位の時間変化を示す図である。
【図９】実施の形態１に係る電界効果トランジスタのゲート電圧Ｖｇの時間変化を示す図である。
【図１０】実施の形態１に係る電界効果トランジスタのソースフィールドプレートの電位の時間変化を示す図である。
【図１１】ゲート電極とソースフィールドプレートとの最短距離が２μｍの場合のゲート電圧の時間変化を示す図である。
【図１２】ゲート電極とソースフィールドプレートとの最短距離が２μｍの場合のソースフィールドプレートの電位の時間変化を示す図である。
【図１３】実施の形態２に係る電界効果トランジスタを示す断面図である。
【図１４】実施の形態３に係る電界効果トランジスタを示す断面図である。
【図１５】ゲートに高周波信号を入力したときに生じるドレイン電流とドレイン電圧の時間変化を示した負荷線の図である。
【発明を実施するための形態】
【００１５】
実施の形態に係る電界効果トランジスタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１６】
実施の形態１．
図１は、実施の形態１に係る電界効果トランジスタを示す断面図である。図２は、実施の形態１に係る電界効果トランジスタを示す等価回路図である。この電界効果トランジスタは、高周波信号を増幅するノーマリーオンの高電子移動度トランジスタである。
【００１７】
ＧａＮ基板１の上にＡｌＧａＮ層２が形成されている。ＡｌＧａＮ層２の表面に金属製のゲート電極３、ソース電極４及びドレイン電極５が形成されている。絶縁膜６がゲート電極３とＡｌＧａＮ層２の表面を覆っている。従って、絶縁膜６はゲート電極３とドレイン電極５との間の領域においてＡｌＧａＮ層２の表面を覆っている。
【００１８】
絶縁膜６の上に金属製のソースフィールドプレート７が形成されている。ソースフィールドプレート７はドレイン電極５に接続されていない。ダイオード８のカソードがソースフィールドプレート７と接続されている。ダイオード８のアノードはグランド電位であり、例えばソース電極４、又はグランド電位を持ったグランドパッドに接続されている。
【００１９】
ＧａＮとＡｌＧａＮとの格子ミスマッチに起因して起こるピエゾ分極によって、ＧａＮ基板１内部のＡｌＧａＮ層２に近い領域に二次元電子ガスが生じる。この二次元電子ガスがドレイン電極５とソース電極４との間の電流となる。ゲート電極３に印加する電圧によって二次元電子ガスが変化し、ドレイン−ソース間電流のオンオフの切り替えを行うことができる。ゲート電極３、ドレイン電極５、ソース電極４に適切なバイアス電圧を印加してゲート電極３に高周波信号を入力すれば、ドレイン電極５に大電力の高周波信号が発生し増幅作用が得られる。
【００２０】
ゲート電極３に大電力の高周波信号を入力し、ドレイン電圧とドレイン電流が図１５のように変化したときを考える。ドレイン電流が小さい状態Ｂでは、ゲート電圧はマイナスとなっている。ソースフィールドプレート７はゲート電圧に追従してマイナスになろうとする。しかし、ダイオード８には順方向電圧がかかるため、ダイオード８は短絡状態となる。このため、ソースフィールドプレート７の電位は強制的にグランド電位すなわちゼロボルトとなる。
【００２１】
一方、入力信号が十分に大電力である状態Ａでは、ゲート電圧はプラスまで変動する。このときゲート電圧に追従して、ソースフィールドプレート７の電位もプラスとなる。ダイオード８には逆方向電圧がかかることとなり、ダイオード８は解放状態となる。従って、ソースフィールドプレート７はフロート状態となる。この場合、ソースフィールドプレート７の電位はグランド電位とは無関係となり、ゲート電圧に追従してプラスとなる。
【００２２】
よって、本実施の形態では、状態Ｂではソースフィールドプレート７の電位がゼロボルト、状態Ａではソースフィールドプレート７の電位がプラス電位になるという理想的な状態が自動的に実現される。従って、高いドレイン電圧のときにはゼロボルトの電位を持ったソースフィールドプレート７がゲート電極３近傍の電界を緩和する。高いゲート電圧および大きなドレイン電流のときにはソースフィールドプレート７に印加されたプラスの電位によってホールの蓄積が抑制される。こうして高電子移動度トランジスタの特性変化を起こす複数のメカニズムが解消される。
【００２３】
実際の測定によって調査した高電子移動度トランジスタとダイオード８の特性、及びソースフィールドプレート７とゲート電極３との間の容量値を用いてゲート電圧Ｖｇ及びソースフィールドプレート７の電位Ｖｓｆｐの時間変化をシミュレートした。ゲート電極３に入力する高周波信号の周波数は２．７ギガヘルツである。入力する高周波信号の電力をマイナス１０ｄＢｍからプラス２５ｄＢｍまで１ｄＢｍステップで変えている。
【００２４】
図３は、ソースフィールドプレートをグランドにつないだ状態を示す等価回路図である。図４は、ソースフィールドプレートをグランドに接続した場合のゲート電圧の時間変化を示す図である。図中に記載された複数の線は、それぞれ入力電力を１ｄＢｍステップで変えた場合を示している。ゲート電圧Ｖｇが高くなる瞬間が、トランジスタに大きなドレイン電流が流れる状態Ａである。低ゲート電圧になる瞬間が、ドレイン電流が微小となる状態Ｂである。
【００２５】
図５は、ソースフィールドプレートをグランドに接続した場合のソースフィールドプレートの電位の時間変化を示す図である。ソースフィールドプレート７がグランドに接続されていると、ゲート電圧Ｖｇに依らずソースフィールドプレート７の電位Ｖｓｆｐはゼロボルトとなる。
【００２６】
図６は、ソースフィールドプレートがフロートである状態を示す等価回路図である。図７は、ソースフィールドプレートがフロートの場合のゲート電圧の時間変化を示す図である。図８は、ソースフィールドプレートがフロートの場合のソースフィールドプレートの電位の時間変化を示す図である。ソースフィールドプレート７がゲート電極３に十分近接して両者の間の容量値が大きければ、ソースフィールドプレート７の電位Ｖｓｆｐはゲート電圧Ｖｇに追従する。この結果、振幅は必ずしも一致しないが、ゲート電圧Ｖｇの時間波形とソースフィールドプレートの電位Ｖｓｆｐの時間波形は同形状となる。
【００２７】
図９は、実施の形態１に係る電界効果トランジスタのゲート電圧Ｖｇの時間変化を示す図である。図１０は、実施の形態１に係る電界効果トランジスタのソースフィールドプレートの電位の時間変化を示す図である。ソースフィールドプレート７の電位Ｖｓｆｐは状態Ａでプラス電圧に、状態Ｂでゼロボルトになるという理想的な挙動になるというシミュレーション結果となった。
【００２８】
ただし、ソースフィールドプレート７の電位Ｖｓｆｐがゲート電圧Ｖｇに追従するようにソースフィールドプレート７をゲート電極３に十分に近づける必要がある。具体的には、ゲート電極３とソースフィールドプレート７との最短距離を１μｍ以下とする。
【００２９】
上述のシミュレーションでは、ゲート電極３とソースフィールドプレート７との間の容量値が３ｐＦの高電子移動度トランジスタを用いた。一方、ゲート電極３とソースフィールドプレート７の重なり面積を１５６０μｍ２、絶縁膜６として誘電率７のＳｉＮを想定すると、ゲート電極３とソースフィールドプレート７との最短距離が２μｍの場合、容量値は０．０５ｐＦである。図１１は、ゲート電極とソースフィールドプレートとの最短距離が２μｍの場合のゲート電圧の時間変化を示す図である。図１２は、ゲート電極とソースフィールドプレートとの最短距離が２μｍの場合のソースフィールドプレートの電位の時間変化を示す図である。よって、最短距離が１μｍより大きくなると、ゲート電圧Ｖｇの変化がソースフィールドプレート７の電位Ｖｓｆｐに反映されなくなることが分かる。
【００３０】
以上説明したように、本実施の形態では、ゲート電極３とソースフィールドプレート７との最短距離が１μｍ以下であるため、ソースフィールドプレート７の電位Ｖｓｆｐがゲート電圧Ｖｇに追従する。そして、カソードがソースフィールドプレート７と接続され、アノードが定電位であるダイオード８を設けている。従って、ソースフィールドプレート７の電位Ｖｓｆｐが理想的な挙動になるため、特性変動を抑制することができる。また、ソースフィールドプレート７がドレイン電極５に接続されていないため、大電力の高周波信号のループ経路は作られない。従って、高電子移動度トランジスタの特性劣化及び発振によるトランジスタの損傷が発生しないため、信頼性を確保することができる。
【００３１】
また、ダイオード８はショットキーダイオード又はＰＮダイオードである。降伏電圧をわざと下げたツェナーダイオードは大電力用トランジスタとの併用が難しいため、ダイオード８としてツェナーダイオードを用いない。
【００３２】
実施の形態２．
図１３は、実施の形態２に係る電界効果トランジスタを示す断面図である。実施の形態１ではダイオード８の解放状態と短絡状態の切り替わりは、ダイオード８の特性、すなわちダイオード８の立ち上がり電圧によって決まる。用意したダイオード８によっては、その立ち上がり電圧が高電子移動度トランジスタに適さない場合がありうる。そこで、本実施の形態では、ダイオード８のアノードを、グランドではなく、直流電圧を印加したＤＣパッド９に接続する。
【００３３】
ダイオード８のアノードに直流電圧を印加するとダイオード８が短絡状態になる時間が変わり、ソースフィールドプレート７の電位がゼロボルトになる時間が変化する。すなわちＤＣパッド９に印加する電圧を変えることで、図１０に示したソースフィールドプレート７の電位の時間波形をより適切なものへと調整することができる。より長時間、ソースフィールドプレート７の電位を低くする必要がある場合は、ＤＣパッド９にプラス電圧を印加することでダイオード８に順方向電圧がかかりやすくなるようにする。逆にソースフィールドプレート７の電位をより長時間プラスにする必要がある場合は、ＤＣパッド９にマイナス電圧を印加することでダイオード８に逆方向電圧がかかりやすくする。これにより、更に確実に特性変動を抑制することができる。
【００３４】
実施の形態３．
図１４は、実施の形態３に係る電界効果トランジスタを示す断面図である。ダイオード８のアノードとカソードにそれぞれ整合回路１０，１１が接続されている。整合回路１０，１１は、キャパシタ、インダクタ、抵抗、信号線路などから成る。
【００３５】
ダイオード８のカソード及びアノードにおける電位の時間波形は、周辺に設置されたキャパシタ又はインダクタなどによって変化する。そこで、ダイオード８に接続した整合回路１０，１１の調整によって、ダイオード８にかかる電圧及びソースフィールドプレート７の電位の時間波形を任意に調整することができる。
【符号の説明】
【００３６】
１，２  半導体基板、３  ゲート電極、４  ソース電極、５  ドレイン電極、６  絶縁膜、７  ソースフィールドプレート、８  ダイオード、９  ＤＣパッド、１０，１１  整合回路
【図１】
2020070831.tif 000003
【図２】
2020070831.tif 000004
【図３】
2020070831.tif 000005
【図４】
2020070831.tif 000006
【図５】
2020070831.tif 000007
【図６】
2020070831.tif 000008
【図７】
2020070831.tif 000009
【図８】
2020070831.tif 000010
【図９】
2020070831.tif 000011
【図１０】
2020070831.tif 000012
【図１１】
2020070831.tif 000013
【図１２】
2020070831.tif 000014
【図１３】
2020070831.tif 000015
【図１４】
2020070831.tif 000016
【図１５】
2020070831.tif 000017
【国際調査報告】
2020070831.tif 000018
2020070831.tif 000019
2020070831.tif 000020
2020070831.tif 000021