【手続補正書】
【提出日】平成21年1月28日(2009.1.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の第１の側および対向する第２の側を有する回路基板と、
前記基板の第１の側で前記基板に接続された複数の電気的コンタクトと、
前記第２の側に直接接する接着剤と、
前記接着剤に直接接する半導体デバイスと、
前記回路基板のビアを通ることなく、前記半導体デバイスの高速インタフェースから前記複数の電気的コンタクトの少なくとも一つに高速電気信号経路を形成するように、前記半導体デバイスの高速インタフェースと、前記複数の電気的コンタクトの少なくとも一つとに電気的に接続された少なくとも一つのフレキシブル導体と、
を含む、半導体パッケージ。
【請求項２】
前記基板は、少なくとも部分的に前記基板を貫通して延在する１つ以上のビアを画定する、請求項１に記載の半導体パッケージ。
【請求項３】
前記半導体デバイスは、前記ビアの少なくとも一つを介して前記電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つの半導体低速インタフェースを含む、請求項２に記載の半導体パッケージ。
【請求項４】
前記基板の第２の側上の少なくとも一つの電気的トレースをさらに含み、前記半導体デバイスと前記少なくとも一つのフレキシブル導体は、１つ以上のワイヤボンドを介して前記少なくとも一つの電気的トレースに電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項５】
前記半導体デバイスは、１つ以上のワイヤボンドを介して前記少なくとも一つのフレキシブル導体に電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項６】
前記基板は多層ラミネート回路基板である、請求項１に記載の半導体パッケージ。
【請求項７】
前記基板は、前記第１の側に基板第１導電層を、前記第２の側に基板第２導電層を有し、前記基板第１導電層と前記基板第２導電層は、基板絶縁層により分離される、請求項１に記載の半導体パッケージ。
【請求項８】
前記電気的コンタクトは、ハンダボール、ハンダランドまたはピンの配列を含む、請求項１に記載の半導体パッケージ。
【請求項９】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続される、請求項１に記載の半導体パッケージ。
【請求項１０】
前記少なくとも一つのフレキシブル導体は、前記基板の第１の側と前記基板の第２の側との間で前記基板の端部を包み込む、請求項１に記載の半導体パッケージ。
【請求項１１】
前記少なくとも一つのフレキシブル導体は、フレキシブルテープである、請求項１に記載の半導体パッケージ。
【請求項１２】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも２つのフレキシブル導体導電層を含む、請求項１に記載の半導体パッケージ。
【請求項１３】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体デバイスと、前記電気的コンタクトの少なくとも一つとに電気的に接続される、請求項１２に記載の半導体パッケージ。
【請求項１４】
前記フレキシブル導体導電層の少なくとも一つはグランドプレーンとしての役割を果たす、請求項１２に記載の半導体パッケージ。
【請求項１５】
第１の側および対向する第２の側を有する回路基板と、
前記第１の側で前記基板に接続された複数の電気的コンタクトと、
前記第２の側に直接接する接着剤と、
前記接着剤に直接接する半導体デバイスと、
前記半導体デバイスと前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つのフレキシブル導体と、
を含み、
前記フレキシブル導体は、
前記半導体デバイスの半導体高速インタフェースと前記複数の電気的コンタクトの少なくとも一つに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンとしての役割を果たすよう構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を有し、
前記回路基板のビアを通ることなく、前記半導体高速インタフェースから前記複数の電気的コンタクトの少なくとも一つに高速電気信号経路が形成された、半導体パッケージ。
【請求項１６】
半導体パッケージであって、
基板の第１の側および対向する第２の側と、前記基板を少なくとも部分的に貫通して延在する少なくとも一つのビアと、を画定する基板と、
前記第１の側で前記基板に接続された少なくとも第１および第２の電気的コンタクトと、
前記第２の側で前記基板に接続された半導体デバイスと、
を含み、
前記半導体デバイスは、
前記ビアを介して前記第１の電気的コンタクトに電気的に接続された半導体低速インタフェースと、
半導体高速インタフェースと、
前記半導体高速インタフェースを前記第２の電気的コンタクトに電気的に接続するフレキシブルテープと、
を含み、
前記半導体パッケージは、前記回路基板のビアを通ることなく、前記第２の電気的コンタクトと前記半導体高速インタフェースとの間に高速信号をルーティングするように構成された、半導体パッケージ。
【請求項１７】
前記半導体高速インタフェースは、１つ以上のワイヤボンドを介して前記フレキシブルテープに電気的に接続される、請求項１６に記載の半導体パッケージ。
【請求項１８】
前記基板は多層ラミネート回路基板である、請求項１６に記載の半導体パッケージ。
【請求項１９】
前記基板は、前記第１の側に基板第１導電層を、前記第２の側に基板第２導電層を有し、前記基板第１導電層と前記基板第２導電層は基板絶縁層により分離される、請求項１６に記載の半導体パッケージ。
【請求項２０】
前記第１および第２の電気的コンタクトは、ハンダボールまたはバンプの配列を含む、請求項１６に記載の半導体パッケージ。
【請求項２１】
前記半導体デバイスは、ダイ取り付け接着剤層を介して前記基板の第２の側に機械的に接続される、請求項１６に記載の半導体パッケージ。
【請求項２２】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続される、請求項１６に記載の半導体パッケージ。
【請求項２３】
前記少なくとも一つのフレキシブル導体は、前記第１の側と前記第２の側との間で前記基板の端部を包み込む、請求項１６に記載の半導体パッケージ。
【請求項２４】
前記半導体高速インタフェースを前記基板の第１の側の複数の電気的コンタクトに電気的に接続する複数のストリップのフレキシブルテープをさらに含む、請求項１６に記載の半導体パッケージ。
【請求項２５】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも２つのフレキシブル導体導電層を含む、請求項１６に記載の半導体パッケージ。
【請求項２６】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体高速インタフェースと前記第２の電気的コンタクトとに電気的に接続される、請求項２５に記載の半導体パッケージ。
【請求項２７】
前記フレキシブル導体導電層の少なくとも一つは、グランドプレーンとしての役割を果たす、請求項２５に記載の半導体パッケージ。
【請求項２８】
前記フレキシブル導体は、
前記半導体高速インタフェースと前記第２の電気的コンタクトとに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンとしての役割を果たすように構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を含む、請求項１６に記載の半導体パッケージ。
【請求項２９】
対向した第１と第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第１の側に接続された第１および第２の電気的コンタクトと、
前記基板の第１の側から前記基板の第２の側へ延在するとともに、前記第１の電気的コンタクトに電気的に接続されたフレキシブルテープと、
前記基板の第２の側に接続された半導体デバイスであって、前記ビアを介して前記第２の電気的コンタクトに電気的に接続された半導体低速インタフェースと、前記基板のビアを介さずに前記フレキシブルテープを介して前記第１の電気的コンタクトに電気的に接続された半導体高速インタフェースとを含む、半導体デバイスと、
を含む、半導体パッケージ。
【請求項３０】
プリント回路基板と、
前記プリント回路基板に電気的にかつ機械的に接続された１つ以上の半導体パッケージと、
を含む高速信号と低速信号をルーティングするためのシステムであって、前記１つ以上の半導体パッケージのそれぞれは、
対向した第１および第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第１の側に接続された少なくとも第１および第２の電気的コンタクトと、
前記基板の第１の側から前記基板の第２の側へ延在するとともに、前記第１の電気的コンタクトに電気的に接続されたフレキシブルテープと、
前記基板の第２の側に接続された半導体デバイスであって、前記ビアを介して前記第２の電気的コンタクトに電気的に接続された半導体低速インタフェースと、前記基板のビアを介さずに前記フレキシブルテープを介して前記第１の電気的コンタクトに電気的に接続された半導体高速インタフェースとを含む、半導体デバイスと、を含む、
システム。
【請求項３１】
フレキシブル導体と、半導体デバイスから分離された複数の電気的コンタクトとを有する半導体パッケージにおいて、少なくとも部分的に基板を貫通する１つ以上のビアを画定する基板により信号をルーティングする方法であって、
低速信号を１つ以上の前記ビアを介して前記半導体デバイスから前記電気的コンタクトの少なくともいくつかにルーティングすること、および、
前記１つ以上のビアを介さずに、前記フレキシブル導体を介し、前記半導体デバイスから前記電気的コンタクトの少なくともいくつかに高速信号をルーティングすること、
を含む方法。
【請求項３２】
第１の側及び対向する第２の側を有し、少なくとも部分的に前記基板を貫通して延在する１つ以上のビアを画定する基板と、
前記第１の側において前記基板に接続された複数の電気的コンタクトと、
前記第２の側において前記基板に接続された半導体デバイスと、
前記半導体デバイス及び前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つのフレキシブル導体と、
前記第２の側において前記基板上にある、少なくとも一つの水平トレースであって、前記半導体デバイスとフレキシブル導体に電気的に接続された、水平トレースと、
を含み、
前記半導体デバイスが、
前記ビアの少なくとも一つを介して前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つの半導体低速インタフェースと、
ビアを介さずに前記水平トレースと介して前記少なくとも一つのフレキシブル導体に電気的に接続された少なくとも一つの半導体高速インタフェースと
を有する、半導体パッケージ。
【請求項３３】
第１の側及び対向する第２の側を有する回路基板と、
前記第１の側において前記基板に接続された複数の電気的コンタクトと、
前記第２の側において前記基板と直接接する半導体デバイスと、
前記半導体デバイスの高速インタフェースと前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つのフレキシブル導体であって、前記回路基板のビアを通ることなく、前記半導体デバイスの高速インタフェースから前記複数の電気的コンタクトの少なくとも一つに高速電気信号経路を形成する、フレキシブル導体と
を含む、半導体パッケージ。
【請求項３４】
前記半導体デバイスが、前記第２の側において前記基板に直接接する複数の電気的コネクタを含む、請求項３３に記載の半導体パッケージ。
【請求項３５】
前記複数の電気的コネクタが、複数のメタルバンプを含む、請求項３４に記載の半導体パッケージ。
【請求項３６】
前記基板が、少なくとも部分的に前記基板を貫通して延在する１つ以上のビアを画定する、請求項３３に記載の半導体パッケージ。
【請求項３７】
前記半導体デバイスが、前記ビアの少なくとも一つを介して前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つの半導体低速インタフェースを含む、請求項３６に記載の半導体パッケージ。
【請求項３８】
第１の側及び対向する第２の側を有する回路基板と、
前記第１の側において前記基板に接続された複数の電気的コンタクトと、
前記第２の側において前記基板に直接接する半導体デバイスと、
前記半導体デバイスと前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つのフレキシブル導体と
を含み、
前記フレキシブル導体は、
前記半導体デバイスの半導体高速インタフェースと前記複数の電気的コンタクトの少なくとも一つに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンの役割を果たすように構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を含み、
前記フレキシブル導体は、前記回路基板のビアを通ることなく、前記半導体デバイスの高速インタフェースから前記複数の電気的コンタクトの少なくとも一つに高速電気信号経路を形成する、半導体パッケージ。
【請求項３９】
半導体パッケージであって、
基板であって、第１の側及び対向する第２の側、並びに前記基板を少なくとも部分的に貫通して延在する少なくとも一つのビアを画定する、基板と、
前記第１の側において前記基板に電気的に接続された少なくとも第１および第２の電気的コンタクトと、
前記第２の側において前記基板に電気的に接続された半導体デバイスであって、前記ビアを介して前記第１の電気的コンタクトに電気的に接続された半導体低速インタフェースと、半導体高速インタフェースとを有する、半導体デバイスと、
前記半導体高速インタフェースを前記第２の電気的コンタクトに接続するフレキシブルテープと
を含み、
前記半導体パッケージは、
前記ビアを有する導通経路を介して、前記第１の側と前記第２の側との間で低速信号をルーティングするように構成されており、
前記基板のビアを通ることなく、前記第１の側と前記第２の側との間で高速信号をルーティングするように構成されている、半導体パッケージ。
【請求項４０】
前記フレキシブル導体は、フレキシブル導体絶縁層によって分離された少なくとも二つのフレキシブル導体導電層を含む、請求項３９に記載の半導体パッケージ。
【請求項４１】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体高速インタフェースと前記第２の電気的コンタクトに電気的に接続された、請求項４０に記載の半導体パッケージ。
【請求項４２】
前記フレキシブル導体導電層のうちの少なくとも一つは、グランドプレーンとしての役割を果たす、請求項４０に記載の半導体パッケージ。
【請求項４３】
前記高速インタフェースおよび前記高速電気信号経路は、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項１に記載の半導体パッケージ。
【請求項４４】
前記高速インタフェースおよび前記高速電気信号経路は、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項１５に記載の半導体パッケージ。
【請求項４５】
前記高速信号は、１ギガヘルツ以上の周波数で伝わる、請求項１６に記載の半導体パッケージ。
【請求項４６】
前記高速インタフェースおよび前記フレキシブルテープは、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項２９に記載の半導体パッケージ。
【請求項４７】
前記高速インタフェースおよび前記フレキシブルテープは、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項３０に記載のシステム。
【請求項４８】
前記高速信号は、１ギガヘルツ以上の周波数を有する、請求項３１に記載の方法。
【請求項４９】
前記少なくとも一つの半導体高速インタフェース、前記少なくとも一つのフレキシブル導体、および前記水平トレースは、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項３２に記載の半導体パッケージ。
【請求項５０】
前記フレキシブル導体および前記高速電気信号経路は、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項３３に記載の半導体パッケージ。
【請求項５１】
前記フレキシブル導体および前記高速電気信号経路は、１ギガヘルツ以上の周波数で電気信号を伝達するように構成された、請求項３８に記載の半導体パッケージ。
【請求項５２】
前記高速信号は、１ギガヘルツ以上の周波数を有する、請求項３９に記載の半導体パッケージ。
【請求項５３】
基板第１面および対向する基板第２面を有する回路基板と、
前記基板第１面において前記基板に接続された複数の電気的コンタクトと、
前記基板第２面に直接接する接着剤と、
前記接着剤に直接接する半導体デバイスと、
前記回路基板のビアを通ることなく、前記半導体デバイスの前記第１のインタフェースから前記複数の電気的コンタクトの少なくとも一つに電気信号経路を形成するように、前記半導体デバイスの第１のインタフェースおよび前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つのフレキシブル導体と
を含む、半導体パッケージ。
【請求項５４】
前記基板は、少なくとも部分的に前記基板を貫通して延在する１つ以上のビアを画定する、請求項５３に記載の半導体パッケージ。
【請求項５５】
前記半導体デバイスは、前記ビアの少なくとも一つを介して前記複数の電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つの第２のインタフェースを含み、前記第２のインタフェースから前記複数の電気的コンタクトの少なくとも一つに、１ギガヘルツより低い周波数で電気信号をルーティングするための電気信号経路が形成された、請求項５４に記載の半導体パッケージ。
【請求項５６】
前記第２の側に少なくとも一つの電気的トレースをさらに含み、
前記半導体デバイスと前記少なくとも一つのフレキシブル導体は、１以上のワイヤボンドを介して、前記少なくとも一つの電気的トレースに電気的に接続された、請求項５３に記載の半導体パッケージ。
【請求項５７】
前記半導体デバイスは、１以上のワイヤボンドを介して、前記少なくとも一つのフレキシブル導体に電気的に接続された、請求項５３に記載の半導体パッケージ。
【請求項５８】
前記基板は、多層ラミネート回路基板である、請求項５３に記載の半導体パッケージ。
【請求項５９】
前記基板は、前記基板第１面において基板第１導電層を有し、前記基板第２面において基板第２導電層を有し、
前記基板第１導電層および前記基板第２導電層は、基板絶縁層によって分離された、請求項５３に記載の半導体パッケージ。
【請求項６０】
前記複数の電気的コンタクトは、ハンダボール、ハンダランドまたはピンの配列を含む、請求項５３に記載の半導体パッケージ。
【請求項６１】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続された、請求項５３に記載の半導体パッケージ。
【請求項６２】
前記少なくとも一つのフレキシブル導体は、前記第１の側と前記第２の側との間で前記基板の端部を包み込む、請求項５３に記載の半導体パッケージ。
【請求項６３】
前記少なくとも一つのフレキシブル導体は、フレキシブルテープである、請求項５３に記載の半導体パッケージ。
【請求項６４】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも二つのフレキシブル導体導電層を含む、請求項５３に記載の半導体パッケージ。
【請求項６５】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体デバイスおよび前記複数の電気的コンタクトの少なくとも一つに電気的に接続された、請求項６４に記載の半導体パッケージ。
【請求項６６】
前記フレキシブル導体導電層の少なくとも一つは、グランドプレーンとしての役割を果たす、請求項６４に記載の半導体パッケージ。