【手続補正書】
【提出日】平成22年12月8日(2010.12.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部から与えられた物理量に応じてセンサ信号を出力する物理量センサに用いられる物理量検出回路であって、
所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、
前記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して前記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、
前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号に基づいて前記物理量を検出する検出回路とを備え、
前記検出回路は、
前記センサ信号の周波数に対応する周波数を有する基準クロックの遷移に応答して正弦波信号に対応するデジタル検波信号を生成する検波信号生成回路と、
前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号に前記検波信号生成回路によって生成されたデジタル検波信号を乗算することによって前記物理量に対応する物理量信号を検波する乗算回路とを含む
ことを特徴とする物理量検出回路。
【請求項２】
請求項１において、
前記サンプリング位相調整回路は、前記サンプリング周波数よりも高い周波数を有する逓倍クロックに同期して動作し、前記サンプリングクロックを前記逓倍クロックの所定のパルス数だけ遅延させる
ことを特徴とする物理量検出回路。
【請求項３】
請求項２において、
前記サンプリング位相調整回路は、
前記逓倍クロックに同期して前記サンプリングクロックを順次シフトさせることにより複数の遅延クロックを生成するシフトレジスタと、
前記シフトレジスタによって生成された複数の遅延クロックのいずれか１つを選択するセレクタとを含み、
前記アナログ／デジタル変換回路は、前記セレクタによって選択された遅延クロックに同期してアナログ／デジタル変換を行う
ことを特徴とする物理量検出回路。
【請求項４】
請求項２において、
前記サンプリング位相調整回路は、
前記逓倍クロックの発生パルス数を計数し、発生パルス数が所定値に到達するとタイミング信号を生成するサンプリング位相調整カウンタと、
前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記サンプリングクロックを生成するクロック生成回路とを含む
ことを特徴とする物理量検出回路。
【請求項５】
請求項４において、
前記クロック生成回路は、前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記逓倍クロックを分周することによって前記サンプリングクロックを生成する分周回路である
ことを特徴とする物理量検出回路。
【請求項６】
請求項１において、
前記デジタル検波信号の位相を調整する第１の位相調整回路をさらに備える
ことを特徴とする物理量検出回路。
【請求項７】
請求項６において、
前記第１の位相調整回路は、前記基準クロックが供給されるとともに前記基準クロックの周波数よりも高い周波数を有する第１の動作クロックに同期して動作し、前記基準クロックの遷移エッジを前記第１の動作クロックの所定のパルス数だけ遅延させ、
前記検波信号生成回路は、前記第１の位相調整回路によって遅延された基準クロックの遷移エッジに応答して前記デジタル検波信号を生成する
ことを特徴とする物理量検出回路。
【請求項８】
外部から与えられた物理量に応じてセンサ信号を出力する物理量センサに用いられる物理量検出回路であって、
所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、
前記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して前記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、
前記デジタルセンサ信号の位相を調整するセンサ位相調整回路と、
前記センサ位相調整回路によって位相調整されたデジタルセンサ信号に基づいて前記物理量を検出する検出回路とを備える
ことを特徴とする物理量検出回路。
【請求項９】
請求項８において、
前記センサ位相調整回路は、前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号が供給されるとともに前記センサ信号の周波数よりも高い周波数を有する動作クロックに同期して動作し、前記デジタルセンサ信号を前記動作クロックの所定のパルス数だけ遅延させる
ことを特徴とする物理量検出回路。
【請求項１０】
請求項８において、
前記サンプリング位相調整回路は、前記サンプリング周波数よりも高い周波数を有する逓倍クロックに同期して動作し、前記サンプリングクロックを前記逓倍クロックの所定のパルス数だけ遅延させる
ことを特徴とする物理量検出回路。
【請求項１１】
請求項１０において、
前記サンプリング位相調整回路は、
前記逓倍クロックに同期して前記サンプリングクロックを順次シフトさせることにより複数の遅延クロックを生成するシフトレジスタと、
前記シフトレジスタによって生成された複数の遅延クロックのいずれか１つを選択するセレクタとを含み、
前記アナログ／デジタル変換回路は、前記セレクタによって選択された遅延クロックに同期してアナログ／デジタル変換を行う
ことを特徴とする物理量検出回路。
【請求項１２】
請求項１０において、
前記サンプリング位相調整回路は、
前記逓倍クロックの発生パルス数を計数し、発生パルス数が所定値に到達するとタイミング信号を生成するサンプリング位相調整カウンタと、
前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記サンプリングクロックを生成するクロック生成回路とを含む
ことを特徴とする物理量検出回路。
【請求項１３】
請求項１２において、
前記クロック生成回路は、前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記逓倍クロックを分周することによって前記サンプリングクロックを生成する分周回路である
ことを特徴とする物理量検出回路。
【請求項１４】
外部から与えられた物理量に応じてセンサ信号を出力する物理量センサと、
所定周波数の駆動信号を前記物理量センサに供給する駆動回路と、
物理量検出回路とを備え、
前記物理量検出回路は、
所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、
前記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して前記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、
前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号に基づいて前記物理量を検出する検出回路とを含み、
前記サンプリングクロックは、前記駆動信号の周波数に対応する周波数を有する基準クロックを逓倍して得られたクロックである
ことを特徴とする物理量センサ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
図７のように、検波信号生成器１０６は、基準クロックＣＫｒｅｆの遷移に応答して、サンプリングクロックＣＫｓｐに同期した正弦波データＤ０，Ｄ１，Ｄ２，・・・の出力を開始する。乗算器１０７は、アナログ／デジタル変換器１０４によって得られたデジタル値Ｐ０，Ｐ１，Ｐ２，・・・に検波信号生成器１０６からの正弦波データＤ０，Ｄ１，Ｄ２，・・・をそれぞれ乗算する。このようにサンプリングクロックＣＫｓｐを物理量検出回路１２ａの動作クロックとして利用した場合も図１と同様の効果を得ることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１１のように、位相調整回路３００は、シフトレジスタ３００Ｒと、セレクタ３００Ｓとを含む。シフトレジスタ３００Ｒは、分周回路１０２ａからの動作クロックＣＫａに同期してデジタルセンサ信号Ｄｓｎｃを順次シフトさせることにより、位相が所定量ずつずれたｉ個（ｉは、２以上の整数）の遅延信号ＤＤ１，ＤＤ２，・・・，ＤＤｉを生成する。例えば、シフトレジスタ３００Ｒは、縦続接続された複数のフリップフロップによって構成される。セレクタ３００Ｓは、外部制御により設定された設定値ＳＥＴ１に応じて遅延信号ＤＤ１，ＤＤ２，・・・，ＤＤｉのいずれか１つを選択し、選択した遅延信号を遅延デジタルセンサ信号ＤＤｓｎｃとして出力する。設定値ＳＥＴ１は、位相調整回路３００の遅延時間を設定するための値であり、動作クロックＣＫａのパルス数を示す。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
図１２Ａのように、位相調整回路４００は、シフトレジスタ４００Ｒと、セレクタ４００Ｓとを含む。シフトレジスタ４００Ｒは、分周回路１０２ｂからの動作クロックＣＫｂに同期して基準クロックＣＫｒｅｆを順次シフトさせることにより、位相が所定量ずつずれたｊ個（ｊは、２以上の整数）の遅延クロックＣＫ１，ＣＫ２，・・・，ＣＫｊを生成する。例えば、シフトレジスタ４００Ｒは、縦続接続された複数のフリップフロップによって構成される。セレクタ４００Ｓは、外部制御により設定された設定値ＳＥＴ２に応じて遅延クロックＣＫ１，ＣＫ２，・・・，ＣＫｊのいずれか１つを選択し、選択した遅延クロックを選択クロックＳＳＳとして出力する。設定値ＳＥＴ２は、位相調整回路４００の遅延時間を設定するための値であり、動作クロックＣＫｂのパルス数を示す。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
以上のように、位相調整回路３００によって、動作クロックＣＫａの周期を単位としてデジタルセンサ信号Ｄｓｎｃの位相を設定することができる。また、位相調整回路４００（または、位相調整カウンタ４０１）によって、動作クロックＣＫｂの周期を単位としてデジタル検波信号Ｄｄｅｔの位相を設定することができる。このように、デジタルセンサ信号Ｄｓｎｃの位相およびデジタル検波信号Ｄｄｅｔの位相を精密に設定することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
【図１】この発明の実施形態１による物理量センサ装置の構成を示すブロック図。
【図２】図１に示した物理量センサおよび駆動回路の構成を示すブロック図。
【図３】図１に示したサンプリング位相調整回路による処理について説明するためのタイミングチャート。
【図４】（Ａ）図１に示した検波信号生成器の構成例を示すブロック図。（Ｂ）図４Ａの検波信号生成器におけるカウント値と正弦波データとの対応関係を示す図。
【図５】図１に示した物理量検出回路による動作について説明するためのタイミングチャート。
【図６】図１に示した物理量検出回路を変形例を示すブロック図。
【図７】図６に示した物理量検出回路による動作について説明するためのタイミングチャート。
【図８】この発明の実施形態２による物理量センサ装置の構成を示すブロック図。
【図９】図８に示したサンプリング位相調整回路による処理について説明するためのタイミングチャート。
【図１０】この発明の実施形態３による物理量センサ装置の構成を示すブロック図。
【図１１】図１０に示した位相調整回路の構成を示す図。
【図１２】（Ａ）図１０に示した位相調整回路の構成を示す図。（Ｂ）位相調整カウンタの構成を示すブロック図。
【図１３】図１０に示した物理量検出回路による動作について説明するためのタイミングチャート。
【図１４】（Ａ）図１０に示した検波信号生成器の構成例を示すブロック図。（Ｂ）図１４Ａの検波信号生成器におけるカウント値と正弦波データとの対応関係を示す図。
【図１５】図１０に示した物理量検出回路の変形例を示すブロック図。
【図１６】物理量センサの変形例について説明するためのブロック図。
【図１７】アナログ／デジタル変換回路における処理について説明するための図。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2009250774.tif 000001
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2009250774.tif 000002