【手続補正書】
【提出日】平成23年7月11日(2011.7.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
導電性構造物を具備する半導体基板上に該導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成する段階と、
前記絶縁膜を部分的に除去して前記半導体基板の一部を露出する開口を形成する段階と、
前記開口の下部側壁及び底面に沿って形成された残留金属膜と前記開口の上部側壁及び前記残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する段階と、
前記障壁層を含む前記開口を埋め立てて金属プラグを形成する段階と、を有し、
前記障壁層を形成する段階は、
前記開口の側壁及び底面と前記絶縁膜の上面とに沿って第１導電性金属物質を含む金属膜を形成する段階と、
前記開口の上部側壁及び前記絶縁膜の上面から前記金属膜を部分的に除去して前記残留金属膜を形成する段階と、
前記絶縁膜の上面と前記開口の上部側壁及び前記残留金属膜上とに第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ  ｎｉｔｒｉｄｅ  ｌａｙｅｒ）を形成する段階と、を含み、
前記金属膜を形成する段階は、
前記第１導電性金属物質を含む第１反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに化学吸着する段階と、
パージガスを用いて化学吸着されていない前記第１反応物質を除去する段階と、
第２反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに前記第１導電性金属物質を蒸着する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記絶縁膜を形成する段階は、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ｔｅｔｒａ−ｅｔｈｏｘｙ  ｓｉｌａｎｅ）ガスと酸素（Ｏ２）又はオゾン（Ｏ３）ガスとをソースガスとして用いる化学気相蒸着（ＣＶＤ）工程によって行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記化学気相蒸着工程は、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）工程又は高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）工程を含むことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記開口を形成する段階は、
前記絶縁膜の上面に前記導電性構造物間の半導体基板に対応する絶縁膜を露出するマスクパターンを形成する段階と、
前記マスクパターンをエッチングマスクとして用いて乾式エッチング工程を行う段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記パージガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｎ２からなる群より選択されるいずれか一種を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記金属膜は、前記開口の内側壁及び底面と前記絶縁膜の上面とから約５Å〜２００Åの厚さまで蒸着されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記残留金属膜を形成する段階は、
前記絶縁膜を具備する前記半導体基板が位置する工程チャンバの内部にエッチングプラズマを生成する段階と、
前記エッチングプラズマを前記絶縁膜の上面及び前記開口の上部側壁に加速し、前記開口の下部に加速される前記エッチングプラズマを抑制する可変バイアスを提供する段階と、
前記エッチングプラズマを用いて前記開口の上部側壁及び前記絶縁膜の上面に形成された金属膜をエッチングする段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
前記エッチングプラズマを生成する段階は、
前記工程チャンバの内部にソースガスを提供する段階と、
前記ソースガスを前記エッチングプラズマに変換するソース電源を供給する段階と、を更に含むことを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記工程チャンバの内部は０．００５Ｔｏｒｒ〜５０Ｔｏｒｒの圧力に維持され、前記ソース電源は１０Ｗ〜３０００Ｗの範囲で印加されることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記可変バイアスは８０Ｗ〜１２０Ｗの範囲で印加されるラジオ周波数（ＲＦ）バイアスを含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
【請求項１２】
前記ソースガスは、前記金属膜をエッチングしうるエッチング用ソースガスと前記金属膜に対するエッチング速度を調節するポリマガスを含むことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１３】
前記エッチング用ソースガスは塩素（Ｃｌ２）又は四フッ化炭素（ＣＦ４）を含み、前記ポリマガスは三フッ化メタン（ＣＨＦ３）ガス及び塩化ホウ素（ＢＣｌ３）ガスを含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記金属窒化膜を形成する段階は、
前記第２導電性金属物質を含む第１反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに化学吸着する段階と、
パージガスを供給して化学吸着されていない前記第１反応物質を除去する段階と、
第２反応物質を供給して前記開口の上部側壁及び前記絶縁膜の上面と前記残留金属膜の表面とに前記第２導電性金属物質のみを蒸着させることで臨時金属膜を形成する段階と、
パージガスを供給して前記第１反応物質と反応しない前記第２反応物質と前記第１反応物質及び第２反応物質の化学反応によって生成された反応生成物とを除去する段階と、
窒素を含む第３反応物質を供給して前記第２導電性金属物質を含む臨時金属膜を窒化させる段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１５】
前記第１反応物質は、ＷＦ６、ＷＣｌ５、ＷＢｒ６、ＷＣｏ６、Ｗ（Ｃ２Ｈ２）６、Ｗ（ＰＦ３）６、Ｗ（ａｌｌｙｌ）４、（Ｃ２Ｈ５）ＷＨ２、［ＣＨ３（Ｃ５Ｈ４）２］２ＷＨ２、（Ｃ５Ｈ５）Ｗ（Ｃｏ）３（ＣＨ３）、Ｗ（ｂｕｔａｄｉｅｎｅ）３、Ｗ（ｍｅｔｈｙｌｖｉｎｙｌ−ｋｅｔｏｎｅ）３、（Ｃ５Ｈ５）ＨＷ（Ｃｏ）３、（Ｃ７Ｈ８）Ｗ（Ｃｏ）３、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第２反応物質は、Ｈ２、Ｓｉ２Ｈ６、Ｂ２Ｈ６、ＰＨ３、ＳｉＨ４、及びこれらの化合物からなる群より選択されるいずれか一種を含み、前記第３反応物質は、窒素又はアンモニアガスを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記臨時金属膜は、２０Å〜４００Åの厚さまで形成されることを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１７】
前記金属プラグを形成する段階は、
前記金属窒化膜の上面に第３導電性金属物質を蒸着して前記開口を埋め立てるプラグ用金属膜を形成する段階と、
前記絶縁膜の上面が露出するように前記金属窒化膜及び前記プラグ用金属膜を平坦化して前記プラグ用金属膜を前記開口の内部にのみ残留させる段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１８】
前記第３導電性金属物質はタングステンを含むことを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記金属窒化膜及び前記プラグ用金属膜に対する平坦化工程は、化学機械的研磨（ＣＭＰ）工程によって行われることを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項２０】
前記金属プラグを形成した後、
前記金属プラグを含む前記絶縁膜の上部に層間絶縁膜を形成する段階と、
前記層間絶縁膜を部分的に除去して前記金属プラグを露出させるビアホールを形成する段階と、
前記ビアホールの内部を満たし、前記金属プラグと電気的に接触する導電ラインを形成する段階と、を更に有することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項２１】
前記ビアホールを形成する段階はダマシン工程によって行われ、前記導電ラインは、タングステン、アルミニウム、及び銅のいずれかを含むことを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２２】
複数の導電性構造物を具備する半導体基板と、
前記半導体基板上において前記導電性構造物間の空間を埋め立てて上面が平坦化した絶縁膜と、
前記絶縁膜を貫通して前記半導体基板の一部と接触するタングステンプラグと、
前記タングステンプラグを含む前記絶縁膜の上部に位置して前記タングステンプラグを露出させるビアホールを具備する層間絶縁膜と、
前記タングステンプラグと前記絶縁膜との間に位置して、前記半導体基板に隣接する下部がタングステン膜及びタングステン窒化膜で構成され、前記層間絶縁膜に隣接する上部が前記タングステン窒化膜で構成される障壁層と、
前記タングステンプラグと電気的に接続されて前記ビアホールの内部に位置する導電ラインと、を備えることを特徴とする半導体素子。
【請求項２３】
前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上から第１方向に沿って延長する活性領域に位置するストリング選択トランジスタ、複数のセル選択トランジスタ、及び接地選択トランジスタを含み、
前記第１方向と直角をなす第２方向に延長する複数のストリング選択トランジスタ、複数のセル選択トランジスタ、及び複数の接地選択トランジスタは、それぞれフラッシュメモリ素子のストリング選択ライン、ワードライン、及び接地ラインを含むことを特徴とする請求項２２に記載の半導体素子。
【請求項２４】
前記導電性構造物は、素子分離膜によって限定され、前記半導体基板上で第１方向に沿って延長するゲートラインと該ゲートラインの周辺に位置して前記半導体基板の表面にイオン注入工程によって形成されたソース及びドレイン領域を具備するＤＲＡＭメモリ素子の単位トランジスタとを含むことを特徴とする請求項２２に記載の半導体素子。
【請求項２５】
前記導電ラインは銅を含むことを特徴とする請求項２２に記載の半導体素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
上記目的を達成するためになされた本発明の一特徴による半導体素子の製造方法は、
導電性構造物を具備する半導体基板上に複数の該導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成する段階と、前記絶縁膜を部分的に除去して前記半導体基板の一部を露出する開口を形成する段階と、前記開口の下部側壁及び底面に沿って形成された残留金属膜と前記開口の上部側壁及び前記残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する段階と、前記障壁層を含む前記開口を埋め立てて金属プラグを形成する段階と、を有し、
前記障壁層を形成する段階は、前記開口の側壁及び底面と前記絶縁膜の上面とに沿って第１導電性金属物質を含む金属膜を形成する段階と、前記開口の上部側壁及び前記絶縁膜の上面から前記金属膜を部分的に除去して前記残留金属膜を形成する段階と、前記絶縁膜の上面と前記開口の上部側壁及び前記残留金属膜上とに第２導電性金属物質を含む金属窒化膜（ｍｅｔａｌ  ｎｉｔｒｉｄｅ  ｌａｙｅｒ）を形成する段階と、を含み、
前記金属膜を形成する段階は、前記第１導電性金属物質を含む第１反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに化学吸着する段階と、パージガスを用いて化学吸着されていない前記第１反応物質を除去する段階と、第２反応物質を供給して前記開口の内側壁及び底面と前記絶縁膜の上面とに前記第１導電性金属物質を蒸着する段階と、を含むことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】