【手続補正書】
【提出日】平成21年2月6日(2009.2.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのはんだ接合接続部と、ディジタル電子パッケージ内のダイ上の少なくとも１つの直列のＩ／Ｏバッファと、を含む第１はんだ接合ネットワークの完全性を検査する方法であって、
前記ディジタル電子パッケージに電力を供給するステップ（１６０）と、
前記少なくとも１つのはんだ接合接続部と前記少なくとも１つの直列の電源を入れたＩ／Ｏバッファとを含む前記第１はんだ接合ネットワークの第１の端部に時間可変電圧を印加し通して（１００）、前記前記第１はんだ接合ネットワークの第２の端部にある電荷蓄積素子を充電する（１０２）ステップと、
前記電荷蓄積素子の充電によって生ずる電圧を、前記第１はんだ接合ネットワークの抵抗の尺度として（１１２）、測定するステップ（１１０）と、
を特徴とする、方法。
【請求項２】
請求項１記載の方法において、前記第１はんだ接合ネットワーク（１５３ａ）は、前記パッケージ（１２７）と印刷配線基板（１３２）との間にある少なくとも１つの前記はんだ接合接続部（１２４）と、前記ダイ（１３８）と前記パッケージ（１２７）との間にある少なくとも１つの前記はんだ接合接続部と、前記ダイ（１３８）と前記Ｉ／Ｏバッファ（１４６ａ）との間にある少なくとも１つの前記はんだ接合接続部とを含む、方法。
【請求項３】
請求項１記載の方法において、複数の前記第１はんだ接合ネットワーク（２３０）を、前記ディジタル電子パッケージ（２３２）の角付近に位置付ける、方法。
【請求項４】
請求項１記載の方法において、前記少なくとも１つのＩ／Ｏバッファは、出力バッファ（１４６ａ）を含み、前記方法は、
前記ダイ上の書き込みロジック（１４４ａ）を使用して、前記時間可変電圧を、前記出力バッファに印加しこれを通じて前記少なくとも１つのはんだ接合接続部（１２４）に通過させて、前記電荷蓄積デバイス（１５６）を充電するステップと、
前記ダイ上にある読み取りロジック（１５０ａ）を使用して、前記電荷蓄積素子の充電によって生ずる電圧（１６８）を、第２はんだ接合接続部（１２６）と入力バッファ（１５２ａ）とを含む第２はんだ接合ネットワーク（１５３ｂ）を通じて、前記第１はんだ接合ネットワーク（１５３ａ）の抵抗の尺度として測定するステップと、
を含む方法。
【請求項５】
少なくとも１つのはんだ接合接続部（１２４、２０８、２１２）と、動作中のディジタル電子パッケージ（１２７、２０４）内のダイ（１３８、２０５）上の少なくとも１つの直列の電源を入れたＩ／Ｏバッファ（１４６ａ、２０６、２１０）と、を含む第１はんだ接合ネットワーク（１５３ａ、２１４）の完全性を検査する回路であって、
前記はんだ接合ネットワーク（１５３ａ、２１４）を終端させる、前記第１はんだ接合ネットワーク（１５３ａ、２１４）の第１の端部の電荷蓄積素子（１５６、２１８）と、
前記電荷蓄積素子を充電するために、前記少なくとも１つのはんだ接合接続部と少なくとも１つの直列の電源を入れたＩ／Ｏバッファとを含む前記第１はんだ接合ネットワークの第２の端部に、時間可変電圧（１６６）を印加し通す電源（１４４ａ、２００）と、
前記電荷蓄積素子上に蓄積された電荷によって生ずる電圧を測定する検出器（１５０ａ、２０２）と、
を特徴とする回路。
【請求項６】
請求項５記載の回路において、前記第１はんだ接合ネットワーク（１５３ａ）は、前記パッケージ（１２７）と印刷配線基板（１３２）との間にある少なくとも１つの前記はんだ接合接続部（１２４）と、前記ダイ（１３８）と前記パッケージ（１２７）との間にある少なくとも１つの前記はんだ接合接続部と、前記ダイ（１３８)と前記Ｉ／Ｏバッファ(１４６ａ)との間にある少なくとも１つの前記はんだ接合接続部とを含む、回路。
【請求項７】
請求項５記載の回路において、前記電源は、前記電荷蓄積デバイスを充電するために、前記Ｉ／Ｏバッファ(１４６ａ)を通じて前記少なくとも１つのはんだ接合接続部(１２４)に前記時間可変電圧を印加する書き込みロジック(１４４ａ)を前記ダイ上に備えており、前記検出器は、第２はんだ接合接続部と別のＩ／Ｏバッファ(１５２ａ)とを含む第２はんだ接合ネットワーク（１５３ｂ）を通じて、前記電荷蓄積素子の充電によって生ずる電圧を、前記第１はんだ接合ネットワークの抵抗の尺度として測定する読み取りロジック（１５０ａ）を、前記ダイ上に備えた、回路。
【請求項８】
はんだボール接合部のアレイを形成するように構成されたはんだボールのアレイと電気的に連絡するようにボール・グリッド・アレイ（ＢＧＡ）パッケージに実装されたダイを有するディジタル電子パッケージであって、
前記ダイ上にある書き込みロジック(１４４ａ)であって、電荷蓄積素子（１５６）を充電するために、出力バッファ（１４６ａ）と第１はんだボール（１２４)とを通じて時間可変電圧を印加するように構成された書き込みロジックと、
前記ダイ上にある読み取りロジック（１５０ａ）であって、第２はんだボール接合部(１２６)と入力バッファ(１５２ａ)とを通じて素子電圧を読み取り、該素子電圧から、少なくとも前記出力バッファと前記第１はんだボール接合部とを含む第１はんだ接合ネットワーク（１５３ａ）に欠陥があるか否か判定を行い、不良信号を発行するように構成された読み取りロジックと、
を特徴とするディジタル電子パッケージ。
【請求項９】
請求項８記載のディジタル電子パッケージにおいて、前記第１はんだ接合ネットワーク（１５３ａ）は、前記パッケージ(１２７）と印刷配線基板（１３２）との間にある少なくとも１つの前記はんだ接合接続部（１２４)と、前記ダイ(１３８)と前記パッケージ(１２７)との間にある少なくとも１つの前記はんだ接合接続部と、前記ダイ(１３８）と前記Ｉ／Ｏバッファ（１４６ａ）との間にある少なくとも１つの前記はんだ接合接続部とを含む、回路。
【請求項１０】
はんだ接合ネットワークを検査するためにＦＰＧＡまたはマイクロコントローラをプログラムする方法であって、
出力バッファを通じて第１ピンにパルスを書き込む書き込みロジックと、第２ピンから入力バッファを通じて電圧を読み取る読み取りロジックとを含む検査コア・ソフトウェアを定式化し、前記出力バッファと前記第１ピンとを含むはんだ接合ネットワークに欠陥があるか否か判定し、不良信号を発行するステップ（３０２、２０４、３０６）と、
ユーザ・アプリケーション・ソフトウェア内の１つ以上の場所に前記検査コア・ソフトウェアを埋め込むステップ（３０８）と、
実行可能ハードウェア・プログラムを形成するために、前記複合ソフトウェアを合成するステップ（３１０）と、
前記ユーザ・アプリケーションおよび前記１つ以上の埋め込み検査コアを内蔵するようハード・ワイヤ接続するために、前記実行可能ハードウェア・プログラムにしたがって前記ＦＰＧＡまたはマイクロコントローラをプログラムするステップ（３１０）と、
を備えた、方法。
【請求項１１】
請求項１０記載の方法において、前記検査コア・ソフトウェアを、前記ＦＰＧＡまたはマイクロコントローラの角付近に埋め込む、方法。
【請求項１２】
動作中のはんだ接合ネットワークの完全性を現場において監視する不良検出回路であって、
ディジタル電子パッケージ（１２０）であって、外部はんだ接合部のアレイと当該パッケージ内に実装したダイ（１３８、２０５）とを形成するように構成されており、前記ダイは、前記動作中のはんだ接合ネットワークを形成するそれぞれの外部はんだ接合部にＩ／Ｏコンタクトを通じて接続された動作中のバッファ回路のアレイと、被監視回路に指定された動作中のバッファ回路とを含み、前記被監視はんだ接合ネットワーク（１５３ａ、２１４）が、少なくとも１つの外部はんだ接合接続部（１２４、２０８、２１２）と、前記ダイ上にある少なくとも１つのＩ／Ｏバッファ（１４６ａ）とを含む、ディジタル電子パッケージと、
前記被監視はんだ接合ネットワーク（１５３ａ，２１４）を終端させる電荷蓄積素子（１５６，２１８）と、
前記電荷蓄積素子を充電するために、時間可変電圧（１６６）を、前記被監視はんだ接合ネットワークに印加し通す電源（１４４ａ，２００）と、
前記電荷蓄積素子上に蓄積された電荷によって生ずる電圧を、前記被監視はんだ接合ネットワーク（１５３ａ，２１４）の抵抗の尺度として、更に前記動作中のはんだ接合ネットワークの完全性の指標として測定する検出器（１５０ａ,２０２）と、
を特徴とする不良検出回路。
【請求項１３】
請求項１２記載の回路において、前記第１はんだ接合ネットワーク（１５３ａ）は、前記パッケージ（１２７）と印刷配線基板（１３２）との間にある少なくとも１つの前記外部はんだ接合接続部（１２４）と、前記ダイ（１３８）と前記パッケージ（１２７）との間にある少なくとも１つの内部はんだ接合接続部と、前記ダイ（１３８）と前記Ｉ／Ｏバッファ（１４６ａ）との間にある少なくとも１つの内部はんだ接合接続部とを含む、回路。
【請求項１４】
請求項１２記載の回路において、前記電源は、前記ダイ上にある書き込みロジック（１４４ａ）を備え、該書き込みロジックは、前記電荷蓄積デバイスを充電するために、前記Ｉ／Ｏバッファ（１４６ａ）を通じて前記少なくとも１つの外部はんだ接合接続部（１２４）に前記時間可変電圧として二進パルスを印加する、回路。
【請求項１５】
請求項１４記載の回路において、前記検出器は、前記ダイ上にある読み取りロジック（１５０ａ）を備え、該読み取りロジックは、前記電荷蓄積素子の充電によって生じた電圧を、第２外部はんだ接合接続部（１２６）と別のＩ／Ｏバッファ（１５２ａ）とを含む第２はんだ接合ネットワーク（１５３ｂ）を通じて、前記被監視はんだ接合ネットワークの抵抗の尺度として測定し、前記被監視はんだ接合ネットワーク（１５３ａ）に欠陥があるか否か判定を行い、不良信号を発行する、回路。
【請求項１６】
請求項１２記載の回路において、前記被監視はんだ接合ネットワークは、直列接続された第１の外部はんだ接合接続部（２０８）と入力バッファ（２０６）と出力バッファ（２１０）と第２の外部はんだ接合接続部（２１２）とを含み、前記電源は、前記パッケージの外側に書き込みロジック（２００）を備えて、前記時間可変電圧としての二進パルスを、前記第１外部はんだ接合接続部に印加し前記はんだ接合ネットワークの前記入力バッファ及び前記出力バッファに通して、前記第２外部はんだ接合接続部に結合された前記電荷蓄積素子を充電し、前記検出器は、前記パッケージの外側に読み取りロジック（２０２）を備えて、前記電荷蓄積素子の充電により生ずる前記電圧を、前記はんだ接合ネットワークの抵抗の尺度として測定する、回路。
【請求項１７】
請求項１記載の方法において、前記はんだ接合ネットワークは、直列接続された第１の外部はんだ接合接続部（２０８）と入力バッファ（２０６）と出力バッファ（２１０）と第２の外部はんだ接合接続部（２１２）とを含み、前記方法は、
前記パッケージの外側の書き込みロジック（２００）を使用して、前記時間可変電圧を、前記第１外部はんだ接合接続部に印加し前記はんだ接合ネットワークの前記入力バッファ及び前記出力バッファに通して、前記第２外部はんだ接合接続部に結合された前記電荷蓄積素子を充電するステップと、
前記パッケージの外側の読み取りロジック（２０２）を使用して、前記電荷蓄積素子の充電により生ずる電圧を、前記はんだ接合ネットワークの抵抗の尺度として測定するステップと、
を含む方法。