【手続補正書】
【提出日】平成23年5月5日(2011.5.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
厚さ５０μｍ以下の単結晶半導体基板の所定の深さに脆化層を形成し、
表面に絶縁層を有する支持基板を作製し、
前記単結晶半導体基板と前記支持基板とを、前記絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
【請求項２】
厚さ５０μｍ以下の単結晶半導体基板の所定の深さに脆化層を形成し、
表面に絶縁層を有する支持基板を作製し、
前記単結晶半導体基板又は前記絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して活性化し、
前記単結晶半導体基板と前記支持基板とを、前記絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体基板と前記支持基板とを前記絶縁層を介して貼り合わせた後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有するＳＯＩ基板の作製方法。
【請求項４】
請求項１又は請求項２において、
前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体層を形成した後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有するＳＯＩ基板の作製方法。
【請求項５】
単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体基板上に絶縁層を形成し、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
前記単結晶半導体基板と支持基板とを、前記絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
【請求項６】
単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体基板上に絶縁層を形成し、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
前記絶縁層又は支持基板の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して活性化し、
前記単結晶半導体基板と前記支持基板とを、前記絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
【請求項７】
請求項５又は請求項６において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体基板と前記支持基板とを前記絶縁層を介して貼り合わせた後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有するＳＯＩ基板の作製方法。
【請求項８】
請求項５又は請求項６において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体層を形成した後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有するＳＯＩ基板の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層であるＳＯＩ基板の作製方法。
【請求項１０】
請求項１乃至請求項８のいずれか一項において、
前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜であるＳＯＩ基板の作製方法。
【請求項１１】
単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体基板上に第１の絶縁層を形成し、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
表面に第２の絶縁層を有する支持基板を作製し、
前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
【請求項１２】
単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体基板上に第１の絶縁層を形成し、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
表面に第２の絶縁層を有する支持基板を作製し、
前記第１の絶縁層又は前記第２の絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して活性化し、
前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
【請求項１３】
請求項１１又は請求項１２において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体基板と前記支持基板とを前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせた後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有するＳＯＩ基板の作製方法。
【請求項１４】
請求項１１又は請求項１２において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体層を形成した後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有するＳＯＩ基板の作製方法。
【請求項１５】
請求項１１乃至請求項１４のいずれか一項において、
前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層であるＳＯＩ基板の作製方法。
【請求項１６】
請求項１１乃至請求項１４のいずれか一項において、
前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜であるＳＯＩ基板の作製方法。
【請求項１７】
請求項１０又は請求項１６において、
前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものであるＳＯＩ基板の作製方法。
【請求項１８】
請求項９、１０、１５、１６のいずれか一項において、
前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一であるＳＯＩ基板の作製方法。
【請求項１９】
請求項２、６、１２のいずれか一項において、
前記プラズマ雰囲気に晒すときに用いるガスは、酸素、窒素、水素、ハロゲンガス、希ガスの単元素系ガス、シラン系を除く化合物ガス、又はこれらの混合ガスであるＳＯＩ基板の作製方法。
【請求項２０】
請求項２、６、１２のいずれか一項において、
前記イオン雰囲気において、イオンエネルギーが２０ｅＶ以上であるＳＯＩ基板の作製方法。
【請求項２１】
請求項１乃至請求項２０のいずれか一項において、
前記脆化層は、水素又は希ガスをイオンドープ法又はイオン注入法を用いて照射することにより形成されるＳＯＩ基板の作製方法。
【請求項２２】
厚さ５０μｍ以下の単結晶半導体基板の所定の深さに脆化層を形成し、
表面に第１の絶縁層を有する支持基板を作製し、
前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記第１の絶縁層を介して薄膜の単結晶半導体層を形成し、
前記単結晶半導体層上に第２の絶縁層を形成し、
前記第２の絶縁層上にゲート電極を形成し、
前記ゲート電極をマスクとして前記単結晶半導体層に不純物を導入し、
前記ゲート電極及び前記単結晶半導体層上に第３の絶縁層を形成し、
前記第３の絶縁層に前記単結晶半導体層に達するコンタクトホールを形成し、
前記コンタクトホールを介して前記第３の絶縁層上に前記単結晶半導体層と電気的に接続する導電層を形成する半導体装置の作製方法。
【請求項２３】
請求項２２において、
前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体基板と前記支持基板とを前記第１の絶縁層を介して貼り合わせた後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有する半導体装置の作製方法。
【請求項２４】
請求項２２において、
前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体層を形成した後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有する半導体装置の作製方法。
【請求項２５】
単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体層上に第１の絶縁層を形成し、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
前記単結晶半導体基板と支持基板とを、前記第１の絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記第１の絶縁層を介して薄膜の単結晶半導体層を形成し、
前記単結晶半導体層上に第２の絶縁層を形成し、
前記第２の絶縁層上にゲート電極を形成し、
前記ゲート電極をマスクとして前記単結晶半導体層に不純物を導入し、
前記ゲート電極及び前記単結晶半導体層上に第３の絶縁層を形成し、
前記第３の絶縁層に前記単結晶半導体層に達するコンタクトホールを形成し、
前記コンタクトホールを介して前記第３の絶縁層上に前記単結晶半導体層と電気的に接続する導電層を形成する半導体装置の作製方法。
【請求項２６】
請求項２５において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体基板と前記支持基板とを前記第１の絶縁層を介して貼り合わせた後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有する半導体装置の作製方法。
【請求項２７】
請求項２５において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体層を形成した後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有する半導体装置の作製方法。
【請求項２８】
請求項２２乃至請求項２７のいずれか一項において、
前記第１の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層である半導体装置の作製方法。
【請求項２９】
請求項２２乃至請求項２７のいずれか一項において、
前記第１の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と、窒素含有絶縁層との積層膜である半導体装置の作製方法。
【請求項３０】
単結晶半導体基板の所定の深さに脆化層を形成し、
前記単結晶半導体層上に第１の絶縁層を形成し、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
表面に第２の絶縁層を有する支持基板を作製し、
前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせ、
前記単結晶半導体基板を前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成し、
前記単結晶半導体層上に第３の絶縁層を形成し、
前記第３の絶縁層上にゲート電極を形成し、
前記ゲート電極をマスクとして前記単結晶半導体層に不純物を導入し、
前記ゲート電極及び前記単結晶半導体層上に第４の絶縁層を形成し、
前記第４の絶縁層に前記単結晶半導体層に達するコンタクトホールを形成し、
前記コンタクトホールを介して前記第４の絶縁層上に前記単結晶半導体層と電気的に接続する導電層を形成する半導体装置の作製方法。
【請求項３１】
請求項３０において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体基板と前記支持基板とを前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせた後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有する半導体装置の作製方法。
【請求項３２】
請求項３０において、
前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、前記単結晶半導体基板に補強基板を貼りあわせる工程を有し、
前記単結晶半導体層を形成した後に、前記補強基板と前記単結晶半導体基板とを分離する工程を有する半導体装置の作製方法。
【請求項３３】
請求項３０乃至請求項３２のいずれか一項において、
前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層である半導体装置の作製方法。
【請求項３４】
請求項３０乃至請求項３２のいずれか一項において、
前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜である半導体装置の作製方法。
【請求項３５】
請求項２９又は請求項３４において、
前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものである半導体装置の作製方法。
【請求項３６】
請求項２８、２９、３３、３４のいずれか一項において、
前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一である半導体装置の作製方法。
【請求項３７】
請求項２２乃至請求項３６のいずれか一項において、
前記脆化層は水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射することにより形成される半導体装置の作製方法。