(57)【要約】【解決手段】周波数でクロック信号を分周し、優れた信号特性を有する差動信号を供給し得る分周器が記述される。１つの典型的な設計では、分周器はシングルエンド分周器及び同期回路を含む。シングルエンド分周器は、周波数でクロック信号を分割し、タイミングスキューを有する相補型信号である第１及び第２信号を供給する。同期回路は、クロック信号に基づき第１、第２信号をリサンプリングし、低減したタイミングスキューを有する差動信号を供給する。１つの典型的な設計では、同期回路は第１及び第２スイッチ、並びに第１及び第２インバータを含む。第１スイッチ及び第１インバータによって第１サンプリング−保持回路又は第１信号をリサンプリングする第１ラッチが形成される。第２スイッチ及び第２インバータによって、第２サンプリング−保持回路又は第２信号をリサンプリングする第２ラッチが形成される。【選択図】図３
2012521669.tif 000002
【特許請求の範囲】
【請求項１】
周波数でクロック信号を分周するよう動作し、且つ第１及び第２シングルエンド信号を供給するシングルエンド周波数分周器と、
前記シングルエンド周波数分周器に結合され、前記クロック信号に基づき前記第１及び第２シングルエンド信号をリサンプリングし、差動出力信号を供給するよう動作する同期回路と
を具備する装置。
【請求項２】
前記シングルエンド周波数分周器は、ループ内で結合される第１、第２、及び第３インバータを具備し、前記第１インバータは前記クロック信号の第１変形（version）によってラッチされ、前記第２インバータは、前記クロック信号の第２変形によってラッチされ、前記第１及び第２シングルエンド信号は前記第１、第２、及び第３インバータのうちの２つから出力される請求項１の装置。
【請求項３】
前記同期回路は、前記シングルエンド周波数分周器に結合され、前記第１及び第２シングルエンド信号のそれぞれを受信するよう動作する第１及び第２スイッチと、
前記第１及び第２スイッチのそれぞれに結合され、前記差動出力信号を供給するよう動作する第１及び第２インバータと、を具備する請求項１の装置。
【請求項４】
前記同期回路は、
前記シングルエンド周波数分周器に結合され、前記第１及び第２シングルエンド信号のそれぞれを受信するよう動作する第１及び第２インバータと、
前記第１及び第２インバータのそれぞれに結合され、前記第１及び第２インバータのそれぞれをイネーブル及びディセーブルするように動作する第１及び第２スイッチと
を具備する請求項１の装置。
【請求項５】
前記同期回路は、
前記シングルエンド周波数分周器に結合され、前記第１及び第２シングルエンド信号のそれぞれを受信するよう動作する第１及び第２スイッチと、
前記第１及び第２スイッチのそれぞれに結合される第１及び第２インバータと、
前記第１及び第２インバータのそれぞれに結合される第３及び第４スイッチと、
前記第３及び第４スイッチのそれぞれに結合され、前記差動出力信号を供給するよう動作する第３及び第４インバータと
を具備する請求項１の装置。
【請求項６】
前記第１及び第２スイッチは、前記クロック信号の第１変形に基づいて制御され、前記第３及び第４スイッチは、前記クロック信号の第２変形に基づいて制御される請求項１の装置。
【請求項７】
前記シングルエンド周波数分周器は更に第３及び第４シングルエンド信号を供給するよう動作し、前記第１及び第２シングルエンド信号は相補型であり、前記第３及び第４シングルエンド信号は相補型であり、
前記同期回路は、
前記シングルエンド周波数分周器に結合され、前記第１、第２、第３、及び第４シングルエンド信号のそれぞれを受信するよう動作する第１、第２、第３及び第４スイッチと、
前記第１、第２、第３、及び第４スイッチのそれぞれに結合される第１、第２、第３及び第４インバータであって、前記第１及び第２インバータは、差動同相（Ｉ）局部発振（ＬＯ）信号を供給し、前記第３及び第４インバータは差動直交（Ｑ）ＬＯ信号を供給する、前記第１、第２、第３及び第４インバータと
を具備する請求項１の装置。
【請求項８】
同期回路は更に、
前記第１、第２、第３、及び第４インバータのそれぞれに結合される第５、第６、第７、及び第８スイッチと、
前記第５、第６、第７、及び第８スイッチに結合される第５、第６、第７、及び第８インバータであって、前記第５及び第６インバータは差動Ｉ ＬＯ信号を供給し、前記第７及び第８インバータは差動Ｑ ＬＯ信号を供給する、前記第５、第６、第７、及び第８インバータと
を具備する請求項７の装置。
【請求項９】
前記第１、第２、第７、及び第８スイッチは、前記クロック信号の第１変形に基づいて制御がなされ、
前記第３、第４、第５、及び第６スイッチは、前記クロック信号の第２変形に基づいて制御がなされる
請求項８の装置。
【請求項１０】
差動局部発振（ＬＯ）信号で入力信号を周波数変換するよう動作し、周波数変換（converted）信号を供給する周波数変換器と、
周波数でクロック信号を分周するよう動作し、第１及び第２シングルエンド信号を供給するシングルエンド周波数分周器と、前記シングルエンド周波数分周器に結合され、且つ前記クロック信号に基づいて前記第１及び第２シングルエンド信号をリサンプリングするよう動作し、前記差動ＬＯ信号を供給する同期回路と、動作可能なように前記周波数変換器に結合されるアンテナとを具備し、周波数変換器に結合されるＬＯ信号生成器と
を具備する無線装置。
【請求項１１】
前記シングルエンド周波数分周器は、更に第３及び第４シングルエンド信号を供給するよう動作し、
前記同期回路は、前記クロック信号に基づいた前記第１、第２、第３、及び第４シングルエンド信号をリサンプリングし、且つ差動同相（Ｉ）ＬＯ信号及び差動直交（Ｑ）ＬＯ信号を供給するよう動作する
請求項１０の無線装置。
【請求項１２】
前記周波数変換器は、前記差動Ｉ ＬＯ信号及び前記差動Ｑ ＬＯ信号で入力無線周波数（ＲＦ）信号を周波数ダウンコンバートし、且つＩ及びＱダウンコンバート信号を供給するよう動作するダウンコンバータを具備する
請求項１１の無線装置。
【請求項１３】
前記周波数変換器は、前記差動Ｉ ＬＯ信号及び前記差動Ｑ ＬＯ信号で入力Ｉ及びＱベースバンド信号を周波数アップコンバートし、アップコンバートされた信号を供給するよう動作するアップコンバータを具備する
請求項１１の無線装置。
【請求項１４】
タイミングスキューを有する第１及び第２シングルエンド信号を得るために周波数でクロック信号を分周することと、
低減されたタイミングスキューを有する差動出力信号を得るため、前記クロック信号に基づいた前記第１及び第２シングルエンド信号をリサンプリングすること
と、を具備する方法。
【請求項１５】
前記クロック信号を前記分周することは、
第３シングルエンド信号を得るために前記クロック信号の第１変形で前記第１シングルエンド信号をラッチすることと、
前記第２シングルエンド信号を得るために前記クロック信号の第２変形で前記第３シングルエンド信号をラッチすることと、
前記第１シングルエンド信号を得るため、前記第２シングルエンド信号を反転すること
と、を具備する請求項１４の方法。
【請求項１６】
前記第１及び第２シングルエンド信号を前記リサンプリングすることは、
第１出力信号を得るために第１サンプリング−保持回路又は第１ラッチで前記第１シングルエンド信号をリサンプリングすることと、
第２出力信号を得るために第２サンプリング−保持回路又は第２ラッチで前記第２シングルエンド信号をリサンプリングすることと
を具備し、前記第１及び第２出力信号によって前記差動出力信号が形成される請求項１４の方法。
【請求項１７】
前記第１及び第２シングルエンド信号を前記リサンプリングすることは、
前記クロック信号の第１変形に基づいた第１リサンプリングステージ動作で前記第１及び第２シングルエンド信号をリサンプリングすることと、
前記差動出力信号を得るため、前記クロック信号の第２変形に基づいた第２リサンプリングステージ動作で前記第１リサンプリングステージの出力をリサンプリングすること
と、を具備する請求項１４の方法。
【請求項１８】
前記クロック信号を前記分周することは、
第１、第２、第３、及び第４シングルエンド信号を得るために周波数で前記クロック信号を分周することを具備し、
前記第１及び第２シングルエンド信号を前記リサンプリングすることは、差動同相（Ｉ）局部発振（ＬＯ）信号及び差動直交（Ｑ）ＬＯ信号を得るために前記第１、第２、第３、及び第４シングルエンド信号をリサンプリングすること
を具備する請求項１４の方法。
【請求項１９】
タイミングスキューを有する第１及び第２シングルエンド信号を得るため周波数でクロック信号を分周する手段と、
低減されたタイミングスキューを有する差動出力信号を得るため前記クロック信号に基づき前記第１及び第２シングルエンド信号をリサンプリングする手段と
を具備する装置。
【請求項２０】
前記クロック信号を分周する前記手段は、
第３シングルエンド信号を得るため前記クロック信号の第１変形で前記第１シングルエンド信号をラッチする手段と、
前記第２シングルエンド信号を得るため前記クロック信号の第２変形で前記第３シングルエンド信号をラッチする手段と、
前記第１シングルエンド信号を得るため前記第２シングルエンド信号を反転する手段と
を具備する請求項１９の装置。
【請求項２１】
前記第１及び第２シングルエンド信号をリサンプリングする前記手段は、
第１出力信号を得るため、第１サンプリング−保持回路又は第１ラッチで前記第１シングルエンド信号をリサンプリングする手段と、
第２出力信号を得るため、第２サンプリング−保持回路又は第２ラッチで前記第２シングルエンド信号をリサンプリングする手段と
を具備し、前記第１及び第２出力信号によって前記差動出力信号が形成される請求項１９の装置。
【請求項２２】
前記第１及び第２シングルエンド信号をリサンプリングする前記手段は、
前記クロック信号の第１変形に基づいて第１リサンプリングステージ動作で前記第１及び第２シングルエンド信号をリサンプリングする手段と、
前記差動出力信号を得るため、前記クロック信号の第２変形に基づいて第２リサンプリングステージ動作で前記第１リサンプリングステージの出力をリサンプリングする手段と
を具備する請求項１９の装置。
【請求項２３】
前記クロック信号を分周する前記手段は、
第１、第２、第３及び第４シングルエンド信号を得るため、周波数で前記クロック信号を分周する手段を具備し、
前記第１及び第２シングルエンド信号をリサンプリングする前記手段は、差動同相（Ｉ）局部発振（ＬＯ）信号及び差動直交（Ｑ）ＬＯ信号を得るため、前記第１、第２、第３、第４シングルエンド信号をリサンプリングする手段を具備する
請求項１９の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的に電子回路に関し、より具体的には周波数分周器に関する。
【背景技術】
【０００２】
周波数分周器は、第１周波数でクロック信号を受信する回路であり、クロック信号を分周し、第１周波数で割った第２周波数を有する分周出力信号を供給する。周波数分周器は、フェーズロックドループ（ＰＬＬ）、周波数シンセサイザ、ダウンコンバータ、アップコンバータなどのような様々な回路ブロック内で広く使用される。これらアプリケーションは、周波数分周器からの差動出力信号をよく必要とする。低電力消費である上に、優れた信号特性を有する差動出力信号を生成し得る周波数分周器が、非常に望まれる。
【発明の概要】
【０００３】
低電力消費である上に、優れた信号特性を有する差動出力信号を供給し得る同期型周波数分周器が本明細書にて記述される。１つの典型的な設計において、同期型周波数分周器は、シングルエンド周波数分周器及び同期回路を含む。シングルエンド周波数分周器は、周波数でクロック信号を分周し、タイミングスキューを有する相補型信号とされ得る第１及び第２シングルエンド信号を供給する。同期回路は、クロック信号に基づき第１及び第２シングルエンド信号をリサンプリングし、低減されたタイミングスキューを有する差動出力信号を供給する。
【０００４】
１つの典型的な設計において、シングルエンド周波数分周器は、ループ内で結合された３つのインバータを含む。２つのインバータは、クロック信号の非反転及び反転変形（転位）（version）に基づいてラッチされ得る。第１及び第２シングルエンド信号は２つのインバータによって提供され得る。１つの典型的な設計では、同期回路は、第１及び第２インバータのそれぞれに結合された第１及び第２スイッチを含む。第１スイッチ及び第１インバータによって、第１シングルエンド信号をリサンプリングする第１サンプリング−保持回路又は第１ラッチが形成される。第２スイッチ及び第２インバータによって、第２シングルエンド信号をリサンプリングする第２サンプリング−保持回路又は第２ラッチが形成される。同期回路の、別の典型的な設計を、以下記述する。
【０００５】
本開示の様々な態様及び特徴を更に以下詳細で説明する。
【図面の簡単な説明】
【０００６】
【図１】図１は、無線通信装置のブロック図を示す。
【図２】図２は、差動出力信号を有する周波数分周器を示す。
【図３】図３は、同期型（synchronized）周波数分周器を示す。
【図４】図４は、ＭＯＳトランジスタを有する同期型周波数分周器の典型的な設計図を示す。
【図５】図５は、図３における同期型周波数分周器についてのタイムチャートを示す。
【図６】図６は、同期型周波数分周器の更なる典型的な設計図を示す。
【図７】図７は、同期型周波数分周器の更なる典型的な設計図を示す。
【図８】図８は、差動同相（Ｉ）及び直交（Ｑ）局部発振（ＬＯ）信号を供給する同期型周波数分周器の別の典型的な設計図を示す。
【図９】図９は、差動周波数分周器出力信号を生成する過程を示す。
【発明を実施するための形態】
【０００７】
本明細書にて使用される“典型的には”という用語は、“一例として、事例、または例示”を意味する。“典型的には”として以下本明細書にて記述されるあらゆる設計は、他の実施形態よりも好ましく、また優れている、のように必ずしも解釈すべきではない。
【０００８】
本明細書にて記述する同期型周波数分周器は、様々な電子装置に使用される。例えば、同期型周波数分周器は無線通信装置、携帯電話、携帯情報端末（ＰＤＡ）、手持ち式機器、無線モデム、ノートパソコン、コードレス電話、Bluetooth（登録商標）機器、放送受信器などに使用され得る。明確にするため、無線通信装置のための同期型周波数分周器の使用が以下記述される。
【０００９】
図１は、同期型周波数分周器が実装された無線通信装置１００の典型的な設計のブロック図である。図１に示す典型的な設計図では、無線装置１００は、トランシーバ１２０とデータ及びプログラムコードを保持するためのメモリ１１２を有するデータプロセッサ１１０とを含む。送信器１２０は双方向通信をサポートする送信器１３０及び受信器１５０を含む。一般的に、無線装置１００は、複数の通信システム及び複数の周波数帯に対して複数の送信器及び複数の受信器を含み得る。
【００１０】
送信器又は受信器は、スーパーへテロダインアーキテクチュア又は直接変換アーキテクチュアに実装され得る。スーパーへテロダインアーキテクチュアでは、信号は、受信器のために、例えば１つのステージでＲＦから中間周波数（ＩＦ）へ、そして別のステージでＩＦからベースバンドへのように、複数のステージにおいて無線周波数（ＲＦ）とベースバンドとの間で周波数変換される。直接変換アーキテクチュアでは、信号は、あるステージでＲＦとベースバンドとの間で周波数変換される。スーパーへテロダイン及び直接変換アーキテクチュアは、異なる回路ブロックを使用し、及び／又は異なる要件を有する。図１に示す典型的な設計では、送信器１３０及び受信器１５０は直接変換アーキテクチュアで実装される。
【００１１】
送信経路では、データプロセッサ１１０が送信されるべきデータを処理し、Ｉアナログ出力信号（Ｉｏｕｔ）及びＱアナログ出力信号（Ｑｏｕｔ）を送信器１３０に供給する。送信器１３０内で、前のデジタル−アナログ変換によって生じる不要な虚像（image）を除去するためローパスフィルタ１３２ａ及び１３２ｂがＩ及びＱアナログ出力信号のそれぞれをフィルタ処理する。増幅器（Amp）１３４ａ及び１３４ｂはローパスフィルタ１３２ａ及び１３２ｂからの信号をそれぞれ増幅し、Ｉ及びＱベースバンド信号を供給する。アップコンバータ１３６は、Ｉ及びＱベースバンド信号、並びにＴＸ ＬＯ信号生成器１７０からのＩ送信（ＴＸ）局部発振（ＬＯ）信号（ＩＴＸ_ＬＯ）及びＱ ＴＸ ＬＯ信号（ＱＴＸ_ＬＯ）を受信する。アップコンバータ１３６内で、ミキサ１３８ａは、Ｉ ＴＸＬＯ信号でＩベースバンド信号をアップコンバートし、ミキサ１３８ｂは、Ｑベースバンド信号をＱ ＴＸＬＯ信号でアップコンバートし、そして加算器１４０はミキサ１３８ａとミキサ１３８ｂとの出力を合計し、アップコンバートされた信号を供給する。フィルタ１４２は、受信周波数帯域内の雑音と同様、周波数アップコンバージョンによって生じた不要な虚像を除去するため、そのアップコンバートされた信号をフィルタ処理する。電力増幅器（ＰＡ）１４４は、所望の出力電力レベルを得るためにフィルタ１４２からの信号を増幅し、送信ＲＦ信号を供給する。送信ＲＦ信号は送受切替器又はスイッチ１４６を通って伝送され、次いでアンテナ１４８を介して送信される。
【００１２】
受信経路では、アンテナ１４８が基地局から送信された信号を受信し、送受切替器又はスイッチ１４６を通って伝送され、低雑音増幅器（ＬＮＡ）１５２に供給される受信（received）ＲＦ信号を供給する。受信（received）ＲＦ信号は、ＬＮＡ１５２によって増幅され、所望のＲＦ入力信号を得るためにフィルタ１５４によってフィルタ処理がなされる。ダウンコンバータ１５６は、ＲＦ入力信号、並びにＲＸ ＬＯ信号生成器１８０からのＩ受信（ＲＸ）ＬＯ信号（ＩＲＸ_ＬＯ）及びＱ ＲＸ ＬＯ信号（ＩＲＸ_ＬＯ）を受信する。ダウンコンバータ１５６内で、ミキサ１５８ａはＩ ＲＸ ＬＯ信号でＲＦ入力信号をダウンコンバートし、Ｉベースバンド信号を供給する。ミキサ１５８ｂはＱ ＲＸ ＬＯ信号でＲＦ入力信号をダウンコンバートし、Ｑベースバンド信号を供給する。Ｉ及びＱベースバンド信号は増幅器１６２ａ及び１６２ｂによって増幅され、更にデータプロセッサ１１０に供給されるＩアナログ入力信号（ＩＩＮ）及びＱアナログ入力信号（ＱＩＮ）を得るためにローパスフィルタ１６４ａ及び１６４ｂによってフィルタ処理がなされる。
【００１３】
ＴＸ ＬＯ信号生成器１７０は、周波数のアップコンバージョンで使用されるＩ及びＱ ＴＸ ＬＯ信号を生成する。ＲＸ ＬＯ信号生成器１８０は、周波数のダウンコンバージョンのために使用されるＩ及びＱ ＲＸ ＬＯ信号を生成する。各々のＬＯ信号は特定の基本周波数を有する周期的な信号である。ＰＬＬ１７２は、データプロセッサ１１０から時間情報を受信し、ＬＯ信号生成器１７０からのＴＸ ＬＯ信号の周波数及び／又は位相を調整するために用いられる制御信号を生成する。同様に、ＰＬＬ１８２はデータプロセッサ１１０から時間情報を受信し、ＬＯ信号生成器１８０からのＲＸ ＬＯ信号の周波数及び／又は位相を調整するために用いられる制御信号を生成する。
【００１４】
図１は、典型的なトランシーバの設計図を示す。一般的に、送信器及び受信器での信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１以上のステージによって実行される。これら回路ブロックは、図１に示される構成とは異なった設計でもよい。更に図１における図示せぬ別の回路ブロックは、送信器及び受信器での信号を調整するためにも使用され得る。図１における、ある回路ブロックも省略され得る。トランシーバ１２０の全部又はその一部は１以上のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣｓ）、混合（mixed）信号ＩＣなどに実装され得る。
【００１５】
ＬＯ信号生成器１７０及び１８０の各々は、クロック信号を受信する周波数分周器を含み、分周出力信号を供給する。クロック信号は、電圧制御オシレータ（ＶＣＯ）又はある別の型のオシレータによって生成され得る。クロック信号はＶＣＯ信号、オシレータ信号などとしても呼ばれる。あらゆるケースにおいて周波数分周器から差動出力信号を得ることは望ましいとされ得る。
【００１６】
図２は、差動出力信号を有する周波数分周器の従来設計の概念図である。周波数分周器２００は、ループ内で結合された３つのインバータ２２０、２３０、及び２４０を含む。インバータ２２０は、インバータ２４０の出力に結合された入力、及びインバータ２３０の入力に結合された出力を有する。インバータ２３０は、インバータ２４０の入力に結合される出力を有する。インバータ２２０、２３０及び２４０の出力はそれぞれノードＡ、Ｂ及びＣとしてラベルを付されている。スイッチ２２２及び２３２は高電源ＶＤＤに結合される一端とインバータ２２０及び２３０のそれぞれ高電源（supply）入力に結合される他端を有する。スイッチ２２４及び２３４は低電源ＶＳＳ（例えば、回路接地）に結合される一端と、インバータ２２０及び２３０のそれぞれの低電源（supply）入力に結合される他端を有する。スイッチ２２２及び２２４は、反転クロック信号ＣＬＫｂによって制御される。スイッチ２３２及び２３４は非反転クロック信号ＣＬＫによって制御される。インバータ２４０は非反転出力信号ＯＵＴを供給する。トランスミッションゲート２４２は、ノードＢに結合される一端及び反転出力信号ＯＵＴｂを供給する他端を有する。
【００１７】
インバータ２２０、並びにスイッチ２２２及び２２４によって第１ステージが形成され、ＣＬＫｂ信号の立ち上がりエッジで（on）、インバータ２４０からの信号をラッチする第１ラッチとして機能する（振る舞う）。インバータ２３０、並びに２３２及び２３４によって第２ステージが形成され、ＣＬＫ信号の立ち上がりエッジで（on）、インバータ２２０からの信号をラッチする第２ラッチとして機能（振る舞う）する。３つのインバータ２２０、２３０、及び２４０はループ内で結合されるので、第１ラッチ（又はノードＡ）での出力での信号は、ＣＬＫｂ信号によってラッチされるとトグルし、第２ラッチ（又はノードＢ）の出力での信号も、ＣＬＫ信号によってラッチされるとトグルする。
【００１８】
インバータ２２０、２３０、及び２４０、並びにスイッチ２２２、２２４、２３２、及び２３４によってＯＵＴ信号を供給するシングルエンド周波数分周器が形成される。シングルエンド周波数分周器は、シングルエンド信号上で動作する周波数分周器である。トランスミッションゲート２４２は、ＯＵＴ信号と相補的なＯＵＴｂ信号を供給する。ＯＵＴ及びＯＵＴｂ信号は、周波数分周器２００の差動出力信号である。トランスミッションゲート２４２はインバータ２４０の遅延に匹敵する遅延を有するように典型的に設計される。しかし、トランスミッションゲート２４２の遅延は、ＩＣプロセス、出力負荷（loading）、電源、及び温度の変動によるインバータ２４０の遅延とは異なり、さらに言えば、周波数依存によるものとなり得る。遅延の違いは、ＯＵＴ及びＯＵＴｂ信号の間でのタイミングスキューに帰着する。タイミングスキューは、周波数分周器２００からのＯＵＴ及びＯＵＴｂ信号を用いる回路ブロックのパフォーマンスに不利な影響を与え得る。タイミングスキューはタイミングエラー、位相エラー、位相スキューなどとしても呼ばれ得る。
【００１９】
差動周波数分周器は、差動出力信号を生成するために用いられ得る。しかし、差動周波数分周器は、より多くの電力を消費し、そのため無線装置のような低電力アプリケーションのためには好ましくないだろう。更に、差動周波数分周器は、より低い最大動作周波数などのＩＣ上に実装するために必要とされるより広いダイ領域のような別の不利点も有し得る。
【００２０】
一態様において、シングルエンド周波数分周器及び同期回路からなる同期周波数分周器は、差動出力信号を生成するために用いられ得る。シングルエンド周波数分周器を用いることは、消費電力を低減させ、実装のためのダイ領域を低減させ、動作速度を向上させ得る。同期回路は、シングルエンド信号を受信し、優れた信号特性を有する差動出力信号を供給し得る。同期周波数分周器は、図１内のＴＸ ＬＯ信号生成器１７０、ＲＸ ＬＯ信号生成器１８０、及び／又は別の回路ブロックのために用いられ得る。
【００２１】
図３は、シングルエンド周波数分周器３１０及び同期回路３５０を含む同期周波数分周器３００の典型的な設計の概念図を示す。シングルエンド周波数分周器３１０は、図２において、インバータ２２０、２３０、及び２４０、並びにスイッチ２２２、２２４、２３２、及び２３４のそれぞれと同様の方法で結合されるインバータ３２０、３３０、及び３４０、並びにスイッチ３２２、３２４、３３２、及び３３４を含む。インバータ３４０は第１シングルエンド信号Ｓ１を供給し、インバータ３３０は第２シングルエンド信号Ｓ２を供給する。
【００２２】
同期回路３５０は、スイッチ３６０及び３６２、並びにインバータ３７０及び３７２を含む。スイッチ３６０は、インバータ３４０の出力に結合される一端、及びインバータ３７０の入力に結合される他端を有する。スイッチ３６２はインバータ３３０の出力に結合される一端、及びインバータ３７２の入力に結合される他端を有する。インバータ３７０は、ＯＵＴ信号を供給し、インバータ３７２はＯＵＴｂ信号を供給する。
【００２３】
スイッチ３６０及びインバータ３７０によって第１サンプル−保持回路が形成される。スイッチ３６２及びインバータ３７２によって第２サンプル−保持回路が形成される。スイッチ３６０及び３６２はインバータ３４０及び３３０のそれぞれから相補型のシングルエンド信号を受信する。スイッチ３６０及び３６２は同じＣＬＫｂ信号によって有効とされ、同時にインバータ３７０及び３７２にそれら相補型のシングルエンド信号を供給する。インバータ３７０及び３７２は、互いに相補型であり、且つＣＬＫｂ信号によって設定（決定）される同じタイミングを有するＯＵＴ及びＯＵＴｂ信号を供給する。
【００２４】
図４は、相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを用いた図３での同期型周波数分周器３００を実装する同期型周波数分周器４００の典型的な設計の概念図を示す。“トランジスタ（transistor）”及び“装置（device）”という用語は、例えば、ＭＯＳトランジスタがしばしＭＯＳ装置として呼ばれるように、大抵交換可能に用いられる。
【００２５】
同期型周波数分周器４００は、シングルエンド周波数分周器４１０及び同期回路４５０を含む。シングルエンド周波数分周器４１０は、図３におけるインバータ３２０、３３０、及び３４０のそれぞれと同様の方法で結合されるインバータ４２０、４３０、及び４４０を含む。インバータ４２０は、Ｐ−チャネルＭＯＳ（ＰＭＯＳ）トランジスタ４２６及びＮ−チャネルＭＯＳ（ＮＭＯＳ）トランジスタ４２８を含む。インバータ４３０はＰＭＯＳトランジスタ４３６及びＮＭＯＳトランジスタ４３８を含む。インバータ４４０はＰＭＯＳトランジスタ４４６及びＮＭＯＳトランジスタ４４８を含む。各々のインバータについて、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは互いに結合され、且つインバータ入力に結合されたそれらのゲートを有し、互いに結合され、且つインバータ出力に結合されたそれらのドレインを有する。ＰＭＯＳトランジスタ４２２及び４３２はスイッチ３２２及び３３２のそれぞれを実装する。ＰＭＯＳトランジスタ４２２及び４３２はＶＤＤ電源に結合されたそれたソース、ＰＭＯＳトランジスタ４２６及び４３６のそれぞれソースに結合されたそれらドレイン、及びＣＬＫｂ及びＣＬＫ信号のそれぞれを受信するそれらゲートを有する。ＮＭＯＳトランジスタ４２４及び４３４はスイッチ３２４及び３３４のそれぞれを実装する。ＮＭＯＳトランジスタ４２４及び４３４はＶＤＤ電源に結合されるそれらソースと、ＮＭＯＳトランジスタ４２８及び４３８のそれぞれのソースに結合されるそれらドレインと、ＣＬＫ及びＣＬＫｂ信号のそれぞれを受信するそれらゲートを有する。
【００２６】
同期回路４５０は、図３において、スイッチ３６０及び３６２、並びにインバータ３７０及び３７２のそれぞれと同様の方法で結合されるスイッチ４６０及び４６２、インバータ４７０及び４７２を含む。スイッチ４６０は、並列で結合されたＰＭＯＳトランジスタ４６４及びＮＭＯＳトランジスタ４６６を含む。スイッチ４６２は、並列で結合されたＰＭＯＳトランジスタ４８４及びＮＭＯＳトランジスタ４８６を含む。各々のスイッチについては、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは互いに結合されたドレインと、互いに結合されたソースと、ＣＬＫ及びＣＬＫｂ信号をそれぞれ受信するそれらゲートを有する。インバータ４７０はＰＭＯＳトランジスタ４７４及びＮＭＯＳトランジスタ４７６を含む。インバータ４７２はＰＭＯＳトランジスタ４９４及びＮＭＯＳトランジスタ４９６を含む。
【００２７】
図４は、ＭＯＳトランジスタを実装した同期型周波数分周器の典型的な設計図を示す。同期型周波数分周器は別のタイプのトランジスタ及び／又は別の回路構成要素をも実装し得る。
【００２８】
図５は、図３における同期型周波数分周器についてのタイミングチャートを示す。図５のトップに示すＣＬＫ及びＣＬＫｂ信号は、互いに相補的である。ノードＡでの信号は、インバータ３２０によって供給され、ＣＬＫｂ信号の立ち上がりエッジからＴｄ１だけ遅延する。ノードＢでの信号は、インバータ３３０によって供給され、ＣＬＫ信号の立ち上がりエッジからＴｄ２だけ遅延する。ノードＣでの信号は、インバータ３４０によって供給され、反転され、ノードＢでの信号からＴｄ３だけ遅延される。ＯＵＴ及びＯＵＴｂ信号は、インバータ３７０及び３７２によって供給され、ＣＬＫｂ信号の立ち上がりエッジからＴｄ４だけ遅延される。
【００２９】
図５に示すように、ノードＢ及びＣでの信号は、反転論理レベル、並びに図３でのノードＢ及びＣ間に位置するインバータ３４０の遅延によって生じるタイミングスキューを有する。ノードＢ及びＣでの信号は、ＯＵＴｂ及びＯＵＴ信号を生成するためのＣＬＫｂ信号の立ち上がりエッジでリサンプリングされる。そのリサンプリングは、インバータ３４０によって生じた遅延を除去し、ＯＵＴｂ及びＯＵＴ信号は、時間的にアラインされる（time aligned）。
【００３０】
ノードＢ及びＣでの信号のリサンプリングは、これら信号が安定した際に生じるべきである。ノードＢ及びＣでの信号が不安定な時に、リサンプリングが生じると、位相エラーが増加し得る。リサンプリングの最大スピードは、ノードＡ及びＢ間に位置されるインバータ３３０によるＴｄ２遅延、並びにノードＢ及びＣ間に位置されるインバータ３４０によるＴｄ３遅延によって制限され得る。最大スピードＦｍａｘは、
【数１】
2012521669.tif 000003
【００３１】
として与えられる。
【００３２】
図６は、シングルエンド周波数分周器３１０及び同期回路３５２を含む同期型周波数分周器３０２の典型的な設計図の概念図を示す。同期回路３５２はインバータ３７０及び３７２、並びにスイッチ３６４、３６６、３７４、及び３７６を含む。インバータ３７０及び３７２はノードＢ及びＣのそれぞれに結合されたそれら入力、ＯＵＴ及びＯＵＴｂ信号のそれぞれを供給するそれら出力を有する。スイッチ３６４及び３７４はＶＤＤ電源に結合される一端、及びインバータ３７０及び３７２のそれぞれ高電源入力に結合される他端を有する。スイッチ３６６及び３７６はＶＳＳ電源に結合される一端と、インバータ３７０及び３７２のそれぞれ低電源（supply）入力に結合される他端とを有する。スイッチ３６４、３６６、３７４、及び３７６はＣＬＫｂ信号によって制御される。インバータ３７０、並びにスイッチ３６４及び３６６によってＣＬＫｂの立ち上がりエッジでの（on）ノードＣでの信号をラッチするラッチが形成され、ＯＵＴ信号を供給する。インバータ３７２、並びにスイッチ３７４及び３７６によってＣＬＫｂの立ち上がりエッジでの（on）ノードＢでの信号をラッチする別のラッチが形成され、ＯＵＴｂ信号を供給する。
【００３３】
図７は、シングルエンド周波数分周器３１０及び同期回路３５４を含んだ同期型周波数分周器３０４の典型的な設計の概念図を示す。同期回路３５４は、図３について（for）上述したと同様の方法で結合されるスイッチ３６０及び３６２、並びにインバータ３７０及び３７２を含む。同期回路３５４は更にスイッチ３８０及び３８２、並びにインバータ３９０及び３９２を含む。スイッチ３８０はインバータ３７０の出力に結合される一端、及びインバータ３９０の入力に結合される他端を有する。スイッチ３８２はインバータ３７２の出力に結合される一端、及びインバータ３９２の入力に結合される他端を有する。インバータ３９０はＯＵＴ信号を供給し、インバータ３９２はＯＵＴｂ信号を供給する。スイッチ３８０及びインバータ３９０によってＣＬＫ信号に基づき動作するサンプリング−保持回路が形成される。スイッチ３８２及びインバータ３９２によってＣＬＫ信号に基づき動作する別のサンプリング−保持回路が形成される。
【００３４】
同期回路３５４は、２つのリサンプリングステージを使用する。第１リサンプリングステージは、スイッチ３６０及び３６２、並びにインバータ３７０及び３７２を備え、ＣＬＫｂ信号に基づいて動作する。第２リサンプリングステージはスイッチ３８０及び３８２、並びにインバータ３９０及び３９２を備え、ＣＬＫ信号に基づき動作する。ＣＬＫ及びＣＬＫｂ信号の異なる立ち上がり時間だけでなくノードＢ及びＣでの信号の非理想的な波形は、性能を低下させ、位相エラーを増加させる。受信器に関して（for）、増加した位相エラーは、ダウンコンバートされたベースバンド信号において位相及び利得誤りを結果として招き得る。図７に示す２つのステージリサンプリングは、例えば、ダウンコンバージョンのためより良い残留（残差）側波帯（ＲＳＢ：residual sideband）を提供するように、位相エラーの悪化を低減し、性能を向上させ得る。
【００３５】
図３、４、６及び７は同期型周波数分周器のある典型的な設計を示す。同期型周波数分周器は、図３、４、６、及び７に示すそれらとは異なるシングルエンド周波数分周及び／又は同期回路を使用し得る別の設計をも実装し得る。
【００３６】
図１に戻って参照する。アップコンバータ１３６は差動Ｉ ＴＸ ＬＯ信号、及び差動Ｑ ＴＸ ＬＯ信号に基づいて直交アップコンバージョンを実行し得る。ダウンコンバータ１５６は差動Ｉ ＲＸ ＬＯ信号、及び差動Ｑ ＲＸ ＬＯ信号に基づき直交ダウンコンバージョンを実行し得る。典型的な設計において上述した同期回路は、直交アップコンバージョン又はダウンコンバージョンのための差動Ｉ、及びＱ ＬＯ信号を生成するために用いられ得る。
【００３７】
図８は、差動Ｉ及びＱ信号を提供し得る同期型周波数分周器３０６の典型的な設計の概念図を示す。同期型周波数分周器３０６は、シングルエンド周波数分周器３１６及びＩ／Ｑ同期回路３５６を含む。
【００３８】
シングルエンド周波数分周器３１６は、図３について上述したような同様の方法で結合されるインバータ３２０、３３０、及び３４０、並びにスイッチ３２２、３２４、３３２、及び３３４を含む。シングルエンド周波数分周器３１６は、入力がノードＡに結合され、出力がノードＤに結合されるインバータ３４２を更に含む。インバータ３３０及び３４０によって相補型シングルエンド信号Ｓ１、Ｓ２の第１ペアが提供される。図５に示すように、１／２クロックサイクルだけ相補型シングルエンド信号の第１ペアからオフセットがあるインバータ３２０及び３４２によって相補型シングルエンド信号Ｓ３、Ｓ４の第２ペアが提供される。
【００３９】
同期回路３５６は、差動Ｉ ＬＯ信号のためスイッチ３６０ａ、３６２ａ、３８０ａ、及び３８２ａ、並びにインバータ３７０ａ、３７２ａ、３９０ａ、及び３９２ａの第１の組を含む。同期回路３５６は、更に差動Ｑ ＬＯ信号のためスイッチ３６０ｂ、３６２ｂ、３８０ｂ、及び３８２ｂ、並びにインバータ３７０ｂ、３７２ｂ、３９０ｂ、及び３９２ｂの第２の組を含む。スイッチ及びインバータの各々の組は図７でのスイッチ３６０、３６２、３８０、及び３８２、並びにインバータ３７０、３７２、３９０、３９２について上述したのと同様の方法で結合される。スイッチ３６０ａ及び３６２ａはノードＣ及びＢのそれぞれに結合される。スイッチ３６０ｂ及び３６２ｂはノードＤ及びＡのそれぞれに結合される。インバータ３９０ａは非反転Ｉ ＬＯ信号Ｉを供給し、インバータ３９２ａは反転Ｉ ＬＯ信号Ｉｂを供給し、インバータ３９０ｂは、非反転Ｑ ＬＯ信号を供給し、そしてインバータ３９２ｂは反転Ｑ ＬＯ信号Ｑｂを供給する。
【００４０】
図８に示すように、スイッチ３６０ａ、３６２ａ、３８０ｂ、及び３８２ｂはＣＬＫｂ信号によって制御され、スイッチ３６０ｂ、３６２ｂ、３８０ａ、及び３８２ａはＣＬＫ信号によって制御される。ノードＢでの信号は、スイッチ３３２及び３３４に加えられる（apply）ＣＬＫ信号に基づいて生成され、ＣＬＫｂ信号に基づいたスイッチ３６０ａ及び３６２ａによってリサンプリング（resampled）される相補型シングルエンド信号を生成するために用いられる。同様にノードＡでの信号はスイッチ３２２及び３２４に加えられるＣＬＫｂ信号に基づいて生成され、ＣＬＫ信号に基づいたスイッチ３６０ｂ及び３６２ｂによってリサンプリング（resampled）される相補型シングルエンド信号を生成するために用いられる。ノードＡ及びＢでの信号は、１／２クロックサイクルだけオフセットがある。それ故、反転クロックがノードＡ及びＢでの信号をリサンプリングするために使用される。
【００４１】
図８に示す典型的な設計では、同期回路３５６は、２つのリサンプリングステージを使用している。第１リサンプリングステージはスイッチ３６０ａ、３６２ａ、３６０ｂ、及び３６２ｂ、並びにインバータ３７０ａ、３７２ａ、３７０ｂ、及び３７２ｂから構成される。第２リサンプリングステージはスイッチ３８０ａ、３８２ａ、３８０ｂ、及び３８２ｂ、並びにインバータ３９０ａ、３９２ａ、３９０ｂ、及び３９２ｂから構成される。図８に示す２つのステージを用いた（with）２重リサンプリングは、性能を向上させ得る。別の典型的な設計では、同期回路はスイッチ３６０ａ、３６２ａ、３６０ｂ、及び３６２ｂ、並びにインバータ３７０ａ、３７２ａ、３７０ｂ、及び３７２ｂから構成される単一のリサンプリングステージを含み得る。
【００４２】
一般的には、装置は、シングルエンド周波数分周器及び同期回路を含み得る。シングルエンド周波数分周器は周波数でクロック信号を分周し、第１及び第２シングルエンド信号（例えば、図３におけるＳ１及びＳ２信号）を供給し得る。同期回路は、クロック信号に基づいた第１及び第２シングルエンド信号をリサンプリングし、差動出力信号（例えば、図３におけるＯＵＴ及びＯＵＴｂ信号）を供給し得る。
【００４３】
１つの典型的な設計では、シングルエンド周波数分周器は、ループ内で結合される第１、第２、及び第３インバータ（例えば、図３におけるインバータ３２０、３３０、及び３４０）を含み得る。第１インバータは、クロック信号（例えば、ＣＬＫｂ信号）の第１変形によってラッチされ得る。第２インバータは、クロック信号（例えば、ＣＬＫ信号）の第２変形によってラッチされ得る。第１及び第２シングルエンド信号は、２つのインバータ（例えば、図３に示すようなインバータ３３０及び３４０、又はある別の２つのインバータ）から出力され得る。
【００４４】
１つの典型的な設計では、同期回路は第１及び第２スイッチ（例えば、図３におけるスイッチ３６０及び３６２）、並びに第１インバータ及び第２インバータ（例えば、インバータ３７０及び３７２）を含み得る。第１及び第２スイッチは、第１及び第２シングルエンド信号のそれぞれを受信する。第１及び第２インバータは第１及び第２スイッチのそれぞれに結合され、例えば図３に示すような差動出力信号を供給し得る。別の典型的な設計では、同期回路は更に第３及び第４スイッチ（例えば、図７におけるスイッチ３８０及び３８２）、並びに第３及び第４インバータ（例えば、図７におけるインバータ３９０及び３９２）を含み得る。第３及び第４スイッチは、第１及び第２インバータのそれぞれに結合され得る。第３及び第４インバータは第３及び第４スイッチのそれぞれに結合され、例えば図７に示すような差動出力信号を供給し得る。
【００４５】
更に別の典型的な設計では、同期回路は、第１及び第２インバータ（例えば、図６におけるインバータ３７０及び３７２）、並びに第１及び第２スイッチ（例えば、スイッチ３６４及び３７４、又はスイッチ３６６及び３７６）を含み得る。第１及び第２インバータは、第１及び第２シングルエンド信号をそれぞれ受信し得る。第１及び第２スイッチは第１及び第２インバータのそれぞれをイネーブル及びディセーブルにし得る。
【００４６】
シングルエンド周波数分周器は、更に第３及び第４シングルエンド信号（例えば、図８におけるＳ３及びＳ４信号）を供給し得る。第１及び第２シングルエンド信号は相補型であり、第３及び第４シングルエンド信号も相補型とされ得る。１つの典型的な設計において、同期回路は、第１、第２、第３、及び第４インバータ（例えば、インバータ３７０ａ、３７２ａ、３７０ｂ、及び３７２ｂ）に結合される第１、第２、第３、及び第４スイッチ（例えば、図８におけるスイッチ３６０ａ、３６２ａ、３６０ｂ、３６２ｂ）から構成される第１リサンプリングステージを含み得る。第１、第２、第３、及び第４スイッチは、第１、第２、第３、及び第４シングルエンド信号のそれぞれを受信し得る。第１及び第２インバータは、差動Ｉ ＬＯ信号を供給し、第３及び第４インバータは、差動Ｑ ＬＯ信号を供給し得る。別の典型的な設計では、同期回路は更に、第５、第６、第７、及び第８インバータ（例えば、インバータ３９０ａ、３９２ａ、３９０ｂ、及び３９２ｂ）に結合される第５、第６、第７、及び第８スイッチ（例えば、スイッチ３８０ａ、３８２ａ、３８０ｂ、及び３８２ｂ）から構成される第２リサンプリングステージを含み得る。第５、第６、第７、及び第８スイッチは、第１、第２、第３、及び第４インバータのそれぞれに結合され得る。第５及び第６インバータは差動Ｉ ＬＯ信号を供給し、第７及び第８インバータは差動Ｑ ＬＯ信号を供給し得る。スイッチは図８に示すように制御がなされる。
【００４７】
装置は、集積回路、回路基板、無線装置などになり得る。シングルエンド周波数分周器及び同期回路は（例えば、図４に示すように）ＭＯＳトランジスタ及び／又は別の型のトランジスタを実装し得る。
【００４８】
図９は、差動周波数分周器出力信号を生成するための工程９００の典型的な設計を示す。クロック信号は、タイミングスキューを有する第１及び第２シングルエンド信号を得るためのシングルエンド周波数分周器によって周波数で分周される（ブロック９１２）。第１及び第２シングルエンド信号は、低減されたタイミングスキューを有する差動出力信号を得るためクロック信号に基づいた同期回路でリサンプリングされ得る（ブロック９１４）。
【００４９】
ブロック９１２の１つの典型的な設計において、第１シングルエンド信号（例えば、図３におけるＳ１信号）は、第３シングルエンド信号（例えば、図３におけるノードＡでの信号）を得るためクロック信号の第１変形（例えば、ＣＬＫｂ信号）でラッチされ得る。第３シングルエンド信号は、第２シングルエンド信号（例えば、図３におけるＳ２）を得るためクロック信号の第２変形（例えば、ＣＬＫ信号）でラッチされ得る。第２シングルエンド信号は、第１シングルエンド信号を得るために反転され得る。
【００５０】
ブロック９１４での典型的な設計において、第１シングルエンド信号は、第１出力信号を得るため（例えば、図３におけるスイッチ３６０及びインバータ３７０で形成される）第１サンプリング−保持回路、又は（例えば、インバータ３７０及びスイッチ３６４で形成される）第１ラッチでリサンプリングされ得る。第２シングルエンド信号は、第２出力信号を得るため、（例えば、図３におけるスイッチ３６２及びインバータ３７２で形成される）第２サンプリング−保持回路、又は（例えば、図６におけるインバータ３７２、並びにスイッチ３７４及び３７６で形成される）第２ラッチでリサンプリングされ得る。第１及び第２出力信号によって差動出力信号が形成され得る。ブロック９１４での別の典型的な設計では、第１及び第２シングルエンド信号はクロック信号の第１変形に基づいた第１リサンプリングステージ動作（operating）でリサンプリングされ得る。第１リサンプリングステージの出力は、図７に示すように差動出力信号を得るためクロック信号の第２変形に基づいた第２リサンプリングステージ動作（operation）でリサンプリングされ得る。
【００５１】
別の典型的な設計では、クロック信号が第１、第２、第３、及び第４シングルエンド信号（例えば、図８におけるＳ１、Ｓ２、Ｓ３、及びＳ４信号）を得るために周波数で分周され得る。第１、第２、第３、及び第４シングルエンド信号は差動Ｉ ＬＯ信号及び差動Ｑ ＬＯ信号を得るためにリサンプリングされ得る。
【００５２】
本明細書にて記述された同期型周波数分周器は、ある種特定の（certain）利点を提供し得る。同期型周波数分周器は、シングルエンド信号に基づいて差動出力信号を生成し得る。差動出力信号は、クロック信号でリサンプリングされることで得られ、そのためタイムアラインされる。更に差動出力信号は、クロック信号で（with）リサンプリングされるため、（例え、シングルエンド信号が５０％のデューティサイクルを有していない場合であっても）５０％のデューティサイクルを有し得る。差動出力信号の時間アライメント（time alignment）及び５０％デューティサイクルは、ＩＣプロセスコーナ（IC process corners）、出力負荷、電源電圧、及び温度から独立され得る。同期型周波数分周器は、インバータ３４０の遅延によって生じるタイミングスキューを除去し得る。同期型周波数分周器は、クロック信号の唯一１つのエッジがリサンプリングのために使用されているため、デューティサイクル又はクロック信号における位相エラーによって生じる位相エラーをも除去し得る。
【００５３】
本明細書にて記述された同期型周波数分周器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合（mixed）信号ＩＣ、特定用途向け集積回路（ＡＳＩＣ）、プリント回路基板（ＰＣＢ）、電子装置、無線装置、などに実装され得る。同期型周波数分周器は、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（BiCMOS）、シリコンゲルマニウム（SiGe）、ガリウム砒素（GaAs）、などの様な様々なＩＣプロセス技術で製造もされ得る。
【００５４】
本明細書にて記述された同期型周波数分周器を実装する装置は、スタンドアロン装置又は大型装置の一部であっても良い。装置は、（ｉ）スタンドアロンＩＣ、（ｉｉ）データ及び／又は指示を保持するためのメモリＩＣを含み得る１つ以上のＩＣの組、（ｉｉｉ）ＲＦ受信（ＲＦＲ）又はＲＦ送受信器（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）モバイルステーションモデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の装置に組み込まれ得るモジュール、（ｖｉ）受信器、携帯電話、無線装置、ハンドセット、又はモバイルユニット、（ｖｉｉ）などとなり得る。
【００５５】
１以上の典型的な設計において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれら組み合わせによって実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含み得る。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは光ディスク媒体、磁気ディスク媒体または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを扱いまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。
【００５６】
開示された実施形態の上記説明は、当業者に本発明の製造及び使用を容易にするために与えられる。これら実施形態の種々の変形が、当業者には容易に明白であろう。そして本明細書で定義された包括的な原理は、この発明の範囲及び精神から逸脱することなく、その他の実施形態に適用され得る。よって、本発明は、本明細書に示された実施形態に限定することを意図したものではないが、本明細書で開示された新規な特徴と原理に一致する最も広い範囲に許容される。
【００５７】
特許請求の範囲は、以下の通りである。
【図１】
2012521669.tif 000004
【図２】
2012521669.tif 000005
【図３】
2012521669.tif 000006
【図４】
2012521669.tif 000007
【図５】
2012521669.tif 000008
【図６】
2012521669.tif 000009
【図７】
2012521669.tif 000010
【図８】
2012521669.tif 000011
【図９】
2012521669.tif 000012
【国際調査報告】
2012521669.tif 000013
2012521669.tif 000014
2012521669.tif 000015