(57)【要約】  メモリ・デバイスの自由層のスピン・ポンピング誘起減衰を低減するシステムおよび方法が開示される。メモリ・デバイスは、ビット線アクセス電極に接している非強磁性物質（ＡＦＭ）ピンニング層を含む。メモリ・デバイスは更に、ＡＦＭピンニング層に接しているピン層と、ピン層に接しているトンネル・バリア層と、トンネル・バリア層に接している自由層とを含む。メモリ・デバイスは、自由層と接し、かつアクセス・トランジスタ電極と接しているスピン・トルク強化層を含む。スピン・トルク強化層は、自由層のスピン・ポンピング誘起減衰を実質的に低減するように構成されている。
2012503882.tif 000002
【特許請求の範囲】
【請求項１】
ビット線アクセス電極と、
前記ビット線アクセス電極と接している非強磁性物質（ＡＦＭ）ピンニング層（pinning layer）と、
前記ＡＦＭピンニング層と接しているピン層（pinned layer）と、
前記ピン層と接しているトンネル・バリア層と、
前記トンネル・バリア層と接している自由層と
前記自由層と接し、かつアクセス・トランジスタ電極と接しているスピン・トルク強化層と
を備え、前記スピン・トルク強化層は、前記自由層のスピン・ポンピング誘起減衰を実質的に低減するように構成されているメモリ・デバイス。
【請求項２】
前記スピン・トルク強化層は、酸化マグネシウム（ＭｇＯ）を備える請求項１に記載のメモリ・デバイス。
【請求項３】
前記スピン・トルク強化層は、０．２ナノメータ（ｎｍ）から１０ｎｍの厚みを有する請求項１に記載のメモリ・デバイス。
【請求項４】
前記ピン層は、基板から第１の距離にあり、前記自由層は、前記基板から第２の距離にあり、前記第１の距離は、前記第２の距離よりも大きい請求項１に記載のメモリ・デバイス。
【請求項５】
前記ビット線アクセス電極と前記アクセス・トランジスタ電極との間に印加される読取電流に応じて、データ値が読み取られる請求項１に記載のメモリ・デバイス。
【請求項６】
前記自由層と前記ピン層との磁気モーメントの方向に対応する抵抗を検出するために、前記ビット線アクセス電極と、前記ＡＦＭピンニング層とに前記読取電流が流れる請求項５に記載のメモリ・デバイス。
【請求項７】
前記アクセス・トランジスタ電極に接しているアクセス・トランジスタを更に備える請求項１に記載のメモリ・デバイス。
【請求項８】
アクセス・トランジスタによって、前記アクセス・トランジスタ電極と結合されたワード線を更に備える請求項７に記載のメモリ・デバイス。
【請求項９】
前記メモリ・デバイスは、スピン・トルク・トンネル磁気トンネル接合（ＳＴＴ−ＭＴＪ）デバイスの素子である請求項１に記載のメモリ・デバイス。
【請求項１０】
前記ピン層は、実質的にコバルト（Ｃｏ）と、鉄（Ｆｅ）と、ホウ素（Ｂ）とで構成される化合物からなる第１のピン層を備える請求項１に記載のメモリ・デバイス。
【請求項１１】
前記ピン層は更に、実質的にルテニウム（Ｒｕ）で構成される化合物からなる第２のピン層を備え、前記第２のピン層は、前記第１のピン層に接している請求項１０に記載のメモリ・デバイス。
【請求項１２】
前記ピン層は、実質的にコバルト（Ｃｏ）と、鉄（Ｆｅ）とで構成される化合物からなる第３のピン層を備え、前記第３のピン層は、前記第２のピン層と接している請求項１１に記載のメモリ・デバイス。
【請求項１３】
前記トンネル・バリア層は、酸化マグネシウム（ＭｇＯ）を備える請求項１に記載のメモリ・デバイス。
【請求項１４】
前記スピン・トルク強化層は、アルミニム（Ａｌ）の酸化物と、ホウ素（Ｂ）の酸化物と、銅（Ｃｕ）の酸化物と、コバルト（Ｃｏ）の酸化物と、クロム（Ｃｒ）の酸化物と、鉄（Ｆｅ）の酸化物と、ゲルマニウム（Ｇｅ）の酸化物と、モリブデン（Ｍｏ）の酸化物と、マグネシウム（Ｍｇ）の酸化物と、ニオブ（Ｎｂ）の酸化物と、ニッケル（Ｎｉ）の酸化物と、シリコン（Ｓｉ）の酸化物と、タンタル（Ｔａ）の酸化物と、チタン（Ｔｉ）の酸化物と、バナジウム（Ｖ）の酸化物と、タングステン（Ｗ）の酸化物とのうちの少なくとも１つを備える請求項１に記載のメモリ・デバイス。
【請求項１５】
前記スピン・トルク強化層は、アルミニウム（Ａｌ）の窒化物と、ホウ素（Ｂ）の窒化物と、シリコン（Ｓｉ）の窒化物と、ゲルマニウム（Ｇｅ）の窒化物と、チタン（Ｔｉ）の窒化物と、プラチナ（Ｐｔ）の窒化物とのうちの少なくとも１つを備える請求項１に記載のメモリ・デバイス。
【請求項１６】
前記スピン・トルク強化層は、銀（Ａｇ）の酸化物と、アルミニウム（Ａｌ）の酸化物と、ヒ素（Ａｓ）の酸化物と、金（Ａｕ）の酸化物と、炭素（Ｃ）の酸化物と、カドミウム（Ｃｄ）の酸化物と、銅（Ｃｕ）の酸化物と、ガリウム（Ｇａ）の酸化物と、ゲルマニウム（Ｇｅ）の酸化物と、水銀（Ｈｇ）の酸化物と、インジウム（Ｉｎ）の酸化物と、イリジウム（Ｉｒ）の酸化物と、オスミウム（Ｏｓ）の酸化物と、パラジウム（Ｐｄ）の酸化物と、プラチナ（Ｐｔ）の酸化物と、アンチモン（Ｓｂ）の酸化物と、シリコン（Ｓｉ）の酸化物と、テルル（Ｔｅ）の酸化物とのうちの少なくとも１つを備える請求項１に記載のメモリ・デバイス。
【請求項１７】
メモリ・デバイスを形成する方法であって、
第１の電気接点の上にスピン・トルク強化層を堆積することと、
前記スピン・トルク強化層の上に自由層を堆積することと、
前記自由層の上にスペーサ層を堆積することと、
前記スペーサ層の上にピン層を堆積することと、
前記ピン層の上に非強磁性物質（ＡＦＭ）ピンニング層を堆積することと、       
ＡＦＭピンニング層の上に第２の電気接点を堆積することとを備え、
前記スピン・トルク強化層は、絶縁層か、トンネル・バリア層か、半導体層のうちの１つであり、前記自由層の減衰定数を実質的に下げるように構成されている方法。
【請求項１８】
前記スピン・トルク強化層は、半金属物質を備える請求項１７に記載の方法。
【請求項１９】
前記半金属物質は、二重プロブスカイト（ＳＲ２ＦｅＭｏＯ６）と、プロブスカイト酸化合金（Ｌａ０．７Ｓｒ０．３）ＭｎＯ３と、半ホイスラー合金（ＮｉＭｎＳｂ）と、マグネタイト（Ｆｅ３Ｏ４）と、二酸化クロム（ＣｒＯ２）とのうちの少なくとも１つを備える請求項１８に記載の方法。
【請求項２０】
前記自由層は、合成強磁性物質を備える請求項１７に記載の方法。
【請求項２１】
前記スピン・トルク強化層は、酸化マグネシウム（ＭｇＯ）を備える請求項１７に記載の方法。
【請求項２２】
電気接点に接している非強磁性物質（ＡＦＭ）ピンニング層と、
前記ＡＦＭピンニング層と接しているピン層と、
前記ピン層と接しているトンネル・バリア層と、
前記トンネル・バリア層と接している自由層と、
前記自由層と接しているスピン・トルク強化層と
を備え、前記スピン・トルク強化層は酸化マグネシウム（ＭｇＯ）を含み、スピン・ポンピング効果を低減することによって、書込しきい値を下げるように構成されている磁気トンネル接合（ＭＴＪ）構造。
【請求項２３】
前記自由層は、前記ピン層より基板の近くにある請求項２２に記載のＭＴＪ構造。
【請求項２４】
メモリ・デバイスの第１の電気接点と、前記電気接点と接している非強磁性物質（ＡＦＭ）ピンニング層とに読取電流を流すことと、
前記ＡＭＦピンニング層に接しているピン層の磁気モーメントに対する自由層の磁気モーメントの相対方向に対応する抵抗を検出することとを備え、
前記ピン層はトンネル・バリア層と接し、前記トンネル・バリア層は前記自由層と接し、前記自由層はスピン・トルク強化層と接し、前記スピン・トルク強化層は前記メモリ・デバイスの第２の電気接点と接し、前記第２の電気接点はアクセス・トランジスタと結合されている方法。
【請求項２５】
前記スピン・トルク強化層は、酸化マグネシウム（ＭｇＯ）を備え、前記スピン・トルク強化層は、前記自由層のスピン・ポンピング誘起減衰を実質的に低減するように構成されている請求項２４に記載のメモリ・デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、メモリ・デバイスの自由層のスピン・ポンピング誘起減衰を低減することに関する。
【背景技術】
【０００２】
磁気ランダム・アクセス・メモリ（ＭＲＡＭ）を生成するために磁気トンネル接合（ＭＴＪ）素子が使用されうる。ＭＴＪは、一般的に、ピン層（pinned layer)と、磁気トンネル・バリア層と、自由層とを含む。ここで、自由層における磁気モーメントによってビット値が示される。ＭＴＪ素子によって格納されるビット値は、ピン層によって伝送される固定磁気モーメントの方向に関連する自由層の磁気モーメントの方向によって決定される。ピン層の磁化は固定されるが、自由層の磁化は変化しうる。
【０００３】
ＭＴＪ素子に電流が流れている場合、電流がしきい値を超えると、自由層の磁化方向は変更されうる。このしきい値は、自由磁気層の実効減衰係数を含む様々な要因に依存する。自由磁気層の実効減衰係数は、磁気層の厚みと、周囲の層の組成とに応じる。これら周囲の層は、スピン・ポンピング効果による自由磁気層の実効減衰定数を修正しうる。スピン・ポンピングが増加すると、電流しきい値も増大し、その結果、電力消費と発熱とが増える。一般的に、これらの増加はどちらも望ましくない。
【発明の概要】
【０００４】
特定の実施形態において、メモリ・デバイスが開示される。このメモリ・デバイスは、ビット線アクセス電極と、このビット線アクセス電極に接している非強磁性物質（ＡＦＭ）ピンニング層（pinning layer)とを含む。メモリ・デバイスは更に、ＡＦＭピンニング層に接しているピン層と、ピン層に接しているトンネル・バリア層と、トンネル・バリア層に接している自由層とを含む。メモリ・デバイスは更に、自由層に接し、かつアクセス・トランジスタ電極に接しているスピン・トルク強化層（spin torque enhancing layer）を含む。このスピン・トルク強化層は、自由層のスピン・ポンピング誘起減衰を実質的に低減するように構成されている。
【０００５】
別の特定の実施形態において、メモリ・デバイスを形成する方法は、第１の電気接点の上にスピン・トルク強化層を堆積することを含む。このスピン・トルク強化層は、絶縁層か、トンネル・バリア層か、半導体層のうちの１つである。この方法は更に、スピン・トルク強化層の上に自由層を堆積することを含む。方法は更に、自由層の上にスペーサ層を堆積することを含む。方法は更に、スペーサ層の上にピン層を堆積することを含む。方法は更に、ピン層の上に非強磁性物質（ＡＦＭ）ピンニング層を堆積することを含む。方法は更に、ＡＦＭピンニング層の上に第２の電気接点を堆積することを含む。スピン・トルク強化層は、自由層の減衰定数を実質的に下げるように構成されている。
【０００６】
別の特定の実施形態において、磁気トンネル接合（ＭＴＪ）構造は、電気接点に接している非強磁性物質（ＡＦＭ）ピンニング層を含む。このＭＴＪ構造は更に、ＡＦＭピンニング層に接しているピン層を含む。ＭＴＪ構造は更に、ピン層に接しているトンネル・バリア層を含む。ＭＴＪ構造は更に、トンネル・バリア層に接している自由層を含む。ＭＴＪ構造は更に、自由層に接しているスピン・トルク強化層を含む。このスピン・トルク強化層は、酸化マグネシウム（ＭｇＯ）を含み、スピン・ポンピング効果を低減することによって、書込電流しきい値を下げるように構成されている。自由層は、ピン層よりも基板に近く位置する。
【０００７】
別の特定の実施形態において、メモリ・デバイスの第１の電気接点と、この第１の電気接点に接している非強磁性物質（ＡＦＭ）ピンニング層とに読取電流を流すことを含む方法が開示される。この方法は更に、ＡＦＭピンニング層に接しているピン層の磁気モーメントに対する自由層の磁気モーメントの相対方向に対応する抵抗を検出することを含む。ピン層は、トンネル・バリア層に接しており、トンネル・バリア層は自由層に接しており、自由層はスピン・トルク強化層に接しており、スピン・トルク強化層はメモリ・デバイスの第２の電気接点に接しており、第２の電気接点は、アクセス・トランジスタに結合されている。
【０００８】
開示される実施形態の少なくとも１つによって提供される１つの特定の利点は、非対称なスイッチングが実質的に低減されることである。ここでは、書込電流が大きいと、磁気トンネル接合（ＭＴＪ）デバイスの状態が非並列状態から並列状態に容易に変化しうるが、書込電流が小さいと、ＭＴＪデバイスの状態を並列から非並列に変化させることは困難である。開示される実施形態のうちの少なくとも１つによって提供される別の特定の利点は、ＭＴＪデバイスの状態を変化させるための臨界スイッチング電流を低減することである。以下の図面の詳細な説明と、発明を実施するための形態と、特許請求の範囲とを含む出願書類全体をレビューした後、本開示のその他の態様、利点、特徴が明らかになるだろう。
【図面の簡単な説明】
【０００９】
【図１】図１は、スピン・トルク移動磁気ランダム・アクセス・メモリ（ＳＴＴ−ＭＲＡＭ）デバイスの素子の第１の例示的な実施形態である。
【図２】図２は、ＳＴＴ−ＭＲＡＭデバイスの素子の第２の例示的な実施形態である。
【図３】図３は、ＳＴＴ−ＭＲＡＭデバイスの素子を形成する方法の例示的な実施形態のフロー図である。
【図４】図４は、ＳＴＴ−ＭＲＡＭデバイスの素子を読み取る方法の例示的な実施形態のフロー図である。
【発明を実施するための形態】
【００１０】
図１では、スピン・トルク移動磁気ランダム・アクセス・メモリ（ＳＴＴ−ＭＲＡＭ）の素子の第１の例示的な実施形態が図示され、一般的に、１００と指定されている。ＳＴＴ−ＭＲＡＭ１００の素子は、磁気トンネル接合（ＭＴＪ）構造１０１と、アクセス・トランジスタ１１６とを基板１２６上に有するビットセル(bitcell)を含む。ＭＴＪ構造１０１は、ビット線１１８に結合されたビット線アクセス電極１０２と、非強磁性（ＡＦＭ）ピンニング層１０４と、ピン層１０６と、トンネル・バリア層１０８と、自由層１１０と、スピン・トルク強化層１１２と、アクセス・トランジスタ電極１１４とを含む。アクセス・トランジスタ電極１１４は、アクセス・トランジスタ１１６のドレイン領域１３０に結合されている。アクセス・トランジスタ１１６は、ワード線１１９によってゲート制御され、ソース１２０に結合されたソース領域１３２を有する。
【００１１】
ＡＦＭピンニング層１０４は、ビット線アクセス電極１０２に接している。ＡＦＭピンニング層１０４は、ピン層１０６の磁気モーメント１２４の方向を特定の方向に保持する。ピン層１０６は、ＡＦＭピンニング層１０４に接しており、強磁性物質で構成されうる。
【００１２】
トンネル・バリア層１０８は、ピン層１０６に接しており、ピン層１０６を自由層１１０から物理的に絶縁すると同時に、電子トンネリングによって電流フローがトンネル・バリア層１０８にわたるようにする。トンネル・バリア層１０８は、非磁性物質で構成されうる。例示された実施形態において、トンネル・バリア層１０８は、酸化マグネシウム（ＭｇＯ）を含む。
【００１３】
自由層１１０は、トンネル・バリア層１０８に接しており、基板１２６からの距離ｄ２  １４２に位置する。自由層１１０は、ピン層１０６の磁気モーメント１２４と並行に、あるいは逆並行に配列されうる磁気モーメント１２５を有する。ピン層１０６は、基板１２６から、距離ｄ２  １４２よりも大きい距離ｄ１  １４０に位置する。自由層１１０の磁気モーメント１２５は、書込電流しきい値を超える電流によって書き込まれ、書込電流しきい値よりも低い電流を使用して読み取られうる。例示的な実施形態において、自由層１１０は強磁性である。別の例示的な実施形態において、自由層１１０は合成強磁性層である。
【００１４】
スピン・トルク強化層１１２は、自由層１１０に接している。スピン・トルク強化層１１２は、自由層１１０のスピン・ポンピング誘起減衰を実質的に低減し、もって、以下に詳細に説明されるように、書込電流しきい値を下げるように構成されている。特定の実施形態において、スピン・トルク強化層１１２およびトンネル・バリア層１０８は酸化マグネシウム（ＭｇＯ）を含む。これによって、２つの層のために同じ物質を使用することが可能となり、ＳＴＴ−ＭＲＡＭ１００の素子の製造中に使用される物質の数が低減される。スピン・トルク強化層１１２およびトンネル・バリア層１０８のために酸化マグネシウムを使用することによって、製造コストが低減される。同時に、より少ない物質が使用されることによって、汚染（contamination）の可能性も低減されうる。例示された実施形態において、スピン・トルク強化層は、０．２ナノメータ（ｎｍ）から１０ｎｍの厚みを有する。
【００１５】
特定の実施形態において、スピン・トルク強化層１１２は、アルミニム（Ａｌ）の酸化物と、ホウ素（Ｂ）の酸化物と、銅（Ｃｕ）の酸化物と、コバルト（Ｃｏ）の酸化物と、クロム（Ｃｒ）の酸化物と、鉄（Ｆｅ）の酸化物と、ゲルマニウム（Ｇｅ）の酸化物と、モリブデン（Ｍｏ）の酸化物と、マグネシウム（Ｍｇ）の酸化物と、ニオブ（Ｎｂ）の酸化物と、ニッケル（Ｎｉ）の酸化物と、シリコン（Ｓｉ）の酸化物と、タンタル（Ｔａ）の酸化物と、チタン（Ｔｉ）の酸化物と、バナジウム（Ｖ）の酸化物と、タングステン（Ｗ）の酸化物とのうちの少なくとも１つを含む。
【００１６】
別の特定の実施形態において、スピン・トルク強化層１１２は、アルミニウム（Ａｌ）の窒化物と、ホウ素（Ｂ）の窒化物と、シリコン（Ｓｉ）の窒化物と、ゲルマニウム（Ｇｅ）の窒化物と、チタン（Ｔｉ）の窒化物と、プラチナ（Ｐｔ）の窒化物とのうちの少なくとも１つを含む。
【００１７】
別の特定の実施形態において、スピン・トルク強化層１１２は、銀（Ａｇ）の酸化物と、アルミニウム（Ａｌ）の酸化物と、ヒ素（Ａｓ）の酸化物と、金（Ａｕ）の酸化物と、炭素（Ｃ）の酸化物と、カドミウム（Ｃｄ）の酸化物と、銅（Ｃｕ）の酸化物と、ガリウム（Ｇａ）の酸化物と、ゲルマニウム（Ｇｅ）の酸化物と、水銀（Ｈｇ）の酸化物と、インジウム（Ｉｎ）の酸化物と、イリジウム（Ｉｒ）の酸化物と、オスミウム（Ｏｓ）の酸化物と、パラジウム（Ｐｄ）の酸化物と、プラチナ（Ｐｔ）の酸化物と、アンチモン（Ｓｂ）の酸化物と、シリコン（Ｓｉ）の酸化物と、テルル（Ｔｅ）の酸化物とのうちの少なくとも１つを含む。
【００１８】
別の特定の実施形態において、スピン・トルク強化層１１２は、例えば、二重プロブスカイト（ＳＲ２ＦｅＭｏＯ６）、プロブスカイト酸化合金（Ｌａ０．７Ｓｒ０．３）ＭｎＯ３、半ホイスラー合金（ＮｉＭｎＳｂ）、マグネタイト（Ｆｅ３Ｏ４）、あるいは二酸化クロム（ＣｒＯ２）のような、半金属物質を備える。別の実施形態において、スピン・トルク強化層１１２は、絶縁層か、トンネル・バリア層か、あるいは半導体層のうちの１つである。
【００１９】
スピン・トルク強化層１１２は、自由層１１０のスピン・ポンピング誘起減衰を実質的に低減し、書込動作のための書込電流しきい値を決定する臨界電流密度を低減するように構成されている。特定の実施形態において、スピン・トルク強化層１１２は、酸化マグネシウム（ＭｇＯ）を含む。スピン偏極電流がＭＴＪ構造１０１を流れると、スピン偏極電流の電子のスピン運動量の一部が自由層１１０に移動させられうる。自由層１１０の磁気モーメントは、電流密度が特定の臨界電流密度よりも大きい場合に方向を変更しうる。自由層１１０においてスピン移動誘起スイッチングが起きる電流は、書込電流しきい値によって示される。書込電流しきい値が高い場合、アクセス・トランジスタ１１６のようは大きなデバイスは、書込電流を伝えることを要求される。その結果、ビットセル密度が低下し、更なる発熱が生じ、電力消費の増大およびその他の問題が生じる。
【００２０】
一般に、自由層１１０の実効減衰が減少すると、書込電流しきい値が下がる。自由層１１０の実効減衰は、自由層１１０から離れることができる自由電子との交換カップリングによる、自由層１１０の磁化からの角運動量の損失を示す減衰構成要素を含む。この「スピン・ポンピング」効果の結果、自由層１１０の磁気モーメントの方向１２５を変更するために、より多くの電流が必要になる。スピン・ポンピング効果を低減することによって、スピン・トルク強化層１１２は、ＭＴＪ構造１０１の臨界電流密度と書込電流しきい値とを下げる。これに対応してアクセス・トランジスタ１１６のサイズが減少し、ビットセル密度を増加させることができる。
【００２１】
ＭＴＪ構造１０１に書込電流が流されている方向によって、ピン層１０６の磁気モーメント１２４が自由層１１０の磁気モーメント１２５に対して並行に配列されるか、逆並行に配列されるかが決定される。例示的な実施形態において、ビット線アクセス電極１０２からアクセス・トランジスタ電極１１４に第１の書込電流を流すことによってデータ「１」が格納され、磁気モーメント１２５は磁気モーメント１２４に対して逆並行に配列される。アクセス・トランジスタ電極１１４からビット線アクセス電極１０２に第２の書込電流を流すことによってデータ「０」値が格納され、磁気モーメント１２５は磁気モーメント１２４に対して並行に配列される。
【００２２】
読取動作１２２がＳＴＴ−ＭＲＡＭ１００の素子で実行されると、ビット線アクセス電極１０２からソース１２０へ読取電流が流れる、あるいはソース１２０からビット線アクセス電極１０２へと読取電流が流れる。特定の実施形態において、読取電流の方向は、どの方向が最も大きい読取信号を提供するかに基づいて決定されうる。特定の実施形態において、読取動作１２２がＳＴＴ−ＭＲＡＭ１００の素子で実行された場合、ビット線（ＢＬ）１１８によって、読取電流がビット線アクセス電極１０２からアクセス・トランジスタ電極１１４の方向に流れる。ＭＴＪ構造１０１を流れる読取電流は、磁気モーメント１２５および磁気モーメント１２４の相対方向に対応する抵抗に遭遇する。ピン層１０６の磁気モーメント１２４が自由層１１０の磁気モーメント１２５に対して並行方向を有している場合、読取電流は、ピン層１０６の磁気モーメント１２４が自由層１１０の磁気モーメント１２５に対して逆並行方向を有している場合とは異なる抵抗に遭遇する。
【００２３】
従って、ＳＴＴ−ＭＲＡＭのようなメモリ・デバイスの素子として、ビットセルが使用されうる。スピン・トルク強化層１１２を用いることによって、自由層１１０のスピン・ポンピング誘起減衰の減衰要因が実質的に低減され、臨界電流が低減される。その結果、スピン・トルク強化層を用いない同等の磁気トンネル接合（ＭＴＪ）よりも電力消費は少なくなり、発熱は減少する。
【００２４】
更に、製造プロセスにおいて、自由層１１０はピン層１０６より先にスピン・トルク強化層１１２の上に堆積されるので、自由層１１０は、ピン層１０６が先に堆積され自由層が後に堆積される構成の場合よりも平坦(smooth)であり、ピン層の磁気特性のより優れた制御が可能となる。自由層１１０を、より基板１２６の近くに、スピン・トルク強化層１１２の上に堆積することによって、従来のＭＴＪデバイスにおいて観測される非対称なスイッチングも低減される。
【００２５】
図２には、スピン・トルク移動磁気ランダム・アクセス・メモリ（ＳＴＴ−ＭＲＡＭ）の素子の第２の例示的な実施形態が図示され、一般に、２００と指定されている。ＳＴＴ−ＭＲＡＭ２００の素子は、トップ接点２０２と、非強磁性（ＡＦＭ）ピンニング層２０４と、コバルト鉄ホウ素（ＣｏＦｅＢ）層２０６と、ルテニウム（Ｒｕ）層２０８と、コバルト鉄（ＣｏＦｅ）層２１０と、トンネル・バリア層２１２と、自由層２１４と、スピン・トルク強化層２１６と、ボトム接点２１８とを含む。アクセス・トランジスタ２２８が、ボトム接点２１８と結合され、ワード線２３０およびソース２３２と結合される。特定の実施形態において、ＳＴＴ−ＭＲＡＭ２００の素子は、図１のＳＴＴ−ＭＲＡＭ１００の素子である。
【００２６】
トップ接点２０２は、ビット線２２２に第１の電気接点を提供する。ＡＦＭピンニング層２０４は、ＣｏＦｅ層２１０およびＣｏＦｅＢ層２０６の磁気モーメント２４０の方向を固定する。ＣｏＦｅＢ層２０６は、第１のピン層であり、実質的にコバルト（Ｃｏ）と、鉄（Ｆｅ）と、ホウ素（Ｂ）とで構成される化合物を含みうる。Ｒｕ層２０８は、実質的にルテニウムで構成される第２のピン層である。ＣｏＦｅ層２１０は、第３のピン層であり、実質的に、コバルト（Ｃｏ）と鉄（Ｆｅ）とで構成される。ＣｏＦｅＢ層２０６、Ｒｕ層２０８、およびＣｏＦｅ層２１０は、集合的に合成ピン層を形成する。
【００２７】
トンネル・バリア層２１２は、非導電性であり、ＣｏＦｅ層２１０と自由層２１４との間の電子トンネリングを可能にするように構成された非磁性物質である。自由層２１４は、ＣｅＦｅ層２１０の磁気モーメント２４２と並行に、あるいは逆並行に設定されうるプログラム可能な方向を有する磁気モーメント２４４を有する記憶層である。スピン・トルク強化層２１６は、自由層２１４のスピン・ポンピング誘起減衰を実質的に低減するように構成されている。スピン・トルク強化層２１６は、酸化マグネシウム（ＭｇＯ）を含みうる。ボトム接点２１８は、アクセス・トランジスタ２２８に第２の電気接点を提供する。
【００２８】
ＳＴＴ−ＭＲＡＭ２００の素子にデータが書き込まれると、書込電流がアクセス・トランジスタ２２８に流れる。書込電流が特定の方向に流れると、自由層２１４は第１の状態を有する。ここで、磁気モーメント２４４はＣｏＦｅ層２１０の磁気モーメント２４２に対して並行である。書込電流が逆方向に流れると、自由層２１４は、第２の状態を有する。ここで、磁気モーメント２４４はＣｏＦｅ層２１０の磁気モーメント２４２に対して逆並行である。
【００２９】
読取動作２２０がＳＴＴ−ＭＲＡＭ２００の素子で実行されると、トップ接点２０２からボトム接点２１８へと読取電流が流れるか、あるいは、ボトム接点２１８からトップ接点２０２へと読取電流が流れうる。特定の実施形態において、読取電流の方向は、どの方向が最も大きい読取信号を提供するかに基づいて決定されうる。特定の実施形態において、読取動作２２０がＳＴＴ−ＭＲＡＭ２００の素子で実行された場合、自由層２１４およびＣｏＦｅ層２１０の磁気モーメントの相対方向に対応する抵抗を検出するために、ビット線（ＢＬ）２２２によって、トップ接点２０２と、ＡＦＭピンニング層２０４と、ＣｏＦｅＢ層２０６と、Ｒｕ層２０８とに読取電流が流れる。この検出された抵抗は、ＳＴＴ−ＭＲＡＭ２００の素子に格納された論理値を示す。
【００３０】
論理値は、書込電流しきい値を超える書込電流を適用することによってＳＴＴ−ＭＲＡＭ２００の素子に書き込まれ、ＣｏＦｅ層２１０の磁気モーメント２４２に対して、自由層２１４の磁気モーメント２４４の方向が設定される。図２に例示されたような、自由層がピン層より下にある実施形態のみならず、自由層がピン層より上にあり、スピン・トルク強化層が自由層より上にある実施形態において、スピン・トルク強化層２１６は、スピン・ポンピングによる自由層２１４における各運動量の損失を低減し、その結果、自由層２１４の磁気モーメント２４４の方向を設定するための臨界電流密度を下げる。加えて、図２で図示された実施形態において、自由層２１４はピン層２０６乃至２１０より下にあるため、自由層２１４は、より良く制御されるパラメータを有する。その結果、層の順序が逆の構造と比較して、ＳＴＴ−ＭＲＡＭ２００の素子の書込電流の非対称性が低減される。
【００３１】
図３は、メモリ・デバイスを製造する方法の例示的な実施形態のフロー図である。３０２において、スピン・トルク強化層が、第１の電気接点の上に堆積される。スピン・トルク強化層は、絶縁層か、トンネル・バリア層か、半導体層のうちの１つである。第１の例示的な実施形態において、スピン・トルク強化層は、半金属物質を含みうる。半金属物質は、二重プロブスカイト（ＳＲ２ＦｅＭｏＯ６）や、プロブスカイト酸化合金（Ｌａ０．７Ｓｒ０．３）ＭｎＯ３や、半ホイスラー合金（ＮｉＭｎＳｂ）や、マグネタイト（Ｆｅ３Ｏ４）や、二酸化クロム（ＣｒＯ２）のうちの少なくとも１つを含みうる。第２の例示的な実施形態において、スピン・トルク強化層は、酸化マグネシウム（ＭｇＯ）を含みうる。
【００３２】
３０４では、自由層がスピン・トルク強化層の上に堆積される。例示的な実施形態において、自由層は合成強磁性物質を含みうる。スピン・トルク強化層は、自由層の減衰定数を実質的に低減するように構成されうる。自由層は、自由層のプロセス・パラメータにわたる制御の改良を可能にするために、より基板の近くに堆積される。特定の実施形態において、スピン・トルク強化層と、基板により接近して置かれた自由層１２６とが、臨界電流を低くすることと、書込の非対称性を低減することとによって、書込特性の改良を可能にする。
【００３３】
３０６において、スペーサ層が自由層の上に堆積される。スペーサ層は非磁性層でありうる。特定の実施形態において、スペーサ層は薄い非導電物質からなるトンネル・バリア層である。３０８において、ピン層がスペーサ層の上に堆積される。３１０に進むと、非強磁性物質（ＡＦＭ）ピンニング層がピン層の上に堆積される。３１２において、第２の電気接点がＡＦＭピンニング層の上に堆積される。この方法は、３１４において終了する。
【００３４】
図４は、ＳＴＴ−ＭＲＡＭの素子を読み取る方法の例示的な実施形態のフロー図である。４０２において、メモリ・デバイスの第１の電気接点と、この第１の電気接点に接している非強磁性物質（ＡＦＭ）ピンニング層とに、読取電流が流される。４０４において、ＡＦＭピンニング層に接しているピン層の磁気モーメントに対する自由層の磁気モーメントの方向に対応する抵抗が検出される。ピン層はトンネル・バリア層に接しており、トンネル・バリア層も、自由層に接している。自由層はスピン・トルク強化層に接しており、スピン・トルク強化層は、メモリ・デバイスの第２の電気接点に接している。第２の電気接点は、アクセス・トランジスタに結合されている。スピン・トルク強化層は、酸化マグネシウム（ＭｇＯ）を含みうる。スピン・トルク強化層は、自由層のスピン・ポンピング誘起減衰を実質的に低減するように構成されうる。この方法は、４０６において終了する。
【００３５】
本明細書において開示された実施形態に関連付けて説明された多様な実例的な論理ブロック、構成、モジュール、回路、およびアルゴリズム・ステップは、電子ハードウェア、コンピュータ・ソフトウェア、あるいはこれら両方の組み合わせによって実現されうるということを、当業者は更に正しく理解するだろう。このハードウェアおよびソフトウェアの互換性を明確に例示するために、多様な実例的な構成要素、ブロック、構成、モジュール、回路、およびステップが、一般にそれらの機能の観点から上記で説明されている。そのような機能がハードウェアとして、あるいはソフトウェアとして実現されるかどうかは、システム全体に課せられている特定のアプリケーションおよび設計の制約に依存する。当業者は、各特定のアプリケーションのために方式を変化させることによって、述べられた機能性を実施しうるがこういった実施判定は本発明の範囲からの逸脱をまねくものと解釈されるべきではない。
【００３６】
本明細書で開示された実施形態に関連付けて説明された方法あるいはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェア・モジュール、あるいはそれら２つの組み合わせにおいて実現されうる。ソフトウェア・モジュールは、ランダム・アクセス・メモリ（ＲＡＭ）、フラッシュ・メモリ、読取専用メモリ（ＲＯＭ）、プログラマブル読取専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取専用メモリ（ＥＰＲＯＭ）、電子消去可能プログラマブル読取専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハード・ディスク、リムーバブル・ディスク、コンパクト・ディスク読取専用メモリ（ＣＤ−ＲＯＭ）、あるいは当該技術分野において周知のその他任意の形態の記憶媒体に存在しうる。 典型的な記憶媒体は、記憶媒体からの情報を読み取り、記憶媒体に情報を書き込むことができるプロセッサのようなプロセッサと結合される。代替例においては、記憶媒体はプロセッサに統合されうる。プロセッサ及び記憶媒体はアプリケーション特有集積回路（ＡＳＩＣ）内に存在しうる。ＡＳＩＣはコンピューティング・デバイスあるいはユーザ端末内に存在しうる。代替例においては、プロセッサ及び記憶媒体は離散的な構成要素としてユーザ端末内に存在しうる。
【００３７】
開示された実施形態に対する前述の説明は、当業者が開示された実施形態を製造あるいは使用できるように提供される。これらの実施形態に対する多様な変形例は当業者に対して容易に明らかになるであろう。また本明細書で規定された原理は、この開示の範囲から逸脱することなくその他の実施形態に適用されうる。よって、本開示は本明細書で示される実施形態に限定されるよう意図されたものではなく、以下の特許請求の範囲によって定義されたような原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。
【図１】
2012503882.tif 000003
【図２】
2012503882.tif 000004
【図３】
2012503882.tif 000005
【図４】
2012503882.tif 000006
【国際調査報告】
2012503882.tif 000007
2012503882.tif 000008