【手続補正書】
【提出日】平成21年4月27日(2009.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記少なくとも２つのポピュレーションは少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記少なくとも２つのポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）ソートテスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレステストシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質または信頼性を向上させる方法。
【請求項２】
前記半導体ユニットが半導体素子であることを特徴とする請求項１に記載の方法。
【請求項３】
前記半導体ユニットが前記半導体素子内のモジュールであることを特徴とする請求項２に記載の方法。
【請求項４】
前記モジュールが、マイクロプロセッサ、ＤＳＰ、メモリ、Ｉ／Ｏ、特定用途向けＡＳＩＣ，コントロール、アナログおよびＲＦを含む群のうちの少なくとも１つであることを特徴とする請求項３に記載の方法。
【請求項５】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテスト段階に供されるロット内のウェハの少なくとも１つの素子に延在することを特徴とする請求項２に記載の方法。
【請求項６】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子に延在することを特徴とする請求項２に記載の方法。
【請求項７】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内のウェハの１つの素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項８】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項９】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストを含むことを特徴とする請求項１に記載
の方法。
【請求項１１】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記半導体素子がメモリ素子であり、前記所要時間が長いストレステストは、前記素子に適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項２に記載の方法。
【請求項１３】
前記メモリ素子がメモリモジュールを有し、モジュールは、セルの少なくとも１つの行またはその一部、セルの少なくとも１つの列またはその一部、および少なくとも２つの行と少なくとも２つの列との交点により画定されるセルアレイを含む群から選択され、前記所要時間が長いストレステストは、前記モジュールの少なくとも１つに適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記（ｂ）工程はさらに、ポスト・ストレステストシーケンスをさらに含む少なくとも１つのテストフローを前記品質または信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、前記ストレステストシーケンスとポスト・ストレステストシーケンスとで構成される少なくとも１つのテストフローを少なくとも１つの品質または信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレステストシーケンスに不合格のユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１５】
前記（ｂ）工程はさらに、同じプレ・ストレステストシーケンスと、ポスト・ストレステストシーケンスとをさらに含む少なくとも１つのテストフローを前記品質または信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、プレ・ストレステストシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記少なくとも１つのテストフローを少なくとも１つの品質または信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレスシーケンステストに不合格の半導体ユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１６】
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用される前記ストレステストシーケンスが、前記ソートテスト段階において動的に更新されることを特徴とする請求項１に記載の方法。
【請求項１７】
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つが、動的に更新されることを特徴とする請求項１に記載の方法。
【請求項１８】
前記動的更新は履歴情報からフィードフォワード供給されたデータに基づくことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記履歴情報が、ウェハＦａｂパラメトリック電気テストにおける変化または不良シグネチャの予め収集および処理されたデータを含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記履歴情報が、ウェハＦａｂ微粒子シグネチャにおける変化または不良シグネチャの予め収集および処理されたデータを含むことを特徴とする請求項１８に記載の方法。
【請求項２１】
前記履歴情報が、所与の段階での所与のソケットの変化または不良シグネチャの予め収集および処理されたデータを含むことを特徴とする請求項１８に記載の方法。
【請求項２２】
前記履歴情報が、高いリダンダンシー修復特性を内蔵した半導体ユニットの予め収集および処理されたデータを含むことを特徴とする請求項１８に記載の方法。
【請求項２３】
前記履歴情報が、統計的制御を外れ得る処理ウィンドウパラメータの変化の予め収集および処理されたデータを含むことを特徴とする請求項１８に記載の方法。
【請求項２４】
前記ソートテスト段階で処理されたデータのバックワード分析を行うことと、それに応答して、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つを動的に更新することとをさらに含むことを特徴とする請求項１９に記載の方法。
【請求項２５】
前記バックワード分析が、少なくとも１つのアウトライヤユニットを特定することと、少なくとも１つの品質または信頼性不合格候補ポピュレーションに前記少なくとも１つのアウトライヤを含めることとを含むことを特徴とする請求項２４に記載の方法。
【請求項２６】
修正テストフローを前記少なくとも１つのアウトライヤユニットを含む品質または信頼性不合格候補ポピュレーションに関連付けることと、ソートテスト段階において、前記修正フローシーケンスを前記品質または信頼性不合格候補ポピュレーションに適用して前記テストに不合格の少なくとも１つのアウトライヤユニットを特定することとをさらに含むことを特徴とする請求項２５に記載の方法。
【請求項２７】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段であって、前記少なくとも２つのポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含む手段と、
テストフローを前記少なくとも２つのポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、各テストフローはストレステストシーケンスを含み、
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含む手段と、
テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレステストシーケンスに不合格のユニットを特定するよう構成された手段とを含むことを特徴とする半導体ユニットの品質または信頼性を向上させるためのシステム。
【請求項２８】
前記テスト段階がソートであることを特徴とする請求項２７に記載のシステム。
【請求項２９】
前記テスト段階が最終であることを特徴とする請求項２７に記載のシステム。
【請求項３０】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記複数のデータ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項２７に記載のシステム。
【請求項３１】
前記他のポピュレーションの少なくとも１つに適用される前記ストレステストシーケンスが、前記ソートテスト段階において動的に更新されることを特徴とする請求項１に記載の方法。
【請求項３２】
請求項１に記載の各工程を、コンピュータに実行させるコンピュータプログラム。
【請求項３３】
コンピュータ可読媒体に記録された請求項３２に記載のコンピュータプログラム。