【手続補正書】
【提出日】平成23年2月7日(2011.2.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
相変化材料またはＲｅＲＡＭ材料を有する記録材料と、シリコン材料とを含む半導体デバイスが積層された構造を持つ半導体記憶装置の製造方法であって、
（１）半導体基板上に前記記録材料を堆積する工程と、
（２）前記記録材料が堆積された前記半導体基板の表面全体を覆うように金属膜を堆積する工程と、
（３）前記金属膜上に、前記半導体デバイスを構成するアモルファスシリコンを堆積する工程と、
（４）前記アモルファスシリコンを炉体加熱よりも熱処理時間の短いアニールで結晶化する工程と、
を含むことを特徴とする半導体記憶装置の製造方法。
【請求項２】
前記（２）の工程で堆積する金属膜として、Ｗまたは、ＷとＴｉもしくはＮｉもしくはＣｏの積層膜を堆積することを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項３】
前記（４）の工程の前に、前記アモルファスシリコンの表面側に位置する上部領域または前記金属膜側に位置する下部領域のいずれか一方の領域に第１導電型の不純物領域を形成し、
前記上部領域と前記下部領域のうちのいずれか他方の領域に、第２導電型の不純物領域を形成する工程を含むことを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項４】
前記第１導電型の不純物領域と前記第２導電型の不純物領域のいずれか一方、または両方をイオン打ち込みにより形成することを特徴とする請求項３に記載の半導体記憶装置の製造方法。
【請求項５】
前記第１導電型の不純物を含むアモルファスシリコンを成膜後、前記第２導電型の不純物領域をイオン打ち込みにより形成することを特徴とする請求項４に記載の半導体記憶装置の製造方法。
【請求項６】
前記第１導電型の不純物を含むアモルファスシリコンを成膜後、前記第１導電型の不純物を含むアモルファスシリコン上に第２のアモルファスシリコンを成膜した後、前記第２導電型の不純物領域をイオン打ち込みにより形成することを特徴とする請求項４に記載の半導体記憶装置の製造方法。
【請求項７】
前記第１導電型の不純物を含むアモルファスシリコンを成膜後、前記第１導電型の不純物を含むアモルファスシリコンを短時間アニールで結晶化する工程と、
前記結晶化された第１導電型の不純物を含むシリコン上に第２のアモルファスシリコンを成膜した後、前記第２導電型の不純物領域をイオン打ち込みにより形成する工程とを有することを特徴とする請求項６に記載の半導体記憶装置の製造方法。
【請求項８】
前記（４）の工程の前に、前記アモルファスシリコンの表面側に位置する上部領域または前記金属膜側に位置する下部領域のいずれか一方の領域に第１導電型の高濃度不純物領域を形成し、
前記上部領域と前記下部領域のうちのいずれか他方の領域に、第１導電型の低濃度不純物領域を形成する工程を含むことを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項９】
前記記録材料と、前記半導体デバイスとが積層されたピラー状の構造を有するメモリの形成に際して、
前記（２）の工程で前記半導体基板の表面全体を金属膜で覆う前に、前記ピラー状構造を加工する際の最小寸法を用いて前記記録材料をストライプ状またはドット状にパターニングすることを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項１０】
前記（４）の工程においてアモルファスシリコンを結晶化する前に、前記半導体デバイスが積層される部分に前記（２）の工程で形成した前記金属膜が残るようにパターニングすることを特徴とする請求項１に記載の半導体記憶装置の製造方法。
【請求項１１】
前記ストライプ状またはドット状にパターニングされた記録材料間のスペースに絶縁膜を埋め込む工程を含むことを特徴とする請求項９に記載の半導体記憶装置の製造方法。
【請求項１２】
相変化材料またはＲｅＲＡＭ材料を有する記録材料と、半導体デバイスとなるシリコン材料を含むメモリセルのアレイが積層された構造を持つ半導体記憶装置の製造方法であって、
（Ａ）半導体基板上に前記記録材料を成膜する工程と、
（Ｂ）前記記録材料が堆積された前記半導体基板の表面全体を覆うように絶縁膜を堆積する工程と、
（Ｃ）前記絶縁膜の表面全体を覆うように金属膜を堆積する工程と、
（Ｄ）前記金属膜上に前記ダイオードとなるアモルファスシリコンを堆積する工程と、
（Ｅ）アモルファスシリコンを炉体加熱よりも熱処理時間の短いアニールで結晶化する工程と、
を含むことを特徴とする半導体記憶装置の製造方法。
【請求項１３】
前記（Ｄ）の工程で、前記アモルファスシリコンの表面側に位置する上部領域または前記金属膜側に位置する下部領域のいずれか一方の領域に第１導電型の不純物領域を形成し、
前記上部領域と前記下部領域のうちのいずれか他方の領域に、第２導電型の不純物領域を形成する工程を含むことを特徴とする請求項１２に記載の半導体記憶装置の製造方法。
【請求項１４】
前記第１導電型の不純物領域と前記第２導電型の不純物領域のいずれか一方、または両方をイオン打ち込みにより形成することを特徴とする請求項１３に記載の半導体記憶装置の製造方法。
【請求項１５】
前記第１導電型の不純物を含むアモルファスシリコンを成膜後、前記第２導電型の不純物領域をイオン打ち込みにより形成することを特徴とする請求項１３に記載の半導体記憶装置の製造方法。
【請求項１６】
前記（Ｄ）の工程で、前記アモルファスシリコンの表面側に位置する上部領域または前記金属膜側に位置する下部領域のいずれか一方の領域に第１導電型の高濃度不純物領域を形成し、
前記上部領域と前記下部領域のうちのいずれか他方の領域に、第１導電型の低濃度不純物領域を形成する工程を含むことを特徴とする請求項１２に記載の半導体記憶装置の製造方法。
【請求項１７】
前記記録材料と、前記半導体デバイスとが積層されたピラー状の構造を有するメモリの形成に際して、
前記（Ａ）の記録材料を前記（Ｂ）の工程において、前記半導体基板の表面全体を絶縁膜で覆う前に、前記ピラー状構造を加工する際の最小寸法を用いて前記記録材料をストライプ状またはドット状にパターニングすることを特徴とする請求項１２に記載の半導体記憶装置の製造方法。
【請求項１８】
前記ストライプ状またはドット状にパターニングされた記録材料間のスペースに絶縁膜を埋め込む工程を含むことを特徴とする請求項１７に記載の半導体記憶装置の製造方法。
【請求項１９】
前記炉体加熱よりも熱処理時間の短いアニールは、ＣＯ２レーザーアニールで行われることを特徴とする請求項１または１２に記載の半導体記憶装置の製造方法。
【請求項２０】
半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された形成された複数の第１金属配線と、
前記第１金属配線上の各々に形成された複数のダイオードと、
前記ダイオードの各々の上に形成された第１電極と、
前記第１電極上に形成された相変化材料やＲｅＲＡＭ材料などの記録材料と、
前記相変化材料の上に形成された第２電極と、
前記第２電極上に形成された複数の第２配線とを有し、
前記第１配線は、前記記録材料と前記第２配線とを介する前記第２電極よりも熱伝導率が大きい金属で形成されることを特徴とする半導体記憶装置。
【請求項２１】
前記第１電極と前記第２電極が、前記第１配線および前記第２配線よりも熱伝導率が小さい金属で形成されることを特徴とする請求項２０に記載の半導体記憶装置。