【手続補正書】
【提出日】平成23年9月22日(2011.9.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体装置を製造する方法であって、
半導体ウエハ上に絶縁膜または導電膜を含む皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記マスクを設計、作製するステップは、縮小投影レンズの開口数が１以下の従来の縮小投影露光に用いるマスクの回路パターンデータを準備するステップと、
半導体ウエハ上に形成される回路パターンの形状を相似形に縮小させるように、準備した前記回路パターンデータのデータ変換処理によって、前記皮膜に形成するための回路パターンデータを作成することで、別の縮小投影レンズの開口数が１以上の別の縮小投影露光に対応し、形状が縮小された回路パターンを含むマスクを作製するステップであり、
前記フォトレジスト膜を露光するステップは、前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスクを照明し、開口数が１以上の縮小投影レンズ、及び透明な液体からなるウエハカバーを透過した露光光によって、半導体ウエハ上のフォトレジスト膜を露光するステップであり、
露光後前記ウエハカバーを除去し、フォトレジスト膜を現像することによって半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記皮膜を形成するステップは、ＣＶＤ法、スパッタリング法を含む膜形成法により、絶縁膜または導電膜の皮膜を形成するステップと、
前記皮膜の形成途中または皮膜の形成後に、前記皮膜表面に対して、化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、を含み、
前記フォトレジスト膜を露光するステップは、前記平坦化により、前記縮小投影レンズの対物面と半導体ウエハ面との相対的な平面移動に伴う液体中の微小泡の発生を抑制させて、透明な液体からなるウエハカバーを透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップを含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体装置を製造する方法であって、
半導体ウエハ上に絶縁膜または導電膜を含む皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記マスクを設計、作製するステップは、露光光の波長が１９３ｎｍまたは１５７ｎｍのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応したマスクの回路パターンの設計ルールを設定し、コンピュータ処理により回路パターンデータを作成し、作成した回路パターンデータを用いてマスクを作製するステップであり、
前記フォトレジスト膜を露光するステップは、前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスク、開口数が１以上の条件に対応した縮小投影レンズ、及び透明な液体からなるウエハカバーを透過した露光光によって、半導体ウエハ上のフォトレジストを露光するステップであり、
露光後前記ウエハカバーを除去し、フォトレジスト膜を現像することによって半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法であって、
前記皮膜を形成するステップは、ＣＶＤ法、スパッタリング法を含む膜形成法により、絶縁膜または導電膜の皮膜を形成するステップと、
前記皮膜の形成途中または皮膜の形成後に、前記皮膜表面に対して、化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、を含み、
前記フォトレジストを露光するステップは、前記平坦化により、前記縮小投影レンズの対物面と半導体ウエハ面との相対的な平面移動に伴う液体中の微小泡の発生を抑制させて、透明な液体からなるウエハカバーを透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップを含むことを特徴とする半導体装置の製造方法。
【請求項５】
ＤＲＡＭ、フランシュメモリ、マイクロプロセッサなどの半導体装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体装置を製造する方法であって、
半導体ウエハ上に絶縁膜または導電膜を含む皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記マスクを設計、作製するステップは、露光光の波長が１９３ｎｍまたは１５７ｎｍのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応した上に、マスク透過光の位相を互いに反転する手段が設けられたマスクを設計、作製するステップ、
または露光光の波長が１９３ｎｍまたは１５７ｎｍのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応した上に、前記皮膜に形成される回路パターンの変形を見込んで、回路パターンの寸法または形状を補正する光近接効果補正がなされたマスクを設計、作製するステップの内、少なくとも一方のマスクを設計、作製するステップであり、
前記フォトレジスト膜を露光するステップは、前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスク、開口数が１以上の条件に対応した縮小投影レンズ、及び透明な液体からなるウエハカバーを透過した露光光によって、半導体ウエハ上のフォトレジスト膜を露光するステップであり、
露光後前記ウエハカバーを除去し、フォトレジスト膜を現像することによって半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法であって、
前記皮膜を形成するステップは、ＣＶＤ法、スパッタリング法を含む膜形成法により、絶縁膜または導電膜の皮膜を形成するステップと、
前記皮膜の形成途中または皮膜の形成後に、前記皮膜表面に対して、化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、を含み、
前記フォトレジストを露光するステップは、前記平坦化により、前記縮小投影レンズの対物面と半導体ウエハ面との相対的な平面移動に伴う液体中の微小泡の発生を抑制させて、透明な液体からなるウエハカバーを透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップを含むことを特徴とする半導体装置の製造方法。
【請求項７】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体装置を製造する方法であって、
半導体ウエハ上に絶縁膜または導電膜を含む皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記マスクを設計、作製するステップは、被露光面とフォーカス合せのための校正用パターン、または転写パターンの結像位置合せのための校正用パターンの内の少なくとも一方の校正用パターンを含む回路パターンのマスクを設計、作製するステップであり、
前記フォトレジスト膜を露光するステップは、前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
前記半導体ウエハ上への回路パターンの形成は、透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記校正用パターンの透過光を利用して、露光光が前記ウエハカバーを透過させることに起因する前記縮小投影露光装置の投影レンズのフォーカス位置ズレ、または光軸との直交面上の結像位置ズレの少なくとも一方を校正するステップと、
透明な液体からなるウエハカバーを透過した露光光により、前記フォトレジスト膜を露光するステップであり、
露光後前記ウエハカバーを除去し、フォトレジスト膜を現像することによって半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置を製造する方法であって、
前記マスクを設計、作製するステップは、マスク透過光またはマスクの半透明膜の透過光の位相が反転する手段を設けた位相シフトマスクを設計、作製するステップである、または露光によって形成される回路パターンの変形を見込んでマスク上の回路パターンの寸法または形状を補正した光近接効果補正マスクを設計、作製するステップであり、
前記フォトレジスト膜を露光するステップは、前記位相シフトマスクまたは光近接効果補正マスクを準備するステップと、
前記位相シフトマスクまたは光近接効果補正マスクを用いて露光するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項９】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体装置を製造する方法であって、
半導体ウエハ上に絶縁膜または導電膜を含む皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記マスクを設計、作製するステップは、露光光の波長が１９３ｎｍまたは１５７ｎｍのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応し、前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップは、前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
マスクの回路パターンの方向と周期に対応して所定の角度だけ傾けて前記マスクを照明することで、前記開口数が１以上の条件に対応した縮小投影レンズ、及び透明な液体からなるウエハカバーを透過した露光光によって、半導体ウエハ上のフォトレジストに露光によって形成されるパターンがより鮮明にさせるように、半導体ウエハ上のフォトレジストを露光するステップであり、
露光後前記ウエハカバーを除去し、フォトレジスト膜を現像することによって半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、
前記皮膜を形成するステップは、ＣＶＤ法、スパッタリング法を含む膜形成法により、絶縁膜または導電膜の皮膜を形成するステップと、
前記皮膜の形成途中または皮膜の形成後に、前記皮膜表面に対して、化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、を含み、
前記フォトレジストを露光するステップは、前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面移動に伴う液体中の微小泡の発生を抑制させて、透明な液体からなるウエハカバーを透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップを含むことを特徴とする半導体装置の製造方法。
【請求項１１】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体装置を製造する方法であって、
半導体ウエハ上に絶縁膜または導電膜を含む皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
前記皮膜に形成する回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記皮膜を形成するステップは、半導体ウエハ上にＣＶＤ法、スパッタリング法を含む膜形成法により、絶縁膜または導電膜の皮膜を形成するステップと、
前記皮膜の形成途中または皮膜の形成後に、前記皮膜表面に対して、化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップであり、
前記露光するステップは、前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面移動に伴う液体中の微小泡の発生を抑制させて、開口数が１以上の条件に対応した縮小投影レンズ、及び透明な液体からなるウエハカバーを透過した露光光によって、半導体ウエハ上のフォトレジストを露光するステップであり、
露光後前記ウエハカバーを除去し、フォトレジスト膜を現像することによって半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法であって、
前記マスクを作製するステップは、縮小投影レンズの開口数が１以下の従来の縮小投影露光に用いるマスクの回路パターンデータを準備し、半導体ウエハ上に形成される回路パターンの形状を相似形に縮小させるように、準備した前記回路パターンデータのデータ変換処理によって、前記皮膜に形成するための回路パターンデータを作成することで、別の縮小投影レンズの開口数が１以上の別の縮小投影露光に対応し、形状が縮小された回路パターンを含むマスクを作製するステップである、または
露光光の波長が１９３ｎｍまたは１５７ｎｍのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光により、マスクの回路パターンの回路パターンの設計ルールを設定して、コンピュータ処理により回路パターンデータを作成し、作成した前記回路パターンデータを用いてマスクを作製するステップであることを特徴とする半導体装置の製造方法。
【請求項１３】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体集積回路装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体集積回路装置を製造する方法であって、
半導体ウエハ上にフォトレジスト膜を形成するステップと、
回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記回路パターンのマスクは、第１の回路パターンのマスクと、第２回路パターンのマスクと、を含み、
前記第１の回路パターンのマスクを設計、作成するステップは、半導体ウエハ上に形成した半導体素子の電気的な接続用の絶縁膜、または金属膜を含む皮膜を加工するための回路パターンのマスクを設計、作成するステップであり、
前記第１の回路パターンのマスクを用いて露光するステップは、透明な液体からなるウエハカバーを透過させた露光光が半導体ウエハ上のフォトレジスト膜を露光可能とするように、前記ウエハカバーと共に半導体ウエハを第１の縮小投影露光装置の所定の箇所に配置するステップと、前記ウエハカバーを透過した露光光により露光するステップであり、
前記第２回路パターンのマスクを設計、作成するステップは、ドナーまたはアクセプタをドーピングすることにより半導体ウエハ上に半導体素子領域を形成するための回路パターンのマスクを設計、作成するステップであり、
前記第２回路パターンのマスクを用いて露光するステップは、透明な液体からなるウエハカバーを前記半導体ウエハ上に設けない状態で半導体ウエハを第２の縮小投影露光装置の所定の箇所に配置し、前記ウエハカバーを透過しない露光光により露光するステップであることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
ＤＲＡＭ、フラッシュメモリ、マイクロプロセッサなどの半導体集積回路装置、または同一基板上に設けたＤＲＡＭ、フラッシュメモリ、マイクロプロセッサを含む半導体集積回路装置を製造する方法であって、
半導体ウエハ上にフォトレジスト膜を形成するステップと、
回路パターンのマスクを設計、作製するステップと、
前記フォトレジスト膜を露光するステップと、を含み、
前記回路パターンのマスクは、第１の回路パターンのマスクと、第２回路パターンのマスクと、を含み、
前記第１の回路パターンのマスクを設計、作成するステップは、半導体ウエハ上に形成した半導体素子の電気的な接続用の絶縁膜、または金属膜を含む皮膜を加工するための回路パターンのマスクを設計、作成するステップであり、
前記第１の回路パターンのマスクを用いて露光するステップは、縮小投影レンズの開口数が１以上の縮小投影露光により露光するステップであり、
前記第２回路パターンのマスクを設計、作成するステップは、ドナーまたはアクセプタをドーピングすることにより半導体ウエハ上に半導体素子領域を形成するための回路パターンのマスクを設計、作成するステップであり、
前記第２回路パターンのマスクを用いて露光するステップは、縮小投影レンズの開口数が１以下の縮小投影露光により露光するステップであることを特徴とする半導体集積回路装置の製造方法。