【手続補正書】
【提出日】平成23年6月13日(2011.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたゲート電極と、前記ゲート電極の両側壁に形成された犠牲窒化膜スペーサと、前記犠牲窒化膜スペーサにセルフアラインされ、前記半導体基板上に形成されたソース／ドレーン領域と、を含む電界効果トランジスタを形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸により前記犠牲窒化膜スペーサを選択的に除去し、
前記ゲート電極の両側壁上に、前記電界効果トランジスタのチャネル領域内に引張または圧縮ストレスを誘導するストレス膜を形成することを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２】
前記フッ酸の温度は、約６５℃以上約８５℃未満であることを特徴とする請求項１に記載の半導体集積回路装置の製造方法。
【請求項３】
前記フッ酸は、約１０００：１〜約２５００：１に希釈されていることを特徴とする請求項１または２に記載の半導体集積回路装置の製造方法。
【請求項４】
前記フッ酸は、約１５００：１〜約２０００：１に希釈されていることを特徴とする請求項１または２に記載の半導体集積回路装置の製造方法。
【請求項５】
前記フッ酸は、酸化膜に対する窒化膜の選択比が約１０〜約５０であることを特徴とする請求項１〜４のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項６】
前記ストレス膜を形成する前に、前記ソース／ドレーン領域内にシリサイド膜を形成することをさらに含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項７】
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いることによって、前記ストレス膜の一部を選択的に除去することをさらに含むことを特徴とする請求項５または６に記載の半導体集積回路装置の製造方法。
【請求項８】
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いることによって、前記ストレス膜の一部を選択的に除去することをさらに含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項９】
前記選択的に除去する前に、前記犠牲窒化膜スペーサ上にブロッキング酸化膜を形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いることによって、前記ブロッキング酸化膜を選択的にエッチングすることをさらに含むことを特徴とする請求項８に記載の半導体集積回路装置の製造方法。
【請求項１０】
前記電界効果トランジスタは、前記ゲート電極の両側壁に酸化膜スペーサと、前記酸化膜スペーサと前記犠牲窒化膜スペーサとの間に形成された接着酸化膜と、をさらに含み、
前記ストレス膜を形成する前に、前記ソース／ドレーン領域上に形成され、前記接着酸化膜と部分的に接触するシリサイド膜をさらに形成することを特徴とする請求項１〜９のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１１】
半導体基板と、前記半導体基板上に形成されたゲート電極と、前記ゲート電極側壁に形成された窒化膜と、前記半導体基板と前記窒化膜との間および前記ゲート電極と前記窒化膜との間に形成された酸化膜と、前記ゲート電極に隣接し、前記半導体基板内に形成された不純物領域と、を含む半導体素子を提供し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸により前記窒化膜の少なくとも一部をエッチングし、
前記半導体基板と前記ゲート電極上にストレス膜を形成することを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
前記フッ酸の温度は、約６５℃以上約８５℃未満であることを特徴とする請求項１１に記載の半導体集積回路装置の製造方法。
【請求項１３】
前記フッ酸は、約１０００：１〜約２５００：１に希釈されていることを特徴とする請求項１１または１２に記載の半導体集積回路装置の製造方法。
【請求項１４】
前記フッ酸は、約１５００：１〜約２０００：１に希釈されていることを特徴とする請求項１１または１２に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記フッ酸は、酸化膜に対する窒化膜の選択比が約１０〜約５０であることを特徴とする請求項１１〜１４のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１６】
前記ストレス膜を形成する前に、前記不純物領域内にシリサイド膜を形成することをさらに含むことを特徴とする請求項１１〜１５のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１７】
前記シリサイド膜は、前記酸化膜と一部オーバーラップされることを特徴とする請求項１６に記載の半導体集積回路装置の製造方法。
【請求項１８】
前記ストレス膜を形成する前に、前記半導体基板と前記ゲート電極上にエッチング停止膜を形成することをさらに含むことを特徴とする請求項１１〜１７のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１９】
前記ストレス膜は、窒化膜であり、前記エッチング停止膜は酸化膜であり、
前記酸化膜に対する窒化膜の選択比が１を超えるフッ酸により前記ストレス膜を除去することをさらに含むことを特徴とする請求項１８に記載の半導体集積回路装置の製造方法。
【請求項２０】
前記半導体素子は、前記半導体基板および／または前記窒化膜上に形成された残留酸化膜をさらに含むことを特徴とする請求項１１〜１９のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項２１】
酸化膜に対する窒化膜の選択比が１を超えるフッ酸により前記窒化膜を部分的にエッチングし、
前記ストレス膜を形成する前に、前記エッチング後に残留する前記窒化膜を除去することをさらに含むことを特徴とする請求項１１〜２０のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項２２】
反応性イオンエッチングを利用し、前記エッチング後に残留する前記窒化膜をエッチングすることを特徴とする請求項２１に記載の半導体集積回路装置の製造方法。
【請求項２３】
半導体基板と、前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側壁に順次に形成されたスペーサ酸化膜およびスペーサ窒化膜と、前記半導体基板と前記スペーサ窒化膜との間および前記スペーサ酸化膜と前記スペーサ窒化膜との間に形成された接着酸化膜と、前記スペーサ酸化膜にセルフアラインされ形成された第１不純物領域と、前記スペーサ窒化膜にセルフアラインされ形成された第２不純物領域を含む半導体素子を提供し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用して前記スペーサ窒化膜の少なくとも一部を湿式エッチングし、
前記第２不純物領域内にシリサイド膜を形成し、
前記半導体基板と前記ゲート電極上にエッチング停止膜およびストレス膜を順次に形成することを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２４】
前記半導体素子を提供することは、
前記半導体基板上にゲート電極を形成し、
前記ゲート電極側壁にスペーサ酸化膜を形成し、
前記スペーサ酸化膜にセルフアラインされた第１不純物領域を形成し、
前記スペーサ酸化膜上に形成されたスペーサ窒化膜と、前記半導体基板と前記スペーサ窒化膜との間および前記スペーサ酸化膜と前記スペーサ窒化膜との間に形成された接着酸化膜を形成し、
前記スペーサ窒化膜にセルフアラインされた第２不純物領域を形成することを含むことを特徴とする請求項２３に記載の半導体集積回路装置の製造方法。
【請求項２５】
前記湿式エッチングする前に、前記半導体素子上にブロッキング酸化膜およびブロッキング窒化膜を順次に形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いることによって、前記ブロッキング窒化膜をエッチングすることをさらに含むことを特徴とする請求項２３または２４に記載の半導体集積回路装置の製造方法。
【請求項２６】
前記ストレス膜は窒化膜であり、前記エッチング停止膜は酸化膜であることを特徴とする請求項２３〜２５のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項２７】
前記酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いることによって、前記ストレス膜を除去することをさらに含むことを特徴とする請求項２６に記載の半導体集積回路装置の製造方法。
【請求項２８】
半導体基板上に形成されたゲート電極と、前記ゲート電極に隣接し、前記半導体基板内に形成された不純物領域を含む第１および第２半導体素子を提供し、
前記第１および第２半導体素子上にブロッキング酸化膜およびブロッキング窒化膜を順次に形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いて前記第１半導体素子上に形成されたブロッキング窒化膜をエッチングすることを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２９】
前記フッ酸の温度は、約６５℃以上約８５℃未満であることを特徴とする請求項２８に記載の半導体集積回路装置の製造方法。
【請求項３０】
半導体基板上に形成されたゲート電極と、前記ゲート電極に隣接し、前記半導体基板内に形成された不純物領域を含む第１および第２半導体素子を提供し、
前記第１および第２半導体素子上にエッチング停止膜およびストレス膜を順次に形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いて前記第１半導体素子上に形成されたストレス膜を除去することを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項３１】
前記フッ酸の温度は、約６５℃以上約８５℃未満であることを特徴とする請求項３０に記載の半導体集積回路装置の製造方法。
【請求項３２】
前記ストレス膜は、窒化膜であり、前記エッチング停止膜は酸化膜であることを特徴とする請求項３０または３１に記載の半導体集積回路装置の製造方法。
【請求項３３】
半導体基板上にパッド酸化膜およびパッド窒化膜を順次に形成し、
前記パッド窒化膜をエッチングマスクとして用いて前記半導体基板内にトレンチを形成し、
前記トレンチに沿ってライナー酸化膜をコンフォーマルに形成し、
前記ライナー酸化膜および前記パッド窒化膜に沿ってライナー窒化膜をコンフォーマルに形成し、
前記ライナー窒化膜上に前記トレンチが埋め込まれるように埋め込み酸化膜を形成し、
酸化膜に対する窒化膜の選択比が約０．７〜約１．４である第１フッ酸を用いることによって、前記パッド窒化膜の上面が露出されるように前記埋め込み酸化膜の一部と前記ライナー窒化膜の一部をエッチングし、
前記パッド窒化膜を除去することを特徴とする半導体集積回路装置の製造方法。
【請求項３４】
前記第１フッ酸は、約６５℃以上８５℃未満であることを特徴とする請求項３３に記載の半導体集積回路装置の製造方法。
【請求項３５】
前記第１フッ酸は、酸化膜に対する窒化膜の選択比が約１であることを特徴とする請求項３３または３４に記載の半導体集積回路装置の製造方法。
【請求項３６】
前記パッド窒化膜の除去は、リン酸を利用して前記パッド窒化膜を除去することを特徴とする請求項３３〜３５のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項３７】
前記パッド窒化膜の除去は、酸化膜に対する窒化膜の選択比が約１０〜約５０である第２フッ酸を利用して前記パッド窒化膜を除去することを特徴とする請求項３３〜３５のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項３８】
前記第２フッ酸は、約６５℃以上約８５℃未満であることを特徴とする請求項３７に記載の半導体集積回路装置の製造方法。
【請求項３９】
前記第２フッ酸は、約１０００：１〜約２５００：１に希釈されていることを特徴とする請求項３７または３８に記載の半導体集積回路装置の製造方法。
【請求項４０】
前記第２フッ酸は、約１５００：１〜約２０００：１に希釈されていることを特徴とする請求項３７または３８に記載の半導体集積回路装置の製造方法。
【請求項４１】
半導体基板上に順次に形成されたパッド酸化膜およびパッド窒化膜と、前記パッド酸化膜およびパッド窒化膜をエッチングマスクとして利用して前記半導体基板内に形成されたトレンチと、前記トレンチに沿ってコンフォーマルに形成されたライナー酸化膜と、前記ライナー酸化膜および前記パッド窒化膜に沿ってコンフォーマルに形成されたライナー窒化膜と、前記ライナー窒化膜上に前記トレンチが埋め込まれるように形成された埋め込み酸化膜と、を含む半導体基板をバスに位置させ、
前記バス内でフッ酸の温度、および／または濃度を変化させつつ、前記埋め込み酸化膜の一部、前記ライナー窒化膜の一部、前記パッド窒化膜をエッチングすることを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項４２】
前記埋め込み酸化膜の一部と前記ライナー窒化膜の一部とをエッチングする時に使用されるフッ酸の酸化膜に対する窒化膜の選択比は、約０．７〜約１．４であり、前記パッド窒化膜をエッチングする時に使用されるフッ酸の酸化膜に対する窒化膜の選択比は、約１０〜約５０であることを特徴とする請求項４１に記載の半導体集積回路装置の製造方法。
【請求項４３】
前記エッチングは、前記バス内で第１温度かつ第１濃度の第１フッ酸を利用して前記パッド窒化膜の上面が露出されるように前記埋め込み酸化膜の一部と前記ライナー窒化膜の一部をエッチングし、
前記バス内で第２温度かつ第２濃度の第２フッ酸を利用して前記パッド窒化膜を除去することを含むことを特徴とする請求項４１または４２に記載の半導体集積回路装置の製造方法。
【請求項４４】
前記第２濃度は、前記第１濃度より低いことを特徴とする請求項４３に記載の半導体集積回路装置の製造方法。
【請求項４５】
前記第２温度は、前記第１温度と同じまたは高いことを特徴とする請求項４３に記載の半導体集積回路装置の製造方法。