【手続補正書】
【提出日】平成23年3月25日(2011.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子と一体化された態様で設けられた積層配線層と、
前記積層配線層上で前記半導体素子を囲むように配置され、剛性を有した材料から形成されたフレームと、
前記半導体素子の側面と前記フレームの上面及び内側側面とを覆い、前記半導体素子の電極端子が形成されている側と反対側の面を露出させて形成された封止樹脂とを備え、
前記積層配線層は、前記半導体素子の電極端子を前記半導体素子が搭載されている側と反対側の面に設けられた外部接続端子接合用パッド部に電気的に接続する所要の数の配線層が絶縁層を介在させて積層され、前記半導体素子の電極端子が形成されている側の面に直接形成された絶縁層と、該絶縁層に設けられた開口部を充填して前記半導体素子の電極端子に直接接続された配線層とを有することを特徴とする半導体装置。
【請求項２】
剛性を有した材料からなり、かつ所要の大きさの開口部が形成された板状のフレームをテープ状の基材に貼り付けたものを用意する工程と、
前記テープ状の基材上の、前記フレーム内の開口部に対応する部分に、半導体素子をフェースダウン実装の態様で搭載する工程と、
前記半導体素子の側面と前記フレームの上面及び内側側面とを覆い、かつ、前記半導体素子の電極端子が形成されている側と反対側の面を露出させるように封止樹脂で封止する工程と、
前記テープ状の基材を除去する工程と、
所要の数の配線層を絶縁層を介在させて積層する工程であって、前記半導体素子の電極端子が形成されている側の面に直接絶縁層を形成し、該絶縁層に開口部を形成後、該開口部を充填して前記半導体素子の電極端子に直接接続される配線層を形成する工程を含み、該配線層を介して前記半導体素子の電極端子が、前記半導体素子が搭載されている側と反対側の面に設けられる外部接続端子接合用パッド部に電気的に接続されるように各配線層を積層する工程と、
前記外部接続端子接合用パッド部が露出するように保護膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記開口部が形成された板状のフレームをテープ状の基材に貼り付けたものを用意する工程において、前記開口部がフレーム毎に複数個配列されたものを前記テープ状の基材に貼り付けたものを用意し、
前記半導体素子を搭載する工程において、前記テープ状の基材上の、前記フレーム内の複数個の開口部に対応する部分にそれぞれ半導体素子を搭載し、
前記保護膜を形成する工程の後に、
前記外部接続端子接合用パッド部に外部接続端子を接合する工程と、
１個の半導体素子及びこれに対応するフレームを含むデバイスの単位に分割する工程とを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記開口部がフレーム毎に複数個配列されたものを前記テープ状の基材に貼り付けたものを用意する工程において、前記テープ状の基材の、前記フレームが貼り付けられている側と反対側の面に、あらかじめ薄膜配線プロセスを用いてアライメントパターンが形成された基材を配置し、
前記フレーム内の複数個の開口部に対応する部分にそれぞれ半導体素子を搭載する工程において、前記アライメントパターンを読み取りそのパターン位置に合わせて当該半導体素子を搭載し、
前記テープ状の基材を除去する工程において、前記アライメントパターンが形成された基材も併せて除去することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記封止樹脂で封止する工程において、モールディング用の金型を用いて熱とプレスによる圧縮成形を行うことにより樹脂封止を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記の従来技術の課題を解決するため、本発明の一形態によれば、半導体素子と、前記半導体素子と一体化された態様で設けられた積層配線層と、前記積層配線層上で前記半導体素子を囲むように配置され、剛性を有した材料から形成されたフレームと、前記半導体素子の側面と前記フレームの上面及び内側側面とを覆い、前記半導体素子の電極端子が形成されている側と反対側の面を露出させて形成された封止樹脂とを備え、前記積層配線層は、前記半導体素子の電極端子を前記半導体素子が搭載されている側と反対側の面に設けられた外部接続端子接合用パッド部に電気的に接続する所要の数の配線層が絶縁層を介在させて積層され、前記半導体素子の電極端子が形成されている側の面に直接形成された絶縁層と、該絶縁層に設けられた開口部を充填して前記半導体素子の電極端子に直接接続された配線層とを有することを特徴とする半導体装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の一形態に係る半導体装置の構成によれば、半導体素子と一体化された態様で設けられた積層配線層は、この半導体素子を搭載するパッケージとして機能し、このパッケージを構成する各配線層は、半導体素子の電極端子に直接接続された配線層が、半導体素子が搭載されている側と反対側の面に設けられた外部接続端子接合用パッド部に電気的に接続されるようにそれぞれパターン形成されている。かかるパッケージ（積層配線層）の構成により、高密度化等の要求に伴い外部接続端子の数を増やす必要が生じた場合でも、その要求に十分応えることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明の他の形態によれば、剛性を有した材料からなり、かつ所要の大きさの開口部が形成された板状のフレームをテープ状の基材に貼り付けたものを用意する工程と、前記テープ状の基材上の、前記フレーム内の開口部に対応する部分に、半導体素子をフェースダウン実装の態様で搭載する工程と、前記半導体素子の側面と前記フレームの上面及び内側側面とを覆い、かつ、前記半導体素子の電極端子が形成されている側と反対側の面を露出させるように封止樹脂で封止する工程と、前記テープ状の基材を除去する工程と、所要の数の配線層を絶縁層を介在させて積層する工程であって、前記半導体素子の電極端子が形成されている側の面に直接絶縁層を形成し、該絶縁層に開口部を形成後、該開口部を充填して前記半導体素子の電極端子に直接接続される配線層を形成する工程を含み、該配線層を介して前記半導体素子の電極端子が、前記半導体素子が搭載されている側と反対側の面に設けられる外部接続端子接合用パッド部に電気的に接続されるように各配線層を積層する工程と、前記外部接続端子接合用パッド部が露出するように保護膜を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
次の工程では（図２（ｃ）参照）、テープ５０に貼り付けられたフレーム４０の上面及び内側側面と、テープ５０上に搭載されたチップ２０の側面とを覆うように封止樹脂４１で封止する。この樹脂封止は、モールディング用の金型（上型と下型）を用いて熱とプレスによる圧縮成形を行うことで、実施することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
次の工程では（図３（ａ）参照）、チップ２０の電極端子２１とフレーム４０が露出している側の面に直接絶縁層３１を形成し、その所定の箇所に開口部ＶＨを形成する。例えば、フォトリソグラフィにより、チップ２０の電極端子２１が形成されている側の面に感光性のポリイミド樹脂を塗布し、このポリイミド樹脂のソフトベーク（プリベーク）処理を行った後、マスク（図示せず）を用いて露光及び現像（ポリイミド樹脂層のパターニング）を行い、さらにハードベーク（ポストベーク）処理を行い、図示のように所定の箇所に開口部ＶＨを有する絶縁層（ポリイミド樹脂層）３１を形成する。その際、ポリイミド樹脂層のパターニングは、チップ２０の電極端子２１の形状（配列）に従うように行う。従って、露光及び現像を行うと、図示のように電極端子２１に対応する部分のポリイミド樹脂層３１が除去されて、電極端子２１に到達する開口部ＶＨが形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
次の工程では（図３（ｂ）参照）、セミアディティブ法などにより、開口部ＶＨを充填して電極端子２１に直接接続される所要形状の配線層（パターン）３２を形成する。具体的な一例を説明すると、以下の通りである。