【手続補正書】
【提出日】平成23年5月2日(2011.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の第１の絶縁層と、
前記第１の絶縁層上に接する第１導電型のＭＩＳ型電界効果トランジスタに用いる第１の単結晶半導体層と、
前記第１の絶縁層上に接して形成された第２の絶縁層と、
前記第２の絶縁層上に形成された、第２導電型のＭＩＳ型電界効果トランジスタに用いる第２の単結晶半導体層と、
前記第１の単結晶半導体層、前記第２の絶縁層及び前記第２の単結晶半導体層上に接して形成された第３の絶縁層と、を有し、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位が互いに異なる半導体装置。
【請求項２】
基板上の第１の絶縁層と、
前記第１の絶縁層上の第１導電型のＭＩＳ型電界効果トランジスタに用いる第１の単結晶半導体層と、
前記第１の単結晶半導体層及び前記第１の絶縁層上に形成された第２の絶縁層と、
前記第２の絶縁層上に形成された、第２導電型のＭＩＳ型電界効果トランジスタに用いる第２の単結晶半導体層と、
前記第２の絶縁層及び前記第２の単結晶半導体層上に接して形成された第３の絶縁層と、
前記第２の絶縁層及び前記第３の絶縁層を介して前記第１の単結晶半導体層上に形成された第１のゲート電極と、前記第３の絶縁層を介して前記第２の単結晶半導体層上に形成された第２のゲート電極と、を有し、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位が互いに異なる半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位は｛１００｝であり、
前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位は｛１１０｝である半導体装置。
【請求項４】
請求項３において、
前記第１の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞であり、
前記第２の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞である半導体装置。
【請求項５】
請求項１または請求項２において、
前記第１導電型がｐ型であり、前記第２導電型がｎ型であり、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶方位は｛１１０｝であり、
前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶方位は｛１００｝である半導体装置。
【請求項６】
請求項５において、
前記第１の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞であり、
前記第２の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞である半導体装置。
【請求項７】
請求項４または請求項６において、
前記第１の単結晶半導体層のチャネル長方向と前記第２の単結晶半導体層のチャネル長方向は平行である半導体装置。
【請求項８】
基板上の第１の絶縁層と、
前記第１の絶縁層上に接する第１導電型のＭＩＳ型電界効果トランジスタに用いる第１の単結晶半導体層と、
前記第１の絶縁層上に接して形成された第２の絶縁層と、
前記第２の絶縁層上に形成された、第２導電型のＭＩＳ型電界効果トランジスタに用いる第２の単結晶半導体層と、を有し、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位は同じであり、前記第１の単結晶半導体層と前記第２の単結晶半導体層のチャネル長方向は平行であり、且つ前記チャネル長方向の結晶軸は互いに異なる半導体装置。
【請求項９】
基板上の第１の絶縁層と、
前記第１の絶縁層上の第１導電型のＭＩＳ型電界効果トランジスタに用いる第１の単結晶半導体層と、
前記第１の単結晶半導体層及び前記第１の絶縁層上に形成された第２の絶縁層と、
前記第２の絶縁層上に形成された、第２導電型のＭＩＳ型電界効果トランジスタに用いる第２の単結晶半導体層と、
前記第２の絶縁層及び前記第２の単結晶半導体層上に接して形成された第３の絶縁層と、
前記第２の絶縁層及び前記第３の絶縁層を介して前記第１の単結晶半導体層上に形成された第１のゲート電極と、前記第３の絶縁層を介して前記第２の単結晶半導体層上に形成された第２のゲート電極と、を有し、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位は同じであり、前記第１の単結晶半導体層と前記第２の単結晶半導体層のチャネル長方向は平行であり、且つ前記チャネル長方向の結晶軸は互いに異なる半導体装置。
【請求項１０】
請求項８または請求項９において、
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位は｛１１０｝であり、
前記第１の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞であり、
前記第２の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞である半導体装置。
【請求項１１】
請求項８または請求項９において、
前記第１導電型がｐ型であり、前記第２導電型がｎ型であり、
前記第１の絶縁層の表面に平行な面における前記第１の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の単結晶半導体層の結晶面方位は｛１１０｝であり、
前記第１の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞であり、
前記第２の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞である半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、
前記基板は、ガラス基板である半導体装置。
【請求項１３】
第１の単結晶半導体基板にイオン化した水素を照射して第１の脆化層を形成し、
前記第１の単結晶半導体基板上に第１の絶縁層を形成し、
前記第１の脆化層が形成された前記第１の単結晶半導体基板とベース基板とを前記第１の絶縁層を介して貼り合わせ、
前記第１の脆化層に沿って前記第１の単結晶半導体基板を分断して、前記ベース基板上に前記第１の絶縁層を介して第１の単結晶半導体層を形成し、
前記第１の単結晶半導体層を選択的にエッチングして第１の島状の単結晶半導体層を形成し、
前記第１の絶縁層及び前記第１の島状の単結晶半導体層上に第２の絶縁層を形成し、
第２の単結晶半導体基板にイオン化した水素を照射して第２の脆化層を形成し、
前記第２の絶縁層を平坦化した後に、前記ベース基板と前記第２の脆化層が形成された前記第２の単結晶半導体基板とを前記第２の絶縁層を介して貼り合わせ、
前記第２の脆化層に沿って前記第２の単結晶半導体基板を分断して、前記第２の絶縁層上に第２の単結晶半導体層を形成し、
前記第２の単結晶半導体層を選択的にエッチングして第２の島状の単結晶半導体層を形成する半導体装置の作製方法。
【請求項１４】
請求項１３において、
前記第２の絶縁層を選択的に除去して、前記第１の島状の単結晶半導体層の表面を露出させ、
表面が露出した前記第１の島状の単結晶半導体層、前記第２の絶縁層及び前記第２の島状の単結晶半導体層上に第３の絶縁層を形成し、
前記第３の絶縁層を介して、前記第１の島状の単結晶半導体層上に第１のゲート電極を形成するとともに前記第２の島状の単結晶半導体層上に第２のゲート電極を形成する半導体装置の作製方法。
【請求項１５】
請求項１３において、
前記第１の島状の単結晶半導体層、前記第２の絶縁層及び前記第２の島状の単結晶半導体層上に第３の絶縁層を形成し、
前記第２の絶縁層及び前記第３の絶縁層を介して前記第１の単結晶半導体層上に第１のゲート電極を形成するとともに、前記第３の絶縁層を介して前記第２の単結晶半導体層上に第２のゲート電極を形成する半導体装置の作製方法。
【請求項１６】
請求項１３乃至請求項１５のいずれか一項において、
前記第１の島状の単結晶半導体層を用いてｎ型のＭＩＳ型電界効果トランジスタを形成し、
前記第２の島状の単結晶半導体層を用いてｐ型のＭＩＳ型電界効果トランジスタを形成し、
前記第１の絶縁層の表面に平行な面における前記第１の島状の単結晶半導体層の結晶面方位は｛１００｝であり、
前記第２の絶縁層の表面に平行な面における前記第２の島状の単結晶半導体層の結晶面方位は｛１１０｝である半導体装置の作製方法。
【請求項１７】
請求項１６において、
前記第１の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞であり、
前記第２の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞である半導体装置の作製方法。
【請求項１８】
請求項１３乃至請求項１５のいずれか一項において、
前記第１の島状の単結晶半導体層を用いてｎ型のＭＩＳ型電界効果トランジスタを形成し、
前記第２の島状の単結晶半導体層を用いてｐ型のＭＩＳ型電界効果トランジスタを形成し、
前記第１の絶縁層の表面に平行な面における前記第１の島状の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の島状の単結晶半導体層の結晶面方位は｛１１０｝であり、
前記第１の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞であり、前記第２の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞であり、前記第１の島状の単結晶半導体層のチャネル長方向と前記第２の島状の単結晶半導体層のチャネル長方向は平行である半導体装置の作製方法。
【請求項１９】
請求項１３乃至請求項１５のいずれか一項において、
前記第１の島状の単結晶半導体層を用いてｐ型のＭＩＳ型電界効果トランジスタを形成し、
前記第２の島状の単結晶半導体層を用いてｎ型のＭＩＳ型電界効果トランジスタを形成し、
前記第１の絶縁層の表面に平行な面における前記第１の島状の単結晶半導体層の結晶面方位は｛１１０｝であり、
前記第２の絶縁層の表面に平行な面における前記第２の島状の単結晶半導体層の結晶面方位は｛１００｝である半導体装置の作製方法。
【請求項２０】
請求項１９において、
前記第１の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞であり、
前記第２の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞である半導体装置の作製方法。
【請求項２１】
請求項１３乃至請求項１５のいずれか一項において、
前記第１の島状の単結晶半導体層を用いてｐ型のＭＩＳ型電界効果トランジスタを形成し、
前記第２の島状の単結晶半導体層を用いてｎ型のＭＩＳ型電界効果トランジスタを形成し、
前記第１の絶縁層の表面に平行な面における前記第１の島状の単結晶半導体層の結晶面方位と、前記第２の絶縁層の表面に平行な面における前記第２の島状の単結晶半導体層の結晶面方位は｛１１０｝であり、
前記第１の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１１０＞であり、前記第２の島状の単結晶半導体層のチャネル長方向の結晶軸が＜１００＞であり、前記第１の島状の単結晶半導体層のチャネル長方向と前記第２の島状の単結晶半導体層のチャネル長方向は平行である半導体装置の作製方法。
【請求項２２】
請求項１３乃至請求項２１のいずれか一項において、
前記ベース基板はガラス基板である半導体装置の作製方法。