【誤訳訂正書】
【提出日】平成21年9月9日(2009.9.9)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
第２トランジスタ（１４）のゲート（２６）を、第１トランジスタ（１２）のソース（１８）またはドレイン（２０）に電気的接続する電気的コンタクトの製造方法であって、前記製造方法は、
前記第１トランジスタ（１２）を形成するための第１ウェル（３４）と、前記第２トランジスタ（１４）を形成するための第２ウェル（３６）とを有する半導体基板（３８）を提供するステップであって、前記半導体基板（３８）は前記第１ウェル（３４）上に位置する第１ゲート誘電体材料（４６）と、前記第２ウェル（３６）上に位置する第２ゲート誘電体材料（４８）と、前記第１ゲート誘電体材料（４６）上および前記第２ゲート誘電体材料（４８）上に位置する導電性材料（５０）とを有し、前記第１ウェル（３４）と前記第２ウェルのうちの一方がＰ型ウェルであり、他方はＮ型ウェルであることと；
前記導電性材料（５０）上にフォトレジスト（５２）を堆積し、そして前記フォトレジスト（５２）をパターニングすることによって、前記第１ウェル（３４）上において前記電気的コンタクト（３２）を形成すべき位置に、前記フォトレジスト（５２）の開口部を形成するステップと；
前記第１ウェル（３４）に達するように前記開口部にドーパント材料を注入することによって、前記第１ウェル（３４）のドープ領域（３３）、前記第１ゲート誘電体材料（４６）のドープ領域（３５）、および前記導電性材料（５０）のドープ領域（３７）を形成するステップであって、前記第１ウェル（３４）がＰ型ウェルの場合に前記ドーパント材料はリンまたはヒ素であり、前記第１ウェル（３４）がＮ型ウェルの場合に前記ドーパント材料はホウ素であることと；
前記フォトレジスト（５２）を除去し且つ前記導電性材料（５０）と前記第１ゲート誘電体材料（４６）をパターニングすることによって、前記第１トランジスタ（１２）のゲート（１６）を形成し、且つ前記第１ゲート誘電体材料（４６）のドープ領域（３５）の一部と前記導電性材料（５０）のドープ領域（３７）の一部とを削るステップと；
前記導電性材料（５０）と前記第２ゲート誘電体材料（４８）をパターニングすることによって、前記第１ゲート誘電体材料（４６）のドープ領域（３５）と前記導電性材料（５０）のドープ領域（３７）とを有するように前記第２トランジスタ（１４）のゲート（２６）を形成するステップと；
前記第１ウェル（３４）に更に前記ドーパント材料を注入することによって、前記第１トランジスタ（１２）のゲート（１６）から、前記第１ウェル（３４）の前記ドープ領域（３３）まで延びるエクステンション部（５８）を前記第１ウェル（３４）に形成するステップであって、前記エクステンション部（５８）は前記第１ウェル（３４）の前記ドープ領域（３３）と前記第１ゲート誘電体材料（４６）のドープ領域（３５）とを介して前記導電性材料（５０）の前記ドープ領域（３７）に電気的接続することと；
前記第１トランジスタ（１２）のゲートに側壁（６６）を形成し、かつ前記第１ゲート誘電体材料（４６）のドープ領域（３５）と前記導電性材料（５０）のドープ領域（３７）とに側壁（６８）を形成するステップと；
前記エクステンション部（５８）に更に前記ドーパント材料を注入することによって前記第１トランジスタ（１２）のソースまたはドレインの領域（６２）を形成するステップと
を備えることを特徴とする、電気的コンタクトの製造方法。
【請求項２】
前記第１ゲート誘電体材料（４６）と前記第２誘電体材料（４８）は、酸化シリコンまたは酸化ハフニウムである、請求項１記載の製造方法。
【請求項３】
前記半導体基板（３８）は、シリコンまたは絶縁体上シリコンである、請求項１または２記載の製造方法。
【請求項４】
前記第１トランジスタ（１２）を形成するための第１ウェル（３４）と、前記第２トランジスタ（１４）を形成するための第２ウェル（３６）とを有する半導体基板（３８）を備える集積回路であって、前記第１ウェル（３４）と前記第２ウェル（３６）のうちの一方がＰ型ウェルであり、他方はＮ型ウェルであり、
前記第１トランジスタ（１２）は、前記第１ウェル（３４）上に位置する第１ゲート誘電体材料（４６）を含む第１ゲート（１６）を有し、
前記第２トランジスタ（１４）は、前記第２ウェル（３６）上に位置する前記第２ゲート誘電体材料（４８）を含む第２ゲート（２６）を有し、
前記第２ゲート（２６）は、前記第１ゲート誘電体材料（４６）と同じ材料で形成されたゲート誘電体材料を有し、当該ゲート誘電体材料はドーパント材料が注入されたドープ領域（３５）を有し、前記第１ウェル（３４）は、前記ドーパント材料が注入され且つ前記ゲート誘電体材料の前記ドープ領域（３５）に電気的接続するドープ領域（３３）を有し、前記第１ウェル（３４）がＰ型ウェルの場合に前記ドーパント材料はリンまたはヒ素であり、前記第１ウェル（３４）がＮ型ウェルの場合に前記ドーパント材料はホウ素であり、
前記第１トランジスタ（１２）は、前記第１トランジスタ（１２）のゲート（１６）から、前記第１ゲート誘電体材料（４６）のドープ領域（３５）まで延びるエクステンション部（５８）を前記第１ウェル（３４）に有するソースまたはドレインを備え、
前記エクステンション部（５８）は前記第１ウェル（３４）の前記ドープ領域（３３）を介して前記第１ゲート誘電体材料（４６）のドープ領域（３５）に電気的接続することを特徴とする、集積回路。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】基板への配線を有する集積回路およびその製造方法
【技術分野】
【０００１】
本発明は、集積回路に関し、特に配線と基板の間のコンタクト形成に関する。
【０００２】
集積回路は、複数の活性領域内にそれぞれ形成された複数のトランジスタを備え、これらトランジスタは配線層によって互いに接続される。通常、これらの配線層は、基板上の複数の層内に形成されるポリシリコンまたは金属である。活性領域は基板自体に形成される。集積回路内で通常必要とされる比較的簡単な接続は、他のトランジスタのゲートに接続している１つのトランジスタのソース／ドレインである。通常、このような接続は、ゲート上に位置する層からの接続を行う配線層を提供することにより行われる。そうするためには、集積回路上にスペースが必要であり、このスペースは集積回路全体の大きさのうちの１つの要因である。今まで使用されてきたもう１つのタイプのコンタクトは埋込コンタクトとして知られており、埋込コンタクトでは、典型的なゲート材料であるポリシリコンが、ソース／ドレインとゲートとの間のコンタクトを行うために、基板に直接コンタクトする。
【０００３】
埋込コンタクトに関連する難点および問題のうちの１つは、基板が、基板とコンタクトしていたポリシリコンと直接隣接する領域またはポリシリコンの縁部の領域で過度にエッチングされるという傾向があることである。このような過度のエッチングの原因は、基板への開口部、すなわちソース／ドレインへの開口部を、ポリシリコンを堆積する前に形成しなければならないからである。それ故、コンタクトのために使用されるポリシリコンのエッチングは、基板を過度にエッチングするという問題を生じさせる恐れがある。
【０００４】
それ故、上のレベルの配線のスペースと同じスペースを必要とせず、埋込コンタクトに付随する問題を有さないコンタクトが切望されている。
【０００５】
ゲートへのドレインの標準的な接続は、基板内に形成されたソース／ドレインと他のトランジスタのゲートとの間を接続するために、ゲート誘電体材料内への注入により行われる。ゲート材料と基板、すなわちソース／ドレインとの間の接続は、その領域内のゲート材料への注入により行われ、その結果、ゲート誘電体はその位置で導電性になる。図面を参照しながら下記の説明を読めば、このことをより深く理解することができるだろう。
【０００６】
図１は、従来技術では周知の、集積回路内のごく普通の回路１０であるが、従来技術の回路とは異なる方法で、異なる構成に形成されている回路１０である。回路１０は、トランジスタ１２およびトランジスタ１４を備える。トランジスタ１２は、ゲート１６、ソース／ドレイン１８、およびソース／ドレイン２０を有する。本明細書で使用する場合、ソース／ドレインは、所与の回路での使用方法によりソースであってもドレインであってもよい、ゲートに隣接するドープ領域である。トランジスタ１４は、ソース／ドレイン２２およびソース／ドレイン２４を有する。ソース／ドレイン１８、２２および２４は、図では接続していないが、完成した回路においては、他の回路または電源端末に接続する。同様に、ゲート１６も、他の回路または基準または信号に接続する。ソース／ドレイン２０は、トランジスタ１４のゲート２６に接続する。ソース／ドレインからゲートへの接続は、集積回路においてはごく普通のものである。
【０００７】
図２は、本発明の１実施形態による配置図における回路１０である。回路１０は、活性領域２８および活性領域３０を備える。活性領域２８は、トランジスタ１２を形成するためのものであり、活性領域３０は、トランジスタ１４を形成するためのものである。ゲート２６は、活性領域３０の上に位置しており、コンタクト３２のところでトランジスタ１４のソース／ドレイン領域２０と接続している。活性領域２８は、その上に位置するゲート１６を有すると共に、ソース／ドレイン領域１８および２０を含む。活性領域３０はソース／ドレイン領域２２および２４を含む。コンタクト３２は、その領域の少なくとも一部に注入することにより形成され、そのため、ゲート誘電体材料はその領域において導電性になる。それ故、活性領域２８の上を延びるゲート２６は、コンタクト３２を通してドレイン２０とコンタクトする。
【０００８】
図３は、処理の比較的初期の段階でのトランジスタ１２および１４を示す断面図である。処理のこの段階は従来のものである。回路１０は、Ｐ型ウェル３４およびＮ型ウェル３６を有するＰ型である基板３８を備える。基板３８は、図では、Ｐ型ウェル３４およびＮ型ウェル３６の上の導電性材料５０と、上に位置するゲート誘電体材料４６および４８とを有するものとして示されている。Ｐ型ウェル３４は、分離領域４０および４２の間に位置する。Ｎ型ウェル３６は、図３に示すように、分離領域４２および４４の間に位置する。図３の場合、分離領域４０と４２との間にゲート誘電体材料４６が位置しており、分離領域４２と４４との間にゲート誘電体材料４８が位置している。ゲート誘電体材料４６および４８の上には、ポリシリコン層５０が位置している。基板３８は、また、絶縁体上シリコン（ＳＯＩ）であってもよく、その場合、絶縁体上に半導体層が位置する。ウェル３４および３６は半導体層内に位置し、分離領域４０、４２および４４は絶縁体へと延びる。
【０００９】
図４は、活性領域２８内のコンタクト３２のための位置のところに開口部ができるようにフォトレジスト５２を堆積し、パターン化した後の回路１０である。この図は、コンタクト領域３２内の誘電体材料４６に中心深さを有する注入を示す。その結果、Ｐ型ウェル３４内のドープ領域３３、注入されたゲート誘電体３５、および注入されたポリシリコン領域３７ができる。効果的なドーパント材料としては、誘電体材料４６をコンタクト３２のところで高度に導電性にするためのホウ素がある。ゲート誘電体材料としては、他の材料を使用することができ、ポリシリコンの代わりに、他の材料でゲート電極を形成することができる。そのような場合には、ゲート誘電体材料と上に位置するゲート材料との間に必要な導通および短絡を形成するために、ホウ素以外の異なるドーパント材料を提供することが望ましい。そのようなドーパントの１つとしてヒ素があり、他のドーパントとしてはリンがある。Ｐ型ウェルに注入した場合、Ｎ型の導電性にするリンを使用するのが有利であり得る。酸化シリコン以外のゲート誘電体材料としては、酸化ハフニウムがある。他の材料も同様に選択することができる。それ故、短絡を形成する前にポリシリコンをエッチングしなくても、ポリシリコンに短絡が形成される。従来の埋込コンタクトの場合には、コンタクトのためのウェルまたは領域を開き、その後ポリシリコンを堆積する必要があった。以降のエッチングは、シーケンスの点で面倒であったばかりでなく、基板を露出した後で、ポリシリコンをエッチングする領域に隣接して、基板の過度にエッチングされた領域を形成する恐れがあった。
【００１０】
図５は、ゲート誘電体材料４６で形成されたゲート誘電体５４上にゲート１６を残すようにパターン化エッチングした後のポリシリコン５０およびゲート材料４６を示す。また、ソース／ドレインエクステンション部５６およびソース／ドレインエクステンション部５８は、ゲート１６をマスクとして使用することにより形成される。ソース／ドレインエクステンション部５６および５８は、ヒ素およびリンの組み合わせを注入することにより形成されたＮ型のものである。注入するためのこの特定の種および種の組み合わせは、必要に応じて変えることができる。また、コンタクト領域３２に延びるゲート２６が残る。それ故、ゲート２６は、注入されたゲート誘電体材料の領域上に位置する。注入されたゲート誘電体の一部は、ゲート２６とドレイン２０との間に最終的にコンタクトを形成する部分であるので、この注入されたゲート材料のうちの一部は、ポリシリコン５０をエッチングした後でも残っていなければならない。エクステンション部５６および５８の前に、ホウ素とインジウムの組合せのハロー注入を有することが望ましい場合があるが、このハロー注入は図示していない。何故なら、ハロー注入は、当業者にとって周知のものなので、図面が不必要にわかりにくくなるのを避けるためである。
【００１１】
図６は、高濃度にドープしたソース／ドレイン領域６０および６２を形成するために側壁を形成し、ヒ素とリンの注入を組み合わせた後の回路１０である。ゲート１６は、側壁スペーサ６４および６６を有する。ゲート２６は、側壁スペーサ６８および６９を有する。この図は、Ｎチャネル型の完成したトランジスタ１２、およびＰチャネル型の完成したトランジスタ１４を示す。ゲート２６は、コンタクト３２のところでドレイン２０に接続している。ドレイン２０は、高濃度にドープされた領域６２およびエクステンション領域５８からなる。コンタクト領域３２にリンが注入されると、コンタクト領域は、図６に示すように、ソース／ドレインエクステンション部５８を越えて延びることができる。ゲート誘電体材料のドープ領域は導電性で、そのため、その下のドープ領域とコンタクトする。このドープされたゲート誘電体が、ソース／ドレインとだけコンタクトするのであれば、ドレイン２０へとゲート２６を短絡するが、ウェル３４へは短絡しない。ゲート誘電体のドープした部分が、ドレイン２０を越えて横方向に延びると、上記ドープした部分は、ウェル３４に対向する導電型のドープした領域とコンタクトしなければならないし、それ故、図６に示すゲート誘電体の注入は、Ｎ型の領域を形成しなければならない。
【００１２】
図７は、図３の段階と同じ処理段階のトランジスタ１４を示す。この断面図では、図７は、Ｎ型ウェル３６および分離領域７０および７２、ならびにゲート誘電体材料４８を示す。
【００１３】
図８は、ゲート７４およびソース／ドレイン領域エクステンション部７６および７８を形成するために、ポリシリコン５０がエッチングされた後のトランジスタ１４である。これらのエクステンション部は、図５の方法に類似の方法であるが、異なるプロセスステップで形成される。何故なら、トランジスタ１２およびトランジスタ１４に対するドーピングの種類が異なっているからである。これらのソース／ドレインエクステンション部は、ヒ素およびホウ素の組み合わせを使用して注入により形成される。図８のために必要なステップは、図５のステップの前または後のどちらに行ってもよい。
【００１４】
図９は、ホウ素の組み合わせにより形成されたソース／ドレイン領域２２およびソース／ドレイン領域２４の形成を完了するため、高濃度にドープされたソース／ドレイン領域８４および８６を形成するためのマスクを提供する、側壁スペーサ８０および８２を形成した後の完成したトランジスタ１４である。
【００１５】
それ故、断面図３〜６および断面図７〜９に示すように、完成した回路１０は、完成したトランジスタ１２と、トランジスタ１２のドレインがトランジスタ１４のゲートに接続している完成したトランジスタ１４とを示す。この場合、コンタクトを行うためにソース／ドレイン上に導電性材料を塗布する必要がない。こうすることにより、埋込コンタクトに付随する問題を回避することができ、あるトランジスタのドレインと他のトランジスタのゲートとの間に、非常にコンパクトな配線を提供することができる。このことは、もっと高いレベルの配線の必要性を低減する効果があり、そのため処理の複雑さおよび欠陥が発生する機会を低減する効果がある。それ故、面積が狭くなり、チップ面積全体が小さくなり、プロセスを複雑にしないでコストを下げる機会が提供される。
【００１６】
また、抵抗のようなトランジスタ以外の回路フィーチャによっても、類似の利点を達成することができる。もう１つの回路フィーチャは、ソース／ドレイン上を延び、図４、図
５および図６の領域３５のような導電性の注入された誘電体により、ソース／ドレインへの電気的コンタクトを行う、ポリシリコンゲート２６のような電極を有することができる。
【００１７】
効果、他の利点および課題解決策を、特定の実施形態に関して上述した。しかしながら、任意の効果、利点または解決策を生じさせ得るかそれ自体より顕著になり得る、そのような効果、利点、課題解決策は、任意またはすべての請求項の重要な、必要な、または必須の特徴もしくは要素と解釈すべきではない。本明細書で使用する場合、用語「〜成る、含む、備える（comprise）」やその変化形は、非排他的な包含物をその範囲内に入れるものとし、ある要素のリストを含むプロセス、方法、物、または装置は、その要素のみを含むわけではなく、明示的に列挙されていない他の要素やそのようなプロセス、方法、物、または装置に固有の要素を含みうる。
【図面の簡単な説明】
【００１８】
【図１】従来技術の周知の回路の回路図。
【図２】本発明のある実施形態により製造された図１の回路の平面図。
【図３】図２の回路の一部を処理する際の逐次的な断面図。
【図４】図２の回路の一部を処理する際の逐次的な断面図。
【図５】図２の回路の一部を処理する際の逐次的な断面図。
【図６】図２の回路の一部を処理する際の逐次的な断面図。
【図７】図２の回路の他の一部を処理する際の逐次的な断面図。
【図８】図２の回路の他の一部を処理する際の逐次的な断面図。
【図９】図２の回路の他の一部を処理する際の逐次的な断面図。
【誤訳訂正３】
【訂正対象書類名】図面
【訂正対象項目名】図６
【訂正方法】変更
【訂正の内容】
【図６】
2006500759.tif 000001