【手続補正書】
【提出日】平成22年6月7日(2010.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板上に形成されたゲートライン及びゲート電極を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたデータライン、ソース電極及びドレーン電極を含むデータ配線と、
前記データ配線上に形成され、前記ドレーン電極の一部を露出する第１の保護膜と、
前記第１の保護膜上に形成され、その外側壁の位置が前記第１の保護膜の外側壁の内側となるように設けられている第２の保護膜と、
前記ドレーン電極と電気的に連結された画素電極と、を含むことを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記第１の保護膜は、酸化珪素又は酸窒化珪素を含み、前記第２の保護膜は窒化珪素を含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記ゲート絶縁膜は、画素領域の少なくとも一部領域で前記絶縁基板を露出するようにパターニングされており、
前記画素電極の少なくとも一部分は、前記露出された絶縁基板の真上に形成されていることを特徴とする請求項１または２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記第２の保護膜は、その外側壁の位置が、前記ゲート絶縁膜の外側壁の内側となるように設けられていることを特徴とする請求項１〜３のいずれか一つに記載の薄膜トランジスタアレイ基板。
【請求項５】
前記ゲート絶縁膜は、窒化珪素を含むことを特徴とする請求項１〜４のいずれか一つに記載の薄膜トランジスタアレイ基板。
【請求項６】
前記絶縁基板上に形成された維持電極をさらに含み、
前記維持電極は、前記ゲート絶縁膜を介在して前記画素電極とオーバーラップされていることを特徴とする請求項１〜５のいずれか一つに記載の薄膜トランジスタアレイ基板。
【請求項７】
前記ゲートラインは、少なくともその一側末端に形成されたゲートパッドをさらに含み、
前記ゲート絶縁膜は、前記ゲートパッドを露出するゲートコンタクト部をさらに含み、
前記ゲート絶縁膜は、前記ゲートライン周辺部、前記データライン周辺部及び前記ゲートコンタクト部を除外した前記絶縁基板の全面を覆い、前記画素電極は前記ゲート絶縁膜上に形成された前記第２の保護膜の真上に形成されていることを特徴とする請求項１〜６のいずれか一つに記載の薄膜トランジスタアレイ基板。
【請求項８】
前記絶縁基板上に形成された維持電極をさらに含み、
前記維持電極は、前記ゲート絶縁膜、前記第１の保護膜及び前記第２の保護膜を介在して前記画素電極とオーバーラップされていることを特徴とする請求項７に記載の薄膜トランジスタアレイ基板。
【請求項９】
前記データラインは、少なくともその一側末端に形成されたデータパッドをさらに含み、
前記第１の保護膜及び前記第２の保護膜は、前記データパッドを露出するデータコンタクト部をさらに含み、
前記データコンタクト部に露出された前記データパッドとフルコンタクトする補助データパッドをさらに含むことを特徴とする請求項１〜６のいずれか一つに記載の薄膜トランジスタアレイ基板。
【請求項１０】
絶縁基板上に形成されたゲートライン及びゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層と、データライン、ソース電極、及びドレーン電極を含むデータ配線を形成する段階と、
前記データ配線上に第１の保護膜及び第２の保護膜を順次に形成する段階と、
前記第２の保護膜及び第１の保護膜をエッチングして、前記第２の保護膜の外側壁を前記第１の保護膜の外側壁の内側に設置させ、ドレーン電極−画素電極コンタクト部のドレーン電極を露出する段階と、
前記ドレーン電極と電気的に連結された画素電極を形成する段階とを含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１１】
前記第２の保護膜及び前記第１の保護膜をエッチングする段階は、前記第２の保護膜に対するエッチング率が前記第１の保護膜に対するエッチング率より高いエッチングガスを用いて進行されることを特徴とする請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１２】
前記第２の保護膜及び前記第１の保護膜をエッチングする段階は等方性エッチングにより進行されることを特徴とする請求項１０または１１に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１３】
前記第１の保護膜は、酸化珪素又は酸窒化珪素を含み、前記第２の保護膜は窒化珪素を含むことを特徴とする請求項１０〜１２のいずれか一つに記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１４】
前記ゲート配線を形成する段階は、前記ゲート配線及び維持電極を形成する段階であり、
前記第２の保護膜及び前記第１の保護膜をエッチングする段階は前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階であり、
前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階は、前記ゲートライン形成領域、データライン形成領域、ソース電極形成領域及びドレーン電極−画素電極コンタクト部を除外したドレーン電極形成領域を覆う第１の領域、及び前記第１の領域より厚さが薄く、前記維持電極形成領域を覆う第２の領域を含み、前記維持電極形成領域を除外した画素電極が形成されている画素領域を露出するフォトレジストパターンをエッチングマスクとして用いてエッチングする段階であることを特徴とする請求項１３に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１５】
前記ゲート絶縁膜は窒化珪素を含み、
前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階は前記ゲート絶縁膜の外側壁を前記第２の保護膜の外側壁の外側に設置させる段階を含むことを特徴とする請求項１４に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１６】
前記画素電極を形成する段階は、前記フォトレジストパターン上に画素電極用導電物質を積層し、リフトオフする段階を含むことを特徴とする請求項１４または１５に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１７】
前記ゲート配線を形成する段階は、前記ゲート配線及び維持電極を形成する段階であり、
前記第２の保護膜及び前記第１の保護膜をエッチングする段階は前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階であり、
前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜を形成する段階は、
前記ゲートライン形成領域、データライン形成領域、ソース電極形成領域及びドレーン電極−画素電極コンタクト部を除外したドレーン電極形成領域を覆う第１の領域、及び前記第１の領域より厚さが薄く、前記維持電極形成領域及び前記ドレーン電極−画素電極コンタクト部を覆う第２の領域を含み、前記維持電極形成領域を除外した画素電極が形成される画素領域を露出するフォトレジストパターンをエッチングマスクとして用いて前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜を１次エッチングする段階、
前記第２の領域を除去する段階、及び
前記第２の領域が除去されたフォトレジストパターンをエッチングマスクとして用いて前記第２の保護膜及び前記第１の保護膜を２次エッチングする段階を含むことを特徴とする請求項１３に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１８】
前記ゲート絶縁膜は窒化珪素を含み、
前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階は、前記ゲート絶縁膜の外側壁を前記第２の保護膜の外側壁の外側に設置させる段階を含むことを特徴とする請求項１７に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１９】
前記画素電極を形成する段階は、前記第２の領域が除去されたフォトレジストパターン上に画素電極用導電物質を積層し、リフトオフする段階を含むことを特徴とする請求項１７または１８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２０】
前記１次エッチングは、全面エッチングとなるように進行され、前記２次エッチングは部分エッチングとなるように進行されることを特徴とする請求項１７〜１９のいずれか一つに記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２１】
前記ゲート配線を形成する段階は、前記ゲート配線及び維持電極を形成する段階であり、
前記第２の保護膜及び前記第１の保護膜をエッチングする段階は前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階であり、
前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階は、前記ゲートライン形成領域、データライン形成領域、ソース電極形成領域及びドレーン電極−画素電極コンタクト部を除外したドレーン電極形成領域を覆う第１の領域、及び前記第１の領域より厚さが薄く、前記画素電極形成領域を覆う第２の領域を含み、前記ゲートライン周辺部、前記データライン周辺部及び前記ドレーン電極−画素電極コンタクト部を露出するフォトレジストパターンをエッチングマスクとして用いてエッチングする段階であることを特徴とする請求項１３に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２２】
前記ゲート絶縁膜は窒化珪素を含み、
前記第２の保護膜、前記第１の保護膜及び前記ゲート絶縁膜をエッチングする段階は、前記ゲート絶縁膜の外側壁を前記第２の保護膜の外側壁の外側に設置させる段階を含むことを特徴とする請求項２１に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２３】
前記画素電極を形成する段階は、前記第２の領域が除去されたフォトレジストパターン上に画素電極用導電物質を積層し、リフトオフする段階を含むことを特徴とする請求項２１または２２に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項２４】
前記データ配線を形成する段階は、前記データラインの少なくとも一側末端にデータパッドを形成する段階をさらに含み、
前記ドレーン電極を露出する段階時前記データパッドが露出されることを特徴とする請求項１０〜２３のいずれか一つに記載の薄膜トランジスタアレイ基板の製造方法。