【手続補正書】
【提出日】平成23年1月17日(2011.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のフレームのそれぞれを構成する画素の画素値を示すデータの入力を、該フレームの順番に受け、次のフレームを構成する画素の画素値を示すデータをフレームメモリに書き込むとともに、該フレームメモリにすでに書き込まれた直前のフレームを構成する画素の画素値を示すデータを読み出すために、該フレームメモリヘのアクセスを行うアドレスを指定するアドレス信号、および、該フレームメモリヘの書き込み、もしくは、該フレームメモリからの読み出しを指示する制御信号を生成して該フレームメモリに供給するメモリ制御回路において、
前記次のフレームを構成する画素の画素値を示すデータの入力が開始される以前に、前記直前のフレームを構成する画素のうちの一部の画素の画素値を示すデータを前記フレームメモリから読み出すように、アドレス信号および制御信号を生成し、該フレームメモリに供給することを特徴とするメモリ制御回路。
【請求項２】
前記複数のフレームのそれぞれを構成する画素の画素値を示すデータの入力が開始されるよりも早いタイミングで、同期信号の入力を受け、
前記同期信号の入力を検知して、初期アドレスにクリアされたアドレス信号を生成するとともに、読み出しを指示する制御信号を生成し、前記フレームメモリに供給することを特徴とする請求項１記載のメモリ制御回路。
【請求項３】
前記それぞれのフレームが複数のラインで構成されており、該複数のラインのそれぞれを構成する複数の画素の画素値を示すデータの入力を、該ラインの順番に受け、
前記複数のラインのうちの最初のラインを構成する画素の画素値を示すデータの入力が開始される以前に、前記直前のフレームの最初のラインを構成する複数の画素のうちの最初から所定の範囲の画素の画素値を示すデータを読み出すように、アドレス信号および制御信号を生成し、前記フレームメモリに供給し、
前記最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、前記直前のフレームの最初のラインを構成する複数の画素のうちの残りの画素の画素値を示すデータと、前記直前のフレームの次のラインの最初から前記所定の範囲の画素の画素値を示すデータとを読み出すように、アドレス信号および制御信号を生成し、前記フレームメモリに供給することを特徴とする請求項２記載のメモリ制御回路。
【請求項４】
前記同期信号の入力を検知して、前記初期アドレスから所定範囲のデータを読み出すように、前記初期アドレスにクリアされたアドレス信号および読み出しを指示する制御信号を生成して前記フレームメモリに供給し、
前記最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、前記所定範囲の次のアドレスから１ライン分のデータが読み出すように、少なくとも、該所定範囲の次のアドレスを指定するアドレス信号および読み出しを指示する制御信号を生成して前記フレームメモリに供給することを特徴とする請求項３記載のメモリ制御回路。
【請求項５】
前記フレームメモリから読み出したデータを，一時的に保持する読み出し用ＦＩＦＯをさらに備え、
前記次のフレームを構成する画素の画素値を示すデータの入力が開始される以前に前記フレームメモリから読み出したデータを、前記読み出し用ＦＩＦＯに保持し、該次のフレームを構成する画素の画素値を示すデータの入力が開始された後に、該読み出し用ＦＩＦＯから読み出して出力することを特徴とする請求項１ないし４のいずれかに記載のメモリ制御回路。
【請求項６】
フレームメモリと、
複数のフレームのそれぞれを構成する画素の画素値を示すデータの入力を、該フレームの順番に受け、次のフレームを構成する画素の画素値を示すデータを前記フレームメモリに書き込むとともに、該フレームメモリにすでに書き込まれた直前のフレームを構成する画素の画素値を示すデータを読み出すために、該フレームメモリヘのアクセスを行うアドレスを指定するアドレス信号、および、該フレームメモリヘの書き込み、もしくは、該フレームメモリからの読み出しを指示する制御信号を生成して該フレームメモリに供給するメモリ制御回路と、
前記次のフレームを構成する画素の画素値を示すデータの入力と、前記メモリ制御回路が前記フレームメモリから読み出した直前のフレームを構成する画素の画素値を示すデータとの入力を受け、両データに基づいた処理を行う画像処理回路とを備えた画像処理装置において、
前記メモリ制御回路が、
前記次のフレームを構成する画素の画素値を示すデータの入力が開始される以前に、前記直前のフレームを構成する画素のうちの一部の画素の画素値を示すデータを前記フレームメモリから読み出すように、アドレス信号および制御信号を生成し、該フレームメモリに供給することを特徴とする画像処理装置。
【請求項７】
前記メモリ制御回路が、
前記複数のフレームのそれぞれを構成する画素の画素値を示すデータの入力が開始されるよりも早いタイミングで、同期信号の入力を受け、
前記同期信号の入力を検知して、初期アドレスにクリアされたアドレス信号を生成するとともに、読み出しを指示する制御信号を生成し、前記フレームメモリに供給することを特徴とする請求項６記載の画像処理装置。
【請求項８】
前記それぞれのフレームが複数のラインで構成されており、
前記メモリ制御回路が、
該複数のラインのそれぞれを構成する複数の画素の画素値を示すデータの入力を、該ラインの順番に受け、
前記複数のラインのうちの最初のラインを構成する画素の画素値を示すデータの入力が開始される以前に、前記直前のフレームの最初のラインを構成する複数の画素のうちの最初から所定の範囲の画素の画素値を示すデータを読み出すように、アドレス信号および制御信号を生成し、前記フレームメモリに供給し、
前記最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、前記直前のフレームの最初のラインを構成する複数の画素のうちの残りの画素の画素値を示すデータと、前記直前のフレームの次のラインの最初から前記所定の範囲の画素の画素値を示すデータとを読み出すように、アドレス信号および制御信号を生成し、前記フレームメモリに供給することを特徴とする請求項７記載の画像処理装置。
【請求項９】
前記メモリ制御回路が、
前記同期信号の入力を検知して、前記初期アドレスにクリアされたアドレス信号および読み出しを指示する制御信号を生成して前記フレームメモリに供給することにより、該フレームメモリの該初期アドレスから所定範囲のデータを読み出し、
前記最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、前記メモリ制御回路が、少なくとも、前記所定範囲の次のアドレスを指定するアドレス信号および読み出しを指示する制御信号を生成して前記フレームメモリに供給することにより、該フレームメモリの該所定範囲の次のアドレスから１ライン分のデータを読み出すことを特徴とする請求項８記載の画像処理装置。
【請求項１０】
前記メモリ制御回路が、
前記フレームメモリから読み出したデータを一時的に保持する読み出し用ＦＩＦＯをさらに備え、
前記次のフレームを構成する画素の画素値を示すデータの入力が開始される以前に前記フレームメモリから読み出したデータを、前記読み出し用ＦＩＦＯに保持し、該次のフレームを構成する画素の画素値を示すデータの入力が開始された後に、該読み出し用ＦＩＦＯから読み出して出力することを特徴とする請求項６ないし９のいずれかに記載の画像処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、上記それぞれのフレームが複数のラインで構成されており、その複数のラインのそれぞれを構成する複数の画素の画素値を示すデータの入力を、そのラインの順番に受け、
上記複数のラインのうちの最初のラインを構成する画素の画素値を示すデータの入力が開始される以前に、上記直前のフレームの最初のラインを構成する複数の画素のうちの最初から所定の範囲の画素の画素値を示すデータを読み出すように、アドレス信号および制御信号を生成し、上記フレームメモリに供給し、
上記最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、上記直前のフレームの最初のラインを構成する複数の画素のうちの残りの画素の画素値を示すデータと、上記直前のフレームの次のラインの最初から上記所定の範囲の画素の画素値を示すデータとを読み出すように、アドレス信号および制御信号を生成し、上記フレームメモリに供給することも好ましい態様である。
この場合に、上記同期信号の入力を検知して、初期アドレスから所定範囲のデータを読み出すように、初期アドレスにクリアされたアドレス信号および読み出しを指示する制御信号を生成してフレームメモリに供給し、
最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、上記所定範囲の次のアドレスから１ライン分のデータが読み出すように、少なくとも、その所定範囲の次のアドレスを指定するアドレス信号および読み出しを指示する制御信号を生成してフレームメモリに供給することが好ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
また、上記それぞれのフレームが複数のラインで構成されており、
上記メモリ制御回路が、
その複数のラインのそれぞれを構成する複数の画素の画素値を示すデータの入力を、そのラインの順番に受け、
上記複数のラインのうちの最初のラインを構成する画素の画素値を示すデータの入力が開始される以前に、上記直前のフレームの最初のラインを構成する複数の画素のうちの最初から所定の範囲の画素の画素値を示すデータを読み出すように、アドレス信号および制御信号を生成し、上記フレームメモリに供給し、
上記最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、上記直前のフレームの最初のラインを構成する複数の画素のうちの残りの画素の画素値を示すデータと、上記直前のフレームの次のラインの最初から上記所定の範囲の画素の画素値を示すデータとを読み出すように、アドレス信号および制御信号を生成し、上記フレームメモリに供給することも好ましい態様である。
この場合に、上記メモリ制御回路が、
上記同期信号の入力を検知して、初期アドレスにクリアされたアドレス信号および読み出しを指示する制御信号を生成してフレームメモリに供給することにより、フレームメモリの初期アドレスから所定範囲のデータを読み出し、
最初のラインを構成する画素の画素値を示すデータの入力を受けている期間内に、メモリ制御回路が、少なくとも、上記所定範囲の次のアドレスを指定するアドレス信号および読み出しを指示する制御信号を生成してフレームメモリに供給することにより、フレームメモリのその所定範囲の次のアドレスから１ライン分のデータを読み出すことが好ましい。