【手続補正書】
【提出日】平成21年7月9日(2009.7.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インフィニバンド・パケットを、長距離接続を介して搬送する方法であって、
インフィニバンド・パケットを送信インフィニバンド・インターフェースから受信すること、
受信したインフィニバンド・パケットを別のプロトコル内でカプセル化すること、
前記カプセル化されたインフィニバンド・パケットを、前記送信インフィニバンド・インターフェースと受信インフィニバンド・インターフェースとを接続している前記長距離接続（ＷＡＮ）を介して送信ユニット、すなわち前記長距離接続（ＷＡＮ）によって送信すること、
前記カプセル化されたインフィニバンド・パケットを受信ユニットで受信すること、
受信ユニットで前記カプセル化を除去しかつ前記インフィニバンド・パケットを回復することによって受信されたインフィニバンド・パケットをカプセル化解除すること、
１２８Ｋｉｂを越えてバルク・バッファ・メモリで回復したインフィニバンド・パケットをバッファリングすること、
前記ＷＡＮを介してインフィニバンド・パケットのフローをクレジット管理ユニットによって統制することによって不十分なキャパシティゆえに受信バルク・バッファ・メモリによっていかなるパケットも放棄されること、
を含み
インフィニバンド物理リンク状態機械とインフィニバンド型のフロー制御が前記長距離接続（ＷＡＮ）を介して維持する方法。
【請求項２】
前記プロトコルが、ＯＳＩ７レイヤ参照モデルであり、レイヤ１、レイヤ２、レイヤ３、レイヤ４からなるグループから選択される、請求項１に記載の方法。
【請求項３】
カプセル化されたインフィニバンドを送信することが、インフィニバンド・リンク距離を、前記ＷＡＮを介して、約１００ｋｍより大きい距離に延長することをさらに含む、請求項１または２に記載の方法。
【請求項４】
リンク距離を増大することが、前記リンク上で告知される前記インフィニバンド・クレジットを、ＶＬ当たり約１２ＫｉＢを越えて増大することをさらに含む、請求項３に記載の方法。
【請求項５】
前記使用可能なクレジットを増大することが、告知されるクレジット・ブロック当たりのバイト数を増大することを含む、請求項４に記載の方法。
【請求項６】
前記使用可能なクレジットを増大することが、告知当たりのクレジット・ブロックの数を増大することを含む、請求項４に記載の方法。
【請求項７】
前記使用可能なクレジットを増大することが、クレジット・ブロックの数および各告知内のブロック当たりのバイト数を共に増大することを含む、請求項４に記載の方法。
【請求項８】
前記フロー制御セマンティクスを維持することが、前記カプセル化解除されたインフィニバンド・パケットに関して、前記送信ユニットが前記受信ユニット部で前記出口ＶＬを選択することを含む、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記インフィニバンド物理リンク状態機械を維持することが、非インフィニバンド・パケットを前記ＷＡＮ全体にわたって交換することをさらに含み、非インフィニバンド・パケットを交換することにより、エンド・トゥ・エンドの経路が前記ＷＡＮ内に存在することが立証され、パケットの前記交換が、ＰＰＰ  ＬＣＰパケット、イーサネット（登録商標）ＡＲＰ交換、ＴＣＰセッション初期化、ＡＴＭ  ＳＶＣの確立からなるグループから選択される、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
インフィニバンド型のフロー制御を維持することが、前記ＷＡＮポート上で受信されたパケットを、１２８ＫｉＢを越えるバッファ・メモリ内でバッファすることをさらに含む、請求項１から９のいずれか一項に記載の方法。
【請求項１１】
論理回路からなる、インフィニバンド・パケットを搬送する装置であって、
インフィニバンド経路指定およびＱＯＳコンポーネントに結合されたインフィニバンド・インターフェースを備え、
前記インフィニバンド経路指定およびＱＯＳブロックのインフィニバンドからＷＡＮへの経路が、カプセル化／カプセル化解除コンポーネント（ＥＮＣＡＰ）に結合され、
前記ＥＮＣＡＰコンポーネントのＩＢからＷＡＮへの経路が、ＷＡＮインターフェースに結合され、
前記ＷＡＮインターフェースのＷＡＮからＩＢへの経路が、ＥＮＣＡＰコンポーネントに結合され、
前記ＥＮＣＡＰコンポーネントのＷＡＮからＩＢへの経路が、バルク・バッファ・メモリに結合され、
前記バルク・バッファ・メモリが、インフィニバンド・インターフェースの前記ＷＡＮからＩＢへの経路に結合され、
クレジット管理ユニットが、前記ＷＡＮのためにクレジットを生成し、前記インフィニバンド・インターフェース上にバック・プレッシャを生成し、
前記ＥＮＣＡＰコンポーネントが、クレジット・データをカプセル化およびカプセル化解除するために、前記クレジット管理ユニットに結合され、
管理ブロックが、インフィニバンド・サブネット管理エージェント、ＷＡＮエンド・トゥ・エンド・ネゴシエーション、および管理サービスを提供する装置。
【請求項１２】
各方向で同時に、インフィニバンド・パケットの毎秒約１ギガバイトの転送速度を維持することができる、請求項１１に記載の装置。
【請求項１３】
前記インフィニバンド・インターフェースが、ＷＡＮクロック・ドメインからインフィニバンド・クロック・ドメインに移行するために、追加のフロー制御バッファ用ユニットを含む、請求項１１または１２に記載の装置。
【請求項１４】
前記ＥＮＣＡＰコンポーネントが、ＩＰｖ６、ＩＰｖ６内のＵＤＰ、ＩＰｖ６内のＤＣＣＰ、ＡＴＭ  ＡＡＬ５、またはＧＦＰのいずれかを含む複数のネットワークをサポートすることができる、請求項１１、１２、または１３に記載の装置。
【請求項１５】
前記ＷＡＮインターフェースが、
ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、インフィニバンド、１０ＧＢＡＳＥ−Ｗのいずれかを含めて、複数のネットワーク・フォーマットをサポートすることができるフレーマ・ユニットと、
ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、またはインフィニバンドのいずれかをサポートすることができる光サブシステムと
をさらに備える、請求項１１から１４のいずれか一項に記載の装置。
【請求項１６】
前記光サブシステムがさらに、単独で、またはＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチなど他の機器と結合されたとき、ＩＢＴＡインフィニバンド・アーキテクチャのリリース１．２によって指定されている距離より大きい距離に到達することができる、請求項１５に記載の装置。
【請求項１７】
前記バルク・バッファ・メモリが、前記パケットが受信された順序と異なる順序で、前記複数のＦＩＦＯ構造からパケットを取り出すことができる、請求項１１から１６のいずれか一項に記載の装置。
【請求項１８】
前記クレジット管理ユニットが、前記クレジット・ブロック・サイズを増大すること、および／または告知当たりのブロックの数を増大することにより、前記インフィニバンド仕様によって規定されているものより多くのクレジットを告知する、請求項１１から１７のいずれか一項に記載の装置。
【請求項１９】
請求項１０に記載の前記管理ブロックが、
汎用プロセッサと、
前記ＷＡＮインターフェースおよびＩＢインターフェースの双方でパケットを送信および受信するための機構と
をさらに備える、請求項１１から１８のいずれか一項に記載の装置。
【請求項２０】
前記バルク・バッファ・メモリが、
複数のＤＤＲ２メモリ・モジュール（ＤＩＭＭＳ）をさらに備え、
制御論理が、前記ＤＤＲ２メモリ内で複数のＦＩＦＯ構造を維持し、
各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節される、請求項１１から１９のいずれか一項に記載の装置。
【請求項２１】
各方向で同時に、インフィニバンド・パケットの毎秒１ギガバイトの最大転送速度を維持するための、請求項１１に記載の装置であって、
ＷＡＮクロック・ドメインからＩＢクロック・ドメインに移行するための、追加のフロー制御バッファ用ユニットをさらに備え、
前記ＥＮＣＡＰコンポーネントが、ＩＰｖ６、ＩＰｖ６内のＵＤＰ、ＩＰｖ６内のＤＣＣＰ、ＡＴＭ  ＡＡＬ５、またはＧＦＰのいずれかを含む複数のネットワークをサポートすることができ、
ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、インフィニバンド、１０ＧＢＡＳＥ−Ｗのいずれかを含めて、複数のネットワーク・フォーマットをサポートすることができるフレーマ・ユニットと、
ＳＯＮＥＴ／ＳＤＨ、１０ＧＢＡＳＥ−Ｒ、またはインフィニバンドのいずれかをサポートすることができる、結合された光サブシステムとをさらに備え、
前記光サブシステムがさらに、単独で、またはＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチなど他の機器と結合されたとき、ＩＢＴＡインフィニバンド・アーキテクチャのリリース１．２によって指定されている距離より大きい距離に到達することができ、
前記バルク・バッファ・メモリが、前記パケットが受信された順序と異なる順序で、前記複数のＦＩＦＯ構造からパケットを取り出すことができ、前記バルク・バッファ・メモリが、
複数のＤＤＲ２メモリ・モジュール（ＤＩＭＭＳ）をさらに備え、
制御論理が、前記ＤＤＲ２メモリ内で複数のＦＩＦＯ構造を維持し、
各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節され、
前記クレジット管理が、前記クレジット・ブロック・サイズを増大すること、および／または告知当たりのブロックの数を増大することにより、前記インフィニバンド仕様によって規定されているものより多くのクレジットを告知し、
前記管理ブロックが、
汎用プロセッサと、
前記ＷＡＮインターフェースおよびＩＢインターフェースの双方でパケットを送信および受信するための機構と
をさらに備える装置。
【請求項２２】
前記ＥＮＣＡＰコンポーネントが、ヌル・カプセル化を実行し、インフィニバンド・パケットを無変更で放出する、請求項１１から２１のいずれか一項に記載の装置。
【請求項２３】
前記バルク・バッファ・メモリが、
複数のＳＲＡＭメモリ・チップをさらに備え、
制御論理が、前記ＱＤＲメモリ内で複数のＦＩＦＯ構造を維持し、
各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節される、請求項１１から２２のいずれか一項に記載の装置。
【請求項２４】
前記ＳＲＡＭメモリ・チップがＱＤＲ２  ＳＲＡＭである、請求項２３に記載の装置。
【請求項２５】
前記バルク・バッファ・メモリが、複数のＳＲＡＭメモリ・チップを備え、
制御論理が、前記ＱＤＲメモリ内で複数のＦＩＦＯ構造を維持し、
各ＦＩＦＯ構造が、ＷＡＮからインフィニバンドへのＶＬをバッファするために使用され、
確実に、前記インフィニバンド・インターフェースでの輻輳によりパケットが廃棄されないようにするために、前記メモリからの前記パケットの流れが調節される、請求項２１に記載の装置。
【請求項２６】
前記インフィニバンド・パケットが、ＩＰｖ６パケットの前記ペイロード構造内に配置される、請求項１１から２５のいずれか一項に記載の装置。
【請求項２７】
前記クレジット・データが、ＩＰｖ６ヘッダ内の拡張ヘッダ内で符号化される、請求項１１から２６のいずれか一項に記載の装置。
【請求項２８】
前記クレジット・データが、ＩＰｖ６ヘッダ内の拡張ヘッダ内で符号化される、請求項２７に記載の装置。
【請求項２９】
前記ＥＮＣＡＰコンポーネントが、ＩＥＥＥ８０２．３ａｅ  ｃｌａｕｓｅ４９によって規定されている６６／６４ｂコーディング・スキームに適合する形で、インフィニバンド・パケットをフレーム化し、
前記ＥＮＣＡＰコンポーネントが、前記ｃｌａｕｓｅ４９に適合するフレーミングを除去し、前記元のインフィニバンド・パケットを回復することができる、請求項１１から２８のいずれか一項に記載の装置。
【請求項３０】
前記クレジット・データが、６６／６４ｂコードにおいて、順序付けられたセットで符号化される、請求項２９に記載の装置。
【請求項３１】
前記インフィニバンド・パケットが、ＩＰｖ６パケットまたはＩＰｖ４パケット内で担持されるＵＤＰまたはＤＣＣＰデータグラムの前記ペイロード構造内に配置される、請求項１１から３０のいずれか一項に記載の装置。
【請求項３２】
前記インフィニバンド・パケットが、ＡＴＭアダプテーション・レイヤ５（ＡＡＬ５）に従って、ＡＴＭセルにセグメント化される、請求項１１から３０のいずれか一項に記載の装置。
【請求項３３】
前記インフィニバンド・パケットが、ジェネリック・フレーミング・プロトコル・パケットの前記ペイロード構造内に配置され、ＳＯＮＥＴ／ＳＤＨフレーム内に配置される、請求項１１から３０のいずれか一項に記載の装置。
【請求項３４】
前記クレジット・データが、前記カプセル化の前記ペイロード構造内で符号化される、請求項１１から３３のいずれか一項に記載の装置。
【請求項３５】
第１のデバイスに結合された第１のインフィニバンド・ファブリックと、
第２のデバイスに結合された第１のデバイスと、
第２のインフィニバンド・ファブリックに結合された第２のデバイスとを備え、
前記第１および第２のデバイスが、さらに、
インフィニバンド・パケットを別のネットワーク・プロトコル内にカプセル化およびカプセル化解除するための論理回路と、
前記インフィニバンド・パケットをバッファするための論理回路と、
前記カプセル化されたインフィニバンド・パケットを搬送するネットワーク・インターフェースとで構成されるシステム。
【請求項３６】
前記第１のデバイスと第２のデバイスが、延長されたＷＡＮネットワークを介してさらに間接的に結合され、前記延長されたＷＡＮネットワークが、ＳＯＮＥＴ／ＳＤＨマルチプレクサ、光再生器、パケット・ルータ、セル・スイッチのうちの１つまたは複数を備える、請求項３５に記載のシステム。
【請求項３７】
前記ＥＮＣＡＰコンポーネントへのパケットの流速が、前記デバイスによって、ネットワーク内の条件および管理構成に基づいて、可能な最大速度以下に制限されてもよい、請求項３５または３６に記載のシステム。
【請求項３８】
前記２つのデバイス間の、パケットまたはセルによってスイッチまたは経路指定されるネットワーク出口をさらに備え、
２つより多いデバイスをこのネットワークに接続することができ、
各エンド・デバイスが、パケットをカプセル化し、複数の宛先デバイスにアドレッシングすることができる、請求項３５、３６、または３７に記載のシステム。
【請求項３９】
請求項２１に記載の装置をさらに備える、請求項３５から３８のいずれか一項に記載のシステム。
【請求項４０】
請求項２５に記載の装置をさらに備える、請求項３５から３８のいずれか一項に記載のシステム。
【請求項４１】
引き離されたＬＩＤアドレス空間および異なるサブネット・プリフィックスを有する２つのインフィニバンド・ファブリックと、
前記デバイスに一体化されたパケット経路指定コンポーネントとをさらに備え、
論理回路が、前記ＧＲＨ内の前記宛先ＧＩＤを調べることによって、所与のインフィニバンド・パケットの前記ＬＩＤアドレスを決定し、
論理回路が、前記ＧＲＨからの情報を使用して、前記インフィニバンド・パケットの前記ＬＩＤ、ＳＬ、ＶＬ、または他のコンポーネントを置き換えることができる、請求項３５から３８のいずれか一項に記載のシステム。