【手続補正書】
【提出日】平成20年12月22日(2008.12.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のピクセル駆動回路、第１の導電性部材、および第２の導電性部材を含む基板であって、前記第１および第２の導電性部材が互いに隔置され、前記第１の導電性部材が前記第１のピクセル駆動回路に接続され、前記第２の導電性部材が電力伝送線の一部である、基板と、
第１の電子部品
前記第１の導電性部材と接触する第１の電極、
前記第２の導電性部材に接続されるが接触しない第２の電極、および
前記第１の電極と前記第２の電極との間にある有機層
を含む第１の電子部品と、
第３の導電性部材であって
前記第２の電極および前記第２の導電性部材に接続され、かつ
前記第２の導電性部材と接触する
第３の導電性部材と
を備えたことを特徴とする電子デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１２１
【補正方法】変更
【補正の内容】
【０１２１】
明確にするため、別個の実施形態に関連して上でおよび下で説明される本発明のいくつかの特徴を、また、１つの実施形態において組合せで提供することができることが理解されるべきである。逆に、簡潔にするため、１つの実施形態に関連して説明される本発明のさまざまな特徴を、また、別個に、または任意のサブコンビネーションで提供することができる。さらに、範囲内に記載された値への言及は、その範囲内のどの値も含む。
［１］第１のピクセル駆動回路、第１の導電性部材、および第２の導電性部材を含む基板であって、前記第１および第２の導電性部材が互いに隔置され、前記第１の導電性部材が前記第１のピクセル駆動回路に接続され、前記第２の導電性部材が電力伝送線の一部である、基板と、第１の電子部品、前記第１の導電性部材と接触する第１の電極、前記第２の導電性部材に接続されるが接触しない第２の電極、および前記第１の電極と前記第２の電極との間にある有機層を含む第１の電子部品と、第３の導電性部材であって、前記第２の電極および前記第２の導電性部材に接続され、かつ、前記第２の導電性部材と接触する第３の導電性部材とを備えたことを特徴とする電子デバイス。
［２］前記基板が、前記第１のピクセル駆動回路を含む複数のピクセル駆動回路と、追加の第１の導電性部材と、追加の第２の導電性部材とを含み、前記第１の導電性部材の各々が、前記第２の導電性部材の各々から隔置され、前記電子デバイスが、前記第１の電子部品を含む電子部品のアレイを含み、前記電子部品の各々が、前記第１の導電性部材の少なくとも１つと接触する第１の電極と、前記第２の導電性部材の少なくとも１つに接続されるが、前記第２の導電性部材のいずれにも接触しない第２の電極とを含み、前記有機層が、前記第１の電極と前記第２の電極との間にあり、前記第３の導電性部材が、第２の電極および前記第２の導電性部材に接続され、かつ、前記第２の導電性部材の少なくともいくつかと接触することを特徴とする［１］に記載の電子デバイス。
［３］前記電子部品が、前記第１の電子部品と同じ行または同じ列に沿って配置された第２の電子部品を含むことを特徴とする［２］に記載の電子デバイス。
［４］前記電子部品が、前記第１の電子部品と異なった行および異なった列に沿って配置された第２の電子部品を含むことを特徴とする［２］に記載の電子デバイス。
［５］前記第３の導電性部材が、すべてではないがいくつかの前記電子部品の第２の電極と接触することを特徴とする［２］に記載の電子デバイス。
［６］前記第３の導電性部材が、前記アレイ内の前記第２の導電性部材の実質的にすべてと接触することを特徴とする［２］に記載の電子デバイス。
［７］前記第３の導電性部材が、第２の導電性電極と接触することを特徴とする［１］に記載の電子デバイス。
［８］前記有機層が、前記第１の電極と前記第２の電極との間にある導電性部分と、前記第２の導電性部材および前記第３の導電性部材が前記導電性部分と接触するのを実質的に防止する抵抗部分とを含むことを特徴とする［１］に記載の電子デバイス。
［９］前記第３の導電性部材を前記有機層から絶縁する側壁スペーサをさらに備えたことを特徴とする［１］に記載の電子デバイス。
［１０］前記有機層が有機活性層を含むことを特徴とする［１］に記載の電子デバイス。
［１１］前記第１の電子部品が、放射線放出電子部品または放射線応答電子部品を含むことを特徴とする［１０］に記載の電子デバイス。
［１２］前記電力伝送線がＶdd線またはＶss線であることを特徴とする［１］に記載の電子デバイス。
［１３］電子デバイスを形成するための方法であって、第１の電極を、基板内の第１の導電性部材の上に形成する工程であって、前記基板が、第１のピクセル駆動回路と、前記第１の導電性部材と、第２の導電性部材とを含み、前記第１および第２の導電性部材が互いに隔置され、前記第１の導電性部材が前記第１のピクセル駆動回路に接続され、前記第２の導電性部材が電力伝送線の一部である第１の電極を形成する工程と、第１の有機層を前記第１および第２の電極の上に形成する工程と、第２の電極を、前記第２の導電性部材の上にこないように前記第１の有機層の上に形成する工程と、前記第２の電極によって被覆されない、前記第１の有機層の露出された部分を除去して、前記第２の導電性部材を露出する工程と、第３の導電性部材を露出する工程であって、前記第２の電極および前記第２の導電性部材に接続され、かつ、前記第２の導電性部材と接触する第３の導電性部材を形成する工程とを有することを特徴とする方法。
［１４］前記第１の有機層の露出された部分を除去する工程が、前記第２の導電性部材に隣接した側壁を形成し、前記側壁に隣接した前記第１の有機層の抵抗部分を形成する工程をさらに有することを特徴とする［１３］に記載の方法。
［１５］前記第１の有機層の抵抗部分を形成する工程が、前記第１の有機層を乾燥処理作業に曝す工程を含むことを特徴とする［１４］に記載の方法。
［１６］前記第１の有機層の露出された部分を除去した後、絶縁層を形成する工程と、前記絶縁層を異方性エッチングして、前記第１の有機層の露出された部分の側壁に沿って側壁スペーサを形成する工程とをさらに有することを特徴とする［１３］に記載の方法。
［１７］前記基板が、前記第１のピクセル駆動回路を含む複数のピクセル駆動回路と、付加的な第１の導電性部材と、付加的な第２の導電性部材とを含み、前記第１の導電性部材の各々が、前記第２の導電性部材から隔置され、前記電子デバイスが電子部品のアレイを含み、前記ピクセル駆動回路が前記アレイ内にあり、前記第１の電極を形成する工程が、前記第１の電極を前記第１の導電性部材の上に形成する工程を含み、前記第２の電極を形成する工程が、前記第２の電極を、前記アレイ内の第２の導電性部材のいずれの上にもなく前記第１の有機層の上に形成する工程を含み、前記第１の有機層の部分を除去する工程が、前記第１の有機層の、前記第２の電極によって被覆されない部分を除去して、前記第２の導電性部材を露出する工程を含み、前記第３の導電性部材を形成する工程が、前記第３の導電性部材が、前記第２の電極および前記第２の導電性部材に接続され、かつ、前記第２の導電性部材の少なくともいくつかと接触するように、前記第３の導電性部材を形成する工程を含むことを特徴とする［１３］に記載の方法。
［１８］前記第１の電極を形成した後であって、かつ前記第２の電極を形成する前に、有機活性層を形成する工程をさらに有することを特徴とする［１３］に記載の方法。
［１９］第１の電子部品が、放射線放出電子部品または放射線応答電子部品を含むことを特徴とする［１８］に記載の方法。
［２０］前記第３の導電性部材が前記第２の電極と接触することを特徴とする［１３］に記載の方法。
［２１］前記電力伝送線がＶdd線またはＶss線であることを特徴とする［１３］に記載の方法。