【手続補正書】
【提出日】平成22年12月24日(2010.12.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数段から成るシフトレジスタであって、
前記複数段の各段は、
各々が１段のシフトレジスタとして動作可能な第１〜第３要素シフトレジスタと、
第１〜第３要素シフトレジスタそれぞれの出力信号である第１〜第３出力信号を出力するための第１〜第３出力端子と、
前段の前記第２出力信号が入力される第１入力端子および後段の前記第３出力信号が入力される第２入力端子とを備え、
前記第１要素シフトレジスタは、
前記第１入力端子に入力される前段の第２出力信号および前記第２入力端子に入力される後段の前記第３出力信号の両方に応じて、前記第１出力端子から出力する前記第１出力信号を活性化させ、
前記第２要素シフトレジスタは、
専ら前記第１入力端子に入力される前段の前記第２出力信号に応じて、前記第２出力端子から出力する前記第２出力信号を活性化させ、
前記第３要素シフトレジスタは、
専ら前記第２入力端子に入力される後段の前記第３出力信号に応じて、前記第３出力端子から出力する前記第３出力信号を活性化させる
ことを特徴とするシフトレジスタ。
【請求項２】
請求項１記載のシフトレジスタであって、
前記複数段の各段において、
前記第１出力信号を前段から後段へ向けて順番に活性化させる順方向シフト時には、前記第３要素シフトレジスタは、前記第３出力信号を活性化させず、
前記第１出力信号を後段から前段へ向けて順番に活性化させる逆方向シフト時には、前記第２要素シフトレジスタは、前記第２出力信号を活性化させない
ことを特徴とするシフトレジスタ。
【請求項３】
請求項２記載のシフトレジスタであって、
前記複数段の各段は、
第１および第２リセット端子をさらに備え、
前記複数段の各段において、
前記第１要素シフトレジスタは、
第１クロック端子と、
前記第１クロック端子に入力される第１クロック信号を前記第１出力端子に供給する第１トランジスタと、
前記第１入力端子に接続した制御電極を有し、前記第１トランジスタの制御電極が接続する第１ノードを充電する第２トランジスタと、
前記第１リセット端子に入力された信号に応じて前記第１ノードを放電する第３トランジスタと、
前記第２入力端子に接続した制御電極を有し、前記第１ノードを充電する第４トランジスタと、
前記第２リセット端子に入力された信号に応じて前記第１ノードを放電する第５トランジスタとを備え、
前記第２要素シフトレジスタは、
第２クロック端子と、
前記第２クロック端子に入力される第２クロック信号を前記第２出力端子に供給する第６トランジスタと、
前記第１入力端子に接続した制御電極を有し、前記第６トランジスタの制御電極が接続する第２ノードを充電する第７トランジスタと、
前記第１リセット端子に入力された信号に応じて前記第２ノードを放電する第８トランジスタとを備え、
前記第３要素シフトレジスタは、
第３クロック端子と、
前記第３クロック端子に入力される第３クロック信号を前記第３出力端子に供給する第９トランジスタと、
前記第２入力端子に接続した制御電極を有し、前記第９トランジスタの制御電極が接続する第３ノードを充電する第１０トランジスタと、
前記第２リセット端子に入力された信号に応じて前記第３ノードを放電する第１１トランジスタとを備え、
前記第２および第３クロック信号は、前記第１クロック信号と同相の信号である
ことを特徴とするシフトレジスタ。
【請求項４】
請求項３記載のシフトレジスタであって、
前記複数段の各段において、
前記第２クロック信号は、前記順方向シフト時には活性化されるが、前記逆方向シフト時には活性化されず、
前記第３クロック信号は、前記逆方向シフト時には活性化されるが、前記順方向シフト時には活性化されない
ことを特徴とするシフトレジスタ。
【請求項５】
請求項３記載のシフトレジスタであって、
前記複数段の各段は、
互いに相補な第１および第２電圧信号がそれぞれ供給される第１および第２電圧信号端子をさらに備え、
前記複数段の各段において、
前記第７トランジスタは、前記第２ノードと前記第１電圧信号端子との間に接続され、
前記第１０トランジスタは、前記第３ノードと前記第２電圧信号端子との間に接続されている
ことを特徴とするシフトレジスタ。
【請求項６】
請求項５記載のシフトレジスタであって、
前記第１〜第３クロック信号は全て同一の信号である
ことを特徴とするシフトレジスタ。
【請求項７】
請求項３から請求項６のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第１要素シフトレジスタは、
負荷を介して前記第１クロック端子に接続した制御電極を有し、前記第１ノードを放電する第１２トランジスタと、
前記第１ノードに接続した制御電極を有し、前記第１２トランジスタの制御電極が接続する第４ノードを放電する第１３トランジスタとをさらに備える
ことを特徴とするシフトレジスタ。
【請求項８】
請求項７記載のシフトレジスタであって、
前記複数段の各段において、
前記第１要素シフトレジスタは、
前記第４ノードに接続した制御電極を有し、前記第１出力端子を放電する第１４トランジスタをさらに備える
ことを特徴とするシフトレジスタ。
【請求項９】
請求項８記載のシフトレジスタであって、
前記複数段の各段において、
前記第１４トランジスタは、
前記第１出力端子に接続した一方の主電極、および前記第１クロック信号とは位相が異なる信号が供給される他方の主電極を有している
ことを特徴とするシフトレジスタ。
【請求項１０】
請求項７から請求項９のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第１要素シフトレジスタは、
前記第１クロック信号とは位相が異なる第４クロック信号に制御され、前記第１出力端子を放電する第１５トランジスタをさらに備える
ことを特徴とするシフトレジスタ。
【請求項１１】
請求項７から請求項１０のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第２要素シフトレジスタは、
前記第１クロック信号とは位相が異なる第５クロック信号に制御され、前記第２出力端子を放電する第１６トランジスタをさらに備え、
前記第３要素シフトレジスタは、
前記第１クロック信号とは位相が異なる第６クロック信号に制御され、前記第３出力端子を放電する第１７トランジスタをさらに備える
ことを特徴とするシフトレジスタ。
【請求項１２】
請求項３から請求項１１のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第１リセット端子には、
後段の前記第２出力信号が入力され、
前記第２リセット端子には、
前段の前記第３出力信号が入力される
ことを特徴とするシフトレジスタ。
【請求項１３】
請求項３から請求項１１のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第１および第２リセット端子には、それぞれ前記第１クロック信号とは位相が異なる第７および第８クロック信号が入力され、
前記第３トランジスタは、前記第１ノードと前記第１入力端子との間に接続され、
前記第５トランジスタは、前記第１ノードと前記第２入力端子との間に接続され、
前記第８トランジスタは、前記第２ノードと前記第１入力端子との間に接続され、
前記第１１トランジスタは、前記第３ノードと前記第２入力端子との間に接続されている
ことを特徴とするシフトレジスタ。
【請求項１４】
請求項３から請求項６のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第１要素シフトレジスタは、
互いに相補な第１および第２制御信号がそれぞれ入力される第１および第２制御端子と、
前記第１出力端子を放電する第１２および第１３トランジスタと、
前記第１および第２制御信号に基づいて、前記第１２および第１３トランジスタを交互に駆動する駆動回路を備える
ことを特徴とするシフトレジスタ。
【請求項１５】
請求項７から請求項１０のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第２要素シフトレジスタは、
負荷を介して前記第２クロック端子に接続した制御電極を有し、前記第２ノードを放電する第１６トランジスタと、
前記第２ノードに接続した制御電極を有し、前記第１６トランジスタの制御電極が接続する第５ノードを放電する第１７トランジスタとをさらに備え、
前記第３要素シフトレジスタは、
負荷を介して前記第３クロック端子に接続した制御電極を有し、前記第３ノードを放電する第１８トランジスタと、
前記第３ノードに接続した制御電極を有し、前記第１８トランジスタの制御電極が接続する第６ノードを放電する第１９トランジスタとをさらに備える
ことを特徴とするシフトレジスタ。
【請求項１６】
請求項１５記載のシフトレジスタであって、
前記複数段の各段において、
前記第２要素シフトレジスタは、
前記第４または第５ノードに接続した制御電極を有し、前記第２出力端子を放電する第２０トランジスタをさらに備え、
前記第３要素シフトレジスタは、
前記第４または第６ノードに接続した制御電極を有し、前記第３出力端子を放電する第２１トランジスタをさらに備える
ことを特徴とするシフトレジスタ。
【請求項１７】
請求項１５または請求項１６記載のシフトレジスタであって、
前記複数段の各段において、
前記第２要素シフトレジスタは、
前記第１クロック信号とは位相が異なる第５クロック信号に制御され、前記第２出力端子を放電する第２２トランジスタをさらに備え、
前記第３要素シフトレジスタは、
前記第１クロック信号とは位相が異なる第６クロック信号に制御され、前記第３出力端子を放電する第２３トランジスタをさらに備える
ことを特徴とするシフトレジスタ。
【請求項１８】
請求項１５から請求項１７のいずれか記載のシフトレジスタであって、
前記複数段の各段において、
前記第１リセット端子には、
後段の前記第２出力信号が入力され、
前記第２リセット端子には、
前段の前記第３出力信号が入力される
ことを特徴とするシフトレジスタ。
【請求項１９】
請求項３から請求項１８のいずれか記載のシフトレジスタであって、
前記複数段の最前段のさらに前段に設けられ、前記最前段の前記第２リセット端子に信号を出力する１段のシフトレジスタである第１ダミー段と、
前記複数段の最後段のさらに後段に設けられ、前記最後段の前記第１リセット端子に信号を出力する１段のシフトレジスタである第２ダミー段とを備え、
前記第１ダミー段は、
専ら前記最前段の前記第３出力信号に応じて、前記最前段の前記第２リセット端子に出力する信号を活性化させ、
前記第２ダミー段は、
専ら前記最後段の前記第２出力信号に応じて、前記最後段の前記第１リセット端子に出力する信号を活性化させる
ことを特徴とするシフトレジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】シフトレジスタ
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
トランジスタＱ１ｒは、ノードＮ１ｒに接続するトランジスタＱ３ｒ，Ｑ４ｒから成る回路によって駆動される。トランジスタＱ３ｒは、ノードＮ１ｒと逆方向入力端子ＩＮｒとの間に接続し、ゲートが逆方向入力端子ＩＮｒに接続している。即ち、トランジスタＱ３ｒは、逆方向入力端子ＩＮｒ側がアノード、ノードＮ１ｒ側がカソードとなるようにダイオード接続されている。従って、トランジスタＱ３ｒは、次段の逆方向信号Ｇｒk+1に応じてノードＮ１ｒを充電するよう機能する。トランジスタＱ４ｒは、ノードＮ１ｒと第１電源端子Ｓ１との間に接続し、逆方向リセット端子ＲＳＴｒに接続している。よってトランジスタＱ４ｒは、前段の逆方向信号Ｇｒk-1が活性化したときに、それに応じてノードＮ１ｒを放電するよう機能する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
単位シフトレジスタＳＲkでは、次段の順方向信号Ｇｎk+1がＨレベルになると、トランジスタＱ４Ｄｎ，Ｑ４ｎがオンになり、ノードＮ１，Ｎ１ｎをＬレベルにする。即ち、ゲート線駆動部４１および順方向シフト部４２はリセット状態に戻る。ノードＮ１がＬレベルになったことでトランジスタＱ６がオフになるが、クロック信号ＣＬＫがＬレベルである（容量素子Ｃ２およびトランジスタＱ６から成るインバータは非活性状態である）ので、ノードＮ２の電位は上昇せず、高インピーダンスのＬレベルになる。一方、クロック信号／ＣＬＫがＨレベルになったことで、トランジスタＱ２Ｂ、Ｑ２Ｂｎ、Ｑ２Ｂｒがオンになり、出力端子ＯＵＴ、順方向出力端子ＯＵＴｎおよび逆方向出力端子ＯＵＴｒは低インピーダンスのＬレベルになる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【０１３６】
つまり非選択期間の単位シフトレジスタＳＲkにおいては、トランジスタＱ２Ａ，Ｑ２Ｂがクロック信号ＣＬＫ，／ＣＬＫの周期で交互に出力端子ＯＵＴを放電し、トランジスタＱ２Ａｎ，Ｑ２Ｂｎが同周期で交互に順方向出力端子ＯＵＴｎを放電し、トランジスタＱ２Ａｒ，Ｑ２Ｂｒが同周期で交互に逆方向出力端子ＯＵＴｒを放電する。よって、出力端子ＯＵＴ、順方向出力端子ＯＵＴｎ、逆方向出力端子ＯＵＴｒは非選択期間中の殆どの期間、低インピーダンスのＬレベルにされ、誤信号の発生が防止されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【０１５６】
また上記の実施の形態２は本実施の形態の単位シフトレジスタＳＲに対しても適用可能である。即ち、図１３の単位シフトレジスタＳＲに対し、トランジスタＱ２Ｂｎ，Ｑ２Ｂｒのゲートをそれぞれ第２順方向クロック端子ＣＫ２ｎおよび第２逆方向クロック端子ＣＫ２ｒにそれぞれ接続させてもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
上記の実施の形態２は本実施の形態の単位シフトレジスタＳＲに対しても適用可能である。即ち、図１４の単位シフトレジスタＳＲに対し、トランジスタＱ２Ｂｎ，Ｑ２Ｂｒのゲートをそれぞれ第２順方向クロック端子ＣＫ２ｎおよび第２逆方向クロック端子ＣＫ２ｒにそれぞれ接続させてもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１７３
【補正方法】変更
【補正の内容】
【０１７３】
＜実施の形態７＞
図１９は実施の形態７に係る単位シフトレジスタＳＲの回路図である。同図においても、代表的に第ｋ段目の単位シフトレジスタＳＲkを示している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１７７
【補正方法】変更
【補正の内容】
【０１７７】
図２０は実施の形態８に係る単位シフトレジスタＳＲの回路図である。同図においても、代表的に第ｋ段目の単位シフトレジスタＳＲkを示している。同図を参照し、本実施の形態に係る単位シフトレジスタＳＲの構成について説明する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２８６
【補正方法】変更
【補正の内容】
【０２８６】
＜実施の形態１６＞
図７の単位シフトレジスタＳＲkが順方向シフトの動作を行っているとき、そのゲート線駆動部４１が出力するゲート線駆動信号Ｇkおよび順方向シフト部４２が出力する順方向信号Ｇｎkは所定のタイミングで活性化される（Ｈレベルになる）が、逆方向シフト部４３が出力する逆方向信号Ｇｒkは非活性状態（Ｌレベルに固定）になる。