【手続補正書】
【提出日】平成22年11月11日(2010.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板上にダミーゲート電極を形成する第１工程と、
前記ダミーゲート電極をマスクにしたリセスエッチングにより、前記シリコン基板を掘り下げてリセス領域を形成する第２工程と、
前記リセス領域の表面に、シリコンとシリコンとは格子定数の異なる原子とからなる混晶層をエピタキシャル成長させる第３工程と、
前記ダミーゲート電極を覆う状態で、前記混晶層上に、絶縁膜を形成し、当該ダミーゲート電極の表面が露出するまで、当該絶縁膜を除去する第４工程と、
露出された前記ダミーゲート電極を除去することで、前記絶縁膜に凹部を形成する第５工程と、
前記凹部内にゲート絶縁膜を介してゲート電極を形成する第６工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記ダミーゲート電極を形成するとき、前記シリコン基板上にダミーゲート絶縁膜を形成した後に前記ダミーゲート電極を形成し、
前記ダミーゲート電極を除去するとき、前記ダミーゲート電極を除去した後に前記ダミーゲート絶縁膜を除去する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記混晶層を形成した後で前記絶縁膜を形成する前に、前記混晶層表面にシリサイド層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、
前記半導体装置はｐ型の電界効果トランジスタであり、前記混晶層はシリコンとゲルマニウムとからなる
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法において、
前記半導体装置はｎ型の電界効果トランジスタであり、前記混晶層はシリコンと炭素とからなる
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項２記載の半導体装置の製造方法において、
前記第５工程の後で、かつ前記第６工程で前記ゲート電極を形成する前に、
熱処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項２記載の半導体装置の製造方法において、
前記ゲート絶縁膜は高誘電体絶縁膜を有する
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記高誘電体絶縁膜は、ハフニウム、ランタン、アルミニウム、ジルコニウム、タンタルのうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物からなる
ことを特徴とする半導体装置の製造方法。
【請求項９】
シリコン基板上にゲート絶縁膜を介してダミーゲート電極を形成する第１工程と、
前記ダミーゲート電極をマスクにしたリセスエッチングにより、前記シリコン基板を掘り下げてリセス領域を形成する第２工程と、
前記リセス領域の表面に、シリコンとシリコンとは格子定数の異なる原子とからなる混晶層をエピタキシャル成長させる第３工程と、
前記ダミーゲート電極を覆う状態で、前記混晶層上に、絶縁膜を形成し、当該ダミーゲート電極の表面が露出するまで、当該絶縁膜を除去する第４工程と、
露出された前記ダミーゲート電極を除去することで、前記絶縁膜に前記ゲート絶縁膜を露出する凹部を形成する第５工程と、
前記凹部内に前記ゲート絶縁膜を介してゲート電極を形成する第６工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記混晶層を形成した後で前記絶縁膜を形成する前に、前記混晶層表面にシリサイド層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９記載の半導体装置の製造方法において、
前記半導体装置はｐ型の電界効果トランジスタであり、前記混晶層はシリコンとゲルマニウムとからなる
ことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９記載の半導体装置の製造方法において、
前記半導体装置はｎ型の電界効果トランジスタであり、前記混晶層はシリコンと炭素とからなる
ことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９記載の半導体装置の製造方法において、
前記第５工程の後で、かつ前記第６工程で前記ゲート電極を形成する前に、
熱処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項９記載の半導体装置の製造方法において、
前記ゲート絶縁膜は高誘電体絶縁膜を有する
ことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記高誘電体絶縁膜は、ハフニウム、ランタン、アルミニウム、ジルコニウム、タンタルのうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物からなる
ことを特徴とする半導体装置の製造方法。
【請求項１６】
シリコン基板上にゲート絶縁膜と該ゲート絶縁膜上に設けたキャップ膜を介してダミーゲート電極を形成する第１工程と、
前記ダミーゲート電極をマスクにしたリセスエッチングにより、前記シリコン基板を掘り下げてリセス領域を形成する第２工程と、
前記リセス領域の表面に、シリコンとシリコンとは格子定数の異なる原子とからなる混晶層をエピタキシャル成長させる第３工程と、
前記ダミーゲート電極を覆う状態で、前記混晶層上に、絶縁膜を形成し、当該ダミーゲート電極の表面が露出するまで、当該絶縁膜を除去する第４工程と、
露出された前記ダミーゲート電極と前記キャップ膜を除去することで、前記絶縁膜に前記キャップ膜を露出する凹部を形成する第５工程と、
前記凹部内に前記ゲート絶縁膜および前記キャップ膜を介してゲート電極を形成する第６工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記ダミーゲート電極を除去する工程で、前記ダミーゲート電極を除去した後に前記キャップ膜を除去する
ことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６記載の半導体装置の製造方法において、
前記半導体装置は、ｐ型の電界効果トランジスタとｎ型の電界効果トランジスタとからなり、
前記ダミーゲート電極を除去する工程で、前記ｎ型の電界効果トランジスタのゲート絶縁膜上に形成された前記キャップ膜および前記ｐ型の電界効果トランジスタのゲート絶縁膜上に形成された前記キャップ膜は、前記ダミーゲート電極を除去する工程で、共に前記ダミーゲート電極を除去した後に前記キャップ膜を除去する
ことを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１６記載の半導体装置の製造方法において、
前記半導体装置は、ｐ型の電界効果トランジスタとｎ型の電界効果トランジスタとからなり、
前記ダミーゲート電極を除去する工程で、前記ｎ型の電界効果トランジスタのゲート絶縁膜上に形成された前記キャップ膜を、前記ダミーゲート電極を除去した後に除去し、
前記ｐ型の電界効果トランジスタのゲート絶縁膜上に形成された前記キャップ膜を、前記ダミーゲート電極を除去する工程で、前記ダミーゲート電極を除去した後に残し、
その後に前記ゲート電極を形成する前に前記凹部内面に仕事関数を制御する仕事関数制御膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１６記載の半導体装置の製造方法において、
前記混晶層を形成した後で前記絶縁膜を形成する前に、前記混晶層表面にシリサイド層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１６記載の半導体装置の製造方法において、
前記半導体装置はｐ型の電界効果トランジスタであり、前記混晶層はシリコンとゲルマニウムとからなる
ことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１６記載の半導体装置の製造方法において、
前記半導体装置はｎ型の電界効果トランジスタであり、前記混晶層はシリコンと炭素とからなる
ことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１６記載の半導体装置の製造方法において、
前記第５工程の後で、かつ前記第６工程で前記ゲート電極を形成する前に、
熱処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項２４】
請求項１６記載の半導体装置の製造方法において、
前記ゲート絶縁膜は高誘電体絶縁膜を有する
ことを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２４記載の半導体装置の製造方法において、
前記高誘電体絶縁膜は、ハフニウム、ランタン、アルミニウム、ジルコニウム、タンタルのうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物からなる
ことを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２５記載の半導体装置の製造方法において、
前記ダミーゲートの除去は、臭化水素と酸素の混合ガスをエッチングガスに用いたドライエッチングによる
ことを特徴とする半導体装置の製造方法。
【請求項２７】
シリコン基板上にゲート絶縁膜と該ゲート絶縁膜上に設けたキャップ膜を介してダミーゲート電極を形成する第１工程と、
前記ダミーゲート電極をマスクにしたリセスエッチングにより、前記シリコン基板を掘り下げてリセス領域を形成する第２工程と、
前記リセス領域の表面に、シリコンとシリコンとは格子定数の異なる原子とからなる混晶層をエピタキシャル成長させる第３工程と、
前記ダミーゲート電極を覆う状態で、前記混晶層上に、絶縁膜を形成し、当該ダミーゲート電極の表面が露出するまで、当該絶縁膜を除去する第４工程と、
露出された前記ダミーゲート電極を除去することで、前記絶縁膜に前記キャップ膜を露出する凹部を形成する第５工程と、
前記凹部の少なくとも底部に前記キャップ膜と反応させる金属膜を形成する第６工程と、
前記金属膜と前記キャップ膜とを反応させて仕事関数を制御する膜を形成する第７工程と、
前記凹部内に前記ゲート絶縁膜および前記仕事関数を制御する膜を介してゲート電極を形成する第８工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２７記載の半導体装置の製造方法において、
前記半導体装置は、ｐ型の電界効果トランジスタとｎ型の電界効果トランジスタとからなり、
前記金属膜と前記キャップ膜とを反応させて仕事関数を制御する膜を形成する工程で、
前記ｎ型の電界効果トランジスタのゲート絶縁膜上に形成された前記キャップ膜は、前記金属膜と反応させて仕事関数を制御する膜に形成され、
前記ｐ型の電界効果トランジスタのゲート絶縁膜上に形成された前記キャップ膜は、そのまま残される
ことを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２７記載の半導体装置の製造方法において、
前記混晶層を形成した後で前記絶縁膜を形成する前に、前記混晶層表面にシリサイド層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３０】
請求項２７記載の半導体装置の製造方法において、
前記半導体装置はｐ型の電界効果トランジスタであり、前記混晶層はシリコンとゲルマニウムとからなる
ことを特徴とする半導体装置の製造方法。
【請求項３１】
請求項２７記載の半導体装置の製造方法において、
前記半導体装置はｎ型の電界効果トランジスタであり、前記混晶層はシリコンと炭素とからなる
ことを特徴とする半導体装置の製造方法。
【請求項３２】
請求項２７記載の半導体装置の製造方法において、
前記第５工程の後で、かつ前記第８工程で前記ゲート電極を形成する前に、
熱処理を行う
ことを特徴とする半導体装置の製造方法。
【請求項３３】
請求項２７記載の半導体装置の製造方法において、
前記ゲート絶縁膜は高誘電体絶縁膜を有する
ことを特徴とする半導体装置の製造方法。
【請求項３４】
請求項２７記載の半導体装置の製造方法において、
前記高誘電体絶縁膜は、ハフニウム、ランタン、アルミニウム、ジルコニウム、タンタルのうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物からなる
ことを特徴とする半導体装置の製造方法。
【請求項３５】
シリコン基板上にゲート絶縁膜を介してゲート電極が設けられた半導体装置であって、
前記ゲート電極の側壁は前記ゲート絶縁膜で覆われており、
当該ゲート電極の両側の前記シリコン基板が掘り下げられたリセス領域に、シリコンとシリコンとは格子定数の異なる原子とからなる混晶層が設けられている
ことを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明における半導体装置の製造方法（第４製造方法）は、シリコン基板上にゲート絶縁膜と該ゲート絶縁膜上に設けたキャップ膜を介してダミーゲート電極を形成する第１工程と、前記ダミーゲート電極をマスクにしたリセスエッチングにより、前記シリコン基板を掘り下げてリセス領域を形成する第２工程と、前記リセス領域の表面に、シリコンとシリコンとは格子定数の異なる原子とからなる混晶層をエピタキシャル成長させる第３工程と、前記ダミーゲート電極を覆う状態で、前記混晶層上に、絶縁膜を形成し、当該ダミーゲート電極の表面が露出するまで、当該絶縁膜を除去する第４工程と、露出された前記ダミーゲート電極を除去することで、前記絶縁膜に前記キャップ膜を露出する凹部を形成する第５工程と、前記凹部の少なくとも底部に前記キャップ膜と反応させる金属膜を形成する第６工程と、前記金属膜と前記キャップ膜とを反応させて仕事関数を制御する膜を形成する第７工程と、前記凹部内に前記ゲート絶縁膜および前記仕事関数を制御する膜を介してゲート電極を形成する第８工程とを有することを特徴とする。