(57)【要約】スレーブカード（２０）を第１のバスシステム（３０）に接続する方法と、当該方法を実施するための構成（１８）が提案される。本方法では、信号がスレーブカード（２０）から第１のバスシステム（３０）を介してＣＰＵ（２８）へと転送され、各スレーブカード（２０）にはマスタ（２２）が割り当てられ、信号の伝送は、各スレーブカード（２０）から、割り当てられたマスタ（２２）を介して行われる。【選択図】図２
2012523054.tif 000002
【特許請求の範囲】
【請求項１】
スレーブカード（２０）を第１のバスシステム（３０）に接続する方法であって、信号が前記スレーブカード（２０）から前記第１のバスシステム（３０）を介してＣＰＵ（２８、４２）へと転送され、各スレーブカード（２０）にはマスタが割り当てられ、前記信号の伝送は第２のバスシステムを介して、各スレーブカード（２０）から、前記割り当てられたマスタを介して行われる、方法。
【請求項２】
第１のバスシステム（３０）として、ＰＣＩエクスプレス（ＰＣＩ−Ｅｘｐｒｅｓｓ）バスシステムが使用される、請求項１に記載の方法。
【請求項３】
前記スレーブカード（２０）から各自の前記マスタ（２２）への前記信号の前記伝送は、第２のバスシステム（３２）を介して行われる、請求項１又は２に記載の方法。
【請求項４】
第２のバスシステム（３２）として、ＶＭＥバスシステムが使用される、請求項３に記載の方法。
【請求項５】
前記スレーブカード（２０）の前記信号は、前記マスタ（２２）が実現されるＦＰＧＡ（４６）へと案内される、請求項１又は２に記載の方法。
【請求項６】
前記第１のバスシステム（３０）は複数のノード（２４）を有し、信号は、前記複数のノード（２４）によって中央スイッチ（２６）へと伝送される、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
特に請求項１〜６のいずれか１項に記載の方法を実施するための、スレーブカード（２０）を第１のバスシステム（３０）に接続するための電子構成であって、前記電子構成は、信号を前記スレーブカード（２０）から前記第１のバスシステム（３０）を介してＣＰＵ（２８、４２）へと転送するように構成され、各スレーブカード（２０）にはマスタ（２２）が割り当てられ、前記信号の伝送は、各スレーブカード（２０）から、前記割り当てられたマスタ（２２）を介して行われる、電子構成。
【請求項８】
前記マスタ（２２）は、ＦＰＧＡ（４６）により実現される、請求項７に記載の電子構成。
【請求項９】
コンピュータプログラムがコンピュータ又は対応する演算ユニット上で、特に請求項７又は８に記載の構成（１８）において実行される場合に、請求項１〜６のいずれか１項に記載の方法の全ステップを実行するための、プログラムコード手段を有するコンピュータプログラム。
【請求項１０】
コンピュータプログラムがコンピュータ又は対応する演算ユニット上で、特に請求項７又は８に記載の構成（１８）において実行される場合に、請求項１〜６のいずれか１項に記載の方法の全ステップを実行するための、コンピュータ読み取りが可能なデータ担体に格納されたプログラムコード手段を有するコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スレーブカードをバスシステムに接続する方法、本方法を実施するための構成、並びに、コンピュータプログラム及びコンピュータプログラム製品に関する。
【背景技術】
【０００２】
伝送構成において信号を伝送するために、当該構成における加入者は、所定の階層に従って、スレーブ（Ｓｌａｖｅ）と、通常ではマスタ（Ｍａｓｔｅｒ）と、に分けられるのが普通である。従って、マスタ／スレーブという概念によって、階層的な管理の一形態が表される。
【０００３】
米国特許第６１８９０６１号明細書には、例えば、１つのバスと、当該バスと繋がれた複数のバス素子と、を備えるマルチマスタ・バスシステム（Ｍｕｌｔｉｍａｓｔｅｒ−Ｂｕｓｓｙｓｔｅｍ）が記載されている。さらに、バスを介したデータ交換を制御するためのメモリ制御と、バス割り当てを行うためのアロケータと、が設けられる。
【０００４】
多くの適用において、スレーブは、ＶＭＥ（ＶＭＥ：Ｖｅｒｓａ  Ｍｏｄｕｌｅ  Ｅｕｒｏｃａｒｄ）バスを介してマスタと接続される。従って、マルチユーザバス（Ｍｕｌｔｉ−Ｕｓｅｒ−Ｂｕｓ）と呼ばれ、特にプロセス制御において使用される。ＶＭＥバスは、ＶＭＥマスタが複数のＶＭＥスレーブと通信するという点で際立っている。ＶＭＥマスタは、スレーブの信号又はデータを、上位のＣＰＵへと転送することができる。
【０００５】
ＶＭＥバスシステムは、多くの構成において、信号入力（Ｉｎｐｕｔ）及び信号出力（Ｏｕｔｐｕｔ）カードを上位のＣＰＵと接続するために使用される。その際、ＶＭＥマスタは、ＶＭＥスレーブとシリアル通信を行う。ここでは、バス通信は、非同期的に（ａｓｙｎｃｈｒｏｎ）構成される。このことは、信号又はデータの送信が、ハンドシェイク方式（Ｈａｎｄｓｈａｋｅ−Ｖｅｒｆａｈｒｅｎ）を介して処理されることを意味する。場合によっては、ＶＭＥマスタのＣＰＵが、特に管理及び制御タスクを遂行する。しかしながら、ＶＭＥマスタは、ＶＭＥスレーブと上位のＣＰＵとの間のコネクタとして役立つことが多い。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
公知のアプローチの短所は、低いデータ伝送レート、長い待ち時間、及び、現場に存在するＶＭＥスレーブの移動可能性である。
【０００７】
ＶＭＥマスタとＶＭＥスレーブとの間のシリアル通信は、ＶＭＥバスを介して通信できるデータの量を制限する。このことにより、実際の市場の要求にとっては適切ではない、−なぜならば明らかにより高いデータ伝送レートが必要とされているからであるが−、低いデータ伝送レートがもたらされる。
【０００８】
上位のＣＰＵから見れば、情報をＶＭＥスレーブへと送り又はＶＭＥスレーブから情報を獲得するためには、待ち時間が非常に長い。この点においても、市場の要求は明らかに、ＶＭＥマスタ・スレーブ・シリアル通信が為し得ることを超えている。
【０００９】
ＶＸＳ規格は、ＶＭＥバスのためのシリアルスイッチ・コンセプトに相当する。このＶＸＳ規格（ＶＸＳ：ＶＭＥ  Ｅｘｔｅｎｓｉｏｎ  ｆｏｒ  Ｓｅｒｉａｌ  Ｓｗｉｔｃｈｉｎｇ）は、上記の欠点を解消するために、新しいプリント基板設計と、著しい製品変更と、を前提とすることに注意されたい。従って、現場にある既存のＶＭＥスレーブは、データ伝送レートと待ち時間の点で改善されない。
【００１０】
上記の欠点を回避するために、ＶＭＥとＰＣＩエクスプレス（ＰＣＩ−Ｅｘｐｒｅｓｓ）とを繋ぐＶＸＳ．４規格が開発された。ここでは、更なる別のプラグコネクタがＶＭＥボードに取り付けられ、上記プラグコネクタを介して、ＰＣＩエクスプレスのように高速のシリアル信号が伝送される。
【課題を解決するための手段】
【００１１】
記載される方法は、スレーブカードを第１のバスシステムに接続するために役立ち、信号はスレーブカードから第１のバスシステムを介してＣＰＵへと転送され、各スレーブにはマスタが割り当てられ、信号の伝送は、特に第２のバスシステムを介して、各スレーブカードから上位のマスタを介して行われる。
【００１２】
従って、提示される方法によって、例えばＶＭＥスレーブのような、現場にある既存のスレーブカードを、通信の並列化により、データ伝送レート及び待ち時間の点で改善しうるということが見込まれる。
【００１３】
その際、各スレーブにはマスタが割り当てられる。従って、マスタとスレーブとの間の２地点間接続が構築される。
【００１４】
本方法の構成において、第１のバスシステムとして、ＰＣＩエクスプレスバスシステム（ＰＣＩ−Ｅｘｐｒｅｓｓ−Ｂｕｓ−Ｓｙｓｔｅｍ）が利用される。ＰＣＩエクスプレス（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ：ＰＣＩｅ）は、周辺装置をＣＰＵのチップセットと接続するための拡張規格である。
【００１５】
さらに、スレーブカードから各自のマスタへの信号の伝送が、第２のバスシステムを介して行われることが構想されうる。第２のバスシステムとして、典型的に、ＶＭＥバスシステムが利用される。
【００１６】
実施において、スレーブカードの信号は、マスタが実現されるＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）へと案内される。その際に、複数のスレーブ、典型的にＶＭＥスレーブを、ＦＰＧＡに繋ぐことも可能である。ＦＰＧＡ内には、スレーブ（ＶＭＥスレーブ）が接続されるだけの数のマスタインスタンス、典型的にＶＭＥマスタインスタンスが設けられる。ＦＰＧＡ内では、データがＶＭＥマスタからＰＣＩエクスプレスバスへと伝送されうる。データ転送はＦＰＧＡ内で行われるため、データ転送が最適に効率良く構築されうる。
【００１７】
更なる別の実施において、第１のバスシステムが複数のノードを有し、信号が複数のノードから中央スイッチへと伝送されることが構想される。このようにして、カスケード化が行われる。
【００１８】
スレーブカードを第１のバスシステムに接続するための記載される電子構成は、特に、先に述べた形態の方法を実施するために役立ち、かつ、スレーブカードから、第１のバスシステムを介してＣＰＵへと信号を転送するように構成され、各スレーブにはマスタが割り当てられ、信号の伝送は、各スレーブカードから割り当てられたマスタを介して行われる。
【００１９】
第１のバスシステムとして、例えば、ＰＣＩエクスプレスバスシステムが使用される。スレーブカードから各マスタへの信号の伝送は定期的に、第２のバスシステム、例えばＶＭＥバスシステムを介して行われる。
【００２０】
設計において、マスタはＦＰＧＡにおいて実現される。この場合に、スレーブの信号はＦＰＧＡへと案内される。
【００２１】
提示されるコンピュータプログラムは、コンピュータプログラムがコンピュータ又は対応する演算ユニット上で、特に上記の構成において実行される場合に、以前に解説された方法の全ステップを実行するために、プログラムコード手段を含む。
【００２２】
コンピュータプログラム製品は、コンピュータ読み取り可能なデータ担体に格納されたプログラムコード手段を有する。
【００２３】
従って、本発明は、少なくとも幾つかの実施において、ＶＭＥスレーブと上位のＣＰＵとのデータ通信を並行して行う可能性を提示する。ここでは、ＶＭＥスレーブには、適切なＶＭＥマスタが割り当てられる。ＶＭＥマスタからのデータは、ＰＣＩエクスプレス信号を介して上位のＣＰＵへと伝送されうる。ここでは、ＶＭＥマスタは、ＶＭＥスレーブと上位のＣＰＵとの間のコネクタとして役立つ。
【図面の簡単な説明】
【００２４】
本発明の効果及び構成は、以下の記載及び添付の図面から明らかとなろう。先に挙げた特徴、及び、以下で解説される特徴は、各示される組み合わせにおいてのみならず、本発明の範囲を逸脱することなく、他の組み合わせにおいて、又は、単独で利用可能である。
【図１】従来のＶＭＥバス構成の概略図を示す。
【図２】本発明の実施に基づいたスレーブカードの接続の概略図を示す。
【図３】ＶＭＥスレーブのためのバックプレートの構成の概略図を示す。
【図４】ＶＸＳプリント基板の斜視図を示す。
【発明を実施するための形態】
【００２５】
本発明が、実施形態を用いて図面に概略的に示され、以下では、図を参照しながら詳細に記載される。
【００２６】
図１では、従来のＶＭＥバス構成が示される。図は、一連のＶＭＥスレーブカード１２が接続されたＶＭＥバス１０を示す。さらに、ＶＭＥバス１０は、ＶＭＥマスタ１４と繋がっている。ＶＭＥマスタ１４は、ＶＭＥバス１０と、更なる別のバス１６、例えばイーサネットと、の間のブリッジに相当する。この更なる別のバス１６を介して、ＶＭＥマスタ１４はＣＰＵ１７と接続される。
【００２７】
示される従来の設計の欠点は、低いデータ伝送レート、長い待ち時間、及び、現場にあるＶＭＥスレーブカード１２の移動可能性である。
【００２８】
図２では、本発明にかかるアプローチを明示するために、本発明にかかる構成１８の実現を示す。図は、複数のスレーブカード２０を示し、これらスレーブカード２０のそれぞれに、マスタ２２が一義的に割り当てられる。さらに、３つのノード２４、この場合はＰＣＩエクスプレスノードが存在し、当該ノードは、３つのマスタノード２２に対して１つずつ割り当てられる。これらノード２４はさらに、中央スイッチ２６と接続され、このスイッチ２６は、この場合は、ＰＣＩエクスプレススイッチ（ＰＣＩ−Ｅｘｐｒｅｓｓ−Ｓｗｉｔｃｈ）として構成される。スイッチ２６は、ＣＰＵ２８に信号を転送する。
【００２９】
示される構成１８は、２つのバスシステムを含み、即ち、この場合はＰＣＩエクスプレスバスシステムである第１のバスシステム３０と、この場合はＶＭＥバスシステムである第２のバスシステム３２と、を含む。第２のバスシステム３２は、スレーブノード２０を、割り当てられたマスタ２２に接続する。第１のバスシステム３０は、マスタ２２を、ノード２４及びスイッチ２６を介して、ＣＰＵ２８に接続する。マスタ２２は、第１のバスシステム３０と第２のバスシステム３２との間のブリッジに相当する。さらに、第１のバスシステム３０と、複数のノード２４及びスイッチ２６とのカスケード化が見られる。
【００３０】
図２は、各スレーブ２０にマスタ２２が割り当てられることを明確に示している。従って、スレーブ２０とマスタ２２との間の２地点間通信が実現される。通信の並列化によって、構成１８は、データ伝送レート及び待ち時間の点で、公知の構成に比べて著しく改善される。
【００３１】
図３は、ＶＭＥスレーブのためのバックプレート又はバックプレーン４０の可能な設計の概略図を示す。図は、ＣＰＵ４２と、ＰＣＩエクスプレススイッチ４４と、３つのＦＰＧＡ４６と、を示す。この実現において、ＶＭＥスレーブは、それぞれＶＭＥマスタＦＰＧＡ（ＶＭＥ−Ｍａｓｔｅｒ−ＦＰＧＡ）と接続され、即ち、マスタは、示されるＦＰＧＡ４６において実現される。その際、ＦＰＧＡ４６は、バックプレート４０の裏側に設けられる。常に、３つのＶＭＥスレーブカードの信号が、ＦＰＧＡ４６のうちの１つに案内される。個々のＦＰＧＡ４６のＰＣＩエクスプレス信号は、中央ＰＣＩエクスプレススイッチ４４へと案内される。このスイッチ４４は更に、上位のＣＰＵと接続される。
【００３２】
図４には、ＶＸＳプリント基板又はＶＸＳボード５０が２つの視点から示される。プリント基板５０は、３つのプラグコネクタ、即ち、プラグコネクタＰ０（符号５２）と、プラグコネクタＰ１（符号５４）と、プラグコネクタＰ２（符号５６）と、を有する。プラグコネクタＰ１  ５４及びＰ２  ５６は、ＶＭＥバスに接続するために設けられ、プラグコネクタＰ０  ５２は、例えばＰＣＩエクスプレスのような、高速のシリアル信号のために設けられる。新しい規格は、主として、６Ｕ・ＶＭＥカードのために適用可能である。３Ｕカードでは、場合によっては、プラグコネクタＰ０  ５２のための場所が存在しない。しかしながら、このプラグコネクタＰ０  ５２は、本発明においては必要ではない。ＶＭＥスレーブカードの信号は、存在するＶＭＥプラグコネクタＰ１  ５４及びＰ２  ５６を介して案内される。
【図１】
2012523054.tif 000003
【図２】
2012523054.tif 000004
【図３】
2012523054.tif 000005
【図４】
2012523054.tif 000006
【手続補正書】
【提出日】平成23年10月7日(2011.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スレーブカード（２０）を第１のバスシステム（３０）に接続する方法であって、信号が前記スレーブカード（２０）から前記第１のバスシステム（３０）を介してＣＰＵ（２８、４２）へと転送され、各スレーブカード（２０）にはマスタが割り当てられ、前記信号の伝送は第２のバスシステムを介して、各スレーブカード（２０）から、前記割り当てられたマスタを介して行われる、方法。
【請求項２】
第１のバスシステム（３０）として、ＰＣＩエクスプレス（ＰＣＩ−Ｅｘｐｒｅｓｓ）バスシステムが使用される、請求項１に記載の方法。
【請求項３】
前記スレーブカード（２０）から各自の前記マスタ（２２）への前記信号の前記伝送は、第２のバスシステム（３２）を介して行われる、請求項１又は２に記載の方法。
【請求項４】
第２のバスシステム（３２）として、ＶＭＥバスシステムが使用される、請求項３に記載の方法。
【請求項５】
前記スレーブカード（２０）の前記信号は、前記マスタ（２２）が実現されるＦＰＧＡ（４６）へと案内される、請求項１又は２に記載の方法。
【請求項６】
前記第１のバスシステム（３０）は複数のノード（２４）を有し、信号は、前記複数のノード（２４）によって中央スイッチ（２６）へと伝送される、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
特に請求項１〜６のいずれか１項に記載の方法を実施するための、スレーブカード（２０）を第１のバスシステム（３０）に接続するための電子構成であって、前記電子構成は、信号を前記スレーブカード（２０）から前記第１のバスシステム（３０）を介してＣＰＵ（２８、４２）へと転送するように構成され、各スレーブカード（２０）にはマスタ（２２）が割り当てられ、前記信号の伝送は、各スレーブカード（２０）から、前記割り当てられたマスタ（２２）を介して行われる、電子構成。
【請求項８】
前記マスタ（２２）は、ＦＰＧＡ（４６）により実現される、請求項７に記載の電子構成。
【請求項９】
コンピュータプログラムがコンピュータ又は対応する演算ユニット上で、特に請求項７又は８に記載の構成（１８）において実行される場合に、請求項１〜６のいずれか１項に記載の方法の全ステップを実行するための、プログラムコード手段を有するコンピュータプログラム。
【国際調査報告】
2012523054.tif 000007
2012523054.tif 000008
2012523054.tif 000009
2012523054.tif 000010
2012523054.tif 000011
2012523054.tif 000012