【手続補正書】
【提出日】平成23年7月5日(2011.7.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フェッチ部にフェッチされた命令コードをデコードしてデコード結果に基づき命令実行に必要なデコード信号を生成するデコード部と、
命令実行に使用するアドレス、データ、制御情報の少なくとも１つを記憶するレジスタ部と、
前記デコード信号及びレジスタ部に記憶されている情報に基づきフェッチ部にフェッチされた命令コードの実行を行う命令実行部と、を含む信号処理プロセッサであって、
前記命令実行部は、
メモリからのデータの読み出し処理を行う読み出し処理部と、
読み出し処理部によって読み出されたデータを受け取り演算を行う演算部と、
演算部の演算結果を受け取り、前記演算結果に対して所与の語長に対応した飽和処理を行う飽和処理部と、
飽和処理部の出力したデータをメモリに出力する書き出し処理部と、を含み、
前記レジスタ部は、
前記飽和処理において飽和させる語長を特定する飽和語長情報を含む飽和情報が保持された飽和情報保持部を含み、
前記飽和処理部は、
前記飽和語長情報によって特定される語長に対応した飽和処理を行う信号処理プロセッサ。
【請求項２】
請求項１において、
前記レジスタ部は、
前記飽和情報として、前記飽和処理の有無を特定する飽和有無情を保持し、
前記飽和処理部は、
前記飽和有無情報が飽和有を示している場合に飽和処理を行う信号処理プロセッサ。
【請求項３】
請求項１乃至２のいずれかにおいて、
前記メモリへのアクセスアドレスを保持する複数のアドレスレジスタを含み、
飽和情報保持部は、
各アドレスレジスタに格納されるアドレスに対応するデータの語長情報を含む属性情報を、各アドレスレジスタに関連づけて保持するアドレスレジスタ属性情報保持部を含み、
前記飽和処理部は、
演算結果のライトアドレスが記憶されている前記アドレスレジスタに関連づけて保持されている前記属性情報によって特定される語長に対応した飽和処理を行う信号処理プロセッサ。
【請求項４】
請求項３において、
前記飽和情報保持部は、
メモリへアクセスする語長に自動的に飽和させるモードであることを示す自動語長選択モード情報を保持し、
前記飽和処理部は、
前記自動語長選択モード情報が自動語長選択モードであることを示している場合には、演算結果のライトアドレスが記憶されている前記アドレスレジスタに関連づけて保持されている前記属性情報によって特定される語長に対応した語長で飽和処理を行う信号処理プロセッサ。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記デコード部は、
フェッチ部にフェッチされた命令コードが飽和情報を飽和情報保持部に設定するための飽和情報設定命令であると判断した場合には、命令コードから特定される飽和情報を飽和情報保持部に設定する信号処理プロセッサ。
【請求項６】
請求項１乃至５のいずれかにおいて、
ホストプロセッサからの飽和情報制御信号を受信した場合には、前記飽和情報制御信号に基づき、飽和情報保持部に飽和情報を設定するホストインターフェース部と、を含む信号処理プロセッサ。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記飽和情報保持部は、
所定の語長に強制的に飽和させるモードであることを示す強制飽和モード情報を保持し、
前記飽和処理部は、
前記強制飽和モード情報が強制飽和モードであることを示している場合には、前記演算結果を書き込むメモリ又はレジスタの語長にかかわらず、所定の語長に対応した飽和処理を行う信号処理プロセッサ。
【請求項８】
フェッチ部にフェッチされた命令コードをデコードしてデコード結果に基づき命令実行に必要なデコード信号を生成するデコード部と、
命令実行に使用するアドレス、データ、制御情報の少なくとも１つを記憶するレジスタ部と、
前記デコード信号及びレジスタ部に記憶されている情報に基づきフェッチ部にフェッチされた命令コードの実行を行う命令実行部と、を含む信号処理プロセッサであって、
前記デコード部は、
主記憶や内部レジスタにアクセスする命令をデコードし、アクセスするデータの語長情報に基づき、前記デコード信号として飽和語長特定信号を生成し、
前記命令実行部は、
メモリからのデータの読み出し処理を行う読み出し処理部と、
読み出し処理部によって読み出されたデータを受け取り演算を行う演算部と、
演算部の演算結果を受け取り、前記演算結果に対して、所与の語長に対応した飽和処理を行う飽和処理部と、
飽和処理部の出力したデータをメモリに出力する書き出し処理部と、を含み、
前記レジスタ部は、
前記飽和処理の有無を特定する飽和有無情報を含む飽和情報が保持された飽和情報保持部を含み、
前記飽和処理部は、
前記飽和有無情報が飽和有を示している場合には前記飽和語長特定信号によって特定される語長に対応した飽和処理を行う信号処理プロセッサ。
【請求項９】
請求項１乃至８のいずれかに記載の信号処理プロセッサを含む半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
（１）本発明は、
フェッチ部にフェッチされた命令コードをデコードしてデコード結果に基づき命令実行に必要なデコード信号を生成するデコード部と、
命令実行に使用するアドレス、データ、制御情報の少なくとも１つを記憶するレジスタ部と、
前記デコード信号及びレジスタ部に記憶されている情報に基づきフェッチ部にフェッチされた命令コードの実行を行う命令実行部と、を含む信号処理プロセッサであって、
前記命令実行部は、
メモリからのデータの読み出し処理を行う読み出し処理部と、
読み出し処理部によって読み出されたデータを受け取り演算を行う演算部と、
演算部の演算結果を受け取り、前記演算結果に対して所与の語長に対応した飽和処理を行う飽和処理部と、
飽和処理部の出力したデータをメモリに出力する書き出し処理部と、を含み、
前記レジスタ部は、
前記飽和処理において飽和させる語長を特定する飽和語長情報を含む飽和情報が保持された飽和情報保持部を含み、
前記飽和処理部は、
前記飽和語長情報によって特定される語長に対応した飽和処理を行う信号処理プロセッサである
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
（８）本発明は、
フェッチ部にフェッチされた命令コードをデコードしてデコード結果に基づき命令実行に必要なデコード信号を生成するデコード部と、
命令実行に使用するアドレス、データ、制御情報の少なくとも１つを記憶するレジスタ部と、
前記デコード信号及びレジスタ部に記憶されている情報に基づきフェッチ部にフェッチされた命令コードの実行を行う命令実行部と、を含む信号処理プロセッサであって、
前記デコード部は、
主記憶や内部レジスタにアクセスする命令をデコードし、アクセスするデータの語長情報に基づき、前記デコード信号として飽和語長特定信号を生成し、
前記命令実行部は、
メモリからのデータの読み出し処理を行う読み出し処理部と、
読み出し処理部によって読み出されたデータを受け取り演算を行う演算部と、
演算部の演算結果を受け取り、前記演算結果に対して、所与の語長に対応した飽和処理
を行う飽和処理部と、
飽和処理部の出力したデータをメモリに出力する書き出し処理部と、を含み、
前記レジスタ部は、
前記飽和処理の有無を特定する飽和有無情報を含む飽和情報が保持された飽和情報保持部を含み、
前記飽和処理部は、
前記飽和有無情報が飽和有を示している場合には前記飽和語長特定信号によって特定される語長に対応した飽和処理を行う
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本実施の形態の信号処理プロセッサ１００は、飽和させる語長を特定する飽和語長情報１２４を含む飽和情報が保持された飽和情報保持部１２０を含む。飽和情報は１２０は、命令実行に使用するアドレス、データ、制御情報の少なくとも１つを記憶するレジスタ部に設けられた、演算制御に関する情報を保持する内部レジスタに保持することが出来る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本実施の形態の信号処理プロセッサ１００は、デコード信号１１２、１１４及び図示しないレジスタに記憶されている情報に基づきフェッチ部にフェッチされた命令コードの実行を行う命令実行部１３０とを含む。命令実行部１３０は、メモリ２００に接続されたバスに対してデータの読み出し処理を行う読み出し処理部１４０を含む。命令実行
部１３０は、読み出し処理部１４０によって読み出されたデータ１４２を受け取り演算を行う演算部１５０を含む。命令実行部１３０は、演算部１５０の演算結果１５２を受け取り、前記演算結果に対して所与の語長に対応した飽和処理を行う飽和処理部１６０を含む。命令実行部１３０は、飽和処理部１６０の出力したデータ１６２をメモリ２００に接続されたバスに対して出力する書き出し処理部１７０を含む。