【手続補正書】
【提出日】平成23年8月1日(2011.8.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
以下の工程を含むＭＩＳトランジスタを備えた半導体装置の製造方法：
（ａ）半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｂ）前記酸化シリコン膜上に、第１ハフニウム系酸化膜を形成する工程；
（ｃ）前記第１ハフニウム系酸化膜上に、金属膜を形成する工程；
（ｄ）前記第１ハフニウム系酸化膜中に前記金属膜を構成する金属元素を拡散することによって、前記酸化シリコン膜上に、前記金属元素を化合物として含む第２ハフニウム系酸化膜を形成する工程；
（ｅ）前記工程（ｄ）の後、前記第２ハフニウム系酸化膜上に、前記金属膜と異なる導電性膜を形成する工程；
（ｆ）前記工程（ｅ）の後、前記導電性膜、前記第２ハフニウム系酸化膜および前記酸化シリコン膜を所定の形状にパターニングすることによって、前記導電性膜を含むゲート電極と、前記第２ハフニウム系酸化膜および前記酸化シリコン膜を含むゲート絶縁膜を形成する工程。
【請求項２】
以下の工程を含むＭＩＳトランジスタを備えた半導体装置の製造方法：
（ａ）半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｂ）前記酸化シリコン膜上に、ハフニウムおよび酸素を含む膜状の基材を形成する工程；
（ｃ）前記基材上に、前記基材より薄く、かつ、金属元素のみからなる膜状の混合材を形成する工程；
（ｄ）前記基材に前記混合材を拡散することによって、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記混合材の金属元素とを含む混合膜を形成する工程；
（ｅ）前記混合膜上に、導電性膜を形成する工程；
（ｆ）前記導電性膜から構成されるゲート電極、前記混合膜および前記酸化シリコン膜から構成されるゲート絶縁膜を形成する工程。
【請求項３】
前記混合材の表面を窒化した後、前記工程（ｄ）でアニール処理によって前記基材に前記混合材を拡散することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記混合材の表面を酸化した後、前記工程（ｄ）でアニール処理によって前記基材に前記混合材を拡散することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記混合材の表面を酸化し、さらに窒化した後、前記工程（ｄ）でアニール処理によって前記基材に前記混合材を拡散することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項６】
以下の工程を含むＭＩＳトランジスタを備えた半導体装置の製造方法：
（ａ）半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｂ）前記酸化シリコン膜上に、ハフニウムおよび酸素を含む膜状の基材を形成する工程；
（ｃ）前記基材上に、前記基材より薄く、かつ、金属元素のみからなる膜状の混合材を形成する工程；
（ｄ）前記混合材上に、保護膜を形成する工程；
（ｅ）前記保護膜を有する状態で、前記基材に前記混合材を拡散することによって、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記混合材の金属元素とを含む混合膜を形成する工程；
（ｆ）前記工程（ｅ）の後、前記保護膜を除去する工程；
（ｇ）前記混合膜上に、導電性膜を形成する工程；
（ｈ）前記導電性膜から構成されるゲート電極、前記混合膜および前記酸化シリコン膜から構成されるゲート絶縁膜を形成する工程。
【請求項７】
前記ＭＩＳトランジスタはｎチャネル型であり、
前記工程（ｃ）において、酸化ハフニウムより電気陰性度が小さい酸化金属物を構成する金属元素からなる前記混合材を形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記ＭＩＳトランジスタはｐチャネル型であり、
前記工程（ｃ）において、酸化ハフニウムより電気陰性度が大きい酸化金属物を構成する金属元素からなる前記混合材を形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】
前記工程（ｅ）において、アニール処理によって前記基材に前記混合材を拡散することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｃ）で真空状態において前記混合材を形成し、その真空状態を保ったまま前記工程（ｄ）で前記保護膜を形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１１】
前記工程（ｄ）では、保護膜として窒化チタン膜を形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１２】
以下の工程を含むＭＩＳトランジスタを備えた半導体装置の製造方法：
（ａ）半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｂ）前記酸化シリコン膜上に、金属元素のみからなる膜状の混合材を形成する工程；
（ｃ）前記混合材上に、ハフニウムおよび酸素を含む膜状の基材を形成する工程；
（ｄ）前記基材に前記混合材を拡散することによって、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記混合材の金属元素とを含む混合膜を形成する工程；
（ｅ）前記混合膜上に、導電性膜を形成する工程；
（ｆ）前記導電性膜から構成されるゲート電極、前記混合膜および前記酸化シリコン膜から構成されるゲート絶縁膜を形成する工程。
【請求項１３】
以下の工程を含むＭＩＳトランジスタを備えた半導体装置の製造方法：
（ａ）半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｂ）前記酸化シリコン膜上に、ハフニウムおよび酸素を含む膜状の基材を形成する工程；
（ｃ）前記基材上に、保護膜を形成する工程；
（ｄ）前記保護膜上に、前記基材より薄く、かつ、金属元素のみからなる膜状の混合材を形成する工程；
（ｅ）前記保護膜を有する状態で、前記基材に前記混合材を拡散することによって、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記混合材の金属元素とを含む混合膜を形成する工程；
（ｆ）前記工程（ｅ）の後、前記保護膜を除去する工程；
（ｇ）前記混合膜上に、導電性膜を形成する工程；
（ｈ）前記導電性膜から構成されるゲート電極、前記混合膜および前記酸化シリコン膜から構成されるゲート絶縁膜を形成する工程。
【請求項１４】
以下の工程を含むＭＩＳトランジスタを備えた半導体装置の製造方法：
（ａ）半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｂ）前記酸化シリコン膜上に、ハフニウムおよび酸素を含む膜状の基材を形成する工程；
（ｃ）前記基材上に、第１保護膜を形成する工程；
（ｄ）前記第１保護膜上に、前記基材より薄く、かつ、金属元素のみからなる膜状の混合材を形成する工程；
（ｅ）前記混合材上に、第２保護膜を形成する工程；
（ｆ）前記第１保護膜および前記第２保護膜を有する状態で、前記基材に前記混合材を拡散することによって、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記混合材の金属元素とを含む混合膜を形成する工程；
（ｇ）前記工程（ｆ）の後、前記第２保護膜および前記第１保護膜を除去する工程；
（ｈ）前記混合膜上に、導電性膜を形成する工程；
（ｉ）前記導電性膜から構成されるゲート電極、前記混合膜および前記酸化シリコン膜から構成されるゲート絶縁膜を形成する工程。
【請求項１５】
以下の工程を含むＣＭＩＳを備えた半導体装置の製造方法：
（ａ）前記ＣＭＩＳの一方を構成する第１ＭＩＳトランジスタが形成される第１領域と、前記ＣＭＩＳの他方を構成する第２ＭＩＳトランジスタが形成される第２領域とを有する半導体基板を準備する工程；
（ｂ）前記半導体基板の主面上に、酸化シリコン膜を形成する工程；
（ｃ）前記酸化シリコン膜上に、ハフニウムおよび酸素を含む膜状の基材を形成する工程；
（ｄ）前記基材上に、金属元素のみからなる膜状の第１混合材を形成する工程；
（ｅ）前記第１混合材上に、第１保護膜を形成する工程；
（ｆ）前記第２領域の前記第１保護膜および前記第１混合材を除去する工程；
（ｇ）前記第２領域の前記基材上に、前記基材より薄く、かつ、前記第１混合材の金属元素とは異なる金属元素のみからなる膜状の第２混合材を形成する工程；
（ｈ）前記第２混合材上に、第２保護膜を形成する工程；
（ｉ）前記第１保護膜および前記第２保護膜を有する状態で、前記第１領域の前記基材に前記第１混合材を拡散すると共に、前記第２領域の前記基材に前記第２混合材を拡散することによって、
前記第１領域では、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記第１混合材の金属元素とを含む第１混合膜を形成し、
前記第２領域では、前記酸化シリコン膜上に、酸化シリコンより誘電率が高く、前記基材のハフニウムおよび酸素と、前記第２混合材の金属元素とを含む第２混合膜を形成する工程；
（ｊ）前記工程（ｉ）の後、前記第１保護膜および前記第２保護膜を除去する工程；
（ｋ）前記第１混合膜および前記第２混合膜上に、導電性膜を形成する工程；
（ｌ）前記導電性膜から構成される前記第１ＭＩＳトランジスタのゲート電極、前記第１混合膜および前記酸化シリコン膜から構成される前記第１ＭＩＳトランジスタのゲート絶縁膜を形成し、
前記導電性膜から構成される前記第２ＭＩＳトランジスタのゲート電極、前記第２混合膜および前記酸化シリコン膜から構成される前記第２ＭＩＳトランジスタのゲート絶縁膜を形成する工程。
【請求項１６】
前記工程（ｄ）において、酸化ハフニウムより電気陰性度が大きい酸化金属物を構成する金属元素からなる前記第１混合材を形成し、
前記工程（ｇ）において、酸化ハフニウムより電気陰性度が小さい酸化金属物を構成する金属元素からなる前記第２混合材を形成することを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
半導体基板の主面上に設けられた酸化シリコン膜と、
前記酸化シリコン膜上に設けられ、酸化シリコンより誘電率が高く、ハフニウムおよび酸素を含み、さらに第１金属元素または第２金属元素を含む混合膜と、
前記混合膜上に設けられた導電性膜とを備え、
第１および第２ＭＩＳトランジスタのゲート電極は、前記導電性膜から構成され、
前記第１および第２ＭＩＳトランジスタのゲート絶縁膜は、前記酸化シリコン膜および前記混合膜で構成され、
前記第１ＭＩＳトランジスタはｎチャネル型であり、かつ前記第１ＭＩＳトランジスタの前記混合膜を構成する前記第１金属元素は、酸化ハフニウムより電気陰性度が小さい酸化金属物を構成する金属元素であり、
前記第２ＭＩＳトランジスタはｐチャネル型であり、かつ前記第２ＭＩＳトランジスタの前記混合膜を構成する前記第２金属元素は、酸化ハフニウムより電気陰性度が大きい酸化金属物を構成する金属元素であることを特徴とする半導体装置。
【請求項１８】
前記第１および第２ＭＩＳトランジスタはＳＲＡＭのメモリセルを構成することを特徴とする請求項１７記載の半導体装置。
【請求項１９】
前記第１ＭＩＳトランジスタの前記第１金属元素は、マグネシウム、ランタン、ガドリニウムまたはイットリウムのいずれか一つを含み、
前記第２ＭＩＳトランジスタの前記第２金属元素は、アルミニウム、チタンまたはタンタルのいずれか一つを含むことを特徴とする請求項１７記載の半導体装置。