【手続補正書】
【提出日】平成23年6月8日(2011.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極、チャネル形成領域を形成する第１の半導体層、及び一導電型の不純物元素を含有する第２の半導体層を有する薄膜トランジスタと、
保持容量配線及び保持容量電極を有する保持容量と、
第１の配線、第２の配線及び透明導電膜を有する入力端子部と、を有する半導体装置の作製方法であって、
基板上に、前記ゲート電極、前記保持容量配線及び前記第１の配線を形成し、
前記ゲート電極、前記保持容量配線及び前記第１の配線上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記ゲート電極と重なる前記第１の半導体層及び前記第２の半導体層を形成し、
前記ゲート絶縁層上に、前記第２の半導体層に接する第３の配線と、前記保持容量配線と重なる前記保持容量電極と、前記第１の配線と重なる前記第２の配線を形成し、
前記第３の配線、前記保持容量電極及び前記第２の配線上に層間絶縁膜を形成し、
前記層間絶縁膜をエッチングして、前記第３の配線に達する第１の接続部と、前記保持容量電極に達する第２の接続部を形成し、かつ、前記ゲート絶縁層、前記層間絶縁膜をエッチングして、前記第１の配線及び前記第２の配線の一部を露出させ、
前記層間絶縁膜上に、前記第１の接続部を介して前記第３の配線に接し、かつ前記第２の接続部を介して前記保持容量電極に接する画素電極と、露出された前記第１の配線及び前記第２の配線に接する前記透明導電膜とを形成することを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極、チャネル形成領域を形成する第１の半導体層、及び一導電型の不純物元素を含有する第２の半導体層を有する薄膜トランジスタと、
保持容量配線及び保持容量電極を有する保持容量と、
第１の配線、第２の配線及び透明導電膜を有する入力端子部と、を有する半導体装置の作製方法であって、
基板上に、前記ゲート電極、前記保持容量配線及び前記第１の配線を形成し、
前記ゲート電極、前記保持容量配線及び前記第１の配線上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記ゲート電極と重なる前記第１の半導体層及び前記第２の半導体層を形成し、
前記ゲート絶縁層上に、前記第２の半導体層に接する第３の配線と、前記保持容量配線と重なる前記保持容量電極と、前記第１の配線と重なる前記第２の配線を形成し、
前記第３の配線、前記保持容量電極及び前記第２の配線上に層間絶縁膜を形成し、
前記層間絶縁膜をエッチングして、前記第３の配線に達する第１の接続部と、前記保持容量電極に達する複数の第２の接続部を形成し、かつ、前記ゲート絶縁層、前記層間絶縁膜をエッチングして、前記第１の配線及び前記第２の配線の一部を露出させ、
前記層間絶縁膜上に、前記第１の接続部を介して前記第３の配線に接し、かつ前記複数の第２の接続部を介して前記保持容量電極に接する画素電極と、露出された前記第１の配線及び前記第２の配線に接する前記透明導電膜とを形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において
前記ゲート絶縁層は、積層構造を有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において
前記ゲート電極は、酸素濃度が３０ｐｐｍ以下のタングステン膜を有することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至３のいずれか一項において、
前記ゲート電極は、キセノン又はクリプトンを含むスパッタガスを用いて形成したタンタル膜を有することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、
前記ゲート電極、前記保持容量配線及び前記第１の配線は、ＩＣＰエッチング装置を用いて、端部がテーパー形状となるように形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、
前記ゲート絶縁層は、ＳｉＨ４とＮ２ＯにＯ２を添加して形成した酸化窒化シリコン膜を有することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、
前記透明導電膜として、酸化インジウム酸化亜鉛合金からなる膜を形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至７のいずれか一項において、
前記透明導電膜として、ガリウムを添加した酸化亜鉛からなる膜を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
ゲート電極、チャネル形成領域を形成する第１の半導体層、及び一導電型の不純物元素を含有する第２の半導体層を有する薄膜トランジスタと、
保持容量配線及び保持容量電極を有する保持容量と、
第１の配線、第２の配線及び透明導電膜を有する入力端子部と、を有し、
基板上に、前記ゲート電極、前記保持容量配線及び前記第１の配線が設けられ、
前記ゲート電極、前記保持容量配線及び前記第１の配線上に、ゲート絶縁層が設けられ、
前記ゲート絶縁層上に、前記ゲート電極と重なる前記第１の半導体層及び前記第２の半導体層が設けられ、
前記ゲート絶縁層上に、前記第２の半導体層に接する第３の配線と、前記保持容量配線と重なる前記保持容量電極と、前記第１の配線と重なる前記第２の配線が設けられ、
前記第３の配線、前記保持容量電極及び前記第２の配線上に層間絶縁膜が設けられ、
前記層間絶縁膜上に画素電極と前記透明導電膜が設けられ、
前記画素電極は、前記層間絶縁膜に設けられた第１の接続部を介して前記第３の配線に接し、かつ前記層間絶縁膜に設けられた第２の接続部を介して前記保持容量電極に接し、
前記透明導電膜は、前記第１の配線及び前記第２の配線に接することを特徴とする半導体装置。
【請求項１１】
ゲート電極、チャネル形成領域を形成する第１の半導体層、及び一導電型の不純物元素を含有する第２の半導体層を有する薄膜トランジスタと、
保持容量配線及び保持容量電極を有する保持容量と、
第１の配線、第２の配線及び透明導電膜を有する入力端子部と、を有し、
基板上に、前記ゲート電極、前記保持容量配線及び前記第１の配線が設けられ、
前記ゲート電極、前記保持容量配線及び前記第１の配線上に、ゲート絶縁層が設けられ、
前記ゲート絶縁層上に、前記ゲート電極と重なる前記第１の半導体層及び前記第２の半導体層が設けられ、
前記ゲート絶縁層上に、前記第２の半導体層に接する第３の配線と、前記保持容量配線と重なる前記保持容量電極と、前記第１の配線と重なる前記第２の配線が設けられ、
前記第３の配線、前記保持容量電極及び前記第２の配線上に層間絶縁膜が設けられ、
前記層間絶縁膜上に画素電極と前記透明導電膜が設けられ、
前記画素電極は、前記層間絶縁膜に設けられた第１の接続部を介して前記第３の配線に接し、かつ前記層間絶縁膜に設けられた複数の第２の接続部を介して前記保持容量電極に接し、
前記透明導電膜は、前記第１の配線及び前記第２の配線に接することを特徴とする半導体装置。
【請求項１２】
請求項１０又は１１において、
前記透明導電膜は、前記ゲート絶縁層と前記層間絶縁膜が除去された領域で前記第１の配線と接していることを特徴とする半導体装置。
【請求項１３】
請求項１０乃至１２のいずれか一項において、
前記ゲート絶縁層は、積層構造を有することを特徴とする半導体装置。
【請求項１４】
請求項１０乃至１３のいずれか一項において、
前記ゲート電極は、酸素濃度が３０ｐｐｍ以下のタングステン膜を有することを特徴とする半導体装置。
【請求項１５】
請求項１０乃至１４のいずれか一項において、
前記透明導電膜は、酸化インジウム酸化亜鉛合金からなることを特徴とする半導体装置。
【請求項１６】
請求項１０乃至１４のいずれか一項において、
前記透明導電膜は、ガリウムを含む酸化亜鉛からなることを特徴とする半導体装置。