【手続補正書】
【提出日】平成23年2月14日(2011.2.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
配列された複数個のスタンダードセルを有する半導体装置であって、
前記スタンダードセルに含まれる機能素子と、
前記機能素子に電気的に接続され、かつ下層配線および上層配線を有する電源線とを備え、
前記下層配線は互いに隣り合う前記スタンダードセルの境界に沿って前記境界上に延在する部分を有し、
前記上層配線が平面視において前記下層配線よりも前記スタンダードセルの内側に位置する部分を有し、
前記機能素子は前記上層配線を介して前記下層配線に電気的に接続されている、半導体装置。
【請求項２】
前記機能素子に電気的に接続された信号線をさらに備え、
前記信号線は、平面視において、前記機能素子および前記上層配線の接続部と前記下層配線の前記境界上を延在する部分との間に位置するように配置されている、請求項１に記載の半導体装置。
【請求項３】
前記機能素子が配置される前記スタンダードセル内で前記上層配線と前記下層配線とが接続されている、請求項１または２に記載の半導体装置。
【請求項４】
前記機能素子を含まない前記スタンダードセル内で前記上層配線と前記下層配線とが接続されている、請求項１または２に記載の半導体装置。
【請求項５】
前記機能素子を含まない前記スタンダードセル内に配置され、かつ前記下層配線に電気的に接続されたヒューズをさらに備えた、請求項４に記載の半導体装置。
【請求項６】
前記上層配線は前記スタンダードセルの境界に沿って前記境界上に延在する部分を有し、
前記上層配線の前記境界上に延在する部分の線幅は、前記下層配線の前記境界上に延在する部分の線幅よりも大きい、請求項１〜４のいずれかに記載の半導体装置。
【請求項７】
配列された複数個のスタンダードセルを有する半導体装置であって、
前記スタンダードセルに含まれる機能素子と、
前記機能素子に電気的に接続され、かつ下層配線および上層配線を有する第１の電源線とを備え、
前記下層配線および前記上層配線のそれぞれは、互いに電気的に接続され、かつ互いに隣り合う前記スタンダードセルの境界に沿って前記境界上に延在する部分を有し、
前記上層配線が平面視において前記下層配線よりも太い線幅を有している、半導体装置。
【請求項８】
前記下層配線と前記上層配線とは複数個の第１のビアホールにより電気的に接続されており、
前記複数個の第１のビアホールは、前記機能素子を構成するトランジスタの配置ピッチと同じピッチで配置されている、請求項７に記載の半導体装置。
【請求項９】
前記第１の電源線は、前記上層配線よりも上の層に形成された補強配線を有し、
前記補強配線は平面視において前記上層配線と直交する方向に延在している、請求項７または８に記載の半導体装置。
【請求項１０】
前記上層配線と前記補強配線との間に形成された層間絶縁層をさらに備え、
前記層間絶縁層は、平面視において前記上層配線と前記補強配線とが交差する１つの交差部において、前記上層配線と前記補強配線とを電気的に接続するための複数個の第２のビアホールを有している、請求項９に記載の半導体装置。
【請求項１１】
前記複数個のスタンダードセルは、第１のスタンダードセルと第２のスタンダードセルとを含み、
前記第１のスタンダードセルは、
前記下層配線および前記上層配線を有する前記第１の電源線と、
前記上層配線と同じ層上に延び、かつ平面視において前記下層配線および前記上層配線と同じ方向に延びる第１の信号線とを含み、
前記第２のスタンダードセルは、
前記下層配線と同じ層上に延びる配線層のみからなる第２の電源線と、
前記上層配線と同じ層上に延び、かつ平面視において前記配線層と直交する方向に延びる第２の信号線とを含む、請求項７〜１０のいずれかに記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
図１４を参照して、ＭＯＳトランジスタ上には、層間絶縁層（図示せず）を介して、パターニングされた第１層目の金属層が形成されている。この第１層目の金属層は、ＧＮＤ電位の電源線の下層配線ＧＮＤＬ１、ＧＮＤＬ２と、ＶＤＤ電位の電源線の下層配線ＶＤＤＬと、その他信号線ＳＬ１とを有している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
図１５を参照して、第１層目の金属層上には、層間絶縁層（図示せず）を介して、パターニングされた第２層目の金属層が形成されている。この第２層目の金属層は、ＧＮＤ電位の電源線の上層配線ＧＮＤＵ１、ＧＮＤＵ２と、ＶＤＤ電位の電源線の上層配線ＶＤＤＵと、その他信号線ＳＬ２とを有している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
この第２層目の金属層上には、層間絶縁層（図示せず）を介して、パターニングされた第３層目の金属層が形成されている。この第３層目の金属層は、ＧＮＤ電位の電源線の電位を補強する補強配線ＧＮＤＳと、ＶＤＤ電位の電源線の電位を補強する補強配線ＶＤＤＳと、その他信号線ＳＬ３とを有している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
また第１層目の金属層の信号線ＳＬ１はスタンダードセル内配線として用いられている。第２層目の金属層の信号線ＳＬ２は図中Ｘ方向に沿って延在し、下層配線ＧＮＤＬ１、ＧＮＤＬ２、ＶＤＤＬのような電源系の配線に挟まれるように配置されたスタンダードセル間を接続する配線として用いられている。更に第３層目の金属層の信号線ＳＬ３は図中Ｙ方向に沿って延在し、下層配線ＧＮＤＬ１、ＧＮＤＬ２、ＶＤＤＬのような電源系の配線を跨ぐようなスタンダードセル間を接続する配線として用いられている。これにより、Ｐ＆Ｒ（Place and Route：自動配線配置）における配線設計が容易となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
図１９を参照して、ＭＯＳトランジスタＰＴ、ＮＴ上には、層間絶縁層（図示せず）を介して、パターニングされた第１層目の金属層が形成されている。この第１層目の金属層は、ＧＮＤ電位の電源線の下層配線ＧＮＤ、ＧＮＤＬと、ＶＤＤ電位の電源線の下層配線ＶＤＤ、ＶＤＤＬと、その他信号線ＳＬＬ１、ＳＬＬ２とを有している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】変更
【補正の内容】
【０１５７】
下層配線ＶＤＤＬは、高速セルにおけるスタンダードセル領域の図中Ｙ方向上側の境界に沿って図中Ｘ方向に延びている。この下層配線ＶＤＤＬは、下層のｎ+領域ＮＩＲに複
数個のコンタクトホールＣＨを介して電気的に接続されている。また下層配線ＶＤＤＬは、ｐＭＯＳトランジスタＰＴのソース／ドレイン領域ＳＤの一方に複数個のコンタクトホールＣＨを介して電気的に接続されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
図２０を参照して、第１層目の金属層上には、層間絶縁層（図示せず）を介して、パターニングされた第２層目の金属層が形成されている。この第２層目の金属層は、ＧＮＤ電位の電源線の上層配線ＧＮＤＵと、ＶＤＤ電位の電源線の上層配線ＶＤＤＵと、その他信号線ＳＬＵ１〜ＳＬＵ４とを有している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１６５
【補正方法】変更
【補正の内容】
【０１６５】
なお信号線ＳＬＵ１、ＳＬＵ２の各々は、図中Ｙ方向に延びて高集積セルにおけるスタンダードセル領域の境界を横断していてもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１７５
【補正方法】変更
【補正の内容】
【０１７５】
つまり、第２層目の金属層よりなる信号線ＳＬＵを図中Ｙ方向の上下のスタンダードセル間の境界を跨ぐように配置することで、図中Ｙ方向に隣り合うスタンダードセル内の素子同士を電気的に接続することが可能となる。また第３層目の金属層よりなる信号線ＳＬ３を図中Ｘ方向の左右のスタンダードセル間の境界を跨ぐように配置することで、図中Ｘ方向に隣り合うスタンダードセル内の素子同士を電気的に接続することが可能となる。