【手続補正書】
【提出日】平成21年10月26日(2009.10.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板と、
該シリコン基板を覆って配置された第１の単結晶半導体層であって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、第１の単結晶半導体層と、
第１の領域内の該第１の単結晶半導体層を覆って配置された単結晶シリコン層と、
第２の領域内の該第１の単結晶半導体層の少なくとも一部の上に配置されるか、または、該第２の領域内の該第１の単結晶半導体層の少なくとも一部を覆って配置され、該第１の領域には存在しない、第２の単結晶半導体層であって、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、第２の単結晶半導体層と
を含む、半導体構造。
【請求項２】
モノリシックに集積化した半導体デバイス構造であって、該構造は、
シリコン基板と、
該シリコン基板を覆って配置された第１の単結晶半導体層であって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、第１の単結晶半導体層と、
第１の領域内の該第１の単結晶半導体層を覆って配置された単結晶シリコン層と、
該単結晶シリコン層の少なくとも一部を含む素子を含む、少なくとも１つのシリコンベースの電子デバイスと、
第２の領域内の該第１の単結晶半導体層の少なくとも一部の上に配置され、該第１の領域には存在しない、第２の単結晶半導体層であって、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、第２の単結晶半導体層と、
該第２の単結晶半導体層の少なくとも一部を含むアクティブ領域を含む、少なくとも１つのＩＩＩ−Ｖ族の発光デバイスと
を含む、構造。
【請求項３】
少なくとも１つのシリコンベースの電子デバイスと、少なくとも１つの前記ＩＩＩ−Ｖ族の発光デバイスとを結合する電気的相互接続をさらに含む、請求項２に記載の構造。
【請求項４】
前記単結晶シリコン層の少なくとも一部を含むアクティブ領域を含む、少なくとも１つのシリコンベースの光検出器と、
前記少なくとも１つのＩＩＩ−Ｖ族の発光デバイスと、前記少なくとも１つのシリコンベースの光検出器との間に配置された光導波管であって、該少なくとも１つのＩＩＩ−Ｖ族の発光デバイスによって放射された光の少なくとも一部を、該少なくとも１つのシリコンベースの光検出器に導くように構成された、光導波路とをさらに含む、請求項２に記載の構造。
【請求項５】
モノリシックに集積化した半導体デバイス構造であって、
シリコン基板と、
該シリコン基板を覆って配置された第１の単結晶半導体層であって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、第１の単結晶半導体層と、
第１の領域内の該第１の単結晶半導体層を覆って配置された単結晶シリコン層と、
該単結晶シリコン層の少なくとも一部を含むアクティブ領域を含む、少なくとも１つのシリコンベースの光検出器と、
第２の領域内の該第１の単結晶半導体層の少なくとも一部の上に配置され、該第１の領域には存在しない、第２の単結晶半導体層であって、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、第２の単結晶半導体層と、
該第２の単結晶半導体層の少なくとも一部を含むアクティブ領域を含む、少なくとも１つの非シリコン光検出器と
を含む、構造。
【請求項６】
モノリシックに集積化した半導体デバイス構造であって、該構造は、
シリコン基板と、
該シリコン基板を覆って配置された第１の単結晶半導体層であって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、第１の単結晶半導体層と、
第１の領域内の該第１の単結晶半導体層を覆って配置された単結晶シリコン層と、
該単結晶シリコン層の少なくとも一部を含む素子を含む、少なくとも１つのシリコンベースの電子デバイスと、
第２の領域内の該第１の単結晶半導体層の少なくとも一部の上に配置され、該第１の領域には存在しない、第２の単結晶半導体層であって、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、第２の単結晶半導体層と、
該第２の単結晶半導体層の少なくとも一部を含む素子を含む、少なくとも１つのＩＩＩ−Ｖ族の電子デバイスと
を含む、構造。
【請求項７】
前記少なくとも１つのシリコンベースの電子デバイスを、前記少なくともＩＩＩ−Ｖ族の電子デバイスと結合する電気的相互接続をさらに含む、請求項６に記載の構造。
【請求項８】
前記第１の領域の前記第１の単結晶半導体層を覆って配置された絶縁層をさらに含み、
前記単結晶シリコン層は、該第１の領域の該絶縁層を覆って配置される、請求項１から７に記載の構造。
【請求項９】
前記第１の単結晶半導体層は、少なくとも２つの単結晶半導体層を含み、該少なくとも２つの単結晶半導体層は、互いを覆って配置され、互いに異なる格子定数であって、前記緩和シリコン、あるいはシリコン−ゲルマニウム層、あるいは該シリコン−ゲルマニウム層の下に配置されたシリコン−ゲルマニウム傾斜層、あるいはＩＩＩ−Ｖ族半導体層とも異なる格子定数を有する、請求項１から８に記載の構造。
【請求項１０】
前記少なくとも２つの単結晶半導体層は、ゲルマニウム層、あるいはＧａＡｓ層とＩｎＰ層、あるいはＧａＡｓ層とＧａＮ層を含む、請求項９に記載の構造。
【請求項１１】
前記少なくとも２つの単結晶半導体層は、ゲルマニウム層とＧａＮ層とを含む、請求項９に記載の構造。
【請求項１２】
前記第２の単結晶半導体層の上面は、前記単結晶シリコン層の上面と実質的に同一平面上にある、請求項１から１１のいずれかに記載の構造。
【請求項１３】
前記第２の単結晶半導体層は、ＩＩＩ−Ｖ族の半導体層を含む、請請求項１から１２のいずれかに記載の構造。
【請求項１４】
前記ＩＩＩ−Ｖ族の半導体層を覆って配置されたシリコン層をさらに含み、前記シリコン層は該ＩＩＩ−Ｖ族の半導体層と接触して配置される、請求項１３に記載の構造。
【請求項１５】
前記第２の単結晶半導体層は、前記第１の単結晶層の組成とは異なる組成を有する、請求項１から１４のいずれかに記載の構造。
【請求項１６】
前記少なくとも１つのシリコンベースの電子デバイスは、金属酸化膜半導体電界効果トランジスタを含む、請求項１から１５のいずれかに記載の構造。
【請求項１７】
前記少なくとも１つのＩＩＩ−Ｖ族電子デバイスは、ＩＩＩ−Ｖ族の高電子移動度トランジスタ（ＨＥＭＴ）、あるいはＩＩＩ−Ｖ族のヘテロ接合バイポーラトランジスタ（ＨＢＴ）を含む、請求項６に記載の構造。
【請求項１８】
半導体構造を形成する方法であって、該方法は、
シリコン基板を提供することと、
該シリコン基板を覆って第１の単結晶半導体層を配置することであって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、ことと、
第１の領域内の該第１の単結晶半導体層を覆って単結晶シリコン層を配置することと、
第２の領域内の該第１の単結晶半導体層の少なくとも一部を覆って第２の単結晶半導体層を配置することであって、該第２の単結晶半導体層が該第１の領域には存在せず、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、ことと
を含む、方法。
【請求項１９】
モノリシックに集積化した半導体デバイス構造を形成する方法であって、該方法は、
シリコン基板を提供することと、
該シリコン基板を覆って第１の単結晶半導体層を配置することであって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、ことと、
第１の領域内の該第１の単結晶半導体層を覆って絶縁層を配置することと、
該第１の領域内の該絶縁層を覆って単結晶シリコン層を配置することと、
該単結晶シリコン層の少なくとも一部を含むアクティブ領域を含む、少なくとも１つのシリコンベースの光検出器を形成することと、
第２の領域内の該第１の単結晶半導体層の少なくとも一部を覆って、該第１の領域には存在しない、第２の単結晶半導体層を配置することであって、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、ことと、
該第２の単結晶半導体層の少なくとも一部を含むアクティブ領域を含む、少なくとも１つの非シリコンの光検出器を形成することと
を含む、方法。
【請求項２０】
モノリシックに集積化した半導体デバイス構造を形成する方法であって、該方法は、
シリコン基板を提供することと、
該シリコン基板を覆って第１の単結晶半導体層を配置することであって、該第１の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、ことと、
第１の領域内の該第１の単結晶半導体層を覆って絶縁層を配置することと、
該第１の領域内の該絶縁層を覆って単結晶シリコン層を配置することと、
該単結晶シリコン層の少なくとも一部を含む素子を含む、少なくとも１つのシリコンベースの電子デバイスを形成することと、
第２の領域内の該第１の単結晶半導体層の少なくとも一部を覆って、該第１の領域には存在しない、第２の単結晶半導体層を配置することであって、該第２の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、ことと、
該第２の単結晶半導体層の少なくとも一部を含む素子を含む、少なくとも１つのＩＩＩ−Ｖ族電子デバイスを形成することと
を含む、方法。