【手続補正書】
【提出日】平成22年12月9日(2010.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）平面形状が第１装置領域辺を有する四角形から成る上面と、前記上面に形成され、かつ、平面視において前記第１装置領域辺に沿って３列に亘って配置された複数の接続端子と、前記上面とは反対側の下面とを有する半導体装置領域を備えた配線基板を準備する工程；
（ｂ）平面形状が第１チップ辺を有する四角形から成る表面と、前記表面に形成され、かつ、前記第１チップ辺に沿って配置された複数の電極と、前記表面とは反対側の裏面とを備えた半導体チップを、前記裏面が前記配線基板の前記上面と対向するように、かつ、平面視において前記第１チップ辺が前記第１装置領域辺と並ぶように、かつ、平面視において前記第１チップ辺と前記第１装置領域辺との間に前記複数の接続端子が位置するように、かつ、前記複数の接続端子が露出するように、前記配線基板の前記半導体装置領域の前記上面に搭載する工程；
（ｃ）前記（ｂ）工程の後、前記半導体チップの前記複数の電極と前記配線基板の前記複数の接続端子とを、複数のボンディングワイヤを介してそれぞれ電気的に接続する工程；
（ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記複数のボンディングワイヤを樹脂材料で封止し、封止体を形成する工程；
ここで、
前記（ａ）工程で準備する前記配線基板の前記半導体装置領域の前記上面に形成された前記複数の接続端子は、前記３列のうちの１列目に配置された複数の第１接続端子と、平面視において前記１列目よりも前記第１装置領域辺に近い２列目に配置された複数の第２接続端子と、平面視において前記２列目よりも前記第１装置領域辺に近い３列目に配置された複数の第３接続端子とを有し、
さらに、前記複数の第２接続端子は、前記複数の第１接続端子のうちの互いに隣り合う第１接続端子間領域の延長線上にそれぞれ位置する複数の第２高端子と、前記複数の第３接続端子のうちの互いに隣り合う第３接続端子間領域の延長線上にそれぞれ位置する複数の第２低端子とを有し、
前記複数のボンディングワイヤは、前記複数の第１接続端子とそれぞれ電気的に接続される複数の第１接続端子用ワイヤと、前記複数の第２高端子とそれぞれ電気的に接続される複数の第２高端子用ワイヤと、前記複数の第２低端子とそれぞれ電気的に接続される複数の第２低端子用ワイヤと、前記複数の第３接続端子とそれぞれ電気的に接続される複数の第３接続端子用ワイヤとを有し、
前記（ｃ）工程では、前記複数の第１接続端子用ワイヤおよび前記複数の第２低端子用ワイヤを介して前記複数の電極と前記複数の第１接続端子および前記複数の第２低端子とをそれぞれ電気的に接続した後、前記複数の第２高端子用ワイヤおよび前記複数の第３接続端子用ワイヤを介して前記複数の電極と前記複数の第２高端子および前記複数の第３接続端子とをそれぞれ電気的に接続し、
さらに、前記（ｃ）工程では、前記複数の第２高端子用ワイヤおよび前記複数の第３接続端子用ワイヤのそれぞれのループ高さが、前記複数の第１接続端子用ワイヤおよび前記複数の第２低端子用ワイヤのそれぞれのループ高さよりも高くなるように、前記複数のボンディングワイヤを介して前記半導体チップの前記複数の電極と前記配線基板の前記複数の接続端子とをそれぞれ電気的に接続する。
【請求項２】
請求項１において、
前記（ｃ）工程の後、前記複数の第２高端子用ワイヤのそれぞれは、平面視において、前記複数の第１接続端子用ワイヤのうちの互いに隣り合う第１接続端子用ワイヤ間に位置しており、かつ、前記複数の第２低端子用ワイヤのそれぞれは、平面視において、前記複数の第３接続端子用ワイヤのうちの互いに隣り合う第３接続端子用ワイヤ間に位置していることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２において、
前記半導体チップの前記複数の電極は、平面視において前記第１チップ辺に沿って１列で配置されており、
前記複数の電極のそれぞれは、第１接続領域と、前記第１接続領域よりも前記第１チップ辺から遠い第２接続領域とを有し、
前記（ｃ）工程では、前記複数の第1接続端子用ワイヤおよび前記複数の第２低端子用ワイヤを介して前記複数の電極のそれぞれにおける前記第１接続領域と前記複数の第１接続端子および前記複数の第２低端子とをそれぞれ電気的に接続した後、前記複数の第２高端子用ワイヤおよび前記複数の第３接続端子用ワイヤを介して前記複数の電極のそれぞれにおける前記第２接続領域と前記複数の第２高端子および前記複数の第３接続端子とをそれぞれ電気的に接続することを特徴とする半導体装置の製造方法。
【請求項４】
請求項２において、
前記半導体チップの前記複数の電極は、平面視において前記第１チップ辺に沿って２列に亘って配置されており、
前記複数の電極は、前記２列のうちの１列目に配置された複数の第１電極と、平面視において前記１列目よりも前記第１チップ辺から遠い２列目に配置された複数の第２電極とを有し、
前記（ｃ）工程では、前記複数の第１接続端子用ワイヤおよび前記複数の第２低端子用ワイヤを介して前記複数の第１電極と前記複数の第１接続端子および前記複数の第２低端子とをそれぞれ電気的に接続した後、前記複数の第２高端子用ワイヤおよび前記複数の第３接続端子用ワイヤを介して前記複数の第２電極と前記複数の第２高端子および前記複数の第３接続端子とをそれぞれ電気的に接続することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１において、
前記（ｄ）工程の後、
（ｅ）前記配線基板を前記半導体装置領域に切断する工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項６】
平面形状が第１装置領域辺を有する四角形から成る上面、前記上面に形成され、かつ、平面視において前記第１装置領域辺に沿って３列に亘って配置された複数の接続端子、および前記上面とは反対側の下面を有する配線基板と、
平面形状が第１チップ辺を有する四角形から成る表面、前記表面に形成され、かつ、前記第１チップ辺に沿って配置された複数の電極、前記表面とは反対側の裏面を有し、前記裏面が前記配線基板の前記上面と対向するように、かつ、平面視において前記第１チップ辺が前記第１装置領域辺と並ぶように、かつ、平面視において前記第１チップ辺と前記第１装置領域辺との間に前記複数の接続端子が位置するように、かつ、前記複数の接続端子が露出するように、前記配線基板の前記上面に搭載された半導体チップと、
前記半導体チップの前記複数の電極と前記配線基板の前記複数の接続端子とを、それぞれ電気的に接続する複数のボンディングワイヤと、
前記半導体チップおよび前記複数のボンディングワイヤを封止する封止体と、
を含み、
前記複数の接続端子は、前記３列のうちの１列目に配置された複数の第１接続端子と、平面視において前記１列目よりも前記第１装置領域辺に近い２列目に配置された複数の第２接続端子と、平面視において前記２列目よりも前記第１装置領域辺に近い３列目に配置された複数の第３接続端子とを有し、
前記複数のボンディングワイヤは、第１のループ高さを有する複数の第１ボンディングワイヤと、前記第１のループ高さよりも高い第２のループ高さをそれぞれ有する複数の第２ボンディングワイヤとを有し、
前記複数の第１接続端子には、前記複数の第１ボンディングワイヤがそれぞれ接続され、
前記複数の第２接続端子には、前記複数の第１ボンディングワイヤまたは前記複数の第２ボンディングワイヤがそれぞれ接続され、
前記複数の第３接続端子には、前記複数の第２ボンディングワイヤがそれぞれ接続されていることを特徴とする半導体装置。
【請求項７】
請求項６において、
さらに、前記複数の第２接続端子は、前記複数の第１接続端子のうちの互いに隣り合う第１接続端子間領域の延長線上にそれぞれ位置する複数の第２高端子と、前記複数の第３接続端子のうちの互いに隣り合う第３接続端子間領域の延長線上にそれぞれ位置する複数の第２低端子とを有し、
前記複数の第１ボンディングワイヤは、前記複数の第１接続端子とそれぞれ電気的に接続される複数の第１接続端子用ワイヤと、前記複数の第２低端子とそれぞれ電気的に接続される複数の第２低端子用ワイヤとを有し、
前記複数の第２ボンディングワイヤは、前記複数の第２高端子とそれぞれ電気的に接続される複数の第２高端子用ワイヤと、前記複数の第３接続端子とそれぞれ電気的に接続される複数の第３接続端子用ワイヤとを有し、
前記複数の第２高端子用ワイヤのそれぞれは、平面視において、前記複数の第１接続端子用ワイヤのうちの互いに隣り合う第１接続端子用ワイヤ間に位置しており、かつ、前記複数の第２低端子用ワイヤのそれぞれは、平面視において、前記複数の第３接続端子用ワイヤのうちの互いに隣り合う第３接続端子用ワイヤ間に位置していることを特徴とする半導体装置。