(57)【要約】本出願は、全体としてマスタ−スレーブ構成において動作するスイッチモード電源を対象とし、マスタデバイスおよびスレーブデバイスからのＰＷＭ出力を同期させる方法を提供し、例えば、ビート周波数の生成のような問題を回避する。
2012528498.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭデバイスを同期（ｓｙｎｃ）信号に同期させる方法であって、前記ＰＷＭデバイスはクロック回路から主ＰＷＭ出力信号を生成し、前記ＰＷＭデバイスの前記主ＰＷＭ出力の周波数が、いつ前記同期信号の周波数の所定の許容誤差内になるかを判定するステップと、
かかる判定を行ったとき、前記ＰＷＭデバイスの前記主ＰＷＭ出力の前記周波数を前記同期信号の前記周波数と強制的に一致させるように前記ＰＷＭデバイスの前記クロック回路を調節するステップと、
この条件に達したとき、前記同期信号の位相に関して前記ＰＷＭデバイスの前記主ＰＷＭ出力の位相を整列させるステップと、
を備えることを特徴とする方法。
【請求項２】
前記所定の許容誤差は、前記ＰＷＭデバイスの前記クロック回路において利用可能な最大補正値に対応することを特徴とする請求項１に記載の方法。
【請求項３】
前記ＰＷＭデバイスの前記主ＰＷＭ出力の前記周波数が、いつ前記同期信号の所定の周波数の許容誤差内になるかを判定する前記ステップは、スレーブデバイスの主ＰＷＭパルスの所定のカウントによって規定された期間内に受信した同期パルスの数を計数するステップと、前記同期パルスのカウントが前記所定のカウントの所定の許容カウント内であるかを判定するステップとを備えることを特徴とする請求項１または２に記載の方法。
【請求項４】
主ＰＷＭパルスの前記所定のカウントおよび／または前記所定の許容カウントは、プログラム可能であることを特徴とする請求項３に記載の方法。
【請求項５】
デフォルトの所定のカウント値は、１２であり、デフォルトの所定の許容カウントは、±２であることを特徴とする請求項３または４に記載の方法。
【請求項６】
前記クロック回路からの前記周波数の調節の速度は、前記クロック回路の安定性を維持するように制限されることを特徴とする請求項１から５のいずれか一項に記載の方法。
【請求項７】
同期した後で、前記主ＰＷＭ信号と前記同期信号との間の周波数の差について前記主ＰＷＭ信号および前記同期信号を監視するステップと、
かかる差を検出したとき同期を外れるステップと
をさらに備えることを特徴とする請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記主ＰＷＭ出力の前記位相を整列させる前記ステップは、前記ＰＷＭ出力のスイッチングサイクル内の非アクティブ期間中に実行され、ＰＷＭパルスが、同期中には失われず、短縮されずおよび／または延長されないことを確実にすることを特徴とする請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記同期信号の前記位相に関して前記ＰＷＭデバイスの前記主ＰＷＭ出力の前記位相を整列させる前記ステップは、前記同期信号と前記主ＰＷＭ出力との間の位相オフセットを含めることを備えることを特徴とする請求項１から８のいずれか一項に記載の方法。
【請求項１０】
前記位相オフセットは、プログラム可能であることを特徴とする請求項９に記載の方法。
【請求項１１】
前記ＰＷＭデバイスは、スレーブＰＷＭデバイスであることを特徴とする請求項１から１０のいずれか一項に記載の方法。
【請求項１２】
前記同期パルスは、マスタＰＷＭデバイスによって与えられることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記マスタＰＷＭデバイスは、クロック信号から主ＰＷＭ出力信号を生成し、次に前記マスタデバイスの前記主ＰＷＭから前記同期信号を生成することを特徴とする請求項１２に記載の方法。
【請求項１４】
前記同期信号は、前記マスタデバイスの前記主ＰＷＭの一端からトリガされるパルスを備えることを特徴とする請求項１２または１３に記載の方法。
【請求項１５】
前記パルスの持続期間は、事前に決定されることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記パルスの前記持続期間は、プログラム可能であることを特徴とする請求項１４または１５に記載の方法。
【請求項１７】
少なくとも１つのスレーブＰＷＭデバイスの行為をマスタデバイスに同期させる方法であって、
請求項１２から１６のいずれか一項に従って、前記少なくとも１つのスレーブＰＷＭデバイスを前記マスタデバイスからの同期信号に同期させるステップと、
同期したときに、前記少なくとも１つのスレーブデバイスと前記マスタデバイスとの間の行為を調整するステップと
を備えることを特徴とする方法。
【請求項１８】
調整する前記ステップは、前記スレーブデバイスおよび前記マスタデバイスの少なくとも主ＰＷＭ信号の調整された変更を備えることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記調整された行為は、
ａ）前記スレーブデバイスおよび／または前記マスタデバイスによって制御される電圧のランプをオンにすること、
ｂ）前記スレーブデバイスおよび／または前記マスタデバイスによって制御される電圧のランプをオフにすること、および、
ｃ）前記スレーブデバイスおよび／または前記マスタデバイスによって制御される出力電圧を所定の順序でオンおよび／またはオフにすること
のうちの１つを実現することを特徴とする請求項１７または１８に記載の方法。
【請求項２０】
少なくとも１つのＰＷＭ制御信号を生成するためのＰＷＭコントローラであって、
前記コントローラは、クロック信号を生成するクロック回路を有し、
前記コントローラは、クロック入力から少なくとも１つのＰＷＭ制御信号を導き出すように構成され、
前記コントローラは、前記少なくとも１つのＰＷＭ制御信号が同期されるように同期信号を受信する同期入力を有する同期モジュールを有し、
前記同期モジュールは、前記同期信号の周波数が前記少なくとも１つのＰＷＭ制御信号の所定の範囲内になるときの条件を検出する周波数コンパレータを備え、
前記同期モジュールは、この条件の前記検出に応答して、少なくとも１つのＰＷＭ制御信号の前記周波数を前記同期信号の周波数と一致させるように前記クロック回路を調節するように適合され、
前記同期モジュールは、少なくとも１つのＰＷＭ制御信号の前記周波数を前記同期信号の前記周波数と一致させると、前記同期信号に関して前記ＰＷＭ制御信号の位相を整列させるように適合されることを特徴とするＰＷＭコントローラ。
【請求項２１】
前記周波数コンパレータは、前記少なくとも１つのＰＷＭ制御信号中のパルスを計数する第１のカウンタと、前記同期入力のところに到達するパルスを計数する第２のカウンタとを備えることを特徴とする請求項２０に記載のＰＷＭコントローラ。
【請求項２２】
前記周波数コンパレータは、前記第１のカウンタが所定のカウントに達したとき、前記第１のカウンタ値と前記第２のカウンタ値との比較を実行することを特徴とする請求項２１に記載のＰＷＭコントローラ。
【請求項２３】
前記第１のカウンタおよび前記第２のカウンタの各々の前記カウンタ値は、前記第１のカウンタが前記所定のカウントに達した後でリセットされることを特徴とする請求項２２に記載のＰＷＭコントローラ。
【請求項２４】
前記範囲は、前記第１のカウンタ値における±範囲として規定されることを特徴とする請求項２１から２３のいずれか一項に記載のＰＷＭコントローラ。
【請求項２５】
前記所定のカウントは、プログラム可能であり、および／または前記範囲は、プログラム可能であることを特徴とする請求項２１から２４のいずれか一項に記載のＰＷＭコントローラ。
【請求項２６】
前記所定のカウントは、１２であり、誤差範囲は、±２であることを特徴とする請求項２１から２５のいずれか一項に記載のＰＷＭコントローラ。
【請求項２７】
前記同期モジュールは、位相ロックループまたは遅延ロックループと、前記ロックループがそれに合わせてロックする基準クロック信号を与える調節可能な発振器とを備え、前記調節可能な発振器の周波数は、発振器トリム値に対応することを特徴とする請求項２１から２６のいずれか一項に記載のＰＷＭコントローラ。
【請求項２８】
前記トリム値は、前記ＰＷＭ制御信号が前記受信した同期信号（またはクロック信号）に対してより高い周波数であるかまたはより低い周波数であることに応答して上方へまたは下方へ調節されることを特徴とする請求項２７に記載のＰＷＭコントローラ。
【請求項２９】
前記トリム値は、前記ＰＷＭ制御信号が前記同期信号に対してより高い周波数であるかまたはより低い周波数であることに応答して増加または減少され、カウンタ内部に保持されることを特徴とする請求項２７に記載のＰＷＭコントローラ。
【請求項３０】
前記トリム値の調節の速度は、前記クロック回路の安定性を維持するように制限されることを特徴とする請求項２７から２９のいずれか一項に記載のＰＷＭコントローラ。
【請求項３１】
前記所定の周波数範囲は、前記調節可能な発振器において利用可能な最大補正値に対応することを特徴とする請求項２７から３０のいずれか一項に記載のＰＷＭコントローラ。
【請求項３２】
前記同期モジュールは、ＰＷＭパルスが、同期中に失われず、短縮されず、または延長されないことを確実にするように、前記ＰＷＭ出力のスイッチングサイクル内の非アクティブ期間中に主ＰＷＭ出力の位相を整列させるように適合されることを特徴とする請求項２０から３１のいずれか一項に記載のＰＷＭコントローラ。
【請求項３３】
前記同期モジュールは、前記同期信号の位相に対して前記主ＰＷＭ出力の位相を整列させることが前記同期信号と前記主ＰＷＭ出力との間の位相オフセットを含めることを備えるときに、位相オフセットを含むように適合されることを特徴とする請求項２０から３２のいずれか一項に記載のＰＷＭコントローラ。
【請求項３４】
前記位相オフセットは、プログラム可能であることを特徴とする請求項３３に記載のＰＷＭコントローラ。
【請求項３５】
前記ＰＷＭコントローラにおける同期プロセスの状態および／または１つもしくは複数のエラー状態を指示する値を含む１つまたは複数の状態レジスタをさらに備えることを特徴とする請求項２０から３４のいずれか一項に記載のＰＷＭコントローラ。
【請求項３６】
前記状態レジスタは、ホストコンピュータまたはオンチップマイクロプロセッサによって読み出し、任意選択でさらにシステムデバッグ／監視を可能にするためにアクセス可能であることを特徴とする請求項３５に記載のＰＷＭコントローラ。
【請求項３７】
前記同期モジュールは、ＰＷＭ周波数の何らかのシフトまたは失われた同期パルスについて前記同期信号を継続的に監視することを特徴とする請求項２０から３６のいずれか一項に記載のＰＷＭコントローラ。
【請求項３８】
ＰＷＭ回路であって、コントローラは、マスタデバイスまたはスレーブデバイスのいずれかとしてプログラム可能であり、前記スレーブデバイスとして前記コントローラは、請求項２０から３７のいずれか一項に規定されたように動作し、マスタデバイスとして、請求項２０から３７のいずれか一項に規定されたように、スレーブデバイスへ同期入力として送信するために前記マスタデバイスの主ＰＷＭ制御信号から同期信号を生成することを特徴とするＰＷＭ回路。
【請求項３９】
マスタ−スレーブ構成において少なくとも２つの電源を動作させる方法であって、前記マスタにおいて、
ａ）マスタローカルクロックから少なくとも１つのマスタＰＷＭ制御信号を生成するステップと、
ｂ）前記少なくとも１つのマスタＰＷＭ制御信号から導き出された同期信号をスレーブへ与えるステップと
を備え、前記スレーブにおいて、
ｃ）スレーブクロックから少なくとも１つのＰＷＭ制御信号を生成するステップと、
ｄ）前記スレーブの前記ＰＷＭ制御信号の周波数が前記マスタによって与えられた前記同期信号の予め規定された範囲内であるかを判定するステップと、
ｅ）かかる判定を行ったとき、前記ＰＷＭ制御信号の前記周波数を前記同期信号の周波数と一致させるように前記スレーブＰＷＭ制御信号のクロック周波数を調節するステップと、
ｆ）前記一致させたＰＷＭ制御信号を前記同期信号に位相整列させるステップと、
をさらに備えることを特徴とする方法。
【請求項４０】
前記ＰＷＭデバイスは、スレーブＰＷＭデバイスであり、前記同期信号は、マスタＰＷＭデバイスから与えられ、前記マスタＰＷＭデバイスは前記同期信号が導き出されるクロック回路から主ＰＷＭ出力信号を生成することを特徴とする請求項１に記載の方法。
【請求項４１】
添付の図面を参照して本明細書において説明したようにおよび／または添付の図面に図示したように、スレーブＰＷＭコントローラをマスタＰＷＭコントローラに同期させることを特徴とする方法。
【請求項４２】
添付の図面を参照して本明細書において説明したこと、および／または添付の図面に図示したことを特徴とするＰＷＭコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、スイッチモード（ｓｗｉｔｃｈ  ｍｏｄｅ）電源およびこれを同期させる方法に関する。
【背景技術】
【０００２】
より低い電圧、高い効率、高分解能、および電源からのより速い応答が一般に求められている。この問題に対する一般に理解されている解決策は、単一の回路基板上、より一般的には、例えば、サーバなどの単一の演算デバイス内部の複数の場所にわたって、複数の電源デバイスを提供することである。
【０００３】
ともに同期した複数の電源を有し、ビート（ｂｅａｔ）周波数および大きな出力電流リップルなどの問題を回避することが、有利であることが、一般に理解されている。複数のデバイス間での同期を実現するために、多くの異なる技術が開発されている。
【０００４】
これらの開発された技術は、共通クロックを用いて電源のすべてを駆動する手法を含む。この手法にともなう問題は、雑音および干渉をうけることがあり、および／または実際に回路基板上の他のデバイスについても雑音および干渉を発生することがある回路上で、おそらくかなりの距離にわたり比較的高速のクロック信号を与える必要があることである。
【０００５】
もう１つの手法は、特定の整数の除数によってマスタのクロック周波数を小さくして同期信号を生成し、スレーブ側に到達したとき対応する整数乗数により同期信号を乗算することである。この手法の不利な点は、同期信号がない、例えばマスタデバイスが故障した場合には、スレーブ回路が機能しないことである。もう１つの不利な点は、追加の信号が、マスタＰＷＭ信号およびスレーブＰＷＭ信号を位相整列させるために必要であることである。
【０００６】
この問題を解決するために、スレーブデバイス内部にクロック回路を採用し、スレーブデバイスのクロックとマスタから生成されるクロック信号との間で切り替えることが、知られている。スレーブクロックとマスタから生成されたクロック信号との間のこの切り替えが、同期信号の存在の検出に応答して生じることがある。この手法にともなう難点は、動作の２つのモード間の遷移が、予想不可能であり、スレーブＰＷＭ回路から所与のスイッチングサイクル中に複数のスイッチングパルスの発生などの突然の異常が、切り替えの時に生じることがあることである。これらの構成において起きる場合があるもう１つの難点は、マスタからの同期信号が無くなるか、または正常な動作範囲外へ迷い込む場合に、スレーブ回路が短期間または電源をリセットするまでいずれかの間、機能しなくなることがあるということである。
【発明の概要】
【０００７】
本出願は、マスタ回路がマスタ回路のＰＷＭサイクル中の基準点を指示する同期信号をスレーブデバイスへ与える代替的配置を提供する。スレーブデバイスは、次に、スレーブのＰＷＭサイクルの持続期間をマスタのＰＷＭサイクルの持続期間に一致させようとして同期信号に応じてスレーブの内部クロック周波数を調節する。
【０００８】
ＰＷＭサイクルの持続期間が一致した後で、スレーブデバイスのＰＷＭ回路の位相を、マスタデバイスのＰＷＭ回路に対して設定することができる。
【０００９】
本出願は、マスタからスレーブへの単一の同期信号を使用してマスタデバイスとスレーブデバイスとの間の周波数ロックおよび位相ロックを可能にする。
【００１０】
本特許の実施形態は、３ステージプロセスでシングルエンド型信号を使用する単一位相または多位相ディジタルＰＷＭ制御構成において、スレーブをマスタに同期させるための方法を説明する。複数のＰＷＭ位相コントローラＩＣデバイスの同期は、広範囲な分散型電力構造全体にわたる使用の柔軟性、性能、および容易性を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本出願の第１の実施形態による回路配置のブロック図である。
【図２ａ】同期パルスが同期を可能にするためにはあまりに遅く（遅れて）到着する本出願の動作の方式を説明するスレーブタイミング図である。
【図２ｂ】同期パルスが始めは遅れて到着するが、その後同期パルスが予定通りに到着する本出願の動作の方式を説明する別のスレーブタイミング図である。
【図３】同期パルスが予定通りに到着する本出願の動作の方式を説明する別のスレーブタイミング図である。
【図４ａ】同期パルスがあまりにも早く（前に）到着する状況における本出願の動作の方式を説明する別のタイミング図である。
【図４ｂ】同期パルスが始めはあまりにも前に到着するが、その後同期パルスが予定通りに到着する状況における本出願の動作の方式を説明する別のスレーブタイミング図である。
【図５】特にマスタＰＷＭ信号および同期信号に対するスレーブＰＷＭ信号の本出願の動作の方式を説明する別のタイミング図である。
【図６ａ】第１のステージの粗い同期を表す、本出願を実装するための例示的状態図（ｓｔａｔｅ  ｄｉａｇｒａｍ）である。
【図６ｂ】第２のステージの精密な同期およびスレーブがロックされマスタに同期される同期した第３のステージを表す、本出願を実装するための例示的状態図である。
【図７】本出願の特定の態様の一例として同期位置の変化を図示するタイミング図である。
【図８】ローカル発振器からＰＷＭ信号を生成する閉ループコントローラの例示的実装形態のブロック図である。
【発明を実施するための形態】
【００１２】
本出願は、パルス幅変調（ＰＷＭ）電源を対象とし、より詳細には、１つまたは複数のスレーブデバイスがＰＷＭパターンの位相整列を使用して単一のマスタデバイスによって制御される同期の方法を対象とする。ＰＷＭ同期技術は、同じスイッチング周波数速度でマスタと（１つまたは複数の）スレーブとの間でパルス幅変調のタイミングを整列させることを可能にする。マスタデバイスおよびスレーブデバイスが周波数ロックおよび位相ロックされた後で、ＰＷＭ同期は、デバイスがパルス幅変調の開始に関して互いにドリフトすることを防止する。
【００１３】
図１の例示的実施形態から知ることができるように、同期信号が、マスタＰＷＭコントローラからの出力として与えられ、次に２つのスレーブデバイスへの同期入力として与えられる。いくつかのスレーブデバイスがあるか、または単一のスレーブデバイスがある場合があることが、理解されるであろう。同期ロックの後では、スレーブデバイスの各々からのＰＷＭ出力は、マスタデバイスと同期している。より詳細には、ＰＷＭ同期は、各スレーブＰＷＭパターンの開始点が指定されたマスタデバイスの制御下にあり、マスタオンチップ（ｏｎ−ｃｈｉｐ）発振器およびスレーブオンチップ発振器をある一定の許容誤差内に周波数ロックすることを確実にするように構成される。スレーブＰＷＭをマスタＰＷＭと同期させることができるが、スレーブデバイスからのＰＷＭ出力が、プログラム制御可能な角度の値だけ位相でオフセットすることがあり、実際にある状況では、整列しているが個々のＰＷＭ回路が、例えば、電圧リップルを減少させるために位相をずらす（例えば、マスタＰＷＭデバイスおよび２つのスレーブＰＷＭデバイスを、典型的には互いに１２０度だけオフセットさせる）ことが有利である場合があることが、理解されるであろう。
【００１４】
もう１つの利点は、複数のＰＷＭコントローラを同期した後で、これらの動作クロック周波数は、実質的に同じであり、非常に正確な電力上昇／下降シーケンス処理（ｓｅｑｕｅｎｃｉｎｇ）（ランプアップ／ランプダウン（ｒａｍｐ  ｕｐ／ｄｏｗｎ））および電源投入／切断遅延をもたらす。
【００１５】
望ましくは、各ＰＷＭデバイスを、マスタまたはスレーブのいずれかとなるように構成することができる。この構成を、特定の入力またはデバイス設定を使用して選択することができる。この設定可能な状況では、入力としてプログラムしたスレーブデバイス上の対応するパッド／ピンを有する出力になるように、マスタデバイス上のＳＹＮＣパッド／ピンをプログラムすることが、理解されるであろう。本出願の文脈では、パッドという用語を、デバイスからの電気的入力／出力を意味するように理解すべきであり、ピンまたは別のデバイス／回路への別の接続を含むように取り上げることがあることが、理解されるであろう。異なるパッドを、機能を同期させるおよび同期を外すために設けることができることが、さらに理解されるであろう。機能を同期させる／同期を外すために各デバイス上に共通パッドを有することの利点は、回路を再設計せずにどのデバイスをスレーブにし、どれをマスタにするかをユーザが設定しなおすことができるということである。適切な論理レベルを、同期信号用に選択する、例えば、ＳＹＮＣ信号をシングルエンド型（ｓｉｎｇｌｅ  ｅｎｄｅｄ）でアクティブロー（ａｃｔｉｖｅ  ｌｏｗ）とすることができる。示した実施形態では、ＰＷＭ１で示した例では、ＳＹＮＣ信号の立下がり端を、マスタデバイスにおけるＰＷＭ出力の立上がり端にマスタデバイスによって整列させる。アクティブローＳＹＮＣパルスの幅を、予め規定することができ、またはプログラム可能とすることができる。
【００１６】
ＳＹＮＣパッド内の内部プルアップ抵抗を採用して、ＳＹＮＣラインがデフォルトによってハイへ引き上げられることを確実にすることができる。２つのコントローラＩＣがマスタとして誤ってプログラムされるという事象では、両者がＳＹＮＣラインをローに駆動しようとするライン衝突にはならないであろう。
【００１７】
次に、スレーブデバイス上では、ＳＹＮＣパッドを入力になるようにプログラムする。スレーブデバイスを、ＰＷＭ生成の点で２つの動作モードのうちの１つで動作するように構成することができ、すなわち、
●  フリーランニング（ｆｒｅｅ−ｒｕｎｎｉｎｇ）スレーブ制御したＰＷＭ生成（デフォルトによる）−ここではＰＷＭ信号がマスタコントローラから自律的に生成される。
●  マスタに同期される（マスタ−スレーブ制御される）−ＰＷＭ信号が、ＳＹＮＣ信号を受信するとマスタコントローラに対して生成される。
【００１８】
第１の動作のモードからスレーブＰＷＭパターン生成がマスタＰＷＭと同期する第２の動作のモードへ切り替えるために、
１．  有効なマスタ同期パルス（Ｖａｌｉｄ  Ｍａｓｔｅｒ  Ｓｙｎｃ  Ｐｕｌｓｅｓ）の検出（粗い同期（Ｃｏａｒｓｅ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）としても知られる）
２．  マスタ（Ｍａｓｔｅｒ）コントローラとスレーブ（Ｓｌａｖｅ）コントローラとの間の周波数ロック（Ｆｒｅｑｕｅｎｃｙ  Ｌｏｃｋ）（精密な同期（Ｆｉｎｅ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）としても知られる）
３．  マスタとスレーブとの間のＰＷＭロック（ロックした、同期した、位相整列した、としても知られる）
を含む３ステージプロセスを適合させている。
【００１９】
始めは、ＳＹＮＣプロセスに関して、スレーブデバイスは、マスタデバイスの制御下ではない（すなわち、スレーブｐｗｍ＿ｃｏｕｎｔｅｒは、例えば、ローカル発振器および位相ロックループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を備えたローカルクロック回路によって生成されたローカルクロックに従って基本的にフリーランニングである）。第１のステージでは、スレーブデバイスは、同期信号の周波数を調べ、その同期信号が、マスタからの同期信号と粗く同期していると考えられる範囲内であるかどうかを判定する。スレーブが有効な同期パルスを受信しているかどうか、すなわち、粗い同期かどうかを判定するために、スレーブデバイスは、スレーブ上のＰＷＭ信号の開始に同期されたものと、スレーブがＭ個のＰＷＭパルスを生成するためにかかる時間中に受信した入力ＳＹＮＣパルスの数Ｎを検出し計数するものの２つのカウンタを適宜有する。Ｎの値がある一定の誤差範囲内である場合には、粗い同期ステージはうまく完了している。粗い同期が信号の能動的調節というよりはむしろ測定によって決定される状態であるという意味で、この粗い同期プロセスは、受動的であることが、理解されるであろう。粗い同期の目的は、スレーブデバイスが入ってくるＳＹＮＣ（以降、着信ＳＹＮＣ）に同期できるように、着信ＳＹＮＣが周波数範囲内であるかどうかを判定することである。
【００２０】
粗い同期の動作の方法を説明する際に役立つように、いくつかの例示的状況を、図２ａ〜図４ｂのタイミング図によって実際に説明する。これらの図では、タイミング信号の番号を、方法の動作の説明を助けるために示す。これらの信号の一部またはすべてを、回路内で生成することができ、例えば、診断目的および／または制御目的のために使用することができることが、理解されるであろう。特に、信号は、いつスレーブデバイスがオンになるかを示すｐｗｍ＿ｓｔａｒｔ信号を含み、一方で、ＰＷＭ信号は、スレーブデバイスによって生成される主ＰＷＭ制御信号を表す。同期信号は、マスタデバイスからスレーブへ与えられる着信ＳＹＮＣ信号を表す。ｓｌｏｗ＿ｍａｓｔｅｒおよびｆａｓｔ＿ｍａｓｔｅｒは、下記に説明するように、マスタ同期信号がスレーブにとって遅すぎるかまたは早すぎるかどうかを表す。ｓｙｎｃ＿ｒｅｃｅｉｖｉｎｇ＿ｏｋ信号は、マスタの周波数およびスレーブの周波数が、いつ粗く同期したと考えられる程度に十分に近づくかを表す。第１のカウンタ（出力がｓｙｎｃ＿ｃｈｅｃｋ＿ｃｎｔによって表される）は、スレーブデバイス内で生成されたＰＷＭ信号、すなわち、スレーブデバイスＰＷＭ回路から１６進数のＣ、すなわち、１２パルスがある、図２ａの強調した領域を計数し、このカウント値は、カウンタの最大値（Ｍ）を表す。第２のカウンタ（ｓｙｎｃ＿ｒａｎｇｅ＿ｃｎｔ）は、第１のカウンタにおいてカウントＭに達する時間間隔内に同期入力のところに到達するパルスの数（Ｎ）を計数する。
【００２１】
図２ａに示した例では、ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｎｔ（Ｍ）が１６進数のＣに達したときに、第２のカウンタ上の値（ｓｙｎｃ＿ｒａｎｇｅ＿ｃｎｔによって表された出力）は、６に達しただけであり、着信同期信号がＰＷＭ信号よりも遅かったことを示している（すなわち、ローカルスレーブクロックがマスタクロックよりも早く動作している）。ｓｌｏｗ＿ｍａｓｔｅｒ信号が、この状態に応じてトリガされるように示している。最初のステップが、粗い同期のうちの１つにすぎないので、２つのカウンタ値が、このステージにおいて同期を実現するために同じになることが、必ずしも必要ない。その代わりに、範囲値を採用する。この範囲値を、一定とすることができ、またはユーザによってプログラム可能とすることができる。第１のカウンタが１２まで計数したときの粗い同期のために適した許容誤差設定値または誤差範囲設定値は、±２である、すなわち、ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｏｕｎｔが１２に達した後で、ｓｙｎｃ＿ｒａｎｇｅ＿ｃｏｕｎｔが１０から１４の範囲内であるときに、スレーブが粗く同期されるであろう。厳密な範囲は、選択したカウンタのサイズおよび他の設計考慮事項に依存するであろうことが、理解されるであろう。次に、許容誤差／誤差範囲の選択は、ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｏｕｎｔのＭ値に対して選択したサイズに依存するであろう。しかしながら、同期の第２のステージを実現するためには、所定の許容誤差をＰＷＭデバイスのクロック回路において利用可能な最大補正値よりも大きくすることはできず、そうでなければ、粗い同期を実現したとしても、ある状況では精密な同期を実現することが不可能であることが、下記の説明から理解されるであろう。
【００２２】
対照的に、図２ｂでは、第１のカウンタ（ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｎｔ）の最初の全カウントＭ、すなわち、１６進数のＣ内である間に、第２のカウンタ（ｓｙｎｃ＿ｒａｎｇｅ＿ｃｎｔ）上のカウントＮは、９に達するだけであり（最初の同期パルスの開始が遅すぎる）、（ｓｌｏｗ＿ｍａｓｔｅｒ信号の最初のトリガによって示されるように）マスタ同期信号が遅すぎることを示している。しかしながら、図示した後続のカウントでは、第１のカウンタが１６進数のＣのカウントに達したときに、第２のカウンタは１６進数のＣのカウントに達し、マスタおよびスレーブが粗く同期されることを示す。
【００２３】
スレーブおよびマスタが開始から同期していると判定される状況の例を、カウント値が所定の範囲内であるとして図３に示す一方で、図４ａでは、ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｎｔカウンタがＭの値（この例ではＣ）に達するずっと前に、ｓｙｎｃ＿ｒａｎｇｅ＿ｃｎｔがその最大値（１６進数のＦ）に達するので、マスタが早すぎる例を示す。図４ｂは、マスタが始めは早すぎるが、その後スレーブの範囲内になる例を図示する。
【００２４】
他の技術を採用して、２つのデバイスが粗く同期されたかどうかを判定することができるが、上に説明したカウンタの例示的使用は、信頼性があり、安価であり、論理回路内に実装するために比較的単純であることが、理解されるであろう。
【００２５】
スレーブがマスタと粗く同期されたと判定された後で、同期プロセスの第２のステージが行われる。第２のステージでは、スレーブによって生成されるＰＷＭ制御信号がマスタからの着信同期信号と同じ周波数になるようにクロック回路を調節することによって、スレーブクロックの周波数を、マスタのクロック周波数にロックする。
【００２６】
ＳＹＮＣプロセスの第２のステージでは、スレーブデバイスは、マスタデバイスの制御下にはない。その代わりに、スレーブデバイスは、ＰＷＭ信号を自律的に生成するように動作し、一方で、同時にマスタから受信したＳＹＮＣパルスの立下がり端の位置を使用してスレーブデバイスの発振器周波数（内部クロック回路）を調節して、マスタ周波数ＰＷＭパターンとスレーブ周波数ＰＷＭパターンとの間の何らかの位相差を指示する。指示された位相差への応答で、スレーブは、スレーブのＰＷＭ信号の周波数を調節する（増加させるか、または減少させる）。この調節は、スレーブデバイスが規定された許容誤差内になるまで続く（この許容誤差を、一定および／またはユーザがプログラム可能とすることができる）。スレーブデバイスがマスタに周波数ロックされ、ある期間までそのままであった後で（８４）、スレーブは、スレーブ制御されるＰＷＭ生成（フリーランニング）制御からマスタ−スレーブ制御されるＰＷＭ生成（ステージ３）へと切り替わるであろう。この第２のステージプロセス中には常に、スレーブは、スレーブ自体の内部クロックに応じて動作することが、理解されるはずである。
【００２７】
ＳＹＮＣプロセスの第３のステージでは、スレーブデバイスを、マスタデバイスの制御下になるように切り替える。このステージでは、マスタからの着信ＳＹＮＣパルスにスレーブのＰＷＭ制御信号を整列させることによって、スレーブのＰＷＭパターンは、マスタに位相同期される（８６）。スレーブデバイス上のマスタ−スレーブ制御されるＰＷＭ生成では、マスタデバイスＰＷＭ信号の立上がり端から生成される受信したＳＹＮＣパルスの立下がり端の位置によって、ＰＷＭ生成の開始を決定する。ＰＷＭ同期が、ここで、マスタデバイスとスレーブデバイスとの間に実現される。同期している間には、スレーブデバイスは、マスタデバイスと同じ周波数で動作しており、スレーブデバイスの位相が着信同期信号の位相と整列し、スレーブデバイスが、スレーブのクロック回路からスレーブ自身のＰＷＭ制御信号をまだ生成していることが、理解されるはずである。したがって、同期信号が消失する場合には、スレーブは、パルスを逃すことなく正しく機能し続けるであろう。
【００２８】
したがって、エラー条件が生じ（例えば、マスタデバイスが不具合になり、ＳＹＮＣパルスがもはや送信されない）、そのステージでは、スレーブが同期を外れ、マスタＳＹＮＣ信号を参照せずに自律的にＰＷＭ信号を生成することに戻るまで、スレーブおよびマスタは、同期したままであろう。スレーブが同期を外れた後で、スレーブは、再同期するようにプログラムされている場合には、再び再同期しようと試みるであろう。
【００２９】
ＳＹＮＣパルスの立下がり端からスレーブＰＷＭパターン生成の開始までの期間（位相遅延）を、プログラム可能とすることができる。これは、異なるスレーブデバイス中へのプログラムすべき異なる位相オフセットを可能にし、マスタデバイスおよびスレーブデバイスから切り替えた電圧出力における電圧リップルを最小にする。
【００３０】
有利なことに、ＰＷＭ制御信号の自律的なスレーブ生成からマスタ−スレーブ生成への切り替えは、クリーンであり、先行技術により特定されている問題である、いかなる動作の望ましくないモード（例えば、二重パルス、短縮されたパルス幅または延長されたパルス幅）も生成しない。
【００３１】
図５は、スレーブＰＷＭパターンをマスタＰＷＭパターンに整列させるために使用することができ、マスタデバイスによって生成される着信ＳＹＮＣ信号を図示する。プログラム可能な遅延（必要であれば０に設定できる）に達し、ＰＷＭパルスの幅を表す内部カウンタ値に基づいて遅延をリセットした後で、スレーブＰＷＭ１は、ＳＹＮＣの立下がり端の検出でハイに設定される。ロックされた後で、スレーブＰＷＭパルスの開始位置は、マスタＰＷＭ周波数に基づいて早めるか遅くするかのいずれかで、ＳＹＮＣパルスの動きに従うことになる。
【００３２】
本出願のもう１つの利点は、前に特定したエラー信号ｓｌｏｗ＿ｍａｓｔｅｒおよびｆａｓｔ＿ｍａｓｔｅｒを、ステージ２およびステージ３において計算し続け／試験し続けることができることである。これらのエラーのうちの１つまたは複数が生じる場合には、スレーブがいずれかのステージを出ることができ、ステージ１に戻ることができる。これは、かかる状況においてシステムを正常動作モードに戻すために、かかる変更がコントローラをロックアウトし（ｌｏｃｋｅｄ  ｏｕｔ）ハードウェアをリセットする必要があるという結果をもたらす先行技術よりも、著しい利点である。本出願は、スレーブがマスタ−スレーブ同期を外れる場合、またはリトライするようにプログラムされるまでリトライすることを妨げられる場合には、スレーブが再び同期をリトライすることも可能にする。これは、継続的にマスタ−スレーブ同期に入ったり外れたりするという状況を防止する。
【００３３】
要約すると、ＳＹＮＣパルスを介したＰＷＭパターンの開ループ位相整列を使用して、スレーブデバイス発振器（クロック）を、マスタデバイスに始めに周波数ロックする。スレーブクロックおよびマスタクロックを、次にある一定の許容誤差内に周波数ロックし、最終的に、マスタおよびスレーブ上のＰＷＭカウンタを、ＳＹＮＣパルスを介して位相整列させる。
【００３４】
すべてのステージで、スレーブデバイスは、遅くおよび早く到着するＳＹＮＣパルスを検査し、動作可能にされている場合にはエラー条件をフラグで知らせることができる。エラー条件は、スレーブデバイスをステージ１にリセットして戻すという結果をもたらすであろう。これは、いずれかのステージから外れさせ、すべての３つのステージが再び完了するまでマスタに整列されていないフリーランニングＰＷＭパターン生成にスレーブを戻すという結果をもたらすであろう。エラー条件が生じる場合には、マスタ−スレーブ同期へと１つだけの入力を可能にしおよびロックアウト（プログラム可能）する選択肢が、利用可能である。
【００３５】
実装形態の例示的モードを、図６ａの状態図によって実際に説明するが、この状態図は下記に説明され、スレーブが同期されずに、スレーブ自体のＰＷＭパルスを生成することに完全に関与するときの、方法の第１のステージ（粗い同期）を表す。
●  ふさわしくは、スレーブＰＷＭデバイスは、スレーブの動作のモードを判定するために使用することができる制御レジスタを有する。代替的構成では、制御レジスタを採用することができないおよび／またはある一定の制御値を使用することができないもしくは他の制御値を採用することができることが、理解されるであろう。この制御レジスタは、デバイスをスレーブにするかまたはマスタにするかどうかを指示する値を含むことができる。もう１つの制御値を、スレーブとして構成したデバイス上の同期機能を動作可能／動作不可能にするために採用することができる。
【００３６】
この設定を動作可能にした後で（６０）、２つのカウンタは、初期化され、計数し始める。第１のカウンタ６２は、スレーブのＰＷＭ回路によって生成されたパルス（図５のＰＷＭ１信号）の数（ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｎｔ）を計数し、一方で、ＳＹＮＣ入力パルスをマスタデバイスから受信するたびに、第２のカウンタ（ｓｙｎｃ＿ｒａｎｇｅ＿ｃｎｔ）（６４）が増分される。
●  （前述のように）カウントが１２（０Ｃ  １６進数）である点（６６）に、第１のカウンタ（ｓｙｎｃ＿ｃｈｅｃｋ＿ｃｎｔ）（６２）が達したとき、ｓｙｎｃ＿ｒａｎｇｅ＿ｃｎｔの値を調べ（６８）、最後の１２個のＰＷＭ１スイッチングサイクル中に何個のＳＹＮＣパルスを受信したかを同定する。
○  １０よりも大きく１４よりも小さい（範囲１２＋／−２誤差範囲）ときには、ＳＹＮＣパルスはマスタによって正しく生成されており、スレーブがｏｋを受信する（すなわち、粗く同期されると考える）。適した条件を設定し、これを指示する、例えば、ｓｙｎｃ＿ｃｔｒｌ＿ｅｎ信号をハイに設定する。
○  １０よりも小さいときには、マスタが遅すぎ、スレーブは、マスタに同期することが可能ではない。エラー条件が指示され、カウンタをリセットし、ステージ１を再び最初から開始する。
○  １４よりも大きいときには、マスタが早すぎ、スレーブは同期できない。エラー条件が指示され、カウンタをリセットし、ステージ１を再び最初から開始する。
【００３７】
エラー条件が存在せず、ｓｙｎｃ＿ｃｔｒｌ＿ｅｎ信号がハイのままである場合には、システムは、ステージ２へ進むことができる（図６Ａ、矢印Ａ）（精密な同期）。
【００３８】
ステージ１では、スレーブデバイスは、どのようにしてＰＷＭパターンを生成するか（フリーランニング）を制御する。当業者が精通しているように、クロック回路を採用することができ、ＰＷＭ制御信号を生成するｐｗｍカウンタを駆動する。特に、カウンタが最大値まで増分されたときに一周してゼロに戻る内部ｐｗｍカウンタｐｗｍ１＿ｃｏｕｎｔｅｒを、採用することができる。カウンタの最大値では、スレーブデバイスのＰＷＭ１信号をハイに設定し、カウンタをリセットする。第２のＰＷＭ信号、ＰＷＭ２は、プログラム可能な値だけＰＷＭ１信号の開始からオフセットしている（例えば、１８０度オフセットしている）。ＰＷＭ制御信号の厳密な使用が、供給回路内のスイッチング素子の制御の際にそれらＰＷＭ制御信号を使用し、例えば、昇圧、降圧、フライバック（ｆｌｙｂａｃｋ）および他のスイッチングトポロジ（ｔｏｐｏｌｏｇｙ）などの技術を使用して所要出力電圧を生成することを、単に説明する必要がないことは、本出願を理解する文脈に関して理解されるであろう。
【００３９】
第２のステージ（精密な同期）および第３のステージ中に、一連の検査を継続的に採用することができ、全体のプロセスをステージ１に戻すかもしれない着信ＳＹＮＣパルスが遅すぎないこと、または早すぎないことを確実にする。このエラーについて継続的に検査することは（８０、図６ｂ）、プログラム可能な設定を使ってユーザによって必要に応じて適切に動作可能にする／動作不可能にすることができる。
【００４０】
第２のステージでは、内部ｐｗｍカウンタ（ｐｗｍ１＿ｃｏｕｎｔｅｒ）に対するＳＹＮＣパルスの到着の相対的な位置を記録し、連続するＳＹＮＣパルスの相対的な位置と比較する（８２）。これら２つの信号の差が、マスタがスレーブよりも早くまたは遅く動作しているかどうかを示すことが、理解されるであろう。
【００４１】
図７に図示したように、差が負である場合には（最初のカウント８、後続のカウント６）、マスタデバイスからのＳＹＮＣパルスが遅く、スレーブデバイスは、追随するように調節されるはずである。差が正である場合には（最初のカウント６、後続のカウント８）、マスタデバイスが早く、スレーブデバイスは、追随するように調節されるはずである。対照的に、周波数比較を、生成したＰＷＭ１サイクルの所定の数にわたって実行する第１のステージの粗い同期に対して、第２のステージにおいて採用した周波数比較を各ＰＷＭ１サイクルに１回実行する。
【００４２】
ふさわしくは、スレーブデバイス内部のローカルクロック回路は、このクロック回路の周波数を増加させるか、または減少させることを可能にする機能を組み込んでいる。図８に示した都合の良い実装形態では、ローカルクロック回路は、位相ロックされたループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）（９０）または遅延ロックされたループ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を備え、次にプログラム可能な発振器９２に接続される。ＰＬＬからの出力を、スレーブデバイスの内部ｐｗｍカウンタおよび同期論理回路を駆動するためのクロック信号を与えるために使用することができる。
【００４３】
ふさわしくは、トリム（ｔｒｉｍ）レジスタを、発振器内部に採用し、当業者が熟知しているように発振器９２の出力周波数を決定するトリム値を与える。
【００４４】
このトリムレジスタ内部の値を、連続する同期パルスの上に説明した比較に基づいて調節することができる。許容誤差を、プログラムするか、または事前に設定することができ、これによって、この許容誤差を超える連続する同期の相対的な差だけを、調節されるトリムレジスタにもたらすはずである。
【００４５】
安定性の理由のために、トリムレジスタが調節される速度を、制限することができる。これを実現するための効果的で単純な方法は、トリム値に対して必要とされるものよりも大きなレジスタを採用することである。例えば、クロック回路が出力周波数を設定するトリム値に対して８ビットレジスタを採用する場合には、より大きな（例えば、１２ビット）レジスタを、同期論理回路から発振器のトリムレジスタへ供給される８ＭＳＢだけを用いる同期論理回路内部に採用することができる。
【００４６】
より大きな１２ビットレジスタは、全１２ビット上で動作する増分入力および減分入力をふさわしくは有する。したがって、連続する同期パルスの相対的な位置の比較が、同期パルスがより早いと同定した場合には、増分信号を、より大きなレジスタの増分入力に与えることができ、同様に、連続する同期パルスの相対的な位置の比較が、同期パルスがより遅いと同定した場合には、減分信号を、より大きなレジスタの減分入力に与えることができる。１２ビットレジスタの８ＭＳＢだけがトリムレジスタへ供給されるので、トリムレジスタを調節する速度をかなり遅くさせるであろうことが、理解されるであろう、というのは、トリムレジスタのＬＳＢ中の変化を実現するために１６の増分または減分を必要とするからである。これが、位相ロックループの安定性を確実にする。
【００４７】
より大きな１２ビットレジスタを、エラー条件を検出するためにやはり採用することができ、したがって、１２ビットレジスタをすべてゼロに減分させた（負の飽和に達した）場合には、レジスタを減分させるすべての追加の試みが、エラー条件を示すはずであり、システムは、（同期論理回路がステージ１に戻るようにプログラムされているか、または事前に設定されている場合には）ステージ１に戻ることがある。同様に、正の飽和（すべて１）を超えるように試みることが、エラー条件を生成することがある。発振器値を増分させるか、または減分させるこのプロセスは、スレーブデバイスがある一定の許容範囲内でマスタデバイスに周波数ロックされるまで続く。例えば、所定の期間、例えば、１６のスイッチングサイクル（１６ＰＷＭ１スイッチングサイクル）にわたり増分または減分がなくなるときの状態によって、このロックすることを指示することができる。この状態では、スレーブをマスタに精密に同期させ、スレーブ制御した（フリーランニング）ＰＷＭパターン生成からマスタ−スレーブ同期したＰＷＭパターン生成へと切り替えることが安全であることが、考えられる。ステージ２では、スレーブデバイスは、前述のように、スイッチ切り替えが生じるまで（ステージ３）、いつＰＷＭパターンが生成されるかを制御する。
【００４８】
最終ステージ（ステージ３）では、スレーブの位相を、マスタの位相にロックし、その結果、マスタおよびスレーブが、ある一定の許容範囲内までの同じ周波数で実効的に動作する。ステージ３におけるプロセスは、下記のように生じる：
スレーブおよびマスタがロックされた後で（すなわち、ステージ２の完了）、ｐｗｍ１＿ｃｏｕｎｔｅｒを、着信ＳＹＮＣパルスを検出するたびにリセットする。したがって、このｐｗｍ１＿ｃｏｕｎｔｅｒから生成されるＰＷＭ１信号が、ＳＹＮＣパルスに対して設定されるであろう。プログラム可能な遅延を、図５に示したように含むことができる。スレーブデバイスは、エラー条件が検出されるまで同期したままであることがある。
【００４９】
ふさわしくは、同期プロセスは、周波数閉ループシステムである。発振器は、ＰＬＬへクロック基準を与える。ＰＬＬは、ＤＰＷＭモジュールを含むデバイス用のクロックを生成する。
【００５０】
スレーブデバイスの周波数がある一定の範囲および許容範囲内にマスタデバイスの周波数と一致するまで、発振器周波数を、（前述の）トリムレジスタ値を介して修正する。スレーブ生成ＰＷＭパターンからマスタ−スレーブＰＷＭパターン生成への切り替えが生じた後で、同期は完了する。同期の後で、スレーブ発振器は、より大きなレジスタ値をそれに応じて修正する増分信号および減分信号を使用してマスタ発振器を追跡する。現在のＳＹＮＣ位置と前のＳＹＮＣ位置との間の差を監視することは、切り替えの後でエラー条件が生じるまで動作し続けることがある。
【００５１】
一実施形態では、エラー信号がエラー検出８０によって検出される場合には、システムは、工場設定値または事前にプログラムした設定値へただちに戻ってデフォルトにするトリムレジスタの値を用いて第１のステージへ戻ることができる。
【００５２】
代替的実施形態では、工場設定値へ１回のジャンプで戻すよりはむしろ段階的なステップサイズで発振器へ送られる値を減少させることによって、トリム値を、段階的に工場設定値または事前にプログラムした設定値へリセットして戻すことができる。ステップサイズの粗さを、レジスタを介してプログラム可能とすることができる。
【００５３】
本出願のマルチステージ同期プロセスは、シングルエンド型ＳＹＮＣ信号を使用してマスタデバイスと（１つまたは複数の）スレーブデバイスとの間のＰＷＭパターンの正確で信頼性のある同期を確実にする。本方法は、スレーブが生成するＰＷＭパターン（フリーランニング）からマスタデバイスＰＷＭパターンに整列したＰＷＭパターンへと切り替えるための安全で柔軟な方法を提供する。スレーブＰＷＭ信号をマスタの着信同期信号に同期させる一方で、スレーブＰＷＭ信号が別に生成され、したがって、同期信号が一時的に失われても、スレーブデバイスが、パルスを失わずにまたは行うべきハードウェアリセットを必要とせずに機能し続けることが、理解されるであろう。
【００５４】
上記の明細書では、本出願について、実施形態の特定の例を参照して説明している。しかしながら、様々な修正および変更を、別記の特許請求の範囲において説明する本発明の広い趣旨および範囲から逸脱せずに行うことができることが、明らかであろう。例えば、接続を、それぞれのノード、ユニットもしくはデバイスからまたはそれらへ信号を例えば、中間デバイスを介して、伝達するために適した任意のタイプの接続とすることができる。したがって、別なように示唆しない限りまたは述べない限り、接続を、例えば、直接接続または間接接続とすることができる。したがって、一例として、本出願について、マスタがやはりコントローラであるマスタ−スレーブ構成を参照して説明しているが、これが必ずしもそうとは限らず、外部同期信号を、マスタコントローラ以外のもう１つの構成要素（例えば、外部クロック信号）によって生成することができ、同期させるべきＰＷＭ信号の周波数の上記の許容誤差内の同期である限りは、本スキーム（ｓｃｈｅｍｅ）が機能するであろうことが、理解されるであろう。
【００５５】
本発明を実装する装置が、大部分、当業者には知られた電子構成要素および電子回路から構成されるという理由で、本発明の背景にある概念の理解および評価のために、および本発明の教示を分かりにくくしないためまたは混乱させないために、回路の詳細を、上に解説したように必要と考えられるもの以上には説明しない。
【００５６】
その上、説明中のおよび特許請求の範囲中の、用語「立下がり」、「立上がり」、等は、もしあったとしても、説明目的のために使用され、不変の相対的な位置を記述するために使用する必要はない。そのように使用される用語を、適切な状況下では置き換えが可能であり、その結果、本明細書において説明した本発明の実施形態が、例えば、説明したもの以外の方法で、または本明細書において別なように説明した以外の方法で動作することが可能であることが、理解される。
【００５７】
したがって、本明細書中に図示した構造は、単に例示であり、実際に、同じ機能を実現する多くの別の構造を、実装することができることが、理解されるべきである。抽象的には、しかし未だ明確な感覚で、同じ機能を実現するための構成要素の任意の配置を、所望の機能を実現するように効果的に「関連させる」。これゆえ、特定の機能を実現するために組み合わせた本明細書中の任意の２つの構成要素を互いに「関連付けられた」ものと見ることができ、その結果、所望の機能を、構造または介在構成要素とは無関係に実現する。同様に、そのように関連付けられた任意の２つの構成要素を、所望の機能を実現するために互いに「実行可能に接続された」か、または「実行可能に結合された」と見ることもできる。
【００５８】
さらにその上、上に説明した複数の動作の機能間の境界は、単に例示であることを、当業者は理解するであろう。複数の動作の機能を、単一の動作へと組み合わせることができ、および／または単一の動作の機能を追加の動作に分散させることができる。その上、代替的実施形態は、特定の動作の複数の事例を含むことができ、動作の順番を、様々な別の実施形態において変更することができる。
【００５９】
また、本発明は、プログラムできないハードウェア中に実装された物理デバイスまたはユニットに限定されないだけでなく、適切なプログラムコードに従って動作することによって所望のデバイス機能を実行することができるプログラム可能なデバイスまたはユニットにもやはり適用することができる。さらにその上、単一のデバイスとして機能的に動作させながら、デバイスを複数の装置にわたって物理的に分散させることができる。
【００６０】
しかしながら、別の変更形態、変形形態、および代替形態が、やはり可能である。したがって、明細書および図面は、限定的感覚よりはむしろ例示的であると考えられる。
【００６１】
特許請求の範囲では、カッコの中に置かれたいずれかの参照符号を、請求項を限定するように解釈すべきでない。語「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、請求項中に列挙したもの以外の他の要素またはステップの存在を排除しない。さらにその上、本明細書中では、用語「１つ（ａ）」または「１つ（ａｎ）」を、１つまたは１つより多いと定義する。やはり、同じ請求項が前置きの言いまわし「１つまたは複数の」または「少なくとも１つの」および「１つ（ａ）」または「１つ（ａｎ）」などの不定冠詞を含むときでさえ、不定冠詞「１つ（ａ）」または「１つ（ａｎ）」によるもう１つの請求項要素の前置きが、かかる前置きの請求項要素を含むいずれかの特定の請求項を１つだけのかかる要素を含む発明に限定することを意味するように、特許請求の範囲中の「少なくとも１つの」および「１つまたは複数の」などの前置きの言いまわしを、解釈すべきではない。同じことが、定冠詞の使用についても当てはまる。特に明記しない限り、「第１の」および「第２の」などの用語を、かかる用語が説明する複数の要素間を適宜見分けるために使用する。したがって、これらの用語が、かかる要素の一時的な優先順位または別の優先順位を示すことを必ずしも意図するものではない。ある種の手段が相互に異なる請求項において記載されるという単なる事実は、これらの手段の組み合わせが都合よく使用できないことを示してない。
【図１】
2012528498.tif 000003
【図２ａ】
2012528498.tif 000004
【図２ｂ】
2012528498.tif 000005
【図３】
2012528498.tif 000006
【図４ａ】
2012528498.tif 000007
【図４ｂ】
2012528498.tif 000008
【図５】
2012528498.tif 000009
【図６ａ】
2012528498.tif 000010
【図６ｂ】
2012528498.tif 000011
【図７】
2012528498.tif 000012
【図８】
2012528498.tif 000013
【国際調査報告】
2012528498.tif 000014
2012528498.tif 000015
2012528498.tif 000016
2012528498.tif 000017