【手続補正書】
【提出日】平成23年6月3日(2011.6.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に導電層を形成し、
前記導電層の側面に第２の絶縁層を形成し、
少なくとも前記第１の半導体層の側面と、前記第２の絶縁層の側面とに接する第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層の側面に第２の絶縁層を形成し、
少なくとも前記第１の半導体層の側面と、前記第２の絶縁層の側面とに接する第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行って、凹凸形状を有する半導体層を形成し、
前記凹凸形状を有する半導体層上に第３の絶縁層を形成し、
前記第３の絶縁層に、前記凹凸形状を有する半導体層に達するコンタクトホールを形成し、
前記第３の絶縁層上に、前記コンタクトホールを介して前記凹凸形状を有する半導体層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に導電層を形成し、
前記導電層の側面に第２の絶縁層を形成し、
少なくとも前記第１の半導体層の側面と、前記第２の絶縁層の側面とに接する第２の半導体層を形成し、
前記第２の半導体層上に部分的にレジストを形成し、
前記レジストをマスクとして、前記導電層上の前記第２の半導体層をエッチングし、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、
前記レジストは開口部を有し、
前記開口部は前記導電層上に自己整合的に形成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項３または請求項４において、
前記第２の半導体層をエッチングすることによって、前記導電層上に形成された前記第２の半導体層を除去することを特徴とする半導体装置の作製方法。
【請求項６】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層の側面に第２の絶縁層を形成し、
少なくとも前記第１の半導体層の側面と、前記第２の絶縁層の側面とに接する第２の半導体層を形成し、
前記第２の半導体層上に部分的にレジストを形成し、
前記レジストをマスクとして、前記第１の導電層上の前記第２の半導体層をエッチングし、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行って、凹凸形状を有する半導体層を形成し、
前記凹凸形状を有する半導体層上に第３の絶縁層を形成し、
前記第３の絶縁層に、前記凹凸形状を有する半導体層に達するコンタクトホールを形成し、
前記第３の絶縁層上に、前記コンタクトホールを介して前記凹凸形状を有する半導体層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記レジストは開口部を有し、
前記開口部は前記第１の導電層上に自己整合的に形成されることを特徴とする半導体装置の作製方法。
【請求項８】
請求項６または請求項７において、
前記第２の半導体層をエッチングすることによって、前記第１の導電層上に形成された前記第２の半導体層を除去することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記第２の絶縁層を形成する前に、前記第１の半導体層に不純物元素を添加することを特徴とする半導体装置の作製方法。
【請求項１０】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に導電層を形成し、
前記導電層上に第２の絶縁層を形成し、
前記導電層及び前記第２の絶縁層の側面に第３の絶縁層を形成し、
前記第１の半導体層、前記第２の絶縁層、及び前記第３の絶縁層上に第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項１１】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第１の導電層及び前記第２の絶縁層の側面に第３の絶縁層を形成し、
前記第１の半導体層、前記第２の絶縁層、及び前記第３の絶縁層上に第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行って、凹凸形状を有する半導体層を形成し、
前記凹凸形状を有する半導体層上に第４の絶縁層を形成し、
前記第４の絶縁層に、前記凹凸形状を有する半導体層に達するコンタクトホールを形成し、
前記第４の絶縁層上に、前記コンタクトホールを介して前記凹凸形状を有する半導体層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１０又は請求項１１において、
前記第２の半導体層は、前記第３の絶縁層の側面に接して形成されることを特徴とする半導体装置の作製方法。
【請求項１３】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に導電層を形成し、
前記導電層上に第２の絶縁層を形成し、
前記導電層及び前記第２の絶縁層の側面に第３の絶縁層を形成し、
前記第１の半導体層、前記第２の絶縁層、及び前記第３の絶縁層上に第２の半導体層を形成し、
前記第２の半導体層上に部分的にレジストを形成し、
前記レジストをマスクとして、前記第２の絶縁層上の前記第２の半導体層をエッチングし、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１３において、
前記レジストは開口部を有し、
前記開口部は前記導電層上に自己整合的に形成されることを特徴とする半導体装置の作製方法。
【請求項１５】
絶縁表面上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第１の導電層を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第１の導電層及び前記第２の絶縁層の側面に第３の絶縁層を形成し、
前記第１の半導体層、前記第２の絶縁層、及び前記第３の絶縁層上に第２の半導体層を形成し、
前記第２の半導体層上に部分的にレジストを形成し、
前記レジストをマスクとして、前記第２の絶縁層上の前記第２の半導体層をエッチングし、
前記第１の半導体層及び前記第２の半導体層に加熱処理を行って、凹凸形状を有する半導体層を形成し、
前記凹凸形状を有する半導体層上に第４の絶縁層を形成し、
前記第４の絶縁層に、前記凹凸形状を有する半導体層に達するコンタクトホールを形成し、
前記第４の絶縁層上に、前記コンタクトホールを介して前記凹凸形状を有する半導体層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１５において、
前記レジストは開口部を有し、
前記開口部は前記第１の導電層上に自己整合的に形成されることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１３乃至請求項１６のいずれか一項において、
前記第２の半導体層をエッチングすることによって、前記第２の絶縁層上に形成された前記第２の半導体層を除去することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１０乃至請求項１７のいずれか一項において、
前記第３の絶縁層を形成する前に、前記第１の半導体層に不純物元素を添加することを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１、請求項３、請求項１０又は請求項１３のいずれか一項において、
前記第１の半導体層及び前記第２の半導体層に前記加熱処理を行って、凹凸形状を有する半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１乃至請求項１９のいずれか一項において、
前記加熱処理を行う前に、前記第２の半導体層に不純物元素を添加することを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１乃至請求項２０のいずれか一項において、
前記加熱処理は、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法、ランプアニール法、またはラピッドサーマルアニール法を用いて行うことを特徴とする半導体装置の作製方法。
【請求項２２】
絶縁表面上に島状の結晶性半導体層を形成し、
前記結晶性半導体層のチャネル形成領域上に、ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極の側面に接する絶縁層を形成し、
前記結晶性半導体層の一部に不純物元素を導入して、ソース領域及びドレイン領域を形成し、
前記ソース領域の上面又は前記ドレイン領域の上面に、前記絶縁層の側面と接する半導体層を形成し、
前記半導体層に加熱処理を行って、前記ソース領域又は前記ドレイン領域の結晶状態を反映した成長によって前記半導体層が結晶化を行うことを特徴とする半導体装置の作製方法。
【請求項２３】
絶縁表面上に、チャネル形成領域、ソース領域、及びドレイン領域を有する島状の結晶性半導体層と、
前記結晶性半導体層上にゲート絶縁膜と、
前記ゲート絶縁膜を介して、前記チャネル領域上にゲート電極と、
前記ゲート電極の側面に接する絶縁層と、を有し、
前記ソース領域及び前記ドレイン領域のそれぞれは、前記チャネル形成領域よりも膜厚が大きく、
前記ソース領域又は前記ドレイン領域は、前記絶縁層の側面と一部が接することを特徴とする半導体装置。