【手続補正書】
【提出日】平成21年4月6日(2009.4.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オペランド信号に符号化された少なくとも１つのモーダル区間（ＭＩ）オペランド値に基づいて、セレクタ信号の第１および第２の値にそれぞれ対応する少なくとも第１および第２の異なるＭＩ関数における第１および第２のＭＩ結果値を算出する論理回路であって、各ＭＩ値が、ある範囲の実数の第１および第２の端点を定義する第１および第２のマルチビットの集合論的数字（ＳＴＮ）を含んでおり、全称量化値および存在量化値のうちの一方を符号化する論理回路であって、
ａ）前記オペランド信号を受信するように接続された少なくとも第１および第２の算術関数ユニット（ＡＦＵ）であって、前記オペランド信号に符号化された各ＭＩオペランド値を引数として用いて算術演算を行い、第１および第２の結果信号である前記第１および第２のＭＩ結果値をそれぞれ出力する第１および第２の算術関数ユニット（ＡＦＵ）と、
ｂ）前記セレクタ信号を受信するセレクタ入力と、ＭＩ結果値を符号化した出力信号を出力するマルチビット出力ポートと、前記第１および第２のＡＦＵによりオペランド信号として供給される前記第１および第２の結果信号をそれぞれ受信するように接続された少なくとも第１および第２のマルチビット入力ポートとを有するマルチプレクサであって、前記第１および第２の入力ポートの各々は単一のセレクタ信号値に関連付けられており、現在のセレクタ信号値に関連付けられている入力ポートに入力された前記ＭＩ結果値を、前記出力ポートより出力される出力信号に符号化して出力するマルチプレクサと、
ｃ）各ＭＩ結果値を格納し、前記マルチプレクサの出力ポートより出力された値を受信するように接続された結果レジスタと、
を備える論理回路。
【請求項２】
第１および第２のオペランド信号に符号化された第１および第２のＭＩオペランドに基づいて少なくとも１つのＭＩ関数が計算され、
前記第１のＡＦＵは第１および第２の算術要素を含み、前記第１および第２の算術要素の各々は第１および第２のＳＴＮ入力を有し、前記第１のＡＦＵの第１の算術要素は前記第１および第２のＭＩオペランド信号から前記第１のＳＴＮ値を受信するように接続されており、前記第１のＡＦＵの第２の算術要素は前記第１および第２のＭＩオペランド信号から前記第２のＳＴＮ値を受信するように接続されており、各算術要素は、入力されたＳＴＮ値に基づいて算術関数を前記結果信号に符号化する、請求項１に記載の論理回路。
【請求項３】
前記第１のＡＦＵの第１および第２の算術要素の各々は、入力されたＳＴＮ値の合計を求める加算器を含む、請求項２に記載の論理回路。
【請求項４】
前記第１の算術要素は、該第１の算術要素により求められたＳＴＮ値の合計を負の無限大に丸める丸め要素を含み、前記第２の算術要素は、該第２の算術要素により求められたＳＴＮ値の合計を正の無限大に丸める丸め要素を含む、請求項３に記載の論理回路。
【請求項５】
前記第１および第２の算術要素は、標準化された浮動小数点フォーマットに基づいてＭＩ値をそれぞれ算出する、請求項４に記載の論理回路。
【請求項６】
前記少なくとも第１および第２のＡＦＵのうちの１つは、加算、減算、乗算、および除算からなる群から選択されたＭＩ算術演算を実行する構造を含む、請求項１に記載の論理回路。
【請求項７】
前記少なくとも第１および第２のＡＦＵのうちの１つは、＜、≦、≧、＞、⊆、⊇、＝、および≠からなる群から選択されたＭＩ関係を評価する構造を含む、請求項１に記載の論理回路。
【請求項８】
前記少なくとも第１および第２のＡＦＵのうちの１つは、ｍｉｎ、ｍａｘ、∧、および∨からなる群から選択されたＭＩ格子（lattice）演算を実行する構造を含む、請求項１に記載の論理回路。
【請求項９】
前記少なくとも第１および第２のＡＦＵのうちの１つは、ｓｑｒｔ、ｌｎ、ｅｘｐ、ｓｉｎ、ｃｏｓ、およびｔａｎからなる群から選択されたＭＩ超越（transcendental）演算を実行する構造を含む、請求項１に記載の論理回路。
【請求項１０】
前記少なくとも第１および第２のＡＦＵのうちの１つは、ＭＩ双対（dual）演算を実行する構造を含む、請求項１に記載の論理回路。
【請求項１１】
集積回路として構成される請求項１に記載の論理回路。
【請求項１２】
コプロセッサとして構成される請求項１に記載の論理回路。
【請求項１３】
ソフトウェア・マイクロコードとして構成される請求項１に記載の論理回路。
【請求項１４】
シリコンチップ内に埋め込まれるソフトウェア・マイクロコードとして構成される請求項１に記載の論理回路。
【請求項１５】
第１および第２のオペランド信号に符号化された第１および第２のＭＩオペランドに基づいて少なくとも１つのＭＩ関数が計算され、
前記第１のＡＦＵは第１および第２の算術要素を含み、前記第１および第２の算術要素の各々は第１および第２のＳＴＮ入力を有し、前記第１のＡＦＵの前記第１の算術要素は前記第１のＭＩオペランド信号から前記第１のＳＴＮ値を受信するとともに前記第２のＭＩオペランド信号から前記第２のＳＴＮ値を受信するように接続されており、前記第１のＡＦＵの前記第２の算術要素は前記第１のＭＩオペランド信号から前記第２のＳＴＮ値を受信するとともに前記第２のＭＩオペランド信号から前記第１のＳＴＮ値を受信するように接続されており、各算術要素は、入力されたＳＴＮ値に基づいて算術関数を前記結果信号に符号化する、請求項１に記載の論理回路。
【請求項１６】
前記第１のＡＦＵの前記第１および第２の算術要素の各々は、入力されたＳＴＮ値の差を得る減算器を含む、請求項１４に記載の論理回路。
【請求項１７】
前記第１の算術要素は、該第１の算術要素により求められたＳＴＮ値の差を負の無限大に丸める丸め要素を含み、前記第２の算術要素は、該第２の算術要素により求められたＳＴＮ値の差を正の無限大に丸める丸め要素を含む、請求項１５に記載の論理回路。
【請求項１８】
前記第１および第２の算術要素は、標準化された浮動小数点フォーマットに基づいてＭＩ値をそれぞれ算出する、請求項１６に記載の論理回路。
【請求項１９】
前記少なくとも第１および第２のＡＦＵのうちの１つが、前記オペランド信号に符号化された前記少なくとも１つのＭＩオペランド値のうちの第１ＭＩオペランド値のマルチビット集合論的数字ＳＴＮＡ１，ＳＴＮＡ２と、前記オペランド信号に符号化された前記少なくとも１つのＭＩオペランド値のうちの第２ＭＩオペランド値のマルチビット集合論的数字ＳＴＮＢ１，ＳＴＮＢ２とを選択的に受信するように構成されており、当該ＡＦＵが、前記第１および第２の結果信号において、それぞれＲ１，Ｒ２で表される前記第１および第２のＭＩ結果値を生成する、請求項１に記載の論理回路。
【請求項２０】
当該ＡＦＵが、前記第１および第２のＭＩ結果値を丸める少なくとも１つの丸め要素を含む、請求項１９に記載の論理回路。
【請求項２１】
当該ＡＦＵが、前記第１のＭＩ結果値Ｒ１を負の無限大に丸める第１の丸め要素と、前記第２のＭＩ結果値Ｒ２を正の無限大に丸める第２の丸め要素とを含む、請求項１９に記載の論理回路。
【請求項２２】
加算、減算、乗算、および除算からなる群から選択される前記算術演算が当該ＡＦＵによって前記ＭＩ結果値Ｒ１，Ｒ２を生成するように行われる、請求項２１に記載の論理回路。
【請求項２３】
加算、減算、乗算、および除算からなる群から選択される前記算術演算が当該ＡＦＵによって前記ＭＩ結果値Ｒ１，Ｒ２を生成するように行われる、請求項１９に記載の論理回路。
【請求項２４】
前記少なくとも第１および第２のＡＦＵのうちの１つが、前記オペランド信号に符号化された前記少なくとも１つのＭＩオペランド値のうちの第１ＭＩオペランド値のマルチビット集合論的数字ＳＴＮＡ１，ＳＴＮＡ２を選択的に受信するように構成されており、当該ＡＦＵが、前記第１および第２の結果信号において、それぞれＲ１，Ｒ２で表される前記第１および第２のＭＩ結果値を生成する、請求項１に記載の論理回路。
【請求項２５】
当該ＡＦＵが、前記第１および第２のＭＩ結果値を丸める少なくとも１つの丸め要素を含む、請求項２４に記載の論理回路。
【請求項２６】
当該ＡＦＵが、前記第１のＭＩ結果値Ｒ１を負の無限大に丸める第１の丸め要素と、前記第２のＭＩ結果値Ｒ２を正の無限大に丸める第２の丸め要素とを含む、請求項２４に記載の論理回路。
【請求項２７】
加算、減算、乗算、および除算からなる群から選択される前記算術演算が当該ＡＦＵによって前記ＭＩ結果値Ｒ１，Ｒ２を生成するように行われる、請求項２６に記載の論理回路。
【請求項２８】
加算、減算、乗算、および除算からなる群から選択される前記算術演算が当該ＡＦＵによって前記ＭＩ結果値Ｒ１，Ｒ２を生成するように行われる、請求項２４に記載の論理回路。
【請求項２９】
当該ＡＦＵがＭＩ双対演算を行うことにより、ＳＴＮＡ２によって特徴化されるＲ１と、ＳＴＮＡ１によって特徴化されるＲ２とを求める、請求項２４に記載の論理回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
ＭＩＰＵの機能的属性は、モーダル区間プロセッサの最も重要な特徴、すなわち、複数のハードウェア・レジスタ内にファイル・フォーマットで格納されたモーダル区間情報の処理を提供する。好ましい実施形態は、４つの基本的なモーダル区間算術演算子、＋、−、×および÷、基本的なモーダル区間関係＜、≦、≧、＞、⊆、⊇、＝および≠、格子演算子（lattice operator）ｍｉｎ、ｍａｘ、∧（適合）および∨（結合）、およびモーダル区間双対（dual）演算子を実装する構造を提供する。ｓｑｒｔ、ｌｎ、ｅｘｐ、ｓｉｎ、ｃｏｓ、ｔａｎなど、超越（transcendental）モーダル区間演算子を含む追加のプロセッサ命令を提供することもできる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
マルチプレクサ（ＭＵＸ）６８は、ＭＡＩＵ２０内の様々な算術関数ユニット（ＡＦＵ）から複数の結果信号内のＭＩＡＵ２０の出力を受信する。演算制御装置（ＡＣＵ）３０からセレクタ信号パス３２上のセレクタ信号がマルチプレクサ６８に供給され、それによって、マルチプレクサ６８は、ＭＩＡＵ２０内の複数のＡＦＵのうちの１つからの結果信号を選択する。この信号は、結果信号内の結果レジスタ４３のＳＴＮ部４３ａ，４３ｂに送信される。当然、オペランド・レジスタ３５，４０の各々および結果レジスタはすべて、示される２つのＳＴＮ値、この場合は量化子値を有するＭＩ値を記録する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
ＡＦＵ０〜ＡＦＵＮ８０ａ〜８０ｎは、バス５２，５５上のオペランド信号を受信する。ＡＦＵ０〜ＡＦＵＮ８０ａ〜８０ｎの各々は、割り当てられた算術関数を算出し、算出されたＭＩ中の各ＳＴＮ結果値Ｒ１，Ｒ２の結果信号に符号化された演算の結果を提供する。当然、Ｒ１，Ｒ２の値に符号化された符号付きの相対的大きさは、特定のＡＦＵ８０ａなどによって提供されたＭＩの量化値を決定する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
マルチプレクサ６８は、それぞれ２つのＳＴＮ値Ｒ１，Ｒ２のうちの一方を処理する２つの個別のマルチプレクサ部Ａ６８ａ，Ｂ６８ｂからなる。マルチプレクサ部Ａ６８ａ，Ｂ６８ｂはそれぞれ、マルチビット入力ポート７１ａ，７１ｂを有する。ＡＦＵ０８０ａからのＲ１値は、セクションＡ６８ａの入力ポート７１ａにおけるポート０に割り当てられ、ＡＦＵ０８０ａからのＲ２値は、セクションＢ６８ｂの入力ポート７１ｂにおけるポート０に割り当てられる。ＡＣＵ３０は、セレクタ信号をパス３２上に提供し、各マルチプレクサ部６８ａ，６８ｂの複数のポートのうちの一つに適用される信号のみが結果レジスタを通過できるようにする。例えば、セレクタ信号値が０の場合、Ｒ１，Ｒ２の値を結果レジスタ４３に送信するように、マルチプレクサ部６８ａ，６８ｂの両方の入力ポート０が作動される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
図３は、一例として、２つのＭＩオペランドを必要とする追加ユニットとしてＡＦＵ０８０ａの構成を示している。加算器５８ａは、パス５２ａ，５２ｂ上の信号中のＳＴＮＡ１，ＳＴＮＢ１の値を受信し、第１の予備結果値「ＳＴＮＡ１＋ＳＴＮＢ１」を生成する。加算器５８ｂは、パス５５ａ，５５ｂ上の信号中のＳＴＮＡ２，ＳＴＮＢ２の値を受信し、第２の予備結果値「ＳＴＮＡ２＋ＳＴＮＢ２」を生成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
丸め要素８４ａは、上記第１予備補正値を−無限大に丸める。丸め要素８４ｂは、上記第２予備補正値を＋無限大に丸める。次いで、丸め要素８４ａからの丸められたＭＩ値Ｒ１は、マルチプレクサ部Ａ６８ａの入力ポート７１ａのポート０に送信される。丸め要素８４ｂからの丸められたＭＩ値Ｒ２は、マルチプレクサ部Ｂ６８ｂの入力ポート７１ｂのポート０に送信される。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2008541202.tif 000001