【手続補正書】
【提出日】平成23年7月25日(2011.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発性メモリ装置の消去された複数のメモリセルに対するポストプログラム動作方法において、
複数のダミーメモリセルに対してポストプログラムを行うステップと、
第１電圧を利用して前記複数のダミーメモリセルのしきい電圧を検証するステップと、
複数のノーマルメモリセルに対して前記ポストプログラムを行うステップと、を含み、
前記複数のダミーメモリセルに対してポストプログラムを行うステップは、
前記複数のダミーメモリセルに対して前記ポストプログラムを行うように、前記複数のダミーメモリセルに連結された複数のダミーワードラインにプログラム電圧を印加するステップと、
前記複数のノーマルメモリセルに連結された複数のノーマルワードラインに、前記プログラム電圧より低い電圧レベルを有するパス電圧を印加するステップと、を含むことを特徴とするポストプログラム動作方法。
【請求項２】
前記ポストプログラム動作方法は、第２電圧を利用して前記複数のノーマルメモリセルのしきい電圧を検証するステップをさらに含むことを特徴とする請求項１に記載のポストプログラム動作方法。
【請求項３】
前記第１電圧は、前記第２電圧とは相異なる電圧レベルを有することを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項４】
前記第１電圧は、
前記第２電圧より高い電圧レベルを有することを特徴とする請求項３に記載のポストプログラム動作方法。
【請求項５】
前記ポストプログラム動作方法は、
前記複数のダミーメモリセルのしきい電圧が前記第１電圧より低いと検証された場合、前記複数のダミーメモリセルに対してポストプログラムを再び行うステップをさらに含むことを特徴とする請求項１に記載のポストプログラム動作方法。
【請求項６】
前記ポストプログラム動作方法は、
前記複数のノーマルメモリセルのしきい電圧が前記第２電圧より低いと検証された場合、前記複数のノーマルメモリセルに対してポストプログラムを再び行うステップをさらに含むことを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項７】
前記複数のノーマルメモリセルに対してポストプログラムを行うステップは、
前記複数のノーマルメモリセルに対して前記ポストプログラムを行うように、前記複数のノーマルメモリセルに連結された複数のノーマルワードラインにプログラム電圧を印加するステップと、
前記複数のダミーメモリセルに連結された複数のダミーワードラインにパス電圧を印加するステップと、を含むことを特徴とする請求項１に記載のポストプログラム動作方法。
【請求項８】
前記複数のダミーメモリセルのしきい電圧を検証するステップは、
前記複数のダミーメモリセルに連結された複数のダミーワードラインに前記第１電圧を印加するステップと、
前記複数のノーマルメモリセルに連結された複数のノーマルワードラインに第３電圧を印加するステップと、を含み、
前記第３電圧は、
前記第１電圧及び前記第２電圧よりは高い電圧レベルを有することを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項９】
前記複数のノーマルメモリセルのしきい電圧を検証するステップは、
前記複数のノーマルメモリセルに連結された複数のノーマルワードラインに前記第２電圧を印加するステップと、
前記複数のダミーメモリセルに連結された複数のダミーワードラインに第３電圧を印加するステップと、を含み、
前記第３電圧は、
前記第１電圧及び前記第２電圧よりは高い電圧レベルを有することを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項１０】
前記複数のノーマルメモリセルに対して前記ポストプログラムを行うステップ及び前記複数のノーマルメモリセルのしきい電圧を検証するステップは、前記複数のダミーメモリセルに対してポストプログラムを行うステップ及び前記複数のダミーメモリセルのしきい電圧を検証するステップ以前に行われることを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項１１】
前記複数のダミーメモリセルに対してポストプログラムを行うステップ及び前記複数のダミーメモリセルのしきい電圧を検証するステップは、前記複数のノーマルメモリセルに対して前記ポストプログラムを行うステップ及び前記複数のノーマルメモリセルのしきい電圧を検証するステップ以前に行われることを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項１２】
前記複数のダミーメモリセルに対してポストプログラムを行うステップ及び前記複数のノーマルメモリセルに対して前記ポストプログラムを行うステップは、前記複数のノーマルメモリセルのしきい電圧を検証するステップ及び前記複数のダミーメモリセルのしきい電圧を検証するステップ以前に行われることを特徴とする請求項２に記載のポストプログラム動作方法。
【請求項１３】
前記複数のダミーメモリセルと前記複数のノーマルメモリセルとは、同時にポストプログラムが行われることを特徴とする請求項１に記載のポストプログラム動作方法。
【請求項１４】
前記複数のダミーメモリセルと前記複数のノーマルメモリセルとは、別々にポストプログラムが行われることを特徴とする請求項１に記載のポストプログラム動作方法。
【請求項１５】
不揮発性メモリ装置の消去された複数のメモリセルに対するポストプログラム動作方法において、
複数のダミーメモリセルに対してポストプログラムを行うステップと、
第１電圧を利用して前記複数のダミーメモリセルのしきい電圧を検証するステップと、
複数のノーマルメモリセルに対して前記ポストプログラムを行うステップと、を含み、
前記複数のダミーメモリセルに対してポストプログラムを行うステップは、前記複数のダミーメモリセルに対して前記ポストプログラムを行うように、前記複数のダミーメモリセルに連結された複数のダミーワードラインにプログラム電圧を印加するステップとを含み、
前記複数のダミーワードラインは、少なくとも第１ダミーワードラインおよび第２ダミーワードラインを含み、
前記第１ダミーワードラインは、前記複数のノーマルメモリセルとビットラインとの間に配置された第１ダミーメモリセルに連結され、
前記第２ダミーワードラインは、前記複数のノーマルメモリセルとソースラインとの間に配置された第２ダミーメモリセルに連結されることを特徴とするポストプログラム動作方法。
【請求項１６】
不揮発性メモリ装置の消去された複数のメモリセルに対するポストプログラム動作方法において、
第１ノーマルワードラインに連結された第１ノーマルメモリセルに対してポストプログラムを行うステップと、
前記第１ノーマルメモリセルのしきい電圧を検証するステップと、
前記第１ノーマルメモリセルに対して前記ポストプログラムを行った後に、前記第１ノーマルワードラインとは相異なる第２ノーマルワードラインに連結された第２ノーマルメモリセルに対してポストプログラムを行うステップと、
前記第２ノーマルメモリセルのしきい電圧を検証するステップとを含むことを特徴とするポストプログラム動作方法。
【請求項１７】
前記第１ノーマルメモリセルに対してポストプログラムを行っている間に、第３ノーマルメモリセルに対してプログラムを行うステップをさらに含むことを特徴とする請求項１６に記載のポストプログラム動作方法。
【請求項１８】
前記第１ノーマルメモリセルに対してポストプログラムを行うステップは、
前記第１ノーマルメモリセルに対して前記ポストプログラムを行うように、前記第１ノーマルメモリセルに連結された前記第１ノーマルワードラインに第１プログラム電圧を印加するステップと、
複数のダミーメモリセルに連結された複数のダミーワードラインにパス電圧を印加するステップとを含むことを特徴とする請求項１６に記載のポストプログラム動作方法。
【請求項１９】
前記第１ノーマルワードラインは、第３ノーマルメモリセルにさらに連結されることを特徴とする請求項１８に記載のポストプログラム動作方法。
【請求項２０】
前記第３ノーマルメモリセルは、前記第１ノーマルワードラインに前記第１プログラム電圧を印加するステップの間にプログラムされることを特徴とする請求項１９に記載のポストプログラム動作方法。