Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成23年5月23日(2011.5.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板に第１の単結晶半導体層を配置する第１の工程と、
前記第１の単結晶半導体層をアイランド状に加工する第２の工程と、
前記絶縁基板に第２の単結晶半導体層を配置する第３の工程と、
前記第２の単結晶半導体層をアイランド状に加工する第４の工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記第３の工程では、前記第２の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域の一部と重なるように配置することを特徴とする半導体装置の製造方法。
【請求項３】
絶縁基板に第１の単結晶半導体層および第２の単結晶半導体層を配置する第１の工程と、
前記第１の単結晶半導体層および前記第２の単結晶半導体層を各々アイランド状に加工する第２の工程と、
前記絶縁基板に第３の単結晶半導体層を配置する第３の工程と、
前記第３の単結晶半導体層をアイランド状に加工する第４の工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３において、
前記第３の工程では、前記第３の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域及び前記第２の単結晶半導体層を配置した領域の一部と重なるように配置することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
ゲート絶縁膜を成膜する第５の工程と、
前記ゲート絶縁膜の上方に導電膜を成膜する第６の工程と、
前記導電膜をアイランド状に加工する第７の工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
絶縁基板に第１の単結晶半導体層を配置する第１の工程と、
前記第１の単結晶半導体層をアイランド状に加工する第２の工程と、
前記絶縁基板に第２の単結晶半導体層を配置する第３の工程と、
前記第２の単結晶半導体層をアイランド状に加工する第４の工程と、
前記絶縁基板に第３の単結晶半導体層を配置する第５の工程と、
前記第３の単結晶半導体層をアイランド状に加工する第６の工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６において、
前記第３の工程では、前記第２の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域の一部と重なるように配置し、
前記第５の工程では、前記第３の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域及び前記第２の単結晶半導体層を配置した領域の一部と重なるように配置することを特徴とする半導体装置の製造方法。
【請求項８】
請求項６又は請求項７において、
ゲート絶縁膜を成膜する第７の工程と、
前記ゲート絶縁膜の上方に導電膜を成膜する第８の工程と、
前記導電膜をアイランド状に加工する第９の工程とを有することを特徴とする半導体装置の製造方法。
【手続補正書】
【提出日】平成23年6月15日(2011.6.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置の作製方法であって、
表面に、導電膜及び前記導電膜を覆う第１の絶縁膜を有する凸部が設けられた絶縁性基板を形成する工程と、
前記凸部が設けられた基板表面に、厚さが前記凸部の高さより薄い半導体膜を成膜する工程と、
前記基板の凸部及びその両側に隣接する領域を覆う前記半導体膜の上に第1のレジストを形成する工程と、
前記第1のレジストをマスクとして前記半導体膜をエッチングし、前記基板の前記凸部及びその両側に隣接する前記領域を覆う島状半導体膜を形成する工程と、
前記第1のレジストをエッチングして前記基板の前記凸部の上面を覆う前記半導体膜を露出させるとともに、前記基板の前記凸部の両側に隣接する前記領域上に位置する前記半導体膜は前記第1のレジストで覆われたままとする工程と、
前記凸部の前記上面を覆う露出された前記半導体膜をエッチングして薄膜化する工程と、
前記第1のレジストを除去する工程と、
前記基板の前記凸部の両側に隣接する前記領域上に位置する前記半導体膜に不純物を注入してソース領域及びドレイン領域を形成する工程と、
を有することを特徴とする半導体装置の作製方法。
【請求項２】
前記第1のレジストを除去する工程の後、
少なくとも前記薄膜化された半導体膜を覆う第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に第2のレジストを形成する工程とを有し、
前記不純物の注入は前記第2の絶縁膜上の前記第2のレジストをマスクとして行われ、
前記第2の絶縁膜の厚さ及び前記第2のレジストの幅は、前記第2のレジストをマスクとした不純物の注入において、前記凸部の側面に沿って延在する前記半導体膜の少なくとも一部に前記第2の絶縁膜を介して不純物が注入されるように定められていることを特徴とする請求項１に記載の半導体装置の作製方法。
【請求項３】
前記第2の絶縁膜上への前記第2のレジストの形成工程は、
前記第2の絶縁膜上に堆積された前記第2のレジストを前記凸部が有する前記導電膜をマスクとして裏面露光する工程と、
前記第2のレジストの露光された部分を除去する工程と、
を有することを特徴とする請求項２に記載の半導体装置の作製方法。
【請求項４】
前記絶縁性基板を形成する工程において、
前記導電膜を、側面がテーパ形状となるように形成することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の作製方法。
【請求項５】
半導体装置であって、
表面に、導電膜及び前記導電膜を覆う第１の絶縁膜を有する凸部が設けられた絶縁性基板と、
前記絶縁性基板の前記凸部とその両側に隣接する領域を覆う、厚さが前記凸部の高さより薄い島状半導体膜と、
前記基板の前記凸部の両側に隣接する前記領域を覆う前記半導体膜に不純物を注入することにより形成されたソース領域及びドレイン領域とを有し、
前記基板の前記凸部の上面を覆う前記半導体膜は、前記基板の前記凸部の両側に隣接する前記領域を覆う前記半導体膜より薄いことを特徴とする半導体装置。
【請求項６】
前記凸部の側面に沿って延在する前記半導体膜の少なくとも一部に前記ソース領域及びドレイン領域より低濃度に不純物が注入された領域を有することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記導電膜は、側面がテーパ形状であることを特徴とする請求項５または請求項６のいずれかに記載の半導体装置。
【請求項８】
請求項５乃至請求項７のいずれか一項に記載の半導体装置を有する電子機器。
【手続補正書】
【提出日】平成23年5月11日(2011.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単結晶半導体基板の表面にイオンを照射して、損傷領域を形成し、
前記単結晶半導体基板の表面に第１のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体基板の表面に絶縁層を形成し、
前記絶縁層と、絶縁表面を有する基板を接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の表面に第２のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体層のすべては前記第１及び前記第２のレーザ光により再結晶化されていることを特徴とする半導体基板の作製方法。
【請求項２】
単結晶半導体基板の表面にイオンを照射して、損傷領域を形成し、
前記単結晶半導体基板の表面に第１のレーザ光を照射して一部を再結晶化し、
絶縁表面を有する基板の表面に絶縁層を形成し、
前記絶縁層と、前記単結晶半導体基板を接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の表面に第２のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体層のすべては前記第１及び前記第２のレーザ光により再結晶化されていることを特徴とする半導体基板の作製方法。
【請求項３】
単結晶半導体基板の表面にイオンを照射して、損傷領域を形成し、
前記単結晶半導体基板の表面に絶縁層を形成し、
前記絶縁層と、絶縁表面を有する基板を接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一方の面に第１のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体層の他方の面に第２のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体層のすべては前記第１及び前記第２のレーザ光により再結晶化されていることを特徴とする半導体基板の作製方法。
【請求項４】
単結晶半導体基板の表面にイオンを照射して、損傷領域を形成し、
絶縁表面を有する基板の表面に絶縁層を形成し、
前記絶縁層と、前記単結晶半導体基板を接合させ、
前記単結晶半導体基板を、前記損傷領域において分離することにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の一方の面に第１のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体層の他方の面に第２のレーザ光を照射して一部を再結晶化し、
前記単結晶半導体層のすべては前記第１及び前記第２のレーザ光により再結晶化されていることを特徴とする半導体基板の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記絶縁層は、有機シランガスを用いた化学気相成長法により形成されることを特徴とする半導体基板の作製方法。
【請求項６】
請求項１乃至５のいずれか一に記載の方法により作製された半導体基板。
【請求項７】
請求項６に記載の半導体基板を用いた半導体装置。
【請求項８】
請求項７に記載の半導体装置を用いた電子機器。
【手続補正書】
【提出日】平成23年4月13日(2011.4.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に設けられた第１の回路及び第２の回路を有し、
前記第１の回路は、第１の単結晶半導体層を活性層として含む第１のトランジスタを有し、
前記第２の回路は、第２の単結晶半導体層を活性層として含む第２のトランジスタを有し、
前記第１の単結晶半導体層は、前記絶縁表面を有する基板上に第１の接合層を介して設けられ、
前記第２の単結晶半導体層は、前記絶縁表面を有する基板上に第２の接合層を介して設けられ、
前記第２の単結晶半導体層は、圧縮歪状態を有する単結晶シリコン層であることを特徴とする半導体装置。
【請求項２】
絶縁表面を有する基板上に設けられた第１の回路及び第２の回路を有し、
前記第１の回路は、第１の単結晶半導体層を活性層として含む第１のトランジスタを有し、
前記第２の回路は、第２の単結晶半導体層を活性層として含む第２のトランジスタを有し、
前記第１の単結晶半導体層は、前記絶縁表面を有する基板上に第１の接合層を介して設けられ、
前記第２の単結晶半導体層は、前記絶縁表面を有する基板上に第２の接合層を介して設けられ、
前記第１の単結晶半導体層は、引っ張り歪状態を有する単結晶シリコン層であり、
前記第２の単結晶半導体層は、圧縮歪状態を有する単結晶シリコン層であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記絶縁表面を有する基板は、透光性を有する材料でなり、
前記第１の回路は、表示装置のデータドライバ、スキャンドライバ、またはロジック回路を含み、
前記第２の回路は、表示装置の画素回路を含むことを特徴とする半導体装置。
【請求項４】
請求項３において、
前記表示装置の画素部は、ＥＬ素子を有し、
前記第２のトランジスタは、前記ＥＬ素子への電流供給の制御を行うｐチャネル型のトランジスタであることを特徴とする半導体装置。
【請求項５】
請求項３において、
前記表示装置の画素部は、液晶素子を有し、
前記第２のトランジスタは、前記液晶素子への電圧印加の制御を行うｐチャネル型のトランジスタであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１の接合層及び前記第２の接合層は、有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜でなることを特徴とする半導体装置。
【請求項７】
単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
絶縁表面を有する基板上に接合層を形成し、
前記接合層と前記単結晶半導体基板を接合させ、
第１の加熱処理により前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させて、前記絶縁表面を有する基板上に前記接合層を介して前記単結晶半導体層を形成し、
前記絶縁表面を有する基板に対する第２の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせ、
前記第２の加熱処理における加熱温度を、前記第１の加熱処理における加熱温度よりも高いものとすることを特徴とする半導体装置の作製方法。
【請求項８】
単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
前記単結晶半導体基板上に接合層を形成し、
前記接合層と絶縁表面を有する基板を接合させ、
第１の加熱処理により前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させて、前記絶縁表面を有する基板上に前記接合層を介して前記単結晶半導体層を形成し、
前記絶縁表面を有する基板に対する第２の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせ、
前記第２の加熱処理における加熱温度を、前記第１の加熱処理における加熱温度よりも高いものとすることを特徴とする半導体装置の作製方法。
【請求項９】
単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
絶縁表面を有する基板上に接合層を形成し、
前記接合層と前記単結晶半導体基板を接合させ、
第１の加熱処理により前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させて、前記絶縁表面を有する基板上に前記接合層を介して前記単結晶半導体層を形成し、
前記絶縁表面を有する基板に対する第２の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせた後、接合により前記絶縁表面を有する基板上に引っ張り歪を有する単結晶半導体層を形成し、
前記第２の加熱処理における加熱温度を、前記第１の加熱処理における加熱温度よりも高いものとすることを特徴とする半導体装置の作製方法。
【請求項１０】
単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
前記単結晶半導体基板上に接合層を形成し、
前記接合層と絶縁表面を有する基板を接合させ、
第１の加熱処理により前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させて、前記絶縁表面を有する基板上に前記接合層を介して前記単結晶半導体層を形成し、
前記絶縁表面を有する基板に対する第２の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせた後、接合により前記絶縁表面を有する基板上に引っ張り歪を有する単結晶半導体層を形成し、
前記第２の加熱処理における加熱温度を、前記第１の加熱処理における加熱温度よりも高いものとすることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項７乃至請求項１０のいずれか一において、
前記接合層を、有機シランガスを用いた化学気相成長法により形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項７乃至請求項１１のいずれか一において、
前記絶縁表面を有する基板は、透光性を有する材料でなることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成23年4月11日(2011.4.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一基板上にメモリトランジスタ、第１の薄膜トランジスタ、及び第２の薄膜トランジスタを設けた半導体装置の作製方法であって、
前記基板上に、前記メモリトランジスタのゲート電極と、前記第１の薄膜トランジスタのゲート電極と、を同時に形成し、
前記メモリトランジスタのゲート電極及び前記第１の薄膜トランジスタのゲート電極を覆って第１の絶縁膜を形成し、
前記第１の絶縁膜を介して前記メモリトランジスタのゲート電極上に電荷蓄積層を形成し、
前記第１の絶縁膜及び前記電荷蓄積層を覆って第２の絶縁膜を形成し、
前記メモリトランジスタ、前記第１の薄膜トランジスタ、及び前記第２の薄膜トランジスタのそれぞれのチャネル形成領域を形成するために、前記第２の絶縁膜上に、前記メモリトランジスタ、前記第１の薄膜トランジスタ、及び前記第２の薄膜トランジスタのそれぞれの半導体膜を同時に形成し、
前記それぞれの半導体膜を覆って第３の絶縁膜を形成し、
前記第３の絶縁膜上に、前記第２の薄膜トランジスタのゲート電極を形成し、
前記第３の絶縁膜の膜厚は、前記第１の絶縁膜と前記第２の絶縁膜の膜厚の和よりも薄く形成することを特徴とする半導体装置の作製方法。
【請求項２】
同一基板上にメモリトランジスタ、第１の薄膜トランジスタ、及び第２の薄膜トランジスタを設けた半導体装置の作製方法であって、
前記基板上に、前記メモリトランジスタのゲート電極と、前記第１の薄膜トランジスタのゲート電極と、を同時に形成し、
前記メモリトランジスタのゲート電極及び前記第１の薄膜トランジスタのゲート電極を覆って第１の絶縁膜を形成し、
前記メモリトランジスタのゲート電極上の前記第１の絶縁膜を、選択的に除去し、
前記メモリトランジスタのゲート電極及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜を介して前記メモリトランジスタのゲート電極上に電荷蓄積層を形成し、
前記電荷蓄積層上に選択的に第３の絶縁膜を形成し、
前記メモリトランジスタ、前記第１の薄膜トランジスタ、及び前記第２の薄膜トランジスタのそれぞれのチャネル形成領域を形成するために、前記第２の絶縁膜上に、前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタのそれぞれの半導体膜を、前記第３の絶縁膜上に前記メモリトランジスタの半導体膜を同時に形成し、
前記第１乃至第２の薄膜トランジスタ及び前記メモリトランジスタの半導体膜を覆って第４の絶縁膜を形成し、
前記第４の絶縁膜上に、前記第２の薄膜トランジスタのゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、
前記第１の薄膜トランジスタは高耐圧用の薄膜トランジスタ、前記第２の薄膜トランジスタは高速動作用の薄膜トランジスタであることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、
前記メモリトランジスタは、ＭＯＮＯＳ型又はフローティング型のメモリトランジスタであることを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記ＭＯＮＯＳ型のメモリトランジスタは、前記電荷蓄積層に、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、又はこれらの絶縁膜中に導電性粒子若しくは半導体粒子が含まれた膜を用いていることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４において、
前記フローティング型のメモリトランジスタは、前記電荷蓄積層に、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｓｉから選ばれた元素でなる膜、又は前記元素の窒化物でなる膜、又は前記元素のシリサイド膜を用いていることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成23年4月14日(2011.4.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の第１の半導体層と、
前記第１の半導体層上の第１の絶縁層と、
前記第１の絶縁層上の第１のゲート電極、第２のゲート電極、及び第１の配線と、
前記第１のゲート電極上、前記第２のゲート電極上、及び前記第１の配線上の第２の絶縁層と、
前記第２の絶縁層上の第２の半導体層及び第３の半導体層と、
前記第２の半導体層上の一対の電極と、
前記第３の半導体層上の第２の配線と、を有し、
前記第１の半導体層、前記第１の絶縁層、及び前記第１のゲート電極を有する第１のトランジスタが構成されており、
前記第２の半導体層、前記第２の絶縁層、及び前記第２のゲート電極を有する第２のトランジスタが構成されており、
前記第１の半導体層の材料は前記第２の半導体層の材料と異なることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の半導体層の材料は前記第３の半導体層の材料と同じであり、
前記一対の電極の材料は前記第２の配線の材料と同じであることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記一対の電極上及び前記第２の配線上の第３の絶縁層と、
前記第３の絶縁層上の第３の配線と、を有し、
前記第２の配線と前記第３の配線とは前記第３の絶縁層に設けられたコンタクトホールを介して電気的に接続されていることを特徴とする半導体装置。
【請求項４】
基板上に第１の半導体層を形成し、
前記第１の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に前記第１のゲート電極、前記第２のゲート電極、及び第１の配線を同時に形成し、
前記第１のゲート電極上、前記第２のゲート電極上、及び前記第１の配線上に第２の絶縁層を形成し、
前記第２の絶縁層上に第２の半導体層及び第３の半導体層を同時に形成し、
前記第２の半導体層上の一対の電極と、前記第３の半導体層上の第２の配線と、を同時に形成し、
前記第１の半導体層、前記第１の絶縁層、及び前記第１のゲート電極を有する第１のトランジスタが構成されており、
前記第２の半導体層、前記第２の絶縁層、及び前記第２のゲート電極を有する第２のトランジスタが構成されており、
前記第１の半導体層の材料は前記第２の半導体層の材料と異なることを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記一対の電極上及び前記第２の配線上にコンタクトホールを有する第３の絶縁層を形成し、
前記第３の絶縁層上に前記コンタクトホールを介して前記第２の配線と電気的に接続する第３の配線を形成することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成23年7月29日(2011.7.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に酸化物層を形成する方法であって：
プラズマリアクタの真空チャンバ内の基板支持体上に酸化すべき基板を載置するステップであって、該チャンバが該基板支持体から遠隔のイオン発生領域を有する、前記ステップと；
該チャンバにプロセスガスを導入するステップであって、該プロセスガスが水素（Ｈ２）、酸素（Ｏ２）及び水蒸気（Ｈ２Ｏ蒸気）を含む、前記ステップと；
該チャンバの該イオン発生領域に誘導結合プラズマを生成させて、該基板上に酸化シリコン層を形成するステップと；
を含む、前記方法。
【請求項２】
該基板が、更に、複数の層を備え膜スタックを含み、該酸化シリコン層が該スタック上に形成される、請求項１に記載の方法。
【請求項３】
前記膜スタックが酸化物層を有するゲートスタックを含む請求項２に記載の方法。
【請求項４】
該プロセスガスが、更に、少なくとも一つの不活性ガスを含む、請求項１ないし３のいずれか１項に記載の方法。
【請求項５】
該プロセスガスが、約１:３〜３:１の流量比で供給される水素（Ｈ２）と酸素（Ｏ２）を含む、請求項１ないし４のいずれかに記載の方法。
【請求項６】
該プロセスガスが、約３:１までの水素（Ｈ２）と酸素（Ｏ２）の流量比で供給される水素（Ｈ２）と酸素（Ｏ２）を含む、請求項１ないし４のいずれかに記載の方法。
【請求項７】
該基板を約７００℃未満に維持するステップを更に含む、請求項１ないし６のいずれか１項に記載の方法。
【請求項８】
該基板を約６００℃未満に維持するステップを更に含む、請求項１ないし６のいずれか１項に記載の方法。
【請求項９】
該チャンバ内の圧力が、約５-５００ミリトールに維持される、請求項１ないし８のいずれか１項に記載の方法。
【請求項１０】
該酸化シリコン膜の成長速度が、約７-５０オングストローム／分である、請求項１ないし９のいずれか１項に記載の方法。
【請求項１１】
誘導結合プラズマを生成させるステップが、
パルスプラズマ源電力を供給する工程、
を更に含む、請求項１ないし１０のいずれか１項に記載の方法。
【請求項１２】
該プラズマ源電力を約５-２０ｋＨｚのパルス周波数でパルスにするステップを更に含む、請求項１１に記載の方法。
【請求項１３】
約２-７０パーセントのデューティサイクルを有するパルス化されたプラズマ源電力を供給するステップをさらに含む請求項１１に記載の方法。
【請求項１４】
該イオン発生領域が、該基板支持体から約２-２０ｃｍに配置される、請求項１ないし１３のいずれか１項に記載の方法。
【請求項１５】
前記プラズマが約１５ｅＶ未満のイオンエネルギーを有する請求項１ないし１３のいずれかに記載の方法。
【手続補正書】
【提出日】平成23年8月1日(2011.8.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
真空チャックであって、
基板を支持するための支持表面を有する本体と、
上記支持表面に形成された軸対称に配置された複数の溝と、を備え、上記軸対称に配置された複数の溝は、
上記真空チャックの中心軸の周りに配置された内側円形溝と、
上記内側円形溝の周りに同心で配置された外側円形溝と、
上記内側円形溝と上記外側円形溝とを接続する複数の半径方向溝と、を含み、
上記真空チャックは更に、上記本体を通して且つ上記内側円形溝内に形成され且つ上記内側円形溝の非交差部分に配設され、動作中に上記複数の溝を真空源に流体結合するための複数のチャッキング孔、
を備える真空チャック。
【請求項２】
上記本体内に配設されたヒーターを更に備える、請求項１に記載の真空チャック。
【請求項３】
上記複数の溝は、１７ミルから２３ミルの間の幅を有する、請求項１又は２に記載の真空チャック。
【請求項４】
上記複数の溝は、２．５ミルから３．５ミルの間の深さを有する、請求項１から３のいずれか１項に記載の真空チャック。
【請求項５】
上記支持表面は、３２マイクロインチ以下の表面粗さを有する、請求項１から４のいずれか１項に記載の真空チャック。
【請求項６】
上記孔は、２０ミルから６０ミルの間の直径を有する、請求項１から５のいずれか１項に記載の真空チャック。
【請求項７】
上記孔は、４０ミル以下の直径を有する、請求項１から５のいずれか１項に記載の真空チャック。
【請求項８】
上記孔は、上記複数の溝の幅よりも小さな直径を有する、請求項１から７のいずれか１項に記載の真空チャック。
【請求項９】
上記複数のチャッキング孔は、２つのチャッキング孔である、請求項１から８のいずれか１項に記載の真空チャック。
【請求項１０】
上記複数のチャッキング孔は、上記真空チャックの中心軸の周りに対称に配置されている、請求項１から９のいずれか１項に記載の真空チャック。
【請求項１１】
上記軸対称に配置された複数の溝は、上記内側円形溝と上記外側円形溝とを備え、上記内側円形溝と上記外側円形溝とを結合する４本の半径方向に延長する溝を有する、請求項１から１０のいずれか１項に記載の真空チャック。
【請求項１２】
処理チャンバと、
上記処理チャンバ内に配設された、請求項１から１１のいずれかに記載の真空チャックと、
を備える基板処理チャンバ。
【請求項１３】
上記チャッキング孔に結合され、上記処理チャンバ内での基板の処理中に上記複数の溝内に真空圧を確立し且つ維持するための真空ポンプを更に備える、請求項１２に記載の基板処理チャンバ。
【請求項１４】
真空チャックを製造するための方法において、
基板支持表面を有する本体を準備するステップと、
上記支持表面に軸対称に配置された複数の溝を形成するステップと、を備え、上記軸対称に配置された複数の溝は、
上記真空チャックの中心軸の周りに配置された内側円形溝と、
上記内側円形溝の周りに同心で配置された外側円形溝と、
上記内側円形溝と上記外側円形溝とを接続する複数の半径方向溝と、を含み、
上記方法は更に、上記内側円形溝の非交差部分内に上記本体を通して複数のチャッキング孔を形成するステップと、
を備える方法。
【請求項１５】
上記本体を準備するステップは、既存の溝を上記本体から除去する段階を含む、請求項１４に記載の方法。
【手続補正書】
【提出日】平成23年7月7日(2011.7.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ビットラインと、
前記ビットラインに直列接続された複数個の抵抗性メモリセルと、を含み、
前記複数個の抵抗性メモリセルのそれぞれは、
第１ノード、第２ノード及び第３ノードと、
前記第１ノードと第２ノードとの間に接続されたヒータと、
前記第２ノードと第３ノードとの間に接続された可変抵抗体と、
前記第１ノードに接続される第１端子及び前記第３ノードに接続された第２端子を有するスイッチング素子とを含むことを特徴とするＮＡＮＤ型抵抗性メモリセルストリング。
【請求項２】
前記直列接続された複数個の抵抗性メモリセルの第１番目の抵抗性メモリセルの第３ノードはビットラインコンタクトを介して前記ビットラインと直接接続し、
前記直列接続された複数個の抵抗性メモリセルの第１番目の抵抗性メモリセルの第１ノードは第２番目の抵抗性メモリセルの第３ノードと接続していることを特徴とする請求項１に記載のＮＡＮＤ型抵抗性メモリセルストリング。
【請求項３】
前記スイッチング素子は、ソース、ドレイン及びゲート電極を有するＭＯＳトランジスタであり、前記第１端子は前記ソースであり、前記第２端子は前記ドレインであることを特徴とする請求項１に記載のＮＡＮＤ型抵抗性メモリセルストリング。
【請求項４】
前記ＭＯＳトランジスタのゲート電極はワードラインを含むことを特徴とする請求項３に記載のＮＡＮＤ型抵抗性メモリセルストリング。
【請求項５】
前記複数個の抵抗性メモリセルの一つに直列で接続されたメインスイッチング素子をさらに含むことを特徴とする請求項１に記載のＮＡＮＤ型抵抗性メモリセルストリング。
【請求項６】
共通ソースラインをさらに含み、
前記メインスイッチング素子はメインソース、メインドレイン及びメインゲート電極を備えるメインＭＯＳトランジスタであり、前記メインＭＯＳトランジスタの前記メインドレインは前記複数個の抵抗性メモリセルのうちの一つと接続し、前記メインソースは前記共通ソースラインに接続し、前記メインゲート電極はメインワードラインを含むことを特徴とする請求項５に記載のＮＡＮＤ型抵抗性メモリセルストリング。
【請求項７】
前記可変抵抗体は変化、前記ヒータ要素を介して加えられた熱に応答して非晶質状態と結晶状態との間で変化する相変化物質を含むことを特徴とする請求項１に記載のＮＡＮＤ型抵抗性メモリセルストリング。
【請求項８】
基板と、
前記基板上の絶縁層と、
前記絶縁層内に積層され、直列接続された複数個の抵抗性メモリセルと、
前記直列接続された複数個の抵抗性メモリセルのうちの第１番目の抵抗性メモリセルが前記絶縁層上に形成され、第２番目の抵抗性メモリセルが前記第１番目の抵抗性メモリセル上に形成されてＮＡＮＤ型抵抗性メモリセルストリングを定義し、
前記絶縁層上に形成され、前記複数個の抵抗性メモリセルの最後の一つと電気的に接続したビットラインと、を含むことを特徴とする不揮発性メモリ素子。
【請求項９】
前記複数個の抵抗性メモリセルの少なくとも一つが、
前記絶縁層内に積層されたソース領域、チャネル領域及びドレイン領域を含むボディパターンと、
前記ボディパターンの側壁上に形成されたゲート電極を含むスイッチング素子と、
前記スイッチング素子と並列に接続されたデータ保存要素と、を含み、
前記データ保存要素は、
前記スイッチング素子の前記ボディパターンと離隔された下部電極と、
前記下部電極上の可変抵抗体と、
前記可変抵抗体上の上部電極と、を含み、
前記複数個の抵抗性メモリセルの前記第１番目の抵抗性メモリセルの上部電極は、前記下部電極と前記複数個の抵抗性メモリセルの第２番目の抵抗性メモリセルのボディパターン上に形成されていることを特徴とする請求項８に記載の不揮発性半導体素子。
【請求項１０】
前記複数個の抵抗性メモリセルのうち最後の抵抗性メモリセルの上部電極上に形成されたビットラインコンタクトプラグをさらに含み、
前記ビットラインは前記ビットラインコンタクトプラグにより前記複数個の抵抗性メモリセルの最後の抵抗性メモリセルの上部電極と直接接続することを特徴とする請求項９に記載の不揮発性メモリ素子。
【請求項１１】
前記スイッチング素子のゲート電極は前記絶縁層内に前記ビットラインと直交して延長されたワードラインを含むことを特徴とする請求項９に記載の不揮発性メモリ素子。
【請求項１２】
前記可変抵抗体は、前記下部電極を介して加えられる熱によって非晶質状態と結晶質状態との間を変化する相変化物質層を含むことを特徴とする請求項９に記載の不揮発性メモリ素子。
【請求項１３】
前記基板上のメインスイッチング素子をさらに含み、前記メインスイッチング素子は前記複数個の抵抗性メモリセルの第１番目の抵抗性メモリセルと電気的に接続することを特徴とする請求項８に記載の不揮発性メモリ素子。
【請求項１４】
前記メインスイッチング素子は、
前記基板内のメインソース領域及びメインドレイン領域と、
前記メインソース領域と前記メインドレイン領域との間において前記基板上に形成されたメインゲート電極と、を含み、
前記メインドレイン領域は前記複数個の抵抗性メモリセルのうち第１番目の抵抗性メモリセルの前記下部電極及び前記ボディパターンと電気的に接続されたことを特徴とする請求項１３に記載の不揮発性メモリ素子。
【請求項１５】
前記メインスイッチング素子の前記ゲート電極は、前記ボディパターンに対向する側壁上に形成されていることを特徴とする請求項９に記載の不揮発性メモリ素子。
【請求項１６】
前記可変抵抗体と前記下部電極は、前記絶縁層内のコンタクトホール内に限定されて形成されたことを特徴とする請求項１５に記載の不揮発性メモリ素子。
【請求項１７】
前記コンタクトホールと前記可変抵抗体の側壁間に形成された絶縁性スペーサをさらに含むことを特徴とする請求項１６に記載の不揮発性メモリ素子。
【請求項１８】
前記複数個の抵抗性メモリセルの少なくとも一つは、
前記絶縁層内に積層されたソース領域、チャネル領域及びドレイン領域を含むボディパターンと前記ボディパターンの側壁上に形成されたゲート電極を含むスイッチング素子と、
前記スイッチング素子から離隔された可変抵抗体と、
前記可変抵抗体と前記スイッチング素子の前記ドレイン領域上に形成された上部電極と、を含み、
前記複数個の抵抗性メモリセルの第１番目の抵抗性メモリセルの上部電極は、前記可変抵抗体及び前記複数個の抵抗性メモリセルの第１番目の抵抗性メモリセルのドレイン領域と、前記複数個の抵抗性メモリセルの第２番目の抵抗性メモリセルのソース領域と電気的に接続されたことを特徴とする請求項８に記載の不揮発性メモリ素子。
【請求項１９】
前記可変抵抗体はプラセオジムカルシウムマンガン酸化層（ＰＣＭＯ層）または遷移金属酸化層のうち一つを含むことを特徴とする請求項１８に記載の不揮発性メモリ素子。
【請求項２０】
前記可変抵抗体は、順に積層された固定層、トンネリング絶縁層及び自由層を含む磁気トンネル接合を含むことを特徴とする請求項１９に記載の不揮発性メモリ素子。
【手続補正書】
【提出日】平成23年5月18日(2011.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁膜上に第１の微結晶半導体膜を形成し、
前記第１の微結晶半導体膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に０．１Ｊ／ｃｍ２以上０．２Ｊ／ｃｍ２未満のレーザビームを照射して、結晶粒径が０．５ｎｍ以上５０ｎｍ以下である第２の微結晶半導体膜を形成し、
前記第２の微結晶半導体膜を用いて薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項２】
絶縁膜上に第１の微結晶半導体膜を形成し、
前記第１の微結晶半導体膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜にエネルギー分布のプロファイルがなだらかなレーザビームを照射して、第２の微結晶半導体膜を形成し、
前記第２の微結晶半導体膜を用いて薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項３】
請求項１又は請求項２において、
すりガラスを介して前記レーザビームを前記非晶質半導体膜に照射することを特徴とする表示装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、
反応室内に第１の保護膜として酸化窒化珪素膜を形成した後に、基板上に酸化窒化珪素膜と窒化酸化珪素膜を順に成膜して前記絶縁膜を形成することを特徴とする表示装置の作製方法。
【請求項５】
請求項４において、
前記反応室内をフッ素ラジカルでクリーニングした後に水素を導入して残留フッ素濃度を低減させた後、前記反応室内に前記第１の保護膜を成膜することを特徴とする表示装置の作製方法。
【請求項６】
請求項４又は請求項５において、
前記第１の保護膜に用いる酸化窒化珪素膜、前記絶縁膜に用いる酸化窒化珪素膜、又は前記窒化酸化珪素膜は、原料ガスとして、前記反応室内の誘電体板に対向して配置される前記基板側に一酸化二窒素ガスを供給して形成することを特徴とする表示装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、
前記反応室内に第２の保護膜として微結晶珪素膜を形成した後に、前記第１の微結晶半導体膜及び前記非晶質半導体膜を形成することを特徴とする表示装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、
前記絶縁膜の表面にプラズマ処理を行い、前記絶縁膜の表面に凹凸を形成し、該絶縁膜上に前記第１の微結晶半導体膜を形成することを特徴とする表示装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、
前記レーザビームのエネルギー分布のプロファイルは、ビーム幅が１〜５ｍｍであり、ピークがなだらかな曲線であることを特徴とする表示装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記非晶質半導体膜に加熱処理を行い水素を脱離させた後、前記レーザビームを照射することを特徴とする表示装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一項において、
水素化珪素を希ガス元素で希釈して前記非晶質半導体膜を形成することを特徴とする表示装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、
前記絶縁膜、前記第１の微結晶半導体膜、及び前記非晶質半導体膜を大気に触れさせることなく連続成膜することを特徴とする表示装置の作製方法。
【手続補正書】
【提出日】平成23年5月19日(2011.5.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に、
チャネル形成領域と高濃度不純物領域を有する島状半導体膜と、
前記島状半導体膜上に、トンネル絶縁膜と、
前記トンネル絶縁膜上に、フローティングゲートと、
前記フローティングゲート上に、ゲート絶縁膜と、
前記ゲート絶縁膜上に、コントロールゲートと、
前記トンネル絶縁膜と前記フローティングゲートとの間に、第１の絶縁膜と、
を有し、
前記フローティングゲートの材料は、チタン、タンタル、タングステンのいずれか１つであり、
前記第１の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記トンネル絶縁膜に拡散するのを防ぐことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記フローティングゲートと前記ゲート絶縁膜との間に、第２の絶縁膜と、
を有し、
前記第２の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記ゲート絶縁膜に拡散するのを防ぐことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１の絶縁膜は、酸化チタン、酸化タンタル、酸化タングステンのいずれか１つであることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、
前記第２の絶縁膜は、酸化チタン、酸化タンタル、酸化タングステンのいずれか１つであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記島状半導体膜は、単結晶半導体層により形成されていることを特徴とする半導体装置。
【請求項６】
絶縁表面上に島状半導体膜を形成し、
前記島状半導体膜上にトンネル絶縁膜を形成し、
前記トンネル絶縁膜上に、第１の絶縁膜を形成し、
前記第１の絶縁膜上にフローティングゲートを形成し、
前記フローティングゲート上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にコントロールゲートを形成し、
前記コントロールゲートをドーピングマスクとして、前記島状半導体膜に一導電型性を付与する不純物元素を添加して高濃度不純物領域を形成し、
前記フローティングゲートの材料は、チタン、タンタル、タングステンのいずれか１つであり、
前記第１の絶縁膜は、前記フローティングゲートの材料の酸化膜であり、前記フローティングゲートの材料が、前記トンネル絶縁膜に拡散するのを防ぐことを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記フローティングゲート上に第２の絶縁膜を形成した後に前記ゲート絶縁膜を形成し、
前記第２の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記ゲート絶縁膜に拡散するのを防ぐことを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成23年3月28日(2011.3.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
露光用液体を介して露光光で基板を露光する露光装置であって、
前記露光光を射出する光学素子と、
前記光学素子の射出側で移動可能な可動部材と、
前記可動部材に搭載された所定部材と、
前記所定部材を振動させることによって前記所定部材上のクリーニング用液体に振動を与える振動発生装置と、を備え、
前記所定部材の表面の少なくとも一部は、前記露光用液体と前記クリーニング用液体の少なくとも一方に対して撥液性である露光装置。
【手続補正書】
【提出日】平成23年2月7日(2011.2.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
配線７はコネクタ２５に設けられており、例えば蓋６と側面部５ａの境界を介して外部へと引き出されている。より具体的には、例えば図２に示すように、配線７は、蓋６に設けられた溝６ａと、溝６ａと対向して側面部５ａに設けられた溝５ｃとによって形成される貫通孔を介して、外部へと延在している。なお、溝６ａ，５ｃは、蓋６と側面部５ａとの境界に設けられると把握できる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
なお、側面部５ａの高さを抑制するという観点では、蓋６は必ずしも図１に示すような凹凸形状を有していなくてもよい。例えば凹凸形状を有していない電装品ユニットの一例を図７に示す。図７は、電装品ユニットの概念的な構成の他の一例の断面図である。蓋６は、側面部５ａの端から方向Ｄにおいて基板１とは反対側に延在する側面部６ｂと、側面部５ａとは反対側の側面部６ｂの一端から基板１に平行な方向に延在する平面部６ｃとを有している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
絶縁性樹脂５１は基板１とは反対側で基板１３を覆っている。より具体的には、絶縁性樹脂５１は、表面１２ａと反対側に位置する基板１２の表面１２ｂを被覆する被覆部５１ｂと、基板１２の周縁から例えば被覆部５１ｂと連続して電子部品２２０側へと方向Ｄに向かって延在する側面部５１ａとを有している。そして、図８に示す絶縁性樹脂５１と同様に側面部５ａと固定される。なお、絶縁性樹脂５１は絶縁性樹脂５に対する蓋６と把握することもできる。
【手続補正書】
【提出日】平成23年9月29日(2011.9.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
興味深い電磁気のさらなる態様は、電磁気感知と環境発電の応用での物質の使用である。いくつかの既知のデバイスが、衛星放送アンテナおよび太陽エネルギーパネルのような分野に存在する。そのような先行技術デバイスは、多くの異なる方向から入射する電磁放射を集めるか検出するのに動作可能であり、かつ、任意の所望の方向から入射した放射を捉えるために移動可能であるが、それらは、任意の所定の時刻にすべての方向から入射する電磁放射を捕らえる能力を有していない。したがって、太陽エネルギー収集およびモバイルでのマイクロ波エネルギービーミングのような、電磁気的なソースの方向が最初に未知であるか、絶えず変化している場合の応用では、問題が生じる。
【非特許文献１】A Alu and N Engheta, Physics Rev. E95, 016623 (2005)
【特許文献１】国際公開第２００６／０２３１９５号パンフレット
【特許文献２】米国特許出願公開第２００６／００７１３１１号明細書
【手続補正書】
【提出日】平成22年7月2日(2010.7.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｘ線源（１０２）と、
Ｘ線検出器（１０８）であって、トモシンセシス走査において前記Ｘ線源（１０２）が前記Ｘ線検出器（１０８）に対して移動する間、該線源から放出されるＸ線を受光するように配置されている前記Ｘ線検出器（１０８）と、
前記線源及び前記検出器に結合されて動作するコンピュータ（１１０）と
を備えたシステム（１００）であって、前記コンピュータ（１１０）は、
対象の走査でのトモシンセシス曝射回数を決定するステップと、
前記対象の自動曝射制御曝射撮影を取得するか又は後方／前方（ＰＡ）ビュー及び前方／後方（ＡＰ）ビューの少なくとも一方を取得するステップと、
複数の前記トモシンセシス曝射の各々について初期手法を算出するステップであって、ここで、前記Ｘ線源（１０２）が前記Ｘ線検出器（１０８）に対して異なる方向に配向され、各初期手法が、入射角又は、前記Ｘ線源（１０２）と前記Ｘ線検出器（１０８）との距離の関数であるパラメータを含む複数のパラメータの組を有している、前記算出するステップと、
前記複数の初期手法を、該複数の初期手法を受け入れ又は拒絶することができるＸ線発生サブシステムへ伝達することにより、前記複数の初期手法を用いて前記複数のトモシンセシス曝射を実行するか又は前記複数のトモシンセシス曝射を実行しないかを決定するステップとを実行するように構成されている、システム（１００）。
【請求項２】
前記コンピュータ（１１０）は、前記複数のトモシンセシス曝射を実行しないと自動的に決定されたときに、走査パラメータを変更するように利用者を促すように構成されている、請求項１に記載のシステム（１００）。
【請求項３】
前記コンピュータ（１１０）は、前記複数のトモシンセシス曝射を実行しないと決定されたときに、システムの復帰を待機するように構成されている、請求項１に記載のシステム（１００）。
【請求項４】
前記コンピュータ（１１０）は、Ｘ線発生サブシステムが現状で受け入れられるような前記初期手法よりも低い曝射当たりのｍＡｓを示唆するが、前記曝射回数を予め決定されたままに保つように構成されている、請求項１に記載のシステム（１００）。
【請求項５】
前記コンピュータ（１１０）は、Ｘ線発生サブシステムが現状で受け入れられるような予め決定されたよりも少ない曝射回数を示唆するが、前記初期手法のままの前記曝射当たりのｍＡｓを保つように構成されている、請求項１に記載のシステム（１００）。
【請求項６】
前記コンピュータ（１１０）は、前記Ｘ線発生サブシステムとの実時間ネゴシエーションに基づいて、自動最適化アルゴリズムを介して、Ｘ線発生サブシステムが現状で受け入れられるような前記初期手法よりも低い曝射当たりのｍＡｓ及び決定されたよりも少ない曝射回数を示唆するように構成されている、請求項１に記載のシステム（１００）。
【請求項７】
前記コンピュータ（１１０）はまた、前記Ｘ線発生サブシステムが現状で受け入れられるような予め決定されたよりも少ない曝射回数を示唆するが、前記初期手法のままの前記曝射当たりのｍＡｓを保つように構成されている、請求項４に記載のシステム（１００）。
【請求項８】
前記コンピュータ（１１０）はまた、前記Ｘ線発生サブシステムとの実時間ネゴシエーションに基づいて、自動最適化アルゴリズムを介して、前記Ｘ線発生サブシステムが現状で受け入れられるような前記初期手法よりも低い曝射当たりのｍＡｓ及び決定されたよりも少ない曝射回数を示唆するように構成されている、請求項５に記載のシステム（１００）。
【手続補正書】
【提出日】平成23年5月10日(2011.5.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】  従来のディスクシリンダー錠は、内筒（０２）が中に収まっている外筒（０１）の内側に、外筒（０１）の中心軸を対称の中心とする点対称的な位置に、外筒（０１）の中心軸に平行な２本の溝があり、この溝を、施錠するために用いるのが通例である。
本発明では、従来のディスクシリンダー錠の外筒（０１）に相当する、本発明のディスクシリンダー錠の外筒を、図８、図９、図１０、図１１の様に外筒（１）と称し、（以後同様とする）、この外筒（１）の内側に、３角形状の歯形の内歯爪車状の形状を、形成して出来た、外筒（１）の中心軸に平行な多数の３角形状の溝を、施錠するために使用する。この施錠するための溝は、概念図  図１２、概念図  図１４に示す如きもので、図９の外筒内側の溝（１３）と図１１の外筒内側の溝（１５）はこの溝である。  尚、概念図  図１２は、開錠のさいの開錠方向が時計回りの場合であり、概念図  図１４は、開錠のさいの開錠方向が反時計回りの場合である。  また、外筒（１）の内側の溝は、開錠のさいの開錠方向が時計回りの場合を、外筒内側の溝（１３）とし、開錠のさいの開錠方向が反時計回りの場合を、外筒内側の溝（１５）とする。
従来のディスクシリンダー錠の内筒（０２）に相当する、本発明のディスクシリンダー錠の内筒を  図８、図９、図１０、図１１の様に内筒（２）と称し（以後同様とする）、この内筒（２）内の、従来のディスクシリンダー錠のディスク（０４）と、概ね同様に機能する本発明のディスクシリンダー錠のディスク（  ディスク（４）と称し、以後同様とする）は、その端部の形状を、内筒（２）の開錠のさいの開錠方向の違いにより、外筒内側の溝（１３）、または、外筒内側の溝（１５）の形状に合わせて形成する。  即ち、内筒（２）の開錠のさいの開錠方向が時計回りの場合は、ディスク（４）の端部の形状を、概念図  図１２が示す、外筒内側の溝（１３）の形状に合わせた、概念図  図１３が示す（１４）の様にする。また、内筒（２）の開錠のさいの開錠方向が反時計回りの場合には、ディスク（４）の端部の形状を、概念図  図１４が示す、外筒内側の溝（１５）の形状に合わせた、概念図  図１５が示す（１６）の様にする。