(57)【要約】  プラグを収容するためのポートを画定するハウジング２と、ケーブルの電線と電気接続するための接点７と、プラグの接点と電気接続するためのインタフェース接点４と、接点７とインタフェース接点４とを電気的に接続するための多層プリント回路基板（ＰＣＢ）５とを含む、電気通信ジャック１について述べる。多層ＰＣＢは、多層ＰＣＢの２つの外側層から形成された浮遊接地平面構造を含み、複数の内部層１５Ｂ、１５Ｃ、１５Ｄ、１５Ｅは、上に複数の電子装置１６、１７が配置されている。多層ＰＣＢの２つの外側層１５は、少なくともＰＣＢの電子装置を含む部分を覆う導電材料の連続被覆１９を含み、ＰＣＢの２つの外側層は、互いに電気的に接続され、かつＰＣＢの内側層から電気的に分離されている。
2012515426.tif 000002
【特許請求の範囲】
【請求項１】
電気通信ジャック（１）であって、
プラグを受容するためのポートを画定するハウジング（２）と、
ケーブルの電線と電気接続するための接点（７）と、
前記プラグの接点と電気接続するためのインタフェース接点（４）と、
前記接点（７）と前記インタフェース接点（４）とを電気的に接続するための多層プリント回路基板（ＰＣＢ）（５）と
を含み、
前記多層ＰＣＢは、前記多層ＰＣＢの２つの外側層（１５Ａ、１５Ｆ）から形成された浮遊接地平面構造を含み、複数の内側層（１５Ｂ、１５Ｃ、１５Ｄ、１５Ｅ）は、上に複数の電子装置（１６、１７）が配置され、前記多層ＰＣＢの前記２つの外側層のそれぞれは、少なくとも前記ＰＣＢの前記電子装置を含む部分を覆う導電材料の連続被覆（１９）を含み、前記ＰＣＢの前記２つの外側層の前記連続被覆は、互いに電気的に接続され、かつ前記ＰＣＢの前記内側層から電気的に分離された、電気通信ジャック（１）。
【請求項２】
前記浮遊接地平面構造が、前記ＰＣＢの前記内側層のまわりにファラデー箱を形成する、請求項１に記載の電気通信ジャック。
【請求項３】
前記ジャック（１）が、ＲＪ  ４５ジャックである、請求項１又は２に記載の電気通信ジャック。
【請求項４】
前記ＰＣＢ（５）の前記２つの外側層（１５）の前記連続被覆（１９）の前記導電材料が銅である、請求項１〜３のいずれか一項に記載の電気通信ジャック。
【請求項５】
前記ＰＣＢ（５）の前記２つの外側層（１５Ａ、１５Ｆ）の前記連続被覆（１９）が、前記電気通信ジャックの前記接点（７）と前記インタフェース接点（４）を収容するために接続領域（６、８）のまわりに開口部を備える、請求項１〜４のいずれか一項に記載の電気通信ジャック。
【請求項６】
前記ＰＣＢ（５）の前記２つの外側層（１５Ａ、１５Ｆ）の前記連続被覆（１９）が、前記連続被覆を互いに接続する垂直導電路（１８）のまわりに開口部を備える、請求項１〜５のいずれか一項に記載の電気通信ジャック。
【請求項７】
前記連続被覆（１９）が、小さな経路を介して前記垂直導電路（１８）と電気的に接続される、請求項１〜６のいずれか一項に記載の電気通信ジャック。
【請求項８】
前記ＰＣＢ（５）が、前記電子装置（１６、１７）によって形成された補償回路を含む、請求項１〜７のいずれか一項に記載の電気通信ジャック。
【請求項９】
前記ＰＣＢ（５）の電子装置（１６、１７）が、キャパシタ（１６）及び／又はインダクタ（１７）などの回路素子である、請求項１〜８のいずれか一項に記載は電気通信ジャック。
【請求項１０】
前記回路素子（１６、１７）が、補償特性を提供することができるパターンに変換された、請求項９に記載の電気通信ジャック。
【請求項１１】
前記回路素子（１６、１７）が、複数の層（１５）の上で前記ＰＣＢ（５）内に配列された、請求項９に記載の電気通信ジャック。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、近端及び遠端クロストークを補償するように構成された電気通信ジャックに関する。
【背景技術】
【０００２】
電気通信産業では、データ伝送速度が常に上昇し続けてきているため、ジャック及び／又はプラグ内で導体として機能する密集しかつ／又は平行な接点間の容量性及び誘導性結合によるクロストーク効果が問題となってきた。高い基準を満たすように、改良されたクロストーク性能を備えたモジュラ型コネクタが設計されてきた。
【０００３】
米国特許第７，３８４，３１５  Ｂ２号は、ケーブルの電線と電気接続するための接点と、プラグの接点と電気接続するためのインタフェース接点とを有する電気コネクタを開示する。この２種類の接点は、導電性トレースを介して接続される。プラグは、クロストーク補償特性を提供するインダクタとキャパシタとの組み合わせを含む補償構造を有する。
【０００４】
米国特許第６，０８９，９２３  Ｂ号は、ケーブル電線と電気接続するための接点と、プラグの接点と電気接続するためのインタフェース接点とを有する電気コネクタを開示する。２種類の接点は、プリント回路基板（ＰＣＢ）を介して接続される。ＰＣＢは、キャパシタなどの幾つかの補償手段を含む。米国特許公開第２００７／０２３８３６５  Ａ１号、米国特許公開第２００７／０２３８３６６  Ａ１号、及び米国特許公開第２００７／０２３８３６７  Ａ１号はまた、クロストーク効果を克服する幾つかの補償手段を含むＰＣＢを備えた電気コネクタを開示する。
【０００５】
米国特許第５，９４０，９５９  Ｂ号は、１つの接点対の第１の接点を第２の接点対の第２の接点に容量的に結合して、隣り合った接点間の近端クロストークを減少させるキャパシタラベルを開示する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ケーブルの電線と電気接続するための接点と、プラグの接点と電気接続するためのインタフェース接点とを有し、クロストーク補償特性が改善された電子コネクタが必要とされている。
【課題を解決するための手段】
【０００７】
本発明は、プラグを収容するためのポートを画定するハウジングと、ケーブルの電線と電気接続するための接点と、プラグの接点と電気接続するためのインタフェース接点と、接点とインタフェース接点を電気的に接続するための多層プリント回路基板（ＰＣＢ）とを含む電気通信ジャックを提供する。多層ＰＣＢは、多層ＰＣＢの２つの外側層から形成された浮遊接地平面（free-floating ground plane）構造を含み、複数の内側層は、上に複数の電子装置が配置されている。多層ＰＣＢの２つの外側層は、少なくともＰＣＢの電子装置を含む部分を覆う導電材料の連続被覆を含み、ＰＣＢの２つの外側層は、互いに電気的に接続され、かつＰＣＢの内側層から電気的に分離されている。
【０００８】
電気通信ジャックは、ケーブルの電線をプラグの接点と接続する実現性を提供する。したがって、ジャックは、一方の側面に、ケーブルの電線と電気接続するための接点を備える。そのような接点は、例えば絶縁変位接点（ＩＤＣ）又はワイヤラップ接点などの他の同等の接点であり得る。他方の側面に、ジャックは、プラグの接点と電気接続するためのインタフェース接点を備える。インタフェース接点は、プラグの接点の形状に適合され、プラグの接点をジャックのインタフェース接点と何度も接続し、切り離し、再接続することができるように設計される。
【０００９】
ジャックのハウジングは、例えばプラスチックなどの非導電性又は絶縁材料で作製され得る。また、ハウジングは、プラグの内側にある部品を環境的影響から保護又は遮蔽するために、例えば金属薄板の形状の、例えば銅や鋼などの金属、導電性高分子など、導電材料で作製された部品を含むこともできる。
【００１０】
ジャックは、本発明によれば、電線接点をプラグインタフェース接点と電気的に接続するＰＣＢも含む。したがって、ＰＣＢは、１つの種類の接点から他の種類の接点につながる幾つかの導電路を含む。ＰＣＢ上の導電路又は回路内には、電子装置が配置される。これらの装置は、プラグ及び／又はジャック自体に生じるクロストーク効果を補償するための補償機能を有することができる。導電路又は回路並びに電子装置は、銅、又は銀若しくは導電性インクなどの他の適切な材料で作製され得る。ＰＣＢは、多層ＰＣＢでもよく、即ち、ＰＣＢが、平行に配列された幾つかの異なる層を備える。層は、前述のように導電路及び電子装置を支持する非導電性支持基板を含むことができ、また互いに電気的に接続されていてもよい。ＰＣＢの層又は非導電性支持基板は、例えばＦＲ４又はＦＲ４０８などの、例えば繊維強化エポキシ樹脂から作製され得る。そのような多層ＰＣＢを備えることによって、電子装置を省スペースに配列して、例えばジャック内の電子装置の密度を高めることができる。
【００１１】
本発明によれば、ＰＣＢの２つの外側層は、例えば銅、銀、又は導電性インクなどの導電材料の連続被覆を備える。これらの連続被覆は、少なくともＰＣＢの内側層上に電子装置が配列されたＰＣＢの部分を覆う。連続被覆は、前述のように、非導電性支持基板に適用され得る。連続被覆はまた、ＰＣＢの内側層の導電路及び電子装置から電気的に分離されている限り、ＰＣＢの２つの外側面に任意の他の適切な方法で適用されることができる。
【００１２】
更に、２つの外側層の連続被覆は、互いに電気的に接続されている。例示的な態様では、被覆は、銅で作製され得る。互いに電気的に接続されている、導電材料で作製された２つの外側層を備えることによって、ＰＣＢの内側層上の内部回路が遮蔽される。換言すると、ＰＣＢ上の電子装置及び導電路は、例えば他のケーブルから放射された電界又は他の電気回路若しくは導電部分により生成された電界などの環境的影響から保護される。これは、ＰＣＢ上の電子プロセスが高品質で実行されるという利点を有し、また任意の外部影響によって妨げられるリスクが最小になる。
【００１３】
外側層上の連続被覆は、ＰＣＢ内の他の要素に接続されず、したがってＰＣＢ上の他の要素から分離された、１対の浮遊接地平面を形成する。更に、この浮遊接地平面構造は、ジャックのクロストーク性能を高めるために、ジャック内に外部接地接続を必要としない。このようにして、ＰＣＢは、遮蔽ジャック構造及び非遮蔽ジャック構造の両方に対するクロストーク性能を高めることができる。この浮遊接地平面構造は、遮蔽効果を高めるためにＰＣＢの内側層のまわりのファラデーケージとして作用する。
【００１４】
本発明による電気通信ジャックは、ＲＪ  ４５ジャックであってよい。また、例えばＲＪ  １１などの他の種類のジャックに本発明を組み込むこともできる。
【００１５】
ＰＣＢの２つの外側層の連続被覆は、電気通信ジャックの電線及びインタフェース接点を収容するための接続領域として作用する領域のまわりに開口部又は切欠きを備えてもよい。これらの接続領域は、ＰＣＢ内の孔であり得、ＰＣＢの内側層上の接点と対応する導電路との電気接続を確立するための導電性ゾーンを備えることができる。例示的な態様では、孔は、多層ＰＣＢの全ての層を貫通することができる。これらの孔は、銅、銀、及び／又はすずなどの導電材料によって完全に又は部分的に被覆されてもよい。接点は、例えばプレスばめ又ははんだ付けによって孔に接続されてもよい。すず、鉛すず又は他のはんだ付け法が使用されてもよい。２つの外側層が、電線及びインタフェース接点の接続領域と電気的に接続されないようにするために、外側層の連続被覆の開口部又は切欠きのまわりに非導電性バッファ領域が配置されてもよい。
【００１６】
ＰＣＢの２つの外側層の連続被覆はまた、ＰＣＢの全ての層を貫通しかつ２つの連続被覆層を互いに接続する垂直導電路のまわりに開口部又は切欠きを備えてもよい。連続被覆及び垂直導電路は、外側層上の少なくとも１つの導電路を介して接続されてもよい。また、連続被覆がこれらの垂直導電路又はビアのまわりに切欠きを備えないが、経路又はビアの導電性連続被覆の縁部にちょうど達することも可能である。
【００１７】
既に前述したように、電気通信ジャックは、電子装置によって形成された補償回路を含んでもよい。ＰＣＢの電子装置は、例えばキャパシタ、インダクタ、及び／又はカプラなどの回路素子でもよい。回路素子は、補償特性を提供することができるパターンに変換されてもよい。更に、回路素子は、複数の層の上でＰＣＢに一体化されてもよい。そのようなパターンは、例えば、２つの平行な実質的に長方形の構造でよく、両方の構造は、ＰＣＢの隣接層に配置される。そのような構造は、キャパシタとして機能し得る。そのようなパターンの別の例は、インダクタを形成するらせん状構造物である。それぞれがＰＣＢの１つの層に配列されたそのような構造物の２つが、カプラ又はインダクタとして機能してもよい。
【図面の簡単な説明】
【００１８】
本発明は、次に、本発明の特定の実施形態を例証する以下の図を参照してより詳細に説明される。
【図１】本発明による電気通信ジャックの分解等角図。
【図２】本発明による電気通信ジャックに使用可能な様々な電子装置を備えた多層プリント回路（ＰＣＢ）基板の内側層の図。
【図３】導電材料の連続被覆を有する図２に示された多層プリント回路基板の外側層の図。
【図４Ａ】図３に示されるＰＣＢの例示的な層。
【図４Ｂ】図３に示されるＰＣＢの例示的な層。
【図４Ｃ】図３に示されるＰＣＢの例示的な層。
【図４Ｄ】図３に示されるＰＣＢの例示的な層。
【図４Ｅ】図３に示されるＰＣＢの例示的な層。
【図４Ｆ】図３に示されるＰＣＢの例示的な層。
【図５】本発明の別の態様による対称化原理を示す図表。
【発明を実施するための形態】
【００１９】
以下に、本発明の様々な実施形態が、説明及び図面に示されるが、類似の要素は同じ参照番号で示される。
【００２０】
図１は、プラグ（図示せず）を挿入することができる本発明による電気通信ジャック１の分解等角図を示す。プラグは、ある長さの撚線対通信ケーブルを終端させることができ、ジャック１は、別の撚線対通信ケーブル（やはり図示せず）に接続されることができる。左から右に示されるように、ジャック１は、主ハウジング２と、主ハウジング２内に配置されて８個のプラグインタフェース接点４を支持する支持部材３とを含む。プラグインタフェース接点４は、プリント回路基板（ＰＣＢ）５と、その前側からＰＣＢ  ５の貫通孔６を介して係合する。８個の絶縁変位接点（ＩＤＣ）７が、ＰＣＢ  ５と、ＰＣＢの後側から別の貫通孔８を介して係合し、貫通孔８にはＩＤＣ上のピン７ａが挿入される。貫通孔８とピン７ａがプレスばめとして連携してもよく、又はピンが貫通孔８内にはんだ付けされてもよい。後部ハウジング９は、ＩＤＣ  ７用の通路１１を有し、ガイド部品１２は、撚線対通信ケーブルにインタフェースを提供する働きをする。主ハウジング２は、また、組立体全体（主ハウジング２、プラグインタフェース接点４とＩＤＣ  ７を有する支持部材３、ＰＣＢ  ５、後部ハウジング９、及びガイド部品１２）を共に保持する２つのフラップ１３と、プラグが挿入され得る主ハウジング２の開口部又はポートを封止するためのダストシャッタ１４とを有する。フラップ１３とダストシャッタ１４は、主ハウジング２に旋回可能に取り付けられる。
【００２１】
図２は、電気通信ジャック１の一部である様々な電子装置１６及び１７（例えば、それぞれキャパシタ及びインダクタ／カプラ）を有するＰＣＢ  ５の上面図を示す。本発明の例示的な一実施形態によれば、ＰＣＢは、複数の層１５を有することができる。多層ＰＣＢ  ５は、回路を介してプラグインタフェース接点４とＩＤＣ  ７との間の電気接続を行い、それにより、存在し得るクロストーク効果が補償される。ジャック１は、プラグインタフェース接点４の領域内に、例えば欧州特許第１  ７５３  ０９３号に記載されているようなキャパシタなどの追加の補償手段を有してもよい。ＰＣＢ  ５は、その層１５上に、導電路と電子装置とを備え、これらは両方とも、例えば銅などの導電材料で作製されている。図２に示されるＰＣＢ  ５の面は、ＰＣＢ  ５の前側面でも後側面でもよい。プラグインタフェース接点４用の貫通孔６、並びにＩＤＣ  ７用の貫通孔８を見ることができる。様々な設計のジャック１があり得る。したがって、図２の貫通孔６及び８は、様々な位置に配向され得る。そのような設計の違いは、記載される発明の原理に何も影響を及ぼさない。貫通孔６及び８の内側は、プラグインタフェース接点４及びＩＤＣ  ７とＰＣＢ  ５上の回路との間の電気接続を確立するために、例えば銅などの導電材料で被覆される。ＰＣＢ  ５は、垂直導電路１８を更に含む。垂直導電路又はビア１８は、ＰＣＢ  ５の様々な層１５を互いに電気接続するか又はＰＣＢ  ５の様々な層１５上の導電路と電気接続する導電路である。
【００２２】
ＰＣＢ  ５は、図１で分かるように、半円切欠き２１で支持部材３において主ハウジング２の内側に固定されてもよく、この半円切欠き２１は、支持部材３にあるピンと連携する。切欠き２１の代わりに、ＰＣＢ  ５は、ジャックのハウジングの支持部材３上のピンと連携する切欠き又は他のアライメント特徴を備えてもよい。あるいは、ＰＣＢは、支持部材に接着されてもよく、又は他の適切な方法で固定されてもよい。
【００２３】
既に説明されまた図４Ａ〜図４Ｆを参照して更に詳細に説明されるように、ＰＣＢ  ５は、幾つかの層１５、具体的には図４Ａ〜図４Ｆに示されるような層１５Ａ〜１５Ｆと、幾つかの電子装置１６、１７とを含む。ＰＣＢ  ５に幾つかの層１５Ａ〜１５Ｆを備えることによって、電子装置１６、１７を省スペースで配置して、例えば電子装置１６、１７の密度を高め、それにより利用可能なＰＣＢスペースの活用を高めることができる。そのような多層ＰＣＢでは、隣接した構成要素又は電子装置１６、１７間の相互作用を回路に使用して追加の結合効果を生成することが有利であり得る。ＰＣＢ  ５内に位置決めされる電子装置１６、１７は、例えば、キャパシタ１６、インダクタ及び／又はカプラ１７である。これらは、銅、又は例えば銀若しくは導電性インクなどの任意の他の適切な材料で作製され得る。同様に、導電路及び被覆貫通孔６、８が、銅、又は例えば銀若しくは導電性インクなどの任意の他の適切な材料で作製されてもよい。電子装置１６、１７は、クロストーク効果を補償するための補償特性を提供するような形状及び／又は寸法を有する。図２の右下には、キャパシタとして機能する銅で作製された構造物１６を見ることができる。キャパシタ構造物１６の左側には、インダクタ又はカプラとして機能するらせん状構造物１７を見ることができる。これらの構造物は、図２には見ることができないが図４Ａ〜図４Ｆに関して説明される他の隣接層１５上の対応する構造物と相互作用し、それによりＰＣＢ  ５が全ての次元で使用される。図２及び図４Ａ〜図４Ｆに示される例示的な態様では、キャパシタ構造物は、「第１のキャパシタプレート部分１６’」などのシングルプライム表記によって示される第１のキャパシタプレート部分と、「第２のキャパシタプレート部分１６”」などのダブルプライム表記によって示される第２のキャパシタプレート部分とからなる。図２及び図４Ａ〜図４Ｆに示される例示的な態様では、インダクタ構造物１７は、「第１のインダクタコイル１７’」などのシングルプライム表記によって示される第１のインダクタコイルと、「第２のインダクタコイル１７”」などのダブルプライム表記によって示される第２のインダクタコイルとからなる。
【００２４】
ＰＣＢ  ５上の回路を環境的影響から保護するために、ＰＣＢ  ５の外側層１５Ａ（図３及び図４Ａに図示）と外側層１５Ｆ（図４Ｆに図示）は、例えば銅などの導電材料の連続被覆１９又は連続メッキ層を備え、これは、ＰＣＢ  ５の少なくともＰＣＢの内部層上に配置された電子装置１６、１７を含む部分を覆う。図３では、ＰＣＢ  ５の一方の面の連続被覆１９（例えば、層１５Ａ）を見ることができる。図４Ｆと関連して述べられるように、ＰＣＢ  ５の他方の面上にも連続被覆層１５Ｆがある。層１５Ａ及び１５Ｆの両方の連続被覆１９は、ＰＣＢ  ５の内側層１５Ｂ〜１５Ｅの全てを貫通する垂直導電路１８を介して互いに電気的に接続されている。導電性外側層１５Ａ、１５Ｆは、ＰＣＢ  ５の内側層１５Ｂ〜１５Ｅのどれとも電気的に接続されていない。したがって、層１５Ａ、１５Ｆ上の連続被覆１９は、ＰＣＢ  ５内の他のどの素子とも接続されず、したがってＰＣＢ上の他の素子から分離された、１対の浮遊接地平面を形成する。更に、この浮遊接地平面構造は、ジャックのクロストーク性能を高めるためにジャック内に外部接地接続を必要としない。このように、ＰＣＢ  ５は、遮蔽ジャック構造と非遮蔽ジャック構造の両方のクロストーク性能を高めることができる。この浮遊接地平面構造は、ＰＣＢ  ５の内側層１５Ｂ〜１５Ｅのまわりのファラデーケージの役割をして遮蔽効果を高める。
【００２５】
これと対照的に、従来のジャック内の遮蔽板は、破壊的な誘導電流を遮蔽板に導きそれを接地に流す共通接地に接続されている。
【００２６】
図３に示される実施形態の連続被覆１９は、電子装置及び／又は導電路が配置されたＰＣＢ  ５の２つの例外を除く全ての部分を覆い、貫通孔６、８及び垂直導電路１８を覆わない。貫通孔６、８は、被覆と電気的に接続されておらず、一方垂直導電路１８は、例えば小さな経路を介して被覆１９と電気的に接続されている。本発明の別の実施形態によれば、連続被覆８は、垂直導電路１８の縁部に達してもよく、垂直導電路１８と電気的に接続されてもよい。
【００２７】
図４Ａ〜図４Ｆには、図２及び図３に示されるＰＣＢ  ５の様々な層１５Ａ〜１５Ｆが見られる。最上層１５Ａ（図４Ａ）と最下層１５Ｆ（図４Ｆ）は、前述のような導電材料で作製された連続被覆１９を備える。連続被覆１９は、貫通孔６、８及び垂直導電路１８を除く、ＰＣＢ  ５の最上層１５Ａ及び最下層１５Ｆの大部分の上に広がる。層１５Ｂ（図４Ｂ）には、層１５Ｃ（図４Ｃ）上の対応する類似のらせん状構造物である第２のインダクタコイル１７ａ”、１７ｂ”と相互作用する第１のインダクタコイル１７ａ’、１７ｂ’である２つのらせん状構造物を見ることができ、各対のインダクタコイル１７ａ’、１７ａ”、１７ｂ’及び１７ｂ”は、カプラ／インダクタ１７として働く。層１５Ｂのインダクタコイル構造物１７ａ’、１７ｂ”と、層１５Ｃのインダクタコイル構造物１７ａ”、１７ｂ”は、互いの近くに配置され、その結果、それらの形状は互いに平行に配列される。層１５Ｂは、また、層１５Ｃ上の対応する類似形状の平面構造物である第２のキャパシタプレート１６ａ”と対にされ相互作用する第１のキャパシタプレート１６ａ’である平面方形構造物と見ることもできる。１対のキャパシタプレート１６ａ’及び１６ａ”は、キャパシタ１６として機能する。層１５Ｂ上の第１のキャパシタプレート構造物１６ａ’と層１５Ｃ上の第２のキャパシタプレート構造物１６ａ”は、互いに平行に配列されるように互いの近くに配置される。層１５Ｃは、層１５Ｄ（図４Ｄ）上の類似形状の第２のキャパシタプレート構造物１６ｂ”、１６ｃ”と相互作用する幾つかの縁部を有する２つの追加の第１のキャパシタプレート構造物１６ｂ’、１６ｃ’を更に備え、これらは共にキャパシタとして機能する。層１５Ｄは、層１５Ｅ（図４Ｅ）上の類似形状の構造物１６ｄ”、１６ｅ”と相互作用する２つの更なる第１のキャパシタプレート構造物１６ｄ’、１６ｅ’、並びに層１５Ｅ上の類似形状の構造物１７ｃ”、１７ｄ”と相互作用する２つのらせん状構造物１７ｃ’、１７ｄ’を備える。
【００２８】
本開示の多層ＰＣＢは、６層ＰＣＢについて述べているが、当業者は、様々な数の層を有する基板設計が可能であることを理解するであろう。これらの設計の違いは、説明した発明の原理に何ら影響を及ぼさない。本発明の多層ＰＣＢは、３（即ち、２つの外側層と少なくとも１つの内側層）層を超える任意の数の層を有することができる。
【００２９】
ジャック１が、その前側面（プラグインタフェース接点４）及び後側面（ＩＤＣ  ７）に異なる種類の接点を備えるという事実によって、様々な接点によって引き起こされるクロストーク効果も異なる。ジャック１の後側接点７によって生成されるクロストークの方がかなり小さく、その結果、ジャックの前側と後側から測定されるクロストーク値が異なる。この関係を図５に示す。図表の左側は、プラグインタフェース接点４を有するジャック１の前側を示し、図表の右側は、ＩＤＣ  ７を有するジャック１の後側を示す。図表の真中の点線は、ジャック１の対称化平面を表わす。第１のブロック１００は、ジャック１の前側（即ち、プラグインタフェース）接点４によって生成されるクロストークを示す。最後のブロック１０１は、ジャック１の後側（即ち、ＩＤＣ）接点７によって生成されるクロストークを示す。図５に見ることができるように、ブロック１００及び１０１は、異なるレベルのクロストーク生成を表わす。ジャックのクロストークからの干渉を最小にするには、これらの差を平衡させ補償しなければならない。
【００３０】
この状況を克服するために、本発明は、まず、対称平面の両側のクロストーク効果を同等にすることを提示する。これは、ジャックの後側に追加のクロストーク生成手段又はいわゆる対称化要素を備えることによって行われ、これは図表にブロック１０２によって示される。追加のクロストーク生成手段は、ＰＣＢ内の導体間に容量性又は誘導性結合を追加することによってＰＣＢに組み込まれてもよい。また、追加のクロストーク生成手段をジャック内のどこか他の場所に追加することもできる。両側のクロストーク生成の大きさが等しいので、ジャック内で発生するクロストークを平衡させる共通補償要素を追加することによってクロストークを補償することができる。この平衡は、図５にブロック１０３によって示される。補償要素をジャック内に配置して、ジャック要素によって生成される全てのクロストーク効果、即ち、プラグインタフェース接点４、ＩＤＣ  ７、並びに前面接点クロストークを補償する補償要素によって生成されるクロストーク効果を補償することができる。キャパシタやインダクタなどの共通補償要素をＰＣＢに組み込んでもよい。また、これらの共通補償要素をジャック内の他の場所に配置してもよい。そのような状況では、１つの共通補償要素が、前側端によって生成されたクロストーク及び後側端によって生成されたクロストークを補償し、その結果、前側端と後側端からの測定結果が等しくなるようにすることができる。
【００３１】
参照符号リスト
１  ジャック
２  主ハウジング
３  支持部材
４  プラグインタフェース接点
５  プリント回路基板
６  貫通孔
７  絶縁変位接点
７ａ  ピン
８  貫通孔
９  後部ハウジング
１１  通路
１２  ガイド部分
１３  フラップ
１４  ダストシャッタ
１５  層
１６  キャパシタとして作用する構造物
１７  インダクタとして作用する構造物
１８  垂直導電路
１９  連続被覆
２１  切欠き
【図１】
2012515426.tif 000003
【図２】
2012515426.tif 000004
【図３】
2012515426.tif 000005
【図４Ａ】
2012515426.tif 000006
【図４Ｂ】
2012515426.tif 000007
【図４Ｃ】
2012515426.tif 000008
【図４Ｄ】
2012515426.tif 000009
【図４Ｅ】
2012515426.tif 000010
【図４Ｆ】
2012515426.tif 000011
【図５】
2012515426.tif 000012
【国際調査報告】
2012515426.tif 000013
2012515426.tif 000014
2012515426.tif 000015