【手続補正書】
【提出日】平成20年12月29日(2008.12.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板内に形成されたシリコン・ボディと、
前記シリコン・ボディの上面上の誘電体層と、
前記誘電体層の上面上の導電体層であって、前記導電体層と前記シリコン・ボディの前記上面との間の前記誘電体層の第１領域は第１の厚さを有し、前記導電体層と前記シリコン・ボディの前記上面との間の前記誘電体層の第２領域は第２の厚さを有し、前記第１の厚さは前記第２の厚さとは異なる、導電体層と
を備える構造体。
【請求項２】
前記シリコン・ボディのあらゆる側面上に前記半導体基板の上面から前記半導体基板内に延びている誘電体分離をさらに含む、請求項１に記載の構造体。
【請求項３】
前記シリコン・ボディの下にある前記半導体基板内の埋込み誘電体層をさらに含み、前記誘電体分離は前記埋込み誘電体層に接触している、請求項２に記載の構造体。
【請求項４】
前記導電性層の第１領域は第１の方向に延び、前記導電性層の第２領域は第２の方向に延び、前記第２の方向は前記第１の方向に対して垂直であり、
前記導電性層の前記第１領域は、前記誘電体層の前記第１領域及び隣接する前記誘電体層の前記第２領域の第１部分の上に配置され、前記導電性層の前記第２領域は、前記誘電体層の前記第２領域の第２部分の上に配置され、前記誘電体層の前記第２領域の前記第２部分は、前記誘電体層の前記第２領域の前記第１部分に隣接している、請求項１に記載の構造体。
【請求項５】
前記第１の厚さは、前記第２の厚さより薄く、
前記誘電体層の前記第２領域の前記第１部分の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きく、前記誘電体層の前記第１領域の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きい、請求項４に記載の構造体。
【請求項６】
前記導電性層の前記第２領域に隣接した前記シリコン・ボディの端部にボディ・コンタクト領域をさらに含む、請求項４に記載の構造体。
【請求項７】
前記シリコン・ボディ内にあり、かつ、前記導電性層の前記第１領域の両側上に前記第１の方向に延びているソース／ドレイン領域をさらに含む、請求項４に記載の構造体。
【請求項８】
前記誘電体層は、前記第２の厚さを有する第３領域を含み、前記誘電体層の前記第１領域は、前記誘電体層の前記第２領域と前記第３領域との間に配置され、
前記導電性層は第３領域を含み、前記第３領域は前記第２の方向に延び、前記誘電体層の前記第２領域は、前記導電性層の前記第１領域と前記第３領域との間に配置され、
前記導電性層の前記第１領域は、前記誘電体層の前記第３領域の第１部分の上にさらに配置され、前記誘電体層の前記第３領域の前記第１部分は、前記誘電体層の前記第１領域に隣接し、前記導電性層の前記第３領域は、前記誘電体層の前記第３領域の第２部分の上に配置され、前記誘電体層の前記第３領域の前記第２部分は、前記誘電体層の前記第３領域の前記第１部分に隣接している、請求項４に記載の構造体。
【請求項９】
前記導電性層の前記第３領域に隣接した、前記シリコン・ボディの第１の端部の第１ボディ・コンタクト領域と、
前記導電性層の前記第３領域に隣接した、前記シリコン・ボディの第２の端部の第２ボディ・コンタクト領域と、
をさらに含む、請求項８に記載の構造体。
【請求項１０】
前記第１の厚さは、前記第２の厚さより薄く、
前記誘電体層の前記第２領域の前記第１部分の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きく、
前記誘電体層の前記第１領域の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きく、
前記誘電体層の前記第３領域の前記第１部分の面積は、前記誘電体層の前記第３領域の前記第２部分の面積より大きく、
前記誘電体層の前記第１領域の面積は、前記誘電体層の前記第３領域の前記第２部分の面積より大きい、請求項８に記載の構造体。
【請求項１１】
前記シリコン・ボディ内にあり、かつ、前記導電性層の前記第１領域の両側上に前記第１の方向に延びているソース／ドレイン領域をさらに含む、請求項８に記載の構造体。
【請求項１２】
前記誘電体層の前記第１領域及び前記第２領域は、二酸化シリコン、窒化シリコン、金属酸化物、Ｔａ２Ｏ５、ＢａＴｉＯ３、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、金属シリケート、ＨｆＳｉｘＯｙ、ＨｆＳｉｘＯｙＮｚ、１０より大きい比誘電率を有する高Ｋ誘電体材料及びこれらの組み合わせを含む群から選択される材料を含む、請求項１に記載の構造体。
【請求項１３】
前記第１の厚さは、０．８ｎｍから１．５ｎｍまでの間であり、前記第２の厚さは、２ｎｍから３ｎｍまでの間である、請求項１に記載の構造体。
【請求項１４】
前記半導体基板は、シリコン・オン・インシュレータ基板を含む、請求項１に記載の構造体。
【請求項１５】
漏れ電流を測定する方法であって、
第１デバイス及び第２デバイスを準備するステップであって、各々のデバイスは、
半導体基板内に形成されたシリコン・ボディと、
前記シリコン・ボディの上面上の誘電体層であって、前記誘電体層の第１領域は第１の厚さを有し、前記誘電体層の第２領域は第２の厚さを有し、前記第１の厚さは前記第２の厚さより薄い、誘電体層と、
前記誘電体層の上面上の導電性層と、
前記シリコン・ボディの全ての側面上に前記半導体基板の上面から前記半導体基板内に延びている誘電体分離と、
前記シリコン・ボディの下にある前記半導体基板内の埋込み誘電体層であって、前記誘電体分離が前記埋込み誘電体層と接触している、埋込み誘電体層と
を含み、
前記導電性層の第１領域は第１の方向に延び、前記導電性層の第２領域は第２の方向に延び、前記第２の方向は前記第１の方向に対して垂直であり、
前記導電性層の前記第１領域は、前記誘電体層の前記第１領域及び隣接する前記誘電体層の前記第２領域の第１部分の上に配置され、前記導電性層の前記第２領域は、前記誘電体層の前記第２領域の第２部分の上に配置され、前記誘電体層の前記第２領域の前記第２部分は、前記誘電体層の前記第２領域の前記第１部分に隣接している、ステップと、
前記第１デバイス及び前記第２デバイスの各々について、前記導電性層と前記シリコン・ボディとの間の電流フローの測定を行うステップと
を含む方法。
【請求項１６】
前記第１デバイス及び前記第２デバイスの両方について、
前記誘電体層の前記第２領域の前記第１部分の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きく、
前記誘電体層の前記第１領域の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きい、請求項１５に記載の方法。
【請求項１７】
前記第１デバイスの前記誘電体層の前記第２領域の前記第１部分の面積は、前記第２デバイスの前記誘電体層の前記第２領域の前記第１部分の面積とは異なり、
前記第１デバイスの前記導電性層の前記第１領域の面積は、前記第２デバイスの前記導電性層の前記第１領域の面積とほぼ等しい、請求項１５に記載の方法。
【請求項１８】
ＩＧＢＡは、前記第１デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、ＩＧＢＢは、前記第２デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、Ｌは、前記第１デバイス又は前記第２デバイスの前記導電性層の前記第１領域のどちらかの長さであり、ＷＡは、前記第１デバイスの前記導電性層の前記第１領域の幅であり、ＷＢは、前記第２デバイスの前記導電性層の前記第１領域の幅であるとして、式：
Ｊ１＝（ＩＧＢＡ−ＩＧＢＢ）／Ｌ（ＷＡ−ＷＢ）
を用いて、前記電流フロー測定値から、前記第１デバイス及び前記第２デバイスの各々の前記誘電体層の前記第１領域のトンネル漏れ電流密度Ｊ１を求めるステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
Ｄは、前記第１デバイスの前記誘電体層の前記第２領域の前記第１部分の幅である場合の、式：
Ｉ１Ａ＝Ｊ１・Ｌ（ＷＡ−Ｄ）
を用いて、前記電流フロー測定値から、前記第１デバイスの前記誘電体層の前記第１領域のトンネル漏れ電流Ｉ１Ａを求めるステップをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記第１デバイスの前記誘電体層の前記第２領域の前記第１部分の面積は、前記第２デバイスの前記誘電体層の前記第２領域の前記第１部分の面積とほぼ同じであり、
前記第１デバイスの前記導電性層の前記第１領域の面積は、前記第２デバイスの前記導電性層の前記第１領域の面積とは異なる、請求項１５に記載の方法。
【請求項２１】
ＩＧＢＡは、前記第１デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、ＩＧＢＢは、前記第２デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、Ｌは、前記第１デバイス及び前記第２デバイスの前記導電性層の前記第１領域の各々の長さであり、Ｗは、前記第１デバイス及び前記第２デバイスの前記導電性層の前記第１領域の各々の幅であり、ＤＡは、前記第１デバイスの前記誘電体層の前記第２領域の前記第１部分の幅であり、ＤＢは、前記第２デバイスの前記誘電体層の前記第２領域の前記第１部分の幅であり、Ｊ２は、前記第１デバイス及び前記第２デバイスの前記誘電体層の前記第２領域の各々のトンネル漏れ電流密度であるとして、式：
ＩＧＢＡ＝Ｊ１・Ｌ（Ｗ−ＤＡ）＋Ｊ２・Ｌ・ＤＡ＋Ｊ２・Ａ・Ｂ、及び、
ＩＧＢＢ＝Ｊ１・Ｌ（Ｗ−ＤＢ）＋Ｊ２・Ｌ・ＤＢ＋Ｊ２・Ａ・Ｂ
を用いて、前記電流フロー測定値から、前記第１デバイス及び前記第２デバイスの各々の前記誘電体層の前記第１領域のトンネル漏れ電流密度Ｊ１を求めるステップをさらに含む、請求項２０に記載の方法。
【請求項２２】
式：
Ｉ１Ａ＝Ｊ１・Ｌ（Ｗ−ＤＡ）
を用いて、前記電流フロー測定値から、前記第１デバイスの前記誘電体層の前記第１領域のトンネル漏れ電流Ｉ１Ａを求めるステップをさらに含む、請求項２１に記載の方法。
【請求項２３】
前記第１デバイス及び前記第２デバイスの両方について、
前記誘電体層は、前記第２の厚さを有する第３領域を含み、前記誘電体層の前記第１領域は、前記誘電体層の前記第２領域と前記第３領域との間に配置され、
前記導電性層は第３領域を含み、前記第３領域は、前記第２の方向に延びており、前記誘電体層の前記第１領域は、前記導電性層の前記第１領域と前記第３領域との間に配置され、
前記導電性層の前記第１領域は、前記誘電体層の前記第３領域の第１部分の上にさらに配置され、前記誘電体層の前記第３領域の前記第１部分は、前記誘電体層の前記第１領域に隣接し、前記導電性層の前記第３領域は、前記誘電体層の前記第３領域の第２部分の上に配置され、前記誘電体層の前記第３領域の前記第２部分は、前記誘電体層の前記第３領域の前記第１部分に隣接している、請求項１５に記載の方法。
【請求項２４】
前記第１デバイス及び前記第２デバイスの両方について、
前記誘電体層の前記第２領域の前記第１部分の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きく、
前記誘電体層の前記第１領域の面積は、前記誘電体層の前記第２領域の前記第２部分の面積より大きく、
前記誘電体層の前記第３領域の前記第１部分の面積は、前記誘電体層の前記第３領域の前記第２部分より大きく、
前記誘電体層の前記第１領域の面積は、前記誘電体層の前記第３領域の前記第２部分の面積より大きい、請求項２３に記載の方法。
【請求項２５】
前記第１デバイスの前記誘電体層の前記第２領域及び前記第３領域の前記第１部分の面積は、前記第２デバイスの前記誘電体層の前記第２領域及び前記第３領域の前記第１部分の面積とほぼ等しく、
前記第１デバイスの前記導電性層の前記第１領域の面積は、前記第２デバイスの前記導電性層の前記第１領域の面積とほぼ等しい、請求項２３に記載の方法。
【請求項２６】
ＩＧＢＡは、前記第１デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、ＩＧＢＢは、前記第２デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、Ｌは、前記第１デバイス及び前記第２デバイスの各々の前記導電性層の前記第１領域の長さであり、ＷＡは、前記第１デバイスの前記導電性層の前記第１領域の幅であり、ＷＢは、前記第２デバイスの前記導電性層の前記第１領域の幅であるとして、式：
Ｊ１＝（ＩＧＢＡ−ＩＧＢＢ）／Ｌ（ＷＡ−ＷＢ）
を用いて、前記電流フロー測定値から、前記第１デバイス及び前記第２デバイスの各々の前記誘電体層の前記第１領域のトンネル漏れ電流密度Ｊ１を求めるステップをさらに含む、請求項２５に記載の方法。
【請求項２７】
Ｄは、前記第１デバイスの前記誘電体層の前記第２領域及び前記第３領域の前記第１部分の幅であるとして、式：
Ｉ１Ａ＝Ｊ１・Ｌ（ＷＡ−Ｄ）
を用いて、前記電流フロー測定値から、前記第１デバイスの前記誘電体層の前記第１領域のトンネル漏れ電流Ｉ１Ａを求めるステップをさらに含む、請求項２６に記載の方法。
【請求項２８】
前記誘電体層の前記第２領域及び前記第３領域の前記第１部分の面積は、２つ又はそれ以上のデバイスのいずれか１つにおいては、ほぼ等しいが、前記２つ又はそれ以上のデバイスの各デバイスにおいては異なり、
前記導電性層の前記第１領域の面積は、異なる、請求項１８に記載の方法。
【請求項２９】
ＩＧＢＡは、前記第１デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、ＩＧＢＢは、前記第２デバイスの前記導電性層と前記シリコン・ボディとの間で測定された電流量であり、Ｌは、前記第１デバイス及び前記第２デバイスの前記導電性層の前記第１領域の各々の長さであり、Ｗは、前記第１デバイス及び前記第２デバイスの前記導電性層の前記第１領域の各々の幅であり、ＤＡは、前記第１デバイスの前記誘電体層の前記第２領域の前記第１部分の幅であり、ＤＢは、前記第２デバイスの前記誘電体層の前記第２領域の前記第１部分の幅であり、Ｊ２は、前記第１デバイス及び前記第２デバイスの前記誘電体層の前記第２領域の各々のトンネル漏れ電流密度であるとして、式：
ＩＧＢＡ＝Ｊ１・Ｌ（Ｗ−ＤＡ）＋Ｊ２・Ｌ・ＤＡ＋Ｊ２・Ａ・Ｂ、及び、
ＩＧＢＢ＝Ｊ１・Ｌ（Ｗ−ＤＢ）＋Ｊ２・Ｌ・ＤＢ＋Ｊ２・Ａ・Ｂ
を用いて、前記電流フロー測定値から、前記第１デバイス又は前記第２デバイスの前記誘電体層の前記第１領域のトンネル漏れ電流密度Ｊ１を求めるステップをさらに含む、請求項２８に記載の方法。
【請求項３０】
式：
Ｉ１Ａ＝Ｊ１・Ｌ（Ｗ−ＤＡ）
を用いて、前記電流フロー測定値から、前記第１デバイスの前記誘電体層の前記第１領域のトンネル漏れ電流Ｉ１Ａを求めるステップをさらに含む、請求項２９に記載の方法。
【請求項３１】
漏れ電流を測定する方法であって、
半導体基板内に形成された第１シリコン・ボディと、
前記第１シリコン・ボディの上面上の第１誘電体層と、
前記第１誘電体層の上面上の第１導電性層であって、前記第１導電性層と前記第１シリコン・ボディの前記上面との間の前記第１誘電体層の第１領域は、第１の厚さ及び第１の面積を有し、前記第１導電性層と前記第１シリコン・ボディの前記上面との間の前記誘電体層の第２領域は、第２の厚さ及び第２の面積を有し、前記第１の厚さは前記第２の厚さとは異なる、第１導電性層と
を含む第１デバイスを準備するステップと、
半導体基板内に形成された第２シリコン・ボディと、
前記第２シリコン・ボディの上面上の第２誘電体層と、
前記第２誘電体層の上面上の第２導電性層であって、前記第２導電性層と前記第２シリコン・ボディの前記上面との間の前記第２誘電体層の第２領域は、前記第１の厚さ及び第３の面積を有し、前記第２導電性層と前記第２シリコン・ボディの前記上面との間の前記誘電体層の第２領域は、前記第２の厚さ及び第４の面積を有し、前記第２の厚さは、前記第１の厚さより厚い、第２の導電性層と
を含む第２デバイスを準備するステップと、
前記第１導電性層と前記第１シリコン・ボディとの間に電圧を印加し、これらの間の第１の電流フローを測定するステップと、
前記第２導電性層と前記第２シリコン・ボディとの間に電圧を印加し、これらの間の第２の電流フローを測定するステップと、
前記第１の電流測定値及び前記第２の電流測定値、並びに、前記第１、第２、第３及び第４の面積に基づいて、前記第１誘電体層の前記第１領域、前記第１の誘電体の前記第２領域、前記第２誘電体層の前記第２領域、又はこれらの組み合わせの漏れ電流密度を求めるステップと
を含む方法。
【請求項３２】
前記第１の面積は前記第３の面積とほぼ等しく、前記第２の面積は前記第４の面積とは異なる、請求項３１に記載の方法。
【請求項３３】
前記第１の面積は前記第３の面積とは異なり、前記第２の面積は前記第４の面積とほぼ等しい、請求項３１に記載の方法。