(57)【要約】電子デバイスは半導体基板及びその基板上の誘電体層を含む。基板上に配置された抵抗性リンクは第１の抵抗性領域及び第２の抵抗性領域を含む。第１の抵抗性領域は第１の抵抗及び第１の形態を有する。第２の抵抗性領域は第２の抵抗及び第２の異なる形態を有する。
2012503327.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスであって、
基板、
前記基板上の誘電体層、及び
前記基板と前記誘電体層の間に位置する抵抗性リンクであって、前記リンクが第１の抵抗性領域及び第２の抵抗性領域からなり、前記第１の抵抗性領域は第１の抵抗及び第１の形態を有する半導体からなり、前記第２の抵抗性領域は第２の抵抗及び第２の異なる形態を有する前記半導体からなる、抵抗性リンク
を備えた電子デバイス。
【請求項２】
請求項１に記載の電子デバイスにおいて、前記第１の抵抗性領域が第１の同素体状態を有し、前記第２の抵抗性領域が第２の異なる同素体状態を有する電子デバイス。
【請求項３】
請求項２に記載の電子デバイスにおいて、前記第１の同素体状態は前記半導体の結晶質同素体である電子デバイス。
【請求項４】
請求項２に記載の電子デバイスにおいて、前記第２の同素体状態は前記半導体のアモルファス同素体である電子デバイス。
【請求項５】
請求項１に記載の電子デバイスにおいて、前記第１の抵抗性領域は前記基板の格子の延長である結晶質半導体からなり、前記第２の抵抗性領域は多結晶領域又はアモルファス領域からなる電子デバイス。
【請求項６】
請求項１に記載の電子デバイスにおいて、前記第１及び第２の抵抗性領域は多結晶質であり、前記第２の抵抗性領域の平均粒径が前記第１の抵抗性領域の平均粒径の約１０％以下である電子デバイス。
【請求項７】
請求項１に記載の電子デバイスにおいて、前記抵抗体が相互接続誘電体層とほぼ同じ面にある電子デバイス。
【請求項８】
請求項１に記載の電子デバイスにおいて、前記抵抗体が前記基板内に形成された電子デバイス。
【請求項９】
請求項１に記載の電子デバイスにおいて、前記抵抗性リンクがシリコンからなる電子デバイス。
【請求項１０】
請求項１に記載の電子デバイスにおいて、前記第２の抵抗が前記第１の抵抗の少なくとも約１００倍である電子デバイス。
【請求項１１】
電子デバイスを製造する方法であって、
基板であって誘電体層がその上部にあり前記基板と前記誘電体層の間に抵抗体がある基板を準備するステップであって、前記抵抗体が第１の形態を有する半導体からなるものである、ステップ、
前記抵抗体を電磁放射で照射するステップ、及び
前記照射によって、前記抵抗体の一部分を前記第１の形態から第２の異なる形態の前記半導体に変換するステップ
を備える方法。
【請求項１２】
請求項１１に記載の方法において、前記第１の形態が第１の抵抗を有し、前記第２の形態が第２の異なる抵抗を有する、方法。
【請求項１３】
請求項１１に記載の方法において、前記第１の形態が第１の同素体状態を有し、前記第２の形態が第２の異なる同素体状態を有する、方法。
【請求項１４】
請求項１３に記載の方法において、前記第１の同素体状態は前記基板の格子から延長した前記第１の半導体の単結晶である、方法。
【請求項１５】
請求項１１に記載の方法において、前記第１の形態が前記半導体の多結晶同素体である、方法。
【請求項１６】
請求項１１に記載の方法において、前記第２の形態が前記半導体の多結晶同素体である、方法。
【請求項１７】
請求項１１に記載の方法において、前記第２の形態が前記半導体の多結晶同素体である、方法。
【請求項１８】
請求項１１に記載の方法において、前記第２の形態が前記半導体のアモルファス同素体であり、さらに、前記アモルファス同素体の少なくとも一部分を多結晶同素体に変換するステップを備える方法。
【請求項１９】
請求項１１に記載の方法において、前記電磁放射がコヒーレントソースによって生成される、方法。
【請求項２０】
請求項１１に記載の方法において、前記電磁放射が前記抵抗体と交差する焦点面によって誘導される、方法。
【請求項２１】
請求項１１に記載の方法において、前記誘導することが、前記光源の複数のパルスを供給することを含む、方法。
【請求項２２】
請求項１１に記載の方法において、前記半導体がシリコンからなる、方法。
【請求項２３】
請求項１１に記載の方法において、前記抵抗体は前記抵抗体と前記基板の間に挟まれた誘電体層上に形成される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概略として半導体製造、より具体的には集積回路において抵抗値を変化させることに関する。
【背景技術】
【０００２】
溶断可能なリンクを集積回路設計に組み込むことは、製造済みＩＣデバイスを改修して欠陥を修理することに備える周知の方法である。その方法は通常、溶断可能なリンクヒューズを開放するための電力又はレーザ照射の使用を含む。ＩＣデバイスを改修するのに使用される他の方法は、設計見直し及び集中化イオンビーム（ＦＩＢ）修正を含み、双方とも一般にかなりの犠牲を伴う。
【０００３】
回路素子を現用の使用から除外するために用いられる溶断可能リンクの切断は破壊的処理である。従って、例えば金属ヒューズは通常、それらが基板に近い他の材料又は回路素子に打撃を与えずにとぶように、デバイスの表面近くに（上方の相互接続レベルで）存在する。ヒューズ開放処理による付帯的な障害は、デバイスの歩留りの低下及び／又は顧客への出荷後の初期不良となるような信頼性の問題である。
【発明の概要】
【課題を解決するための手段】
【０００４】
一実施例は電子デバイスである。その電子デバイスは基板及び基板上の誘電体層を含む。抵抗性リンクは基板と誘電体層の間に位置する。リンクは第１の抵抗性領域及び第２の抵抗性領域を含む。第１の抵抗性領域は第１の抵抗及び第１の形態を有する半導体を含む。第２の抵抗領域は第２の抵抗及び第２の異なる形態を有する半導体を含む。
【０００５】
他の実施例は電子デバイスを製造する方法である。あるステップにおいて、その方法は、半導体基板であって誘電体層が上部に形成され及び基板と誘電体の間の抵抗体を有する半導体基板を準備する。抵抗体は第１の形態を有する半導体を含む。他のステップにおいて、抵抗体は電磁放射で照射される。他のステップでは、抵抗体の一部分が照射によって第１の形態から第２の異なる形態の半導体に変換される。
【０００６】
以上は、当業者が以降の発明の詳細な説明をより良く理解することができるように本発明の構成を概略説明したものである。発明の特許請求の範囲の事項を形成する発明の追加的な構成が以下に記載される。当業者であれば、記載された概念及び具体的な実施例を、本発明と同じ目的を遂行するために他の構造を設計又は修正するための基礎として容易に使用することができることを予期すべきである。また当業者であれば、そのような均等物が発明の精神と範囲から離れていないことも分かるはずである。
【０００７】
本発明のより完全な理解のために、添付図面との関連で以下の詳細な説明がここで参照される。
【図面の簡単な説明】
【０００８】
【図１】図１は本開示の一例の半導体抵抗体の平面図を示す。
【図２】図２は本開示によって形成された半導体デバイスの断面図である。
【図３Ａ】図３Ａは半導体基板の単結晶部分から形成される抵抗性リンクの平面図を示す。
【図３Ｂ】図３Ｂは半導体基板の単結晶部分から形成される抵抗性リンクの断面図を示す。
【図３Ｃ】図３Ｃはゲート電極レベルにおける多結晶半導体から形成される抵抗性リンクの平面図を示す。
【図３Ｄ】図３Ｄはゲート電極レベルにおける多結晶半導体から形成される抵抗性リンクの断面図を示す。
【図３Ｅ】図３Ｅは相互接続レベルにおける多結晶半導体から形成される抵抗性リンクの平面図を示す。
【図３Ｆ】図３Ｆは相互接続レベルにおける多結晶半導体から形成される抵抗性リンクの断面図を示す。
【図４Ａ】図４Ａは抵抗性リンクの一部分における結晶質同素状態からアモルファス同素体状態への変換を示す。
【図４Ｂ】図４Ｂは抵抗性リンクの一部分における結晶質同素状態からアモルファス同素体状態への変換を示す。
【図４Ｃ】図４Ｃは抵抗性リンクの一部分における結晶質同素状態からアモルファス同素体状態への変換を示す。
【図４Ｄ】図４Ｄは抵抗性リンクの一部分における結晶質同素状態からアモルファス同素体状態への変換を示す。
【図５Ａ】図５Ａは抵抗性リンクの一部分におけるアモルファス同素体状態から多結晶同素性状態への変換を示す。
【図５Ｂ】図５Ｂは抵抗性リンクの一部分におけるアモルファス同素体状態から多結晶同素性状態への変換を示す。
【図５Ｃ】図５Ｃは抵抗性リンクの一部分におけるアモルファス同素体状態から多結晶同素性状態への変換を示す。
【図５Ｄ】図５Ｄは抵抗性リンクの一部分におけるアモルファス同素体状態から多結晶同素性状態への変換を示す。
【図６Ａ】図６Ａは半導体抵抗体を照射するように構成された光源を示す。
【図６Ｂ】図６Ｂは半導体抵抗体を照射するように構成された光源を示す。
【図７】図７は本開示の方法を示す。
【図８】図８は光源による照射によって抵抗性リンクをある同素体状態から他の同素体状態へ変換した実験結果を示す。
【図９】図９は光源による照射によって抵抗性リンクをある同素体状態から他の同素体状態へ変換した実験結果を示す。
【図１０】図１０は光源による照射によって抵抗性リンクをある同素体状態から他の同素体状態へ変換した実験結果を示す。
【図１１】図１１は光源による照射によって抵抗性リンクをある同素体状態から他の同素体状態へ変換した実験結果を示す。
【図１２】図１２は光源による照射によって抵抗性リンクをある同素体状態から他の同素体状態へ変換した実験結果を示す。
【発明を実施するための形態】
【０００９】
実施例では、抵抗体を光で照射することによって電子デバイスの作製後に半導体抵抗体の抵抗値を修正することを説明する。照射は半導体抵抗体の一部分を加熱する。その熱によって、その部分の溶融又は形態の固体状態変化がもたらされる。照射は、結晶質半導体の加熱部分にアモルファス部分を形成させるように、又はアモルファス半導体の加熱部分に結晶質部分を形成させるように、選択される。従って、抵抗体の抵抗値は所望の値に可逆的に調整することができる。このような実施例によって活性（動作）状態又は不活性（非動作）状態において回路の可逆的な抵抗のチューニングが可能となる。所望の場合、溶断可能リンクの場合と同様の態様で、電子デバイスにおける冗長回路を活性化又は不活性化するための適切な回路が使用され得る。
【００１０】
ここで、同素体（allotrope）とは、半導体の原子間の化学結合の構成によって決定される単体又は化合物半導体の形状をいう。同素体状態（allotropic state）とは、半導体領域の同素的特性をいう。より具体的には、例えば、半導体組成の結晶質形状とアモルファス形状とは、ある半導体組成についての異なる同素体状態である。また、異なる同素体状態を有する２つの半導体は異なる形態を有する。
【００１１】
ここで、半導体領域の形態（morphology）とは、その半導体領域の構造的形状をいう。例えば、以下の半導体領域：単結晶領域、アモルファス領域、第１の平均粒径（grain size）を有する第１の多結晶領域、及び第２の異なる平均粒径を有する第２の多結晶領域は異なる形態を有する。ここで、第１の領域及び第２の領域は、第１の領域の平均粒径が第２の領域の平均粒径から約１０％以上異なる平均粒径を有する場合に、異なる平均粒径を有するものとする。
【００１２】
場合によっては、同じ同素体状態を有する２つの半導体領域が異なる形態を有することもある。例えば、異なる平均粒径を有する２つの多結晶半導体領域は同じ同素体状態を有していても異なる形態を有する。
【００１３】
ここで、抵抗性素子又はリンクに関して単結晶とは、抵抗性素子又はリンクが下部の多結晶半導体の格子の延長であることを意味する。抵抗性リンクの領域に関して単結晶とは、半導体の原子がその領域における単結晶格子の一部であることを意味する。抵抗性リンクの領域に関して多結晶とは、その領域が、単結晶の領域ではない少なくとも２つの結晶領域を構成することを意味する。より具体的には、多結晶領域における１つの結晶領域の結晶格子の格子軸は他の結晶領域の軸に関して任意の方向を向く。
【００１４】
例えば、シリコン、ゲルマニウム、及びヒ化ガリウムからなる半導体は結晶質同素体状態及びアモルファス同素体状態双方において存在することが知られている。半導体は真性半導体であってもよいし、１つ以上のドーパントを含んでいてもよい。真性の組成では、不純物は電気的に活性でないか、あるいはその不純物の存在によって半導体組成物の電気的プロパティに対する影響がもたらされないような密度で存在する。ドーピングされた半導体では、ドーパントの存在が半導体の抵抗を変化させ得る。ドーピングされた半導体の抵抗は真性半導体のものよりも通常は低い。
【００１５】
半導体抵抗体は、ドーピングされた、又はドーピングされない半導体から形成され得る。半導体抵抗体は単一形態であっても多形態であってもよい。単一形態抵抗体は１つの形態の半導体のみ、例えば、対応する１つの平均粒径を持つ単結晶又は多結晶からなる。多形態抵抗体は２以上の形態の半導体、例えば、単結晶及び多結晶又は異なる平均粒径を持つ２つの多結晶領域からなる。
【００１６】
半導体デバイスにおける結晶質半導体から形成される抵抗性素子は、半導体組成物のモル体積の有害な変化なくアモルファス形状に可逆的に変換され得ることが現在分かっている。その変換は、デバイスにパターニングされている元々の結晶質構造の最小限の寸法的変更を伴う。結晶質同素体は単結晶又は多結晶であってもよい。さらに、アモルファス同素体は、単結晶又は元の多結晶同素体と同様の抵抗を有する多結晶同素体に変換されることができる。ここに記載する実施例は、素子の抵抗値を所望の値に制御可能かつ可逆的に変える手段を提供する。このように、抵抗性素子は半導体デバイスの所望の動作特性を達成するようにチューニングすることができる。
【００１７】
場合によっては、アモルファス同素体の抵抗は結晶質同素体の半導体の抵抗の少なくとも約１００倍である。ここに記載する幾つかの実施例では、半導体組成はシリコンからなる。真性結晶質シリコンの抵抗は約０．２３ＭΩ−ｃｍであり、一方、アモルファスシリコン（ａ−Ｓｉ）は約１００ＭΩ−ｃｍのオーダーであり、約４００倍以上の差がある。通常、抵抗性素子は単結晶素子又は多結晶素子として形成される。従って、真性シリコンについては、例えば、抵抗性素子における結晶質シリコンとアモルファスシリコンの割合を、作製時の抵抗性素子の抵抗値の４００倍までの抵抗値となるように変化させることができる。一般に、抵抗値の差は、他の半導体について、及びドーピングされた半導体について異なる。
【００１８】
これらの考察は、例えば、半導体基板内又は半導体基板上に形成されたシリコンベースの抵抗体の調整に役立ち、活性又は不活性状態のいずれにある場合でも回路の抵抗のチューニングを可能とする。例えば、拡散抵抗体は、他の能動及び受動半導体素子も含む単結晶シリコン基板上の回路に形成することができる。回路の完成及び試験後に、拡散抵抗体はより高い抵抗値にチューニングできる。回路動作中に抵抗体がチューニングされる場合、抵抗体は回路の動作特性をチューニングパラメータとして用いて動的にチューニングできる。
【００１９】
以下に更に詳細に説明するように、抵抗体の形態は、所定の波長又は波長範囲及び選択期間に対する所定のパワー又は選択期間における所定数のパルスに対する所定のパワーを持つ光源で抵抗体の一部分を照射することによって変化させることができる。ある実施例では、光源は抵抗体を備える半導体デバイスの外部にある。ある実施例では、光源は、ダイ又はダイが「system on a chip」の一部として配置されるパッケージに集積される。
【００２０】
まず図１を参照すると、本開示によって形成される抵抗性素子の平面図が示され、全体として１００と符号付けされる。抵抗性素子１００は、限定するわけではないが、「ダンベル」構造を持つ抵抗体として図示される。他の抵抗性素子１００は、例えば、特定の容量又はインダクタンスを与えるように設計された構造的レイアウトを有する分散型Ｒ−Ｃ又はＬ−Ｃ素子を含んでいてもよい。抵抗性素子１００は抵抗性リンク１１０及び従来的な接続部１２０を含む。接続部１２０は、限定するわけではなく、接点１３０に対するランディングパッドとして示すが、特定の設計において抵抗性リンク１１０へのアクセスを与えるのに有用な他の相互接続素子を含み得る。そのような他の素子は、限定するわけではないが、レベル（積層方向）間のバイアス、ポリシリコン配線、金属配線及びタングステン配線を含む。
【００２１】
図２は例示の半導体デバイス２００の断面図である。半導体デバイス２００は基板２１０を含む。基板２１０は電子デバイスがその上に形成されることができればどのような半導体材料であってもよく、限定するわけではないが、シリコン、ゲルマニウム、ヒ化ガリウム（ＧａＡｓ）、カーボン、ゲルマニウム、炭化シリコン、シリコンゲルマニウム、リン化ガリウム、及び窒化ガリウムを含み得る。基板２１０は、例えば、等質的な基板（例えば、ウェハ）、シリコン・オン・インシュレーター（ＳＯＩ）層又はエピタキシャル層として形成され得る。
【００２２】
そのような基板は通常、単結晶の表面層を含み、基板２１０の全部又は一部に所望の抵抗を付与するようにドーピングされていてもよい。基板は、限定するわけではないが、ＭＯＳトランジスタとして示されるトランジスタ２２０を含み得る。トランジスタ２２０はソース／ドレイン領域２２３及びゲート構造体２２７を含む。従来的な誘電体層２３０及び従来的なゲート誘電体層２３５が基板２１０上に形成され、金属相互接続部２４０、バイアス２５０及びコンタクト２６０を含んでいてもよい。
【００２３】
半導体デバイス２００は、例えば、抵抗体として示され、本開示によって形成された抵抗性素子２７０、２８０、２９０の１つ以上を含み得る。抵抗性素子２７０は基板２１０内に形成され、例えば、拡散抵抗体であってもよい。抵抗性素子２８０、２９０は基板２１０を覆う半導体組成物の層で形成される。上層の半導体組成は下層の基板２１０と同じ半導体組成であってもよいし、異なる半導体組成であってもよい。例えば、抵抗性素子２８０はポリシリコン層で形成され、一方、基板２１０はＧａＡｓであってもよい。抵抗性素子２８０は、例えば、そこからトランジスタ２２０のゲートが形成される層に形成され得る。抵抗性素子２９０は、例えば、半導体デバイス２００の相互接続レベルに形成される半導体層から形成され得る。限定するわけではないが、抵抗性素子２８０、２９０は、例えば、ポリシリコンから形成される。
【００２４】
図３Ａ及び３Ｂを参照すると、半導体デバイス２００を少なくとも部分的に形成した後の抵抗性素子２７０の抵抗性リンク３１０のそれぞれ平面及び断面図が示される。抵抗性リンク３１０は、それに所定の抵抗値を与えるように構成された抵抗性素子２７０のその部分の全部又は一部であればよい。ある実施例では、抵抗性リンク３１０は、所望の抵抗をそこに付与するように埋め込まれ又は拡散されたドーパントを含む。抵抗性リンク３１０は拡散抵抗体の一部なので、抵抗性リンク３１０は当初から単結晶であり、基板２１０の格子の延長である。
【００２５】
抵抗性リンク３１０の抵抗値は概略として半導体組成物（ここでは、何らかのドーピングによって変えられた基板２１０）の抵抗及び抵抗性リンク３１０の幾何学的形状の関数となる。真性シリコンの抵抗ρは、例えば、約０．２３ＭΩ−ｃｍである。例えば、電流方向に長方形の断面積Ａを持つ抵抗性リンクは、ρ*ｌ／Ａにほぼ等しい抵抗値を有することになる。なお、ｌ（エル）は電流方向における抵抗性リンクの長さである。
【００２６】
図３Ｃ及び３Ｄは、基板２１０上に形成された抵抗性素子２８０の抵抗性リンク３２０のそれぞれ平面及び断面図である。誘電体層２３５は抵抗性リンク３２０を基板２１０から絶縁する。抵抗性リンク３２０は多結晶形態を有し、粒境界によって分離される結晶粒３４０を含む。結晶粒３４０は基板２１０に対して任意の格子方向を有する。ある実施例では、抵抗性リンク３２０はポリシリコンから形成される。抵抗性リンク３２０は真性のものであってもよいし、所望の抵抗特性をそこに付与するように選択されたドーパントを含んでいてもよい。多結晶抵抗性リンク３２０の抵抗特性は一般に、同一の組成を有する単結晶半導体の抵抗特性とほぼ同じとなる。
【００２７】
図３Ｅ及び３Ｆは、基板２１０上に形成された抵抗性素子２９０の抵抗性リンク３６０のそれぞれ平面及び断面図である。抵抗性リンク３６０は上下の多数の誘電体層２３０とともに配置される。抵抗性リンク３２０について説明したように、抵抗性リンク３６０は粒境界３５０によって分離された結晶粒３４０を含み、例えば、ポリシリコンで形成され得る。
【００２８】
図４Ａを参照すると、照射プロセス４１０に曝露される抵抗性リンク３１０の平面図が示される。ここで使用する照射プロセスとは、例えば、スポットサイズ等、抵抗性リンクの照射を特徴付ける条件のセットをいう。照射プロセス４１０は、照射スポットと抵抗性リンク３１０の相対サイズ、及び抵抗性リンク３１０に対するスポットの配置によって決定され、抵抗性リンク３１０の一部又は全部を照射する。図示される実施例では、抵抗性リンク３１０の一部であって全部ではない部分が照射される。
【００２９】
照射プロセス４１０は抵抗性リンク３１０に対して、その領域４２０を加熱するのに充分なパワー密度（例えば、Ｗ／μｍ２）を送り込むように構成される。加熱は領域４２０を溶かし、又はある形態から他の異なる形態への固体状態遷移をもたらすことができる。以下に更に完全に記載されるように、照射プロセスは、例えば、照射スポットのパワー密度並びに光源のオン時間デューティサイクル及び波長の組合せを含むことができる。
【００３０】
照射プロセス４１０は、抵抗性リンク３１０の所望の部分を加熱するように設計されたサブプロセスを含み、加熱された部分が所望の時間−温度特性で冷えることを可能とするように設計されたサブプロセスが続き得る。他のパラメータの中でも、その時間−温度特性は、抵抗性リンク３１０が一部分を構成する半導体デバイス２００の種々の構造的構成物の熱伝導性、並びに抵抗性リンク３１０及びそれらの構成物に蓄えられた合計パワーを考慮することができる。図４Ａ及び４Ｂに図示される実施例では、曝露条件は、加熱された部分が、加熱部分４２０の少なくとも一部が半導体のアモルファス同素体を形成するのに充分速く冷却されるように選択される。従って、領域４２０の抵抗は、結晶質半導体に対応する抵抗から半導体組成のアモルファス同素体に対応する抵抗に増大する。領域４２０はアモルファスであり、抵抗性リンク４００の第１の抵抗性領域を構成する。
【００３１】
領域４３０は照射プロセス４１０によって充分に加熱されず、結晶質のままであり、結晶質半導体に対応する抵抗を保持する。アモルファス半導体組成物、例えば、領域４２０は結晶質半導体組成物、例えば、シリコンについて約１００ＭΩ−ｃｍよりも高い抵抗を有する。従って、領域４２０は領域４３０よりも高い抵抗を有し、抵抗性リンク４００の結果的な抵抗値は照射プロセス４１０によって増大される。抵抗性リンク４００の所望の部分をアモルファス同素体に変換するように照射プロセス４１０を構成することによって、抵抗性リンク４００の抵抗値は、結晶質同素体の抵抗によって部分的に決定される最小値と、アモルファス同素体の抵抗によって部分的に決定される最大値の間で調整することができる。
【００３２】
図４Ｃ及び４Ｄは、当初は多結晶の抵抗性リンク３２０が照射プロセス４１０に曝露される実施例を示す。図４Ａ及び４Ｂの実施例と類似の態様において、抵抗性リンク３２０の一部分が加熱及び冷却され、第１の抵抗性領域のアモルファス領域４６０及び第２の抵抗性領域の多結晶領域４７０が結果として得られる。従って、抵抗性リンク４５０の抵抗値は領域４６０における、多結晶同素体からアモルファス同素体への変換によって増大される。以上の説明は抵抗性リンク３６０にもあてはまる。
【００３３】
図５Ａ及び５Ｂを参照すると、抵抗性リンク３１０の一部分がアモルファス同素体から結晶質同素体に変換される実施例が示される。照射プロセス５１０は、以前にアモルファス同素体に変換された抵抗性リンク３１０の一部分を照射し、照射部分の少なくとも一部が溶解してから結晶化するようにし、又はアモルファスから多結晶への固体状態遷移を受けるようにする。照射プロセス５１０は、照射プロセス４１０とは異なる照射プロファイルを与える。前述したように、曝露条件は照射部分の温度が所定の時間−温度特性で低下するように選択される。しかし、部分４２０、４６０の冷却とは対照的に、照射部分は多結晶部分５２０が形成するように充分遅く冷却される。
【００３４】
抵抗性リンク３１０の領域４３０は照射プロセス５１０によっては変化されないままであり、単結晶半導体組成物の抵抗を実質的に保持する。部分４３０、５２０双方とも結晶質であるので、領域４３０の抵抗は部分５２０の抵抗にほぼ等しい。さらに、結晶質半導体の抵抗はアモルファス半導体の抵抗よりも通常は低いので、抵抗性リンク３１０の抵抗値は照射プロセス５１０によって低減される。部分５２０の抵抗は粒境界抵抗のためにいくらか高いが、この効果は場合によっては無視できるほど小さいと考えられる。例えば、部分５２０の抵抗は、部分５２０における粒の直径が約１μｍ以上のときは領域４３０の抵抗とほぼ等しくなると考えられる。しかし、粒径が１ナノメートルのオーダー以下の場合、部分５２０の抵抗は領域４３０の抵抗よりも大幅に高くなると考えられる。
【００３５】
図５Ｂに、アモルファス部分５３０を示す。部分５３０は、例えば、抵抗性リンク３１０の照射領域の不完全な溶解から、又は半導体組成物の不均一な冷却からもたらされ得る。部分５３０は、存在する場合、結晶化プロセスの乱れであるか、又は抵抗性リンク３１０が所望の抵抗値となるように決定された時間−温度プロファイルによる意図的な結果であり得る。そのようなアモルファス部分が存在する場合、抵抗性リンク３１０の抵抗値は、結晶質領域４３０、多結晶部分５２０及びアモルファス部分５３０の相対的寄与の関数となる。
【００３６】
ここで図５Ｃ及び５Ｄを参照すると、照射プロセス５１０がその部分を加熱することによって抵抗性リンク３２０の抵抗値が低減される実施例が示される。抵抗性リンク３２０の領域は、図５Ａ及び５Ｂの実施例に関して記載したものと類似の態様で照射プロセス５１０によって照射される。それにより部分５６０はアモルファス同素体から多結晶同素体に変換され、抵抗性リンク３２０の抵抗値を減少させる。多結晶部分５７０は、照射プロセス４１０又は照射プロセス５１０による抵抗性リンク３２０の照射によっては実質的に変化しない。
【００３７】
しかし、図５Ｃ及び５Ｄの実施例では、照射プロセス４１０によってアモルファス同素体に変換された抵抗性リンク３２０の部分から照射プロセス５１０がずれたため、部分５８０はアモルファスのままである。そのようなずれは、ある照射プロセスから他の照射プロセスへの位置合わせ許容差内の乱れであるか、半導体組成物の結晶質同素体とアモルファス同素体が所望の分布となるように意図的に導入され得る。
【００３８】
一般に、部分５６０における結晶粒の平均サイズは、部分５７０における粒とは、この２つの部分が異なる条件下で結晶化されるために異なることになる。例えば、より遅いレートでの半導体組成物の冷却はより大きい結晶粒に対応付けられる一方、より速いレートでの冷却はより小さい粒に対応付けられる。以下にさらに記載するように、場合によっては、部分５６０の平均粒径は部分５７０のものよりも小さい。部分５６０、５７０の平均粒径が約１０％を超えて異なるとき、部分５６０の形態は部分５７０の形態とは異なるものとみなされる。ある実施例では、部分５６０の平均粒径は部分５７０の粒径の約５０％よりも小さい。充分に大きいレートの冷却を含むような所定の条件下では、部分５６０の平均粒径は部分５７０の粒径の約１０％より小さい。より高いレートの冷却を用いれば、部分５７０の平均粒径の約１％よりも小さい部分５６０の平均粒径を実現し得る。さらに高いレートの冷却を用いれば、部分５７０の平均粒径の約０．１％よりも小さい平均粒径が可能である。
【００３９】
図６Ａを参照すると、抵抗性リンク６２０の一部分を第１の形態から第２の異なる形態に変換するように構成された照射プロセス６１０の限定的でない実施例が示される。ある実施例では、照射プロセス６１０は抵抗性リンク６１０の一部分を、結晶質からアモルファス又はその逆といったように、第１の同素体から第２の異なる同素体に変換する。光源６３０は、半導体を加熱するのに充分なパワー密度を与えて形態の変化をもたらすように集光できる可視又は非可視電磁放射の何らかのソース（供給源）であればよい。場合によっては、レーザが光源６３０に使用される。そのようなソースは広範に入手可能であり、他の目的のための半導体処理に集積されている。光源６３０はまた、半導体デバイス２００の上層２３０が少なくとも部分的に透明となる光の波長を与えるように構成され得る。光の波長はさらに、抵抗性リンク６２０によって実質的に吸収されるように選択され得る。ここで、実質的に吸収されるとは、抵抗性リンク６２０上に入射するパワーの少なくとも約５０％が抵抗性リンク６２０のすぐ近くで熱に変換されることを意味する。
【００４０】
光源６３０は、抵抗性リンク６２０上のスポットに光ビーム６５０を集光する光学部品６４０と対応付けられる。光軸６６０は参照のために与えられ、光源６３０から光学部品６４０の焦点面６７０に投射する。図示する実施例では、焦点面は抵抗性リンク６２０と一致している。光源６３０は、抵抗性リンク６２０への直接の照準線を有する。他の実施例では、変化させるべき抵抗性構成物に放射を誘導するのに鏡面又は「光のパイプ」が使用される。
【００４１】
ある場合では、ソースは電磁放射の高強度ソースである。ここで、高強度とは、約１ｍｍ２以下の面積（スポットサイズ）に少なくとも約１Ｅ−６Ｗを供給することができるソースを意味する。ある場合では、スポットサイズは約１Ｅ４μｍ２以下である。スポットは光の波長と同じくらい小さくすることができ、光学部品６４０の精度は、例えば、コヒーレントソースに対して約１μｍ２のオーダーを可能とする。限定的でない例として、１Ｅ−３Ｗのビームパワー及び約８Ｅ−３Ｗ／μｍ２から約１．４Ｅ−２Ｗ／μｍ２の範囲のパワー密度のレーザが焦点面６７０に生成され得る。そのようなビームは、例えば、Photonic Industries, St Charles, IL製のMicropoint Laserシステムによって提供できる。他の場合では、ソースは、例えば、光学部品又は光ファイバを集光させて所望のスポットサイズを生成するキセノンアークランプのようなコヒーレントでない電磁放射のソースである。
【００４２】
前述したように、光源６３０の総パワー、照射スポットのパワー密度、オン時間及びデューティサイクルを含む種々の照射パラメータを変化させて所望の照射プロセスを生成することができる。照射スポットのパワー密度は種々の実施例において変化させることができる。ある場合では、光源６３０によって出力されるパワーが変えられる。他の場合では、焦点面６７０の位置が抵抗性リンク６２０に相対して変えられる。
【００４３】
図６Ｂは後者の一例を示し、焦点面６７０は抵抗性リンク６２０の上部に配置される。他の実施例では、焦点面６７０は抵抗性リンク６２０の下部に配置されてもよい。どちらの場合も、光源６３０のパワーは抵抗性リンク６２０の、より大きい面積に亘って分散され、焦点面６７０が抵抗性リンク６２０と一致する場合に比べてパワー密度は低下する。さらに、誘電体層２３０の透過率は一般に均一ではないので、光ビーム６５０のパワーの一部分は通常これらの層に蓄えられることになる。最大パワー密度は焦点面６７０で生成される。従って、焦点面６７０から遠い領域よりも領域６８０は強く加熱されることになる。
【００４４】
抵抗性リンク６２０はまた、光軸６６０に対して横方向に移され得る。この態様では、抵抗性リンク６２０の所望の部分をある形態から他の形態に変換するように設計された態様で、光ビーム６５０は抵抗性リンク６２０にわたって走査することができる。
【００４５】
光ビーム６５０を走査して焦点面６７０と抵抗性リンク６２０の間の距離を変化させることによって、照射プロセス６１０の所望の時間−温度特性をもたらす所望の温度プロファイルが抵抗性リンク６２０において生成され得る。一般に、これらのパラメータ及び上述したパラメータ（例えば、光源のパワー、波長、焦点面でのパワー密度、パルス時間幅、パルス数及びデューティサイクル）は、半導体デバイスのアーキテクチャ及び抵抗性リンクの具体的な組合せについて決定される必要がある。
【００４６】
ここで図７を参照すると、半導体デバイスを製造する際に採用され得る、全体として７００と符号付けされた方法が示される。ステップ７１０において、上部に形成された半導体抵抗体を有する半導体構造体が準備される。基板が準備されたときに相互接続誘電体層が存在しているか、あるいは基板を受け取った後に誘電体層が形成される。ここで使用する「準備する」とは、限定するわけではないが、１）方法７００の後続のステップが実行される局部的な製造環境において基板と相互接続誘電体層を製造すること、及び２）相互接続誘電体層がその上に形成された又は形成されていない基板を、局部的な製造環境の外部にある供給元から受け取ることを含む。抵抗体は第１の形態を有する半導体からなる。ステップ７２０では、光は抵抗体上に誘導される。ステップ７３０では、抵抗体の一部分は照射によって第１の形態から第２の異なる形態の半導体に変換される。
【００４７】
限定的でない一例として、シリコン基板内に形成され、約７μｍの誘電体が上部に形成されたＳｉＯ２層及びＳｉＮ層を含む４つの拡散抵抗体の各々を加熱するのにレーザ源を用いた実験が行われた。
【００４８】
図８は４つの試験された構造体の断面走査透過電子顕微鏡（ＳＴＥＭ）を表す。抵抗体８１０、８２０、８３０、８４０が、約０．６ｍＷの出力パワー及び０．３μｍスポットサイズに集光されるビームで動作する４３５ｎｍレーザ源によって照射された。抵抗体８１０、８２０は誘電体表面で集光されるビームで照射され、抵抗体８３０、８４０はシリコン表面で集光されるビームで照射された。抵抗体８１０、８３０は単一の５ｎｓパルスを受け、一方、抵抗体８２０、８４０は４波の５ｎｓパルスを１ｓ間隔で受けた。
【００４９】
図９は、誘電体表面に集光された単一のレーザパルスによる照射後の抵抗体８１０の拡大図である。アモルファスシリコンの３つの不連続領域が明示されている。抵抗体８１０の表面におけるシリコンの温度がシリコンを溶融するのに充分であったことをこの結果が示すものと考えられる。シリコンの温度は、溶融シリコンを冷ましてアモルファス領域とするのに充分急速に低下したものと考えられる。
【００５０】
図１０は、誘電体表面に集光された４波のレーザパルスによる照射後の抵抗体８２０の拡大図である。抵抗体全体に拡がる単一のアモルファス領域が観察される。より大きいアモルファス領域は、複数のパルスが抵抗体８２０の表面で充分なエネルギーをシリコンに与えてシリコンの、より完全又はより強力な溶解をもたらしたことを示すものと考えられる。ここでも、照射後の温度は溶解シリコンをアモルファス状態へと冷ますのに充分速く低下したものと考えられる。
【００５１】
図１１は、シリコン表面に集光された単一のレーザパルスによる照射後の抵抗体８３０の拡大図である。この場合では、レーザスポットは抵抗体８３０からずれたが、このずれは結果の説明を妨げることにはならない。２つの変化したシリコンの領域が見える。小領域の再結晶化されたシリコンの下層に広範な領域のアモルファスシリコンが見える。この場合では、より大量のエネルギーが抵抗体８３０の表面に蓄えられ、より強度の溶解をもたらしたものと考えられる。シリコン基板は、シリコンをアモルファス状態で冷ますのに充分急速に、基板に近い溶解シリコンからの熱を伝導したものと考えられる。再結晶化されたシリコンは、この領域がアモルファス領域によって基板から断熱され、かつ再結晶化シリコンの隣接及び上部の誘電体の熱伝導はシリコン基板のものよりも低いために、より遅く冷却されたものと考えられる。
【００５２】
図１２は、シリコン表面に集光された４波のレーザパルスによる照射後の抵抗体８４０の拡大図である。ここでもアモルファス領域及び再結晶化領域が観察される。この場合では、再結晶化領域の方が面積が大きく、より深く抵抗体８４０を貫通している。この結果は、基板が充分に加熱されてシリコンの強力な溶解をもたらし、下層にある溶解された基板をより強力に加熱したことを示していると考えられる。加熱された構造物が、溶融シリコンの冷却を遅らせて、より一層の溶融部分の再結晶化を可能としたものと考えられる。
【００５３】
意義深いことに、図９−１２では上層の誘電体にダメージは見られない。ダメージがないということは、シリコンの同素体を溶融及び変化させることに起因する抵抗体８１０−８４０における何らかの寸法的変化が、抵抗体又は上層の誘電体に機械的ダメージをもたらすには不十分であったことを示している。
【００５４】
図８−１２に示した結果からまとめると幾つかの結論が導かれる。それは、１）シリコン基板の一部分を、上層の誘電体層にダメージを与えることなく加熱するのにレーザのエネルギーが使用できる、２）より多数のレーザパルスは、ある形態から他の形態へのシリコンの溶融による、より大きい変換をもたらす、３）誘電体層の表面にレーザパルスを集光することでシリコンの一部分を溶融するのに充分なエネルギーが与えられる一方で、溶融された部分がアモルファス領域を形成するように冷めることを可能とする、及び４）シリコン表面にレーザパルスを集光することで基板が充分に加熱されて、溶融されたシリコンの一部分がその部分の再結晶化を可能とするのに充分遅く冷える、というものである。
【００５５】
これらの結果及び結論は半導体抵抗性素子の抵抗値の可逆的調整（トリミング）の基礎を提供する。例えば、抵抗性素子の抵抗値は、図９及び１０によって例証したように、抵抗性素子の一部分を結晶質同素体からアモルファス同素体に変換することによって増大させることができる。そして、抵抗値は、図１１及び１２によって例証されるように、アモルファス領域部分の一部又は全部を結晶質同素体に変換することによって低下させることができる。
【００５６】
これらの考察は、半導体基板内に又はその上に構成された半導体ベースの抵抗体の調整に非常に役立ち、活性（動作）又は不活性（非動作）状態のいずれであっても回路の抵抗チューニングを可能とする。例えば、拡散抵抗体は、他の能動及び受動半導体素子も含む単一の結晶シリコン基板上の回路内に構築することができる。回路の完成及び試験後に、拡散抵抗体は、適切に設計された照射プロセスの使用によってより高い抵抗値にチューニングできる。そのようなプロセスは、例えば、設計実験（ＤＯＥ）プロトコルによって個々の場合について決定され得る。所望の場合には、半導体ベースの抵抗体は、例えば、電子デバイスの冗長回路を有効化又は無効化する溶断リンクと同様の機能を与える電子デバイスの一部分となることができる。
【００５７】
本発明が詳細に記載されたが、当業者であれば、本発明の最も広い形態においてその精神及び範囲から離れることなく種々の変更、代替及び修正を行うことができることが分かるはずである。
【図１】
2012503327.tif 000003
【図２】
2012503327.tif 000004
【図３Ａ】
2012503327.tif 000005
【図３Ｂ】
2012503327.tif 000006
【図３Ｃ】
2012503327.tif 000007
【図３Ｄ】
2012503327.tif 000008
【図３Ｅ】
2012503327.tif 000009
【図３Ｆ】
2012503327.tif 000010
【図４Ａ】
2012503327.tif 000011
【図４Ｂ】
2012503327.tif 000012
【図４Ｃ】
2012503327.tif 000013
【図４Ｄ】
2012503327.tif 000014
【図５Ａ】
2012503327.tif 000015
【図５Ｂ】
2012503327.tif 000016
【図５Ｃ】
2012503327.tif 000017
【図５Ｄ】
2012503327.tif 000018
【図６Ａ】
2012503327.tif 000019
【図６Ｂ】
2012503327.tif 000020
【図７】
2012503327.tif 000021
【図８】
2012503327.tif 000022
【図９】
2012503327.tif 000023
【図１０】
2012503327.tif 000024
【図１１】
2012503327.tif 000025
【図１２】
2012503327.tif 000026
【手続補正書】
【提出日】平成23年9月16日(2011.9.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子デバイスであって、
基板、
該基板上の誘電体層、及び
該基板と該誘電体層の間に位置する抵抗性リンクであって、該リンクが第１の抵抗性領域及び第２の抵抗性領域からなり、該第１の抵抗性領域は第１の抵抗及び第１の形態を有する半導体からなり、該第２の抵抗性領域は第２の抵抗及び第２の異なる形態を有する該半導体からなる、抵抗性リンク
を備えた電子デバイス。
【請求項２】
請求項１に記載の電子デバイスにおいて、該第１の抵抗性領域が第１の同素体状態を有し、該第２の抵抗性領域が第２の異なる同素体状態を有する電子デバイス。
【請求項３】
請求項１又は２に記載の電子デバイスにおいて、該第２の同素体状態は該半導体のアモルファス同素体である電子デバイス。
【請求項４】
請求項１乃至３の何れか１項に記載の電子デバイスにおいて、該第１の抵抗性領域は該基板の格子の延長である結晶質半導体からなり、該第２の抵抗性領域は多結晶領域又はアモルファス領域からなる電子デバイス。
【請求項５】
請求項１に記載の電子デバイスにおいて、該第１及び第２の抵抗性領域は多結晶質であり、該第２の抵抗性領域の平均粒径が該第１の抵抗性領域の平均粒径の約１０％以下である電子デバイス。
【請求項６】
電子デバイスを製造する方法であって、
基板であって誘電体層がその上部にあり該基板と該誘電体層の間に抵抗体がある基板を準備するステップであって、該抵抗体が第１の形態を有する半導体からなるものである、ステップ、
該抵抗体を電磁放射で照射するステップ、及び
該照射によって、該抵抗体の一部分を該第１の形態から第２の異なる形態の該半導体に変換するステップ
を備える方法。
【請求項７】
請求項６に記載の方法において、該第１の形態が第１の同素体状態を有し、該第２の形態が第２の異なる同素体状態を有する、方法。
【請求項８】
請求項６又は７に記載の方法において、該第２の形態が該半導体の多結晶同素体である、方法。
【請求項９】
請求項８に記載の方法において、さらに、該アモルファス同素体の少なくとも一部分を多結晶同素体に変換するステップを備える方法。
【請求項１０】
請求項６乃至８の何れか１項に記載の方法において、該第１の同素体状態は該基板の格子から延長した該第１の半導体の単結晶である、方法。
【国際調査報告】
2012503327.tif 000027
2012503327.tif 000028
2012503327.tif 000029