【手続補正書】
【提出日】平成23年2月4日(2011.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上面、前記上面に形成された複数の基板パッド、前記上面とは反対側の下面、および前記下面に形成され、かつ、前記複数の基板パッドとそれぞれ電気的に接続された複数の外部接続端子を有する配線基板と、
平面形状が、互いに対向する一対の第１辺と、前記第１辺とそれぞれ交差し、かつ、互いに対向する一対の第２辺とを備えた四角形からなる第１表面、前記第１表面上に形成され、かつ、平面視において前記第１辺のみに沿って形成された複数の第１パッド、前記第１表面上に形成され、かつ、平面視において前記第２辺のみに沿って形成された複数の第２パッド、前記第１表面上に形成され、かつ、平面視において前記第２辺のみに沿って形成され、かつ、平面視において前記複数の第２パッドと前記第２辺との間に配置された複数の第３パッド、および前記第１表面とは反対側の第１裏面を有し、前記第１裏面が前記配線基板の前記上面と対向し、かつ、前記複数の基板パッドが露出するように、前記配線基板の前記上面に搭載された第１半導体チップと、
平面形状が、互いに対向する一対の第３辺と、前記第３辺とそれぞれ交差し、かつ、互いに対向する一対の第４辺とを備えた四角形からなる第２表面、前記第２表面に形成され、かつ、前記第３辺のみに沿って形成された複数の第４パッド、および前記第２表面とは反対側の第２裏面を有し、前記第２裏面が前記第１半導体チップの前記第１表面と対向し、かつ、前記複数の第１、第２および第３パッドを露出し、かつ、平面視において前記第３辺が前記第１半導体チップの前記第２辺と並び、かつ、平面視において前記複数の第２パッドが前記第３辺に沿うように、前記第１半導体チップの前記第１表面上に搭載された第２半導体チップと、
前記第２半導体チップの前記複数の第４パッドと前記第１半導体チップの前記複数の第２パッドとを、それぞれ電気的に接続する複数の第１ワイヤと、
前記第１半導体チップの前記複数の第３パッドと前記配線基板の前記複数の基板パッドとを、それぞれ電気的に接続する複数の第２ワイヤと、
を含み、
前記配線基板の前記複数の基板パッドは、平面視において、前記第１半導体チップの前記第２辺に沿って配置されており、
前記第２半導体チップの外形寸法は、前記第１半導体チップの外形寸法よりも小さく、
前記複数の第２および第３パッドは、平面視において、前記第２半導体チップと前記第１半導体チップの前記第２辺との間に位置しており、
前記複数の第２パッドは、前記複数の第３パッドとそれぞれ電気的に接続された複数の外部用パッドと、前記複数の第１パッドとそれぞれ電気的に接続され、かつ、平面視において前記複数の外部用パッドの間に配置された複数の内部用パッドとを有し、
前記第２半導体チップの前記複数の第４パッドは、複数の外部インタフェース用パッドと、平面視において前記複数の外部インタフェース用パッドの間に配置された複数の内部インタフェース用パッドとを有していることを特徴とする半導体装置。
【請求項２】
前記第１半導体チップは、メモリチップであり、
前記第２半導体チップは、前記第１半導体チップを制御するコントローラチップであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の第１パッドは、前記第１半導体チップの前記第１表面上に形成された複数の第１再配置配線を介して前記複数の内部用パッドとそれぞれ電気的に接続されており、
前記複数の第３パッドは、前記第１半導体チップの前記第１表面上に形成された複数の第２再配置配線を介して前記複数の外部用パッドとそれぞれ電気的に接続されており、
前記複数の第１再配置配線のそれぞれは、平面視において、前記複数の内部用パッドから前記第１半導体チップの内側に向かって引き出されており、
前記複数の第２再配置配線のそれぞれは、平面視において、前記複数の外部用パッドから前記第１半導体チップの外側に向かって引き出されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１半導体チップの前記第１表面上には、平面視において前記複数の第２パッドと前記複数の第３パッドとの間に位置するように、受動素子が搭載されており、
前記受動素子の２つの電極のうちの一方は、前記複数の第２再配置配線のうちの１つを介して前記第２パッドと電気的に接続されており、
前記受動素子の２つの電極のうちの他方は、前記複数の第２再配置配線のうちの他の１つを介して前記第２パッドと電気的に接続されていることを特徴とする請求項３記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の半導体装置は、上面、前記上面に形成された複数の基板パッド、前記上面とは反対側の下面、および前記下面に形成され、かつ、前記複数の基板パッドとそれぞれ電気的に接続された複数の外部接続端子を有する配線基板と、
平面形状が、互いに対向する一対の第１辺と、前記第１辺とそれぞれ交差し、かつ、互いに対向する一対の第２辺とを備えた四角形からなる第１表面、前記第１表面上に形成され、かつ、平面視において前記第１辺のみに沿って形成された複数の第１パッド、前記第１表面上に形成され、かつ、平面視において前記第２辺のみに沿って形成された複数の第２パッド、前記第１表面上に形成され、かつ、平面視において前記第２辺のみに沿って形成され、かつ、平面視において前記複数の第２パッドと前記第２辺との間に配置された複数の第３パッド、および前記第１表面とは反対側の第１裏面を有し、前記第１裏面が前記配線基板の前記上面と対向し、かつ、前記複数の基板パッドが露出するように、前記配線基板の前記上面に搭載された第１半導体チップと、
平面形状が、互いに対向する一対の第３辺と、前記第３辺とそれぞれ交差し、かつ、互いに対向する一対の第４辺とを備えた四角形からなる第２表面、前記第２表面に形成され、かつ、前記第３辺のみに沿って形成された複数の第４パッド、および前記第２表面とは反対側の第２裏面を有し、前記第２裏面が前記第１半導体チップの前記第１表面と対向し、かつ、前記複数の第１、第２および第３パッドを露出し、かつ、平面視において前記第３辺が前記第１半導体チップの前記第２辺と並び、かつ、平面視において前記複数の第２パッドが前記第３辺に沿うように、前記第１半導体チップの前記第１表面上に搭載された第２半導体チップと、
前記第２半導体チップの前記複数の第４パッドと前記第１半導体チップの前記複数の第２パッドとを、それぞれ電気的に接続する複数の第１ワイヤと、
前記第１半導体チップの前記複数の第３パッドと前記配線基板の前記複数の基板パッドとを、それぞれ電気的に接続する複数の第２ワイヤと、
を含み、
前記配線基板の前記複数の基板パッドは、平面視において、前記第１半導体チップの前記第２辺に沿って配置されており、
前記第２半導体チップの外形寸法は、前記第１半導体チップの外形寸法よりも小さく、
前記複数の第２および第３パッドは、平面視において、前記第２半導体チップと前記第１半導体チップの前記第２辺との間に位置しており、
前記複数の第２パッドは、前記複数の第３パッドとそれぞれ電気的に接続された複数の外部用パッドと、前記複数の第１パッドとそれぞれ電気的に接続され、かつ、平面視において前記複数の外部用パッドの間に配置された複数の内部用パッドとを有し、
前記第２半導体チップの前記複数の第４パッドは、複数の外部インタフェース用パッドと、平面視において前記複数の外部インタフェース用パッドの間に配置された複数の内部インタフェース用パッドとを有しているものである。