【手続補正書】
【提出日】平成23年8月17日(2011.8.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アレイを構成する被駆動素子とそれを駆動する駆動素子列とを備える駆動回路において、
前記被駆動素子は、第１、第２、及び第３の端子を有し、前記第３の端子に印加する電圧又は前記制御端子に流す電流により、前記第１及び第２端子間の導通を制御可能な三端子スイッチ素子であり、
前記三端子スイッチ素子がアレイ状に配列されて、互いに隣接配置される複数の三端子スイッチ素子毎に群を形成し、
同じ群に属する複数の前記三端子スイッチ素子の前記第１の端子が互いに接続され、
異なる群の互いに対応する複数の前記三端子スイッチ素子によりそれぞれ三端子スイッチ素子の組が構成され、同じ組に属する複数の前記三端子スイッチ素子の前記第３の端子がそれぞれ電気的接続手段を介して、それぞれの組に対応して設けられた複数の共通母線に接続され、
前記三端子スイッチ素子の前記第３の端子がグランドに接続されており、
それぞれ前記複数の群に対応して設けられ、各々対応する群の複数の前記三端子スイッチ素子の前記第１の端子を駆動するための複数の第１の駆動部と、
それぞれ前記複数の組に対応して設けられ、各々対応する組の複数の前記三端子スイッチ素子の前記第３の端子を、前記対応する共通母線及び対応する電気的接続手段を介して駆動するための複数の第２の駆動部とを有し、
前記複数の第１の駆動部が互いに異なるタイミングで、対応する群に属する複数の前記三端子スイッチ素子の前記第１の端子を駆動し、
前記複数の第２の駆動部が互いに異なる期間に、対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動し、
前記複数の第２の駆動部の各々は、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動する期間には第１の電位を出力し、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動しない期間のうち、前記第１の駆動部により前記第１の端子が駆動されるタイミングの最初の部分には、前記第１の電位とは異なる第２の電位を出力し、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動しない期間のうち、前記第１の駆動部により前記第１の端子が駆動されるタイミングの最初の部分以外の期間には、前記第１の電位及び前記第２の電位と異なる第３の電位を出力する
ことを特徴とする駆動回路。
【請求項２】
前記三端子スイッチ素子がサイリスタであり、
前記第１の端子がアノードであり、前記第２の端子がカソードであり、前記第３の端子がゲートであることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記第１の電位と前記第２の電位との差が、前記第１の電位と前記第３の電位との差よりも大きい
ことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記第２の電位が、前記第３の電位よりも、前記第１の駆動回路が前記三端子スイッチ素子を駆動するタイミングの最初の部分に前記アノードに印加する電位により近い値であることを特徴とする請求項２に記載の駆動回路。
【請求項５】
前記第１の駆動部が、
第１のスイッチ素子と、第２のスイッチ素子と、第３のスイッチ素子と、出力端子とを有し、
前記第１のスイッチ素子は前記出力端子と前記グランドの間の導通、非導通を制御し、
前記第２のスイッチ素子及び前記第３のスイッチ素子は、前記出力端子と前記グランドに対して電位差を有する電源との間の導通、非導通を制御し、
対応する組の複数の前記三端子スイッチ素子を駆動する期間には前記第１のスイッチング素子を導通させるとともに、前記第２のスイッチング素子を非導通とし、
対応する組の複数の前記三端子スイッチ素子を駆動しない期間には前記第１のスイッチング素子を非導通にするともに、前記第２のスイッチング素子を導通させ、
対応する組の複数の前記三端子スイッチ素子を駆動しない期間のうち、前記第１の駆動部により前記三端子スイッチ素子が駆動されるタイミングの前記最初の部分には、前記第３のスイッチング素子を導通させ、上記タイミングの前記最初の部分以外の期間には前記第３のスイッチング素子を非導通とする
ことを特徴とする請求項１乃至４のいずれかに記載の駆動回路。
【請求項６】
前記第２の駆動部が、前記第１の駆動部が前記三端子スイッチ素子を駆動するタイミングを表す信号を受け、
該タイミングの開始から所定の時間持続するパルスを発生する前縁検出回路を有し、
前記第２の駆動部が対応する組に属する前記三端子スイッチ素子を駆動しない期間中に前記前縁検出回路により前記パルスが発生されているときは、前記第３のスイッチング素子を導通させることを特徴とする請求項５に記載の駆動回路。
【請求項７】
前記第１及び第３のスイッチング素子がＰＭＯＳトランジスタであり、
前記第２のスイッチング素子がＮＭＯＳトランジスタであり、
前記第３のスイッチング素子を構成するＰＭＯＳトランジスタのゲートに、前記グランドの電位を印加することで前記第３のスイッチング素子を導通させる
ことを特徴とする請求項６に記載の駆動回路。
【請求項８】
前記第１の駆動部が、
第１のスイッチ素子と、第２のスイッチ素子と、第３のスイッチ素子と、出力端子とを有し、
前記第１のスイッチ素子は前記出力端子と前記グランドの間の導通、非導通を制御し、
前記第２のスイッチ素子は、前記出力端子と、前記グランドに対して第１の電位差を有する第１の電源との間の導通、非導通を制御し、
前記第３のスイッチ素子は、前記出力端子と、前記グランドに対して第２の電位差を有する第２の電源との間の導通、非導通を制御し、
対応する組の複数の前記三端子スイッチ素子を駆動する期間には前記第１のスイッチング素子を導通させるとともに、前記第２のスイッチング素子及び前記第３のスイッチング素子を非導通とし、
対応する組の複数の前記三端子スイッチ素子を駆動しない期間には前記第１のスイッチング素子を非導通にし、
対応する組の複数の前記三端子スイッチ素子を駆動しない期間のうち、前記第１の駆動部により前記三端子スイッチ素子が駆動されるタイミングの前記最初の部分には、前記第３のスイッチング素子を導通させるとともに、前記第２のスイッチング素子を非導通とし、
対応する組の複数の前記三端子スイッチ素子を駆動しない期間のうち、前記第１の駆動部により前記三端子スイッチ素子が駆動されるタイミングの前記最初の部分以外の部分では、前記第２のスイッチング素子を導通させるとともに、前記第３のスイッチング素子を非導通とする
ことを特徴とする請求項１乃至４のいずれかに記載の駆動回路。
【請求項９】
前記第２の駆動部が、前記第１の駆動部が前記三端子スイッチ素子を駆動するタイミングを表す信号を受け、
該タイミングの開始から所定の時間持続するパルスを発生する前縁検出回路を有し、
前記第２の駆動部が対応する組に属する前記三端子スイッチ素子を駆動しない期間中に前記前縁検出回路により前記パルスが発生されているときは、前記第３のスイッチング素子を導通させ、前記第２のスイッチング素子を非導通とすることを特徴とする請求項８に記載の駆動回路。
【請求項１０】
前記第１、第２及び第３のスイッチング素子がＰＭＯＳトランジスタであり、
前記第１、第２及び第３のスイッチング素子を構成するＰＭＯＳトランジスタのゲートに前記グランドの電位を印加することで前記第１、第２及び第３のスイッチング素子を導通させることを特徴とする請求項９に記載の駆動回路。
【請求項１１】
前記三端子スイッチ素子がサイリスタであり、
前記タイミングの最初の部分が、前記サイリスタのターンオン時におけるアノード電流の立ち上がり初期期間に対応する期間であることを特徴とする請求項１に記載の駆動回路。
【請求項１２】
前記前縁検出回路から出力されるパルスが正のパルスであり、
前記第３のスイッチング素子がＰＭＯＳトランジスタであり、
前記第１の駆動部により対応する組の複数の前記三端子スイッチ素子を駆動する期間に「低」レベルとなり、駆動しない期間に「高」レベルとなる信号と前記パルスとの否定論理和を取るＮＡＮＤ回路をさらに有し、
前記ＮＡＮＤ回路の出力が前記第３のスイッチング素子を構成するＰＭＯＳトランジスタのゲートに印加されることを特徴とする請求項６に記載の駆動回路。
【請求項１３】
前記前縁検出回路から出力されるパルスが正のパルスであり、
前記第２及び第３の三端子スイッチ素子がＰＭＯＳトランジスタであり、
前記第１の駆動部により対応する組の複数の前記三端子スイッチ素子を駆動する期間に「低」レベルとなり、駆動しない期間に「高」レベルとなる組選択信号と前記パルスとの否定論理和を取る第１のＮＡＮＤ回路と、
前記パルスを反転したものと前記組選択信号との否定論理和を取る第２のＮＡＮＤ回路とをさらに有し、
前記第１のＮＡＮＤ回路の出力が前記第３のスイッチング素子を構成するＰＭＯＳトランジスタのゲートに印加され、
前記第２のＮＡＮＤ回路の出力が前記第２のスイッチング素子を構成するＰＭＯＳトランジスタのゲートに印加される
ことを特徴とする請求項９に記載の駆動回路。
【請求項１４】
前記三端子スイッチ素子がサイリスタであり、
前記第３の電位が、サイリスタのアノードに駆動電圧が印加されたときに、該サイリスタをターンオンさせるために十分に低い電位であり、
前記第２の電位が前記第１の、サイリスタのアノードに駆動電圧が印加されても、該サイリスタがターンオンしない程度に十分に高い電位である
ことを特徴とする請求項１に記載の駆動回路。
【請求項１５】
前記三端子スイッチ素子の駆動に際し、第１端子の駆動波形の立ち上がり部分の電流の一部もしくは全部を前記第３端子の駆動電流とする
ことを特徴とする請求項１に記載の駆動回路。
【請求項１６】
前記組の数が２であり、２つの組の一方の複数の前記三端子スイッチ素子の第３の端子を駆動する期間を表す信号と、該２つの組の他方の複数の前記三端子スイッチ素子の第３の端子を駆動する期間を表す信号とは相補的である
ことを特徴とする請求項１乃至１５のいずれかに記載の駆動回路。
【請求項１７】
アレイを構成する被駆動素子とそれを駆動する駆動素子列とを備え、
前記被駆動素子は、第１、第２、及び第３の端子を有し、前記第３の端子に印加する電圧又は前記制御端子に流す電流により、前記第１及び第２端子間の導通を制御可能な三端子スイッチ素子であり、
前記三端子スイッチ素子がアレイ状に配列されて、互いに隣接配置される複数の三端子スイッチ素子毎に群を形成し、
同じ群に属する複数の前記三端子スイッチ素子の前記第１の端子が互いに接続され、
異なる群の互いに対応する複数の前記三端子スイッチ素子によりそれぞれ三端子スイッチ素子の組が構成され、同じ組に属する複数の前記三端子スイッチ素子の前記第３の端子がそれぞれ電気的接続手段を介して、それぞれの組に対応して設けられた複数の共通母線に接続され、
前記三端子スイッチ素子の前記第３の端子がグランドに接続されており、
それぞれ前記複数の群に対応して設けられ、各々対応する群の複数の前記三端子スイッチ素子の前記第１の端子を駆動するための複数の第１の駆動部と、
それぞれ前記複数の組に対応して設けられ、各々対応する組の複数の前記三端子スイッチ素子の前記第３の端子を、前記対応する共通母線及び対応する電気的接続手段を介して駆動するための複数の第２の駆動部とを有し、
前記複数の第１の駆動部が互いに異なるタイミングで、対応する群に属する複数の前記三端子スイッチ素子の前記第１の端子を駆動し、
前記複数の第２の駆動部が互いに異なる期間に、対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動し、
前記複数の第２の駆動部の各々は、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動する期間には第１の電位を出力し、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動しない期間のうち、前記第１の駆動部により前記第１の端子が駆動されるタイミングの最初の部分には、前記第１の電位とは異なる第２の電位を出力し、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動しない期間のうち、前記第１の駆動部により前記第１の端子が駆動されるタイミングの最初の部分以外の期間には、前記第１の電位及び前記第２の電位と異なる第３の電位を出力する
駆動回路と、
前記複数の群の前記複数の三端子スイッチ素子の前記第１の端子を駆動するための第１の駆動信号を生成する回路と、
前記複数の組の前記複数の三端子スイッチ素子を順番に選択して駆動させるための第２の駆動信号を生成する回路とを備え、
前記第１の駆動信号に基づいて、前記三端子スイッチ素子の第１の端子に電位を印加し、
前記第２の駆動信号に基づいて、前記三端子スイッチ素子の第３の端子を駆動する
ことを特徴とする駆動装置。
【請求項１８】
アレイを構成する被駆動素子とそれを駆動する駆動素子列とを備え、
前記被駆動素子は、第１、第２、及び第３の端子を有し、前記第３の端子に印加する電圧又は前記制御端子に流す電流により、前記第１及び第２端子間の導通を制御可能な三端子スイッチ素子であり、
前記三端子スイッチ素子がアレイ状に配列されて、互いに隣接配置される複数の三端子スイッチ素子毎に群を形成し、
同じ群に属する複数の前記三端子スイッチ素子の前記第１の端子が互いに接続され、
異なる群の互いに対応する複数の前記三端子スイッチ素子によりそれぞれ三端子スイッチ素子の組が構成され、同じ組に属する複数の前記三端子スイッチ素子の前記第３の端子がそれぞれ電気的接続手段を介して、それぞれの組に対応して設けられた複数の共通母線に接続され、
前記三端子スイッチ素子の前記第３の端子がグランドに接続されており、
それぞれ前記複数の群に対応して設けられ、各々対応する群の複数の前記三端子スイッチ素子の前記第１の端子を駆動するための複数の第１の駆動部と、
それぞれ前記複数の組に対応して設けられ、各々対応する組の複数の前記三端子スイッチ素子の前記第３の端子を、前記対応する共通母線及び対応する電気的接続手段を介して駆動するための複数の第２の駆動部とを有し、
前記複数の第１の駆動部が互いに異なるタイミングで、対応する群に属する複数の前記三端子スイッチ素子の前記第１の端子を駆動し、
前記複数の第２の駆動部が互いに異なる期間に、対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動し、
前記複数の第２の駆動部の各々は、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動する期間には第１の電位を出力し、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動しない期間のうち、前記第１の駆動部により前記第１の端子が駆動されるタイミングの最初の部分には、前記第１の電位とは異なる第２の電位を出力し、
対応する組に属する複数の前記三端子スイッチ素子の前記第３の端子を駆動しない期間のうち、前記第１の駆動部により前記第１の端子が駆動されるタイミングの最初の部分以外の期間には、前記第１の電位及び前記第２の電位と異なる第３の電位を出力する
駆動回路と、
前記複数の群の前記複数の三端子スイッチ素子の前記第１の端子を駆動するための第１の駆動信号を生成する回路と、
前記複数の組の前記複数の三端子スイッチ素子を順番に選択して駆動させるための第２の駆動信号を生成する回路とを備え、
前記第１の駆動信号に基づいて、前記三端子スイッチ素子の第１の端子に電位を印加し、
前記第２の駆動信号に基づいて、前記三端子スイッチ素子の第３の端子を駆動する
駆動装置を備え、
前記被駆動素子が発光サイリスタであり、
該発光サイリスタを電子写真プロセスの光プリントヘッドの発光素子として用いたことを特徴とする
画像形成装置。