Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成21年10月7日(2009.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画像を表示するために使用される活動表示ピクセルと、
ピクセル劣化を決定するために使用される試験用ピクセルとを備える電界放出ディスプレイの調整方法であって、
前記試験用ピクセルからの放出に関連した電流および照度の少なくとも一方を測定し、該測定の結果が予め設定された設定値と差がある場合に、当該差を減らすように、前記活動表示ピクセルと前記試験用ピクセルとの両方の供給電圧の調整を行い、前記測定の結果が前記設定値と等しい場合には前記供給電圧の調整は行わない、ことを特徴とする電界放出ディスプレイの調整方法。
【請求項２】
前記試験用ピクセルが、前記活動表示ピクセルが設けられた活動表示領域の外に形成されることを特徴とする請求項１に記載の電界放出ディスプレイの調整方法。
【請求項３】
前記試験用ピクセルは、前記活動表示ピクセルで画像を表示していない期間中に、使用されることを特徴とする請求項１または２に記載の電界放出ディスプレイの調整方法。
【誤訳訂正書】
【提出日】平成21年2月16日(2009.2.16)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
（ａ）１以上の構成成分を含む内部コアであって、細菌を含み、その際少なくとも１つの前記１以上の構成成分が、２０℃〜２５℃の温度で測定される場合に０．３以下の水分活性を有する内部コア；
（ｂ）前記内部コアに結合する内層であって、その際前記内層が、ｐＨ３以下で不溶性である連続コーティング、３ｍｇ／ｃｍ２〜２５ｍｇ／ｃｍ２のコーティング重量を有する連続コーティング、及びこれらの組み合わせから成る群から選択される内層；並びに
（ｃ）前記内部コアに結合する外層であって、その際前記外層が、連続疎水性コーティングである外層；
（その際前記内層が、前記外層に対して先に施した層である）を特徴とする組成物。
【請求項２】
前記内層が、ｐＨ５以上で可溶性の連続コーティングである、請求項１に記載の組成物。
【請求項３】
前記外層が、２００ｍｇ／ｍ２／２４時間未満の水蒸気透過度を示し、並びに、脂肪酸、脂肪酸誘導体、ポリマー、及びこれらの混合物から成る群から選択される物質を含む、請求項１又は請求項２に記載の組成物。
【請求項４】
更にカプセル層を含み、その際前記内層が前記カプセル層に隣接しており、前記カプセル層が前記内部コアに隣接している、請求項１〜３のいずれか一項に記載の組成物。
【請求項５】
前記内層がアニオン性ポリマーを含む、請求項１〜４のいずれか一項に記載の組成物。
【請求項６】
前記アニオン性ポリマーが、メタクリル酸、メタクリレート、アクリル酸、又はアクリレートのコポリマーである、請求項１〜５のいずれか一項に記載の組成物。
【請求項７】
前記外層が、脂肪酸、脂肪酸誘導体、及びこれらの混合物から成る群から選択される物質を含む、請求項１〜６のいずれか一項に記載の組成物。
【請求項８】
前記内層及び前記外層の少なくとも１層が可塑剤を含む、請求項１〜７のいずれか一項に記載の組成物。
【請求項９】
前記内部コアが細菌を含み、その際少なくとも複数の前記細菌が、乳酸菌、ビフィズス菌、及びこれらの混合物から成る群から選択される、請求項１〜８のいずれか一項に記載の組成物。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２１
【訂正方法】変更
【訂正の内容】
【００２１】
好ましくは構成成分の少なくとも１つは湿気に敏感であるか、又はさもなければ環境要因により通常影響を受ける。本発明は不透水性障壁を創造するために非常に好適であることが発見されたために、例えば１以上の吸湿性の物質が使用されてもよい。本明細書の別の好ましい実施形態としては、少なくとも１つの構成成分が、約２０℃〜約２５℃の温度で測定される場合に約０．３以下、あるいは約０．２以下の水分活性を有する。水分活性の測定は、当該技術分野において標準的なものである。例えば水分活性の測定に用いるためのキットは、オーストラリアの豪州科学・工業研究機構（Csiro）から市販されている水分活性キットのように容易に入手可能である。
【誤訳訂正書】
【提出日】平成21年8月3日(2009.8.3)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
本発明はさらに、プロピレン、イソブチレン及びこれらの混合物からなる群より選択されるオレフィンを、気相中で、高められた温度及び圧力にて、オレフィンと、酸素分子を含むガス及びアンモニアと反応させることにより、上述の混合金属酸化物触媒の存在下で、アクリロニトリル、メタクリロニトリル及びこれらの混合物にそれぞれ転化するプロセスに関する。
［発明の詳細な説明］
本発明は、プロピレン、イソブチレン又はこれらの混合物をアクリロニトリル、メタクリロニトリル及びこれらの混合物にそれぞれ、接触アンモ酸化する際により良好な性能を呈する助触媒の特異な組み合わせ及び比率を含む新規な触媒である。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２２
【訂正方法】変更
【訂正の内容】
【００２２】
本発明の触媒は、気相中で高められた温度及び圧力にて触媒の存在下でプロピレン、イソブチレン及びこれらの混合物からなる群より選択されるオレフィンと、酸素分子を含むガス及びアンモニアと反応させることにより、アクリロニトリル、メタクリロニトリル及びこれらの混合物にそれぞれ転化するためのアンモ酸化プロセスにおいて有用である。
【手続補正書】
【提出日】平成21年4月10日(2009.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁気共鳴イメージング（ＭＲＩ）を用いて脳内の鉄を検出するための方法であって、
３テスラ（３Ｔ）以上の磁場強度を有するＭＲＩシステムを用いて脳内鉄沈着を強調するように選択したパルスシーケンスによって磁気共鳴（ＭＲ）画像を収集する工程（２１０）と、
鉄依存疾患に関する診断、予後及び進行の予測のうちの少なくとも１つで使用するために、脳の下位構造内部の脳内鉄を強調するために、画像強度、Ｔ２値、強度比及び信号ロスのうちの少なくとも１つに基づいたコンピュータ援用解析を用いて前記ＭＲ画像内で所与の疾患を指摘するような統計的に妥当な量の脳内鉄沈着を有する関心領域を特徴付けする工程（２２０）と、
鉄沈着のボリュメトリック計測値又は画像の形式でデータを提示する工程（２５０）と、
を含み、
前記選択したパルスシーケンスは、Ｔ２強調した実質的に薄層スライスの複数のＭＲ画像を収集するように適合されており、
前記薄層スライスは約１．５ｍｍ以下であり、
前記コンピュータ援用解析は、鉄沈着領域のボリュメトリック解析を含むさらなるコンピュータ解析のパラメータを決定するための区分け処理を含み、
鉄含有脳領域に関するボリュメトリック計測値、鉄沈着の局所的変動、及び、鉄のない領域と比較される脳の内部における鉄粒子の限局的濃度や集積状態に関連する信号ロスの総強調のパラメータを決定するために追加のコンピュータ解析をするための区分け処理を含む、方法。
【請求項２】
前記特徴付け工程は、脳内沈着によって生成されるＭＲ信号の変化を計測する工程と、所与の疾患の進行と治療措置に対する応答の少なくとも一方に対する監視において前記信号修正を使用する工程と、を含んでいる、請求項１に記載の方法。
【請求項３】
前記脳内鉄沈着は、アルツハイマー病、パーキンソン病、ハンチントン舞踏病、ハレルフォルデン−シュパッツ病、その他の神経変性疾患及びアテローム硬化性疾患を含む疾患を示唆するものである、請求項１に記載の方法。
【請求項４】
前記ＭＲ画像は、プロトン密度強調（ＰＤＷ）画像及びＴ２強調画像を含むデュアルエコー・パルスシーケンスを利用して収集されている、請求項１に記載の方法。
【請求項５】
前記解析は、ヒストグラム、強度及び統計解析のうちの少なくとも１つを含む前記鉄に対する局限性の解析を含んでいる、請求項２４に記載の方法。
【請求項６】
磁気共鳴イメージング（ＭＲＩ）を用いて鉄を検出するためのシステムであって、
脳内鉄沈着を強調するように選択したパルスシーケンスを用いて薄層スライスでＴ２強調の複数の磁気共鳴（ＭＲ）画像を収集するように適合させた、３テスラ（３Ｔ）以上の磁場強度を有する磁気共鳴イメージング・デバイスと、
前記イメージング・デバイスに結合されており、かつ鉄依存疾患に関する診断、予後及び進行の予測のうちの少なくとも１つで使用するために脳の下位構造内部の脳内鉄を強調するために、画像強度、Ｔ２値、強度比及び信号ロスのうちの少なくとも１つに基づいたコンピュータ援用解析を用いて前記ＭＲ画像内で鉄沈着を有する関心領域を特徴付けするように適合させた鉄沈着のボリュメトリック計測値又は画像の形式でデータを提示する画像処理装置（１０６）と、
を備え、
前記選択したパルスシーケンスは、Ｔ２強調した実質的に薄層スライスの複数のＭＲ画像を収集するように適合されており、
前記薄層スライスは約１．５ｍｍ以下であり、
前記コンピュータ援用解析は、鉄沈着領域のボリュメトリック解析を含むさらなるコンピュータ解析のパラメータを決定するための区分け処理を含み、
鉄含有脳領域に関するボリュメトリック計測値、鉄沈着の局所的変動、及び、鉄のない領域と比較される脳の内部における鉄粒子の限局的濃度や集積状態に関連する信号ロスの総強調のパラメータを決定するために追加のコンピュータ解析をするための区分け処理を含む、システム。
【手続補正書】
【提出日】平成21年10月15日(2009.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に物質を堆積させる方法であって、
基板を酸化物エッチング緩衝液にさらして、前処理プロセスで前記基板上に水素化シリコン層を形成するステップであって、前記酸化物エッチング緩衝液が、ジエタノールアミンと、トリエタノールアミンと、フッ化水素とを含む、ステップと、
前記基板上に金属シリサイド層を堆積させるステップと、
前記金属シリサイド層上に金属物質を堆積させるステップとを含む、方法。
【請求項２】
前記金属シリサイド層が、コバルト、ニッケル、タングステン、それらの合金、又はそれらの組合わせを含み、
前記金属シリサイド層を、無電解堆積プロセスで前記基板を堆積溶液にさらすことによって堆積させる、請求項１に記載の方法。
【請求項３】
前記堆積溶液が、溶媒と金属錯体化合物とを含み、
前記金属錯体化合物が、コバルトテトラカルボニル、ニッケルジシクロオクタジエン、及びタングステンカルボニルからなる群より選ばれ、
前記溶媒が、アセトニトリル又はプロピレングリコールモノメチルエーテルである、請求項２に記載の方法。
【請求項４】
前記金属物質が、タングステン又はタングステン合金を含む、請求項１に記載の方法。
【請求項５】
前記酸化物エッチング緩衝液が、更に、
質量で約０.５％〜約１０％の範囲にある濃度の前記ジエタノールアミンと、
質量で約０.５％〜約１０％の範囲にある濃度の前記トリエタノールアミンと、
質量で約０.５％〜約１０％の範囲にある濃度の前記フッ化水素と、
質量で約８０％〜約９８％の範囲にある濃度の前記水と、を含む、請求項１に記載の方法。
【請求項６】
前記酸化物エッチング緩衝液が、更に、約３.５〜約５の範囲にあるｐＨ値と約１０ｃＰ〜約３０ｃＰの範囲にある粘度を含む、請求項５に記載の方法。
【請求項７】
前記酸化物エッチング緩衝液が、
質量で約２％〜約３％の範囲にある濃度の前記ジエタノールアミンと、
質量で約２％〜約３％の範囲にある濃度の前記トリエタノールアミンと、
質量で約１％〜約３％の範囲にある濃度の前記フッ化水素と、
質量で約８８％〜約９４％の範囲にある濃度の前記水とを更に含む、請求項１に記載の方法。
【請求項８】
前記酸化物エッチング緩衝液が、
約４〜約４.５の範囲にあるｐＨ値と、
約１５ｃＰ〜約２５ｃＰの範囲にある粘度とを更に含む、請求項７に記載の方法。
【請求項９】
基板上に物質を堆積させる方法であって、
前処理プロセス中に基板を酸化物エッチング緩衝液にさらすステップであって、前記酸化物エッチング緩衝液が、フッ化水素と、エタノールアミン、ジエタノールアミン、及びトリエタノールアミンからなる群より選ばれる化合物の少なくとも二つとを含む、ステップと、
前記基板上に金属シリサイド層を堆積させるステップと、
前記金属シリサイド層上に第一金属層を堆積させるステップとを含む、方法。
【請求項１０】
前記金属シリサイド層が、コバルト、ニッケル、タングステン、それらの合金、又はそれらの組合わせを含み、
前記金属シリサイド層を、無電解堆積プロセスで前記基板を堆積溶液にさらすことによって堆積させる、請求項９に記載の方法。
【請求項１１】
前記堆積溶液が、溶媒と金属錯体化合物とを含み、
前記金属錯体化合物が、コバルトテトラカルボニル、ニッケルジシクロオクタジエン、及びタングステンカルボニルからなる群より選ばれ、
前記溶媒が、アセトニトリル又はプロピレングリコールモノメチルエーテルである、請求項１０に記載の方法。
【請求項１２】
前記第一金属層上に第二金属層を堆積させるステップを更に含み、
前記第二金属層が、タングステン又はタングステン合金を含む、請求項９に記載の方法。
【請求項１３】
前記酸化物エッチング緩衝液が、
質量で約２％〜約３％の範囲にある濃度の前記ジエタノールアミンと、
質量で約２％〜約３％の範囲にある濃度の前記トリエタノールアミンと、
質量で約１％〜約３％の範囲にある濃度の前記フッ化水素と、
質量で約８８％〜約９４％の範囲にある濃度の前記水とを更に含む、請求項９に記載の方法。
【請求項１４】
前記酸化物エッチング緩衝液が、
約４〜約４.５の範囲にあるｐＨ値と、
約１５ｃＰ〜約２５ｃＰの範囲にある粘度とを更に含む、請求項１３に記載の方法。
【請求項１５】
基板上に物質を堆積させるための方法であって、
基板上に水素化シリコン層を形成するために、前処理プロセス中に前記基板を酸化物エッチング緩衝液にさらすステップであって、前記酸化物エッチング緩衝液が、フッ化水素と少なくとも二つの異なるアルカノールアミン化合物とを含む、ステップと、
前記基板上に金属シリサイド層を堆積させるステップであって、前記金属シリサイド層が、コバルト、ニッケル、及びタングステンからなる群より選ばれる少なくとも一つの元素を含む、ステップと、
前記金属シリサイド層上に金属物質を堆積させるステップとを含む、方法。
【手続補正書】
【提出日】平成21年10月6日(2009.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
配置のために、部品を解放可能に把持するように構成された配置ヘッドと、
配置ヘッドに結合されて、配置ヘッドと工作物との間の相対運動を生成するロボットシステムと、
部品が配置される前に、意図された部品配置位置の少なくとも一つの画像を取得するように構成された画像取得システムと、
画像取得システムに動作可能に結合され、少なくとも一つの画像を処理して、意図された配置位置にデポジットされた半田ペーストに関連する基準値を生成するように構成された制御部と、
を含む、ピックアンドプレースマシン。
【請求項２】
基準値が、工作物上の半田ペーストデポジットの位置である、請求項１記載のピックアンドプレースマシン。
【請求項３】
制御部が、半田ペーストデポジットの位置に基づいて、部品配置を調整するようにさらに構成され、部品配置の調整は、配置動作を中止することを含む、請求項２記載のピックアンドプレースマシン。
【請求項４】
画像取得システムがストラクチャードイルミネータを含み、基準値が半田ペーストデポジットの高さである、請求項１記載のピックアンドプレースマシン。
【請求項５】
ストラクチャードイルミネータが、パターン化された強度の変動を有する照射を生成する、請求項４記載のピックアンドプレースマシン。
【請求項６】
画像取得システムが、配置ヘッドに搭載される、請求項１記載のピックアンドプレースマシン。
【請求項７】
ピックアンドプレースマシンを用いて、プリント回路基板上の半田ペーストデポジットを検査する方法であって、
プリント回路基板上の意図された配置位置の、少なくとも一つの配置前画像を得ることと、
半田ペーストデポジットに関連する、配置前画像の一部を抽出することと、
半田ペーストデポジットに関連する、少なくとも一つの基準値を算出することと、
を含む方法。
【請求項８】
基準値が、工作物上の半田ペーストデポジットの場所である、請求項７記載のピックアンドプレースマシン。
【請求項９】
少なくとも一つの基準値に基づいて、部品を配置する前に、部品の配置を調整することをさらに含む、請求項７記載の方法。
【請求項１０】
配置のために、部品を解放可能に把持するように構成された配置ヘッドと、
配置ヘッドに結合されて、配置ヘッドと工作物との間の相対運動を生成するロボットシステムと、
工作物上の半田ペーストデポジットを光学的に検査するための手段と、
を含む、ピックアンドプレースマシン。
【手続補正書】
【提出日】平成21年10月9日(2009.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造体を形成する方法において、
記憶領域及び論理領域を有する基板を提供する工程と、
前記基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上に半導体ゲート層を形成する工程と、
前記記憶領域に第一の半導体ゲートを形成し、かつ前記論理領域に第二の半導体ゲートを形成するために前記半導体ゲート層をパターン化する工程と、
前記記憶領域に拡散低減注入を実施する工程と、
前記基板の、前記第一の半導体ゲートに隣接してソース／ドレイン領域を形成する工程と、を含み、
前記第一の半導体ゲートの少なくとも一部は前記第二の半導体ゲートの少なくとも一部よりもより低いドーパント濃度の第一の導電性タイプを有し、かつ
前記記憶領域は、第一の導電性タイプのデバイスを有する第一のデバイス領域と、第二の導電性タイプのデバイスを有する第二のデバイス領域とを更に含み、前記拡散低減注入は、前記第一及び第二の半導体ゲートを形成する前に、前記記憶領域の第一のデバイス領域においてのみ半導体ゲート層に実施される、
方法。
【請求項２】
請求項１に記載の方法は更に、
前記半導体ゲート層に、前記第一の導電性タイプを有する第一の注入を実施する工程を含む、方法。
【請求項３】
前記第一の注入は、ブランケット注入として実施される、請求項２に記載の方法。
【請求項４】
請求項２に記載の方法は更に、
前記記憶領域の半導体ゲート層をマスクした状態にて、前記論理領域の半導体ゲート層に第一の導電性タイプを有する第二の注入を実施する工程を含み、
前記第二の注入は前記第一の注入の前又は後に実施される、方法。
【請求項５】
半導体構造体を形成するための方法であって、
記憶領域及び論理領域を有する基板を提供する工程と、
前記記憶領域に第一のｐ型デバイスを形成するとともに前記論理領域に第二のｐ型デバイスを形成する工程と、を含み、
前記第一のｐ型デバイスの半導体ゲートの少なくとも一部は前記第二のｐ型デバイスの半導体ゲートの少なくとも一部よりもｐ型ドーパントの濃度が低く、前記第一及び第二のｐ型デバイスの各々の半導体ゲートはｐ型ドーパントの濃度がゼロではなく、
前記形成工程は更に、前記第一のｐ型デバイス及び前記第二のｐ型デバイスに対応する半導体ゲート層に拡散低減注入を実施する工程を含み、かつ
前記記憶領域は、ｐ型デバイスを有する第一のデバイス領域とｎ型デバイスを有する第二のデバイス領域とを更に含み、前記拡散低減注入は、前記第一及び第二のｐ型デバイスの半導体ゲートを形成する前に、前記記憶領域の第一のデバイス領域においてのみ半導体ゲート層に実施される、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】低減されたゲートドーピングを用いる半導体構造体を形成する方法
【手続補正書】
【提出日】平成21年10月7日(2009.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロ電子アセンブリの製作方法であって、
第１の厚さを有する半導体基板を、低温接着剤で支持基板に装着すること、
半導体基板を第１の厚さから第２の厚さまで薄化すること、
半導体基板上に少なくとも１つの接点構造を形成すること、および
前記少なくとも１つの接点構造上に高エネルギー電磁放射線を向け、前記少なくとも１つの接点構造をリフローさせること、
から成る方法。
【請求項２】
前記接着剤は１６０℃より低い軟化温度を有する請求項１に記載の方法。
【請求項３】
前記複数の接点構造は２２０℃より高い融解温度を有するはんだバンプである請求項２に記載の方法。
【請求項４】
半導体基板の第２の厚さは１００μｍ未満である請求項３に記載の方法。
【請求項５】
前記高エネルギー電磁放射線はレーザー光である請求項４に記載の方法。
【手続補正書】
【提出日】平成21年10月15日(2009.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光ダイオード（ＬＥＤ）発光体システムであって、
混合色光を発生するための複数の色の複数のＬＥＤ光源と、
所望の色を有する混合色光を表す設定点値と上記ＬＥＤ光源によって発生された混合色光の色を表す第１の制御データとの差に従って上記ＬＥＤ光源を制御する手段と、を含み、上記第１の制御データは少なくとも１つのカラーセンサによって供給される、ＬＥＤ発光体システムであって、
上記各ＬＥＤ光源の温度を導出する手段と、
上記ＬＥＤ光源の温度を含む第２の制御データに従って上記設定点値を補償する手段と、
を含むことを特徴とするＬＥＤ発光体システム。
【請求項２】
上記第２の制御データは、ＬＥＤ光源毎の基準ＬＥＤ光源温度を更に含み、それによって、上記ＬＥＤ光源温度と上記基準ＬＥＤ光源温度との差が、上記ＬＥＤ光源のピーク波長シフトの量の測度になることを特徴とする請求項１に記載のシステム。
【請求項３】
上記第２の制御データは、異なるピーク波長に対する上記１つまたは複数のセンサの感度を表すデータを更に含むことを特徴とする請求項１または２に記載のシステム。
【請求項４】
上記第２の制御データは、上記ＬＥＤ光源のスペクトル出力を表すデータを更に含むことを特徴とする請求項１乃至３の何れか１項に記載のシステム。
【請求項５】
上記導出手段は、上記ＬＥＤ光源が取付けられているヒートシンクの温度を測定する温度センサを含むことを特徴とする請求項１乃至４の何れか１項に記載のシステム。
【請求項６】
上記導出手段は、少なくとも測定されたヒートシンク温度及び複数のＬＥＤ光源の熱モデルに基づいて上記ＬＥＤ光源温度を計算する手段を更に含むことを特徴とする請求項５に記載のシステム。
【請求項７】
上記少なくとも１つのカラーセンサは、フィルタ付きのフォトダイオードであることを特徴とする請求項１乃至６の何れか１項に記載のシステム。
【請求項８】
混合色光を発生するための複数の色の複数のＬＥＤ光源を含むＬＥＤ発光体を制御する方法であって、
所望の色を有する混合色光を表す設定点値と上記ＬＥＤ光源によって発生される混合色光の色を表す第１の制御データとの差に従って、上記ＬＥＤ光源を制御するステップを含み、上記第１の制御データは少なくとも１つのカラーセンサによって供給される、方法であって、
上記各ＬＥＤ光源の温度を導出するステップと、
上記ＬＥＤ光源の温度を含む第２の制御データに従って上記設定点値を補償するステップと、
を含むことを特徴とする方法。
【請求項９】
混合色光を発生するための複数の色の複数のＬＥＤ光源を含むＬＥＤ発光体を制御するシステムであって、
所望の色を有する混合色光を表す設定点値と上記ＬＥＤ光源によって発生される混合色光の色を表す第１の制御データとの差に従って、上記ＬＥＤ光源を制御する手段を含み、上記第１の制御データは少なくとも１つのカラーセンサによって供給される、システムであって、
上記各ＬＥＤ光源の温度を導出する手段と、
上記ＬＥＤ光源の温度を含む第２の制御データに従って上記設定点値を補償する手段と、
を含むことを特徴とするシステム。
【手続補正書】
【提出日】平成21年9月28日(2009.9.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記差はそのビットの順序を反転した後挿入され、リターンパスを得るために、ルーティング命令は逆順で読まれることを特徴とする請求項６に記載のルーティングネットワーク。
【手続補正書】
【提出日】平成21年10月5日(2009.10.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力画像の複数の入力画素に対して出力画像の複数の出力画素を生成する画像処理装置であって、
前記入力画素とそれぞれ同一の前記出力画素の第１のサブセットをフィルタリングせず、１つ以上の前記入力画素のグループからそれぞれ抽出される前記出力画素の第２のサブセットをフィルタリングし、前記出力画像において高空間周波数が減衰するようなレスポンスを有する空間フィルター構造を具備する
画像処理装置。
【請求項２】
請求項１に記載の画像処理装置であって、
前記入力画像はインターレース画像であり、前記出力画像はプログレッシブ走査画像である
画像処理装置。
【請求項３】
請求項２に記載の画像処理装置であって、
前記フィルター構造は、前記入力画像のケルファクターに関する周波数レスポンスを有する
画像処理装置。
【請求項４】
請求項１〜３のいずれか１項に記載の画像処理装置であって、
前記出力画素の値は、前記入力画像の画像特徴方向に応じて選択された前記入力画像の画素について生成され、
前記画像処理装置は、
処理中の画素位置について配置された前記入力画素のブロック間の相関度が、前記画素位置に適した画像特徴方向を示すように、前記ブロックを比較する手段をさらに具備する
画像処理装置。
【請求項５】
請求項４に記載の画像処理装置であって、
前記フィルター構造は、該出力画素の前記画像特徴方向を選択するために用いられた前記ブロック間の相関度に基づいて、前記出力画素について選択的に動作可能である
画像処理装置。
【請求項６】
請求項５に記載の画像処理装置であって、
前記空間フィルター構造の動作は、垂直から所定の傾斜閾値範囲内の傾斜を有するラインを規定する画像特徴方向における前記相関度に基づかず、他の画像特徴方向における前記相関度に基づいて選択的に動作可能である
画像処理装置。
【請求項７】
請求項４又は５に記載の画像処理装置であって、
前記フィルター構造は、前記画素位置に適した前記画像特徴方向に基づいて、前記出力画素について選択的に動作可能である
画像処理装置。
【請求項８】
請求項７に記載の画像処理装置であって、
前記空間フィルター構造は、前記出力画素に適した前記画像特徴方向が、垂直から所定の傾斜閾値範囲内の傾斜を有するラインを定義する場合、前記出力画素に適用されない
画像処理装置。
【請求項９】
請求項１〜８のいずれか１項に記載の画像処理装置であって、
画素位置について、前記画素位置に関する所定位置の画素セットの値によって規定される所定範囲の画素値に基づいて、前記フィルター構造の出力を制限する手段を具備する
画像処理装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の画像処理装置であって、
前記フィルター構造は、前記出力画像において高垂直周波数が減衰するようなレスポンスを有する垂直フィルターを有する
画像処理装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の画像処理装置であって、
前記フィルター構造は、前記出力画像において高水平周波数が減衰するようなレスポンスを有する水平フィルターを有する
画像処理装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の画像処理装置を具備する画像ミキサー装置。
【請求項１３】
請求項１〜１１のいずれか１項に記載の画像処理装置を具備する映像表示装置。
【請求項１４】
入力画像の入力画素に対して出力画像の出力画素を生成し、前記出力画素の第１のサブセットは前記入力画素とそれぞれ同一であり、前記出力画素の第２のサブセットは１つ以上の入力画素のグループよりそれぞれ抽出される画像処理方法であって、
出力画像において高空間周波数が減衰するようなレスポンスを有する空間フィルター構造により、前記入力画素とそれぞれ同一の前記出力画素の前記第１のサブセットをフィルタリングせず、１つ以上の前記入力画素のグループからそれぞれ抽出される前記出力画素の前記第２のサブセットをフィルタリングする
画像処理方法。
【請求項１５】
請求項１４に記載の画像処理方法であって、
前記フィルタリングは垂直方向に実行され、
前記フィルター構造は、前記出力画像において高垂直周波数が減衰するようなレスポンスを有する
画像処理方法。
【請求項１６】
請求項１４又は１５に記載の画像処理方法であって、
前記フィルタリングは水平方向に実行され、
前記フィルター構造は、前記出力画像において高水平周波数が減衰するようなレスポンスを有する
画像処理方法。
【請求項１７】
コンピュータに、請求項１４〜１６のいずれか１項に記載の画像処理方法における各ステップを実行させるためのプログラム。
【請求項１８】
請求項１７に記載のプログラムを記録した記録媒体。
【手続補正書】
【提出日】平成21年5月1日(2009.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
認証操作を実行するための方法であって、  サーバとクライアントとの間のＳＳＬ（Ｓｅｃｕｒｅ  Ｓｏｃｋｅｔｓ  Ｌａｙｅｒ）セッションを介して非証明書ベースの認証操作を実行するステップと、
前記非証明書ベースの認証操作を実行した後で、証明書ベースの認証操作を、前記証明書ベースの認証操作の完了前に前記ＳＳＬセッションを終了又は再折衝することなく、前記サーバと前記クライアントとの間の前記ＳＳＬセッションを介して実行するステップと、
を含む方法。
【請求項２】
前記非証明書ベースの認証操作に関連するサーバによって、第１のリソースへのアクセスをクライアントに提供するステップをさらに含む、請求項２に記載の方法。
【請求項３】
前記第１のリソースへのアクセスを提供する前記ステップが、
前記クライアントからの第１のリソース要求を前記サーバで受信するステップと、
前記第１のリソース要求に応答する前に前記第１のリソース要求が非証明書ベースの認証操作の完了を必要とすると決定したことに応答して、前記サーバと前記クライアントとの間にＳＳＬ（Ｓｅｃｕｒｅ  Ｓｏｃｋｅｔｓ  Ｌａｙｅｒ）セッションを確立するステップと、
前記ＳＳＬセッションを介して前記サーバと前記クライアントとの間で前記非証明書ベースの認証操作を実行することに成功したことに応答して、前記サーバから前記クライアントに第１のリソース応答を送信するステップと、
をさらに含む、請求項２に記載の方法。
【請求項４】
前記証明書ベースの認証操作に関連するサーバによって、第２のリソースへのアクセスをクライアントに提供するステップをさらに含む、請求項２又は請求項３に記載の方法。
【請求項５】
前記第２のリソースへのアクセスを提供する前記ステップが、
前記クライアントからの第２のリソース要求を、前記ＳＳＬセッションを介して前記サーバで受信するステップと、
前記第２のリソース要求が証明書ベースの認証手続きを必要とすると決定したことに応答して、前記ＳＳＬセッションを介して前記サーバから前記クライアントに前記実行可能モジュールをダウンロードするステップと、
前記クライアントにおいてデジタル証明書を用いて前記実行可能モジュールによって生成されたデジタル署名を、前記サーバで受信するステップと、
前記サーバにおいて前記デジタル署名を検証することに成功したことに応答して、前記サーバから前記クライアントに第２のリソース応答を送信するステップと、
をさらに含む、請求項４に記載の方法。
【請求項６】
前記第２のリソースへのアクセスを提供する前記ステップが、
前記クライアントからの第２のリソース要求を、前記ＳＳＬセッションを介して前記サーバで受信するステップと、
前記第２のリソース要求が証明書ベースの認証手続きを必要とすると決定したことに応答して、前記ＳＳＬセッションを介して前記サーバによって前記クライアントにおけるダウンロード可能ソフトウェア・モジュールの実行を開始させるステップと、
前記クライアントにおいてデジタル証明書を用いて前記ダウンロード可能ソフトウェア・モジュールの実行によって生成されたデジタル署名を、前記サーバで受信するステップと、
前記サーバにおいて前記デジタル署名を検証することに成功したことに応答して、前記サーバから前記クライアントに第２のリソース要求を送信するステップと、
をさらに含む、請求項４に記載の方法。
【請求項７】
前記証明書ベースの認証操作に関連して、クライアントがサーバにおける第２のリソースへのアクセスを取得するステップをさらに含む、請求項１から請求項６までのいずれか
１つの請求項に記載の方法。  
【請求項８】
前記第２のリソースへのアクセスを取得する前記ステップが、
前記ＳＳＬセッションを介して、前記クライアントから前記サーバに第２のリソース要求を送信するステップと、
証明書ベースの認証操作を行うための機能を備える実行可能モジュールを、前記クライアントにおいて、前記ＳＳＬセッションを介して前記サーバから受信するステップと、
前記クライアントにおいてデジタル証明書を用いて前記実行可能モジュールによって生成されたデジタル署名を、前記ＳＳＬセッションを介して前記サーバに送信するステップと、
前記サーバからの第２のリソース応答を前記クライアントで受信するステップと、
をさらに含む、請求項７に記載の方法。
【請求項９】
前記第２のリソースへのアクセスを取得する前記ステップが、
前記ＳＳＬセッションを介して、前記クライアントから前記サーバに第２のリソース要求を送信するステップと、
関連するコンテンツ・タイプ標識を伴うコンテンツを有する応答メッセージを、前記クライアントにおいて、前記ＳＳＬセッションを介して前記サーバから受信するステップと、前記コンテンツのコンテンツ・タイプを決定したことに応答して、前記クライアントにおいてダウンロード可能ソフトウェア・モジュールを実行するステップと、
前記クライアントにおいてデジタル証明書を用いて前記実行可能モジュールによって生成されたデジタル署名を、前記ＳＳＬセッションを介して前記サーバに送信するステップと、
前記サーバからの第２のリソース応答を前記クライアントで受信するステップと、
をさらに含む、請求項７に記載の方法。
【請求項１０】
認証操作を実行するための方法であって、
クライアントからの第１のリソース要求をサーバで受信するステップと、
前記第１のリソース要求に応答する前に前記第１のリソース要求が非証明書ベースの認証操作の完了を必要とすると決定したことに応答して、前記サーバと前記クライアントとの間にＳＳＬ（Ｓｅｃｕｒｅ  Ｓｏｃｋｅｔｓ  Ｌａｙｅｒ）セッションを確立するステップと、
前記ＳＳＬセッションを介して非証明書ベースの認証操作を実行するステップと、
前記非証明書ベースの認証操作を実行することに成功したことに応答して、前記サーバから前記クライアントに第１のリソース応答を送信するステップと、
前記非証明書ベースの認証操作を実行した後で、前記クライアントからの第２のリソース要求を、前記ＳＳＬセッションを介して前記サーバで受信するステップと、
前記第２のリソース要求が証明書ベースの認証手続きを必要とすると決定したことに応答して、前記ＳＳＬセッションを介して前記サーバから前記クライアントに実行可能モジュールをダウンロードするステップと、
前記クライアントにおいてデジタル証明書を用いて前記実行可能モジュールによって生成されたデジタル署名を、前記ＳＳＬセッションを介して前記サーバで受信するステップと、
前記サーバにおいて前記デジタル署名を検証することに成功したことに応答して、前記サーバから前記クライアントに第２のリソース応答を送信するステップと、
を含む方法。
【手続補正書】
【提出日】平成21年10月16日(2009.10.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板内に形成された導電性プラグと、
前記基板内に配設され、前記導電性プラグの周囲に縦方向に形成され、かつ、誘電体によって前記導電性プラグから分離されたサイリスタと、
を備え、
前記サイリスタの第１のノードがアレイ中のビットラインに直接接続され、前記サイリスタの第２のノードが前記アレイ中のワードラインに直接接続され、前記導電性プラグが前記アレイ中のイネーブルゲートに直接接続され、
前記第１のノード及び前記第２のノードは前記基板の表面に配置された、メモリセル。
【請求項２】
前記サイリスタの下方に形成されたセルを分離する手段を更に備える請求項１記載のメモリセル。
【請求項３】
前記セルの周囲に形成されたトレンチ分離を更に備える請求項１記載のメモリセル。
【請求項４】
前記サイリスタの下方に前記トレンチ分離と接触して形成された分離構造を更に備える請求項３記載のメモリセル。
【請求項５】
前記分離構造は埋め込み酸化物層を備える請求項４記載のメモリセル。
【請求項６】
前記分離構造はＳＯＩ基板のバルク絶縁体を備える請求項４記載のメモリセル。
【請求項７】
前記分離構造は逆バイアスされたダイオードを備える請求項４記載のメモリセル。
【請求項８】
前記分離構造は誘電体のアンダーカットを備える請求項４記載のメモリセル。
【請求項９】
基板内に形成された導電性プラグと、
前記基板内に配設され、前記導電性プラグの周囲にＵ字状に形成されたサイリスタと、
を備え、
前記サイリスタの第１のノードがアレイ中のビットラインに直接接続され、前記サイリスタの第２のノードが前記アレイ中のワードラインに直接接続され、前記導電性プラグが前記アレイ中のイネーブルゲートに直接接続された、メモリセル。
【請求項１０】
前記サイリスタの下方に形成されたセルを分離する手段を更に備える請求項９記載のメモリセル。
【請求項１１】
前記セルの周囲に形成されたトレンチ分離を更に備える請求項９記載のメモリセル。
【請求項１２】
前記サイリスタの下方に前記トレンチ分離と接触して形成された分離構造を更に備える請求項１１記載のメモリセル。
【請求項１３】
前記分離構造は埋め込み酸化物層を備える請求項１２記載のメモリセル。
【請求項１４】
前記分離構造はＳＯＩ基板のバルク絶縁体を備える請求項１２記載のメモリセル。
【請求項１５】
前記分離構造は逆バイアスされたダイオードを備える請求項１２記載のメモリセル。
【請求項１６】
前記分離構造は誘電体のアンダーカットを備える請求項１２記載のメモリセル。
【請求項１７】
第１の極性にドープされた基板内のトレンチの中に形成され、誘電体層によって前記基板から絶縁された導電性プラグと、
サイリスタと、
を備えたメモリセルであって、
前記サイリスタは、
前記トレンチの第１の垂直面に沿った、前記第１の極性にドープされた第１のドープ領域であって、前記基板の表面に配置された第１のドープ領域と、
前記トレンチの前記第１の垂直面に沿った、前記第１のドープ領域の下方にある第２のドープ領域であって、前記第１の極性とは反対の第２の極性にドープされた第２のドープ領域と、
前記基板と、
前記第１の垂直面とは反対側の前記トレンチの第２の垂直面に沿った第３のドープ領域であって、前記第２の極性にドープされ、かつ、前記基板の前記表面に配置された第３のドープ領域と、
を備える、メモリセル。
【請求項１８】
前記サイリスタの下方に形成されたセルを分離する手段を更に備える請求項１７記載のメモリセル。
【請求項１９】
前記セルの周囲に形成されたトレンチ分離を更に備える請求項１７記載のメモリセル。
【請求項２０】
前記メモリセルの下方に前記トレンチ分離と接触して形成された分離構造を更に備える請求項１９記載のメモリセル。
【請求項２１】
前記分離構造は埋め込み酸化物層を備える請求項２０記載のメモリセル。
【請求項２２】
前記分離構造はＳＯＩ基板のバルク絶縁体を備える請求項２０記載のメモリセル。
【請求項２３】
前記分離構造は逆バイアスされたダイオードを備える請求項２０記載のメモリセル。
【請求項２４】
前記分離構造は誘電体のアンダーカットを備える請求項２０記載のメモリセル。
【請求項２５】
前記第１のドープ領域はアレイ中のワードライン又はビットラインのうちの一方に直接接続され、前記第３のドープ領域は前記アレイ中のワードライン又はビットラインのうちの他方に直接接続され、前記導電性プラグは前記アレイ中のイネーブルゲートに直接接続される請求項１７記載のメモリセル。
【請求項２６】
メモリセルを形成する方法であって、
第１の極性にドープされた基板内にトレンチを形成するステップと、
第１の垂直面と該第１の垂直面とは反対側の第２の垂直面とを有する前記トレンチ内に、誘電体によって前記基板から分離された導電性プラグを形成するステップと、
サイリスタを形成するステップと、を備え、
前記サイリスタを形成するステップは、
前記第１の極性とは反対の第２の極性にドープされた第１のドープ領域を前記トレンチの前記第１の垂直面に沿って形成するステップと、
前記第１のドープ領域の上方に、前記トレンチの前記第１の垂直面に沿った第２のドープ領域を形成するステップであって、該第２のドープ領域は前記基板の表面に配置される、ステップと、
前記第２の極性にドープされた第３のドープ領域を前記トレンチの前記第２の垂直面に沿って形成するステップであって、前記第３のドープ領域は前記基板の表面に配置される、ステップと、
を不特定の順序で備える、方法。
【請求項２７】
前記第３のドープ領域がアレイ中のビットラインに直接接続され、前記第２のドープ領域が前記アレイ中のワードラインに直接接続され、前記導電性プラグが前記アレイ中のイネーブルゲートに直接接続される請求項２６記載の方法。
【請求項２８】
前記メモリセルの下方に形成されたセルを分離する手段を形成するステップを更に備える請求項２６記載の方法。
【請求項２９】
前記セルの周囲にトレンチ分離を形成するステップを更に備える請求項２６記載の方法。
【請求項３０】
前記メモリセルの下方に前記トレンチ分離と接触する分離構造を形成するステップを更に備える請求項２６記載の方法。
【請求項３１】
前記第１乃至第３のドープ領域のうちの少なくとも１つはエピタキシャルプロセスによって形成される請求項２６記載の方法。
【手続補正書】
【提出日】平成21年10月13日(2009.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
逆Ｔ型電界効果トランジスタを製造する方法であって、
基板上に水平半導体領域と垂直活性化領域とを作るステップであって、前記水平半導体領域が基板の頂部表面上にあり、前記基板の頂部表面が電気的絶縁体であることを特徴とするステップと、
前記水平半導体領域の第１の部分に隣接した水平半導体領域の露出した第１の部分を残して、前記垂直活性化領域の第１の側の上であり、かつ、前記第１の側に隣接した水平半導体領域の第１の部分の上に側壁スペーサを形成し、前記水平半導体領域の第２の部分に隣接した水平活性化領域の露出した第２の部分を残して、前記垂直活性化領域の第２の側に隣接した水平半導体領域の第２の部分の上であり、かつ、前記垂直活性化領域の第２の側の上に側壁スペーサを形成するステップであって、前記第１の部分が第１の水平活性化領域であり、前記第２の部分が第２の水平活性化領域であることを特徴とするステップと、
前記第１の水平活性化領域と第２の水平活性化領域とを残すように基板の頂部表面まで通って、前記水平半導体領域の第１の部分と第２の部分とをエッチングで除去するステップと、
前記側壁スペーサを除去するステップと、
前記第１の水平活性化領域、第２の水平活性化領域、および、前記垂直活性化領域の少なくとも第１の一部の上にゲート誘電体を形成するステップと、
前記ゲート誘電体の上にゲート電極を形成するステップと、
前記第１及び第２の水平活性化領域の一部と前記垂直活性化領域の一部にドレイン領域及びソース領域を形成するステップと
を有することを特徴とする方法。
【請求項２】
前記第１の水平活性化領域、第２の水平活性化領域、および垂直活性化領域にライナーを形成するステップを
更に有することを特徴とする請求項１に記載の方法。
【請求項３】
前記ライナーが、前記側壁スペーサを形成するためにエッチング停止層として使用される、ことを特徴とする請求項２に記載の方法。
【請求項４】
前記ライナーがシリコン酸化物からなることを特徴とする請求項２に記載の方法。
【請求項５】
前記側壁スペーサが、窒化シリコン又はシリコン酸化物の一方からなることを特徴とする請求項１に記載の方法。
【請求項６】
前記エッチングで除去するステップの後に、
前記第１及び第２の水平活性化領域の頂部を酸化するステップと
を更に有することを特徴とする請求項１に記載の方法。
【請求項７】
前記側壁スペーサが、ベースを有しており、かかるベースが、前記垂直活性化領域の各側でその幅と実質的に等しい、ことを特徴とする請求項１に記載の方法。
【請求項８】
前記側壁スペーサを除去するステップが、ウェットエッチングプロセスを使用することを特徴とする請求項１に記載の方法。
【請求項９】
前記基板の頂部表面が、酸化珪素からなることを特徴とする請求項１に記載の方法。
【請求項１０】
前記側壁スペーサのベースの幅が、１０オングストロームから１０００オングストロームの範囲であることを特徴とする請求項１に記載の方法。
【請求項１１】
前記第１及び第２の水平活性化領域の高さが、前記垂直活性化領域の幅よりも小さいことを特徴とする請求項１に記載の方法。
【請求項１２】
基板上に水平及び垂直活性化領域を作る方法であって、
基板上に垂直活性化領域及び水平活性化領域を作るステップと、
前記垂直活性化領域の第１の側および前記垂直活性化領域の第２の側に側壁スペーサを形成するステップと、
マスクを使用して、前記水平活性化領域の一部と、前記垂直活性化領域の一部と、前記側壁スペーサの一部とをマスキングするステップと、
前記マスクによって被覆されていない側壁スペーサの一部を除去するステップと、
前記マスク又は側壁スペーサによって被覆されていない前記水平活性化領域の一部を除去するステップと
を有することを特徴とする方法。
【請求項１３】
前記水平活性化領域および垂直活性化領域にライナーを形成するステップを更に有することを特徴とする請求項１２に記載の方法。
【請求項１４】
前記ライナーが、前記側壁スペーサを形成するためにエッチング停止層として使用されることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記ライナーがシリコン酸化物からなることを特徴とする請求項１３に記載の方法。
【請求項１６】
前記側壁スペーサが、窒化シリコンまたはシリコン酸化物の一方からなることを特徴とする請求項１２に記載の方法。
【請求項１７】
電界効果トランジスタに関するＬ型チャネルを形成する方法であって、
水平活性化領域および垂直活性化領域を形成するステップと、
前記垂直活性化領域の第１の側および前記垂直活性化領域の第２の側に側壁スペーサを形成するステップと、
前記垂直活性化領域の第１の側、または、前記垂直活性化領域の第２の側から前記側壁スペーサを除去するステップと、
前記側壁スペーサによって被覆されていない、前記水平活性化領域の一部を除去するステップと、
前記側壁スペーサを除去するステップと、
前記水平活性化領域の少なくとも第１の一部、および、前記垂直活性化領域の少なくとも第１の一部の上にゲート誘電体を形成するステップと、
前記ゲート誘電体の上にゲート電極を形成するステップと、
前記垂直活性化領域の少なくとも第２の一部、および、前記垂直活性化領域の少なくとも第２の一部の上にソース領域及びドレイン領域を形成するステップと
を有することを特徴とする方法。
【請求項１８】
前記水平活性化領域および垂直活性化領域にライナーを形成するステップを更に有することを特徴とする請求項１７に記載の方法。
【請求項１９】
前記ライナーが、前記側壁スペーサを形成するためのエッチング停止層として使用されることを特徴とする請求項１８に記載の方法。
【請求項２０】
前記ライナーが、シリコン酸化物からなり、前記側壁スペーサが、窒化シリコン又はシリコン酸化物の一方からなることを特徴とする請求項１８に記載の方法。
【請求項２１】
前記側壁スペーサによって被覆されていない、前記水平活性化領域の一部を除去するステップの後に、
前記水平活性化領域の露出された部分を酸化するステップを更に有することを特徴とする請求項１７に記載の方法。
【手続補正書】
【提出日】平成21年10月7日(2009.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プルダウントランジスタ、プルアップトランジスタ及びパスゲートトランジスタを有するスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）セルを製造する方法であって：
縦型活性領域と、該縦型活性領域の両側に延在する水平活性領域と、を有する前記プルダウントランジスタを形成する工程；
縦型活性領域を有するが水平活性領域を有しない前記プルアップトランジスタを形成する工程；及び
縦型活性領域と、該縦型活性領域の片側のみに延在する水平活性領域と、を有する前記パスゲートトランジスタを形成する工程；
を有する方法。
【請求項２】
前記プルアップトランジスタはＰチャネルトランジスタである、請求項１に記載の方法。
【請求項３】
前記プルダウントランジスタ及び前記プルアップトランジスタは共通のゲート電極を共有している、請求項２に記載の方法。
【請求項４】
前記プルダウントランジスタの第１の側壁スペーサ、前記プルアップトランジスタの第２の側壁スペーサ、及び前記パスゲートトランジスタの第３の側壁スペーサを形成する工程、を更に有する請求項１に記載の方法。
【請求項５】
前記第１の側壁スペーサをマスクし、且つ前記第３の側壁スペーサの一部をマスクする工程、を更に有する請求項４に記載の方法。
【請求項６】
前記第２の側壁スペーサ、前記プルアップトランジスタに対応する水平活性領域、前記第３の側壁スペーサのマスクされていない部分、及び前記パスゲートトランジスタに対応する水平活性領域の一部をエッチングする工程、を更に有する請求項５に記載の方法。
【請求項７】
縦型活性領域と、該縦型活性領域の両側に延在する水平活性領域と、を有するプルダウントランジスタ；
縦型活性領域を有するが水平活性領域を有しないプルアップトランジスタ；及び
縦型活性領域と、該縦型活性領域の片側のみに延在する水平活性領域と、を有するパスゲートトランジスタ；
を有するＳＲＡＭビットセル。
【請求項８】
前記プルダウントランジスタのチャネルの周囲長は、前記プルアップトランジスタ及び前記パスゲートトランジスタのチャネルの周囲長より大きい、請求項７に記載のＳＲＡＭビットセル。
【請求項９】
前記プルダウントランジスタは、前記プルアップトランジスタのゲート長、又は前記パスゲートトランジスタのゲート長より小さいゲート長を有する、請求項７に記載のＳＲＡＭビットセル。
【請求項１０】
前記プルダウントランジスタのドレイン領域と前記プルアップトランジスタのドレイン領域とは、連続的なシリコン領域を用いて接続されており、前記連続的なシリコン領域は、前記プルダウントランジスタの前記水平活性領域及び前記縦型活性領域を、前記プルアップトランジスタの前記縦型活性領域に接続している、前記請求項７に記載のＳＲＡＭビットセル。
【請求項１１】
前記プルダウントランジスタ及び前記プルアップトランジスタは共通のゲート電極を共有している、請求項７に記載のＳＲＡＭビットセル。
【請求項１２】
前記プルアップトランジスタはＰチャネルトランジスタである、請求項７に記載のＳＲＡＭビットセル。
【請求項１３】
前記プルダウントランジスタの閾値電圧は、前記パスゲートトランジスタの閾値電圧より低い値に設定されている、請求項７に記載のＳＲＡＭビットセル。
【請求項１４】
前記プルダウントランジスタの前記閾値電圧は、前記縦型活性領域の幅及び前記水平活性領域の高さの少なくとも一方を調整することによって設定されている、請求項１３に記載のＳＲＡＭビットセル。