【手続補正書】
【提出日】平成21年4月24日(2009.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つ以上の６ビットのソース・ベクトルを含む入力データ・ストリームから、直流（ＤＣ）バランス６Ｂ／８Ｂ送信コードを作成する方法であって、
８つの２進数字でコード化されたセットに従って、前記１つ以上の６ビットのソース・ベクトルのうちの所定の６ビットのソース・ベクトルについての８つの２進数字を有する所定のコード化されたベクトルを作成するステップであって、前記８つの２進数字でコード化されたベクトル・セットにおける各コード化されたベクトルは、バランスが取れている、ステップと、
前記所定のコード化されたベクトルを出力するステップとを含む、方法。
【請求項２】
前記６ビットのソース・ベクトルは、前記８つの２進数字でコード化されたベクトル・セットのために、６ビットのソース・ベクトルの複数のセットに分割される、請求項２に記載の方法。
【請求項３】
前記複数のセットの１つは、バランスの取れた６ビットのソース・ベクトルをすべて備える、請求項２に記載の方法。
【請求項４】
前記作成ステップは、
１つの次に０、または０の次に１の何れかであるビット・シーケンスを選択するステップと、
前記所定のコード化されたベクトルを作成するために、前記８つの２進数字でコード化されたベクトル・セットに従って、前記選択されたビット・シーケンスを、６ビットのソース・ベクトルに追加するステップとをさらに含む、請求項３に記載の方法。
【請求項５】
６ビットのソース・ベクトルの前記複数のセットの第２のセットは、負のディスパリティを有する１０個のベクトルの第３のセットと、正のディスパリティを有する１０個のベクトルの第４のセットとを備え、前記第４のセットの前記ベクトルのそれぞれは、前記第３のセット内の対応ベクトルの正確な補完物である、請求項４に記載の方法。
【請求項６】
前記複数のセットのうちの１つは、後端のランが４つの１である６ビットのソース・ベクトルを除く、ディスパリティが＋２の６ビットのソース・ベクトルのすべてを備える、請求項２に記載の方法。
【請求項７】
前記所定のコード化されたベクトルを作成するために、前記８つの２進数字でコード化されたベクトル・セットに従って、０と０という値を有する２ビットのシーケンスを６ビットのソース・ベクトルに追加するステップをさらに含む、請求項６に記載の方法。
【請求項８】
前記複数のセットのうちの１つは、後端のランが４つの０であるソース・ベクトルを除く、ディスパリティが−２の６ビットのソース・ベクトルのすべてを備える、請求項２に記載の方法。
【請求項９】
前記所定のコード化されたベクトルを作成するために、前記８つの２進数字でコード化されたベクトル・セットに従って、１と１という値を有する２ビットのシーケンスを６ビットのソース・ベクトルに追加するステップをさらに含む、請求項８に記載の方法。
【請求項１０】
前記複数のセットのうちの第１のセットは、バランスの取れた６ビットのソース・ベクトルのすべてを備え、
前記作成ステップは、
１の次に０、または０の次に１の何れかの２ビットのシーケンスを選択するステップと、
前記所定のコード化されたベクトルを作成するために、前記８つの２進数字でコード化されたベクトル・セットに従って、前記選択された２ビットのシーケンスを、前記第１のセットからの６ビットのソース・ベクトルに追加するステップとをさらに含み、
６ビットのソース・ベクトルの前記複数のセットのうちの第２のセットは、ディスパリティが４または６の１４個の６ビットのソース・ベクトルと、ディスパリティが２で後端のランが４の２つの６ビットのソース・ベクトルと、４つの制御ベクトルとを備える、請求項２に記載の方法。
【請求項１１】
前記所定のコード化されたベクトルを作成するために、前記８つの２進数字でコード化されたベクトル・セットに従って、前記選択された２ビットのシーケンスの前記値の補完物を備える他の２ビットのシーケンスを、前記第２のセットからの６ビットのソース・ベクトルに追加するステップをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記作成ステップは、先頭または後端のランが３ではないバランスの取れた１６個の固有の６ビットのベクトルが生成されるように、前記第２のセットからの１６個の６ビットのソース・ベクトルの１から３ビットを補完するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記１６個の６ビットのソース・ベクトルは、６ビットのソース・ベクトルの８つの対を備え、各対は、正のディスパリティを有する６ビットのソース・ベクトルと、負のディスパリティを有する対応する補完された６ビットのソース・ベクトルとを備え、１から３ビットを補完する前記ステップは、６ビットのソース・ベクトルの任意の対における同一のビット位置を補完することを伴う、請求項１２に記載の方法。
【請求項１４】
前記第１のセットを使用して作成された前記８ビットのコード化されたベクトルは、コード化されたデータベクトルを備え、前記第２のセットを使用して作成された前記８ビットのコード化されたベクトルは、コード化されたデータおよび制御ベクトルを備え、補完物である２ビットを追加する前記ステップは、制御入力が４つの所定のバランスの取れた６ビットのソース・ベクトルと共に能動化されると、４つのコード化された制御ベクトルのうちの１つが生成されるように実行される、請求項１２に記載の方法。
【請求項１５】
前記コード化された制御ベクトルの少なくとも１つは、後端のランが３である、請求項１４に記載の方法。
【請求項１６】
後端のランが３である前記コード化された制御ベクトルには、制御文字の３という後端のランの値と一致する値を有する、先頭のランが３のコード化されたデータ・ベクトルが続いて、２コード化されたベクトル同期コンマ・シーケンスを生成する、請求項１５に記載の方法。
【請求項１７】
１つ以上の６ビットのソース・ベクトルを含む入力データ・ストリームからの直流（ＤＣ）バランス６Ｂ／８Ｂ送信コードを作成するためのエンコーダであって、前記エンコーダは、
８つの２進数字でコード化されたベクトル・セットに従って、前記１つ以上の６ビットのソース・ベクトルのうちの所定の６ビットのソース・ベクトルについての８つの２進数字を有する所定のコード化されたベクトルを作成し、前記８つの２進数字でコード化されたセットにおける各コード化されたベクトルは、バランスが取れており、
前記所定のコード化されたベクトルを出力する
ように適合されている、エンコーダ。
【請求項１８】
１つ以上の６ビットのソース・ベクトルを含む入力データ・ストリームからの直流（ＤＣ）バランス６Ｂ／８Ｂ送信コードを作成するための少なくとも１つのエンコーダを備える半導体であって、前記少なくとも１つのエンコーダは、
８つの２進数字でコード化されたベクトル・セットに従って、前記１つ以上の６ビットのソース・ベクトルのうちの所定の６ビットのソース・ベクトルについての８つの２進数字を有する所定のコード化されたベクトルを作成し、前記８つの２進数字でコード化されたセットにおける各コード化されたベクトルは、バランスが取れており、
前記所定のコード化されたベクトルを出力する
ように適合されている、半導体。
【請求項１９】
１つ以上の８ビットのコード化されたベクトルを含む入力データ・ストリームからの直流（ＤＣ）バランス６Ｂ／８Ｂ送信コードを復号化する方法であって、
８つの２進数字でコード化されたベクトル・セットに従って、前記１つ以上の８ビットのコード化されたベクトルのうちの所定の８ビットについての６つの２進数字を有する所定のコード化されていないベクトルを作成するステップであって、前記８つの２進数字でコード化されたベクトル・セットにおける各コード化されたベクトルは、バランスが取れている、ステップと、
前記所定のコード化されていないベクトルを出力するステップとを含む、方法。
【請求項２０】
各８ビットのコード化されたベクトルは、２つの符号化２進数字と、６つのコード化されていない２進数字とを有し、前記６つのコード化されていない２進数字は、複数の６ビットのソース・ベクトルのうちの６ビットのソース・ベクトルに対応し、前記複数の６ビットのソース・ベクトルは、前記８つの２進数字でコード化されたベクトル・セットについて、６ビットのソース・ベクトルの複数のセットに分割され、各８ビットのコード化されたベクトルは、前記６ビットのソース・ベクトルのうちの１つに対応する、請求項１９に記載の方法。
【請求項２１】
前記複数のセットの第１は、バランスの取れた６ビットのソース・ベクトルのすべてを備え、
前記複数のセットの第２は、後端のランが４つの０である６ビットのソース・ベクトルを除く、ディスパリティが＋２の６ビットのソース・ベクトルのすべてを備え、
前記複数のセットの第３は、後端のランが４つの０である６ビットのソース・ベクトルを除く、ディスパリティが−２の６ビットのソース・ベクトルのすべてを備え、
前記複数のセットの第４は、ディスパリティが４または６の１４個の６ビットのソース・ベクトルと、ディスパリティが２で、後端のランが４の２つの６ビットのソース・ベクトルと、４つの制御ベクトルとを備える、請求項２０に記載の方法。
【請求項２２】
前記作成ステップは、前記第１、第２、および第３のセットに対応するすべての８ビットのコード化されたベクトルについて、前記６個のコード化されていない２進数字を変更しないステップをさらに含む、請求項２１に記載の方法。
【請求項２３】
前記第１のセットは、１０および０１という符号化２進数字を有し、前記第２のセットは、２つの０という符号化２進数字を有し、前記第３のセットは、１１という符号化２進数字を有し、前記第４のセットは、前記第１のセットに対応する前記符号化２進数字の逆数である符号化２進数字を有する、請求項２１に記載の方法。
【請求項２４】
前記所定の８ビットのコード化されたベクトルは、第４のセットに対応し、前記作成ステップは、
前記所定のコード化されたベクトルの前記６つのコード化されていない２進数字が１６個の固有の６ビットのコード化されていないベクトルのうちの１つを備える場合、前記８ビットの２進数字でコード化されたベクトル・セットに従って、前記６つのコード化されていない２進数字のうちの１から３ビットを補完するステップと、
前記所定のコード化されたベクトルの前記６つのコード化されていない２進数字が４つの固有の制御ベクトルのうちの１つを備える場合に、制御信号をアサートするステップと、
前記第４に対応する他のコード化されたベクトルについては、前記コード化されたベクトルについての前記２つの符号化２進数字を落とすステップとをさらに含む、請求項２３に記載の方法。
【請求項２５】
前記所定の８ビットのコード化されたベクトルの先端においてランが３未満でバランスが取れているか、または、前記所定の８ビットのコード化されたベクトルの後端においてランが３未満でバランスが取れている場合に、前記所定の８ビットのコード化されたベクトルは有効であると宣言するステップをさらに含む、請求項１９に記載の方法
【請求項２６】
制御ベクトルが前記作成ステップにおいて作成される場合、制御信号を能動化するステップをさらに含む、請求項２１に記載の方法。
【請求項２７】
前記所定の８ビットのコード化されたベクトルの２つの２進数字を使用して、前記所定の８ビットのコード化されたベクトルのうちのある２進数字に変更が必要かどうかを判断するステップをさらに含み、
前記８つの２進数字でコード化されたセットは、前記２つの２進数字の４つの予想される組み合わせのうちの１つのみが、８ビットのコード化されたベクトルの２進数字に変更の必要がある旨を示すように設計される、請求項１９に記載の方法。
【請求項２８】
１つ以上の８ビットのコード化されたベクトルを含む入力データ・ストリームからの直流（ＤＣ）バランス６Ｂ／８Ｂ送信コードを復号化するためのデコーダであって、前記デコーダは、
８つの２進数字でコード化されたベクトル・セットに従って、前記１つ以上の８ビットのソース・ベクトルのうちの所定の８ビットのソース・ベクトルについての６つの２進数字を有する所定のコード化されていないベクトルを作成し、前記８つの２進数字でコード化されたベクトル・セットにおける各コード化されたベクトルは、バランスが取れており、
前記所定のコード化されていないベクトルを出力するように適合されている、デコーダ。
【請求項２９】
１つ以上の８ビットのコード化されたベクトルを含む入力データ・ストリームからの直流（ＤＣ）バランス６Ｂ／８Ｂ送信コードを復号化するための少なくとも１つのデコーダを備える半導体であって、前記少なくとも１つのデコーダは、
８つの２進数字でコード化されたベクトル・セットに従って、前記１つ以上の８ビットのコード化されたベクトルのうちの所定の８ビットのソース・ベクトルについての６つの２進数字を有する所定のコード化されていないベクトルを作成し、前記８つの２進数字でコード化されたベクトル・セットにおける各コード化されたベクトルは、バランスが取れており、
前記所定のコード化されていないベクトルを出力するように適合されている、半導体。