【手続補正書】
【提出日】平成23年3月3日(2011.3.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のボンディングリードが形成された上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有する配線基板と、
複数のパッドが形成された主面を有し、前記配線基板の上面上に搭載された半導体チップと、
前記半導体チップの前記複数のパッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、
前記配線基板の前記複数のランドにそれぞれ接続された複数の外部端子と、を含み、
前記配線基板は、前記配線基板の上面側に位置する上面と前記配線基板の下面側に位置する下面とを有するコア材を備え、
前記配線基板は、前記コア材の前記上下面側のそれぞれにおいて、複数の配線層と複数の絶縁層が交互に形成された多層配線基板であり、
前記複数のボンディングリードは、前記複数の配線層のうちの最上層の配線層の一部で構成され、
前記複数のランドは、前記複数の配線層のうちの最下層の配線層の一部で構成され、
前記コア材は、繊維及び樹脂を含有する第１絶縁層であり、
前記複数の絶縁層は、繊維及び樹脂を含有する第２絶縁層と、前記第１絶縁層及び前記第２絶縁層のそれぞれよりも繊維の含有量が少ない第３絶縁層とを有し、
前記第２絶縁層は、前記コア材の前記上下面側にそれぞれ形成され、
前記第３絶縁層は、前記第２絶縁層を介して前記コア材の前記上下面側にそれぞれ形成され、
前記最上層の配線層及び前記最下層の配線層のそれぞれは、前記第３絶縁層上に形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記複数の配線層は、前記コア材の前記上下面側のそれぞれにおいて、３層ずつ形成されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、前記第１絶縁層の厚さは、前記第２絶縁層の厚さよりも厚く、
前記第２絶縁層の厚さは、前記第３絶縁層の厚さよりも厚いことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置であって、前記半導体チップの前記主面には、外部機器から供給された信号を変換する演算処理回路が形成されており、
前記複数のパッドは、前記演算処理回路と電気的に接続され、前記外部機器から供給された前記信号が入力される第１のインタフェース用パッドと、前記演算処理回路と電気的に接続され、前記演算処理回路にて変換された信号が出力される第２のインタフェース用パッドと、前記外部機器から供給された電源電位が入力される電源電位用パッドと、前記外部機器から供給された基準電位が入力される基準電位用パッドとを有し、
前記複数の配線層は、前記信号が流れる第１配線パターンと、前記電源電位が流れる第２配線パターンと、前記基準電位が流れる第３配線パターンとを有し、
前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンのそれぞれは、前記最上層の配線層及び前記最下層の配線層では、前記第２配線パターン及び前記第３配線パターンの総面積よりも前記第１配線パターンの総面積の方が大きくなるように、前記最上層の配線層及び前記最下層の配線層以外の配線層では、前記第１配線パターンの総面積よりも前記第２配線パターンの総面積、又は前記第３配線パターンの総面積の方が大きくなるように、形成されていることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置であって、前記半導体チップは、前記主面が前記配線基板の前記上面と対向するように、前記配線基板の前記上面上に搭載され、
前記半導体チップの前記複数のパッドと前記配線基板の前記複数のボンディングリードは、複数のバンプ電極を介してそれぞれ電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置であって、前記半導体チップの前記主面と前記配線基板の前記上面との間には、前記複数のバンプ電極を封止する封止体が形成されていることを特徴とする半導体装置。
【請求項７】
請求項４記載の半導体装置であって、前記半導体チップは、前記主面と反対側に位置する裏面が前記配線基板の前記上面と対向するように、前記配線基板の前記上面上に搭載され、
前記半導体チップの前記複数のパッドと前記配線基板の前記複数のボンディングリードは、複数のワイヤを介してそれぞれ電気的に接続されていることを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置であって、前記配線基板の前記上面上には、前記半導体チップ及び前記複数のワイヤを封止する封止体が形成されていることを特徴とする半導体装置。
【請求項９】
複数の第１ボンディングリードおよび前記複数の第１ボンディングリードの周囲に配置された複数の第２ボンディングリードが形成された上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有する配線基板と、
複数の第１パッドが形成された第１主面、及び前記第１主面とは反対側に位置する第１裏面を有し、前記第１主面が前記配線基板の前記上面と対向するように、前記配線基板の上面上に搭載された第１半導体チップと、
複数の第２パッドが形成された第２主面、及び前記第２主面とは反対側に位置する第２裏面を有し、前記第２裏面が前記第１半導体チップの前記第１裏面と対向するように、前記第１半導体チップ上に搭載された第２半導体チップと、
前記第１半導体チップの前記複数の第１パッドと前記配線基板の前記複数の第１ボンディングリードとをそれぞれ電気的に接続する複数の第１導電性部材と、
前記第２半導体チップの前記複数の第２パッドと前記配線基板の前記複数の第２ボンディングリードとをそれぞれ電気的に接続する複数の第２導電性部材と、
前記第１半導体チップの前記第１主面と前記配線基板の前記上面との間に形成され、前記複数の第１導電性部材を封止する第１封止体と、
前記第１半導体チップ、前記第２半導体チップ、及び前記複数の第２導電性部材を封止するように、前記配線基板の前記上面上に形成された第２封止体と、
前記配線基板の前記複数のランドにそれぞれ接続された複数の外部端子と、を含み、
前記配線基板は、前記配線基板の上面側に位置する上面と前記配線基板の下面側に位置する下面とを有するコア材を備え、
前記配線基板は前記コア材の前記上下面側のそれぞれにおいて、複数の配線層と複数の絶縁層が交互に形成された多層配線基板であり、
前記複数の第１ボンディングリード及び前記複数の第２ボンディングリードは、前記複数の配線層のうちの最上層の配線層の一部で構成され、
前記複数のランドは、前記複数の配線層のうちの最下層の配線層の一部で構成され、
前記コア材は、繊維及び樹脂を含有する第１絶縁層であり、
前記複数の絶縁層は、繊維及び樹脂を含有する第２絶縁層と、前記第１絶縁層及び前記第２絶縁層のそれぞれよりも繊維の含有量が少ない第３絶縁層とを有し、
前記第２絶縁層は、前記コア材の前記上下面側にそれぞれ形成され、
前記第３絶縁層は、前記第２絶縁層を介して前記コア材の前記上下面側にそれぞれ形成され、
前記最上層の配線層及び前記最下層の配線層のそれぞれは、前記第３絶縁層上に形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、前記複数の配線層は、前記コア材の前記上下面側のそれぞれにおいて、３層ずつ形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置であって、前記第１絶縁層の厚さは、前記第２絶縁層の厚さよりも厚く、
前記第２絶縁層の厚さは、前記第３絶縁層の厚さよりも厚いことを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置であって、前記第１半導体チップの前記第１主面には、外部機器から供給された信号を変換する演算処理回路が形成されており、
前記第２半導体チップの前記第２主面には、メモリ回路が形成されており、
前記複数の第１パッドは、前記演算処理回路と電気的に接続され、前記外部機器から供給された前記信号が入力される第１のインタフェース用パッドと、前記演算処理回路と電気的に接続され、前記演算処理回路にて変換された信号が出力される第２のインタフェース用パッドと、前記外部機器から供給された電源電位が入力される電源電位用パッドと、前記外部機器から供給された基準電位が入力される基準電位用パッドとを有し、
前記複数の配線層は、前記信号が流れる第１配線パターンと、前記電源電位が流れる第２配線パターンと、前記基準電位が流れる第３配線パターンとを有し、
前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンのそれぞれは、前記最上層の配線層及び前記最下層の配線層では、前記第２配線パターン及び前記第３配線パターンの総面積よりも前記第１配線パターンの総面積の方が大きくなるように、前記最上層の配線層及び前記最下層の配線層以外の配線層では、前記第１配線パターンの総面積よりも前記第２配線パターンの総面積、又は前記第３配線パターンの総面積の方が大きくなるように、形成されていることを特徴とする半導体装置。
【請求項１３】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）複数のボンディングリードが形成された上面、および前記上面とは反対側に位置し、複数のランドが形成された下面を有する配線基板を準備する工程；
（ｂ）主面、前記主面に形成された複数のパッド、前記複数のパッドにそれぞれ接続された複数のバンプ電極、及び前記主面とは反対側に位置する裏面を有する半導体チップを、前記主面が前記配線基板の上面と対向するように、前記配線基板の上面上に搭載する工程；
（ｃ）前記配線基板及び前記半導体チップに熱を加えた状態で、前記半導体チップの前記裏面を治具で押圧し、前記複数のバンプ電極と前記複数のボンディングリードとをそれぞれ電気的に接続する工程；
（ｄ）前記配線基板の前記複数のランドに複数の外部端子をそれぞれ接続する工程；
ここで、
前記配線基板は、前記配線基板の上面側に位置する上面と前記配線基板の下面側に位置する下面とを有するコア材を備え、
前記配線基板は前記コア材の前記上下面側のそれぞれにおいて、複数の配線層と複数の絶縁層が交互に形成された多層配線基板であり、
前記複数のボンディングリードは、前記複数の配線層のうちの最上層の配線層の一部で構成され、
前記複数のランドは、前記複数の配線層のうちの最下層の配線層の一部で構成され、
前記コア材は、繊維及び樹脂を含有する第１絶縁層であり、
前記複数の絶縁層は、繊維及び樹脂を含有する第２絶縁層と、前記第１絶縁層及び前記第２絶縁層のそれぞれよりも繊維の含有量が少ない第３絶縁層とを有し、
前記第２絶縁層は、前記コア材の前記上下面側にそれぞれ形成され、
前記第３絶縁層は、前記第２絶縁層を介して前記コア材の前記上下面側にそれぞれ形成され、
前記最上層の配線層及び前記最下層の配線層のそれぞれは、前記第３絶縁層上に形成されていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法であって、前記複数の配線層は、前記コア材の前記上下面側のそれぞれにおいて、３層ずつ形成されていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、前記第１絶縁層の厚さは、前記第２絶縁層の厚さよりも厚く、
前記第２絶縁層の厚さは、前記第３絶縁層の厚さよりも厚いことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法であって、前記半導体チップの前記主面には、外部機器から供給された信号を変換する演算処理回路が形成されており、
前記複数のパッドは、前記演算処理回路と電気的に接続され、前記外部機器から供給された前記信号が入力される第１のインタフェース用パッドと、前記演算処理回路と電気的に接続され、前記演算処理回路にて変換された信号が出力される第２のインタフェース用パッドと、前記外部機器から供給された電源電位が入力される電源電位用パッドと、前記外部機器から供給された基準電位が入力される基準電位用パッドとを有し、
前記複数の配線層は、前記信号が流れる第１配線パターンと、前記電源電位が流れる第２配線パターンと、前記基準電位が流れる第３配線パターンとを有し、
前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンのそれぞれは、前記最上層の配線層及び前記最下層の配線層では、前記第２配線パターン及び前記第３配線パターンの総面積よりも前記第１配線パターンの総面積の方が大きくなるように、前記最上層の配線層及び前記最下層の配線層以外の配線層では、前記第１配線パターンの総面積よりも前記第２配線パターンの総面積、又は前記第３配線パターンの総面積の方が大きくなるように、形成されていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法であって、前記（ｃ）工程の後、かつ前記（ｄ）工程の前に、前記熱を加えた状態で、前記半導体チップの前記主面と前記配線基板の前記上面との間に樹脂を供給し、前記複数のバンプ電極を封止する封止体を形成することを特徴とする半導体装置の製造方法。
【請求項１８】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）複数の第１ボンディングリードおよび前記複数の第１ボンディングリードの周囲に配置された複数の第２ボンディングリードが形成された上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面とを有する配線基板を準備する工程；
（ｂ）複数の第１パッドが形成された第１主面、及び前記第１主面とは反対側に位置する第１裏面を有する第１半導体チップを、前記第１主面が前記配線基板の上面と対向するように、前記配線基板の上面上に搭載する工程；
（ｃ）前記配線基板及び前記半導体チップに熱を加えた状態で、前記半導体チップの前記裏面を治具で押圧し、前記複数のバンプ電極と前記複数の第１ボンディングリードとをそれぞれ電気的に接続する工程；
（ｄ）複数の第２パッドが形成された第２主面、及び前記第２主面とは反対側に位置する第２裏面を有する第２半導体チップを、前記第２裏面が前記第１半導体チップの前記第１裏面と対向するように、前記第１半導体チップ上に搭載する工程；
（ｅ）前記第２半導体チップの前記複数の第２パッドと前記配線基板の前記複数の第２ボンディングリードとをそれぞれ電気的に接続する工程；
（ｆ）前記配線基板の前記複数のランドに複数の外部端子をそれぞれ接続する工程；
ここで、
前記配線基板は、前記配線基板の上面側に位置する上面と前記配線基板の下面側に位置する下面とを有するコア材を備え、
前記配線基板は前記コア材の前記上下面側のそれぞれにおいて、複数の配線層と複数の絶縁層が交互に形成された多層配線基板であり、
前記複数の第１ボンディングリード及び前記複数の第２ボンディングリードは、前記複数の配線層のうちの最上層の配線層の一部で構成され、
前記複数のランドは、前記複数の配線層のうちの最下層の配線層の一部で構成され、
前記コア材は、繊維及び樹脂を含有する第１絶縁層であり、
前記複数の絶縁層は、繊維及び樹脂を含有する第２絶縁層と、前記第１絶縁層及び前記第２絶縁層のそれぞれよりも繊維の含有量が少ない第３絶縁層とを有し、
前記第２絶縁層は、前記コア材の前記上下面側にそれぞれ形成され、
前記第３絶縁層は、前記第２絶縁層を介して前記コア材の前記上下面側にそれぞれ形成され、
前記最上層の配線層及び前記最下層の配線層のそれぞれは、前記第３絶縁層上に形成されていることを特徴とする半導体装置の製造方法。