(57)【要約】  信号を発行し、受信して、メモリ動作を行うためのコントローラと、少なくとも1つの第1のコネクタを含み、少なくとも1つの第1のコネクタのそれぞれを介してコントローラから、およびコントローラに戻るリングを確立するための信号経路を提供するマザーボードと、不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールとを備える、マスデータストレージシステムにおいて、少なくとも1つの第1のコネクタうちの所与のものと第2のコネクタの対合により、不揮発性メモリデバイスのチェーンは、リング内に挿入されることになり、それによって、コントローラは、チェーンにおける不揮発性メモリデバイス上でメモリ動作を行うことが可能になる。
2012503237.tif 000002
【特許請求の範囲】
【請求項１】
信号を発行し、受信して、メモリ動作を行うためのコントローラと、
少なくとも1つの第1のコネクタを含み、前記少なくとも1つの第1のコネクタのそれぞれを介して前記コントローラから、および前記コントローに戻るリングを確立するための信号経路を提供するマザーボードと、
不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールと
を備える、マスデータストレージシステムにおいて、
前記少なくとも1つの第1のコネクタのうちの所与のものと前記第2のコネクタの対合により、不揮発性メモリデバイスの前記チェーンは、前記リング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、
マスデータストレージシステム。
【請求項２】
前記少なくとも1つの第1のコネクタは、複数の第1のコネクタを備え、前記少なくとも1つの不揮発性メモリモジュールは、複数の不揮発性メモリモジュールを備える、請求項1に記載のマスデータストレージシステム。
【請求項３】
前記マザーボードは、少なくとも1つの第3のコネクタを備え、前記少なくとも1つの第3のコネクタのそれぞれを介して前記コントローラから、前記コントローラに戻る第2のリングを確立するための信号経路を提供する、請求項1に記載のマスデータストレージシステム。
【請求項４】
前記少なくとも1つの第3のコネクタの所与のものと前記第2のコネクタの対合により、不揮発性メモリデバイスの前記チェーンは、前記第2のリング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、請求項3に記載のマスデータストレージシステム。
【請求項５】
前記少なくとも1つの第1のコネクタは、複数の第1のコネクタを備え、前記少なくとも1つの不揮発性メモリモジュールは、複数の不揮発性メモリモジュールを備える、請求項3に記載のマスデータストレージシステム。
【請求項６】
前記少なくとも1つの不揮発性メモリモジュールの特定のものは、接続部と、前記接続部に取付け可能な、かつ前記接続部から取外し可能なメモリ部とを備える拡張モジュールであり、前記メモリ部は、前記少なくとも1つの不揮発性メモリモジュールの前記特定のものの不揮発性メモリデバイスの前記チェーンを備え、前記接続部は、前記少なくとも1つの不揮発性メモリモジュールの前記特定のものの前記第2のコネクタを備える、請求項1に記載のマスデータストレージシステム。
【請求項７】
前記メモリ部は、少なくとも1つのメモリサブモジュールを備え、前記少なくとも1つの不揮発性メモリモジュールの前記特定のものの不揮発性メモリデバイスの前記チェーンは、前記少なくとも1つのメモリサブモジュール全体に配分される、請求項6に記載のマスデータストレージシステム。
【請求項８】
前記少なくとも1つのメモリサブモジュールは、複数のメモリサブモジュールを備える、請求項7に記載のマスデータストレージシステム。
【請求項９】
前記メモリサブモジュールのそれぞれは、独立して前記拡張部と対合することが可能である、請求項8に記載のマスデータストレージシステム。
【請求項１０】
前記少なくとも1つの第1のコネクタの前記第2のコネクタおよび前記所与のものは、前記対合が生じると、前記不揮発性メモリモジュールに対して強固な支持をもたらすように構成されている、請求項1に記載のマスデータストレージシステム。
【請求項１１】
前記コントローラは、処理ユニットとインターフェースするメモリ制御ハブから受信された命令に基づいて、前記メモリ動作を行うように構成されている、請求項1に記載のマスデータストレージシステム。
【請求項１２】
前記コントローラは、前記マザーボード上に実装されている、請求項1に記載のマスデータストレージシステム。
【請求項１３】
不揮発性メモリモジュールにおいて、
不揮発性メモリデバイスのチェーンと、
前記モジュールで受信された入力信号を前記チェーンに運び、前記モジュールから解放されることになる出力信号を運ぶための複数の導電体であって、前記出力信号のうちの少なくともいくつかは、前記チェーンによって伝播された前記入力信号のうちの対応するもののバージョンである、導電体と、
前記導電体に外部インターフェースを供給する両面コネクタであって、前記チェーンにおける前記不揮発性メモリデバイス上でメモリ動作を行うためのコントローラと電気的な接触をもたらすマザーボードの対応するコネクタと解放可能なように対合するように構成されている、コネクタと
を備え、
前記入力信号を運ぶ前記導電体は、前記コネクタの第1の面に配設され、前記出力信号を運ぶ前記導電体は、前記入力信号を運ぶ前記導電体とそれぞれ位置合わせして、前記コネクタの第2の対向面に配設されている、
不揮発性メモリモジュール。
【請求項１４】
前記不揮発性メモリモジュールは、インラインメモリモジュールである、請求項13に記載の不揮発性メモリモジュール。
【請求項１５】
前記不揮発性メモリモジュールは、前記不揮発性メモリデバイスがその上に実装されているプリント回路基板を備える、請求項13に記載の不揮発性メモリモジュール。
【請求項１６】
前記プリント回路基板は、前記第1および第2の対向する面を外接する少なくとも3つの縁部を有し、前記コネクタは、実質的に前記縁部のうちの1つの中心部に沿って配設されている、請求項15に記載の不揮発性メモリモジュール。
【請求項１７】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記プリント回路基板の中心の近くに配設されている、請求項16に記載の不揮発性メモリモジュール。
【請求項１８】
前記縁部のうちの前記1つの前記中心部は、前記不揮発性メモリモジュールの前記コネクタが、前記マザーボードの前記対応するコネクタと対合されると、前記不揮発性メモリモジュールに対して強固な支持をもたらす、請求項16に記載の不揮発性メモリモジュール。
【請求項１９】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記コネクタの近くに配設されている、請求項13に記載の不揮発性メモリモジュール。
【請求項２０】
前記出力信号のうちの前記少なくともいくつかは、前記最終のメモリデバイスによって供給され、前記入力信号のうちの前記対応するものは、前記第1の不揮発性メモリデバイスに供給される、請求項19に記載の不揮発性メモリモジュール。
【請求項２１】
前記入力信号のうちの前記対応するものは、コマンドストローブ信号と、データストローブ信号とを含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２２】
前記入力信号のうちの前記対応するものは、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号をさらに含む、請求項21に記載の不揮発性メモリモジュール。
【請求項２３】
前記入力信号は、前記チェーンにおける前記第1の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスに情報を提供するためのシリアル入力信号をさらに含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２４】
前記出力信号は、前記チェーンにおける前記最終の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスから情報を運ぶシリアル出力信号をさらに含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２５】
前記入力信号は、前記チェーンにおける前記不揮発性メモリデバイスに並列で配分される第1の信号をさらに含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２６】
前記第1の信号はさらに、前記出力信号のうちの対応するものと並列で電気的に接続されている、請求項25に記載の不揮発性メモリモジュール。
【請求項２７】
前記第1の信号は、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号を含む、請求項26に記載の不揮発性メモリモジュール。
【請求項２８】
前記プリント回路基板は、前記第1および第2の対向する面を外接する少なくとも3つの縁部を有し、前記コネクタは、(i)前記縁部のうちの第2のものに近接して前記縁部のうちの第1のものに沿って配設されている第1の部分と、(ii)前記縁部のうちの第4のものに近接して前記縁部のうちの第3のものに沿って配設されている第2の部分とを含み、前記縁部のうちの前記第1のものは、前記縁部のうちの第3のものか、または前記縁部のうちの第4のものかのいずれかと同一であり、前記縁部のうちの他のすべてのものは、異なっている、請求項15に記載の不揮発性メモリモジュール。
【請求項２９】
前記縁部のうちの前記第1のものは、前記縁部のうちの前記第3のものと同一である、請求項28に記載の不揮発性メモリモジュール。
【請求項３０】
前記縁部のうちの前記第1のものは、前記縁部のうちの前記第4のものと同一である、請求項28に記載の不揮発性メモリモジュール。
【請求項３１】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記縁部のうちの前記第2のものの近くに配設されている、請求項28に記載の不揮発性メモリモジュール。
【請求項３２】
前記コネクタの前記第1および第2の部分を含む前記縁部のうちの前記第1のものの領域は、前記不揮発性メモリモジュールの前記コネクタが、前記マザーボードの前記対応するコネクタと対合されると、前記不揮発性メモリモジュールに対して強固な支持をもたらす、請求項28に記載の不揮発性メモリモジュール。
【請求項３３】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記コネクタの前記第1の部分の近くに配設されている、請求項28に記載の不揮発性メモリモジュール。
【請求項３４】
前記導電体のうちの第1のものは、前記コネクタの前記第1の部分上に配設され、前記導電体のうちの第2のものは、前記コネクタの前記第2の部分上に配設されている、請求項28に記載の不揮発性メモリモジュール。
【請求項３５】
前記出力信号のうちの前記少なくともいくつかは、前記最終のメモリデバイスによって供給され、前記入力信号のうちの前記対応するものは、前記第1の不揮発性メモリデバイスに供給される、請求項34に記載の不揮発性メモリモジュール。
【請求項３６】
前記出力信号のうちの前記少なくともいくつかと、前記入力信号のうちの前記対応するものとは、前記導電体のうちの前記第1のものによって運ばれる、請求項35に記載の不揮発性メモリモジュール。
【請求項３７】
前記入力信号のうちの前記対応するものは、コマンドストローブ信号と、データストローブ信号とを含む、請求項36に記載の不揮発性メモリモジュール。
【請求項３８】
前記入力信号のうちの前記対応するものは、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号をさらに含む、請求項37に記載の不揮発性メモリモジュール。
【請求項３９】
前記入力信号は、前記チェーンにおける前記第1の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスに情報を提供するためのシリアル入力信号をさらに含む、請求項35に記載の不揮発性メモリモジュール。
【請求項４０】
前記出力信号は、前記チェーンにおける前記最終の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスから情報を運ぶシリアル出力信号をさらに含む、請求項35に記載の不揮発性メモリモジュール。
【請求項４１】
前記入力信号は、前記チェーンにおける前記不揮発性メモリデバイスに並列で配分される第1の信号をさらに含む、請求項35に記載の不揮発性メモリモジュール。
【請求項４２】
前記第1の信号はさらに、前記出力信号のうちの対応するものと並列で電気的に接続されている、請求項41に記載の不揮発性メモリモジュール。
【請求項４３】
前記第1の信号と、前記出力信号のうちの前記対応するものとは、前記導電体のうちの前記第2のものによって運ばれる、請求項42に記載の不揮発性メモリモジュール。
【請求項４４】
前記第1の信号は、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号を含む、請求項43に記載の不揮発性メモリモジュール。
【請求項４５】
不揮発性メモリデバイスの前記チェーンは、前記第1の面上に実装されている不揮発性メモリデバイスの第1の組と、前記第2の面上に実装されている不揮発性メモリデバイスの第2の組とを備える、請求項13に記載の不揮発性メモリモジュール。
【請求項４６】
不揮発性メモリデバイスの前記チェーンは、前記第1の面上に実装されている不揮発性メモリデバイスの第1の行と、前記第1の面上に実装されている不揮発性メモリデバイスの第2の行とを備え、前記第1および第2の行は、互いに平行である、請求項13に記載の不揮発性メモリモジュール。
【請求項４７】
入力/出力インターフェースと、
命令を保存するメインメモリと、
前記メインメモリ内に保存されている命令に基づいて、コンピューティング動作を実行するための少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサと電気的に接続されているマスデータストレージシステムと
を備える、コンピューティングデバイスであって、
前記マスターデータストレージシステムは、
前記少なくとも1つのプロセッサから受信された信号に基づいて、メモリ動作を行うためのコントローラと、
少なくとも1つの第1のコネクタを含み、前記少なくとも1つの第1のコネクタのそれぞれを介して前記コントローラから、および前記コントローラに戻るリングを確立するための信号経路を提供するマザーボードと、
不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールとを備え、
前記少なくとも1つの第1のコネクタのうちの所与のものと前記第2のコネクタの対合により、不揮発メモリデバイスの前記チェーンは、前記リング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、
コンピューティングデバイス。
【請求項４８】
ネットワークを介して、少なくとも1つのクライアントとの通信を可能にするネットワークインターフェースと、
少なくとも1つのアプリケーションを実行し、前記少なくとも1つのクライアントから受信されたリクエストをサービスすることが可能な処理部と、
前記処理部と電気的に接続されているマスデータストレージシステムと
を備える、サーバであって、
前記マスデータストレージシステムは、
前記処理部から受信された信号に基づいて、メモリ動作を行うためのコントローラと、
少なくとも1つの第1のコネクタを備え、前記少なくとも1つの第1のコネクタのそれぞれを介して前記コントローラから、および前記コントローラに戻るリングを確立するための信号経路を提供するマザーボードと、
不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールと
を備え、
前記少なくとも1つの第1のコネクタのうちの所与のものと前記第2のコネクタの対合により、不揮発性メモリデバイスの前記チェーンは、前記リング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、
サーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリモジュールを備えるマスデータストレージシステムに関するものである。
【背景技術】
【０００２】
今日のコンピューティングデバイスは、通常、複数のタイプのメモリシステムを使用する。1つのタイプのメモリシステムは、非常に高速なアクセス時間でランダムにそれに書き込んだり、それから読み出したりすることが可能な半導体メモリデバイスを含むいわゆる「メインメモリ」である。したがって、メインメモリは、一般に、ランダムアクセスメモリ(RAM)と呼ばれる。
【０００３】
半導体メモリデバイスは、比較的高価であるので、他のより高い密度で、より低価格なメモリシステムが、メインメモリを補完するためにしばしば使用される。1つのこのような例が、(「ハードディスク」とも呼ばれる)磁気ディスクストレージシステムである。磁気ディスクストレージシステムは、大量のデータを保存するために使用され、次いで、そのデータを必要に応じて順次、メインメモリ内に読み出すことが可能である。しかし、RAMよりもハードディスクの方が中にデータをより安価に保存することが可能である一方、アクセス時間はより長く、ほんの数百ナノ秒であるRAMと比較して、ハードディスクでは通常、約数十ミリ秒かかる。
【０００４】
さらに別のタイプのメモリシステムは、(「固体ドライブ」または「SSD」とも呼ばれる)いわゆる固体ディスクである。SSDは、従来のハードディスクに見られるスピニングプラッタではなく、データを保存するためにメモリチップを使用するデータストレージデバイスである。SSDは、非常に万能であり、実際、用語「SSD」は、2つの異なる種類の製品を示すために使用可能である。
【０００５】
第1のタイプのSSDは、例えばSynchronous Dynamic Random Access Memory (SDRAM:同期型ダイナミックランダムアクセスメモリ)などの高速な揮発性メモリに基づき、したがって、非常に速いデータアクセス時間で分類される。このようなSSDは、揮発性メモリを使用するので、一般に、データの持続性を確実にするために、内部電池やバックアップディスクシステムを組み込んでいる。したがって、いかなる理由であれ電力が失われた場合、電池は、SDRAMからバックアップハードディスクにすべてのデータをコピーするだけの時間は、装置に電力供給し続ける。電力が復旧すると、データは、バックアップハードディスクから元のSDRAMにコピーされ、SSDは、通常の動作を再開する。このタイプのSSDは、普通なら、ディスクドライブの固有の待ち時間によって、妨げられるであろう加速アプリケーションに特に有用である。
【０００６】
第2のタイプのSSDは、例えば、Flash Electrically Erasable Programmable Read Only memory(フラッシュEEPROM)など、不揮発性メモリを使用して、データを保存する。この第2のタイプのSSDを組み込んだ製品は、従来の大容量ストレージ製品と同じフォームファクタを有することが可能であり、一般に、ハードディスクの低電力の頑丈な代替品として使用される。第1のタイプのSSDとの混同を避けるため、第2のタイプのSSDは、通常、「フラッシュ」SSDと呼ばれる。本開示の残りの部分は、フラッシュSSDを対象とする。
【０００７】
従来のフラッシュSSDは、3.5''、2.5''、または1.8''ハードディスクドライブ(HDD)に対応するフォームファクタを有する複数の不揮発性NADNタイプのフラッシュEEPROM半導体集積回路から成ることが可能である。フラッシュSSDは、従来のPATAまたはSATAインターフェースを通じてホストコントローラに接続され、HDDのように、交換するように設計されてきている。そのため、フラッシュSSDは、コンピューティングデバイスの内部で利用可能な数のPATAまたはSATAコネクタによって制限される。結果として、従来のフラッシュSSDによってもたらされるメモリ容量は、現在および将来のコンピューティングアプリケーションによってもたらされる大量のデータ保存への増え続けるニーズに適合するには十分でない可能性がある。
【０００８】
こうした背景の下、不揮発性メモリを使用する改良型マスデータストレージシステムの必要性が当業界にあることは明白である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第2008/0201548号明細書
【特許文献２】米国特許出願第12/033,577号明細書
【発明の概要】
【課題を解決するための手段】
【００１０】
第1の態様によれば、信号を発行し、受信して、メモリ動作を行うためのコントローラと、少なくとも1つの第1のコネクタを含み、少なくとも1つの第1のコネクタのそれぞれを介してコントローラから、およびコントローラに戻るリングを確立するための信号経路を提供するマザーボードと、不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールとを備える、マスデータストレージシステムが提供され、少なくとも1つの第1のコネクタのうちの所与のものと第2のコネクタの対合により、不揮発性メモリデバイスのチェーンは、リング内に挿入されることになり、それによって、コントローラは、チェーンにおける不揮発性メモリデバイス上でメモリ動作を行うことが可能になる。
【００１１】
さらなる態様によれば、不揮発性メモリモジュールが提供され、それは、不揮発性メモリデバイスのチェーンと、モジュールで受信された入力信号をチェーンに運び、モジュールから解放されることになる出力信号を運ぶための複数の導電体であって、出力信号のうちの少なくともいくつかは、チェーンによって伝播された入力信号のうちの対応するもののバージョンである、導電体と、導電体に外部インターフェースを供給する両面(dual-faced)コネクタであって、チェーンにおける不揮発性メモリデバイス上でメモリ動作を行うためのコントローラとの電気的接触をもたらすマザーボードの対応するコネクタと解放可能なように対合するように構成されている、コネクタとを備え、入力信号を運ぶ導電体は、コネクタの第1の面に配設され、出力信号を運ぶ導電体は、入力信号を運ぶ導電体とそれぞれ位置合わせして、コネクタの第2の対向面に配設されている。
【００１２】
別の態様によれば、入力/出力インターフェースと、命令を保存するメインメモリと、メインメモリ内に保存されている命令に基づいて、コンピューティング動作を実行するための少なくとも1つのプロセッサと、少なくとも1つのプロセッサと電気的に接続されているマスデータストレージシステムとを備える、コンピューティングデバイスが提供される。マスデータストレージシステムは、少なくとも1つのプロセッサから受信された信号に基づいて、メモリ動作を行うためのコントローラと、少なくとも1つの第1のコネクタを含み、少なくとも1つの第1のコネクタのそれぞれを介してコントローラから、およびコントローラに戻るリングを確立するための信号経路を提供するマザーボードと、不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールとを備え、少なくとも1つの第1のコネクタのうちの所与のものと第2のコネクタの対合により、不揮発性メモリデバイスのチェーンは、リング内に挿入されることになる、それによって、コントローラは、チェーンにおける不揮発性メモリデバイス上でメモリ動作を行うことが可能になる。
【００１３】
さらなる別の態様によれば、ネットワークを介して、少なくとも1つのクライアントとの通信を可能にするネットワークインターフェースと、少なくとも1つのアプリケーションを実行し、前記少なくとも1つのクライアントから受信されたリクエストをサービスすることが可能な処理部と、処理部と電気的に接続されているマスデータストレージシステムとを備える、サーバが提供される。マスデータストレージシステムは、処理部から受信された信号に基づいて、メモリ動作を行うためのコントローラと、少なくとも1つの第1のコネクタを含み、少なくとも1つの第1のコネクタのそれぞれを介してコントローラから、およびコントローラに戻るリングを確立するための信号経路を提供するマザーボードと、不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールとを備え、少なくとも1つの第1のコネクタのうちの所与のものと第2のコネクタの対合により、不揮発性メモリデバイスのチェーンは、リング内に挿入されることになり、それによって、コントローラは、チェーンにおける不揮発性メモリデバイス上でメモリ動作を行うことが可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の具体的な、限定していない実施形態によるマスデータストレージシステムを備えるコンピューティングデバイスのブロック図である。
【図２】本発明の具体的な、限定していない実施形態によるマスデータストレージシステムを備えるサーバのブロック図である。
【図３】コントローラと、複数のソケットコネクタと、ソケットコネクタ内に挿入用の複数の不揮発性メモリモジュールとを含む本発明の具体的な、限定していない実施形態によるマスデータストレージシステムの斜視図である。
【図４】図3のマスデータストレージシステムのブロック図である。
【図５】本発明の別の具体的な、限定していない実施形態によるマスデータストレージシステムの斜視図である。
【図６】図5のマスデータストレージシステムのブロック図である。
【図７】本発明の具体的な、限定していない実施形態による空のソケットコネクタの横断面図である。
【図８】本発明の具体的な、限定していない実施形態による挿入された不揮発性メモリモジュールを収容するソケットコネクタの横断面図である。
【図９Ａ】マルチドロップクロックが供給される本発明の具体的な、限定していない実施形態による不揮発性メモリモジュールの前面に対する不揮発性メモリデバイスの配列を示す図である。
【図９Ｂ】その前面が図9Aに示されている同じ不揮発性メモリモジュールの後面に対する不揮発性メモリデバイスの配列を示す図である。
【図１０】図7および図8の不揮発性メモリデバイスのブロック図である。
【図１１Ａ】伝播クロックが供給される本発明の第1の具体的な、限定していない実施形態による不揮発性メモリモジュールの前面に対する不揮発性メモリデバイスの配列を示す図である。
【図１１Ｂ】その前面が図11Aに示されている同じ不揮発性メモリモジュールの後面に対する不揮発性メモリデバイスの配列を示す図である。
【図１２Ａ】伝播クロックが供給される本発明の第2の具体的な、限定していない実施形態による不揮発性メモリモジュールの前面に対する不揮発性メモリデバイスの配列を示す図である。
【図１２Ｂ】その前面が図12Aに示されている同じ不揮発性メモリモジュールの後面に対する不揮発性メモリデバイスの配列を示す図である。
【図１３】本発明の実施形態とともに使用可能な第1のタイプの不揮発性メモリデバイスのブロック図である。
【図１４】本発明の実施形態とともに使用可能な第1のタイプの不揮発性メモリデバイスのブロック図である。
【図１５】拡張モジュールが設けられている本発明のさらなる別の具体的な、限定していない実施形態によるマスデータストレージシステムの斜視図である。
【図１６】図14のマスデータストレージシステムのブロック図である。
【発明を実施するための形態】
【００１５】
本発明の実施形態に基づくマスデータストレージシステムは、いくつかの限定していない可能性を挙げると、デスクトップコンピュータ、ラップトップ、タブレットPC、サーバ(ウェブサーバおよびメインフレームを含む)、ならびにモバイルエレクトロニック通信デバイスを含む多数のタイプのコンピューティングデバイス内に組込み可能である。
【００１６】
具体的には、例えばラップトップまたはタブレットPCなどのコンピューティングデバイス10を示す図1を参照する。ポータブルコンピューティングデバイス10は、データ信号を処理するプロセッサ12を含む。プロセッサ12は、複数命令セットコンピュータ(CISC:complex instruction set computer)マイクロプロセッサであっても、縮小命令セットコンピューティング(RISC:reduced instruction set computing)マイクロプロセッサであっても、超長命令語(VLIW:very long instruction word)マイクロプロセッサであっても、命令セットの組合せを実装したプロセッサであっても、または他のプロセッサデバイスであってもよい。プロセッサ12は、シングルコアプロセッサであっても、またはマルチコアプロセッサであってもよい。また、ポータブルコンピューティングデバイス10には、プロセッサ12と類似する複数のプロセッサが存在することもあり得る。
【００１７】
プロセッサ12は、メインメモリ16にインターフェースするメモリコントローラハブ(MCH)14と電気的に接続される。メインメモリ16は、ダイナミックランダムアクセスメモリ(DRAM)デバイスであっても、同期型ダイナミックランダムアクセスメモリ(SDRAM)デバイスであっても、または他の高速揮発性メモリデバイスであってもよい。メインメモリ16は、プロセッサ12によって実行可能な命令およびコードを保存することが可能である。
【００１８】
MCH14はまた、I/Oコントローラハブ(ICH)18にもインターフェースし、それはバス20と電気的に接続され、そのバスは、I/Oコントローラハブ(ICH)18と、バス20と電気的に接続されている他の構成要素との間のデータ信号を伝送する。バス20は、単一のバスであっても、または複数のバスの組合せであってもよい。一例として、バス20は、Peripheral Component Interconnect(PCI)バス、PCI-Expressバス、Serial ATAバス、Personal Computer Memory Card International Association(PCMCIA)バス、他のバス、またはそれらの組合せを含むことが可能である。
【００１９】
バス20は、ポータブルコンピューティングデバイス10における構成要素間で通信リンクをもたらす。具体的には、ディスプレイデバイスコントローラ22は、バス20と電気的に接続されている。ディスプレイデバイスコントローラ22は、ディスプレイデバイス32の使用を可能にし、ディスプレイデバイス32(またはそのフレームバッファ)と、ポータブルコンピューティングデバイス10の残りとの間のインターフェースとして機能する。ディスプレイデバイスコントローラ22は、モノクロディスプレイアダプタ(MDA: monochrome display adapter)カードであっても、カラーグラフィックスアダプタ(CGA: color graphics adapter)カードであっても、強化グラフィックスアダプタ(EGA: enhanced graphics adapter)カードであっても、拡張グラフィックスアレイ(XGA: extended graphics array)カードであっても、または他のディスプレイデバイスコントローラであってもよい。ディスプレイデバイス32は、ポータブルコンピューティングデバイス10と一体化されてもよいが、例えば、ポートもしくはケーブルを介してポータブルコンピューティングデバイス10に結合されているテレビセット、コンピュータモニタ、フラットパネルディスプレイ、または他の適切なディスプレイデバイスなどの外部デバイスであってもよい。ディスプレイデバイス32は、ディスプレイデバイスコントローラ22を通じて、プロセッサ12からデータ信号を受信し、そのデータ信号を、ポータブルコンピューティングデバイス10のユーザに提供されるビジュアル出力に変換する。
【００２０】
加えて、さらなるインターフェースコントローラ24は、バス20と電気的に接続されている。さらなるインターフェースコントローラ24は、例えばキーボード、マウス、ネットワークデバイス、もしくはオーディオデバイスなどの1つまたは複数のさらなる周辺デバイス(複数可)34と電気的に接続されている。
【００２１】
加えて、マスデータストレージシステム26が、バス20と電気的に接続されている。マスデータストレージシステム26は、固体ドライブ(SSD)コントローラ28と、本明細書においてさらに詳細に後述する不揮発性メモリモジュールシステム30とを備える。マスストレージシステム26は、プロセッサ12によってアクセス可能な大量のデータを保存する。
【００２２】
2つの限定していない可能性を挙げると、ウェブサーバまたはメインフレームなどのサーバ210を示している図2を次に参照する。サーバ210は、1つまたは複数のクライアント214によってネットワーク212を介して到達することが可能である。ネットワーク212は、Internetであっても、ローカルエリアネットワーク(LAN)であっても、無線ネットワークであっても、または任意の他の考え得るネットワークであっても、あるいはネットワークの組合せであってもよい。サーバ210は、ネットワークインターフェース218と、処理部216と、データストレージ部220とを含む。
【００２３】
ネットワークインターフェース218は、1つまたは複数のクライアント214が、ネットワーク212を介してサーバ210にアクセスすることを可能にする。図示のネットワークインターフェース218は、サーバ210の中に示されているが、代替の例においては、ネットワークインターフェース218は、個別デバイスとして実装されても、またはサーバ210と連通しているシステムの内部にあってもよい。
【００２４】
処理部216は、1つまたは複数のプロセッサ(図示せず)と、メインメモリシステム(図示せず)とを含む。処理部216は、例えば検索エンジン、ホスト型データ処理アプリケーション、e-コマースアプリケーション、予約/ブッキング用アプリケーションなどの1つまたは複数のアプリケーションを実行する過程で、1つまたは複数のクライアント214からのリクエストをサービスする。
【００２５】
データストレージ部220は、処理部216と一体化可能である。あるいは、データストレージ部220は、データリンクまたはネットワークを介して、処理部216と電気的に接続可能である。限定していない例の実施形態においては、データストレージ部220は、ストレージエリアネットワーク(SAN)を備えることが可能である。データストレージ部220は、前述のSSDコントローラ28と、本明細書においてさらに詳細に後述する不揮発性メモリモジュールシステム30とを備えるマスデータストレージシステムであることが可能である。マスデータストレージシステムは、処理部216によって、および/あるいは1つまたは複数のクライアント214によってアクセス可能な大量のデータを保存することが可能である。
【００２６】
次に、前述のSSDコントローラ28と、不揮発性メモリモジュールシステム30とを含むマスストレージシステムを示す図3および図4を参照する。不揮発性メモリモジュールシステム30は、1つまたは複数のソケットコネクタ312-A、312-B、312-C、312-D、312-Eと、1つまたは複数の不揮発性メモリモジュール314-A、314-B、314-Cとを含む。ソケットコネクタ312-A、312-B、312-C、312-D、312-Eは、マザーボード310上に実装され、リング320で構成されている物理コネクタである。リング320は、SSDコントローラ28から、およびSSDコントローラ28に戻る閉電気回路を形成する。リング320は、図4に示すように、並列で進む複数の個々に絶縁された信号経路3501、3502、…、350Nを含むことを理解すべきである。様々な信号経路3501、3502、…、350Nの有意性は、SSDコントローラ28および不揮発性メモリモジュールシステム30のアーキテクチャによって決まる。
【００２７】
図示の実施形態においては、5つのソケットコネクタ312-A、312-B、312-C、312-D、312-Eを示しているが、本発明は、任意の特定の数のソケットコネクタに限定されるものでないことを理解すべきである。3つのソケットコネクタ312-A、312-B、312-C内に、対応する不揮発性メモリモジュール314-A、314-B、314-Cが支持される。他の2つのソケットコネクタ312-Dおよび312-Eは、それぞれのメモリモジュールを支持してない、すなわち、それらは「空」であるように示している。にもかかわらず、電気的な連続性は、特別なソケットコネクタにより提供されるという理由から、リング320を、図3および図4において(具体的には、図3におけるマーク領域340を参照のこと)空のソケット312-D、312-Eを横断しているように示しており、それについては本明細書において、より詳細に後述する。もちろん、このソケットの占有構成は単に、例示目的のためであり、他の構成も可能であることを認識すべきである。
【００２８】
不揮発性メモリモジュール314-Aは、プリント回路基板(PCB)316を備え、不揮発性メモリデバイス318のチェーンがその上に実装されている。PCB316は、マザーボード310のソケットコネクタ312-A、312-B、312-C、312-D、312-Eのうちのいずれか1つと解放可能なように対合可能な「ドーターカード」として動作する。同様の説明が、不揮発性メモリモジュール314-Bおよび314-Cに適用される。
【００２９】
SSDコントローラ28は、物理インターフェース322と、ホストインターフェース324と、制御モジュール326とを含む。物理インターフェース322は、SSDコントローラ28が、リング320を介して不揮発性メモリモジュール314-A、314-B、314-Cの不揮発性メモリデバイス318と通じることを可能にし、また、不揮発性メモリモジュール314-A、314-B、314-Cの不揮発性メモリデバイス318が、リング320を介してSSDコントローラ28と通じることを可能にする。ホストインターフェース324は、SSDコントローラ28が、ホストシステム330と通じることを可能にし、また、ホストシステム330が、SSDコントローラ28と通じることを可能にする。図1の実施形態においては、ホストシステム330は、MCH14、ICH18、およびバス20を介して通じるポータブルコンピューティングデバイス10のプロセッサ12を含むことが可能になり、図2の実施形態においては、ホストシステム330は、サーバ210の処理部216を含むことが可能になる。
【００３０】
図示のホストインターフェース324を、SSDコントローラ28の中に示しているが、代替の例においては、ホストインターフェース324は、個別デバイスとして実装されてもよく、またはSSDコントローラ28と連通しているシステムの内部にあってもよい。また、SSDコントローラ28を、マザーボード310上に実装された個別の構成要素として示しているが、SSDコントローラ28は、例えばホストシステム330内に埋込み可能など、マザーボードから離れて実装可能であることを当業者は理解するであろう。
【００３１】
制御モジュール326は、ファイル/メモリ管理サブモジュール(図示せず)を含む。他の可能な機能の中で、ファイル/メモリ管理サブモジュールは、論理アドレスのマッピングを物理アドレスにもたらし、それにより、要求されるデータの物理アドレスが確定可能になる。このマッピングを確立するためには、ファイル/メモリ管理サブモジュールは、いわゆる「ウェアレベリング(wear-leveling)」を実行するため、および/または「不良(bad)」メモリセルに対応する物理アドレスが、ホストシステム330には利用できなくする、もしくはそのホストシステムによって使用されないことを確実にするために、不揮発性メモリモジュール314-A、314-B、314-C上の不揮発性メモリデバイス318によって保存されるデータを配分し、かつ/または再配分するアルゴリズムを実行することが可能である。この後者のマッピング態様は、一般には、「マッピングアウト」と呼ばれ、それは、例示的な実施形態の文脈においては、マッピングアウトされる不良メモリセルに限定されるものではない。
【００３２】
SSDコントローラ28の少なくともいくつかの例においては、制御モジュール326は、以下のサブモジュールを含むことが可能であり、そのうちの少なくともいくつかは、ファイル/メモリ管理サブモジュールの構成要素:アロケータ、クリーナ、およびスタティック型ウェアレベラに見られることになる。アロケータは、例えばNAND Flash Translation Layer(NFTL)など、当業者には認識される既知の変換機構のうちのいずれか1つにより、論理アドレスの物理アドレスへの変換を扱う。クリーナに関しては、それは、当業者によって認識される形で、無効データのページを再利用するガーベージコレクションを扱う。スタティック型ウェアレベラに関しては、それは、ウェアレベリングを扱い、ウェアレベリングは、メモリのそれぞれのブロックについて消去の数を均等に配分する目標と一致する形で行われるデータ再配分によって特徴付けられる。メモリの個々のブロックの消去の数に対して、Flashメモリデバイスには固有の制限があるという理由で、ウェアレベリングは必須である。スタティック型ウェアレベリングの動機付けは、あまりにも長い周期の間、いずれのブロックにも、いずれの「コールド(cold)」データをも(「ホット(hot)」データとは対照的に)留まらせないことである。これは、いずれの2つのブロックの最大消去カウント差を最小限にすることによって達成可能であり、それにより、Flashメモリの寿命が延長可能になる。
【００３３】
図3および図4のマスストレージシステムは、SSDコントローラ28から、およびSSDコントローラ28に戻るそれぞれの閉電気回路を形成する1つのリングだけではなくて、複数のリングを形成するように適合可能であることを当業者は理解するであろう。例えば、図5および図6においては、5つのリング520-A、520-B、520-C、520-D、および520-Eが形成されており、そのそれぞれは、1つのそれぞれのソケットコネクタ312-A、312-B、312-C、312-D、312-Eを含み、その中に、それぞれの不揮発性メモリモジュール314-A、314-B、314-C、314-D、314-Eが挿入される。これにより、不揮発性メモリモジュール314-A、314-B、314-C、314-D、314-Eは、図3および図4の実施形態の単一のリング320の場合ならそうである直列ではなく、並列で処理を行うことが可能になる。もちろん、本発明の実施形態によるマスストレージシステムが、特定の数のリング、もしくはリングごとに特定の数のメモリモジュール、あるいは特定の総数のメモリモジュールに限定されるものでないことを認識すべきである。
【００３４】
リング520-A、520-B、520-C、520-D、520-Eのそれぞれには、いくつかの例においては、SSDコントローラ28内に記録される独自のドライブ文字(この場合には、「C:」、「D:」、「E:」、「F:」、および「G:」それぞれ)が割当て可能であることが分かる。より具体的には、特定の論理アドレスは、所与のリング内の不揮発性メモリモジュールのうちの特定のものの上の不揮発性メモリデバイスのうちの特定のものに対して、特定のメモリ位置を示すために、前述のファイル/メモリ管理サブモジュールによって使用されることを理解すべきである。種々のリングの中で区別するために、特定の論理アドレスは、前述のドライブ文字のうちの1つを含むことが可能である。したがって、ドライブ文字割当ての上述の例を挙げると、ホストシステム330はドライブ「F:」上の論理アドレスXYZにアクセスする必要があるとそれが指定する場合には、ファイル/メモリ管理サブモジュールは、リング520-D上にあって、他のリングの上にはない既存のメモリモジュールアーキテクチャ内で、論理アドレスXYZを物理アドレスに変換することが分かる。
【００３５】
次に、図7および図8を参照して、ソケットコネクタ312-Aの横断面図を立面で示している。ソケットコネクタ312-Aを一例として使用しているが、後に続く説明はまた、他のソケットコネクタ312-B、312-C、312-D、312-Eにも適用されることは理解されるであろう。ソケットコネクタ312-Aは、2つの状態のうちのいずれかを得ることが可能である。図7に示す第1の状態においては、ソケットコネクタ312-Aは、空であり、図8に示す第2の状態においては、ソケットコネクタ312-Aは、使用中である。具体的には、ソケットコネクタ312-Aが使用中である場合には、メモリモジュールのうちの特定のものが、この場合では、不揮発性メモリモジュール314-Aが、ソケットコネクタ312-A内に挿入される(差し込まれる)ことになる。
【００３６】
上述したように、ソケットコネクタ312-Aは、それが空の場合であっても、電気回路は維持されることを可能にする特殊な構成を有する。この目的のため、ソケットコネクタ312-Aは、複数の第1の導電体または「ピン」(その内のピン702のみを図7および図8に示す)と、複数の第2のピン(その内のピン704のみを図7および図8に示す)とを含む。第2のピンは、第1のピンにそれぞれ対応する。ここで、2つのこのような対応するピン、すなわち、ピン702と704とを考慮すると、これらは、例えば、薄い金属プレートなどの導電性で、弾性の材料から形成される。ピン702と704は、マザーボード310内のそれぞれの信号トレース720、722と電気的に接触している。信号トレース720は、ソケットコネクタ312-Aと、SSDコントローラ28との間のリング320の一部を形成する個々に絶縁された信号の一例である。同様に、信号トレース722は、ソケットコネクタ312-Aと、ソケットコネクタ312-Bとの間のリング320の別の一部を形成する個々に絶縁された信号の一例である。
【００３７】
図7におけるように、ソケットコネクタ312-Aが空である場合、ピン702と704は、薄い金属プレートの機械的バネ動作によって互いと接触する。このようにして、マザーボード310内の2つの信号トレース720、722の間の電気的接触が達成される。この効果は、ソケットコネクタ312-Aに、およびソケットコネクタ312-Aから通じる他の信号トレース(図示せず)についても、同様に達成される。全体としては、これにより、ソケットコネクタ312-Aを通るリング320は、ソケットコネクタ312-Aが空である場合であっても、電気的な連続性を維持することが可能になる。
【００３８】
加えて、図8に示すように、ピン702と704は、それらの間に不揮発性メモリモジュール(この場合には、不揮発性メモリデバイス314-A)を挟むことによって、物理的に分離していることが可能である。この動作を容易にするために、ピン702と704は、ソケットコネクタ312-Aが空であると、互いとの電気的な接触を維持し、不揮発性メモリモジュール314-Aがそれらの間に挿入されると、物理的に分離される内向きに向かい合う膨隆部により、外向きに湾曲していてよい。
【００３９】
図8におけるように、不揮発性メモリモジュール314-Aが実際に、ピン702と704との間に挟まれると、ピン702は、不揮発性メモリモジュール314-Aの前面902F上で対応する入力ピン730と接触し、ピン704は、不揮発性メモリモジュール314-Aの後面902B上で対応する出力ピン732と接触する。この効果は、ソケットコネクタ312-Aの対応する第1のピンと第2のピンの対についても、同様に達成される。したがって、ソケットコネクタ312-Aが使用中である場合、リング320上を進む電気信号は、不揮発性メモリモジュール314-Aの回路を通過せざるを得なくなる。
【００４０】
したがって、図7および図8に示すタイプのソケットコネクタを使用することは、(不揮発性メモリモジュール314-A、314-B、314-C、314-D、314-Eなどの)いずれかの不揮発性メモリモジュールが、ソケットコネクタのうちのいずれかの中に差し込まれるか否かに関しては関係なしに、(ソケットコネクタ312-A、312-B、312-C、312-D、312-Eなどの)1つまたは複数のソケットコネクタを介してSSDコントローラ28から出発し、SSDコントローラ28に戻るリング(リング320など)の形成を可能にすることを理解すべきである。
【００４１】
いくつかの例においては、不揮発性メモリモジュール314-Aは、長さが標準5.25インチ(13.3センチメートル)、および幅が1インチから1.5インチ(2.54センチメートルから3.81センチメートル)であることが可能であり、それにより、その2つの面902F、902Bのそれぞれの上に約4つから8つのチップパッケージを収容することが可能になる。もちろん、他の構成も可能である。不揮発性メモリモジュール314-Aを、それが単一ラインで構成されているパーツから成る場合は、「インライン(in-line)」メモリモジュールと呼ぶことが可能である。さらには、不揮発性メモリモジュール314-AがFlashメモリを含む場合は、それをFlash In-line Memory Module (「FIMM」)と呼ぶことが可能である。
【００４２】
引き続き図8を参照し、加えて図10における機能ブロック図を参照すると、不揮発性メモリモジュール314-Aは、両面コネクタ806が設けられている。コネクタ806は、物理コネクタであり、その中に対合されるソケットコネクタと組み合わせられる場合、それは、不揮発性メモリモジュール314-Aに対して強固な支持をもたらす。コネクタ806は、(前述の入力ピン730を含む)入力ピンの組802、および(前述の出力ピン732を含む)出力ピンの組804に対して外部インターフェースをもたらす。入力ピンの組802における入力ピンは、不揮発性メモリモジュール314-Aの前面902Fに配設可能であり、出力ピンの組804における出力ピンは、不揮発性メモリデバイス314-Aの後面902Bに配設可能である。
【００４３】
入力ピン802および出力ピン804はそれぞれ、互いと対応する。これは、入力ピン802のそれぞれが、出力ピン804のうちの特定のものと対応することを意味することが可能である。さらには、入力ピン802、および出力ピン804の対応するもの同士は、不揮発性メモリモジュール314-Aのいずれかの面上で位置合わせ可能である。詳細に述べるために、不揮発性メモリモジュール314-Aの前面902Fおよび後面902Bは、それぞれx-y平面を画定し、そのため、z座標は、PCB316内の深さを示す場合のx-y-z座標系の場合を考慮する。これは、2つの対応するピンが「位置合わせ」されることによって、それらが同じx座標およびy座標を占有するが、異なるz座標を占有することを意味することが可能である。もちろん、例えば、2つの対応するピンによって占有されるx座標およびy座標のサブセットが同じであることだけで十分である場合があるので、完全な位置合わせが、必要でない場合もある。当業者の知識内の他の適切な構成もまた、企図される。また、不揮発性メモリモジュール314-Aの2つの対応するピン間の「位置合わせ」を構成することにおける変更には、ソケットコネクタが空である場合であっても、リング302の電気的連続性を維持するために、ソケットコネクタの設計における変更が必要である場合があることも理解すべきである。
【００４４】
不揮発性メモリモジュール314-Aが、ソケットコネクタ312-Aと(例えば、挿入によって)対合されると、入力ピン802は、ソケットコネクタ312-Aの一方の側で、それぞれのピン(ピン702を含む)との電気的接触を確立する。同様に、出力ピン804は、ソケットコネクタ312-Aの他方の側で、それぞれのピン(ピン704を含む)との電気的接触を確立する。具体的には、図8に示すように、入力ピン730および出力ピン732は、ソケットコネクタ312-Aに属するピン702および704とそれぞれ電気的接触を確立する。したがって、ソケットコネクタ312-Aが使用中である場合、リング320上を進む電気信号は、不揮発性メモリモジュール314-Aの回路を通過せざるを得なくなる。
【００４５】
前述したように、かつ図10を参照すると、不揮発性メモリモジュール314-Aの回路は、不揮発性メモリデバイス318のチェーンを含む。図示する実施形態においては、308-1から308-16で示され、それぞれ第1から最終(すなわち、第16)まで順序付けられている16個の不揮発性メモリデバイスがチェーン内にある。しかし、本発明は、特定の不揮発性メモリモジュール上に実装可能、かつ相互接続可能な不揮発性メモリデバイスの数に関して、いずれもの特定の制限を課すものではない。
【００４６】
機能的観点から、図10の具体的な、限定していない実施形態に図示する入力ピンの組802は、不揮発性メモリデバイス308-1、…、308-16による伝播のための(例えば、バイアス信号または埋込みトレース信号を使用する)入力信号を、PCB316を通じて運ぶ入力ピンの第1のサブセット1112、ならびにマルチドロップのやり方で、不揮発性メモリデバイス308-1、…、308-16の中で配分される入力信号を、PCB316を通じて運ぶ入力ピンの第2のサブセット1122に細分可能である。入力ピンの第1のサブセット1112と、入力ピンの第2のサブセット1122との両方における入力ピンは、PCB316の前面902Fを介してアクセス可能である。
【００４７】
なおも図10の具体的な、限定していない実施形態を参照すると、出力ピンの組804は、入力ピンの第1のサブセット1112における入力ピンのうちのそれぞれのものに対する入力信号のうちのそれぞれのものと対応する出力信号を、最終の不揮発性メモリデバイス308-16から運ぶ出力ピンの第1のサブセット1114を含む。出力ピンの第1のサブセット1114における出力ピンは、入力ピンの第1のサブセット1112におけるそれぞれの入力ピンと位置合わせされる。出力ピンの組804はまた、出力ピンの第2のサブセット1124も含み、入力ピンの第2のサブセット1122における入力ピンのうちのそれぞれのものと位置合わせされるだけでなく、電気的に接続されている。出力ピンの第1のサブセット1114および出力ピンの第2のサブセット1124の両方における出力ピンは、PCB316の後面902Bを介してアクセス可能である。
【００４８】
次に、図10の実施形態の不揮発性メモリデバイス308-1から308-16のチェーンを見ると、コネクタ806の入力ピンの第1のサブセット1112における入力ピン(すなわち、チェーンにおける不揮発性メモリデバイスに沿って伝播されることになる入力信号を運ぶもの)は、第1の不揮発性メモリデバイス308-1の入力ピンの第1のサブセット950-1における対応する入力ピンと(例えば、図3のPCB316を通る経路を使用して)電気的に接続されている。加えて、コネクタ806の入力ピンの第2のサブセット1122における入力ピン(すなわち、チェーンにおけるすべての不揮発性メモリデバイスに配分されることになる共通入力信号を運ぶもの)は、(i)第1の不揮発性メモリデバイス308-1の入力ピンの第2のサブセット952-1における対応する入力ピン、(ii)他の不揮発性メモリデバイス308-2、…、308-16のそれぞれの上の入力ピンの類似のサブセット952-2、…、952-16における対応する入力ピン、および(iii)コネクタ806の出力ピンの第2の組1124における対応する出力ピンと並列で電気的に接続される。
【００４９】
なおも図10の具体的な、限定していない実施形態を参照すると、第1の不揮発性メモリデバイス308-1は、第1の不揮発性メモリデバイス308-1によって供給される出力信号を運ぶ出力ピンの組954-1を有する。これらの出力信号のうちのいくつかは、入力ピンの第1の組950-1における入力ピンによって運ばれる入力信号の伝播されるバージョンである。しかし、その他の出力信号は、第1の不揮発性メモリデバイス308-1から生じ、入力ピンの第1のサブセット950-1および入力ピンの第2のサブセット952-1における入力ピンを介して受信される刺激に応答して生成される。
【００５０】
なおも図示する実施形態の第1の不揮発性メモリデバイス308-1を参照すると、出力ピンの組954-1における出力ピンは、第2の不揮発性メモリデバイス308-2の入力ピンの第1のサブセット950-2における対応する入力ピンと電気的に接続されている。第2の不揮発性メモリデバイス308-2は同様に、最終の不揮発性メモリデバイス308-16が、その入力ピンの第1のサブセット950-16を介して到達するまで、第3の不揮発性メモリデバイス308-3などの対応する入力ピン(図示せず)と電気的に接続されている出力ピンの対応する組954-2を有する。最終の不揮発性メモリデバイス308-16は、コネクタ806の出力ピンの第1のサブセット1114にそれぞれ電気的に接続されている出力ピンの組954-16を有する。
【００５１】
チェーンにおける不揮発性メモリデバイス308-1、…、308-16の入力ピンおよび出力ピンの特有の機能は、本発明の範囲から逸脱することなく適合可能な様々なデバイスアーキテクチャの結果として、1つの実施形態から次の実施形態まで様々であり得ることを留意すべきである。
【００５２】
例えば、図13は、本発明の実施形態に使用可能な不揮発性メモリデバイス308-jに関する第1のタイプのアーキテクチャのブロック図である。不揮発性メモリデバイス308-jの構造および動作に関するさらなる詳細を、2008年8月21に米国特許出願公開第2008/0201548号として公開済みの「System Having One or More Memory Devices」と題された米国特許出願第12/033,577号に見ることが可能であり、それは、本明細書に参照によって本明細書によって組み込まれる。
【００５３】
不揮発性メモリデバイス308-jは、コントローラ1306と、メモリアレイ1308と、複数の入力ピンおよび出力ピンを備えるインターフェースとを含む。コントローラ1306は、不揮発性メモリデバイス308-jの入力ピンを介して届く信号に応答して、メモリアレイ1308にアクセスすることにより様々な制御機能および処理機能を実行し、不揮発性メモリデバイス308-jの出力ピンを介して、後続デバイスに信号を供給する。不揮発性メモリデバイス308-jに対する後続デバイスは、不揮発性メモリデバイス318のチェーンにおける不揮発性メモリデバイス308-jの相対位置に応じて、不揮発性メモリデバイス308-(j+1)か、またはSSDコントローラ28である。
【００５４】
具体的には、不揮発性メモリデバイス308-jのインターフェースは、1つまたは複数のシリアル入力ピン(本明細書においては以降、「D[0:N-1]ピン」)と、1つまたは複数のシリアル出力ピン(本明細書においては以降、「Q[0:N-1]ピン」)とを含む。1、2、4、8、または任意の他の数があり得るD[0:N-1]ピンは、とりわけ入力情報信号SD[0:N-1]によって不揮発性メモリデバイス308-j内に運ばれる情報(例えば、アドレス、コマンド、およびデータの情報)を転送するために使用され、この情報の一部は、コントローラ1306に向かうことになっており、一部は、メモリアレイ1308に向かうことになっている。D[0:N-1]ピンと同じ数のQ[0:N-1]ピンは、不揮発性メモリデバイス308-jから外に情報(例えば、アドレス、コマンド、およびデータの情報)を運ぶ出力情報信号SQ[0:N-1]を供給し、この情報の一部は、メモリアレイ1308から生じたものである可能性がある。
【００５５】
加えて、不揮発性メモリデバイス308-jのインターフェースは、コマンドストローブ入力ピン(本明細書においては以降、「CSIピン」)と、コマンドストローブエコー出力ピン(本明細書においては以降、「CSOピン」)とを含む。CSIピンは、コマンドストローブ信号SCSIを受け取る。コマンドストローブ信号SCSIは、D[0:N-1]ピンをイネーブルにするために、不揮発性メモリデバイス308-jによって使用され、それにより、コマンドストローブ信号SCSIがアクティブになると、D[0:N-1]ピンを介する不揮発性メモリデバイス308-jへのデータのシリアル入力は、コントローラ1306による処理が可能になる。コマンドストローブ信号SCSIはまた、コントローラ1306を通じて不揮発性メモリデバイス308-jのCSOピンに伝播され、エコー信号SCSOが、そこから後続デバイスに供給される。
【００５６】
加えて、不揮発性メモリデバイス308-jのインターフェースは、データストローブ入力ピン(本明細書においては以降、「DSIピン」)と、データストローブエコー出力ピン(本明細書においては以降、「DSOピン」)とを含む。DSIピンは、データストローブ信号SDSIを受け取る。データストローブ信号SDSIは、Q[0:N-1]pinをイネーブルにするために、不揮発性メモリデバイス308-jによって使用され、それにより、データストローブ信号SDSIがアクティブになると、これは、Q[0:N-1]ピンを介する不揮発性メモリデバイス308-jによって送出されると予想されるデータのシリアル出力を可能にする。データストローブ信号SDSIもまた、コントローラ1306を通じて不揮発性メモリデバイス308-jのDSOピンに伝播され、エコー信号SDSOが、そこから後続デバイスに、すなわち、308-(j+1)に供給される。
【００５７】
加えて、不揮発性メモリデバイス308-jのインターフェースは、クロック入力ピン(本明細書においては以降、「CKピン」)を含む。CKピンは、入力クロック信号SCKをSSDコントローラ28から受け取り、それは、不揮発性メモリデバイス308-jの内部のレジスタ(図示せず)内へのD[0:N-1]ピンに存在する信号のラッチング、ならびに不揮発性メモリデバイス308-jの内部のレジスタからQ[0:N-1]ピン上への信号のラッチングを制御するために使用される。入力クロック信号SCKはまた、不揮発性メモリデバイス308-jの内部のレジスタ内へのCSIピンおよびDSIピンに存在する信号のラッチング、続いて、CSOピンおよびDSOピン上への信号のラッチングをそれぞれ制御するためにも使用される。
【００５８】
加えて、不揮発性メモリデバイス308-jのインターフェースは、チップ選択ピンCE#を含み、それは、不揮発性メモリデバイス308-j、同時に他の不揮発性メモリデバイスの動作をイネーブルにするSSDコントローラ28からのチップ選択信号を受け取る。リセットピンRST#もまた、不揮発性メモリデバイス308-jの1つまたは複数の機能をリセットするためのリセット信号をSSDコントローラ28から運ぶ目的で設置可能である。
【００５９】
上述の説明を考慮すると、D[0:N-1]ピン、CSIピン、およびDSIピンは、不揮発性メモリデバイス308-jの入力ピンの第1のサブセット950-jに属していることが明らかになり、それらは、コネクタ806の入力ピンの第1のサブセット1112における入力ピンに対応し、ゼロまたは複数の前の不揮発性メモリデバイスを介して受け取られる。また、CKピン、CE#ピン、およびRST#ピンは、不揮発性メモリデバイス308-jの入力ピンの第2のサブセット952-jに属していることが明らかになり、それらは、入力ピンの第2のサブセット1122における入力ピン、またコネクタ806の出力ピンの第2のサブセット1124における出力ピンと並列で電気的に接続されている。(電力ピンおよび接地ピンもまた、このカテゴリに分類され、それらは、簡単にするために図示していない。)最終的には、Q[0:N-1]ピン、CSOピン、およびDSOピンは一緒に、不揮発性メモリデバイス308-jの出力ピンの組954-jを形成することは明らかになり、それらは、ゼロまたは複数の後続不揮発性メモリデバイスを介して、コネクタ806の出力ピンの第1の組1114における出力ピンに届く。
【００６０】
様々な追加の構成要素が、クロックレートのタイプ(例えば、シングルデータレート対ダブルデータレート)、クロック応答のタイプ(例えば、エッジアライン型対センターアライン型)、および不揮発性メモリデバイス308-jの機能の様々な他の態様に応じて、例えばバッファ、位相シフタ、他の論理サブ回路など、本発明の範囲から逸脱することなく、不揮発性メモリデバイス308-j内に設置可能であることもまた、当業者は理解するであろう。
【００６１】
上述したように、エコー信号SCSOおよびSDSOは、コマンドストローブ信号SCSIおよびデータストローブ信号SDSIのそれぞれ伝播されるバージョンであり、したがって、入力から出力の待ち時間(または「フロースルー」待ち時間)と本明細書においては呼び、TIOL-jと示す遅延を受けたことになる。いくつかのクロックサイクルに関して表すことが可能なTIOL-jは、不揮発性メモリデバイス308-j、より具体的には、コントローラ1306の設計を特徴付ける。TIOL-jは、種々のタイプおよび仕様のデバイスによって異なってよい。ある実施形態においては、TIOL-jは、公称クロックレートに対して可能な限り低いように設計され、コントローラ1306が、D[0:N-1]ピンにおける入力情報信号SD[0:N-1]によって運ばれる情報およびデータを処理し、メモリアレイ1308とのいずれの必須の相互作用を完了するのに十分な時間を有することを保証する。
【００６２】
コマンドストローブ信号SCSIがアクティブになると、入力情報信号SD[0:N-1]によって運ばれるデータは、TIOL-jクロックサイクルの遅延後、不揮発性メモリデバイス308-jによって処理される。したがって、コマンドストローブ信号SCSIの状態を、タイムウィンドウを確立していると見なしてよく、その間に入力情報信号SD[0:N-1]は、不揮発性メモリデバイス308-jによって処理すべきデータを運ぶ。それと同時に、コマンドストローブ信号SCSI、データストローブ信号SDSI、および入力情報信号SD[0:N-1]の現在の状態は、エコー信号SCSO、エコー信号SDSO、および出力情報信号SQ[0:N-1]上にそれぞれ転送され、それにより、それらは、TIOL-jクロックサイクルの前述の遅延後、その上に見られることになる。そのため、入力情報信号SD[0:N-1]、コマンドストローブ信号SCSI、およびデータストローブ信号SDSIの中に存在していた可能性がある同期に関するいずれもの関係が、後続デバイス、すなわち、308-(j+1)の便益のために維持される。
【００６３】
データストローブ信号SDSIのアクティブ化の影響は、わずかに異なる。一方では、不揮発性メモリデバイス308-jは、前に受信された命令(例えば、後述する「読出し」コマンド)に基づいてデータを送出することを予測することが可能である。ここでは、データストローブ信号SDSIのアクティブ化により、このようなデータは、TIOL-jクロックサイクルの遅延後、出力情報信号SQ[0:N-1]内に見え始めることになる。それと同時に、コマンドストローブ信号SCSIおよびデータストローブ信号SDSIの現在の状態は、エコー信号SCSOおよびSDSO上にそれぞれ転送され、それにより、それらは、TIOL-jクロックサイクルの前述の遅延後、その上に見られることになる。したがって、不揮発性メモリデバイス308-jが、情報を送出することを予測する場合、エコー信号SDSOの状態を、タイムウィンドウを確立していると見なしてよく、その間に出力情報信号SQ[0:N-1]は、不揮発性メモリデバイス308-jによって出力されるデータを有効に運ぶ。
【００６４】
他方では、不揮発性メモリデバイス308-jが、前に受信された命令に基づいて情報を送信することを予測しない場合(または、このような命令が全く存在しない場合には)、データストローブ信号SDSIのアクティブ化は、不揮発性メモリデバイス308-jに関しては無意味である。このような場合には、コマンドストローブ信号SCSI、データストローブ信号SDSI、および入力情報信号SD[0:N-1]の現在の状態は、エコー信号SCSO、エコー信号SDSO、出力情報信号SQ[0:N-1]上に単にそれぞれ転送され、それにより、それらは、TIOL-jクロックサイクルの前述の遅延後、その上に見られることになる。そのため、入力情報信号SD[0:N-1]、コマンドストローブ信号SCSI、およびデータストローブ信号SDSIの中に存在していた可能性がある同期に関するいずれもの関係が、後続デバイスの便益のために維持される。
【００６５】
上述したタイムウィンドウの間(すなわち、コマンドストローブ信号SCSIがアクティブな状態のままである間)、入力情報信号SD[0:N-1]によって運ばれるデータの一部は、SSDコントローラ28からのコマンドをデジタル的にエンコードすることが可能である。このようなコマンドは、コントローラ1306によって読み取られ、メモリアレイ1308の様々な要素、および不揮発性メモリデバイス308-jの他の回路(図示せず)に供給される制御信号に変換される。コマンドの例は、他の可能性の中でも特に、「書込み」コマンド、および読出しコマンドを含む。本発明の実施形態においては、コマンドは、SSDコントローラ28と、不揮発性メモリデバイス308-jとの間の通信のより高い層のプロトコルを形成するパケットの形態にある。
【００６６】
次に、本発明の実施形態において使用可能な不揮発性メモリデバイス308-jに関する第2のタイプのアーキテクチャのブロック図である図14を参照する。上述したように、不揮発性メモリデバイス308-jは、j=1でない限り、入力クロック信号SCKが直接、SSDコントローラ28から受信されないことを除いて、入力クロック信号SCKを受信するための前述のCKピンを含む。加えて、不揮発性メモリデバイス308-jは、入力クロック信号(本明細書においては以降、出力クロック信号SCKO)の処理されたバージョンを後続デバイスに供給するためのクロック出力ピン(本明細書においては以降、「CKOピン」)を含む。動作中、出力情報信号SQ[0:N-1]によっては込まれる情報は、有効な出力データに対してウィンドウの「開始」および「終了」を制御する前述のデータストローブ信号SDSIに基づいて、出力クロック信号SCKOと同期して出力される。
【００６７】
上述の説明を考慮すると、次に、D[0:N-1]ピン、CSIピン、およびDSIピン、ならびにCKピンは、不揮発性メモリデバイス308-jの入力ピンの第1のサブセット950-jに属していることが明らかになり、それらは、コネクタ806の入力ピンの第1のサブセット1112における入力ピンに対応し、ゼロまたは複数の前の不揮発性メモリデバイスを介して受け取られる。それと同時に、CE#ピンおよびRST#ピンのみが、不揮発性メモリデバイス308-jの入力ピンの第2のサブセット952-jに属していることが明らかになり、それらは、入力ピンの第2のサブセット1122における入力ピンに、またコネクタ806の出力ピンの第2のサブセット1124における出力ピンと並列で電気的に接続されている。最終的には、Q[0:N-1]ピン、CSOピン、およびDSOピンは、次にCKOピンによって接合され、不揮発性メモリデバイス308-jの出力ピンの組954-jを一緒に形成することが明らかになり、それらは、ゼロまたは複数の後続不揮発性メモリデバイスを介して、コネクタ806の出力ピンの第1の組1114における出力ピンに届く。
【００６８】
さらには、不揮発性メモリデバイス308-jが、様々な限定していない実施形態において、SDR(Single Data Rate)、DDR(Double Data Rate)、またはQDR(Quadruple Data Rate)動作をもたらすことが可能であることを理解すべきである。これは、ハーフクロックサイクルまたはクォータクロックサイクルと同じフロースルー待ち時間を形成することが可能になる。加えて、不揮発性メモリデバイス308-jは、高速アプリケーションで、より正確なクロックサイクルタイミングを達成するために、差動クロック信号を使用して実装可能である。同様にして、DSIピン、CSIピン、D[0:N-1]ピン、DSOピン、CSOピン、およびQ[0:N-1]ピン上の信号は、必要に応じて、または有益である場合には、差動信号であってよい。
【００６９】
そのため、上述の説明の特定の部分は、本発明の実施形態において使用可能な不揮発性メモリデバイス308-jに関する様々なアーキテクチャを示している。しかし、これらの実施形態は、限定しておらず、具体的には、本発明の実施形態において使用可能な不揮発性メモリデバイスのタイプは、上述のピン構成および機能によって一切限定されるものでないことを認識すべきである。実際に、他のタイプの不揮発性メモリデバイスが、ポイントツーポイントのデータフローを提供するのに適している場合があり、このような他のタイプの不揮発性メモリデバイスは、本発明の範囲から逸脱することなく使用可能である。具体的には、限定していない代替の不揮発性メモリデバイスは、コマンドストローブピンおよびデータストローブピン(例えば、CSIピン、CSOピン、DSIピン、およびDSOピン)のうちの1つまたは複数が欠けていてもよく、いくつかの限定していない可能性を挙げると、例えばアドレスラッチイネーブルピン、アドレスラッチイネーブルエコーピン、コマンドラッチイネーブルピン、およびコマンドラッチイネーブルエコーピンなどの(対応する電気信号を運ぶ)他のピンを備えている。いくつかの実施形態において使用可能な追加のピンの他の例は、読出し/書込みイネーブルピン、レディー/ビジーピン、および書込み保護ピンを含み、そのそれぞれは、対応する電気信号を運ぶ。
【００７０】
また、次に論じるように、所与の不揮発性メモリモジュールのPCB316上のコネクタ806および不揮発性メモリデバイス308-1、…、308-16を物理的に構成する様々なやり方があることにも留意すべきである。図10のより高いレベルのブロック図を引き続き参照する。
【００７１】
図9Aおよび9Bに、より正確に示す不揮発性メモリモジュールの1つの実施形態においては、コネクタ806は、PCB316の縁部910の中心領域に向かって配置され、第1の不揮発性メモリデバイス308-1は、PCB316の前面902Fの中心に向かって配置され、それにより、第1の不揮発性メモリデバイス308-1は、不揮発性メモリデバイス308-2、…、308-15のいずれよりも、コネクタ806の入力ピン802に近いことになる。第16の不揮発性メモリデバイス308-16のみが、後述する理由により、第1の不揮発性メモリデバイス308-1と同じほどコネクタ806に(したがって、SSDコントローラ28に)近いことが可能になる。
【００７２】
次いで、第2の不揮発性メモリデバイス308-2、第3の不揮発性メモリデバイス308-3、および第4の不揮発性メモリデバイス308-4は順次、PCB316の前面902Fに沿って、徐々にPCB316の縁部912に向かって配設される。次いで、第5の不揮発性メモリデバイス308-5は、PCB316の後面902B上に、PCB316の縁部912の近くに見られる。そこから、第5の不揮発性メモリデバイス308-5は、第6、第7と、(PCB316のもう1つの縁部914に見られるが、なおも後面902B上にある)第12の不揮発性メモリデバイス308-12までと直列で電気的に接続される。次いで、第13の不揮発性メモリデバイス308-13は、PCB316の前面902F上に、PCB316の縁部914の近くに見られる。そこから、第13の不揮発性メモリデバイス308-13は、第14の不揮発性メモリデバイス308-14、第15の不揮発性メモリデバイス308-15、および第16の不揮発性メモリデバイス308-16と直列で電気的に接続される。次いで、第16の不揮発性メモリデバイス308-16は、第1の不揮発性メモリデバイス308-1の隣に見られ、そのため、概してコネクタ806、具体的には出力ピン804に近い。
【００７３】
図9Aおよび9Bにおいては、配線950が、PCB316に沿って長手方向に通り、コネクタ806の入力ピンの第2のサブセット1112によって運ばれるクロック信号、および他の信号を配分する導体の部分を示すために使用される。信号ワイヤ951が、コネクタ806ピンの入力ピン802と、長手方向導体との間の短い距離を示す。端子レジスタ920は、端子電力(VTT)源における長手方向導体の端部を終端処理し、それぞれの配線950の特性インピーダンスまたは効果的な特性インピーダンスにそれぞれ対応する抵抗値を有する。
【００７４】
不揮発性メモリデバイス308-1、…、308-16の上述の構成は、隣接する不揮発性メモリデバイスの任意の対の間の最大距離を限定することを理解すべきである。加えて、PCB316の縁部910の中心付近にコネクタ806を配置することによって、およびPCB316自体の中心付近に第1の不揮発性メモリデバイス308-1を配置することによって、上述の構成は、配分される(マルチドロップ)クロッキング構成で、クロック配分と、入力負荷との均衡を達成する。結果として、(例えばクロックスキューなどの)高いクロック速度における望ましくない効果が緩和可能であり、有効なデータウィンドウの大きさが増大される。
【００７５】
伝播されるクロック構成においては、図9Aおよび9Bの物理構成は、不揮発性メモリデバイス308-1、…、308-16の他の物理構成がそうであるように使用可能である。例えば、次に、図11Aおよび11B、ならびに図12Aおよび12Bを参照すると、不揮発性メモリモジュール314-Aの2つの他の可能な物理構成を示している。これらの実施形態は、不揮発性メモリデバイス308-1、…、308-16のそれぞれによって使用されるクロック信号が、マルチドロップなやり方で配分されるのではなく、チェーンにおける前のデバイスから受信される伝播されたバージョンである場合に選択可能な選択肢を示している。この場合、すべての伝播された入力信号および出力信号(クロックを含む)が、一緒にグループ化され、PCB316の1つの縁部に向かって配置されるとともに、一般に電気的に接続されている(すなわち、マルチドロップ)信号もまた、一緒にグループ化されるが、PCB316の対向する縁部に向かって配置される。
【００７６】
したがって、限定していない本実施形態においては、不揮発性メモリモジュール314-Aの入力ピン802および出力ピン804は、ともに物理コネクタである第1の両面コネクタ1110と、第2の両面コネクタ1120との間で配分される。具体的には、入力ピンの第1のサブセット1112における入力ピンは、第1のコネクタ1110上に配設され、入力ピンの第2のサブセット1122における入力ピンは、第2のコネクタ1120上に配設される。入力ピンの第1のサブセット1112および入力ピンの第2のサブセット1122の両方における入力ピンは、PCB316の前面902Fを介してアクセス可能である。
【００７７】
一方、出力ピンの第1のサブセット1114における出力ピンは、入力ピンの第1のサブセット1112におけるそれぞれの入力ピンと位置合わせされる。さらには、出力ピンの第2のサブセット1124における出力ピンは、入力ピンの第2のサブセット1122における入力ピンのそれぞれのものと位置合わせされるだけでなく、また電気的に接続される。出力ピンの第1のサブセット1114および出力ピンの第2のサブセット1124の両方における出力ピンは、PCB316の後面902Bを介してアクセス可能である。
【００７８】
図11Aおよび11Bの実施形態においては、第1のコネクタ1110および第2のコネクタ1120は、PCB316の縁部910の対向する端部に、すなわち縁部914および912にそれぞれ近接して配置される。対照的に、図12Aおよび12Bの実施形態においては、第1のコネクタ1110および第2のコネクタ1120は、PCB316の異なる縁部に、すなわち縁部914および910にそれぞれ配置される。両方の実施形態に共通することは、第1の不揮発性メモリデバイス308-1が、PCB316の前面902F上に、第1のコネクタ1110に近接して配置されることであり、それにより、第1の不揮発性メモリデバイス308-1は、不揮発性メモリデバイス308-2、…、308-15のいずれよりも、コネクタ1110に近くなる。第16の不揮発性メモリデバイス308-16のみが、後述する理由により、第1の不揮発性メモリデバイス308-1と同じほど、コネクタ1110に(したがって、SSDコントローラ28に)近いことが可能になる。
【００７９】
引き続き図12Aおよび12Bの説明をすると、次いで、第2、第3、および第8の不揮発性メモリデバイス308-8までが順次、PCB316の前面902Fに沿って、徐々にPCB316の縁部912に向かって配設される。次いで、第9の不揮発性メモリデバイス308-9は、PCB316  の後面902B上に、PCB316の縁部912の近くに見られる。そこから、第9の不揮発性メモリデバイス308-9は、第10、第11と、(第1の不揮発性メモリデバイス308-1に対向するPCB316の元の縁部914で見られる)第16の不揮発性メモリデバイス308-16までと直列で電気的に接続される。したがって、第16の不揮発性メモリデバイス308-16は、そのため、第1のメモリデバイス308-1と同じほど第1のコネクタ1110に近い。
【００８０】
図11A、11B、図12Aおよび12Bにおける不揮発性メモリデバイス308-1、…、308-16の構成は、隣接するメモリデバイスのいずれの対間もの最大距離を限定するものであることを理解すべきである。それと同時に、入力ピンの第1のサブセット1112における入力ピンと、第1の不揮発性メモリデバイス308-1との間の距離、ならびに最終の不揮発性メモリデバイス308-16と、出力ピンの第1のサブセット1114における出力ピンとの間の距離もまた限定され、したがって、全体的な待ち時間を少なく保つ。
【００８１】
上述のものと類似する効果が、PCB316の1つの面(例えば、前面902F)のみを使用することによって、および後面902B上の元々のすべてのメモリデバイス(すなわち、図9Aおよび9Bにおける不揮発性メモリデバイス308-5から308-12、ならびに図11A、11B、図12Aおよび12Bにおける不揮発性メモリデバイス308-9から308-16)を、前面902F上の他のメモリデバイスの上または下の第2(もしくは第3など)の行に配置することによって達成可能になることが理解されるであろう。したがって、後面902B上の特定の不揮発性メモリデバイスとの電気的な接続ではなく、電気的な接続は、PCB316の異なる行に確立されることになる。
【００８２】
次に、本発明の代替の実施形態によるマスデータストレージシステムを示す図15を参照する。この実施形態においては、不揮発性メモリモジュール314-A、314-B、314-C、314-Dは、ソケットコネクタ312-A、312-B、312-C、312-D内にそれぞれ差し込まれる。加えて、拡張モジュール1510が、ソケットコネクタ312-E内に差し込まれる。拡張モジュール1510は、特殊なモジュールであり、接続部1550、ならびに接続部1550に取付け可能、および接続部1550から取外し可能なメモリ部1560を含む。接続部1550は、カードの形態にあり、コネクタ806と類似する物理コネクタ(図示せず)を含み、ソケットコネクタ312-E内に差し込まれる。接続部1550は、ソケットコネクタ312-A、312-B、312-C、312-D、312-Eと同一であってよい複数のソケットコネクタ1520をさらに含む。ソケットコネクタ1520はそれぞれ、それぞれの不揮発性メモリサブモジュールと個々に対合することが可能であり、そのサブモジュールは、物理的に接続されている場合、マザーボード310に並列になり、不揮発性メモリモジュール314-A、314-B、314-C、314-Dには垂直になる。
【００８３】
拡張モジュール1510のメモリ部1560は、不揮発性メモリデバイスの直列の相互接続部を含み、それらは、1つまたは複数の不揮発性メモリサブモジュール1530-A、1530-B、1530-C、1530-D全体に配分可能である。具体的な、限定していない実施形態においては、様々な不揮発性メモリサブモジュール1530-A、1530-B、1530-C、1530-Dのうちのいずれか1つ(またはすべて)が、不揮発性メモリモジュール314-A、314-B、314-C、314-D、314-Eのいずれかと同一であってよい。したがって、不揮発性メモリサブモジュール1530-A、1530-B、1530-C、1530-Dのうちのいずれか1つ(またはすべて)は、不揮発性メモリデバイス318のチェーンを含むことが可能である。
【００８４】
電気通信の観点から、図16のブロック図に見られるように、拡張モジュール1510が、所定の位置にある場合、リング320は、SSDコントローラ28から出発し、不揮発性メモリモジュール314-A、314-B、314-C、314-D、および不揮発性メモリサブモジュール1530-A、1530-B、1530-C、1530-Dを介して進み、次いで、元のSSDコントローラ28へと戻る。このようにして、拡張モジュール1510の挿入は、マスデータストレージシステムのストレージ密度がさらに増大することを可能にする。ソケットコネクタ1520がソケットコネクタ312-A、312-B、312-C、312-D、312-Eのいずれかと同一である場合には、リング320はなおも、不揮発メモリサブモジュール1530-A、1530-B、1530-C、1530-Dのうちのいくつ(またはいずれ)が、実際に、接続部1550のそれぞれのソケットコネクタ内に差し込まれているかということには関係なく、閉電気回路を形成することになることを理解すべきである。
【００８５】
拡張モジュール1510の接続部1550上のソケットコネクタ1520の数が、特には限定されるものでないことを当業者は理解するであろう。また、拡張モジュール1510は、マザーボード310のソケットコネクタのうちの1つが、1つまたは複数の不揮発性メモリサブモジュールを搭載している拡張モジュール1510を受ける場合、隣接するソケットコネクタ間に十分な空間がある限りは、マザーボード310の他のソケットコネクタ312-A、312-B、312-C、312-Dのうちのいずれか1つの中に挿入されていてもよいことを理解すべきである。また、(すべてを含む)いずれかの数のソケットコネクタ312-A、312-B、312-C、312-C、312-D、312-Eが、拡張モジュール1510と類似するそれぞれの拡張モジュールを受けることが可能であることも理解すべきである。また、拡張モジュールの使用は、図5および図6などのマルチリングの実施形態にも適用可能であり、したがって、いずれの特定のドライブまたは複数のドライブのメモリ容量の増加を可能にする。
【００８６】
したがって、本発明の実施形態による不揮発性固体マスストレージの解決策は、ストレージ密度に関しての柔軟拡張性、ならびに既存のマザーボード内に、および既存のマザーボードから外に、モジュールを交換することが可能であることに関しての使い易さを提供することが理解されるであろう。このようなマスストレージの解決策は、従来のマスストレージシステムと置き換えることも、または共存することも可能である。
【００８７】
いくつかの実施形態においては、本発明の実施形態によるすべてのまたは一部のマスデータストレージシステムは、コンピューティングデバイス上で動く論理合成ツールを使用して得られる低レベルのハードウェア記述に基づいて製造可能であることを理解すべきである。論理合成ツールは、(例えば、いくつかの限定していない可能性を挙げると、例えばHDL、VHDL、またはVerilogなどの言語における)マスデータストレージシステムの機能記述を含むソースコードを読み出し、対応する機能を実装するのに適している回路の物理実装の定義を送出する。
【００８８】
説明した実施形態の特定の適合形態および修正形態がなされ得る。そのため、上述の実施形態は、例示的であって、制限的ではないと見なされる。
【符号の説明】
【００８９】
10  コンピューティングデバイス
12  プロセッサ
14  メモリコントローラハブ(MCH)
16  メインメモリ
18 I/Oコントローラハブ(ICH)
20  バス
22  ディスプレイデバイスコントローラ
24  さらなるインターフェースコントローラ24
26  マスデータストレージシステム
28  固体ドライブ(SSD)コントローラ
30  不揮発性メモリモジュールシステム
32  ディスプレイデバイス
34  さらなる周辺デバイス
210  サーバ
212  ネットワーク
214  クライアント
216  処理部
218  ネットワークインターフェース
220  データストレージ部
308-1〜308-16  不揮発性メモリデバイス
310  マザーボード
312-A〜312-E  ソケットコネクタ
314-A〜314-E  不揮発性メモリモジュール
316  プリント回路基板(PCB)
318  不揮発性メモリデバイス
320  リング
322  物理インターフェース
324  ホストインターフェース
326  制御モジュール
330  ホストシステム
350  信号経路
520-A〜520-E  リング
702  ピン
704  ピン
720  信号トレース
722  信号トレース
730  入力ピン
732  出力ピン
802  入力ピンの組
804  出力ピンの組
806  コネクタ
902F  前面
902B  後面
910  縁部
912  縁部
914  縁部
920  端子レジスタ
950  配線
950-1〜905-16  不揮発性メモリデバイスの入力ピンの第1のサブセット
951  信号ワイヤ
952-1〜952-16  不揮発性メモリデバイスの入力ピンの第2のサブセット
954-1〜954-16  出力ピンの組
1110  第1のコネクタ
1122  第2のコネクタ
1112  コネクタ806の入力ピンの第2のサブセット
1114  コネクタ806の出力ピンの第1のサブセット
1122  コネクタ806の入力ピンの第2のサブセット
1124  コネクタ806の出力ピンの第2のサブセット
1306  コントローラ
1308  メモリアレイ
1510  拡張モジュール
1520  ソケットコネクタ
1530-A〜1530-D  不揮発性メモリサブモジュール
1550  接続部
1560  メモリ部
【図１】
2012503237.tif 000003
【図２】
2012503237.tif 000004
【図３】
2012503237.tif 000005
【図４】
2012503237.tif 000006
【図５】
2012503237.tif 000007
【図６】
2012503237.tif 000008
【図７】
2012503237.tif 000009
【図８】
2012503237.tif 000010
【図９Ａ】
2012503237.tif 000011
【図９Ｂ】
2012503237.tif 000012
【図１０】
2012503237.tif 000013
【図１１Ａ】
2012503237.tif 000014
【図１１Ｂ】
2012503237.tif 000015
【図１２Ａ】
2012503237.tif 000016
【図１２Ｂ】
2012503237.tif 000017
【図１３】
2012503237.tif 000018
【図１４】
2012503237.tif 000019
【図１５】
2012503237.tif 000020
【図１６】
2012503237.tif 000021
【手続補正書】
【提出日】平成23年6月2日(2011.6.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号を発行し、受信して、メモリ動作を行うためのコントローラと、
少なくとも1つの第1のコネクタを含み、前記少なくとも1つの第1のコネクタのそれぞれを介して前記コントローラから、および前記コントローに戻るリングを確立するための信号経路を提供するマザーボードと、
不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールと
を備える、マスデータストレージシステムにおいて、
前記少なくとも1つの第1のコネクタのうちの所与のものと前記第2のコネクタの対合により、不揮発性メモリデバイスの前記チェーンは、前記リング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、
マスデータストレージシステム。
【請求項２】
前記少なくとも1つの第1のコネクタは、複数の第1のコネクタを備え、前記少なくとも1つの不揮発性メモリモジュールは、複数の不揮発性メモリモジュールを備える、請求項1に記載のマスデータストレージシステム。
【請求項３】
前記マザーボードは、少なくとも1つの第3のコネクタを備え、前記少なくとも1つの第3のコネクタのそれぞれを介して前記コントローラから、前記コントローラに戻る第2のリングを確立するための信号経路を提供する、請求項1に記載のマスデータストレージシステム。
【請求項４】
前記少なくとも1つの第3のコネクタの所与のものと前記第2のコネクタの対合により、不揮発性メモリデバイスの前記チェーンは、前記第2のリング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、請求項3に記載のマスデータストレージシステム。
【請求項５】
前記少なくとも1つの第1のコネクタは、複数の第1のコネクタを備え、前記少なくとも1つの不揮発性メモリモジュールは、複数の不揮発性メモリモジュールを備える、請求項3に記載のマスデータストレージシステム。
【請求項６】
前記少なくとも1つの不揮発性メモリモジュールの特定のものは、接続部と、前記接続部に取付け可能な、かつ前記接続部から取外し可能なメモリ部とを備える拡張モジュールであり、前記メモリ部は、前記少なくとも1つの不揮発性メモリモジュールの前記特定のものの不揮発性メモリデバイスの前記チェーンを備え、前記接続部は、前記少なくとも1つの不揮発性メモリモジュールの前記特定のものの前記第2のコネクタを備える、請求項1に記載のマスデータストレージシステム。
【請求項７】
前記メモリ部は、少なくとも1つのメモリサブモジュールを備え、前記少なくとも1つの不揮発性メモリモジュールの前記特定のものの不揮発性メモリデバイスの前記チェーンは、前記少なくとも1つのメモリサブモジュール全体に配分される、請求項6に記載のマスデータストレージシステム。
【請求項８】
前記少なくとも1つのメモリサブモジュールは、複数のメモリサブモジュールを備える、請求項7に記載のマスデータストレージシステム。
【請求項９】
前記メモリサブモジュールのそれぞれは、独立して前記接続部と対合することが可能である、請求項8に記載のマスデータストレージシステム。
【請求項１０】
前記少なくとも1つの第1のコネクタの前記第2のコネクタおよび前記所与のものは、前記対合が生じると、前記不揮発性メモリモジュールに対して強固な支持をもたらすように構成されている、請求項1に記載のマスデータストレージシステム。
【請求項１１】
前記コントローラは、処理ユニットとインターフェースするメモリ制御ハブから受信された命令に基づいて、前記メモリ動作を行うように構成されている、請求項1に記載のマスデータストレージシステム。
【請求項１２】
前記コントローラは、前記マザーボード上に実装されている、請求項1に記載のマスデータストレージシステム。
【請求項１３】
不揮発性メモリモジュールにおいて、
不揮発性メモリデバイスのチェーンと、
前記モジュールで受信された入力信号を前記チェーンに運び、前記モジュールから解放されることになる出力信号を運ぶための複数の導電体であって、前記出力信号のうちの少なくともいくつかは、前記チェーンによって伝播された前記入力信号のうちの対応するもののバージョンである、導電体と、
前記導電体に外部インターフェースを供給する両面コネクタであって、前記チェーンにおける前記不揮発性メモリデバイス上でメモリ動作を行うためのコントローラと電気的な接触をもたらすマザーボードの対応するコネクタと解放可能なように対合するように構成されている、コネクタと
を備え、
前記入力信号を運ぶ前記導電体は、前記コネクタの第1の面に配設され、前記出力信号を運ぶ前記導電体は、前記入力信号を運ぶ前記導電体とそれぞれ位置合わせして、前記コネクタの第2の対向面に配設されている、
不揮発性メモリモジュール。
【請求項１４】
前記不揮発性メモリモジュールは、インラインメモリモジュールである、請求項13に記載の不揮発性メモリモジュール。
【請求項１５】
前記不揮発性メモリモジュールは、前記不揮発性メモリデバイスがその上に実装されているプリント回路基板を備える、請求項13に記載の不揮発性メモリモジュール。
【請求項１６】
前記プリント回路基板は、前記第1および第2の対向する面を外接する少なくとも3つの縁部を有し、前記コネクタは、実質的に前記縁部のうちの1つの中心部に沿って配設されている、請求項15に記載の不揮発性メモリモジュール。
【請求項１７】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記プリント回路基板の中心の近くに配設されている、請求項16に記載の不揮発性メモリモジュール。
【請求項１８】
前記縁部のうちの前記1つの前記中心部は、前記不揮発性メモリモジュールの前記コネクタが、前記マザーボードの前記対応するコネクタと対合されると、前記不揮発性メモリモジュールに対して強固な支持をもたらす、請求項16に記載の不揮発性メモリモジュール。
【請求項１９】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記コネクタの近くに配設されている、請求項13に記載の不揮発性メモリモジュール。
【請求項２０】
前記出力信号のうちの前記少なくともいくつかは、前記最終のメモリデバイスによって供給され、前記入力信号のうちの前記対応するものは、前記第1の不揮発性メモリデバイスに供給される、請求項19に記載の不揮発性メモリモジュール。
【請求項２１】
前記入力信号のうちの前記対応するものは、コマンドストローブ信号と、データストローブ信号とを含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２２】
前記入力信号のうちの前記対応するものは、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号をさらに含む、請求項21に記載の不揮発性メモリモジュール。
【請求項２３】
前記入力信号は、前記チェーンにおける前記第1の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスに情報を提供するためのシリアル入力信号をさらに含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２４】
前記出力信号は、前記チェーンにおける前記最終の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスから情報を運ぶシリアル出力信号をさらに含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２５】
前記入力信号は、前記チェーンにおける前記不揮発性メモリデバイスに並列で配分される第1の信号をさらに含む、請求項20に記載の不揮発性メモリモジュール。
【請求項２６】
前記第1の信号はさらに、前記出力信号のうちの対応するものと並列で電気的に接続されている、請求項25に記載の不揮発性メモリモジュール。
【請求項２７】
前記第1の信号は、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号を含む、請求項26に記載の不揮発性メモリモジュール。
【請求項２８】
前記プリント回路基板は、前記第1および第2の対向する面を外接する少なくとも3つの縁部を有し、前記コネクタは、(i)前記縁部のうちの第2のものに近接して前記縁部のうちの第1のものに沿って配設されている第1の部分と、(ii)前記縁部のうちの第4のものに近接して前記縁部のうちの第3のものに沿って配設されている第2の部分とを含み、前記縁部のうちの前記第1のものは、前記縁部のうちの第3のものか、または前記縁部のうちの第4のものかのいずれかと同一であり、前記縁部のうちの他のすべてのものは、異なっている、請求項15に記載の不揮発性メモリモジュール。
【請求項２９】
前記縁部のうちの前記第1のものは、前記縁部のうちの前記第3のものと同一である、請求項28に記載の不揮発性メモリモジュール。
【請求項３０】
前記縁部のうちの前記第1のものは、前記縁部のうちの前記第4のものと同一である、請求項28に記載の不揮発性メモリモジュール。
【請求項３１】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記縁部のうちの前記第2のものの近くに配設されている、請求項28に記載の不揮発性メモリモジュール。
【請求項３２】
前記コネクタの前記第1および第2の部分を含む前記縁部のうちの前記第1のものの領域は、前記不揮発性メモリモジュールの前記コネクタが、前記マザーボードの前記対応するコネクタと対合されると、前記不揮発性メモリモジュールに対して強固な支持をもたらす、請求項28に記載の不揮発性メモリモジュール。
【請求項３３】
前記チェーンは、すべてが直列で相互接続されている第1の不揮発性メモリデバイスと、最終の不揮発性メモリデバイスと、少なくとも1つの中間の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと、前記最終の不揮発性メモリデバイスとは、前記中間の不揮発性メモリデバイスのいずれよりも、前記コネクタの前記第1の部分の近くに配設されている、請求項28に記載の不揮発性メモリモジュール。
【請求項３４】
前記導電体のうちの第1のものは、前記コネクタの前記第1の部分上に配設され、前記導電体のうちの第2のものは、前記コネクタの前記第2の部分上に配設されている、請求項28に記載の不揮発性メモリモジュール。
【請求項３５】
前記出力信号のうちの前記少なくともいくつかは、前記最終のメモリデバイスによって供給され、前記入力信号のうちの前記対応するものは、前記第1の不揮発性メモリデバイスに供給される、請求項34に記載の不揮発性メモリモジュール。
【請求項３６】
前記出力信号のうちの前記少なくともいくつかと、前記入力信号のうちの前記対応するものとは、前記導電体のうちの前記第1のものによって運ばれる、請求項35に記載の不揮発性メモリモジュール。
【請求項３７】
前記入力信号のうちの前記対応するものは、コマンドストローブ信号と、データストローブ信号とを含む、請求項36に記載の不揮発性メモリモジュール。
【請求項３８】
前記入力信号のうちの前記対応するものは、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号をさらに含む、請求項37に記載の不揮発性メモリモジュール。
【請求項３９】
前記入力信号は、前記チェーンにおける前記第1の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスに情報を提供するためのシリアル入力信号をさらに含む、請求項35に記載の不揮発性メモリモジュール。
【請求項４０】
前記出力信号は、前記チェーンにおける前記最終の不揮発性メモリデバイスを介して、前記チェーンにおけるターゲット不揮発性メモリデバイスから情報を運ぶシリアル出力信号をさらに含む、請求項35に記載の不揮発性メモリモジュール。
【請求項４１】
前記入力信号は、前記チェーンにおける前記不揮発性メモリデバイスに並列で配分される第1の信号をさらに含む、請求項35に記載の不揮発性メモリモジュール。
【請求項４２】
前記第1の信号はさらに、前記出力信号のうちの対応するものと並列で電気的に接続されている、請求項41に記載の不揮発性メモリモジュール。
【請求項４３】
前記第1の信号と、前記出力信号のうちの前記対応するものとは、前記導電体のうちの前記第2のものによって運ばれる、請求項42に記載の不揮発性メモリモジュール。
【請求項４４】
前記第1の信号は、前記チェーンにおける前記不揮発性メモリデバイスの動作を制御するためのクロック信号を含む、請求項43に記載の不揮発性メモリモジュール。
【請求項４５】
不揮発性メモリデバイスの前記チェーンは、前記第1の面上に実装されている不揮発性メモリデバイスの第1の組と、前記第2の面上に実装されている不揮発性メモリデバイスの第2の組とを備える、請求項13に記載の不揮発性メモリモジュール。
【請求項４６】
不揮発性メモリデバイスの前記チェーンは、前記第1の面上に実装されている不揮発性メモリデバイスの第1の行と、前記第1の面上に実装されている不揮発性メモリデバイスの第2の行とを備え、前記第1および第2の行は、互いに平行である、請求項13に記載の不揮発性メモリモジュール。
【請求項４７】
入力/出力インターフェースと、
命令を保存するメインメモリと、
前記メインメモリ内に保存されている命令に基づいて、コンピューティング動作を実行するための少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサと電気的に接続されているマスデータストレージシステムと
を備える、コンピューティングデバイスであって、
前記マスターデータストレージシステムは、
前記少なくとも1つのプロセッサから受信された信号に基づいて、メモリ動作を行うためのコントローラと、
少なくとも1つの第1のコネクタを含み、前記少なくとも1つの第1のコネクタのそれぞれを介して前記コントローラから、および前記コントローラに戻るリングを確立するための信号経路を提供するマザーボードと、
不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールとを備え、
前記少なくとも1つの第1のコネクタのうちの所与のものと前記第2のコネクタの対合により、不揮発メモリデバイスの前記チェーンは、前記リング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、
コンピューティングデバイス。
【請求項４８】
ネットワークを介して、少なくとも1つのクライアントとの通信を可能にするネットワークインターフェースと、
少なくとも1つのアプリケーションを実行し、前記少なくとも1つのクライアントから受信されたリクエストをサービスすることが可能な処理部と、
前記処理部と電気的に接続されているマスデータストレージシステムと
を備える、サーバであって、
前記マスデータストレージシステムは、
前記処理部から受信された信号に基づいて、メモリ動作を行うためのコントローラと、
少なくとも1つの第1のコネクタを備え、前記少なくとも1つの第1のコネクタのそれぞれを介して前記コントローラから、および前記コントローラに戻るリングを確立するための信号経路を提供するマザーボードと、
不揮発性メモリデバイスのチェーンと電気的に接続されている第2のコネクタを含む少なくとも1つの不揮発性メモリモジュールと
を備え、
前記少なくとも1つの第1のコネクタのうちの所与のものと前記第2のコネクタの対合により、不揮発性メモリデバイスの前記チェーンは、前記リング内に挿入されることになり、それによって、前記コントローラは、前記チェーンにおける前記不揮発性メモリデバイス上で前記メモリ動作を行うことが可能になる、
サーバ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【図１】本発明の具体的な、限定していない実施形態によるマスデータストレージシステムを備えるコンピューティングデバイスのブロック図である。
【図２】本発明の具体的な、限定していない実施形態によるマスデータストレージシステムを備えるサーバのブロック図である。
【図３】コントローラと、複数のソケットコネクタと、ソケットコネクタ内に挿入用の複数の不揮発性メモリモジュールとを含む本発明の具体的な、限定していない実施形態によるマスデータストレージシステムの斜視図である。
【図４】図3のマスデータストレージシステムのブロック図である。
【図５】本発明の別の具体的な、限定していない実施形態によるマスデータストレージシステムの斜視図である。
【図６】図5のマスデータストレージシステムのブロック図である。
【図７】本発明の具体的な、限定していない実施形態による空のソケットコネクタの横断面図である。
【図８】本発明の具体的な、限定していない実施形態による挿入された不揮発性メモリモジュールを収容するソケットコネクタの横断面図である。
【図９Ａ】マルチドロップクロックが供給される本発明の具体的な、限定していない実施形態による不揮発性メモリモジュールの前面に対する不揮発性メモリデバイスの配列を示す図である。
【図９Ｂ】その前面が図9Aに示されている同じ不揮発性メモリモジュールの後面に対する不揮発性メモリデバイスの配列を示す図である。
【図１０】図7および図8の不揮発性メモリデバイスのブロック図である。
【図１１Ａ】伝播クロックが供給される本発明の第1の具体的な、限定していない実施形態による不揮発性メモリモジュールの前面に対する不揮発性メモリデバイスの配列を示す図である。
【図１１Ｂ】その前面が図11Aに示されている同じ不揮発性メモリモジュールの後面に対する不揮発性メモリデバイスの配列を示す図である。
【図１２Ａ】伝播クロックが供給される本発明の第2の具体的な、限定していない実施形態による不揮発性メモリモジュールの前面に対する不揮発性メモリデバイスの配列を示す図である。
【図１２Ｂ】その前面が図12Aに示されている同じ不揮発性メモリモジュールの後面に対する不揮発性メモリデバイスの配列を示す図である。
【図１３】本発明の実施形態とともに使用可能な第1のタイプの不揮発性メモリデバイスのブロック図である。
【図１４】本発明の実施形態とともに使用可能な第2のタイプの不揮発性メモリデバイスのブロック図である。
【図１５】拡張モジュールが設けられている本発明のさらなる別の具体的な、限定していない実施形態によるマスデータストレージシステムの斜視図である。
【図１６】図14のマスデータストレージシステムのブロック図である。
【国際調査報告】
2012503237.tif 000022
2012503237.tif 000023