【手続補正書】
【提出日】平成21年5月15日(2009.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ヘテロ構造を形成する方法であって、
（ａ）表面を有しかつ第１の半導体材料を含む基板を設け、
（ｂ）前記基板上に転位ブロックマスクを設け、該マスクが、誘電材料を含み、前記基板の前記表面へと延びかつ少なくとも１つの側壁によって画定されている実質的に長方形のトレンチを有し、前記側壁の少なくとも一部が、前記基板の表面に、前記第１の半導体材料の選択された結晶方向に対して配向角度をなして接しており、前記トレンチが、長さＬより小さい所定の幅Ｗを有し、
（ｃ）前記トレンチに、第２の半導体材料を含む再成長層を堆積させ、前記配向角度によって、前記再成長層中の貫通転位が、前記側壁で終端し、その密度が、前記基板の表面からの距離が大きくなるにつれて減少するようになっており、
（ｉ）前記トレンチの側壁が、前記基板の表面からの所定の距離Ｈに少なくとも等しい高さを有し、（ｉｉ）前記貫通転位が、前記転位ブロックマスク内に設けられた前記トレンチの側壁で、前記所定の距離Ｈでまたはそれより下で終端し、（ｉｉｉ）前記トレンチの側壁が、
前記基板の表面近くに設けられ、前記基板の表面からの前記所定の距離Ｈに少なくとも等しい高さを有する第１の部分と、
前記第１の部分の上に設けられ、前記基板の表面に対して傾斜しかつ外方に向かって拡大している第２の部分とを有する、方法。
【請求項２】
前記再成長層上および前記転位ブロックマスクの少なくとも一部上に、前記第２の半導体材料を含む過成長層を堆積させることをさらに含む、請求項１に記載の方法。
【請求項３】
半導体ヘテロ構造を形成する方法であって、
（ａ）表面を有しかつ第１の半導体材料を含む基板を設け、
（ｂ）前記基板上に転位ブロックマスクを設け、該マスクが、誘電材料を含み、前記基板の前記表面へと延びかつ少なくとも１つの側壁によって画定されている実質的に長方形のトレンチを有し、前記側壁の少なくとも一部が、前記基板の表面に、前記第１の半導体材料の選択された結晶方向に対して配向角度をなして接しており、前記トレンチが、長さＬより小さい所定の幅Ｗを有し、
（ｃ）前記トレンチに、第２の半導体材料を含む再成長層を堆積させ、前記配向角度によって、前記再成長層中の貫通転位の密度が、前記側壁で終端し、前記基板の表面からの距離が大きくなるにつれて減少するようになっており、
（ｄ）前記再成長層上および前記転位ブロックマスクの少なくとも一部上に、前記第２の半導体材料を含む過成長層を堆積させ、
（ｅ）前記過成長層の少なくとも一部を結晶化させ、
前記貫通転位が、前記転位ブロックマスク内に設けられた前記トレンチの側壁で終端する、方法。
【請求項４】
前記第１の半導体材料が、シリコンまたはシリコンゲルマニウム合金を含む、請求項１に記載の方法。
【請求項５】
前記第２の半導体材料が、ゲルマニウム、シリコンゲルマニウム、ガリウムヒ素、アルミニウムアンチモン、インジウムアルミニウムアンチモン、インジウムアンチモン、インジウムヒ素、インジウムリンおよび窒化ガリウムからなる群から選択される、請求項１に記載の方法。
【請求項６】
半導体ヘテロ構造を形成する方法であって、
（ａ）表面を有しかつ第１の半導体材料を含む基板を設け、
（ｂ）前記基板上に転位ブロックマスクを設け、該マスクが、誘電材料を含み、前記基板の前記表面へと延びかつ少なくとも１つの側壁によって画定されている実質的に長方形のトレンチを有し、前記側壁の少なくとも一部が、前記基板の表面に、前記第１の半導体材料の選択された結晶方向に対して配向角度をなして接しており、前記トレンチが、長さＬより小さい所定の幅Ｗを有し、
（ｃ）前記トレンチに、第２の半導体材料を含む再成長層を堆積させ、前記配向角度によって、前記再成長層中の貫通転位が、前記側壁で終端し、その密度が、前記基板の表面からの距離が大きくなるにつれて減少するようになっており、
前記第２の半導体材料の組成が勾配しており、前記貫通転位が、前記転位ブロックマスク内に設けられた前記トレンチの側壁で終端する、方法。
【請求項７】
前記第１の半導体材料の選択された結晶方向が、前記再成長層中の貫通転位の少なくとも１つの伝搬方向と整合している、請求項１に記載の方法。
【請求項８】
前記配向角度が約３０〜約６０度である、請求項７に記載の方法。
【請求項９】
前記基板の前記表面が、（１００）、（１１０）および（１１１）からなる群から選択された結晶配向を有する、請求項１に記載の方法。
【請求項１０】
前記選択された結晶方向が、前記第１の半導体材料の＜１１０＞結晶方向と実質的に整合している、請求項９に記載の方法。
【請求項１１】
前記側壁の一部が、前記基板の表面に、前記第１の半導体材料の＜１００＞結晶方向と実質的に整合して接している、請求項９に記載の方法。
【請求項１２】
前記第１の半導体材料が非極性であり、前記第２の半導体材料が極性であり、前記配向角度によって、前記基板の表面からの距離が大きくなるにつれて、前記再成長層中の逆位相境界の密度が減少する、請求項１に記載の方法。
【請求項１３】
前記配向角度によって、前記再成長層中に積層欠陥の密度が、前記基板の表面からの距離が大きくなるにつれて減少する、請求項１に記載の方法。
【請求項１４】
前記配向角度によって、前記再成長層中の双晶境界の密度が、前記基板の表面からの距離が大きくなるにつれて減少する、請求項１に記載の方法。
【請求項１５】
前記再成長層を平坦化し、該平坦化ステップ後に、前記再成長層の平坦化された表面が、前記転位ブロックマスクの上表面と実質的に同一面になっていることをさらに含む、請求項１に記載の方法。
【請求項１６】
前記貫通転位が、前記転位ブロックマスク内に設けられた前記開口部の側壁で、前記基板の表面からの所定の距離Ｈでまたはそれより下で終端する、請求項１に記載の方法。
【請求項１７】
前記転位ブロックマスクに設けられた前記開口部が、変化する幅を有する、請求項１６に記載の方法。
【請求項１８】
前記転位ブロックマスクに設けられた前記開口部の前記側壁が、
（ａ）前記基板の表面近くに設けられかつ前記基板の表面からの所定の距離Ｈに少なくとも等しい高さを有する第１の部分、ならびに
（ｂ）前記第１の部分上に設けられた第２の部分を有し、
前記側壁の前記第２の部分が外方に向かって拡大している、請求項１６に記載の方法。
【請求項１９】
前記転位ブロックマスクに設けられた前記トレンチの前記側壁が、前記基板の表面からの所定の距離Ｈに少なくとも等しい高さを有し、前記トレンチが、実質的に長方形であり、所定の幅Ｗを有し、前記トレンチの該幅Ｗが、前記トレンチの長さＬより小さい、請求項１に記載の方法。
【請求項２０】
前記トレンチの幅Ｗが約５００ｎｍ未満である、請求項１９に記載の方法。
【請求項２１】
前記トレンチの長さＬが、それぞれＷおよびＨより大きい、請求項２０に記載の方法。
【請求項２２】
前記基板の少なくとも一部上に格子不整合層を堆積させ、その後、該格子不整合層上に前記転位ブロックマスクを設け、当該格子不整合層が、第３の半導体材料を含みかつ少なくとも部分的に緩和されていることをさらに含む、請求項１に記載の方法。
【請求項２３】
前記格子不整合層を平坦化させ、その後、前記転位ブロックマスクを設けることをさらに含む、請求項２２に記載の方法。
【請求項２４】
（ａ）表面を有しかつ第１の半導体材料を含む基板、
（ｂ）前記基板上に設けられた転位ブロックマスクであって、前記基板の前記表面へと延びかつ少なくとも１つの側壁によって画定されているトレンチを有し、前記側壁が、前記基板の表面からの所定の距離Ｈに少なくとも等しい高さを有し、前記トレンチが、実質的に長方形であり、所定の幅Ｗを有する、転位ブロックマスク、ならびに
（ｃ）第２の半導体材料を含みかつ前記トレンチ内に形成されている再成長層
を含み、
前記トレンチの高さの、前記トレンチの幅に対する比が０．５より大きく、前記再成長層内の前記転位欠陥が、前記トレンチの前記側壁で、所定の距離Ｈでまたはそれより下で終端している、半導体構造。
【請求項２５】
前記第１の半導体材料が非極性であり、前記第２の半導体材料が極性であり、前記配向角度によって、前記再成長層中の逆位相境界の密度が、前記基板の表面からの距離が増加するにつれて減少している、請求項２４に記載の方法。
【請求項２６】
（ａ）表面を有しかつ第１の半導体材料を含む基板、
（ｂ）前記基板上に設けられた転位ブロックマスクであって、前記基板の前記表面へと延びかつ少なくとも１つの側壁によって画定されている開口部を有し、前記側壁が、前記基板の表面からの所定の距離Ｈに少なくとも等しい高さを有し、前記開口部が、所定の最も狭い幅Ｗを有する、転位ブロックマスク、ならびに
（ｃ）第２の半導体材料を含みかつ開口部内に形成されている再成長層
を含み、
前記開口部の高さの、前記開口部の幅に対する比が０．５より大きく、前記再成長層内の前記転位欠陥が、前記開口部の前記側壁で、所定の距離Ｈでまたはそれより下で終端している、半導体構造。
【請求項２７】
前記再成長層上にかつ前記転位ブロックマスクの少なくとも一部上に設けられた前記第２の半導体材料を含む過成長層をさらに含む、請求項２４に記載の構造。
【請求項２８】
表面を有しかつ第１の半導体材料を含む基板上に形成された半導体デバイスであって、
（ａ）前記基板上に設けられている転位ブロックマスクであって、前記基板の表面へと延びかつ少なくとも１つの側壁によって画定されている開口部を有し、前記開口部の高さの、前記開口部の幅に対する比が０．５より大きい、転位ブロックマスク、
（ｂ）再成長領域であって、
ｉ．前記開口部内に形成され、第２の半導体材料を含みかつ前記基板の表面近くに設けられている第１の部分であって、前記再成長層中の転位欠陥が、実質的に該第１の部分内で終端している、第１の部分と、
ｉｉ．前記第１の部分上に設けられ、第３の半導体材料を含む第２の部分と
を含む、再成長領域、
（ｃ）前記再成長領域の第２の部分に堆積されたチャネル領域、ならびに
（ｄ）ソース領域、ドレイン領域およびこれらの間に設けられたチャネル領域
を含む、半導体デバイス。
【請求項２９】
前記第１の半導体材料がシリコンを含む、請求項２８に記載のデバイス。
【請求項３０】
前記半導体基板が、
（ａ）シリコンウェハ、
（ｂ）前記シリコンウェハ上に設けられた組成が均一の緩和Ｓｉ１−ｘＧｅｘ層、および
（ｃ）前記緩和Ｓｉ１−ｘＧｅｘ層上に設けられた歪みシリコン層
を含む、請求項２８に記載のデバイス。
【請求項３１】
前記転位ブロックマスクおよび前記基板の少なくとも一部の間に設けられた格子不整合層をさらに含み、該格子不整合層が、第２の半導体材料を含みかつ少なくとも部分的に緩和されている、請求項２８に記載のデバイス。
【請求項３２】
前記再成長領域の前記第１の部分がシリコンゲルマニウムを含み、前記再成長領域の前記第２の部分が歪みゲルマニウムの層を含む、請求項２８に記載のデバイス。
【請求項３３】
前記再成長領域の前記第１の部分が、インジウムリンを含み、前記再成長領域の前記第２の部分が、インジウムアルミニウムヒ素の層上に設けられているインジウムガリウムヒ素の層を含む、請求項２８に記載のデバイス。
【請求項３４】
前記側壁の少なくとも一部が、前記基板の表面に、前記第１の半導体材料の選択された結晶方向に対して配向角度をなして接しており、前記配向角度によって、前記再成長層中の転位欠陥の密度が、前記基板の表面からの距離が大きくなるにつれて減少している、請求項２４に記載の構造。
【請求項３５】
前記開口部の幅が、１マイクロメートル未満である、請求項２８に記載のデバイス。
【請求項３６】
前記側壁の少なくとも一部が、前記基板の表面に、前記第１の半導体材料の選択された結晶方向に対して配向角度をなして接している、請求項２８に記載のデバイス。
【請求項３７】
前記トレンチの高さの、前記トレンチの幅に対する比が０．５より大きい、請求項１に記載の方法。
【請求項３８】
半導体ヘテロ構造を形成する方法であって、
（ａ）表面を有しかつ第１の半導体材料を含む基板を設け、
（ｂ）前記基板上に転位ブロックマスクを設け、該マスクが、窒化シリコンを含み、かつ前記基板の前記表面へと延びる少なくとも２つの実質的に長方形のトレンチを有し、各トレンチが、少なくとも１つの側壁によって画定されており、前記側壁の少なくとも一部が、前記基板の表面に、前記第１の半導体材料の選択された結晶方向に対して配向角度をなして接しており、各トレンチが、長さＬより小さい所定の幅Ｗを有し、
（ｃ）前記各トレンチに、第２の半導体材料を含む再成長層を堆積させ、前記配向角度によって、前記再成長層中の貫通転位が、前記側壁で終端し、その密度が、前記基板の表面からの距離が大きくなるにつれて減少するようになっており、
（ｄ）前記各トレンチ内に形成された前記再成長層上に、前記トレンチ間を融合する過成長層を堆積させ、
前記各トレンチ内で、前記貫通転位が、前記転位ブロックマスク内に設けられた前記トレンチの側壁で終端する、
方法。