【手続補正書】
【提出日】平成23年3月1日(2011.3.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１方向に沿って延びる複数の第１金属配線と、
前記第１方向と直交する第２方向に沿って延びる複数の第３金属配線と、
前記第１金属配線と前記第３金属配線との交点に記憶素子と選択素子とから成るメモリセルによって構成された不揮発性メモリを有する不揮発性記憶装置において、
前記メモリセルは、
半導体基板と、
前記半導体基板上に周辺回路と電気的に接続して設けられた前記第１金属配線と、
前記第１金属配線上に前記第１金属配線と電気的に接続して設けられた前記選択素子と、
前記選択素子上に前記選択素子と電気的に接続して設けられた前記記憶素子と、
前記記憶素子上に前記記憶素子と電気的に接続して設けられた第２金属配線と、
前記第２金属配線上に前記第２金属配線と電気的に接続し、かつ周辺回路と電気的に接続して設けられた前記第３金属配線と、
隣接する前記記憶素子間に空隙を有して、隣接する記憶素子間及び隣接する選択素子間を埋める層間膜とを含むことを特徴とする不揮発性記憶装置。
【請求項２】
請求項１記載の不揮発性記憶装置において、前記選択素子はダイオードであり、前記記憶素子は相変化材料であることを特徴とする不揮発性記憶装置。
【請求項３】
請求項１記載の不揮発性記憶装置において、前記記憶素子の幅が前記選択素子の幅よりも狭く、かつ前記第２金属配線の幅が前記記憶素子の幅よりも大きいことを特徴とする不揮発性記憶装置。
【請求項４】
請求項１記載の不揮発性記憶装置において、隣接する前記選択素子間の前記層間膜の充填率は、選択素子の重心とこれに隣接する選択素子の重心とを結ぶ平面において７５％以上であり、隣接する前記記憶素子間の前記層間膜の充填率は、記憶素子の重心とこれに隣接する記憶素子の重心とを結ぶ平面において７５％以下５０％以上であることを特徴とする不揮発性記憶装置。
【請求項５】
請求項１記載の不揮発性記憶装置において、前記第１方向に隣接する前記記憶素子間の前記層間膜に形成された前記空隙の幅が、前記第２方向に隣接する前記記憶素子間の前記層間膜に形成された前記空隙の幅よりも広いことを特徴とする不揮発性記憶装置。
【請求項６】
第１方向に沿って延びる複数の第１金属配線と、
前記第１方向と直交する第２方向に沿って延びる複数の第３金属配線と、
前記第１金属配線と前記第３金属配線との交点に記憶素子と選択素子とから成るメモリセルによって構成された不揮発性メモリを有する不揮発性記憶装置において、
前記メモリセルは、
半導体基板と、
前記半導体基板上に周辺回路と電気的に接続して設けられた前記第１金属配線と、
前記第１金属配線上に前記第１金属配線と電気的に接続して設けられた前記選択素子と、
前記選択素子上に前記選択素子と電気的に接続して設けられた前記記憶素子と、
前記記憶素子上に前記記憶素子と電気的に接続して設けられた第２金属配線と、
前記第２金属配線上に前記第２金属配線と電気的に接続し、かつ周辺回路と電気的に接続して設けられた前記第３金属配線と、
隣接する前記記憶素子間を埋めずに前記記憶素子の側面を被覆し、隣接する前記選択素子間を埋める第１熱伝導率の層間膜と、
前記記憶素子の側面を被覆する前記第１熱伝導率の層間膜により形成される空間を埋める第２熱伝導率の層間膜とを含み、
前記第２熱伝導率が前記第１熱伝導率よりも低いことを特徴とする不揮発性記憶装置。
【請求項７】
請求項６記載の不揮発性記憶装置において、前記選択素子はダイオードであり、前記記憶素子は相変化材料であることを特徴とする不揮発性記憶装置。
【請求項８】
請求項６記載の不揮発性記憶装置において、前記第１熱伝導率の層間膜はＴＥＯＳであり、前記第２熱伝導率の層間膜はポーラスＭＳＱであることを特徴とする不揮発性記憶装置。
【請求項９】
請求項６記載の不揮発性記憶装置において、隣接する前記選択素子間の前記第２熱伝導率の層間膜の充填率は、選択素子の重心とこれに隣接する選択素子の重心とを結ぶ平面において２５％以下であり、隣接する前記記憶素子間の前記第２熱伝導率の層間膜の充填率は、記憶素子の重心とこれに隣接する記憶素子の重心とを結ぶ平面において５０％以下２５％以上であることを特徴とする不揮発性記憶装置。
【請求項１０】
第１方向に沿って延びる複数の第１金属配線と、
前記第１方向と直交する第２方向に沿って延びる複数の第３金属配線と、
前記第１金属配線と前記第３金属配線との交点に記憶素子と選択素子とから成るメモリセルによって構成された不揮発性メモリを有する不揮発性記憶装置において、
前記メモリセルは、
半導体基板と、
前記半導体基板上に周辺回路と電気的に接続して設けられた前記第１金属配線と、
前記第１金属配線上に前記第１金属配線と電気的に接続して設けられた前記選択素子と、
前記選択素子上に前記選択素子と電気的に接続して設けられた前記記憶素子と、
前記記憶素子上に前記記憶素子と電気的に接続して設けられた第２金属配線と、
前記第２金属配線上に前記第２金属配線と電気的に接続し、かつ周辺回路と電気的に接続して設けられた前記第３金属配線と、
隣接する前記選択素子間を埋める第１熱伝導率の層間膜と、
隣接する前記記憶素子間を埋める第２熱伝導率の層間膜とを含み、
前記第２熱伝導率が前記第１熱伝導率よりも低いことを特徴とする不揮発性記憶装置。
【請求項１１】
請求項１０記載の不揮発性記憶装置において、前記選択素子はダイオードであり、前記記憶素子は相変化材料であることを特徴とする不揮発性記憶装置。
【請求項１２】
請求項１０記載の不揮発性記憶装置において、前記第１熱伝導率の層間膜はＴＥＯＳであり、前記第２熱伝導率の層間膜はポーラスＭＳＱであることを特徴とする不揮発性記憶装置。
【請求項１３】
請求項１、６または１０のいずれか１項に記載の不揮発性記憶装置において、前記選択素子と前記記憶素子との間にはバッファ層が形成されていることを特徴とする不揮発性記憶装置。
【請求項１４】
（ａ）半導体基板上に第１金属膜、選択素子材料、バッファ層、相変化材料及び第２金属膜を順次形成する工程と、
（ｂ）第１方向に沿って前記第２金属膜、前記相変化材料、前記バッファ層、前記選択素子材料及び前記第１金属膜を順次エッチングして、前記相変化材料の幅が前記バッファ層または前記選択素子材料の幅よりも狭いストライプ状に加工する工程と、
（ｃ）前記半導体基板上に第１層間膜を形成して、隣接する前記第２金属膜、前記相変化材料、前記バッファ層、前記選択素子材料及び前記第１金属膜の積層パターンの間を前記第１層間膜により埋める工程と、
（ｄ）前記第１層間膜の表面を研磨して、前記第２金属膜の上面を露出させる工程と、
（ｅ）前記半導体基板上に第３金属膜を形成する工程と、
（ｆ）前記第１方向と直交する第２方向に沿って前記第３金属膜、前記第２金属膜、前記相変化材料、前記バッファ層及び前記選択素子材料を順次エッチングして、前記相変化材料の幅が前記バッファ層または前記選択素子材料の幅よりも狭いストライプ状に加工する工程と、
（ｇ）前記半導体基板上に第２層間膜を形成して、隣接する前記第３金属膜、前記第２金属膜、前記相変化材料、前記バッファ層及び前記選択素子材料の積層パターンの間を前記第２層間膜により埋める工程と、
を有し、
隣接する前記相変化材料の間の前記（ｃ）工程で形成される前記第１層間膜及び前記（ｇ）工程で形成される前記第２層間膜に、空隙を形成することを特徴とする不揮発性記憶装置の製造方法。
【請求項１５】
（ａ）半導体基板上に第１金属膜、選択素子材料、バッファ層、相変化材料及び第２金属膜を順次形成する工程と、
（ｂ）第１方向に沿って前記第２金属膜、前記相変化材料、前記バッファ層、前記選択素子材料及び前記第１金属膜を順次エッチングして、ストライプ状に加工する工程と、
（ｃ）前記第２金属膜及び前記相変化材料の前記第１方向に沿った側面をエッチングして、前記第２金属膜及び前記相変化材料を細く加工する工程と、
（ｄ）前記半導体基板上に第１層間膜を形成して、前記第２金属膜及び前記相変化材料の側面を被覆して、隣接する前記第２金属膜及び前記相変化材料の積層パターンの間を埋めずに空間を形成し、同時に、隣接する前記バッファ層、前記選択素子材料及び前記第１金属膜の積層パターンの間を埋める工程と、
（ｅ）前記第１層間膜をエッチバックする工程と、
（ｆ）前記半導体基板上に第２層間膜を形成して、隣接する前記第２金属膜及び前記相変化材料の積層パターンの間の空間を埋めた後、前記第２層間膜の表面を研磨して前記第２金属膜の上面を露出させる工程と、
（ｇ）前記半導体基板上に第３金属膜を形成する工程と、
（ｈ）前記第１方向と直交する第２方向に沿って前記第３金属膜、前記第２金属膜、前記相変化材料、前記バッファ層及び前記選択素子材料を順次エッチングして、ストライプ状に加工する工程と、
（ｉ）前記第２金属膜及び前記相変化材料の前記第２方向に沿った側面をエッチングして、前記第２金属膜及び前記相変化材料を細く加工する工程と、
（ｊ）前記半導体基板上に第３層間膜を形成して、前記第２金属膜及び前記相変化材料の側面を被覆して、隣接する前記第２金属膜及び前記相変化材料の積層パターンの間を埋めずに空間を形成し、同時に、隣接する前記バッファ層及び前記選択素子材料の積層パターンの間を埋める工程と、
（ｋ）前記第３層間膜をエッチバックする工程と、
（ｌ）前記半導体基板上に第４層間膜を形成して、隣接する前記第２金属膜及び前記相変化材料の積層パターンの間の空間を埋める工程と、
を有することを特徴とする不揮発性記憶装置の製造方法。
【請求項１６】
（ａ）半導体基板上に第１金属膜、選択素子材料、バッファ層、相変化材料及び第２金属膜を順次形成する工程と、
（ｂ）第１方向に沿って前記第２金属膜、前記相変化材料、前記バッファ層、前記選択素子材料及び前記第１金属膜を順次エッチングして、ストライプ状に加工する工程と、
（ｃ）前記第２金属膜及び前記相変化材料の前記第１方向に沿った側面をエッチングして、前記第２金属膜及び前記相変化材料を細く加工する工程と、
（ｄ）前記半導体基板上に第１層間膜を形成して、隣接する前記第２金属膜、前記相変化材料、前記バッファ層、前記選択素子材料及び前記第１金属膜の積層パターンの間を埋める工程と、
（ｅ）前記第１層間膜をエッチバックして、隣接する前記第２金属膜及び前記相変化材料の積層パターンの間の前記第１層間膜を除去する工程と、
（ｆ）前記半導体基板上に第２層間膜を形成して、隣接する前記第２金属膜及び前記相変化材料の積層パターンの間を埋めた後、前記第２層間膜の表面を研磨して前記第２金属膜の上面を露出させる工程と、
（ｇ）前記半導体基板上に第３金属膜を形成する工程と、
（ｈ）前記第１方向と直交する第２方向に沿って前記第３金属膜、前記第２金属膜、前記相変化材料、前記バッファ層及び前記選択素子材料を順次エッチングして、ストライプ状に加工する工程と、
（ｉ）前記第２金属膜及び前記相変化材料の前記第２方向に沿った側面をエッチングして、前記第２金属膜及び前記相変化材料を細く加工する工程と、
（ｊ）前記半導体基板上に第３層間膜を形成して、隣接する前記第３金属膜、前記第２金属膜、前記相変化材料、前記バッファ層及び前記選択素子材料の積層パターンの間を埋める工程と、
（ｋ）前記第３層間膜をエッチバックして、隣接する前記第３金属膜、前記第２金属膜及び前記相変化材料の積層パターンの間の前記第３層間膜を除去する工程と、
（ｌ）前記半導体基板上に第４層間膜を形成して、隣接する前記第３金属膜、前記第２金属膜及び前記相変化材料の積層パターンの間を埋める工程と、
を有することを特徴とする不揮発性記憶装置の製造方法。
【請求項１７】
請求項１５、または１６のいずれか１項に記載の不揮発性記憶装置の製造方法において、前記第２層間膜及び前記第４層間膜の熱伝導率が前記第１層間膜及び前記第３層間膜の熱伝導率よりも低いことを特徴とする不揮発性記憶装置の製造方法。
【請求項１８】
請求項１５、または１６のいずれか１項に記載の不揮発性記憶装置の製造方法において、前記第１層間膜及び前記第３層間膜はＴＥＯＳであり、前記第２層間膜及び前記第４層間膜はポーラスＭＳＱであることを特徴とする不揮発性記憶装置の製造方法。
【請求項１９】
（ａ）半導体基板上に第１金属膜、選択素子材料及び第１バッファ層を順次形成する工程と、
（ｂ）第１方向に沿って前記第１バッファ層、前記選択素子材料及び前記第１金属膜を順次エッチングして、ストライプ状に加工する工程と、
（ｃ）前記半導体基板上に第１層間膜を形成して、隣接する前記第１バッファ層、前記選択素子材料及び前記第１金属膜の積層パターンの間を埋める工程と、
（ｄ）前記第１層間膜の表面を研磨して前記第１バッファ層の上面を露出させる工程と、
（ｅ）前記第１方向と直交する第２方向に沿って前記第１バッファ層及び前記選択素子材料を順次エッチングして、ストライプ状に加工する工程と、
（ｆ）前記半導体基板上に第２層間膜を形成して、隣接する前記第１バッファ層及び前記選択素子材料の積層パターンの間を埋める工程と、
（ｇ）前記第２層間膜の表面を研磨して前記第１バッファ層の上面を露出させる工程と、
（ｈ）前記半導体基板上に第２バッファ層、相変化材料及び第２金属膜を順次形成する工程と、
（ｉ）前記第１方向に沿って前記第２金属膜、前記相変化材料及び前記第２バッファ層を順次エッチングして、ストライプ状に加工する工程と、
（ｊ）前記半導体基板上に第３層間膜を形成して、隣接する前記第２金属膜、前記相変化材料及び前記第２バッファ層の積層パターンの間を埋める工程と、
（ｋ）前記第３層間膜の表面を研磨して前記第２金属膜の上面を露出させる工程と、
（ｌ）前記第２方向に沿って前記第２金属膜、前記相変化材料及び前記第２バッファ層を順次エッチングして、ストライプ状に加工する工程と、
（ｍ）前記半導体基板上に第４層間膜を形成して、隣接する前記第２金属膜、前記相変化材料及び前記第２バッファ層の積層パターンの間を埋める工程と、
（ｎ）前記第４層間膜の表面を研磨して前記第２金属膜の上面を露出させる工程と、
（ｏ）前記半導体基板上に第３金属膜を形成する工程と、
（ｐ）前記第２方向に沿って前記第３金属膜をエッチングして、ストライプ状に加工する工程と、
を有することを特徴とする不揮発性記憶装置の製造方法。
【請求項２０】
請求項１９記載の不揮発性記憶装置の製造方法において、前記第３層間膜及び前記第４層間膜の熱伝導率が前記第１層間膜及び前記第２層間膜の熱伝導率よりも低いことを特徴とする不揮発性記憶装置の製造方法。
【請求項２１】
請求項１９記載の不揮発性記憶装置の製造方法において、前記第１層間膜及び前記第２層間膜はＴＥＯＳであり、前記第３層間膜及び前記第４層間膜はポーラスＭＳＱであることを特徴とする不揮発性記憶装置の製造方法。
【請求項２２】
請求項１４、１５、１６または１９のいずれか１項に記載の不揮発性記憶装置の製造方法において、前記選択素子材料は、第１多結晶シリコン膜、第２多結晶シリコン膜及び第３多結晶シリコン膜を下層から順に積層した構造であり、前記第１多結晶シリコン膜は第１導電型の不純物を含み、第３多結晶シリコン膜は前記第１導電型と異なる第２導電型を含み、前記第１多結晶シリコン膜及び前記第３多結晶シリコン膜の不純物濃度は前記第２多結晶シリコン膜の不純物濃度よりも高いことを特徴とする不揮発性記憶装置の製造方法。
【請求項２３】
請求項１４、１５、１６または１９のいずれか１項に記載の不揮発性記憶装置の製造方法において、前記相変化材料は、カルコゲン元素のうちの少なくとも１元素を含むことを特徴とする不揮発性記憶装置の製造方法。