【手続補正書】
【提出日】平成23年2月25日(2011.2.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
特に近年、エピタキシャル成長により形成されたＳｉＧｅ混晶半導体をベース層に用いるＳｉＧｅヘテロ接合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）の研究及び開発が盛んに行われている。なかでも、シリコン層の上にＳｉエピタキシャル膜又はＳｉＧｅエピタキシャル膜を成長するだけでなく、酸化膜若しくは窒化膜等の絶縁膜の上にもＳｉ又はＳｉＧｅからなる多結晶膜を同時に成長させる非選択エピタキシャル成長技術が、トランジスタの高性能化を実現する技術として有望視されている。例えば、下記の特許文献１、特許文献２及び特許文献３には、ＳｉＧｅヘテロ接合バイポーラトランジスタ及びその製造方法が示されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図１は本発明の第１の実施形態に係る半導体装置であって、ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）の断面構成を示している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
以下、前記のように構成されたＳｉＧｅ−ＨＢＴの製造方法について図４及び図５を参照しながら説明する。ここでは、発明の要部であるコレクタ層１ａ及びその上方の真性ベース層であるＳｉＧｅエピ膜３、エミッタ層８及びエミッタ電極７の形成方法について説明する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
次に、図５（ｃ）に示すように、シリサイド層９が形成されたベース引き出し電極４及びエミッタ電極７を覆うように全面にわたって、例えば酸化シリコンからなる層間絶縁膜を堆積する。その後、リソグラフィ法及びドライエッチング法により、堆積した層間絶縁膜１１におけるベース引き出し電極４、エミッタ電極７及びコレクタウォール層の上部に形成されたシリサイド層９をそれぞれ露出するコンタクトホールを形成し、形成された各コンタクトホールに、スパッタ法又はＣＶＤ法により、例えばタングステンを充填して、コンタクトプラグ１２を形成する。その後、層間絶縁膜１１の上に、各コンタクトプラグ１２と接続される金属配線１３を形成することにより、図１に示すＳｉＧｅ−ＨＢＴが形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
また、ベース引き出し電極４の膜厚が厚くなると、ＳｉＧｅ−ＨＢＴ部分の段差（エミッタ電極７とコレクタウォール層１７及びベース引き出し電極４とコレクタウォール層１７との段差）が大きくなる。このため、ＳｉＧｅ−ＨＢＴの加工の安定性の面から、Ｓｉ−Ｃａｐ層３ｃは２００ｎｍ以下であることが望ましい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
図６は本発明の第２の実施形態に係る半導体装置であって、ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）の断面構成を示している。図６において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
図６に示すように、第２の実施形態に係るＳｉＧｅ−ＨＢＴは、コレクタ層１ａにおけるエミッタ層８の下方の領域にＮ型のレトログレードコレクタ領域１９が形成されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
図７（ａ）に示すように、第１の実施形態と同様に、例えばＣＶＤ法により、ＳｉＧｅエピ膜３及びベース引き出し電極４の上に第２のシリコン酸化膜５を堆積する。続いて、リソグラフィ法により形成した、エミッタ層形成領域に開口部を持つレジストパターン６をマスクとして、第２のシリコン酸化膜５をエッチングすることにより、第２のシリコン酸化膜５にエミッタ開口部Ｂを形成する。続いて、レジストパターン６をマスクとして、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入することにより、レトログレードコレクタ領域１９を形成する。このときのイオン注入条件は、例えばリンを用いた場合、加速エネルギーは２５０ｋｅＶであり、ドーズ量は３×１０１３ｃｍ−２である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
この後は、第１の実施形態に示した図４（ｅ）及び図５（ａ）〜（ｃ）と同様の製造工程を経て、図６に示すＳｉＧｅ−ＨＢＴを得る。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
上記の製造方法により、第２の実施形態に係るＳｉＧｅ−ＨＢＴは、ＳｉＧｅエピ膜３及びコレクタ層１ａに、図８に示すような不純物濃度プロファイルを得る。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
従って、第２の実施形態においては、コレクタ層１ａをレトログレードコレクタ構成とすることにより、第１の実施形態の効果を得られると共に、レトログレードコレクタ領域１９を設けることによる効果、すなわち真性ベース層（ＳｉＧｅエピ膜３）からコレクタ層１ａへのキャリアの走行時間を短縮できるという効果を得ることができる。このため、第１の実施形態に係るＳｉＧｅ−ＨＢＴよりもさらに高周波特性を向上することができる。言い換えれば、複雑な製造工程を採ることなく、第１の実施形態の効果に加え、さらに高い高周波特性を有する高性能なＳｉＧｅ−ＨＢＴを得ることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置のエミッタ層及び真性ベース層における不純物濃度プロファイルを示すグラフである。
【図３】本発明の第１の実施形態に係る半導体装置のエミッタ電極、エミッタ層及びベース引き出し電極等を示す平面図である。
【図４】（ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図６】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図７】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の要部を示す工程順の断面図である。
【図８】本発明の第２の実施形態に係る半導体装置のエミッタ層、真性ベース層及びコレクタ層における不純物濃度プロファイルを示すグラフである。
【図９】従来のＳｉＧｅヘテロ接合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）を示す断面図である。
【図１０】従来のＳｉＧｅ−ＨＢＴのエミッタ層及び真性ベース層における不純物濃度プロファイルを示すグラフである。
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2010010456.tif 000001