【誤訳訂正書】
【提出日】平成21年1月7日(2009.1.7)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】請求項１
【訂正方法】変更
【訂正の内容】
【請求項１】
第２の導電型基板（１０）内の第１の導電型の第１のウエル（１１）と、
前記第１のウエル内のそれぞれ第１の導電型からなるソース（１４）及びドレイン（１５）と、
第２の導電型からなる第２のウエル（１２）内に配設されている第２の導電型のゲート（１６）とを有している高圧接合型電界効果トランジスタにおいて、
前記第２のウエルがレトログレードタイプからなり、さらにソース、ゲート、ドレインの素子がフィールド酸化膜領域（１３ａ〜１３ｄ）によって相互に離間されていることを特徴とする高圧接合型電界効果トランジスタ。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００７
【訂正方法】変更
【訂正の内容】
【０００７】
本発明は、低電圧プロセスに大きな変更を強いることなく高圧接合型電界効果トランジスタが集積回路内のさらに別のトランジスタと一緒に製造できるようになる利点を有する。それにより低電圧の特性あるいは他の高圧トランジスタの特性が保持され続ける。たださらなるマスク（これはさらなる高圧トランジスタの製造にも利用できる）を用いるだけで、ＪＦＥＴの製造が達成できる。ゲート下方に生成されたレトログレードウエル（第２のウエル）は、高濃度ドープ領域間の電界強度の平均化調和に寄与する。それにより本発明による接合型電界効果トランジスタは高い電圧のもとでも絶縁破壊の危険性無しで作動可能となる。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１０
【訂正方法】変更
【訂正の内容】
【００１０】
有利な実施形態によれば、前記フィールドプレートが第１のウエルとレトログレードウエルの間のｐｎ接合部のほぼ上方で終端している。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１２
【訂正方法】変更
【訂正の内容】
【００１２】
高圧電界効果トランジスタの製造方法の場合には、高圧電界効果トランジスタがさらなるＭＯＳトランジスタと同時に第２のウエル内で、レトログレードウエルに対するマスキングとそれに続くイオン注入を用いて製造される。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１６
【訂正方法】変更
【訂正の内容】
【００１６】
ゲート１６の下方には深めのｐドープウエル１２がレトログレードウエルとして埋込まれている。このレトログレードウエルはフィールド酸化膜領域１３ａ及び１３ｂの下方まで延在している。レトログレードウエル１２は、フィールド酸化膜の下方縁部と深めのｎドープウエル１１に対する境界領域との間のほぼ中央にそのドーピング濃度の中心を有している。深めのｐドープウエル１２下方の深めのｎドープウエル１１内には空乏層チャネルが位置しており、その幅はゲート１６に印加される負の電位によって制御されている。それによりソースとドレインの間の電流通流がゲート電位を用いて公知手法で制御され得る。この空乏層チャネルは、ｎドープウエル１１とｐドープウエル１２並びにそれらのドーピング特性によって特徴付けられる。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
深めのｎドープウエル１１と高濃度ドープされた領域１４，１５，１６は、集積回路の対応する領域と同時に形成される。同じことはフィールド酸化膜領域１３ａにも当てはまる。レトログレードウエル２に対しては純粋な低電圧プロセスに比べて付加的なマスキングを必要とし、それによって集積回路上の高電圧電界効果トランジスタに対する他の逆行性ウエルと同時に作成される。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
絶縁耐力ないし高電圧特性のさらなる向上に対しては、ソースないしドレイン端子１４ないし１５の下方にそれぞれ１つのフラットなｎドープウエル２１が設けられており、これは深めのｎドープウエル１１内を延在している。同じようにでゲート端子１６の下方にはフラットなｐドープウエル２２が設けられており、これは深めのｐドープウエル内を延在している。このフラットなｐドープウエルもレトログレードウエルとして埋込まれている。これらのフラットなウエル２１ないし２２は、それらの上に設けられている端子領域１４，１５，１６に比べれば低濃度ドープされたものであるが、しかしながら深めのウエル１１ないし１２よりは高濃度にドープされている。それにより端子領域への電圧印加の際には電界強度が線形化され得る。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００１９
【訂正方法】変更
【訂正の内容】
【００１９】
ゲートとソースないしはドレイン間での極端な高電圧ないし高電位の際のこれらの配置構成表面における絶縁破壊を確実に回避するために、図２による実施例では、図１の場合に比べてさらに付加的にフィールドプレート１７ａないし１７ｂがフィールド酸化膜領域１３ａないし１３ｂの上に設けられている。この場合フィールドプレート１７ａは、ドレイン１５と電気的に接続され、それに対してフィールドプレート１７ｂはソース１４と電気的に接続されている。これらのフィールドプレート１７は、ほぼゲート１６のところからレトログレードウエル１２縁部の上方まで延在している。これらのフィールドプレート１７は高い導電性を有し、例えばポリシリコン領域として他のトランジスタのゲート電極と同時に形成される。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００２２
【訂正方法】変更
【訂正の内容】
【００２２】
続いて熱的過程において例えばフィールド酸化膜領域の形成と関連してドーピング剤がドープ領域で拡散される。深めのｐドープウエル１１はいずれにせよ既に深めのｐドープウエル１２の打込み前にプロセス開始時点で行われたｎ拡散（例えば１１５０℃で７００分間）によってほぼ完全に拡散されている。深めのｐドープウエル１２は、レトログレードウエルとして形成されており、この場合はウエル深部での熱的ステップの実施の後でもウエル上方領域よりも高いドープ濃度が維持されている。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００２４
【訂正方法】変更
【訂正の内容】
【００２４】
図３では、図２によるトランジスタの投入電圧がどのように設定できるかが表されている。それに対しては深めのｎドープウエル１１のイオン打込みＩ１１において後からのゲート端子１６の領域に陰影マスクＭ１１により確定される注入ウインドウが大規模なイオン打込みの際に設けられる。このマスクＭ１１は、当該陰影マスクＭ１１以外の領域よりも少ない蛍光体イオンが基板１０に浅く浸透するように作用する。それにより後続の熱的過程の後で当該領域における深めのｎウエルがそれ以外のところのように深くは基板１０内に延在せず、図示のように低減された深めのｎウエル１１のウエル深度が得られる。それらの形成によってレトログレードの深めのｐドープウエル底部までの間隔Ａが設定される。深めのｎウエル１１は、ゲート領域周りで対称的に陰影マスクのストライプ状のイオン打込み開口部によって注入される。前記間隔Ａが狭ければ狭いほどトランジスタの投入電圧も小さくなる。間隔Ａが大きい場合には、高い投入電圧のために非常に良好なオン抵抗が得られる。但しこのケースでは電界制御のためのフィールドプレート１７が必要となり、それによって高いゲート電圧が印加できるようになる。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００２７
【訂正方法】変更
【訂正の内容】
【００２７】
図４に相応してドレイン２１５と、ソース２１４と、ゲート酸化膜２１８によって絶縁されたゲート２１７を有しているｎチャネル低圧トランジスタＬＶＮはレトログレードの深めのｐドープウエル２１２内に設けられている。このレトログレードウエルは深めのｐドープウエル１２及び深めのｐドープウエル１１２と共に形成される。深めのｐドープウエル２１２内には、フラットなｐドープウエル２２２が端子領域の下方に配置されている。チャネルゾーンはドレインとソースの間に設けられている。この実施例のケースでは、ｎチャネル低圧トランジスタＬＶＮと接合型電界効果トランジスタＨＶＪＦＥＴが同じ深めのｎウエル１１内に配設ないしは形成されている。
【誤訳訂正１２】
【訂正対象書類名】明細書
【訂正対象項目名】００２８
【訂正方法】変更
【訂正の内容】
【００２８】
高圧トランジスタＨＶＮは、フィールド酸化膜領域１３間のウインドウ内にｎドープされたドレイン１１５を有しており、このドレインの下方にはフラットなｎドープウエル１２１が存在しており、このウエルも深めのｎドープウエル１１１内に設けられている。このウエルの構造は電界強度負荷を低減している。ｎドープされたソース１１４は、レトログレードの深めのｐドープウエル１１２内に設けられているフラットなｐドープウエル１２２まで延在している。同じようにｎドープされた領域１１６はアース端子（ｂｏｄｙ）として用いられる。深めのｎドープウエル１１２のチャネルゾーンの上方には、ゲート酸化膜１１８を用いて絶縁されたゲート電極が存在しており、この電極はフィールド酸化膜領域１３まで延在し、そこでフィールド制御のためのフィールドプレート１１７を形成している。
【誤訳訂正１３】
【訂正対象書類名】明細書
【訂正対象項目名】００３２
【訂正方法】変更
【訂正の内容】
【００３２】
レトログレードウエル２と共に形成された深めのｐドープウエル１１２ないし２１２は、それぞれ高圧トランジスタＨＶＮと低圧トランジスタＬＶＮのチャネル領域を形成する。フラットなｐドープウエル１２２ないし２２は高圧ＮＭＯＳトランジスタＨＶＮのチャネル領域として用いられ、ないしは高圧接合型電界効果トランジスタＨＶＪＦＥＴのゲート領域内に設けられている。さらにそれはｎチャネル低圧トランジスタＬＶＮのための素子２２２として設けられる。