【手続補正書】
【提出日】平成23年8月8日(2011.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下面に複数のランドが設けられた平板状の電子部品と、
実装面に前記複数のランドに対応する複数の端子が設けられた回路基板とを備え、
前記複数のランドと前記複数の端子が、それぞれ半田により接合された実装構造体であって、
前記回路基板は、さらに前記半田から分離したフラックスを収容するフラックス収容手段を備え、
前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極である、実装構造体。
【請求項２】
前記ダミー電極の表面が、ソルダーレジスト膜で覆われている、請求項１記載の実装構造体。
【請求項３】
前記電子部品の下面と前記回路基板の実装面は、その間に充填されたアンダーフィルで接続されている、請求項１記載の実装構造体。
【請求項４】
前記半田は、その側面形状にそって硬化された前記アンダーフィルによって固定されている、請求項３記載の実装構造体。
【請求項５】
平板状の電子部品とで実装構造体を構成し、かつ実装面に、前記平板状の電子部品の下面に設けられた複数のランドのそれぞれに対応する複数の端子が設けられた回路基板であって、
前記複数のランドと複数の端子との接合に用いられる半田から分離したフラックスを収容するフラックス収容手段を備え、
前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極である、回路基板。
【請求項６】
前記ダミー電極の表面がソルダーレジスト膜で覆われている、請求項５記載の回路基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
上記目的を達成するために、本発明にかかる実装構造体は、
下面に複数のランドが設けられた平板状の電子部品と、実装面に前記複数のランドに対応する複数の端子が設けられた回路基板とを備え、前記複数のランドと前記複数の端子が、それぞれ半田により接合された実装構造体であって、
前記回路基板は、さらに前記半田から分離したフラックスを収容するフラックス収容手段を備え、前記フラックス収容手段は、前記複数の端子の少なくとも１つを囲むダミー電極であることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
前記ダミー電極の表面が、ソルダーレジスト膜で覆われていてもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
（参考の形態１）
図１、図２および図３を参照して、本発明の参考の形態１にかかる実装構造体について説明する。参考の形態１にかかる実装構造体ＭＳａは、従来の実装構造体ＭＳｐと同様に（図１１参照）、回路基板１ａの実装面にＬＧＡパッケージ２が取り付けられている。図１に、参考の形態１にかかる実装構造体ＭＳａのＬＧＡパッケージ２を外した状態を示す。また図２に、図１のII−II線に沿って切断した実装構造体ＭＳａの要部断面を示す。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
図３に、本参考の形態の実装構造体ＭＳａの変形例を示す。図３は、図２の回路基板１ａを回路基板１ｂに置き換えたものである。回路基板１ｂでは、フラックス５を収容する手段として、端子１１を取り囲むようにリング状の壁１３が設けられている。リング状壁１３は長方形の断面を有するように形成されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
（参考の形態２）
図４および図５を参照して、本発明の参考の形態２にかかる実装構造体について説明する。図４に、図１と同様に本参考の形態にかかる実装構造体ＭＳｃのＬＧＡパッケージ２を外した状態を示す。また図５に、図４のＶ−Ｖ線に沿って切断した実装構造体ＭＳｃの要部断面を示す。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
参考の形態１では、フラックス残渣５ｄを収容する手段として、回路基板１ａの端子１１の周りに形成したリング状溝、もしくは回路基板１ｂの端子１１の周りに形成したリング状壁１３で囲まれた空間を用いている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
これに対し本参考の形態では、フラックス５を収容する手段として、隣り合う２つのリング状溝が１つの長方形の溝で連結された連結溝１４を用いている。連結溝１４において、リング状溝１２に相当する２つのリング状溝部１４−１が連結溝部１４−２によって接続されている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
回路基板１ｃの作成については、参考の形態１の回路基板１ａの作成と同様の方法で作成できるので、説明を省略する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
（実施の形態１）
図８および図９を参照して、本発明の実施の形態１にかかる実装構造体について説明する。図８に、本実施の形態にかかる実装構造体ＭＳｄの一部を四角形状に切り出した部分の平面図を示す。図８に示す実装構造体ＭＳｄは、図１のそれと同様にＬＧＡパッケージが外されている。また図９に、図８のIX−IX線に沿って切断した実装構造体ＭＳｄの断面を示す。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
参考の形態１の実装構造体ＭＳａでは、半田から分離したフラックス５を収容する手段をリング状の溝や壁で構成していた。これに対し、本実施の形態の実装構造体ＭＳｄでは、フラックスを収容する手段を、端子１１を取り囲むように配置されたダミー電極１８（更にソルダーレジスト膜１９）で構成している。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
回路基板１ｄの実装面Ｓｍからソルダーレジスト膜１９の上面までの高さＨ２、および端子１１とソルダーレジスト膜１９との間の間隔Ｓ２は、参考の形態１のリング状溝１２と同様に、収容するフラックス５の量に従って適宜設定される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
このようにして作成された回路基板１ｄに、参考の形態１で説明したのと同様の方法で、ＬＧＡパッケージ２を半田付けして、実装構造体ＭＳｄを完成させる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
以上説明したように、本発明にかかる実装構造体は、リフロー処理時に半田から分離するフラックスを収容する手段として、回路基板の実装面に設けられたダミー電極を利用している。これにより、既存の実装構造体に簡単な構成を付加し、もしくは既存の実装構造体の形状を若干変更するだけで、フラックスが回路基板の実装面上に拡がるのを防止できる。その結果、アンダーフィルによる回路基板と電子部品との十分な接続強度を確保し、またアンダーフィルによる半田接合部の形状保持機能を実現する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
上述した実施の形態では、電子部品としてＬＧＡパッケージを用いる場合について説明したが、本発明はこれに限定されず、ＢＧＡ（ボール・グリッド・アレイ）やＣＳＰ（チップ・サイズ・パッケージ）等の他のパッケージを用いた電子部品にも適用されることは云うまでもない。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
【図１】本発明の参考の形態１にかかる実装構造体から電子部品を取り除いた状態を示す平面図である。
【図２】図１のII−II線に沿って切断した参考の形態１にかかる実装構造体の要部断面図である。
【図３】参考の形態１の変形例にかかる実装構造体の要部断面図である。
【図４】本発明の参考の形態２にかかる実装構造体から電子部品を取り除いた状態を示す平面図である。
【図５】図４のＶ−Ｖ線に沿って切断した参考の形態２にかかる実装構造体の要部断面図である。
【図６Ａ】図４のVI−VI線に沿って切断した参考の形態２にかかる実装構造体の要部断面図である。
【図６Ｂ】参考の形態２の変形例にかかる実装構造体の要部断面図である。
【図７Ａ】参考の形態２の変形例にかかる実装構造体の連結壁を示す平面図である。
【図７Ｂ】参考の形態２の変形例にかかる実装構造体の矩形溝を示す平面図である。
【図８】本発明の実施の形態１にかかる実装構造体から電子部品を取り除いた状態を示す要部平面図である。
【図９】図８のIX−IX線で切断した実施の形態１にかかる実装構造体の要部断面図である。
【図１０】実施の形態１にかかる実装構造体に用いる回路基板の作成工程を示す要部断面図である。
【図１１】従来の実装構造体の外観を示す斜視図である。
【図１２】図１１のXII−XII線に沿って切断した従来の実装構造体の要部断面図である。
【図１３】図１２に示した従来の実装構造体における、フラックス残渣の状態の説明図である。
【図１４】図１１の従来の実装構造体から電子部品を取り除いた状態を示す平面図である。
【図１５】図１４のＸＶ−ＸＶ線に沿って切断した従来の実装構造体の要部断面図である。