【手続補正書】
【提出日】平成23年4月11日(2011.4.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
サンプリング電圧を供給する電圧供給回路と、
それぞれの一端の少なくとも一方に前記サンプリング電圧を受け、他端同士は基準電圧端子に共通接続された第１及び第２の容量素子と、
前記第１及び第２の容量素子の前記一端同士間に接続された第１のスイッチと
差動回路と、
第２及び第３のスイッチと、
を備え、
前記差動回路は、
入力対の第１入力が前記第１の容量素子の前記一端に前記第２のスイッチを介して接続され、第２入力が前記第２の容量素子の前記一端に接続された差動入力段と、
前記差動入力段の出力を入力に受け、出力がサンプル・ホールド回路の出力端子に接続されるとともに、前記第３のスイッチを介して、前記差動入力段の前記第１入力に接続される増幅段と、
を備えている、サンプル・ホールド回路。
【請求項２】
１データ期間が、第１、第２、第３の期間を有し、
前記第１の期間では、前記第１及び第３のスイッチをオフとし、前記第２のスイッチをオンとして、前記第１及び第２の容量素子の少なくとも一方の容量素子の前記一端へ前記サンプリング電圧を供給し、
前記第２の期間では、前記第２及び第３のスイッチは前記第１の期間の状態を変えず、前記第１のスイッチをオンとして、前記第１及び第２の容量素子間で電荷再分配を行い、
前記第３の期間では、前記第１及び第２スイッチをオフとし、前記第３のスイッチをオンして、前記第１及び第２入力の電圧を差動増幅する前記差動回路の出力信号が前記出力端子に出力される、請求項１記載のサンプル・ホールド回路。
【請求項３】
前記差動入力段は、
一端が第１電源端子に共通に接続された第１、第２の電流源と、
第１及び第２の第２のＭＯＳトランジスタと、
負荷回路と、
第４のスイッチと、
を備え、
前記第１のＭＯＳトランジスタは、前記第１入力をなし前記第１の容量端子の前記一端に前記第２のスイッチを介して接続されるとともに、前記第３のスイッチを介して、前記サンプル・ホールド回路の前記出力端子に接続されたゲート端子と、前記第１の電流源の他端に接続されたソース端子と、を有し、
前記第２のＭＯＳトランジスタは、前記第２入力をなし前記第２の容量端子の前記一端に接続されたゲート端子と、前記第２の電流源の他端に接続されるとともに、前記第１のＭＯＳトランジスタのソース端子と前記第４のスイッチを介して接続されたソース端子と、を有し、
前記負荷回路は、前記第１及び第２のＭＯＳトランジスタのドレイン端子と、第２電源端子間に接続されている、請求項１記載のサンプル・ホールド回路。
【請求項４】
１データ期間が、第１、第２、第３の期間を有し、
前記第１の期間では、前記第１、第３、第４のスイッチをオフとし前記第２のスイッチをオンとして少なくとも前記第１の容量素子の前記一端及び前記差動入力段の前記第１入力へ前記サンプリング電圧を供給し、
前記第２の期間では、前記第２、第３、第４のスイッチは前記第１の期間の状態を変えず、前記第１のスイッチをオンとして、前記第１及び第２の容量素子間で電荷再分配を行い、
前記第３の期間では、前記第１及び第２スイッチをオフとし、前記第３及び第４のスイッチをオンして、前記差動回路による増幅結果が前記出力端子に出力される、請求項３記載のサンプル・ホールド回路。
【請求項５】
前記第１及び第２の期間において、前記増幅段が非活性とされるか、又は前記差動入力段の出力と前記増幅段の入力との間の接続をオフとされる、請求項２又は４に記載のサンプル・ホールド回路。
【請求項６】
前記電圧供給回路が、
第１及び第２の電圧供給回路を備え、
前記第１の電圧供給回路は、
第１のサンプリング電圧が与えられる第１の電圧供給端子と、
前記第１の電圧供給端子と前記第１の容量素子の前記一端との間に接続された第５のスイッチと、
を備え、
前記第２の電圧供給回路は、
第２のサンプリング電圧が与えられる第２の電圧供給端子と、
前記第２の電圧供給端子と前記第２の容量素子の前記一端との間に接続された第６のスイッチと、
を備え、
前記第１の期間に、前記第５及び第６のスイッチは共にオンとされ、前記第１のサンプリング電圧が前記第１の容量素子の前記一端に入力され、前記第２のサンプリング電圧が前記第２の容量素子の前記一端に入力され、
前記第２及び第３の期間では、前記第５及び第６のスイッチは共にオフとされる、請求項４記載のサンプル・ホールド回路。
【請求項７】
前記負荷回路は、
前記第２電源端子に接続されたソース端子が、前記第１のＭＯＳトランジスタのドレイン端子にドレイン端子が接続された第３のＭＯＳトランジスタと、
前記第２電源端子にソース端子が接続され、前記第２のＭＯＳトランジスタのドレイン端子にドレイン端子が接続された第４のＭＯＳトランジスタと、
を備え、
前記第３のＭＯＳトランジスタのゲート端子とドレイン端子は接続され、
前記第２及び第４のＭＯＳトランジスタのドレイン端子の接続点と前記増幅段の入力間には第５のスイッチが接続され、
前記第４のＭＯＳトランジスタのゲート端子とドレイン端子間には第６のスイッチが接続されている、請求項３記載のサンプル・ホールド回路。
【請求項８】
前記電圧供給回路が、
第１及び第２の電圧供給回路を備え、
前記第１の電圧供給回路は、
第１のサンプリング電圧が与えられる第１の電圧供給端子と、
前記第１の電圧供給端子と前記第１の容量素子の前記一端との間に接続された第７のスイッチと、
を備え、
前記第２の電圧供給回路は、
第２のサンプリング電圧が与えられる第２の電圧供給端子と、
前記第２の電圧供給端子と前記第２の容量素子の前記一端との間に接続された第８のスイッチと、
を備える、請求項７記載のサンプル・ホールド回路。
【請求項９】
１データ期間が、第１、第２、第３の期間を有し、
前記第１の期間では、前記第１及び第２の電圧供給回路の前記第７及び第８のスイッチをオンとし、前記第１、第３、第４、第５のスイッチをオフとし、前記第６のスイッチをオンとし、前記第２のスイッチをオンとして前記第１の容量素子の前記一端及び前記差動入力段の前記第１入力へ前記第１のサンプリング電圧を供給し、前記第２の容量素子の前記一端及び前記差動入力段の前記第２入力へ前記第２のサンプリング電圧を供給し、
前記第２の期間では、前記第１及び第２の電圧供給回路の前記第７及び第８のスイッチをオフとし、前記第２、第３、第４、第５、第６のスイッチは前記第１の期間の状態を変えず、前記第１のスイッチをオンとして、前記第１及び第２の容量素子間で電荷再分配を行い、
前記第３の期間では、前記第１及び第２の電圧供給回路の前記第７及び第８のスイッチをオフとし、前記第１、第２、第６のスイッチをオフとし、前記第３、第４、第５のスイッチをオンして、前記差動回路による増幅結果が前記出力端子に出力される、請求項８記載のサンプル・ホールド回路。
【請求項１０】
前記差動回路が、前記差動入力段の前記第１入力を反転入力とし、前記第２入力を非反転入力とする第１の接続状態と、前記第２入力を反転入力とし、前記第１入力を非反転入力とする第２の接続状態と、を切り替える回路を備え、
前記出力端子は第５のスイッチを介して前記差動入力段の前記第２入力に接続され、前記差動入力段の前記第２入力は第６のスイッチを介して前記第２の容量素子の前記一端に接続される、請求項１記載のサンプル・ホールド回路。
【請求項１１】
前記電圧供給回路は、
第１及び第２の電圧供給回路を備え、
前記第１の電圧供給回路は、
第１のサンプリング電圧が与えられる第１の電圧供給端子と、
前記第１の電圧供給端子と前記第１の容量端子の前記一端間に接続された第７のスイッチと、
前記第１の電圧供給端子と前記第２の容量端子の前記一端間に接続された第８のスイッチと、
を備え、
前記第２の電圧供給回路は、
第２のサンプリング電圧が与えられる第２の電圧供給端子と、
前記第２の容量端子の前記一端間に接続された第９のスイッチと、
前記第２の電圧供給端子と前記第１の容量端子の前記一端間に接続された第１０のスイッチとを備えた第２の電圧供給回路と、
を備えている請求項１０記載のサンプル・ホールド回路。
【請求項１２】
前記負荷回路は、前記第２電源端子にソース端子が接続されゲート端子同士が接続され、前記第１、第２のＭＯＳトランジスタのドレイン端子にドレイン端子がそれぞれ接続された第３及び第４のＭＯＳトランジスタを備え、
前記第３のＭＯＳトランジスタのゲート端子とドレイン端子間には第１１のスイッチが接続され、
前記第４のＭＯＳトランジスタのゲート端子とドレイン端子間には第１２のスイッチが接続され、
前記第２及び第４のＭＯＳトランジスタのドレイン端子の接続点と前記増幅段の入力端子間には第１３のスイッチが接続され、
前記第１及び第３のＭＯＳトランジスタのドレイン端子の接続点と前記増幅段の入力端子間には第１４のスイッチが接続され、
前記出力端子と前記第２のＭＯＳトランジスタのゲート端子間には第１５のスイッチが接続され、
前記第２のＭＯＳトランジスタのゲート端子と前記第２の容量素子の一端間には第１６のスイッチが接続されている、請求項１１記載のサンプル・ホールド回路。
【請求項１３】
１データ期間が、第１、第２、第３の期間を有し、
第１のデータ期間において、
前記第１の期間では、前記第２、第７、第９、第１１、１２、第１６のスイッチをオンとし、前記第１、第３、第４、第８、第１０、第１３乃至第１５のスイッチをオフし、前記第１の容量素子の前記一端及び前記差動入力段の前記第１入力へ前記第１の電圧供給端子の前記第１のサンプリング電圧を供給し、前記第２の容量素子の前記一端及び前記差動入力段の前記第２入力へ前記第２の電圧供給端子の前記第２のサンプリング電圧を供給し、
次の前記第２の期間では、第７、第９のスイッチをオフとし、前記第２、第３、第４、第８、第１０乃至第１６のスイッチは前記第１の期間の状態を変えず、前記第１のスイッチをオンとして、前記第１及び第２の容量素子間で電荷再分配を行い、
次の前記第３の期間では、前記第１、第２、第７乃至第１０、第１２、第１４、第１５のスイッチをオフとし、前記第３、第４、第１１、第１３、第１６のスイッチをオンして、前記差動回路による増幅結果が前記出力端子に出力され、
第２のデータ期間において、
前記第１の期間では、前記第２、第８、第１０、第１１、第１２、第１６のスイッチをオンとし、前記第１、第３、第４、第７、第９、第１３、第１４、第１５のスイッチをオフし、前記第１の容量素子の前記一端及び前記差動入力段の前記第１入力へ前記第２の電圧供給端子の前記第２のサンプリング電圧を供給し、前記第２の容量素子の前記一端及び前記差動入力段の前記第２入力へ前記第１の電圧供給端子の前記第１のサンプリング電圧を供給し、
次の前記第２の期間では、第８、第１０のスイッチをオフとし、前記第２、第３、第４、第７、第９、第１１乃至第１６のスイッチは前記第１の期間の状態を変えず、前記第１のスイッチをオンとして、前記第１及び第２の容量素子間で電荷再分配を行い、
次の前記第３の期間では、前記第１、第３、第７乃至第１１、第１３、第１６のスイッチをオフとし、前記第２、第４、第１２、第１４、第１５のスイッチをオンして、前記差動回路による増幅結果が前記出力端子に出力される、請求項１２記載のサンプル・ホールド回路。
【請求項１４】
前記電圧供給回路が、
第１のサンプリング電圧が与えられる第１の電圧供給端子と、
前記第１の電圧供給端子と、前記第１の容量端子の前記一端間に接続された第１７のスイッチと、
第２のサンプリング電圧が与えられる第２の電圧供給端子と、
前記第２の電圧供給端子と、前記第１の容量端子の前記一端間に接続された第１８のスイッチと、
を備え、
前記第１７及び第１８のスイッチは入力デジタル信号の各ビットデータに応じて相補的にオン・オフされる、請求項３記載のサンプル・ホールド回路。
【請求項１５】
前記電圧供給回路が、
第１及び第２の電圧供給回路を備え、
前記第１の電圧供給回路は、
第１のサンプリング電圧が与えられる第１の電圧供給端子と、
前記第１の電圧供給端子と前記第１の容量端子の前記一端間に接続された第１７のスイッチと、
第２のサンプリング電圧が与えられる第２の電圧供給端子と、
前記第２の電圧供給端子と前記第１の容量端子の前記一端間に接続された第１８のスイッチと、
を備え、
前記第２の電圧供給回路は、
前記第１の電圧供給端子と前記第２の容量端子の前記一端間に接続された第１９のスイッチと、
前記第２の電圧供給端子と前記第２の容量端子の前記一端間に接続された第２０のスイッチと、
を備え、
前記第１７、第１８のスイッチ、第１９、第２０のスイッチは、入力デジタル信号の各ビットデータに応じて相補的にオン・オフされ、前記第１７、第１９のスイッチのオン・オフは共通とされ、前記第１８、第２０のスイッチのオン・オフは共通とされる、請求項３記載のサンプル・ホールド回路。
【請求項１６】
請求項１乃至３、５、７のいずれか１項に記載のサンプル・ホールド回路を備え、
前記第１及び第２の容量素子のそれぞれの前記一端の少なくとも一方へは、入力デジタル信号のビットデータの値に応じて第１及び第２の基準電圧の一方が前記サンプリング電圧として順次供給される、シリアル・デジタルアナログ変換回路。
【請求項１７】
請求項２又は４に記載のサンプル・ホールド回路を備え、
所定のリセット期間につづいて、ｎビット（ただし、ｎは所定の正整数）の入力デジタル信号の１ビットデータに対して前記第１の期間と前記第２の期間が割当てられ、
前記第１の期間では、前記第１及び第２の容量素子のそれぞれの前記一端の少なくとも一方へ入力デジタル信号のビットデータに応じて第１及び第２の基準電圧の一方が前記サンプリング電圧として供給され、前記第２の期間には、前記第１及び第２の容量素子間で電荷再分配が行われ、
シリアル入力されるｎ個のビットデータに対応して前記第１及び第２の期間をｎ回繰り返したのち、前記第３の期間の増幅動作が行われる、シリアル・デジタルアナログ変換回路。
【請求項１８】
互いに異なる参照電圧を発生させる参照電圧発生回路と、
参照電圧を入力し、出力ごとに対応したデジタルデータに基づき重複も含む第１及び第２の参照電圧を選択出力するデコーダと、
前記第１及び第２の参照電圧を入力し、スイッチ制御信号に応じて動作する出力回路と、
を備え、
前記出力回路は、前記第１及び第２の参照電圧を前記第１及び第２のサンプリング電圧として入力する請求項６、８、９、１１乃至１３のいずれか１項に記載のサンプル・ホールド回路を含むデジタルアナログ変換器。
【請求項１９】
第１、第２の基準電圧及び出力ごとに対応してシリアル入力されるデジタルデータに基づき、スイッチ制御信号に応じて動作する出力回路を備え、
前記出力回路は、前記第１、第２の基準電圧が前記第１及び第２のサンプリング電圧として前記第１、第２の電圧供給端子に与えられている請求項１４又は１５記載のサンプル・ホールド回路で構成されるデジタルアナログ変換器。
【請求項２０】
請求項１８又は１９記載のデジタルアナログ変換器をデータドライバとして備えた表示装置。
【請求項２１】
サンプリング電圧を供給する電圧供給回路と、
それぞれの一端の少なくとも一方に前記サンプリング電圧を受け、他端同士は基準電圧端子に共通接続された第１及び第２の容量素子と、
前記第１及び第２の容量素子の前記一端同士間に接続された第１のスイッチと、
差動回路と、
第２及び第３のスイッチと、
を備え、
前記差動回路は、
差動入力対の第１入力が、前記第１の容量素子の前記一端に前記第２のスイッチを介して接続され、第２入力が、前記第２の容量素子の前記一端に接続された差動入力段と、
前記差動入力段の出力を入力に受け、出力がサンプル・ホールド回路の出力端子に接続されるとともに、前記第３のスイッチを介して、前記差動入力段の前記第１入力に接続される増幅段と、
を備えている、増幅回路。
【請求項２２】
前記差動入力段は、
一端が第１電源端子に共通に接続された第１、第２の電流源と、
第１及び第２の第２のＭＯＳトランジスタと、
負荷回路と、
を備え、
前記第１のＭＯＳトランジスタは、前記第１入力をなし前記第１の容量端子の前記一端に前記第２のスイッチを介して接続されるとともに、前記第３のスイッチを介して、前記サンプル・ホールド回路の前記出力端子に接続されたゲート端子と、前記第１の電流源の他端に接続されたソース端子と、を有し、
前記第２のＭＯＳトランジスタは、前記第２入力をなし前記第２の容量端子の前記一端に接続されたゲート端子と、前記第２の電流源の他端に接続されるとともに、前記第１のＭＯＳトランジスタのソース端子と第４のスイッチを介して接続されたソース端子と、を有し、
前記負荷回路は、前記第１及び第２のＭＯＳトランジスタのドレイン端子と、第２電源端子間に接続されている、請求項２１記載の増幅回路。
【請求項２３】
前記差動入力段の出力と前記増幅段の入力との間の接続をオン・オフ制御するスイッチを備えている、請求項２１又は２２記載の増幅回路。
【請求項２４】
前記差動回路が、前記差動入力段の前記第１入力を反転入力とし、前記第２入力を非反転入力とする第１の接続状態と、前記第２入力を反転入力とし、前記第１入力を非反転入力とする第２の接続状態と、を切り替える回路を備え、
前記差動入力段の前記第２入力は第５のスイッチを介して前記第２の容量素子の一端に接続され、前記出力端子は第６のスイッチを介して前記差動入力段の前記第２入力に接続される、請求項２１記載の増幅回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
図１６のデジタルアナログ変換回路の出力電圧は、各電圧レベル間が等間隔のリニア出力であるが、多ビット化により、液晶の非線形なガンマ特性に合わせた階調電圧を出力するようにしてもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明の１つの側面（アスペクト）によれば、サンプリング電圧を供給する電圧供給回路と、それぞれの一端の少なくとも一方に前記サンプリング電圧を受け、他端同士は基準電圧端子に共通接続された第１及び第２の容量素子と、前記第１及び第２の容量素子の前記一端同士間に接続された第１のスイッチと、差動回路と、第２及び第３のスイッチと、を備え、前記差動回路は、差動入力対の第１入力が、前記第１の容量素子の前記一端に前記第２のスイッチを介して接続され、第２入力が、前記第２の容量素子の前記一端に接続された差動入力段と、前記差動入力段の出力を入力に受け、出力がサンプル・ホールド回路の出力端子に接続されるとともに、前記第３のスイッチを介して、前記差動入力段の前記第１入力に接続される増幅段と、を備えている、サンプル・ホールド回路、シリアルＤＡＣ、又は増幅回路が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明において、１データ期間が、第１、第２、第３の期間を有し、第１の期間（サンプリング期間）では、前記第１及び第３のスイッチをオフとし、前記第２のスイッチをオンとして、前記第１及び第２の容量素子の少なくとも一方の容量素子の前記一端へ前記サンプリング電圧を供給し、
第２の期間（電荷再配分期間）では、前記第２及び第３のスイッチは前記第１の期間の状態を変えず、前記第１のスイッチをオンとして、前記第１及び第２の容量素子間で電荷再分配を行い、
第３の期間（駆動期間）では、前記第１及び第２スイッチをオフとし、前記第３のスイッチをオンして、前記第１及び第２入力の電圧を差動増幅する前記差動回路の出力信号が前記出力端子に出力される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明においては、前記第１及び第２の容量端子（Ｃ１１、Ｃ１２）の少なくとも１方の一端にサンプリング電圧を供給する電圧供給回路（１７）を備えている。本発明においては、前記差動入力段の出力と増幅段（１６）の入力との間の接続をオン・オフ制御するスイッチ（図５の１５３）を備えた構成としてもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
本発明においては、第１及び第２の容量素子（Ｃ１１、Ｃ１２）は、一端同士が前記第１のスイッチ（１１０）を介して接続され、他端同士が基準電圧端子（Ｎ３）に共通接続されている。  前記差動入力段は、一端が前記第１電源端子に接続された第１、第２の電流源（Ｍ３、Ｍ４）と、ゲートが前記第１入力をなし前記第１の容量端子（Ｃ１１）の一端（Ｎ１１）に前記第２のスイッチ（１２１）を介して接続されるとともに、前記第３のスイッチ（１２２）を介して、サンプル・ホールド回路の前記出力端子（Ｎ９）に接続され、ソースが、前記第１の電流源（Ｍ３）の他端に接続された第１のＭＯＳトランジスタ（Ｍ１）と、ゲートが前記第２入力をなし前記第２の容量端子（Ｃ１２）の一端（Ｎ８）に接続され、ソースが前記第２の電流源（Ｍ４）の他端に接続されるとともに、前記第１のＭＯＳトランジスタ（Ｍ１）のソースと第４のスイッチ（１２０）を介して接続された第２のＭＯＳトランジスタ（Ｍ２）と、前記第１及び第２のＭＯＳトランジスタのドレインと第２電源端子間に接続された負荷回路（１５）と、を備えている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
本発明において、ビットデータ又は該データに応じた電圧を受け出力電圧を出力するデータ期間が、第１、第２、第３の期間を有し、前記第１の期間では、前記第１、第３、第４のスイッチをオフとし前記第２のスイッチ（１２１）をオンとして少なくとも前記第１の容量素子（Ｃ１１）の一端及び前記差動入力段の前記第１入力へ前記サンプリング電圧を供給し、前記第２の期間では、前記第２、第３、第４のスイッチ（１２１、１２２、１２０）は前記第１の期間の状態を変えず、前記第１のスイッチ（１１０）をオンとして、前記第１及び第２の容量素子（C11、C12）間で電荷再分配を行い、前記第３の期間では、前記第１及び第２スイッチ（１１０、１２１）をオフとし、前記第３、第４のスイッチ（１２２、１２０）をオンして、前記差動回路による増幅結果が前記出力端子に出力される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
本発明において、電圧供給回路（１７）は、電圧供給端子と、前記第１及び第２の容量素子の少なくとも１方の一端間にスイッチを備えている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
本発明においては、前記差動入力段の第１入力（反転入力）と第２入力（非反転入力）を入れ換える構成としてもよい。すなわち、前記差動入力段の前記第１入力を反転入力とし、前記第２入力を非反転入力とする第１の接続状態と、前記第２入力を反転入力とし、前記第１入力を非反転入力とする第２の接続状態と、を切り替える回路を備え、さらに、前記第２入力はスイッチ（例えば図６の１２３）を介して第２の容量素子（Ｃ１２）の一端に接続され、前記出力端子（Ｎ９）はスイッチ（１２４）を介して前記第２入力（Ｎ８）に接続される。第２の接続状態では、前記差動入力段の第１入力は非反転入力となり、第１入力と容量素子（Ｃ１１）間のスイッチ（１２１）はオン、第１入力と出力端子（Ｎ９）間のスイッチ（１２２）はオフとされる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
本発明においては、上記したサンプル・ホールド回路を備え、前記第１及び第２の容量素子の少なくとも一方の容量素子の一端へは、入力デジタル信号のビットデータの値に応じて、第１及び第２の基準電圧の一方が順次供給される、シリアル・デジタルアナログ変換回路が提供される。所定のリセット期間につづいて、ｎビット（ただし、ｎは所定の正整数）の入力デジタル信号の１ビットデータに対して第１の期間（サンプリング期間）と第２の期間（電荷再分配期間）が割当てられ、前記第１の期間では、前記第１及び第２の容量素子の少なくとも一方の容量素子の一端へ入力デジタル信号のビットデータに応じて前記第１及び第２の基準電圧の一方が供給され、前記第２の期間には、第１及び第２の容量素子間で電荷再分配が行われ、シリアル入力されるｎ個のビットデータに対応して前記第１及び第２の期間をｎ回繰り返したのち、第３の期間（駆動期間）の増幅動作が行われる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
本発明によれば、互いに異なる参照電圧を発生させる参照電圧発生回路（図１３の２１０）と、参照電圧を入力し、出力ごとに対応したデジタルデータに基づき重複も含む２つの参照電圧を選択出力するデコーダ（２２０）と、２つの参照電圧を入力し、スイッチ制御信号に応じて動作する出力回路（２３０）を備え、出力回路は、本発明のサンプル＆ホールド回路で構成されるデジタルアナログ変換器が提供される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
このとき、スイッチ１２１はＯＮ、スイッチ１２２はＯＦＦとし、差動段を対称構成にする。また、スイッチ１１０、１２０はＯＦＦとする。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
図４は、図３の動作を説明するためのタイミング図である。期間ｔ０−ｔ１（サンプリング期間）では、スイッチ１１１、１１２をＯＮとし、電圧Ｖｉｎ１が容量Ｃ１１とＣｇ１の端子に印加され、電圧Ｖｉｎ２が、容量Ｃ１２とＣｇ２に端子に印加される。このとき、スイッチ１２１はＯＮ、スイッチ１２２はＯＦＦとし、差動段を対称構成にする。また、スイッチ１１０、１２０はＯＦＦとし、Ｖｉｎ１、Ｖｉｎ２が異なる電位でもトランジスタＭ１、Ｍ２のゲート容量Ｃｇ１、Ｃｇ２がほぼ等しく保たれるようにする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
期間ｔ２−ｔ３（駆動期間）では、スイッチ１２１をＯＦＦ、スイッチ１２０、１２２をＯＮとし、ボルテージフォロワとして動作し、ノードＮ８の電圧（Ｖｉｎ１＋Ｖｉｎ２）／２が出力電圧Ｖｏｕｔとして出力される。このとき、スイッチ１１０はＯＦＦ、スイッチ１１１、１１２はｔ１−ｔ２のＯＦＦ状態を維持する。