【手続補正書】
【提出日】平成23年5月16日(2011.5.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】アクティブマトリクス表示装置、及び半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画素部を有するアクティブマトリクス表示装置において、
前記画素部は基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられたチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層上に設けられた保護膜と、
前記酸化物半導体層と電気的に接続された画素電極と、
前記画素電極上に設けられた発光素子とを有し、
前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含み、
前記保護膜は、酸化アルミニウムを有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項２】
画素部を有するアクティブマトリクス表示装置において、
前記画素部は基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられたチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層上に設けられたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上、前記ソース電極と前記ドレイン電極との間の前記酸化物半導体層上に設けられた保護膜と、
前記ソース電極又は前記ドレイン電極上の前記保護膜に設けられたコンタクトホールを介して、前記酸化物半導体層と電気的に接続された画素電極と、
前記画素電極上に設けられた発光素子とを有し、
前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含み、
前記保護膜は、酸化アルミニウムを有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項３】
画素部を有するアクティブマトリクス表示装置において、
前記画素部は基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられたチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層上に設けられた保護膜と、
前記酸化物半導体層と電気的に接続された画素電極とを有し、
前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含み、
前記保護膜は、酸化アルミニウムを有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項４】
請求項３において、
前記基板と対向する対向基板と、
前記基板と前記対向基板との間に設けられた液晶層とを有し、
前記液晶層は、ブルー層を示す液晶材料を有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項５】
画素部を有するアクティブマトリクス表示装置において、
前記画素部は、第１のトランジスタと、第２のトランジスタとを一画素に有し、
前記第１のトランジスタのゲートは、走査線と電気的に接続され、
前記第１のトランジスタのソース又はドレインは、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインは、画素電極と電気的に接続され、
前記第１及び第２のトランジスタは、それぞれ
ゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられたチャネル形成領域を有する酸化物半導体層と、を有し、
前記酸化物半導体層上に設けられた保護膜を有し、
前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含み、
前記保護膜は、酸化アルミニウムを有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項６】
画素部と、前記画素部を選択する走査線駆動回路とを有するアクティブマトリクス表示装置において、
前記画素部は基板上に設けられた第１のトランジスタを有し、
前記第１のトランジスタと電気的に接続された画素電極と、
前記画素電極上に設けられた発光素子とを有し、
前記走査線駆動回路は、前記基板上に設けられた第２のトランジスタを有し、
前記第２のトランジスタは、ゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられたチャネル形成領域を有する酸化物半導体層と、を有し、
前記酸化物半導体層上に設けられた保護膜を有し、
前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含み、
前記保護膜は、酸化アルミニウムを有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項７】
画素部と、前記画素部を選択する走査線駆動回路とを有するアクティブマトリクス表示装置において、
前記画素部は基板上に設けられた第１のトランジスタを有し、
前記第１のトランジスタと電気的に接続された画素電極と、
前記画素電極上に設けられた発光素子とを有し、
前記走査線駆動回路は、前記基板上に設けられた第２のトランジスタを有し、
前記第２のトランジスタは、ゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられたチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層上に設けられたソース電極及びドレイン電極と、を有し、
前記ソース電極及び前記ドレイン電極上、前記ソース電極と前記ドレイン電極との間の前記酸化物半導体層上に設けられた保護膜を有し、
前記酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含み、
前記保護膜は、酸化アルミニウムを有する
ことを特徴とするアクティブマトリクス表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記酸化物半導体層はアモルファス構造を有することを特徴とするアクティブマトリクス型表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体は、絶縁性の不純物が添加されている
ことを特徴とするアクティブマトリクス表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体は、酸化シリコンが添加されている
ことを特徴とするアクティブマトリクス表示装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体は、酸化インジウム、酸化錫、酸化亜鉛を含むターゲットを用いて形成された
ことを特徴とするアクティブマトリクス表示装置。
【請求項１２】
インバータ回路を有する半導体装置において、
前記インバータ回路は第１のトランジスタ及び第２のトランジスタを有し、
前記第１のトランジスタは第１のゲート電極と、
前記第１のゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第１のゲート電極上に設けられたチャネル形成領域を有する第１の酸化物半導体層とを有し、
前記第２のトランジスタは第２のゲート電極と、
前記第２のゲート電極上に設けられた前記ゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第２のゲート電極上に設けられたチャネル形成領域を有する第２の酸化物半導体層とを有し、
前記第１の酸化物半導体層上に設けられたｎ＋層は、前記ゲート絶縁膜に設けられたコンタクトホールを介して、前記第２の酸化物半導体層と電気的に接続され、
前記第１及び第２の酸化物半導体層は、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の半導体を含む
ことを特徴とする半導体装置。
【請求項１３】
請求項１２において、
前記第１のトランジスタはエンハンスメント型であり、
前記第２のトランジスタはデプレッション型である
ことを特徴とする半導体装置。
【請求項１４】
請求項１２において、
前記第１のトランジスタ及び前記第２のトランジスタはエンハンスメント型である
ことを特徴とする半導体装置。