(57)【要約】  本発明は、半導体・オン・インシュレータ型基板（１）の支持体（２）上に電気的接続接点を備えた検査方法に関する。この方法は、ａ）絶縁体層（３）によって全体的に被覆された支持基板（２）と、絶縁体層（３）の一部分（３１）が活性層と支持基板（２）の前面（２１）との間に埋め込まれた、活性層（４）と、を備えた半導体・オン・インシュレータ型基板（１）を得るステップと、ｂ）支持基板（２）の少なくとも１つの絶縁体のないアクセス可能領域（２１０）を画定するように、支持基板（２）の前面（２１）の周囲に広がりおよび／または支持基板（２）の裏面上に広がる絶縁体層（３）の一部分を除去し、絶縁体層の少なくとも一部分（３２１）を裏面上にそのまま残すステップと、ｃ）上記電気的接続接点を形成するために、上記アクセス可能領域（２１０）に電圧を印加するステップとを備えることを特徴とする。【選択図】  図１
2012515447.tif 000002
【特許請求の範囲】
【請求項１】
半導体・オン・インシュレータ型基板（１）の支持基板（２）上に電気的接続接点を備えた検査方法において、
ａ）絶縁体層（３）によって全体的に被覆された半導体材料からなる前記支持基板（２）と、
半導体材料からなるいわゆる活性層（４）であって、前記絶縁体層（３）の一部分（３１）が前記活性層（４）と前記支持基板（２）の一方の面いわゆる前面（２１）との間に埋め込まれるように前記支持基板上に配置された、前記活性層（４）と、
を備えた前記半導体・オン・インシュレータ型基板（１）を得るステップと、
ｂ）前記支持基板（２）の少なくとも１つの絶縁体のない領域いわゆるアクセス可能領域（２１０、２２０）を画定するように、前記支持基板（２）の前記前面（２１）の外縁に広がりおよび／または前記支持基板（２）の反対面いわゆる裏面上に広がる前記絶縁体層（３、３１、３２）の一部分を除去し、前記絶縁体層（３）の少なくとも一部分（３２１）を前記裏面上に残すステップと、
ｃ）前記半導体・オン・インシュレータ基板（１）の前記支持基板（２）上に前記電気的接続接点を形成するように、前記アクセス可能領域（２１０、２２０）の前記少なくとも１つまたは少なくともいくつかに電圧を印加するステップと、
を備えることを特徴とする検査方法。
【請求項２】
前記ステップｂ）において除去された前記絶縁体層（３、３１、３２）の一部分が、前記活性層（４）を取り囲むように、前記支持体（２）の前記裏面（２２）の周囲に広がる環状絶縁体領域（３２０）および／または前記支持体（２）の前記前面（２１）の周囲に広がる環状絶縁体領域（３１０）において得られることを特徴とする、請求項１に記載の検査方法。
【請求項３】
前記ステップｂ）の適用中に、前記裏面に存在する前記絶縁体層（３２）の表面積の少なくとも５０％が残されることを特徴とする、請求項１又は２に記載の検査方法。
【請求項４】
前記ステップｂ）が、前記支持基板（２）の前記前面（２１）の周囲に広がる前記絶縁体層（３）の前記環状領域（３１０）のルーター加工を実行することからなり、このルーター加工が、０．５ｍｍから５ｍｍまでの範囲に存在する幅（Ｌ１）にわたって実行され、および／または、前記支持基板（２）の前記裏面（２２）の周囲に広がる前記絶縁体層（３）の前記環状領域（３２０）のルーター加工を実行することからなり、このルーター加工が、０．５ｍｍから１５ｍｍまでの範囲に存在する幅（Ｌ２）にわたって実行されることを特徴とする、請求項１〜３のいずれか一項に記載の検査方法。
【請求項５】
前記絶縁体（３１０、３２０）の除去が、研削および／または研磨によって実行されることを特徴とする、請求項１〜４のいずれか一項に記載の検査方法。
【請求項６】
前記絶縁体（３１０、３２０）の除去が、リソグラフィーおよび／または化学エッチングによって実行されることを特徴とする、請求項１〜４のいずれか一項に記載の検査方法。
【請求項７】
前記絶縁体（３１０、３２０）の除去が、前記活性層（４）上におよび／または前記活性層（４）内に電子部品を製造している間に実行されることを特徴とする、請求項１〜６のいずれか一項に記載の検査方法。
【請求項８】
前記絶縁体（３１０、３２０）の除去が、前記半導体・オン・インシュレータ基板（１）を製造した後に、かつ、前記活性層（４）上におよび／または前記活性層（４）内に電子部品を製造する前に実行されることを特徴とする、請求項１〜６のいずれか一項に記載の検査方法。
【請求項９】
前記半導体・オン・インシュレータ基板が、前記絶縁体層（３）によって被覆された前記支持基板（２）と前記活性層（４）が由来するソース基板とを貼り合わせることによって得られること、および、前記絶縁体（３１０、３２０）の除去が、両方の基板の貼り合わせを安定化させるための熱処理の後に、前記半導体・オン・インシュレータ基板の製造中に実行されることを特徴とする、請求項１〜６のいずれか一項に記載の検査方法。
【請求項１０】
前記絶縁体（３）が、酸化物、窒化物、または、オキシ窒化物であることを特徴とする、請求項１〜９のいずれか一項に記載の検査方法。
【請求項１１】
絶縁体層（３）によって被覆された半導体材料からなる支持基板（２）と、半導体材料からなるいわゆる活性層（４）であって、前記絶縁体層（３）の一部分（３１）が前記活性層（４）と前記支持基板（２）の一方の面いわゆる前面（２１）との間に埋め込まれるように前記支持基板上に配置された、前記活性層（４）と、を備えた半導体・オン・インシュレータ型の検査基板（１）において、
前記支持基板（２）の一部分に絶縁体が存在せず、そのために、前記支持基板（２）の当該一部分が、露出しており、前記支持基板（２）の前記裏面（２２）の少なくとも一部分が、前記絶縁体層によって被覆されていること、及び、
前記基板が、５０μｍよりも小さい、又は５０μｍに等しいワープエイジ（ａ）を有すること、を特徴とする検査基板。
【請求項１２】
前記支持基板（２）の裏面（２２）上に広がる前記絶縁体層（３２１）が、この裏面（２２）の表面積の少なくとも５０％にわたって広がることを特徴とする、請求項１１に記載の検査基板。
【請求項１３】
前記埋め込まれた絶縁体層（３）が、０．２μｍよりも厚い、又は０．２μｍに等しい厚さを有することを特徴とする、請求項１１又は１２に記載の検査基板（１）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を製造する分野に存在し、とりわけ、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ（半導体・オン・インシュレータ）という表現からの頭字語「ＳｅＯＩ」で知られている基板を製造する分野に存在する。
【０００２】
本発明は、より詳細には、電気的接続接点（ｅｌｅｃｔｒｉｃ  ｃｏｎｎｅｃｔｉｏｎ  ｃｏｎｔａｃｔ）をＳｅＯＩ型基板の支持基板上に形成することを備えた検査方法に関する。
【背景技術】
【０００３】
以下の説明において、また、添付の特許請求の範囲において、ＳｅＯＩ型の基板は、絶縁体層とりわけ酸化物または窒化物によって全体的に被覆された半導体材料からなる支持基板と、半導体材料からなるさらなる層いわゆる活性層とを連続的に備えた基板を意味し、この活性層の上あるいは中には、電子部品が、形成されており、あるいは、形成されるかもしれない。したがって、この絶縁体層の一部分は、上記活性層と、支持基板の一方の面いわゆる前面（ｆｒｏｎｔ  ｆａｃｅ）との間に埋め込まれる。
【０００４】
そのような基板１が、添付された図１に示される。
【０００５】
基板１は、絶縁体層３と、半導体材料からなる活性層４とによって全体的に被覆された半導体材料からなる支持基板２を備える。
【０００６】
支持基板２の一方の面いわゆる前面２１に面して配置された絶縁体層３の部分は、符号３１によって参照される。このことは、図面からわかるように、絶縁体層３の部分３１の一部分は、活性層４と支持基板２の前面２１との間に埋め込まれる。
【０００７】
裏面（ｒｅａｒ  ｆａｃｅ）と呼ばれる支持基板２の反対面は、符号２２を備える。裏面２２に面して配置された絶縁体層３の部分は、符号３２を備え、支持基板２の周囲に配置された絶縁体層３の部分は、符号３３として参照される。
【０００８】
絶縁体３は、例えば、酸化物、窒化物、または、オキシ窒化物（ｏｘｙｎｉｔｒｉｄｅ）によって形成されてもよい。支持基板２および／または活性層４を形成する半導体材料がシリコンである場合、絶縁体は、有利には、酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉ３Ｎ４）である。
【０００９】
因みに、すべてのＳｅＯＩ基板が、支持基板の表面全体を被覆する絶縁層を有しているとは限らないことに注意されたい。このことは、とりわけ、厚いＳｅＯＩ、すなわち、比較的に厚い埋め込み酸化物層厚さ（１ミクロンから数ミクロンまでの）を有するＳｅＯＩに関係する。この種のＳｅＯＩ基板の場合、通常、絶縁体は、支持基板およびドナー基板が貼り合わせによって組み立てられる前に、それらの支持基板上およびドナー基板上の両方に形成され（例えば、酸化によって）、その結果、ドナー基板を薄化した後には、ＳｅＯＩの支持体は、絶縁体によって全体的に被覆される。この種の基板は、電力応用を意図したものであり、例えば、大電力信号を処理する部品を形成することを意図したものである。
【００１０】
本発明は、ＳｅＯＩ基板に適用され、このＳｅＯＩ基板の支持基板は、絶縁体層によって全体的に被覆される。
【００１１】
電子部品を製造するプロセス中、例えば、前面２１上に構成された部品の電気的検査を実行するために、支持基板２の裏面２２にアクセスすることは、場合によっては、有益なことであり、これらの検査は、とりわけ、電圧を裏面２２に印加することを必要とすることがある。これをなすために、支持基板の裏面に存在する絶縁体層３２を除去することが必要となる。
【００１２】
ここで、本出願人は、裏面上の絶縁体層３２が除去されるとき、ＳｅＯＩ基板は、変形し、そして、わずかに反った形状を呈することがわかった。
【００１３】
この変形または反りは、ワープ（ｗａｒｐ）またはワープエイジ（ｗａｒｐａｇｅ）という名称で知られており、このワープは、埋め込み絶縁体３１の厚さの増加とともに増大する。
【００１４】
言い換えれば、ＳｅＯＩ基板の内部に存在する力または応力は、裏面の絶縁体３２が除去されると、もはや相殺されない。
【００１５】
添付された図２は、ウェット化学エッチングによって絶縁体層の一部分を除去した後の図１の基板を示し、この基板は、ワープエイジ現象を呈している。絶縁体層３１によって加えられる応力は、層３２の存在によってもはや相殺されることはなく、そして、ＳｅＯＩ基板１は、とりわけ、ＢＳＯＩ構造（シリコンからなる支持体および活性層、および、酸化ケイ素からなる絶縁体）の場合、支持基板２の裏面２２に面した凹面を備えたへこみとなることによって変形しようとする。
【００１６】
ワープエイジは、支持体２のへこんだ部分において測定される。ワープエイジは、凹面の縁すなわち支持基板２の縁を通過する平面Ｐと一般的には支持基板２の中心に位置する凹面の最も深い箇所との間の距離ａに対応する。
【００１７】
ワープエイジａは、当業者にはよく知られている様々な技術、すなわち、光学的または機械的な表面形状測定装置による厚さ測定技術または容量的な厚さ測定技術によって測定される。
【００１８】
例として、基板の厚さおよび変形を測定するのを可能にする製造業者ＡＤＥ（以下、ＫＬＡ  Ｔｅｎｃｏｒと呼ぶ）から市販されている「Ｗａｆｅｒｓｉｇｈｔ」という名称で知られている一式の機器を用いた容量性測定を挙げることができる。ワープエイジは、また、光学的な測定器によって、例えば、同じ製造業者によって製造されているＦＬＥＸＵＳとして知られている一式の機器によって測定されてもよく、この測定器は、支持基板の表面を走査するのを可能にする。
【００１９】
例として、頭字語「ＢＳＯＩ」として当業者に知られている基板が、参照されてもよく、このＢＳＯＩは、貼り合わせシリコン・オン・インシュレータ（Ｂｏｎｄｅｄ  Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）を意味し、少なくとも一方（支持体）が酸化表面を有する２つのシリコン基板を貼り合わせることによって、そして、活性層を形成するために、２つの基板の一方を薄化することによって得られるシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）型の基板を表現する。例えば、２．５μｍの厚さを備えた埋め込み酸化物３１を備えるそのような基板は、裏面の酸化物３２が除去された場合、１５０μｍほどのワープエイジに達すること、そして、この酸化物３２が所定の場所に残されたままである場合には、３０μｍよりも小さいワープエイジａを有することを測定することが可能であった。
【００２０】
ここで、大きなワープエイジは、ロボットによって基板を掴むことに関する問題、さらには、基板をその後に使用するときに、それらの基板を保持部材または平坦な支持体上に配置することに関する問題を引き起こす。
【００２１】
このワープエイジ発生現象は、支持基板の裏面上に存在する酸化物層が除去された後のＳＯＩ型基板の場合に関して、米国特許第５，７８０，３１１号明細書に説明されている。しかしながら、提言された解決方法は、多結晶シリコンまたはアモルファス・シリコン、窒化物、または、感光性樹脂から作られた保護層を成膜することによって、この酸化物層を保護することからなる。
【００２２】
ここで、この解決方法は、絶縁体のない電気的接続接点領域を形成するという目的を明確に有する検査方法に適用することはできない。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
したがって、本発明の目的は、検査方法を提供することであり、この検査方法によれば、電気的接続接点が、ＳｅＯＩ基板上に形成されてもよく、電圧が、支持基板に印加されてもよく、それと同時に、この基板のワープエイジ現象を最大限に制限する。
【００２４】
好ましくは、本発明の目的は、１００μｍよりも小さい値にまでワープエイジ現象を制限することであり、さらに好ましくは、５０μｍよりも小さい値にまで制限することである。
【課題を解決するための手段】
【００２５】
この目的は、半導体・オン・インシュレータ型基板の支持基板上に電気的接続接点を備えた検査方法によって達成される。
【００２６】
本発明によれば、この方法は、
ａ）絶縁体層によって全体的に被覆された半導体材料からなる支持基板と、半導体材料からなるいわゆる活性層であって、上記絶縁体層の一部分が活性層と支持基板の一方の面いわゆる前面との間に埋め込まれるように支持基板上に配置された、前記活性層と、を備えた半導体・オン・インシュレータ型基板を得るステップと、
ｂ）支持基板の少なくとも１つの絶縁体のない領域いわゆるアクセス可能領域を画定するように、支持基板の前面の周囲に広がりおよび／または支持基板の反対面いわゆる裏面上に広がる上記絶縁体層の一部分を除去し、絶縁体層の少なくとも一部分を裏面上に残すステップと、
ｃ）半導体・オン・インシュレータ基板の支持基板上に上記電気的接続接点を形成するように、上記アクセス可能領域の上記少なくとも１つまたは上記少なくともいくつかに電圧を印加するステップと、
を備える。
【００２７】
単独でまたは組み合わせたものとして得られる本発明のその他の利点および限定するものではない特徴によれば、
ステップｂ）において除去された絶縁体層の一部分は、活性層を取り囲むように、支持体の裏面の周囲に広がる環状絶縁体領域および／または支持体の前面の周囲に広がる環状絶縁体領域において得られ、
ステップｂ）の適用中に、裏面に存在する絶縁体層の表面積の少なくとも５０％が残され、
ステップｂ）は、支持基板の前面の周囲に広がる上記絶縁体層の環状領域のルーター加工を実行することからなり、このルーター加工は、０．５ｍｍから５ｍｍまでの範囲に存在する幅にわたって実行され、および／または、支持基板の裏面の周囲に広がる上記絶縁体層の環状領域のルーター加工を実行することからなり、このルーター加工は、０．５ｍｍから１５ｍｍまでの範囲に存在する幅にわたって実行され、
絶縁体の除去は、研削および／または研磨によって実行され、
絶縁体の除去は、リソグラフィーおよび／または化学エッチングによって実行され、
絶縁体の除去は、上記活性層上におよび／または上記活性層内に電子部品を製造している間に実行され、
絶縁体の除去は、半導体・オン・インシュレータ基板を製造した後に、かつ、上記活性層上におよび／または上記活性層内に電子部品を製造する前に実行され、
半導体・オン・インシュレータ基板は、絶縁体層によって被覆された支持基板と上記活性層が由来するソース基板とを貼り合わせることによって得られ、また、絶縁体の除去は、両方の基板の貼り合わせを安定化させるための熱処理の後に、上記半導体・オン・インシュレータ基板の製造中に実行され、
絶縁体は、酸化物、窒化物、または、オキシ窒化物である。
【００２８】
本発明は、また、絶縁体層によって被覆された半導体材料からなる支持基板と、半導体材料からなるいわゆる活性層（４）であって、上記絶縁体層の一部分が上記活性層と支持基板の一方の面いわゆる前面との間に埋め込まれるように上記支持基板上に配置された、前記活性層（４）と、を備えた半導体・オン・インシュレータ型の検査基板（１）に関する。
【００２９】
本発明によれば、上記支持基板の一部分に絶縁体が存在せず、そのために、上記支持基板の当該一部分は、露出しており、支持基板の裏面の少なくとも一部分は、上記絶縁体層によって被覆され、そして、上記基板は、５０μｍよりも小さいかまたは５０μｍに等しいワープエイジ（ａ）を有する。
【００３０】
さらに、有利には、
支持基板の裏面上に広がる絶縁体層は、この裏面の表面積の少なくとも５０％にわたって広がり、
この検査基板の埋め込み絶縁体層は、０．２μｍよりも厚いかまたは０．２μｍに等しい厚さを有し、より好ましくは、１μｍよりも厚いかまたは１μｍに等しい厚さを有する。
【図面の簡単な説明】
【００３１】
【図１】ＳｅＯＩ型基板を示す断面図である。
【図２】ウェット化学エッチングによって絶縁体層の一部分を除去した後に図１の基板において観察されるワープエイジ現象を示す図である。
【図３】本発明による方法の実施形態に基づいて電気的接続接点を支持基板上に提供する領域を形成した後のＳｅＯＩ型基板を示す断面図である。
【図４】本発明による方法のさらなる実施形態に基づいて電気的接続接点を支持基板上に提供する領域を形成した後のＳｅＯＩ型基板を示す断面図である。
【図５】本発明による方法のまたさらなる実施形態に基づいて電気的接続接点を支持基板上に提供する領域を形成した後のＳｅＯＩ型基板を示す断面図である。
【図６】図３のＳｅＯＩ基板をより小さい縮尺率で示す上面図である。
【図７】図５の基板をより小さい縮尺率で示す底面図である。
【図８】図７の変形であるＳｅＯＩ型基板をより小さい縮尺率で示す上面図である。
【発明を実施するための形態】
【００３２】
本発明のその他の特徴および利点が、添付の図面を参照して以下でなされる説明から明らかとなる。これらの図面は、限定するものとしてではなく説明するためのものとして、本発明のいくつかの実現可能な実施形態を示すものである。
【００３３】
上述した図面は、概略的なものであり、様々な層の寸法および厚さは、それらの実際の比率による値では示されていない。
【００３４】
本発明による検査方法は、支持基板が、最初に、実質的に絶縁体層によって取り囲まれているならば、ＳｅＯＩ基板が、上述のＢＳＯＩ型方法によって得られようと、あるいは、例えば、ＳＭＡＲＴ  ＣＵＴまたはＳＩＭＯＸという名称で知られている方法の１つのような別の方法によって得られようと、どのような種類のＳｅＯＩ基板にも適用されてよい。
【００３５】
本発明による検査方法は、
ａ）ＳｅＯＩ型の基板１を得るステップと、
ｂ）ワープエイジ現象の発生を回避するために、前面２１の周囲に配置された絶縁体層３の環状領域の少なくとも一部分を除去し、あるいは、支持基板２の裏面２２上に広がる絶縁体層３の一部分だけを除去するステップと、
ｃ）ステップｂ）中に画定された支持基板の上記領域に電圧を印加し（または、いくつかの領域が存在するならば、少なくともそれらの領域のいくつかに電圧を印加し）、それによって、ＳｅＯＩ基板１の支持基板２上に電気的接続接点を形成するステップと、
を備える。
【００３６】
ここで、図１、図３、および、図６を参照して、本発明による方法のステップｂ）の第１の実施形態を説明する。
【００３７】
図１において、活性層４は、典型的には２ｍｍ〜５ｍｍよりも小さい直径を有する支持体２の直径よりもわずかに小さい直径を有する。このことは、ＳｅＯＩ基板を作るために、面取されたウェーハを使用することによるものであり、この面取は、両方の初期基板を最端の縁まで貼り合わせないようにする。そのために、前面上に配置されたいわゆる除外（ｅｘｃｌｕｓｉｏｎ）領域は、活性層を含まない。したがって、支持基板２の前面２１は、活性層４の縁を越えて広がりかつ環状形状を有する絶縁体層によって被覆される。この環状形状は、符号３１０として参照される。
【００３８】
ステップｂ）は、上記絶縁体層の環状領域３１０の少なくとも一部分を除去することからなり、それによって、支持基板２の少なくとも１つの領域を画定し、この領域は、絶縁体が存在しないことがわかる。このいわゆるアクセス可能な領域は、符号２１０を備える。
【００３９】
当然ながら、この除去は、活性層４の直径が絶縁体層によって被覆された支持基板２の直径と同じであれば、不可能である。
【００４０】
上記アクセス可能領域の表面積は、例えば少なくとも数平方ミリメートルを有する電気的接続接点を可能にするほどに十分に大きいものでなければならない。
【００４１】
このルーター加工工程（ｒｏｕｔｉｎｇ  ｏｐｅｒａｔｉｏｎ）は、図６に示されるように、環状絶縁体領域３１０全体を除去すること、または、図示されない変形に基づいて、一部分だけを除去することのいずれかを可能にする。一部分だけを除去する場合、少なくとも１つのアクセス可能領域２１０は、あるいは、アクセス可能領域２１０のいくつかは、基板の周囲において得られる。図８は、裏面絶縁体３２の周囲の環状領域上で得られた類似する結果を示す。
【００４２】
図３に示されるように、環状絶縁体層３１０を除去するのに使用される技術に依存して、この環状領域３１０の真下に配置された薄い厚さの支持基板２が同様に除去されることも可能である。
【００４３】
環状領域３１０は、好ましくは、基板１の縁から出発して０．５ｍｍから５ｍｍまでの範囲に存在する幅Ｌ１にわたって広がる。
【００４４】
例として、この幅Ｌ１は、一般的には、６インチ（約１５ｃｍ）の直径を備えた基板の場合、１ｍｍから３ｍｍまでの範囲に存在し、８インチ（約２０ｃｍ）の直径を備えた基板の場合、１ｍｍから４ｍｍまでの範囲に存在する。
【００４５】
除去される領域の深さｅ１は、少なくとも、絶縁体３１０の厚さであり、すなわち、数μｍほどであり、例えば、２μｍであり、そして、支持基板２の一部分も除去される場合、１５μｍに達してもよく、それどころか、数十μｍに達してもよい。
【００４６】
絶縁体を除去するための第１の技術は、絶縁体を研削および／または研磨することからなる。
【００４７】
この研削または研磨は、機械的および／または化学的なものであってもよい。機械的研削の場合、基板１は、例えば、回転させられる支持体上に保持されてもよく、また、回転する工具が、環状領域を研削するために、環状領域に接触させられてもよい。研磨の場合、適切な化学溶液と組み合わせられた研磨シュー（ｐｏｌｉｓｈｉｎｇ  ｓｈｏｅ）を使用することが可能である。
【００４８】
研削技術は、一般的には、絶縁体層および支持基板２の一部分を除去することになり、そして、研磨の場合、より特定的に絶縁体層だけを除去することが可能である。
【００４９】
第２の技術は、リソグラフィー・ステップ、および、それに続くドライまたはウェット化学エッチング・ステップを用いることからなる。このより選択的な技術は、環状絶縁層３１０だけを除去するのを可能にし、真下に配置された支持基板２の部分をエッチングすることはない。
【００５０】
最後に、絶縁体層３２は、好ましくは、そのまま裏面上に残され、このことは、当然ながら、ワープエイジ現象を防止するものであることがわかるはずであり、あるいは、絶縁体層３２の一部分が除去される場合、この絶縁体層３２の一部分は、以下で説明されるようにして除去される。
【００５１】
ここで、図４および図７を参照して、ステップｂ）の第２の実施形態を説明する。
【００５２】
この場合、ステップｂ）は、支持基板２の裏面に存在する絶縁体層３２の一部分を除去し、そして、この絶縁体層３２の少なくとも一部分を裏面上にそのまま残すことからなる。好ましくは、残された部分は、支持基板２の裏面２２を被覆する絶縁体層３２の総表面積の少なくとも５０％に対応する。
【００５３】
選択的に、ステップｂ）は、絶縁体層３２の環状領域の全体（図７参照）かまたは一部分（図８参照）を除去することからなり、この環状領域は、支持体２の裏面の周囲に広がる。
【００５４】
図１において見ることのできる環状領域が除去される前のこの環状領域は、符号３２０を備える。環状絶縁体層３２０のこの除去は、支持基板２の裏面上に広がるアクセス可能領域２２０を画定する作用を有する。
【００５５】
この除去は、裏面上に存在する絶縁体層の少なくとも中央部分をそのまま残すことによって、適用される。この中央部分は、符号３２１を備える。
【００５６】
除去された環状領域のＬ２は、好ましくは、基板１の縁から出発して０．５ｍｍから１５ｍｍまでの範囲に存在する。
【００５７】
例として、Ｌ２は、６インチ（約１５ｃｍ）の直径を備えた基板の場合、２ｍｍから１０ｍｍまでの範囲に存在し、８インチ（約２０ｃｍ）の直径を備えた基板の場合、２ｍｍから１５ｍｍまでの範囲に存在する。
【００５８】
除去された領域の厚さｅ２は、絶縁体層３２の厚さ、すなわち、数μｍほどの厚さ、例えば、２μｍの厚さに対応する。
【００５９】
図５は、環状絶縁体部分３２０の下に配置された支持基板２の裏面２２の一部分がさらに除去された変形を示す。この場合、厚さｅ３は、１５μｍに達してもよい。
【００６０】
環状絶縁体領域３２０の部分あるいは支持基板２の一部分を除去するのに使用される技術は、第１の実施形態に関してこれまでに説明された技術と同じものである。
【００６１】
図８に示される実施形態においては、支持基板２の裏面上に配置された絶縁体の環状領域３２０の一部分だけが除去されている。符号２２１として参照される２つの点状のアクセス可能領域が、画定される。
【００６２】
これらの画定された領域の数は、実施されるべきその後の検査に依存し、この数は、例えば、使用される機器の制約または接続接点構造に関係している。
【００６３】
画定される領域の形状は、任意のものであり、円形または正方形であってもよく、あるいは、その他の形状を有してもよい。
【００６４】
点状のアクセス可能領域２２１は、好ましくは、得られるべき領域２２１の形状に対応する開口を備えたマスクを介した化学エッチングによって得られる。
【００６５】
図面には示されない第４の実施形態は、支持基板の縁を周囲において画定することから構成されてもよい（領域３３）。
【００６６】
これまでに説明されたすべての実施形態においては、環状絶縁体領域３１０、３２０の少なくとも一部分を除去するステップは、本発明による方法の様々な段階において実行されてもよく、あるいは、様々な段階に挿入されてもよい。
【００６７】
したがって、この除去は、半導体・オン・インシュレータ基板１を製造した後に、かつ、活性層４上および／または活性層４内に電子部品を製造する前に、実行されてもよい。
【００６８】
また、この除去は、活性層４上および／または活性層４内における電子部品の製造中に実行されてもよい。
【００６９】
最後に、また、この除去は、絶縁体層３によって被覆された支持基板２がソース基板上に貼り合わせられた後に、かつ、これらの両方の基板の貼り合わせを安定させるための熱処理の後に、しかも、活性層４を得ることのできるソース基板の薄化の前に、半導体・オン・インシュレータ基板１の製造中に実行されてもよい。また、支持基板２をソース基板上に貼り合わせる前に、露出領域を形成するように支持基板２の準備をなすことも考えることができる。
【００７０】
本発明による方法の最後のステップは、図８に示されるように、例えば、電極によって、上記アクセス可能領域および上記アクセス可能領域の少なくともいくつかに電圧を印加することからなり、そして、これは、電気的接続接点を形成することを目的としたものである。
【００７１】
本発明による方法の主たる利点は、
支持基板２上に形成された接点領域２１０、２２０へのアクセスが、容易になり、それと同時に、ＳｅＯＩ基板上におけるワープエイジ現象を回避することができ、本発明の方法に基づいて得られたＳｅＯＩ基板は、実際に、５０μｍよりも小さいかまたは５０μｍに等しいワープエイジａを有すること、および、
アクセス可能領域２１０、２２０を形成するためのさらなるステップを追加することが、既存の製造プロセスがＳｅＯＩ基板を製造するための方法であろうとあるいは電子部品を製造するための方法であろうとそれらの製造プロセスを変更することなく、達成されることである。
【図１】
2012515447.tif 000003
【図２】
2012515447.tif 000004
【図３】
2012515447.tif 000005
【図４】
2012515447.tif 000006
【図５】
2012515447.tif 000007
【図６】
2012515447.tif 000008
【図７】
2012515447.tif 000009
【図８】
2012515447.tif 000010
【国際調査報告】
2012515447.tif 000011
2012515447.tif 000012