【手続補正書】
【提出日】平成21年9月24日(2009.9.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
コネクタインターフェースと、
前記コネクタインターフェースに接続された第１の信号経路と、
第１の集積回路メモリダイと、
前記第１の信号経路に接続され前記第１の信号経路から制御情報を受信する第１の集積回路バッファダイであって、前記制御情報は、前記第１の集積回路メモリダイが前記制御情報に応答して第１のデータを前記第１の集積回路バッファダイに提供するように前記第１の集積回路メモリダイへのアクセスを規定する、第１の集積回路バッファダイと、
第２の集積回路メモリダイと、
前記第１の信号経路に接続され前記第１の信号経路から前記制御情報を受信する第２の集積回路バッファダイであって、前記制御情報は、前記第２の集積回路メモリダイが前記制御情報に応答して第２のデータを前記第２の集積回路バッファダイに提供するように前記第２の集積回路メモリダイへのアクセスを規定する、第２の集積回路バッファダイと、
を含む、メモリモジュール。
【請求項２】
前記第１の集積回路メモリダイおよび前記第１の集積回路バッファデバイスに接続され、前記第１の集積回路メモリダイと前記第１の集積回路バッファデバイスとの間で前記第１のデータを搬送するために専用化された、第２の信号経路と、
前記第２の集積回路メモリダイおよび前記第２の集積回路バッファデバイスに接続され、前記第２の集積回路メモリダイと前記第２の集積回路バッファデバイスとの間で前記第２のデータを搬送するために専用化された、第３の信号経路と
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続され、前記第１の集積回路バッファデバイスと前記コネクタインターフェースとの間で前記第１のデータを搬送するために専用化された、第４の信号経路と、
前記第２の集積回路バッファデバイスおよび前記コネクタインターフェースに接続され、前記第２の集積回路バッファデバイスと前記コネクタインターフェースとの間で前記第２のデータを搬送するために専用化された、第５の信号経路と、
をさらに含む、請求項１に記載のメモリモジュール。
【請求項３】
前記第１の信号経路は、前記第１の集積回路バッファダイおよび前記第２の集積回路バッファダイにクロック信号を提供するための信号線を含む、請求項１に記載のメモリモジュール。
【請求項４】
前記第１の集積回路バッファダイは、前記第１のクロック信号を使用することにより第２のクロック信号を生成し、前記第２のクロック信号を前記第１の集積回路メモリダイに提供し、
前記第２の集積回路バッファダイは、第１のクロック信号を使用することにより第３のクロック信号を生成し、前記第３のクロック信号を前記第２の集積回路メモリダイに提供する、請求項３に記載のメモリモジュール。
【請求項５】
前記第１の信号経路は、前記第１の集積回路バッファダイに第１のクロック信号を提供するとともに前記第２の集積回路バッファダイに第２のクロック信号を提供するための第１の信号線を含む、請求項１に記載のメモリモジュール。
【請求項６】
前記第１の集積回路バッファダイは第１のパッケージ内に配置され、前記第１の集積回路メモリダイは第２のパッケージ内に配置され、前記第２の集積回路バッファダイは第３のパッケージ内に配置され、前記第２の集積回路メモリダイは第４のパッケージ内に配置された、請求項１に記載のメモリモジュール。
【請求項７】
前記第１のパッケージは前記第２のパッケージの上に積み重ねられた、請求項６に記載のメモリモジュール。
【請求項８】
第５のパッケージは第３の集積回路メモリダイを含み、前記第５のパッケージは前記第１のパッケージの上に積み重ねられた、請求項６に記載のメモリモジュール。
【請求項９】
前記第１のパッケージは前記第２のパッケージの上に積み重ねられ、第５のパッケージは第３の集積回路メモリダイを含み、前記第５のパッケージは前記第１のパッケージの上に積み重ねられた、請求項６に記載のメモリモジュール。
【請求項１０】
前記第１の集積回路バッファダイおよび前記第１の集積回路メモリダイは第１の共通パッケージ内に配置され、前記第２の集積回路バッファダイおよび前記第２の集積回路メモリダイは第２の共通パッケージ内に配置された、請求項１に記載のメモリモジュール。
【請求項１１】
前記第１の集積回路バッファダイから前記コネクタインターフェースにクロック信号を提供するための前記第１の信号経路内の信号線と、
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続され、前記第１の集積回路バッファデバイスと前記コネクタインターフェースとの間で前記第１のデータを搬送する第２の信号経路であって、前記第１のデータは前記クロック信号との時間的関係にしたがって伝播する、第２の信号経路と、
を含む請求項１に記載のメモリモジュール。
【請求項１２】
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続され、前記第１の集積回路バッファデバイスと前記コネクタインターフェース間で前記第１のデータを搬送する第２の信号経路であって、前記第１のデータはクロック信号との時間的関係にしたがって伝播する、第２の信号経路と、
前記クロック信号を提供するための前記第２の信号経路内の第１の信号線と、
を含む請求項１に記載のメモリモジュール。
【請求項１３】
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続され、前記第１の集積回路バッファデバイスと前記コネクタインターフェースとの間で前記第１のデータを搬送する第２の信号経路であって、前記第１のデータはストローブ信号との時間的関係にしたがって伝達する、第２の信号経路と、
前記ストローブ信号を提供するための前記第２の信号経路内の第１の信号線と、
を含む請求項１に記載のメモリモジュール。
【請求項１４】
前記ストローブ信号は双方向性である、請求項１３に記載のメモリモジュール。
【請求項１５】
前記ストローブ信号は単方向性である、請求項１３に記載のメモリモジュール。
【請求項１６】
前記コネクタインターフェースから前記第１の集積回路バッファダイにクロック信号を提供するための前記第１の信号経路内の信号線と、
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続された第２の信号経路と、
前記第１の集積回路メモリダイに格納される書込みデータを前記第１の集積回路バッファダイを介して提供するための第２の信号経路内の信号線であって、前記書込みデータは前記クロック信号との時間的関係を有する、第２の信号経路内の信号線と、
を含む請求項１に記載のメモリモジュール。
【請求項１７】
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続された第２の信号経路と、
前記コネクタインターフェースから前記第１の集積回路バッファダイにクロック信号を提供するための前記第２の信号経路内の信号線と、
前記第１の集積回路メモリダイ内に格納される書込みデータを前記第１の集積回路バッファダイを介して前記コネクタインターフェースから提供するための前記第２の信号経路内の信号線であって、前記書込みデータは前記クロック信号との時間的関係を有する、前記第２の信号経路内の信号線と、
を含む請求項１に記載のメモリモジュール。
【請求項１８】
前記第１の集積回路バッファデバイスおよび前記コネクタインターフェースに接続された第２の信号経路と、
前記コネクタインターフェースから前記第１の集積回路バッファダイにストローブ信号を提供するための第２の信号経路内の信号線と、
前記第１の集積回路メモリダイ内に格納される書込みデータを前記第１の集積回路バッファダイを介して前記コネクタインターフェースから提供する前記第２の信号経路内の信号線であって、前記書込みデータは前記ストローブ信号との時間的関係を有する、前記第２の信号経路内の信号線と、
を含む請求項１に記載のメモリモジュール。
【請求項１９】
前記ストローブ信号は双方向性である、請求項１８に記載のメモリモジュール。
【請求項２０】
前記ストローブ信号は単方向性である、請求項１８に記載のメモリモジュール。
【請求項２１】
前記第１の信号経路に接続された終端器をさらに含む請求項１に記載のメモリモジュール。
【請求項２２】
前記終端器は前記メモリモジュール上に配置される、請求項２１に記載のメモリモジュール。
【請求項２３】
前記終端器は前記第１の集積回路バッファダイ上に配置される、請求項２１に記載のメモリモジュール。
【請求項２４】
前記終端器は前記第１の集積回路バッファダイを収容するパッケージ内に配置される、請求項２１に記載のメモリモジュール。
【請求項２５】
前記第１の集積回路メモリダイおよび前記第１の集積回路バッファデバイスに接続され、前記第１の集積回路メモリダイと前記第１の集積回路バッファデバイスとの間で前記第１のデータを搬送する、第２の信号経路と、
前記第２の集積回路メモリダイおよび前記第２の集積回路バッファデバイスに接続され、前記第２の集積回路メモリダイと前記第２の集積回路バッファデバイスとの間で前記第２のデータを搬送する、第３の信号経路と、
前記第２の信号経路に接続される第１の終端器と、
前記第３の信号経路に接続される第２の終端器と、
をさらに含む請求項１に記載のメモリモジュール。
【請求項２６】
前記第１の終端器は前記メモリモジュール上に配置され、前記第２の終端器は前記メモリモジュール上に配置された、請求項２５に記載のメモリモジュール。
【請求項２７】
前記第１の終端器は前記第１の集積回路バッファダイ上に配置され、前記第２の終端器は前記第２の集積回路バッファダイ上に配置された、請求項２５に記載のメモリモジュール。
【請求項２８】
前記第１の終端器は前記第１の集積回路バッファダイを収容するパッケージ上に配置され、前記第２の終端器は前記第２の集積回路バッファダイを収容するパッケージ上に配置された、請求項２５に記載のメモリモジュール。
【請求項２９】
前記第１の集積回路バッファダイは第１のパッケージ内に配置され、前記第１の集積回路メモリダイは第２のパッケージ内に配置され、
前記第２の集積回路バッファダイは第３のパッケージ内に配置され、前記第２の集積回路メモリダイは第４のパッケージ内に配置され、
前記第１および第２のパッケージは前記メモリモジュールの第１の面に配置され、
前記第３および第４のパッケージは前記メモリモジュールの第２の面に配置された、請求項１に記載のメモリモジュール。
【請求項３０】
前記第１の集積回路メモリダイは第１の種類の記憶セルを有するメモリアレイを含み、前記第２の集積回路メモリダイは第２の種類の記憶セルを有するメモリアレイを含み、前記第１の種類の記憶セルは前記第２の種類の記憶セルと異なる、請求項１に記載のメモリモジュール。
【請求項３１】
前記第１および第２の集積回路バッファダイは、ＤＤＲ３フォーマットの制御情報を受信し、
前記第１の集積回路バッファダイは前記制御情報に対応するＤＤＲ２制御信号を前記第１の集積回路メモリダイに提供し、前記第２の集積回路バッファダイは前記制御情報に対応するＤＤＲ２制御信号を前記第２の集積回路メモリダイに提供する、請求項１に記載のメモリモジュール。
【請求項３２】
前記第１および第２の集積回路バッファダイは、前記制御情報を第１の種類の信号形式で受信し、かつ、前記第１および第２のそれぞれの集積回路メモリダイに制御信号を第２の種類の信号形式で提供し、前記第１の種類の信号は前記第２の種類の信号とは異なる、請求項１に記載のメモリモジュール。
【請求項３３】
前記第１および第２の集積回路バッファダイは、前記第１および第２の制御情報を第１のプロトコルフォーマットで受信し、かつ、前記第１および第２の集積回路メモリダイに制御信号を第２のプロトコルフォーマットで提供し、前記第１のプロトコルフォーマットは前記第２のプロトコルフォーマットとは異なる、請求項１に記載のメモリモジュール。
【請求項３４】
前記第１および第２の集積回路バッファは、前記第１および第２のメモリダイの機能をエミュレートするロジックを含む、請求項１に記載のメモリモジュール。
【請求項３５】
前記メモリモジュールの設定に関連する情報を格納するための少なくとも一つの不揮発性記憶領域をさらに含む請求項１に記載のメモリモジュール。
【請求項３６】
インターフェースと、
バッファと、メモリアレイを有する集積回路メモリデバイスとを含む第１のパッケージであって、前記第１のパッケージの前記バッファは前記インターフェースに接続される、第１のパッケージと、
バッファと、メモリアレイを有する集積回路メモリデバイスとを含む第２のパッケージであって、前記第２のパッケージの前記バッファは前記インターフェースに接続される、第２のパッケージと、
前記メモリモジュールの設定に関連する情報を格納するための少なくとも一つの第１の不揮発性記憶領域と、
を含む、メモリモジュール。
【請求項３７】
前記少なくとも第１の不揮発性記憶領域はシリアルプレゼンスディテクトデバイスであり、前記情報は少なくとも前記メモリモジュールに含まれる集積回路メモリデバイスの数と前記集積回路メモリデバイスのタイミング情報とを含む、請求項３６に記載のメモリモジュール。
【請求項３８】
前記少なくとも第１の不揮発性記憶領域は前記第１のパッケージ内に含まれ、前記情報を含む少なくとも第２の不揮発性記憶領域は前記第２のパッケージ内に含まれる、請求項３６に記載のメモリモジュール。
【請求項３９】
前記少なくとも第１の不揮発性記憶領域は前記第１のパッケージ内に含まれる、請求項３６に記載のメモリモジュール。
【請求項４０】
前記少なくとも第１の不揮発性記憶領域は前記メモリモジュール上に配置された第３のパッケージ内に含まれる、請求項３６に記載のメモリモジュール。
【請求項４１】
前記情報は少なくとも前記第１のパッケージの前記集積回路メモリデバイスを修復するための情報を含む、請求項３６に記載のメモリモジュール。
【請求項４２】
前記第１のパッケージの前記バッファは前記少なくとも第１の不揮発性記憶領域に格納された前記情報を読取る、請求項３６に記載のメモリモジュール。
【請求項４３】
前記第１のパッケージの前記バッファは前記少なくとも第１の不揮発性記憶領域に格納された前記情報を書込む、請求項３６に記載のメモリモジュール。
【請求項４４】
前記情報は前記インターフェースと前記少なくとも第１の不揮発性記憶領域との間で転送される、請求項３６に記載のメモリモジュール。
【請求項４５】
コネクタインターフェースと、
前記コネクタインターフェースに接続された第１の信号経路と、
第１の集積回路メモリダイと、
第２の集積回路メモリダイと、
前記第１の信号経路に接続され前記第１の信号経路から第１の制御情報を受信する第１の集積回路バッファダイであって、前記第１の制御情報は前記第１の集積回路メモリダイへのアクセスを規定する、第１の集積回路バッファダイと、
前記第１の信号経路に接続され前記第１の信号経路から第２の制御情報を受信する第２の集積回路バッファダイであって、前記第２の制御情報は前記第２の集積回路メモリダイへのアクセスを規定する、第２の集積回路バッファダイと、
前記第１の集積回路バッファダイおよび前記第２の集積回路バッファダイに第１のクロック信号を提供する信号線と、
を含み、
前記第１の集積回路バッファダイは、前記第１のクロック信号を使用することにより第２のクロック信号を生成して前記第１の集積回路メモリダイに前記第２のクロック信号を提供し、
前記第２の集積回路バッファダイは、前記第１のクロック信号を使用することにより第３のクロック信号を生成して前記第１の集積回路メモリダイに前記第３のクロック信号を提供する、メモリモジュール。
【請求項４６】
集積回路メモリデバイスと、
前記集積回路メモリデバイスに接続された集積回路バッファデバイスであって、前記集積回路メモリデバイスへのメモリアクセスは前記集積回路バッファデバイスを介して行われ、前記集積回路バッファデバイスは、前記集積回路バッファデバイスが不良メモリセルに関連したアドレスを有するメモリアクセスを別経路に変更するように、前記集積回路メモリデバイスの前記不良メモリセルに関連する冗長性情報を記憶するための記憶回路を有する、集積回路バッファデバイスと、
を含む、メモリモジュール。
【請求項４７】
前記集積回路バッファデバイスは、別の集積回路メモリデバイスに対して、前記不良メモリセルに関連した前記アドレスを有する前記メモリアクセスを別経路に変更する、請求項４６に記載のメモリモジュール。
【請求項４８】
前記集積回路バッファデバイスは、前記集積回路メモリデバイスの別のアドレスに対して、前記不良メモリセルに関連した前記アドレスを有する前記メモリアクセスを別経路に変更する、請求項４６に記載のメモリモジュール。
【請求項４９】
第１の複数の値が前記アドレスに書込まれ、その後第２の複数の値が前記不良メモリセルを検出するために前記アドレスから読取られ、前記第１の複数の値が前記第２の複数の値に適合しない場合、前記不良メモリセルが検出される、請求項４６に記載のメモリモジュール。
【請求項５０】
前記集積回路メモリデバイスおよび前記集積回路バッファデバイスは単一の共通パッケージ内に含まれる、請求項４６に記載のメモリモジュール。
【請求項５１】
各々がメモリセルアレイを有する複数の集積回路メモリデバイスと、
前記複数の集積回路メモリデバイスに接続された集積回路バッファデバイスであって、前記複数の集積回路メモリデバイスへのメモリアクセスが前記集積回路バッファデバイスを介して行われ、前記集積回路バッファデバイスは、少なくとも一つのメモリセルアレイの少なくとも一つの不良メモリセル領域に関連する情報を記憶するための記憶回路を有する、集積回路バッファデバイスと、
を含む、メモリモジュール。
【請求項５２】
第１の複数の値が前記複数の集積回路メモリデバイスにおける集積回路メモリデバイスのアドレスに書込まれ、その後第２の複数の値が前記少なくとも一つの不良メモリセル領域を検出するために前記集積回路メモリデバイスの前記アドレスから読取られ、前記第１の複数の値が前記第２の複数の値に適合しない場合、前記不良メモリセル領域が検出される、請求項５１に記載のメモリモジュール。
【請求項５３】
前記複数の集積回路メモリデバイスの初期設定中に、前記第１の複数の値が書込まれ、かつ前記第２の複数の値が読取られる、請求項５２に記載のメモリモジュール。
【請求項５４】
前記集積回路バッファデバイスは複数の集積回路バッファデバイスに含まれ、前記複数の集積回路バッファデバイスの各集積回路バッファデバイスは前記複数の集積回路メモリデバイスのうちの対応する集積回路メモリデバイスに接続され、前記複数の集積回路メモリデバイスの各々へのメモリアクセスは前記複数の集積回路バッファデバイスにおける対応する集積回路バッファデバイスを介して行われる、請求項５１に記載のメモリモジュール。
【請求項５５】
前記複数の集積回路バッファデバイスに接続され、前記複数の集積回路バッファデバイスへの前記メモリアクセスに関連した制御情報を提供するバスをさらに含む、請求項５４に記載のメモリモジュール。
【請求項５６】
各々がメモリセルアレイを有する複数の集積回路メモリデバイスと、
前記複数の集積回路メモリデバイスに接続された集積回路バッファデバイスであって、前記複数の集積回路メモリデバイスへのメモリアクセスは前記集積回路バッファデバイスを介して行われる、集積回路バッファデバイスと、
前記集積回路バッファデバイスに接続され、前記複数の集積回路メモリデバイスの少なくとも一つのメモリセルアレイの少なくとも一つの不良メモリセル領域に関連する情報を記憶する、集積回路記憶デバイスと、
を含む、メモリモジュール。
【請求項５７】
少なくとも一つの不良セル領域に関連する前記情報は、前記メモリモジュールの初期設定中に得られる、請求項５６に記載のメモリモジュール。
【請求項５８】
第１の複数の値が前記複数の集積回路メモリデバイスにおける集積回路メモリデバイスのアドレスに書込まれ、その後第２の複数の値が前記少なくとも一つの不良メモリセル領域を検出するために前記集積回路メモリデバイスの前記アドレスから読取られ、前記第１の複数の値が前記第２の複数の値に適合しない場合、前記不良メモリセル領域が検出される、請求項５６に記載のメモリモジュール。
【請求項５９】
前記メモリセルアレイはダイナミックランダムアクセスメモリセルを含む、請求項５６に記載のメモリモジュール。
【請求項６０】
前記集積回路バッファデバイスは、前記複数の集積回路メモリデバイスにおける別のアドレスに対して、前記不良メモリセル領域に関連したアドレスを有するメモリアクセスを別経路に変更する、請求項５６に記載のメモリモジュール。
【請求項６１】
単一の半導体パッケージ内に収容されるシステムであって、
メモリセルアレイを有する第１の集積回路メモリダイと、
前記集積回路メモリダイに接続された集積回路バッファダイであって、前記集積回路メモリダイへのメモリアクセスは前記集積回路バッファダイを介して行われ、前記集積回路バッファダイは、前記メモリセルアレイの少なくとも一つの不良メモリセル領域に関連する情報を記憶するための記憶回路を有する、集積回路バッファダイと、
を含む、システム。
【請求項６２】
前記メモリセルアレイはダイナミックランダムアクセスメモリセルを含む、請求項６１に記載のシステム。
【請求項６３】
前記記憶回路はレジスタである、請求項６２に記載のシステム。
【請求項６４】
前記集積回路バッファダイは、少なくとも一つの不良メモリセル領域に関連する前記情報に応答して前記メモリセルアレイの別の記憶領域に対して前記メモリアクセスを別経路に変更する、請求項６１に記載のシステム。
【請求項６５】
メモリセルアレイを有する第２の集積回路メモリダイをさらに含み、前記集積回路バッファダイは、前記少なくとも一つの不良メモリセル領域に関連する前記情報に応答して前記第２の集積回路メモリダイのメモリセルアレイに対して前記メモリアクセスを別経路に変更するする、請求項６１に記載のシステム。
【請求項６６】
各々がメモリセルアレイを有する複数の集積回路メモリデバイスと、
前記複数の集積回路メモリデバイスに接続された複数の集積回路バッファデバイスであって、前記複数の集積回路メモリデバイスのうちの集積回路メモリデバイスへのメモリアクセスは前記複数の集積回路バッファデバイスのうちの対応する集積回路バッファデバイスを介して行われ、前記対応する集積回路バッファデバイスは、少なくとも一つのメモリセルアレイの少なくとも一つの不良メモリセル領域に関連する情報を記憶するための記憶回路を有する、複数の集積回路バッファデバイスと、
を含む、システム。
【請求項６７】
前記対応する集積回路バッファデバイスは、前記複数の集積回路メモリデバイスにおける集積回路メモリデバイスの第１のグループにアクセスする、請求項６６に記載のシステム。
【請求項６８】
前記複数の集積回路バッファデバイスに接続され、前記複数の集積回路バッファデバイスへの前記メモリアクセスに関連した制御情報を提供するバスをさらに含む、請求項６６に記載のシステム。
【請求項６９】
前記記憶回路は前記少なくとも一つの不良メモリセル領域に関連する前記情報を記憶するためのレジスタを有する、請求項６６に記載のシステム。
【請求項７０】
前記対応する集積回路バッファデバイスは、前記少なくとも一つの不良メモリセル領域に関連する前記情報に応答して前記少なくとも一つのメモリセルアレイの別の記憶領域に対して前記メモリアクセスを別経路に変更する、請求項６６に記載のシステム。