【手続補正書】
【提出日】平成23年2月2日(2011.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板の一面側に形成されたアンテナと、前記シリコン基板の他面側に搭載された能動素子である半導体素子とが、前記シリコン基板を貫通する貫通ヴィアを介して電気的に接続され、
且つ前記シリコン基板と別体に形成され、一面側に受動素子が搭載された配線基板と前記シリコン基板とが、前記配線基板の一面側と前記シリコン基板の他面側との間に配設された接続部材を介して電気的に接続され、
前記半導体素子が搭載された前記シリコン基板の他面側と、前記受動素子が搭載された前記配線基板の一面側とが対向して配置されていることを特徴とする半導体装置。
【請求項２】
前記配線基板の一面側と前記シリコン基板の他面側との間が封止樹脂によって封止されている請求項１記載の半導体装置。
【請求項３】
前記シリコン基板に搭載される前記半導体素子は、前記配線基板に搭載される前記受動素子に較べて発熱量が大きい請求項１または２記載の半導体装置。
【請求項４】
前記シリコン基板の貫通孔の内周面を含む外周面に、SiO2又はSiNから成る絶縁層が形成されている請求項１、２または３記載の半導体装置。
【請求項５】
前記配線基板が、樹脂製の配線基板である請求項１〜４のいずれか一項記載の半導体装置。
【請求項６】
前記配線基板の他面側に外部接続端子が装着されている請求項１〜５のいずれか一項記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明者は、前記課題を解決すべく、図６に示す半導体装置を試みた。図６に示す半導体装置では、配線基板２００の一面側に、アンテナ２０２、半導体素子２０４及び受動素子としてのチップコンデンサ２０６や水晶振動子２０８を搭載し、半導体素子２０４、チップコンデンサ２０６、水晶振動子２０８を封止樹脂層２１０で封止した。
更に、搭載した半導体素子２０４の熱を迅速に放熱すべく、配線基板２００を貫通する複数本の放熱ヴィア２１２，２１２・・を形成した。
図６に示す半導体装置をマザーボードに実装したところ、半導体素子２０４の熱は放熱ヴィア２１２，２１２・・を経由して迅速にマザーボードに放熱できる。
しかしながら、配線基板２００の一面側にアンテナ２０２を形成することによって、配線基板２００を大型化する。更に、配線基板２００に複数本の放熱ヴィア２１２，２１２・・を形成することによって、配線基板２００の設計の自由度を制限する。
このため、本発明者は、樹脂やセラミックによって形成された配線基板に比較して、熱伝導率が高く且つ導体パターンが形成できるシリコン基板に半導体素子を搭載し、且つチップコンデンサ等の受動素子は配線基板に搭載することによって半導体素子の熱を迅速に放熱できるものと考え、更に検討を重ねた結果、本発明に到達した。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
すなわち、本発明は、シリコン基板の一面側に形成されたアンテナと、前記シリコン基板の他面側に搭載された能動素子である半導体素子とが、前記シリコン基板を貫通する貫通ヴィアを介して電気的に接続され、且つ前記シリコン基板と別体に形成され、一面側に受動素子が搭載された配線基板と前記シリコン基板とが、前記配線基板の一面側と前記シリコン基板の他面側との間に配設された接続部材を介して電気的に接続され、前記半導体素子が搭載された前記シリコン基板の他面側と、前記受動素子が搭載された前記配線基板の一面側とが対向して配置されていることを特徴とする半導体装置にある。
かかる本発明において、シリコン基板の貫通孔の内周面を含む外周面に、SiO2又はSiNから成る絶縁層を形成することによって、配線パターン等をシリコン基板の表面に容易に形成できる。
また、接続部材として、コア部の外周面にはんだ層が形成されたコア付きはんだボールを用いることによって、シリコン基板と配線基板との間隔を確実に所定幅にできる。
かかるシリコン基板と配線基板との間を、封止樹脂で封止することによって、半導体素子や受動素子を確実にシールできる。
また、シリコン基板に搭載される半導体素子は、配線基板に搭載される受動素子に較べて発熱量が大きい。
更に、配線基板の他面側に外部接続端子を装着することにより、半導体装置をマザーボードに容易に実装できる。
尚、配線基板として、樹脂製の配線基板を用いることによって、半導体装置の軽量化を図ることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
図１に示す半導体装置を製造するためには、先ず、図２（ａ）（ｂ）に示す様に、厚さ２００〜３００μｍのシリコン基板１８に、貫通ヴィア形成用の貫通孔２７を形成する。この貫通孔２７は、レーザで形成してもよく、エッチングで形成してもよい。
更に、貫通孔２７の内壁面を含むシリコン基板１８の表層に、SiO2から成る絶縁層２９を形成する［図２（ｃ）］。かかる絶縁層２９は、シリコン基板１８を酸素雰囲気下で加熱処理することによって形成できる。
次いで、シリコン基板１８に形成した貫通孔２７を銅で充填して、図２（ｄ）に示す様に、貫通ヴィア２６を形成すると共に、絶縁層２９の両面側に銅層２３，２３を形成する。
かかる貫通ヴィア２６及び銅層２３，２３は、無電解銅めっき又はスパッタによってシリコン基板１８の絶縁層２９の全面に薄膜状の銅膜を形成した後、薄膜状の銅膜を給電層とした電解銅めっきによって貫通孔２７内に銅を充填すると共に、シリコン基板１８の両面側に銅層２３，２３を形成する。
更に、シリコン基板１８の両面側に形成した銅層２３，２３のうち、一面側の銅層２３にパターニングを施してアンテナ２４を形成すると共に、他面側の銅層２３にパターニングを施して導体パターン２５やパッド３１，３１・・等を形成する［図２（ｅ）］。かかるアンテナ２４としては、使用目的に適合した任意形状のアンテナを形成でき、例えば逆Ｌ型アンテナや逆Ｆ型アンテナを形成できる。
その後、図２（ｆ）に示す様に、シリコン基板１８の他面側の所定箇所に半導体素子２０を所定のパッド３１，３１・・にフリップチップ方式で搭載した後、半導体素子２０の電極側とシリコン基板１８の他面側との間を、アンダーフィル剤２２によって封止する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
図２（ｆ）に示すシリコン基板１８と図３（ｂ）に示す配線基板１０とは、図４に示す様に、シリコン基板１８の半導体素子２０が搭載された一面側と、チップコンデンサ１２，１２等の受動素子が搭載された配線基板１０の他面側と、接続部材としての銅コアはんだボール３４，３４によって電気的に接続する。かかる銅コアはんだボール３４，３４は、配線基板１０のパッド３０とシリコン基板１８のパッド３１との間に位置決めして配設した後、リフローすることによって両者を電気的に接続できる。
この様に、接続部材として、銅コアはんだボール３４，３４を用いることによって、シリコン基板１８と配線基板１０との間に、確実に所定間隔の隙間を形成できる。
その後、シリコン基板１８と配線基板１０との間を、モールド樹脂によって封止した後、配線基板１０のパッド３２，３２・・の各々に外部接続端子としてのはんだボールを搭載してリフローすることによって図１に示す半導体装置を得ることができる。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2009266979.tif 000001
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2009266979.tif 000002