【手続補正書】
【提出日】平成23年5月12日(2011.5.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換部を形成した半導体基板の一方の面側に層間絶縁膜を介して信号回路が形成され、他方の面側から前記光電変換部に光が入射される固体撮像装置の製造方法であって、
光入射面側にオンチップカラーフィルタ及びオンチップマイクロレンズを形成した後に、前記光入射面側にパッド部の開口部を形成する工程を有する
固体撮像装置の製造方法。
【請求項２】
前記オンチップカラーフィルタ及びオンチップマイクロレンズは、それぞれ有機系膜を塗布する工程を有して形成する
請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記オンチップマイクロレンズの形成工程においては、
前記オンチップカラーフィルタを含む面上に、パッド部を形成すべき部分に開口を有する有機系膜によるオンチップマイクロレンズ部材を形成する工程と、
前記オンチップマイクロレンズ部材上の所要部にレンズ形状部材を形成する工程と、
全面エッチバックして、前記オンチップマイクロレンズ部材に１次のオンチップマイクロレンズを転写し、同時に前記オンチップマイクロレンズ部材の開口を通じて、上面から前記半導体基板の途中までエッチングして１次の開口部を形成する工程を有する
請求項２記載の固体撮像装置の製造方法。
【請求項４】
前記１次の開口部を形成した後、
前記１次のオンチップマイクロレンズおよび前記オンチップマイクロレンズ部材の面上に、前記１次の開口部を除いてレジストマスクを形成する工程と、
前記レジストマスクを介して、前記１次の開口部内の前記半導体基板のみを選択的にドライエッチングで除去して２次の開口部を形成する工程を有する
請求項３記載の固体撮像装置の製造方法。
【請求項５】
前記２次の開口部を形成した後、
前記レジストマスクを除去する工程を有する
請求項４記載の固体撮像装置の製造方法。
【請求項６】
前記レジストマスクを除去した後、
全面エッチバックして最終的なオンチップマイクロレンズを形成し、同時に前記２次の開口部の底面の前記層間絶縁膜を除去してワイヤボンディングされる前記信号回路が露出する最終的な開口部を形成する工程を有する
請求項５記載の固体撮像装置の製造方法。
【請求項７】
前記１次の開口部内の半導体基板のエッチングを、ＳＦ６ とＯ２ のガス系を用いて行い、
前記レジストマスクの除去を、有機溶剤、もしくはアッシング処理と有機溶剤により行う
請求項６記載の固体撮像装置の製造方法。
【請求項８】
前記オンチップマイクロレンズ上に形成したレジストマスクを介して、パッド部に対応する部分の前記半導体基板を底部まで選択的にドライエッチングで除去して１次の開口部を形成する工程と、
前記レジストマスクを、有機溶剤、もしくはアッシング処理と有機溶剤で除去する工程を有する
請求項２記載の固体撮像装置の製造方法。
【請求項９】
前記レジストマスクを除去した後、
全面エッチバックして最終的なオンチップマイクロレンズを形成し、同時に前記１次の開口部の底面の前記層間絶縁膜を除去してワイヤボンディングされる前記信号回路が露出する最終的な開口部を形成する工程を有する
請求項８記載の固体撮像装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
裏面照射型固体撮像装置７０は、半導体基板（例えば単結晶シリコン層）５３に光電変換部となるフォトダイオード（ＰＤ）５４と複数の画素トランジスタ（ＭＯＳトランジスタ）からなる複数の画素が形成された撮像領域と、周辺回路とを有する。また、裏面側の周辺領域には、多層配線層の所要の配線に接続されるパッド部、いわゆる電極取出しのためのパッド部６０が形成される。画素を構成する画素トランジスタは図示しないが、半導体基板５３の表面に形成される。さらに、半導体基板５３の表面側には、層間絶縁膜５０を介して多層の配線５２〔５２１，５２２，５２３〕を形成した多層配線層５１が形成される。この例では１層目配線５２１、２層目配線５２２、３層目配線５２３が形成され、これら配線はＣｕ配線、Ａｌ配線等で形成され、少なくともパッド部６０に臨む配線５２１ａはＡｌ配線で形成される。この多層配線層５１の表面側に例えばシリコン基板による支持基板６１が接着層６３を介して接合される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
撮像領域では、有効画素領域の外側に画素の黒レベルを規定するためのオプティカルブラック領域が形成される。オプティカルブラック領域では、有効画素領域での画素と同様の画素およびカラーフィルタが形成される。図示しないが、遮光膜が有効画素領域の各受光部、すなわちフォトダイオード（ＰＤ）５４およびパッド部６０を除いて、他の画素トランジスタ、周辺回路部を含む全面に形成される。パッド部６０では、多層配線層５１の所望の配線、この例では配線５２１ａを露出させる開口部６２が形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
図１６に、パッド部６０の形成方法の一例を示す。先ず、図１６Ａに示すように、半導体基板５３にフォトダイオード(ＰＤ)５４および画素トランジスタ（図示せず）からなる画素を形成し、半導体基板５３の表面側に多層配線層５１を形成し、多層配線層５１上に接着層６３を介して支持基板６１を接合する。さらに、半導体基板５３の裏面側に反射防止膜となる絶縁膜５５、パシベーション膜５６、オンチップカラーフィルタの下地密着層を兼ねる平坦化層５７を順に積層形成する。その後、パッド部６０に対応する部分の平坦化層５７、パシベーション膜５６、絶縁膜５５、半導体基板５３および多層配線層５１の１層目配線５２１ａに至る層間絶縁膜５０をエッチング除去して開口部６２を形成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図２に、単位画素の断面構造の一例を示す。この例では、第１導電型例えばｎ型の半導体基板に相当するシリコン半導体層１０に第２導電型となる例えばｐ型の画素分離領域３２を形成し、各画素領域に光電変換部となるフォトダイオード（ＰＤ）１１と複数の画素トランジスタＴｒ１，Ｔｒ２を形成して単位画素３１が構成される。フォトダイオード１１は、ｐ型画素分離領域３２と複数の画素トランジスタＴｒ１，Ｔｒ２が形成される比較的深いｐ型半導体ウェル領域３５とに囲まれたｎ型の半導体層１０と、表裏面側の暗電流を抑制するためのｐ＋アキュミュレーション層３３、３４とで形成される。フォトダイオード１１を構成するｎ型の半導体層１０は、表面側の高濃度のｎ＋電荷蓄積領域１０ａと半導体層１０で形成される低濃度のｎ型領域１０ｂとにより構成される。半導体層１０の裏面側に延びるｎ型領域１０ｂは、画素トランジスタＴｒ１，Ｔｒ２が形成されたｐ型半導体ウェル領域３５の下まで延長して形成される。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
2009277732.tif 000001
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正の内容】
【図１６】
2009277732.tif 000002