【手続補正書】
【提出日】平成20年12月2日(2008.12.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタを製造する方法であって、
（ｄ）ダイヤモンド材料の他の層を堆積できる成長面を有し、前記成長面又はその一領域は３ｎｍ以下の二乗平均平方根粗さを有するか、又は３ｎｍを超える段差若しくは突起部を持たない、単結晶ダイヤモンド材料を含む基板を実現する工程と、
（ｅ）複数の他のダイヤモンド層を基板成長面上に堆積する工程と、
（ｆ）適切な接触部をそれぞれのダイヤモンド層に取り付けて、これによりトランジスタ構造を定める工程とを含む方法。
【請求項２】
前記成長面又はその領域は、０．５ｎｍ未満の二乗平均平方根粗さを有する請求項１に記載の方法。
【請求項３】
前記成長面又はその領域は、０．１ｎｍ未満の二乗平均平方根粗さを有する請求項２に記載の方法。
【請求項４】
前記表面上の段差又は突起部の高さは、最も薄い隣接層の厚さの５０％未満であり、段差又は突起部は一定の距離にわたって前記表面の高さの変化として定められ、前記表面に平行であり、最も薄い隣接層の厚さよりも大きい請求項１に記載の方法。
【請求項５】
段差又は突起部は、一定の距離にわたる表面の高さの変化として定義され、前記表面に平行であり、最も薄い隣接層の厚さの少なくとも２倍である請求項４に記載の方法。
【請求項６】
トランジスタのゲート長又は他の直線的特徴は、低い表面粗さ又は低い最大段差高を有する基板の表面の方向に対応する方向に配列される請求項１から５までのいずれか一項に記載の方法。
【請求項７】
前記成長面又はその領域は、５×１０３ｍｍ−２未満の転位密度を有する請求項１から６までのいずれか一項に記載の方法。
【請求項８】
前記基板は、５×１０１７ｃｍ−３未満の濃度の単一置換窒素を含む請求項１から７までのいずれか一項に記載の方法。
【請求項９】
前記基板は、３×１０１５ｃｍ−３超の濃度の単一置換窒素を含む請求項１から８までのいずれか一項に記載の方法。
【請求項１０】
前記基板は、０．９未満の、位相ずれの正弦係数により例示される、複屈折性を有する請求項１から９までのいずれか一項に記載の方法。
【請求項１１】
基板材料は、ＨＰＨＴ又はＣＶＤプロセスにより生産されるダイヤモンドを含む請求項１から１０までのいずれか一項に記載の方法。
【請求項１２】
ｎ＋遮蔽層を前記基板の表面のところ、又は隣接して形成することを含む請求項１から１１までのいずれか一項に記載の方法。
【請求項１３】
窒素又はリンで遮蔽層をドープすることを含む請求項１２に記載の方法。
【請求項１４】
遮蔽層内のドーパント濃度は、１×１０２０ｃｍ−３未満であり、遮蔽層の厚さは、１５０μｍ未満である請求項１３に記載の方法。
【請求項１５】
前記基板の表面は、制御されたエッチング及び／又は成長技術により必要な滑らかさが得られるように処理される請求項１から１４までのいずれか一項に記載の方法。
【請求項１６】
前記制御されたエッチング及び／又は成長技術は、プラズマエッチング及び低速成長を含む請求項１５に記載の方法。
【請求項１７】
さらに、前記基板表面の機械研磨を含む請求項１６に記載の方法。
【請求項１８】
前記基板の表面は、制御されたエッチング及び／又は成長と組み合わせた軸外研磨により必要な滑らかさが得られるように処理される請求項１から１４までのいずれか一項に記載の方法。
【請求項１９】
前記基板の表面滑らかさは、異なる方向に異なる請求項１８に記載の方法。
【請求項２０】
単一成長セクタを含むダイヤモンド基板材料上にトランジスタ構造の活性領域に使用される少なくとも一領域を加工することと、前記成長セクタを制御することとを含む請求項１から１９までのいずれか一項に記載の方法。
【請求項２１】
複数の前記トランジスタ構造の活性領域の加工に使用されるウェハの表面全体は、単一成長セクタから形成され、前記成長セクタは制御される請求項２０に記載の方法。
【請求項２２】
前記基板表面の配向、したがって前記（複数の）トランジスタ構造の（複数の）活性領域の加工のため選択された前記成長セクタは、ＣＶＤダイヤモンド合成のための一次成長セクタ、つまり成長セクタ｛１００｝、｛１１０｝、｛１１３｝、又は｛１１１｝のうちの１つに対応する請求項２０又は請求項２１に記載の方法。
【請求項２３】
前記基板表面の配向、したがって前記（複数の）トランジスタ構造の（複数の）活性領域の加工のため選択された前記成長セクタは、一次ＣＶＤ成長セクタ｛１００｝、｛１１０｝、｛１１３｝、又は｛１１１｝のうちの１つの１５°以内にある請求項２０又は請求項２１に記載の方法。
【請求項２４】
前記一次成長セクタは、｛１００｝セクタである請求項２３に記載の方法。
【請求項２５】
前記一次成長セクタは、｛１１１｝セクタである請求項２３に記載の方法。
【請求項２６】
前記選択された一次成長セクタからの前記基板表面のオフセットの方向は、前記選択された一時成長セクタと他の一次成長セクタのうちの１つを通過する大円の１５°以内にある請求項２３から２５までのいずれか一項に記載の方法。
【請求項２７】
前記選択された一次成長セクタは、（００１）セクタであり、前記選択された（００１）一次成長セクタからの前記基板表面のオフセットの方向は、前記選択された（００１）一次成長セクタを通過する大円の１５°以内、並びにａ）（１１１）及び（１１０）結晶方位又はｂ）（−１１１）及び（−１１０）結晶方位内にある請求項２６に記載の方法。
【請求項２８】
前記トランジスタのゲート長は、ａ）［−１１０］方向に沿った場合、又は［１１０］方向に沿った場合に、配向される請求項２７に記載の方法。
【請求項２９】
前記基板上に堆積された他のダイヤモンド層は、少なくとも１つのホウ素（「デルタ」）ドープ層及びデバイスグレード又は真性ダイヤモンドの少なくとも１つの隣接する層を含み、それぞれの層の間に明確に定められた界面がある請求項１から２８までのいずれか一項に記載の方法。
【請求項３０】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の少なくとも１つの層は、デルタドープダイヤモンド材料の層に堆積される請求項２９に記載の方法。
【請求項３１】
前記デルタドープ層は、１×１０１７原子ｃｍ−３を超えるドーパント濃度を有する請求項２９又は請求項３０に記載の方法。
【請求項３２】
前記デルタドープ層は、５×１０２１原子ｃｍ−３未満のドーパント濃度を有する請求項２９から３１までのいずれか一項に記載の方法。
【請求項３３】
前記デバイスグレード又は真性ダイヤモンドは、１×１０１６ｃｍ−３未満の残留不純物濃度を有する高純度ダイヤモンドを含む請求項２９から３２までのいずれか一項に記載の方法。
【請求項３４】
他の層が堆積される層の表面上の段差又は突起部の高さは、最も薄い隣接層の厚さの５０％未満であり、段差又は突起部は一定の距離にわたって前記表面の高さの変化として定められ、前記表面に平行であり、最も薄い隣接層の厚さに等しい請求項２９から３３までのいずれか一項に記載の方法。
【請求項３５】
他の層が堆積される任意の層の表面は、３ｎｍ以下の二乗平均平方根粗さを有するか、又は３ｎｍを超える段差若しくは突起部がない請求項２９から３４までのいずれか一項に記載の方法。
【請求項３６】
前記少なくとも１つのデルタドープ層は、隣接する真性層上に堆積され、ドーピング濃度は、前記デルタドープ層と前記真性層との間の層厚さの２０％未満の距離において少なくとも１桁だけ下がる請求項２９から３５までのいずれか一項に記載の方法。
【請求項３７】
前記少なくとも１つの真性層は、隣接するデルタドープ層上に堆積され、ドーピング濃度は、１０ｎｍ未満の距離において少なくとも１×１０１８ｃｍ−３まで高まる請求項２９から３５までのいずれか一項に記載の方法。
【請求項３８】
前記デルタドープ層のそれぞれの厚さは、１００ｎｍ未満である請求項２９から３７までのいずれか一項に記載の方法。
【請求項３９】
前記デルタドープ層のそれぞれの厚さは、２０ｎｍ未満である請求項３８に記載の方法。
【請求項４０】
前記デルタドープ層のそれぞれの厚さは、５ｎｍ未満である請求項３９に記載の方法。
【請求項４１】
前記デルタドープ層のそれぞれの厚さは、１ｎｍ未満である請求項４０に記載の方法。
【請求項４２】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、１０００ｎｍ未満の厚さを有する請求項３０から４１までのいずれか一項に記載の方法。
【請求項４３】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、１００ｎｍ未満の厚さを有する請求項４２に記載の方法。
【請求項４４】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、１０ｎｍ未満の厚さを有する請求項４３に記載の方法。
【請求項４５】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、２ｎｍ未満の厚さを有する請求項４４に記載の方法。
【請求項４６】
チャネルに隣接する陥凹部内にショトキゲート接点を形成することを含む請求項３０から４５までのいずれか一項に記載の方法。
【請求項４７】
レーザー切断、誘導黒鉛化及び化学エッチング、反応性イオンエッチング、又は誘導結合プラズマ処理をリソグラフィ技術と併用して、チャネルを形成し、露出させることを含む請求項４６に記載の方法。
【請求項４８】
アルミニウム、金、又は白金を含む金属化層をチャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層上に堆積させることによりゲート接点を形成すること含む請求項４６又は請求項４７に記載の方法。
【請求項４９】
少なくとも２つのオーミックソース及びドレイン接点をそれぞれのダイヤモンド層上に堆積することを含む請求項２９から４８までのいずれか一項に記載の方法。
【請求項５０】
前記オーミック接点は、それぞれ、第１のドープ層上に直接堆積される請求項４９に記載の方法。
【請求項５１】
前記基板上に堆積された他のダイヤモンド層は、デルタドープ層から外部拡大した電荷キャリアのオーバーラップのせいで電流が流れる真性ダイヤモンド層により隔てられる第１のデルタドープ層及び第２のデルタドープ層を含み、前記第２のデルタドープ層は、金属化又はデバイスを外部回路に接続する他の接点を形成するために使用されるか、若しくは容易にアクセス可能であり、デバイスのゲート領域内で中断される請求項２９から５０までのいずれか一項に記載の方法。
【請求項５２】
金属炭化物界面を通して少なくとも１つのトンネリング接点を形成することを含む請求項５１に記載の方法。
【請求項５３】
前記トンネリング接点の金属は、チタン、クロム、ニッケル、又はＷＳｉを含む請求項５２に記載の方法。
【請求項５４】
前記トンネリング接点の金属は、白金、金、及びアルミニウムを含む群から選択された他の金属でキャップされる請求項５２又は請求項５３に記載の方法。
【請求項５５】
チャネル上に非ダイヤモンド不動態化材料の層を堆積させて、ショトキゲート接点とチャネルとの間に追加の絶縁を形成することを含む請求項４６から５４までのいずれか一項に記載の方法。
【請求項５６】
前記不動態化材料は、サファイヤ、ｎ型ダイヤモンド、真性ダイヤモンド、炭化ケイ素、窒化ガリウム、窒化アルミニウム、窒化アルミニウムガリウム、及び窒化ホウ素を含む群から選択されたワイドバンドギャップ材料である請求項５５に記載の方法。
【請求項５７】
他の固体層は、チャネルを定める真性ダイヤモンド層に施される請求項３０から５６までのいずれか一項に記載の方法。
【請求項５８】
他の固体層は、接点金属化の形態をとる請求項５７に記載の方法。
【請求項５９】
他の固体層は、ゲート誘電体の形態をとる請求項５７に記載の方法。
【請求項６０】
他の固体層は、さらなるダイヤモンド層である請求項５７に記載の方法。
【請求項６１】
前記デルタドープ層は、真性ダイヤモンド層上に堆積された中断されたデルタドープ層である請求項２９から４９までのいずれか一項に記載の方法。
【請求項６２】
段差は、中断されたデルタドープ層と真性ダイヤモンド層との間の界面のところでゲート陥凹部により定められ、前記陥凹部は５ｎｍ未満の深さを有する請求項６１に記載の方法。
【請求項６３】
さらに、トランジスタ内にフィールドプレート又はエッジ終端構造を組み込むことを含む請求項２９から６２までのいずれか一項に記載の方法。
【請求項６４】
さらに、ｎ型導電性基板を使用して、トランジスタ内にバック接点を組み込むことを含む請求項２９から６３までのいずれか一項に記載の方法。
【請求項６５】
Ｎは、ｎ型導電性基板を形成するためにドーパントとして使用される請求項６４に記載の方法。
【請求項６６】
前記トランジスタ構造は、電界効果トランジスタを定める請求項１から６５までのいずれか一項に記載の方法。
【請求項６７】
限界振動数ＦＴが０．１〜５００ＧＨｚまでの範囲内にあり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあり、限界振動数（ＧＨｚ）と最大出力（Ｗ／ｍｍ）との積ＦＴ×Ｐｍａｘは、０．００５を超える請求項１に記載の方法により生産される高周波トランジスタ。
【請求項６８】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、０．０５を超える請求項６７に記載の高周波トランジスタ。
【請求項６９】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、５００００を超える請求項６８に記載の高周波トランジスタ。
【請求項７０】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０６以下である請求項１に記載の方法により生産される高周波トランジスタ。
【請求項７１】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０５以下である請求項７０に記載の高周波トランジスタ。
【請求項７２】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０４以下である請求項７１に記載の高周波トランジスタ。
【請求項７３】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０３以下である請求項７２に記載の高周波トランジスタ。
【請求項７４】
限界振動数ＦＴが０．１〜５００ＧＨｚまでの範囲内にあり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあり、前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）との積ＦＴ×Ｐｄｅｖは、０．００５を超える請求項１に記載の方法により生産される高周波トランジスタ。
【請求項７５】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、５を超える請求項７４に記載の高周波トランジスタ。
【請求項７６】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、５００００を超える請求項７５に記載の高周波トランジスタ。
【請求項７７】
限界振動数ＦＴが０．１〜５００ＧＨｚまでの範囲内にあり、出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあり、前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）との積ＦＴ×Ｐｄｅｖは、１０６以下である請求項１に記載の方法により生産される高周波トランジスタ。
【請求項７８】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、１０５以下である請求項７７に記載の高周波トランジスタ。
【請求項７９】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、１０４以下である請求項７８に記載の高周波トランジスタ。
【請求項８０】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、１０３以下である請求項７９に記載の高周波トランジスタ。