(57)【要約】多状態スピン注入磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）は、膜上に形成され、第１の固定層と、第１のサブ磁気トンネル接合（サブＭＴＪ）層と、第１の遊離層とを有する第１の磁気トンネル接合（ＭＴＪ）を含む。第１の固定層および第１の遊離層はそれぞれ、第１の磁気異方性を有する。ＳＴＴＭＲＡＭは、第１のＭＴＪ層の上面に形成される非磁性間隔層と、非磁性間隔層の上面に形成される第２のＭＴＪ層とをさらに含む。第２のＭＴＪ層は、第２の固定層と、第２のサブＭＴＪ層と、第２の遊離層とを有する。第２の固定および第２の遊離層はそれぞれ、第２の磁気異方性を有し、第１または第２の磁気異方性のうちの少なくとも１つは、膜の平面と垂直である。
2012519957.tif 000002
【特許請求の範囲】
【請求項１】
膜上に形成される多状態スピン注入磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）であって、該多状態ＳＴＴＭＲＡＭは、
第１の磁気トンネル接合（ＭＴＪ）であって、該第１のＭＴＪは、第１の固定層と、該第１の固定層の上面に形成される第１のサブ磁気トンネル接合（サブＭＴＪ）層と、該第１のサブＭＴＪ層の上面に形成される第１の遊離層とを有し、該第１の固定層および第１の遊離層は各々、第１の磁気異方性を有する、第１のＭＴＪと、
該第１のＭＴＪ層の上面に形成される非磁性間隔層と、
該非磁性間隔層の上面に形成される第２のＭＴＪであって、該第２のＭＴＪは、第２の固定層と、第２のサブＭＴＪ層と、第２の遊離層とを有し、該第２のサブＭＴＪ層は、該第２の固定層の上面に形成され、該第２の遊離層は、該第２のサブＭＴＪ層の上面に形成され、該第２の固定層および第２の遊離層は各々、第２の磁気異方性を有する、第２のＭＴＪ層と
を備え、該第１または第２の磁気異方性のうちの少なくとも１つは、該膜の平面に垂直である、多状態ＳＴＴＭＲＡＭ。
【請求項２】
前記第１の遊離層の上面に形成される第１のキャップ層をさらに含む、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３】
前記第２の遊離層の上面に形成される第２のキャップ層をさらに含む、請求項２に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４】
前記第２のキャップ層の上面に形成される上面電極（ＴＥ）をさらに含む、請求項３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項５】
前記第１および第２の磁気異方性は、前記膜平面と垂直である、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項６】
前記第１のサブ磁気トンネル接合（サブＭＴＪ）層は、第１のスピン偏極増強層（ＳＰＥＬ）と、該第１のＳＰＥＬの上面に形成される第１のトンネル層と、該第１のトンネル層の上面に形成される第２のＳＰＥＬとを含む、請求項５に記載の多状態ＳＴＴＭＲＡＭ。
【請求項７】
前記第２の遊離層は、第２の複合遊離層である、請求項６に記載の多状態ＳＴＴＭＲＡＭ。
【請求項８】
前記複合遊離層は、第１のサブ遊離層と、該第１のサブ遊離層の上面に形成されるナノ電流チャネル（ＮＣＣ）層と、該ＮＣＣ層の上面に形成される第２のサブ遊離層とを備える、請求項７に記載の多状態ＳＴＴＭＲＡＭ。
【請求項９】
前記第２のサブ磁気トンネル接合（サブＭＴＪ）層は、第３のＳＰＥＬと、該第３のＳＰＥＬの上面に形成される第２のトンネル層と、該第２のトンネル層の上面に形成される第４のＳＰＥＬとを含む、請求項１０に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１０】
前記膜の上面に形成される底面電極（ＢＥ）をさらに含む、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１１】
前記ＢＥの上面に形成される第１の下層をさらに含む、請求項１０に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１２】
前記第１の下層の上面に形成される第１の反強磁性（ＡＦＭ）をさらに含む、請求項１１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１３】
前記非磁性間隔層の上面に形成される第２の下層をさらに含む、請求項１１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１４】
前記第２の下層の上面に形成される第２のＡＦＭ層をさらに含む、請求項１３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１５】
前記第２の下層の上面に形成される第２のＡＦＭ層をさらに含む、請求項１３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１６】
前記第１の遊離層は、第１の複合遊離層である、請求項６に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１７】
前記第１の複合遊離層は、第１のサブ遊離層と、該第１のサブ遊離層の上面に形成されるナノ電流チャネル（ＮＣＣ）層と、該ＮＣＣ層の上面に形成される第２のサブ遊離層とを備える、請求項１６に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１８】
前記第１のサブ磁気トンネル接合（サブＭＴＪ）層は、第１のスピン偏極増強層（ＳＰＥＬ）と、該第１のＳＰＥＬの上面に形成される第１のトンネル層と、該第１のトンネル層の上面に形成される第２のＳＰＥＬとを備える、請求項５に記載の多状態ＳＴＴＭＲＡＭ。
【請求項１９】
前記第２のサブＭＴＪ層は、第３のＳＰＥＬ層と、該第３のＳＰＥＬの上面に形成される第２のトンネル層と、該第２のトンネル層の上面に形成される第４のＳＰＥＬとを備える、請求項１８に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２０】
前記第２のサブＭＴＪ層の上面に形成される前記第２の遊離層は、第１の複合遊離層である、請求項１９に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２１】
前記第１のサブ磁気トンネル接合（サブＭＴＪ）層は、第１のスピン偏極増強層（ＳＰＥＬ）と、該第１のＳＰＥＬの上面に形成される第１のトンネル層と、該第１のトンネル層の上面に形成される第２のＳＰＥＬとを備える、請求項７に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２２】
前記第２のサブＭＴＪ層は、第３のＳＰＥＬ層と、該第３のＳＰＥＬの上面に形成される第２のトンネル層と、該第２のトンネル層の上面に形成される第４のＳＰＥＬとを備える、請求項２１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２３】
前記第２のサブＭＴＪ層の上面に形成される前記第２の遊離層は、第１の複合遊離層である、請求項２２に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２４】
前記第１のサブ磁気トンネル接合（サブＭＴＪ）層は、第１のスピン偏極増強層（ＳＰＥＬ）と、該第１のＳＰＥＬの上面に形成される第１のトンネル層と、該第１のトンネル層の上面に形成される第２のＳＰＥＬとを備える、請求項１２に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２５】
前記第２のサブＭＴＪ層は、第３のＳＰＥＬ層と、該第３のＳＰＥＬの上面に形成される第２のトンネル層と、該第２のトンネル層の上面に形成される第４のＳＰＥＬとを備える、請求項２４に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２６】
前記第１のサブ磁気トンネル接合（サブＭＴＪ）層は、第１のスピン偏極増強層（ＳＰＥＬ）と、該第１のＳＰＥＬの上面に形成される第１のトンネル層と、該第１のトンネル層の上面に形成される第２のＳＰＥＬとを備える、請求項１３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２７】
前記第２のサブＭＴＪ層は、第３のＳＰＥＬ層と、該第３のＳＰＥＬの上面に形成される第２のトンネル層と、該第２のトンネル層の上面に形成される第４のＳＰＥＬとを備える、請求項２６に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２８】
前記第１のサブＭＴＪ層の上面に形成される前記第１の遊離層は、第１の複合遊離層である、請求項２７に記載の多状態ＳＴＴＭＲＡＭ。
【請求項２９】
前記第２のサブＭＴＪ層の上面に形成される前記第２の遊離層は、第２の複合遊離層である、請求項２８に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３０】
前記第１の複合遊離層は、第１のサブ遊離層と、該第１のサブ遊離層の上面に形成されるナノ電流チャネル（ＮＣＣ）層と、該ＮＣＣ層の上面に形成される第２のサブ遊離層とを備える、請求項２９に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３１】
前記第１のサブ磁気トンネル接合（サブＭＴＪ）層は、第１のスピン偏極増強層（ＳＰＥＬ）と、該第１のＳＰＥＬの上面に形成される第１のトンネル層と、該第１のトンネル層の上面に形成される第２のＳＰＥＬとを備える、請求項１０に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３２】
前記第２のサブＭＴＪ層は、第３のＳＰＥＬ層と、該第３のＳＰＥＬの上面に形成される第２のトンネル層と、該第２のトンネル層の上面に形成される第４のＳＰＥＬとを備える、請求項３１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３３】
前記第１のサブＭＴＪ層の上面に形成される前記第１の遊離層は、第１の複合遊離層である、請求項３２に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３４】
前記第１のサブＭＴＪ層の上面に形成される前記第２の遊離層は、第１の複合遊離層である、請求項３３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３５】
前記第１の複合遊離層は、第１のサブ遊離層と、該第１のサブ遊離層の上面に形成されるナノ電流チャネル（ＮＣＣ）層と、該ＮＣＣ層の上面に形成される第２のサブ遊離層とを備える、請求項３４に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３６】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項３１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３７】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項２２に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３８】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項２３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項３９】
前記第１の磁気異方性は、前記膜の平面に平行であり、前記第２の磁気異方性は、該膜の平面に垂直である、請求項２９に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４０】
前記第１の磁気異方性は、前記膜の平面に平行であり、前記第２の磁気異方性は、該膜の平面に垂直である、請求項３０に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４１】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項３２に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４２】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項３３に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４３】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項３４に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４４】
前記第１の磁気異方性は、前記膜の平面に垂直であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項３５に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４５】
前記第１の磁気異方性は、前記膜の平面に平行であり、前記第２の磁気異方性は、該膜の平面に平行である、請求項１７に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４６】
３つ以上のＭＴＪをさらに含む、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４７】
前記ＳＴＴＭＲＡＭの形状は、円形である、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４８】
前記ＳＴＴＭＲＡＭの形状は、円筒形である、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項４９】
前記ＳＴＴＭＲＡＭの形状は、長方形である、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【請求項５０】
前記ＳＴＴＭＲＡＭの形状は、楕円形である、請求項１に記載の多状態ＳＴＴＭＲＡＭ。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、概して、不揮発性磁気メモリに関し、特に、ウエハ（または、基板）の平面に実質的に垂直である磁化方向をもつ記憶層を有する少なくとも１つのＭＴＪを伴う、積層磁気トンネル接合（ＭＴＪ）を有する多状態磁気メモリに関する。
【背景技術】
【０００２】
不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）等の不揮発性メモリは、ますます新しい用途を見出しており、その評判は継続するにとどまらず、モバイルデバイスおよび他の用途における高まる需要によって、急増するであろうことは明白となっている。また、現在の揮発性ＤＲＡＭは、近い将来、電流切替え式またはスピン注入磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）に取って代わられるであろうと考えられている。
【０００３】
ＳＴＴＭＲＡＭが、広く受け入れられるためには、メモリのコスト、ひいては、セルサイズがより小さい、例えば、６５ｎｍを下回るより小さい外観サイズに寸法設定可能であることが、非常に重要である。
【０００４】
より高い密度を達成するための方法の１つは、磁気メモリ設計のメモリセル内に２ビット以上のデジタル情報を記憶することによるものである。そのようなメモリセルは、一般に、多状態（または、多レベル）セル（ＭＬＣ）と称される。現在のＭＬＣ設計は、面内あるいは基板またはウエハの平面と平行である磁化方向をもつ記憶層を有する磁気メモリを含む。そのようなＭＬＣは、低密度であって、したがって、より高いコストを被る。
【０００５】
換言すると、現在のＳＴＴＭＲＡＭ設計は、基板の平面と平行な磁化方向をもつ記憶層を有する。面内磁化を使用するそのような種類の設計の重要となる難点の１つは、より小さい外観サイズ、例えば、６５ｎｍを下回るように寸法設定することが不可能であることである。これは、主に、外観サイズの縮小に伴って、縮小されたメモリビットサイズ（例えば、９０ｎｍの場合、メモリビットサイズは、９０ｎｍ×１８０ｎｍであるが、４５ｎｍの場合、４５ｎｍ×９０ｎｍとなるであろう）が、体積の縮小によって、熱的に不安定になるためである。垂直ＳＴＴＭＲＡＭは、より低い切替え電流（したがって、より小さいプログラム電流）、より高い熱安定性、およびより高い密度を可能にする。
【０００６】
さらに、垂直ＳＴＴＭＲＡＭは、上述の面内ＳＴＴＭＲＡＭの場合におけるような面内の細長メモリビットを必要としない。面内円形形状または四角形形状は、一般的には、垂直ＳＴＴＭＲＡＭにとって、細長形状より好ましい（後者では、外観は、特に、より小さい、例えば、９０ｎｍを下回る、リソグラフィ幾何学形状では、大きな製造上の困難を提起するためである）。一方、円形形状メモリビット形状は、より小さいリソグラフィおよびより高い容量のメモリを可能にし、将来的用途にとって、垂直ＳＴＴＭＲＡＭを好ましい選択肢とする。垂直ＳＴＴＭＲＡＭは、面内磁化を有するＳＴＴＭＲＡＭと比較して、高異方性の磁性合金を利用可能であって、より高い熱安定性をもたらし、それによって、３０ｎｍを下回るまでの寸法設定を可能にすることに注目されたい。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
積層磁気トンネル接合（ＭＴＪ）を有する、多状態電流切替え式またはスピン注入磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）が必要とされる。
【課題を解決するための手段】
【０００８】
上述の先行技術における制限を克服し、かつ本明細書を熟読および理解することによって明白となるであろう他の制限を克服するために、本発明は、磁気メモリ内の高熱安定性を伴う、低減切替え電流を有する、電流誘起磁化切替えに基づく、多状態磁気記憶メモリデバイスのための方法および対応する構造を開示する。
【０００９】
簡潔に述べると、本発明のある実施形態は、膜上に形成され、第１の固定層と、第１のサブ磁気トンネル接合（サブＭＴＪ）層と、第１の遊離層とを有する、第１の磁気トンネル接合（ＭＴＪ）を含む、多状態スピン注入磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）を含む。第１の固定層および第１の遊離層はそれぞれ、第１の磁気異方性を有する。ＳＴＴＭＲＡＭは、第１のＭＴＪ層の上面に形成される、非磁性間隔層と、非磁性間隔層の上面に形成される、第２のＭＴＪ層とをさらに含む。第２のＭＴＪ層は、第２の固定層と、第２のサブＭＴＪ層と、第２の遊離層とを有する。第２の固定および第２の遊離層はそれぞれ、第２の磁気異方性を有し、第１または第２の磁気異方性のうちの少なくとも１つは、膜の平面と垂直である。
【００１０】
本発明のこれらおよび他の目的ならびに利点は、図面のいくつかの図に例示される好ましい実施形態の以下の発明を実施するための形態を熟読後、当業者に明白となるであろう。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明のある実施形態による、多状態電流切替え磁気メモリ要素１００の関連層を示す。
【図２】図２は、メモリ要素１００の種々の状態を示す。
【図３】図３は、層１１８、１１４、１１０、および１０６（ｙ−軸に示される）のそれぞれの抵抗（Ｒ）のレベル対メモリ要素１００の状態のグラフを示す。
【図４】図４は、ｙ−軸に示される、トンネル磁気抵抗（ＴＭＲ）対抵抗面積（ＲＡ）のグラフ２５０を示す。
【図５】図５は、本発明の別の実施形態による、多状態電流切替え磁気メモリ要素６００の関連層を示す。
【図６】図６は、本発明のさらに別の実施形態による、多状態電流切替え磁気メモリ要素７００の関連層を示す。
【図７】図７は、本発明のさらに別の実施形態による、多状態電流切替え磁気メモリ要素８００の関連層を示す。
【図８】図８は、本発明の種々の実施形態のメモリ要素をプログラムおよび／または消去するためのプログラム／消去回路を示す。
【図９】図９は、本発明の種々の実施形態のメモリ要素を読み取るための読取回路を示す。
【図１０】図１０は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１００の関連層を示す。
【図１１】図１１は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１５３の関連層を示す。
【図１２】図１２は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１５５の関連層を示す。
【図１３】図１３は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１６０の関連層を示す。
【図１４】図１４は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１６４の関連層を示す。
【図１５】図１５は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１６６の関連層を示す。
【図１６】図１６は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１７０の関連層を示す。
【図１７】図１７は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１８０の関連層を示す。
【図１８】図１８は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１１９２の関連層を示す。
【図１９】図１９は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１２００の関連層を示す。
【図２０】図２０は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１３００の関連層を示す。
【図２１】図２１は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１４００の関連層を示す。
【図２２】図２２は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１５００の関連層を示す。
【図２３】図２３は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１６００の関連層を示す。
【図２４】図２４は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１７００の関連層を示す。
【図２５】図２５は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭ１８００の関連層を示す。
【図２６】図２６は、本発明のある実施形態による、多状態ＳＴＴＭＲＡＭを書込／プログラムするために、書込またはプログラム動作の際、行われるステップの工程図を示す。
【図２７】図２７（ａ）は、ＳＴＴＭＲＡＭ１１００、１１５３、１１５５、１１６０、１１６４、１１６６、または１７００のいずれかが、その遊離および固定層が、垂直磁気配向を有するときに有し得る、形状の上から下の、すなわち、面内図および側面図を示す。図２７（ｂ）は、ＳＴＴＭＲＡＭ１１００、１１５３、１１５５、１１６０、１１６４、１１６６、または１７００のいずれかが、その遊離および固定層が、面内磁気配向を有するときに有し得る、形状の上から下の、すなわち、面内図および側面図を示す。
【図２８】表１は、図１、５、および６の実施形態のある例示的特徴を示す。
【図２９】表２は、図７の実施形態のある例示的特徴を示す。
【発明を実施するための形態】
【００１２】
以下の実施形態の説明では、本明細書の一部を形成し、本発明が実践され得る、具体的実施形態の例示として示される添付図面を参照する。構造的変更が、本発明の範囲から逸脱することなくなされ得るので、他の実施形態も、利用されてもよいことを理解されたい。
【００１３】
本発明のある実施形態では、多状態磁気メモリセルについて開示される。本発明の一実施形態では、磁気トンネル接合（ＭＴＪ）の積層が形成され、各ＭＴＪは、固定層と遊離層との間に形成される、障壁層の少なくとも３つの層から形成され、各ＭＴＪは、伝導層によって、別の層から分離され、積層は、少なくとも２ビットのデジタル情報を記憶する、多状態磁気メモリセルを形成する。
【００１４】
次に、図１を参照すると、本発明のある実施形態による、多状態電流切替え（または、スピン注入）磁気メモリ要素１００の関連層が示される。メモリ要素１００は、底面電極１２２を含むように示され、その上に、ピン止め層１２０が形成されるように示され、その上に、固定層１１８が形成されるように示され、その上に、障壁層１１６が形成されるように示され、その上に、遊離層１１４が形成され、その上に、非磁性層１１２が形成されるように示され、その上に、遊離層１１０が形成されるように示され、その上に、障壁層１０８が形成されるように示され、その上に、固定層１０６が形成されるように示され、その上に、ピン止め層１０４が形成されるように示され、その上に、上面電極１０２が形成されるように示される。上面電極１０２および底面電極１２２はそれぞれ、例示的実施形態では、タンタル（Ｔａ）から構成されるが、他の好適な材料も、想定される。層１１４、１１６、および１１８は、層１０６、１０８、および１１０から形成される、ＭＴＪ１２４から、層１１２によって分離される、ＭＴＪ１２６を形成するように示される。ＭＴＪ１２４および１２６は、メモリ要素の積層の関連部分を形成する。実際、２つのＭＴＪは、図１の積層を形成するように示されるが、他の数のＭＴＪが、情報の付加的ビットを記憶するために、積層されてもよい。
【００１５】
図１では、各ビットは、２つの２進状態、すなわち、「１」および「０」を表し、２ビットは、概して、「００」、「０１」、「１０」、「１１」、または１０進法では、それぞれ、０、１、２、および３として表される４つの２進状態を表すため、ＭＴＪ１２６は、情報のビット、すなわち、２つの状態「１」および「０」を記憶するためのものである一方、ＭＴＪ１２４は、情報の別のビットを記憶するためのものである。メモリ要素１００は、有利なことに、情報の２ビットを記憶し、それによって、メモリ専用の占有面積を減少させ、さらに、システム性能を向上させる。これは、特に、内蔵メモリ用途にとって、魅力的である。加えて、製造がより容易かつ安価となり、スケーラビリティが実現される。
【００１６】
図１では、層１１６等のＭＴＪのそれぞれの障壁層は、異なるスピンを有する電子に対して、異なる量のトンネル電流を引き起こす、異なるスピンを有する電子のためのフィルタとして作用し、それによって、遊離層の２つの異なる配向に対して、各ＭＴＪと関連付けられた２つの一意の抵抗値を生じさせる。付加的なＭＴＪが採用される場合、各ＭＴＪは、同様に、それと関連付けられた一意の抵抗値を有する。
【００１７】
本発明の一実施形態では、層１０８および１１６の厚さは、ＭＴＪ１２４および１２６に異なる抵抗を持たせ、それにより、２ビット以上を記憶可能である。
【００１８】
ここで、メモリ要素１００の層のそれぞれを形成するために使用される材料の実施例について提示される。これらの材料は、実施例にすぎず、他の種類の材料が、採用されてもよいことに留意されたい。層１０４および１２０はそれぞれ、一般的には、実質的にＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ、またはマンガン（Ｍｎ）を含む、任意の他の材料から形成される。層１０６および［１２０］１１８は、一般的には、実質的に、磁気材料から形成される。そのような磁気材料の実施例として、ＣｏＦｅＢまたはＣｏＦｅ／Ｒｕ／ＣｏＦｅＢが挙げられる。層１０８および１１６はそれぞれ、実質的に、非磁性材料から構成され、その実施例は、酸化マグネシウム（ＭｇＯ）である。層１１２は、実質的に、例えば、ＮｉＮｂ、ＮｉＰ、ＮｉＶ、またはＣｕＺｒから構成される、非磁性層である。層１１２は、２つのＭＴＪ１２４および１２６を相互から絶縁する役割を果たす。３つ以上のＭＴＪを採用する実施形態では、層１１２等の別の層が、層１０４の上面または層１２０の底面に形成されるであろう。層１１０および１１４はそれぞれ、混合された酸化物を含有するＣｏＦｅＢから構成される。層１１０および１１４は、実質的に、成膜直後の状態にある非晶質である。本発明の一実施形態では、上面電極１０２および底面電極１２２はそれぞれ、タンタル（Ｔａ）から構成されるが、しかしながら、他の種類の伝導材料が、採用されてもよい。
【００１９】
層１２０および１０４は、反強磁性（ＡＦ）結合層である。より具体的には、例えば、層１０４の磁気モーメントは、層１０６の磁気モーメントをピン止めすることに有用である。同様に、層１２０の磁気モーメントは、層１１８の磁気モーメントをピン止めする役割を果たす。層１２０および１０４のそれぞれの磁気モーメントは、恒久的に固定される。
【００２０】
層１０８および１１６のための材料の他の選択肢は、酸化アルミニウム（Ａｌ２Ｏ３）および酸化チタン（ＴｉＯ２）である。成分要素のうちの１つの薄層は、障壁酸化物層の蒸着に先立って、蒸着されてもよい。例えば、２−５Ａ厚のＭｇ層が、層１０８および１１６の蒸着に先立って、蒸着されてもよい。これは、蒸着の際の要素の混合からの磁性遊離層の任意の損傷を制限する。層１１２は、実質的に、例えば、ニッケルニオブ（ＮｉＮｂ）、ニッケルリン（ＮｉＰ）、ニッケルバナジウム（ＮｉＶ）、ニッケルホウ素（ＮｉＢ）、またはジルコニウム銅（ＣｕＺｒ）から構成される非晶質である、非磁性層である。これらの合金の成分は、結果として生じる合金が、実質的に非晶質となるように選択され、例えば、ニッケルニオブ（ＮｉＮｂ）の場合、一般的Ｎｂ含有量は、３０乃至７０原子％に維持され、ニッケルリン（ＮｉＰ）の場合、リン（Ｐ）含有量は、１２乃至３０原子％に維持されることに留意されたい。層１１２は、２つのＭＴＪ１２４および１２６を相互から絶縁する役割を果たす。３つ以上のＭＴＪを採用する、本発明のある実施形態では、層１１２等の別の層が、層１０４の上面または層１２０の底面に形成されるであろう。層１１０および１１４はそれぞれ、混合酸化物を含有するＣｏＦｅＢから構成される。層１１０および１１４は、実質的に、成膜直後の状態にある非晶質である。上面および底面電極は、一般的には、タンタル（Ｔａ）から構成される。
【００２１】
層１２０および１０４は、反強磁性（ＡＦ）結合層である。より具体的には、例えば、層１０４の磁気モーメントは、層１０６の磁気モーメントをピン止めすることに有用である。同様に、層１２０の磁気モーメントは、層１１８の磁気モーメントをピン止めする役割を果たす。層１２０および１０４のそれぞれの磁気モーメントは、恒久的に固定される。これは、一般的には、磁気焼きなましプロセス後、全層の蒸着を続けることによって行われ、一般的には、２時間、５キロエルステッド超の実質的一軸磁場および３５０℃超の温度の印加の下、少なくとも１つのメモリ要素１００から構成されるウエハを加熱するステップを伴う。また、本焼きなましプロセスは、層１０８および１１６ならびにそのそれぞれの隣接する遊離層１１０および１１４を再結晶化する役割を果たす。本プロセスは、高性能磁気トンネル接合を成すために不可欠である。
【００２２】
次に、メモリ要素１００の層のそれぞれの一般的厚さについて提示される。しかしながら、これらのサイズは、実施例にすぎず、他の厚さも予期される。上面電極１０２および底面電極１２２のそれぞれの一般的厚さは、３０乃至２００ｎｍである。好ましい厚さは、一般的には、５０ｎｍであるが、実際の厚さの選択は、金属化プロセスからの要件に依存してもよい。層１０４および１２０は、一般的には、厚さ２０乃至１００ｎｍであって、好ましくは、厚さ２５−５０ｎｍである。層１０８および１１８は、一般的には、コバルト鉄（ＣｏＦｅ）／ルテニウム（Ｒｕ）／コバルト鉄ホウ素（ＣｏＦｅＢ）の３つの層から構成され、ＣｏＦｅ層は、層１０４および１２０に隣接して載置される。ＣｏＦｅ層の一般的厚さは、３乃至１０ｎｍであって、Ｒｕ層は、０．６乃至１．０ｎｍであって、ＣｏＦｅおよびＣｏＦｅＢの２つの隣接する磁性層間に反強磁性結合を生成する。ＣｏＦｅＢ層は、一般的には、２乃至１０ｎｍ厚であって、好ましくは、２．５乃至５ｎｍの範囲である。遊離層１１０および１１４は、一般的には、２乃至７ｎｍ厚であって、好ましくは、２−５ｎｍの範囲であって、電流誘起切替えの際、低切替え電流を得るために、その層内に介在される、１−２ｎｍ厚の層のＣｏ−Ｆｅ−酸化物を含有してもよい。障壁層１０８および１１６は、一般的には、０．８乃至３ｎｍである。２つの障壁層は、若干異なる厚さを有してもよく、例えば、層１１６は、１．５乃至２．５ｎｍ厚であることが可能である一方、第２の障壁層１０８は、０．８乃至１．２ｎｍ厚であってもよく、その逆である可能性も非常に高い。加えて、遊離層１１０および１１４内の酸化物の厚さおよび量は、１．５倍以上異なってもよい。非磁性層１１２は、一般的には、２乃至５０ｎｍ厚であって、好ましくは、２乃至１０ｎｍの範囲である。非磁性絶縁層１１２の［最も］好ましい材料の選択肢は、非晶質非磁性合金から構成されるが、結晶性非磁性合金もまた、作用し得ることに注目されたい。
【００２３】
製造の際、メモリ要素１００の層は、本明細書に上述されるように形成される。加えて、周知の焼きなましプロセスが行われ、磁場の存在下、メモリ要素１００を加熱し、その後、チャネルが、層１０８および１１６のそれぞれの中に形成される。焼きなましプロセス後、固定層１０６および１１８は、特定の配向に配向され、層１０８および１１６ならびに層１１０および１１４は、結晶性特徴を持つようになる。
【００２４】
動作の際、電流が、矢印１２８によって示される方向または矢印１３０によって示される方向から、図１の紙の平面に対して、垂直方向に、印加される。電流が印加されると、電流のレベルに応じて、層１１０および１１４の磁気モーメントはそれぞれ、反対方向に切り替えられるか、または切り替えられない。ＭＴＪ１２４および１２６は、異なるアスペクト比（または、異方性）を伴って作製されるため、切替え電流は、これらの２つのＭＴＪに対して異なる。例えば、本発明の一実施形態では、ＭＴＪ１２４のアスペクト比は、約１：１．３乃至１：１．５である一方、ＭＴＪ１２６のアスペクト比は、約１：２乃至１：２．５である。したがって、上述の実施形態では、ＭＴＪ１２６の切替え電流は、ＭＴＪ１２４より３−５倍高い。高電流レベルでは、両ＭＴＪは、磁気配向を切り替える一方、低電流レベルでは、より小さいアスペクト比を有するＭＴＪ１２４のみが切り替わる。
【００２５】
ＭＴＪの層のそれぞれの磁気モーメントの状態は、メモリ要素１００の状態を定義する。層１０４および１２０がそれぞれ、ＡＦ結合層として作用することによって、その近傍固定層の磁気モーメントをピン止めまたは切り換え、次いで、電流の印加によって、近傍遊離層を切り換えさせるか、または切り換えさせない。より具体的には、層１１８は、１つの状態を定義し、層１１４は、別の状態を定義し、層１１０は、さらに別の状態を定義し、層１０６は、さらに別の状態を定義する。理解を目的として、層１１８、１１４、１１０、および１０６のそれぞれの状態は、それぞれ、状態１、２、３、および４と称される。
【００２６】
図２は、メモリ要素１００の種々の状態を示す。２つのＭＴＪの使用によって、４つの異なる状態または２ビットが、記憶されてもよく、したがって、状態１−４が示される。各状態では、矢印の方向は、遊離層およびピン止め層の磁気モーメントの方向を指す。矢印２００の方向は、メモリ要素１００に印加される高電流の方向を示し、この場合、メモリ要素１００の状態は、すべて「１」またはすべて「０」状態である。矢印２０２の方向は、状態１におけるときに、メモリ要素１００に印加される低電流の方向を示す。矢印２０４の方向は、後者が状態２におけるとき、メモリ要素１００に印加される高電流の方向を示し、矢印２０６の方向は、状態３におけるとき、メモリ要素１００に印加される低電流の方向を示す。
【００２７】
図３は、層１１８、１１４、１１０、および１０６のそれぞれの抵抗（Ｒ）のレベル（ｙ−軸に示される）対メモリ要素１００の状態のグラフを示す。したがって、例えば、２０８では、メモリ要素１００は、状態１（図２の２０２に対応する）を持つようになり、２１０では、メモリ要素１００は、状態２（図２の２０４に対応する）を持つようになり、２１２では、メモリ要素１００は、状態３（図２の２０６に対応する）を持つようになり、２１４では、メモリ要素１００は、状態４（図２の２００に対応する）を持つようになる。これらの状態のそれぞれの抵抗のレベルは、表１の「総Ｒ」と標識された列に示される。例えば、状態１では、図３のＲは、表１では、３キロオーム（Ｋオーム）として示される。状態２では、図３のＲは、４Ｋオームと示される。抵抗に対して使用される値は、他の値が、本発明の範囲および精神から逸脱することなく、採用され得るように、単なる実施例としての役割を果たす。
【００２８】
異なるＭＴＪ１２４および１２６と関連付けられた異なるアスペクト比または異方性は、ＭＴＪの異なる切り換えを生じさせ、メモリ要素１００内に記憶される２ビットをもたらす、ことに留意されたい。他の実施形態では、そのいくつかは、簡単に提示および議論されるが、ＭＴＪの障壁層のサイズは、異なる抵抗を生じさせるように変更される。さらに他の実施形態では、ＭＴＪのサイズは、同一に変更される。
【００２９】
図４は、ｙ−軸に示される、トンネル磁気抵抗（ＴＭＲ）対抵抗面積（ＲＡ）のグラフ２５０を示す。ＴＭＲは、以下のように定義される。
【００３０】
ＴＭＲ＝（Ｒｈ−Ｒｌ）／Ｒｌ                                    式（１）
ここで、Ｒｈは、高状態における抵抗であって、Ｒｌは、低状態における抵抗である。
【００３１】
図４のグラフ２５０は、ＲＡが増加することに伴う、ＴＭＲの差異または％増加を伝えるための単なる実施例としての役割を果たす。例えば、２オーム平方マイクロメートルのＲＡでは、ＴＭＲは、１００％である一方、１０のＲＡでは、ＴＭＲは、１５０％であって、ＭＴＪの障壁層の厚さは、１４−２４オングストロームである。
【００３２】
図５は、本発明の別の実施形態による、多状態電流切替え磁気メモリ要素６００の関連層を示す。メモリ要素６００は、図１に示されるように、底面電極１２２を含むように示され、その上に、ピン止め層１２０が形成されるように示され、その上に、固定層１１８が形成されるように示され、その上に、障壁層１１６が形成されるように示され、その上に、遊離層１１４が形成され、その上に、非磁性層１１２が形成されるように示される。図１に関して上述のように、ＭＴＪ１２６は、層１１４、１１６、および１１８を備える。しかしながら、図５の実施形態では、遊離層６０２と、障壁層６０４と、固定層６０６と、から構成されるＭＴＪ６１２は、図１のＭＴＪ１２６よりその平面寸法が小さく、ＭＴＪ６１２に、ＭＴＪ１２６と異なる抵抗を持たせる。
【００３３】
図５では、遊離層６０２は、層１１２の上面に形成されるように示され、層６０２の上面には、層６０４が形成されるように示され、その上に、層６０６が形成されるように示され、その上に、ピン止め層６０８、上面電極６１０が形成されるように示される。ＭＴＪ１２６および６１２は、層１１２によって分離されるように示される。ＭＴＪ１２６および６１２は、メモリ要素の積層の関連部分を形成する。実際、２つのＭＴＪは、図５の積層を形成するように示されるが、他の数のＭＴＪが、情報の付加的ビットを記憶するために積層されてもよい。
【００３４】
ＭＴＪ６１２とＭＴＪ１２６の平面寸法の差異は、本発明の一実施形態では、約１対１０、一般的には、１対３である。メモリ要素６００の層のそれぞれのための材料は、メモリ要素１００の対層と同一であってもよい。例えば、層６０２は、層１１０と同一材料から構成され、層６０４は、層１０８と同一材料から構成され、層６０６は、層１０６と同一材料から構成され、層６０８は、層１０４と同一材料から構成される。上面電極６１０および１０２は、同一材料から構成される。別の実施形態では、ＭＴＪ６１２は、同一平面寸法において、ＭＴＪ１２６よりサイズが多くてもよい。
【００３５】
図５の実施形態の動作は、図１と同一である。
【００３６】
図６は、本発明のさらに別の実施形態による、多状態電流切替え磁気メモリ要素７００の関連層を示す。メモリ要素７００は、図１および６に示されるように、底面電極１２２を含み、その上に、ピン止め層１２０が形成されるように示され、その上に、固定層１１８が形成されるように示され、その上に、障壁層１１６が形成されるように示され、その上に、遊離層１１４が形成され、その上に、非磁性層１１２が形成されるように示される。図１および６に関して上述のように、ＭＴＪ１２６は、層１１４、１１６、および１１８を備える。しかしながら、図６の実施形態では、遊離層７１０と、障壁層７０８と、固定層７０６と、を備えるように示される、ＭＴＪ７１４は、その平面寸法において、ＭＴＪ１２６より小さく示され、ＭＴＪ７１４に、ＭＴＪ１２６と異なる抵抗を持たせる。
【００３７】
ＭＴＪ１２６および７１４は、層７０２ならびに７０４によって分離されるように示される。層７０４は、層７０６をピン止めする役割を果たす一方、層７０２は、ＭＴＪ１２６を絶縁する役割を果たし、層１１４に対してのみが非晶質である。層７０２は、本発明の一実施形態では、Ｔａおよび／またはニッケルニオブ（ＮｉＮｂ）あるいはニッケルリン（ＮｉＰ）と同様の非晶質合金等、２つの非磁性層から構成される。ＭＴＪ１２６および６１２は、メモリ要素の積層の関連部分を形成する。実際、２つのＭＴＪは、図５の積層を形成するように示されるが、他の数のＭＴＪが、情報の付加的なビットを記憶するために積層されてもよい。
【００３８】
平面寸法におけるＭＴＪ７１４とＭＴＪ１２６との差異は、本発明の一実施形態では、１対１０、一般的には、１対３である。メモリ要素７００の層のそれぞれのための材料は、メモリ要素１００またはメモリ要素６００の対層と同一であってもよい。例えば、層７１０は、層１１０と同一材料から構成され、層７０８は、層１０８と同一材料から構成され、層７０６は、層１０６と同一材料から構成され、層７０４は、層１０４と同一材料から構成される。上面電極７１２および１０２は、同一材料から構成される。別の実施形態では、ＭＴＪ７１４は、同一平面寸法において、ＭＴＪ１２６よりサイズが大きくてもよい。
【００３９】
図７は、本発明のさらに別の実施形態による、多状態電流切替え磁気メモリ要素８００の関連層を示す。図７では、メモリ要素８００は、底面電極８０２を含むように示され、その上に、ピン止め層８０４が形成されるように示され、その上に、その両側に、２つの固定層が形成されるように示される。すなわち、固定層８０６は、層８０４の片側に形成されるように示され、固定層８０８は、層８０４の反対側に形成されるように示される。
【００４０】
図７では、２つのＭＴＪが、層８０４の両側または上面に形成されるように示される。すなわち、ＭＴＪ８２０は、層８０４の片側に形成されるように示され、別のＭＴＪ８２２は、層８０４の反対側に形成されるように示される。ＭＴＪ８２０は、層８０４の上面に形成される固定層８０６と、層８０６の上面に形成されるように示される障壁層８１０と、層８１０の上面に形成されるように示される遊離層８１２とを含む。ＭＴＪ８２２は、層８０４の上面に形成される固定層８０８と、層８０８の上面に形成されるように示される障壁層８１４と、層８１４の上面に形成されるように示される、遊離層８１６とを含むように示される。上面電極８１８は、ＭＴＪ８２０および８２２の上面、より具体的には、層８１２および８１６の上面に形成されるように示される。上面電極８１８は、一般的には、Ｔａおよび伝導性非磁性材料等の２つの層から構成される。
【００４１】
メモリ要素８００を形成する際、層８０４は、底面電極の上面に形成され、ＭＴＪ８２０および８２２の層は、層８０４の上面に形成され、ＭＴＪ８２０および８２２の上面には、上面電極８１８が形成される。ＭＴＪ８２０および８２２の層は、層８０４の上面に均一かつ連続的に形成され、基本的に、空の空間または孔であるトレンチ８２４は、ＭＴＪ８２０および８２２の層を通してエッチングすることによって、上面電極８１８の蒸着に先立って形成される。このように、ＭＴＪ８２０および８２２の固定層は、エッチングに先立って、同一層であって、ＭＴＪ８２０および８２２の障壁層は、エッチングに先立って、同一層であって、ＭＴＪ８２０および８２２の遊離層は、エッチングに先立って、同一層である。
【００４２】
本発明の一実施形態では、トレンチ８２４は、二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮｘ）等の誘電材料で充填され、安定性を向上させる。
【００４３】
エッチング後、上面電極８１８は、ＭＴＪ８２０および８２２の上面に蒸着または形成される。図７の実施形態は、図６、５、および１の実施形態のように、各ＭＴＪに１ビットずつ記憶し、情報の２ビットを記憶する。したがって、ＭＴＪ８２０は、１ビットを記憶するためのものであって、ＭＴＪ８２２は、情報の別のビットを記憶するためのものである。しかしながら、より多くのビットが、ＭＴＪを追加することによって、記憶されてもよい。図７では、付加的ＭＴＪが、層８０４またはＭＴＪ８２０および８２２の上面に追加されてもよい。図７に示されるもの以外のＭＴＪの追加によって、付加的トレンチが、トレンチ８２４等のＭＴＪ間に形成される。
【００４４】
表２は、図７の実施形態のある例示的特徴を示す。同様に、表１は、図１、５、および６の実施形態のある例示的特徴を示すことに留意されたい。
【００４５】
例えば、表２では、「総Ｒ」列下、状態１、状態２、状態３、および状態４等、メモリ要素８００の各状態における抵抗が示される。上述のように、各状態は、２ビットによって表される、４つの状態が、記憶されるように、２進値を表す。プログラミング電流（マイクロアンペア）、すなわち、メモリ要素８００を所与の状態にプログラムするために必要とされる電流は、表２の標識「Ｐｒｏｇ  Ｉ」下の最後の列に示される。
【００４６】
本発明の代替実施形態では、２００７年２月１２日出願の米国特許出願第１１／６７４，１２４号「Ｎｏｎ−Ｕｎｉｆｏｒｍ  Ｓｗｉｔｃｈｉｎｇ  Ｂａｓｅｄ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍａｇｎｅｔｉｃ  Ｂａｓｅ  Ｍｅｍｏｒｙ」に開示される、不均一切替えベースの不揮発性磁気メモリ要素１００等の不均一切替えベースの不揮発性磁気メモリ要素が、本明細書に図示および議論される、種々の実施形態のＭＴＪと置換するために、採用されてもよい。例えば、ＭＴＪ１２４またはＭＴＪ１２６は、不均一切替えベースの不揮発性磁気メモリ要素と置換されてもよい。また、本明細書で議論される他のＭＴＪも、不均一切替えベースの不揮発性磁気メモリ要素と置換されてもよい。これは、有利には、さらに、必要切替え電流を低減し、システム性能を向上させる。
【００４７】
図８は、本発明の種々の実施形態のメモリ要素をプログラムおよび／または消去するためのプログラム／消去回路を示す。図８では、電流源９０２は、電流ミラー回路９０４に連結されて示され、スイッチ９０６に連結して示され、次に、スイッチ９６８に連結して示され、多状態電流切替え磁気メモリセル９１４に連結して示され、スイッチ９１６に連結して示される。さらに、図８に示されるように、電流源９１８は、電流ミラー回路９２０に連結して示され、さらに、その反対端のＶｃｃに連結して示される。さらに、回路９２０は、スイッチ９９９に連結して示される。
【００４８】
回路９０４は、Ｐ−型トランジスタ９２２と、Ｐ−型トランジスタ９２４と、Ｐ−型トランジスタ９２６と、を含むように示される。トランジスタ９２２、９２４、および９２６のそれぞれの源は、Ｖｃｃに連結して示される。Ｖｃｃは、接地より高い所定の電圧レベルにある。トランジスタ９２２のゲートは、電流源９０２に連結して示され、電流源９０２の反対側は、接地に連結して示される。トランジスタ９２２のドレインは、そのゲートならびにトランジスタ９２４のゲートおよびトランジスタ９２６のゲートに連結して示される。トランジスタ９２４および９２６のドレインは、スイッチ９０６に連結して示される。メモリセル９１４は、ＭＴＪ９１０と、ＭＴＪ９１２と、アクセストランジスタ９４０とを含むように示される。ＭＴＪ９１２は、トランジスタ９４０のドレインに連結して示される、ＭＴＪ９１２と直列に連結されて示される。トランジスタ９４０のゲートは、ワード線９４２に連結して示される。ワード線９４２は、メモリセルを選択する。トランジスタ９４０の源は、スイッチ９１６に連結して示される。
【００４９】
メモリセル９１４は、直列に連結される、２つのＭＴＪを含むように示されるが、メモリセル９１４は、３つ以上のＭＴＪを含むことが可能であって、ともに直接に連結されるであろうことが想定される。この場合、各ＭＴＪは、それと関連付けられた異なる切替え電流を有してもよい。
【００５０】
回路９２０は、Ｎ−型トランジスタ９２８と、Ｎ−型トランジスタ９３０と、Ｎ−型トランジスタ９３２とを含むように示される。トランジスタ９２８、９３０、および９３２のドレインは、接地に連結して示される。トランジスタ９３２のゲートは、電流源９１８に連結され、さらに、トランジスタ９３２のドレインに連結され、さらに、トランジスタ９３０のゲートならびにトランジスタ９２８のゲートに連結される。トランジスタ９３０および９２８のドレインは、スイッチ９９９に連結して示される。
【００５１】
スイッチ９６８および９１６はそれぞれ、２つの状態、すなわち、プログラム状態と消去状態との間で切り替わるように動作するように示される。スイッチ９０６および９９９は、２つの状態間で切り替わるように動作するように示される。
【００５２】
ＭＴＪ９１０および９１２は、図１および６に図示されるもの等、上述の図のＭＴＪに類似する。代替実施形態では、並列に連結される、ＭＴＪ９１０および９１２は、図７に示されるＭＴＪに類似するであろう。各ＭＴＪ９１０および９１２は、異なるまたは一意の値の抵抗を所有する。その抵抗の差異は、ＭＴＪのアスペクト比、サイズ、または異方性の差異から生じる。
【００５３】
トランジスタ９２６のサイズは、トランジスタ９２２および９２４のサイズより大きい。同様に、トランジスタ９２８のサイズは、トランジスタ９３０および９３２のサイズより大きい。本発明の一実施形態では、上述のトランジスタのサイズの差異は、４対１である。プログラミング動作を説明するために、実施例は、固定値を備えるが、これらの値は、本発明の範囲および精神から逸脱することなく、変更されてもよいことに留意されたい。
【００５４】
動作時、メモリセル９１４を状態１にプログラムするために、５０マイクロアンペアのレベルの電流が、電流源９０２によって、回路９０４に印加され、トランジスタ９２６は、本電流レベルを駆動可能であるため、表１に示されるように、電流レベルは、４倍、すなわち、２００マイクロアンペアに増幅される。これは、スイッチ９０６を９４４に示される状態に切り替える。スイッチ９０８は、スイッチ９１６のように、「プログラム」状態に設定され、２００マイクロアンペア電流をＭＴＪ９１０および９１２に流し、トランジスタ９４０が、ワード線９４２上の電圧を上昇させることによって選択される。これは、状態１のプログラミングをもたらす。ＭＴＪ９１０および９１２の遊離層の磁気モーメントは、そのそれぞれの固定層の磁気モーメントと整列させられるであろう。これは、表１に示されるように、メモリセル９１４の最低の抵抗をもたらす。
【００５５】
メモリセル９１４を状態２にプログラミングする際に、回路９２０によって発生されるものと同一電流レベルである、５０マイクロアンペアのレベルの電流が、電流源９１８によって、回路９２０に印加される。状態２のための電流レベルが表１に示される。スイッチ９９９は、９４８に示される状態に切り替えられる。スイッチ９０８および９１６は両方とも、「消去」状態に設定され、５０マイクロアンペア電流をＭＴＪ９１０および９１２に流し、トランジスタ９４０が、ワード線９４２上の電圧を上昇させることによって選択される。これは、状態２のプログラミングをもたらす。ＭＴＪ９１０の遊離層の磁気モーメントは、逆平行状態、すなわち、そのそれぞれの固定層と整列されるのと反対にある状態に切り替えられる。ＭＴＪ９１２は、状態１にあった状態のままである。この理由は、本発明の一実施形態では、ＭＴＪ９１２のアスペクト比が、ＭＴＪ９１０より高いことによって、切替えが防止されるためである。これは、表１に示される、メモリセル９１４の抵抗をもたらす。
【００５６】
メモリセル９１４を状態３にプログラミングする際、５０マイクロアンペアのレベルの電流が、電流源９１８によって、回路９２０に印加され、トランジスタ９２８によって発生される電流レベルは、電流源のレベルの４倍、すなわち、２００マイクロアンペアにされる。状態３の電流レベルが表１に示される。スイッチ９１０は、９５０に示される状態に切り替えられる。スイッチ９０８および９１６は両方とも、「消去」状態に設定され、２００マイクロアンペア電流をＭＴＪ９１０および９１２に流し、トランジスタ９４０が、ワード線９４２上の電圧を上昇させることによって選択される。これは、状態３のプログラミングをもたらす。ＭＴＪ９１０および９１２の遊離層の磁気モーメントは、そのそれぞれの固定層に対して、逆平行状態に切り替えられる。これは、表１に示される、メモリセル９１４の抵抗をもたらす。
【００５７】
メモリセル９１４を状態４にプログラムするために、回路９０４の電流レベルであって、状態４に対して表１に示される、５０マイクロアンペアのレベルの電流が、電流源９０２によって、回路９０４に印加される。これは、スイッチ９０６を９４６に示される状態に切り替える。スイッチ９０８は、スイッチ９１６のように、「プログラム」状態に設定され、５０マイクロアンペア電流をＭＴＪ９１０および９１２に流し、トランジスタ９４０が、ワード線９４２上の電圧を上昇させることによって選択される。これは、状態４のプログラミングをもたらす。ＭＴＪ９１０の遊離層の磁気モーメントは、そのそれぞれの固定層の磁気モーメントと整列させられるであろう。ＭＴＪ９１２は、その逆平行状態のままであって、本理由は、上述のように、２つのＭＴＪのアスペクト比の差異によるものである。これは、表１に示される、メモリセル９１４の抵抗をもたらす。
【００５８】
図９は、本発明の種々の実施形態のメモリ要素を読み取るための読取回路を示す。図９は、基準回路１００６に連結して示される、感知増幅回路１００４に連結される、メモリセル１００２を含むように示される。メモリセル１００２は、アクセストランジスタ１００８と、ＭＴＪ１０１０と、ＭＴＪ１０１２と、を含むように示される。トランジスタ１００８は、ドレインと、ソースと、ゲートとを有するように示される。トランジスタ１００８のゲートは、ワード線１０１４に連結して示され、トランジスタのドレインは、接地に連結して示され、トランジスタのソースは、ＭＴＪ１０１０に連結して示される。
【００５９】
いかなる値が本明細書に示される場合でも、それらは、他の好適な値が予期されるという理解をもって、単なる実施例としての役割を果たすことに留意されたい。さらに、Ｎ−型またはＰ−型トランジスタが参照されるが、上述の実施形態に示されるトランジスタの種類は、単なる実施例としての役割を果たすため、一方の種類または他の好適な種類のトランジスタが、採用されてもよいことに留意されたい。
【００６０】
回路１００６は、状態基準回路１０２０、１０２２、および１０２４として示される、いくつかの状態基準回路を含むように示される。回路１０２０−１０２４はそれぞれ、アクセストランジスタと、基準レジスタと、を含む。例えば、回路１０２０は、片側が、回路１００４およびＶｃｃに、他側が、アクセストランジスタ１０２８のドレインに連結される、基準レジスタ１０２６を含むように示される。トランジスタ１０２８のゲートは、選択信号、すなわち、選択１信号１０４０に連結して示される。
【００６１】
同様に、回路１０２２は、片側が、回路１００４およびＶｃｃに、他側が、アクセストランジスタ１０３２のドレインに連結される、基準レジスタ１０３０を含むように示される。トランジスタ１０３２のゲートは、選択信号、すなわち、選択２信号１０４２に連結して示される。回路１０２４は、片側が、回路１００４およびＶｃｃに、他側が、アクセストランジスタ１０３６のドレインに連結される、基準レジスタ１０３４を含むように示される。トランジスタ１０４４のゲートは、選択信号、すなわち、選択３信号１０４４に連結して示される。
【００６２】
ＭＴＪ１０１０および１０１２は、図８に関して述べたように、本発明の実施形態のＭＴＪに類似するが、図７の場合では、読取回路のＭＴＪは、図９に示されるように、直列ではなく、並列に連結されるであろう。
【００６３】
読取動作の際、メモリセル１００２は、ワード線１０１４の電圧を上昇させることによって選択される。回路１００４は、ＭＴＪ１０１０および１０１２の総抵抗を状態基準回路の基準レジスタの抵抗と比較する。例えば、ＭＴＪ１０１０および１０１２の抵抗（集合的または合算して）は、レジスタ１０２６の抵抗と比較され、より低いと決定される場合、メモリセル１００２の状態は、２進値「００」、またはおそらく、状態１として宣言される。しかしながら、ＭＴＪ１０１０および１０１２の抵抗が、集合的に、レジスタ１０２６より高いと決定される場合、前者は、次いで、レジスタ１０３０の抵抗と比較され、そこで再び、ＭＴＪ１０１０および１０１２の抵抗が、レジスタ１０３０より低い場合、状態２または２進値「０１」となる。ＭＴＪ１０１０および１０１２の抵抗が、レジスタ１０３０を上回ると決定される場合、ＭＴＪ１０１０および１０１２の抵抗は、レジスタ１０３４の抵抗と比較され、前者の抵抗が、より低いと決定される場合、状態３または２進値「１０」が、宣言され（または、読み取られ）、そうでなければ、状態４または２進値「１１」が、宣言される。
【００６４】
回路１０２０−１０２４のそれぞれの選択信号は、対応する回路を選択するために使用される。例えば、ＭＴＪの抵抗をレジスタ１０２６の抵抗と比較するために、信号１０４０が、起動され、それによって、トランジスタ１０２８をオンにする。一方、回路１００６の残りのトランジスタは、オフである。同様に、ＭＴＪの抵抗をレジスタ１０３０の抵抗と比較するために、信号１０４２が、起動され、それによって、トランジスタ１０３２をオンにする。一方、回路１００６の残りのトランジスタは、オフである。ＭＴＪの抵抗をレジスタ１０３４の抵抗と比較するために、信号１０４４が起動され、それによって、トランジスタ１０３６をオンにする。一方、回路１００６の残りのトランジスタは、オフである。
【００６５】
基準レジスタの抵抗値の実施例は、ＭＴＪ１０１０および１０１２の抵抗の平均である。例えば、レジスタ１０２６の抵抗は、表１に示されるように、状態１および４におけるＭＴＪ１０１０および１０１２の抵抗の平均である。レジスタ１０３０の抵抗は、表１に示されるように、状態２および４における、ＭＴＪ１０１０および１０１２の抵抗の平均である。レジスタ１０３４の抵抗は、表１に示されるように、状態２および３における、ＭＴＪ１０１０および１０１２の抵抗の平均である。例えば、本発明の一実施形態では、レジスタ１０２６は、３および４キロオームの平均である、３．５キロオームの抵抗を有する。レジスタ１０３０の抵抗は、５および４キロオームの平均である、４．５キロオームであって、レジスタ１０３４の抵抗は、５および６キロオームの平均である、５．５キロオームである。
【００６６】
本発明の種々の実施形態では、そのいくつかは、以下に開示されるが、相互に近接して載置される、垂直配向または垂直と長手方向ＭＴＪの組み合わせを有する、２つ以上のＭＴＪを使用するＳＴＴＭＲＡＭについて、開示される。そのようなＳＴＴＭＲＡＭの特徴の１つは、有利には、それと関連付けられた複数の抵抗を有し、複数の状態の記憶を可能にし、それによって、より小さいセルサイズを有することである。
【００６７】
より小さいリソグラフィ寸法では、磁気メモリビットは、実質的に、磁化方向の垂直配向を有するであろう。
【００６８】
底面ＭＴＪ（または、積層）は、固定層が、ＭＴＪ加工の際、遊離層の下方に形成される、メモリ構造であって、上面ＭＴＪ（または、積層）は、固定層が、ＭＴＪ加工の際、遊離層の上面に形成される、メモリ構造である。
【００６９】
図１０は、本発明のある実施形態による、多状態スピン注入磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）１１００を示す。多状態ＳＴＴＭＲＡＭメモリ１１００は、底面電極（ＢＥ）１１０４と、下層１１０６と、固定層１１０８と、スピン偏極増強（界面）層（ＳＰＥＬ）１１１０および１１１４と、遊離層１１１８と、キャップ層１１２０と、非磁性間隔層１１２２と、下層１１２８と、固定層１１３０と、ＳＰＥＬ１１３４と、トンネル層１１３６と、ＳＰＥＬ１１３８と、遊離層１１４０と、キャップ層１１４１と、上面電極（ＴＥ）１１４３とを含むように示される。
【００７０】
下層１１０６は、概して、一般的な集積回路の基板または膜（あるいは、タングステン、アルミニウム、または銅等の金属支柱もしくは線）上に形成されるＢＥ１１０４の上面に形成されるように示される。固定層１１０８は、固定層１１０８の上面に形成されるように示され、ＳＰＥＬ層１１１０は、固定層１１０８の上面に形成されるように示される。
【００７１】
いくつかの実施形態では、ＳＰＥＬ１１１０は、固定層１１０８の一部である。いくつかの実施形態では、ＳＰＥＬ１１１４は、遊離層１１１８の一部である。
【００７２】
依然として、図１０を参照すると、トンネル層１１１２は、ＳＰＥＬ１１１０の上面に形成されるように示され、ＳＰＥＬ１１１４は、トンネル層１１１２の上面に形成されるように示され、遊離層１１１８は、ＳＰＥＬ１１１４の上面に形成されるように示され、キャップ層１１２０は、遊離層１１１８の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、下層１１２８は、非磁性間隔層１１２２の上面に形成されるように示され、固定層１１３０は、下層１１２８の上面に形成されるように示され、ＳＰＥＬ１１３４は、固定層１１３０の上面に形成されるように示され、トンネル層１１３６は、ＳＰＥＬ１１３４の上面に形成されるように示され、ＳＰＥＬ１１３８は、トンネル層１１３６の上面に形成されるように示され、遊離層１１４０は、ＳＰＥＬ１１３８の上面に形成されるように示され、キャップ層１１４１は、遊離層１１４０の上面に形成されるように示され、ＴＥ１１４３は、キャップ層１１４１の上面に形成されるように示される。
【００７３】
磁気トンネル接合（ＭＴＪ）１１２４は、固定層１１０８と、ＳＰＥＬ１１１０と、トンネル層１１１２と、ＳＰＥＬ１１１４と、遊離層１１１８とを備える。ＭＴＪ１１２６は、固定層１１３０と、ＳＰＥＬ１１３４と、トンネル層１１３６と、ＳＰＥＬ１１３８と、遊離層１１４０とを備える。このように、ＭＴＪ１１２６およびＭＴＪ１１２４は、積層される。ＭＴＪ１１２４およびＭＴＪ１１２６はそれぞれ、その固定層の上方に形成される、そのそれぞれの遊離層とともに、底面積層構造を有するように示されるが、代替として、そのそれぞれの固定層が、その遊離層の上方に形成される上面積層構造を有してもよい。
【００７４】
２つのＭＴＪが、図１０では示されるが、任意の数のＭＴＪが、積層されてもよいことを理解されたい。
【００７５】
ＳＥＰＬ１１３４、トンネル層１１３６、およびＳＰＥＬ１１３８は、集合的に、サブ磁気トンネル接合（サブＭＴＪ）層１１３２と称される。同様に、ＳＥＰＬ１１１０、トンネル層１１１２、およびＳＰＥＬ１１１４は、集合的に、サブ磁気トンネル接合（サブＭＴＪ）層１１５９と称される。
【００７６】
ＵＬ１１０６および１１２８は、いくつかの実施形態では、下層のうちの１つ以上の層またはシード層のうちの少なくとも１つの層と重層化されてもよい。シード層は、当業者には周知である。
【００７７】
いくつかの実施形態では、ＳＰＥＬは、ＭＴＪ１１２４または１１２６のいずれにも採用されず、他の実施形態では、ＭＴＪ１１２４または１１２６の一方がＳＰＥＬを採用し、他方は採用しない。さらに別の実施形態では、１つのＳＰＥＬのみが、トンネル層に隣接して使用される。すなわち、例えば、ＳＰＥＬ１１１０のみが使用され、ＳＰＥＬ１１１４は存在しない、またはＳＰＥＬ１１１４のが使用され、ＳＰＥＬ１１１０は存在しない。さらに他の実施形態では、上述のように、ＳＰＥＬは隣接する層の一部である。例えば、ＳＰＥＬ１１３４は、固定層１１３０の一部である、またはＳＰＥＬ１１３８は、遊離層１１４の一部であるか、あるいはＳＰＥＬ１１３４は固定層１１３０の一部であって、ＳＰＥＬ１１３８は遊離層１１４０の一部である。
【００７８】
ＢＥ１１０４およびＴＥ１１４３の機能は、当業者には周知である。固定層１１０８および１１３０はそれぞれ、多状態ＳＴＴＭＲＡＭセル１１００の製造時および動作寿命を通して、磁化方向（または、配向）が固定される。遊離層１１１８および１１４０のそれぞれの磁化方向は、多状態ＳＴＴＭＲＡＭ１１００の動作の際に、そのそれぞれの固定層のそれぞれの磁化方向に対して、平行状態と逆平行状態との間で切り替わる。実際、平行および逆平行状態は、対応するＭＴＪの論理状態を定義する、遊離層の論理状態を定義する。例えば、固定層１１０８に対して平行状態にある遊離層１１１８の磁化状態は、固定層１１０８に対して逆平行状態にある遊離層１１１８の磁化状態と異なる論理状態を定義する。論理状態の実施例は、「０」または「１」である。
【００７９】
矢印１１２３によって示される、固定層１１０８の磁化方向は、矢印１１２３の方向に固定され、その上に多状態ＳＴＴＭＲＡＭ１１００が形成される、基板の表面と垂直である。矢印１１２７によって示されるように、固定層１１０８の磁化方向に対して切り替わる、遊離層１１１８の磁化方向もまた、基板の表面と垂直である。
【００８０】
いくつかの実施形態では、下層１１０６および１１２８のそれぞれの厚さは、一般的には、５ナノメートル（ｎｍ）乃至５０ｎｍであって、その真下、またはＢＥ１１０４と下層１１０６との間および非磁性間隔層１１２２と下層１１２８との間に、シード層を備えてもよい。いくつかの実施形態では、シード層厚は、２ｎｍ乃至５０ｎｍである。いくつかの実施形態では、固定層１１０８および１１３０は、２ｎｍ乃至１００ｎｍである。いくつかの実施形態では、ＳＰＥＬ層の厚さは、一般的には、５ｎｍ未満である。いくつかの実施形態では、遊離層１１１８および１４０のそれぞれの厚さは、一般的には、１乃至１０ｎｍである。いくつかの実施形態では、トンネル層１１１２および１１３６のそれぞれの厚さは、一般的には、０．５乃至３．０ｎｍである。いくつかの実施形態では、非磁性絶縁層１１２２の厚さは、５ｎｍ−１００ｎｍである。いくつかの実施形態では、キャップ層１１４１の厚さは、２乃至１００ｎｍ、一般的には、５乃至５０ｎｍである。いくつかの実施形態では、上面電極１１４３および底面電極の厚さの選択は、デバイス設計に依存し、一般的には、１０ｎｍより厚い。
【００８１】
下層１１０６および１１２８のそれぞれが作製される材料は、一般的には、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ホウ素（Ｂ）、銅（Ｃｕ）、窒素（Ｎ）、ニッケル（Ｎｉ）、炭素（Ｃ）、リン（Ｐ）、鉄（Ｆｅ）、またはコバルト（Ｃｏ）から選択される要素のうちの１つ以上の合金から選択され、伝導性かつ非磁性であるべきである。固定層１１０８および１１３０はそれぞれ、概して、テルビウム（Ｔｂ）、サマリウム（Ｓｍ）、ネオジム（Ｎｄ）、およびガドリニウム（Ｇｄ）等の希土類合金を含む、鉄（Ｆｅ）ニッケル（Ｎｉ）コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、ホウ素（Ｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）の合金である。一実施形態では、磁性合金はまた、酸化ケイ素（ＳｉＯ２）、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、および酸化アルミニウム（Ａｌ２Ｏ３）等のうちの１つ以上を含有する。さらに別の実施形態では、固定層１１０８および１１３０はそれぞれ、ＣｏおよびＰｔの多層から構成され、各層は、一般的には、０．３ｎｍ−２ｎｍの厚さを有し、１０未満の多層を有する。ＳＰＥＬ層１１１０、１１１４、１１３４、および１１３８のそれぞれの材料の選択肢は、いくつかの実施形態では、成膜直後の状態のＳＰＥＬ層が、＞８０体積％非晶質となるようなＣｏ（２０−８０ａｔ％）Ｆ（２０−８０ａｔ％ｅＢ（８−２５ａｔ％）の合金である。トンネル層１１１２および１１３６のそれぞれのための材料の選択肢は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化ストロンチウム（ＳｒＯ）、または酸化ルテニウム（ＲｕＯ）のうちの１つまたはそれらの組み合わせである。キャップ層１１２０および１１４１はそれぞれ、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、銅（Ｃｕ）、またはアルミニウム（Ａｌ）から選択される要素のうちの１つ以上の非磁性かつ伝導性合金である。
【００８２】
ＵＬ１１０６の機能は、矢印１１２３によって示される方向に垂直配向を有する、隣接および後続磁性固定層１１０８ならびに１１３０を成長させるために、適切な結晶構造鋳型を提供することである。これは、一般的には、好ましい容易軸のデルタシータ５０を測定することによって特徴付けられる。当業者に周知のように、これは、一般的には、Ｒｉｇａｋｕ  Ｃｏｐｏｒａｔｉｏｎ（東京、日本）によって設計されたもの等のＸ線回折計を使用することによって、実行される。より小さいデルタシータ５０は、一般的には、５度を下回る等、より配向された膜を示す。デルタシータ５０の一般的な値は、１０度を下回る。ＳＰＥＬ層の機能は、磁気焼きなましプロセスの際、適切な結晶構造整列を通して、ＭＴＪのトンネル磁気抵抗（ＴＭＲ）を向上させることである。
【００８３】
固定層１１０８および１１３０の機能は、それぞれの磁気トンネル接合（ＭＴＪ）のための基準層として作用することである。例えば、固定層１１０８は、ＭＴＪ１１２４のための固定磁気配向を伴う基準層として作用し、固定層１１４０は、ＭＴＪ１１２６のための固定磁気配向を伴う基準層として作用する。
【００８４】
トンネル層１１１２および１１３６のそれぞれの機能は、高ＴＭＲを得るために重要である、ＭＴＪに対するスピントンネルのためのスピン−フィルタ層として作用することである。より具体的には、トンネル層は、固定層から遊離層およびその逆を通して進行することに伴って、偏極伝導電子のスピン状態を選択的にフィルタリングする。これについての詳細な説明は、「Ｔｈｅｏｒｙ  ｏｆ  Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ  Ｆｏｒ  Ｅｐｉｔａｘｉａｌ  Ｓｙｓｔｅｍｓ  ｂｙ  Ｗ．Ｈ．Ｂｕｔｌｅｒ，Ｘ．Ｇ．Ｚｈａｎｇ，Ｓ．Ｖｕｔｕｋｕｒｉ，Ｍ．Ｃｈｃｈｉｅｖ  ａｎｄ  Ｔ．Ｃ．Ｓｃｈｕｌｔｈｅｓｓ，ＩＥＥＥ  Ｔｒａｎｓ  Ｍａｇ．，ｖｏｌ．４１，Ｎｏ．１０，Ｏｃｔ  ２００５」において発表された論文に見出すことが可能である。
【００８５】
遊離層１１１８および１１４０のそれぞれの機能は、電流が多状態ＳＴＴＭＲＡＭに印加され、それによって、状態を記憶する際の磁気配向（状態）を切り替えることである。遊離層は、ＭＴＪに高トンネル磁気抵抗（ＴＭＲ）特徴を呈させるという点において、その対応するＭＴＪに重要である。遊離層を作製するために使用される設計および材料の選択は、少なくとも部分的に、多状態ＳＴＴＭＲＡＭのプログラミング電流、ならびにデバイス信頼性、より具体的には、熱安定性を決定する。
【００８６】
ＳＴＴＭＲＡＭ１１００は、２つのＭＴＪを含むように示されるが、他の実施形態では、３つ以上のＭＴＪを含んでもよい。実際、本発明の種々の実施形態のＳＴＴＭＲＡＭのいずれにおいても、任意の数のＭＴＪが、採用されてもよい。３つ以上のＭＴＪが採用される場合、一意の切替え電流は、各ＭＴＪの状態を切り替える。例えば、直列に連結され、ｎ−チャネルＭＯＳＦＥＬ（ＮＭＯＳ）型アクセストランジスタに連結される３つのＭＴＪを有するＳＴＴＭＲＡＭは、１つのＭＴＪに対して、７５マイクロアンペア、第２のＭＴＪ層に対して、５０マイクロアンペア、第３のＭＴＪに対して、２５マイクロアンペアの切替え電流を呈してもよい。
【００８７】
ＭＴＪは、可変抵抗要素であることに留意されたい。この点において、本明細書で論じられ、および／または図示される、ＭＴＪのいずれも、本発明の範囲および精神から逸脱することなく、可変抵抗要素と置換されてもよい。
【００８８】
動作時、書込動作の際に、電流は、ＢＥ１１０４から、ＢＥ１１０４の上面にある後続層を通る方向に、またはＴＥ１１４３から、ＴＥ１１４３の下方に形成される後続層を通る方向に、印加される。
【００８９】
図１０〜２５におけるＭＴＪの遊離層および固定層の磁化方向は、本明細書で使用される矢印の方向によって示されることに留意されたい。
【００９０】
図１１は、本発明の代替実施形態による多状態ＳＴＴＭＲＡＭ１１５３を示す。多状態ＳＴＴＭＲＡＭ１１５３は、ＵＬ１１５０の上面の上面に形成されるように示される、反強磁性（ＡＦＭ）層１１２８の上面に形成されるように示される、ＭＴＪ１１２６を含む。多状態ＳＴＴＭＲＡＭ１１５３の上部、すなわち、固定層１１３０の上面の層は、多状態ＳＴＴＭＲＡＭ１１００の共通層に類似する。
【００９１】
反強磁性（ＡＦＭ）層１１２８は、ＳＰＥＬ１１１４の上面に形成されるように示される、遊離層１１１８の上面に形成されるように示される、キャップ層１１２０の上面に形成される、非磁性間隔層１１５２の上面に形成されるように示される、ＵＬ１１５０の上面に形成されるように示される。ＳＰＥＬ１１１４の下方に形成される層は、多状態ＳＴＴＭＲＡＭ１１００の同一場所に類似する。ＡＦＭ層１１４８は、ＵＬ１１０６と固定層１１０８との間に形成されるように示される。ＵＬ１１０６は、一般的には、集積回路の膜または基板上に形成される、ＢＥ１１０４の上面に形成されるように示される。この点において、図１１の実施形態は、図１０に類似するが、各ＡＦＭ層は、そのそれぞれのＭＴＪを対応するＵＬから分離する。
【００９２】
ＡＦＭ層はそれぞれ、そのそれぞれの固定層の垂直配向を確立するために使用される。いくつかの実施形態では、ＡＦＭ層１１４８および１１２８はそれぞれ、イリジウムマンガン（ＩｒＭｎ）、白金マンガン（ＰｔＭｎ）、ニッケルマンガン（ＮｉＭｎ）、および鉄マンガン（ＦｅＭｎ）のうちの１つ以上から選択される材料から構成され、２乃至５０ｎｍの一般的厚さを有する。
【００９３】
図１２は、本発明の代替実施形態による、多状態ＳＴＴＭＲＡＭ１１５５を示す。層１１２８、１１２２、１１２０、１１１８、１１１４、１１１２、１１１０、１１０８、１１０６、および１１０４は、多状態ＳＴＴＭＲＡＭ１１００のものと類似する。ＵＬ１１２８の上面には、固定層１１３０が形成されるように示され、固定層１１３０の上面には、ＳＰＥＬ１１３４が形成されるように示される。ＳＰＥＬ１１３４の上面には、トンネル層１１３６が形成されるように示され、トンネル層１１３６の上面には、は、ＳＰＥＬ１１３８が形成されるように示される。ＳＰＥＬ１１３８の上面には、遊離層１１４０が形成されるように示され、遊離層１１４０の上面には、ＡＦＭ層１１５４が形成されるように示される。ＡＦＭ層１１５４の上面には、キャップ層１１４１が形成されるように示され、キャップ層１１４１の上面には、ＴＥ１１４３が形成されるように示される。
【００９４】
ＡＦＭ層１１５４は、ＡＦＭ層１１４８および１１２８に類似する。
【００９５】
図１３は、本発明の代替実施形態による、多状態ＳＴＴＭＲＡＭ１１６０を示す。多状態ＳＴＴＭＲＡＭ１１６０は、図１０の実施形態におけるように、ＢＥ１１０４の上面に形成される、ＵＬ１１０６の上面に形成される、ＭＴＪ１１２４を含むように示される。ＭＴＪ１１２４の上面には、キャップ層１１２０が形成されるように示され、その上に、非磁性間隔層１１２２が形成される。非磁性間隔層１１２２の上面には、ＵＬ１１２８が形成されるように示される。ＵＬ１１２８の上面には、固定層１１３０が形成されるように示され、固定層１１３０の上面には、サブＭＴＪ積層１１３２が形成されるように示される。サブＭＴＪ積層１１３２の上面には、複合遊離層１１５７が形成されるように示される。複合遊離層１１５７は、層１１５８、層１１６０、および層１１５６から構成される。層１１５８および１１５６はそれぞれ、層１１１８に類似する。
【００９６】
また、層１１６０は、ナノ電流チャネル（ＮＣＣ）層としても知られ、より暗い長方形と白色または無色長方形によって図示されるように、磁性と非磁性領域とから構成される。より暗い長方形領域は、磁性領域を表し、白色長方形領域は、非磁性領域を表すが、その逆も想定される。磁性部分は、一般的には、Ｃｏ、Ｆｅ、Ｎｉ、Ｔｉ、Ｔａ、Ｃｒ、Ｓｉ、Ｂ、Ｐ、Ｃ、Ｗ、Ａｌ、Ｚｒから選択される要素のうちの１つ以上の合金であって、非磁性部分は、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｚｒの酸化物、窒化物、およびリン化物のうちの１つ以上である。
【００９７】
層１１５８、１１６０、および１１６２は、組み合わせて、ＮＣＣが２つの遊離層間に形成される層が構造化されるのと同様に、本明細書では、複合遊離層１１５７と称される。
【００９８】
一実施形態では、複合遊離層１１５７は、層１１５８および１１６０から構成される。別の実施形態では、複合遊離層１１５７は、層１１６０および１１５６から構成される。さらに別の実施形態では、複合遊離層１１５７は、層１１５８、１１６０、および１１５６から構成され、層１１５６は、層１１５８より２倍以上薄い。
【００９９】
多状態ＳＴＴＭＲＡＭ１１６０のＭＴＪ２１１６２は、ＭＴＪ１１１２４より２倍以上の低プログラミング電流を有することが予期される。
【０１００】
図１４は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１１６４を示す。多状態ＳＴＴＭＲＡＭ１１６４の上部は、多状態ＳＴＴＭＲＡＭ１１００の上部に類似する。ＡＦＭ層１１２８は、ＢＥ１１０４の上面に形成されるように示される、ＵＬ１１０６の上面に形成されるように示される、ＡＦＭ層１１４８の上面に形成されるように示される、層１１０８の上面に形成されるように示される、サブＭＴＪ層１１５９の上面に形成されるように示される、複合遊離層１１５７の上面に形成されるように示される、キャップ層１１２０の上面に形成される、非磁性間隔層１１５２の上面に形成されるように示される、ＵＬ１１５０の上面に形成されるように示される。層１１０８、サブＭＴＪ層１１５９、および複合遊離層１１５７は、ＭＴＪ１１６１を形成する。
【０１０１】
動作時、ＭＴＪ１  １１６１は、ＭＴＪ２  １１２６より低プログラミング電流を必要とする。
【０１０２】
図１５は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１１６６を示す。図１５では、ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示される。ＵＬ１１０６の上面には、ＭＴＪ１１２４が形成されるように示され、ＭＴＪ１１２４の上面には、キャップ層１１２０が形成されるように示される。キャップ層１１２０の上面には、非磁性間隔層１１２２が形成されるように示され、層１１２２の上面には、ＵＬ１１２８が形成されるように示される。ＵＬ１１２８の上面には、複合遊離層１１５７が形成されるように示され、複合遊離層１１５７の上面には、サブＭＴＪ層１１３２が形成されるように示される。サブＭＴＪ層１１３２の上面には、固定層１１６３が形成されるように示され、固定層１１６３の上面には、ＡＦＭ層１１５４が形成されるように示される。ＡＦＭ層１１５４の上面には、キャップ層１１４１が形成されるように示され、キャップ層１１４１の上面には、ＴＥ１１４３が形成されるように示される。層１１５７、１１３２、１１６３、および１１５４は、集合的に、ＭＴＪ１１６１を備える。
【０１０３】
図１５の実施形態では、ＭＴＪ１１６１は、ＭＴＪ１１２４の上面に形成され、したがって、積層ＭＴＪ構造を生成するように示される。図１０〜２５に示されるすべての実施形態と同様に、２つのＭＴＪが積層されて示されるが、本発明の種々の実施形態では、任意の数のＭＴＪが、積層されてもよい。
【０１０４】
上述のように、固定層１１０８および１１６３の磁化は、それぞれ、矢印１１２３および１１２６によって示される方向にある。一実施形態では、非磁性スペーサ層１１２２は、２０ｎｍより厚く作製され、ＭＴＪ１１２４とＭＴＪ１１６１との間に磁気的相互作用が存在しないように保証する。
【０１０５】
図１６は、本発明の代替実施形態による、多状態ＳＴＴＭＲＡＭ１１７０を示す。図１６の実施形態では、ＭＴＪ１１２６は、ＭＴＪ１１７６の上面に積層されるように示される。ＭＴＪは、ＢＥ１１０４の上面に形成されるように示される、ＵＬ１１０６の上面に形成されるように示される。キャップ層１１２０は、ＭＴＪ１１７６の上面に形成されるように示され、キャップ層１１２０の上面には、非磁性間隔層１１２２が形成されるように示される。非磁性間隔層１１２２の上面には、ＵＬ１１２８が形成されるように示され、ＵＬ１１２８の上面には、ＭＴＪ１１２６が形成されるように示される。ＭＴＪ１１２６の上面には、キャップ層１１４１が形成されるように示され、キャップ層１１４１の上面には、ＴＥ１１４３が形成されるように示される。
【０１０６】
ＭＴＪ１１７６は、固定層１１７２、ＳＰＥＬ１１７１、トンネル層１１７８、ＳＰＥＬ１１７３、および遊離層１１７４から形成されるように示される。固定層１１７２は、ＵＬ１１０６の上面に形成されるように示される、ＡＦＭ層１１７９の上面に形成される。遊離層および固定層の磁化方向が、基板の表面と垂直である（垂直磁気異方性）、図１０から１５のＭＴＪと異なり、ＭＴＪ１１７６の遊離および固定層の磁化方向は、その上に多状態ＳＴＴＭＲＡＭ１１７０が構築される、基板の表面に対して、平行または面内である。３つ以上のＭＴＪが積層される場合、ＭＴＪ１１２６の上面に形成される、面内磁気異方性を伴う、ＭＴＪと、その上面に形成される、垂直磁気異方性を伴う、ＭＴＪ等、交互磁気異方性を伴って、存在してもよい。代替として、ＭＴＪ１１２６の上面に形成される、垂直異方性を伴う、ＭＴＪが存在し、その上面には、面内磁気異方性ＭＴＪが形成され、可変磁気異方性のＭＴＪが２つずつスキップされてもよい。代替として、ＭＴＪは、任意の数だけスキップされてもよい。
【０１０７】
図１７は、本発明のさらに別の実施形態による、多状態ＳＴＴＭＲＡＭ１１８０を示す。図１７の実施形態では、ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＵＬ１１０６の上面には、ＭＴＪ１１２４が形成されるように示される。ＭＴＪ１１２４の上面には、キャップ層１１２０が形成されるように示され、キャップ層１１２０の上面には、ＭＴＪ１１９０が形成されるように示される。ＭＴＪ１１９０の上面には、キャップ層１１４１が形成されるように示され、キャップ層１１４１の上面には、ＴＥ１１４３が形成されるように示される。
【０１０８】
ＭＴＪ１１９０は、ＡＦＭ層１１８７、固定層１１８３、ＳＰＥＬ１１８２、トンネル層１１８４、ＳＰＥＬ１１８６、および遊離層１１８５から構成されるように示される。固定層１１８３は、ＡＦＭ層１１８７の上面に形成されるように示され、ＳＰＥＬ１１８２は、固定層１１８３の上面に形成されるように示され、トンネル層１１８４は、ＳＰＥＬ１１８２の上面に形成されるように示され、ＳＰＥＬ１１８６は、トンネル層１１８４の上面に形成されるように示され、遊離層１１８５は、ＳＰＥＬ１１８６の上面に形成されるように示される。ＳＰＥＬ１１８２、トンネル層１１８４、およびＳＰＥＬ１１８６は、集合的に、サブＭＴＪ層１１８８を備える。図１６の実施形態におけるように、非磁性間隔層１１２２は、図１７の２つのＭＴＪを分離する。
【０１０９】
図１８は、本発明のさらに別の実施形態による、多状態ＳＴＴＭＲＡＭ１１９２を示す。多状態ＳＴＴＭＲＡＭは、ＢＥ１１０４、ＵＬ１１０６、ＡＦＭ層１１９６、固定層１１７２、サブＭＴＪ層１１７５、遊離層１１７４、キャップ層１１２０、非磁性間隔層１１２２、ＡＦＭ層１１５０、ＭＴＪ１１２６、キャップ層１１４１、およびＴＥ１１４３を含むように示される。図１８の実施形態では、ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＭＴＪ１１９４は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１１９４の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、非磁性間隔層１１２２は、ＡＦＭ層１１５０の上面に形成されるように示され、ＭＴＪ１１２６は、ＡＦＭ層１１５０の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１２６の上面に形成されるように示され、ＴＥ１１４３は、キャップ層１１４１の上面に形成されるように示される。
【０１１０】
層１１９６、１１７２、１１７５、遊離層１１７４は、集合的に、ＭＴＪ１１９４を備える。
【０１１１】
ＭＴＪ１１９４の固定層１１７２および遊離層１１７４のそれぞれの磁化方向は、その上に多状態ＳＴＴＭＲＡＭ１１９２が作製される、基板の表面に対して平行である一方、ＭＴＪ１１２６の遊離および固定層はそれぞれ、その上に多状態ＳＴＴＭＲＡＭ１１９２が形成される、基板の表面と垂直である、磁化方向を有する。故に、図１８の実施形態は、面内磁気異方性を有するものの上面に形成される、垂直磁気異方性を伴う、ＭＴＪを示す。
【０１１２】
図１９は、本発明の代替実施形態による、多状態ＳＴＴＭＲＡＭ１２００を示す。多状態ＳＴＴＭＲＡＭ１２００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１１２４、キャップ層１１２０、非磁性間隔層１１２２、ＭＴＪ１１９０、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＭＴＪ１１９０は、ＡＦＭ層１２５０、固定層１２４０、サブＭＴＪ層１２３２、および遊離層１２３０を含むように示される。サブＭＴＪ層１２３２は、ＳＰＥＬ１２３８、トンネル層１２３６、およびＳＰＥＬ１２３４を含むように示される。
【０１１３】
ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示される。ＭＴＪ１１２４は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１１２４の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＭＴＪ１１９０は、非磁性間隔層１１２２の上面に形成されるように示される。キャップ層１１４１は、ＭＴＪ１１９０の上面に形成されるように示され、ＴＥは、キャップ層１１４１の上面に形成されるように示される。
【０１１４】
より具体的には、ＡＦＭ層１２５０は、非磁性間隔層１１２２の上面に形成されるように示され、固定層１２４０は、ＡＦＭ層１２５０の上面に形成されるように示され、ＳＰＥＬ１２３８は、固定層１２４０の上面に形成されるように示され、トンネル層は、ＳＰＥＬ１２３８の上面に形成されるように示され、ＳＰＥＬ１２３４は、トンネル層１２３６の上面に形成されるように示され、遊離層１２３０は、ＳＰＥＬ１２３４の上面に形成されるように示される。
【０１１５】
遊離層１２３０および固定層１２４０のそれぞれの磁化方向は、基板の平面に対して、面内である。故に、図１９の実施形態は、垂直磁気異方性を有するものの上面に形成される、面内磁気異方性を有するＭＴＪを示す。
【０１１６】
図２０は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１３００を示す。図２０の実施形態では、多状態ＳＴＴＭＲＡＭメモリ１３００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１１９４、キャップ層１１２０、非磁性間隔層１１２２、ＵＬ１１２８、ＭＴＪ１１６２、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＭＴＪ１１９４は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１１９４の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＵＬ１１２８は、非磁性間隔層１１２２の上面に形成されるように示され、ＭＴＪ１１６２は、ＵＬ１１２８の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１６２の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１６２の上面に形成されるように示され、ＴＥは、キャップ層１１４１の上面に形成されるように示される。
【０１１７】
図２０では、ＭＴＪ１１６２の遊離および固定層のそれぞれの磁気異方性は、垂直であって、ＭＴＪ１１９４の遊離および固定層のそれぞれの磁気異方性は、面内である。
【０１１８】
図２１は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１４００を示す。図２１の実施形態では、多状態ＳＴＴＭＲＡＭ１４００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１１６１、キャップ層１１２０、非磁性間隔層１１２２、ＵＬ１１２８、ＭＴＪ１１９０、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＭＴＪ１１６１は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１１６１の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＵＬ１１２８は、非磁性間隔層１１２２の上面に形成されるように示され、ＭＴＪ１１９０は、ＵＬ１１２８の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１９０の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１９０の上面に形成されるように示され、ＴＥは、キャップ層１１４１の上面に形成されるように示される。
【０１１９】
図２１では、ＭＴＪ１１９０の遊離および固定層のそれぞれの磁気異方性は、面内であって、ＭＴＪ１１６１の遊離および固定層のそれぞれの磁気異方性は、垂直である。
【０１２０】
図２２は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１５００を示す。図２２の実施形態では、多状態ＳＴＴＭＲＡＭ１５００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１５０２、キャップ層１１２０、非磁性間隔層１１２２、ＵＬ１１５０、ＡＦＭ層１１２８、ＭＴＪ１１２６、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＭＴＪ１５０２は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１５０２の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＵＬ１１５０は、キャップ層１１２０の上面に形成されるように示され、ＡＦＭ層１１２８は、ＵＬ１１５０の上面に形成されるように示され、ＭＴＪ１１２６は、ＡＦＭ層１１２８の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１２６の上面に形成されるように示され、ＴＥ１１４３は、キャップ層１１４１の上面に形成されるように示される。
【０１２１】
ＭＴＪ１５０２は、ＡＦＭ層１１９６、固定層１１７２、サブＭＴＪ層１１７５、遊離層１５１２、および複合遊離層１５１４を含むように示される。複合遊離層１５１４は、遊離層１１６９、ＮＣＣ１５１０、および遊離層１５１４を含むように示される。ＮＣＣ層の上方および下方に位置付けられる遊離層は、時として、「サブ遊離層」と称される。例えば、遊離層１１６９および遊離層１５０８はそれぞれ、サブ遊離層１１６９ならびにサブ遊離層１５０８と称される。
【０１２２】
ＡＦＭ層１１９６は、ＵＬ１１０６の上面に形成されるように示され、固定層１１７２は、ＡＦＭ層１１９６の上面に形成されるように示され、サブＭＴＪ層１１７５は、固定層１１７２の上面に形成されるように示され、遊離層１５１２は、サブＭＴＪ層１１７５の上面に形成されるように示され、複合遊離層１５１４は、遊離層１１７２の上面に形成されるように示され、キャップ層１１２０は、複合遊離層１５１４の上面に形成されるように示される。複合遊離層１５１４は、遊離層１１６９の上面に形成される、ＮＣＣ１５１０から形成され、遊離層１５０８は、ＮＣＣ１５１０の上面に形成されるように示される。一実施形態では、層１１７２は、
図２２では、層１１７２および１５１２のそれぞれの磁気異方性は、面内である一方、ＭＴＪ１１２６の遊離および固定層のそれぞれの磁気異方性は、垂直である。
【０１２３】
図２３は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１６００を示す。図２３の実施形態では、多状態ＳＴＴＭＲＡＭ１６００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１１２４、キャップ層１１２０、非磁性間隔層１１２２、ＵＬ１１２８、ＭＴＪ１６０２、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＭＴＪ１１２４は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１１２４の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＭＴＪ１６０２は、非磁性間隔層１１２２の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１６０２の上面に形成されるように示され、ＴＥ１１４３は、キャップ層１１４１の上面に形成されるように示される。
【０１２４】
ＭＴＪ１６０２は、類似するが、ＭＴＪ１１２４の上面、より具体的には、非磁性間隔層１１２２の上面に形成される。したがって、ＮＣＣ１６０６は、ＮＣＣ１５１４に類似する。
【０１２５】
図２３では、ＭＴＪ１６０２の遊離および固定層のそれぞれの磁気異方性は、面内であって、ＭＴＪ１１２４の遊離および固定層のそれぞれの磁気異方性は、垂直である。
【０１２６】
図２４は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１７００を示す。図２４の実施形態では、多状態ＳＴＴＭＲＡＭ１７００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１１６１、キャップ層１１２０、非磁性間隔層１１２２、ＵＬ１１２８、ＭＴＪ１１６２、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示され、ＭＴＪ１１６１は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１１６１の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＵＬ１１２８は、非磁性間隔層１１２２の上面に形成されるように示され、ＭＴＪ１１６２は、ＵＬ１１２８の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１６２の上面に形成されるように示され、ＴＥ１１４３は、キャップ層１１４１の上面に形成されるように示される。
【０１２７】
図２４では、ＭＴＪ１１６１の遊離および固定層のそれぞれの磁気異方性は、垂直であって、ＭＴＪ１１６２の遊離および固定層のそれぞれの磁気異方性は、垂直である。いくつかの実施形態では、ＭＴＪ１１６１および１１６２の複合遊離層のそれぞれのＮＣＣは、異なる量の非磁性合金を含むことに留意されたい。別の実施形態では、ＭＴＪ１１６１および１１６２の複合遊離層のそれぞれのＮＣＣは、本質的に類似合金から構成されるが、異なる厚さを有する。
【０１２８】
図２５は、本発明の別の実施形態による、多状態ＳＴＴＭＲＡＭ１８００を示す。図２５の実施形態では、多状態ＳＴＴＭＲＡＭ１８００は、ＢＥ１１０４、ＵＬ１１０６、ＭＴＪ１５０２、キャップ層１１２０、非磁性間隔層１１２２、ＡＦＭ層１１５４、ＭＴＪ１１６２、キャップ層１１４１、およびＴＥ１１４３を含むように示される。ＵＬ１１０６は、ＢＥ１１０４の上面に形成されるように示さ、ＭＴＪ１５０２は、ＵＬ１１０６の上面に形成されるように示され、キャップ層１１２０は、ＭＴＪ１５０２の上面に形成されるように示され、非磁性間隔層１１２２は、キャップ層１１２０の上面に形成されるように示され、ＡＦＭ層１１５４は、非磁性間隔層１１２２の上面に形成されるように示され、ＭＴＪ１１６２は、ＵＬ１１２８の上面に形成されるように示され、キャップ層１１４１は、ＭＴＪ１１６２の上面に形成されるように示され、ＴＥ１１４３は、キャップ層１１４１の上面に形成されるように示される。
【０１２９】
図２５では、ＭＴＪ１５０２の遊離および固定層のそれぞれの磁気異方性は、面内であって、ＭＴＪ１１６２の遊離および固定層のそれぞれの磁気異方性は、垂直である。
【０１３０】
面内、垂直、ＡＦＭ層の有無、ＮＣＣの有無等、ＭＴＪの種々の組み合わせが、図１０から２５に示されるが、ＭＴＪの種々の他の組み合わせおよび構成が、想定される。
【０１３１】
図１０〜２５の実施形態のそれぞれでは、２つのＭＴＪが示されるが、任意の数のＭＴＪが、採用されてもよい。さらに、垂直対面内ＭＴＪは、交互だけではなく、また、それぞれ、ＭＴＪがその上に形成される反対配向を有することに先立って、相互に上面に積層される、ある数のＭＴＪに対して、同一配向となるように構成されてもよい。任意のそのような組み合わせが、想定される。
【０１３２】
図２６は、本発明の種々の実施形態のＭＴＪのうちの１つ以上を書込／プログラムするために、書込またはプログラム動作の際に行われるステップの工程図を示す。図２６では、プロセス１９００は、書込動作の関連ステップを概説する。
【０１３３】
本発明の一実施形態では、図１６のプロセス１９００のステップは、図８のプログラム／消去回路９００によって行われる。ステップ１９０２では、プログラムされるデータが、受信される。次に、１９０４では、受信したデータの最上位ビット（ＭＳＢ）が、値「０」であるかどうかを決定し、そうである場合、プロセス１９００は、ステップ１９０８に進み、そうでなければ、プロセス１９００は、ステップ１９０６に進む。ステップ１９０６では、負の高（Ｈ）電流が、プログラムされるＭＴＪまたはメモリセルに印加される。一実施形態では、プログラムされるメモリセルは、ＭＴＪ９１２であって、他の実施形態では、プログラムされるＭＴＪは、本発明の種々の実施形態のＭＴＪのうちの１つ以上を含む、メモリセルの任意の１つである。
【０１３４】
負のＨ電流は、本明細書で使用されるように、ＮＣＣを有しないＭＴＪの切替え（または、状態変化）およびプログラムを可能にするために十分な負の電流を指す。負の低電流は、本明細書で使用されるように、ＮＣＣを有するＭＴＪの切替え（または、状態変化）およびプログラムを可能にするために十分な負の電流を指す。正のＨ電流は、本明細書で使用されるように、ＮＣＣを有しないＭＴＪの切替え（または、状態変化）およびプログラムを可能にするために十分な正の電流を指す。正の低電流は、本明細書で使用されるように、ＮＣＣを含むＭＴＪの切替え（または、状態変化）およびプログラムを可能にするために十分な正の電流を指す。
【０１３５】
プロセス１９００に戻ると、ステップ１９０８では、正のＨ電流が、プログラムされるＭＴＪに印加される。次に、ステップ１９０８後、１９１０では、受信したデータの最下位ビット（ＬＳＢ）がゼロであるかどうかを決定し、そうではない場合、プロセス１９００は、ステップ１９２０に進み、そうでなければ、プロセス１９００は、ステップ１９１４に進む。ステップ１９２０では、負の低電流が、ステップ１９１４において、プログラムされるＭＴＪに印加され、電流が印加されない、すなわち、ゼロ電流が、プログラムされるＭＴＪに印加される。ステップ１９１４後、プロセス１９００は、プログラミングステップ１９２２の終了に進む。同様に、ステップ１９２０後、プロセス１９００は、プログラミングステップ１９２２の終了に進む。
【０１３６】
ステップ１９０６後、１９１２では、受信したデータのＬＳＢがゼロであるかどうかを決定し、そうではない場合、プロセス１９００は、ステップ１９１８に進み、そうでなければ、プロセス１９００は、ステップ１９１６に進む。ステップ１９１８では、ゼロ、すなわち、電流が、ステップ１９１６において、プログラムされるＭＴＪに印加されず、正の低電流が、プログラムされるＭＴＪに印加される。ステップ１９１６では、プロセス１９００は、プログラミングステップ１９２２の終了に進む。同様に、ステップ１９１８後、プロセス１９００は、プログラミングステップ１９２２の終了に進む。
【０１３７】
本発明の代替実施形態では、２００７年２月１２日出願の米国特許出願第１１／６７４，１２４号「Ｎｏｎ−Ｕｎｉｆｏｒｍ  Ｓｗｉｔｃｈｉｎｇ  Ｂａｓｅｄ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍａｇｎｅｔｉｃ  Ｂａｓｅ  Ｍｅｍｏｒｙ」に開示されるＭＴＪ（または、メモリ要素）が、本明細書の図８および９の実施形態において採用されてもよい。
【０１３８】
本明細書に論じられ、提示される図面または図は、必ずしも、正確な縮尺で描かれていないことに留意されたい。
【０１３９】
いくつかの実施形態では、図１０、１１、１２、１３、１４、１５、および２４に示されるように、垂直配向を有する、ＳＴＴＭＲＡＭ１１００、１１５３、１１５５、１１６０、１１６４、１１６６、ならびに１７００のそれらの遊離または固定層は、面内略円形（または、円筒形）形状を有する。これは、米国特許出願第ＵＳ２００８／０１９１２５号「Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍａｇｎｅｔｉｃ  Ｍｅｍｏｒｙ  Ｗｉｔｈ  Ｌｏｗ  Ｓｗｉｔｃｈｉｎｇ  Ｃｕｒｒｅｎｔ  Ａｎｄ  Ｈｉｇｈ  Ｔｈｅｒｍａｌ  Ｓｔａｂｉｌｉｔｙ」にさらに説明されており、その内容は、全体として記載されるように、参照することによって本明細書に組み込まれる。これは、面内ＳＴＴＭＲＡＭは、一般的には、アスペクト比２または３を有する、長方形または楕円形等の伸長形状を必要とするため、特に、９０ナノメートル（ｎｍ）を下回るようなより小さい外観サイズのＳＴＴＭＲＡＭの製造の際、特に有用である。そのような設計は、９０ｎｍを下回るようなより小さい外観サイズの場合、高均一性を伴って形成することが困難であって、そのような構造を印刷するために、フォトマスクを必要とされ、設計およびコストに多大な課題を提起する。一方、垂直ＳＴＴＭＲＡＭは、１に近いアスペクト比を必要とし、これは、面内ＳＴＴＲＡＭのような高アスペクト比形状制御を必要とするフォトマスクに対して、特別な設計を必要としない。
【０１４０】
いくつかの実施形態では、ＳＴＴＭＲＡＭ１１７０、１１８０、１１９２、１２００、１３００、１４００、１５００、１６００、および１８００が、図１６、１７，１８、１９、２０、２１、２２、２３、ならびに２５に示されるように、長手方向（または、面内）と垂直ＭＴＪの両方を有する場合、好ましい面内形状は、図２７（ｂ）に示されるように、長方形または楕円形である。そのような設計は、上述の理由から、６５ｎｍを下回る外観サイズに規模設定可能ではない可能性がある。
【０１４１】
図２７（ａ）は、ＳＴＴＭＲＡＭ１１００、１１５３、１１５５、１１６０、１１６４、１１６６、または１７００のいずれかが、その遊離および固定層が、垂直磁気配向を有する時に有し得る、形状の上から下の、すなわち、面内図および側面図を示す。この場合、ＳＴＴＭＲＡＭの形状は、略円形または円筒形である。
【０１４２】
図２７（ｂ）は、ＳＴＴＭＲＡＭ１１７０、１１８０、１１９２、１２００、１３００、１４００、１６００、または１７００のいずれかが、その遊離および固定層が、面内（または、長手方向）磁気配向を有するときに有し得る、形状の上から下の、すなわち、面内図および側面図を示す。この場合、ＳＴＴＭＲＡＭの形状は、略楕円形または長方形である。
【０１４３】
本発明は、具体的実施形態の観点から説明されたが、その変更および修正は、当業者には明白となることが予期される。したがって、以下の請求項は、そのような変更および修正はすべて、発明の真の精神および範囲にあるように、解釈されることが意図される。
【図１】
2012519957.tif 000003
【図２】
2012519957.tif 000004
【図３】
2012519957.tif 000005
【図４】
2012519957.tif 000006
【図５】
2012519957.tif 000007
【図６】
2012519957.tif 000008
【図７】
2012519957.tif 000009
【図８】
2012519957.tif 000010
【図９】
2012519957.tif 000011
【図１０】
2012519957.tif 000012
【図１１】
2012519957.tif 000013
【図１２】
2012519957.tif 000014
【図１３】
2012519957.tif 000015
【図１４】
2012519957.tif 000016
【図１５】
2012519957.tif 000017
【図１６】
2012519957.tif 000018
【図１７】
2012519957.tif 000019
【図１８】
2012519957.tif 000020
【図１９】
2012519957.tif 000021
【図２０】
2012519957.tif 000022
【図２１】
2012519957.tif 000023
【図２２】
2012519957.tif 000024
【図２３】
2012519957.tif 000025
【図２４】
2012519957.tif 000026
【図２５】
2012519957.tif 000027
【図２６】
2012519957.tif 000028
【図２７（ａ）】
2012519957.tif 000029
【図２７（ｂ）】
2012519957.tif 000030
【図２８】
2012519957.tif 000031
【図２９】
2012519957.tif 000032
【国際調査報告】
2012519957.tif 000033
2012519957.tif 000034