(57)【要約】本発明は、電子アセンブリ４００と、その製造方法（８００）、（９００、１０００、１２００、１４００、１５００、および１７００）とを提供する。アセンブリ４００は、はんだを使用しない。Ｉ／Ｏリード４１２を有する構成要素４０６または構成要素パッケージ４０２、８０２、８０４、８０６が、平面的な基板８０８上に配置される（８００）。このアセンブリは、基板８０８を貫通して構成要素のリード４１２まで形成または穿孔された（１０００）ビア４２０、１００２を有する電気絶縁材料９０８により被包される（９００）。次いで、アセンブリは、めっきされ（１２００）、この被包および穿孔プロセス１５００が、所望の層４２２、１５０２、１７０２をビルドアップするために繰り返される。平面的な基板８０８は、可撓性基板２０１６であってもよく、それによりアセンブリ２０００の屈曲を可能にして、様々な筐体内に適合するようにしてもよい。
2012506156.tif 000002
【特許請求の範囲】
【請求項１】
可撓性基板（２０１６）と、
導電性経路（２０１２）を有する電気構成要素（２１０２、２００２、２１０４）と、
前記可撓性基板（２０１６）上に位置決めされた電気構成要素（２１０２、２００２、２１０４）と、
前記構成要素（２１０２、２００２、２１０４）の少なくとも１つの側部に装着された電気絶縁材料被包材（２００４）と、
前記可撓性基板２０１６に装着された前記被包材（２００４）と、
前記可撓性基板（２０１６）を貫通して前記導電性経路（２０１２）まで延在するビア（２０２０）と
を備え、
摘出部が、前記被包材（２００４）を貫通して、前記可撓性基板（２０１６）の表面付近の高さまで延在することを特徴とする回路アセンブリ（２０００）。
【請求項２】
導電性材料（２４０２）からなる封入物を有する前記ビア（２０２０）をさらに備え、前記材料（２４０２）は、前記経路（２０１２）と電気接続状態にあることを特徴とする請求項１に記載のアセンブリ（２０００）。
【請求項３】
前記可撓性基板（２０１６）上に位置決めされた導電性材料を備えるトレース（２４０４）が、前記材料（２４０２）と電機接続状態にあることを特徴とする請求項２に記載のアセンブリ（２０００）。
【請求項４】
前記トレースは、電気絶縁材料（２０３２）によって覆われることを特徴とする請求項３に記載のアセンブリ（２０００）。
【請求項５】
前記可撓性基板（２０１６）は、前記摘出部により形成された空部（２７０２）内において撓曲されることを特徴とする請求項４に記載のアセンブリ。
【請求項６】
前記可撓性基板（２０１６）は、前記摘出部により形成された空部（２７０２）内において撓曲されることを特徴とする請求項１に記載のアセンブリ。
【請求項７】
前記摘出部は、前記可撓性基板（２０１６）の前記表面付近の高さにテーパ部（２０１０）を有することを特徴とする請求項１に記載のアセンブリ（２０００）。
【請求項８】
前記構成要素（２１０２、２００２、２１０４）は、前記可撓性基板（２０１６）上に前記構成要素（２１０２、２００２、２１０４）を位置決めする前に、事前試験されバーンインされることを特徴とする請求項１に記載のアセンブリ（２０００）。
【請求項９】
導電性経路を有する電気構成要素と、
前記構成要素の少なくとも１つの側部に装着される可撓性電気絶縁材料被包材（２００４ａ）と、
前記被包材（２００４ａ）の表面に対して露出される前記構成要素の導電性経路と、
前記導電性経路と接続状態において前記被包材（２００４ａ）の前記表面上に位置決めされるトレースと
を備え、
摘出部が、前記被包材（２００４ａ）を部分的に貫通して延在することを特徴とする回路アセンブリ（２９００）。
【請求項１０】
前記トレースは、電気絶縁材料（２５０２ａ）によって覆われることを特徴とする請求項９に記載のアセンブリ（２９００）。
【請求項１１】
前記摘出部の表面上のある箇所にて撓曲されることを特徴とする請求項９に記載のアセンブリ（２９００）。
【請求項１２】
前記摘出部の表面上のある箇所にて撓曲されることを特徴とする請求項１０に記載のアセンブリ（２９００）。
【請求項１３】
前記構成要素は、被包材（２００４ａ）が前記構成要素の少なくとも１つの側部に装着される前に、事前試験されバーンインされることを特徴とする請求項９に記載のアセンブリ（２９００）。
【請求項１４】
前記構成要素は、前記被包材（２００４ａ）が前記構成要素の少なくとも１つの側部に装着される前に、事前試験されバーンインされることを特徴とする請求項１０に記載のアセンブリ（２９００）。
【請求項１５】
前記摘出部の縁部が、テーパ部（３００２）を有することを特徴とする請求項９に記載のアセンブリ（２９００）。
【請求項１６】
回路アセンブリ（２０００）を作製するための方法であって、
可撓性基板（２０１６）上に、導電性経路（２０１２）を有する電気構成要素（２１０２、２００２、２１０４）を位置決めするステップであり、前記導電性経路（２０１２）は、前記可撓性基板（２０１６）と接触状態にある、ステップと、
前記構成要素（２１０２、２００２、２１０４）の少なくとも１つの側部に電気絶縁材料被包材（２００４）を装着するステップと、
前記可撓性基板（２０１６）に前記被包材（２００４）を装着するステップと、
前記可撓性基板（２０１６）を貫通して前記導電性経路（２０１２）の推定位置まで延在するビア（２０２０）を形成するステップと、
前記可撓性基板（２０１６）の表面付近の高さまで前記被包材（２００４）を摘出するステップと
を任意の順序において実施することを含むことを特徴とする方法。
【請求項１７】
前記被包材（２００４）を摘出する前記ステップは、テーパ部（２７０６）を形成することを特徴とする請求項１６に記載の方法。
【請求項１８】
可撓性基板（２０１６）上にトレース（２４０４）を形成するステップをさらに含み、前記トレース（２４０４）は、導電性材料を含み、導電性材料（２４０２）と電気接続状態にあり、前記材料（２４０２）は、前記ビア（２０２０）内への封入物を形成し、前記経路（２０１２）と電機接続状態にあることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記可撓性基板（２０１６）上に可撓性電気絶縁材料（２５０２）を配置するステップをさらに含み、前記材料（２５０２）は、前記トレース（２４０４）、前記材料（２４０２）、前記ビア（２０２０）、および前記経路（２０１２）を覆うことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記アセンブリ（２０００）は、前記可撓性基板（２０１６）の表面付近の高さ部分のある箇所にて撓曲されることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記構成要素は、前記可撓性基板（２０１６）上に前記構成要素を位置決めする前に、事前試験されバーンインされることを特徴とする請求項１６に記載の方法。
【請求項２２】
回路アセンブリ（２９００）を製造するための方法であって、
電気構成要素の少なくとも１つの側部に電気絶縁材料可撓性被包材（２００４ａ）を装着するステップであり、前記構成要素の導電性経路が露出される、ステップと、
前記アセンブリ（２９００）の撓曲を可能にする高さまで、前記構成要素の付近の前記被包材（２００４ａ）を摘出するステップと、
可撓性被包材（２００４ａ）上にトレースを形成するステップであり、前記トレースは、導電性材料を含み、前記経路と電気接続状態にある、ステップと
を実施することを含むことを特徴とする方法。
【請求項２３】
前記可撓性被包材（２００４ａ）上に可撓性電気絶縁材料（２５０２ａ）を配置するステップをさらに含み、前記材料（２５０２ａ）は、前記トレースおよび前記経路を覆うことを特徴とする請求項２２に記載の方法。
【請求項２４】
前記アセンブリ（２９００）の撓曲を可能にする高さ部分上のある箇所にて前記アセンブリ（２９００）を撓曲させるステップをさらに含むことを特徴とする請求項２２に記載の方法。
【請求項２５】
前記アセンブリ（２９００）の撓曲を可能にする高さ部分上のある箇所にて前記アセンブリ（２９００）を撓曲させるステップをさらに含むことを特徴とする請求項２４に記載の方法。
【請求項２６】
前記構成要素は、前記被包材（２００４ａ）が前記構成要素の少なくとも１つの側部に装着される前に、事前試験されバーンインされることを特徴とする請求項２２に記載の方法。
【請求項２７】
請求項１６の方法により作製されることを特徴とする製品。
【請求項２８】
請求項２２の方法により作製されることを特徴とする製品。
【請求項２９】
前記電気構成要素（２１０２、２００２、２１０４）は、電気光学構成要素であることを特徴とする請求項１に記載のアセンブリ。
【請求項３０】
前記電気構成要素は、電気光学構成要素であることを特徴とする請求項９に記載のアセンブリ。
【請求項３１】
前記導電性経路は、光により信号を伝達するために配設されることを特徴とする請求項２９に記載のアセンブリ。
【請求項３２】
前記導電性経路は、光により信号を伝達するために配設されることを特徴とする請求項３０に記載のアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には電子アセンブリの分野に関し、非限定的ではあるがより詳細には、はんだの使用を伴わない電子製品の製造およびアセンブリに関する。
【背景技術】
【０００２】
（関連出願の相互参照）
本出願は、ここに参照により全体として組み込まれる、２００８年１０月１７日出願の米国特許出願第６１／１０６，３９８号明細書の「FLEXIBLE CIRCUIT ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」の利益およびそれに基づく優先権を主張するものである。
【０００３】
本出願は、２００７年５月８日出願の米国特許出願第６０／９２８，４６７号明細書の「ELECTRONIC ASSEMBLY WITHOUT SOLDER」、２００７年５月２９日出願の米国特許出願第６０／９３２，２００号明細書の「ELECTRONIC ASSEMBLY WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」、２００７年７月５日出願の米国特許出願第６０／９５８，３８５号明細書の「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」、２００７年７月１０日出願の米国特許出願第６０／９５９，１４８号明細書の「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」、２００７年７月３１日出願の米国特許出願第６０／９６２，６２６号明細書の「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」、２００７年８月６日出願の米国特許出願第６０／９６３，８２２号明細書の「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」、２００７年８月２８日出願の米国特許出願第６０／９６６，６４３号明細書の「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」、２００８年３月２１日出願の米国特許出願第６１／０３８，５６４号明細書の「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」、および２００８年３月２４日出願の米国特許出願第６１／０３９，０５９号明細書の「THE OCCAM PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」に基づき優先権を主張した、２００８年５月８日出願のＰＣＴ出願第ＰＣＴ／ＵＳ０８／６３１２３号の利益を主張するものである。
【０００４】
さらに、本出願は、２００７年７月５日出願の米国特許出願第６０／９５８，３８５号明細書の「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」、２００７年７月１０日出願の米国特許出願第６０／９５９，１４８号明細書の「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」、２００７年７月３１日出願の米国特許出願第６０／９６２，６２６号明細書の「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」、２００７年８月６日出願の米国特許出願第６０／９６３，８２２号明細書の「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」、２００７年８月２８日出願の米国特許出願第６０／９６６，６４３号明細書の「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」、２００８年３月２１日出願の米国特許出願第６１／０３８，５６４号明細書の「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」、および２００８年３月２４日出願の米国特許出願第６１／０３９，０５９号明細書の「THE OCCAM PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」に基づく優先権を主張するものである。
（著作権の表示／許可）
本特許文献の開示の一部分は、著作権保護下にある資料を含む。著作権所有者は、特許商標庁の包袋または記録内に示されている通りの本特許文献または本特許開示の他者による複製に異議を唱えるものではないが、他の場合においてはあらゆる著作権を保有する。
【０００５】
電子製品の組付け、より具体的にはプリント回路基板に対する電子構成要素の永続的な組付けは、電子機器産業の黎明期より、ある形態の比較的低温のはんだ合金（例えばスズ／鉛またはＳｎ６３／Ｐｂ３７）の使用を伴うものであった。その理由は多種多様にわたるが、最も重要な理由は、プリント回路と多数の電子構成要素のリードとの間における幾千もの電子的接続部の大量接合が容易であるということであった。
【０００６】
鉛は、非常に有毒な物質であり、鉛に晒されることにより、様々なよく知られている健康上の悪影響が生じるおそれがある。このコンテクストにおいて重要なものとしては、はんだ付け作業により生じる煙が、作業員にとって有害であることである。このプロセスは、酸化鉛（鉛ベースはんだによる）とコロホニウム（はんだフラックスによる）との組合せである煙を発生させることがある。これらの組成物はそれぞれ、有害な可能性があることが判明している。さらに、電子機器における鉛の量が低減されれば、鉛を採掘し製錬する必要性が減る。鉛の採掘は、地域の地下水供給を汚染するおそれがある。製錬は、工場、作業員、および環境の汚染につながるおそれがある。
【０００７】
鉛の趨勢を弱めることにより、廃棄される電子デバイス内の鉛の量も減り、埋立地および他の比較的安全でない場所における鉛のレベルが低下する。使用済み電子機器のリサイクルの難しさおよびコスト、ならびに廃棄物の輸出に関する法令の緩い取締りにより、大量の使用済み電子機器が、環境基準が比較的低く、労働条件が比較的劣悪な中国、インド、およびケニヤなどの国々に送られる。
【０００８】
したがって、スズ／鉛はんだを減らす必要性に、市場的におよび法令上において迫られている。特に、電気／電子機器に含まれる特定有害物質の使用制限指令（ｔｈｅ  Ｄｉｒｅｃｔｉｖｅ  ｏｎ  ｔｈｅ  Ｒｅｓｔｒｉｃｔｉｏｎ  ｏｆ  ｔｈｅ  Ｕｓｅ  ｏｆ  Ｃｅｒｔａｉｎ  Ｈａｚａｒｄｏｕｓ  Ｓｕｂｓｔａｎｃｅｓ  ｉｎ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｑｕｉｐｍｅｎｔ  （一般的には有害物質規制指令（ｔｈｅ  Ｒｅｓｔｒｉｃｔｉｏｎ  ｏｆ  Ｈａｚａｒｄｏｕｓ  Ｓｕｂｓｔａｎｃｅｓ  Ｄｉｒｅｃｔｉｖｅ）またはＲｏＨＳ規制と呼ばれる））が、欧州連合（ＥＵ）によって２００３年２月に採択された。ＲｏＨＳ規制は、２００６年７月１日に発効され、ＥＵ参加各国家において実施され法律とされることが必要となっている。この指令は、様々なタイプの電子機器および電気機器の製造における、鉛を含む６つの有害材料の使用を制限している。これは、電気製品に関して収集目標、リサイクル目標、および再生目標を定めた、莫大な量の有害な電子デバイス廃棄物の問題を解消するための立法府による発案の一部である廃棄電気／電子機器指令（ｔｈｅ  Ｗａｓｔｅ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｑｕｉｐｍｅｎｔ  Ｄｉｒｅｃｔｉｖｅ  （ＷＥＥＥ））２００２／９６／ＥＣと緊密にリンクしている。
【０００９】
ＲｏＨＳ規制は、全ての電子デバイスにおける鉛の使用を排除するものではない。医療デバイスなどの高い信頼性が必要ないくつかのデバイスにおいては、鉛合金の引き続きの利用が許可されている。したがって、電子機器における鉛は、引き続き問題となっている。電子機器産業は、スズ／鉛はんだの実用的な代替物を引き続き求めている。現行において使用されている最も一般的な代替物は、スズ（Ｓｎ）、銀（Ａｇ）、および銅（Ｃｕ）を含む合金である様々なＳＡＣである。
【００１０】
ＳＡＣはんだもまた、環境的に大きな影響を有する。例えば、スズの採掘は、地域的かつ世界的に被害を引き起こす。スズの大きな鉱床が、アマゾン熱帯雨林に存在する。ブラジルでは、これが、道路の導入、森林の伐採、原住民の追い出し、土壌荒廃、ダム、尾鉱沈殿池、および土手の造設、ならびに製錬の実施をもたらしている。おそらく、ブラジルにおけるスズの採掘の最も深刻な環境影響は、河川および支流の沈泥滞積である。このような悪化は、動植物の特徴を永久的に変化させ、遺伝子バンクを消滅させ、土壌構造を変化させ、ペストおよび疾病をもたらし、回復不能な生態学的損失を生じさせる。
【００１１】
ブラジルの環境の管理ミスから引き起こされた世界的な生態学的問題が、よく知られている。これらは、熱帯雨林の破壊による地球温暖化に対する圧力から、動植物の多様性の破壊による製薬業界に対する長期的損害まで及ぶ。ブラジルにおける採掘は、スズ産業の破壊的影響の単なる一例に過ぎない。大きな鉱床および採掘の実施は、インドネシア、マレーシア、および中国などの、経済発展に対する姿勢が生態系保護についての懸念を抑え込む発展途上国にも存在する。
【００１２】
ＳＡＣはんだは、さらなる問題を有する。ＳＡＣはんだは、エネルギーを浪費する高温を必要とし、脆く、信頼性の問題を生じさせる。この溶融温度は、構成要素および回路基板が損傷を受け得る温度である。個々の合金組成成分の正確な量は、今もなお調査中であり、長期的な安定性は不明である。さらに、ＳＡＣはんだプロセスは、表面が適切に準備されない場合には、短絡（例えば「スズウイスカ」）および開路を形成する傾向がある。スズ／鉛はんだまたはＳＡＣの一種のいずれが使用されるにしても、高密度金属は、回路アセンブリの重量および高さの両方を増大させる。
【００１３】
したがって、このはんだ付けプロセスならびにそれに付随する環境的欠点および実質的欠点に代わるものが必要である。
【００１４】
はんだ合金が、最も一般的なものであるが、導電性接着剤の形態のいわゆる「ポリマーはんだ」などの他の接合材料が、提案および／または使用されている。さらに、構成部品のためのソケットを設けることにより接続を分離可能にする努力がなされてきた。また、一定の印加される力または圧力をいずれも必要とする様々な弾性接触構造体により説明される、電力／信号搬送導体を連結するために開発された電気コネクタおよび電子コネクタも存在している。
【００１５】
また同時に、より多くのエレクトロニクスをより小さい体積にするための絶え間ない努力がなされている。その結果、ここ数年にわたり、パッケージ内における集積回路（ＩＣ）チップの積層、およびＩＣパッケージ自体の積層のための様々な方法が、エレクトロニクス産業内において関心対象となっており、これらは全て、Ｚ軸すなわち垂直軸におけるアセンブリサイズの縮小を意図される。また、大抵は受動デバイスである特定の構成要素を回路基板の内部に埋設することにより、プリント回路基板（ＰＣＢ）上の表面実装構成要素の個数を減らす継続的な努力もなされている。
【００１６】
また、ＩＣパッケージの製造において、パッケージングされていないＩＣデバイスを基板の内部に直接的に配置し、チップ接触子に直接的に穿孔およびめっきすることによりそれらを相互接続することによって、能動デバイスを埋設するための努力も行なわれている。かかる解決策は、特定の用途においては利益をもたらすが、チップの入出力（Ｉ／Ｏ）端子は、非常に小さく、かかる接続を正確に行なうことが非常に困難となる可能性がある。さらに、製造後のデバイスが、バーンイン試験に首尾よく合格せず、完成後に全ての努力が無駄になる場合がある。
【００１７】
別の懸念領域は、熱の管理にある。これは、高密度にパッケージングされたＩＣが、高エネルギー密度を生じさせ、これが電子製品の信頼性を低下させる可能性があることが理由となっている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】米国特許第６，１６０，７１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明は、以下の、先行技術における多数の欠点を解消する。
【００２０】
回路基板の必要性の解消
はんだ付けの必要性の解消
「スズウイスカ」の問題の解消
ファインピッチ構成要素リード間および構成要素下方の困難な洗浄の必要性の解消
柔軟なリードまたは柔軟なはんだ接続部の必要性の解消
多数の様々な製造レベルにおけるおよび寿命末期における電子廃棄物に関連する問題の多くの解消
脆弱な構成要素上における高温無鉛はんだの使用に関連する熱の問題の解消
【課題を解決するための手段】
【００２１】
本発明は、電子アセンブリおよびその製造方法を提供する。外部Ｉ／Ｏ接触子を有する電気デバイス、電子デバイス、電気光学デバイス、電気機械デバイス、およびユーザインターフェースデバイスを含む、事前試験されバーンインされた構成要素が、平坦状ベースの上に配置される。このアセンブリは、構成要素のリード、コンダクタ、および端子（特許請求の範囲を含む本出願においては「リード」と総称する）まで貫通するように形成または穿孔されるビアとして知られる穴を有する、はんだマスク、または誘電材料もしくは電気絶縁材料（特許請求の範囲を含む本出願においては「絶縁材料」と総称する）により被包される。次いで、アセンブリは、めっきされ、被包および穿孔プロセスが、所望の層をビルドアップするために繰り返される。
【００２２】
新規のリバースインターコネクションプロセス（ＲＩＰ：ｒｅｖｅｒｓｅ‐ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  ｐｒｏｃｅｓｓ）により構築されるアセンブリは、はんだを使用せず、したがって鉛、スズの使用および熱関連問題を回避する。「リバース」という用語は、組立順序が逆であることを指し、つまり、初めにＰＣＢを作製し次いで構成要素を実装するのではなく、初めに構成要素が配置され次いで回路層が製造される。従来のＰＣＢは全く必要なく（しかし任意に組み込まれてもよい）、それにより製造サイクル時間が短縮され、コストおよび複雑さが低下し、ＰＣＢの信頼性の問題が減少する。
【００２３】
ＲＩＰ製品は、機械的衝撃および熱サイクル疲労故障に対して頑丈である。ＰＣＢボード上に配置される従来の製品と比較すると、ＲＩＰ製品に組み込まれる構成要素は、表面からのスタンドオフを全く要さず、したがって比較的低い背位を有し、より高密度に離間され得る。さらに、はんだ可能仕上げ材料を全く要さず、比較的少ない材料および比較的少ないステップを要するため、ＲＩＰ製品は、比較的低コストとなる。さらに、ＲＩＰ製品は、インプレース熱的強化材（ｉｎ‐ｐｌａｃｅ  ｔｈｅｒｍａｌ  ｅｎｈａｎｃｅｍｅｎｔ）（改良された放熱材料および方法を含む）に適合しやすく、これはさらに、一体的な電磁妨害（ＥＭＩ）シールドを実現し得る。さらに、この構造体は、組み込まれる電気構成要素および光学構成要素と共に組み立てることが可能である。
【発明の効果】
【００２４】
本発明の利点には、以下の点が含まれる。
【００２５】
構造体がほぼ完全に付加的なものであることによる、製造廃棄物の少なさ
製造時の材料使用量が比較的少ないこと
場合によっては有毒となり得る金属が不要なことにより、環境にやさしいこと
処理ステップが比較的少ないこと
検査要件の減少
低熱処理によりエネルギーの節減が得られること
比較的コストが低いこと
アセンブリが比較的低背位であること
信頼性の向上
比較的高性能または比較的長いバッテリ寿命となる可能性
機械的衝撃、振動、および物理的損傷に対するＩＣのより良好な保護
最終金属コーティングを施すことが可能であることによる、電子機器の完全なシールディング
熱的性能の向上
一体型エッジカードコネクタに対応可能であること
メモリモジュールの設計の向上
電話モジュールの設計の向上
コンピュータカードモジュールの設計の向上
スマートカードおよびＲＦＩＤカードの設計の向上
電気光学アセンブリの設計の向上
点灯モジュールの向上
構造および作動の両方に関する本発明の詳細、および付随する本発明の利点の多くは、以下の詳細な説明を添付の図面と組み合わせて参照することにより、最もよく理解することが可能となる。添付の図面において、同様の参照数字は、別様に指定しない限り、種々の図面にわたって同様の部分を指す。
【図面の簡単な説明】
【００２６】
【図１】ＰＣＢ上にガルウィング構成要素を使用する、従来的なはんだアセンブリの断面図である。
【図２】ＰＣＢ上にＢＧＡ（ボールグリッドアレイ）構成要素またはＬＧＡ（ランドグリッドアレイ）構成要素を使用する、従来的なはんだアセンブリの断面図である。
【図３】電気構成要素を使用する、従来的なはんだアセンブリの断面図である。
【図４】ＬＧＡ構成要素を使用する、ＲＩＰアセンブリの一部分の断面図である。
【図５】オプションのヒートスプレッダおよびヒートシンクと共にＬＧＡ構成要素を使用する、ＲＩＰアセンブリの一部分の断面図である。
【図６】実装されたディスクリート構成要素、アナログ構成要素、およびＬＧＡ構成要素を示す、二層ＲＩＰアセンブリの断面図である。
【図７】一対の対合する二層ＲＩＰサブアセンブリの断面図である。
【図８】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図９】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図１０】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図１１】ＲＩＰサブアセンブリの斜視図である。
【図１２】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図１３】ＲＩＰサブアセンブリの斜視図である。
【図１４】ＲＩＰサブアセンブリの側面断面図である。
【図１５】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図１６】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図１７】代表的なＲＩＰアセンブリの製造における一段階の断面図である。
【図１８】２つのＲＩＰアセンブリの位置合わせおよび一体化の断面図である。
【図１９】完成した対合する対の２つのＲＩＰアセンブリの断面図である。
【図２０】可撓性基板上に実装されたＬＧＡ型ＩＣパッケージを使用する、ＲＩＰアセンブリの一部分の断面図である。
【図２１】代表的な可撓性基板ＲＩＰアセンブリの製造における一段階の断面図である。
【図２２】代表的な可撓性基板ＲＩＰアセンブリの製造における一段階の断面図である。
【図２３】代表的な可撓性基板ＲＩＰアセンブリの製造における一段階の断面図である。
【図２４】代表的な可撓性基板ＲＩＰアセンブリの製造における一段階の断面図である。
【図２５】代表的な可撓性基板ＲＩＰアセンブリの製造における一段階の断面図である。
【図２６】代表的な可撓性基板ＲＩＰアセンブリの製造における一段階の断面図である。
【図２７】可撓性基板上に実装されたディスクリート構成要素、ＬＧＡ型ＩＣパッケージ構成要素、およびアナログ構成要素を示す、代表的なＲＩＰアセンブリの断面図である。
【図２８】可撓性基板上に実装されたディスクリート構成要素、ＬＧＡ型ＩＣパッケージ構成要素、およびアナログ構成要素を示し、アセンブリの撓曲を示す、代表的なＲＩＰアセンブリの断面図である。
【図２９】可撓性基板を用いずに実装された、ディスクリート構成要素、ＬＧＡ型ＩＣパッケージ構成要素、およびアナログ構成要素を示す、代表的なＲＩＰアセンブリの断面図である。
【図３０】可撓性基板を用いずに実装されたディスクリート構成要素、ＬＧＡ型ＩＣパッケージ構成要素、およびアナログ構成要素を示し、アセンブリの撓曲を示す、代表的なＲＩＰアセンブリの断面図である。
【発明を実施するための形態】
【００２７】
以下の説明においては、および添付の図面においては、本発明の十分な理解を促すために、特定の術語および図記号が示される。いくつかの例において、これらの術語および記号は、本発明を実施するために必要ではない特定の詳細を示唆する場合がある。例えば、構成要素の導体要素（すなわち電気光学ポート（ｅｌｅｃｔｒｏ‐ｏｐｔｉｃａｌ  ｐｏｒｔ）を含む構成要素Ｉ／Ｏリード）間の相互接続が、デバイス内またはデバイス間の複数の構成要素接触子に接続された単一のリードまたは単一の導体信号ラインと相互接続する多導体（ｍｕｌｔｉ‐ｃｏｎｄｕｃｔｏｒ）を有するものとして示されまたは説明される場合がある。したがって、多導体相互接続部はそれぞれ、代替的に、単導体信号伝達ライン、制御ライン、電力ライン、または接地ラインであってもよく、そうでなくてもよい。また、シングルエンドのものとして示されるかまたは説明される回路経路が、差動的なものであってもよく、そうでなくてもよい。相互接続されるアセンブリが、標準的な相互接続部；マイクロストリップまたはストリップライン相互接続部からなるものであってもよく、アセンブリの全ての信号ラインが、シールドされてもまたはシールドされなくてもよい。
【００２８】
図１は、はんだ接合部１１０を有する、ＰＣＢ１０２上にはんだ実装されたガルウィング構成要素パッケージ１０４の従来的な完成したアセンブリ１００を示す。
【００２９】
構成要素パッケージ１０４は、電気構成要素１０６を含む。構成要素１０６は、ＩＣ構成要素または別のディスクリート構成要素のいずれかであってもよい。ガルウィングリード１０８が、パッケージ１０４からフローはんだ１１０まで延在し、フローはんだ１１０は次いで、ＰＣＢ１０２上のパッド１１２にリード１０８を接続する。絶縁材料１１４は、フローはんだ１１０がＰＣＢ１０２上の他の構成要素（図示せず）に流れ、フローはんだ１１０により構成要素１０６がＰＣＢ１０２上の他の構成要素（図示せず）に短絡するのを防ぐ。パッド１１２は、貫通穴１１８に接続し、この貫通穴１１８は、次いで１１６によって示されるトレースなどの適切なトレースに接続する。はんだ接合部に関する前述の問題に加えて、ＰＣＢ１０２の内部構造を含むこのタイプのアセンブリは、複雑であり、本発明においては縮小される高さスペースを要する。
【００３０】
図２は、はんだ接合部２０２を有する、ＰＣＢ２１４上のＢＧＡ型ＩＣパッケージまたはＬＧＡ型ＩＣパッケージ２０４のいずれかの従来的な完成したアセンブリ２００を示す。図１との主な違いは、フローはんだ１１０とは対照的に、ボールはんだ２０２を使用する点である。
【００３１】
構成要素パッケージ２０４は、構成要素２０６を含む。リード２０８が、パッケージ２０４からサポート２１０（典型的には有機材料またはセラミック材料から構成される）を貫通してボールはんだ２０２まで延在し、ボールはんだ２０２は、次いでＰＣＢ２１４上のパッド２１２にリード２０８を接続する。絶縁材料２１６は、ボールはんだ２０２がパッケージ２０４内に含まれる他のリード（図示せず）を短絡させるのを防ぐ。絶縁材料２１８は、ボールはんだ２０２がＰＣＢ２１４上の他の構成要素（図示せず）に流れ、ボールはんだ２０２により構成要素２０６がＰＣＢ２１４上の他の構成要素（図示せず）に短絡するのを防ぐ。パッド２１２は、貫通穴２２０に接続し、この貫通穴２２０は、次いで２２２によって示されるトレースなどの適切なトレースに接続する。図１に示されるアセンブリに関するものと同一の問題が、この構成に関しても存在し、はんだ接合部に関する前述の問題に加えて、このタイプのアセンブリは、特にＰＣＢ２１４により複雑となり、本発明においては縮小される高さスペースを要する。
【００３２】
図３は、従来的な無はんだ接続装置３００を示す。特許文献１（Green）を参照されたい。この構成では、基板３０２が、パッケージ３０４を支持する。パッケージ３０４は、ＩＣ構成要素または他のディスクリート構成要素などの電気構成要素（図示せず）を含む。基板３０２上には、絶縁材料３０６が重なっている。基板３０２の反対側には、導電性のポリマー厚膜インク３０８が存在する。導電性を向上させるために、銅の薄膜が、ポリマー厚膜３０８上にめっきされる（３１０）。ビアが、パッケージ３０４から基板３０２を貫通して延在する。このビアは、導電性接着剤３１４で充填される。接着剤３１４に対するパッケージ３０４の付着点３１６は、可溶性のポリマー厚膜インク、銀ポリマー厚膜導電性インク、または市販のはんだペーストで作製されてもよい。本発明と比較した場合のこの先行技術のアセンブリの１つの欠点は、バンプ３１８により示されるような、接着剤３１４により増大するさらなる厚みである。
【００３３】
（ＲＩＰ装置）
図４の本発明の例示的な装置４００が、ＰＣＢである必要はない基板４１６上に実装されたＬＧＡ構成要素パッケージ（４０２、４０６、４０８、４１０、４１２、４１４）を示す。ＢＧＡ構造、ガルウィング構造、もしくは他のＩＣパッケージ構造、または任意のタイプのディスクリート構成要素が、ＬＧＡ構成要素の代替となり得ることが、当業者には明らかであろう。この接続は、図１、図２および図３に示すアセンブリよりも単純であり、はんだフリーであり、低背位である。
【００３４】
パッケージ４０２へ接着しているのは、電気絶縁材料４０４である。材料４０４は、パッケージ４０２の１つの側部に装着された状態で示される。しかし、材料４０４は、パッケージ４０２の２つの側部に装着されてもよく、パッケージ４０２の３つ以上の側部に装着されてもよく、または実際にはパッケージ４０２を包囲してもよい。材料４０４は、施されると、装置に強度、安定性、構造的完全性、靭性（すなわち脆弱でないこと）、および寸法安定性を与えることができる。材料４０４は、ガラス布などの適切な材料からなる含有物よって補強されてもよい。
【００３５】
構成要素パッケージ４０２は、電気構成要素４０６、（ＩＣデバイス、ディスクリートデバイス、またはアナログデバイスなど、これらは特許請求の範囲を含め本出願において「構成要素」と総称される）、サポート４０８および４１０（好ましくは有機材料またはセラミック材料から構成される）、リード４１２、ならびに絶縁材料４１４を含む。構成要素パッケージ４０２は、多くの場合において製造および輸送される際には、絶縁材料４１４を組み込むが、この従来的な特徴部は、将来的には除去されてもよく、したがってアセンブリ４００の背位を縮小させ得る場合がある。サポート４０８および４１０、または存在する場合には絶縁材料４１４のいずれかが、絶縁材料で作製されることが好ましい基板４１６上に位置する。パッケージ４０２から延在するリード（例えば４１２）を短絡させることが望ましい場合は、基板４１６の一部分または全てが導電性材料から作製されてもよい。
【００３６】
絶縁材料４１４および基板４１６に対するリード４１２の装着は、接着剤ドットによって、および他のよく知られた技術によって実現されてもよい。
【００３７】
第１のビアのセット（ビア４２０がその一例である）が、基板４１６を貫通して延在し、絶縁材料４１４を貫通して延在し、存在する場合にはリード４１２などのリードに達し、リードを露出させる。ビア４２０は、導電性材料（多くの場合は銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、またはアルミニウム（Ａｌ）および他の適切な材料を代用してもよい）でめっきまたは充填される。このめっきまたは充填材は、リード４１２と溶合して、電気的／機械的ボンドを形成する。
【００３８】
基板４１６は、めっきされるパターンマスク（図示せず）を含んでもよく、または第１のビアのセット（例えばビア４２０）の中に導入されるめっきまたは充填材は、基板４１６の下方に延在し、所要の第１のトレースのセットを形成してもよい。他のトレースが作製されてもよい。やはり絶縁材料からなる層４２２が、基板４１６および第１のトレースの下に配置されてもよい。層４２２の目的は、第２のトレースのセットのためのプラットフォームを形成すること（必要な場合に）、および第２のトレースのセットから第１のトレースのセットを電気的に絶縁することである。
【００３９】
第２のビアのセット（ビア４２６がその一例である）が、層４２２を貫通して延在し、基板４１６の下方のトレースおよび／またはリード（例えばリード４２８）に達し、このトレースおよび／またはリードを露出させる。上述のように、第１のビアのセット（例えばビア４２０）を参照すると、第２のビアのセットは、基板４１６の下方の所望のリード（例えばリード４２８）と溶合するようにめっきまたは充填されてもよい。上述のように、１つまたは複数のトレース４３０が、層４２２の下方に延在してもよい。
【００４０】
この層形成は、必要に応じて継続される。上述の構造を反復することによって、複数の層（図示せず）ならびに追加のトレースおよびビアが作製することができる。表面絶縁材料４３２が、最終層をアンダーコーティングする。リードまたは電気コネクタ（例えばリード４３４）が、表面絶縁材料４３２を越えて延在してもよい。これにより、接触表面（例えば表面４３６）が形成されて、他の電気構成要素または回路基板との接続が可能となる。
【００４１】
図５の装置５００は、オプションの放熱特徴部を示す。図４において先に説明されたサブアセンブリ４００は、パッケージ４０２および材料４０４の上部に、構成要素４０６によって発せられる熱を放散するためのヒートスプレッダ５０６および／またはヒートシンク５０８を有してもよい。熱界面材料（図示せず）を使用して、ヒートスプレッダにヒートシンクを接合してもよい。任意には、材料４０４は、その組成中に、パッケージ４０２からの熱流を高めるために二酸化ケイ素（ＳｉＯ2）またはアルミニウム二酸化物（ａｌｕｍｉｎｕｍ  ｄｉｏｘｉｄｅ）（ＡｌＯ2）などの熱伝導性（しかし電気的には絶縁性）材料を備えてもよい。ヒートスプレッダ５０６およびヒートシンク５０８が、当技術においてよく知られている１つまたは複数の物質から構成される場合には、ヒートスプレッダ５０６およびヒートシンク５０８は、サブアセンブリ４００に電磁妨害（ＥＭＩ）保護を与え、静電気放電に対する保護を与える役割を果たす。
【００４２】
断面が図５に図示される２層ＲＩＰ装置にしたがい、図６は、ディスクリートガルウィング構成要素６０２、アナログ構成要素６０４、およびＬＧＡ型ＩＣ６０６を備える、実装された構成要素のサンプルセットを有する装置６００を示す。
【００４３】
ＲＩＰ装置は、はんだ付けされた構成要素を含むＰＣＢよりも複雑でないことが、当業者には明らかであろう。すなわち、ＰＣＢ自体は単独において、多数の製造ステップを要する複雑なデバイスである。このＲＩＰ装置は、ＰＣＢ基板を要さないことにより、より単純であり、完成した電子アセンブリを製造するのにより少ないステップ数を要する。
【００４４】
オプションとして、図７の装置７００は、めっきされたおよび／または充填されたビア（例えば７０６ａ、７０６ｂ）にて、および／またはリード（例えば７０８ａ、７０８ｂ）にて共に接合された、２つのＲＩＰサブアセンブリ７０２および７０４を示す。
【００４５】
（ＲＩＰ製造方法）
図８から図１７は、ＲＩＰアセンブリの製造方法を示す。本発明の範囲および趣旨から逸脱することなくステップの順序を変更し得ることが、当業者には明らかであろう。
【００４６】
図８の段階８００は、パッケージングされた構成要素８０２、８０４および８０６の基板８０８上への初めの実装を図示する。これらの構成要素は、スポットまたは導電性接着剤の塗布を含む当技術においてよく知られている複数の様々な技術および／または物質によって、または基板８０８への構成要素リードの粘着性フィルムにボンディングすることによって、定位置に保持されてもよい。塗布またはボンディングするための材料は、構成要素を保持し、後に構成要素を外すのに適したものであってもよい。
【００４７】
図９の段階９００は、ＲＩＰ製造方法における別のステップを示す。この段階では、図８の不完全な装置が裏返される。初めに実装された、パッケージングされた構成要素８０２、８０４および８０６は、電気絶縁材料９０８に包囲される。材料９０８は、パッケージングされた構成要素８０２、８０４、および８０６に対する支持を与えると共に、相互の電気絶縁をもたらす。材料９０８が、ＡｌＯ2またはＳｉＯ2などの、熱伝導性ではあるが電気絶縁性の物質を含む場合は、これもまた放熱を補助することとなる。
【００４８】
図１０の段階１０００は、ＲＩＰの製造方法における別のステップを示す。基板８０８を貫通するビア（例えば１００２）が、形成されて、パッケージングされた構成要素８０２、８０４、および８０６のリードに達し、これらのリードを露出させる。ビア（例えば１００２）は、レーザ穿孔を含む任意の数の既知の技術によって形成または穿孔（特許請求の範囲を含む本出願においては、「形成」と総称する）されてもよい。
【００４９】
図１１は、段階１０００の完了時に示されるような、不完全なアセンブリ１１００であり、ビア（例えば１１０２）を示す、基板８０８の上側の斜視図である。
【００５０】
図１２の段階１２００は、回路の直接的なプリントがどのように達成され得るかを図示する。ビア（例えば１２０２）が、導電性材料でめっきまたは充填されてもよく、基板８０８上のトレースおよびリード（例えば１２０８）が、デバイス１２０６によって作製されてもよい。当技術においてよく知られている任意の数の技術を用いることにより、デバイス１２０６が、ビア１２０２を充填し、リードおよびトレース１２０８をプリントし、および／または、基板８０８上へリードおよびトレース１２０８をめっき加工してもよい。
【００５１】
段階１２００にしたがって基板８０８上に作製されたトレース（例えば１３０２）およびリード（例えば１３０４）が、図１３の不完全な装置１３００に斜視図において示される。
【００５２】
段階１２００にしたがって作製された不完全な装置１４００が、図１４においては側面図において示される。基板８０８を貫通して構成要素のリード（例えばリード１４０６）まで延在する、充填されたビア（例えばビア１４０２）が示される。
【００５３】
段階１５００を示す図１５においては、絶縁材料の層１５０２および第２のビアのセット（例えばビア１５０４）が、基板８０８の上部に形成される。これらのビアは、基板８０８の上部のリード（例えば１５０６）まで延在し、このリードを露出させる。
【００５４】
図１６の、サブアセンブリ１６００の作製を示す段階においては、ビア（例えば１６０２）のめっきおよび／または充填、ならびにトレース（例えば１６０４）の作製が、層１５０２に関して完了する。
【００５５】
このようにして、追加の層が作製されてもよい。最終的には、図１７の段階１７００に図示されるように、絶縁材料１７０２が、サブアセンブリ１６００の最上層の上部に塗布される。さらに、ヒートスプレッダ１７０６およびヒートシンク１７０８が、材料９０８の下方に装着されてもよい。
【００５６】
サブアセンブリ１７０４の上部への材料１７０２の塗布に代わるものが、図１８の段階１８００および図１９の段階１９００に示される。図１８においては、サブアセンブリ１６００のリード、充填材、およびトレースが、互いに位置合わせされ、次いで一体になされる。
【００５７】
図１９は、任意の適切なプロセスおよび材料を用いる（例えば異方性導電性膜を塗布する）ことにより、結合剤１９０８を追加して、サブアセンブリ１６００を共に接合すること示す。図１９には図示しないが、１つのサブアセンブリについて上述し図１７に図示したように、ヒートスプレッダおよびヒートシンクが、支持材料１９０４の下方および支持材料１９０６の上部に追加されてもよい。
【００５８】
図２０は、図４と同様であるが、以下のいくつかの注目すべき相違点、すなわち、部分的に図示されるアセンブリ２０００が、可撓性基板２０１６と、可撓性基板２０１６中全体には延在しない電気絶縁材料被包材２００４と、一層のビア（例えばビア２０２０）およびトレース（例えばトレース２０２８）とを備えるという相違点を伴う。
【００５９】
本発明の可撓性の一変形形態を例示するアセンブリ２０００を示す図２０は、任意の適切な電気絶縁材料から作製された可撓性基板２０１６上に実装された、ＬＧＡ型集積回路（ＩＣ）パッケージ２００２（ＩＣ構成要素２００６、ベース基板２００８、導電性経路（リードまたはビア）２０１２、および絶縁材料２０１４を含む）として知られる電気構成要素を図示する。ＢＧＡ構成要素、ガルウィング構成要素、ＩＣパッケージ（フリップチップを含む）構成要素、アナログ構成要素、または任意のタイプのディスクリート構成要素が、ＬＧＡ型ＩＣパッケージ２００２に代わり得ることが、当業者には明らかであろう。
【００６０】
アセンブリ２０００は、図４に図示されるアセンブリと同様に、図１、図２、および図３に図示されるアセンブリよりも単純であり、はんだフリーであり、低背位である。
【００６１】
パッケージ２００２には、パッケージ２００２の２つの側部に装着されて図示される電気絶縁材料被包材２００４が、接着されている。しかし、被包材２００４は、代替的には、パッケージ２００２の１つの側部に、またはパッケージ２００２の３つ以上の側部に装着されてもよく、またはパッケージ２００２を実際に包囲してもよい。施されると、被包材２００４は、アセンブリの適切な部分に対して、強度、安定性、構造的完全性、靭性（すなわち脆弱でないこと）、および寸法安定性を与えることができる。被包材２００４は、ガラス布もしくは他のフィルタ部材などの適切な材料からなる含有物よって補強されてもよく、または、後述のようにそれ自体において可撓性であってもよい（図２９および３０）。
【００６２】
パッケージ２００２は、多くの場合において製造および輸送される際には、絶縁材料２０１４を組み込むが、材料２０１４は、ある時点において除去されることによりアセンブリ２０００の背位を縮小可能な、従来的な特徴部である。実際に、材料２０１４は、パッケージ２００２がフリップチップ設計である場合には、この時点において除去されてもよい。ベース基板２００８（存在する場合）および接着剤材料（図示せず）が、好ましくは絶縁材料から作製される可撓性基板２０１６上に位置する。パッケージ２００２から延在するリード（例えば導電性経路２０１２）を短絡させることが望ましい場合には、可撓性基板２０１６のいくつかの部分または全てが、導電性材料から作製されてもよい。
【００６３】
ビアのセット（ビア２０２０がその一例である）が、可撓性基板２０１６を貫通して延在し、ベース基板２００８（存在する場合）を貫通して延在し、導電性経路２０１２などのリードに達し、これらのリードを露出させる。しかし、導電性経路２０１２は、それ自体がビアであってもよく、その場合には、ビア２０２０および導電性経路２０１２の組合せが、ワイヤボンド２０１８まで延在する。
【００６４】
パッケージ２００２は、接着剤ドットにより、および他のよく知られている技術により、可撓性基板２０１６に装着されてもよい。さらに、可撓性基板２０１６には、被包材２００４が接着されている。任意には（必須ではない）、被包材２００４が、テーパ部２０１０にてテーパ状となることにより、張力逃がしが実現されてもよい。
【００６５】
ビア２０２０は、導電性材料（多くの場合は銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、またはアルミニウム（Ａｌ）および他の適切な材料で代用してもよい）によりめっきまたは充填される。このめっきまたは充填材は、導電性経路２０１２などのリードと溶合して、電気的／機械的ボンドを形成する。導電性経路２０１２自体がビアである場合には、めっき材料または充填材材料は、延在してワイヤボンド２０１８と溶合する。
【００６６】
可撓性基板２０１６は、めっきされるパターンマスク（図示せず）を備えてもよく、または、ビア（例えばビア２０２０）のセット内に導入されるめっきもしくは充填材が、可撓性基板２０１６の下方に延在し、所要のトレースのセットを形成してもよい。他のトレースを作成してもよい。
【００６７】
可撓性表面電気絶縁材料２０３２が、トレース（例えばトレース２０２８）および可撓性基板２０１６をアンダーコーティングする。トレース２０２８は、リードまたは電気コネクタに接続してもよく、次いでリードまたは電気コネクタは、図４に図示される態様において同様に絶縁材料２０３２を越えて延在してもよい。すなわち、リード４３４と同様のトレース、リード、または電気コネクタは、材料４３２を越える延在するリード４３４と同様に、絶縁材料２０３２を越えて延在してもよい。これにより、図４に図示されるものと同様の接触表面（例えば表面４３６）が形成され、それにより他の構成要素または回路基板との接続が可能となる。
【００６８】
図２０には図示しないが、図２０を図５と比較することにより、アセンブリ２０００がオプションの放熱特徴部を備えてもよいことは明らかである。アセンブリ２０００は、パッケージ２００２および被包材２００４の上部に、ＩＣ構成要素２００６により発せられる熱を放散するためのヒートスプレッダ５０６および／またはヒートシンク５０８（共に図５に図示される）を有してもよい。熱界面材料（図示せず）を使用して、ヒートスプレッダにヒートシンクを接合してもよい。任意には、被包材２００４は、その組成中に、パッケージ２００２からの熱流を高めるために二酸化ケイ素（ＳｉＯ2）またはアルミニウム二酸化物（ＡｌＯ2）などの熱伝導性（しかし電気的には絶縁性）材料を含んでもよい。ヒートスプレッダ５０６およびヒートシンク５０８が、当技術においてよく知られている１つまたは複数の物質から構成される場合には、ヒートスプレッダ５０６およびヒートシンク５０８は、アセンブリ２０００に電磁妨害（ＥＭＩ）保護を与え、静電気放電に対する保護を与える役割を果たす。
【００６９】
図２１から図２６は、可撓性ＲＩＰアセンブリの製造方法を示す。本発明の範囲および趣旨から逸脱することなくステップの順序を変更し得ることが、当業者には明らかであろう。
【００７０】
図２１の段階２１００は、可撓性基板２０１６上に実装されつつある電気構成要素（例えばガルウィングディスクリート構成要素２１０２、パッケージ２００２、およびアナログ構成要素２１０４）の代表的なセットの初めの実装を示す。この段階において、可撓性基板２０１６は、好ましくは、氷または空気クッションであることが可能な仮設ベース（図示せず）上に位置する。これらの構成要素は、スポットまたは導電性接着剤の塗布を含む、当技術においてよく知られている複数の異なる技術および／または物質により、または可撓性基板２０１６への構成要素リードの粘着性フィルムにボンディングすることによって、定位置に保持されてもよい。塗布またはボンディングするための材料は、構成要素を保持し、後に構成要素を外すのに適したものであってもよい。
【００７１】
図２２の段階２２００は、被包構成要素２１０２、パッケージ２００２、および構成要素２１０４に対する電気絶縁被包材２００４の塗布を図示する。電気絶縁被包材２００４は、可撓性基板２０１６に接着する。
【００７２】
図２３においては、段階２３００が、可撓性基板２０１６への穿孔（ビア２０２０ａ、２０２０、および２０２０ｂの形成）による、リードまたはビア（導電性経路２０１２など）の露出を示す。しかし、ビアを形成する順序およびプロセスは、異なるものであってよく、ビアは、例えば図２１の段階２１００以前に穿孔または成型によって事前形成されてもよい。実際に、ビアは、仮設ベースまたは空気クッションを穿孔することにより形成されてもよい。
【００７３】
図２４の段階２４００では、ビアのめっきまたは充填が、例えば材料２４０２などを用いて実施される。導電性であってもよい材料２４０２（多くの場合は銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、またはアルミニウム（Ａｌ）および他の適切な材料で代用してもよい）が、当技術においてよく知られている任意のプロセスにより施される。めっきまたは充填材は、構成要素リードと溶合して、電気的／機械的ボンドを形成する。また、この段階で、トレース２４０４などのトレースが、概して実際にはめっきによって形成される。
【００７４】
図２５の次段階２５００では、可撓性の電気絶縁／誘電材料２５０２の塗布により、めっきまたは充填されたビア（例えば材料２４０２で充填されたビア）、トレース（例えばトレース２４０４）、および可撓性基板２０１６にアンダーコーティングが施される。ある箇所のトレース、リード、または電気コネクタ要素２５０４ａ、および別の箇所のトレース、リード、または電気コネクタ要素２５０４ｂが、材料２５０２を越えて延在してもよい。要素２５０４ａおよび２５０４ｂにより、他の電気構成要素または回路基板との接続が可能となる。
【００７５】
別の順序で実施されてもよい図２６の段階２６００では、被包材２００４が、例えばフライス工具またはルーティング工具（ｒｏｕｔｉｎｇ  ｔｏｏｌ）などの工作機械２６０２によって摘出されて（材料が除去されて）、アセンブリの可撓性基板２０１６の表面を露出させてもよい。レーザアブレーション、機械アブレーション、または化学アブレーションなどの他の材料除去技術が、利用されてもよい。しかし、被包材２００４自体が、十分に可撓性であり、加えられる曲げが、フラクチャ回路、フラクチャトレース、フラクチャリード、またはフラクチャ電気コネクタを過度に強く引っ張りそれらに過度に応力をかけるほど極端なものではない場合には、被包材２００４は、可撓性基板２０１６の表面まで完全に摘出される必要はない。
【００７６】
図２７は、段階２６００後のＲＩＰアセンブリ２７００を図示する。露出されているのは、薄い中央区域２７０８を形成する可撓性基板２０１６の表面である。ギャップまたは空洞部２７０２が、アセンブリ２７００中に形成されており、この位置においてアセンブリ２７００は撓曲され得る。ギャップ２７０２の両側の被包材部分２７０４ａおよび２７０４ｂが、構成要素を収容する。被包材部分２７０４ａおよび２７０４ｂから可撓性基板２０１６への移行部が、テーパ部２７０６にて丸いまたはテーパ状の移行部を備え、それによりアセンブリ２７００が屈曲または形状設定される際の応力立ち上がり部のポテンシャルを軽減することが好ましいが、必須ではない。
【００７７】
図２８は、薄い中央区域２７０８が撓曲された状態のアセンブリ２７００を図示する。ＲＩＰアセンブリの撓曲により、ＲＩＰアセンブリを「リアルエステート」が希少なデバイス（例えば携帯電話およびハンドヘルドデバイスなど）内に配置することが可能となり、したがってアセンブリ２７００および回路を、他の多種多様なデバイス要素の周辺に挿入することが可能となり、実際にキーボード等を含むインターフェースなどの最終アセンブリの一体要素内に作製することが可能となる。
【００７８】
図２９は、ＲＩＰアセンブリの代替的実施形態であるアセンブリ２９００を図示する。この場合に、可撓性基板２０１６（図２７）は、使用されず、電気絶縁材料可撓性被包材２００４ａが、構成要素を支持するために代わりに使用される。可撓性基板２０１６に装着される代わりに、構成要素は、仮設基板および塗布される可撓性被包材２００４ａの上に配置される。仮設基板が除去されると、構成要素リードが、可撓性被包材２００４ａの表面上に露出される。トレースが、めっきにより形成されてもよく、表面電気絶縁材料または表面誘電材料２５０２ａが、トレースおよび被包材２００４ａの下方に塗布される。このプロセスのある時点において、可撓性被包材２００４ａの一部分が、例えばフライス工具またはルーティング工具などの工作機械２６０２によって摘出されて、材料２５０２ａを覆う可撓性被包材２００４ａの薄層が残ると共に、任意のトレース、リード、または電気コネクタが層間に配置され、薄い中央区域２９０２が形成される。
【００７９】
図２１から図２７、図２９に図示されるように、この実施形態をアセンブリ２７００およびアセンブリ２７００を形成するプロセスステップと比較することにより、構成要素２１０２、パッケージ２００２、および構成要素２１０４が上に配置される可撓性基板２０１６の省略が示唆される。代わりに、構成要素２１０２、パッケージ２００２、および構成要素２１０４は、仮設基板上に配置され、この仮設基板は、構成要素２１０２、パッケージ２００２、および構成要素２１０４の被包後には除去された。支持する可撓性基板が存在しないため、ビアの穿孔または成型が不要であることは明らかである。
【００８０】
図２８に図示されるものと同様の態様で、図３０のアセンブリ２９００は、薄い中央区域２９０２にて撓曲され得る。同様に、可撓性被包材２００４ａからカバー絶縁層２５０２ａへの移行部が、テーパ部３００２にてテーパ状になされてもよい。
【００８１】
１つのＲＩＰ層のみが、図２０から図３０までにおいては図示されているが、回路の追加ビルドアップ層が、回路アセンブリに必要な全接続を行なうために必要に応じて作製され得ることが、当業者には明らかであろう。
【００８２】
さらに、図示され説明される導電性経路は、主に導電性金属から構成されるものとして示されたが、回路として使用される少なくともいくつかの導電性経路が、アセンブリ内の種々の構成要素間における、ならびにアセンブリ自体へおよびアセンブリ自体からの、光学的相互接続のための光を伝達する材料から構成され得ることが、本発明の範囲内に含まれる。これは、表面チャネル内に配設される適切な光学ポリマーもしくは光バックプレーン中の光導波伝送路を使用することによって、または光ファイバを埋設することによって、実現することが可能である。
【００８３】
本明細書において詳細に示され説明されるような、はんだを用いないフレキシブル回路アセンブリおよびその製造方法に関する特定のシステム、装置、および方法は、本発明の上述の目的を達成することが十分に可能であるが、これは、本発明の現時点において好ましい実施形態であり、したがって本発明により広く予期される主題の代表的なものであること、本発明の範囲が、当業者には明らかになるであろう他の実施形態を十分に包含すること、および、したがって本発明の範囲が、添付の特許請求の範囲以外のいずれのものによっても限定されないことを理解されたい。添付の特許請求の範囲において、単数形で要素を言及する場合は、「少なくとも１つの」を意味する。当業者には既知の、または後に知られることとなる上述の好ましい実施形態の要素に対するあらゆる構造的および機能的均等物は、参照により本明細書に明確に組み込まれ、本特許請求の範囲により包含されるように意図される。さらに、あるデバイスまたは方法が、本特許請求の範囲に包含されるためには、本発明により解決することが求められるそれぞれの課題に対処する必要はない。さらに、本開示内のいずれの要素、構成要素、または方法ステップも、それらの要素、構成要素、または方法が本特許請求の範囲内に明確に列挙されるか否かに関わらず、公衆に提供されるようには意図されない。
【図１】
2012506156.tif 000003
【図２】
2012506156.tif 000004
【図３】
2012506156.tif 000005
【図４】
2012506156.tif 000006
【図５】
2012506156.tif 000007
【図６】
2012506156.tif 000008
【図７】
2012506156.tif 000009
【図８】
2012506156.tif 000010
【図９】
2012506156.tif 000011
【図１０】
2012506156.tif 000012
【図１１】
2012506156.tif 000013
【図１２】
2012506156.tif 000014
【図１３】
2012506156.tif 000015
【図１４】
2012506156.tif 000016
【図１５】
2012506156.tif 000017
【図１６】
2012506156.tif 000018
【図１７】
2012506156.tif 000019
【図１８】
2012506156.tif 000020
【図１９】
2012506156.tif 000021
【図２０】
2012506156.tif 000022
【図２１】
2012506156.tif 000023
【図２２】
2012506156.tif 000024
【図２３】
2012506156.tif 000025
【図２４】
2012506156.tif 000026
【図２５】
2012506156.tif 000027
【図２６】
2012506156.tif 000028
【図２７】
2012506156.tif 000029
【図２８】
2012506156.tif 000030
【図２９】
2012506156.tif 000031
【図３０】
2012506156.tif 000032
【国際調査報告】
2012506156.tif 000033
2012506156.tif 000034