(57)【要約】  ゲート接続接地電界プレートを有するIII族窒化物ベースの高電子移動度トランジスタを説明する。ゲート接続接地電界プレートデバイスは、ミラー容量効果を最小化することができる。トランジスタは、高電圧空乏モードトランジスタとして形成し、低電圧エンハンスメントモードトランジスタと組み合わせて、単一の高電圧エンハンスメントモードトランジスタとして動作する部品を形成するために用いることができる。【選択図】図４
2012517699.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）であって、
２ＤＥＧチャネルを形成する一連のIII族窒化物層と、
ゲート領域内の前記III族窒化物層の第１面上のゲート電極と、
前記ゲート電極に電気的に接続され、絶縁層によって前記III族窒化物層から分離された電界プレートと、
前記電界プレートと前記ゲート電極に電気的に接続され、ゲート接続接地電界プレートを形成するグランド接続と、
を備えたことを特徴とするトランジスタ。
【請求項２】
前記一連のIII族窒化物層は、少なくとも３つのIII族窒化物層を備え、前記３つのIII族窒化物層はそれぞれ異なる組成を有する
ことを特徴とする請求項１記載のトランジスタ。
【請求項３】
前記層のうち少なくとも１つはＡｌＮであることを特徴とする請求項２記載のトランジスタ。
【請求項４】
前記２ＤＥＧチャネルは第１の２ＤＥＧチャネルであり、
前記一連のIII族窒化物層は、前記一連のIII族窒化物層のチャネルIII族窒化物層内で前記第１の２ＤＥＧチャネルを形成し、
第２の２ＤＥＧチャネルは前記一連のIII族窒化物層内にあり、前記第１の２ＤＥＧチャネルと並行である
ことを特徴とする請求項２または３記載のトランジスタ。
【請求項５】
前記一連のIII族窒化物層の前記第１面上の、前記ゲート電極と前記一連のIII族窒化物層の間に、ゲート絶縁層を備える
ことを特徴とする請求項１から４いずれか１項記載のトランジスタ。
【請求項６】
前記ゲート領域内の前記一連のIII族窒化物層内にゲート凹部を有し、前記ゲート電極の少なくとも一部は前記ゲート凹部内にある
ことを特徴とする請求項１から５いずれか１項記載のトランジスタ。
【請求項７】
前記電界プレートは、それぞれ前記一連のIII族窒化物層からの距離が異なる複数部分を有する
ことを特徴とする請求項１から６いずれか１項記載のトランジスタ。
【請求項８】
前記グランド接続は、前記トランジスタの横幅よりもよりも大きい横幅を有する導電層である
ことを特徴とする請求項１から７いずれか１項記載のトランジスタ。
【請求項９】
前記電界プレートは傾斜電界プレートであることを特徴とする請求項１から８いずれか１項記載のトランジスタ。
【請求項１０】
前記トランジスタは空乏モードトランジスタであることを特徴とする請求項１から９いずれか１項記載のトランジスタ。
【請求項１１】
請求項１から１０いずれか１項記載のトランジスタを動作させる方法であって、
前記トランジスタのソース電極と前記トランジスタのゲート電極をバイアスさせるステップを有し、
前記バイアスさせるステップの間、前記トランジスタの入出力間の容量が、ゲート接続接地電界プレートを備えていない同様のトランジスタと比較して最小化される
ことを特徴とするトランジスタ動作方法。
【請求項１２】
請求項１から１０いずれか１項記載のトランジスタと、
低電圧エンハンスメントモードトランジスタと、
を備え、
前記トランジスタは空乏モードトランジスタであり、
前記空乏モードトランジスタのソースは前記エンハンスメントモードトランジスタのドレインに電気的に接続されている
ことを特徴とする回路。
【請求項１３】
前記エンハンスメントモードトランジスタのソースはグランドされていることを特徴とする請求項１２記載の回路。
【請求項１４】
請求項１２または１３記載の回路と、
グランド接続として導電層を有する基板と、
を備え、
前記空乏モードトランジスタと前記エンハンスメントモードトランジスタは、前記基板に取り付けられ、前記エンハンスメントモードトランジスタのソース電極は、前記グランド接続に電気的に接続されている
ことを特徴とする部品。
【請求項１５】
前記エンハンスメントモードトランジスタは垂直デバイスであり、
前記空乏モードトランジスタは水平デバイスである
ことを特徴とする請求項１４記載の部品。
【請求項１６】
前記エンハンスメントモードトランジスタと前記基板の間に絶縁層が配置され、前記絶縁層は前記エンハンスメントモードトランジスタを前記基板から電気的に絶縁する
ことを特徴とする請求項１５記載の部品。
【請求項１７】
前記エンハンスメントモードトランジスタは、ゲート電極とドレイン電極が前記一連の層の１面に配置され、ソース電極が前記一連の層の反対面に配置され、前記エンハンスメントモードトランジスタのソース電極が前記基板の前記グランド接続上に直接配置されている、垂直デバイスである
ことを特徴とする請求項１４から１６のいずれか１項記載の部品。
【請求項１８】
前記基板上にソースリード、ゲートリード、ドレインリードを備え、
前記ソースリードは前記基板の前記導電層に電気的に接続され、
前記ゲートリードは前記エンハンスメントモードトランジスタの前記ゲート電極に電気的に接続され、前記基板の前記導電層から電気的に絶縁され、
前記ドレインリードは前記空乏モードトランジスタのドレイン電極に電気的に接続され、前記基板の前記導電層から電気的に絶縁されている
ことを特徴とする請求項１４から１７のいずれか１項記載の部品。
【請求項１９】
ダイオードを備え、
前記ダイオードのアノードは前記空乏モードトランジスタのドレインに電気的に接続されている
ことを特徴とする請求項１２または１３記載の部品。
【請求項２０】
請求項１９記載の回路を備えた部品であって、
前記ダイオード、前記エンハンスメントモードトランジスタ、前記空乏モードトランジスタは、共通の基板上に配置され、前記ダイオードはIII族窒化物材料を含む
ことを特徴とする部品。
【請求項２１】
請求項１記載のトランジスタと、
ダイオードと、
を備え、
前記トランジスタのソースが前記ダイオードのカソードに電気的に接続されている
ことを特徴とする回路。
【請求項２２】
前記ダイオードのアノードは前記グランド接続に電気的に接続されている
ことを特徴とする請求項２１記載の回路。
【請求項２３】
請求項２１または２２記載の回路を備えた部品であって、
前記ダイオードと前記トランジスタは共通の基板上に配置され、前記ダイオードはIII族窒化物材料を含む
ことを特徴とする部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体電子装置に関する。具体的には、電界プレートを有するIII族窒化物ＨＥＭＴデバイスおよびこれを備える回路に関する。
【背景技術】
【０００２】
これまで、パワーＭＯＳＦＥＴや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のようなデバイスを含む近年の電力半導体デバイスは、通常はシリコン（Ｓｉ）半導体材料を用いて製造されてきた。より最近では、特性がさらに優れているため、炭化ケイ素（ＳｉＣ）パワーデバイスが研究されている。III族窒化物（III−Ｎ）半導体デバイスは、大電流を伝搬させ、高電圧をサポートし、非常に低い抵抗、高電圧デバイス動作、高速スイッチング時間を提供する有望な候補として浮上している。図１に示す、一般的なIII族窒化物高電子移動度トランジスタ（ＨＥＭＴ）は、基板１０、基板上方に配置されたＧａＮなどのチャネル層１１、チャネル層上方に配置されたＡｌｘＧａ１−ｘＮなどのバリア層１２を備える。２次元電子ガス（２ＤＥＧ）チャネル１９は、チャネル層１１内のチャネル層１１とバリア層１２の間の境界近傍に導入されている。ソース電極１４およびドレイン電極１１５はそれぞれ、２ＤＥＧへの抵抗接触を形成する。ゲート電極１６は、２ＤＥＧの一部を、ゲート領域、すなわちゲート電極１６の直下で変調する。
【０００３】
電界プレートは、III族窒化物デバイスにおいて、デバイスの高電界領域内で電界を形成するために一般に用いられる。電界プレートは、ピーク電界を減衰させ、デバイス絶縁破壊電圧を高めることにより、高電圧の動作を可能とする。電界プレートを有するIII族窒化物ＨＥＭＴの例は、図２と図３に示されている。図２のデバイスは、電界プレート１８、絶縁層１３を備える。電界プレート１８は、ゲート電極１６に接続されている。すなわち、ゲート接続電界プレートである。絶縁層１３は、例えばＳｉＣ層であり、電界プレートとバリア層１２の間に配置されている。電界プレート１８は、ゲート電極１６と同じ材料を含むか、またはこれを用いて形成することができる。ゲート接続電界プレートを備えたデバイスの製造工程は、通常はその他の電界プレート構成を備えるデバイスの製造工程と比べると、比較的単純である。これは、個別の電界プレートおよびゲート電極層を形成する必要がなく、したがってゲート電極と電界プレートの積層を単一の工程で実施できるからである。しかし、図２に示すゲート接続電界プレート１８は、ゲート１６とドレイン電極１５の間の容量を増加させ、これによりデバイスの有効動作速度が減少する。この、高周波応答の減少にともなうデバイス入出力間の容量増加は、ミラー（Ｍｉｌｌｅｒ）容量効果またはミラー効果として知られている。図２に示すIII族窒化物ＨＥＭＴが用いられる用途においては、図に示すように、ソース電極１４は通常は接地される。
【０００４】
図３に示すデバイスにおいて、電界プレート１８はソース電極１４に接続されている。すなわち、電界プレート１８はソース接続電界プレートである。電界プレートをソース電極に接続することにより、ミラー効果を減衰させ、または除去することができる。これは、入力信号がゲート電極に印加されたとき、電界プレートへの電圧が固定されるからである。この構成の下では、入出力間の容量はソース−ドレイン間容量であり、通常は小さいのでデバイス性能への影響は無視できる。しかし、このデバイスの製造工程は、図２のデバイスのようなゲート接続電界プレートを備えたデバイスの製造工程よりも複雑である。
【発明の概要】
【課題を解決するための手段】
【０００５】
本開示では、III族窒化物高電子移動度トランジスタ（ＨＥＭＴ）を説明する。トランジスタは、一連のIII族窒化物層を有する。これは、２ＤＥＧチャネル、ゲート領域内の一連のIII族窒化物層の第１面上のゲート電極、ゲート電極に電気的に接続され、電気絶縁層によってIII族窒化物層から分離された電界プレート、および電界プレートとゲート電極に電気的に接続され、ゲート接続接地電界プレートを形成する接地接続を形成する。
【０００６】
ここで説明するトランジスタは、トランジスタのソース電極およびトランジスタのゲート電極をバイアスすることによって動作させることができる。バイアス動作の間、トランジスタの入出力間の容量は、ゲート接続接地電界プレートを備えていない同様のトランジスタと比較して最小化される。
【０００７】
回路は、低電圧エンハンスメントモードトランジスタとともに、ここで説明する空乏モードトランジスタの１つを備えることができる。空乏モードトランジスタのソースは、エンハンスメントモードトランジスタのドレインに電気的に接続されている。
【０００８】
部品は、基板とともに、ここで説明する回路の1つを備えることができる。基板は、接地接続として導体層を備える。空乏モードトランジスタとエンハンスメントモードトランジスタは、基板に取り付けられる。エンハンスメントモードトランジスタのソース電極は、接地接続に電気的に接続される。
【０００９】
その他の回路は、ダイオードとともに、ここで説明するトランジスタを備えることができる。トランジスタのソースは、ダイオードのカソードに電気的に接続される。
【００１０】
ここで説明するトランジスタ、回路、部品の様々な実施形態は、以下で説明する特徴の１以上を備えることができる。一連のIII族窒化物層は、少なくとも３つのIII族窒化物層を備えることができる。３つのIII族窒化物層は、それぞれ異なる組成を有する。少なくとも１つの層はＡｌＮである。２ＤＥＧチャネルは第１の２ＤＥＧチャネルとなり、一連のIII族窒化物層は第１の２ＤＥＧチャネルを一連のIII族窒化物層のチャネルIII族窒化物層内に形成することができる。第２の２ＤＥＧチャネルは、一連のIII族窒化物層内に、第１の２ＤＥＧチャネルと並行に配置することができる。絶縁層は、ゲート電極と一連のIII族窒化物層の間に配置することができる。ゲート凹部は、ゲート領域内の一連のIII族窒化物層内に配置することができる。ゲート電極の少なくとも一部は、ゲート凹部内に配置される。電界プレートは、一連のIII族窒化物層からの距離がそれぞれ異なる複数部位を備えることができる。接地接続は、トランジスタの横幅よりも大きい横幅を有する導電層で形成することができる。電界プレートは、傾斜電界プレートとして形成することができる。トランジスタは、空乏モードトランジスタとして形成することができる。エンハンスメントモードトランジスタのソースは、接地することができる。エンハンスメントモードトランジスタは垂直デバイスとして形成することができ、空乏モードトランジスタは水平デバイスとして形成することができる。絶縁層は、エンハンスメントモードトランジスタと基板の間に配置することができる。絶縁層は、エンハンスメントモードトランジスタを基板から電気的に絶縁する。エンハンスメントモードトランジスタは、一連のトランジスタ層の一面にゲート電極とドレイン電極を備え、一連の層の反対面にソース電極を備えた垂直デバイスとして形成することができる。エンハンスメントモードトランジスタのソース電極は、基板の接地接続の直上に配置することができる。部品は、基板上にソースリード、ゲートリード、ドレインリードを備えることができる。ソースリードは、基板の導体層に電気的に接続することができる。ゲートリードは、エンハンスメントモードトランジスタのゲート電極に電気的に接続し、基盤の導体層から電気的に絶縁することができる。ドレインリードは、空乏モードトランジスタのドレイン電極に電気的に接続し、基板の導体層から電気的に絶縁することができる。回路は、ダイオードを備えることができる。ダイオードのアノードは、空乏モードトランジスタのドレインに電気的に接続することができる。ダイオード、エンハンスメントモードトランジスタ、空乏モードトランジスタは、共通の基板上に配置することができる。ダイオードは、III族窒化物材料を含むことができる。ダイオードのアノードは、接地接続に電気的に接続することができる。ダイオードとトランジスタは、共通基盤上に配置することができる。ダイオードは、III族窒化物材料を含むことができる。
【図面の簡単な説明】
【００１１】
【図１】従来のIII族窒化物ＨＥＭＴデバイスの概略断面図である。
【図２】従来のIII族窒化物ＨＥＭＴデバイスの概略断面図である。
【図３】従来のIII族窒化物ＨＥＭＴデバイスの概略断面図である。
【図４】接地したゲート接続電界プレートを備える半導体トランジスタの実施形態の概略断面図である。
【図５】接地したゲート接続電界プレートを備える半導体トランジスタの実施形態の概略断面図である。
【図６】接地したゲート接続電界プレートを備える半導体トランジスタの実施形態の概略断面図である。
【図７】接地したゲート接続電界プレートを備える半導体トランジスタの実施形態の概略断面図である。
【図８】接地したゲート接続電界プレートを備える半導体トランジスタの実施形態の概略断面図である。
【図９】接地したゲート接続電界プレートを備える半導体トランジスタの概略回路図である。
【図１０】２つのトランジスタを備える部品の概略回路図である。
【図１１】図１０に示す部品の実施形態の概略平面図および断面図である。
【図１２】２つのトランジスタと１つのダイオードを備える部品の概略回路図である。
【図１３】１つのトランジスタと１つのダイオードを備える部品の概略回路図である。
【発明を実施するための形態】
【００１２】
図面において、同様の符号は同様の構成要素を示す。
【００１３】
製造が容易でミラー容量効果の影響を受けない半導体デバイスについて説明する。実施形態において、そのデバイスを備える回路を説明する。それら回路を製造する工程は、そのデバイスを備える結果として、簡略化することができる。
【００１４】
図４は、III族窒化物デバイス、すなわちIII族窒化物ＨＥＭＴの概略図を示す。同デバイスは、ゲート接続電界プレート２８を備える。電界プレートは、グランドに電気的に接続されている。このデバイスは、「接地ゲート接続電界プレート」を備えるデバイスとして参照される。ここで用いる、III族窒化物またはIII族窒化物材料、層、デバイス等という用語は、化学量論式ＡｌｘＩｎｙＧａｚＮ、ｘ＋ｙ＋１≒１に基づく複合半導体材料を含む材料またはデバイスのことである。ここで用いる、２以上の接触部またはその他の要素は、各接触部または構成要素の電位が常に略等しくなる程度に導電性がある材料によって接続されている場合、「電気的に接続されている」ものとする。ここで用いる、「接地端子（グランド端子）」または「接地」は、駆動電圧信号が相対的に比較される電位（電圧）を有する端子である。電界プレートは、複数の手法で接地に接続することができる。例えば電界プレートは、導電線の一端を電界プレートに取り付け、他端を接地に取り付けることにより、接地に直接接続することができる。あるいは、電界プレートは、以下の図８に示すように回路パッケージの接地部位に直接取り付けることができる。これに代えて電界プレートは、後述の図１１（ａ）に示すように、回路動作中に接地されている回路パッケージの端子に接続することができる。その他の接地手法も同様に可能である。ゲート１６と接地ゲート接続電界プレート２８に加えて、図４に示すIII族窒化物ＨＥＭＴは、２つのIII族窒化物層、ＧａＮなどのチャネル層１１、ＡｌｘＧａ１−ｘＮなどのバリア層１２を備える。２ＤＥＧチャネル１９は、チャネル層１１とバリア層１２の間の境界に隣接するソース電極１４とドレイン電極１５の間のチャネル層１１内に配置されている。
【００１５】
さらに、本デバイスはIII族窒化物ＨＥＭＴ構造から得られるIII族窒化物層の任意の組み合わせを備えることができる。例えば本デバイスは、図５に示すチャネル層１１とバリア層１２の間のＡｌＮ層のような別のIII族窒化物層２０を備えることができる。あるいは本デバイスは、ソース電極１４とドレイン電極１５の間の２以上の並列２ＤＥＧチャネルから得られる一連のIII族窒化物層を備えることができる。２つの２ＤＥＧチャネルを備える本デバイスの例は、図６に示されている。このデバイスは、図４に示すデバイス内の層に加えて、例えばＧａＮとＡｌｙＧａ１−ｙＮなどのような、III族窒化物層２１および２２を備える。図６のデバイスは、チャネル層１１内に２ＤＥＧチャネル１９を備え、III族窒化物層２１内にもう１つの２ＤＥＧチャネル１９を備える。実施形態によっては、図６のデバイスは、層２１内に２ＤＥＧチャネルが１つ配置され、チャネル層１１内には２ＤＥＧチャネルが配置されないように設計することができる。これは例えば、ＦｅやＣのような補償添加物またはその他の不純物をチャネル層１１内に含有させることによって実現できる。あるいは、図６のデバイスは、チャネル層１１内の２ＤＥＧが実質的にIII族窒化物層２１内の２ＤＥＧよりも導電性が少なくなり、場合によってはIII族窒化物層２１内の２ＤＥＧに対して導電性がなくなるように設計することができる。これは例えば、ＦｅやＣのような補償添加物またはその他の不純物をチャネル層１１内に含有させることによって実現できる。
【００１６】
電界プレートは、導電材料を備え、接地されていることに加えて、本デバイス内のピーク電界を減少させ、これにより本デバイスが高電圧で動作できるようにする、任意の構成を採用することができる。例えば、実施形態によっては、電界プレートは図４に示すような単一のゲート接続電界プレートを備えることができる。他の実施形態において、電界プレートは複数の電界プレートを備えることができる。この場合は、図７に示すような複数部分を有する電界プレートであるものとする。図７は、２つの電界プレート２８と２８’を備えるデバイスを示す。２つの電界プレート２８と２８’は、バリア層１２からの距離が互いに異なる。この違いは、これらが絶縁層の凹部内に配置されているか絶縁層上に配置されているかの違い、または本デバイスの絶縁層またはIII族窒化物層から電解プレートの露出上面までの距離の違いによる。１以上の電界プレートを用いる場合、全ての電界プレートは互いに電気的に接続され、少なくとも１つの電界プレートはゲートに電気的に接続され、少なくとも１つの電界プレートは接地に電気的に接続される。図７は、電界プレート２８’のみが接地に接続されている場合を示す。
【００１７】
図４〜８に示すような接地ゲート接続電界プレートを備えるデバイスにおいて、電界プレートへの電圧は一定である。そのため、入力容量は電界プレートに影響されず、電界プレートはデバイス内でミラー効果に寄与しない。また、電界プレートをパッケージの接地部位に直接配置することができるので、これらデバイスを備える回路の製造工程は簡略化できる。この配置手法の例は、図８で概略的に示されている。同図において、傾斜電界プレート２８’’がパッケージの接地部位３０に直接配置されている。絶縁層１３の凹部は１以上の傾斜壁を有する。ゲート１６は、絶縁層１３内の凹部の側壁から延設された部分として示されている。絶縁層１３は、凹部において、下部の材料層に接触する。この材料は、図８にバリア層１２として示すように、絶縁層１３の材料とは異なる。ゲート１６は、接地部位３０まで垂直方向に延設され、傾斜電界プレート２８’’はゲート１６の側壁から凹部の側壁まで延設されている。実施形態によっては、傾斜電界プレート２８’’は、ドレイン電極１５に最も近いゲートの側部において金属部分を備える。接地部位３０は、トランジスタの横幅または平面領域以上の横幅または平面領域を有する導電層で形成することができる。
【００１８】
実施形態によっては、図４〜８に示すIII族窒化物デバイスは空乏モード（Ｄモード）デバイスであり、同デバイスは、ソース電極がゲート電極と等電位であるときはＯＮ状態にある。デバイスをスイッチＯＦＦするためには、ゲート電極の電圧は、ソース電極の電圧よりも小さくなければならない。実施形態によっては、図４〜８に示すIII族窒化物デバイスは、少なくとも基板から最も遠いIII族窒化物層のゲート領域において、凹部を備えることができる。ゲート電極は、同凹部内に配置される（図示せず）。実施形態によっては、図４〜８に示すIII族窒化物デバイスは、絶縁材料すなわち絶縁部を、ゲート電極とIII族窒化物材料の間に備えることができる（図示せず）。
【００１９】
ゲート電極における電圧が一定である少なくとも１つのトランジスタを備える回路とデバイスは、図４〜９に示すようなトランジスタを備えることができる。図９は、図４〜８に示す実施形態のデバイスの回路図である。同図において、電界プレート２８はゲートと接地に接続されている。これらトランジスタを回路とデバイス内で用いると、パッケージング工程および製造工程を簡略化し、同時にミラー効果が回路とデバイスの性能を劣化させることを抑制できる。接地ゲート接続電界プレートを備える回路とデバイスの実施形態は、図１０〜１３に示されている。
【００２０】
ここで用いる「ブロック電圧」という用語は、トランジスタに電圧が印加されたとき、過大電流がトランジスタに流れることを抑制するトランジスタの能力を示す。例えば、通常導電の間における動作電流の０．００１倍超の電流である。換言すると、トランジスタが印加される電圧をブロックするとき、トランジスタに流れる総電流は、通常導電の間における動作電流の０．００１倍を超えない。
【００２１】
図１０の回路図で表される実施形態は、高電圧ＤモードIII族窒化物トランジスタ４０を有する部品を備える。III族窒化物トランジスタ４０は、接地ゲート接続電界プレート、低電圧エンハンスメントモード（すなわち、ノーマリーＯＦＦ）トランジスタ４２を備える。III族窒化物トランジスタ４０のソースは、エンハンスメントモード（Ｅモード）トランジスタ４２のドレインに電気的に接続されている。Ｅモードトランジスタ４２のソースは、グランドに電気的に接続されている。図１０の部品は、単一の高電圧Ｅモードトランジスタと同様に動作する。すなわち、入力電圧信号がＥモードトランジスタのゲートに印加され、Ｅモードトランジスタのソースがグランドに接続されているとき、ノード４６へ印加された入力電圧信号により、ノード４４において、高電圧Ｅモードトランジスタのドレイン端子で生成された出力信号と同じ出力信号を生成することができる。
【００２２】
図１０の部品において、ノード４４が正電圧に保持され、十分な正電圧（すなわち、Ｅモードトランジスタ４２の閾値電圧より大きい電圧）がノード４６に印加されているとき、電流はノード４４からノード４７へ流れる。Ｅモードトランジスタ４２の閾値電圧より小さい電圧、例えば０Ｖがノード４６に印加されているとき、実質的には電流は流れない。この高電圧Ｅモードデバイスの構成は、単一の高電圧Ｅモードデバイスにとって望ましい。高電圧Ｅモードトランジスタは通常は製造が難しいからである。
【００２３】
高電圧（ＨＶ）がノード４４に印加され、ノード４６が０Ｖにバイアスされたとき、Ｅモードトランジスタ４２は、｜Ｖｔｈ｜に略等しいかまたは僅かに大きい電圧をブロックする。｜Ｖｔｈ｜は、III族窒化物トランジスタ４０の閾値電圧の大きさである。Ｖｔｈの通常の値は、約５〜１０Ｖである。ＨＶの値は、特定の回路アプリケーションに依拠するが、ＨＶは通常は｜Ｖｔｈ｜より遥かに大きい。例えば、ＨＶは約６００Ｖ、約１２００Ｖ、または高電圧用途に適したその他任意の電圧になり得る。したがってノード４５における電圧は、｜Ｖｔｈ｜に略等しいかわずかに大きい。そのため、III族窒化物トランジスタはＯＦＦ状態にあり、ＨＶ−｜Ｖｔｈ｜に略等しい電圧をブロックする。高電圧（ＨＶ）がノード４４に印加され、ノード４６がＥモードトランジスタ４２の閾値電圧Ｖｔｈ，４２より大きい電圧、例えば２×Ｖｔｈ，４２にバイアスされたたとき、電流はノード４４からノード４７へ流れ、Ｅモードトランジスタ４２の両端電圧降下ＶＦは｜Ｖｔｈ｜よりもずっと小さくなり、通常は約０．２Ｖ未満となる。これら条件の下では、ノード４５における電圧はＶＦとなり、III族窒化物トランジスタ４０のゲート−ソース電圧ＶＧＳ４０は約−ＶＦとなる。
【００２４】
III族窒化物トランジスタ４０は、例えば６００Ｖや最小１２００Ｖやその他の回路アプリケーションが要求する適当なブロック電圧のような大電圧をブロックすることができる。さらに、III族窒化物トランジスタ４０の閾値電圧Ｖｔｈは、−ＶＦよりも十分に小さくなければならない。これは、ノード４４からノード４７に流れる電流が回路アプリケーションにとって十分小さい損失でIII族窒化物トランジスタ４０を通過できるように、部品がＯＮ状態にあるとき、III族窒化物トランジスタ４０のゲート−ソース電圧ＶＧＳ４０がＶｔｈよりも十分に大きくなるようにするためである。例えば、Ｖｔｈは−３Ｖ、−５Ｖ、または−７Ｖよりも小さい場合がある。III族窒化物トランジスタ４０のゲート−ソース電圧ＶＧＳ４０が約−ＶＦであるとき、III族窒化物トランジスタ４０は、７Ｗ未満の損失で１０Ａまたはこれより大きい電流を通過させることができる。
【００２５】
Ｅモードトランジスタ４２は、｜Ｖｔｈ｜より大きい電圧を少なくともブロックすることができる。｜Ｖｔｈ｜は、III族窒化物トランジスタ４０の閾値電圧の大きさである。実施形態によっては、Ｅモードトランジスタ４２は約２×｜Ｖｔｈ｜をブロックすることができる。通常の高電圧ＤモードIII族窒化物トランジスタの閾値電圧は約−５Ｖ〜−１０Ｖであるので、Ｅモードトランジスタ４２は約１０〜２０Ｖまたはそれ以上をブロックすることができる。実施形態によっては、Ｅモードトランジスタ４２は、例えば垂直Ｓｉ電界効果トランジスタ（ＦＥＴ）のようなシリコン（Ｓｉ）ベースのトランジスタである。他の実施形態では、Ｅモードトランジスタ４２は、例えば２００７年９月１７日に出願された米国特許出願第１１／８５６，６８７号、２００８年４月１４日に出願された米国特許出願第１２／１０２，３４０号、２００８年１１月２６日に出願された米国特許出願第１２／３２４，５７４号、２００８年４月２３日に出願された米国特許出願第１２／１０８，４４９号に記載されているようなIII族窒化物ベースのトランジスタである。これら特許出願は全て参照によって本願に組み込まれる。また、図１０に示す部品は、Ｅモードトランジスタ４２のソースとIII族窒化物トランジスタ４０の電界プレートがグランド（図示せず）ではなく互いに電気的に接続されている場合は、単一の高電圧Ｅモードトランジスタと同様に動作することもできる。
【００２６】
図１１（ａ）（ｂ）は、図１０の部品をパッケージングした後の１構成例の平面図と断面図をそれぞれ示す。パッケージの関連する構成要素のみが図内に含まれる。この構成において、Ｅモードトランジスタ４２は垂直低電圧ＳｉＭＯＳデバイス（ＦＥＴ）であり、III族窒化物トランジスタ４０は水平高電圧Ｄモードデバイスである。III族窒化物トランジスタ４０は、パッケージの接地部位３０に直接接続された接地ゲート接続電界プレート２８を備える。この部位は、以後パッケージベース３０と呼ぶ。実施形態によっては、Ｅモードトランジスタ４２は、例えば２００７年９月１７日に出願された米国特許出願第１１／８５６，６８７号、２００８年４月１４日に出願された米国特許出願第１２／１０２，３４０号、２００８年１１月２６日に出願された米国特許出願第１２／３２４，５７４号、２００８年４月２３日に出願された米国特許出願第１２／１０８，４４９号に記載されているようなIII族窒化物デバイスである。Ｅモードトランジスタ４２は、ソース電極６４、ゲート電極６６、ドレイン電極６０を備える。Ｅモードトランジスタ４２は、キャリア６１上に配置されている。キャリア６１は、パッケージベース３０上に配置されている。実施形態によっては、構造を配置することには、エポキシまたは半田接続で構造を接着することが含まれる。キャリア６１は、少なくとも導電層９１、絶縁層９２を備える。導電層９１は、例えば金（Ａｕ）であり、ドレイン電極６０に隣接している。絶縁層９２は、例えばＡｌＮであり、パッケージベース３０に隣接している。絶縁層９２は、Ｅモードトランジスタ４２をパッケージベース３０から電気的に絶縁する。III族窒化物トランジスタ４０は、電界プレート２８に接続されたゲート電極（図示せず）とともに、ソース電極１４とドレイン電極１５を備える。
【００２７】
この実施形態において、III族窒化物トランジスタ４０の電界プレート２８とＥモードトランジスタ４２のソース電極６４は、例えばワイヤ接続またはビアホールによってパッケージベース３０に接続されている。キャリア６１の導電層は、例えばワイヤ接続または銅ストライプによってIII族窒化物トランジスタ４０のソース電極１４に接続されている。これにより、Ｅモードトランジスタ４２のドレイン電極６０は、III族窒化物トランジスタ４０のソース電極１４に電気的に接続される。Ｅモードトランジスタ４２のゲート電極６６は、例えばワイヤ接続によってパッケージ上のゲートリード７６に接続されている。III族窒化物トランジスタ４０のドレイン電極１５は、例えばワイヤ接続によってパッケージのドレインリード７４に接続されている。パッケージベース３０は、例えばワイヤ接続または銅ストライプによってパッケージ上のソースリード７７に接続されている。パッケージのソースリード７７上の端子４７は、グランドに接続することができる。これに代えて、パッケージベース３０全体をパッケージのソースリード７７に接続するのではなくグランド材料に接着することができる。さらに、図１１（ａ）（ｂ）に示す部品は、端子４７がグランド（図示せず）に接続されていない場合、単一の高電圧Ｅモードトランジスタと同様に動作することもできる。
【００２８】
図１１のパッケージ部品のその他の構成も同様に可能である。例えば、Ｅモードトランジスタ４２を、２ＤＥＧを形成するIII族窒化物層の同じ側にゲート電極とドレイン電極を備え反対側にソース電極を備える低電圧Ｅモードトランジスタと置き換えた場合、低電圧Ｅモードトランジスタは、低電圧Ｅモードトランジスタとパッケージベース３０の間に絶縁層を設けることなく、パッケージベース３０上に直接配置することができる。これにより、キャリア６１を必要としないようにすることができる。また、ソース電極をパッケージベース３０に直接接続することができる。すなわち、２つの導電部を互いに直接接続することができる。
【００２９】
図１２の部品は、図１０の部品と同様であるが、さらにダイオード７０を備える。ダイオード７０のアノードは、III族窒化物トランジスタ４０のドレインに電気的に接続されている。この部品は、例えば力率補正（ＰＦＣ）のような回路アプリケーションにおいて用いることができる。実施形態によっては、ダイオード７０はIII族窒化物材料を備える。例えばダイオード７０は、III族窒化物トランジスタ４０と同じIII族窒化物材料で形成することができる。ダイオード７０とIII族窒化物トランジスタ４０はさらに、同じチップ上に製造することができる。III族窒化物トランジスタと同じIII族窒化物材料で製造することができるIII族窒化物ダイオードは、２００８年１２月１０日に出願された米国特許出願第１２／３３２，２８４号内で説明されている。同出願は、参照により全体が本願に組み込まれる。
【００３０】
図１３に示す実施形態は、高電圧ＤモードIII族窒化物トランジスタ４０を有する部品を備える。III族窒化物トランジスタ４０は、接地ゲート接続電界プレートと低電圧ダイオード７１を備える。III族窒化物トランジスタのソースは、ダイオードのカソードに電気的に接続されている。ダイオードのアノードは、グランドに電気的に接続されている。図１３の部品は、単一の高電圧ダイオードと同様に動作する。ノード８４における電圧Ｖ８４が０より大きいとき、ダイオードはＯＦＦとなり（すなわち逆バイアスされ）、電流はノード８４からノード８７へ流れない。Ｖ８４が０より大きくIII族窒化物トランジスタ４０の閾値電圧｜Ｖｔｈ｜より小さいとき、III族窒化物トランジスタチャネルはピンチオフしない。そのため全ての電圧がダイオード７１によってブロックされ、ノード８５における電圧Ｖ８５はＶ８４に略等しい。Ｖ８４が｜Ｖｔｈ｜超に増加すると、III族窒化物トランジスタ４０はＯＦＦにバイアスされ、ノード８５における電圧は約｜Ｖｔｈ｜またはこれよりわずかに高くなり、その他全ての電圧（すなわちＶ８４−｜Ｖｔｈ｜）はIII族窒化物トランジスタ４０によってブロックされる。ダイオード７１がＯＮ状態において順方向バイアスされているとき、電流はノード８７からノード８４へ流れる。これを生じさせるためには、ノード８４における電圧は約−｜Ｖｏｎ｜よりも小さくなければならない。｜Ｖｏｎ｜は、ダイオード７１のターンオン電圧である。この部品は、単一の高電圧ダイオードにとって望ましい。低電圧ダイオードのターンオン電圧は通常、高電圧ダイオードのターンオン電圧よりも低いからである。そのため、図１３の部品は単一の高電圧ダイオードよりも小さい順方向損失を有する。
【００３１】
実施形態によっては、低電圧ダイオード７１はＳｉベースダイオードである。他の実施形態において、低電圧ダイオード７１はIII族窒化物材料を備える。さらに他の実施形態において、ダイオード７１はIII族窒化物トランジスタ４０と同じIII族窒化物材料を備え、ダイオード７１とIII族窒化物トランジスタ４０は同じチップ上に製造することができる。
【００３２】
III族窒化物トランジスタ４０は、例えば６００Ｖや最小１２００Ｖや回路アプリケーションが要求するその他の適当なブロック電圧のような大電圧をブロックすることができる。さらに、電流がダイオード７１とIII族窒化物トランジスタ４０を通過するように、部品が順方向バイアスされているとき、ノード８５における電圧は約−｜Ｖｏｎ｜である。これらのバイアス条件にあるIII族窒化物トランジスタ４０のゲート−ソース電圧ＶＧＳ４０は、｜Ｖｏｎ｜に略等しい。部品がＯＮ状態にあるときIII族窒化物トランジスタ４０がノード８７からノード８４へ流れる電流を回路アプリケーションにとって十分小さい損失で通過させるようにするため、III族窒化物トランジスタ４０の閾値電圧Ｖｔｈは、｜Ｖｏｎ｜よりも十分に小さくなければならない。例えば、｜Ｖｏｎ｜は約０．２Ｖまたはそれ未満であり、Ｖｔｈは−３Ｖ、−５Ｖ、または−７Ｖよりも小さく、III族窒化物トランジスタ４０のゲート−ソース電圧ＶＧＳ４０が｜Ｖｏｎ｜に略等しいとき、III族窒化物トランジスタ４０は７Ｗ未満の損失で１０Ａまたはそれより大きい電流を通過させることができる。また、図１３に示す部品は、低電圧ダイオード７１のアノードとIII族窒化物トランジスタ４０の電界プレートがグランド（図示せず）に電気的に接続されるのではなく互いに電気的に接続されている場合、単一の高電圧ダイオードと同様に動作することもできる。
【００３３】
デバイス性能にとって有利なその他の特徴は、図４〜８内に含まれている。これらはゲート電極とIII族窒化物層の間のゲート絶縁層、保護層、III族窒化物材料のゲート領域内の凹部を含むが、これに限られるものではない。これら特徴は、独立してまたは互いに組み合わせて用いることができる。
【図１】
2012517699.tif 000003
【図２】
2012517699.tif 000004
【図３】
2012517699.tif 000005
【図４】
2012517699.tif 000006
【図５】
2012517699.tif 000007
【図６】
2012517699.tif 000008
【図７】
2012517699.tif 000009
【図８】
2012517699.tif 000010
【図９】
2012517699.tif 000011
【図１０】
2012517699.tif 000012
【図１１】
2012517699.tif 000013
【図１２】
2012517699.tif 000014
【図１３】
2012517699.tif 000015
【国際調査報告】
2012517699.tif 000016
2012517699.tif 000017