(57)【要約】  アンテナ構造体が半導体チップに集積される。アンテナ構造体は、ａ）一つ以上の貫通シリコンビア（ＴＳＶ）とｂ）一つ以上のクラック停止構造体のうち少なくとも一方によって形成される。特定の実施形態では、アンテナ構造体は、ＴＳＶによって形成されたアンテナ素子を含む。アンテナ構造体は、クラック停止構造体によって形成された方向素子を更に含み得る。他の特定の実施形態では、アンテナ構造体はクラック停止構造体によって形成されたアンテナ素子を含み、ＴＳＶによって形成された方向素子を更に含み得る。
2012509653.tif 000002
【特許請求の範囲】
【請求項１】
集積回路内に集積されたアンテナ構造体であって、半導体製造構造体を備えたアンテナ構造体。
【請求項２】
前記半導体製造構造体が貫通シリコンビアを備える、請求項１に記載のアンテナ構造体。
【請求項３】
前記半導体製造構造体がクラック停止構造体を備える、請求項２に記載のアンテナ構造体。
【請求項４】
前記半導体製造構造体がクラック停止構造体を備える、請求項１に記載のアンテナ構造体。
【請求項５】
前記アンテナ構造体がアンテナ素子を備える、請求項１に記載のアンテナ構造体。
【請求項６】
前記アンテナ素子が蛇行形状を有する、請求項５に記載のアンテナ構造体。
【請求項７】
前記アンテナ素子がクラック停止構造体によって形成されている、請求項５に記載のアンテナ構造体。
【請求項８】
前記アンテナ構造体が方向素子を更に備える、請求項５に記載のアンテナ構造体。
【請求項９】
前記半導体製造構造体が貫通シリコンビア及びクラック停止構造体の両方を備える、請求項１に記載のアンテナ構造体。
【請求項１０】
前記貫通シリコンビア及び前記クラック停止構造体が互いに結合されてアンテナ素子を形成している、請求項９に記載のアンテナ構造体。
【請求項１１】
前記アンテナ構造体が方向素子を備える、請求項１に記載のアンテナ構造体。
【請求項１２】
前記方向素子がクラック停止構造体によって形成されている、請求項１１に記載のアンテナ構造体。
【請求項１３】
前記方向素子が貫通シリコンビアによって形成されている、請求項１１に記載のアンテナ構造体。
【請求項１４】
前記半導体製造構造体が前記集積回路のアクティブ領域に配置されたＴＳＶを備え、クラック停止構造体が前記アクティブ領域の周辺に少なくとも部分的に配置されている、請求項１に記載のアンテナ構造体。
【請求項１５】
第一のダイと、
前記第一のダイの上に積層された第二のダイと、
アンテナ構造体を形成するために前記第一のダイ及び前記第二のダイに設けられた複数のＴＳＶとを備えた請求項１に記載の集積回路。
【請求項１６】
前記アンテナ構造体が前記第一のダイに設けられた回路に電気的に接続されている、請求項１５に記載の集積回路。
【請求項１７】
半導体チップに集積されたアンテナ構造体を製造する方法であって、
前記アンテナ構造体を設けるために半導体製造構造体を形成する段階を備える方法。
【請求項１８】
前記半導体製造構造体がａ）一つ以上の貫通シリコンビア及びｂ）一つ以上のクラック停止構造体のうち少なくとも一方を備える、請求項１７に記載の方法。
【請求項１９】
前記半導体製造構造体を形成する段階が、前記アンテナ構造体のアンテナ素子を設けるために一つ以上のＴＳＶを形成する段階を備える、請求項１７に記載の方法。
【請求項２０】
前記アンテナ構造体の方向素子を設けるために一つ以上のクラック停止構造体を形成する段階を更に備えた請求項１９に記載の方法。
【請求項２１】
前記半導体製造構造体を形成する段階が、前記アンテナ構造体のアンテナ素子を設けるために一つ以上のクラック停止構造体を形成する段階を備える、請求項１７に記載の方法。
【請求項２２】
前記アンテナ構造体の方向素子を設けるために一つ以上の貫通シリコンビアを形成する段階を更に備えた請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、一般的に無線通信用のアンテナに係り、特に貫通シリコンビアやクラック停止部等の半導体製造構造体を用いて半導体チップに集積されたアンテナに関する。
【背景技術】
【０００２】
無線通信デバイスは益々普及してきている。一般的に、無線通信は、情報の物理的キャリア（例えばワイヤ）を用いずに一定距離にわたって情報通信を可能にする。採用されている無線通信技術のタイプに応じて、デバイスは、短距離通信（リモコンやＢｌｕｅｔｏｏｔｈ等用に使用される赤外線（ＩＲ）通信等）及び／又は長距離通信（携帯電話通信等）をサポートできる。多様なタイプの無線通信デバイスが当該分野において知られている。無線通信デバイスの例として、多様なタイプの固定、携帯及び移動の双方向無線（例えば、プロフェッショナル用のＬＭＲ（Ｌａｎｄ  Ｍｏｂｉｌｅ  Ｒａｄｉｏ）、ＳＭＲ（Ｓｐｅｃｉａｌｉｚｅｄ  Ｍｏｂｉｌｅ  Ｒａｄｉｏ）、又はＦＲＳ（Ｆａｍｉｌｙ  Ｒａｄｉｏ  Ｓｅｒｖｉｃｅ）やＧＭＲＳ（Ｇｅｎｅｒａｌ  Ｍｏｂｉｌｅ  Ｒａｄｉｏ  Ｓｅｒｖｉｃｅ）やＣＢ（Ｃｉｔｉｚｅｎｓ  Ｂａｎｄ）無線等のコンシューマ用双方向無線、アマチュア無線サービス（ハム無線）、コンシューマ及びプロフェッショナル用のマリンＶＨＦ無線等）、移動電話（例えば携帯電話、コードレス電話等）、ポケットベル、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、無線ハンドヘルド型デバイス（Ｂｌａｃｋｂｅｒｒｙ（登録商標）無線ハンドヘルド）、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）ユニット、無線コンピュータ周辺機器（無線マウス、キーボード、プリンタ等）、無線センサ、ＲＦＩＤデバイス、テレビゲームデバイス、又は無線周波数（ＲＦ）やＢｌｕｅｔｏｏｔｈやＩＥＥＥ  ８０２．１１やＷｉＦｉ等の無線通信プロトコル用の通信インターフェースを有するデバイスが挙げられる。無線通信デバイスは、一対一通信、一対多通信、放送、セルラーネットワーク、及び／又は他の無線ネットワーク通信をサポートできる。
【０００３】
無線通信デバイスには一般的に、信号の送受信用にアンテナが含まれる。アンテナは従来半導体チップの外部に設けられる（例えば“オフシリコン”）。従って、無線通信デバイスは一つ以上の半導体チップを含み得て、その半導体チップは、プロセッサ等の無線通信用の所望の動作を行うための多様な論理回路、及び／又は、例えば通信する情報を発生させるための及び／又は受信した通信を処理するための他の論理回路を含み得る。また、無線通信デバイスは更にアンテナを含み得て、そのアンテナは従来、上記デバイスの半導体チップの外部に設けられる。従って、そのアンテナは外部アンテナと称されるが、これは、半導体チップの集積部品としてではなく、半導体チップの外部に設けられるからである。このような外部アンテナは、何らかの方法で無線通信デバイス内部において、一つ以上の半導体チップと通信可能にインターフェース接続又は結合され得る。従って、従来、半導体チップ及びアンテナはそれぞれ別々に予め製造されることが多く、ポスト半導体製造方法で（つまり、リソグラフィ、堆積、エッチング及び／又はチップの半導体製造において通常行われる他のプロセス等の半導体製造後に）互いに結合される。一つ以上の単導体チップによって占められる空間に加えて、外部アンテナが従来、無線通信デバイス内部の大きな空間を望ましくなく占有している。
【０００４】
場合によっては、アンテナは半導体チップ上に設けられる。つまり、場合によっては、アンテナは、チップの半導体製造中にチップ上に形成され得る。従来、このようなアンテナは、シリコンダイ表面の大部分をコーティングすることによってそのシリコンダイ上に設けられる。例えば、アンテナは、半導体チップの層に金属を堆積させることによってオンチップで実装され得るが、このような水平配向アンテナは、チップの層の表面の望ましく量の空間を占め得る。更に、このような実装には、アンテナの実装のため専用の金属ストリップを使用することが必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６０２２７９１号明細書
【特許文献２】米国特許第６４９５９１８号明細書
【特許文献３】米国特許出願公開第２００６／０２２０２５０号明細書
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施形態は一般的に、半導体チップに集積されたアンテナ構造体を対象とするものである。一実施形態によると、集積回路に集積されたアンテナ構造体が提供される。集積されたアンテナ構造体は半導体製造構造体を備える。特定の実施形態では、半導体製造構造体は貫通シリコンビア（ＴＳＶ）を備える。更に又は代わりに、特定の実施形態では、半導体製造構造体はクラック停止構造体を備える。特定の実施形態では、アンテナ構造体はアンテナ素子を備える。アンテナ素子はＴＳＶ及び／又はクラック停止構造体によって形成され得る。特定の実施形態では、アンテナ構造体は方向素子を備える。方向素子はＴＳＶ及び／又はクラック停止構造体によって形成され得る。
【０００７】
他の例示的な実施形態によると、半導体チップに集積されたアンテナ構造体を製造する方法が提供される。本方法は、アンテナ構造体を設けるために半導体製造構造体を形成する段階を含む。半導体製造構造体はａ）一つ以上のＴＳＶ及びｂ）一つ以上のクラック停止構造体のうち少なくとも一方を備える。
【０００８】
更に他の実施形態によると、ＴＳＶ及びクラック停止構造体を含む集積回路が提供される。ＴＳＶ及びクラック停止構造体のうち少なくとも一方がアンテナ構造体を形成する。
【０００９】
以上の説明は、広く概略的なものであり、本発明の特徴及び技術的利点は、以下の詳細な説明によってより良く理解されるものである。以下においては、本発明の特許請求の対象である追加的な特徴及び利点が説明される。当業者は、開示されるコンセプト及び具体的な実施形態を、本発明と同一目的を果たす他の構造に変更又は設計する基として容易に利用し得ることを理解されたい。また、当業者は、そのような等価な構造は本願の特許請求の範囲に係る本発明の技術から逸脱しないものであることも理解されたい。その組織及び動作方法の両方に関して本発明を特徴付けると考えられる新規特徴部は、更なる対象及び利点と共に、添付図面を参照して以下の説明によってより良く理解されるものである。しかしながら、各図面は、例示及び説明のみを目的として提供されるものであり、本発明を限定するものではないことを理解されたい。
【００１０】
本発明のより完全な理解のため、添付図面を参照して以下説明する。
【図面の簡単な説明】
【００１１】
【図１】図１Ａは集積されたアンテナ素子を有する半導体チップの例示的な一実施形態を示す図である。図１Ｂは、一実施形態による図１Ａの集積されたアンテナ素子を形成するための例示的な一方法を示す断面図である。
【図２】チップクラック停止部を含む半導体チップの例示的な一実施形態を示すブロック図であり、そのチップクラック停止部がアンテナ構造体の少なくとも一部分を形成するように構成されている。
【図３】チップクラック停止部を含む半導体チップの例示的な他の実施形態を示すブロック図であり、そのチップクラック停止部がアンテナ素子に結合されて、アンテナ素子の長さを伸ばしている。
【図４Ａ】集積されたアンテナ構造体を有する半導体チップの例示的な実施形態を更に示す。
【図４Ｂ】集積されたアンテナ構造体を有する半導体チップの例示的な実施形態を更に示す。
【図４Ｃ】集積されたアンテナ構造体を有する半導体チップの例示的な実施形態を更に示す。
【図５】集積されたアンテナ構造体を有する半導体チップを形成するための例示的な作業フローを示すフロー図である。
【図６】本発明の一実施形態が有利に採用可能である例示的な無線通信システムを示すブロック図である。
【発明を実施するための形態】
【００１２】
本明細書の実施形態は一般的に半導体チップに集積されたアンテナ構造体を対象とするものである。本願において、アンテナ構造体とは一般的に、アンテナ素子、及び／又はそのアンテナ素子の効率を補助できる付随的な方向素子（例えば、反射体、導波体等）を指称する。従って、“アンテナ構造体”は、アンテナ素子若しくは附随する方向素子のいずれか、又はその両方を指称する。例えば、一部実施形態では、集積されたアンテナ構造体を有するチップは、共に実装される附随的な方向素子を備えないアンテナ素子を有し得る一方、他の実施形態では、集積されたアンテナ構造体を有するチップは、アンテナ素子及び附随する方向素子の両方を含み得る。
【００１３】
アンテナ構造体が半導体チップに集積されている無線通信用のアンテナ構造体用のシステム及び形成方法を提供する。特定の実施形態では、アンテナ構造体が、半導体製造構造を用いてチップ内に設けられる。本願において、アンテナ構造体を実装するために用いられる“半導体製造構造体”とは、貫通シリコンビア（ＴＳＶ，ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ  ｖｉａ）若しくはクラック停止部又はこれら両方として定義される。半導体ダイと別にアンテナ構造体を形成する（その後、アンテナ構造体を予め製造された半導体ダイに結合する）のではなくて、特定の実施形態では、アンテナ構造体が半導体ダイに集積して設けられるように半導体ダイを製造する際に、アンテナ構造体を形成する。
【００１４】
そのようにして形成された集積アンテナ構造体を有する結果物の半導体チップの例示的な実施形態についても説明する。勿論、当業者によって理解されるように、本明細書で説明されるコンセプト及び技術は、集積されたアンテナ構造体の特定の実施形態や構造に限定されるものでなく、所定の応用に望まれる多様な構造（例えば形状、長さ等）のアンテナ構造体を、本明細書で開示されるコンセプト及び方法に従って形成することができる。
【００１５】
特定の実施形態は、アンテナ構造体を実装するために半導体チップ内に存在する半導体製造構造体を利用する。本願において“半導体製造構造体”との用語は一般的に、半導体チップの製造中に形成されるＴＳＶ構造体若しくはクラック停止構造体、又はＴＳＶ構造体及びクラック停止構造体の両方を指称する。従って、このような半導体製造構造体は一般的に、チップ製造中にそのチップ上に形成される構造体を指称し、チップの外部に又はチップとは別に形成される構造体と区別される。
【００１６】
特定の実施形態では、半導体製造構造体は、半導体チップの製造における機械的又は構造的補助及びアンテナ構造体の実装のための利用の二重の目的で機能する。例えば、クラック停止部は、半導体の製造中に利用可能であり（例えば、クラック停止部は、ダイをウェーハからダイの機能部分にダイシングする際に生じるクラックの広がりを防止するためにダイの機能部分の周辺に設けられる）、また、クラック停止部は、ダイ上にアンテナ構造体を設けるためにも利用可能である。
【００１７】
特定の実施形態では、アンテナ構造体の実装に用いられる半導体製造構造体の全て又は一部分が、アンテナの実装及びチップ製造の補助の二重の目的ではなくて、アンテナの実装のためだけに使用され得る。
【００１８】
一実施形態では、アンテナアレイが、半導体ダイ又はダイ積層体中のＴＳＶを用いて構成される。例えば、ＴＳＶのアレイを、ダイの頂面及び底面上の接続パッドと共にダイ上に設けることができる。ダイは、単独で保持されるか、又は所望のビア長さが得られるまで他のダイ上に連続的に積層され得る。ダイは、蛇行した構造（又は他の所望のアンテナ構造）にビアを交互に接続する適切な金属層接続部を有し得る。特定の実施形態では、このようにアンテナアレイを実装するのに、最大二層の金属層しか必要とされない。例示的な実施形態では、このようにして、高周波短距離アンテナアレイを、半導体チップ内に集積して（例えばＴＳＶ等の半導体製造構造体を用いて）構成可能である。一実施形態では、単一のダイがアンテナとして用いられ、その単一のダイがＲＦダイ上に積層される。
【００１９】
特定の実施形態では、アンテナ構造体が（例えばＴＳＶによって）実装されているダイ積層体が、同様にＴＳＶを用いて、機能ダイを含むか又はこれに取り付けられ得る。従って、結果物の半導体チップは、アンテナ構造体と、アクティブ機能領域（例えばプロセッサ等の無線通信デバイスの所望の回路／論理回路及び／又は他の論理回路の実装用）との両方を含み得る。
【００２０】
例示的な一実施形態では、アンテナ素子（例えばアンテナアレイ）が、ＴＳＶによってチップ内部に実装される。更に、一つ以上の方向素子がクラック停止構造体によって実装され得る。このようなクラック停止構造体は、チップのアクティブ領域の周辺に配置され得て、応力クラックがチップのアクティブ領域内に広がること（例えば、ウェーハからのチップのダイシング中に）を防止する機能を有し得る。更に、クラック停止構造体は、アンテナ素子用の方向素子と機能してアンテナ素子の効率を上昇させるという二重の目的を果たすように構成可能である。
【００２１】
例示的な他の実施形態では、アンテナ素子（例えばアンテナアレイ）は、チップ内部のクラック停止構造体によって実装される。更に、一つ以上の方向素子をＴＳＶによって実装して、アンテナ素子の効率を上昇させることができる。
【００２２】
集積されたアンテナ構造体を有する半導体チップの例示的な実施形態について更に説明する前に、例示目的で一般的な半導体製造プロセスについて概説する。本発明の実施形態は、本明細書で説明される例示的な半導体製造プロセスに限定されるものではないことを理解されたい。本明細書で説明される半導体製造プロセスに加えて又はこれに代えて、集積されたアンテナ構造体を有する所望の半導体ダイを形成するのに適した半導体製造プロセスを採用し得る。
【００２３】
半導体製造プロセスとは一般的に半導体チップを形成するプロセスを指称する。従来の半導体製造において一般的に採用されている例示的な半導体製造プロセスは、堆積プロセス、除去プロセス、パターニングプロセス、及び電気特性を変更するためのプロセスを含む。従来、堆積プロセスは、基板（例えばウェーハ）上に物質を成長、コーティング又は転写する（特に、物理気相堆積（ＰＶＤ，ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、化学気相堆積（ＣＶＤ，  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、電気化学析出（ＥＣＤ，ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシー（ＭＢＥ，ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）、及び／又は原子層堆積（ＡＬＤ，ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）を用いて）ために採用される。従来、除去プロセスは、基板（例えばウェーハ）から物質をバルクで又は選択的に除去する（例えばエッチングプロセス、化学機械平坦化（ＣＭＰ，ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ  ｐｌａｎａｒｉｚａｔｉｏｎ）等を用いて）ために採用される。パターニングは、堆積した物質の既存の形状を成形又は変更する一連のプロセスを含み得て、一般的にリソグラフィと称されることが多い。電気特性の変更は、トランジスタのソース及びドレインのドーピングを介して行われ得て、続いて、例えば、注入されたドーパントを活性化するための炉アニール又は急速熱アニール（ＲＴＡ，ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）が行われ、又はＵＶ処理（ＵＶＰ，ＵＶ  ｐｒｏｃｅｓｓｉｎｇ）において紫外線に露光することでｌｏｗ‐ｋ絶縁体中の誘電率を減少させる。これらのうち一つ以上を用いて、そして場合よっては他の半導体製造プロセスを用いて、半導体チップを形成することができる。
【００２４】
“半導体製造構造体”との用語は、半導体チップを製造するために採用可能な上記及び／又は他の半導体製造プロセスによって形成されるＴＳＶ構造体若しくはクラック停止構造体、又はＴＳＶ構造体及びクラック停止構造体の両方を含むものである。本明細書で説明されるように、アンテナ構造体を実装するためのこのような製造構造体によって、集積されたアンテナ構造体を有するチップが得られる。
【００２５】
半導体製造において使用されることのあるプロセスの一つは、貫通シリコンビア（ＴＳＶ）の形成である。一般的に、ＴＳＶは、シリコンウェーハ又はダイ（又は複数の積層ダイ）を完全に貫通する垂直ホール（ビア）を指称する。多くの場合、垂直ホールを用いて、ダイを介する電気接続部を形成する。例えば、ダイを介して電気接続部を提供するために、金属ストリップがＴＳＶにおいて一般的に使用される。ＴＳＶ技術は、例えば、三次元（３Ｄ）パッケージ及び３Ｄ集積回路を形成するのに一般的に採用されている。一般的に、３Ｄパッケージは、垂直に積層された二つ以上のチップ（集積回路）を含み、それらチップが占有する空間を小さくする。３Ｄパッケージの多くにおいて、積層チップは、エッジに沿って互いに配線されて、このエッジ配線がパッケージの長さ及び幅を僅かに増大させて、通常はチップ間に追加の“インターポーザー（ｉｎｔｅｒｐｏｓｅｒ）”層を必要とする。３Ｄパッケージによっては、ＴＳＶが、このようなエッジ配線の代わりに採用されて、ＴＳＶが、チップの本体を介する垂直接続部を形成して、結果物のパッケージが追加の長さ又は幅を有さなくなる。
【００２６】
３Ｄ集積回路（“３Ｄ  ＩＣ”又は“３Ｄチップ”）は一般的に、シリコンウェーハ及び／又はダイを積層させて、単一デバイスとして振る舞うように垂直にそれらを相互接続することによって構成される単一チップを指称する。ＴＳＶ技術を用いることによって、３Ｄ  ＩＣは、機能性の大部分を小さな“フットプリント”内にパッケージングすることができる。更に、デバイスを介する重要な電気経路を顕著に短くすることができ、更なる高速動作につながる。
【００２７】
勿論、ＴＳＶは上記３Ｄパッケージ及び３Ｄチップの応用に限定されるものではなく、他の半導体チップ構造においても同様に採用可能である。ＴＳＶを形成するための既知の又は今後開発される方法は、アンテナ構造体を形成するためにこのようなＴＳＶを使用する本発明の実施形態に従って採用可能である。
【００２８】
半導体製造において一般的に使用されている他のプロセスはチップのクラックの停止として知られている。上述のように、半導体チップは典型的にシリコンウェーハ上に形成される。複数のチップは典型的にウェーハ上に互いに隣接して配置され、製造プロセスが完了した後に、切り口に沿ってウェーハを切断することによって、ウェーハがダイシングされる。これによって、複数のチップが互いに分離される。ダイシングプロセスはチップ内に応力を誘起し得る。その応力によって、応力クラックが半導体チップ構造にわたって形成され得る。つまり、クラックが、個々の半導体ダイのアクティブ／機能領域内に広がり得る。クラックは、半導体チップ構造内の潜在的な応力によっても形成され得る。従って、クラック停止構造体が一般的に、クラックがアクティブ領域内に広がることを防止するためにダイのアクティブ領域の周辺に配置される。クラック停止部は典型的には、リング型構造の導電物質を用いて設けられる。チップクラック停止部を形成するための既知の又は今後開発される方法は、本発明の実施形態に従って採用可能である。
【００２９】
図１Ａは、集積されたアンテナ素子を有する半導体チップ１００の例示的な一実施形態を示す。この例示的な実施形態では、アンテナ素子１０１がＴＳＶによって形成されている。本例では、アンテナ素子１０１はアンテナアレイとして実現されているが、当業者は、多様な他のアンテナの構造（形状、長さ等）が、本発明の実施形態に従った同様の方法で実現可能であることを理解されたい。
【００３０】
一実施形態によるこのような集積アンテナ素子１０１を形成するための例示的な方法が、対応する図１Ｂの断面図に示されている。図１Ｂは積層ダイを用いて製造された例示的なチップを示す。第一のダイ１０２は、本例ではアクティブ（又は“機能”）領域１０６を含んで製造されて、そのアクティブ領域内に、所望の応用に対して望まれる回路が実装される。第二のダイ１０３も、アクティブ領域１０７を含み得るように製造される。また、この例示的な実施形態では、第三のダイ１０４及び第四のダイ１０５が、それぞれアクティブ領域１０８及び１０９を含み得るように製造される。勿論、特定の実施形態では、ダイのうち一つ以上がアクティブ領域を含まない。
【００３１】
図１Ｂのこの例示的な実施形態では、四つのダイ１０２〜１０５が互いに積層された構成で接続される。本例では、ＴＳＶがダイ１０２〜１０５を互いに接続するのに使用される。更に、ＴＳＶはアンテナ素子としても機能するように構成される。例えば、ダイ１０３はＴＳＶ１１０Ｃを含み、ダイ１０４はＴＳＶ１１０Ｂ、１１０Ｅ、１１０Ｇ及び１１０Ｉを含み、ダイ１０５はＴＳＶ１１０Ａ、１１０Ｄ、１１０Ｆ及び１１０Ｈを含む。図示されるように、ＴＳＶ１１０Ａ、１１０Ｂ及び１１０Ｃは垂直に整列されている。同様に、ＴＳＶ１１０Ｄ及び１１０Ｅは垂直に整列されていて、ＴＳＶ１１０Ｆ及び１１０Ｇは垂直に整列されていて、ＴＳＶ１１０Ｈ及び１１０Ｉは垂直に整列されている。こうしたＴＳＶは金属、又はアンテナ素子として機能する他の適切な物質で充填され得る。更に、図示されるように、水平素子（例えば、金属、又はアンテナ素子として機能する他の適切な物質）１１１Ａ、１１１Ｂ及び１１１Ｃが垂直なＴＳＶを互いに接続するために形成される。この製造を介して形成された結果物のダイ積層体１１２が図１Ｂに示されていて、明確にするため、ＴＳＶによって形成された集積アンテナ素子１０１の一例が、結果物の積層体１１２から取り出して示されている。
【００３２】
上記例では、集積されたアンテナ構造体を実装するためにＴＳＶが含まれているダイ１０３〜１０５は、機能ダイ１０２等の機能ダイに取り付けられ得る。この取り付けも、ＴＳＶを用いて行うことができるが、そのＴＳＶはアンテナ構造体の部分でもあり得るし、部分ではないこともあり得る。また、アンテナ構造体を形成するためにダイ１０３〜１０５を製造する製造ステップを、機能ダイ１０２の製造と組み合わせることができ、又はこれらダイ１０３〜１０５を別々に製造して機能ダイ１０２に取り付けることができる（例えば、ダイ１０３〜１０５が異なる製造元から得られる場合）。更に、図１Ｂに示されるように、ダイ１０３〜１０５のうち一つ以上は、所定のチップ構造に対して望まれるように、アクティブ／機能領域も含み得る。一実施形態では、アンテナＴＳＶは、アクティブ／機能領域から離隔されて、干渉を減じる。多様な構成を、本明細書の実施形態に従って得ることができ、機能ダイに加えてアンテナ構造体が形成され、スタンドアローン型のアンテナ構造ダイが形成され、及び／又はカスタム型のアンテナ構造体が構成される。
【００３３】
集積されたアンテナ素子１０１を有するチップの実施形態の例示的な一応用（図１Ａ及び図１Ｂのチップ１００の応用等）では、５ＧＨｚのターゲット中心周波数が望まれるとされる。この場合、四分の一波長は、（１／４×ｃ）／（５×１０９）＝１５ｍｍであり、ここでｃは光速である。
【００３４】
折り畳まれていないアンテナ素子と比較して、折り畳まれたアンテナ素子の効率は低いが、その折り畳みに起因する非効率はアンテナ素子の長さの増大によって改善される。折り畳みの損失を補償するためにアンテナ素子を２倍の長さにすると、上記例のアンテナ素子用のターゲット長さは３０ミリメートル（ｍｍ）になる。ＴＳＶが２０マイクロメートル（μｍ）のピッチ及び３５μｍの高さだとすると、アンテナ素子１０１の一つのＬ字型部分の長さは５５μｍである。従って、本例では、実装される単一の列のＬ字型アンテナ素子の数は５４５個（つまり３０ｍｍ／５５μｍ）である。２０μｍのピッチで正方形アレイに配置すると、５４５個の素子が、それぞれ２３個のＬ字型素子を有する２３列とされて、４６０μｍ×４６０μｍ（略０．５ｍｍ×０．５ｍｍ）の面積を占める。
【００３５】
上記例はターゲット中心周波数が５ＧＨｚの場合であったが、本発明はその周波数に限定されるものではない。積層体に追加のダイを加えることによって、周波数を低下させることができる。一実施形態では、中心周波数はわずか１ＧＨｚであるが、この周波数も非限定的な例である。
【００３６】
本明細書において更に説明されるように、アンテナ利得は、方向素子を加えることによって改善可能であり、アンテナ効率は、アンテナの抵抗と比較してアンテナのリアクタンスを低下させる誘導／容量補償素子を追加することによって改善可能である。補償パッシブ素子が３倍のアンテナ面積を占めるとして、占められる全面積は略０．５ｍｍ×１．５ｍｍである。従来のオンチップアンテナ面積は、一般的に略７ｍｍ×７ｍｍである。従来の最小のオンチップアンテナは略４ｍｍ×４ｍｍのものであり、これを得るためにはガラス等の特殊な物質や特殊な製造／配置が必要とされる。従って、本明細書で説明される集積されたアンテナ構造体の例の特定の実施形態（図１Ａ及び図１Ｂのような）を用いて、空間の節約、及び既存のシリコン製造技術におけるアンテナ構造体の集積が可能となる。
【００３７】
図１Ａ及び図１Ｂの例示的な実施形態は、半導体チップ内に集積されたアンテナ構造体を実装するためにＴＳＶを使用することを例示する。アンテナ構造体を形成するために特定の実施形態において使用可能な（上記ＴＳＶに加えて又はその代わりに）他の半導体製造構造体は、チップクラック停止部（ダイクラック停止部とも称される）である。特定の実施形態では、チップクラック停止部は、上述のようなＴＳＶによって形成されるアンテナ素子１０１等のアンテナ素子用の方向素子（例えば、反射体、導波体等）を提供するように構成され得る。他の実施形態では、チップクラック停止部は、上述のようにアンテナ素子を形成するためにＴＳＶを用いる代わりにアンテナ素子を実装するように構成され得る。更に他の実施形態では、チップクラック停止部は上述のＴＳＶアンテナ素子と接続されて、アンテナ素子の長さを伸ばし得る。
【００３８】
図２は、チップクラック停止部２０１をその上に含む半導体チップ２００の例示的な一実施形態を示す。チップクラック停止部２０１は一般的に、チップ２００のアクティブ領域２０２の周辺に実装される。クラック停止部は典型的にリング型構造の導電材料を用いて形成される。アクティブ領域２０２は、例えば、上述の図１Ａ及び１Ｂのチップ１００の例のアクティブ領域１０６〜１０９のうち一つ以上を含み得る。チップクラック停止部２０１は、シリコン中のクラックの伝播を防止してクラックがアクティブ領域２０２内に広がらないようにするために配置された金属ストリップを含み得る。
【００３９】
チップクラック停止部の形成方法及び応用の例は、特許文献１、特許文献２及び特許文献３に記載されている。勿論、チップクラック停止部の形成及び／又は使用方法は、上記特許文献に開示されているものに限定されるものではなく、チップクラック停止部を形成するための既知の又は今後開発される方法を、本明細書の実施形態に従って採用可能である。
【００４０】
特定の実施形態では、チップクラック停止部２０１は、チップクラック停止部（アクティブ領域２０２内へのシリコンクラックの伝播を防止するためのもの）として機能するように構成されるだけではなく、アンテナ構造体の一部分としても機能するように構成される。特定の実施形態では、チップクラック停止部２０１は、アンテナ素子として構成されている。例えば、チップクラック停止部２０１は、蛇行した形状又はアンテナ素子として機能する他の適切な形状で配置された金属構造体を含み得る。他の実施形態では、チップクラック停止部２０１は、アンテナ素子用の方向素子として構成され得る。例えば、チップ２００はアンテナ素子１０１（上記図１Ａ及び図１ＢのようにＴＳＶによって実装可能である）を含み得て、チップクラック停止部２０１は、そのようなアンテナ素子１０１に附随する方向素子として機能するように構成され得る。
【００４１】
図３は、半導体チップ３００の例示的な実施形態を示す。チップ３００は、アンテナ素子１０１（上記図１Ａ及び図１ＢのようにＴＳＶによって実現可能である）を含む。また、チップ３００は、その上にチップクラック停止部２０１も含む。この例示的な実施形態では、チップクラック停止部２０１はアンテナ素子１０１に接続されていて（金属トレース又は他の適切な接続部３０１を介して）、アンテナ素子の長さが伸びている。つまり、本例では、チップクラック停止部２０１がアンテナ素子の長さの一部分を成している。
【００４２】
従って、チップクラック停止部（図２及び図３のチップクラック停止部２０１等）は、アンテナ素子の長さを追加するもの（つまり、アンテナ素子の長さを伸ばすもの）又は方向素子として、アンテナ構造体に集積可能である。略４〜１０ｍｍの典型的なシリコン（Ｓｉ）ダイのサイズでは、チップクラック停止部は、アンテナ素子の長さを、ダイ周辺の単一ループに対して１６〜４０ｍｍ、３回の同心ループに対して４８〜１２０ｍｍ追加する。折り畳みの損失（２倍）を補償して、四分の一波長を考慮すると、３０ｍｍの単一ループ長さ（７．５ｍｍ×７．５ｍｍのダイに対して）が５ＧＨｚの中心周波数を示唆する。従って、特定の実施形態では、チップクラック停止部は、アンテナ素子の長さを追加するものとして、又はＴＳＶアンテナ素子に方向素子を追加することによって利得を追加するものとして用いられる。
【００４３】
代わりに、特定の実施形態では、チップクラック停止部２０１がメインのアンテナ素子として実装され、ＴＳＶが方向／効率素子を実装するために使用され得る。従って、チッククラック停止部及びＴＳＶは、小型化集積オンチップアンテナ構造体を形成するために多様な連携において使用可能である。
【００４４】
図４Ａ〜図４Ｃは、集積されたアンテナ構造体を有する半導体チップの例示的な実施形態を更に示す。図４Ａ〜図４Ｃの例示的な実施形態は、上記図１Ａ及び図１Ｂの例示的な積層製造プロセスを介して形成可能であることは理解されたい。図４Ａは、第一の実施形態のチップ４００Ａの三次元等角図を示す。図示されるように、チップ４００Ａは、アクティブ領域２０２及び集積されたアンテナ素子１０１を含み、その集積されたアンテナ素子１０１は、隠線によって示されているＴＳＶ４０１Ａ〜４０１Ｋによって実装される。ＴＳＶ４０１Ａ〜４０１Ｋは垂直金属素子を提供する。本例で示されるように、ＴＳＶ４０１Ａ〜４０１Ｋによって形成される垂直金属素子は、上部水平金属トレース４０２Ａ〜４０２Ｅ及び下部水平金属トレース４０３Ａ〜４０３Ｅ（隠線によって示されている）によって接続されて、チップ４００Ａに集積された実質的に蛇行する金属構造体を形成する。また、チップ４００Ａは、その上に実装されたチップクラック停止部２０１を含む。この例示的な実施形態では、チップクラック停止部２０１は、アンテナ素子１０１に接続されて（例えばＴＳＶ４０１Ｊを介して）、アンテナ素子の長さを伸ばす。つまり、本例では、チップクラック停止部２０１は、アンテナ素子の長さの一部分を成す。勿論、他の実施形態では、チップクラック停止部２０１は、アンテナ素子１０１用の方向素子として実装され得る。
【００４５】
図４Ｂは、他の実施形態のチップ４００Ｂの例示的な断面図を示し、アクティブ領域２０２の一部分、チップクラック停止部２０１及び蛇行しているアンテナ素子１０１（例えば、明確には図示されていない図４ＡのＴＳＶ４０１Ａ〜４０１Ｋ、上部水平金属トレース４０２Ａ〜４０２Ｅ、下部水平金属トレース４０３Ａ〜４０３Ｅによって形成され得る）が示されている。
【００４６】
図４Ｃは、チップ４００Ｃの他の例示的な実施形態の上面図を示し、アクティブ領域２０２、チップクラック停止部２０１及び蛇行しているアンテナ素子１０１が示されている。この例示的な実施形態では、チップクラック停止部２０１は図４Ａの例よりも長いが、これは、チップクラック停止部２０１が、チップの四辺の各々においてチップ４００Ｃの外縁を二回完全に取り囲んでいるからである。また、蛇行しているアンテナ素子１０１の例示的な実施形態も図４Ａに示される例示的な構造とは異なる。図４Ｃの例では、上部水平金属トレース４０５Ａ〜４０５Ｋが図示されていて、破線は、ＴＳＶが図４Ａに示される場合と同様の方法で垂直金属素子を形成するために使用されていることを示す。また、図４Ａの例に示されるように、下部水平金属トレースが、ＴＳＶによって形成された垂直金属素子を互いに接続するために含まれている。従って、上部水平金属トレース４０５Ａ〜４０５Ｋ、ＴＳＶによって形成された垂直金属素子及び下部水平金属トレースが互いに、チップ４００Ｃのこの例示的な実装において図４Ｃに示されるパターンで蛇行しているアンテナ素子を形成する（図４Ａに示される場合と同様に）。勿論、多様な他のパターンが、他の実施形態における集積されたアンテナ素子を形成するために同様の方法で実装可能である。
【００４７】
図５は、集積されたアンテナ構造体を有する半導体チップを形成するための例示的な方法を示す。ブロック５０１では、半導体製造が、ａ）一つ以上のＴＳＢ、ｂ）一つ以上のクラック停止構造体の少なくとも一方を形成するために行われる。ブロック５０２では、ａ）一つ以上のＴＳＶ、ｂ）一つ以上のクラック停止構造体のうち少なくとも一方がアンテナ構造体として採用される。つまり、形成ブロック５０１において、ＴＳＶ及び／又はクラック停止構造体は、アンテナ構造体の少なくとも一部分として機能するように構成される。例えば、上述のように、ＴＳＶ及び／又はクラック停止構造体はそれぞれ、アンテナ素子として又はアンテナ構造体の方向素子として機能するように構成され得る。
【００４８】
本発明の特定の実施形態によって、アンテナ構造体を半導体チップ中に集積することが可能になる。シリコン上への集積によって、システムボード、パッケージ基板又はシリコン上に実装される平坦なアンテナと比較して、空間を節約することができる。本明細書で開示される例示的なコンセプト及び方法を採用して、所定の応用のための所望の伝送特性を達成するための多様な形状を有する大型アンテナアレイ及び／又は複数のアンテナを形成することができる。更に、特定の実施形態では、シリコン上へのアンテナ構造体の集積によって、最小コンタクト／伝達ロスが得られる。また、特定の実施形態では、異なるアンテナ構造を異なる電源と組み合わせる柔軟性が提供される。そして、特定の実施形態では、集積されたアンテナ構造体を、既存の製造方法／半導体製造方法を用いて半導体チップ内に得ることが可能になる。当業者は、このような集積されたアンテナ構造体が、多様な応用、特に多くの高周波／短距離無線通信応用に適していることを理解されたい。
【００４９】
図６は、集積されたアンテナ構造体の一実施形態が有利に採用可能である例示的な無線通信システム６００を示す。例示目的で、図６は三つのリモートユニット６２０、６３０及び６５０と二つのベースステーション６４０を示す。典型的な無線通信システムは、より多くのリモートユニット及びベースステーションを有し得ることを理解されたい。リモートユニット６２０、６３０及び６５０は、上述のような集積されたアンテナ構造体を有する半導体チップを含み得る。図６は、ベースステーション６４０からリモートユニット６２０、６３０及び６５０へのフォワードリンク信号６８０と、リモートユニット６２０、６３０及び６５０からベースステーション６４０へのリバースリンク信号６９０を示す。
【００５０】
図６では、リモートユニット６２０は携帯電話として示されていて、リモートユニット６３０はポータブルコンピュータとして示されていて、リモートユニット６５０はワイヤレスローカルループ（ＷＬＬ）システムの固定位置リモートユニットとして示されている。例えば、リモートユニットは、携帯電話、携帯型のパーソナルコミュニケーションシステム（ＰＣＳ，ｐｅｒｓｏｎａｌ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍ）ユニット、ＰＤＡ等の携帯型データユニット、又は検針設備等の固定データユニットであり得る。図６は、本発明の教示による集積されたアンテナ構造体を有するチップを含み得る特定の例示的なリモートユニットを示しているが、本発明は、その図示される例示的なユニットに限定されるものではない。本発明の実施形態は、アンテナが必要とされるあらゆる無線通信デバイスにおいて適切に採用可能である。
【００５１】
本発明及びその利点について詳述してきたが、添付の特許請求の範囲によって定められる本発明の技術から逸脱せずに、多様な変更、置換及び代替が可能であることは理解されたい。更に、本願の範囲は、本明細書で説明された特定の実施形態のプロセス、機械、製造、物質組成、手段、方法及びステップに限定されるものではない。本明細書から当業者には明白なように、本明細書で説明される対応する実施形態と実質的に同じ機能又は実質的に同じ結果をもたらす既存の又は今後開発されるプロセス、機械、製造、物質組成、手段、方法又はステップが本発明に従って利用可能である。従って、添付の特許請求の範囲は、その範囲内にこのようなプロセス、機械、製造、物質組成、手段、方法又はステップを含むものである。
【符号の説明】
【００５２】
１００  半導体チップ
１０１  アンテナ素子
１０２〜１０５  ダイ
１０６〜１０９  アクティブ領域
１１０Ａ〜１１０Ｉ  ＴＳＶ
１１１Ａ〜１１１Ｃ  水平素子
１１２  ダイ積層体
【図１】
2012509653.tif 000003
【図２】
2012509653.tif 000004
【図３】
2012509653.tif 000005
【図４Ａ】
2012509653.tif 000006
【図４Ｂ】
2012509653.tif 000007
【図４Ｃ】
2012509653.tif 000008
【図５】
2012509653.tif 000009
【図６】
2012509653.tif 000010
【国際調査報告】
2012509653.tif 000011
2012509653.tif 000012
2012509653.tif 000013