(57)【要約】  半導体基板（１４）を提供する段階と、半導体化合物及びドープ添加物を含む層（２０）を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域（３０）を形成し不純物（１６）をゲッタリングする段階と、を含む半導体デバイス製造方法が提供される。【選択図】図１ｃ
2012506629.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
半導体基板（１４）を提供する段階と、
半導体化合物及びドープ添加物を含む層（２０）を前記半導体基板上に形成する段階と、
その後、前記層を含む半導体基板をアニールすることにより、エミッタ領域（３０）を形成し不純物（１６）をゲッタリングする段階と、
を含む方法。
【請求項２】
前記半導体基板がシリコン基板であり、前記半導体化合物がシリコン化合物であり、前記アニールが、約６００℃から約１２００℃の範囲のアニール温度、約１分から約１００分のアニール時間で加熱することによって実施される、
請求項１に記載の方法。
【請求項３】
前記層を形成する段階において少なくとも２つの層が形成され、該層の内の少なくとも２つが同じ半導体化合物又は異なる半導体化合物を含む、
請求項１または２に記載の方法。
【請求項４】
前記少なくとも１つの半導体化合物が、シリコン化合物、炭化ケイ素、及びシリコン窒化物からなる群から選択された少なくとも１つの要素を含む、
請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記ドープ添加物が、ｐ型ドーパント、ｎ型ドーパント、リン及びヒ素からなる群から選択された少なくとも１つの要素を含む、
請求項１〜４のいずれか１項に記載の方法。
【請求項６】
前記層を形成する段階が、前記半導体化合物及び前記ドープ添加物のスパッタリングにより実施される、
請求項１〜５のいずれか１項に記載の方法。
【請求項７】
前記層を形成する段階が、ＳｉＨ4と、ＮＨ3、ＣＨ4、及びＰＨ3からなる群から選択された少なくとも１つの要素とを含むガス混合物のＰＥＣＶＤにより実施される、
請求項１〜６のいずれか１項に記載の方法。
【請求項８】
前記アニール段階において前記半導体基板の表面が酸化される、
請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記半導体基板が、シリコン基板、単結晶シリコン基板、多結晶シリコン基板、単結晶シリコン表面層を有する基板、及び多結晶シリコン表面層を有する基板、ｎ型半導体基板、ｐ型半導体基板、真性半導体基板、ｎ型シリコン基板、ｐ型シリコン基板、及び真性シリコン基板からなる群から選択された少なくとも１つの要素である、
請求項１〜８のいずれか１項に記載の方法。
【請求項１０】
前記アニール温度が、約６５０℃から約７８０℃の範囲、又は約９５０℃から約１２００℃の範囲にある、
請求項１〜９のいずれか１項に記載の方法。
【請求項１１】
前記アニール時間が、約７５分から約１００分の範囲、又は約１５分から約３０分の範囲である、
請求項１〜１０のいずれか１項に記載の方法。
【請求項１２】
前記半導体基板が前面と裏面とを含み、前記半導体化合物層が前面上に形成される、
請求項１〜１１のいずれか１項に記載の方法。
【請求項１３】
真性又はドープ半導体化合物を含む層を前記裏面上に形成する段階を更に含む、
請求項１２に記載の方法。
【請求項１４】
前記アニールが、管状炉、ベルト炉、抵抗加熱炉、赤外炉、及びハロゲンランプからなる群から選択された少なくとも１つの要素を用いた加熱手順により実施される、
請求項１〜１３のいずれか１項に記載の方法。
【請求項１５】
請求項１〜１４のいずれか１項に記載の方法によって得ることができる半導体デバイス。
【請求項１６】
半導体基板をコーティングするよう適合されたコーティング装置と、前記コーティングされた半導体基板をアニールするよう適合された加熱装置と、前記コーティング装置及び加熱装置を制御するよう適合され、請求項１〜１４のいずれか１項に記載されている方法を実施するよう適合された制御装置と、を備える半導体デバイス製造設備。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えば太陽電池などの半導体デバイスに関する。本発明の実施形態は、詳細には、半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備に関する。
【背景技術】
【０００２】
半導体デバイスは、限定ではないが、トランジスタなどの電子デバイス、及び太陽電池などの光起電力セルを含む、複数の工業分野において多くの機能を有する。個々の光起電力セルは、例えば、電卓などの小型装置に給電するのに使用される。光起電力アレイは、例えば、遠隔地発電システム、地球軌道衛星及び宇宙探査ロケット、遠隔無線電話機並びに揚水用途において使用される。
【０００３】
ｐ−ｎ接合を含む太陽電池の動作原理は、以下で概略的に説明することができる。太陽電池は、光を吸収し、吸収した光エネルギーにより電子／正孔電荷対を生成する。接合部電界及び拡散によって引き起こされるドリフトに起因して、電子は接合部のｎ層側に移動し、正孔はｐ層側に移動する。
【０００４】
太陽電池の製造において、いわゆるバルク技術又は薄膜技術を適用することができ、前者はバルク半導体ウェーハを利用し、後者は薄膜太陽電池をもたらす。最も普及している太陽電池のバルク材料は、例えば、単結晶シリコン（ｃ−Ｓｉ）又は多結晶シリコン（ｍｃ−Ｓｉ）などの結晶シリコンである。
【０００５】
ｍｃ−Ｓｉベースの典型的な太陽電池製造プロセスは、例えば、エッチングによるｍｃ−Ｓｉウェーハからのこぎり損傷の除去、ＰＯＣｌ3雰囲気中での熱処理によるエミッタ形成、結果として生じるリンシリケートガラス（ＰＳＧ）の除去、前面及び／又は裏面パッシベーション、例えば、プラズマ強化化学蒸着（ＰＥＣＶＤ）による前面反射防止コーティングの堆積、後側メタライゼーション及び前側コンタクトグリッドラインのスクリーン印刷、並びに後側金属相互拡散におけるアニーリング及び前側コンタクトグリッドラインの焼成といったステップの一部を含むことができる。
【０００６】
多結晶シリコンウェーハは、例えば格子欠陥のような高密度の再結合中心、例えば、鉄（Ｆｅ）又はニッケル（Ｎｉ）のような不純物を含むことができる。この結果として、電荷キャリアの望ましくない再結合が生じ、太陽電池の電気特性に影響を及ぼす。ｍｃ−Ｓｉベースの太陽電池の特性を改善するために、いわゆる不純物のゲッタリング、及びこれによる不純物の不活性化を実施する場合があり、通常は、高温でのリン拡散を含む。リンは、例えば、太陽電池のエミッタ及び／又は表面にＦｅ及び他の金属不純物を保留し、これらの不純物に起因する再結合を低減することができる。リン拡散中、リンシリケートガラスが形成され、これは後続の太陽電池の製造プロセスステップのために除去されなくてはならない。
【発明の概要】
【０００７】
上記のことを踏まえて、請求項１による半導体デバイス製造方法、請求項１５による半導体デバイス、及び請求項１６による半導体デバイス製造設備が提供される。
【０００８】
１つの実施形態によれば、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階と、を含む半導体デバイス製造方法が提供される。
【０００９】
別の実施形態によれば、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む半導体デバイス製造方法により得られる半導体デバイスが提供される。
【００１０】
更に別の実施形態によれば、半導体基板をコーティングするよう適合されたコーティング装置と、コーティングされた半導体基板をアニールするよう適合された加熱装置と、コーティング装置及び加熱装置を制御するよう適合され、且つ半導体デバイス製造方法を実施するよう適合された制御装置と、を含み、該方法が、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む、半導体デバイス製造設備が提供される。
【００１１】
更なる特徴及び詳細事項は、独立請求項、明細書、及び図面により明らかになる。
【００１２】
本実施形態はまた、開示される方法を実施し、記載された方法段階を実施するための装置要素を含む装置に関する。更に、本実施形態はまた、記載の装置が動作し又は記載の装置が製造される方法に関する。本発明は、装置の機能を実施し又は装置の要素を製造する方法段階を含む。方法段階は、ハードウェア構成要素、ファームウェア、ソフトウェア、適切なソフトウェアによりプログラムされたコンピュータ、これらの何れかの組み合わせ、又は他の何れかの方法によって実施することができる。
【００１３】
ある実施形態の要素は、詳細な記述がなくとも他の実施形態において有利に利用することができる点は企図される。
【００１４】
上述の本発明の特徴を詳細に理解できるように、上で概略的に要約した本発明の実施形態に関するより詳細な説明は、実施形態によって参照することができる。添付図面は、本発明の実施形態に関連し以下で説明される。上述の実施形態の一部を添付図面を参照しながら典型的な実施形態に関する以下の明細書においてより詳細に説明する。
【図面の簡単な説明】
【００１５】
【図１ａ】本実施形態の１つの実施例による半導体製造方法の段階を概略的に示す図である。
【図１ｂ】本実施形態の１つの実施例による半導体製造方法の段階を概略的に示す図である。
【図１ｃ】本実施形態の１つの実施例による半導体製造方法の段階を概略的に示す図である。
【図２ａ】本実施形態の別の実施例による半導体製造方法の段階を概略的に示す図である。
【図２ｂ】本実施形態の別の実施例による半導体製造方法の段階を概略的に示す図である。
【図２ｃ】本実施形態の別の実施例による半導体製造方法の段階を概略的に示す図である。
【図２ｄ】本実施形態の別の実施例による半導体製造方法の段階を概略的に示す図である。
【図３ａ】本実施形態の更に別の実施例による半導体製造方法の段階を概略的に示す図である。
【図３ｂ】本実施形態の更に別の実施例による半導体製造方法の段階を概略的に示す図である。
【図３ｃ】本実施形態の更に別の実施例による半導体製造方法の段階を概略的に示す図である。
【図３ｄ】本実施形態の更に別の実施例による半導体製造方法の段階を概略的に示す図である。
【発明を実施するための形態】
【００１６】
次に、１つ又はそれ以上の実施例が各図に例示されている種々の実施形態を詳細に参照する。各実施例は、説明の目的で提供され、本発明を限定するものではない。
【００１７】
以下において半導体デバイスは、本発明の範囲を限定することなく、例示的に太陽電池として呼ばれる。更に、半導体デバイスの基板は、本発明の範囲を限定することなく、例示的にウェーハ又はシリコンウェーハと呼ばれ、シリコン基板とも呼ばれる。しかしながら、本明細書で開示される実施形態の実施例はまた、薄膜太陽電池のような他のタイプの半導体デバイスにも適用することができる。その上、シリコン以外の他の半導体又は半導体材料も企図することができる。更に、以下においてシリコンウェーハは、本発明の範囲を限定することなく、例示的に多結晶ｐ型シリコンウェーハと呼ばれることになる。しかしながら、単結晶シリコンウェーハ及び／又は真性シリコンウェーハ（例えば実質的に純シリコンウェーハ）など、他のタイプのシリコンウェーハを用いてもよい。更に、以下においてｐ−ｎ太陽電池の製造が記載されており、ここではｐ型シリコン基板にｎ型エミッタが形成される。しかしながら、本明細書で記載される実施形態の方法の原理は、これに対応してｐ−ｎ構造を反転させた太陽電池の製造において使用してもよい。加えて、以下では、エミッタ形成におけるｎドーパントの実施例としてリンが言及されている。しかしながら、ヒ素のような他のｎドーパントを用いてもよい。
【００１８】
図面に関する以下の説明では、同じ参照符号は同じ構成要素を示す。一般に、個々の実施形態に関する相異点のみが説明される。
【００１９】
本明細書で記載される実施形態の典型的な用途は、太陽電池、例えばｍｃ−Ｓｉベースの太陽電池の製造である。
【００２０】
１つの実施形態によれば、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む、半導体デバイス製造方法が提供される。これによりエミッタ領域の形成と不純物のゲッタリングは、１つのステップで通常は同時に実施される。不純物は、ドープ添加物によりゲッタリングすることができる。
【００２１】
図１ａから１ｃは、実施形態の１つの実施例による半導体製造方法のステップを概略的に示している。この実施例の第１のステップにおいて、半導体基板として図１ａに示すｐ型シリコンウェーハ１０の形態でシリコン基板が提供され、前面１２と裏面１４とを有する。ウェーハ１０は、該ウェーハ１０のバルクの内部に分散された金属不純物１６を含む。例えば、シリコン基板として、ｐ型（通常はホウ素がドープされた）多結晶シリコンウェーハを用いることができ、抵抗率は０．２から１０オームｃｍにわたり、典型的には１オームｃｍであり、厚みは最大５００μｍ、典型的には２００μｍである。
【００２２】
図１ｂに概略的に示す第２のステップにおいて、シリコン化合物及びドープ添加物がシリコン基板上に堆積される。これにより、ドーパント２２（例えば、リン）を含むアモルファスシリコン化合物層２０がウェーハ１０の前面１２上に形成される。シリコン化合物は、例えば、シリコン窒化物又は炭化ケイ素とすることができる。実施形態の１つの実施例において、第２のステップは、シリコン化合物及びドープ添加物をスパッタリングすることによって（例えば、シリコン化合物及びドープ添加物を含むターゲットのスパッタリングによって）実施することができる。スパッタリング中、ＣＨ4、ＮＨ3、及び他の好適な化合物からなる群から選択された少なくとも１つの要素を含むガスを提供することができる。実施形態の別の実施例において、第２のステップは、ＳｉＨ4と、ＮＨ3、ＣＨ4、及びＰＨ3からなる群から選択された少なくとも１つの要素とを含むガス混合物のＰＥＣＶＤにより実施される。
【００２３】
例えば、第２のステップにおいて、リンドープのパッシベーション層は、ウェーハ１０の前面上に堆積することができる。結果として得られるパッシベーション層は、反射防止特性、７０〜９５ｎｍの厚み、及び６２２ｎｍ波長での１．９５〜２．０５の屈折率を有することができる。堆積は、以下のように実施することができ、すなわち、第１の実施例において、炭化ケイ素層ＳｉＣｘ（ｎ）：Ｈは、ＰＥＣＶＤによりウェーハ１０の前面上に堆積することができる。コーティングチャンバにおいて、１から６μｂａｒの全圧及び約２００から約５００℃のウェーハ温度を確立することができる。プラズマを生成するために、約３Ｈｚから約３００Ｈｚの範囲、通常は約３００から３０００ｋＨｚＭの範囲のＭＦ（中程度の周波数）を提供する電源を用いることができる。ガスとして、ＳｉＨ4、ＣＨ4、及びＰＨ3をコーティングチャンバに導入することができる。堆積時間は、約１から約１０分の範囲とすることができる。代替の実施例において、リンドープシリコンターゲットをスパッタリングすることにより、例えば、シリコン窒化物層ＳｉＮｘ（ｎ）をウェーハ１０の前面１２に堆積することができる。コーティングチャンバにおいて、１から６μｂａｒの全圧及び約２００から約５００℃のウェーハ温度を確立することができる。コーティングチャンバ内には、Ａｒ、ＮＨ3、Ｎ2、及びターゲットがリンドープされていない場合には任意選択的にＰＨ3を導入することができる。プラズマを生成するために、ＤＣ、ＲＦ、又はＭＦを提供する電源を使用することができる。別の実施例において、リンドープシリコンターゲット並びに反応ガスとしてＮ2及びＯ2を用いてスパッタリングすることによって、リンドープ酸窒化ケイ素を含む層２０をウェーハ上に成長させることができる。
【００２４】
任意選択的に、第２のステップの後、真性又はホウ素ドープパッシベーション層（図示せず）を用いてウェーハ１０の裏面のパッシベーションを実施することができる。これは、リンドーパントが存在することなく、第２のステップで指定された条件と同様の堆積条件を用いて行うことができる。この層は、製造方法完了後にパッシベーション特性を維持できるようにしなければならない。ホウ素ドープ層を選択した場合、ウェーハ、例えば太陽電池の裏面においてパッシベートされた高低接合部の利点を付加することができる。
【００２５】
続いて、図１ｃで概略的に示す第３のステップにおいて、コーティングされたウェーハ１０は、約６００℃から約１２００℃の範囲のアニール温度、約１分から約１００分のアニール時間でアニールされる。アニールは、管状炉、ベルト炉、抵抗加熱炉、赤外炉、ハロゲンランプ及び／又は急速加熱処理（ＲＴＰ）を用いた炉を利用した熱処理により実施することができる。コーティングされたウェーハ１０のアニールは、不活性雰囲気（例えば、Ｎ2）又は反応性雰囲気（例えば、Ｎ2／Ｈ2）下で、例えば、約７００℃から９５０℃の温度、約１５分から約３０分のアニール時間で行うことができる。これによりリン２２は、ウェーハ１０に拡散され、相当量の不純物１６をゲッタリングする。更に、ある量のリンは、ゲッタリング無しでシリコンウェーハ１０とシリコン化合物層２０との間の界面においてウェーハ１０内に拡散される。これにより、化合物層２０とウェーハ１０との間の界面付近ではｎ型エミッタ領域３０が形成される。更に、ウェーハ１０の前面１２は、リンから実質的に空乏化される可能性があるシリコン化合物層２０でコーティングされる。シリコン窒化物又は炭化ケイ素をシリコン化合物として用いることができ、エミッタ領域３０を含むウェーハ１０の表面は、層２０によりパッシベートすることができる。更に、層２０は、反射防止コーティングとして働くことができる。その上、アニール温度は、約９５０℃から約１２００℃の範囲、典型的には約１１００℃とすることができる。これにより化合物層２０の熱酸化を追加的に実施することができる。
【００２６】
第３のステップにおいて、リンのウェーハへの活性化及び拡散に起因してエミッタの形成がある。更に、このステップにおいて、層中にリンが存在することにより促進されるリンの金属不純物のゲッタリングが達成される。結果として、実施形態に従った方法により、半導体ウェーハの表面領域及び／又はバルク領域における不純物のゲッタリング並びにエミッタ形成は、１つのステップにおいて同時に実施される。更に、表面パッシベーション及び／又は反射防止コーティングも達成することができる。
【００２７】
実施形態の他の実施例において、アニール温度は、典型的には約６００℃から約１２００℃、より典型的には約６５０℃から約７８０℃又は約７５０℃から約８３０℃、最も典型的には約７００℃から約８００℃の範囲とすることができる。
【００２８】
実施形態の別の実施例において、アニール時間は、典型的には約１から約１００分、より典型的には約７５分から約１００分又は約８０分から約９０分、最も典型的には約１５分から約３０分又は約２０分から３０分の範囲とすることができる。
【００２９】
幾つかの実施形態において、シリコン基板上へのシリコン化合物及びドープ添加物の堆積のステップ中、２つの層、例えば同じ組成の２つの層を形成することができる。実施形態の他の実施例において、シリコン基板上へのシリコン化合物及びドープ添加物の堆積のステップ中、異なる組成の２つの層を形成することもできる。このような実施形態の１つの実施例は、図２ａから２ｄに概略的に示されている。この実施例は、第２のステップ中に２つのコーティング手順が実施される点で、図１ａに関して示した方法とは異なる。最初に、ドーパント２２としてリンを含むシリコン化合物層２０が、図２ｂに示すウェーハ１０の前面上に堆積される。追加のコーティング手順が図２ｃに示され、シリコン化合物の層２０上にリンを含み、リンがドープされていないシリコン化合物の層２４が形成されることを示している。従って、図２ｄに示す第３のステップ中に、シリコンウェーハ１０とシリコン化合物層２０との間の界面においてある量のリンがウェーハ内に拡散される。結果として、エミッタ領域３０の形成及びウェーハ１０の不純物１６のゲッタリングが同時に実施される。更に同時に、層２０は、表面パッシベーションを提供することができ、他方、層２４は反射防止特性を提供することができる。
【００３０】
図２ａから２ｄに示す上記の実施例の変形形態において、第２のステップ後、層２０はシリコン窒化物及びリンを含むことができ、層２４は、リンがドープされずにシリコン窒化物を含む。この実施例の別の変形形態によれば、層２０は、炭化ケイ素及びリンを含むことができ、他方、層２４は、リンがドープされていないシリコン窒化物を含む。この実施例の更に別の変形形態において、層２０は、シリコン窒化物及びリンを含むことができ、他方、層２４は、リンがドープされていない炭化ケイ素を含む。更に、層２０は、炭化ケイ素及びリンを含むことができ、他方、層２４は、リンがドープされていない炭化ケイ素を含む。
【００３１】
上述のように、アニールステップを実施する前に、層２０は、シリコン窒化物及びリン又は炭化ケイ素及びリンを含むことができる。図３ａから３ｄに概略的に示す別の実施例において、コーティングされたウェーハ１０を形成することができ、ここでアニール前の層２４は、層２０と同じ成分を含むことができ、ドーパント２２の濃度は層２０における濃度と実質的に等しいかそれ未満である。代替の実施例（図示せず）において、層２４におけるドーパント２２の濃度は、層２０における濃度よりも高くすることができる。結果として、層２０は、リンドープシリコン窒化物又はリンドープ炭化物を含むことができ、他方、層２４はまた、リンドープシリコン窒化物又はリンドープ炭化ケイ素を含む。これらの実施例の作用は、図１ａから１ｃを参照して説明した実施例と同じであり、すなわち、半導体ウェーハの表面領域及び／又はバルク領域における金属不純物のゲッタリング、エミッタ形成、及び場合によっては、表面パッシベーション及び反射防止コーティングを１つのステップで同時に行うことができる。
【００３２】
図２ａから２ｄ及び３ａから３ｄそれぞれに示す実施例の変形形態（図示せず）において、半導体化合物の２つの層は、最初に、半導体基板上にこれらの層のうちの一方を堆積し、次に、上記で指定したアニール温度及びアニール時間を用いてアニールし、他方の層を堆積した後に上記で指定したアニール温度及びアニール時間を用いてアニールすることによって形成することができる。更に、図２ａから２ｄに示す実施形態に関する実施例の他の変形形態において、個々の層２０及び２４の両方又は各々のアニールの前に、半導体化合物の層２０は、ドーパントでドープしなくてもよく、層２２はドーパントを含むことができる。これらの変形形態において、アニール後、図２ｄ又は図３ｄにそれぞれ示す同じ構造が結果として生じることができる。
【００３３】
層２０及び層２４の典型的な実施例は、ＳｉＣｘ及びａ−ＳｉｙＣｘ（例えば、ａ−Ｓｉ0.8Ｃ0.2）、並びにＳｉＮｘ及びａ−ＳｉｙＮｘであり、ｘは典型的には０から約１の範囲、ｙは典型的には０を上回り約１までの範囲である。形成される層の厚みは、約３０から約１２０ｎｍの範囲とすることができる。更に、適切なパッシベーション及び／又は反射防止特性を提供するために水素及び／又は酸素或いは他の成分の好適な量を層２０及び２４に含めることができる。水素を含む層２０又は２４の実施例は、ＳｉＨ4、ＣＨ4、及びＰＨ3からＰＥＣＶＤにより形成された、水素化リンドープアモルファス炭化ケイ素ａ−ＳｉＣｘ（ｎ）：Ｈである。酸素を含む層２０又は２４の実施例は、ｎドープシリコンターゲット並びに反応ガスとしてＮ2及びＯ2を用いてスパッタリングすることによって成長したリンドープ酸窒化ケイ素である。
【００３４】
幾つかの実施形態によれば、シリコン基板は、単結晶シリコン基板、多結晶シリコン基板、単結晶シリコン表面層を有する基板、及び多結晶シリコン表面層を有する基板からなる群から選択することができる。
【００３５】
上述のように、一部の実施形態によれば、シリコン基板はｐ型シリコン基板とすることができる。他の実施形態において、シリコン基板は、真性シリコン基板、すなわちドープされていないシリコンウェーハ１０とすることができる。更に、一部の実施形態によれば、本方法は、シリコンウェーハ１０の裏面上に真性半導体材料の層を形成するステップを含むことができる。従って、一部の実施形態において、ウェーハ１０の前面には、ドープシリコン化合物の層を備えることができ、裏面は、真性材料から構成することができる。これにより本方法を実施する間、裏面におけるエミッタ形成が回避される。他の実施形態において、本方法は、シリコンウェーハ１０の裏面上にドープ（例えば、ｐドープ）材料の層を形成するステップを含むことができる。形成される裏面層は、例えば、ホウ素ドープのシリコン表面層とすることができる。これにより、コーティングウェーハ（例えば、太陽電池）の裏面にパッシベート高低接合部をもたらすことができる。
【００３６】
上述のように、本明細書で説明される実施形態では、半導体デバイスの製造方法において、少なくとも、半導体ウェーハの表面領域及び／又はバルク領域の金属不純物又は他の格子欠陥のゲッタリング及びエミッタ形成を１つのステップで同時に実施することができる。更に、エミッタ形成及び不純物のゲッタリングの間に、表面パッシベーションを行うことができる。同じステップにおいて、反射防止コーティングの形成も達成することができる。更に、本明細書で開示される実施形態によって提供されるリン拡散は、ＰＳＧ領域の形成をもたらすことがないので、リンシリケートガラスを除去する必要がない。加えて、製作した半導体デバイス又は太陽電池のエミッタプロファイルの改善を得ることができ、例えば、エミッタプロファイルをより先鋭にすることができる。従って、本明細書で開示される実施形態の方法は、エミッタプロファイルの良好な制御を可能にする。これは、半導体化合物及びドーパント、並びにアニール温度及びアニール時間を選択することによって、ウェーハ基板への低速のリン拡散に基づくことができる。その結果として、改善されたエミッタ領域、改善された表面パッシベーション、低減された電荷キャリア再結合、及び／又は改善された反射防止特性を有する太陽電池のような半導体デバイスは、簡易的な製造プロセで製作することができる。従って、太陽電池の製作コストをかなり低減することができる。
【００３７】
以下において、実施形態の別の実施例を説明する。
【００３８】
第１の実施例において、基板として、抵抗率が１オームｃｍ及び厚みが２００μｍのｐ型多結晶シリコンウェーハが使用される。ウェーハは、結晶成長中に導入される金属不純物を有する。
【００３９】
第２のステップにおいて、ａ−ＳｉＣｘ（ｎ）：Ｈの２つのリンドープアモルファス炭化ケイ素パッシベーション層のスタックが、ウェーハの前面上に堆積される。堆積条件は、反応器：ＰＥＣＶＤ、直流プラズマ、ＲＦ周波数（１３．５６ＭＨｚ）で作動；反応器チャンバ内の真空圧力１０ｅ−５ｈＰａ未満；ガス流：ＳｉＨ4（９５％）＋ＰＨ3（５％）：３ｓｃｃｍ（標準立方センチメートル）；ＣＨ4：３２ｓｃｃｍ；全圧：３μｂａｒ；温度：３００℃；堆積時間（静的）：１２分；パワー密度：０．０８６Ｗ／ｍ2である。形成されたａ−ＳｉＣｘ（ｎ）：Ｈの２重層は、反射防止特性、厚み８０ｎｍ、及び波長６２２ｎｍでの２．００の屈折率を有する。
【００４０】
第３のステップにおいて、コーティングウェーハのアニールは、温度８３０℃のＮ2雰囲気及びアニール時間２０分で実施される。太陽電池の前駆体が形成される。コンタクトだけを施工する必要がある。
【００４１】
第２の実施例は、第２のステップの後でアニールの第３のステップの前に、ａ−ＳｉＣｘ（ｎ）：Ｈの真性アモルファス炭化ケイ素薄膜によるウェーハの裏面のパッシベーションが実施される点で第１の実施例とは異なる。堆積条件は、リンドーパントが存在することなく、第２のステップで指定された条件に相当する。反応器：ＰＥＣＶＤ、直流プラズマ、ＲＦ周波数（１３．５６ＭＨｚ）で作動；反応器チャンバ内の真空圧力１０ｅ−５ｈＰａ未満；ガス流：ＳｉＨ4（９５％）＋ＰＨ3（５％）：３ｓｃｃｍ；ＣＨ4：３２ｓｃｃｍ；全圧：３μｂａｒ；温度：３００℃；堆積時間（静的）：１２分；パワー密度：０．０８６Ｗ／ｍ2である。
【００４２】
第３の実施例において、第１の実施例の２つのステップが実施されるが、しかしながら、第３のステップは、コーティングウェーハが７５分間、７８０℃の温度でアニールされるよう修正される。
【００４３】
第４の実施例においては、コーティングウェーハのアニールを２０分間、７８０℃の温度で実施することにより第３の実施例が修正される。
【００４４】
１つの実施形態によれば、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む、半導体デバイス製造方法が提供される。これにより、エミッタ領域の形成と不純物のゲッタリングが１つのステップで、通常は同時に実施される。不純物は、ドープ添加物によりゲッタリングすることができる。不純物は、金属不純物又は他の格子欠陥とすることができる。
【００４５】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、半導体基板がシリコン基板であり、半導体化合物がシリコン化合物であって、アニールは、約６００℃から約１２００℃の範囲のアニール温度で約１から約１００分のアニール時間で加熱することにより実施される。
【００４６】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、層を形成するステップでは、半導体基板の表面上にドープ半導体化合物層が形成される。ドープ半導体層はアモルファスとすることができる。
【００４７】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、層を形成するステップでは、同じ又は異なる組成の少なくとも２つの層が形成される。
【００４８】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、層を形成するステップでは、少なくとも２つの層が形成され、該層の少なくとも２つは、同じ半導体化合物又は異なる半導体化合物を含む。
【００４９】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、少なくとも１つの半導体化合物は、シリコン化合物、炭化ケイ素、及びシリコン窒化物からなる群から選択された少なくとも１つの要素を含む。
【００５０】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、ドープ添加物は、ｐ型ドーパント、ｎ型ドーパント、リン及びヒ素からなる群から選択された少なくとも１つの要素を含む。
【００５１】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、層を形成するステップは、半導体化合物及びドープ添加物のスパッタリングにより実施される。通常、半導体化合物及びドープ添加物を含むターゲットは、スパッタリングすることができる。
【００５２】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、層を形成するステップは、ＳｉＨ4と、ＮＨ3、ＣＨ4、及びＰＨ3からなる群から選択された少なくとも１つの要素とを含むガス混合物のＰＥＣＶＤにより実施される。
【００５３】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、アニールのステップにおいて、半導体基板の表面が酸化される。
【００５４】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、半導体基板は、シリコン基板、単結晶シリコン基板、多結晶シリコン基板、単結晶シリコン表面層を有する基板、及び多結晶シリコン表面層を有する基板からなる群から選択された１つの要素である。
【００５５】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、半導体基板は、ｎ型半導体基板、ｐ型半導体基板、真性半導体基板、ｎ型シリコン基板、ｐ型シリコン基板、及び真性シリコン基板からなる群から選択された少なくとも１つの要素である。
【００５６】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、アニール温度は、約６５０℃から約７８０℃の範囲、又は約９５０℃から約１２００℃の範囲にある。
【００５７】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、アニール時間は、約７５分から約１００分の範囲、又は約１５分から約３０分の範囲である。
【００５８】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、半導体基板は、前面と裏面とを含み、半導体化合物層が前面上に形成される。
【００５９】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、真性又はドープ半導体化合物を含む層を裏面上に形成するステップが含まれる。ドープ半導体化合物は、ｎ型ドープ又はｐ型ドープ、例えばホウ素ドープとすることができる。
【００６０】
本明細書で開示される他の何れかの実施形態と組み合わせることができる１つの実施形態において、アニールは、管状炉、ベルト炉、抵抗加熱炉、赤外炉、及びハロゲンランプからなる群から選択された少なくとも１つの要素を用いた加熱手順により実施される。
【００６１】
別の実施形態において、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む半導体デバイス製造方法により得ることができる半導体デバイスが提供される。
【００６２】
他の実施形態において、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む半導体デバイス製造方法により得られる半導体デバイスが提供される。
【００６３】
更に別の実施形態によれば、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とから実質的に構成される、半導体デバイス製造方法が提供される。
【００６４】
別の実施形態によれば、上述の実施形態の何れかによる方法により得ることができる半導体デバイスが提供される。
【００６５】
別の実施形態によれば、上述の実施形態の何れかによる方法により得られる半導体デバイスが提供される。
【００６６】
別の実施形態によれば、半導体基板をコーティングするよう適合されたコーティング装置と、コーティングされた半導体基板をアニールするよう適合された加熱装置と、コーティング装置及び加熱装置を制御するよう適合され、且つ半導体デバイス製造方法を実施するよう適合された制御装置と、を含み、該方法が、半導体基板を提供する段階と、半導体化合物及びドープ添加物を含む層を半導体基板上に形成する段階と、その後、層を含む半導体基板をアニールすることにより、エミッタ領域を形成し不純物をゲッタリングする段階とを含む半導体デバイス製造設備が提供される。半導体基板を提供するステップの実施において、制御装置により制御される基板支持体、例えば、コーティング装置の前面に基板を移送する移送システムは、製造設備に含めることができる。
【００６７】
本明細書では、本発明を開示し、更に、当業者が本発明を実施及び利用できるように最良の形態を含む実施例を用いている。種々の特定の実施形態を参照しながら本発明を説明してきたが、請求項の技術的思想及び範囲内にある修正形態により本発明を実施することができる点は、当業者であれば理解されるであろう。特に、上述の実施形態の互いに非排他的な特徴は互いに組み合わせることができる。本発明の特許保護される範囲は、請求項によって定義され、当業者であれば想起される他の実施例を含むことができる。このような他の実施例は本発明の範囲内にあるものとする。
【００６８】
上記のことは本発明の実施形態に関するものであるが、本発明のその他の及び別の実施形態もまた、基本的範囲から逸脱することなく考案することができ、本発明の範囲は以下の請求項によって決定付けられる。
【符号の説明】
【００６９】
１０  ｐ型シリコンウェーハ
１２  半導体基板の前面
１４  半導体基板の裏面
１６  金属不純物
２０  アモルファスシリコン化合物層
２２  ドーパント
【図１ａ】
2012506629.tif 000003
【図１ｂ】
2012506629.tif 000004
【図１ｃ】
2012506629.tif 000005
【図２ａ】
2012506629.tif 000006
【図２ｂ】
2012506629.tif 000007
【図２ｃ】
2012506629.tif 000008
【図２ｄ】
2012506629.tif 000009
【図３ａ】
2012506629.tif 000010
【図３ｂ】
2012506629.tif 000011
【図３ｃ】
2012506629.tif 000012
【図３ｄ】
2012506629.tif 000013
【手続補正書】
【提出日】平成23年5月9日(2011.5.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
半導体基板（１４）を提供する段階と、
半導体化合物及びドープ添加物を含む層（２０）を前記半導体基板上に形成する段階と、
その後、前記層を含む半導体基板をアニールすることにより、エミッタ領域（３０）を形成し不純物（１６）をゲッタリングする段階と、
を含む方法。
【請求項２】
前記アニールが、不活性雰囲気中で行われる、
請求項１に記載の方法。
【請求項３】
前記半導体基板がシリコン基板であり、前記半導体化合物がシリコン化合物であり、前記アニールが、約６００℃から約１２００℃の範囲のアニール温度、約１分から約１００分のアニール時間で加熱することによって実施される、
請求項１または２に記載の方法。
【請求項４】
前記層を形成する段階において少なくとも２つの層が形成され、該層の内の少なくとも２つが同じ半導体化合物又は異なる半導体化合物を含む、
請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記少なくとも１つの半導体化合物が、シリコン化合物、炭化ケイ素、及びシリコン窒化物からなる群から選択された少なくとも１つの要素を含む、
請求項１〜４のいずれか１項に記載の方法。
【請求項６】
前記ドープ添加物が、ｐ型ドーパント、ｎ型ドーパント、リン及びヒ素からなる群から選択された少なくとも１つの要素を含む、
請求項１〜５のいずれか１項に記載の方法。
【請求項７】
前記層を形成する段階が、前記半導体化合物及び前記ドープ添加物のスパッタリングにより実施される、
請求項１〜６のいずれか１項に記載の方法。
【請求項８】
前記層を形成する段階が、ＳｉＨ4と、ＮＨ3、ＣＨ4、及びＰＨ3からなる群から選択された少なくとも１つの要素とを含むガス混合物のＰＥＣＶＤにより実施される、
請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記アニール段階において前記半導体基板の表面が酸化される、
請求項１〜８のいずれか１項に記載の方法。
【請求項１０】
前記半導体基板が、シリコン基板、単結晶シリコン基板、多結晶シリコン基板、単結晶シリコン表面層を有する基板、及び多結晶シリコン表面層を有する基板、ｎ型半導体基板、ｐ型半導体基板、真性半導体基板、ｎ型シリコン基板、ｐ型シリコン基板、及び真性シリコン基板からなる群から選択された少なくとも１つの要素である、
請求項１〜９のいずれか１項に記載の方法。
【請求項１１】
前記アニール温度が、約６５０℃から約７８０℃の範囲、又は約９５０℃から約１２００℃の範囲にあり、かつ／または
前記アニール時間が、約７５分から約１００分の範囲、又は約１５分から約３０分の範囲である、
請求項１〜１０のいずれか１項に記載の方法。
【請求項１２】
前記半導体基板が前面と裏面とを含み、前記半導体化合物層が前面上に形成される、
請求項１〜１１のいずれか１項に記載の方法。
【請求項１３】
真性又はドープ半導体化合物を含む層を前記裏面上に形成する段階を更に含む、
請求項１２に記載の方法。
【請求項１４】
請求項１〜１３のいずれか１項に記載の方法によって得ることができる半導体デバイス。
【請求項１５】
半導体基板をコーティングするよう適合されたコーティング装置と、前記コーティングされた半導体基板をアニールするよう適合された加熱装置と、前記コーティング装置及び加熱装置を制御するよう適合され、請求項１〜１３のいずれか１項に記載されている方法を実施するよう適合された制御装置と、を備える半導体デバイス製造設備。
【国際調査報告】
2012506629.tif 000014
2012506629.tif 000015
2012506629.tif 000016