(57)【要約】【解決手段】  複雑なメタライゼーションシステムの形成の間、全体的な伝導性に否定的な影響を与えることなしにエレクトロマイグレーション性能を高めるために、伝導性キャップ層（１２２Ｃ）が銅含有金属領域（１２２Ａ）上に形成されてよい。その一方で熱化学的処理が実行されてよく、その結果、敏感な誘電体材質（１２１）の優れた表面状態をもたらすことができる他、敏感なＵＬＫ材質の材質特性の大きなばらつきを従来的にはもたらすことがある炭素減損を抑制することができる。【選択図】図１ｂ
2012519373.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスのメタライゼーション層を形成する方法であって、
前記メタライゼーション層の第１の誘電体材質内に横方向に埋め込まれる金属領域の表面上に伝導性キャップ層を形成することと、
前記伝導性キャップ層の存在下で前記第１の誘電体材質の露出させられた表面上に熱化学的クリーニング処理を実行することと、
前記第１の誘電体材質の前記露出させられた表面及び前記伝導性キャップ層上に第２の誘電体材質を形成することとを備えた方法。
【請求項２】
前記熱化学的クリーニング処理は酸化物還元ガスを用いることによって実行される請求項１の方法。
【請求項３】
前記酸化物還元ガスはアンモニアガス及び窒素ガスの少なくとも一方を備えている請求項２の方法。
【請求項４】
前記熱化学的処理は概ね２５０℃乃至５００℃のプロセス温度で実行される請求項１の方法。
【請求項５】
前記第１の誘電体材質は概ね２．７以下の誘電定数を有する炭素含有材質である請求項１の方法。
【請求項６】
前記熱化学的クリーニング処理及び前記第２の誘電体材質を堆積させることは前記半導体デバイスを周囲の雰囲気に曝すことのないプロセスシーケンスとして実行される請求項１の方法。
【請求項７】
前記熱化学的処理を実行した後で且つ前記第２の誘電体材質を形成する前にシリコン含有環境に基いて第２の熱化学的処理を実行することを更に備えた請求項１の方法。
【請求項８】
前記シリコン含有環境はシラン、トリメチルシラン、テトラメチルシラン及びヘキサメチルジシラザン（ＨＭＤＳ）の少なくとも１つに基いて確立される請求項７の方法。
【請求項９】
前記金属領域は銅及び伝導性バリア材質を備えている請求項１の方法。
【請求項１０】
半導体デバイスのメタライゼーション層の金属領域であって前記メタライゼーション層の低ｋ誘電体材質内に形成される金属領域の銅含有表面上に伝導性キャップ材質を形成することと、
銅酸化物還元プロセスガスに基いて前記低ｋ誘電体材質の露出させられた表面上に第１の熱化学的処理を実行することと、
前記第１の熱化学的処理を実行した後にシリコン含有プロセス環境に基いて前記露出させられた表面上に第２の熱化学的処理を実行することと、
前記伝導性キャップ層及び前記低ｋ誘電体材質の前記露出させられた表面上に誘電体材質層を形成することとを備えた方法。
【請求項１１】
前記シリコン含有プロセス環境はシラン、トリメチルシラン、テトラメチルシラン及びヘキサメチルジシラザン（ＨＭＤＳ）の少なくとも１つに基いて確立される請求項１０の方法。
【請求項１２】
前記還元プロセスガスはアンモニアガス及び窒素ガスの少なくとも一方を備えている請求項１０の方法。
【請求項１３】
前記第１及び第２の熱化学的処理は概ね２５０℃乃至５００℃のプロセス温度で実行される請求項１０の方法。
【請求項１４】
前記第２の熱化学的処理及び前記誘電体材質層を形成することは前記半導体デバイスを周囲の雰囲気に曝すことのない連続的なプロセスシーケンスとして実行される請求項１０の方法。
【請求項１５】
前記第１の熱化学的処理、前記第２の熱化学的処理及び前記誘電体材質層を形成することは前記半導体デバイスを周囲の雰囲気に曝すことのない連続的なプロセスシーケンスとして実行される請求項１４の方法。
【請求項１６】
前記低ｋ誘電体材質内に溝を形成することと、前記金属領域を形成するように前記溝を銅含有材質で充填することとを更に備えた請求項１０の方法であって、前記溝を充填するのに先立ち少なくとも１つの更なる熱化学的処理が実行される方法。
【請求項１７】
少なくとも１つの更なる熱化学的処理を実行することはシリコン含有プロセス環境に基いて第２の熱化学的処理を実行することを備えている請求項１６の方法。
【請求項１８】
半導体デバイスのメタライゼーション層を形成する方法であって、
低ｋ誘電体層内に開口を形成することと、
金属領域を形成するように前記開口を銅含有材質で充填することと、
前記金属領域の表面上に伝導性キャップ層を形成することと、
プラズマが不在の銅還元ガス環境に基いてクリーニングプロセスを実行することと、
シリコン含有プロセス環境内にプラズマが不在の前記シリコン含有プロセス環境に基いて表面改質プロセスを実行することとを備えた方法。
【請求項１９】
前記低ｋ誘電体材質及び前記伝導性キャップ層上に誘電体材質層を形成することを更に備えた請求項１８の方法。
【請求項２０】
前記低ｋ誘電体材質は炭素を備えている請求項１８の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
概して、本開示は進歩的な集積回路のような微細構造に関し、更に特定的には、洗練された誘電体材質及び伝導性材質を備えたメタライゼーションシステムに関する。
【背景技術】
【０００２】
集積回路のような最新の微細構造の製造においては、微細構造要素の形状サイズ(feature sizes)を着実に減少させてこれらの構造の機能性を高めるための絶え間ない努力がなされている。例えば最新の集積回路においては、電界効果トランジスタのチャネル長のような最小形状サイズはディープサブミクロンの範囲に達しており、それにより速度及び／又は電力消費及び／又は機能の多様性に関するこれらの回路の性能が高まっている。新しい回路の世代ごとに個々の回路要素のサイズが減少して例えばトランジスタ要素のスイッチング速度が向上するにつれて、個々の回路要素を電気的に接続する相互接続線のための利用可能なフロアスペースもまた減少する。その結果、これらの相互接続線の寸法もまた、利用可能なフロアスペース量の減少及び単位ダイ面積あたりに設けられる回路要素の数の増大を補償するために減少させられることとなり、その理由は、必要とされる相互接続の数が典型的には回路要素の数よりも急速に増大する点にある。それ故に、メタライゼーション層とも称される複数の積み重ねられた「配線(wiring)」層が一般的には設けられ、この場合、１つのメタライゼーション層の個々の金属線はその上層又は下層のメタライゼーション層の個々の金属線にいわゆるビア(vias)によって接続される。複数のメタライゼーション層を設けているにもかかわらず、相互接続線の減少させられた寸法は、例えば最新のＣＰＵ、メモリチップ、ＡＳＩＣ（特定用途向けＩＣ）等の著しい複雑さに適合する必要がある。
【０００３】
従って、０．０５μｍそしてそれより小さい臨界寸法を有するトランジスタ要素を含む高度な集積回路は、単位面積あたりの増大された数の回路要素に起因して比較的多数のメタライゼーション層を設けているにもかかわらず、個々の相互接続構造内でｃｍ２あたり最大で数ｋＡの著しく増大した電流密度で典型的には動作することとなろう。このため、アルミニウムのような十分に確立された材質は、銅及び銅合金、即ちアルミニウムと比較して著しく高い電流密度においても極めて低い電気抵抗率及びエレクトロマイグレーション(electromigration)に対する改善された耐性を有する材質に代替されつつある。微細構造及び集積回路の製造に銅を導入することは、二酸化シリコン及び多くの低ｋ誘電体材質に拡散し易いという銅の特性に帰属する複数の深刻な問題を伴い、低ｋ誘電体材質は、複雑なメタライゼーション層における寄生容量を低減するために典型的に銅と組み合わせて用いられる。必要な密着性を提供し且つ敏感なデバイス領域への銅原子の不所望な拡散を避けるために、銅と銅ベースの相互接続構造が埋め込まれる誘電体材質との間にバリア層を設けることが通常は必要とされる。シリコン窒化物は銅原子の拡散を効果的に防ぐ誘電体材質ではあるが、シリコン窒化物は適度に高い誘電率を示しそれにより近隣の銅線の寄生容量を増大させて許容し得ない信号伝搬遅延をもたらす可能性があるので、層間誘電体材質としてシリコン窒化物を選択することは望ましいとは言えない。それ故に、必要な機械的安定性をも銅に与える薄い伝導性バリア層が、バルク銅を周囲の誘電体材質から分離するように通常は形成されて、それにより銅の誘電体材質中への拡散を低減するとともに、酸素、フッ素等の望まれていない種の銅中への拡散を低減している。更に、伝導性バリア層はまた、銅との間の強力な界面を形成し、それにより界面での顕著な物質マイグレーションを誘起する蓋然性を低減することができ、その界面は、電流誘起の材質拡散を容易にするであろう拡散経路の増大を考慮すると、典型的には臨界的な領域である。現在のところ、タンタル、チタン、タングステン、並びにそれらの窒素及びシリコンとの化合物等が伝導性バリア層のための望ましい候補であり、この場合、バリア層は、拡散の抑制及び密着特性に関する要求を満たすように異なる組成の２以上のサブ層を備えていることがある。
【０００４】
銅をアルミニウムとは有意に異ならせている他の特性は、銅は化学的及び物理的気相堆積技術によっては容易には大量に堆積させることができないので、一般にダマシン又は象眼技術(damascene or inlaid technique)と称される処理戦略を必要とするという事実である。ダマシンプロセスにおいては先ず誘電体層が形成され、この誘電体層は次いで、後に銅で充填される溝(trench)及び／又はビアを含むようにパターニングされ、ここでは前述したように銅で充填するのに先立ち伝導性バリア層が溝及びビアの側壁上に形成される。溝及びビアへのバルク銅材料の堆積は、通常はウエット化学的堆積プロセス、例えば電気メッキや無電解メッキによって達成され、従ってアスペクト比が５以上で直径が０．３μｍあるいはそれ未満のビアを、０．１μｍ乃至数μｍの範囲にある幅を有する溝とともに確実に充填することが求められる。銅のための電気化学的堆積プロセスは、電子回路基板製造の分野では十分に確立されている。しかし、半導体デバイスにおける金属領域の寸法に対して、高アスペクト比のビアをボイドフリー充填することは極めて複雑で困難な作業であり、最終的に得られる銅ベースの相互接続構造の特性は、プロセスパラメータ、材質、及び対象となる構造の形状(geometry)に大きく依存する。相互接続構造の形状は設計要求によって実質的に決定され、従って所与の微細構造に対して大きくは変更されないであろうから、伝導性バリア層、非伝導性バリア層、誘電体材質、等のような材質の影響並びに相互接続構造の全体としての特性に対するそれらの相互作用を推測及び制御して、高い歩留まりと要求される製品信頼性の両方を保証することが極めて重要である。特に、種々の構成のためのメタライゼーションシステムにおける劣化及び故障のメカニズムを識別し、観察し、そして低減して、全ての新しいデバイス世代あるいは技術ノードに対するデバイスの信頼性を維持することが重要である。
【０００５】
従って、特に比誘電率が３．０以下の低ｋ誘電性材質又は超低ｋ（ＵＬＫ）材質との組み合わせにおいて銅相互接続の劣化を調査して、低い全体の誘電率を伴う銅ベースの線及びビアを形成するための新たな材料及び処理戦略を見出すために、多大な努力がなされている。
【０００６】
早期デバイス故障に有意に寄与すると信じられている１つの故障メカニズムは、特に銅と誘電体キャップ層の間に形成される界面に沿ったエレクトロマイグレーション誘起の物質移動であり、誘電体キャップ層は溝及びビア開口を銅材料で充填した後に設けられるであろうし、その側壁は導電性バリア材料で被覆される。銅の完全性を維持することに加えて、誘電体キャップ層は、層間誘電体内のビア開口の形成の間にエッチング停止層として通常は機能し得る。しばしば用いられる材料は、例えばシリコン窒化物及び窒素含有シリコンカーバイドであり、これらは典型的に使用される層間誘電体、例えば幾つかの低ｋ誘電性材質に対して適度に高いエッチング選択性を示す他、層間誘電体への銅の拡散を抑制する。しかし、最新の研究結果は、銅と誘電体キャップ層の間に形成される界面が金属相互接続の動作の間における物質移行のための主要な拡散経路であることを示しているようである。
【０００７】
それ故、確実に銅を閉じ込めてその完全性を維持する能力を有する銅とキャップ層の間の界面特性を高める試みにおいて、幾つかの代替案が開発されてきている。例えば、対応する金属線の全体の抵抗を過度に減少させない一方で優れたエレクトロマイグレーション性能を示すことができる導電性材料を銅含有領域の上端に選択的に設けることが提案されている。実例としては、コバルト／タングステン／リン（ＣｏＷＰ）の化合物、ニッケル／モリブデン／リン（ＮｉＭｏＰ）等のような種々の合金が、対応する金属線内でのエレクトロマイグレーション効果を著しく減少させることのできる導電性キャップ層のための有望な候補として実証されている。
【０００８】
これらの化合物は優れたエレクトロマイグレーション性能をもたらすが、複雑なメタライゼーションシステムを形成するための十分に確立されたプロセス戦略内への適切な製造プロセスフローの実装は、露出させられた表面を対応する電気化学的堆積プロセスのために準備することに関する顕著な努力を伴う。また、電気化学的堆積技術に基いて形成される伝導性キャップ層と共に銅線を含むメタライゼーションシステムにおいては、誘電体キャップ層に基くメタライゼーションシステムを有するデバイスと比較して、増大された漏れ電流及び誘電体絶縁破壊現象が生じ得るので、しばしば深刻な欠陥が観察されることがある。
【０００９】
他の戦略においては、銅表面への特定の種の組み込みが、例えば対応するキャップ又はエッチング停止層との組み合わせにおいて全体的なエレクトロマイグレーション性能を高めるための実行可能な技術であると実証されてきた。従って、幾つかの従来のプロセスレジームにおいては、キャップ又はエッチング停止材質を堆積させるのに先立ち金属線の表面特性を高めるためのシリコン、窒素、等を組み込むために、銅線の露出させられた表面が反応環境に曝露されることがある。例えば、シリコン、窒素、等の相互拡散を開始するために、シリコン及び／又は窒素含有種がプラズマベースのクリーニングプロセスの反応環境内に供給されることがあり、それにより、全体的な表面特性を顕著に高め得る対応する銅化合物を形成することができる。実例としては、シリコン／銅化合物を形成するために対応するプラズマ処理においてシランを用いることができ、銅シリサイドと称されることもあるシリコン／銅化合物は、優れたエレクトロマイグレーション性能をもたらすことができる。
【００１０】
銅表面のエレクトロマイグレーション性能は、銅材質の表面区域内へのシリコン／窒素拡散を開始することによって、誘電体キャップ層との組み合わせにおいて高めることができるが、相互拡散の程度は制御するのが難しいことがあると共に特にＵＬＫ材質が洗練された応用において用いられる場合に反応プラズマ環境が敏感な誘電体材質の露出させられた表面区域の著しい損傷をもたらし得ることが判明している。この理由により、優れたエレクトロマイグレーション性能を得る一方で敏感な誘電体材質の過度の損傷を回避し又は少なくとも低減するために、例えば露出させられた銅表面をクリーニングすると共に銅表面へのシリコン拡散を開始するのに熱化学的処理が用いられてきた。一方、銅表面内の及び銅表面を越えての銅／シリコン化合物の形成は、特に減少させられた断面積に起因して高い電流密度を必要とするメタライゼーションシステムにおいて金属線の全体的な伝導性に否定的な影響を有することがあり、結果として著しい信号伝搬遅延がもたらされる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した状況に鑑み、本開示は、高められたエレクトロマイグレーション性能並びに誘電体材質の改善された電気的性能及び高い絶縁破壊電圧を伴う複雑なメタライゼーション層を形成する一方で、上で特定した１つ以上の問題の影響を回避し又は少なくとも低減することができる技術に関連している。
【課題を解決するための手段】
【００１２】
概して本開示は、エレクトロマイグレーションに関する優れた性能が獲得され得る一方で、同時にメタライゼーションシステムの全体的な電気的性能が高められ得るプロセス技術に関連している。この目的で、高度に敏感な低ｋ材質及びＵＬＫ材質の材料特性は、過度に劣化させられることはなく、あるいは熱化学的処理に基く特定のプロセスステップの後に再確立され得る。多くの洗練された低ｋ誘電体材質に対して、これらの材質の全体的な挙動又は性質は、炭素含有量に臨界的に依存し得ることが認識されてきており、炭素含有量は、対応するクリーニングプロセスの間に、そしてしばしば露出させられた表面区域内へのシリコン種の組み込みの間にも典型的には適用されるであろうような反応性プラズマ環境に曝される場合に著しく減少させられることがある。そこで、ここに開示される幾つかの例示的な側面においては、敏感な低ｋ誘電体材質との相互作用に際して大幅に低減された程度の炭素減損をもたらし得る熱化学的処理が適用されてよい一方で、銅含有金属領域上に形成されたであろう伝導性キャップ層は、優れたエレクトロマイグレーション性能を結果としてもたらし得ると共に、熱化学的処理の間に効果的なマスクとして作用することもできる。従って、伝導性キャップ層を設けることによって、全体的な伝導性を犠牲にすることなしに優れたエレクトロマイグレーション性能の利益を達成することができる一方で、同時に熱化学的処理は結果として低ｋ誘電体材質の優れた特性をもたらすことができ、この場合、ここに開示される幾つかの例示的な実施形態においては、シリコン含有環境のような適切なプロセス環境に基いて更なる熱化学的処理が実行されてよく、そのプロセス環境は、誘電体材質の表面特性の対応する改善を結果としてもたらすことができる。例えば、敏感な低ｋ誘電体材質のある程度のエッチング関連損傷が「修復される(repaired)」であろうし、それにより、例えば更なる低ｋ誘電体材質をその上に形成するためのエッチング停止材質又は任意の他の遷移材質層(transition material layer)のような更なる誘電体材質を堆積させることを考慮すると、半導体デバイスの更なる処理に対する表面状態を強化することができる。
【００１３】
ここに開示される１つの例示的な方法は、半導体デバイスのメタライゼーション層を形成することに関連している。方法は、メタライゼーション層の第１の誘電体材質内に横方向に埋め込まれる金属領域の表面上に伝導性キャップ層を形成することを備えている。加えて、方法は、伝導性キャップ層の存在下で第１の誘電体材質の露出させられた表面上に熱化学的クリーニング処理を実行することを備えている。更に、方法は、第１の誘電体材質の露出させられた表面及び伝導性キャップ層上に第２の誘電体材質を形成することを備えている。
【００１４】
ここに開示される更なる例示的な方法は、半導体デバイスのメタライゼーション層の金属領域の銅含有表面上に伝導性キャップ材質を形成することを備えており、金属領域はメタライゼーション層の低ｋ誘電体材質内に形成される。方法は更に、銅酸化物還元プロセスガスに基いて低ｋ誘電体材質の露出させられた表面上に第１の熱化学的処理を実行することを備えている。方法は追加的に、第１の熱化学的処理を実行した後にシリコン含有プロセス環境に基いて、露出させられた表面上に第２の熱化学的処理を実行することを備えている。また、方法は、伝導性キャップ層及び低ｋ誘電体材質の露出させられた表面上に誘電体材質層を形成することとを備えている。
【００１５】
ここに開示される更なる例示的な方法は、半導体デバイスのメタライゼーション層を形成することに関連している。方法は、低ｋ誘電体層内に開口を形成することと、金属領域を形成するように開口を銅含有材質で充填することとを備えている。更に、金属領域の表面上に伝導性キャップ層が形成され、そしてプラズマが不在の銅還元ガス環境に基いてクリーニングプロセスが実行される。加えて、方法は、シリコン含有プロセス環境内にプラズマが不在のシリコン含有プロセス環境に基いて表面改質プロセスを実行することとを備えている。
【図面の簡単な説明】
【００１６】
ここに開示される主題の更なる実施形態は、添付の特許請求の範囲において画定されており、また添付の図面を参照したときに下記の詳細な説明と共に更に明らかになろう。
【００１７】
【図１ａ】図１ａは例示的な実施形態に従い伝導性キャップ層に基いて熱化学的処理が実行され得るメタライゼーション層を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その１）である。
【図１ｂ】図１ｂは例示的な実施形態に従い伝導性キャップ層に基いて熱化学的処理が実行され得るメタライゼーション層を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その２）である。
【図１ｃ】図１ｃは更なる例示的な実施形態に従い敏感な低ｋ誘電体材質の特性を更に高めるように追加的な熱化学的処理が実行され得る更なる例示的実施形態に従う半導体デバイスを模式的に示す図である。
【図１ｄ】図１ｄは例示的な実施形態に従い伝導性キャップ層に基いて熱化学的処理が実行され得るメタライゼーション層を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その３）である。
【発明を実施するための形態】
【００１８】
以下の詳細な説明と共に図面に示される実施形態を参照してここに開示される主題が説明されるが、以下の詳細な説明及び図面は本開示を特定の例示的に開示されている実施形態に限定することを意図するものではなく、むしろ説明されている例示的な実施形態は単に本開示の種々の側面を例証しているにすぎず、本開示の範囲は添付の特許請求の範囲によって画定されていることが理解されるべきである。
【００１９】
概して、本開示はプロセス技術を提供し、そのプロセス技術においては、優れたエレクトロマイグレーション特性が伝導性キャップ材質に基き洗練されたメタライゼーションシステム内の金属領域に対して達成され得る一方で、加えて、炭素減損、エッチング関連損傷等のような敏感な低ｋ誘電体材質の過度の劣化が低減され得る結果、例えばより高い絶縁破壊電圧等を考慮すると、優れたエレクトロマイグレーションにより、より安定で且つ均一な誘電体材質の特性での所望の高い伝導性を伴うメタライゼーションシステムの全体的な性能を高めることができる。この目的で、露出させられた金属領域上に選択的に伝導性キャップ層を形成した後に、少なくともクリーニングプロセスが熱化学的処理として実行されてよく、熱化学的処理は、プラズマ、即ち高い割合のイオン化された粒子なしに確立されるプロセス環境内で実行される処理として理解されてよい。尚、この点において、熱化学的プロセス環境は、イオン化された粒子の割合が特定の圧力及び温度の条件に従う分子及び原子の熱的運動(thermal movement)によって得られたであろう割合に実質的に対応する環境として理解されてよい。従って、電磁場との相互作用に起因するより高い割合のイオン化された粒子は、熱化学的プロセス環境として考えられなくてよい。
【００２０】
ここに開示される幾つかの例示的な実施形態においては、アンモニアガス及び／又は窒素ガスのような酸化物還元ガスに基いて熱化学的クリーニングプロセスが実行されてよく、熱化学的クリーニングプロセスは、銅堆積、過剰材質の化学的機械的研磨、伝導性キャップ層の堆積、等のような先行するプロセスの間に生成される汚染物質の効果的な除去をもたらすことができる一方で、低ｋ材質の全体的な特性に大きく影響するであろう敏感な低ｋ誘電体材質における炭素種の外方向拡散の傾向を低減することもできる。その結果、更なる処理の間、例えば先行する熱化学的処理との組み合わせにおけるその場プロセス(in situ process)に基づいて達成され得る更なる誘電体材質の堆積の間に、誘電体材質の高い絶縁耐力(dielectric strength)をもたらし得る強化された表面状態を提供することができ、結果としてのメタライゼーションシステムの優れた信頼性に寄与することもできる。他の例示的な実施形態においては、例えば敏感な低ｋ誘電体材質の露出させられた表面区域を硬化し又は緻密化することによってある程度の表面改質が達成され得るシリコン含有プロセス環境に基いて更なる熱化学的処理が実行されてよく、それにより、更に強化された表面状態を更なる処理の間にもたらすことができ、あるいは先行して実行されたエッチングプロセス及びレジストストリッププロセスの損傷の程度を低減して、優れた信頼性及びこれに伴い優れた絶縁耐力に寄与することもできる。従って幾つかの例示的な実施形態においては、場合によってはシリコン窒化物材質、窒素含有シリコンカーバイド材質等のような更なる誘電体材質を形成するための堆積プロセスとの組み合わせにおいて、クリーニングステップ及び後続の「シリコン拡散」ステップを伴うその場プロセスシーケンスとして、熱化学的処理が実行されてよい。従って、密接した複数の金属領域の間で更に低減された寄生容量値を必要とする洗練されたメタライゼーションシステムにおいては、３．０又は２．０以下の誘電定数を有する敏感な誘電体材質が用いられることがあり、この場合、対応するプロセスシーケンスは、それらの材質を顕著な程度で損傷することを結果としてもたらす可能性があり、それにより絶縁耐力等に関する低い信頼性の一因になることがある。このように、露出させられた表面区域内へのプラズマフリー処理に基く効果的なシリコン拡散は、従って、望ましい分子構造をある程度まで回復させることができ、あるいは表面区域の高められた硬度又は密度をもたらすことができ、多くの場合に多孔質材質系の形態で提供されているであろう当該材質の機械的な安定性をある程度高めることもできる。例えば、これらの敏感な誘電体材質の露出させられた表面区域での多孔性の程度は、ＨＭＤＳ（ヘキサメチルジシラザン）等の形態にあるシリコン含有物質に基く熱化学的処理の間にプロセス環境を確立することによって低減され得る。幾つかの例示的な実施形態においては、熱化学的処理は、敏感な誘電体材質内に金属領域を実際に形成するのに先立ち、即ち誘電体材質をパターニングした後であって且つ伝導性バリア材質を形成すること及び銅含有金属を堆積させることの前に実行されてもよい。この場合にもプラズマベースのプロセスの否定的影���が回避され得る一方で、にもかかわらず後続のプロセスステップに対する優れた表面状態を得ることができる。
【００２１】
添付の図面を参照して更なる例示的な実施形態をより詳細に以下に説明する。
【００２２】
図１ａは基板１０１を備えた半導体デバイス１００の断面図を模式的に示しており、基板１０１内及びその上方には、デバイス１００の全体的な回路構成による要求に応じてトランジスタ等のような回路要素が形成され得る。既に示したように、現在では概ね５０ｎｍ以下であろうデバイスのトランジスタレベルでの臨界的形状サイズ(critical feature sizes)の連続的な縮小は、デバイス１００のメタライゼーションシステム１３０内の金属線及びビアの形状サイズについても対応する適応を必要としている。図１ａに示される実施形態においては、メタライゼーションシステム１３０は、第１のメタライゼーション層１１０及び第２のメタライゼーション層１２０によって代表されてよい。しかし、メタライゼーションシステム１３０はデバイス１００の全体的な複雑さを考慮した必要性に応じて任意の数のメタライゼーション層を備えていてよいことが理解されるべきである。便宜上、層１２０の上方に形成され得る又はメタライゼーション層１１０の下方に配置され得る任意の更なるメタライゼーション層は図示されていない。メタライゼーション層１１０は３．０以下の誘電定数を有する低ｋ誘電体材質のような誘電体材質１１１を備えていてよい一方で、より洗練された応用においては誘電定数は概ね２．０以下であってよく、この場合、対応する材質はここでは超低ｋ（ＵＬＫ）材質と称されることがある。また、メタライゼーション層１１０は金属領域又は金属線１１２を備えていてよく、ここでは、典型的には多数の適切な金属領域がメタライゼーション層１１０内に設けられていてよいことが理解されるべきである。金属線又は金属領域１１２は、銅、銀、等に基く高伝導性コア材質１１２Ａを備えていてよい一方で、例えば周囲の誘電体材質内への拡散に関して及び誘電体材質１１１内に存在することがある酸素、フッ素、等のような反応性成分の組み込みに関して、伝導性バリア材質１１２Ｂがコア材質１１２Ａを閉じ込めていてよい。更に、前述したように、伝導性バリア材質１１２Ｂは、周囲の誘電体材質１１１に対するコア材質１１２Ａの望ましい接着性をもたらすことができる他、所望のエレクトロマイグレーション性能を提供するために高伝導性コア材質１１２Ａとの強力な界面を形成することができる。例えば、タンタル、窒化タンタル等が十分に確立されたバリア材質である。また、図示される実施形態においては、コア材質１１２Ａ上には伝導性キャップ層１１２Ｃが形成されてよく、伝導性キャップ層１１２Ｃは、例えば前述したように、ＣｏＷＰ化合物等のような任意の適切は材質から構成されてよい。しかし、他の例示的な実施形態（図示せず）においては、メタライゼーション層１１０に対して適切であると考えられる場合には、伝導性キャップ層１１２Ｃは設けられなくてよい一方で、層１２０のような他のメタライゼーション層においては、優れたエレクトロマイグレーション性能が高い電気的な伝導性と組み合わされて必要になるかもしれないことが理解されるべきである。更に、シリコンカーバイド、窒素含有シリコンカーバイド、シリコン窒化物、等から構成され得る誘電体エッチング停止又はキャップ層１１３が、誘電体材質１１１上及び金属領域１１２上、例えば伝導性キャップ層１１２Ｃ上に形成されてよい一方で、他の場合には、必要な銅閉じ込め及びエレクトロマイグレーション性能を誘電体層１１３がもたらしてよい。
【００２３】
メタライゼーション層１２０は誘電体材質１２１を備えていてよく、誘電体材質１２１は低ｋ誘電体材質又はＵＬＫ材質を代表してもよく、ＵＬＫ材質は前述したように多かれ少なかれ多孔質状態を有するであろう。また、誘電体材質１２１内には金属領域１２２が横方向に埋め込まれていてよく、金属領域１２２は伝導性バリア材質１２２Ｂとの組み合わせにおける銅材質のようなコア材質１２２Ａを備えていてよい。図示される実施形態においては、金属領域１２２は、金属線１２２Ｌと、メタライゼーション層１１０の金属領域１１２に接続するビア１２２Ｔとを備えていてよい。更に、この製造段階においては、任意の適切な金属又は金属化合物から形成される伝導性キャップ層１２２Ｃが、優れたエレクトロマイグレーション性能を提供する一方で金属領域１２２の全体的な伝導性に過度に影響しないように、少なくともコア材質１２２Ａ上に形成されてよい。
【００２４】
図１ａに示される半導体デバイス１００は、以下のプロセスに基いて形成することができる。基板１０１の上方に設けられる半導体材質内にトランジスタのような対応する回路要素を形成した後に、半導体材質内及びその上方に形成される回路要素とメタライゼーションシステム１３０の間のインタフェースを提供するために、接触構造（図示せず）が十分に確立されたプロセス技術に基いて形成されてよい。その後、層１１０のような１つ以上のメタライゼーション層が形成されてよい。この目的で、堆積させられる材質の種類に応じてＣＶＤ、スピンオン技術、等のような任意の適切な堆積技術に基いて、誘電体材質１１１が堆積させられてよい。前述したように、材質１１１は若干の割合の炭素種を含むことがあり、炭素種は全体的な材質特性に大きな影響を及ぼし得る。例えば、シリコン、炭素、水素、及び酸素に基く材質が多くの場合に程度の差こそあれ多孔質な状態で用いられるであろう一方、他の場合にはポリマ材質等が用いられるかもしれない。その後、誘電体材質１１１は洗練されたリソグラフィ及びエッチング戦略に基いてパターニングされてよく、これについてはメタライゼーション層１２０を参照しても説明される。最後に、金属領域１１２に対応するそれぞれの開口は金属含有材質で充填されてよく、そしてその任意の過剰な材質は、誘電体材質１１１内に電気的に隔離された金属領域をもたらすように、例えばＣＭＰ（化学的機械的研磨）によって除去されてよい。その後、伝導性キャップ層１１２Ｃが形成されてよく、必要であれば誘電体層１１３の堆積がそれに続いてよい。その後、材質１１１を参照して前述したように、誘電体材質１２１が堆積させられてよく、そしてそれぞれ金属線１２２Ｌ及びビア１２２Ｔのための溝(trench)及びビア開口を得るように、対応するパターニングシーケンスが実行されてよい。十分に確立されたエッチング技術に基く誘電体材質１２１のパターニングの後に、幾つかの実施形態（図示せず）においては、図１ｂ及び１ｃを参照して後で説明されるように、適切な熱化学的処理が実行されてよい。その後、伝導性バリア材質１２２Ｂが堆積させられてよく、コア１２２Ａの堆積及びその任意の過剰な材質の除去が続いてよい。次いで、デバイス１００は堆積環境１０２に曝されてよく、堆積環境１０２は、電気化学的堆積環境又はガス的な環境、例えばＣＶＤ環境、スパッタ堆積等のような物理的気相堆積のための環境を代表し得る。例えば、複数の金属材質が電気化学的堆積技術に基いて効率的に堆積させられ得るし、実例として無電解メッキにおいては、コア材質１２２Ａの露出させられた表面は、適切な電解質溶液からの材質の堆積を開始するための触媒材質として作用し得る。その結果、伝導性キャップ層１２２Ｃを金属線１２２Ｌに限定するためのいかなる追加的なパターニング戦略をも必要とすることなしに、極めて選択的な材質堆積を達成することができる。他の場合には、任意の他の適切な堆積レジーム、例えば選択的ＣＶＤのような堆積技術が用いられてよく、その堆積技術においては、コア材質１２２Ａは誘電体材質１２１の露出させられた表面区域１２１Ｓと比較して著しく高い堆積速度を有しているであろう。
【００２５】
図１ｂは第１の熱化学的処理１０３Ａのプロセス環境に曝されるときのデバイス１００を模式的に示している。処理１０３Ａのプロセス環境は、例えば更なる誘電体材質の堆積がその場プロセス(in situ process)として実行されるであろう場合には、堆積チャンバ等のような任意の適切なプロセスツール内で確立されてよい。１つの例示的な実施形態においては、処理１０３Ａのプロセス環境は銅還元ガスに基いて確立されてよく、銅還元ガスは、例えば概ね１〜６Ｔｏｒｒの圧力でのアンモニア（ＮＨ３）及び窒素（Ｎ２）に基いて確立され得る。実例としては、アンモニアと窒素ガスの比は概ね１：４００〜１：１の範囲にあってよく、他の場合には実質的に純粋なアンモニアが還元ガスとして用いられてよい。また、処理１０３Ａのための望ましい処理温度を確立するために、基板１０１は概ね２５０〜５００℃、例えば約３５０℃まで加熱されてよい。その結果、熱的に誘起される化学的クリーニングプロセスが、キャップ層１２２Ｃの表面での他、誘電体材質１２１の表面１２１Ｓ上で開始され得る。既に示したように、処理１０３Ａは、先行するプロセスシーケンス、例えば材質１２２Ａ，１２２Ｂの堆積及びそれらの任意の過剰な材質の対応する除去の間に生成されたであろう金属残渣の除去を結果としてもたらすであろう。また、伝導性キャップ層１２２Ｃを堆積させるための次のプロセスの間にも露出表面１２１Ｓに堆積したであろう残渣を効果的に除去することができる一方で、プラズマベースのクリーニングプロセスの場合に典型的には観察され得る炭素減損(carbon depletion)の程度も低減することができる。
【００２６】
図１ｃは更なる例示的な実施形態に従う半導体デバイス１００を模式的に示しており、その実施形態においては、デバイス１００は、熱化学的処理１０３Ａに加えて更なる熱化学的処理１０３Ｂに曝されてよい。例えば、処理１０３Ａ，１０３Ｂは、デバイス１００を処理１０３Ａ及び１０３Ｂの間の周囲の雰囲気に曝すことのない適切なプロセス環境に基いて実行されてよい。プロセスの対応するシーケンスは、周囲の雰囲気への過度の曝露が回避され得る限りにおいて、プロセスのシーケンスが同じプロセスチャンバ内で実行されるか又は異なるプロセスチャンバ内で実行されるかにかかわらず、その場プロセスシーケンスとも称されてよい。熱化学的処理１０３Ｂは、１つの例示的な実施形態においては、シラン又はその任意の誘導体、例えばトリメチルシラン（３ＭＳ）、テトラメチルシラン（４ＭＳ）、ＨＭＤＳ等のようなシリコン含有ガス成分を含むガス環境に基いて実行されてよい。例えば、シラン又はその任意の誘導体に対する２５０〜５００℃のような適切な温度に基いて、露出させられた表面１２１Ｓ内への対応するシリコン拡散が開始されてよく、それにより表面１２１Ｓのある程度の硬化又は緻密化をもたらすことができる。他の場合には、材質１２１の表面状態を強化するためにＨＭＤＳが用いられてよく、それにより、先行するプロセスステップにおいて損傷を受けてしまったであろう表面１２１Ｓの望ましい構造を「再確立」することもできる。表面１２１Ｓ内へのシリコン拡散の要求される程度は、対応する試験測定に基いて容易に決定され得ることが理解されるべきであり、試験測定においては、処理１０３Ｂに対する異なるパラメータ設定に基いて種々の誘電体材質が処理されてよく、そして種々の処理の後に表面状態を決定することができる。その結果、露出させられた表面１２１Ｓを改質して強化された表面状態を更なる処理の間、例えば更なる誘電体材質の堆積の間にもたらすことができ、それにより材質１２１の特性に影響を及ぼす蓋然性を低減することができ、従って、前述したように高い信頼性をもたらすことができる。同時に、キャップ層１２１Ｃは保護層として作用することができ、保護層がなければ前述したように低下させられた全体的な伝導性をもたらしてしまうであろうコア材質１２２Ａ内へのシリコンの過度の拡散を回避することができる。
【００２７】
図１ｄは、処理１０３Ａ（図１ｂ参照）を実行した後における、そして幾つかの例示的な実施形態においてはそれに加えて処理１０３Ｂ（図１ｃ参照）の後における堆積環境１０４に曝されたときの半導体デバイス１００を模式的に示している。堆積環境１０４は、誘電体層１２３の望ましい組成を得るために、適切なプロセスパラメータ及び先駆体材質に基いて確立されてよく、誘電体層１２３は、その上に更なる誘電体材質を形成するためのエッチング停止層又は任意の他の適切な遷移層として作用してよい。１つの例示的な実施形態においては、堆積プロセス１０４は、少なくとも処理１０３Ａ（図１ｂ参照）を備えたプロセスシーケンスの１つのプロセスを代表し、ここではプロセスシーケンスは上で定義された意味においてその場プロセスとして実行されてよい。他の例示的な実施実施形態においては、処理１０３Ｂ（図１ｃ参照）が追加的に実行されてよく、そしてプロセスシーケンスの一部を代表してもよく、この場合、堆積環境１０４は、処理１０３Ｂのプロセス環境と同じプロセスチャンバ内で確立されてよい。この目的で、幾つかの例示的な実施形態においては、誘電体層１２３を形成するために、シリコン、窒素、及び炭素の堆積を開始するようにプラズマが確立されてよい。従って、材質層１２３の堆積の間、先行する１つ以上の熱化学的処理によって得られた強化された表面１２１Ｓは、高い堆積均一性をもたらすことができ、従って高い絶縁耐力等のような安定で且つ信頼性のある全体的な特性をもたらすことができる。シリコンカーバイド、シリコン窒化物、窒素含有シリコンカーバイド等の形態にある２つ以上の異なる材質層のような任意の望ましい組成がプロセス１０４の間に堆積させられてよいことが理解されるべきである。
【００２８】
その後、ＵＬＫ材質等のような更なる誘電体材質を堆積させると共にその内部にメタライゼーション層１１０及び１２０を参照して説明したような適切な金属線及びビアを形成することによって、更なる処理が継続されてよい。
【００２９】
幾つかの例示的な実施形態では、上述したように、誘電体材質１２１のパターニングの後のプロセスシーケンスとして、図１ｂ及び１ｃを参照して説明したような熱化学的処理１０３Ａ，１０３Ｂが適用されてよい。例えば、誘電体材質１２１のパターニングの間に、誘電体層１２１を通ってエッチングして金属線１２２Ｌ（図１ａ参照）のための対応する溝を形成するように、場合によってはハードマスク材質と組み合わせられるレジストマスクの形成を必要とする洗練されたエッチング戦略が適用される必要があるかもしれない。従って、この複雑なパターニングシーケンスの後に、異方性エッチングレシピ、レジストストリッププロセス等のような反応性環境への繰り返しの曝露は、誘電体材質１２１の露出させられた表面部分の顕著な程度の損傷を結果としてもたらすことがある。この場合、図１ｂ及び１ｃの処理１０３Ａ，１０３Ｂのシーケンスを適用することは、汚染物質の効果的な除去の他、誘電体材質１２１の露出された表面部分の対応する「補強(reinforcement)」を結果としてもたらすことができる。その結果、更なる処理の間の炭素減損を低減することができ、また、例えば露出させられた表面区域を硬化させ又は緻密化することによって、強化された表面状態を得ることができる。従って、伝導性バリア材質１２２Ｂを堆積させるに際しては、誘電体材質１２１の表面区域での多孔性及びエッチング損傷の程度が大幅に低減され得るので、より信頼度の高い被覆を得ることができる。更に、シーケンス１０３Ａ，１０３Ｂにおけるプラズマの回避により、追加的な損傷が回避され得る。
【００３０】
結果として、本開示は、伝導性キャップ層に基いて高いエレクトロマイグレーション性能が達成され得る一方で、場合によっては例えばシリコン含有プロセス環境に基く表面改質プロセスと組み合わされるプラズマフリークリーニングプロセスを用いることによって、敏感な誘電体材質の追加的に強化された材質特性を得ることができる技術を提供する。
【００３１】
本開示の更なる修正及び変更は、この明細書を考慮することによって当業者には明白になろう。従って、明細書は、例示的なものとしてのみ解釈されるべきであり、またここに開示される原理を実施する一般的な手法を当業者に教示することを目的としている。ここに示されまた説明される形態は目下のところ望ましい実施形態として解釈されるべきことが理解されるべきである。
【図１ａ】
2012519373.tif 000003
【図１ｂ】
2012519373.tif 000004
【図１ｃ】
2012519373.tif 000005
【図１ｄ】
2012519373.tif 000006
【国際調査報告】
2012519373.tif 000007
2012519373.tif 000008
2012519373.tif 000009