(57)【要約】  本明細書では、界面汚染を低減した層の堆積方法を開示する。発明の方法は、有利には、堆積させた層間の汚染、例えば堆積させた層とその下にある基板または膜との間の界面の汚染を減少させる。幾つかの実施形態では、層の堆積方法は、第１の層が上に配置されたシリコン含有層を還元性雰囲気中でアニールすることと、アニールの後で、シリコン含有層を露出させるエッチングプロセスを使用して第１の層を除去することと、露出したシリコン含有層の上に第２の層を堆積させることとを含むことができる。
2012519962.tif 000002
【特許請求の範囲】
【請求項１】
第１の層が上に配置されたシリコン含有層を還元性雰囲気中でアニールすることと、
アニールの後で、前記シリコン含有層を露出させるエッチングプロセスを使用して前記第１の層を除去することと、
前記露出させたシリコン含有層上に第２の層を堆積させることと
を含む、層の堆積方法。
【請求項２】
前記還元性雰囲気が、非プラズマ状態の還元性ガスを含む、請求項１に記載の方法。
【請求項３】
前記還元性雰囲気が、還元性ガスから形成されたプラズマを含む、請求項１に記載の方法。
【請求項４】
前記還元性ガスが、水素（Ｈ２）、または水素（Ｈ２）と、窒素（Ｎ２）、アルゴン（Ａｒ）、およびヘリウム（Ｈｅ）のうちの少なくとも１つとを含む、請求項２または３に記載の方法。
【請求項５】
前記アニールするステップが、
約摂氏１００度から約摂氏７００度の温度で前記シリコン含有層をアニールすること
をさらに含む、請求項１ないし４のいずれか一項に記載の方法。
【請求項６】
前記アニールするステップが、
約摂氏３００度から約摂氏７００度の温度で前記シリコン含有層をアニールすること
をさらに含む、請求項１ないし４のいずれか一項に記載の方法。
【請求項７】
前記アニールするステップが、
約１分以下の期間にわたり前記シリコン含有層をアニールすること
をさらに含む、請求項１ないし５のいずれか一項に記載の方法。
【請求項８】
前記アニールするステップが、
約３０秒未満の期間にわたり前記シリコン含有層をアニールすること
をさらに含む、請求項１ないし６のいずれか一項に記載の方法。
【請求項９】
前記エッチングプロセスが、
エッチャントガスから形成されるプラズマを用いて前記第１の層をエッチングすること
をさらに含む、請求項１ないし８のいずれか一項に記載の方法。
【請求項１０】
前記エッチャントガスが、三フッ化窒素（ＮＦ３）およびアンモニア（ＮＨ３）のうちの少なくとも１つを含む、請求項９に記載の方法。
【請求項１１】
前記エッチングプロセスが、
前記プラズマを使用して前記第１の層を昇華可能固体へと少なくとも部分的に変換することと、約１００度よりも高い温度で前記シリコン含有層をアニールすることによって前記昇華可能固体を除去することと
をさらに含む、請求項９に記載の方法。
【請求項１２】
第１のチャンバ内で前記アニールを実行することと、
不活性雰囲気中で、前記第１のチャンバと第２のチャンバとの間で前記シリコン含有層を搬送することと、
前記第２のチャンバ内で前記除去を実行することと、
不活性雰囲気中で、前記第２のチャンバと第３のチャンバとの間で前記シリコン含有層を搬送することと、
前記第１のチャンバと同じまたは異なる前記第３のチャンバ内で前記堆積を実行することと
をさらに含む、請求項１ないし１１のいずれか一項に記載の方法。
【請求項１３】
前記第１の層が酸化物層を含む、請求項１ないし１２のいずれか一項に記載の方法。
【請求項１４】
前記シリコン含有層が、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン炭素（ＳｉＣ）、シリコンリン（ＳｉＰ）、シリコンホウ素（ＳｉＢ）、シリコンゲルマニウムホウ素（ＳｉＧｅＢ）、シリコンゲルマニウムリン（ＳｉＧｅＰ）、およびシリコン炭素リン（ＳｉＣＰ）のうちの少なくとも１つを包含し、前記第２の層が、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン炭素（ＳｉＣ）、シリコンリン（ＳｉＰ）、シリコンホウ素（ＳｉＢ）、シリコンゲルマニウムホウ素（ＳｉＧｅＢ）、シリコンゲルマニウムリン（ＳｉＧｅＰ）、シリコン炭素リン（ＳｉＣＰ）、ガリウムヒ素（ＧａＡｓ）、アルミニウムヒ素（ＡｌＡｓ）、インジウムヒ素（ＩｎＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）、インジウムアンチモン（ＩｎＳｂ）、ガリウムアンチモン（ＧａＳｂ）、ガリウムリン（ＧａＰ）、アルミニウムリン（ＡｌＰ）、およびインジウムリン（ＩｎＰ）のうちの少なくとも１つを含む、請求項１ないし１３のいずれか一項に記載の方法。
【請求項１５】
前記シリコン含有層がシリコン（Ｓｉ）であり、前記第２の層がシリコンゲルマニウム（ＳｉＧｅ）である、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に基板処理法に関し、具体的には、基板上に層を堆積させることに関する。
【背景技術】
【０００２】
トランジスタ、メモリ、光電池などのデバイスのクリティカルディメンションが縮小し続けるので、かかるデバイスの構成要素間の界面が、実質的により重要になってきている。例えば、構成要素間の界面のところの望ましくない汚染が、接合抵抗の増加、寄生容量の増加などのそのような望ましくない効果の増加を結果としてもたらすことがある。例えば、基板または膜上への層の堆積に先立って、層の堆積のために基板表面または膜表面を前処理するために、自然酸化物を除去することができる。自然酸化物の除去が十分でないこと、および層を基板上にその後に堆積させるときに結果として界面のところでの汚染をもたらす許容可能な汚染よりも多く、汚染が基板または膜の表面上に残ることを、本発明者は見出した。汚染を除去するために、自然酸化物の除去の後に実行する高温アニール（例えば、水素（Ｈ２）雰囲気中で、＞約摂氏７００度）を使用することができるが、高温アニールに付随する高いエネルギー要求およびプロセススループットの低下が望ましくないと、本発明者は考えている。
【０００３】
従って、本発明者は、堆積させた層と下にある基板または膜との間の界面のところの汚染を減少させるための方法を提供する。
【発明の概要】
【０００４】
界面汚染を低減した層の堆積方法を、本明細書において開示する。発明の方法は、堆積させた層間の、例えば、堆積させた層と下にある基板または膜との間の界面のところの汚染を都合よく減少させる。ある実施形態では、層の堆積方法は、第１の層が上に配置されたシリコン含有層を還元性雰囲気中でアニールすることと、アニールの後で、シリコン含有層を露出させるためにエッチングプロセスを使用して第１の層を除去することと、露出したシリコン含有層上に第２の層を堆積させることとを含むことができる。ある実施形態では、シリコン含有層が、シリコン（Ｓｉ）であり、第１の層が、二酸化シリコン（ＳｉＯ２）である。本発明の別の実施形態およびさらなる実施形態を、下記に説明する。
【０００５】
上に簡潔に要約され下記により詳細に論じられる本発明の実施形態を、添付した図面に図示した本発明の例示的な実施形態を参照することによって理解することができる。しかしながら、添付した図面が本発明の典型的な実施形態だけを例示し、本発明が他の同様に有効な実施形態を許容することができるので、それゆえ、本発明の範囲を限定するようには見なされないことに、留意すべきである。
【図面の簡単な説明】
【０００６】
【図１】本発明のある実施形態による、層の堆積方法についての流れ図である。
【図２】Ａ〜Ｃは、図１で説明した方法による層を堆積させる段階の図である。
【図３】従来技術を介して堆積した隣接する層の界面のところの汚染濃度と、本発明のある実施形態による方法を介して堆積した隣接する層との界面のところの汚染濃度との比較の図である。
【図４】本発明のある実施形態による方法を実行するために適したプロセスチャンバの部分断面図である。
【図５】本発明のある実施形態による方法を実行するために適したプロセスシステムの概略図である。
【発明を実施するための形態】
【０００７】
理解を容易にするために、可能である場合には、複数の図に共通な同一の要素を示すために、同一の参照番号を使用している。図は、一定の縮尺では描かれず、明確化のために簡略にする場合がある。一実施形態の要素およびフィーチャを、さらに詳述しなくとも別の実施形態において利益をもたらすように組み込むことができることが、予想される。
【０００８】
界面汚染を低減した層の堆積方法を、本明細書において開示する。発明の方法は、堆積させた層間の、例えば、堆積させた層と下にある基板または膜との間の界面のところの汚染を都合よく減少させる。
【０００９】
図１は、本発明のある実施形態による、層の堆積方法についての流れ図を図示する。方法１００を、図２Ａ〜図２Ｃに図示したように層を堆積させる段階に従って下記に説明する。
【００１０】
図２Ａに示したように、方法１００は、第１の層２０２を上に配置したシリコン含有層２００を還元性雰囲気２０４中でアニールすることによって１０２において始まる。シリコン含有層は、基板、堆積した膜、またはその他を含むことができる。ある実施形態では、シリコン含有層は、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン炭素（ＳｉＣ）、シリコンリン（ＳｉＰ）、シリコンホウ素（ＳｉＢ）、シリコンゲルマニウムホウ素（ＳｉＧｅＢ）、シリコンゲルマニウムリン（ＳｉＧｅＰ）、およびシリコン炭素リン（ＳｉＣＰ）のうちの少なくとも１つを包含する。
【００１１】
第１の層２０２を、除去を必要とする任意の適切な層とすることができ、シリコン含有層２００の表面上に望ましくない汚染をもたらすことがある。例えば、第１の層２０２は、自然酸化物層、堆積した酸化物層、パターン形成した層、フォトレジスト、マスキング層、またはその他を含むことがある。ある実施形態では、第１の層２０２は、酸化物層である。例えば、第１の層２０２は、シリコン酸化物（ＳｉＯＸ）を含むことができる。ある実施形態では、第１の層は、二酸化シリコン（ＳｉＯ２）である。
【００１２】
還元性雰囲気２０４を、例えば、非プラズマ状態および／またはプラズマ状態の還元性種を包含する任意の適切な還元性雰囲気とすることができる。例えば、ある実施形態では、還元性雰囲気２０４は、水素（Ｈ２）、または水素（Ｈ２）と、窒素（Ｎ２）などの少なくとも１つの不活性ガスもしくはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、その他などの希ガスとの混合物を含む還元性ガスを包含する。ある実施形態では、プラズマを、還元性ガスから形成する。
【００１３】
アニーリングステップ１０２中に、還元性ガスを、約１ｓｌｍから約５０ｓｌｍまでの範囲である流量で与えることができる。ある実施形態では、還元性ガスを、約２０ｓｌｍで与える。アニーリングステップ１０２を実行するために適したプロセスチャンバ、例えば、エピタキシャル堆積チャンバまたは非プラズマ還元性雰囲気および／もしくはプラズマ還元性雰囲気を与えることができるもう１つのかかるチャンバ内で、任意の適切な圧力を維持することができる。ある実施形態では、約１Ｔｏｒｒから約１０００Ｔｏｒｒまでの非限定的な範囲内で、圧力を維持することができる。
【００１４】
アニーリングステップ１０２中に、例えば、プロセスチャンバの基板支持部内に配置した抵抗ヒータまたは他の適切な加熱機構を介して熱を与えることによって、シリコン含有層２００をアニールすることができる。代替でまたは組み合わせで、アニーリング温度に基板を加熱することを促進させるために、加熱ランプまたは他のエネルギー源を利用することができる。ある実施形態では、シリコン含有層２００を、摂氏約１００〜約７００度の温度でアニールする。ある実施形態では、シリコン含有層２００を、摂氏約３００〜約７００度の温度でアニールする。ある実施形態では、シリコン含有層２００を、摂氏約５００度〜約７００度の温度でアニールする。
【００１５】
アニーリングステップ１０２は、シリコン含有層２００および第１の層２０２をアニールするために必要な時間の期間にわたり続けることができる。ある実施形態では、シリコン含有層を、約１分までの期間にわたりアニールする。ある実施形態では、シリコン含有層を、約３０秒未満の期間にわたりアニールする。ある実施形態では、シリコン含有層を、約５秒〜約１０秒の期間にわたりアニールする。
【００１６】
アニーリングステップ１０２の後で、例えば、窒素（Ｎ２）または希ガスなどの任意の適切な不活性ガスなどの不活性雰囲気中で、シリコン含有層２００および第１の層２０２を冷却することができる。層２００、２０２を、アニーリングステップ１０２を実行するプロセスチャンバ内でその場で冷却することができる、あるいは、例えば、下記に論じるシステム５００（例えば、クラスタツール）などのクラスタツールの搬送ロボットによって不活性雰囲気下で搬送し、（第１の段階搬送チャンバ５０６もしくは第２の段階搬送チャンバ５０８などの）搬送チャンバ内、専用の冷却チャンバ（図示せず）内、または下記に論じるプロセスチャンバ４００などの第１の層２０２を除去するように構成されたプロセスチャンバ内で冷却することができる。
【００１７】
１０４では、シリコン含有層２００を露出させるために（図２Ｂに例示したような）エッチングプロセスを使用して、第１の層２０２を除去する。エッチングプロセスをドライエッチングプロセスとすることができる。例えば、ある実施形態では、エッチングプロセスは、エッチャントガスから形成されるプラズマ２０６を用いて第１の層２０２をエッチングすることを含む。エッチャントガスは、三フッ化窒素（ＮＦ３）、アンモニア（ＮＨ３）、およびその他のうちの少なくとも１つを含むことができる。ある実施形態では、エッチャントガスは、三フッ化窒素（ＮＦ３）およびアンモニア（ＮＨ３）を含む。
【００１８】
シリコン含有層２００および第１の層２０２をほぼ室温または約摂氏３０度の温度で維持しながら、プラズマ２０６を与えることができる。ある実施形態では、プラズマを、第１の層２０２と相互作用させて、第１の層２０２を昇華可能固体２０８へと少なくとも部分的に変換させることができる。例えば、第１の層２０２が二酸化シリコン（ＳｉＯ２）であり、プラズマがＮＦ３およびＮＨ３を含むエッチャントガスから形成されるときには、フッ化シリコンアンモニウム（（ＮＨ４）２ＳｉＦ６）などの昇華可能固体を形成することができる。
【００１９】
エッチングプロセスは、シリコン含有層２００を約摂氏１００度よりも高くでアニールすることによって昇華可能固体２０８を除去することをさらに含むことができる。例えば、フッ化シリコンアンモニウム（（ＮＨ４）２ＳｉＦ６）などの昇華可能固体を、約摂氏１００度よりも高くでアニーリングすると、四フッ化シリコン（ＳｉＦ４）、アンモニア（ＮＨ３）、またはフッ化水素（ＨＦ）などのガスの組み合わせに変換することができる。
【００２０】
第１の層２０２を除去した後で、例えば、下記に説明するようなシステム５００の搬送ロボット５１０および第１の段階搬送チャンバ５０６などの、搬送チャンバを介した搬送ロボットによって、下記に示すようなプロセスチャンバ５１２、５１４、５１６、および５１８のうちのいずれかなどのエピタキシャル堆積用に構成されたプロセスチャンバへ、シリコン含有層２００を有する基板を搬送することができる。例えば、下記に論じるように、アニーリングステップ１０２および堆積ステップ１０６の両方を実行するために、同じプロセスチャンバを利用することができる。
【００２１】
ステップ１０６において、第２の層２１０を、シリコン含有層２００の露出した表面上に堆積させることができる。第２の層２１０は、シリコン含有層２００に関して上に開示した材料のうちの１つまたは複数を包含することができる。それに加えて、第２の層２１０は、ゲルマニウム（Ｇｅ）、ＩＩＩ−Ｖ族元素、またはガリウムヒ素（ＧａＡｓ）、アルミニウムヒ素（ＡｌＡｓ）、インジウムヒ素（ＩｎＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）、インジウムアンチモン（ＩｎＳｂ）、ガリウムアンチモン（ＧａＳｂ）、ガリウムリン（ＧａＰ）、アルミニウムリン（ＡｌＰ）、インジウムリン（ＩｎＰ）、もしくはその他などのＩＩＩ−Ｖ族元素から形成される合金のうちの１つまたは複数を包含することができる。ある実施形態では、第２の層は、シリコンゲルマニウム（ＳｉＧｅ）である。ある実施形態では、シリコン含有層は、シリコン（Ｓｉ）であり、第２の層は、シリコンゲルマニウム（ＳｉＧｅ）である。化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、またはその他によってなどの、任意の適した方式で、第２の層２１０を堆積させることができる。ある実施形態では、第２の層２１０は、約６００オングストロームの厚さに形成した２５原子パーセントのゲルマニウムを有するシリコンゲルマニウム（ＳｉＧｅ）包含することができる。
【００２２】
第２の層２１０の堆積の完了で、方法１００は、一般に終了し、基板上に構造および／またはデバイスの形成を完了させるために、基板を、要望に応じて処理し続けることができる。本明細書中に説明した方法により処理した基板は、シリコン含有層２００と第２の層２１０との間の界面のところの汚染を都合よく減少させることができる。例えば、図３は、従来技術方法によって堆積した隣接する層の界面のところの汚染濃度と、本明細書中に開示した方法によって堆積した隣接する層の界面のところの汚染濃度との比較を図示する。図３に示したデータは、二次イオン質量分析法（ＳＩＭＳ）を使用して取得し、シリコン含有層と第２の層との間の界面のところの汚染、例えば、酸素の濃度プロファイルを図説する。曲線３０２は、図１の方法１００を実行しないで形成したシリコン含有層と第２の層との間の界面のところの濃度プロファイルを図説し、曲線３０４は、方法１００に従って形成したシリコン含有層２００と第２の層２１０との界面のところの濃度プロファイルを図説する。曲線３０２に示される界面のところでは、酸素の濃度が、方法１００によって形成した曲線３０４に示される界面のところよりも高い。例えば、曲線３０２に示したように、方法１００を実行しない界面のところの酸素のピーク値が約４×１０１８ａｔｏｍｓ／ｃｍ３であり、または、約２×１０１８ａｔｏｍｓ／ｃｍ３から約８×１０１８ａｔｏｍｓ／ｃｍ３までの範囲になる場合があることを、発明者は見出した。しかしながら、方法１００に関して上に説明したように本発明の実施形態を使用して、例えば、アニーリングステップ１０２を、約摂氏５５０度の温度で約１０秒の期間にわたって実行したときに、曲線３０４に示した界面のところの酸素のピーク値が約２×１０１８ａｔｏｍｓ／ｃｍ３である場合があることを、発明者は見出した。また、アニーリングステップ１０２を、約摂氏６００度の温度で約５秒の期間にわたって実行したときに、曲線３０４に示した界面のところの酸素のピーク値を、約１×１０１８ａｔｏｍｓ／ｃｍ３よりも低くすることができる。ある実施形態では、曲線３０４に示した界面のところの酸素のピーク値を、酸素については約３×１０１７ａｔｏｍｓ／ｃｍ３である検出限界以下に減少させることができる。
【００２３】
本明細書において説明するエッチングプロセスを、Ｓａｎｔａ  Ｃｌａｒａ、ＣａｌｉｆｏｒｎｉａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳＩＣＯＮＩ（商標）Ｐｒｅｃｌｅａｎプロセスチャンバなどの任意の適切なエッチチャンバ、または図４に関して下記に説明するような他の適切なエッチチャンバ中で実行することができる。さらに、図４に説明するエッチチャンバのさらなる詳細を、米国特許第７，４９４，５４５号、名称「ＥＰＩＴＡＸＩＡＬ  ＤＥＰＯＳＩＴＩＯＮ  ＰＲＯＣＥＳＳ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ」、米国特許出願第２００６／０１３０９７１号、名称「ＡＰＰＡＲＡＴＵＳ  ＦＯＲ  ＧＥＮＥＲＡＴＩＮＧ  ＰＬＡＳＭＡ  ＢＹ  ＲＦ  ＰＯＷＥＲ」、および米国特許出願第２００６／００５１９６６号、名称「ＩＮ−ＳＩＴＵ  ＣＨＡＭＢＥＲ  ＣＬＥＡＮ  ＰＲＯＣＥＳＳ  ＴＯ  ＲＥＭＯＶＥ  ＢＹ−ＰＲＯＤＵＣＴＳ  ＤＥＰＯＳＩＴＳ  ＦＲＯＭ  ＣＨＥＭＩＣＡＬ  ＶＡＰＯＲ  ＥＴＣＨ  ＣＨＡＭＢＥＲ」中に見出すことができる。エッチチャンバを、やはり、Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，  Ｉｎｃ．から入手可能なクラスタツールのＣＥＮＴＵＲＡ（登録商標）またはＥＮＤＵＲＡ（登録商標）ラインのうちの１つなどのクラスタツールの一部とすることができる。典型例のクラスタツールを、図５に例示する。
【００２４】
図４は、典型例のエッチチャンバ４００の概略的断面図である。エッチチャンバ４００は、処理用容積４０３を囲み、遠隔プラズマ発生器４１２に連結されたチャンバ壁４０２を含むことができる。遠隔プラズマ発生器４１２を、プラズマ４０６を発生するように構成する。処理用容積４０３へプロセスプラズマ４０６を配送するためのチューブ、パイプ、および／またはマニフォールドなどのプラズマ分配装置４０４を介して、遠隔プラズマ発生器４１２を、処理用容積４０３に流体的に連結することができる。処理用容積４０３内部に配置するものを、基板４０８が上に配置される基板支持ペデスタル４１０とすることができる。プロセスプラズマ４０６は、基板４０８の上方に設置したシャワーヘッド４１４を介して基板４０８に配送することができる。基板４０８は、ピン４１６によって低い位置とシャワーヘッド４１４に近い高い位置との間を制御可能に動かすことができる。基板４０８は、図２Ａにおいて説明したように、シリコン含有層２００および第１の層２０２を含むことができる。
【００２５】
ある実施形態では、プラズマ分配装置４０４は、プロセスガスから発生したプラズマ４０６をプロセスチャンバ４００中へと導入することができる。ある実施形態では、エッチプラズマ４０６用の供給配管は、（ｉ）チャンバ中へのプロセスプラズマの流れを自動的にまたは手動で遮断するために使用することができるいくつかの安全遮断弁（図示せず）、および（ｉｉ）供給配管を通るプラズマ４０６の流れを測定するマスフローコントローラ（図示せず）を含むことができる。
【００２６】
チャンバ壁４０２は、チャンバ壁上にエッチャントおよび／または副生成物の凝結を実質的に防止するための温度を有することができる。基板４０８の表面上にエッチャントを凝結させるために、約−１００℃と約１０００℃との間の所望の温度を与えるように、ペデスタル４１０を動作させることができる。上記の実施形態において説明したように、エッチャントは、次に、誘電体層および追加の層と望ましく相互に作用することができる。
【００２７】
ある実施形態では、余分なプロセスガスおよび／または分解したガスなどの副生成物をエッチチャンバ４００から望ましく除去するために、少なくとも１つのポンピング流路４２０を、エッチチャンバ４００内部に構成することができる。副生成物を望ましく除去することができるように、ポンピング流路４２０を、例えば、ポンプまたはモータに連結することができる。ある実施形態では、ポンピング流路４２０は、少なくとも１つの開口部（図示せず）を有することができ、そこを通って副生成物を望ましく除去することができる。
【００２８】
ある実施形態では、プロセスガスを励起させてプラズマ４０６を形成するために、ＲＦ電源（図示せず）をプラズマ発生器４１２に連結することができる。ＲＦ電源は、約５ワットと約３，０００ワットとの間のＲＦ電力を与えるように動作することができる。ＲＦ電源は、約１００ｋＨｚと約６４ＭＨｚとの間のＲＦ周波数で電力を供給することができる。
【００２９】
システムコントローラ４２２を、プロセスチャンバ４００に連結することができ、エッチシステムの動作のすべてを制御することができる。システムコントローラは、メモリなどのコンピュータ可読媒体中に記憶されたコンピュータプログラムであるシステム制御ソフトウェアを実施する。ある実施形態では、メモリは、ハードディスク駆動装置であるが、メモリを、やはり、別の種類のメモリとすることができる。コンピュータプログラムは、特定のプロセスのタイミング、ガスの混合、チャンバ圧力、チャンバ温度、およびその他のパラメータを指図する命令のセットを含む。例えば、フロッピディスクまたは別のもう１つのふさわしい駆動装置を含む別のメモリデバイス上に記憶された別のコンピュータプログラムを、やはりコントローラを動作させるために使用することができる。プロセスチャンバ４００が（マルチチャンバプロセスシステム５００などの）クラスタツールに連結されている実施形態では、本明細書中で説明した実行するエッチングプロセス用のコンピュータ可読媒体を、クラスタツールの（コントローラ５５０などの）システムコントローラ中に記憶させることができ、システムコントローラから実施することができる。
【００３０】
図５は、例示的なマルチチャンバプロセスシステム５００（例えば、クラスタツール）の概略的上面図である。システム５００は、システム５００中へとおよびシステムから外に基板を搬送するための第１の段階搬送チャンバ５０６に連結された１つまたは複数のロードロックチャンバ５０２、５０４を含むことができる。典型的には、システム５００が真空下であるので、ロードロックチャンバ５０２、５０４は、システム５００中へと導入する基板を「真空にする」ことができる。第１のロボット５１０は、ロードロックチャンバ５０２、５０４と、第１の段階搬送チャンバ５０６に連結された１つまたは複数の基板プロセスチャンバ５１２、５１４、５１６、５１８の第１のセットとの間で基板を搬送することができる。周期的層堆積（ＣＬＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、物理気相堆積（ＰＶＤ）プロセス、エッチプロセス、プレクリーンプロセス、脱ガスプロセス、配向プロセス、および他の基板プロセスに加えて本明細書中で説明するエッチングプロセスを含む複数の基板処理操作を実行するために、各プロセスチャンバ５１２、５１４、５１６、５１８を、選ぶことができる。例えば、ある実施形態では、システム５００の少なくとも１つのプロセスチャンバが、エピタキシャル堆積用に構成されて、方法１００のアニーリングステップ１０２および堆積ステップ１０６に利用され、システム５００の少なくとも１つのプロセスチャンバが、エッチングプロセスを使用して第１の層２０２を除去するために構成された上述のプロセスチャンバ４００である。しかしながら、アニーリングステップ１０２および堆積ステップ１０６は、必ずしも同じチャンバ内で両者とも実行する必要がなく、アニーリングステップ１０２および堆積ステップ１０６のプロセス必要条件を備えることが可能なシステム５００の別々のチャンバ内で実行することができる。
【００３１】
第１のロボット５１０は、やはり、第１の段階搬送チャンバ５０６と第２の段階搬送チャンバ５０８との間に配置された１つまたは複数の搬送チャンバ５２２、５２４へ／から基板を搬送することができる。超高真空状態を維持しながら、第１の段階搬送チャンバ５０６と第２の段階搬送チャンバ５０８との間などのシステム５００内部で基板を搬送することを可能にするために、搬送チャンバ５２２、５２４を使用することができる。第２のロボット５３０は、搬送チャンバ５２２、５２４と、第２の段階搬送チャンバ５０８に連結された１つまたは複数のプロセスチャンバ５３２、５３４、５３６、５３８の第２のセットとの間で基板を搬送することができる。プロセスチャンバ５１２、５１４、５１６、５１８と同様に、例えば、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、エッチ、プレクリーン、脱ガス、および配向に加えて、本明細書中で説明したドライエッチプロセスを含む様々な基板処理操作を実行するために、プロセスチャンバ５３２、５３４、５３６、５３８を、選ぶことができる。システム５００によって実行しようとする特定のプロセスにとって必要でない場合には、基板プロセスチャンバ５１２、５１４、５１６、５１８、５３２、５３４、５３６、５３８のうちのいずれかを、システム５００から取り除くことができる。
【００３２】
システムコントローラ５５０は、プロセスチャンバ５１２、５１４、５１６、５１８、５３２、５３４、５３６、５３８の直接制御を使用して、あるいは、プロセスチャンバ５１２、５１４、５１６、５１８、５３２、５３４、５３６、５３８およびシステム５００に関連するコンピュータ（すなわちコントローラ）を制御することによって、システムの動作を制御する。動作では、システムコントローラ５５０は、データ収集ならびにそれぞれのチャンバおよびシステムからのフィードバックを利用可能にさせて、システム５００の性能を最適化する。システムコントローラ５５０は、一般に中央処理ユニット（ＣＰＵ）５５２、メモリ５５４、および支援回路５５６を含む。ＣＰＵ５５２を、工業的設定の際に使用することができる任意の形式の汎用コンピュータプロセッサのうちの１つとすることができる。支援回路５５６は、ＣＰＵ５５２に従来通り連結され、キャッシュ、クロック回路、入力／出力サブシステム、電源などを備えることができる。上に説明したような方法１００などのソフトウェアルーチンは、ＣＰＵ５５２によって実施されたときに、ＣＰＵ５５２を特殊目的コンピュータ（コントローラ）９０２へと変換する。ソフトウェアルーチンを、やはり、システム５００から離れて設けられた第２のコントローラ（図示せず）によって記憶するおよび／または実施することができる。
【００３３】
従って、界面汚染を低減した層の堆積方法を、本明細書中に開示してきている。発明の方法は、層間の、例えば、堆積させた層と下にある基板または膜との間の界面のところの汚染を減少させることができる。
【００３４】
上記は本発明の実施形態に向けられているが、本発明の別の実施形態およびさらなる実施形態を、本発明の基本的な範囲から乖離せずに考案することができる。
【図１】
2012519962.tif 000003
【図２】
2012519962.tif 000004
【図３】
2012519962.tif 000005
【図４】
2012519962.tif 000006
【図５】
2012519962.tif 000007
【国際調査報告】
2012519962.tif 000008
2012519962.tif 000009