(57)【要約】  本発明はソース領域又はドレイン領域へのコンタクトに関する。コンタクトは導電性材料を有するが、その導電性材料は絶縁体によりソース領域又はドレイン領域から分離されている。
2012508989.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域及びドレイン領域を有するトランジスタ；
前記トランジスタに隣接する第１層間誘電体層；
前記第１層間誘電体層を貫いて前記ソース領域に達するトレンチ；及び
前記トレンチに接している導電性ソースコンタクトであって、該導電性ソースコンタクトは絶縁層により前記ソース領域から分離されている、導電性ソースコンタクト；
を有する装置。
【請求項２】
請求項１に記載の装置であって、前記トランジスタは、フィンを有するマルチゲートトランジスタである、装置。
【請求項３】
請求項２に記載の装置であって、前記絶縁層は前記フィンの上部面壁及び側面壁上にある、装置。
【請求項４】
請求項１に記載の装置であって、前記絶縁層は約４ｎｍ以下の厚さを有する、装置。
【請求項５】
請求項１に記載の装置であって：
第２層間誘電体層；
前記第２層間誘電体層に隣接し、複数の導電性ビア及び複数の導電性ラインを有する第１メタライゼーション層；
前記第２層間誘電体層の上方の第３層間誘電体層；並びに
前記第３層間誘電体層に隣接し、複数の導電性ビア及び複数の導電性ラインを有する第２メタライゼーション層；
を更に有する装置であり、
前記第１メタライゼーション層の前記複数の導電性ビア及び前記複数の導電性ラインの少なくとも一部並びに前記第２メタライゼーション層の前記複数の導電性ビア及び前記複数の導電性ラインの少なくとも一部は前記導電性ソースコンタクトに導電的に接している；
装置。
【請求項６】
請求項１に記載の装置であって、前記導電性ソースコンタクトは１００ｎｍ以下の厚さを有する、装置。
【請求項７】
請求項６に記載の装置であって、前記導電性ソースコンタクト上で且つ前記トレンチを実質的に充填する充填導体を更に有する、装置。
【請求項８】
請求項１に記載の装置であって、前記トランジスタはＰ型トランジスタであり、前記導電性ソースコンタクトは約５ｅＶの仕事関数を有する金属を有する、装置。
【請求項９】
請求項１に記載の装置であって、前記トランジスタはＮ型トランジスタであり、前記導電性ソースコンタクトは約３．２ｅＶ以下の仕事関数を有する金属を有する、装置。
【請求項１０】
請求項１に記載の装置であって、前記導電性ソースコンタクトはＡｌ又はＮｉを有する、装置。
【請求項１１】
コンタクトを形成する方法であって：
トランジスタを有する基板の上方に誘電体層を堆積する段階；
ソース領域に対して延伸している前記誘電体層において第１開口をエッチングする段階；
前記ソース領域の上方に絶縁体を形成する段階；
前記絶縁体の上方にコンタクト金属を形成する段階であって、前記絶縁体は前記ソース領域から前記コンタクト金属を分離している、段階；及び
前記第１開口の実質的に全てを充填する段階であって、前記コンタクト金属は、前記第１開口が充填された後に、前記ソース領域から分離されたままである、段階；
を有する方法。
【請求項１２】
請求項１１に記載の方法であって、前記絶縁体は約４ｎｍ以下の厚さを有する、方法。
【請求項１３】
請求項１２に記載の方法であって、前記絶縁体は約１ｎｍ以下の厚さを有する、方法。
【請求項１４】
請求項１１に記載の方法であって、前記絶縁体を形成する段階は前記絶縁体のコンフォーマルな層を形成する段階を有する、方法。
【請求項１５】
請求項１１に記載の方法であって、前記絶縁体はマルチゲートトランジスタであり、前記絶縁体は、絶縁体上部壁及び絶縁体側面壁をもたらすように前記マルチゲートトランジスタのフィンの上部壁に及び側面壁の上方に形成され、前記コンタクト金属は、前記絶縁体上部壁及び前記絶縁体側面壁の上方に形成される、方法。
【請求項１６】
ソース領域及びドレイン領域を有するトランジスタ；
前記トランジスタに隣接する第１層間誘電体層；
ソースコンタクトであって、該ソースコンタクトは前記ソース領域に直接隣接していず、第１絶縁層は前記ソース領域から前記ソースコンタクトを分離している、ソースコンタクト；及び
ドレインコンタクトであって、該ドレインコンタクトは前記ドレイン領域に直接隣接していず、第２絶縁層は前記ドレイン領域から前記ドレインコンタクトを分離している、ドレインコンタクト；
を有する装置。
【請求項１７】
請求項１６に記載の装置であって、前記絶縁体はマルチゲートトランジスタであり、前記ソース領域は上部壁及び側面壁を有し、前記ドレイン領域は上部壁及び側面壁を有する、装置。
【請求項１８】
請求項１６に記載の装置であって、前記ソースコンタクト及び前記ドレインコンタクトはシリサイドを有さない、装置。
【請求項１９】
請求項１６に記載の装置であって、前記第１絶縁層及び第２絶縁層はＨｆＯ２を有する、装置。
【請求項２０】
請求項１６に記載の装置であって、前記トランジスタは、ＩＩＩ−Ｖ属材料を有するチャネル領域を有する、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ソース領域又はドレイン領域へのコンタクトに関し、特に、コンタクトは導電性材料を有するが、その導電性材料は絶縁体によりソース領域又はドレイン領域から分離されているコンタクトに関する。
【背景技術】
【０００２】
集積回路の製造においては、トランジスタ等の装置がウェーハ上に形成され、多数のメタライゼーション層を用いて接続される。メタライゼーション層は、装置を相互接続する電気経路としての役割を果たす、当該技術分野で知られているビア及び相互コンタクトを有する。コンタクトは、装置にビア及び相互コンタクトを接続する。
【図面の簡単な説明】
【０００３】
【図１】接触される領域から絶縁体により導電性コンタクト材料が分離される電気的コンタクトを有する装置を示す断面図である。
【図２】図１に示す装置が製造される一方法を示すフローチャートである。
【図３】トランジスタ上に堆積された第１層間誘電体（ＩＬＤ）層を示す断面図である。
【図４】第１ＩＬＤ層内に形成されたトレンチを示す断面図である。
【図５】トレンチ内に堆積された絶縁層を示す断面図である。
【図６】絶縁層上に堆積された導電層を示す断面図である。
【図７】充填材料を示す断面図である。
【図８】付加的ＩＬＤ層及び付加的導電層を示す断面図である。
【図９】マルチゲートトランジスタを示す斜視図である。
【図１０】フィンのソース領域部分を横断し、第１ＩＬＤ層を示す断面図である。
【図１１】第１ＩＬＤ層内に形成されたトレンチを示す断面図である。
【図１２】フィンのソース領域の上部表面及びサイドウォールに形成された絶縁層と、絶縁層上に形成された導電層１１６と、トレンチの残りのボリュームを実質的に充填するフィル材料とを示す断面図である。
【図１３】フィル材料がない実施形態を示す断面図である。
【図１４】同じ基板上の第１トランジスタ及び第２トランジスタを示す断面図である。
【発明の概要】
【課題を解決するための手段】
【０００４】
装置から導電性コンタクトを分離する絶縁体を有する半導体装置に対するコンタクトの種々の実施形態について、以下に詳述されている。当業者は、特定の詳細の１つ又はそれ以上を伴わずに、若しくは他の置き換えられた及び／又は付加的な方法、材料又は構成要素により、種々の実施形態が実行されることが可能であることを理解することができる。他の実施例においては、本発明の種々の実施形態の特徴を曖昧にしないように、従来の構造、材料及び動作の詳細については図示していない又は説明していない。同様に、説明目的で、本発明が十分に理解できるように、特定数の材料及び構成について説明している。それにも拘わらず、本発明は、特定の詳細説明を伴わずに実行されることが可能である。更に、図で示されている種々の実施形態は、例示としての表現であり、必ずしもスケーリングして描かれていないことが理解できる。
【０００５】
本明細書を通して“一実施形態”又は“実施形態”を参照することは、その実施形態に関連付けて説明している特定の特徴、構造、材料又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味するが、それらが全ての実施形態に存在することを意味するものではない。従って、本明細書中の種々の部分における表現“一実施形態において”又は“実施形態において”は、本発明の同じ実施形態を必ずしも参照していない。更に、１つ又はそれ以上の実施形態における何れかの適切な方法において、特定の特徴、構造、材料又は特性が組み合わされることが可能である。種々の付加的な層及び／又は構造が含まれることが可能であり、並びに／若しくは記載されている特徴は他の実施形態においては除外されることが可能である。
【０００６】
種々の動作は、複数の別個の動作として説明され、また、本発明を理解する上で最も有用であるとして説明されている。しかしながら、説明の順序は、それらの動作が必ず順序依存性があることを意味するものではない。特に、それらの動作は、提示の順序通りに実行される必要はないのである。説明している動作は、説明している実施形態に対して、異なる順序で、連続して、又は並列させて実行されることが可能である。種々の付加的な動作が実行される、及び／又は説明している動作が付加的な実施形態においては除外されることが可能である。
【発明を実施するための形態】
【０００７】
図１は、導電性コンタクト材料１１６が接触される領域１０６、１０８から絶縁体１１４により分離される電気的コンタクトを有する装置１００を示す断面図である。実施形態においては、装置１００はトランジスタである。トランジスタは、ソース領域１０６及びドレイン領域１０８を有する。ソース領域１０６及びドレイン領域１０８に対するコンタクトが存在する。それらのコンタクトは、絶縁材料１１４によりソース領域１０６及びドレイン領域１０８から分離される導電性材料１１６を有する。そのような構成は、複数のトランジスタに共通のシリサイドコンタクト又はゲルマナイドコンタクトの必要性を回避することができる。
【０００８】
シリサイドコンタクト又はゲルマナイドコンタクトの使用を回避することにより、装置１００の一部の実施形態はコンフォーマルなコンタクト形成処理の使用を可能にし、そのことは、小さい寸法にスケーリングする装置１００を可能にするより小さいトレンチでのコンタクト形成を可能にする。装置１００の一部の実施形態は、シリサイド又はゲルマナイドのために必要な超高純度の金属堆積は必要ないため、より容易に製造することができる。更に、装置１００はかなり小さくなるため、シリサイド又はゲルマナイドを形成するために有効な半導体材料はあまり存在しない。装置１００の一部の実施形態は、シリサイド又はゲルマナイドを用いることによらずに、装置１００の一部を形成する半導体材料の過剰な消費の問題を回避することができる。また、装置に対して歪を与えるように、又は他の構造及び材料によりもたらされる可能性がある歪を制限するように、シリサイド等を形成することが可能である。シリサイドを除外することにより、有効な歪修正の可能性を高めて、故に、より良好な性能の装置１００を可能にすることが可能である。
【０００９】
図示している実施例においては、装置１００は基板１０２を有する。この基板１０２は、半導体装置が構築される基礎としての役割を果たすことが可能である何れかの材料を有することが可能である。一実施形態においては、基板１０２はシリコンを有する基板であるが、実施例においては他の材料が他の用いられることが可能である。基板１０２は、バルクシリコン副構造又はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）副構造を用いて形成されることが可能である。他の実施例においては、基板１０２は、ゲルマニウム、アンチモン化インジウム、テルル化鉛、砒化インジウム、燐化インジウム、砒化ガリウム、アンチモン化ガリウム又は他のＩＩＩ−Ｖ族材料を有するが、それらに限定されない、シリコンと組み合わされることが可能である又は可能でない、代替の材料を用いて形成されることが可能である。基板１０２は単独の材料である、若しくはマルチレイヤを有する又は／及びマルチ構造を有することが可能である。本明細書においては、構造１０２が形成されることが可能である材料の複数の例について記載しているが、装置が構築されることが可能である基礎としての役割を果たす何れかの材料が、本発明の範囲及び主旨の範囲内に入る。
【００１０】
図示している実施例における装置１００はトランジスタを有する。トランジスタは、ゲート１０４と、ソース領域１０６と、ドレイン領域１０８とを有する。トランジスタは、複数の他の領域及び構造を有することが可能であるが、それらの領域及び構造は、単純化及び明確化のために省略されている。シリコン基板において典型的にみられるプレーナ型トランジスタとして図示されている一方、そのトランジスタはマルチゲートトランジスタであることが可能であり、異なる種類の材料（ＩＩＩ−Ｖ族材料等）上にあることが可能であり、本明細書で説明しているコンタクトは、特定の種類の装置１００又はトランジスタに限定されるものではない。
【００１１】
例示としての実施例においては、トランジスタの上方に第１層間誘電体（ＩＬＤ）層１１０が存在する。ソース領域１０６及びドレイン領域１０８に対するコンタクトが、第１層間誘電体（ＩＬＤ）層１１０を貫くトレンチにおいて形成される。明確化のために、ゲート１０４に対するコンタクトは、ここでは示していないが、通常は存在することに留意されたい。図示して説明しているソース領域１０６及びドレイン領域１０８に対するコンタクトと同様のゲート１０４に対するコンタクトは、種々の実施形態において用いられるものである。ここで説明しているコンタクトは、ソース領域１０６及びドレイン領域１０８について使用することに限定されるものではないが、ゲート１０４又は他の構成要素と共に用いられることが可能である。それらのコンタクトはトランジスタの動作と、種々のトランジスタ間の及び装置１００と外部装置との間の動作と、を可能にする。
【００１２】
コンタクトは、図示している実施形態におけるように、トレンチに対してコンフォーマルであり、ソース領域１０６及びドレイン領域１０８と隣接する絶縁層１１４を有する。絶縁層１１４は導電層１１６と隣接している。絶縁層１１４は、ソース領域１０６及びドレイン領域１０８から導電層１１６（又は、どのような構成要素からでもコンタクトを）を分離する。導電層１１６は、ソース領域１０６及びドレイン領域１０８と直接接していない一方、尚も電気的コンタクトとしての役割を果たす。このことは、半導体ソース領域１０６又はドレイン領域１０８から金属フェルミレベルを全体的に又は一部的にデピニングする絶縁層１１４により行われることが可能である。従って、導電層１１６とソース領域１０６又はドレイン領域１０８との間に絶縁層１１４を有することは、導体がソース領域１０６又はドレイン領域１０８と直接接する状況下で、コンタクトの抵抗を実際に低減することが可能である。そのようなコンタクトは、同じドーピングレベルのＳｉ上の従来のシリサイドコンタクト（例えば、ＮｉＳｉ、ＴｉＳｉ２、ＣｏＳｉ２）に比べて５乃至１０倍小さい、一部の実施形態における低ドーピング（ドーピングレベルが約１ｘ１０１７ａｔ／ｃｍ３）のシリコン上の約１ｘ１０−７Ωμｍ２の比接触抵抗ρｃを可能にする。この種類のコンタクトはまた、最適な装置１００の性能のために望ましいショットキ障壁高さ及び接触抵抗を調整することも可能にする。
【００１３】
図示している実施形態においては、絶縁層１１４及び導電層１１６により取り込まれない第１層間誘電体層１１０を貫通するトレンチのボリュームの残りを実質的に充填する充填材料１１８が存在する。充填材料１１８は金属又は他の導体であることが可能であり、若しくは第２の種類の材料であることが可能である。一部の実施形態においては、別個の充填材料１１８は存在しない。そうではなく、導電層１１６は、絶縁層１１４によって取り込まれない第１層間誘電体層１１０を貫通するトレンチのボリュームの残りを実質的に充填することが可能である。
【００１４】
図２は、図１に示している装置１１０が製造される一方法を示すフローチャート２００である。他の方法が他の実施形態においては可能である。この実施例の方法の始めには、ゲート１０４、ソース１０６及びドレイン１０８を有するトランジスタが基板１０２上に形成される。第１層間誘電体層１１０は、トランジスタの上方に堆積される２０２。
【００１５】
図３は、本発明の一実施形態に従った、トランジスタの上方に堆積された２０２第１層間誘電体層１１０を示す断面図である。第１層間誘電体層１１０は、低誘電率の絶縁体材料等の、集積回路構造のための絶縁体材料における適用性について既知である材料を用いて形成されることが可能である。そのような誘電体材料には、二酸化珪素（ＳｉＯ２）及び炭素がドープされた酸化物（ＣＤＯ）、窒化珪素、ペルフルオロシクロブタン又はポリテトラフルオロエチレン等の有機ポリマー、フッ化シリケートガラス（ＦＳＧ）、並びにシルセスキオキサン、シロキサン又はオルガノシリケートガラス等のオルガノシリケート等の酸化物があるが、それらに限定されるものではない。第１層間誘電体層１１０は、誘電率を更に低減するように、空孔又は他のボイドを有することが可能である。
【００１６】
図２を参照するに、開口が第１層間誘電体層１１０内に形成される２０４。図４は、第１層間誘電体層１１０において形成された２０４トレンチ１１２を示す断面図である。１つ又はそれ以上の湿式エッチング又は乾式エッチング等の何れかの適切な方法が、トレンチ１１２を形成する２０４ために用いられることが可能である。図示しているように、トレンチ１１２は、ソース領域１０６及びドレイン領域１０８のみに対するものである。しかしながら、ゲート１０４に対するトレンチ１１２及びコンタクトも形成されることが可能であるが、それらについてはここでは、特には示していず、記載していない。
【００１７】
図２に示しているように、トレンチ１１２が形成された２０４後、絶縁層１１４がトレンチ１１２内に堆積される２０６ことが可能である。図５は、トレンチ１１２内に堆積された２０６絶縁層１１４を示す断面図である。一部の実施形態においては、絶縁層１１４は、化学的気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）等のコンフォーマルな堆積処理により堆積される２０６ことが可能であり、熱成長処理（基板材料の酸化物、窒化物又は酸窒化物の熱成長等）により形成される２０６ことが可能であり、又は他の適切な堆積処理により形成されることが可能である。絶縁層１１４は、ＨｆＯ２、ＡｌＯ、ＺｒＯ、Ｓｉ３Ｏ４、ＳｉＯ２、ＳｉＯＮ又は他の絶縁性誘電体材料等の誘電体材料を有することが可能である。一部の実施形態においては、絶縁層１１４の厚さは、後に堆積される導体のフェルミレベルのアンピニング（ｕｎｐｉｎｎｉｎｇ）を可能にするように選択される。絶縁層１１４は、一部の実施形態においてこれを達成するようにかなり薄い、例えば、約４ｎｍ以下、約３ｎｍ以下、若しくは約１ｎｍ又はそれ以下であることが可能である。実施形態においては、絶縁層１１４は約５Å乃至１０Åの範囲内にある。絶縁層１１４の他の厚さが用いられることも可能である。絶縁層１１４は、コンフォーマルに堆積されるように図示されているが、これは必要ないことに留意されたい。熱成長の絶縁層１１４を有する実施形態等の一部の実施形態においては、絶縁層１１４は非コンフォーマルに形成されることが可能である。
【００１８】
図２を再び参照するに、導電層１１６は絶縁層１１４の上方に堆積される。図６は、絶縁層１１４の上方に堆積された導電層１１６を示す断面図である。導電層１１６は、化学的気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、無電界メッキ法又は他の適切な堆積処理等のコンフォーマルな堆積処理により堆積されることが可能である。導電層１１６がトレンチ１１２の残りのボリュームを充填するようになっている、又はトレンチ１１２が十分に大きい実施形態（図１３は、そのような実施形態を示す断面図である）等の一部の実施形態においては、ＰＶＤ等の非コンフォーマルな堆積技術が導電層を堆積する２０８ように用いられることが可能である。
【００１９】
導電層１１６は、一部の実施形態においては、金属である又は金属を有することが可能である。種々の金属が用いられることが可能である。一部の実施形態においては、導電層１１６の材料は、トランジスタの種類についての適切な仕事関数（ＰＭＯＳトランジスタについては高い仕事関数の金属、ＮＭＯＳトランジスタについては低い仕事関数の金属であり、そのような“高い”仕事関数は約５ｅＶ以上であり、“低い”仕事関数は約３．２ｅＶ又はそれ以下である）に基づいて選択されることが可能であるが、これは必要ない。導電層１１６のために用いられる材料には、アルミニウム、ニッケル、マグネシウム、銅等の金属がある。導電性金属炭化物、窒化物又は他の材料も、導電層１１６のために用いられることが可能である。何れかの適切な厚さが、導電層１１６のために用いられることが可能である。一部の実施形態においては、導電層１１６は１００Å以上であり、一部の実施形態においては、導電層１１６は１００Åよりかなり厚い。
【００２０】
一部の実施形態においては、ゲート１０４は、第１層間誘電体層１１０が堆積された後に取り除かれる犠牲ゲート及び形成される新しいゲートであることが可能である。そのような実施形態においては、新しいゲートが、導電層１１４と同じ処理で同時に形成されることが可能である。
【００２１】
上記の絶縁層１１４及び導電層１１６の形成は、かなり狭いトレンチ１１２におけるコンタクトの形成を可能にする。シリサイド及びゲルマナイドにおいて用いられる超高純度金属を形成するように用いられる処理は、かなり狭いトレンチと共に用いられるときに問題をもたらす可能性がある。従って、ここで説明している絶縁体コンタクトの上方で導体を用いることにより、シリサイド又はゲルマナイドコンタクトが用いられる場合より小さい寸法にトレンチをスケーリングすることが可能である。
【００２２】
図２を再び参照するに、トレンチ１１２の残りのボリュームが充填される２１０。図７は、充填材料１１８を示す断面図である。この充填材料１１８は、導電材料又は他の適切な材料であることが可能であり、単独の材料又は複数の材料であることが可能であり、何れかの適切な方法により堆積されることが可能である。上記のように、実施形態においては、導電層１１６はトレンチを充填することが可能である。別個の充填材料１１８は、図１３に示しているように、そのような実施形態においては用いられない。
【００２３】
図２に戻って参照するに、付加的な層間誘電体層及び導電層が次に形成される２１２。図８は、付加的な層間誘電体層及び導電層を示す断面図である。図８においては、絶縁層１１４、導電層１１６及び充填材料１１８が、第１層間誘電体層１１０の上部表面と実質的に同一平面上にあるように平坦化される。平坦化後、ソース領域１０６に対するトレンチ１１２における導電層１１６は、ドレイン領域１０８に対するトレンチ１１２における導電層１１６と連続的でない。従って、導電層１１６は、ソース領域１０６に対して左側のトレンチ１１２における第１導電層であり、ドレイン領域１０８に対して右側のトレンチにおける第２導電層であるとみなされる。
【００２４】
第２層間誘電体層１２０は第１層間誘電体層１１０の上方に堆積された。第２層間誘電体層１２０におけるビア１２２及びライン１２４は、トレンチ１１２におけるコンタクトによりソース領域１０６及びドレイン領域１０８に導電的に接続される。第３層間誘電体層１２６は第２層間誘電体層１２０の上方に堆積された。第３層間誘電体層１２６におけるビア１２２及びライン１２４は、トレンチ１１２におけるコンタクトによりソース領域１０６及びドレイン領域１０８に導電的に接続される。付加的な層間誘電体層及び導体が他の実施形態においては存在し得る。
【００２５】
図９は、マルチゲートトランジスタを示す斜視図である。図１及び３乃至８にはプレーナ型トランジスタに対して形成されたコンタクトが示しているが、同じコンダクタ（導体）オンインシュレータ（絶縁体）コンタクトが、トライゲートトランジスタ等の他の種類のトランジスタに対して用いられることが可能である。図９に示されているトライゲートトランジスタはフィン１３０を有する。フィン１３０の何れかの上面及び側面に隣接するフィンの上方にはゲート電極１３２が存在する。ゲート電極１３２の一方側にはソース領域があり、ゲート電極１３２の他方側にはドレイン領域がある。図９は、ソース領域１３４及びドレイン領域１３６についてのフィン１３０の上部面を指し示す矢印のみを有しているが、ソース領域１３４及びドレイン領域１３６は、フィン１３０の上部面及び側面に沿って延伸することも可能である。
【００２６】
図１０は、フィン１３０のソース領域１３４部分を通る断面図であり、図３に示すようにどのようにして第１層間誘電体層１１０がプレーナ型トランジスタ上に形成されることが可能であるかに対してと同様に形成される第１層間誘電体層１１０を示している。図１１は、第１層間誘電体層１１０において形成されたトレンチ１１２を示す断面図である。ソース領域１３４はこのトレンチ１１２により露出される。
【００２７】
図１２は、フィン１３０のソース領域１３４の上部面壁及び側面壁の上方に形成された絶縁層１１４と、絶縁層１１４の上方に形成された導電層１１６と、トレンチ１１２の残りのボリュームを実質的に充填する充填材料１１８とを示す断面図である。それらの材料は、プレーナ型トランジスタに対して上記と同様に形成されることが可能である。プレーナ型トランジスタと同様に、絶縁層１１４はソース領域１３４から導電層１１６を分離するが、これは、導体がトンネリングを介してソース領域とコンタクトしている場合に比べて、より小さい抵抗のコンタクトを可能にする。また、絶縁体１１４及び導体１１６のコンフォーマルな堆積は実質的にフィンをそのまま保持するようにする。シリサイド、ゲルマナイド又は類似するコンタクトが形成された場合、コンタクトは、フィン１３０の半導体材料をかなり消費し、そのことは、フィンがかなり小さい状況下では非機能装置とされ得る。
【００２８】
図１４は、同じ基板１０２の上方の第１トランジスタ３０２及び第２トランジスタ３０４を示す断面図である。トランジスタ３０４は、シリサイド、ゲルマナイド等を有するコンタクト３０６を有し、又はソース領域１０６及びドレイン領域１０８と接する導体を有する。曲線Ａ−Ａは、トランジスタ３０２、３０４が、互いに対してすぐ隣り合うというのではなく、互いから距離を置き得ることを示している。一部の実施形態においては、基板１０２上の一部のトランジスタ、例えば、トランジスタ３０２は、絶縁層１１４によりソース領域１０６及び／又はドレイン領域１０８から分離された導体１１６を有するコンタクトを有することが可能である一方、同じ基板上の他のトランジスタ、例えば、トランジスタ３０４は、ソース領域１０６及び／又はドレイン領域１０８とコンタクトしている導体を有するシリサイド、ゲルマナイド等の材料より形成されたコンタクト３０６を有することが可能である。例えば、絶縁体１１４によりソース領域１０６及びドレイン領域１０８から分離された導体１１６を有するコンタクトを有するトランジスタはＮＭＯＳトランジスタであることが可能である一方、トランジスタ３０４はＰＭＯＳトランジスタであることが可能であり、その逆も可能である。基板上の一の種類（Ｎ型又はＰ型）の全てのトランジスタは一の種類のコンタクトを有することが可能である一方、他の種類の全てのトランジスタは、実施形態においては他の種類のコンタクトを有することが可能である。代替の実施形態においては、一部の選択されたトランジスタは、絶縁層１１４によりソース領域１０６及び／又はドレイン領域１０８から分離された導体１１６を有するコンタクト１１６を有することが可能である一方、残りのトランジスタは従来のコンタクト３０６を有することが可能である。それらの選択されたトランジスタは一の種類（Ｎ型又はＰ型）を有することが可能であり、又は複数種類のトランジスタ（Ｎ型及びＰ型）を有することが可能である。他の実施形態においては、基板上の全てのトランジスタは、絶縁層１１４によりソース領域１０６及び／又はドレイン領域１０８から分離された導体１１６を有するコンタクトを有することが可能である。他の実施形態においては、一の種類のトランジスタの一部又は全ては、絶縁層１１４によりソース領域１０６及び／又はドレイン領域１０８から分離された導体１１６を有するコンタクトを有することが可能である。他の実施形態においては、一の種類のトランジスタの一部又は全ては、他の種類のトランジスタの絶縁層１１４、導電層１１６及び（該当する場合は）充填層１１８と異なる材料を有する絶縁層１１４、導電層１１６及び（該当する場合は）充填層１１８を有することが可能である。例えば、Ｎ型トランジスタは、絶縁層１１４、導電層１１６及び（該当する場合は）充填層１１８を有する材料の第１セットを有することが可能であり、同じ基板１０２の上方のＰ型トランジスタは、絶縁層１１４、導電層１１６及び（該当する場合は）充填層１１８を有する材料の異なる第２セットを有することが可能である。
【００２９】
上記の本発明の実施形態の記載は、例示目的で提示されている。開示されているまさにそれらの実施形態に本発明を網羅する又は限定するように意図されていない。本明細書及び同時提出の特許請求の範囲においては、記述目的のためのみで用いられ、限定するとみなされない、左、右、上、下、上方、下方、上側、下側、第１、第２等の用語を有する。例えば、相対上下位置を指定する用語が、基板又は集積回路の装置側（又はアクティブ面）がその基板の“上部”面である状況であって、基板の“上部”側が標準的な地球環境において“下部”側より低いが、尚も用語“上部”の意味を有するような何れかの方位に実際にはある、状況も可能である。本明細書で用いている（請求項に記載している）用語“上の”は、第２層の“上方の”第１層は第２層上に直接あり、第２層と直接接していることを意味するものではないことが可能であり、そのように具体的に記載されていない場合であってもそうであり、第１層と第１層上の第２層との間に第３層又は他の構造が存在することが可能である。本明細書に記載している装置又は物品の実施形態は、多くの位置及び方位で製造され、用いられ、出荷されることが可能である。当業者は、上記の記載に照らして、多くの修正及び変形が可能であることを理解することができるであろう。当業者は、図に示している種々の構成要素についての種々の同等な組み合わせ及び置き換えが可能であることを理解することができるであろう。従って、本発明の範囲は上記の詳細説明に限定されるものではなく、特許請求の範囲により限定されるものである。
【図１】
2012508989.tif 000003
【図２】
2012508989.tif 000004
【図３】
2012508989.tif 000005
【図４】
2012508989.tif 000006
【図５】
2012508989.tif 000007
【図６】
2012508989.tif 000008
【図７】
2012508989.tif 000009
【図８】
2012508989.tif 000010
【図９】
2012508989.tif 000011
【図１０】
2012508989.tif 000012
【図１１】
2012508989.tif 000013
【図１２】
2012508989.tif 000014
【図１３】
2012508989.tif 000015
【図１４】
2012508989.tif 000016
【国際調査報告】
2012508989.tif 000017
2012508989.tif 000018