(57)【要約】プログラム信号のインタレースからプログレッシブへの変換におけるエラーによる線分離影響を補正することによって、テレビジョンの画像を効果的に強化するシステムおよび方法。プログラム信号線分離補正を有するテレビジョンシステムは、音声映像出力ユニットと、音声映像出力ユニットに連結される中央処理装置（ＣＰＵ）であって、ＣＰＵは、不揮発性メモリと、論理ユニットであって、不揮発性メモリに連結され、インタレースプログラム信号をプログレッシブ信号に変換し変換されたプログラム信号における線分離欠陥を補正するように構成される、論理ユニットとを備えている、中央処理装置とを備えている。
2012501611.tif 000002
【特許請求の範囲】
【請求項１】
プログラム信号線分離補正を有するテレビジョンシステムであって、
音声映像出力ユニットと、
該音声映像出力ユニットに連結される中央処理装置（ＣＰＵ）と
を備え、該ＣＰＵは、
不揮発性メモリと、
論理ユニットと
を備え、該論理ユニットは、該不揮発性メモリに連結され、インタレースプログラム信号をプログレッシブ信号に変換し、該変換されたプログラム信号における線分離欠陥を補正するように構成されている、テレビジョンシステム。
【請求項２】
前記プログラム信号は、１０８０ｉプログラム信号である、請求項１に記載のテレビジョンシステム。
【請求項３】
前記論理ユニットは、
線分離検出回路と、
該線分離検出回路に動作可能に連結される線再生成回路と
を備えている、請求項２に記載のテレビジョンシステム。
【請求項４】
前記線分離検出回路は、線ｎの少なくとも一部分と線ｎ−２およびｎ＋２の少なくとも一部分との間の相関を検出するように適合される、請求項３に記載のテレビジョンシステム。
【請求項５】
線分離が検出された場合、線ｎの少なくとも一部分を再生成するように適合される、請求項４に記載のテレビジョンシステム。
【請求項６】
前記線分離検出回路は、複数の線メモリレジスタと、該複数の線メモリレジスタに連結される第１の組のコンパレータおよび第２の組のコンパレータとを含む、請求項３に記載のテレビジョンシステム。
【請求項７】
前記第１の組のコンパレータは、線ｎの信号と、線ｎ＋２の信号および線ｎ−２の信号とを比較するように構成される、請求項６に記載のテレビジョンシステム。
【請求項８】
前記第２の組のコンパレータは、線ｎの信号と、線ｎ＋１の信号および線ｎ−１の信号とを比較するように構成される、請求項７に記載のテレビジョンシステム。
【請求項９】
前記比較される信号は、Ｙ信号である、請求項８に記載のテレビジョンシステム。
【請求項１０】
前記比較される信号は、Ｃ信号である、請求項８に記載のテレビジョンシステム。
【請求項１１】
前記論理ユニットは、
運動検出回路と、
該運動検出回路に動作可能に連結されるインタレース−プログレッシブ（Ｉ／Ｐ）変換回路と
をさらに備えている、請求項３に記載のテレビジョンシステム。
【請求項１２】
前記ＩＰ変換回路は、２ＤＩＰ変換構成要素と３ＤＩＰ変換構成要素とを含む、請求項１１に記載のテレビジョンシステム。
【請求項１３】
線分離欠陥補正のための方法であって、
インタレースプログラム信号をプログレッシブプログラム信号に変換するステップと、
該プログレッシブプログラム信号において線分離欠陥を検出するステップと、
該線分離欠陥に対応する分離線の一部分を再生成するステップと
を包含する、方法。
【請求項１４】
前記線分離欠陥を検出するステップは、
線ｎと線ｎ＋２およびｎ−２との間に相関があるかどうかを決定するステップと、
ピクセルｍとピクセルｍ−１およびｍ＋１との間に相関があるかどうかを決定するステップと
を含む、請求項１３に記載の方法。
【請求項１５】
線ｎと線ｎ＋２およびｎ−２との間に相関があるかどうかを決定する前記ステップは、該線ｎの信号を該線ｎ＋２およびｎ−２の信号と比較することを含む、請求項１４に記載の方法。
【請求項１６】
線ｎと線ｎ＋２およびｎ−２との間に相関があるかどうかを決定する前記ステップは、該線ｎの信号を該線ｎ＋１およびｎ−１の信号と比較することを含む、請求項１５に記載の方法。
【請求項１７】
ピクセルｍとピクセルｍ−１およびｍ＋１との間に相関があるかどうかを決定する前記ステップは、該ピクセルｍの信号を該線ｍ−１およびｍ＋１の信号と比較することを含む、請求項１５に記載の方法。
【請求項１８】
前記比較される信号はＹ信号である、請求項１７に記載の方法。
【請求項１９】
前記比較される信号はＣ信号である、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（分野）
本発明は、概してテレビジョンに関し、より詳細には、強化された、インタレースからプログレッシブへの変換によって、画像改善を容易にするシステムおよび方法に関する。
【背景技術】
【０００２】
（背景）
インタレース信号からプログレッシブ信号に変換するために、ほとんどのシステムは、図７に示される三次元のインタレースからプログレッシブ（３ＤＩＰ）への変換法を利用する。この方法に従って、画像において「運動」が検出された場合、図６に示される二次元のインタレースからプログレッシブ（２ＤＩＰ）への変換が適用される。「運動」が検出されない場合、すなわち「静止」の画像または映像が検出された場合、３ＤＩＰ変換が適用される。しかしながら、機能不全またはエラーが、運動検出におけるエラーによって引き起こされる傾向がある。例えば、運動検出器が「運動」を含む映像を「静止」映像として検出した場合、ＩＰ変換器は、２ＤＩＰの代わりに３ＤＩＰを適用し、結果として、表示された映像において分離水平線が認められる。従って、インタレースからプログレッシブ信号への変換を容易にし、上記の欠点を除去するかまたは減少させるシステムおよび方法を提供することが望ましい。
【発明の概要】
【課題を解決するための手段】
【０００３】
（概要）
本明細書に説明される実施形態は、インタレースからプログレッシブ信号への改善された変換を容易にする改善された方法およびシステムに関する。一実施形態において、強化された、インタレースからプログレッシブ信号への変換を提供するように適合されたテレビジョンシステムは、音声映像出力ユニットに連結される中央処理装置（ＣＰＵ）を含む。ＣＰＵは、好ましくは論理ユニットに連結された不揮発性メモリを備え、論理ユニットは、プログラム信号ＳＰを受信および処理し、分離線が検出されたとき、強化されたプログラム信号ＳＥＰを音声映像出力ユニットに出力するように適合される。論理ユニットは、好ましくは、インタレースからプログレッシブ信号への変換におけるエラーによる「分離線」影響を補正するために、分離線検出回路と線再生成回路とを含む。
【０００４】
動作時、プログラム信号Ｓｐは分離線検出器回路を通過させられ、分離線検出器回路は、画像においてｎ線と、ｎ−２線と、ｎ＋２線との間に十分な相関があるかどうかを検出する。線数ｎと、線数ｎ−２と、線数ｎ＋２との間に強い相関がある場合、分離線検出器回路は、これらの線が分離されていると検出する。分離線が検出された場合、線再生成回路は、ｎ−２およびｎ＋２線からｎ数の線を再生成する。
【０００５】
本発明の他の物体、システム、方法、特徴および利点は、以下の図および詳細の説明を考察すると、当業者に明らかであるかまたは明らかになる。そのようなさらなるシステム、方法、特徴および利点のすべてが、本説明に含まれ、本発明の範囲内であり、添付の特許請求の範囲によって保護されるべきであることが意図される。特定の方法および装置が制限するものではなく例示としてのみ示されることは理解される。当業者によって理解されるように、本明細書に説明される原理および特徴は、様々な多数の実施形態において用いられ得る。
【０００６】
（図面の説明）
本発明の構造および動作の両方に関する本発明の詳細は、添付の図面の考察によって部分的に収集され得、添付の図面において類似の参照数字は類似の部品を参照する。図面における構成要素は、必ずしも縮尺どおりではなく、代わりに、本発明の原理を例示する際に強調がなされている。さらに、すべての例示は、概念を伝えることが意図され、この場合、相対的な大きさ、形状およびその他の詳細な属性は、ありのままにまたは正確にというよりはむしろ概略的に例示され得る。
【図面の簡単な説明】
【０００７】
【図１】図１は、テレビジョンシステムの略図である。
【図２】図２は、図１に示されるテレビジョンシステムの論理ユニットの実施形態の略図である。
【図３】図３は、図２に示される論理ユニットのI／Ｐ変換回路の運動検出を示す略図である。
【図４】図４は、図２に示される論理ユニットの分離線検出回路の論理を示す略図である。
【図５】図５は、図２に示される論理ユニットの線再生回路による画素マッピング伝導を示す略図である。
【図６】図６は、２ＤＩＰ変換を示す略図である。
【図７】図７は、３ＤＩＰ変換を示す略図である。
【図８】図８は、強化された３ＤＩＰ変換を示す略図である。
【０００８】
類似した構造または機能の要素が概して図全体を通して例示的目的のために類似の参照数字によって表されることは注意されるべきである。図はまた、好ましい実施形態の説明を容易にすることのみが意図されることに注意されるべきである。
【発明を実施するための形態】
【０００９】
（詳細な説明）
本明細書において説明される実施形態は、強化された、インタレースからプログレッシブへの変換によってテレビジョン画像を効果的に改善する改善された方法およびシステムに関する。図を見ると、本明細書において提供される実施形態が詳細に説明される。一実施形態において、図１に描かれるように、強化された、インタレースからプログレッシブへの変換を提供するように適合されたテレビジョンシステム１００は、音声映像出力装置１０８および遠隔信号受信器１１４に連結された中央処理ユニット（ＣＰＵ）１０２を備え、遠隔信号受信器１１４は、遠隔制御装置１１６に動作可能に連結される。ＣＰＵ１０２は、好ましくは論理ユニット１０４に連結された不揮発性メモリ１０６を備え、論理ユニット１０４は、プログラム信号Ｓｐを受信し、処理して、強化されたプログラム信号ＳＥＰを音声映像出力装置１０８に出力する。音声映像出力装置１０８は、好ましくは、テレビジョン画像を表示する映像ディスプレイ１１０または強化されたプログラム信号ＳＥＰの映像コンポーネントと、強化されたプログラム信号ＳＥＰの映像コンポーネントと関連する強化された強化されたプログラム信号ＳＥＰの音声コンポーネントを出力するスピーカ１１２とを含む。
【００１０】
図２に描かれるように、インタレースからプログレッシブへの信号変換におけるエラーによる「分離線」影響を訂正する論理ユニット１０４は、好ましくは、従来の運動検出回路１２０と、運動検出回路１２０に動作可能に連結される従来の、インタレースからプログレッシブへの変換回路１２２とを含む。運動検出回路１２０におけるエラーによる分離線の発生を検出し、分離線を再生するために、論理ユニット１０４は、Ｉ／Ｐ変換回路１２２に連結される分離線検出回路１２０と、分離線検出回路１２０に動作可能に連結される線再生回路１２６とを含む。
【００１１】
図３に示されるように、入力信号Ｓｐは、運動検出回路１２０およびＩ／Ｐ変換回路１２２を通過し、Ｉ／Ｐ変換回路１２２は、２ＤＩＰ回路と、メモリ１４４に連結されるフィールド遅延回路１４２とを含む。２ＤＩＰ回路１４０およびフィールド遅延回路１４２の出力は、運動検出回路１２０に応答して位置決め可能であるスイッチ１４６によってＩＰ変換回路１２２の出力に動作可能に連結される。運動検出回路１２０が画像において運動を検出した場合、スイッチ１４９は、２ＤＩ／Ｐ回路１４０から出力された２ＤＩＰ変換プログラム信号がＩ／Ｐ回路１２２から出力されることを可能にする。運動検出回路１２０が画像において運動を検出しない場合、スイッチ１４９は、フィールド遅延回路１４２から出力された３ＤＩＰ変換プログラム信号がＩ／Ｐ回路１２２から出力されることを可能にする。
【００１２】
Ｉ／Ｐ変換プログラム信号Ｓｐは、次いで分離線検出器回路１２４を通過させられ、分離線検出器回路１２４は、画像において上部線と下部線との間に十分な相関があるかどうかを検出する。線番号ｎと、ｎ−２と、ｎ＋２との間に強い相関がある場合、線は分離線検出回路１２０によって分離されるように決定される。分離線が検出された場合、線再生回路１２２は、ｎ−２線およびｎ＋２線から番号ｎ線を再生する。
【００１３】
図４に示されるように、例示の実施形態において、分離線検出回路１２４の論理回路は、垂直相関検出ブロック（ＶＣＤ）１５０と水平相関検出ブロック（ＨＣＤ）１７０とを含む。例示の実施形態において描かれるように、ＶＣＤ１５０は、一連のラインメモリレジスタ、すなわち、第１の線メモリ１５５と、第２の線メモリ１５４と、第３の線メモリ１５３と、第４の線メモリ１５２と、第５の線メモリ１５１とを含み、これらのメモリにプログレッシブ走査プログラム信号Ｓｐの線が連続して読み込まれる。第１の組のコンパレータ１５６、１５７、１５８および１５９は、１線おきのＹ信号（輝度）および／またはＣ信号（色）を比較する。すなわち例えば、第１のコンパレータ１５６は線Ｙ６信号と線Ｙ４信号とを比較し、第２のコンパレータ１５７は線Ｙ５信号と線Ｙ３信号とを比較し、第３のコンパレータ１５８は線Ｙ４信号と線Ｙ２信号とを比較し、第４のコンパレータ１５９は線Ｙ３信号と線Ｙ１信号とを比較する。コンパレータは、比較された線の信号が同じであれば０を出力し、比較された線の信号が異なれば１を出力する。
【００１４】
第２の組のコンパレータ１６０、１６１、１６２および１６４は、隣接する線のＹ信号および／またはＣ信号を比較する。すなわち例えば、第１のコンパレータ１６０は線Ｙ６信号と線Ｙ５信号とを比較し、第２のコンパレータ１６１は線Ｙ５信号と線Ｙ４信号とを比較し、第３のコンパレータ１６２は線Ｙ４信号と線Ｙ３信号とを比較し、第４のコンパレータ１６３は線Ｙ３信号と線Ｙ２信号とを比較する。コンパレータは、比較された線の信号が異なれば１を出力し、比較された線の信号が同じであれば０を出力する。
【００１５】
コンパレータの第１の組に連結されたＳ論理ブロック１６５は、コンパレータのすべての出力が０であるかどうかを決定し、各コンパレータの出力が０である場合１を出力し、出力のすべてが０であるとは限らない場合０を出力する。コンパレータの第２の組に連結されたＤ論理ブロック１６４は、コンパレータのすべての出力が１であるかどうかを決定し、各コンパレータの出力が１である場合１を出力し、出力のすべてが１であるとは限らない場合０を出力する。Ｓ論理ブロック１６５およびＤ論理ブロック１６４に連結された論理ブロック１６６は、Ｓ論理ブロック１６５およびＤ論理ブロック１６４の出力が１であるかどうかを決定し、各論理ブロックの出力が１である場合１を出力し、出力のすべてが１であるとは限らない場合０を出力する。
【００１６】
一旦第１の組の線に対する比較が完了すると、次の線が連続して比較のために動かされ、一方、前の比較は連続して次のメモリレジスタに読み込まれる。例えば、描かれるように第１の比較は、線Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５およびＹ６を、それぞれ、第１のラインメモリレジスタ１５５、第２のラインメモリレジスタ１５４、第３のラインメモリレジスタ１５３、第４のラインメモリレジスタ１５２、第５のラインメモリレジスタ１５１に読み込まれた線Ｙ１、Ｙ２、Ｙ３、Ｙ４およびＹ５と比較する。次の比較は、線Ｙ２、Ｙ３、Ｙ４、Ｙ５、Ｙ６およびＹ７を、それぞれ、第１のラインメモリレジスタ１５５、第２のラインメモリレジスタ１５４、第３のラインメモリレジスタ１５３、第４のラインメモリレジスタ１５２、第５のラインメモリレジスタ１５１に読み込まれた線Ｙ２、Ｙ３、Ｙ４、Ｙ５およびＹ６と比較するなど、すべての線が比較されるまで行われる。
【００１７】
例示の実施形態に描かれるように、ＨＣＤ１７０は、ラインメモリレジスタ１７１を含み、各線はそのラインメモリレジスタに連続して読み込まれ、ピクセルセレクタ１７２はラインメモリ１７１に連結する。セレクタ１７２は、４つのセレクタスイッチ１７３、１７４、１７５および１７６を含み、セレクタスイッチ１７３、１７４、１７５および１７６は、線の各ピクセルが比較プロセスを通過し終わるまで、例えば描かれる線Ｙ１のように、４つのピクセルのグループでメモリ１７１に格納される線のピクセルを連続して選択する。例えば、描かれるように、セレクタスイッチ１７３、１７４、１７５および１７６は、それぞれ、線Ｙ１のピクセルＹ１＿１、Ｙ１＿２、Ｙ１＿３およびＹ１＿４を選択した。これらの４つのピクセルに対して比較プロセスが実行された後、セレクタ１７２は、比較されるべき次の組のピクセルを選択する。例えば、セレクタスイッチ１７３、１７４、１７５および１７６は、次にそれぞれ、１９２０のすべてのピクセルが比較プロセスを通過し終わるまで、ピクセルＹ１＿２、Ｙ１＿３、Ｙ１＿４およびＹ１＿５を選択するなどである。
【００１８】
比較プロセスは、第１および第２の組のコンパレータによって達成される。第１の組のコンパレータ１７７、１７８、１７９および１８０は、第１および第２のピクセルのＹ信号および／またはＣ信号を隣接する前Ｐピクセルおよび後Ｆピクセルと比較する。描かれるように、コンパレータ１７７はＹ１＿２をＹ＿１と比較し、コンパレータ１７８はＹ１＿２をＹ１＿３と比較し、コンパレータ１７９はＹ１＿３をＹ１＿２と比較し、コンパレータ１８０はＹ１＿３をＹ１＿４と比較する。ピクセルが同じ場合コンパレータは１を出力し、ピクセルが異なる場合コンパレータは０を出力する。
【００１９】
第２の組のコンパレータ１８１および１８２は、所与のピクセルに対するＰおよびＦの比較の出力を比較し、ＰおよびＦの比較の出力が両方とも１である場合１を出力し、ＰおよびＦの比較の出力が異なる場合０を出力する。最後に論理ブロック１８３は、隣接するピクセルに対するＰおよびＦの比較出力の比較の出力が両方とも１であるかどうかを決定し、それらの比較出力が同じである場合１を出力する。
【００２０】
次に、論理ブロック１８４は、ＶＣＤおよびＨＣＤ出力すなわち論理ブロック１６６および１８３からの出力が両方とも１であるかどうかを決定するために用いられ、両方とも１であることは、ＨＣＤ出力が現在対応している４つのピクセルの組に対応する分離線または線部分の発生を示す。分離線が示された場合、論理ブロック１８４は、スイッチ１２５にメッセージを送り（図２を参照されたい）、線再生成回路１２６の出力を選択し、ディスプレイに送る。
【００２１】
図５に描かれるように、線再生成回路１２６は、１０８０ｉプログラム信号のピクセルを再マッピングするように構成される。ピクセルは、第１のフィールドメモリ１９０および第２のフィールドメモリ１９２に格納される。描かれるように、白で描かれている第１のフィールドの線Ｙ１およびＹ２の第１のピクセルすなわちＹ１＿１およびＹ２＿１は、プログレッシブスキャンプログラム信号の第１および第２の線の第１のピクセルとして再マッピングされ、プログレッシブスキャン信号の第１および第２の線の第２のピクセルは第１のピクセルから推定される。同様に、白で描かれている第１のフィールドの線Ｙ１およびＹ２の第３のピクセルすなわちＹ１＿３およびＹ２＿３は、プログレッシブスキャンプログラム信号の第１および第２の線の第３のピクセルとして再マッピングされ、プログレッシブスキャン信号の第１および第２の線の第４のピクセルは第３のピクセルから推定される。次に、黒で描かれている第２のフィールドの線Ｙ１およびＹ２の第２のピクセルすなわちＹ１＿２およびＹ２＿２は、プログレッシブスキャンプログラム信号の第３および第４の線の第１のピクセルとして再マッピングされ、プログレッシブスキャン信号の第３および第４の線の第２のピクセルは第１のピクセルから推定される。同様に、黒で描かれている第２のフィールドの線Ｙ１およびＹ２の第４のピクセルすなわちＹ１＿４およびＹ２＿４は、プログレッシブスキャンプログラム信号の第３および第４の線の第３のピクセルとして再マッピングされ、プログレッシブスキャン信号の第３および第４の線の第４のピクセルは第３のピクセルから推定される。図８に示されるように、このプロセスは、分離線が検出され続けると続行する。再マッピングピクセルは、強化されたプログレッシブスキャンプログラム信号Ｓｅｐとしてディスプレイに出力される。
【００２２】
本明細書に述べられる特定の例は、教示的であり、当業者が本明細書に説明されるシステムおよび方法を適用することが可能である用途に対する限定として解釈されるべきではない。修正および他の使用は、当業者に利用可能であり、添付の特許請求の範囲の範囲によって定義される本発明の精神内に包含される。
【図１】
2012501611.tif 000003
【図２】
2012501611.tif 000004
【図３】
2012501611.tif 000005
【図４】
2012501611.tif 000006
【図５】
2012501611.tif 000007
【図６】
2012501611.tif 000008
【図７】
2012501611.tif 000009
【図８】
2012501611.tif 000010
【国際調査報告】
2012501611.tif 000011