(57)【要約】【課題】  半導体ボディの上部表面に沿って設けられている非対称的絶縁ゲート電界効果トランジスタ（１００Ｕ又は１０２Ｕ）は、該トランジスタボディ物質のチャンネルゾーン（２４４又は２８４）によって横方向に分離された第１及び第２ソース／ドレインゾーン（２４０及び２４２又は２８０及び２８２）を包含している。【解決手段】  ゲート電極（２６２又は３０２）がチャンネルゾーン上方でゲート誘電体層（２６０又は３００）の上側に位置している。該ボディ物質の横方向に隣接した物質よりも一層高度にドープした該ボディ物質のポケット部分（２５０又は２９０）が該Ｓ／Ｄゾーンの内のほぼ第１のもののみに沿って該チャンネルゾーン内に延在している。該ポケット部分の垂直ドーパント分布は、互いに離隔されている夫々の位置（ＰＨ−１乃至ＰＨ−３）において複数個の局所的最大（３１６−１乃至３１６−３）に到達すべく調節されている。該調節は、典型的に、該ポケット部分の垂直方向ドーパント分布が上部半導体表面近くで比較的平坦であるように実施される。その結果、該トランジスタのリーク電流は減少されている。【選択図】  図１９ａ
2012522361.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型であるように第１導電型の半導体ドーパントでドープしたボディ物質を有する半導体ボディの上部表面に沿って設けられている電界効果トランジスタを有する構成体において、該トランジスタが、
該ボディ物質のチャンネルゾーン、
該半導体ボディ内にその上部表面に沿って位置されており、該チャンネルゾーンによって横方向に分離されており、且つ該ボディ物質と夫々ＰＮ接合を形成するために第１導電型と反対の第２導電型である第１及び第２ソース／ドレイン（「Ｓ／Ｄ」）ゾーンであって、該ボディ物質の横方向に隣接する物質よりも一層高度にドープされている該ボディ物質のポケット部分が該Ｓ／Ｄゾーンの内のほぼ第１のもののみに沿って該チャンネルゾーン内に実質的に該ボディの上部表面まで延在して該チャンネルゾーンを該Ｓ／Ｄゾーンに関して非対称的であるようにさせており、第１導電型のドーパントが、（ｉ）該ボディの上部表面に対してほぼ垂直に該ボディ物質を介して延在する仮想線に沿って該ボディ物質において互いに離隔されており、（ｉｉ）該ポケット部分にわたりほぼ横方向に延在しており、且つ（ｉｉｉ）該ポケット部分が該ポケット部分において互いに離隔されている夫々の位置における同複数個の夫々対応する局所的最大に到達する正味のドーパントを有させるように該第２Ｓ／Ｄゾーンから実質的に離隔されている、夫々の位置において複数個の局所的最大に到達する濃度を有している、第１及び第２Ｓ／Ｄゾーン、
該チャンネルゾーンの上側に存在しているゲート誘電体層、及び
該チャンネルゾーンの上方で該ゲート誘電体層の上側に存在しているゲート電極、
を有している構成体。
【請求項２】
請求項１において、該ポケット部分の正味ドーパント濃度における該複数個の局所的最大が少なくとも３個である構成体。
【請求項３】
請求項１において、各Ｓ／Ｄゾーンが、主要Ｓ／Ｄ部分、及び該主要Ｓ／Ｄ部分と横方向に連続的であり且つ該チャンネルゾーンが該ボディの上部表面に沿って該Ｓ／Ｄ延長部によって終端されるように該ゲート電極の下側を横方向に延在している一層軽度にドープした横方向Ｓ／Ｄ延長部、を有している構成体。
【請求項４】
請求項３において、該第１及び第２Ｓ／ＤゾーンのＳ／Ｄ延長部が、夫々、第２導電型の第１及び第２半導体ドーパントによってほぼ画定されており、第２導電型の第１ドーパントが第２導電型の第２ドーパントよりも一層高い原子量のものである構成体。
【請求項５】
請求項１乃至４の内のいずれか１項において、第１導電型の該ドーパントの濃度が、ほぼ該ボディの上部表面から、該仮想線に沿って、第１導電型の該ドーパントの濃度における最も深い局所的最大の位置へ、移る場合に、２．５を超えることの無い係数だけ変化する構成体。
【請求項６】
第１導電型であるように第１導電型の半導体ドーパントでドープされているボディ物質を有する半導体ボディの上部表面に沿って設けられている電界効果トランジスタを有する構成体において、該トランジスタが、
該ボディ物質のチャンネルゾーン、
該半導体ボディ内にその上部表面に沿って位置されており、該チャンネルゾーンによって横方向に分離されており、且つ該ボディ物質と夫々ＰＮ接合を形成するために第１導電型と反対の第２導電型であるソース及びドレインであって、該ボディ物質の横方向に隣接する物質よりも一層高度にドープされている該ボディ物質のポケット部分が該ソースに沿って該チャンネルゾーン内に実質的に該ボディの上部表面まで延在して該チャンネルゾーンを該ソース及びドレインに関して非対称的であるようにさせており、第１導電型のドーパントが、（ｉ）該ボディの上部表面に対してほぼ垂直に該ボディ物質を介して延在する仮想線に沿って該ボディ物質において互いに離隔されており、（ｉｉ）該ポケット部分にわたりほぼ横方向に延在しており、且つ（ｉｉｉ）該ポケット部分が該ポケット部分において互いに離隔されている夫々の位置における同複数個の夫々対応する局所的最大に到達する正味のドーパントを有させるように該第２Ｓ／Ｄゾーンから実質的に離隔されている、夫々の位置において複数個の局所的最大に到達する濃度を有している、ソース及びドレイン、
該チャンネルゾーンの上側に存在しているゲート誘電体層、及び
該チャンネルゾーンの上方で該ゲート誘電体層の上側に存在しているゲート電極、
を有している構成体。
【請求項７】
請求項６において、第１導電型の該ドーパントの濃度が、ほぼ該ボディの上部表面から、該仮想線に沿って、第１導電型の該ドーパントの濃度における最も深い局所的最大の位置へ、移る場合に、２を超えることの無い係数だけ変化する構成体。
【請求項８】
請求項６において、該ソースが、該ポケット部分の正味ドーパント濃度における各局所的最大よりも該ボディの上部表面下側に一層深くに延在している構成体。
【請求項９】
請求項６において、該ポケット部分の正味ドーパント濃度における該複数個の局所的最大が少なくとも３個である構成体。
【請求項１０】
請求項６において、該ソース及びドレインの内の一つが、更に、該ソース及びドレインの内の該一つの主要部分の下側に存在しており、それと垂直方向に連続的であり、且つそれよりも一層軽度にドープされている下部部分を包含している構成体。
【請求項１１】
請求項６において、該ソースが、主要ソース部分、及び該主要ソース部分と横方向に連続的であり一層軽度にドープされている横方向ソース延長部、を有しており、該ドレインが、主要ドレイン部分、及び該主要ドレイン部分と横方向に連続的であり一層軽度にドープされている横方向ドレイン延長部、を有しており、且つ該横方向延長部が両方共該ゲート電極下側を横方向に延在していて該チャンネルゾーンを該ボディの上部表面に沿って終端させている構成体。
【請求項１２】
請求項１１において、該横方向ドレイン延長部が該横方向ソース延長部よりも一層軽度にドープされている構成体。
【請求項１３】
請求項１１において、該横方向ドレイン延長部が該横方向ソース延長部よりも該ボディの上部表面下側に一層深くに延在している構成体。
【請求項１４】
請求項１１において、該ソース及びドレイン延長部が、夫々、第２導電型のソース延長部半導体ドーパント及びドレイン延長部半導体ドーパントによってほぼ画定されており、該ソース延長部ドーパントが該ドレイン延長部ドーパントよりも一層高い原子量のものである構成体。
【請求項１５】
請求項６において、（ｉ）該ドレイン用のＰＮ接合が該ボディの上部表面下側の最大深さに到達し、及び（ｉｉ）第１導電型のドーパントが該ソース及びドレイン内に存在しており、その下側を該ボディ物質が延在しており、第１導電型のドーパントの濃度が、（ａ）該チャンネルゾーン、該ソース、及び該ドレインの各々のほぼ全ての下側を横方向に延在する表面下ボディ物質位置において表面下濃度最大に局所的に到達し、（ｂ）該表面下ボディ物質位置から上方へ、選択した垂直位置に沿って、該ドレインを介して、該ボディの上部表面へ移る場合に、少なくとも１０の係数だけ減少し、且つ（ｃ）該表面下ボディ物質位置から該選択した垂直位置に沿って該ドレイン用のＰＮ接合へ移る場合に、実質的に単調的に減少し、該表面下ボディ物質位置は該ドレイン用のＰＮ接合の最大深さよりも該ボディの上部表面下側に１０倍を越えること無しに一層深くに発生している、構成体。
【請求項１６】
請求項１５において、第１導電型のドーパントの濃度が、該表面下ボディ物質位置から該選択した垂直位置に沿って該ドレインを介して該ボディの上部表面へ移る場合に、少なくとも２０の係数だけ減少する、構成体。
【請求項１７】
請求項１５において、該表面下ボディ物質位置が、該ドレイン用のＰＮ接合の最大深さよりも該ボディの上部表面下側に５倍を越えること無しに一層深くにある構成体。
【請求項１８】
請求項６乃至１７の内のいずれか１項において、第１導電型のドーパントの濃度が、ほぼ該ボディの上部表面から、該仮想線に沿って、該第１導電型のドーパントの濃度における最も深い局所的最大の位置へ、移る場合に、２．５を超えることの無い係数だけ変化する構成体。
【請求項１９】
第１導電型であるために第１導電型の半導体ドーパントでドープされているボディ物質を有する半導体ボディの上部表面に沿って設けられている電界効果トランジスタを有する構成体において、該トランジスタが、
該ボディ物質のチャンネルゾーン、
該半導体ボディ内にその上部表面に沿って位置されており、該チャンネルゾーンによって横方向に分離されており、且つ該ボディ物質と夫々ＰＮ接合を形成するために第１導電型と反対の第２導電型のものである第１及び第２ソース／ドレイン（「Ｓ／Ｄ」）ゾーンであって、該ボディ物質の横方向に隣接する物質よりも一層高度にドープされている該ボディ物質のポケット部分が該Ｓ／Ｄゾーンの内のほぼ第１のもののみに沿って該チャンネルゾーン内に実質的に該ボディの上部表面まで延在して該チャンネルゾーンを該Ｓ／Ｄゾーンに関して非対称的であるようにさせており、第１導電型のドーパントが、該ボディの上部表面から該ボディの上部表面に対してほぼ垂直に該ポケット部分を介して延在する仮想的線に沿って該仮想的線に沿っての該ポケット部分の深さの少なくとも５０％の深さへ移る場合に、２．５を超えることの無い係数だけ変化する濃度を有している、第１及び第２Ｓ／Ｄゾーン、
該チャンネルゾーンの上側に存在しているゲート誘電体層、及び
該チャンネルゾーンの上方で該ゲート誘電体層の上側に存在しているゲート電極、
を有している構成体。
【請求項２０】
請求項１９において、第１導電型のドーパントの濃度が、該ボディの上部表面から該仮想的線に沿って該仮想的線に沿っての該ポケット部分の深さの少なくとも５０％の深さへ移る場合に、２を超えることの無い係数だけ変化する構成体。
【請求項２１】
第１導電型であるために第１導電型の半導体ドーパントでドープされているボディ物質を有する半導体ボディの上部表面に沿って設けられている電界効果トランジスタを有する構成体において、該トランジスタが、
該ボディ物質のチャンネルゾーン、
該半導体ボディ内にその上部表面に沿って位置されており、該チャンネルゾーンによって横方向に分離されており、且つ該ボディ物質と夫々ＰＮ接合を形成するために第１導電型と反対の第２導電型のものであるソース及びドレインであって、該ボディ物質の横方向に隣接する物質よりも一層高度にドープされている該ボディ物質のポケット部分が該ソースに沿って該チャンネルゾーン内に実質的に該ボディの上部表面まで延在して該チャンネルゾーンを該ソース及びドレインに関して非対称的であるようにさせており、第１導電型のドーパントが、該ボディの上部表面から該ボディの上部表面に対してほぼ垂直に該ポケット部分を介して延在する仮想的線に沿って該仮想的線に沿っての該ポケット部分の深さの少なくとも５０％の深さへ移る場合に、２．５を超えることの無い係数だけ変化する濃度を有している、ソース及びドレイン、
該チャンネルゾーンの上側に存在しているゲート誘電体層、及び
該チャンネルゾーンの上方で該ゲート誘電体層の上側に存在しているゲート電極、
を有している構成体。
【請求項２２】
請求項２１において、該ソースが、主要ソース部分、及び該主要ソース部分と横方向に連続的である一層軽度にドープした横方向ソース延長部、を有しており、該ドレインが、主要ドレイン部分、及び該主要ドレイン部分と横方向に連続的である一層軽度にドープした横方向ドレイン延長部、を有しており、且つ該横方向延長部が両方共該ゲート電極の下側を横方向に延在して該ボディの上部表面に沿って該チャンネルゾーンを終端させている構成体。
【請求項２３】
請求項２１において、（ｉ）該ドレイン用のＰＮ接合が該ボディの上部表面下側の最大深さに到達し、及び（ｉｉ）第１導電型のドーパントが該ソース及びドレイン内に存在しており、その下側を該ボディ物質が延在しており、第１導電型のドーパントの濃度が、（ａ）該チャンネルゾーン、該ソース、及び該ドレインの各々のほぼ全ての下側を横方向に延在する表面下ボディ物質位置において表面下濃度最大に局所的に到達し、（ｂ）該表面下ボディ物質位置から上方へ、選択した垂直位置に沿って、該ドレインを介して、該ボディの上部表面へ移る場合に、少なくとも１０の係数だけ減少し、且つ（ｃ）該表面下ボディ物質位置から該選択した垂直位置に沿って該ドレイン用のＰＮ接合へ移る場合に、実質的に単調的に減少し、該表面下ボディ物質位置は該ドレイン用のＰＮ接合の最大深さよりも該ボディの上部表面下側に１０倍を越えること無しに一層深くに発生している、構成体。
【請求項２４】
請求項２１乃至２３の内のいずれか１項において、第１導電型のドーパントの濃度が、該ボディの上部表面から該仮想線に沿って該仮想線に沿っての該ポケット部分の深さの少なくとも５０％へ移る場合に、２を超えることの無い係数だけ変化する構成体。
【請求項２５】
第１導電型のボディ物質を有する半導体ボディから半導体構成体を製造する方法において、
チャンネルゾーンであることが意図されている該ボディ物質の部分の上方で且つそれからゲート誘電体層によって垂直方向に分離されているゲート電極を画定し、及び
その後に、（ｉ）第１導電型と反対の第２導電型の半導体ドーパントを該半導体ボディ内に導入して該チャンネルゾーンによって横方向に分離された第１及び第２ソース／ドレイン（「Ｓ／Ｄ」）ゾーンを画定し、且つ（ｉｉ）第１導電型のポケット半導体ドーパントを該ボディ物質の少なくとも該意図されているチャンネルゾーン部分内に導入して該ボディ物質のポケット部分を画定し、該ポケット部分は該ホディ物質の横方向に隣接する物質よりも一層高度にドープされ且つ該Ｓ／Ｄゾーンの内の第１のもののみにほぼ沿って該チャンネルゾーン内に延在して該チャンネルゾーンを該Ｓ／Ｄゾーンに関して非対称的とさせており、該ポケット部分は複数個の異なるドーパント導入条件において導入させて該ポケット部分は該ポケット部分を介して垂直方向に延在する仮想的線に沿って離隔されている夫々の位置において同複数個の夫々対応する局所的最大に到達する正味ドーパント濃度を有しており、電界効果トランジスタが該Ｓ／Ｄゾーンと、該チャンネルゾーンと、該ポケット部分と、該ゲート誘電体層と、該ゲート電極とを有している、
方法。
【請求項２６】
請求項２５において、該ポケット部分の正味ドーパント濃度の該複数個の局所的最大が少なくとも３個である方法。
【請求項２７】
請求項２５において、該導入する動作が、主要Ｓ／Ｄ部分、及び、該主要Ｓ／Ｄ部分と横方向に連続的であり且つ該チャンネルゾーンが該ゲート誘電体層の直下で該Ｓ／Ｄ延長部によって終端されるように該ゲート電極の下側を横方向に延在している一層軽度にドープした横方向Ｓ／Ｄ延長部、を有するように各Ｓ／Ｄゾーンを形成させる方法。
【請求項２８】
請求項２７において、該導入する動作が、該第１及び第２Ｓ／ＤゾーンのＳ／Ｄ延長部を夫々ほぼ画定するために第２導電型の第１及び第２半導体ドーパントを該半導体ボディ内に導入することを包含しており、第２導電型の第１ドーパントが第２導電型の第２ドーパントよりも一層高い原子量のものである、方法。
【請求項２９】
請求項２５乃至２８の内のいずれか１項において、該ポケットドーパントの導入が、注入エネルギ、注入ドーズ量、注入傾斜角度、該ポケットドーパントの原子種、該ポケットドーパントのドーパント含有粒子種、及び該ポケットドーパントのドーパント含有粒子種の粒子イオン化荷電状態、の同複数個の組合せにおいて該ポケットドーパントをイオン注入することを包含しており、該傾斜角度が該ゲート誘電体層に対してほぼ垂直に延在する仮想線から測定される、方法。
【請求項３０】
第１導電型のボディ物質を有する半導体ボディから半導体構成体を製造する方法において、
チャンネルゾーンであることが意図されている該ボディ物質の部分の上方でそれからゲート誘電体層によって垂直方向に分離されてゲート電極を画定し、及び
順次、（ｉ）第１導電型と反対の第２導電型の複合半導体ドーパントを該半導体ボディ内に導入して該チャンネルゾーンによって横方向に分離されている第２導電型のソース及びドレインを画定し、且つ（ｉｉ）第１導電型のポケット半導体ドーパントを該ボディ物質の少なくとも該意図されているチャンネルゾーン部分内に導入して該ボディ物質のポケット部分を画定し、該ポケット部分は該ボディ物質の横方向隣接物質よりも一層高度にドープされており且つ該ソースのみにほぼ沿って該チャンネルゾーン内に延在して該チャンネルゾーンを該ソース及びドレインに関して非対称的とさせ、該ポケットドーパントは複数個の異なるドーパント導入条件で導入されて該ポケットドーパントは該ポケット部分を介して垂直に延在する仮想線に沿って互いに離隔されている夫々において同複数個の夫々対応する局所的最大に到達する正味ドーパント濃度を有しており、電界効果トランジスタが該ソースと、該ドレインと、該チャンネルゾーンと、該ポケット部分と、該ゲート誘電体層と、該ゲート電極とを包含している、
方法。
【請求項３１】
請求項３０において、該傾斜角度が少なくとも１５°である方法。
【請求項３２】
請求項３０において、該ポケットドーパントの該イオン注入が、同複数個の該注入エネルギの異なる値において実施され、該傾斜角度が該注入エネルギの各異なる値において少なくとも１５°である方法。
【請求項３３】
請求項３２において、該注入エネルギの異なる値においての該ポケットドーパントのイオン注入が、該注入ドーズ量の値が該注入エネルギの値が増加するに従い増加するように該注入ドーズ量の夫々異なる値において実施される方法。
【請求項３４】
請求項３２において、該注入エネルギの異なる値においての該ポケットドーパントのイオン注入は、該ポケットドーパントの同じ原子種で実施される方法。
【請求項３５】
請求項３４において、該注入エネルギの異なる値においての該ポケットドーパントのイオン注入は、該ポケットドーパントの同じドーパント含有形態で且つ該ポケットドーパントのドーパント含有粒子種の同じ粒子イオン化荷電状態で実施される方法。
【請求項３６】
請求項３２において、該注入エネルギの異なる値においての該ポケットドーパントのイオン注入はほぼ同じ値の傾斜角度において実施される方法。
【請求項３７】
請求項３０において、該導入する動作が、該ソースが該ポケット部分の正味ドーパント濃度における各局所的最大よりも該半導体内に一層深くに延在するように、実施される方法。
【請求項３８】
請求項３０において、該ポケット部分の正味ドーパント濃度における該複数個の局所的最大が少なくとも３個である方法。
【請求項３９】
請求項３０において、該導入する動作が、（ｉ）主要ソース部分及び該主要ソース部分とは横方向に連続的であり且つ該ゲート電極の下側を横方向に延在する一層軽度にドープした横方向ソース延長部を有するように該ソースを形成し、且つ（ｉｉ）主要ドレイン部分及び該主要ドレイン部分と横方向に連続的であり且つ該ゲート電極の下側を横方向に延在している一層軽度にドープした横方向ドレイン延長部を有するように該ドレインを形成するようにさせ、従って該チャンネルゾーンが該ゲート誘電体層直下で該横方向延長部によって終端される方法。
【請求項４０】
請求項３９において、該導入する動作が、該横方向ソース延長部よりも一層軽度にドープされるように該横方向ドレイン延長部を形成させる方法。
【請求項４１】
請求項３９において、該導入する動作が、該横方向ソース延長部よりも該半導体ボディ内に一層深くに延在するように該横方向ドレイン延長部を形成させる方法。
【請求項４２】
請求項３９において、該導入する動作が、
第２導電型のソース延長部半導体ドーパントを該半導体ボディ内に導入してほぼ該ソース延長部を画定し、及び
第２導電型のドレイン延長部半導体ドーパントを該半導体ボディ内に導入してほぼ該ドレイン延長部を画定させ、
該ソース延長部ドーパントが該ドレイン延長部ドーパントよりも一層高い原子量のものである方法。
【請求項４３】
請求項３９において、該導入する動作が、
（ｉ）第２導電型のソース延長部半導体ドーパントを第１マスク内の開口を介して該半導体ボディ内に導入して該横方向ソース延長部を少なくとも部分的に画定し、且つ（ｉｉ）第１導電型のポケットドーパントを該第１マスク内の該開口を介して少なくとも該ボディ物質内に導入して該ボディ物質の該ポケット部分を少なくとも部分的に画定し、及び
その後に、該ゲート電極の横断方向側部にスペーサ物質を設け、及び
その後に、該主要ソース及びドレイン部分を少なくとも部分的に画定するために少なくとも該ゲート電極及び該スペーサ物質をドーパント阻止用シールドとして使用して第２導電型の主要半導体ドーパントを該半導体ボディ内に導入し、第２導電型の該複合ドーパントが第２導電型の該ソース延長部ドーパント及び該主要ドーパントを包含している、
ことを包含している方法。
【請求項４４】
請求項４３において、該導入する動作が、更に、第２導電型のドレイン延長部半導体ドーパントを第２マスク内の開口を介して該半導体ボディ内に導入させて該横方向ドレイン延長部を少なくとも部分的に画定し、第２導電型の該複合ドーパントが更に第２導電型の該ドレイン延長部ドーパントを包含している、ことを包含している方法。
【請求項４５】
請求項３０において、更に、該ゲート電極を画定する動作の前に、第１導電型の一次半導体ドーパントを該ボディ物質内に導入して第１導電型のウエル領域を画定することを包含しており、その結果、本半導体構成体の製造完了時において、（ａ）該半導体ボディはそれに沿って該ゲート誘電体層が延在する上部表面を有しており、（ｂ）該ボディ物質及び各Ｓ／Ｄゾーンが該ボディの上部表面下側の最大深さに到達するＰＮ接合を形成し、（ｃ）該一次ドーパントは、該Ｓ／Ｄゾーン内にも存在し、且つ該チャンネルゾーン及びＳ／Ｄゾーンの各々のほぼ全ての下側を横方向に延在する表面下ボディ物質位置において表面下濃度最大に局所的に到達し、該表面下ボディ物質位置から選択した垂直位置に沿って該Ｓ／Ｄゾーンの内の特定した一つを介して該ボディの上部表面へ上方へ移る場合に少なくとも１０の係数だけ減少し、且つ該表面下ボディ物質位置から該選択した垂直位置に沿って該特定したＳ／Ｄゾーンに対するＰＮ接合へ移る場合に実質的に単調的に減少する、濃度を有しており、及び（ｄ）該表面下ボディ物質位置は該特定したＳ／Ｄゾーンに対するＰＮ接合の最大深さよりも該ボディの上部表面下側に１０倍を越えることの無しに一層深くに発生する、方法。
【請求項４６】
請求項３０乃至４５の内のいずれか１項において、該ポケットドーパントの導入が、注入エネルギ、注入傾斜角度、注入ドーズ量、該ポケットドーパントの原子種、該ポケットドーパントのドーパント含有粒子種、及び該ポケットドーパントのドーパント含有粒子種の粒子イオン化荷電状態の同複数個の異なる組合せにおいて該ポケットドーパントをイオン注入することを包含しており、該傾斜角度が該ゲート誘電体層に対してほぼ垂直に延在する仮想線から測定される、方法。
【請求項４７】
第１導電型のボディ物質を有する半導体ボディから半導体構成体を製造する方法において、
チャンネルゾーンであることが意図されている該ボディ物質の部分の上方でそれからゲート誘電体層によって垂直方向に分離されているゲート電極を画定し、及び
その後に、（ｉ）第１導電型と反対の第２導電型の半導体ドーパントを該半導体ボディ内に導入して該チャンネルゾーンによって横方向に分離された第２導電型の第１及び第２ソース／ドレイン（「Ｓ／Ｄ」）ゾーンを画定し、及び（ｉｉ）第１導電型のポケット半導体ドーパントを該ボディ物質の少なくとも該意図されているチャンネルゾーン部分内に導入して該ボディ物質のポケット部分を画定し、該ポケット部分は、該ボディ物質の横方向隣接物質よりも一層高度にドープされており且つ該Ｓ／Ｄゾーンの内の第１のもののみにほぼ沿って該チャンネルゾーン内に延在して該チャンネルゾーンを該Ｓ／Ｄゾーンに関して非対称的とさせており、該ポケットドーパントはそれがほぼ該ゲート誘電体層から該ゲート誘電体層に対してほぼ垂直に該ポケット部分を介して延在する仮想線に沿って該仮想線に沿っての該ポケット部分の深さの少なくとも５０％の深さへ移る場合に２．５を超えることの無い係数だけ変化する濃度を有しており、電界効果トランジスタが該Ｓ／Ｄゾーンと、該チャンネルゾーンと、該ポケット部分と、該ゲート誘電体層と、該ゲート電極とを有している、方法。
【請求項４８】
請求項４７において、該ポケットドーパントの導入が、注入エネルギ、注入ドーズ量、注入傾斜角度、該ポケットドーパントの原子種、該ポケットドーパントのドーパント含有粒子種、及び該ポケットドーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の少なくとも一つを変化させながら該ポケットドーパントをイオン注入することを包含しており、該傾斜角度は該仮想線から測定される、方法。
【請求項４９】
第１導電型のボディ物質を有する半導体ボディから半導体構成体を製造する方法において、
チャンネルゾーンであることが意図されている該ボディ物質の部分の上方でそれからゲート誘電体層によって垂直方向に分離されているゲート電極を画定し、及び
その後に、（ｉ）第１導電型と反対の第２導電型の複合半導体ドーパントを該半導体ボディ内に導入して該チャンネルゾーンによって横方向に分離された第２導電型のソース及びドレインを画定し、且つ（ｉｉ）第１導電型のポケット半導体ドーパントを該ボディ物質の少なくとも該意図されているチャンネルゾーン部分内に導入して該ボディ物質のポケット部分を画定し、該ポケット部分は該ボディ物質の横方向隣接物質よりも一層高度にドープされており且つ該ソースのにみほぼ沿って該チャンネルゾーン内に延在して該チャンネルゾーンを該ソース及びドレインに関して非対称的とさせており、該ポケットドーパントはそれがほぼ該ゲート誘電体層から該ゲート誘電体層に対してほぼ垂直に該ポケット部分を介して延在する仮想線に沿って該仮想線に沿っての該ポケット部分の深さの少なくとも５０％の深さへ移る場合に２．５を超えることの無い係数だけ変化する濃度を有しており、電界効果トランジスタが該ソースと、該ドレインと、該チャンネルゾーンと、該ポケット部分と、該ゲート誘電体層と、該ゲート電極とを有している、方法。
【請求項５０】
請求項４９において、該ポケットドーパントの濃度が、ほぼ該ゲート誘電体層から該仮想線に沿って該仮想線に沿っての該ポケット部分の深さの少なくとも５０％へ移る場合に、２を超えることの無い係数だけ変化する方法。
【請求項５１】
請求項４９において、該導入する動作が、主要Ｓ／Ｄ部分及び該主要Ｓ／Ｄ部分と横方向に連続的であり且つ該ゲート電極下側を横方向に延在する一層軽度にドープした横方向Ｓ／Ｄ延長部を有する各Ｓ／Ｄゾーンを形成させ、該チャンネルゾーンが該ゲート誘電体層直下の該Ｓ／Ｄ延長部によって終端される、方法。
【請求項５２】
請求項４９乃至５１の内のいずれか１項において、該ポケットドーパントの導入が、注入エネルギ、注入ドーズ量、注入傾斜角度、該ポケットドーパントの原子種、該ポケットドーパントのドーパント含有粒子種、及び該ポケットドーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の少なくとも一つを変化させながら該ポケットドーパントをイオン注入することを包含しており、該傾斜角度は該仮想線から測定される、方法。
【請求項５３】
請求項５２において、該傾斜角度が少なくとも１５°である方法。
【請求項５４】
請求項５２において、該ポケットドーパントのイオン注入がほぼ連続的に実施される方法。
【請求項５５】
請求項５２において、該ポケットドーパントのイオン注入が、該注入エネルギ、該注入ドーズ量、及び該傾斜角度の内の少なくとも一つを変化させながら、該ポケットドーパントの同じ原子種、該ポケットドーパントの同じドーパント含有粒子種、及び
該ポケットドーパントの同じドーパント含有粒子種で実施される方法。
【請求項５６】
請求項５５において、該注入エネルギ及び該注入ドーズ量が、該注入エネルギが増加するに従い該注入ドーズ量が増加するように、変化される方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、全て本願と同日に出願した以下の国際特許出願に関連している、即ち、国際特許出願＿＿＿＿（Bulucea et al.）、代理人ドケット番号ＮＳ−７００５ＷＯ、国際特許出願＿＿＿＿（Bulucea et al.）、代理人ドケット番号ＮＳ−７０４０ＷＯ、国際特許出願＿＿＿＿（Parker et al.）、代理人ドケット番号ＮＳ−７１９２ＷＯ、国際特許出願＿＿＿＿（Bahl et al.）、代理人ドケット番号ＮＳ−７２１０ＷＯ、国際特許出願＿＿＿＿（Yang et al.）、代理人ドケット番号ＮＳ−７３０７ＷＯ、国際特許出願＿＿＿＿（Bulucea et al.）、代理人ドケット番号ＮＳ−７４３３ＷＯ、国際特許出願＿＿＿＿（Bulucea et al.）、代理人ドケット番号ＮＳ−７４３４ＷＯ、国際特許出願＿＿＿＿（French et al.）、代理人ドケット番号ＮＳ−７４３５ＷＯ、国際特許出願＿＿＿＿（Bulucea et al.）、代理人ドケット番号ＮＳ−７４３６ＷＯ、及び国際特許出願＿＿＿＿（Chaparala et al.）、代理人ドケット番号ＮＳ−７４３７ＷＯ。本書で繰り返さない範囲で、これらのその他の出願の内容は引用により本書に取り込む。
【０００２】
本発明は、半導体技術に関するものであって、特に、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）に関するものである。以下に記載する絶縁ゲートＦＥＴ（ＩＧＦＥＴ）の全ては、そうでないことが示されない限り、表面チャンネルエンハンスメントモードＩＧＦＥＴである。
【背景技術】
【０００３】
ＩＧＦＥＴは、ゲート誘電体層がゲート電極をソースゾーンとドレインゾーンとの間に延在するチャンネルゾーンから電気的に絶縁する半導体装置である。エンハンスメントモードＩＧＦＥＴにおけるチャンネルゾーンは、しばしば、基板又は基板領域と呼称されるボディ領域の一部であり、それは、ソース及びドレインと夫々のＰＮ接合を形成する。エンハンスメントモードＩＧＦＥＴにおいては、チャンネルゾーンは、ソースとドレインとの間の全ての半導体物質から構成されている。ＩＧＦＥＴ動作期間中、電荷キャリアが、上部半導体表面に沿ってチャンネルゾーン内に誘起されるチャンネルを介して、ソースからドレインへ移動する。スレッシュホールド電圧は、スレッシュホールド（最小）導通電流の与えられた定義に対してＩＧＦＥＴが電流の導通を開始するゲート対ソース電圧の値である。チャンネル長は、上部半導体表面に沿ってのソースとドレインとの間の距離である。
【０００４】
ＩＧＦＥＴは、種々のデジタル及びアナログ機能を実施するために集積回路（ＩＣ）において使用されている。ＩＣ動作能力が過去数年にわたり進化したので、ＩＧＦＥＴは次第に一層小さなものとなっており、最小チャンネル長において斬進的な減少となっている。ＩＧＦＥＴに対する古典的モデルによって記述される態様で動作するＩＧＦＥＴは、しばしば。「長チャンネル」装置として特性付けられる。ＩＧＦＥＴは、古典的なＩＧＦＥＴモデルからＩＧＦＥＴの挙動が著しく逸れるような範囲へチャンネル長が減少される場合に、「短チャンネル」装置として記述される。短チャンネル及び長チャンネルの両方のＩＧＦＥＴがＩＣにおいて使用されるが、超大規模集積適用例におけるデジタル機能のために利用される大多数のＩＧＦＥＴは、使用可能なリソグラフィ技術で信頼性をもって製造可能な最小チャンネル長を有するようにレイアウトされる。
【０００５】
空乏領域は、ソースとボディ領域との間の接合に沿って延在する。別の空乏領域がドレインとボディ領域との間の接合に沿って延在する。各空乏領域内には高電界が存在する。或る条件下において、特にチャンネル長が小さい場合には、ドレイン空乏領域はソース空乏領域へ横方向に延在して上部半導体表面に沿って又はその下側においてそれと合体する場合がある。上部半導体表面に沿ってのソースとドレイン空乏領域との間の合体は表面パンチスルーと呼称される。上部半導体表面下側でのこれら２つの空乏領域の合体はバルクパンチスルーと呼称される、表面又はバルクのパンチスルーが発生すると、ＩＧＦＥＴの動作はそのゲート電極によって制御することは不可能である。両方のタイプのパンチスルーを回避することが必要である。
【０００６】
ＩＧＦＥＴの寸法が減少するにつれ、短チャンネルレジームで動作するものを包含して、ＩＧＦＥＴの性能を改善するために種々の技術が使用されている。一つの性能改善技術は、ゲート誘電体層内へのホットキャリア注入を回避するためにドレインにおける電界を減少させるための二部構成ドレインを具備するＩＧＦＥＴを提供することが関与している。ＩＧＦＥＴは、又、通常、同様の構成とされた二部構成ソースが設けられている。別の従来の性能改善技術は、チャンネル長が減少されるに従い表面パンチスルーを禁止するため、及びスレッシュホールド電圧の通常不所望のロールオフを一層短いチャンネル長へシフトさせるために、ソースに沿ってのポケット部分内にチャンネルゾーンのドーパント濃度を増加させることである。どのようにしてＩＧＦＥＴに二部構成ドレインと類似した二部構成ソースを設けるかということと同様に、ドーパント濃度も、通常、ドレインに沿ってのポケット部分において増加される。その結果得られるＩＧＦＥＴは、典型的に、対称的な装置である。
【０００７】
図１は、米国特許第６，５４８，８４２Ｂ１（Ｂｕｌｕｃｅａ  ｅｔ  ａｌ．）に記載されているようなその様な従来の長チャンネル対称的ＮチャンネルＩＧＦＥＴ２０を例示している。ＩＧＦＥＴ２０は、Ｐ型単結晶シリコン（モノシリコン）半導体ボディから形成されている。ＩＧＦＥＴ２０の上部表面は凹設された電気的に絶縁性のフィールド絶縁領域２２が設けられており、それは、Ｎ型ソース／ドレイン（Ｓ／Ｄ）ゾーン２６及び２８を具備する活性半導体島状部２４を横方向に取り囲んでいる。各Ｓ／Ｄゾーン２６又は２８は、非常に高度にドープした主要部分２６Ｍ又は２８Ｍと、一層軽度にドープしているが尚且つ高度にドープした横方向延長部２６Ｅ又は２８Ｅとから構成されている。
【０００８】
Ｓ／Ｄゾーン２６及び２８は、軽度にドープした下部部分３４と、高度にドープした中間ウエル部分３６と、上部部分３８とから構成されるＰ型ボディ物質３２のチャンネルゾーン３０によって互いに分離されている。上部ボディ物質部分３８の殆どは中程度にドープされているが、部分３８はイオン注入された高度にドープしたハローポケット部分４０及び４２を包含しており、それらは夫々Ｓ／Ｄゾーン２６及び２８に沿って延在している。ＩＧＦＥＴ２０は、更に、ゲート誘電体層４４、上側に存在する非常に高度にドープしたＮ型多結晶シリコン（ポリシリコン）ゲート電極４６、電気的に絶縁性の側壁スペーサ４８及び５０、メタルシリサイド層５２，５４，５６を包含している。
【０００９】
Ｓ／Ｄゾーン２６及び２８は大部分は互いに鏡像である。ハローポケット４０及び４２も大部分は互いに鏡像であり、従ってチャンネルゾーン３０はチャンネルドーパント濃度に関して対称的に長手方向にグレイデッド（graded）、即ち勾配が付けられている。この対称性のために、Ｓ／Ｄゾーン２６又は２８のいずれもＩＧＦＥＴ動作期間中にソースとして作用することが可能であり、一方他方のＳ／Ｄゾーン２６又は２８はドレインとして作用する。このことは、Ｓ／Ｄゾーン２６及び２８が或る時間期間中に夫々ソース及びドレインとして機能し且つ他の時間期間中に夫々ドレイン及びソースとして機能する幾つかのデジタル状態に対して特に適している。
【００１０】
図２は、ＩＧＦＥＴ２０に対して長手方向距離ｘの関数として上部半導体表面に沿ってどのように正味のドーパント濃度ＮＮが変化するかを例示している。ＩＧＦＥＴ２０は対称的な装置であるから、図２はチャンネル中心から開始する上部半導体表面に沿っての半分の分布を提示している。図２における曲線セグメント２６Ｍ＊，２６Ｅ＊，２８Ｍ＊，２８Ｅ＊，３０＊、４０＊，及び４２＊は、夫々、領域２６Ｍ，２６Ｅ，２８Ｍ，２８Ｅ，３０，４０，及び４２の正味のドーパント濃度を表している。点線曲線セグメント４０”又は４２”はポケット４０又は４２を形成する過程においてＳ／Ｄゾーン２６又は２８に対する位置内に導入されたＰ型ドーパントを包含するハローパケット４０又は４２を形成するＰ型半導体ドーパントの全濃度を表している。
【００１１】
Ｓ／Ｄゾーン２６又は２８に沿って、特に横方向Ｓ／Ｄ延長部２６Ｅ又は２８Ｅに沿って、各ハローパケット４０又は４２によって与えられる増加されたＰ型ドーパントチャンネルドーパント濃度は、表面パンチスルーを回避させる。上部ボディ物質部分３８もイオン注入したＰ型アンチパンチスルー（「ＰＡＴ」）半導体ドーパントが与えられており、それはＳ／Ｄゾーン２６及び２８の深さの近傍において最大濃度に到達している。このことはバルクパンチスルーを回避させる。
【００１２】
米国特許第６，５４８，８４２号において提示されている情報に基いて、図３ａは主要Ｓ／Ｄ部分２６Ｍ又は２８Ｍを介して延在する仮想的垂直線に沿って深さｙの関数として全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴがどのように変化するかを概略的に図示している。図３ａ中の曲線セグメント２６Ｍ”又は２８Ｍ”は、主要Ｓ／Ｄ部分２６Ｍ又は２８Ｍを画定するＮ型ドーパントの全濃度を表している。曲線セグメント３４”，３６”，３８”及び４０”又は４２”は、一緒になって、夫々の領域３４，３６，３８，及び４０又は４２を画定するＰ型ドーパントの全濃度を表している。
【００１３】
ウエル部分３６は、Ｐ型ＡＰＴドーパントの最大濃度のものよりも下側の深さにおいて最大濃度に到達するＰ型主要ウエル半導体ドーパントを具備するイオン注入用ＩＧＦＥＴ２０によって画定されている。Ｐ型主要ウエルドーパントの最大濃度はＰ型ＡＰＴドーパントの最大濃度よりも幾分一層大きいが、全Ｐ型ドーパントの垂直分布は最大ウエルドーパント濃度の位置から主要Ｓ／Ｄ部分２６Ｍ又は２８Ｍにいたるまで比較的平坦である。米国特許第６，５４８，８４２号は、主要Ｓ／Ｄ部分２６Ｍ又は２８Ｍを介して上述した垂直線に沿ってのＰ型ドーパント分布が、ＡＰＴ及びウエルドーパントの最大濃度の深さの間の深さにおいて最大濃度に到達する付加的なＰ型半導体ドーパントを注入することにより更に平坦化させることが可能であることを開示している。この状態を図３ｂに例示してあり、曲線セグメント５８”はこの更なるＰ型ドーパントによって発生された変化を表している。
【００１４】
Ｐ−下部部分３４上方のボディ物質３２の部分、即ちＰ＋ハローポケット部分４０及び４２を含んでおりＰ＋ウエル部分３６及びＰ型上部部分３８によって形成されている領域、をウエルとして言及する。何故ならば、そのボディ物質部分は、半導体ボディの軽度にドープした半導体物質内にＰ型半導体ドーパントを導入することにより形成されているからである。そのように導入された全ウエルドーパントは、ここでは、Ｐ型主要ウエルドーパント、Ｐ型ＡＰＴドーパント、Ｐ型ハローポケットドーパント、及び、図３ｂのＩＧＦＥＴ変形例においては、付加的なＰ型ドーパントから構成されている。
【００１５】
ウエルの種々のタイプがＩＣにおいて、特に、ＩＧＦＥＴボディ物質用の軽度にドープした開始半導体物質がＰ型又はＮ型の導電型であるかに依存してＮチャンネル又はＰチャンネルＩＧＦＥＴのいずれかに対してウエルを使用しなければならない相補的ＩＧＦＥＴを含むＩＣにおいて、使用されている。相補的ＩＧＦＥＴを包含するＩＣは、一般的に、Ｎチャンネル及びＰチャンネルＩＧＦＥＴ特性のマッチングを容易とさせるためにＰ型及びＮ型の両方のウエルを使用する。
【００１６】
通常「ＣＭＯＳ」製造と呼ばれる初期の相補的ＩＧＦＥＴ（「ＣＩＧＦＥＴ」）製造プロセスは、しばしば、典型的に、主に熱的に成長されるシリコン酸化物から構成される凹設されたフィールド絶縁性領域の形成前に、軽度にドープされている半導体物質内に浅く主要な半導体ウエルドーパントを最初に導入させることによって、ここでは「拡散された（diffused）」ウエルと呼称するウエルを形成していた。そのフィールド酸化物成長はきまって数時間の期間にわたり高温度において実施されていたので、ウエルドーパントは半導体物質内に深くに拡散していた。その結果、拡散したウエルドーパントの最大濃度は、上部半導体表面において、又はその非常に近くにおいて、発生していた。又、拡散したウエルドーパントの垂直分布は該上部半導体表面近くにおいて比較的平坦なものであった。
【００１７】
より最近のＣＩＧＦＥＴ製造プロセスにおいては、比較的高い注入エネルギでのイオン注入がフィールド酸化物の形成の後にウエルを形成するために使用されている。そのウエルドーパントはフィールド酸化物を形成するために使用される長い高温操作に露呈されるものではないので、ウエルドーパントの最大濃度は、半導体物質内への顕著な深さにおいて発生する。この様なウエルは、「レトログレード（retrograde）」ウエルと呼称される。何故ならば、ウエルドーパントの濃度は、最大ウエルドーパント濃度の表面下位置から上部半導体表面へ移る場合に減少するからである。レトログレードウエルは、典型的に、拡散ウエルよりも一層浅い。レトログレードウエルの利点及び欠点は、（ａ）Brown et al.、「進化したプロセス技術における傾向−サブミクロンＣＭＯＳ装置設計及びプロセス条件（Trends in Advanced Process Technology - Submicrometer CMOS Device Design and Process Requirements）」、Procs. IEEE、１９８６年１２月、１６７８−１７０２頁、及び（ｂ）Thompson et al.、「ＭＯＳスケーリング：２１世紀に対するトランジスタチャレンジ（MOS Scaling: Transistor Challenges for the 21st Century）」、インテルテクノロジージャーナル、Ｑ３９８，１９９８年、１−１９頁、において説明されている。
【００１８】
図４は、Rung et al.（「Ｒｕｎｇ」）、「より高密度ＣＭＯＳ用のレトログレードＰウエル（A Retrograde p-Well for Higher Density CMOS）」、IEEE Trans Elec. Devs.、１９８１年１０月、１１１５−１１１９頁に一般的に記載されているように、レトログレードウエルを使用する対称的なＮチャンネルＩＧＦＥＴ６０を例示している。図１における領域に対応する図４における領域は、簡単化のために、同じ参照記号で示してある。このことを記憶して、ＩＧＦＥＴ６０は軽度にドープしたＮ型基板６２から作成される。凹設型フィールド絶縁性領域２２が、シリコンプロセスの局所的酸化に従って、上部半導体表面に沿って形成される。その後に、基板６２の一部内にＰ型半導体ドーパントを選択的に注入することによってＰ型レトログレードウエル６４を形成する。次いで、残りのＩＧＦＥＴ領域を形成して図４に示したようにＩＧＦＥＴ６０を製造する。
【００１９】
レトログレードウエル６４のＰ型ドーパント濃度は、ピークウエルドーパント濃度の近傍において記号「Ｐ」によって示されている中程度のレベルである。ウエルドーパント濃度は、上部半導体表面において記号「Ｐ−」によって示されている低レベルへ降下する。図４における点線は、上部半導体表面へ向かってウエル６４のＰ部分から移る場合に、ＰレベルからＰ−レベルへウエルドーパント濃度が遷移する箇所を概略的に表している。
【００２０】
図５は、正味のドーパント濃度ＮＮでのＩＧＦＥＴ６０の長手中心を介しての仮想的垂直線に沿ってのドーパント分布の一般的な性質を表している。曲線セグメント６２＊及び６４＊は、夫々、Ｎ型基板６２及びＰ型レトログレードウエル６４の正味ドーパント濃度を表している。矢印６６は、ウエル６４における最大表面下Ｐ型ドーパント濃度の位置を表している。比較として、曲線セグメント６８＊は、典型的に一層深いＰ型拡散型ウエルの正味の垂直ドーパント分布を表している。
【００２１】
Ｒｕｎｇによってシミュレーションされているようなレトログレードウエル６４の長手中心を介しての仮想的な垂直線に沿ってのドーパント分布の特定の例は、正味のドーパント濃度ＮＮによって図６中に示されている。曲線セグメント２６’又は２８’は、ＩＧＦＥＴ６０のＲｕｎｇのシミュレーションのＳ／Ｄゾーン２６又は２８を介しての仮想的な垂直線に沿っての個別的なＮ型ドーパント濃度を表している。図６が示しているように、Ｐ型ウエルドーパントの濃度は、ウエル６４内の最大Ｐ型ドーパント濃度の位置６６から上部半導体表面へ移る場合に１０の係数を超えて減少する。図６は、又、位置６６の深さはＩＧＦＥＴ６０におけるＳ／Ｄゾーン２６又は２８のほぼ２倍の深さであることを表している。
【００２２】
最大ウエルドーパント濃度が、（ｉ）上部半導体表面におけるウエルドーパント濃度よりも少なくも１０の係数一層大きく、且つ（ｉｉ）Ｓ／Ｄゾーンの最大深さと比較して比較的深く、例えば、それよりも一層深く、発生するウエル６４のようなレトログレードＩＧＦＥＴウエルは、「空の（empty）」ウエルとしてみることが可能である。何故ならば、ＩＧＦＥＴのチャンネルが形成されるウエルの上部近くにおいてのウエルドーパントの量は比較的小さいからである。対照的に、拡散型ウエル、即ち軽度にドープされている半導体物質内に浅く半導体ウエルドーパントが導入され、次いで該半導体物質内深くに拡散されたウエルは、「充填した（filled）」ウエルである。図１における対称的ＩＧＦＥＴ２０用のウエルは、同様に、充填したウエルとしてみることが可能である。何故ならば、ＡＰＴドーパントが、主要なウエルドーパントがウエルドーパントのみであった場合に発生するであろうようなレトログレードウエルを「充填」するからである。
【００２３】
対称的ＩＧＦＥＴ構成は、装置動作期間中にＩＧＦＥＴを介して電流が一方向にのみ流れる状態においては通常は必要とはされない。米国特許第６，５４８，８４２号において更に説明されているように、対称的ＩＧＦＥＴ２０のドレイン側ハローポケット部分４２は、図７ａに示したような長いＮチャンネルＩＧＦＥＴ７０を製造するために削除することが可能である。ＩＧＦＥＴ７０は非対称的な装置である。何故ならば、チャンネルゾーン３０は非対称的に長手方向にドーパントがグレイデッドされている即ち勾配が付けられているからである。ＩＧＦＥＴ７０におけるＳ／Ｄゾーン２６及び２８は、通常、ソース及びドレインとして夫々機能する。図７ｂは、長チャンネルＩＧＦＥＴ７０に対応する非対称的短ＮチャンネルＩＧＦＥＴ７２を例示している。ＩＧＦＥＴ７２において、ソース側ハローポケット４０はドレイン２８に接近して近づいている。上部半導体表面に沿っての長手方向距離ｘの関数としての正味のドーパント濃度ＮＮを、夫々、ＩＧＦＥＴ７０及び７２に対して図８ａ及び８ｂに示してある。
【００２４】
非対称的ＩＧＦＥＴ７０及び７２は、対称的ＩＧＦＥＴ６０と同じＡＰＴ及びウエル注入を受け取る。従って、ソース２６及びドレイン２８を介して延在する垂直線に沿って、ＩＧＦＥＴ７０及び７２は、点線曲線セグメント７４”がハローポケット４２の不存在に起因してドレイン２８を介しての垂直ドーパント分布を表していることを除いて、図３ａに示したドーパント分布を有している。ＩＧＦＥＴ構成が該付加的なウエル注入に与えられて更に垂直ドーパント分布を平坦化させる場合には、図３ｂが結果的に得られる垂直ドーパント分布を提示しているが、この場合にも曲線セグメント７４”はドレイン２８を介してのドーパント分布を表している。
【００２５】
米国特許第６，０７８，０８２号及び６，１２７，７００号（両方共、Bulucea）は、非対称的なチャンネルゾーンであるが米国特許第６，５４８，８４２号の発明のＩＧＦＥＴにおいて使用されているものとは異なる垂直ドーパント特性を有しているＩＧＦＥＴを記載している。非対称的チャンネルゾーンを有するＩＧＦＥＴは、その他の従来技術文献においても調べられており、例えば、（ａ）Buti et al.、「信頼性及び性能のための非対称的ハローソースＧＯＬＤドレイン（ＨＳ−ＧＯＬＤ）深サブハーフミクロンＮ−ＭＯＳＦＥＴ設計（Asymmetrical Halo Source GOLD drain (HS-GOLD) Deep Sub-half Micron n-MOSFET Design for Reliability and Performance）」、IEDM Tech. Dig.、１９８９年１２月３〜６日、２６．２．１−２６．２．４頁、（ｂ）Chai et al.、「ＲＦワイアレス適用例用グレイデッドチャンネルＣＭＯＳ（ＧＣＭＯＳ）及び準自己整合型（ＱＳＡ）ＮＰＮを特徴とした費用効果的な０．２５μｍＬｅｆｆＢｉＣＭＯＳ技術（A Cost-Effective 0.25 μm Leff BiCMOS Technology Featuring Graded-Channel CMOS (GCMOS) and a Quasi-Self-Aligned (QSA) NPN for RF Wireless Applications）」、Procs. 2000 Bipolar/BiCOMS Circs. And Tech. Meeting、２０００年９月２４〜２６日、１１−１１３頁、（ｃ）Ma et al.、「高性能低電圧ＤＳＰ適用例用グレイデッドチャンネルＭＯＳＦＥＴ（ＧＣＭＯＳＦＥＴ）（Graded-Channel MOSFET (GCMOSFET) for High Performance, Low Voltage DSP Applications）」、IEEE Trans. VLSI Systs. Dig.、１９９７年１２月、３５２−３５８頁、（ｄ）Su et al.、「混合型アナログ・デジタル適用例用高性能スケーラブルサブミクロンＭＯＳＦＥＴ（A High-Performance Scalable Submicron MOSFET for Mixed Analog/Digital Applications）」、IEDM Tech. Dig.、１９９１年１２月、３６７−３７０頁、及び（ｅ）Tsui et al.、「マイクロプロセッサをベースとしたスマートパワー適用例用の揮発性０．５ミクロン相補的ＢｉＣＭＯＳ技術（A Volatile Half-Micron Complementary BiCMOS Technology for Microprocessor-Based Smart Power Applications）」、IEEE Trans. Elec. Devs.、１９９５年３月、５６４−５７０頁、等である。
【００２６】
Choi et al.（「Ｃｈｏｉ」）、「深サブミクロンＭＯＳＦＥＴ用の新たな自己整合型非対称的構成の設計及び解析（Design and analysis of a new self-aligned asymmetric structure for deep sub-micrometer MOSFET）」、Solid-State Electronics、Ｖｏｌ．４５、２００１年、１６７３−１６７８頁、はソース延長部がドレイン延長部よりも一層高度にドープされていることを除いて、ＩＧＦＥＴ７０又は７２と同様の形態とされた非対称的ＮチャンネルＩＧＦＥＴを記載している。ＣｈｏｉのＩＧＦＥＴは、又、中間ウエル部分３６に対応するウエル領域を欠如している。図９は、対応する領域を識別するために、ＩＧＦＥＴ７０又は７２に対して使用したものと同じ参照記号を使用したＣｈｏｉのＩＧＦＥＴ８０を例示している。ソース延長部２６Ｅ及びドレイン延長部２８Ｅは両方共図９においては「Ｎ＋」のラベルを付しているが、ＩＧＦＥＴ８０のソース延長部２６Ｅにおけるドーピングはドレイン延長部２８Ｅにおけるドーピングよりも１０の係数を幾分超えて一層大きなものである。一層高度のソース延長部のドーピングは、そうでなければソース２６に沿ってハローポケット４０の存在から発生する増加されたソースと関連する寄生容量を減少させるべきものであることをＣｈｏｉが指摘している。
【００２７】
図１０ａ−１０ｄ（集約的に「図１０」）は、ＩＧＦＥＴ８０を製造するためのＣｈｏｉのプロセスにおけるステップを表している。図１０ａを参照すると、夫々ゲート誘電体層４４及びポリシリコンゲート電極４６に対するプリカーサー層４４Ｐ及び４６Ｐが、ボディ物質部分３４に対するプリカーサーを構成している軽度にドープされているＰ型モノシリコンウエハ３４Ｐに沿って相継いで形成される。パッド酸化物の層がプリカーサーゲート電極層４６Ｐ上に付着され且つパターン形成されてパッド酸化物層８２を形成する。窒化シリコンの層が該構成体の上に付着され且つ部分的に除去されて窒化物領域８４を形成し、それは横方向においてパッド酸化物８２と当接し且つゲート電極層４６Ｐの一部を露出させる。
【００２８】
ゲート電極層４６Ｐの露出されている部分を除去した後に、誘電体層４４Ｐの露出部分を介して砒素をウエハ３４Ｐ内にイオン注入してソース延長部２６Ｅに対する高度にドープしたＮ型プリカーサー２６ＥＰを画定する。図１０ｂを参照のこと。二フッ化ボロンも誘電体層４４Ｐの露出部分を介してウエハ３４Ｐ内にイオン注入してソース側ハローポケット４０に対する高度にドープしたＰ型プリカーサー４０Ｐを画定する。
【００２９】
窒化物領域８４が窒化シリコン領域８６へ変換され、それは横方向においてパッド酸化物８２と当接し且つ誘電体層４４Ｐの前に露出されていた部分を被覆する。図１０ｃを参照のこと。パッド酸化物８２を除去した後に、ゲート電極層４６Ｐの露出部分を除去して、図１０ｄに示したように、ゲート電極４６の形状で層４６Ｐの残部を残存させる。その際に誘電体層４４Ｐの別の部分が露出される。誘電体層４４Ｐのこの新たに露出された部分を介してウエハ３４Ｐ内に砒素をイオン注入させてドレイン延長部２８Ｅに対する高度にドープされたＮ型プリカーサー２８ＥＰを画定する。後のステップ（不図示）において、窒化物８６を除去し、ゲート側壁スペーサ４８及び５０を形成し、砒素をイオン注入してＮ＋＋主要Ｓ／Ｄ部分２６Ｍ及び２８Ｍを画定し、且つ迅速熱アニールを実施して図９に示したようなＩＧＦＥＴ８０を製造する。
【００３０】
Ｃｈｏｉのソース延長部とドレイン延長部とを分離させ、次いでドレイン延長部２８Ｅよりも著しく一層高いドーピングでソース延長部２６Ｅを形成してソース側ハローポケット４０から発生する増加されたソース関連寄生容量を緩和させることは明らかに有益的である。しかしながら、図１０のプロセスにおいて、Ｃｈｏｉがゲート電極４６の形成とソース／ドレイン延長部２６Ｅ及び２８Ｅの形成とを結合することは労が多く且つその他のタイプのＩＧＦＥＴを提供する一層大型の半導体プロセス内にＣｈｏｉのプロセスを組み込むことを困難なものとさせる場合がある。この様な非対称的なＩＧＦＥＴを製造するための一層簡単な技術を持つことが望ましい。特に、異なってドープされるソース／ドレイン延長部の形成からゲート電極形成を分離させることが望ましい。
【００３１】
Ｃｈｏｉの非対称的ＩＧＦＥＴ８０において及び前述した非対称的ＩＧＦＥＴ７０及び７２において、ソース側ハローポケット４０を介しての垂直ドーパント分布は、上部半導体表面の下側でピーク濃度に到達し且つ、該ピーク濃度の表面下位置から上部半導体表面へ移る場合に、通常は３の係数を超えて、かなり降下する。上部半導体表面においてかなり一層低いハロードーパント濃度に起因して、そのゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴ未満であるがゲート対ソース電圧ＶＧＳがスレッシュホールド電圧ＶＴ以上であった場合にはＩＧＦＥＴ７０，７２又は８０がターンオンされるであろうようにドレイン２８がソース２６よりも充分に一層高い電位にある状態でＩＧＦＥＴ７０，７２又は８０がそのバイアスオフ状態にある場合には、ソース２６とドレイン２８との間で不所望に高いリーク電流が流れる場合が時々ある。ＩＧＦＥＴの構成及び製造を著しく複雑化させること無しにこの様なオフ状態リーク電流を減少させることが望ましい。
【００３２】
「混合信号（mixed signal）」という用語は、デジタル及びアナログの両方の回路ブロックを包含しているＩＣのことを意味している。デジタル回路は、典型的に、与えられた電流リーク仕様において最大の潜在的なデジタル速度を得るために最も積極的にスケールしたＮチャンネル及びＰチャンネルＩＧＦＥＴを使用する。アナログ回路は、デジタルＩＧＦＥＴとは異なる性能条件に露呈されるＩＧＦＥＴ及び／又はバイポーラトランジスタを使用する。アナログＩＧＦＥＴに対する条件は、通常、高線形電圧利得、高周波数においての良好な小信号及び大信号周波数応答、良好なパラメータマッチング、低入力ノイズ、能動及び受動コンポーネントに対する良く制御された電気的パラメータ、及び減少された寄生効果、特に減少された寄生容量、を包含している。アナログ及びデジタルブロックに対して同じトランジスタを使用することは経済的に魅力があるかもしれないが、そうすることは、典型的に、弱体化されたアナログ性能となる。アナログＩＧＦＥＴ性能に課される多くの条件はデジタルスケーリングの結果と矛盾する。
【００３３】
より詳細には、アナログＩＧＦＥＴの電気的パラメータは、デジタルブロック内のＩＧＦＥＴよりも一層厳しい仕様に露呈される。増幅器として使用されるアナログＩＧＦＥＴにおいては、ＩＧＦＥＴの出力抵抗はその本来的な利得を最大化させるために最大化させることが必要である。出力抵抗は、又、アナログＩＧＦＥＴの高周波数性能を設定する上で重要である。対照的に、デジタル回路においては出力抵抗は著しく一層重要なものではない。デジタル回路における出力抵抗の減少された値は、デジタル回路がその論理状態、例えば論理「０」及び論理「１」、を識別することが可能である限り、一層高い電流駆動及び結果的に得られる一層高いスイッチング速度と引き換えに容認することが可能である。
【００３４】
アナログトランジスタを介して通過する電気信号の形状は回路性能にとって臨界的であり且つ通常妥当な程度に高調波歪及びノイズが無いように維持されねばならない。高調波歪は主にトランジスタ利得及びトランジスタ容量の非線形性によって発生される。従って、アナログトランジスタに関する線形性の要求は非常に高い。ＰＮ接合における寄生容量は本来的な電圧非線形性を有しており、それはアナログブロックにおいて緩和させることが必要である。逆に、信号線形性はデジタル回路においては、通常、二次的な重要性のものである。
【００３５】
アナログ増幅器において使用されるＩＧＦＥＴの小信号アナログ速度性能は小信号周波数限界において決定され且つ小信号利得及びソース及びドレインに対するＰＮ接合に沿っての寄生容量が関与する。アナログ増幅器ＩＧＦＥＴの大信号アナログ速度性能は、同様に、大信号周波数限界において決定され且つＩＧＦＥＴ特性の非線形性が関与する。
【００３６】
論理ゲートのデジタル速度は、トランジスタ／負荷結合の大信号スイッチング時間で定義され、その場合に駆動電流及び出力容量が関与する。従って、アナログ速度性能はデジタル速度性能とは異なって決定される。アナログ及びデジタル速度に対する最適化は異なる場合があり、異なるトランジスタパラメータ条件となる場合がある。
【００３７】
デジタル回路ブロックは、主として、製造可能な最小のＩＧＦＥＴを使用する。結果的に得られる寸法のばらつきが本来的に大きいので、デジタル回路におけるパラメータマッチングはしばしば比較的拙いものである。対照的に、所要の性能を達成するためにはアナログ回路においては良好なパラメータマッチングが通常必要とされる。このことは、典型的に、ソース対ドレイン伝播遅延を出来るだけ低いものとさせるためにアナログＩＧＦＥＴを出来るだけ短くさせるという条件下において、デジタルＩＧＦＥＴよりも一層大きな寸法でアナログトランジスタを製造することを必要とする。
【先行技術文献】
【特許文献】
【００３８】
【特許文献１】米国特許第６，５４８，８４２号
【特許文献２】米国特許第６，０７８，０８２号
【特許文献３】米国特許第６，１２７，７００号
【非特許文献】
【００３９】
【非特許文献１】Brown et al.、「進化したプロセス技術における傾向−サブミクロンＣＭＯＳ装置設計及びプロセス条件（Trends in Advanced Process Technology - Submicrometer CMOS Device Design and Process Requirements）」、Procs. IEEE、１９８６年１２月、１６７８−１７０２頁
【非特許文献２】Thompson et al.、「ＭＯＳスケーリング：２１世紀に対するトランジスタチャレンジ（MOS Scaling: Transistor Challenges for the 21st Century）」、インテルテクノロジージャーナル、Ｑ３９８，１９９８年、１−１９頁
【非特許文献３】Rung et al.、「より高密度ＣＭＯＳ用のレトログレードＰウエル（A Retrograde p-Well for Higher Density CMOS）」、IEEE Trans Elec. Devs.、１９８１年１０月、１１１５−１１１９頁
【非特許文献４】Buti et al.、「信頼性及び性能のための非対称的ハローソースＧＯＬＤドレイン（ＨＳ−ＧＯＬＤ）深サブハーフミクロンＮ−ＭＯＳＦＥＴ設計（Asymmetrical Halo Source GOLD drain (HS-GOLD) Deep Sub-half Micron n-MOSFET Design for Reliability and Performance）」、IEDM Tech. Dig.、１９８９年１２月３〜６日、２６．２．１−２６．２．４頁
【非特許文献５】Chai et al.、「ＲＦワイアレス適用例用グレイデッドチャンネルＣＭＯＳ（ＧＣＭＯＳ）及び準自己整合型（ＱＳＡ）ＮＰＮを特徴とした費用効果的な０．２５μｍＬｅｆｆＢｉＣＭＯＳ技術（A Cost-Effective 0.25 μm Leff BiCMOS Technology Featuring Graded-Channel CMOS (GCMOS) and a Quasi-Self-Aligned (QSA) NPN for RF Wireless Applications）」、Procs. 2000 Bipolar/BiCOMS Circs. And Tech. Meeting、２０００年９月２４〜２６日、１１−１１３頁
【非特許文献６】Ma et al.、「高性能低電圧ＤＳＰ適用例用グレイデッドチャンネルＭＯＳＦＥＴ（ＧＣＭＯＳＦＥＴ）（Graded-Channel MOSFET (GCMOSFET) for High Performance, Low Voltage DSP Applications）」、IEEE Trans. VLSI Systs. Dig.、１９９７年１２月、３５２−３５８頁
【非特許文献７】Su et al.、「混合型アナログ・デジタル適用例用高性能スケーラブルサブミクロンＭＯＳＦＥＴ（A High-Performance Scalable Submicron MOSFET for Mixed Analog/Digital Applications）」、IEDM Tech. Dig.、１９９１年１２月、３６７−３７０頁
【非特許文献８】Tsui et al.、「マイクロプロセッサをベースとしたスマートパワー適用例用の揮発性０．５ミクロン相補的ＢｉＣＭＯＳ技術（A Volatile Half-Micron Complementary BiCMOS Technology for Microprocessor-Based Smart Power Applications）」、IEEE Trans. Elec. Devs.、１９９５年３月、５６４−５７０頁
【発明の概要】
【発明が解決しようとする課題】
【００４０】
前述した考慮事項に鑑み、良好なアナログ特性を具備するＩＧＦＥＴを提供する半導体製造プラットフォームを有することが望ましい。アナログＩＧＦＥＴは、高い本来的な利得、高い出力抵抗、減少させた寄生容量での高い小信号スイッチング速度、特にソース・ボディ及びドレイン・ボディ接合に沿っての減少させた寄生容量を有するべきである。該製造プラットフォームが高性能デジタルＩＧＦＥＴを提供することが可能であることも望ましい。更に、本製造プラットフォームはＩＧＦＥＴを比較的簡単な態様で製造することを可能としながら、オフ状態ソース／ドレイン電流リークを減少させるべく構成したソース側ハローポケットを有する非対称的ＩＧＦＥＴを提供すべきである。
【課題を解決するための手段】
【００４１】
本発明は、特にオフ状態ソース／ドレインリーク電流を減少させるために調節されたハローポケット部分を有する非対称的ＩＧＦＥＴを包含する半導体構成体を提供している。本非対称的ＩＧＦＥＴは、特に、チャンネルゾーン電流の流れが常に同じ方向である適用例、典型的にはアナログ適用例、に適している。オフ状態ソース／ドレインリーク電流を減少させるためにハローポケットを調節することは、通常、ＩＧＦＥＴ製造のその他の部分に著しい影響を与えるものではない。その結果、本発明の非対称的ＩＧＦＥＴは、良好なアナログ特性を具備するＩＧＦＥＴのみならず、高性能デジタルＩＧＦＥＴを提供する半導体製造プラットフォーム内に容易に組み込むことが可能である。
【００４２】
より詳細には、本非対称的ＩＧＦＥＴは、ボディ物質が第１導電型であるように第１導電型の半導体ドーパントでドープしたボディ物質を有する半導体ボディの上部表面に沿って設けられる。該ＩＧＦＥＴのコンポーネントは、該ボディ物質のチャンネルゾーン、該半導体ボディ内にその上部表面に沿って位置されている第１及び第２ソース／ドレイン（「Ｓ／Ｄ」）ゾーン、該チャンネルゾーンの上側に存在しているゲート誘電体層、及び該チャンネルゾーンの上方で該ゲート誘電体層の上側に存在しているゲート電極、を包含している。該Ｓ／Ｄゾーンは、該チャンネルゾーンによって横方向に分離されており、該ボディ物質と夫々ＰＮ接合を形成するために第１導電型と反対の第２導電型のものである。
【００４３】
該ボディ物質の横方向に隣接した物質よりも一層高度にドープされている該ボディ物質のポケット部分は、該Ｓ／Ｄゾーンの内のほぼ第１のもののみに沿って且つ該チャンネルゾーン内に実質的に上部半導体表面まで延在していて該チャンネルゾーンを該Ｓ／Ｄゾーンに関して非対称的とさせている。本発明の１つの側面においては、第１導電型のドーパントの濃度は、（ｉ）上部半導体表面に対してほぼ垂直に該ボディ物質を介して延在する仮想的垂直線に沿って該ボディ物質において互いに離隔されており、（ｉｉ）該ポケット部分にわたりほぼ横方向に延在しており、且つ（ｉｉｉ）該第２Ｓ／Ｄゾーンから実質的に離隔している、夫々の位置において、複数個の局所的最大、典型的には少なくとも３個の局所的最大、に到達する。該ポケット部分は、該ポケット部分において互いに離隔されている夫々の位置において同複数個の夫々の対応する局所的最大に到達する濃度を有している。
【００４４】
本発明の教示に従って前述した態様で該ポケット部分をドーピングすることは、該ポケット部分における垂直方向のドーパント分布が、該ポケット部分が単一の位置のみに沿って最大濃度に到達する同様に構成された従来の非対称的ＩＧＦＥＴにおいて発生するよりも上部半導体表面近くで一層平坦であることを可能とする。本発明のＩＧＦＥＴにおける第１導電型のドーパントの濃度は、好適には、ほぼ該上部半導体表面から該仮想的垂直線に沿って第１導電型のドーパントの濃度における最も深い局所的最大の位置へ移る場合に、２．５を超えることの無い係数だけ変化する。上部半導体表面近くにおいての該ポケット部分の垂直ドーパント分布のこの平坦化に起因して、ＩＧＦＥＴがそのバイアスオフ状態にある場合に、該ＩＧＦＥＴのＳ／Ｄゾーン間に流れるリーク電流は一層少ない。
【００４５】
各Ｓ／Ｄゾーンは、通常、主要部分及び該主要Ｓ／Ｄ部分と横方向に連続的である一層軽度にドープした横方向延長部を有している。各Ｓ／Ｄ延長部は、該チャンネルゾーンが該ボディの上部表面に沿って該Ｓ／Ｄ延長部によって終端されるようにゲート電極の下側を横方向に延在する。横方向Ｓ／Ｄ延長部の使用、特にそのＩＧＦＥＴのドレインとして作用するＳ／Ｄゾーンに対しては、そのＩＧＦＥＴのゲート誘電体層内へのホットキャリア注入を通常減少させる。動作時間に関しての不所望なスレッシュホールド電圧ドリフトがそれにより減少される。本ＩＧＦＥＴは非常に効率的に動作する。
【００４６】
第１及び第２Ｓ／ＤゾーンのＳ／Ｄ延長部は、好適には、夫々、第２導電型の第１及び第２半導体ドーパントによってほぼ画定される。第２導電型の第１ドーパントは、第２導電型の第２ドーパントよりも一層大きな原子量のものである。第１Ｓ／Ｄゾーンがソースとして作用する場合、第２導電型の第１ドーパントの一層高い原子量は、ＩＧＦＥＴのソース抵抗における減少となり、従ってそのトランスコンダクタンスは有益的に増加される。第２導電型の第２ドーパントの一層低い原子量は、第２Ｓ／ＤゾーンのＳ／Ｄ延長部における電界のピーク値における減少となる。第２Ｓ／Ｄゾーンがドレインとして作用する場合には、ＩＧＦＥＴはより良好な高電圧信頼性を有している。
【００４７】
本発明の第１の側面におけるＩＧＦＥＴの製造は、最初に、チャンネルゾーンであることが意図されているボディ物質の一部の上方で且つそれからゲート誘電体層によって垂直方向に分離されているゲート電極を画定する。該ゲート電極の形状をそのように画定する場合には、第２導電型の半導体ドーパントを該半導体ボディ内に導入してＳ／Ｄゾーンを画定する。第１導電型のポケット半導体ドーパントを少なくとも該ボディ物質の意図したチャンネルゾーン部分内に導入して該ポケット部分を画定する。これらの２つのドーパント操作は、種々の順番で行うことが可能であり且つ該Ｓ／Ｄゾーンに対しての所望の構成に依存して種々に混ぜ合わせることが可能である。
【００４８】
重要なことであるが、ポケットドーパントの導入は、複数の異なるドーパント導入条件で実施され、従ってポケット部分における正味のドーパント濃度は上述した複数個の局所的濃度最大に到達する。ポケットドーパント導入は、典型的に、注入エネルギ、注入傾斜角度（垂直線から測定）、注入ドーズ量、ポケットドーパントの原子種、ポケットドーパントのドーパント含有粒子種、及びポケットドーパントのドーパント含有粒子種の粒子イオン化荷電状態、の異なる組合せにおけるポケットドーパントのイオン注入を行う。例えば、ポケット部分を介しての垂直ドーパント分布を上部半導体表面近くで比較的平坦であるようにさせるために、異なる注入エネルギを該注入エネルギの各々において１５°又はそれ以上の傾斜角度で使用することが可能である。注入ドーズ量は、通常、注入エネルギと共に増加する。
【００４９】
第２導電型のドーパントの導入は、通常、各Ｓ／Ｄゾーンが主要Ｓ／Ｄ部分と一層軽度にドープした横方向Ｓ／Ｄ延長部とを包含するように、実施される。より詳細には、第２導電型の第１及び第２半導体ドーパントを該半導体ボディ内に導入させて第１及び第２Ｓ／ＤゾーンのＳ／Ｄ延長部をそれぞれほぼ画定させる。第２導電型の第１ドーパントは、好適には、第２導電型の第２ドーパントよりも一層高い原子量のものである。
【００５０】
本発明の別の側面においては、第１導電型のドーパントの濃度が、ほぼ上部半導体表面から該仮想的垂直線に沿って該垂直線に沿っての該ポケット部分の深さの少なくとも５０％の深さへ移る場合に、２．５を超えることの無い係数だけ、好適には２を越えることの無い係数だけ単純に変化する。第１導電型のドーパントの濃度は、該仮想的垂直線に沿って複数の局所的最大に到達することは必要ではない。
【００５１】
本発明の第２の側面におけるＩＧＦＥＴの製造は、本発明の第１の側面におけるＩＧＦＥＴの製造と同様に実施されるが、異なる点は、ほぼ該ゲート誘電体層から該仮想的垂直線に沿って該垂直線に沿っての該ポケット部分の深さの少なくとも５０％へ移る場合に２．５を超えることの無い係数だけ変化する濃度をそれが有するように、該ポケットドーパントの導入が実施される点である。ポケットドーパントの導入は、通常、注入エネルギ、注入ドーズ量、注入傾斜角度、ポケットドーパントの原子種、ポケットドーパントのドーパント含有粒子種、及びポケットドーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の少なくとも一つを変化させながら、好適にはほぼ連続的な態様で、ポケットドーパントをイオン注入することとなる。
【００５２】
要するに、ポケット部分における垂直ドーパント分布を上部半導体表面近くで比較的平坦であるように調節することによって、本ＩＧＦＥＴにおいてはオフ状態リーク電流が著しく減少されている。その非対称的性質に起因して、本発明のＩＧＦＥＴは特にアナログ適用例に適している。本ＩＧＦＥＴは、好適には、高性能デジタル及びアナログＩＧＦＥＴを提供する半導体製造プラットフォーム内に容易に組み込むことが可能であるような態様で製造される。従って、本発明は従来技術と比較して顕著な進化を提供している。
【図面の簡単な説明】
【００５３】
【図１】充填したウエルを使用する従来の対称的長ＮチャンネルＩＧＦＥＴの正面断面図。
【図２】図１のＩＧＦＥＴに対してチャンネル中心から長手距離の関数として上部半導体表面に沿っての正味ドーパント濃度のグラフ。
【図３】（ａ）及び（ｂ）は、図１，７ａ，７ｂのＩＧＦＥＴに対する２つの夫々異なるウエルドーピング条件においてソース／ドレインゾーンを介しての仮想的垂直線に沿っての深さの関数としての全ドーパント濃度のグラフ。
【図４】レトログレード空のウエルを使用する従来の対称的長ＮチャンネルＩＧＦＥＴの正面断面図。
【図５】図４のＩＧＦＥＴの長手中心を介しての仮想的垂直線に沿っての深さの関数としての全ドーパント濃度の定性的グラフ。
【図６】図４のＩＧＦＥＴの長手中心を介しての仮想的垂直線に沿っての深さの関数としての全ドーパント濃度の定量的グラフ。
【図７】（ａ）及び（ｂ）は、夫々、従来の非対称的長及び短ＮチャンネルＩＧＦＥＴの正面断面図。
【図８】（ａ）及び（ｂ）は、図７（ａ）及び（ｂ）の夫々のＩＧＦＥＴに対するチャンネル中心からの長手方向距離の関数としての上部半導体表面に沿っての正味ドーパント濃度のグラフ。
【図９】従来の非対称的長ＮチャンネルＩＧＦＥＴの正面断面図。
【図１０】（ａ）乃至（ｄ）は図９のＩＧＦＥＴを製造する場合の幾つかのステップを表している正面断面図。
【図１１−１】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−２】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−３】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−４】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−５】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−６】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−７】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−８】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１１−９】ＣＩＧＦＥＴ半導体構成体の９つの部分の正面断面図。
【図１２】図１１−１の非対称的ＮチャンネルＩＧＦＥＴのコアの拡大正面断面図。
【図１３】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴに対する上部半導体表面に沿っての長手距離の関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図１４】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴの主要ソース部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図１５】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴのソース延長部を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図１６】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴのチャンネルゾーンを介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図１７】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴのドレイン延長部を介しての仮想的垂直線に沿っての深さの関数としての個別、全、正味ドーパント濃度の夫々のグラフ。
【図１８】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴの主要ドレイン部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、正味ドーパント濃度の夫々のグラフ。
【図１９ａ】図１１−１の非対称的ＮチャンネルＩＧＦＥＴのコアの本発明に基く変形例の部分の拡大正面断面図。
【図１９ｂ】図１１−１の非対称的ＰチャンネルＩＧＦＥＴのコアの本発明に基く変形例の部分の拡大正面断面図。
【図２０】（ａ）乃至（ｃ）は図１９ａの非対称的ＮチャンネルＩＧＦＥＴのハローポケット部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図２１】（ａ）乃至（ｃ）は図１９ａの非対称的ＮチャンネルＩＧＦＥＴのソース延長部を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図２２】（ａ）及び（ｂ）は図１１−２の延長型ドレインＮチャンネル及びＰチャンネルＩＧＦＥＴのコアの夫々の拡大正面断面図。
【図２３】（ａ）乃至（ｃ）は図２２ａの延長型ドレインＮチャンネルＩＧＦＥＴの主要ウエル領域を介しての夫々一対の仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図２４】（ａ）乃至（ｃ）は図２２ｂの延長型ドレインＮチャンネルＩＧＦＥＴの主要ウエル領域を介しての夫々一対の仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図２５】（ａ）及び（ｂ）は図２２（ａ）及び（ｂ）の延長型ドレインＮチャンネル及びＰチャンネルＩＧＦＥＴの夫々の製造した実現例に対するゲート対ソース電圧の複数の値におけるドレイン対ソース電圧の関数としてのリニアルのドレイン電流のグラフ。
【図２６】（ａ）及び（ｂ）は図２２（ａ）及び（ｂ）の延長型ドレインＮチャンネル及びＰチャンネルＩＧＦＥＴの夫々の製造した実現例に対するウエル対ウエル間隔の関数としてのブレークダウン電圧のグラフ。
【図２７】選択したウエル対ウエル間隔における図２２（ａ）の延長型ドレインＮチャンネルＩＧＦＥＴの実現に対しての及び図２２（ａ）のＩＧＦＥＴのゼロのウエル対ウエル間隔への拡張に対してのドレイン対ソース電圧の関数としてのリニアルのドレイン電流のグラフ。
【図２８】（ａ）及び（ｂ）は参照延長型ドレインＮチャンネルＩＧＦＥＴ及び図２２（ａ）の延長型ドレインＮチャンネルＩＧＦＥＴの夫々のコンピュータシミュレーションの断面図。
【図２９】図１１−３の対称的低リークＮチャンネルＩＧＦＥＴのコアの拡大正面断面図。
【図３０】（ａ）乃至（ｃ）は図２９の対称的低リークＮチャンネルＩＧＦＥＴに対する上部半導体表面に沿っての長手距離の関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図３１】（ａ）乃至（ｃ）は図２９の対称的低リークＮチャンネルＩＧＦＥＴのいずれかのソース／ドレインゾーンの主要部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図３２】（ａ）乃至（ｃ）は図２９の対称的低リークＮチャンネルＩＧＦＥＴのチャンネルゾーンを介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図３３】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（ａ）乃至（ｃ）は図１１−１乃至１１−５の全てに示した構成部分に適用されるステップを示した正面断面図。
【図３３ｄ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｅ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｆ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｇ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｈ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｉ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｊ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｋ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｌ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｍ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｎ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｏ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｐ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｑ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｒ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｓ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｔ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｕ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｖ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｗ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｘ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３３ｙ】図１１−１乃至１１−９のＣＩＧＦＥＴ半導体構成体の図１１−１乃至１１−５に示した５つの部分を製造する場合の複数のステップを表す正面断面図であって、（１）乃至（５）は夫々図１１−１乃至１１−５の構成部分に到達するステップを示した正面断面図。
【図３４−１】図１１−１乃至１１−３に夫々示したＣＩＧＦＥＴ半導体構成体の部分の変形例の３つの部分の正面断面図。
【図３４−２】図１１−１乃至１１−３に夫々示したＣＩＧＦＥＴ半導体構成体の部分の変形例の３つの部分の正面断面図。
【図３４−３】図１１−１乃至１１−３に夫々示したＣＩＧＦＥＴ半導体構成体の部分の変形例の３つの部分の正面断面図。
【図３５】（ａ）乃至（ｃ）は図３４−１の非対称的ＮチャンネルＩＧＦＥＴの主要及び下部ソース部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図３６】（ａ）乃至（ｃ）は図３４−１の非対称的ＮチャンネルＩＧＦＥＴの主要及び下部ドレイン部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図３７】（ａ）乃至（ｃ）は図３４−３の対称的低リークＮチャンネルＩＧＦＥＴのいずれかのソース／ドレインゾーンの主要及び下部部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図３８】別のＣＩＧＦＥＴ半導体構成体のＮチャンネル部分の正面断面図。
【図３９】（ａ）乃至（ｃ）は図３８の非対称的ＮチャンネルＩＧＦＥＴの主要ソース部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図４０】（ａ）乃至（ｃ）は図３８の非対称的ＮチャンネルＩＧＦＥＴのソース延長部を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図４１ａ】図３３ｌ−１，３３ｌ−３及び３３ｌ−４の段階から基本的に開始する図３８のＣＩＧＦＥＴ構成体を製造する場合の或るステップを表している正面断面図。
【図４１ｂ】図３３ｌ−１，３３ｌ−３及び３３ｌ−４の段階から基本的に開始する図３８のＣＩＧＦＥＴ構成体を製造する場合の或るステップを表している正面断面図。
【図４１ｃ】図３３ｌ−１，３３ｌ−３及び３３ｌ−４の段階から基本的に開始する図３８のＣＩＧＦＥＴ構成体を製造する場合の或るステップを表している正面断面図。
【図４１ｄ】図３３ｌ−１，３３ｌ−３及び３３ｌ−４の段階から基本的に開始する図３８のＣＩＧＦＥＴ構成体を製造する場合の或るステップを表している正面断面図。
【図４１ｅ】図３３ｌ−１，３３ｌ−３及び３３ｌ−４の段階から基本的に開始する図３８のＣＩＧＦＥＴ構成体を製造する場合の或るステップを表している正面断面図。
【図４１ｆ】図３３ｌ−１，３３ｌ−３及び３３ｌ−４の段階から基本的に開始する図３８のＣＩＧＦＥＴ構成体を製造する場合の或るステップを表している正面断面図。
【図４２】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴの先行する変形例の主要ソース部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図４３】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴの先行する変形例のチャンネルゾーンを介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図４４】（ａ）乃至（ｃ）は図１２の非対称的ＮチャンネルＩＧＦＥＴの先行する変形例の主要ドレイン部分を介しての仮想的垂直線に沿っての深さの関数としての個別、全、及び正味ドーパント濃度の夫々のグラフ。
【図４５】ゲート誘電体層の上部表面から正規化した深さの関数として図１１−３，１１−４、又は１１−６等のＰチャンネルＩＧＦＥＴのゲート誘電体層における窒素濃度のグラフ。
【図４６ａ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【図４６ｂ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【図４６ｃ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【図４６ｄ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【図４６ｅ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【図４６ｆ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【図４６ｇ】図３３ｉ−４及び３３ｉ−５の段階の直後に存在する構成体で開始する図１１−４及び１１−５の対称的ＰチャンネルＩＧＦＥＴに対する窒化ゲート誘電体層を製造する場合における或るステップを表している正面断面図。
【００５４】
同一又は非常に類似している一つ又は複数の項目を表すために、好適実施例の説明及び図面において同様の参照記号を使用している。ドーパント分布グラフを含む図面中におけるダッシュ（´）、二重ダッシュ（´´）、アステリスク（＊）及びシャープ（＃）符号を有する参照記号の数字部分は、夫々、他の図面中の同様の番号が付けられた領域又は位置を表している。この点に関して、異なるドーパント分布グラフにおける同じ参照記号によって識別されている曲線は同じ意味を持っている。
【００５５】
ドーパント分布グラフにおいて、「個別」ドーパント濃度は各別々に導入されたＮ型及び各別々に導入されたＰ型のドーパントの個別的な濃度を意味しており、一方「全」ドーパント濃度は全体の（即ち絶対的な）Ｎ型ドーパント濃度及び全体の（即ち絶対的な）Ｐ型ドーパント濃度を意味している。ドーパント分布グラフにおける「正味」ドーパント濃度は、全Ｎ型ドーパント濃度と全Ｐ型ドーパント濃度との差である。正味ドーパント濃度は、全Ｎ型ドーパント濃度が全Ｐ型ドーパント濃度を超えている場合には、正味「Ｎ型」として表してあり、且つ全Ｐ型ドーパント濃度が全Ｎ型ドーパント濃度を超えている場合には、正味「Ｐ型」として表してある。
【００５６】
誘電体層、特にゲート誘電体層、の厚さは、多くの他のＩＧＦＥＴ要素及び領域の寸法よりもかなり小さい。誘電体層を明確に表すために、それらの厚さは、一般的に、ＩＧＦＥＴの断面図においては誇張して示してある。
【００５７】
半導体領域の導電型が単一の組のドーパント導入条件において、即ち基本的に単一ドーピング条件で、その領域内に導入された半導体ドーパントによって決定され、且つその領域にわたってドーパント濃度が一つの一般的なドーピングレベル、例えば「Ｐ」又は「Ｎ」によって表される中程度、から別の一般的なドーパントレベル、例えば「Ｐ−」又は「Ｎ−」によって表される軽度、へ変化する場合には、それらの２つのドーピングレベルにおいてのその領域の部分は、一般的に、点線によって表している。ＩＧＦＥＴの断面図におけるドット及びダッシュ線、即ち一点鎖線、は垂直ドーパント分布グラフにおけるドーパント分布に対する位置を表している。ＩＧＦＥＴの断面図における最大ドーパント濃度は、略語「ＭＡＸ」を包含するダッシュ及びダブルドット線、即ち二点差線、で示してある。
【００５８】
図１１−３乃至１１−９に示した対称的ＩＧＦＥＴのゲート電極は、便宜上、全て同じ長さのものとして示してあるが、以下に与えるチャンネル長さ値によって表されるように、図１１−４，１１−５、及び１１−７乃至１１−９のＩＧＦＥＴは、典型的に、図１１−３及び１１−６のＩＧＦＥＴよりも著しく一層大きなチャンネル長のものである。
【００５９】
製造プロセルにおける或るステップを表している図面中の参照記号の終りにおける文字「Ｐ」は、その製造プロセスの終りを含む後の段階を表す図面中に示されており且つ「Ｐ」に先行する参照記号の部分によってその後の段階の図面中において識別されている領域に対するプリカーサー即ち先駆体を表している。
【発明を実施するための形態】
【００６０】
目次
Ａ．参照表記法及びその他の予備的情報
Ｂ．混合信号適用例に適した相補的ＩＧＦＥＴ構成体
Ｃ．ウエルアーキテクチャ及びドーピング特性
Ｄ．非対称的高電圧ＩＧＦＥＴ
Ｄ１．非対称的高電圧ＮチャンネルＩＧＦＥＴの構成
Ｄ２．非対称的高電圧ＮチャンネルＩＧＦＥＴのソース／ドレイン延長部
Ｄ３．非対称的高電圧ＮチャンネルＩＧＦＥＴのソース／ドレイン延長部における異なるドーパント
Ｄ４．非対称的高電圧ＮチャンネルＩＧＦＥＴにおけるドーパント分布
Ｄ５．非対称的高電圧ＰチャンネルＩＧＦＥＴの構成
Ｄ６．非対称的高電圧ＰチャンネルＩＧＦＥＴのソース／ドレイン延長部
Ｄ７．非対称的高電圧ＰチャンネルＩＧＦＥＴのソース／ドレイン延長部における異なるドーパント
Ｄ８．非対称的高電圧ＰチャンネルＩＧＦＥＴにおけるドーパント分布
Ｄ９．非対称的高電圧ＩＧＦＥＴの共通の特性
Ｄ１０．非対称的高電圧ＩＧＦＥＴの性能利点
Ｄ１１．特別に調整したハローポケット部分を具備する非対称的高電圧ＩＧＦＥＴ
Ｅ．延長型ドレインＩＧＦＥＴ
Ｅ１．延長型ドレインＮチャンネルＩＧＦＥＴの構成
Ｅ２．延長型ドレインＮチャンネルＩＧＦＥＴにおけるドーパント分布
Ｅ３．延長型ドレインＮチャンネルＩＧＦＥＴの動作物理
Ｅ４．延長型ドレインＰチャンネルＩＧＦＥＴの構成
Ｅ５．延長型ドレインＰチャンネルＩＧＦＥＴにおけるドーパント分布
Ｅ６．延長型ドレインＰチャンネルＩＧＦＥＴの動作物理
Ｅ７．延長型ドレインＩＧＦＥＴの共通の特性
Ｅ８．延長型ドレインＩＧＦＥＴの性能利点
Ｅ９．特別に調整したハローポケット部分を具備する延長型ドレインＩＧＦＥＴ
Ｆ．対称的低電圧低リークＩＧＦＥＴ
Ｆ１．対称的低電圧低リークＮチャンネルＩＧＦＥＴの構成
Ｆ２．対称的低電圧低リークＮチャンネルＩＧＦＥＴにおけるドーパント分布
Ｆ３．対称的低電圧低リークＰチャンネルＩＧＦＥＴ
Ｇ．対称的低電圧低スレッシュホールド電圧ＩＧＦＥＴ
Ｈ．公称的スレッシュホールド電圧の大きさの対称的高電圧ＩＧＦＥＴ
Ｉ．公称的スレッシュホールド電圧の大きさの対称的低電圧ＩＧＦＥＴ
Ｊ．対称的高電圧低スレッシュホールド電圧ＩＧＦＥＴ
Ｋ．対称的ネイティブ（Native）低電圧ＮチャンネルＩＧＦＥＴ
Ｌ．対称的ネイティブ高電圧ＮチャンネルＩＧＦＥＴ
Ｍ．現在のＩＧＦＥＴの全てに通常適用可能な情報
Ｎ．混合信号適用例に適した相補的ＩＧＦＥＴ構成体の製造
Ｎ１．一般的な製造情報
Ｎ２．ウエル形成
Ｎ３．ゲート形成
Ｎ４．ソース／ドレイン延長部及びハローポケット部分の形成
Ｎ５．ゲート側壁スペーサ及びソース／ドレインゾーンの主要部分の形成
Ｎ６．最終処理
Ｎ７．Ｐ型ディープソース／ドレイン延長部ドーパントの顕著に傾斜した注入
Ｎ８．非対称的ＩＧＦＥＴのソース／ドレイン延長部における異なるドーパントの注入
Ｎ９．特別に調整したハローポケット部分を具備する非対称的ＩＧＦＥＴの形成
Ｏ．垂直にグレイデッドさせたソース・ボディ接合及びドレイン・ボディ接合
Ｐ．マルチプライ（Multiply）注入型ソース延長部を具備する非対称的ＩＧＦＥＴ
Ｐ１．マルチプライ注入型ソース延長部を具備する非対称的ＮチャンネルＩＧＦＥＴの構成
Ｐ２．マルチプライ注入型ソース延長部を具備する非対称的ＮチャンネルＩＧＦＥＴの製造
Ｑ．ソース・ボディ及びドレイン・ボディ接合下側のハイポアブラプト（Hypoabrupt）な垂直ドーパント分布
Ｒ．窒化ゲート誘電体層
Ｒ１．窒化ゲート誘電体層内の垂直窒素濃度分布
Ｒ２．窒化ゲート誘電体層の製造
Ｓ．変形例
Ａ．参照表記法及びその他の予備的情報
以下及び図面中に使用される参照記号は以下の意味を有しており、その場合に「リニアル（lineal）」とは単位ＩＧＦＥＴ幅当りのことを意味している。
【００６１】
ＩＤ    ≡ドレイン電流
ＩＤｗ   ≡リニアルドレイン電流
ＫＳ    ≡半導体物質の比誘電率（relative permitivity）
ｋ     ≡ボルツマン定数
Ｌ     ≡上部半導体表面に沿ってのチャンネル長
ＬDR   ≡ゲート長の描画値によって与えられるようなチャンネル長の描画値
ＬＫ    ≡延長型ドレインＩＧＦＥＴに対する間隔長定数
ＬＷＷ   ≡延長型ドレインＩＧＦＥＴに対するウエル対ウエル分離距離
ＬＷＷ０  ≡延長型ドレインＩＧＦＥＴに対するオフセット間隔長
ＮＣ    ≡チャンネルゾーンにおける平均正味ドーパント濃度
ＮＩ    ≡個別ドーパント濃度
ＮＮ    ≡正味ドーパント濃度
ＮＮ２   ≡窒素濃度
ＮＮ２ｌｏｗ≡ゲート誘電体層内の窒素濃度の低値
ＮＮ２ｍａｘ≡ゲート誘電体層内の窒素濃度の最大値
ＮＮ２ｔｏｐ≡上部ゲート誘電体表面に沿っての窒素濃度
ＮＴ    ≡全、即ち絶対、ドーパント濃度
Ｎ’   ≡イオン注入した物質により受け取られるイオンのドーズ量
Ｎ’ｍａｘ≡近似的四分の一象限注入（one-quadrant implantation）におけるイオン注入した物質による受け取られるイオンの最大ドーズ量
Ｎ’１  ≡近似的四分の一象限注入におけるイオン注入した物質により受け取られるイオンの最小ドーズ量
ｎｉ    ≡イントリンシックキャリア濃度
ｑ     ≡電子電荷
ＲＤＥ   ≡ドレイン延長部を画定するためにイオン注入した半導体ドーパントの範囲
ＲＳＥ   ≡ソース延長部を画定するためにイオン注入した半導体ドーパントの範囲
ＲＳＨｊ  ≡ソース側ハローポケット部分におけるｊ番目ソースハロー局所的濃度最大を画定するためにイオン注入したｊ番目半導体ドーパントの範囲
Ｔ     ≡絶対温度
ｔｄｍａｘ ≡表面空乏領域の最大厚さ
ｔＧｄ   ≡ゲート誘電体厚さ
ｔＧｄＨ  ≡ゲート誘電体厚さの高値
ｔＧｄＬ  ≡ゲート誘電体厚さの低値
ｔＳｄ   ≡表面誘電体層の平均厚さ
ＶＢＤ   ≡ドレイン対ソースブレークダウン電圧
ＶＢＤｍａｘ≡ドレイン対ソースブレークダウン電圧の最大値
ＶＢＤｍｉｎ≡ドレイン対ソースブレークダウン電圧の実際の最小値
ＶＢＤ０  ≡ドレイン対ソースブレークダウン電圧の理論的最小値
ＶＤＳ   ≡ドレイン対ソース電圧
ＶＴ    ≡スレッシュホールド電圧
ｘ     ≡長手方向距離
ｘＤＥＯＬ ≡ゲート電極がドレイン延長部とオーバーラップする量
ｘＳＥＯＬ ≡ゲート電極がソース延長部とオーバーラップする量
ｙ     ≡深さ、垂直距離
ｙＤ    ≡ドレインの最大深さ
ｙＤＥ   ≡ドレイン延長部の最大深さ
ｙＤＥＰＫ ≡横方向ドレイン延長部と同じ導電型の半導体ドーパントの最大（ピーク）濃度の、横方向ドレイン延長部における、位置における平均深さ
ｙＤＬ   ≡下部ドレイン部分の最大深さ
ｙＤＭ   ≡主要ドレイン部分の最大深さ
ｙＤＮＷＰＫ≡深いＮウエル半導体ドーパントの最大（ピーク）濃度の位置における平均深さ
ｙＦＩ   ≡凹設型フィールド絶縁領域の厚さ（又は深さ）
ｙＩＩ   ≡最大衝突電離の位置の深さ
ｙＮＷ   ≡Ｎ型空の主要ウエルの底部における深さ
ｙＮＷＰＫ ≡Ｎ型空の主要ウエル半導体ドーパントの最大（ピーク）濃度の位置における平均深さ
ｙＰＷ   ≡Ｐ型空の主要ウエルの底部における深さ
ｙＰＷＰＫ ≡Ｐ型空の主要ウエル半導体ドーパントの最大（ピーク）濃度の位置における平均深さ
ｙＳ    ≡ソースの最大深さ
ｙＳＤ   ≡ソース／ドレインゾーンの最大深さ
ｙＳＥ   ≡ソース延長部の最大深さ
ｙＳＥＰＫ ≡横方向ソース延長部と同じ導電型の半導体ドーパントの最大（ピーク）濃度の、横方向ソース延長部における、位置における平均深さ
ｙＳＥＰＫＤ≡深いソース／ドレイン延長部半導体ドーパントの最大（ピーク）濃度の、横方向ソース延長部における、位置における平均深さ
ｙＳＥＰＫＳ≡浅いソース／ドレイン延長部半導体ドーパントの最大（ピーク）濃度の、横方向ソース延長部における、位置における平均深さ
ｙＳＨ   ≡ソース側ハローポケット部分の最大深さ
ｙＳＨｊ  ≡ソース側ハローポケット部分におけるｊ番目ソースハロー局所的濃度最大の深さ
ｙＳＬ   ≡下部ソース部分の最大深さ
ｙＳＭ   ≡主要ソース部分の最大深さ
ｙ’   ≡上部ゲート誘電体表面下側の深さ
ｙ’Ｎ２ｌｏｗ≡ゲート誘電体層内の窒素濃度の低値における上部ゲート誘電体表面下側の平均深さの値
ｙ’Ｎ２ｍａｘ≡ゲート誘電体層内の窒素濃度の最大値における上部ゲート誘電体表面下側の平均深さの値
ｙ”    ≡下部ゲート誘電体表面上方の高さ
α      ≡半導体ドーパントのイオン注入用の垂直からの概略の傾斜角度
αＤＥ    ≡ドレイン延長部のイオン注入用の垂直からの傾斜角度
αＳＥ    ≡ソース延長部のイオン注入用の垂直からの傾斜角度
αＳＨ    ≡ソース側ハローポケット部分のイオン注入用の傾斜角度
αＳＨｊ   ≡傾斜角度αＳＨのｊ番目の値、即ちｊ番目ソース側ハローポケット部分のイオン注入用の垂直からの傾斜角度
β      ≡半導体ボディの一つの主たる横方向に対する方位角
β０     ≡３つの９０°増分で増加される方位角の基本値
ΔＲＳＨｊ ≡ソース側ハローポケット部分内にｊ番目ソースハロー局所的濃度最大を画定するためにイオン注入したｊ番目半導体ドーパントの範囲におけるばらつき
ΔｙＤＥ  ≡ドレイン延長部を画定する半導体ドーパントのイオン注入の前にプリカーサードレイン延長部の上部に沿って除去されたモノシリコンの平均厚さ
ΔｙＳＥ  ≡ソース延長部を画定する半導体ドーパントのイオン注入の前にプリカーサーソース延長部の上部に沿って除去されたモノシリコンの平均厚さ
ΔｙＳＨ  ≡ソース側ハローポケット部分を画定する半導体ドーパントのイオン注入の前にプリカーサーソース側はローポケット部分の上部に沿って除去されたモノシリコンの平均厚さ
ε０     ≡自由空間（真空）中の誘電率
φＦ     ≡フェルミ電位
φＴ     ≡反転電位
以下に使用されるように、「表面隣接」という用語は、上部半導体表面、即ち単結晶又は大部分が単結晶の半導体物質からなる半導体ボディの上部表面、に隣接している（又はそれに延在している）ことを意味している。ドープした単結晶半導体物質内への深さに対する全ての参照は、そうでないことが表示されない限り、上部半導体表面から下側の深さを意味している。同様に、別の品目よりも単結晶半導体物質内に一層深くに延在している一つの品目に対する全ての参照は、そうでないことが表示されない限り、上部半導体表面に対して一層深いものであることを意味している。ＩＧＦＥＴのドープした単結晶半導体領域内の或る位置の各深さ又は平均深さは、そうでないことが表示されない限り、そのＩＧＦＥＴのゲート誘電体層の底部を介して延在する平面から測られたものである。
【００６２】
同じ導電型の２つの隣接する（又は連続する）半導体領域の間の境界は、幾分不正確である。点線は、通常、この様な境界を表示するために図面中において使用されている。定量的目的のためには、バックグラウンドドーパント濃度における半導体基板領域と該基板領域と同じ導電型であるようにドーピング操作によって形成される隣接半導体領域との間の境界は、全ドーパント濃度がバックグラウンドドーパント濃度の２倍である位置であると考えられる。同じ導電型であるためにドーピング操作によって形成される２つの隣接半導体領域の間の境界は、同様に、該２つの領域を形成するために使用されるドーパントの全濃度が等しい位置であると考えられる。
【００６３】
そうでないことが表示されない限り、半導体ドーパント又は不純物に対しての各参照は、Ｐ型半導体ドーパント（アクセプタ原子で形成される）又はＮ型半導体ドーパント（ドナー原子で形成される）を意味している。半導体ドーパントの「原子種（atomic species）」は、そのドーパントを形成する元素を意味している。幾つかの場合に、半導体ドーパントは、２つ又はそれ以上の異なる原子種から構成されている。
【００６４】
半導体ドーパントのイオン注入に関しては、「ドーパント含有粒子種（dopant-containing particle species）」は、注入されるべきドーパントを含有しており且つ注入サイトへ向かってイオン注入装置によって指向される粒子（原子又は分子）を意味している。例えば、元素ボロン又は二フッ化ボロンは、Ｐ型ドーパントボロンをイオン注入するためのドーパント含有粒子種として作用することが可能である。「粒子イオン化電荷状態（particle ionization charge state）」とは、イオン注入期間中におけるドーパント含有粒子種の荷電状態、即ち一価にイオン化、二価にイオン化等の状態を意味している。
【００６５】
ＩＧＦＥＴのチャンネル長Ｌは、上部半導体表面に沿ってのＩＧＦＥＴのソース／ドレインゾーン間の最小距離である。ＩＧＦＥＴの描画（drawn）チャンネル長ＬＤＲは、ＩＧＦＥＴのゲート長の描画値である。ＩＧＦＥＴのソース／ドレインゾーンがＩＧＦＥＴのゲート電極下側に一定不変に延在する限り、ＩＧＦＥＴのチャンネル長ＬはＩＧＦＥＴの描画長ＬＤＲ未満である。
【００６６】
ＩＧＦＥＴは２つの直交するラテラル（lateral）、即ち横（水平（horizontal））方向、即ち上部（又は下部）半導体表面に対してほぼ平行に延在する平面において互いに垂直に延在する方向、によって特性付けられる。これらの２つの横方向は、ここでは、長手方向及びトランスバース（transverse）、即ち横断方向と呼称する。長手方向はＩＧＦＥＴの長さの方向、即ちそのソース／ドレイン（「Ｓ／Ｄ」）ゾーンの内の何れか一方からそのＳ／Ｄゾーンの内の他方への方向、である。トランスバース（横断）方向は、ＩＧＦＥＴの幅の方向である。
【００６７】
ＩＧＦＥＴを包含する半導体ボディは２つの主たる（principal）直交するラテラル即ち横（水平）方向、即ち上部（又は下部）半導体表面に対してほぼ平行に延在する平面において互いに垂直に延在する２つの方向、を有している。本ＣＩＧＦＥＴ構成体のいずれかの実現例におけるＩＧＦＥＴは、通常、半導体ボディ上にレイアウトされ、従って各ＩＧＦＥＴの長手方向はその半導体ボディの主たるラテラル即ち横方向の内の一つの方向に延在する。例えば、ＩＧＦＥＴの幾つかの長手方向は、その半導体ボディの主たる横方向の内の一つの方向に延在し、一方他のＩＧＦＥＴの長手方向はその半導体ボディの主たる横方向の内の他方の方向に延在する。
【００６８】
ＩＧＦＥＴがそのソース／ドレインゾーンの両方に沿って且つその中間チャンネルゾーン内へほぼ鏡像態様で構成される場合には、ＩＧＦＥＴは対称的であるとして以下に説明する。例えば、各ソース／ドレインゾーンに沿って別のハローポケット部分を具備するＩＧＦＥＴは、典型的に、そのソース／ドレインゾーンが、多分それらの長さを除いて、ほぼ互いに鏡像である場合には、ここでは対称的であるとして説明する。しかしながら、ハローポケットの内の一つの位置内へのイオン注入期間中における部分的シャドーイング等の要因に起因して、上部半導体表面に沿ってのハローポケットにおけるドーパント分布はほぼ鏡像では無い場合がある。この様な場合には、ＩＧＦＥＴが対称的な装置であるとして説明される場合でも、ＩＧＦＥＴの実際の構成においては典型的に幾らかの非対称性が存在している。
【００６９】
対称的であるか非対称的であるかに拘わらず、ＩＧＦＥＴは、駆動電位（電圧）がソースとして作用しているＳ／Ｄゾーンとドレインとして作用しているＳ／Ｄゾーンとの間に存在する場合に「バイアスオン（biased-on）」及び「バイアスオフ（biased-off）」として呼称される２つのバイアス状態（又は条件）を有している。これらの２つのバイアス状態を説明する上での便宜上、ソース作用及びドレイン作用のＳ／Ｄゾーンは夫々ここではソース及びドレインとして呼称する。バイアスオン状態において、ＩＧＦＥＴは導通しており、その場合のＩＧＦＥＴのゲート電極とソースとの間の電圧ＶＧＳは駆動電位の影響下において電荷キャリアが自由にソースからチャンネルを介してドレインへ流れるような値にある。該電荷キャリアは、ＩＧＦＥＴがＮチャンネル型である場合には電子であり、ＩＧＦＥＴがＰチャンネル型である場合にはホールである。
【００７０】
ＩＧＦＥＴは、バイアスオフ状態において非導通状態であり、その場合のゲート対ソース電圧ＶＧＳは、駆動電位の大きさ（絶対値）がＩＧＦＥＴにブレークダウンを発生させるのに十分に高いものでない限り、ソースとドレインとの間に駆動電位が存在するにも拘わらず電荷キャリアがソースからチャンネルを介してドレインへ著しく流れることの無いような値にある。該電荷キャリアは、ＮチャンネルＩＧＦＥＴに対しては電子であり、ＰチャンネルＩＧＦＥＴに対してはホールである。バイアスオフ状態において、ゲート対ソース電圧ＶＧＳがＩＧＦＥＴをバイアスオン状態とさせるような値であった場合に電荷キャリアが自由にソースからチャンネルを介してドレインへ流れるようにソース及びドレインがバイアスされる。
【００７１】
より詳細には、ＮチャンネルＩＧＦＥＴは、（ａ）そのドレインがそのソースに対して適宜の正の電位にあり、且つ（ｂ）そのゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴと等しいか又はそれを超える場合に、バイアスオン状態にある。そして、電子がソースからチャンネルを介してドレインへ流れる。電子は負の電荷キャリアであるから、正の電流の流れはドレインからソースへである。ＮチャンネルＩＧＦＥＴは、そのドレインがそのソースに対して正の駆動電位にあるが、そのゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴより低く、従ってその正の駆動電位がドレイン対ソースブレークダウンを発生させるのに十分に高いもので無い限り、ソースからチャンネルを介してドレインへの著しい電子の流れは存在しない場合にバイアスオフ状態にある。スレッシュホールド電圧ＶＴは、通常、エンハンスメントモードＮチャンネルＩＧＦＥＴに対しては正であり、デプリションモードＮチャンネルＩＧＦＥＴに対しては負である。
【００７２】
相補的な態様において、ＰチャンネルＩＧＦＥＴは、（ａ）そのドレインがそのソースに対して適宜の負の電位にあり、且つ（ｂ）そのゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴ未満であるか又は等しい場合に、バイアスオン状態にある。ホールがソースからチャンネルを介してドレインへ流れる。ホールは正の電荷キャリアであるから、正の電流の流れはソースからドレインへである。ＰチャンネルＩＧＦＥＴは、そのドレインがそのソースに対して負の電位にあるが、そのゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴよりも一層大きく、従って負の駆動電位の大きさがドレイン対ソースブレークダウンを発生させるのに十分に高いもので無い限り、ソースからチャンネルを介してドレインへのホールの著しい流れは存在しない場合に、バイアスオフ状態にある。スレッシュホールド電圧ＶＴは、通常、エンハンスメントモードＰチャンネルＩＧＦＥＴに対しては負であり、且つデプリションモードＰチャンネルＩＧＦＥＴに対しては正である。
【００７３】
半導体物質内の電荷キャリアは、通常、電子及びホールの両方を意味する。電荷キャリアが局所的電界の方向に移動することの言及は、ホールがほぼ局所的電界ベクトルの方向に移動しており、且つ電子が局所的電界ベクトルに対して反対方向に移動していることを意味している。
【００７４】
ここで単数又は複数形式で使用される「最大濃度（maximum concentration）」及び「濃度最大（concentration maximum）」という用語は、通常、交換可能であり、即ち、そうでないことが表示されない限り、同じ意味を有している。
【００７５】
ＩＧＦＥＴのボディ物質の導電型を決定する半導体ドーパントは、ボディ物質ドーパントとして便宜的に指定される。ＩＧＦＥＴがウエル領域を使用する場合には、ボディ物質ドーパントは１つ又は複数の半導体ウエルドーパントを包含している。ＩＧＦＥＴのＳ／Ｄゾーン下側の垂直ドーパント分布は、ボディ物質ドーパントの濃度がそのＳ／Ｄゾーンよりも上部半導体表面下側に１０倍を越えることの無い深さに下側に存在するボディ物質位置に沿って表面下最大に到達し、且つそのＳ／Ｄゾーンを介して該ボディ物質ドーパントの最大濃度の表面下位置から延在する仮想的垂直線に沿って該ボディ物質ドーパントの最大濃度の表面下位置からそのＳ／Ｄゾーンへ、即ちそのＳ／Ｄゾーンに対するＰＮ接合へ、上方へ移る場合に少なくとも１０の係数だけ減少する場合に、「ハイポアブラプト（hypoabrupt）」として呼称される。米国特許第７，４１９，８６３Ｂ１号及び米国特許公開第２００８／０３１１７１７Ａ１号及び２００８／０３０８８７８Ａ１号（全てBulucea）を参照すると良い。下側のハイポアブラプト垂直ドーパント分布を有するＳ／Ｄゾーンに対するＰＮ接合は、便宜上、時折、ハイポアブラプト接合と呼ばれる。
【００７６】
相補的な態様で、ＩＧＦＥＴのＳ／Ｄゾーン下側の垂直ドーパント分布は、ボディ物質ドーパントの濃度が、そのＳ／Ｄゾーンよりも上部半導体表面下側の１０倍を越えることの無い深さに下側のボディ物質位置に沿って表面下最大に到達するが、そのＳ／Ｄゾーンを介してボディ物質ドーパントの最大濃度の表面下位置から延在する仮想垂直線に沿ってそのＳ／Ｄゾーンに対するＰＮ接合へ上方へ移る場合に１０の係数未満だけ減少する場合に、「非ハイポアブラプト」として呼称される。下側の非ハイポアブラプト垂直ドーパント分布を有するＳ／Ｄゾーンに対するＰＮ接合は、便宜上、時折、非ハイポアブラプト接合と呼ばれる。
【００７７】
Ｂ．混合信号適用例に適した相補的ＩＧＦＥＴ構成体
図１１−１乃至１１−９（集合的に「図１１」）は、特に混合信号適用例に適したものであるように構成された相補的ＩＧＦＥＴ（「ＣＩＧＦＥＴ」）の９つの部分を例示している。図１１に示した複数のＩＧＦＥＴは、３つの異なる電圧レジーム（regime）で動作するように構成されている。これら複数のＩＧＦＥＴの幾つかは数ボルト、例えば３．０Ｖの公称動作範囲、の電圧範囲にわたり動作する。これらのＩＧＦＥＴは、しばしば、ここでは、「高電圧」ＩＧＦＥＴとして呼称される。その他のものは一層低い電圧範囲、例えば１．２Ｖの公称動作範囲、にわたり動作し、且つ類似的に、しばしば、ここでは、「低電圧」ＩＧＦＥＴとして呼称される。残りのＩＧＦＥＴは、該高電圧及び低電圧ＩＧＦＥＴよりも一層大きな電圧範囲にわたり動作し、且つ、一般的に、ここでは、「拡張電圧（extended voltage）」ＩＧＦＥＴとして呼称される。該拡張電圧ＩＧＦＥＴに対する動作範囲は、通常、少なくとも１０Ｖ、例えば１２Ｖ、である。
【００７８】
図１１におけるＩＧＦＥＴは、高値ｔＧｄＨと低値ｔＧｄＬの２つの異なる平均公称厚さのゲート誘電体層を使用している。高電圧及び拡張電圧ＩＧＦＥＴの各々に対してゲート誘電体厚さは高値ｔＧｄＨである。３．０Ｖ動作の場合、ゲート誘電体物質がシリコン酸化物又は大部分がシリコン酸化物である場合には、高ゲート誘電体厚さｔＧｄＨは４〜８ｎｍ、好適には５〜７ｎｍ、典型的には６〜６．５ｎｍである。低電圧ＩＧＦＥＴの各々に対するゲート誘電体厚さは低値ｔＧｄＬである。１．２Ｖ動作の場合、同様にゲート誘電体物質がシリコン酸化物又は大部分がシリコン酸化物である場合には、低ゲート誘電体厚さｔＧｄＬは１〜３ｎｍ、好適には１．５〜２．５ｎｍ、典型的には２ｎｍである。図１１のＩＧＦＥＴのパラメータに対して以下に与える典型的な数値の全ては、一般的に、ゲート誘電体層が前述の典型的な厚さの値を有している現在のＣＩＧＦＥＴ半導体構成体の実現に対して適用される。
【００７９】
非対称的ＩＧＦＥＴは図１１−１及び１１−２に示してあり、一方、対称的ＩＧＦＥＴは図１１−３乃至１１−９に示されている。より特定的には、図１１−１は、非対称的高電圧ＮチャンネルＩＧＦＥＴ１００及び同様に構成されている非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２を図示している。非対称的ＩＧＦＥＴ１００及び１０２は、単一方向電流適用例に対して設計されている。非対称的延長ドレインＮチャンネルＩＧＦＥＴ１０４及び同様に構成されている非対称的延長ドレインＰチャンネルＩＧＦＥＴ１０６が図１１−２に図示されている。延長ドレインＩＧＦＥＴ１０４及び１０６は、数ボルトより大きな電圧を使用する、パワー装置、高電圧スイッチ、電気的に消去可能なプログラマブルリードオンリメモリ（「ＥＥＰＲＯＭ」）プログラミング回路、及び静電放電（「ＥＳＤ」）保護装置等の適用例に対して特に適した拡張電圧装置を構成している。その非対称性のために、各ＩＧＦＥＴ１００，１０２，１０４又は１０６は、通常、そのチャンネルゾーン電流流れが常に同じ方向にある状態で使用される。
【００８０】
対称的ＩＧＦＥＴに移ると、図１１−３は、対称的低電圧低リークＮチャンネルＩＧＦＥＴ１０８及び同様に構成された低電圧低リークＰチャンネルＩＧＦＥＴ１１０を図示している。「低リーク（low-leakage）」という用語は、ここでは、ＩＧＦＥＴが非常に低い電流リークを有しているように設計されていることを意味している。低スレッシュホールド電圧の大きさの対称的低電圧ＮチャンネルＩＧＦＥＴ１１２及び低スレッシュホールド電圧の大きさの同様に構成された対称的低電圧ＰチャンネルＩＧＦＥＴ１１４が図１１−４に図示されている。ＶＴが、ここでは、スレッシュホールド電圧に対する記号として表記する限り、ＩＧＦＥＴ１１２及び１１４は、しばしば、低ＶＴ装置として呼称される。
【００８１】
図１１−５は、公称ＶＴ大きさの対称的高電圧ＮチャンネルＩＧＦＥＴ１１６及び公称ＶＴ大きさの同様に構成された対称的高電圧ＰチャンネルＩＧＦＥＴ１１８を図示している。公称ＶＴ大きさの対称的低電圧ＮチャンネルＩＧＦＥＴ１２０及び公称ＶＴ大きさの同様に構成された対称的低電圧ＰチャンネルＩＧＦＥＴ１２２が図１１−６に図示されている。図１１−７は、対称的高電圧低ＶＴＮチャンネルＩＧＦＥＴ１２４及び同様に構成された対称的高電圧低ＶＴＰチャンネルＩＧＦＥＴ１２６を図示している。
【００８２】
更に以下に説明するように、非対称的ＩＧＦＥＴ１００及び１０２及び対称的ＩＧＦＥＴ１０８，１１０，１１２，１１４，１１６，１１８，１２０，１２２，１２４，１２６は全てＰ型及びＮ型ウエルを種々に使用する。延長ドレインＩＧＦＥＴ１０４及び１０６の領域の幾つかは、Ｐ型及びＮ型ウエルを形成するために使用されるドーパント導入によって画定される。その結果、延長ドレインＩＧＦＥＴ１０４及び１０６は、効果的に、Ｐ型及びＮ型ウエルを使用する。
【００８３】
図１１−８は、一対の対称的ネイティブ低電圧ＮチャンネルＩＧＦＥＴ１２８及び１３０を図示している。一対の夫々対応する対称的ネイティブ高電圧ＮチャンネルＩＧＦＥＴ１３２及び１３４が図１１−９に図示されている。「ネイティブ（native）」という用語は、ここでは、ＮチャンネルＩＧＦＥＴ１２８，１３０，１３２及び１３４がいかなるウエルも使用するものではないことを意味している。特に、ネイティブＮチャンネルＩＧＦＥＴ１２８，１３０，１３２及び１３４は、図１１のＣＩＧＦＥＴに対する開始領域を形成する軽度にドープしたＰ型モノシリコンから直接的に形成される。ＩＧＦＥＴ１２８及び１３２は公称ＶＴ装置である。ＩＧＦＥＴ１３０及び１３４は低ＶＴ装置である。
【００８４】
対称的ＩＧＦＥＴ１１２，１１４，１２４及び１３０の各々のスレッシュホールド電圧ＶＴは、正又は負とすることが可能である。従って、ＩＧＦＥＴ１１２，１１４，１２４及び１３０は、エンハンスメントモード（通常オン）又はデプリションモード（通常オフ）の装置とすることが可能である。ＩＧＦＥＴ１１２は、典型的に、エンハンスメントモード装置である。ＩＧＦＥＴ１１４，１２４及び１３０は、典型的に、デプリションモード装置である。更に、対称的ＩＧＦＥＴ１２６及び１３４はデプリションモード装置である。
【００８５】
参照記号の長いつながりの数を減少させるために、図１１に例示したＩＧＦＥＴ１００，１０２，１０４，１０６，１０８，１１０，１１２，１１４，１１６，１１８，１２０，１２２，１２４，１２６，１２８，１３０，１３２及び１３４のグループは、ここでは、しばしば、それらの参照記号のリストを列挙すること無しに、「例示した」ＩＧＦＥＴとして集団的に呼称する。例示したＩＧＦＥＴのサブグループは、同様に、しばしば、ここでは、そのサブグループを特徴付ける用語によって更に識別される。例えば、対称的ＩＧＦＥＴ１０８，１１０，１１２，１１４，１１６，１１８，１２０，１２２，１２４，１２６，１２８，１３０，１３２及び１３４は、しばしば、単に例示した対称的ＩＧＦＥＴとして呼称される。例示したＩＧＦＥＴのコンポーネントは、同様に、しばしば、ここでは、それらのコンポーネントに対する参照記号のリストを列挙すること無しに、例示したＩＧＦＥＴのコンポーネントとして呼称される。同じ手順が例示したＩＧＦＥＴのサブグループのコンポーネントにも使用される。
【００８６】
前述した識別表記法に注意して、例示した対称的ＩＧＦＥＴは全てデジタル回路適用例に対して適切である。例示した対称的ＩＧＦＥＴのいずれもが、適切である場合には、アナログ回路適用例において使用することが可能である。例示した対称的ＩＧＦＥＴによって与えられる異なる特徴は、回路設計者が特定の回路の必要性に最も良く適うＩＧＦＥＴを選択することを可能とさせる。
【００８７】
非対称的ＩＧＦＥＴ１００及び１０２及び例示した対称的ＩＧＦＥＴは、便宜上、全て長チャンネル装置として図示してある。しかしながら、これらのＩＧＦＥＴのいずれもが短チャンネルバージョンで、特に低リークＩＧＦＥＴ１０８，１１０，１２０及び１２２で実現することが可能である。その場合には、対称的ＩＧＦＥＴ１０８，１１０，１２０又は１２２の短チャンネルバージョンのハローポケット部分（以下に更に説明する）は上に引用した米国特許第６，５４８，８４２号に記載されているように合体することが可能である。
【００８８】
どの特定のチャンネル長値も、一般的に、ＩＧＦＥＴ動作の短チャンネル及び長チャンネルレジームを分けるものではなく、又は、一般的に、短チャンネルＩＧＦＥＴを長チャンネルＩＧＦＥＴから区別するものではない。短チャンネルＩＧＦＥＴ、即ち短チャンネルレジームにおいて動作するＩＧＦＥＴは、単に、その特性が短チャンネル効果によって著しく影響されるＩＧＦＥＴである。長チャンネルＩＧＦＥＴ、即ち長チャンネルレジームにおいて動作するＩＧＦＥＴは、短チャンネルＩＧＦＥＴの逆である。約０．４μｍのチャンネル長値が、大体、米国特許第６，５４８，８４２号における背景技術に対する短チャンネルレジームと長チャンネルレジームとの間の境界を構成するものであるが、長チャンネル／短チャンネル境界は、ゲート誘電体厚さ、最小印刷可能特徴寸法、チャンネルゾーンドーパント濃度、及びソース／ドレイン−ボディ接合深さ等の種々の要因に依存してチャンネル長の一層高い又は一層低い値において発生する場合がある。
【００８９】
非対称的ＩＧＦＥＴ１００及び１０２が、軽度にドープしたＰ型モノシリコンの開始領域内に形成した共通ディープ（deep）Ｎウエル（以下に更に説明する）を使用して図１１において図示されている。代替的に、各ＩＧＦＥＴ１００又は１０２は、ディープＮウエルを欠如するバージョンで与えることが可能である。好適実現例においては、ＮチャンネルＩＧＦＥＴ１００はディープＮウエルを使用し、一方ＰチャンネルＩＧＦＥＴ１０２はディープＮウエルを欠如する。例示した対称的ＩＧＦＥＴのいずれもがディープＮウエルを使用するものとして示されていないが、例示した非ネイティブ対称的ＩＧＦＥＴの各々は、代替的に、ディープＮウエルを使用するバージョンで与えることが可能である。例示した非ネイティブＮチャンネルＩＧＦＥＴの内の一つに対して使用される場合に、ディープＮウエルは、ＮチャンネルＩＧＦＥＴのＰ型ボディ領域を下側のＰ−モノシリコンから電気的に分離させる。このことは、ＮチャンネルＩＧＦＥＴを各他のＮチャンネルＩＧＦＥＴから電気的に分離させることを可能とさせる。ＩＧＦＥＴ１００のような非ネイティブＮチャンネルＩＧＦＥＴに対して使用されるディープＮウエルを図１１の例におけるＩＧＦＥＴ１０２のような隣接するＰチャンネルＩＧＦＥＴの下側に延在させることは、典型的に、そのＩＧＦＥＴのパッキング密度を増加させることを可能とさせる。
【００９０】
例示した非ネイティブＩＧＦＥＴは、代替的に、軽度にドープしたＮ型モノシリコンの開始領域から作成することが可能である。その場合には、ディープＮウエルを、該ディープＮウエルに対して相補的機能を実施する対応するディープＰウエルで置換させることが可能である。例示したネイティブＮチャンネルＩＧＦＥＴは、Ｐ型開始モノシリコン領域を必要とし、従ってＮ−開始モノシリコン領域を使用する結果的に得られるＣＩＧＦＥＴ構成体内には存在しない。しかしながら、例示したネイティブＮチャンネルＩＧＦＥＴの各々はＮ−開始モノシリコン内に形成される対応するネイティブＰチャンネルＩＧＦＥＴと置換させることが可能である。
【００９１】
図１１のＣＩＧＦＥＴ構成体は、主に、適宜にゲート誘電体厚さを減少させ及び／又はドーピング条件を調節することによって達成される非対称的高電圧ＩＧＦＥＴ１００及び１０２の一層低い電圧のバージョンを包含することが可能である。Ｐ−開始モノシリコン領域からＮ−開始モノシリコン領域へ変化させること及びディープＰ及びＮウエルを使用するか又は使用しないことに関する上述した見解の全ては、ＩＧＦＥＴ１００，１０２，１０４，１０６の変形例に対して適用される。
【００９２】
例示したＩＧＦＥＴ及び例示したＩＧＦＥＴの上述した変形例以外の回路要素は図１１のＣＩＧＦＥＴ構成体のその他の部分（不図示）に設ける場合がある。例えば、種々のタイプの抵抗、コンデンサ、及び／又はインダクトと共に、バイポーラトランジスタ及びダイオードを本ＣＩＧＦＥＴ構成体に設ける場合がある。該バイポーラトランジスタは上に引用した国際特許出願第＿＿＿号、代理人ドケット番号ＮＳ−７３０７ＷＯ、に記載されているように構成する場合がある。
【００９３】
該抵抗はモノシリコン又はポリシリコン要素とする場合がある。付加的な回路要素の特性依存して、本ＣＩＧＦＥＴ構成体も付加的な要素に対する適宜の電気的分離を包含している。例示したＩＧＦＥＴ及びそれらの上述した変形例の選択したものは、典型的に、図１１のＣＩＧＦＥＴ構成体の特定の実現例に存在している。要するに、図１１のＣＩＧＦＥＴ構成体のアーキテクチャは、混合信号ＩＣ適用例に適したＩＧＦＥＴ及びその他の回路要素を提供している。
【００９４】
Ｃ．ウエルアーキテクチャ及びドーピング特性
例示したＩＧＦＥＴのモノシリコン要素は、軽度にドープしたＰ型基板領域１３６を具備するドープしたモノシリコン半導体ボディの一部を構成している。典型的に主にシリコン酸化物から構成される電気的絶縁性物質のパターン化したフィールド領域１３８は該半導体ボディの上部表面内に凹設（recessed）される。フィールド絶縁領域１３８は図１１においては浅いトレンチ分離型のものとして図示してあるが、その他の態様で構成することが可能である。
【００９５】
上部半導体表面内へのフィールド絶縁領域１３８の凹設は、一群のラテラル即ち横方向に離隔されたアクティブ半導体島状部を画定する。図１１においては、２０個のこの様なアクティブ島状部１４０，１４２，１４４Ａ，１４４Ｂ，１４６Ａ，１４６Ｂ，１４８，１５０，１５２，１５４，１５６，１５８，１６０，１６２，１６４，１６６，１６８，１７０，１７２，１７４が表われている。非延長型ドレインＩＧＦＥＴ１００，１０２，１０８，１１０，１１２，１１４，１１６，１１８，１２０，１２２，１２４，１２６，１２８，１３０，１３２，１３４が、夫々、島状部１４０，１４２，１４８，１５０，１５２，１５４，１５６，１５８，１６０，１６２，１６４，１６６，１６８，１７０，１７２，１７４を使用する。Ｎチャンネル延長型ドレインＩＧＦＥＴ１０４は島状部１４４Ａ及び１４４Ｂを使用する。Ｐチャンネル延長型ドレインＩＧＦＥＴ１０６は同様に島状部１４６Ａ及び１４６Ｂを使用する。幾つかの実施例においては、図１１に示されているＩＧＦＥＴ及び上述したＩＧＦＥＴ変形例の内の２個又はそれ以上がアクティブ島状部の内の一つを使用する。これは、例えば、ＩＧＦＥＴの内の２個又はそれ以上がソース又はドレイン等の１個の要素を共用する場合に発生する。
【００９６】
該半導体ボディは、主要なウエル領域１８０，１８２，１８４Ａ，１８４Ｂ，１８６Ａ，１８６Ｂ，１８８，１９０，１９２，１９４，１９６，１９８，２００，２０２，２０４，２０６と、ディープで中程度にドープしたＮ型ウエル領域２１０，２１２と、分離用の中程度にドープしたＰ型ウエル領域２１６とを包含している。例示した主要なウエル領域、ディープＮウエル領域２１０，２１２、基板領域１３６への電気的コンタクトは、フィールド絶縁体１３８によって上部半導体表面に沿って画定されている付加的な横方向に分離されたアクティブ半導体島状部（不図示）を介して行われる。
【００９７】
ディープＮウエル領２１０及び２１２は、夫々、Ｐ−基板領域１３６と分離用ＰＮ接合２２０及び２２２を形成している。そうする場合に、ディープＮウエル２１０及び２１２は、図１に示されているその他のウエル領域よりも半導体ボディ内に一層深くに延在する。そのために、主要なウエル領域１８０，１８２，１８４Ａ，１８４Ｂ，１８６Ａ，１８６Ｂ，１８８，１９０，１９２，１９４，１９６，１９８，２００，２０２，２０４，２０６及び分離用ウエル領域２１６は浅いウエルと考えることが可能である。
【００９８】
主要なウエル領域１８０，１８４Ａ，１８８，１９２，１９６，２００，２０４は、夫々、Ｎチャンネル非ネイティブＩＧＦＥＴ１００，１０４，１０８，１１２，１１６，１２０，１２４に対するＰ型ウエルである。主要なウエル領域１８６ＢはＰチャンネル非ネイティブＩＧＦＥＴ１０６に対するＰ型ウエルである。主要なウエル領域１８２，１８６Ａ，１９０，１９４，１９８，２０２，２０６は、夫々、非ネイティブＰチャンネルＩＧＦＥＴ１０２，１０６，１１０，１１４，１１８，１２２，１２６に対するＮ型ウエルである。主要なウエル領域１８４Ｂは非ネイティブＮチャンネルＩＧＦＥＴ１０４に対するＮ型ウエルである。
【００９９】
便宜上、図１１は半導体ボディ内に同じ深さに延在しているものとして例示した主要なウエル領域の全てを図示している。しかしながら、例示したＰ型の主要なウエルの深さは、例示したＮ型の主要なウエルの深さよりも僅かに小さいか又は多少一層大きいものとすることが可能である。又、各例示したＰ型の主要なウエルがＰ−基板領域１３６内に合体するか又はディープＮウエルと合流するかに依存して、例示したＰ型の主要なウエルの或るものは他のものよりも半導体ボディ内に一層深くに延在する。同様に、各例示したＮ型の主要なウエルがＰ−基板領域１３６と合流するか又はディープＮウエル内に合体するかに依存して、例示したＮ型の主要なウエルの或るものは他のものよりも半導体ボディ内に一層深くに延在する。
【０１００】
同じ導電型の下部のドープしたモノシリコン領域内に合体するドープしたモノシリコン領域の深さに関しては、上部のモノシリコン領域の深さは、該上部領域を画定する半導体ドーパントの濃度が該下部領域を画定する半導体ドーパントの濃度と等しい位置において発生するものと考えられる。ディープＮウエル２１０又は２１２のような一層深いＮ型ウエル領域内に合体する、Ｎ型主要ウエル１８２又は１８６Ａ等の、Ｎ型主要ウエル領域の深さは、該２つのＮ型ウエルを画定するＮ型半導体ドーパントの濃度が同じである位置において発生する。Ｐ−基板領域１３６が実質的に一様なバックグラウンドドーパント濃度のＰ型モノシリコンから形成される場合に、基板領域１３６内に合体するＰ型主要ウエル１８４Ａ等のＰ型ウエル領域の深さは、Ｐ型ウエルドーパント濃度がＰ型バックグラウンドドーパント濃度の２倍である位置において発生する。
【０１０１】
Ｐ型主要ウエル領域１８０は、非対称的高電圧ＮチャンネルＩＧＦＥＴ１００に対してのボディ物質又はボディ物質領域を構成し、且つディープＮウエル領域２１０と分離用ＰＮ接合２２４を形成する。図１１−１を参照のこと。Ｎ型主要ウエル領域１８２はディープＮウエル２１０内に合体する。Ｎ型主要ウエル１８２とディープＮウエル２１０との結合は、非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２に対するボディ物質又はボディ物質領域を形成する。
【０１０２】
ディープＮウエル２１０がＮチャンネルＩＧＦＥＴ１００のＰ型主要ウエル領域１８０の下側に存在しているがＰチャンネルＩＧＦＥＴ１０２の下側には延在することのない実施例（不図示）において、Ｐ型主要ウエル１８０はＮチャンネルＩＧＦＥＴ１００用のボディ物質（領域）を形成する。しかしながら、Ｎ型主要ウエル１８２はもっぱらＰチャンネルＩＧＦＥＴ１０２に対するボディ物質（領域）を構成し且つ基板領域１３６とＰＮ接合を形成する。ディープＮウエル２１０を完全に欠如している実施例（不図示）においては、Ｐ型ウエル主要ウエル１８０とＰ−基板領域１３６との結合がＮチャンネルＩＧＦＥＴ１００に対するボディ物質を形成し、一方Ｎ型主要ウエル１８２はＰチャンネルＩＧＦＥＴ１０２用のボディ物質を構成し且つ基板領域１３６とＰＮ接合を形成する。
【０１０３】
Ｐ型主要ウエル領域１８４Ａは図１１−２に示したようにＰ−基板領域１３６内に合体する。Ｐ型主要ウエル１８４ＡとＰ−基板領域１３６との結合は延長型ドレインＮチャンネルＩＧＦＥＴ１０４に対するボディ物質、即ちボディ物質領域、を形成する。ＩＧＦＥＴ１０４のＮ型主要ウエル領域１８４Ｂは、以下に更に説明するように、基板領域１３６とドレイン・ボディＰＮ接合２２６を形成する。
【０１０４】
Ｎ型主要ウエル領域１８６ＡはディープＮウエル領域２１２内に合体する。Ｎ型主要ウエル１８６ＡとディープＮウエル２１２との結合は、延長型ドレインＰチャンネルＩＧＦＥＴ１０６に対するボディ物質、即ちボディ物質領域、を形成する。ＩＧＦＥＴ１０６のＰ型主要ウエル領域１８６Ｂは、以下の更に説明するように、ディープＮウエル２１２とドレイン・ボディＰＮ接合２２８の一部を形成する。
【０１０５】
Ｐウエル領域２１６が、フィールド絶縁体領域１３８の下側で且つＩＧＦＥＴ１０４のＮ型主要ウエル領域１８４ＢとＩＧＦＥＴ１０６のディープＮウエル領域２１２との間に位置されている。ＩＧＦＥＴ１０４及び１０６は非常に高い電圧で動作し且つ図１１−２の例においては互いに隣接しているので、Ｐウエル２１６はＩＧＦＥＴ１０４及び１０６を互いに電気的に分離する。Ｐウエル２１６は、延長型ドレインＩＧＦＥＴ１０４及び１０６が互いに隣接していない実施例においては、削除することが可能である。
【０１０６】
Ｐ型主要ウエル領域１８８とＰ−基板領域１３６との結合は、対称的低電圧低リークＮチャンネルＩＧＦＥＴ１０８用のボディ物質、即ちボディ物質領域、を形成している。図１１−３を参照のこと。Ｎ型主要ウエル領域１９０は対称的低電圧低リークＰチャンネルＩＧＦＥＴ１１０に対するボディ物質、即ちボディ物質領域、を構成しており且つ基板領域１３６と分離用のＰＮ接合２３０を形成している。
【０１０７】
対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２用のボディ物質（領域）は、同様に、Ｐ型主要ウエル領域１９２とＰ−基板領域１３６との結合によって形成されている。図１１−４を参照のこと。Ｎ型主要ウエル領域１９４は対称的低電圧低ＶＴＰチャンネルＩＧＦＥＴ１１４に対するボディ物質（領域）を構成しており且つ基板領域１３６と分離用のＰＮ接合２３２を形成している。
【０１０８】
Ｐ型主要ウエル領域１９６とＰ−基板領域１３６との結合は対称的高電圧公称ＶＴＮチャンネルＩＧＦＥＴ１１６に対するボディ物質（領域）を形成している。図１１−５を参照のこと。Ｎ型主要ウエル領域１９８は対称的高電圧公称ＶＴＰチャンネルＩＧＦＥＴ１１８に対するボディ物質（領域）を構成しており且つ基板領域１３６と分離用ＰＮ接合２３４を形成している。
【０１０９】
対称的低電圧公称ＶＴＮチャンネルＩＧＦＥＴ１２０に対するボディ物質（領域）は、Ｐ型主要ウエル領域２００とＰ−基板領域１３６との結合によって形成されている。図１１−６を参照のこと。Ｎ型主要ウエル領域２０２は対称的低電圧公称ＶＴＰチャンネルＩＧＦＥＴ１２２用のボディ物質（領域）を構成し且つ基板領域１３６と分離用ＰＮ接合２３６を形成する。
【０１１０】
Ｐ型主要ウエル領域２０４とＰ−基板領域１３６との結合は対称的高電圧低ＶＴＮチャンネルＩＧＦＥＴ１２４用のボディ物質（領域）を形成する。図１１−７を参照のこと。Ｎ型主要ウエル領域２０６は対称的光電圧低ＶＴＰチャンネルＩＧＦＥＴ１２６用のボディ物質（領域）を構成し且つ基板領域１３６と分離用ＰＮ接合２３８を形成する。
【０１１１】
Ｐ−基板領域１３６は、専ら、ネイティブＮチャンネルＩＧＦＥＴ１２８，１３０，１３２，１３４の各々に対するボディ物質（領域）を構成する。図１１−８及び１１−９を参照のこと。
【０１１２】
主要ウエル領域１８０，１８２，１８４Ａ，１８４Ｂ，１８６Ａ，１８６Ｂ，１９２，２０４，２０６は全て空の（empty）レトログレードウエルである。より特定的には、ＮチャンネルＩＧＦＥＴ１００，１１２又は１２４のＰ型主要ウエル１８０，１９２又は２０４は、Ｐ型半導体ドーパントでドープされており、該ドーパントはそのＩＧＦＥＴのＳ／Ｄゾーン内にも存在する。Ｐ型ドーパントの濃度は、（ａ）ＩＧＦＥＴ１００，１１２又は１２４のチャンネル及びＳ／Ｄゾーンの各々のほぼ全ての下側を横方向に延在する表面下最大濃度位置において表面下濃度最大に局所的に到達し、且つ（ｂ）そのＩＧＦＥＴのＳ／Ｄゾーンの内の特定した一つを介して選択した垂直位置に沿って該表面下最大濃度位置から上部半導体表面へ上方へ移る場合に少なくとも１０の係数だけ、好適には少なくとも２０の係数だけ、より好適には少なくとも４０の係数だけ、減少する。ＩＧＦＥＴ１００，１１２又は１２４のＰ型主要ウエル１８０，１９２又は２０４におけるＰ型ドーパントの最大濃度の表面下位置は、そのＩＧＦＥＴの特定したＳ／Ｄゾーンの最大深さよりも１０倍を超えることの無い、好適には５倍を超えることのない、より好適には４倍を超えることの無い、深さにおいて発生する。
【０１１３】
以下に更に説明するように、非対称的ＩＧＦＥＴ１００のソースに沿ってＰ型ハローポケット部分が存在している。ＩＧＦＥＴ１００に対する特定したＳ／Ｄゾーンは、典型的に、そのドレインであるが、そのソースに沿ってＰ型ハローポケット部分を欠如しているＩＧＦＥＴ１００の変形例におけるそのソース又はドレインである場合がある。その特定したＳ／Ｄゾーンは対称的ＩＧＦＥＴ１１２又は１２４に対するＳ／Ｄゾーンの何れかとすることが可能である。
【０１１４】
更に、Ｐ型ドーパントの濃度は、ＮチャンネルＩＧＦＥＴ１００，１１２又は１２４のＰ型の空の主要ウエル１８０，１９２又は２０４における表面下最大濃度位置からＩＧＦＥＴ１００，１１２又は１２４に対する選択した垂直位置に沿ってその特定したＳ／Ｄゾーンへ移る場合に、実質的に単調的に、典型的には１０の係数未満だけ、減少する。ＩＧＦＥＴ１００，１１２又は１２４のＰ型主要ウエル１８０，１９２又は２０４におけるＰ型ドーパントの最大濃度の表面下位置はそのＩＧＦＥＴの特定したＳ／Ｄゾーンの最大深さよりも１０倍を超えることの無い深さにおいて発生するので、ＩＧＦＥＴ１００，１１２又は１２４の特定したＳ／Ｄゾーン下側のドーパント分布は典型的に非ハイポアブラプトである。Ｐ型ドーパントの濃度における減少は、通常、実質的に変曲無しであり、即ちＩＧＦＥＴ１００，１１２又は１２４に対する選択した垂直位置に沿ってＩＧＦＥＴ１００，１１２又は１２４に対する表面下最大濃度位置からその特定したＳ／Ｄゾーンへ移る場合にインフレクション（inflection）即ち変曲することが無い。
【０１１５】
ＮチャンネルＩＧＦＥＴ１００，１１２又は１２４のＰ型の空の主要ウエル領域１８０，１９２又は２０４におけるＰ型ドーパントの前述した局所的濃度最大は、ここではＰ型の空の主要ウエルドーパントとして呼称するＰ型半導体ドーパントの半導体ボディ内への導入から発生する。Ｐ型ハローパケット部分を有する非対称的ＩＧＦＥＴ１００の場合には、該ハローポケットは、Ｐ型の空の主要ウエルドーパントによって発生される濃度最大よりもかなり少ない深さにおいて付加的な局所的濃度最大に到達するように半導体ボディ内に導入したここではＰ型ソースハロー（又はチャンネルグレイディング）ドーパントとして呼称される付加的なＰ型半導体ドーパントによって発生される。Ｐ型の空の主要ウエル１８０におけるこれらの２つのＰ型濃度最大を明確に区別するために、Ｐ型の空の主要ウエルドーパントによって発生されるＰ型濃度最大は、一般的に、ここでは、ウエル１８０における「ディープ」Ｐ型の空のウエル濃度最大として呼称される。Ｐ型ソースハロードーパントから発生するＰ型濃度最大は、対応する態様で、一般的に、ここでは、ウエル１８０における「浅い」Ｐ型の空のウエル濃度最大として呼称される。Ｐ型ソースハロードーパントは、又、ここでは、Ｐ型のソース側ハローポケットドーパントとして、又は単にＰ型ソース側ポケットドーパントとして呼称される場合がある。
【０１１６】
非対称的ＮチャンネルＩＧＦＥＴ１００のＰ型ハローポケットは、ＩＧＦＥＴ１００の短チャンネルバージョンにおいてそのドレインに到達する場合がある。しかしながら、ＩＧＦＥＴ１００が例示した長チャンネル装置として又は短チャンネル装置として実現されるかに拘わらずに、顕著な量のＰ型ソースハロードーパントが該ドレインを横断して完全に横方向に存在していることは通常無い。ＩＧＦＥＴ１００のドレインを介して延在し且つ顕著な量のＰ型ソースハロードーパントを有することの無い仮想垂直線が常に存在している。従って、ＩＧＦＥＴ１００のソースに沿ってのＰ型ハローポケット部分の存在は、Ｐ型の空の主要ウエル領域１８０内のＰ型ドーパント、即ち全Ｐ型ドーパント、の濃度がそのＩＧＦＥＴのＳ／Ｄゾーンの内の特定した一つを介しての選択した垂直位置に沿ってディープＰ型の空のウエル濃度最大の表面下位置から上部半導体表面へ移る場合に少なくとも１０の係数だけ減少するということ、及びＰ型の空の主要ウエル１８０内の該選択した垂直位置に沿っての該全Ｐ型ドーパントの濃度減少は、該選択した垂直位置に沿って該ディープＰ型の空のウエル濃度最大の表面下位置からそのＩＧＦＥＴの特定したＳ／Ｄゾーンへ移る場合に、通常、実質的に単調的であり且つ実質的に変曲無しであるということの基準を満たすことを阻止するものではない。
【０１１７】
前述したＰ型ウエル濃度基準を満たすことに加えて、ＮチャンネルＩＧＦＥＴ１００，１１２又は１２４のＰ型の空のウエル主要ウエル領域１８０，１９２又は２０４における全Ｐ型ドーパントの濃度は、好適には、該選択した垂直位置に沿って該ＩＧＦＥＴの特定したＳ／Ｄゾーンに対するＰＮ接合から上部半導体表面へ移る場合に実質的に単調的に減少する。ＩＧＦＥＴ１００，１１２又は１２４の該特定したＳ／Ｄゾーンの上部表面に沿って、時折、Ｐ型半導体ドーパントの幾らかのパイルアップ即ち蓄積が発生する場合がある。その場合には、Ｐ型の空の主要ウエル１８０，１９２又は２０４内の全Ｐ型ドーパントの濃度は、該特定したＳ／Ｄに対するＰＮ接合から該選択した垂直位置に沿って該特定したＳ／Ｄゾーンに対するＰＮ接合の最大深さの２０％よりも上部半導体表面から離れることの無い点へ移る場合に実質的に単調的に減少する。
【０１１８】
Ｐ型の空の主要ウエル領域１８０，１９２及び２０４のドーパント濃度特性と同様に、ＰチャンネルＩＧＦＥＴ１０２，１１４又は１２６のＮ型の空の主要ウエル領域１８２，１９４又は２０６はＮ型半導体ドーパントでドープされており、該ドーパントはそのＩＧＦＥＴのＳ／Ｄゾーン内にも存在している。該Ｎ型ドーパントの濃度は、（ａ）ＩＧＦＥＴ１０２，１１４又は１２６のチャンネル及びＳ／Ｄゾーンの各々のほぼ全ての下側を横方向に延在している表面下最大濃度位置における表面下濃度最大に局所的に到達し、且つ（ｂ）該表面下最大濃度位置からそのＩＧＦＥＴのＳ／Ｄゾーンの内の特定した一つを介して選択した垂直位置に沿って上部半導体表面へ上方へ移る場合に少なくとも１０の係数だけ、好適には少なくとも２０の係数だけ、より好適には少なくとも４０の係数だけ、減少する。ＩＧＦＥＴ１０２，１１４又は１２６のＮ型主要ウエル１８２，１９４又は２０６におけるＮ型ドーパントの最大濃度の表面下位置は、そのＩＧＦＥＴの特定したＳ／Ｄゾーンの最大深さよりも１０倍を超えることの無い、好適には５倍を超えることの無い、より好適には４倍を超えることの無い、深さにおいて発生する。
【０１１９】
Ｎ型ハローポケット部分は、以下に説明するように、非対称的ＩＧＦＥＴ１０２のソースに沿って存在している。ＩＧＦＥＴ１０２に対する特定したＳ／Ｄゾーンは、典型的に、そのドレインであるが、ソースに沿ってＮ型ハローポケット部分を欠如しているＩＧＦＥＴ１０２の変形例においてはそのソース又はドレインとすることが可能である。該特定したＳ／Ｄゾーンは対称的ＩＧＦＥＴ１１４又は１２６に対するいずれかのＳ／Ｄゾーンとすることが可能である。
【０１２０】
又、Ｎ型ドーパントの濃度は、ＰチャンネルＩＧＦＥＴ１０２，１１４又は１２６のＮ型の空の主要ウエル１８２，１９４又は２０６における表面下最大濃度位置からＩＧＦＥＴ１０２，１１４又は１２６に対する選択した垂直位置に沿ってその特定したＳ／Ｄゾーンへ移る場合に、実質的に単調的に、典型的には１０の係数未満だけ、減少する。その結果、ＩＧＦＥＴ１０２，１１４又は１２６の該特定したＳ／Ｄゾーン下側のドーパント分布は典型的に非ハイポアブラプトである。Ｎ型ドーパントの濃度における減少は、通常、ＩＧＦＥＴ１０２，１１４又は１２６に対する表面下最大濃度位置からＩＧＦＥＴ１０２，１１４又は１２６に対する該選択した垂直位置に沿ってその特定したＳ／Ｄゾーンへ移る場合に、実質的に変曲無しである。
【０１２１】
ＮチャンネルＩＧＦＥＴ１０２，１１４又は１２６のＮ型の空の主要ウエル領域１８２，１９４又は２０６におけるＮ型ドーパントの前述した局所的濃度最大は、ここではＮ型の空の主要ウエルドーパントと呼称するＮ型半導体ドーパントの半導体ボディ内への導入から発生する。Ｎ型ハローポケット部分を具備する非対称的ＩＧＦＥＴ１０２の場合には、該Ｎ型ハローポケットは、Ｎ型の空の主要ウエルドーパントによって発生された濃度最大よりもかなりより少ない深さにおいて付加的な局所的濃度最大に到達するように、半導体ボディ内に導入されるここではＮ型のソースハロー（又はチャンネルグレイディング）ドーパントとして呼称される付加的なＮ型半導体ドーパントによって発生される。Ｎ型の空の主要ウエル１８２におけるこれら２つの濃度最大を明確に区別するために、Ｎ型の空の主要ウエルドーパントによって発生されるＮ型濃度最大は、一般的に、ここでは、ウエル１８２内の「ディープ（deep）」なＮ型の空のウエル濃度最大と呼称される。Ｎ型ソースハロードーパントから発生するＮ型濃度最大は、対応的に、一般的に、ここでは、ウエル１８２における「浅い（shallow）」Ｎ型の空のウエル濃度最大と呼称される。該Ｎ型ソースハロードーパントは、又、ここでは、Ｎ型ソース側部ハローポケットドーパントとして又は単にＮ型ソース側部ポケットドーパントとして呼称される場合がある。
【０１２２】
非対称的ＰチャンネルＩＧＦＥＴ１０２のＮ型ハローポケットは、ＩＧＦＥＴ１０２の短チャンネルバージョンにおけるそのドレインに到達する場合がある。しかしながら、ＩＧＦＥＴ１０２が長チャンネル又は短チャンネルの形式で実現されているかに拘わらずに、著しい量のＮ型ソースハロードーパントが該ドレインを横断して横方向に完全に存在していることは通常無い。常に、ＩＧＦＥＴ１０２のドレインを介して延在しており且つ著しい量のＮ型ソースハロードーパントを有することの無い仮想垂直線が存在している。従って、ＩＧＦＥＴ１０２のソースに沿ってのＮ型ハローポケット部分の存在は、Ｎ型の空の主要ウエル領域１８２内のＮ型ドーパント、即ち全Ｎ型ドーパント、の濃度がディープＮ型濃度最大の表面下位置からそのＩＧＦＥＴのＳ／Ｄゾーンの内の特定した一つを介して選択した垂直位置に沿って上部半導体表面へ上方へ移る場合に少なくとも１０の係数だけ減少すること、及びＮ型の空の主要ウエル１８２内の該選択した垂直位置に沿っての全Ｎ型ドーパントの濃度減少は、通常、該ディープＮ型濃度最大の表面下位置から該選択した垂直位置に沿ってそのＩＧＦＥＴの特定したＳ／Ｄゾーンへ移る場合に実質的に単調的であり且つ実質的に変曲無しであることの基準を充足することを阻止するものではない。
【０１２３】
前述したＮ型ウエル濃度基準を充足することの他に、ＮチャンネルＩＧＦＥＴ１０２，１１４又は１２６のＮ型の空の主要ウエル領域１８２，１９４又は２０６における全Ｎ型ドーパントの濃度は、好適には、該ＩＧＦＥＴの特定したＳ／Ｄゾーンに対するＰＮ接合から該選択した垂直位置に沿って上部半導体表面へ移る場合に、実質的に単調的に減少する。Ｎ型半導体ドーパントの幾らかのパイルアップが、時折、ＩＧＦＥＴ１０２，１１４又は１２６の該特定したＳ／Ｄゾーンの上部に沿って発生する場合がある。その場合には、Ｎ型の空の主要ウエル１８２，１９４又は２０６内の全Ｎ型ドーパントの濃度は、該特定したＳ／Ｄゾーンに対するＰＮ接合から該選択した垂直位置に沿って該特定したＳ／Ｄゾーンに対するＰＮ接合の最大深さの２０％よりも上部半導体表面から更に遠くでは無い点へ移る場合に、実質的に単調的に減少する。
【０１２４】
主要ウエル領域１８０，１８２，１９２，１９４，２０４，２０６は空のウエルであるから、充填された主要ウエル領域を使用する同等のＩＧＦＥＴのチャンネルゾーンにおいてよりもＩＧＦＥＴ１００，１０２，１１２，１１４，１２４，１２６のチャンネルゾーン内においてより少ない全半導体ドーパントが存在している。その結果、ドーパント原子との衝突に起因する電荷キャリア（ＮチャンネルＩＧＦＥＴの場合は電子で、ＰチャンネルＩＧＦＥＴの場合にはホール）の散乱は、充填した主要ウエルを具備する同等のＩＧＦＥＴの結晶格子におけるよりも、ＩＧＦＥＴ１００，１０２，１１２，１１４，１２４，１２６のチャンネルゾーンの結晶格子においては、その発生はより少ない。従って、ＩＧＦＥＴ１００，１０２，１１２，１１４，１２４，１２６のチャンネルゾーンにおける電荷キャリアの移動度は増加される。このことは、非対称的ＩＧＦＥＴ１００及び１０２が増加したスイッチング速度を有することを可能とさせる。
【０１２５】
延長型ドレインＩＧＦＥＴ１０４及び１０６の空の主要ウエル領域１８４Ａ，１８４Ｂ，１８６Ａ，１８６Ｂに関しては、ＮチャンネルＩＧＦＥＴ１０４のＰ型の空の主要ウエル１８４Ａ又はＰチャンネルＩＧＦＥＴ１０６のＰ型の空の主要ウエル１８６ＢにおけるＰ型半導体ドーパントの濃度は、（ａ）ウエル１８４Ａ又は１８６Ｂ内の表面下最大濃度位置において表面下濃度最大に局所的に到達し、且つ（ｂ）該表面下最大濃度位置からウエル１８４Ａ又は１８６Ｂを介しての選択した垂直位置に沿って上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ、好適には少なくとも２０の係数だけ、より好適には少なくとも４０の係数だけ、減少する。以下に更に説明するように、ＮチャンネルＩＧＦＥＴ１０４に対するウエル１８４Ａを介しての該選択した垂直位置は、そのハローポケットの側部に位置されている。ＰチャンネルＩＧＦＥＴ１０６に対するウエル１８６Ｂを介しての該選択した垂直位置は、アクティブ島状部１４６Ａを介して延在している。Ｐ型主要ウエル１８４Ａ又は１８６Ｂにおける該選択した垂直位置に沿ってのＰ型ドーパントの濃度減少は、通常、実質的に単調的である。ＩＧＦＥＴ１０４又は１０６のＰ型主要ウエル１８４Ａ又は１８６Ｂ内のＰ型ドーパントの最大濃度の表面下位置は、そのＩＧＦＥＴのソースの最大深さよりも１０倍を超えて一層深くに発生するものではなく、好適には５倍を超えて一層深くに発生するものではなく、更に好適には４倍を超えて一層深くに発生するものではない。
【０１２６】
Ｐ型の空の主要ウエル領域１８４Ａ及び１８６ＢにおけるＰ型ドーパントの前述した局所的濃度最大は、半導体ボディ内へのＰ型の空の主要ウエルドーパントの導入から発生する。各Ｐ型の空の主要ウエル１８４Ａ又は１８６ＢにおけるＰ型ドーパントの濃度は、通常、そのウエル１８４Ａ又は１８６ＢにおいてＰ型の空の主要ウエルドーパントによって発生された濃度最大よりも著しく一層少ない深さにおいて付加的な局所的濃度最大に到達する。各主要ウエル１８４Ａ又は１８６Ｂにおけるこれら２つのＰ型濃度最大を明確に区別するために、ウエル１８４Ａ又は１８６ＢにおいてＰ型の空の主要ウエルドーパントによって発生されるＰ型濃度最大は、一般的に、ここでは、そのウエル１８４Ａ又は１８６Ｂにおける「ディープ（deep）」なＰ型の空のウエル濃度最大として呼称する。各主要ウエル１８４Ａ又は１８６Ｂにおいて付加的なＰ型ドーパントによって発生されるＰ型濃度最大は、対応する態様で、一般的に、ここでは、そのウエル１８４Ａ又は１８６Ｂにおける「浅い（shallow）」Ｐ型の空のウエル濃度最大として呼称する。
【０１２７】
各Ｐ型の空の主要ウエル領域１８４Ａ又は１８６Ｂにおける該浅いＰ型の空のウエル濃度最大は、そのＰ型の空の主要ウエル１８４Ａ又は１８６Ｂ内に導入した付加的なＰ型の空のウエル半導体ドーパントから発生し、且つそのウエル１８４Ａ又は１８６Ｂを横断して単に部分的に横方向に延在するに過ぎない。Ｐ型ウエル１８４Ａ又は１８６Ｂを介して延在し且つ著しい量の付加的なＰ型の空のウエルドーパントを有するものではない仮想的垂直線が常に存在している。従って、ウエル１８４Ａ又は１８６Ｂ内の付加的なＰ型の空のウエルドーパントの存在は、ウエル１８４Ａ又は１８６Ｂ内のＰ型ドーパント、即ち全Ｐ型ドーパント、の濃度が、該ディープＰ型の空のウエル濃度最大の表面下位置からそのウエル１８４Ａ又は１８６Ｂを介して選択した垂直位置に沿って上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ減少すること、及びウエル１８４Ａ又は１８６Ｂ内の該選択した垂直位置に沿っての全Ｐ型ドーパントの濃度減少が、通常、実質的に単調的であること、のＰ型空ウエルの基準を充足することを阻止するものではない。
【０１２８】
相補的な態様で、ＮチャンネルＩＧＦＥＴ１０４のＮ型の空の主要ウエル領域１８４Ｂ又はＰチャンネルＩＧＦＥＴ１０６のＰ型の空の主要ウエル領域１８６ＡにおけるＮ型半導体ドーパントの濃度は、同様に、（ａ）空の主要ウエル１８４Ｂ又は１８６Ａにおける表面下最大濃度位置における表面下濃度最大に局所的に到達し、且つ（ｂ）該表面下最大濃度位置からそのウエル１８４Ｂ又は１８６Ａを介して選択した垂直位置に沿って上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ、好適には少なくとも２０の係数だけ、より好適には少なくとも４０の係数だけ、減少する。更に以下に説明するように、ＮチャンネルＩＧＦＥＴ１０４に対するウエル１８４Ｂを介しての該選択した垂直位置はアクティブ島状部１４４Ａを介して延在する。ＰチャンネルＩＧＦＥＴ１０６に対するウエル１８６Ａを介しての該選択した垂直位置は、そのハローポケットの脇に位置されている。Ｐ型主要ウエル１８４Ｂ又は１８６ＡのＮ型主要ウエル１８４Ｂ又は１８６ＡにおけるＮ型ドーパントの最大濃度の表面下位置は、そのＩＧＦＥＴソースの最大深さよりも１０倍を超えて一層深くに発生するものではなく、好適には５倍を超えて一層深くに発生するものではなく、更に好適には４倍を超えて一層深くに発生するものではない。それに沿って、Ｐ型ウエル１８４Ａ又は１８６ＢにおけるＰ型ドーパント及びＮ型ウエル１８４Ｂ又は１８６ＡにおけるＮ型ドーパントがこれらの局所的濃度最大に到達する、垂直位置の例は、図２２ａ，２２ｂ，２３ａ−２３ｃ，２４ａ−２４ｃに関連して以下に提示してある。
【０１２９】
Ｎ型の空の主要ウエル領域１８４Ｂ及び１８６ＡにおけるＮ型ドーパントの前述した局所的濃度最大は、半導体ボディ内へのＮ型の空の主要ウエルドーパントの導入から発生する。各Ｎ型の空の主要ウエル１８４Ｂ又は１８６ＡにおけるＮ型ドーパントの濃度は、通常、そのウエル１８４Ｂ又は１８６ＡにおけるＮ型の空の主要ウエルによって発生される濃度最大よりもかなり一層小さな深さにおいて付加的な局所的濃度最大に到達する。各主要ウエル１８４Ｂ又は１８６Ａにおける２つのＮ型濃度最大を明確に区別するために、各ウエル１８４Ｂ又は１８６ＡにおけるＮ型の空の主要ウエルドーパントによって発生されるＮ型濃度最大は、一般的に、ここでは、そのウエル１８４Ｂ又は１８６Ａにおける「ディープ」なＮ型の空のウエルの濃度最大として呼称する。各主要ウエル１８４Ｂ又は１８６Ａにおける付加的なＮ型ドーパントによって発生されるＮ型濃度最大は、対応的に、一般的に、ここでは、「浅い」Ｎ型の空のウエル濃度最大として呼称する。
【０１３０】
各Ｎ型の空の主要ウエル領域１８４Ｂ又は１８６Ａにおける浅いＮ型の空のウエル濃度最大は、そのＮ型の空の主要ウエル１８４Ｂ又は１８６Ａ内に導入される付加的なＮ型の空のウエル半導体ドーパントから発生し、且つそのウエル１８４Ｂ又は１８６Ａを横断して横方向に部分的に延在するに過ぎない。Ｎ型ウエル１８４Ｂ又は１８６Ａを介して延在し且つ著しい量の付加的なＮ型の空のウエルドーパントを有することの無い仮想的垂直線が常に存在している。その結果、ウエル１８４Ｂ又は１８６Ａにおける付加的なＮ型の空のウエルドーパントの存在は、ウエル１８４Ｂ又は１８６ＡにおけるＮ型ドーパント、即ち全Ｎ型ドーパント、の濃度がディープなＮ型の空のウエル濃度最大の表面下位置からそのウエル１８４Ｂ又は１８６Ａを介して選択した垂直位置に沿って上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ減少すること、及びウエル１８４Ｂ又は１８６Ａにおける該選択した垂直位置に沿っての全Ｎ型ドーパントの濃度減少が通常は実質的に単調的なものであること、のＮ型の空のウエルの基準を充足することを阻止するものではない。
【０１３１】
図１１−２内の「ＭＡＸ」とマークを付けたダッシュ・アンド・ダブルドット、すなわち二点鎖線は、（ａ）Ｐ型の空の主要ウエル領域１８４Ａ及び１８６ＢにおけるＰ型ディープ局所的濃度最大、及び（ｂ）Ｎ型の空の主要ウエル領域１８４Ｂ及び１８６ＡにおけるＮ型ディープ局所的濃度最大、の表面下位置を表している。これらの線によって表されているように、延長ドレイン型ＮチャンネルＩＧＦＥＴ１０４のＮ型の空の主要ウエル１８４ＢにおけるディープＮ型濃度最大は、そのＩＧＦＥＴのＰ型の空の主要ウエル１８４ＡにおけるディープＰ型濃度最大とほぼ同じ深さにおいて発生している。同様に、延長ドレイン型ＰチャンネルＩＧＦＥＴ１０６のＰ型の空の主要ウエル１８６ＢにおけるディープＰ型濃度最大は、ＩＧＦＥＴ１０６のＮ型の空の主要ウエル１８６ＡにおけるディープＮ型濃度最大とほぼ同じ深さにおいて発生している。
【０１３２】
空の主要ウエル領域１８４Ｂ及び１８６Ｂは、夫々、以下に更に説明するように、延長型ドレインＩＧＦＥＴ１０４及び１０６のドレインとして部分的又は完全に作用する。主要ウエル１８４Ｂ及び１８６Ｂを空のレトログレードウエルとして構成することにより、ＩＧＦＥＴ１０４及び１０６の各々における電界の最大値は、従来の延長型ドレインＩＧＦＥＴにおいて通常発生するように上部半導体表面に沿ってではなく、モノシリコンのバルク内において発生する。特に、各ＩＧＦＥＴ１０４又は１０６における電界の最大値は、ウエル１８４Ｂ又は１８６Ｂにおける主要ウエルドーパントの前述した局所的濃度最大の表面下位置において又はその近くにおいてドレインとボディ物質との間のＰＮ接合に沿って発生する。その結果、従来の延長型ドレインＩＧＦＥＴにおいて通常発生するように上部半導体表面に沿ってモノシリコンにおいてよりも、ＩＧＦＥＴ１０４又は１０６のモノシリコンのバルク内において、特に該ドレインのバルク内において、衝突イオン化が一層発生する。
【０１３３】
衝突イオン化をモノシリコンのバルクへシフトさせることにより、より少ない数の電荷キャリアが上部半導体表面に到達し、上部半導体表面に沿うモノシリコン内において実質的な衝突イオン化が発生する従来の延長型ドレインＩＧＦＥＴのゲート誘電体層内よりも延長型ドレインＩＧＦＥＴ１０４及び１０６のゲート誘電体層内に十分なエネルギが注入される。ＩＧＦＥＴ１０４及び１０６は、それらのゲート誘電体層内への電荷注入に起因するそれらのスレッシュホールド電圧変化を有することを実質的に回避する。従って、ＩＧＦＥＴ１０４及び１０６はかなり向上された信頼性のものである。
【０１３４】
更に、ＮチャンネルＩＧＦＥＴ１０４の空の主要ウエル領域１８４Ａ及び１８４Ｂは、好適には、互いに離隔されている。空の主要ウエル１８４Ａ及び１８４Ｂの間の最小間隔ＬＷＷは、主要ウエル１８４Ａ内のディープＰ型濃度最大の位置からウエル１８４Ｂ内のディープＮ型濃度最大の位置へ延在する仮想的水平線にほぼ沿って発生する。何故ならば、これら２つの濃度最大はほぼ同じ深さにおいて発生するからである。ＰチャンネルＩＧＦＥＴ１０６の空の主要ウエル領域１８６Ａ及び１８６Ｂは、同様に、好適には、互いに離隔されている。空の主要ウエル１８６Ａ及び１８６Ｂの間の最小間隔ＬＷＷも同様に主要ウエル１８６Ａ内のディープＮ型濃度最大の位置から主要ウエル１８６Ｂ内のディープＰ型濃度最大の位置へ延在する仮想的水平線にほぼ沿って発生する。何故ならば、これら２つの濃度最大はほぼ同じ深さにおいて発生するからである。ＩＧＦＥＴ１０４及び１０６に対する最小ウエル対ウエル間隔ＬＷＷの位置は以下に説明する図２２ａ及び２２ｂに例示してある。
【０１３５】
延長型ドレインＩＧＦＥＴ１０４又は１０６のドレイン対ソースブレークダウン電圧ＶＢＤは最小ウエル対ウエル間隔ＬＷＷに依存する。特に、ＩＧＦＥＴ１０４又は１０６のブレークダウン電圧ＶＢＤは、ブレークダウン電圧ＶＢＤが飽和値に到達する点に至るまで、ウエル対ウエル間隔ＬＷＷが増加するに従い、増加する。間隔ＬＷＷでのブレークダウン電圧ＶＢＤにおける増加は、典型的に、図２７に関連して以下に示すように、市場の感心があるＶＢＤ／ＶＷＷ領域において６Ｖ／μｍの近傍にある。ＮチャンネルＩＧＦＥＴ１０４における空のレトログレードウエル１８４Ａ及び１８４Ｂ、又はＰチャンネルＩＧＦＥＴ１０６における空のレトログレードウエル１８６Ａ及び１８６Ｂの使用は、市場の感心があるＶＢＤ／ＬＷＷ領域においてブレークダウン電圧ＶＢＤを制御するための便利な方法を提供している。
【０１３６】
主要ウエル領域１８８，１９０，１９６，１９８，２００，２０２は全て充填したウエルである。より詳細には、対称的ＮチャンネルＩＧＦＥＴ１０８，１１６又は１２０のＰ型主要ウエル１８８，１９６又は２００は、（ａ）そのＩＧＦＥＴのチャンネル及びＳ／Ｄゾーンの各々のほぼ全ての下側に横方向に延在する表面下位置において表面下濃度最大に局所的に到達し、且つ（ｂ）該表面下位置からそのＩＧＦＥＴのＳ／Ｄゾーンの各々を介していずれかの垂直位置に沿って上部半導体表面へ上方へ移る場合に、１０の係数未満だけ増加又は減少するＰ型半導体ドーパントを有している。ＩＧＦＥＴ１０８，１１６又は１２０のＰ型主要ウエル１８８，１９６又は２００におけるＰ型ドーパントの最大濃度の表面下位置は、そのＩＧＦＥＴのＳ／Ｄゾーンの各々の最大深さよりも上部半導体表面下側に１０倍を越えて一層深くに発生するものではなく、好適には５倍を越えて一層深くに発生するものではなく、更に好適には４倍を越えて一層深くに発生するものではない。
【０１３７】
Ｐ型の充填した主要ウエル領域１８８，１９６，２００におけるＰ型ドーパントの前述した局所的濃度最大は、ここではＰ型充填した主要ウエルドーパントと呼称するＰ型半導体ドーパントの半導体ボディ内への導入から発生する。各Ｐ型充填した主要ウエル１８８，１９６又は２００内のＰ型ドーパントの濃度は、そのウエル１８８，１９６又は２００において少なくとも一つの付加的な局所的濃度最大に到達する。Ｐ型ウエル１８８，１９６又は２００における各付加的なＰ型濃度最大は、そのウエル１８８，１９６又は２００におけるＰ型充填した主要ウエルドーパントから発生する濃度最大よりもかなりより一層小さな深さにおいて発生する。各充填した主要ウエル１８８，１９６又は２００における複数のＰ型濃度最大を明確に区別するために、ウエル１８８，１９６又は２００におけるＰ型充填した主要ウエルドーパントによって発生されるＰ型濃度最大は、一般的に、ここでは、そのウエル１８８，１９６又は２００における「ディープ」Ｐ型充填したウエル濃度最大として呼称する。各充填した主要ウエル１８８，１９６又は２００における各付加的なＰ型濃度最大は、対応する態様で、一般的に、ここでは、そのウエル１８８，１９６又は２００における「浅い」Ｐ型充填したウエル濃度最大として呼称する。
【０１３８】
各Ｐ型充填した主要ウエル領域１８８，１９６又は２００は、通常、その充填した主要ウエル１８８，１９６又は２００を横方向に実質的に完全に横断して延在する少なくとも１個の浅いＰ型充填したウエル濃度最大を有している。従って、各Ｐ型主要ウエル１８８，１９６又は２００を介して且つそのウエル１８８，１９６又は２００におけるディープＰ型充填したウエル濃度最大を介しての任意の仮想的垂直線に沿ってのＰ型ドーパント分布は、少なくとも２つの局所的濃度最大を有している。各Ｐ型主要ウエル１８８，１９６又は２００における各浅いＰ型充填したウエル濃度最大は、そのウエル１８８，１９６又は２００内への付加的なＰ型充填した半導体ドーパントの導入によって発生される。該付加的なＰ型充填したウエルドーパントはその全体的な横方向範囲にわたり各Ｐ型主要ウエル１８８，１９６又は２００を実質的に「充填」し、従って各主要ウエル１８８，１９６又は２００は充填したウエルである。
【０１３９】
対称的ＮチャンネルＩＧＦＥＴ１０８，１１６及び１２０のＰ型充填した主要ウエル領域１８８，１９６及び２００は、付加的なＰ型充填したドーパントとして、ここではＰ型アンチパンチスルー（「ＡＰＴ」）ドーパントと呼称するＰ型半導体ドーパントを受け取る。Ｐ型ＡＰＴドーパントの最大濃度は、通常、上部半導体表面下側に０．１μｍを越えるが、上部半導体表面下側に０．４μｍを越えるものではない所で発生する。更に、Ｐ型ＡＰＴドーパントの最大濃度は、ＩＧＦＥＴ動作期間中にＩＧＦＥＴ１０８，１１６，１２０のチャンネルゾーン内に上部半導体表面に沿って延在するチャンネル表面空乏領域下側に発生する。この様な態様でＰ型ＡＰＴドーパントを位置決めさせることにより、Ｐ型ＡＰＴドーパントは、ＩＧＦＥＴ１０８，１１６，１２０において、特にそれらのチャンネル長が比較的短い場合に、ソース対ドレインバルクパンチスルーが発生することを阻止する。
【０１４０】
ここではＰ型スレッシュホールド調節ドーパントと呼称するＰ型半導体ドーパントも、付加的なＰ型充填したウエルドーパントとして、対称的ＮチャンネルＩＧＦＥＴ１０８及び１１６のＰ型主要充填したウエル領域１８８及び１９６へ与えられる。Ｐ型スレッシュホールド調節ドーパントの最大濃度は、Ｐ型ＡＰＴドーパントの最大濃度よりも一層小さい深さにおいて発生する。
【０１４１】
低電圧ＮチャンネルＩＧＦＥＴ１２０のスレッシュホールド電圧ＶＴが公称の正の値にある場合に、Ｐ型スレッシュホールド調節ドーパントは低電圧ＩＧＦＥＴ１０８の正のスレッシュホールド電圧をしてＩＧＦＥＴ１２０の公称ＶＴ値を超えさせる。低電圧ＩＧＦＥＴ１０８の増加されたスレッシュホールド電圧は、バイアスオフ状態において減少された電流リークを有することを可能とさせる。従って、ＩＧＦＥＴ１０８は、低オフ状態電流リークを必要とするが増加されたスレッシュホールド電圧を受け付けることが可能な低電圧適用例に対して特に適している。そのために、ＩＧＦＥＴ１０８は図１１−３における高ＶＴ装置として識別される。
【０１４２】
公称スレッシュホールド電圧の低電圧ＩＧＦＥＴ１２０は低電圧低リークＩＧＦＥＴ１０８の仲間である。何故ならば、それらは両方共ソース対ドレインバルクパンチスルーを阻止するためのＰ型ＡＰＴドーパントを受け取るからである。しかしながら、ＩＧＦＥＴ１２０はＰ型スレッシュホールド調節ドーパントを受け取るものではない。従って、ＩＧＦＥＴ１２０は、中程度に低いスレッシュホールド電圧を必要とするが非常に低いオフ状態電流リークを必要とするものではない低電圧適用例に対して特に適している。
【０１４３】
対称的低電圧ＩＧＦＥＴ１０８及び１２０は、Ｐ型ＡＰＴドーパントとＰ型スレッシュホールド調節ドーパントの両方を欠如する対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２の仲間である。その低スレッシュホールド電圧のために、ＩＧＦＥＴ１１２は、ＩＧＦＥＴが回路動作期間中に常にオンである低電圧状態において使用するのに特に適している。パンチスルー及び過剰な電流リークを回避するために、ＩＧＦＥＴ１１２はＩＧＦＥＴ１２０又は１０８よりも適宜一層大きなチャンネル長のものである。
【０１４４】
Ｐ型スレッシュホールド調節ドーパントは、対称的高電圧ＩＧＦＥＴ１１６のスレッシュホールド電圧ＶＴを高電圧適用例に適した公称値に設定する。ＩＧＦＥＴ１１６は、Ｐ型ＡＰＴドーパント及びＰ型スレッシュホールド調節ドーパントの両方を欠如している対称的高電圧低ＶＴＮチャンネルＩＧＦＥＴ１２４の仲間である。低電圧状態におけるＩＧＦＥＴ１１２を使用する場合の如く、ＩＧＦＥＴ１２４の低スレッシュホールド電圧は、ＩＧＦＥＴが回路動作期間中に常にオンである高電圧状態において使用するのに特に適しているものとさせる。ＩＧＦＥＴ１２４は、パンチスルー及び過剰な電流リークを回避するために、ＩＧＦＥＴ１１６よりも適宜一層大きなチャンネル長のものである。
【０１４５】
ＩＧＦＥＴ１０８，１１６，１２０のＰ型充填した主要ウエル領域１８８，１９６，２００について上述したことと類似して、対称的ＰチャンネルＩＧＦＥＴ１１０，１１８又は１２２のＮ型充填した主要ウエル領域１９０，１９８又は２０２は、（ａ）そのＩＧＦＥＴのチャンネル及びＳ／Ｄゾーンの各々のほぼ全ての下側を横方向に延在する表面位置において表面下濃度最大に局所的に到達し、且つ（ｂ）該表面下位置からそのＩＧＦＥＴのＳ／Ｄゾーンの各々を介しての任意の垂直位置に沿って上部半導体表面へ上方へ移る場合に１０の係数未満だけ増加又は減少する、Ｎ型半導体ドーパントを包含している。ＩＧＦＥＴ１１０，１１８又は１２２のＮ型充填した主要ウエル１９０，１９８又は２０２におけるＮ型ドーパントの最大濃度の表面下位置は、そのＩＧＦＥＴのＳ／Ｄゾーンの各々の最大深さよりも１０倍を越えて、好適には５倍を越えて、更に好適には４倍を越えて、一層深くに発生することは無い。
【０１４６】
Ｎ型充填した主要ウエル領域１９０，１９８，２０２におけるＮ型ドーパントの前述した局所的濃度最大は、半導体ボディ内に導入されたＮ型充填した主要ウエルドーパントと呼称されるＮ型半導体ドーパントから発生する。各Ｎ型充填した主要ウエル１９０，１９８又は２０２におけるＮ型ドーパントの濃度は、そのウエル１９０，１９８又は２０２における少なくとも１個の付加的な局所的濃度最大に到達する。Ｎ型ウエル１９０，１９８又は２０２における各付加的なＮ型濃度最大は、そのウエル１９０，１９８又は２０２におけるＮ型充填した主要ウエルドーパントから発生する濃度最大よりもかなり一層小さな深さにおいて発生する。各充填した主要ウエル１９０，１９８又は２０２における複数のＮ型濃度最大を明確に区別するために、ウエル１９０，１９８又は２０２におけるＮ型充填した主要ウエルドーパントによって発生されるＮ型濃度最大は、一般的に、ここでは、そのウエル１９０，１９８又は２０２における「ディープ」Ｎ型充填したウエル濃度最大として呼称される。各充填した主要ウエル１９０，１９８又は２０２における各付加的なＮ型濃度最大は、対応的に、一般的に、ここでは、ウエル１９０，１９８又は２０２における「浅い」Ｎ型充填したウエル濃度最大と呼称される。
【０１４７】
各Ｎ型充填した主要ウエル領域１９０，１９８又は２０２は、通常、その充填した主要ウエル１９０，１９８又は２０２にわたり実質的に完全に横方向に延在する少なくとも１個の浅いＮ型充填したウエル濃度最大を有している。従って、各Ｎ型主要ウエル１９０，１９８又は２０２を介して且つそのウエル１９０，１９８又は２０２におけるディープＮ型充填したウエル濃度最大を介しての任意の仮想的垂直線に沿うＮ型ドーパント分布は、少なくとも２個の局所的濃度最大を有している。各Ｎ型主要ウエル１９０，１９８又は２０２における各浅いＮ型充填した濃度最大は、そのウエル１９０，１９８まあは２０２内に付加的なＮ型充填した半導体ドーパントを導入することにより発生される。該付加的なＮ型充填したウエルドーパントは各Ｎ型主要ウエル１９０，１９８又は２０２を実質的にその全体的な横方向範囲にわたり「充填」する。
【０１４８】
対称的ＰチャンネルＩＧＦＥＴ１１０，１１８，１２２のＮ型充填した主要ウエル領域１９０，１９８，２０２は、付加的なＮ型充填したウエルドーパントとして、ここではＮ型ＡＰＴドーパントとして呼称されるＮ型半導体ドーパントを受け取る。Ｎ型ＡＰＴドーパントの最大濃度は、通常、上部半導体表面下側に０．１μｍを越えるが、上部半導体表面下側に０．４μｍを越えるものでは無く発生する。更に、Ｎ型ＡＰＴドーパントの最大濃度は、ＩＧＦＥＴ動作期間中にＩＧＦＥＴ１１０，１１８，１２２のチャンネルゾーン内に上部半導体表面に沿って延在するチャンネル表面空乏領域下側に発生する。この様な態様でＮ型ＡＰＴドーパントを位置決めすることは、ＩＧＦＥＴ１１０，１１８，１２２において、特に、それらが比較的短チャンネル長のものである場合に、ソース対ドレインバルクパンチスルーが発生することを阻止する。
【０１４９】
ここではＮ型スレッシュホールド調節ドーパントと呼称するＮ型半導体ドーパントも付加的なＮ型充填したドーパントとしてＮチャンネルＩＧＦＥＴ１１０及び１１８のＮ型充填した主要ウエル領域１９０及び１９８へ供給される。Ｎ型スレッシュホールド調節ドーパントの最大濃度は、Ｎ型ＡＰＴドーパントの最大濃度よりも一層小さな深さにおいて発生する。
【０１５０】
低電圧ＰチャンネルＩＧＦＥＴ１２２のスレッシュホールド電圧ＶＴが公称の負の値にある場合に、Ｎ型スレッシュホールド調節ドーパントが低電圧低リークＩＧＦＥＴ１１０の負スレッシュホールド電圧の大きさをＩＧＦＥＴ１２２の公称ＶＴ値の大きさを超えさせる。ＩＧＦＥＴ１１０の増加したＶＴ大きさは、バイアスオフ状態において減少した電流リークを有することを可能とさせる。従って、ＩＧＦＥＴ１１０は、低オフ状態電流リークを必要とするが増加した大きさのスレッシュホールド電圧を受け付けることが可能な低電圧適用例に対して特に適している。このことに鑑みて、ＩＧＦＥＴ１１０は図１１−３における高ＶＴ装置として識別される。
【０１５１】
公称スレッシュホールド電圧の低電圧ＩＧＦＥＴ１２２は、低電圧ＩＧＦＥＴ１１０の仲間である。何故ならば、それらは両方共ソース対ドレインバルクパンチスルーを阻止するためのＮ型ＡＰＴドーパントを受け取るからである。しかしながら、ＩＧＦＥＴ１２２はＮ型スレッシュホールド調節ドーパントを受け取ることは無い。その結果、ＩＧＦＥＴ１２２は、中程度に低のＶＴの大きさを必要とするが非常に低いオフ状態電流リークを必要とするものではない低電圧適用例に対して特に適している。
【０１５２】
対称的低電圧ＩＧＦＥＴ１１０及び１２２は、Ｎ型ＡＴＰドーパント及びＮ型スレッシュホールド調節ドーパントの両方を欠如している対称的低電圧低ＶＴＰチャンネルＩＧＦＥＴ１１４の仲間である。そのスレッシュホールド電圧の大きさが低いために、ＩＧＦＥＴ１１４は、ＩＧＦＥＴが回路動作期間中に常にオンである低電圧状態において使用するのに特に適している。パンチスルー及び過剰な電流リークを回避するために、ＩＧＦＥＴ１１４はＩＧＦＥＴ１２２又は１１０よりも適宜に一層大きなチャンネル長のものである。
【０１５３】
Ｎ型スレッシュホールド調節ドーパントは、対称的高電圧ＩＧＦＥＴ１１８のスレッシュホールド電圧ＶＴを高電圧適用例に適した公称値に設定する。ＩＧＦＥＴ１１８は、Ｎ型ＡＰＴドーパントとＮ型スレッシュホールド調節ドーパントの両方を欠如する対称的高電圧低ＶＴＰチャンネルＩＧＦＥＴ１２６の仲間である。低電圧状態に対してＩＧＦＥＴ１１４について説明したことと同様に、ＩＧＦＥＴ１２６のスレッシュホールド電圧の低い大きさはは、回路動作期間中にＩＧＦＥＴが常にオンである高電圧状態において使用するのに特に適している。ＩＧＦＥＴ１２６は、パンチスルー及び過剰な電流リークを回避するためにＩＧＦＥＴ１１８よりも適宜に一層大きなチャンネル長のものである。
【０１５４】
対称的ネイティブ低電圧ＮチャンネルＩＧＦＥＴ１２８及び１２０は、低電圧適用例に適している。相補的な態様において、対称的ネイティブ高電圧ＮチャンネルＩＧＦＥＴ１３２及び１３４は高電圧適用例に適している。ネイティブＩＧＦＥＴ１２８，１３０，１３２，１３４は、典型的に、優れたマッチング及びノイズ特性を有している。
【０１５５】
以下の表は、１８個の例示したＩＧＦＥＴに対する典型的な適用例区域、識別番号、極性、対称型、及び主要ウエル型を要約している。
【０１５６】
【表１】
2012522361.tif 000003
【０１５７】
２つのタイプの非対称型相補的ＩＧＦＥＴ対を提供することに加えて、本ＣＩＧＦＥＴ構成体は、ウエル型及び低電圧／高電圧動作範囲の全て４つの結合における対称的相補的ＩＧＦＥＴ対を提供している。対称的ＩＧＦＥＴ１０８及び１１０及び対称的相補的ＩＧＦＥＴ１２０及び１２２は低電圧充填したウエル装置である。対称的相補的ＩＧＦＥＴ１１２及び１１４は低電圧空のウエル装置である。対称的相補的ＩＧＦＥＴ１１６及び１１８は高電圧充填したウエル装置である。対称的ＩＧＦＥＴ１２４及び１２６は高電圧空のウエル装置である。本ＣＩＧＦＥＴ構成体は、混合信号ＩＣの設計者に対して、広範なグループのＩＧＦＥＴを提供しており、それはディープＮウエルを欠如する非対称的ＩＧＦＥＴ１００及び１０２の上述した変形例及びディープＮウエルを具備する非ネイティブ対称的ＩＧＦＥＴの上述した変形例を包含しており、それらはＩＣ設計者が混合信号ＩＣにおける各回路必要性を良好に充足するＩＧＦＥＴを選択することを可能としている。
【０１５８】
本ＣＩＧＦＥＴ構成体を製造するプロセスの完全なる説明は以下の製造プロセスのセクションにおいて提示する。しかしながら、本ＣＩＧＦＥＴ構成体において使用されるウエル領域の基本的な説明を完結する上で、Ｐ型空の主要ウエル領域１８０，１８４Ａ，１８６ＡのＰ型ディープ局所的濃度最大及びＰ型空の主要ウエル領域１９２及び２０４のＰ型濃度最大は、通常、半導体ボディ内へ典型的にはボロンであるＰ型空の主要ウエルドーパントを選択的にイオン注入することにより実質的に同時的に画定される。その結果、Ｐ型空の主要ウエル１８０，１８４Ａ，１８６ＢのＰ型ディープ局所的濃度最大及びＰ型空の主要ウエル１９２及び２０４のＰ型濃度最大はほぼ同じ平均深さｙＰＷＰＫにおいて発生する。
【０１５９】
Ｐ型空の主要ウエル領域１８０，１８４Ａ，１８６Ｂ，１９２又は２０４における平均深さｙＰＷＰＫにおけるＰ型空の主要ウエル最大ドーパント濃度は、通常、４×１０１７−１×１０１８原子数／ｃｍ３で、典型的には７×１０１７原子数／ｃｍ３である。平均Ｐ型空の主要ウエル最大濃度深さｙＰＷＰＫは、通常、０．４−０．７μｍで、典型的には０．５−０．５５μｍである。
【０１６０】
空のウエルＮチャンネルＩＧＦＥＴ１００，１１２，１２４のいずれもがディープＰウエル領域を使用するものではない。従って、ＮチャンネルＩＧＦＥＴ１００，１１２又は１２４に対するＰ型空の主要ウエル表面下最大濃度は、ＩＧＦＥＴ１００，１１２又は１２４に対する平均Ｐ型空の主要ウエル最大濃度深さｙＰＷＰＫにおけるＰ型空の主要ウエル表面下最大濃度位置からＩＧＦＥＴ１００，１１２又は１２４に対する深さｙＰＷＰＫの少なくとも５倍、通常は少なくとも１０倍、好適には少なくとも２０倍、の深さｙへ垂直下方へ移る場合に、全Ｐ型ドーパント濃度の実質的に唯一の局所的表面下濃度最大である。
【０１６１】
各空のウエルＮチャンネルＩＧＦＥＴ１００，１１２又は１２４は、代替的に、その濃度がそのＩＧＦＥＴのチャンネルゾーンのほぼ全ての下側で且つ通常はそのＩＧＦＥＴのＳ／Ｄゾーンの各々のほぼ全ての下側にも横方向に延在している更なる表面下最大濃度位置においてＰ型の更なる表面下最大濃度に局所的に到達するが、それはそのＩＧＦＥＴのＰ型の空のウエル領域１８０，１９２又は２０４の基本的な空のウエルの性質に実質的に影響を与えるものではない、ここではディープＰウエルドーパントと呼称する、Ｐ型半導体ドーパントで画定されるディープＰウエル領域を使用する変形例において与えることが可能である。該ディープＰウエルドーパントの局所的な更なる表面下最大濃度位置は、その空の主要ウエル１８０，１９２又は２０４におけるＰ型平均空の主要ウエル最大濃度深さｙＰＷＰＫよりも一層大きな深さｙの平均値において空の主要ウエル１８０，１９２又は２０４において発生する。
【０１６２】
ディープＰウエルドーパントの最大Ｐ型ドーパント濃度の平均深さは、通常、平均Ｐ型空の主要ウエル最大濃度深さｙＰＷＰＫの１０倍、好適には５倍、を越えるものでは無い。ディープＰウエルドーパントは、空の主要ウエル１８０，１９２又は２０４におけるｙＰＷＰＫ未満の任意の深さｙにおける全Ｐ型濃度を２５％を越えること無く、通常１０％を越えること無く、好適には２％を越えること無く、更に好適には１％を越えること無く、典型的には０．５％を越えること無く、上昇させる。
【０１６３】
Ｎ型空の主要ウエル領域１８２，１８４Ｂ，１８６ＡのＮ型ディープ局所的濃度最大及びＮ型空の主要ウエル領域１９４及び２０６のＮ型濃度最大は、通常、半導体ボディ内に典型的にはボロンであるＮ型空の主要ウエルドーパントを選択的にイオン注入することにより実質的に同時的に画定される。従って、Ｎ型空の主要ウエル１８２，１８４Ｂ，１８６ＡのＮ型ディープ局所的濃度最大及びＮ型空の主要ウエル１９４及び２０６のＮ型濃度最大はほぼ同じ平均深さｙＮＷＰＫにおいて発生する。
【０１６４】
Ｎ型空の主要ウエル領域１８２，１８４Ｂ，１８６Ａ，１９４又は２０６における平均深さｙＮＷＰＫにおけるＮ型空の主要ウエル最大ドーパント濃度は、通常、３×１０１７−１×１０１８原子数／ｃｍ３、典型的には６×１０１７原子数／ｃｍ３である。平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫは通常０．４−０．８μｍであり、典型的には０．５５−０．６μｍである。従って、Ｎ型空の主要ウエル１８２，１８４Ｂ，１８６Ａ，１９４又は２０６における平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫは、典型的に、Ｐ型空の主要ウエル領域１８０，１８４Ａ，１８６Ｂ，１９２又は２０４における平均Ｐ型空の主要ウエル最大濃度深さｙＰＷＰＫよりも典型的に僅かに一層大きいものである。
【０１６５】
対称的空のウエルＰチャンネルＩＧＦＥＴ１１４及び１２６のいずれもが図１１の例におけるディープＮウエル領域を使用するものではない。ディープＮウエル領域２１０は、上述した如く、非対称的空のウエルＩＧＦＥＴ１００及び１０２の変形例において削除することが可能である。本例におけるＰチャンネルＩＧＦＥＴ１１４及び１２６の場合及び非対称的ＩＧＦＥＴ１００及び１０２のその変形例の場合、ＰチャンネルＩＧＥＴ１０２，１１４又は１２６に対するＮ型の空の主要ウエル表面下最大濃度は、ＩＧＦＥＴ１０２，１１４又は１２６に対する平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫにおけるＮ型空の主要表面下最大濃度位置からＩＧＦＥＴ１０２，１１４又は１２６に対する深さｙＮＷＰＫの少なくとも５倍、通常は少なくとも１０倍、好適には少なくとも２０倍、の深さｙへ垂直下方へ移る場合に全Ｎ型ドーパント濃度の実質的に唯一の局所的表面下濃度最大である。
【０１６６】
ディープＮウエル領域２１０及び２１２は、通常、半導体ボディ内に、ここではディープＮウエルドーパントと呼称するＮ型半導体ドーパントを選択的にイオン注入することによって実質的に同時的に画定される。その結果、ディープＮウエル２１０及び２１２は、同じ平均深さｙＤＮＷＰＫにおいてＮ型局所的濃度最大に到達する。ディープＮウエルドーパントは典型的には燐である。
【０１６７】
ディープＮウエル領域２１０及び２１２内のディープＮウエルドーパントの最大濃度は、Ｎ型空の主要ウエル領域１８２，１８４Ｂ，１８６Ａ，１９４，２０６内のＮ型空の主要ウエルドーパントの最大濃度よりも半導体ボディ内にかなり一層深くに発生する。ディープＮウエル２１０及び２１２内のディープＮウエルドーパントの最大濃度の平均深さｙＤＮＷＰＫは、通常、Ｎ型空の主要ウエル１８２，１８４Ｂ，１８６ＡのＮ型ディープ局所的濃度最大及びＮ型空の主要ウエル１９４及び２０６のＮ型濃度最大の平均深さｙＮＷＰＫの１０倍、好適には５倍、を越えるものでは無い。より特定的には、平均ディープＮウエル最大濃度深さｙＤＮＷＰＫは、通常、平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫの１．５−５．０倍、好適には２．０−４．０倍、典型的には２．５−３．０倍である。
【０１６８】
付加的に、ディープＮウエル領域２１０及び２１２におけるディープＮウエルドーパントの平均深さｙＤＮＷＰＫ及び最大濃度は、ディープＮウエルドーパントの存在が、通常、平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫ未満の任意の深さｙにおける非対称的ＰチャンネルＩＧＦＥＴ１０２の空の主要ウエル領域１８２にける全（絶対的）Ｎ型濃度に関して、且つｙＮＷＰＫ未満の任意の深さｙにおける延長型ドレインＰチャンネルＩＧＦＥＴ１０６の空の主要ウエル領域１８６Ａにおける全（絶対的）Ｎ型濃度に関して、マイナーな効果を有しているに過ぎない。特に、ディープＮウエルドーパントは、空の主要ウエル１８２又は１８６ＡにおけるｙＮＷＰＫ未満の任意の深さｙにおける全Ｎ型濃度を２５％、通常は１０％、を越えて上昇させるものではない。
【０１６９】
更に特定的には、ディープＮウエルドーパントの存在は、通常、平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫ未満の任意の深さｙにおける非対称的ＰチャンネルＩＧＦＥＴ１０２の空の主要ウエル領域１８２における全（絶対的）Ｎ型濃度に関して、且つｙＮＷＰＫ未満の任意の深さｙにおける延長型ドレインＰチャンネルＩＧＦＥＴ１０６の空の主要ウエル領域１８６Ａにおける全（絶対的）Ｎ型濃度に関して、何ら顕著な効果を有するものではない。空の主要ウエル１８２又は１８６ＡにおけるｙＮＷＰＫ未満の任意の深さｙにおける全Ｎ型濃度は、好適には、ディープＮウエルドーパントに起因して、２％を超えて、より好適には１％を越えて、典型的には０．５％を越えて、上昇されるものではない。同じことが、空の主要ウエル領域１９４又は２０６下側にディープＮウエル領域を具備している対称的ＰチャンネルＩＧＦＥＴ１１４又は１２６の変形例に適用される。
【０１７０】
ディープウエル領域２１０又は２１２における平均深さｙＤＮＷＰＫにおけるディープＮウエル最大ドーパント濃度は、通常、１×１０１７−４×１０１７原子数／ｃｍ３、典型的に２×１０１７原子数／ｃｍ３、である。平均ディープＮウエル最大濃度深さｙＤＮＷＰＫは、通常、１．０−２．０μｍ、典型的に１．５μｍ、である。
【０１７１】
Ｐ型充填した主要ウエル領域１８８，１９６，２００のＰ型ディープ局所的濃度最大は、通常、半導体ボディ内に典型的にはボロンであるＰ型充填した主要ウエルドーパントを選択的にイオン注入することによって実質的に同時的に画定される。構造上の簡単化のために、Ｐ型充填した主要ウエルドーパントの濃度最大は、典型的に、Ｐ型空の主要ウエルドーパントの濃度最大とほぼ同じ平均深さｙＰＷＰＫにあるように配置される。Ｐ型空の及び充填した主要ウエル注入が同じイオン化電荷状態で同じドーパント含有粒子種を使用する同じＰ型ドーパントで行なわれる場合には、Ｐ型充填した主要ウエル注入はＰ型空のウエル注入とほぼ同じ注入エネルギにおいて実施される。これら２つのＰ型主要ウエル注入は、通常、ほぼ同じ注入ドーズにおいて行なわれる。
【０１７２】
Ｎ型充填した主要ウエル領域１９０，１９８，２０２のＮ型ディープ局所的濃度最大は、同様に、通常、半導体ボディ内に典型的には燐であるＮ型充填した主要ウエルドーパントを選択的にイオン注入することにより実質的に同時的に画定される。Ｎ型充填したウエルドーパントの濃度最大は、構造上の簡単化のために、典型的に、Ｎ型空の主要ウエルドーパントの濃度最大とほぼ同じ平均深さｙＮＷＰＫであるように配置される。Ｎ型空の及び充填した主要ウエル注入が同じイオン化電荷状態において同じドーパント含有粒子種を使用する同じＮ型ドーパントで行なわれる典型的な場合には、Ｎ型充填した主要ウエル注入はＮ型空のウエル注入とほぼ同じ注入エネルギにおいて実施される。これら２つのＮ型主要ウエル注入は、通常、ほぼ同じ注入ドーズで行なわれる。
【０１７３】
フィールド絶縁領域１３８を形成した後に、任意の更なるＰ型又はＮ型ウエル注入と共に、これら５つのウエル注入が実施され且つ、一般的に、任意の順番で行なうことが可能である。
【０１７４】
非対称的ＩＧＦＥＴ１００及び１０２及び例示した対称的ＩＧＦＥＴの各ソース／ドレインゾーンは、典型的に、垂直にグレイドされた（勾配が付けられた）接合が設けられている。即ち、ＩＧＦＥＴ１００及び１０２及び例示した対称的ＩＧＦＥＴの各ソース／ドレインゾーンは、典型的に、非常に高度にドープした主要部分と、一層軽度にドープされているが尚且つ高度にドープされており該主要部分の下側に位置しており且つ該主要部分と垂直方向に連続している下部部分とを包含している。同じことが、延長型ドレインＩＧＦＥＴ１０４及び１０６のソース及びドレインコンタクトゾーンに適用される。垂直にグレードされた即ち勾配が付けられた接合特徴を与える高度にドープされた下部部分は、説明の便宜上、非対称的高電圧ＩＧＦＥＴ、延長型ドレインＩＧＦＥＴ、対称的ＩＧＦＥＴ、全てのＩＧＦＥＴに対して一般的に適用可能な情報、及び本ＣＩＧＦＥＴ構成体の製造、に関する以下のセクションにおいて記載するものではない。これらの５つのセクションに付随する図面中においてもこれらの高度にドープした下部部分は示されていない。その代わりに、垂直にグレイドされた接合は、図３４−１乃至３４−３に示したＩＧＦＥＴの垂直にグレイドした接合変形例に関連して以下に別個に取り扱う。
【０１７５】
Ｄ．非対称的高電圧ＩＧＦＥＴ
Ｄ１．非対称的高電圧ＮチャンネルＩＧＦＥＴの構成
非対称的高電圧空のウエル相補的ＩＧＦＥＴ１００及び１０２の内部構造について説明する。ＮチャンネルＩＧＦＥＴ１００で始めると、図１１−１に図示したようなＩＧＦＥＴ１００のコアの拡大図を図１２に示してある。ＩＧＦＥＴ１００は、上部半導体表面に沿ってアクティブ半導体島状部１４０内に位置している一対のＮ型ソース／ドレイン（「Ｓ／Ｄ」）ゾーン２４０及び２４２を有している。Ｓ／Ｄゾーン２４０及び２４２は、しばしば、夫々、ソース２４０及びドレイン２４２として以下に呼称する。何故ならば、それらは、通常、必ずしも必要なものではないが、夫々、ソース及びドレインとして機能するからである。ソース２４０及びドレイン２４２は、ＩＧＦＥＴ１００に対するボディ物質を構成しているＰ型空の主要ウエル領域１８０のチャンネルゾーン２４４によって離隔されている。Ｐ型空のウエルボディ物質１８０は、（ａ）Ｎ型ソース２４０とソース・ボディＰＮ接合２４６を、且つ（ｂ）Ｎ型ドレイン２４２とドレイン・ボディＰＮ接合２４８を、形成する。
【０１７６】
Ｐ型空のウエルボディ物質１８０の中程度にドープしたハローポケット部分２５０が上部半導体表面までソース２４０に沿って延在しており且つソース２４０とドレイン２４２との間の位置で終端している。図１１−１及び１２は、ソース２４０がＰソース側ハローポケット２５０よりも一層深くに延在している状態を例示している。代替的に、ハローポケット２５０はソース２４０よりも一層深くに延在することが可能である。その場合、ハローポケット２５０はソース２４０下側を横方向に延在する。ハローポケット２５０はＰ型ソースハロードーパントで画定されている。
【０１７７】
ソース側ハローポケット部分２５０外側のＰ型空のウエルボディ物質１８０の部分は、Ｐ型空のウエル主要ボディ物質部分２５４を構成している。ボディ物質１８０内のディープＰ型空のウエル濃度最大の位置からハローポケット部分２５０外側の仮想的垂直線に沿って上部半導体表面へ移る場合に、空のウエル主要ボディ物質部分２５４内のＰ型ドーパントの濃度は、記号「ｐ」によって表してある中程度のドーピングから記号「−ｐ」によって表してる軽度のドーピングへ徐々に降下する。図１１−１及び１２における点線２５６は、それより下側においては、主要ボディ物質部分２５４内のＰ型ドーパント濃度が中程度のｐドーピングにあり且つそれより上側においては、部分２５４におけるＰ型ドーパント濃度が軽度のｐ−ドーピングにある位置を概略的に表している。線２５６下側のボディ物質部分２５４の中程度にドープした下部部分は、図１２においてｐ下部ボディ物質部分２５４Ｌとして示してある。Ｐハローポケット２５０外側の線２５６上側のボディ物質部分２５４の軽度にドープした上部部分は図１２においてはｐ−上部ボディ物質部分２５４Ｕとして示してある。
【０１７８】
チャンネルゾーン２４４（図１１−１又は１２においては特に境界が示されていない）は、ソース２４０とドレイン２４２との間の全てのＰ型モノシリコンから構成されている。特に、チャンネルゾーン２４４は、主要ボディ物質部分２５４のｐ−上部部分（２５４Ｕ）の表面隣接セグメント、及び（ａ）図１１−１及び１２の例に例示されているようにソース２４０がハローポケット２５０よりも一層深くに延在している場合には、ｐハローポケット部分２５０の全て、又は（ｂ）それがソース２４０よりも一層深くに延在している場合には、ハローポケット２５０の表面隣接セグメント、によって形成される。いずれの場合にも、ハローポケット２５０は、チャンネルゾーン２４４内のボディ物質部分２５４のｐ−上部部分（２５４Ｕ）の直接隣接する物質よりも一層高度にＰ型にドープされている。ソース２４０に沿ってのハローポケット２５０の存在は、チャンネルゾーン２４４を非対称的に長手方向にドーパントでグレイデッド即ち勾配が付けられたものとさせている。
【０１７９】
ｔＧｄＨ高厚さ値にあるゲート誘電体層２６０が上部半導体表面上に位置されており且つチャンネルゾーン２４４にわたり延在している。ゲート電極２６２がチャンネルゾーン２４４上方でゲート誘電体層２６０の上に位置されている。ゲート電極２６２はソース２４０及びドレイン２４２にわたり部分的に延在している。
【０１８０】
Ｎ型ソース２４０は非常に高度にドープした主要部分２４０Ｍ及びより軽度にドープした横方向延長部２４０Ｅから構成されている。Ｎ＋＋主要ソース部分２４０Ｍよりも一層軽度にドープされているが、本件におけるようにサブミクロン相補的ＩＧＦＥＴ適用例においては、横方向ソース延長部２４０Ｅは未だに高度にドープされている。Ｎ型ドレイン２４２は同様に非常に高度にドープした主要部分２４２Ｍと一層軽度にドープされているが未だに高度にドープされている横方向延長部２４２Ｅとから構成されている。Ｎ＋＋主要ソース部分２４０Ｍ及びＮ＋＋主要ドレイン部分２４２Ｍは、通常、典型的に砒素であるＮ型主要Ｓ／Ｄドーパントとして呼称されるＮ型半導体ドーパントのイオン注入によって画定される。ソース２４０及びドレイン２４２に対する外部電気的コンタクトが、夫々、主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍを介して形成される。
【０１８１】
横方向ソース延長部２４０Ｅ及び横方向ドレイン延長部２４２Ｅは上部半導体表面に沿ってチャンネルゾーン２４４を終端させる。ゲート電極２６２が各横方向延長部２４０Ｅ又は２４２Ｅの一部にわたり延在している。電極２６２は、通常、Ｎ＋＋主要ソース部分２４０Ｍ又はＮ＋＋主要ドレイン部分２４２Ｍのいずれの部分にわたっても延在するものではない。誘電体側壁スペーサ２６４及び２６６がゲート電極２６２の両側の横断方向側壁に沿って夫々位置されている。メタルシリサイド層２６８，２７０，２７２が、夫々、ゲート電極２６２、主要ソース部分２４０Ｍ、主要ドレイン部分２４２Ｍの上部に沿って位置されている。
【０１８２】
Ｄ２．非対称的高電圧ＮチャンネルＩＧＦＥＴのソース／ドレイン延長部
非対称的高電圧ＩＧＦＥＴ１００のドレイン延長部２４２Ｅはソース延長部２４０Ｅよりも一層軽度にドープされている。しかしながら、各横方向延長部２４０Ｅ又は２４２ＥのＮ型ドーピングは記号「ｎ＋」によって表される高度のＮ型ドーピングの範囲内に入る。従って、横方向延長部２４０Ｅ及び２４２Ｅは両方共図１１−１及び１２において「ｎ＋」として示されている。以下の更に説明するように、横方向ソース延長部２４０Ｅにおける高度のＮ型ドーピングは、通常、横方向ドレイン延長部２４２Ｅにおける高度のＮ型ドーピングを与えるために使用されるＮ型ドーパントよりも一層高い原子量のＮ型ドーパントによって与えられる。
【０１８３】
Ｎ＋ソース延長部２４０Ｅは、通常、Ｎ型浅いソース延長部ドーパントと呼称されるＮ型半導体ドーパントのイオン注入によって画定される。何故ならば、それは比較的浅いＮ型ソース延長部を画定する場合に使用されるだけだからである。Ｎ＋ドレイン延長部２４２は、通常、Ｎ型ドレイン延長部ドーパントとして且つ又Ｎ型ディープＳ／Ｄ延長部ドーパントとして呼称されるＮ型半導体ドーパントのイオン注入によって画定される。何故ならば、それは、比較的深いＮ型ソース延長部及び比較的深いＮ型ドレイン延長部の両方を画定する場合に使用されるからである。
【０１８４】
Ｎ＋横方向延長部２４０Ｅ及び２４２Ｅは複数の目的のために機能する。主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍが典型的にイオン注入によって画定されるので、延長部２４０Ｅ及び２４２Ｅは、主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍの非常に高い注入ドーズをゲート誘電体２６０から離したままとさせることにより、ＩＧＦＥＴ製造期間中にゲート誘電体層２６０が損傷されることを防止するバッファとして作用する。ＩＧＦＥＴ動作期間中、横方向延長部２４０Ｅ及び２４２Ｅは、チャンネルゾーン２４４内の電界を、Ｎ＋＋主要ソース部分２４０Ｍ及びＮ＋＋主要ドレイン部分２４２Ｍがゲート電極２６２下側に延在していた場合に発生するであろうものよりも一層低いものとさせる。ドレイン延長部２４２Ｅの存在は、ゲート誘電体２６０内へのホットキャリア注入を阻止し、それによりゲート誘電体２６０が荷電されることを防止する。その結果、ＩＧＦＥＴ１００のスレッシュホールド電圧ＶＴは動作時間に関して高度に安定であり、即ちドリフトすることは無い。
【０１８５】
ＩＧＦＥＴ１００は、チャンネルゾーン２４４の上部表面に沿って空乏領域内に形成される一次電子のチャンネルを介してＮ＋ソース延長部２４０ＥからＮ＋ドレイン延長部２４２Ｅへ電流を導通させる。ゲート誘電体層２６０内へのホットキャリア注入に関して、ドレイン２４２内の電界は該一次電子をして加速させ且つドレイン２４２に近づくにつれてエネルギを得させる。ドレイン２４２において衝突イオン化が発生して二次電荷キャリア、即ち電子とホールの両方、を形成し、それらは概略的に局所的電界の方向に移動する。二次電荷キャリアの内の幾つか、特に二次電子、がゲート誘電体層２６０方向へ移動する。ドレイン延長部２４２Ｅは主要ドレイン部分２４２Ｍよりも一層軽度にドープされているので、一次電子はドレイン２４２内に入る場合に減少された電界に露呈される。その結果、より少ない数のホット（エネルギ豊富な）二次電荷キャリアがゲート誘電体層２６０内に注入される。ゲート誘電体２６０に対するホットキャリア損傷が減少される。又、ゲート誘電体２６０は、そうでなければＩＧＦＥＴ１００のスレッシュホールド電圧ＶＴに不所望にドリフトを発生させるような、減少された充電を経験する。
【０１８６】
より特定的には、そのＮ型Ｓ／Ｄゾーンの各々が非常に高度にドープしている主要部分と一層軽度にドープしているが尚且つ高度にドープしている横方向延長部とから構成されている基準ＮチャンネルＩＧＦＥＴについて検討する。基準ＩＧＦＥＴのソース及びドレイン延長部がＩＧＦＥＴ１００のソース延長部２４０Ｅにおけるのと実質的に同じ高度のＮ型ドーピングにある状態と比較して、ドレイン延長部２４２Ｅにおける一層低いＮ型ドーピングは、ドレイン延長部２４２Ｅに沿ってドレイン・ボディ接合２４８の部分にわたってのドーパント濃度における変化を、基準ＩＧＦＥＴにおけるドレイン延長部の部分に沿ってのドレイン・ボディＰＮ接合の部分にわたってのドーパント濃度における変化よりも一層除々なものとさせる。ドレイン延長部２４２Ｅに沿ってのドレイン・ボディ接合２４８の部分に沿っての空乏領域の幅はそれにより増加される。このことはドレイン延長部２４２Ｅにおける電界を更に減少させる。その結果、基準ＩＧＦＥＴのドレイン延長部におけるよりもドレイン延長部２４２Ｅにおいてより少ない衝突イオン化が発生する。ドレイン延長部２４２Ｅにおける減少された衝突イオン化のために、ＩＧＦＥＴ１００はゲート誘電体層２６０内への損傷を発生させるホットキャリア注入の発生はより少ない。
【０１８７】
Ｎ＋ソース延長部２４０Ｅよりも一層軽度にドープされていることに加えて、Ｎ＋ドレイン延長部２４２ＥはＮ＋ソース延長部２４０Ｅよりも著しく一層深くに延在する。夫々の主要Ｓ／Ｄ部分よりも一層軽度にドープされており且つ上部半導体表面に沿ってＩＧＦＥＴのチャンネルゾーンを終端させる横方向Ｓ／Ｄ延長部を具備しているＩＧＦＥＴに対して、ｙＳＥ及びｙＤＥが夫々Ｓ／Ｄ延長部の最大深さを表すものとする。ＩＧＦＥＴ１００のドレイン延長部２４２Ｅの深さｙＤＥはソース延長部２４０Ｅの深さｙＳＥを著しく越える。ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥは、通常、そのソース延長部深さｙＳＥよりも少なくとも２０％、好適には少なくとも３０％、より好適には少なくとも５０％、更により好適には少なくとも１００％、一層大きなものである。幾つかの要因が、ドレイン延長部２４２Ｅがソース延長部２４０Ｅよりも著しく一層深くに延在することとさせる。
【０１８８】
ソース延長部２４０Ｅ及びドレイン延長部２４２Ｅは、各々、上部半導体表面下側の最大（即ちピーク）Ｎ型ドーパント濃度に到達する。上部半導体表面に沿ってＩＧＦＥＴのチャンネルゾーンを終端させ且つ上部半導体表面下側を概略的に横方向に延在している夫々の位置に沿って最大（即ちピーク）濃度が発生する半導体ドーパントによって画定されるＩＧＦＥＴのＳ／Ｄゾーンの夫々の主要Ｓ／Ｄ部分よりも一層軽度にドープされている横方向Ｓ／Ｄ延長部を具備しているＩＧＦＥＴに対して、ｙＳＥＰＫ及びｙＤＥＰＫを夫々該Ｓ／Ｄ延長部に対する延長部を画定するドーパントの最大濃度の位置における平均深さを表すものとする。ＩＧＦＥＴ１００のソース延長部２４０Ｅ及びドレイン延長部２４２Ｅに対する最大ドーパント濃度深さｙＳＥＰＫ及びｙＤＥＰＫを図１２に表してある。ソース延長部２４０Ｅに対する深さｙＳＥＰＫは通常０．００４−０．０２０μｍ、典型的に０．０１５μｍ、である。ドレイン延長部２４２Ｅに対する深さｙＤＥＰＫは、通常、０．０１０−０．０３０μｍ、典型的に０．０２０μｍ、である。
【０１８９】
ソース延長部２４０Ｅよりも著しく一層深くに延在するドレイン延長部２４２Ｅに貢献する一つの要因は、ＩＧＦＥＴ１００に対する前述したｙＳＥＰＫ及びｙＤＥＰＫ値によって表されるように、ソース延長部２４０Ｅ及びドレイン延長部２４２Ｅに対するイオン注入は、ドレイン延長部２４２Ｅにおける最大Ｎ型ドーパント濃度の深さｙＤＥＰＫがソース延長部２４０Ｅにおける最大Ｎ型ドーパント濃度の深さｙＳＥＰＫを著しく越えるように、実施される。ＩＧＦＥＴ１００に対する最大ドレイン延長部ドーパント濃度深さｙＤＥＰＫは、通常、その最大ソース延長部ドーパント濃度深さｙＳＥＰＫよりも少なくとも１０％、好適には少なくとも２０％、より好適には少なくとも３０％一層大きい。
【０１９０】
ドレイン延長部２４２Ｅがソース延長部２４０Ｅよりも一層軽度にドープされているので、ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける最大全Ｎ型ドーパント濃度はソース延長部２４０Ｅにおける深さｙＤＥＰＫにおける最大全Ｎ型ドーパント濃度よりも著しく一層低い。ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける最大全Ｎ型ドーパント濃度は、通常、ソース延長部２４０Ｅにおける深さｙＳＥＰＫにおける最大全Ｎ型ドーパント濃度の半分、好適には四分の一、より好適には十分の一、更に好適には二十分の一を越えることは無い。その結果、ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける最大正味Ｎ型ドーパント濃度は、ソース延長部２４０Ｅにおける深さｙＳＥＰＫにおける最大正味Ｎ型ドーパント濃度よりも著しく少なく、通常、その半分、好適にはその四分の一、より好適にはその十分の一、更により好適にはその二十分の一、である。別の言い方をすると、ソース延長部２４０Ｅにおける深さｙＳＥＰＫにおける最大全又は正味Ｎ型ドーパント濃度は、ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける最大全又は正味Ｎ型ドーパント濃度よりも著しく一層大きく、通常少なくとも２倍、好適には少なくとも４倍、より好適には少なくとも１０倍、更により好適には少なくとも２０倍、である。
【０１９１】
ソース延長部２４０Ｅよりも著しく一層深く延在するドレイン延長部２４２Ｅに貢献する２つの他の要因は、ｐ＋ソース側ハローポケット部分２５０が関与する。ハローポケット２５０におけるＰ型ドーパントは、ソース延長部２４０ＥにおけるＮ型の浅いソース延長部ドーパントの拡散を阻止し、それによりソース延長部深さｙＳＥを減少させる。ハローポケット２５０におけるＰ型ドーパントはソース延長部２４０Ｅの底部を一層高い位置において発生させてソース延長部深さｙＳＥを一層減少させる。
【０１９２】
ソース延長部２４０Ｅよりも著しく一層深くに延在しており且つそれよりも一層軽度にドープされているドレイン延長部２４２Ｅの結合は、ドレイン延長部２４２ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントをソース延長部２４０ＥにおけるＮ型の浅いソース延長部ドーパントよりも著しく一層垂直方向に拡散させる。従って、ドレイン延長部２４２Ｅにおける全Ｎ型ドーパントの分布は、ソース延長部２４０Ｅにおける全Ｎ型ドーパントの分布よりも著しく垂直方向に広がっている。
【０１９３】
ＩＧＦＥＴ１００又は基準ＩＧＦＥＴなどのＩＧＦＥＴを介してソースからドレインへ流れる電流は、通常、ドレインに入ると下方へ広がる。基準ＩＧＦＥＴのソース延長部及びドレイン延長部におけるＮ型ドーパント濃度がソース延長部２４０Ｅと実質的に同じにドープされており且つ同じ深さに延在している状態と比較して、ドレイン延長部２４２Ｅの増加した深さは、ドレイン延長部２４２Ｅを介しての電流の流れを基準ＩＧＦＥＴのドレイン延長部におけるよりも一層垂直方向に広がることを可能とさせる。従って、ドレイン延長部２４２Ｅにおける電流密度は基準ＩＧＦＥＴのドレイン延長部における電流密度未満である。
【０１９４】
ドレイン延長部２４２Ｅにおける全Ｎ型ドーパントの増加した広がりは、ドレイン延長部２４２Ｅにおける電界を基準ＩＧＦＥＴのドレイン延長部における電界より小さなものとさせる。基準ＩＧＦＥＴのドレイン延長部におけるよりもドレイン延長部２４２Ｅにおいてより少ない衝突イオン化が発生する。更に、基準ＩＧＦＥＴのドレイン延長部におけるよりもドレイン延長部２４２Ｅにおいて上部半導体表面から一層離れて衝突イオン化が発生する。基準ＩＧＦＥＴのゲート誘電体層よりもゲート誘電体２６０に到達するホットキャリアはより少ない。その結果、ＩＧＦＥＴ１００のゲート誘電体層２６０内へのホットキャリア注入の量は更に減少される。
【０１９５】
ドレイン延長部２４２Ｅは、ソース延長部２４０Ｅよりも、ゲート電極２６２下側を著しく更に横方向に延在している。夫々の主要Ｓ／Ｄ部分よりも一層軽度にドープされており且つ上部半導体表面に沿ってＩＧＦＥＴのチャンネルゾーンを終端させる横方向Ｓ／Ｄ延長部を具備しているＩＧＦＥＴに対して、ｘＳＥＯＬ及びｘＤＥＯＬがＩＧＦＥＴのゲート電極が夫々ソース延長部及びドレイン延長部とオーパーラップする量を表すものとする。ＩＧＦＥＴ１００のゲート電極２６２がドレイン延長部２４２Ｅとオーバーラップする量ｘＤＥＯＬは、ゲート電極２６２がソース延長部２４０Ｅとオーバーラップする量ｘＳＥＯＬを著しく超えている。ゲート電極オーバーラップｘＳＥＯＬ及びｘＤＥＯＬはＩＧＦＥＴ１００に対して図１２に示してある。ＩＧＦＥＴ１００のゲート対ドレイン延長部オーバーラップｘＤＥＯＬは、そのゲート対ソース延長部オーバーラップｘＳＥＯＬよりも、通常少なくとも２０％、好適には少なくとも３０％、より好適には少なくとも５０％、一層大きい。
【０１９６】
ゲート電極２６２のドレイン側端部近くのゲート誘電体物質の品質は、通常、不幸なことに、ゲート誘電体物質の残部の品質ほど良好なものでは無い。基準ＩＧＦＥＴのＳ／Ｄ延長部が、ソース延長部２４０Ｅがゲート電極２６２下側を横方向に延在するのと同じ量だけゲート電極下側を横方向に延在する状態と比較して、ドレイン延長部２４２Ｅがゲート電極２６２下側を横方向に延在する一層大きな量は、ドレイン延長部２４２Ｅを介しての電流の流れを、基準ＩＧＦＥＴのドレイン延長部におけるよりも垂直方向に更に広げさせることを可能とする。ドレイン延長部２４２Ｅにおける電流密度は更に減少される。このことは、基準ＩＧＦＥＴのドレイン延長部におけるよりも、ドレイン延長部２４２Ｅにおける衝突イオン化を更により少ないものとさせることとなる。ゲート誘電体層２６０内へのホットキャリア注入の量は更に一層減少される。減少されたドーピング、一層大きな深さ、及びドレイン延長部２４２Ｅの一層大きなゲート・電極オーバーラップに起因して、ＩＧＦＥＴ１００はゲート誘電体２６０内への損傷を発生するようなホットキャリア注入の影響を受けることは非常に小さく、それによりＩＧＦＥＴ１００のスレッシュホールド電圧を動作時間に関して非常に安定なものとさせることを可能とさせる。
【０１９７】
上部半導体表面に沿ってＩＧＦＥＴのチャンネルゾーンが終端される一層軽度にドープされている横方向ソース延長部及びドレイン延長部と夫々選択的な主要ソース及びドレイン部分を具備するＩＧＦＥＴに対して、ｙＳＭ及びｙＤＭが主要ソース及びドレイン部分の夫々の最大深さを表すものとする。ＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍの深さｙＤＭは、典型的に、主要ソース部分２４０Ｍの深さｙＳＭとほぼ同じである。ＩＧＦＥＴ１００に対する深さｙＳＭ及びｙＤＭの各々は、通常０．０８−０．２０μｍで、典型的には０．１４μｍである。ハローポケット部分２５０を画定するＰ型ドーパントが存在するために、ＩＧＦＥＴ１００の主要ソース部分深さｙＳＭはその主要ドレイン部分深さｙＤＭよりも僅かに小さいものとすることが可能である。
【０１９８】
ＩＧＦＥＴ１００の主要ソース部分２４０Ｍは、図１１−１及び１２の例においては、ソース延長部２４０Ｅよりも一層深くに延在している。従って、ＩＧＦＥＴ１００の主要ソース部分深さｙＳＭはそのソース延長部深さｙＳＥを越えている。対照的に、ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥはその主要ドレイン部分深さｙＤＭを越えている。従って、ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥはその主要延長部ドレイン部分深さｙＤＭを越えている。又、ドレイン延長部２４２Ｅは主要ドレイン部分２４２Ｍの下側を横方向に延在している。
【０１９９】
ｙＳ及びｙＤが、夫々、ＩＧＦＥＴのソース及びドレインの最大深さを表すものとする。深さｙＳ及びｙＤはＩＧＦＥＴのソース・ボディ及びドレイン・ボディＰＮ接合、即ち、ＩＧＦＥＴ１００に対してはソース・ボディ接合２４６及びドレイン・ボディ接合２４８、の夫々の最大深さである。図１１−１及び１２の例においては、ＩＧＦＥＴ１００の主要ソース部分深さｙＳＭがそのソース延長部深さｙＳＥを越えているので、ＩＧＦＥＴ１００のソース深さｙＳはその主要ソース部分深さｙＳＭと等しい。一方、ＩＧＦＥＴ１００のドレイン深さｙＤは、この例においては、そのドレイン延長部深さｙＤＥと等しい。何故ならば、ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥはその主要ドレイン部分深さｙＤＭを越えているからである。
【０２００】
ＩＧＦＥＴ１００のソース深さｙＳは通常０．０８−０．２０μｍであり、典型的に０．１４μｍである。ＩＧＦＥＴ１００のドレイン深さｙＤは通常０．１０−０．２２μｍであり、典型的に０．１６μｍである。ＩＧＦＥＴ１００のドレイン深さｙＤは、通常、そのソース深さｙＳを０．０１−０．０５μｍ、典型的には０．０２μｍだけ越えている。更に、ＩＧＦＥＴ１００のソース延長部深さｙＳＥは通常０．０１−０．１０μｍであり、典型的に０．０４μｍである。ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥは０．１０−０．２２μｍであり、典型的に０．１６μｍである。従って、ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥは、典型的に、そのソース延長部深さｙＳＥの約４倍であり、且つ、いずれの場合においても、典型的に、そのソース延長部深さｙＳＥの３倍を越えている。
【０２０１】
Ｄ３．非対称的高電圧ＮチャンネルＩＧＦＥＴのソース／ドレイン延長部における異なるドーパント
非対称的ＮチャンネルＩＧＦＥＴ１００のソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパント及びそのドレイン延長部２４２ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントは、同じ原子種とすることが可能である。例えば、これらのＮ型ドーパントの両方は砒素とすることが可能である。代替的に、両方のＮ型ドーパントを燐とすることが可能である。
【０２０２】
ＩＧＦＥＴ１００の特性、特にゲート誘電体層２６０内へのホットキャリア注入を回避する能力、は、ソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパントがドレイン延長部２４２ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントよりも一層高い原子量のものであるように選択される場合に、向上される。そのために、Ｎ型ディープＳ／Ｄ延長部ドーパントは１個の５ａ族元素であり、一方Ｎ型浅いソース延長部ドーパントは、Ｎ型ディープＳ／Ｄ延長部ドーパントとして使用される５ａ族元素よりも一層高い原子量の別の５ａ族元素である。好適には、Ｎ型ディープＳ／Ｄ延長部ドーパントは５ａ族元素の燐であり、一方Ｎ型浅いソース延長部ドーパントは一層高い原子量の５ａ族元素の砒素である。Ｎ型浅いソース延長部ドーパントは、一層高い原子量の５ａ族元素であるアンチモンとすることも可能である。その場合には、Ｎ型ディープＳ／Ｄ延長部ドーパントは砒素又は燐である。
【０２０３】
イオン注入される半導体ドーパントはレンジ（range）とストラグル（straggle）によって特性付けされる。レンジとはイオン注入された物質内におけるドーパントの原子によって移動される平均距離である。ストラグルとは、そのレンジの標準偏差である。換言すると、ストラグルは、ドーパント原子によって移動される実際の距離がドーパント原子によって移動される平均距離からの差異の標準量である。その一層高い原子量のために、Ｎ型浅いソース延長部ドーパントは、同じイオン注入エネルギ又はモノシリコンにおける同じレンジにおいてＮ型ディープＳ／Ｄ延長部ドーパントよりもモノシリコン内においてのストラグルは一層少ない。
【０２０４】
更に、Ｎ型浅いソース延長部ドーパントの一層高い原子量は、Ｎ型ディープＳ／Ｄ延長部ドーパントよりも一層低い拡散係数を有するものとさせる。同じ熱処理に露呈された場合に、Ｎ型浅いソース延長部ドーパントの原子は、Ｎ型ディープＳ／Ｄ延長部ドーパントの原子よりも、ＩＧＦＥＴ１００のモノシリコン内においての拡散はより少ない。Ｎ型浅いソース延長部ドーパントの一層低いストラグル及び一層低い拡散係数は、ＩＧＦＥＴ１１００のソース抵抗を減少させる。その結果、ＩＧＦＥＴ１００は一層多くの電流を導通させる。そのトランスコンダクタンスが有益的に増加される。
【０２０５】
Ｎ型ディープソース延長部ドーパントの一層低いストラグル及び一層低い拡散は、ソース延長部２４０Ｅに一層シャープなドーパント濃度分布を与える。このことは、ハローポケット部分２５０とソース延長部２４０Ｅとの間の相互作用を改善する。実質的に同じ製造パラメータに従ってＩＧＦＥＴ１００の複数ユニットの製造期間中に、ユニット毎の変動はより少なく且つ一層良好なＩＧＦＥＴマッチングが得られる。一方、Ｎ型ディープＳ／Ｄ延長部ドーパントの一層高いストラグル及び一層大きな拡散は、ドレイン延長部２４２Ｅに一層ソフトな（一層拡散した）ドーパント濃度分布を与える。ドレイン延長部２４２Ｅにおけるピーク電界は上述したものよりも更に一層減少される。ＩＧＦＥＴ１００の高電圧信頼性がかなり改善される。
【０２０６】
Ｄ４．非対称的高電圧ＮチャンネルＩＧＦＥＴにおけるドーパント分布
非対称的高電圧ＮチャンネルＩＧＦＥＴ１００のソース２４０に沿ってのハローポケット部分２５０の存在は、チャンネルゾーン２４４を、上述した如く、非対称的で長手方向にドーパントをグレイデッド即ち勾配を付けたものとさせる。そース延長部ドーピングよりも一層軽度のドレイン延長部ドーピング、ソース延長部深さよりも一層大きなドレイン延長部深さ、及びゲート電極対ソース延長部オーバーラップよりも一層大きなゲート電極対ドレイン延長部オーバーラップは、ＩＧＦＥＴ１００に更なる非対称性を与える。上述した如く、ボディ物質１８０はエンプティ（empty）ウエル即ち空のウエルである。ＩＧＦＥＴ１００のドーピング非対称性及びボディ物質１８０の空のウエルドーピング特性の更なる理解は、図１３（ａ）−（ｃ）（集約的に「図１３」）、図１４（ａ）−（ｃ）（集約的に「図１４」）、図１５（ａ）−（ｃ）（集約的に「図１５」）、図１６（ａ）−（ｃ）（集約的に「図１６」）、図１７（ａ）−（ｃ）（集約的に「図１７」）、及び図１８（ａ）−（ｃ）（集約的に「図１８」）を助けを借りて簡単化される。
【０２０７】
図１３はＩＧＦＥＴ１００に対して長手方向距離ｘの関数としての上部半導体表面に沿っての例示的なドーパント濃度を提示している。図１３に提示されている曲線は、チャンネルゾーン２４４における非対称的長手方向ドーパントグレーティング及びドレイン延長部２４２Ｅがソース延長部２４０Ｅよりもゲート電極２６２下側を更に延在することから発生するＳ／Ｄ延長部非対称性の例を例示している。
【０２０８】
図１４−１８は、ＩＧＦＥＴ１００に対する例示的な垂直ドーパント濃度情報を提示している。主要ソース部分２４０Ｍ及び空のウエル主要ボディ物質部分２５４を介して仮想的垂直線２７４Ｍに沿っての深さの関数としての例示的なドーパント濃度が図１４に提示されている。図１５は、ゲート電極２６２のソース側及びソース延長部２４０Ｅを介しての仮想的垂直線２７４Ｅに沿っての深さｙの関数としての例示的ドーパント濃度を提示している。チャンネルゾーン２４４及び主要ボディ物質部分２５４を介しての仮想的垂直線２７６に沿っての深さｙの関数としての例示的ドーパント濃度が図１６に提示されている。ハローポケット部分２５０及びドレイン２４２の間の垂直位置を介して垂直線２７６が通過している。図１７は、ゲート電極２６２のドレイン側でドレイン電極２４２Ｅを介しての仮想的垂直線２７８Ｅに沿っての深さｙの関数としての例示的ドーパント濃度を提示している。主要ドレイン部分２４２Ｍ及びボディ物質部分２５４を介しての仮想的垂直線２７８Ｍに沿っての深さｙの関数としての例示的ドーパント濃度が図１８に提示されている。
【０２０９】
夫々、主要ソース部分２４０Ｍ、チャンネルゾーン２４４、及び主要ドレイン部分２４２Ｍに対する図１４，１６、１８に提示されている曲線は、主要ボディ物質部分２５４及びハローポケット部分２５０によって形成されるボディ物質１８０の空のウエルドーピング特性の例を主に例示している。夫々、ソース延長部２４０Ｅ及びドレイン延長部２４２Ｅに対する図１５及び１７に提示されている曲線は、ドレイン延長部２４２Ｅが一層軽度にドープされており且つソース延長部２４０Ｅよりも一層深くに延在していることから発生するＳ／Ｄ延長部非対称性の１例を主に例示している。ＰＮ接合２２４におけるボディ物質１８０の底部がソース延長部２４０Ｅ及びドレイン延長部２４２Ｅの底部よりもかなり下側にあるので、図１５及び１７は図１４，１６，１８よりも一層小さな深さスケールにある。
【０２１０】
図１３（ａ）は、主として領域１３６，２１０，２４０Ｍ，２４０Ｅ，２４２Ｍ，２４２Ｅ，２５０，２５４を画定しており、従ってチャンネルゾーン２４４の非対称的長手方向ドーパントグレイディング及びソース延長部２４０Ｅとドレイン延長部２４２Ｅにわたるゲート電極２６２のオーバーラップの非対称的性質を確立している個別的半導体ドーパントの上部半導体表面に沿っての濃度ＮＩを特に示している。図１４ａ，１５ａ，１６ａ，１７ａ，１８ａは、特に、領域１３６，２１０，２４０Ｍ，２４０Ｅ，２４２Ｍ，２４２Ｅ、２５０，２５４を垂直方向に画定し、従って、夫々、（ａ）主要ソース部分２４０Ｍ及び空のウエル主要ボディ物質部分２５４の下側に存在する物質、（ｂ）ソース延長部２４０Ｍ，（ｃ）チャンネルゾーン２４４及び主要ボディ物質部分２５４の下側に存在する物質、即ち外側ハローポケット部分２５０、（ｄ）ドレイン延長部２４２Ｅ，及び（ｅ）主要ドレイン部分２４２Ｍ及びボディ物質部分２５４の下側に存在する物質、における垂直ドーパント分布を確立する、個別的な半導体ドーパントの仮想的垂直線１７４Ｍ，１７４Ｅ，２７６，２７８Ｅ，２７８Ｍに沿っての濃度ＮＩを例示している。
【０２１１】
図１３ａ，１４ａ，１５ａ，１６ａ，１７ａ，１８ａにおける曲線２１０’、２４０Ｍ’，２４０Ｅ’，２４２Ｍ’，２４２Ｅ’は、ディープＮウエル２１０、主要ソース部分２４０Ｍ、ソース延長部２４０Ｅ、主要ドレイン部分２４２Ｍ、及びドレイン延長部２４２Ｅを夫々形成するために使用されたＮ型ドーパントの濃度ＮＩ（表面及び垂直）を表している。曲線１３６’，２５０’，２５４’は、基板領域１３６、ハローポケット２５０、及び空のウエル主要ボディ物質部分２５４を夫々形成するために使用したＰ型ドーパントの濃度ＮＩ（表面及び垂直）を表している。品目２４６＃，２４８＃，２２４＃は、どこで正味ドーパント濃度ＮＮがゼロとなるかを表しており、従って、夫々、ソース・ボディ接合２４６、ドレイン・ボディ接合２４８、及びＰ型空の主要ウエル領域１８０とディープＮウエル領域２１０との間の分離用ＰＮ接合２２４の位置を表している。
【０２１２】
上部半導体表面に沿っての領域２４０Ｍ，２４０Ｅ，２４２Ｍ，２４２Ｅ，２５０，２５４における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴが図１３ｂに示されている。図１４ｂ，１５ｂ，１６ｂ，１７ｂ，１８ｂは、垂直線２７４Ｍ，２７４Ｅ，２７６，２７８Ｅ，２７８Ｍに沿っての領域１３６，２１０，２４０Ｍ，２４０Ｅ，２４２Ｍ，２４２Ｅ，２５０，２５４における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴを種々に図示している。領域１３６，２５０，２５４に夫々対応する曲線セグメント１３６”，２５０”，２５４”は、Ｐ型ドーパントの全濃度ＮＴを表している。図１３ｂにおける品目２４４”はチャンネルゾーン２４４に対応しており且つ曲線セグメント２５０”及び２５４”のチャンネルゾーン部分を表している。図１４ｂ，１５ｂ，１６ｂ，１７ｂ，１８ｂにおける品目１８０”は空のウエルボディ物質１８０に対応している。
【０２１３】
図１４ｂ，１５ｂ，１６ｂ，１７ｂ，１８ｂにおける曲線２４０Ｍ”，２４０Ｅ”，２４２Ｍ”，２４２Ｅ”は、夫々、主要ソース部分２４０Ｍ，ソース延長部２４０Ｅ、主要ドレイン部分２４２Ｍ及びドレイン延長部２４２Ｅに対応しており且つＮ型ドーパントの全濃度ＮＴを表している。図１３ｂ及び１４ｂにおける品目２４０”はソース２４０に対応しており且つ曲線セグメント２４０Ｍ”及び２４０Ｅ”の結合を表している。図１３ｂ及び１８ｂにおける品目２４２”はドレイン２４２に対応しており且つ曲線セグメント２４２Ｍ”及び２４２Ｅ”の結合を表している。品目２４６＃，２４８＃，２２４＃は、夫々、接合２４６，２４８，２２４の位置を表している。図１５ｂにおける曲線２１０”は図１６ａにおける曲線２１０’と同じである。図１７ｂにおける曲線２５４”は図１７ａにおける曲線２５４’とほぼ同じである。
【０２１４】
図１３ｃは上部半導体表面に沿っての正味ドーパント濃度ＮＮを示している。垂直線２７４Ｍ，２７４Ｅ，２７６，２７８Ｅ，２７８Ｍに沿っての正味ドーパント濃度ＮＮが夫々の図１４ｃ，１５ｃ，１６，１７ｃ，１８ｃに提示されている。曲線セグメント２５０＊及び２５４＊が夫々の領域２５０及び２５４におけるＰ型ドーパントの正味濃度ＮＮを表している。図１３ｃにおける品目２４４＊は、チャンネルゾーン曲線セグメント２５０＊及び２５４＊の結合を表しており、従ってチャンネルゾーン２４４における正味Ｐ型ドーパントの濃度ＮＮを提示している。図１４ｃ，１５ｃ，１６ｃ，１７ｃ，１８ｃにおける品目１８０＊は空のウエルボディ物質１８０に対応している。
【０２１５】
主要ソース部分２４０Ｍ、ソース延長部２４０Ｅ、主要ドレイン部分２４２Ｍ、及びドレイン延長部２４２Ｅにおける正味Ｎ型ドーパントの濃度ＮＮは、夫々、図１３ｃ、１４ｃ、１５ｃ，１６ｃ，１７ｃ，１８ｃにおける曲線セグメント２４０Ｍ＊，２４０Ｅ＊，２４２Ｍ＊，２４２Ｅ＊によって表されている。図１３ｃ及び１４ｃにおける品目２４０＊はソース２４０に対応しており且つ曲線セグメント２４０Ｍ＊及び２４０Ｅ＊の結合を表している。図１３ｃ及び１８ｃにおける品目２４２＊はドレイン２４２に対応しており且つ曲線セグメント２４２Ｍ＊及び２４２Ｅ＊の結合を表している。
【０２１６】
図１３に示されているように、上部半導体表面に沿ってのドーパント分布について、ＩＧＦＥＴ１００のドーピング非対称性及びボディ物質１８０の空のウエルドーピング特性を更に調べて、検討する。ディープＮウエル２１０を画定するディープＮウエルドーパントの濃度ＮＩは上部半導体表面に沿って非常に低く、１×１０１４原子数／ｃｍ３未満であり、ディープＮウエル２１０は実効的に上部半導体表面に到達するものではない。従って、ディープＮウエル２１０に対する濃度ＮＩ，ＮＴ，ＮＮを表す参照記号２１０’，２１０”，２１０＊は図１３には表れない。更に、ディープＮウエルドーパントは、上部半導体表面に沿ってか又は下側かに拘わらずに、ソース２４０、チャンネルゾーン２４４、又はドレイン２４２のドーパント特性に何らの著しい影響を与えるものではない。
【０２１７】
主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍを画定する場合に使用したＮ型主要Ｓ／Ｄドーパントに対して上部半導体表面に沿っての濃度ＮＩは、図１３ａにおいて夫々の曲線２４０Ｍ’及び２４２Ｍ’によって表されている。図１３ａにおける曲線２４０Ｅ’によって表される上部半導体表面に沿っての濃度ＮＩを有するＮ型浅いソース延長部ドーパントは主要ソース部分２４０Ｍ中に存在している。図１３ａにおける曲線２４２Ｅ’によって表される上部半導体表面に沿っての濃度ＮＩを有するＮ型ディープＳ／Ｄ延長部ドーパントは、同様に、主要ドレイン部分２４２Ｍ内に存在する。曲線２４０Ｅ’及び２４２Ｅ’に対しての夫々曲線２４０Ｍ’及び２４２Ｍ’の比較は、上部半導体表面に沿ってのソース２４０及びドレイン２４２においての全Ｎ型ドーパントの濃度ＮＴの最大値は、夫々、図１３ｂにおける曲線セグメント２４０Ｍ”及び２４２Ｍ”によって夫々示されているように、主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍにおいて発生すること、を示している。
【０２１８】
図１３ａにおける曲線１３６’及び２５４’によって夫々表されている上部半導体に沿っての濃度ＮＩを有する空の主要ウエルドーパント及びＰ型バックグラウンドドーパントがソース２４０及びドレイン２４２の両方に存在している。更に、図１３ａにおける曲線２５０’によって表されている上部半導体表面に沿っての濃度ＮＩを有するＰ型ソースハロードーパントがドレイン２４２内にではなくソース２４０内に存在している。
【０２１９】
図１３ｂを図１３ａと比較すると、図１３ｂにおいて夫々の曲線２４０”及び２４２”によって表されているソース２４０及びドレイン２４２の両方における全Ｎ型ドーパントの上部表面濃度ＮＴが、ソース・ボディ接合２４６及びドレイン・ボディ接合２４８の近くを除いて、図１３ａにおける夫々の曲線１３６’，２５０’，２５４’によって表されているＰ型バックグランド、ソースハロー、及び空の主要ウエルドーパントの上部表面濃度ＮＩの和よりもかなり一層大きいことを示している。正味ドーパント濃度ＮＮが接合２４６及び２４８においてゼロへ移行する場合には、ソース２４０及びドレイン２４２における全Ｎ型ドーパントの上部表面濃度ＮＴは、図１３ｃにおける曲線セグメント２４０Ｍ＊及び２４２Ｍ＊によって夫々表されているソース２４０及びドレイン２４２における正味Ｎ型ドーパントの上部表面濃度ＮＮにおいて大部分が夫々反映される。従って、上部半導体表面に沿ってのソース２４０及びドレイン２４２における正味ドーパント濃度ＮＮの最大値は、夫々、主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍにおいて発生する。
【０２２０】
曲線部分２４０Ｍ＊及び２４２Ｍ＊によって更に表されるように、Ｎ＋＋主要ソース部分２４０Ｍ及びＮ＋＋主要ドレイン部分２４２Ｍにおける正味ドーパント濃度ＮＮの最大値は上部半導体表面に沿ってほぼ同じであり、通常は少なくとも１×１０２０原子数／ｃｍ３であり、典型的には４×１０２０原子数／ｃｍ３である。主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍにおける上部表面濃度ＮＮの最大値は、容易に、少なくとも１×１０１９−３×１０１９原子数／ｃｍ３程度に低下することが可能である。主要ソース部分２４０Ｍは主要ドレイン部分２４２Ｍよりも僅かに一層高度にドープさせることが可能である。従って、主要ソース部分２４０Ｍにおける正味上部表面ドーパント濃度Ｎｎの最大値は、主要ドレイン部分２４２Ｍにおける正味上部表面ドーパント濃度ＮＮの最大値を越える。
【０２２１】
上部半導体表面に沿って主要ソース部分２４０Ｍからソース延長部２４０Ｅへ移る場合に、ソース２４０における全Ｎ型ドーパントの濃度ＮＴは主要ソース部分２４０Ｍにおける最大値から図１３ｂにおける複合ソース曲線２４０”によって示されているようにソース延長部２４０Ｅにおける一層低い値へ降下する。複合ドレイン曲線２４２”は、同様に、ドレイン２４２における全Ｎ型ドーパントの濃度ＮＴが、上部半導体表面に沿って主要ドレイン部分２４２Ｍからドレイン延長部２４２Ｅへ移る場合に、主要ドレイン部分２４２Ｍにおける最大値からドレイン延長部２４２Ｅにおける一層低い値へ降下することを示している。ソース延長部２４０Ｅ及びドレイン延長部２４２Ｅにおけるこれら２つの一層低いＮＴ値は以下に説明するように異なる。
【０２２２】
ソース延長部２４０Ｅ及びドレイン延長部２４２Ｅは、上述した如く、通常、Ｎ型浅いソース延長部及びディープＳ／Ｄ延長部ドーパントの夫々のイオン注入によって画定される。イオン注入が、（ａ）ソース延長部２４０Ｅにおける深さｙＳＥＰＫにおける最大全Ｎ型ドーパント濃度がドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける最大全Ｎ型ドーパント濃度の通常少なくとも２倍、好適には少なくとも４倍、より好適には少なくとも１０倍、更により好適には少なくとも２０倍であり、且つ（ｂ）ドレイン延長部２４２Ｅの最大ドーパント濃度深さｙＤＥＰＫがソース延長部２４０Ｅの最大ドーパント濃度深さｙＳＥＰＫの通常少なくとも１０％、好適には少なくとも２０％、更に好適には少なくとも３０％一層大きいように、実施される場合に、ソース延長部２４０Ｅの上部表面に沿って曲線２４０Ｅ’によって表されるＮ型浅いソース延長部ドーパントの濃度ＮＩの最大値は、図１３ａに示されているように、ドレイン延長部２４２Ｅの上部表面に沿って曲線２４２Ｅ’によって表されているＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩの最大値を著しく越える。ソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパントの上部表面濃度ＮＩの最大値は、ドレイン延長部２４２ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントの上部表面濃度ＮＩの最大値の、通常少なくとも２倍、好適には少なくとも３倍、より好適には少なくとも５倍、典型的には１０倍である。
【０２２３】
Ｐ型バックグラウンドドーパントの濃度ＮＩは、Ｎ型浅いソース延長部ドーパントの濃度ＮＩ及びＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩと比較して非常に低いので、上部半導体表面に沿ってのＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩに対するＮ型浅いソース延長部ドーパントの濃度ＮＩの比は、図１３ｂ及び１３ｃに夫々示されているように、全ドーパント濃度ＮＴ及び正味ドーパント濃度ＮＮにおいて実質的に反映されている。その結果、正味Ｎ型ドーパントの濃度ＮＮの最大値は、ドレイン延長部２４２Ｅの上部表面に沿ってよりもソース延長部２４０Ｅの上部表面に沿って、著しく一層大きく、通常は少なくとも２倍であり、好適には少なくとも３倍であり、より好適には少なくとも５倍であり、典型的には１０倍である。ソース延長部２４０Ｅにおける上部表面濃度ＮＮの最大値は通常は１×１０１９−２×１０２０原子数／ｃｍ３であり、典型的に４×１０１９原子数／ｃｍ３である。従って、ドレイン延長部２４２Ｅにおける上部表面濃度ＮＮの対応する最大値は通常は１×１０１８−２×１０１９原子数／ｃｍ３であり、典型的には４×１０１８原子数／ｃｍ３である。
【０２２４】
垂直線２７４Ｅ及び２７８Ｅに夫々沿ってのソース延長部２４０Ｅ及びドレイン延長部２４２Ｅにおける垂直ドーパント分布については、ソース延長部２４０Ｅを介しての垂直線２７４Ｅは主要ソース部分２４０Ｍから十分に離れており、主要ソース部分２４０Ｍを画定するＮ型主要Ｓ／Ｄドーパントは線２７４Ｅに沿って全Ｎ型ドーパント濃度ＮＮに何らの著しい影響を与えるものではない。従って、図１５ａにおける曲線２４０Ｅ’は曲線２４０Ｅ”とほぼ同一であり、それは、図１５ｂにおいて、ソース延長部２４０Ｅにおける全Ｎ型ドーパントの濃度ＮＴを表している。その結果、Ｎ型浅いソース延長部ドーパントの濃度ＮＩが線２７４Ｅに沿ってその最大値に到達する深さは、ソース延長部２４０Ｅにおける全Ｎ型ドーパント濃度ＮＴの最大値における深さｙＳＥＰＫにほぼ等しい。
【０２２５】
図１５ａにおける曲線２４０Ｅ’上の小円は、ソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパントの濃度ＮＩの最大値の深さｙＳＥＰＫを表している。ソース延長部２４０Ｅにおける深さｙＳＥＰＫにおける最大ＮＩドーパント濃度は通常は１×１０１９−６×１０２０原子数／ｃｍ３であり、典型的には１．２×１０２０原子数／ｃｍ３である。
【０２２６】
同様の態様で、ドレイン延長部２４２Ｅを介しての垂直線２７８Ｅは主要ドレイン部分２４２Ｍから十分に離れているので、主要ドレイン部分２４２Ｍを画定するＮ型主要Ｓ／Ｄドーパントは線２７８Ｅに沿っての全Ｎ型ドーパント濃度ＮＮに何らの顕著な影響を与えるものでは無い。従って、図１７ａにおける曲線２４２Ｅ’は、図１７ｂにおいて、ドレイン延長部２４２Ｅにおける全Ｎ型ドーパントの濃度ＮＴを表す曲線２４２Ｅ”とほぼ同一である。その結果、Ｎ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩが線２７４Ｅに沿ってその最大値に到達する深さは、ドレイン延長部２４２Ｅにおける全Ｎ型ドーパント濃度ＮＴの最大値の深さｙＤＥＰＫにほぼ等しい。
【０２２７】
図１７ａにおける曲線２４２Ｅ’上の小円は、同様に、ドレイン延長部２４２ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩの最大値の深さｙＤＥＰＫを表している。ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける最大ＮＩドーパント濃度は５×１０１７−６×１０１９原子数／ｃｍ３であり、典型的には３．４×１０１８原子数／ｃｍ３である。
【０２２８】
Ｎ型浅いソース延長部ドーパントの濃度ＮＩの最大値の深さｙＳＥＰＫを表す小円が付けられた曲線２４０Ｅ’は、図１７ａにおいて点線形式で繰返し示されている。そこに示されているように、ドレイン延長部２４２Ｅに対する深さｙＤＥＰＫはソース延長部２４０Ｅに対する深さｙＳＥＰＫよりも著しく一層大きい。図１７ａは、深さｙＤＥＰＫが深さｙＳＥＰＫよりも３０％を越えて一層大きい場合の例を提示している。
【０２２９】
図１７ａは、又、ソース延長部２４０Ｅにおける深さｙＳＥＰＫにおけるＮ型浅いソース延長部ドーパントの濃度ＮＩの最大値は、ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおけるＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩの最大値よりも著しく一層大きいことを示している。図１５及び１７の例においては、深さｙＳＥＰＫにおけるＮ型浅いソース延長部ドーパントの最大濃度は、深さｙＤＥＰＫにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度の３０倍と４０倍との間である。
【０２３０】
図１５ｂ及び１７ｂにおける曲線２４０Ｅ”及び２４２Ｅ”上の小円は、夫々、深さｙＳＥＰＫ及びｙＤＥＰＫを表している。深さｙＳＥＰＫを表す小円を有する曲線２４０Ｅ”は、図１７ｂにおいて点線形式で繰返し示されている。曲線２４０Ｅ”及び２４２Ｅ”は夫々図１５及び１７の例における曲線２４０Ｅ’及び２４２Ｅ’とほぼ同一であるので、この例におけるソース延長部２４０Ｅにおける深さｙＳＥＰＫにおける全Ｎ型ドーパントの最大濃度は、ドレイン延長部２４２Ｅにおける深さｙＤＥＰＫにおける全Ｎ型ドーパントの最大濃度の３０倍と４０倍との間にある。
【０２３１】
図１５ｃ及び１７ｃにおいて、ソース延長部２４０Ｅ及びドレイン延長部２４２Ｅにおける正味Ｎ型ドーパントの正味濃度ＮＮを夫々表している曲線２４０Ｅ＊及び２４２Ｅ＊は深さｙＳＥＰＫ及びｙＤＥＰＫを表すための夫々の小円を有している。深さｙＳＥＰＫを表す小円を有する曲線２４０Ｅ＊は図１７ｃにおいて点線形式で繰返し示されている。
【０２３２】
暫時図１７ａに戻ると、ドレイン延長部２４２ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントの分布は、曲線２４２Ｅ’及び２４０Ｅ’の形状によって示されるように、ソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパントの分布よりも著しく垂直方向に広がっている。曲線２４２Ｅ”及び２４０Ｅ”が図１５及び１７の例における曲線２４２Ｅ’及び２０４Ｅ’と夫々ほぼ同一であるので、ドレイン延長部２４２Ｅを介しての垂直線２７８Ｅに沿っての全Ｎ型ドーパントの分布は、同様に、図１７ｂにおける曲線２４２Ｅ”及び２４０Ｅ”によって示されるように、ソース延長部２４０Ｅを介しての垂直線２７４Ｅに沿っての全Ｎ型ドーパントの分布よりも垂直方向に著しく一層に広がっている。図１７ｃに示されているように、このことはドレイン延長部２４２Ｅの深さｙＤＥをソース延長部２４０Ｅの深さｙＳＥを著しく越えるものとさせている。ＩＧＦＥＴ１００のドレイン延長部深さｙＤＥは、図１５及び１７の例においては、そのソース延長部深さｙＳＥの２倍を越えている。
【０２３３】
ソース２４０を画定するＮ型主要Ｓ／Ｄドーパントは、主要ソース部分２４０Ｍに適当に近く、従って垂直線２７４Ｅよりもソース部分２４０Ｍへ一層近い位置においてソース延長部２４０Ｅを介して通過する仮想的垂直線に沿ってのソース延長部２４０Ｅにおける全Ｎ型ドーパントの濃度ＮＴに著しい影響を有している。その結果、該浅いソース延長部ドーパントの濃度ＮＩがソース延長部２４０Ｅを介してのその他の線に沿ってその最大値に到達する深さは、ソース延長部２４０Ｅにおける全Ｎ型ドーパント濃度ＮＴの最大値の深さｙＳＥＰＫとは幾分異なる場合がある。同様に、ドレイン２４２を画定するＮ型主要Ｓ／Ｄドーパントは、主要ドレイン部分２４２Ｍに適当に近く、従って垂直線２７８Ｅよりもドレイン部分２４２Ｍに一層近い位置においてドレイン延長部２４２Ｅを介して通過する仮想的垂直線に沿ってのドレイン延長部２４２Ｅにおける正味Ｎ型ドーパントの濃度ＮＮに著しい影響を有している。Ｎ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩが、ドレイン延長部２４２Ｅを介してのその他の線に沿ってその最大値に到達する深さは、同様に、ドレイン延長部２４２Ｅにおける全Ｎ型ドーパント濃度ＮＴの最大値の深さｙＤＥＰＫから幾分異なる場合がある。しかしながら、線２７４Ｅ及び２７８Ｅに沿っての全及び正味ドーパント濃度特性は、一般的に、この様なその他の仮想的垂直線に沿っても満足されるものであるが、それは、それらの線が夫々主要Ｓ／Ｄ部分２４０Ｍ及び２４２Ｍに近すぎないまでである。
【０２３４】
チャンネルゾーン２４４へ移ると、チャンネルゾーン２４４における非対称的グレイディング（grading）は、上述した如く、ソース１４０に沿ってのハローポケット部分２５０の存在から発生する。図１３ａは、ソース側ハローポケット２５０におけるＰ型ドーパントは上部半導体表面に沿って３つの一次成分、即ち３つの別々のドーピング操作で供給される成分、を有している。これらの３つの一次Ｐ型ドーパント成分の内の一つは図１３ａにおいて曲線１３６’によって表されているＰ型バックグラウンドドーパントである。該Ｐ型バックグラウンドドーパントは、通常、領域２１０，２４０，２４２，２５０，２５４を包含するモノシリコン物質の全てにわたり低いほぼ一様な濃度で存在している。該Ｐ型バックグラウンドドーパントの濃度は、通常、１×１０１４−８×１０１４原子数／ｃｍ３であり、典型的には４×１０１４原子数／ｃｍ３である。
【０２３５】
上部半導体表面に沿ってのハローポケット部分２５０におけるＰ型ドーパントの３つの一次成分の内の別のものは、図１３ａにおいて曲線２５４’によって表されているＰ型空の主要ウエルドーパントである。該Ｐ型空の主要ウエルドーパントの濃度も上部半導体表面に沿って極めて低く、通常４×１０１５−２×１０１６原子数／ｃｍ３であり、典型的には６×１０１５原子数／ｃｍ３である。これらの一次Ｐ型ドーピング成分の内の３番目のものは図１３ａにおいて曲線２５０’によって表されているＰ型ソースハロードーパントである。該Ｐ型ソースハロードーパントは、ハローポケット部分２５０を画定するために、高い上部表面濃度において与えられており、通常は５×１０１７−３×１０１８原子数／ｃｍ３であり、典型的には１×１０１８原子数／ｃｍ３である。Ｐ型ソースハロードーパントの上部表面濃度の特定の値はＩＧＦＥＴ１００のスレッシュホールド電圧を設定するために臨界的に調節され、典型的には５％以内の精度である。
【０２３６】
該Ｐ型ソースハロードーパントは、図１３ａに曲線２５０’で表しているように、ソース２４０内にも存在している。ソース２４０におけるＰ型ソースハロードーパントの濃度ＮＩは、典型的に、その全上部表面に沿って実質的に一定である。ソース２４０から上部半導体表面に沿ってチャンネルゾーン２４４へ長手方向に移る場合に、Ｐ型ソースハロードーパントの濃度ＮＩは、ソース２４０における実質的に一定レベルからソース２４０とドレイン２４２との間の位置において基本的にゼロへ減少する。
【０２３７】
上部半導体表面に沿ってのチャンネルゾーン２４４における全Ｐ型ドーパントがＰ型バックグラウンドドーパントと、空の主要ウエルドーパントと、上部表面に沿ってのソースハロードーパントとの和であるので、上部表面に沿っての全Ｐ型チャンネルゾーンドーパントは図１３ｂにおける曲線セグメント２４４”によって表される。曲線セグメント２４４”における変化は、ソース２４０からドレイン２４２へチャンネルゾーン２４４を横断して長手方向に移る場合に、上部表面に沿ってのゾーン２４４における全Ｐ型ドーパントの濃度ＮＴは、ソース２４０におけるＰ型ソースハロードーパントの基本的に一定の値からソース２４０とドレイン２４２との間の位置におけるＰ型主要ウエルドーパントの低い上部表面の値へ降下し、次いでドレイン２４２への距離の残部に対してはその低い値に留まることを示している。
【０２３８】
Ｐ型ソースハロードーパントの濃度ＮＩは、幾つかの実施例においては、ソース２４０からドレイン２４２への距離の一部に対して基本的に一定のソースレベルにあり且つ次いで前述した態様で減少する場合がある。その他の実施例においては、Ｐ型ソースハロードーパントの濃度ＮＩは、ソース２４０の上部表面の一部のみに沿って基本的に一定のソースレベルにあり、次いでソース２４０の上部表面内の或る位置からソース・ボディ接合２４６へ上部半導体表面に沿って長手方向に移る場合に、減少する場合がある。そうである場合には、チャンネルゾーン２４４におけるＰ型ソースハロードーパントの濃度ＮＩは、ドレイン２４２へ向かってゾーン２４４を横断して長手方向に移る場合に、ソース・ボディ接合２４６を交差する直後に減少する。
【０２３９】
上部半導体表面に沿ってのチャンネルゾーン２４４におけるＰ型ソースハロードーパントの濃度ＮＩがソース２４０からドレイン２４２への距離の一部に対して基本的に一定のソースレベルにあるか無いかに拘わらずに、上部表面に沿ってのゾーン２４４内の全Ｐ型ドーパントの濃度ＮＴは、ゾーン２４４がソース２４０と合流する箇所においてよりもゾーン２４４がドレイン２４２と合流する箇所において一層低い。特に、チャンネルゾーン２４４における全Ｐ型ドーパントの濃度ＮＴは、上部表面に沿ってのソース・ボディ接合２４６においてよりも、上部半導体表面に沿ってドレイン・ボディ接合２４８において、通常は少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも５０の係数、一層低く、典型的には１００の係数又はそれ以上一層低い。
【０２４０】
図１３ｃは、曲線２４４＊によって表されているように、上部半導体表面に沿ってのチャンネルゾーン２４４内の正味Ｐ型ドーパントの濃度ＮＮが、上部表面に沿ってのゾーン２４４内の正味Ｐ型ドーパントの濃度ＮＮがＰＮ接合２４６及び２４８においてゼロへ降下していることを除いて、上部表面に沿ってのゾーン２４４内の全Ｐ型ドーパントの濃度ＮＴと同様の態様で変化している、ことを示している。従って、チャンネルゾーン２４４のソース側は、ドレイン側と比較して、Ｐ型ドーパントの高い正味量を有している。チャンネルゾーン２４４におけるＰ型ドーパントの高いソース側量は、ソース・ボディ接合２４６に沿っての空乏領域のチャンネル側部分の厚さを減少させる。
【０２４１】
又、チャンネルゾーン２４４のソース側に沿っての高いＰ型ドーパント濃度は、ソース２４０をドレイン２４２における比較的高い電界から遮蔽する。このことが発生する理由は、ドレイン２４２からの電界線が、ソース２４０に沿っての空乏領域内のイオン化されたドーパント原子上で終端し且つ電子に対する電位障壁を有害に低下させる代わりに、ハローポケット部分２５０内のイオン化されたＰ型ドーパント原子上で終端するからである。ソース・ボディ接合２４６に沿っての空乏領域は、ドレイン・ボディ接合２４８に沿っての空乏領域へパンチスルーすることが阻止される。チャンネルゾーン２４４におけるソース側Ｐ型ドーパントの量を適切に選択することにより、ＩＧＦＥＴ１００においてパンチスルーが回避される。
【０２４２】
ハローポケット部分２５０及び空のウエル主要ボディ物質部分２５４で形成されるＰ型空の主要ウエル領域１８０の特性を図１４，１６，１８を参照して検討する。チャンネルゾーン２４４の場合のように、Ｐ型主要ウエル領域１８０における全Ｐ型ドーパントは、図１４ａ，１６ａ，１８ａにおける曲線１３６’，２５０’，２５４’によって夫々表されているＰ型バックグラウンドドーパントと、ソースハロードーパントと、空の主要ウエルドーパントとから構成されている。ハローポケット部分２５０近くを除いて、主要ボディ物質部分２５４における全Ｐ型ドーパントは、Ｐ型バックグランドドーパントと空の主要ウエルドーパントとのみから構成されている。
【０２４３】
上述した如く、Ｐ型空の主要ウエル領域１８０は、Ｐ型空の主要ウエルドーパントのイオン注入に起因してほぼ平均深さｙＰＷＰＫにおいてディープ局所的濃度最大を有している。このＰ型局所的濃度最大は、ウエル領域１８０を完全に横方向に横断して、従って主要ボディ物質部分２５４を完全に横方向に横断して延在する表面下位置に沿って発生する。ほぼ深さｙＰＷＰＫにおけるＰ型濃度最大の位置はチャンネルゾーン２４４下側であり、通常はソース２４０及びドレイン２４２の各々の全ての下側であり、且つ通常はハローポケット部分２５０の下側である。
【０２４４】
Ｐ型空の主要ウエルドーパントの最大濃度の位置における平均深さｙＰＷＰＫは、ＩＧＦＥＴ１００のソース・ボディ接合２４６及びドレイン・ボディ接合２４８の最大深さｙＳ及びｙＤを越えている。その結果、主要ボディ物質部分２５４の一部は、ソース２４０とＰ型空の主要ウエルドーパントの最大濃度の位置との間に位置されている。ボディ物質部分２５４の別の部分は、同様に、ドレイン２４２とＰ型空の主要ウエルドーパントの最大濃度の位置との間に位置されている。
【０２４５】
より特定的には、ＩＧＦＥＴ１００の主要ソース部分深さｙＳＭ、ソース延長部深さｙＳＥ、ドレイン延長部深さｙＤＥ、及び主要ドレイン部分深さｙＤＭは各々Ｐ型空の主要ウエル最大ドーパント濃度深さｙＰＷＰＫよりも一層小さい。ドレイン延長部２４２Ｅは主要ドレイン部分２４２Ｍの全ての下側に存在しているので、Ｐ型空のウエル主要ボディ物質部分２５４の一部は、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度の位置と主要ソース部分２４０Ｍ、ソース延長部２４０Ｅ、ドレイン延長部２４２Ｅの各々との間に位置されている。Ｐ型空の主要ウエル最大ドーパント濃度深さｙＰＥＰＫは、ＩＧＦＥＴ１００用のドレイン深さｙＤ、特にドレイン延長部深さｙＤＥ、よりも１０倍、好適には５倍、より好適には４倍、を越えて一層大きいものではない。図１８ａにおける例においては、深さｙＰＷＰＫはドレイン延長部深さｙＤＥの２倍の近傍にある。
【０２４６】
図１８ａにおいて曲線２５４’によって表されているＰ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度の位置から、主要ボディ物質部分２５４の上側に存在する部分を介して、次いでドレイン２４２を介して、特に主要ドレイン部分２４２Ｍ下側に存在するドレイン延長部２４２Ｅの部分を介して次いで主要ドレイン部分２４２Ｍを介して、垂直線２７８Ｍに沿って、上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ、好適には少なくも２０の係数だけ、より好適には少なくとも４０の係数だけ、減少する。図１８ａは、Ｐ型空の主要ウエルドーパントの濃度ＮＩが、Ｐ型空の主要ウエルドーパントの最大濃度の位置ｙＰＷＰＫから、主要ボディ物質部分２５４の上側に存在する部分を介して次いでドレイン２４２を介して、線２７８Ｍに沿って上部半導体表面へ上方へ移る場合に、８０の係数を超えて、１００の係数の近傍で減少する例、を提示している。
【０２４７】
品目２４８＃はドレイン・ボディ接合２４８を表していることに注意して、Ｐ型空の主要ウエルドーパントの濃度ＮＩにおける減少は、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度から、垂直線２７８Ｍに沿ってドレイン２４２の底部における接合２４８、特にドレイン延長部２４２Ｅの底部、へ上方に移る場合に、１０の係数未満だけ実質的に単調的であり且つ実質邸に変曲無しである。図１８ａは、Ｐ型空の主要ウエルドーパントの濃度ＮＩが、ドレイン・ボディ接合２４８から線２７８Ｍに沿って上部半導体表面へ移る場合に、実質的に単調的に減少する例、を示している。ドレイン２４２の上部表面に沿ってＰ型空の主要ウエルドーパントの幾らかのパイルアップが発生する場合には、Ｐ型空の主要ウエルドーパントの濃度ＮＩは、ドレイン・ボディ接合２４８から線２７８Ｍに沿って接合２４８の最大深さｙＤの２０％よりも上部半導体表面から離れることのない点へ移る場合に、実質的に単調的に減少する。上述した如く、ＩＧＦＥＴ１００の場合には、ドレイン・ボディ接合深さｙＤはドレイン延長部深さｙＤＥと等しい。
【０２４８】
Ｐ型空の主要ウエル領域１８０における全Ｐ型ドーパント濃度ＮＴを表す曲線１８０”は、図１８ｂにおけるセグメント２５４”及び２３６”から構成されている。図１８ｂにおける曲線セグメント２５４”は、図１８ａにおける曲線２５４’及び１３６’の対応する部分の結合を表している。従って、図１８ｂにおける曲線セグメント２５４”は、Ｐ型ボディ物質部分２５４におけるバックグラウンドドーパントとＰ型空の主要ウエルドーパントとの和の濃度ＮＮを表している。
【０２４９】
Ｐ型ソースハロードーパントは、深さｙＰＷＰＫにおけるＰ型濃度最大の位置に関して殆ど顕著な影響を有するものではない。Ｐ型バックグラウンドドーパントの濃度ＮＩは、図１８ａにおける曲線１３６’及び２５４’によって表されているように、ｙＰＷＰＫよりも一層大きいものでは無い深さｙに対して、主要ドレイン部分２４２Ｍを介しての垂直線２７８Ｍに沿ってのＰ型空の主要ウエルドーパントの濃度ＮＩと比較して、非常に小さい。ｙＰＷＰＫよりも一層大きいものでは無い深さｙに対して線２７８Ｍに沿ってのＰ型空の主要ウエルドーパントの濃度ＮＩに対するＰ型バックグラウンドドーパントの濃度ＮＩの一層高い比は、Ｐ型バックグラウンドドーパント対Ｐ型空の主要ウエルドーパント濃度の比が典型的に０．１の近傍にある場合に、上部半導体表面において発生する。深さｙＰＷＰＫから線２７８Ｍに沿って上部半導体表面への全Ｐ型ドーパントは、主に、Ｐ型空の主要ウエルドーパントから構成される。このことは、図１８ｂにおいて曲線１８０”によって表されている全Ｐ型ドーパントの濃度ＮＴが、ｙＰＷＰＫよりも一層大きくない深さｙに対してＰ型空の主要ウエルドーパントの濃度ＮＩと線２７８Ｍに沿ってのほぼ同じ変化を有することを可能とさせる。
【０２５０】
図１８ａにおける曲線２１０’によって表されるディープＮウエルドーパントの濃度ＮＩは、図１８ａに示したｙ深さ範囲を超えた深さｙＤＮＷＰＫにおける最大値に到達し、且つ上部半導体表面へ向かって移る場合に、その最大（ピーク）値から減少する。図１８ｃにおいて曲線セグメント１８０＊によって表されている正味Ｐ型ドーパントの濃度ＮＮは、ドレイン・ボディ接合２４８と分離用接合２２４との間の表面下位置において最大値に到達する。ディープＮウエルドーパントの存在は、主要ドレイン部分２４２Ｍを介して垂直線２７８Ｍに沿っての正味Ｐ型ドーパント濃度の位置を深さｙＰＷＰＫよりも僅かに小さな平均深さにおいて発生させる。
【０２５１】
主要ドレイン部分２４２Ｍを画定するために使用したＮ型主要Ｓ／Ｄドーパントの濃度ＮＩは、図１８ａにおける曲線２４２Ｍ’によって表したように、ドレイン部分２４２Ｍにおける表面下位置において最大に到達する。図１８ａにおける曲線２４２Ｅ’は、ドレイン延長部２４２Ｅを画定するために使用したＮ型ディープＳ／Ｄ延長部ドーパントも主要ドレイン部分２４２Ｍ内に存在することを、示している。従って、図１８ｂにおける曲線２４２Ｍ”は、図１８ａにおける曲線２４２Ｍ’及び２４２Ｅ’の対応する部分の和を表している。同様に、図１８ｂにおける曲線２４２Ｅ”は、図１８ａにおける曲線２４２Ｅ’及び２４２Ｍ’の対応する部分の和を表している。ドレイン延長部２４２Ｅは主要ドレイン部分２４２Ｍよりも一層深くに延在しているので、Ｎ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩは、主要ドレイン部分２４２Ｅの下側に存在するドレイン延長部２４２Ｅの部分におけるＮ型主要Ｓ／Ｄドーパントの濃度ＮＩを越えている。従って、主要ドレイン部分２４２Ｍを介して垂直線２７８Ｍに沿ってのＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩは、主要ドレイン部分２４２Ｍの下側に存在するドレイン延長部２４２Ｅの部分において、図１８ｂにおける曲線セグメント２４２Ｍ”，２４２Ｅ”，２１０”の結合によって表される全Ｎ型ドーパントの濃度ＮＴに対して著しい貢献を与える。ドレイン・ボディ接合２４８においてゼロへ移行する場合に、図１８ｃにおける曲線２４２＊によって表される線２７８Ｍに沿っての正味Ｎ型ドーパントの濃度ＮＮは、線２７８Ｍに沿っての全Ｎ型ドーパントの濃度ＮＴにおける変化を反映する。
【０２５２】
図１６を参照すると、チャンネルゾーン２４４を介してソース側ハローポケット部分２５０の脇へ通過する垂直線２７６に沿ってのＰ型ドーパント分布は、ドレイン２４２を介して垂直線２７８Ｍに沿ってのＰ型ドーパント分布とほぼ同じである。即ち、線２７６に沿って遭遇するＰ型ドーパントは、図１６ａにおける夫々の曲線２５４’及び１３６’によって表されるように、Ｐ型空の主要ウエルドーパントとバックグラウンドドーパントとから構成される。Ｐ型空の主要ウエルドーパントの濃度ＮＩは深さｙＰＷＰＫにおいて最大に到達するので、線２７６に沿っての全Ｐ型ドーパントの濃度ＮＴは、図１６ｂにおける曲線１８０”によって示されるように、深さｙＰＷＰＫにおける最大に到達する。
【０２５３】
垂直線２７６はディープＮウエル２１０を介して通過する。しかしながら、線２７６は、ソース２４０又はドレイン２４２を介して通過するものではない。Ｎ型Ｓ／Ｄドーパントのいずれもが線２７６に沿ってのドーパント分布に何らの顕著な効果を有するものではない。従って、Ｐ型空の主要ウエルドーパントの濃度ＮＩ又は全Ｐ型ドーパントの濃度ＮＴは、深さｙＰＷＰＫからチャンネルゾーン２４４を介して垂直線２７６に沿って上部半導体表面へ上方へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ減少する。図１６及び１８の特定の例においては、Ｐ型空の主要ウエルドーパントの濃度ＮＩ又は全Ｐ型ドーパントの濃度ＮＴは、深さｙＰＷＰＫから線２７６に沿ってチャンネルゾーン２４４を介して上部半導体表面へ移る場合に、８０の係数を超えて、１００の係数の近傍において、減少する。Ｐ型空の主要ウエルドーパントの濃度ＮＩ又は全Ｐ型ドーパントの濃度ＮＴが深さｙＰＷＰＫから垂直線２７８Ｍに沿って上部半導体表面へ移る場合に通常実質的に単調的に減少することの上述した説明は、深さｙＰＷＰＫから垂直線２７６に沿って上部半導体表面へ移る場合に適用される。
【０２５４】
Ｐ型バックグラウンドドーパント、ソースハロードーパント、及び空の主要ウエルドーパントは、上述した如く、ソース２４０中に存在する。図１４ａにおける曲線１３６’、２５０’、２５４’を参照のこと。その結果、ソース２４０を介して垂直線２７４Ｍに沿ってのＰ型ドーパント分布は、図１４ａにおける曲線２５０’及び図１４ｂにおける曲線セグメント２５０”によって表されているように、Ｐ型ソースハロードーパントの影響を包含している場合がある。Ｐ型空の主要ウエルドーパントの濃度ＮＩが、深さｙＰＷＰＫから垂直線２７４Ｍに沿って主要ボディ物質部分２５４の上側に存在する部分を介して及びソース２４０を介して上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ減少する場合であっても、全Ｐ型ウエルドーパントの濃度ＮＴは、同様に深さｙＰＷＰＫから線２７４Ｍに沿って上部半導体表面へ上方へ移る場合に、この様な態様で振る舞いをしない場合があり、且つ典型的にはその様な振る舞いをしない。
【０２５５】
主要ドレイン部分２４２ＭにおけるＮ型主要Ｓ／Ｄドーパントの濃度ＮＩの場合の如く、図１４ａにおける曲線２４０Ｍ’は、ソース１４０におけるＮ型主要Ｓ／Ｄドーパントの濃度ＮＩが主要ソース部分２４０Ｍにおける表面下位置において最大に到達すること、を示している。ソース延長部２４０Ｅを画定するために使用されたＮ型浅いソース延長部ドーパントは、図１４ａにおいて曲線２４０Ｅ’によって示されるように、主要ソース部分２４０Ｍ内に存在する。ソース延長部２４０Ｅが主要ソース部分２４０Ｍの下側に延在するので、図１４ｂにおける曲線２４０Ｍ”は図１４ａにおける曲線２４０Ｍ’及び２４０Ｅ’の和を表している。しかしながら、Ｎ型主要Ｓ／Ｄドーパントの濃度ＮＩは、主要ソース部分２４０Ｍを介して垂直線２７４Ｍに沿っての任意の深さｙにおけるＮ型浅いソース延長部ドーパントの濃度ＮＩよりもかなり一層大きい。従って、図１４ｂにおける垂直線２７４Ｍに沿っての全Ｎ型ドーパントの濃度ＮＴを表している曲線セグメント２４０Ｍ”及び２１０”の結合は、図１４ａにおける曲線２４０Ｍ’をほぼ繰返している。ソース・ボディ接合２４６においてゼロへ移行する場合に、図１４ｃにおける曲線２４０＊によって表される正味Ｎ型ドーパントの濃度ＮＮは、線２７４Ｍに沿っての全Ｎ型ドーパントの濃度ＮＴにおける変化を反映している。
【０２５６】
Ｄ５．非対称的高電圧ＰチャンネルＩＧＦＥＴの構成
非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２は非対称的高電圧ＮチャンネルＩＧＦＥＴ１００と内部的に基本的に同じに構成されているが、ＩＧＦＥＴ１０２のボディ物質は、ＩＧＦＥＴ１００の場合に発生するように単に空の主要ウエル領域（１８０）ではなく、Ｎ型空の主要ウエル領域１８２とディープＮウエル領域２１０とから構成されている点は異なる。ＩＧＦＥＴ１０２の領域における導電型は、一般的には、ＩＧＦＥＴ１００における対応する領域の導電型と反対である。
【０２５７】
より特定的には、ＩＧＦＥＴ１０２は、図１１−１に示したように、上部半導体表面に沿ってアクティブ半導体島状部１４２内に位置されている一対のＰ型Ｓ／Ｄゾーン２８０及び２８２を有している。Ｓ／Ｄゾーン２８０及び２８２は、しばしば、夫々、ソース２８０及びドレイン２８２として以下において呼称される。何故ならば、それらは、通常、必ずしも必要というわけではないが、夫々、ソース及びドレインとして機能するからである。ソース２８０及びドレイン２８２はＮ型の空のウエルボディ物質１８２、即ち全ボディ物質１８２及び２１０の内の部分１８２、のチャンネルゾーン２８４によって離隔されている。Ｎ型空のウエルボディ物質１８２は、（ａ）Ｐ型ソース２８０とソース・ボディＰＮ接合２８６、及び（ｂ）Ｐ型ドレイン２８２とドレイン・ボディＰＮ接合２８８を形成する。
【０２５８】
Ｎ型空のウエルボディ物質１８２の中程度にドープしたハローポケット部分２９０は、上部半導体表面までソース２８０に沿って延在し且つソース２８０とドレイン２８２との間の位置において終端する。図１１−１は、ソース２８０がＮソース側ハローポケット２９０よりも一層深くに延在している状態を例示している。代替例として、ハローポケット２９０はソース２８０よりも一層深くに延在することが可能である。ハローポケット２９０はソース２９０の下側を横方向に延在する。ハローポケット２９０はＮ型ソースハロードーパントで画定される。
【０２５９】
ソース側ハローポケット部分２９０外側のＮ型の空のウエルボディ物質１８２の部分は、Ｎ型空のウエルボディ物質部分２９４を構成する。ボディ物質１８２におけるディープＮ型空のウエル濃度最大の位置からハローポケット部分２９０外側の仮想的垂直線（不図示）に沿って上部半導体表面へ移る場合に、空のウエル主要ボディ物質部分２９４におけるＮ型ドーパントの濃度は、記号「ｎ」で示した中程度のドーピングから記号「ｎ−」で示した軽度のドーピングへ徐々に降下する。図１１−１における点線２９６は、その下側においては、主要ボディ物質部分２９４におけるＮ型ドーパント濃度が中程度のＮドーピングにあり且つその上側においては、部分２９４におけるＮ型ドーパント濃度が軽度のＮ−ドーピングにある位置を概略的に表している。
【０２６０】
チャンネルゾーン２８４（図１１−１においては特に区画されていない）は、ソース２８０とドレイン２８２との間の全てのＮ型モノシリコンから構成されている。より特定的には、チャンネルゾーン２８４は、空のウエル主要ボディ物質部分２９４のＮ−上部部分の表面隣接セグメント、及び（ａ）図１１−１の例に示されているようにソース２８０がハローポケット２９０よりも一層深くに延在している場合には、全てのＮハローポケット部分２９０、又は（ｂ）それがソース２８０よりも一層深くに延在している場合には、ハローポケット２９０の表面隣接セグメント、によって形成される。いずれの場合においても、ハローポケット２９０は、チャンネルゾーン２８４における主要ボディ物質部分２９４のＮ−上部部分の直接隣接部分よりも一層高度にＮ型にドープされている。ソース２９０に沿ってのハローポケット２９０の存在は、チャンネルゾーン２８４をして非対称的に長手方向にドーパントをグレイドさせ即ち勾配を付けさせる。
【０２６１】
ｔＧｄＨの高い厚さ値にあるゲート誘電体層３００は、上部半導体表面上に位置されており且つチャンネルゾーン２８４上を延在している。ゲート電極３０２がチャンネルゾーン２８４上方でゲート誘電体層３００上に位置されている。ゲート電極３０２がソース２８０及びドレイン２８２上を部分的に延在している。
【０２６２】
Ｐ型ソース２８０は、非常に高度にドープした主要部分２８０Ｍ及び一層軽度にドープした横方向延長部２８０Ｅから構成されている。Ｐ型ドレイン２８２は、同様に、非常に高度にドープした主要部分２８２Ｍ及び一層軽度にドープした横方向延長部２８２Ｅから構成されている。Ｐ＋＋主要ソース部分２８０Ｍ及びＰ＋＋主要ドレイン部分２８２Ｍよりも夫々一層軽度にドープされているが、横方向ソース延長部２８０Ｅ及び横方向ドレイン延長部２８２Ｅは、本サブミクロンＣＩＧＦＥＴ適用例においては尚且つ高度にドープされている。主要ソース部分２８０Ｍ及び主要ドレイン部分２８２Ｍは、通常、ここでは典型的にボロンであるＰ型主要Ｓ／Ｄドーパントとして呼称されるＰ型半導体ドーパントのイオン注入によって画定される。ソース２８０及びドレイン２８２への外部電気的コンタクトは、夫々、主要ソース部分２８０Ｍ及び主要ドレイン部分２８２Ｍを介して行なわれる。
【０２６３】
横方向ソース延長部２８０Ｅ及び横方向ドレイン延長部２８２Ｅは、上部半導体表面に沿ってのチャンネルゾーン２８４を終端させる。ゲート電極３０２が各横方向延長部２８０Ｅ又は２８２Ｅの一部にわたり延在している。電極３０２は、通常、ｐ＋＋主要ソース部分２８０Ｍ又はｐ＋＋主要ドレイン部分２８２Ｍのいずれの部分の上にも延在するものではない。誘電体側壁スペーサ３０４及び３０６は、ゲート電極３０２の両側の横断方向側壁に沿って夫々位置されている。メタルシリサイド層３０８，３１０，３１２が、夫々、ゲート電極３０２、主要ソース部分２８０Ｍ、及び主要ドレイン部分２８２Ｍの上部に沿って位置されている。
【０２６４】
Ｄ６．非対称的高電圧ＰチャンネルＩＧＦＥＴのソース／ドレイン延長部
非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２Ｅはソース延長部２８０Ｅよりも一層軽度にドープされている。しかしながら、各横方向延長部２８０Ｅ又は２８２ＥのＰ型ドーピングは、記号「ｐ＋」によって表される高度のＰ型ドーピングの範囲内に該当する。従って、ソース延長部２８０Ｅ及びドレイン延長部２８２Ｅは図１１−１においては両方共「ｐ＋」の記号が付されている。
【０２６５】
Ｐ＋ソース延長部２８０Ｅは、通常、Ｐ型浅いソース延長部ドーパントと呼称されるＰ型半導体ドーパントのイオン注入によって画定される。何故ならば、それは比較的浅いＰ型ソース延長部を画定する場合にのみ使用されるからである。Ｐ＋ドレイン延長部２８２Ｅは、通常、Ｐ型ディープドレイン延長部ドーパントとして及びＰ型ディープＳ／Ｄ延長部ドーパントとして呼称されるＰ型半導体ドーパントのイオン注入によって画定される。何故ならば、それは比較的ディープＰ型ソース延長部及び比較的ディープＰ型ドレイン延長部の両方を画定する場合に使用されるからである。ソース延長部２８０Ｅ及びドレイン延長部２８２ＥにおけるＰ型ドーピングは、典型的に、ボロンによって与えられる。
【０２６６】
Ｐ＋横方向延長部２８０Ｅ及び２８２Ｅは、ＩＧＦＥＴ１００における横方向延長部２４０Ｅ及び２４２Ｅと実質的に同じ目的をＩＧＦＥＴ１０２において達成する。この点に関して、ＩＧＦＥＴ１０２はチャンネルゾーン２８４の上部表面に沿っての空乏領域内に誘起される一次ホールのチャンネルを介してＰ＋ソース延長部２８０ＥからＰ＋ドレイン延長部２８２Ｅへ電流を導通させる。ドレイン２８２内の電界は、一次ホールを加速させ且つそれらがドレイン２８２に近づくに従いエネルギを獲得させる。一方向に移動するホールは基本的に反対方向にドーパント原子から離れる方向に移動する電子であることを注意すると、該ホールはドレイン２８２内の原子と衝突して二次電荷キャリア、即ち電子とホールの両方、を発生し、それらは一般的に局所的電界の方向に移動する。該二次電荷キャリアの内の幾らか、特に二次ホール、はゲート誘電体層３００の方へ移動する。ドレイン延長部２８２Ｅは主要ドレイン部分２８２Ｍよりも一層軽度にドープされているので、該一次ホールはドレイン２８２内に入るに従い減少された電界に露呈される。その結果、ゲート誘電体層３００を荷電させるためにより少ない数のホット（エネルギ豊富な）二次電荷キャリアが該ゲート誘電体層内に注入される。ＩＧＦＥＴ１０２のスレッシュホールド電圧ＶＴの不所望なドリフトは実質的に減少される。
【０２６７】
ソース延長部２４０Ｅにおけるよりもドレイン延長部２４２Ｅにおける一層軽度のＮ型ドーピングの結果としてＩＧＦＥＴ１００はゲート誘電体層２６０内に更により少ない数の損傷を発生するホットキャリア注入を行なうことと同じ理由により、ソース延長部２８０Ｅにおけるよりもドレイン延長部２８２Ｅにおける一層軽度のＰ型ドーピングは、ＩＧＦＥＴ１０２をしてゲート誘電体層３００内への更により少ない数のホットキャリア注入を行なわせる。即ち、ＩＧＦＥＴ１０２における一層軽度のドレイン延長部ドーピングは、ドレイン延長部２８２Ｅに沿ってドレイン・ボディ接合２８８の部分にわたりドーパント濃度における一層緩やかな変化を発生させる。ドレイン延長部２８２Ｅに沿ってドレイン・ボディ接合２８８の部分に沿っての空乏領域の幅は増加され、ドレイン延長部２８２Ｅにおける電界を減少させる。ドレイン延長部２８２Ｅにおける衝突イオン化における結果的に発生する減少に起因して、ゲート誘電体層３００内へのホットキャリア注入は減少される。
【０２６８】
Ｐ＋ソース延長部２８０Ｅ及びＰ＋ドレイン延長部２８２Ｅの各々は、上部半導体表面下側の最大（即ちピーク）のＰ型ドーパント濃度に到達する。ソース延長部２８０Ｅ及びドレイン延長部２８２Ｅがイオン注入によって画定されているので、ソース延長部２８０Ｅは、通常、ソース延長部２８０Ｅを介して延在して仮想的垂直線（不図示）が存在しており且つ主要ソース部分２８０Ｍを画定するＰ型ドーパントがその垂直線に沿っての全Ｐ型ドーパント濃度に何らの顕著な影響を有するものではないように該垂直線は主要ソース部分２８０Ｍから十分に離れている、という性質のものである。その結果、Ｐ型浅いソース延長部ドーパントの濃度が該垂直線に沿ってその最大値に到達する深さは、ソース延長部２８０Ｅにおける全Ｐ型ドーパント濃度の最大値における深さｙＳＥＰＫに等しい。ソース延長部２８０Ｅに対する深さｙＳＥＰＫは、通常、０．００３−０．０１５μｍであり、典型的には０．００６μｍである。ソース延長部２８０Ｅにおける深さｙＳＥＰＫにおいてのＰ型浅いソース延長部ドーパントの最大濃度は、通常、６×１０１８−６×１０１９原子数／ｃｍ３であり、典型的には１．５×１０１９原子数／ｃｍ３と２×１０１９原子数／ｃｍ３との間である。
【０２６９】
ドレイン延長部２８２Ｅは、同様に、通常、ドレイン延長部２８２Ｅを介して延在する仮想的垂直線（不図示）が存在しており且つ該垂直線は主要ドレイン部分２８２Ｍを画定するＰ型ドーパントがその垂直線に沿っての全Ｐ型ドーパント濃度に何らの顕著な影響を与えるものではないように主要ドレイン部分２８２Ｍから十分に離れている、というような性質のものである。Ｐ型ディープＳ／Ｄ延長部ドーパントの濃度がドレイン延長部２８２Ｅを介しての垂直線に沿ってのその最大値に到達する深さは、通常、ドレイン延長部２８２Ｅにおける全Ｐ型ドーパント濃度の最大値における深さｙＤＥＰＫにほぼ等しい。ソース延長部２８０ＥにおけるＰ型浅いＰ型ソース延長部ドーパントの最大濃度の深さｙＳＥＰＫの場合のように、ドレイン延長部２８２Ｅに対する深さｙＤＥＰＫは、通常、０．００３−０．０１５μｍであり、典型的には０．００６μｍである。
【０２７０】
ドレイン延長部２８２Ｅにおける深さｙＤＥＰＫにおいてのＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度は、通常、４×１０１８−４×１０１９原子数／ｃｍ３であり、典型的には１×１０１９原子数／ｃｍ３と１．５×１０１９原子数／ｃｍ３との間である。これは、たとえ、ドレイン延長部２８２ＥにおけるＰ型ディープＳ／Ｄ延長部ドーパントの深さｙＤＥＰＫが、典型的に、ソース延長部２８０ＥにおけるＰ型浅いＰ型ソース延長部ドーパントの深さｙＳＥＰＫと同じであるとしても、ソース延長部２８０Ｅにおける深さｙＳＥＰＫにおいてのＰ型浅いソース延長部ドーパントの最大濃度が通常６×１０１８−６×１０１９原子数／ｃｍ３であり、典型的に１．５×１０１９原子数／ｃｍ３と２×１０１９原子数／ｃｍ３との間であることよりも幾分一層低めである。最大濃度の差は、ドレイン延長部２８２Ｅがソース延長部２８０Ｅよりも一層軽度にドープされることの表れである。
【０２７１】
ドレイン延長部２８２Ｅに対する最大濃度深さｙＤＥＰＫは、通常、ソース延長部２８０Ｅに対する最大濃度深さｙＳＥＰＫとほぼ同じであるが、Ｐ＋ドレイン延長部２８２ＥはＰ＋ソース延長部２８０Ｅよりも著しく一層深くに延在する。換言すると、ＩＧＦＥＴ１０２のドレイン延長部２８２Ｅの深さｙＤＥはソース延長部２８０Ｅの深さｙＳＥを著しく越えるものである。ＩＧＦＥＴ１０２のドレイン延長部深さｙＤＥは、そのソース延長部深さｙＳＥよりも、通常少なくとも２０％、好適には少なくとも３０％、より好適には少なくとも５０％、更に一層より好適には少なくとも１００％、一層大きい。
【０２７２】
２つの主要な要因が、ドレイン延長部２８２Ｅをソース延長部２８０Ｅよりも著しく一層深くに延在させることとなる。両方の要因は、ｎ＋ソース側ハローポケット部分２９０が関与する。第１に、ハローポケット部分２９０におけるＮ型ドーパントは、ソース延長部深さｙＳＥを減少させるために、ソース延長部２８０ＥにおけるＰ型浅いソース延長部ドーパントの拡散を遅滞化させる。第２に、ハローポケット２９０におけるＮ型ドーパントは、ソース延長部２８０Ｅの底部をして一層高い位置において発生させ、それによりソース延長部深さｙＳＥを更に減少させる。ドレイン延長部２８２Ｅ内の最大Ｐ型ドーパント濃度の深さｙＤＥＰＫがソース延長部２８０Ｅ内の最大Ｐ型ドーパント濃度の深さｙＳＥＰＫを越えるようにイオン注入を実施することによって、ドレイン延長部２８２Ｅはソース延長部２８０Ｅよりも更に一層深くに延在するように配置させることが可能である。
【０２７３】
非対称的ＩＧＦＥＴ１００及び１０２の典型的な実現例において、ＮチャンネルＩＧＦＥＴ１００のＰハローポケット部分２５０におけるＰ型ソースハロードーパントは、ＰチャンネルＩＧＦＥＴ１０２のＰ＋ソース延長部２８０ＥにおけるＰ型浅いソース延長部ドーパントと同じ原子種であり、通常はボロンである。類推的に、ＰチャンネルＩＧＦＥＴ１０２のＮハローポケット部分２９０におけるＮ型ソースハロードーパントは、ＮチャンネルＩＧＦＥＴ１００のＮ＋ソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパントと同じ原子種であり、通常は砒素である。
【０２７４】
砒素原子はボロン原子よりもかなり一層大きい。その結果、ＰチャンネルＩＧＦＥＴ１０２のハローポケット部分２９０におけるＮ型ドーパントは、ＮチャンネルＩＧＦＥＴ１００のハローポケット部分２５０におけるＰ型ドーパントがソース延長部２４０ＥにおけるＮ型浅いソース延長部ドーパントの拡散を遅滞化させるよりもかなり一層にソース延長部２８０ＥにおけるＰ型浅いソース延長部ドーパントの拡散を妨害する。このことは、ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２Ｅに対する最大濃度深さｙＤＥＰＫがソース延長部２８０Ｅに対する最大濃度深さｙＳＥＰＫと通常ほぼ同じである一方、ＮチャンネルＩＧＦＥＴ１００のドレイン延長部２４２Ｅに対する最大濃度深さｙＤＥＰＫがソース延長部２４０Ｅに対する最大濃度深さｙＳＥＰＫよりもかなり一層大きいものであるが、ＩＧＦＥＴ１００及び１０２がソース延長部深さｙＳＥに対してのドレイン延長部深さｙＤＥの同等の比を有することを可能とさせる。
【０２７５】
ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２ＥにおけるＰ型ディープＳ／Ｄ延長部ドーパントの分布は、ソース延長部２８０ＥにおけるＰ型浅いソース延長部ドーパントの分布よりも著しく一層垂直方向に広がっている。その結果、ドレイン延長部２８２Ｅにおける全Ｐ型ドーパントの分布は、ソース延長部２８０Ｅにおける全Ｐ型ドーパントの分布よりも著しく一層垂直方向に広がっている。
【０２７６】
ソース延長部２８０Ｅよりもドレイン延長部２８２Ｅの一層大きな深さは、ＩＧＦＥＴ１００がゲート誘電体層２６０内へのより少ないホットキャリア注入を発生させるのとほぼ同じ理由により、ＩＧＦＥＴ１０２のゲート誘電体層３００内へのホットキャリアの注入を更に減少させる。特に、ＩＧＦＥＴ１０２におけるドレイン延長部２８２Ｅの増加された深さは、ドレイン延長部２８２Ｅを介しての電流を垂直方向に一層広がらせ、それによりドレイン延長部２８２Ｅにおける電流密度を減少させる。ドレイン延長部２８２Ｅにおける全Ｐ型ドーパントの増加した広がりは、ドレイン延長部２８２Ｅにおける電界を減少させる。その結果発生するドレイン延長部２８２Ｅにおける衝突イオン化の減少は、ゲート誘電体３００内へのより少ないホットキャリア注入を発生させる。
【０２７７】
ドレイン延長部２８２Ｅは、ソース延長部２８０Ｅよりも、ゲート電極３０２の著しく一層下側に延在している。その結果、ＩＧＦＥＴ１０２のゲート電極３０２がそれによりドレイン延長部２８２Ｅとオーバーラップする量ｘＤＥＯＬはゲート電極３０２がソース延長部２８０Ｅとオーバーラップする量ｘＳＥＯＬを著しく超える。ＩＧＦＥＴ１０２のゲート対ドレイン延長部オーバーラップｘＤＥＯＬは、そのゲート対ソース延長部オーバーラップｘＳＥＯＬよりも通常少なくとも２０％、好適には少なくとも３０％、より好適には少なくとも５０％、一層大きい。
【０２７８】
ソース延長部２８０Ｅ上よりもドレイン延長部２８２Ｅ上のゲート電極３０２の一層大きなオーバーラップは、ソース延長部２４０Ｅ上よりもドレイン延長部２４２Ｅ上のゲート電極２６２の一層大きなオーバーラップの結果としてＩＧＦＥＴ１００がゲート誘電体層２６０内へのより少ないホットキャリア注入を発生するということと同じ理由により、ＩＧＦＥＴ１０２のゲート誘電体層３００内へのホットキャリア注入を更に減少させる。即ち、ＩＧＦＥＴ１０２のドレイン延長部２８２Ｅがゲート電極３０２下側を横方向に延在する一層大きな量は、ドレイン延長部２８２Ｅを介しての電流の流れがより一層垂直方向に広がることを可能とさせる。ドレイン延長部２８２Ｅにおける電流密度が更に減少される。ドレイン延長部２８２Ｅにおける衝突イオン化における結果的に得られる更なる減少は、ゲート誘電体層３００内への更により少ないホットキャリア注入とさせる。この減少したドーピング、一層大きな深さ、及びドレイン延長部２８２Ｅの一層大きなゲート電極オーバーラップのために、ＩＧＦＥＴ１０２ではゲート誘電体３００内へのホットキャリア注入の発生は非常に僅かである。ＩＧＦＥＴ１００の場合のように、ＩＧＦＥＴ１０２のスレッシュホールド電圧は動作時間に関して非常に安定している。
【０２７９】
ＩＧＦＥＴ１０２の主要ドレイン部分２８２Ｍの深さｙＤＭは、典型的に、主要ソース部分２８０Ｍの深さｙＳＭとほぼ同じである。ＩＧＦＥＴ１０２用の深さｙＳＭ及びｙＤＭの各々は通常０．０５−０．１５μｍであり、典型的には０．１０μｍである。ハローポケット部分２９０を画定するＮ型ドーパントの存在に起因して、ＩＧＦＥＴ１０２の主要ソース部分深さｙＳＭはその主要ドレイン部分深さｙＤＭよりも多少小さくすることが可能である。
【０２８０】
ＩＧＦＥＴ１０２の主要ソース部分２８０Ｍは、図１１−１の例においては、ソース延長部２８０Ｅよりも一層深くに延在する。ＩＧＦＥＴ１０２の主要ソース部分深さｙＳＭはそのソース延長部深さｙＳＥを越える。対照的に、ドレイン延長部２８２Ｅは、この例においては、主要ドレイン部分２８２Ｍよりも一層深くに延在する。その結果、ＩＧＦＥＴ１０２のドレイン延長部深さｙＤＥはその主要ドレイン部分深さｙＤＭを越える。又、ドレイン延長部２８２Ｅは、主要ドレイン部分２８２Ｍの下側を横方向に延在する。
【０２８１】
ＩＧＦＥＴ１０２の主要ソース部分深さｙＳＭが図１１−１の例におけるそのソース延長部深さｙＳＥを越えるので、ＩＧＦＥＴ１０２のソース深さｙＳはその主要ソース部分深さｙＳＭと等しい。一方、ＩＧＦＥＴ１０２のドレイン深さｙＤは、この例においては、そのドレイン延長部深さｙＤＥと等しい。何故ならば、ＩＧＦＥＴ１０２のドレイン延長部深さｙＤＥはその主要ドレイン部分深さｙＤＭを越えるからである。ＩＧＦＥＴ１０２のソース深さｙＳは通常０．０５−０．１５μｍであり、典型的には０．１０μｍである。ＩＧＦＥＴ１０２のドレイン深さｙＤは通常０．０８−０．２０μｍであり、典型的には０．１４μｍである。ＩＧＦＥＴ１０２のドレイン深さｙＤは通常０．０１−０．１０μｍだけ、典型的には０．０４μｍだけ、そのソース深さｙＳを越える。更に、ＩＧＦＥＴ１０２のソース延長部深さｙＳＥは０．０８−０．２０μｍであり、典型的には０．１４μｍである。従って、ＩＧＦＥＴ１０２のドレイン延長部深さｙＤＥは典型的にそのソース延長部深さｙＳＥの２倍を越えるものである。
【０２８２】
ＩＧＦＥＴ１０２は図１１−１の実現例においてはディープＮウエル領域２１０を使用している。平均ディープＮウエル最大濃度深さｙＤＮＷＰＫは通常１．０−２．０μｍであり、典型的には１．５μｍであるので、ＩＧＦＥＴ１０２に対する平均深さｙＤＮＷＰＫはそのドレイン深さｙＤの通常５−２５倍で、好適には８−１６倍である。
【０２８３】
Ｄ７．非対称的高電圧ＰチャンネルＩＧＦＥＴのソース／ドレイン延長部における異なるドーパント
非対称的ＮチャンネルＩＧＦＥＴ１００のソース延長部２４０Ｅ及びドレイン延長部２４２Ｅを画定するためにどのようにして異なる原子量の半導体ドーパントを使用するかということと同様に、非対称的ＰチャンネルＩＧＦＥＴ１０２のソース延長部２８０Ｅを画定するために使用されるＰ型浅いソース延長部ドーパントは、ＩＧＦＥＴ１０２のドレイン延長部２８２Ｅを画定するために使用されるＰ型ディープＳ／Ｄ延長部ドーパントよりも一層高い原子量のものとすることが可能である。従って、Ｐ型ディープＳ／Ｄ延長部ドーパントは通常１つの３ａ族元素であり、一方Ｐ型浅いソース延長部ドーパントは、Ｐ型ディープＳ／Ｄ延長部ドーパントとして使用される該３ａ族元素よりも一層高い原子量の別の３ａ族元素である。好適には、該Ｐ型ディープＳ／Ｄ延長部ドーパントは３ａ族元素のボロンであり、一方該Ｐ型浅いソース延長部ドーパントの候補は一層高い原子量の３ａ族元素のガリウム及びインジウムである。Ｓ／Ｄ延長部２８０Ｅ及び２８２Ｅに対しての異なるドーパントの使用は、Ｓ／Ｄ延長部２４０Ｅ及び２４２Ｅに対しての異なるドーパントの使用に起因してＰチャンネルＩＧＦＥＴ１００によって達成されるものと、同様の利点を達成することを可能とさせる。
【０２８４】
Ｄ８．非対称的高電圧ＰチャンネルＩＧＦＥＴにおけるドーパント分布
導電型が逆になるが、ＰチャンネルＩＧＦＥＴ１０２は、ＮチャンネルＩＧＦＥＴ１００に対する上部半導体表面に沿っての長手方向ドーパント分布に極めて類似した、上部半導体表面に沿っての長手方向のドーパント分布を有している。ディープＮウエル２１０を画定するディープＮウエルドーパントの濃度ＮＩは、上述した如く、上部半導体表面に沿って非常に低く、従ってディープＮウエル２１０は実効的に上部半導体表面に到達するものではない。ＩＧＦＥＴ１００のソース２４０、チャンネルゾーン２４４、及びドレイン２４２の場合に発生するように、ディープＮウエルドーパントは、上部半導体表面に沿ってであるか又は下側であるかに拘わらずに、ＩＧＦＥＴ１０２のソース２８０、チャンネルゾーン２８４、又はドレイン２８２のドーパント特性に何らの顕著な効果を有しているものではない。
【０２８５】
上部半導体表面に沿ってのソース２８０及びドレイン２８２内の正味ドーパント濃度の最大値は、夫々、Ｐ＋＋主要ソース部分２８０Ｍ及びＰ＋＋主要ドレイン部分２８２Ｍにおいて発生する。特に、主要Ｓ／Ｄ部分２８０Ｍ及び２８２Ｍにおける正味ドーパント濃度の最大上部表面値はほぼ同じであり、通常少なくとも１×１０２０原子数／ｃｍ３であり、典型的には５×１０２０原子数／ｃｍ３である。上部半導体表面に沿っての主要Ｓ／Ｄ部分２８０Ｍ又は２８２Ｍにおける正味ドーパント濃度の最大値は少なくとも１×１０１９−３×１０１９原子数／ｃｍ３程度に低下する場合がある。
【０２８６】
Ｐ型バックグラウンドドーパント濃度は、ソース延長部２８０Ｅ及びドレイン延長部２８２Ｅを画定するＰ型ドーパントの上部表面濃度と比較して、無視可能な程度に低いものである。ソース延長部２８０Ｅ及びドレイン延長部２８２Ｅの各々における正味ドーパント濃度の最大上部表面値は通常３×１０１８−２×１０１９原子数／ｃｍ３であり、典型的には９×１０１８原子数／ｃｍ３である。
【０２８７】
チャンネルゾーン２８４における非対称的グレイディング（grading）は、上述した如く、ソース２８０に沿ってのハローポケット部分２９０の存在から発生する。ソース側ハローポケット２９０におけるＮ型ドーパントは上部半導体表面に沿って３つの一次成分、即ち３つの別々のドーピング操作で与えられる成分、を有している。これらの３つの一次Ｎ型ドーパント成分の内の一つはディープＮウエルドーパントであり、その上部表面濃度は、上述した如く、上部半導体表面において非常に低く、従って該ディープＮウエルドーパントは上部半導体表面に沿ってのＮ型ドーパント濃度に対して貢献するものとしては実質的に無視することが可能である。
【０２８８】
上部半導体表面に沿ってのハローポケット部分２９０におけるＮ型ドーパントのこれらの３つの一次成分の内の別のものは、Ｎ型空の主要ウエルドーパントであり、その上部表面濃度は非常に低く、通常は６×１０１５−６×１０１６原子数／ｃｍ３であり、典型的には１×１０１６原子数／ｃｍ３である。ハローポケット部分２９０におけるＮ型ドーパントの内の３番目の一次成分はＮ型ソースハロードーパントであり、その上部表面濃度は高く、通常は４×１０１７−４×１０１８原子数／ｃｍ３であり、典型的には１×１０１８原子数／ｃｍ３である。Ｎ型ソースハロードーパントはハローポケット２９０を画定する。Ｎ型ソースハロードーパントの上部表面濃度の特定の値は、ＩＧＦＥＴ１０２のスレッシュホールド電圧を設定するために臨界的に調節され、典型的に５％の精度内である。
【０２８９】
Ｎ型ソースハロードーパントもソース２８０内に存在している。ソース２８０におけるＮ型ソースハロードーパントの濃度は、典型的に、その全体的な上部表面に沿って実質的に一定である。ソース２８０から上部半導体表面に沿って長手方向にチャンネルゾーン２８４内に移る場合に、Ｎ型ソースハロードーパントの濃度は、ソース２８０における実質的に一定のレベルからソース２８０とドレイン２８２との間の或る位置において基本的にゼロへ降下する。Ｎ型空の主要ウエルドーパントの上部表面濃度はソースハロードーパントの上部表面濃度と比較して小さいので、上部表面に沿ってのチャンネルゾーン２８４内の全Ｎ型ドーパントの濃度はソース２８０におけるＮ型ソースハロードーパントの基本的に一定な値からソース２８０とドレイン２８２との間の或る位置におけるＮ型主要ウエルドーパントの低上部表面値へ降下し、次いでドレイン２８２への距離の残部に対してその低い値に維持される。
【０２９０】
Ｎ型ソースハロードーパントの濃度は、幾つかの実施例においては、ＩＧＦＥＴ１００におけるＰ型ソースハロードーパントに対して上述した幾つかの態様の内のいずれかにおいて変化する場合がある。Ｎ型ソースハロードーパントの濃度がこれらの態様の内のいずれかにおいて又は上述した典型的な態様において変化するか否かに拘わらずに、上部半導体表面に沿ってのＩＧＦＥＴ１０２のチャンネルゾーン２８４における全Ｎ型ドーパントの濃度は、ゾーン２８４がソース２８０と合流する箇所におけるよりも、ゾーン２８４がドレイン２８２と合流する箇所において一層低い。より詳細には、チャンネルゾーン２８４における全Ｎ型ドーパントの濃度は、上部表面に沿ってソース・ボディ接合２８６におけるよりも、上部半導体表面に沿ってドレイン・ボディ接合２８８において、通常少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも５０の係数、典型的には１００又はそれ以上の係数だけ一層低い。
【０２９１】
上部半導体表面に沿ってのチャンネルゾーン２８４における正味Ｎ型ドーパントの濃度は、上部表面に沿ってのゾーン２８４における正味Ｎ型ドーパントの濃度は接合２８６及び２８８においてゼロへ降下することを除いて、上部表面に沿ってゾーン２８４における正味Ｎ型ドーパントの濃度に類似した態様で変化する。従って、チャンネルゾーン２８４のソース側はドレイン側と比較してＮ型ドーパントの高い正味量を有している。チャンネルゾーン２８４におけるＮ型ドーパントの高いソース側の量は、ソース・ボディ接合２８６に沿っての空乏領域のチャンネル側の厚さを減少させる。
【０２９２】
ＩＧＦＥＴ１００において何が起こるかと類似して、ＩＧＦＥＴ１０２におけるチャンネルゾーン２８４のソース側に沿っての高いＮ型ドーパント濃度は、ドレイン２８２からの電気力線を、ソース２８０に沿っての空乏領域内のイオン化されたドーパント原子上で終端する代わりに、ハローポケット部分２９０内のイオン化されたＮ型ドーパント原子上で終端させ、ホールに対する電位障壁を有害的に低下させる。その際にソース２８０はドレイン２８２における比較的高い電界から遮蔽される。このことは、ソース・ボディ接合２８６に沿っての空乏領域がドレイン・ボディ接合２８８に沿っての空乏領域へパンチスルーすることを阻止する。チャンネルゾーン２８４におけるソース側Ｎ型ドーパントの量を適切に選択することは、ＩＧＦＥＴ１０２がパンチスルーを回避することを可能とさせる。
【０２９３】
次に、ハローポケット部分２９０及びＮ型空のウエル主要ボディ物質部分２９４と共に形成されるＮ型空の主要ウエル領域１８２の特性について検討する。チャンネルゾーン２８４の場合のように、Ｎ型主要ウエル領域１８２内の全Ｎ型ドーパントは、Ｎ型空の主要ウエルドーパント、ソースハロードーパント、及びディープＮウエルドーパントから構成されている。ハローポケット部分２９０近くを除いて、主要ボディ物質部分２９４における全Ｎ型ドーパントは、Ｎ型空の主要ウエルドーパントとディープＮウエルドーパントとのみからなる。Ｎ型空の主要ウエルドーパント及びディープＮウエルドーパントは、ソース２８０及びドレイン２８２内にも存在している。Ｎ型ソースハロードーパントはソース２８０内に存在しているが、ドレイン２８２内には存在していない。
【０２９４】
Ｎ型空の主要ウエル領域１８２は、上述した如く、Ｎ型空の主要ウエルドーパントのイオン注入に起因する平均深さｙＮＷＰＫにおいて発生するディープ局所的濃度最大を有している。このＮ型局所的濃度最大は、ウエル領域１８２にわたり完全に横方向に、従って主要ボディ物質部分２９４にわたり完全に横方向に延在する表面下位置に沿って発生する。深さｙＮＷＰＫにおけるＮ型濃度最大の位置はチャンネルゾーン２８４下側、通常はソース２８０及びドレイン２８２の各々の全ての下側、であり且つ又通常ハローポケット部分２９０の下側である。
【０２９５】
Ｎ型空の主要ウエルドーパントの最大濃度の位置の平均深さｙＮＷＰＫは、ＩＧＦＥＴ１０２のソース・ボディ接合２８６及びドレイン・ボディ接合２８８の最大深さｙＤ及びｙＤを越える。従って、主要ボディ物質部分２９４の一部は、ソース２８０とＮ型空の主要ウエルドーパントの最大濃度の位置との間に位置している。ボディ物質部分２９４の別の一部は、ドレイン２８２とＮ型空の主要ウエルドーパントの最大濃度の位置との間に位置している。
【０２９６】
より詳細には、ＩＧＦＥＴ１０２の主要ソース部分深さｙＳＭ、ソース延長部深さｙＳＥ、ドレイン延長部深さｙＤＥ、及び主要ドレイン部分深さｙＤＭは各々Ｎ型空の主要ウエル最大ドーパント濃度深さｙＮＷＰＫ未満である。ドレイン延長部２８２Ｅは主要ドレイン部分２８２Ｍの全ての下側に位置しているので、Ｎ型空のウエル主要ボディ物質部分２９４の一部は深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置と、主要ソース部分２８０Ｍ、ソース延長部２８０Ｅ、及びドレイン延長部２８２Ｅの各々との間に位置している。深さｙＮＷＰＫは、ＩＧＦＥＴ１０２に対するドレイン深さｙＤ、特にドレイン延長部深さｙＤＥ、よりも１０倍、好適には５倍、より好適には４倍、を越えるものではない。
【０２９７】
Ｎ型空の主要ウエルドーパントの濃度は、深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置から、主要ボディ物質部分２９４の上側に存在する部分を介して次いでドレイン２８２を介して、特に主要ドレイン部分２８２Ｍの下側に存在するドレイン延長部２８２Ｅの部分を介して次いで主要ドレイン部分２８２Ｍを介して、選択した仮想的垂直線（不図示）に沿って上部半導体表面へ上方へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、更に好適には４０の係数、だけ減少する。
【０２９８】
Ｎ型空の主要ウエルドーパントの濃度における減少は、深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置から、ドレイン２８２の底部、特にドレイン延長部２８２Ｅの底部、における接合２８８へ該選択した垂直線に沿って上方へ移る場合に、１０の係数未満だけ実質的に単調的であり且つ実質的に変曲無しである。ＩＧＦＥＴ１０２の場合に、ドレイン・ボディ接合深さｙＤがドレイン延長部深さｙＤＥに等しいことに注意する。Ｎ型空の主要ウエルドーパントの濃度は、典型的に、ドレイン・ボディ接合２８８から該垂直線に沿って上部半導体表面へ移る場合に、実質的に単調的に減少する。ドレイン２８２の上部表面に沿ってＮ型空の主要ウエルドーパントの幾らかのパイルアップが発生する場合には、Ｎ型空の主要ウエルドーパントの濃度は、ドレイン・ボディ接合２８８から該垂直線に沿って接合２８８の最大深さｙＤの２０％よりも上部半導体表面から離れることの無い或る点へ移る場合に、実質的に単調的に減少する。
【０２９９】
Ｎ型ソースハロードーパントは、深さｙＮＷＰＫにおけるＮ型濃度最大の位置に関して殆ど顕著な効果を有するものではない。図１８ａを簡単に参照すると、図１８ａの水平軸は平均Ｐ型空の主要ウエル最大濃度深さｙＰＷＰＫを表すべく符号が付けられている。上述した如く、図１８ａにおいて曲線２１０’によって表されているディープＮウエルドーパントの濃度は、図１８ａに示されているｙ深さ範囲を超えた深さにおいて最大値に到達し且つ、上部半導体表面へ向けて移る場合に、その最大値から減少する。
【０３００】
空の主要ウエル最大濃度深さｙＮＷＰＫ及びｙＰＷＰＫは通常互いに非常に近いという事実に鑑みて図１８ａを検討すると、深さｙＰＷＰＫにおいて、従って深さｙＮＷＰＫにおいて、ディープＮウエルドーパントの濃度はＮ型空の主要ウエルドーパントの濃度と比較して非常に小さいものであることが示される。深さｙＮＷＰＫから該選択した垂直線に沿ってドレイン２８２を介して上部半導体表面へ向けて移る場合に、ディープＮウエルドーパントの濃度は、ディープＮウエルドーパントの濃度が深さｙの任意の値におけるＮ型空の主要ウエルドーパントの濃度と比較して非常に小さいまま継続しているような態様で、減少する。従って、全Ｎ型ドーパントの濃度は、深さｙＮＷＰＫからその垂直線に沿って上部半導体表面へ移る場合に、Ｎ型空の主要ウエルドーパントの濃度と実質的に同じ態様で減少する。
【０３０１】
Ｎ型空の主要ウエル及びディープＮウエルドーパントはソース２８０内に存在している。更に、Ｎ型ソースハロードーパントは、通常、ソース２８０の横方向範囲の一部、典型的には全て、にわたり存在している。その結果、ソース２８０を介しての選択した仮想的垂直線に沿ってのＮ型ドーパント分布は、Ｎ型ソースハロードーパントの影響を包含している場合がある。たとえＮ型空の主要ウエルドーパントの濃度が、深さｙＮＷＰＫからその垂直線に沿って主要ボディ物質部分２９４の上側に存在する部分を介して且つソース２８０を介して上部半導体表面へ上方へ移る場合に、少なくとも１０の係数だけ減少したとしても、全Ｎ型ウエルドーパントの濃度は、深さｙＮＷＰＫから該垂直線に沿って上部半導体表面へ上方へ同じように移る場合に、この様な態様で振舞うことが無い場合があり、典型的にはその様に振舞うことはない。
【０３０２】
Ｄ９．非対称的高電圧ＩＧＦＥＴの共通の特性
非対称的ＩＧＦＥＴ１００及び１０２を一緒に見て、ＩＧＦＥＴ１００のＰ型空のウエルボディ物質１８０又はＩＧＦＥＴ１０２のＮ型空のボディ物質１８２の導電型を「第１」導電型と呼称することとする。他の導電型、即ちＩＧＦＥＴ１００のＮ型ソース２４０及びドレイン２４２の導電型又はＩＧＦＥＴ１０２のＰ型ソース２８０及びドレイン２８２の導電型、「第２」導電型である。従って、第１及び第２導電型は、夫々、ＩＧＦＥＴ１００に対してはＰ型及びＮ型である。ＩＧＦＥＴ１０２の場合には、第１及び第２導電型は、夫々、Ｎ型及びＰ型である。
【０３０３】
ＩＧＦＥＴ１００における全Ｐ型ドーパントの濃度ＮＴは、上述した如く、深さｙＰＷＰＫから垂直線２７８Ｍを介してＩＧＦＥＴ１００のドレイン２４２を介して上部半導体表面へ移る場合に、Ｐ型空の主要ウエルドーパントの濃度ＮＩと大部分同じ態様で減少する。又上述した如く、ＩＧＦＥＴ１０２における全Ｎ型ドーパントの濃度は、深さｙＮＷＰＫから選択した垂直線に沿ってドレイン２８２を介して上部半導体表面へ移る場合に、Ｎ型空の主要ウエルドーパントの濃度と大部分同じ態様で同様に減少する。第１導電型はＩＧＦＥＴ１００に対してはＰ型であり且つＩＧＦＥＴ１０２に対してはＮ型であるので、ＩＧＦＥＴ１００及び１０２は、深さｙＰＷＰＫ又はｙＮＷＰＫにおける第１導電型の全ドーパントの最大濃度の表面下位置から該垂直線に沿って上側に存在する主要ボディ物質を介して且つドレイン２４２又は２８２を介して上部半導体表面へ上方へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、更に好適には少なくとも４０の係数、だけ減少するという一般的な性質を有している。
【０３０４】
更に、ＩＧＦＥＴ１００又は１０２における第１導電型の全ドーパントの濃度は、深さｙＰＷＰＫ又はｙＮＷＰＫにおける第１導電型の全ドーパントの最大濃度の位置から該表示した垂直線に沿ってドレイン・ボディ接合２４８又は２８８へ上方へ移る場合に、実質的に単調的に、典型的には１０の係数未満だけ、且つ実質的に変曲無しで減少する。ドレイン・ボディ接合２４８又は２８８から該垂直線に沿って上部半導体表面へ移る場合に、ＩＧＦＥＴ１００又は１０２における第１導電型の全ドーパントの濃度は、典型的に、実質的に単調的に減少する。ドレイン２４２又は２８２の上部表面に沿って第１導電型の全ドーパントの幾らかのパイルアップが発生する場合には、第１導電型の全ドーパントの濃度は、ドレイン・ボディ接合２４８又は２８８から該垂直線に沿って接合２４８又は２８８の最大深さｙＤの２０％よりも上部半導体表面から離れることの無い或る点へ移る場合に、実質的に単調的に減少する。
【０３０５】
ＩＧＦＥＴ１００のドレイン２４２又はＩＧＦＥＴ１０２のドレイン２８２を介しての垂直線に沿っての前述した垂直ドーパント分布特徴は、ＩＧＦＥＴ１００におけるＰ型バックグラウンドドーパントの存在によって、又はＩＧＦＥＴ１０２におけるディープＮウエルドーパントの存在によって著しく影響を受けることは無い。深さｙＰＷＰＫ又はｙＮＷＰＫから、選択した垂直線に沿ってドレイン２４２又は２８２を介して上方へ移る場合に、第１導電型の全ドーパントは空のウエルボディ物質１８０又は１８２の空の主要ウエルドーパントだけとして良好に近似させることが可能である。この近似は、一般的に、空の主要ウエル領域１９２，１９４，２０４，２０６を夫々使用する以下に更に取り扱う対称的ＩＧＦＥＴ１１２，１１４，１２４，１２６のドレインを介して延在する選択した仮想的垂直線に沿って使用することが可能である。
【０３０６】
ＮチャンネルＩＧＦＥＴ１００のスレッシュホールド電圧ＶＴは、０．３μｍ近傍の描画したチャンネル長ＬＤＲで且つ６−６．５ｎｍのゲート誘電体厚さにおいて０．５Ｖ乃至０．７５Ｖで、典型的に０．６Ｖ乃至０．６５Ｖ、である。ＰチャンネルＩＧＦＥＴ１０２のスレッシュホールド電圧ＶＴは、同様に０．３μｍ近傍の描画したチャンネル長ＬＤＲで且つ６−６．５ｎｍのゲート誘電体厚さにおいて−０．５Ｖ乃至−０．７Ｖで、典型的には−０．６Ｖである。ＩＧＦＥＴ１００及び１０２は、高動作電圧範囲、例えば３．０Ｖ、においての一方向電流適用例に特に適している。
【０３０７】
Ｄ１０．非対称的高電圧ＩＧＦＥＴの性能利点
良好なＩＧＦＥＴ性能のために、ＩＧＦＥＴのソースは、短チャンネル長においてスレッシュホールド電圧ＶＴのロールオフを回避するために、妥当に可能な限りシャロウ（shallow）即ち浅いものとすべきである。ソース抵抗の存在においてＩＧＦＥＴの実効トランスコンダクタンスを最大とさせるために、ソースは出来るだけ高度にドープすべきである。非対称的ＩＧＦＥＴ１００及び１０２は、ソース延長部２４０Ｅ及び２８０Ｅを使用し且つそれらを夫々一層浅くに構成し且つドレイン延長部２４２Ｅ及び２８２Ｅよりも一層高度にドープさせることによってこれらの目的を充足する。このことはＩＧＦＥＴ１００及び１０２が高いトランスコンダクタンスを有し、その結果、高い本来的な利得を有することを可能とする。
【０３０８】
ドレイン延長部２４２Ｅ及び２８２Ｅは、非対称的高電圧ＩＧＦＥＴ１００及び１０２がそれらのドレイン２４２及び２８２においてそれらのゲート誘電体層２６０及び３００内へのホット電荷キャリアの注入を実質的に回避することを可能とさせる。ＩＧＦＥＴ１００及び１０２のスレッシュホールド電圧は動作時間に関して著しくドリフトすることは無い。
【０３０９】
高電圧能力を達成し且つホットキャリア注入を減少させるために、ＩＧＦＥＴのドレインは妥当に可能な限り出切るだけ深く且つ軽度にドープしたものとすべきである。これらの必要性は、ＩＧＦＥＴのオン抵抗を著しく増加させること無しに且つ短チャンネルスレッシュホールド電圧ロールオフを発生すること無しに、充足されるべきである。非対称的ＩＧＦＥＴ１００及び１０２は、ドレイン延長部２４２Ｅ及び２８２Ｅを夫々ソース延長部２４０Ｅ及び２８０Ｅよりも一層深くに延在させ且つ一層軽度にドープさせることによってこれらの更なる目的を充足する。ドレイン２４２又は２８２に沿ってハローポケット部分の不存在はホットキャリア信頼性を更に向上させる。
【０３１０】
ＩＧＦＥＴの寄生容量は、ＩＧＦＥＴを包含する回路の速度性能を設定する場合に、特に高周波数スイッチング動作において、重要な役割を担う。非対称的ＩＧＦＥＴ１００及び１０２においてのレトログレード空のウエル領域１８０及び１８２の使用は、それらのソース２４０及び２８０及びそれらのドレイン２４２及び２８２の下側のドーピングを減少させ、それによりそれらのソース・ボディ接合２４６及び２８６及びそれらのドレイン・ボディ接合２４８及び２８８に沿っての寄生容量を減少させる。その減少された寄生接合容量はＩＧＦＥＴ１００及び１０２が一層早くスイッチすることを可能とさせる。
【０３１１】
ソース側ハローポケット部分２５０及び２９０が夫々チャンネルゾーン２４４及び２８４に与える長手方向ドーパントグレイディング即ち勾配は、ＶＴロールオフのオンセットを一層短いチャンネル長へ移動させることによって短チャンネル長におけるＶＴロールオフを緩和させることを助ける。ホールポケット２５０及び２９０は、又、夫々、ソース２４０及び２８０に沿って付加的なボディ物質ドーパントを与える。このことは、ソース・ボディ接合２４６及び２４８においての空乏領域厚さを減少させ且つＩＧＦＥＴ１００及び１０２がソース対ドレインパンチスルーを回避することを可能とさせる。
【０３１２】
ＩＧＦＥＴの駆動電流は飽和におけるそのドレイン電流ＩＤである。同じゲート電圧オーバーライド及びドレイン対ソース電圧ＶＤＳにおいて、非対称的ＩＧＦＥＴ１００及び１０２は、通常、対称的な対応物よりも一層高い駆動電流を有している。
【０３１３】
ＮチャンネルＩＧＦＥＴ１００のドレイン対ソース電圧ＶＤＳはＩＧＦＥＴ動作期間中に増加されるので、ドレイン電界における結果的に発生する増加はドレイン空乏領域をソース２４０へ向かって拡大させる。この拡大は、ドレイン空乏領域がソース側ハローポケット部分２５０に近づく場合にほぼ終了する。ＩＧＦＥＴ１００は飽和状態となり、それは対称的対応物よりも一層強い。従って、ＩＧＦＥＴ１００の構成は有益的に一層高い出力抵抗を有することを可能とさせる。電圧極性を反転すると、ＰチャンネルＩＧＦＥＴ１０２も一層高い出力抵抗を有している。ＩＧＦＥＴ１００及び１０２は、リニア及び飽和の両方において、増加したトランスコンダクタンスを有している。
【０３１４】
ＩＧＦＥＴ１００及び１０２におけるレトログレードウエルドーパント分布と長手方向チャンネルドーパントグレイディングとの結合は、ノイズを減少した状態で、良好な高周波数小信号性能及び優れた大信号性能を提供する。特に、ＩＧＦＥＴ１００及び１０２は、広い小信号帯域幅、高い小信号スイッチング速度、及びカットオフ周波数の高いピーク値を含む高いカットオフ周波数を有している。
【０３１５】
Ｄ１１．特別に調整したハローポケット部分を具備する非対称的高電圧ＩＧＦＥＴ
ＩＧＦＥＴ１００又は１０２のようなＩＧＦＥＴにソース側ハローポケット部分を設けることの利点の内の一つは、ハローポケットにおける増加したドーピングが、ＩＧＦＥＴがそのバイアスオフ状態にある場合に、ソース対ドレイン（「Ｓ−Ｄ」）リーク電流を減少させることである。Ｓ−Ｄリーク電流における減少は、ＩＧＦＥＴの駆動電流における幾らかの減少の犠牲で達成される。ポケット部分における結果的に得られるほぼガウス状の垂直ドーパント分布が単一の表面下位置に沿って最大濃度に到達するように単一イオン注入によって画定されるソース側ハローポケット部分を具備するＩＧＦＥＴにおいて、ハローポケットにおける正味ドーパント濃度が幾らかの最小値未満である箇所、特に上部半導体表面に沿って又はその近くにおいての或る位置において著しいオフ状態Ｓ−Ｄ電流リークが発生する場合がある。
【０３１６】
ＩＧＦＥＴにおけるハローポケットを画定するための単一のイオン注入期間中に使用されるドーズ量は、該ハローポケットにおける正味ドーパント濃度がそうでなければ著しいオフ状態Ｓ−Ｄ電流リークが発生するような各位置に沿ってこの最小値よりも上であるように増加させることが可能である。しかしながら、ハローポケットにおける全体的な増加したドーピングはＩＧＦＥＴの駆動電流を不所望に更に減少させることとなる。この問題に対する一つの解決は、ハローポケット内の垂直ドーパント分布が上部半導体表面から下方のそれを越えては通常著しいオフ状態Ｓ−Ｄ電流リークが存在しない表面下位置へ比較的平坦であるように構成することである。それによりＩＧＦＥＴの駆動電流は最大化され、一方オフ状態Ｓ−Ｄ電流リークを実質的に回避する。
【０３１７】
図１９ａ及び１９ｂは、ソース側ハローポケット部分２５０及び２９０が夫々中程度にドープされたＰ型ソース側ハローポケット部分２５０Ｕ及び中程度にドープされたＮ型ソース側ハローポケット部分２９０Ｕで置換されている相補的非対称的高電圧ＩＧＦＥＴ１００及び１０２の変形例１００Ｕ及び１０２Ｕの一部を夫々示している。ソース側ハローポケット部分２５０Ｕ及び２９０Ｕは、本発明に従って、ＩＧＦＥＴ１００及び１０２の夫々のレベルにおいてそれらの駆動電流を実質的に維持しながらそれらがバイアスオフ状態にある場合に相補的非対称的高電圧ＩＧＦＥＴ１００Ｕ及び１０２Ｕが減少したＳ−Ｄ電流リークを有することが可能であるように特に調整されている。
【０３１８】
ハローポケット部分２５０Ｕ及び２９０Ｕにおけるハローポケットドーパント分布の特別の調整及び該特別のハローポケットドーパント分布を形成するために使用される製造技術に起因するＩＧＦＥＴ１００Ｕ及び１０２Ｕの隣接部分において発生する僅かに修正されたドーパント分布以外は、ＩＧＦＥＴ１００Ｕ及び１０２Ｕは夫々ＩＧＦＥＴ１００及び１０２と実質的に同じに構成されている。減少したオフ状態Ｓ−Ｄ電流リークを有しているので、ＩＧＦＥＴ１００Ｕ及び１０２Ｕは、夫々、ＩＧＦＥＴ１００及び１０２と実質的に同じに動作し且つ同じ利点を有している。
【０３１９】
特にＮチャンネルＩＧＦＥＴ１００Ｕに注目すると、そのｐハローポケット部分２５０Ｕにおけるドーパント分布は、上部半導体表面に対して垂直に延在する実質的に任意の仮想的垂直線に沿ってハローポケット２５０Ｕを介してＮ型ソース２４０側へ、特にＮ＋ソース延長部２４０Ｅの脇へのＰ型ソースハローポケットドーパントの垂直ドーパント分布が、上部半導体表面近くにおいて比較的フラット即ち平坦であるように調整されている。一つのその様な仮想的垂直線３１４が図１９ａに示されている。
【０３２０】
ＩＧＦＥＴ１００Ｕの上部半導体表面近くでのＰ型ソースハローポケットドーパントの垂直ドーパント分布における実質的な平坦性は、Ｐ型ソースハローポケットドーパントの濃度ＮＩが、ハローポケット２５０Ｕを介してＮ型ソース２４０の脇へ延在する垂直線３１４のような実質的に任意の仮想的垂直線に沿って互いに垂直方向に離隔されているＭ個の異なる位置における複数個Ｍの局所的濃度最大、に到達するように構成することにより達成される。Ｐ型ソースハロードーパントの濃度ＮＩにおけるＭ個の局所的最大は、夫々、最も浅いハロードーパント最大濃度位置ＰＨ−１から最も深いハロードーパント最大濃度位置ＰＨ−Ｍへ移る場合に次第に一層深くなるＭ個の位置ＰＨ−１，ＰＨ−２，．．．，ＰＨ−Ｍ（集約的に「位置ＰＨ」）に沿って発生する。
【０３２１】
ＩＧＦＥＴ１０２Ｕのハローポケット部分２５０Ｕは、Ｍ個の垂直方向に隣接したハローポケットセグメント２５０Ｕ−１，２５０Ｕ−２，．．．，２５０Ｕ−Ｍからなるものとしてみることが可能である。ｊを１からＭへ変化する整数とすると、各ハローポケットセグメント２５０Ｕ−ｊはハロードーパント最大濃度位置ＰＨ−ｊに沿って発生するＰ型ソースハロードーパント濃度最大を包含している。最も浅いハロードーパント最大濃度位置ＰＨ−１を包含しているハローポケットセグメント２５０Ｕ−１はハローポケットセグメント２５０Ｕ−１乃至２５０Ｕ−Ｍの内で最も浅いものである。最も深い最大濃度位置ＰＨ−Ｍを包含しているハローポケットセグメント２５０Ｕ−Ｍはセグメント２５０Ｕ−１乃至２５０Ｕ−Ｍの内の最も深いものである。
【０３２２】
Ｐ型ソースハロードーパントは、典型的に、ハローポケットセグメント２５０Ｕ−１乃至２５０Ｕ−Ｍの全てにおいて同一の原子種である。しかしながら、ハローポケットセグメント２５０Ｕ−１乃至２５０Ｕ−Ｍにおいては異なる種のＰ型ソースハロードーパントが様々に存在することが可能である。
【０３２３】
各ハロードーパント最大濃度位置ＰＨ−ｊは、通常、ただ一つの原子種のＰ型ソースハロードーパントから発生する。このことに鑑み、ハローポケットセグメント２５０Ｕ−ｊにおける最大濃度位置ＰＨ−ｊを発生するために使用されるＰ型ソースハロードーパントの原子種は、ここでは、ｊ番目Ｐ型ソースハロードーパントとして呼称する。その結果、Ｍ個の順番付けしたＰ型ソースハロードーパントが存在し、それらは、典型的に、全て同じ原子種であるが、それらは原子種において種々に異なることが可能である。これらのＭ個の順番付けしたＰ型ソースハロードーパントは、一般的に、単にＰ型ソースハロードーパントとして呼称される全体的なＰ型ソースハロードーパントを形成する。
【０３２４】
Ｐ型ソースハロードーパントの濃度ＮＩにおける局所的最大の複数個Ｍは図１９ａの例においては３である。従って、図１９ａにおけるセグメント化したＰハローポケット部分２５０Ｕは３個の垂直方向に隣接したハローポケットセグメント２５０Ｕ−１乃至２５０Ｕ−３で形成されており、それらはハロードーパント最大濃度位置ＰＨ−１乃至ＰＨ−３に沿って発生するＰ型ソースハロードーパント濃度最大を夫々包含している。図１９ａにおけるハローポケットセグメント２５０Ｕ−１乃至２５０Ｕ−３の最大濃度位置ＰＨ−１乃至ＰＨ−３を夫々決定するために、夫々、第１、第２、第３Ｐ型ソースハロードーパントとして指定された３個の番号付けされたＰ型ソースハロードーパントが存在している。
【０３２５】
ハロードーパント最大濃度位置ＰＨは図１９ａにおいては点線で示してある。これらの点線によって示されるように、各ハロードーパント最大濃度位置ＰＨ−ｊはＮ型ソース２４０内に延在している。各ハロードーパント最大濃度位置ＰＨ−ｊは、通常、Ｎ＋＋主要ソース部分２４０Ｍにわたり完全に実質的に横方向に延在している。図１９ａの例においては、各ハロードーパント最大濃度ＰＨ−ｊはＮ＋ソース延長部２４０Ｅを介して延在している。しかしながら、一つ又はそれ以上のハロードーパント最大濃度位置ＰＨはソース延長部２４０Ｅ下側を、従ってＰハローポケット部分２５０Ｕの下側物質を介して、延在することが可能である。ソース２４０内への各ハロードーパント最大濃度位置ＰＨ−ｊの延長は、セグメント化したハローポケット２５０Ｕが形成される以下に記載する態様から発生する。
【０３２６】
各ハロードーパント最大濃度位置ＰＨ−ｊは、又、Ｐ型空のウエル主要ボディ物質部分２５４、即ちセグメント化したハローポケット部分２５０Ｕの外側のＰ型主要ウエルボディ物質領域１８０の部分、内に延在する。このことは、同一の導電型であるようなドーピング操作によって形成される２つの半導体領域、即ちここではポケット２５０Ｕ及びボディ物質部分２５４、の間の境界が上方に発生するように、即ち該２つの領域を形成するために使用されるドーパントの（正味）濃度が等しい位置において、画定される態様から起こる。
【０３２７】
ＩＧＦＥＴ１００Ｕのソース側ハローポケット部分２５０Ｕにおける全Ｐ型ドーパントは、ＩＧＦＥＴ１００のソース側ハローポケット部分２５０について上述した如く、Ｐ型バックグラウンドドーパントと、空の主要ウエルドーパントと、ソースハロードーパントとから構成されている。位置ＰＨに沿ってのＰ型ソースハロードーパントの濃度ＮＩにおけるＭ個の局所的最大は、ＩＧＦＥＴ１００Ｕのハローポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴをポケット２５０Ｕ内のＭ個の夫々対応する異なる位置に沿ってＭ個の夫々対応する局所的最大に到達させる。位置ＰＨの場合のように、ハローポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるＭ個の最大の位置は、ポケット２５０Ｕを介してソース２４０の脇へ上部半導体表面へ垂直に延在する例えば垂直線３１４の実質的に任意の仮想的垂直線に沿って互いに垂直方向に離隔されている。
【０３２８】
ハローポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるＭ個の最大の位置は、ポケット２５０におけるＰ型ハロードーパントの濃度ＮＩにおけるＭ個の最大の位置ＰＨから夫々種々に異なる場合がある。これらの差異が発生する範囲において、それらは通常非常に小さいものである。従って、図１９ａにおける点線ＰＨはポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるＭ個の濃度最大の位置を夫々表している。従って、ポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるＭ個の濃度最大の位置ＰＨはソース２４０内に及びＰ型空のウエル主要ボディ物質部分２５４内に横方向に延在している。
【０３２９】
ハローポケット部分２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮについても同じことが言える。Ｎ型浅いソース延長部ドーパントの幾らかはハローポケット２５０Ｕ内に存在しているが、位置ＰＨに沿ってのＰ型ソースハロードーパントの濃度ＮＩにおけるＭ個の局所的最大は、ここでのポケット２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮをしてポケット２５０ＵにおけるＭ個の夫々対応する異なる位置に沿ってＭ個の夫々対応する局所的最大に到達させる。同様に、ポケット２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮにおけるＭ個の最大の位置は、ポケット２５０Ｕを介してソース２４０の脇へ上部半導体表面へ垂直に延在する例えば垂直線３１４等の実質的に任意の仮想的垂直線に沿って互いに垂直方向に離隔されている。
【０３３０】
ハローポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴの場合のように、ハローポケット２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮにおけるＭ個の最大の位置は、ポケット２５０ＵにおけるＰ型ハロードーパントの濃度ＮＩにおけるＭ個の最大の位置ＰＨから夫々種々に異なる場合がある。図１９ａにおけるポケット２５０Ｕ中に存在するとして示されている点線ＰＨの部分は、ポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるＭ濃度最大の位置を夫々表すことも可能である。
【０３３１】
上部半導体表面近くのハローポケット部分２５０Ｕにおける垂直ドーパント分布の平坦化の理解は、図２０ａ−２０ｃ（集約的に「図２０」）及び図２１ａ−２１ｃ（集約的に「図２１」）の助けを借りて容易化される。図１９ａの例におけるハローポケット２５０Ｕを介しての垂直線３１４に沿っての深さｙの関数としての例示的ドーパント濃度が図２０に提示されている。図２１は図１９ａの例におけるＩＧＦＥＴ１００Ｕのソース延長部２４０Ｅを介しての垂直線２７４Ｅに沿っての深さｙの関数としての例示的ドーパント濃度を提示している。品目ｙＳＨは図１９ａに表示されているようにハローポケット２５０Ｕの最大深さである。
【０３３２】
図２０ａ及び２１ａは、領域１３６，２４０Ｅ，２５０Ｕ−１，２５０Ｕ−２，２５０Ｕ−３，２５４をほぼ画定する個別的な半導体ドーパントの濃度ＮＩ（ここでは垂直のみ）を特に例示している。曲線２５０Ｕ−１’，２５０Ｕ−２’，２５０Ｕ−３’は、ハローポケットセグメント２５０Ｕ−１乃至２５０Ｕ−３の最大濃度位置ＰＨ−１乃至ＰＨ−３を夫々決定するために使用された第１、第２、第３Ｐ型ソースハロードーパントの濃度ＮＩを表している。
【０３３３】
領域１８０，２４０Ｅ，２５０Ｕ，２５４における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴ（ここでは垂直のみ）は図２０ｂ及び２１ｂに図示されている。曲線部分２５０Ｕ”はハローポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴを表している。図１２ａ及び２１ｂを参照すると、品目２４６＊は、正味ドーパント濃度ＮＮがゼロとなる箇所を示しており、従ってソース延長部２４０Ｅに沿ってのソース・ボディ接合２４６の部分の位置を表している。
【０３３４】
図２０ｃ及び２１ｃはＰハローポケット部分２５０Ｕ及びＮ＋ソース延長部２４０Ｅにおける正味ドーパント濃度ＮＮ（ここでは垂直のみ）を提示している。曲線部分２５０＊はハローポケット部分２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮを表している。
【０３３５】
特に図２０ａを参照すると、垂直線３１４に沿っての第１、第２、第３Ｐ型ソースハロードーパントの濃度ＮＩを垂直方向に表している曲線２５０Ｕ−１’乃至２５０Ｕ−３’は、一次近似でほぼガウス形状のものである。曲線２５０Ｕ−１’，２５０Ｕ−２’，２５０Ｕ−３’は品目３１６−１，３１６−２，３１６−３（集約的に「ピーク３１６」）によって夫々表されているピークに到達している。最も低い番号のピーク３１６−１は最も浅いピークである。最も高い番号のピーク３１６−３、即ち、一般的には、ピーク３１６−Ｍ、は最も深いピークである。
【０３３６】
番号付けしたＰ型ソースハロードーパントの濃度ＮＩにおけるピーク３１６の内の連続するものの間の垂直間隔（距離）は比較的小さい。又、曲線２５０Ｕ−１’乃至２５０Ｕ−３’に対する標準偏差は、ピーク対ピーク間隔と比較して比較的大きい。最も浅いピーク３１６−１の深さは、典型的に、平均ピーク対ピーク間隔の半分近傍である。ピーク３１６における第１乃至第３Ｐ型ソースハロードーパントの濃度ＮＩの最大値は、通常、互いに近く、特に垂直線３１４がソース延長部２４０Ｅに近づくに従いそうである。より詳細には、ピーク３１６における濃度ＮＩは、通常、互いに４０％内、好適には２０％内、より好適には１０％内である。
【０３３７】
各ピーク３１６−ｊは図２０ｂにおける曲線部分２５０Ｕ”によって表されるように垂直線３１４に沿ってのハローポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるｊ番目の局所的最大の位置ＰＨ−ｊの一つの点である。（ａ）曲線２５０Ｕ−１’乃至２５０Ｕ−３’に対する標準偏差はピーク３１６の相次ぐものの間隔と比較して比較的大きく、（ｂ）最も浅いピーク３１６−１の深さは典型的に平均ピーク対ピーク間隔の半分近傍であり、且つ（ｃ）ピーク３１６における第１乃至第３Ｐ型ソースハロードーパントの濃度ＮＩは通常互いに近いものであるので、ハローポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおける変化は、線３１４に沿って上部半導体表面からハローポケット２５０ＵにおけるＰ型局所的濃度最大の最も深いものの位置ＰＨ−Ｍ，即ち図１９ａの例においては位置ＰＨ−３、へ移る場合に、通常比較的小さい。その結果、ハローポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおける垂直分布は、上部半導体表面からポケット２５０Ｕを介してソース延長部２４０Ｅの脇へ延在する線３１４のような仮想的垂直線に沿ってポケット２５０Ｕ内の最も深い最大濃度位置ＰＨ−Ｍへ移る場合に、通常比較的平坦である。
【０３３８】
ハローポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴは、ポケット２５０Ｕを介してソース延長部２４０Ｅの脇へ延在する垂直線３１４などの仮想的垂直線に沿ってハローポケット２５０Ｕにおける局所的Ｐ型濃度最大の最も深いものの位置ＰＨ−Ｍへ上部半導体表面から移る場合に、２を超えることのない係数、好適には１．５を越えることのない係数、より好適には１．２５を越えることのない係数、だけ通常は変化する。図２０ｂにおいて曲線部分２５０Ｕ”によって示されているように、ハローポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおける変動はこの様な仮想的垂直線に沿っては非常に小さく、従って夫々ピーク３１６によって表されているように、ハロードーパント最大濃度位置ＰＨは、しばしば、図２０ｂのような対数濃度グラフ上においてはほぼ認識不可能である。
【０３３９】
垂直線３１４は、図１９ａに示されているように、ハローポケット部分２５０Ｕの下側及び空のウエルボディ物質１８０の下側に存在する物質内に延在している。更に、線３１４はＮ型ソース２４０、特にＮ＋ソース延長部２４０Ｅ、から十分遠くにあるように選択されており、線３１４に沿っての任意の点におけるＮ型ドーパント濃度ＮＴは、その点における全Ｐ型ドーパント濃度ＮＴと比較して、基本的に無視可能である。図２０ｃを参照すると、線３１４に沿ってのボディ物質１８０内の正味Ｐ型ドーパント濃度ＮＮを表している曲線１８０＊は、図２０ｂにおいて線３１４に沿ってのボディ物質１８０における全Ｐ型ドーパント濃度ＮＴを表している曲線１８０”とほぼ同一である。その結果、図２０ｃにおける曲線１８０＊の部分２５０Ｕ＊は図２０ｂにおける曲線１８０”の部分２５０Ｕ”とほぼ同一である。
【０３４０】
換言すると、ハローポケット部分２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮにおける変化も、垂直線３１４に沿って上部半導体表面からハローポケット２５０Ｕにおける局所的Ｐ型濃度最大の内の最も深いものの位置ＰＨ−Ｍ、図１９ａの例においては位置ＰＨ−３、へ移る場合に、比較的小さい。ハローポケット２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴと類似して、ハローポケット２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＴは、上部半導体表面からポケット２５０Ｕを介してソース延長部２４０Ｅの脇へ延在する線３１４のような仮想的垂直線に沿ってポケット２５０Ｕ内の局所的Ｐ型濃度最大の内の最も深いものの位置ＰＨ−Ｍへ移る場合に、２を超えることのない係数、好適には１．５を越えることのない係数、より好適には１．２５を越えることのない係数、だけ通常は変化する。従って、ハローポケット２５０Ｕにおける正味Ｐ型ドーパントの濃度ＮＮにおける垂直分布は、上部半導体表面からこの様な仮想的垂直線に沿ってポケット２５０Ｕにおける最も深い最大濃度位置ＰＨ−Ｍへ移る場合に、比較的平坦である。
【０３４１】
番号付けしたＰ型ソースハロードーパントの濃度ＮＩは、曲線２５０Ｕ−１’乃至２５０Ｕ−３’によって表される垂直分布の一般的な形状を維持したままハローポケット部分２５０Ｕを介して長手方向に移る場合に、かなり変化する。このことは、以下に更に説明するように、図２０ａを図２１ａと比較することにより理解することが可能であり、その場合、ソース延長部２４０Ｅ及びバローポケット２５０Ｕの下側に存在する物質を介して垂直線２７４Ｅに沿っての第１、第２、第３Ｐ型ソースハロードーパントの濃度ＮＩを垂直方向に表しているほぼガウス状の曲線２５０Ｕ−１’乃至２５０Ｕ−３’は、品目３１８−１，３１８−２，３１８−３（集約的に「ピーク３１８」）によって夫々表されているピークに到達する。最も低い番号が付けられているピーク３１８−１は最も浅いピークである。最も高い番号が付けられているピーク３１８−３、即ち、一般的にはピーク３１８−Ｍ、は最も深いピークである。
【０３４２】
各ピーク３１８−ｊは、図２１ｂにおける曲線部分２５０Ｕ”によって表されているように、垂直線２７４Ｅに沿ってのＮ＋ソース延長部２４０Ｅ又はＰハローポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおけるｊ番目の局所的最大の位置ＰＨ−ｊの内の一つの点である。図２１ａの例においては、各ピーク３１８−ｊにおけるｊ番目Ｐ型ソースハロードーパントの濃度ＮＩは、そのピーク３１８−ｊの深さｙにおける曲線２４０Ｅ’によって表されるＮ型浅いソース延長部ドーパントの濃度ＮＩ未満である。ハロードーパント最大濃度位置ＰＨの一つ又はそれ以上はソース延長部２４０Ｅの下側を延在することが可能であるので、ピーク３１８の内の一つ又はそれ以上におけるｊ番目Ｐ型ソースハロードーパントの濃度ＮＩは、これらの一つ又はそれ以上のピーク３１８の各々の深さｙにおけるＮ型浅いソース延長部ドーパントの濃度ＮＩを越える場合がある。
【０３４３】
いずれの場合にも、図２１ａにおける曲線２５０Ｕ−１’乃至２５０Ｕ−３’は、図２０ａにおける曲線２５０Ｕ−１’乃至２５０Ｕ−３’と互いにほぼ同じ関係を有している。従って、全Ｐ型ドーパントの濃度ＮＴにおける変化は、上部半導体表面から垂直線２７４Ｅに沿って最も深い局所的Ｐ型濃度最大の位置ＰＨ−Ｍ、即ち図１９ａにおける位置ＰＨ−３、へ移る場合に、通常比較的小さい。ハローポケット部分２５０Ｕを介して延在する線３１４に沿っての全Ｐ型ドーパントの濃度ＮＴの場合のように、全Ｐ型ドーパントの濃度ＮＴは、上部半導体表面から線２７４Ｅに沿って局所的Ｐ型濃度最大の内の最も深いものの位置ＰＨ−Ｍへ移る場合に、通常、２を超えることのない係数、好適には１．５を越えることのない係数、より好適には１．２５を越えることのない係数、だけ変化する。ポケット部分２５０Ｕにおける全Ｐ型ドーパントの濃度ＮＴにおける垂直分布は、上部半導体表面から線２７４Ｅに沿って最も深い最大濃度位置ＰＨ−Ｍへ、通常比較的平坦である。このことは、図２１ｂにおける曲線部分２５０Ｕ”によって示されている。
【０３４４】
番号付けしたＰ型ソースハロードーパントの濃度ＮＮは、ハローポケット部分２５０Ｕが形成される態様に起因して、Ｎ＋ソース延長部２４０Ｅに向けて横方向に移る場合に、増加する。このことは、図２１ａにおける曲線２５０Ｕ−１’乃至２５０Ｕ−３’を図２０ａにおける曲線２５０Ｕ−１’乃至２５０Ｕ−３’と夫々比較することによって理解することが可能である。ソース延長部２４０において、又は下側で、線２７４Ｅと交差する位置ＰＨ−ｊの各点３１８−ｊにおけるｊ番目Ｐ型ソースハロードーパントの濃度ＮＩは、ハローポケット２４０Ｕにおける線３１４と交差する位置ＰＨ−ｊの対応する点３１６−ｊにおけるｊ番目Ｐ型ソースハロードーパントの濃度ＮＩを越える。図２１ｂにおける曲線部分２５０Ｕ”を図２０ｂにおける曲線部分２５０Ｕ”と比較することにより理解されるように、ソース延長部２４０Ｅ及びハローポケット２５０Ｕの下側に存在する物質を介して延在する線２７４Ｅの部分に沿っての任意の点における全Ｐ型ドーパントの濃度ＮＴは、ポケット２５０Ｕを介して延在する線３１４の部分に沿っての対応する点における全Ｐ型ドーパントの濃度ＮＴを越える。
【０３４５】
ハローポケット部分２５０Ｕにおける特別のドーパント分布調整の変形例において、全Ｐ型ドーパントの濃度ＮＴは、単に、上部半導体表面から垂直線３１４に沿って、全Ｐ型ドーパントの濃度ＮＴが必ずしもポケット２５０Ｕ内の線３１４の部分に沿っての複数の局所的最大に到達すること無しに、線３１４に沿ってハローポケット２５０Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへ移る場合に、２を超えることのない係数、好適には１．５を越えることのない係数、より好適には１．２５を越えることのない係数、だけ変化する。同じことが、垂直線３１４に沿っての正味Ｐ型ドーパントの濃度ＮＮに対して及びソース延長部２４０Ｅ及びハローポケット２５０Ｕの下側の物質を介して延在する垂直線２７４Ｅのような仮想的垂直線に沿っての全Ｐ型ドーパントの濃度ＮＴに対して適用される。ハローポケット２５０Ｕの深さｙは、線２７４Ｅに沿ってのその最大深さｙＳＨに実質的に等しいが、線３１４に沿っての最大深さｙＳＨ未満である。
【０３４６】
理想的には、全Ｐ型ドーパントの濃度ＮＴ及び正味Ｐ型ドーパントの濃度ＮＮは、上部半導体表面から垂直線３１４に沿って線３１４に沿ってのハローポケット部分２５０Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへ下方へ、実質的に一定である。同じことが、ソース延長部２４０Ｅ及びハローポケット２５０Ｕの下側に存在する物質を介して延在する垂直線２７４Ｅなどの仮想的垂直線に沿っての全Ｐ型ドーパントの濃度ＮＴに対して適用される。
【０３４７】
前述した方法のいずれかでのハローポケット部分２５０Ｕのドーピングは、ハローポケット２５０Ｕにおける垂直ドーパント分布を上部半導体表面近くにおいて比較的平坦なものとさせることを可能とさせる。その結果、ＩＧＦＥＴ１００Ｕがそのバイアスオフ状態にある場合に駆動電流を犠牲にすること無しに、ソース２４０とドレイン２４２との間において流れるリーク電流はより少なくなる。
【０３４８】
ＰチャンネルＩＧＦＥＴ１０２Ｕへ移ると、そのＮハローポケット部分２９０Ｕにおけるドーパント分布は同様に調整されており、従ってハローポケット２９０Ｕを介してＰ型ソース２８０の脇へ、特にＰ＋ソース延長部２８０Ｅの脇への上部半導体表面に対して垂直に延在する実質的に任意の仮想的垂直線に沿ってのＮ型ソースハローポケットドーパントの垂直ドーパント分布は、上部半導体表面近くにおいて比較的平坦である。上部半導体表面近くにおいてＮ型ソースハローポケットドーパントの垂直ドーパント分布における実質的な平坦性は、Ｎ型ソースハローポケットドーパントの濃度ＮＩがこの様な仮想的垂直線に沿って互いに垂直方向に離隔されているＭ個の異なる位置におけるＭ複数個の局所的濃度最大に到達するように構成することによって達成される。ＰチャンネルＩＧＦＥＴ１０２Ｕに対するＮ型ソースハロードーパントの濃度ＮＩにおけるＭ個の局所的最大は、Ｍ個の位置ＮＨ−１，ＮＨ−２，．．．，ＮＨ−Ｍ（集約的に「位置ＮＨ」）に沿って夫々発生し、それらは最も浅いハロードーパント最大濃度位置ＮＨ−１から最も深いハロードーパント最大濃度位置ＮＨ−Ｍへ移る場合に除々に一層深くなる。ＩＧＦＥＴ１００及び１０２に対するＭ複数個は同じもの又は異なるものとすることが可能である。
【０３４９】
ＮチャンネルＩＧＦＥＴ１００のハローポケット部分２５０Ｕのセグメント化に類似して、ＰチャンネルＩＧＦＥＴ１０２Ｕのハローポケット部分２９０Ｕは、Ｍ個の垂直方向に連続的なハローポケットセグメント２９０Ｕ−１，２９０Ｕ−２，．．．，２９０Ｕ−Ｍからなるものとしてみることが可能である。各ハローポケットセグメント２９０Ｕ−ｊは、ハロードーパント最大濃度位置ＮＨ−ｊに沿って発生するＮ型ソースハロードーパント濃度最大を包含している。最も浅いハロードーパント最大濃度位置ＮＨ−１を包含するハローポケットセグメント２９０Ｕ−１は、ハローポケットセグメント２９０Ｕ−１乃至２９０Ｕ−Ｍの内の最も浅いものである。最も深い最大濃度位置ＮＨ−Ｍを包含するハローポケットセグメント２９０Ｕ−Ｍはセグメント２９０Ｕ−１乃至２９０Ｕ−Ｍの内の最も深いものである。
【０３５０】
Ｎ型ソースハロードーパントは、典型的に、ハローポケットセグメント２９０Ｕ−１乃至２９０Ｕ−Ｍの全てにおいて同じ原子種である。特に燐及び砒素はＮ型半導体ドーパント用の原子種として通常容易に入手可能なものなので、異なる種のＮ型ソースハロードーパントがハローポケットセグメント２９０Ｕ−１乃至２９０Ｕ−Ｍ内に種々に存在することが可能である。
【０３５１】
各ハロードーパント最大濃度位置ＮＨ−ｊは、通常、Ｎ型ソースハロードーパントの唯一の原子種から発生する。そのために、ハローポケットセグメント２９０Ｕ−ｊ内に最大濃度位置ＮＨ−ｊを発生させるために使用されるＮ型ソースハロードーパントの原子種は、ここでは、ｊ番目Ｎ型ソースハロードーパントと呼称する。従って、Ｍ個の番号付けしたＮ型ソースハロードーパントが存在しており、それらは、典型的に、全て同じ原子種であるが、それらは原子種において種々に異なることが可能である。これらのＭ個の番号付けしたＮ型ソースハロードーパントは、一般的に、単に、Ｎ型ソースハロードーパントとして呼称される全体的なＮ型ソースハロードーパントを形成する。
【０３５２】
図１９ａの例におけるように、Ｎ型ソースハロードーパントの濃度ＮＩにおける局所的最大のＭ複数個は図１９ｂの例においては３である。図１９ｂの例におけるセグメント化したＮハローポケット２９０Ｕは、ハロードーパント最大濃度位置ＮＨ−１乃至ＮＨ−３に沿って発生するＮ型ソースハロードーパント濃度最大を夫々包含している３個の垂直方向に隣接しているハローポケットセグメント２９０Ｕ−１乃至２９０Ｕ−３で形成される。図１９ｂにおけるハローポケットセグメント２９０Ｕ−１乃至２９０Ｕ−３の最大濃度位置ＮＨ−１乃至ＮＨ−３を夫々決定するための第１、第２、第３Ｎ型ソースハロードーパントとして夫々指定される３個の番号付けされたＮ型ソースハロードーパントが存在している。
【０３５３】
前述したことを銘記して、ＮチャンネルＩＧＦＥＴ１００ＵのＰハローポケット部分２５０Ｕのセグメント２５０Ｕ−１乃至２５０Ｕ−Ｍにおけるドーパント分布についての説明の全てが、ＩＧＦＥＴ１０２Ｕのハロードーパント最大濃度位置ＮＨが夫々ＩＧＦＥＴ１００Ｕのハロードーパント最大濃度位置を置換して、ＰチャンネルＩＧＦＥＴ１０２ＵのＮハローポケット部分２９０Ｕのセグメント２９０Ｕ−１乃至２９０Ｕ−Ｍへ夫々適用されるが、以下の点を除く。即ち、ハローポケット部分２９０Ｕにおける全Ｎ型ドーパントの濃度ＮＴは、上部半導体表面からポケット２９０Ｕを介してソース延長部２８０Ｅの脇へ延在する仮想的垂直線に沿ってハローポケット２９０Ｕにおける局所的Ｎ型濃度最大の内の最も深いものの位置ＮＨ−Ｍへ移る場合に、通常、２．５を超えることのない係数、好適には２を越えることのない係数、より好適には１．５を越えることのない係数、更により好適には１．２５を越えることのない係数、だけ変化する。同じことが、この様な仮想的垂直線に沿ってのハローポケット２９０Ｕにおける正味Ｎ型ドーパントの濃度ＮＮに適用される。
【０３５４】
ＮチャンネルＩＧＦＥＴ１００Ｕにおいて発生することと同様に、ＰチャンネルＩＧＦＥＴ１０２Ｕにおける全Ｎ型ドーパントの濃度ＮＴにおける変化は、上部半導体表面からＰ＋＋ソース延長部２８０Ｅを介して且つＮハローポケット部分２９０Ｕの下側に存在する物質を介して延在する仮想的垂直線、例えばゲート電極３０２のソース側を介して延在する仮想的垂直線、に沿っての最も深い局所的Ｎ型濃度最大の位置ＮＨ−Ｍ、即ち図１９ｂにおける位置ＮＨ−３、へ移る場合に、通常比較的小さい。ハローポケット２５０Ｕを介してソース延長部２８０Ｅへ延在する仮想的垂直線に沿っての全Ｎ型ドーパントの濃度ＮＴの場合のように、全Ｎ型ドーパントの濃度ＮＴは、上部半導体表面からソース延長部２８０Ｅを介して且つハローポケット２９０Ｕの下側に存在する物質を介して延在する仮想的垂直線に沿っての局所的Ｎ型濃度最大の内の最も深いものの位置ＮＨ−Ｍへ移る場合に、通常２．５を越えることの無い係数、好適には２を越えることのない係数、より好適には１．５を越えることのない係数、更により好適には１．２５を越えることのない係数、だけ変化する。全Ｎ型ドーパントの濃度ＮＴにおける垂直分布は、上部半導体表面からその垂直線に沿って最も深い最大濃度位置ＮＨ−Ｍへ、通常比較的平坦である。
【０３５５】
ＮチャンネルＩＧＦＥＴ１００Ｕに対して上述したことに類似する変形例として、ＩＧＦＥＴ１０２Ｕにおける全Ｎ型ドーパントの濃度ＮＴは、上部半導体表面からハローポケット部分２９０Ｕを介して延在する仮想的垂直線に沿ってソース延長部２８０Ｅの脇へ、全Ｎ型ドーパントの濃度ＮＴが必ずしもハローポケット２９０Ｕ内のその垂直線の部分に沿って複数個の局所的最大に到達すること無しに、ハローポケット部分２９０Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへ移る場合に、２．５を越えることの無い係数、好適には２を越えることのない係数、より好適には１．５を越えることのない係数、更により好適には１．２５を越えることのない係数、だけ単純に変化する。同じことが、その垂直線に沿っての正味Ｎ型ドーパントの濃度ＮＮに対して且つソース延長部２８０Ｅを介して且つハローポケット２９０Ｕの下側に存在する物質を介して延在する仮想的垂直線に沿っての全Ｎ型ドーパントの濃度ＮＴに適用される。ハローポケット２９０Ｕの深さｙは、ソース延長部２８０Ｅを介して且つゲート電極３０２のソース側を介して延在する仮想的垂直線に沿ってのその最大深さｙＳＨと実質的に等しいが、ポケット２９０Ｕを介してソース延長部２８０Ｅの脇への仮想的垂直線に沿っての最大深さｙＳＨ未満である。
【０３５６】
理想的には、全Ｎ型ドーパントの濃度ＮＴ及び正味Ｎ型ドーパントの濃度ＮＮは、上部半導体表面からハローポケット部分２９０Ｕを介してソース延長部２８０Ｅの脇への仮想的垂直線に沿って下方へその垂直線に沿ってハローポケット部分２９０Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへ実質的に一定である。同じことがソース延長部２８０Ｅを介して且つハローポケット２９０Ｕの下側に存在する物質を介して延在する仮想的垂直線に沿っての全Ｎ型ドーパントの濃度ＮＴに適用される。
【０３５７】
前述したドーパント分布から発生する態様でＰチャンネルＩＧＦＥＴ１０２Ｕのハローポケット部分２９０Ｕをドーピングすることは、ハローポケット２９０Ｕにおける垂直ドーパント分布が上部半導体表面近くにおいて比較的平坦なものであることを可能とさせる。それがバイアスオフ状態にある場合に、ＩＧＦＥＴ１０２Ｕのソース２８０とドレイン２８２との間において減少された量のリーク電流が流れる。重要なことであるが、ＩＧＦＥＴの駆動電流は維持される。
【０３５８】
ソース側ハローポケット部分における垂直ドーパント分布を調整することの原理は、勿論、ＩＧＦＥＴ１００Ｕ及び１０２Ｕ以外の非対称的ＩＧＦＥＴに適用可能である。非対称的ＩＧＦＥＴのソース側ハローポケットにおけるドーパント分布を調整する一つの方法はハローポケットにおける垂直ドーパント分布が上部半導体表面から下方へそれを越えては通常十分なオフ状態Ｓ−Ｄ電流リークが存在しない表面下位置まで比較的平坦であるように構成することであるが、垂直ドーパント分布はＩＧＦＥＴ、特にそのソース、の特性に依存してその他の位置依存性方法で調整することが可能である。例えば、ハローポケット内の垂直ドーパント分布は、上部表面近くの深さの関数としてハローポケット内の正味ドーパント濃度の変化が該ハローポケットを介しての仮想的直線に沿って選択した真っ直ぐではない曲線を近似するように値が選択された複数個の局所的濃度最大に到達することが可能である。
【０３５９】
Ｅ．延長型ドレインＩＧＦＥＴ
Ｅ１．延長型ドレインＮチャンネルＩＧＦＥＴの構成
非対称的延長型ドレイン拡張電圧相補的ＩＧＦＥＴ１０４及び１０６の内部構造について説明する。図１１−２に図示した如くＩＧＦＥＴ１０４及び１０６のコアの拡大図が夫々図２２ａ及び２２ｂに示されている。
【０３６０】
ＮチャンネルＩＧＦＥＴ１０４で始めると、それは図１１−２及び２２ａに示されているように上部半導体表面に沿ってアクティブ半導体島状部１４４Ａ内に位置されているＮ型第１Ｓ／Ｄゾーン３２０を有している。空の主要ウエル１８４Ｂは、ＩＧＦＥＴ１０４に対するＮ型の第２Ｓ／Ｄゾーンを構成している。Ｎ型Ｓ／Ｄゾーン１８４Ｂの一部は、更に以下に説明するように、アクティブ半導体島状部１４４Ａ及び１４４Ｂの両方に位置されている。Ｓ／Ｄゾーン３２０及び１８４Ｂは、しばしば、夫々、以下において、ソース３２０及びドレイン１８４Ｂとして呼称される。何故ならば、それらは、通常、必ずしもというわけではないが、夫々ソース及びドレインとして機能するからである。
【０３６１】
ソース３２０及びドレイン１８４Ｂは、Ｐ型空の主要ウエル領域１８４Ａ及びＰ−基板領域１３６で形成されているＰ型ボディ物質のチャンネルゾーン３２２によって分離されている。Ｐ型空のウエルボディ物質１８４Ａ，即ち全ボディ物質１８４Ａ及び１３６の一部１８４Ａ、はＮ型ソース３２０とソース・ボディＰＮ接合３２４を形成する。Ｎ型空のウエルドレイン１８４ＢとＰ−基板領域１３６との間のＰＮ接合２２６は、ＩＧＦＥＴ１０４に対するドレイン・ボディ接合である。空の主要ウエル領域１８４Ａ及び１８４Ｂは、しばしば、夫々、以下において、空のウエル１８４Ａ及び１８４Ｂの機能を明確化するために、空のウエルボディ物質１８４Ａ及び空のウエルドレイン１８４Ｂとして記載する。
【０３６２】
Ｎ型ソース３２０は、非常に高度にドープした主要部分３２０Ｍ及び一層軽度にドープしたラテラル即ち横方向延長部３２０Ｅから構成されている。ソース３２０への外部電気的コンタクトはＮ＋＋主要ソース部分３２０Ｍを介して形成される。主要ソース部分３２０Ｍよりも一層軽度にドープされているが、横方向（ラテラル）ソース延長部３２０Ｅは本サブミクロンＣＩＧＦＥＴ適用例においては未だに高度にドープされている。Ｎ＋ソース延長部３２０Ｅは、上部半導体表面に沿って、ＩＧＦＥＴ１０４のソース側においてチャンネルゾーン３２２を終端させる。
【０３６３】
Ｎ＋＋主要ソース部分３２０Ｍは、ソース延長部３２０Ｅよりも一層深くに延在している。従って、ソース３２０の最大深さｙＳは主要ソース部分３２０Ｍの最大深さｙＳＭである。ＩＧＦＥＴ１０４に対する最大ソース深さｙＳは図２２ａに示されている。主要ソース部分３２０Ｍ及びソース延長部３２０Ｅは、夫々、Ｎ型主要Ｓ／Ｄ及び浅いソース延長部ドーパントで画定される。
【０３６４】
Ｐ型空のウエルボディ物質１８４Ａの中程度にドープされているハローポケット部分３２６は、ソース３２０に沿って上部半導体表面へ延在し且つボディ物質１８４Ａ内の或る位置で、従ってソース３２０とドレイン１８４Ｂとの間で終端する。図１１−２及び２２ａは、ソース３２０、特に主要ソース部分３２０Ｍ、がＰソース側ハローポケット３２６よりも一層深くに延在する状態を示している。代替的に、ハローポケット３２６は、ソース３２０よりも一層深くに延在することが可能である。従って、ハローポケット３２６は、ソース３２０下側を横方向に延在する。ハローポケット３２６はＰ型ソースハロードーパントで画定される。
【０３６５】
ソース側ハローポケット部分３２６外側のＰ型空のウエルボディ物質１８４Ａの部分が図１１−２及び２２ａにおいて品目３２８として示されている。ボディ物質１８４ＡにおけるディープＰ型空のウエル濃度最大の位置からハローポケット３２６外側のチャンネルソーン３２２を介して仮想的垂直線３３０に沿って上部半導体表面へ移る場合に、空のウエルボディ物質部分３２８におけるＰ型ドーパントの濃度は、記号「Ｐ」で示される中程度のドーピングから記号「Ｐ−」で示される軽度のドーピングへ除々に降下する。点線３３２（図２２ａにおいてのみ記号が付されている）は、それより下側においてはボディ物質部分３２８内のＰ型ドーパント濃度が中程度のＰドーピングにあり且つそれより上方においては部分３２８内のＰ型ドーパント濃度が軽度のＰ−ドーピングにある位置を概略的に表している。線３３２下側のボディ物質部分３２８の中程度にドープされている部分は図２２ａにおいてＰ下部ボディ物質部分３２８Ｌとして示してある。線３３２上方のボディ物質部分３２８の軽度にドープした部分は図２２ａにおいてはＰ−上部ボディ物質部分３２８Ｕとして示してある。
【０３６６】
Ｐ型空のウエルボディ物質部分３２８におけるＰ型ドーパントは、Ｐ型空の主要ウエルドーパント、Ｐ−基板領域１３６のＰ型バックグラウンドドーパント、及び（Ｐハローポケット部分３２６近くの）Ｐ型ソースハロードーパント、から構成されている。Ｐ型バックグラウンドドーパントの濃度は半導体ボディ全体にわたりほぼ一定である。Ｐ型空のウエルボディ物質１８４ＡにおけるＰ型空の主要ウエルドーパントは平均深さｙＰＷＰＫにおける表面下位置に沿っての表面下濃度最大に到達するので、ボディ物質部分３２８内のＰ型空の主要ウエルドーパントの存在は、部分３２８における全Ｐ型ドーパントの濃度を、実質的にボディ物質１８４Ａにおけるディープ表面下濃度最大の位置において、ディープ局所的表面下濃度最大に到達させる。ボディ物質部分３２８におけるディープ表面下濃度最大は、図２２ａにおいて「ＭＡＸ」と符号を付けた左側二点鎖線で示したように、上部半導体表面下側を横方向に延在し且つ同様に平均深さｙＰＷＰＫにおいて発生する。ボディ物質部分３２８におけるディープ表面下濃度最大の発生は、横方向外側へそれを膨出させる。ボディ物質部分３２８における、従ってボディ物質１８４Ａにおける、最大膨出はボディ物質１８４Ａの部分３２８におけるディープ表面下濃度最大の位置に沿って発生する。
【０３６７】
Ｎ型空のウエルドレイン１８４Ｂは、上部半導体表面に沿ってアクティブ半導体島状部１４４Ｂ内に位置している非常に高度にドープされている外部コンタクト部分３３４を包含している。Ｎ＋＋外部ドレインコンタクト部分３３４は、時々、ここでは、主要ドレイン部分と呼称される。何故ならば、主要ソース部分３２０Ｍと類似して、ドレインコンタクト部分３３４は非常に高度にドープされており、チャンネルゾーン３２２から離隔されており、且つＩＧＦＥＴ１０４への外部電気的コンタクトを形成する場合に使用されるからである。Ｎ＋＋外部ドレインコンタクト部分／主要ドレイン部分３３４外側のドレイン１８４Ｂの部分は図１１−２及び２２ａにおける品目３３６として示されている。
【０３６８】
ドレイン１８４ＢにおけるディープＮ型空のウエル濃度最大の位置から島状部１４４Ａを介して仮想的垂直線３３８に沿って上部半導体表面へ移る場合に、ドレイン１８４ＢにおけるＮ型ドーパントの濃度は、記号「ｎ」によって示される中程度のドーピングから記号「ｎ−」によって示される軽度のドーピングへ徐々に降下する。点線３４０（図２２ａにおいてのみ記号を付してある）は、それより下側においては、空のウエルドレイン部分３３６内のＮ型ドーパント濃度が中程度のＮドーピングにあり、且つそれにより上方においては、部分３３６内のＮ型ドーパント濃度が軽度Ｎ−ドーピングにある位置を概略的に表している。線３４０下側のドレイン部分３３６の中程度にドープした部分は、図２２ａにおいて下部空のウエルドレイン部分３３６Ｌとして示してある。線３４０上方のドレイン部分３３６の軽度にドープした部分は図２２ａにおいてはＮ−上部空のウエルドレイン部分として示してある。
【０３６９】
Ｎ型空のウエルドレイン部分３３６におけるＮ型ドーパントは、Ｎ型空の主要ウエルドーパント、及び（Ｎ＋＋ドレインコンタクト部分３３４近くの）以下に説明するようにドレインコンタクト部分３３４を形成するために使用したＮ型主要Ｓ／Ｄから構成されている。Ｎ型空のウエルドレイン１８４ＢにおけるＮ型空の主要ウエルドーパントは平均深さｙＮＷＰＫにおいてディープ表面下濃度最大に到達するので、ドレイン部分３３６におけるＮ型空の主要ウエルドーパントの存在は、部分３３６における全Ｎ型ドーパントの濃度をして、実質的にウエル１８４Ｂにおけるディープ表面下濃度最大の位置におけるディープ局所的表面下濃度最大に到達させる。図２２ａにおいて「ＭＡＸ」と符号の付けた右側二点鎖線によって示されているように、ドレイン部分３３６におけるディープ表面下濃度最大は、上部半導体表面下側を横方向に延在し且つ同様に平均深さｙＮＷＰＫにおいて発生する。空のウエルドレイン部分３３６におけるディープ表面下濃度最大の発生は、それをして横方向外側に膨出させる。ドレイン部分３３６における、従って空のウエルドレイン１８４Ｂにおける、最大膨出は、ドレイン１８４Ｂの部分３３６におけるディープ表面下濃度最大の位置に沿って発生する。
【０３７０】
Ｐ−基板領域１３６の表面隣接部分１３６Ａは、空のウエルボディ物質１８４Ａ，特に空のウエルボディ物質部分２３８、及び空のウエルドレイン１８４Ｂ、特に空のウエルドレイン部分３３６を横方向に分離させる。ＬＷＷがＩＧＦＥＴ１０４のような延長型ドレインＩＧＦＥＴの一対の相補的（Ｐ型及びＮ型）空の主要ウエルの間の最小分離距離を表すものとすると、図２２ａは、空のウエルボディ物質１８４Ａと空のウエルドレイン１８４Ｂとの間の最小ウエル対ウエル分離距離ＬＷＷは、一般的に、それらの最大横方向膨出の位置に沿って発生する、ことを表している。このことが発生する理由は、ボディ物質１８４Ａ及びドレイン１８４Ｂにおけるディープ表面下濃度最大の平均深さｙＰＷＰＫ及びｙＮＷＰＫが図１１−２及び２２ａの例においてはほぼ同じだからである。深さｙＰＷＰＫとｙＮＷＰＫとの間の差異は、典型的に、ＩＧＦＥＴ１０４に対する最小ウエル対ウエル分離ＬＷＷの位置をして、図２２ａに示した位置から幾分離れて移動させ且つ図２２ａに示したように完全にラテラル即ち横方向ではなく上部半導体表面に対して幾分傾斜しているものとさせる。
【０３７１】
ウエル分離部分１３６Ａは軽度にドープされている。何故ならば、それはＰ−基板領域１３６の一部を構成しているからである。Ｐ型空のウエルボディ物質１８４ＡにおけるＰ型ドーパントのディープ濃度最大は、その中程度にドープした下部部分（３２８Ｌ）において発生する。Ｎ型空のウエルドレイン１８４ＢにおけるＮ型ドーパントのディープ濃度最大は、同様に、その中程度にドープした下部部分（３３６Ｌ）において発生する。従って、Ｐ型ボディ物質１８４Ａの中程度にドープした下部部分（３２８Ｌ）及びＮ型ドレイン１８４Ｂの中程度にドープした下部部分（３３６Ｌ）は、半導体ボディの一層軽度にドープした部分によって横方向に分離即ち離隔されている。
【０３７２】
チャンネルゾーン３２２（図１１−２又は２２ａにおいて特に区画を示していない）は、ソース３２０とドレイン１８４Ｂとの間の全てのＰ型モノシリコンから構成されている。特に、チャンネルゾーン３２２は、ウエル分離部分１３６Ａの表面隣接セグメント、ボディ物質部分３２８のＰ−上部部分（３２８Ｕ）の表面隣接セグメント、及び（ａ）ソース３２０が図１１−２及び２２ａの例において例示したようにハローポケット３２６よりも一層深くに延在している場合には、Ｐハローポケット部分３２６の全て、又は（ｂ）それがソース３２０よりも一層深くに延在している場合に、ハローポケット３２６の表面隣接セグメント、によって形成される。いずれの場合においても、ハローポケット３２６は、チャンネルゾーン３２２におけるボディ物質部分３２８のＰ−上部部分（３２８Ｕ）の直接に隣接する物質よりも一層高度にドープしたＰ型である。ソース３２０に沿ってのハローポケット３２６の存在は、チャンネルゾーン３２２をして、非対称的に長手方向にドーパントをグレイド即ち勾配付けしている。チャンネルゾーン３２２におけるウエル分離用部分１３６Ａの表面隣接セグメントの存在は、それをして更に非対称的に長手方向にドーパントグレイド即ち勾配付けさせている。
【０３７３】
ドレイン１８４Ｂは、島状部１４４Ａ内のドレイン１８４Ｂの物質を島状部１４４Ｂ内のドレイン１８４Ｂの物質へ電気的に接続させるために凹設したフィールド絶縁体１３８の下側を延在している。特に、フィールド絶縁体１３８はＮ＋＋ドレインコンタクト部分３３４及び空のウエルドレイン１８４Ｂの下側に存在する一層軽度にドープした部分１８４Ｂ１を横方向に取り囲んでいる。フィールド絶縁体１３８の一部１３８Ａは、ドレインコンタクト部分３３４及び一層軽度にドープされている下側に存在するドレイン部分１８４Ｂ１を島状部１４４Ａ内に位置されているドレイン１８４Ｂの一部１８４Ｂ２から横方向に分離している。ドレイン部分１８４Ｂ２はＰ−ウエル分離用部分１３６Ａと連続的であり且つ上部半導体表面へ延在している。ドレイン１８４Ｂの残部は図２２ａにおいては品目１８４Ｂ３として示してあり且つ島状部１４４Ａ及び１４４Ｂの底部からドレイン１８４Ｂの底部へ下方へ延在するＮ型ドレイン物質から構成されている。ドレイン１８４Ｂはフィールド絶縁体１３８の下側を、従ってソース３２０よりもかなり一層深くに延在しているので、チャンネルゾーン３２２の底部は、ソース３２０からドレイン１８４Ｂへ移る場合に、かなり下方へ傾斜している。
【０３７４】
ｔＧｄＨの高厚さ値にあるゲート誘電体層３４４が上部半導体表面上に位置されており且つチャンネルゾーン３２２上方に延在している。ゲート電極３４６がチャンネルゾーン３２２上方でゲート誘電体層３４４上に位置している。ゲート電極３４６がソース３２０及びドレイン１８４Ｂにわたり部分的に延在している。より詳細には、ゲート電極３４６がソース延長部３２０Ｅにわたり部分的に延在しているが、主要ソース部分３０２Ｍにわたっていない。ゲート電極３４６がドレイン部分１８４Ｂ２にわたり延在しており、且つ部分的に、典型的にはほぼ半分にわたり、フィールド絶縁体部分１３８Ａを横断してコンタクト部分３３４へ向かって延在している。誘電体側壁スペーサ３４８及び３５０がゲート電極３４６の両側の横断方向側壁に沿って夫々位置されている。メタルシリサイド層３５２，３５４，３５６が、夫々、ゲート電極３４６、主要ソース部分３２０Ｍ，ドレインコンタクト部分３３４の上部に沿って位置されている。
【０３７５】
延長型ドレインＩＧＦＥＴ１０４は、（ａ）そのゲート対ソース電圧ＶＧＳがその正のスレッシュホールド電圧ＶＴと等しいか又はそれを越え、且つ（ｂ）そのドレイン対ソース電圧ＶＤＳがチャンネルゾーン３２２を介してソース３２０からドレイン１８４Ｂへ電子を流させるのに十分に正の値にある場合に、バイアスオン状態にある。ＩＧＦＥＴ１０４のゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴ未満であるが、ドレイン対ソース電圧ＶＤＳが、ゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴと等しいか又はそれを超えていてＩＧＦＥＴ１０４を導電性とさせる場合に、チャンネルゾーン３２２を介してソース３２０からドレイン１８４Ｂへ電子が流れるのに十分に正の値にある場合に、ＩＧＦＥＴ１０４はバイアスオフ状態にある。バイアスオフ状態において、ドレイン対ソース電圧ＶＤＳがＩＧＦＥＴ１０４をブレークダウン条件にさせるのに十分に高いものでない限り、チャンネルゾーン３２２を介してソース３２０からドレイン１８４Ｂへの著しい電子の流れは存在しない。
【０３７６】
空のウエルボディ物質１８４Ａ及び空のウエルドレイン１８４Ｂのドーピング特性は、延長型ドレインＩＧＦＥＴ１０４のモノシリコンにおける電界のピークの大きさをして、ＩＧＦＥＴ１０４がバイアスオフ状態にある場合に、上部半導体表面の十分下側に発生させる。ＩＧＦＥＴ動作期間中、ＩＧＦＥＴ１０４は、上部半導体表面に沿ってＩＧＦＥＴのモノシリコンにおいて電界のピークの大きさが発生する従来の延長型ドレインＩＧＦＥＴよりも、ホットキャリアゲート誘電体荷電に起因する悪影響を受けることはかなり少ない。
【０３７７】
Ｅ２．延長型ドレインＮチャンネルＩＧＦＥＴにおけるドーパント分布
空のウエルボディ物質１８４Ａ及び空のウエルドレイン１８４Ｂがどのようにして、ＩＧＦＥＴ１０４がバイアスオフ状態にある場合に、延長型ドレインＮチャンネルＩＧＦＥＴ１０４のモノシリコン内の電界のピークの大きさを上部半導体表面の著しく下側で発生させることが可能であるかの理解は、図２３ａ―２３ｃ（集約的に「図２３」）の助けを借りて容易化される。図２３は垂直線３３０及び３３８に沿っての深さｙの関数としての例示的なドーパント濃度を提示している。垂直線３３０は空のウエルボディ物質１８４ＡのＰ型ボディ物質部分３２８を介して上部半導体表面へ、従ってソース側ハローポケット部分３２６外側の或る位置におけるボディ物質１８４Ａを介して、通過する。空のウエルボディ物質部分３２８を介して通過する場合に、線３３０はＩＧＦＥＴ１０４のＰ型ボディ物質の一部を構成するｐ−基板１３６の一部１３６Ａとハローポケット３２６との間のチャンネルゾーン３２２の一部を介して通過する。線３３０はハローポケット３２６及びソース３２０の両方から十分に離れており、ハローポケット３２６のＰ型ソースハロードーパントもソース３２０のＮ型ドーパントも線３３０に到達するものではない。垂直線３３８が島状部１４４Ａ内に位置されているＮ型空のウエルドレイン１８４Ｂの一部１８４Ｂ２を介して通過する。線３３８もドレイン１８４Ｂの下側に存在する部分１８４Ｂ３を介して通過する。
【０３７８】
図２３ａは、垂直方向に領域１３６，３２８，１８４Ｂ２，１８４Ｂ３を画定し、従って、夫々、（ａ）ソース側ハローポケット部分３２６外側の空のウエルボディ物質１８４ＡのＰ型ボディ物質部分３２８、及び（ｂ）Ｎ型空のウエルドレイン１８４Ｂの一部１８４Ｂ２及び１８４Ｂ３、内に垂直ドーパント分布を確立する個別的な半導体ドーパントの垂直線３３０及び３３８に沿っての濃度ＮＩを特に示している。曲線３２８’は空のウエルボディ物質１８４ＡのＰ型ボディ物質部分３２８を画定するＰ型空の主要ウエルドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。曲線１８４Ｂ２／１８４Ｂ３’はＮ型空のウエルドレイン１８４Ｂの一部１８４Ｂ２及び１８４Ｂ３を画定するＮ型空の主要ウエルドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。品目２２６＃は、正味ドーパント濃度ＮＮがゼロへ移行する箇所を示しており、且つドレイン１８４Ｂと基板領域１３６との間のドレイン・ボディ接合２２６の位置を示している。
【０３７９】
垂直線３３０及び３３８に沿っての領域１３６，３２８，１８４Ｂ２，１８４Ｂ３における全Ｐ型及び全Ｎ型のドーパントの濃度ＮＴが図２３ｂに示されている。曲線部分３２８”は空のウエルボディ物質１８４ＡのＰ型ボディ物質部分３２８に対応している。曲線１８４Ａ”及び１８４Ｂ”は、夫々、空のウエルボディ物質１８４Ａ及び空のウエルドレイン１８４Ｂに対応している。図２３ｂにおける曲線１８４Ｂ”は図２３ａにおける曲線１８４Ｂ２／１８４Ｂ３’と同じである。
【０３８０】
図２３ｃは垂直線３３０及び３３８に沿っての正味ドーパント濃度ＮＮを提示している。空のウエルボディ物質１８４Ａのボディ物質部分３２８における正味Ｐ型ドーパントの濃度ＮＮは曲線セグメント３２８＊によって表されている。曲線１８４Ａ＊及び１８４Ｂ＊は、夫々、空のウエルボディ物質１８４Ａ及び空のウエルドレイン１８４Ｂに対応している。図２３ｃにおける曲線１８４Ａ＊は図２３ｂにおける曲線１８４Ａ”と同じである。
【０３８１】
図２３ａに戻ると、曲線３２８’は、Ｐ型空のウエルボディ物質１８４ＡにおけるＰ型空の主要ウエルドーパントの濃度ＮＩがボディ物質１８４Ａのボディ物質部分３２８を介しての垂直線３３０に沿ってのほぼ平均深さｙＰＷＰＫにおいて最大濃度に到達すること、を示している。曲線１８４Ｂ２／１８４Ｂ３’は、同様に、Ｎ型空のウエルドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３におけるＮ型空の主要ウエルドーパントの濃度ＮＩがドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３を介しての垂直線３３８に沿ってほぼ平均深さｙＮＷＰＫにおいて最大濃度に到達すること、を示している。空のウエルボディ物質１８４Ａ及び空のウエルドレイン１８４Ｂにおけるほぼ深さｙＰＷＰＫ及びｙＮＷＰＫにおけるドーパント濃度最大は、上述した如く、Ｐ型及びＮ型空の主要ウエルドーパントの夫々のイオン注入から発生する。更に上述した如く、平均空の主要ウエル最大濃度深さｙＰＷＰＫ及びｙＮＷＰＫは、通常、値が互いに非常に近い。ここでは、Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫは、典型的に、図２３ａの例に示した如く、Ｐ型空の主要ウエル最大濃度深さｙＰＷＰＫよりも僅かに一層大きい。
【０３８２】
ＩＧＦＥＴ１０４の空の主要ウエル最大ドーパント濃度深さｙＰＷＰＫ及びｙＮＷＰＫの両方共ソース３２０の最大深さｙＳよりも一層大きい。深さｙＰＷＰＫ及びｙＮＷＰＫの各々は、通常、ＩＧＦＥＴ１０４の最大ソース深さｙＳの少なくとも２倍であるが、通常、ＩＧＦＥＴ１０４のソース深さｙＳの１０倍、好適には５倍、より好適には４倍、を越えるものではない。図２３ａの例においては、各深さｙＰＷＰＫ又はｙＮＷＰＫはソース深さｙＳの２乃至３倍である。
【０３８３】
図２３ａにおける曲線３２８’によって表されているＰ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度の位置から、ハローポケット部分３２６とＰ−基板領域１３６の部分１３６Ａとの間のチャンネルゾーン３２２の部分を含むＰ型空のウエルボディ物質部分３２８を介して垂直線３３０に沿って上方へ上部半導体表面へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ減少する。図１８ａと同様に、図２３ａは、Ｐ型空の主要ウエルドーパントの濃度ＮＩが、Ｐ型空の主要ウエルドーパントの最大濃度のｙＰＷＰＫ位置からボディ物質部分３２８を介して線３３０に沿って上方へ上部半導体表面へ移る場合に、８０の係数を超えるだけ、１００の係数の近傍で、減少する。
【０３８４】
Ｐ型空の主要ウエルドーパントの濃度ＮＩにおける減少は、典型的に、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度の位置から垂直線３３０に沿って上方へ上部半導体表面へ移る場合に、実質的に単調的である。Ｐ−基板領域１３６の部分１３６Ａ外側のチャンネルゾーン３２２の部分の上部表面に沿ってＰ型空の主要ウエルドーパントの幾らかのパイルアップが発生する場合には、Ｐ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＰＷＰＫから線３３０に沿ってソース３２０の最大深さｙＳの２０％よりも上部半導体表面から離れることの無い或る点へ移る場合に、実質的に単調的に減少する。
【０３８５】
図２３ｂにおいては、Ｐ型空のウエルボディ物質１８４Ａにおける全Ｐ型ドーパント濃度ＮＴを表す曲線１８４Ａ”は、図２３ｂにおける曲線１３６”のセグメントと曲線セグメント３２８”とから構成されている。図２３ｂにおける曲線セグメント３２８”は、図２３ａにおける曲線３２８’及び１３６’の対応する部分の和を表している。その結果、図２３ｂにおける曲線セグメント３２８”は、垂直線３３０に沿ってのＰ型ボディ物質部分３２８におけるＰ型空の主要ウエルドーパントとバックグランドドーパントとの和の濃度ＮＮを表している。
【０３８６】
図２３ａにおける曲線３２８’及び１３６’の比較は、曲線１３６’によって表されるＰ型バックグラウンドドーパントの濃度ＮＩは、ｙＰＷＰＫより大きくない深さｙに対して、垂直線３３０に沿って、Ｐ型空のウエルドーパントの濃度ＮＩと比較して、非常に小さい、ことを示している。ＩＧＦＥＴ１００におけるように、ｙＰＷＰＫより大きくない深さｙに対して線３３０に沿ってのＩＧＦＥＴ１０４におけるＰ型空の主要ウエルドーパントの濃度ＮＩに対するＰ型バックグラウンドドーパントの濃度ＮＩの最も高い比は、上部半導体表面において発生し、そこでは、Ｐ型バックグラウンドドーパント対Ｐ型空の主要ウエルドーパント濃度比は典型的に０．１の近傍にある。従って、上部半導体表面への線３３０に沿って深さｙＰＷＰＫからの全Ｐ型ドーパントは、主に、Ｐ型空の主要ウエルドーパントから構成されている。図２３ｂにおいて曲線１８４Ａ”によって表されている全Ｐ型ドーパントの濃度ＮＴは、線３３０に沿ってほぼ深さｙＰＷＰＫにおいて一つの最大に到達し、且つｙＰＷＰＫよりも一層大きくない深さｙに対して線３３０に沿ってのＰ型空の主要ウエルドーパントの濃度ＮＩとほぼ同じ変化を有している。
【０３８７】
図２３ｃにおいてボディ物質１８４Ａにおける正味Ｐ型ドーパントの濃度ＮＮを表している曲線１８４Ａ＊は図２３ｂにおける曲線１８４Ａ”と同じであるという事実によって表されるように、垂直線３３０に沿って基本的にＮ型ドーパントは存在しない。ボディ物質１８４Ａの空のウエルボディ物質部分３２８における正味Ｐ型ドーパントの濃度ＮＮは、垂直線３３０に沿ってのボディ物質１８４Ａの部分３２８における全Ｐ型ドーパントの濃度ＮＴにおける変化を繰り返している。従って、ボディ物質１８４Ａの部分３２８における正味Ｐ型ドーパントの濃度ＮＮは線３３０に沿って深さｙＰＷＰＫにおいて一つの最大に到達する。
【０３８８】
Ｎ型空の主要ウエルドーパントの濃度ＮＩが図２３ａにおける曲線１８４Ｂ２／１８４Ｂ３’によって表される場合のＮ型空のウエルドレイン１８４Ｂに移ると、Ｎ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置から空のウエルドレイン１８４Ｂの部分１８４Ｂ３及び１８４Ｂ２を介して垂直線３３８に沿って上方へ上部半導体表面へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ同様に減少する。図２３ａは、Ｎ型空の主要ウエルドーパントの濃度ＮＩが、Ｎ型空の主要ウエルドーパントの最大濃度のｙＮＷＰＫ位置からドレイン１８４Ｂの部分１８４Ｂ３及び１８４Ｂ２を介して線２２８に沿って上方へ上部半導体表面へ移る場合に、８０の係数を超えるだけ、１００の係数の近傍で、減少する例を提示している。
【０３８９】
Ｎ型空の主要ウエルドーパントの濃度ＮＩは、典型的に、深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置から垂直線３３８に沿って上方へ上部半導体表面へ移る場合に、実質的に単調的に減少する。空のウエルドレイン１８４Ｂの部分１８４Ｂ２の上部表面に沿ってＮ型空の主要ウエルドーパントの幾らかのパイルアップが発生する場合には、Ｎ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＮＷＰＫから線３３８に沿ってソース３２０の最大深さｙＳの２０％よりも上部半導体表面から遠くない或る点へ移る場合に、実質的に単調的に減少する。
【０３９０】
図２３ｂにおける曲線１８４Ｂ”は、Ｎ型空のウエルドレイン１８４Ｂにおける全Ｎ型ドーパント濃度ＮＴを表している。曲線１８４Ｂ”は図２３ａにおける曲線１８４Ｂ２／１８４Ｂ３’と同じであるから、全Ｎ型ドーパントの濃度ＮＴは垂直線３３８に沿って深さｙＮＷＰＫにおいて最大に到達し且つＮ型空の主要ウエルドーパントの濃度ＮＩのようにＮ型空のウエルドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３を介して垂直線３３８に沿って変化する。正味ドーパント濃度ＮＮがソース・ボディ接合２２６においてゼロとなる場合には、図２３ｃにおける曲線１８４Ｂ＊は、この変化は空のウエルドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３における線３３８に沿っての正味濃度ＮＮへほぼ持ち越すこと、を示している。従って、空のウエルドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３における正味Ｎ型ドーパントの濃度ＮＮも線３３８に沿って深さｙＮＷＰＫにおいて最大に到達する。
【０３９１】
Ｅ３．延長型ドレインＮチャンネルＩＧＦＥＴの動作物理
前述した空のウエル特性は、延長型ドレインＮチャンネルＩＧＦＥＴ１０４が以下の装置物理及び動作特性を有することを可能とする。ＩＧＦＥＴ１０４がバイアスオフ状態にある場合に、ＩＧＦＥＴのモノシリコン内の電界は、空のウエル領域１８４Ａ及び１８４Ｂの互いの近接性によって、及び（ａ）Ｐ型空のウエルボディ物質１８４Ａの部分３２８にける全Ｐ型ドーパントの濃度ＮＴ及び（ｂ）Ｎ型空のウエルドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３における全Ｎ型ドーパントの濃度ＮＴの最大値によって、決定される位置において、ドレイン・ボディ接合２２６に沿ってピーク値に到達する。Ｐ型空のウエルボディ物質３２８における全Ｐ型ドーパントの濃度ＮＴの最大値における深さｙＰＷＰＫは、通常、Ｎ型空のウエルドレイン１８４Ｂの部分１８４Ｂ２及び１８４Ｂ３における全Ｎ型ドーパントの濃度ＮＴの最大値における深さｙＮＷＰＫとほぼ等しいので、且つ深さｙＰＷＰＫ及びｙＮＷＰＫにおいて空のウエル１８４Ａ及び１８４Ｂは互いに最も近いので、ＩＧＦＥＴ１０４のモノシリコン内の電界のピーク値は深さｙＮＷＰＫにおいてほぼドレイン・ボディ接合２２６に沿って発生する。この位置は、図２２ａにおける円３５８によって表してある。深さｙＮＷＰＫは通常ソース３２０の最大深さｙＳの少なくとも２倍であるから、ＩＧＦＥＴ１０４のモノシリコン内のピーク電界の位置３５８は、通常、それがバイアスオフ状態にある場合に、ＩＧＦＥＴ１０４の最大ソース深さｙＳの少なくとも２倍である。
【０３９２】
ＩＧＦＥＴ１０４がバイアスオン状態にある場合には、ソース３２０からドレイン１８４Ｂへ流れる電子は、初期的に、空のウエルボディ物質１８４Ａにおけるチャンネルゾーン３２２の部分の上部表面に沿ってモノシリコン内を移動する。Ｐ−基板領域１３６の部分１３６Ａに入ると、該電子は概略下方へ移動し且つ広がる。ドレイン１８４Ｂに入ると、該電子の流れは島状部１４４Ａにおけるドレイン・ボディ接合２２６の概略垂直部分にわたり分布される。該電子の流れは、又、ドレイン１８４Ｂの部分１８４Ｂ２にわたり横方向に広がる。
【０３９３】
一次電子と呼称する該電子の速度は、ソース３２０からドレイン１８４Ｂへ移動するに従い増加し、それらのエネルギを増加させる。高度にエネルギのある一次電子がドレイン物質の原子と衝突する場合にドレイン１８４Ｂにおいて衝突イオン化が発生し、電子及びホールの両方の二次電荷キャリアを発生し、それらは、通常、局所的電界の方向に移動する。高電界のバルク領域において発生された該二次電荷キャリアの内の幾らか、特に二次ホール、はドレイン１８４Ｂの部分８４Ｂ２の上側に位置している誘電体層３４４の部分に向けて上方へ移動する。
【０３９４】
衝突イオン化の量は、一般的には、電界が増加するに従って且つ一次電子の電流密度が増加するに従って増加する。最大量の衝突イオン化は、電界ベクトルと一次電子電流密度ベクトルとのスカラー積が最高である場合に、発生する。ピーク電界が深さｙＮＷＰＫにおけるドレイン・ボディ接合２２６に沿って発生させることにより、ドレイン１８４Ｂにおける衝突イオン化は著しく下方へ強制される。ドレイン１８４Ｂにおける最大量の衝突イオン化は、通常、ＩＧＦＥＴ１０４の最大ソース深さｙＳよりも一層大きな深さにおいて発生する。
【０３９５】
ＩＧＦＥＴ１０４とほぼ同じ寸法の従来のＮチャンネル延長型ドレインＩＧＦＥＴと比較して、ＩＧＦＥＴ１０４における衝突イオン化によって発生されるかなり一層少ない二次電荷キャリア、特に二次ホール、がゲート誘電体層３４４に入るための十分なエネルギをもって上部半導体方面に到達する。ゲート誘電体３４４のホットキャリア荷電（hot carrier charging）はかなり減少される。ＩＧＦＥＴ１０４は、ゲート誘電体３４４内に入る衝突イオン化により発生した電荷キャリアによって起こされるスレッシュホールド電圧ドリフトを発生させることはかなり少ない。ＩＧＦＥＴ１０４の動作特性は、動作時間について非常に安定している。ＩＧＦＥＴ１０４の信頼性及び寿命はかなり向上される。
【０３９６】
Ｅ４．延長型ドレインＰチャンネルＩＧＦＥＴの構成
延長型ドレイン拡張電圧ＰチャンネルＩＧＦＥＴ１０６は、延長型ドレイン拡張電圧ＮチャンネルＩＧＦＥＴ１０４と同様に構成される。しかしながら、ＰチャンネルＩＧＦＥＴ１０６のディープＮウエル２１２は上部半導体表面に到達しないという事実に起因して幾らかの注目すべき差異が存在している。
【０３９７】
図１１−２及び２２ｂを参照すると、ＰチャンネルＩＧＦＥＴ１０６は、上部半導体表面に沿ってアクティブ半導体島状部１４６Ａ内に位置しているＰ型第１Ｓ／Ｄゾーン３６０を有している。空の主要ウエル領域１８６ＢとＰ−基板領域１３６の表面隣接部分１３６Ｂとの結合は、ＩＧＦＥＴ１０６用のＰ型第２Ｓ／Ｄゾーン１８６Ｂ／１３６Ｂを構成している。Ｐ型Ｓ／Ｄゾーン１８６Ｂ／１３６Ｂの一部は、以下に更に説明するように、アクティブ半導体島状部１４６Ａ及び１４６Ｂの両方に位置している。Ｓ／Ｄゾーン３６０及び１８６Ｂ／１３６Ｂは、しばしば、夫々、以下において、ソース３６０及びドレイン１８６Ｂ／１３６Ｂとして呼称される。何故ならば、それらは、通常、必ずしもというわけではないが、夫々、ソース及びドレインとして機能するからである。
【０３９８】
ソース３６０及びドレイン１８６Ｂ／１３６Ｂは、Ｎ型空の主要ウエル領域１８６Ａ及びディープＮウエル領域２１２で形成されているＮ型ボディ物質のチャンネルゾーン３６２によって分離されている。Ｎ型空のウエルボディ物質１８６Ａ，即ち全ボディ物質１８６Ａ及び２１２の一部１８６Ａ、はＰ型ソース３６０とソース・ボディＰＮ接合３６４を形成する。ディープＮウエル２１２及びＮ型ボディ物質１８６Ａは、ドレイン１８６Ｂ／１３６Ｂとドレイン・ボディＰＮ接合２２８を形成する。ドレイン・ボディ接合２２８の一部は、ディープＮウエル２１２とＰ型空の主要ウエル領域１８６Ｂとの間にある。空の主要ウエル領域１８６Ａ及び１８６Ｂは、しばしば、以下において、空のウエル１８６Ａ及び１８６Ｂの機能を明確化させるために、夫々、空のウエルボディ物質１８６Ａ及び空のウエルドレイン物質１８６Ｂとして説明する。
【０３９９】
Ｐ型ソース３６０は、非常に高度にドープした主要部分３６０Ｍと、一層軽度にドープしているが尚且つ高度にドープしている横方向延長部２６０Ｅとから構成されている。ソース３６０への外部電気的コンタクトはＰ＋＋主要ソース部分３６０Ｍを介して構成される。Ｐ＋ソース延長部３６０Ｅは、ＩＧＦＥＴ１０６のソース側において上部半導体表面に沿ってチャンネルゾーン３６２を終端させる。
【０４００】
主要ソース部分３６０Ｍは、ソース延長部３６０Ｅよりも一層深くに延在している。その結果、ソース３６０の最大深さｙＳは主要ソース部分３６０Ｍの最大深さｙＳＭである。ＩＧＦＥＴ１０６に対する最大ソース深さｙＳは図２２ｂにおいて示してある。主要ソース部分３６０Ｍ及びソース延長部３６０Ｅは、夫々、Ｐ型主要Ｓ／Ｄドーパント及び浅いソース延長部ドーパントで画定されている。
【０４０１】
Ｎ型空のウエルボディ物質１８６Ａの中程度にドープしたハローポケット部分３６６は、ソース３６０に沿って上部半導体表面へ延在し且つボディ物質１８６Ａ内の或る位置で、即ちソース３６０とドレイン１８６Ｂ／１３６Ｂとの間で終端する。図１１−２及び２２ｂは、ソース、特に主要ソース部分３６０Ｍ、がＮソース側ハローポケット３６６よりも一層深くに延在している状態を例示している。代替例として、ハローポケット３６６は、ソース３６０よりも一層深くに延在することが可能である。その場合には、ハローポケット３６６は、ソース３６０の下側を横方向に延在する。ハローポケット３６６はＮ型ソースハロードーパントで画定されている。
【０４０２】
ソース側ハローポケット部分３６６外側のＮ型空のウエルボディ物質１８６Ａの部分は図１１−２及び２２ｂにおける品目３６８として示してある。ボディ物質１８６ＡにおけるディープＮ型空のウエル濃度最大の位置から上部半導体表面へ向かって仮想的垂直線３７０に沿ってハローポケット３６６外側のチャンネルゾーン３６２を介して移る場合に、ボディ物質部分３６８におけるＮ型ドーパントの濃度は記号「ｎ」で示される中程度のドーピングから記号「ｎ−」で示される軽度のドーピングへ除々に降下する。点線３７２（図２２ｂにおいてのみ符号が付けてある）は、それより下側においては、ボディ物質部分３６８におけるＮ型ドーパント濃度が中程度のＮドーピングにあり、且つそれより上側においては、部分３６８内のＮ型ドーパント濃度が軽度のＮ−ドーピングにある位置を概略的に表している。線３７２下側のボディ物質部分３６８の中程度にドープした部分は図２２ｂにおいてＮ下部ボディ物質部分３６８Ｌとして示してある。Ｎハローポケット３６６外側の線３７２上方のボディ物質部分３６８の軽度にドープした部分は、図２２ｂにおいて、Ｎ−上部ボディ物質部分３６８Ｕとして示してある。
【０４０３】
Ｎ型ボディ物質部分３６８におけるＮ型ドーパントは、Ｎ型空の主要ウエルドーパント、ディープＮウエル２１２を形成するディープＮウエルドーパント、及び（Ｎハローポケット部分３６６近くの）ハローポケット部分３６６を形成するＮ型ソースハロードーパント、から構成されている。ディープＮウエルドーパントの濃度は、以下に示すように、平均Ｎ型空の主要ウエル最大濃度深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの濃度と比較して、非常に小さい。Ｎ型空のウエルボディ物質１８６Ａ内のＮ型空の主要ウエルドーパントは平均深さｙＮＷＰＫにおける表面下位置に沿ってディープ表面下濃度最大に到達するので、ボディ物質部分３６８におけるＮ型空の主要ウエルドーパントの存在は、部分３６８における全Ｎ型ドーパントの濃度をしてボディ物質１８６Ａ内のディープ表面下濃度最大の位置において実質的にディープ局所的表面下濃度最大に到達させる。図２２ｂにおいて「ＭＡＸ」と符号の付けた左側二点鎖線で示した如く、ボディ物質部分３６８におけるディープ表面下濃度最大は、上部半導体表面下側を横方向に延在し且つ同様に平均深さｙＮＷＰＫにおいて発生する。ボディ物質部分３６８におけるディープ表面下濃度最大の発生は、それをして横方向外側に膨出させる。ボディ物質部分３６８における、従ってボディ物質１８６Ａにおける、最大膨出は、ボディ物質１８６Ａの部分３６８におけるディープ表面下濃度最大の位置に沿って発生する。
【０４０４】
Ｐ型ドレイン１８６Ｂ／１３６Ｂ、特に空のウエルドレイン物質１８６Ｂ、は上部半導体表面に沿ってアクティブ半導体島状部１４６Ｂ内に位置している非常に高度にドープした外部コンタクト部分３７４を包含している。Ｐ＋＋外部ドレインコンタクト部分３７４は、時々、ここでは、主要ドレイン部分として呼称される。何故ならば、主要ソース部分３６０Ｍと同様に、ドレインコンタクト部分３７４は非常に高度にドープされており、チャンネルゾーン３６２から分離されており、且つＩＧＦＥＴ１０６への外部電気的コンタクトを形成する場合に使用されるからである。Ｎ＋＋外部ドレインコンタクト部分／主要ドレイン部分３７４外部の空のウエル１８６Ｂの部分は、図１１−２及び２２ｂにおいて、品目３７６として示してある。
【０４０５】
空のウエル１８６ＢにおけるディープＰ型空のウエル濃度最大の位置から上部半導体表面へ向かって仮想的垂直線３７８に沿って島状部１４６Ａを介して移る場合に、ドレイン１８６Ｂ／１３６ＢにおけるＰ型ドーパントの濃度は、記号「ｐ」によって示される中程度のドーピングから記号「ｐ−」によって示される軽度のドーピングへ徐々に降下する。点線３８０（図２２ｂにおいてのみ符号を付けてある）は、それより下側においては、空のウエルドレイン部分３７６におけるＰ型ドーパント濃度が中程度のＰドーピングにあり、且つそれより上側においては、部分３７６内のＰ型ドーパント濃度が軽度のｐ−ドーピングにある位置を概略的に表している。線３８０下側のドレイン部分３７６の中程度にドープした部分は図２２ｂにおけるｐ下部空のウエルドレイン部分３７６Ｌとして示してある。線３８０上側のドレイン部分３７６の軽度にドープした部分は、図２２ｂにおいてｐ−上部空のウエルドレイン部分３７６Ｕとして示してある。
【０４０６】
Ｐ型空のウエルドレイン部分３７６におけるＰ型ドーパントは、Ｐ型空の主要ウエルドーパント、Ｐ−基板領域１３６のほぼ一定のＰ型バックグラウンドドーパント、及び（Ｐ＋＋ドレインコンタクト部分３７４近くの）以下に説明するようにドレインコンタクト部分３７４を形成するために使用されるＰ型主要Ｓ／Ｄドーパント、から構成されている。Ｐ型ドレイン１８６Ｂ／１３６ＢにおけるＰ型空の主要ウエルドーパントは平均深さｙＰＷＰＫにおいてディープ表面下濃度最大に到達するので、ドレイン部分３７６におけるＰ型空の主要ウエルドーパントの存在は、部分３７６における全Ｐ型ドーパントの濃度をして、実質的にウエル１８６Ｂ内のディープ表面下濃度最大の位置におけるディープ局所的表面下濃度最大に到達させる。図２２ｂにおいて「ＭＡＸ」と符号の付けた右側の二点鎖線によって示されるように、ドレイン部分３７６におけるディープ表面下濃度最大は、上部半導体表面下側を横方向に延在し且つ同様に平均深さｙＰＷＰＫにおいて発生する。空のウエルドレイン部分３７６におけるディープ表面下濃度最大の発生は、それをして横方向外側へ膨出させる。ドレイン部分３７６における、従って空のウエル１８６Ｂにおける最大膨出は、ウエル１８６Ｂの部分３７６におけるディープ表面下濃度最大の位置に沿って発生する。
【０４０７】
ディープＮウエル２１２を形成するために使用されるディープＮウエルドーパントは、主要ウエル１８６Ａ及び１８６Ｂ及びウエル１８６Ａと１８６Ｂとの間に位置しているドープしたモノシリコン下側を横方向に延在する位置に沿って平均深さｙＤＮＷＰＫにおいて最大表面下ドーパント濃度に到達する。最大ウエルドーパント濃度の位置から上部半導体表面へ向かって移る場合に、どのようにして各ウエル１８６Ａ又は１８６Ｂにおけるドーパント濃度が変化するかと幾分同様に、ディープＮウエル２１２におけるＮ型ドーパントの濃度は、ウエル２１２における最大ドーパント濃度の位置から上部半導体表面へ主要ウエル１８６Ａと１８６Ｂとの間に位置しているモノシリコンを介して延在する選択した仮想的垂直線に沿って移る場合に、記号「ｎ」によって示される中程度のドーピングから記号「ｎ−」によって示される軽度のドーピングへ徐々に降下する。点線３８２（図２２ｂにおいてのみ符号を付けてある）は、それにより下側においては、ディープＮウエル２１２におけるＮ型ドーパント濃度が中程度のＮドーピングにあり、且つそれより上側においては、ディープＮウエル２１２におけるＮ型ドーパント濃度が軽度のＮドーピングにある位置を概略的に表している。線３８２下側のディープＮウエル２１２の中程度にドープした部分は図２２ｂにおいてＮ下部ウエル部分２１２Ｌとして示してある。線３８２上側のディープＮウエル２１２の軽度にドープした部分は図２２ｂにおいてＮ−上部ウエル部分２１２Ｕとして示してある。
【０４０８】
空のウエルボディ物質１８６Ａ，特に空のウエルボディ物質部分３６８、及び空のウエルドレイン部分１８６Ｂ，特に空のウエルドレイン部分３７６、半導体ボディのウエル分離用部分によって分離されている。ＩＧＦＥＴ１０６に対する該ウエル分離用部分は、（ａ）ディープＮウエル２１２の軽度にドープした上部部分（２１２Ｕ）、及び（ｂ）上側に存在するドレイン部分１３６Ｂ、から構成されている。図２２ｂは、空のウエルボディ物質１８６Ａ及びウエル１８６Ｂとの間の最小ウエル対ウエル分離距離ＬＷＷは、一般的に、それらの最大横方向膨出の位置に沿って発生することを示している。このことが発生する理由は、ボディ物質１８６Ａ及びウエル１８６Ｂにおけるディープ表面下濃度最大の平均深さｙＮＷＰＫ及びｙＰＷＰＫが図１１−２及び２２ｂの例においてはほぼ等しいからである。深さｙＮＷＰＫとｙＰＷＰＫとの間の差異は、典型的に、ＩＧＦＥＴ１０６に対する最小ウエル対ウエル分離ＬＷＷの位置を、図２２ｂに示した位置から幾分離れるように移動させ、且つ図２２ｂに示したように完全にラテラル即ち横方向ではなく上部半導体表面に対して幾分傾斜しているものとさせる。
【０４０９】
ＩＧＦＥＴ１０６に対するウエル分離用部分をウエル分離部分２１２Ｕ／１３６Ｂとして呼称するものとすると、ウエル分離部分２１２Ｕ／１３６Ｂのドレイン部分１３６Ｂは軽度にドープされたＰ型である。何故ならば、部分１３６ＢはＰ−基板領域１３６の一部だからである。ウエル分離部分２１２Ｕ／１３６Ｂの部分２１２Ｕは軽度にドープしたＮ型である。何故ならば、部分２１２ＵはディープＮウエル２１２の軽度にドープした上部部分だからである。Ｎ型空のウエルボディ物質１８６ＡにおけるＮ型ドーパントのディープ濃度最大は、その中程度にドープした下部部分（３６８Ｌ）において発生する。Ｐ型空のウエル１８６ＢにおけるＰ型ドーパントのディープ濃度最大は、同様に、その中程度にドープした下部部分（３７６Ｌ）において発生する。従って、Ｎ型ボディ物質１８６Ａの中程度にドープした下部部分（３６８Ｌ）及びＰ型ウエル１８６Ｂの中程度にドープした下部部分（３７６Ｌ）は、半導体ボディの一層軽度にドープされている部分によって横方向に分離されている。
【０４１０】
チャンネルゾーン３６２（図１１−２及び２２ｂにおいては特に区画を示していない）は、ソース３６０とドレイン１８６Ｂ／１３６Ｂとの間の全てのＮ型モノシリコンから構成されている。特に、チャンネルゾーン３６２はボディ物質部分３６８のＮ−上部部分（３６８Ｕ）の表面隣接セグメント、及び（ａ）ソース３６０が図１１−２及び２２ｂの例に示したようにハローポケット３６６よりも一層深くに延在する場合には、Ｎハローポケット部分３６６の全て、又は（ｂ）それがソース３６０よりも一層深くに延在する場合には、ハローポケット３６６の表面隣接セグメント、によって形成される。いずれの場合にも、ハローポケット３６６は、チャンネルゾーン３６２におけるボディ物質部分３６８のＮ−上部部分（３６８Ｕ）の直接隣接物質よりも一層高度にＮ型にドープされている。ソース３６０に沿ってのハローポケット３６６の存在は、チャンネルゾーン３６２をして非対称的に長手方向にドーパントがグレイデッド（graded）即ち勾配付きのものとさせる。
【０４１１】
ドレイン１８６Ｂ／１３６Ｂのウエル領域１８６Ｂは、島状部１４６Ａ内のドレイン１８６Ｂ／１３６Ｂの物質を島状部２４６Ｂ内のドレイン１８６Ｂ／１３６Ｂの物質へ電気的に接続させるために凹設型フィールド絶縁体１３８下側を延在している。特に、フィールド絶縁体１３８は、Ｐ＋＋ドレインコンタクト部分３７４及びドレイン１８６Ｂ／１３６Ｂの下側に存在する一層軽度にドープした部分１８６Ｂ１を横方向に取り囲んでいる。フィールド絶縁体１３８の一部１３８Ｂは、ドレインコンタクト部分３７４及び一層軽度にドープした下側に存在するドレイン部分１８６Ｂ１を島状部１４６Ａ内に位置しているウエル１８６Ｂの一部１８６Ｂ２から横方向に分離即ち離隔させている。ドレイン部分１８６Ｂ２は軽度にドープしたウエル分離用部分２１２Ｕ／１３６Ｂと連続的であり且つ上部半導体表面まで延在している。ウエル１８６Ｂの残部は図２２ｂにおいては品目１８６Ｂ３として識別してあり且つウエル１８６Ｂの底部へ下方へ島状部１４６Ａ及び１４６Ｂの底部から延在するＮ型ドレイン部分から構成されている。
【０４１２】
ｔＧｄＨの高い厚さ値にあるゲート誘電体層３８４が上部半導体表面上に位置されておりチャンネルゾーン３６２を覆って延在している。ゲート電極３８６がチャンネルゾーン３６２の上方でゲート誘電体層３８４の上に位置されている。ゲート電極３８６はソース３６０及びドレイン１８６Ｂ／１３６Ｂを部分的に覆って延在している。より詳細には、ゲート電極３８６はソース延長部１３６Ｂを部分的に覆って延在しているが、主要ソース部分３６０Ｍを覆うものではない。ゲート電極３８６はドレイン部分１３６Ｂ及び１８６Ｂ２を覆って且つドレインコンタクト部分３７４へ向けてフィールド絶縁体部分１３８Ｂを横断して部分的に、典型的に約半分、延在している。誘電体側壁スペーサ３８８及び３９０は、夫々、ゲート電極３８６の反対側の横断方向側壁に沿って位置されている。メタルシリサイド層３９２，２９４，２９６が、夫々、ゲート電極３８６、主要ソース部分３６０Ｍ、ドレインコンタクト部分３７４の上部に沿って位置されている。
【０４１３】
延長型ドレインＩＧＦＥＴ１０６がバイアスオン状態にある場合は、（ａ）そのゲート対ソース電圧ＶＧＳがその負スレッシュホールド電圧ＶＴ以下であり且（ｂ）そのドレイン対ソース電圧ＶＤＳがホールをしてソース３６０からチャンネルゾーン３６２を介してドレイン１８６Ｂ／１３６Ｂへ流させるように十分に負の値にある場合である。ＩＧＦＥＴ１０６のゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴを超えるが、ＩＧＦＥＴ１０６を導通状態とさせるためにゲート対ソース電圧ＶＧＳがそのスレッシュホールド電圧ＶＴ以下であった場合にはホールがソース３６０からチャンネルゾーン３６２を介してドレイン１８６Ｂ／１３６Ｂへ流れるようにドレイン対ソース電圧ＶＤＳが十分に負の値にある場合には、ＩＧＦＥＴ１０６はバイアスオフ状態にある。バイアスオフ状態においては、ＩＧＦＥＴ１０６をブレークダウン状態とさせるためにドレイン対ソース電圧ＶＤＳが十分に低く無い、即ち十分に高い負の値である限り、ソース３６０からチャンネルゾーン３６２を介してドレイン１８６Ｂ／１３６Ｂへのホールの著しい流れは存在しない。
【０４１４】
ドレイン１８６Ｂ／１３６Ｂの空のウエルボディ物質１８６Ａ及び空のウエル領域１８６Ｂのドーピング特性は、同様に、ＩＧＦＥＴ１０６がバイアスオフ状態にある場合には、ＩＧＦＥＴ１０６のモノシリコンにおける電界のピークの大きさは上部半導体表面の著しく下側において発生するという性質のものである。その結果、電界が上部半導体表面に沿ってのモノシリコン内において最大に到達する従来の延長型ドレインＩＧＦＥＴよりも、ＩＧＦＥＴ１０４はホットキャリアゲート誘電体荷電に起因してＩＧＦＥＴ動作期間中に機能低下が起こることはかなり低い。ＩＧＦＥＴ１０６はかなり向上された信頼性を有している。
【０４１５】
Ｅ５．延長型ドレインＰチャンネルＩＧＦＥＴにおけるドーパント分布
ＩＧＦＥＴ１０６がバイアスオフ状態にある場合に延長型ドレインＰチャンネルＩＧＦＥＴ１０６のモノシリコン内の電界のピークの大きさを上部半導体表面のかなり下側で発生させる空のウエルドーピング特性は、延長型ドレインＮチャンネルＩＧＦＥＴ１０４の空のウエルドーピング特性に極めて類似している。
【０４１６】
ドレイン１８６Ｂ／１３６Ｂの空のウエルボディ物質１８６Ａ及び空のウエル領域１８６Ｂのドーピング特性がどのようにしてＩＧＦＥＴ１０６のモノシリコン内の電界のピークの大きさが、ＩＧＦＥＴ１０６がバイアスオフ状態にある場合に、上部半導体表面のかなり下側において発生させることが可能であるかの理解は図２４ａ−２４ｃ（集約的に「図２４」）の助けを借りて容易化される。垂直線３７０及び３７８に沿っての深さｙの関数としての基本的なドーパント濃度が図２４に提示されている。垂直線３７０は空のウエルボディ物質１８６ＡのＮ型ボディ物質部分３６８を介して上部半導体表面へ、且つその際にソース側ハローポケット部分３６６外側の位置においてボディ物質１８６Ａを介して、通過している。空のウエルボディ物質部分３６８を介して通過する場合に、線３７０はハローポケット３６６及びソース３６０から十分に離れており、ハローポケット３６６のＮ型ソースハロードーパントもソース３６０のＰ型ドーパントも線３７０に到達することは無い。垂直線３７８は島状部１４６Ａ内に位置しているＮ型ドレイン１８６Ｂ／１３６Ｂの空のウエル領域１８６Ｂの一部１８６Ｂ２を介して通過する。線３７８もドレイン１８６Ｂ／１３６Ｂの領域１８６Ｂの下側に存在する部分１８６Ｂ３を介して通過する。
【０４１７】
図２４ａは、領域１３６，２１２，３６８，１８６Ｂ２，１８６Ｂ３を垂直方向に画定し、従って夫々、（ａ）ソース側ハローポケット部分３６６外側の空のウエルボディ物質１８６ＡのＮ型ボディ物質部分３６８及び（ｂ）Ｐ型ドレイン１８６Ｂ／１３６Ｂの空のウエル領域１８４Ｂの部分１８６Ｂ２及び１８６Ｂ３、における垂直ドーパント分布を確立する個々の半導体ドーパントの垂直線３７０及び３７８に沿っての濃度ＮＩを特に示している。曲線３６８’は空のウエルボディ物質１８６ＡのＮ型ボディ物質部分３６８を画定するＮ型空の主要ウエルドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。曲線１８６Ｂ２／１８６Ｂ３’はＰ型空のウエル１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３を画定するＰ型空のウエルドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。曲線２１２’はディープＮウエル領域２１２を画定するディープＮウエルドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。品目２２８＃は、正味ドーパント濃度ＮＮがゼロとなる箇所を表しており、従ってドレイン１８６Ｂ／１３６ＢとディープＮウエル２１２との間のドレイン・ボディ接合２２８の位置を表している。
【０４１８】
垂直線３７０及び３７８に沿っての領域１３６，２１２，３６８，１８６Ｂ２，１８６Ｂ３における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴは図２４ｂに示してある。曲線１８６Ａ”及び１８６Ｂ”は、夫々、空のウエルボディ物質１８６Ａ及び空のウエルドレイン物質１８６Ｂに対応している。曲線セグメント３６８”は空のウエルボディ物質１８６ＡのＮ型ボディ物質部分３６８に対応しており且つ曲線１８６Ａ”の一部を構成している。曲線２１２”はディープＮウエル領域２１２に対応しており且つ図２４ａにおける曲線２１２’と同一である。
【０４１９】
図２４ｃは垂直線３７０及び３７８に沿っての正味ドーパント濃度ＮＮを提示している。空のウエルボディ物質１８６Ａのボディ物質部分３６８における正味Ｎ型ドーパントの濃度ＮＮは曲線セグメント３６８＊によって表されている。曲線１８６Ａ＊及び１８６Ｂ＊は、夫々、空のウエルボディ物質１８６Ａ及び空のウエルドレイン物質１８６Ｂに対応している。曲線２１２＊はディープＮウエル領域２１２に対応している。
【０４２０】
図２４ａを参照すると、曲線３６８’は、Ｎ型空のウエルボディ物質１８６Ａ内のＮ型空の主要ウエルドーパントの濃度ＮＩが、ボディ物質１８６Ａのボディ物質部分３６８を介しての垂直線３７０に沿ってほぼ平均深さｙＮＷＰＫにおいて最大濃度に到達していること、を示している。曲線１８６Ｂ２／１８６Ｂ３’は、同様に、Ｎ型ドレイン１８６Ｂ／１３６Ｂの空のウエル１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３におけるＰ型空の主要ウエルドーパントの濃度ＮＩが、空のウエル１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３を介しての垂直線３７８に沿ってほぼ平均深さｙＰＷＰＫにおいて最大濃度に到達すること、を示している。空のウエルボディ物質１８６Ａ及び空のウエル１８６Ｂにおいてほぼ同じ深さｙＮＷＰＫ及びｙＰＷＰＫにおいてのドーパント濃度最大は、上述した如く、Ｎ型及びＰ型空の主要ウエルドーパントの夫々のイオン注入から発生する。
【０４２１】
ＩＧＦＥＴ１０６の空の主要ウエル最大ドーパント濃度深さｙＮＷＰＫ及びｙＰＷＰＫの両方はソース３６０の最大深さｙＳよりも一層大きい。深さｙＮＷＰＫ及びｙＰＷＰＫの各々は、通常、ＩＧＦＥＴ１０６の最大ソース深さｙＳの少なくとも２倍であるが、通常、ＩＧＦＥＴ１０６のソース深さｙＳの１０倍、好適には５倍、より好適には４倍を越えるものではない。
【０４２２】
図２４ａにおいて曲線３６８’によって表されているＮ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置から垂直線３７０に沿って上方へ、ハローポケット部分３６６外側のチャンネルゾーン３６２の部分を含むＮ型空のウエルボディ物質部分３６８を介して、上部半導体表面へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ減少する。図２３ａと同様に、図２４ａは、Ｎ型空の主要ウエルドーパントの濃度ＮＩが、Ｎ型空の主要ウエルドーパントの最大濃度位置ｙＮＷＰＫから上方へ線３７０に沿ってボディ物質部分３６８を介して上部半導体表面へ移る場合に、８０の係数を超えて、１００の係数の近傍で、減少する。
【０４２３】
Ｎ型空の主要ウエルドーパントの濃度ＮＩにおける減少は、典型的に、深さｙＮＷＰＫにおけるＮ型空の主要ウエルドーパントの最大濃度の位置から上方へ線３７０に沿って上部半導体表面へ移る場合に、実質的に単調的である。チャンネルゾーン３６２の上部表面に沿ってＮ型空の主要ウエルドーパントの幾らかのパイルアップが発生する場合には、Ｎ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＮＷＰＫから線３７０に沿ってソース３６０の最大深さｙｓの２０％よりも上部半導体表面から離れることの無い或る点へ移る場合に、実質的に単調的に減少する。
【０４２４】
その濃度ＮＩが図２４ａにおける曲線２１２’によって表されるディープＮウエルドーパントが空のウエルボディ物質１８６ＡのＮ型ボディ物質部分３６８内に存在している。曲線２１２’と３６８’との比較は、ディープＮウエルドーパントの濃度ＮＩは、ｙＮＷＰＫよりも大きくない深さｙに対して垂直線３７０に沿ってのＮ型空の主要ウエルドーパントの濃度ＮＩと比較して非常に小さいこと、を示している。図２３ｂにおける曲線セグメント３６９”を調べると、ボディ物資部分３６８における全Ｎ型ドーパントの濃度ＮＴは線３７０に沿ってのほぼ深さｙＮＷＰＫにおいて最大に到達しており且つｙＮＷＰＫよりも大きくない深さｙに対して線３７０に沿ってのＮ型空の主要ウエルドーパントの濃度ＮＩとほぼ同じ変化を有している。
【０４２５】
図２４ｃにおける曲線１８６Ａ＊（セグメント３６８＊を含む）によって表されているボディ物質１８６Ａのボディ物質部分３６８における正味Ｎ型ドーパントの濃度ＮＮは、Ｐ型バックグラウンドドーパントに起因する減すべき要因を有している。Ｐ型バックグラウンドドーパントの濃度ＮＩは実質的に一定であるから、空のウエルボディ物質部分３６８における正味Ｎ型ドーパントの濃度ＮＮは、垂直線３７０に沿ってのボディ物質部分３６８における全Ｎ型ドーパントの濃度ＮＴと同じ変化を有している。このことは、図２４ｃにおける曲線１８６Ａ＊が、図２４ｂにおいて線３７０に沿ってのボディ物質１８６Ａ内の全Ｎ型ドーパントの濃度ＮＴを表している曲線１８６Ａ”（セグメント３６８”を含む）とほぼ同じに変化しているという事実から明らかである。従って、ボディ物質１８６Ａのボディ物質部分３６８における正味Ｎ型ドーパントの濃度ＮＮは、線３７０に沿って深さｙＮＷＰＫにおいてほぼ最大に到達する。
【０４２６】
Ｐ型空の主要ウエルドーパントの濃度ＮＩが図２４ａにおける曲線１８６Ｂ２／１８６Ｂ３’によって表されているドレイン１８６Ｂ／１３６ＢのＰ型空のウエル領域１８６Ｂへ移ると、Ｐ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度の位置から上方へ垂直線３７８に沿ってドレイン１８６Ｂ／１３６Ｂの部分１８６Ｂ３及び１８６Ｂ２を介して上部半導体表面へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ減少する。Ｎ型空の主要ウエルドーパントの濃度ＮＩの場合のように、図２４ａは、Ｐ型空の主要ウエルドーパントの濃度ＮＩが、Ｐ型空の主要ウエルドーパントの最大濃度の位置ｙＰＷＰＫから上方へ線３７８に沿ってドレイン部分１８６Ｂ２及び１８６Ｂ２を介して上部半導体表面へ移る場合に、８０の係数を超えて、１００の係数近傍で、減少する例を提示している。
【０４２７】
Ｐ型空の主要ウエルドーパントの濃度ＮＩにおける減少は、典型的に、深さｙＰＷＰＫにおけるＰ型空の主要ウエルドーパントの最大濃度の位置から線３７８に沿って上部半導体表面へ移る場合に、実質的に単調的である。ドレイン１８６Ｂ／１３６Ｂの部分１８６Ｂ２の上部表面に沿ってＰ柄空の主要ウエルドーパントの幾らかのパイルアップが発生する場合には、Ｐ型空の主要ウエルドーパントの濃度ＮＩは、深さｙＰＷＰＫから線３７８に沿って、ソース３６０の最大深さｙＳの２０％よりも上部半導体表面から離れることのない或る点へ、実質的に単調的に減少する。
【０４２８】
Ｐ型ドレイン１８６Ｂ／１３６ＢにおけるＰ型バックグラウンドドーパントの存在に関しては、ｙＰＷＰＫよりも一層大きいものでは無い深さｙに対して垂直線３７８に沿ってのＰ型空の主要ウエルドーパントの濃度ＮＩに対するＰ型バックグラウンドドーパントの濃度ＮＩの最も高い比が、上部半導体表面において発生し、そこでは、Ｐ型バックグラウンドドーパント対Ｐ型空の主要ウエルドーパント濃度比は、典型的に、０．１の近傍にある。上部半導体表面への線３７８に沿っての深さｙＰＷＰＫからの全Ｐ型ドーパントは、主に、Ｐ型空の主要ウエルドーパントから構成されている。従って、図２４ｂにおいて曲線１８６Ｂ”によって表されている空のウエル領域１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３における全Ｐ型ドーパントの濃度ＮＴは、主として、線３７８に沿っての深さｙＰＷＰＫにおいて最大に到達し且つ深さｙＰＷＰＫより大きくない深さｙに対して線３７８に沿ってのＰ型空の主要ウエルドーパントの濃度ＮＩとほぼ同じ変化を有している。
【０４２９】
ディープＮウエルドーパントもＰ型ドレイン１８６Ｂ／１３６Ｂ内に存在している。正味ドーパント濃度ＮＮがドレイン・ボディ接合２２８においてゼロとなることを条件に、図２４ｃにおける曲線１８６Ｂ＊によって表される空のウエル領域１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３における正味濃度ＮＮは、ｙＰＷＰＫよりも一層大きくない深さｙに対して垂直線３７８に沿って空のウエル領域１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３における全Ｐ型ドーパントの濃度ＮＴとほぼ同じに変化する。従って、ドレイン１８６Ｂ／１３６Ｂの部分１８６Ｂ２及び１８６Ｂ３における正味Ｐ型ドーパントの濃度ＮＮは線３７８に沿って深さｙＰＷＰＫにおいてほぼ最大に到達する。
【０４３０】
Ｅ６．延長型ドレインＰチャンネルＩＧＦＥＴの動作物理
延長型ドレインＰチャンネルＩＧＦＥＴ１０６は、電圧及び電荷極性が逆であるという条件下において、延長型ＮチャンネルＩＧＦＥＴ１０４と非常に類似した装置物理及び動作特性を有している。ＩＧＦＥＴ１０４及び１０６の装置物理及び動作は、Ｐ−基板１３６の部分１３６ＢがＩＧＦＥＴ１０６のＰ型ドレイン１８６Ｂ／１３６Ｂの一部を形成しており、一方、基板１３６の同様に位置されている部分１３６ＡがＩＧＦＥＴ１０４用の全体的なＰ型ボディ物質を形成している、という事実に起因して、著しく異なるものではない。ＩＧＦＥＴ１０６のドレイン特性は、基板部分１３６Ｂにおける一層軽度のＰ型ドーピングによるよりも、ドレイン１８６Ｂ／１３６Ｂの空のウエル領域１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３における実質的なＰ型ドーピングによって一層決定される。
【０４３１】
ＩＧＦＥＴ１０６がバイアスオフ状態にある場合には、そのＩＧＦＥＴのモノシリコン内の電界は、空のウエル領域１８６Ａ及び１８６Ｂの互いの近接度によって、及び（ａ）Ｎ型空のウエルボディ物質１８６Ａの部分３６８における全Ｎ型ドーパントの濃度及び（ｂ）ドレイン１８６Ｂ／１３６ＢのＰ型空のウエルドレイン物質１８６Ｂの部分１８６Ｂ２及び１８６Ｂ３における全Ｐ型ドーパントの濃度、の最大値によって、決定される位置においてドレイン・ボディ接合２２８に沿ってピーク値に到達する。Ｎ型空のウエルボディ物質部分３６８における全Ｎ型ドーパントの最大濃度における深さｙＮＷＰＫは、通常、Ｐ型ドレイン１８６Ｂ／１３６Ｂの部分１８６Ｂ２及び１８６Ｂ３における全Ｐ型ドーパントの最大濃度における深さｙＰＷＰＫとほぼ等しいので、且つ空のウエル１８６Ａ及び１８６Ｂは深さｙＮＷＰＫ及びｙＰＷＰＫにおいて互いに最も近いので、ＩＧＦＥＴ１０６のモノシリコン内の電界のピーク値は深さｙＰＷＰＫにおいてほぼドレイン・ボディ接合２２８に沿って発生する。この位置は図２２ｂにおいて円３９８によって示してある。深さｙＰＷＰＫは通常ソース３６０の最大深さｙＳの少なくとも２倍であるから、ＩＧＦＥＴ１０６のモノシリコンにおけるピーク電界の位置３９８は、通常、それがバイアスオフ状態にある場合に、ＩＧＦＥＴ１０６の最大ソース深さｙＳの少なくとも２倍である。
【０４３２】
一方向に移動するホールは、基本的に、反対方向にドーパント原子から移動する電子を構成する。ＩＧＦＥＴ１０６をバイアスオン状態とさせると、ソース３６０からドレイン１８６Ｂ／１３６Ｂへ流れるホールは、初期的に、空のウエルボディ物質１８６Ａ内のチャンネルゾーン３６２の部分の上部表面に沿ってモノシリコン内を移動する。該ホールがドレイン１８６Ｂ／１３６Ｂのｐ−基板部分１３６Ｂ内に入ると、それらは概略的に下方へ移動し且つ広がる。該ホールは、ドレイン１８６Ｂ／１３６Ｂの部分１８６Ｂ２に入ると、更に下方へ移動し且つ広がる。
【０４３３】
一次ホールとして呼称する該ホールの速度は、ソース３６０からドレイン１８６Ｂ／１３６Ｂへ移動するに従い増加し、それらのエネルギを増加させる。高度にエネルギを有する電荷キャリアがドレイン物質の原子に突き当たり二次電荷キャリア、即ち電子とホール、を発生させる場合には、ドレイン１８６Ｂ／１３６Ｂにおいて衝突イオン化が発生し、該二次電荷キャリアは一般的に局所的電界の方向に移動する。高電界のバルク領域内において発生された二次電荷キャリアの内の幾らか、特に二次電子、は上方へドレイン部分１８６Ｂ２の上側に位置している誘電体層３８４の部分へ向かって移動する。
【０４３４】
衝突イオン化の量は、通常、電界が増加すると且つ一次ホール電流密度が増加すると、増加する。特に、最大量の衝突イオン化は、一般的には、電界ベクトルと一次ホール電流密度ベクトルとのスカラー積が最も高い箇所において発生する。ピーク電界は深さｙＰＷＰＫにおいてドレイン・ボディ接合２２８に沿って発生するので、ドレイン１８６Ｂ／１３６Ｂにおける衝突イオン化は著しく下方へ強制される。ドレイン１８６Ｂ／１３６Ｂにおける最高量の衝突イオン化は、通常、ＩＧＦＥＴ１０６の最大ソース深さｙＳよりも一層大きな深さにおいて発生する。
【０４３５】
ＩＧＦＥＴ１０６とほぼ同じ寸法の従来の延長型ドレインＰチャンネルＩＧＦＥＴと比較して、ＩＧＦＥＴ１０６における衝突イオン化によって発生されるかなり少ない二次電荷キャリア、特に二次電子、がゲート誘電体層３８４に到達する。その結果、ゲート誘電体３８４は、かなり少ないホットキャリ荷電を発生する。衝突イオン化により発生された電荷キャリアがゲート誘電体３８４内に入ることから発生するスレッシュホールド電圧ドリフトは、ＩＧＦＥＴ１０６においては著しく減少されている。その動作特性は、動作時間に関して非常に安定している。正味の結果は、ＩＧＦＥＴ１０６はかなりの向上された信頼性と寿命とを有しているということである。
【０４３６】
Ｅ７．延長型ドレインＩＧＦＥＴの共通の特性
延長型ドレインＩＧＦＥＴ１０４及び１０６を一緒に見て、ＩＧＦＥＴ１０４のＰ型空のウエルボディ物質１８４Ａ又はＩＧＦＥＴ１０６のＮ型空のウエルボディ物質１８６Ａの導電型を「第１」導電型として呼称することとする。他方の導電型、即ちＩＧＦＥＴのＮ型ソース３２０及びドレイン１８４Ｂの導電型又はＩＧＦＥＴ１０４のＰ型ソース３６０及びドレイン１８６Ｂ／１３６Ｂのドレイン型は、「第２」導電型である。従って、第１及び第２導電型は、夫々、ＩＧＦＥＴ１０４の場合にはＰ型及びＮ型である。ＩＧＦＥＴ１０６の場合には、第１及び第２導電型は、夫々Ｎ型及びＰ型である。
【０４３７】
ＩＧＦＥＴ１０４の空のウエルボディ物質１８４Ａにおける全Ｐ型ドーパントの濃度ＮＴは、上述した如く、深さｙＰＷＰＫから垂直線３３０に沿ってボディ物質１８４Ａのボディ物質部分３２８を介して上部半導体表面へ移る場合に、Ｐ型空の主要ウエルドーパントの濃度ＮＩとほぼ同じ態様で減少する。上に更に説明したように、ＩＧＦＥＴ１０６の空のウエルボディ物質１８６Ａにおける全Ｎ型ドーパントの濃度ＮＴは、深さｙＮＷＰＫから直線３７０に沿ってボディ物質１８６Ａのボディ物質部分３６８を介して上部半導体表面へ移る場合に、Ｎ型空の主要ウエルドーパントの濃度ＮＩと実質的に同じ態様で同様に減少する。第１導電型はＩＧＦＥＴ１０４に対してはＰ型であり且つＩＧＦＥＴ１０６に対してはＮ型であるので、ＩＧＦＥＴ１０４及び１０６は、ＩＧＦＥＴ１０４又は１０６における第１導電型の全ドーパントの濃度は、深さｙＰＷＰＫにおける第１導電型の全ドーパントの最大濃度の表面下位置から上方へ線３３０又は３７０に沿って上部半導体表面へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ減少する、という共通の特徴を有している。
【０４３８】
ＩＧＦＥＴ１０４又は１０６における第１導電型の全ドーパントの濃度減少は、深さｙＰＷＰＫ又はｙＮＷＰＫにおける第１導電型の全ドーパントの最大濃度の位置から上方へ垂直線３３０又は３７０に沿って上部半導体表面へ移る場合に、実質的に単調的である。空のウエルボディ物質部分３２８又は３６８の上部表面に沿って第１導電型の全ドーパントの幾らかのパイルアップが発生する場合には、第１導電型の全ドーパントの濃度は、深さｙＰＷＰＫ又はｙＮＷＰＫから線３３０又は３７０に沿ってソース・ボディ接合３２４又は３６４の最大深さｙＳの２０％よりも上部半導体表面から一層遠くない或る点へ移る場合に、実質的に単調的に減少する。
【０４３９】
更に、ＩＧＦＥＴ１０４の空のウエルドレイン１８４Ｂにおける全Ｎ型ドーパントの濃度ＮＴは、上述した如く、深さｙＮＷＰＫから垂直線３３８に沿ってドレイン１８４Ｂの部分１８４Ｂ２及び２８４Ｂ３を介して上部半導体表面へ移る場合に、Ｎ型空の主要ウエルドーパントの濃度ＮＩとほぼ同じ態様で減少する。更に上述した如く、ＩＧＦＥＴ１０６の空のウエルドレイン物質１８６Ｂにおける全Ｐ型ドーパントの濃度は、深さｙＰＷＰＫから垂直線３７８に沿ってドレイン１８６Ｂ／１３６Ｂの部分１８６Ｂ２及び１８６Ｂ３を介して上部半導体表面へ移る場合に、Ｐ型空の主要ウエルドーパントの濃度とほぼ同じ態様で同様に減少する。従って、ＩＧＦＥＴ１０４及び１０６は、ＩＧＦＥＴ１０４又は１０６における第２導電型の全ドーパントの濃度が深さｙＮＷＰＫ又はｙＰＷＰＫにおける第２導電型の全ドーパントの最大濃度の表面下位置から上方へ線３３８または３７８に沿って上部半導体表面へ移る場合に、少なくとも１０の係数、好適には少なくとも２０の係数、より好適には少なくとも４０の係数、だけ減少するという更なる共通の特徴を有している。
【０４４０】
ＩＧＦＥＴ１０４又は１０６における第２導電型の全ドーパントの濃度減少は、深さｙＮＷＰＫ又はｙＰＷＰＫにおける第１導電型の全ドーパントの最大濃度の位置から上方へ垂直線３３８又は３７８に沿って上部半導体表面へ移る場合に、実質的に単調的である。ドレイン部分１８４Ｂ２又は１８６Ｂ２の上部表面に沿って第１導電型の全ドーパントの幾らかがパイルアップする場合には、第２導電型の全ドーパントの濃度が、深さｙＮＷＰＫ又はｙＰＷＰＫから線３３８又は３７８に沿ってソース・ボディ接合３２４又は３６４の最大深さｙＳの２０％よりも上部半導体表面から離れることのない或る点へ移る場合に、実質的に単調的に減少する。
【０４４１】
ＮチャンネルＩＧＦＥＴ１０４のスレッシュホールド電圧ＶＴは、通常、０．５μｍの近傍における描画チャンネル長ＬＤＲ及び６−６．５ｎｍのゲート誘電体厚さにおいて、通常、０．５Ｖ乃至０．７Ｖであり、典型的に０．６Ｖである。ＰチャンネルＩＧＦＥＴ１０６のスレッシュホールド電圧ＶＴは、同様に、０．５μｍ近傍における描画チャンネル長ＬＤＲで且つ６−６．５ｎｍのゲート誘電体厚さにおいて、通常、−０．４５Ｖ乃至−０．７Ｖであり、典型的には−０．５５乃至―０．６Ｖである。延長型ドレインＩＧＦＥＴ１０４及び１０６は、非対称的ＩＧＦＥＴ１００及び１０２の典型的な３．０Ｖ高電圧動作範囲よりもかなり一層高い動作電圧範囲、例えば１２Ｖ，におけるパワー、高電圧スイッチング、ＥＥＰＲＯＭプログラミング、及びＥＳＤ保護適用例に対して特に適している。
【０４４２】
Ｅ８．延長型ドレインＩＧＦＥＴの性能利点
延長型ドレイン拡張電圧ＩＧＦＥＴ１０４及び１０６は、非常に良好な電流−電圧特性を有している。図２５ａは、ＮチャンネルＩＧＦＥＴ１０４の製造した実現例に対する約０．３３Ｖの増分で１．００Ｖから３．３３Ｖへ変化させたゲート対ソース電圧ＶＧＳの値に対するドレイン対ソース電圧ＶＤＳの関数としてどのようにリニアルドレイン電流ＩＤｗが典型的に変化するかを例示している。ＰチャンネルＩＧＦＥＴ１０６の製造した実現例に対する約−０．３３Ｖの増分で−１．３３Ｖから−３．００Ｖへ変化させたゲート対ソース電圧ＶＧＳの値に対してのドレイン対ソース電圧ＶＤＳの関数としてのリニアルドレイン電流ＩＤｗの典型的な変化が同様に図２５ｂに示されている。図２５ａ及び２５ｂが示すように、ＩＧＦＥＴ１０４及び１０６のＩＤｗ／ＶＤＳ電流電圧特性は少なくとも１３ＶのＶＤＳの大きさまでは良好に動作している。
【０４４３】
ＩＧＦＥＴ１０４及び１０６の各々のドレイン対ソースブレークダウン電圧ＶＢＤの大きさは、ＩＧＦＥＴの相補的空の主要ウエル領域、即ちＩＧＦＥＴ１０４のＰ型空の主要ウエル領域１８４ＡとＮ型空の主要ウエル領域１８４Ｂ、及びＩＧＦＥＴ１０６のＮ型主要ウエル領域１８６ＡとＰ型空の主要ウエル領域１８６Ｂ，の間の最小間隔ＬＷＷを調節することによって制御される。最小ウエル対ウエル間隔ＬＷＷを増加させることは、それを超えてはブレークダウン電圧ＶＢＤが基本的に一定する限界ＬＷＷまでは、ＶＢＤの大きさを増加させ、且つその逆も又真である。
【０４４４】
図２６ａは、ＮチャンネルＩＧＦＥＴ１０４の製造した実現例に対して、ドレイン対ソースブレークダウン電圧ＶＢＤが典型的にどのように最小ウエル対ウエル間隔ＬＷＷに関して変化するかを例示している。図２６ｂは、同様に、ＰチャンネルＩＧＦＥＴ１０６の製造した実現例に対して、ブレークダウン電圧ＶＢＤがどのようにしてウエル対ウエル間隔ＬＷＷに関して典型的に変化するかを例示している。図２６ａ及び２６ｂにおける小円は実験データ点を表している。図２６ａ及び２６ｂの各々におけるＶＢＤ／ＶＷＷ実験データはシグモイド（sigmoid）即ちＳ字状曲線に近似している。図２６ａ及び２６ｂにおける曲線は、実験データに対するベストフィットのＳ字状近似を表している。
【０４４５】
最小ウエル対ウエル間隔に関してのブレークダウン電圧ＶＢＤの変化に対するＳ字状近似は一般的に次式のように表される。
【０４４６】
【数１】
2012522361.tif 000004
【０４４７】
尚、ＶＢＤ０はブレークダウン電圧ＶＢＤの数学的最小可能値であり（ウエル対ウエル間隔ＬＷＷが負の無限へいくことが可能である場合）、ＶＢＤｍａｘはブレークダウン電圧ＶＢＤの最大可能値であり（間隔ＬＷＷが正の無限へいく場合）、ＬＷＷ０はオフセット間隔長であり、及びＬＫは間隔長定数である。ブレークダウン電圧ＶＢＤがＮチャンネルＩＧＦＥＴ１０４に対しては正であり且つＰチャンネルＩＧＦＥＴ１０６に対しては負であるので、パラメータＶＢＤ０及びＶＢＤｍａｘは、ＮチャンネルＩＧＦＥＴ１０４に対しては両方共正であり、且つＰチャンネルＩＧＦＥＴ１０６に対しては両方共負である。式１はブレークダウン電圧ＶＢＤの所望の値を達成するために間隔ＬＷＷを選択する上での設計ツールとして使用することが可能である。
【０４４８】
パラメータＶＢＤ０，ＶＢＤｍａｘ，ＬＷＷ０、ＬＫは図２６ａ及び２６ｂのＳ字状曲線に対しては近似的に以下の値のものである。
【０４４９】
【表２】
2012522361.tif 000005
【０４５０】
図２６ａ及び２６ｂの検査又は／及びパラメータＶＢＤ０，ＶＢＤｍａｘ，ＬＷＷ０、ＬＫに対する前述した値においての式１の使用は、ＬＷＷがＬＷＷ０に等しい間隔においての間隔ＬＷＷでのブレークダウン電圧ＶＢＤの空間的瞬間的変化の大きさに対して２０Ｖ／μｍの近傍における値を発生する。
【０４５１】
ウエル対ウエル間隔ＬＷＷの実際の最小限界はゼロである。その結果、ブレークダウン電圧ＶＢＤの実際の最小電圧ＶＢＤｍｉｎは次式の如くである。
【０４５２】
【数２】
2012522361.tif 000006
【０４５３】
パラメータＶＢＤ０及びＶＢＤｍａｘはＮチャンネルＩＧＦＥＴ１０４に対しては正であり且つＰチャンネルＩＧＦＥＴ１０６に対しては負であるので、実際の最小ブレークダウン電圧ＶＢＤｍｉｎはＮチャンネルＩＧＦＥＴ１０４に対しては正であり且つＰチャンネルＩＧＦＥＴ１０６に対しては負である。実際には、係数ＬＷＷ０／ＬＫは、通常、１よりもかなり大きいものであり、従って式２における指数項ｅＬｗｗ０／Ｌｋは１よりも一層大きい。従って、実際の最小ブレークダウンで電圧ＶＢＤｍｉｎは、通常、理論的最小ブレークダウン電圧ＶＢＤ０に非常に近い。
【０４５４】
ＩＧＦＥＴ１０４又は１０６のモノシリコンにおける電界のピーク値は、ウエル対ウエル間隔ＬＷＷが十分に増加されてブレークダウン電圧ＶＢＤがその最大値ＶＢＤｍａｘにおいて飽和する場合に、上部半導体表面へ移行する。ＩＧＦＥＴ１０４又は１０６のモノシリコンにおける電界のピーク値が上部半導体表面の著しく下側にある場合に信頼性及び寿命が向上されるので、ブレークダウン電圧ＶＢＤが最大値ＶＢＤｍａｘにおいて幾分飽和の下側であるような値にウエル対ウエル間隔ＬＷＷが選択される。図２６ａ及び２６ｂの近似的Ｓ字状曲線によって表される実現例において、０．５μｍの近傍におけるＬＷＷ値は、ＩＧＦＥＴ１０４又は１０６のモノシリコン内の電界のピーク値が上部半導体表面の著しく下側であることを可能とさせると共に、ブレークダウン電圧ＶＢＤに対して妥当に高い値を同時的に与える。
【０４５５】
図２７は、ＮチャンネルＩＧＦＥＴ１０４の別の実現例のテストに対してＩＧＦＥＴブレークダウンを発生するのに十分に高いドレイン対ソース電圧ＶＤＳの関数としてのリニアルドレイン電流ＩＤｗを示している。ウエル対ウエル間隔ＬＷＷはこの実現例に対しては０．５μｍであった。図２７は、又、ゼロのウエル対ウエル間隔ＬＷＷに対してのＩＧＦＥＴ１０４の拡張の対応するテストに対してＩＧＦＥＴブレークダウン電圧を発生するのに十分に高いドレイン対ソース電圧ＶＤＳに関してどのようにリニアルドレイン電圧ＩＤｗが変化したかを示している。ゲート対ソース電圧ＶＧＳはこのテストではゼロであった。その結果、ブレークダウン電圧ＶＢＤはＳ−Ｄ電流ＩＤのオンセットにおけるＶＤＳ値であり、即ち、図２７における円４００及び４０２によってマーク付けした点であり、そこで、リニアルドレイン電流ＩＤｗは正となる。円４００及び４０２が表すように、ウエル対ウエル間隔ＬＷＷをゼロから０．５μｍへ上昇させることはブレークダウン電圧ＶＢＤを丁度１３Ｖ上側から丁度１６Ｖ上側へ増加させており、それは約３Ｖの増加である。０−０．５μｍのＬＷＷ範囲にわたり間隔ＬＷＷに関するブレークダウン電圧ＶＢＤにおける結果的に得られる平均増加は約６Ｖ／μｍである。
【０４５６】
重要なことであるが、ＮチャンネルＩＧＦＥＴ１０４のブレークダウン特性は、制御型電流アバランシェブレークダウン条件において動作時間に関して安定である。図２７における曲線４０４及び４０６は、夫々、各ＩＧＦＥＴがブレークダウンに露呈された２０分の期間の始めにおいてＩＧＦＥＴ１０４の拡張及び実現に対してどのようにリニアルドレイン電流ＩＤｗがドレイン対ソース電圧ＶＤＳに関して変化したかを示している。曲線４０８及び４１０は、夫々、２０分のブレークダウン期間の終わりにおいて該拡張及び実現に対してどのようにしてリニアル電圧ＩＤｗが電圧ＶＳに関して変化したかを示している。曲線４０８及び４１０は、夫々、曲線４０４及び４０６にほぼ同一である。このことは、実際的な動作時間に対してＩＧＦＥＴ１０４をストレスをかけてブレークダウン条件とさせることは、そのブレークダウン特性を著しく変化させるものではない、ことを示している。ＰチャンネルＩＧＦＥＴ１０６のブレークダウン特性も動作時間に関して安定である。
【０４５７】
図２８ａは延長型ドレインＮチャンネルＩＧＦＥＴ１０４がバイアスオン状態におけるコンピュータシミュレーション４１２を示している。シミュレーション４１２における領域はＩＧＦＥＴ１０４における対応する領域と同じ参照記号で識別してある。同じ導電型の領域は図２８ａにおいては視覚的に区別可能なものではない。空のウエルボディ物質１８４Ａ及び基板領域１３６は両方共Ｐ型の導電型であるから、ボディ物質１８４Ａは図２８ａにおける基板領域１３６から視覚的に区別可能なものではない。図２８ａにおける参照記号１８４Ａの位置は、概略的に、Ｐ型空のウエルボディ物質１８４Ａの位置を表している。
【０４５８】
図２８ａにおける区域４１４は、シミュレーションしたＮチャンネルＩＧＦＥＴ４１２における最大衝突イオン化の位置を表している。最大衝突イオン化位置４１４は上部半導体表面の十分下側で発生する。ｙＩＩがＩＧＦＥＴが電流を導通している場合にそれにおける最大衝突イオン化の位置の深さを表すものとすると、最大衝突イオン化位置４１４の深さｙＩＩはソース３２０の最大深さｙＳを越える。より詳細には、ＩＧＦＥＴ４１２に対する最大衝突イオン化位置深さｙＩＩはその最大ソース深さｙＳの１．５倍を越えている。更に、最大衝突イオン化位置４１４の深さｙＩＩは、図２８ａにおいてフィールド絶縁体部分１３８Ａによって表されるように、フィールド絶縁体１３８の深さ（又は厚さ）ｙＦＩよりも一層大きい。
【０４５９】
バイアスオン状態にある参照延長型ドレインＮチャンネルＩＧＦＥＴ４１６のコンピュータシミュレーション４１６が図２８ｂに提示されている。図２８ａにおけるように、同じ導電型の領域は図２８ｂにおいて視覚的に区別可能なものではない。シミュレーションしたＩＧＦＥＴ４１２と対照的に、シミュレーションした参照延長型ドレインＩＧＦＥＴ４１６のＰ型ボディ物質は、図２８ｂにおいて参照記号４１８によって概略表したＰ型充填した主要ウエル領域によって形成されている。
【０４６０】
参照延長型ドレインＩＧＦＥＴ４１６は、更に、Ｎ型ソース４２０、Ｎ型ドレイン４２２、ゲート誘電体層４２４、非常に高度にドープしたＮ型ポリシリコンゲート電極４２６、及び図２８ｂに示したように構成した一対の誘電体ゲート側壁スペーサ４２８及び４３０を包含している。Ｎ型ソース４２０は、非常に高度にドープした主要部分４２０Ｍ、及び一層軽度にドープしてあるが尚且つ高度にドープした横方向ソース延長部４２０Ｅから構成されている。浅いトレンチ絶縁タイプのフィールド絶縁体４３２がＮ型ドレイン４２２内に入り込んでドレイン４２２の外部コンタクト部分を横方向に取り囲んでいる。ゲート電極４２６がドレイン４２２の外部コンタクト部分へ途中までフィールド絶縁体４３２の上を延在している。Ｐ型ボディ物質４１８が空の主要ウエル領域ではなく充填した主要ウエル領域と共に構成されていること以外、参照延長型ドレインＩＧＦＥＴ４１６はシミュレーションしたＩＧＦＥＴ４１２とほぼ同じに構成されている。
【０４６１】
図２８ｂにおける区域４３４は、参照延長型ドレインＩＧＦＥＴ４１６における最大衝突イオン化の位置を表している。図２８ｂに示したように、最大衝突イオン化の位置４３４は、ドレイン４２２と充填したウエルボディ物質４１８との間のＰＮ接合４３６が上部半導体表面と合流する箇所において上部半導体表面に沿って発生する。参照ＩＧＦＥＴ４１６における衝突イオン化によって発生される二次電荷キャリアは、ゲート誘電体層４２４内に容易に入り且つそこに留まって参照ＩＧＦＥＴ４１６の性能を劣化させることが可能である。最大衝突イオン化位置４１４はＩＧＦＥＴ４１２の上部半導体表面の十分に下側であるので、ＩＧＦＥＴ４１２における衝突イオン化によって発生される一層少ない数の二次電荷キャリアがそのゲート誘電体層３４４へ到達し且つスレッシュホールド電圧ドリフトを発生させる。図２８ａ及び２８ｂのコンピュータシミュレーションは、延長型ドレインＩＧＦＥＴ１０４及び１０６は向上された信頼性及び寿命を有していることを確認している。
【０４６２】
Ｅ９．特別に調整したハローポケット部分を具備する延長型ドレインＩＧＦＥＴ
相補的延長型ドレイン拡張電圧ＩＧＦＥＴ１０４及び１０６は夫々の変形例１０４Ｕ及び１０６Ｕ（不図示）が提供されており、その場合に、ソース側ハローポケット部分３２６及び３６６は、夫々、中程度にドープしたＰ型ソース側ハローポケット部分３２６Ｕ（不図示）及び中程度にドープしたＮ型ソース側ハローポケット部分３６６Ｕ（不図示）で置換されている。ソース側ポケット部分３２６Ｕ及び３６６Ｕは、相補的延長型ドレイン拡張電圧ＩＧＦＥＴ１０４Ｕ及び１０６Ｕが、バイアスオフ状態にある場合に、減少したＳ−Ｄ電流リークを有することを可能とするために特に調整されている。
【０４６３】
ハローポケット３２６Ｕ及び３６６Ｕにおけるハローポケットドーパント分布の特別の調整、及びその特別のハローポケットドーパント分布を形成するために使用される製造技術に起因してＩＧＦＥＴ１０４Ｕ及び１０６Ｕの隣接部分において発生する多少修正されたドーパント分布、を除いて、ＩＧＦＥＴ１０４Ｕ及び１０６Ｕは、夫々、ＩＧＦＥＴ１０４及び１０６と実質的に同じに構成されている。減少されたオフ状態Ｓ−Ｄ電流リークを有する場合に、ＩＧＦＥＴ１０４Ｕ及び１０６Ｕは、夫々、ＩＧＦＥＴ１０４及び１０６と実質的に同じに動作し、且つ同じ利点を有している。
【０４６４】
延長型ドレインＮチャンネルＩＧＦＥＴ１０４ＵのＰハローポケット部分３２６Ｕは、好適には、非対称的ＮチャンネルＩＧＦＥＴ１００ＵのＰハローポケット部分２５０Ｕと同じステップで形成される。ＩＧＦＥＴ１０４ＵのＰハローポケット３２６Ｕは、ＩＧＦＥＴ１００ＵのＰハローポケット２５０Ｕと上述した同じ特性を有している。従って、ハローポケット３２６Ｕは、好適には、ポケット２５０ＵにおけるＰ型ソースハロードーパントが上述した第１の態様で分布されている場合には、ハローポケット２５０Ｕと同じように全Ｐ型ドーパントの濃度ＮＴにおいてＭ複数個の局所的最大を有している。ハローポケット２５０ＵにおけるＰ型ソースハロードーパントが上述した第２の態様で分布している場合には、ポケット３２６Ｕにおける全Ｐ型ドーパントは、上部半導体表面からポケット３２６Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへポケット３２６Ｕを介してソース延長部３２０Ｅの脇へ延在する仮想的垂直線に沿って、ポケット３２６Ｕにおけるその垂直線の部分に沿って必ずしも複数の局所的最大に到達すること無しに、同じ好適には比較的平坦な垂直分布を有している。
【０４６５】
同様に、延長型ドレインＰチャンネルＩＧＦＥＴ１０６ＵのＮハローポケット部分３６６Ｕは、好適には、非対称的ＰチャンネルＩＧＦＥＴ１０２ＵのＮハローポケット部分２９０Ｕと同じステップで形成される。このことは、ＰチャンネルＩＧＦＥＴ１０６Ｕのハローポケット３６６ＵをしてＰチャンネルＩＧＦＥＴ１０２ＵのＮハローポケット２９０Ｕと上述した同じ特性を有させる。その結果、ハローポケット３６６Ｕは、好適には、ポケット２９０ＵにおけるＮ型ソースハロードーパントが上述した第１の態様で分布されている場合には、ハローポケット２９０Ｕと同じようにＮ型ソースハロードーパントの濃度ＮＩにおいて同じＭ複数個の局所的最大を有している。ハローポケット２９０ＵにおけるＮ型ソースハロードーパントが上述した第２の態様で分布されている場合には、ポケット３６６Ｕにおける全Ｎ型ドーパントは、上部半導体表面からポケット３６６Ｕの深さｙの少なくとも５０％、好適には６０％、の深さｙへ、ポケット３６６Ｕを介してソース延長部３６０Ｅの脇へ延在している仮想的垂直線に沿って、ポケット３６６Ｕにおけるその垂直線の部分に沿って必ずしも複数の局所的最大に到達すること無しに、同じ好適には比較的平坦な垂直分布を有している。
【０４６６】
Ｆ．対称的低電圧低リークＩＧＦＥＴ
Ｆ１．対称的低電圧低リークＮチャンネルＩＧＦＥＴの構成
次に、例示した対照的ＩＧＦＥＴの内部構造について、増加したＶＴの大きさ（夫々ＩＧＦＥＴ１２０及び１２２の公称ＶＴ大きさと比較して）の対称的低電圧低リーク充填したウエル相補的ＩＧＦＥＴ１０８及び１１０で開始して、説明する。図１１−３に図示したようなＮチャンネルＩＧＦＥＴ１０８のコアの拡大図を図２９に示してある。ＩＧＦＥＴ１０８は、上部半導体表面に沿ってのアクティブ半導体島状部１４８内に位置されている一対のＮ型Ｓ／Ｄゾーン４４０及び４４２を有している。Ｓ／Ｄゾーン４４０及び４４２はＰ型充填した主要ウエル領域１８８のチャンネルゾーン４４４によって分離されており、該領域１８８は、Ｐ−基板領域１３６と結合して、ＩＧＦＥＴ１０８用のボディ物質を構成している。Ｐ型ボディ物質充填したウエル１８８は、（ａ）Ｎ型Ｓ／Ｄゾーン４４０と第１ＰＮ接合４４６を及び（ｂ）Ｎ型Ｓ／Ｄゾーン４４２と第２ＰＮ接合４４８を形成している。
【０４６７】
Ｓ／Ｄゾーン４４０及び４４２はほぼ同一である。各Ｎ型Ｓ／Ｄゾーン４４０又は４４２は、高度にドープした主要部分４４０Ｍ又は４４２Ｍ、及び一層軽度にドープしているが尚且つ高度にドープしてある横方向延長部４４０Ｅ又は４４２Ｅ、から構成されている。Ｓ／Ｄゾーン４４０及び４４２に対する外部電気的コンタクトは、夫々、主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍを介して形成される。Ｓ／Ｄゾーン４４０及び４４２はほぼ同一であるから、Ｎ＋＋主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍはほぼ同一である。Ｎ＋Ｓ／Ｄ延長部４４０Ｅ及び４４２Ｅは同様にほぼ同一である。
【０４６８】
主要Ｓ／Ｄ部分４４０Ｍ及び４４２ＭはＳ／Ｄ延長部４４０Ｅ及び４４２Ｅよりも一層深くに延在している。従って、各Ｓ／Ｄゾーン４４０又は４４２の最大深さｙＳＤは主要Ｓ／Ｄ部分４４０Ｍ又は４２４Ｍの最大深さである。チャンネルゾーン４４４はＳ／Ｄ延長部４４０Ｅ及び４４２Ｅによって上部半導体表面に沿って終端されている。主要Ｓ／Ｄ部分４４０Ｍ及び４４２ＭはＮ型主要Ｓ／Ｄドーパントで画定されている。Ｓ／Ｄ延長部４４０Ｅ及び４４２Ｅは通常Ｎ型浅いＳ／Ｄ延長部ドーパントと呼称されるＮ型半導体ドーパントのイオン注入によって画定される。
【０４６９】
Ｐ型ボディ物質充填した主要ウエル１８８の一対の中程度にドープした横方向に分離されたハローポケット部分４５０及び４５２が、夫々、上部半導体表面までＳ／Ｄゾーン４４０及び４４２に沿って延在しており且つＳ／Ｄゾーン４４０及び４４２の間の夫々の位置において終端している。Ｐハローポケット４５０及び４５２はほぼ同一である。図１１−３及び２９は、Ｓ／Ｄゾーン４４０及び４４２がハローポケット４５０及び４５２よりも一層深くに延在している状態を示している。代替的に、ハローポケット４５０及び４５２はＳ／Ｄゾーン４４０及び４４２よりも一層深くに延在することが可能である。ハローポケット４５０及び４５２は、夫々、Ｓ／Ｄゾーン４４０及び４４２の下側を横方向に延在することが可能である。Ｐ型Ｓ／Ｄハロードーパントとして、又はＰ型Ｓ／Ｄ隣接ポケットドーパントとして、呼称されるＰ型半導体ドーパントのイオン注入は、通常、ハローポケット４５０及び４５２を画定する場合に使用される。Ｐ型Ｓ／Ｄハロードーパントは、上部半導体表面下側の或る位置において各ハローポケット４５０又は４５２内の最大濃度に到達する。
【０４７０】
ハローポケット部分４５０及び４５２外側のＰ型ボディ物質充填した主要ウエル１８８の物質は、中程度にドープした主要ボディ物質部分４５４、中程度にドープした中間ボディ物質部分４５６、及び中程度にドープした上部ボディ物質部分４５８から構成されている。Ｐ主要ボディ物質部分４５４はＰ−基板１３６の上側に存在している。Ｐ中間ボディ物質部分４５６は主要ボディ物質部分４５４の上側に存在している。ボディ物質部分４５４及び４５６の各々はチャンネルゾーン４４４の少なくとも全ての下側を横方向に且つ通常はチャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の各々の実質的に全ての下側を横方向に延在している。Ｐ上部ボディ物質部分４５８は中間ボディ物質部分４５６の上側に存在しており、上部半導体表面へ垂直方向に延在し、且つハローポケット部分４５０及び４５２の間を横方向に延在する。
【０４７１】
Ｐボディ物質部分４５４，４５６，４５８は、通常、夫々、Ｐ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントのイオン注入によって画定される。ボディ物質部分４５４，４５６，４５８は全てここでは中程度にドープしたものとして説明するが、Ｐ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントは、典型的に異なる最大値に到達する濃度を有している。ボディ物質部分４５４，４５６，４５８は、しばしば、ここでは、夫々、Ｐ充填したウエル主要ボディ物質部分４５４、ｐＡＰＴボディ物質部分４５６、及びｐスレッシュホールド調節ボディ物質部分４５８として呼称即ち言及する。
【０４７２】
Ｐ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントの最大濃度は異なる平均深さにおいて発生する。特に、充填した主要ウエル１８８におけるＰ型充填した主要ウエルドーパントによって発生されるディープＰ型充填した局所的濃度最大は、ウエル１８８においてＰ型ＡＰＴドーパント及びスレッシュホールド調節ドーパントによって発生される浅いＰ型充填したウエル局所的濃度最大の各々よりも一層深くに発生する。又、Ｐ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントの各々から発生する局所的濃度最大はウエル１８８を横断して実質的に完全に横方向に延在する。その結果、Ｐ型ＡＰＴドーパント及びスレッシュホールド調節ドーパントは、そうでなければウエル１８８の位置においてＰ型充填した主要ウエルドーパントによって画定されるウエル領域を充填する。
【０４７３】
Ｐ型充填したウエル主要ボディ物質部分４５４においてＰ型充填した主要ウエルドーパントによって発生されるディープ充填したウエル濃度最大は、チャンネルゾーン４４４の少なくとも実質的に全ての下側で且つ通常チャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の各々の実質的に全ての下側を横方向に延在する或る位置においてチャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の下側に発生する。ボディ物質部分４５４においてＰ型充填した主要ウエルドーパントによって与えられる充填したウエル濃度最大の位置は、上述した如く、通常、Ｐ型空の主要ウエルドーパントの濃度最大とほぼ同じ平均深さｙＰＷＰＫにおいて、従って、通常、０．４乃至０．８μｍ、典型的に０．５５−０．６μｍ、の平均深さにおいてである。
【０４７４】
Ｐ型ＡＰＴボディ物質部分４５６においてＰ型ＡＴＰドーパントによって発生される浅い充填したウエル濃度最大は、チャンネルゾーン４４４の完全な横方向範囲を少なくとも実質的に横断して横方向に且つ通常チャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の完全な複合横方向範囲を少なくとも実質的に横断して横方向に延在する或る位置において発生する。Ｐ型ＡＰＴドーパントによって与えられる充填したウエル濃度最大の位置は、典型的に、チャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の底部の多少下側であるが、チャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の多少上方、又は実質的に同じとすることが可能である。上に示したように、Ｐ型ＡＰＴドーパントの最大濃度の位置は、通常、０．１μｍを越えるが０．４μｍを越えることのない平均深さにおいて発生する。ボディ物質部分４５６におけるＰ型ＡＰＴドーパントの最大濃度の平均深さは典型的に０．２５μｍである。
【０４７５】
Ｐ型スレッシュホールド調節ボディ物質部分４５８においてＰ型スレッシュホールド調節ドーパントによって発生される浅い充填したウエル濃度最大は、同様に、チャンネルゾーン４４４の完全な横方向範囲を少なくとも実質的に横断して横方向に且つ、通常、チャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の完全な複合横方向範囲を少なくとも実質的に横断して横方向に延在する或る位置において発生する。従って、Ｐ型スレッシュホールドドーパントによって与えられる充填したウエル濃度最大の位置は、上部ボディ物質部分４５８を越えてハローポケット部分４５０及び４５２及びＳ／Ｄゾーン４４０及び４４２内へ横方向に延在する。ボディ物質部分４５８におけるＰ型スレッシュホールド調節ドーパントの最大濃度の位置は、通常、０．１μｍ、典型的に０．０８−０．０９μｍ、未満の平均深さにおいてである。又、主要充填したウエル１８８におけるＰ型スレッシュホールド調節ドーパントの最大濃度は、典型的に、ウエル１８８におけるＰ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びＳ／Ｄハロードーパントの最大濃度未満である。
【０４７６】
チャンネルゾーン４４４（図１１−３及び２９においては特に境界は示していない）は、Ｓ／Ｄゾーン４４０及び４４２の間のＰ型モノシリコンの全てから構成されている。特に、チャンネルゾーン４４４は、スレッシュホールド調節ボディ物質部分４５８、ＡＰＴボディ物質４５６の下側に存在するセグメント、及び（ａ）Ｓ／Ｄゾーン４４０及び４４２が図１１−３及び２９の例に示した如くハローポケット４５０及び４５２よりも一層深く延在する場合には、Ｐハローポケット部分４５０及び４５２の全て、又は（ｂ）それらがＳ／Ｄゾーン４４０及び４５２よりも一層深くに延在する場合には、ハローポケット４５０及び４５２の表面隣接セグメント、によって形成されている。主要充填したウエル１８８におけるＰ型スレッシュホールド調整ドーパントの最大濃度は通常ウエル１８８におけるＰ型Ｓ／Ｄハロードーパントの最大濃度よりも著しく小さいので、ハローポケット４５０及び４５２はウエル１８８の直接隣接物質よりも一層高度にドープされているＰ型である。
【０４７７】
ｔＧｄＬの低い厚さ値にあるゲート誘電体層４６０が上部半導体表面上に位置されており且つチャンネルゾーン４４４にわたり延在している。ゲート電極４６２がチャンネルゾーン４４４の上方でゲート誘電体層４６０の上に位置されている。ゲート電極４６２は、Ｓ／Ｄゾーン４４０及び４４２に部分的にわたって延在している。特に、ゲート電極４６２はＮ＋Ｓ／Ｄ延長部４４０Ｅ又は４４２Ｅの一部にわたり延在しているが、通常は、Ｎ＋＋主要Ｓ／Ｄ部分４４０Ｍ又は４４２Ｍのいずれのどの部分にわたっても延在するものではない。誘電体側壁スペーサ４６４及び４６６がゲート電極４６２の両側の横断方向側壁に沿って夫々位置されている。メタルシリサイド層４６８，４７０，４７２が、夫々、ゲート電極４６２及び主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍの上部に沿って位置されている。
【０４７８】
Ｆ２．対称的低電圧低リークＮチャンネルＩＧＦＥＴにおけるドーパント分布
ＩＧＦＥＴ１０８のドーピング特性の理解は、図３０ａ−３０ｃ（集約的に「図３０」）、図３１ａ−３１ｃ（集約的に「図３１」）、及び図３２ａ−３２ｃ（集約的に「図３２」）の助けを借りて容易化される。ＩＧＦＥＴ１０８に対する長手方向距離ｘの関数として上部半導体表面に沿っての例示的なドーパント濃度は図３０に提示されている。図３１は、チャンネルゾーン４４４の長手方向中心から対称的な位置において主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍを介しての仮想的垂直線４７４及び４７６に沿っての深さｙの関数としての例示的な垂直方向ドーパント濃度を提示している。チャンネルゾーン４４４及びボディ物質部分４５４，４５６，４５８を介しての仮想的垂直線４７８に沿っての深さｙの関数としての例示的ドーパント濃度が図３２に提示されている。線４７８はチャンネルゾーンの長手方向中心を介して通過する。
【０４７９】
図３０ａ，３１ａ，３２ａは、特に、主に領域１３６，４４０Ｍ，４４０Ｅ，４４２Ｍ，４４２Ｅ，４５０，４５２，４５４，４５６，４５８を画定する個別的な半導体ドーパントの濃度ＮＩを例示している。図３０ａ，３１ａ，３２ａにおける曲線４４０Ｍ’，４４２Ｍ’，４４０Ｅ’，４４２Ｅ’は、主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍ及びＳ／Ｄ延長部４４０Ｅ及び４４２Ｅを夫々形成するために使用したＮ型ドーパントの濃度ＮＩ（表面及び垂直）を表している。曲線１３６’、４５０’、４５２’、４５４’、４５６’、４５８’は、基板領域１３６、ハローポケット部分４５０及び４５２、及び充填したウエルボディ物質部分４５４，４５６，４５８を夫々形成するために使用したＰ型ドーパントの濃度ＮＩ（表面及び垂直）を表している。曲線４５８”は図３２ａにおいて符号を付けてあるが、紙面の都合上、図３１ａにおいては符号を付けていない。品目４４６＃及び４４８＃は、正味ドーパント濃度ＮＮがゼロとなる箇所を示しており、従ってＳ／Ｄボディ接合４４６及び４４８の位置を夫々表している。
【０４８０】
上部半導体表面に沿っての領域４４０Ｍ，４４０Ｅ，４４２Ｍ，４４２Ｅ，４５０，４５２，４５８における全Ｐ型ドーパント及び全Ｎ型ドーパントの濃度ＮＴが図３０ｂに示されている。図３１ｂ及び３２ｂは、仮想的垂直線４７４，４７６，４７８に沿っての領域４４０Ｍ，４４２Ｍ，４５４，４５６，４５８における全Ｐ型ドーパント及び全Ｎ型ドーパントの濃度ＮＴを種々に図示している。領域１３６，４５０，４５２，４５４，４５６，４５８に夫々対応する曲線セグメント１３６”，４５０”，４５２”，４５４”，４５６”，４５８”はＰ型ドーパントの全濃度ＮＴを表している。図３０ｂにおける品目４４４”はチャンネルゾーン４４４に対応しており且つ曲線セグメント４５０”、４５２”、４５８”のチャンネルゾーン部分を表している。図３１ｂ及び３２ｂにおける品目１８８”は充填したウエル領域１８８に対応している。主要Ｓ／Ｄ部分４４０Ｍ及び４４０Ｅ及びＳ／Ｄゾーン延長部４４０Ｅ及び４４２Ｅに夫々対応する曲線４４０Ｍ”，４４２Ｍ”，４４０Ｅ”，４４２Ｅ”は、Ｎ型ドーパントの全濃度ＮＴを表している。図３０ｂにおける品目４４０”はＳ／Ｄゾーン４４０に対応しており且つ曲線セグメント４４０Ｍ”及び４４０Ｅ”の結合を表している。品目４４２”は同様にＳ／Ｄゾーン４４２に対応し且つ曲線セグメント４４２Ｍ”及び４４２Ｅ”の結合を表している。
【０４８１】
図３０ｃは上部半導体表面に沿っての正味ドーパント濃度ＮＮを示している。垂直線４７４，４７６，４７８に沿っての正味ドーパント濃度ＮＮが図３１ｃ及び３２ｃに提示されている。曲線セグメント４５０＊，４５２＊，４５４＊，４５６＊，４５８＊は夫々の領域４５０，４５２，４５４，４５６，４５８におけるＰ型ドーパントの正味濃度ＮＮを表している。図３０ｃにおける品目４４４＊はチャンネルゾーン曲線セグメント４５０＊，４５２＊，４５８＊の結合を表しており、従ってチャンネルゾーン４４４における正味Ｐ型ドーパントの濃度ＮＮを提示している。図３１ｃ及び３２ｃにおける品目１８８＊は充填したウエル領域１８８に対応している。主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍ及びＳ／Ｄ延長部４４０Ｅ及び４４２Ｅにおける正味Ｎ型ドーパントの濃度ＮＮは、夫々、曲線セグメント４４０Ｍ＊，４４２Ｍ＊，４４０Ｅ＊，４４２Ｅ＊によって表されている。図３０ｃにおける品目４４０＊はＳ／Ｄゾーン４４０に対応し且つ曲線セグメント４４０Ｍ＊及び４４０Ｅ＊の結合を表している。品目４４２＊は、同様に、Ｓ／Ｄゾーン４４２に対応し且つ曲線セグメント４４２Ｍ＊及び４４２Ｅ＊の結合を表している。
【０４８２】
主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍは、通常、Ｎ型主要Ｓ／Ｄドーパントで画定されており、その上部半導体表面に沿っての濃度ＮＩがここでは図３０ａにおける曲線４４０Ｍ’及び４４２Ｍ’によって表されている。図３０ａにおける曲線４４０Ｅ’及び４４２Ｅ’によって表されている上部半導体表面に沿っての濃度ＮＩを有するＮ型浅いＳ／Ｄ延長部ドーパントが主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍ内に存在している。曲線４４０Ｍ’及び４４２Ｍ’の夫々曲線４０Ｅ’及び４４２Ｅ’との比較は、上部半導体表面に沿ってのＳ／Ｄゾーン４４０及び４４２における全Ｎ型ドーパントの濃度ＮＴの最大値は、図３０ｂにおいて曲線セグメント４４０Ｍ”及び４４２Ｍ”によって夫々示されているように主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍにおいて発生する、ことを示している。
【０４８３】
上部半導体表面に沿ってのＳ／Ｄゾーン４４０及び４４２における正味ドーパント濃度ＮＮの最大値は、図３０ｃにおいて曲線部分４４０Ｍ＊及び４４２Ｍ＊によって夫々示した如く、主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍにおいて夫々発生する。主要Ｓ／Ｄ部分４４０Ｍ又は４４２Ｍから上部半導体表面に沿ってＳ／Ｄ延長部４４０Ｅ又は４４２Ｅへ移る場合に、Ｓ／Ｄゾーン４４０又は４４２における全Ｎ型ドーパントの濃度ＮＴは、図３０ｂにおいて複合Ｓ／Ｄ曲線４４０”又は４４２”によって示した如く、主要Ｓ／Ｄ部分４４０Ｍ又は４４２Ｍにおける最大値からＳ／Ｄ延長部４４０Ｅ又は４４２Ｅにおける一層低い値へ降下している。
【０４８４】
図３０ａにおいて曲線１３６’、４５４’、４５６’、４５８’によって夫々表している上部半導体表面に沿っての濃度ＮＩを有するＰ型バックグラウンドドーパント、充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントはＳ／Ｄゾーン４４０及び４４２内に存在している。更に、曲線４５０’及び４５２’によって表される上部半導体表面に沿っての濃度ＮＩを具備するＰ型Ｓ／ＤハロードーパントはＳ／Ｄゾーン４４０及び４４２内に存在している。
【０４８５】
図３０ｂと図３０ａとの比較は、図３０ｂにおける曲線４４０”及び４４２”によって表されるＳ／Ｄゾーン４４０及び４４２における全Ｎ型ドーパントの上部表面濃度ＮＴが、Ｓ／Ｄ・ボディ接合４４６及び４４８近くを除いて、Ｐ型バックグラウンドドーパント、Ｓ／Ｄハロードーパント、充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントの上部表面濃度ＮＩの和よりも一層大きい、ことを示している。正味ドーパント濃度ＮＮが接合４４６及び４４８においてゼロとなる条件下において、Ｓ／Ｄゾーン４４０及び４４２における全Ｎ型ドーパントの上部表面濃度ＮＴは図３０ｃにおける曲線セグメント４４０Ｍ＊及び４４２＊によって夫々表されるＳ／Ｄゾーン４４０及び４４２における正味Ｎ型ドーパントの上部表面濃度ＮＮにおいて夫々ほぼ反映されている。従って、上部半導体表面に沿ってのＳ／Ｄゾーン４４０又は４４２における正味ドーパント濃度ＮＮの最大値は主要Ｓ／Ｄ部分４４０Ｍ又は４４２Ｍにおいて発生する。この最大ＮＮ値は、通常、非対称的ＩＧＦＥＴ１０２の主要ソース部分３４０Ｍ又は主要ドレイン部分２４２Ｍにおける正味ドーパント濃度ＮＮの最大値とほぼ同じである。何故ならば、主要ソース部分２４０Ｍ、主要ドレイン部分２４２Ｍ，及び主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍは全て通常Ｎ型主要Ｓ／Ｄドーパントで画定されるからである。
【０４８６】
ハローポケット部分４５０及び４５２を画定するＰ型Ｓ／Ｄハロードーパントは、Ｐ型Ｓ／Ｄハロードーパントを表す曲線４５０’及び４５２’によって示されているように、Ｓ／Ｄゾーン４４０及び４４２内に存在している。Ｐ型Ｓ／Ｄハロードーパントの濃度ＮＩは各Ｓ／Ｄゾーン４４０又は４４２の上部表面の一部又は全てにわたり実質的に一定の値にある。各Ｓ／Ｄゾーン４４０又は４４２から上部半導体表面に沿ってチャンネルゾーン４４４へ移る場合に、Ｐ型Ｓ／Ｄハロードーパントの濃度ＮＩは、図３０ａに示した如く、この基本的に一定の値からチャンネルゾーン４４４において実質的にゼロへ降下する。ＩＧＦＥＴ１０８は対称的装置であるから、Ｐ型Ｓ／Ｄハロードーパントの濃度ＮＩは、ＩＧＦＥＴ１０８の上部表面長手方向中心を含む位置においてチャンネルゾーン４４４の上部表面に沿って、ゼロである。チャンネルゾーン４４４が十分に短くハローポケット４５０及び４５２が合流する場合には、Ｐ型Ｓ／Ｄハロードーパントの濃度ＮＩは実質的にゼロではなくチャンネルゾーン４４４の上部表面に沿って最小値へ降下する。上部半導体表面に沿ってＰ型Ｓ／Ｄハロードーパントの濃度ＮＩがゼロ又はこの最小値へ降下することを開始する点は、（ａ）Ｓ／Ｄゾーン４４０及び４４２内、（ｂ）図３０ａにおいて概略的に示した如くほぼＳ／Ｄ・ボディ接合４４６及び４４８において、又は（ｃ）チャンネルゾーン４４４内、で発生することが可能である。
【０４８７】
Ｐ型Ｓ／Ｄハロードーパントの他に、チャンネルゾーン４４４はＰ型バックグラウンドドーパント、充填した主要ウエルドーパント、及びスレッシュホールド調節ドーパントを包含している。図３０ａにおいて曲線４５８’によって表してあるＰ型スレッシュホールド調節ドーパントの濃度ＮＩは、上部半導体表面に沿って、通常、１×１０１７−５×１０１７原子数／ｃｍ３であり、典型的に２×１０１７−３×１０１７原子数／ｃｍ３である。図３０ａは、上部半導体表面に沿って、Ｐ型スレッシュホールド調節ドーパントの濃度は曲線１３６’，４５４’，４５６’によって夫々表されているＰ型バックグランドドーパント、充填した主要ウエルドーパント、ＡＰＴドーパントの結合濃度ＮＩよりもかなり一層大きいのものである、ことを示している。Ｐ型Ｓ／Ｄハロードーパントの上部表面濃度ＮＩの一定値はＰ型スレッシュホールド調節ドーパントの上部表面濃度ＮＩよりもかなり一層大きい。
【０４８８】
各Ｓ／Ｄ・ボディ接合４４６又は４４８から上部半導体表面に沿ってチャンネルゾーン４４４内へ移る場合に、図３０ｂにおいて曲線４４４”によって表されている全Ｐ型ドーパントの濃度ＮＴは高い値からＰ型スレッシュホールド調節ドーパントの濃度ＮＩの上部表面値よりも僅かに一層大きな最小値へ降下する。全Ｐ型ドーパントの濃度ＮＴはＳ／Ｄゾーン４４０及び４４２の間の長手方向距離の非ゼロ部分に対してこの最小値にある。Ｓ／Ｄゾーン４４０及び４４２の間の長手方向距離のこの部分は、チャンネルゾーン４４４の長手方向中心を包含しており且つ上部半導体表面に沿ってＳ／Ｄ・ボディ接合４４６及び４４８の間のほぼ中心に位置している。図３０ｃにおいて曲線４４４＊によって示されているように、上部半導体表面に沿ってのチャンネルゾーン４４４における正味Ｐ型ドーパントの濃度ＮＮは、正味濃度ＮＮがＳ／Ｄ・ボディ接合４４６及び４４８においてゼロとなる条件下において、チャンネルゾーン４４４における全Ｐ型ドーパントの上部表面濃度ＮＴを繰り返している。
【０４８９】
ハローポケット部分４５０及び４５２が合流すると、全Ｐ型ドーパントの濃度ＮＴは、各Ｓ／Ｄ・ボディ接合４４６又は４４８から上部半導体表面に沿ってチャンネルゾーン４４４内に移る場合に、高い値から実質的にチャンネルゾーン４４４の長手方向中心において最小値へ降下する。この場合には、チャンネルゾーン４４４における全Ｐ型ドーパントの上部表面濃度ＮＴの最小値は、どれだけハローポケット４５０及び４５２が合流するかに依存して、Ｐ型スレッシュホールド調節ドーパントの濃度ＮＩの上部表面値よりも適切に一層大きい。
【０４９０】
ハローポケット部分４５０及び４５２及びボディ物質部分４５４，４５６，４５８で形成されるＰ型充填した主要ウエル領域１８８の特性を図３１及び３２を参照して検討する。チャンネルゾーン４４４の場合のように、Ｐ型主要ウエル領域１８８における全Ｐ型ドーパントは、図３１ａ及び３２ａにおいて曲線セグメント１３６’，４５０’又は４５２’，４５４’，４５６’，４５８’によって夫々表されているＰ型バックグラウンドドーパント、Ｓ／Ｄハロードーパント、充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントから構成されている。ハローポケット部分４５０及び４５２近くを除いて、充填した主要ウエル１８８における全Ｐ型ドーパントはＰ型バックグラウンドドーパント、空の主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントのみから構成されている。Ｐ型充填した主要ウエルドーパント、ＡＴＰドーパント、及びスレッシュホールド調節ドーパントはＩＧＦＥＴ１０８のモノシリコン内へイオン注入されるので、Ｐ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントの各々の濃度ＮＩはＩＧＦＥＴ１０８のモノシリコン内において局所的表面下最大に到達する。Ｎ型Ｓ／Ｄハロードーパントの濃度ＮＩはＳ／Ｄゾーン４４０又は４４２及びハローポケット部分４５０又は４５２において付加的な局所的表面下最大に到達する。
【０４９１】
図３１ａ及び３２ａにおける曲線４５４’によって表されるように、Ｐ型充填した主要ウエルドーパントの濃度ＮＩは、ほぼ深さｙＰＷＰＫにおけるＰ型充填した主要ウエルドーパントの最大濃度の位置から上方へ垂直線４７４，４７６又は４７８に沿って上部半導体表面へ移る場合に、少なくとも１０の係数、通常は少なくとも２０の係数、一般的には少なくとも４０の係数、だけ減少する。図３１ａ及び３２ａは、Ｐ型充填した主要ウエルドーパントの濃度ＮＩが、Ｐ型充填した主要ウエルドーパントの最大濃度のｙＰＷＰＫの位置から上方へ線４７４，４７６又は４７８に沿って上部半導体表面へ移る場合に、８０を超える係数、１００近傍の係数、だけ減少する例、を提示している。線４７４又は４７６に沿っての上方へ移ることは、ボディ物質部分４５４及び４５６の上側に存在する部分を介して、且つ次いでＳ／Ｄゾーン４４０又は４４２を介して、特に主要Ｓ／Ｄ部分４４０Ｍ又は４４２Ｍを介してのものである。チャンネルゾーン４４４を介して通過する線４７８に沿っての上方へ移ることは、ボディ物質部分４５４，４５６，４５８のみを介してのものである。
【０４９２】
Ｐ型充填した主要ウエル１８８における全Ｐ型ドーパントの濃度ＮＴを表す曲線１８８”は、図３１ｂにおいては、ボディ物質部分４５４，４５６及び４５０又は４５２における全Ｐ型ドーパントの濃度ＮＴを夫々表している曲線セグメント４５４”，４５６”及び４５０”又は４５２”からなる。図３１ｂと図３１ａとを比較すると、図３１ｂにおける曲線１８８”は、主要ウエル１８８における全Ｐ型ドーパントの濃度ＮＴがＰ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びＳ／Ｄハロードーパントの濃度ＮＩにおける局所的表面下最大に夫々対応している垂直線４７４又は４７６に沿っての３つの局所的表面下最大を有している、ことを示している。Ｐ型充填した主要ウエルドーパントの表面下濃度最大がほぼ深さｙＰＷＰＫにおいて発生するので、線４７４又は４７６に沿っての全Ｐ型ドーパントの濃度ＮＴにおける該３つの局所的表面下最大は、深さｙＰＷＰＫから上部半導体表面へ曲線１８８”を平坦化させる。更に、非対称的ＮチャンネルＩＧＦＥＴ１００に対する図１８ｂにおける曲線１８８”と対称的ＮチャンネルＩＧＦＥＴ１０８に対する図３１ｂにおける曲線１８８”との比較は、全Ｎ型ドーパントの濃度ＮＮがＩＧＦＥＴ１０８の主要Ｓ／Ｄ部分４４０Ｍ又は４４２Ｍを介して、従ってＳ／Ｄゾーン４４０又は４４２を介して、線４７４又は４７６に沿っての２つの最も浅い表面下濃度最大の各々の深さにおいてＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍを介して、従ってドレイン２４２を介して、垂直線２７８Ｍに沿ってほぼ単調的に変化する、ことを示している。線４７４又は４７６に沿っての深さｙＰＷＰＫにおける全Ｐ型ドーパントの最も深い表面下濃度最大を線４７４又は４７６に沿ってのＰ型主要表面下濃度最大として呼称し且つ線４７４又は４７６に沿っての全Ｐ型ドーパントの２つの一層浅い表面下濃度最大を線４７４又は４７６に沿っての付加的なＰ型表面下濃度最大として呼称して別の言い方をすると、全Ｐ型ドーパントの濃度ＮＮは、ＩＧＦＥＴ１０８に対して線４７４又は４７６に沿っての各付加的なＰ型表面下濃度最大の深さにおいてＩＧＦＥＴ１００に対する垂直線２７８Ｍに沿ってほぼ単調的に変化する。
【０４９３】
全Ｐ型ドーパントの濃度ＮＴは、深さｙＰＷＰＫから上方へ垂直線４７４又は４７６に沿ってボディ物質部分４５４及び４５６の上側に存在する部分を介して且つＳ／Ｄゾーン４４０又は４４２を介して上部半導体表面へ移る場合に、幾分増加するか又は幾分減少する場合がある。図３１ｂは、線４７４又は４７６に沿っての全Ｐ型ドーパントの濃度ＮＴが深さｙＰＷＰＫにおけるよりもＳ／Ｄゾーン４４０又は４４２の上部表面において僅かに一層大きい例、を提示している。Ｐ型充填した主要ウエルドーパントの濃度ＮＴが、深さｙＰＷＰＫから上方へ線４７４又は４７６に沿って上部半導体表面へ移る場合に、減少する場合には、深さｙＰＷＰＫから線４７４又は４７６に沿ってボディ物質部分４５４及び４５６の上側に存在する部分を介して且つＳ／Ｄゾーン４４０又は４４２を介して上部半導体表面への該ＮＴ濃度の減少は１０の係数未満、好適には５の係数未満、である。線４７４又は４７６に沿ってのＮＴ濃度における変化は、通常は十分に小さく、深さｙＰＷＰＫから線４７４又は４７６に沿っての上部半導体表面への全Ｐ型ドーパントの濃度ＮＴは中程度のＰ型ドーピングのレジームにある。
【０４９４】
図３１ｃを参照すると、Ｐ型充填した主要ウエル１８８における正味Ｐ型ドーパントの濃度ＮＮを表す曲線１８８＊は、ボディ物質部分４５４及び４５６における正味Ｐ型ドーパントの濃度ＮＮを夫々表している曲線セグメント４５４＊及び４５６＊から構成されている。図３１ｃを図３１ｂと比較すると、図３１ｃにおける曲線１８８＊は、主要ウエル１８８における正味Ｐ型ドーパントの濃度ＮＴがＰ型充填した主要ウエルドーパント及びＡＰＴドーパントの濃度ＮＩにおける局所的表面下最大に夫々対応する垂直線４７４又は４７６に沿っての２つの局所的表面下最大を有している、ことを示している。
【０４９５】
Ｓ／Ｄゾーン４４０及び４４２におけるＮ型垂直ドーパント分布に関しては、Ｓ／Ｄゾーン４４０又は４４２におけるＮ型主要Ｓ／Ｄドーパントの濃度ＮＩに対する図３１ａにおける曲線４４０Ｍ’又は４４２Ｍ’は非対称的ＮチャンネルＩＧＦＥＴ１００に対する図１４ａにおける曲線２４０Ｍ’とほぼ同一である。同様に、Ｓ／Ｄゾーン４４０又は４４２におけるＮ型浅いＳ／Ｄ延長部ドーパントの濃度ＮＩに対する図３１ａにおける曲線４４０Ｅ’又は４４２Ｅ’はＩＧＦＥＴ１００に対する図１４ａにおける曲線２４０Ｅ’とほぼ同一である。従って、Ｓ／Ｄゾーン４４０又は４４２における全Ｎ型ドーパントの濃度ＮＴに対する図３１ｂにおける曲線４４０又は４４２はＩＧＦＥＴ１００に対する図１４ｂにおける曲線２４０Ｍ”とほぼ同一である。Ｐ型ＡＰＴドーパント及びスレッシュホールド調節ドーパントの存在の条件下において、Ｓ／Ｄゾーン４４０又は４４２における正味Ｎ型ドーパントの濃度ＮＮに対する図３１ｃにおける曲線４４０Ｍ＊及び４４２Ｍ＊はＩＧＦＥＴ１００に対する図１４ｃにおける曲線２４０Ｍ＊に類似している。
【０４９６】
図３２ｂにおける曲線１８８”は、ボディ物質部分４５４，４５６，４５８における全Ｐ型ドーパントの濃度ＮＴを夫々表している曲線セグメント４５４”、４５６”、４５８”から構成されている。図３２ｂを図３２ａと比較すると、図３２ｂにおける曲線１８８”は、主要ウエル１８８における全Ｐ型ドーパントの濃度ＮＴがＰ型充填した主要ウエルドーパント、ＡＰＴドーパント、スレッシュホールド調節ドーパントの濃度ＮＩにおける局所的表面下最大に夫々対応する垂直線４７８に沿っての３つの局所的表面下最大を有している、ことを示している。Ｓ／Ｄゾーン４４０又は４４２を介して垂直線４７４又は４７６に沿って発生することと同様に、チャンネルゾーン４４４を介して線４７８に沿っての全Ｐ型ドーパントの濃度ＮＴにおける３つの局所的表面下最大は深さｙＰＷＰＫから上部半導体表面へ曲線１８８”を平坦化させる。
【０４９７】
Ｓ／Ｄゾーン４４０又は４４２を介して垂直線４７４又は４７６に沿って発生することと同様に、全Ｐ型ドーパントの濃度ＮＴは、深さｙＰＷＰＫから上方へ垂直線４７８に沿ってチャンネルゾーン４４４を介して上部半導体表面へ移る場合に、幾分増加するか又は幾分減少する場合がある。図３２ｂは、線４７４又は４７６に沿っての全Ｐ型ドーパントの濃度ＮＴが深さｙＰＷＰＫにおけるよりもチャンネルゾーン４４４の上部表面において幾分一層小さい例、を提示している。線４７８に沿ってのＮＴ濃度における変化は、通常、十分に小さく、線４７８に沿っての深さｙＰＷＰＫから上部半導体表面への全Ｐ型ドーパントの濃度ＮＴは中程度のＰ型ドーピングのレジームにある。従って、主要ウエル領域１８８は充填したウエルである。
【０４９８】
０．２５μｍの上述した典型的な深さにおけるＰ型ＡＰＴドーパントの最大濃度は、通常、２×１０１７−６×１０１７原子数／ｃｍ３であり、典型的には４×１０原子数／ｃｍ３であり、典型的には４×１０１７原子数／ｃｍ３である。Ｐ型スレッシュホールド調節ドーパントの最大濃度は、通常、２×１０１７−１×１０１８原子数／ｃｍ３であり、典型的には３×１０１７−３．５×１０１７原子数／ｃｍ３であり、且つ０．２μｍ、典型的には０．１μｍ、を越えることのない深さにおいて発生する。Ｐ型スレッシュホールド調節ドーパントのこれらの特性に起因して、対称的低電圧低リークＩＧＦＥＴ１０８のスレッシュホールド電圧ＶＴは、短チャンネル実現例に対する０．１３μｍの描画チャンネル長ＬＤＲにおいて及び２ｎｍのゲート誘電体厚さにおいて、通常０．３Ｖ乃至０．５５Ｖであり、典型的には０．４Ｖ乃至０．４５Ｖである。
【０４９９】
ＩＧＦＥＴ１０８のバイアスオフ状態におけるＳ／Ｄ電流リークは、ＩＧＦＥＴのドーパント分布及びゲート誘電体特性の最適化に起因して非常に低い。空のＰ型ウエル領域を使用する対称的ＮチャンネルＩＧＦＥＴと比較して、充填した主要ウエル領域１８８の上部表面近くのＰ型半導体ドーパントの増加された量は、スレッシュホールド電圧ＶＴの増加した値と交換して、非常に低いオフ状態Ｓ−Ｄ電流リークを有することを可能とさせている。ＩＧＦＥＴ１０８は、バイアスオフ状態において低いＳ−Ｄ電流リークを必要とし且つ多少上昇したＶＴの大きさを許容することが可能な例えば１．２Ｖの典型的な電圧範囲の低電圧コアデジタル適用例に対して特に適している。
【０５００】
Ｆ３．対称的低電圧低リークＰチャンネルＩＧＦＥＴ
低電圧低リークＰチャンネルＩＧＦＥＴ１１０は、基本的に、導電型を逆にした低電圧低リークＮチャンネルＩＧＦＥＴ１０８と同じに構成されている。再度図１１−３を参照すると、ＰチャンネルＩＧＦＥＴ１１０は上部半導体表面に沿ってアクティブ半導体島状部１５０内に位置されている一対のほぼ同一のＰ型Ｓ／Ｄゾーン４８０及び４８２を有している。Ｓ／Ｄゾーン４８０及び４８２は、ＩＧＦＥＴ１１０に対するボディ物質を構成しているＮ型充填した主要ウエル領域１９０のチャンネルゾーン４８４によって分離されている。Ｎ型ボディ物質充填したウエル１９０は、（ａ）Ｐ型Ｓ／Ｄゾーン４８０との第１ＰＮ接合４８６、及び（ｂ）Ｐ型Ｓ／Ｄゾーン４８２との第２ＰＮ接合４８８を形成している。
【０５０１】
ＰチャンネルＩＧＦＥＴ１１０に対するボディ物質が、ＮチャンネルＩＧＦＥＴ１０８の場合に発生するように、充填した主要ウエルと半導体ボディの下側に存在する物質との結合ではなく充填した主要ウエルで形成されているという条件下において、ＰチャンネルＩＧＦＥＴ１１０は、導電型が逆であるが、ＮチャンネルＩＧＦＥＴ１０８と同じに構成されている。従って、ＰチャンネルＩＧＦＥＴ１１０は、ほぼ同一の中程度にドープしたＮ型ハローポケット部分４９０及び４９２、中程度にドープしたＮ型主要ボディ物質部分４９４、中程度にドープしたＮ型中間ボディ物質部分４９６、中程度にドープしたＮ型下部ボディ物質部分４９８、ｔＧｄＬの低厚さ値におけるゲート誘電体層５００、ゲート電極５０２、誘電体側壁スペーサ５０４及び５０６、及びメタルシリサイド層５０８，５１０，５１２、を包含しており、それらは、ＮチャンネルＩＧＦＥＴ１０８の領域４５０，４５２，４５４，４５６，４５８，４６０，４６２，４６４，４６６，４６８，４７０，４７２と夫々同じに構成されている。Ｎハローポケット部分４９０及び４９２は、Ｎ型Ｓ／Ｄハロードーパントとして又はＮ型Ｓ／Ｄ隣接ポケットドーパントとして呼称されるＮ型半導体ドーパントで画定されている。
【０５０２】
Ｎ主要ボディ物質部分４９４がＰ−基板領域１３６の上側に存在しており且つそれとＰＮ接合２３０を形成している。又、各Ｐ型Ｓ／Ｄゾーン４８０又は４８２は、非常に高度にドープした主要部分４８０Ｍ又は４８２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部４８０Ｅ又は４８２Ｅから構成されている。主要Ｓ／Ｄ部分４８０Ｍ及び４８２ＭはＰ型主要Ｓ／Ｄドーパントで画定されている。Ｓ／Ｄ延長部４８０Ｅ及び４８２ＥはＰ型浅いＳ／Ｄ延長部ドーパントと呼称されるＰ型半導体ドーパントで画定されている。ＮチャンネルＩＧＦＥＴ１０８のＰ型充填した主要ウエル１８８のドーピングに関して行なった説明の全てが、導電型を逆にし且つＮチャンネルＩＧＦＥＴ１０８の領域１８８，４４０，４４２，４４４，４５０，４５２，４５４，４５６，４５８を夫々ＰチャンネルＩＧＦＥＴ１１０の領域１９０，４８０，４８２，４８４，４９０，４９２，４９４，４９６，４９８で置換させたＰチャンネルＩＧＦＥＴ１１０のＮ型充填した主要ウエル１９０に適用される。
【０５０３】
Ｐ型バックグラウンドドーパントの存在に起因するマイナーな擾乱の条件下において、ＰチャンネルＩＧＦＥＴ１１０における横方向及び垂直方向ドーパント分布は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１０８における横方向及び垂直方向のドーパント分布と基本的に同じである。ＰチャンネルＩＧＦＥＴ１１０におけるドーパント分布は、ＮチャンネルＩＧＦＥＴ１０８におけるドーパント分布と機能的に同じである。ＰチャンネルＩＧＦＥＴ１１０は、電圧極性を逆にして、ＮチャンネルＩＧＦＥＴ１０８と実質的に同じに動作する。
【０５０４】
対称的低電圧低リークＰチャンネルＩＧＦＥＴ１１０のスレッシュホールド電圧ＶＴは、短チャンネル実現例に対しての０．１３μｍの描画チャンネル長ＬＤＲにおいて且つ２ｎｍのゲート誘電体厚さにおいて、通常―０．３Ｖ乃至―０．５Ｖであり、典型的には−０．４Ｖである。ＮチャンネルＩＧＦＥＴ１０８の場合に発生することと同様に、充填した主要ウエル領域１９０の上部表面近くのＮ型半導体ドーパントの増加された量は、空のＮ型ウエル領域を使用する対称的ＰチャンネルＩＧＦＥＴと比較してスレッシュホールド電圧ＶＴの増加した大きさとの交換に非常に低いオフ状態Ｓ−Ｄ電流リークを有することを可能とさせる。ＮチャンネルＩＧＦＥＴ１０８の場合のように、ＰチャンネルＩＧＦＥＴ１１０は、バイアスオフ状態において低いＳ−Ｄ電流リークを必要とし且つ僅かに上昇されたＶＴの大きさを許容することが可能な例えば１．２Ｖの動作範囲の低電圧コアデジタル適用例に対して特に適している。
【０５０５】
Ｇ．対称的低電圧低スレッシュホールド電圧ＩＧＦＥＴ
対称的低電圧低ＶＴ空のウエル相補的ＩＧＦＥＴ１１２及び１１４について図１１−４のみを参照して説明する。ＮチャンネルＩＧＦＥＴ１１２は上部半導体表面に沿ってアクティブ半導体島状部１５２内に位置されている一対のほぼ同一のＮ型Ｓ／Ｄゾーン５２０及び５２２を有している。Ｓ／Ｄゾーン５２０及び５２２は、Ｐ−基板領域１３６と共にＩＧＦＥＴ１１２用のボディ物質を構成しているＰ型空の主要ウエル領域１９２のチャンネルゾーン５２４によって分離されている。Ｐ型ボディ物質空のウエル１９２は、（ａ）Ｎ型Ｓ／Ｄゾーン５２０との第１ＰＮ接合５２６、及び（ｂ）Ｎ型Ｓ／Ｄゾーン５２２との第２ＰＮ接合５２８、を形成している。
【０５０６】
各Ｎ型Ｓ／Ｄゾーン５２０又は５２２は、非常に高度にドープした主要部分５２０Ｍ又は５２２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部５２０Ｅ又は５２２Ｅから構成されている。上部半導体表面に沿ってのチャンネルゾーン５２４を終端させているほぼ同一のＮ＋Ｓ／Ｄ延長部５２０Ｅ及び５２２Ｅが、ほぼ同一のＮ＋＋主要Ｓ／Ｄ部分５０２Ｍ及び５２２Ｍよりも一層深くに延在している。事実、各Ｓ／Ｄ・ボディ接合５２６又は５２８は、空のウエル１９２とＳ／Ｄ延長部５２０Ｅ又は５２２Ｅとの間の単独でのＰＮ接合である。
【０５０７】
Ｓ／Ｄ延長部５２０Ｅ及び５２２Ｅは，以下に説明するように、通常、非対称的ＮチャンネルＩＧＦＥＴ１００のドレイン延長部２４２と同時にＮ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。対称的低電圧低リークＮチャンネルＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅを画定するために使用されるＮ型浅いＳ／Ｄ延長部注入は、以下に説明するように、Ｎ型ディープＳ／Ｄ延長部注入よりも一層浅くに実施される。その結果、低電圧Ｎチャンネル装置である対称的空のウエルＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅは、対称的充填したウエルＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅよりも一層深くに延在する。
【０５０８】
Ｐ型ボディ物質空の主要ウエル１９２におけるＰ型ドーパントは、Ｐ型空の主要ウエルドーパント及びＰ−基板領域１３６の実質的に一定のＰ型バックグラウンドドーパントから構成されている。空のウエル１９２におけるＰ型空の主要ウエルドーパントは平均深さｙＰＷＰＫにおいてディープ表面下濃度最大に到達するので、ウエル１９２内のＰ型空の主要ウエルドーパントの存在は、ウエル１９２内の全Ｐ型ドーパントの濃度をして、ウエル１９２内の実質的にディープ表面下濃度最大の位置においてディープ局所的表面下濃度最大に到達させる。空のウエル１９２内のディープＰ型空のウエル濃度最大の位置から上部半導体表面へ向けて仮想的垂直線に沿ってチャンネルゾーン５２４を介して移る場合に、ウエル１９２におけるＰ型ドーパントの濃度は記号「ｐ」によって示される中程度のドーピングから記号「ｐ−」によって示される軽度のドーピングへ徐々に降下する。図１１−４における点線５３０は、それより下側においては、空のウエル１９２におけるＰ型ドーパント濃度が中程度のＰドーピングにあり、且つそれより上側においては、ウエル１９２におけるＰ型ドーパント濃度が軽度のＰ−ドーピングにある位置を概略的に表している。
【０５０９】
ＩＧＦＥＴ１１２は、Ｐ型空の主要ウエル１９２内に位置されており、Ｓ／Ｄゾーン５２０及び５２２に沿って夫々延在しており、且つウエル１９２の隣接物質よりも一層高度にドープされたＰ型であるハローポケット部分を有するものではない。Ｓ／Ｄゾーン５２０及び５２２の間のＰ型モノシリコンの全てから構成されているチャンネルゾーン５２４（図１１−４において特に境界を示していない）は、ウエル１９２のＰ−上部部分の表面隣接セグメントによってもっぱら形成されている。
【０５１０】
ｔＧｄＬの低い厚さ値にあるゲート誘電体層５３６が上部半導体表面上に位置されており且つチャンネルゾーン５２４にわたり延在している。ゲート電極５３８はチャンネルゾーン５２４上方でゲート誘電体層５３６の上に位置されている。ゲート電極５３８は各Ｎ＋Ｓ／Ｄ延長部５２０Ｅ又は５２２Ｅの一部にわたり延在しているが、通常Ｎ＋＋主要Ｓ／Ｄ部分５２０Ｍ又は５２２Ｍのいずれかのどの部分にわたるものではない。誘電体側壁スペーサ５４０及び５４２がゲート電極５３８の両側の横断方向側壁に沿って夫々位置されている。メタルシリサイド層５４４，５４６，５４８が、ゲート電極５３８及び主要Ｓ／Ｄ部分５２０Ｍ及び５２２Ｍの上部に沿って夫々位置されている。
【０５１１】
ＩＧＦＥＴ１１２の空のウエル領域１９２は、通常、非対称的ＮチャンネルＩＧＦＥＴ１００の空のウエル領域１８０と同時にＰ型空の主要ウエルドーパントのイオン注入によって画定される。ＩＧＦＥＴ１１２の主要Ｓ／Ｄ部分５２０Ｍ及び５２２Ｍは、通常、ＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍ（及び主要ソース部分２４０Ｍ）と同時にＮ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。ＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅは通常ＩＧＦＥＴ１００のドレイン延長部２４２Ｅと同時にＮ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定されるので、各Ｓ／Ｄゾーン５２０又は５２２及びＩＧＦＥＴ１１２の長手方向中心までのウエル１９２の隣接部分におけるドーパント分布は基本的にＩＧＦＥＴ１００のドレイン２４２及びＩＧＦＥＴ１１２のＳ／Ｄゾーン５２０又は５２２から長手方向中心への横方向距離にほぼ等しい長手方向横方向距離までのウエル１８０の隣接部分におけるドーパント分布と同じである。
【０５１２】
より詳細には、各Ｓ／Ｄゾーン５２０又は５２２の上部表面及びＩＧＦＥＴ１１２の長手方向中心までのチャンネルゾーン５２４の上部表面の隣接部分に沿っての長手方向ドーパント分布は、ＩＧＦＥＴ１００のドレイン２４２の上部表面及びＩＧＦＥＴ１１２の長手方向中心へＳ／Ｄゾーン５２０又は５２２からの横方向距離にほぼ等しい長手方向横方向距離までウエル１８０の隣接部分の上部表面に対する図１３に示した長手方向ドーパント分布と基本的に同じである。ＩＧＦＥＴ１１２の各Ｓ／Ｄ延長部５２０Ｅ又は５２２Ｅ及び各主要Ｓ／Ｄ部分５２０Ｍ又は５２２Ｍを介しての適宜の仮想的垂直線に沿っての垂直ドーパント分布は、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅ及び主要ドレイン部分２４２Ｍを介しての垂直線２７８Ｅ及び２７８Ｍに沿って図１７及び１８に夫々示した垂直ドーパント分布と基本的に同じである。
【０５１３】
ＩＧＦＥＴ１１２のチャンネルゾーン５２４の長手方向中心を介しての仮想的垂直線に沿っての垂直ドーパント分布は、ＩＧＦＥＴ１００のドレイン２４２から線２７６への横方向距離がＩＧＦＥＴ１１２のＳ／Ｄゾーン５２０又は５２２から長手方向中心への横方向距離を越える場合があるとしても、ＩＧＦＥＴ１００のチャンネルゾーン２４４を介しての垂直線２７６に沿って図１６に示した垂直分布と基本的に同じである。前述した限界の条件下において、ＩＧＦＥＴ１００、特にその上部表面に沿ってチャンネルゾーン２４４内へのドレイン２４２の上部表面に沿って及び垂直線２７６，２７８Ｅ，２７８Ｍに沿って、の上部表面及び垂直のドーパント分布に関しての記載は、ＩＧＦＥＴ１１２の各Ｓ／Ｄ延長部５２０Ｅ又は５２２Ｅ、各主要Ｓ／Ｄ部分５２０Ｍ又は５２２Ｍ，及びチャンネルゾーン５２４を介して表示した垂直線に沿って及びＳ／Ｄゾーン５２０及び５２２及びチャンネルゾーン５２４の上部表面に沿ってのドーパント分布に適用される。
【０５１４】
低電圧低ＶＴＰチャンネルＩＧＦＥＴ１１４は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１１２と基本的に同じに構成されている。図１１−４を再度参照すると、ＰチャンネルＩＧＦＥＴ１１４は上部半導体表面に沿ってアクティブ半導体島状部１５４内に位置されている一対のほぼ同一のＰ型Ｓ／Ｄゾーン５５０及び５５２を有している。Ｓ／Ｄゾーン５５０及び５５２は、ＩＧＦＥＴ１１４に対するボディ物質を構成するＮ型空の主要ウエル領域１９４のチャンネルゾーン５５４によって分離されている。Ｎ型ボディ物質空のウエル領域１９４は、（ａ）Ｐ型Ｓ／Ｄゾーン５５０との第１ＰＮ接合５５６、及び（ｂ）Ｐ型Ｓ／Ｄゾーン５５２との第２ＰＮ接合５５８を形成している。
【０５１５】
各Ｐ型Ｓ／Ｄゾーン５５０又は５５２は、非常に高度にドープした主要部分５５０Ｍ又は５５２Ｍ、及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部５５０Ｅ又は５５２Ｅから構成されている。チャンネルゾーン５５４は、Ｓ／Ｄ延長部５５０Ｅ及び５５２Ｅによって上部半導体表面に沿って終端されている。ほぼ同一のＰ＋Ｓ／Ｄ延長部５５０Ｅ及び５５２Ｅがほぼ同一のＰ＋＋主要Ｓ／Ｄ部分５５０Ｍ及び５５２Ｍよりも一層深くに延在している。
【０５１６】
以下に説明するように、Ｓ／Ｄ延長部５５０Ｅ及び５５２Ｅは、通常、非対称的ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２Ｅと同時にＰ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。対称的低電圧低リークＰチャンネルＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅを画定するために使用されるＰ型浅いＳ／Ｄ延長部注入は、以下に示すように、Ｐ型ディープＳ／Ｄ延長部注入よりも一層浅くに実施される。その結果、低電圧Ｐチャンネル装置である対称的空のウエルＩＧＦＥＴ１１４のＳ／Ｄ延長部５５０Ｅ及び５５２Ｅは、対称的充填したＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅよりも一層深くに延在する。
【０５１７】
Ｎ型ボディ物質空の主要ウエル１９４におけるＮ型ドーパントは、もっぱらＮ型空の主要ウエルドーパントから構成されている。従って、空のウエル１９４におけるＮ型ドーパントは平均深さｙＮＷＰＫにおいてディープ表面下濃度最大に到達する。空のウエル１９４におけるＮ型空のウエル濃度最大の位置から上部半導体表面へ向かって仮想的垂直線に沿ってチャンネルゾーン５５４を介して移る場合に、ウエル１９４内のＮ型ウエルドーパントの濃度は、記号「Ｎ」で示される中程度のドーピングから記号「Ｎ−」で示される軽度のドーピングへ徐々に降下する。図１１−４における点線５６０は、それより下側においては、空のウエル１９４におけるＮ型ドーパント濃度が中程度のＮドーピングにあり、且つそれより上側においては、ウエル１９４内のＮ型ドーパント濃度は軽度のＮ−ドーピングにある位置を概略的に表している。
【０５１８】
前述したことを前提に、ＰチャンネルＩＧＦＥＴ１１４は、更に、ｔＧｄＬの低い厚さ値にあるゲート誘電体層５６６、ゲート電極５６８、誘電体側壁スペーサ５７０及び５７２、及びメタルシリサイド層５７４，５７６，５７８を包含しており、それらは、ＮチャンネルＩＧＦＥＴ１１２の領域５３６，５３８，５４０，５４２，５４４，５４６，５４８と夫々同じに構成されている。ＮチャンネルＩＧＥＴ１１２に類似して、ＰチャンネルＩＧＦＥＴ１１４はハローポケット部分を有するものではない。Ｓ／Ｄゾーン５５０及び５５２の間のＮ型モノシリコンの全てからなるチャンネルゾーン５５４（図１１−４においては特に境界を示していない）は、ウエル１９４のＮ−上部部分の表面隣接セグメントによってもっぱら形成されている。
【０５１９】
Ｐ型バックグラウンドドーパントの存在に起因するマイナーな擾乱の条件下において、ＰチャンネルＩＧＦＥＴ１１４における長手方向及び垂直方向のドーパント分布は、導電型を逆にすれば、ＮチャンネルＩＧＦＥＴ１１２における長手方向及び垂直方向のドーパント分布と基本的に同じである。ＩＧＦＥＴ１１４におけるドーパント分布はＩＧＦＥＴ１１２におけるドーパント分布と機能的に同じである。ＩＧＦＥＴ１１４は、電圧極性を逆にすれば、ＩＧＦＥＴ１１２と実質的に同じに機能する。
【０５２０】
対称的低電圧低ＶＴＩＧＦＥＴ１１２及び１１４の各々のスレッシュホールド電圧ＶＴは、０．３μｍの描画チャンネル長ＬＤＲ及び２ｎｍのゲート誘電体厚さにおいて、通常、−０．０１Ｖ乃至０．１９Ｖであり、典型的には０．０９Ｖである。従って、ＮチャンネルＩＧＦＥＴ１１２は、典型的に、エンハスメントモード装置であり、一方、ＰチャンネルＩＧＦＥＴ１１４は典型的にデプリションモード装置である。
【０５２１】
充填したＰ型ウエル領域を使用する対称的ＮチャンネルＩＧＦＥＴと比較して、空の主要ウエル領域１９２の上部表面近くのＰ型半導体ドーパントの減少した量は、ＮチャンネルＩＧＦＥＴ１１２が非常に低い値のスレッシュホールド電圧ＶＴを有することを可能とさせる。同様に、空の主要ウエル領域１９４の上部表面近くのＮ型半導体ドーパントの減少した量は、ＰチャンネルＩＧＦＥＴ１１４が、充填したＮ型ウエル領域を使用する対称的ＰチャンネルＩＧＦＥＴと比較して、非常に低い大きさのスレッシュホールド電圧ＶＴを有することを可能とさせる。ＩＧＦＥＴ１１２及び１１４は、減少した大きさのスレッシュホールド電圧ＶＴを必要とし且つ幾分増加したチャンネル長Ｌを許容可能な、例えば１．２Ｖの動作範囲の低電圧アナログ及びデジタル適用例に対して特に適している。
【０５２２】
Ｈ．公称的スレッシュホールド電圧の大きさの対称的高電圧ＩＧＦＥＴ
公称ＶＴ大きさの対称的高電圧充填した相補的ＩＧＦＥＴ１１６及び１１８を図１１−５のみを参照して説明する。ＮチャンネルＩＧＦＥＴ１１６は上部半導体表面に沿ってアクティブ半導体島状部１５６内に位置している一対のほぼ同一のＮ型Ｓ／Ｄゾーン５８０及び５８２を有している。Ｓ／Ｄゾーン５８０及び５８２は、Ｐ−基板領域１３６と共にＩＧＦＥＴ１１６用のボディ物質を構成するＰ型充填した主要ウエル領域１９６のチャンネルゾーン５８４によって分離されている。Ｐ型ボディ物質充填したウエル１９６は、（ａ）Ｎ型Ｓ／Ｄゾーン５８０とで第１ＰＮ接合５８６、及び（ｂ）Ｎ型Ｓ／Ｄゾーン５８２とで第２ＰＮ接合５８８を形成している。
【０５２３】
各Ｎ型Ｓ／Ｄゾーン５８０又は５８２は、非常に高度にドープした主要部分５８０Ｍ又は５８２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部５８０Ｅ又は５８２Ｅから構成されている。ほぼ同一のＮ＋横方向Ｓ／Ｄ延長部５８０Ｅ及び５８２Ｅが、上部半導体表面に沿ってチャンネルゾーン５８４を終端させており、ほぼ同一のＮ＋＋主要Ｓ／Ｄ部分５８０Ｍ及び５８２Ｍよりも一層深くに延在している。
【０５２４】
Ｓ／Ｄ延長部５８０Ｅ及び５８２Ｅは、以下に説明するように、非対称的ＮチャンネルＩＧＦＥＴ１００のドレイン延長部２４２Ｅと同時に、従って、通常、対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅと同時に、Ｎ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。対称的低電圧低リークＮチャンネルＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅを画定するために使用されるＮ型浅いＳ／Ｄ延長部注入がＮ型ディープＳ／Ｄ延長部注入よりも一層浅く実施されるので、対称的高電圧充填したＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０Ｅ及び５８２Ｅは対称的低電圧充填したウエルＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅよりも一層深くに延在する。
【０５２５】
ＩＧＦＥＴ１１６は、Ｐ型ボディ物質空の主要ウエル１９６内に位置されており、Ｓ／Ｄゾーン５８０及び５８２に沿って夫々延在しており、且つウエル１９６の隣接物質よりも一層高度にドープしたＰ型である、ハローポケット部分を有するものではない。この差異の下で、空のウエル１９６はＮチャンネルＩＧＦＥＴ１０８の空のウエル１８８と実質的に同じに構成されている。従って、Ｎ型空のウエル１９６は、中程度にドープした主要ボディ物質部分５９０、中程度にドープした中間ボディ物質部分５９２、及び中程度にドープした上部物質部分５９４から構成されており、それらは、ＩＧＦＥＴ１０８の空のウエル１８８のボディ物質部分４５４，４５６，４５８と夫々同じに構成されている。
【０５２６】
ＩＧＦＥＴ１０８のＰボディ物質部分４５４，４５６，４５８の場合のように、ＩＧＦＥＴ１１６のＰボディ物質部分５９０，５９２，５９４は、夫々、Ｐ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントで画定されており、それらの濃度は異なる平均深さにおいて最大値に到達する。従って、Ｐボディ物質部分５９０，５９２，５９４はＩＧＦＥＴ１０８のＰボディ物質部分４５４，４５６，４５８と同じドーパント濃度特性を有している。ボディ物質部分５９０，５９２，５９４は、しばしば、ここでは、夫々、ｐ充填したウエル主要ボディ物質部分５９０、ｐＡＰＴボディ物質部分５９２、及びｐスレッシュホールド調節ボディ物質部分５９４と呼称される。ＩＧＦＥＴ１１６はハローポケット部分を欠如しているので、ｐスレッシュホールド調節ボディ物質部分５９４がＳ／Ｄゾーン５８０及び５８２の間、特にＳ／Ｄ延長部５８０Ｅ及び５８２Ｅの間、に横方向に延在している。Ｓ／Ｄゾーン５８０及び５８２の間のＰ型モノシリコンの全てから構成されているチャンネルゾーン５８４（図１１−５においては特に境界は示していない）がウエル１９６のｐ−上部部分の表面隣接セグメントによってもっぱら形成されている。
【０５２７】
ｔＧｄＨの高い厚さ値にあるゲート誘電体層５９６は上部半導体表面上に位置しており且つチャンネルゾーン５８４上方を延在している。ゲート電極５９８はチャンネルゾーン５８４の上方でゲート誘電体層５９６の上に位置している。ゲート電極５９８は、各Ｎ＋Ｓ／Ｄ延長部５８０Ｅ又は５８２Ｅの一部にわたり延在しているが、通常、Ｎ＋＋主要Ｓ／Ｄ部分５８０Ｍ又は５８２Ｍのいずれかのどの部分にわたるものではない。誘電体側壁スペーサ６００及び６０２は、夫々、ゲート電極５９８の両側の横断方向の側壁に沿って位置されている。メタルシリサイド層６０４，６０６，６０８が夫々ゲート電極５９８及び主要Ｓ／Ｄ部分５８０Ｍ及び５８２Ｍの上部に沿って位置されている。
【０５２８】
ＩＧＦＥＴ１１６の充填したウエル領域１９６は、通常、対称的ＮチャンネルＩＧＦＥＴ１０８の充填したウエル領域１８８と夫々同時にＰ型充填した主要ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントのイオン注入によって画定される。その結果、ＩＧＦＥＴ１１６のドープしたモノシリコンにおけるＰ型ドーパント分布は、ＩＧＦＥＴ１０８のドープしたモノシリコンにおけるＰ型ドーパント分布と基本的に同じである。ＩＧＦＥＴ１０８のドープしたモノシリコンにおけるＰ型ドーパント分布に関しての説明の全てはＩＧＦＥＴ１１６のドープしたモノシリコンに適用される。
【０５２９】
ＩＧＦＥＴ１１６の主要Ｓ／Ｄ部分５８０Ｍ及び５８２Ｍは、通常、非対称的ＮチャンネルＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍ（及び主要ソース部分２４０Ｍ）と同時にＮ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。ＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０Ｅ及び５８２Ｅが、通常、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅと同時にＮ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定されるので、各Ｓ／Ｄゾーン５８０又は５８２及びＩＧＦＥＴ１１６の長手方向中心までのウエル１９６の隣接部分におけるＮ型ドーパント分布は、ＩＧＦＥＴ１００のドレイン２４２及びＳ／Ｄゾーン５８０又は５８２からＩＧＦＥＴ１１６の長手方向中心への横方向距離とほぼ等しい長手方向横方向距離までのウエル１８０の隣接部分におけるＮ型ドーパント分布と基本的に同じである。
【０５３０】
特に、各Ｓ／Ｄゾーン５８０又は５８２の上部表面及びＩＧＦＥＴ１１６の長手方向中心までのチャンネルゾーン５８４の上部表面の隣接部分に沿ってのＮ型長手方向ドーパント分布は、ＩＧＦＥＴ１００のドレイン２４２の上部表面及びＳ／Ｄゾーン５８０又は５８２からＩＧＦＥＴ１１６の長手方向中心への横方向距離にほぼ等しい長手方向横方向距離までのウエル１８０の隣接部分の上部表面に対する図１３に示したＮ型長手方向ドーパント分布と基本的に同じである。ＩＧＦＥＴ１１６の各主要Ｓ／Ｄ部分５８０Ｍ又は５８２Ｍ及び各Ｓ／Ｄ延長部５８０Ｅ又は５８２Ｅを介しての適宜の仮想的垂直線に沿ってのＮ型垂直ドーパント分布は、ＩＧＦＥＴ１００のドレイン部分２４２Ｅ及び主要ドレイン部分２４２Ｍを介しての垂直線２８８Ｅ及び２７８Ｍに沿って図１７及び１８に示したＮ型垂直ドーパント分布と基本的に同じである。
【０５３１】
ＩＧＦＥＴ１１６のチャンネルゾーン５８４の長手方向中心を介しての仮想的垂直線に沿ってのＮ型垂直ドーパント分布は、たとえＩＧＦＥＴ１０８のドレイン２４２から線２７６への横方向距離がＳ／Ｄゾーン５８０又は５８２からＩＧＦＥＴ１１６の長手方向中心への横方向距離を越える場合であっても、ＩＧＦＥＴ１００のチャンネルゾーン２４４を介しての仮想的垂直線２７６に沿って図１６に示したＮ型垂直分布と基本的に同じである。前述した限界を前提に、ＩＧＦＥＴ１００、特にその上部表面にそってチャンネルゾーン２４４内へのドレイン２４２の上部表面に沿って及び垂直線２７６，２７８Ｅ，２７８Ｍに沿っての、Ｎ型上部表面及び垂直ドーパント分布に関しての上の説明は、ＩＧＦＥＴ１１６のＳ／Ｄゾーン５８０及び５８２及びチャンネルゾーン５８４の上部表面に沿っての及び各Ｓ／Ｄ延長部５８０Ｅ又は５８２Ｅ、各主要Ｓ／Ｄ部分５８０Ｍ又は５８２Ｍ，及びチャンネルゾーン５８４を介しての表示した垂直線に沿ってのＮ型ドーパント分布に適用される。
【０５３２】
高電圧ＰチャンネルＩＧＦＥＴ１１８は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１１６と基本的に同じに構成されている。再度図１１−５を参照すると、ＰチャンネルＩＧＦＥＴ１１８は、上部半導体表面に沿ってアクティブ半導体島状部１５８内に位置されている一対のほぼ同一のＰ型Ｓ／Ｄゾーン６１０及び６１２を有している。Ｓ／Ｄゾーン６１０及び６１２は、ＩＧＦＥＴ１１８用のボディ物質を構成するＮ型充填した主要ウエル領域１９８のチャンネルゾーン６１４によって分離されている。Ｎ型ボディ物質充填したウエル１９８は、（ａ）Ｐ型Ｓ／Ｄゾーン６１０と第１ＰＮ接合６１６を、（ｂ）Ｐ型Ｓ／Ｄゾーン６１２と第２ＰＮ接合６１８を形成している。
【０５３３】
各Ｐ型Ｓ／Ｄゾーン６１０又は６１２は、非常に高度にドープした主要部分６１０Ｍ又は６１２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部６１０Ｅ又は６１２Ｅから構成されている。チャンネルゾーン６１４は、Ｓ／Ｄ延長部６１０Ｅ及び６１２Ｅによって上部半導体表面に沿って終端されている。ほぼ同一のＰ＋Ｓ／Ｄ延長部６１０Ｅ及び６１２Ｅは、ほぼ同一のＰ＋＋主要Ｓ／Ｄ部分６１０Ｍ及び６１２Ｍよりも一層深くに延在している。
【０５３４】
以下に説明するように、Ｓ／Ｄ延長部６１０Ｅ及び６１２Ｅは、通常、非対称的ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２Ｅと同時に、従って、通常、対称的低電圧低ＶＴＰチャンネルＩＧＦＥＴ１１４のＳ／Ｄ延長部５５０Ｅ及び５５２Ｅと同時に、Ｐ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。対称的低電圧低リークＰチャンネルＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅを画定するために使用されるＰ型浅いＳ／Ｄ延長部注入はＰ型ディープＳ／Ｄ延長部注入よりも一層浅く実施されるので、対称的高電圧ＩＧＦＥＴ１１８のＳ／Ｄ延長部６１０Ｅ及び６１２Ｅは対称的低電圧ＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅよりも一層深くに延在する。
【０５３５】
ＰチャンネルＩＧＦＥＴ１１８用のボディ物質がＮチャンネルＩＧＦＥＴ１１６の場合に発生するように充填した主要ウエルと半導体ボディの下側に存在する物質との結合ではなく充填した主要ウエルで形成される条件下において、ＰチャンネルＩＧＦＥＴ１１８は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１１６と同じに構成される。従って、ＰチャンネルＩＧＦＥＴ１１８は、中程度にドープしたＮ型主要ボディ物質部分６２０、中程度にドープしたＮ型中間ボディ物質部分６２２、中程度にドープしたＮ型上部ボディ物質部分６２４、ゲート誘電体層６２６、ｔＧｄＨの高い厚さ値にあるゲート電極６２８、誘電体側壁スペーサ６３０及び６３２、及びメタルシリサイド層６３４，６３６，６３８を包含しており、それらはＮチャンネルＩＧＦＥＴ１１６の領域５９０，５９２，５９４，５９６，５９８，６００，６０２，６０４，６０６，６０８と夫々同じに構成されている。Ｎ主要ボディ物質６２０がＰ−基板領域１３６の上側に存在しており且つそれとＰＮ接合２３４を形成する。
【０５３６】
ＮチャンネルＩＧＦＥＴ１１６のＰ型充填した主要ウエルのドーピングに関しての上の説明の全ては、導電型を逆にし、且つＮチャンネルＩＧＦＥＴ１１６の領域１９６，５８０，５８２，５８４，５９０，５９２，５９４をＰチャンネルＩＧＦＥＴ１１８の領域１９８，６１０，６１２，６１４，６２０，６２２，６２４で夫々置換させて、ＰチャンネルＩＧＦＥＴ１１８のＮ型充填した主要ウエル１９８に適用される。
【０５３７】
Ｐ型バックグラウンドドーパントの存在に起因するマイナーな擾乱の条件下で、ＰチャンネルＩＧＦＥＴ１１８における長手方向及び垂直ドーパント分布は、導電型を逆にして、ＩＧＦＥＴ１１６における長手方向及び垂直ドーパント分布と基本的に同じである。ＩＧＦＥＴ１１８におけるドーパント分布は、ＩＧＦＥＴ１１６におけるドーパント分布と機能的に同じである。ＩＧＦＥＴ１１８は、電圧極性を逆にすれば、ＩＧＦＥＴ１１６と実質的に同じに機能する。
【０５３８】
対称的高電圧公称ＶＴＮチャンネルＩＧＦＥＴ１１６のスレッシュホールド電圧ＶＴは、通常、０．４μｍの近傍における描画チャンネル長ＬＤＲ及び６−６．５ｎｍのゲート誘電体厚さにおいて、０．４Ｖ乃至０．６５Ｖであり、典型的には０．５Ｖ乃至０．５５Ｖである。対称的高電圧公称ＶＴＰチャンネルＩＧＦＥＴ１１８のスレッシュホールド電圧ＶＴは、通常、０．３μｍの近傍における描画チャンネル長ＬＤＲ及び６−６．５ｎｍのゲート誘電体厚さにおいて、−０．５Ｖ乃至−０．７５Ｖであり、典型的には−０．６Ｖ乃至−０．６５Ｖである。対称的ＩＧＦＥＴ１１６及び１１８は、３．０Ｖの動作範囲等の高電圧デジタル適用例に対して特に適している。
【０５３９】
Ｉ．公称的スレッシュホールド電圧の大きさの対称的低電圧ＩＧＦＥＴ
公称ＶＴ大きさの対称的低電圧充填したウエル相補的ＩＧＦＥＴ１２０及び１２２を図１１−６のみを参照し説明する。ＩＧＦＥＴ１２０及び１２２は、夫々、増加したＶＴ大きさの低電圧低リーク対称的ＩＧＦＥＴ１０８及び１１０と同様に構成されているが、除かれる点としては、ＩＧＦＥＴ１２０及び１２２は、ＩＧＦＥＴ１０８及び１１０においてオフ状態電流リークを減少させており且つそれらのスレッシュホールド電圧の大きさを増加させるＰスレッシュホールド調節ボディ物質部分４５８及びＮスレッシュホールド調節ボディ物質部分４９８に類似した表面隣接スレッシュホールド調節ボディ物質部分を欠如していることである。ＮチャンネルＩＧＦＥＴ１２０は、一般的に、上に引用した米国特許第６，５４８，８４２号に記載されているように、ＮチャンネルＩＧＦＥＴ２０と実質的に同じに構成される。ＰチャンネルＩＧＦＥＴ１２２も同様に、一般的に、米国特許第６，５４８，８４２号に記載されているＰチャンネルＩＧＦＥＴと実質的に同じに構成されている。
【０５４０】
前述したことを銘記して、ＮチャンネルＩＧＦＥＴ１２０は上部半導体表面に沿ってアクティブ半導体島状部１６０内に位置されている一対のほぼ同一のＮ型Ｓ／Ｄゾーン６４０及び６４２を有している。Ｓ／Ｄゾーン６４０及び６４２は、Ｐ−基板領域１３６と共にＩＧＦＥＴ１２０用のボディ物質を構成しているＰ型充填した主要ウエル領域２００のチャンネルゾーン６４４によって分離されている。Ｐ型ボディ物質充填したウエル２００は、（ａ）Ｎ型Ｓ／Ｄゾーン６４０との第１ＰＮ接合６４６、及び（ｂ）Ｎ型Ｓ／Ｄゾーン６４２との第２ＰＮ接合６４８、を形成している。
【０５４１】
各Ｎ型Ｓ／Ｄゾーン６４０又は６４２は、非常に高度にドープした主要部分６４０Ｍ又は６４２Ｍ及び一層軽度にドープしたが尚且つ高度にドープした横方向延長部６４０Ｅ又は６４２Ｅから構成されている。ほぼ同一のＮ＋＋主要Ｓ／Ｄ部分６４０Ｍ及び６４２Ｍがほぼ同一のＮ＋Ｓ／Ｄ延長部６４０Ｅ及び６４２Ｅよりも一層深くに延在している。チャンネルゾーン６４４は上部半導体表面によってＳ／Ｄ延長部６４０Ｅ及び６４２Ｅによって終端されている。
【０５４２】
Ｓ／Ｄ延長部６４０Ｅ及び６４２Ｅは、通常、対称的低電圧低リークＮチャンネルＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅと同時にＮ型浅いＳ／Ｄ延長部ドーパントのイオン注入によって画定される。Ｎ型浅いＳ／Ｄ延長部注入は、以下に説明するように、対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ及び対称的高電圧公称ＶＴＮチャンネルＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０Ｅ及び５８２Ｅの両方を画定するために使用されるＮ型ディープＳ／Ｄ延長部注入よりも一層浅くに実施される。その結果、対称的空のウエルＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ及び対称的充填したＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０及び５８２は、対称的充填したウエルＩＧＦＥＴ１２０のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅよりも一層深くに延在する。
【０５４３】
Ｐ型ボディ物質充填した主要ウエル２００の一対のほぼ同一の中程度にドープした横方向に分離されたハローポケット部分６５０及び６５２が、夫々、上部半導体表面までＳ／Ｄゾーン６４０及び６４２に沿って延在し且つＳ／Ｄゾーン６４０及び６４２の間の夫々の位置において終端している。図１１−６は、Ｓ／Ｄゾーン６４０及び６４２がハローポケット６５０及び６５２よりも一層深くに延在する状態を示している。ハローポケット６５０及び６５２は、代替的に、Ｓ／Ｄゾーン６４０及び６４２下側を横方向に夫々延在することが可能である。その場合に、ハローポケット６５０及び６５２は夫々Ｓ／Ｄゾーン６４０及び６４２の下側を横方向に延在する。ＩＧＦＥＴ１０８のハローポケット部分４５０及び４５２の場合のように、ハローポケット６５０及び６５２は上部半導体表面下側で最大濃度に到達するＰ型Ｓ／Ｄハロードーパントで画定される。
【０５４４】
ハローポケット部分６５０及び６５２外側のＰ型ボディ物質充填した主要ウエル２００の物質は、中程度にドープした主要ボディ物質部分６５４及び中程度にドープした更なるボディ物質部分６５６から構成されている。Ｐボディ物質部分６５４及び６５６はＩＧＦＥＴ１０８のＰボディ物質部分４５４及び４５６と夫々同じに構成されるが、除かれる点としては、そのＰ更なるボディ物質部分６５６はハローポケット６５０及び６５２の間において上部半導体表面へ延在する。Ｐボディ物質部分６５４及び６５６は、夫々、Ｐ型充填した主要ウエルドーパント及びＰ型ＡＰＴドーパントで画定される。従って、ボディ物質部分６５４及び６５６は、しばしば、ここでは、夫々、Ｐ充填したウエル主要ボディ物質部分６５４及びｐＡＰＴボディ物質部分６５６として呼称される。
【０５４５】
チャンネルゾーン６４４（図１１−６には特に境界を示していない）は、Ｓ／Ｄゾーン６４０及び６４２の間のＰ型モノシリコンから全て構成されている。より詳細には、チャンネルゾーン６４４は、ＡＰＴボディ物質部分６５６の表面隣接下側に存在するセグメント、及び（ａ）Ｓ／Ｄゾーン６４０及び６４２が図１１−６の例に示されているようにハローポケット６５０及び６５２よりも一層深くに延在している場合には、Ｐハローポケット部分６５０及び６５２の全て、又は（ｂ）それらがＳ／Ｄゾーン６４０及び６４２よりも一層深くに延在している場合には、ハローポケット６５０及び６５２の表面隣接セグメントによって形成されている。ハローポケット６５０及び６５２はウエル２００の直接隣接物質よりも一層高度にドープしたＰ型である。
【０５４６】
ＩＧＦＥＴ１２０は、更に、ｔＧｄＬの低厚さのゲート誘電体層６６０、ゲート電極６６２、誘電体側壁スペーサ６６４及び６６６、及びメタルシリサイド６６８，６７０，６７２を包含しており、それらは、夫々、ＩＧＦＥＴ１０８の領域４６０，４６２，４６４，４６６，４６８，４７０，４７２と同じに構成されている。
【０５４７】
ＩＧＦＥＴ１２０の充填したウエル領域２００は、通常、対称的低リークＮチャンネルＩＧＦＥＴ１０８の充填したウエル領域１８８と同じ夫々の時間においてＰ型充填した主要ウエルドーパント及びＡＰＴドーパントのイオン注入によって画定される。ＩＧＦＥＴ１２０の充填したウエル２００はＩＧＦＥＴ１０８の充填したウエル１８８におけるスレッシュホールド調節ボディ物質部分４５８に対応するスレッシュホールド調節ボディ物質部分を欠如しているので、ＩＧＦＥＴ１２０のドープしたモノシリコンにおけるＰ型ドーパント分布は、ＩＧＦＥＴ１２０のドープしたモノシリコンにおいてはＰ型スレッシュホールド調節ドーパントの原子が存在しないという条件下で、ＩＧＦＥＴ１０８のドープしたモノシリコンにおけるＰ型ドーパント分布と基本的に同じである。スレッシュホールド調節ボディ物質部分４５８に関する説明を除いて、ＩＧＦＥＴ１０８のドープしたモノシリコンにおけるＰ型ドーパント分布に関しての上述した説明の全てがＩＧＦＥＴ１２０のドープしたモノシリコンに適用される。
【０５４８】
ＩＧＦＥＴ１２０の主要Ｓ／Ｄ部分６４Ｍ及び６４２Ｍは、通常、ＩＧＦＥＴ１０８の主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍと同時にＮ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。ＩＧＦＥＴ１２０のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅが通常ＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅと同時にＮ型浅いＳ／Ｄ延長部ドーパントのイオン注入によって画定されるので、ＩＧＦＥＴ１２０のＳ／Ｄゾーン６４０及び６４２におけるＮ型ドーパント分布はＩＧＦＥＴ１０８のＳ／Ｄゾーン４４０及び４４２におけるＮ型ドーパント分布と基本的に同じである。
【０５４９】
より詳細には、ＩＧＦＥＴ１２０のＳ／Ｄゾーン６４０及び６４２の上部表面に沿ってのＮ型長手方向ドーパント分布は、ＩＧＦＥＴ１０８のＳ／Ｄゾーン４４０及び４４２の上部表面に対して図３０に示したＮ型長手方向ドーパント分布と基本的に同じである。ＩＧＦＥＴ１２０のＳ／Ｄゾーン６４０又は６４２を介しての適宜の仮想的垂直線に沿ってのＮ型垂直ドーパント分布は、ＩＧＦＥＴ１０８のＳ／Ｄゾーン４４０又は４４２を介しての垂直線４７４又は４７６に沿って図３１に示したＮ型垂直ドーパント分布と基本的に同じである。ＩＧＦＥＴ１０８のＮ型上部表面及び垂直ドーパント分布についての説明は、ＩＧＦＥＴ１２０のＮ型上部表面及び垂直ドーパント分布に適用される。
【０５５０】
公称ＶＴの低電圧ＰチャンネルＩＧＦＥＴ１２２は、導電度を逆にして、ＮチャンネルＩＧＦＥＴ１２０と基本的に同じに構成されている。再度図１１−６を参照すると、ＰチャンネルＩＧＦＥＴ１２２は、上部半導体表面に沿ってアクティブ半導体島状部１６２内に位置されている一対のほぼ同一のＰ型Ｓ／Ｄゾーン６８０及び６８２を有している。Ｓ／Ｄゾーン６８０及び６８２は、ＩＧＦＥＴ１２２のボディ物質を構成しているＮ型充填した主要ウエル領域２０２のチャンネルゾーン６８４によって分離されている。Ｎ型ボディ物質充填したウエル２０２は、（ａ）Ｐ型Ｓ／Ｄゾーン６８０とで第１ＰＮ接合６８６及び（ｂ）Ｐ型Ｓ／Ｄゾーン６８２とで第２ＰＮ接合６８８、を形成している。
【０５５１】
ＰチャンネルＩＧＦＥＴ１２２用のボディ物質が、ＮチャンネルＩＧＦＥＴ１２０で発生するように、充填した主要ウエル及び半導体ボディの下側に存在する物質の結合ではなく、充填した主要ウエルで形成されている条件下において、ＰチャンネルＩＧＦＥＴ１２２は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１２０と同じに構成されている。従って、ＰチャンネルＩＧＦＥＴ１２２は、ほぼ同一の中程度にドープしたＮ型ハローポケット部分６９０及び６９２、中程度にドープしたＮ型主要ボディ物質部分６９４、中程度にドープしたＮ型の更なるボディ物質部分６９６、ｔＧｄＬの低い厚さ値にあるゲート誘電体層７００、ゲート電極７０２、誘電体側壁スペーサ７０４及び７０６、及びメタルシリサイド層７０８，７１０，７１２を包含しており、それらは、ＮチャンネルＩＧＦＥＴ１２０の領域６５０，６５２，６５４，６５６，６６０，６６２，６６４，６６６，６６８，６７０，６７２と夫々同じに構成されている。
【０５５２】
Ｎ主要ボディ物質部分６９４はＰ−基板領域１３６の上側に位置しており且つそれとＰＮ接合２３６を形成している。又、各Ｐ型Ｓ／Ｄゾーン６８０又は６８２は、非常に高度にドープした主要部分６８０Ｍ又は６８２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部６８０Ｅ又は６８２Ｅから構成されている。ＮチャンネルＩＧＦＥＴ１２０のＰ型充填した主要ウエル２００のドーピングに関しての説明の全ては、導電型を逆にし、且つＮチャンネルＩＧＦＥＴ１２０の領域２００，６４０，６４０Ｍ，６４０Ｅ，６４２，６４２Ｅ，６４４，６５０，６５２，６５４，６５６をＰチャンネルＩＧＦＥＴ１２２の領域２０２，６８０，６８０Ｍ，６８０Ｅ，６８２，６８２Ｍ，６８２Ｅ，６８４，６９０，６９２，６９４，６９６で夫々置換させて、ＰチャンネルＩＧＦＥＴ１２２のＮ型充填した主要ウエル２０２に適用される。
【０５５３】
Ｐ型バックグラウンドドーパントの存在に起因するマイナーな擾乱の条件下において、ＰチャンネルＩＧＦＥＴ１２２における長手方向及び垂直ドーパント分布は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１２０における長手方向及び垂直ドーパント分布と基本的に同じである。ＩＧＦＥＴ１２２におけるドーパント分布は、ＩＧＦＥＴ１２０におけるドーパント分布と機能的に同じである。ＩＧＦＥＴ１２２は、電圧極性を逆にして、ＩＧＦＥＴ１２０と実質的に同じに機能する。
【０５５４】
対称的低電圧公称ＶＴＮチャンネルＩＧＦＥＴ１２０のスレッシュホールド電圧ＶＴは、通常、０．２５Ｖ乃至０．４５Ｖであり、典型的には０．３５Ｖである。対称的低電圧公称ＶＴＰチャンネルＩＧＦＥＴ１２２のスレッシュホールド電圧ＶＴは、通常、−０．２Ｖ乃至−０．４Ｖであり、典型的には−０．３Ｖである。これらのＶＴ範囲及び典型的な値は、０．１３μｍの描画チャンネル長ＬＤＲ及び２ｎｍのゲート誘電体厚さにおいてＩＧＦＥＴ１２０及び１２２の短チャンネル実現例に対するものである。対称的ＩＧＦＥＴ１２０及び１２２は、例えば１．２Ｖの動作範囲等の低電圧デジタル適用例に対して特に適している。
【０５５５】
Ｊ．対称的高電圧低スレッシュホールド電圧ＩＧＦＥＴ
対称的高電圧低ＶＴ空のウエル相補的ＩＧＦＥＴ１２４及び１２６を図１１−７のみを参照して説明する。以下に更に説明するように、ＩＧＦＥＴ１２４及び１２６は、低電圧低ＶＴＩＧＦＥＴ１１２及び１１４と夫々実質的に同じに構成されているが、除かれる点としては、ＩＧＦＥＴ１２４及び１２６は、高電圧操作に適したものであるように、一層長いチャンネル長及び一層大きなゲート誘電体厚さのものであるという点である。
【０５５６】
ＮチャンネルＩＧＦＥＴ１２４は、上部半導体表面に沿ってのアクティブ半導体島状部１６４内に位置されている一対のほぼ同一のＮ型Ｓ／Ｄゾーン７２０及び７２２を有している。Ｓ／Ｄゾーン７２０及び７２２は、Ｐ−基板領域１３６と共にＩＧＦＥＴ１２４用のボディ物質を構成しているＰ型空の主要ウエル領域２０４のチャンネルゾーン７２４によって分離されている。Ｐ型ボディ物質空のウエル２０４は、（ａ）Ｎ型Ｓ／Ｄゾーン７２０とで第１ＰＮ接合７２６を（ｂ）Ｎ型Ｓ／Ｄゾーン７２２とで第２ＰＮ接合７２８を形成している。
【０５５７】
各Ｎ型Ｓ／Ｄゾーン７２０又は７２２は、非常に高度にドープした主要部分７２０Ｍ又は７２２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部７２０Ｅ又は７２２Ｅから構成されている。ほぼ同一のＮ＋横方向Ｓ／Ｄ延長部７２０Ｅ及び７２２Ｅはほぼ同一のＮ＋＋主要Ｓ／Ｄ部分７２０Ｎ及び７２２Ｍよりも一層深くに延在している。チャンネルゾーン７２４は上部半導体表面に沿ってＳ／Ｄ延長部７２０Ｅ及び７２２Ｅによって終端されている。
【０５５８】
Ｓ／Ｄ延長部７２０Ｅ及び７２２Ｅは、通常、非対称的ＮチャンネルＩＧＦＥＴ１００のドレイン延長部２４２Ｅと同時に、従って、通常は、対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ及び対称的高電圧公称ＶＴＮチャンネルＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０及び５８２と同時に、Ｎ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。以下に示すように、対称的低電圧低リークＮチャンネルＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅ及び又、通常、対称的低電圧公称ＶＴＮチャンネルＩＧＦＥＴ１２０のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅを画定するために使用されるＮ型浅いＳ／Ｄ延長部注入は、Ｎ型ディープＳ／Ｄ延長部注入よりも一層浅くに実施される。その結果、対称的空のウエルＩＧＦＥＴ１２４のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅは、対称的充填したＩＧＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅ及び対称的充填したウエルＩＧＦＥＴ１２０のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅの両方よりも一層深くに延在する。
【０５５９】
Ｐ型ボディ物質空の主要ウエル２０４におけるＰ型ドーパントは、Ｐ型空の主要ウエルドーパント及びＰ−基板領域１２６の実質的に一定のＰ型バックグランドドーパントから構成されている。空のウエル２０４内のＰ型空の主要ウエルドーパントは平均深さｙＰＷＰＫにおいてディープ表面下濃度最大に到達するので、ウエル２０４内のＰ型空の主要ウエルドーパントの存在は、ウエル２０４内の全Ｐ型ドーパントの濃度をして、実質的にウエル２０４内のディープ表面下濃度最大の位置においてディープ局所的表面下濃度最大に到達させる。空のウエル２０４内のディープＰ型空のウエル濃度最大の位置から上部半導体表面に向かって仮想的垂直線に沿ってチャンネルゾーン７２４を介して移る場合に、ウエル２０４内のＰ型ドーパントの濃度は、記号「Ｐ」で示される中程度のドーピングから記号「Ｐ−」で示される軽度のドーピングへ除々に降下する。図１１−７における点線７３０は、それより下側においては、空のウエル２０４内のＰ型ドーパント濃度が中程度のＰドーピングにあり、且つそれより上側においては、ウエル２０４内のＰ型ドーピング濃度が軽度のＰ−ドーピングにあることを概略的に表している。
【０５６０】
ＩＧＦＥＴ１１２の場合のように、ＩＧＦＥＴ１２４はハローポケット部分を有するものではない。チャンネルゾーン７２４（図１１−７においては特に境界は示していない）は、全てＳ／Ｄゾーン７２０及び７２２の間のＰ型モノシリコンから構成されており、ウエル２０４のＰ−上部部分の表面隣接セグメントによってもっぱら形成されている。ＩＧＦＥＴ１２４は、更に、ｔＧｄＨの高い厚さ値にあるゲート誘電体層７３６、ゲート電極７３８、誘電体側壁スペーサ７４０及び７４２、及びメタルシリサイド層７４４，７４６，７４８を包含しており、それらは、ＮチャンネルＩＧＦＥＴ１１２の領域５３６，５３８，５４０，５４２，５４４，５４６，５４８と夫々同じに構成されている。
【０５６１】
ＩＧＦＥＴ１２４の空のウエル領域２０４は、通常、対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２の空のウエル領域１９２と同時に、且つ、従って、通常、非対称的ＮチャンネルＩＧＦＥＴ１００の空のウエル領域１８０と同時に、Ｐ型空の主要ウエルドーパントのイオン注入によって画定される。ＩＧＦＥＴ１２４の主要Ｓ／Ｄ部分７２０Ｍ及び７２２Ｍは、通常、ＩＧＦＥＴ１１２の主要Ｓ／Ｄ部分５２０Ｍ及び５２２Ｍと同時に、且つ、従って、通常、ＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍ（及び主要ソース部分２４０Ｍ）と同時に、Ｎ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。ＩＧＦＥＴ１２５のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅは、通常、ＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅと同時に、且つ、従って、通常、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅと同時に、Ｎ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定されるので、各Ｓ／Ｄゾーン７２０又は７２２及びＩＧＦＥＴ１２４の長手方向中心までのウエル２０４の隣接部分におけるドーパント分布は、ＩＧＦＥＴ１００のドレイン２４２及びＳ／Ｄゾーン７２０又は７２２からＩＧＦＥＴ１２４の長手方向中心への横方向距離とほぼ等しい長手方向横方向距離までのウエル１８０の隣接部分におけるドーパント分布と基本的に同じである。
【０５６２】
特に、各Ｓ／Ｄゾーン７２０又は７２２の上部表面及びＩＧＦＥＴ１２４の長手方向中心までのチャンネルゾーン７２４の上部表面の隣接部分に沿っての長手方向ドーパント分布は、ＩＧＦＥＴ１００のドレイン２４２の上部表面、及びＳ／Ｄゾーン７２０又は７２２からＩＧＦＥＴ１２４の長手方向中心までの横方向距離にほぼ等しい長手方向横方向距離までのウエル１８０の隣接部分の上部表面、に対して図１３に示した長手方向ドーパント分布と基本的に同じである。ＩＧＦＥＴ１２４の各Ｓ／Ｄ延長部７２０Ｅ又は７２２Ｅ及び各主要Ｓ／Ｄ部分７２０Ｍ又は７２２Ｍを介しての適宜の仮想的垂直線に沿っての垂直ドーパント分布は、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅ及び主要ドレイン部分２４２Ｍを介しての垂直線２７８Ｅ及び２７８Ｍに沿っての図１７及び１８に示した垂直ドーパント分布と基本的に同じである。
【０５６３】
ＩＧＦＥＴ１２４のチャンネルゾーン７２４の長手方向中心を介しての仮想的垂直線に沿っての垂直ドーパント分布は、ＩＧＦＥＴ１００のチャンネルゾーン２４４を介しての垂直線２７６に沿って図１６に示した垂直ドーパント分布と基本的に同じであるが、ＩＧＦＥＴ１００のドレイン２４２から線２７６までの横方向距離はＳ／Ｄゾーン７２０又は７２２からＩＧＦＥＴ１２４の長手方向中心への横方向距離を越える場合がある。前述した限界の下で、ＩＧＦＥＴ１００、特にその上部表面に沿ってチャンネルゾーン２４４内へのドレイン２４２の上部表面に沿って及び垂直線２７６，２７８Ｅ，２７８Ｍに沿っての、上部表面及び垂直ドーパント分布について行なった説明は、ＩＧＦＥＴ１２４の各Ｓ／Ｄ延長部７２０Ｅ又は７２２Ｅ，各主要Ｓ／Ｄ部分７２０Ｍ又は７２２Ｍ，及びチャンネルゾーン７２４を介しての表示した垂直線に沿って、及びＳ／Ｄゾーン７２０及び７２２及びチャンネルゾーン７２４の上部表面に沿ってのドーパント分布に適用される。
【０５６４】
高電圧低ＶＴＰチャンネルＩＧＦＥＴ１２６は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１２４と基本的に同じに構成されている。再度図１１−７を参照すると、ＰチャンネルＩＧＦＥＴ１２６は、上部半導体表面に沿ってアクティブな半導体島状部１６６内に位置されている一対のほぼ同一のＰ型Ｓ／Ｄゾーン７５０及び７５２を有している。Ｓ／Ｄゾーン７５０及び７５２は、ＩＧＦＥＴ１２６に対するボディ物質を構成しているＮ型空の主要ウエル領域２０６のチャンネルゾーン７５４によって分離されている。Ｎ型ボディ物質空のウエル２０６は、（ａ）Ｐ型Ｓ／Ｄゾーン７５０とで第１ＰＮ接合７５６を、且つ（ｂ）Ｐ型Ｓ／Ｄゾーン７５２とで第２ＰＮ接合７５８を形成している。
【０５６５】
各Ｎ型Ｓ／Ｄゾーン７５０又は７５２は、非常に高度にドープした主要部分７５０Ｍ又は７５２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部７５０Ｅ又は７５２Ｅから構成されている。ほぼ同一のＮ＋Ｓ／Ｄ延長部７５０Ｅ及び７５２Ｅは、ほぼ同一のＮ＋＋主要Ｓ／Ｄ部分７５０Ｍ及び７５２Ｍよりも一層深くに延在している。チャンネルゾーン７５４は、Ｓ／Ｄ延長部７５０Ｅ及び７５２Ｅによって上部半導体表面に沿って終端されている。
【０５６６】
Ｓ／Ｄ延長部７５０Ｅ及び７５２Ｅは、通常、非対称的ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２Ｅと同時に、且つ、従って、通常、対称的低電圧低ＶＴＰチャンネルＩＧＦＥＴ１１４のＳ／Ｄ延長部５５０Ｅ及び５５２Ｅ及び対称的高電圧公称ＶＴＰチャンネルＩＧＦＥＴ１１８のＳ／Ｄチャンネル６１０及び６１２と同時に、Ｐ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。対称的低電圧低リークＰチャンネルＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅ及び又、通常、対称的低電圧公称ＶＴＰチャンネルＩＧＦＥＴ１２２のＳ／Ｄ延長部６８０Ｅ及び６８２Ｅを画定するために使用されるＰ型浅いＳ／Ｄ延長部注入は、以下に示すように、Ｐ型ディープＳ／Ｄ延長部注入よりも一層浅くに実施される。従って、対称的空のウエルＩＧＦＥＴ１２６のＳ／Ｄ延長部７５０Ｅ及び７５２Ｅは、対称的充填したウエルＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅ及び対称的充填したウエルＩＧＦＥＴ１２２のＳ／Ｄ延長部６８０Ｅ及び６８２Ｅの両方よりも一層深くに延在する。
【０５６７】
Ｎ型ボディ物質空の主要ウエル２０６におけるＮ型ドーパントは、Ｎ型空の主要ウエルドーパントからもっぱら構成されている。従って、空のウエル２０６におけるＮ型ドーパントは、平均深さｙＮＷＰＫにおいてディープ表面下濃度最大に到達する。空のウエル２０６におけるＮ型空のウエル濃度最大の位置から上部半導体表面へ向かって仮想的垂直線に沿ってチャンネルゾーン７５４を介して移る場合に、ウエル２０６におけるＮ型ドーパントの濃度は、記号「Ｎ」で示される中程度のドーピングから記号「Ｎ−」で示される軽度のドーピングへ徐々に降下する。図１１−７における点線７６０は、それより下側においては、空のウエル２０６におけるＮ型ドーパント濃度が中程度のＮドーピングにあり且つそれより上側においては、ウエル１０６内のＮ型ドーパント濃度が軽度のＮ−ドーピングにあることを概略的に表している。
【０５６８】
前述したことを前提に、ＰチャンネルＩＧＦＥＴ１２６は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１２４と同じに構成されている。従って、ＰチャンネルＩＧＦＥＴ１２６は、更に、ｔＧｄＨの高い厚さ値にあるゲート誘電体層７６６、ゲート電極７６８、誘電体側壁スペーサ７７０及び７７２、及びメタルシリサイド層７７４，７７６，７７８を包含しており、それらは、ＮチャンネルＩＧＦＥＴ１２４の領域７３６，７３８，７４０，７４２，７４４，７４６，７４８と夫々同じに構成されている。ＮチャンネルＩＧＦＥＴ１２４の場合のように、ＰチャンネルＩＧＦＥＴ１２６はハローポケット部分を有するものではない。チャンネルゾーン７５４（図１１−７においては特に境界は示してない）はＳ／Ｄゾーン７５０及び７５２の間のＮ型モノシリコン全てから構成されており、ウエル２０６のＮ−上部部分の表面隣接セグメントからもっぱら構成されている。
【０５６９】
Ｐ型バックグランドドーパントの存在に起因するマイナーな擾乱の条件下において、ＰチャンネルＩＧＦＥＴ１２６における長手方向及び垂直ドーパント分布は、導電型を逆にして、ＮチャンネルＩＧＦＥＴ１２４における長手方向及び垂直ドーパント分布と基本的に同じである。ＩＧＦＥＴ１２６におけるドーパント分布は、ＩＧＦＥＴ１２４におけるドーパント分布と機能的に同じである。ＩＧＦＥＴ１２６は、電圧極性を逆にして、ＩＧＦＥＴ１２４と実質的に同じに機能する。
【０５７０】
対称的高電圧低ＶＴＮチャンネルＩＧＦＥＴ１２４のスレッシュホールド電圧ＶＴは、通常、０．５μｍの近傍における描画チャンネル長ＬＤＲ及び６−６．５ｎｍのゲート誘電体厚さにおいて、−０．１Ｖ乃至０．０５Ｖであり、典型的には−０．０２５Ｖである。対称的高電圧低ＶＴＰチャンネルＩＧＦＥＴ１２６のスレッシュホールド電圧ＶＴは、同様に、０．５μｍの近傍における描画チャンネル長ＬＤＲ及び６−６．５ｎｍのゲート誘電体厚さにおいて、通常、０．０５Ｖ乃至０．２５Ｖであり、典型的に０．１５Ｖである。
【０５７１】
夫々の空のウエル領域２０４及び２０６を具備する対称的高電圧ＩＧＦＥＴ１２４及び１２６の実現例は、ＩＧＦＥＴ１２４及び１２６をして、非常に低い大きさのスレッシュホールド電圧ＶＴを達成することを可能とさせるのは、夫々空のウエル領域１９２及び１９４を具備する対称的低電圧ＩＧＦＥＴ１１２及び１１４の実現例が、ＩＧＦＥＴ１１２及び１１４をして、非常に低い大きさのスレッシュホールド電圧ＶＴを有することを可能とさせる態様と基本的に同じである。即ち、空の主要ウエル領域２０４の上部表面近くのＰ型半導体ドーパントの減少した量は、ＮチャンネルＩＧＦＥＴ１１２のスレッシュホールド電圧ＶＴの値を減少させる。同様に、空の主要ウエル領域２０６の上部表面近くのＮ型半導体ドーパントの減少した量は、ＰチャンネルＩＧＦＥＴ１２６のスレッシュホールド電圧ＶＴの大きさを減少させる。対称的ＩＧＦＥＴ１２４及び１２６は、高電圧ＩＧＦＥＴ１１６及び１１８よりも一層低い大きさのスレッシュホールド電圧ＶＴを必要とし且つ増加したチャンネル長Ｌを許容することが可能な、例えば１．２Ｖの動作範囲等の高電圧アナログ及びデジタル適用例に対して特に適している。
【０５７２】
Ｋ．対称的ネイティブ（Native）低電圧ＮチャンネルＩＧＦＥＴ
対称的ネイティブ低電圧ＩＧＦＥＴ１２８及び１３０（両方共Ｎチャンネル）を図１１−８のみを参照して説明する。公称ＶＴのＩＧＦＥＴ１２８は上部半導体表面に沿ってアクティブ半導体島状部１６８内に位置している一対のほぼ同一のＮ型Ｓ／Ｄゾーン７８０及び７８２を有している。Ｓ／Ｄゾーン７８０及び７８２は主にＰ−基板領域１３６で形成されるＰ型ボディ物質のチャンネルゾーン７８４によって分離されている。ＩＧＦＥＴ１２８用のＰ型ボディ物質は、（ａ）Ｎ型Ｓ／Ｄゾーン７８０と第１ＰＮ接合７８６及び（ｂ）Ｎ型Ｓ／Ｄゾーン７８２と第２ＰＮ接合７８８を形成している。
【０５７３】
各Ｎ型Ｓ／Ｄゾーン７８０又は７８２は、非常に高度にドープした主要部分７８０Ｍ又は７８２Ｍ、及び一層軽度にドープしてあるが尚且つ高度にドープした横方向延長部７８０Ｅ又は７８２Ｅから構成されている。ほぼ同一のＮ＋＋主要Ｓ／Ｄ部分７８０Ｍ及び７８２Ｍがほぼ同一のＮ＋ソース延長部７８０Ｅ及び７８２Ｅよりも一層深くに延在している。チャンネルゾーン７８４はＳ／Ｄ延長部７８０Ｅ及び７８２Ｅによって上部半導体表面に沿って終端されている。
【０５７４】
Ｐ−基板領域１３６に加えて、ＩＧＦＥＴ１２８用のボディ物質は、一対のほぼ同一の中程度にドープした横方向に分離されているハローポケット部分７９０及び７９２を包含しており、それらは、夫々、Ｓ／Ｄゾーン７８０及び７８２に沿って上部半導体表面へ延在しており且つＳ／Ｄゾーン７８０及び７８２の間の夫々の位置において終端している。図１１−８は、Ｓ／Ｄゾーン７８０及び７８２がハローポケット７９０及び７９２よりも一層深くに延在している状態を示している。代替的に、ハローポケット７９０及び７９２はＳ／Ｄゾーン７８０及び７８２よりも一層深くに延在することが可能である。その場合には、ハローポケット７９０及び７９２は、夫々、Ｓ／Ｄゾーン７８０及び７８２の下側を横方向に延在する。
【０５７５】
チャンネルゾーン７８４（図１１−８においては特に境界を示していない）は、Ｓ／Ｄゾーン７８０及び７８２の間のＰ型モノシリコンの全てから構成されている。特に、チャンネルゾーン７８４は、Ｐ−基板領域１３６の表面隣接セグメント、及び（ａ）Ｓ／Ｄゾーン７８０及び７８２が図１１−８の例に示したようにハローポケット７９０及び７９２よりも一層深くに延在する場合には、Ｐハローポケット部分７９０及び７９２の全て、又は（ｂ）それらがＳ／Ｄゾーン７８０及び７８２よりも一層深くに延在する場合には、ハローポケット７９０及び７９２の表面隣接セグメント、によって形成されている。基板領域１３６は軽度にドープされているので、ハローポケット７９０及び７９２はＩＧＦＥＴ１２８用のボディ物質の直接隣接物質よりも一層高度のドープしたＰ型である。
【０５７６】
ゲート誘電体層７９６は、ｔＧｄＬの低い厚さ値にあり、上部半導体表面上に位置されており且つチャンネルゾーン７８４上を延在している。ゲート電極７９８はチャンネルゾーン７８４上方でゲート誘電体層７９６上に位置されている。ゲート電極７９８は、各Ｎ＋Ｓ／Ｄ延長部７８０Ｅ又は７８２Ｅの一部にわたり延在しているが、通常、いずれのＮ＋＋主要Ｓ／Ｄ部分７８０Ｍ又は７８２Ｍのいずれの部分にわたって延在するものではない。誘電体側壁スペーサ８００及び８０２が夫々ゲート電極７９８の両側の横断方向側壁に沿って位置されている。メタルシリサイド層８０４，８０６，８０８が夫々電極７９８及び主要Ｓ／Ｄ部分７８０Ｍ及び７８２Ｍの上部に沿って位置されている。
【０５７７】
ＩＧＦＥＴ１２８のドープしたモノシリコンにおけるＮ型ドーパント分布について対称的ネイティブＮチャンネルＩＧＦＥＴ１３２のドープしたモノシリコンにおけるほぼ同一のＮ型ドーパント分布に関連して以下に説明する。
【０５７８】
図１１−８を継続して参照すると、低いＶＴの大きさの対称的ネイティブ低電圧ＮチャンネルＩＧＦＥＴ１３０が上部半導体表面に沿ってアクティブ半導体島状部１７０内に位置されている一対のほぼ同一のＮ型Ｓ／Ｄゾーン８１０及び８１２を有している。Ｓ／Ｄゾーン８１０及び８１２は、ＩＧＦＥＴ１３０用のＰ型ボディ物質を構成するＰ−基板領域１３６のチャンネルゾーン８１４によって分離されている。Ｐ−ボディ物質基板領域１３６は、（ａ）Ｎ型Ｓ／Ｄゾーン８１０とで第１ＰＮ接合８１６を、及び（ｂ）Ｎ型Ｓ／Ｄゾーン８１２とで第２ＰＮ接合８１８を形成している。
【０５７９】
各Ｎ型Ｓ／Ｄゾーン８１０又は８１２は、非常に高度にドープした主要部分８１０Ｍ又は８１２Ｍ及び一層軽度にドープしているが尚且つ高度にドープした横方向延長部８１０Ｅ又は８１２Ｅから構成されている。ほぼ同一のＮ＋Ｓ／Ｄ延長部８１０Ｅ及び８１２Ｅはほぼ同一のＮ＋＋主要Ｓ／Ｄ部分８１０Ｍ及び８１２Ｍよりも一層深くに延在している。チャンネルゾーン８１４はＳ／Ｄ延長部８１０Ｅ及び８１２Ｅによって上部半導体表面に沿って終端されている。
【０５８０】
ＩＧＦＥＴ１３０は、ＩＧＦＥＴのＰ型ボディ物質内に位置されており、Ｓ／Ｄゾーン８１０及び８１２に沿って夫々延在し、且つＩＧＦＥＴのＰ型ボディ物質の隣接物質よりも一層高度にドープしたＰ型であるハローポケット部分を有するものではない。チャンネルゾーン８１４（図１１−８においては特に境界を示していない）はＳ／Ｄゾーン８１０及び８１２の間のＰ型モノシリコンの全てから構成されており、従ってＰ−基板領域１３６の表面隣接セグメントによってもっぱら形成されている。
【０５８１】
ゲート誘電体層８２６は、ｔＧｄＬの低い厚さの値にあり、上部半導体表面上に位置されており且つチャンネルゾーン８１４にわたり延在している。ゲート電極８２８はチャンネルゾーン８１４上方でゲート誘電体層８２６上に位置されている。ゲート電極８２８は、各Ｎ＋Ｓ／Ｄ延長部８１０Ｅ又は８１２Ｅの一部にわたり延在しているが、通常は、いずれのＮ＋＋Ｓ／Ｄ部分８１０Ｍ又は８１２Ｍのいずれの部分にわたっても延在するものではない。誘電体側壁スペーサ８３０及び８３２が夫々ゲート電極８２８の反対側の横断方向側壁に沿って位置されている。メタルシリサイド層８３４，８３６，８３８が夫々ゲート電極及び主要Ｓ／Ｄ部分８１０Ｍ及び８１２Ｍの上部に沿って位置されている。
【０５８２】
ＩＧＦＥＴ１３０のドープしたモノシリコンにおけるＮ型ドーパント分布について、対称的ネイティブＩＧＦＥＴ１３４のドープしたモノシリコンにおけるほぼ同一のＮ型ドーパント分布に関連して以下に説明する。
【０５８３】
対称的ネイティブ低電圧公称ＶＴＮチャンネルＩＧＦＥＴ１２８のスレッシュホールド電圧ＶＴは、０．３μｍの描画チャンネル長ＬＤＲ及び２ｎｍのゲート誘電体厚さにおいて、通常、０．２Ｖ乃至０．４５Ｖであり、典型的には０．３Ｖ乃至０．３５Ｖである。対称的ネイティブ低電圧低ＶＴＮチャンネルＩＧＦＥＴ１３０のスレッシュホールド電圧ＶＴは、１μｍの描画チャンネル長ＬＤＲ及び２ｎｍのゲート誘電体厚さにおいて、通常、−０．１５Ｖ乃至０．１Ｖであり、典型的には−０．０３Ｖである。対称的ネイティブＩＧＦＥＴ１２８及び１３０は、例えば１．２Ｖの動作範囲の低電圧アナログ及びデジタル適用例に対して特に適している。
【０５８４】
Ｌ．対称的ネイティブ高電圧ＮチャンネルＩＧＦＥＴ
対称的ネイティブ高電圧ＩＧＦＥＴ１３２及び１３４（両方共Ｎチャンネル）について図１１−９のみを参照して説明する。公称ＶＴの大きさのＩＧＦＥＴ１３２は、上部半導体表面に沿ってアクティブ半導体島状部１７２内に位置されている一対のほぼ同一のＮ型Ｓ／Ｄゾーン８４０及び８４２を有している。Ｓ／Ｄゾーン８４０及び８４２は、主にＰ−基板領域１３６で形成されているＰ型ボディ物質のチャンネルゾーン８４４によって分離されている。ＩＧＦＥＴ１３２用のＰ型ボディ物質は、（ａ）Ｎ型Ｓ／Ｄゾーン８４０と第１ＰＮ接合８４６、及び（ｂ）Ｎ型Ｓ／Ｄゾーン８４２と第２ＰＮ接合８４８、を形成している。各Ｎ型Ｓ／Ｄゾーン８４０又は８４２は、非常に高度にドープした主要部分８４０Ｍ又は８４２Ｍ及び一層軽度にドープしているが尚且つ一層高度にドープした横方向延長部８４０Ｅ又は８４２Ｅ、から構成されている。
【０５８５】
ＩＧＦＥＴ１３２は、更に、一対のほぼ同一の中程度にドープした横方向に分離されたハローポケット部分８５０及び８５２、ｔＧｄＨの高い厚さの値にあるゲート誘電体層８５６、ゲート電極８５８、誘電体側壁スペーサ８６０及び８６２、及びメタルシリサイド層８６４，８６６，８６８を包含している。図１１−８と１１−９とを比較することにより理解されるように、ネイティブＮチャンネルＩＧＦＥＴ１３２及び１２８の間の唯一の構造的差異は、ＩＧＦＥＴ１３２はＩＧＦＥＴ１２８よりも一層大きなゲート誘電体厚さであり、従ってＩＧＦＥＴ１３２はＩＧＦＥＴ１２８よりも一層大きな電圧範囲にわたって動作することが可能である。従って、ＩＧＦＥＴ１３２の領域８４０，８４２，８４４，８５０，８５２，８５６，８５８，８６０，８６２，８６４，８６６，８６８は、夫々、ＩＧＦＥＴ１２８の領域７８０，７８２，７８４，７９０，７９２，７９６，７９８，８００，８０２，８０４，８０６，８０８と同じに構成されている。
【０５８６】
ＩＧＦＥＴ１２８の主要Ｓ／Ｄ部分７８０Ｍ及び７８２Ｍ及びＩＧＦＥＴ１３２の主要Ｓ／Ｄ部分８４０Ｍ及び８４２Ｍは、通常、ＮチャンネルＩＧＦＥＴ１０８の主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍと同時にＮ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。ＩＧＦＥＴ１２８のＳ／Ｄ延長部７８０Ｅ及び７８２Ｅ及びＩＧＦＥＴ１３２のＳ／Ｄ延長部８４０Ｅ及び８４２Ｅは、通常、ＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅと同時にＮ型浅いＳ／Ｄ延長部ドーパントのイオン注入によって画定される。従って、ＩＧＦＥＴ２２８のＳ／Ｄゾーン７８０及び７８２における及びＩＧＦＥＴ１３２のＳ／Ｄゾーン８４０及び８４２におけるＮ型ドーパント分布は、ＩＧＦＥＴ１０８のＳ／Ｄゾーン４４０及び４４２におけるＮ型ドーパント分布と基本的に同じである。ＩＧＦＥＴ１０８のＮ型上部表面及び垂直ドーパント分布について行なった説明はＩＧＦＥＴ１２８及び１３２のＮ型上部表面及び垂直ドーパント分布に対して適用される。
【０５８７】
図１１−９を継続して参照すると、低いＶＴの大きさの対称的ネイティブ高電圧ＮチャンネルＩＧＦＥＴ１３４は、上部半導体表面に沿ってのアクティブ半導体島状部１７４内に位置されている一対のほぼ同一のＮ型Ｓ／Ｄゾーン８７０及び８７２を有している。Ｓ／Ｄゾーン８７０及び８７２は、ＩＧＦＥＴ１３４用のＰ型ボディ物質を構成しているＰ−基板領域１３６のチャンネルゾーン８７４によって分離されている。Ｐ−ボディ物質基板領域１３６は、（ａ）Ｎ型Ｓ／Ｄゾーン８７０と第１ＰＮ接合８７６、及び（ｂ）Ｎ型Ｓ／Ｄゾーン８７２と第２ＰＮ接合８７８、を形成している。各Ｎ型Ｓ／Ｄゾーン８７０又は８７２は、非常に高度にドープした主要部分８７０Ｍ又は８７２Ｍ及び一層軽度にドープしているが尚且つ高度にドープしている横方向延長部８７０Ｅ又は８７２Ｅ，から構成されている。
【０５８８】
ＩＧＦＥＴ１３４は、更に、ｔＧｄＨの高い厚さの値にあるゲート誘電体層８８６、ゲート電極８８８、誘電体側壁スペーサ８９０及び８９２、及びメタルシリサイド層８９４，８９６，８９８を包含している。図１１−８と１１−９との比較は、ネイティブＮチャンネルＩＧＦＥＴ１３４及び１３０との間の唯一の構造的差異は、ＩＧＦＥＴ１３４がＩＧＦＥＴ１３０よりも一層大きなゲート誘電体厚さのものであり、従ってＩＧＦＥＴ１３４はＩＧＦＥＴ１３０よりも一層大きな電圧範囲にわたり動作可能であること、を示している。従って、ＩＧＦＥＴ１３４の領域８７０，８７２，８７４，８８６，８８８，８９０，８９２，８９４，８９６，８９８は、ＩＧＦＥＴ１３０の領域８１０，８１２，８１４，８２６，８２８，８３０，８３２，８３４，８３６，８３８と夫々同じに構成されている。
【０５８９】
ＩＧＦＥＴ１３０主要Ｓ／Ｄ部分８１０Ｍ及び８１２Ｍ及びＩＧＦＥＴ１３４の主要Ｓ／Ｄ部分８７０Ｍ及び８７２Ｍは、通常、ＩＧＦＥＴ１１２の主要Ｓ／Ｄ部分５２０Ｍ及び５２２Ｍと同時に、従って、通常、ＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍ（及び主要ソース部分２４０Ｍ）と同時に、Ｎ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。ＩＧＦＥＴ１３０のＳ／Ｄ延長部８１０Ｅ及び８１２Ｅ及びＩＧＦＥＴ１３４のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅは、通常、ＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅと同時に、従って、通常、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅと同時に、Ｎ型ディープＳ／Ｄ延長部ドーパントのイオン注入によって画定される。その結果、ＩＧＦＥＴ１３０の各Ｓ／Ｄゾーン８１０又は８１２における及びＩＧＦＥＴ１３４の各Ｓ／Ｄゾーン８７０又は８７２におけるＮ型ドーパント部分は、ＩＧＦＥＴ１００のドレイン２４２におけるドーパント分布と基本的に同じである。ＩＧＦＥＴ１００の上部表面及び垂直ドーパント分布について行なった説明は、ＩＧＦＥＴ１３０のＳ／Ｄゾーン８１０及び８１２及びＩＧＦＥＴ１３４のＳ／Ｄゾーン８７０及び８７２における上部表面及び垂直ドーパント分布に適用される。
【０５９０】
対称的ネイティブ高電圧公称ＶＴＮチャンネルＩＧＦＥＴ１３２のスレッシュホールド電圧ＶＴは、０．３μｍの近傍における描画チャンネル長ＬＤＲ及び６−６．５ｎｍのゲート誘電体厚さにおいて、通常、０．５Ｖ乃至０．７Ｖであり、典型的には０．６Ｖである。対称的ネイティブ高電圧低ＶＴＮチャンネルＩＧＦＥＴ１３４のスレッシュホールド電圧ＶＴは、０．１μｍの描画チャンネル長ＬＤＲで６−６．５ｎｍのゲート誘電体厚さにおいて、通常は−０．３Ｖ乃至−０．０５Ｖであり、典型的には−０．２Ｖ乃至０．１５Ｖである。対称的ネイティブＩＧＦＥＴ１３２及び１３４は、例えば３．０Ｖの動作範囲等の高電圧アナログ及びデジタル適用例に対して特に適している。
【０５９１】
Ｍ．現在のＩＧＦＥＴの全てに通常適用可能な情報
例示したＮチャンネルＩＧＦＥＴのゲート電極は、好適には、全て、図１１の例における非常に高度にＮ型にドープしたポリシリコンから構成されている。代替的には、例示したＮ型ＩＧＦＥＴのゲート電極は、耐火性メタル、メタルシリサイド、又は導電性であるように十分にＰ型にドープしたポリシリコン等のその他の導電性物質で形成することが可能である。図１１の例においては、例示したＰチャンネルＩＧＦＥＴのゲート電極は、好適には、全て、非常に高度にＰ型にドープしたポリシリコンから構成されている。例示したＰチャンネルＩＧＦＥＴのゲート電極は、代替的に、耐火性メタル、メタルシリサイド、又は導電性であるように十分にＮ型にドープしたポリシリコン等のその他の導電性物質で形成することが可能である。各この様な耐火性メタル又はメタルシリサイドは、スレッシュホールド電圧ＶＴの適切な値を達成するように適宜の仕事関数を有するように選択されている。
【０５９２】
各ゲート電極２６２，３０２，３４６，３８６，４６２，５０２，５３８，５６８，５９８，６２８，６６２，７０２，７３８，７６８，７９８，８２８，８５８又は８８８及び上側に存在するメタルシリサイド層２６８，３０８，３５２，３９２，４６８，５０８，５４４，５７４，６０４，６３４，６６８，７０８，７４４，７７４，８０４，８３４，８６４又は８９４の結合は、複合ゲート電極としてみることが可能である。該メタルシリサイド層は、典型的に、コバルトシリサイドから構成されている。ニッケルシリサイド又はプラチナシリサイドをメタルシリサイド層に対して代替的に使用することが可能である。
【０５９３】
例示したＩＧＦＥＴのゲート側壁スペーサ２６４，２６６，３０４，３０６，３４８，３５０，３８８，３９０，４６４，５０４，５０６，５４０，５４２，５７０，５７２，６００，６０２，６３０，６３２，６６４，６６６，７０４，７０６，７４０，７４２，７７０，７７２，８００，８０２，８３０，８３２，８６０，８６２，８９０，８９２の各々は、便宜上、ＩＧＦＥＴの幅の方向に見た場合に概略的に曲がった斜辺を有する直角三角形のような形状での断面として図１１に示されている。この様なスペーサ形状は、ここでは、湾曲型三角形形状として呼称する。ゲート側壁スペーサは、「Ｌ」形状のようなその他の形状を有することが可能である。ゲート側壁スペーサの形状は、ＩＧＦＥＴ製造期間中に著しく修正される場合がある。
【０５９４】
ＩＧＦＥＴ特性を改善するために、ゲート側壁スペーサは、好適には、上に引用した国際特許出願、＿＿＿＿＿＿、代理人ドケット番号ＮＳ−７１９２ＷＯ、に記載されているように処理される。特に、ゲート側壁スペーサは、湾曲型三角形形状のものであるように初期的に形成される。メタルシリサイド層の形成前に、ゲート側壁スペーサはメタルシリサイド層の形成を容易化させるために、Ｌ形状のものに修正される。従って、ゲート側壁スペーサは図１１の半導体構成体においてはＬ形状をしている。
【０５９５】
空乏領域（不図示）が、ＩＧＦＥＴ動作期間中に各例示したＩＧＦＥＴのチャンネルゾーンの上部表面に沿って延在している。各表面空乏領域は次式で与えられるような最大厚さｔｄｍａｘを有している。
【０５９６】
【数３】
2012522361.tif 000007
【０５９７】
尚、ＫＳは半導体物質（ここでは、シリコン）の相対的誘電率であり、ε０は自由空間（真空）の誘電率であり、φＴは転移電位であり、ｑは電子電荷であり、ＮＣはＩＧＦＥＴのチャンネルゾーンにおける平均正味ドーパント濃度である。転移電位φＴは次式から決定されるフェルミ電位φＦの２倍である。
【０５９８】
【数４】
2012522361.tif 000008
【０５９９】
尚、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｎｉは真性（イントリンシック）キャリア濃度である。
【０６００】
式３及び４を使用して、各例示した高電圧ＩＧＦＥＴの表面空乏領域の最大厚さｔｄｍａｘは、通常、０．０５μｍ未満であり、典型的には、０．０３μｍの近傍である。同様に、各延長型ドレインＩＧＦＥＴ１０４又は１０６の表面空乏領域の最大厚さｔｄｍａｘは、通常、０．０６μｍ未満であり、典型的には、０．０４μｍの近傍である。各例示した低電圧ＩＧＦＥＴの表面空乏領域の最大厚さｔｄｍａｘは、通常、０．０４μｍ未満であり、典型的には、０．０２μｍ近傍である。
【０６０１】
Ｎ．混合信号適用例に適した相補的ＩＧＦＥＴ構成体の製造
Ｎ１．一般的な製造情報
図３３ａ―３３ｃ，３３ｄ（１）−ｙ（１），３３ｄ（２）−３３ｙ（２），３３ｄ（３）−３３ｙ（３），３３ｄ（４）−３３ｙ（４），３３ｄ（５）−３３ｙ（５）（集約的に「図３３」）は、例示したＩＧＦＥＴの全て、即ち、非対称的相補的ＩＧＦＥＴ１００及び１０２、延長型ドレイン相補的ＩＧＦＥＴ１０４及び１０６、非対称的相補的ＩＧＦＥＴ１００及び１０２、延長型ドレイン相補的ＩＧＦＥＴ１０４及び１０６、対称的非ネイティブＮチャンネルＩＧＦＥＴ１０８，１１２，１１６，１２０，１２４、夫々対応する対称的非ネイティブＰチャンネルＩＧＦＥＴ１１０，１１４，１１８，１２２，１２６及び対称的ネイティブＮチャンネルＩＧＦＥＴ１２８，１３０，１３２，１３４、を包含しているＣＩＧＦＥＴ半導体構成体を製造するための半導体プロセスを例示している。本製造プロセスの図例を容易化するために、例示したＩＧＦＥＴの長チャンネルバージョンに対する製造ステップが図３３に図示してある。
【０６０２】
ディープＮウエル２１０及び２１２を包含するディープＮウエルの形成までの例示したＩＧＦＥＴの製造に関与するステップは、一般的に、図３３ａ−３３ｃに示してある。図３３ｄ（１）−３３ｙ（１）は、特に、図１１−１に図示した如く、相補的ＩＧＦＥＴ１００及び１０２へ通じる後のステップを示している。図３３ｄ（２）−３３ｙ（２）は図１１−２に示したように、特に、相補的ＩＧＦＥＴ１０４及び１０６へ通じる後のステップを示している。図３３ｄ（３）−３３ｙ（３）は、特に、図１１−３に図示したように相補的ＩＧＦＥＴ１０８及び１１０に通じる後のステップを示している。図３３ｄ（４）−３３ｙ（４）は、特に、図１１−４に図示したように、相補的ＩＧＦＥＴ１１２及び１１４へ通じる後のステップを示している。図３３ｄ（５）−３３ｙ（５）は、特に、図１１−５に図示したように、相補的ＩＧＦＥＴ１１６及び１１８へ通じる後のステップを示している。
【０６０３】
図３３は、図１１−６乃至１１−９に種々に示しているように、相補的ＩＧＦＥＴ１２０及び１２２、相補的ＩＧＦＥＴ１２４及び１２６、又はネイティブＮチャンネルＩＧＦＥＴ１２８，１３０，１３２，１３４のいずれかに通じる後のステップを示しているものではない。しかしながら、ＩＧＦＥＴ１２０，１２２，１２４，１２６，１２８，１３０，１３２，１３４へ特に通じる後のステップの説明は、図１１のＣＩＧＦＥＴ構成体を製造するための以下の説明内に組み込まれている。
【０６０４】
図３３の半導体製製造プロセスは、より詳細には、例示したＩＧＦＥＴに加えて、多数のタイプの半導体装置を製造する能力を提供する半導体製造プラットフォームである。例えば、各例示した対称的長チャンネルＩＧＦＥＴの短チャンネルバージョンは、例示した対称的長チャンネルＩＧＦＥＴを製造する場合に使用される製造ステップに従って同時的に製造することが可能である。ＩＧＦＥＴ１０８，１１０，１１２，１１４，１１６，１１８の短チャンネルバージョンは、長チャンネルＩＧＦＥＴ１０８，１１０，１１２，１１４，１１６，１１８よりも一層短いチャンネル長のものであるが、それ以外は、一般的には、図３３に示されているように同じ中間ＩＧＦＥＴの様相のものである。例示した対称的長チャンネルＩＧＦＥＴ及びそれらの短チャンネルバージョンの同時的製造は、長チャンネル及び短チャンネルＩＧＦＥＴの両方に対するパターンを有するマスキングプレート（レチクル）で実現される。
【０６０５】
抵抗、コンデンサ、及びインダクタは、図３３の半導体製造プラットフォームで容易に与えることが可能である。抵抗は、モノシリコン型及びポリシリコン型の両方とすることが可能である。バイポーラトランジスタ、ＮＰＮ及びＰＮＰの両方、は例示したＩＧＦＥＴを製造するために必要なステップ数を増加させること無しにダイオードと共に設けることが可能である。更に、バイポーラトランジスタは、上に引用した国際特許出願＿＿＿＿＿、代理人ドケット番号ＮＳ−７３０７ＷＯ、に記載されている数個の付加的なステップを使用して設けることが可能である。
【０６０６】
図３３の半導体製造プラットフォームは、ディープＮウエル２１０及び２１２が例であるディープＮウエルを選択的に与えるための能力を包含している。本ＣＩＧＦＥＴにおける特定の位置におけるディープＮウエルの有無は、ディープＮウエルを画定する場合に使用されるマスキングプレートがその位置においてディープＮウエルに対するパターンを有しているか又は有していないかに依存する。
【０６０７】
非対称的ＩＧＦＥＴ１００及び１０２がディープＮウエル２１０を使用することに注意すると、ディープＮウエルを欠如する各非対称的ＩＧＦＥＴ１００又は１０２のバージョンは、ディープＮウエルを欠如するＩＧＦＥＴ１００又は１０２のバージョンに対してその位置においてディープＮウエルを画定することを回避するためのディープＮウエルマスキングプレートを構成することによってディープＮウエル２１０を有するＩＧＦＥＴ１００又は１２０を形成するために使用する製造ステップに従って同時的に形成することが可能である。相補的な態様で、ディープＮウエルを欠如する各例示した非ネイティブ対称的ＩＧＦＥＴを形成するために使用する製造ステップを同時的に使用して、例示した対称的ＩＧＦＥＴのそのバージョンに対してその位置にディープＮウエルを画定するためにディープＮウエルマスキングプレートを構成することによってディープＮウエルを有するバージョンにおいてそれを設けることが可能である。このことは、又、例示した対称的ＩＧＦＥＴの短チャンネルバージョンに適用される。
【０６０８】
上述した変形例のいずれかを包含する例示したＩＧＦＥＴのいずれか一つの製造は、図３３の半導体製造プラットフォームのいずれかの特定の実現例から削除することが可能である。その場合には、このように削除されたＩＧＦＥＴを製造する場合に使用されるいずれかのステップは、そのステップが本プラットフォーム実現例において製造中のその他のＩＧＦＥＴを製造する場合に使用されない限り、本半導体製造プラットフォームのその実現例から削除することが可能である。
【０６０９】
半導体ボディ内に注入した半導体ドーパントのイオンは衝突軸に対してほぼ平行な上部半導体表面上に衝突する。上部半導体表面上に一般的に非垂直なイオン衝突の場合、その衝突軸は垂直、即ち上部（又は下部）半導体表面に対してほぼ直角に延在する仮想的垂直線、より詳細には上部（又は下部）半導体表面に対してほぼ平行に延在する面に対して直角に延在する仮想的垂直線、に対して傾斜角度αにある。ＩＧＦＥＴのゲート誘電体層が上部半導体表面に対して横方向にほぼ平行に延在するので、傾斜角度αは、代替的に、ＩＧＦＥＴのゲート誘電体層に対してほぼ直角に延在する仮想的垂直線から測定されるものとして記載することが可能である。
【０６１０】
イオン注入した半導体ドーパントの範囲は、一般的には、イオンが注入した物質に入る注入表面上の点からその注入した物質におけるドーパントの最大濃度の位置まで移る場合に、ドーパント含有種のイオンが注入した物質を介して移動する距離として定義される。半導体ドーパントが傾斜角度αの非ゼロの値においてイオン注入される場合には、注入範囲は、注入表面から注入した物質内のドーパントの最大濃度の位置までの深さを越える。イオン注入した半導体ドーパントの範囲は、代替的に、ドーパント含有種のイオンが停止する前に注入した物質を介して移動する平均距離として定義される。注入範囲に対するこれらの２つの定義は、典型的に、ほぼ同じ数値結果を発生する。
【０６１１】
ハローポケットイオン注入ステップ及びＳ／Ｄ延長部イオン注入ステップの幾つかの他に、図３３の半導体製造プラットフォームにおけるイオン注入ステップの全ては上部（下部）半導体表面に対してほぼ垂直に実施される。より詳細には、ほぼ垂直なイオン注入ステップの幾つかは、事実上、上部半導体表面に対して垂直に、即ち実質的にゼロの値の傾斜角度αにおいて、実施される。傾斜角度αの値は、傾斜角度αに対して何らの値又は値の範囲が与えられることのない以下に説明する各イオン注入においては実質的にゼロである。
【０６１２】
ほぼ垂直なイオン注入ステップの残部は、傾斜角度αを小さな値、典型的には７°、に設定して実施される。この垂直性からの小さな逸れは、不所望なイオンチャンネリング効果を回避するために使用される。便宜上、垂直性からのこの小さな逸れは、通常、図３３には示されていない。
【０６１３】
角度の付いたイオン注入は、傾斜角度αの顕著な非ゼロ値における半導体ドーパントのイオン注入のことを意味している。角度付きイオン注入の場合、傾斜角度αは、通常、少なくとも１５°にある。ＩＧＦＥＴが１個のハローポケット部分又は一対のハローポケット部分を有するかに依存して、角度付きイオン注入は各この様なハローポケット部分に対する半導体ドーパントをＩＧＦＥＴに与えるために通常使用される。角度付きイオン注入は、又、時々、Ｓ／Ｄ延長部を具備するＩＧＦＥＴの或るものを与えるために使用される。傾斜角度αは、通常、各特定の角度付きイオン注入期間中に一定であるが、時々、角度付き注入期間中に変化させることが可能である。
【０６１４】
上部（又は下部）半導体表面に対して概して平行に延在している面に対して垂直に見た場合に、その面に対する傾斜角度の衝突軸の画像は少なくとも１つのＩＧＦＥＴの長手方向に対して方位角βにあり、従って半導体ボディの主たる横方向の一つに対して方位角βにある。非ゼロ値の傾斜角度αにおける各イオン注入は、通常、方位角βの一つ又はそれ以上の非ゼロ値において実施される。このことは、角度付きイオン注入及びイオンチャンネリングを回避するために典型的には７°の傾斜角度αの小さな値において実施される傾斜注入の両方に適用される。
【０６１５】
傾斜角度αの非ゼロ値においてのイオン注入の殆どは、通常、一つ又はそれ以上の対の異なる間の方位角ベータで実施される。各対の値の方位角ベータは、通常、約１８０°だけ異なる。ほぼ同じドーズ量のイオン注入した半導体ドーパントが、通常、該対の方位角値の各々の２つの値の各々において与えられる。
【０６１６】
傾斜イオン注入期間中に半導体ドーパントを受け取る一群のＩＧＦＥＴにおける全てのＩＧＦＥＴの長手方向が半導体ボディの同じ主たる横方向に延在している場合には、約１８０°だけ異なる一対の方位角値が必要であるに過ぎない。その場合には、全注入ドーズ量の半分を該方位角値の内の一方において供給することが可能であり、且つ該全注入ドーズ量の残りの半分を他方の方位角値において供給する。該２つの方位角値に対する一つの選択は、ＩＧＦＥＴの長手方向に対して平行に延在する半導体ボディの主たる横方向に対して０°及び１８０°である。
【０６１７】
方位角βの４つの異なる値、即ち２対の異なる方位角値、を、その長手方向が半導体ボディの主たる横方向の両方に種々に延在する一群のＩＧＦＥＴに関して同時的に実施する傾斜イオン注入に対して使用することが可能である。この場合には、各相次ぐ対の値の方位角ベータは、通常、約９０°異なる。換言すると、４つの値の方位角ベータはβ０、β０＋９０°、β＋１８０°、β０＋２７０°であり、β０は０°から９０°直前までの範囲の基本方位角値である。例えば、基本値β０が４５°である場合には、方位角βの４つの値は４５°、１３５°、２２５°、３１５°である。９０°の角度増分での４つの方位角値におけるイオン注入は４象限注入（four-quadrant implant）として呼称される。全注入ドーズ量の約四分の一がこれら４つの方位角値の各々において供給される。
【０６１８】
傾斜角度αが通常は少なくとも１５°である角度付きイオン注入を含む傾斜イオン注入は、種々のその他の態様で行なうことが可能である。角度付きイオン注入が一群の非対称的ＩＧＦＥＴにおける各々にソース延長部のみを与えるか又はソース側ハローポケット部分のみを与えるように同じ配向を有するようにレイアウトされた該一群の非対称的ＩＧＦＥＴに関して同時的に実施される場合に、該角度付き注入は僅かに単一の値、例えば０°、の方位角βにおいて行なうことが可能である。傾斜イオン注入は、又、方位角βが時間と共に変化するように半導体ドーパントの供給源に対して半導体ボディを回転させながら行なうことも可能である。例えば、方位角βは可変又は一定のレートで時間と共に変化することが可能である。その場合に、注入ドーズ量は典型的に可変又は一定のレートで半導体ボディに対して供給される。
【０６１９】
傾斜イオン注入は異なる傾斜注入ステップにおいて異なる態様で行なうことが可能であるが、それらのゲート電極の形状を画定した後に一群のＩＧＦＥＴに関して同時的に実施される各傾斜注入は、好適には、β０、β０＋９０°、β０＋１８０°、β０＋２７０°の４個の方位角値において且つ各方位角値において全注入ドーズ量の約四分の一を供給して行なわれる。半導体ボディ上に一方向に配向されたＩＧＦＥＴの傾斜注入特性は、該半導体ボディ上に別の態様で別の方向に配向される場合のある同じ構成のＩＧＦＥＴの傾斜イオン注入特性と夫々実質的に同じである。このことは、図３３の半導体製造プラットフォームの実現に従って製造されるＩＣをＩＣ設計者が設計する場合に容易とさせる。
【０６２０】
ゲート電極形状が画定され且つ半導体ボディの一つ又はそれ以上の選択した部分内にホトレジストマスク内の一つ又はそれ以上の開口を介して半導体ドーパントを導入するために使用した後に実施される各イオン注入において、ホトレジストマスク、ゲート電極（又はそれらのプリカーサー即ち前駆体）、及びゲート電極の側部に沿って位置されている任意の物質の結合は、半導体ボディ上に衝突するドーパントのイオンに対するドーパントブロッキングシールドとして作用する。ゲート電極の側部に沿って位置されている物質は、ゲート電極の少なくとも横断方向側部に沿って位置されている誘電体側壁スペーサを包含する場合がある。
【０６２１】
該イオン注入がその様に注入される領域、例えばハローポケット部分及びゲート電極下側を著しく延在しているＳ／Ｄ延長部の幾つか、の物質で方位角βの４つの９０°増分値において実施される角度付き注入である場合には、該ドーパントブロッキングシールドは各ゲート電極下側の注入した物質をして４つの増分的β値の内の２つを越えることのない値において衝突するイオンを受け取らせる場合がある。基本方位角値β０がゼロであり、該４つの方位角値が０°、９０°、１８０°、２７０°である場合には、ゲート電極下側の物質は４つの０°、９０°、１８０°、２７０°の値の内で対応する一つのみにおいて衝突するイオンを受け取る。この衝突するイオンのドーズ量Ｎ’は１象限（one quadrant）ドーズ量Ｎ’１として呼称される。
【０６２２】
基本方位角値β０がゼロよりも一層大きい場合には、ゲート電極下側の物質は主に４つのβ０、β０＋９０°、β０＋１８０°、β０＋２７０°の内の対応する一つにおいて衝突する幾らかのイオン及び該４つのβ０、β０＋９０°、β０＋１８０°、β０＋２７０°の内の対応する隣接する一つにおいて衝突する他のイオンを受け取る。ゲート電極下側の物質によって受け取られるイオンの全ドーズ量Ｎ’はほぼ次式で表される。
【０６２３】
【数５】
2012522361.tif 000009
【０６２４】
ゲート電極下側の物質によって受け取られるイオンの最大ドーズ量Ｎ’ｍａｘは、基本方位角値β０が４５°である場合に発生する。式５を使用して、最大ドーズＮ’ｍａｘはＳＱＲＴ（２）Ｎ’１である。尚、ＳＱＲＴ（２）は２の平方根を表している。ＳＱＲＴ（２）はほぼ１．４であるから、最大ドーズ量Ｎ’ｍａｘは１象限ドーズ量Ｎ’Ｉよりも約４０％一層高いに過ぎない。便宜上、ゲート電極下側の物質によって受け取られるイオンのドーズ量Ｎ’は、そうでないことが表示されない限り、ここでは、１象限ドーズＮ’１として近似するが、実際のドーズ量Ｎ’は基本方位角値β０に依存してＮ’Ｉから約１．４Ｎ’１変化する。
【０６２５】
図３３の製造プロセスにおけるＮ型イオン注入の各々において使用されるＮ型半導体ドーパントのドーパント含有粒子種は、そうでないことが表示されない限り、元素形態における特定したＮ型ドーパントから構成される。換言すると、各Ｎ型イオン注入は、ドーパント元素を含有する化合物のイオンでよりも、特定したＮ型ドーパント元素のイオンで実施される。Ｐ型イオン注入の各々において使用されるＰ型半導体ドーパントのドーパント含有粒子種は、元素又は化合物形態にある通常はボロンであるＰ型ドーパントから種々に構成されている。従って、各Ｐ型イオン注入は、通常、ボロンイオンで、又は二フッ化ボロン等のボロンを含有する化合物のイオンで実施される。各イオン注入期間中のイオン化荷電状態は、そうでないことが表示されない限り、正のタイプの単一イオン化即ち一価イオンである。
【０６２６】
Ｎ型ドーパント及びＰ型ドーパントは、昇温動作期間中、即ち室温よりも著しく一層大きな温度、横方向及び垂直方向の両方に拡散する。ソース／ドレインゾーン及びハローポケット部分を画定するために使用されるドーパントの横方向及び垂直方向の拡散は、概略、図３３に示してある。空の主要ウエル領域を画定するドーパントの上方垂直拡散は図３３に示してある。何故ならば、これらのドーパントの上方拡散は本ＣＩＧＦＥＴ構成体における空の主要ウエル領域を使用することの利点を享受するために重要だからである。図示の便宜上、空の主要ウエルドーパントの下方への及び横方向への拡散は図３３には示していない。図３３は更にその他のウエルドーパントのいずれかの拡散を概略的に示すものでもない。
【０６２７】
各アニール又は昇温において実施されるものとして以下に説明するその他の操作は、ランプアップ（ramp-up）セグメント及びランプダウン（ramp-down）セグメントを包含している。ランプアップセグメント期間中、その時に存在する半導体構成体の温度は低い値から表示された昇温へ増加される。半導体構成体の温度は、表示された昇温から低温へランプダウンセグメント期間中に減少される。各アニール又はその他の高温操作に対して以下に与える時間期間は、半導体構成体が表示した昇温にある時間である。スパイクアニールに対しては表示された昇温における時間期間は与えられていない。何故ならば、ランプダウンセグメントはランプアップセグメントが終了する直後に開始し、且つ半導体構成体の温度は表示された昇温に到達するからである。
【０６２８】
図３３における製造ステップの内の幾つかにおいて、２個のＩＧＦＥＴに対するアクティブ半導体領域上方においてホトレジストマスクを介して即ち貫通して開口が延在している。これら２個のＩＧＦＥＴが図３３の例示的断面において互いに横方向に隣接して形成される場合には、該２個のホトレジスト開口は図３３においては単一の開口として図示されるが、それらは別個の開口として以下においては記載する場合がある。
【０６２９】
図３３の図面において表れる参照記号の終わりにおける文字「Ｐ」は、図１１に示されており且つそこでは「Ｐ」に先行する参照記号の部分によって識別される領域に対するプリカーサー即ち前駆体を表している。そのプリカーサーが図１１における対応する領域をほぼ構成するのに十分に進化している場合には、文字「Ｐ」は図３３の図面における参照記号から削除している。
【０６３０】
図３３ｄ（１）−３３ｙ（１），３３ｄ（２）−３３ｙ（２），３３ｄ（３）−３３ｙ（３），３３ｄ（４）−３３ｙ（４），３３ｄ（５）−３３ｙ（５）の断面図は、後の図におけるホトレジストマスク等の品目の存在に起因して半導体構成体の一部が２つの連続する断面図において実質的に同じである多くの状態を包含しており、それは、先の図から後の図へ移る場合に、半導体構成体のその部分において変化が発生することを実質的に防止している。図３３の例示を簡単化させるために、これらの状態の各々における後の図は、しばしば、かなり減少させた符号付けで与えてある。
【０６３１】
Ｎ２．ウエル形成
図３３の製造プロセスの開始点は、典型的に、高度にドープしたＰ型基板９２０及び上側に存在する軽度にドープしたＰ型エピタキシャル層１３６Ｐからなるモノシリコン半導体ボディである。図３３ａを参照のこと。Ｐ＋基板９２０は、約０．０１５Ω・ｃｍの典型的な固有抵抗を得るために４×１０１８−５×１０１８原子数／ｃｍ３の濃度へボロンでドープした＜１００＞モノシリコンで形成されている半導体ウエハである。便宜上、基板９２０は図３３の残部においては図示していない。代替的に、開始点は単にＰ−エピタキシャル層１３６Ｐと実質的に同じに軽度にドープしたＰ型基板とすることが可能である。
【０６３２】
エピタキシャル層１３６Ｐは、典型的な固有抵抗の３０Ω・ｃｍを達成するために約４×１０１４原子数／ｃｍ３の濃度へボロンで軽度にドープしたＰ型のエピタキシャル成長させた＜１００＞モノシリコンから構成されている。エピタキシャル層１３６Ｐの厚さは典型的に５．５μｍである。図３３の製造プロセスの開始点が軽度にドープしたＰ型基板である場合には、品目１３６ＰはＰ−基板である。
【０６３３】
例示したＩＧＦＥＴの全てに対してアクティブ半導体島状部を包含する一群の横方向に分離されたアクティブモノシリコン半導体島状部９２２を画定するために、図３３ｂに示したように、ｐ−エピタキシャル層（又はＰ−基板）１３６Ｐの上部表面に沿ってフィールド絶縁体領域１３８が設けられている。例示したＩＧＦＥＴに対するアクティブ島状部は図３３ｂにおいては個別的に示してはいない。アクティブ島状部９２２の付加的なもの（図３３ｂにおいては別々に示していない）を使用して主要ウエル領域１８０，１８２，１８４Ａ，１８６Ａ，１８８，１９０，１９２，１９４，１９６，１９８，２００，２０２，２０４，２０６、ディープＮウエル領域２１０，２１２、及び基板領域１３６への電気的コンタクトを与える。
【０６３４】
フィールド絶縁体１３８は、好適には、トレンチ酸化物技術に従って形成されるが、局所的酸化技術に従って形成することが可能である。フィールド絶縁体１３８の深さｙＦＩは、通常、０．３５−０．５５μｍであり、典型的には０．４５μｍである。フィールド絶縁体１３８を与える場合に、シリコン酸化物の薄いスクリーン絶縁層９２４がエピタキシャル層１３６Ｐの上部表面に沿って熱成長される。
【０６３５】
ディープＮウエル２１０及び２１２及びその他のディープＮウエルに対する位置の上方に開口を有するホトレジストマスク９２６が、図３３ｃに示されるように、スクリーン酸化物層９２４の上に形成される。ディープＮウエルドーパントは、ホトレジスト９２６における開口を介して、スクリーン酸化物９２４の露出セクションを介して、且つ下側に存在するモノシリコンの垂直方向に対応する部分内に中程度のドーズ量でイオン注入されて、一群の横方向に離隔されたディープＮ型ウエル領域９２８を画定し、その内の一つが図３３ｃに示されている。ホトレジスト９２６を除去する。上部半導体表面の下側に位置されており且つアクティブ島状部９２２の選択したもの内に上方へ延在するディープＮウエル領域９２８は、夫々、ディープＮウエル領域２１０及び２１２及びその他のディープＮウエルのプリカーサーを構成する。
【０６３６】
ディープＮウエルドーパントのドーズ量は、通常、１×１０１３−１×１０１４イオン数／ｃｍ２であり、典型的には１．５×１０１３イオン数／ｃｍ２である。ディープＮウエルドーパントは、通常、燐又は砒素から構成されている。燐がディープＮウエルドーパントを構成する典型的な場合には、注入エネルギは、通常、１，０００−３，０００ｋｅＶであり、典型的には１，５００ｋｅＶである。
【０６３７】
初期的迅速熱アニール（「ＲＴＡ」）が結果的に得られる半導体構成体に関して実施して格子損傷を修復し且つ注入したディープＮウエルドーパントの原子をエネルギ的に一層安定な状態に配置させる。該初期的ＲＴＡは非反応性環境において９００−１０５０℃において、典型的には９５０−１０００℃において、５−２０秒で、典型的には１０秒の間実施する。該ディープＮウエルドーパントはこの初期的ＲＴＡ期間中に垂直方向及び横方向に拡散する。このドーパント拡散は図３３には示していない。
【０６３８】
図３３のプロセスの残部においては、各処理段階におけるＣＩＧＦＥＴ構成体が５つの図「３３ｚ（１）」、「３３ｚ（２）」、「３３ｚ（３）」、「３３ｚ（４）」、「３３ｚ（５）」に示されており、尚「ｚ」は「ｄ」乃至「ｙ」へ変化する文字である。各図３３ｚ（１）は、図１１における非対称的高電圧ＩＧＦＥＴ１００及び１０２を形成するためになされる付加的な処理を示している。各図３３ｚ（２）は、図１１−２における非対称的延長型ドレインＩＧＦＥＴ１０４及び１０６を形成するためになされる付加的な処理を示している。各図３３ｚ（３）は、図１１−３における対称的低電圧低リークＩＧＦＥＴ１０８及び１１０を形成するためになされる付加的な処理を示している。各図３３ｚ（４）は、図１１−４における対称的低電圧低ＶＴＩＧＦＥＴ１１２及び１１４を形成するためになされる付加的な処理を示している。各図３３ｚ（５）は、図１１−５における対称的高電圧公称ＶＴＩＧＦＥＴ１１６及び１１８を形成するためになされる付加的な処理を示している。図３３ｚ（１）−３３ｚ（５）の各グループは、便宜上、集約的に以下においては「図３３ｚ」として呼称し、尚、「ｚ」は「ｄ」乃至「ｙ」へ変化する。例えば、図３３ｄ（１）乃至３３ｄ（５）は集約的に「図３３ｄ」として呼称する。
【０６３９】
非対称的ＰチャンネルＩＧＦＥＴ１０２に対する島状部１４２の上方、対称的ＰチャンネルＩＧＦＥＴ１１４に対する島状部１５４の上方、及び延長型ドレインＩＧＦＥＴ１０４及び１０６のＮ型空の主要ウエル領域１８４Ｂ及び１８６Ａに対する位置の上方に開口を有するホトレジストマスク９３０が図３３ｄに図示した如くにスクリーン酸化物層９２４上に形成される。ＩＧＦＥＴ１０６のＰ型空の主要ウエル領域１８６Ｂに対する意図した位置に最も近い空の主要ウエル１８６Ａの側部を画定するホトレジスト９３０の端部は、空のウエル１８６Ａ及び１８６Ｂの間の分離距離ＬＷＷを制御するために臨界的に制御される。クリチカル（critical）ホトレジスト９３０も対称的ＰチャンネルＩＧＦＥＴ１２６に対する島状部１６６の上方に開口（不図示）を有している。
【０６４０】
Ｎ型空の主要ウエルドーパントが、ホトレジスト９３０における開口を介して、スクリーン酸化物９２４の露出セクションを介して、且つ下側に位置しているモノシリコンの対応する部分内に中程度のドーズ量でイオン注入されて、（ａ）ＩＧＦＥＴ１０２及び１１４の夫々の空の主要ウエル領域１８２及び１９４に対するＮプリカーサー１８２Ｐ及び１９４Ｐ、（ｂ）ＩＧＦＥＴ１０４及び１０６の夫々の空の主要ウエル領域１８４Ｂ及び１８６Ｂに対するＮプリカーサー１８４ＢＰ及び１８６ＡＰ、及び（ｃ）ＩＧＦＥＴ１２６の空の主要ウエル領域２０６に対するＮプリカーサー（不図示）を画定する。ホトレジスト９３０を除去する。Ｎプリカーサー空の主要ウエル１８２Ｐ及び１８６ＡＰは、夫々、プリカーサー２１０Ｐ及び２１２Ｐ内へディープＮウエル領域２１０及び２１２へ延在しているが、その途中までである。
【０６４１】
Ｎ型空の主要ウエルドーパントのドーズ量は、通常、１×１０１３−５×１０１３イオン数／ｃｍ２であり、典型的には、２．５×１０１３−３×１０１３イオン数／ｃｍ２である。Ｎ型空の主要ウエルドーパントは、通常、燐又は砒素から構成されている。燐がＮ型空の主要ウエルドーパントを構成する典型的な場合には、注入エネルギは、通常、３５０−５００ｋｅＶであり、典型的には４２５−４５０ｋｅＶである。
【０６４２】
Ｎプリカーサー空の主要ウエル領域１８２Ｐ，１８４ＢＰ，１８６ＡＰ，１９４Ｐ及び空の主要ウエル領域２０６に対するＮプリカーサーにおけるＮ型空の主要ウエルドーパントの濃度は、Ｎ型最終空の主要ウエル領域１８２，１８４Ｂ，１８６Ａ，１９４Ｐ，２０６におけるように、ほぼ同じ夫々の位置に沿って夫々の局所的最大に到達する。プリカーサー空の主要ウエル１８２Ｐ，１８４ＢＰ，１８６ＡＰ，１９４Ｐ及び空の主要ウエル２０６に対するプリカーサーの各々におけるＮ型空の主要ウエルドーパント濃度は、垂直方向にほぼガウス態様で変化する。
【０６４３】
プリカーサー空の主要ウエル１８２Ｐ，１８４ＢＰ，１８６ＡＰ，１９４Ｐ及び空の主要ウエル２０６へのプリカーサーの各々におけるＮ型空の主要ウエルドーパント濃度最大の位置から上部半導体表面へ向けて移る場合に、Ｎ型空の主要ウエルドーパント濃度は記号「Ｎ」で示される中程度のドーピングから記号「Ｎ−」で示される軽度のドーピングへ除々に降下する。図３３ｄにおける点線２９６Ｐ，３４０Ｐ，３７２Ｐ，５６０Ｐは、基本的に、図１１における点線２９６，３４０，３７２，５６０に対する夫々のプリカーサーを構成している。図１１−２に示してあるが、ＩＧＦＥＴ１０４及び１０６に対する点線３４０及び３７２は、上述した如く、図２２ａ及び２２ｂにおいてのみ符号を付けてある。従って、各プリカーサー点線２９６Ｐ，３４０Ｐ，３７２Ｐ又は５６０Ｐは、それより下側においては、対応するプリカーサー空の主要ウエル１８２Ｐ，１８４ＢＰ，１８６ＡＰ又は１９４ＰにおけるＮ型空の主要ウエルドーパント濃度が中程度のＮドーピングにあり、且つそれより上側においては、プリカーサーウエル１８２Ｐ，１８４ＢＰ，１８６ＡＰ又は１９４ＰにおけるＮ型空の主要ウエルドーパント濃度が軽度のＮ−ドーピングにあることを概略的に表している。
【０６４４】
Ｎプリカーサー空の主要ウエル領域１８２Ｐ，１８４ＢＰ，１８６ＡＰ，１９４Ｐ及び空の主要ウエル領域２０６に対するＮプリカーサーは、製造プロセスのこの点においては上部半導体表面に到達していない。従って、Ｐ−エピタキシャル層１３６Ｐの４つの孤立した表面隣接部分１３６Ｐ１，１３６Ｐ２，１３６Ｐ３，１３６Ｐ４は、夫々、Ｎプリカーサー空の主要ウエル１８２Ｐ，１８４ＢＰ，１８６ＡＰ，１９４Ｐ上方の島状部１４２，１４４Ｂ，１４６Ａ，１５４内に夫々存在している。孤立したＰ−エピタキシャル層部分１３６Ｐ３はプリカーサーディープＮウエル領域２１２Ｐにわたり横方向に延在している。Ｐ−エピタキシャル層１３６Ｐの別の孤立した表面隣接部分（不図示）は同様に空の主要ウエル領域２０６に対するＮプリカーサー上方の島状部１６６内に存在している。孤立したＰ−エピタキシャル層部分１３６Ｐ１−１３６Ｐ４及び島状部１６６内のエピタキシャル層１３６Ｐの孤立したＰ−部分は、全て、フィールド絶縁体１３８及びＮ型モノシリコンの結合によってエピタキシャル層１３６Ｐの下側に存在する残部から分離されている。
【０６４５】
（ａ）島状部１４２内の孤立したエピタキシャル層部分１３６Ｐ１、（ｂ）島状部１４６Ａ内のＮプリカーサー空の主要ウエルの上側に存在する孤立したエピタキシャル層部分１３６Ｐ３の部分、（ｃ）島状部１５４内の孤立したエピタキシャル層部分１３６Ｐ４，及び（ｄ）島状部１６６内のエピタキシャル層１３６Ｐの孤立したＰ−部分、のセグメントによって形成されているＰ−モノシリコンの４つの領域は、最終的なＣＩＧＦＥＴ構成体における夫々の空の主要ウエル１８２，１８６Ａ，１９４，２０６のＮ−モノシリコンとなる。更に、島状部１４４Ｂ内の孤立したエピタキシャル部分１３６Ｐ２及びＮプリカーサー空の主要ウエル１８４ＢＰ上方の島状部１４４Ａ内に位置しているエピタキシャル層１３６Ｐの部分（孤立していない）の２つの領域は、最終的なＣＩＧＦＥＴ構成体において空の主要ウエル１８４ＢのＮ−モノシリコンとなる。従って、Ｐ−モノシリコンのこれらの６つの領域は、Ｎ−モノシリコンへ変換させることが必要である。以下に説明するように、該６つのＰ−モノシリコン領域は、通常、爾後の製造ステップ、主に昇温において実施されるステップ、期間中にＮプリカーサー空の主要ウエル領域１８２Ｐ，１８４ＢＰ，１８６ＡＰ，１９４Ｐ及び空の主要ウエル領域２０６に対するＮプリカーサーからのＮ型空の主要ウエルドーパントの一部の上方拡散によってＮ−モノシリコンへ変換される。
【０６４６】
例えば、爾後の昇温製造ステップ期間中のＮ型空の主要ウエルドーパントの一部の上方拡散を介して該６つのＰ−モノシリコン領域が完全にＮ−モノシリコンへ変換されることに不確実性がある場合には、前述した６つのＰ−モノシリコン領域をＮ−モノシリコンへ変換させるために別個のＮ型ドーピング操作を実施することも可能である。ホトレジスト９３０を除去する前に、Ｎ型補償用ドーパントとして呼称されるＮ型半導体ドーパントをスクリーン酸化物９２４の露出セクションを介して低ドーズ量で下側に存在するモノシリコン内にイオン注入させて該６つのｐ−モノシリコン領域をｎ−モノシリコンへ変換させることが可能である。
【０６４７】
該６つのＰ−モノシリコン領域のいずれもがＮ型補償用ドーパントを受け取らないことが所望される場合、又はＮ型空の主要ウエルドーパントを受け取るその他のモノシリコン領域がＮ型補償用ドーパントを受け取らないものである場合には、（ａ）島状部１４２，１５４，１６６、及び（ｂ）Ｎ型空の主要ウエル領域１８４Ｂ及び１８６Ａに対する位置、の内の選択したものの上方に開口を有する付加的なホトレジストマスク（不図示）をスクリーン酸化物層９２４の上に形成することが可能である。その場合、Ｎ型補償用ドーパントが該付加的なホトレジストマスクにおける開口を介して低ドーズ量で半導体ボディ内にイオン注入され、その後に、該付加的なホトレジストを除去する。いずれの場合においても、Ｎ型補償用ドーパントのドーズ量は、最終的な主要ウエル領域１８２，１８４Ｂ，１８６Ａ，１９４の空のウエルの性質を維持するために、概略、可及的に妥当である程度に低いものとすべきである。
【０６４８】
非対称的ＮチャンネルＩＧＦＥＴ１００に対する島状部１４０上方、対称的ＮチャンネルＩＧＦＥＴ１１２に対する島状部１５２上方、延長型ドレインＩＧＦＥＴ１０４及び１０６のＰ型空の主要ウエル領域１８４Ａ及び１８６Ｂに対する位置の上方、及び分離用Ｐウエル領域２１６用の位置の上方に開口を有するホトレジストマスク９３２は、スクリーン酸化物層９２４の上に形成される。図３３ｅを参照のこと。ＩＧＦＥＴ１０４のＮ型空の主要ウエル領域１８４Ｂに対する意図した位置に最も近い空の主要ウエル１８４Ａの側部を画定するホトレジストマスク９３２の端部は、空のウエル１８４Ａ及び１８４Ｂの間の分離距離ＬＷＷを制御するために臨界的に制御される。ＩＧＦＥＴ１０６のＮ型空のウエル主要ウエル領域１８６Ａに対する意図した位置に最も近い空の主要ウエル１８６Ｂの側部を画定するホトレジストマスク９３２の端部は、空のウエル１８６Ａ及び１８６Ｂの間の分離距離ＬＷＷを制御するために臨界的に制御される。クリチカル（critical）ホトレジスト９３２も対称的ＮチャンネルＩＧＦＥＴ１２４用の島状部１６４上方に開口（不図示）を有している。
【０６４９】
Ｐ型空の主要ウエルドーパントが、ホトレジスト９３２における開口を介して、スクリーン酸化物９２４の露出セクションを介して、中程度のドーズ量で、下側に存在するモノシリコンの垂直に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１００及び１１２の夫々の空の主要ウエル領域１８０及び１９２に対するＰプリカーサー１８０Ｐ及び１９２Ｐ、（ｂ）ＩＧＦＥＴ１０４及び１０６の夫々の空のウエル１８４Ａ及び１８６Ｂに対するＰプリカーサー１８４ＡＰ及び１８６ＢＰ、（ｃ）分離用Ｐウエル２１６に対するＰプリカーサー２１６Ｐ、及び（ｄ）ＩＧＦＥＴ１２４の空の主要ウエル領域２０４に対するＰプリカーサー（不図示）を画定する。ホトレジスト９３２を除去する。Ｐプリカーサー空の主要ウエル領域１８０Ｐ及び１８６ＢＰは、夫々、プリカーサーディープＮウエル領域２１０Ｐ及び２１２Ｐ内に延在するが、途中までである。
【０６５０】
Ｐ型空の主要ウエルドーパントのドーズ量は、通常、１×１０１３−５×１０１３イオン数／ｃｍ２であり、典型的には２．５×１０１３−３×１０１３イオン数／ｃｍ２である。Ｐ型空の主要ウエルドーパントは、通常、元素形態での又は二フッ化ボロンの形態でのボロンから構成されている。元素ボロンがＰ型空の主要ウエルドーパントを構成する典型的な場合には、注入エネルギは、通常、１００−２２５ｋｅＶであり、典型的には１５０−１７５ｋｅＶである。
【０６５１】
Ｐプリカーサー空の主要ウエル領域１８０Ｐ，１８４ＡＰ，１８６ＢＰ，１９２Ｐ及び空の主要ウエル領域２０４に対するＰプリカーサーにおけるＰ型空の主要ウエルドーパントの濃度は、Ｐ型最終的空の主要ウエル領域１８０，１８４Ａ，１８６Ｂ，１９２Ｐ，２０４におけるようにほぼ同じ夫々の位置に沿って夫々の局所的最大に到達する。プリカーサー空の主要ウエル１８０Ｐ，１８４ＡＰ，１８６ＢＰ，１９２Ｐ及び空の主要ウエル２０４に対するプリカーサーの各々におけるＰ型空の主要ウエルドーパント濃度は、ほぼガウス態様で垂直方向に変化する。
【０６５２】
プリカーサー空の主要ウエル１８０Ｐ，１８４ＡＰ，１８６ＢＰ，１９２Ｐ及び空の主要ウエル２０４に対するプリカーサーの各々におけるＰ型空の主要ウエルドーパント濃度最大の位置から上部半導体表面へ移る場合に、Ｐ型空の主要ウエルドーパント濃度は、記号「Ｐ」で示される中程度のドーピングから記号「Ｐ−」で示される軽度のドーピングへ徐々に降下する。図３３ｅにおける点線２５６Ｐ，３３２Ｐ，３８０Ｐ，５３０Ｐは、基本的に、図１１における点線２５６，３３２，３８０，５３０の夫々のプリカーサーを構成している。図１１−２には示されているが、ＩＧＦＥＴ１０４及び１０６に対する点線３３２及び３８０は、上述した如く、図２２ａ及び２２ｂにおいて符号が付けられているに過ぎない。従って、各プリカーサー点線２５６Ｐ，３３２Ｐ，３８０Ｐ又は５３０Ｐは、その下側においては、対応するプリカーサー空の主要ウエル１８０Ｐ，１８４ＡＰ，１８６ＢＰ又は１９２ＰにおけるＰ型空の主要ウエルドーパント濃度が中程度のＰドーピングにあり、且つそれより上側においては、プリカーサーウエル１８０Ｐ、１８４ＡＰ，１８６ＢＰ又は１９２ＰにおけるＰ型空の主要ウエルドーパント濃度が軽度のＰ−ドーピングにある位置を概略的に表している。
【０６５３】
Ｐプリカーサー空の主要ウエル領域１８０Ｐ，１８４ＡＰ，１８６ＢＰ，１９２Ｐ及び空の主要ウエル領域２０４に対するプリカーサーは、製造プロセスのこの点において上部半導体表面に到達するものではない。従って、Ｐ−エピタキシャル層１３６Ｐのこれらの付加的な表面隣接部分１３６Ｐ５，１３６Ｐ６，１３６Ｐ７は、夫々、Ｐプリカーサー空の主要ウエル１８０Ｐ，１８６ＢＰ，１９２Ｐ上方の島状部１４０，１５６Ｂ，１５２内に夫々存在している。Ｐ−エピタキシャル層１３６Ｐの別の表面隣接部分（不図示）は、同様に、空の主要ウエル領域２０４に対するＰプリカーサー上方の島状部１６４内に存在している。Ｐ−エピタキシャル層部分１３６Ｐ５−１３６Ｐ７及び島状部１６４におけるエピタキシャル層１３６ＰのＰ−部分は、全て、（ａ）フィールド絶縁体１３８及び（ｂ）中程度にドープしたＰ型モノシリコン又は／及び中程度にドープしたＮ型モノシリコン、の結合によってＰ−エピタキシャル層１３６Ｐの下側に存在するバルクから分離されている。エピタキシャル層１３６の下側に存在するバルクからのこの分離に起因して、エピタキシャル層部分１３６Ｐ５−１３６Ｐ７及び島状部１６４内のエピタキシャル層１３６Ｐの部分は、ここでは、孤立（分離）したＰ−エピタキシャル層部分として呼称する。
【０６５４】
対称的ＰチャンネルＩＧＦＥＴ１１０及び１１８用の島状部１５０及び１５８上方に開口を有するホトレジストマスク９３４は、図３３ｆに図示した如くに、スクリーン酸化物層９２４上に形成されている。ホトレジストマスク９３４は、又、対称的ＰチャンネルＩＧＦＥＴ１２２用の島状部１６２上方に開口（不図示）を有している。Ｎ型充填した主要ウエルドーパントが、ホトレジスト９３４における開口を介して、スクリーン酸化物９２４の露出セクションを介して、中程度のドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１１０及び１１８の夫々の充填したウエル主要ボディ物質部分４９４及び６２０に対するプリカーサー４９４Ｐ及び６２０Ｐ，及び（ｂ）ＩＧＦＥＴ１２２の充填したウエル主要ボディ物質部分６９４に対するＮプリカーサー（不図示）を画定する。Ｎ型充填した主要ウエル注入は、通常、Ｎ型空の主要ウエル注入と同じ条件で且つ同じＮ型ドーパントで行なわれる。
【０６５５】
ホトレジストマスク９３４が未だに存在する状態で、Ｎ型ＡＰＴドーパントを、ホトレジスト９３４における開口を介して、スクリーン酸化物９２４の露出セクションを介して、中程度のドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１１０及び１１８の夫々の中間ボディ物質部分４９６及び６２２に対するＮプリカーサー４９６Ｐ及び６２２Ｐ、及び（ｂ）ＩＧＦＥＴ１２２の更なるボディ物質部分６９６に対するＮプリカーサー（不図示）、を画定する。ここでホトレジスト９３４を除去する。Ｎプリカーサー中間ボディ物質部分４９６Ｐ及び６２２Ｐが、夫々、Ｎプリカーサー充填したウエル主要ボディ物質部分４９４Ｐ及び６２０Ｐの上側に存在する。更なるボディ物質部分６０６に対するＮプリカーサーは、充填したウエル主要ボディ物質部分６９４に対するＮプリカーサーの上側に存在している。
【０６５６】
Ｎプリカーサーボディ物質部分４９４Ｐ及び４９６Ｐの各々は、通常、ＩＧＦＥＴ１１０のチャンネルゾーン４８４及びＳ／Ｄゾーン４８０及び４８２の各々の実質的に全てに対しての意図した位置の下側を横方向に延在する。Ｎプリカーサーボディ物質部分６２０Ｐ及び６２２Ｐの各々は、同様に、通常、ＩＧＦＥＴ１１８のチャンネルゾーン６１４及びＳ／Ｄゾーン６１０及び６１２の各々の実質的に全てに対する意図した位置の下側を横方向に延在する。ボディ物質部分６９４及び６９６に対するＮプリカーサーは、ＩＧＦＥＴ１２２の充填したウエル領域２０２に対するプリカーサー（不図示）を形成する。
【０６５７】
Ｎ型ＡＰＴドーパントのドーズ量は、通常、１×１０１２−６×１０１２イオン数／ｃｍ２であり、典型的には３×１０１２イオン数／ｃｍ２である。Ｎ型ＡＰＴドーパントは、通常、燐又は砒素から構成されている。燐がＮ型ＡＰＴドーパントを構成する典型的な場合には、注入エネルギは７５−１５０ｋｅＶであり、典型的には１００−１２５ｋｅＶである。Ｎ型ＡＰＴ注入は、Ｎ型充填した主要ウエル注入の前に、ホトレジスト９３４と共に実施することが可能である。
【０６５８】
対称的ＮチャンネルＩＧＦＥＴ１０８及び１１６用の島状部１４８及び１５６上方に開口を有するホトレジストマスク９３６をスクリーン酸化物９２４上に形成する。図３３ｇを参照のこと。ホトレジストマスク９３６は、又、対称的ＮチャンネルＩＧＦＥＴ１２０用の島状部１６０上方に開口（不図示）を有している。Ｐ型充填した主要ウエルドーパントが、ホトレジスト９３６における開口を介して、スクリーン酸化物９２４の露出セクションを介して、中程度のドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１０８及び１１６の夫々の充填したウエル主要ボディ物質部分４５４及び５９０に対するＰプリカーサー４５４Ｐ及び５９０Ｐ、及び（ｂ）ＩＧＦＥＴ１２０の充填したウエル主要ボディ物質部分６５４に対するＰプリカーサー（不図示）、を画定する。Ｐ型充填した主要ウエル注入は、通常、Ｐ型空の主要ウエル注入と同じ条件で且つ同じＰ型ドーパントで実施される。
【０６５９】
ホトレジストマスク９３６が未だに存在している状態で、Ｐ型ＡＰＴドーパントを、ホトレジスト９３６における開口を介して、スクリーン酸化物９２４の露出セクションを介して、中程度のドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１０８及び１１６の夫々の中間ボディ物質部分４５６及び５９２に対するＰプリカーサー４５６Ｐ及び５９２Ｐ、及び（ｂ）ＩＧＦＥＴ１２０の更なるボディ物質部分６５６に対するＰプリカーサー（不図示）、を画定する。ここでホトレジスト９３６を除去する。Ｐプリカーサー中間ボディ物質部分４５６Ｐ及び５９２Ｐは、夫々、Ｐプリカーサー充填したウエル主要ボディ物質部分４５４Ｐ及び５９０Ｐの上側に存在している。更なるボディ物質部分６５６に対するＰプリカーサーは、充填したウエル主要ボディ物質部分６５４に対するＰプリカーサーの上側に存在している。
【０６６０】
Ｐプリカーサーボディ物質部分４５４Ｐ及び４５６Ｐの各々は、通常、ＩＧＦＥＴ１０８のチャンネルゾーン４４４及びＳ／Ｄゾーン４４０及び４４２の各々の実質的に全てに対する意図した位置の下側を横方向に延在している。Ｐプリカーサーボディ物質部分５９０Ｐ及び５９２Ｐの各々は、同様に、通常、ＩＧＦＥＴ１１６のチャンネルゾーン５８４及びＳ／Ｄゾーン５８０及び５８２の各々の実質的に全てに対する意図した位置の下側を横方向に延在している。ボディ物質部分６５６に対するＰプリカーサーは、通常、ＩＧＦＥＴ１２０のチャンネルゾーン６４４及びＳ／Ｄゾーン６４０及び６４２の各々の実質的に全てに対する意図した位置の下側を横方向に延在している。更に、ボディ物質部分６５４及び６５６に対するＰプリカーサーは、ＩＧＦＥＴ１２０の充填したウエル領域２００に対するＰプリカーサー（不図示）を形成している。
【０６６１】
Ｐ型ＡＰＴドーパントのドーズ量は、通常、４×１０１２−１．２×１０１３イオン数／ｃｍ２であり、典型的には７×１０１２イオン数／ｃｍ２である。Ｐ型ＡＰＴドーパントは、通常、元素形態におけるか又は二フッ化ボロンの形態におけるボロンから構成されている。元素ボロンがＰ型ＡＰＴドーパントを構成する典型的な場合には、注入エネルギは５０−１２５ｋｅＶであり、典型的には７５−１００ｋｅＶである。Ｐ型ＡＰＴ注入は、Ｐ型充填した主要ウエル注入の前に、ホトレジスト９３６と共に実施することが可能である。
【０６６２】
半導体ボディ内に導入した残存する半導体ドーパントのどれもがプリカーサーディープＮウエル２１０Ｐ及び２１２Ｐ内に（又はその他のプリカーサーディープＮウエル内に）著しく入るものではない。初期的ＲＴＡがディープＮウエルドーパントの原子をしてエネルギ的により安定な位置に移行させているので、プリカーサーディープＮウエル２１０Ｐ及び２１２Ｐは、夫々、実質的に最終的なディープＮウエル２１０及び２１２であり且つ図３３の残りの図面中にはその様に示してある。
【０６６３】
対称的ＰチャンネルＩＧＦＥＴ１１０及び１１８に対する島状部１５０及び１５８上方に開口を有するホトレジストマスク９３８は、図３３ｈに示した如く、スクリーン酸化物層９２４上に形成されている。Ｎ型スレッシュホールド調節ドーパントが、ホトレジスト９３８における開口を介して、スクリーン酸化物９２４の露出セクションを介して、軽度乃至中程度のドーズ量で、下側に存在するモノシリコンの垂直に対応する部分内にイオン注入させて、ＩＧＦＥＴ１１０及び１１８の夫々の上部ボディ物質部分４９８及び６２４に対するＮプリカーサー４９８Ｐ及び６２４Ｐを画定する。ホトレジスト９３８を除去する。Ｎプリカーサー上部ボディ物質部分４９８Ｐ及び６２４Ｐは、夫々、Ｎプリカーサー中間ボディ物質部分４９６Ｐ及び６２２Ｐの上側に存在している。Ｎプリカーサーボディ物質部分４９４Ｐ，４９６Ｐ，４９８Ｐは、ＩＧＦＥＴ１１０の充填したウエル領域１９０に対するＮプリカーサー１９０Ｐを形成する。Ｎプリカーサーボディ物質部分６２０Ｐ，６２２Ｐ，６２４Ｐは、ＩＧＦＥＴ１１８の充填したウエル領域１９８に対するＮプリカーサー１９８Ｐを形成する。
【０６６４】
Ｎ型スレッシュホールド調節ドーパントのドーズ量は、通常、１×１０１２−６×１０１２イオン数／ｃｍ２であり、典型的には、３×１０１２イオン数／ｃｍ２である。Ｎ型スレッシュホールド調節ドーパントは、通常、砒素又は燐から構成されている。砒素がＮ型スレッシュホールド調節ドーパントを構成する典型的な場合には、注入エネルギは、通常、６０−１００ｋｅＶであり、典型的には、８０ｋｅＶである。
【０６６５】
対称的ＮチャンネルＩＧＦＥＴ１０８及び１１２に対する島状部１４８及び１５６上方に開口を有するホトレジストマスク９４０は、スクリーン酸化物層９２４上に形成される。図３３ｉを参照のこと。Ｐ型スレッシュホールド調節ドーパントは、ホトレジスト９４０における開口を介して、スクリーン酸化物９２４の露出セクションを介して、軽度乃至中程度のドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、ＩＧＦＥＴ１０８及び１１６の夫々の上部ボディ物質部分４５８及び５９４に対するＰプリカーサー４５８Ｐ及び５９４Ｐを画定する。ホトレジスト９４０を除去する。Ｐプリカーサー上部ボディ物質部分４５８Ｐ及び５９４Ｐは、夫々、Ｐプリカーサー中間ボディ物質部分４５６Ｐ及び５９２Ｐの上側に存在する。Ｐプリカーサーボディ物質部分４５４Ｐ，４５６Ｐ，４５８Ｐは、ＩＧＦＥＴ１０８の充填したウエル領域１８８に対するＰプリカーサー１８８Ｐを形成する。Ｐプリカーサーボディ物質部分５９０Ｐ，５９２Ｐ，５９４Ｐは、ＩＧＦＥＴ１１６の充填したウエル領域１９６に対するＰプリカーサー１９６Ｐを形成する。
【０６６６】
Ｐ型スレッシュホールド調節ドーパントのドーズ量は、通常、２×１０１２−８×１０１２イオン数／ｃｍ２であり、典型的には４×１０１２イオン数／ｃｍ２である。Ｐ型スレッシュホールド調節ドーパントは、通常、元素形態での又は二フッ化ボロンの形態でのボロンから構成される。元素ボロンがＰ型スレッシュホールド調節ドーパントを構成する典型的な場合には、注入エネルギは、通常、１５−３５ｋｅＶであり、典型的には２５ｋｅＶである。
【０６６７】
角度αは、Ｎ型ＡＰＴ、Ｐ型ＡＰＴ、及びＰ型スレッシュホールド調節注入に対しては、通常、約７°である。傾斜角度αは、前述した実現例の残りのものに対しては約０°である。前述した実現例の各々は、方位角βの一つの値のみにおいて実施され、即ち各々は単一象限注入である。方位角βは、Ｎ型ＡＰＴ、Ｐ型ＡＰＴ、及びＰ型スレッシュホールド調節注入に対しては、３０°―３５°であり、且つ前述した実現例の残りのものに対しては約０°である。
【０６６８】
Ｎ３．ゲート形成
上部半導体表面はスクリーン酸化物層９２４を除去することにより露出され、且つ典型的には、ウエットケミカルプロセスによってクリーニングされる。シリコン酸化物の犠牲層（不図示）が上部半導体表面に沿って熱成長されて、上部半導体表面をゲート誘電体形成のために準備させる。該犠牲酸化物層の厚さは、典型的には、少なくとも１０ｎｍである。該犠牲酸化物層はその後に除去される。クリーニング操作及び該犠牲酸化物層の形成及び除去は、上部半導体表面に沿って欠陥及び／又は汚染を除去して、高品質の上部半導体表面を発生させる。
【０６６９】
比較的厚いゲート誘電体含有誘電体層９４２が、図３３ｊに図示した如く、上部半導体表面に沿って設けられる。厚い誘電体層９４２の部分が、高いゲート誘電体厚さｔＧｄＨにおけるゲート誘電体層、即ち非対称的ＩＧＦＥＴ１００及び１０２のゲート誘電体層２６０及び３００、延長型ドレインＩＧＦＥＴ１０４及び１０６のゲート誘電体層３４４及び３８４、及び例示した高電圧対称的ＩＧＦＥＴのゲート誘電体層、に対する横方向位置にあり且つ後にそれらの部分を構成する。ｔＧｄＨの高い厚さのゲート誘電体層に対する横方向位置において誘電体層９４２の該セクションの厚さが増加することを許容するために、層９４２の厚さは、意図したｔＧｄＨ厚さよりも多少小さく、典型的には０．２ｎｍ一層小さい。
【０６７０】
厚い誘電体層９４２は、通常、熱成長される。熱成長は、ウエット酸化環境において、９００−１１００℃、典型的には１０００℃、において、３０−９０秒、典型的には４５−６０秒、で実施される。層９４２は、通常、実質的に純粋なシリコン酸化物から構成されており、それに対するウエット酸化物環境は酸素と水素とから形成される。
【０６７１】
厚い誘電体層９４２の熱成長の高温条件はアニールとして作用し、それは、注入したＰ型及びＮ型の主要ウエルドーパントによって発生された格子損傷を修復し且つ注入したＰ型及びＮ型の主要ウエルドーパントの原子をエネルギ的に一層安定な状態に配置させる。その結果、プリカーサーウエル領域２１６Ｐは、実質的に、分離用Ｐウエル領域２１６となる。プリカーサー充填したウエル主要ボディ物質部分４５４Ｐ及び５９０Ｐ及び充填したウエル主要ボディ物質部分６５４に対するプリカーサーは、実質的に、夫々、ＩＧＦＥＴ１０８，１１６，１２０のＰ充填したウエル主要ボディ物質部分４５４，５９０，６５４となる。プリカーサー充填したウエル主要ボディ物質部分４９４Ｐ及び６２０Ｐ及び充填したウエル主要ボディ物質部分６９４に対するプリカーサーは、実質的に、夫々、ＩＧＦＥＴ１１０，１１８，１２２のＮ充填したウエル主要ボディ物質部分４９４，６２０，６９４となる。
【０６７２】
厚い誘電体層９４２の熱成長の高温は、又、Ｐ型及びＮ型ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパント、特に主要ウエルドーパント、をして垂直方向及び横方向に拡散させる。図３３ｊは、空の主要ウエルドーパントの上方拡散を表示しているに過ぎない。空の主要ウエルドーパントの上方拡散の結果として、プリカーサー空の主要ウエル領域１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐは上部半導体表面へ向けて上方に広がる。空の主要ウエル領域２０４及び２０６に対するプリカーサーについても同じことが発生する。
【０６７３】
プリカーサー空の主要ウエル１８６Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐ及び空の主要ウエル２０４及び２０６に対してのプリカーサーは、厚い誘電体層熱成長の期間中に、それが十分に強いものである場合には、上部半導体表面に到達する場合がある。しかしながら、プリカーサー空のウエル１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐ及び空のウエル２０４及び２０６に対するプリカーサーは、典型的に、該厚い誘電体層熱成長期間中に上部半導体表面へ上方へ途中まで広がるに過ぎない。この状態は図３３ｊに示してある。プリカーサー空のウエル１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐ及び空のウエル２０４及び２０６に対するプリカーサーの上方への広がりに起因して、分離（即ち孤立）したＰ−エピタキシャル層部分１３６Ｐ１−１３６Ｐ７及び島状部１６４及び１６６におけるエピタキシャル層１３６Ｐの孤立したＰ−部分は垂直方向に寸法が収縮する。
【０６７４】
例示した低電圧ＩＧＦＥＴ用のモノシリコン島状部の上方に開口を有するホトレジストマスク（不図示）を厚い誘電体層９４２の上に形成する。誘電体層９４２の露出した物質が除去されて、例示した低電圧ＩＧＦＥＴに対するモノシリコン島状部を露出させる。図３３ｋを参照すると、品目９４２Ｒは厚いゲート誘電体含有誘電体層９４２の残部である。
【０６７５】
エッチングプロセスの非理想的なシリコン酸化物対シリコン選択性を補償するために、例示した低電圧ＩＧＦＥＴに対する島状部の各々の上部表面に沿ってシリコンの薄い層（不図示）を除去する。このことは、除去位置において厚い誘電体層９４２の物質の完全なる除去を確保する。例示した低電圧ＩＧＦＥＴに対する島状部の上部表面に沿って存在する付加的な欠陥及び／又は汚染、例えばホトレジストによって発生される汚染、は、該薄いシリコン層を除去する過程中に除去される。該ホトレジストをその後に除去する。
【０６７６】
比較的薄いゲート誘電体を含む誘電体層９４４が、例示した低電圧ＩＧＦＥＴ用の島状部上方で上部半導体表面に沿って、従って、それらのゲート誘電体層に対する夫々の横方向位置において、設けられる。再度図３３ｋを参照のこと。薄い誘電体層９４４の部分は、後に、夫々、例示した低電圧ＩＧＦＥＴ用のゲート誘電体層を構成する。
【０６７７】
薄い誘電体層９４４は、通常、熱成長及びプラズマ窒化の組合せによって形成される。薄い誘電体層９４４の熱成長は、ウエット酸化環境において、８００−１０００℃、典型的に９００℃、において、１０−２０秒、典型的に５秒、で開始される。従って、層９４４は、実質的に純粋な酸化物から構成されており、それに対して、ウエット酸化環境は酸素及び水素で形成される。
【０６７８】
主に対称的低電圧ＰチャンネルＩＧＦＥＴ１１０，１１４，１２２のＰ＋＋ゲート電極５０２，５６８，７０２内のボロンがそれらのチャンネルゾーン４８４，５５４，６８４内に拡散することを防止するために、ウエット酸化用熱酸化物成長の後に実施するプラズマ窒化操作によって窒素が、通常、薄い誘電体層９４４内に組み込まれる。それにより、層９４４は、シリコンと、酸素と、窒素との結合に変換される。プラズマ窒化操作は、以下に更に説明するが、窒素が質量で６−１２％、好適には９−１１％、典型的には１０％構成するように通常実施される。
【０６７９】
中間ＲＴＡは、選択した雰囲気ガス中において、８００−１０００℃、典型的には９００℃において、１０−２０秒、典型的には１５秒、半導体構成について実施される。該雰囲気ガスは、通常、酸素である。その酸素に起因して、薄い誘電体層９４４の厚さは、該中間ＲＴＡ期間中に熱成長によって多少増加する。誘電体層９４４の厚さは、今や、実質的に低ゲート誘電体厚さｔＧｄＬと等しく、即ち、例示した低電圧ＩＧＦＥＴの１．２Ｖ動作に対して、１−３ｎｍ、好適には１．５−２．５ｎｍ、典型的には２ｎｍである。
【０６８０】
厚いゲート誘電体を含む誘電体残部９４２Ｒの厚さは、薄い誘電体層９４４の熱成長期間中に熱成長によって多少増加する。厚い誘電体残部９４２Ｒで被覆されている島状部１４０，１４２，１４４Ａ，１４４Ｂ，１４６Ａ，１４６Ｂ，１５６，１５８，１６４，１６６，１７２，１７４の上部表面への減少した酸素の浸透に起因して、誘電体残部９４２Ｒの厚さにおける増加は、薄い誘電体層９４４の厚さよりもかなり一層小さい。厚い誘電体残部９４２Ｒの厚さにおけるこの比較的小さい増加は図３３には示していない。
【０６８１】
厚い誘電体残部９４２Ｒは、プラズマ窒化操作期間中に窒素を受取る。厚い誘電体残部９４２Ｒは薄い誘電体層９４４よりも一層厚いので、厚い誘電体残部９４２Ｒは、薄い誘電体層９４４よりも窒素の質量での一層低い百分率を有している。薄い誘電体層９４２の熱成長及びその後のプラズマ窒化の終りにおいて、厚い誘電体残部９４２Ｒの厚さは、実質的に、ｔＧｄＨ高い厚さゲート誘電体厚さ値と等しく、即ち、非対称的ＩＧＦＥＴ１００及び１０２を包含する例示した高電圧ＩＧＦＥＴの３．０Ｖ動作に対しては、通常は４−８ｎｍ、好適には５−７ｎｍ、典型的には６−６．５ｎｍである。厚い誘電体残部９４２Ｒにおける窒素の質量による百分率は、薄い誘電体層９４４における窒素の質量による百分率に対して低誘電体厚さ値ｔＧｄＬ対高誘電体厚さ値ｔＧｄＨの比を乗算したものとほぼ等しい。
【０６８２】
薄い誘電体層９４４の熱成長の高温はアニールとして作用し、それは、注入したＰ型及びＮ型ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントをして更に垂直方向及び横方向に拡散させる。薄い誘電体層９４４の熱成長を、厚い誘電体層９４２の熱成長よりも、一層低い温度で且つかなり一層短い時間期間にわたり実施した場合には、該ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントは、厚い誘電体層熱成長期間中よりも、薄い誘電体層熱成長期間中にかなり一層少なく拡散する。該薄い誘電体層熱成長期間中の空の主要ウエルの上方拡散のみが図３３ｋに示されている。
【０６８３】
ＩＧＦＥＴ１００，１０２，１０４、ｌ０６，１０８，１１０，１１２，１１４，１１６，１１８の夫々のゲート電極２６２，３０２，３４６，３８６，４６２，５０２，５３８，５６８，５９８，６２８に対するプリカーサー２６２Ｐ，３０２Ｐ，３４６Ｐ，３８６Ｐ，４６２Ｐ，５０２Ｐ，５３８Ｐ，５６８Ｐ，５９８Ｐ，６２８Ｐは今や図３３ｋの部分的に完成したＣＩＧＦＥＴ構成体の上に形成されている。ＩＧＦＥＴ１２０，１２２，１２４，１２６，１２８，１３０，１３２，１３４のゲート電極６６２，７０２，７３８，７６８，７９８，８２８，８５８，８８８に対するプリカーサー（不図示）は部分的に完成された構成体の上に同時的に形成される。
【０６８４】
より詳細には、高電圧ＩＧＦＥＴ１００，１０２，１１６，１１８用のプリカーサーゲート電極２６２Ｐ，３０２Ｐ，５９８Ｐ，６２８Ｐ及び高電圧ＩＧＦＥＴ１２４，１２６，１３２のゲート電極７３８，７６８，８５８，８８８に対するプリカーサーが、夫々、島状部１４０，１４２，１５６，１５８，１６４，１６６，１７２，１７４の選択したセグメント上方で厚いゲート誘電体を含む誘電体残部９４２Ｒ上に形成されている。延長型ドレインＮチャンネルＩＧＦＥＴ１０４に対するプリカーサーゲート電極３４６Ｐは、厚い誘電体残部９４２Ｒ及びフィールド絶縁体部分１３８Ａの一部の上に形成されて、島状部１４４Ｂにわたり延在すること無しに、島状部１４４Ａの選択したセグメントの上側に存在している。延長型ドレインＰチャンネルＩＧＦＥＴ１０６に対するプリカーサーゲート電極３８６Ｐは、同様に、厚い誘電体残部９４２Ｒ及びフィールド絶縁体部分１３８Ｂの一部の上に形成されており、島状部１４６Ｂにわたり延在すること無しに、島状部１４６Ａの選択したセグメントの上側に位置している。低電圧ＩＧＦＥＴ１０８，１１０，１１２，１１４用のプリカーサーゲート電極４６２Ｐ，５０２Ｐ，５３８Ｐ，５６８Ｐ及び低電圧ＩＧＦＥＴ１２０，１２２，１２８，１３０のゲート電極６６２，７０２，７９８，８２８に対するプリカーサーは、夫々、島状部１４８，１５０，１５２，１５４，１６０，１６２，１６８，１７０の選択したセグメント上方で薄いゲート誘電体を含む誘電体層９４４の上に形成される。
【０６８５】
プリカーサーゲート電極２６２Ｐ，３０２Ｐ，３４６Ｐ，３８６Ｐ，４６２Ｐ，５０２Ｐ，５３８Ｐ，５６８Ｐ，５９８Ｐ，６２８Ｐ及びゲート電極６６２，７０２，７３８，７６８，７９８，８２８，８５８，８８８に対するプリカーサーは、主にドープしていない（イントリンシック即ち真性）のポリシリコンからなる層を誘電体残部９４２Ｒ及び誘電体層９４４上に付着させ、次いで適宜のクリチカルホトレジストマスク（不図示）を使用して該ポリシリコン層をパターニングすることにより形成される。該ゲート電極ポリシリコン層の一部（不図示）はポリシリコン抵抗用に使用することが可能である。ポリシリコン層の各その様な抵抗部分は、典型的に、フィールド絶縁体１３８の上側に存在している。該ポリシリコン層の厚さは１６０−２００ｎｍであり、典型的には１８９ｎｍである。
【０６８６】
該ポリシリコン層は、プリカーサーポリシリコンゲート電極２６２Ｐ，３０２Ｐ，ｌ４６２Ｐ，５０２Ｐ，５３８Ｐ，５６８Ｐ，５９８Ｐ，６２８Ｐ及びポリシリコンゲート電極６６２，７０２，７３８，７６８，７９８，８２８，８８８に対するプリカーサーが、夫々、例示した非延長型ドレインＩＧＦＥＴのチャンネルゾーン２４４，２８４，４４４，４８４，５２４，５５４，５８４，６１４，６８４，７２４，７５４，７８４，８１４，８４４，８７４に対して意図した位置の上側に存在するように、パターン化される。更に、延長型ドレインＮチャンネルＩＧＦＥＴ１０４に対するプリカーサーポリシリコンゲート電極３４６Ｐは、Ｐ−基板領域１３６の部分１３６Ａのチャンネルゾーンセグメントに対する意図した位置を包含する（図２２ａ参照）、チャンネルゾーン３２２に対する意図した位置の上側に存在し、且つ空の主要ウエル１８４Ｂの部分１８４Ｂ１に対する意図した位置へ向けてフィールド絶縁体部分１３８Ａを横断して途中まで空の主要ウエル領域１８４Ｂの部分１８４Ｂ２に対する意図した位置にわたり延在している。延長型ドレインＰチャンネルＩＧＦＥＴ１０６用のプリカーサーポリシリコンゲート電極３６２は、チャンネルゾーン３６２及びＰ−基板領域１３６の部分１３６Ｂ（図２２ｂ参照）に対する意図した位置の上側に存在しており且つ空の主要ウエル１８６Ｂの部分１８６Ｂ１へ向けてフィールド絶縁体部分１３８Ｂを横断して途中まで空の主要ウエル領域１８６Ｂの部分１８６Ｂ２に対する意図した位置にわたり延在している。
【０６８７】
高電圧ＩＧＦＥＴ１００，１０２，１１６，１１８のプリカーサーゲート電極２６２Ｐ，３０２Ｐ，５９８Ｐ，６２８Ｐ及び高電圧ＩＧＦＥＴ１２４，１２６，１３２，１３４のゲート電極７３８，７６８，８５８，８８８の下側に位置している厚い誘電体残部９４２Ｒの部分は、夫々、それらのゲート誘電体層２６０，３００，５９６，６２６，７３６，７６６，８５６，８８６を構成している。延長型ドレインＩＧＦＥＴ１０４及び１０６のプリカーサーゲート電極３４６Ｐ及び３８６Ｐの下側に位置している誘電体残部９４２Ｒの部分は、夫々、それらのゲート誘電体層３４４及び３８４を構成している。低電圧ＩＧＦＥＴ１０８，１１０，１１２，１１４のプリカーサーゲート電極４６２Ｐ，５０２Ｐ，５３８Ｐ，５６８Ｐ及び低電圧ＩＧＦＥＴ１２０，１２２，１２８，１３０のゲート電極６６２，７０２，７９８，８２８に対するプリカーサーの下側に位置している薄い誘電体層９４４の部分は、夫々、ゲート誘電体層４６０，５００，５３６，５６６，６６０，７００，７９６，８２６を構成している。例示したＩＧＦＥＴのゲート誘電体層で形成したゲート誘電体物質は、夫々、例示したＩＧＦＥＴのプリカーサーゲート電極をそれらの夫々のチャンネルゾーンであることが意図されているドープしたモノシリコンから分離させている。
【０６８８】
厚い誘電体残部９４２Ｒ及び例示したＩＧＦＥＴ用のプリカーサーゲート電極を包含するプリカーサーゲート電極によって被覆されていない薄い誘電体層９４４の全ての部分は、ポリシリコン層をパターニングする場合に使用するホトレジストを除去する過程中に除去される。それらのプリカーサーゲート電極側部に位置されている例示したＩＧＦＥＴ用の島状部のセグメントはそれにより露出される。
【０６８９】
薄いシール用誘電体層９４６が、例示したＩＧＦＥＴ用のプリカーサーゲート電極の露出表面に沿って熱成長される。再度図３３ｌを参照のこと。薄い表面誘電体層９４８は、同時的に、例示したＩＧＦＥＴ用の島状部の露出セグメントに沿って形成する。誘電体層９４６及び９４８の熱成長は、９００−１０５０℃、典型的には９５０−１０００℃で、５−２５秒、典型的には１０秒、で実施される。シール用誘電体層９４６は１０３ｎｍ、典型的には２ｎｍ、の厚さを有している。
【０６９０】
誘電体層９４６及び９４８の熱成長の高温は、更なるアニールとして作用し、それは、注入したＰ型及びＮ型ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントの付加的な垂直方向及び横方向の拡散を発生させる。誘電体層９４６及び９４８の熱成長が厚い誘電体層９４２の熱成長よりもかなり一層短い時間期間で行われる場合には、該ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパントは、厚い誘電体層熱成長期間中よりも誘電体層９４６及び９４８の熱成長期間中にかなりより少なく拡散する。誘電体層９４６及び９４８の熱成長によって発生される付加的なドーパント拡散のいずれも図３３ｌには表していない。
【０６９１】
図３３ｌは、プリカーサー空の主要ウエル領域１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐの各々の上部が、誘電体層９４６及び９４８の熱成長の終りにおいて、上部半導体表面の下側にある、例を示している。空の主要ウエル領域２０４及び２０６のプリカーサーの上部は、同様に、例示した例における製造プロセスにおけるこの点において、上部半導体表面下側にある。しかしながら、プリカーサー空の主要ウエル１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，ｌ８６ＢＰ，１９２Ｐ，１９４Ｐ及び空の主要ウエル２０４及び２０６に対するプリカーサーは、誘電体層９４６及び９４８の熱成長の終りまでに上部半導体表面に到達する場合がある。
【０６９２】
Ｎ４．ソース／ドレイン延長部及びハローポケット部分の形成
対称的ＮチャンネルＩＧＦＥＴ１０８用の島状部１４８上方に開口を有するホトレジストマスク９５０は、図３３ｍに示した如くに、誘電体層９４６及び９４８上に形成される。ホトレジストマスク９５０も対称的ＮチャンネルＩＧＦＥＴ１２０，１２８，１３２に対する島状部１６０，１６８，１７２上方に開口（不図示）を有している。Ｎ型浅いＳ／Ｄ延長部ドーパントは、ホトレジスト９５０における開口を介して、表面誘電体９４８の露出セクションを介して、高いドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１０８の夫々のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー４４０ＥＰ及び４４２ＥＰ、（ｂ）ＩＧＦＥＴ１２０の夫々のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー（不図示）、（ｃ）ＩＧＦＥＴ１２８の夫々のＳ／Ｄ延長部７８０Ｅ及び７８２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー（不図示）、及び（ｄ）ＩＧＦＥＴ１３２の夫々のＳ／Ｄ延長部８４０Ｅ及び８４２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー（不図示）、を画定する。
【０６９３】
Ｎ型浅いＳ／Ｄ延長部注入は、約７°に等しい傾斜角度αで且つ２０°−２５°に等しい基本方位角値β０での４象限注入である。Ｎ型浅いＳ／Ｄ延長部ドーパントのドーズ量は、通常、１×１０１４−１×１０１５イオン数／ｃｍ２であり、典型的には５×１０１４イオン数／ｃｍ２である。Ｎ型浅いＳ／Ｄ延長部注入ドーズ量の約四分の一が各方位角値において注入される。Ｎ型浅いＳ／Ｄ延長部ドーパントは、通常、砒素又は燐から構成されている。砒素がＮ型浅いＳ／Ｄ延長部ドーパントを構成する典型的な場合には、注入エネルギは通常６−１５ｋｅＶであり、典型的には１０ｋｅＶである。
【０６９４】
ホトレジストマスク９５０が未だに存在する状態で、Ｐ型Ｓ／Ｄハロードーパントを、ホトレジスト９５０における開口を介して、表面誘電体層９４８の露出セクションを介して、中程度のドーズ量で、著しく角度をつけた態様で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１０８の夫々のハローポケット部分４５０及び４５２に対する一対の横方向に分離されたほぼ同一のＰプリカーサー４５０Ｐ及び４５２Ｐ、（ｂ）ＩＧＦＥＴ１２０の夫々のハローポケット部分６５０及び６５２に対する一対の横方向に離隔されたほぼ同一のＰプリカーサー（不図示）、（ｃ）ＩＧＦＥＴ１２８の夫々のハローポケット部分７９０及び７９２に対する一対の横方向に分離されたほぼ同一のＰプリカーサー（不図示）、及び（ｄ）ＩＧＦＥＴ１３２の夫々のハローポケット部分８５０及び８５２に対する一対の横方向に分離されたほぼ同一のＰプリカーサー（不図示）、を画定する。
【０６９５】
Ｐプリカーサーハローポケット部分４５０Ｐ及び４５２Ｐ及びハローポケット部分６５０，６５２，７９０，７９２，８５０，８５２に対するＰプリカーサーは、夫々、Ｎ＋プリカーサーＳ／Ｄ延長部４４０ＥＰ及び４４２ＥＰ及びＳ／Ｄ延長部６４０Ｅ，６４２Ｅ，７８０Ｅ，７８２Ｅ，８４０Ｅ，８４２Ｅに対するＮ＋プリカーサーよりも一層深くに延在する。Ｐ型Ｓ／Ｄハロードーパントの角度を付けた注入に起因して、ＩＧＦＥＴ１０８のＰプリカーサーハローポケット４５０Ｐ及び４５２Ｐは、夫々、そのＮ＋プリカーサーＳ／Ｄ延長部４４０ＥＰ及び４４２ＥＰを超えて、そのプリカーサーゲート電極４６２Ｐの下側を途中まで横方向に延在する。ＩＧＦＥＴ１２０のＰプリカーサーハローポケットは、同様に、夫々、そのＮ＋プリカーサーＳ／Ｄ延長部を超えて、そのプリカーサーゲート電極の下側を途中まで横方向に延在する。同じ関係が、ＩＧＦＥＴ１２８及び１３２の各々のＰプリカーサーハローポケット、プリカーサーゲート電極、及びＮ＋プリカーサーＳ／Ｄ延長部に対して適用される。
【０６９６】
角度付きＰ型Ｓ／Ｄハロー注入に対する傾斜角度αは少なくとも１５°で、通常は２０°−４５°であり、典型的には３０°である。Ｐ型Ｓ／Ｄハロードーパントのドーズ量は、通常、１×１０１３−５×１０１３イオン数／ｃｍ２であり、典型的には２．５×１０１３イオン数／ｃｍ２である。角度付きＰ型Ｓ／Ｄハロー注入は、基本方位角値β０が約３０°に等しい４象限注入である。Ｐ型Ｓ／Ｄハロー注入ドーズ量の約四分の一が各方位角値において注入される。Ｐ型Ｓ／Ｄハロードーパントは、通常、元素形態か又は二フッ化ボロンの形態におけるボロンから構成されている。元素ボロンがＰ型Ｓ／Ｄハロードーパントを構成する典型的な場合には、注入エネルギは５０−１００ｋｅＶであり、典型的には７５ｋｅＶである。Ｐ型Ｓ／Ｄハロー注入は、Ｎ型浅いＳ／Ｄ延長部注入の前に、ホトレジスト９５０で実施することが可能である。
【０６９７】
非対称的ＮチャンネルＩＧＦＥＴ１００のドレイン延長部２４２Ｅに対する位置の上方及び対称的ＮチャンネルＩＧＦＥＴ１１２及び１１６に対する島状部１５２及び１５６上方に開口を有するホトレジストマスク９５２が、図３３ｏに示した如くに、誘電体層９４６及び９４８上に形成される。ホトレジストマスク９５２は、ＩＧＦＥＴ１００のプリカーサーゲート電極２６２Ｐに対してクリチカル即ち臨界的に整合される。クリチカルホトレジスト９５２も対称的ＮチャンネルＩＧＦＥＴ１２４，１３０，１３４に対する島状部１６４，１７０，１７４上方に開口（不図示）を有している。
【０６９８】
Ｎ型ディープＳ／Ｄ延長部ドーパントは、ホトレジスト９５２における開口を介して、表面誘電体９４８の露出セクションを介して、高いドーズ量で、著しく角度を付けた態様で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１００のドレイン延長部２４２Ｅに対するＮ＋プリカーサー２４２ＥＰ，（ｂ）ＩＧＦＥＴ１１２の夫々のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー５２０ＥＰ及び５２２ＥＰ、（ｃ）ＩＧＦＥＴ１１６の夫々のＳ／Ｄ延長部５８０Ｅ及び５８２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー５８０ＥＰ及び５８２ＥＰ、（ｄ）ＩＧＦＥＴ１２４の夫々のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー（不図示）、（ｅ）ＩＧＦＥＴ１３０の夫々のＳ／Ｄ延長部８１０Ｅ及び８１２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー（不図示）、及び（ｆ）ＩＧＦＥＴ１３４の夫々のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅに対する一対の横方向に分離されたほぼ同一のＮ＋プリカーサー（不図示）、を画定する。ホトレジスト９５２を除去する。
【０６９９】
角度付きＮ型ディープＳ／Ｄ延長部注入に対する傾斜角度αは、少なくとも１５°であり、通常は２０°−４５°で、典型的には３０°である。その結果、非対称的ＩＧＦＥＴ１００のプリカーサードレイン延長部２４２ＥＰは、そのプリカーサーゲート電極２６２Ｐの下側を横方向に著しく延在する。ＩＧＦＥＴ１１２のプリカーサＳ／Ｄ延長部５２０ＥＰ及び５２２ＥＰは、同様に、そのプリカーサーゲート電極５３８Ｐの下側を横方向にかなり延在している。ＩＧＦＥＴ１１６のプリカーサーＳ／Ｄ延長部５８０ＥＰ及び５８２ＥＰは、そのプリカーサーゲート電極５９８Ｐの下側を著しく横方向に延在している。同じことが、ＩＧＦＥＴ１２４のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅに対するプリカーサー、ＩＧＦＥＴ１３０のＳ／Ｄ延長部８１０Ｅ及び８１２Ｅに対するプリカーサー、及びそれらの夫々のプリカーサーゲート電極と相対的にＩＧＦＥＴ１３４のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅに対するプリカーサー、の場合に発生する。
【０７００】
Ｎ型ディープＳ／Ｄ延長部注入は、基本方位角値β０が２０°−２５°に等しい場合の４象限注入である。Ｎ型ディープＳ／Ｄ延長部ドーパントのドーズ量は、通常、２×１０１３−１×１０１４イオン数／ｃｍ２であり、典型的には５×１０１３−６×１０１３イオン数／ｃｍ２である。Ｎ型ディープＳ／Ｄ延長部注入ドーズ量の約四分の一が各方位角値において注入される。Ｎ型ディープＳ／Ｄ延長部ドーパントは、通常、燐又は砒素から構成されている。燐がＮ型ディープＳ／Ｄ延長部ドーパントを構成している典型的な場合には、注入エネルギは通常１５−４５ｋｅＶであり、典型的には３０ｋｅＶである。
【０７０１】
非対称的ＮチャンネルＩＧＦＥＴ１００のソース延長部２４０Ｅに対する位置の上方及び延長型ドレインＮチャンネルＩＧＦＥＴ１０４のソース延長部３２０Ｅに対する位置の上方に開口を有するホトレジストマスク９５４を誘電体層９４６及び９４８の上に形成する。図３３ｐを参照のこと。ホトレジストマスク９５４は、ＩＧＦＥＴ１００及び１０４のプリカーサーゲート電極２６２Ｐ及び３４６Ｐに対してクリチカルに整合される。Ｎ型浅いソース延長部ドーパントが、クリチカルホトレジスト９５４における開口を介して、表面誘電体９４８の露出セクションを介して、高いドーズ量において、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１００のソース延長部２４０Ｅに対するＮ＋プリカーサー２４０ＥＰ、及び（ｂ）ＩＧＦＥＴ１０４のソース延長部３２０Ｅに対するＮ＋プリカーサー３２０ＥＰ，を画定する。傾斜角度αは、Ｎ型浅いソース延長部注入に対しては、約７°である。
【０７０２】
Ｎ型浅いソース延長部ドーパントは、通常、砒素であり、それはＮ型ディープＳ／Ｄ延長部ドーパントとして通常使用される燐よりも一層大きな原子量のものである。非対称的ＩＧＦＥＴ１００のプリカーサーソース延長部２４０ＥＰ及びプリカーサードレイン延長部２４２ＥＰは、夫々、Ｎ型浅いソース延長部注入及び角度付きＮ型ディープＳ／Ｄ延長部注入で画定されることに注意すると、これら２つのＮ型注入を実施するために使用されるステップの実現パラメータ（Ｎ型ディープＳ／Ｄ延長部注入の傾斜及び方位パラメータを含む）は、プリカーサードレイン延長部２４２ＥＰにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度は、プリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度よりも小さく、通常はその半分を超えるものではなく、好適にはその四分の一を超えるものではなく、より好適にはその十分の一を超えるものではなく、更により好適にはその二十分の一を超えるものではない、ように選択される。別の言い方をすれば、プリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度は、プリカーサードレイン延長部２４２ＥＰにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度よりも著しく一層大きく、通常は少なくとも２倍であり、好適には少なくとも４倍であり、より好適には少なくとも１０倍であり、更により好適には少なくとも２０倍である。
【０７０３】
非対称的ＩＧＦＥＴ１００のプリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度は、通常、最終的ソース延長部２４０Ｅにおけるのとほぼ同じ位置に沿って、従って、通常、ソース延長部２４０Ｅにおける全Ｎ型ドーパントの最大濃度とほぼ同じ位置に沿って、発生する。ＩＧＦＥＴ１００のプリカーサードレイン延長部２４２ＥＰにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度は、同様に、通常、最終的なドレイン延長部２４２Ｅとほぼ同じ位置に沿って、従って、通常、最終的なドレイン延長部２４２Ｅにおける全Ｎ型ドーパントの最大濃度とほぼ同じ位置に沿って発生する。
【０７０４】
角度付きディープＳ／Ｄ延長部注入の傾斜及び方位パラメータを含んで、Ｎ型浅いソース延長部注入及びＮ型ディープＳ／Ｄ延長部注入のエネルギ及びその他の実現パラメータは、プリカーサードレイン延長部２４２ＥＰ内のＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度の位置がプリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度の位置よりも著しく一層深くに発生する、ように制御される。特に、プリカーサードレイン延長部２４２ＥＰにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度の位置は、通常、プリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度の値よりも、通常少なくとも１０％一層深くに、好適には少なくとも２０％一層深くに、より好適には少なくとも３０％一層深くに、発生する。
【０７０５】
Ｎ型ディープＳ／Ｄ延長部注入に対して必要とされる範囲は、Ｎ型浅いソース延長部注入に対して必要とされる範囲よりも著しく一層大きい。何故ならば、（ａ）プリカーサードレイン延長部２４２ＥＰにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度の位置がプリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度の位置よりも一層深く、且つ（ｂ）Ｎ型ディープＳ／Ｄ延長部注入はＮ型浅いソース延長部注入よりも一層大きな値の傾斜角度αにおいて実施されるからである。その結果、プリカーサードレイン延長部２４２ＥＰは、プリカーサーソース延長部２４０ＥＰよりも、一層深くに延在し、通常は少なくとも２０％一層深く、好適には少なくとも３０％一層深く、より好適には少なくとも５０％一層深く、さらにより好適には少なくとも１００％一層深くに延在している。
【０７０６】
表面誘電体９４８のような表面誘電体層を介してのイオン注入によって画定されるプリカーサーソース延長部２４０ＥＰ及びプリカーサードレイン延長部２４２ＥＰ等のプリカーサーＳ／Ｄ延長部に対して、ｔＳｄが表面誘電体層の平均厚さを表すものとする。ＩＧＦＥＴのドープしたモノシリコン領域における或る位置の平均深さは、上述した如く、そのＩＧＦＥＴのゲート誘電体層の底部を介して延在する面から測定される。プリカーサーソース延長部２４０ＥＰとして意図された領域の上部表面に沿ってのモノシリコンの薄い層は、ゲート誘電体層２６０の形成後であるが、プリカーサーソース延長部２４０ＥＰを画定するＮ型浅いソース延長部ドーパントのイオン注入前に、除去することが可能である。ΔｙＳＥがプリカーサーソース延長部２４０ＥＰのようなプリカーサーソース延長部の上部に沿ってその様に除去されるモノシリコンの平均厚さを表すものとする。プリカーサーソース延長部を画定するためにイオン注入した半導体ドーパントの範囲即ちレンジＲＳＥは次式で近似することが可能である。
【０７０７】
【数６】
2012522361.tif 000010
【０７０８】
尚、αＳＥはプリカーサーソース延長部を画定する半導体ドーパントをイオン注入する場合に使用した傾斜角度αの値である。傾斜角度値αＳＥ（約７°）は極めて小さいので、式６における係数ｓｅｃ  αＳＥは、Ｎ型浅いソース延長部注入に対してレンジＲＳＥを計算するためには１に非常に近い。
【０７０９】
プリカーサードレイン延長部２４２ＥＰであることが意図されている領域の上部表面に沿ってのモノシリコンの薄い層は、同様に、ゲート誘電体層２６０を形成した後であるがプリカーサードレイン延長部２４２ＥＰを画定するＮ型ディープＳ／Ｄ延長部ドーパントのイオン注入前に、除去することが可能である。ΔｙＤＥがプリカーサードレイン延長部２４２ＥＰ等のプリカーサードレイン延長部の上部に沿ってそのように除去されるモノシリコンの平均厚さを表すものとする。従って、プリカーサードレイン延長部を画定するためにイオン注入した半導体ドーパントのレンジＲＤＥは次式によって近似することが可能である。
【０７１０】
【数７】
2012522361.tif 000011
【０７１１】
尚、αＤＥは該プリカーサードレイン延長部を画定する半導体ドーパントをイオン注入する場合に使用する傾斜角度αの値である。傾斜角度値αＤＥは、プリカーサードレイン延長部２４２ＥＰに対しては、少なくとも１５°であり、通常２０°−４５°で、典型的には３０°であるので、式７におけるｓｅｃ  αＤＥの係数は、Ｎ型ディープＳ／Ｄ延長部注入に対しＲＤＥを計算するためには、１よりも著しく一層大きい。
【０７１２】
注入レンジＲＳＥ及びＲＤＥに対する値は、夫々のＳ／Ｄ延長部２４０Ｅ及び２４２Ｅにおける最大全Ｎ型ドーパント濃度の位置において平均深さｙＳＥＰＫ及びｙＤＥＰＫの間の上述した百分率差異を充足するｙＳＥＰＫ及びｙＤＥＰＫの値を使用することによって、式６及び７から決定される。ＲＳＥ及びＲＤＥレンジ値は、夫々、Ｎ型浅いソース延長部ドーパント及びＮ型ディープＳ／Ｄ延長部ドーパントに対する適切な注入エネルギを決定するために使用される。
【０７１３】
Ｎ型浅いソース延長部注入が上部半導体表面に対してほぼ平行に延在する面に対してほぼ垂直に実施される場合（典型的には傾斜角度αに対して約７°において）、非対称的ＩＧＦＥＴ１００のプリカーサーソース延長部２４０ＥＰは、通常、プリカーサーゲート電極２６２Ｐの下側を著しく横方向に延在するものではない。プリカーサードレイン延長部２４２ＥＰを形成するために使用されるＮ型ディープＳ／Ｄ延長部ドーパントの角度付き注入は、それをプリカーサーゲート電極２６２Ｐ下側を著しく横方向に延在させるので、プリカーサードレイン延長部２４２ＥＰは、プリカーサソース延長部２４０ＥＰよりも、プリカーサーゲート電極２６２Ｐ下側を著しく更に横方向に延在する。従って、プリカーサーゲート電極２６２Ｐがプリカーサードレイン延長部２４２ＥＰとオーバーラップする量は、プリカーサーゲート電極２６２Ｐがプリカーサーソース延長部２４０ＥＰとオーバーラップする量を著しく超えるものである。プリカーサードレイン延長部２４２ＥＰ上のプリカーサーゲート電極２６２Ｐのオーバーラップは、プリカーサーソース延長部２４０ＥＰ上のプリカーサーゲート電極２６２Ｐのオーバーラップよりも、通常少なくとも１０％一層大きく、好適には少なくとも１５％一層大きく、より好適には少なくとも２０％一層大きい。
【０７１４】
Ｎ型浅いソース延長部注入は、基本方位角値β０が２０°―２５°に等しい４象限注入である。ＩＧＦＥＴ１００のプリカーサーソース延長部２４０ＥＰ及びプリカーサードレイン延長部２４２ＥＰの間の差異に対して上述した条件を充足する場合に、Ｎ型浅いソース延長部ドーパントのドーズ量は、通常１×１０１４−１×１０１５イオン数／ｃｍ２であり、典型的には５×１０１４イオン数／ｃｍ２である。Ｎ型浅いソース延長部注入ドーズ量の約四分の一が各方位角値において注入される。砒素がＮ型浅いソース延長部ドーパントを構成している典型的な場合には、注入エネルギは通常３−１５ｋｅＶであり、典型的には１０ｋｅＶである。
【０７１５】
クリチカルホトレジストマスク９５４が未だに所定位置にある場合に、Ｐ型ソースハロードーパントを、ホトレジスト９５４における開口を介して、表面誘電体層９４８の露出セクションを介して、中程度のドーズ量で、著しく角度を付けた態様で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）非対称的ＩＧＦＥＴ１００のハローポケット部分２５０に対するＰプリカーサー２５０Ｐ，及び（ｂ）延長型ドレインＩＧＦＥＴ１０４のハローポケット部分３２６に対するＰプリカーサー３２６Ｐを画定する。図３３ｑを参照のこと。ホトレジスト９５４を除去する。
【０７１６】
Ｐプリカーサーハローポケット部分２５０Ｐ及び３２６Ｐは、夫々、ＩＧＦＥＴ１００及び１０４のＮ＋プリカーサーソース延長部２４０ＥＰ及び３２０ＥＰよりも一層深くに延在する。Ｐ型ソースハロードーパントの角度付き注入に起因して、ＩＧＦＥＴ１００のＰプリカーサーハローポケット２５０Ｐはそのプリカーサーゲート電極２６２Ｐの下側を或る程度まで横方向に且つそのＮ＋プリカーサーソース延長部２４０ＥＰを越えて延在している。ＩＧＦＥＴ１０４のＰプリカーサーハローポケット３２６Ｐは、同様に、そのプリカーサーゲート電極３４６Ｐの下側を或る程度まで且つそのＮ＋プリカーサーソース延長部３２０ＥＰを越えて延在している。
【０７１７】
角度付きＰ型ソースハロー注入用の傾斜角度αは少なくとも１５°で、通常は２０°―４５°であり、典型的には３０°である。角度付きＰ型ソースハロー注入は、基本方位角値β０が約４５°に等しい４象限注入である。Ｐ型ソースハロードーパントのドーズ量は、通常、１×１０１３−５×１０１３イオン数／ｃｍ２であり、典型的には２．５×１０１３イオン数／ｃｍ２である。Ｐ型ソースハロー注入ドーズ量の約四分の一が各方位角値において注入される。Ｐ型ソースハロードーパントは、通常、二フッ化ボロンの形態におけるか又は元素形態におけるボロンから構成されている。二フッ化ボロンの形態にけるボロンがＰ型ソースハロードーパントを構成する典型的な場合には、注入エネルギは５０−１００ｋｅＶであり、典型的には７５ｋｅＶである。Ｐ型ソースハロー注入は、Ｎ型浅いソース延長部注入の前に、ホトレジスト９５４で実施することが可能である。
【０７１８】
対称的ＰチャンネルＩＧＦＥＴ１１０用の島状部１５０の上方に開口を有するホトレジストマスク９５６が、図３３ｒに示した如くに、誘電体層９４６及び９４８上に形成される。ホトレジストマスク９５６も対称的ＰチャンネルＩＧＦＥＴ１２２用の島状部１６２上方に開口（不図示）を有している。Ｐ型浅いＳ／Ｄ延長部ドーパントが、ホトレジスト９５６における開口を介して、表面誘電体９４８の露出セクションを介して、高いドーズ量で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１１０の夫々のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅに対する一対の横方向に分離されたほぼ同一のＰ＋プリカーサー４８０ＥＰ及び４８２ＥＰ、及び（ｂ）ＩＧＦＥＴ１２２の夫々のＳ／Ｄ延長部６８０Ｅ及び６８２Ｅに対する一対の横方向に分離されたほぼ同一のＰ＋プリカーサー（不図示）を画定する。
【０７１９】
Ｐ型浅いＳ／Ｄ延長部注入は、傾斜角度αが約７°に等しく且つ基本方位角値β０が２０°−２５°に等しい４象限注入である。Ｐ型浅いＳ／Ｄ延長部ドーパントのドーズ量は、通常５×１０１３−５×１０１４イオン数／ｃｍ２であり、典型的には１×１０１４−２×１０１４イオン数／ｃｍ２である。Ｐ型浅いＳ／Ｄ延長部注入ドーズ量の約四分の一が各方位角値において注入される。Ｐ型浅いＳ／Ｄ延長部ドーパントは、通常、二フッ化ボロンの形態におけるか又は元素の形態におけるボロンから構成されている。二フッ化ボロンの形態におけるボロンがＰ型浅いＳ／Ｄ延長部ドーパントを構成する典型的な場合には、注入エネルギは通常２−１０ｋｅＶであり、典型的には５ｋｅＶである。
【０７２０】
ホトレジストマスク９５６が未だに存在する状態で、Ｎ型Ｓ／Ｄハロードーパントを、著しい角度を付けた態様で、中程度のドーズ量で、ホトレジスト８５６における開口を介して、表面誘電体層９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１００の夫々のハローポケット部分４９０及び４９２に対する一対の横方向に分離されたほぼ同一のＮプリカーサー４９０Ｐ及び４９２Ｐ、及び（ｂ）ＩＧＦＥＴ１２２の夫々のハローポケット部分６９０及び６９２に対する一対の横方向に分離されたほぼ同一のＮプリカーサー（不図示）、を画定する。図３３ｓを参照のこと。ホトレジスト９５６を除去する。
【０７２１】
Ｎプリカーサーハローポケット部分４９０Ｐ及び４９２Ｐ及びハローポケット部分６９０及び６９２に対するＮプリカーサーは、夫々、Ｐ＋プリカーサーＳ／Ｄ延長部４８０ＥＰ及び４８２ＥＰ及びＳ／Ｄ延長部６８０Ｅ及び６８２Ｅに対するＰ＋プリカーサーよりも一層深くに延在する。Ｎ型Ｓ／Ｄハロードーパントの角度を付けた注入のために、ＩＧＦＥＴ１１０のＮプリカーサーハローポケット４９０Ｐ及び４９２Ｐは、夫々、そのＰ＋プリカーサーＳ／Ｄ延長部４８０ＥＰ及び４８２ＥＰを越えて、そのプリカーサーゲート電極５０２Ｐの下側を或る程度（即ち途中）まで横方向に延在している。ＩＧＦＥＴ１２２のＮプリカーサーハローポケットは、同様に、夫々、そのＰ＋プリカーサーＳ／Ｄ延長部を越えて、そのプリカーサーゲート電極の下側を或る程度まで横方向に延在している。
【０７２２】
角度付きＮ型Ｓ／Ｄハロー注入用の傾斜角度αは少なくとも１５°であり、通常は２０°−４５°であり、典型的には３０°である。角度付きＮ型Ｓ／Ｄハロー注入は、基本方位角値β０が約４５°に等しい４象限注入である。Ｎ型Ｓ／Ｄハロードーパントのドーズ量は、通常１×１０１３−５×１０１３イオン数／ｃｍ２であり、典型的には２．５×１０１３イオン数／ｃｍ２である。Ｎ型Ｓ／Ｄハロー注入ドーズ量の約四分の一が各方位角値において注入される。Ｎ型Ｓ／Ｄハロードーパントは、通常、砒素又は燐から構成されている。砒素がＮ型Ｓ／Ｄハロードーパントを構成する典型的な場合には、注入エネルギは１００−２００ｋｅＶであり、典型的には１５０ｋｅＶである。Ｎ型Ｓ／Ｄハロー注入は、Ｐ型浅いＳ／Ｄ延長部注入の前に、ホトレジスト９５６を共に実施することが可能である。
【０７２３】
非対称的ＰチャンネルＩＧＦＥＴ１０２のドレイン延長部２８２Ｅに対する位置の上方及び対称的ＰチャンネルＩＧＦＥＴ１１４及び１１８の島状部１５４及び１５８の上方に開口を有するホトレジストマスク９５８が、図３３ｔに示した如くに、誘電体層９４６及び９４８上に形成される。ホトレジストマスク９５８はＩＧＦＥＴ１０２のプリカーサーゲート電極３０２Ｐに対してクリチカルに整合される。クリチカルホトレジスト９５８も対称的ＰチャンネルＩＧＦＥＴ１２６に対する島状部１６６の上方に開口（不図示）を有している。
【０７２４】
Ｐ型ディープＳ／Ｄ延長部ドーパントが、多少傾斜した態様で、高いドーズ量で、ホトレジスト９５８における開口を介して、表面誘電体９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１０２のドレイン延長部２８２Ｅに対するＰ＋プリカーサー２８２ＥＰ、（ｂ）ＩＧＦＥＴ１１４の夫々のＳ／Ｄ延長部５５０Ｅ及び５５２Ｅに対する一対の横方向に分離されたほぼ同一のＰ＋プリカーサー５５０ＥＰ及び５５２ＥＰ、（ｃ）ＩＧＦＥＴ１１８の夫々のＳ／Ｄ延長部６１０Ｅ及び６１２Ｅに対する一対の横方向に分離されたほぼ同一のＰ＋プリカーサー６１０ＥＰ及び６１２ＥＰ，及び（ｄ）ＩＧＦＥＴ１２６の夫々のＳ／Ｄ延長部７５０Ｅ及び７５２Ｅに対する一対の横方向に分離されたほぼ同一のＰ＋プリカーサー（不図示）、を画定する。
【０７２５】
Ｐ型ディープＳ／Ｄ延長部注入に対する傾斜角度αは約７°である。傾斜角度αの小さな値でのＰ型ディープＳ／Ｄ延長部ドーパントの注入のために、非対称的ＩＧＦＥＴ１０２のプリカーサードレイン延長部２８２ＥＰは今やそのプリカーサーゲート電極３０２Ｐの下側を僅かに横方向に延在している。ＩＧＦＥＴ１１４のプリカーサーＳ／Ｄ延長部５５０ＥＰ及び５５２ＥＰも同様にそのプリカーサーゲート電極５６８Ｐの下側を僅かに横方向に延在している。ＩＧＦＥＴ１１８のプリカーサーＳ／Ｄ延長部６１０ＥＰ及び６１２ＥＰは、そのプリカーサーゲート電極６２８Ｐの下側を僅かに横方向に延在している。おなじことが、そのプリカーサーゲート電極と相対的にＩＧＦＥＴ１２６のＳ／Ｄ延長部７５０Ｅ及び７５２Ｅに対するプリカーサーの場合に発生する。ホトレジスト９５８を除去する。
【０７２６】
更に以下に説明するように、Ｐ型Ｓ／Ｄ延長部注入は、代替的に、角度付き注入を構成するのに十分な傾斜におけるものを包含して、著しく傾斜させた態様で実施することが可能である。このことに鑑み、図３３ｔにおけるＰ型Ｓ／Ｄ延長部注入を表す矢印は垂直に対して傾けて示されているが、図３３ｏのＮ型ディープＳ／Ｄ延長部注入のような著しく傾斜させた態様で実施されるイオン注入を表す矢印ほど傾いてはいない。
【０７２７】
Ｐ型ディープＳ／Ｄ延長部注入は、基本方位角値β０が２０°−２５°に等しい４象限注入である。Ｐ型ディープＳ／Ｄ延長部ドーパントのドーズ量は、通常２×１０１３−２×１０１４イオン数／ｃｍ２であり、典型的には８×１０１３イオン数／ｃｍ２である。Ｐ型ディープＳ／Ｄ延長部注入ドーズ量の約四分の一が各方位角値において注入される。Ｐ型ディープＳ／Ｄ延長部ドーパントは、通常、二フッ化ボロンの形態か又は元素形態におけるボロンから構成されている。二フッ化ボロンの形態におけるボロンがＰ型ディープＳ／Ｄ延長部ドーパントを構成している典型的な場合には、注入エネルギは通常５−２０ｋｅＶであり、典型的には１０ｋｅＶである。
【０７２８】
非対称的ＰチャンネルＩＧＦＥＴ１０２のソース延長部２８０Ｅの位置の上方及び延長型ドレインＰチャンネルＩＧＦＥＴ１０６のソース延長部３６０Ｅに対する位置の上方に開口を有しているホトレジストマスク９６０が誘電体層９４６及び９４８の上に形成される。図３３ｕを参照のこと。ホトレジストマスク９６０はＩＧＦＥＴ１０２及び１０６のプリカーサーゲート電極３０２Ｐ及び３８６Ｐに対してクリチカル即ち臨界的に整合される。Ｐ型浅いソース延長部ドーパントが、高いドーズ量で、クリチカルホトレジスト９６０における開口を介して、表面絶縁体９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１０２のソース延長部２８０Ｅに対するＰ＋プリカーサー２８０ＥＰ、及び（ｂ）ＩＧＦＥＴ１０６のソース延長部３６０Ｅに対するＰ＋プリカーサー３６０ＥＰ、を画定する。
【０７２９】
Ｐ型浅いソース延長部注入は、通常、同じＰ型ドーパントのボロンで、僅かに傾斜したＰ型ディープＳ／Ｄ延長部注入として、実施される。これらの２つのＰ型注入も、通常、同じＰ型ドーパント含有粒子種、即ち二フッ化ボロンか元素ボロンのいずれか、でもって同じ粒子イオン化電荷状態で実施される。
【０７３０】
Ｐ型浅いソース延長部注入は、傾斜角度αが約７°に等しく且つ基本方位角値β０が２０°−２５°に等しい、４象限注入である。Ｐ型浅いソース延長部注入が上部半導体表面にほぼ平行に延在する面に対してほぼ垂直に実施されるので、非対称的ＰチャンネルＩＧＦＥＴ１０２のプリカーサーソース延長部２８０ＥＰはプリカーサーゲート電極３０２Ｐの下側を僅かに横方向に延在するに過ぎない。
【０７３１】
Ｐ型浅いソース延長部ドーパントのドーズ量は、通常、２×１０１３−２×１０１４
イオン数／ｃｍ２であり、典型的には８×１０１３イオン数／ｃｍ２である。Ｐ型浅いソース延長部注入ドーズ量の約四分の一が各方位角値において注入される。二フッ化ボロンの形態におけるボロンがＰ型浅いソース延長部ドーパントを構成している典型的な場合には、注入エネルギは、通常、４−２０ｋｅＶであり、典型的には１０ｋｅＶである。
【０７３２】
Ｐ型ディープＳ／Ｄ延長部注入も傾斜角度αが約７°であり且つ基本方位角値β０が２０°−２５°に等しい４象限注入である。前述した注入ドーズ量及びエネルギ情報を検討すると、Ｐ型浅いソース延長部注入及びＰ型ディープＳ／Ｄ延長部注入は同じ典型的な値の注入ドーズ量及びエネルギを使用していることが分かる。これらの２つのＰ型注入は、通常、Ｐ型半導体ドーパントの同じ原子種で且つ同じ粒子イオン化電荷状態にある同じＰ型ドーパント含有粒子種で実施されるので、これらの２つのＰ型注入は、典型的に、同じ条件において実施される。その結果、非対称的ＰチャンネルＩＧＦＥＴ１０２のプリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度の深さｙＤＥＰＫは、典型的に、プリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度の深さｙＳＥＰＫと同じである。
【０７３３】
Ｐ型注入ディープＳ／Ｄ延長部ドーパント及びＰ型注入浅いソース延長部ドーパントは、昇温において実施される後のステップ期間中に、熱拡散を経験する。イオン注入した半導体ドーパントの熱拡散は、それを広げさせるが、通常、その最大濃度の位置を著しく垂直方向に影響を与えるものではない。従って、ＰチャンネルＩＧＦＥＴ１０２のプリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度は、通常、最終的なソース延長部２８０Ｅと垂直方向にほぼ同じ位置に沿って発生し、従って、通常、ソース延長部２８０Ｅにおける全Ｐ型ドーパントの最大濃度と垂直方向にほぼ同じ位置に沿って発生する。ＩＧＦＥＴ１０２のプリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度は、同様に、通常、最終的なドレイン延長部２８２Ｅと垂直方向にほぼ同じ位置に沿って、従って、通常、最終的なドレイン延長部２８２Ｅにおける全Ｐ型ドーパントの最大濃度と垂直方向に沿ってほぼ同じ位置に発生する。これらの理由のために、ＩＧＦＥＴ１０２の最終的なドレイン延長部２８２ＥにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度の深さｙＤＥＰＫは、典型的に、最終的なソース延長部２８０ＥにおけるＰ型浅いソース延長部ドーパントの最大濃度の深さｙＳＥＰＫと同じである。
【０７３４】
クリチカルホトレジスト９６０が未だに所定位置にある場合に、Ｎ型ソースハロードーパントを、著しく角度を付けた態様で、中程度のドーズ量で、ホトレジスト９６０における開口を介して、表面誘電体層９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）非対称的ＩＧＦＥＴ１０２のハローポケット部分２９０に対するＮプリカーサー２９０Ｐ、及び（ｂ）延長型ドレインＩＧＦＥＴ１０６のハローポケット部分３６６に対するＮプリカーサー３６６Ｐ、を画定する。図３３ｖを参照のこと。ホトレジスト９６０を除去する。
【０７３５】
Ｎプリカーサーハローポケット部分２９０Ｐ及び３６６Ｐは、夫々、ＩＧＦＥＴ１０２及び１０６のＰ＋プリカーサーソース延長部２８０ＥＰ及び３６０ＥＰよりも一層深くに延在している。Ｎ型ソースハロードーパントの角度を付けた注入に起因して、ＩＧＦＥＴ１０２のＮプリカーサーハローポケット２９０Ｐは、そのプリカーサーゲート電極３０２Ｐの下側を或る程度だけ且つそのＰ＋プリカーサーソース延長部２８０ＥＰを超えて、延在している。ＩＧＦＥＴ１０６のＮプリカーサーハローポケット３６６Ｐは、同様に、そのプリカーサーゲート電極３８６Ｐの下側を或る程度だけ且つそのＰ＋プリカーサーソース延長部３６０ＥＰを超えて、延在している。
【０７３６】
角度付きＮ型ソースハロー注入用の傾斜角度αは、少なくとも１５°で、通常は２０°−４５°であり、典型的には３０°である。角度付きＮ型ソースハロー注入は、基本方位角値β０が約４５°に等しい４象限注入である。Ｎ型ソースハロードーパントのドーズ量は、通常、２×１０１３−８×１０１４イオン数／ｃｍ２であり、典型的には約４×１０１３イオン数／ｃｍ２である。Ｎ型ソースハロー注入ドーズ量の約四分の一が各方位角値において注入される。Ｎ型ソースハロードーパントは、通常、砒素又は燐から構成されている。砒素がＮ型ソースハロードーパントを構成する典型的な場合には、注入エネルギは７５−１５０ｋｅＶであり、典型的には１２５ｋｅＶである。Ｎ型ソースハロー注入は、Ｐ型浅いソース延長部注入の前に、ホトレジスト９６０と共に実施することが可能である。
【０７３７】
横方向Ｓ／Ｄ延長部及びハローポケット部分を画定するために使用されるホトレジストマスク９５０，９５２，９５４，９５６，９５８，９６０は、任意の順番で使用することが可能である。ホトレジストマスク９５０，９５２，９５４，９５６，９５８，９６０の特定の一つによって画定される横方向Ｓ／Ｄ延長部又はハローポケット部分のどれもが図３３の半導体製造プラットフォームの実現例に従って製造されるＩＧＦＥＴ内には存在しない場合には、そのマスク及びその関連する注入操作は該プラットフォーム実現例から削除することが可能である。
【０７３８】
付加的なＲＴＡを結果的に得られる半導体構成体について実施して、注入したＰ型及びＮ型のＳ／Ｄ延長部ドーパント及びハローポケットドーパントによって発生された格子損傷を修復し且つ該Ｓ／Ｄ延長部ドーパント及びハローポケットドーパントの原子をエネルギ的に一層安定した状態に配置させる。該付加的なＲＴＡは、非反応性環境において、９００−１０５０℃、典型的には９５０−１０００℃において、１０−５０秒、典型的には２５秒で実施される。
【０７３９】
該付加的なＲＴＡは、該Ｓ／Ｄ延長部ドーパント及びハローポケットドーパントを垂直方向及び横方向に拡散させる。ウエルドーパント、ＡＰＴドーパント、及びスレッシュホールド調節ドーパント、特に空の主要ウエルドーパント、が該付加的なＲＴＡ期間中に、更に垂直方向及び横方向に拡散する。図３３の残りの部分は、空の主要ウエルドーパントの上方拡散を表しているに過ぎない。プリカーサー空の主要ウエル領域１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐ及び空の主要ウエル領域２０４及び２０６に対するプリカーサーが、誘電体層９４６及び９４８の熱成長の終りまでに上部半導体表面に到達しない場合には、プリカーサー空の主要ウエル領域１８０Ｐ，１８２Ｐ，１８４ＡＰ，１８４ＢＰ，１８６ＡＰ，１８６ＢＰ，１９２Ｐ，１９４Ｐ及び空の主要ウエル領域２０４及び２０６に対するプリカーサーは、通常、該付加的なＲＴＡの終りまでに上部半導体表面に到達する。この状態を図３３の残りの部分に表してある。
【０７４０】
分離（孤立）したＰ−エピタキシャル層部分１３６Ｐ１−１３６Ｐ７及びＰ−エピタキシャル層１３６のその他の分離（孤立）した部分は、ゼロへ収縮し、図３３の残りの部分において表われることは無い。Ｐ−エピタキシャル層１３６Ｐは実質的にＰ−基板領域１３６となる。延長型ドレインＮチャンネルＩＧＦＥＴ１０４の場合には、Ｐ−基板領域１３６の表面隣接部分１３６Ａが、Ｐプリカーサー空の主要ウエル領域１８４ＡＰとＮプリカーサー空の主要ウエル領域１８４ＢＰとを横方向に分離させる。延長型ドレインＰチャンネルＩＧＦＥＴ１０６の場合には、Ｐ−基板領域１３６の表面隣接部分１３６Ｂが、Ｎプリカーサー空の主要ウエル領域１８６ＡＰ、Ｐプリカーサー空の主要ウエル領域１８６ＢＰ、ディープＮウエル２１２の間に位置されている。
【０７４１】
Ｎ５．ゲート側壁スペーサ及びソース／ドレインゾーンの主要部分の形成
ゲート側壁スペーサ２６４，２６６，３０４，３０６，３４８，３５０，３８８，３９０，４６４，４６６，５０４，５０６，５４０，５４２，５７０，５７２，６００，６０２，６３０，６３２は、図３３ｗに示した如く、プリカーサーポリシリコンゲート電極２６２Ｐ，３０２Ｐ，３４６Ｐ，３８６Ｐ，４６２Ｐ，５０２Ｐ，５３８Ｐ，５６８Ｐ，５９８Ｐ，６２８Ｐの横断方向側壁に沿って形成されている。ゲート側壁スペーサ６６４，６６６，７０４，７０６，７４０，７４３，７７０，７７２，８００，８０２，８３０，８３２，８６０，８６２，８９０，８９２は、ポリシリコンゲート電極６６２，７０２，７３８，７６８，７９８，８２８，８５８，８８８に対するプリカーサーの横断方向側壁に沿って同時的に形成される。
【０７４２】
例示したＩＧＦＥＴのゲート側壁スペーサは、好適には、上に引用した国際特許出願＿＿＿＿＿、代理人ドケット番号ＮＳ−７１９２ＷＯに記載されている手順に従って湾曲型三角形状のものとして形成される。簡単に説明すると、テトラエチルオルトシリケートの誘電体ライナー層（不図示）を誘電体層９４６及び９４８上に付着させる。更なる誘電体物質を該ライナー層上に付着させる。次いで、ゲート側壁スペーサを構成することが意図されていない該更なる誘電体物質の部分が、主に上部半導体表面に対してほぼ垂直に行われる非等方性エッチングによって、除去される。図３３ｗにおけるシール用誘電体層９６２は、シール層９４６とその上側に存在する該ライナー層の物質との結果的に得られる結合を表している。表面誘電体層９６４は、表面層９４８とその上側に存在する該ライナー層の物質との結果的に得られる結合を表している。
【０７４３】
側壁スペーサ（不図示）は、ポリシリコン抵抗であることが設計されているゲート電極ポリシリコン層の任意の部分に沿って同時的に与えられる。
【０７４４】
ＮチャンネルＩＧＦＥＴ１００，１０４，１０８，１１２，１１６に対する島状部１４０，１４４Ａ，１４４Ｂ，１４８，１５２，１５６の上方に開口を有するホトレジストマスク９７０が誘電体層９６２及び９６４及びゲート側壁スペーサ上に形成される。図３３ｘを参照のこと。ホトレジストマスク９７０も、ＮチャンネルＩＧＦＥＴ１２０，１２４，１２８，１３０，１３２，１３４に対する島状部１６０，１６４，１６８，１７０，１７２，１７４上方に開口（不図示）を有している。
【０７４５】
Ｎ型主要Ｓ／Ｄドーパントが、非常に高いドーズ量で、ホトレジスト９７０における開口を介して、表面誘電体層９６４の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）非対称的ＩＧＦＥＴ１００のＮ＋＋主要ソース部分２４０Ｍ及びＮ＋＋主要ドレイン部分２４２Ｍ、（ｂ）延長型ドレインＮチャンネルＩＧＦＥＴ１０４のＮ＋＋主要ソース部分３２０Ｍ及びＮ＋＋ドレインコンタクト部分３３４、及び（ｃ）対称的ＮチャンネルＩＧＦＥＴのＮ＋＋主要Ｓ／Ｄ部分４４０Ｍ，４４２Ｍ，５２０Ｍ，５２２Ｍ，５８０Ｍ，５８２Ｍ，６４０Ｍ，６４２Ｍ，７２０Ｍ，７２２Ｍ，７８０Ｍ，７８２Ｍ，８１０Ｍ，８１２Ｍ，８４０Ｍ，８４２Ｍ，８７０Ｍ，８７２Ｍ、を画定する。Ｎ型主要Ｓ／Ｄドーパントも例示したＮチャンネルＩＧＦＥＴ用のプリカーサーゲート電極内に入り、それによりこれらのプリカーサー電極を夫々Ｎ＋＋ゲート電極２６２，３４６，４６２，５３８，５９８，６６２，７３８，７９８，８２８，８５８，８８８へ変換させる。ホトレジスト９７０を除去する。
【０７４６】
Ｎ型主要Ｓ／Ｄドーパントのドーズ量は、通常２×１０１５−２×１０１６イオン数／ｃｍ２であり、典型的には７×１０１５イオン数／ｃｍ２である。Ｎ型主要Ｓ／Ｄドーパントは、通常、砒素又は燐から構成されている。砒素がＮ型主要Ｓ／Ｄドーパントを構成している典型的な場合には、注入エネルギは通常５０−１００ｋｅＶであり、典型的には６０−７０ｋｅＶである。
【０７４７】
初期的スパイクアニールがこの時点において結果的に得られる半導体構成に対して通常実施されて、注入されたＮ型主要Ｓ／Ｄドーパントによって発生された格子損傷を修復し且つＮ型主要Ｓ／Ｄドーパントの原子をエネルギ的に一層安定な状態に配置させる。該スパイクアニールは、半導体構成体の温度を１０００−１２００℃、典型的には１１００℃へ上昇させることによって行われる。通常、該初期的スパイクアニール期間中に、注入されたＰ型及びＮ型ドーパントの著しい拡散が発生する。何故ならば、該スパイクアニール温度は極めて高いからである。該スパイクアニールは、又、例示したＮチャンネルＩＧＦＥＴ用のゲート電極内のＮ型主要Ｓ／Ｄドーパントを広げさせる。
【０７４８】
該初期的スパイクアニールが完了すると、非対称的ＮチャンネルＩＧＦＥＴ１００のＮ＋＋主要Ｓ／Ｄ部分２４０Ｍ及び２４２Ｍ外側のプリカーサー領域２４０ＥＰ，２４２ＥＰ，２５０Ｐの部分が、今や、夫々、そのＮ＋ソース延長部２０４Ｅ、そのＮ＋ドレイン延長部２４２Ｅ、及びそのＰソース側ハローポケット部分２５０を実質的に構成する。ソース２４０、ドレイン２４２、及びハローポケット部分２５０外側の、今はＰ型空のウエルボディ物質１８０であるＰプリカーサー空の主要ウエル領域１８０Ｐの部分は、ＩＧＦＥＴ１００のＰ型空のウエル主要ボディ物質部分２５４を実質的に構成する。プリカーサー点線２５６Ｐは、今は、実質的に点線２５６であり、それは、上方へ移る場合に、主要ボディ物質部分２５４内のＰ型ドーピングが中程度から軽度へ降下する箇所の境界を示している。
【０７４９】
延長型ドレインＮチャンネルＩＧＦＥＴ１０４のＮ＋＋主要ソース部分３２０Ｍ外側のプリカーサー領域３２０ＥＰ及び３２６Ｐの部分は、夫々、そのＮ＋ソース延長部３２０Ｅ及びそのＰソース側ハローポケット部分３２６を実質的に構成している。ハローポケット部分３２６外側の、今は、Ｐ型空のウエルボディ物質１８４ＡであるＰプリカーサー空の主要ウエル領域１８４ＡＰの部分は、実質的に、ＩＧＦＥＴ１０４のＰボディ物質部分３２８を構成している。Ｎ＋＋外部ドレインコンタクト部分３３４外側の、今はドレイン１８４Ｂである、Ｎプリカーサー空の主要ウエル領域１８４ＢＰの部分は、実質的にＩＧＦＥＴ１０４のＮからのウエルドレイン部分３３６を構成している。プリカーサー点線３３２Ｐ及び３４０Ｐは、今は、実質的に、夫々の点線３３２及び３４０であり、それらは、夫々、ボディ物質部分３２８及びドレイン部分３３６における正味のドーピングが、上方へ移る場合に、中程度から軽度へ降下する境界を示している。
【０７５０】
対称的ＮチャンネルＩＧＦＥＴ１０８のＮ＋＋主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍ外側のプリカーサー部分４４０ＥＰ，４４２ＥＰ，４５０ＥＰ，４５２ＥＰの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部４４０Ｅ及び４４２Ｅ及びそのＰハローポケット部分４５０及び４５２を構成している。Ｓ／Ｄゾーン４４０及び４４２及びハローポケット４５０及び４５２外側のＰプリカーサーボディ物質部分４５６Ｐ及び４５８Ｐの部分は、実質的に、ＩＧＦＥＴ１０８のＰボディ物質部分４５６及び４５８を構成している。Ｓ／Ｄゾーン４４０及び４４２外側のＰプリカーサー充填した主要ウエル領域１８８Ｐの部分は、実質的に、Ｐボディ物質部分４５４，４５６，４５８と形成されるＰ型充填した主要ウエル領域１８８を構成している。
【０７５１】
対称的ＮチャンネルＩＧＦＥＴ１１２のＮ＋＋主要Ｓ／Ｄ部分５２０Ｍ及び５２２Ｍ外側のプリカーサー領域５２０ＥＰ及び５２２ＥＰの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部５２０Ｅ及び５２２Ｅを構成している。Ｓ／Ｄゾーン５２０及び５２２外側のＰプリカーサー空の主要ウエル領域１９２Ｐの部分は、実質的に、ＩＧＦＥＴ１１２のＰ型ボディ物質からの主要ウエル１９２を構成している。プリカーサー点線５３０Ｐは、今は、実質的に点線５３０であり、それは、ボディ物質空の主要ウエル１９２におけるＰ型ドーピングが、上方に移る場合に、中程度から軽度へ降下する位置の境界を示している。
【０７５２】
対称的ＮチャンネルＩＧＦＥＴ１１６のＮ＋＋主要Ｓ／Ｄ部分５８０Ｍ及び５８２Ｍ外側のプリカーサー領域５８０ＥＰ及び５８２ＥＰの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部５８０Ｅ及び５８２Ｅを構成している。Ｓ／Ｄゾーン５８０及び５８２外側のＰプリカーサーボディ物質部分５９２Ｐ及び５９４Ｐの部分は、夫々、実質的に、ＩＧＦＥＴ１１６のＰボディ物質部分５９２及び５９４を構成している。Ｓ／Ｄゾーン５８０及び５８２外側のＰプリカーサー充填した主要ウエル領域１９６Ｐの部分は、実質的に、Ｐボディ物質部分５９０，５９２，５９４とで形成されるＰ型充填した主要ウエル領域１９６を構成している。
【０７５３】
対称的ＮチャンネルＩＧＦＥＴ１２０のＮ＋＋主要Ｓ／Ｄ部分６４０Ｍ及び６４２Ｍ外側の領域６４０Ｅ，６４２Ｅ，６５０，６５２に対するプリカーサーの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部６４０Ｅ及び６４２Ｅ及びそのＰハローポケット部分６５０及び６５２を構成している。Ｓ／Ｄゾーン６４０及び６４３及びハローポケット６５０及び６５２外側の更なるボディ物質部分６５６に対するＰプリカーサーの部分は、実質的に、ＩＧＦＥＴ１２６のＰ更なるボディ物質部分６５６を構成している。Ｓ／Ｄゾーン６４０及び６４２外側の充填した主要ウエル領域２００に対するＰプリカーサーの部分は、実質的に、Ｐボディ物質部分６５４及び６５６で形成したＰ型充填した主要ウエル領域２００を構成している。
【０７５４】
対称的ＮチャンネルＩＧＦＥＴ１２４のＮ＋＋主要Ｓ／Ｄ部分７２０Ｍ及び７２２Ｍ外側の領域７２０Ｅ及び７２２Ｅに対するプリカーサーの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部７２０Ｅ及び７２２Ｅを構成している。Ｓ／Ｄゾーン７２０及び７２２外側の空の主要ウエル領域２０４に対するＰプリカーサーの部分は、実質的に、ＩＧＦＥＴ１２４のＰ型ボディ物質空の主要ウエル２０４を構成している。
【０７５５】
対称的ネイティブＮチャンネルＩＧＦＥＴ１２８，１３０，１３２，１３４に移ると、ＩＧＦＥＴ１２８のＮ＋＋主要Ｓ／Ｄ部分７８０Ｍ及び７８２Ｍ外側の領域７８０Ｅ，７８２Ｅ，７９０，７９２に対するプリカーサーの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部７８０Ｅ及び７８２Ｅ及びそのＰハローポケット部分７９０及び７９２を構成している。ＩＧＦＥＴ１３０のＮ＋＋主要Ｓ／Ｄ部分８１０Ｍ及び８１２Ｍ外側の領域８１０Ｅ及び８１２Ｅに対するプリカーサーの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部８１０Ｅ及び８１２Ｅを構成している。ＩＧＦＥＴ１３２のＮ＋＋主要Ｓ／Ｄ部分８４０Ｍ及び８４２Ｍ外側の領域８４０Ｅ，８４２Ｅ，８５０，８５２に対するプリカーサーの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部８４０Ｅ及び８４２Ｅ及びそのＰハローポケット部分８５０及び８５２を構成している。ＩＧＦＥＴ１３４のＮ＋＋主要Ｓ／Ｄ部分８７０Ｍ及び８７２Ｍ外側の領域８７０Ｅ及び８７２Ｅに対するプリカーサーの部分は、夫々、実質的に、そのＮ＋Ｓ／Ｄ延長部８７０Ｅ及び８７２Ｅを構成している。
【０７５６】
ＮチャンネルＩＧＦＥＴ１０８のプリカーサーＳ／Ｄ延長部４４０ＥＰ及び４４２ＥＰ、ＮチャンネルＩＧＦＥＴ１２０のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅに対するプリカーサー、ＮチャンネルＩＧＦＥＴ１２８のＳ／Ｄ延長部７８０Ｅ及び７８２Ｅに対するプリカーサー、及びＮチャンネルＩＧＦＥＴ１３２のＳ／Ｄ延長部８４０Ｅ及び８４２Ｅに対するプリカーサー、に対するＮ型浅いＳ／Ｄ延長部注入は、ＮチャンネルＩＧＦＥＴ１００のプリカーサードレイン延長部２４２ＥＰ、ＮチャンネルＩＧＦＥＴ１１２のプリカーサーＳ／Ｄ延長部５２０ＥＰ及び５２２ＥＰ、ＮチャンネルＩＧＦＥＴ１１６のプリカーサーＳ／Ｄ延長部５８０ＥＰ及び５８２ＥＰ、ＮチャンネルＩＧＦＥＴ１２４のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅに対するプリカーサー、及びＮチャンネルＩＧＦＥＴ１３４のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅに対するプリカーサー、に対するＮ型ディープＳ／Ｄ延長部注入よりもかなり一層大きなドーズ量において実施されていた。特に、Ｎ型浅いＳ／Ｄ延長部注入用の１×１０１４−１×１０１５イオン数／ｃｍ２で、典型的には５×１０１４イオン数／ｃｍ２のドーズ量は、通常、Ｎ型ディープＳ／Ｄ延長部注入用の２×１０１３−１×１０１４イオン数／ｃｍ２で、典型的には５×１０１３−６×１０１３イオン数／ｃｍ２のドーズ量の１０倍近傍である。その結果、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅ、ＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ、ＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０Ｅ及び５８２Ｅ、ＩＧＦＥＴ１２４のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅ、ＩＧＦＥＴ１３０のＳ／Ｄ延長部８１０Ｅ及び８１２Ｅ、及びＩＧＦＥＴ１３４のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅ、は全て、ＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅ，ＩＧＦＥＴ１２０のＳ／Ｄ延長部６４０Ｅ及び６４２Ｅ、ＩＧＦＥＴ１２８のＳ／Ｄ延長部７８０Ｅ及び７８２Ｅ、及びＩＧＦＥＴ１３２のＳ／Ｄ延長部８４０Ｅ及び８４２Ｅ，よりも一層軽度にドープされている。
【０７５７】
ＮチャンネルＩＧＦＥＴ１００のプリカーサーソース延長部２４０ＥＰ及びＮチャンネルＩＧＦＥＴ１０４のプリカーサーソース延長部３２０ＥＰ、に対するＮ型浅いソース延長部注入は、ＩＧＦＥＴ１００のプリカーサードレイン延長部２４２ＥＰ、ＮチャンネルＩＧＦＥＴ１１２のプリカーサーＳ／Ｄ延長部５２０ＥＰ及び５２２ＥＰ、ＩＧＦＥＴ１１６のプリカーサーＳ／Ｄ延長部５８０Ｅ及び５８２ＥＰ，ＮチャンネルＩＧＦＥＴ１２４のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅに対するプリカーサー、ＮチャンネルＩＧＦＥＴ１３０のＳ／Ｄ延長部８１０Ｅ及び８１２Ｅに対するプリカーサー、及びＮチャンネルＩＧＦＥＴ１３４のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅに対するプリカーサ、に対するＮ型ディープＳ／Ｄ延長部注入よりもかなり一層大きいドーズ量において実施されていた。Ｎ型浅いＳ／Ｄ延長部注入の場合のように、Ｎ型浅いソース延長部注入用の１×１０１４−１×１０１５イオン数／ｃｍ２、典型的には５×１０１４イオン数／ｃｍ２のドーズ量は、通常、Ｎ型ディープＳ／Ｄ延長部注入用の２×１０１３−１×１０１４イオン数／ｃｍ２、典型的には５×１０１３−６×１０１３イオン数／ｃｍ２のドーズ量の１０倍近傍にある。その結果、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅ、ＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ、ＩＧＦＥＴ１１６のＳ／Ｄ延長部５８０Ｅ及び５８２Ｅ、ＩＧＦＥＴ１２４のＳ／Ｄ延長部７２０Ｅ及び７２２Ｅ、ＩＧＦＥＴ１３０のＳ／Ｄ延長部８１０Ｅ及び８１２Ｅ、及びＩＧＦＥＴ１３４のＳ／Ｄ延長部８７０Ｅ及び８７２Ｅは、全て、ＩＧＦＥＴ１００のソース延長部２４０Ｅ及びＩＧＦＥＴ１０４のソース延長部３２０Ｅよりも一層軽度にドープされている。
【０７５８】
以下に更に説明するように、例示したＮチャンネルＩＧＦＥＴのソース・ボディ接合及びドレイン・ボディ接合は、ここではＮ型接合グレイディング（grading）ドーパントとして呼称するＮ型半導体ドーパントをホトレジストマスク９７０が所定位置にある間にその中の開口を介して注入することによって、接合容量を減少させるために垂直方向にグレードを付ける即ち勾配を付けることが可能である。Ｎ型主要又は接合グレイディングＳ／Ｄ注入のいずれかを先に実施することが可能である。いずれの場合においても、初期的スパイクアニールが、注入されたＮ型接合グレイディングＳ／Ｄドーパントによって発生された格子損傷を修復し且つＮ型接合グレイディングＳ／Ｄドーパントの原子をエネルギ的に一層安定した状態に配置させる。
【０７５９】
ＰチャンネルＩＧＦＥＴ１０２，１０６，１１０，１１４，１１８用の島状部１４２，１４６Ａ，１４６Ｂ，１５０，１５４，１５８上方に開口を有するホトレジストマスク９７２が、図３３ｙに表したように、誘電体層９６２及び９６４及びゲート側壁スペーサ上に形成される。ホトレジストマスク９７２もＰチャンネルＩＧＦＥＴ１２２及び１２６用の島状部１６２及び１６６上方に開口（不図示）を有している。
【０７６０】
Ｐ型主要Ｓ／Ｄドーパントが、非常に高いドーズ量で、ホトレジスト９７２における開口を介して、表面誘電体層９６４の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）非対称的ＰチャンネルＩＧＦＥＴ１０２のＰ＋＋主要ソース部分２８０Ｍ及びＰ＋＋主要ドレイン部分２８２Ｍ、（ｂ）延長型ドレインＰチャンネルＩＧＦＥＴ１０６のＰ＋＋主要ソース部分３６０Ｍ及びＰ＋＋主要ドレインコンタクト部分３７４、及び（ｃ）例示した対称的ＰチャンネルＩＧＦＥＴのＰ＋＋主要Ｓ／Ｄ部分４８０Ｍ，４８２Ｍ，５５０Ｍ，５５２Ｍ，６１０Ｍ，６１２Ｍ，６８０Ｍ，６８２Ｍ，７５０Ｍ，７５２Ｍ、を画定する。該Ｐ型主要Ｓ／Ｄドーパントは、又、ＰチャンネルＩＧＦＥＴ用のプリカーサーゲート電極内に入り、それにより、これらのプリカーサー電極を、夫々、Ｐ＋＋ゲート電極３０２，３８６，５０２，５６８，６２８，７０２，７６８へ変換させる。ホトレジスト９７２を除去する。
【０７６１】
Ｐ型主要Ｓ／Ｄドーパントのドーズ量は通常２×１０１５−２×１０１６イオン数／ｃｍ２であり、典型的には約７×１０１５イオン数／ｃｍ２である。Ｐ型主要Ｓ／Ｄドーパントは、通常、元素の形態におけるか又は二フッ化ボロンの形態におけるボロンから構成されている。Ｐ型主要Ｓ／Ｄドーパントが元素のボロンから構成されている典型的な場合には、注入エネルギは通常２−１０ｋｅＶであり、典型的には５ｋｅＶである。
【０７６２】
ポリシリコン抵抗として指定されているゲート電極ポリシリコン層のいずれの部分も、典型的に、ゲート電極ポリシリコン層の付着に続いて実施される上述したドーピングステップの内の一つ又はそれ以上の期間中にＮ型又はＰ型半導体ドーパントでドープされる。例えば、ポリシリコン抵抗部分は、Ｎ型主要Ｓ／Ｄドーパント又はＰ型主要Ｓ／Ｄドーパントでドープすることが可能である。
【０７６３】
更なるスパイクアニールが、今や、結果的に得られる半導体構成体について実施されて、注入されたＰ型主要Ｓ／Ｄドーパントによって発生された格子損傷を修復し且つＰ型主要Ｓ／Ｄドーパントの原子をエネルギ的に一層安定な状態に配置させる。該更なるスパイクアニールは、半導体構成体の温度を９００−１２００℃、典型的には１１００℃、へ上昇させることによって行われる。該更なるスパイクアニール期間中に注入されたＰ型又はＮ型ドーパントの著しい拡散が通常発生する。何故ならば、該更なるスパイクアニール温度は極めて高いからである。該更なるスパイクアニールも、例示したＰチャンネルＩＧＦＥＴのゲート電極内のＰ型主要Ｓ／Ｄドーパントを広げさせる。
【０７６４】
Ｎ型主要Ｓ／Ｄドーパントとして使用した該元素（砒素又は燐）の原子は、Ｐ型主要Ｓ／Ｄドーパントとして使用される元素であるボロンの原子よりも一層大きい。その結果、Ｎ型主要Ｓ／Ｄ注入は、ボロンＰ型主要Ｓ／Ｄ注入よりも一層多くの格子損傷を発生させる蓋然性がある。Ｎ型主要Ｓ／Ｄ注入直後に実施される該初期的スパイクアニールが該Ｎ型主要Ｓ／Ｄ注入によって発生された格子損傷の全てを修復するものではない場合には、該更なるスパイクアニールが該Ｎ型主要Ｓ／Ｄ注入によって発生された格子損傷の残留物を修復する。更に、Ｎ型主要Ｓ／Ｄドーパントとして使用されるいずれの元素よりも、ボロンは一層早く、従って昇温拡散刺激の与えられた量に対して一層遠くに拡散する。該Ｎ型主要Ｓ／Ｄ注入及び関連するスパイクアニールを実施した後に、Ｐ型主要Ｓ／Ｄ注入及び関連するスパイクアニールを実施することによって、Ｎ型主要Ｓ／Ｄドーパントの著しい不所望な拡散を発生すること無しに、Ｐ型主要Ｓ／Ｄドーパントの不所望な拡散が回避される。
【０７６５】
該更なるスパイクアニールの完了後、非対称的ＰチャンネルＩＧＦＥＴ１０２のＰ＋＋主要Ｓ／Ｄ部分２８０Ｍ及び２８２Ｍ外側のプリカーサー領域２８０ＥＰ，２８２ＥＰ，２９０Ｐの部分は、夫々、そのＰ＋ソース延長部２８０Ｅ，そのＰドレイン延長部２８２Ｅ、及びそのＮソース側ハローポケット部分２９０を構成する。ソース２８０、ドレイン２８２、及びハローポケット部分２９０外側の今はＮ型空のウエルボディ物質１８２であるＮプリカーサー空の主要ウエル領域１８２Ｐの部分は、ＩＧＦＥＴ１０２のＮ型空のウエル主要ボディ物質部分２９４を構成する。プリカーサー点線２９６Ｐは今や点線２９６であり、それは、主要ボディ物質部分２９４内のＮ型ドーピングが、上方へ移る場合に、中程度から軽度へ降下する境界を概略的に示している。
【０７６６】
延長型ドレインＰチャンネルＩＧＦＥＴ１０６のＰ＋＋主要ソース部分３６０Ｍ外側のプリカーサー領域３６０ＥＰ及び３６６Ｐの部分は、夫々、そのＰ＋ソース延長部３６０Ｅ及びそのＮソース側ハローポケット部分３６６を構成している。ハローポケット部分３６６外側の今はＮ型空のウエルボディ部分１８６ＡであるＮプリカーサー空の主要ウエル領域１８６ＡＰの部分は、ＩＧＦＥＴ１０６のＮボディ物質部分３６８を構成している。Ｐ＋＋外部ドレインコンタクト部分３７４外側の今は空のウエル領域１８６ＢであるＰプリカーサー空の主要ウエル領域１８６ＢＰの部分は、ＩＧＦＥＴ１０６のＰ空のウエルドレイン部分３７６を構成している。プリカーサー点線３７２Ｐ及び３８０Ｐは今は夫々点線３７２及び３８０であり、それらは。夫々、ボディ物質部分３６８及びドレイン部分３７６における正味ドーピングが、上方へ移る場合に、中程度から軽度へ降下する境界を示している。
【０７６７】
対称的ＰチャンネルＩＧＦＥＴ１１０のＰ＋＋主要Ｓ／Ｄ部分４８０Ｍ及び４８２Ｍ外側のプリカーサー領域４８０ＥＰ，４８２ＥＰ，４９０Ｅ，４９２Ｅの部分は、夫々、そのＰ＋Ｓ／Ｄ延長部４８０Ｅ及び４８２Ｅ及びそのＮハローポケット部分４９０及び４９２を構成している。Ｓ／Ｄゾーン４８０及び４８２及びハローポケット４９０及び４９２外側のＮプリカーサーボディ物質部分４９６Ｐ及び４９８Ｐの部分は、ＩＧＦＥＴ１１０のＮボディ物質部分４９６及び４９８を構成している。Ｓ／Ｄゾーン４８０及び４８２外側のＮプリカーサー充填した主要ウエル領域１９０Ｐの部分は、Ｎボディ物質部分４９４，４９６，４９８で形成したＮ型充填した主要ウエル領域１９０を構成している。
【０７６８】
対称的ＰチャンネルＩＧＦＥＴ１１４のＰ＋＋主要Ｓ／Ｄ部分５５０Ｍ及び５５２Ｍ外側のプリカーサー領域５５０ＥＰ及び５５２ＥＰの部分は、夫々、そのＰ＋Ｓ／Ｄ延長部５５０Ｅ及び５５２Ｅを構成している。Ｓ／Ｄゾーン５５０及び５５２外側のＮプリカーサー空の主要ウエル領域１９４Ｐの部分は、ＩＧＦＥＴ１１４のＮ型ボディ物質空の主要ウエル１９４を構成している。プリカーサー点線５６０Ｐは今は点線５６０であり、それは、ボディ物質空の主要ウエル１９４内のＮ型ドーピングが、上方へ移る場合に、中程度から軽度へ降下する境界を示している。
【０７６９】
対称的ＰチャンネルＩＧＦＥＴ１１８のＰ＋＋Ｓ／Ｄ部分６１０Ｍ及び６１２Ｍ外側のプリカーサー領域６１０ＥＰ及び６１２ＥＰの部分は、夫々、そのＰ＋Ｓ／Ｄ延長部６１０Ｅ及び６１２Ｅを構成している。Ｓ／Ｄゾーン６１０及び６１２外側のＮプリカーサーボディ物質部分６２２Ｐ及び６２４Ｐの部分は、夫々、ＩＧＦＥＴ１１８のＮボディ物質部分６２２及び６２４を構成している。Ｓ／Ｄゾーン６１０及び６１２外側のＮプリカーサー充填した主要ウエル領域１９８Ｐの部分は、Ｎボディ物質部分６２０，６２２，６２４で形成されているＮ型充填した主要ウエル領域１９８を構成している。
【０７７０】
対称的ＰチャンネルＩＧＦＥＴ１２２のＰ＋＋主要Ｓ／Ｄ部分６８０Ｍ及び６８２Ｍ外側の領域６８０Ｅ，６８２Ｅ，６９０，６９２に対するプリカーサーの部分は、夫々、そのＰ＋Ｓ／Ｄ延長部６８０Ｅ及び６８２Ｅ及びそのハローポケット部分６９０及び６９２を構成している。Ｓ／Ｄゾーン６８０及び６８２及びハローポケット６９０及び６９２外側の更なるボディ物質部分６９６に対するＮプリカーサーの部分は、ＩＧＦＥＴ１２２のＮ更なるボディ物質部分６９６を構成している。Ｓ／Ｄゾーン６８０及び６８２外側の充填した主要ウエル領域２０２に対するＮプリカーサーの部分は、Ｎボディ物質部分６９４及び６９６で形成されているＮ型充填した主要ウエル領域２０２を構成している。
【０７７１】
対称的ＰチャンネルＩＧＦＥＴ１２６のＰ＋＋主要Ｓ／Ｄ部分７５０Ｍ及び７５２Ｍ外側の領域７５０Ｅ及び７５２Ｅに対するプリカーサーの部分は、夫々、実質的に、そのＰ＋Ｓ／Ｄ延長部７５０Ｅ及び７５２Ｅを構成している。Ｓ／Ｄゾーン７５０及び７５２外側の空の主要ウエル領域２０６に対するＮプリカーサーの部分は、ＩＧＦＥＴ１２６のＮ型ボディ物質空の主要ウエル２０６を構成している。
【０７７２】
ＰチャンネルＩＧＦＥＴ１１０のプリカーサーＳ／Ｄ延長部４８０ＥＰ及び４８２ＥＰ及びＰチャンネルＩＧＦＥＴ１２２のプリカーサーＳ／Ｄ延長部６８０ＥＰ及び６８２ＥＰに対するＰ型浅いＳ／Ｄ延長部注入は、ＰチャンネルＩＧＦＥＴ１０２のプリカーサードレイン延長部２８２ＥＰ、ＰチャンネルＩＧＦＥＴ１１４のプリカーサーＳ／Ｄ延長部５５０ＥＰ及び５５２ＥＰ、ＰチャンネルＩＧＦＥＴ１１８のプリカーサーＳ／Ｄ延長部６１０ＥＰ及び６１２ＥＰ、及びＰチャンネルＩＧＦＥＴ１２６のプリカーサーＳ／Ｄ延長部７５０ＥＰ及び７５２ＥＰ、に対するＰ型ディープＳ／Ｄ延長部注入よりも一層大きなドーズ量において実施されていた。より詳細には、Ｐ型浅いＳ／Ｄ延長部注入用の５×１０１３−５×１０１４イオン数／ｃｍ２、典型的には１×１０１４−２×１０１４イオン数／ｃｍ２のドーズ量は、通常、Ｐ型ディープＳ／Ｄ延長部注入用の２×１０１３−２×１０１４イオン数／ｃｍ２、典型的には８×１０１３イオン数／ｃｍ２、のドーズ量の２倍近傍にある。従って、ＩＧＦＥＴ１０２のドレイン延長部２８２Ｅ、ＩＧＦＥＴ１１４のＳ／Ｄ延長部５５０Ｅ及び５５２Ｅ、ＩＧＦＥＴ１１８のＳ／Ｄ延長部６１０Ｅ及び６１２Ｅ、及びＩＧＦＥＴ１２６のＳ／Ｄ延長部７５０Ｅ及び７５２Ｅは、全て、ＩＧＦＥＴ１１０のＳ／Ｄ延長部４８０Ｅ及び４８２Ｅ及びＩＧＦＥＴ１２２のＳ／Ｄ延長部６８０Ｅ及び６８２Ｅ、よりも一層軽度にドープされる。
【０７７３】
ＰチャンネルＩＧＦＥＴ１０２のプリカーサーソース延長部２８０ＥＰ及びＰチャンネルＩＧＦＥＴ１０６のプリカーサーソース延長部３６０ＥＰに対するＰ型浅いソース延長部注入は、ＩＧＦＥＴ１０２のプリカーサードレイン延長部２８２ＥＰ、ＰチャンネルＩＧＦＥＴ１１４のプリカーサーＳ／Ｄ延長部５５０ＥＰ及び５５２ＥＰ、ＰチャンネルＩＧＦＥＴ１１８のプリカーサーＳ／Ｄ延長部６１０ＥＰ及び６１２ＥＰ、及びＰチャンネルＩＧＦＥＴ１２６のプリカーサーＳ／Ｄ延長部７５０ＥＰ及び７５２ＥＰ、のためのＰ型ディープＳ／Ｄ延長部注入とほぼ同じドーズ量において実施していた。特に、Ｐ型浅いＳ／Ｄ延長部注入用の２×１０１３−２×１０１４イオン数／ｃｍ２、典型的に８×１０１３イオン数／ｃｍ２、のドーズ量は、Ｐ型ディープＳ／Ｄ延長部注入用の２×１０１３−２×１０１４イオン数／ｃｍ２、典型的に８×１０１３イオン数／ｃｍ２のドーズ量と同じである。しかしながら、ＩＧＦＥＴ１０２及び１０６のソース側ハローポケット部分２９０及び３６６は、Ｐ型浅いソース延長部ドーパントの拡散を低速化させ、一方、ＩＧＦＥＴ１１４，１１８、ｌ２６及びＩＧＦＥＴ１０２のドレイン側はＰ型ディープＳ／Ｄ延長部ドーパントの拡散を低速化させるためのハローポケットドーパントを欠如している。ボロンがＰ型浅いソース延長部ドーパント及びＰ型ディープＳ／Ｄ延長部ドーパントの両方であるから、正味の結果は、ＩＧＦＥＴ１０２のドレイン延長部２８２Ｅ，ＩＧＦＥＴ１１４のＳ／Ｄ延長部
５５０Ｅ及び５５２Ｅ、ＩＧＦＥＴ１１８のＳ／Ｄ延長部６１０Ｅ及び６１２Ｅ、及びＩＧＦＥＴ１２６のＳ／Ｄ延長部７５０Ｅ及び７５２Ｅは、全て、ＩＧＦＥＴ１０２のソース延長部２８０Ｅ及びＩＧＦＥＴ１０６のソース延長部３６０Ｅよりも一層軽度にドープされている。
【０７７４】
以下に説明するように、例示したＰチャンネルＩＧＦＥＴのソース・ボディ接合及びドレイン・ボディ接合は、ここではＰ型接合グレイディングドーパントと呼称するＰ型半導体ドーパントを、ホトレジストマスク９７２が所定位置にある間にその開口を介して、注入することによって、接合容量を減少させるために垂直方向にグレイド付き即ち勾配付きとすることが可能である。Ｐ型主要又は接合グレイディングＳ／Ｄ注入のいずれかを先に実施することが可能である。いずれの場合にも、該更なるスパイクアニールが、注入したＰ型接合グレイディングＳ／Ｄドーパントによって発生された格子損傷を修復し且つ該Ｐ型接合グレイディングドーパントの原子をエネルギ的に一層安定した状態に配置させる。
【０７７５】
Ｎ６．最終処理
誘電体層９６２及び９６４の露出部分が除去される。典型的にシリコン酸化物である誘電体物質からなるキャッピング層（不図示）が本構成体の上部上に形成される。典型的にＲＴＡである最終的アニールが半導体構成体について実施されて所望の最終的なドーパント分布を得ると共に何らかの残留格子損傷を修復する。
【０７７６】
適切なホトレジストマスク（不図示）を使用して（必要に応じ）、該キャッピング物質を該構成体の選択した区域から除去する。特に、該キャッピング物質を、例示したＩＧＦＥＴ用の島状部上方の区域から除去して、それらのゲート電極を露出させ、且つ非対称的ＩＧＦＥＴ１００及び１０２の主要ソース部分２４０Ｍ及び２８０Ｍ、ＩＧＦＥＴ１００及び１０２の主要ドレイン部分２４２Ｍ及び２８２Ｍ、延長型ドレインＩＧＦＥＴ１０４及び１０６の主要ソース部分３２０Ｍ及び３６０Ｍ、ＩＧＦＥＴ１０４及び１０６のドレインコンタクト部分３３４及び３７４、及び例示した対称的ＩＧＦＥＴ全ての主要Ｓ／Ｄ部分、を露出させる。該キャッピング物質は、典型的に、次の操作期間中にポリシリコン部分のそのようにキャップされた部分に沿ってメタルシリサイドが形成されることを防止するために、ポリシリコン抵抗であることに指定されているゲート電極ポリシリコン層の部分の殆どにわたり維持される。キャッピング物質を除去する過程において、ゲート側壁スペーサは好適には上に引用した国際特許出願＿＿＿＿＿＿＿、代理人ドケット番号ＮＳ−７１９２ＷＯに記載されているように、Ｌ形状へ変換される。
【０７７７】
例示したＩＧＦＥＴのメタルシリサイド層は、夫々、下側に存在するポリシリコン領域及びモノシリコン領域の上部表面に沿って形成される。このことは、典型的に、該構成体の上部表面上に典型的にはコバルトである適宜のメタルの薄い層を付着し且つ該メタルを下側に存在するシリコンと反応させるための低温ステップを実施することとなる。反応しなかったメタルを除去する。２番目の低温ステップを実施して、該メタルと該下側に存在するシリコンとの反応を完了させ且つそれにより例示したＩＧＦＥＴのメタルシリサイド層を形成する。
【０７７８】
該メタルシリサイドの形成は、非対称的ＩＧＦＥＴ１００及び１０２、延長型ドレインＩＧＦＥＴ１０４及び１０６、及び例示した対称的ＩＧＦＥＴの基本的製造を完了する。その結果得られるＣＩＧＦＥＴ構成体は図１１に示したようになる。該ＣＩＧＦＥＴ構成体は、その後に、更なる導電性物質（不図示）、典型的にはメタル、が設けられ、それは該メタルシリサイド層とコンタクトして例示したＩＧＦＥＴに対する電気的コンタクトを完成する。
【０７７９】
Ｎ７．Ｐ型ディープソース／ドレイン延長部ドーパントの顕著に傾斜した注入
図３３ｔの段階においてのＰ型ディープＳ／Ｄ延長部イオン注入は、上述した如く、代替的に、非対称的ＰチャンネルＩＧＦＥＴ１０２のプリカーサードレイン延長部２８２ＥＰの形状を調節するために著しく傾斜した態様で実施することが可能である。ドレイン延長部２８２ＥＰは、通常、プリカーサーゲート電極３０２Ｐの下側を著しく横方向に延在する。対称的ＰチャンネルＩＧＦＥＴ１１４のプリカーサーＳ／Ｄ延長部５５０ＥＰ及び５５２ＥＰ、対称的ＰチャンネルＩＧＦＥＴ１１８のプリカーサーＳ／Ｄ延長部６１０ＥＰ及び６１２ＥＰ，及び対称的ＰチャンネルＩＧＦＥＴ１２６のＳ／Ｄ延長部７５０Ｅ及び７５２Ｅに対するプリカーサー、の形状は同じ態様で調節される。
【０７８０】
この代替例における傾斜は、Ｐ型ディープＳ／Ｄ延長部注入が角度付き注入であるように十分に大きなものとすることが可能である。角度付きＰ型Ｓ／Ｄ延長部注入に対する傾斜角度αは少なくとも１５°であり、通常は２０°−４５°である。該Ｐ型ディープＳ／Ｄ注入は、該Ｐ型浅いソース延長部注入とは著しく異なる注入ドーズ量及び／又はエネルギにおいて実施することが可能である。
【０７８１】
非対称的ＩＧＦＥＴ１０２のプリカーサーソース延長部２８０ＥＰ及びプリカーサードレイン延長部２８２ＥＰは夫々Ｐ型浅いソース延長部注入及びＰ型ディープＳ／Ｄ延長部注入で画定されることに注意すると、これら２つのＰ型注入を実施するために使用されるステップの実現パラメータ（Ｐ型ディープＳ／Ｄ注入の傾斜及び方位パラメータを包含する）は、代替的に、プリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度が、プリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度、よりも小さく、通常はその半分を超えるものではなく、好適にはその四分の一を越えるものではなく、より好適にはその十分の一を越えるものではなく、更により好適にはその二十分の一を越えるものではい、ように選択することが可能である。換言すると、プリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度は、プリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度、よりも著しく一層大きく、通常は少なくとも２倍であり、好適には少なくとも４倍であり、より好適には少なくとも１０倍であり、更により好適には少なくとも２０倍である。
【０７８２】
Ｐ型ディープＳ／Ｄ延長部注入の傾斜及び方位パラメータを含んで、Ｐ型浅いソース延長部注入及びＰ型ディープＳ／Ｄ延長部注入のエネルギ及びその他の実現パラメータは、プリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度の位置がプリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度の位置よりも著しく一層深くに発生するようにこの代替例において制御することが可能である。より詳細には、プリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントが、通常、プリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度の位置よりも、少なくとも１０％一層深くに、好適には少なくとも２０％一層深くに、より好適には少なくとも３０％一層深くに、更により好適には少なくとも５０％一層深くに、発生する。従って、プリカーサードレイン延長部２８２ＥＰは、プリカーサーソース延長部２８０ＥＰよりも、一層深くに、通常少なくとも２０％一層深くに、好適には少なくとも３０％一層深くに、より好適には少なくとも５０％一層深くに、更により好適には少なくとも１００％一層深くに、延在する。
【０７８３】
Ｐ型浅いソース延長部注入及びＰ型ディープＳ／Ｄ延長部注入期間中に夫々発生する注入レンジＲＳＥ及びＲＤＥに対する値は、夫々のＳ／Ｄ延長部２８０Ｅ及び２８２Ｅにおける最大全Ｐ型ドーパント濃度の位置における平均深さｙＳＥＰＫ及びｙＤＥＰＫの間の上述した百分率差を充足するｙＳＥＰＫ及びｙＤＥＰＫの値を使用することにより式６及び７から決定される。該ＲＳＥ及びＲＤＥレンジ値は、夫々、Ｐ型浅いソース延長部ドーパント及びＰ型ディープ延長部ドーパントに対する適切な注入エネルギを決定するために使用される。プリカーサーＳ／Ｄ延長部２８０ＥＰ及び２８２ＥＰの上部表面に沿ってのモノシリコンの薄い層がそれらを夫々最終的なＳ／Ｄ延長部２８０Ｅ及び２８２Ｅへ変換する場合に後に除去される場合には、式６及び７におけるパラメータΔｙＳＥは該薄いモノシリコン層の夫々の厚さを適応させる。
【０７８４】
Ｐ型浅いソース延長部注入用の傾斜角度αの値αＳＥは未だに約７°である。Ｐ型浅いソース延長部注入が上部半導体表面に対してほぼ平行に延在する面に対してほぼ垂直に実施されるので、非対称的ＩＧＦＥＴ１０２のプリカーサーソース延長部２８０ＥＰは、通常、プリカーサーゲート電極３０２Ｐの下側を著しく横方向に延在するものではない。プリカーサードレイン延長部２８２ＥＰを形成するために使用されるＰ型ディープＳ／Ｄ延長部ドーパントの角度付き注入は、それをしてプリカーサーゲート電極３０２Ｐの下側を著しく横方向に延在させるので、プリカーサードレイン延長部２８２ＥＰは、プリカーサーソース延長部２８０ＥＰよりもプリカーサーゲート電極３０２Ｐの下側を著しく更に一層横方向に延在する。従って、プリカーサーゲート電極３０２Ｐがプリカーサードレイン延長部２８２ＥＰとオーバーラップする量は、プリカーサーゲート電極３０２Ｐがプリカーサーソース延長部２８０ＥＰとオーバーラップする量を著しく超える。プリカーサードレイン延長部２８２ＥＰ上をプリカーサーゲート電極３０２Ｐのオーバーラップは、プリカーサーソース延長部２８０ＥＰ上のプリカーサーゲート電極３０２Ｐのオーバーラップよりも、通常少なくとも１０％一層大きく、好適には少なくとも１５％一層大きく、より好適には少なくとも２０％一層大きい。
【０７８５】
Ｎ８．非対称的ＩＧＦＥＴのソース／ドレイン延長部における異なるドーパントの注入
非対称的ＮチャンネルＩＧＦＥＴ１００のプリカーサードレイン延長部２４２ＥＰ及びプリカーサーソース延長部２４０ＥＰを画定するために図３３ｏ及び３３ｐの段階において夫々使用される角度付きＮ型ディープＳ／Ｄ延長部注入及びＮ型浅いソース延長部注入のパラメータは、上述した如くに、以下のように選択される。
【０７８６】
ａ．プリカーサードレイン延長部２４２ＥＰにおけるＮ型Ｓ／Ｄ延長部ドーパントの最大濃度は、プリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度よりも一層小さく、通常はその半分を超えるものではなく、好適にはその四分の一を越えるものではなく、より好適にはその十分の一を越えるものではなく、更により好適にはその二十分の一を越えるものではない。
【０７８７】
ｂ．プリカーサードレイン延長部２４２ＥＰにおけるＮ型ディープＳ／Ｄ延長部ドーパントの最大濃度の位置は、プリカーサーソース延長部２４０ＥＰにおけるＮ型浅いソース延長部ドーパントの最大濃度後よりも、通常少なくとも１０％一層深くに、好適には少なくとも２０％一層深くに、より好適には少なくとも３０％一層深くに、発生する。
【０７８８】
ｃ．プリカーサードレイン延長部２４２ＥＰは、プリカーサーソース延長部２４０ＥＰよりも、通常少なくとも２０％一層深くに、好適には少なくとも３０％一層深くに、より好適には少なくとも５０％一層深くに、更により好適には少なくとも１００％一層深くに、延在する。
【０７８９】
ｄ．プリカーサードレイン延長部２４２ＥＰに関するプリカーサーゲート電極２６２Ｐのオーバーラップは、プリカーサーソース延長部２４０ＥＰに関するプリカーサーゲート電極２６２Ｐのオーバーラップよりも一層大きく、通常少なくとも１０％一層大きく、好適には少なくとも１５％一層大きく、より好適には少なくとも２０％一層大きい。
【０７９０】
ＩＧＦＥＴ１００に対する前述した仕様は、Ｎ型浅いソース延長部注入が、Ｎ型ディープＳ／Ｄ延長部注入と、同じＮ型ドーパント、同じドーパント含有粒子種、及び同じ粒子イオン化電荷状態で実施される場合に、達成することが可能である。しかしながら、これらの仕様の達成は、Ｎ型浅いソース延長部ドーパントがＮ型ディープＳ／Ｄ延長部ドーパントよりも一層高い原子量のものであるように調整することによって容易化される。更に上述した如く、Ｎ型ディープＳ／Ｄ延長部ドーパントは、通常、１個の５ａ族元素、好適には燐、であり、一方、Ｎ型浅いＳ／Ｄ延長部ドーパントは、Ｎ型ディープＳ／Ｄ延長部ドーパントよりも一層高い原子量の別の５ａ族元素、好適には砒素、である。砒素及び燐よりも一層大きな原子量のものである５ａ族元素のアンチモンは、Ｎ型浅いソース延長部ドーパントの別の候補である。この場合に、Ｎ型ディープＳ／Ｄ延長部ドーパントの対応する候補は砒素又は燐である。
【０７９１】
非対称的ＰチャンネルＩＧＦＥＴ１０２用の最終的ドーパント分布は、図３３ｕの段階におけるＰ型浅いソース延長部注入が図３３ｔの一層早い段階でのＰ型ディープＳ／Ｄ延長部注入と同じＰ型ドーパント、即ちボロン、で実施される場合に、達成される。ボロンは現在のシリコンを基礎とした半導体プロセスにおいては強く支配的なＰ型ドーパントであるが、シリコンを基礎とした半導体プロセスに対してその他のＰ型ドーパントが検討されている。ＩＧＦＥＴ１０２に対する最終的ドーパント分布の達成は、Ｐ型浅いソース延長部ドーパントがＰ型ディープＳ／Ｄ延長部ドーパントよりも一層高い原子量のものであるように調整することによって容易化させることが可能である。更に上述した如く、Ｐ型Ｓ／Ｄ延長部ドーパントは１個の３ａ族元素、好適にはボロン、とすることが可能であり、一方、Ｐ型浅いＳ／Ｄ延長部ドーパントは、Ｐ型ディープＳ／Ｄ延長部ドーパントとして使用した３ａ族元素よりも一層高い原子量のものである別の３ａ族元素、例えばガリウム又はインジウム、とすることが可能である。
【０７９２】
非対称的ＩＧＦＥＴ１０２のプリカーサーソース延長部２８０ＥＰを画定するために図３３ｕの段階において使用されるＰ型浅いソース延長部注入のパラメータ及び図３３の製造プロセスの上述した変形例においてプリカーサードレイン延長部２８２ＥＰを画定するために図３３ｔの段階において使用される角度付きＰ型ディープＳ／Ｄ延長部注入のパラメータは、上述した如く、同様に以下の如くに種々に選択される。
【０７９３】
ａ．プリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度は、プリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度より小さく、通常その半分を超えるものではなく、好適にはその四分の一を越えるものではなく、より好適にはその十分の一を越えるものではなく、更により好適にはその二十分の一を越えるものではない。
【０７９４】
ｂ．プリカーサードレイン延長部２８２ＥＰにおけるＰ型ディープＳ／Ｄ延長部ドーパントの最大濃度の位置は、プリカーサーソース延長部２８０ＥＰにおけるＰ型浅いソース延長部ドーパントの最大濃度の位置よりも、通常少なくとも１０％一層深く、好適には少なくとも２０％一層深く、より好適には少なくとも３０％一層深く、更により好適には少なくとも５０％一層深い。
【０７９５】
ｃ．プリカーサードレイン延長部２８２ＥＰは、プリカーサーソース延長部２８０ＥＰよりも一層深くに、通常少なくとも２０％一層深く、好適には少なくとも３０％一層深く、より好適には少なくとも５０％一層深く、更により好適には少なくとも１００％一層深く、に延在する。
【０７９６】
ｄ．プリカーサードレイン延長部２８２ＥＰに関するプリカーサーゲート電極３０２Ｐのオーバーラップは、プリカーサーソース延長部２８０ＥＰに関するプリカーサーゲート電極３０２Ｐのオーバーラップよりも一層大きく、通常少なくとも１０％一層大きく、好適には少なくとも１５％一層大きく、より好適には少なくとも２０％一層大きい。
【０７９７】
前述した仕様の達成は、Ｐ型浅いソース延長部ドーパントをＰ型ディープＳ／Ｄ延長部ドーパントよりも一層高い原子量のものであるように調整することによって容易化することが可能である。再度、Ｐ型ディープＳ／Ｄ延長部ドーパントは１個の３ａ族元素であり、一方、Ｐ型浅いＳ／Ｄ延長部ドーパントは別の３ａ族元素である。
【０７９８】
Ｎ９．特別に調整したハローポケット部分を具備する非対称的ＩＧＦＥＴの形成
オフ状態Ｓ−Ｄ電流リークを減少させるために特に調整した夫々Ｐハローポケット部分２５０Ｕ及び３２６Ｕにおいてドーパント分布を有する非対称的ＮチャンネルＩＧＦＥＴ１００Ｕ及び延長型ドレインＮチャンネルＩＧＦＥＴ１０４Ｕは、非対称的ＮチャンネルＩＧＦＥＴ１００及び延長型ドレインＮチャンネルＩＧＦＥＴ１０４と同じ態様で図３３のプロセスに従って製造されるが、異なる点としては、図３３ｐの段階におけるＮ型浅いソース延長部注入及び図３３ｑの段階におけるＰ型ソースハローポケットイオン注入は、本発明の教示に基いて、ＩＧＦＥＴ１００Ｕ及び１０４Ｕが夫々ＩＧＦＥＴ１００及び１０４を置換するか否か又はＩＧＦＥＴ１００及び１０４も製造されるか否かに依存して、Ｍハロードーパント最大濃度位置ＰＨを有するＩＧＦＥＴ１００Ｕを与えるための、及び夫々対応するＭハロードーパント最大濃度位置を有するＩＧＦＥＴ１０４Ｕを与えるための、以下の態様で実施される。
【０７９９】
ＩＧＦＥＴ１００Ｕ及び１０４ＵがＩＧＦＥＴ１００及び１０４を置換する場合には、図３３ｐの段階におけるＮ型浅いソース延長部注入は、クリチカルホトレジストマスク９５４を使用して上述した如くに実施される。ホトレジスト９５４が未だに所定位置にある状態で、該Ｐ型ソースハロードーパントは、著しく角度を付けた態様で、ホトレジスト９５４における開口を介して、表面誘電体層９４８の露出セクションを介して、Ｍ複数個の異なるドーパント導入条件において、下側に存在するモノシリコンの垂直に対応する部分内にイオン注入されて、（ａ）非対称的ＩＧＦＥＴ１００Ｕのハローポケット部分２５０Ｕに対するＰプリカーサー（不図示）、及び（ｂ）延長型ドレインＩＧＦＥＴ１０４Ｕのハローポケット部分３２６Ｕに対するＰプリカーサー（同様に不図示）、を画定する。ホトレジスト９５４をその後に除去する。
【０８００】
ＩＧＦＥＴ１００，１００Ｕ，１０４，１０４Ｕの全てが製造される場合（又はＩＧＦＥＴ１００及び１０４の内の一方又は両方、及びＩＧＦＥＴ１００Ｕ又は１０４Ｕの内の一方又は両方のいずれかの組み合わせが製造される場合）、ＩＧＦＥＴ１００及び１０４のＮ浅いプリカーサーソース延長部２４０ＥＰ及び３２０ＥＰが、図３３ｐに関連して上述した態様でホトレジストマスク９５４を使用して画定される。ＩＧＦＥＴ１００及び１０４のＰプリカーサーハローポケット部分２５０Ｐ及び３２６Ｐは、その後に、図３３ｑと関連して説明した如くにホトレジスト９５４を使用して画定される。
【０８０１】
非対称的ＩＧＦＥＴ１００Ｕのソース延長部２４０Ｅに対する位置上方及び延長型ドレインＩＧＦＥＴ１０４Ｕのソース延長部３２０Ｅに対する位置上方に開口を有する付加的なホトレジストマスク（不図示）が、誘電体層９４６及び９４８の上に形成される。該付加的なホトレジストマスクは、ＩＧＦＥＴ１００Ｕ及び１０４Ｕのプリカーサーゲート電極２６２Ｐ及び３４６Ｐに対してクリチカルに整合される。Ｎ型浅いソース延長部注入の繰り返しが実施されて、高いドーズ量で、該付加的なホトレジストにおける開口を介して、表面誘電体９４８の露出セクションを介して、下側に存在するモノシリコンの垂直に対応する部分内にＮ型浅いソース延長部ドーパントをイオン注入させて、（ａ）ＩＧＦＥＴ１００ＵのＮ＋プリカーサーソース延長部２４０ＥＰ、及び（ｂ）ＩＧＦＥＴ１０４ＵのＮ＋プリカーサーソース延長部３２０ＥＰ、を画定する。
【０８０２】
該付加的なホトレジストマスクが未だに所定位置にある状態で、該Ｐ型ソースハロードーパントを、著しく角度を付けた態様で、該付加的なホトレジストにおける開口を介して、表面誘電体層９４８の露出セクションを介して、Ｍ複数個の異なるドーパント導入条件で、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）非対称的ＩＧＦＥＴ１００Ｕのハローポケット部分２５０Ｕに対するＰプリカーサー（不図示）、及び（ｂ）延長型ドレインＩＧＦＥＴ１０４Ｕのハローポケット部分３２６Ｕに対するＰプリカーサー（不図示）、を画定する。該付加的なホトレジストを除去する。該付加的なホトレジストが関与するステップは、ホトレジスト９５４が関与するステップの前又は後に実施することが可能である。
【０８０３】
ＩＧＦＥＴ１００ＵのＭ個のハロードーパント最大濃度位置ＰＨ、及び夫々対応するＩＧＦＥＴ１０４ＵのＭ個のハロードーパント最大濃度位置は、夫々、該Ｐ型ソースハロー注入を実施するための前述した態様の各々におけるＭ個のドーパント導入条件によって画定される。Ｐ型ソースハロー注入の終りにおいて、ＩＧＦＥＴ１００Ｕの各ハロードーパント最大濃度位置ＰＨｊは、そのプリカーサーゲート電極２６２Ｐの下側を横方向に延在する。ＩＧＦＥＴ１０４Ｕの各対応するハロードーパント最大濃度位置は、同様に、そのプリカーサーゲート電極３４６Ｐの下側を横方向に延在する。
【０８０４】
注入したＰ型ソースハロードーパントは、昇温においての爾後のＣＩＧＦＥＴ処理期間中に半導体ボディ内に垂直方向に且つ更に横方向に拡散して、ハローポケット部分２５０Ｕ及び３２６Ｕに対するプリカーサーを夫々Ｐハローポケット２５０Ｕ及び３２６Ｕへ変換させる。その結果、ＩＧＦＥＴ１００Ｕのハロードーパント最大濃度位置ＰＨは、そのプリカーサーゲート電極２６２Ｐの下側を更に横方向に延在されて、その最終的なゲート電極２６２の下側を横方向に延在する。ＩＧＦＥＴ１０４Ｕの対応するハロードーパント最大濃度位置は、同様に、そのプリカーサーゲート電極３４６Ｐの下側を更に横方向へ延在して、その最終的なゲート電極３４６の下側を横方向に延在する。
【０８０５】
ＩＧＦＥＴ１００Ｕ及び１０４Ｕに対するＰ型ソースハロー注入を実施するための前述した態様の両方におけるＭ個のドーパント導入条件の各々は、注入エネルギ、注入傾斜角度αＳＨ、注入ドーズ量、Ｐ型ソースハロードーパントの原子種、Ｐ型ソースハロードーパントのドーパント含有粒子種、及び該Ｐ型ソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、の異なる組合せである。Ｍ個のドーパント導入条件を図１９ａ、２０，２１に関連して上述したＭ個の番号付けしたＰ型ソースハロードーパントに対して相関させる場合に、Ｍ個のドーパント導入条件の各々がＭ個の番号付けしたＰ型ソースハロードーパントの内の対応する一つで実施される。傾斜角度αＳＨは、通常、各ドーパント導入条件において少なくとも１５°である。
【０８０６】
Ｍ個のドーパント導入条件においてのＰ型ソースハロー注入は、典型的に、Ｍ個の時間的に離れたイオン注入として実施される。しかしながら、Ｍ個のドーパント導入条件においてのＰ型ソースハロー注入は、操作期間中に注入条件を適宜変化させることにより単一の時間的に連続した操作として実施することが可能である。Ｍ個のドーパント導入条件においてのＰ型ソースハロー注入は、少なくともその内の一つがＭ個のドーパント導入条件の内の２つ又はそれ以上において時間的に連続的に実施される時間的に離れた複数の操作の結合として実施することも可能である。
【０８０７】
Ｐ型ソースハロードーパントの原子種は、好適には、ドーパント導入条件の各々において、３ａ族元素ボロンである。即ち、Ｍ個の番号付けしたＰ型ソースハロードーパントの各々の原子種は、好適には、ボロンである。しかしながら、ガリウム及びインジウム等のその他のＰ型３ａ族原子種をＭ個の番号付けしたＰ型ソースハロードーパントとして種々に使用することが可能である。
【０８０８】
Ｐ型ソースハロードーパントのドーパント含有粒子種は、たとえ全てのＭ個の番号付けしたＰ型ソースハロードーパントの原子種がボロンであったとしても、ドーパント導入条件毎に異なることが可能である。より詳細には、元素ボロン及び二フッ化ボロン等のボロン含有化合物は、種々に、Ｍ個のドーパント導入条件において、ドーパント含有粒子種であることが可能である。
【０８０９】
Ｍ個のドーパント導入条件の実現の特定のパラメータは、典型的に、基本的には、以下の態様で決定される。Ｐハローポケット部分２５０Ｕ及び３２６ＵにおけるＰ型ソースハロードーパントの所望の分布の一般的な特性は、最初に、ＩＧＦＥＴ１００Ｕ及び１０４Ｕを介して一つ又はそれ以上の選択した垂直位置において確立される。上述した如く、Ｐ型ソースハロードーパントは、又、ＩＧＦＥＴ１００Ｕ及び１０４ＵのＮ型ソース２４０及び３２０内にも存在する。ＩＧＦＥＴ１００Ｕ又は１０４Ｕを介してのこの様な選択した垂直位置は、そのＮ型ソース２４０又は３２０を介して、例えば図１９ａにおけるＩＧＦＥＴ１００Ｕのソース延長部２４０Ｅを介しての垂直線２７４Ｅに沿って、通過する場合がある。ハローポケット２５０Ｕ及び３２６Ｕは同じステップで形成され、従って類似のＰ型ソースハロードーパント分布を有しているので、一般的なハローポケットドーパント分布特性は、通常、ＩＧＦＥＴ１００Ｕ及び１０４Ｕの内の一つのみに対して確立される。
【０８１０】
該一般的なハローポケットドーパント分布特性は、典型的に、（ａ）異なるドーパント導入条件の数Ｍ、（ｂ）Ｐ型ソースハロードーパントの全濃度ＮＴにおける対応するＭ個の局所的最大の深さ、及び（ｃ）これらＭ個の局所的濃度最大におけるＰ型ソースハロードーパントの全濃度ＮＴ、に対する数値を包含している。Ｐ型ソースハロードーパントの全濃度ＮＴにおけるＭ個の局所的最大の深さは、Ｍ個の夫々のドーパント導入条件に対する注入エネルギの値を決定する場合に使用される。
【０８１１】
例えば、該深さ及び濃度値は、（ａ）図２０ａにおけるドーパント濃度ピーク３１６において、従ってハローポケット部分２５０Ｕを介してソース延長部２４０Ｅの脇へ延在する垂直線３１４に沿って、又は（ｂ）図２１ａにおけるドーパント濃度ピーク３１８において、従ってソース延長部３１８を介して且つハローポケット２５０Ｕの下側に存在する物質を介して延在する垂直線２７４Ｅに沿って、のものとすることが可能である。ソース延長部２４０Ｅを介して線２７４Ｅに沿ってピーク３１８におけるドーパント濃度値は、Ｐ型ソースハロードーパントの注入後の熱拡散に起因して、ピーク３１８における夫々初期的Ｐ型ソースハロードーパント濃度値よりも幾分低いものである。しかしながら、注入後の熱拡散は、線２７４Ｅに沿ってのピーク３１８の深さを著しく変化させるものではない。このことが起こる理由は、線２７４Ｅはゲート電極２６２のソース側も介して延在しているからである。
【０８１２】
一方、ソース延長部２４０Ｅの脇へのハローポケット部分２５０Ｕを介して垂直線３１４に沿ってのピーク３１６の深さ及びドーパント濃度値の両方は、ハロードーパント最大濃度位置ＰＨが更にゲート電極２６２下側に移動する結果として、注入後の熱拡散期間中に、変化する。線３１４に沿ってのピーク３１６における深さ／濃度データは、Ｍ個のドーパント導入条件に対する注入エネルギの値を決定する場合に使用するために、ソース延長部２４０Ｅ及びゲート電極２６２のソース側を介しての線２７４Ｅに沿ってのピーク３１８における深さ／濃度データに対して相関させることが可能である。従って、これらのＭ個の濃度最大においての該Ｐ型ソースハロードーパントの全濃度ＮＴ及び該Ｐ型ソースハロードーパントの全濃度ＮＴにおける対応するＭ個の局所的最大の深さは、典型的に、ゲート電極２６２のソース側を介しての線２７４Ｅに沿っての注入した通り（as-implanted）の値である。これらの注入した通りの値を使用することは、典型的に、一層容易であり、且つＭ個のドーパント導入条件の実現の効果性の最終的な決定に著しく影響を与えるものではない。
【０８１３】
Ｍ個のドーパント導入条件の実現に対して確立された一般的なハローポケットドーパント分布特性と一貫性のある選択が、注入傾斜角度αＳＨ、注入ドーズ量、Ｐ型ソースハロードーパントの原子種、Ｐ型ソースハロードーパントのドーパント含有粒子種、及びＰ型ソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、に対してなされる。この情報を使用して、Ｍ個のドーパント導入条件に対して適宜の注入エネルギが決定される。
【０８１４】
より詳細には、各ハローポケット部分２５０Ｕ又は３２６Ｕに対するプリカーサーであることが意図されている領域の上部表面に沿ってのモノシリコンの薄い層を、ゲート誘電体層２６０又は３４４の形成の後であるがＰ型ソースハロードーパントのイオン注入前に、除去することが可能である。再度、ＩＧＦＥＴのドープしたモノシリコン領域における或る位置の各平均深さはそのＩＧＦＥＴのゲート誘電体層の底部を介して延在する面から測定されることに注意して、ΔｙＳＨがハローポケット２５０Ｕ又は３２６Ｕに対するプリカーサー等のプリカーサーハローポケット部分の上部に沿ってそのように除去されるモノシリコンの平均厚さを表すものとする。
【０８１５】
表面誘電体９４８などの表面誘電体層を介してのイオン注入によって画定される、ハローポケット部分２５０Ｕ又は３２６Ｕに対するプリカーサー等の、プリカーサーハローポケット部分の場合、ｔＳｄが該表面誘電体の平均厚さを表すものとする。従って、平均深さｙＳＨｊにおいてプリカーサーソースハローポケットにおけるｊ番目の局所的濃度最大を画定するためにイオン注入されるｊ番目のソースハロードーパントのレンジＲＳＨｊは次式によって近似的に与えられる。
【０８１６】
【数８】
2012522361.tif 000012
【０８１７】
尚、αＳＨｊは傾斜角度αＳＨのｊ番目の値である。別の言い方をすると、αＳＨｊは、プリカーサーソースハローポケットにおけるｊ番目のソースハロードーパント局所的濃度最大を画定するｊ番目の番号を付けたソースハロードーパントをイオン注入する場合に使用される傾斜角度である。傾斜角度値αＳＨはプリカーサーハローポケット２５０Ｕ又は３２６Ｕに対しては少なくとも１５°であるから、式８におけるｓｅｃ  αＳＨｊの係数は著しく１よりも一層大きい。注入レンジＲＳＨｊに対する値は、ｊ番目のＰ型ソースハロー局所的濃度最大の深さｙＳＨｊの各値において式８から決定される。従って、ＲＳＨｊレンジ値は、夫々、Ｍ個の番号付けしたＰ型ソースハロードーパントに対する適切な注入エネルギを決定するために使用される。
【０８１８】
ソース延長部２４０Ｅ及びゲート電極２６２のソース側を介しての線２７４Ｅに沿ってのピーク３１８における最大ソースハロードーパント濃度の値は１象限（one-quadrant）値である。何故ならば、ホトレジストマスク９５４、ＩＧＦＥＴ１００Ｕ及び１０４Ｕのプリカーサーゲート電極２６２Ｐ及び３４６Ｐ、及びシール用誘電体層９４６によって形成されるドーパントブロッキングシールドが、Ｐ型ソースハロードーパントの入射するイオンの約四分の三をハローポケット部分２５０Ｕ及び３２６Ｕに対するプリカーサーに意図されている領域に入ることをブロック即ち阻止するからである。方位角の４個の９０°の増分値でＰ型ソースハロードーパントをイオン注入する場合、図２１ａにおけるｊ番目のピーク３１８の個別的な濃度に対応するソースハロードーパントのドーズ量は、ｊ番目のＰ型の番号付けしたソースハロードーパントに対する全ドーズ量を得るために４で乗算される。
【０８１９】
ストラグルΔＲＳＨｊはレンジＲＳＨｊにおける標準偏差である。ストラグルΔＲＳＨｊはレンジＲＳＨｊが増加すると共に増加し、該レンジは、式８に従って、ハローポケット部分２５０Ｕにおけるｊ番目局所的濃度最大を画定するためにイオン注入されるｊ番目Ｐ型ソースハロードーパントの平均深さｙＳＨｊが増加するに従い、増加する。平均深さｙＳＨｊが増加する場合にストラグルΔＲＳＨｊにおける結果的に発生する増加を受け付けるために、Ｍ個のドーパント導入条件に対する注入ドーズ量は、通常、最も浅いハロードーパント最大濃度位置ＰＨ−１における最も低い平均深さｙＳＨ１に対するドーパント導入条件から最も深いハロードーパント最大濃度位置ＰＨ−Ｍにおける最も高い平均深さｙＳＨＭに対するドーパント導入条件へ移る場合に、徐々に増加するように選択される。
【０８２０】
Ｐ型ソースハロー注入用のＭ個のドーパント導入条件の内の一つの実現例においては、注入傾斜角度αＳＨｊ、Ｐ型ソースハロードーパントの原子種、Ｐ型ソースハロードーパントのドーパント含有粒子種、及びＰ型ソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、を一定に維持しながら、注入エネルギを変化させる。この実現例における原子種は、元素ボロンのドーパント含有粒子種におけるボロンである。イオン注入した半導体ドーパントのドーパント含有粒子種の粒子イオン化荷電状態はイオン化レベルを意味することを注意すると、イオン注入したボロンはこの実現例においてはほぼ一価イオンであり、従ってボロン粒子イオン化荷電状態は一価イオンである。Ｍ個のドーパント導入条件に対する注入ドーズ量は、最も浅いハロードーパント最大ノード位置ＰＨ−１における最も低い平均深さｙＳＨ１に対する注入から最も深いハロードーパント最大濃度位置ＰＨ−Ｍにおける最も高い平均深さｙＳＨＭに対する注入へ移る場合に、除々に増加するように選択される。
【０８２１】
前述した実現例の２つの例のシミュレーションを行った。該例の内の一つにおいて、ドーパント導入条件の数Ｍは３であった。３つの注入エネルギは、夫々、２，６，２０ｋｅＶであった。該３つの注入エネルギにおけるボロンソースハロードーパントにおける３つの注入したとおりの局所的濃度最大の深さｙＳＨｊは、夫々、０．０１０、０．０２８、０．０５６μｍであった。これら３つの注入した通りの局所的濃度最大の各々におけるボロンソースハロードーパントの濃度ＮＩは約８×１０１７原子数／ｃｍ３であった。
【０８２２】
前述した実現例の内の他方の例におけるドーパント導入条件の数Ｍは４であった。これら４つの注入エネルギは、夫々、０．５、２、６、２０ｋｅＶであった。４つの注入エネルギにおいてのボロンソースハロードーパントにおけるこれら４つの注入した通りの局所的濃度最大の深さｙＳＨｊは、夫々、０．００３、０．０１０、０．０２８、０．０５６μｍであった。これら４つの注入した通りの局所的濃度最大の各々におけるボロンソースハロードーパントの濃度ＮＩは約９×１０１７原子数／ｃｍ３であった。第１の例と比較して、この例における最も低いエネルギにおける注入は、上部半導体表面に非常に近くで全Ｐ型ドーパントの濃度ＮＴを著しく平坦化させていた。
【０８２３】
Ｍ個の異なるドーパント導入におけるＰ型ソースハロー注入を実施することの代替例として、注入エネルギ、注入傾斜角度αＳＨ、注入ドーズ量、Ｐ型ソースハロードーパントの原子種、Ｐ型ソースハロードーパントのドーパント含有粒子種、及びＰ型ソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の一つ又はそれ以上を連続的に変化させることによってＰ型ソースハロー注入を実施することが可能である。これら６個のイオン注入パラメータの連続的な変化を適宜選択することは、上述した第２ハローポケット垂直分布となり、その場合には、全Ｐ型ドーパントの濃度ＮＴは、上部半導体表面から、ソース延長部２４０Ｅ又は３２０Ｅの脇へポケット２５０Ｕ又は３２６Ｕを介して延在する仮想的垂直線に沿ってＩＧＦＥＴ１００Ｕ又は１０４Ｕのハローポケット２５０Ｕ又は３２６Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへ、ポケット２５０Ｕ又は３２６Ｕ内のその垂直線の部分に沿って必ずしも複数個の局所的最大に到達すること無しに、移る場合に、２を超えることの無い係数だけ、好適には１．５を超えることの無い係数だけ、より好適には１．２５を超えることの無い係数だけ、変化する。
【０８２４】
非対称的ＰチャンネルＩＧＦＥＴ１０２Ｕ及び延長型ドレインＰチャンネルＩＧＦＥＴ１０６Ｕへ移ると、オフ状態Ｓ−Ｄ電流リークを減少させるために特に調整された夫々Ｎハローポケット部分２９０Ｕ及び３６６Ｕにおけるドーパント分布を有するＩＧＦＥＴ１０２Ｕ及び１０４Ｕは、ＰチャンネルＩＧＦＥＴ１０２及びＰチャンネルＩＧＦＥＴ１０６と同じ態様で図３３のプロセスに従って製造されるが、異なる点としては、図３３ｕの段階におけるＰ型浅いソース延長部注入及び図３３ｖの段階におけるＮ型ソースハローポケットイオン注入は、ＩＧＦＥＴ１０２Ｕ及び１０６Ｕが夫々ＩＧＦＥＴ１０２及び１０６を置換するか否か又はＩＧＦＥＴ１０２及び１０６も製造されるか否かに依存して、Ｍ個のハロードーパント最大濃度位置ＮＨを有するＩＧＦＥＴ１０２Ｕを与えるための且つ夫々対応するＭ個のハロードーパント最大濃度位置を有するＩＧＦＥＴ１０６Ｕを与えるための以下の態様で実施される点である。
【０８２５】
ＩＧＦＥＴ１０２Ｕ及び１０６ＵがＩＧＦＥＴ１０２及び１０６を置換する場合には、図３３ｕの段階におけるＰ型浅いソース延長部注入が、クリチカルホトレジストマスク９６０を使用して上述した如くに実施される。ホトレジスト９６０が未だに所定の位置にある状態で、Ｎ型ソースハロードーパントを、著しく角度を付けた態様で、ホトレジスト９６０における開口を介して、表面誘電体層９４８の露出セクションを介して、Ｍ複数個の異なるドーパント導入条件において、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）非対称的ＩＧＦＥＴ１０２Ｕのハローポケット部分２９０Ｕに対するＮプリカーサー（不図示）、及び（ｂ）延長型ドレインＩＧＦＥＴ１０６Ｕのハローポケット部分３６６Ｕに対するＮプリカーサー（同様に不図示）、を画定する。その後にホトレジスト９６０を除去する。
【０８２６】
ＩＧＦＥＴ１０２，１０２Ｕ，１０６，１０６Ｕの全てが製造されるべき場合（又はＩＧＦＥＴ１０２及び１０６の内の一つ又は両方及びＩＧＦＥＴ１０２Ｕ又は１０６Ｕの内の一つ又は両方のいずれかの組み合わせが製造されるべき場合）には、ＩＧＦＥＴ１０２及び１０６のＰ浅いプリカーサーソース延長部２８０ＥＰ及び３６０ＥＰが図３３ｕに関連して上述した態様でホトレジストマスク９６０を使用して画定される。ＩＧＦＥＴ１０２及び１０６のＮプリカーサーハローポケット部分２９０Ｐ及び３６６Ｐは、その後に、図３３ｖに関連して説明したようにホトレジスト９６０を使用して画定される。
【０８２７】
非対称的ＩＧＦＥＴ１０２Ｕのソース延長部２８０Ｅに対する位置の上方及び延長型ドレインＩＧＦＥＴ１０６Ｕのソース延長部３６０Ｅに対する位置上方に開口を有する更なるホトレジストマスク（不図示）を誘電体層９４６及び９４８上に形成する。該更なるホトレジストマスクは、ＩＧＦＥＴ１０２Ｕ及び１０６Ｕのプリカーサーゲート電極３０２Ｐ及び３８６Ｐに対してクリチカルに整合される。Ｐ型浅いソース延長部注入の繰り返しを実施して、Ｐ型浅いソース延長部ドーパントを、高いドーズ量で、該更なるホトレジストにおける開口を介して、表面誘電体９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１０２ＵのＰ＋プリカーサーソース延長部２８０ＥＰ、及び（ｂ）ＩＧＦＥＴ１０６ＵのＰ＋プリカーサーソース延長部３６０ＥＰ、を画定する。
【０８２８】
該更なるホトレジストが未だ所定位置にある状態で、該Ｎ型ソースハロードーパントを、著しく角度を付けた態様で、該更なるホトレジストにおける開口を介して、表面誘電体層９４８の露出セクションを介して、Ｍ複数個の異なるドーパント導入条件において、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）非対称的ＩＧＦＥＴ１０２Ｕのハローポケット部分２９０Ｕに対するＮプリカーサー（不図示）、及び（ｂ）延長型ドレインＩＧＦＥＴ１０８Ｕのハローポケット部分３６６Ｕに対するＮプリカーサー（同様に不図示）、を画定する。該更なるホトレジストを除去する。該更なるホトレジストが関与するステップは、ホトレジスト９６０が関与するステップの前又は後に実施することが可能である。
【０８２９】
ＩＧＦＥＴ１０２ＵのＭ個のハロードーパント最大濃度位置ＮＨ及びＩＧＦＥＴ１０６Ｕの夫々対応するＭ個のハロードーパント最大濃度位置は、夫々、Ｎ型ソースハロー注入を実施するための前述した態様の内の各々におけるＭ個のドーパント導入条件によって画定される。Ｎ型ソースハロー注入の終りにおいて、ＩＧＦＥＴ１０２Ｕの各ハロードーパント最大濃度位置ＮＨｊはそのプリカーサーゲート電極３０２Ｐの下側を横方向に延在する。ＩＧＦＥＴ１０６Ｕの各対応するハロードーパント最大濃度位置は、同様に、そのプリカーサーゲート電極３８６Ｐの下側を横方向に延在する。
【０８３０】
注入されたＮ型ソースハロードーパントは、爾後のＣＩＧＦＥＴ熱処理期間中に更に横方向へ且つ垂直方向へ半導体ボディ内に拡散して、ハローポケット部分２９０Ｕ及び３６６Ｕに対するＮプリカーサーをＮハローポケット２９０Ｕ及び３６６Ｕへ変換させる。その結果、ＩＧＦＥＴ１０２Ｕのハロードーパント最大濃度位置ＮＨはそのプリカーサーゲート電極３０２Ｐの下側を更に横方向へ延在させてその最終的なゲート電極３０２下側を横方向に延在する。ＩＧＦＥＴ１０６Ｕの対応するハロードーパント最大濃度位置は、同様に、そのプリカーサーゲート電極３８６Ｐの下側を更に横方向へ延在されて、その最終的なゲート電極３８６の下側を横方向に延在する。
【０８３１】
以下に説明する場合を除いて、ＩＧＦＥＴ１０２Ｕ及び１０６Ｕに対するＮ型ソースハロー注入を実施するための前述した態様の両方におけるＭ個のドーパント導入条件は、導電型を逆にすれば、ＩＧＦＥＴ１００Ｕ及び１０４Ｕに対するＰ型ソースハロー注入を実施するためのＭ個のドーパント導入条件と同じである。
【０８３２】
Ｎ型ソースハロードーパントの原子種は、好適には、該ドーパント導入条件の各々において５ａ族元素の砒素である。換言すると、Ｍ個の番号付けしたＰ型ソースハロードーパントの各々の原子種は好適には砒素である。燐及びアンチモン等のその他のＰ型３ａ族原子種をＭ個の番号付けしたＮ型ソースハロードーパントとして種々に使用することが可能である。
【０８３３】
Ｎ型ソースハロードーパントのドーパント含有粒子種は、通常、Ｍ個の番号付けしたＰ型ソースハロードーパントの全ての原子種が砒素である場合には、ドーパント導入条件毎に同じである。特に、元素砒素は、通常、Ｍ個のドーパント導入条件におけるドーパント含有粒子種である。燐又はアンチモンがＭ個の番号付けしたＮ型ソースハロードーパントのいずれかとして使用される場合には、元素燐又は元素アンチモンが対応するドーパント含有粒子種である。
【０８３４】
Ｎ型ソースハロードーパントに対するＭ個のドーパント導入条件の１実現例の特定のパラメータは、Ｐ型ソースハロードーパントに対するＭ個のドーパント導入条件と同じ態様で決定される。
【０８３５】
Ｎ型ソースハロー注入用のＭ個のドーパント導入条件の内の１実現例においては、注入傾斜角度αＳＨ、Ｎ型ソースハロードーパントの原子種、Ｎ型ソースハロードーパントのドーパント含有粒子種、及びＮ型ソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、を一定に維持しながら、注入エネルギを変化させる。この実現例における原子種は、元素砒素のドーパント含有粒子種における砒素である。イオン注入された砒素はこの実現例においては大体一価イオンであり、従って砒素粒子イオン化荷電状態は一価イオンである。Ｍ個のドーパント導入条件に対する注入ドーズ量は、最も浅いハロードーパント最大濃度位置ＮＨ−１における最も低い平均深さｙＳＨ１に対する注入から最も深いハロードーパント最大濃度位置ＮＨ−Ｍにおける最も高い平均深さｙＳＨＭに対する注入へ移る場合に、徐々に増加するように、選択されている。
【０８３６】
Ｎ型ソースハロー注入用のＭ個のドーパント導入条件の前述した実現例の２つの例をシミュレーションした。該例の内の一つにおいて、ドーパント導入条件の数Ｍは３であった。該３つの注入エネルギは、夫々、７、３４、１２５ｋｅＶであった。３つの注入エネルギにおける砒素ソースハロードーパントにおける３つの注入した通りの局所的濃度最大の深さｙＳＨｊは、夫々、０．０１０、０．０２２、０．０６２μｍであった。これら３つの注入した通りの局所的濃度最大の各々における砒素ソースハロードーパントの濃度ＮＩは約１．４×１０１８原子数／ｃｍ３であった。
【０８３７】
前述した実現例の２番目の例におけるドーパント導入条件の数Ｍは４であった。４つの注入エネルギは、夫々、０．５、１０、４０、１２５ｋｅＶであった。該４つの注入エネルギにおける砒素ソースハロードーパントにおける４つの注入した通りの局所的濃度最大の深さｙＳＨｊは、夫々、０．００２、０．００９、０．０２５、０．０６２μｍであった。該４つの注入した通りの局所的濃度最大の各々における砒素ソースハロードーパントの濃度ＮＩは約１．４×１０１８原子数／ｃｍ３であった。１番目の例と比較して、この例における最も低いエネルギにおける注入は、上部半導体表面に非常に近くで全Ｎ型ドーパントの濃度ＮＴを著しく平坦化させていた。
【０８３８】
Ｐ型ソースハロー注入について上述したことと同様に、Ｎ型ソースハロー注入は、代替的に、注入エネルギ、注入傾斜角度αＳＨ、注入ドーズ量、Ｎ型ソースハロードーパントの原子種、Ｎ型ソースハロードーパントのドーパント含有粒子種、及びＮ型ソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の一つ又はそれ以上を連続的に変化させることによって実施することが可能である。これら６つのイオン注入パラメータの連続的な変化を適切に選択することは、上述した第２ハローポケット垂直分布となり、その場合には、全Ｎ型ドーパントの濃度ＮＴは、上部半導体表面からＩＧＦＥＴ１０２Ｕ又は１０６Ｕのハローポケット２９０Ｕ又は３６６Ｕの深さｙの少なくとも５０％、好適には少なくとも６０％、の深さｙへ、ポケット２９０Ｕ又は３６６Ｕを介してソース延長部２８０Ｅ又は３６０Ｅの脇へ延在する仮想的垂直線に沿って、ポケット２９０Ｕ又は３６６Ｕにおけるその垂直線の部分に沿って必ずしも複数の局所的最大に到達すること無しに、移る場合に、２．５を超えることの無い係数だけ、好適には２を超えることの無い係数だけ、より好適には１．５を超えることの無い係数だけ、更により好適には１．２５を超えることの無い係数だけ、変化する。
【０８３９】
現在のイオン注入装置では、イオン注入中の半導体ドーパントの原子種、ドーパント含有粒子種、及びドーパント含有粒子種の粒子イオン化荷電状態を、イオン注入操作を中断すること無しに、変えることは困難である。従って、迅速なスループットを得るために、通常は、この代替例及びＰ型ソースハロー注入に対する対応する代替例が、注入エネルギ、注入傾斜角度αＳＨ、及び注入ドーズ量、の内の１つ又はそれ以上を、注入を中断すること無しに、又は著しく停止すること無しに、連続的に変化させることによって実現される。注入ドーズ量は、通常、注入エネルギが増加される場合に、増加され、その逆も又真である。しかしながら、注入エネルギ、注入傾斜角度αＳＨ、及び注入ドーズ量の内の一つ又はそれ以上を、たとえ（ａ）イオン注入中の半導体ドーパントの原子種、（ｂ）ドーパント含有粒子種、及び（ｃ）ドーパント含有粒子種の粒子イオン化荷電状態、の内の一つ又はそれ以上を変えるために注入操作を一時的に中断する場合であっても、連続的に変化させることが可能である。
【０８４０】
更に、各ソースハロー注入は、一つ又はそれ以上の固定条件ドーパント導入操作と一つ又はそれ以上の連続的に変化するドーパント導入操作との選択した取り合わせから構成することが可能である。各固定条件ドーパント導入操作は、注入エネルギ、注入傾斜角度αＳＨ、注入ドーズ量、ソースハロードーパントの原子種、ソースハロードーパントのドーパント含有粒子種、及びソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の選択した組み合わせで実施することが可能である。これら６つのイオン注入パラメータは、各固定条件ドーパント導入操作期間中に実質的に固定され且つその他の固定条件ドーパント導入操作に対するこれらのパラメータの組み合わせとは通常異なるものである。
【０８４１】
各連続的に変化するドーパント導入操作は、注入エネルギ、注入傾斜角度αＳＨ、注入ドーズ量、ソースハロードーパントの原子種、ソースハロードーパントのドーパント含有粒子種、及びソースハロードーパントのドーパント含有粒子種の粒子イオン化荷電状態、の内の一つ又はそれ以上を連続的に変化させることによって実施される。迅速なスループットを得るために、各連続的に変化するドーパント導入操作は、注入エネルギ、注入傾斜角度αＳＨ、及び注入ドーズ量、の内の一つ又はそれ以上を、その操作を中断するか又は著しく停止すること無しに、連続的に変化させることによって実施される。注入ドーズ量は、注入エネルギが増加される場合に、通常は増加され、且つその逆もまた真である。
【０８４２】
Ｏ．垂直にグレイデッドさせたソース・ボディ接合及びドレイン・ボディ接合
ＩＧＦＥＴのソース・ボディ又はドレイン・ボディＰＮ接合の垂直グレイディング（grading）は、一般的には、ソース又はドレインの最も高度にドープされている物質を介して通過する垂直線に沿って接合を交差する場合に正味ドーパント濃度勾配を減少させることを意味している。上述した如く、図１１のＣＩＧＦＥＴ構成体におけるＩＧＦＥＴのソース・ボディ接合及びドレイン・ボディ接合はこの様な態様で垂直方向にグレイデッド（graded）させることが可能である。減少された接合垂直ドーパント濃度勾配は、ソース・ボディ接合及びドレイン・ボディ接合に沿って寄生容量を減少させ、それにより例示したＩＧＦＥＴが一層高速でスイッチすることを可能とさせる。
【０８４３】
図３４−１乃至３４−３（集約的に「図３４」）は、ＣＩＧＦＥＴ半導体構成体の３つの部分を例示しており、その場合に、非対称的相補的ＩＧＦＥＴ１００及び１０２、延長型ドレイン相補的ＩＧＦＥＴ１０４及び１０６、及び対称的低リーク相補的ＩＧＦＥＴ１０８及び１１０夫々の変形例１００Ｖ，１０２Ｖ，１０４Ｖ，１０６Ｖ，１０８Ｖ，１１０Ｖは、垂直にグレイデッドされたソース・ボディ接合及びドレイン・ボディ接合が設けられている。以下に更に説明するように、延長型ドレインＩＧＦＥＴ１０４Ｖ又は１０６Ｖのソース・ボディ接合３２４又は３６４のみが垂直にグレイデッドされている。非対称的ＩＧＦＥＴ１００Ｖ又は１０２Ｖのソース・ボディ接合２４６又は２８６及びドレイン・ボディ接合２４８又は２８８の両方が垂直にグレイデッドされている。対称的１０８Ｖ又は１１０ＶのＳ／Ｄ・ボディ接合４４６及び４４８又は４８６及び４８８の両方が垂直にグレイデッドされている。
【０８４４】
接合グレイディングとは別に、図３４におけるＩＧＦＥＴ１００Ｖ，１０２Ｖ，１０４Ｖ，１０６Ｖ，１０８Ｖ，１１０Ｖは、夫々、図１１におけるＩＧＦＥＴ１００，１０２，１０４，１０６，１０８，１１０と実質的に同一である。従って、各ＩＧＦＥＴ１００Ｖ，１０２０Ｖ，１０４Ｖ，１０６Ｖ，１０８Ｖ又は１１０Ｖは、Ｓ／Ｄゾーンが垂直接合グレイディングを包含していることの修正を行なえば、対応するＩＧＦＥＴ１００，１０２，１０４，１０６，１０８又は１１０の全てのコンポーネントを包含している。
【０８４５】
非対称的ＩＧＦＥＴ１００Ｖ及び１０２Ｖが図１１−１に対応する図３４−１に表れている。ＮチャンネルＩＧＦＥＴ１００Ｖ用の垂直接合グレイディングは、高度にドープしたＮ型底部ソース部分２４０Ｌ及び高度にドープしたＮ型底部ドレイン部分２４２Ｌで達成され、それらは、夫々、主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍの下側に存在している。高度にドープされているが、Ｎ＋下部ソース部分２４０Ｌ及びＮ＋下部ドレイン部分２４２Ｌは、夫々、Ｎ＋＋主要ソース部分２４０Ｍ及びＮ＋＋主要ドレイン部分２４２Ｍよりは一層より軽度にドープされている。Ｎ＋下部ソース部分２４０ＬはＮ＋＋主要ソース部分２４０Ｍと垂直方向に連続的である。Ｎ＋＋主要ソース部分２４０Ｍと比較してＮ＋下部ソース部分２４０Ｌの一層軽度のＮ型ドーピングは、下部ソース部分２４０Ｌに沿って延在するソース・ボディ接合２４６の部分を横断しての垂直ドーパント濃度勾配を減少させる。
【０８４６】
図１１−２及び１２の例における如く、Ｎ＋ドレイン延長部２４２Ｅは、図３４−１の例におけるＮ＋＋主要ドレイン部分２４２Ｍ下側を延在する。Ｎ＋下部ドレイン部分２４２Ｌは、好適には、ドレイン延長部２４２Ｅ下側を延在する。即ち、下部ドレイン部分２４２Ｌは、好適には、図３４−１の例に示した如く、ドレイン延長部２４２Ｅよりも一層深くに延在する。従って、Ｎ＋＋主要ドレイン部分２４２Ｍと比較してＮ＋下部ドレイン部分２４２Ｌの一層軽度のＮ型ドーピングは、下部ドレイン部分２４２Ｌに沿って延在するドレイン・ボディ接合２４８の部分を横断しての垂直ドーパント濃度勾配を減少させる。主要ドレイン部分２４２Ｍよりも一層深くに延在しているが、下部ドレイン部分２４２Ｌは、代替的に、ドレイン延長部２４２Ｅよりも一層浅くに延在することが可能である。その場合には、ドレイン延長部２４２Ｅは、ドレイン・ボディ接合２４８の下側に存在する部分を横断しての垂直ドーパント濃度勾配を減少させる上で下部ドレイン部分２４２Ｌを助ける。
【０８４７】
そのソースが垂直方向にグレイデッドされたソース・ボディＰＮ接合を達成するために主要ソース部分と下側に存在する一層軽度にドープした下部部分とを包含し、且つそのドレインが垂直方向にグレイデッドされたドレイン・ボディＰＮ接合を達成するために主要部分と下側に存在する一層軽度にドープした下部部分とを包含するＩＧＦＥＴの場合に、ｙＳＬ及びｙＤＬが、夫々、下部ソース部分及び下部ドレイン部分の最大深さを表すものとする。そうすると、ＩＧＦＥＴ１００Ｖのソース深さｙＳはその下部ソース部分深さｙＳＬと等しい。下部ドレイン部分２４２Ｌがドレイン延長部２４２Ｅよりも一層深くに延在している図３４−１の好適な例においては、ＩＧＦＥＴ１００Ｖのドレイン深さｙＤはその下部ドレイン部分深さｙＤＬに等しい。
【０８４８】
ＩＧＦＥＴ１００のソース深さｙＳが通常０．０８−０．２０μｍであり、典型的には０．１４μｍであることに注意すると、ＩＧＦＥＴ１００Ｖのソース深さｙＳは通常０．１５−０．２５μｍであり、典型的には０．２０μｍである。従って、下部ソース部分２４０Ｌは、ソース深さｙＳをしてかなり増加させる。同様に、ＩＧＦＥＴ１００のドレイン深さｙＤが通常０．１０−０．２２μｍであり、典型的には０．１６μｍであることに注意すると、ＩＧＦＥＴ１００Ｖのドレイン深さｙＤは通常０．１５−０．２５μｍであり、典型的には０．２０μｍである。その結果、下部ドレイン部分２４２Ｌは、ドレイン深さｙＤを著しく増加させるが、ソース深さｙＳにおける増加よりも幾分より少ない。図３４−１の好適な例においては、ソース深さｙＳ及びドレイン深さｙＤはＩＧＦＥＴ１００Ｖに対してはほぼ同じである。
【０８４９】
ＩＧＦＥＴ１００Ｖの下部ソース部分２４０Ｌ及び下部ドレイン部分２４２Ｌは、両方共、Ｎ型接合グレイディングＳ／Ｄドーパントで画定されている。どのようにしてＮ型接合グレイディングドーパントが非対称的ＩＧＦＥＴ１００Ｖのソース・ボディ接合２４６及びドレイン・ボディ接合２４８を横断して垂直ドーパント濃度勾配を減少させるかの理解は図３５ａ、３５ｂ、３５ｃ（集約的に「図３５」）及び図３６ａ、３６ｂ、３６ｃ（集約的に「図３６」）の助けを借りて容易化される。ソース部分２４０Ｍ及び２４０Ｌを介して及び空のウエル主要ボディ物質部分２５４を介して垂直線２７４Ｍに沿っての深さｙの関数としての例示的なドーパント濃度が図３５に提示されている。図３６は、ドレイン部分２４２Ｍ及び２４２Ｌ（及び２４２Ｅ）を介して及びボディ物質部分２５４を介して垂直線２７８Ｍに沿っての深さｙの関数としての例示的なドーパント濃度を提示している。
【０８５０】
ＩＧＦＥＴ１００に対する図１４ａ及び１８ａに夫々類似している図３５ａ及び３６ａは、グレイデッド接合ＩＧＦＥＴ１００Ｖの領域１３６，２１０，２４０Ｍ，２４０Ｅ，２４０Ｌ，２４２Ｍ，２４２Ｅ，２４２Ｌ，２５０，２５４を垂直方向に画定しており、従って、（ａ）ソース部分２４０Ｍ及び２４０Ｌ及び空のウエルボディ物質部分２５４の下側に存在する物質、及び（ｂ）ドレイン部分２４２Ｍ，２４２Ｅ，２４２Ｌ及びボディ物質部分２５４の下側に存在する物質、における垂直ドーパント部分を夫々確立している、個別的な半導体ドーパントの垂直線２７４Ｍ及び２７８Ｍに沿っての濃度ＮＩを例示している。図３５ａ及び３６ａにおける曲線２４０Ｌ’及び２４２Ｌ’は、夫々の下部ソース部分２４０Ｌ及び下部ドレイン部分２４２Ｌを画定するＮ型接合グレイディングＳ／Ｄドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。図３５ａ及び３６ａにおけるその他の曲線は図１４ａ及び１８ａと同じ意味を有している。
【０８５１】
ＩＧＦＥＴ１００に対する図１４ｂ及び１８ｂと夫々類似して、図３５ｂ及び３６ｂは、ＩＧＦＥＴ１００Ｖの垂直線２７４Ｍ及び２７８Ｍに沿っての領域１３６，２１０，２４０Ｍ，２４０Ｌ，２４２Ｍ，２４２Ｌ，２５０，２５４における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴを種々に図示している。図３５ｂ及び３６ｂにおける曲線２４０Ｌ”及び２４２”は、夫々、下部ソース部分２４０Ｌ及び下部ドレイン部分２４２Ｌに対応している。従って、図３５ｂにおける曲線２４０Ｌ”は、図３５ａにおける曲線２４０Ｌ’，２４０Ｍ’，２４０Ｅ’の対応する部分の和を表しており、一方、図３６ｂにおける曲線２４２Ｌ”は図３６ａにおける曲線２４２Ｌ’，２４２Ｍ’，２４２Ｅ’の対応する部分の和を表している。図３５ｂ及び３６ｂにおけるその他の曲線及び曲線セグメントは、図１４ｂ及び１８ｂにおけるものと同じ意味を有しているが、異なる点は、図３５ｂにおける曲線２４０Ｍ”は図３５ａにおける曲線２４０Ｍ’，２４０Ｅ’，２４０Ｌ’の対応する部分の和を表しており、図３６ｂにおける曲線２４２Ｍ”は図３６ａにおける曲線２４２Ｍ’，２４２Ｅ’，２４２Ｌ’の対応する部分の和を表しており、且つ図３６ｂにおける曲線２４２Ｅ”は図３６ａにおける曲線２４２Ｅ’，２４２Ｍ’，２４２Ｌ’の対応する部分の和を表している点である。図３５ｂにおける品目２４０”はソース２４０に対応しており且つ曲線セグメント２４０Ｍ”及び２４０Ｌ”の結合を表している。図３６ｂにおける品目２４２”はドレイン２４２に対応しており且つ曲線セグメント２４２Ｍ”，２４２Ｌ”，２４２Ｅ”の結合を表している。
【０８５２】
ＩＧＦＥＴ１００に対する図１４ｃ及び１８ｃに対して夫々類似している図３５ｃ及び３６ｃは、ＩＧＦＥＴ１００Ｖに対する垂直線２７４Ｍ及び２７８Ｍに沿っての正味ドーパント濃度ＮＮを提示している。下部ソース部分２４０Ｌ及び下部ドレイン部分２４２Ｌにおける正味Ｎ型ドーパントの濃度ＮＮは、夫々、図３５ｃ及び３６ｃにおける曲線セグメント２４０Ｌ＊及び２４２Ｌ＊によって表されている。図３５ｃ及び３６ｃにおけるその他の曲線及び曲線セグメントは図１４ｃ及び１８ｃと同じ意味を有している。図３５ｃにおける品目２４０＊はソース２４０に対応しており且つ曲線セグメント２４０Ｍ＊及び２４０Ｌ＊の結合を表している。図３６ｃにおける品目２４２＊はドレイン２４２に対応しており且つ曲線セグメント２４２Ｍ＊，２４２Ｌ＊，２４２Ｅ＊の結合を表している。
【０８５３】
図３５ａにおける曲線２４０Ｌ’及び２４０Ｍ’によって示されるように、Ｎ型接合グレイディングＳ／Ｄドーパントは、ソース２４０内のＮ型主要Ｓ／Ｄドーパントの最大濃度の位置下側の表面下位置に沿ってソース２４０内の最大濃度に到達する。曲線２４０Ｌ’及び２４０Ｍ’は、ソース２４０内のＮ型接合グレイディングＳ／Ｄドーパントの最大濃度がソース２４０内のＮ型主要Ｓ／Ｄドーパントの最大濃度よりも低いことを、示している。図３５ａにおける曲線２４０Ｌ’及び２４０Ｅ’は、ソース２４０におけるＮ型接合グレイディングＳ／Ｄドーパントの最大濃度が、ソース２４０におけるＮ型浅いソース延長部ドーパントよりも垂直線２７４Ｍに沿って一層大きな深さにおいて発生し、且つそれよりも線２７４Ｍに沿って一層低い値のものである、ことを示している。図３６ａにおける曲線２４２Ｍ’及び２４２Ｌ’を参照すると、それらは、Ｎ型接合グレイディングＳ／Ｄドーパントが、ドレイン２４２内のＮ型主要Ｓ／Ｄドーパントの最大濃度の位置下側の表面下位置に沿ってドレイン２４２内の最大濃度に到達する、ことを示している。更に、曲線２４２Ｌ’及び２４２Ｍ’は、ドレイン２４２内のＮ型接合グレイディングＳ／Ｄドーパントの最大濃度がドレイン２４２内のＮ型主要Ｓ／Ｄドーパントの最大濃度よりも一層低い、ことを示している。図３６ａにおける曲線２４２Ｌ’及び２４２Ｅ’は、ドレイン２４２内のＮ型接合グレイディングＳ／Ｄドーパントの最大濃度が、図３４−１及び３５，３６の例におけるドレイン２４２内のＮ型ディープＳ／Ｄ延長部ドーパントよりも一層大きな深さにおいて発生し、且つそれよりも一層低い値のものである、ことを示している。
【０８５４】
図３５ｂ及び３６ｂを参照すると、ソース２４０及びドレイン２４２内のＮ型接合グレイディングＳ／Ｄドーパントの分布は、ソース２４０及びドレイン２４２内の全Ｎ型ドーパントの濃度ＮＴを表す曲線２４０”及び２４２”の形状がソース・ボディ接合２４６及びドレイン・ボディ接合２４８の近傍におけるＮ型接合グレイディングＳ／Ｄドーパントによって決定されるように制御される。このことは、図３５ａ及び３６ａにおける曲線２４０”及び２４２”を夫々図１４ａ及び１８ａにおける曲線２４０”及び２４２”と比較することによって明確に理解することが可能である。Ｎ型接合グレイディングＳ／Ｄドーパントはソース２４０及びドレイン２４２の両方におけるＮ型主要Ｓ／Ｄドーパントよりも一層低い最大ドーパント濃度を有しているので、Ｎ型接合グレイディングＳ／Ｄドーパントは、任意の特定のドーパント濃度において、Ｎ型主要Ｓ／Ｄドーパントよりも一層低い垂直濃度勾配を有している。その結果、Ｎ型接合グレイディングＳ／Ｄドーパントは、ソース２４０及びドレイン２４２内のＮ型垂直ドーパントをして接合２４６及び２４８の近傍において減少させることとなる。減少された接合垂直ドーパント濃度勾配は図３５ｃ及び３６ｃにおける曲線２４０＊及び２４２＊によって反映されている。
【０８５５】
ＰチャンネルＩＧＦＥＴ１０２Ｖ用の垂直接合グレイディングは、高度にドープされたＰ型下部ソース部分２８０Ｌ及び高度にドープされたＰ型下部ドレイン部分２８２Ｐで達成されており、それらは、夫々、主要ソース部分２８０Ｍ及び主要ドレイン部分２８２Ｍの下側に存在している。図３４−１を参照のこと。高度にドープされているが、Ｐ＋下部ソース部分２８０Ｌ及び下部ドレイン部分２８２Ｌは夫々Ｐ＋＋主要ソース部分２８０Ｍ及びＰ＋＋主要ドレイン部分２８２Ｍよりも一層軽度にドープされている。Ｐ＋下部ソース部分２８０ＬはＰ＋＋主要ソース部分２８０Ｍと垂直方向に連続的である。下部ソース部分２８０Ｌの一層軽度のＰ型ドーピングに起因して、下部ソース部分２８０Ｌに沿って延在しているソース・ボディ接合２８６の部分を横断しての垂直ドーパント濃度勾配が減少される。
【０８５６】
図１１−１及び１２の例におけるように、Ｐ＋ドレイン延長部２８２Ｅは図３４−１の例においてはＰ＋＋主要ドレイン部分２８２Ｍの下側を延在している。Ｐ＋下部ドレイン部分２８２Ｌはドレイン延長部２８２Ｅの下側に延在している。換言すると、下部ドレイン部分２８２Ｌは、図３４−１の例においては、ドレイン延長部２８２Ｅよりも一層深くに延在している。主要ドレイン部分２８２Ｍと比較して下部ドレイン部分２８２Ｌの一層軽度のＰ型ドーピングは、同様に、下部ドレイン部分２８２Ｌに沿って延在するドレイン・ボディ接合２８８の部分を横断しての垂直ドーパント濃度勾配を減少させる。ＮチャンネルＩＧＦＥＴ１００Ｖについて上述したことと同様に、ＰチャンネルＩＧＦＥＴ１０２Ｖの下部ドレイン部分２８２Ｌは、代替的に、主要ドレイン部分２８２Ｍよりも一層深くに延在しながらも、ドレイン延長部２８２Ｅよりも一層浅くに延在することが可能である。ドレイン延長部２８２Ｅは、ドレイン・ボディ接合２８８の下側部分を横断しての垂直ドーパント濃度勾配を減少させる上で下部ドレイン部分２８２Ｌを助ける。
【０８５７】
ＩＧＦＥＴ１０２Ｖのソース深さｙＳはその下部ソース部分深さｙＳＬに等しい。図３４−１の好適例においては、下部ドレイン部分２８２Ｌがドレイン延長部２８２Ｅよりも一層深くに延在しており、ＩＧＦＥＴ１０２Ｖのドレイン深さｙＤはその下部ドレイン部分深さｙＤＬに等しい。ＩＧＦＥＴ１０２のソース深さｙＳは通常０．０５−０．１５μｍであり、典型的には０．１０μｍであることに注意すると、ＩＧＦＥＴ１０２Ｖのソース深さｙＳは通常０．０８−０．２０μｍであり、典型的には０．１２μｍである。従って、下部ソース部分２８０Ｌはソース深さｙＳをして著しく増加させる。同様に、ＩＧＦＥＴ１００のドレイン深さｙＤは通常０．０８−０．２０μｍであり、典型的には０．１４μｍであることに注意すると、ＩＧＦＥＴ１００Ｖのドレイン深さｙＤは通常０．１０−０．２５μｍであり、典型的には０．１７μｍである。その結果、下部ドレイン部分２４２Ｌは、ドレイン深さｙＤをして著しく増加させる。図３４−１の好適な例においては、ＩＧＦＥＴ１０２Ｖに対するドレイン深さｙＤはそのソース深さｙＳよりもかなり一層大きい。
【０８５８】
ＩＧＦＥＴ１０２Ｖの下部ソース部分２８０Ｌ及び下部ドレイン部分２８２Ｌは、Ｐ型接合グレイディングＳ／Ｄドーパントで画定される。Ｐ型主要Ｓ／Ｄドーパントのドーパント分布と相対的なＰ型グレイディング接合Ｓ／Ｄドーパントのドーパント分布は、Ｎ型グレイディング接合Ｓ／Ｄドーパントのドーパント分布がＮ型主要Ｓ／Ｄドーパントのドーパント分布と相対的に制御されるのと同一の態様で制御される。ソース２８０及びドレイン２８２の各々において、Ｐ型接合グレイディングＳ／ＤドーパントはＰ型主要Ｓ／Ｄドーパントの最大濃度の位置下側の表面下位置に沿って最大濃度に到達する。又、ソース２８０及びドレイン２８２の各々におけるＰ型接合グレイディングＳ／Ｄドーパントは、Ｐ型主要Ｓ／Ｄドーパントよりも一層低い最大濃度を有している。特に、ソース２８０及びドレイン２８２におけるＰ型接合グレイディングＳ／Ｄドーパントの分布は、ソース２８０及びドレイン２８２内の全Ｐ型ドーパントの濃度がソース・ボディ接合２８６及びドレイン・ボディ接合２８８の近傍におけるＰ型接合グレイディングＳ／Ｄドーパントによって決定されるように制御される。Ｐ型接合グレイディングＳ／Ｄドーパントは、ソース２８０及びドレイン２８２におけるＰ型垂直ドーパント濃度勾配を接合２８６及び２８８の近傍において減少させている。
【０８５９】
延長型ドレインＩＧＦＥＴ１０４Ｖ及び１０６Ｖは図１１−２に対応する図３４−２に表われている。ＮチャンネルＩＧＦＥＴ１０４Ｖに対する垂直ソース接合グレイディングは、主要ソース部分３２０Ｍの下側に存在しており且つ垂直方向にそれと連続的である高度にドープしたＮ型下部ソース部分３２０Ｌで達成される。高度にドープされているが、Ｎ＋下部ソース部分３２０ＬはＮ＋＋主要ソース部分３２０Ｍよりも一層軽度にドープされている。主要ソース部分３２０Ｍと比較して下部ソース部分３２０Ｌの一層軽度のＮ型ドーピングに起因して、下部ソース部分３２０Ｌに沿って延在するソース・ボディ接合３２４の部分を横断しての垂直ドーパント濃度勾配は減少される。Ｎ＋下部ソース部分３２０Ｌを設けることの副作用として、ＩＧＦＥＴ１０４Ｖは島状部１４４Ｂ内のＮ＋＋ドレインコンタクト部分／主要ドレイン部分３３４の直下に位置されている高度にドープしたＮ型中間部分９１０を包含している。Ｎ＋中間部分９１０はドレイン１８４Ｂの一部を形成するが、ＩＧＦＥＴ１０４の動作に関して何らの顕著な影響を有するものではない。
【０８６０】
下部ソース部分３２０Ｌ及び中間ドレイン部分９１０は、Ｎ型接合グレイディングＳ／Ｄドーパントで画定される。どのようにしてＮ型接合グレイディングＳ／ＤドーパントがＩＧＦＥＴ１００ＶのＳ／Ｄゾーン２４０及び２４２におけるＮ型垂直ドーパント濃度勾配を接合２４６及び２４８の近傍において減少させるかについての前述した説明は、ソース・ボディ接合３２４の近傍においてＩＧＦＥＴ１０４ＶのＮ型垂直ドーパント濃度勾配を減少させることに適用される。従って、ＩＧＦＥＴ１０４Ｖのソース３２０内のＮ型接合グレイディングＳ／Ｄドーパントの分布は、ソース３２０内の全Ｎ型ドーパントの濃度がソース・ボディ接合３２４の近傍におけるＮ型接合グレイディングＳ／Ｄドーパントによって決定されるように制御される。その結果、Ｎ型接合グレイディングＳ／Ｄドーパントは、ソース３２０内のＮ型垂直ドーパント濃度勾配をソース・ボディ接合３２４の近傍において減少させる。
【０８６１】
ＰチャンネルＩＧＦＥＴ１０６Ｖに対する垂直ソース接合グレイディングは、同様に、主要ソース部分３６０Ｍの下側に存在し且つそれと垂直方向に連続的である高度にドープしたＰ型下部ソース部分３６０Ｌで達成される。図３４−２を参照のこと。Ｐ＋下部ソース部分３６０ＬはＰ＋＋主要ソース部分３６０Ｍよりも一層軽度にドープされている。その結果、下部ソース部分３６０Ｌに沿って延在するソース・ボディ接合３６４の部分を横断しての垂直ドーパント濃度勾配は減少される。副作用として、ＩＧＦＥＴ１０６Ｖは、島状部１４６Ｂ内のＰ＋＋ドレインコンタクト部分／主要ドレイン部分３７４直下に位置されている高度にドープされたＰ型中間ドレイン部分９１２を包含している。Ｎ＋中間ドレイン部分９１２は、ＩＧＦＥＴ１０６Ｖの動作に関して何らの顕著な効果を有するものではない。
【０８６２】
下部ソース部分３６０Ｌ及び中間ドレイン部分９１２はＰ型接合グレイディングＳ／Ｄドーパントで画定されている。どのようにしてＮ型接合グレイディングＳ／ＤドーパントがＩＧＦＥＴ１０４Ｖのソースゾーン３２０内のＮ型垂直ドーパント濃度勾配をソース・ボディ接合３２４の近傍において減少させるかについての前述した説明は、ソース・ボディ接合３６４の近傍においてのＩＧＦＥＴ１０６のＮ型垂直ドーパント濃度勾配を減少させることに適用される。即ち、ＩＧＦＥＴ１０６Ｖのソース３６０内のＰ型接合グレイディングＳ／Ｄドーパントの分布は、ソース３６０内の全Ｐ型ドーパントの濃度がソース・ボディ接合３６４の近傍におけるＰ型接合グレイディングＳ／Ｄドーパントによって決定されるように制御される。Ｐ型接合グレイディングＳ／Ｄドーパントは、ソース３６０内のＰ型垂直ドーパント濃度勾配をしてソース・ボディ接合３６４の近傍において減少させる。
【０８６３】
対称的低電圧ＩＧＦＥＴ１０８Ｖ及び１１０Ｖは図１１−３に対応する図３４−３において表われている。ＮチャンネルＩＧＦＥＴ１０８Ｖ用の垂直接合グレイディングは、ほぼ同一の高度にドープしたＮ型下部Ｓ／Ｄ部分４４０Ｌ及び４４２Ｌで達成されており、それらは、夫々、主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍの下側に存在しており且つそれらと夫々垂直方向に連続的である。高度にドープされているが、Ｎ＋下部Ｓ／Ｄ部分４４０Ｌ及び４４２ＬはＮ＋＋主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍよりも一層軽度にドープされている。主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍと比較して下部Ｓ／Ｄ部分４４０Ｌ及び４４２Ｌの一層軽度のドーピングは、下部Ｓ／Ｄ部分４４０Ｌ及び４４２Ｌに沿って夫々延在しているＳ／Ｄ・ボディ接合４４６及び４４８の部分を横断しての垂直ドーパント濃度勾配を減少させている。
【０８６４】
下部Ｓ／Ｄ部分４４０Ｌ及び４４２ＬはＮ型接合グレイディングＳ／Ｄドーパントで画定されている。どのようにしてＮ型接合グレイディングＳ／Ｄドーパントが対称的ＩＧＦＥＴ１０８のＳ／Ｄ・ボディ接合４４６及び４４８を横断しての垂直ドーパント濃度勾配を減少させるかの理解は、図３７ａ，３７ｂ，３７ｃ（集約的に「図３７」）の助けを借りて容易化される。図３７は、Ｓ／Ｄ部分４４０Ｍ及び４４０Ｌ又は４４２Ｍ及び４４２Ｌを介して及び下側に存在する充填したウエル主要ボディ物質部分４５６及び４５４を介しての垂直線４７４又は４７６に沿っての深さｙの関数としての例示的なドーパント濃度を提示している。
【０８６５】
ＩＧＦＥＴ１０８に対する図３１ａに類似している図３７ａは、グレイデッド接合ＩＧＦＥＴ１０８Ｖの領域１３６，４４０Ｍ，４４０Ｅ，４４０Ｌ，４４２Ｍ，４４２Ｅ，４４２Ｌ，４５０，４５２，４５４，４５６，４５８を垂直方向に画定しており、従って夫々Ｓ／Ｄ部分４４０Ｍ及び４４０Ｌ又は４４２Ｍ及び４４２Ｌ及び充填したウエルボディ物質部分４５４及び４５６の下側に存在する物質内に夫々垂直ドーパント分布を確立する、個々の半導体ドーパントの垂直線４７４又は４７６に沿っての濃度ＮＩを特に例示している。曲線４４０Ｌ’又は４４２Ｌ’は下部Ｓ／Ｄ部分４４０Ｌ又は４４２Ｌを画定するＮ型接合グレイディングＳ／Ｄドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。図３７ａにおけるその他の曲線は図３１ａにおけるのと同じ意味を有している。線４７４又は４７６に沿ってのＳ／Ｄゾーン４４０又は４４２におけるＮ型浅いＳ／Ｄ延長部ドーパントの濃度ＮＩを表す曲線４４０Ｅ’又は４４２Ｅ’は、紙面の都合上図３７ａには符号を付けていないが、曲線４４０Ｍ’及び４４２Ｍ’の完全に下側に存在しており、且つ曲線４４０Ｅ’又は４４２Ｅ’に符号を付けてある類似の図３１ａを特に検討することによって容易に識別することが可能である。
【０８６６】
ＩＧＦＥＴ１０８に対する図３１ｂに類似して、図３７ｂは、ＩＧＦＥＴ１０８Ｖの垂直線４７４又は４７６に沿って領域１３６，４４０Ｍ，４４０Ｌ，４４２Ｍ，４４２Ｌ，４５４，４５６における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴを種々に図示している。図３７ｂにおける曲線４４０Ｌ”又は４４２Ｌ”は下部Ｓ／Ｄ部分４４０Ｌ又は４４２Ｌに対応している。図３７ｂにおける曲線４４０Ｌ”又は４４２Ｌ”は、図３７ａにおける曲線４４０Ｌ’，４４０Ｍ’，４４０Ｅ’又は曲線４４２Ｌ’，４４２Ｍ’，４４２Ｅ’の対応する部分の和を表している。図３７ｂにおけるその他の曲線及び曲線セグメントは、図３１ｂにおけるものと同じ意味を有しているが、異なる点としては、図３７ｂにおける曲線４４０Ｍ”又は４４２Ｍ”は、今は、図３７ａにおける曲線４４０Ｍ’，４４０Ｅ’，４４０Ｌ’又は曲線４４２Ｍ’，４４２Ｅ’，４４２Ｌ’の対応する部分の和を表している点である。図３７ｂにおける品目４４０”又は４４２”は、Ｓ／Ｄゾーン４４０又は４４２に対応しており且つ曲線セグメント４４０Ｍ”及び２２０Ｌ”又は曲線セグメント４４２Ｍ”及び４４２Ｌ”の結合を表している。
【０８６７】
ＩＧＦＥＴ１０８に対する図３１ａに類似した図３７ｃは、ＩＧＦＥＴ１０８Ｖに対する垂直線４７４又は４７６に沿って正味ドーパント濃度ＮＮを提示している。下部Ｓ／Ｄ部分４４０Ｌ又は４４２Ｌにおける正味Ｎ型ドーパントの濃度ＮＮは図３７ｃ中の曲線セグメント４４０Ｌ＊又は４４２＊によって表されている。図３７ｃにおけるその他の曲線及び曲線セグメントは、図３１ｃにおけるものと同じ意味を有している。図３７ｃにおける品目４４０＊又は４４２＊はＳ／Ｄゾーン４４０又は４４２に対応しており且つ曲線セグメント４４０Ｍ＊及び４４０Ｌ＊又は４４２Ｍ＊及び４４２Ｌ＊の結合を表している。
【０８６８】
図３７ａにおける曲線４４０Ｌ’及び４４０Ｍ’又は４４２Ｌ’及び４４２Ｍ’は、Ｎ型接合グレイディングＳ／Ｄドーパントが、そのＳ／Ｄゾーン４４０又は４４２におけるＮ型主要Ｓ／Ｄドーパントの最大濃度の位置下側の表面下位置に沿って各Ｓ／Ｄゾーン４４０又は４４２における最大濃度に到達する、ことを示している。更に、曲線４４０Ｌ’及び４４０Ｍ’又は４４２Ｌ’及び４４２Ｍ’は、各Ｓ／Ｄソーン４４０又は４４２におけるＮ型接合グレイディングＳ／Ｄドーパントの最大濃度がそのＳ／Ｄゾーン４４０又は４４２におけるＮ型主要Ｓ／Ｄドーパントの最大濃度よりも一層低い、ことを示している。曲線４４０Ｌ’及び４４０Ｅ’（符号を付けていない）又は４４２Ｌ’及び４４２Ｅ’（符号を付けていない）は、Ｓ／Ｄゾーン４４０又は４４２におけるＮ型接合グレイディングＳ／Ｄドーパントの最大濃度がＳ／Ｄゾーン４４０又は４４２におけるＮ型浅いＳ／Ｄ延長部ドーパントよりも垂直線４７４又は４７６に沿って一層大きな深さにおいて発生し、且つそれよりも線４７４又は４７６に沿って一層低い値のものである、ことを示している。
【０８６９】
図３７ｂを参照すると、Ｓ／Ｄゾーン４４０又は４４２におけるＮ型接合グレイディングドーパントの分布は、そのＳ／Ｄゾーン４４０又は４４２における全Ｎ型ドーパントの濃度ＮＴを表す曲線４４０”又は４４２”の形状がＳ／Ｄ・ボディ接合４４６又は４４８の近傍におけるＮ型接合グレイディングＳ／Ｄドーパントによって決定されるように、制御される。図３７ａにおける曲線４４０”又は４４２”を図３１ａにおける曲線４４０”又は４４２”と比較するとよい。Ｎ型接合グレイディングＳ／Ｄドーパントが各Ｓ／Ｄゾーン４４０又は４４２におけるＮ型主要Ｓ／Ｄドーパントよりも一層低い最大ドーパント濃度を有しているので、Ｎ型接合グレイディングＳ／Ｄドーパントは、任意の特定のドーパント濃度において、Ｎ型主要Ｓ／Ｄドーパントよりも一層低い垂直濃度勾配を有している。従って、Ｎ型接合グレイディングＳ／Ｄドーパントは、各Ｓ／Ｄゾーン４４０又は４４２におけるＮ型垂直ドーパント勾配をしてＳ／Ｄ・ボディ接合４４６又は４４８の近傍において減少させる。その減少された接合垂直ドーパント濃度勾配は図３７ｃにおける曲線４４０＊又は４４２＊によって反映されている。
【０８７０】
ＰチャンネルＩＧＦＥＴ１１０Ｖに対する垂直接合グレイディングは、ほぼ同一の高度にドープしたＰ型下部Ｓ／Ｄ部分４８０Ｌ及び４８２Ｌで達成されており、それらは、夫々、主要Ｓ／Ｄ部分４８０Ｍ及び４８２Ｍの下側に存在しており且つ夫々それらと垂直方向に連続的である。図３４−３を参照のこと。高度にドープされているが、Ｐ＋下部Ｓ／Ｄ部分４８０Ｌ及び４８２Ｌは、夫々、Ｐ＋＋主要Ｓ／Ｄ部分４８０Ｍ及び４８２Ｍよりも一層軽度にドープされている。下部Ｓ／Ｄ部分４８０Ｌ又は４８２Ｌの一層軽度のＰ型ドーピングは、下部Ｓ／Ｄ部分４８０Ｌ又は４８２Ｌに沿って延在するＳ／Ｄ・ボディ接合４４６又は４４８の部分を横断しての垂直ドーパント濃度勾配をして減少させている。
【０８７１】
ＩＧＦＥＴ１１０Ｖの下部Ｓ／Ｄ部分４８０Ｌ及び４８２Ｌは、Ｐ型接合グレイディングＳ／Ｄドーパントで画定されている。Ｐ型主要Ｓ／Ｄドーパントのドーパント分布と相対的なＰ型グレイディング接合Ｓ／Ｄドーパントのドーパント分布は、Ｎ型グレイディング接合Ｓ／Ｄドーパントのドーパント分布がＮ型主要Ｓ／Ｄドーパントのドーパント分布と相対的に制御されるのと同じ態様で制御される。各Ｓ／Ｄゾーン４８０又は４８２において、Ｐ型接合グレイディングＳ／ＤドーパントはＰ型主要Ｓ／Ｄドーパントの最大濃度の値下側の表面下位置に沿って最大濃度に到達する。各Ｓ／Ｄゾーン４８０又は４８２におけるＰ型接合グレイディングＳ／ＤドーパントはＰ型主要Ｓ／Ｄドーパントよりも一層低い最大濃度を有している。より詳細には、各Ｓ／Ｄゾーン４８０又は４８２におけるＰ型接合グレイディングドーパントの分布は、そのＳ／Ｄソーン４８０又は４８２における全Ｐ型ドーパントの濃度がＳ／Ｄ・ボディ接合４８６又は４８８の近傍におけるＰ型接合グレイディングＳ／Ｄドーパントによって決定されるように制御される。従って、Ｐ型接合グレイディングＳ／Ｄドーパントは、各Ｓ／Ｄゾーン４８０又は４８２内のＰ型垂直ドーパント濃度勾配をして接合４８６又は４８８近傍において減少させる。
【０８７２】
対称的低リークＩＧＦＥＴ１０８及び１１０における垂直接合グレイディングを取り扱うものは、充填した主要ウエル領域１８８及び１９０の使用に依存するものではない。従って、それがＰ型充填した主要ウエル、Ｐ型空のウエル、又はＰ型ウエル無し、のいずれを使用するものであるかに拘わらずに、その他の例示した対称的ＮチャンネルＩＧＦＥＴの各々は、垂直接合グレイディングを達成する一対の高度にドープしたＮ型下部Ｓ／Ｄ部分が設けることが可能である。該その他の例示した対称的ＰチャンネルＩＧＦＥＴの各々は、それがＮ型充填した主要ウエル、Ｎ型空の主要ウエル、又はＮ型ウエル無し、のいずれを使用するかに拘わらずに、同様に、垂直接合グレイディングを達成する一対の高度にドープしたＰ型下部Ｓ／Ｄ部分を設けることが可能である。
【０８７３】
上述した如く、ＮチャンネルＩＧＦＥＴに対するＮ型接合グレイディング注入が、初期的スパイクアニールの前にホトレジストマスク９７０が所定の位置にある間に、Ｎ型主要Ｓ／Ｄ注入に関連して実施される。Ｎ型接合グレイディングＳ／Ｄドーパントが、高いドーズ量で、ホトレジスト９７０における開口を介して、表面誘電体層９６４の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）非対称的ＩＧＦＥＴ１００のＮ＋下部ソース部分２４０Ｌ及びＮ＋下部ドレイン部分２４２Ｌ、（ｂ）延長型ドレインＩＧＦＥＴ１０４のＮ＋下部ソース部分３２０Ｌ及びＮ＋中間ドレイン部分９１０、（ｃ）対称的ＮチャンネルＩＧＦＥＴ１０８のＮ＋下部Ｓ／Ｄ部分４４０Ｌ及び４４２Ｌ、及び（ｄ）各その他の例示した対称的ＮチャンネルＩＧＦＥＴ用の一対のほぼ同一のＮ＋下部Ｓ／Ｄ部分（不図示）、を画定する。
【０８７４】
Ｎ型主要ドーパント及び接合グレイディングＳ／Ｄドーパントの両方は、上部半導体表面に沿って実質的に同一の物質、即ち表面誘電体層９６４、を介して通過する。上述したＮ型主要及び接合グレイディングドーパント分布を達成するために、Ｎ型主要Ｓ／Ｄ注入及び接合グレイディングＳ／Ｄ注入に対する注入エネルギは、Ｎ型接合グレイディングＳ／Ｄ注入がＮ型主要Ｓ／Ｄ注入よりも一層大きな注入レンジのものであるように、選択される。このことは、Ｎ型接合グレイディングＳ／ＤドーパントがＮ型主要Ｓ／Ｄドーパントよりも一層大きな平均深さへ注入させることを可能とさせる。更に、Ｎ型接合グレイディングＳ／Ｄドーパントは、Ｎ型主要Ｓ／Ｄドーパントよりも適切に一層低いドーズ量において注入される。
【０８７５】
Ｎ型主要Ｓ／Ｄドーパントが上に与えたドーズ量で注入される場合には、Ｎ型接合グレイディングＳ／Ｄドーパントの該一層低いドーズ量は、通常１×１０１３−１×１０１４イオン数／ｃｍ２であり、典型的には３×１０１３−４×１０１３イオン数／ｃｍ２である。通常燐又は砒素から構成されているＮ型接合グレイディングＳ／Ｄドーパントは、通常、Ｎ型主要Ｓ／Ｄドーパントよりも一層低い原子量のものである。砒素がＮ型主要Ｓ／Ｄドーパントを構成しており一方より低い原子量の燐がＮ型接合グレイディングＳ／Ｄドーパントを構成している典型的な場合には、Ｎ型接合グレイディングＳ／Ｄドーパントの注入エネルギは通常２０−１００ｋｅＶであり、典型的には１００ｋｅＶである。代替的に、Ｎ型接合グレイディングドーパントは、Ｎ型主要Ｓ／Ｄドーパントと同じ元素、従って同じ原子量のものから構成することが可能である。その場合には、Ｎ型接合グレイディングドーパントは、Ｎ型主要Ｓ／Ｄドーパントよりも適切に一層高い注入エネルギにおいて注入される。
【０８７６】
又上述した如く、ＰチャンネルＩＧＦＥＴ用のＰ型接合グレイディング注入が、同様に、ホトレジストマスク９７２が所定位置にある間にＰ型主要Ｓ／Ｄ注入と関連して該更なるスパイクアニール前に実施される。Ｐ型接合グレイディングＳ／Ｄドーパントが、高いドーズ量で、ホトレジスト９７２における開口を介して、表面誘電体層９６４の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）非対称的ＩＧＦＥＴ１０２のＰ＋下部ソース部分２８０Ｌ及びＰ＋下部ドレイン部分２８２Ｌ、（ｂ）延長型ドレインＩＧＦＥＴ１０６のＰ＋下部ソース部分３６０Ｌ及びＰ＋中間ドレイン部分９１２、（ｃ）対称的ＰチャンネルＩＧＦＥＴ１０８のＰ＋下部Ｓ／Ｄ部分４８０Ｌ及び４８２Ｌ、及び（ｄ）各その他の例示した対称的ＰチャンネルＩＧＦＥＴに対する一対のほぼ同一のＰ＋下部Ｓ／Ｄ部分（不図示）、を画定する。
【０８７７】
Ｎ型主要及び接合グレイディングＳ／Ｄドーパントの場合におけるように、Ｐ型主要及び接合グレイディングＳ／Ｄドーパントの両方は、上部半導体表面に沿って実質的に同じ物質、即ち表面誘電体層９６４、を介して通過する。所要のＰ型主要及び接合グレイディングドーパント分布を達成するために、Ｐ型主要及び接合グレイディングＳ／Ｄ注入用の注入エネルギは、Ｐ型グレイディングＳ／Ｄ注入がＰ型主要Ｓ／Ｄ注入よりも一層大きな注入レンジを有するように、選択される。その結果、Ｐ型接合グレイディングＳ／ＤドーパントはＰ型主要Ｓ／Ｄドーパントよりも一層大きな平均深さへ注入される。Ｐ型接合グレイディングＳ／Ｄドーパントは、Ｐ型主要Ｓ／Ｄドーパントよりも適切に一層低いドーズ量で注入される。
【０８７８】
上述したドーズ量でＰ型主要Ｓ／Ｄドーパントを注入するために、Ｐ型接合グレイディングＳ／Ｄドーパントの一層低いドーズ量は、通常１×１０１３−１×１０１４イオン数／ｃｍ２であり、典型的には４×１０１３イオン数／ｃｍ２である。Ｐ型主要Ｓ／Ｄドーパントの場合のように、Ｐ型接合グレイディングＳ／Ｄドーパントは、通常、元素形態におけるボロンから構成されている。その注入エネルギは、通常１０−３０ｋｅＶであり、典型的には１５−２０ｋｅＶである。
【０８７９】
Ｐ．マルチプライ（Multiply）注入型ソース延長部を具備する非対称的ＩＧＦＥＴ
Ｐ１．マルチプライ注入型ソース延長部を具備する非対称的ＮチャンネルＩＧＦＥＴの構成
図３８は、図１１のＣＩＧＦＥＴ構成体の変形例のＮチャンネル部分を示している。図３８のＮチャンネル半導体構成体は、対称的低電圧低リーク高ＶＴＮチャンネルＩＧＦＥＴ１０８、対称的低電圧低ＶＴＮチャンネルＩＧＦＥＴ１１２、及び非対称的高電圧ＮチャンネルＩＧＦＥＴ１００の変形例１００Ｗ、を包含している。以下に説明する場合を除いて、非対称的高電圧ＮチャンネルＩＧＦＥＴ１００Ｗは図１１−１におけるＩＧＦＥＴ１００と実質的に同じに構成されている。
【０８８０】
Ｎ型ソース２４０の代わりに、非対称的ＩＧＦＥＴ１００Ｗは、非常に高度にドープした主要部分９８０Ｍ及び一層軽度にドープした横方向延長部９８０Ｅから構成されているＮ型ソース９８０を有している。Ｎ＋＋主要ソース部分９８０Ｍよりも一層軽度にドープされているが、横方向ソース延長部９８０Ｅは未だに高度にドープされている。ソース９８０に対する外部電気的コンタクトが主要ソース部分９８０Ｍを介して形成されている。Ｎ＋横方向ソース延長部９８０Ｅ及びＮ＋横方向ドレイン延長部２４２Ｅが上部半導体表面に沿ってチャンネルゾーン２４４を終端させている。ゲート電極２６２が横方向ソース延長部９８０Ｅの一部にわたり延在しているが、通常は、Ｎ＋＋主要ソース部分９８０Ｍのいずれの部分にわたって延在するものではない。
【０８８１】
ドレイン延長部２４２Ｅは、どのようにして非対称的ＩＧＦＥＴ１００のドレイン延長部２４２Ｅがそのソース延長部２４０Ｅよりも一層軽度にドープされているかということと同様に、ソース延長部９８０Ｅよりも一層軽度にドープされている。しかしながら、ＩＧＦＥＴ１００とは異なり、ソース延長部９８０Ｅは、少なくとも２つの別々の注入操作でＮ型半導体ドーパントをイオン注入することによって画定される。ソース延長部注入は、通常、ソース延長部９８０Ｅを画定する全Ｎ型半導体ドーパントの濃度がソース９８０内の少なくとも２つの夫々対応する表面下濃度最大に局所的に到達するような条件の下で実施される。このことは、ソース延長部９８０Ｅにおける垂直ドーパント分布が所望の態様で構成されることを可能とさせる。
【０８８２】
ＩＧＦＥＴ１００Ｗにおいてソース延長部９８０Ｅを画定しる表面下濃度最大の各々は、通常、ソース９８０内の異なる表面下位置において発生する。より詳細には、これらの表面下最大濃度位置の各々は、通常、ソース延長部９８０Ｅ内に少なくとも部分的に存在している。これらの最大濃度位置の各々は、通常、ソース延長部９８０Ｅを横断して完全に延在している。特に、主要ソース部分９８０Ｍの深さｙＳＭより小さい平均深さｙにおける一つのこの様な最大濃度位置は、通常、ハローポケット部分２５０から少なくともソース部分９８０Ｍへ延在している。主要ソース部分９８０Ｍの深さｙＳＭよりも一層大きな平均深さｙにおける別のこの様な最大濃度位置は、ハローポケット位置２５０からソース部分９８０Ｍ下側をフィールド絶縁領域１３８へ延在している。ソース延長部９８０Ｅを画定する場合にＮ型半導体ドーパントが通常イオン注入される態様に起因して、ソース延長部９８０Ｅに対する最大濃度位置の一つ又はそれ以上は、通常、主要ソース部分９８０Ｍ内に延在する。
【０８８３】
ＩＧＦＥＴ１００Ｗの主要ソース部分９８０Ｍ及び主要ドレイン部分２４２Ｍは、ＩＧＦＥＴ１００の主要ソース部分２４０Ｍ及び主要ドレイン部分２４２Ｍと同じ態様でＮ型主要Ｓ／Ｄドーパントのイオン注入によって画定される。従って、ＩＧＦＥＴ１００Ｗの主要ソース部分９８０Ｍを画定するＮ型ドーパントの濃度は、ソース９８０、特に主要ソース部分９８０Ｍ、における別の表面下濃度最大に局所的に到達する。従って、ソース９８０を画定するドーパントの濃度は、ソース９８０における全部で少なくとも３つの表面下濃度最大に局所的に到達し、その内の１つは主要ソース部分９８０Ｍ内であり且つ少なくとも他の２つはソース延長部９８０Ｅ内であり、その場合に、ソース延長部９８０Ｅ内の該２つ又はそれ以上の最大濃度位置の内の少なくとも１つは通常主要ソース部分９８０Ｍ内に延在する。換言すると、主要ソース部分９８０Ｍは、ソース９８０、特に主要ソース部分９８０Ｍ、における全Ｎ型ドーパントの濃度における少なくとも一つの表面下最大に付随するドーパント分布によって画定され、一方、ソース延長部９８０Ｅはソース９８０、特にソース延長部９８０Ｅ、における全Ｎ型ドーパントの濃度における少なくとも２つの他の表面下最大に付随するドーパント分布によって画定される。
【０８８４】
ソース延長部９８０Ｅを画定する場合に使用するイオン注入操作の内の一つが、通常、ドレイン延長部２４２Ｅを画定する場合に使用される。ＩＧＦＥＴ１００Ｗの主要ソース部分９８０Ｍ及び主要ドレイン部分２４２Ｍを画定する場合に使用される主要Ｓ／Ｄイオン注入操作が、通常、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅがその主要ドレイン部分２４２Ｍよりも一層深くに延在するのと同じ態様でＩＧＦＥＴ１００Ｗのドレイン延長部２４２Ｅがその主要ドレイン部分２４２Ｍよりも一層深くに延在するように、実施される。ＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅは、通常、主要ソース部分９８０Ｍよりも一層深くに延在する。
【０８８５】
ソース延長部９８０Ｅを画定する場合に使用されるイオン注入操作の内の少なくとも一つはドレイン延長部２４２Ｅを画定する場合に使用されることは無い。従って、ＩＧＦＥＴ１００Ｗは、その横方向延長部９８０Ｅ及び２４２Ｅに関して非対称的である。更に、Ｐハローポケット部分２５０はソース延長部９８０Ｅに沿ってチャンネルゾーン２４内へ延在している。このことは、チャンネルゾーン２４４をソース９８０及びドレイン２４２に関して非対称的とさせており、ＩＧＦＥＴ１００Ｗに更なる非対称性を与えている。
【０８８６】
ＩＧＦＥＴ１００Ｗのソース９８０は、非対称的グレイデッド接合高電圧ＮチャンネルＩＧＦＥＴ１００Ｖのソース２４０に対して同様の構成のものである。ＩＧＦＥＴ１００Ｖのソース２４０を画定する個々のＮ型半導体ドーパントの濃度は、図３５ａに示したように、そのソース２４０において３つの表面下濃度最大に局所的に到達する。これら３つの表面下濃度最大は、夫々、主要ソース部分２４０Ｍと、ソース延長部２４０Ｅと、及び垂直ソース・ボディ接合グレイディングを与える下部ソース部分２４０Ｌとを画定している。ソース９８０を介しての垂直線２７４Ｍに沿っての個別的なドーパント分布は、典型的に、図３５ａに示した如く、ＩＧＦＥＴ１００Ｖのソース２４０を介しての線２７４Ｍに沿っての個別的なドーパント分布に類似している。同様に、ソース９８０を介しての線２７４Ｍに沿っての全ドーパント分布及び正味ドーパント分布は、夫々、典型的に、図３５ｂ及び３５ｃに夫々図示されているように、ＩＧＦＥＴ１００Ｖのソース２４０を介しての線２７４Ｍに沿っての全ドーパント分布及び正味ドーパント分布に類似している。
【０８８７】
グレイデッド接合ＩＧＦＥＴ１００Ｖのソース延長部２４０Ｅ及び下部ソース部分２４０Ｌの結合はＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅに類似している。一つの顕著な相違は、ＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅを画定するＮ型半導体ドーパントの最大濃度の表面下位置の各々は、通常、ＩＧＦＥＴ１００Ｖの下部ソース部分２４０Ｌを画定するＮ型半導体ドーパントの最大濃度の表面下位置よりも、ドレイン２４２へ向けて更に横方向に延在している、ことである。このことは、以下に説明するように、ＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅを画定するＮ型イオン注入を実施する場合に使用されるドーパントブロッキング手順から発生する。別の差異は、ソース延長部９８０における最も深い表面下濃度最大の位置におけるＮ型ドーパント濃度は、ＩＧＦＥＴ１００Ｖにおける下部ソース部分２４０Ｌを画定する表面下濃度最大の位置におけるＮ型ドーパント濃度よりも一層大きい場合がある、ということである。
【０８８８】
図３８におけるＮチャンネル構成体は、ＩＧＦＥＴ１００ＷのディープＮウエル領域２１０とＩＧＦＥＴ１０８のＮ型主要ウエル領域１３８との間で且つフィールド絶縁領域１３８の下側に位置されている分離用の中程度にドープされているＮ型ウエル領域９８２を包含している。Ｎウエル９８２は、ＩＧＦＥＴ１００Ｗ及び１０８を互いに電気的に分離させることを助ける。Ｎウエル９８２は、ＮチャンネルＩＧＦＥＴ１００Ｗが別のＮチャンネルＩＧＦＥＴに隣接していない実施例において削除することが可能である。
【０８８９】
図３８のＮチャンネル構成体を包含している一層大きな半導体構成体は、一般的に、上述したその他のＩＧＦＥＴの内の何れかを包含することが可能である。更に、該一層大きな半導体構成体は、そのＰ型ソースが、導電型を逆にして、Ｎ型ソース９８０と同じに構成されている非対称的高電圧ＰチャンネルＩＧＦＥＴの変形例を包含する場合がある。
【０８９０】
非対称的ＩＧＦＥＴ１００Ｗのソース９８０におけるドーピング特性の更なる理解は、図３９ａ，３９ｂ，３９ｃ（集約的に「図３９」）及び図４０ａ，４０ｂ，４０ｃ（集約的に「図４０」）の助けを借りて容易化される。図３９及び４０は、ソース延長部９８０Ｅが、Ｎ型浅いＳ／Ｄ延長部ドーパント及びＮ型ディープＳ／Ｄ延長部ドーパントで実施される２つの別々の半導体ドーパントイオン注入操作によって画定される典型的な例を表している。Ｎ型浅いＳ／Ｄ延長部注入は図４１ａ−４１ｆに関連して以下に説明するように、ホトレジストマスク９５０で実施されるので、ホトレジスト９５０を使用するＰ型Ｓ／Ｄハロー注入は、ＩＧＦＥＴ１００ＷのＰハローポケット部分２５０を画定するために使用される。主要ソース部分９８０Ｍを介しての垂直線２７４Ｍに沿っての深さｙの関数としての例示的なドーパント濃度が図３９に提示されている。図４０はソース延長部９８０Ｅを介しての垂直線２７４Ｅに沿っての深さｙの関数としての例示的なドーパント濃度を提示している。
【０８９１】
図３９ａ及び４０ａは、夫々ＩＧＦＥＴ１００に対する図１４ａ及び１５ａに類似しており、且つＩＧＦＥＴ１００Ｗの領域１３６，２１０，９８０Ｍ，９８０Ｅ，２５０，２５４を垂直方向に画定し、従って夫々主要ソース部分９８０Ｍ、ソース延長部９８０Ｅ、及び空のウエルボディ物質部分２５４の下側に存在する物質における垂直ドーパント分布を確立する、個別的な半導体ドーパントの垂直線２７４Ｍ及び２７４Ｅに沿っての濃度ＮＩを特に示している。図３９ａ及び４０ａにおける曲線９８０ＥＳ’及び９８０ＥＤ’は、夫々、Ｎ型浅い及びディープＳ／Ｄ延長部ドーパントの濃度ＮＩ（ここでは垂直のみ）を表しいている。図１４ａにおける曲線２４０Ｍ’に類似して、図３９ａ内の曲線９８０Ｍ’は主要ソース部分９８０Ｍを形成するために使用されるＮ型主要Ｓ／Ｄドーパントの濃度ＮＩ（ここでは垂直のみ）を表している。図３９ａ及び４０ａにおけるその他の曲線は図１４ａ及び１５ａにおけるものと同じ意味を有している。線２７４Ｍに沿ってのソース９８０におけるＰ型Ｓ／Ｄハロードーパントの濃度ＮＩを表す曲線２５０’は、紙面の都合上図３９ａ内には符号を示していないが、曲線９８０Ｍ’の完全に下側に位置しており且つ特に曲線２５０’の符号が付けられている類似した図１４ａを調べることにより、容易に識別することが可能である。
【０８９２】
ＩＧＦＥＴ１００用の図１４ｂ及び１５ｂに夫々類似して、図３９ｂ及び４０ｂは、ＩＧＦＥＴ１００Ｗの垂直線２７４Ｍ及び２７４Ｅに沿って領域１３６，２１０，９８０Ｍ，９８０Ｅ，２５０，２５４における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴを種々に図示している。図３９ｂ及び４０ｂにおける曲線９８０Ｍ”及び９８０Ｅ”は、夫々、主要ソース部分９８０Ｍ及びソース延長部９８０Ｅに対応している。図３９ｂにおける品目９８０”はソース９８０に対応しており且つ曲線セグメント９８０Ｍ”及び９８０Ｅ”の結合を表している。図３９ｂ及び４０ｂにおけるその他の曲線及び曲線セグメントは、図１４ｂ及び１５ｂにおけるものと同じ意味を有している。
【０８９３】
ＩＧＦＥＴ１００に対する図１４ｃ及び１５ｃに夫々類似している図３９ｃ及び４０ｃは、ＩＧＦＥＴ１００Ｗに対する垂直線２７４Ｍ及び２７４Ｅに沿っての正味ドーパント濃度ＮＮを提示している。主要ソース部分９８０Ｍ及びソース延長部９８０Ｅにおける正味Ｎ型ドーパントの濃度ＮＮは、夫々、図３９ｃ及び４０ｃにおける曲線セグメント９８０Ｍ＊及び９８０Ｅ＊によって表されている。図３９ｃにおける品目９８０＊はソース９８０に対応しており且つ曲線セグメント９８０Ｍ＊及び９８０Ｅ＊の結合を表している。図３９ｃ及び４０ｃにおけるその他の曲線は、図１４ｃ及び１５ｃにおけるものと同じ意味を有している。
【０８９４】
Ｎ型浅い及びディープＳ／Ｄ延長部ドーパントのイオン注入は、通常、それらをして、夫々の異なる平均深さｙＳＥＰＫＳ及びｙＳＥＰＫＤにおける表面下位置に沿ってそれらの夫々の最大濃度に到達させる。図４０ａにおける曲線９８０ＥＳ’上の小円は、ソース延長部９８０ＥにおけるＮ型浅いＳ／Ｄ延長部ドーパントの濃度ＮＩの最大値の深さｙＳＥＰＫＳを表している。図４０ａにおける曲線９８０ＥＤ’上の小円は、同様に、ソース延長部９８０ＥにおけるＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩの最大値の深さｙＳＥＰＫＤを表している。
【０８９５】
ソース延長部９８０ＥにおけるディープＮウエルドーパントの濃度ＮＩは、延長部９８０Ｅの最大深さｙＳＥ以下の任意の深さｙにおける延長部９８０ＥにおけるいずれかのＮ型Ｓ／Ｄ延長部ドーパントの濃度Ｎｉと比較して、無視可能である。図４０ｂにおける曲線９８０Ｅ”によって表されるように、ソース延長部９８０Ｅにおける全Ｎ型ドーパントの濃度ＮＴは、事実上、Ｎ型浅い及びディープＳ／Ｄ延長部ドーパントの濃度ＮＩの和に等しい。Ｎ型浅い及びディープＳ／Ｄ延長部ドーパントの濃度ＮＩは夫々平均深さｙＳＥＰＫＳ及びｙＳＥＰＫＤにおいて最大濃度に到達するので、ソース延長部９８０Ｅにおける全Ｎ型ドーパントの濃度ＮＴは、実質的に、深さｙＳＥＰＫＳ及びｙＳＥＰＫＤにおける一対の局所的濃度最大に到達する。正味濃度ＮＮがソース・ボディ接合２４６においてゼロとなる場合には、この二重最大状態は、実質的に、ソース延長部９８０Ｅ内の正味濃度ＮＮを表している曲線９８０Ｅ＊によって図４０ｃにおいて実質的に反映されている。
【０８９６】
曲線９８０ＥＳ’及び９８０ＥＤ’が図３９ａ内に表われており、且つ夫々の最大表面下濃度に到達する。深さｙＳＥＰＫＳ及びｙＤＥＰＫＤは図３９ａにおいては特に表示されていないが、図３９ａにおける曲線９８０ＥＳ’及び９８０ＥＤ’の存在は、Ｎ型浅い及びディープＳ／Ｄ延長部ドーパントの濃度ＮＩにおける最大の表面下位置が主要ソース部分９８０Ｍ内に延在している、ことを示している。図３９ａにおける曲線９８０Ｍ’はＮ型主要Ｓ／Ｄドーパントの濃度ＮＩを表している。図３９ａが示すように、曲線９８０Ｍ’は或る表面下位置において最大濃度に到達する。その結果、Ｎ型浅いＳ／Ｄ延長部ドーパント、Ｎ型ディープＳ／Ｄ延長部ドーパント、及びＮ型主要Ｓ／Ｄドーパントは全て主要ソース部分９８０Ｍ内に存在しており且つ主要ソース部分９８０Ｍにおける夫々の最大濃度に到達する。
【０８９７】
図３９及び４０によって表されるＩＧＦＥＴ１００Ｗの例において、主要ソース部分９８０ＭにおけるＮ型浅いＳ／Ｄ延長部ドーパントの濃度ＮＩは、任意の深さｙにおけるソース部分９８０Ｍにおける主要Ｓ／Ｄドーパントの濃度ＮＩと比較して、無視可能である。しかしながら、主要ソース部分９８０ＭにおけるＮ型ディープＳ／Ｄ延長部ドーパントの濃度ＮＩは、十分に大きな深さｙに対してのソース部分９８０Ｍにおける主要Ｓ／Ｄドーパントの濃度ＮＩを超える。図３９ｂに示した如く、主要ソース部分９８０Ｍにおける全Ｎ型ドーパントの濃度ＮＴを表す曲線９８０”の変化は、２つのＮ型Ｓ／Ｄ延長部ドーパントの内の一層深いものの最大濃度を反映しているに過ぎない。正味濃度ＮＮがソース・ボディ接合２４６においてゼロとなる場合に、この変化は、主要ソース部分９８０Ｍにおける正味濃度ＮＮを表す曲線９８０＊によって図３９ｃにおいて実質的に反映されている。
【０８９８】
主要ソース部分９８０Ｍにおける各Ｎ型Ｓ／Ｄ延長部ドーパントの濃度ＮＩは、ＩＧＦＥＴ１００Ｗのその他の例における任意の深さｙにおけるソース部分９８０Ｍにおける主要Ｓ／Ｄドーパントの濃度ＮＩと比較して、無視可能である場合がある。その場合には、主要ソース部分９８０Ｍにおける全Ｎ型ドーパントの濃度ＮＴは、任意の深さｙにおけるＮ型主要Ｓ／Ｄドーパントの濃度ＮＩに実質的に等しい。
【０８９９】
ＩＧＦＥＴ１００Ｗのドレイン延長部２４２Ｅにおけるドーパント分布は、ＩＧＦＥＴ１００Ｗ及びＮチャンネルＩＧＦＥＴ１０８及び１１２を包含するその他のＮチャンネルＩＧＦＥＴの性能を最適化させるために行った妥協に起因して、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅにおけるドーパント分布とは幾分異なる場合がある。このことはさておき、ＩＧＦＥＴ１００Ｗの主要ドレイン部分２４２Ｍを介して線２７８Ｍに沿っての、個別的ドーパント分布、全ドーパント分布、及び正味ドーパント分布は、図１８ａ，１８ｂ，１８ｃに夫々図示されているように、ＩＧＦＥＴ１００の主要ドレイン部分２４２Ｍを介しての線２７８Ｍに沿っての、個別的ドーパント分布、全ドーパント分布、及び正味ドーパント分布に夫々典型的に類似している。ＩＧＦＥＴ１００Ｗのドレイン延長部２４２Ｅを介しての線２７８Ｅに沿っての、個別的ドレイン分布、全ドーパント分布、及び正味ドーパント分布は、同様に、夫々図１７ａ，１７ｂ，１７ｃに夫々図示されているように、ＩＧＦＥＴ１００のドレイン延長部２４２Ｅを介しての線２７８Ｅに沿っての、個別的ドーパント分布、全ドーパント分布、及び正味ドーパント分布に夫々典型的に類似している。
【０９００】
ＩＧＦＥＴ１００Ｖと１００Ｗとの間の上述した差異に注意すると、非対称的ＮチャンネルＩＧＦＥＴ１００Ｕ及び１００Ｖのいずれかは、非常に高度にドープしたＮ型主要部分と、一層軽度にドープしているが尚且つ高度にドープしたＮ型ソース延長部とを包含するために、ソース９８０と同じに構成されたＮ型ソースでソース２４０が置換されている変形例に設けることが可能であり、該Ｎ型ソース延長部は、該ソース延長部を画定する全Ｎ型半導体ドーパントの濃度が、通常、ソース９８０におけるのとほぼ同じ態様で該ソースにおける少なくとも２つの夫々対応する表面下濃度最大に局所的に到達するように、即ち，（ａ）該ソース延長部を画定する表面下濃度最大の各々が、通常、該ソース内の異なる表面下位置において発生し、且つ（ｂ）これらの表面下最大濃度位置の各々が、通常、該ソース延長部内に少なくとも部分的に存在し且つ、通常、該ソース延長部を横断して完全に横方向に延在する、ように、少なくとも２つの別々の注入操作でＮ型半導体ドーパントをイオン注入することによって画定される。
【０９０１】
Ｐ２．マルチプライ注入型ソース延長部を具備する非対称的ＮチャンネルＩＧＦＥＴの製造
図４１ａ―４１ｆ（集約的に「図４１」）は、プリカーサーゲート電極２６２Ｐ，４６２Ｐ，５３８Ｐが夫々ＮチャンネルＩＧＦＥＴ１００Ｗ，１０８，１１２のために画定されている図３３ｌの段階で開始する図３８のＮチャンネル半導体構成体を製造するための半導体プロセスの一部を例示している。図４１ａはこの点における構成体を図示している。図４１ａの段階までのＩＧＦＥＴ１００Ｗの製造は、図３３ｌの段階までのＩＧＦＥＴ１００の製造と同じである。
【０９０２】
図３３の製造プロセスにおいて使用されるホトレジストマスク９５２が、図４１ｂに示した如くに、誘電体層９４６及び９４８上に形成される。ホトレジスト９５２は、今は、ＩＧＦＥＴ１００Ｗ及び１１２に対する島状部１４０及び１５２上方に開口を有している。Ｎ型ディープＳ／Ｄ延長部ドーパントが、高いドーズ量で、ホトレジスト９５２における開口を介して、表面誘電体９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内へイオン注入されて、（ａ）ＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅに対するＮ＋ディープ部分的プリカーサー９８０ＥＤＰ、（ｂ）ＩＧＦＥＴ１００Ｗのドレイン延長部２４２Ｅに対するＮ＋プリカーサー２４２ＥＰ、及び（ｃ）ＩＧＦＥＴ１１２の夫々のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅに対するＮ＋プリカーサー５２０ＥＰ及び５２２ＥＰ、を画定する。
【０９０３】
Ｎ型ディープＳ／Ｄ延長部注入は、傾斜角度αが約７°に等しい多少傾斜した態様で、又は傾斜角度αが少なくとも１５°で、通常は２０°−４５°である角度付き注入を構成するような著しく傾斜させた態様で、実施することが可能である。角度付き注入の場合には、ＩＧＦＥＴ１００Ｗのディープ部分的プリカーサーソース延長部９８０ＥＤＰ及びプリカーサードレイン延長部２４２ＥＰが、そのプリカーサーゲート電極２６２Ｐの下側を著しく横方向に延在する。ＩＧＦＥＴ１１２のプリカーサーＳ／Ｄ延長部５２０ＥＰ及び５２２ＥＰは、同様に、そのプリカーサーゲート電極５３８Ｐの下側を著しく横方向に延在する。Ｎ型ディープＳ／Ｄ延長部注入は、典型的に、図３３のプロセスに関連して上述した如くに実施されるが、その場合に、ＩＧＦＥＴ１００Ｗ及び１１２の特性を最適化させるために、注入ドーズ量、注入エネルギ、及び、角度付き注入の場合には、傾斜角度αを修正することとなる。
【０９０４】
ホトレジストマスク９５２は、Ｎ型ディープＳ／Ｄ延長部ドーパントがＩＧＦＥＴ１０８用に意図されているモノシリコン内に入ることを実質的にブロック即ち阻止する。従って、Ｎ型ディープＳ／Ｄ延長部ドーパントは、ＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅ用に意図されているモノシリコン部分内に入ることが実質的に阻止される。ホトレジスト９５２を除去する。
【０９０５】
図３３の製造プロセスにおいても使用されるホトレジストマスク９５０が、図４１ｃに示した如く、誘電体層９４６及び９４８上に形成される。ホトレジスト９５０は、今は、ＩＧＦＥＴ１００Ｗのソース延長部２４０Ｅに対する位置の上方及びＩＧＦＥＴ１０８に対する島状部１４８の上方に開口を有している。Ｎ型浅いＳ／Ｄ延長部ドーパントが、高いドーズ量で、ホトレジスト９５０における開口を介して、表面誘電体９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅに対するＮ＋浅い部分的プリカーサー９８０ＥＳＰ、及び（ｂ）ＩＧＦＥＴ１０８の夫々のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅに対するＮ＋プリカーサー４４０ＥＰ及び４４２ＥＰ、を画定する。
【０９０６】
Ｎ型浅いＳ／Ｄ延長部注入は、典型的に、図３３のプロセスに関連して上述した如くに実施されるが、その場合に、ＩＧＦＥＴ１００Ｗ及び１０８の特性を最適化させるために注入ドーズ量及び注入エネルギを修正する。傾斜角度αは、通常、Ｎ型浅いＳ／Ｄ延長部注入期間中に約７°に等しい。Ｎ型浅いＳ／Ｄ延長部ドーパントは、典型的に、砒素であるが、燐とすることが可能である。
【０９０７】
ホトレジストマスク９５０は、Ｎ型浅いＳ／Ｄ延長部ドーパントが，（ａ）ＩＧＦＥＴ１００Ｗのプリカーサードレイン延長部２４２ＥＰ、及び（ｂ）ＩＧＦＥＴ１１２用に意図されているモノシリコン、内に入ることを実質的にブロックする。それにより、Ｎ型浅いＳ／Ｄ延長部ドーパントは、（ａ）ＩＧＦＥＴ１００Ｗのドレイン延長部２４２Ｅに意図されているモノシリコン部分、及び（ｂ）ＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ用に意図されているモノシリコン部分、に入ることが実質的に阻止される。
【０９０８】
Ｎ型浅いＳ／Ｄ延長部注入は、Ｎ型ディープＳ／Ｄ延長部注入よりも異なる条件において選択的に実施される。これら２つのＮ型Ｓ／Ｄ延長部注入用の条件は、通常、これら２つの注入の平均深さｙＳＥＰＫＳ及びｙＳＥＰＫＤが異なるように選択される。特に、深さｙＳＥＰＫＤは深さｙＳＥＰＫＳを超える。Ｎ型浅いＳ／Ｄ延長部注入は、通常、Ｎ型ディープＳ／Ｄ延長部注入とは異なる、典型的には一層大きな、ドーズ量で実施される。従って、以下の３つの組のプリカーサーＳ／Ｄ延長部、即ち、（ａ）Ｎ型Ｓ／Ｄ延長部ドーパントの両方を受取るプリカーサーソース延長部９８０ＥＰ、（ｂ）Ｎ型ディープＳ／Ｄ延長部ドーパントのみを受取るプリカーサードレイン延長部２４２ＥＰ及びプリカーサーＳ／Ｄ延長部５２０ＥＰ及び５２２ＥＰ、及び（ｃ）Ｎ型浅いＳ／Ｄ延長部ドーパントのみを受取るプリカーサーＳ／Ｄ延長部４４０ＥＰ及び４４２ＥＰ、の特性、例えば垂直ドーパント分布、は全て選択的に相互に異なっている。
【０９０９】
ホトレジストマスク９５０が未だに所定位置にある間に、Ｐ型Ｓ／Ｄハロードーパントを、中程度のドーズ量で、ホトレジスト９５０における開口を介して、表面誘電体層９４８の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入させて、（ａ）ＩＧＦＥＴ１００Ｗのソース側ハローポケット部分２５０に対するＰプリカーサー２５０Ｐ，及び（ｂ）ＩＧＦＥＴ１０８の夫々のハローポケット部分４５０及び４５２に対するＰプリカーサー４５０Ｐ及び４５２Ｐ、を画定する。図４１ｄを参照のこと。Ｐ型Ｓ／Ｄハロー注入は、典型的に、図３３のプロセスに関連して上述した如き態様で著しく角度を付けて実施される。ホトレジスト９５０を除去する。
【０９１０】
ホトレジストマスク９５０で実施される操作は、ホトレジストマスク９５２と共に実施されるＮ型ディープＳ／Ｄ延長部注入の前に実施することが可能である。いずれの場合においても、ＩＧＦＥＴ製造の残部は、図３３のプロセスに関連して上述した如くに実施される。図４１ｅは、誘電体ゲート側壁スペーサ２６４，２６６，４６４，４６６，５４０，５４２が形成される場合の図３３ｗの段階において本構成体がどのように表われるかを示している。この点において、プリカーサー空の主要ウエル領域１８０Ｐ及び１９２Ｐは、通常、上部半導体表面に到達している。前に図４１に表われた分離（孤立）したＰ−エピタキシャル層部分１３６Ｐ５及び１３６Ｐ７はゼロに収縮しており、図４１の残部には表われることはない。
【０９１１】
図４１ｆは、図３３のプロセスにおいて、図３３ｘの段階において実施したＮ型主要Ｓ／Ｄ注入を示している。ＩＧＦＥＴ１００Ｗ，１０８，１１２用の島状部１４０，１４８，１５２の上方に開口を有するホトレジストマスク９７０が誘電体層９６２及び９６４上に形成される。ＩＧＦＥＴ１００Ｗ，１０８，１１２のみが図４１ｆ内に表われているのでホトレジスト９７０は図４１ｆ内には表われていないが、Ｎ型主要Ｓ／Ｄドーパントが、非常に高いドーズ量で、ホトレジスト９７０における開口を介して、表面誘電体層９６４の露出セクションを介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１００ＷのＮ＋＋主要ソース部分９８０Ｍ及びＮ＋＋主要ドレイン部分２４２Ｍ、（ｂ）ＩＧＦＥＴ１０８のＮ＋＋主要Ｓ／Ｄ部分４４０Ｍ及び４４２Ｍ、及び（ｃ）ＩＧＦＥＴ１１２のＮ＋＋主要Ｓ／Ｄ部分５２０Ｍ及び５２２Ｍ、を画定する。
【０９１２】
図３３ｘの段階におけるように、Ｎ型主要Ｓ／ＤドーパントはＩＧＦＥＴ１００Ｗ，１０８，１１２用のプリカーサーゲート電極２６２Ｐ，４６２Ｐ，５３８Ｐへ入り、それにより、プリカーサー電極２６２Ｐ，４６２Ｐ，５２８Ｐを、夫々、Ｎ＋＋ゲート電極２６２，４６２，５３８へ変換させる。Ｎ型主要Ｓ／Ｄ注入は、図３３のプロセスに関連して上に説明した態様及び条件で実施される。ホトレジスト９７０を除去する。
【０９１３】
Ｎ型Ｓ／Ｄ注入直後に実施される初期的スパイクアニールの後に、ＩＧＦＥＴ１００Ｗの主要Ｓ／Ｄ部分９８０Ｍ外側のプリカーサー領域９８０ＥＰＳ及び９８０ＥＰＤの部分は、実質的に、Ｎ＋ソース延長部９８０Ｅを構成する。主要ソース部分９８０Ｍ外側のプリカーサーハローポケット部分２５０Ｐの部分は、実質的に、ＩＧＦＥＴ１００ＷのＰソース側ハローポケット部分２５０を構成する。最終的なＮチャンネル半導体構成体が図３８に示されるように表れる。
【０９１４】
プリカーサーＳ／Ｄ延長部の以下の３つの組の特性は、上述した如く、全て選択的に相互に異なるものであったが、該３つの組とは、（ａ）Ｎ型Ｓ／Ｄ延長部ドーパントの両方を受け取るプリカーサーソース延長部９８０ＥＰ、（ｂ）Ｎ型ディープＳ／Ｄ延長部ドーパントのみを受け取るプリカーサードレイン延長部２４２ＥＰ及びプリカーサーＳ／Ｄ延長部５２０ＥＰ及び５２２ＥＰ、及び（ｃ）Ｎ型浅いＳ／Ｄ延長部ドーパントのみを受け取るプリカーサーＳ／Ｄ延長部４４０ＥＰ及び４４２ＥＰ、である。従って、以下の３つの組の最終的Ｓ／Ｄ延長部の特性は全て選択的に互いに異なるものであり、該３つの組とは、（ａ）ＩＧＦＥＴ１００Ｗのソース延長部９８０Ｅ、（ｂ）ＩＧＦＥＴ１００Ｗのドレイン延長部２４２Ｅ及びＩＧＦＥＴ１１２のＳ／Ｄ延長部５２０Ｅ及び５２２Ｅ，及び（ｃ）ＩＧＦＥＴ１０８のＳ／Ｄ延長部４４０Ｅ及び４４２Ｅ、である。従って、図４１の製造手順は、３つの異なる特性のＮ型Ｓ／Ｄ延長部が２つのＮ型Ｓ／Ｄ延長部ドーピング操作のみによって画定されることを可能としている。更に、一つのＩＧＦＥＴ、即ちＩＧＦＥＴ１００Ｗ、が２つの異なる特性のＳ／Ｄ延長部、即ちソース延長部９８０Ｅ及びドレイン延長部２４２Ｅ、を有しており、従って該ＩＧＦＥＴは異なるＳ／Ｄ延長部特性のために非対称的装置である。
【０９１５】
図４１の製造手順を使用する半導体製造プロセスの一つの実現例においては、図３３ｐのＮ型浅いソース延長部注入が、基本的に、図３３ｍのＮ型浅いＳ／Ｄ延長部注入と合体されており、且つ図３３ｑの関連するＰ型ソースハロー注入は、基本的に、図３３ｎのＰ型Ｓ／Ｄハロー注入に合体されている。非対称的ＮチャンネルＩＧＦＥＴ１００Ｗは、それにより、非対称的ＮチャンネルＩＧＦＥＴ１００を置換している。この処理実行の正味の結果は、主に、図３３ｍ−３３ｑの５つのＳ／Ｄ延長部及びハローポケットイオン注入ステップに対して図４１ｂ−４１ｄの３つのＳ／Ｄ延長部及びハローポケットイオン注入ステップを置換させることである。ＩＧＦＥＴ１００と比較してＩＧＦＥＴ１００Ｗの特性を調整する場合に幾分柔軟性が少ないことの引き換えに、この処理実行は、図３３の製造プロセスよりも、一つ分より少ないホトレジストマスキングステップ及び２つ分より少ないイオン注入操作を使用する。
【０９１６】
図４１の製造手順を使用する半導体製造プロセスの別の実行は、図３３ｐのＮ型浅いソース延長部注入及び図３３ｑの関連するＰ型ソースハロー注入を維持する。非対称的ＮチャンネルＩＧＦＥＴ１００及び１００Ｗの両方がこのその他のプロセス実行において使用可能である。
【０９１７】
半導体製造プロセスが、そのＰ型ソース２８０が導電型を逆にしてＮ型ソース９８０と同じ態様で構成される非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２の変形例を与えるべき場合には、このプロセス修正は、図３３のプロセスにおける図３３ｒ−３３ｖの５つのＳ／Ｄ延長部及びハローポケットイオン注入ステップを、導電型を逆にして図４１ｂ−４１ｄのものに類似した３つのＳ／Ｄ延長部及びハローポケットイオン注入ステップで置換することによって実現することが可能である。図３３ｕのＰ型浅いソース延長部注入は、基本的に、図３３ｒのＰ型浅いＳ／Ｄ延長部注入に合体され、且つ図３３ｖの関連するＮ型ソースハロー注入は、基本的に、図３３ｓのＮ型Ｓ／Ｄハロー注入に合体される。従って、ＩＧＦＥＴ１０２の変形例はＩＧＦＥＴを置換させる。その結果得られるプロセス実現例は、非対照的ＩＧＦＥＴ調整における幾分減少された柔軟性と引き換えに、図３３の製造プロセスよりも、２つ少ないホトレジストマスキングステップ及び４つ少ないイオン注入操作を使用する。
【０９１８】
図４１の製造手順及び図４１の製造手順のＰチャンネルバージョンを使用する半導体製造プロセスの更なる実現例は、図３３ｐのＮ型浅いソース延長部注入及び図３３ｑの関連するＰ型ソースハロー注入を維持する。非対称的ＮチャンネルＩＧＦＥＴ１００及び１００Ｗ、非対称的ＰチャンネルＩＧＦＥＴ１０２、及びＩＧＦＥＴ１０２の対応する変形例は、該更なるプロセス実現例において使用可能である。
【０９１９】
非対称的ＮチャンネルＩＧＦＥＴ１００のその他の変形例において、ソース延長部２４０Ｅは、Ｎ型半導体ドーパントを３つ又はそれ以上の別々の注入操作でイオン注入することにより画定されるＮ型ソース延長部と置換させることが可能であり、該注入操作とは、例えば、図３３ｍ，３３ｏ，３３ｐの３つの段階と均等な注入操作で、その場合に、Ｎ型Ｓ／Ｄ延長部用のＮ型半導体ドーパントは図３３のプロセスでイオン注入される。同様の見解が非対称的ＰチャンネルＩＧＦＥＴ１０２に適用される。従って、そのソース延長部２８０Ｅは、Ｐ型半導体ドーパントを３つ又はそれ以上の別々の注入操作でイオン注入させることによって画定されるＰ型ソース延長部で置換することが可能であり、該注入操作は、例えば、図３３ｒ，３３ｔ，３３ｕの３つのステップと均等な注入操作であって、その場合に、Ｐ型Ｓ／Ｄ延長部用のＰ型半導体ドーパントがイオン注入される。ＩＧＦＥＴ１００又は１０２のこの様な変形例におけるソース延長部を画定する３つ又はそれ以上のＮ型又はＰ型ドーパントの最大濃度の深さは、通常、全て異なる。
【０９２０】
Ｑ．ソース・ボディ及びドレイン・ボディ接合下側のハイポアブラプト（Hypoabrupt）な垂直ドーパント分布
チャンネルゾーンと、一対のＳ／Ｄゾーンと、該チャンネルゾーンの上側に位置しているゲート誘電体層と、該チャンネルゾーン上方で該ゲート誘電体層の上側に位置しているゲート電極と、からなるＩＧＦＥＴを検討する。対称的な場合又は非対称的な場合があるＩＧＦＥＴを、第１導電型のボディ物質を有する半導体ボディから形成する。チャンネルゾーンは該ボディ物質の一部であり、従って第１導電型である。Ｓ／Ｄゾーンはその上部半導体表面に沿って該半導体ボディ内に位置されており、且つ該チャンネルゾーンによって横方向に分離即ち離隔されている。各Ｓ／Ｄゾーンは第１導電型とは反対の第２導電型のものであって、該ボディ物質とＰＮ接合を形成する。
【０９２１】
該ボディ物質のウエル部分が該ＩＧＦＥＴのＳ／Ｄゾーンの下側に延在する。該ウエル部分は、第１導電型の半導体ウエルドーパントによって画定され且つ該ウエルドーパントの濃度ＮＩが該Ｓ／Ｄゾーンの内の特定した一つよりも該上部半導体表面下側に１０倍を越えることの無い一層深く、好適には５倍を越えることの無い一層深く、の位置に沿って表面下最大に到達するように、該ボディ物質の上側に存在する部分及び下側に存在する部分よりも一層高度にドープされている。該測定したＳ／Ｄゾーン下側の垂直ドーパント分布は、上述した如く、該Ｓ／Ｄゾーン下側のボディ物質の部分における第１導電型の全ドーパントの濃度ＮＴが、該ウエルドーパントの最大濃度の表面下位置から該特定したＳ／Ｄゾーンへ上方へ該特定したＳ／Ｄゾーンを介して該ウエルドーパントの最大濃度の表面下位置から延在する垂直線に沿って移る場合に、少なくとも１０の係数だけ減少する場合には「ハイポアブラプト（hypoabrupt）」である。
【０９２２】
該特定したＳ／Ｄゾーン下側のボディ物質の部分における第１導電型の全ドーパントの濃度ＮＴは、好適には、該ウエルドーパントの最大濃度の位置から該垂直線に沿って該特定したＳ／Ｄゾーンへ移る場合に、好適には少なくとも２０の係数だけ、より好適には少なくとも４０の係数だけ、さらにより好適には少なくとも８０の係数だけ、減少する。更に、該特定したＳ／Ｄゾーン下側のボディ物質の部分における第１導電型の全ドーパントの濃度ＮＴは、該ウエルドーパントの最大濃度の位置から該垂直線に沿って該特定したＳ／Ｄゾーンへ移る場合に、通常、徐々に減少する。
【０９２３】
別の言い方をすれば、該ボディ物質における第１導電型の全ドーパントの濃度は、該特定したＳ／Ｄゾーンから該垂直線に沿って下方へそのＳ／Ｄゾーンよりも上部半導体表面下側に１０倍を越えること無く、好適には５倍を超えること無く、一層深いボディ物質位置へ移る場合に、少なくとも１０倍、好適には少なくとも２０倍、より好適には少なくとも４０倍、更により好適には少なくとも８０倍、増加する。この表面下ボディ物質位置は、通常、該チャンネル及びＳ／Ｄゾーンの各々のほぼ全ての下側に存在している。該ボディ物質にこのハイポアブラプトなドーパント分布を与えることによって、該ボディ物質と該特定したＳ／Ｄゾーンとの間のＰＮ接合に沿っての寄生容量は比較的低い。
【０９２４】
それらのＳ／Ｄゾーンの一つ又は両方の下側にハイポアブラプトな垂直ドーパント分布を有するＩＧＦＥＴは米国特許第７，４１９，８６３号、米国特許公開２００８／０３１１１７１７、及び２００８／０３０８８７８に記載されており、それらは全て上に引用しており且つそれら全ては引用によりここに取り込む。米国特許公開２００８／０３０８８７８は今は米国特許第７，６４２，５７４Ｂ２である。
【０９２５】
非対称的高電圧ＮチャンネルＩＧＦＥＴ１００は、ＩＧＦＥＴ１００と同じに構成した変形例１００Ｘに設けることが可能であるが、異なる点としては、Ｐ型空の主要ウエル領域１８０がＰ型空の主要ウエル領域１８０Ｘで置換されており、該領域１８０Ｘは、Ｎ型ソース２４０及びＮ型ドレイン２４２の一つ又は両方の下側のＰ型空の主要ウエル１８０Ｘの部分における垂直ドーパント分布がハイポアブラプトであるように構成されている点である。ＩＧＦＥＴ１００のＰ型空の主要ウエル１８０よりも元々単に一層深い場合があるＰ型空の主要ウエル１８０Ｘは、非対称的高電圧ＮチャンネルＩＧＦＥＴ１００Ｘ用のＰ型ボディ物質を構成している。ソース２４０又はドレイン２４２直下の垂直ドーパント分布がハイポアブラプトである場合には、ＩＧＦＥＴ１００Ｘは図１１−１及び１２におけるＩＧＦＥＴ１００と実質的に同じに現れる。従って、ＩＧＦＥＴ１００Ｘは図面中において別に示されていない。
【０９２６】
ＩＧＦＥＴ１００Ｘのソース２４０又はドレイン２４２直下のハイポアブラプトな垂直ドーパント分布の更なる理解は、図４２ａ―４２ｃ（集約的に「図４２」）、図４３ａ−４３ｃ（集約的に「図４３」）、及び図４４ａ−４４ｃ（集約的に「図４４」）の助けを借りて容易化される。図４２−４４はＩＧＦＥＴ１００Ｘに対する例示的な垂直ドーパント分布を提示している。主要ソース部分２４０Ｍ及び空のウエル主要ボディ物質部分２５４を介しての仮想的垂直線２７４Ｍに沿っての深さｙの関数としての例示的なドーパント濃度が図４２に提示されている。図４３は、チャンネルゾーン２４４及び主要ボディ物質部分２５４を介しての仮想的垂直線２７６に沿っての深さｙの関数としての例示的ドーパント濃度を提示している。主要ドレイン部分２４２Ｍ及びボディ物質部分２５４を介しての仮想的垂直線２７８Ｍに沿っての深さｙの関数としての例示的ドーパント分布が図４４に提示されている。
【０９２７】
図４２ａ，４３ａ，４４ａは、特に、領域１３６，２１０，２４０Ｍ，２４２Ｍ，２５０，２５４を垂直方向に画定し、従って、夫々、（ａ）主要ソース部分２４０Ｍ及び空のウエルボディ物質部分２５４の下側に存在する物質、（ｂ）チャンネルゾーン２４４及び主要ボディ物質部分２５４、即ちハローポケット部分２５０外側の、の下側に存在する物質、及び（ｃ）主要ドレイン部分２４２Ｍ及びホディ物質部分２５４の下側に存在する物質、内に垂直ドーパント分布を確立している個々の半導体ドーパントの仮想的垂直線２７４Ｍ、２７６，２７８Ｍに沿っての濃度ＮＩを示している。図４２ａ，４３ａ，４４ａにおける曲線１３６’、２１０’、２４０Ｍ’，２４０Ｅ’，２４２Ｍ’，２４２Ｅ’，２５０’，２５４’は、ＩＧＦＥＴ１００に対する夫々対応する図１４ａ，１６ａ，１８ａにおけるものと同じ意味を有している。
【０９２８】
垂直線１７４Ｍ，２７６，２７８Ｍに沿っての領域１３６，２１０，２４０Ｍ，２４２Ｍ，２５０，２５４における全Ｐ型及び全Ｎ型ドーパントの濃度ＮＴは図４２ｂ、４３ｂ、４４ｂに図示されている。図４２ｂ、４３ｂ、４４ｂにおける曲線セグメント１３６”、２１０”、２４０”、２４０Ｍ”，２４２”，２４２Ｅ”，２５０”，２５４”はＩＧＦＥＴ１００に対する夫々対応する図１４ｂ，１６ｂ，１８ｂにおけるものと同じ意味を有している。品目１８０Ｘ”は空のウエルボディ物質１８０Ｘに対応している。
【０９２９】
垂直線２７４Ｍ，２７６，２７８Ｍに沿っての正味ドーパント濃度ＮＮが図４２ｃ，４３ｃ，４４ｃに提示されている。図４２ｃ，４３ｃ，４４ｃにおける曲線及び曲線セグメント２１０＊，２４０＊，２４０Ｍ＊，２４２＊，２４２Ｍ＊，２４２Ｅ＊，２５０＊，２５４＊はＩＧＦＥＴ１００に対する夫々対応する図１４ｃ，１６ｃ，１８ｃにおけるものと同じ意味を有している。品目１８０Ｘ＊は空のウエルボディ物質１８０Ｘに対応している。
【０９３０】
ＩＧＦＥＴ１００Ｘの主要ソース部分２４０Ｍの深さｙＳＭは図４２の例におけるＰ空のウエルボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫの５倍よりもかなり一層小さい。ＩＧＦＥＴ１００Ｘのソース深さｙＳがその主要ソース部分深さｙＳＭと同じであるので、ＩＧＦＥＴ１００Ｘのソース深さｙＳは、ボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫの５倍よりもかなり小さい。
【０９３１】
ＩＧＦＥＴ１００Ｘのドレイン延長部２４２Ｅの深さｙＤＥは、図３３の例におけるＰ空のウエルボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫの５倍よりもかなり小さい。横方向延長部２４２Ｅが主要ドレイン部分２４２Ｍ下側に延在しており、ＩＧＦＥＴ１００Ｘのドレイン深さｙＤはそのドレイン延長部深さｙＤＥと等しい。従って、ＩＧＦＥＴ１００Ｘのドレイン深さｙＤは、ボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫの５倍よりもかなり小さい。
【０９３２】
図４２ｂを参照すると、曲線１８０Ｘ”は、ソース２４０の主要部分２４０Ｍ下側のＰ型空のウエルボディ物質１８０Ｘの部分における全Ｐ型ドーパントの濃度ＮＴは、ボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫから垂直線２７４Ｍに沿って主要ソース部分２４０Ｍへ移る場合に、ハイポアブラプト的に減少している、ことを示している。図４４ｂにおける曲線１８０Ｘ”は、同様に、ドレイン２４２下側、特にドレイン延長部２４２Ｅ下側、における空のウエルボディ物質１８０Ｘの部分における全Ｐ型ドーパントの濃度ＮＴは、ボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫから垂直線２７８Ｍに沿ってドレイン延長部２４２Ｅへ移る場合に、ハイポアブラプト的に減少している、ことを示している。これらのＮＴ濃度減少は、図４２ｂ及び４４ｂの例においては１００の係数の近傍である。更に、ボディ物質１８０Ｘにおける全Ｐ型ドーパントの濃度ＮＴは、ボディ物質１８０Ｘにおける全Ｐ型ドーパントの最大濃度の深さｙＰＷＰＫから垂直線２７４Ｍ又は２７８Ｍに沿ってソース２４０又はドレイン２４２へ移る場合に、徐々に減少している。
【０９３３】
非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２は、同様に、ＩＧＦＥＴ１０２と同じに構成した変形例１０２Ｘ（不図示）に設けることが可能であるが、異なる点としては、Ｎ型空の主要ウエル領域１８２がＮ型空の主要ウエル領域１８２Ｘで置換されており、該領域１８２Ｘは、Ｐ型ソース２８０及びＰ型ドレイン２８２の一つ又は両方の下側のＮ型空の主要ウエル１８２Ｘの部分における垂直ドーパント分布がハイポアブラプトであるように構成されている点である。非対称的高電圧ＰチャンネルＩＧＦＥＴ１０２Ｘ用のＮ型ボディ物質は、Ｎ型空の主要ウエル１８２Ｘ及びディープＮウエル領域２１０によって構成されている。ＩＧＦＥＴ１０２Ｘは、ソース２８０又はドレイン２８２直下の垂直ドーパント分布がハイポアブラプトであるとう条件下において、図１１−１におけるＩＧＦＥＴ１０２と実質的に同じに現れる。ディープＮウエル２１０がＩＧＦＥＴ１０２Ｘ用のＮ型ボディ物質の一部であるという条件下において、ＩＧＦＥＴ１００Ｘについての説明の全てが、夫々の対応する領域の導電型を逆にして、ＩＧＦＥＴ１０２Ｘに適用される。
【０９３４】
ＩＧＦＥＴ１００Ｘ又は１０２Ｘのソース２４０又は２８０下側のハイポアブラプトな垂直ドーパント分布は、ソース・ボディ接合２４６又は２８６に沿っての寄生容量を著しく減少させる。ＩＧＦＥＴ１００Ｘ又は１０２Ｘのドレイン・ボディ接合２４８又は２８８に沿っての寄生容量も同様に、ドレイン２４２又は２８２下側のハイポアブラプトな垂直ドーパント濃度分布に起因して、かなり減少される。
【０９３５】
ソース側ハローポケット部分２５０又は２９０の存在は、ＩＧＦＥＴ１００Ｘ又は１０２Ｘのソース２４０又は２８０下側の垂直ドーパント分布をして、ドレイン２４２又は２８２下側の垂直ドーパント分布よりもより少なくハイポアブラプトなものとさせる場合があり、特に、ハローポケット２５０又は２９０がソース２４０又は２８０の下側を延在するＩＧＦＥＴ１００Ｘ又は１０２Ｘの変形例においてそうである。この様な変形例において、ハローポケット部分２５０又は２９０は、ソース２４０又はドレイン２８０下側の垂直ドーパント分布がハイポアブラプトであることを止めるように非常に高度にＰ型又はＮ型にドープさせることも可能である。しかしながら、ドレイン２４２又は２８２下側の垂直ドーパント分布は、継続してハイポアブラプトである。ドレイン・ボディ接合２４８又は２８８に沿っての寄生容量は、未だにかなり減少されており、従ってこのＩＧＦＥＴ１００Ｘ又は１０２Ｘの変形例はかなり増加されたスイッチング速度を有している。
【０９３６】
対称的低電圧低リークＩＧＦＥＴ１１２及び１１４及び対称的高電圧低リークＩＧＦＥＴ１２４及び１２６はＩＧＦＥＴ１１２，１１４，１２４、１２６と夫々同じに構成されている夫々の変形例１１２Ｘ，１１４Ｘ，１２４Ｘ，１２６Ｘ（不図示）に設けることが可能であるが、異なる点としては、空の主要ウエル領域１９２，１９４，２０４，２０６が、Ｓ／Ｄゾーン５２０，５２２，５５０，５５２，７２０，７２２，７５０，７５２下側の空の主要ウエル領域１９２Ｘ，１９４Ｘ，２０４Ｘ，２０６Ｘの部分における垂直ドーパント分布がハイポアブラプトであるように構成されており同じ夫々の導電型である中程度にドープされた空の主要ウエル領域１９２Ｘ，１９４Ｘ，２０４Ｘ，２０６Ｘで夫々置換されている点である。Ｐ型空の主要ウエル１９２Ｘ及びＰ−基板領域１３６の結合がＮチャンネルＩＧＦＥＴ１１２用のＰ型ボディ物質を構成している。ＮチャンネルＩＧＦＥＴ１２４用のＰ型ボディ物質は、同様に、Ｐ型空の主要ウエル２０４Ｘ及びＰ−基板領域１３６の結合によって形成されている。Ｎ型空の主要ウエル領域１９４Ｘ及び２０６Ｘは、夫々、ＰチャンネルＩＧＦＥＴ１１４Ｘ及び１２６Ｘ用のＮ型ボディ物質を構成している。
【０９３７】
対称的ＩＧＦＥＴ１１２Ｘ，１１４Ｘ，１２４Ｘ，１２６Ｘは、Ｓ／Ｄゾーン５２０，５２２，５５０，５５２，７２２，７５０，７５２直下の垂直ドーパント分布がハイポアブラプトであるという条件下において、図１１−４及び１１−７における対称的ＩＧＦＥＴ１１２、ｌ１１４，１２４，１２６と夫々実質的に同じに表れる。各Ｓ／Ｄゾーン５２０，５２２，５５０，５５２，７２０，７２２，７５０又は７５２の横方向延長部５２０Ｅ，５２２Ｅ，５５０Ｅ，５５２Ｅ，７２０Ｅ，７２２Ｅ，７５０Ｅ，７５２Ｅは、主要Ｓ／Ｄ部分５２０Ｍ，５２２Ｍ，５５０Ｍ，５５２Ｍ，７２０Ｍ，７２２Ｍ，７５０Ｍ，７５２Ｍ下側に延在する。ＩＧＦＥＴ１００Ｘのドレイン２４２の横方向延長部２４２Ｅはその主要ドレイン部分２４２Ｍ下側を延在するので、ＩＧＦＥＴ１００Ｘのドレイン２４２下側の垂直ドーパント分布のハイポアブラプトの性質に関しての説明は、ＰチャンネルＩＧＦＥＴ１１４Ｘ及び１２６Ｘに対して夫々の対応する領域の導電型を逆にして、ＩＧＦＥＴ１１２Ｘ，１１４Ｘ，１２４Ｘ，１２６Ｘに適用される。
【０９３８】
ＩＧＦＥＴ１１２Ｘ，１１４Ｘ，１２４Ｘ，１２６ＸのＳ／Ｄゾーン５２０，５２２，５５０，５５２，７２０，７２２，７５０，７５２下側のハイポアブラプトな垂直ドーパント分布は、それらの種々のＳ／Ｄ・ボディ接合５２６，５２８，５５６，５５８，７２６，７２８，７５６，７５８に沿っての寄生容量を著しく減少させる。ＩＧＦＥＴ１１２Ｘ，１１４Ｘ，１２４Ｘ，１２６Ｘはかなり増加されたスイッチング速度を有している。
【０９３９】
ＮチャンネルＩＧＦＥＴ１００Ｘ，１１２Ｘ，１２４Ｘは、ＮチャンネルＩＧＦＥＴ１００，１１２，１２４と同じ態様で図３３の製造プロセスに従って製造されるが、異なる点としては、図３３ｅの段階におけるＰ型空の主要ウエルドーパントをイオン注入する条件は、Ｐ型空の主要ウエル領域１８０，１９２，２０４の代わりにＰ型空の主要ウエル領域１８０Ｘ，１９２Ｘ，２０４Ｘを形成するために調節されている点である。延長型ドレインＩＧＦＥＴ１０４及び１０６に対するＰ型空の主要ウエル領域１８４Ａ及び１８６Ｂは、Ｐ型空の主要ウエル１００，１１２，１２４と同じステップで形成される。Ｐ型空の主要ウエル１８０Ｘ，１９２Ｘ，２０４Ｘの特性がＩＧＦＥＴ１０４及び１０６に不適切である場合又は／及びＩＧＦＥＴ１００，１１２，１２４の内の一つ又はそれ以上が形成されるべき場合には、ホトレジストマスク９３２がＩＧＦＥＴ１００，１１２，１２４に対して有しているのと同じ構成をＩＧＦＥＴ１００Ｘ，１１２Ｘ，１２４Ｘに対しして有している別のホトレジストマスクを、ウエルドーパントのイオン注入期間中の選択した点においてスクリーン酸化物層９２４上に形成する。更なるＰ型半導体ドーパントを該別のホトレジストマスクを介してイオン注入させて、Ｐ型空の主要ウエル１８０Ｘ，１９２Ｘ，２０４Ｘを画定する。該別のホトレジストマスクを除去する。
【０９４０】
ＰチャンネルＩＧＦＥＴ１０２Ｘ，１１４Ｘ，１２６Ｘは、ＰチャンネルＩＧＦＥＴ１０２，１１４，１２６と同じ態様で図３３のプロセスに従って同様に製造されるが、異なる点としては、図３３ｄの段階におけるＮ型空の主要ウエルドーパントをイオン注入する条件が、Ｎ型空の主要ウエル領域１８２，１９４，２０６の代わりにＮ型空の主要ウエル領域１８２Ｘ，１９４Ｘ，２０６Ｘを形成するために調節されている点である。Ｎ型空の主要ウエル領域１８４Ｂ及び１８６ＡはＮ型空の主要ウエル１０２，１１４，１２６と同じステップで形成される。Ｎ型空の主要ウエル１８２Ｘ，１９４Ｘ，２０６Ｘの特性がＩＧＦＥＴ１０４及び１０６に対して不適切であるか又は／及びＩＧＦＥＴ１０２，１１４，１２６の内の一つ又はそれ以上が形成されるべき場合には、ホトレジストマスク９３０がＩＧＦＥＴ１０２，１１４，１２６に対して有しているのと同じ構成をＩＧＦＥＴ１０２Ｘ，１１４Ｘ，１２６Ｘに対して有している別のホトレジストマスクをウエルドーパントのイオン注入期間中の或る選択した点においてスクリーン酸化物層９２４上に形成する。更なるＮ型半導体ドーパントが該別のホトレジストマスクを介してイオン注入されてＮ型空の主要ウエル１８２Ｘ，１９４Ｘ，２０６Ｘを画定し、その後に、該別のホトレジストマスクを除去する。
【０９４１】
Ｒ．窒化ゲート誘電体層
Ｒ１．窒化ゲート誘電体層内の垂直窒素濃度分布
ＰチャンネルＩＧＦＥＴ１０２，１０６，１１０，１１４，１１８，１２２，１２６の製造は、通常、ボロンでＰ型に非常に高度にそれらの夫々のゲート電極３０２，３８６，５０２，５６８，６２８，７０２，７６８をドーピングすることを包含しており、尚それと同時に、それらの夫々の主要Ｓ／Ｄ部分２８０Ｍ及び２８２Ｍ，３６０Ｍ（及び３７４）、４８０Ｍ及び４８２Ｍ，５５０Ｍ及び５５２Ｍ，６１０Ｍ及び６１２Ｍ，６８０Ｍ及び６８２Ｍ，７５０Ｍ及び７５２Ｍを画定するためのＰ型主要Ｓ／Ｄドーパントとして該半導体ボディ内にそのボロンを非常に高いドーズ量でイオン注入させる。ボロンは非常に早く拡散する。何らかのボロン拡散阻止メカニズムが存在しない場合には、ゲート電極３０２，３８６，５０２，５６８，６２８，７０２，７６８におけるボロンは、夫々の下側に存在するゲート誘電体層３００，３８４，５００，５６６，６２６，７００，７６６を介して該半導体ボディ内にＰ型主要Ｓ／Ｄ注入後の昇温製造ステップ期間中に拡散する場合がある。
【０９４２】
該半導体ボディ内へのボロンの浸透は、種々のタイプのＩＧＦＥＴ損傷を発生する場合がある。スレッシュホールド電圧ＶＴはＩＧＦＥＴ動作時間と共にドリフトする場合がある。ＩＧＦＥＴにおいて発生する低周波数ノイズは、通常、「１／ｆ」ノイズとして呼称される。何故ならば、低周波数ノイズは、通常、ＩＧＦＥＴのスイッチング周波数の逆数にほぼ比例するからである。その様なボロン浸透は、ゲート・誘電体／モノシリコン境界において上部半導体表面に沿ってトラップを発生させる場合がある。これらの界面トラップは過剰な１／ｆノイズを発生させる場合がある。
【０９４３】
ＰチャンネルＩＧＦＥＴ１１０，１１４，１２２のゲート誘電体層５００，５６６，７００は、低厚さ値ｔＧｄＬのものである。その結果、ＩＧＦＥＴ１１０，１１４，１２２のゲート電極５０２，５６８，７０２は、ゲート誘電体層３００，３８４，６２６，７６６が高厚さ値ｔＧｄＨのものであるＰチャンネルＩＧＦＥＴ１０２，１０６，１１８，１２６
のゲート電極３０２，３８６，６２８，７６８よりも、下側に存在する半導体ボディに一層近い。ゲート電極３０２，３８６，５０２，５６８，６２８，７０２，７６８内のボロンが夫々の下側に存在するゲート誘電体層３００，３８４，５００，５６６，６２６，７００，７６６を介して半導体ボディ内に拡散してＩＧＦＥＴ損傷を発生させることの懸念は、ＩＧＦＥＴ１１０，１１４，１２２に対して特に臨界的である。
【０９４４】
窒素は、シリコン酸化物を介してのボロンの拡散を阻止する。そのために、窒素が例示したＩＧＦＥＴのゲート誘電体層、特にＰチャンネルＩＧＦＥＴ１０２，１０６，１１０，１１４，１１８，１２２，１２６のゲート誘電体層３００，３８４，５００，５６６，６２６，７００，７６６、内に組み込まれて、例示したＩＧＦＥＴのゲート電極内のボロンがそれらのゲート電極を介して半導体ボディ内に拡散してＩＧＦＥＴ損傷を発生させることを阻止する。
【０９４５】
半導体ボディ内の窒素の存在は、半導体ボディ内の窒素の量及び分布に依存して損傷的なものである場合がある。従って、例示したＩＧＦＥＴのゲート誘電体層、特にＰチャンネルＩＧＦＥＴ１１０，１１４，１２２の低厚さゲート誘電体層５００，５６６，７００、内への窒素の組み込みは、窒素により発生されるＩＧＦＥＴ損傷が殆ど無い蓋然性のある垂直濃度分布を有するように、制御される。窒素は、低厚さゲート誘電体層５００，５６６，７００の各々の、質量で、６−１２％、好適には９−１１％、典型的には１０％を構成している。
【０９４６】
ＰチャンネルＩＧＦＥＴ１０２，１０６，１１８，１２６の高厚さゲート誘電体層３００，３８４，６２６，７６６は、低厚さゲート誘電体層５００，５６６，７００よりも、質量で、一層低い百分率の窒素を包含している。高厚さゲート誘電体層３００，３８４，６２６，７６６における窒素の質量での百分率は、低厚さゲート誘電体層５００，５６６，７００における窒素の質量での百分率に高誘電体厚さ値ｔＧｄＨに対する低誘電体厚さ値ｔＧｄＬの１より低い比であるｔＧｄＬ／ｔＧｄＨを乗算したものとほぼ等しい。低誘電体厚さｔＧｄＬが２ｎｍであり一方高誘電体厚さｔＧｄＨが６−６．５ｎｍである典型的な場合に、低対高ゲート誘電体厚さ比ｔＧｄＬ／ｔＧｄＨは０．３０−０．３３である。従って、窒素は、典型的に、高厚さゲート誘電体層３００，３８４，６２６，７６６の各々の質量で約２−４％、典型的に約３％、を構成している。
【０９４７】
図４５は、窒素濃度ＮＮ２がどのようにして正規化したゲート誘電体深さについて変化するかを示している。正規化したゲート誘電体深さは、（ｉ）その上部表面から測定したゲート誘電体層５００，５６６又は７００などのゲート誘電体層内への実際の深さｙ’を、（ｉｉ）平均ゲート誘電体厚さｔGd、例えばゲート誘電体層５００，５６６又は７００に対する低厚さ値ｔＧｄＬ、で割り算したものである。従って、正規化したゲート誘電体深さｙ’／ｔＧｄは上部ゲート誘電体表面においての０からゲート誘電体層の下部表面においての１へ変化する。該下部ゲート誘電体表面は上部半導体表面の一部と同じである。何故ならば、該ゲート誘電体層は半導体ボディのモノシリコンに隣接しているからである。
【０９４８】
正規化したゲート誘電体高さも図４５の上部に沿って示されている。正規化したゲート誘電体高さは、（ｉ）下部ゲート誘電体表面から測定した実際の高さｙ”を、（ｉｉ）平均ゲート誘電体厚さｔＧｄで、割り算したものである。実際の深さｙ’と実際の高さｙ”との和は、平均ゲート誘電体厚さｔＧｄに等しい。従って、正規化したゲート誘電体高さｙ”／ｔＧｄは正規化したゲート誘電体深さｙ’／ｔＧｄの補元である。即ち、正規化したゲート誘電体高さｙ”／ｔＧｄは１−ｙ’／ｔＧｄに等しい。正規化したゲート誘電体深さｙ’／ｔＧｄに関して説明した任意のパラメータは、正規化したゲート誘電体高さｙ”／ｔＧｄに関して均等の態様で説明することが可能である。例えば、ｙ’／ｔＧｄの正規化したゲート誘電体深さ値が０．７において特定の値を有するパラメータは、ｙ”／ｔＧｄの正規化したゲート誘電体高さ値が０．３において同じ値を有している。
【０９４９】
ゲート誘電体層、例えばＰチャンネルＩＧＦＥＴ１１０，１１４又は１２２の低厚さゲート誘電体層５００、５６６又は７００、における垂直窒素濃度分布は、幾つかのパラメータによって特性付けられ、該パラメータの各々は特定した最大パラメータ範囲（レンジ）及び一つ又はそれ以上の好適な一層小さな副範囲（サブレンジ）に該当する。図４５は、正規化したゲート誘電体深さｙ’／ｔＧｄ又は正規化したゲート誘電体高さｙ”／ｔＧｄの関数としてのゲート誘電体層内の窒素濃度ＮＮ２の変化を表す７つの垂直分布曲線を提示している。
【０９５０】
前述したことを前提に、窒素濃度ＮＮ２は、ゲート誘電体深さｙ’が上部ゲート誘電体表面下側の平均最大窒素濃度深さ値ｙ’Ｎ２ｍａｘにある場合に、ゲート誘電体層における最大窒素濃度位置に沿って２×１０２１−６×１０２１原子数／ｃｍ３の最大値ＮＮ２ｍａｘに到達する。ゲート誘電体層内の最大窒素濃度位置における正規化した深さｙ’／ｔＧｄの値ｙ’Ｎ２ｍａｘ／ｔＧｄは、図４５の例に図示されている如く、通常０．２を超えるものではなく、好適には０．０５−０．１５であり、典型的には０．１である。低平均ゲート誘電体厚さ値ｔＧｄＬは、通常、１−３ｎｍ、好適には１．５−２．５ｎｍ、典型的には２ｎｍ、であることに注意すると、このことは、最大濃度窒素濃度深さ値ｙ’Ｎ２ｍａｘがＰチャンネルＩＧＦＥＴ１１０，１１４，１２２の低厚さゲート誘電体層５００，５６６，７００のゲート誘電体厚さｔＧｄＬに対して値２ｎｍの典型的な値において、通常０．４ｎｍ、好適には０．１−０．３ｎｍ、典型的には０．２ｎｍを越えることの無いことを意味している。
【０９５１】
最大窒素濃度ＮＮ２ｍａｘの最低値、２×１０２１原子数／ｃｍ３、においてのＮＮ２垂直分布曲線は図４５において「下部限界ＮＮ２分布」と符号を付けてあり、最も低い窒素濃度垂直分布であることを表している。最大窒素濃度ＮＮ２ｍａｘの最高値、６×１０２１原子数／ｃｍ３、におえるＮＮ２垂直分布曲線は、同様に、図４５において、「上部限界ＮＮ２分布」として符号を付けてあり、最も高い窒素濃度垂直分布であることを表している。２×１０２１−６×１０２１原子数／ｃｍ３の範囲内にある場合には、最大窒素濃度ＮＮ２ｍａｘは、好適には、少なくとも３×１０２１原子数／ｃｍ３であり、より好適には少なくとも４×１０２１原子数／ｃｍ３であり、更により好適には少なくとも４．５×１０２１原子数／ｃｍ３である。又、最大窒素濃度ＮＮ２ｍａｘは、好適には、５．５×１０２１原子数／ｃｍ３を越えるものではなく、典型的には、図４５において「典型的なＮＮ２分布」として符号を付けたＮＮ２垂直分布曲線によって表してあるように、典型的には５×１０２１原子数／ｃｍ３である。
【０９５２】
ゲート誘電体層内の質量での窒素の百分率は、最大窒素濃度ＮＮ２ｍａｘが増加するに従い、増加する。従って、図４５における下限、典型的、及び上限の窒素濃度分布は、夫々、ゲート誘電体層内の窒素のほぼ、６％最低質量百分率、１０％典型的質量百分率、最高質量百分率、に対応している。
【０９５３】
窒素濃度ＮＮ２は、正規化した深さｙ’／ｔＧｄが正規化した最大窒素濃度深さ値ｙ’Ｎ２ｍａｘ／ｔＧｄから下部ゲート誘電体表面において１へ増加するに従い、最大窒素濃度ＮＮ２ｍａｘから非常に小さい値へ減少する。より詳細には、ゲート誘電体層内の濃度ＮＮ２は、好適には、下部ゲート誘電体表面から原子の約単一層の距離において実質的にゼロであり、従って下部ゲート誘電体表面に沿って実質的にゼロである。
【０９５４】
更に、窒素濃度ＮＮ２は、深さｙ’が最大窒素濃度深さｙ’Ｎ２ｍａｘと下部ゲート誘電体表面との中間の値ｙ’Ｎ２ｌｏｗにある場合に、１×１０２０原子数／ｃｍ３の低値に到達する。従って、正規化した深さｙ’／ｔＧｄが正規化した最大窒素濃度深さｙ’Ｎ２ｍａｘ／ｔＧｄと１との間の正規化した中間の値ｙ’Ｎ２ｌｏｗ／ｔＧｄにある場合に、濃度ＮＮ２は低い値ＮＮ２ｌｏｗにある。１×１０２０原子数／ｃｍ３のＮＮ２ｌｏｗ低窒素濃度値にある正規化した中間深さ値ｙ’Ｎ２ｌｏｗ／ｔＧｄは、通常、０．９の高から０．６の低の範囲にある。この範囲にある条件下において、正規化した中間窒素濃度深さｙ’Ｎ２ｌｏｗ／ｔＧｄは、好適には、少なくとも０．６５、より好適には少なくとも０．７、更により好適には、少なくとも０．７５、にある。正規化した中間深さｙ’Ｎ２ｌｏｗ／ｔＧｄは、図４５における典型的な窒素濃度垂直分布によって表されているように、好適には０．８５、典型的には０．８、を越えるものではない。
【０９５５】
正規化した中間窒素濃度深さ値ｙ’Ｎ２ｌｏｗ／ｔＧｄは、最大窒素濃度ＮＮ２ｍａｘが増加するに従い、増加する。図４５の例において、ｙ’Ｎ２ｌｏｗ／ｔＧｄ正規化した中間窒素濃度深さ値の０．６，０．６５，０．７，０．７５，０．８，０．８５，０．９は、夫々、最大窒素濃度値ＮＮ２ｍａｘの２×１０２１、３×１０２１、４×１０２１、４．５×１０２１、５×１０２１、５．５×１０２１、６×１０２１における窒素濃度垂直分布上において発生する。窒素濃度ＮＮ２は、通常、正規化した最大窒素濃度深さｙ’Ｎ２ｍａｘ／ｔＧｄにおける最大窒素濃度値ＮＮ２から正規化した中間窒素濃度深さｙ’Ｎ２ｌｏｗ／ｔＧｄにおける低窒素濃度値ＮＮ２ｌｏｗへ移る場合に、ほぼ単調的に減少する。
【０９５６】
窒素濃度ＮＮ２は、最大窒素濃度ＮＮ２ｍａｘの深さｙ’Ｎ２ｍａｘにおけるよりも上部ゲート誘電体表面において幾分一層低い値ＮＮ２ｔｏｐにある。最大窒素値ＮＮ２ｍａｘが２×１０２１原子数／ｃｍ３乃至６×１０２１原子数／ｃｍ３の範囲にわたることに注意すると、上部表面窒素濃度値ＮＮ２ｔｏｐは１×１０２１原子数／ｃｍ３乃至５×１０２１原子数／ｃｍ３の範囲にある。この範囲にあることの条件下において、上部表面窒素濃度ＮＮ２ｔｏｐは、好適には少なくとも２×１０２１原子数／ｃｍ３、より好適には少なくとも３×１０２１原子数／ｃｍ３、更により好適には少なくとも３．５×１０２１原子数／ｃｍ３、である。上部表面窒素濃度ＮＮ２ｔｏｐは、図４５における典型的なＮＮ２によって表されているように、好適には４．５×１０２１原子数／ｃｍ３、典型的には４×１０２１原子数／ｃｍ３、を越えるものではない。図４５に示した窒素濃度垂直分布の例においては、ＮＮ２ｔｏｐ上部表面窒素濃度値の１×１０２１、２×１０２１、３×１０２１、３．５×１０２１、４×１０２１、４．５×１０２１、５×１０２１原子数／ｃｍ３は、夫々、最大窒素濃度値ＮＮ２ｍａｘの２×１０２１、３×１０２１、４×１０２１、４．５×１０２１、５×１０２１、５．５×１０２１、６×１０２１原子数／ｃｍ３において窒素濃度値分布曲線上において発生する。
【０９５７】
幾つかの要因が、図４５に図示した窒素濃度分布特性に従う特定の窒素濃度分布の選択に影響を与える。図４５における上限窒素濃度分布は、一般的に、ゲート電極内のボロンがゲート誘電体層を介して下側に存在するモノシリコン、特にＩＧＦＥＴのチャンネルゾーン、内に通過することを阻止し、且つＩＧＦＥＴ損傷を阻止する上で最も効果的である。該上限分布はゲート誘電体層内の窒素の最も高い質量百分率に対応しているので、負のバイアス温度不安定性に起因するＰチャンネルＩＧＦＥＴにおける動作時間に関しての窒素によって誘起されるスレッシュホールド電圧のドリフトの危険性が増加される。又、該上限分布は、チャンネルゾーンがゲート誘電体層と合流する上部半導体表面近くにより多くの窒素を配置させる。このことは、ゲート誘電体／チャンネルゾーンの界面において増加したトラップ密度に起因して減少した電荷移動度の危険性を増加させる。
【０９５８】
図４５における下限窒素濃度分布は、チャンネルゾーンにおける減少した電荷移動度及び窒素により誘起されるスレッシュホールド電圧のドリフトの危険性を減少させる。しかしながら、ゲート誘電体層内において付随して発生する窒素の最も低い質量百分率は、ゲート電極内のボロンがゲート誘電体層を介してチャンネルゾーン内に通過することを防止する効果性を減少させる。一つの良好な妥協は、図４５における典型的な窒素濃度分布に近い特性、例えば、典型的な窒素濃度分布の直ぐ下側の窒素濃度分布から典型的な窒素濃度分布の直ぐ上側の窒素濃度分布へ延在する好適範囲における特性、を有する垂直窒素濃度分布を選択することである。その他の考慮事項が、その特性が典型的な窒素濃度分布から更に離れるものであるが、尚且つ図４５における上限及び下限の窒素濃度分布によって画定される特性の範囲内のものである垂直窒素濃度分布の選択へ導く場合がある。
【０９５９】
ゲート誘電体層、特に、各ＰチャンネルＩＧＦＥＴ１１０，１１４又は１２２の低厚さゲート誘電体層５００，５６６又は７００、における窒素の濃度に対して、前述した垂直特性、特に、図４５における典型的な窒素濃度分布の特性に近い垂直特性、を有するように構成することによって、ＩＧＦＥＴ１１０，１１４又は１２２のスレッシュホールドＶＴはＩＧＦＥＴ動作時間に関して高度に安定である。スレッシュホールド電圧ドリフトは実質的に回避される。ＩＧＦＥＴ１１０，１１４，１２２は低周波数１／ｆノイズを発生することは実に少ない。ＩＧＦＥＴ１１０，１１４，１２２の信頼性及び性能は著しく向上されている。
【０９６０】
以下に説明するように、ゲート誘電体形成期間中におけるＰチャンネルＩＧＦＥＴ１０２，１０６，１１０，１１４，１１８，１２２，１２６のゲート誘電体層３００，３８４，５００，５６６，６２６，７００，７６６内への窒素の導入は、誘電体層３００，３８４，５００，５６６，６２６，７００，７６６の上部表面に沿って発生する。従って、各高厚さゲート誘電体層３００，３８４，６２６又は７６６は、低厚さゲート誘電体層５００，５６６又は７００とほぼ同じ垂直窒素濃度分布を有する上部部分を包含している。例えば、ＩＧＦＥＴ１０２，１０６，１１８，１２６の高厚さゲート誘電体層３００，３８４，６２６，７６６における最大窒素濃度ＮＮ２ｍａｘの深さｙ’Ｎ２ｍａｘは、通常、ＩＧＦＥＴ１１０，１１４，１２２の低厚さゲート誘電体層５００，５６６，７００における最大窒素濃度ＮＮ２ｍａｘの深さｙ’Ｎ２ｍａｘとほぼ同じである。
【０９６１】
低厚さゲート誘電体層５００，５６６又は７００とほぼ同じ垂直窒素濃度分布を有する各高厚さゲート誘電体層３００，３８４，６２６又は７６６の上部部分は、ゲート誘電体層３００，３８４，６２６又は７６６の上部表面から層３００，３８４，６２６又は７６６内への低ゲート誘電体厚さｔＧｄＬにほぼ等しい深さｙ’へ延在している。ゲート誘電体厚さｔＧｄが高厚さゲート誘電体層３００，３８４，６２６，７６６に対して高い値ｔＧｄＨであり、一方、ゲート誘電体厚さｔＧｄが低厚さゲート誘電体層５００，５６６，７００に対して低い値ｔＧｄＬであるので、窒素濃度特性は、低厚さゲート誘電体層５００，５６６又は７００における窒素濃度特性の正規化したｙ’／ｔＧｄ深さ値に低対高ゲート誘電体厚さ比ｔＧｄＬ／ｔＧｄＨを乗算したものにほぼ等しい正規化したｙ’／ｔＧｄ深さ値における高厚さゲート誘電体層３００，３８４，６２６又は７６６において発生する。
【０９６２】
前述した深さ正規化品目の一つの例は、高厚さゲート誘電体層３００，３８４，６２６又は７６６における最大窒素濃度ＮＮ２ｍａｘの正規化した深さｙ’Ｎ２ｍａｘ／ｔＧｄは、低厚さゲート誘電体層５００，５６６又は７００におけるその最大窒素濃度ＮＮ２ｍａｘの正規化した深さｙ’Ｎ２ｍａｘ／ｔＧｄに低対高ゲート誘電体厚さ比ｔＧｄＬ／ｔＧｄＨを乗算したものにほぼ等しいということである。別の例として、最大窒素濃度ＮＮ２ｍａｘの特定の値に対する高厚さゲート誘電体層３００，３８４，６２６又は７６６における１×１０２０原子数／ｃｍ３の低窒素濃度における正規化した深さｙ’Ｎ２ｌｏｗ／ｔＧｄは、低厚さゲート誘電体層５００，５６６又は７００における低窒素濃度ＮＮ２ｌｏｗの正規化した深さｙ’Ｎ２ｌｏｗ／ｔＧｄに低対高ゲート誘電体厚さ比ｔＧｄＬ／ｔＧｄＨを乗算したものにほぼ等しい。高厚さゲート誘電体層３００，３８４，６２６，７６６における前述した垂直窒素濃度分布及び増加したゲート誘電体厚さに起因して、ＩＧＦＥＴ１０２，１０６，１１８，１２６はスレッシュホールドドリフト及び１／ｆノイズを発生することは非常に少ない。それらの信頼性及び性能も同様にかなり向上されている。
【０９６３】
Ｒ２．窒化ゲート誘電体層の製造
図４６ａ−４６ｇ（集約的に「図４６」）は、ＰチャンネルＩＧＦＥＴ１１０，１１４，１２２の低厚さゲート誘電体層５００，５６６，７００が図４５に提示した特性を有する垂直窒素濃度分布を達成するように、窒化ゲート誘電体層を具備する例示したＩＧＦＥＴを提供する場合のステップを示している。説明の便宜上、図４６は対称的低電圧ＰチャンネルＩＧＦＥＴ１１４の低厚さゲート誘電体層５６６及び対称的高電圧ＰチャンネルＩＧＦＥＴ１１８の高厚さゲート誘電体層６２６に対するナイトライダイゼーション（nitridization）即ち窒化を例示しているに過ぎない。対称的低電圧ＰチャンネルＩＧＦＥＴ１１０及び１２２の低厚さゲート誘電体層５００及び７００に対する窒化は、ＩＧＦＥＴ１１４の低厚さゲート誘電体層５６６に対する窒化と同じ態様で達成され且つ実質的に同じ垂直特性を有している。ＰチャンネルＩＧＦＥＴ１０２，１０６，１２６の高厚さゲート誘電体層３００，３８４，７６６に対する窒化は、同様に、ＩＧＦＥＴ１１８の高厚さゲート誘電体層６２６に対する窒化と同じ態様で達成され、且つ実質的に同じ垂直特性を有している。
【０９６４】
図４６の窒化手順は、図３３ｉ−４及び３３ｉ−５の段階直後に存在する構成体で開始する。図４６ａは、この点において、ＰチャンネルＩＧＦＥＴ１１４及び１１８に意図されている全体的なＣＩＧＦＥＴ構成体の部分がどのように表れるかを示している。スクリーン酸化物層９２４がＩＧＦＥＴ１１４及び１１８用の島状部１５４及び１５８を被覆している。分離用の中程度にドープされいているｐウエル領域９９０が、ＩＧＦＥＴ１１４及び１１８を互いに電気的に分離させるために、フィールド絶縁体領域１３８の下側で且つプリカーサーＮ型主要ウエル領域１９４Ｐ及び１９８Ｐの間にに位置されている。Ｐウエル領域９９０は、ＩＧＦＥＴ１１４及び１１８が互いに隣接していない実施例においては、削除することが可能である。
【０９６５】
スクリーン酸化物層９２４を除去する。図４６ｂを参照すると、厚いゲート誘電体を包含する誘電体層９４２が、図３３ｊに関連して上述した態様で上部半導体表面に沿って熱成長される。厚い誘電体層９４２の一部はＰチャンネルＩＧＦＥＴ１１８の高厚さゲート誘電体層６２６に対する横方向位置にあり且つ後にその一部を構成する。厚い誘電体層９４２は、実質的にシリコン酸化物のみから構成されている。層９４２の厚さは意図したｔＧｄＨ厚さよりも多少一層小さく、通常４−８ｎｍ、好適には５−７ｎｍ、典型的には６−６．５ｎｍ、である。
【０９６６】
例示した低電圧ＩＧＦＥＴ用のモノシリコン島状部の上方に開口を有する上述したホトレジストマスク（不図示）が、厚い誘電体層９４２の上に形成される。誘電体層９４２の露出された物質が除去されて、ＰチャンネルＩＧＦＥＴ１１４に対する島状部１５４を含む例示した低電圧ＩＧＦＥＴ用の島状部を露出させる。図４６ｃを参照すると、品目９４２Ｒは、厚いゲート誘電体を包含する誘電体層９４２の残部である。例示した低電圧ＩＧＦＥＴ用のモノシリコン島状部の各々の上部表面に沿ってシリコンの薄い層（不図示）を除去した後に、該ホトレジストを除去する。
【０９６７】
図３３ｋに関連して上述したウエット酸化用熱成長操作が熱成長チャンバー内において該半導体構成体に関して実施されて、ＰチャンネルＩＧＦＥＴ１１４用の島状部１５４を含む例示した低電圧ＩＧＦＥＴ用のモノシリコン島状部の上方に上部半導体表面に沿って薄いゲート誘電体を包含する誘電体層９４４を熱成長させる。薄い誘電体層９４４の一部は、後に、ＩＧＦＥＴ１１４用の低厚さゲート誘電体層５６６を構成する。この点において、層９４４は、実質的に、シリコン酸化物のみから構成されている。図４６ｃにおける品目９９２及び９９４は、薄い誘電体層９４４の下部表面及び上部表面を夫々表している。品目９９６及び９９８は、薄い誘電体残部９４２Ｒの下部表面及び上部表面を夫々表している。
【０９６８】
上述したプラズマ窒化操作を本半導体構成体に関して実施して、窒素を薄い誘電体層９４４及び厚い誘電体残部９４２Ｒ内に導入させる。図４６ｄを参照のこと。該プラズマ窒化は、ＩＧＦＥＴの製造が完了した場合に、ＰチャンネルＩＧＦＥＴ１１４の低厚さゲート誘電体層５６６が図４５に表した特性を有する垂直窒素濃度分布を達成するような態様で行われる。特に、該プラズマ窒化は、典型的に、ＩＧＦＥＴ製造の終わりにおけるゲート誘電体層５６６内の窒素濃度が図４５に示した典型的な垂直窒素濃度分布に近いものであるように、実施される。
【０９６９】
該窒化プラズマは、通常、大部分が、不活性ガスと窒素とから構成されている。該不活性ガスは、好適には、ヘリウムである。その場合には、該ヘリウムは、通常、体積において該プラズマの８０％を越えるものを構成している。
【０９７０】
該プラズマ窒化は、圧力が５−２０ｍｔｏｒｒ、典型的には１０ｍｔｏｒｒ、において、６０−９０秒、典型的には７５秒、の間、実効プラズマパワーが２００−４００ワット、典型的には３００ワット、において、プラズマ発生チャンバー内において行われる。プラズマパルス動作周波数は、パルス動作デューテイサイクルが５−２５％、典型的には１０％、において、５−１５ｋＨｚ、典型的には１０ｋＨｚ、である。その結果発生する窒素イオンは、通常、薄い誘電体層９４４の上部表面９９４及び厚い誘電体残部９４２Ｒの上部表面９９８上にほぼ垂直に衝突する。その窒素イオンドーズ量は、１×１０１５−５×１０１５イオン数／ｃｍ２、好適には２．５×１０１５−３．５×１０１５イオン数／ｃｍ２、典型的には３×１０１５イオン数／ｃｍ２である。
【０９７１】
部分的に完成されたＣＩＧＦＥＴ構成体を該プラズマ発生チャンバーから取り出し且つ酸素中においての上述した中間ＲＴＡのために熱成長チャンバーへ転送させる。その転送操作期間中に、該窒素の幾らかは薄い誘電体層９４４の上部表面９９４から及び厚い誘電体残部９４２Ｒの上部表面９９８から、図４６ｅに表したように、アウトガス（outgas）即ちガス抜きする。そのガス抜きした窒素は、非付随窒素と呼称され、薄い誘電体層９４４及び厚い誘電体残部９４２Ｒのシリコン又は／及び酸素と顕著な結合を形成しなかった窒素原子から主に構成されている。ガス抜きの前に、その非付随でガス抜きされる窒素は、主に、上部ゲート誘電体表面９９４及び９９８に沿って、又はその近くに、位置されている。
【０９７２】
上述した如く、中間ＲＴＡは薄い誘電体層９４４の厚さを幾分増加させる。薄い誘電体層９４４の厚さは、該中間ＲＴＡの終わりにおいて、実質的に、ｔＧｄＬ低ゲート誘電体値の１−３ｎｍ、好適には１．５−２．５ｎｍ、典型的には２ｎｍ、である。主に、（ｉ）中間ＲＴＡ期間中における薄い誘電体層９４４の僅かな厚さの増加、及び（ｉｉ）転送操作期間中における誘電体層９４４の上部表面９９４からの窒素のガス抜き、に起因して、層９４４内の窒素は上部ゲート誘電体表面９９４の幾分下側の最大窒素濃度位置に沿って最大濃度に到達する。薄い誘電体層９４４における最大窒素濃度位置における正規化した深さｙ’／ｔＧｄは、ゲート誘電体厚さｔＧｄがｔＧｄＬに等しい場合に、通常０．２、好適には０．０５−０．１５、典型的には０．１、を越えるものではない。
【０９７３】
同様に上述した如く、薄い誘電体層９４４を形成する場合に使用した熱成長ステップは、厚い誘電体残部９４２Ｒの厚さを僅かに増加させる。誘電体残部９４２Ｒの厚さは、中間ＲＴＡの終わりにおいては、実質的に、ｔＧｄＨ高ゲート誘電体値の４−８ｎｍ、好適には５−７ｎｍ、典型的には６−６．５ｎｍである。厚い誘電体残部９４２Ｒ内の窒素は、主に、（ｉ）中間ＲＴＡ期間中における誘電体残部９４２Ｒの僅かな厚さの増加、及び（ｉｉ）転送期間中における上部ゲート誘電体表面９９８からの窒素のガス抜き、に起因して、誘電体残部９４２Ｒの上部表面９９８の幾分下側の最大窒素濃度位置に沿って最大濃度に到達する。
【０９７４】
厚い誘電体残部９４２Ｒ及び薄い誘電体層９４４における最大窒素濃度ＮＮ２ｍａｘの深さｙ’Ｎ２ｍａｘは、通常、ほぼ同じである。ゲート誘電体厚さｔＧｄは、厚い誘電体残部９４２Ｒに対しては高い値ｔＧｄＨであり、一方、ゲート誘電体厚さｔＧｄは、薄い誘電体層９４４に対しては低い値ｔＧｄＬであるから、厚い誘電体残部９４２Ｒの一層大きな厚さは、厚い誘電体残部９４２Ｒにおける最大窒素濃度ＮＮ２ｍａｘの正規化した深さｙ’Ｎ２ｍａｘ／ｔＧｄを、薄い誘電体層９４４における最大窒素濃度ＮＮ２ｍａｘの正規化した深さｙ’Ｎ２ｍａｘ／ｔＧｄよりも一層低いものとさせる。特に、厚い誘電体残部９４２Ｒの正規化した最大窒素濃度深さｙ’Ｎ２ｍａｘ／ｔＧｄは、薄い誘電体層９４４の正規化した最大窒素濃度深さｙ’Ｎ２ｍａｘ／ｔＧｄに低対高ゲート誘電体厚さ比ｔＧｄＬ／ｔＧｄＨを乗算したものとほぼ等しい。
【０９７５】
プラズマ窒化操作と中間ＲＴＡとの間に窒素ガス抜きが発生する条件下において、薄い誘電体層９４４及び厚い誘電体残部９４２Ｒにおける垂直窒素濃度分布の形状は、中間ＲＴＡ期間中に使用される好適には酸素である雰囲気ガスを包含する中間ＲＴＡの条件によって、及び以下のプラズマ窒化パラメータ、即ち、実効パワー、圧力、投与時間、パルス動作周波数、デューティサイクル、ドーズ量、及びガス構成要素、によって、ほぼ決定される。該実効プラズマパワー、投与時間、パルス動作周波数、及びドーズ量を種々に増加させると、薄い誘電体層９４４及び厚い誘電体残部９４２Ｒにおける窒素質量濃度を増加させる。プラズマ圧力を減少させることは、誘電体層９４４及び誘電体残部９４２Ｒ内の窒素質量濃度を増加させる。前述のプラズマ窒化及び中間ＲＴＡ条件は、薄い誘電体層９４４における所望の垂直窒素濃度分布、通常は、図４５に示した典型的な窒素濃度分布に近いもの、を達成すべく選択される。
【０９７６】
ＩＧＦＥＴ処理の残りの部分は、図３３に関連して上述した態様で行われる。図４６ｆは、プリカーサーゲート電極５６８Ｐ及び６２８Ｐが夫々ＰチャンネルＩＧＦＥＴ１１４及び１１８に対して画定される図３３ｌの段階において図４６の構成体がどのように表れるかを示している。プリカーサーゲート電極５６８Ｐ及び６２８Ｐを含むプリカーサーゲート電極によって被覆されていない薄い誘電体層９４４及び厚い誘電体層９４２Ｒの部分は除去されている。ＩＧＦＥＴ１１４のゲート誘電体層５６６は、プリカーサーゲート電極５６８Ｐの下側に存在する薄い誘電体層９４４の部分によって形成される。ＩＧＦＥＴ１１８のゲート誘電体層６２６は、同様に、プリカーサーゲート電極６２８Ｐの下側に存在する厚い誘電体残部９４２Ｒの部分によって形成される。
【０９７７】
図４６ｆにおける品目９９２Ｒは、プリカーサーゲート電極５６８Ｐの下側に存在する薄い誘電体層９４４の下部表面９９２の部分を構成している。品目９９４Ｒは、ゲート電極５６８Ｐの下側に存在する誘電体層９４４の上部表面９９４の部分を構成している。従って、品目９９２Ｒ及び９９４Ｒは、夫々、ＰチャンネルＩＧＦＥＴ１１４のゲート誘電体層５６６の下部表面及び上部表面である。品目９９６Ｒは、プリカーサーゲート電極６２８Ｐ下側に存在する厚い誘電体残部９４２Ｒの下部表面９９６の部分を構成している。品目９９８Ｒは、ゲート電極６２８Ｐの下側に存在する誘電体残部９４２Ｒの上部表面９９８の部分を構成している。従って、品目９９６Ｒ及び９９８Ｒは、夫々、ＰチャンネルＩＧＦＥＴ１１８のゲート誘電体層６２６の下部表面及び上部表面である。
【０９７８】
図４６ｇは、Ｐ型主要Ｓ／Ｄイオン注入が非常に高いドーズ量でのボロンで実施される場合の図３３ｙの段階において図４６の構成体がどのように表れるかを示している。ＰチャンネルＩＧＦＥＴ１１４及び１１８用の島状部１５４及び１５８の上方に開口を有するホトレジストマスク８７２が誘電体層９６２及び９６４上に形成される。ＩＧＦＥＴ１０４及び１１８のみが図４６ｇ内に表れているのでホトレジスト９７２は図４６ｇには表れていないが、Ｐ型主要Ｓ／Ｄドーパントが、非常に高いドーズ量で、ホトレジスト９７２における開口を介して、表面誘電体層９６４の露出部分を介して、下側に存在するモノシリコンの垂直方向に対応する部分内にイオン注入されて、（ａ）ＩＧＦＥＴ１１４のＰ＋＋主要Ｓ／Ｄ部分５５０Ｍ及び５５２Ｍ、及び（ｂ）ＩＧＦＥＴ１１８のＰ＋＋主要Ｓ／Ｄ部分６１０Ｍ及び６１２Ｍを画定する。
【０９７９】
図３３ｙの段階における如く、Ｐ型主要Ｓ／ＤドーパントのボロンもＩＧＦＥＴ１１４及び１１８用のプリカーサーゲート電極５６８Ｐ及び６２８Ｐ内に入り、それによりプリカーサー電極５６８Ｐ及び６２８Ｐを夫々Ｐ＋＋ゲート電極５６８及び６２８へ変換させる。Ｐ型主要Ｓ／Ｄ注入は、図３３のプロセスに関連して上述した態様で及び条件において実施し、その後に、ホトレジスト９７２を除去する。
【０９８０】
重要なことであるが、ＩＧＦＥＴ１１４のゲート誘電体層５６６内の窒素は、ゲート電極５６８内に注入されたボロンがゲート誘電体５６６を介して下側に存在するモノシリコン、特にＮ型チャンネルゾーン５５４、内に通過することを実質的に阻止する。ＩＧＦＥＴ１１８のゲート誘電体層６２６内の窒素及びゲート誘電体６２６の増加された厚さの組み合わせが、ゲート電極６２８内に注入されたボロンがゲート誘電体層６２６を介して下側に存在するモノシリコン、特にＮ型チャンネルゾーン６１４、内に通過することを実質的に阻止する。更に、ゲート誘電体層５６６及び６２６内への窒素の導入は、ゲート電極５６８及び６２８内へのボロンのイオン注入前に実施する。従って、ボロンは、ボロン停止用窒素がそれらに導入される前に、ゲート誘電体層５６６及び６２６を介して通過することは不可能である。
【０９８１】
上述した更なるスパイクアニール及びメタルシリサイド形成を含むその後の処理ステップが完了すると、ＰチャンネルＩＧＦＥＴ１１４の低厚さゲート誘電体層内の窒素は、図４５に提示した特性、典型的には図４５に示した典型的な垂直窒素濃度分布に近い特性、を有する垂直濃度分布を有している。同じことが、ＰチャンネルＩＧＦＥＴ１１０及び１２２の低厚さゲート誘電体層５００及び７００における窒素に対して適用される。ゲート誘電体層５００，５６６，７００下側に存在するモノシリコン、特に、夫々のＩＧＦＥＴ１１０，１１４，１２２のチャンネルゾーン４８４，５５４，６８４のモノシリコン、はほぼ窒素が存在していない。
【０９８２】
ＰチャンネルＩＧＦＥＴ１１８の高厚さゲート誘電体層６２６の上部部分内の窒素は、ＩＧＦＥＴ１１０，１１４又は１２２の低厚さゲート誘電体層５００，５６６又は７００において示した垂直窒素濃度分布に近い特性を有する垂直濃度分布を有している。ゲート誘電体層６２６の下側に存在する下部部分は殆ど窒素を含有していない。特に、下部ゲート誘電体表面９９６Ｒに沿っての窒素濃度は実質的にゼロである。同じことが、ＰチャンネルＩＧＦＥＴ１０２，１０６，１２６の高厚さゲート誘電体層３００，３８４，７６６における窒素に対して適用される。ゲート誘電体層３００，３８４，６２６，７６６下側に存在するモノシリコン、特に夫々のＩＧＦＥＴ１０２，１０６，１１８，１２６のチャンネルゾーン２８４，３６２，６１４，７５４のモノシリコン、は同様にほぼ窒素が存在していない。
【０９８３】
Ｓ．変形例
本発明を特定の実施例を参照して説明してきたが、この説明は専ら例示目的のためであって、特許請求の範囲に記載した本発明の範囲を制限するものとして解釈されるべきものでは無い。例えば、半導体ボディ内又は／及びゲート電極内のシリコンは、その他の半導体物質で置換させることが可能である。置換候補は、ゲルマニウム、シリコン・ゲルマニウム合金、及びガリウム砒素等の３ａ族−５ａ族合金、を包含している。ドープしたポリシリコンゲート電極及び上側に存在するメタルシリサイド層で形成される複合ゲート電極は、実質的に完全に耐火性金属か又は実質的に完全に、例えば仕事関数を制御するためにシリサイドゲート電極内に設けられたドーパントを具備するコバルトシリサイド、ニッケルシリサイド、又はプラチナシリサイド、等のメタルシリサイドからなるゲート電極で置換させることが可能である。
【０９８４】
ポリシリコンは、一つのタイプの非単結晶シリコン（「非モノシリコン」）である。ゲート電極は、好適には、ドープしたポリシリコンから構成するものとして上では説明してきた。代替的には、ゲート電極は、ドープした非晶質シリコン又はドープした多結晶シリコンなどの別のタイプのドープした非モノシリコンから構成することが可能である。ゲート電極が例えドープしたポリシリコンから構成されるものであっても、ゲート電極に対するプリカーサーは、非晶質シリコン又はポリシリコン以外の別のタイプの非モノシリコンとして付着させることが可能である。プリカーサーゲート電極の付着に続く昇温ステップ期間中における昇温は、ゲート電極中のシリコンをポリシリコンへ変換させる。
【０９８５】
例示したＩＧＦＥＴのゲート誘電体層は、代替的に、高い誘電定数のハフニウム酸化物等の物質で形成することが可能である。その場合には、ゲート誘電体厚さの典型的なｔＧｄＬ低及びｔＧｄＨ高値は、通常、上述した典型的なｔＧｄＬ及びｔＧｄＨ値よりも、夫々、幾分一層高いものである。
【０９８６】
Ｎ型ディープＳ／Ｄ延長部ドーパントがＮ型浅いソース延長部ドーパントと同じＮ型ドーパントである代替例においては、アニールは、オプションとして、（ｉ）Ｎ型ディープＳ／Ｄ延長部注入用の図３３ｏの段階と、（ｉｉ）Ｎ型浅いソース延長部注入用の図３３ｐの段階との間に実施することが可能であり、それによりＮ型浅いソース延長部ドーパントの注入は未だに実施されていないので、Ｎ型浅いソース延長部ドーパントを拡散させること無しにＮ型ディープＳ／Ｄ延長部ドーパントを拡散させる。このことは、非対称的ＮチャンネルＩＧＦＥＴ１００が図１５及び１７のドーパント分布を達成することを可能とさせることを容易化させる。
【０９８７】
各非対称的高電圧ＩＧＦＥＴ１００又は１０２は、（ａ）非対称的高電圧ＩＧＦＥＴ１００Ｕ又は１０２Ｕの特別に調整したポケット部分２５０Ｕ又は２９０Ｕ、（ｂ）非対称的高電圧ＩＧＦＥＴ１００Ｖ又は１０２Ｖの垂直接合グレイディング、（ｃ）非対称的高電圧ＩＧＦＥＴ１００Ｘ又は１０２Ｘのドレイン下側のハイポアブラプトな垂直ドーパント分布、及び（ｄ）ＩＧＦＥＴ１００Ｘ又は１０２Ｘのソース下側のハイポアブラプトな垂直ドーパント分布、の内のいずれか２つ又はそれ以上を有する変形例において設けることが可能である。非対称的ＮチャンネルＩＧＦＥＴ１００Ｖ及び１００Ｗの間の上述した差異に注意すると、非対称的ＮチャンネルＩＧＦＥＴ１００は、前述した４つの特徴の内の一つ又はそれ以上、及び上述したソース延長部９８０Ｅの複数個の濃度最大特性を有するように少なくとも２つの別々の注入操作でＮ型半導体ドーパントをイオン注入することによって画定される非常に高度にドープしたＮ型主要部分及び一層軽度にドープしているが尚且つ高度にドープしてあるＮ型ソース延長部を包含するためにソース９８０と同じに構成されたＮ型ソース、を有する変形例において設けることも可能である。同じことが、導電型を逆にすれば、非対称的ＰチャンネルＩＧＦＥＴ１０２に適用される。
【０９８８】
各延長型ドレインＩＧＦＥＴ１０４Ｕ又は１０６Ｕは、延長型ドレインＩＧＦＥＴ１０４Ｖ又は１０６Ｖのソース接合垂直グレイディングを有する変形例において設けることが可能である。各対称的ＩＧＦＥＴ１１２，１１４，１２４又は１２６は、対称的ＩＧＦＥＴ１１２，１１４，１２４又は１２６を包含する対称的ＩＧＦＥＴに対して上述した垂直接合グレイディング、及びＩＧＦＥＴ１１２Ｘ，１１４Ｘ，１２４Ｘ又は１２６ＸのＳ／Ｄゾーン下側のハイポアブラプトな垂直ドーパント分布、を有している変形例において設けることが可能である。より一般的には、３つの数字で開始する参照記号によって識別される各例示したＩＧＦＥＴは、その特性に適合性がある範囲に対して、同じ３つの数字で開始する参照記号によって識別される２つ又はそれ以上のその他のＩＧＦＥＴの特性を有する変形例において設けることが可能である。
【０９８９】
延長型ドレインＮチャンネルＩＧＦＥＴ１０４の変形例において、Ｐハローポケット部分３２６が、Ｐ型主要ウエル領域１８４Ａが上部半導体表面に到達する位置を完全に横断してＮ型ソース３２０から延在している。その結果、Ｐ型主要ウエル１８４Ａは、ウエル１８４Ａ内のディープＰ型濃度最大の表面下位置から垂直線３３０等の選択した垂直位置に沿って、ウエル１８４Ａを介して上部半導体表面へ上方へ移る場合に、主要ウエル１８４Ａ内のＰ型半導体ドーパントの濃度が少なくとも１０の係数だけ減少するというＰ型空のウエル条件を充足することを止める場合がある。その場合に、Ｐ型主要ウエル１８４Ａは、充填したＰ型ウエル領域となり、その場合に、ウエル１８４Ａ内のＰ型ドーパントの濃度は、ウエル１８４Ａ内のディープＰ型濃度最大の表面下位置から任意の垂直位置に沿ってウエル１８４Ａを介して上部半導体表面へ移る場合に、１０の係数未満だけ増加又は減少する。
【０９９０】
延長型ドレインＰチャンネルＩＧＦＥＴ１０６の変形例におけるＮハローポケット部分３６６は、同様に、Ｐ型ソース３６０からＮ型主要ウエル領域１８４Ａが上部半導体表面に到達する位置を完全に横断して延在している。従って、Ｎ型主要ウエル１８６Ａは、ウエル１８６Ａ内の該ディープＮ型濃度最大の表面下位置から垂直線３７０などの選択した垂直位置に沿って、ウエル１８６Ａを介して、上部半導体表面へ上方に移る場合に、主要ウエル１８６Ａ内のＮ型半導体ドーパントの濃度が少なくとも１０の係数だけ減少するというＮ型空のウエル条件を充足することを止める場合がある。そうである場合には、Ｎ型主要ウエル１８６Ａは充填したＮ型ウエルとなり、その場合に、ウエル１８６Ａ内のＮ型ドーパントの濃度は、ウエル１８６Ａ内のディープＮ型濃度最大の表面下位置から任意の垂直位置に沿ってウエル１８６Ａを介して上部半導体表面へ移る場合に、１０の係数未満だけ増加又は減少する。
【０９９１】
延長型ドレインＩＧＦＥＴ１０４又は１０６の別の変形例において、ブレークダウン電圧ＶＢＤが丁度その最大値ＶＢＤｍａｘにおいて飽和するように、最小ウエル対ウエル間隔ＬＷＷは充分に大きく選択される。その際に、ＩＧＦＥＴ１０４又は１０６のモノシリコン内の電界のピーク値は上部半導体表面において又はその非常に近くにおいて発生するが、ＩＧＦＥＴ１０４のドレイン１８４Ｂ又はＩＧＦＥＴ１０６のドレイン部分１８６Ｂの空のウエルの特性は、未だに、ＩＧＦＥＴ１０４又は１０６のモノシリコン内の電界のピーク値を減少させる。この延長型ドレインＩＧＦＥＴ１０４又は１０６の変形例は、ＩＧＦＥＴ１０４又は１０６の増加された信頼性及び寿命に近い増加された信頼性及び寿命と共に、ブレークダウン電圧の最大達成可能値ＶＢＤｍａｘを有している。
【０９９２】
ＮチャンネルＩＧＦＥＴは、低厚さゲート誘電体層４６０，５３６又は６６０を有するＮチャンネルＩＧＦＥＴ１０８，１１２又は１２０の場合に発生するように、Ｎ型ゲート電極の代わりにＰ型ボロンドープしたポリシリコンゲート電極を有している場合がある。その場合には、ＮチャンネルＩＧＦＥＴのゲート誘電体層は、Ｐ型ボロンドープしたポリシリコンゲート電極内のボロンがゲート誘電体層を介してＮチャンネルＩＧＦＥＴのチャンネルゾーン内に通過することを阻止するための上述した窒素濃度垂直分布特性を有する窒素を設けることが可能である。従って、特許請求の範囲に記載した本発明の範囲を逸脱すること無しに当業者によって種々の修正を行うことが可能である。
【図１】
2012522361.tif 000013
【図２】
2012522361.tif 000014
【図３】
2012522361.tif 000015
【図４】
2012522361.tif 000016
【図５】
2012522361.tif 000017
【図６】
2012522361.tif 000018
【図７】
2012522361.tif 000019
【図８】
2012522361.tif 000020
【図９】
2012522361.tif 000021
【図１０】
2012522361.tif 000022
【図１１−１】
2012522361.tif 000023
【図１１−２】
2012522361.tif 000024
【図１１−３】
2012522361.tif 000025
【図１１−４】
2012522361.tif 000026
【図１１−５】
2012522361.tif 000027
【図１１−６】
2012522361.tif 000028
【図１１−７】
2012522361.tif 000029
【図１１−８】
2012522361.tif 000030
【図１１−９】
2012522361.tif 000031
【図１２】
2012522361.tif 000032
【図１３】
2012522361.tif 000033
【図１４】
2012522361.tif 000034
【図１５】
2012522361.tif 000035
【図１６】
2012522361.tif 000036
【図１７】
2012522361.tif 000037
【図１８】
2012522361.tif 000038
【図１９ａ】
2012522361.tif 000039
【図１９ｂ】
2012522361.tif 000040
【図２０】
2012522361.tif 000041
【図２１】
2012522361.tif 000042
【図２２】
2012522361.tif 000043
【図２３】
2012522361.tif 000044
【図２４】
2012522361.tif 000045
【図２５】
2012522361.tif 000046
【図２６】
2012522361.tif 000047
【図２７】
2012522361.tif 000048
【図２８】
2012522361.tif 000049
【図２９】
2012522361.tif 000050
【図３０】
2012522361.tif 000051
【図３１】
2012522361.tif 000052
【図３２】
2012522361.tif 000053
【図３３】
2012522361.tif 000054
【図３３ｄ】
2012522361.tif 000055
【図３３ｅ】
2012522361.tif 000056
【図３３ｆ】
2012522361.tif 000057
【図３３ｇ】
2012522361.tif 000058
【図３３ｈ】
2012522361.tif 000059
【図３３ｉ】
2012522361.tif 000060
【図３３ｊ】
2012522361.tif 000061
【図３３ｋ】
2012522361.tif 000062
【図３３ｌ】
2012522361.tif 000063
【図３３ｍ】
2012522361.tif 000064
【図３３ｎ】
2012522361.tif 000065
【図３３ｏ】
2012522361.tif 000066
【図３３ｐ】
2012522361.tif 000067
【図３３ｑ】
2012522361.tif 000068
【図３３ｒ】
2012522361.tif 000069
【図３３ｓ】
2012522361.tif 000070
【図３３ｔ】
2012522361.tif 000071
【図３３ｕ】
2012522361.tif 000072
【図３３ｖ】
2012522361.tif 000073
【図３３ｗ】
2012522361.tif 000074
【図３３ｘ】
2012522361.tif 000075
【図３３ｙ】
2012522361.tif 000076
【図３４−１】
2012522361.tif 000077
【図３４−２】
2012522361.tif 000078
【図３４−３】
2012522361.tif 000079
【図３５】
2012522361.tif 000080
【図３６】
2012522361.tif 000081
【図３７】
2012522361.tif 000082
【図３８】
2012522361.tif 000083
【図３９】
2012522361.tif 000084
【図４０】
2012522361.tif 000085
【図４１ａ】
2012522361.tif 000086
【図４１ｂ】
2012522361.tif 000087
【図４１ｃ】
2012522361.tif 000088
【図４１ｄ】
2012522361.tif 000089
【図４１ｅ】
2012522361.tif 000090
【図４１ｆ】
2012522361.tif 000091
【図４２】
2012522361.tif 000092
【図４３】
2012522361.tif 000093
【図４４】
2012522361.tif 000094
【図４５】
2012522361.tif 000095
【図４６ａ】
2012522361.tif 000096
【図４６ｂ】
2012522361.tif 000097
【図４６ｃ】
2012522361.tif 000098
【図４６ｄ】
2012522361.tif 000099
【図４６ｅ】
2012522361.tif 000100
【図４６ｆ】
2012522361.tif 000101
【図４６ｇ】
2012522361.tif 000102
【国際調査報告】
2012522361.tif 000103