(57)【要約】  送信器と受信器との間でのデータ通信中に過渡事象によって引き起こされる、データとタイミング基準信号との間の位相誤差を動的に補正するシステムについて記載されている。本システムは、動作中に、過渡事象に対する１つ以上の位相オフセット値をオフセットテーブルに格納する。構成要素である位相オフセット値は、過渡事象によって引き起こされる位相誤差に関連付けられている。本システムは、その過渡事象の次の発生を検出すると、１つ以上の位相オフセット値に基づいて、データとタイミング基準信号との間の位相関係を調節する。【選択図】  図１
2012514393.tif 000002
【特許請求の範囲】
【請求項１】
送信器と受信器との間でのデータ通信中に一事象によって引き起こされる、データとタイミング基準信号との間の過渡位相誤差を動的に補正する方法であって、
前記事象に対する１つ以上の位相オフセット値をオフセットテーブルに格納するステップであって、前記１つ以上の位相オフセット値は、前記事象によって引き起こされる位相誤差に関連付けられている、ステップと、
前記事象の次の発生を検出するステップと、
前記１つ以上の位相オフセット値に基づいて、前記データと前記タイミング基準信号との間の位相関係を調節するステップと、
を含む方法。
【請求項２】
前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップは、前記事象の継続時間に基づく速度で前記オフセットテーブルから前記１つ以上の位相オフセット値を出力するステップを含む、請求項１に記載の方法。
【請求項３】
前記事象の複数回の発生の間に、前記オフセットテーブルにおいて前記１つ以上の位相オフセット値のトレーニングを行うステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記事象の複数回の発生の間に前記１つ以上の位相オフセット値のトレーニングを行う前記ステップは、
位相オフセット値の時系列を表現するために、前記オフセットテーブル内の位相値の配列を初期化するステップと、
繰り返し、
前記事象の発生中に前記データと前記タイミング基準信号との間の位相誤差値の系列を測定するステップであって、各位相誤差値は、前記データと前記タイミング基準信号との間の早い／遅い関係を示すバイナリ値である、ステップと、
位相誤差値の前記系列を用いて、前記オフセットテーブル内の前記位相値配列を更新するステップと、
前記事象の次の発生に同期して、前記更新された位相値配列を前記オフセットテーブルから出力することにより、前記事象によって引き起こされる前記位相誤差を補償するステップと、を行うステップと、
を含む、請求項３に記載の方法。
【請求項５】
前記データと前記タイミング基準信号との間の位相誤差値の前記系列を測定する前記ステップは、バイナリ位相検出器を用いて、前記データと前記タイミング基準信号との間の位相関係を比較するステップを含む、請求項４に記載の方法。
【請求項６】
前記データと前記タイミング基準信号との間の位相誤差値の前記系列を測定する前記ステップは、クロック遷移の１つ分または複数分の間隔で前記データと前記タイミング基準信号との間の位相差をサンプリングするステップを含む、請求項４に記載の方法。
【請求項７】
前記位相誤差の継続時間を測定し、前記継続時間のほぼ全体にわたって前記位相誤差を補正することに適応した方式で前記系列を定義するステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記１つ以上の位相オフセット値に基づいて、前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップはさらに、
前記１つ以上の位相オフセット値を、前記タイミング基準信号の位相と混合して、位相調節されたタイミング基準信号を生成するステップと、
前記位相調節されたタイミング基準信号を、前記データとともに、前記送信器から前記受信器に送信するステップと、
を含む、請求項１に記載の方法。
【請求項９】
前記１つ以上の位相オフセット値に基づいて、前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップはさらに、
前記１つ以上の位相オフセット値を、前記タイミング基準信号の位相と混合して、位相調節されたタイミング基準信号を生成するステップと、
前記データを前記位相調節されたタイミング基準信号と同期させることにより、位相調節されたデータを生成するステップと、
前記位相調節されたデータを、前記タイミング基準信号とともに、前記送信器から前記受信器に送信するステップと、
を含む、請求項１に記載の方法。
【請求項１０】
前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップは、前記オフセットテーブルと結合された制御ロジックを用いて、前記オフセットテーブルからの前記１つ以上の位相オフセット値の出力を、前記事象の発生に同期させるステップを含む、請求項１に記載の方法。
【請求項１１】
前記制御ロジックを用いて、前記出力を、前記事象の発生に同期させる前記ステップは、前記事象と互いに関係があるイベントトリガを用いて、前記制御ロジックにおける、前記事象へのカウントダウンをトリガするステップを含む、請求項１０に記載の方法。
【請求項１２】
複数のオフセットテーブルを使用するステップであって、各オフセットテーブルは、複数の事象のうちのそれぞれ異なる事象によって引き起こされる位相誤差を補償するために使用される、前記ステップをさらに含む、請求項１に記載の方法。
【請求項１３】
前記事象は、
電源投入事象、
行アクセスストローブ（ＲＡＳ）事象、および
クロック投入事象
のうちの１つである、請求項１２に記載の方法。
【請求項１４】
データ通信動作中に一事象によって引き起こされる、データとタイミング基準信号との間の位相誤差を動的に補正する装置であって、
前記装置内に実装され、前記事象に対する１つ以上の位相オフセット値を格納するように構成されたオフセットテーブルであって、前記１つ以上の位相オフセット値は、前記事象によって引き起こされる位相誤差に関連付けられている、前記オフセットテーブルと、
前記装置内に実装され、前記事象の次の発生を検出するように構成された検出メカニズムと、
前記装置内に実装され、前記１つ以上の位相オフセット値に基づいて、前記データと前記タイミング基準信号との間の位相関係を調節するように構成された制御ロジックと、
を備える装置。
【請求項１５】
前記オフセットテーブルと結合されて、前記事象の継続時間に基づく速度で前記オフセットテーブルから前記１つ以上の位相オフセット値を出力することにより、前記データと前記タイミング基準信号との間の前記位相関係を調節するように構成されたタイミング回路をさらに備える、請求項１４に記載の装置。
【請求項１６】
前記事象の発生に同期させて、前記１つ以上の位相オフセット値を用いて前記タイミング基準信号の位相を調節することにより、位相調節されたタイミング基準信号を生成するように構成された位相混合器をさらに備える、請求項１４に記載の装置。
【請求項１７】
前記受信器側にあって、前記事象の発生中にデータ信号とタイミング基準信号との間の位相誤差値の系列を測定するように構成された位相検出器であって、各位相誤差値は、前記データと前記タイミング基準信号との間の早い／遅い関係を示すバイナリ値である、前記位相検出器をさらに備える、請求項１６に記載の装置。
【請求項１８】
前記タイミング基準信号は、前記位相調節されたタイミング基準信号である、請求項１７に記載の装置。
【請求項１９】
前記位相検出器は、前記データと前記タイミング基準信号との間の前記位相関係を比較するエッジ検出器である、請求項１７に記載の装置。
【請求項２０】
前記エッジ検出器は、クロック遷移の１つ分または複数分の間隔で前記データと前記タイミング基準信号との間の位相差をサンプリングすることにより、前記データと前記タイミング基準信号との間の前記位相関係を比較する、請求項１９に記載の装置。
【請求項２１】
前記位相検出器は、前記制御ロジックと結合されており、前記制御ロジックは、位相誤差値の前記系列を用いて、前記オフセットテーブル内の前記位相オフセット値を更新する、請求項１７に記載の装置。
【請求項２２】
前記位相検出器、前記制御ロジック、前記オフセットテーブル、および前記位相混合器は、前記装置内の位相補正ループを形成する、請求項１７に記載の装置。
【請求項２３】
前記位相補正ループは、メモリ動作中に前記事象によって引き起こされる、前記データと前記タイミング基準信号との間の位相誤差を適応的に補正するように構成された、請求項２２に記載の装置。
【請求項２４】
前記オフセットテーブルはさらに、複数の事象によって引き起こされる位相誤差を補償するための複数のオフセットテーブルエントリを含む、請求項１４に記載の装置。
【請求項２５】
前記制御ロジックは、前記事象に基づいて、前記オフセットテーブルエントリからオフセットテーブルエントリを選択するように構成された、請求項２４に記載の装置。
【請求項２６】
複数のオフセットテーブルをさらに備え、各オフセットテーブルは、複数の事象のうちのそれぞれ異なる事象によって引き起こされる位相誤差を補償するために使用される、請求項１４に記載の装置。
【請求項２７】
前記制御ロジックは、前記事象に基づいて、前記複数のオフセットテーブルからオフセットテーブルを選択するように構成された、請求項２６に記載の装置。
【請求項２８】
集積回路として具体化される、請求項１４に記載の装置。
【請求項２９】
メモリ制御装置として具体化される、請求項２８に記載の装置。
【請求項３０】
メモリデバイスとして具体化される、請求項２８に記載の装置。
【請求項３１】
ソース同期装置である、請求項１４に記載の装置。
【請求項３２】
通信システムであって、
送信器と、
受信器と、
前記送信器と前記受信器との間に結合された通信チャネルと、
前記通信システム内に実装され、前記事象に対する１つ以上の位相オフセット値を格納するように構成されたオフセットテーブルであって、前記位相オフセット値は、前記事象によって引き起こされる位相誤差に関連付けられている、前記オフセットテーブルと、
前記通信システム内に実装され、前記事象の次の発生を検出するように構成された検出メカニズムと、
前記メモリシステム内に実装され、前記通信チャネルを通って前記送信器から前記受信器に送信されたデータとタイミング基準信号との間の位相関係を、前記１つ以上の位相オフセット値に基づいて調節するように構成された制御ロジックと、
を備える通信システム。
【請求項３３】
前記オフセットテーブルは、前記受信器内に実装されている、請求項３２に記載の通信システム。
【請求項３４】
前記検出メカニズムは、前記受信器内に実装されている、請求項３２に記載の通信システム。
【請求項３５】
前記制御ロジックは、前記受信器内に実装されている、請求項３２に記載の通信システム。
【請求項３６】
ソース同期メモリシステムであって、前記制御ロジックは、メモリ制御装置内に実装されている、請求項３２に記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
発明者：Jared L. Zerbe
技術分野
本実施形態は、主に、送信器と受信器との間でデータを伝達する技術に関する。具体的には、本実施形態は、過渡事象によって引き起こされる、データ信号と、関連付けられたタイミング基準信号との間の位相誤差を動的に補正する方法および装置に関する。
【背景技術】
【０００２】
背景
通信チャネルでの高速データ通信の際には、送信されるデータは、チャネルの送信器側で、タイミング基準信号と位相整列されることが多い。このタイミング基準信号は、クロック信号、ストローブ信号、または他の形式のタイミング基準信号であってよい。その後、データ信号およびタイミング基準信号の両方が、それぞれのリンクで、チャネルの受信器側に送信される。データ信号は、受信された後、タイミング基準信号を用いて復元される。このような高性能チャネルでデータ信号とタイミング基準信号との間の正しい位相関係を維持することは、多くの場合、安定した動作条件（たとえば、電圧、温度など）に依存する。しかしながら、これらの動作条件が乱されると、データ信号とタイミング基準信号との間で位相のずれが生じ、これによって、リンク性能が劣化する可能性がある。
【０００３】
このような通信リンクを用いて通信を行うシステムでは、動作条件が突然変化すると過渡事象が起こる可能性がある。このような過渡事象の、限定ではない例として、特に、動作モードの変化（たとえば、スタンバイ／電源切断モードと、アクティブ／電源投入モードとの間の変化）、行アクセスストローブ（ＲＡＳ）事象、読み取りから書き込み、または書き込みから読み取りのバスターンアラウンド、メモリ内の何らかのコアリフレッシュ動作などが挙げられる。このような動作条件の変化は、多量の電源ノイズまたは基準ノイズを引き起こす可能性があり、これは、その後、性能を制限する位相誤差および高周波ジッタにつながる可能性がある。たとえば、ＲＡＳ事象によって、ツインウェルＤＲＡＭ素子内のバルクバイアス電圧（Ｖｂｂ）に約２０％の電圧リンギングが発生する可能性があり、これは、単位間隔（ＵＩ）の約２０％の位相シフトにつながる。別の例では、電源のスイッチング（オンまたはオフ）によって引き起こされる位相誤差が、低電力システムにとって深刻な問題になる可能性がある。これは、そのようなシステムが、省電力目的で頻繁な電力モード遷移を必要とするためである。別の例では、電力モードの遷移によって、クロックバッファインバータへの給電に使用されているデジタル電源に２０％のスパイクが発生する可能性があり、これもＵＩの２０％の位相シフトにつながる可能性がある。そこで、そのような過渡位相誤差外乱の影響を軽減する技術が必要とされる。
【図面の簡単な説明】
【０００４】
【図１】データ通信システムにおいて既知の過渡事象によって引き起こされる位相誤差を動的に補償する位相誤差調節メカニズムを示すブロック図である。
【図２Ａ】受信器側のデータ検出器をデータクロック同期に用いるソース同期通信システムを示すブロック図である。
【図２Ｂ】電力過渡事象中に１５％の位相誤差外乱によって乱された時系列位相波形を示す図である。
【図３】過渡事象に関連付けられたルックアップテーブルの更新を行うプロセスを示すブロック図である。
【図４】過渡事象中のルックアップテーブルの更新と、過渡事象によって引き起こされる位相誤差の補償と、を行うプロセスを示すフローチャートである。
【図５】位相補正ループおよび送信器側ルックアップテーブルを用いて過渡事象中に位相補償を行うデータ通信システムを示すブロック図である。
【図６】位相補正ループおよびルックアップテーブルを受信器側に有するデータ通信システムを示すブロック図である。
【図７】過渡事象位相補正ループと２つのルックアップテーブルとをシステムのマスタ側に有するソース同期マスタ／スレーブデータ通信システムを示すブロック図である。
【図８】少なくとも１つのメモリ制御装置と１つ以上のメモリデバイスとを含むメモリシステムの実施形態を示すブロック図である。
【発明を実施するための形態】
【０００５】
詳細な説明
図１は、データ通信システムにおいて既知の過渡事象によって引き起こされる位相誤差を動的に補償する位相誤差調節メカニズム１００を示すブロック図である。
【０００６】
具体的には、位相誤差調節メカニズム１００は、ルックアップテーブル１０２を含み、ルックアップテーブル１０２は、高速データ通信中に発生しうる１つ以上の既知の過渡事象に関連付けられた位相誤差情報を格納している。既知の過渡事象のそれぞれは、一意性および再現性のある位相誤差パターンである決定論的要素を有する短期事象であり、一定またはほぼ一定の継続時間に関連付けられている。したがって、位相誤差調節メカニズムは、それぞれが事象の進行中の個々の時点にリンクされた１つ以上の位相調節値の系列を用いて、この再現性のある位相誤差パターンについて補正を行う。
【０００７】
位相誤差調節メカニズム１００はさらに、事象検出メカニズム１０４を含み、事象検出メカニズム１０４は、過渡事象を発生前に検出することが可能であり、それが既知の過渡事象であれば、過渡事象のタイプを判定することが可能である。事象検出メカニズム１０４は、再生メカニズム１０６と結合されており、再生メカニズム１０６は、ルックアップテーブル１０２と結合されている。事象検出メカニズム１０４は、データ通信動作中に、これから発生する過渡事象が検出された時点で再生メカニズム１０６を作動させることが可能である。再生メカニズム１０６は、作動すると、ルックアップテーブル１０２にある、検出された事象に関連付けられた１つ以上の位相調節値の系列を、検出された事象の発生に同期させて再生する。ルックアップテーブル１０２の出力は、位相調節メカニズム１０８と結合されており、位相調節メカニズム１０８はまた、タイミング基準信号１１０を受信している。位相調節メカニズム１０８は、ルックアップテーブル１０２から受信した位相調節値を用いてタイミング基準信号１１０を修正して、補正タイミング基準信号１１２を生成する。その後、補正タイミング基準信号１１２を用いて、受信データのサンプリングおよび復元を行う。これにより、過渡事象によって引き起こされる位相誤差が補償される。図１に示した実施形態の一変形形態では、位相検出器および平均化モジュールを追加して、残留位相誤差を観測し、残留位相誤差があればこれを平均化し、テーブル値をインクリメント／デクリメントして位相を前後に動かすことにより、次の事象に備えてルックアップテーブルを更新することが可能である。この位相検出器および平均化モジュール、ならびに関連付けられたデータパスについては、後で詳しく説明する。
【０００８】
図２Ａは、受信器側のデータ検出器をデータクロック同期に用いるソース同期通信システム２００を示すブロック図である。図２Ａに示すように、通信システム２００は、送信器２０２（メモリ制御装置など）、受信器２０４（メモリチップなど）、および、送信器２０２と受信器２０４との間に結合されたチャネル２０６を含む。
【０００９】
動作中、送信器２０２は、データ２０８と、関連付けられたタイミング基準信号２１０とを、入力として受信する。次に、送信器２０２は、フリップフロップ２１２を用いて、タイミング基準信号２１０とデータ２０８とを同期させる。送信器２０２はさらに、データおよびタイミング基準信号をバッファリングするために、データバッファ２１４およびクロックバッファ２１６を含む。通信システム２００は、単一のタイミング基準信号に関連付けられた単一のデータチャネルを有するように示したが、他の実施形態は、共通のタイミング基準信号または別々のタイミング基準信号に関連付けられた複数のデータチャネルを含むことが可能である。
【００１０】
チャネル２０６は、データ２０８を送信するリンク２１８と、タイミング基準信号２１０を送信するリンク２２０とを含む。リンク２１８および２２０は、ワイヤ、伝送線、またはケーブルを含むことが可能であり、チャネル２０６によってデータ２０８およびタイミング基準信号２１０に発生する遅延がほぼ同じになるように整合されている。タイミング基準信号２１０は、データ２０８とともに送信されて、データ２０８が受信器２０４で受信されてからのデータ復元のためのタイミング基準を与える。実施形態によっては、データ２０８およびタイミング基準信号２１０は、同じソース装置によって生成されるソース同期信号であることが可能である。
【００１１】
動作中、送信器２０２は、データ２０８およびクロック２１０をチャネル２０６で受信器２０４に送信する。これらの信号は、それぞれ、受信側データバッファ２２２および受信側クロックバッファ２２４で受信される。次に、受信器２０４において、データサンプリング回路２２６が、受信したタイミング基準信号２１０を用いてデータ２０８を復元する。送信器２０２または受信器２０４のいずれかで過渡事象があった場合、この過渡事象が適切に補正されないと、データとタイミング基準信号との間の位相関係に多大なスキューが発生する可能性がある。
【００１２】
いくつかの過渡事象（ＤＲＡＭにおけるＲＡＳ事象など）は、決定論的位相誤差パターンを生成する、再現性のある決定論的事象である。したがって、これらの過渡事象の始まりからの決定論的位相誤差情報を、記録してルックアップテーブルに格納することが可能である。たとえば、図２Ｂは、電力過渡事象中に１５％の位相誤差外乱によって乱された時系列位相波形を示す。図２Ｂに示した位相誤差外乱は、約５０ｎｓの継続時間を有する過渡事象を示しているが、これは、２０ｎｓ以内に最初の大きさの２５％未満にまで小さくなる。同じ過渡事象の次の発生時には、本システムは、ルックアップテーブルにある、記録された位相誤差を反転したものを、その過渡事象の再発と同期させて再生することにより、この事象によって引き起こされる位相誤差を補償する。ルックアップテーブルから適用される補償は、同じ過渡事象の複数回の発生分を蓄積したものから平均化された１つ以上の値であってよい。このようにして、後続の再発時に発生する位相誤差が補正によって低減されるにつれ、各位相テーブル位置が、あたかも決定論的誤差要素を補正するためのＰＬＬを個別に有していたかのようになる。複数の異なるタイプの過渡事象に対する位相補正値を格納するために、ルックアップテーブルは、複数のエントリを含むことが可能であり、各エントリ（たとえば、ルックアップテーブルの行または列）は、特定の過渡事象に関連付けられた、位相オフセット値の時系列を格納することに用いられる。代替として、複数のオフセットテーブルを用いることが可能であり、この場合、各オフセットテーブルは、特定の過渡事象に関連付けられた１つ以上の位相オフセット値の系列を格納するために用いられる。上述の設計原理は、受信器内でＰＬＬを使用することと矛盾しない。すなわち、本開示で与えられる位相補償技術は、受信器のＰＬＬによって行われる位相追従を補うこと（たとえば、ＰＬＬのループ帯域幅の外側にある過渡事象のジッタを補正すること）に有利に用いることが可能である。
【００１３】
複数のテーブルエントリまたは複数のテーブルを、それぞれ、別々の周波数で動作するカウンタで駆動することが可能である。具体的には、（Ｖｄｄスパイクやリンギングのような）高周波過渡事象によって引き起こされる、継続時間の短い高周波位相誤差パターンを小さくするために、高周波カウンタを用いて、対応するルックアップテーブルを素早くステップスルーすることが可能である。一方、（温度シフトやシステム電源の垂下のような）低周波過渡事象によって引き起こされる、継続時間の長い低周波位相誤差パターンは、ルックアップテーブルにある対応エントリを、低周波カウンタを用いて再生することにより、補償可能である。
【００１４】
ルックアップテーブルにあるエントリセットを再生する場合、本システムは、位相混合回路を用いて、ルックアップテーブルにある１つ以上の位相オフセット値を、ソース（ソース同期、送信器側、または受信器側のＰＬＬ）から得られるタイミング基準信号の位相と組み合わせる。さらに、本システムは、制御ロジック回路を用いて、ルックアップテーブルからのエントリの再生のタイミングを制御し、ルックアップテーブルにあるエントリを更新することが可能である。実施形態によっては、ルックアップテーブル、位相混合回路、および制御ロジック回路は、データ通信リンクの送信器側または受信器側のいずれかに存在可能である。位相オフセット値を再生するモジュールおよび位相誤差情報を生成する位相検出器は、本質的には、適応位相誤差補正を行う位相補正フィードバックループをデータ通信システム内に形成することが可能である。
【００１５】
なお、ルックアップテーブルエントリ内の値は、（たとえば、工場内の）ルックアップテーブルにハードワイヤ接続で入力することが可能である。別の実施形態では、ルックアップテーブル内の値を、オンラインまたはオフラインのプロセスの間に生成およびトレーニングすることが可能である。
【００１６】
図３は、過渡事象に関連付けられたルックアップテーブルの更新と、過渡事象によって引き起こされる位相誤差の補償と、を行うプロセスを示すブロック図である。このプロセスは、図２Ａに示した通信システム２００の文脈で用いることが可能である。以下に述べるシステムは、補正値が１つしかない場合でも再生が可能であるが、以下の説明の都合上、典型的には、いくつかのクロック周期にわたって持続する過渡事象を補償するために、いくつかの値の時系列を再生することを前提にする。
【００１７】
図３に示すように、位相検出器３０２が、データ信号３０４と、関連付けられたタイミング基準信号３０６との間で位相を比較して、位相誤差情報３０８を生成する。特に、位相誤差情報３０８は、特定の過渡事象（たとえば、電源投入事象）が発生している間に生成される。実施形態によっては、位相検出器３０２は、バイナリ位相検出器であり、データ信号とタイミング基準信号との間の「早い／遅い」バイナリ位相関係情報を出力する。たとえば、位相検出器３０２は、エッジ検出器であってよく、エッジ検出器は、９０°位相シフトにより、タイミング基準信号３０６のエッジを、データ信号３０４のデータ遷移と整列させ、タイミング基準信号のエッジ位置と、データ遷移の位置とを比較する。実施形態によっては、クロックエッジごとに（たとえば、ＤＤＲクロッキングの場合は立ち上がりエッジと立ち下がりエッジの両方で）位相比較を行い、位相誤差の出力は、対応する単位間隔（ＵＩ）を空けて行う。位相比較は、Ｎクロックエッジごとに行うことが可能である（Ｎ＞１）。低周波事象（たとえば、温度ドリフト）の場合は、Ｎの値を大きくすることにより、これらの事象に関して格納すべき位相誤差値の数を減らすことが可能である。
【００１８】
位相誤差情報３０８は、制御ロジック３１０によって受信される。制御ロジック３１０は、ルックアップテーブル３１２と結合されている。ルックアップテーブル３１２は、１つ以上のエントリ（たとえば、ルックアップテーブル３１２の複数行）を含むことが可能であり、各エントリ３１４（すなわち、ルックアップテーブル３１２の各行）は、特定タイプの過渡事象に関連付けられている。各エントリ３１４は、過渡事象の継続時間に対応する、位相オフセット値の時系列を収容する。代替として、単一ルックアップテーブル３１２の代わりに複数のオフセットテーブル３１３を用いることが可能であり、この場合、各オフセットテーブルには、複数の過渡事象のうちの特定の過渡事象に関連付けられた位相オフセット値の時間ベースの系列を格納する。たとえば、複数のオフセットテーブル３１３のうちのテーブル３１５に、ＲＡＳ事象に関する位相オフセット値を格納し、テーブル３１７に、電源投入事象に関する位相オフセット値を格納する（別のテーブルには、また別の事象に関する位相オフセット値を格納する）。
【００１９】
制御ロジック３１０はさらに、誤差事象制御３１１を受信する。誤差事象制御３１１は、監視されている過渡事象のタイプについての情報を収容する。したがって、制御ロジック３１０は、位相誤差情報３０８を受信すると、ルックアップテーブル３１２にある、対応する事象エントリ３１４の値を更新する。位相誤差情報３０８が、バイナリ位相検出器で生成されたバイナリ値を含む場合、制御ロジック３１０は、そのバイナリ位相情報に基づいて、エントリ３１４内の値のセットを個々にインクリメントまたはデクリメントすることにより、値を更新することが可能である。複数のオフセットテーブル３１３を使用する場合、制御ロジック３１０は、その複数のテーブルの中の個々のテーブルを識別および選択して、関連付けられたテーブル値を更新することが可能である。
【００２０】
ルックアップテーブル３１２を、複数のエントリを収容するように示したが、実施形態によっては、ルックアップテーブル３１２は、エントリを１つだけ収容する場合もある。この、ルックアップテーブル３１２の単一エントリは、１つの特定タイプの過渡事象に対する位相オフセット値を格納することが可能である。さらに、この単一エントリは、オフセット値を１つだけ格納することが可能である（これは、単一レジスタ、単一キャパシタなどによって実装可能である）。
【００２１】
さらに、制御ロジック３１０は、同時に、格納されている位相オフセット値を過渡事象の発生中に再生するように、ルックアップテーブル３１２を駆動するように構成可能である。過渡事象によって引き起こされる位相誤差を正しく補償するために、理想的には、位相オフセット値の再生を、過渡事象の発生と時間整列させる。したがって、ルックアップテーブルに「記録する」動作、およびルックアップテーブルから「再生する」動作は、明瞭に異なる時点に行われるように構成可能である。あるいは、これらの動作は、「待ち行列に入れた」テーブルを更新しながら、同時に行うことが可能である。一実施形態では、制御ロジック３１０は、任意の現在のテーブルエントリに対するオフセット「デルタ」値を計算し、当該過渡事象の減衰の数ミリ秒後にテーブルエントリを更新するように、構成可能である。必要であれば、誤差事象制御３１１は、過渡事象に関連付けられた整列制御を含むことも可能であり、制御ロジック３１０は、整列制御を用いて、再生を過渡事象の開始に同期させることが可能である。
【００２２】
再生速度は、補償対象の事象の速度に基づいて決定可能である。たとえば、高周波事象の補償は、系列のすべてのデータビット（またはすべてのクロック遷移）についての補償を再生することによって行うことが可能であり、低周波事象の補償は、連続するＮ個のデータビットのセットについての最良平均補償を再生することによって行うことが可能である。速度が異なる複数のカウンタを用いることにより、本システムがルックアップテーブルエントリをステップスルーする速度を制御することが可能である。
【００２３】
実施形態によっては、ルックアップテーブル中の明瞭に異なる複数のエントリによって生成される、位相の「ステップ」関数を、位相調節回路３２４内の回路で線形化することにより、ルックアップテーブル３１２にある任意の２つの明瞭に異なる設定の間を直結する位相ランプを与えることが可能である。
【００２４】
図３に示すように、位相調節回路３２４は、ルックアップテーブル３１２から位相オフセット値３２２を受信し、さらに、クロック源３２８からクロック信号３２６を受信する。次に位相調節回路３２４は、位相オフセット値３２２を用いてクロック信号３２６を（たとえば、位相混合器を介して）調節することにより、関連付けられた過渡事象によって引き起こされる位相ジッタを補償し、位相調節されたタイミング基準信号３３０を出力する。その後、位相調節されたタイミング基準信号３３０を用いて、受信データ信号３０４のサンプリングおよび復元を行う。位相調節回路３２４はまた、位相オフセット値３２２を用いて、データ信号３０４の位相を、クロック信号３２６に対して調節することも可能である。
【００２５】
位相検出器３０２および制御ロジック３１０は、データ通信チャネルの同じ側、または互いに反対側に実装可能である。これらを互いに反対側に配置した場合は、位相誤差情報３０８、または位相誤差情報３０８を純化または平均化したものを、チャネルの反対側での使用のために、データリンクを介してチャネルの端から端まで伝達することが可能である。
【００２６】
位相調節されたタイミング基準信号３３０を位相検出器３０２のタイミング基準信号入力に結合することにより、図３に示したルックアップテーブル更新プロセスを「ループモード」で使用することが可能である。たとえば、位相調節回路３２４と位相検出器３０２との間に結合された（破線で示した）リターンパス３３２を、位相データを戻すことに用いることが可能である。位相検出器３０２は、リターンパス３３２からの位相調節されたタイミング基準信号３３０と、データ信号３０４とを受信した後、更新された位相誤差情報３０８を生成して、ルックアップテーブル３１２のエントリ（たとえば、エントリ３１４）の値を更新する。このループモードを用いてルックアップテーブルを実行時に（すなわち、実際のデータ通信中に）更新することにより、位相補正を並行して実施することが可能である。この位相補正は、実際のデータ通信中に実施することが可能であり、これを用いて、過渡事象が発生するたびに、その後にルックアップテーブルを更新することが可能である。ループモードは、位相誤差の大きさや周期性の予測や補償が困難な（電源のリンギングのような）決定論的事象に、特に有用となる場合がある。実施形態によっては、リターンパス３３２は使用しない。
【００２７】
ルックアップテーブル３１２のトレーニングは、オフラインプロセスを通して可能である。トレーニングプロセスの開始時には、ルックアップテーブル３１２のエントリをクリアするか、あらかじめ設定された値をエントリにプリロードすることが可能である。トレーニングプロセス中に、位相検出器３０２で生成された位相誤差情報を用いて、ルックアップテーブル３１２のエントリの位相オフセット値をインクリメント／デクリメントすることが可能である。ルックアップテーブル内の位相オフセット値が安定した時点で、トレーニングプロセスを終了することが可能である。
【００２８】
他の実施形態では、図３に示したルックアップテーブル更新プロセスを、非ループモードで使用することが可能である。この場合は、位相検出器３０２を無効にしてよく、本システムは、既知の過渡事象に対して、あらかじめ設定された位相オフセット値をルックアップテーブル３１２のエントリから再生することが可能である。そのような、あらかじめ設定された値は、システム仕様に基づいてあらかじめ決定しておくか、構成シーケンスにおいて電源投入後に測定および記録することが可能である。このような実施形態では、ルックアップテーブル３１２は、実際のデータ通信中には更新されない、固定の位相オフセット値を保持する。代替として、この実施形態に必要であれば、短時間の間、または一定数の更新を反映するために、位相オフセット値をトレーニングし、その後、ループを無効にすることが可能である。
【００２９】
図４は、過渡事象中にルックアップテーブルを更新して位相誤差を補償するプロセスを示すフローチャートである。本システムは、動作時には、ルックアップテーブルのエントリ内の位相値の時系列を初期化する（ステップ４０２）。初期値は、以前の位相誤差の測定値に基づく所定値であってよい。代替として、本システムは、単に値をクリアすることによって、エントリを初期化することが可能である。ルックアップテーブルは、データ通信チャネルの送信器側または受信器側に保持することが可能である。
【００３０】
過渡事象の発生中に、本システムは、データ信号とタイミング基準信号との間の位相誤差値の系列を測定する（ステップ４０４）。過渡事象の継続時間は、過渡事象の開始時に始まり、本システムが再安定化した時点で終わる（再安定化した時点は、過渡事象によって引き起こされる位相誤差が閾値を下回った時点としてよい）。たとえば、電源投入事象が、データ信号とタイミング基準信号との間の位相関係において、複数クロック周期にわたって続く可能性のあるリンギングを引き起こす可能性がある。過渡状態が比較的短い場合（たとえば、約２０ｎｓ）、位相誤差値は、短い時間間隔で収集可能であり、たとえば、クロックエッジごとに収集可能である。一方、過渡状態が比較的長い場合（たとえば、数百ｎｓ）、位相誤差値は、より長い時間間隔で収集可能であり、たとえば、１６クロックエッジごとに１回、すなわち、より長い間隔にわたって蓄積／平均化されて収集可能である。より長い間隔にわたって収集した位相誤差を、任意に平均化して、すべてのエッジにまたがる最良の位相誤差補正値を決定することが可能である。
【００３１】
本システムは、バイナリ位相検出器を用いて位相誤差値を取得することが可能であり、各位相誤差値は、データ信号とタイミング基準信号との間の早い／遅い位相関係を示すバイナリ値である。特に、いくつかのメモリシステムの設計は、データと９０°位相がずれて送信されるタイミング信号を特徴としており、すなわち、タイミング信号のエッジを用いて、データ単位間隔の中央と予想される位置でデータラインのサンプリングを行えるように送信されるタイミング信号を特徴としている。このようなシステムでは、受信器は、（送信器においてタイミング基準信号の遷移とデータの遷移とがずれていても）エッジ検出器がエッジベースのバイナリ位相比較結果を生成できるように、遅延素子を用いてタイミング基準信号とデータ信号とをエッジ整列させることが可能である。このようにして、位相誤差値は、タイミング基準エッジとデータ遷移との間の「早い／遅い」関係を表すように生成可能である。
【００３２】
次に、位相検出器で生成された位相誤差値の系列を用いて、ルックアップテーブル内のエントリを更新する（ステップ４０６）。図３を参照して上述したように、このステップは、位相検出器とルックアップテーブルとの間に結合された制御ロジックにより、実行可能である。具体的には、制御ロジックは、エントリ内の各値を、対応するバイナリ位相誤差値を用いてインクリメント／デクリメントすることが可能である。制御ロジックは、ルックアップテーブル内のエントリのセットから、過渡事象に対応するエントリを選択することが可能である。したがって、制御ロジックは、様々な決定論的過渡事象を識別することが可能である。ルックアップテーブルは、システムの実装および補正回路の構成に応じて、位相誤差情報を格納することも、位相補正情報（すなわち、位相誤差情報を反転したもの）を直接格納することも可能である。
【００３３】
次に同じ過渡事象が発生し、並行してデータ通信が行われている間、本システムは、過渡事象と同期して、位相補正値（すなわち、位相誤差を反転したもの）の更新された時系列をルックアップテーブルから再生することにより、過渡事象によって引き起こされる位相誤差を補償することが可能である（ステップ４０８）。図３を参照して上述したように、このステップは、制御ロジックによって制御可能である。再生を同期化するために、制御ロジックは、過渡事象に関連付けられた別のタイミング信号を受信することが可能である。
【００３４】
上述のように、位相オフセット値を用いて位相誤差を補償することは、位相補正値と、データ信号とタイミング基準信号との間の既存の位相とを、それらがシステム内に既にどのような形態で存在していても、混合することを含むことが可能である。タイミング基準信号は、ソース同期であってよく、ＰＬＬ／ＤＬＬから抽出されたものであってもよい。場合によっては、この位相混合動作は、位相シフタ、位相加算器、または位相混合器のような追加回路を必要とする可能性がある。
【００３５】
図５は、位相補正ループ５０２および送信器側ルックアップテーブル５２０を用いて過渡事象中に位相補償を行うデータ通信システム５００を示すブロック図である。位相補正ループ５０２は、位相検出器５０４を受信器５０６側に含む。位相検出器５０４は、データ５０８およびクロック５１０を入力として受信する。動作中、位相検出器５０４は、データ信号とタイミング基準信号との間の位相関係を継続的に監視して、位相誤差情報５１２を生成することが可能である。必要であれば、この情報を、逆方向データリンク５１６から送信器５１４に戻す前に、受信器５０６側で平均化および蓄積することにより、逆方向データリンク５１６での通信に必要な帯域幅を最小化することが可能である。
【００３６】
位相補正ループ５０２を参照すると、位相誤差情報５１２は、逆方向データリンク５１６から送信器５１４に戻すことが可能である。位相補正ループ５０２の送信器側は、制御ロジック５１８、ルックアップテーブル５２０、カウンタバンク５２２、および位相混合器５２４を含む。上述したように、制御ロジック５１８は、位相誤差情報５１２を受信した後、ルックアップテーブル５２０のエントリの１つにある位相オフセット値を更新する。制御ロジック５１８はまた、決定論的事象によって引き起こされる位相誤差外乱を反転したものを含む位相オフセット値５２６の再生を制御する役割も担っている。
【００３７】
ルックアップテーブル５２０からの位相オフセット値５２６は、位相混合器５２４によって受信される。位相混合器５２４はさらに、ＰＬＬベースのタイミング基準信号５２８の位相と位相オフセット値５２６とを加算する位相加算器を含むことが可能である。位相混合器５２４は、位相調節されたタイミング基準信号５３０を生成する。これを用いて、入力データ５３１がクロッキングされ、位相調節されたデータ５０８が生成される。これにより、データ信号５０８とタイミング基準信号５２８との間に位相オフセットが発生する。位相補正ループ５０２を完結させるために、位相調節されたデータ５０８と正規のタイミング基準信号５２８とが、それぞれのリンク５３２および５３４で送信され、受信器５０６によって受信される。代替として、未調節のデータ信号５０８（すなわち、入力データ５３１）および位相調節されたタイミング基準信号５３０を、それぞれのリンク５３２および５３４で送信することが可能である。この場合、位相補正は、図５に示した実施形態に関連して、極性反転される（たとえば、早い→遅い、ならびに、遅い→早い）。
【００３８】
ルックアップテーブルの再生を、決定論的事象の発生と同期させるために、制御ロジック５１８はさらに、イベント（事象）トリガ５３６を受信する。制御ロジック５１８は、イベントトリガ５３６を受信すると、このイベントトリガに基づいて、事象の具体的なタイプを判定する。次に制御ロジック５１８は、記録および再生の開始に向けて所定のカウントダウンを開始する。これにより、記録および再生を事象に同期させる時間をとることが可能である。制御ロジック５１８はまた、カウントダウン中に、トリガとなる事象に関連付けられたエントリをルックアップテーブル５２０または専用テーブルで選択し、再生速度を制御するのに適したカウンタをカウンタバンク５２２で選択することが可能である。カウントダウンが完了すると、選択されたカウンタは、選択されたエントリのステップスルーを開始して、位相オフセット値５２６をルックアップテーブル５２０から読み出す。図５に示したシステムでは、受信器５０６側にＰＬＬ５３８を含めることが可能である。場合によっては、位相補正ループ５０２を高周波決定論的位相ノイズの測定および補正に用い、ＰＬＬ５３８を低周波位相ノイズの補正に用いる。
【００３９】
実施形態によっては、本システムは、ルックアップテーブルのトレーニングが完了して、ルックアップテーブルに決定論的値を格納し終われば（したがって、さらなる更新が不要になれば）、位相補正ループ５０２全体を使用しなくてもよい。このような実施形態では、ループの送信器側のみを使用する。具体的には、制御ロジック５１８は、決定論的事象によってトリガされた場合のみ作動する。次に制御ロジック５１８は、その事象によって引き起こされる位相誤差外乱を補償するために、ルックアップテーブル５２０内の対応するエントリの再生を可能にする。これは特に有用になるのは、逆方向データリンク５１６が、通常動作では使用できず、トレーニングシーケンスの間のみ、または周期的更新のためにのみ使用できる場合である。このような周期的更新は、多くの場合、メモリデバイスのリフレッシュのような特定の事象の間は使用されないリンクに情報を時間多重することによって達成可能である。
【００４０】
通常のデータ通信の間は、位相補正ループ５０２全体を作動させておいてよい。具体的には、位相検出器５０４は、位相誤差情報５１２を継続的に生成することが可能であり、生成した位相誤差情報５１２（またはこれを純化または平均化したもの）を制御ロジック５１８に戻すことが可能である。制御ロジック５１８は、これを受けてルックアップテーブル５２０を更新する。この動作モードの一応用は、データ通信中に新しいタイプの過渡事象を適応的に学習して補償することである。この場合、本システムは、入ってくる過渡事象についてのアプリオリな知識がなくてもよい。しかしながら、制御ロジック５１８は、事象のタイミングを、たとえば、この事象と互いに関係があるイベントトリガによって通知される。したがって、この動作モードでは、本システムは、未知の過渡事象の発生中に、学習を行い、新しいエントリをルックアップテーブル５２０（または新しいテーブル）に構築することが可能である。このようにして、新しい事象に「ライブ」データまたは「クリティカル」データが関連付けられるまで、新しい事象の効果についてトレーニングを繰り返すことにより、新しい事象を補償することが可能である。
【００４１】
図６は、（破線で示される）位相補正ループ６０２と、ルックアップテーブル６１０とを受信器６０４側に有するデータ通信システム６００を示すブロック図である。本システムでは、位相補正も受信器６０４側で行う。
【００４２】
具体的には、位相補正ループ６０２内の位相検出器６０６が、位相誤差情報６０８を生成し、位相誤差情報６０８は、制御ロジック６１２を介してルックアップテーブル６１０の更新に用いられる。位相検出器６０６は、図５の位相検出器５０４と同様に構成されている。しかしながら、図５の位相検出器５０４がデータ信号またはタイミング基準信号の調節に使用できるのに対し、図６の位相検出器６０６は、主にタイミング基準信号（たとえば、タイミング基準信号６１４）の調節に使用される。受信器側ＰＬＬ  ６１６が、クロックパスに存在して、クロックリンク６１８とデータリンク６２２との間の遅延差を補償する。代替として、ＰＬＬ  ６１６の代わりにＤＬＬが使用可能である。クロックリンクとデータリンクとの間の遅延差は、典型的には、データリンクとクロックリンクとの間のスキューから起こる。ＰＬＬ  ６１６は、スキューが除去されたタイミング基準信号６２０を出力する。これは、位相補正ループ６０２内の位相混合器６２４の入力になる。そして、位相混合器６２４は、ルックアップテーブル６１０からの出力に基づいて、タイミング基準信号６２０に位相補正を加算し、位相調節されたタイミング基準信号６１４を出力する。そして、位相調節されたタイミング基準信号６１４は、位相検出器６０６によって、受信データ６２８と比較される。さらに、位相調節されたタイミング基準信号６１４は、クロックデータサンプラ６２６で、データ６２８の復元に使用される。図６に示したシステムでは、位相補正は、ＰＬＬ  ６１６の位相制御出力６３４を直接修正することにより達成される。この実施形態では、位相補正ループ６０２の動作は、位相補正ループ５０２とほぼ同じであるため、ここでは詳しく説明しない。
【００４３】
位相補正ループ６０２全体を受信器側に置くことにより、位相誤差情報を逆方向データリンクから送信器に戻すことが不要になる。制御ロジック６１２は、受信器６０４側でイベントトリガ６３０を受信することが可能である。このことは、イベントトリガが受信器側で使用可能である場合には好ましい。
【００４４】
図７は、（破線で示される）過渡事象位相補正ループ７０４と２つのルックアップテーブル７１２および７１４とをシステムのマスタ側に有するソース同期マスタ／スレーブデータ通信システム７００を示すブロック図である。システム７００は、書き込み動作（すなわち、マスタ装置７０８からスレーブ装置７１０へのデータ送信）および読み出し動作（すなわち、スレーブ装置７１０からマスタ装置７０８へのデータ送信）の両方を行うように構成されており、位相補正ループ７０４は、書き込み動作と読み出し動作とに別々のルックアップテーブル７１２および７１４を用いる。
【００４５】
具体的には、書き込み関連過渡事象の発生中に、書き込みデータ７１６とタイミング基準信号７１８との間の位相誤差情報が、スレーブ装置７１０側の位相検出器を用いて記録される。この位相誤差情報は、マスタ装置７０８へは、逆方向データリンクで送信するか、双方向データリンク７２０自体を用いて後で送信することが可能である。そして、制御ロジック７２２が、書き込み動作に関する位相誤差情報を書き込みルックアップテーブル７１２に書き込んで、上述の、次の事象再発時の書き込み補正に備える。
【００４６】
読み出し関連過渡事象の発生中に、読み出しデータ７２４が、双方向データリンク７２０で送信され、マスタ装置７０８によって受信される。次に、マスタ装置７０８において、エッジ検出器７２６が、クロック源７２８（すなわち、この場合はＬＣ−ＰＬＬ）から発生したローカルタイミング基準信号を用いて、データ７２４を復元する。データ７２４を読み出す場合、クロック７２８はソース同期ではない。次に、エッジ検出器７２６の出力が、エッジデシリアライザ７３０によって直並列変換される。エッジデシリアライザ７３０の出力は、「早い／遅い」位相誤差情報を含み、制御ロジック７２２に送信される。制御ロジック７２２は、その情報を平均化し、読み出しルックアップテーブル７１４内の対応エントリを更新する。
【００４７】
制御ロジック７２２は、位相誤差情報に加えて、別々のイベントトリガを受信する。１つは書き込み過渡事象用であり、１つは読み出し過渡事象用である。具体的には、制御ロジック７２２は、過渡事象が発生する直前に、システムが読み出しモードにあるか書き込みモードにあるかを判定して、その過渡事象の発生時に位相オフセット値を再生する、対応するルックアップテーブルを選択することが可能である。
【００４８】
書き込み過渡事象に対する位相補正の実行中は、ルックアップテーブル７１２からの出力が、マスタ装置７０８の位相混合器７３２により、クロック７２８の位相をオフセットする。次にマスタ装置７０８は、位相調節されたタイミング基準信号７１８およびソース同期データ７１６を、クロックリンク７３４およびデータリンク７２０でスレーブ装置７１０に送信する。読み出し動作に対する位相補正の実行中も、位相調節されたタイミング基準信号７１８がクロックリンク７３４でスレーブ装置７１０に送信される。次に、受信されたタイミング基準信号が、読み出しデータ７２４とともにマスタ装置７０８から戻され、マスタ装置７０８での読み出しデータ７２４の復元に用いられる。両方のタイプの動作において、位相調節されたタイミング基準信号７１８は、過渡事象によって引き起こされる位相誤差を補償する。（図５を参照して説明したような）書き込み動作の場合、補正は、システム実装に応じて、（図示した）データリンク７２０またはクロックリンク７３４に交互に適用可能である。
【００４９】
位相補正動作は、通信チャネルのマスタ側またはスレーブ側で発生しうる位相外乱事象を補償することが可能である。イベントトリガが事象とルックアップテーブル再生とを正確に関連付けることが可能であれば、位相誤差外乱は補償可能である。
【００５０】
上述のクロック−データ位相調節技術は、コンピュータメモリ内のソース同期通信に適用可能であるため、ソース同期ダイナミックランダムアクセスメモリデバイス（ＤＲＡＭ）をはじめとする任意のシステムに用いることが可能である。このようなシステムとして、モバイルシステム、デスクトップコンピュータ、サーバ、および／またはグラフィックスアプリケーションがあり、これらに限定されない。さらに、ＤＲＡＭは、たとえば、グラフィックスダブルデータレート（ＧＤＤＲ、ＧＤＤＲ２、ＧＤＤＲ３、ＧＤＤＲ４、ＧＤＤＲ５、および次世代）、ならびにダブルデータレート（ＤＤＲ２、ＤＤＲ３、および次世代メモリタイプ）であってよい。記載のソース同期技術は、他のタイプのメモリ、たとえば、フラッシュメモリおよび他のタイプの不揮発性メモリ、ならびに揮発性スタティックランダムアクセスメモリ（ＳＲＡＭ）にも適用できる可能性がある。さらに、本明細書に記載の技術のうちの１つ以上は、フロントサイドバス（すなわち、プロセッサとブリッジチップとのインタフェース、プロセッサ同士のインタフェース、および／または他のタイプのチップ同士のインタフェース）に適用可能である。また、２つの通信用集積回路（ＩＣ）チップ（すなわち、送信器および受信器）を、（たとえば、スタックダイ方式で）同じパッケージに格納することが可能である。必要であれば、送信器、受信器、およびチャネルのすべてを、システムオンチップ（ＳＯＣ）構成で同一ダイ上に構築することが可能である。
【００５１】
本明細書の文脈におけるタイミング基準信号は、ストローブ信号または他の、タイミング基準を搬送する信号として実施可能であって、厳密に周期的な信号に限定されないことを理解されたい。たとえば、タイミング基準信号は、データの送信中のみ遷移が起こるという意味において非周期的なストローブ信号であってよい。一般に、タイミング基準信号は、タイミング情報（たとえば、データが有効であることを示す時間的情報）を搬送する任意のタイプの信号であってよい。
【００５２】
以下では、上述の技術の１つ以上の実施形態を使用することが可能な別のシステムの実施形態（メモリシステムなど）を説明する。図８は、少なくとも１つのメモリ制御装置８１０と１つ以上のメモリデバイス８１２とを含むメモリシステム８００の実施形態を示すブロック図である。図８に示したメモリシステム８００は、１つのメモリ制御装置８１０と３つのメモリデバイス８１２とを有しているが、他の実施形態は、追加のメモリ制御装置と、より少ない（または、より多い）メモリデバイス８１２とを有していてもよい。メモリシステム８００では、メモリ制御装置８１０が複数のメモリデバイス８１２と結合されているが、他の実施形態では、２つ以上のメモリ制御装置が互いに結合されていてもよい。メモリ制御装置８１０と、メモリデバイス８１２の１つ以上とが、同一または別々の集積回路に実装されてよく、この１つ以上の集積回路は、チップパッケージに含まれてよい。
【００５３】
メモリ制御装置８１０は、ローカルメモリ制御装置（ＤＲＡＭメモリ制御装置など）またはシステムメモリ制御装置（マイクロプロセッサ内に実装されてよい）であることが可能である。メモリ制御装置８１０はまた、Ｉ／Ｏインタフェース８１８−１および制御ロジック８２０−１を含んでもよい。また、メモリデバイス８１２の１つ以上が、制御ロジック８２０と、インタフェース８１８の少なくとも１つとを含むことが可能である。必要であれば、メモリ制御装置８１０および／またはメモリデバイス８１２の１つ以上が、インタフェース８１８の２つ以上を含んでもよく、これらのインタフェースは、１つ以上の制御ロジック８２０回路を共有してもよい。また、メモリデバイス８１２の２つ以上（たとえば、メモリデバイス８１２−１および８１２−２）を、メモリバンク８１６として構成してもよい。
【００５４】
図５および図７で説明したように、制御ロジック８２０−１は、ルックアップテーブルエントリを更新し、ルックアップテーブルエントリからの位相オフセット値の再生を制御することにより、メモリ制御装置８１０と３つのメモリデバイス８１２との間で送信されるデータ信号および関連付けられたクロック信号の間の位相誤差を補償することが可能である。代替として、図６の場合のように、これらの機能は、メモリデバイス８１２側にある制御ロジック８２０−２から８２０−４を用いても達成可能である。
【００５５】
メモリ制御装置８１０とメモリデバイス８１２は、チャネル８２２の１つ以上のリンク８１４（複数のワイヤなど）で結合されている。メモリシステム８００は、３つのリンク８１４を有するものとして示されているが、他の実施形態では、リンクがこれより少なくても多くてもよい。これらのリンクは、メモリ制御装置８１０とメモリデバイス８１２の１つ以上との間に有線通信、無線通信、光通信、双方向通信、および／または片方向通信を提供することが可能であり、必要であれば、これらを同時方式（たとえば、全二重通信）で提供することが可能である。
【００５６】
位相補正情報は、パラレルバス内で共有可能である。この点において、パラレルバス内の１つのデータ線を位相誤差情報の基準として使用することが可能であり、パラレルバス内の他のデータ線が同じ補正クロックを使用すること、したがって、これによる位相誤差補正を共通に使用することが可能である。
【００５７】
本開示では、送信器と受信器との間でのデータ通信中に一事象によって引き起こされる、データとタイミング基準信号との間の過渡位相誤差を動的に補正する例示的技術について説明してきた。これらの技術を例示する一システムは、動作中に、事象に対する１つ以上の位相オフセット値をオフセットテーブルに格納する。構成要素である位相オフセット値は、事象によって引き起こされる位相誤差に関連付けられている。本システムは、その事象の次の発生を検出すると、１つ以上の位相オフセット値に基づいて、データとタイミング基準信号との間の位相関係を調節する。
【００５８】
本システムは、事象の継続時間に基づく速度でオフセットテーブルから１つ以上の位相オフセット値を出力することにより、データとタイミング基準信号との間の位相関係を調節することが可能である。
【００５９】
本システムはまた、事象の複数回の発生の間に、オフセットテーブルにおいて位相オフセット値のトレーニングを行うことが可能である。具体的には、本システムは、反復プロセスを通して、事象の複数回の発生の間に、位相オフセット値のトレーニングを行うことが可能である。本システムは、位相オフセット値の時系列を表現することを、オフセットテーブル内の位相値の配列を初期化することにより、開始することが可能である。次に、本システムは、（１）事象の発生中にデータ信号とタイミング基準信号との間の位相誤差値の系列を測定すること（各位相誤差値は、データ信号とタイミング基準信号との間の早い／遅い関係を示すバイナリ値）と、（２）位相誤差値の系列を用いて、オフセットテーブルエントリ内の位相値配列を更新することと、（３）事象の次の発生に同期して、更新された位相値配列をオフセットテーブルエントリから出力することにより、事象によって引き起こされる位相誤差を補償することと、を繰り返すことが可能である。結果として、本システムは、オフセットテーブル内の位相値配列の更新を反復することが可能である。
【００６０】
本システムは、１つ以上の位相オフセット値に基づいて、データとタイミング基準信号との間の位相関係を調節することが可能であり、そのためには、まず、１つ以上の位相オフセット値をタイミング基準信号の位相と混合して、位相調節されたタイミング基準信号を生成する。次に本システムは、位相調節されたタイミング基準信号をデータ信号とともに送信器から受信器に送信して、事象によって引き起こされる位相誤差を補償する。
【００６１】
また、本開示では、データ通信動作中に一事象によって引き起こされる、データとタイミング基準信号との間の位相誤差を動的に補正する装置について説明してきた。本装置は、事象に対する１つ以上の位相オフセット値を格納するように構成されたオフセットテーブルを含むことが可能であり、位相オフセット値は、事象によって引き起こされる位相誤差に関連付けられている。本装置は、その事象の次の発生を検出する検出メカニズムと、１つ以上の位相オフセット値に基づいて、データとタイミング基準信号との間の位相関係を調節するように構成された制御ロジックと、を含むことが可能である。
【００６２】
さらに、本開示では、通信システムについても説明してきた。本通信システムは、送信器、受信器、および送信器と受信器との間に結合された通信チャネルを含むことが可能である。オフセットテーブルを、事象に対する１つ以上の位相オフセット値を格納するように構成することが可能であり、位相オフセット値は、事象によって引き起こされる位相誤差に関連付けられている。必要であれば、本通信システムはさらに、その事象の次の発生を検出する検出メカニズムと、データとタイミング基準信号との間の位相関係を調節するように構成された制御ロジックと、を含むことが可能である。
【００６３】
本発明の実施形態のこれまでの説明は、例示および説明のみを目的としたものである。これらは、網羅的であること、または本発明を開示の形態に限定することを意図したものではない。したがって、当業者であれば、様々な修正および変形が自明であろう。したがって、上述の開示は、本発明の限定を意図したものではない。本発明の範囲は、添付の特許請求の範囲で規定される。
【図１】
2012514393.tif 000003
【図２Ａ】
2012514393.tif 000004
【図２Ｂ】
2012514393.tif 000005
【図３】
2012514393.tif 000006
【図４】
2012514393.tif 000007
【図５】
2012514393.tif 000008
【図６】
2012514393.tif 000009
【図７】
2012514393.tif 000010
【図８】
2012514393.tif 000011
【手続補正書】
【提出日】平成22年8月19日(2010.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
送信器と受信器との間の通信を支援するためにタイミング基準信号を用いるシステムの動作方法であって、
所定の事象に続く過渡期間に対応する第１のタイミング信号の調節された動作を定義する情報を格納するステップと、
前記所定事象の発生時に、前記格納された情報を用いて、前記第１のタイミング信号に基づいて補正されたタイミング信号を、前記タイミング基準信号として生成するステップと、
前記過渡期間の後に、前記格納された情報を用いずに、前記第１のタイミング信号を前記タイミング基準信号として用いて、補正されたタイミング信号を生成するステップと、
を含む方法。
【請求項２】
前記格納された情報は、前記第１のタイミング信号のエッジを調節して、前記補正されたタイミング基準信号を生成するためのものである、請求項１に記載の方法。
【請求項３】
前記格納された情報は、前記第１のタイミング信号の個々のエッジについての、前記通信のタイミングに対する早い／遅い情報を表す、請求項２に記載の方法。
【請求項４】
前記所定事象は、過渡事象を表す、請求項１に記載の方法。 
【請求項５】
前記情報を格納する前記ステップは、前記所定事象についての１つ以上の位相オフセット値を格納するステップを含み、前記１つ以上の位相オフセット値は、前記所定事象によって引き起こされる位相誤差に関連付けられており、
前記補正されたタイミング基準信号を生成する前記ステップは、前記データと前記タイミング基準信号の前記１つ以上のエッジとの間の位相関係を、前記１つ以上の位相オフセット値に基づいて調節するステップを含む、
請求項１に記載の方法。
【請求項６】
前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップは、前記所定事象の継続時間に基づく速度で前記１つ以上の位相オフセット値を出力するステップを含む、請求項５に記載の方法。
【請求項７】
前記所定事象の複数回の発生の間に、前記１つ以上の位相オフセット値のトレーニングを行うステップをさらに含む、請求項５に記載の方法。
【請求項８】
前記所定事象の複数回の発生の間に前記１つ以上の位相オフセット値のトレーニングを行う前記ステップは、
位相オフセット値の時系列を表現するために、位相値の配列を初期化するステップと、
繰り返し、
前記所定事象の発生中に前記データと前記タイミング基準信号との間の位相誤差値の系列を測定するステップであって、各位相誤差値は、前記データと前記タイミング基準信号との間の早い／遅い関係を示すバイナリ値である、ステップと、
位相誤差値の前記系列を用いて、前記位相値配列を更新するステップと、
前記所定事象の次の発生に同期して、前記更新された位相値配列をから出力することにより、前記所定事象によって引き起こされる前記位相誤差を補償するステップと、を行うステップと、
を含む、請求項７に記載の方法。
【請求項９】
前記データと前記タイミング基準信号との間の位相誤差値の前記系列を測定する前記ステップは、バイナリ位相検出器を用いて、前記データと前記タイミング基準信号との間の位相関係を比較するステップを含む、請求項８に記載の方法。
【請求項１０】
前記データと前記タイミング基準信号との間の位相誤差値の前記系列を測定する前記ステップは、クロック遷移の１つ分または複数分にわたる間隔で前記データと前記タイミング基準信号との間の位相差をサンプリングするステップを含む、請求項８に記載の方法。
【請求項１１】
前記位相誤差の継続時間を測定し、前記継続時間の全体にわたって前記位相誤差を補正する方式で前記系列を定義するステップをさらに含む、請求項５に記載の方法。
【請求項１２】
前記１つ以上の位相オフセット値に基づいて、前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップはさらに、
前記１つ以上の位相オフセット値を、前記タイミング基準信号の位相と混合して、位相調節されたタイミング基準信号を生成するステップと、
前記位相調節されたタイミング基準信号を、前記データとともに、前記送信器から前記受信器に送信するステップと、
を含む、請求項５に記載の方法。
【請求項１３】
前記１つ以上の位相オフセット値に基づいて、前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップはさらに、
前記１つ以上の位相オフセット値を、前記タイミング基準信号の位相と混合して、位相調節されたタイミング基準信号を生成するステップと、
前記データを前記位相調節されたタイミング基準信号と同期させることにより、位相調節されたデータを生成するステップと、
前記位相調節されたデータを、前記タイミング基準信号とともに、前記送信器から前記受信器に送信するステップと、
を含む、請求項５に記載の方法。
【請求項１４】
前記データと前記タイミング基準信号との間の前記位相関係を調節する前記ステップは、制御ロジックを用いて、前記１つ以上の位相オフセット値の出力を、前記所定事象の発生に同期させるステップを含む、請求項５に記載の方法。
【請求項１５】
前記制御ロジックを用いて、前記出力を、前記所定事象の発生に同期させる前記ステップは、前記所定事象と互いに関係があるイベント（事象）トリガを用いて、前記制御ロジックによる、前記所定事象へのカウントダウンをトリガするステップを含む、請求項１４に記載の方法。
【請求項１６】
複数の、位相オフセット値のセットを使用するステップであって、位相オフセット値の各セットは、複数の所定事象のうちのそれぞれ異なる所定事象によって引き起こされる位相誤差を補償するために使用される、前記ステップをさらに含む、請求項５に記載の方法。
【請求項１７】
前記所定事象は、
電源投入事象、
行アクセスストローブ（ＲＡＳ）事象、および
クロック投入事象
のうちの１つである、請求項１に記載の方法。
【請求項１８】
送信器と受信器との間の通信を支援するためにタイミング基準信号を用いる装置であって、
所定の事象に続く過渡期間に対応する第１のタイミング信号の調節された動作を定義する情報を格納する格納構造と、
制御ロジックと
を備え、
前記所定事象の発生時に、前記制御ロジックは、前記格納された情報を用いて、前記第１のタイミング信号に基づいて補正されたタイミング信号を、前記タイミング基準信号として生成し、
前記過渡期間の後に、前記制御ロジックは、前記格納された情報を用いずに、前記第１のタイミング信号を前記タイミング基準信号として用いて、補正されたタイミング信号を生成する、装置。
【請求項１９】
前記格納された情報は、前記第１のタイミング信号のエッジを調節して、前記補正されたタイミング基準信号を生成するために使用される、請求項１８に記載の装置。
【請求項２０】
前記格納された情報は、前記第１のタイミング信号の個々のエッジについての、前記通信のタイミングに対する早い／遅い情報を表す、請求項１９に記載の装置。
【請求項２１】
前記所定事象は、過渡事象を表す、請求項１８に記載の装置。
【請求項２２】
前記格納構造は、前記所定事象についての１つ以上の位相オフセット値を格納するものであり、前記１つ以上の位相オフセット値は、前記所定事象によって引き起こされる位相誤差に関連付けられており、
前記制御ロジックは、前記データと前記タイミング基準信号の前記１つ以上のエッジとの間の位相関係を、前記１つ以上の位相オフセット値に基づいて調節することによって、前記タイミング基準信号を調節するものである、
請求項１５に記載の装置。
【請求項２３】
前記格納構造と結合されたタイミング回路をさらに備え、前記タイミング回路は、前記所定事象の継続時間に基づく速度で前記格納構造から前記１つ以上の位相オフセット値を出力することにより、前記データと前記タイミング基準信号との間の前記位相関係を調節するものである、請求項２２に記載の装置。
【請求項２４】
位相混合器をさらに備え、前記位相混合器は、前記所定事象の発生に同期させて、前記１つ以上の位相オフセット値を用いて前記タイミング基準信号の位相を調節することにより、位相調節されたタイミング基準信号を生成するものである、請求項２２に記載の装置。
【請求項２５】
前記受信器側にあって、前記所定事象中にデータ信号と前記タイミング基準信号との間の位相誤差値の系列を測定するように構成された位相検出器をさらに備え、各位相誤差値は、前記データと前記タイミング基準信号との間の早い／遅い関係を示すバイナリ値である、請求項２４に記載の装置。
【請求項２６】
前記タイミング基準信号は、前記位相調節されたタイミング基準信号である、請求項２５に記載の装置。
【請求項２７】
前記位相検出器は、前記データと前記タイミング基準信号との間の前記位相関係を比較するように構成されたエッジ検出器である、請求項１５に記載の装置。
【請求項２８】
前記エッジ検出器は、クロック遷移の１つ分または複数分の間隔で前記データと前記タイミング基準信号との間の位相差をサンプリングすることにより、前記データと前記タイミング基準信号との間の前記位相関係を比較するように構成された、請求項２７に記載の装置。
【請求項２９】
前記位相検出器は、前記制御ロジックと結合されており、前記制御ロジックは、位相誤差値の前記系列を用いて、前記格納構造内の前記位相オフセット値を更新する、請求項２５に記載の装置。
【請求項３０】
前記位相検出器、前記制御ロジック、前記格納構造、および前記位相混合器は、前記装置内の位相補正ループを形成する、請求項２５に記載の装置。
【請求項３１】
前記位相補正ループは、メモリ動作中に前記所定事象によって引き起こされる、前記データと前記タイミング基準信号との間の位相誤差を適応的に補正するように構成された、請求項３０に記載の装置。
【請求項３２】
前記格納構造はさらに、複数の所定事象によって引き起こされる位相誤差を補償するための複数の格納構造エントリを含む、請求項１８に記載の装置。
【請求項３３】
前記制御ロジックは、前記所定事象に基づいて、前記格納構造から格納構造エントリを選択するように構成された、請求項３２に記載の装置。
【請求項３４】
複数の格納構造をさらに備え、各格納構造は、複数の所定事象のうちのそれぞれ異なる所定事象によって引き起こされる位相誤差を補償するために使用される、請求項１８に記載の装置。
【請求項３５】
前記制御ロジックは、前記所定事象に基づいて、前記複数の格納構造から格納構造を選択するように構成された、請求項３４に記載の装置。
【請求項３６】
集積回路として具体化される、請求項１８に記載の装置。
【請求項３７】
メモリ制御装置として具体化される、請求項１８に記載の装置。
【請求項３８】
メモリデバイスとして具体化される、請求項１８に記載の装置。
【請求項３９】
ソース同期装置である、請求項１８に記載の装置。
【請求項４０】
通信システムであって、
送信器と、
受信器と、
前記送信器と前記受信器との間に結合された通信チャネルと、
所定の事象に続く過渡期間に対応する第１のタイミング信号の調節された動作を定義する情報を格納する格納構造と、
制御ロジックと
を備え、
前記制御ロジックは、前記所定事象の発生時に、前記格納された情報を用いて、前記第１のタイミング信号に基づいて補正されたタイミング信号を、タイミング基準信号として生成し、
前記制御ロジックは、前記過渡期間の後に、前記格納された情報を用いずに、前記第１のタイミング信号を前記タイミング基準信号として用いて、補正されたタイミング信号を生成する、
通信システム。
【請求項４１】
前記格納された情報は、前記第１のタイミング信号のエッジを調節して、前記補正されたタイミング基準信号を生成するために使用される、請求項４０に記載の通信システム。
【請求項４２】
前記格納された情報は、前記第１のタイミング信号の個々のエッジについての、前記通信のタイミングに対する早い／遅い情報を表す、請求項４１に記載の通信システム。
【請求項４３】
前記所定事象は、過渡事象を表す、請求項４０に記載の通信システム。
【請求項４４】
前記格納構造は、前記所定事象についての１つ以上の位相オフセット値を格納するものであり、前記位相オフセット値は、前記所定事象によって引き起こされる位相誤差に関連付けられており、
前記制御ロジックは、前記データと前記タイミング基準信号の前記１つ以上のエッジとの間の位相関係を、前記１つ以上の位相オフセット値に基づいて調節することによって、前記タイミング基準信号を調節するものである、
請求項４０に記載の通信システム。
【請求項４５】
前記格納構造は、前記受信器内に実装されている、請求項４０に記載の通信システム。
【請求項４６】
前記検出メカニズムは、前記受信器内に実装されている、請求項４０に記載の通信システム。
【請求項４７】
前記制御ロジックは、前記受信器内に実装されている、請求項４０に記載の通信システム。
【請求項４８】
ソース同期メモリシステムであり、
前記制御ロジックはメモリ制御装置内に実装されている、
請求項４０に記載の通信システム。
【国際調査報告】
2012514393.tif 000012
2012514393.tif 000013