(57)【要約】デルタシグマ変調器を用いてＲＦ信号を直接合成するための方法および装置が提供される。ＲＦ信号は、入力信号から、１ビット量子化器などの量子化器を用いて入力信号を量子化すること、量子化器に関連する量子化誤差を求めること、誤差予測フィルタを用いて誤差予測値を発生することであって、誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆnに対する単位円上の１つまたは複数のフィルタ零と、単位円の内側の絶対値、および１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆnとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有する、誤差予測値を発生すること、および入力信号から誤差予測値を減算すること、により合成される。フィルタ極は、帯域外に生じる増加を減少させる絶対値を有する。
2012522459.tif 000002
【特許請求の範囲】
【請求項１】
入力信号からＲＦ信号を合成する方法であって、
量子化器を用いて前記入力信号を量子化し、
前記量子化器に関連する量子化誤差を求め、
誤差予測フィルタを用いて誤差予測値を発生することを含み、前記誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、前記単位円の内側の絶対値、および前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有し、さらに、
前記入力信号から前記誤差予測値を減算することを含む、方法。
【請求項２】
前記フィルタ極が、帯域外の雑音の増加を減少させる絶対値を有する、請求項１に記載の方法。
【請求項３】
前記フィルタ零が、前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対して固定される、請求項１に記載の方法。
【請求項４】
前記フィルタ零は可変であり、前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮはプログラム可能な値である、請求項１に記載の方法。
【請求項５】
入力信号を量子化する量子化器と、
前記量子化器に関連する量子化誤差を求める比較回路と、
誤差予測値を発生するための誤差予測フィルタとを備え、前記誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、前記単位円の内側の絶対値、および前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有し、さらに、
前記入力信号から前記誤差予測値を減算する加算器とを備える、デルタシグマ変調器。
【請求項６】
前記フィルタ極が、帯域外の雑音の増加を減少させる絶対値を有する、請求項５に記載のデルタシグマ変調器。
【請求項７】
前記フィルタ零は可変であり、前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮはプログラム可能な値である、請求項５に記載のデルタシグマ変調器。
【請求項８】
前記比較回路は、前記１ビット量子化器への入力を前記１ビット量子化器の出力と比較することによって前記量子化誤差を得る、請求項５に記載のデルタシグマ変調器。
【請求項９】
集積回路であって、
デルタシグマ変調器を含み、前記デルタシグマ変調器が、
入力信号を量子化する量子化器と、
前記量子化器に関連する量子化誤差を求める比較回路と、
誤差予測値を発生するための誤差予測フィルタとを備え、前記誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、前記単位円の内側の絶対値、および前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有し、さらに、
前記入力信号から前記誤差予測値を減算する加算器を備える、デルタシグマ変調器を備える集積回路。
【請求項１０】
前記フィルタ極が、帯域外の雑音の増加を減少させる絶対値を有する、請求項９に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デルタシグマ変調器に関し、より詳細にはデルタシグマ変調器を用いてＲＦ信号を直接合成するための技術に関する。
【背景技術】
【０００２】
一般に通信信号は、もとの情報伝送ベースバンド信号に、キャリア周波数を乗算することによって得られる所望の周波数にて送信される。たとえば無線周波数（ＲＦ）送信機では、通常は所望のＲＦ周波数は、デジタル信号をアナログ信号に変換し、次いで１つまたは複数のミキサを用いてアナログ信号をＲＦキャリア周波数信号と混合することにより、情報伝送デジタル・ベースバンド信号から得られる。
【０００３】
情報伝送デジタル・ベースバンド信号からＲＦ信号を直接合成するための、いくつかの直接合成技術が提案または提示されている。利点の中でも、直接合成技術は、低減された占有面積および電力消費特性を示す。たとえば高速デジタル−アナログ変換器（ＤＡＣ）、およびデルタシグマ変換器がこの作業のために提案されている。高速ＤＡＣを使用する直接合成技術は、通常は、高分解能および高速電流ステアリングＤＡＣなどの高速ＤＡＣの精度によって制約される信号対雑音比を示す。たとえば既存の高速ＤＡＣは、通常は、必要な数ギガサンプル／秒のレートで動作するときは精度は８ビット未満である。
【０００４】
同様に、デルタシグマ変換器を使用する直接合成技術は、所望のＲＦ周波数に対して狭い信号帯域幅を示す。通常は既存の技術は、比較的低い次数（たとえば、４次まで）を有するデルタシグマ変換器を使用し、高いオーバーサンプリング比（たとえば、６４以上のオーバーサンプリング比）を必要とする。この問題を軽減するために、多ビット・デルタシグマ量子化器が提案されている。この改善により、オーバーサンプリング比および雑音シェーピングの点からの制約は低減されるが、量子化器の後に高精度を有する多ビットＤＡＣを必要とし、多ビット・デルタシグマ量子化器は９０ｄＢ以上の所望のスプリアス・フリー・ダイナミック・レンジ（Ｓｐｕｒｉｏｕｓ  Ｆｒｅｅ  Ｄｙｎａｍｉｃ  Ｒａｎｇｅ：ＳＦＤＲ）を得ることは難しい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｗｈｉｔｅｎｉｎｇ  Ｑｕａｎｔｉｚａｔｉｏｎ  Ｎｏｉｓｅ  ｉｎ  ａ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ  Ｕｓｉｎｇ  Ｄｉｔｈｅｒ  Ｓｉｇｎａｌ」
【特許文献２】米国特許出願「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｄｅｃｏｒｒｅｌａｔｉｎｇ  Ｑｕａｎｔｉｚａｔｉｏｎ  Ｎｏｉｓｅ  ｉｎ  ａ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ」
【特許文献３】米国特許出願「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｌｏｏｋ−Ａｈｅａｄ  Ｂｌｏｃｋ  Ｐｒｏｃｅｓｓｉｎｇ  Ｉｎ  Ｐｒｅｄｉｃｔｉｖｅ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒｓ」
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、デルタシグマ変調器を用いてＲＦ信号を直接合成するための改善された方法および装置の必要性がある。さらに、改善された信号帯域幅、信号対雑音比、および帯域外雑音に対するフィルタリング要件を示す直接合成技術の必要性がある。
【課題を解決するための手段】
【０００７】
一般に、デルタシグマ変調器を用いてＲＦ信号を直接合成するための方法および装置が提供される。本発明の一態様によればＲＦ信号は、入力信号から、１ビット量子化器などの量子化器を用いて入力信号を量子化すること、量子化器に関連する量子化誤差を求めること、誤差予測フィルタを用いて誤差予測値を発生することであって、誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、単位円の内側の絶対値、および１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有する、誤差予測値を発生すること、および入力信号から誤差予測値を減算すること、により合成される。
【０００８】
一般にフィルタ極は、帯域外に生じる増加を減少させる絶対値を有する。フィルタ零は、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対して固定することができ、または可変としプログラムで設定することができる。量子化誤差は、１ビット量子化器への入力を１ビット量子化器の出力と比較することによって得ることができる。
【０００９】
本発明のより完全な理解、および本発明の他の特徴および利点は、以下の詳細な説明および図面を参照することによって得られるであろう。
【図面の簡単な説明】
【００１０】
【図１】従来のＲＦ送信機を示す図である。
【図２】本発明による例示のデルタシグマ変調器を示す図である。
【図３】図２の例示の誤差予測フィルタの周波数応答を示す図である。
【図４】本発明による例示の１ビット・デルタシグマ変調器の周波数応答を示す図である。
【発明を実施するための形態】
【００１１】
本発明は、デジタル領域においてＲＦ信号を直接合成し、１ビット出力を有するデルタシグマ変調器を用いてデジタルＲＦ信号をアナログ信号に変換する。本明細書で述べられる１つの例示的実装形態では、デルタシグマ変換器は、帯域外量子化雑音のフィルタリングを容易にするために、比較的広い信号帯域幅で少なくとも１８次を有する。
【００１２】
高次のデルタシグマ変調器により、ＲＦ周波数と信号帯域幅の比を、たとえば１０分の１に最小化することが可能になる。このようにしてＲＦフィルタリングの要件は、１０未満の品質係数（ｑｕａｌｉｔｙ  ｆａｃｔｏｒ）Ｑに低減され、雑音シェーピングされた出力のＲＦフィルタリングがより実用的になる。本明細書で述べられる１つの例示的実装形態では、デルタシグマ変調器のＲＦ信号帯域幅は、情報伝送ベースバンド信号の帯域幅よりも大幅に大きい。雑音シェーピング技術は、量子化雑音がＲＦ信号に対して帯域外となることを確実にするように使用される。
【００１３】
本発明は、１ビット出力は本質的に線形であり、ＤＡＣの出力に関連する非線形問題を軽減することを認識する。１つの例示的実装形態では、本発明によるデルタシグマ変調器は、２ＧＨｚのＲＦ中心周波数を有し、１５０ＭＨｚの信号帯域幅で、１１０ｄＢを超える信号対雑音比を実証している。
【００１４】
図１は、従来のＲＦ送信機１００を示す。図１に示されるように、従来のＲＦ送信機１００は、初めにデジタル−アナログ変換器１１０を用いて情報伝送ベースバンド信号をデジタル信号に変換する。次いでデジタル信号はローパス・フィルタ１２０によってフィルタされ、ミキサ１３０を用いてＲＦキャリア周波数信号と混合される。次いでミキサ１３０の出力は、知られている方法で帯域外雑音を減少させるためにバンドパス・フィルタ１４０によってフィルタされる。
【００１５】
図２は、本発明による例示のデルタシグマ変調器２００を示す。図２に示されるように、例示のデルタシグマ変調器２００は、本発明による、１ビット量子化器２１０と、整合した周波数極／零の対を有する誤差予測フィルタ２２０とを使用する。整合した周波数極／零の対については、以下で式（２）と共にさらに述べる。例示の誤差予測フィルタ２２０は１８次である。
【００１６】
１ビット量子化器２１０への入力値ｕは、量子化された出力値ｑと加算器２３０によって比較され、加算器２３０は量子化誤差ｅを発生する。量子化誤差ｅは誤差予測フィルタ２２０によって処理されて誤差予測値ｅ１を発生し、誤差予測値ｅ１は１クロックサイクルの間、レジスタ２４０に記憶され、次いで加算器２５０によって入力信号ｒから減算され、加算器２５０は誤差補償された入力値ｕを発生する。一般に誤差予測フィルタ２２０は、知られている方法で、入力信号に対する何らかの知識を使用して信号をフィルタする。たとえば誤差がゆっくりと変化することが分かっている場合は、誤差予測フィルタ２２０は後続のサンプルに同じ値を用いることができる。
【００１７】
一般に１ビット量子化器２１０の出力は、入力信号の粗い近似を生じる。入力信号は、たとえば１６ビットデジタル値とすることができ、本発明による量子化器２１０によって行われる１ビット量子化（たとえば、量子化は入力信号の極性に基づくものとすることができる）は、粗いアナログ変換を生じる。１ビット量子化器２１０に関連する量子化雑音ｅは、主として帯域外である。前述のように本発明は、量子化器２１０によって行われる１ビット量子化は、本質的に線形であることを認識する。
【００１８】
本明細書で述べられる例示的実施形態では、量子化誤差ｅ（ｎ）は、入力ｒ（ｎ）と相関がないと仮定する。したがって量子化器出力ｑ（ｔ）の電力スペクトル密度Ｓｑ，ｑは、以下のように周波数ｆの関数として表すことができ、
Ｓｑ，ｑ（ｆ）＝Ｓｒ，ｒ（ｆ）＋（１−Ｈ（ｚ））２Ｓｅ，ｅ（ｆ）  （１）
ただし、ｒは入力信号、
【００１９】
【数１】
2012522459.tif 000003
である。
【００２０】
制御された零配置
本発明は、量子化誤差ｅの電力スペクトル密度Ｓｅ，ｅの、全体的な電力スペクトル密度Ｓｑ，ｑに対する寄与は、誤差予測フィルタ２２０が一定の周波数にて零を有するときは、関心のある帯域内ではほぼゼロになることを認識する。具体的には式（１）の第２項は周波数の関数であり、関心のある帯域内でほぼゼロの値に設定することができる。前述のように帯域外の範囲のゼロでない値は、知られている方法でフィルタすることができる。
【００２１】
したがって量子化雑音を最小にするために誤差予測フィルタ２２０、Ｈ（ｚ）は、（１−Ｈ（ｚ））の絶対値が所定の値未満（理想的にはゼロ）となるように設計される。一実装形態では所定の値は、以下に述べる安定性基準に基づいて選択される。
【００２２】
【数２】
2012522459.tif 000004
ただし、ｚ−１は、遅延要素２４０に対応する遅延項である（前のサンプル値が現在のサンプル値を予測できることが分かる）。式（２）に示されるように、（１−Ｈ（ｚ））の値は、式（２）の分母内のいずれかの項がゼロになるときにゼロとなる。具体的には量子化雑音は、ｆ１、ｆ２、・・・、ｆＮの周波数にてゼロとなる。このようにして誤差予測フィルタ２２０は、関心のある帯域内では量子化雑音が小さくなるように構成することができる。
【００２３】
本発明の一態様によれば誤差予測フィルタ２２０は、（１−Ｈ（ｚ））の値が、所望の周波数ｆ１、ｆ２、・・・、ｆＮに対して単位円上にフィルタ零を生じるように設計される。さらに誤差予測フィルタ２２０は、フィルタ極が厳密に単位円の内側の絶対値を有し、ｆ１、ｆ２、・・・、ｆＮにほぼ等しい周波数を有するように設計される。極の実際の絶対値αｉは、過大な帯域外の雑音の増加を制限することによって安定性を確実にするように設定される。
【００２４】
図３は、例示の誤差予測フィルタ２２０の周波数応答３００を示す。図３に示されるように周波数応答は、関心のある帯域Ｂ内では実質上ゼロであり、極は関心のある帯域（周波数Ｂによって識別される）外では１より低い。周波数応答は、関心のある帯域の外側ではＡｍａｘの振幅に近づく。当業者ならなら明らかなように、関心のある帯域は、図３に示される例示のベースバンドのシナリオである必要はないことに留意されたい。さらに、極の絶対値αｉが１に等しいならば、式（２）の分子および分母は互いに打ち消し合い、誤差予測フィルタ２２０はフィルタリングを生じないことに留意されたい。
【００２５】
このようにして本発明による誤差予測フィルタ２２０は、所望の周波数ｆ１、ｆ２、・・・、ｆＮにて零を生じ、零とほぼ周波数にて極を生じ、極は１未満の絶対値αｉを有する。当業者なら明らかなように、極と零の配置は固定または可変とすることができ、所与の実装形態に対して最適化できることに留意されたい。
【００２６】
図４は、本発明による１８次の例示の１ビット・デルタシグマ変調器２００の周波数応答４００を示す。図４に示されるように、例示の誤差予測フィルタ２２０は、約２ＧＨｚの通過帯域を示し、１００ＭＨｚの帯域幅を有する。注目すべきことに例示の誤差予測フィルタ２２０は、１１０ｄＢのＳＦＤＲを実証している。
【００２７】
通常なら、量子化器２１０によって行われる１ビット量子化は、高いオーバーサンプリング比を必要とする。たとえば、１００ＫＨｚ程度の音声信号の１ビット量子化を使用する音声符号化技術は、通常は２０ＭＨｚのレートで音声信号をオーバーサンプルする。このようなオーバーサンプリングは、通常は信号が数ＧＨｚのオーダーとなる本発明の無線通信との関連では実用的ではない。しかし、本発明の望ましい低いオーバーサンプリング・レートでは、通常なら不安定な符号化器となる。本明細書で以下に述べるように、本発明の態様は、１ビット量子化に基づいた安定な符号化器を実現する技術を提供する。
【００２８】
前述のように、１つまたは複数の実施形態では、量子化誤差ｅ（ｎ）は、入力ｒ（ｎ）と相関がないものと仮定する。しかしより典型的には、誤差信号は入力と相関を有し得る。それによりデルタシグマ変調器２００は、特に本明細書で述べられる１ビット量子化器などの低分解能量子化器の場合は、量子化雑音と量子化器２１０の入力との相関による雑音カラーレーション（ｎｏｉｓｅ  ｃｏｌｏｒａｔｉｏｎ）の影響を受け得る。量子化雑音と入力の間の相関の影響を低減するために、ディザリング構成または無相関化構成（または両方）を使用して、信号対雑音比を著しく低下させずにノイズ相関を低減することができる。ディザリング構成または無相関化構成のより詳細な考察については、それぞれ本願と同時に出願され、参照により本明細書に組み込まれる「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｗｈｉｔｅｎｉｎｇ  Ｑｕａｎｔｉｚａｔｉｏｎ  Ｎｏｉｓｅ  ｉｎ  ａ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ  Ｕｓｉｎｇ  Ｄｉｔｈｅｒ  Ｓｉｇｎａｌ」および「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｄｅｃｏｒｒｅｌａｔｉｎｇ  Ｑｕａｎｔｉｚａｔｉｏｎ  Ｎｏｉｓｅ  ｉｎ  ａ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ」という名称の米国特許出願を参照されたい。
【００２９】
デルタシグマ変調器のサンプリング・レートが４００〜８００ＭＨｚのレートを超えると、既存のＣＭＯＳ技術（たとえば、４５ｎｍプロセス）を用いてデルタシグマ変調器２００を実装することは挑戦を要するものとなり得る。潜在的には８ＧＳ／ｓ以上にもなる任意の高いサンプリング周波数でデルタシグマ変調器２００を実装できるようにするために、ルックアヘッド・ブロック処理を使用することができる。ルックアヘッド・ブロック処理構成のより詳細な考察については、本願と同時に出願され、参照により本明細書に組み込まれる「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｌｏｏｋ−Ａｈｅａｄ  Ｂｌｏｃｋ  Ｐｒｏｃｅｓｓｉｎｇ  Ｉｎ  Ｐｒｅｄｉｃｔｉｖｅ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒｓ」という名称の米国特許出願を参照されたい。
【００３０】
結論
本発明の例示的実施形態について、デジタル論理ブロックに関して述べてきたが、当業者なら明らかなように、様々な機能は、ソフトウェア・プログラムにおける処理ステップとしてデジタル領域において、回路要素または状態機械によるハードウェアにおいて、またはソフトウェアおよびハードウェアの両方の組み合わせにおいて実装することができる。このようなソフトウェアは、たとえばデジタル信号プロセッサ、特定用途向け集積回路、またはマイクロコントローラにおいて使用することができる。このようなハードウェアおよびソフトウェアは、集積回路内に実装された回路内で実施することができる。
【００３１】
したがって本発明の機能は、方法およびそれらの方法を実施するための装置の形で実施することができる。本発明の１つまたは複数の態様は、たとえば記憶媒体に記憶され、機械にロードされかつ／または機械によって実行されるプログラム・コードの形で実施することができ、プログラム・コードがプロセッサなどの機械にロードされて機械によって実行されるときは、その機械が本発明を実施する装置となる。汎用プロセッサ上に実装されるときは、プログラム・コード・セグメントは、プロセッサと組み合わせて、特定の論理回路と同様に動作するデバイスをもたらす。本発明はまた、１つまたは複数の集積回路、デジタル信号プロセッサ、マイクロプロセッサ、およびマイクロコントローラに実装することができる。
【００３２】
本明細書に示され述べられた実施形態および変形形態は、単に本発明の原理を例示するものであり、当業者により本発明の範囲および趣旨から逸脱せずに様々な変更形態を実装できることを理解されたい。
【図１】
2012522459.tif 000005
【図２】
2012522459.tif 000006
【図３】
2012522459.tif 000007
【図４】
2012522459.tif 000008
【手続補正書】
【提出日】平成24年3月27日(2012.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号からＲＦ信号を合成する方法であって、
量子化器を用いて前記入力信号を量子化し、
前記量子化器に関連する量子化誤差を求め、
誤差予測フィルタを用いて誤差予測値を発生することを含み、前記誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、前記単位円の内側の大きさ、および前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有し、さらに、
前記入力信号から前記誤差予測値を減算することを含む、方法。
【請求項２】
前記フィルタ極が、帯域外の雑音の増加を減少させる大きさを有する、請求項１に記載の方法。
【請求項３】
前記フィルタ零が、前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対して固定される、請求項１に記載の方法。
【請求項４】
前記フィルタ零は可変であり、前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮはプログラム可能な値である、請求項１に記載の方法。
【請求項５】
入力信号を量子化する量子化器と、
前記量子化器に関連する量子化誤差を求める比較回路と、
誤差予測値を発生するための誤差予測フィルタとを備え、前記誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、前記単位円の内側の大きさ、および前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有し、さらに、
前記入力信号から前記誤差予測値を減算する加算器とを備える、デルタシグマ変調器。
【請求項６】
前記フィルタ極が、帯域外の雑音の増加を減少させる大きさを有する、請求項５に記載のデルタシグマ変調器。
【請求項７】
前記フィルタ零は可変であり、前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮはプログラム可能な値である、請求項５に記載のデルタシグマ変調器。
【請求項８】
前記比較回路は、前記１ビット量子化器への入力を前記１ビット量子化器の出力と比較することによって前記量子化誤差を得る、請求項５に記載のデルタシグマ変調器。
【請求項９】
集積回路であって、
デルタシグマ変調器を含み、前記デルタシグマ変調器が、
入力信号を量子化する量子化器と、
前記量子化器に関連する量子化誤差を求める比較回路と、
誤差予測値を発生するための誤差予測フィルタとを備え、前記誤差予測フィルタは、１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮに対する単位円上の１つまたは複数のフィルタ零と、前記単位円の内側の大きさ、および前記１つまたは複数の所望の周波数ｆ１、ｆ２、・・・、ｆＮとほぼ等しい周波数を有する１つまたは複数のフィルタ極とを有し、さらに、
前記入力信号から前記誤差予測値を減算する加算器を備える、デルタシグマ変調器を備える集積回路。
【請求項１０】
前記フィルタ極が、帯域外の雑音の増加を減少させる大きさを有する、請求項９に記載の集積回路。
【国際調査報告】
2012522459.tif 000009
2012522459.tif 000010