(57)【要約】本発明は、分子線エピタキシーによって半導体ヘテロ構造を製造するための方法に関するものであり、以下のステップを有する。それらは、基板を第１の真空チャンバに導入するステップと、基板を第１の温度に加熱するステップと、第１のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第１の材料を含み、少なくとも１つの分子線から堆積されるステップと、前記基板を第２の温度に冷却するステップであって、III族およびV族典型元素の分子線を遮るステップと、基板を第３の温度に加熱するステップと、第２のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第２の材料を含み、少なくとも１つの分子線から堆積されるステップとである。さらに、本発明は、ここで述べた方法によって得ることができる半導体素子に関する。
2012513107.tif 000002
【特許請求の範囲】
【請求項１】
分子線エピタキシーによって半導体ヘテロ構造を製造するための方法であって、
基板(２３０)を第１の真空チャンバ(２００)の中に導入するステップと、
前記基板(２３０)を第１の温度に加熱するステップと、
少なくとも１つの分子線からの堆積によって第１のエピタキシャル層（Ａ）を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第１の材料を含むステップと、
前記基板(２３０)を第２の温度に冷却するステップであって、III族およびV族典型元素の少なくとも前記分子線を遮るステップと、
前記基板(２３０)を第３の温度に加熱するステップと、
少なくとも１つの分子線からの堆積によって第２のエピタキシャル層（Ｂ）を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第２の材料を含むステップとを
有する方法。
【請求項２】
前記分子線は、前記基板が第２の真空チャンバ(３００)の中に転送されることによって遮られることを
特徴とする請求項１に記載の方法。
【請求項３】
前記分子線は、前記基板(２３０)と前記分子線の源（ソース）(１００、１０５、１１０、１１５)との間にダイヤフラム(２２０)が配置されることによって遮られることを
特徴とする請求項１に記載の方法。
【請求項４】
前記第１および第３の温度は、前記第２の温度よりも高いことを
特徴とする請求項１ないし３のいずれか１項に記載の方法。
【請求項５】
少なくとも１つの源(１００、１０５、１１０、１１５)の、前記放出される粒子フラックスおよび前記温度のいずれか一方または双方は、前記分子線の前記遮ることの継続時間の間に、変化され、または測定され、或いは変化及び測定されることを
特徴とする請求項１ないし４のいずれか１項に記載の方法。
【請求項６】
５×１０-９ミリバールより低い背景圧力に、前記第１および前記第２の真空チャンバのいずれか一方または双方(２００、３００)の中がなることを
特徴とする請求項１ないし５のいずれか１項に記載の方法。
【請求項７】
前記III族典型元素はアルミニウム、インジウム、およびガリウムから選択され、前記V族典型元素はアンチモン、ヒ素、およびは燐から選択されることを
特徴とする請求項１ないし６のいずれか１項に記載の方法。
【請求項８】
III族およびV族典型元素の前記分子線を遮ることなしに、III族およびV族典型元素の２元、３元または４元化合物を含む更なる層が生成されることを
特徴とする請求項１ないし７のいずれか１項に記載の方法。
【請求項９】
約５０から約３００の層が生成されることを
特徴とする請求項１ないし８のいずれか１項に記載の方法。
【請求項１０】
半導体レーザまたは光検出器を前記基板の上に生成することを
特徴とする請求項１ないし９のいずれか１項に記載の方法。
【請求項１１】
複数の層を含むオプトエレクトロニック半導体素子であって、
少なくとも２つの層は、
基板(２３０)を真空チャンバ(２００)の中に導入し、
前記基板(２３０)を第１の温度にもって行き、
第１のエピタキシャル層を生成し、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第１の材料を含み、
前記基板(２３０)を前記第１の温度よりも低い温度の第２の温度にもって行き、III族およびV族典型元素の前記分子線を遮り、
前記基板(２３０)を第３の温度にもって行き、
第２のエピタキシャル層を生成し、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第２の材料を含むことによって得られる
半導体素子。
【請求項１２】
前記基板(２３０)の上に堆積される前記層は、アルミニウム、インジウム、ガリウム、アンチモン、ヒ素、および燐のいずれか一つまたは複数を含むことを
特徴とする請求項１１に記載の半導体素子。
【請求項１３】
前記第１の層（Ａ）と前記第２の層（Ｂ）との間のインタフェース（Ｇ）に０．２原子百分率（アトミックパーセント：ａｔ％）より低い密度のインジウムが存在することを
特徴とする請求項１１または１２に記載の半導体素子。
【請求項１４】
約５０から約１０００までの層を含むことを
特徴とする請求項１３に記載の半導体素子。
【請求項１５】
約３００から約９００までの層を含むことを
特徴とする請求項１４に記載の半導体素子。
【請求項１６】
前記第１の層（Ａ）は光反射構造(ＤＢＲ)の部分であり、前記第２の層（Ｂ）は光放出または光吸収能動媒体(ＡＲ)の部分であることを特徴とする
請求項１１ないし１５のいずれか１項に記載の半導体素子。
【請求項１７】
量子カスケードレーザおよび量子カスケード検出器のいずれか一方または双方を有することを
特徴とする請求項１１ないし１６のいずれか１項に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分子線エピタキシーによって半導体ヘテロ構造を製造するための方法に関する。
【背景技術】
【０００２】
本発明は、以下のステップを有する。それらは、第１の真空チャンバの中に基板を導入するステップと、その基板を第１の温度まで加熱するステップと、第１のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含む第１の材料を含むステップと、第２のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物から構成される第２の材料を含むステップである。
【０００３】
非特許文献１は、異なる格子定数および／または異なるバンドギャップエネルギーを有する複数の異なる材料から作られる半導体素子の製造を開示している。両方の材料の間のインタフェースでは、価電子帯および／または伝導帯のエネルギー準位にステップが生ずる。その結果、層の境界に垂直な方向で電気輸送が遮られる可能性がある。しかし、個々の層の内部ではその輸送は更に維持される。異なるバンドギャップエネルギーを有する複数の半導体層を１層ずつ上に堆積させることにより、これらの層の内部に次元の量子効果を作り出すことが可能である。これは、電荷キャリアの波動ベクトルが、層方向に垂直な方向に量子化されることを意味している。
【０００４】
設立される離散的エネルギー準位の位置は層の厚さで変化するので、電気的性質ばかりでなく、光学的性質も影響を受ける。従って、半導体ヘテロ構造を用いて、高い電子移動度を持つトランジスタ、半導体レーザ、発光ダイオード、ルミセッセンスダイオード、フォトダイオード、および量子カスケード検出器を製造することが可能である。
【０００５】
エピタキシャル成長法は、ヘテロ構造の製造に用いることができる。これは、半導体層の構成元素は分子線として基板表面の上に向けられ、そこでそれらは合成されて対応する層材料を形成することを意味する。この場合、成長層の結晶構造は、下地層または基板の結晶構造の影響を受けて、著しく結晶欠陥フリーに成長できる。ヘテロ構造、すなわち、異なる化学組成を有し、またその結果、異なる格子定数および異なるバンドギャップエネルギーを有する層を生成するために、個々の分子線の強度は、成長を行う間、事前に決めることができる時間間隔で変更される。これは、例えば、蒸発源に供給するエネルギーを増加または低減することにより行うことができる。さらに、可動ダイヤフラムによって源（ソース）の出口開口を少なくとも部分的に塞ぐこと、この様な方法で流れ出る分子線の強度を制御することが知られている。
【０００６】
通常は、可動ダイヤフラムによって、層組成を比較的小さな範囲で適応的に変化させることはできるが、分子線の組成をより大きく変化させるには、少なくとも１つの蒸発源の温度を適応的に変化させること、および／またはその蒸発源から流れ出る流れを測定することが必要である。更に、基板上への半導体層の成長は、この時間間隔の間は不可能である。同時に、個々の成分が、この時点までに基板上に堆積した半導体層からガス放出（ｏｕｔｇａｓｓｉｎｇ）する危険が存在する。前記成分としては、アンチモン、ヒ素または燐があり得る。このガス放出は、層の化学量論的組成を変化させて、過剰になった金属によって層の電子的性質および／または光学的性質を変化させるという効果を有する。
【０００７】
この問題を解決するために、成長の中断の間に、半導体層構造が成長する方向へ５族典型元素の連続的な流れを保持することで、層構造の材料の損失を補償することが非特許文献２から知られている。５族典型元素の流れは、アンチモンおよび／またはヒ素および／または燐を含むことができる。
【０００８】
しかしながら、この手順に関する不利な点は、成長の中断の間に衝突（impinge）する分子線もまた不純物を導入し、その不純物は、異なる組成を有する２つの半導体層の間のインタフェースに望ましくない中間層を形成し得るという点である。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｋｌａｕｓ  Ｐｌｏｏｇ，“Ｍｉｋｒｏｓｋｏｐｉｓｃｈｅ  Ｓｔｒｕｋｔｕｒｉｅｒｕｎｇ  ｖｏｎ  ＦｅｓｔＫｏｅｒｐｅｒｎ  ｄｕｒｃｈ  Ｍｏｌｅｋｕｌａｒｓｔｒａｈｌ−Ｅｐｉｔａｘｉｅ  ［Ｍｉｃｒｏｓｃｏｐｉｃ  ｓｔｒｕｃｔｕｒｉｎｇ  ｏｆ  ｓｏｌｉｄｓ  ｂｙ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ］”，Ａｎｇｅｗ．Ｃｈｅｍ．１００（１９８８），ｐｐ.６１１−６３９.
【非特許文献２】Ｃ．Ｔ．Ｆｏｘｏｎ  ａｎｄ  Ｂ．Ａ．Ｊｏｙｃｅ，“Ｉｎｔｅｒａｃｔｉｏｎ  ｋｉｎｅｔｉｃｓ  ｏｆ  Ａｓ４  ａｎｄ  Ｇａ  ｏｎ  ｛１００｝  ＧａＡｓ  ｓｕｒｆａｃｅｓ  ｕｓｉｎｇ  ａ  ｍｏｄｕｌａｔｅｄ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｔｅｃｈｎｉｑｕｅ”，Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  ５０  （１９７５），ｐｐ.４３４−４５０.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従って、本発明の目的は、成長を中断している間の半導体表面の汚染を防止することである。
【課題を解決するための手段】
【００１１】
前記目的は、本発明に従って、分子線エピタキシーによって半導体ヘテロ構造を製造するための方法によって達成される。本方法は、以下のステップを有する。それらは、第１の真空チャンバの中に基板を導入するステップと、基板を第１の温度まで加熱するステップと、第１のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を含み少なくとも１つの分子線から堆積される第１の材料を含むステップと、基板を第２の温度まで冷却するステップであって、III族およびV族典型元素の前記分子線が遮られるステップと、基板を第３の温度まで加熱するステップと、第２のエピタキシャル層を生成するステップであって、当該第２の層は、III族およびV族典型元素の２元、３元または４元化合物を含み、少なくとも１つの分子線から堆積される第２の材料を含むステップとである。
【００１２】
さらに、前記目的は、複数の層を含むオプトエレクトロニック半導体素子によって達成される。ここでは、少なくとも２つの層は、基板が真空チャンバの中に導入され、基板は第１の温度にもって行かれ、第１のエピタキシャル層が生成され、当該層は、III族およびV族典型元素の２元、３元または４元化合物含む第１の材料を含み、基板は第１の温度よりも低い第２の温度にもって行かれ、ここではIII族およびV族典型元素の前記少なくとも１つの分子線が遮られ、基板は第３の温度にもって行かれ、第２のエピタキシャル層が生成されことで得ることができる。ここで、前記第２の層は、III族およびV族典型元素の２元、３元または４元化合物を含む第２の材料を含む。
【００１３】
本発明の以下の記述においては、基板という用語は、初期に使用されるキャリア材料に対してばかりではなく、上に半導体材料の１つのまたは複数の層が既に堆積しているキャリア材料に対しても使用している。このような層は電子的に活性な層であってもよいし、または初期に使用したキャリア材料とその上に堆積した層の格子定数の間の格子不整合を低減することができるバッファ層であってもよい。この場合には、半導体材料として、３族および５族典型元素の２元、３元、または４元化合物を使用することができる。従って、基板の表面は、最後に堆積された半導体層の表面であって、周囲に露出された表面であってもよい。
【００１４】
半導体ヘテロ構造を製造するための公知の方法は、分子線から作られる単結晶半導体層のエピタキシャル成長には、例えば４００℃から７００℃の間に温度を上昇させる必要があるという事実に基づいている。しかしながら、前記温度の上昇は、対応する分子線が中断された時には、既に生成されている半導体ヘテロ構造の構成元素を蒸発させる、すなわち、ガス状態に変換し戻すという効果を有する。これは、例えば、アンチモン、ヒ素、または燐等の５族典型元素に関して起こり得る。
【００１５】
公知の方法では成長の中断の間は半導体ヘテロ構造を冷却することは可能でないことを前提としており、本発明に従えば、これは正しくないと認識された。これは、この方法では、半導体ヘテロ構造の周囲に存在する残留ガスからの不純物が、最後に堆積した層の表面の方に向かい、それによって、層の表面を相当大きな程度にまで汚染すると推測されるからである。しかしながら、本発明によって、半導体層を有する基板を、構成元素の蒸気圧が十分に低く気相への変換が相当程度防止される温度に冷却することで、不純物を低減したインタフェースを製造することができるということが認識された。その結果、分子線の安定化を同時に止めることができ、従って、最後に堆積した半導体層の表面の上に、分子線と一緒に不純物が輸送されることはない。
【００１６】
ここで提案する方法に従った、本発明のいくつかの実施形態においては、公知のヒ素ドラッグ効果（Ａｓ−ｄｒａｇ  ｅｆｆｅｃｔ）は、防止、または少なくとも低減することができる。前記効果は、蒸発源から意図に反して流れ出るインジウム等の不純物が、別の分子線（ヒ素ビームおよび／またはアンチモンビーム等）とともに、基板の表面の上に輸送されるという事実によって生ずる。本発明では、成長の中断の間にはヒ素ビームも遮ることを提案しているので、この汚染は回避される。しかしながら、ヒ素ビームを遮るためには、半導体ヘテロ構造からのヒ素の蒸発を防止するために、温度を下げる必要がある。この場合には、非常に驚くべきことに、この温度低減は、残留ガスからの不純物が半導体ヘテロ構造の表面に大量に付着させるという効果を有するものではないことが見出された。
【００１７】
本発明の１つの実施形態においては、基板を第２の真空チャンバの中に転送することによって全ての分子線を遮ることができる。この目的のために、それ自体は公知のやり方によって、ベローズ封止マニピュレータおよび／または磁気結合転送棒を使用することができる。従って、きつい封止（ｔｉｇｈｔ−ｆｉｔｔｉｎｇ  ｓｅａｌ）をもたらすスライドによって、第２の真空チャンバは、半導体層が分子線から基板の上に堆積される第１の真空チャンバから隔離することができる。この場合には、第２の真空チャンバは、基板を格納するために専用に設計された真空チャンバであってもよく、あるいは、基板の上で他のコーティング方法または測定方法を実行することができる真空チャンバであってもよい。
【００１８】
本発明のいくつかの実施形態においては、前記第２の真空チャンバの中の残留ガス圧力は５×１０−９ミリバールよりも低い。本発明のいくつかの実施形態においては、前記第２の真空チャンバの中の残留ガス圧力は５×１０−１０ミリバールよりも低い。本発明のいくつかの実施形態においては、窒素および／または酸素および／または水蒸気の分圧はさらに低く、例えば１×１０−１１ミリバールよりも低い。
【００１９】
本発明の更なる実施形態においては、分子線は、基板と分子線の源（ソース）の間にダイヤフラムを配置することで遮ることができる。この方法では、複雑な、かつ障害を被りやすい、第２の真空チャンバの中への基板の転送を避けることができる。その結果、より短時間の成長の中断が可能になる。
【００２０】
本発明に従って提案されている方法は、オプトエレクトロニック半導体素子の製造のために使用することができる。これらの素子は、例えば、フォト検出器および／または半導体レーザである。これらの公知のオプトエレクトロニック半導体素子は、例えば、約５０から約３００の個別の層を含むことができ、そして約１μｍから約９μｍまでの合計の厚さを有することができる。この場合には、それぞれの個々の層は、３族または５族典型元素（アルムニウム、インジウム、ガリウム、アンチモン、ヒ素、および／または燐、等）の２元、３元、または４元化合物を含む。この場合、当然のことながら、半導体層の中またはそのインタフェースに、少量の不純物が更に存在し得るということは当業者にはよく知られていることである。前記不純物は、炭素、水素、酸素および／または窒素からなる可能性がある。しかしながら、それらの量は１原子層より少なく、これはすなわち、望ましくない中間層は形成されないということである。
【００２１】
本発明に従って提案されている方法はまた、より多くの個別の層および／またはより厚い厚さを有する半導体素子を製造するために使用することができる。これは、本発明に従って提案されている成長の中断は、もっと長い時間（例えば、夜通し）続けることができるからである。その結果、単一の稼働日で以前に可能であった場合と比較して、より多くの個別の層を生成することが可能になる。その結果、約３００から約１０００の個別の層、および約９μｍから約３０μｍの合計の厚さを有するオプトエレクトロニック半導体素子を製造することもまた可能である。
【００２２】
本発明は、図および典型的な実施形態を参照して、以下でより詳細に説明されるであろう。これらは本発明の一般的な概念を限定するものではない。
【図面の簡単な説明】
【００２３】
【図１】提案している方法を実行するために使用することができる装置の典型的な実施形態を示す図である。
【図２】公知の半導体レーザの製造方法を示す図である。
【図３】半導体レーザに対する本発明に従った製造方法を示す図である。
【図４】公知の方法に従って製造された半導体レーザの深さ分解（ｄｅｐｔｈ−ｒｅｓｏｌｖｅｄ）元素分析を示す図である。
【図５】本発明に従った方法に従って製造される半導体レーザの深さ分解元素分析を示す図である。
【図６】公知の半導体レーザと、本発明に従った半導体レーザとに対するＸ線構造解析、および理論計算を比較して示す図である。
【図７】本発明に従った半導体レーザの効率を公知の半導体レーザと比較して示す図である。
【発明を実施するための形態】
【００２４】
図１は第１の真空チャンバ２００を示し、その中に基板２３０を導入することができる。基板２３０は、マニピュレータ１５０の上に配置することができる。マニピュレータ１５０によって、１つのまたは複数の空間的方向に、回転および／または横方向変位を与えることができる。適切な基板２３０の実施例は、サファイアまたはＧａＳｂを含み、その表面の上に、約３μｍから約１１μｍまでの合計の厚さを有する、少なくとも２（しかし、約５０から約３００までが望ましい）層の半導体層が堆積される。半導体ヘテロ構造が完成した後に、ＧａＳｂ基板は除去することができ、または半導体ヘテロ構造とともに単一化（ｓｉｎｇｕｌａｔｅ）して素子を形成することができる。
【００２５】
真空チャンバ２００は１つ以上の真空ポンプ(図示せず)によって排気される。例として、ターボ分子ポンプ、イオンゲッターポンプ、チタンサブリメーションポンプ、クライオポンプ、または、それ自体は公知の更なる真空ポンプがこの目的には適切である。真空チャンバ２００の中の背景圧力は、５×１０-９ミリバール（ｍｂar）より低くすることができ、本発明のいくつかの実施形態においてはまた、５×１０-１０ミリバールより低くすることができる。イオン化圧力計１３０は背景圧力を測定するために利用可能である。オプションとして、残留ガスの個々の成分の分圧を測定するために、４重極質量分析計１３５を設けることができる。
【００２６】
蒸発源またはエフュージョンセル１００、１０５、１１０、および１１５は、表面が覆われる（コートされる）基板２３０の表面に向かい合って配置される。本エフュージョンセルの数は図示された数に限定されるものではない。むしろ、本発明の個々の実施形態では、より多くの、またはより少ないエフュージョンセルまたは蒸発源１００、１０５、１１０、および１１５を設けることができる。
【００２７】
個々の蒸発源１００、１０５、１１０、または１１５の構成は公知である。蒸発源は、一般的に、分子線を形成しよとする材料（すなわち、例えば、アルミニウム、インジウム、ガリウム、アンチモン、ヒ素または燐）のリザーバを有する。前記材料は加熱デバイスによって加熱することができ、加熱されて個々の原子または分子がリザーバから基板２３０の方向に蒸発して行く。ビーム強度を制御するために、例えば、供給する加熱エネルギーを変化させ、または出口開口のところにダイヤフラムを設けることができる。蒸発源から放出される分子線の強度を測定するために、例えばイオン化圧力計１４０を使用することができ、この圧力計は、マニピュレータ１５０を回転させることにより、基板２３０の代わりに、蒸発源１００、１０５、１１０、および１１５からのビームの中にもって行くことができる。
【００２８】
オプションとして、基板２３０の表面を処理するため又はコートするための更なるデバイス１２０を設けることができる。これらは、例えば、プラズマ生成器、スパッタリング源等である。
【００２９】
全ての蒸発源１００、１０５、１１０、および１１５からの分子線を同時に遮るために、例えば、ダイヤフラム２２０を使用することができる。前記ダイヤフラムは、例えばアイリスダイヤフラムである。または、前記ダイヤフラムは、それ自体は公知の方法での回転または平行移動によって、蒸発源１００、１０５、１１０、および１１５の出口開口と基板２３０の表面との間に移動させることが可能である。この方法では、分子線は、ダイヤフラム２２０に突き当たり、基板２３０の表面には到達しない。
【００３０】
図示した実施例では、真空チャンバ２００は、スライド２１０によって第２の真空チャンバ３００に接続される。この場合には、スライド２１０によって真空チャンバ２００と真空チャンバ３００との間の大幅な気密封止が可能になる。スライド２１０が開放された場合には、転送棒２４０(実施例として示してある)によって基板２３０を２つの真空チャンバの間で転送することができる。５×１０−９ミリバールより低い、または５×１０−１０ミリバールより低い背景圧力を生成するために、真空チャンバ３００も同様に、１つ以上の真空ポンプを有することができる。従って、蒸発源１００、１０５、１１０、および１１５からの分子線を遮るために、成長の中断の間、基板２３０は、真空チャンバ３００の中で、閉じたスライド２１０の背後に位置することができる。この方法では、極めて単純な方法で、蒸発源の少なくとも１つを設定すること、および／またはイオン化圧力計１４０によってそれらの流れを測定することができる。
【００３１】
図２および図３は、半導体レーザの製造方法を示す。この場合には、図示した半導体レーザは、約９μｍの合計の厚さを有する約３００の個別の層から構成される半導体ヘテロ構造を含む。
【００３２】
この場合には、半導体ヘテロ構造はまた、複数の機能領域に更に分割される。２つの機能領域の製造に関して以下で説明を行う。これは、半導体レーザの能動領域ＡＲに関係し、能動領域はＧａ０．７６Ｉｎ０．２４ＳｂおよびＡｌ０．３Ｇａ０．７Ａｓ０．０３Ｓｂ０．９７から構成される複数の個別の層を含む。この場合には、個々の層は、５つの蒸発源からの分子線の強度を適応的に変化させることにより基板上に連続して生成することができる。５つの蒸発源は、可動ダイヤフラムによってインジウム、アルミニウム、ガリウム、ヒ素、およびアンチモンを供給する。
【００３３】
さらに、ブラッグ反射器ＤＢＲの製造が示されている。この場合には、ブラッグ反射器ＤＢＲは、ＧａＳｂおよびＡｌＡｓ０．０８Ｓｂ０．９２を含む複数の個別の層から構成される。この場合には、個々の層は、４つの蒸発源からの分子線の強度を適応的に変化させることにより基板上に連続して生成される。４つの蒸発源は、可動ダイヤフラムによってアルミニウム、ガリウム、ヒ素、およびアンチモンを供給する。
【００３４】
図２は、以前より公知の方法を説明している。この場合には、最初に蒸発源１００、１０５、１１０、および１１５が設定される。これは、温度およびダイヤフラム位置を設定することと、流れ出る流れを測定することとを有する。
【００３５】
本方法の次のステップでは、基板（例えば、単結晶ＧａＳｂ）が真空チャンバ２００の中に導入され、必要な温度（例えば、約４００℃から約７００℃まで）にもって行かれる。
【００３６】
その後に、最初にブラッグ反射器ＤＢＲの層が連続して堆積される。ここでは、個々の層の化学組成の変化は、分子線の組成を変化させることにより達成される。これは、関連した蒸発源１００、１０５、１１０、および１１５の出口のところで可動ダイヤフラムを周期的に開閉することにより行われる。ブラッグ反射器ＤＢＲが完全に生成された後に、最後の層Ａが基板２３０の表面を形成する。
【００３７】
その後、公知の方法では、レーザ構造ＡＲの生成に関連する蒸発源の設定を行うため、個々の層の成長を中断する。この場合には、この設定の操作は、例えば、源（ソース）材料の温度を設定すること、少なくとも１つのダイヤフラム位置を決定すること、および／または蒸発源の内の１つの蒸発源から流れ出る流れを測定することを有する。
【００３８】
この成長の中断の間における、半導体ヘテロ構造の構成元素のガス放出（例えば、ヒ素のガス放出）を防止するために、成長の中断を継続している間は、基板２３０の表面Ａの上への、ヒ素および／またはアンチモンの流れが保持される。しかしながら、この流れは、基板２３０の表面の上へ、不純物原子の望ましくない輸送を引き起こすことになり、従って、ＩｎＡｓＳｂを含む、望ましくない更なる層が、最後に堆積された層の表面Ａの上に形成される。
【００３９】
レーザ材料ＡＲを生成するために蒸発源が設定された後に、対応する蒸発源の出口開口でダイヤフラムを周期的に駆動することにより層が生成される。その後に、更なる層を生成することができる、または、真空チャンバ２００の内部または外部で、基板を冷却して更に処理することができる。
【００４０】
図３は、公称的に同一の半導体レーザに対する、本発明に従った製造方法を説明している。第１のステップは、ヒ素、ガリウム、アルミニウム、およびアンチモンの蒸発源１００、１０５、１１０、および１１５を設定するステップを含む。これは、温度およびダイヤフラム位置を設定することと、流れ出る流れを測定することとを有する。
【００４１】
本方法の次のステップでは、基板（例えば、単結晶ＧａＳｂ）は第１の真空チャンバ２００の中に導入される。同時にまたは後に、基板２３０は必要な温度（例えば、約４００℃から約７００℃まで）にもって行かれる。
【００４２】
その後に、最初にブラッグ反射器ＤＢＲの層が連続して堆積される。個々の層の化学組成の変化は分子線の組成を変化させることによって達成される。これは、関連する蒸発源１００、１０５、１１０、および１１５の出口で可動ダイヤフラムを周期的に開閉することにより行われる。この目的のために、インジウムビームを供給する蒸発源は、スイッチを切る、または少なくとも次第に強度を下げる（ｒａｍｐ  ｄｏｗｎ）ことができる。これは、ブラッグ反射器ＤＢＲの層構造は、公称的にはインジウムを含まず、そして、本発明に従えば、蒸発源の新たな設定に対して、より長い時間を使用することができるからである。ブラッグ反射器ＤＢＲが完全に生成された後に、最後の層Ａはブラッグ反射器の終端を形成し、また、同時に一時的に基板２３０の表面も形成する。
【００４３】
本発明に従った方法に従えば、基板２３０の温度は、その後に、半導体ヘテロ構造の個々の元素が、基板２３０の表面Ａからそれほど大量には蒸発しない程度に下げられる。この場合には、温度の選定は、成長の中断の継続時間に依存したやり方で行う、および／または層構造またはその表面の組成に依存したやり方で行うことができる。
【００４４】
その後に、V族典型元素（ヒ素およびアンチモン等）を含む分子線を含めて、全ての分子線をスイッチオフすることができる。これは、基板２３０が第１の真空チャンバ２００から第２の真空チャンバ３００の中に転送され、接続スライド２１０が閉じられることによって行われることが望ましい。いくつかの場合には、ダイヤフラム２３０を閉じることで十分である。
【００４５】
従って、第１の真空チャンバ２００の中では、基板２３０の表面に悪い影響を及ぼすことなく、蒸発源１００、１０５、１１０、および１１５を新たに設定することができる。本発明の１つの実施形態においては、インジウムビームを供給する蒸発源を、その後に活性化することができる。いくつかの場合には、蒸発源から放出されたビーム強度またはフラックスは測定することができ、また事前に決定可能な希望値に設定することができる。
【００４６】
この設定が完了した後に、スライド２１０は開放されて、基板２３０は、第２の真空チャンバ３００から第１の真空チャンバ２００の中に転送し戻される。その後に、基板２３０は第３の温度にもって行かれる。この第３の温度は、例えば、４００℃および７００℃の間にあることができる。いくつかの場合には、第３の温度はまた、第１の温度と同一の温度であってよい。同時に、表面Ａを安定化させる分子線の流れを再開して、ダイヤフラムを周期的に駆動することにより、レーザ材料ＡＲの層構造が引き続いて生成される。
【００４７】
その後に、更なる層を生成することができる。または基板を冷却し、真空チャンバ２００の内部または外部で更に処理することができる。
【００４８】
図４および図５は、２次イオン質量分析によって行った検討を示す。この目的のために、半導体ヘテロ構造に低エネルギーのイオンビーム（例えば、約２ｋｅＶから約１５ｋｅＶのセシウムイオン）を照射する。イオンボンバードメントによって放出された半導体ヘテロ構造の構成元素は質量分析計で検出することができる。半導体ヘテロ構造は、イオンボンバードメントの増加とともに連続的に分解するので、検討している半導体ヘテロ構造の深さプロファイルは、ボンバードメントの継続時間を通して記録することができる。
【００４９】
図４は、公知の製造方法に従って製造した半導体レーザの層構造の深さ分解元素分布（（ｄｅｐｔｈ−ｒｅｓｏｌｖｅｄ  ｅｌｅｍｅｎｔ  ｄｉｓｔｒｉｂｕｔｉｏｎ）  の抜粋を示す。
【００５０】
図４の図の左端は、半導体レーザの能動領域ＡＲからの抜粋を示す。能動領域ＡＲは、Ｇａ０．７６Ｉｎ０．２４ＳｂおよびＡｌ０．３Ｇａ０．７Ａｓ０．０３Ｓｂ０．９７から構成される複数の個別の層を含む。
【００５１】
図の右側部分は、ブラッグ反射器ＤＢＲの層構造からの抜粋を示す。この場合は、ブラッグ反射器ＤＢＲは、ＧａＳｂおよびＡｌＡｓ０．０８Ｓｂ０．９２を含む複数の個別の層から構成される。しかしながら、図４から見て取ることができるように、ブラッグ構造もまた、不純物としてインジウムを含み、その結果、層の結晶度（ｃｒｙｓｔａｌｌｉｎｉｔｙ）およびブラッグ反射器の性能は低下する。
【００５２】
ブラッグ反射器ＤＢＲおよび能動レーザ材料ＡＲの間には境界層Ｇが形成される。前記境界層は、ＩｎＡｓＳｂを含み、従ってこの境界層はレーザ材料ＡＲの性能、および／またはブラッグ反射器の性能を低下させる。
【００５３】
この場合には、境界層Ｇは、表面Ａを安定化させ、また表面Ａの上に不純物を輸送する、Ａｓおよび／またはＳｂの流れの結果で生ずる。従って、これらはそこに堆積する可能性がある。インジウムによる汚染は、完全な封止を果たさないスライド、または対応する蒸発源の出口での封止効果がないダイヤフラムの結果として生ずる可能性がある。
【００５４】
図５は、図４と同一の抜粋を示す。この抜粋は、本発明に従った製造方法に従って製造された半導体レーザの層構造の深さ分解元素分布である。
【００５５】
図５から、ブラッグ反射器ＤＢＲの最後の層Ａとレーザ材料ＡＲの最初の層Ｂとの間の境界層Ｇはインジウムによる汚染を含まないということが分かる。従って、ＩｎＡｓＳｂを含むインタフェースＧは形成されない。その結果、半導体ヘテロ構造の中の機械的応力（ｍｅｃｈａｎｉｃａｌ  ｓｔｒｅｓｓ）が低減する、および／または光学的性質が改善される。
【００５６】
さらに、本発明に従えば、ブラッグ反射器ＤＢＲの堆積とレーザ材料ＡＲの堆積との間の蒸発源の新たな設定に対しては、より長い時間を使用することができる。従って、インジウムビームを供給する蒸発源は、スイッチを切るか、またはスタンバイ状態へと次第に強度を下げることができる。その結果、インジウムによるブラッグ反射器ＤＢＲの汚染は低減する。
【００５７】
図６および図７は、本発明に従った方法に従って製造した半導体レーザの改善された性能を示す。この場合、図６は、Ｘ線構造解析の結果およびシミュレーションを、散乱角に対するＸ線強度の形で示している。図６の中の曲線１は、公知の半導体ヘテロ構造の測定を示す。曲線２は、本発明に従って製造した半導体ヘテロ構造の測定を示す。曲線３は、使用した半導体ヘテロ構造に対する曲線プロファイルの理論計算を示す。従って、曲線３は、理論的に達成可能な最適な結果を表している。曲線プロファイルを比較すると、３０．３５°における最大値は曲線１においては拡大されているという点に注目することができる。これは、公知の半導体ヘテロ構造におけるコヒーレントに散乱する領域は、本発明に従って製造したヘテロ構造の場合と比較して小さいということを意味する。従って、格子欠陥の数が少なくなり、結晶格子の長距離秩序（ｌｏｎｇ−ｒａｎｇｅ  ｏｒｄｅｒ）を改善することでき、歪（ｓｔｒａｉｎ）を低減することができる。
【００５８】
さらに、このＸ線構造解析は、２９．０°と３０．０°の間に、ヘテロ構造の超格子（ｓｕｐｅｒｌａｔｔｉｃｅ）によって生成された５つの周期的な最大値を示している。しかしながら、曲線プロファイル２および３だけは、更なる周期構造が前記超格子の上に重畳しているということを示している。これは、層境界、従って半導体ヘテロ接合の電子構造（ｅｌｅｃｔｒｏｎｉｃ  ｓｔｒｕｃｔｕｒｅ）は、本発明に従って製造したヘテロ構造においては、より鋭く明確であるということを意味する。
【００５９】
図７は、半導体レーザの出力パワーを半導体結晶によって吸収されたポンプパワーに対して示したものである。この場合、曲線プロファイル２１は、公知の半導体レーザを示す。曲線プロファイル２２は、公称的には同一であるが本発明に従った方法によって製造した半導体レーザを測定したものである。測定に対しては、半導体ヘテロ構造は、レーザによって光学的にポンプされ、出力パワーが測定された。この場合には、本発明に従って製造した半導体レーザは、公知の半導体レーザと比較して、同一のポンプパワーに対して大きさにおいて２倍の出力パワーを示す。さらに、最大吸収ポンプパワーは、約１０％増加され得る。線形動作範囲（すなわち、約２Ｗと約９Ｗまたは１０Ｗの吸収ポンプパワーの間）における効率は、本発明に従って提案されている半導体レーザに対しては、公知の半導体レーザの場合の約１４％から、約２２％に増加する。
【００６０】
本発明は典型的な実施形態に基づいて詳細に記述されてきた。しかしながら、本発明は示された典型的な実施形態に限定されるものではないという点が指摘されるべきである。むしろ、本発明の主題は、本発明の中心概念から逸脱することなく、変更および変形を行うことができる。従って、本記述は限定的であると見なされるべきではなく、むしろ説明的であると見なされるべきである。この場合、特許請求の範囲での「含む」／「含んでいる」という用語は、本発明のいくつかの実施形態においては更なる特徴が存在することができるという事実を排除するものではない。さらに、不定冠詞「ａ］または「ａｎ］は、複数の要素の除外を意図するものではない。
【図１】
2012513107.tif 000003
【図２】
2012513107.tif 000004
【図３】
2012513107.tif 000005
【図４】
2012513107.tif 000006
【図５】
2012513107.tif 000007
【図６】
2012513107.tif 000008
【図７】
2012513107.tif 000009
【手続補正書】
【提出日】平成23年8月22日(2011.8.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
分子線エピタキシーによって半導体ヘテロ構造を製造するための方法であって、
基板を第１の真空チャンバの中に導入するステップと、
前記基板を第１の温度に加熱するステップと、
少なくとも１つの分子線を蒸発源から供給するステップであって、前記分子線は少なくとも１つのV族典型元素を有するステップと、
少なくとも１つのIII族典型元素を有する少なくとも１つの分子線を供給するステップと、
前記分子線からの堆積によって第１のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を有する第１の材料を有するステップと、
前記基板を第２の温度に冷却するステップであって、III族およびV族典型元素の少なくとも前記分子線を遮るステップと、
前記基板を第３の温度に加熱するステップと、
少なくとも１つの分子線からの堆積によって第２のエピタキシャル層を生成するステップであって、当該層は、III族およびV族典型元素の２元、３元または４元化合物を有する第２の材料を有するステップとを
有する方法。
【請求項２】
前記分子線は、前記基板が第２の真空チャンバの中に転送されることによって遮られることを
特徴とする請求項１に記載の方法。
【請求項３】
前記分子線は、前記基板と前記分子線の源との間にブラインドが配置されることによって遮られることを
特徴とする請求項１に記載の方法。
【請求項４】
前記第１および第３の温度は、前記第２の温度よりも高いことを
特徴とする請求項１ないし３のいずれか１項に記載の方法。
【請求項５】
少なくとも１つの蒸発源の、前記放出される粒子フラックスおよび前記温度のいずれか一方または双方は、前記分子線の前記遮ることの継続時間の間に、変化され、または測定され、或いは変化及び測定されることを
特徴とする請求項１ないし４のいずれか１項に記載の方法。
【請求項６】
５×１０-９ミリバールより低い背景圧力に、前記第１および前記第２の真空チャンバのいずれか一方または双方の中がなることを
特徴とする請求項１ないし５のいずれか１項に記載の方法。
【請求項７】
少なくとも１つのIII族典型元素はアルミニウム、インジウム、およびガリウムのいずれから選択され、少なくとも１つのV族典型元素はアンチモン、ヒ素、およびは燐のいずれから選択されることを
特徴とする請求項１ないし６のいずれか１項に記載の方法。
【請求項８】
III族およびV族典型元素の前記分子線を遮ることなしに、III族およびV族典型元素の２元、３元または４元化合物のいずれかを有する少なくとも１つの追加の層が堆積されることを
特徴とする請求項１ないし７のいずれか１項に記載の方法。
【請求項９】
約５０から約３００の層が生成されることを
特徴とする請求項１ないし８のいずれか１項に記載の方法。
【請求項１０】
半導体レーザまたは光検出器のいずれかの少なくとも一部を前記基板の上に生成することを
特徴とする請求項１ないし９のいずれか１項に記載の方法。
【請求項１１】
基板上に配置された複数の層を有するオプトエレクトロニック半導体素子であって、
少なくとも２つの層は、
前記基板を真空チャンバの中に導入し、
前記基板を第１の温度にもって行き、
第１のエピタキシャル層を堆積し、当該層は、少なくとも１つのIII族典型元素およびアンチモンの２元、３元または４元化合物を有する第１の材料を有し、
前記基板を前記第１の温度よりも低い温度の第２の温度にもって行き、III族典型元素およびアンチモンの前記分子線を遮り、
前記基板を第３の温度にもって行き、
第２のエピタキシャル層を生成し、当該層は、少なくとも１つのIII族典型元素およびアンチモンの２元、３元または４元化合物を有する第２の材料を有することによって得られる
半導体素子。
【請求項１２】
前記基板の上に堆積される前記層は、アルミニウム、インジウム、およびガリウムのいずれかを有することを
特徴とする請求項１１に記載の半導体素子。
【請求項１３】
前記第１の層と前記第２の層との間のインタフェースに０．２原子百分率より低い密度のインジウムが存在することを
特徴とする請求項１１または１２に記載の半導体素子。
【請求項１４】
約５０から約１０００までの層を有することを
特徴とする請求項１３に記載の半導体素子。
【請求項１５】
約３００から約９００までの層を有することを
特徴とする請求項１４に記載の半導体素子。
【請求項１６】
前記第１の層は光反射構造の部分であり、前記第２の層は光放出または光吸収能動媒体の部分であることを特徴とする
請求項１１ないし１５のいずれか１項に記載の半導体素子。
【請求項１７】
量子カスケードレーザおよび量子カスケード検出器のいずれか一方または双方を有することを
特徴とする請求項１１ないし１６のいずれか１項に記載の半導体素子。
【国際調査報告】
2012513107.tif 000010
2012513107.tif 000011
2012513107.tif 000012
2012513107.tif 000013