(57)【要約】【課題】  入力データ信号とクロック信号に基づき、ラッチ信号を自動的に生成してＬＥＤ装置を制御する制御回路を提供する。【解決手段】  制御回路の第一制御モジュールは、入力データ信号とクロック信号に結合され、クロック信号のトリガーにより入力データ信号で伝送されるデータを一時保存するシフトレジスターを少なくとも１個含むシフトレジスターユニットと、シフトレジスターユニットに結合され、クロック信号のトリガーによりシフトレジスターに一時保存されたデータをラッチするラッチレジスターを少なくとも１個含むラッチレジスターユニットと、ラッチレジスターユニットに結合され、ラッチレジスターにラッチされたデータに基づきＬＥＤ装置を駆動するＬＥＤ駆動回路と、入力データ信号とクロック信号に結合され、入力データ信号とクロック信号に基づいてラッチ信号を生成するラッチ信号発生器とを含む。【選択図】図３
0003132346.tif 000002
【実用新案登録請求の範囲】
【請求項１】
入力データ信号とクロック信号に基づいて発光ダイオード（ＬＥＤ）装置を制御する制御回路であって、
該制御回路は少なくとも１個の第一制御モジュールを含み、該第一制御モジュールは、
入力データ信号とクロック信号に結合され、クロック信号のトリガーにより入力データ信号で伝送されるデータを一時保存するシフトレジスターを少なくとも１個含むシフトレジスターユニットと、
シフトレジスターユニットに結合され、クロック信号のトリガーによりシフトレジスターに一時保存されたデータをラッチするラッチレジスターを少なくとも１個含むラッチレジスターユニットと、
ラッチレジスターユニットに結合され、ラッチレジスターにラッチされたデータに基づきＬＥＤ装置を駆動するＬＥＤ駆動回路と、
入力データ信号とクロック信号に結合され、入力データ信号とクロック信号に基づいてラッチ信号を生成するラッチ信号発生器とを含む制御回路。
【請求項２】
前記制御回路は更に、
第一制御モジュールに結合され、入力データ信号の中に特定データパターンを添付し、所定時間の間、クロック信号のロジックレベルを一定値に維持することで入力データ信号とクロック信号を生成するマイクロプロセッサーを含み、ラッチ信号発生器は、クロック信号のロジックレベルが前記一定値を維持することと、入力データ信号に特定データパターンが含まれることを検出した場合にラッチ信号を生成する請求項１記載の制御回路。
【請求項３】
前記ラッチ信号発生器は、クロック信号のロジックレベルが前記一定値を維持する所定時間の間、入力データ信号の少なくとも１種類の信号エッジの発生回数を計数することで特定データパターンの検出を行い、発生回数が所定値に達するとラッチ信号を生成する請求項２記載の制御回路。
【請求項４】
前記マイクロプロセッサーは、入力データ信号の中の駆動データの後に特定データパターンを添付し、駆動データ送信が終了した後の所定時間の間、クロック信号のロジックレベルを一定値に維持する請求項２記載の制御回路。
【請求項５】
前記制御回路は、第一制御モジュールの後に直列接続される第二制御モジュールに結合され、前記第一制御モジュールは更に、
シフトレジスターユニットと入力データ信号に結合され、第二制御モジュールの入力データ信号としてシフトレジスターユニットの出力データまたは前記入力データ信号を選択的に出力するマルチプレクサーを含む請求項２記載の制御回路。
【請求項６】
前記マルチプレクサーは、クロック信号のロジックレベルが一定値を維持するようになった後に入力データ信号を選んで第二制御モジュールに送信し、ラッチ発生器がラッチ信号を生成した後にシフトレジスターユニットの出力データを第二制御モジュールに送信する請求項５記載の制御回路。
【請求項７】
前記ラッチ信号発生器は、クロック信号のロジックレベルが一定値を維持する所定時間の間、選択制御信号をマルチプレクサーに出力し、入力データ信号を第二制御モジュールに送信させる請求項６記載の制御回路。
【請求項８】
前記第一制御モジュールは更に、
マルチプレクサーに結合され、第二制御モジュールに伝送されたマルチプレクサーの出力をバッファリングする第一バッファー増幅器と、
クロック信号に結合され、第二制御モジュールに伝送されたクロック信号をバッファリングする第二バッファー増幅器と、を含む請求項５記載の制御回路。
【請求項９】
前記シフトレジスターユニット、ラッチレジスターユニット、ＬＥＤ駆動回路及びラッチ信号発生器をすべて１個の集積回路に統合する請求項１記載の制御回路。
【請求項１０】
前記制御回路は４本の接続線で電源レベル、接地レベル、入力データ信号及びクロック信号を伝送してＬＥＤ装置を制御する請求項１記載の制御回路。
【考案の詳細な説明】
【技術分野】
【０００１】
この考案は、入力データ信号とクロック信号に基づいて、ラッチ信号を自動的に生成し発光ダイオード（ＬＥＤ）装置を制御する制御回路に関する。
【背景技術】
【０００２】
従来のＬＥＤ装置制御には並列制御、アドレッシング制御、直列制御など三種類がある。ＬＥＤの中で各自独立したランプ装置を接続線でシステム制御端にそれぞれ接続する並列制御は、各ランプ装置を直接に制御できる点で優れているが、各ランプ装置とシステム制御端の距離が一定でないので、接続線のコストが高く、ＬＥＤ設計が複雑である欠点を有する。ランプ装置ごとにアドレスを指定するアドレッシング制御は、個々のランプ装置を制御するため別々の制御信号とアドレス信号を送らなければならないので、ランプ装置の製作・設置・保守が複雑である。ランプ装置に制御回路を増設し、更に接続回路ですべてのランプ装置を接続する直列制御は、接続線のコストを節約してランプ装置の製作工程を標準化させる長所を有するが、早期のＬＥＤ装置に直列制御を適用するためには６本もの接続回路が必要である。図１を参照する。図１は従来のＬＥＤシステム１００を表す説明図である。図１に示すように、ＬＥＤシステム１００は複数のＬＥＤ装置１０２、１０４、１０６を含み、ＬＥＤ装置１０２、１０４、１０６に用いる接続信号は電源信号Ｖｃｃ、接地信号Ｖｓｓ、データ信号ＤＡＴ、クロック信号ＣＬＫ、ラッチ信号ＬＡＴ及びイネーブル信号ＥＮなどがある。そのうち、データ信号ＤＡＴ、クロック信号ＣＬＫ、ラッチ信号ＬＡＴ及びイネーブル信号ＥＮはいずれも、長距離伝送による信号減衰を防止するためバッファー増幅器を必要とする。一方、ＬＥＤ制御にパルス幅変調（ＰＷＭ）技術を適用することが近年実現された。この技術はラッチ信号を自動的に生成し、ラッチ信号とイネーブル信号を省くことで、データ伝送量を大幅に減少させる。図２を参照する。図２はＰＷＭ技術を利用した従来のＬＥＤシステム２００を表す説明図である。従来のＬＥＤシステム２００の中のＬＥＤ装置２０２、２０４、２０６は、電源信号Ｖｃｃ、接地信号Ｖｓｓ、データ信号ＤＡＴ、クロック信号ＣＬＫを伝送する４本の信号線のみで作動できる。データ伝送量の減少を目指すＰＷＭ技術によれば、ラッチ信号の自動的生成は下記のように行われる。つまり、クロック信号が一定時間中止したかどうかをクロック中止検知回路で検知し、中止したと検出された場合にラッチ信号を生成してＬＥＤ装置を制御することである。ただし、クロック信号の中止を検出するためにはクロック中止検知回路の検知時間をあらかじめ設定しておかなければならず、このような検知時間は簡単には変更できない。すると、検知時間を長く設定すれば、送信の待ち時間が長くなって時間浪費をもたらし、検知時間を短く設定すれば、クロック信号の最低入力周波数が制限されるようになる。その結果、システムは突如の変化に対応できず、ラッチ信号を間違って生成しＬＥＤ装置を間違って発光させることも増えると予想される。
【考案の開示】
【考案が解決しようとする課題】
【０００３】
この考案は前述の問題を解決するため、入力データ信号とクロック信号に基づき、ラッチ信号を自動的に生成してＬＥＤ装置を制御する制御回路を提供することを課題とする。
【課題を解決するための手段】
【０００４】
この考案は入力データ信号とクロック信号に基づいて発光ダイオード（ＬＥＤ）装置を制御する制御回路を提供する。該制御回路は少なくとも１個の第一制御モジュールを含む。該第一制御モジュールは、入力データ信号とクロック信号に結合され、クロック信号のトリガーにより入力データ信号で伝送されるデータを一時保存するシフトレジスターを少なくとも１個含むシフトレジスターユニットと、シフトレジスターユニットに結合され、クロック信号のトリガーによりシフトレジスターに一時保存されたデータをラッチするラッチレジスターを少なくとも１個含むラッチレジスターユニットと、ラッチレジスターユニットに結合され、ラッチレジスターにラッチされたデータに基づきＬＥＤ装置を駆動するＬＥＤ駆動回路と、入力データ信号とクロック信号に結合され、入力データ信号とクロック信号に基づいてラッチ信号を生成するラッチ信号発生器とを含む。
【考案の効果】
【０００５】
この考案は、入力データ信号とクロック信号に基づき、ラッチ信号を自動的に生成してＬＥＤ装置を制御することで、送信の待ち時間を短くするとともにクロック信号の最低入力周波数にかかる制限をなくし、従来の技術より優れた弾力性と信頼性を創造する。
【考案を実施するための最良の形態】
【０００６】
かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
【０００７】
図３を参照する。図３はこの考案によるＬＥＤ装置の制御回路３００を表す説明図である。図３に示すように、ＬＥＤ装置３０２を制御する制御回路３００は、複数の制御モジュールとマイクロプロセッサー３０８を具備する。注意すべきは、図３は相互に直列接続した第一制御モジュール３０４と第二制御モジュール３０６のみ示すが、それに限らず、相互に直列接続した複数の第一制御モジュール３０４を第二制御モジュール３０６の前に結合させる構造もこの考案の範囲に属する。入力データ信号ＤＡＴとクロック信号ＣＬＫを生成するマイクロプロセッサー３０８は、入力データ信号ＤＡＴの中の駆動データの後に特定のデータパターンを添付し、所定時間の間、クロック信号ＣＬＫのロジックレベルを一定値に維持する。第一制御モジュール３０４は更にシフトレジスターユニット３１２と、ラッチレジスターユニット３１４と、ＬＥＤ駆動回路３１６と、ラッチ信号発生器３１８と、マルチプレクサー（ＭＵＸ）３１９と、第一バッファー増幅器３２１と、第二バッファー増幅器３２２とを具備する。そのうちシフトレジスターユニット３１２は、クロック信号ＣＬＫのトリガーにより入力データ信号ＤＡＴで伝送されたデータを一時保存する複数のシフトレジスター３０２ａ、３０２ｂ、３０２ｃを含む。例えば、クロック信号ＣＬＫのトリガーを受けると、シフトレジスター３０２ａはその一時保存データをシフトレジスター３０２ｂに出力し、その代わりに入力端からのデータを受信して一時保存データとする。シフトレジスターの動作は周知のとおりであるため、ここでその説明を省略とする。ラッチレジスターユニット３１４は複数のラッチレジスター３２２ａ、３２２ｂ、３２２ｃを含み、ラッチレジスター３２２ａ、３２２ｂ、３２２ｃはラッチ信号ＬＡＴのトリガーにより相応のシフトレジスター（３２０ａ、３２０ｂ、３２０ｃ）に一時保存されたデータをラッチする。注意すべきは、図３は３個のシフトレジスターと３個のラッチレジスターを示しているが、この考案ではシフトレジスターとラッチレジスターの個数はそれに限らない。
【０００８】
ＬＥＤ駆動回路３１６は、ラッチレジスター３２２ａ、３２２ｂ、３２２ｃにラッチされたデータに基づいてＬＥＤ装置３０２を駆動する。この考案では、ラッチ信号発生器３１８は入力データ信号ＤＡＴ及びクロック信号ＣＬＫに基づいて所要のラッチ信号ＬＡＴを生成する。詳しく言えれば、クロック信号ＣＬＫが一定のロジックレベルを維持し、かつ入力データ信号ＤＡＴに特定データパターンが含まれると検出した場合に、ラッチ信号ＬＡＴを生成する。一方、ラッチ信号発生器３１８はマルチプレクサー３１９を制御してシフトレジスターユニット３１２の出力データ、または入力データ信号ＤＡＴを選択的に出力させる。その後、第一バッファー増幅器３２１と第二バッファー増幅器３２３はマルチプレクサー３１９の出力とクロック信号ＣＬＫをバッファリングし、当制御モジュールに直列接続された次の制御モジュール（例えば第二制御モジュール３０６）の入力端での信号強度を維持すると同時に、入力データ信号ＤＡＴとクロック信号ＣＬＫに一定の遅延を持たせ、入力データ信号ＤＡＴとクロック信号ＣＬＫの間に不要の位相差を生じさせないことで、システムの安定性を保つ。ここで注意すべきは、次の制御モジュールへの送信が不要とされれば、第二制御モジュール３０６はマルチプレクサー３１９、第一バッファー増幅器３２１、第二バッファー増幅器３２３を除いた第一制御モジュール３０４の残りすべての素子のみ含んでよい。そのため、第二制御モジュール３０６の素子と動作に関する説明をここで省略とする。
【０００９】
図４を参照する。図４は図３に示す制御回路３００の入力データ信号ＤＡＴ、クロック信号ＣＬＫ及びラッチ信号ＬＡＴのタイミング図である。以下はクロック信号ＣＬＫの立ち上がりエッジでシフトレジスターをトリガーするとする。もっともこの考案はそれに限らず、クロック信号ＣＬＫの立ち下りエッジでシフトレジスターをトリガーすることも当然可能である。図４に示すように、時点Ｔ１の前には、マイクロプロセッサー３０８は駆動データ（図４に示すＤＡＴ’）を含んだ入力データ信号ＤＡＴを継続的に生成しながら通常のクロック信号ＣＬＫを維持し、マルチプレクサー３１９はシフトレジスターユニット３１２の出力データを出力する。この場合、第一制御モジュール３０４と第二制御モジュール３０６の中のシフトレジスターユニットはクロック信号ＣＬＫの立ち上がりエッジによってトリガーされ、入力データ信号ＤＡＴの中の駆動データは、すべてのシフトレジスターに所要の駆動データが一時保存されるようになるまで、第一制御モジュール３０４と第二制御モジュール３０６の中のシフトレジスターに送信される。そのため、時点Ｔ１の前には、ラッチ信号ＬＡＴは安定した電圧レベル（例えば図４に示すような高電圧レベル）を維持することで、駆動データが所定送信先に届く前にラッチレジスターを間違ってトリガーし、ＬＥＤ駆動回路３１６を間違って駆動してＬＥＤ装置３０２を間違って発光させることを防止する。もっともその代わりに、ラッチ信号ＬＡＴを低電圧レベルに維持することでラッチレジスターの作動を防止することも可能である。また、高電圧レベルと低電圧レベル以外、ラッチ信号ＬＡＴに適する電圧レベルはすべて利用可能である。
【００１０】
駆動データが所定送信先に届いた後（すなわち時点Ｔ１に駆動データの伝送が完了したとき）、マイクロプロセッサー３０８は所定時間Ｔ内にクロック信号ＣＬＫのロジックレベルを一定値（ここで「１」とする。「０」も可能）に保ち、ロジックレベル「１」のクロック信号ＣＬＫを受けると、ラッチ信号発生器３１８はそれに基づきマルチプレクサー３１９によるシフトレジスターユニット３１２出力データの出力を中止させ、その代わりに入力データ信号ＤＡＴを第二制御モジュール３０６に出力させる。この場合、入力データ信号ＤＡＴには特定のデータパターンＰＡＴが含まれる。ここで８個の立ち上がりエッジを有するパルス信号を特定データパターンＰＡＴとする。そうすれば、一定のロジックレベルを有するクロック信号ＣＬＫと特定データパターンＰＡＴを受信すると、すなわちクロック信号ＣＬＫのロジックレベルが「１」である間に８個の立ち上がりエッジを有するパルス信号を検出すると（時点Ｔ２）、ラッチ信号発生器３１８は低レベルパルスを有するラッチ信号ＬＡＴを生成してすべてのラッチレジスターに出力する。このような低レベルパルスを有するラッチ信号ＬＡＴを受信すると、ラッチレジスターは相応のシフトレジスターをラッチし、ＬＥＤ駆動回路３１６を駆動してＬＥＤ装置３０２の動作を制御する。その後、所定時間Ｔがたった後、クロック信号ＣＬＫは通常状態に戻り、入力データ信号ＤＡＴの中の駆動データは再びすべてのシフトレジスターに送信される。そのため、特定データパターンＰＡＴの周波数が高ければ高いほど、ラッチ信号ＬＡＴの発生時間は時点Ｔ１に近づいてきて、送信の待ち時間もそれにつれて短くなる。クロック信号ＣＬＫと入力データ信号ＤＡＴはマイクロプロセッサー３０８で制御できるので、ラッチ信号ＬＡＴの出現時点はシステムの負荷状態に基づき随時に調整することができる。そのため、クロック信号ＣＬＫには最低入力周波数の制限がなくなり、従来の技術より優れた弾力性と信頼性を確保できる。また、制御回路３００は電源レベルＶｃｃ、接地レベルＶｓｓ、入力データ信号ＤＡＴ及びクロック信号ＣＬＫを伝送する４本の接続回路のみでＬＥＤ装置３０２を制御できる。注意すべきは、回路の集積化を向上させるため、シフトレジスターユニット３１２、ラッチレジスターユニット３１４、ＬＥＤ駆動回路３１６及びラッチ信号発生器３１８を一枚のチップに統合することも可能である。
【００１１】
更に注意すべきは、入力データ信号ＤＡＴとクロック信号ＣＬＫに基づいてＬＥＤ装置３０２を制御するすべて可能な方法はいずれもこの考案の範囲に属する。例えば、特定データパターンＰＡＴは８個の立ち上がりエッジを有するパルス信号に限らず、その検知も立ち上がりエッジ検知に限らず、その代わりに立ち下りエッジ検知、ないしは信号レベル変換計数、信号周波数の測定などを利用することはいずれも可能である。すなわち、設計上の要求に応じて特定データパターンＰＡＴの波形を変更することが可能であり、ラッチ信号発生器３１８の検出できる信号はいずれもこの考案の特定データパターンＰＡＴに適する。なお、前述のラッチレジスターは低レベルパルスのラッチ信号ＬＡＴを受信した場合にラッチするとされるが、高レベルパルスのラッチ信号ＬＡＴを受信した場合にラッチすると設定しても可能である。言い換えれば、特定データパターンＰＡＴを検出する前にラッチ信号の低電圧レベルを保ち、特定データパターンＰＡＴを検出した後に高レベルパルスのラッチ信号ＬＡＴを生成してラッチレジスターを作動させることも、この考案の範囲に属する。
【００１２】
以上はこの考案に好ましい実施例であって、この考案の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この考案の精神の下においてなされ、この考案と等価な効果を有するものは、いずれもこの考案の実用新案登録の範囲に属するものとする。
【産業上の利用可能性】
【００１３】
この考案は入力データ信号とクロック信号に基づき、ラッチ信号を自動的に生成してＬＥＤ装置を制御する。
【図面の簡単な説明】
【００１４】
【図１】従来のＬＥＤシステムを表す説明図である。
【図２】ＰＷＭ技術を利用した従来のＬＥＤシステムを表す説明図である。
【図３】この考案によるＬＥＤ装置の制御回路を表す説明図である。
【図４】図３に示す制御回路の入力データ信号ＤＡＴ、クロック信号ＣＬＫ及びラッチ信号ＬＡＴのタイミング図である。
【符号の説明】
【００１５】
１００、２００      ＬＥＤシステム
１０２、１０４、１０６、２０２、２０４、２０６、３０２  ＬＥＤ装置
３００        制御回路
３０４        第一制御モジュール
３０６        第二制御モジュール
３０８        マイクロプロセッサー
３１２        シフトレジスターユニット
３１４        ラッチレジスターユニット
３１６        ＬＥＤ駆動回路
３１８        ラッチ信号発生器
３１９        マルチプレクサー
３２０ａ−ｃ        シフトレジスター
３２１        第一バッファー増幅器
３２２ａ−ｃ        ラッチレジスター
３２３        第二バッファー増幅器
【図１】
0003132346.tif 000003
【図２】
0003132346.tif 000004
【図３】
0003132346.tif 000005
【図４】
0003132346.tif 000006