【手続補正書】
【提出日】令和2年7月11日(2020.7.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デバイスであって、
少なくとも第１及び第２の入力端子を有するマルチプレクサであって、
前記第１の入力端子において第１の入力信号を受信し、
前記第２の入力端子において第２の入力信号を受信し、
選択信号を受信し、
前記選択信号の第１の組み合わせに応答して前記第１の入力信号を出力し、
前記選択信号の第２の組み合わせに応答して前記第２の入力信号を出力し、
前記選択信号の第３の組み合わせに応答して前記第１及び第２の入力信号のアナログ加算を出力する、
ように結合される、前記マルチプレクサを含み、
前記出力されるアナログ加算が前記デバイスを試験するためのものである、デバイス。
【請求項２】
請求項１に記載のデバイスであって、
トランスミッタであって、
前記第２の入力信号を前記マルチプレクサに提供し、
第１の制御信号に応答して前記第２の入力信号の振幅を選択的に変更する、
ように結合される、前記トランスミッタと、
第２の制御信号に応答して前記トランスミッタへのクロック信号の位相を選択的に変更するように結合される位相シフタと、
を更に含み、
前記クロック信号の位相を選択的に変えることにより前記第２の入力信号の位相が選択的に調節可能である、デバイス。
【請求項３】
請求項２に記載のデバイスであって、
前記マルチプレクサの前記出力に応答して少なくとも１つのローカル信号を提供するように結合される少なくとも１つのレシーバ回路と、
前記少なくとも１つのローカル信号が前記少なくとも１つのレシーバ回路の予期される出力に合致するか否かを示すために少なくとも１つの比較信号を生成するように結合される誤差検出器と、
を更に含む、デバイス。
【請求項４】
請求項３に記載のデバイスであって、
前記第１及び第２の制御信号が前記誤差検出器からの前記少なくとも１つの比較信号に応答して制御ユニットにより提供される、デバイス。
【請求項５】
請求項４に記載のデバイスであって、
前記第２の入力信号が所定のテスト信号パターンである、デバイス。
【請求項６】
請求項５に記載のデバイスであって、
前記所定のテスト信号パターンが擬似ランダムバイナリシーケンスパターンである、デバイス。
【請求項７】
請求項４に記載のデバイスであって、
前記マルチプレクサの前記出力に結合される入力バッファを更に含み、
前記少なくとも１つのレシーバ回路が、
前記入力バッファの出力に結合される少なくとも１つの内部クロック回路と、
前記少なくとも１つの内部クロック回路の少なくとも１つの出力に結合されるクロックデータ回復ユニットと、
前記クロックデータ回復ユニットの出力に結合されるデマルチプレクサと、
を含み、
前記デマルチプレクサの出力が前記少なくとも１つのローカル信号である、デバイス。
【請求項８】
方法であって、
第１の信号を生成することと、
前記第１の信号をマルチプレクサの第１の入力端子に提供することと、
第２の信号を生成することと、
前記第２の信号を前記マルチプレクサの第２の入力端子に提供することと、
前記マルチプレクサを用いて第３の信号を前記第１及び第２の信号のアナログ加算として生成することと、
前記マルチプレクサからデバイスを試験するために前記第３の信号を提供することと、
を含む、方法。
【請求項９】
請求項８に記載の方法であって、
前記第１及び第２の信号を生成することが、
前記デバイスの出力信号を測定することと、
前記デバイスの前記出力信号が少なくとも１つの誤差を有するか否か判定することと、
前記デバイスの前記出力信号が少なくとも１つの誤差を有さないと判定することに応答して前記第１の信号の振幅と前記第２の信号の振幅と前記第２の信号の位相との少なくとも１つを調節することと、
を含む、方法。
【請求項１０】
請求項９に記載の方法であって、
前記デバイスの前記出力信号が少なくとも１つの誤差を有するか否か判定することが、
前記デバイスの前記出力信号が所定のパターンに合致するか否か判定することと、
前記デバイスの前記出力信号が前記所定のパターンに合致すると判定することに応答して前記デバイスの前記出力信号が少なくとも１つの誤差を有さないと判定することと、
を含む、方法。
【請求項１１】
請求項８に記載の方法であって、
前記第２の信号が所定のテスト信号パターンである、方法。
【請求項１２】
請求項１１に記載の方法であって、
前記所定のテスト信号パターンが擬似ランダムバイナリシーケンスパターンである、方法。
【請求項１３】
集積回路であって、
少なくとも第１及び第２の入力端子を有するマルチプレクサであって、
前記第１の入力端子において第１の入力信号を受信し、
前記第２の入力端子において第２の入力信号を受信し、
選択信号を受信し、
前記選択信号の第１の組み合わせに応答して前記第１の入力信号を出力し、
前記選択信号の第２の組み合わせに応答して前記第２の入力信号を出力し、
前記選択信号の第３の組み合わせに応答して前記第１及び第２の入力信号のアナログ加算を出力する、
ように結合される、前記マルチプレクサと、
前記マルチプレクサに結合されるトランスミッタであって、
前記第２の入力信号を前記マルチプレクサに提供し、
第１の制御信号に応答して前記第２の入力信号の振幅を選択的に変更する、
ように結合される、前記トランスミッタと、
前記トランスミッタに結合される位相シフタであって、第２の制御信号に応答して前記トランスミッタへのクロック信号の位相を選択的に変更するように構成され、前記クロック信号の前記位相を選択的に変えることにより第２の入力信号の位相が選択的に調節可能である、前記位相シフタと、
前記マルチプレクサに結合される少なくとも１つのレシーバ回路であって、前記マルチプレクサの前記出力に応答して少なくとも１つのローカル信号を提供するように構成される、前記少なくとも１つのレシーバ回路と、
前記少なくとも１つのレシーバ回路に結合される誤差検出器であって、前記少なくとも１つのローカル信号が前記少なくとも１つのレシーバ回路の予期される出力に合致するか否かを示すために少なくとも１つの比較信号を生成するように構成される、前記誤差検出器と、
前記誤差検出器に結合される制御ユニットであって、前記誤差検出器からの前記少なくとも１つの比較信号に応答して前記第１の入力信号と前記選択信号と前記第１及び第２の制御信号とを提供するように構成される、前記制御ユニットと、
を含む、集積回路。
【請求項１４】
請求項１３に記載の集積回路であって、
前記第２の入力信号が所定のテスト信号パターンである、集積回路。
【請求項１５】
請求項１４に記載の集積回路であって、
前記所定のテスト信号パターンが擬似ランダムバイナリシーケンスパターンである、集積回路。
【請求項１６】
請求項１３に記載の集積回路であって、
前記マルチプレクサの前記出力に結合される入力バッファを更に含み、
前記少なくとも１つのレシーバ回路が、
前記入力バッファの出力に結合される少なくとも１つの内部クロック回路と、
前記少なくとも１つの内部クロック回路の少なくとも１つの出力に結合されるクロックデータ回復ユニットと、
前記クロックデータ回復ユニットの出力に結合されるデマルチプレクサと、
を含み、
前記デマルチプレクサの出力が前記少なくとも１つのローカル信号である、集積回路。