(57)【要約】【課題】  本考案は、タイムシェアリングアーキテクチャを有するシグマデルタ回路を提供する。【解決手段】  タイムシェアリングアーキテクチャを有するシグマデルタ回路は、係数生成要素、シグマデルタ処理要素、及び記憶要素を有する。係数生成要素は、シグマデルタ演算の係数を生成するために用いられる。シグマデルタ処理要素は、係数生成要素により生成された係数に従い、シグマデルタ演算を実行するために用いられる。記憶要素は、シグマデルタ処理要素により実行されたシグマデルタ演算の結果を記憶するために用いられる。シグマデルタ回路は、係数生成要素、シグマデルタ処理要素及び記憶要素を通じ、複数段のシグマデルタ演算を実行するために用いられる。【選択図】  図４
0003131429.tif 000002
【実用新案登録請求の範囲】
【請求項１】
タイムシェアリングアーキテクチャを有するシグマデルタ回路であって：
シグマデルタ演算の係数を生成するために用いられる係数生成要素；
前記係数生成要素により生成された係数に従い、シグマデルタ演算を実行するために用いられるシグマデルタ処理要素；及び
前記シグマデルタ処理要素により実行されたシグマデルタ演算の結果を記憶するために用いられる記憶要素、
を有し、
前記シグマデルタ回路は、前記係数生成要素、前記シグマデルタ処理要素及び前記記憶要素を通じ複数段のシグマデルタ演算を実行するために用いられる、シグマデルタ回路。
【請求項２】
前記係数生成要素は、複数のマルチプレクサを更に有し、各マルチプレクサは：
複数の係数を受信するために用いられる複数の入力端子；
状態信号を受信するために用いられる制御端子；
複数の係数の１つを選択し、前記状態信号に従い出力するために用いられる出力端子、
を有する、請求項１記載のシグマデルタ回路。
【請求項３】
前記シグマデルタ処理要素は：
入力信号を受信するために用いられる第１の入力端子、出力信号を受信するために用いられる第２の入力端子、及び出力端子を有し、及び前記入力信号及び前記出力信号に対し加算演算を処理し演算信号を生成するために用いられる加算器；及び
前記加算器の出力端子と結合され前記演算信号を受信する入力端子、及び前記加算器の第２の入力端子と結合された出力端子を有し、前記演算信号に対し積分演算を処理し前記出力信号を生成するために用いられる積分器、
を有する、請求項１記載のシグマデルタ回路。
【請求項４】
前記積分器は：
前記演算信号を受信するために用いられる第１の入力端子、前記出力信号を受信するために用いられる第２の入力端子、及び出力端子を有し、及び前記演算信号及び前記出力信号に対し加算演算を処理し第２の演算信号を生成するために用いられる加算器；及び
前記加算器の出力端子と結合され前記第２の演算信号を受信する入力端子、及び前記加算器の第２の入力端子と結合された出力端子を有し、前記第２の演算信号を１クロック周期分遅延させ前記出力信号を生成するために用いられる遅延器、
を有する、請求項３記載のシグマデルタ回路。
【請求項５】
前記遅延器は、前記第２の演算信号をラッチし及び前記出力信号を次のクロックで出力するために用いられるＤ型フリップフロップである、請求項４記載のシグマデルタ回路。
【請求項６】
前記シグマデルタ処理要素は、前記積分器の出力と結合された量子化器を更に有し、前記量子化器は前記出力信号を量子化するために用いられる、請求項３記載のシグマデルタ回路。
【請求項７】
前記シグマデルタ処理要素は、第２のマルチプレクサを更に有し、前記第２のマルチプレクサは：
前記加算器の出力端子と結合され前記加算器の演算結果を受信する第１の入力端子；
前記記憶要素と結合され前記シグマデルタ処理要素の前のシグマデルタ演算結果を受信する第２の入力端子；
前記状態信号及びカウント信号をそれぞれ受信するために用いられる２つの制御端子；及び
前記加算器の演算結果又は前記シグマデルタ処理要素の前記前のシグマデルタ演算結果を、前記２つの制御端子で受信した前記状態信号及び前記カウント信号に従い選択し出力するために用いられる出力端子、
を有する、請求項３記載のシグマデルタ回路。
【請求項８】
前記シグマデルタ処理要素は、前記係数生成要素の出力端子と結合された第３のマルチプレクサを更に有し、前記第３のマルチプレクサは前記複数の係数の１つを選択し前記状態信号及び前記カウント信号に従い出力するために用いられる、請求項７記載のシグマデルタ回路。
【請求項９】
前記シグマデルタ処理要素は、乗算器を更に有し、前記乗算器は：
前記第３のマルチプレクサの出力端子と結合され前記第３のマルチプレクサにより出力された前記係数を受信する第１の入力端子；
前記第２のマルチプレクサと結合され前記加算器の演算結果又は前記シグマデルタ処理要素の前のシグマデルタ演算結果を受信する第２の入力端子；及び
出力端子、
を有し、
前記乗算器は、前記第３のマルチプレクサにより出力された前記係数に対し、前記加算器の演算結果又は前記シグマデルタ処理要素の前のシグマデルタ演算結果により乗算演算を処理し、前記シグマデルタ演算結果を生成するために用いられる、請求項８記載のシグマデルタ回路。
【請求項１０】
前記記憶要素はメモリーである、請求項１記載のシグマデルタ回路。
【請求項１１】
前記記憶要素はランダムアクセスメモリー（ＲＡＭ）である、請求項１記載のシグマデルタ回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、シグマデルタ回路に関し、及びより詳細には、タイムシェアリングアーキテクチャを有するシグマデルタ回路に関する。
【背景技術】
【０００２】
近年、音声処理は、中央演算処理装置（ＣＰＵ）又はデジタルシグナルプロセッサー（ＤＳＰ）のような汎用マイクロプロセッサーにより実施されている。音声処理の別の方法は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）で実施される。これは、シグマデルタ変調器の動作周波数が十分低く、ＦＰＧＡ内に簡単に実施されるからである。シグマデルタ変調器は、ノイズシェーピング機能を有し、量子化雑音を信号帯域幅内に抑え、及び信号対雑音比を更に引き上げるので、シグマデルタ変調器は、アナログ−デジタル・コンバーター（ＡＤＣ）及びデジタル−アナログ・コンバーター（ＤＡＣ）に既に広く適用されている。従って、シグマデルタ変調器は、高分解能及び中（又は低）速度を有する応用回路で一般的である。
【０００３】
図１を参照する。図１は、従来技術の１次シグマデルタ変調器１０の図である。１次シグマデルタ変調器１０は、加算器１２、積分器１３、量子化器１４、デジタル−アナログ・コンバーター１６、及びフィルター１８を有する。シグマデルタ変調器１０の動作原理は、先ず信号を大雑把に評価し誤差を計算し、そして次に積分した後、誤差が更に補償される。図１に示されるように、デジタル−アナログ・コンバーター１６の入力信号Ｉｎ１及びフィードバック信号ＳＦＢは、加算器１２へ入力され、そして減算され誤差信号Ｓｅを生成する。誤差信号Ｓｅは、積分器１３により積分され、そして次に量子化器１４により量子化される。量子化誤差は量子化された雑音を生じるので、雑音は、フィルター１８により濾波され、最終的に出力信号Ｏｕｔ１を出力する。
【０００４】
図２を参照する。図２は、従来技術の２次シグマデルタ変調器２０の図である。２次シグマデルタ変調器２０は、加算器１２、積分器１３、第２の加算器２２、第２の積分器２３、量子化器１４、デジタル−アナログ・コンバーター１６、及びフィルター１８を有する。シグマデルタ変調器２０の段数は、フィードバックループの量に依存する。図２に示されるように、デジタル−アナログ・コンバーター１６の入力信号Ｉｎ１及びフィードバック信号ＳＦＢは、加算器１２へ入力され、そして減算され誤差信号Ｓｅを生成する。誤差信号Ｓｅは、積分器１３により積分され、積分信号Ｓｉを生成する。デジタル−アナログ・コンバーター１６の積分信号Ｓｉ及びフィードバック信号ＳＦＢは、第２の加算器２２へ入力され、そして減算され、そして次に第２の積分器２３により積分され、そして量子化器１４により量子化される。量子化誤差は量子化された雑音を生じるので、雑音は、フィルター１８により濾波され、最終的に出力信号Ｏｕｔ１を出力する。従って、２次シグマデルタ変調器２０は、全体としてシグマデルタ演算を２回処理する。
【０００５】
この理由により、シグマデルタ演算の次数が増加するほど、シグマデルタ変調器の回路は、より複雑になる。図３を参照する。図３は、従来技術の５次シグマデルタ変調器３０の図である。図３に示されるように、５次シグマデルタ演算は、第１のシグマデルタ処理要素ＰＥ１、第２のシグマデルタ処理要素ＰＥ２、第３のシグマデルタ処理要素ＰＥ３、第４のシグマデルタ処理要素ＰＥ４、及び第５のシグマデルタ処理要素ＰＥ５により実行される。各シグマデルタ処理要素（ＰＥ１〜ＰＥ５）は、少なくとも乗算器、加算器、及び積分器を有する。例えば、第２のシグマデルタ処理要素ＰＥ２は、乗算器ａ（２）、ｂ（２）、ｇ（１）及びｃ（２）、積分器３３２、並びに加算器３２１及び３２２を有する。図３に示されるように、１次シグマデルタ演算は、入力信号Ｉｎ１に対し、第１のシグマデルタ処理要素ＰＥ１により処理される。そして次に２次、３次、４次、及び５次シグマデルタ演算は、入力信号Ｉｎ１に対し連続して処理される。５段のシグマデルタ演算を終えた後、結果は、量子化器３４により量子化され、そして次に遅延ユニット３７により１クロック周期分だけ遅延され、最終的に出力信号Ｏｕｔ１を出力する。入力信号Ｉｎ１に対する５段のシグマデルタ演算は、５次シグマデルタ変調器３０を通じて得られる。しかしながら、５次シグマデルタ変調器３０は、少なくとも８個の加算器、１８個の乗算器、及び５個の積分器を必要とし、これらはハードウェア面積を消費する。
【０００６】
音声処理の直接的な実施は、音声処理がｋＨｚの周波数のみを有するので、非常に多くのハードウェア面積及びコストを消費する。従って、多くの設計は、近年、中央演算処理装置（ＣＰＵ）又はデジタルシグナルプロセッサー（ＤＳＰ）のような汎用マイクロプロセッサーにより実施される。しかしそれらのハードウェアのコストは非常に高く、結果として動作周波数を上昇させ、ＦＰＧＡ内で実施することが困難である。従来技術では、複数段を有するシグマデルタ回路は、複数の加算器、乗算器、及び積分器を必要とする。より多くの段数のシグマデルタ回路が用いられるほど、より多くの加算器、乗算器、及び積分器が必要とされる。これらの要素は、製造コストだけでなくハードウェア面積も増大させる。
【考案の開示】
【考案が解決しようとする課題】
【０００７】
本考案は、タイムシェアリングアーキテクチャを有するシグマデルタ回路を提供する。
【課題を解決するための手段】
【０００８】
シグマデルタ回路は、係数生成要素、シグマデルタ処理要素、及び記憶要素を有する。係数生成要素は、シグマデルタ演算の係数を生成するために用いられる。シグマデルタ処理要素は、係数生成要素により生成された係数に従い、シグマデルタ演算を実行するために用いられる。記憶要素は、シグマデルタ処理要素により実行されたシグマデルタ演算の結果を記憶するために用いられる。シグマデルタ回路は、係数生成要素、シグマデルタ処理要素及び記憶要素を通じ、複数段のシグマデルタ演算を実行するために用いられる。
【０００９】
本考案のこれら及び他の目的は、以下の種々の図及びグラフに説明された好適な実施例の詳細な説明を読むことにより、当業者に明らかである。
【考案を実施するための最良の形態】
【００１０】
図４を参照する。図４は、本考案の実施例によるタイムシェアリングアーキテクチャを有するシグマデルタ回路４０の図である。シグマデルタ回路４０は、係数生成要素４１、シグマデルタ処理要素４４、及び記憶要素４７を有する。係数生成要素４１は、シグマデルタ演算の係数ａ、ｃ、及びｇを生成するために用いられ、また第１のマルチプレクサＭＵＸ１、第２のマルチプレクサＭＵＸ２、及び第３のマルチプレクサＭＵＸ３を有する。第１のマルチプレクサＭＵＸ１は、ｎ個の入力端子、制御端子４１１、及び出力端子４１２を有する。ｎ個の入力端子は、係数ａ［１］〜ａ［ｎ］を受信するために用いられる。制御端子４１１は、状態信号ＳＴ１を受信するために用いられる。そして出力端子４１２は、ｎ個の係数ａ［１］〜ａ［ｎ］から１つの係数を選択し出力するために用いられる。第２のマルチプレクサＭＵＸ２は、ｎ個の入力端子、制御端子４１３、及び出力端子４１４を有する。ｎ個の入力端子は、係数ｃ［１］〜ｃ［ｎ］を受信するために用いられる。制御端子４１３は、状態信号ＳＴ１を受信するために用いられる。そして出力端子４１４は、ｎ個の係数ｃ［１］〜ｃ［ｎ］から１つの係数を選択し出力するために用いられる。第３のマルチプレクサＭＵＸ３は、ｎ個の入力端子、制御端子４１５、及び出力端子４１６を有する。ｎ個の入力端子は、係数ｇ［１］〜ｇ［ｎ］を受信するために用いられる。制御端子４１５は、状態信号ＳＴ１を受信するために用いられる。そして出力端子４１６は、ｎ個の係数ｇ［１］〜ｇ［ｎ］から１つの係数を選択し出力するために用いられる。シグマデルタ処理要素４４は、係数生成要素４１により生成された係数ａ、ｃ、及びｇに従い、シグマデルタ演算を実行するために用いられる。シグマデルタ処理要素４４は、共通シグマデルタ処理要素であり、少なくとも乗算器、加算器、及び積分器を有する。図４に示されるように、シグマデルタ処理要素４４は、４個の乗算器４３１、４３２、４３３、及び４３４、２個の加算器４５及び４６、並びに積分器４２を有する。４個の乗算器４３１、４３２、４３３、及び４３４の係数は、それぞれ、係数生成要素４１により生成された係数ａ、ａ、ｇ、ｃである。出力信号Ｏｕｔ１は、次の式で表され得る。
【００１１】
【数１】
0003131429.tif 000003
５段のシグマデルタ演算が実行される必要がある場合、ｎ＝５とする。従って、異なる係数ａ、ｃ、及びｇは、各段のシグマデルタ演算で利用され、５段のシグマデルタ演算を完成する。記憶要素４７は、シグマデルタ処理要素４４により実行されたシグマデルタ演算の結果を記憶するために用いられる。シグマデルタ回路４０は、係数生成要素４１、シグマデルタ処理要素４４及び記憶要素４７を通じ、複数段のシグマデルタ演算を実行するために用いられる。記憶要素４７は、ランダムアクセスメモリー（ＲＡＭ）である。
【００１２】
図５を参照する。図５は、図４の積分器４２の実施例を説明する図である。積分器４２は、フィードバックループを形成する、加算器５２及び遅延ユニット５４を有する。加算器５２は、２つの入力端子５２２及び５２４を有する。２つの入力端子５２２及び５２４は、それぞれ、入力信号Ｉｎ１及び前の出力信号の値を受信するために用いられる。入力信号Ｉｎ１を前の出力信号の値に加算した後、第２の演算信号Ｓ２が生成される。次に、第２の演算信号Ｓ２は、１クロック周期だけ遅延ユニット５４により遅延され、最終的な出力信号Ｏｕｔ１を生成する。
【００１３】
図６を参照する。図６は、図４の積分器４２の別の実施例を説明する図である。積分器４２は、フィードバックループを形成する、加算器６２及び遅延ユニット６４を有する。加算器６２は、入力信号Ｉｎ１を受信する第１の入力端子６２２、及び遅延ユニット６４の出力端子と結合され、１クロック周期の遅延の後、前の出力信号の値を受信する第２の入力端子６２４、を有する。入力信号Ｉｎ１を１クロック周期の遅延の後に前の出力信号の値に加算した後、最終的な出力信号Ｏｕｔ１が生成される。
【００１４】
従って、図５及び図６から分かることは、積分器のアーキテクチャは、加算器に加え遅延ユニットとして見なされ得るということである。従って、図４のシグマデルタ処理要素４４は、加算器に加え乗算器に簡単化され得る。また複数のマルチプレクサ及び複数の遅延ユニットが、配置され、異なる段数の演算を実行する。結果として、より多くの加算器及びより多くの乗算器が削減され、より多くのハードウェア面積を更に節約し得る。
【００１５】
図７を参照する。図７は、本考案の別の実施例によるタイムシェアリングアーキテクチャを有するシグマデルタ回路７０の図である。シグマデルタ回路７０は、係数生成要素７１、シグマデルタ処理要素７４、及び記憶要素７７を有する。係数生成要素７１は、シグマデルタ演算の係数ａ、ｃ、及びｇを生成するために用いられ、また第１のマルチプレクサＭＵＸ１、第２のマルチプレクサＭＵＸ２、及び第３のマルチプレクサＭＵＸ３を有する。第１のマルチプレクサＭＵＸ１、第２のマルチプレクサＭＵＸ２、及び第３のマルチプレクサＭＵＸ３の動作原理は、図４の実施例と同様であり、更に説明されない。シグマデルタ処理要素７４は、係数生成要素７１により生成された係数ａ、ｃ、及びｇに従い、シグマデルタ演算を実行するために用いられる。シグマデルタ処理要素７４は、簡略化後のシグマデルタ処理ユニットであり、乗算器７３、加算器７５、４個の遅延ユニット７６、６個のマルチプレクサＭＵＸ１１〜ＭＵＸ６６、及び量子化器８４を有する。記憶ユニット７７は、シグマデルタ処理要素７４のシグマデルタ演算の結果を記憶するために用いられる。この実施例では、複数のパラメーターａｄｄｓｕｂ＿ｒｅｓ、ｗｎｅ、ｗｐｔｒ、ｒｐｔｒ、ｄｆｒａｍ、及びｄ２ｒａｍが記憶され得る。破線ＡＡ’の左側では、シグマデルタ処理要素７４は、マルチプレクサＭＵＸ１１〜ＭＵＸ４４を通じ追加の動作を処理するパラメーターを選択するために用いられる。また破線ＡＡ’の右側では、係数生成要素７１により生成された係数ａ、ｃ、及びｇの１つは、マルチプレクサＭＵＸ６６により選択され、そして１つのパラメーターがマルチプレクサＭＵＸ５５により選択され、乗算演算を処理するために乗算器７３に入力される。図７の遅延ユニット７６は、１クロック周期分、遅延するために用いられる。量子化器８４は、シグマデルタ演算の結果を量子化するために用いられる。シグマデルタ処理要素７４は、複数のマルチプレクサＭＵＸ１１〜ＭＵＸ６６の選択を通じて、乗算器７３及び加算器７５の量を節約し得る。シグマデルタ回路７０は、係数生成要素７１、シグマデルタ処理要素７４及び記憶要素７７を通じ、複数段のシグマデルタ演算を実行するために用いられる。遅延ユニット７６は、Ｄ型フリップフロップである。また記憶要素７７は、ランダムアクセスメモリー（ＲＡＭ）である。
【００１６】
図８は、タイムシェアリングアーキテクチャを有するシグマデルタ回路の動作を説明する図である。時間軸は、５個の段階１、２、３、４、及び５に分割される。５個の段階は、５個のシグマデルタ処理要素ＰＥ１〜ＰＥ５によりシグマデルタ演算を実行するために用いられる。現在の状態の段階は、状態信号ＳＴ１により選択され得る。また各段階の間の（加算演算又は乗算演算のような）所望の動作は、カウント信号ＣＮＴ１により選択され得る。異なる状態における異なる係数は、係数生成要素４１を通じて生成される。例えば、第１の状態では、係数ａ（１）、ｃ（１）、及びｇ（１）が生成される。同様に考えると、第５の状態では、係数ａ（５）、ｃ（５）、及びｇ（５）が生成される。従って、１つのシグマデルタ処理ユニット７４のみが、異なる段数（異なる状態）を有するシグマデルタ演算を、タイムシェアリングアーキテクチャを利用し実行するために必要とされる。複数のマルチプレクサＭＵＸ１１〜ＭＵＸ６６及びカウント信号ＣＮＴ１は、回路内のマルチプレクサ及び加算器の量を更に節約するために用いられる。１つのマルチプレクサ及び１つの加算器のみが、異なる加算演算又は乗算演算を実行しシグマデルタ演算を完成するために用いられる。
【００１７】
図９を参照する。図９は、音声処理アーキテクチャ９０の図である。音声処理アーキテクチャ９０は、アナログ−デジタル・コンバーターＡＤＣ１、サンプリング・レート・コンバーター９２、音声処理ユニット９４、シグマデルタ変調器９５、増幅器９６、低域通過フィルター９７、及び拡声器９８を有する。アナログ−デジタル・コンバーターＡＤＣ１は、信号をＩ２Ｓ（ｉｎｔｅｒ−ＩＣ  ｓｏｕｎｄ）のようなデジタル形式に変換するために用いられる。Ｉｎｔｅｒ  ＩＣ  Ｓｏｕｎｄデジタル形式Ｉ２Ｓは、サンプリングレート変換を処理されるか、又は先ずサンプリング・レート・コンバーター９２により再サンプリングされ、音声処理ユニット９４により処理され、そして次にシグマデルタ演算をシグマデルタ変調器９５により処理される。シグマデルタ変調器９５は、図４のシグマデルタ回路４０、又は図７のシグマデルタ回路７０であり得る。シグマデルタ変調器９５は、タイムシェアリングアーキテクチャを利用し、加算器及び乗算器の量を削減する。シグマデルタ変調器９５により出力された信号は、増幅器９６へ提供される。増幅器９６は、Ｄクラスの増幅器か、ＡＢクラスの増幅器であり得る。最後に、信号は、拡声器９８へ送信され、再生される。拡声器９８はホーンである。また低域通過フィルター９７は、増幅器９６及び拡声器９８の間に結合され、雑音を濾波する。
【００１８】
上述の実施例は、単に本考案を説明するために提示された。上述の実施例は、本考案の範囲を限定すると見なされるべきではない。遅延ユニット７６は、Ｄ型フリップフロップだけに限定されず、別の種類の遅延ユニットであり得る。記憶要素４７は、ランダムアクセスメモリーだけに限定されず、他の記憶装置であり得る。係数生成要素４１内に含まれるマルチプレクサの量は、シグマデルタ演算のための係数の量に対応し、また３個のマルチプレクサのみに限定されない。シグマデルタ回路４０及びシグマデルタ回路７０は、両方ともタイムシェアリングアーキテクチャを利用する。これら回路の違いは、シグマデルタ処理要素７０が、複数のマルチプレクサＭＵＸ１１〜ＭＵＸ６６の使用を通じて、より多くの加算器及び乗算器を節約し得ることである。しかし、上述の実施例は、単に本考案の例を説明するために用いられた。また上述の実施例の１つに限定されるものではない。
【００１９】
以上の記載から、本考案は、タイムシェアリングアーキテクチャを有するシグマデルタ回路を提供する。シグマデルタ回路４０及びシグマデルタ回路７０のうち、異なる状態のための及び異なる所望の演算のための異なる係数は、係数生成要素４１により生成される。また、複数のシグマデルタ演算は、状態信号ＳＴ１及びカウント信号ＣＮＴ１の制御を通じて順次実行され得る。より多くの加算器及び乗算器は、複数のマルチプレクサＭＵＸ１１〜ＭＵＸ６６の使用を通じて節約され得る。結果として、より多くのシグマデルタ処理要素が、除去され得る。また加算器及び乗算器のようなより多くの要素が節約され得る。これはハードウェア面積及びコストの浪費を防ぎ得る。更に、動作周波数は、適当な範囲に制御され得る。例えば、一般的な音声サンプリングレートは４４．１ｋＨｚである。５段のシグマデルタ演算が必要とされ且つシグマデルタ演算の各段が５個の所望の段階を有する場合、動作周波数は（４４．１ｋ×５×５）Ｈｚであり、これは依然としてＦＰＧＡに実施され得る。
【００２０】
当業者は、本考案の教示を守りつつ、装置及び方法の多くの変形及び代替がなされ得ることを直ちに理解するだろう。従って、以上の開示は、特許請求の範囲の境界及び範囲によってのみ限定されると見なされるべきである。
【図面の簡単な説明】
【００２１】
【図１】従来技術の１次シグマデルタ変調器の図である。
【図２】従来技術の２次シグマデルタ変調器の図である。
【図３】従来技術の５次シグマデルタ変調器の図である。
【図４】本考案の実施例によるタイムシェアリングアーキテクチャを有するシグマデルタ回路の図である。
【図５】図４の積分器の実施例を説明する図である。
【図６】図４の積分器の別の実施例を説明する図である。
【図７】本考案の別の実施例によるタイムシェアリングアーキテクチャを有するシグマデルタ回路の図である。
【図８】タイムシェアリングアーキテクチャを有するシグマデルタ回路の動作を説明する図である。
【図９】音声処理アーキテクチャの図である。
【符号の説明】
【００２２】
４０、７０  シグマデルタ回路
４１、７１  係数生成要素
４２  積分器
４４  シグマデルタ処理要素
４５、４６、５２、６２、７５  加算器
４７  記憶要素
５４、６４、７６  遅延ユニット
４１１、４１３、４１５  制御端子
４１２、４１４、４１６  出力端子
５２２、５２４、６２２、６２４  入力端子
７３  乗算器
７４  シグマデルタ処理要素
７７  記憶要素
８４  量子化器
９０  音声処理アーキテクチャ
９２  サンプリング・レート・コンバーター
９４  音声処理ユニット
９５  シグマデルタ変調器
９６  増幅器
９７  低域通過フィルター
９８  拡声器
ａ、ｃ、ｇ  係数
ＡＤＣ１  アナログ−デジタル・コンバーター
ＣＮＴ１  カウント信号
Ｉｎ１  入力信号
ＭＵＸ１〜３、ＭＵＸ１１〜６６  マルチプレクサ
Ｏｕｔ１  出力信号
Ｓ２  演算信号
ＳＴ１  状態信号
【図１】
0003131429.tif 000004
【図２】
0003131429.tif 000005
【図３】
0003131429.tif 000006
【図４】
0003131429.tif 000007
【図５】
0003131429.tif 000008
【図６】
0003131429.tif 000009
【図７】
0003131429.tif 000010
【図８】
0003131429.tif 000011
【図９】
0003131429.tif 000012