【手続補正書】
【提出日】令和2年4月23日(2020.4.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
方法において、
処理ユニットによって、メモリ要求のバッチを発生させることと、
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第１のバッチを第１のメタデータでタグ付けすることと、
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第２のバッチを第２のメタデータでタグ付けすることと、
前記メモリ要求の第１のバッチの任意のメモリ要求を第１のメモリまたはメモリ制御装置に送る前に、前記メモリ要求の第１のバッチと前記第１のメタデータとを競合仲裁キュー中に記憶させることと、
前記メモリ要求の第２のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第２のバッチと前記第２のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記第１のメタデータと前記第２のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することとを含み、
前記メモリ要求の各バッチは、スレッドのそれぞれのグループの実行からそれぞれ生じ、
前記第１のメタデータは、前記メモリ要求の第１のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第１のバッチが生じる前記スレッドのグループは、スレッドの第１のグループであり、
前記第２のメタデータは、前記メモリ要求の第２のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第２のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループであり、
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記スレッドの第１のグループとは異なるスレッドの少なくとも１つのグループから生じる方法。
【請求項２】
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間に記憶されている請求項１記載の方法。
【請求項３】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記第１のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定することと、
前記第２のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定することとを含む請求項１記載の方法。
【請求項４】
前記メモリ要求の第１のバッチが生じる前記スレッドのグループを識別するデータは、第１のスレッドグループ識別子であり、前記メモリ要求の第２のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子である請求項１記載の方法。
【請求項５】
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第３のバッチを第３のメタデータでタグ付けすることと、
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第４のバッチを第４のメタデータでタグ付けすることと、
前記メモリ要求の第３のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第３のバッチと前記第３のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記メモリ要求の第４のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第４のバッチと前記第４のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記第３のメタデータと前記第４のメタデータとのうちの少なくとも１つを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することとをさらに含み、
前記第３のメタデータは、前記メモリ要求の第３のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第３のバッチが生じる前記スレッドのグループは、スレッドの第２のグループであり、
前記第４のメタデータは、前記メモリ要求の第４のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第４のバッチが生じる前記スレッドのグループは、前記スレッドの第２のグループである請求項１記載の方法。
【請求項６】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記第１のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定することと、
前記第２のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定することと、および、
前記第３のメタデータを使用して、前記メモリ要求の第３のバッチが前記スレッドの第１のグループから生じていないことを決定すること、または、
前記第４のメタデータを使用して、前記メモリ要求の第４のバッチが前記スレッドの第１のグループから生じていないことを決定すること、のうちの少なくとも１つを実行することとを含む請求項５記載の方法。
【請求項７】
前記メモリ要求の第３のバッチが前記スレッドの第１のグループから生じていないことを決定することは、前記メモリ要求の第３のバッチが前記スレッドの第２のグループから生じていることを決定することを含み、または、
前記メモリ要求の第４のバッチが前記スレッドの第１のグループから生じていないことを決定することは、前記メモリ要求の第４のバッチが前記スレッドの第２のグループから生じていることを決定することを含む請求項６記載の方法。
【請求項８】
前記メモリ要求の第１のバッチが生じる前記スレッドのグループを識別するデータは、第１のスレッドグループ識別子であり、前記メモリ要求の第２のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子であり、前記メモリ要求の第３のバッチが生じる前記スレッドのグループを識別するデータは、第２のスレッドグループ識別子であり、前記メモリ要求の第４のバッチが生じる前記スレッドのグループを識別するデータは、前記第２のスレッドグループ識別子である請求項５記載の方法。
【請求項９】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することと並行して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第３のバッチと前記メモリ要求の第４のバッチとの間だけで競合仲裁を実行することをさらに含む請求項５記載の方法。
【請求項１０】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があるか否かを決定することを含む請求項３記載の方法。
【請求項１１】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合がないことを決定すると、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとを、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることと、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合がないことを決定すると、前記メモリ要求の第１のバッチのすべてのメモリ要求に対する処理が完了するまで、前記メモリ要求の第２のバッチを、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをストールしないことと、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があることを決定すると、前記メモリ要求の第１のバッチのすべてのメモリ要求に対する処理が完了するまで、前記メモリ要求の第２のバッチを、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをストールすることと、のうちの１つを含む請求項１０記載の方法。
【請求項１２】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行する前に、間に、または、後に、前記メモリ要求の第１のバッチの１つ以上のメモリ要求を、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをさらに含む請求項１０記載の方法。
【請求項１３】
前記メモリ要求の第１のバッチのバッチタイプが読み取られ、前記メモリ要求の第２のバッチのバッチタイプが読み取られるとき、前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があることを決定することをさらに含み、
前記メモリ要求の第２のバッチは、前記メモリ要求の第１のバッチの後、前記競合仲裁キュー中に位置付けられる請求項１０記載の方法。
【請求項１４】
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第３のバッチを第３のメタデータでタグ付けすることと、
前記メモリ要求の第３のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第３のバッチと前記第３のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記第２のメタデータと前記第３のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することとをさらに含み、
前記第３のメタデータは、前記メモリ要求の第３のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第３のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループである請求項１記載の方法。
【請求項１５】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行した後、前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することをさらに含む請求項１４記載の方法。
【請求項１６】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することは、
前記第２のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定することと、
前記第３のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定することとを含み、
前記第１、第２、および、第３のメタデータは、第１のスレッドグループ識別子を含み、
前記メモリ要求の第１のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子であり、前記メモリ要求の第２のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子であり、前記メモリ要求の第３のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子である請求項１４記載の方法。
【請求項１７】
前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間の競合があるか否かを決定することを含む請求項１６記載の方法。
【請求項１８】
デバイスにおいて、
第１のメモリと、
前記第１のメモリに通信可能に結合されているメモリ制御装置と、
前記第１のメモリまたは前記メモリ制御装置のうちの少なくとも１つに通信可能に結合されている処理ユニットとを具備し、
前記処理ユニットは、
メモリ要求のバッチを発生させ、
前記メモリ要求のバッチのうちの前記メモリ要求の第１のバッチを第１のメタデータでタグ付けし、
前記メモリ要求のバッチのうちの前記メモリ要求の第２のバッチを第２のメタデータでタグ付けし、
前記メモリ要求の第１のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第１のバッチと前記第１のメタデータとを競合仲裁キュー中に記憶させ、
前記メモリ要求の第２のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第２のバッチと前記第２のメタデータとを前記競合仲裁キュー中に記憶させ、
前記第１のメタデータと前記第２のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行するように構成され、
前記メモリ要求の各バッチは、スレッドのそれぞれのグループの実行からそれぞれ生じ、
前記第１のメタデータは、前記メモリ要求の第１のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第１のバッチが生じる前記スレッドのグループは、スレッドの第１のグループであり、
前記第２のメタデータは、前記メモリ要求の第２のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第２のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループであり、
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記スレッドの第１のグループとは異なるスレッドの少なくとも１つのグループから生じるデバイス。
【請求項１９】
命令を記憶しているコンピュータ読取可能記憶媒体において、
前記命令は、実行されるとき、１つ以上の処理ユニットに、請求項１から１７のうちのいずれか１項に記載の方法を実行させるコンピュータ読取可能記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正の内容】
【０１３２】
［０１４３］
さまざまな態様および例を説明した。しかしながら、以下の特許請求の範囲から逸脱することなく、本開示の構造または技術に修正をすることができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］  方法において、
処理ユニットによって、メモリ要求のバッチを発生させることと、
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第１のバッチを第１のメタデータでタグ付けすることと、
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第２のバッチを第２のメタデータでタグ付けすることと、
前記メモリ要求の第１のバッチの任意のメモリ要求を第１のメモリまたはメモリ制御装置に送る前に、前記メモリ要求の第１のバッチと前記第１のメタデータとを競合仲裁キュー中に記憶させることと、
前記メモリ要求の第２のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第２のバッチと前記第２のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記第１のメタデータと前記第２のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することとを含み、
前記メモリ要求の各バッチは、スレッドのそれぞれのグループの実行からそれぞれ生じ、
前記第１のメタデータは、前記メモリ要求の第１のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第１のバッチが生じる前記スレッドのグループは、スレッドの第１のグループであり、
前記第２のメタデータは、前記メモリ要求の第２のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第２のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループであり、
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記スレッドの第１のグループとは異なるスレッドの少なくとも１つのグループから生じる方法。
［２］  前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間に記憶されている［１］記載の方法。
［３］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記第１のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定することと、
前記第２のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定することとを含む［１］記載の方法。
［４］  前記メモリ要求の第１のバッチが生じる前記スレッドのグループを識別するデータは、第１のスレッドグループ識別子であり、前記メモリ要求の第２のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子である［１］記載の方法。
［５］  前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第３のバッチを第３のメタデータでタグ付けすることと、
前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第４のバッチを第４のメタデータでタグ付けすることと、
前記メモリ要求の第３のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第３のバッチと前記第３のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記メモリ要求の第４のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第４のバッチと前記第４のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記第３のメタデータと前記第４のメタデータとのうちの少なくとも１つを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することとをさらに含み、
前記第３のメタデータは、前記メモリ要求の第３のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第３のバッチが生じる前記スレッドのグループは、スレッドの第２のグループであり、
前記第４のメタデータは、前記メモリ要求の第４のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第４のバッチが生じる前記スレッドのグループは、前記スレッドの第２のグループである［１］記載の方法。
［６］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記第１のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定することと、
前記第２のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定することと、および、
前記第３のメタデータを使用して、前記メモリ要求の第３のバッチが前記スレッドの第１のグループから生じていないことを決定すること、または、
前記第４のメタデータを使用して、前記メモリ要求の第４のバッチが前記スレッドの第１のグループから生じていないことを決定すること、のうちの少なくとも１つを実行することとを含む［５］記載の方法。
［７］  前記メモリ要求の第３のバッチが前記スレッドの第１のグループから生じていないことを決定することは、前記メモリ要求の第３のバッチが前記スレッドの第２のグループから生じていることを決定することを含み、または、
前記メモリ要求の第４のバッチが前記スレッドの第１のグループから生じていないことを決定することは、前記メモリ要求の第４のバッチが前記スレッドの第２のグループから生じていることを決定することを含む［６］記載の方法。
［８］  前記メモリ要求の第１のバッチが生じる前記スレッドのグループを識別するデータは、第１のスレッドグループ識別子であり、前記メモリ要求の第２のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子であり、前記メモリ要求の第３のバッチが生じる前記スレッドのグループを識別するデータは、第２のスレッドグループ識別子であり、前記メモリ要求の第４のバッチが生じる前記スレッドのグループを識別するデータは、前記第２のスレッドグループ識別子である［５］記載の方法。
［９］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することと並行して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第３のバッチと前記メモリ要求の第４のバッチとの間だけで競合仲裁を実行することをさらに含む［５］記載の方法。
［１０］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があるか否かを決定することを含む［３］記載の方法。
［１１］  前記競合は、実際のまたは潜在的な競合である［１０］記載の方法。
［１２］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合がないことを決定すると、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとを、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることを含む［１０］記載の方法。
［１３］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合がないことを決定すると、前記メモリ要求の第１のバッチのすべてのメモリ要求に対する処理が完了するまで、前記メモリ要求の第２のバッチを、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをストールしないことを含む［１０］記載の方法。
［１４］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行する前に、間に、または、後に、前記メモリ要求の第１のバッチの１つ以上のメモリ要求を、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをさらに含む［１０］記載の方法。
［１５］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があることを決定すると、前記メモリ要求の第１のバッチのすべてのメモリ要求に対する処理が完了するまで、前記メモリ要求の第２のバッチを、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをストールすること含む［１０］記載の方法。
［１６］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行する前に、間に、または、後に、前記メモリ要求の第１のバッチの１つ以上のメモリ要求を、前記競合仲裁キューから前記第１のメモリまたは前記メモリ制御装置に送ることをさらに含む［１５］記載の方法。
［１７］  前記メモリ要求の第１のバッチのバッチタイプが読み取られ、前記メモリ要求の第２のバッチのバッチタイプが読み取られるとき、前記処理ユニットによって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があることを決定することをさらに含み、
前記メモリ要求の第２のバッチは、前記メモリ要求の第１のバッチの後、前記競合仲裁キュー中に位置付けられる［１０］記載の方法。
［１８］  前記スレッドの第１のグループから生じる前記メモリ要求の第２のバッチを送ることをストールした後、かつ、前記スレッドの第１のグループから生じる前記メモリ要求の第２のバッチを前記第１のメモリまたは前記メモリ制御装置に送る前に、前記スレッドの第２のグループから生じる前記メモリ要求の第３のバッチを前記第１のメモリまたは前記メモリ制御装置に送ることをさらに含む［１７］記載の方法。
［１９］  前記処理ユニットによって、前記メモリ要求のバッチのうちの前記メモリ要求の第３のバッチを第３のメタデータでタグ付けすることと、
前記メモリ要求の第３のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第３のバッチと前記第３のメタデータとを前記競合仲裁キュー中に記憶させることと、
前記第２のメタデータと前記第３のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することとをさらに含み、
前記第３のメタデータは、前記メモリ要求の第３のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第３のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループである［１］記載の方法。
［２０］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行した後、前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することをさらに含む［１９］記載の方法。
［２１］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することは、
前記第２のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定することと、
前記第３のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定することとを含み、
前記第１、第２、および、第３のメタデータは、第１のスレッドグループ識別子を含み、
前記メモリ要求の第１のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子であり、前記メモリ要求の第２のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子であり、前記メモリ要求の第３のバッチが生じる前記スレッドのグループを識別するデータは、前記第１のスレッドグループ識別子である［１９］記載の方法。
［２２］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間だけで競合仲裁を実行することは、
前記処理ユニットによって解消される、前記メモリ要求の第２のバッチと前記メモリ要求の第３のバッチとの間の競合があるか否かを決定することを含む［２１］記載の方法。
［２３］  前記処理ユニットは、ＧＰＵである［１］記載の方法。
［２４］  デバイスにおいて、
第１のメモリと、
前記第１のメモリに通信可能に結合されているメモリ制御装置と、
前記第１のメモリまたは前記メモリ制御装置のうちの少なくとも１つに通信可能に結合されている処理ユニットとを具備し、
前記処理ユニットは、
メモリ要求のバッチを発生させ、
前記メモリ要求のバッチのうちの前記メモリ要求の第１のバッチを第１のメタデータでタグ付けし、
前記メモリ要求のバッチのうちの前記メモリ要求の第２のバッチを第２のメタデータでタグ付けし、
前記メモリ要求の第１のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第１のバッチと前記第１のメタデータとを競合仲裁キュー中に記憶させ、
前記メモリ要求の第２のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第２のバッチと前記第２のメタデータとを前記競合仲裁キュー中に記憶させ、
前記第１のメタデータと前記第２のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行するように構成され、
前記メモリ要求の各バッチは、スレッドのそれぞれのグループの実行からそれぞれ生じ、
前記第１のメタデータは、前記メモリ要求の第１のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第１のバッチが生じる前記スレッドのグループは、スレッドの第１のグループであり、
前記第２のメタデータは、前記メモリ要求の第２のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第２のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループであり、
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記スレッドの第１のグループとは異なるスレッドの少なくとも１つのグループから生じるデバイス。
［２５］  前記競合仲裁キューは、第２のメモリ中に割り振られている［２４］記載のデバイス。
［２６］  前記第２のメモリは、前記処理ユニットの内部にある、または、前記処理ユニットの外部にある［２５］記載のデバイス。
［２７］  装置において、
メモリ要求のバッチを発生させる手段と、
前記メモリ要求のバッチのうちの前記メモリ要求の第１のバッチを第１のメタデータでタグ付けする手段と、
前記メモリ要求のバッチのうちの前記メモリ要求の第２のバッチを第２のメタデータでタグ付けする手段と、
前記メモリ要求の第１のバッチの任意のメモリ要求を第１のメモリまたはメモリ制御装置に送る前に、前記メモリ要求の第１のバッチと前記第１のメタデータとを競合仲裁キュー中に記憶させる手段と、
前記メモリ要求の第２のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第２のバッチと前記第２のメタデータとを前記競合仲裁キュー中に記憶させる手段と、
前記第１のメタデータと前記第２のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行する手段とを具備し、
前記メモリ要求の各バッチは、スレッドのそれぞれのグループの実行からそれぞれ生じ、
前記第１のメタデータは、前記メモリ要求の第１のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第１のバッチが生じる前記スレッドのグループは、スレッドの第１のグループであり、
前記第２のメタデータは、前記メモリ要求の第２のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第２のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループであり、
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記スレッドの第１のグループとは異なるスレッドの少なくとも１つのグループから生じる装置。
［２８］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行する手段は、
前記第１のメタデータを使用して、前記メモリ要求の第１のバッチが前記スレッドの第１のグループから生じていることを決定する手段と、
前記第２のメタデータを使用して、前記メモリ要求の第２のバッチが前記スレッドの第１のグループから生じていることを決定する手段とを備える［２７］記載の装置。
［２９］  前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行する手段は、
前記競合仲裁を実行する手段によって解消される、前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間の競合があるか否かを決定する手段を備える［２８］記載の装置。
［３０］  命令を記憶しているコンピュータ読取可能記憶媒体において、
前記命令は、実行されるとき、１つ以上の処理ユニットに、
メモリ要求のバッチを発生させ、
前記メモリ要求のバッチのうちの前記メモリ要求の第１のバッチを第１のメタデータでタグ付けさせ、
前記メモリ要求のバッチのうちの前記メモリ要求の第２のバッチを第２のメタデータでタグ付けさせ、
前記メモリ要求の第１のバッチの任意のメモリ要求を第１のメモリまたはメモリ制御装置に送る前に、前記メモリ要求の第１のバッチと前記第１のメタデータとを競合仲裁キュー中に記憶させ、
前記メモリ要求の第２のバッチの任意のメモリ要求を前記第１のメモリまたは前記メモリ制御装置に送る前に、前記メモリ要求の第２のバッチと前記第２のメタデータとを前記競合仲裁キュー中に記憶させ、
前記第１のメタデータと前記第２のメタデータとを使用して、前記競合仲裁キュー中に記憶されている前記メモリ要求の第１のバッチと前記メモリ要求の第２のバッチとの間だけで競合仲裁を実行させ、
前記メモリ要求の各バッチは、スレッドのそれぞれのグループの実行からそれぞれ生じ、
前記第１のメタデータは、前記メモリ要求の第１のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第１のバッチが生じる前記スレッドのグループは、スレッドの第１のグループであり、
前記第２のメタデータは、前記メモリ要求の第２のバッチが生じるスレッドのグループを識別するデータを含み、前記メモリ要求の第２のバッチが生じる前記スレッドのグループは、前記スレッドの第１のグループであり、
前記競合仲裁キュー中に記憶されている前記メモリ要求の少なくとも１つの他のバッチは、前記スレッドの第１のグループとは異なる
スレッドの少なくとも１つのグループから生じるコンピュータ読取可能記憶媒体。