【手続補正書】
【提出日】令和2年9月14日(2020.9.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多層基板を準備する方法であって、方法は、
エピタキシャルに、単結晶半導体ハンドル基板の前面上に直接エピタキシャル層を堆積するステップであって、前記単結晶半導体ハンドル基板は、２つの主要なおおよそ平行な表面であって、その１つは、前記単結晶半導体ハンドル基板の前面であり、他方は、前記単結晶半導体ハンドル基板の裏面である表面と、前記単結晶半導体ハンドル基板の前面と裏面を接合する周縁エッジと、前記単結晶半導体ハンドル基板の前面と裏面の間の中央平面と、前記単結晶半導体ハンドル基板の前面と裏面の間のバルク領域とを備え、前記単結晶半導体ハンドル基板は、少なくとも約５００Ωｃｍの最小バルク領域抵抗率を有し、さらに単結晶半導体ハンドル基板は、ハンドル結晶配向を有し、前記エピタキシャル層は、約１００Ωｃｍから約５０００Ωｃｍの間の抵抗率を有し、さらに前記エピタキシャル層は、前記ハンドル結晶配向と同じ結晶配向を有する、エピタキシャル層を堆積するステップと、
前記エピタキシャル層上に直接電荷捕獲層を堆積するステップであって、電荷捕獲層は、少なくとも約３０００Ωｃｍの抵抗率を有する多結晶シリコンを備える、電荷捕獲層を堆積するステップと、
単結晶半導体ドナー基板の前面直上の誘電体層を前記電荷捕獲層と接合し、それにより接合構造を形成するステップであって、前記単結晶半導体ドナー基板は、２つの主要なおおよそ平行な表面であって、その１つは、前記半導体ドナー基板の前面であり、他方は、前記半導体ドナー基板の裏面である表面と、前記半導体ドナー基板の前面と裏面を接合する周縁エッジと、前記半導体ドナー基板の前面と裏面の間の中央平面とを備え、前記単結晶半導体ドナー基板は、劈開面を備える、接合構造を形成するステップと、
を備える方法。
【請求項２】
前記単結晶半導体ハンドル基板は、単結晶シリコンを含む、請求項１に記載の方法。
【請求項３】
前記単結晶半導体ドナー基板は、単結晶シリコンを含む、請求項１に記載の方法。
【請求項４】
前記単結晶半導体ハンドル基板は、約１０００Ωｃｍから約１０００００Ωｃｍのバルク抵抗率を有する、請求項１に記載の方法。
【請求項５】
前記単結晶半導体ハンドル基板は、約１０００Ωｃｍから６０００Ωｃｍのバルク抵抗率を有する、請求項１に記載の方法。
【請求項６】
前記単結晶半導体ハンドル基板は、ボロン、アルミニウム、ガリウム、インジウム、及びそれらの任意の組み合わせからなるグループから選択された電気活性ドーパントを含む、請求項１に記載の方法。
【請求項７】
前記エピタキシャル層は、約２００Ωｃｍから約２０００Ωｃｍの抵抗率を有する、請求項１に記載の方法。
【請求項８】
前記エピタキシャル層は、約４００Ωｃｍから約１０００Ωｃｍの抵抗率を有する、請求項１に記載の方法。
【請求項９】
前記エピタキシャル層は、シリコンと、ヒ素、リン、アンチモン、及びそれらの任意の組み合わせからなるグループから選択された電気活性ドーパントと、を含む請求項１に記載の方法。
【請求項１０】
シリコンを含む前記エピタキシャル層は、約０．２μｍから約２０μｍの厚さである、請求項９に記載の方法。
【請求項１１】
シリコンを含む前記エピタキシャル層は、約０．５μｍから約１０μｍの厚さである、請求項９に記載の方法。
【請求項１２】
前記エピタキシャル層は、約０．１モル％から約５モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項１に記載の方法。
【請求項１３】
前記エピタキシャル層は、約０．５モル％から約２モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項１２に記載の方法。
【請求項１４】
炭素がドープされたシリコンを含む前記エピタキシャル層は、約０．１μｍから約１０μｍの厚さである、請求項１２に記載の方法。
【請求項１５】
前記電荷捕獲層は、少なくとも約７０００Ωｃｍの抵抗率を有する、請求項１に記載の方法。
【請求項１６】
さらに、前記単結晶半導体ドナー基板の前面の前記誘電体層に接合する前に、前記電荷捕獲層上に絶縁層を形成するステップであって、前記絶縁層は、半導体酸化物または半導体酸窒化物を含む、絶縁層を形成するステップを備える、請求項１に記載の方法。
【請求項１７】
前記誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、及びそれらの任意の組み合わせからなるグループから選択された材料を含む、請求項１に記載の方法。
【請求項１８】
さらに、前記単結晶半導体ドナー基板の前記誘電体層と前記単結晶半導体ハンドル基板の前面の前記電荷捕獲層との間の接合を強化するために、十分な温度と期間で接合構造を加熱するステップを備える、請求項１に記載の方法。
【請求項１９】
さらに、前記単結晶半導体ドナー基板の劈開面において接合構造を機械的に劈開し、それにより前記単結晶半導体ハンドル基板、前記エピタキシャル層、前記電荷捕獲層、前記誘電体層、及び単結晶半導体装置層を備える劈開構造を準備するステップを備える、請求項１に記載の方法。
【請求項２０】
多層基板を準備する方法であって、方法は、
エピタキシャルに、単結晶半導体ハンドル基板の前面上に直接エピタキシャル層を堆積するステップであって、前記単結晶半導体ハンドル基板は、２つの主要なおおよそ平行な表面であって、その１つは、前記単結晶半導体ハンドル基板の前面であり、他方は、前記単結晶半導体ハンドル基板の裏面である表面と、前記単結晶半導体ハンドル基板の前面と裏面を接合する周縁エッジと、前記単結晶半導体ハンドル基板の前面と裏面の間の中央平面と、前記単結晶半導体ハンドル基板の前面と裏面の間のバルク領域とを備え、前記単結晶半導体ハンドル基板は、ボロン、アルミニウム、ガリウム、インジウム、及びそれらの任意の組み合わせからなるグループから選択された電気活性ｐ型ドーパントを含み、前記単結晶半導体ハンドル基板は、ハンドル結晶配向を有し、前記エピタキシャル層は、ヒ素、リン、アンチモン、及びそれらの任意の組み合わせからなるグループから選択される電気活性ｎ型ドーパントを含み、前記電気活性ｎ型ドーパントの濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３未満であり、さらに前記エピタキシャル層は、前記ハンドル結晶配向と同じ結晶配向を有する、エピタキシャル層を堆積するステップと、
前記エピタキシャル層上に直接電荷捕獲層を堆積するステップであって、前記電荷捕獲層は、多結晶シリコンを含む、電荷捕獲層を堆積するステップと、
単結晶半導体ドナー基板の前面直上の誘電体層を前記電荷捕獲層に接合し、それによって接合構造を形成するステップであって、前記単結晶半導体ドナー基板は、２つの主要なおおよそ平行な表面であって、その１つは、前記半導体ドナー基板の前面であり、他方は、前記半導体ドナー基板の裏面である表面と、前記半導体ドナー基板の前面と裏面を接合する周縁エッジと、前記半導体ドナー基板の前面と裏面の間の中央平面とを備え、前記単結晶半導体ドナー基板は劈開面を備える、接合構造を形成するステップと、を備える方法。
【請求項２１】
前記単結晶半導体ハンドル基板は、単結晶シリコンを含む、請求項２０に記載の方法。
【請求項２２】
前記単結晶半導体ドナー基板は、単結晶シリコンを含む、請求項２０に記載の方法。
【請求項２３】
前記単結晶半導体ハンドル基板は、約２×１０１３ａｔｏｍｓ／ｃｍ３未満の濃度の前記電気活性ｐ型ドーパントを含む、請求項２０に記載の方法。
【請求項２４】
前記単結晶半導体ハンドル基板は、約１×１０１３ａｔｏｍｓ／ｃｍ３未満の濃度の前記電気活性ｐ型ドーパントを含む、請求項２０に記載の方法。
【請求項２５】
前記単結晶半導体ハンドル基板は、約５×１０１２ａｔｏｍｓ／ｃｍ３未満の濃度の前記電気活性ｐ型ドーパントを含む、請求項２０に記載の方法。
【請求項２６】
前記エピタキシャル層の前記電気活性ｎ型ドーパントの濃度は、約１×１０１３ａｔｏｍｓ／ｃｍ３未満である、請求項２０に記載の方法。
【請求項２７】
前記エピタキシャル層の前記電気活性ｎ型ドーパントの濃度は、約５×１０１２ａｔｏｍｓ／ｃｍ３未満である、請求項２０に記載の方法。
【請求項２８】
前記エピタキシャル層は、シリコンを含む、請求項２０に記載の方法。
【請求項２９】
シリコンを含む前記エピタキシャル層は、約０．２μｍから約２０μｍの厚さである、請求項２８に記載の方法。
【請求項３０】
前記エピタキシャル層は、約０．１モル％から約５モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項２０に記載の方法。
【請求項３１】
前記エピタキシャル層は、約０．５モル％から約２モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項２０に記載の方法。
【請求項３２】
前記電荷捕獲層は、少なくとも約３０００Ωｃｍの抵抗率を有する、請求項２０に記載の方法。
【請求項３３】
前記電荷捕獲層は、少なくとも約７０００Ωｃｍの抵抗率を有する、請求項２０に記載の方法。
【請求項３４】
さらに、前記単結晶半導体ドナー基板の前面の前記誘電体層に接合する前に、前記電荷捕獲層上に絶縁層を形成するステップであって、前記絶縁層は、半導体酸化物または半導体酸窒化物を含む、絶縁層を形成するステップを備える、請求項２０に記載の方法。
【請求項３５】
前記誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、及びそれらの任意の組み合わせからなるグループから選択された材料を含む、請求項２０に記載の方法。
【請求項３６】
さらに、前記単結晶半導体ドナー基板の前記誘電体層と前記単結晶半導体ハンドル基板の前面の前記電荷捕獲層との接合を強化するために、十分な温度と期間で接合構造を加熱するステップを備える、請求項２０に記載の方法。
【請求項３７】
さらに、前記単結晶半導体ドナー基板の劈開面において接合構造を機械的に劈開し、それにより前記単結晶半導体ハンドル基板、前記エピタキシャル層、前記電荷捕獲層、前記誘電体層、及び単結晶半導体装置層を備える劈開構造を準備するステップを備える、請求項２０に記載の方法。
【請求項３８】
単結晶半導体ハンドル基板であって、前記単結晶半導体ハンドル基板は、２つの主要なおおよそ平行な表面であって、その１つは、前記単結晶半導体ハンドル基板の前面であり、他方は、前記単結晶半導体ハンドル基板の裏面である表面と、前記単結晶半導体ハンドル基板の前面と裏面を接合する周縁エッジと、前記単結晶半導体ハンドル基板の前面と裏面の間の中央平面と、前記単結晶半導体ハンドル基板の前面と裏面の間のバルク領域とを備え、前記単結晶半導体ハンドル基板は、ボロン、アルミニウム、ガリウム、インジウム、及びそれらの任意の組み合わせからなるグループから選択された電気活性ｐ型ドーパントを含み、さらに前記単結晶半導体ハンドル基板は、ハンドル結晶配向を有する、単結晶半導体ハンドル基板と、
前記単結晶半導体ハンドル基板の前面と界面接触するエピタキシャル層であって、前記エピタキシャル層は、ヒ素、リン、アンチモン、及びそれらの任意の組み合わせからなるグループから選択される電気活性ｎ型ドーパントを含み、前記電気活性ｎ型ドーパントの濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３未満であり、前記エピタキシャル層は、前記ハンドル結晶配向と同じ結晶配向を有する、エピタキシャル層と、
前記エピタキシャル層と界面接触する電荷捕獲層であって、前記電荷捕獲層は、多結晶シリコンを含み、少なくとも約３０００Ωｃｍの抵抗率を有する、電荷捕獲層と、
前記電荷捕獲層と界面接触する誘電体層と、
前記誘電体層と界面接触する単結晶半導体装置層と、を備える多層構造。
【請求項３９】
前記単結晶半導体ハンドル基板は、単結晶シリコンを含み、
前記単結晶半導体ドナー基板は、単結晶シリコンを含む、請求項３８に記載の多層構造。
【請求項４０】
前記単結晶半導体ハンドル基板は、約２×１０１３ａｔｏｍｓ／ｃｍ３未満の濃度の前記電気活性ｐ型ドーパントを含む、請求項３８に記載の多層構造。
【請求項４１】
前記単結晶半導体ハンドル基板は、約１×１０１３ａｔｏｍｓ／ｃｍ３未満の濃度の前記電気活性ｐ型ドーパントを含む、請求項３８に記載の多層構造。
【請求項４２】
前記単結晶半導体ハンドル基板は、約５×１０１２ａｔｏｍｓ／ｃｍ３未満の濃度の前記電気活性ｐ型ドーパントを含む、請求項３８に記載の多層構造。
【請求項４３】
前記エピタキシャル層の前記電気活性ｎ型ドーパントの濃度は、約１×１０１３ａｔｏｍｓ／ｃｍ３未満である、請求項３８のいずれか１項に記載の多層構造。
【請求項４４】
前記エピタキシャル層の前記電気活性ｎ型ドーパントの濃度は、約５×１０１２ａｔｏｍｓ／ｃｍ３未満である、請求項３８に記載の多層構造。
【請求項４５】
前記エピタキシャル層は、シリコンを含む、請求項３８に記載の多層構造。
【請求項４６】
前記エピタキシャル層は、約０．１モル％から約５モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項３８に記載の多層構造。
【請求項４７】
前記エピタキシャル層は、約０．５モル％から約２モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項３８に記載の多層構造。
【請求項４８】
前記電荷捕獲層は、少なくとも約７０００Ωｃｍの抵抗率を有する、請求項３８に記載の多層構造。
【請求項４９】
単結晶半導体ハンドル基板であって、前記単結晶半導体ハンドル基板は、２つの主要なおおよそ平行な表面であって、その１つは、前記単結晶半導体ハンドル基板の前面であり、他方は、前記単結晶半導体ハンドル基板の裏面である表面と、前記単結晶半導体ハンドル基板の前面と裏面を接合する周縁エッジと、前記単結晶半導体ハンドル基板の前面と裏面の間の中央平面と、前記単結晶半導体ハンドル基板の前面と裏面の間のバルク領域とを備え、前記単結晶半導体ハンドル基板は、ボロン、アルミニウム、ガリウム、インジウム、及びそれらの任意の組み合わせからなるグループから選択された電気活性ｐ型ドーパントを含み、少なくとも約５００Ωｃｍの最小バルク領域抵抗率を有し、さらに前記単結晶半導体ハンドル基板は、ハンドル結晶配向を有する、単結晶半導体ハンドル基板と、
前記単結晶半導体ハンドル基板の前面と界面接触するエピタキシャル層であって、前記エピタキシャル層は、ヒ素、リン、アンチモン、及びそれらの任意の組み合わせからなるグループから選択される電気活性ｎ型ドーパントを含み、前記エピタキシャル層は、約１００Ωｃｍから５０００Ωｃｍの抵抗率を有し、さらに前記エピタキシャル層は、前記ハンドル結晶配向と同じ結晶配向を有する、エピタキシャル層と、
前記エピタキシャル層と界面接触する電荷捕獲層であって、前記電荷捕獲層は、多結晶シリコンを含み、少なくとも約３０００Ωｃｍの抵抗率を有する、電荷捕獲層と、
前記電荷捕獲層と界面接触する誘電体層と、
前記誘電体層と界面接触する単結晶半導体装置層と、を備える多層構造。
【請求項５０】
前記単結晶半導体ハンドル基板は、単結晶シリコンを含み、
前記単結晶半導体ドナー基板は、単結晶シリコンを含む、請求項４９に記載の多層構造。
【請求項５１】
前記単結晶半導体ハンドル基板は、約１０００Ωｃｍから約１０００００Ωｃｍのバルク抵抗率を有する、請求項４９に記載の多層構造。
【請求項５２】
前記単結晶半導体ハンドル基板は、約１０００Ωｃｍから約６０００Ωｃｍのバルク抵抗率を有する、請求項４９に記載の多層構造。
【請求項５３】
前記エピタキシャル層は、約２００Ωｃｍから約２０００Ωｃｍの抵抗率を有する、請求項４９に記載の多層構造。
【請求項５４】
前記エピタキシャル層は、約４００Ωｃｍから約１０００Ωｃｍの抵抗率を有する、請求項４９に記載の多層構造。
【請求項５５】
前記電荷捕獲層は、少なくとも約７０００Ωｃｍの抵抗率を有する、請求項４９に記載の多層構造。
【請求項５６】
前記エピタキシャル層は、シリコンを含む、請求項４９に記載の多層構造。
【請求項５７】
前記エピタキシャル層は、約０．１モル％から約５モル％の炭素濃度の炭素がドープされたシリコンを含む、請求項４９に記載の多層構造。