(57)【要約】      （修正有）【課題】エミッタ容量とコレクタ容量とを低減し、またコレクタ抵抗を低減して特性向上を図る半導体トランジスタを提供する。【解決手段】ベースコンタクト層１２及びエミッタ拡散層１４が、ベース拡散層８の拡散層形成領域内において第１埋込み拡散層３との対向面を除く外周部をそれぞれ酸化絶縁層７、９により絶縁被覆された状態で形成されることにより、エミッタ拡散層１４とベースコンタクト層１２及びベースコンタクト層１２とコレクタコンタクト層１０が縦方向のみで接合してエミッタ容量及びコレクタ容量を低減する。【選択図】図１
0003132369.tif 000002
【実用新案登録請求の範囲】
【請求項１】
Ｐ−型基板上にＮ＋型埋込み拡散層からなる第１埋込み拡散層と、この第１埋込み拡散層上にＰ＋型埋込み拡散層からなる第２埋込み拡散層及びエピタキシャル成長層を形成するとともに前記エピタキシャル成長層にＮ型拡散層からなるベース拡散層を形成し、前記ベース拡散層にベースコンタクト層とエミッタ拡散層とを形成した縦型ＰＮＰ半導体トランジスタであり、
前記エミッタ拡散層及び前記ベース拡散層が、前記第１埋込み拡散層との対向面を除く外周部をそれぞれ酸化絶縁層により絶縁被覆された状態で形成されることを特徴とする半導体トランジスタ。
【請求項２】
前記ベース拡散層が、前記エピタキシャル成長層の酸化シリコン層に設けたトレンチ構造の電極形成開口部に拡散形成されることにより、外周部が酸化シリコン層によって絶縁被覆された状態で形成されるとともに、
前記エミッタ拡散層が、前記ベース拡散層上に形成した酸化絶縁層に設けたエミッタ拡散層区分トレンチを介して外方に臨ませられた前記ベース拡散層のエミッタ拡散層形成領域に形成されることにより、外周部を前記酸化絶縁層によって絶縁被覆された状態で形成されることを特徴とする請求項１に記載の半導体トランジスタ。
【請求項３】
コレクタコンタクト層が、前記第１埋込み拡散層上に形成した酸化絶縁層に設けたコレクタコンタクト層区分トレンチを介して外方に臨ませられた前記第１埋込み拡散層のコレクタコンタクト層形成領域に直接拡散形成されることを特徴とする請求項１又は請求項２に記載の半導体トランジスタ。
【請求項４】
前記エミッタ拡散層が、前記ベース電極層と前記コレクタコンタクト層との間に形成されることを特徴とする請求項３に記載の半導体トランジスタ。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、Ｐ−型基板上に形成された縦型ＰＮＰ半導体トランジスタに関する。
【背景技術】
【０００２】
縦型ＰＮＰ半導体トランジスタ１００は、図２３に示すように、ベース基板として用いるＰ−型シリコン基板１０１と、このシリコン基板１０１に不純物元素をイオン注入して内部に埋め込み拡散させて形成したＮ＋型埋込み拡散層（第１埋込み拡散層）１０２と、シリコン基板１０１と第１埋込み拡散層１０２上に不純物元素をイオン注入して埋め込み拡散させて形成したＰ＋型埋込み拡散層（第２埋込み拡散層）１０３と、これら各層上にエピタキシャル成長により形成したエピタキシャル成長層１０４を備える。
【０００３】
半導体トランジスタ１００は、第1埋め込み拡散層１０２を囲むエピタキシャル成長層１０４に素子分離層を構成するアイソレーション部１０５を形成する。半導体トランジスタ１００は、エピタキシャル成長層１０４を貫通してコレクタ領域を構成する第２埋込み拡散層１０３に達するコレクタ拡散層を構成するＰ＋型拡散層１０６を形成するとともに、この拡散層１０６にコレクタ電極１０８を設けるＰ＋型コレクタコンタクト層１０７を形成する。
【０００４】
半導体トランジスタ１００は、エピタキシャル成長層１０４の拡散層１０６に囲まれた領域がＮ型拡散層からなるベース層１０４ａを構成し、このベース層１０４ａにベース電極１１０を設けるベースコンタクト層１０９をコレクタコンタクト層１０７に隣り合って形成する。また、半導体トランジスタ１００は、同様にしてエピタキシャル成長層１０４のベース層１０４ａ内に、エミッタ電極１１２を設けるエミッタ拡散層１１１をベースコンタクト層１０９に隣り合って形成する。なお、かかる縦型ＰＮＰ半導体トランジスタについては、例えば特許文献１に開示されている。
【特許文献１】特開２００２−１７６０５９号公報
【考案の開示】
【考案が解決しようとする課題】
【０００５】
ところで、半導体トランジスタ１００においては、特性を示す指数の１つとして電流利得帯域幅積ｆＴが用いられており、この値ｆＴが高いほど高性能の特性を有することになる。電流利得帯域幅積ｆＴの理論式は、
１／２πｆＴ＝τｅ＋τｂ＋τｃ＋τｘ＋τｓ
τｅ＝ｋＴ／ｑＩE×ＣTE
τｂ＝（Ｗｂ）2／ｎＤn
τｃ＝Ｒc×ＣTC
τｘ＝Ｘｓ／２Ｖｓ
によって求められる。したがって、半導体トランジスタ１００においては、上述した理論式より、コレクタ抵抗、エミッタ容量或いはコレクタ容量を低減して電流利得帯域幅積ｆＴを向上させることにより特性向上が図られることになる。
【０００６】
従来の半導体トランジスタ１００においては、コレクタコンタクト層１０７が、上述したように第１埋込み拡散層１０２上に形成した第２埋込み拡散層１０３を介して拡散層１０６に形成されている。したがって、半導体トランジスタ１００においては、コレクタコンタクト層１０７と第２埋込み拡散層１０３との間における動作電流に対して拡散層１０６の厚み部分がコレクタ抵抗となり、電流利得帯域幅積ｆＴを低下させるといった問題があった。
【０００７】
また、半導体トランジスタ１００においては、エミッタ拡散層１１１が電極形成面を除く外周部をエピタキシャル成長層１０４のベース層１０４ａにより取り囲まれて形成される。したがって、半導体トランジスタ１００においては、エミッタ拡散層１１１とベース層１０４ａとの間において動作上不要部位である外周壁部位において生じるエミッタ容量が電流利得帯域幅積ｆＴを低下させるといった問題があった。
【０００８】
さらに、半導体トランジスタ１００においては、ベース層１０４ａがコレクタ拡散層を構成する拡散層１０６により取り囲まれて形成される。したがって、半導体トランジスタ１００においては、拡散層１０６にも動作上不要部位である外周壁部位においてコレクタ容量が生じ、電流利得帯域幅積ｆＴを低下させるといった問題があった。
【０００９】
したがって、本考案は、エミッタ容量とコレクタ容量とを低減し、またコレクタ抵抗を低減して特性向上を図る半導体トランジスタを提供することを目的に提案されたものである。
【課題を解決するための手段】
【００１０】
上述した目的を達成する本考案にかかる半導体トランジスタは、Ｐ−型基板上にＮ＋型埋込み拡散層からなる第１埋込み拡散層と、この第１埋込み拡散層上にＰ＋型埋込み拡散層からなる第２埋込み拡散層を拡散形成するとともにエピタキシャル成長によりエピタキシャル成長層を形成し、エピタキシャル成長層に拡散形成したＮ型拡散層からなるベース拡散層にベースコンタクト層とエミッタ拡散層とを形成した縦型ＰＮＰ半導体トランジスタからなる。半導体トランジスタは、エミッタ拡散層及びベース拡散層が、第１埋込み拡散層との対向面を除く外周部をそれぞれ酸化絶縁層により絶縁被覆された状態で形成される。
【００１１】
半導体トランジスタにおいては、外周部を絶縁被覆されることによりベース拡散層に形成されたエミッタ拡散層とベースコンタクト層が縦方向（厚み方向）のみで接合することにより、動作上不要な外周部位によるエミッタ容量の発生を抑制してエミッタ容量を低減する。また、半導体トランジスタにおいては、ベース拡散層とコレクタ層も縦方向のみで接合することにより、コレクタ容量を低減する。半導体トランジスタにおいては、エミッタ容量とコレクタ容量の低減により電流利得帯域幅積ｆＴの向上による特性向上が図られるようにする。
【００１２】
半導体トランジスタは、ベースコンタクト層が、ベース拡散層上に形成した酸化絶縁層に設けたベースコンタクト層区分トレンチを介して外方に臨ませられたベース拡散層のベースコンタクト層形成領域に拡散形成されることにより外周部が酸化絶縁層によって絶縁被覆された状態で形成される。半導体トランジスタは、エミッタ拡散層が、ベース拡散層上に形成した酸化絶縁層に設けたエミッタ拡散層区分トレンチを介して外方に臨ませられたベース拡散層のエミッタ拡散層形成領域に形成されることにより外周部を前記酸化絶縁層によって絶縁被覆された状態で形成される。
【００１３】
半導体トランジスタは、コレクタコンタクト層が、第２埋込み拡散層上に形成した酸化絶縁層に設けたコレクタコンタクト層区分トレンチを介して外方に臨ませられた第２埋込み拡散層のコレクタコンタクト層形成領域に直接拡散形成される。半導体トランジスタにおいては、コレクタ層の電流経路が短縮化され、コレクタ抵抗の低減により電流利得帯域幅積ｆＴの向上による特性向上が図られるようにする。
【考案の効果】
【００１４】
以上のように構成される本考案にかかる半導体トランジスタによれば、ベースコンタクト層とエミッタ拡散層を第１埋込み拡散層との対向面を除く外周部を酸化絶縁層により絶縁被覆された状態で形成したことから、エミッタ拡散層とベース拡散層及びベース拡散層とコレクタ層とがそれぞれ縦方向のみで接合して動作に不要な外周部位により生じるエミッタ容量とコレクタ容量が低減され、電流利得帯域幅積を高くして特性向上を図ることが可能となる。また、半導体トランジスタによれば、コレクタコンタクト層が、第２埋込み拡散層上に酸化絶縁層に形成したコレクタコンタクト層区分トレンチを介して直接拡散形成されることからコレクタ層の電流経路が短縮化され、コレクタ抵抗の低減により電流利得帯域幅積を高くして特性向上を図ることが可能となる。
【考案を実施するための最良の形態】
【００１５】
以下、本考案の実施の形態として示す縦型ＰＮＰ半導体トランジスタ（以下、半導体トランジスタと略称する。）１について図面を参照して詳細に説明する。半導体トランジスタ１も、上述した従来の縦型ＰＮＰ半導体トランジスタ１００と同様に、Ｐ−型シリコン基板２をベース基板としてその主面上に詳細を後述する半導体技術を施して各機能層等が形成される。半導体トランジスタ１は、図１に示すようにシリコン基板２の主面上から不純物元素をイオン注入して内部に埋め込み拡散させることによりＮ＋型埋込み拡散層（第１埋込み拡散層）３が形成される。半導体トランジスタ１は、第１埋込み拡散層３の主面上から不純物元素をイオン注入して内部に埋め込み拡散させることによりＰ＋型埋込み拡散層（第２埋込み拡散層）４が形成される。
【００１６】
半導体トランジスタ１は、シリコン基板２、第１埋込み拡散層３及び第２埋込み拡散層４上に、エピタキシャル成長によりＮ−型のエピタキシャル成長層５が形成される。半導体トランジスタ１は、エピタキシャル成長層５の所定領域を囲んで後述するエッチング工程等を施してシリコン基板２、第１埋込み拡散層３及び第２埋込み拡散層４を露出させるアイソレーション部６を形成し、このアイソレーション部６を充填するようにして酸化シリコン層７が形成される。半導体トランジスタ１は、後述するエッチング工程等を施して酸化シリコン層７に第２埋込み拡散層４を露出させる電極形成開口部７ａが形成されるとともに、コレクタ電極層区分トレンチ７ｂが形成される。
【００１７】
半導体トランジスタ１は、酸化シリコン層７の電極形成開口部７ａを介して露出されたエピタキシャル成長層５がベース拡散層８を構成する。半導体トランジスタ１は、ベース拡散層８上に酸化絶縁層９が形成されるとともに、この酸化絶縁層９に対してエッチング工程等を施してベース拡散層８を外方に臨ませるベースコンタクト層区分トレンチ９ａとエミッタ拡散層区分トレンチ９ｂが形成される。
【００１８】
半導体トランジスタ１は、第２埋込み拡散層４の酸化シリコン層７に形成したコレクタコンタクト層区分トレンチ７ｂを介して外方に露出された領域がコレクタコンタクト層形成領域として構成される。半導体トランジスタ１は、コレクタコンタクト層形成領域に不純物元素をイオン注入して内部に拡散させることにより、Ｐ＋型拡散層からなるコレクタコンタクト層１０が第２埋込み拡散層４に直接形成される。なお、半導体トランジスタ１は、コレクタコンタクト層１０に対して電極形成工程を施してコレクタ電極１１が形成される。
【００１９】
半導体トランジスタ１は、ベース拡散層８の酸化絶縁層９に形成したベースコンタクト層区分トレンチ９ａを介して外方に露出された領域がベースコンタクト層形成領域として構成される。半導体トランジスタ１は、ベースコンタクト層形成領域に不純物元素をイオン注入して内部に拡散させることにより、Ｎ＋型拡散層からなるベースコンタクト層１２がベース拡散層８に形成される。半導体トランジスタ１は、上述したように酸化絶縁層９に形成したベースコンタクト層区分トレンチ９ａ内にベースコンタクト層１２を形成することにより、ベースコンタクト層１２が底面を除いて外周部を酸化絶縁膜により被覆された構成となる。なお、半導体トランジスタ１は、ベースコンタクト層１２に対して電極形成工程を施してベース電極１３が形成される。
【００２０】
半導体トランジスタ１は、ベース拡散層８の酸化絶縁層９に形成したエミッタコンタクト層区分トレンチ９ｂを介して外方に露出された領域がエミッタ層形成領域として構成される。半導体トランジスタ１は、エミッタ層形成領域に不純物元素をイオン注入して拡散させることにより、Ｐ＋型拡散層からなるエミッタ層１４がベース層８に形成される。半導体トランジスタ１は、上述したように酸化絶縁層９に形成したエミッタ層区分トレンチ９ｂ内にエミッタ層１４を形成することにより、エミッタ層１４も底面を除いて外周部を酸化絶縁膜により被覆された構成となる。なお、半導体トランジスタ１は、エミッタ層１４に対して電極形成工程を施してエミッタ電極１３が形成される。
【００２１】
半導体トランジスタ１は、図１に示すようにエミッタ層１５に隣り合って酸化シリコン層７にコレクタコンタクト層区分トレンチ７ｂを形成してコレクタコンタクト層１０を形成する。半導体トランジスタ１は、ベース拡散層８に形成するエミッタ層１４を挟んで、コレクタコンタクト層１０とベースコンタクト層１２が形成される。
【００２２】
以上のように構成された半導体トランジスタ１においては、コレクタコンタクト層１０が酸化絶縁層９に形成したコレクタコンタクト層区分トレンチ７ｂを介して第２埋込み拡散層４に直接形成される。したがって、半導体トランジスタ１においては、コレクタコンタクト層１０と第２埋込み拡散層４に流れるコレクタ電流の経路が短縮化され、電流経路に生じるコレクタ抵抗が低減される。半導体トランジスタ１においては、コレクタ抵抗の低減により電流利得帯域幅積ｆＴを高くして特性の向上が図られる。
【００２３】
半導体トランジスタ１においては、上述したようにベースコンタクト層１２が、酸化絶縁層９に形成したベースコンタクト層区分トレンチ９ａ内に底面を除いて外周部を酸化絶縁膜により被覆されて形成される。また、半導体トランジスタ１においては、ベースコンタクト層１２が形成されるベース拡散層８が、酸化シリコン層７にトレンチ構造を以って形成した電極形成開口部７ａを介して第２埋込み拡散層４上に形成された構造である。したがって、半導体トランジスタ１においては、ベース拡散層８が、第２埋込み拡散層４と対向する底面を除いて外周部を酸化シリコン層７により絶縁被膜されて形成される。
【００２４】
また、半導体トランジスタ１においては、エミッタ拡散層１４も、酸化絶縁層９に形成したエミッタ拡散層区分トレンチ９ｂ内に底面を除いて外周部を酸化絶縁膜により被覆されて形成される。
【００２５】
したがって、半導体トランジスタ１においては、ベース拡散層８とエミッタコンタクト層１４が、それぞれ酸化絶縁層９が形成されていない底面間において縦方向のみで接合する構造となる。半導体トランジスタ１においては、ベース拡散層８とエミッタ拡散層１４が、動作上不要な外周部位間が絶縁被膜されることによってエミッタ容量の発生が抑制されることで、全体のエミッタ容量が低減される。
【００２６】
また、半導体トランジスタ１においては、コレクタコンタクト層１０とベース拡散層８もそれぞれ酸化絶縁層が形成されていない底面間において縦方向のみで接合する構造となる。半導体トランジスタ１においては、コレクタコンタクト層１０とベース拡散層８が、動作上不要な外周部位間におけるコレクタ容量の発生が抑制されることで全体のコレクタ容量が低減される。半導体トランジスタ１においては、エミッタ容量とコレクタ容量の低減により電流利得帯域幅積ｆＴを高くして特性の向上が図られる。
【００２７】
なお、半導体トランジスタ１においては、図１に示すようにベースコンタクト層１２の側方に位置して酸化シリコン層７に形成したトレンチ内の第１埋込み拡散層３にＮ＋型島つりコンタクト層１６が形成される。さらに、半導体トランジスタ１においては、コレクタコンタクト層１０や島つりコンタクト層１６の側方に位置するアイソレーション部６において、酸化シリコン層７に形成したトレンチ内のシリコン基板２に拡散されてＰ＋型電極１７が形成される。
【００２８】
半導体トランジスタ１は、図２乃至図２２に示した工程を経て製造される。半導体トランジスタ１の製造工程は、Ｐ−型シリコン基板２の主面上に熱酸化法、ＣＶＤ（chemical vapor deposited）法或いは陽極酸化法やスパッタ法等の適宜の酸化膜形成法により全面に亘ってマスク層となる酸化シリコン膜を形成するとともに、ドライエッチング法等によりこの酸化シリコン膜に対して第１埋込み拡散層３の形成領域に対応してイオン注入開口部を形成する工程を有する。半導体トランジスタ１の製造工程は、イオン注入装置を用いて酸化シリコン膜に形成したイオン注入開口部からシリコン基板２に不純物元素をイオン注入することにより、注入された不純物元素がシリコン基板１の内部に拡散してＮ＋型拡散層からなる第１埋込み拡散層３を形成する。なお、トランジスタ１の製造工程は、結晶性回復等のアニール処理を施した後に、シリコン基板１の主面上からドライエッチング法等により酸化シリコン膜を除去する。
【００２９】
半導体トランジスタ１の製造工程は、第１埋込み拡散層３を形成したシリコン基板２にマスク層となる酸化シリコン膜を形成するとともに、第２埋込み拡散層４の形成領域に対応してイオン注入開口部を形成する工程を有する。半導体トランジスタ１の製造工程は、酸化シリコン膜に形成したイオン注入開口部から第１埋込み拡散層３にイオン注入を行ってＰ＋型拡散層からなる第２埋込み拡散層４を形成する。なお、トランジスタ１の製造工程は、結晶性回復等のアニール処理を施した後に、シリコン基板１の主面上からドライエッチング法等により酸化シリコン膜を除去する。
【００３０】
半導体トランジスタ１の製造工程は、上述した各工程の後工程として第１埋込み拡散層３と第２埋込み拡散層４を形成したシリコン基板２に対してエピタキシャル成長によりＮ−型エピタキシャル成長層５を形成する工程を施す。半導体トランジスタ１の製造工程は、これら工程を経て図２に示した第１中間体３０を製造する。
【００３１】
半導体トランジスタ１の製造工程は、第１中間体３０に対してマスク層となる酸化シリコン膜をエピタキシャル成長層５上に形成するとともに、ベース拡散層８の形成領域に対応してイオン注入開口部を形成する工程を施して、図３に示した第２中間体３１を製造する。半導体トランジスタ１の製造工程は、酸化シリコン膜に形成したイオン注入開口部からエピタキシャル成長層５にイオン注入を行ってＮ型拡散層からなるベース拡散層８に対応してベース拡散層形成層３２を形成する。なお、トランジスタ１の製造工程は、結晶性回復等のアニール処理を施した後に、エピタキシャル成長層５の主面上からドライエッチング法等により酸化シリコン膜を除去する。
【００３２】
半導体トランジスタ１の製造工程は、第２中間体３１に対して後述するベース拡散層８を形成する際のストッパ層を構成する酸化シリコン層３３とポリシリコン層３４を形成する工程を施して図４に示した第３中間体３５を製造する。
【００３３】
半導体トランジスタ１の製造工程は、第２中間体３１に対してフォトリソグラフィ工程を施してベース拡散層形成層３２をベース拡散層８の形状とする工程を有して図５に示した第４中間体３６を製造する。半導体トランジスタ１の製造工程は、フォトリソグラフィ工程が一般に実施されている工程とほぼ同様であり、ポリシリコン層３４上に全面に亘ってフォトレジストを塗布してフォトレジスト層を形成し、このフォトレジスト層に対してベース拡散層８の形成領域に対応した領域をマスキングした状態でプリ露光ベーク処理を施す。フォトリソグラフィ工程は、フォトレジスト層に対して現像処理を施して非露光部位のフォトレジストを除去することによりベース拡散層８の形成領域をマスキングしたマスク層を形成し、エッチング工程を施して酸化シリコン層３３とポリシリコン層３４を除去して第４中間体３６を製造する。
【００３４】
半導体トランジスタ１の製造工程は、第４中間体３６に対して例えばプラズマエッチング装置等を用いるドライエッチング法によりアイソレーション部６を形成するシリコン層エッチング工程を施して、素子系領域に対応してエピタキシャル成長層５とシリコン基板２に凹部３８を形成した第５中間体３７を製造する。半導体トランジスタ１の製造工程は、第４中間体３６に対して酸化シリコン層３３とポリシリコン層３４を含むエピタキシャル成長層５上にアイソレーション部６の対応領域を開口しかつベース拡散層８の対応部位をマスキングしたマスク層を形成してプラズマエッチング装置等を用いてエッチング処理工程を施す。半導体トランジスタ１の製造工程は、シリコン基板２を所定の深さまで除去するエッチング処理工程により、凹部３８の底面に第１埋込み拡散層３と第２埋込み拡散層４がそれぞれ露出し、第２埋込み拡散層４からベース拡散層８の対応部位が島状に残された第５中間体３７を製造する。
【００３５】
半導体トランジスタ１の製造工程は、第５中間体３７に対して酸化シリコン層形成工程を施し、図７に示すようにアイソレーション部６を構成する凹部３８を含んで全面を被覆する酸化シリコン層７を形成した第６中間体３９を製造する。半導体トランジスタ１の製造工程は、第６中間体３９に対して島状に残されたベース拡散層８の対応部位の酸化シリコン層３３をストッパとして酸化シリコン層７を所定の厚みまで除去するエッチング処理工程を施して図８に示す第７中間体４０を製造する。なお、酸化シリコン層３３は、この状態で酸化シリコン層７と一体化する。
【００３６】
半導体トランジスタ１の製造工程においては、酸化シリコン層７が最終的に半導体トランジスタ１の表面に残されて絶縁保護層を構成する。したがって、半導体トランジスタ１の製造工程においては、上述したエッチング処理工程に際して、図８に示すようにエピタキシャル成長層５上に酸化シリコン層７をやや残した状態とする。
【００３７】
半導体トランジスタ１の製造工程は、第７中間体４０に対して酸化シリコン層７の主面上に全面に亘って保護層を構成するポリシリコン層４２を形成して図９に示す第８中間体４１を製造する。半導体トランジスタ１の製造工程は、第８中間体４１に対してフォトリソグラフィ工程を施してポリシリコン層４２の所定箇所にトレンチ形成を行い、図１０に示した第９中間体４２を製造する。半導体トランジスタ１の製造工程は、ポリシリコン層４２に対して、アイソレーション部６の外周部位に対応してアイソレーション形成ガイドトレンチ４３と島つり電極形成ガイドトレンチ４４及びコレクタコンタクト層１０を形成するコレクタコンタクト層区分けトレンチ７ｂに対応してコレクタコンタクト層形成ガイドトレンチ４５を形成するパターニングを施して第９中間体４２を製造する。
【００３８】
半導体トランジスタ１の製造工程は、第９中間体４２に対してポリシリコン層４２をマスクとして酸化シリコン層７にエッチング処理工程を施して図１１に示す第１０中間体４６を製造する。半導体トランジスタ１の製造工程は、酸化シリコン層７がポリシリコン層４２に開口された各ガイドトレンチ４３、４４、４５から内層までエッチングを施されることにより、アイソレーション形成ガイドトレンチ４３に連通してアイソレーショントレンチ４７が形成され、島つりコンタクト層形成ガイドトレンチ４４に連通して島つりトレンチ４８が形成され、さらにコレクタコンタクト層形成ガイドトレンチ４４に連通してコレクタコンタクト層区分けトレンチ７ｂが形成されてる。
【００３９】
半導体トランジスタ１の製造工程は、第１０中間体４６に対して酸化シリコン層７からポリシリコン層４２を除去するエッチング処理工程を施して、酸化シリコン層７にアイソレーショントレンチ４７と、島つりトレンチ４８と、コレクタコンタクト層区分けトレンチ７ｂを開口させた図１２に示す第１１中間体４９を製造する。
【００４０】
半導体トランジスタ１の製造工程は、第１１中間体４９に対してイオン注入工程を施して各トレンチ内に拡散層を拡散形成することにより、図１３に示す第１２中間体５０を製造する。半導体トランジスタ１の製造工程は、アイソレーショントレンチ４７を介してシリコン基板２にイオン注入を行ってＰ＋型コンタクト層１７を形成する。半導体トランジスタ１の製造工程は、島つりトレンチ４８を介して第１埋込み拡散層３にイオン注入を行ってＮ＋型の島つりコンタクト層１６を形成する。半導体トランジスタ１の製造工程は、コレクタコンタクト層区分けトレンチ７ｂを介して第２埋込み拡散層４にイオン注入を行ってＰ＋型のコレクタコンタクト層１０を形成する。
【００４１】
半導体トランジスタ１の製造工程は、上述したようにコレクタコンタクト層１０が、酸化シリコン層７に形成した第２埋込み拡散層４に達するコレクタコンタクト層区分けトレンチ７ｂを介してイオン注入を行うことにより、第２埋込み拡散層４に直接形成される。半導体トランジスタ１の製造工程は、コレクタコンタクト層１０の第２埋込み拡散層４との間の電流経路が最短化され、コレクタ抵抗の低減により電流利得帯域幅積を高くして特性向上を図ることが可能となる。
【００４２】
半導体トランジスタ１の製造工程は、第１２中間体５０に対してポリシリコン層形成工程とフォトリソグラフィ工程とを施して図１４に示した第１３中間体５１を製造する。半導体トランジスタ１の製造工程は、ポリシリコン層形成工程により上述した各トレンチ４７、４８、７ｂ内に充填して埋め込むとともに酸化シリコン層７の全面を被覆してポリシリコン層５２を形成する。半導体トランジスタ１の製造工程は、フォトリソグラフィ工程により上述したポリシリコン層５２に対して、ベース拡散層８の島つりコンタクト層１６側の側面を基準として電極形成開口部７ａに対応する所定幅のマスク開口を有するマスク層を設け、エッチング処理工程を施すことによりマスク開口の対応部位を除去してポリシリコン層５２に拡散層形成ガイド開口５２ａを形成する。
【００４３】
半導体トランジスタ１の製造工程は、第１３中間体５１に対してエッチング処理工程を施して拡散層形成ガイド開口５２ａに対応した酸化シリコン層７とともにベース拡散層８を所定の深さまで除去してベース電極層形成領域５３を形成した図１５に示す第１４中間体５２を製造する。半導体トランジスタ１の製造工程は、ベース拡散層８に、基準面とした一方側面が酸化シリコン層７によって構成された開口部からなるベースコンタクト層形成領域５３を外方に臨ませて形成する。
【００４４】
半導体トランジスタ１の製造工程は、第１４中間体５２に対して全面に亘って酸化シリコン層を堆積して酸化絶縁層９を形成した図１６に示す第１５中間体５４を製造する。半導体トランジスタ１の製造工程は、第１５中間体５４に対して酸化シリコン層７をストッパ層として酸化絶縁層９とポリシリコン層５２を除去するエッチング処理工程を施して図１７に示した第１６中間体５５を製造する。半導体トランジスタ１の製造工程は、ベース拡散層８のベースコンタクト層形成領域５３に酸化絶縁層９が充填され、かつ酸化絶縁層９が酸化シリコン層７と一体化された第１６中間体５５を製造する。
【００４５】
半導体トランジスタ１の製造工程は、第１６中間体５５に対してポリシリコン層形成工程とフォトリソグラフィ工程とを施して図１８に示した第１７中間体５６を製造する。半導体トランジスタ１の製造工程は、ポリシリコン層形成工程により酸化絶縁層９を一体化した酸化シリコン層７上に全面に亘ってポリシリコン層５７を形成する。半導体トランジスタ１の製造工程は、フォトリソグラフィ工程により上述したポリシリコン層５７に対して、酸化絶縁層９が充填されたベースコンタクト層形成領域５３の対応領域を開口したマスク層を設け、エッチング処理工程により開口部位を除去してポリシリコン層５２にベースコンタクト層形成ガイドトレンチ５８を形成する。
【００４６】
半導体トランジスタ１の製造工程は、第１７中間体５６に対してポリシリコン層５７をマスクとして酸化絶縁層９にエッチング処理工程を施して図１９に示した第１８中間体５９を製造する。半導体トランジスタ１の製造工程は、ベース電極層形成ガイドトレンチ５８を介して酸化絶縁層９がエッチングされることにより、酸化絶縁層９にベースコンタクト層区分トレンチ９ａが形成される。
【００４７】
半導体トランジスタ１の製造工程は、第１８中間体５９に対して酸化シリコン層７からポリシリコン層５７を除去するエッチング処理工程を施して、上述したコレクタ電極層区分けトレンチ７ｂ、アイソレーショントレンチ４７、島つりトレンチ４８とともにベース電極層区分トレンチ９ａを酸化シリコン層に開口させた図２０に示す第１９中間体６０を製造する。
【００４８】
半導体トランジスタ１の製造工程は、第１９中間体６０に対してイオン注入工程を施してベースコンタクト層区分トレンチ９ａ内に拡散層を拡散形成することにより、図２１に示す第２０中間体６１を製造する。半導体トランジスタ１の製造工程は、ベースコンタクト層区分トレンチ９ａを介してベース拡散層８にイオン注入を行ってＮ＋型のベースコンタクト層１２を形成する。半導体トランジスタ１の製造工程は、上述したようにベースコンタクト層１２を、酸化絶縁層９に形成したベースコンタクト層区分トレンチ９ａ内に形成することによりベース拡散層８と対向する底面部を除いた外周部を酸化絶縁層９により被覆した構造とする。
【００４９】
半導体トランジスタ１の製造工程は、第２０中間体６１に対してフォトリソグラフィ工程等を施して酸化絶縁層９にエミッタ拡散層区分トレンチ９ｂを形成するとともにイオン注入工程を施してエミッタ拡散層１４をベース拡散層８に拡散形成して図２２に示す第２１中間体６２を製造する。半導体トランジスタ１の製造工程は、第２０中間体６１の主面上にフォトレジスト層を形成し、このフォトレジスト層に対してエミッタ拡散層区分トレンチ９ｂの対応部位を露光してエッチング処理工程を施すことにより酸化絶縁層９を露出させるエッチング開口部を形成する。
【００５０】
半導体トランジスタ１の製造工程は、エッチング開口部を介して露出させた酸化絶縁層９を除去してエミッタ拡散層区分トレンチ９ｂを形成し、ベース拡散層８を露出させる。半導体トランジスタ１の製造工程は、エミッタ拡散層区分トレンチ９ｂを介してベース拡散層８にイオン注入を行って、ベースコンタクト層１２と隣り合った領域にＰ＋型のエミッタ拡散層１４を形成する。半導体トランジスタ１の製造工程は、上述したようにエミッタ拡散層１４を、酸化絶縁層９に形成したエミッタ拡散層区分トレンチ９ｂ内に形成することによりベース拡散層８と対向する底面部を除いた外周部を酸化絶縁層９により被覆した構造とする。
【００５１】
半導体トランジスタ１の製造工程は、第２１中間体６２に対して各拡散層に電極形成工程を施して図１に示した半導体トランジスタ１を製造する。半導体トランジスタ１の製造工程は、アルミ等からなる電極材を開口された各トレンチ内に嵌挿して相対する各電極層とそれぞれ接合することにより形成する。
【００５２】
半導体トランジスタ１の製造工程は、上述した各工程を経て酸化絶縁層９に形成したコレクタコンタクト層区分トレンチ７ｂを介して第２埋込み拡散層４に外周部を酸化絶縁膜により被覆されて直接形成したコレクタコンタクト層１０を有する半導体トランジスタ１を製造する。半導体トランジスタ１の製造工程は、酸化絶縁層９に形成したベースコンタクト層区分トレンチ９ａを介してベース拡散層８に外周部を酸化絶縁膜により被覆されて形成したベースコンタクト層１２を有する半導体トランジスタ１を製造する。半導体トランジスタ１の製造工程は、酸化絶縁層９に形成したエミッタ拡散層区分トレンチ９ｂを介してベース拡散層８に外周部を酸化絶縁膜により被覆されて形成したエミッタ拡散層１４を有する半導体トランジスタ１を製造する。
【００５３】
半導体トランジスタ１の製造工程においては、上述したコレクタコンタクト層１０を有することにより、第２埋込み拡散層４に流れるコレクタ電流の経路が短縮化されて電流経路に生じるコレクタ抵抗が低減された半導体トランジスタ１を製造する。半導体トランジスタ１の製造工程においては、外周部を絶縁被膜されたベース拡散層８と、ベースコンタクト層１２と、エミッタ拡散層１４を有することにより、ベース拡散層８とエミッタ拡散層１４が底面間において縦方向のみで接合するとともにコレクタコンタクト層層１０とベース拡散層８も縦方向のみで接合する構造の半導体トランジスタ１を製造する。半導体トランジスタ１の製造工程においては、コレクタ抵抗の低減と、エミッタ容量及びコレクタ容量の低減とにより電流利得帯域幅積ｆＴが高い特性の向上を図った半導体トランジスタ１を製造する。
【００５４】
なお、上述した半導体トランジスタ１の製造工程においては、例えばフォトリソグラフィ工程、エッチング処理工程或いはポリシリコン形成工程や酸化シリコン層形成工程等の各個別の工程が従来の半導体トランジスタの製造工程と同様であることから、その詳細な説明を省略した。半導体トランジスタ１の製造工程においては、上述した工程の順序や内容に限定されず従来の半導体トランジスタの製造工程に採用された工程の順序や内容が適宜採用される。
【図面の簡単な説明】
【００５５】
【図１】本考案の実施の形態として示す縦型ＰＮＰ半導体トランジスタの要部断面図である。
【図２】シリコン基板に、第１埋込み拡散層と第２埋込み拡散層及びエピタキシャル成長層を形成する工程の説明図である。
【図３】エピタキシャル成長層にベース拡散層を形成する工程の説明図である。
【図４】酸化シリコン層とポリシリコン層を形成する工程の説明図である。
【図５】酸化シリコン層とポリシリコン層に対するフォトリソグラフィ工程とエッチング処理工程を施す工程の説明図である。
【図６】エピタキシャル成長層に対するフォトリソグラフィ工程とエッチング処理工程を施す工程の説明図である。
【図７】酸化シリコン層を堆積形成する工程の説明図である。
【図８】酸化シリコン層とポリシリコン層に対するエッチング処理工程を施す工程の説明図である。
【図９】ポリシリコン層の形成工程の説明図である。
【図１０】ポリシリコン層に対するパターニング工程の説明図である。
【図１１】酸化シリコン層にエッチング処理工程を施してコレクタコンタクト層区分トレンチ等を形成する工程の説明図である。
【図１２】ポリシリコン層を除去するエッチング処理工程の説明図である。
【図１３】コレクタコンタクト層、島つりコンタクト層及びアイソレーションコンタクト層を形成するイオン注入工程の説明図である。
【図１４】ポリシリコンによる各トレンチの埋込み工程と、パターニング工程の説明図である。
【図１５】ポリシリコン層に対してエッチング処理工程を施して拡散層形成開口部を形成する工程の説明図である。
【図１６】ポリシリコン層堆積工程の説明図である。
【図１７】ポリシリコン層を除去するエッチング処理工程の説明図である。
【図１８】ポリシリコン層の形成とベースコンタクト層形成領域のパターニング工程の説明図である。
【図１９】ポリシリコン層に対してエッチング処理工程を施してベースコンタクト層区分トレンチを形成する工程の説明図である。
【図２０】ポリシリコン層を除去するエッチング処理工程の説明図である。
【図２１】ベースコンタクト層を形成するイオン注入工程の説明図である。
【図２２】酸化シリコン層に対するエミッタ拡散層区分トレンチの形成工程とエミッタ拡散層を形成するイオン注入工程の説明図である。
【図２３】従来の半導体トランジスタの要部断面図である。
【符号の説明】
【００５６】
１        半導体トランジスタ
２        シリコン基板
３        第１埋込み拡散層
４        第２埋込み拡散層
５        エピタキシャル成長層
７        酸化シリコン層
７ａ      電極形成開口部
７ｂ      コレクタコンタクト層区分トレンチ
８        ベース拡散層
９        酸化絶縁層
９ａ      ベースコンタクト層区分トレンチ
９ｂ      エミッタ拡散層区分トレンチ
１０      コレクタコンタクト層
１２      ベースコンタクト層
１４      エミッタ拡散層
【図１】
0003132369.tif 000003
【図２】
0003132369.tif 000004
【図３】
0003132369.tif 000005
【図４】
0003132369.tif 000006
【図５】
0003132369.tif 000007
【図６】
0003132369.tif 000008
【図７】
0003132369.tif 000009
【図８】
0003132369.tif 000010
【図９】
0003132369.tif 000011
【図１０】
0003132369.tif 000012
【図１１】
0003132369.tif 000013
【図１２】
0003132369.tif 000014
【図１３】
0003132369.tif 000015
【図１４】
0003132369.tif 000016
【図１５】
0003132369.tif 000017
【図１６】
0003132369.tif 000018
【図１７】
0003132369.tif 000019
【図１８】
0003132369.tif 000020
【図１９】
0003132369.tif 000021
【図２０】
0003132369.tif 000022
【図２１】
0003132369.tif 000023
【図２２】
0003132369.tif 000024
【図２３】
0003132369.tif 000025