【事件の表示】
　特願２０１０−５１８４０７「有効データインジケータの使用によってダイナミックＲＡＭ電力消費を減らすシステムおよび方法」拒絶査定不服審判事件〔平成２１年　１月２９日国際公開、ＷＯ２００９／０１５３２４、平成２２年１１月１１日国内公表、特表２０１０−５３４８９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２０年７月２５日（パリ条約による優先権主張外国庁受理２００７年７月２６日、アメリカ合衆国）を国際出願日とする出願であって、平成２４年３月２１日に上申書が提出され、同年３月３０日に誤訳訂正書が提出され、同年４月２７日付けで拒絶理由が通知され、同年８月２９日に意見書が提出され、平成２５年３月２２日付けで拒絶理由が通知され、同年６月２０日に誤訳訂正書が提出され、同年６月２５日に意見書及び手続補正書が提出されたが、平成２６年１月８日付けで拒絶査定がなされ、これに対して、同年５月２１日に拒絶査定を不服とする審判の請求がなされるとともに手続補正書が提出され、同年１１月１２日に上申書が提出されたものである。
　そして、平成２６年１２月４日付けで当審より拒絶理由が通知され、平成２７年２月２５日に意見書及び誤訳訂正書が提出され、同年４月９日付けで当審よりの最後の拒絶理由が通知され、同年６月２９日に意見書及び手続補正書が提出されたものである。
　
　
第２　補正却下の決定
［補正却下の決定の結論］
　平成２７年６月２９日に提出された手続補正書によりなされた手続補正を却下する。
　
［理由］
１　本件補正の内容
　平成２７年６月２９日に提出された手続補正書による補正（以下「本件補正」という。）は、本願の特許請求の範囲を補正するものであるが、請求項１と本件補正により補正されたその従属請求項についてみると、補正前後の特許請求の範囲の記載は以下の通りである。
（補正前）
「　【請求項１】
　各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
　独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
　　その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
　　その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
　　有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させることと、
を具備し、
　前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」
「　【請求項１４】
　前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する請求項１２の方法。
　　【請求項１５】
　前記インジケータが有効データを反映する場合に、前記リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることをさらに具備する請求項１２の方法。
　　【請求項１６】
　未割り当てのメモリのプールをさらに具備し、独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記独立してリフレッシュ可能なメモリ単位は割り当てられ、かつ、関連づけられたインジケータは有効データを反映するようにセットされ、
　前記独立してリフレッシュ可能なメモリ単位が解放され前記プールに返される場合に、前記関連づけられたインジケータがリセットされる請求項１の方法。」
（補正後）
「　【請求項１】
　各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
　前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
　　その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
　　リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
　　有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ頻度を減少させることと、
を具備し、
　前記最大のリフレッシュ期間は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であり、
　前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」
「　【請求項１４】
　前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する請求項１３の方法。
　　【請求項１５】
　独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記独立してリフレッシュ可能なメモリ単位は割り当てられ、かつ、関連づけられたインジケータは有効データを反映するようにセットされ、
　前記独立してリフレッシュ可能なメモリ単位が解放され、未割り当てのメモリのプールに返される場合に、前記関連づけられたインジケータがリセットされる請求項１の方法。」
２　補正事項
　請求項１とその従属請求項についての補正事項は以下の通りである。
（補正事項１）
　補正前の請求項１における「その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、」との記載を、補正後の請求項１にあっては「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、」と補正する。
（補正事項２）
　補正前の請求項１における「リフレッシュ回数」との記載を、補正後の請求項１にあっては「リフレッシュ頻度」と補正する。
（補正事項３）
　補正後の請求項１に、「前記最大のリフレッシュ期間は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であり、」との記載を追加する。
（補正事項４）
　補正前の請求項１４は請求項１２を引用していたが、補正後の請求項１４は請求項１３を引用するよう、引用請求項の項番を補正する。
（補正事項５）
　補正前の請求項１５を削除する。
（補正事項６）
　補正前の請求項１６の「未割り当てのメモリのプールをさらに具備し、」との記載を、補正後の請求項１５にあっては削除するとともに、補正前の請求項１６の「解放され前記プールに返される場合に」との記載を、補正後の請求項１５の「解放され、未割り当てのメモリのプールに返される場合に」と補正する。
３　補正事項の整理
（１）補正事項２及び３について
（補正の目的）
　ア　補正事項２及び３の補正は、平成２７年４月９日付けの当審よりの最後の拒絶理由通知において、理由１として、「請求項１の「最大のリフレッシュ周期」という記載」の意味が「本願明細書の発明の詳細な説明の記載を参照しても不明」であると、理由２として、前記「最大のリフレッシュ周期」という記載の意味が不明なため、本願の発明の詳細な説明は当業者が請求項１に係る発明を実施することができる程度に明確かつ十分に記載されたものでない、と指摘したことに対して、その記載不備を解消するためになされたものであると認められる。
　したがって、補正事項２及び３の補正は、明りょうでない記載の釈明を目的とするものに該当する。
（新規事項追加の有無）
　イ　本願の国際出願日における明細書、特許請求の範囲又は図面の翻訳文は、平成２４年３月３０日に提出された誤訳訂正書により、明細書及び特許請求の範囲の全文と、図３、５及び６が、誤訳訂正されている。
　その後、平成２５年６月２０日に提出された誤訳訂正書により、上記平成２４年３月３０日に提出された誤訳訂正書により誤訳訂正された特許請求の範囲の請求項１８が、再度、誤訳訂正されている。
　さらに、平成２７年２月２５日に提出された誤訳訂正書により、上記平成２４年３月３０日に提出された誤訳訂正書により誤訳訂正された明細書の段落【００２５】が誤訳訂正されるとともに、各独立請求項において、平成２５年６月２５日に提出された手続補正書によって追加された「リフレッシュ周波数」との記載、及び、平成２６年５月２１日に提出された手続補正書よって追加された「リフレッシュ期間」との記載が、それぞれ、「リフレッシュ回数」及び「リフレッシュ周期」と誤訳訂正されている。
　前記各誤訳訂正後の明細書の段落【０００１】〜【００３０】（段落【００３１】は平成２５年６月２５日に提出された手続補正書により補正されている。）又は図面には、以下の事項が記載されている（当審注：下線は、参考のため当審において付したもの。以下、同じ。）。
ａ．「【背景技術】
　……（中略）……
【０００７】
　
ＩＲＭＵに向けられたリフレッシュ動作は、メモリアクセスで従来散りばめられ、また、電荷減衰(charge decay)により任意のデータが失われることに先立って全ＤＲＡＭアレイがリフレッシュされるようにタイミングをとられる
ＳＤＲＡＭコンポーネントは、内部リフレッシュアドレスカウンタをインクリメントし、それは連続的な独立してリフレッシュ可能なメモリ単位（例えば行）のアドレスを提供する
【０００８】
　データがＤＲＡＭアレイから読まれ再チャージされるとともに、
各リフレッシュ動作は電力を消費する。しかしながら、特に電源オンあるいはシステムリセットの後では、ＤＲＡＭアレイの中のほとんどのメモリ記憶位置は有効データを含んでいない
ｂ．「【発明の概要】
　……（中略）……
【００１１】
　１つの実施形態はＤＲＡＭコンポーネントに関係がある。ＤＲＡＭコンポーネントは、データを記憶するように作動し、複数の独立してリフレッシュ可能なメモリ単位として組織されたＤＲＡＭアレイを含んでいる。ＤＲＡＭコンポーネントは、また、複数のインジケータを含み、その各々は、
独立してリフレッシュ可能なメモリ単位に関連づけられて、独立してリフレッシュ可能なメモリ単位に有効データが記憶されているかどうかを示している。ＤＲＡＭコンポーネントは、制御信号を受け取り、かつインジケータを検査して、有効データを記憶している独立してリフレッシュ可能なメモリ単位のみをリフレッシュする
ｃ．「【００２５】」
　…（中略）…いずれの場合も、メモリコントローラ４０４，５０８は、
有効データを含んでいるＩＲＭＵ４０８，５１２だけが最大のリフレッシュ周期ですべてリフレッシュされるように、リフレッシュ動作間の遅れを増加させうる
不必要なメモリコマンドサイクルの回避により、電力消費をさらに最適化し（さらにバス輻輳を減らす)、また、リフレッシュコマンドが、進行中のメモリアクセスに課せられる遅れを減らす
ｄ．「【００２６】
　図６は、１つ以上の実施形態によるＤＲＡＭをリフレッシュする方法６００を描く。初期設定に際して、すべてのＩＲＭＵインジケータはクリアされる（ブロック６０２)。その後、この方法は、
リフレッシュ動作が行なわれることになっているかどうかチェックする
オートリフレッシュモードでは
内部カウンタはＩＲＭＵリフレッシュアドレスを提供する
セルフリフレッシュモードでは
内部カウンタはＩＲＭＵアドレスを提供する
　　【００２７】
　
リフレッシュ動作が示される場合（ブロック６０４）、現在のＩＲＭＵアドレス（例えば行アドレスなど)に関連づけられるＩＲＭＵインジケータは検査され
ＩＲＭＵが有効データを含むことをＩＲＭＵインジケータが示す場合（ブロック６０８）、リフレッシュ動作はアドレス指定されたＩＲＭＵに対して行なわれ
ＩＲＭＵが有効データを含まないことをＩＲＭＵインジケータが示す場合（ブロック６０８）、リフレッシュ動作は抑制され
無効
データのリフレッシュにより、さもなければ消費されたであろう電力を節約する
ｅ．図６のフローチャートには、ステップ６０８の「有効データ？」の判断処理でＮＯの場合、あるいは、ステップ６１０の「ＩＲＭＵをリフレッシュする」処理が終了した場合は、ステップ６０４の「リフレッシュ？」の判断処理に戻り、その後、ステップ６０４の判断処理でＹＥＳの場合はステップ６０６、６０８及び６１０の処理を繰り返すことが図示されている。
　ウ　上記イで摘記した記載事項から、前記誤訳訂正された明細書又は図面には、以下の事項が記載されているといえる。
ｆ．ＤＲＡＭアレイにおいては、電荷減衰により任意のデータが失われることがないように、従来、内部リフレッシュアドレスカウンタをインクリメントして、独立してリフレッシュ可能なメモリ単位（ＩＲＭＵ）のアドレスを提供して、当該ＩＲＭＵ毎にリフレッシュ動作を実行させていた。しかし、各リフレッシュ動作は電力を消費するにもかかわらず、ＤＲＡＭアレイの中のほとんどのメモリ記憶位置は有効データを含んでいないことから、無駄なリフレッシュ動作を実行させていたこと。
ｇ．この問題を解決するため、前記ＩＲＭＵ毎に関連づけて、当該ＩＲＭＵに有効データが記憶されているかどうかを示すインジケータを記憶し、ＤＲＡＭコンポーネントはこのインジケータを検査して、有効データを記憶しているＩＲＭＵのみをリフレッシュするようにしたこと。
ｈ．前記イのｃ〜ｅから、前記ｇの「有効データを記憶しているＩＲＭＵのみをリフレッシュする」方法の具体的な実施形態は、
「内部リフレッシュアドレスカウンタからＩＲＭＵアドレスを提供し、
　リフレッシュ動作が行なわれることになっているかどうかチェックし、
リフレッシュ動作が示される場合は、
　現在のＩＲＭＵアドレスに関連づけられるＩＲＭＵインジケータを検査して、
　ＩＲＭＵが有効データを含む場合はアドレス指定されたＩＲＭＵに対してリフレッシュ動作を行ない、
　ＩＲＭＵが有効データを含まないことをＩＲＭＵインジケータが示す場合はリフレッシュ動作を抑制し、
　前記リフレッシュ動作を行った場合または前記リフレッシュ動作を抑制した場合は、前記チェックに戻る、
という処理を行うことによって、
　有効データを含んでいるＩＲＭＵだけが最大のリフレッシュ周期ですべてリフレッシュされるようにリフレッシュ動作間の遅れを増加させて、無効データのリフレッシュをしていれば消費されたであろう電力を節約するともに、不必要なメモリコマンドサイクルの回避により電力消費をさらに最適化し、また、リフレッシュコマンドが進行中のメモリアクセスに課せられる遅れを減らす方法。」
であること。
　エ　ここで、前記イで摘記した誤訳訂正された明細書における段落【０００７】における「ＳＤＲＡＭコンポーネントは、内部リフレッシュアドレスカウンタをインクリメントし、それは連続的な独立してリフレッシュ可能なメモリ単位（例えば行）のアドレスを提供する。」という記載、前記イで摘記した同段落【００２５】の「有効データを含んでいるＩＲＭＵ４０８，５１２だけが最大のリフレッシュ周期ですべてリフレッシュされる」という記載から、前記ウの「リフレッシュ動作が示される場合」には、当該「リフレッシュ動作」は、複数の独立してリフレッシュ可能なメモリ単位（ＩＲＭＵ）に対して一連の処理として実行される。
　オ　さて、アドレスカウンタはクロックに同期してインクリメントされることは当業者の技術常識であるから、仮に前記イのようにすべてのＩＲＭＵをリフレッシュするなら、リフレッシュ動作はクロックに同期して等間隔で実行されると認められる。
　しかし、リフレッシュ動作を上記ウのように制御するとき、有効データを含まないＩＲＭＵのリフレッシュ動作はすべて抑制・スキップされて、前記「リフレッシュ動作間の遅れ」、すなわち、「リフレッシュ動作」の時間間隔が最大限大きくなると認められる。
　カ　前記イで摘記したように、誤訳訂正された明細書の段落【００２５】には、「有効データを含んでいるＩＲＭＵ４０８，５１２だけが最大のリフレッシュ周期ですべてリフレッシュされる」と記載されている。
　ここで、一般に「周期」とは、
『しゅう‐き【周期】
１ひとまわりの時期。
２（period）全く同一の現象が一定時間ごとに全く同様に繰り返される時、この一定時間をいう。
[株式会社岩波書店 広辞苑第六版]』（当審注：原文では、アラビア数字は丸付き数字として表記されていた。）という意味を持つ。
　しかしながら、リフレッシュ動作を前記ウの方法で制御すると、前記「リフレッシュ動作」の時間間隔は、「有効データ」の分布によって決まるから、一定時間ではない。
　キ　してみると、前記誤訳訂正された明細書の段落【００２５】の「有効データを含んでいるＩＲＭＵ４０８，５１２だけが最大のリフレッシュ周期ですべてリフレッシュされるように、リフレッシュ動作間の遅れを増加させうる。」という記載における「最大のリフレッシュ周期」は、誤訳訂正された明細書又は図面の記載によれば、「リフレッシュ動作が示される場合」における「すべて」の「リフレッシュ動作」の時間間隔の平均、すなわち、「有効データを含んでいるＩＲＭＵ」だけを「リフレッシュ」して、前記「有効データを含んでいるＩＲＭＵ」の「リフレッシュ動作間の遅れ」を最大限大きくすることにより最大となった前記「リフレッシュ動作」の時間間隔の平均値という一定時間間隔を指していると認められる。
　ク　以上から、補正事項３によって補正後の請求項１に追加された事項は、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正された明細書、特許請求の範囲又は図面に記載された事項であるから、前記翻訳文又は誤訳訂正された明細書、特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　ケ　本願の国際出願日における特許請求の範囲の翻訳文の請求項１８には「スキップされたリフレッシュアドレスの数に比例してリフレッシュ回数を縮小する」と、平成２４年３月３０日に提出された誤訳訂正書によって誤訳訂正された特許請求の範囲の請求項１８には、「スキップされたリフレッシュアドレスの数に比例してリフレッシュ回数を減らす」と記載されている。
　このように、「スキップされたリフレッシュアドレスの数に比例してリフレッシュ回数」を「縮小」ないし「減ら」せば、有効データを含んでいるＩＲＭＵだけをリフレッシュしている期間におけるリフレッシュ動作の頻度は、前記「リフレッシュ回数」の減少に比例して、減少することは明らかである。
　したがって、補正事項２の補正も、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正された明細書、特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
（２）補正事項１及び５について
（補正の目的）
　ア　補正事項１について、補正後の請求項１の「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、」という記載は、補正前の請求項１５における「前記リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントする」との事項を組み込んだものと認められる。
　したがって、補正事項１の補正は、補正前の請求項１に、補正前の請求項１５の前記事項を組み込むことで、補正前の請求項１における「その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」するという処理の内容をより限定したものである。
　そうすると、補正後の請求項１を補正事項１のように補正する補正は、特許請求の範囲の減縮を目的とするものに該当する。
　また、補正前の請求項１５を削除する補正事項５の補正は、請求項の削除を目的とするものに該当する。
（新規事項追加の有無）
　イ　また、補正事項１及び５についての補正が、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正書によって誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたことは、明らかである。
（３）補正事項４について
（補正の目的）
　ア　補正前の請求項１４及び補正後の請求項１４に記載された「リフレッシュサイクル」とは、前記各誤訳訂正後の明細書の段落【００２５】〜【００２９】の記載から、１つの「独立してリフレッシュ可能なメモリ単位」を「リフレッシュ」するために実行する一連の処理の「サイクル」を意味すると認められる。
　また、補正前の請求項１及び補正後の請求項１に記載された「独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」するとは、前記各誤訳訂正後の明細書の記載から、前記一連の処理の「サイクル」を実行せずに「スキップ」するという意味であると認められる。
　したがって、補正前の請求項１４及び補正後の請求項１４における「前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制する」という事項と、補正前の請求項１及び補正後の請求項１における「その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」するという事項とは、実質的には同じ事項を意味すると認められる。
　イ　よって、「前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する」という補正前後の請求項１４が、補正されていない請求項１２と請求項１３のいずれを引用するかによって、実質的な相違が生じるとは認められない。
　そうすると、補正後の請求項１４が請求項１３を引用するように補正する補正事項４は、１つの「独立してリフレッシュ可能なメモリ単位」を「リフレッシュ」するために実行する「リフレッシュサイクル」が、請求項１３に記載された「リフレッシュコマンドを受け取る」こと、「現在のリフレッシュアドレスに関連づけられた前記インジケータを検査する」こと、「前記インジケータが有効データを反映する場合に、前記アドレス指定された、独立してリフレッシュ可能なメモリ単位をリフレッシュする」ことという一連の処理の「サイクル」であることを明確にしたものであるから、明りょうでない記載の釈明を目的とするものに該当する。
（新規事項追加の有無）
　ウ　また、補正事項４についての補正が、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正書によって誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたことは、明らかである。
（４）補正事項６について
（補正の目的）
　ア　補正事項６の補正は、「未割り当てのメモリのプール」という事項の記載箇所を変更したにすぎないものである。
　したがって、補正事項６の補正は、「前記独立してリフレッシュ可能なメモリ単位」が「解放され」ると「未割り当てのメモリのプールに返される」ことを、より明確にしたものであるから、明りょうでない記載の釈明を目的とするものに該当する。
（新規事項追加の有無）
　イ　また、補正事項６についての補正が、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正書によって誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたことは、明らかである。
（５）補正事項の整理のまとめ
　以上から、請求項１と、その従属請求項についてした本件補正は、特許法第１７条の２第５項第１号に掲げる請求項の削除と、同項第２号に掲げる特許請求の範囲の減縮と、同項第４号に掲げる明りょうでない記載の釈明を目的するものであるから、同項の規定に適合する。
　また、請求項１とその従属請求項についてした本件補正は、本願の国際出願日における明細書、特許請求の範囲又は図面の翻訳文、または、平成２４年３月３０日、平成２５年６月２０日及び平成２７年２月２５日に提出された誤訳訂正書により誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたものであるから、特許法第１７条の２第３項の規定に適合する。
４　独立特許要件
　以上のとおり、請求項１についてする本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものを含んでいる。
　そこで、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正が、いわゆる独立特許要件を満たすものであるか否かを、特許請求の範囲の減縮を目的とする補正がなされた請求項１に係る発明について検討する。
　
（１）補正発明
　ア　第２．１〜３のとおり、本件補正は適法になされたものである。そして、本件補正による補正後の特許請求の範囲の請求項１の記載は、第２．１のとおりであり、それによれば、「前記最大のリフレッシュ期間は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして」と記載されている。
　しかし、本件補正による補正後の請求項１においては、上記「前記最大のリフレッシュ期間」という記載の前に、「最大のリフレッシュ期間」という記載も、「リフレッシュ期間」という記載さえも存在しない。
　さらに、平成２７年６月２９日に提出された手続補正書と同日に提出された意見書には、「したがいまして、前記「最大のリフレッシュ周期」とは、「リフレッシュ」しなければならない「有効データを含む前記独立してリフレッシュ可能なメモリ単位」だけを「リフレッシュ」して、前記「有効データを含む前記独立してリフレッシュ可能なメモリ単位」の「リフレッシュ」動作間の遅れを最大限大きくすることにより「最大」となった、前記「リフレッシュ」動作の時間間隔の平均値を意味します。」と記載されている。
　そうすると、本件補正による補正後の請求項１における「前記最大のリフレッシュ期間」という記載は、「前記最大のリフレッシュ周期」の誤記であることは明らかである。
　イ　以上から、本件補正による補正後の請求項１に係る発明（以下「補正発明」という。）は、以下のとおりのものであると認められる。
　
「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
　前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
　　その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
　　リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
　　有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ頻度を減少させることと、
を具備し、
　前記最大のリフレッシュ周期は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であり、
　前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」
（２）平成２７年４月９日付けの当審よりの最後の拒絶理由通知
　平成２７年４月９日付けの当審よりの最後の拒絶理由通知の概要は以下のとおりである。
「３．この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
 　　　　　　　　　　　　　　　　記
　　　　　　　　　　引　用　文　献　等　一　覧
　　　　１．米国特許公開第２００５／０００２２５３号明細書
　　　　２．特開平０８−０７７７６９号公報
　　　　３．特開平０９−１３９０７４号公報
　　　　４．特開平１１−０９６７５６号公報
・請求項　　：１
・引用文献等：１〜３
・備考
　……（以下、省略）」
（３）引用例の記載事項と引用発明
（３−１）引用例１の記載事項
　本願の優先権主張の日前に外国において頒布され、前記最後の拒絶理由通知に引用された刊行物である、米国特許公開第２００５／０００２２５３号明細書（以下「引用例１」という。）には、“METHOD AND APPARATUS FOR PARTIAL REFRESHING OF DRAMS”（発明の名称、訳：ＤＲＡＭの部分的リフレッシュのための方法及び装置）に関して、Ｆｉｇ．１〜７とともに、以下の事項が記載されている（当審注：訳は、引用例１に対応する日本出願の公表公報である特表２００７−５２７５９２号公報による。）。
　
ａ．“[0003]　However, such approaches to reducing DRAM device power consumption have not addressed the problem of the unnecessary wasting of power to refresh large quantities of memory cells not containing data to be preserved, even in reduced power modes such as self refresh mode.”（訳：[0003]　しかしＤＲＡＭ素子の消費電力を低減する前記手法は、セルフリフレッシュモードのような省電力モードであっても、保持するべきデータを含まない大量のメモリーセルをリフレッシュするための不必要な電力浪費の問題を解決していない。）
　
ｂ．“[0013]　
Embodiments of the present invention concern incorporating support for limiting the refreshing of memory cells of a DRAM device to only portions of a DRAM device having memory cells containing data to be preserved, and thereby reduce the amount of power used to refresh memory cells not containing such data.
[0014]　FIG. 1 is a simplified block diagram of one embodiment employing a memory device. Memory device 100 is, at least in part, made up of memory array 110, control logic 130, row address decoder 134, column address decoder 136, data column multiplexer 138, external control interface 154, external address interface 156, and external data interface 158. Those skilled in the art of the design of memory devices, including DRAM devices, will readily recognize that FIG. 1 provides a relatively simple depiction of components making up a DRAM device, and that the exact arrangement and configuration of components within a DRAM device may be reduced, augmented or otherwise altered without departing from the spirit and scope of the present invention as hereinafter claimed. Specifically, although memory device 100 is depicted as having only one memory array 110, suggesting that memory device 100 has only one “bank”of memory cells organized in a single two dimensional array for the sake of simplicity of discussion, it will be understood by those skilled in the art that the memory cells of memory device 100 may be organized in any of a number of ways, including having more than one memory array to provide more than one bank, or having a single memory array configured to provide the functional equivalent of multiple banks.”（訳：[0013]　
本発明の実施例は、ＤＲＡＭ素子のメモリーセルのリフレッシュを保持されるデータを含むメモリーセルを持つＤＲＡＭ素子の一部のみに制限するサポートを用いることに関し、本発明により保持されるデータを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させる。
[0014]　図１はメモリー素子を利用したある実施例の簡単なブロック図である。メモリー素子１００は少なくとも構成要素としてメモリー配列１１０、制御ロジック１３０、行アドレスデコーダ１３４、列アドレスデコーダ１３６、データ列マルチプレクサ１３８、外部制御インターフェース１５４、外部アドレスインターフェース１５６、及び外部データインターフェース１５８を有する。ＤＲＡＭ素子を含むメモリー素子の設計に携わる当業者は、図１がＤＲＡＭ素子を構成する要素の比較的簡単な図であり、ＤＲＡＭ素子内の要素の正確な配置と構成は以下に説明する本発明の精神と範囲から逸脱しない範囲で省略又は補増又は変更されていることを直ちに理解するだろう。特にメモリー素子１００はただ１つのメモリー配列のみを有するように図示され、説明を簡単にするためメモリー素子１００は単一の２次元配列で構成されるメモリーセルのただ１つの「バンク」を示しているが、当業者はメモリー素子１００のメモリーセルは１つより多くのバンクを提供する１つより多くのメモリー配列を有する方法、又は複数のバンクに相当する機能を提供するように構成された単一のメモリー配列を有する方法を含む多くの方法のうち如何なる方法で構成されてもよいことを理解するだろう。）
　
ｃ．“[0017]　Making up part of control logic 130 is refresh control logic 140 which selectively carries out refresh operations to refresh rows of memory cells within memory array 110 that are marked as having data to be preserved in response to requests to carry out refresh operations. Whether a refresh operation is requested as a result of receiving a command from an external device or in response to the passage of a predetermined interval of time triggering an internal request, refresh control logic 140 first determines if a row requested to be refreshed is marked as having data to be preserved. If a row requested to be refreshed is not marked as having data to be preserved, refresh logic  140  does not carry out the refresh operation on that row (in essence, refresh logic 140 “ignores”the request), thereby avoiding unnecessarily using power to refresh a row that does not have data that is to be preserved. Otherwise, if a row requested to be refreshed is marked as having data to be preserved, then refresh control logic 140 uses row address decoder 134 to select the row of memory cells requested to be refreshed in a manner not unlike how a row of memory cells is selected to be accessed as part of a read or write operation. The selection and marking of rows as either having data to be preserved, or not, is carried out by an external device (not shown) to which memory device 100 is coupled, and from which memory device 100 receives commands causing one or more rows to be marked as either having data to be preserved or not.
[0018]　 When memory device 100 operates in a non-reduced power mode, refresh control logic 140 selectively carries out commands received via external control interface 154 from an external device to refresh one or more rows of memory cells within memory array 110. In an embodiment where a command received via external control interface 154 to carry out a refresh operation is accompanied by an indication through external control interface 154 and/or external address interface 156 of a specific row to be refreshed within memory array 110, the row address of the specified row is provided to row address decoder 134 to select the specified row for refreshing if the row is marked as having data to be preserved. In another embodiment where a command received via external control interface 154 to carry out a refresh is not accompanied by an indication of a particular row to be refreshed, counter 142 within refresh control logic 140 provides a row address for a row to be refreshed, and this row address from counter 142 is provided to row address decoder 134 to select a row for refreshing if that row is marked as having data to be preserved. 
Regardless of whether or not that row was marked as having data to be preserved, counter 142 is then incremented so as to provide another row address for use in response to a subsequent occurrence of such a refresh command in which no row is specified
[0019]　While memory device 100 operates in a reduced power mode, such as“self-refresh”mode, refresh control logic 140 selectively carries out the refreshing of rows of memory cells, autonomously, without prompting via commands received from an external device. In such a reduced power mode, counter 142 within refresh control logic 140 provides a row address for a row to be refreshed, and this row address is provided to row address decoder 134 to select a row for refreshing if that row is marked as having data to be preserved. 
Regardless of whether a row is marked as having data to be preserved, or not, counter 142 is incremented to provide another row address for use in a subsequent refresh operation
[0018]　メモリー素子１００が非省電力モードで動作している場合、リフレッシュ制御ロジック１４０は外部制御インターフェース１５４を通じて外部装置から受信したコマンドを選択的に実行し、メモリー配列１１０内のメモリーセルの１つ以上の行をリフレッシュする。ある実施例では、外部制御インターフェース１５４を通じて受信したリフレッシュ動作を実行するコマンドは、外部制御インターフェース１５４及び／又は外部アドレスインターフェース１５６を通じてメモリー配列１１０内のリフレッシュするべき特定の行の指示を伴う。ここで、指定された行の行アドレスは行アドレスデコーダ１３４に提供され、前記行が保持するべきデータを有しているとしてマークされていた場合は、リフレッシュのために指定された行が選択される。別の実施例では、外部制御インターフェース１５４を通じて受信したリフレッシュを実行するコマンドはリフレッシュするべき特定行の指示を伴わず、リフレッシュ制御ロジック１４０内のカウンター１４２はリフレッシュするべき行の行アドレスを提供する。カウンター１４２からの前記行アドレスは行アドレスデコーダ１３４に提供され、前記行が保持するべきデータを有しているとしてマークされている場合は、リフレッシュのためにその行が選択される。
前記行が保持するべきデータを有しているとしてマークされているか否かに関わらず、カウンター１４２はインクリメントされ、続いて発生する行の指定を伴わないリフレッシュコマンドに応じるために別の行アドレスを提供できるようにする
[0019]　メモリー素子１００が「セルフリフレッシュ」モードのような省電力モードで動作している場合、リフレッシュ制御ロジック１４０は外部装置から受信したコマンドを通じて指示されることなく自律的にメモリーセルの行のリフレッシュを選択的に実行する。このような省電力モードではリフレッシュ制御ロジック１４０内のカウンター１４２はリフレッシュされるべき行の行アドレスを提供する。前記行アドレスは行アドレスデコーダ１３４に提供され、行が保持するべきデータを有しているとしてマークされていた場合は、リフレッシュのために行が選択される。
前記行が保持するべきデータを有しているとしてマークされているか否かに関わらず、カウンター１４２はインクリメントされ、続くリフレッシュ動作において利用するための別の行アドレスを提供する
　
ｄ．“[0023]　FIG. 2 is a block diagram of one embodiment employing a computer system. Computer system 200 is, at least in part, made up of CPU (central processing unit) 210, system logic 220, and memory devices 250a - 250c. System logic 220 is coupled to CPU 210 and performs various functions in support of the execution of instructions by CPU 210 including providing CPU 210 with access to memory devices 250a - 250c to which system logic 220 is also coupled through memory controller 240 within system logic 220. CPU 210, system logic 220 and memory devices 250a - 250c make up a form of core for computer system 200 capable of supporting the execution of machine readable instructions by CPU 210 and the storage of data, including instructions, within memory devices 250a - 250c.
　…………
[0027]　Regardless of the source of a sequence of instructions to be executed by CPU 210 at the time of initialization or reset of computer system 200, 
CPU 210 is caused to initialize memory devices 250a - 250c for use, including configuring refresh logic 254a - 254c and accompanying storage for marking data to mark row(s) of memory within at least one of memory devices 250a - 250c as either having data to be preserved through the carrying out of refresh operations, or not.
　……（中略）……
 [0027]　コンピュータシステム２００の初期化又はリセット時にＣＰＵ２１０により実行される一式の命令のソースに関わらず、
ＣＰＵ２１０はメモリー素子２５０ａ−２５０ｃを利用するために初期化を実行する。この初期化には、リフレッシュロジック２５４ａ−２５４ｃ及びメモリー素子２５０ａ−２５０ｃの少なくとも１つに含まれるメモリーの行にリフレッシュ動作の実行を通じて保持するべきデータを有している又は有していないとしてマークするマーク付けデータのための付属するストレージを設定する
ｅ．“[0028]　During normal operation of computer system 200, CPU 210 executes instructions causing CPU 210 to write data (perhaps including instructions) into one or more rows making up a memory array within a memory device, such as memory array 251a of memory device 250a. 
Prior to or coincident with writing such data into a row within memory device 250a, CPU 210 is further caused to transmit a command through memory controller 240 to memory device 250a to mark the row into which such data is being written as having data to be preserved.
a portion of marking buffer 255a will be written to mark that row as having data to be preserved.
As a result, when refresh logic 254a is either commanded by memory controller 240 to refresh that row, specifically, or when a counter within refresh logic 254a provides a row address specifying that row at a time when a refresh operation is to be carried out, refresh logic 254a will obtain the marking data corresponding to that row, will determine that a refresh operation should actually be carried out so as to refresh that row, and will carry out a refresh operation on that row
[0029]　During normal operation of computer system 200, CPU 210 executes instructions causing CPU 210 to transmit a command through memory controller 240 to memory device 250a to mark a row as not having data to be preserved. In an embodiment where marking data is stored in a buffer separate from memory array 251a, such as marking buffer 255a, a portion of marking buffer 255a will be written with a value marking that row as not having data to be preserved. In another embodiment where marking data is stored in one or more rows within memory array 251a, a portion of a row in which marking data is stored will be written with a value marking that row as not having data to be preserved. 
As a result, when refresh logic 254a is either commanded by memory controller 240 to refresh that row,
when a counter within refresh logic 254a provides a row address specifying that row at a time when a refresh operation is to be carried out, refresh logic 254a will obtain the marking data corresponding to that row,
[0030]　In some embodiments, when computer system 200 is in a reduced power state, memory devices making up computer system 200, such as memory device 250a, receive a command from memory controller 240 to enter a reduced power state such as a self refresh state in which at least some of the interactions taking place between memory controller 240 and memory device 250a during normal operation of computer system 200 in a non-reduced power state cease. 
During such a self-refresh state, memory device 250a must autonomously carry out refresh operations to refresh rows of memory cells within memory array 251a,
If the row for which a request has been made to carry out a refresh operation is marked as having data to be preserved, then the refresh operation is carried out, thereby helping to ensure that the contents of that row are not lost. Otherwise, if the row for which such a request has been made is not marked as having data to be preserved, then the refresh operation is not carried out
[0031]　FIG. 3 is a flow chart of embodiments. As data that is to be preserved is being written to a row of memory cells in a memory device, or as data that is to be preserved is about to be written to a row of memory cells at 310, that row is marked as having data to be preserved at 320 if that row is not already so marked. In one embodiment, a CPU executes a series instructions making up a portion of monitoring software that at least monitors accesses made to a memory device by the CPU as the CPU executes another series of instructions, and the monitoring software causes the CPU to mark one or more of those rows of as having data to be preserved.
[0032]　FIG. 4 is another flow chart of embodiments. During the normal operation of an electronic device, as a row marked as having data to be preserved ceases to have data that actually is to be preserved at 410, that row is marked as not having data to be preserved at 420. In one embodiment, a CPU executes a series instructions making up a portion of monitoring software that at least monitors the deallocation of locations of blocks of memory by another series of instructions being executed by the CPU, and the monitoring software causes the CPU to mark one or more of rows of as not having data to be preserved as the deallocation of locations of blocks of memory result in one or more rows no longer actually having data to be preserved.
[0033]　FIG. 5 is still another flow chart of embodiments. 
At 510, a request to refresh a row of memory cells within memory device is received.
At 520, a check is made as to whether or not that row is marked as having data to be preserved. If the row is marked as having data to be preserved, then the a refresh operation is carried out on that row at 530.
前記データのメモリー素子２５０ａ内の行への書き込みに先立ち又は同期して、ＣＰＵ２１０は更にメモリー制御部２４０を通してメモリー素子２５０ａに命令を送信し、前記データが書き込まれている行に保持するべきデータを有しているとしてマークする
マーキングバッファ２５５ａの一部に、行が保持するべきデータを有しているとしてマークするようにと書き込まれる
リフレッシュ動作が実行された時にリフレッシュロジック２５４ａ内のカウンターが前記行を指定する行アドレスを提供する
リフレッシュロジック２５４ａは前記行に該当するマーク付けデータを取得し、前記行をリフレッシュするために実際にリフレッシュ動作を実行することを決定し、前記行に対してリフレッシュ動作を実行する
[0029]　コンピュータシステム２００の通常動作中には、ＣＰＵ２１０は命令を実行し、ＣＰＵ２１０はメモリー制御部２４０を通してメモリー素子２５０ａにコマンドを送信し、保持するべきデータを有していないとして行にマークする。ある実施例では、マーク付けデータは、マーキングバッファ２５５ａのようなメモリー配列２５１ａと分離したバッファに格納され、マーキングバッファ２５５ａの一部に、前記行が保持するべきデータを有していないとしてマークする値が書き込まれる。別の実施例では、マーク付けデータはメモリー配列２５１ａ内の１つ以上の行に格納され、マーク付けデータが格納されている行の一部に、前記行は保持するべきデータを有していないとしてマークする値が書き込まれる。
結果としてリフレッシュロジック２５４ａがメモリー制御部２４０により前記行をリフレッシュするよう命令された場合
リフレッシュ動作が実行された時にリフレッシュロジック２５４ａ内のカウンターが前記行を指定する行アドレスを提供する場合、リフレッシュロジック２５４ａは前記行に該当するマーク付けデータを取得し
[0030]　いくつかの実施例では、コンピュータシステム２００が省電力状態にある場合、メモリー素子２５０ａのようなコンピュータシステム２００を構成するメモリー素子は、メモリー制御部２４０からコマンドを受信し、セルフリフレッシュ状態のような省電力状態に入る。この状態では、非省電力状態におけるコンピュータシステム２００の通常動作中にメモリー制御部２４０とメモリー素子２５０ａとの間で行われる少なくともいくつかの命令は停止する。
前記セルフリフレッシュ状態では、メモリー素子２５０ａは自律的にリフレッシュ動作を実行し、メモリー配列２５１ａ内のメモリーセルの行をリフレッシュしなければならない
リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され、従って前記行の内容が失われないことが保証される
あるいは、リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されない
[0031]　図３は実施例のあるフローチャートである。３１０で、保存するべきデータはメモリー素子内のメモリーセルの行に書き込まれているので、又は保存するべきデータはメモリーセルの行に書き込まれようとしているので、３２０で前記行は保持するべきデータを有しているとして既にマークされていなければそのようにマークされる。ある実施例では、ＣＰＵは監視ソフトウェアの一部を構成する一連の命令を実行する。ここで監視ソフトウェアは少なくともＣＰＵが別の一連の命令を実行する時にＣＰＵによるメモリー素子へのアクセスを監視する。そして監視ソフトウェアはＣＰＵに前記行の１つ以上に保持するべきデータを有しているとしてマークさせる。
[0032]　図４は実施例の別のフローチャートである。電子機器の通常動作中に、４１０で、保持するべきデータを有しているとしてマークされた行がデータを保持しなくなった場合、４２０で前記行は保持するべきデータを有していないとしてマークされる。ある実施例では、ＣＰＵは監視ソフトウェアの一部を構成する一連の命令を実行する。ここで監視ソフトウェアは少なくともＣＰＵが別の一連の命令を実行することによるメモリーブロック位置の割付解除を監視する。そして監視ソフトウェアは、メモリーブロック位置の割付解除の結果、１つ以上の行がもはや実際にデータを保持していない場合、ＣＰＵに１つ以上の行に保持すべきデータを有していないとしてマークさせる。
[0033]　図５は実施例の更に別のフローチャートである。
５１０でメモリー素子内のメモリーセルの行をリフレッシュするという要求が受信される
５２０では、前記行が保持するべきデータを有しているとしてマークされているか否かが確認される。前記行が保持するべきデータを有しているとしてマークされている場合、５３０で前記行に対してリフレッシュ動作が実行される
　
ｆ．ＦＩＧ．５のフローチャートには、ステップ５１０で「メモリーセルの行をリフレッシュするというリフレッシュ動作を実行するという要求を受ける」と、ステップ５２０で「行が保持するべきデータを有しているとしてマークされているか」を確認し、確認結果がｙｅｓであればステップ５３０で「その行に対してリフレッシュ動作が実行する」処理を実行し、ステップ５３０の処理が終了するか、ステップ５２０での確認結果がｎｏであるときにステップ５１０に戻ることが記載されている。
　
（３−２）引用発明
　ア　摘記した引用例１の段落[0027]の“CPU 210 is caused to initialize memory devices 250a - 250c for use, including configuring refresh logic 254a - 254c and accompanying storage for marking data to mark row(s) of memory within at least one of memory devices 250a - 250c as either having data to be preserved through the carrying out of refresh operations, or not.”（訳：「ＣＰＵ２１０が実行するメモリー素子２５０ａ−２５０ｃの使用のための初期化には、リフレッシュロジック２５４ａ−２５４ｃ、及び、メモリー素子２５０ａ−２５０ｃの少なくとも１つに含まれるメモリーの行にリフレッシュ動作の実行を通じて保持するべきデータを有している又は有していないとしてマークするマーク付けデータのための付属するストレージの設定も含まれる。」、同段落[0028]の“a portion of marking buffer 255a will be written to mark that row as having data to be preserved.”（訳：「マーキングバッファ２５５ａの一部に、行が保持するべきデータを有しているとしてマークするようにと書き込まれる。」）及び“refresh logic 254a will obtain the marking data corresponding to that row, will determine that a refresh operation should actually be carried out so as to refresh that row, and will carry out a refresh operation on that row.”（訳：「リフレッシュロジック２５４ａは前記行に該当するマーク付けデータを取得し、前記行をリフレッシュするために実際にリフレッシュ動作を実行することを決定し、前記行に対してリフレッシュ動作を実行する。」）という記載から、引用例１には、メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータを取得して、リフレッシュ動作の実行を決定する前記メモリー素子のリフレッシュ方法が記載されている。
　イ　同段落[0028]の“Prior to or coincident with writing such data into a row within memory device 250a, CPU 210 is further caused to transmit a command through memory controller 240 to memory device 250a to mark the row into which such data is being written as having data to be preserved.”（訳：「前記データのメモリー素子２５０ａ内の行への書き込みに先立ち又は同期して、ＣＰＵ２１０は更にメモリー制御部２４０を通してメモリー素子２５０ａに命令を送信し、前記データが書き込まれている行に保持するべきデータを有しているとしてマークする。」）という記載から、引用例１には、データのメモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマークすること、が記載されている。
　ウ　同段落[0033]の“At 510, a request to refresh a row of memory cells within memory device is received.”（訳：「５１０でメモリー素子内のメモリーセルの行をリフレッシュするという要求が受信される。」）、及び、第３．３．（１）ｆで指摘したＦＩＧ．５の図示態様から、引用例１には、メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信することが記載されている。
　エ　同段落[0028]の“As a result, when refresh logic 254a is either commanded by memory controller 240 to refresh that row, specifically, or when a counter within refresh logic 254a provides a row address specifying that row at a time when a refresh operation is to be carried out, refresh logic 254a will obtain the marking data corresponding to that row,”（訳：「結果としてリフレッシュロジック２５４ａがメモリー制御部２４０により前記行をリフレッシュするよう命令された場合、あるいは具体的には、リフレッシュ動作が実行された時にリフレッシュロジック２５４ａ内のカウンターが前記行を指定する行アドレスを提供する場合、リフレッシュロジック２５４ａは前記行に該当するマーク付けデータを取得し、」という記載から、引用例１において、リフレッシュ動作は、リフレッシュロジック２５４ａ内のカウンターが提供する行アドレスによって特定される行に対して行われると認められる。
　そして、同段落[0033]の“At 520, a check is made as to whether or not that row is marked as having data to be preserved.”（訳：「５２０では、前記行が保持するべきデータを有しているとしてマークされているか否かが確認される。」）という記載から、引用例１には、行をリフレッシュするという要求を受信すると、リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行に該当する前記マーク付けデータを取得して、前記行が保持するべきデータを有しているとしてマークされているか否かを確認すること、が記載されている。
　オ　同段落[0030]の“If the row for which a request has been made to carry out a refresh operation is marked as having data to be preserved, then the refresh operation is carried out,”（訳：「リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され、」）、同段落[0033]の“If the row is marked as having data to be preserved, then the a refresh operation is carried out on that row at 530.”（訳：「前記行が保持するべきデータを有しているとしてマークされている場合、５３０で前記行に対してリフレッシュ動作が実行される。」）という記載から、引用例１には、前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行されること、が記載されている。
　また、同段落[0030]の“Otherwise, if the row for which such a request has been made is not marked as having data to be preserved, then the refresh operation is not carried out.”（訳：「あるいは、リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されない。」）という記載から、引用例１には、前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されないこと、が記載されている。
　カ　第３．３．（１）ｆで指摘したＦＩＧ．５の図示態様から、引用例１には、行に対するリフレッシュ動作が終了した場合、または、前記行が保持するべきデータを有しているとしてマークされていない場合、メモリー素子内のメモリーセルの行をリフレッシュするという要求の受信の待機に戻るものであることが記載されている。
　キ　同段落[0013]の“Embodiments of the present invention concern incorporating support for limiting the refreshing of memory cells of a DRAM device to only portions of a DRAM device having memory cells containing data to be preserved, and thereby reduce the amount of power used to refresh memory cells not containing such data.”（訳：「本発明の実施例は、ＤＲＡＭ素子のメモリーセルのリフレッシュを保持されるデータを含むメモリーセルを持つＤＲＡＭ素子の一部のみに制限するサポートを用いることに関し、本発明により保持されるデータを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させる。」）という記載から、引用例１には、前記メモリー素子としてＤＲＡＭ素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法、が記載されている。
　ク　以上のア〜キを総合すると、引用例１には、次の発明（以下「引用発明」という。）が記載されているといえる。
「メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータを取得して、リフレッシュ動作の実行を決定する前記メモリー素子のリフレッシュ方法であって、
　データの前記メモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマークし、
　前記メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信し、
　前記行をリフレッシュするという要求を受信すると、リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行に該当する前記マーク付けデータを取得して、前記行が保持するべきデータを有しているとしてマークされているか否かを確認し、
　前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され、
　前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されず、
　前記行に対するリフレッシュ動作が終了した場合、または、前記行が保持するべきデータを有しているとしてマークされていない場合、前記メモリー素子内のメモリーセルの行をリフレッシュするという要求の受信の待機に戻るものであり、
　前記メモリー素子としてＤＲＡＭ素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法。」
（３−３）引用例２の記載事項
　ア　本願の優先権主張の日前に日本国内において頒布され、前記最後の拒絶理由通知に引用された刊行物である、特開平０８−０７７７６９号公報（以下「引用例２」という。）には、「同期型半導体記憶装置」（発明の名称）に関して、図１〜２２とともに、以下の事項が記載されている。
ａ．「【０００１】
【産業上の利用分野】この発明は、外部クロック信号に同期して外部制御信号、外部アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置（シンクロナス・ダイナミック・ランダム・アクセス・メモリ：ＳＤＲＡＭ）に関し、特に、高速でメモリセルデータのリフレッシュを行なうための構成に関する。」
ｂ．「【００５９】図１において、リフレッシュ制御回路は、リフレッシュモード検出回路３０からのリフレッシュ検出信号／ＡＲに応答してそのカウント値が増分されるリフレッシュカウンタ６２と、リフレッシュモード検出回路３０からのリフレッシュモード検出信号／ＡＲに応答してこのリフレッシュカウンタ６２からのリフレッシュアドレス信号Ｑ０〜Ｑ１０をラッチしてリフレッシュ行アドレス信号ＲＡＤを発生するアドレス発生回路６１と、リフレッシュモード検出信号／ＡＲに応答して、アドレス発生回路６１からのリフレッシュ行アドレス信号ＲＡＤを対応の行選択系回路６０ａおよび６０ｂへ伝達するマルチプレクサ（ＭＵＸ）２１ａおよび２１ｂを含む。リフレッシュカウンタ６２は、単にリフレッシュされる行アドレスを指定する信号を発生するだけであり、メモリバンクを指定するリフレッシュバンクアドレスは発生しない（この構成については後に説明する）。マルチプレクサ２１ａおよび２１ｂはそれぞれ他方入力に対応のＸバッファ２ａおよび２ｂからの内部行アドレス信号ＲＡＡおよびＲＢＢを受ける。
マルチプレクサ２１ａおよび２１ｂは、リフレッシュモード検出信号／ＡＲが活性状態のＬレベルのときのみこのＸバッファ２ａおよび２ｂからの内部行アドレス信号ＲＡＡ、ＲＢＢに代えてアドレス発生回路６１からのリフレッシュ行アドレス信号ＲＡＤを通過させる。行選択系回路６０ａおよび６０ｂは、Ｘデコーダおよびセンスアンプを含む
　……（中略）……
【００６１】リフレッシュ制御回路はさらに、
リフレッシュモード検出回路３０からのリフレッシュモード検出信号／ＡＲに応答して、メモリバンクＢＫＡおよびＢＫＢ両者に対し行選択動作を活性化する行選択系活性化信号／ＲＡＳＲを発生するリフレッシュバンク活性化回路６４
　……（中略）……
【００６４】
図１に示す構成においては、メモリバンクＢＫＡおよびＢＫＢ両者に対し共通にリフレッシュ行アドレス信号を発生するアドレス発生器６１が設けられる
【００６５】外部信号／ＣＳ、／ＲＡＳ、／ＣＡＳ、および／ＷＥのクロック信号ＣＬＫの立上がりエッジにおける状態に従ってリフレッシュモード検出回路３０がリフレッシュモードが指定されたことを検出し、リフレッシュモード検出信号／ＡＲを活性状態のＬレベルとする。これにより、リフレッシュカウンタ６２からのリフレッシュカウント値Ｑ０〜Ｑ１０がアドレス発生回路６１において取込まれ、リフレッシュ行アドレス信号ＲＡＤが発生される。リフレッシュモード検出信号／ＡＲの活性化に応答して、マルチプレクサ２１ａおよび２１ｂはアドレス発生回路６１からのリフレッシュ行アドレス信号ＲＡＤを選択して対応の行選択系回路６０ａおよび６０ｂへ与える。リフレッシュバンク活性化回路６４からのリフレッシュ行選択系活性化信号／ＲＡＳＲがこのリフレッシュモード検出信号／ＡＲの活性化に応答して活性化され、応じてゲート回路６６ａおよび６６ｂからの行選択系駆動信号／ＲＡＳＡおよび／ＲＡＳＢがともに活性状態とされる。
これにより、行選択系回路６０ａおよび６０ｂが行選択動作およびセンス動作を実行し、このリフレッシュ行アドレス信号ＲＡＤが指定するメモリセルのリフレッシュが実行される。すなわちメモリバンクＢＫＡおよびＢＫＢ両者において同時にリフレッシュが実行される
　イ　以上ａ、ｂの記載から、引用例２には、次の事項が記載されている。
「リフレッシュモード検出信号／ＡＲが活性状態のとき、アドレス発生回路６１からのリフレッシュ行アドレス信号ＲＡＤを、それぞれＸデコーダおよびセンスアンプを含む行選択系回路６０ａおよび６０ｂへ供給し、前記行選択系回路６０ａおよび６０ｂが行選択動作およびセンス動作を実行することで、前記リフレッシュ行アドレス信号ＲＡＤが指定するメモリセルのリフレッシュが、メモリバンクＢＫＡおよびＢＫＢ両者において同時に実行されるＳＤＲＡＭ。」
（３−４）引用例３の記載事項
　ア　本願の優先権主張の日前に日本国内において頒布され、前記最後の拒絶理由通知に引用された刊行物である、特開平０９−１３９０７４号公報（以下「引用例３」という。）には、「ダイナミック型ＲＡＭ」（発明の名称）に関して、図１〜５とともに、以下の事項が記載されている。
ａ．「【０００５】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、
それぞれが独立してメモリアクセス動作が可能にされてなる複数のメモリバンクを持つダイナミック型ＲＡＭに、上記複数のメモリバンクの一括したリフレッシュ及び上記複数のメモリバンクのうち１ないし複数のメモリバンクを指定してリフレッシュを可能とするリフレッシュ制御回路を設ける
【０００６】上記した手段によれば、データを保持させることが必要なメモリバンクに対してのみリフレッシュを行わせるようにすることができる。
【０００７】
【発明の実施の形態】図１には、この発明が適用されるシンクロナスＤＲＡＭ（以下、単にＳＤＲＡＭという）の一実施例のブロック図が示されている。同図に示されたＳＤＲＡＭは、特に制限されないが、公知の半導体集積回路の製造技術によって単結晶シリコンのような１つの半導体基板上に形成される。
【０００８】この実施例のＳＤＲＡＭは、
メモリバンクＡ（ＢＡＮＫＡ）を構成するメモリアレイ２００Ａ
メモリバンク（ＢＡＮＫＢ）を構成するメモリアレイ２００Ｂ
ｂ．「【００１１】アドレス入力端子Ａ０〜Ａ１１から供給されるロウアドレス信号とカラムアドレス信号はカラムアドレスバッファ２０５とロウアドレスバッファ２０６にアドレスマルチプレクス形式で取り込まれる。供給されたアドレス信号はそれぞれのバッファが保持する。
ロウアドレスバッファ２０６はリフレッシュ動作モードにおいてはリフレッシュカウンタ２０８から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込む
ｃ．「【００４３】図１において、
リフレッシュ動作では、上記のライトモード及びリードモードにおけるロウ系のアドレス選択のみが行われる
リフレッシュカウンタ２０８により発生されたアドレス信号が上記外部からのアドレス信号に代わってロウアドレスバッファ２０６に取り込まれて
メモリアレイ２００Ａと２００Ｂのワード線の選択動作と、センスアンプの増幅動作が行われる。つまり、上記２つのメモリアレイ２００Ａと２００Ｂにおける選択されたワード線に接続されたダイナミック型メモリセルの記憶情報が、センスアンプによりセンスされるとともに増幅されてもとのメモリセルに再書き込み（リフレッシュ）される
　……（中略）……
【００４７】上記ＸアドレスバッファＸＢに取り込まれたアドレス信号Ｘ０〜Ｘｉは、上記ＸデコーダＸＤに供給される。上記ＹアドレスバッファＹＢに取り込まれたアドレス信号Ｙ０〜Ｙｉは、上記ＹデコーダＹＤＬとＹＤＲに供給される。上記ＸデコーダＸＤとＹデコーダＹＤＬとＹＤＲによりメモリブロックＭＢ０〜ＭＢ３のメモリセルの選択動作が行われ、読み出し動作のときにはメインアンプＭＡＬとＭＡＲにより増幅され、入出力回路ＩＯを通して外部端子ＩＯ０〜ＩＯ７から出力される。なお、メモリアレイＭＡＴＬとＭＡＴＲには、センスアンプやプリチャージ回路が組み込まれている。
　……（中略）……
【００５０】この実施例では、前記ロウアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ、ライトイネーブル信号／ＷＥ及び出力イネーブル信号／ＯＥの組み合わせにより各動作モードが指定される。各メモリブロックは、通常動作のときには、入力されたアドレスにより上記４つのメモリブロックのうちの１つのメモリブロックが選択されて、そのメモリブロックのみが独立して動作させられる。リフレッシュ動作の指定は、ＣＢＲリフレッシュにより４つのメモリブロックが一括して同時にリフレッシュされる。また、ＷＣＢＲリフレッシュが指定されると、このとき／ＲＡＳがロウレベルに変化させられたタイミングで入力されているレス又はデータを取り込み、それにより指定された１ないし３のメモリブロックに対してリフレッシュ動作が実施される。なお、同図には、リフレッシュすべきメモリブロックを指定するアドレス信号又はデータを上記タイミング発生回路ＴＧに取り込み信号経路が省略されている。」
　イ　以上のａ〜ｃの記載から、引用例３には、次の事項が記載されている。
「メモリバンクＡを構成するメモリアレイ２００Ａと、メモリバンクＢを構成するメモリアレイ２００Ｂを備え、
　リフレッシュ動作モードにおいては、ロウアドレスバッファ２０６はリフレッシュカウンタ２０８から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込み、
　前記ロウアドレス信号により前記メモリアレイ２００Ａと２００Ｂのワード線を選択することで、前記２つのメモリアレイ２００Ａと２００Ｂにおける選択されたワード線に接続されたダイナミック型メモリセルの記憶情報をリフレッシュすることが可能なダイナミック型ＲＡＭ。」
　
（４）対比
（４−１）補正発明と引用発明との対比
　補正発明と、引用発明とを対比する。
　ア　
インジケータの関連づけについて
　引用発明では、「前記メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信」し、「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」るものであるから、引用発明の「メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータ」は、「インジケータ」と呼び得るものであり、また、引用発明の「リフレッシュ動作」は「行」単位で実行されるものであるから、引用発明の「メモリー素子の行」は補正発明の「各独立してリフレッシュ可能なメモリ単位」に相当する。
　よって、引用発明においても、「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけ」が行われているといえ、引用発明の「行が保持するべきデータを有しているとしてマークされている」及び「保持するべきデータを有しているとしてマークされていない」は、補正発明の「有効データを反映する」及び「有効データを反映しない」に相当する。
　イ　
インジケータのセットについて
　引用発明において「データの前記メモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマーク」することは、補正発明の「前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすること」に相当する。
　
　ウ　
リフレッシュを行うメモリ単位について
　引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、「保持するべきデータ」を「有している」前記「行」と、「保持するべきデータ」を「有していない」前記「行」のうち、「保持するべきデータ」を「有している」前記「行」だけに対して「リフレッシュ動作が実行され」るということである。
　したがって、引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、補正発明において「その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュ」することに相当する。
　
　エ　
リフレッシュのスキップについて
　補正発明では、「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントする」ことが行われるので、あるメモリ単位をリフレッシュするためにリフレッシュアドレスが設定された後、その次に設定されるリフレッシュアドレスは、次にリフレッシュを行うメモリ単位のアドレスまでアドレス値が増加（インクリメント）されたアドレスであり、その結果、「メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位」のアドレスは、リフレッシュアドレスとして設定されないので、「リフレッシュをスキップ」されることになる。
　これに対して、引用例１には、第３．３．（１）で摘記したように、段落[0018]に
“Regardless of whether or not that row was marked as having data to be preserved, counter 142 is then incremented so as to provide another row address for use in response to a subsequent occurrence of such a refresh command in which no row is specified.”
（訳：「前記行が保持するべきデータを有しているとしてマークされているか否かに関わらず、カウンター１４２はインクリメントされ、続いて発生する行の指定を伴わないリフレッシュコマンドに応じるために別の行アドレスを提供できるようにする。」）
と記載され、また、引用発明では、「カウンターが提供した行アドレス」で指定される行が、「保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行」され、「保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行」されない処理がなされている。
　そうすると、引用発明においては、ある行をリフレッシュするためにアドレスが設定された後、その次に設定されるリフレッシュのアドレスは、次にリフレッシュする行のアドレス値までカウンタ値が増加（インクリメント）されたアドレスであり、その結果、「行が保持するべきデータを有しているとしてマークされていない」行のアドレスは、リフレッシュアドレスとして設定されないので、「リフレッシュをスキップ」されることになる。
　よって、引用発明も、補正発明の「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」を行っているものと認められる。
　
　オ　
リフレッシュの対象について
　引用発明の「前記メモリー素子としてＤＲＡＭ素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法」は、「ＤＲＡＭ素子」に対する「リフレッシュ方法」であるから、補正発明の「ダイナミックメモリをリフレッシュする方法」に相当する。
　
（４−２）一致点及び相違点
　以上から、補正発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
（一致点）
「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
　前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
　　その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
　　リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップすることと、
を具備する、
　ダイナミックメモリをリフレッシュする方法。」
　
（相違点１）
　補正発明は「有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ頻度を減少させる」のに対して、引用発明はそのような特定を有していない点。
（相違点２）
　補正発明においては「前記最大のリフレッシュ周期は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であ」るのに対して、引用発明はそのような特定を有していない点。
（相違点３）
　補正発明は「前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する」のに対して、引用発明はそのような特定を有していない点。
（５）当審の判断
（５−１）相違点１及び２について
　ア　引用発明では、「保持するべきデータを有しているとしてマークされている」行だけに対して「リフレッシュ動作が実行され」、「保持するべきデータを有しているとしてマークされていない」行の「リフレッシュ動作は実行されず」にスキップされるものであるから、全ての行に対してリフレッシュを行う場合に比べて、「リフレッシュ動作」の時間間隔、すなわち、「リフレッシュ動作」間の遅れは最大限大きくなり、当該「リフレッシュ動作」の時間間隔は「保持するべきデータを有している」ことを示す「マーク」の間隔によって異なるとしても、複数の「リフレッシュ動作」全体でみると、「リフレッシュ動作」の時間間隔の平均値は最大になると認められる。
　また、引用発明における「リフレッシュ動作」の頻度は、「リフレッシュ動作は実行されず」にスキップされた行の数に比例して、減少することは明らかである。
　イ　以上から、相違点１及び２は実質的な相違点ではない。
　仮に相違するとしても、その相違は当業者であれば適宜なし得た程度のものにすぎない。
（５−２）相違点３について
　ア　引用例１には、第３．３．（１）で摘記したように、段落[0014]に“Specifically, although memory device 100 is depicted as having only one memory array 110, suggesting that memory device 100 has only one “bank”of memory cells organized in a single two dimensional array for the sake of simplicity of discussion, it will be understood by those skilled in the art that the memory cells of memory device 100 may be organized in any of a number of ways, including having more than one memory array to provide more than one bank, or having a single memory array configured to provide the functional equivalent of multiple banks.”（訳：「特にメモリー素子１００はただ１つのメモリー配列のみを有するように図示され、説明を簡単にするためメモリー素子１００は単一の２次元配列で構成されるメモリーセルのただ１つの「バンク」を示しているが、当業者はメモリー素子１００のメモリーセルは１つより多くのバンクを提供する１つより多くのメモリー配列を有する方法、又は複数のバンクに相当する機能を提供するように構成された単一のメモリー配列を有する方法を含む多くの方法のうち如何なる方法で構成されてもよいことを理解するだろう。」）と記載され、メモリー素子１００に複数のバンクを設けることができる旨が記載されている。
　イ　ここで、第３．３．（３）イで指摘したように、引用例２には、「メモリバンクＢＫＡおよびＢＫＢ」の行をリフレッシュするための「リフレッシュ行アドレス」を、同じ「アドレス発生回路６１からのリフレッシュ行アドレス信号ＲＡＤ」で指定して、「前記リフレッシュ行アドレス信号ＲＡＤが指定するメモリセルのリフレッシュが、メモリバンクＢＫＡおよびＢＫＢ両者において同時に実行される」ことが記載されている。
　また、第３．３．（４）イで指摘したように、引用例３には、「メモリバンクＡを構成するメモリアレイ２００Ａと、メモリバンクＢを構成するメモリアレイ２００Ｂ」の行をリフレッシュするための「ロウアドレス」を、同じ「リフレッシュカウンタ２０８から出力されるリフレッシュアドレス信号をロウアドレス信号」で指定して、「前記ロウアドレス信号」により「選択」された「前記２つのメモリアレイ２００Ａと２００Ｂにおける選択されたワード線に接続されたダイナミック型メモリセルの記憶情報をリフレッシュする」ことが記載されている。
　ウ　したがって、２つのバンクを有するメモリ素子において、前記２つのバンクの同じ行アドレスを指定してリフレッシュ動作を同時に実行すること、したがって、単一の動作で行うリフレッシュ動作の実行単位を、２つのバンクにわたる指定された行内のデータとすることは、引用例２及び３に記載され、周知技術である。
　エ　よって、引用発明において、２個のバンクを設け、前記２つのバンクの同じ「行アドレス」を指定して、指定された「行」がともに「保持するべきデータを有しているとしてマーク」されているときは「リフレッシュ動作」を同時に「実行」することで、前記同時に「実行」する「リフレッシュ動作」の実行単位を前記「２個のバンク」にわたる指定された「行」内のデータとすることで、相違点３に係る構成とすることは、当業者であれば適宜なし得たものと認められる。 
（５−３）判断のまとめ
　以上のとおりであるから、相違点１〜２は、いずれも、実質的な相違点ではなく、仮に相違するとしても、その相違は当業者であれば適宜なし得た程度のものにすぎない。
　また、相違点３は、引用発明及び引用例２〜３に記載された周知技術から、当業者が適宜なし得た範囲に含まれる程度のものである。
　
（６）独立特許要件についてのまとめ
　以上のとおりであるから、補正発明は、引用例１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により、特許出願の際独立して特許を受けることができない。
５　小括
　以上検討したとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明について
１　本願発明
　平成２７年６月２９日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜２９に係る発明は、平成２７年２月２５日に提出された誤訳訂正書により補正された特許請求の範囲の請求項１〜２９に記載された事項により特定されるものであり、その内の請求項１に係る発明（以下「本願発明」という。）は、再掲すると次のとおりのものである。
　
「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
　独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
　　その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
　　その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
　　有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させることと、
を具備し、
　前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」
　
２　引用例の記載事項と引用発明
　引用例１の記載事項は、第２．４．（３）（３−１）で摘記したとおりである。
　また、引用例２及び引用例３の記載事項は、第２．４．（３）（３−３）及び同（３−４）で摘記したとおりである。
　そして、引用発明は、第２．４．（３）（３−２）で認定したとおりのものである。
　
３　対比
（１）本願発明と引用発明との対比
　本願発明と、引用発明とを対比する。
　ア　
インジケータの関連づけについて
　引用発明では、「前記メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信」し、「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」るものであるから、引用発明の「メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータ」は、「インジケータ」と呼び得るものであり、また、引用発明の「リフレッシュ動作」は「行」単位で実行されるものであるから、引用発明の「メモリー素子の行」は本願発明の「各独立してリフレッシュ可能なメモリ単位」に相当する。
　よって、引用発明においても、「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけ」が行われているといえ、引用発明の「行が保持するべきデータを有しているとしてマークされている」及び「保持するべきデータを有しているとしてマークされていない」は、本願発明の「有効データを反映する」及び「有効データを反映しない」に相当する。
　イ　
インジケータのセットについて
　引用発明において「データの前記メモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマーク」することは、本願発明の「前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすること」に相当する。
　
　ウ　
リフレッシュを行うメモリ単位について
　引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、「保持するべきデータ」を「有している」前記「行」と、「保持するべきデータ」を「有していない」前記「行」のうち、「保持するべきデータ」を「有している」前記「行」だけに対して「リフレッシュ動作が実行され」るということである。
　したがって、引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、本願発明において「その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュ」することに相当する。
　
　エ　
リフレッシュのスキップについて
　引用発明においては、「リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行に該当する前記マーク付けデータを取得して、前記行が保持するべきデータを有しているとしてマークされているか否かを確認し」、「前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作が実行され」ないという処理を実行する。
　すなわち、「リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行」が「保持するべきデータを有しているとしてマークされていない場合」は、前記「行アドレスで指定される前記行」に対する「リフレッシュ動作」が「実行され」ずに、次の「行アドレス」を「提供」する動作に進むことになる。
　したがって、引用発明において「前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作が実行され」ないことは、本願発明において「その関連づけられたインジケータが、メモリ単位に記憶された有効データを反映しない、独立してリフレッシュ可能なメモリ単位をスキップ」することに相当する。
　
　オ　
リフレッシュの対象について
　引用発明の「前記メモリー素子としてＤＲＡＭ素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法」は、「ＤＲＡＭ素子」に対する「リフレッシュ方法」であるから、本願発明の「ダイナミックメモリをリフレッシュする方法」に相当する。
　
（２）一致点及び相違点
　以上から、本願発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
（一致点）
「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
　前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
　　その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
　　その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップすることと、
を具備する、
　ダイナミックメモリをリフレッシュする方法。」
　
（相違点１）
　本願発明は「有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させる」のに対して、引用発明はそのような特定を有していない点。
（相違点２）
　本願発明は「前記独立してリフレッシュ可能なメモリ単位が２つ以上のメモリバンクにわたる行を具備する」のに対して、引用発明はそのような特定を有していない点。
４　当審の判断
（１）相違点１について
　ア　引用発明では、「保持するべきデータを有しているとしてマークされている」行だけに対して「リフレッシュ動作が実行され」、「保持するべきデータを有しているとしてマークされていない」行の「リフレッシュ動作は実行されず」にスキップされるものである。
　そうすると、引用発明における「リフレッシュ動作」の回数は、「リフレッシュ動作は実行されず」にスキップされた行の数に比例して、減少することは明らかである。
　イ　以上から、相違点１は実質的な相違点ではない。
　仮に相違するとしても、その相違は当業者であれば適宜なし得た程度のものにすぎない。
（２）相違点２について
　第２．４（５）（５−２）で指摘したと同じ理由により、引用発明において、相違点２に係る構成とすることは、周知技術を参酌すれば、当業者であれば適宜なし得たものと認められる。
　
　
第４　結言
　以上のとおりであるから、本願発明は、周知技術を参酌すれば、引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　
　よって、結論のとおり審決する。