【手続補正書】
【提出日】令和2年9月11日(2020.9.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
検出回路であって、
第１のセンサ入力と第１の平均出力とを有する第１の平均化回路であって、前記第１の平均出力に結合されて第１の静電容量を有する第１のキャパシタを含む、前記第１の平均化回路と、
前記第１のセンサ入力に結合される第２のセンサ入力と第２の平均出力とを有する第２の平均化回路であって、前記第２の平均出力に接続されて前記第１の静電容量と異なる第２の静電容量を有する第２のキャパシタを含む、前記第２の平均化回路と、
前記第１の平均出力に結合される第１の入力と、前記第２の平均出力に結合される第２の入力と、障害信号出力とを有する比較器回路であって、
前記第１の平均出力に結合される入力と、第１の閾値出力と、第２の閾値出力とを有する閾値回路と、
前記第１の閾値出力に結合される一方の入力と、前記第２の平均出力に結合される他方の入力と、第１の比較器出力とを有する第１の比較器と、
前記第２の閾値出力に結合される一方の入力と、前記第２の平均出力に結合される他方の入力と、第２の比較器出力とを有する第２の比較器と、
前記第１の比較器出力に結合される一方の入力と、前記第２の比較器出力に結合される他方の入力と、前記障害信号出力とを有する論理ゲートと、
を含む、前記比較器回路と、
を含む、検出回路。
【請求項２】
請求項１に記載の検出回路であって、
前記閾値回路が、前記第１の平均出力に結合される入力と、前記第１の閾値出力と、前記第２の閾値出力とを有するプログラム可能な電圧分圧器を含む、検出回路。
【請求項３】
請求項１に記載の検出回路であって、
前記第１の平均化回路が、
前記第１のセンサ入力の１つに結合される入力と、第１の２乗出力とを有する第１の２乗回路と、
前記第１のセンサ入力の別の１つに結合される入力と、第２の２乗出力とを有する第２の２乗回路と、
前記第１の２乗出力と前記第２の２乗出力とに結合される入力と、前記第１のキャパシタに結合される出力とを有する第１の加算回路と、
を有し、
前記第２の平均化回路が、
前記第２のセンサ入力の１つに結合される入力と、第２の２乗出力とを有する第３の２乗回路と、
前記第２のセンサ入力の別の１つに結合される入力と、第４の２乗出力とを有する第４の２乗回路と、
前記第３の２乗出力と前記第４の２乗出量とに結合される入力と、前記第２のキャパシタに結合される出力とを有する第２の加算回路と、
を含む、検出回路。
【請求項４】
請求項３に記載の検出回路であって、
前記第１の平均化回路が、前記第１のキャパシタに結合される入力と、前記第１の加算回路の入力に結合される出力とを有する第５の２乗回路を更に含む、検出回路。
【請求項５】
請求項４に記載の検出回路であって、
前記第２の平均化回路が、前記第２のキャパシタに結合される入力と、前記第２の加算回路の入力に結合される出力とを有する第６の２乗回路を更に含む、検出回路。
【請求項６】
請求項１に記載の検出回路であって、
前記第１の平均化回路と第２の平均化回路と前記比較器回路とがアナログ回路である、検出回路。
【請求項７】
検出回路であって、
回転可能なシャフトに結合されるように適応され、第１及び第２のセンサ出力信号を提供するセンサと、
前記第１及び第２のセンサ出力に結合される第１のセンサ入力と、第１の平均出力とを有する第１の平均化回路であって、
前記第１のセンサ入力に結合されてそれぞれ第１及び第２の２乗出力を有する第１及び第２の２乗回路と、
前記第１及び第２の２乗出力に結合される入力と、第１の加算出力とを有する第１の加算回路と、
第１の静電容量を有し、前記第１の加算出力と前記第１の平均出力とに結合される第１のキャパシタと、
を含む、前記第１の平均化回路と、
前記第１及び第２のセンサ出力に結合される第２のセンサ入力と、第２の平均出力とを有する第２の平均化回路であって、
前記第２のセンサ入力に結合されてそれぞれ第３及び第４の２乗出力を有する第３の２乗回路と、
前記第３及び第４の２乗出力に結合される入力と、第２の加算出力とを有する第２の加算回路と、
前記第１の静電容量と異なる第２の静電容量を有し、前記第２の加算出力と前記第２の平均出力とに結合される第２のキャパシタと、
を含む、前記第２の平均化回路と、
前記第１の加算出力と前記第２の加算出力と閾値入力に結合される入力と、障害出力とを有する比較器回路と、
を含む、検出回路。
【請求項８】
請求項７に記載の検出回路であって、
前記比較器回路が、
前記第１の加算出力に結合される入力と、第１の閾値出力と、第２の閾値出力とを有する閾値回路と、
前記第１の閾値出力に結合される一方の入力と、前記第２の平均出力に結合される他方の入力と、第１の比較器出力とを有する第１の比較器と、
前記第２の閾値出力に結合される一方の入力と、前記第２の平均出力に結合される他方の入力と、第２の比較器出力とを有する第２の比較器と、
前記第１の比較器出力に結合される一方の入力と、前記第２の比較器出力に結合される他方の入力と、前記障害出力に結合される出力とを有する論理ゲートと、
を含む、検出回路。
【請求項９】
請求項８に記載の検出回路であって、
前記閾値回路が、
前記第１の加算出力に結合される第１のセットの抵抗器とスイッチであって、前記第１の閾値出力を有する、前記第１のセットの抵抗器とスイッチと、
前記第２の加算出力に結合される第２のセットの抵抗器とスイッチであって、前記第２の閾値出力を有する、前記第２のセットの抵抗器とスイッチと、
を含む、検出回路。
【請求項１０】
請求項９に記載の検出回路であって、
前記第１及び第２のセットのスイッチに結合されるプロセッサを更に含む、検出回路。
【請求項１１】
請求項７に記載の検出回路であって、
前記第１の平均化回路と前記第２の平均化回路と前記比較器回路とがアナログ回路である、検出回路。
【請求項１２】
プロセスであって、
第１の静電容量を有する第１のキャパシタを用いて第１の時間ウィンドウに亘って第１及び第２のセンサ入力を平均化することによって第１の回路において第１の平均信号を生成することと、
前記第１の静電容量と異なる第２の静電容量を有する第２のキャパシタを用いて前記第１の時間ウィンドウより長い第２の時間ウィンドウに亘って前記第１及び第２のセンサ入力を平均化することによって第２の回路において第２の平均信号を生成することと、
前記第２の平均信号を第１の閾値電圧と比較して前記第２の平均信号を第２の閾値電圧と比較することと、
前記第２の平均信号が、前記第１の閾値電圧よりも大きく、前記第２の閾値電圧よりも小さいときに、障害信号を生成することと、
を含む、プロセス。
【請求項１３】
請求項１２に記載のプロセスであって、
抵抗器とスイッチとを用いて前記第１の閾値電圧を設定することと、
抵抗器とスイッチとを用いて前記第２の閾値電圧を設定することと、
を更に含む、プロセス。
【請求項１４】
請求項１３に記載のプロセスであって、
プロセッサからの制御に応答して前記スイッチを開閉することを更に含む、プロセス。
【請求項１５】
請求項１２に記載のプロセスであって、
前記第１の平均信号を生成することと、前記第２の平均信号を生成することと、前記比較することと、前記障害信号を生成することとが、アナログ回路のみを用いて行われる、プロセス。