【事件の表示】
　特願２０１１−５４３８４９「スペクトルイメージング検出器」拒絶査定不服審判事件〔平成２２年　５月２７日国際公開、ＷＯ２０１０／０５８３０９、平成２４年　４月１９日国内公表、特表２０１２−５０９４９２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２００９年１０月２９日（パリ条約による優先権主張　外国庁受理　２００８年１１月１８日　米国、２００９年５月７日　米国）を国際出願日とする出願であって、平成２３年７月２０日付けで手続補正がなされ、平成２５年１０月３１日付けで拒絶理由が通知され、平成２６年２月１０日付けで手続補正がなされるとともに意見書が提出されたが、同年５月１４日付けで拒絶査定がなされ、これに対して、同年８月２８日に拒絶査定不服審判請求がなされるとともに、同時に手続補正がなされたものである。
　
第２　平成２６年８月２８日になされた手続補正（以下「本件補正」という。）についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　補正の内容
　本件補正は、補正前（平成２６年２月１０日付け手続補正書によるもの）の特許請求の範囲の請求項１につき、
「上側であるフォトダイオード画素の第1列と下側であるフォトダイオード画素の第2列を備えるフォトダイオードアレイ、
　上側であるシンチレータ画素の第1列と下側であるシンチレータ画素の第2列を有するシンチレータアレイ、
　を有する一次元多素子光検出器であって、
　前記フォトダイオードアレイは当該光検出器の一部で、
　前記シンチレータ画素の第1列とシンチレータ画素の第2列はそれぞれ、前記フォトダイオード画素の第1列とフォトダイオード画素の第2列と光学的に結合し、
　当該光検出器の一部である読み出し電子機器、及び、
　前記フォトダイオード画素と読み出し電子機器とを相互接続する電気配線、
　を有する一次元多素子光検出器。」
とあったものを、
「上側であるフォトダイオード画素の第1列と下側であるフォトダイオード画素の第2列を備えるフォトダイオードアレイ、
　上側であるシンチレータ画素の第1列と下側であるシンチレータ画素の第2列を有するシンチレータアレイ、
　を有する一次元多素子光検出器であって、
　前記フォトダイオードアレイは当該光検出器の一部で、
　前記シンチレータ画素の第1列とシンチレータ画素の第2列はそれぞれ、前記フォトダイオード画素の第1列とフォトダイオード画素の第2列と光学的に結合し、
　当該光検出器の一部である読み出し電子機器、及び、
　前記フォトダイオード画素と読み出し電子機器とを相互接続する電気配線、
　を有する
一次元多素子光検出器であって、
　
前記フォトダイオードアレイ及び前記読み出し電子機器が当該光検出器の同一基板に設けられている、
　
一次元多素子光検出器。
に補正する内容を含むものである（下線は請求人が付したとおりである。）。
　
２　補正の目的
　本件補正は、補正前の請求項１において、「フォトダイオードアレイ」及び「読み出し電子機器」に係り、「当該光検出器の同一基板に設けられている」との限定を付加するものであるから、上記１の本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
３　独立特許要件について
　そこで、本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるかどうか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか否か）について検討する。
（１）本願補正発明の認定
　本願補正発明は、上記１において、本件補正後のものとして記載したとおりのものと認める。
　
（２）刊行物の記載及び引用発明
ア　原査定における拒絶理由に引用された、本願の最先の優先日前に電気通信回線を通じて公衆に利用可能となった文献である国際公開第２００７／０３９８４０号（以下「引用文献」という。）には、以下の記載がある（訳文は、ファミリーである特表２００９−５１１１０４号公報の記載を摘記した。また、下線は当審にて付した。）。
（ア）「Turning now to Figures 2a and 2b, a detector array 102 includes a plurality of detector elements 1001, 1002, 1003, . . . 100n each connected to a circuit board 103. Each detector element or dixel 100 has a front or radiation sensitive face 104 for receiving radiation and includes one or more scintillators 106 and one or more photodetectors 110.
 The first 1061 and second 1062 scintillators are disposed in sequence from the front toward the rear of each detector element 100. 
 The geometry and materials of the first 1061 and second 1062 scintillators are preferably selected so that the first scintillator 1061 is preferentially responsive to x-radiation having a relatively lower energy, while the second scintillator 1062 is relatively more responsive to higher energy x-radiation. In one embodiment, the first scintillator 1061 is fabricated from a material such as zinc selenide doped with tellurium (ZnSe :Te), cadmium tungstate (CdWO4 or CWO), or yttrium aluminum garnet (YAG) and the second scintillator 1062 is fabricated from gadolinium oxy sulfide doped with Pr (Gd2O2S:Pr or GOS). Other materials and combinations of materials are also contemplated.
 When viewed from the front 104, each of the scintillators 106 has dimensions of approximately lmm by lmm, although other dimensions may be implemented depending on the needs of a particular application.
 Disposed adjacent a side of and in optical communication with the first scintillator 1061 is a first photodetector 1101 responsive to light of the wavelength emitted by the first scintillator 1061. Disposed adjacent a side of and in optical communication with the second scintillator 1062 is a second photodetectorl 1102 responsive to light of the wavelength emitted by the second scintillator 1062.
 In one embodiment, the photodetectors 110 are silicon photodiodes having a thickness of about 0.030mm, as thinner silicon becomes optically transparent. The photodiodes may also be relatively thicker, although increasing the thickness of the photodiodes increases the spacing between detector arrays 102 when arranged in a multi-dimensional array. Other photodetectors such as gallium arsenide (GaAs) or indium phosphide (InP) photodiodes, charge coupled detectors, or CMOS detectors are also contemplated.
（途中省略）
 With continuing reference to Figures 2a, 2b, and 4 the respective photodetectors 110 ofeach of the plurality of detector elements 1001, 1002, 1003, . . . 100n are soldered, connected via a conductive epoxy, or otherwise electrically connected to the circuit board 103.
（途中省略）
 Signal processing circuitry 114a, 114b such as multiplexers, amplifiers, and analog to digital converters are included in one or more application specific integrated circuits which are also electrically connected to the circuit board 103. The signal processing circuitry 114 is disposed to the rear or the detector array 100 substantially behind the scintillators 106. Provided that the height of the signal processing circuitry 114 is less than the depth of the scintillators 106, (e.g. less than about 1 mm) the circuitry does not increase the thickness of the detector array 102.
（途中省略）
　Electrical connectors 116a, 116b provide electrical connections to the data management system 26 or other signal processing electronics. The conductive traces 118 provide the requisite electrical connections between the photodetectors 110, 112, signal processing circuitry 114, and electrical connectors 116. More particularly, the signal processing circuityl 14 receives signals from the photodetectors 110 associated with the various detector elements 100 in the detector array 102. By suitably multiplexing, amplifying, and converting these signals to digital form, the number of interconnections which are required to be connected through the connectors 116 can be reduced, and the resultant signals also become relatively impervious to noise. The signal processing circuitry may be carried by the circuit board 103 but it may, of course, be elsewhere.」（６頁３行ないし１０頁１８行）
（図２ａ及び図２ｂを参照して、
検出器アレイ１０２は、回路基板１０３に各々が接続される複数の検出器素子１００
１
、１００
２
、１００
３
、...１００
ｎ
を有
各々の検出器素子
１００は、
１又は複数のシンチレータ１０６及び１又は複数の光検出器１１０を有
　
第１のシンチレータ１０６
１
及び第２のシンチレータ１０６
２
は、各検出器素子１００の前面から背面に向かって順に配置され
　第１のシンチレータ１０６１及び第２のシンチレータ１０６２のジオメトリおよび材料は、第１のシンチレータ１０６１が、相対的により低いエネルギーを有するＸ線放射に優先的に応答し、第２のシンチレータ１０６２が、より高いエネルギーＸ線放射に相対的に応答するように、選択されることが好ましい。一実施例において、第１のシンチレータ１０６１は、例えばテルルをドープされたセレン化亜鉛（ＺｎＳｅ：Ｔｅ）、タングステン酸カドミウム（ＣｄＷＯ４又はＣＷＯ）又はイットリウムアルミニウムガーネット（ＹＡＧ）のような材料から製造され、第２のシンチレータ１０６２は、Ｐｒをドープされたガドリニウム酸硫化物（Ｇｄ２Ｏ２Ｓ：Ｐｒ又はＧＯＳ）から製造される。他の材料及び材料の組み合わせもまた企図される。
　前面１０４から見たとき、シンチレータ１０６の各々は、約１ｍｍ×１ｍｍのディメンションを有するが、他のディメンションが、特定のアプリケーションの必要に依存して実現されることもできる。
　
第１のシンチレータ１０６
１
の側面に隣接して配置され、第１のシンチレータ１０６
１
と光学的に通信するのは、第１のシンチレータ１０６
１
によって放出される波長の光に応答する第１の光検出器１１０
１
であ
第２のシンチレータ１０６
２
の側面に隣接して配置され、第２のシンチレータ１０６
２
と光学的に通信するのは、第２のシンチレータ１０６
２
によって放出された波長の光に応答する第２の光検出器１１０
２
であ
　一実施例において、
光検出器１１０は、約０．０３０ｍｍの厚みを有するシリコンフォトダイオードであり、
（途中省略）
　図２ａ、図２ｂ及び図４を引き続き参照して、
複数の各検出器素子１００
１
、１００
２
、１００
３
...１００
ｎ
の個々の光検出器１１０は、回路基板１０３にはんだ付けされ、導電性エポキシを介して接続され、
（途中省略）
　例えばマルチプレクサ、増幅器及びアナログデジタル変換器のような
信号処理回路１１４ａ，１１４ｂは、回路基板１０３に更に電気的に接続される１又は複数の特定用途向け集積回路に含まれ
（途中省略）
　電気コネクタ１１６ａ、１１６ｂは、データ管理システム２６又は他の信号処理電子回路への電気接続を提供する。
導電トレース１１８は、光検出器１１０、１１２、信号処理回路１１４及び電気コネクタ１１６の間の必要な電気接続を提供
信号処理回路１１４は、検出器アレイ１０２におけるさまざまな検出器素子１００に関連付けられる光検出器１１０から信号を受け取
信号処理回路は、回路基板１０３によって担持される
　
（イ）Ｆｉｇ．２ａ及び２ｂは次のものである。
　
イ　引用発明
　上記アによれば、引用文献には、次の発明（以下「引用発明」という。）が記載されていると認められる。
「回路基板１０３に各々が接続される複数の検出器素子１００１、１００２、１００３、...１００ｎを有し、
　各々の検出器素子１００は、１又は複数のシンチレータ１０６及び１又は複数の光検出器１１０を有し、
　第１のシンチレータ１０６１及び第２のシンチレータ１０６２は、各検出器素子１００の前面から背面に向かって順に配置され、
　前記第１のシンチレータ１０６１の側面に隣接して配置され、第１のシンチレータ１０６１と光学的に通信するのは、第１のシンチレータ１０６１によって放出される波長の光に応答する第１の光検出器１１０１であり、
　前記第２のシンチレータ１０６２の側面に隣接して配置され、第２のシンチレータ１０６２と光学的に通信するのは、第２のシンチレータ１０６２によって放出された波長の光に応答する第２の光検出器１１０２であり、
　前記光検出器１１０は、約０．０３０ｍｍの厚みを有するシリコンフォトダイオードであり、
　前記複数の各検出器素子１００１、１００２、１００３...１００ｎの個々の光検出器１１０は、回路基板１０３にはんだ付けされ、導電性エポキシを介して接続され、
　信号処理回路１１４ａ，１１４ｂは、回路基板１０３に更に電気的に接続される１又は複数の特定用途向け集積回路に含まれ、
  導電トレース１１８は、光検出器１１０、１１２、信号処理回路１１４及び電気コネクタ１１６の間の必要な電気接続を提供し、前記信号処理回路１１４は、検出器アレイ１０２におけるさまざまな検出器素子１００に関連付けられる光検出器１１０から信号を受け取り、前記信号処理回路１１４は、回路基板１０３によって担持される、
　検出器アレイ１０２。」
　
（３）対比・判断
ア　本願補正発明と引用発明を対比すると、引用発明の「回路基板１０３」、「シンチレータ１０６」、「光検出器１１０」、「『（複数の）第１のシンチレータ１０６１』及び『（複数の）第２のシンチレータ１０６２』」、「『（シリコンフォトダイオードである複数の）第１の光検出器１１０１』及び『（シリコンフォトダイオードである複数の）第２の光検出器１１０２』」、「信号処理回路１１４ａ，１１４ｂ」及び「（複数の検出器素子１００１、１００２、１００３、...１００ｎを有する）検出器アレイ１０２」は、本願補正発明の「基板」、「シンチレータアレイ」、「フォトダイオードアレイ」、「『シンチレータ画素の第1列』及び『シンチレータ画素の第2列』」、「『フォトダイオード画素の第1列』及び『フォトダイオード画素の第2列』」、「読み出し電子機器」及び「一次元多素子光検出器」にそれぞれ相当する。
　
イ　引用発明の「第１のシンチレータ１０６１」及び「第２のシンチレータ１０６２」と、「第１の光検出器１１０１」及び「第２の光検出器１１０２」は、それぞれ、「側面に隣接して配置され」た上で「光学的に通信する」ものであって、「検出器アレイ１０２」が有するものである。
　そうすると、引用発明の、第１の光検出器１１０１と第２の光検出器１１０２からなる光検出器１１０、及び、第１のシンチレータ１０６１と第２のシンチレータ１０６２からなるシンチレータ１０６のそれぞれと、本願補正発明の「上側であるフォトダイオード画素の第1列と下側であるフォトダイオード画素の第2列を備えるフォトダイオードアレイ」及び「上側であるシンチレータ画素の第1列と下側であるシンチレータ画素の第2列を有するシンチレータアレイ」とは、「フォトダイオード画素の第1列とフォトダイオード画素の第2列を備えるフォトダイオードアレイ」及び「シンチレータ画素の第1列とシンチレータ画素の第2列を有するシンチレータアレイ」で一致する。
　また、引用発明の検出器アレイ１０２が光検出器１１０を有することは、本願補正発明の「前記フォトダイオードアレイは当該光検出器の一部で」あるとの構成に相当する。
　さらに、引用発明の「光学的に通信する」との構成は、本願補正発明の「光学的に結合」するとの構成に相当する。
　
ウ　引用発明の「検出器アレイ１０２」は、「回路基板１０３に各々が接続される複数の検出器素子１００１、１００２、１００３、...１００ｎを有し」、「各々の検出器素子１００は、１又は複数のシンチレータ１０６及び１又は複数の光検出器１１０を有し」、「信号処理回路１１４ａ，１１４ｂは、回路基板１０３に更に電気的に接続される１又は複数の特定用途向け集積回路に含まれる」から、引用発明の「信号処理回路１１４ａ，１１４ｂ」は「検出器アレイ１０２」の一部である。
　したがって、引用発明の「検出器アレイ１０２」は、「回路基板１０３に各々が接続される複数の検出器素子１００１、１００２、１００３、...１００ｎを有し」、「各々の検出器素子１００は、１又は複数のシンチレータ１０６及び１又は複数の光検出器１１０を有し」、「信号処理回路１１４ａ，１１４ｂは、回路基板１０３に更に電気的に接続される１又は複数の特定用途向け集積回路に含まれる」ことは、本願補正発明の「光検出器の一部である読み出し電子機器」を有するとの構成に相当する。
　
エ　引用発明の「複数の検出器素子１００１、１００２、１００３、...１００ｎの個々の光検出器１１０は、回路基板１０３にはんだ付けされ、導電性エポキシを介して接続され、信号処理回路１１４ａ，１１４ｂは、回路基板１０３に更に電気的に接続される１又は複数の特定用途向け集積回路に含まれ、導電トレース１１８は、光検出器１１０、１１２、信号処理回路１１４及び電気コネクタ１１６の間の必要な電気接続を提供し、前記信号処理回路１１４は、検出器アレイ１０２におけるさまざまな検出器素子１００に関連付けられる光検出器１１０から信号を受け取り、前記信号処理回路１１４は、回路基板１０３によって担持される」から、引用発明の「導電トレース１１８」は、「第１の光検出器１１０１」及び「第２の光検出器１１０２」と「信号処理回路１１４ａ，１１４ｂ」と間の必要な電気接続を提供するものであるといえる。
　よって、引用発明の「第１の光検出器１１０１」及び「第２の光検出器１１０２」と「信号処理回路１１４ａ，１１４ｂ」と間の必要な電気接続を提供する「導電トレース１１８」は、本願補正発明の「前記フォトダイオード画素と読み出し電子機器とを相互接続する」「電気配線」に相当する。
　
オ　引用発明の「光検出器１１０」は、「回路基板１０３にはんだ付けされ」るとともに、「信号処理回路１１４」は、「回路基板１０３によって担持される」から、「第１の光検出器１１０１」及び「第２の光検出器１１０２」と、「信号処理回路１１４ａ，１１４ｂ」は、ともに同じ「回路基板１０３」に設けられているといえる。
　そうすると、引用発明の「光検出器１１０」は、「回路基板１０３にはんだ付けされ」るとともに、「信号処理回路１１４」は、「回路基板１０３によって担持される」との構成は、本願補正発明の「前記フォトダイオードアレイ及び前記読み出し電子機器が当該光検出器の同一基板に設けられている」との構成に相当する。
　
カ　上記アないしオによれば、本願補正発明と引用発明は、
「フォトダイオード画素の第1列とフォトダイオード画素の第2列を備えるフォトダイオードアレイ、
　シンチレータ画素の第1列とシンチレータ画素の第2列を有するシンチレータアレイ、
　を有する一次元多素子光検出器であって、
　前記フォトダイオードアレイは当該光検出器の一部で、
　前記シンチレータ画素の第1列とシンチレータ画素の第2列はそれぞれ、前記フォトダイオード画素の第1列とフォトダイオード画素の第2列と光学的に結合し、
　当該光検出器の一部である読み出し電子機器、及び、
　前記フォトダイオード画素と読み出し電子機器とを相互接続する電気配線、
　を有する一次元多素子光検出器であって、
　前記フォトダイオードアレイ及び前記読み出し電子機器が当該光検出器の同一基板に設けられている、
　一次元多素子光検出器。」
　で一致し、本願補正発明は、「フォトダイオード画素の第1列」及び「シンチレータ画素の第1列」が「上側である」と特定され、「フォトダイオード画素の第2列」及び「シンチレータ画素の第2列」が「下側である」と特定されるのに対して、引用発明の「（シリコンフォトダイオードである複数の）第１の光検出器１１０１」及び「（複数の）第１のシンチレータ１０６１」と、「（シリコンフォトダイオードである複数の）第２の光検出器１１０２」及び「（複数の）第２のシンチレータ１０６２」は、それぞれこのように特定されない点で一応相違する（以下「相違点」という。）。
　
キ　上記相違点について検討する。
　引用発明の「第１のシンチレータ１０６１及び第２のシンチレータ１０６２」は、「各検出器素子１００の前面から背面に向かって順に配置され」、「第１の光検出器１１０１」は「第１のシンチレータ１０６１の側面に隣接して配置され」、「第２の光検出器１１０２」は「第２のシンチレータ１０６２の側面に隣接して配置され」るところ、「第１のシンチレータ１０６１」及び「第１の光検出器１１０１」と、「第２のシンチレータ１０６２」及び「第２の光検出器１１０２」のどちらを上側ないし下側と称するかは単なる設計的事項にすぎないから、上記相違点は実質的な相違点ではない。
　
ク　以上ア〜キでの検討によれば、引用発明は本願補正発明の構成をすべて備えている。
　よって、本願補正発明は、引用発明である。
　
（４）請求人の主張
　請求人は、平成２６年８月２８日付けの審判請求書において、
「(c)引用発明の説明
　刊行物1には、『１つの回路基板１０３上に、アレイ状のシンチレータ１０６、アレイ状の光検出器１１０及び信号処理回路１１４が形成された検出器アレイの発明』が記載されています。
（途中省略）
(d)本願発明と引用発明との対比
　本願発明と刊行物記載発明とを対比すると、刊行物1乃至4は、『前記フォトダイオードアレイ及び前記読み出し電子機器が当該光検出器の同一基板に設けられている』構成について記載も示唆もしておりません。しかもこの補正は、明細書[0014]に記載されているような有利な効果を奏しますが、そのような有利な効果について刊行物1乃至4は記載も示唆もしておりません。」
と主張している。
　そして、本願明細書の段落【００１４】には次の記載がある。
「以降の記載は概ね、複数の積層された一次元スライスモジュールから形成される二次元検出器アレイに関する。スライスモジュールは複数の一次元多素子光検出器を有する。一次元多素子光検出器は、フォトダイオード領域（上に多次元フォトダイオードアレイを備える）と読み出し領域（上に読み出し電子機器を備える）の両方を有する。同一基板に属するフォトダイオード領域と読み出し領域を有することで、フォトダイオードアレイが読み出し電子機器を保持する別個の回路基板に設けられる検出器の構成と比較して、検出器アレイの全体コスト、相互接続密度、及び設置面積が減少し、かつ、前記検出器アレイの信頼性と照射効率が増大する。スペクトル情報は、シンチレータアレイの深さ方向に沿ったX線吸収測定から得られて良い。従来のCT測定は、同一の光路での検出器からの出力を合計することによって得られて良い。」
　しかしながら、上記（３）のとおり、引用発明は、本願補正発明の構成を全て備えているから、本願補正発明と同様の効果を奏するものであると認められる。
　したがって、請求人の上記主張は、採用することができない。
　
（５）まとめ
　以上のとおり、本願補正発明は、引用発明であるから、特許法第２９条第１項第３号の規定により、特許出願の際独立して特許を受けることができないものである。
　
４　本件補正についてのむすび
　上記３の検討によれば、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　上記のとおり、本件補正は却下されたので、本願の特許請求の範囲の各請求項に係る発明は、平成２６年２月１０日付け手続補正書により補正された特許請求の範囲の各請求項に記載されたとおりのものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、前記第２、［理由］１において、本件補正前のものとして示したとおりのものである。
　
２　刊行物の記載及び引用発明
　上記第２、［理由］３（２）のとおりである。
　
３　対比・判断
　上記「第２、［理由］２　補正の目的」のとおり、本願補正発明は、本願発明に限定を付加したものである。
　そして、本願発明の構成要件をすべて含み、さらに限定を付加した本願補正発明が、引用発明である以上、上記第２、［理由］３での検討と同様の理由により、本願発明は、引用発明である。
　
４　むすび
　以上のとおり、本願発明は、引用発明であり、特許法第２９条第１項第３号の規定により、特許を受けることができないものであるから、本願の他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　
　よって、結論のとおり審決する。