(57)【要約】      （修正有）【課題】ＤＣＴとＩＤＣＴを別々に実行するためにチップの占有面積が大きくなるという従来の問題を解決できるデータ変換装置を提供する。【解決手段】前処理ユニット４０２は受け取った画像データに対し第１の前処理を実行して前処理画像データ４１２を生成する、および、受け取った結果データに対し第２の前処理を実行して前処理結果データを生成する。演算ユニット４２０は前処理画像データ４１２および前処理結果データにそれぞれ基づき第１の演算コンポーネント４２２と第２の演算コンポーネント４２４の両方によって第１の演算データ４１４および第２の演算データを生成する。後処理ユニット４０４は第１の演算データ４１４に基づき第１の後処理を実行して結果データ３２４を生成する、および、第２の演算データに基づき第２の後処理を実行して画像データ３２２を生成する。【選択図】図４Ａ
0003135894.tif 000002
【実用新案登録請求の範囲】
【請求項１】
受け取った画像データに対し第１の前処理を実行して前処理画像データを生成する、および、受け取った結果データに対し第２の前処理を実行して前処理結果データを生成するように構成された前処理ユニットと、
前記前処理画像データおよび前記前処理結果データにそれぞれ基づき、第１の演算コンポーネントと第２の演算コンポーネントによって、第１の演算データおよび第２の演算データを生成するように構成された演算ユニットと、
前記第１の演算データに基づき第１の後処理を実行して前記結果データを生成する、および、前記第２の演算データに基づき第２の後処理を実行して前記画像データを生成するように構成された後処理ユニットと、
を含むデータ変換装置。
【請求項２】
前記画像データがフレームデータまたはメモリ中に保存された一次元処理データである請求項１記載のデータ変換装置。
【請求項３】
前記メモリが転置ランダムアクセスメモリである請求項２記載のデータ変換装置。
【請求項４】
前記第１の前処理には、前記画像データの再分類ならびに前記画像データに対する加算および減算の実行が含まれ、かつ、前記第２の前処理には、前記結果データの再分類ならびに前記結果データに対する加算および減算の実行が含まれる請求項１記載のデータ変換装置。
【請求項５】
前記第１および第２の演算コンポーネントがいずれも、斜円状畳み込みを実行する斜円状畳み込みユニットである請求項１記載のデータ変換装置。
【請求項６】
前記第１の演算コンポーネントが、
第１の選択信号に基づき前記前処理画像データまたは第１のフィードバック信号のいずれかを選択して出力してから、第１の信号および第２の信号を生成するように構成された第１のマルチプレクサと、
前記第１のマルチプレクサに接続されて前記第１の信号をラッチする第１のフリップフロップと、
前記第１のマルチプレクサに接続されて前記第２の信号をラッチする第２のフリップフロップと、
前記第２の信号の極性を変えて、前記第１のフィードバック信号を出力するように構成された第１の反転ユニットと、
前記第１のフリップフロップに接続され、前記第１の信号と第１のゲインの積を得て、第１の出力信号を出力する第１のゲインステージと、
前記第２のフリップフロップに接続され、前記第２の信号と第２のゲインの積を得て、第２の出力信号を出力する第２のゲインステージと、
前記第１および第２のゲインステージに接続され、前記第１および第２の出力信号の和を得て、前記第１の演算データを出力する第１の加算器と、
を含む請求項５記載のデータ変換装置。
【請求項７】
前記第１のマルチプレクサがさらに、第２の選択信号に基づき前記前処理結果データまたは第２のフィードバック信号のいずれかを選択して出力してから、第３の信号および第４の信号を生成し、
前記第１のフリップフロップが前記第３の信号をラッチするよう構成されており、
前記第２のフリップフロップが前記第４の信号をラッチするよう構成されており、
前記第１の反転ユニットが前記第４の信号の極性を変えて、前記第２のフィードバック信号を出力するよう構成されており、
前記第１のゲインステージが前記第３の信号と前記第１のゲインの積を得て、第３の出力信号を出力するよう構成されており、
前記第２のゲインステージが前記第４の信号と前記第２のゲインの積を得て、第４の出力信号を出力するよう構成されており、かつ、
前記第１の加算器が前記第３の出力信号と前記第４の出力信号の和を得て、前記第２の演算データを出力するよう構成されている、請求項６記載のデータ変換装置。
【請求項８】
前記第２の演算コンポーネントが、
第３の選択信号に基づき前記前処理画像データまたは第３のフィードバック信号のいずれかを選択し出力してから、第５の信号、第６の信号、第７の信号および第８の信号を生成するように構成された第２のマルチプレクサと、
前記第２のマルチプレクサに接続されて前記第５の信号をラッチする第３のフリップフロップと、
前記第３のフリップフロップに接続されて前記第６の信号をラッチする第４のフリップフロップと、
前記第４のフリップフロップに接続されて前記第７の信号をラッチする第５のフリップフロップと、
前記第５のフリップフロップに接続されて前記第８の信号をラッチする第６のフリップフロップと、
前記第８の信号の極性を変えて、前記第３のフィードバック信号を出力するように構成された第２の反転ユニットと、
前記第５の信号と第３のゲインの積を得て、第５の出力信号を出力する第３のゲインステージと、
前記第６の信号と第４のゲインの積を得て、第６の出力信号を出力する第４のゲインステージと、
前記第７の信号と第５のゲインの積を得て、第７の出力信号を出力する第５のゲインステージと、
前記第８の信号と第６のゲインの積を得て、第８の出力信号を出力する第６のゲインステージと、
前記第３の出力信号、前記第４の出力信号、前記第５の出力信号および前記第６の出力信号の和を得て、前記第２の演算データを出力する第２の加算器と、
を含む請求項５記載のデータ変換装置。
【請求項９】
前記第２のマルチプレクサが、第４の選択信号に基づき前記前処理結果データまたは第４のフィードバック信号のいずれかを選択して出力してから、第９の信号、第１０の信号、第１１の信号および第１２の信号を生成するよう構成されており、
前記第３のフリップフロップが前記第９の信号をラッチするよう構成されており、
前記第４のフリップフロップが前記第１０の信号をラッチするよう構成されており、
前記第５のフリップフロップが前記第１１の信号をラッチするよう構成されており、
前記第６のフリップフロップが前記第１２の信号をラッチするよう構成されており、
前記第２の反転ユニットが前記第１２の信号の極性を変えて、前記第４のフィードバック信号を出力するよう構成されており、
前記第３のゲインステージが前記第９の信号と前記第３のゲインの積を得て、第９の出力信号を出力するよう構成されており、
前記第４のゲインステージが前記第１０の信号と前記第４のゲインの積を得て、第１０の出力信号を出力するよう構成されており、
前記第５のゲインステージが前記第１１の信号と前記第５のゲインの積を得て、第１１の出力信号を出力するよう構成されており、
前記第６のゲインステージが前記第１２の信号と前記第６のゲインの積を得て、第１２の出力信号を出力するよう構成されており、かつ、
前記第２の加算器が前記第３のゲインステージ、前記第４のゲインステージ、前記第５のゲインステージおよび前記第６のゲインステージに接続され、前記第９の出力信号、前記第１０の出力信号、前記第１１の出力信号および前記第１２の出力信号の和を得て、前記第２の演算データを出力する、請求項８記載のデータ変換装置。
【請求項１０】
前記第１の後処理には、前記第１の演算データに対する加算および減算の実行が含まれ、かつ、前記第２の後処理には、前記第２の演算データに対する加算および減算の実行が含まれる請求項１記載のデータ変換装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は画像処理に関し、より詳細には離散コサイン変換と逆離散コサイン変換を実行するデータ変換装置に関する。
【背景技術】
【０００２】
ＭＰＥＧ−４はマルチメディアビデオデータの圧縮標準である。例えばデジタルテレビ、セットトップボックス、デジタル衛星システム（ＤＳＳ）、テレビ、デコーダ、ＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｋ）プレーヤー、ビデオ会議機器（ｖｉｄｅｏ  ｃｏｎｆｅｒｅｎｃｉｎｇ  ａｐｐａｒａｔｕｓ）およびウェブカメラなど多様な製品がＭＰＥＧデータをサポートする。ＭＰＥＧ圧縮によりファイルサイズを小さくすることによって、上述の各装置において要される保存容量は少なくてすむ。さらに、ビデオおよび画像データの転送に必要な帯域幅も小さくなる。
【０００３】
図１は、従来の画像圧縮装置を説明する図である。この従来の画像圧縮装置は離散コサイン変換オペレータ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ  Ｏｐｅｒａｔｏｒ；ＤＣＴオペレータ）１３および量子化器１４を含んでいる。ＤＣＴオペレータ１３は離散コサイン変換（ＤＣＴ）を実行するように構成されており、量子化器１４はＤＣＴ係数を量子化するように構成されている。従来の画像圧縮装置は、逆量子化器１５、逆ＤＣＴオペレータ１６、加算器１７、スイッチ論理ユニット１２および１９、ならびに減算器１１からなるフィードバックパスを提供する。また、従来の画像圧縮装置には動きベクトルＶを抽出するための画像メモリ１８が備えられている。さらに従来の画像圧縮装置は、量子化器１４ならびにスイッチ論理ユニット１２および１９を制御するためのコーディングコントローラ１０をも含む。
【０００４】
ＤＣＴオペレータ１３は、画像サイズがＮ×Ｎの入力画像データを処理することができる。図２に示すように、従来の画像圧縮装置によるＤＣＴプロセスは、行列分解法（ｒｏｗ−ｃｏｌｕｍｎ  ｄｅｃｏｍｐｏｓｉｔｉｏｎ  ｍｅｔｈｏｄ）によってデータを処理し変換するというものである。行列分解法よれば、ＤＣＴカーネルの性質によって乗算の回数が減る。行列分解後、ＤＣＴオペレータ１３は変換されたＮ×Ｎのデータブロックを量子化器１４に出力する。
【０００５】
行列分解においては、先ず、Ｎ×Ｎの画像データのうち行方向の画像データが第１の方向のＤＣＴオペレータ１３１に供給される。第１の方向のＤＣＴオペレータ１３１は、処理された行方向画像データを転置メモリ（ｔｒａｎｓｐｏｓｉｔｉｏｎ  ｍｅｍｏｒｙ）１３２に一時的に保持する。次いで、第１の方向のＤＣＴオペレータ１３１に処理された画像データが列方向に読み出され、第２の方向のＤＣＴオペレータ１３３に供給されて列方向に処理がなされる。
【０００６】
従来のＤＣＴ演算における行列分解では、ＤＣＴオペレータによりＮ×Ｎの画像ブロックに対し第１および第２の方向のＤＣＴ演算が行われた後に、量子化器によってＤＣＴ係数が量子化されることになる。そして、Ｎ×Ｎの画像ブロックの処理が終わると、逆量子化器１５がイネーブルされる。逆量子化器１５が逆量子化の結果を出力した後、逆離散コサイン変換（ＩＤＣＴ）オペレータ１６はＩＤＣＴ演算を開始する。ＤＣＴオペレータ１３、量子化器１４、逆量子化器１５およびＩＤＣＴオペレータ１６はそれぞれ異なる段階で動作する。
【０００７】
従来技術においては、ＤＣＴとＩＤＣＴがそれぞれＤＣＴオペレータ１３とＩＤＣＴオペレータ１６により実行されるため、チップの占有面積が大きくなっていた。
【考案の開示】
【考案が解決しようとする課題】
【０００８】
そこで本考案の目的は、上記した従来の問題を解決できるデータ変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
本考案の１実施形態によるデータ変換装置は、前処理ユニット、演算ユニットおよび後処理ユニットを含む。前処理ユニットは、受け取った画像データに対し第１の前処理を実行して前処理画像データを生成する、および、受け取った結果データに対し第２の前処理を実行して前処理結果データを生成するように構成されている。演算ユニットは、前処理画像データおよび前処理結果データにそれぞれ基づき、第１の演算コンポーネントと第２の演算コンポーネントの両方によって、第１の演算データおよび第２の演算データを生成するよう構成されている。後処理ユニットは、第１の演算データに基づき第１の後処理を実行して結果データを生成する、および、第２の演算データに基づき第２の後処理を実行して画像データを生成するように構成されている。
【考案の効果】
【００１０】
本考案のデータ変換装置によれば、その演算ユニットの第１の演算コンポーネントと第２の演算コンポーネントがＤＣＴ演算およびＩＤＣＴ演算の両方を実行することができるため、ＤＣＴ演算とＩＤＣＴ演算が同一のハードウェア構造を共用して行えるようになり、チップ占有面積および回路コストの低減が図られる。
【考案を実施するための最良の形態】
【００１１】
以下の記載は、本考案を実施するのに最良であると考えられる形態である。この記載は、本考案の主要な原理を説明する目的でなされたものであり、限定の意味に解されるべきではない。本考案の範囲は、添付の実用新案登録請求の範囲を参照にして判断されるべきである。
【００１２】
図３は、データ変換システム３００の１実施形態を説明する図であり、このデータ変換システム３００はデータ変換装置３１０およびメモリ３０２を含んでいる。
【００１３】
データ変換システム３００は、二次元画像データ３２２に対して離散コサイン変換（ＤＣＴ）演算を実行して、二次元結果データ３２４を生成することができる。またデータ変換システム３００は、二次元結果データ３２４に対し逆離散コサイン変換（ＩＤＣＴ）演算を実行して、二次元画像データ３２２を生成することもできる。二次元画像データ３２２および二次元結果データ３２４はフレームデータまたはメモリに保存されている一次元処理データとすることができる。
【００１４】
図４Ａはデータ変換システム３００の１実施形態を説明する詳細な図である。データ変換装置３１０は前処理ユニット４０２、演算ユニット４２０および後処理ユニット４０４を含む。演算ユニット４２０は第１の演算コンポーネント４２２および第２の演算コンポーネント４２４を含む。
【００１５】
データ変換システム３００によるＤＣＴ演算を例として説明する。前処理ユニット４０２は、二次元画像データ３２２中の各行画像データに基づき第１の前処理を実行して前処理画像データ４１２を生成する。第１の前処理は、二次元画像データ３２２中の全ての行画像データを再分類（ｒｅ−ｓｏｒｔ）する、または二次元画像データ３２２中の全ての行画像データに対し加算および減算を行うことによって実行することができる。演算ユニット４２０は、前処理画像データ４１２に基づき第１の演算コンポーネント４２２と第２の演算コンポーネント４２４両方によって第１の演算データ４１４を生成する。第１の演算コンポーネント４２２および第２の演算コンポーネント４２４はいずれも、前処理画像データ４１２に対して斜円状畳み込み（ｓｋｅｗ  ｃｉｒｃｕｌａｒ  ｃｏｎｖｏｌｕｔｉｏｎ）を実行する斜円状畳み込み（ＳＣＣ）ユニットである。後処理ユニット４０４は、第１の演算データ４１４に基づき第１の後処理を実行して行結果データ４１６を生成すると共に、その行結果データ４１６をメモリ３０２に保存する。第１の後処理は、第１の演算データ４１４に対して加算および減算を行うことによって実行することができる。さらに、本考案の１実施形態において、メモリ３０２は転置ランダムアクセスメモリ（ＲＡＭ）である。
【００１６】
データ変換装置３１０により二次元画像データ３２２中の各行画像データが処理されて行結果データ４１６が生成された後、メモリ３０２に保存されている全ての行結果データ４１６中の列画像データ４１８が前処理ユニット４０２に転送される。
【００１７】
前処理ユニット４０２は列画像データ４１８に基づき第１の前処理を実行して前処理画像データ４１２を生成する。演算ユニット４２０は、前処理画像データ４１２に基づき、第１の演算コンポーネント４２２と第２の演算コンポーネント４２４の両方により第１の演算データ４１４を生成する。後処理ユニット４０４は第１の演算データ４１４に基づき第１の後処理を実行して二次元結果データ３２４を生成する。そしてＤＣＴ演算が完了する。
【００１８】
図５は第１の演算コンポーネント４２２の１実施形態を説明する図である。第１の演算コンポーネント４２２は、第１のマルチプレクサ５０２、第１のフリップフロップ５０４、第２のフリップフロップ５０６、第１の反転ユニット５０８、第１のゲインステージ５１０、第２のゲインステージ５１２および第１の加算器５１４を含む。
【００１９】
ＤＣＴ演算の実行時、第１の演算コンポーネント４２２中の第１のマルチプレクサ５０２は、第１の選択信号Ｃ１１に基づき前処理画像データ４１２または第１のフィードバック信号ｆ１１のいずれかを選択して出力してから、第１の信号Ｓ１１および第２の信号Ｓ１２を生成する。第１のフリップフロップ５０４は第１のマルチプレクサ５０２と第１のノードＮ１１に接続されて第１の信号Ｓ１１をラッチする。第２のフリップフロップ５０６は第１のノードＮ１１と第２のノードＮ１２に接続されて第２の信号Ｓ１２をラッチする。第１の反転ユニット５０８は第２の信号１２の極性を変えて、第１のフィードバック信号ｆ１１を出力する。第１のゲインステージ５１０は第１のノードＮ１１に接続され、第１の信号Ｓ１１と第１のゲインの積を得て、第１の出力信号Ｏ１１を出力する。第２のゲインステージ５１２は第２のノードＮ１２に接続され、第２の信号Ｓ１２と第２のゲインの積を得て、第２の出力信号Ｏ１２を出力する。第１の加算器５１４は第１のゲインステージ５１０と第２のゲインステージ５１２に接続され、第１の出力信号Ｏ１１と第２の出力信号Ｏ１２の和を得て、第１の演算データ４１４を出力する。
【００２０】
図６は第２の演算コンポーネント４２４の１実施形態を説明する図である。第２の演算コンポーネント４２４は、第２のマルチプレクサ６０２、第３のフリップフロップ６０４、第４のフリップフロップ６０６、第５のフリップフロップ６０８、第６のフリップフロップ６１０、第２の反転ユニット６１２、第３のゲインステージ６１４、第４のゲインステージ６１６、第５のゲインステージ６１８、第６のゲインステージ６２０および第２の加算器６２２を含んでいる。
【００２１】
ＤＣＴ演算の実行時、第２の演算コンポーネント４２４中の第２のマルチプレクサ６０２は第３の選択信号Ｃ２１に基づき前処理画像データ４１２または第３のフィードバック信号ｆ２１のいずれかを選択して出力してから、第５の信号Ｓ２１、第６の信号Ｓ２２、第７の信号Ｓ２３および第８の信号Ｓ２４を生成する。第３のフリップフロップ６０４は第２のマルチプレクサ６０２と第３のノードＮ２１に接続されて第５の信号Ｓ２１をラッチする。第４のフリップフロップ６０６は第３のノードＮ２１と第４のノードＮ２２に接続されて第６の信号Ｓ２２をラッチする。第５のフリップフロップ６０８は第４のノードＮ２２と第５のノードＮ２３に接続されて第７の信号Ｓ２３をラッチする。第６のフリップフロップ６１０は第５のノードＮ２３と第６のノードＮ２４に接続されて第８の信号Ｓ２４をラッチする。第２の反転ユニット６１２は第８の信号２４の極性を変えて、第３のフィードバック信号ｆ２１を出力する。第３のゲインステージ６１４は第３のノードＮ２１に接続され、第５の信号Ｓ２１と第３のゲインの積を得て、第５の出力信号Ｏ２１を出力する。第４のゲインステージ６１６は第４のノードＮ２２に接続され、第６の信号Ｓ２２と第４のゲインの積を得て、第６の出力信号Ｏ２２を出力する。第５のゲインステージ６１８は第５のノードＮ２３に接続され、第７の信号Ｓ２３と第５のゲインの積を得て、第７の出力信号Ｏ２３を出力する。第６のゲインステージ６２０は第６のノードＮ２４に接続され、第８の信号Ｓ２４と第６のゲインの積を得て、第８の出力信号Ｏ２４を出力する。第２の加算器６２２は第３のゲインステージ６１４、第４のゲインステージ６１６、第５のゲインステージ６１８および第６のゲインステージ６２０に接続され、第５の出力信号Ｏ２１、第６の出力信号Ｏ２２、第７の出力信号Ｏ２３および第８の出力信号Ｏ２４の和を得て、第２の演算データ４５４を出力する。
【００２２】
図４Ｂはデータ変換システム３００によるＩＤＣＴ演算の１実施形態である。前処理ユニット４０２は、二次元結果データ３２４中の各行結果データに基づき第２の前処理を実行して前処理結果データ４５２を生成する。第２の前処理は、二次元結果データ３２４中の全ての行結果データを再分類する、または二次元結果データ３２４中の全ての行結果データに対し加算および減算を行うことによって実行され得る。演算ユニット４２０は、前処理結果データ４５２に基づき第１の演算コンポーネント４２２と第２の演算コンポーネント４２４の両方によって第２の演算データ４５４を生成する。第１の演算コンポーネント４２２および第２の演算コンポーネント４２４はいずれも、前処理結果データ４５２に対し斜円状畳み込みを実行する斜円状畳み込み（ＳＣＣ）ユニットである。後処理ユニット４０４は第２の演算データ４５４に基づき第２の後処理を実行して行画像データ４５６を生成すると共に、その行画像データ４５６をメモリ３０２に保存する。第２の後処理は、第２の演算データ４５４に対して加算および減算を行うことによって実行することができる。さらに、本考案の１実施形態において、メモリ３０２は転置ランダムアクセスメモリ（ＲＡＭ）である。
【００２３】
データ変換装置３１０により二次元結果データ３２４中の各行結果データが処理されて行画像データ４５６が生成された後、メモリ３０２に保存されている全ての行画像データ４５６中の列結果データ４５８が前処理ユニット４０２に転送される。
【００２４】
前処理ユニット４０２は列結果データ４５８に基づき第２の前処理を実行して前処理結果データ４５２を生成する。演算ユニット４２０は前処理結果データ４５２に基づき第１の演算コンポーネント４２２と第２の演算コンポーネント４２４の両方によって第２の演算データ４５４を生成する。後処理ユニット４０４は第２の演算データ４５４に基づき第２の後処理を実行して二次元画像データ３２２を生成し、これでＩＤＣＴ演算が終了となる。
【００２５】
図５によれば、ＩＤＣＴ演算の実行時、第１の演算コンポーネント４２２中の第１のマルチプレクサ５０２は第２の選択信号Ｃ１２に基づき前処理結果データ４５２または第２のフィードバック信号ｆ１２のいずれかを選択して出力してから、第３の信号Ｓ１３および第４の信号Ｓ１４を生成する。第１のフリップフロップ５０４は第３の信号Ｓ１３をラッチする。第２のフリップフロップ５０６は第４の信号Ｓ１４をラッチする。第１の反転ユニット５０８は第４の信号Ｓ１４の極性を変えて、第２のフィードバック信号ｆ１２を出力する。第１のゲインステージ５１０は第３の信号Ｓ１３と第１のゲインの積を得て、第３の出力信号Ｏ１３を出力する。第２のゲインステージ５１２は第４の信号Ｓ１４と第２のゲインの積を得て、第４の出力信号Ｏ１４を出力する。第１の加算器５１４は第３の出力信号Ｏ１３と第４の出力信号Ｏ１４の和を得て、第２の演算データ４５４を出力する。
【００２６】
図６によれば、ＩＤＣＴ演算の実行時、第２の演算コンポーネント４２４中の第２のマルチプレクサ６０２は第４の選択信号Ｃ２２に基づき前処理結果データ４５２または第４のフィードバック信号ｆ２２のいずれかを選択して出力してから、第９の信号Ｓ２５、第１０の信号Ｓ２６、第１１の信号Ｓ２７および第１２の信号Ｓ２８を生成する。第３のフリップフロップ６０４は第９の信号Ｓ２５をラッチする。第４のフリップフロップ６０６は第１０の信号Ｓ２６をラッチする。第５のフリップフロップ６０８は第１１の信号Ｓ２７をラッチする。第６のフリップフロップ６１０は第１２の信号Ｓ２８をラッチする。第２の反転ユニット６１２は第１２の信号２８の極性を変えて、第４のフィードバック信号ｆ２２を出力する。第３のゲインステージ６１４は第９の信号Ｓ２５と第３のゲインの積を得て、第９の出力信号Ｏ２５を出力する。第４のゲインステージ６１６は第１０の信号Ｓ２６と第４のゲインの積を得て、第１０の出力信号Ｏ２６を出力する。第５のゲインステージ６１８は第１１の信号Ｓ２７と第５のゲインの積を得て、第１１の出力信号Ｏ２７を出力する。第６のゲインステージ６２０は第１２の信号Ｓ２８と第６のゲインの積を得て、第１２の出力信号Ｏ２８を出力する。第２の加算器６２２は第９の出力信号Ｏ２５、第１０の出力信号Ｏ２６、第１１の出力信号Ｏ２７および第１２の出力信号Ｏ２８の和を得て、第２の演算データ４５４を出力する。
【００２７】
この実施形態では、４個の入力のＤＣＴ演算を例とする。ＤＣＴ変換の式は以下のように示される。
【００２８】
【数１】
0003135894.tif 000003
Ｎ＝４とすると、以下の式が得られる。
【００２９】
【数２】
0003135894.tif 000004
を以下のように簡略化することができる。
【００３０】
【数３】
0003135894.tif 000005
を以下のように簡略化できる。
【００３１】
【数４】
0003135894.tif 000006
よって、前処理画像データ４１２を［ｅ３，ｅ１］に、第１のゲインを
【００３２】
【数５】
0003135894.tif 000007
に設定することによって、後処理ユニット４０４の出力端にて結果データ
【００３３】
【数６】
0003135894.tif 000008
が得られることになる。
【００３４】
同様に、８個の入力のＤＣＴ演算の結果も、第１の演算コンポーネント４２２と第２の演算コンポーネント４２４のゲインを設定することで得ることができる。
【００３５】
本考案の１実施形態により開示した演算ユニット４２０の第１の演算コンポーネント４２２と第２の演算コンポーネント４２４は、ＤＣＴ演算とＩＤＣＴ演算の両方を実行することができる。したがって、ＤＣＴ演算とＩＤＣＴ演算が同一のハードウェア構造を共用して実行されるので、必要とするチップ面積が減り、回路コストも低減する。
【００３６】
以上、好適な実施形態を挙げて本考案を説明したが、本考案はこれら実施形態に限定はされないと解されるべきであり、つまり本考案は、（当業者であれば明らかであるように）添付の実用新案登録請求の範囲は、かかる各種変更および均等なアレンジがすべて包含されるように、最も広い意味に解釈されるべきである。
【図面の簡単な説明】
【００３７】
【図１】従来の画像圧縮装置を説明する図である。
【図２】従来のＤＣＴ演算の行列分解法を説明するブロック図である。
【図３】本考案のデータ変換システムの１実施形態を説明する図である。
【図４Ａ】本考案のデータ変換装置の１実施形態を説明する図である。
【図４Ｂ】本考案のデータ変換装置の１実施形態を説明する図である。
【図５】本考案の第１の演算コンポーネントの１実施形態を説明する図である。
【図６】本考案の第２の演算コンポーネントの１実施形態を説明する図である。
【符号の説明】
【００３８】
３００      データ変換システム
３０２      メモリ
３１０      データ変換装置
３２２      二次元画像データ
３２４      二次元結果データ
４０２      前処理ユニット
４０４      後処理ユニット
４２０      演算ユニット
４２２      第１の演算コンポーネント
４２４      第２の演算コンポーネント
４１２      前処理画像データ
４１４      第１の演算データ
４１６      行結果データ
４１８      列画像データ
４５２      前処理結果データ
４５４      第２の演算データ
４５６      行画像データ
４５８      列結果データ
５０２、６０２            マルチプレクサ
５０８、６１２            反転ユニット
５１４、６２２            加算器
ｆ１１、ｆ１２、ｆ２１、ｆ２２    フィードバック信号
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２    選択信号
５０４、５０６、６０４、６０６、６０８、６１０    フリップフロップ
５１０、５１２、６１４、６１６、６１８、６２０    ゲインステージ
Ｎ１１、Ｎ１２、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ２４              ノード
Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ２５、Ｓ２６、Ｓ２７、Ｓ２８    信号
Ｏ１１、Ｏ１２、Ｏ１３、Ｏ１４、Ｏ２１、Ｏ２２、Ｏ２３、Ｏ２４、Ｏ２５、Ｏ２６、Ｏ２７、Ｏ２８    出力信号
【図１】
0003135894.tif 000009
【図２】
0003135894.tif 000010
【図３】
0003135894.tif 000011
【図４Ａ】
0003135894.tif 000012
【図４Ｂ】
0003135894.tif 000013
【図５】
0003135894.tif 000014
【図６】
0003135894.tif 000015