(57)【要約】ツリー構造の或る階層におけるマルチプレクサの出力端子と、当該或る階層より１つ上の階層におけるマルチプレクサの入力端子との間にリレースイッチを設け、或る階層におけるマルチプレクサのうち、信号の選択期間中に係るマルチプレクサに接続されたリレースイッチをオンとし、それ以外のマルチプレクサに接続されたリレースイッチをオフとすることにより、リレースイッチがオフとされたマルチプレクサの抵抗成分と容量成分とをツリー構造中から切り離して、マルチプレクサの動作速度に影響を与える時定数ＣＲの値を小さくできるようにし、これにより、マルチプレクサ回路全体の動作速度が時定数の増大に起因して遅くなってしまうという不都合を防止する。【特許請求の範囲】
【請求項１】
並列的に入力される複数の信号を順次に切り替えて１つずつ出力するマルチプレクサを複数備え、上記複数のマルチプレクサをツリー構造状に接続して成るマルチプレクサ回路であって、
上記ツリー構造の或る階層におけるマルチプレクサの出力端子と、上記或る階層より１つ上の階層におけるマルチプレクサの入力端子との間にリレースイッチを設けたことを特徴とするマルチプレクサ回路。
【請求項２】
上記或る階層には複数のマルチプレクサが存在し、上記或る階層における上記複数のマルチプレクサの出力端子と、上記或る階層より１つ上の階層におけるマルチプレクサの入力端子との間に複数のリレースイッチを設け、上記複数のリレースイッチの一部であって少なくとも２つのリレースイッチのオン期間をオーバーラップさせるようにしたことを特徴とする請求の範囲第１項に記載のマルチプレクサ回路。
【請求項３】
上記或る階層には複数のマルチプレクサが存在し、上記或る階層における上記複数のマルチプレクサの出力端子と、上記或る階層より１つ上の階層におけるマルチプレクサの入力端子との間に複数のリレースイッチを設け、上記複数のマルチプレクサおよび上記複数のリレースイッチの組を複数のブロックに分割し、それぞれのブロックを上記１つ上の階層におけるマルチプレクサの入力端子に接続したことを特徴とする請求の範囲第１項に記載のマルチプレクサ回路。
【請求項４】
上記複数のリレースイッチの一部であって少なくとも２つのリレースイッチのオン期間をオーバーラップさせるようにしたことを特徴とする請求の範囲第３項に記載のマルチプレクサ回路。
【請求項５】
上記複数のリレースイッチの一部であって少なくとも２つのリレースイッチは、互いに異なるブロックに属するものであることを特徴とする請求の範囲第４項に記載のマルチプレクサ回路。
【発明の詳細な説明】
【技術分野】  本発明は、並列的に入力される複数の信号を切り替えながら１つずつ選択して直列的に出力するマルチプレクサ回路に関するものである。
【背景技術】  図１に示すように、従来の一般的なマルチプレクサ回路５０は、複数の入力端子５１−１，５１−２，・・・，５１−ｍに並列的に加えられる入力信号を順次に切り替えて、出力端子５２から１つずつ直列信号として出力するように構成されていた。
また、並列入力される信号の数が非常に多い場合には、マルチプレクサ回路は、図２に示すように、複数のマルチプレクサ６３−１，６３−２，・・・，６３−ｎ，６４−１をツリー状に接続して構成されることもあった。
図２に示すマルチプレクサ回路６０では、前段の複数のマルチプレクサ６３−１，６３−２，・・・，６３−ｎにおいて、それぞれ複数の入力端子６１−１１，６１−１２，・・・，６１−１ｍ；６１−２１，６１−２２，・・・，６１−２ｍ；・・・；６１−ｎ１，６１−ｎ２，・・・，６１−ｎｍに並列的に加えられる入力信号を順次に切り替えて、選択した信号を１つずつ後段のマルチプレクサ６４−１に出力する。そして、後段のマルチプレクサ６４−１において、前段のマルチプレクサ６３−１，６３−２，・・・，６３−ｎから並列的に入力される信号を順次に切り替えて、出力端子６２から１つずっ直列信号として出力する。
このように複数のマルチプレクサをツリー状に接続して構成したマルチプレクサ回路は、以下の特許文献１，２などにも開示されている。
【特許文献１】特開平５−１１０３９９号公報
【特許文献２】特開平６−７７７９２号公報
ところで、個々のマルチプレクサには抵抗成分Ｒおよび容量成分Ｃの負荷が存在する。これらの抵抗成分Ｒと容量成分Ｃは、マルチプレクサの動作速度（信号の切替時間）に大きな影響を与えている。すなわち、マルチプレクサが選択する信号を切り替えるときに、選択した信号ラインのオン状態が確立して信号を安定的に読み込めるようになるまでの時間に関しては、抵抗成分Ｒと容量成分Ｃとの積ＣＲが時定数として効いてくる。そのため、何れか一方の成分でも大きくなると、マルチプレクサの信号の切替速度は遅くなってしまう。よって、マルチプレクサの動作速度を速くするためには、抵抗成分Ｒと容量成分Ｃの値を小さくすることが望まれる。
ところが、複数のマルチプレクサをツリー状に接続してマルチプレクサ回路を構成した場合、選択した信号ラインで繋がっている各段のマルチプレクサの抵抗成分Ｒと容量成分Ｃとが縦続接続されることになり、各成分の値が合計されて時定数が大きなものとなってしまう。図２の例で、例えば前段のマルチプレクサ６３−１で何れか１つの入力端子からの信号ラインを選択し、その後段のマルチプレクサ６４−１でマルチプレクサ６３−１からの信号ラインを選択していたとすると、前段のマルチプレクサ６３−１が持つ抵抗成分Ｒ６３−１および容量成分Ｃ６３−１と、後段のマルチプレクサ６４−１が持つ抵抗成分Ｒ６４−１および容量成分Ｃ６４−１とが各々縦続接続される形となり、時定数は（Ｒ６３−１＋Ｒ６４−１）×（Ｃ６３−１＋Ｃ６４−１）のように大きな値となってしまう。
このような合計の時定数は、ツリー構造の階層が深くなればなるほど大きくなり、それによってマルチプレクサの動作速度が遅くなるという問題は顕著になる。しかしながら、１つずつ選択して出力しなければならない並列信号の数が非常に多い場合には、マルチプレクサ回路のツリー構造の階層はある程度深くせざるを得ない。同じ階層内で多くのマルチプレクサを並列化して接続すると、個々のマルチプレクサに生じる容量成分Ｃの値そのものが大きくなってしまうからである。そのため、複数のマルチプレクサをツリー状に接続して成る従来のマルチプレクサ回路では、動作速度が遅くなってしまうという問題をどうしても避けることができなかった。
なお、複数のリレースイッチをツリー状に接続して構成したリレー選択回路において、複数のリレースイッチのオン期間をオーバーラップさせることによって、信号の切替時間を短縮できるようにした技術が提案されている（例えば、特許文献３参照）。
【特許文献３】特開２０００−６７７２２号公報
しかしながら、この特許文献３に記載の技術は、マルチプレクサではなくリレースイッチを用いたものである。この特許文献３に記載のリレー選択回路は、信号の切り替え時にリレースイッチが要する長い安定までの時間を解消できるようにしたものであり、これをそのまま図２のようなマルチプレクサ回路６０に適用することは有効でない。その理由は以下の通りである。
通常、リレースイッチにより１つの信号を選択して出力する際には、所定の時間が必要になる。すなわち、リレースイッチを切り替えた後、それが完全にオンとなるまでには所定の時間が必要になる。これはマルチプレクサも同様であるが、その切り替えに要する時間は、リレースイッチに比べて格段に短い。具体的には、マルチプレクサで１つの信号の切り替えに要する時間は、ほんの２００ｎｓ（ナノ秒）程度である。
したがって、複数のマルチプレクサのオン期間をオーバーラップさせてパイプライン的に動作させるためには、２００ｎｓよりも速い超高速のクロックの使用が必要になる。しかしながら、超高速のクロックを用いてパイプライン動作を正確に制御することは容易でなく、実現が困難である。仮に実現できたとしても、消費電力が大きくなってしまうという問題を生じる。
また、２００ｎｓというごく僅かな時間で完了する切替動作をパイプライン化することによって短くなる僅かな時間よりも、複数のマルチプレクサをツリー状に接続したことによる時定数の増大に起因して長くなる時間の影響の方が大きく、ツリー状に接続された複数のマルチプレクサを単純にパイプライン動作化しても、マルチプレクサ回路の全体としては、処理速度を充分に高速化することができない。
上述した特許文献１，２では、ツリー状に接続した複数のマルチプレクサのオン期間をオーバーラップさせて、これらをパイプライン的に動作させることも開示しているが、これには上述のような問題点が存在しているのである。
【発明の開示】
本発明は、このような問題を解決するために成されたものであり、マルチプレクサ回路の処理速度を高速化し、並列的に入力される複数の信号を順次に切り替えて１つずつ出力するのに要する時間を短くできるようにすることを目的とする。
このような課題を解決するために、本発明のマルチプレクサ回路は、ツリー構造の或る階層におけるマルチプレクサの出力端子と、当該或る階層より１つ上の階層におけるマルチプレクサの入力端子との間にリレースイッチを設けている。
このように構成した本発明によれば、或る階層における複数のマルチプレクサのうち、信号の選択期間中に係るマルチプレクサに接続されたリレースイッチをオンとし、それ以外のマルチプレクサに接続されたリレースイッチをオフとすることにより、リレースイッチがオフとされたマルチプレクサの抵抗成分と容量成分とをツリー構造中から切り離すことができ、マルチプレクサ回路の動作速度に影響を与える時定数の値を小さくすることができる。これにより、マルチプレクサ回路全体の動作速度が、複数のマルチプレクサの縦続接続に起因する時定数の増大によって遅くなってしまうという不都合を防止することができる。
また、本発明の他の態様では、或る階層には複数のマルチプレクサが存在し、それら複数のマルチプレクサの出力端子と、或る階層より１つ上の階層におけるマルチプレクサの入力端子との間に複数のリレースイッチを設け、当該複数のリレースイッチの一部であって少なくとも２つのリレースイッチのオン期間をオーバーラップさせるようにしている。
このように構成した本発明の他の態様によれば、或るリレースイッチがオンにされてそれに接続されたマルチプレクサで信号の選択が行われているときに、少なくとももう１つのリレースイッチがオンにされている。これにより、信号の選択に使用するマルチプレクサを次のものに切り替える際に、切り替え後の新たなマルチプレクサに接続されたリレースイッチは既にオン状態が確立しており、リレースイッチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースイッチがオフからオンに切り替わる際には比較的長い時間を要するが、そのような長い待ち時間を持つことなく、複数のマルチプレクサを切れ目無く順次に動作させていくことができる。
また、本発明の他の態様では、或る階層に属する複数のマルチプレクサおよびこれらに接続された複数のリレースイッチの組を複数のブロックに分割し、それぞれのブロックを１つ上の階層におけるマルチプレクサの入力端子に接続するようにしている。
このように構成した本発明の他の態様によれば、並列的に接続されるマルチプレクサおよびリレースイッチの数が多くならないので、個々のマルチプレクサや個々のリレースイッチにおける容量成分の値そのものを小さくすることができる。これにより、信号を実際に選択している最中のマルチプレクサやリレースイッチについては縦続接続されるものの、個々の容量成分が充分に小さいので、合計の時定数の値も小さくすることができる。これにより、マルチプレクサ回路全体の動作速度が、複数のマルチプレクサの縦続接続に起因する時定数の増大によって遅くなってしまうという不都合を防止することができる。
また、本発明の他の態様では、複数のリレースイッチの少なくとも２つのオン期間をオーバーラップさせる場合に、互いに異なるブロックに属するリレースイッチのオン期間をオーバーラップさせるようにしている。
このように構成した本発明の他の態様によれば、オーバーラップして同時にオンとなっている複数のリレースイッチがあっても、その中の１つ以外は、上位層のマルチプレクサが信号の選択状態になくてツリー構造から切り離されることになるので、当該１つ以外のリレースイッチに接続されている下位層のマルチプレクサが持つ抵抗成分や容量成分をツリー構造中から切り離して、マルチプレクサ回路の動作速度に影響を与える時定数の値をより小さくすることができる。
【図面の簡単な説明】  図１は、従来のマルチプレクサ回路の構成例を示す図である。
図２は、従来のマルチプレクサ回路の他の構成例を示す図である。
図３は、本実施形態によるマルチプレクサ回路の構成例を示す図である。
図４は、本実施形態によるマルチプレクサ回路の動作例を示すタイミングチャートである。
【発明を実施するための最良の形態】  以下に、本発明の一実施形態を図面に基づいて説明する。図３は、本実施形態によるマルチプレクサ回路１０の構成例を示す図である。
図３に示すように、本実施形態のマルチプレクサ回路１０は、複数のマルチプレクサ１−１，１−２，１−３，１−４，２−５，２−６，２−７，２−８，３−９を備え、これらをツリー構造状に接続して構成されている。このうち、第１〜第４のマルチプレクサ１−１〜１−４および第５〜第８のマルチプレクサ２−５〜２−８は第１層に属し、第９のマルチプレクサ３−９はそれより１つの上の階層である第２層に属している。
第１層のうち、第１〜第４のマルチプレクサ１−１〜１−４は第１のブロック１Ｂに属し、第５〜第８のマルチプレクサ２−５〜２−８は第２のブロック２Ｂに属している。このように、同じ第１層に属する複数のマルチプレクサ１−１〜１−４，２−５〜２−８を複数のブロックに分割しているのは、複数のマルチプレクサのオン期間を後述するようにオーバーラップさせた並列処理を可能にするためである。
これら複数のマルチプレクサ１−１〜１−４，２−５〜２−８，３−９はそれぞれ、並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。すなわち、第１のマルチプレクサ１−１は、４つの入力端子１１−１，１１−２，１１−３，１１−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。第２のマルチプレクサ１−２は、４つの入力端子１２−１，１２−２，１２−３，１２−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。第３のマルチプレクサ１−３は、４つの入力端子１３−１，１３−２，１３−３，１３−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。第４のマルチプレクサ１−４は、４つの入力端子１４−１，１４−２，１４−３，１４−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。
また、第５のマルチプレクサ２−５は、４つの入力端子２１−１，２１−２，２１−３，２１−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。第６のマルチプレクサ２−６は、４つの入力端子２２−１，２２−２，２２−３，２２−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。第７のマルチプレクサ２−７は、４つの入力端子２３−１，２３−２，２３−３，２３−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。第８のマルチプレクサ２−８は、４つの入力端子２４−１，２４−２，２４−３，２４−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。
また、第９のマルチプレクサ３−９は、第１のブロック１Ｂおよび第２のブロック２Ｂより入力される複数の信号を順次に切り替えて１つの出力端子３０から１つずつ出力する。ここで、第１のブロック１Ｂから入力される信号は、第１〜第４のマルチプレクサ１−１〜１−４の何れかより出力された信号である。また、第２のブロック２Ｂから入力される信号は、第５〜第８のマルチプレクサ２−５〜２−５の何れかより出力された信号である。
本実施形態では、ツリー構造の第１層における８個のマルチプレクサ１−１〜１−４，２−５〜２−８と、それより１つ上の第２層における第９のマルチプレクサ３−９との間に、８個のリレースイッチ４−１〜４−４，５−５〜５−８を設けている。これは、多くのマルチプレクサを並列接続（各出力端子を１つの信号ラインにまとめて接続）しすぎると、個々のマルチプレクサに生じる容量成分Ｃの値が大きくなってしまうからである。
すなわち、第１のブロック１Ｂに関して、第１のマルチプレクサ１−１の出力端子と第９のマルチプレクサ３−９の入力端子との間に第１のリレースイッチ４−１を設けている。第２のマルチプレクサ１−２の出力端子と第９のマルチプレクサ３−９の入力端子との間に第２のリレースイッチ４−２を設けている。第３のマルチプレクサ１−３の出力端子と第９のマルチプレクサ３−９の入力端子との間に第３のリレースイッチ４−４を設けている。また、第４のマルチプレクサ１−４の出力端子と第９のマルチプレクサ３−９の入力端子との間に第４のリレースイッチ４−４を設けている。第１層の第１のブロック１Ｂに属するこれら４つのリレースイッチ４−１〜４−４の各出力端子は、１つの信号ラインに接続されて第２層における第９のマルチプレクサ３−９の１つの入力端子に接続されている。
また、第２のブロック２Ｂに関して、第５のマルチプレクサ２−５の出力端子と第９のマルチプレクサ３−９の入力端子との間に第５のリレースイッチ５−５を設けている。第６のマルチプレクサ２−６の出力端子と第９のマルチプレクサ３−９の入力端子との間に第６のリレースイッチ５−６を設けている。第７のマルチプレクサ２−７の出力端子と第９のマルチプレクサ３−９の入力端子との間に第７のリレースイッチ５−７を設けている。また、第８のマルチプレクサ２−８の出力端子と第９のマルチプレクサ３−９の入力端子との間に第８のリレースイッチ５−８を設けている。第１層の第２のブロック２Ｂに属するこれら４つのリレースイッチ５−５〜５−８の各出力端子は、１つの信号ラインに接続されて第２層における第９のマルチプレクサ３−９のもう１つの入力端子に接続されている。
本実施形態では、これら複数のリレースイッチ４−１〜４−４，５−５〜５−８のうち少なくとも２つのオン期間をオーバーラップさせるように動作させる。図４は、本実施形態によるマルチプレクサ回路１０の動作例を示すタイミングチャートである。
図４の例では、複数のリレースイッチ４−１〜４−４，５−５〜５−８のうち、２つのリレースイッチのオン期間をオーバーラップさせるように動作させている。すなわち、まず第１のリレースイッチ４−１をオンにするとともに、それがオフとされるよりも前に次の第５のリレースイッチ５−５をオンにする。これにより、第１のリレースイッチ４−１のオン期間における後半部と、第５のリレースイッチ５−５のオン期間における前半部とがオーバーラップする。
第１のリレースイッチ４−１がオンにされた直後はまだオン状態が確立していないので、第１のリレースイッチ４−１のオン期間における後半部において第１のマルチプレクサ１−１を動作状態（オン状態）とさせる。ここで、マルチプレクサはリレースイッチに比べて、オン状態が確立するまでの時間が極めて短いので、直ちに動作状態として信号を選択することが可能となる。動作状態とされた第１のマルチプレクサ１−１は、４つの入力端子１１−１，１１−２，１１−３，１１−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。このとき第１のリレースイッチ４−１はオン状態が既に確立しているので、第１のマルチプレクサ１−１から出力された直列信号は、第１のリレースイッチ４−１を介して第９のマルチプレクサ３−９に順次入力される。
このとき、第９のマルチプレクサ３−９も動作状態となっており、第１のブロック１Ｂからの出力信号を選択するように切り替えられている。これにより、第１のマルチプレクサ１−１から出力された直列信号は、第１のリレースイッチ４−１および第９のマルチプレクサ３−９を通って出力端子３０から順次出力される。
なお、このように第１のマルチプレクサ１−１が動作しているとき、他の第２〜第８のマルチプレクサ１−２〜１−４，２−５〜２−８は非動作状態であっても良いし、動作状態であっても良い（図４の例では非動作状態としている）。これは、他の第２〜第８のマルチプレクサ１−２〜１−４，２−５〜２−８は全て信号の選択ラインから切り離されており、例え動作状態であったとしても、これらの抵抗成分Ｒや容量成分Ｃが縦続接続されて時定数ＣＲの値が大きくなってしまうことがないからである。
すなわち、第２〜第４のマルチプレクサ１−２〜１−４および第６〜第８のマルチプレクサ２−６〜２−８に関しては、それらに接続されたリレースイッチ４−２〜４−４，５−６〜５−８がまだオフ状態となっていて、信号の選択ラインから切り離されている。また、第５のマルチプレクサ２−５に関しては、それに接続されたリレースイッチ５−５はオンとなっている（ただし、オン状態はまだ確立していない）ものの、第２層における第９のマルチプレクサ３−９では第２のブロック２Ｂからの出力信号を選択する状態にはなっておらず、これによって信号の選択ラインから切り離されている。つまり、第１のマルチプレクサ１−１と第９のマルチプレクサ３−９だけが第１のリレースイッチ４−１を介して接続された状態となっている。
次いで、第５のリレースイッチ５−５がオフとされるよりも前に次の第２のリレースイッチ４−２をオンにする。これにより、第５のリレースイッチ５−５のオン期間における後半部と、第２のリレースイッチ４−２のオン期間における前半部とがオーバーラップする。第５のリレースイッチ５−５がオンにされた直後はまだオン状態が確立していないので、第５のリレースイッチ５−５のオン期間における後半部において第５のマルチプレクサ２−５を動作状態とさせる。
ところで、上述したように第１のリレースイッチ４−１と第５のリレースイッチ５−５は、そのオン期間の一部を互いにオーバーラップさせている。これにより、第１のマルチプレクサ１−１の動作が完了して次の第５のマルチプレクサ２−５に動作を切り替える際に、第５のリレースイッチ５−５は既にオン状態が確立している。したがって、第１のマルチプレクサ１−１の動作終了後に、第５のリレースイッチ５−５のオン状態が確立するまでの時間を待つことなく、第５のマルチプレクサ２−５に直ちに切り替えて動作させることができる。
動作状態とされた第５のマルチプレクサ２−５は、４つの入力端子２１−１，２１−２，２１−３，２１−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。このとき第５のリレースイッチ５−５はオン状態が既に確立しているので、第５のマルチプレクサ２−５から出力された直列信号は、第５のリレースイッチ５−５を介して第９のマルチプレクサ３−９に順次入力される。
このとき、第９のマルチプレクサ３−９も動作状態となっており、第２のブロック２Ｂからの出力信号を選択するように切り替えられている。なお、第９のマルチプレクサ３−９において、第１のブロック１Ｂの選択状態から第２のブロック２Ｂの選択状態へと切り替える動作も、第１のマルチプレクサ１−１から第５のマルチプレクサ２−５へと選択状態を切り替えるのと同様に高速に行うことができる。これにより、第５のマルチプレクサ２−５から出力された直列信号は、第５のリレースイッチ５−５および第９のマルチプレクサ３−９を通って出力端子３０から順次出力される。
なお、このように第５のマルチプレクサ２−５が動作しているときに、他のマルチプレクサ１−１〜１−４，２−６〜−２−８は非動作状態であっても良いし、動作状態であっても良い。
次いで、第２のリレースイッチ４−２がオフとされるよりも前に次の第６のリレースイッチ５−６をオンにする。これにより、第２のリレースイッチ４−２のオン期間における後半部と、第６のリレースイッチ５−６のオン期間における前半部とがオーバーラップする。第２のリレースイッチ４−２がオンにされた直後はまだオン状態が確立していないので、第２のリレースイッチ４−２のオン期間における後半部において第２のマルチプレクサ１−２を動作状態とさせる。
ところで、上述したように第５のリレースイッチ５−５と第２のリレースイッチ４−２は、そのオン期間の一部を互いにオーバーラップさせている。これにより、第５のマルチプレクサ２−５の動作が完了して次の第２のマルチプレクサ１−２に動作を切り替える際に、第２のリレースイッチ４−２は既にオン状態が確立している。したがって、第５のマルチプレクサ２−５の動作終了後に、第２のリレースイッチ４−２のオン状態が確立するまでの時間を待つことなく、第２のマルチプレクサ４−２に直ちに切り替えて動作させることができる。
動作状態とされた第２のマルチプレクサ１−２は、４つの入力端子１２−１，１２−２，１２−３，１２−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。このとき第２のリレースイッチ４−２はオン状態が既に確立しているので、第２のマルチプレクサ１−２から出力された直列信号は、第２のリレースイッチ４−２を介して第９のマルチプレクサ３−９に順次入力される。
このとき、第９のマルチプレクサ３−９も動作状態となっており、第１のブロック１Ｂからの出力信号を選択するように切り替えられている。なお、第２のブロック２Ｂの選択状態から第１のブロック１Ｂの選択状態へと切り替える動作も、第５のマルチプレクサ２−５から第２のマルチプレクサ１−２へと選択状態を切り替えるのと同様に高速に行うことができる。これにより、第２のマルチプレクサ１−２から出力された直列信号は、第２のリレースイッチ４−２および第９のマルチプレクサ３−９を通って出力端子３０から順次出力される。
なお、このように第２のマルチプレクサ１−２が動作しているときに、他のマルチプレクサ１−１，１−３，１−４，２−５〜２−８は非動作状態であっても良いし、動作状態であっても良い。
次いで、第６のリレースイッチ５−６がオフとされるよりも前に次の第３のリレースイッチ４−３をオンにする。これにより、第６のリレースイッチ５−６のオン期間における後半部と、第３のリレースイッチ４−３のオン期間における前半部とがオーバーラップする。第６のリレースイッチ５−６がオンにされた直後はまだオン状態が確立していないので、第６のリレースイッチ５−６のオン期間における後半部において第６のマルチプレクサ２−６を動作状態とさせる。
ところで、上述したように第２のリレースイッチ４−２と第６のリレースイッチ５−６は、そのオン期間の一部を互いにオーバーラップさせている。これにより、第２のマルチプレクサ１−２の動作が完了して次の第６のマルチプレクサ２−６に動作を切り替える際に、第６のリレースイッチ５−６は既にオン状態が確立している。したがって、第２のマルチプレクサ１−２の動作終了後に、第６のリレースイッチ５−６のオン状態が確立するまでの時間を待つことなく、第６のマルチプレクサ２−６に直ちに切り替えて動作させることができる。
動作状態とされた第６のマルチプレクサ２−６は、４つの入力端子２２−１，２２−２，２２−３，２２−４に並列的に入力される複数の信号を順次に切り替えて１つずつ出力する。このとき第６のリレースイッチ５−６はオン状態が既に確立しているので、第６のマルチプレクサ２−６から出力された直列信号は、第６のリレースイッチ５−６を介して第９のマルチプレクサ３−９に順次入力される。
このとき、第９のマルチプレクサ３−９も動作状態となっており、第２のブロック２Ｂからの出力信号を選択するように切り替えられている。なお、第１のブロック１Ｂの選択状態から第２のブロック２Ｂの選択状態へと切り替える動作も、第２のマルチプレクサ１−２から第６のマルチプレクサ２−６へと選択状態を切り替えるのと同様に高速に行うことができる。これにより、第６のマルチプレクサ２−６から出力された直列信号は、第６のリレースイッチ５−６および第９のマルチプレクサ３−９を通って出力端子３０から順次出力される。
なお、このように第６のマルチプレクサ２−６が動作しているときに、他のマルチプレクサ１−１〜１−４，２−５，２−７，２−８は非動作状態であっても良いし、動作状態であっても良い。
以下同様にして、第７のリレースイッチ５−７→第４のリレースイッチ４−５→第８のリレースイッチ５−８のようにオン期間をオーバーラップさせながらリレースイッチが順次オンになるとともに、第３のマルチプレクサ１−３→第７のマルチプレクサ２−７→第４のマルチプレクサ１−４→第８のマルチプレクサ２−８のようにマルチプレクサが順次オンとなる。
以上のようにして第１のブロック１Ｂにおける第１〜第４のマルチプレクサ１−１〜１−４と第２のブロック２Ｂにおける第５〜第８のマルチプレクサ２−５〜２−８とが交互に切れ目無く動作している間、第９のマルチプレクサ３−９は常に動作状態となっており、第１のブロック１Ｂと第２のブロック２Ｂとを交互に選択している。動作状態となっている第９のマルチプレクサ３−９は、第１〜第８のマルチプレクサ１−１〜１−４，２−５〜２−８より入力される複数の信号を順次に切り替えて出力端子３０から１つずつ出力する。
以上詳しく説明したように、本実施形態によれば、ツリー構造の第１層におけるマルチプレクサ１−１〜１−４，２−５〜２−８の各出力端子と、第２層におけるマルチプレクサ３−９の複数の入力端子との間にリレースイッチ４−１〜４−４，５−５〜５−８を設けたので、信号の選択期間中でない第１層のマルチプレクサに接続されたリレースイッチはオフとすることにより、リレースイッチがオフとされた第１層のマルチプレクサの抵抗成分Ｒと容量成分Ｃとをツリー構造中から切り離すことができる。これにより、マルチプレクサ回路１０の動作速度に影響を与える時定数ＣＲの値が増大しないようにすることができる。なお、通常リレースイッチは抵抗値がマルチプレクサに比べて充分に小さいので、マルチプレクサと縦続接続しても、マルチプレクサ同士を縦続接続する場合に比べて直列抵抗の値を減らすことができ、結果的に時定数ＣＲの値を小さくすることができる。
また、本実施形態では、複数のマルチプレクサ１−１〜１−４，２−５〜２−８と複数のリレースイッチ４−１〜４−４，５−５〜５−８との組を、第１のブロック１Ｂと第２のブロック２Ｂとに分割したので、並列接続されるマルチプレクサおよびリレースイッチの数を少なくして、個々のマルチプレクサや個々のリレースイッチにおける容量成分Ｃの値そのものが大きくならないようにすることができる。
このように、本実施形態によれば、多くのマルチプレクサやリレースイッチが同時には接続されないようにして、多くの抵抗成分Ｒや複数の容量成分Ｃが縦続接続されないようにすることができるとともに、個々のマルチプレクサや個々のリレースイッチが持つ抵抗成分Ｒや容量成分Ｃの値そのものも小さくすることができる。したがって、合計の時定数ＣＲの値を小さくすることができ、時定数ＣＲの増大によってマルチプレクサ回路１０全体の動作速度が遅くなってしまうという不都合を防止することができる。
また、本実施形態によれば、８個のリレースイッチ４−１〜４−４，５−５〜５−８のうち２つのリレースイッチのオン期間をオーバーラップさせるようにしているので、信号の選択に使用する第１層のマルチプレクサを次のものに切り替える際に、切り替え後の新たなマルチプレクサに接続されたリレースイッチがオフからオンになるまでの長い時間を全く待たなくて済む。つまり、リレースイッチのオン状態が確立するまでの長い待ち時間を持つことなく、第１層における複数のマルチプレクサ１−１〜１−４，２−５〜２−８を切れ目無く切り替えて順次に動作させることができる。
以上により、複数のマルチプレクサ１−１〜１−４，２−５〜２−８，３−９をツリー構造状に接続しても時定数ＣＲは増大することがなく、個々のマルチプレクサ１−１〜１−４，２−５〜２−８，３−９の高速な切替速度で信号を順次に選択していくことができる。すなわち、２００ｎｓといった極めて短い時間間隔で複数の入力信号を切り替えて１つずつ順次に出力していくことができ、マルチプレクサ回路１０の高速化を実現することができる。
なお、上記実施形態では、第１のブロック１Ｂにおける第１〜第４のマルチプレクサ１−１〜１−４と第２のブロック２Ｂにおける第５〜第８のマルチプレクサ２−５〜２−８とを交互に選択していく例について説明したが、本発明はこの例に限定されない。例えば、第１のブロック１Ｂにおける第１〜第４のマルチプレクサ１−１〜１−４を最初に順次選択し、その後で第２のブロック２Ｂにおける第５〜第８のマルチプレクサ２−５〜２−８を順次選択していくようにしても良い。
ただし、第１のブロック１Ｂと第２のブロック２Ｂとを交互に選択していくことによって、オーバーラップして同時にオンとなっている２つのリレースイッチがあっても、片方は第９のマルチプレクサ３−９が選択状態になくてツリー構造から切り離されることになるので、より好ましい。
例えば、第１のリレースイッチ４−１と第２のリレースイッチ４−２とをオーバーラップさせて同時にオンとすると、これら２つのリレースイッチ４−１，４−２は共に第９のマルチプレクサ３−９に接続された状態となる。このとき、これら２つのリレースイッチ４−１，４−２に接続された２つのマルチプレクサ１−１，１−２が共にオン状態であったとすると、これら２つのマルチプレクサ１−１，１−２もツリー構造上で接続された状態となる。よって、その分だけ時定数ＣＲが大きくなる。
これに対して、上記実施形態のように第１のリレースイッチ４−１と第５のリレースイッチ５−５とをオーバーラップさせて同時にオンとしても、第５のマルチプレクサ２−５に関しては、第９のマルチプレクサ３−９が第２のブロック２Ｂからの出力信号を選択する状態にはなっていないため、ツリー構造上から切り離されている。よって、時定数ＣＲをより小さくするためには、第１のブロック１Ｂと第２のブロック２Ｂとを交互に切り替えて接続するのが好ましい。
また、上記実施形態では、第１層における各々のマルチプレクサ１−１〜１−４，２−５〜２−８が４つの入力端子を備える例について説明したが、ここに示した入力端子の数は単なる一例であって、これに限定されるものではない。また、上記実施形態では、第２層におけるマルチプレクサ３−９が２つの入力端子を備える例（ブロックの数が２つの例）について説明したが、ここに示した入力端子の数（ブロックの数）は単なる一例であって、これに限定されるものではない。
また、上記実施形態では、第１層に８個のマルチプレクサ１−１〜１−４，２−５〜２−８を備える例について説明したが、ここに示したマルチプレクサの数は単なる一例であって、これに限定されるものではない。
また、上記実施形態では、第１層と第２層の２層構造から成るツリー接続の構成について説明したが、ここに示した階層の数は単なる一例であって、これに限定されるものではない。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】  本発明は、並列的に入力される複数の信号を順次に切り替えて１つずつ出力するマルチプレクサ回路に有用である。本発明によるマルチプレクサ回路の適用技術としては、例えば、超多ピン出力のＬＳＩに関する電気的特性の検査を行うテストシステムなどが考えられる。この場合、ＬＳＩから出力される多数のアナログ信号をマルチプレクサ回路で１つずつ切り替えてＡ／Ｄ変換器に出力し、デジタル化されたデータを順次に検査・評価部に出力するのに好適である。
【図１】
2006054365.tif 000002
【図２】
2006054365.tif 000003
【図３】
2006054365.tif 000004
【図４】
2006054365.tif 000005
【国際調査報告】
2006054365.tif 000006
2006054365.tif 000007
2006054365.tif 000008
2006054365.tif 000009