【事件の表示】
　特願２０１１−２５５２２５「ボール・グリッド・アレイパッケージのフットプリントから、はんだボールのポピュレーションを選択的に減らすことにより、デバイスの信頼性を高める方法」拒絶査定不服審判事件〔平成２４年　４月　５日出願公開、特開２０１２−　６９９８４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１２年９月１９日（パリ条約による優先権主張　平成１１年９月２０日　米国（ＵＳ））に出願した特願２０００−２８３８３１号の一部を平成２３年１１月２２日に特願２０１１−２５５２２５号として新たな特許出願をしたものであって、平成２３年１２月２２日付け、平成２４年１２月２１日付けでそれぞれ手続補正がなされ、平成２５年５月８日付けの拒絶理由の通知に対し、同年９月１０日付けで手続補正がなされたが、平成２６年１月７日付けで拒絶査定がなされた。これに対し、同年５月１２日に拒絶査定不服審判の請求がなされ、同日付けで手続補正がなされた。そして、同年１２月２６日付けの当審による拒絶理由の通知に対し、平成２７年７月６日付けで手続補正がなされた。
２．本願発明
　本願の請求項１ないし９に係る発明のうち、請求項１に係る発明（以下、「本願発明」という。）は、平成２７年７月６日付け手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項１】
　グリッド・アレイの行に配置された端子パッドと、前記グリッド・アレイの行の端子パッドに対応する位置に置かれたバイアとを含む基板であって、各行が４辺長方形リングである、前記基板と、
　前記基板上に搭載された半導体チップと、
　を含む、半導体装置であって、
　前記端子パッドと前記半導体チップのパッドとに電気的に接続される複数のトレースが、前記グリッド・アレイの行から前記端子パッドの選択的な削減の結果空けられた空間を介して配路され、
　前記グリッド・アレイの行の第１の行が、第１の端子パッドのグループと第２の端子パッドのグループとを有し、前記第１の端子パッドのグループが、最小パッド・ピッチに対応する第１のパッド・ピッチで配置される複数の隣接する端子パッドを含み、前記第２の端子パッドのグループが、前記選択的な削減の結果として前記最小パッド・ピッチよりも大きな第２のパッド・ピッチで配置される複数の隣接する端子パッドを含み、前記第２の端子パッドのグループが、選択的な削減の結果として空けられ、その幅が少なくとも前記第２のパッド・ピッチである分離空間により前記第１の端子パッドのグループから分離されており、
　前記グリッド・アレイの行の第２の行が、前記第１のパッド・ピッチで配置される複数の隣接する端子パッドと、前記選択的な削減の結果として前記最小パッド・ピッチよりも大きな第３のパッド・ピッチで配置される少なくとも１つの端子パッドとを有し、前記基板の中央部から前記基板の縁部に向けて前記トレースを配路するために、前記第２の行からの端子パッドの選択的な削減の結果として空けられた空間が、前記第１の行からの端子パッドの選択的な削減により空けられた前記空間の部分に隣接している、半導体装置。」
３．引用例
（１）平成２６年１２月２６日付け拒絶理由通知で引用した特開平１１−５４６５８号公報（以下、「引用例１」という。）には、「半導体装置」について、図面とともに以下の事項が記載されている。なお、下線は当審で付与した。
ア．「【００２８】
図１、図２及び図３に示すように、半導体装置は、ベース基板１の一表面のチップ塔載領域上に接着材１２を介在して半導体チップ１０を塔載し、ベース基板１の一表面と対向するその裏面側に複数のバンプ電極１５を格子状に配置した構成になっている。
【００２９】前記ベース基板１の平面形状は方形状で形成されている。このベース基板１は、例えばエポキシ系の絶縁樹脂若しくはポリイミド系の絶縁樹脂からなる可撓性フィルムで形成されている。ベース基板１は、例えば５０［μｍ］程度の厚さに設定されている。
【００３０】
前記ベース基板１の一表面には、バンプ接続用電極パッド２、配線３、ワイヤ接続用電極パッド４及びメッキ用配線５等からなる配線導電体が配置されている。バンプ接続用電極パッド２及びワイヤ接続用電極パッド４は複数個設けられ、配線３及びメッキ用配線５は複数本設けられている。即ち、ベース基板１の一表面には複数本の配線導体が配置されている。バンプ接続用電極パッド２は配線３を介してワイヤ接続用電極パッド４と一体化され、互いに電気的に接続されている。メッキ用配線５はワイヤ接続用電極パッド４と一体化され、互いに電気的に接続されている。
【００３１】
前記半導体チップ１０の平面形状は方形状で形成されている。
【００３２】前記半導体チップ１０の主面１０Ａには、半導体チップ１０の各辺に沿って配列された複数の外部端子(ボンディングパッド)１１が配置されている。この複数の外部端子１１の夫々は、半導体基板の主面上に形成された配線層のうち、最上層の配線層に形成され、例えばアルミニウム(Ａｌ)膜若しくはアルミニウム合金膜で形成されている。また、複数の外部端子１１の夫々は、半導体チップ１０に塔載された回路システムに電気的に接続されている。
【００３３】前記複数のバンプ接続用電極パッド２のうち、大部分の
バンプ接続用電極パッド２はベース基板１の一表面のチップ塔載領域に配置され、
この複数のバンプ接続用電極パッド２の夫々の裏面には、ベース基板１に形成された接続孔６を通して、ベース基板１の裏面側に配置された複数のバンプ電極１５の夫々が固着され、電気的にかつ機械的に接続されている。
【００３４】
前記複数のワイヤ接続用電極パッド４の夫々は、図２、図３及び図４に示すように、ベース基板１の一表面の周辺領域に配置され、半導体チップ１０の各辺に沿って配列されている。
【００３５】
前記複数本の配線３のうち、ベース基板１の一表面のチップ塔載領域に配置されたバンプ接続用電極パッド２と一体化された配線３はベース基板１の一表面のチップ塔載領域及び周辺領域を延在し、ベース基板１の一表面の周辺領域に配置されたバンプ接続用電極パッド２と一体化された配線３はベース基板１の一表面の周辺領域に延在している。即ち、ベース基板１の一表面の周辺領域において、半導体チップ１とワイヤ接続用電極パッド４との間の領域には配線３が配置されている。
【００３６】前記半導体チップ１０、配線３、ワイヤ接続用電極パッド４及びワイヤ１３等は樹脂封止体１４で封止されている。樹脂封止体１４は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴム及びフィラーが添加されたエポキシ系の樹脂で形成されている。樹脂封止体１４は、大量生産に好適なトランスファモールド法で形成されている。トランスファモールド法は、ポット、ランナー、ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
【００３７】
前記複数のメッキ用配線５の夫々は、ベース基板１の一表面の周辺領域において、ワイヤ接続用電極パッド４の外側に配置されている。この複数のメッキ用配線５の夫々は、半導体チップ１０の各辺に沿って配列されている。メッキ用配線５の一部分は樹脂封止体１４の内部に配置
【００３８】前記ベース基板１の一表面のチップ塔載領域に配置された複数のバンプ接続用電極パッド２の夫々の上面上には、図２、図３及び図５に示すように、絶縁膜９が配置されている。この絶縁膜９は、ベース基板１の一表面のチップ塔載領域において、バンプ接続用電極パッド２毎に分割されている。絶縁膜９は、ベース基板１の一表面のチップ塔載領域において点在するように複数個に分割されている。即ち、本実施形態の半導体装置は、ベース基板１の一表面のチップ塔載領域において絶縁膜９を複数個に分割し、この絶縁膜９をバンプ接続用電極パッド２上に配置している。なお、本実施形態において、バンプ接続用電極パッド２上に配置された絶縁膜９の平面形状は円形状で形成されている。
【００３９】前記ベース基板１の一表面の周辺領域に配置された複数のメッキ用配線５の夫々の上面上には、絶縁膜９が配置されている。この絶縁膜９は、ベース基板１の各辺に沿って延在し、ベース基板１の各辺毎に分割されている。絶縁膜９は、ベース基板１の周辺領域において点在するように複数個に分割されている。即ち、本実施形態の半導体装置は、ベース基板１の一表面の周辺領域において絶縁膜９を複数個に分割し、この絶縁膜９をメッキ用配線５上に配置している。
【００４０】前記メッキ用配線５上に配置された絶縁膜９の一部分は樹脂封止体１４の内部に配置され、他の部分は樹脂封止体１４の外側に配置されている。即ち、
メッキ用配線５と樹脂封止体１４との間には絶縁膜９が介在されている。
　上記アの記載事項から以下のことがいえる。
・段落【００２８】、段落【００３３】、図２および図３によれば、引用例１の半導体装置は、ベース基板１の一表面に半導体チップ１０を搭載したものである。そして、格子状に配置された複数のバンプ電極１５は、ベース基板１に形成された接続孔６を通して複数のバンプ接続用電極パッド２と夫々電気的に接続されている。
・段落【００３１】、段落【００３４】ないし【００３５】によれば、ワイヤ接続用電極パッド４の各々は、方形状の半導体チップ１０の各辺に沿って配置されている。そして、図４を参照すると、バンプ接続用電極パッド２も、方形状の半導体チップ１０の各辺に沿って配置されているといえる。
・段落【００３０】、段落【００３５】によれば、複数のバンプ接続用電極パッド２と複数のワイヤ接続用電極パッド４は、それぞれの配線３を介して電気的に接続されているものである。そして、図５を参照すると、最外周に配置された以外のバンプ接続用電極パッド２と接続された配線３は、当該配線３と接続されたバンプ接続用パッド２より外周にあるバンプ接続用電極パッド２同士の間を通って、ワイヤ接続用電極パッド４に接続されている。
　そうすると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。
「方形状の半導体チップ１０を搭載したベース基板１と、
　前記ベース基板１は、格子状に配置されたバンプ電極１５と、前記ベース基板１の接続孔６を通して前記バンプ電極１５と接続されるバンプ接続用電極パッド２とを含み、
　前記バンプ接続用電極パッド２は、前記方形状の半導体チップ１０の各辺に沿って配置され、
　前記バンプ接続用電極パッド２とワイヤ接続用電極パッド４とに電気的に接続される配線３のうち、最外周に配置された以外のバンプ接続用電極パッド２と接続された配線３は、当該配線３と接続されたバンプ接続用パッド２より外周にあるバンプ接続用電極パッド２同士の間を通って、ワイヤ接続用電極パッド４に接続されている、半導体装置。」
（２）同拒絶理由通知で引用した特開平１０−１３５３７８号公報（以下、「引用例２」という。）には、「半導体装置の電極端子配列構造及びその搭載用配線基板」について、図面とともに、次の事項が記載されている。なお、下線は当審で付与した。
イ．「【００１１】
【課題を解決するための手段】本発明は上記の目的を達成するため、
面格子状に配列された複数の電極端子を有する半導体装置において、上記各電極端子間のピッチを、それぞれ当該面格子状配列の外周部の対応する電極端子間を通す引き出し配線の本数に応じたピッチに設定したものである。
本発明では、ライン−ライン、ライン−電極間をある一定値以上に確保できるように帰納的に電極間ピッチを決めているため、フル面心格子の外周部の電極間でも極度の高密度集中化が生じない。したがって、フル面心格子のどの部分においてもほぼ同一の配線密度になり、
【００１２】
【発明の実施の形態】
図１は、本発明の基本的概念を示すＢＧＡの引き出し配線構成である。ここで、３Ａ，３Ｂは電極端子、５は電極からの引き出し配線である。本例では、内側部の電極端子３Ａから相似的に、＋ｘ，−ｘ方向及び＋ｙ，−ｙ方向に向かう程、電極端子間ピッチを広げ、配線チャネルを１本，２本，３本と増やしている。なお、図１は基本概念の説明なので、端子ピッチ間の配線チャネルは、隣りの電極間に移るたびに１本ずつ増やしているが、半導体及びそのパッケージのピン数に合わせて配線チャネル数は何本でも良く、また、配線チャネル数の増加も任意で良い。
【００１３】
図２は本発明の第１の実施例として、拡張端子配列を適用した１４４ピンフル面心格子ＣＳＰの電極配列構造を示したものである。（ａ）は電極の配置構造を説明する上面端子配列透視図
この例では、最小端子ピッチＴ１が０.5mmになっており、実装する基板側の配線仕様は、パッケージの中心から１列目までは端子間に１本通しとしている。同様に端子間ピッチＴ２には２本通し、端子間ピッチＴ３では３本通しとして、パッケージの外側に向かうほど、端子ピッチを広げている。
　上記イ、図１および図２によれば、引用例２には「電極端子間のピッチが最小端子ピッチＴ１で並んだ電極端子群と、電極端子間ピッチＴ３で並んだ電極端子群が、格子状に配列された複数の電極端子の各列に備えられ、各列の電極端子のピッチ（Ｔ１，Ｔ３）は同じ位置に形成される」技術事項が記載されている。 
（３）同拒絶理由通知で引用した特開平１１−１０２９９０号公報（以下、「引用例３」という。）には、「格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板」について、図面とともに、次の事項が記載されている。なお、下線は当審で付与した。
ウ．「【００３４】図２はより多くの接合端子部を有する不図示のＢＧＡ半導体パッケージを搭載したプリント配線基板のＢＧＡ実装部の搭載層のパターンニングを示した図であり、外周部の隣接する半田付けランド間に信号線を２本配線する設計ルールに関するものである。
【００３５】二点鎖線で示した２１はＢＧＡ半導体パッケージの外形である。
【００３６】一点鎖線で示した２２はプリント配線基板のレジストが開口した半田付けランドである。
【００３７】
２３はプリント配線基板上に銅箔をエッチングして形成された導体パターンである。
【００３８】
２４ａ、２４ｂ、２４ｃ、２４ｄは本来は半田付けランドを形成する箇所であるが、半田付けランドを形成せず、配線用に用いている領域である。また、２４ａ、２４ｂ、２４ｃ、２４ｄの位置に対応するＢＧＡ半導体パッケージ側にも端子部を設けないため、半田付けに際して半田ボールは２４ａ、２４ｂ、２４ｃ、２４ｄ（以下、「半田ボール除去部」と称する）の位置には存在しない。
【００３９】本実施形態のプリント配線基板とＢＧＡ半導体パッケージ２１との組み合わせにおいて、外周部の隣接するピン間にその外の導体パターンが２本通すように設定してある。この組み合わせの時には、外から３行目もしくは３列目の半田付けランドおよび接続部を削除し、配線に用いることで、半田付けランドおよび接続部がある時よりも多くの信号線をＢＧＡ半導体パッケージ２１搭載面だけで配線することが可能となる。
【００４０】
ボール除去部２４ａは３行６列目の半田ボールが除去されて、プリント配線基板側は導体パターン２３の配線に用いられている。ボール除去部２４ａの左右は、半田ボールがある時にはその半田ボール自身の他に４本の信号線しか通すことができないが、ボールを除去することで６本の信号線を通すことが可能となる。
　上記ウ、図２によれば、引用例３には、「半田付けランド間に信号線（導体パターンの配線）を多く通すために、半田付けランドを選択的に除去する」技術事項が記載されている。 
４．対比・判断
　そこで、本願発明と引用発明とを対比する。
ａ．引用発明の「ベース基板１」、「バンプ接続用電極パッド２」、「バンプ電極１５」は、それぞれ本願発明の「基板」、「端子パッド」、「バイア」に相当する。そして、引用発明の「バンプ接続用電極パッド２」は、バンプ電極１５とベース基板１を介して互いに接続されているから、バンプ電極１５と同様に、「格子状に配置」されたものである。
　よって、引用発明の「前記ベース基板１は、格子状に配置されたバンプ電極１５と、前記ベース基板１の接続孔６を通して前記バンプ電極１５と接続されるバンプ接続用電極パッド２を含み」は、本願発明の「グリッド・アレイの行に配置された端子パッドと、前記グリッド・アレイの行の端子パッドに対応する位置に置かれたバイアとを含む基板」に相当する。
ｂ．本願発明の「各行が４辺長方形リング」は平成２７年７月６日付け手続補正によって補正された事項であるが、「４辺長方形リング」とは、本願発明の構成を示す図９および本願明細書の段落【０００９】を参照すると、長方形なるものは一切記載されていないので、４辺の「長方形リング」ではなく、４辺長の「方形リング」と解釈できる。
　そうすると、引用発明の「前記バンプ接続用電極パッド２は、前記方形状の半導体チップ１０の各辺に沿って配置され」は、格子状のバンプ接続用電極が方形状に配置されていることだから、本願発明の「前記グリッド・アレイの行の・・・各行が４辺長方形リングである」に相当する。
ｃ．引用発明の「方形状の半導体チップ１０を搭載したベース基板１」は、本願発明の「前記基板上に搭載された半導体チップ」に相当する。
ｄ．引用発明の「前記バンプ接続用電極パッド２とワイヤ接続用電極パッド４とに電気的に接続される配線３のうち、最外周に配置された以外のバンプ接続用電極パッド２と接続された配線３は、当該配線３と接続されたバンプ接続用パッド２より外周にあるバンプ接続用電極パッド２同士の間を通って、ワイヤ接続用電極パッド４に接続され」は、複数行に配置されたバンプ接続用電極パッド２を有するものであり、最外周のバンプ接続電極パッド２の形成箇所を「第１の行」、該第１の行とは異なる形成箇所の一行を「第２の行」とすると、第２の行のバンプ接続電極パッド２に接続された配線３は、第１の行のバンプ接続電極パッド間を配路としているものであるから、本願発明の「前記端子パッドと前記半導体チップのパッドとに電気的に接続される複数のトレースが配路され」、「前記グリット・アレイの行の第１行が、第１の端子パッドのグループを有し」、「前記グリット・アレイの行の第２行が、複数の隣接する端子パッドを有し、前記基板の中央部から前記基板の縁部に向けて前記トレースを配路」に相当する。
　しかしながら、引用発明は、本願発明の「第１のパッド・ピッチ、第２のパッド・ピッチ、第３のパッド・ピッチ」および「前記グリッド・アレイの行から前記端子パッドの選択的な削減の結果空けられた空間を介して配路」されることについての特定はない。
　したがって、本願発明と引用発明とは、以下の点で一致ないし相違する。
（一致点）
「グリッド・アレイの行に配置された端子パッドと、前記グリッド・アレイの行の端子パッドに対応する位置に置かれたバイアとを含む基板であって、各行が４辺長方形リングである、前記基板と、
　前記基板上に搭載された半導体チップと、
　を含む、半導体装置であって、
　前記端子パッドと前記半導体チップのパッドとに電気的に接続される複数のトレースが配路され、
　前記グリッド・アレイの行の第１の行が、第１の端子パッドのグループを有し、
　前記グリッド・アレイの行の第２の行が、複数の隣接する端子パッドを有し、
　前記基板の中央部から前記基板の縁部に向けて前記トレースを配路する、半導体装置。」
である点で一致し、以下の点で相違している。
（相違点）
　本願発明は、「複数のトレースが、前記グリッド・アレイの行から前記端子パッドの選択的な削減の結果空けられた空間を介して配路され、前記グリッド・アレイの行の第１の行が、第１の端子パッドのグループと第２の端子パッドのグループとを有し、前記第１の端子パッドのグループが、最小パッド・ピッチに対応する第１のパッド・ピッチで配置される複数の隣接する端子パッドを含み、前記第２の端子パッドのグループが、前記選択的な削減の結果として前記最小パッド・ピッチよりも大きな第２のパッド・ピッチで配置される複数の隣接する端子パッドを含み、前記第２の端子パッドのグループが、選択的な削減の結果として空けられ、その幅が少なくとも前記第２のパッド・ピッチである分離空間により前記第１の端子パッドのグループから分離されており、前記グリッド・アレイの行の第２の行が、前記第１のパッド・ピッチで配置される複数の隣接する端子パッドと、前記選択的な削減の結果として前記最小パッド・ピッチよりも大きな第３のパッド・ピッチで配置される少なくとも１つの端子パッドとを有し、前記基板の中央部から前記基板の縁部に向けて前記トレースを配路するために、前記第２の行からの端子パッドの選択的な削減の結果として空けられた空間が、前記第１の行からの端子パッドの選択的な削減により空けられた前記空間の部分に隣接している」のに対して、引用発明には「パッド・ピッチ」に関する特定はなく、「前記グリッド・アレイの行から前記端子パッドの選択的な削減の結果空けられた空間を介して配路」されることについての特定もない。
　そこで、上記相違点について検討する。
　引用例２（上記「３．引用例」の「（２）」を参照。）の「電極端子」、「最小端子ピッチＴ１」、「端子間ピッチＴ３」は、それぞれ本願発明の「端子パッド」、「最小パッド・ピッチに対応する第１のパッド・ピッチ」、「最小パッド・ピッチよりも大きな第２のパッド・ピッチ／第３のパッド・ピッチ」に相当するから、引用例２には、複数列（行）に並んだ端子パッドの各列（行）において、配路するトレースの本数に対応させて端子パッド間のピッチを異ならせること、トレース配路するために、隣合う列（行）において端子パッド間のピッチが同じものを並べることが記載されている。
　そして、引用例３（上記「３．引用例」の「（３）」を参照。）の「半田付けランド」は、本願発明の「端子パッド」に相当するから、引用例３には、端子パッドを選択的に除去することにより、端子パッド間のピッチを異ならせてトレースの配路を確保することが記載されている。
　引用発明、引用例２および引用例３は、本願発明と同様に、端子パッド間を利用してトレースを基板縁部に向けて配路するためのものであるから組み合わせることは容易であり、引用発明の端子パッド間において、引用例２および引用例３に記載された技術事項を採用し、相違点の構成とすることは、当業者が容易に想到できたものである。
　そして、本願発明の作用効果も、引用発明、引用例２および引用例３に記載された技術事項から当業者が予測できる範囲のものである。
５．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。したがって、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。