Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】令和2年2月20日(2020.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
反応システムであって、
前記反応システムは、
（ａ）炭素質組成物を含む反応容器であって、反応容器が、
（ｉ）反応容器に取り付けられた反応ミキサーであって、反応容器と流体連通した反応ミキサーと、
（ｉｉ）反応ミキサーに機械的に連結された反応撹拌機であって、反応容器内で炭素質組成物を撹拌するように構成された、反応撹拌機とを含む、反応容器と、
（ｂ）タンクであって、タンクが、
（ｉ）タンクに取り付けられたタンクミキサーであって、タンクと流体連通したタンクミキサーと、
（ｉｉ）タンクミキサーに機械的に連結されたタンク撹拌機であって、炭素質組成物がタンクに移された後にタンク内の炭素質組成物を撹拌するように構成されたタンク撹拌機とを含む、タンクとを備え、
反応システムは、反応容器からタンクまで炭素質組成物を移すように構成される、反応システム。
【請求項２】
反応容器内に配置されたセンサーをさらに含む、請求項１に記載の反応システム。
【請求項３】
反応システムは、反応温度を１５°Ｃ以下に維持するために、反応容器への１つ以上の反応物の追加の速度を調節する、請求項１に記載の反応システム。
【請求項４】
反応システムは、反応容器の内部の反応温度を下げるように構成された１つ以上の冷却コイルを含む、請求項１に記載の反応システム。
【請求項５】
反応システムは、反応システムによって行われた反応を調節するための制御装置を含む、請求項１に記載の反応システム。
【請求項６】
反応容器はバルブを含み、反応容器はバルブを介してタンクと流体連通している、請求項１に記載の反応システム。
【請求項７】
反応システムは、反応容器で行われた反応をクエンチするために、炭素質組成物を反応容器からタンクまで移動させるためにバルブを開くように構成される、請求項６に記載の反応システム。
【請求項８】
タンクはタンクの内部空間へ過酸化水素を分注するように構成される、請求項１に記載の反応システム。
【請求項９】
タンクはタンクの内部空間へ氷を分注するように構成される、請求項１に記載の反応システム。
【請求項１０】
反応システムは、１つのバッチ当たり約１０ｋｇよりも大きな速度で炭素質組成物の酸化形を形成する、請求項１に記載の反応システム。
【請求項１１】
反応システムは炭素質組成物を酸化グラフェンへ処理するように構成される、請求項１に記載の反応システム。
【請求項１２】
炭素質組成物を濾過するための反応フィルターであって、
前記反応フィルターは、
（ａ）ドラムミクロンフィルターを含むドラムアセンブリであって、ドラムミクロンフィルターが、炭素質組成物からグラフェンまたは還元された酸化グラフェンを保持しつつ、濾液の通過を可能にする、ドラムアセンブリと、
（ｂ）ドラムアセンブリの内部内に配置されたスプレーバーアセンブリであって、スプレーバーアセンブリが、（ｉ）洗浄液を分注するための１つ以上の開口部の第１のセットおよび（ｉｉ）炭素質組成物を分注するための１つ以上の開口部の第２のセットを含む、スプレーバーアセンブリとを備え、
炭素質組成物は、グラフェンまたは還元された酸化グラフェンを含む、反応フィルター。
【請求項１３】
スプレーバーアセンブリは、少なくとも５０ＰＳＩの圧力で洗浄液をスプレーするように構成される、請求項１２に記載の反応フィルター。
【請求項１４】
ドラムアセンブリは回転するように構成される、請求項１２に記載の反応フィルター。
【請求項１５】
反応フィルターは、ドラムアセンブリに回転力を送るように構成された駆動シャフトを含む、請求項１２に記載の反応フィルター。
【請求項１６】
ドラムミクロンフィルターは、炭素質組成物において少なくとも８０％ｗ/ｗのグラフェンまたは還元された酸化グラフェンを保持するように構成された孔部サイズを有する少なくとも１つのフィルター層を含む、請求項１２に記載の反応フィルター。
【請求項１７】
少なくとも１つのフィルター層は、わずか約１ミクロンの平均直径を有する孔部を含む、請求項１６に記載の反応フィルター。
【請求項１８】
炭素質組成物のｐＨ、温度、導電率、または塩濃度を測定するように構成されたセンサーを更に含む、請求項１２に記載の反応フィルター。
【請求項１９】
反応フィルターは、精製された一回分の少なくとも１ｋｇのグラフェンまたは還元された酸化グラフェンについて少なくとも２００ｍＳ／ｃｍの導電率を得るために、炭素質組成物を濾過するように構成される、請求項１２に記載の反応フィルター。
【請求項２０】
１つ以上の洗浄サイクルを実行する際に反応フィルターの自動的な操作のために構成される制御装置を更に含む、請求項１２に記載の反応フィルター。
【手続補正書】
【提出日】令和1年11月25日(2019.11.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧レギュレータであって、
電力供給レールと前記電圧レギュレータの出力との間に結合された第１のパス素子、ここにおいて、前記第１のパス素子は、前記第１のパス素子の抵抗を制御するための制御入力を有する、と、
第１のフィードバック回路であって、
第１のトランジスタと、第２のトランジスタと、第１の抵抗と、第２の抵抗と、電流源とを備える第１の増幅器、ここにおいて、前記第２のトランジスタのゲートは、基準電圧に結合され、ここにおいて、前記第１のトランジスタのゲートは、フィードバック電圧に結合され、前記第２のトランジスタのドレインは、前記第１のパス素子の前記制御入力に結合され、ここにおいて、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に略等しいかそれに比例し、前記第１の増幅器は、前記基準電圧と前記フィードバック電圧との差分を低減する方向に前記第１のパス素子の前記抵抗を調整するように構成され、ここにおいて、前記電流源は、前記第１および第２のトランジスタの両方のソースに結合される、と、
第２のパス素子、ここにおいて、前記第２のパス素子は、それぞれ前記第１および第２の抵抗器を介して、前記第１および第２のトランジスタの前記ドレインと、前記電力供給レールとの間に結合され、ここにおいて、前記第２のパス素子は、前記第２のパス素子の抵抗を制御するための制御入力を有し、ここにおいて、前記第１のフィードバック回路は、前記第２のパス素子と前記第１の増幅器との間のバイアス電圧を有する、と
を備える第１のフィードバック回路と、
前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第２のパス素子の前記制御入力に結合された出力とを有する第２のフィードバック回路、ここにおいて、前記第２のフィードバック回路は、前記第２のパス素子の前記抵抗を調整することによって、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に前記第１のフィードバック回路の前記バイアス電圧を調整するように構成される、と
を備える電圧レギュレータ。
【請求項２】
前記第１のフィードバック回路は、前記電力供給レール上の高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項１に記載の電圧レギュレータ。
【請求項３】
前記第１のフィードバック回路は、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項１に記載の電圧レギュレータ。
【請求項４】
前記第２のフィードバック回路は、前記第１の増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減するように構成される、請求項１に記載の電圧レギュレータ。
【請求項５】
前記第２のパス素子は、前記電力供給レールに結合されたソースと、前記第２のフィードバック回路の前記出力に結合されたゲートと、前記第１の増幅器に結合されたドレインとを有するｐ型電界効果トランジスタ（ＰＦＥＴ）を備える、請求項１に記載の電圧レギュレータ。
【請求項６】
前記第１の増幅器は、
前記第１および第２のトランジスタを備える差動ドライバと、
前記第２のパス素子と前記差動ドライバの第１の出力との間に結合された第１の負荷と、
前記第２のパス素子と前記差動ドライバの第２の出力との間に結合された第２の負荷と、ここにおいて、前記差動ドライバは、前記基準電圧と前記フィードバック電圧とに基づいて、前記第１の負荷および前記第２の負荷を駆動するように構成される、
を備える、請求項１に記載の電圧レギュレータ。
【請求項７】
前記第２のフィードバック回路は、前記第１の負荷を通る電流と前記第２の負荷を通る電流との差分を低減する方向に前記第２のパス素子の前記抵抗を調整するように構成される、請求項６に記載の電圧レギュレータ。
【請求項８】
前記電流源は、前記第１の増幅器に前記バイアス電流を供給するように構成され、前記第２のパス素子を通る電流は、前記バイアス電流に略等しい、請求項６に記載の電圧レギュレータ。
【請求項９】
前記第２のフィードバック回路は、前記基準電圧に結合された第１の入力と、前記フィードバック電圧に結合された第２の入力と、前記第１のフィードバック回路に結合された出力とを有する第２の増幅器を備え、前記第１の増幅器は、低い利得で高い帯域幅の増幅器であり、前記第２の増幅器は、高い利得で低い帯域幅の増幅器であり、前記電圧レギュレータは、前記第２のパス素子と前記第１の増幅器との間に結合された第１の端と、前記第２の増幅器の前記出力に結合された第２の端を有するキャパシタをさらに備える、請求項４に記載の電圧レギュレータ。
【請求項１０】
請求項１ないし９のいずれか一項に記載の前記電圧レギュレータを用いた電圧制御のための方法であって、
基準電圧とフィードバック電圧との差分を低減する方向に前記第１のパス素子の抵抗を調整することと、前記フィードバック電圧は、前記電圧レギュレータの前記出力における電圧に等しいかそれに比例する、
前記フィードバック回路中の第２のパス素子を使用して、前記第１のフィードバック回路のバイアス電圧を調整することと、ここで、前記バイアス電圧は、前記基準電圧と前記フィードバック電圧との前記差分を低減する方向に調整される、
を備える、方法。
【請求項１１】
前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記入力における高速過渡に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項１０に記載の方法。
【請求項１２】
前記第１のパス素子の前記抵抗を調整することは、前記電圧レギュレータの前記出力に結合された負荷の高速変化に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項１０に記載の方法。
【請求項１３】
前記第１のフィードバック回路の前記バイアス電圧を調整することは、前記増幅器の利得誤差に起因する、前記フィードバック電圧と前記基準電圧との前記差分を低減する、請求項１０に記載の方法。
【請求項１４】
前記第１のフィードバック回路の前記バイアス電圧を調整することは、前記第２のパス素子の抵抗を調整することを備える、請求項１３に記載の方法。
【誤訳訂正書】
【提出日】令和2年7月6日(2020.7.6)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
湿式化学分析装置用の温度安定化したＬＥＤ照射システムであって、
ＬＥＤと、
前記ＬＥＤ内に配置され、前記ＬＥＤに近接した温度を検知するように配置される温度センサと、
温度センサに連結され、および前記ＬＥＤ内に配置される回路と、を含み、前記回路が、前記検知された温度に基づいて調節する電力を計算し、前記計算された調節する電力は、前記ＬＥＤに固有であり、前記回路がさらに、前記計算された調節する電力に基づいて、前記ＬＥＤへの電力を、前記ＬＥＤの放射照度が実質的に一定に維持されるように調節する、ように構成され、
前記温度センサは、前記ＬＥＤのｐｎ接合に対してヒートシンクさせる、
前記温度安定化したＬＥＤ照射システム。
【請求項２】
前記ＬＥＤが、比色分析装置の照明源である、請求項１記載の温度安定化したＬＥＤ照射システム。
【請求項３】
前記ＬＥＤの放射照度が、前記ＬＥＤの電力を連続的に制御することによって一定に保たれる、請求項１記載の温度安定化したＬＥＤ照射システム。
【請求項４】
前記電力が、前記ＬＥＤへの電流を制御することによって調節される、請求項１記載の温度安定化したＬＥＤ照射システム。
【請求項５】
前記回路が、デジタル回路構成要素およびアナログ回路構成要素を含む、請求項１記載の温度安定化したＬＥＤ照射システム。
【請求項６】
湿式化学分析装置用の発光ダイオード（ＬＥＤ）であって、
前記ＬＥＤ内に配置され、前記ＬＥＤ内の温度を検知するように構成される温度センサであって、固有のＬＥＤの前記温度のみを実質的に検知するように構成される温度センサと、
前記ＬＥＤ内に配置され、前記温度センサおよび電源に連結されるフィードバック回路であって、前記回路が、検知された温度に基づいて、前記ＬＥＤの放射照度を維持するために要求される、調節する電力を計算するフィードバック回路と、
前記ＬＥＤ内に配置され、前記計算された調節する電力に基づいて、前記ＬＥＤに提供される電力を調節するように構成されるドライバ回路であって、前記固有のＬＥＤのみに電力を実質的に提供するように構成されるドライバ回路と、
を含み、
前記温度センサは、前記ＬＥＤのｐｎ接合に対してヒートシンクさせる、
前記ＬＥＤ。
【請求項７】
前記温度センサが、熱電対を含む、請求項６記載のＬＥＤ。
【請求項８】
前記温度センサが、測温抵抗体を含む、請求項６記載のＬＥＤ。
【請求項９】
前記フィードバック回路が、デジタル回路構成要素およびアナログ回路構成要素を含む、請求項６記載のＬＥＤ。
【請求項１０】
前記ＬＥＤの放射照度が、前記ＬＥＤに提供される電力を連続的に調節することによって一定に保たれる、請求項６記載のＬＥＤ。
【請求項１１】
前記ＬＥＤが、湿式化学分析装置において照明を提供するために構成される、請求項６記載のＬＥＤ。
【請求項１２】
湿式化学分析装置用のＬＥＤを操作する方法であって、
前記ＬＥＤ内の温度を検知するように配置される温度センサの温度信号を監視する工程であって、温度センサ及び前記ＬＥＤが動作対をなし、前記温度信号が前記ＬＥＤに固有である、工程と、
前記温度信号に基づいて前記ＬＥＤに対する調節する電力を計算する工程と、
前記計算された調節する電力に基づいて、前記ＬＥＤに供給される電力を調節する工程と、
前記温度信号を監視する工程と、前記調節する電力を計算する工程と、前記供給される電力を調節する工程とが、前記ＬＥＤから放出される放射照度のレベルを維持する回数で、繰り返される工程と、
を含み、
前記温度センサは、前記ＬＥＤのｐｎ接合に対してヒートシンクさせる、
前記方法。
【請求項１３】
前記調節する工程が、前記ＬＥＤに提供される電流を調節することを含む、請求項１２記載の方法。
【請求項１４】
前記温度センサが、前記ＬＥＤ内である、請求項１２記載の方法。
【請求項１５】
前記計算する工程が、前記ＬＥＤに固有の温度−放射照度定数を示す入力を含む、請求項１２記載の方法。
【請求項１６】
前記計算する工程および前記調節する工程が、コントローラ回路によって完了される、請求項１２記載の方法。
【請求項１７】
前記計算する工程が、前記検知された温度で所与の放射照度を維持するために目標電力を決定することを含む、請求項１２記載の方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００７
【訂正方法】変更
【訂正の内容】
【０００７】
本開示は、温度変動中に一定の放射照度を維持する発光ダイオード（ＬＥＤ）に関する。様々な比色湿式化学分析装置は、比色測定のために必要である光を発生させるためにＬＥＤを採用する。ＬＥＤは、ｐｎ接合を渡る電子流を利用して光を発生させる。一定の電流で駆動されるとき、ＬＥＤの放射照度は、ＬＥＤの環境の温度、すなわちＬＥＤ基板（基台）の温度の関数である。これは、ＬＥＤが赤外光（ＩＲ）スペクトルにより近い光を放出するため、特にそうである。多くの状況で、これらの温度に基づいた放射照度の変動は、ＬＥＤの使用者にとって許容可能であり得る。しかし、一部の適用、例えば比色分析装置では、そのような変動は測定誤差を引き起こし得る。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１４
【訂正方法】変更
【訂正の内容】
【００１４】
図３Ａは、本発明の実施形態に従う、ＬＥＤ回路を例示する。ＬＥＤ回路３００は、ＬＥＤ３０２、ＬＥＤドライバ回路３０４、フィードバック回路３０８および温度センサ３０６を含む。温度センサ３０６は、ＬＥＤ３０２に近接した温度を検知するために配置される。温度センサ３０６は、温度とともに変わる電気特性を有する任意の好適な構造であることができる。例えば、測温抵抗体（ＲＴＤ）、熱電対、サーミスタなどを包含する。温度センサ３０６は、一つの実施形態では、ヒートシンクとして利用されているＬＥＤ３０２基台／基板に連結されることができる。
【手続補正書】
【提出日】令和2年1月16日(2020.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
負電極であって、
シリコングラファイトアノードと、
前記シリコングラファイトアノード上に形成されたリチウム金属膜と、
前記リチウム金属膜上に形成された保護膜であって、リチウムイオン導電性材料又は間紙膜である、保護膜と
を備える負電極。
【請求項２】
前記リチウム金属膜と前記保護膜との間に形成された界面膜をさらに備え、前記界面膜は、約０．１ミクロンから約５ミクロンの厚さを有する、請求項１に記載の負電極。
【請求項３】
前記界面膜は、ＬｉＦ、Ａｌ２Ｏ３、ＬｉＡｌＯ２、ＬｉＡｌ５Ｏ８、ＺｒＯ２、Ｌｉ２ＺｒＯ３、Ｌｉ２Ｏ、Ｌｉ２Ｓ、及びこれらの混合物からなる群から選択される、請求項２に記載の負電極。
【請求項４】
前記界面膜は、ポリオレフィン、ポリフルオロカーボン、ポリアミド、ポリエステル、ポリカーボネート、ポリウレタン、ポリスチレン、ポリカプロラクトン、及びこれらの混合物及びコポリマーからなる群から選択される、請求項２に記載の負電極。
【請求項５】
前記リチウム金属膜は、約１ミクロンから約２０ミクロンの厚みを有する、請求項１に記載の負電極。
【請求項６】
前記保護膜はリチウムイオン導電性材料であり、前記リチウムイオン導電性材料は、ＬｉＰＯＮ、ガーネットタイプのＬｉ７Ｌａ３Ｚｒ２Ｏ１２の結晶相又はアモルファス相、０＜ｘ＜１であるＬｉ２＋２ｘＺｎ１−ｘＧｅＯ４、０＜ｘ＜３であるＮａ１＋ｘＺｒ２ＳｉｘＰ３−ｘＯ１２、水素化ホウ素リチウム（ＬｉＢＨ４）、ドープされた抗ペロブスカイト組成物、及びｘがＣｌ、Ｂｒ又はＩであるＬｉＰＳ５Ｘからなる群から選択される、請求項１に記載の負電極。
【請求項７】
前記間紙膜は、ポリエチレン、ポリプロピレン、ポリ（エチレンテレフタレート）、ポリ（ブチレンテレフタレート）、ポリエステル、ポリアミド、ポリアラミド、ポリアクリレート、ポリカーボネート、ポリ（エステルカーボネート）、ポリベンゾイミダゾール、ポリイミド、ポリエーテルイミド、ポリアミドイミド、及びこれらの組合せからなる群から選択される、請求項１に記載の負電極。
【請求項８】
前記間紙膜は、ポリプロピレンである、請求項１に記載の負電極。
【請求項９】
請求項１に記載の負電極を組み込んだリチウムイオンバッテリ。
【請求項１０】
負電極を形成する方法であって、
負電極上にリチウム金属膜を形成することと、
前記リチウム金属膜上に界面膜を形成することと、
前記界面膜上に保護膜を形成することと
を含み、前記界面膜は、剥離膜、金属フッ化物膜または金属酸化物膜のいずれかである、方法。
【請求項１１】
前記界面膜は剥離膜であり、前記剥離膜は、ポリオレフィン、ポリフルオロカーボン、ポリアミド、ポリエステル、ポリカーボネート、ポリウレタン、ポリスチレン、ポリカプロラクトン、及びこれらの混合物及びコポリマーからなる群から選択される、請求項１０に記載の方法。
【請求項１２】
前記界面膜は、ＬｉＦ、Ａｌ２Ｏ３、ＬｉＡｌＯ２、ＬｉＡｌ５Ｏ８、ＺｒＯ２、Ｌｉ２ＺｒＯ３、Ｌｉ２Ｏ、及びこれらの混合物からなる群から選択される、請求項１０に記載の方法。
【請求項１３】
前記界面膜と前記保護膜とを前記リチウム金属膜から除去することをさらに含む、請求項１０に記載の方法。
【請求項１４】
前記リチウム金属膜は、前記負電極上に積層される、請求項１０に記載の方法。
【請求項１５】
リチウムでコーティングされた負電極を形成するための統合型処理ツールであって、
連続的な材料シート上にリチウム金属膜を堆積させるためのチャンバと、
前記リチウム金属膜の表面上に保護膜を堆積させるためのチャンバと
を通して、連続的な材料シートを移送するためのリールツーリールシステムを備え、
前記リチウム金属膜を堆積させるための前記チャンバは、物理的気相堆積（ＰＶＤ）システム、薄膜転写システム、積層システム、及びスロットダイ堆積システムからなる群から選択され、
前記リチウム金属膜の表面上に保護膜を堆積させるための前記チャンバは、間紙膜を堆積させるためのチャンバ、及び前記リチウム金属膜上にリチウムイオン導電性ポリマーを堆積させるためのチャンバからなる群から選択される、統合型処理ツール。
【手続補正書】
【提出日】令和1年11月26日(2019.11.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ処理装置が実行する、多孔質材料における流体の音響挙動に対する前記多孔質材料の屈曲度の影響を表すデータを処理する方法であって、
前記データ処理装置のデータ処理プログラムが、前記多孔質材料における前記流体の屈曲度の影響を含む音響挙動のモデルであって前記流体の音速を示す時間変数を含むモデルを生成するステップと、
前記多孔質材料における前記流体の前記音速に基づいて前記モデルの前記時間変数を再スケーリングするステップと、
前記モデル内の前記時間変数の前記再スケーリングに基づいて、前記多孔質材料の前記屈曲度の影響を含む前記音響挙動をシミュレートするステップと、
を含むことを特徴とする方法。
【請求項２】
前記多孔質材料の前記屈曲度の前記影響を含む前記モデル内の音響挙動を決定するステップをさらに含む、
請求項１に記載の方法。
【請求項３】
前記音響挙動は、音波の消失及び伝播を含む、
請求項２に記載の方法。
【請求項４】
前記時間変数を再スケーリングするステップは、１つのシミュレーション時間ステップによって表される時間を調整するステップを含む、
請求項１に記載の方法。
【請求項５】
前記音響挙動をシミュレートするステップは、前記多孔質材料を通る又は該多孔質材料内の流体流をシミュレートするステップを含む、
請求項１に記載の方法。
【請求項６】
前記モデルは、前記多孔質材料の音響損失を考慮した運動量シンクを含む、
請求項１に記載の方法。
【請求項７】
前記時間変数を再スケーリングするステップは、前記流体の公称音速と、前記多孔質材料における前記流体の前記音速とに基づく、
請求項１に記載の方法。
【請求項８】
前記流体は要素によって表され、該要素は、前記流体内の質量、密度、運動量、圧力、速度、温度、エネルギー、質量流束、運動量流束及びエネルギー流束のうちの１つ又は２つ以上を含む、
請求項１に記載の方法。
【請求項９】
前記時間変数を再スケーリングするステップは、前記モデルの温度を再スケーリングするステップを含む、
請求項１に記載の方法。
【請求項１０】
前記時間変数を再スケーリングするステップは、前記モデルの圧力を再スケーリングするステップをさらに含む、
請求項９に記載の方法。
【請求項１１】
前記時間変数を再スケーリングするステップは、前記流体の速度を再スケーリングするステップをさらに含む、
請求項９に記載の方法。
【請求項１２】
前記時間変数を再スケーリングするステップは、前記多孔質材料の抵抗を再スケーリングするステップをさらに含む、
請求項９に記載の方法。
【手続補正書】
【提出日】令和1年12月18日(2019.12.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】間接加熱陰極イオン源および間接加熱陰極イオン源と共に使用するための装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
他の実施形態にしたがって、間接加熱陰極イオン源が開示される。間接加熱陰極イオン源は、ガスが導入されるイオン源チャンバであって、セラミック材料で構成され、底面と、２つの対向する端部と、２つの側面とを有するイオン源チャンバと、イオン源チャンバの２つの対向する端部の一方に配置された陰極と、イオン源チャンバの２つの対向する端部の他方に配置されたリペラと、イオン源チャンバにおける底面及び２つの側の少なくとも１つを覆う電気伝導ライナーと、イオン源チャンバの底面の反対に配置され、引き出し開口を有し、電気伝導ライナーと電気的に通じる電気伝導板面とを有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
加えて、特定の実施形態において、電気伝導ライナー１３０は、板面１４０、陰極１１０、又はリペラ１２０とは異なる電圧に接続されてもよい。例えば、図５に示すようなイオン源チャンバ１００内の開口１３６を通して、電気伝導ライナー１３０と導通するライナー電源１３７があってもよい。
【手続補正書】
【提出日】令和2年1月15日(2020.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路であって、
それぞれのレギュレータ回路の入力において、電圧制御信号を受信することと、調整された電圧信号を出力することとを行うようにそれぞれ構成された複数のレギュレータ回路、各レギュレータ回路は、制御電圧を記憶するための、電圧制御ノードと接地との間に結合されたキャパシタを備え、前記電圧制御ノードは、前記それぞれのレギュレータ回路の前記入力に接続されている、と、
スイッチの第１のセットを介して、前記複数のレギュレータ回路の前記電圧制御ノードと結合された出力を有する電圧制御回路、前記電圧制御回路は、前記複数のレギュレータ回路の前記制御電圧を設定するために、スイッチの第２のセットを介して、前記複数のレギュレータ回路から出力された調整された電圧信号を感知することと、前記電圧制御信号を出力することとを行うように構成された入力を有する、と、
前記電圧制御回路の前記出力を、前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合するように構成されたスイッチの前記第１のセットと、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを、前記電圧制御回路の前記入力と選択的に結合するように構成されたスイッチの前記第２のセットと
を備える、回路。
【請求項２】
前記電圧制御回路の前記出力をプリチャージするための、前記複数のレギュレータ回路の少なくとも１つの電圧制御ノードと結合されたバッファ回路入力および前記電圧制御回路と結合されたバッファ回路出力を有する少なくとも１つのバッファ回路をさらに備える、請求項１に記載の回路。
【請求項３】
前記電圧制御回路の前記出力をプリチャージするため、複数のバッファ回路を通して、前記複数のレギュレータ回路の前記電圧制御ノードを、前記電圧制御回路の前記出力と選択的に結合するように構成されたスイッチの第３のセットをさらに備える、請求項２に記載の回路。
【請求項４】
前記複数のレギュレータ回路の前記電圧制御ノードを、前記少なくとも１つのバッファ回路の入力端子と選択的に結合するように構成されたスイッチの第３のセットをさらに備え、前記少なくとも１つのバッファ回路の出力端子は、スイッチを介して前記電圧制御回路の前記出力に結合される、請求項２に記載の回路。
【請求項５】
各レギュレータ回路は、前記レギュレータの前記出力において、前記調整された電圧信号を設定するための電圧制御ループにおいて構成されたバッファ回路出力および前記制御電圧を受信するための前記電圧制御ノードに結合されたバッファ回路入力を有するバッファ回路をさらに備える、請求項１に記載の回路。
【請求項６】
複数のクロック間隔をさらに備え、スイッチの前記第１のセットは、第１のクロック間隔の間、前記電圧制御回路の前記出力を、前記電圧制御ノードのうちの前記選択された１つと選択的に結合し、スイッチの前記第２のセットは、少なくとも第２のクロック間隔の間、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つを、前記電圧制御回路の前記入力と選択的に結合し、前記第２のクロック間隔は、前記第１のクロック間隔にオーバーラップする、請求項１に記載の回路。
【請求項７】
前記電圧制御回路は、前記複数のレギュレータ回路から前記調整された電圧信号のうちの前記選択された１つを受信するために、スイッチの前記第２のセットと結合された入力と、フィードバック電圧信号を提供するように構成された出力とを有する抵抗器デバイダ回路を備え、前記抵抗器デバイダの他の端子は、接地に結合される、請求項１に記載の回路。
【請求項８】
前記抵抗器デバイダ回路は、前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの前記選択された１つに基づいて抵抗値を調整するための可変抵抗要素を備える、請求項７に記載の回路。
【請求項９】
前記電圧制御回路は、
前記フィードバック電圧信号を受信するために、前記抵抗器デバイダ回路と結合された第１の入力と、
基準電圧信号を受信するように結合された第２の入力と、
前記フィードバック電圧信号を前記基準電圧信号と比較することに基づいて前記電圧制御信号を生成するための出力と
を含む増幅器
をさらに備える、請求項７に記載の回路。
【請求項１０】
前記複数のレギュレータ回路のうちの第１の１つから出力された第１の調整された電圧信号は、前記複数のレギュレータ回路のうちの第２の１つから出力された第２の調整された電圧信号とは異なる、請求項１に記載の回路。
【請求項１１】
１つまたは複数のレギュレータ回路は、電流制御回路をさらに備える、請求項１に記載の回路。
【請求項１２】
前記電流制御回路は、
選択されたレギュレータ回路に関して入力電圧を受信するための第１の端子と、調整された出力電圧を前記選択されたレギュレータ回路の出力ノードに提供するための第２の端子と、制御端子とを有するパストランジスタと、
前記レギュレータ回路の前記出力において、前記パストランジスタの前記第２の端子と結合された第１の端子と、前記選択されたレギュレータ回路の前記出力ノードにおいて、負荷電流と相互補完的であるループ電流を出力するための第２の端子と、前記電圧制御回路から前記電圧制御信号を受信するための制御端子とを有する電流感知トランジスタと、
前記電流感知トランジスタの前記第２の端子と前記パストランジスタの前記制御端子との間に結合された電流調整ループ、前記電流調整ループは、複数の電流ミラーおよび１つまたは複数の電流総和回路を備える、と
を備える、請求項１１に記載の回路。
【請求項１３】
前記複数のレギュレータ回路は、線形レギュレータ回路である、請求項１に記載の回路。
【請求項１４】
前記複数のレギュレータ回路は、スイッチングレギュレータ回路である、請求項１に記載の回路。
【請求項１５】
方法であって、
複数のレギュレータ回路の各々から出力される調整された電圧信号を生成すること、ここにおいて、各レギュレータ回路は、制御電圧を記憶するための、電圧制御ノードと接地との間に結合されたキャパシタを備える、と、
前記複数のレギュレータ回路から出力された前記調整された電圧信号のうちの選択された１つを、電圧制御回路の入力と選択的に結合することと
前記電圧制御回路の出力から電圧制御信号を出力することと、
前記電圧制御回路の前記出力を、前記複数のレギュレータ回路の前記電圧制御ノードのうちの選択された１つと選択的に結合することと
を備え、
ここにおいて、各レギュレータ回路は、前記制御電圧に設定するために前記電圧制御信号を受信することと、対応する調整された電圧信号を出力することとを行うように構成される、方法。
【手続補正書】
【提出日】令和2年2月7日(2020.2.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリバスの複数のデータレーンに結合されるように構成された物理層(PHY)インターフェースと、
読取りレジスタと、
前記PHYインターフェースに結合されたメモリコントローラであって、データパターンチェッカー論理回路を備え、
前記データパターンチェッカー論理回路を使用して、前記メモリバスを介してメモリ要素に書き込むべきデータに繰り返し可能なデータのパターンが存在するかどうかを判定することと、
前記データをより少ないレーン内に統合し、列アドレス選択(CAS)コマンドによって修正される書込みコマンドを使用して前記データを前記メモリバスの前記複数のデータレーンのうちのいくつかのデータレーンのみを介して送ることと、
前記PHYインターフェースを介して前記メモリ要素からデータを受信することと、
前記メモリ要素から受信された情報に基づいて前記読取りレジスタ内のデータを複製させることと
をするように構成された、メモリコントローラと
を備える、ホストプロセッサ。
【請求項２】
前記メモリコントローラは、ルックアップテーブルをさらに備え、前記メモリコントローラは、前記メモリ要素に書き込まれるデータに関するアドレス情報を前記ルックアップテーブルに書き込む、請求項1に記載のホストプロセッサ。
【請求項３】
前記メモリコントローラは、前記ルックアップテーブルを使用して、統合された読取りコマンドが使用されてもよいように、前記メモリ要素から読み取られるデータが繰り返し可能なデータの前記パターンを有するかどうかを判定するように構成される、請求項2に記載のホストプロセッサ。
【請求項４】
前記メモリコントローラは、8つのレーンからの複製されたデータを1つのデータレーン上に統合するように構成される、請求項1に記載のホストプロセッサ。
【請求項５】
前記メモリコントローラは、8つのレーンからの複製されたデータを2つまたは4つのデータレーン上に統合するように構成される、請求項1に記載のホストプロセッサ。
【請求項６】
前記PHYインターフェースはバックチャネルレーンを備える、請求項1に記載のホストプロセッサ。
【請求項７】
前記メモリコントローラは、前記メモリコントローラからのデータが統合されたデータであることの表示を受信するように構成される、請求項6に記載のホストプロセッサ。
【請求項８】
集積回路(IC)に組み込まれた、請求項1に記載のホストプロセッサ。
【請求項９】
メモリシステムであって、
メモリバスに結合されるように構成された入出力(IO)ブロックと、
メモリ要素を備えたメモリバンクであって、前記IOブロックに通信可能に結合された、メモリバンクと、
前記IOブロックを介して前記メモリバスからデータを受信し、ホストプロセッサからの列アドレス選択(CAS)コマンドによって修正される書込みコマンドに応じた回数だけ前記データを複製するように動作可能な書込みレジスタであって、前記CASコマンドは、どのように前記データを複製するかを前記メモリシステムに通知する、書込みレジスタと
を備える、メモリシステム。
【請求項１０】
前記メモリバンクは、前記メモリ要素内の前記書込みレジスタからの前記複製されたデータを記憶するように構成される、請求項9に記載のメモリシステム。
【請求項１１】
前記メモリバンクに結合されたデータパターンチェッカー論理回路をさらに備える、請求項9に記載のメモリシステム。
【請求項１２】
前記データパターンチェッカー論理回路は、前記メモリ要素から読み取られたデータに繰り返し可能なデータのパターンが存在するかどうかを判定し、前記データをより少ないレーン内に統合し、前記メモリバスの複数のデータレーンのうちのいくつかのデータレーンのみを介して前記データを送るように構成される、請求項11に記載のメモリシステム。
【請求項１３】
バックチャネルレーン出力をさらに含む、請求項9に記載のメモリシステム。
【請求項１４】
前記メモリシステムは、複製されたデータの表示をバックチャネルレーンを介して前記バックチャネルレーン出力によって前記ホストプロセッサに送るように構成される、請求項13に記載のメモリシステム。
【手続補正書】
【提出日】令和2年2月17日(2020.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソフトウェアアプリケーションに関係する実行問題の根本原因を識別するための方法であって、
ソフトウェアアプリケーションの実行中に所与の時間期間内の性能メトリックの劣化を識別するステップであって、アプリケーションスタックに関連付けられた前記ソフトウェアアプリケーションは、各々が１つまたは複数のコンポーネントを含む複数の階層的に組織化された層を有する、該ステップと、
前記ソフトウェアアプリケーションに対応するコンポーネント間グラフをトラバースして、前記実行中にインスタンス化されたコンポーネントの階層を識別するステップであって、前記コンポーネント間グラフは、前記ソフトウェアアプリケーションの異なるコンポーネント間の接続を表し、前記コンポーネントの階層は、前記アプリケーションスタックの第１の層内に第１のコンポーネントおよび第２のコンポーネントを含む、該ステップと、
前記性能メトリックの前記劣化を、前記第１のコンポーネントと前記第２のコンポーネントのそれぞれに関連付けられたメトリック時系列に相関させるステップであって、前記メトリック時系列の各々は、所与のメトリックについて、前記時間期間中に前記関連したコンポーネントについて前記メトリックの１つまたは複数の値を特定し、および、前記相関させるステップは、前記第１のコンポーネントと前記第２のコンポーネントについて相関ファクタを計算することを含み、各相関ファクタは、前記性能メトリックおよびその対応する成分の前記劣化における類似性の定量化であり、選択された第１のコンポーネントは、前記第２のコンポーネントよりも高い相関ファクタを有する、該ステップと、
前記性能メトリックの前記劣化と、前記第１のコンポーネントと前記第２のコンポーネントについての前記メトリック時系列との間の前記相関に基づいて、前記第１のコンポーネントを前記性能メトリックの前記劣化の原因として選択するステップと、
前記第１のコンポーネントを、前記性能メトリックの前記劣化の前記原因として報告するステップと
を備えたことを特徴とする方法。
【請求項２】
前記劣化は、前記ソフトウェアアプリケーションのランタイム中に発生する実行問題を示すことを特徴とする請求項１に記載の方法。
【請求項３】
前記ソフトウェアアプリケーションの前記異なるコンポーネントから生じる要求を監視して、前記コンポーネント間グラフを構築するステップをさらに備えたことを特徴とする請求項１に記載の方法。
【請求項４】
前記性能メトリックの前記劣化は実行時系列として表され、および、前記性能メトリックの前記劣化を前記メトリック時系列に相関させるステップは、前記実行時系列の値と前記メトリック時系列の値を比較することを備えたことを特徴とする請求項１に記載の方法。
【請求項５】
前記第１のコンポーネントに対応するコンポーネント内グラフをトラバースして、前記実行中にインスタンス化されたサブコンポーネントの階層を識別するステップをさらに備え、前記コンポーネント内グラフは、前記第１のコンポーネントの異なるサブコンポーネント間の接続を表し、前記コンポーネントの階層は、前記第１のコンポーネントの第１のサブコンポーネントと第２のサブコンポーネントを含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記性能メトリックの前記劣化を、前記第１のサブコンポーネントと前記第２のサブコンポーネントのそれぞれに関連付けられた下位のメトリック時系列に相関させるステップであって、前記下位のメトリック時系列の各々は、所与の下位のメトリックについて、前記時間期間中に前記関連したサブコンポーネントについての前記下位のメトリックの１つまたは複数の値を特定する、該ステップと、
前記性能メトリックの前記劣化と前記下位のメトリック時系列との間の前記相関に基づいて、前記第１のサブコンポーネントを前記性能メトリックの前記劣化の根本原因として選択するステップと、
をさらに備えたことを特徴とする請求項５に記載の方法。
【請求項７】
前記コンポーネントの階層は、各々が前記第１のコンポーネントに接続されている前記アプリケーションスタックの第２の層内の第３のコンポーネントおよび第４のコンポーネントを含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記性能メトリックの前記劣化を、前記第３のコンポーネントと前記第４のコンポーネントのそれぞれに関連付けられたメトリック時系列に相関させるステップであって、前記メトリック時系列の各々は、所与のメトリックについて、前記時間期間中に前記関連したコンポーネントについて前記メトリックの１つまたは複数の値を特定する、該ステップと、
前記性能メトリックの前記劣化と、前記第３のコンポーネントと前記第４のコンポーネントのそれぞれに関連付けられた前記メトリック時系列との間の前記相関に基づいて、前記第３のコンポーネントを前記性能メトリックの前記劣化の下位の原因として選択するステップと
をさらに備えたことを特徴とする請求項７に記載の方法。
【請求項９】
前記アプリケーションスタックの前記第１の層は、前記アプリケーションスタックのユーザインタフェース層であり、前記アプリケーションスタックの前記第２の層は、アプリケーションプログラミングインタフェースであることを特徴とする請求項７に記載の方法。
【請求項１０】
前記第１のコンポーネントを報告するステップは、前記性能メトリックの前記劣化を表すグラフと、前記第１のコンポーネントに関連付けられた前記メトリック時系列を示す第２のグラフとを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
コンピュータに請求項１ないし１０のいずれか１つに記載の方法を実行させることが可能な命令を有することを特徴とするコンピュータプログラム。
【請求項１２】
請求項１１記載のコンピュータプログラムを記録したことを特徴とする非一過性コンピュータ可読媒体。
【手続補正書】
【提出日】令和1年12月20日(2019.12.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
無線送信するために複数の個別の送信信号ストリームを受信するステップ、ここで、前記複数の個別の送信信号ストリームはＭＩＭＯソース信号ストリームを構成している；
前記複数の個別の送信信号ストリームを無線送信する前に、前記ＭＩＭＯソース信号ストリームの前記複数の送信ストリームを複数のビーム信号ストリームにマッピングするステップ、ここで、前記複数のビーム信号ストリームのうちの少なくとも１つの前記ビーム信号ストリームについて、当該マッピングするステップは、前記複数の送信信号ストリームのうち複数の送信信号ストリームを結合することを含む；
フェーズドアレイアンテナシステムを用いて複数の方向付けられた送信ビームを生成するステップ；および、
前記複数の方向付けられた送信ビームのうちの１つの異なる方向付けられた送信ビームを介して前記複数のビーム信号ストリームの各ビーム信号ストリームを無線送信するステップ；
を含むことを特徴とする方法。
【請求項２】
前記マッピングするステップは、前記複数の送信信号ストリームのうちの複数の送信信号ストリームを線形結合して、前記ビーム信号ストリームのうちの少なくとも１つを生成することを含む、請求項１に記載の方法。
【請求項３】
前記複数のビーム信号ストリームの各ビーム信号ストリームは、前記複数の送信信号ストリームのうち複数の送信信号ストリームの１つの対応する異なる線形結合である、請求項２に記載の方法。
【請求項４】
前記複数の送信ビームは独立してステアリング可能な送信ビームである、請求項２に記載の方法。
【請求項５】
前記ＭＩＭＯソース信号ストリームはデジタル形式であり、
前記ＭＩＭＯソース信号ストリームを逆多重化して、前記複数の送信信号ストリームを生成するステップを更に含み、ここで、前記複数の送信ストリームはデジタル形式である、請求項２に記載の方法。
【請求項６】
前記マッピングはデジタル領域において実行される、請求項３に記載の方法。
【請求項７】
前記複数のビーム信号ストリームを前記複数の送信ビームで送信する前に、前記複数のビーム信号ストリームをＩＦに変換するステップを更に含む、請求項６に記載の方法。
【請求項８】
前記マッピングは、前記複数のビーム信号ストリームを生成するために、前記複数の送信信号ストリームに対して行列乗算演算を実行することを含む、請求項２に記載の方法。
【請求項９】
前記行列乗算演算は、下式、
【数１】
2019507527.tif 000001
であり、ここで、Ｔｘｉ（ｉ＝１…ｎ、ｎは整数）は前記複数の送信信号ストリームであり、ＴＢｊ（ｊ＝１…ｍ、ｍは整数）は前記複数のビーム信号ストリームであり、Ｍｊｉ（ｉ＝１…ｎおよびｊ＝１…ｍ）は重みである、請求項８に記載の方法。
【請求項１０】
前記ＭＩＭＯソース信号ストリームはＲＦ信号である、請求項２に記載の方法。
【請求項１１】
前記複数の送信信号ストリームを前記複数のビーム信号ストリームにマッピングする前に、前記複数の送信信号ストリームをＩＦにダウンコンバートするステップを更に含む、請求項１０に記載の方法。
【請求項１２】
前記複数の送信信号ストリームを前記複数の個別ビーム信号ストリームにマッピングするステップは、アナログ領域において実行される、請求項１１に記載の方法。
【請求項１３】
複数の個別送信信号ストリームによって搬送される情報を無線で送信する装置であって、ここで前記複数の個別送信信号ストリームはＭＩＭＯソース信号ストリームを構成しており、
当該装置は、
複数のアンテナ素子と複数の入力とを有するフェーズドアレイアンテナシステムと、
前記フェーズドアレイアンテナシステムを制御するためのコントローラであって、前記フェーズドアレイアンテナシステムに、各方向付けられた送信ビームが前記フェーズドアレイアンテナシステムの前記複数の入力のうちの異なる１つの入力に対応しているような複数の方向付けられた送信ビームを生成させるように構成されているコントローラと、
各々が前記フェーズドアレイアンテナシステムの対応する異なる１つの入力に電気的に連結された複数の出力を有する信号マッピングモジュールと、
を備え、
前記信号マッピングモジュールは、前記ＭＩＭＯソース信号ストリームの前記複数の送信信号ストリームを、各々が前記信号マッピングモジュールの前記複数の出力のうち対応する異なる１つの出力に与えられる複数の個別ビーム信号ストリームにマッピングするように構成され、
前記複数のビーム信号ストリームのうち少なくとも１つの前記ビーム信号ストリームは、前記複数の送信信号ストリームのうち複数の送信信号ストリームを結合することにより生成されていることを特徴とする装置。
【請求項１４】
前記複数のビーム信号ストリームのうちの前記少なくとも１つの前記ビーム信号ストリームは、前記複数の送信信号ストリームのうちの複数の送信信号ストリームを線形結合することにより生成される、請求項１３に記載の装置。
【請求項１５】
前記信号マッピングモジュールに電気的に連結されたデマルチプレクサモジュールを更に備え、
前記デマルチプレクサモジュールは、基地局信号ストリームから前記複数の送信信号ストリームを抽出し、前記複数の送信信号を前記信号マッピングモジュールに供給する、請求項１４に記載の装置。
【請求項１６】
前記複数のビーム信号ストリームの各ビーム信号ストリームは、前記複数の送信信号ストリームのうち複数の送信信号ストリームの対応する線形結合である、請求項１４に記載の装置。
【請求項１７】
前記複数の送信ビームは独立してステアリング可能な送信ビームである、請求項１４に記載の装置。
【請求項１８】
前記信号マッピングモジュールは、デジタル領域において前記マッピングを実行する、請求項１４に記載の装置。
【請求項１９】
前記フェーズドアレイアンテナシステムは、前記複数のビーム信号ストリームを前記複数の送信ビームで送信する前に、前記複数のビーム信号ストリームをＩＦに変換するデジタル／ＩＦコンバータを備える、請求項１８に記載の装置。
【請求項２０】
前記信号マッピングモジュールは、前記複数のビーム信号ストリームを生成するために、前記複数の送信信号ストリームに対して行列乗算演算を実行するように構成されている、請求項１４に記載の装置。
【請求項２１】
前記行列乗算演算は、下式、
【数２】
2019507527.tif 000002
であり、ここで、ＴＢｉ（ｉ＝１…ｍ、ｍは整数）は前記複数のビーム信号ストリームであり、Ｔｘｊ（ｊ＝１…ｎ、ｎは整数）は前記複数の送信信号ストリームであり、Ｍｉｊ（ｉ＝１…ｍおよびｊ＝１…ｎ）は重みである、請求項２０に記載の装置。
【請求項２２】
前記ＭＩＭＯソース信号ストリームはＲＦ信号である、請求項１４に記載の装置。
【請求項２３】
前記信号マッピングモジュールが前記複数の送信信号ストリームを前記複数の個別ビーム信号ストリームにマッピングする前に、前記複数の送信信号ストリームをＩＦにダウンコンバートするダウンコンバータを更に備える、請求項１４に記載の装置。
【請求項２４】
前記信号マッピングモジュールは、アナログ領域において前記マッピングを実行する、請求項２３に記載の装置。
【手続補正書】
【提出日】令和1年11月19日(2019.11.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
線形ゲイン符号をインターリーブされたオートゲインコントロール（ＡＧＣ）増幅器を提供するための技術について説明する。ＡＧＣ回路の一例は、ギルバートセルベースのバイアス電流ステアリング回路によるアナログゲインコントロールを利用する。別の例では、ＡＧＣ回路は、ソースデジェネレーションを有する線形抵抗器負荷増幅器を利用する。高速有線送受信機では、このような増幅器は、微調整および小さなゲインステップにより、広いダイナミックレンジを実現しながら線形動作を維持する。このような増幅器では、ゲインは、ソースデジェネレーション抵抗を調整することによって制御され、あるゲインコントロール符号から別のゲインコントロール符号までのゲインステップを小さくすることができる。また、ソースデジェネレーションにより、線形性に影響を及ぼす出力振幅および入力トランジスタ電流密度が、ゲイン符号を変化させた際に損なわれることがない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
図７は、実施例に係るブリーダ回路３１４を示すブロック図である。ブリーダ回路３１４は、バイアス電圧を受信するように結合された入力（Ｖｉｎ）を含む。ブリーダ回路３１４は、差動出力３３０Ｎおよび３３０Ｐに結合された差動出力（Ｖｏｕｔｎ、Ｖｏｕｔｐ）を含む。ブリーダ回路３１４は、複数のイネーブル入力Ｅｎ＜１＞〜Ｅｎ＜Ｋ＞を含み、Ｋは、プログラム可能電流源３１２を制御するＡＧＣ符号４００におけるビットの数に等しい。図４Ｂの実施例では、ＡＧＣ符号４００は、プログラム可能電流源３１２を制御するように構成された２０個のビットを含むため、当該実施例では、Ｋ＝２０である。イネーブル入力の各々は、ＡＧＣ符号４００のビットの論理的補完物を受信するように構成される。具体的には、イネーブル入力Ｅｎ＜Ｋ＞（Ｋ＝２０）がＡＧＣ＜３１＞の論理的補完物を受信するまで、イネーブル入力Ｅｎ＜１＞はＡＧＣ＜Ｍ＋１＞の論理的補完物を受信し、イネーブル入力Ｅｎ＜２＞はＡＧＣ＜Ｍ＋３＞の論理的補完物を受信する、などである。各々のイネーブル入力は、プログラム可能電流源３１６の分岐をイネーブルにするように構成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
図９Ｂは、別の実施例に係るブリーダ回路３１４を示す概略図である。図９Ａの要素と同一または同様の要素は、同一の参照番号で示されており、すでに説明している。この実施例では、Ｎチャネルトランジスタ９０６は、Ｐチャネルトランジスタ９２０（たとえば、Ｐ型ＭＯＳＦＥＴ）と置き換えられている。すなわち、ブリーダ回路３１４は、Ｎチャネルトランジスタ９０６１およびＮチャネルトランジスタ９０６２の代わりに、Ｐチャネルトランジスタ９２０１とＰチャネルトランジスタ９２０２とを含む。電流源９０２は、供給電圧５１８とＰチャネルトランジスタ９２０のソースとの間に結合される。