【事件の表示】
　特願２０１０−２０８７８３「回路モジュール」拒絶査定不服審判事件〔平成２４年　３月２９日出願公開、特開２０１２−　６４８２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成２２年９月１７日に特許出願をしたものであって、平成２６年４月１７日付けの拒絶理由の通知に対し、同年６月１９日付けで手続補正がなされたが、同年１１月１２日付けで拒絶査定がなされた。これに対し、同年１２月１５日に拒絶査定不服審判の請求がなされ、同日付けで手続補正がなされた。そして、平成２７年８月２８日付けの当審による拒絶理由の通知に対し、同年１０月９日付けで手続補正がなされた。
２．本願発明
　本願の請求項１ないし８に係る発明のうち、請求項１に係る発明（以下、「本願発明」という。）は、平成２７年１０月９日付け手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項１】
　基体と、
　前記基体上に配置された電子部品と、
　前記基体上の電子部品の周辺部に配置された接地電極と、
　前記基体上の前記電子部品の周辺を覆う導電性のシールド体と、
　前記接地電極の少なくとも前記シールド体と対向する端面を除いて前記接地電極の前記基体上で露出する部位全体に接するとともに前記接地電極の前記端面よりも大きい面積で前記シールド体の内面に接する導電部材と、を備え、
　前記シールド体は、前記接地電極の前記端面と接しており、
　前記接地電極の前記端面と、前記導電部材の前記シールド体と接する側の部分とは、前記基体の上面に直交する面と同一平面に形成されており、
　前記接地電極の前記基体と対向する面は、前記基体の上面と同一平面に形成されており、
　前記導電部材は、前記接地電極の前記基体と対向する面とは反対側の面、及び前記接地電極の前記シールド体と対向する端面とは反対側の端面の全体に接していることを特徴とする回路モジュール。」
３．引用例
　平成２７年８月２８日付け拒絶理由通知で引用した米国特許出願公開第２００９／０１９４８５２号明細書（以下、「引用例」という。）には、「SEMICONDUCTOR DEVICE PACKAGES WITH ELECTROMAGNETIC INTERFERENCE SHIELDING」について、図面とともに以下の事項が記載されている。なお、原文の後に括弧書きで当審による仮訳を付記し、下線も付与した。
ア．「[0028] Referring to FIG. 2 , the package 100 includes a substrate unit 102, which includes an upper surface 104, a lower surface 106; and lateral surfaces 142 and 144 disposed adjacent to sides of the substrate unit 102 . In the illustrated embodiment, the lateral surfaces 142 and 144 are substantially planar and have a substantially orthogonal orientation with respect to the upper surface 104 or the lower surface 106, although it is contemplated that the shapes and orientations of the lateral surfaces 142 and 144 can vary for other implementations. For certain implementations, a thickness of the substrate unit 102, namely a distance between the upper surface 104 and the lower surface 106, can be in the range of about 0.1 millimeter (mm) to about 2 mm, such as from about 0.2 mm to about 1.5 mm or from about 0.4 mm to about 0.6 mm. 
 [0029] The substrate unit 102 includes electrical interconnect to provide electrical pathways between the upper surface 104 and the lower surface 106 . As illustrated in FIG. 2; grounding pads 146 a and 146 b are disposed adjacent to the upper surface 104 and adjacent to a periphery of the substrate unit 102 . As further described below, the grounding pads 146 a and 146 b are implemented as contact pads and, more particularly, as remnants of contact pads in accordance with a set of singulation operations. The grounding pads 146 a and 146 b are connected to other electrical interconnect included in the substrate unit 102 , such as a set of electrically conductive layers that are incorporated within a set of dielectric layers. The electrically conductive layers can be connected to one another by internal vias, and can be implemented so as to sandwich a core formed from a suitable resin, such as one based on bismaleimide and triazine or based on epoxy and polyphenylene oxide. For example, the substrate unit 102 can include a substantially slab-shaped core that is sandwiched by one set of electrically conductive layers disposed adjacent to an upper surface of the core and another set of electrically conductive layers disposed adjacent to a lower surface of the core. While not illustrated in FIG. 2 , it is contemplated that a solder mask layer can be disposed adjacent to either, or both, the upper surface 104 and the lower surface 106 of the substrate unit 102 . 
 [0030] As illustrated in FIG. 2 , the package 100 also includes grounding elements 118 a and 118 b that are disposed adjacent to the upper surface 104 and adjacent to the periphery of the substrate unit 102 . The grounding elements 118 a and 118 b are electrically connected to and extend upwardly from respective ones of the grounding pads 146 a and 146 b and, as further described below, provide electrical pathways to reduce EMI. In the illustrated embodiment, the grounding elements 118 a and 118 b are implemented as conductive bumps and, more particularly, as remnants of conductive bumps in accordance with a set of singulation operations as further described below. 
 [0031] Still referring to FIG.2 , the grounding elements 118a and 118b include connection surfaces S1 and S2 , respectively, which are lateral surfaces that face away from an interior of the package 100 and are electrically exposed at the periphery of the substrate unit 102 . As illustrated in FIG. 29 the connection surfaces S1 and S2 are substantially planar and have a substantially orthogonal orientation with respect to the upper surface 104 or the lower surface 106 , although it is contemplated that the connection surfaces S1 and S2 can be curved, inclined, or roughly textured for other implementations. Also, the connection surfaces S1 and S2 are substantially aligned or co-planar with the lateral surfaces 142 and 144 , respectively. The grounding elements 118 a and 118 b are formed from a metal, a metal alloy, a matrix with a metal or a metal alloy dispersed therein or another suitable electrically conductive material. For certain implementations, a height H1 of the grounding elements 118 a and 118 b can be in the range of about 200 micrometer (μm) to about 600 μm, such as from about 250 μm to about 550 μm or from about 300 μm to about 500 μm, and a width W1 of the grounding elements 118a and 118b can be in the range of about 100 μm to about 300 μm, such as from about 125 μm to about 275 μm or from about 150 μm to about 250 μm. An area of each of the connection surfaces S1 and S2 can be in the range of about 0.03 mm2 to about 0.3 mm2, such as from about 0.05 mm2 to about 0.25 mm2 or from about 0.07 mm2 to about 0.2 mm2. Advantageously, the relatively large areas of the connection surfaces S1 and S2 can enhance reliability and efficiency of electrical connections for reducing EMI. 
 [0032] As illustrated in FIG. 2 , the package 100 also includes semiconductor devices 108a, 108b, and 108c, which are disposed adjacent to the upper surface 104 of the substrate unit 102 , and electrical contacts 110a, 110b and 110c, which are disposed adjacent to the lower surface 106 of the substrate unit 102. The semiconductor device 108b is wire-bonded to the substrate unit 102 via a set of wires 112, which are formed from gold or another suitable electrically conductive material, and the semiconductor devices 108a and 108c are surface mounted to the substrate unit 10 . In the illustrated embodiment, the semiconductor device 108b is a semiconductor chip, while the semiconductor devices 108a and 108c are passive devices, such as resistors, capacitors, or inductors. The electrical contacts 110a, 1110b, and 110c provide input and output electrical connections for the package 100, and at least a subset of the electrical contact, 110a, 110b, and 110c are electrically connected to the semiconductor devices 108a, 108b, and 108c via electrical interconnect included in the substrate unit 102. In the illustrated embodiment, at least one of the electrical contacts 110a, 110b, and 110 c is a ground electrical contact, and is electrically connected to the grounding elements 118 a and 118 b via electrical interconnect included in the substrate unit 102 . While three semiconductor devices are illustrated in FIG. 2 , it is contemplated that more or less semiconductor devices can be included for other implementations, and that semiconductor devices, in general, can be any active devices, any passive devices, or combinations thereof. It is also contemplated that the number of electrical contacts can vary from that illustrated in FIG. 2 .」 
  
（［0028］ 図2を参照すると、
パッケージ100は、基板ユニット102、上面104、下面106、及び基板ユニット102の側部に隣接する側面142及び144を含む。
 ［0029］ 基板ユニット102は、上面104と下面106との間の電気的経路を提供する電気的相互接続を含む。図2に示すように、
接地パッド146a,146bは、上面104に隣接して配置され、基板ユニット102の周辺部に隣接している。
 ［0030］ 図2に示すように、
パッケージ100は、上面104に隣接し、基板ユニット102の周囲に隣接して配置される接地要素118a,118bを有している。
 ［0031］ さらに図2を参照すると、
接地要素118a,118bは、パッケージ100の内部から離れる方向を向く側面であり、基板ユニット102の周囲に露出した接続面S1とS2を含む。
接続面S1とS2は、実質的に横面142及び144と一致しているまたは同一平面上にされている。
 ［0032］ 図2に示すように、
パッケージ100は、基板ユニット102の上面104に隣接して配置される半導体装置108a,108b,108c
を含んでいる。
  
イ．「[0034]As illustrated in FIG.1 and FIG.2, the package 100 further includes an EMI shield 124 that is disposed adjacent to the exterior surfaces of the package body 114, the connection surfaces S1 and S2 of the grounding elements 118a and 118b, and the lateral surfaces 142 and 144 of the substrate unit 102 . The EMI shield 124 is formed from an electrically conductive material, and substantially surrounds the semiconductor devices 108 a, 108b, and 108c within the package 100 to provide protection against EMI. In the illustrated embodiment, the EMI shield 124 includes an upper portion 126 and a lateral portion 1285, which extends around substantially the entire periphery of the package body 114 and defines the orthogonal lateral profile of the package 100. As illustrated in FIG.2, the lateral portion 128 extends downwardly from the upper portion 126 and along the lateral surfaces 142 and 144 of the substrate unit 102 , and includes a lower end that is substantially aligned or co-planar with the lower surface 106 of the substrate unit 102. However, it is contemplated that the extent of the lateral portion 128 and the alignment of its lower end with the lower surface 106 can be varied for other implementations. 
 [0035] As illustrated in FIG.2, the EMI shield 124 is electrically connected to the connection surfaces S1 and S2 of the grounding elements 118a and 118b. When electromagnetic emissions radiated from an interior of the package 100 strike the EMI shield 124, at least a portion of these emissions can be efficiently grounded via the grounding elements 118 a and 118 b, thereby reducing the level of emissions that can pass through the EMI shield 124 and adversely affect neighboring semiconductor devices. Similarly, when electromagnetic emissions from a neighboring semiconductor device strike the EMI shield 124, a similar grounding can occur to reduce EMI of the semiconductor devices 108a, 108b, and 108c within the package 100 . During operation, the package 100 can be disposed on a printed circuit board (#PCB#) and electrically connected to the PCB via the electrical contacts 110a, 1110b, and 110c. As previously described, at least one of the electrical contacts 110a, 110b, and 110c is a ground electrical contact, and the ground electrical contact can be electrically connected to a ground voltage provided by the PCB. Grounding of electromagnetic emissions incident upon the EMI shield 124 can occur through an electrical pathway including the grounding elements 118a and 11 b, the grounding pads 146a and 146b and other electrical interconnect included in the substrate unit 102 , and the ground electrical contact. Because the lower end of the EMI shield 124 is substantially aligned with the lower surface 106 of the substrate unit 102, the lower end also can be electrically connected to a ground voltage provided by the PUB, thereby providing an alternative electrical pathway for grounding undesired electromagnetic emissions.」 
  
 （［0034］ 図1及び図2に示すように、
パッケージ100は、基板ユニット102のパッケージ本体114の外面、接地要素118a,118bの接続面S1,S2、及び、側面142、144に隣接して配置されるEMIシールド124を備えている。EMIシールド124は、導電性材料から形成され、EMIに対する保護を提供するために、実質的にパッケージ100内の半導体装置108a、108b、108cを取り囲む。
 ［0035］ 図2に示すように、
EMIシールド124は、接地要素118a,118bの接続面S1およびS2に電気的に接続される。
  
　上記記載から以下のことがいえる。 
  
・上記ア及びイ並びに図2の記載によれば、引用例のパッケージは、基板ユニットと、該基板ユニットの上面に配置された半導体装置と、該基板ユニットの上面かつ周辺部に配置された接地パッドと、該半導体装置を取り囲むＥＭＩシールドと、接地要素とを含んでいる。 
  
・上記イの記載によれば、ＥＭＩシールドは、導電性の材料からなるものである。 
  
・上記ア及び図２の記載によれば、接地要素は、ＥＭＩシールドと対向する端面を除いて接地パッドの上面露出部全体に接している。 
  
・上記イ及び図２の記載によれば、接地要素は、ＥＭＩシールドの内面と接している。 
  
・上記イ及び図２の記載によれば、ＥＭＩシールドは、基板ユニット側面に位置する接地パッドに接しているといえる。そして、上記ア及びイ並びに図２の記載によれば、接地パッドのＥＭＩシールドと接している端面と、接地要素のＥＭＩシールドと接する側部Ｓ１，Ｓ２とは、基板ユニットの上面に直交する面（該基板ユニット側面）と同一平面に形成されているといえる。 
  
　そうすると、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。 
　「基板ユニットと、 
　前記基板ユニット上に配置された半導体装置と、 
　前記基板ユニット上の前記半導体装置の周辺部に配置された接地パッドと、 
　前記基板ユニット上の前記半導体装置を取り囲む導電性のＥＭＩシールドと、 
　前記ＥＭＩシールドと対向する端面を除いて前記接地パッドの露出部全体に接するとともに、前記ＥＭＩシールドの内面に接する接地要素と、を備え、 
　前記ＥＭＩシールドは、前記接地パッドの端面と接しており、 
　前記接地パッドの前記ＥＭＩシールドと接する端面と、前記接地要素の前記ＥＭＩシールドと接する側部とは、前記基板ユニットの上面に直交する面と同一平面に形成されているパッケージ。」 
４．対比・判断
　そこで、本願発明と引用発明とを対比する。 
  
ａ．引用発明の「基板ユニット」は、本願発明の「基体」に相当し、引用発明の「前記基板ユニット上に配置された半導体装置」は、本願発明の「前記基体上に配置された電子部品」に相当する。 
ｂ．引用発明の「前記基板ユニット上の前記半導体装置の周辺部に配置された接地パッド」は、本願発明の「前記基体上の電子部品の周辺部に配置された接地電極」に相当する。 
ｃ．引用発明の「前記基板ユニット上の前記半導体装置を取り囲む導電性のＥＭＩシールド」は、本願発明の「前記基体上の前記電子部品の周辺を覆う導電性のシールド体」に相当する。 
  
ｄ．引用発明の「接地要素 」は、接地パッドとＥＭＩシールドに接するものであるから、本願発明の「導電部材」に相当する。よって、引用発明の「前記ＥＭＩシールドと対向する端面を除いて前記接地パッドの露出部全体に接するとともに、前記ＥＭＩシールドの内面に接する接地要素」は、本願発明の「前記接地電極の少なくとも前記シールド体と対向する端面を除いて前記接地電極の前記基体上で露出する部位全体に接するとともに前記シールド体の内面に接する導電部材」に相当する。
  
ｅ．引用発明の「前記ＥＭＩシールドは、前記接地パッドの端面と接しており」は、本願発明の「前記シールド体は、前記接地電極の前記端面と接しており」に相当する。
ｆ．引用発明の「前記接地パッドの前記ＥＭＩシールドと接する端面と、前記接地要素の前記ＥＭＩシールドと接する側部とは、前記基板ユニットの上面に直交する面と同一平面に形成されている」は、本願発明の「前記接地電極の前記端面と、前記導電部材の前記シールド体と接する側の部分とは、前記基体の上面に直交する面と同一平面に形成されている」に相当する。 
　
ｇ．引用発明の「接地パッド」は、その上面が基板ユニット上面と同一平面に形成されていると認められるから、本願発明の「前記接地電極の前記基体と対向する面は、前記基体の上面と同一平面に形成されており、前記導電部材は、前記接地電極の前記基体と対向する面とは反対側の面、及び前記接地電極の前記シールド体と対向する端面とは反対側の端面の全体に接している」という構成は備えていない。
  
ｈ．引用発明の 「パッケージ」は、基板ユニット、半導体装置、接地パッド、EMIシールド、接地要素を備えたものであるから、本願発明の「回路モジュール」に相当する。 
  
　したがって、本願発明と引用発明とは、以下の点で一致ないし相違する。 
  
＜一致点＞ 
　「基体と、 
　前記基体上に配置された電子部品と、 
　前記基体上の電子部品の周辺部に配置された接地電極と、 
　前記基体上の前記電子部品の周辺を覆う導電性のシールド体と、 
　前記接地電極の少なくとも前記シールド体と対向する端面を除いて前記接地電極の前記基体上で露出する部位全体に接するとともに前記シールド体の内面に接する導電部材と、を備え、 
　前記シールド体は、前記接地電極の前記端面と接しており、 
　前記接地電極の前記端面と、前記導電部材の前記シールド体と接する側の部分とは、前記基体の上面に直交する面と同一平面に形成されている回路モジュール」 
＜相違点１＞ 
　導電部材について、本願発明は「接地電極の端面よりも大きい面積でシールド体の内面に接する」のに対して、引用発明にはそのような事項が特定されていない。 
＜相違点２＞
　本願発明は「前記接地電極の前記基体と対向する面は、前記基体の上面と同一平面に形成されており、前記導電部材は、前記接地電極の前記基体と対向する面とは反対側の面、及び前記接地電極の前記シールド体と対向する端面とは反対側の端面の全体に接している」のに対し、引用発明はそのような構成を備えていない。
　まず、＜相違点１＞について判断する。 
　引用例の[0035]には「the EMI shield 124 is electrically connected to the connection surfaces S1 and S2 of the grounding elements 118 a and 118 b. 」（EMIシールドは、接続要素118a及び118bの接続面S1及びS2と電気的に接続されている。）と記載されており、同[0031]には、「Advantageously, the relatively large areas of the connection surfaces S1 and S2 can enhance reliability and efficiency of electrical connections for reducing EMI.」（有利なことに、接続面S1及びS2の比較的大きな面積は、ＥＭＩを低減するための、電気的接続の信頼性と効率を向上させることができる。）と記載されている。これらの記載及び図2によれば、この接地要素の接続面Ｓ１，Ｓ２が有する「比較的大きな面積」とは、ＥＭＩを低減するために、電気的接続の信頼性と効率を向上させることができる程度の大きさと認められるから、接地パッドの端面よりも大きい面積であることは明らかである。よって、上記相違点１は実質的な相違点とはいえない。 
　また仮に、相違点だと認定したとしても、引用文献１の[0031]の上記記載に基づいて、ＥＭＩを低減するために、接地パッドの端面よりも大きい面積（比較的大きな面積）とすることは、当業者であれば容易になし得た事項である。
　次に、＜相違点２＞について判断する。
　当該相違点は、本願発明が「
基体表面上
基体内
　しかしながら、基体表面上に接地電極を形成することは、平成２７年８月２８日付け拒絶理由通知で引用した国際公開第２０１０／１０３７５６号明細書（図２Ｂを参照。基板裏面のグランドパターンはシールドと認められる金属膜と接続されており、この金属膜は基板表面に形成された配線パターン（図番無）とも接しているから、この基板表面に形成された配線パターンは接地電極の機能を備えるものと認められる。）、同じく拒絶理由通知で引用した特開２００９−２１８４８４号公報（図１９、図２１ないし図２８を参照。外周ビア427は、下側でグランド電極451に接続し、上側の基板表面で金属シールド420と接している電極（図番無）に接続されているから、この基板表面の電極は接地電極の機能を備えるものと認められる。）、更に、特開２００５−２５１８２７号公報（図６参照。基板表面に形成されたグランド電極４は接地電極である。）、特開２００２−３１４０２７号公報（図１ないし図３を参照。基板表面に形成されたアースパターン５は接地電極である。）に記載されているように周知の技術であるから、引用発明の接地パッド（本願発明の「接地電極」に相当。）の形成位置を基板表面上とすることは、当業者であれば容易になし得た事項である。ここで、接地電極を基板表面上に形成した場合、接地電極の上面とシールドと接触していない側面とを導電部材で覆うことは、例えば上記で提示した特開２００２−３１４０２７号公報（図１等参照。）に記載されているようにごく一般的な構成であり、当業者であれば容易になし得た事項である。
　したがって、本願発明は、引用発明および周知技術により当業者が容易になし得たものである。
　そして、本願発明の作用効果も、引用発明および周知技術から当業者が予測できる範囲のものである。
５．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。