(57)【要約】【課題】  重負荷のための小型サイズの電流ミラーを提供する。【解決手段】  そこを流れる電流が入力電流である第１トランジスタを含む入力回路、第１トランジスタのように、同じゲートとソース間の電圧差を有する第２トランジスタを含む出力回路、第１トランジスタと第２トランジスタのドレインとソース間の電圧差に基づいて、出力信号を発生する第１オペアンプ、出力信号に基づいて、第２トランジスタのドレインとソース間の電圧差を調整し、第１トランジスタと第２トランジスタのドレインとソース間の電圧差を等しくする制御回路と、制御電圧と第１トランジスタのドレインとソース間の電圧差に基づいて、第１トランジスタを制御し、第１トランジスタのドレインとソース間の電圧差と制御電圧を等しくする第２オペアンプを含む。【選択図】      図３
0003135667.tif 000002
【実用新案登録請求の範囲】
【請求項１】
第１トランジスタを含み、前記第１トランジスタを流れる電流が入力電流である入力回路、
前記第１トランジスタのように、同じゲートとソース間の電圧差を有する第２トランジスタを含み、前記第２トランジスタを流れる電流が出力電流であり、前記出力電流と前記入力電流間の比率が定数である出力回路、
前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差に基づいて、出力信号を発生する第１オペアンプ、
前記出力信号に基づいて、前記第２トランジスタのドレインとソース間の電圧差を調整し、前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差を等しくする制御回路、および
前記制御電圧と前記第１トランジスタのドレインとソース間の電圧差に基づいて、前記第１トランジスタを制御し、前記第１トランジスタのドレインとソース間の電圧差と前記制御電圧を等しくする第２オペアンプを含み、
前記第１と第２トランジスタは、前記制御電圧を設定することで、３極管領域で動作するように制御される構成とした電流ミラー回路。
【請求項２】
前記制御回路は、前記第１オペアンプの前記出力端子に接続されるゲート、前記第１オペアンプの非反転入力端子と前記第２トランジスタのドレインに接続されるソースと、負荷に接続するための電流ミラーの負荷端子として機能するドレインを有する第３トランジスタを含み、前記負荷に流れる電流は、前記出力電流である請求項１に記載の電流ミラー回路。
【請求項３】
前記第１トランジスタのゲートは、前記第２オペアンプの出力端子に接続され、前記第１トランジスタのドレインは、前記第２オペアンプの非反転入力端子に接続される請求項１に記載の電流ミラー回路。
【請求項４】
前記出力電流と前記入力電流間の比率は、前記第１と第２トランジスタのゲート幅とゲート長の比によって決まる請求項１に記載の電流ミラー回路。
【請求項５】
前記第１、第２と、第３トランジスタは、ＮＭＯＳトランジスタによって実施されることができる請求項１に記載の電流ミラー回路。
【請求項６】
前記第１、第２と、第３トランジスタは、ＰＭＯＳトランジスタによって実施されることができる請求項１に記載の電流ミラー回路。
【請求項７】
複数の発光ダイオード、および
第１トランジスタを含み、前記第１トランジスタを流れる電流が入力電流である入力回路、
前記第１トランジスタのように、同じゲートとソース間の電圧差を有する第２トランジスタを含み、前記第２トランジスタを流れる電流が出力電流であり、前記出力電流と前記入力電流間の比率が定数である出力回路、
前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差に基づいて、出力信号を発生する第１オペアンプ、
前記出力信号に基づいて、前記第２トランジスタのドレインとソース間の電圧差を調整し、前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差を等しくし、前記発光ダイオードに接続して前記出力電流を前記発光ダイオードに提供する負荷端子を有する制御回路、および
制御電圧と前記第１トランジスタのドレインとソース間の電圧差に基づいて、前記第１トランジスタを制御し、前記第１トランジスタのドレインとソース間の電圧差と前記制御電圧を等しくする第２オペアンプを含み、
前記第１と第２トランジスタは、前記制御電圧を設定することで、３極管領域で動作するように制御される構成とした電流ミラー回路を含む発光装置。
【請求項８】
前記制御回路は、前記第１オペアンプの前記出力端子に接続されるゲート、前記第１オペアンプの非反転入力端子と前記第２トランジスタのドレインに接続されるソースと、前記負荷端子として機能するドレインを有する第３トランジスタを含む請求項７に記載の発光装置。
【請求項９】
前記第１トランジスタのゲートは、前記第２オペアンプの出力端子に接続され、前記第１トランジスタのドレインは、前記第２オペアンプの非反転入力端子に接続される請求項７に記載の発光装置。
【請求項１０】
前記出力電流と前記入力電流間の比率は、前記第１と第２トランジスタのゲート幅とゲート長の比によって決まる請求項７に記載の発光装置。
【請求項１１】
前記第１、第２と、第３トランジスタは、ＮＭＯＳトランジスタによって実施されることができる請求項７に記載の発光装置。
【請求項１２】
前記第１、第２と、第３トランジスタは、ＰＭＯＳトランジスタによって実施されることができる請求項７に記載の発光装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、発光装置に関し、特に、重負荷（ｈｅａｖｙ  ｌｏａｄｉｎｇ）のための電流ミラー回路に関するものである。
【背景技術】
【０００２】
図１は、ＮＭＯＳトランジスタのドレインソース電圧ＶＤＳ、ゲートソース電圧ＶＧＳと、ドレイン電流ｉＤ間の関係を表している。ＶＤＳは、ＮＭＯＳトランジスタのドレインとソース間の電圧差を表しており、ＶＧＳは、ＮＭＯＳトランジスタのゲートとソース間の電圧差を表している。Ｖｔは、ＮＭＯＳトランジスタのスレッショルド電圧を表している。ＶＤＳ＜（ＶＧＳ−Ｖｔ）の時、ＮＭＯＳトランジスタは、３極管領域で動作し、ＮＭＯＳトランジスタのドレイン電流（ｉＤ）は、
【０００３】
【数１】
0003135667.tif 000003
と等しい。ＶＤＳ＞（ＶＧＳ−Ｖｔ）の時、ＮＭＯＳトランジスタは、飽和領域で動作し、ｉＤは、
【０００４】
【数２】
0003135667.tif 000004
と等しい。図１と公式に示すように、ＮＭＯＳトランジスタのドレイン電流（ｉＤ）は、ＮＭＯＳトランジスタのゲートとソース間の電圧差（ＶＧＳ）に伴って増加する。
【０００５】
図２は、従来の電流ミラーを表し、同じゲートとソース間の電圧差（ＶＧＳ）、同じ電荷キャリア移動度（μｎ）、同じ単位当たりのゲート酸化物電気容量と、同じ１：Ｎの比率であるゲート幅とゲート長の比（Ｗ／Ｌ）を有する２つのＮＭＯＳトランジスタ２０２と２０４を含む。ＮＭＯＳトランジスタ２０２のドレインとゲートは、接続され、飽和領域で動作する。ＮＭＯＳトランジスタ２０２を流れる電流はＩである。ＮＭＯＳトランジスタ２０４は、負荷電流（ＩＬ）がＮＭＯＳトランジスタ２０２を流れる電流のＮ倍（ＩＬ＝ＮＩ）を確保するために、飽和領域で動作しなければならない。電流ミラー２００は、負荷２０６のための電位（ＶＤＤ−ＶＤＳ）を提供する。ＮＭＯＳトランジスタ２０４のドレインとソース間の電圧差（ＶＤＳ）は、負荷２０６のための十分な電位を提供するために限定（ｆｉｎｉｔｅ）されなければならない。図１に示すように、ドレインとソース間の低電圧差（ＶＤＳ）の飽和領域で動作するには、ＮＭＯＳトランジスタ２０４のゲートとソース間の電圧差（ＶＧＳ）は、非常に低くなければならない。この時、ドレイン（ｉＤ）を流れる電流が対応して低くなる。大電流の負荷電流ＩＬを提供するために、従来の解決法は、ＮＭＯＳトランジスタ２０４のサイズを増加する。しかし、小型の集積回路を好む現在の傾向では、増加されたトランジスタのサイズは、問題がある。よって、負荷のための十分な電位を提供する重負荷（大電流の負荷電流）のための新しい電流ミラーが求められる。
【考案の開示】
【考案が解決しようとする課題】
【０００６】
負荷に十分な電位を提供する重負荷のための小型サイズの電流ミラーを提供する。
【課題を解決するための手段】
【０００７】
このような電流ミラーの１つの実施例は、入力回路、出力回路、第１オペアンプ、制御回路と、第２オペアンプを含む。入力回路は、第１トランジスタを含む。第１トランジスタを流れる電流は、入力電流である。出力回路は、第１トランジスタのように、同じゲートとソース間の電圧差を有する第２トランジスタを含む。第２トランジスタを流れる電流は、出力電流である。出力電流と入力電流間の比率は、定数である。第１オペアンプは、第１トランジスタと第２トランジスタのドレインとソース間の電圧差に基づいて、出力信号を発生する。制御回路は、出力信号に基づいて、第２トランジスタのドレインとソース間の電圧差を調整し、第１トランジスタと第２トランジスタのドレインとソース間の電圧差を等しくする。第２オペアンプは、第１トランジスタのドレインとソース間の電圧差と制御電圧に基づいて、第１トランジスタを制御し、第１トランジスタのドレインとソース間の電圧差と制御電圧を等しくする。第１と第２トランジスタは、制御電圧を設定することで、３極管領域で動作するように制御されることができる。
【０００８】
制御回路は、第３トランジスタを含む。第３トランジスタのゲートは、第１オペアンプの出力端子に接続される。第３トランジスタのソースは、第１オペアンプの非反転入力端子と第２トランジスタのドレインに接続される。第３トランジスタのドレインは、電流ミラーの負荷端子である。負荷端子は、端子に接続することができる。出力電流は、負荷を流れる。第１トランジスタのゲートは、第２オペアンプの出力端子に接続される。第１トランジスタのドレインは、第２オペアンプの非反転入力端子に接続される。出力電流と入力電流間の比率は、第１と第２トランジスタのゲート幅とゲート長の比によって決まる。１つの実施例では、第１、第２、第３トランジスタは、ＮＭＯＳトランジスタによって実施されることができる。もう１つの実施例では、第１、第２、第３トランジスタは、ＰＭＯＳトランジスタによって実施されることができる。
【０００９】
本考案の１つの実施例では、負荷は、複数の直列接続された発光ダイオードであることができる。第２トランジスタが３極管領域で動作されることから、第２トランジスタのドレインとソース間の電圧差は、非常に低い。第２トランジスタのドレインとソース間の電圧差が増加するにつれ、電流ミラーの負荷端子に接続された発光ダイオードの総数は、それに応じて増加する。
【考案の効果】
【００１０】
従来の集積回路の設計では、図２に示すトランジスタ２０４に類似の複数の出力トランジスタが図２に示すトランジスタ２０２に類似の単一の入力トランジスタに接続され、複数の負荷のための複数の出力電流を発生する。勾配効果は、入力トランジスタから遠く離れて出力トランジスタで起こる。勾配効果により、出力トランジスタと入力トランジスタは、異なるゲートとソース間の電圧差（ＶＧＳ）有する。従来の電流ミラーに置き換える上述の技術の応用は、トランジスタのゲートとソース間の電圧差（ＶＧＳ）を増加することで高出力電流を提供する。高いＶＧＳにより、勾配効果によって生じたＶＧＳの変化は、ごく少量で、出力電流の変化は、無視することができる。
【考案を実施するための最良の形態】
【００１１】
本考案についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１２】
図３は、本考案の電流ミラーの実施例を表しており、入力回路３０２、出力回路３０４、第１オペアンプ３０６、制御回路３０８と、第２オペアンプ３１０を含む。入力回路３０２は、第１ＮＭＯＳトランジスタＭｎ１を含む。入力電流（Ｉ）は、第１ＮＭＯＳトランジスタＭｎ１を流れる。出力回路３０４は、第２ＮＭＯＳトランジスタＭｎ２を含む。出力電流（ＩＬ）は、第２ＮＭＯＳトランジスタＭｎ２を流れる。入力電流（Ｉ）と出力電流（ＩＬ）間の比率は、Ｎであり、定数である。第１ＮＭＯＳトランジスタＭｎ１のゲートは、第２オペアンプ３１０の出力端子に接続される。第１ＮＭＯＳトランジスタＭｎ１のドレインは、第２オペアンプ３１０の非反転入力端子に接続される。第１と第２ＮＭＯＳトランジスタＭｎ１とＭｎ２は、同じゲートとソース間の電圧差（ＶＧＳ）を有する。第１ＮＭＯＳトランジスタＭｎ１と第２ＮＭＯＳトランジスタＭｎ２のゲート幅とゲート長の比（Ｗ／Ｌ）は、１：Ｎの比率である。第１オペアンプ３０６は、第１ＮＭＯＳトランジスタＭｎ１と第２ＮＭＯＳトランジスタＭｎ２のドレインとソース間の電圧差（ＶＤＳ１とＶＤＳ２）に基づいて、出力信号３１２を発生する。制御回路３０８は、出力信号３１２に基づいて、第２ＮＭＯＳトランジスタＭｎ２のドレインとソース間の電圧差（ＶＤＳ２）を調整し、第２ＮＭＯＳトランジスタＭｎ２のドレインとソース間の電圧差（ＶＤＳ２）は、第１ＮＭＯＳトランジスタＭｎ１のドレインとソース間の電圧差（ＶＤＳ１）と等しくされる。図３に示す実施例では、制御回路３０８は、第１オペアンプ３０６の出力端子に接続されたゲート、第１オペアンプ３０６の非反転入力端子と第２ＮＭＯＳトランジスタＭｎ２のドレインに接続されたソースを有する第３ＮＭＯＳトランジスタＭｎ３を含み、ドレインは、電流ミラー３００の負荷端子として機能する。負荷３１４は、負荷端子に接続される。出力電流ＩＬは、負荷３１４を流れる。制御電圧ＶＣと第１ＮＭＯＳトランジスタＭｎ１のドレインとソース間の電圧差（ＶＤＳ１）に基づいて、第２オペアンプ３１０が第１ＮＭＯＳトランジスタＭｎ１を制御し、第１ＮＭＯＳトランジスタＭｎ１のドレインとソース間の電圧差（ＶＤＳ１）と制御電圧ＶＣを等しくする。
【００１３】
第１ＮＭＯＳトランジスタＭｎ１と第２ＮＭＯＳトランジスタＭｎ２のドレインとソース間の電圧差（ＶＤＳ１とＶＤＳ２）は、電流ミラー３００によって、制御電圧ＶＣと等しくされ、第１と第２ＮＭＯＳトランジスタＭｎ１とＭｎ２は、同じゲートとソース間の電圧差（ＶＧＳ）を有する。よって、第１と第２ＮＭＯＳトランジスタＭｎ１とＭｎ２は、制御電圧ＶＣを適当に設定することで、３極管領域で動作されることができる。第１と第２ＮＭＯＳトランジスタＭｎ１とＭｎ２が３極管領域で動作する時、入力電流Ｉは、
【００１４】
【数３】
0003135667.tif 000005
であり、出力電流ＩＬは、
【００１５】
【数４】
0003135667.tif 000006
である。制御電圧ＶＣが非常に低いことができることから、制御電圧ＶＣと等しい第２ＮＭＯＳトランジスタＭｎ２のドレインとソース間の電圧差（ＶＤＳ１とＶＤＳ２）は、非常に低く、よって、負荷３１４のための十分な電位（ＶＤＤ−ＶＤＳ２）がある。図２に示す従来の電流ミラー２００に比べて、本考案のもう１つの利点は、図１に示す従来の電流ミラーのように、本考案の第１と第２ＮＭＯＳトランジスタ（Ｍｎ１とＭｎ２）を飽和領域で動作するように限定する必要がないことから、第１と第２トランジスタのゲートとソース間の電圧差（図３に表示）は、高いことができる。高い負荷電流ＩＬが要求された時、電流ミラー３００は、第１と第２トランジスタ（Ｍｎ１とＭｎ２）のサイズを増加せず、第１と第２トランジスタのゲートとソース間の電圧差（ＶＧＳ）を増加する。よって、本考案は、小型で高い出力電流と負荷のための十分な電位を提供する。
【００１６】
図４は、本考案の電流ミラーのもう１つの実施例を表している。電流ミラー４００のトランジスタ（Ｍｐ１、Ｍｐ２と、Ｍｐ３）は、ＰＭＯＳトランジスタである。電流ミラー４００の技術は、電流ミラー３００の技術と似ている。
【００１７】
図５に示すように、発光装置５００が提供される。発光装置５００は、電流ミラー３００（図３に表示）と負荷５０２を含む。この実施例では、負荷５０２は、直列接続された複数の発光ダイオード（ＬＥＤ）で構成される。電流ミラー３００の利点により、負荷端子５０４の電圧レベルは非常に低く、よって、多数のＬＥＤが電源ＶＤＤと負荷端子５０４の間で直列接続される。電流ミラー４００もまた、図５に示すように発光装置５００に提供されることができる。
【００１８】
従来の集積回路の設計では、図２に示すトランジスタ２０４に類似の複数の出力トランジスタが図２に示すトランジスタ２０２に類似の単一の入力トランジスタに接続され、複数の負荷のための複数の出力電流を発生する。勾配効果は、入力トランジスタから遠く離れて出力トランジスタで起こる。勾配効果により、出力トランジスタと入力トランジスタは、異なるゲートとソース間の電圧差（ＶＧＳ）有する。従来の電流ミラーに置き換える上述の技術の応用は、トランジスタのゲートとソース間の電圧差（ＶＧＳ）を増加することで高出力電流を提供する。高いＶＧＳにより、勾配効果によって生じたＶＧＳの変化は、ごく少量で、出力電流の変化は、無視することができる。
【００１９】
以上、本考案の好適な実施例を例示したが、これは本考案を限定するものではなく、本考案の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本考案が保護を請求する範囲は、実用新案登録請求の範囲を基準とする。
【図面の簡単な説明】
【００２０】
【図１】ＮＭＯＳトランジスタのドレインソース電圧ＶＤＳ、ゲートソース電圧ＶＧＳと、ドレイン電流ｉＤ間の関係を表している。
【図２】従来の電流ミラーを表している。
【図３】本考案の電流ミラーの実施例を表している。
【図４】本考案の電流ミラーのもう１つの実施例を表している。
【図５】本考案の発光装置を表している。
【符号の説明】
【００２１】
２００          従来の電流ミラー
２０２、２０４  ＮＭＯＳトランジスタ
２０６、５０２、３１４  負荷
３００          電流ミラー
３０２          入力回路
３０４          出力回路
３０６          第１オペアンプ
３０８          制御回路
３１０          第２オペアンプ
３１２          出力信号
４００          電流ミラー
５０４          負荷端子
Ｉ              入力電流
ＩＬ            出力電流
ＶＣ            制御電圧
Ｍｎ１，Ｍｎ２，Ｍｎ３  第１、第２、第３  ＮＭＯＳトランジスタ
ＶＤＤ           電源
ＶＤＳ１，ＶＤＳ２  ドレインとソース間の電圧差
ＶＧＳ            ゲートとソース間の電圧差
【図１】
0003135667.tif 000007
【図２】
0003135667.tif 000008
【図３】
0003135667.tif 000009
【図４】
0003135667.tif 000010
【図５】
0003135667.tif 000011
【手続補正書】
【提出日】平成19年7月19日(2007.7.19)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
第１トランジスタを含み、前記第１トランジスタを流れる電流が入力電流である入力回路、
前記第１トランジスタのように、同じゲートとソース間の電圧差を有する第２トランジスタを含み、前記第２トランジスタを流れる電流が出力電流であり、前記出力電流と前記入力電流間の比率が定数である出力回路、
前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差に基づいて、出力信号を発生する第１オペアンプ、
前記出力信号に基づいて、前記第２トランジスタのドレインとソース間の電圧差を調整し、前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差を等しくする制御回路、および
第２オペアンプの入力である制御電圧と前記第１トランジスタのドレインとソース間の電圧差に基づいて、前記第１トランジスタを制御し、前記第１トランジスタのドレインとソース間の電圧差と前記制御電圧を等しくする第２オペアンプを含み、
前記第１と第２トランジスタは、前記制御電圧を設定することで、３極管領域で動作するように制御される構成とした電流ミラー回路。
【請求項２】
前記制御回路は、前記第１オペアンプの前記出力端子に接続されるゲート、前記第１オペアンプの非反転入力端子と前記第２トランジスタのドレインに接続されるソースと、負荷に接続するための電流ミラーの負荷端子として機能するドレインを有する第３トランジスタを含み、前記負荷に流れる電流は、前記出力電流である請求項１に記載の電流ミラー回路。
【請求項３】
前記第１トランジスタのゲートは、前記第２オペアンプの出力端子に接続され、前記第１トランジスタのドレインは、前記第２オペアンプの非反転入力端子に接続される請求項１に記載の電流ミラー回路。
【請求項４】
前記出力電流と前記入力電流間の比率は、前記第１と第２トランジスタのゲート幅とゲート長の比によって決まる請求項１に記載の電流ミラー回路。
【請求項５】
前記第１、第２と、第３トランジスタは、ＮＭＯＳトランジスタによって実施されることができる請求項１に記載の電流ミラー回路。
【請求項６】
前記第１、第２と、第３トランジスタは、ＰＭＯＳトランジスタによって実施されることができる請求項１に記載の電流ミラー回路。
【請求項７】
複数の発光ダイオード、および
第１トランジスタを含み、前記第１トランジスタを流れる電流が入力電流である入力回路、
前記第１トランジスタのように、同じゲートとソース間の電圧差を有する第２トランジスタを含み、前記第２トランジスタを流れる電流が出力電流であり、前記出力電流と前記入力電流間の比率が定数である出力回路、
前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差に基づいて、出力信号を発生する第１オペアンプ、
前記出力信号に基づいて、前記第２トランジスタのドレインとソース間の電圧差を調整し、前記第１トランジスタと前記第２トランジスタのドレインとソース間の電圧差を等しくし、前記発光ダイオードに接続して前記出力電流を前記発光ダイオードに提供する負荷端子を有する制御回路、および
第２オペアンプの入力である制御電圧と前記第１トランジスタのドレインとソース間の電圧差に基づいて、前記第１トランジスタを制御し、前記第１トランジスタのドレインとソース間の電圧差と前記制御電圧を等しくする第２オペアンプを含み、
前記第１と第２トランジスタは、前記制御電圧を設定することで、３極管領域で動作するように制御される構成とした電流ミラー回路を含む発光装置。
【請求項８】
前記制御回路は、前記第１オペアンプの前記出力端子に接続されるゲート、前記第１オペアンプの非反転入力端子と前記第２トランジスタのドレインに接続されるソースと、前記負荷端子として機能するドレインを有する第３トランジスタを含む請求項７に記載の発光装置。
【請求項９】
前記第１トランジスタのゲートは、前記第２オペアンプの出力端子に接続され、前記第１トランジスタのドレインは、前記第２オペアンプの非反転入力端子に接続される請求項７に記載の発光装置。
【請求項１０】
前記出力電流と前記入力電流間の比率は、前記第１と第２トランジスタのゲート幅とゲート長の比によって決まる請求項７に記載の発光装置。
【請求項１１】
前記第１、第２と、第３トランジスタは、ＮＭＯＳトランジスタによって実施されることができる請求項７に記載の発光装置。
【請求項１２】
前記第１、第２と、第３トランジスタは、ＰＭＯＳトランジスタによって実施されることができる請求項７に記載の発光装置。