(57)【要約】【課題】ＰＣＩｅ拡張性を有するハーフサイズＰＣＩのＣＰＵカード及びコンピュータを提供する。【解決手段】ハーフサイズＰＣＩのＣＰＵカードにはそれぞれＰＣＩ及びＰＣＩｅバス基準に準拠するゴールデンフィンガーが設けられている。ゴールデンフィンガーの回線はハーフサイズＰＣＩのＣＰＵカードのＰＣＩ及びＰＣＩｅバス基準を許容するサウスブリッジチップの対応位置に接続され、ハーフサイズＰＣＩのＣＰＵカードはゴールデンフィンガーによってバックプレーンに設けられている対応のスロットに挿入接続することができる。ＰＣＩｅバス基準に準拠するゴールデンフィンガーはバックプレーンに布設されている拡張回線を通じ、バックプレーンに設けられているＰＣＩｅバス基準に準拠する少なくとも一つの拡張スロットと電気的接続を形成する。【選択図】図５
0003128932.tif 000002
【実用新案登録請求の範囲】
【請求項１】
プリント回路板と、
前記プリント回路板の一側面位置に設けられてサウスブリッジチップに接続されているＰＣＩゴールデンフィンガーと、
直線的に配列されているプリント回路板のＰＣＩゴールデンフィンガーと同じ側の位置に設けられ、かつサウスブリッジチップに接続されているＰＣＩｅゴールデンフィンガーと、
を備えるＰＣＩｅ拡張性を有するハーフサイズＰＣＩのＣＰＵカード。
【請求項２】
プリント回路板と、
前記プリント回路板に平行に設けられ、ピンがプリント回路板に布設されている回線を通って互いに電気的接続を形成する複数個のＰＣＩスロットと、
前記プリント回路板に設けられ、それぞれ一つのＰＣＩスロットと直線的に配列して組み合せられる少なくとも一つのＰＣＩｅスロットと、
前記プリント回路板に設けられ、ピンがプリント回路板に布設されている拡張回線を通ってそれぞれＰＣＩｅスロットのピンと電気的接続を形成する少なくとも一つのＰＣＩｅ拡張スロットと、
一方の側は直線的に配列され、それぞれプリント回路板の対応するＰＣＩスロット及びＰＣＩｅスロットとの挿入に用いられるＰＣＩゴールデンフィンガー及びＰＣＩｅゴールデンフィンガーが設けられ、ＰＣＩゴールデンフィンガー及びＰＣＩｅゴールデンフィンガーはそれぞれ第一ハーフサイズＰＣＩのＣＰＵカードの第一サウスブリッジチップに接続される少なくとも一つのハーフサイズＰＣＩのＣＰＵカードと、
を備えるＰＣＩｅ拡張性を有するコンピュータ。
【請求項３】
一方の側にはプリント回路板の対応するＰＣＩスロットへの挿入に用いられるＰＣＩゴールデンフィンガーが設けられ、ＰＣＩゴールデンフィンガーは第二ハーフサイズＰＣＩのＣＰＵカードの第二サウスブリッジチップに接続される少なくとも一つの第二ハーフサイズＰＣＩのＣＰＵカードが含まれる請求項２記載のコンピュータ。
【請求項４】
プリント回路板と、
前記プリント回路板に平行に設けられ、ピンがプリント回路板に布設されている回線を通って互いに電気的接続を形成する複数個のＰＣＩスロットと、
前記プリント回路板に設けられ、一つのＰＣＩスロットと直線的に配列されて組み合せられる少なくとも一つのＰＣＩｅスロットと、
前記プリント回路板に設けられ、ピンがプリント回路板に布設されている拡張回線を通ってＰＣＩｅスロットのピンと電気的接続を形成する少なくとも一つのＰＣＩｅ拡張スロットと、
一方の側にはプリント回路板の対応するＰＣＩスロットとの挿入に用いられるＰＣＩゴールデンフィンガーが設けられ、ＰＣＩゴールデンフィンガーはサウスブリッジチップに接続される少なくとも一つのハーフサイズＰＣＩのＣＰＵカードと、
を備えるＰＣＩｅ拡張性を有するコンピュータ。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案はハーフサイズＰＣＩのＣＰＵカード及びコンピュータに関し、特にＰＣＩｅ拡張性を有するハーフサイズＰＣＩのＣＰＵカード及びコンピュータを指し、そのハーフサイズＰＣＩのＣＰＵカードは、ＰＣＩｅバスのホットプラグ及び広帯域幅特性を用い、バックプレーンに設けられているＰＣＩｅバス基準に準拠する少なくとも一つの周辺機器に対して高効率の操作制御処理及びデータ伝送を行う。
【背景技術】
【０００２】
外部連係（Peripheral Component Interconnect：以下略してＰＣＩと称す）バス基準はコンピュータのメインボードと周辺機器を接続するバス基準であり、一般にＰＣＩバス基準に準拠する機器は、コンピュータのメインボードとの接続方式の違いにより、次の二つの形式に分類される。
（１）集積回路の形式で直接メインボードに設置し、ＰＣＩ規格において「プレーナーデバイス」（planar device）と称す。
（２）インタフェースカードの形式でメインボードのスロットに挿入接続し、挿入後直ちに使用可能である。
【０００３】
ＰＣＩバス基準はアメリカのインテル社が１９９０年前後に研究開発を開始し、１９９２年６月２２日インテル社はＰＣＩ１．０基準を発表したが、その基準はエレメント級の規格に限られ、１９９３年４月３０日ＰＣＩ−ＳＩＧがＰＣＩ２．０基準を発表してから、初めてコネクタとメインボードのスロット間の基準を築き上げた。その後、ＰＣＩ基準は直ちにサーボメカニズムに応用され、これまでのＭＣＡ及びＥＩＳＡに取って代わり、サーボメカニズムの拡張バスの唯一の選択肢となっている。主流のパーソナルコンピュータにおいて、ＰＣＩ基準は徐々にＶＥＳＡローカルバス（ＶＬＢ）に取って代わり、１９９４年後期に至り、二代目ペンティアムコンピュータが送り出されてから、その基準は市場において大きな成果を収めた。１９９６年、ＶＬＢはＰＣ市場から撤退し、製造メーカはＰＣＩ基準を４７６コンピュータに応用した。その後、ＥＩＳＡ基準はＰＣＩ基準と共存して２０００年まで使用されるが、後続バージョンのＰＣＩ基準が断続的に送り出され、新しい機能の追加によって性能が向上し、２００４年にインテル社がＰＣＩＥｘｐｒｅｓｓの直列バス基準を送り出してから、メインボードの製造メーカは逐次伝統的なＰＣＩスロットの使用を減らし、ＰＣＩＥｘｐｒｅｓｓのインタフェースを導入している。
【０００４】
ＰＣＩＥｘｐｒｅｓｓ（以下略してＰＣＩｅと称す）はＰＣＩバスの一種であり、それは現行のＰＣＩ編成概念及び通信基準をそのまま用いるが、より快速な序列通信システムを備えており、一般にＰＣＩｅは内部連係だけに応用される。ＰＣＩｅバスは現行のＰＣＩバスに基づいているため、ソフトウェアを改修しなくても物理層を改修するだけで現行のＰＣＩバスをＰＣＩｅバスに転換することができる。また、ＰＣＩｅバスはより速い伝送速度を有しているので、ＡＧＰ及びＰＣＩを含むほとんどすべての現行の内部バスに取って代わることができ、インテル社は将来一つのＰＣＩｅバスコントローラを用いてすべての周辺機器とのデータ交換が可能となり、現行のサウスブリッジチップまたはノースブリッジチップに取って代わるものと期待している。
【０００５】
これだけでなく、ＰＣＩｅバス規格の主要部分はコンピュータ内部すべてのバスの伝送速度を向上するために設計されたものであるため、その広帯域幅路には多種の異なる規格基準があり、例えばＰＣＩｅｘ１６は特にディスプレーカードのために設計されたものである。ＰＣＩｅバスとＰＣＩバスの最大の違いは、ＰＣＩｅバスの接続は二方向序列の点対点接続基礎の伝送通路に築かれ、異なるデータの伝送及び受信は異なる伝送通路を使用するため、各通路は四つのデータを操作することができる。そのため、二つのＰＣＩｅ機器間の接続は「リンク」状態となり、一組またはより多くの伝送通路に形成され、すなわち各機器は少なくとも一つの伝送通路（ｘ１）のリンクを支援し、あるいは２、４、７、１６または３２個の伝送通路のリンクをもってよりよい二方向の許容性を提供することができる。逆に、ＰＣＩの接続はバスの制御に属し、すべての機器は一つの片方向３２程度の平行バスを共に分かち合っている。
【０００６】
従来、工業コンピュータまたはサーボメカニズムには、ともにバックプレーンが設けられ、図１に示すように、そのバックプレーン１０はプリント回路板であり、その上に平行に複数個のスロット１１が備えられ、各スロット中の各ピンはバックプレーン１０に備えられた回線１２を通って互いに電気的接続を形成し、一般に、各スロット１１中の各ピンの規格、例えばサイズ及び数はコンピュータのメインボード及び周辺機器を接続するバスの基準、例えばＰＣＩバス基準に準拠しなければならない。このように、使用者は実際の需要によって各スロット１１にＰＣＩバス基準に準拠するＣＰＵカードを挿入接続することができる。本考案は以下の説明において、この種のＰＣＩバス基準に準拠するＣＰＵカードを略して「ＰＣＩのＣＰＵカード」と称する。
【０００７】
一般に、ＣＰＵカードは一台のコンピュータに相当し、それには実際の需要に応じてコンピュータの正常動作に必要なすべてのインタフェース、例えばＶＧＡのビデオコントロールエレメント、ＣＯＭ１、ＣＯＭ２及びＣＯＭ２の通信コントロールエレメント及びインタフェース、ＬＰＴプリンタのコントロールエレメント及びインタフェース、フロッピドライブのコントロールエレメント及びインタフェース、オーディオコントロールエレメント及びインタフェース、ＤＶＤ信号の入力／出力インタフェース、ＬＣＤディスプレーのコントロールエレメント及びインタフェース、並びにＵＳＢ伝送インタフェース等が設けられている。図２のＣＰＵカード２０の主要部はＣＰＵ２１、ノースブリッジ（North Bridge）チップ２２及びサウスブリッジ（South Bridge）チップ２３から構成され、ノースブリッジチップ２２はそれぞれＣＰＵ２１及びサウスブリッジチップ２３に接続され、並びに図示しないメモリ及びビデオカード等エレメントとの接続を担い、ＣＰＵ２１とメモリ及びビデオカード等エレメント間の高速信号の伝送、及びＣＰＵ２１とサウスブリッジチップ２３間の通信の処理に用いられる。サウスブリッジチップ２３はＰＣＩバス２４、図示しないリールタイムクロック、図示しない電源管理システム、図示しないＵＳＢ伝送インタフェース及びその他装置との接続を担い、低速信号の伝送の処理に用いられ、並びにノースブリッジチップ２２とＣＰＵ２１の連係を通じて、ＣＰＵ２１とＰＣＩバス２４のゴールデンフィンガー２５間の通信を処理する。
【０００８】
近年来、ＰＣＩｅバスには、ホットプラグ、熱交換対策、及び高い伝送効率の特性があり、かつすでに逐次ＰＣＩバスに取って代わり、各種サウスブリッジチップ及び周辺機器に応用されていることを考慮し、サウスブリッジチップの製造メーカは、この傾向に順応して新しく送り出されるサウスブリッジチップの中にＰＣＩｅバスを許容するインタフェースの設計を取り入れ、それをサウスブリッジチップの拡張バスとし、その他ＰＣＩｅバスを許容する高速周辺機器の接続に用いられる。ところが、普遍的に工業コンピュータまたはサーボメカニズムに使用されるハーフサイズＰＣＩのＣＰＵカードの寸法は一定した寸法範囲に制限されているので、それらハーフサイズＰＣＩのＣＰＵカードにはＰＣＩｅバスを許容する新型のサウスブリッジチップが使用されているが、寸法の制限を受けてその上にＰＣＩｅバスの拡張スロットを増設することができず、そのために従来のハーフサイズＰＣＩのＣＰＵカード及びそのバックプレーンにはともにＰＣＩｅバスを許容する拡張スロットが設計されておらず、したがってそのハーフサイズＰＣＩのＣＰＵカードにＰＣＩｅバスを許容する高速周辺機器（以下略してＰＣＩｅ周辺機器と称す）を拡張することができなくなる。このように、工業コンピュータまたはサーボメカニズムの従来のハーフサイズＰＣＩのＣＰＵカード及びそのバックプレーンに拡張可能なＰＣＩｅ周辺機器の能力が備え、伝送及び操作制御の効率を如何にして向上するかは、業者が努力して研究改善する重要な課題になっている。
【考案の開示】
【考案が解決しようとする課題】
【０００９】
従来のハーフサイズＰＣＩのＣＰＵカード及びそのバックプレーンにＰＣＩｅ周辺機器が拡張できない欠点を考慮し、本考案の考案者は長期間の努力研究と実験を経て本考案にいたった。
本考案の目的は、ＰＣＩｅ拡張性を有するハーフサイズＰＣＩのＣＰＵカード及びコンピュータを開発設計し、ハーフサイズＰＣＩのＣＰＵカードのＰＣＩｅ周辺機器に対する拡張性を効果的に引き上げることにある。
【課題を解決するための手段】
【００１０】
本考案の目的の一つは、ＰＣＩｅ拡張性を有するハーフサイズＰＣＩのＣＰＵカードの提供であり、そのハーフサイズＰＣＩのＣＰＵカードにはそれぞれＰＣＩ及びＰＣＩｅバス基準のゴールデンフィンガーが設けられ、その各ゴールデンフィンガーの回線はハーフサイズＰＣＩのＣＰＵカードのＰＣＩ及びＰＣＩｅバス基準を許容するサウスブリッジチップの対応位置に接続され、それによってそのハーフサイズＰＣＩのＣＰＵカードは、それらゴールデンフィンガーによってバックプレーンに設けられているＰＣＩ及びＰＣＩｅスロットに挿入接続することができる。
【００１１】
本考案のもう一つの目的は、ＰＣＩｅ拡張性を有するコンピュータのバックプレーンの提供であり、そのコンピュータのバックプレーンには平行してＰＣＩバス基準に準拠する複数のスロット、及びＰＣＩｅバス基準に準拠する少なくとも一つのスロットが設けられ、その中の少なくとも一つのＰＣＩｅスロットは一つのＰＣＩスロットと直線配列的に組み合せられ、その各ＰＣＩスロット中のピンはバックプレーンに布設されている回線を通じて互いに電気的接続を形成し、そのバックプレーンには更に少なくとも一つのＰＣＩｅバス基準に準拠する拡張スロットが設けられ、そのＰＣＩｅ拡張スロット中のピンはバックプレーンに布設されている拡張回線を通じてＰＣＩｅスロット中のピンと電気的接続を形成している。このように、使用者は実際の要求に応じて、バックプレーンに直線的に配列される対応のＰＣＩスロット及びＰＣＩｅスロットの中に必要なハーフサイズＰＣＩのＣＰＵカードを挿入接続し、並びにそのＰＣＩｅ拡張スロットにＰＣＩｅバス基準に準拠する周辺機器を挿入接続し、それによってそのハーフサイズＰＣＩのＣＰＵカードはＰＣＩｅスロットを用い、順次、拡張回線を通じてＰＣＩｅ拡張スロットに挿入接続されている周辺機器に対して高効率の操作制御処理及びデータの伝送を行い、有効にハーフサイズＰＣＩのＣＰＵカードの拡張性を向上することができる。
【考案を実施するための最良の形態】
【００１２】
図３に示すとおり、従来のハーフサイズＰＣＩのＣＰＵカード３０の一方の側にはすべてＰＣＩバス基準に準拠するゴールデンフィンガー３１が設けられ、そのためにハーフサイズＰＣＩのＣＰＵカード３０はＰＣＩゴールデンフィンガー３１によって従来のコンピュータまたはサーボメカニズムのバックプレーンの対応するＰＣＩスロットに挿入接続される。従来のハーフサイズＰＣＩのＣＰＵカード３０のＰＣＩゴールデンフィンガー３１が設けられている一方の側にはＰＣＩゴールデンフィンガー３１の外側に、若干の使用されていないスペース３２が形成されているため、本考案の実施例ではこのペース３２を利用してハーフサイズＰＣＩのＣＰＵカードにＰＣＩｅ周辺機器の拡張性の向上を図る。
【００１３】
本考案の実施例では、ＰＣＩｅ拡張性を有するハーフサイズＰＣＩのＣＰＵカード及びコンピュータにおいて、図３に示すとおりその主要部は従来のハーフサイズＰＣＩのＣＰＵカード３０の一方の側に形成される未使用のスペース３２を利用している。また、図４に示すとおり、本実施例のハーフサイズＰＣＩのＣＰＵカード４０のプリント回路板の一方の面には、それぞれＰＣＩバス基準に準拠するゴールデンフィンガー４１、及びＰＣＩｅバス基準に準拠するゴールデンフィンガー４２が設けられ、そのハーフサイズＰＣＩのＣＰＵカード４０にはＣＰＵ４３、ノースブリッジチップ４４及びサウスブリッジチップ４５が含まれている。それには実際の要求に応じてコンピュータの正常動作に必要な制御エレメント及びインタフェースが設けられ、ノースブリッジチップ４４はそれぞれＣＰＵ４３及びサウスブリッジチップ４５と接続し、ハーフサイズＰＣＩのＣＰＵカード４０に設けられている。図示しないメモリ及びビデオカード等エレメントとの接続を担って高速の信号伝送の処理に用いられ、サウスブリッジチップ４５はハーフサイズＰＣＩのＣＰＵカード４０に布設されている回線を通じてそれぞれＰＣＩゴールデンフィンガー４１、ＰＣＩｅゴールデンフィンガー４２及びその他の装置、例えば図示しないリールタイムクロック、電源管理システム及びＵＳＢ伝送インタフェースとの接続を担ってその間の信号伝送の処理に用いられ、並びにノースブリッジチップ４４とＣＰＵ４３の互いの連係を通じ、それぞれＣＰＵ４３とＰＣＩゴールデンフィンガー４１及びＰＣＩｅゴールデンフィンガー４２間の通信を処理する。
【００１４】
図５に示すとおり、本実施例中のハーフサイズＰＣＩのＣＰＵカード４０のバックプレーン５０への挿入接続に用いられるのはプリント回路板であり、その上にはＰＣＩバス基準に準拠する複数のスロット５１、及びＰＣＩｅバス基準に準拠する少なくとも一つのスロット５２が設けられ、その各ＰＣＩスロット中のピンはバックプレーン５０に布設されている回線５３を通じて互いに電気的接続を形成している。そのバックプレーン５０にはＰＣＩｅバス基準に準拠する少なくとも一つの拡張スロット５４が設けられ、その各拡張スロット５４中のピンはバックプレーン５０に布設されている拡張回線５５を通じてそれぞれＰＣＩｅスロット５２のピンと電気接続を形成している。実際の要求に応じ、その中の少なくとも一つのＰＣＩｅスロット５２はＰＣＩスロット５１と直線配列的に組み合せられ、それによって図４に示すハーフサイズＰＣＩのＣＰＵカード４０の一方の面に設けられたＰＣＩゴールデンフィンガー４１及びＰＣＩｅゴールデンフィンガー４２はそれぞれバックプレーン５０に設けられている対応のＰＣＩスロット５１及びＰＣＩｅスロット５２に挿入接続することができる。
【００１５】
図４及び図５に示すとおり、使用者は実際の要求に応じて、バックプレーン５０に直線的に配列されたＰＣＩスロット５１及びＰＣＩｅスロット５２に必要なハーフサイズＰＣＩのＣＰＵカード４０を挿入することができる。ＰＣＩｅ拡張スロット５４を通じてＰＣＩｅバス基準に準拠する図示しない周辺機器を挿入し、それによってそのハーフサイズＰＣＩのＣＰＵカード４０はＰＣＩｅスロット５２を用いて順次、拡張回線５５を通り、ＰＣＩｅ拡張スロット５４に挿入接続されている周辺機器に対して高い効率の操作制御処理及びデータの伝送を行い、効果的にハーフサイズＰＣＩのＣＰＵカード４０の拡張性を向上する。
【００１６】
図６及び図７に示すとおり、本考案の実施例をもとに本考案の設計理念を詳細に説明する。
図６に示すとおり、本考案の一実施例において、バックプレーン６０には平行にＰＣＩバス基準に準拠する４個のスロット６１、６２、６３及び６４、及びＰＣＩｅｘ４バス基準に準拠するスロット６５が設けられている。その各ＰＣＩスロット６１、６２、６３及び６４中のピンはバックプレーン６０に布設されている回線６６を通じて互いに電気的接続を形成し、バックプレーン６０には更にＰＣＩｅｘ４バス基準に準拠する拡張スロット６７が設けられ、そのＰＣＩｅｘ４拡張スロット６７中のピンはバックプレーン６０に布設されている拡張回線６８を通じてそのＰＣＩｅスロット６５のピンと電気接続を形成し、かつそのＰＣＩｅスロット６５はＰＣＩスロット６２と直線配列的に組み合せられる。それによってハーフサイズＰＣＩのＣＰＵカードに設けられているＰＣＩゴールデンフィンガー及びＰＣＩｅｘ４ゴールデンフィンガーはそれぞれバックプレーン６０に設けられている対応のＰＣＩスロット６２及びＰＣＩｅｘ４スロット６５に挿入接続することができる。このように、使用者は実際の要求に応じて、そのＰＣＩｅｘ４拡張スロット６７にＰＣＩｅｘ４バス基準に準拠する図示しない周辺機器を挿入し、それによってそのハーフサイズＰＣＩのＣＰＵカード６０はＰＣＩｅｘ４スロット６５を用いて順次、拡張回線６８を通じ、ＰＣＩｅｘ４拡張スロット６７に挿入接続されている周辺機器に対して高い効率の操作制御処理及びデータの伝送を行うことができる。
【００１７】
図７に示すとおり、本考案の別の実施例において、バックプレーン７０には三つのＰＣＩバス基準に準拠するスロット７１、７２及び７３、及びＰＣＩｅｘ４バス基準に準拠するスロット７４一つが平行に設けられ、その各ＰＣＩスロット７１、７２及び７３中のピンはバックプレーン７０に布設されている回線７５を通じて互いに電気的接続を形成し、バックプレーン７０には更に二つのＰＣＩｅｘ１バス基準に準拠する拡張スロット７５及び７６が設けられている。それらＰＣＩｅｘ１拡張スロット７５及び７６中のピンはバックプレーン７０に布設されている拡張回線７７を通じてそのＰＣＩｅｘ４スロット７４のピンと電気接続を形成し、かつそのＰＣＩｅｘ４スロット７４はＰＣＩスロット７２と直線配列的に組み合せられ、それによってハーフサイズＰＣＩのＣＰＵカードに設けられているＰＣＩゴールデンフィンガー及びＰＣＩｅｘ４ゴールデンフィンガーはそれぞれバックプレーン７０に設けられている対応のＰＣＩスロット７２及びＰＣＩｅｘ４スロット７４に挿入接続することができる。このように、使用者は実際の要求に応じて、それらＰＣＩｅｘ１拡張スロット７５及び７６を選択して一つまたは二つのＰＣＩｅｘ１バス基準に準拠する図示しない周辺機器を挿入し、それによってそのハーフサイズＰＣＩのＣＰＵカード７０はＰＣＩｅｘ４スロット７４を用いて順次、拡張回線７７を通じ、ＰＣＩｅｘ１拡張スロット７５及び７６に挿入接続されている周辺機器に対して高い効率の操作制御処理及びデータの伝送を行うことができる。
【００１８】
ここで特に注意することは、上記は本考案の具体的実施例を示したのみであり、本考案が実際に実施される場合はそれに限定されることなく、およそこの技術を熟知する者が本考案の前述の設計理念によってバックプレーンでのＰＣＩスロット、ＰＣＩｅスロット及びＰＣＩｅ拡張スロットの数、ＰＣＩｅの伝送通路数、すなわち２、４、７、１６または３２の伝送通路、及び配列的な組み合わせを変更して完成した設計は、そのハーフサイズＰＣＩのＣＰＵカードがバックプレーンに設けられているＰＣＩｅスロットを用い、順次、バックプレーンの拡張回線を通り、バックプレーンのＰＣＩｅ拡張スロットに挿入接続されている周辺機器に対して高い効率の操作制御処理及びデータの伝送を行うものであれば、すべて本考案のここに主張保護する範囲に属するものとする。
上記は本考案の具体的実施例を示したのみであり、本考案の特徴はそれに限定されず、いかなるこの技術を熟知する者が本考案の領域内で容易に思い及ぶ変更または改修は、すべて本考案の特許登録請求の範囲に含まれるものとする。
【図面の簡単な説明】
【００１９】
【図１】従来のバックプレーンの枠組み模式図。
【図２】従来のハーフサイズＰＣＩのＣＰＵカードの回路の枠組み模式図。
【図３】従来のハーフサイズＰＣＩのＣＰＵカードの側面模式図。
【図４】本考案の一実施例によるハーフサイズＰＣＩのＣＰＵカードの側面図。
【図５】本考案の一実施例によるバックプレーンの平面図。
【図６】本考案の一実施例によるバックプレーンの平面図。
【図７】本考案の別の実施例によるバックプレーンの平面図。
【符号の説明】
【００２０】
４０：ハーフサイズＰＣＩのＣＰＵカード、４１：ＰＣＩゴールデンフィンガー、４２：ＰＣＩｅゴールデンフィンガー、４３：ＣＰＵ、４４：ノースブリッジチップ、４５：サウスブリッジチップ、５０、６０、７０：バックプレーン、５１、６１、６２、６３、６４、７１、７２、７３：ＰＣＩスロット、５２：ＰＣＩｅスロット、５３、６６、７５：回線、５４：ＰＣＩｅ拡張スロット、５５、６８、７７：拡張回線、６５、７４：ＰＣＩｅｘ４スロット、６６：ＰＣＩｅｘ４拡張スロット、７５、７６：ＰＣＩｅｘ１拡張スロット
【図１】
0003128932.tif 000003
【図２】
0003128932.tif 000004
【図３】
0003128932.tif 000005
【図４】
0003128932.tif 000006
【図５】
0003128932.tif 000007
【図６】
0003128932.tif 000008
【図７】
0003128932.tif 000009