【手続補正書】
【提出日】令和2年9月25日(2020.9.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
本開示の様々な態様について説明した。これらの態様及び他の態様は、以下の特許請求の範囲に含まれる。以下、本開示の例示的実施形態について述べる。
［１］
複数の入力ポートとエンコーダ入力部とを備える製品ステータス同期デバイスを備えるデバイスであって、
前記入力ポートの各々は、複数のレジスタのうちの１つに接続されており、かつ、複数のプロセスステーションのうちの１つにより製品に割り当てられたステータスを示す信号を受信し、前記製品に割り当てられた前記ステータスを前記入力ポートに接続された前記複数のレジスタのうちの１つに登録するように構成されており、
前記複数のプロセスステーションのうちの１つ以上は、処理ラインに沿って所定の場所から異なる距離に配置されており、かつ、前記処理ラインを通って移動する１つ以上の製品を非同期で処理するように構成されており、
前記複数のレジスタの各々は、前記複数の入力ポートのうちの異なる１つに接続されており、かつ、レジスタ長を有し、
各レジスタのレジスタ長は、そのレジスタに接続された前記入力ポートに接続されるように構成された前記複数のプロセスステーションの１つと前記所定の場所との間の、前記処理ラインに沿った距離に対応する長さを有するように構成されており、
各レジスタは、そのレジスタに接続された前記入力ポートにより当該レジスタに登録されている複数のステータスを追跡するように構成されており、
前記エンコーダ入力部は、前記処理ラインを通る前記１つ以上の製品の移動を示す移動信号を受信し、前記移動信号に基づいて、前記複数のレジスタの各々に登録された前記複数のステータスをシフトさせるように構成されている、デバイス。
［２］
前記複数のレジスタの各々は、最終ビット位置を備え、前記複数のレジスタの各々の最終ビット位置は、１つおきの最終ビット位置の最終ビット位置と整列しており、
前記製品ステータス同期デバイスは、前記最終ビット位置の各々において前記製品について示された複数のステータスに基づいて、前記所定の場所に到着した製品について最終ステータスを判定するように構成されている、［１］に記載のデバイス。
［３］
前記製品の前記最終ステータスは、前記製品の前記最終ビット位置の各々において論理「ＯＲ」関数への入力として提供された前記複数のステータスを使用して、前記論理「ＯＲ」関数を実行することによって判定される、［２］に記載のデバイス。
［４］
前記製品の前記最終ステータスは、前記最終ビット位置のうちの少なくとも１つによって前記製品の前記複数のステータスのうちの１つとして提供されたマルチビット値に少なくとも部分的に基づいて判定される、［２］に記載のデバイス。
［５］
前記製品ステータス同期デバイスは、前記１つ以上の製品のうちの所与の１つに関連付けられたステータスを示すステータス出力信号を提供するように構成されたステータス出力部を更に備え、
前記ステータスは、前記１つ以上の製品のうちの前記所与の１つについて前記複数のレジスタにより提供されたステータスの組み合わせに基づくものであり、
前記１つ以上の製品のうちの前記所与の１つに関連付けられた前記ステータスを示す前記ステータス出力信号は、前記１つ以上の製品のうちの前記所与の１つが前記処理ラインの前記所定の場所に到着した際に提供されるように構成されている、［１］に記載のデバイス。
［６］
前記複数のレジスタは、複数の先入れ先出し（first−in−first−out）（ＦＩＦＯ）レジスタを含む、［１］に記載のデバイス。
［７］
前記同期デバイスは、ジェネリックアレイロジック（generic array logic）（ＧＡＬ）デバイスを含む、［１］に記載のデバイス。
［８］
前記複数のレジスタの各々は最終ビット位置を備え、
前記複数のレジスタの各々の最終ビット位置は、１つおきの最終ビット位置の最終ビット位置と整列しており、
前記複数のレジスタの所与のレジスタに接続された所与の入力ポートは、前記所与のレジスタに接続された前記入力ポートにおいて受信されたステータスのシーケンスに基づいて、ステータスのシーケンスを前記所与のレジスタに登録するように構成されており、
前記所与のレジスタは、前記所与のステータスが割り当てられた前記１つ以上の製品のうちの１つの製品が前記所定の場所に到着したときに、前記移動信号に基づき、前記所与のレジスタを通して前記ステータスのシーケンスをシフトさせ、前記ステータスのシーケンスの所与のステータスを前記所与のレジスタの前記最終ビット位置において提供するように構成されている、［１］に記載のデバイス。
［９］
前記製品ステータス同期デバイスは複数のウインドウを更に備え、
前記複数のウインドウの各々は、前記複数のレジスタのうちの１つに別々に個々に接続されており、
前記ウインドウの各々は、そのウインドウに接続された前記レジスタの複数の最後のビットをグループ化し、前記レジスタに接続された前記ウインドウがグループ化した前記レジスタの前記複数の最後のビットのうちの１つ以上により提供されたステータスに基づいて、出力ステータスを提供するように構成されている、［１］に記載のデバイス。
［１０］
前記レジスタは、前記処理ラインを通して前記１つ以上の製品を移動させるように構成された機構の移動に対応するエンコーダパルスの受信に基づいて、シフトされるように構成されている、［１］に記載のデバイス。
［１１］
前記製品のステータスは、マシンビジョンシステムにより前記製品に対して実行される検査の結果として、前記製品に割り当てられたステータスである、［１］に記載のデバイス。
［１２］
前記製品ステータス同期デバイスは、製品検出入力部及び製品なし製品検出出力部を更に備え、
前記製品検出入力部は、前記所定の場所に製品が存在することを示す入力信号を受信するように構成されており、
前記製品ステータス同期デバイスは、前記複数のレジスタのうちの１つ以上により提供されたステータスに基づいて、前記所定の場所に製品が存在しなければならないことを判定し、前記所定の場所に製品が存在しなければならず、かつ、前記所定の場所に前記製品が存在することを示す前記入力信号を前記製品検出入力部が提供していないと判定されたときに、前記製品なし検出出力部において出力信号を提供するように更に構成されている、［１］に記載のデバイス。
［１３］
前記製品ステータス同期デバイスは、追加のレジスタを備える遅延ブロックを更に備え、
前記追加のレジスタは、前記所定の場所に到着する製品について判定された最終ステータスを登録するように構成されており、
前記製品ステータス同期デバイスは、前記製品に割り当てられ、かつ、前記複数のレジスタに登録された複数のステータスに基づいて判定された前記製品のステータスに基づいて、前記所定の場所に到着した製品について前記最終ステータスを判定するように構成されており、
前記遅延ブロックは、前記移動信号に基づいて、前記追加のレジスタを通して前記製品に割り当てられた前記最終ステータスをシフトさせるように構成されており、
前記追加のレジスタは、前記所定の場所と前記処理ラインに沿って配置されたリジェクトステーションとの間の、前記処理ラインに沿った距離に対応する追加のレジスタ長を有するように構成されており、
前記遅延ブロックは、前記製品が前記リジェクトステーションに到着したときに、ステータス出力信号として前記製品の前記最終ステータスを提供するように更に構成されている、［１］に記載のデバイス。
［１４］
製品ステータス同期デバイスにおいて、第１のプロセスステーションにて製品に対して実行された第１のプロセスによって製品に割り当てられた第１のステータスを示す第１の信号を受信することであって、前記第１のプロセスステーションは処理ラインに沿って所定の場所から第１の距離に位置している、ことと、
前記第１のステータスを、前記製品ステータス同期デバイスに含まれる第１のレジスタに登録することであって、前記第１のレジスタは、前記第１の距離に対応し、かつ、第１のレジスタの最終ビット位置を備える第１のレジスタ長を有するように構成されている、ことと、
前記製品ステータス同期デバイスにおいて、第２のプロセスステーションにて製品に対して実行された第２のプロセスによって製品に割り当てられた第２のステータスを示す少なくとも１つの追加信号を受信することであって、前記第２のプロセスステーションは、処理ラインに沿って所定の場所から第２の距離に位置し、前記第２の距離は前記第１の距離とは異なる、ことと、
前記第２のステータスを、前記製品ステータス同期デバイスに含まれる第２のレジスタに登録することであって、前記第２のレジスタは、前記第２の距離に対応し、かつ、第２のレジスタの最終ビット位置を備える第２のレジスタ長を有するように構成されている、ことと、
前記製品が前記所定の場所に到着したときに、前記処理ラインを通る前記製品の移動を示す移動信号に基づいて、前記第１のレジスタを通して前記第１のステータスをシフトし、前記第２のレジスタを通して前記第２のステータスをシフトし、これにより、前記第１のステータスが前記第１のレジスタの最終ビット位置へとシフトされ、前記第２のステータスが前記第２のレジスタの最終ビット位置へとシフトされるようにすることであって、前記第１のレジスタ及び前記第２のレジスタは、ジェネリックアレイロジック（generic array logic）（ＧＡＬ）デバイスとして提供される、ことと、
前記製品ステータス同期デバイスによって、前記第１のレジスタの最終ビット位置において提供された前記第１のステータス及び前記第２のレジスタの最終ビット位置において提供された前記第２のステータスに基づいて、前記製品について最終ステータスを判定することと、
を含む方法。
［１５］
前記第１のプロセス又は前記第２のプロセスのうちの少なくとも１つは、前記製品の検査プロセスを含み、前記第１の信号又は前記第２の信号のうちの少なくとも１つは、前記検査プロセスの結果として判定された前記製品のステータスを示す表示信号を含む、［１４］に記載の方法。
［１６］
前記製品ステータス同期デバイスにおいて、前記製品が前記所定の場所において検出されていないことを示す製品検出信号を受信することと、
前記製品ステータス同期デバイスにより、前記処理ラインを通る前記製品の移動を示す前記移動信号に基づいて、前記製品が前記所定の場所に到着していなければならないことを判定することと、
前記製品ステータス同期デバイスによって、前記製品が所定の場所において検出されず、前記所定の場所に到着していなければならないことを示す製品なし検出信号を発生することと、
前記製品ステータス同期デバイスから、前記製品なし検出信号を出力することと、を更に含む、［１４］に記載の方法。
［１７］
前記製品ステータス同期デバイスによって、ステータス信号を、前記所定の場所に配置されたリジェクトステーションに出力することを更に含み、前記ステータス信号は、前記リジェクトステーションに位置する前記製品の前記最終ステータスの表示信号を含んでいる、［１４］に記載の方法。
［１８］
製品ステータス追跡回路内に設けられた複数のレジスタのうちの別個のレジスタを、処理ラインに沿った異なる位置に設けられた複数のプロセスステーションのうちの所与の異なる１つに割り当てることと、
前記処理ラインを通して校正製品を移動させ、前記校正製品がプロセスステーションに到着したときに、そのプロセスステーションにおいて製品あり信号を発生することと、
製品ステータス同期デバイスにおいて、前記校正製品が前記プロセスステーションの各々に到着したことを示す前記製品あり信号の各々を受信することと、
前記製品ステータス同期デバイスにおいて、前記複数のプロセスステーションの各々から前記処理ラインに沿って所定の場所まで前記校正製品を移動させることに関連付けられたエンコーダパルスの数を追跡することと、
前記別個のレジスタの各々について、前記別個のレジスタに割り当てられた前記プロセスステーションから前記所定の場所への前記校正製品の移動を追跡することに関連付けられた前記エンコーダパルスの数に基づいて、前記別個のレジスタのレジスタ長を設定することと、を含む方法。
［１９］
前記複数のレジスタの各々の最終ビットが、前記所定の場所への前記校正製品の到着に対応するように、前記別個のレジスタを整合させること、
を更に含む、［１８］に記載の方法。
［２０］
処理ラインに沿った１つ以上の異なる場所に位置する複数のプロセスステーションを有する処理ラインであって、前記処理ラインは、その処理ラインを通して１つ以上の製品を移動させ、前記複数のプロセスステーションにおいて前記１つ以上の製品の処理を行うように構成されており、各ステーションは、そのプロセスステーションにより処理される前記１つ以上の製品のうちのある製品に割り当てられたステータスを示す出力信号を提供するように構成されている、処理ラインと、
複数の入力ポートとエンコーダ入力部と備える製品ステータス同期デバイスであって、
前記入力ポートの各々は、前記複数のプロセスステーションのうちの１つ及び前記複数のレジスタのうちの１つに接続されており、かつ、前記入力ポートに接続された前記プロセスステーションにより製品プロセスに割り当てられたステータスを示す信号を受信し、前記製品に割り当てられた前記ステータスを前記入力ポートに接続された前記複数のレジスタに登録するように構成されている、製品ステータス同期デバイスと、を備えるシステムであって、
前記複数のプロセスステーションの各々は、前記処理ラインに沿って所定の場所から異なる距離に配置されており、かつ、前記処理ラインを通って移動する１つ以上の製品を非同期で処理するように構成されており、
前記複数のレジスタの各々は、前記複数の入力ポートのうちの異なる１つに接続されており、かつ、レジスタ長を有し、
各レジスタのレジスタ長は、そのレジスタに接続された前記入力ポートに接続される前記複数のプロセスステーションの１つと前記所定の場所との間の、前記処理ラインに沿った距離に対応するビット長を有するように構成されており、
各レジスタは、そのレジスタに接続された前記入力ポートにより前記レジスタに登録されている複数のステータスを追跡するように構成されており、
前記エンコーダ入力部は、前記処理ラインを通る前記１つ以上の製品の移動を示す移動信号を受信し、前記移動信号に基づいて、前記複数のレジスタの各々に記憶された前記複数のステータスをシフトさせるように構成されている、システム。


【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の入力ポートとエンコーダ入力部とを備える製品ステータス同期デバイスを備えるデバイスであって、
前記入力ポートの各々は、複数のレジスタのうちの１つに接続されており、かつ、複数のプロセスステーションのうちの１つにより製品に割り当てられたステータスを示す信号を受信し、前記製品に割り当てられた前記ステータスを前記入力ポートに接続された前記複数のレジスタのうちの１つに登録するように構成されており、
前記複数のプロセスステーションのうちの１つ以上は、処理ラインに沿って所定の場所から異なる距離に配置されており、かつ、前記処理ラインを通って移動する１つ以上の製品を非同期で処理するように構成されており、
前記複数のレジスタの各々は、前記複数の入力ポートのうちの異なる１つに接続されており、かつ、レジスタ長を有し、
各レジスタのレジスタ長は、そのレジスタに接続された前記入力ポートに接続されるように構成された前記複数のプロセスステーションの１つと前記所定の場所との間の、前記処理ラインに沿った距離に対応する長さを有するように構成されており、
各レジスタは、そのレジスタに接続された前記入力ポートにより当該レジスタに登録されている複数のステータスを追跡するように構成されており、
前記エンコーダ入力部は、前記処理ラインを通る前記１つ以上の製品の移動を示す移動信号を受信し、前記移動信号に基づいて、前記複数のレジスタの各々に登録された前記複数のステータスをシフトさせるように構成されている、デバイス。
【請求項２】
前記複数のレジスタの各々は、最終ビット位置を備え、前記複数のレジスタの各々の最終ビット位置は、１つおきの最終ビット位置の最終ビット位置と整列しており、
前記製品ステータス同期デバイスは、前記最終ビット位置の各々において前記製品について示された複数のステータスに基づいて、前記所定の場所に到着した製品について最終ステータスを判定するように構成されている、請求項１に記載のデバイス。
【請求項３】
前記製品の前記最終ステータスは、前記製品の前記最終ビット位置の各々において論理「ＯＲ」関数への入力として提供された前記複数のステータスを使用して、前記論理「ＯＲ」関数を実行することによって判定される、請求項２に記載のデバイス。
【請求項４】
前記製品の前記最終ステータスは、前記最終ビット位置のうちの少なくとも１つによって前記製品の前記複数のステータスのうちの１つとして提供されたマルチビット値に少なくとも部分的に基づいて判定される、請求項２に記載のデバイス。
【請求項５】
前記製品ステータス同期デバイスは、前記１つ以上の製品のうちの所与の１つに関連付けられたステータスを示すステータス出力信号を提供するように構成されたステータス出力部を更に備え、
前記ステータスは、前記１つ以上の製品のうちの前記所与の１つについて前記複数のレジスタにより提供されたステータスの組み合わせに基づくものであり、
前記１つ以上の製品のうちの前記所与の１つに関連付けられた前記ステータスを示す前記ステータス出力信号は、前記１つ以上の製品のうちの前記所与の１つが前記処理ラインの前記所定の場所に到着した際に提供されるように構成されている、請求項１に記載のデバイス。
【請求項６】
前記複数のレジスタの各々は最終ビット位置を備え、
前記複数のレジスタの各々の最終ビット位置は、１つおきの最終ビット位置の最終ビット位置と整列しており、
前記複数のレジスタの所与のレジスタに接続された所与の入力ポートは、前記所与のレジスタに接続された前記入力ポートにおいて受信されたステータスのシーケンスに基づいて、ステータスのシーケンスを前記所与のレジスタに登録するように構成されており、
前記所与のレジスタは、前記所与のステータスが割り当てられた前記１つ以上の製品のうちの１つの製品が前記所定の場所に到着したときに、前記移動信号に基づき、前記所与のレジスタを通して前記ステータスのシーケンスをシフトさせ、前記ステータスのシーケンスの所与のステータスを前記所与のレジスタの前記最終ビット位置において提供するように構成されている、請求項１に記載のデバイス。
【請求項７】
前記製品ステータス同期デバイスは複数のウインドウを更に備え、
前記複数のウインドウの各々は、前記複数のレジスタのうちの１つに別々に個々に接続されており、
前記ウインドウの各々は、そのウインドウに接続された前記レジスタの複数の最後のビットをグループ化し、前記レジスタに接続された前記ウインドウがグループ化した前記レジスタの前記複数の最後のビットのうちの１つ以上により提供されたステータスに基づいて、出力ステータスを提供するように構成されている、請求項１に記載のデバイス。
【請求項８】
前記製品のステータスは、マシンビジョンシステムにより前記製品に対して実行される検査の結果として、前記製品に割り当てられたステータスである、請求項１に記載のデバイス。
【請求項９】
前記製品ステータス同期デバイスは、製品検出入力部及び製品なし製品検出出力部を更に備え、
前記製品検出入力部は、前記所定の場所に製品が存在することを示す入力信号を受信するように構成されており、
前記製品ステータス同期デバイスは、前記複数のレジスタのうちの１つ以上により提供されたステータスに基づいて、前記所定の場所に製品が存在しなければならないことを判定し、前記所定の場所に製品が存在しなければならず、かつ、前記所定の場所に前記製品が存在することを示す前記入力信号を前記製品検出入力部が提供していないと判定されたときに、前記製品なし検出出力部において出力信号を提供するように更に構成されている、請求項１に記載のデバイス。
【請求項１０】
前記製品ステータス同期デバイスは、追加のレジスタを備える遅延ブロックを更に備え、
前記追加のレジスタは、前記所定の場所に到着する製品について判定された最終ステータスを登録するように構成されており、
前記製品ステータス同期デバイスは、前記製品に割り当てられ、かつ、前記複数のレジスタに登録された複数のステータスに基づいて判定された前記製品のステータスに基づいて、前記所定の場所に到着した製品について前記最終ステータスを判定するように構成されており、
前記遅延ブロックは、前記移動信号に基づいて、前記追加のレジスタを通して前記製品に割り当てられた前記最終ステータスをシフトさせるように構成されており、
前記追加のレジスタは、前記所定の場所と前記処理ラインに沿って配置されたリジェクトステーションとの間の、前記処理ラインに沿った距離に対応する追加のレジスタ長を有するように構成されており、
前記遅延ブロックは、前記製品が前記リジェクトステーションに到着したときに、ステータス出力信号として前記製品の前記最終ステータスを提供するように更に構成されている、請求項１に記載のデバイス。
【請求項１１】
製品ステータス同期デバイスにおいて、第１のプロセスステーションにて製品に対して実行された第１のプロセスによって製品に割り当てられた第１のステータスを示す第１の信号を受信することであって、前記第１のプロセスステーションは処理ラインに沿って所定の場所から第１の距離に位置している、ことと、
前記第１のステータスを、前記製品ステータス同期デバイスに含まれる第１のレジスタに登録することであって、前記第１のレジスタは、前記第１の距離に対応し、かつ、第１のレジスタの最終ビット位置を備える第１のレジスタ長を有するように構成されている、ことと、
前記製品ステータス同期デバイスにおいて、第２のプロセスステーションにて製品に対して実行された第２のプロセスによって製品に割り当てられた第２のステータスを示す少なくとも１つの追加信号を受信することであって、前記第２のプロセスステーションは、処理ラインに沿って所定の場所から第２の距離に位置し、前記第２の距離は前記第１の距離とは異なる、ことと、
前記第２のステータスを、前記製品ステータス同期デバイスに含まれる第２のレジスタに登録することであって、前記第２のレジスタは、前記第２の距離に対応し、かつ、第２のレジスタの最終ビット位置を備える第２のレジスタ長を有するように構成されている、ことと、
前記製品が前記所定の場所に到着したときに、前記処理ラインを通る前記製品の移動を示す移動信号に基づいて、前記第１のレジスタを通して前記第１のステータスをシフトし、前記第２のレジスタを通して前記第２のステータスをシフトし、これにより、前記第１のステータスが前記第１のレジスタの最終ビット位置へとシフトされ、前記第２のステータスが前記第２のレジスタの最終ビット位置へとシフトされるようにすることであって、前記第１のレジスタ及び前記第２のレジスタは、ジェネリックアレイロジック（generic array logic）（ＧＡＬ）デバイスとして提供される、ことと、
前記製品ステータス同期デバイスによって、前記第１のレジスタの最終ビット位置において提供された前記第１のステータス及び前記第２のレジスタの最終ビット位置において提供された前記第２のステータスに基づいて、前記製品について最終ステータスを判定することと、
を含む方法。
【請求項１２】
前記第１のプロセス又は前記第２のプロセスのうちの少なくとも１つは、前記製品の検査プロセスを含み、前記第１の信号又は前記第２の信号のうちの少なくとも１つは、前記検査プロセスの結果として判定された前記製品のステータスを示す表示信号を含む、請求項１１に記載の方法。
【請求項１３】
前記製品ステータス同期デバイスにおいて、前記製品が前記所定の場所において検出されていないことを示す製品検出信号を受信することと、
前記製品ステータス同期デバイスにより、前記処理ラインを通る前記製品の移動を示す前記移動信号に基づいて、前記製品が前記所定の場所に到着していなければならないことを判定することと、
前記製品ステータス同期デバイスによって、前記製品が所定の場所において検出されず、前記所定の場所に到着していなければならないことを示す製品なし検出信号を発生することと、
前記製品ステータス同期デバイスから、前記製品なし検出信号を出力することと、を更に含む、請求項１１に記載の方法。
【請求項１４】
前記製品ステータス同期デバイスによって、ステータス信号を、前記所定の場所に配置されたリジェクトステーションに出力することを更に含み、前記ステータス信号は、前記リジェクトステーションに位置する前記製品の前記最終ステータスの表示信号を含んでいる、請求項１１に記載の方法。
【請求項１５】
処理ラインに沿った１つ以上の異なる場所に位置する複数のプロセスステーションを有する処理ラインであって、前記処理ラインは、その処理ラインを通して１つ以上の製品を移動させ、前記複数のプロセスステーションにおいて前記１つ以上の製品の処理を行うように構成されており、各プロセスステーションは、そのプロセスステーションにより処理される前記１つ以上の製品のうちのある製品に割り当てられたステータスを示す出力信号を提供するように構成されている、処理ラインと、
複数の入力ポートとエンコーダ入力部と備える製品ステータス同期デバイスであって、
前記入力ポートの各々は、前記複数のプロセスステーションのうちの１つ及び前記複数のレジスタのうちの１つに接続されており、かつ、前記入力ポートに接続された前記プロセスステーションにより製品プロセスに割り当てられたステータスを示す信号を受信し、前記製品に割り当てられた前記ステータスを前記入力ポートに接続された前記複数のレジスタに登録するように構成されている、製品ステータス同期デバイスと、を備えるシステムであって、
前記複数のプロセスステーションの各々は、前記処理ラインに沿って所定の場所から異なる距離に配置されており、かつ、前記処理ラインを通って移動する１つ以上の製品を非同期で処理するように構成されており、
前記複数のレジスタの各々は、前記複数の入力ポートのうちの異なる１つに接続されており、かつ、レジスタ長を有し、
各レジスタのレジスタ長は、そのレジスタに接続された前記入力ポートに接続される前記複数のプロセスステーションの１つと前記所定の場所との間の、前記処理ラインに沿った距離に対応するビット長を有するように構成されており、
各レジスタは、そのレジスタに接続された前記入力ポートにより前記レジスタに登録されている複数のステータスを追跡するように構成されており、
前記エンコーダ入力部は、前記処理ラインを通る前記１つ以上の製品の移動を示す移動信号を受信し、前記移動信号に基づいて、前記複数のレジスタの各々に記憶された前記複数のステータスをシフトさせるように構成されている、システム。