(57)【要約】高周波信号に対して良好なスイッチング特性が得られる容量型ＭＥＭＳ素子及びその製造方法並びにこれを搭載した高性能な高周波装置を提供する。本発明の素子の代表例は、容量型ＭＥＭＳ素子の上下動する金属膜からなる上部電極と、対向する下部電極上に形成された誘電体膜上に導体層を有する。そして、上部電極と下部電極とが対向する領域における誘電体層上の導体層が存在する領域の面積が、当該対向領域における誘電体層上の導体層が存在せざる領域の面積と等しいか小さい。【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上に形成された下部電極と、
前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成された導体層と、
前記下部電極に対向し且つ少なくとも前記誘電体層上の導体層と間隙を有して配置され、且つ前記誘電体層上の導体層への接触・非接触の制御がなされる上部電極と、を有し、
前記誘電体層上の導体層は、前記絶縁性基板の垂直方向から見て、前記上部電極と前記下部電極とが対向する領域において、その対向面積の一部に当該誘電体層上の導体層が存在するように形成され、且つ
前記上部電極と前記下部電極とが対向する領域における前記誘電体層上の導体層が存在する領域の面積が、当該対向領域における前記誘電体層上の導体層が存在せざる領域の面積と等しいか小さいことを特徴とする容量型ＭＥＭＳ素子。
【請求項２】
絶縁性基板と、
前記絶縁性基板上に形成された下部電極と、
前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成された導体層と、
前記下部電極に対向し且つ少なくとも前記誘電体層上の導体層と間隙を有して配置され、且つ前記誘電体層上の導体層への接触・非接触の制御がなされる上部電極と、を有し、
前記誘電体層上の導体層は、高周波信号に対する抵抗体を介して所望電位に直流的に接続されていることを特徴とする容量型ＭＥＭＳ素子。
【請求項３】
前記高周波信号に対する抵抗体は、少なくとも１ｋΩ以上で１ＭΩ未満の電気抵抗値を示す物質であることを特徴とする請求項２に記載の容量型ＭＥＭＳ素子。
【請求項４】
前記高周波信号に対する抵抗体は、高周波信号に対して少なくとも１ｋΩ以上で１ＭΩ未満のインピーダンスを示すインダクタであることを特徴とする請求項２に記載の容量型ＭＥＭＳ素子。
【請求項５】
前記所望電位は、前記誘電体層上の導体層の、前記上部電極、前記下部電極、制御電極及び接地領域のいずれかへの直流的接続によることを特徴とする請求項２に記載の容量型ＭＥＭＳ素子。
【請求項６】
前記誘電体層上の導体層が開口を有することを特徴とする請求項１に記載の容量型ＭＥＭＳ素子。
【請求項７】
前記誘電体層上の導体層は、少なくともアルミニウムを含む単層膜、もしくはアルミニウム含有膜を含む複数層金属積層膜であることを特徴とする請求項１に記載の容量型ＭＥＭＳ素子。
【請求項８】
前記誘電体層上の導体層は、少なくともアルミニウムを含む単層膜、もしくはアルミニウム含有膜を含む複数層金属積層膜であることを特徴とする請求項２に記載の容量型ＭＥＭＳ素子。
【請求項９】
前記誘電体層上の導体層は、少なくとも金を含む単層膜、もしくは金含有膜を含む複数層金属積層膜であることを特徴とする請求項１に記載の容量型ＭＥＭＳ素子。
【請求項１０】
前記誘電体層上の導体層は、少なくとも金を含む単層膜、もしくは金含有膜を含む複数層金属積層膜であることを特徴とする請求項２に記載の容量型ＭＥＭＳ素子。
【請求項１１】
前記誘電体層上の導体層は少なくとも銅を含む単層膜、もしくは銅含有膜を含む複数層金属積層膜であることを特徴とする請求項１に記載の容量型ＭＥＭＳ素子。
【請求項１２】
前記誘電体層上の導体層は少なくとも銅を含む単層膜、もしくは銅含有膜を含む複数層金属積層膜であることを特徴とする請求項２に記載の容量型ＭＥＭＳ素子。
【請求項１３】
請求項１から請求項１２のいずれかに記載の容量型ＭＥＭＳ素子が、高周波信号のオン／オフスイッチとして有することを特徴とする高周波装置。
【請求項１４】
請求項１から請求項１２のいずれかに記載の容量型ＭＥＭＳ素子が、高周波信号の出力切り替えスイッチとして有することを特徴とする高周波装置。
【請求項１５】
請求項１から請求項１２記載のいずれかに記載の容量型ＭＥＭＳ素子が、携帯電話用の高周波フィルタモジュールに有することを特徴とする高周波装置。
【請求項１６】
請求項１から１２記載のいずれかに記載の容量型ＭＥＭＳ素子と、能動素子、受動素子或いはその両者とが同一基板に搭載されていることを特徴とする高周波装置。
【請求項１７】
絶縁性基板上に下部電極を形成する工程と、
前記下部電極上面を含む前記絶縁性基板上の所望の位置に誘電体膜を形成する工程と、
前記絶縁性基板上の前記下部電極と前記誘電体膜とが積層された領域の所望の位置に、導体層パターンを形成する工程と、
前記下部電極と前記誘電体膜と前記低抵抗金属膜を形成した前記絶縁性基板上に、犠牲膜を形成する工程と、
前記犠牲膜上を含む前記絶縁性基板上に、前記下部電極に対向する位置に上部電極を形成する工程と、
前記犠牲膜を除去する工程とを、有することを特徴とする容量型ＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】  本願発明は、容量型ＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子及びその製造方法に係わるものである。更に、本願発明の別な観点は前記容量型ＭＥＭＳ素子を搭載した高周波装置に関するものである。尚、容量型ＭＥＭＳ素子は容量値を可変することによって高周波の電気信号をオン／オフする素子である。そして、数メガヘルツから数テラヘルツの高周波の電気信号に対して有用である。
【背景技術】  従来、電気信号をオン／オフする微細な電気機械部品として、ＭＥＭＳ素子が知られている。
特に高周波信号をオン／オフする高周波スイッチに適用されたＭＥＭＳ素子として、例えば、Ｊ．Ｊ．Ｙａｏ．，ＴＯＰＩＣＡＬ  ＲＥＶＩＥＷ“ＲＦ  ＭＥＭＳ  ｆｒｏｍ  ａ  ｄｅｖｉｃｅ  ｐｅｒｓｐｅｃｔｉｖｅ．”Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．１０（２０００）Ｒ９−Ｒ３８．（特に、Ｒ１３，ｆｉｇｕｒｅ５）（文献１）に開示された容量型（静電駆動型）ＭＥＭＳ素子、及びＨ．Ａ．Ｃ．Ｔｉｌｍａｍｓ．，“ＲＦ−ＭＥＭＳ  ｍｅｔａｌ  ｃｏｎｔａｃｔ  ｃａｐａｃｉｔｉｖｅ  ｓｗｉｔｃｈｅｓ．”４ｔｈ  Ｒｏｕｎｄ  Ｔａｂｌｅ  ｏｎ  ＭＮＴ  ｆｏｒ  Ｓｐａｃｅ．２０／２２  Ｍａｙ，２００３（ＥＳＴＥＣ，Ｎｏｏｒｄｗｉｊｋ，ＮＬ．Ｐａｇｅ４−Ｐａｇｅ７）（文献２）に開示された容量型ＭＥＭＳスイッチがある。これらは、電圧印加による上部電極の上下運動によって上下電極間の容量値を変化させる機能を有している。
文献１に示された容量型ＭＥＭＳ素子では、基板上に形成された下部電極である信号線路上に薄い誘電体膜が形成されており、信号線路の両側には接地線が平行に形成されている。そして、その接地線には金属のアンカ、バネ、及び上部電極の一体構造からなるメンブレンが電気的に接続されている。そして、このメンブレンは信号線路上に形成された誘電体膜に対して空間を設けて垂直に跨ぐかたちで形成されている。
文献２に示された構造の特徴として、上部電極の下方に位置する下部電極上の誘電体膜上に、フローティングメタルと呼ばれる金属膜が形成されている。
素子の基本動作は、次の通りである。前記２種類のＭＥＭＳ素子では、上部電極として機能するメンブレンと下部電極である信号線路との間に直流電圧が印加されないときは、メンブレンと信号線路上に形成された誘電体膜との間の空間によって、スイッチ動作としてはオン（メンブレンアップ）状態になっており、入力された信号は出力端へ到達する。直流電圧が印加されると、メンブレンと信号線路との間の電位差によって生じる静電気力（即ち、クーロン力）によって、メンブレンが信号線路側に引き付けられ、弾性変形して基板側に曲がる。そして、例えば、文献１の容量型ＭＥＭＳ素子では、上部電極部は信号線路上の誘電体膜に接触するかたちとなり、一方、文献２の容量型ＭＥＭＳスイッチでは、上部電極部は誘電体膜上に形成されたフローティングメタルに接触するかたちとなる。
それによって、前記の２つの構造とも、メンブレンと誘電体膜、及び信号線路からなるキャパシタ構造が形成されるため、スイッチ動作としてはオフ（メンブレンダウン）状態になる。この状態では、入力された信号は出力端へ到達できなくなる。しかし、文献２に開示された構造では、誘電体膜上に密着して形成されたフローティングメタルの効果により、文献１の構造よりもオフ状態での容量値は安定した高い値が得られる。この為、文献２の構造は、高周波信号に対するスイッチング特性において、文献１の素子よりも良好な特性が得られる特徴がある。
尚、前記方式のＭＥＭＳ素子は、容量型ＭＥＭＳ素子（スイッチ）という呼び名のほか、その動作原理から静電駆動型ＭＥＭＳ素子（スイッチ）とも呼ばれている。本願明細書での以下の説明では、前記複数の呼び名の素子は、特に断りがない場合は同一のものとする。
ＭＥＭＳスイッチには、信号線に対して直列にＭＥＭＳ素子を接続したシリーズ接続型スイッチと、並列に接続したシャント型スイッチがある。本明細書では、特に断らない限りシャント型を例に説明する。本願発明がいずれの型のスイッチにも用いることが出来ることはいうまでもない。
【発明の開示】
本発明の主たる目的は、高周波信号に対して良好且つ安定したスイッチング特性が得られ、更には低電圧で動作する容量型ＭＥＭＳ素子及びその製造方法を提供することにある。更には、本発明の容量型ＭＥＭＳ素子を搭載した高性能な高周波装置を提供することにある。
本願発明の容量型ＭＥＭＳ素子の主な形態は次の通りである。即ち、絶縁性基板と、前記絶縁性基板上に形成された下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された導体層と、上部電極を有する。この上部電極は前記下部電極に対向し且つ少なくとも前記誘電体層上の導体層と間隙を有して配置され、且つ前記誘電体層上の導体層への接触・非接触の制御がなされる。
そして、本願発明では、前記誘電体層上の導体層は、前記絶縁性基板の垂直方向から見て、前記上部電極と前記下部電極とが対向する領域において、その対向面積の一部に当該誘電体層上の導体層が存在するように形成され、且つ前記上部電極と前記下部電極とが対向する領域における前記誘電体層上の導体層が存在する領域の面積が、当該対向領域における前記誘電体層上の導体層が存在せざる領域の面積と等しいか小さいことが肝要である。
更に、本願発明の容量型ＭＥＭＳ素子の別な形態は次の通りである。即ち、絶縁性基板と、前記絶縁性基板上に形成された下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された導体層と、上部電極を有する。この上部電極は、前記下部電極に対向し且つ少なくとも前記誘電体層上の導体層と間隙を有して配置され、且つ前記誘電体層上の導体層への接触・非接触の制御がなされる。そして、前記誘電体層上の導体層は、高周波信号に対する抵抗体を介して所望電位に直流的に接続されていることが肝要である。
更に、本願発明の別な観点は、前記諸容量型ＭＥＭＳ素子を有する高周波装置を提供するものである。
【図面の簡単な説明】  第１Ａ図は、本発明に係る容量ＭＥＭＳ素子の第１の実施形態を説明するための平面図である。
第１Ｂ図は、第１Ａ図におけるＢ−Ｂ’線による断面図である。
第２Ａ図は、従来技術の課題を解決する他の手段を説明するための平面図である。
第２Ｂ図は、第２Ａ図におけるＢ−Ｂ’線による断面図である。
第３Ａ図は、従来の容量型ＭＥＭＳ素子を説明するための平面図である。
第３Ｂ図は、第３Ａ図におけるＢ−Ｂ’線による断面図である。
第４Ａ図は、従来の容量型ＭＥＭＳ素子を説明するための上面図である。
第４Ｂ図は、第４Ａ図におけるＢ−Ｂ’線による断面図である。
第５図は、従来技術の課題を解決する手段を説明する為の平面図である。
第６図は、従来技術の課題を解決する他の手段を説明する為の平面図である。
第７Ａ図は、本発明に係る容量ＭＥＭＳ素子の第１の実施形態を説明するための平面図である。
第７Ｂ図は、第７Ａ図におけるＢ−Ｂ’線による断面図である。
第８図は、本発明の第３の実施形態を説明するための平面図である。
第９Ａ図は、本発明に係る容量ＭＥＭＳ素子の第４の実施形態を説明するための平面図である。
第９Ｂ図は、第９Ａ図におけるＢ−Ｂ’線による断面図である。
第９Ｃ図は、第９Ａ図の例のメンブレンの構造を説明する概略斜視図である。
第１０Ａ図は、本発明に係る容量ＭＥＭＳ素子の第５の実施形態を説明するための平面図である。
第１０Ｂ図は、第１０Ａ図におけるＢ−Ｂ’線による断面図である。
第１１Ａ図は、第６の実施形態の制御回路の等価回路図である。
第１１Ｂ図は、第７の実施形態の制御回路の等価回路図である。
第１２Ａ図は、第６の実施形態での、メンブレムのアップの状態を示した断面図である。
第１２Ｂ図は、第６の実施形態での、メンブレムのダウンの状態を示した断面図である。
第１３図は、第８の実施形態に用いた制御回路の説明用等価回路図である。
第１４図は、第９の実施形態を説明するためのブロック図である。
第１５図は、第１の実施形態の容量型ＭＥＭＳ素子の製造工程例を示す断面図である。
【発明を実施するための最良の形態】＜問題点の考察＞
発明を実施するための諸形態を具体的に説明するに先立って、これまでの容量型ＭＥＭＳ素子に関して、発明者らが見出した問題点を説明、考察する。
本発明者等は、先ず、文献１の構造とほぼ同等の構造を有する容量型ＭＥＭＳ素子を試作して、前記と同様のスイッチ動作（オン／オフ）時における容量の絶対値及び容量比を評価した。
この時試作した容量型ＭＥＭＳ素子は、第３Ａ図、第３Ｂ図に示した構造である。第３Ａ図は素子の平面図、第３Ｂ図は断面図である。
絶縁基板３の上部に信号線路１が設けられる。これを囲んで接地線２が配置される。この信号線路１を覆って誘電体膜５が形成される。接地線２に接触しながら、前記誘電体膜５と間隙８０を保って上部電極１２が設けられる。尚、上部電極１２の両端部にバネ１１が形成されている。上部電極１２、バネ１１、及びバネに接続されるアンカ１０で構成される部材をメンブレン８と称する。
メンブレン８は、接地線２１（以降「アース」と称する）に接続されたアンカ１０、ミアンダ（曲折構造）を有するバネ１１、及び上部電極１２が一体構造を成している。メンブレン８の下方の基板（３）上に接して形成された下部電極である信号線路１と上部電極１２との対向領域（垂直方向から見て上部電極と下部電極の両者が重なった領域：以降、特に断りが無い場合には単に「対向領域」と略す）の面積は、２００マイクロメータ×２００マイクロメータである。
上部電極１２／誘電体膜５間の空間８０の距離は約１．３マイクロメータで、下部電極である信号線路１上の一部及び絶縁基板３上の一部に形成された誘電体膜５の材料には、膜厚が０．３マイクロメータのアルミナ膜を用いた。
メンブレン８には、膜厚が２．５マイクロメータのＡｕ（金）を用いており、一方、下部電極である信号線路１とメンブレン８に接続された接地線２には下層Ｔｉ（膜厚が０．０５マイクロメータ）との上層Ａｕ（金、膜厚が０．５マイクロメータ）の積層膜を用いた。
又、製造プロセス途中では、中空に浮いたメンブレン８を形成するために、後に除去することとなる犠牲層パターンをメンブレン下に形成している。この犠牲層の除去を容易にするために、図示していないが、上部電極１２には１０マイクロメータ□の穴が２０マイクロメータ間隔で複数箇所設けられている。犠牲層に関しては後述される。
犠牲層に用いられる材料としては、一般に酸化シリコン膜、ホトレジスト膜、ポリイミド膜等があるが、前記容量型ＭＥＭＳ素子の作製にはポリイミド膜を用いた。
前記構造の容量型ＭＥＭＳ素子を用いて、信号線路１に０Ｖから徐々に印加電圧を上げていった（尚、アース２は接地されている）結果、アース２に接続された上部電極１２／信号線路である下部電極１間に電圧を印加していない（０Ｖ：即ち、メンブレンアップ）時に得られた容量値（約０．５ｐＦ）に対して、上部電極１２／下部電極１間に直流電圧を６Ｖ印加して、上部電極１２が下部電極１の方向に引き付けられて誘電体膜５に接触（メンブレンダウン）しても、容量値は約３倍程度の値（約１．６ｐＦ）にしか増大しなかった。
前記容量型ＭＥＭＳ素子の動作に関して、シミュレーションによる計算では、上部電極１２が誘電体膜５に完全に接する（メンブレンダウン）ことにより、メンブレンアップ時（即ち、０Ｖ時点）よりも容量値が約５０倍程度増大する結果が得られているにもかかわらず、実際の試作では上述の通り容量値増加は極めて小さかった。
この原因を調査したところ、上部電極１２が誘電体膜５に完全に接する電圧を印加した場合でも、両者の間には僅かな隙間（エアギャップ）が生じていることが判明した。
即ち、このエアギャップにより、上部／下部電極間に低誘電領域が形成されて容量値が小さくなってしまったものと考えられる。
一方、文献２に開示された構造についても実際に試作し、前記と同様の電圧印加時における容量の絶対値及び容量比を評価した。
この時試作した容量型ＭＥＭＳ素子は第４Ａ図、第４Ｂ図に示した構造である。第４Ａ図は素子の平面図、第４Ｂ図は線ＢＢ’での断面図である。
絶縁基板３の上部に下部電極となる信号線路１が設けられる。この信号線路１を囲んで接地線２が配置される。本例では、この誘電体膜５の上にフローティングメタル（フロート状態の金属膜）６が配置されている。接地線２に接触しながら、前記フローティングメタル６及び誘電体膜５と間隙８０を保って上部電極１２が設けられる。尚、上部電極１２の両端部にバネ１１及びバネに接続されるメンブレン８が形成される。メンブレン８は上部電極１２、バネ１１、及びアンカ１０で構成される。
本例は、前記第３Ａ図、第３Ｂ図で示した構造に、定常時は電気的にどこにも接続されていないフローティングメタル６を形成したものである。本例では、この金属膜６は、対向領域８１内の誘電体膜５上に、膜厚が１００ナノメートルのＡｕ（金）膜とした。
このフローティングメタル６の面積は、前記両電極の対向領域８１よりも小さく、寸法を１８０マイクロメータ×１８０マイクロメータとした。形成した位置としては、対向領域８１の外周部４辺からそれぞれ１０マイクロメータ内側の領域まで覆われている。
前記構造の容量型ＭＥＭＳ素子を用いて評価した結果、上部電極１２／下部電極１間に直流電圧を印加して、上部電極１２が下部電極１方向に引き付けられてフローティングメタル６に接触（メンブレンダウン）させた時に、容量値が２４ｐＦ（０Ｖ時の約５０倍）という極めて高い容量値を示した。
しかし、動作電圧としては約２０Ｖという前記フローティングメタル６がない場合の約３倍以上の高い電圧を必要とした。更に、何回か前記メンブレンの上下動を繰り返させた後、前記２０Ｖの電圧をかけたまま数秒間放置すると、上部／下部電極間の容量値が初期値（０．５ｐＦ程度）に戻ってしまう現象が発生した。
更に、この状態から、印加電圧を０Ｖに戻すと、また容量値は２０ｐＦ以上にまで増大するが、数秒の後に初期値（０．５ｐＦ程度）に戻る、という不可解な現象も起こった。
以上のことから、上述のフローティングメタル６を備えた容量型ＭＥＭＳ素子は、特に数百メガヘルツ以上の高周波信号を扱う高周波スイッチに適用した場合、素子の動作に高電圧を要し、且つ極めて不安定なスイッチング特性しか得られないことが判明した。
＜本願発明と現象の考察＞
本発明の骨子は、前述した通り、導体層からなるフローティングメタルを備えた容量型ＭＥＭＳ素子において、対向領域内における導体層（フローティングメタル）の面積比率を、対向領域全体の５０％以下（それ以外は誘電体膜露出領域）にすることにある。
更に、上記問題を解決する別な手段は、前記導体層（フローティングメタル）を、高周波信号に対して抵抗となる物質を介して、所望の電位を有する物質と直流的に接続することである。この時、前記高周波信号に対して抵抗となる物質は、少なくとも１ｋΩ以上で１ＭΩ未満の電気抵抗値を示す抵抗体や、高周波信号に対して少なくとも１ｋΩ以上で１ＭΩ未満のインピーダンスを示すインダクタであることが望ましい。
前記所望の電位を有する物質は、素子の構造にもよるが、前記上部電極、接地領域（アース）、直流電圧を印加して前記上部電極の上下動を制御する制御電極、の群のうち何れか一つであることが素子作製を容易にする上でも望ましい。このことによって、基本的にチャージアップを防止するものである。
フローティングメタルのパターン形状は、特に、特定の形状に限定するものではなく、前記対向領域における面積比率が守られるのであれば、例えば、パターン内部に所定の形状を有する開口部を設けることによって、前記誘電体膜の露出領域を確保しても構わない。
又、前記バネと前記アンカと前記上部電極は、一体構造を成し、且つ連続した金属体によって形成されていることが望ましい。
前記金属体は、少なくとも低抵抗な金属材料を主体とした物質によって形成されていることが好ましく、例えばアルミニウムを含む単層膜、もしくはアルミニウム含有膜と他の金属膜との積層膜や、金を含む単層膜、もしくは金含有膜と他の金属膜との積層膜、銅を含む単層膜、もしくは銅含有膜と他の金属膜との積層膜、の何れか一つによって形成されていることが望ましい。
又、前記誘電体膜上の導体層についても、例えばアルミニウムを含む単層膜、もしくはアルミニウム含有膜と他の金属膜との積層膜や、金を含む単層膜、もしくは金含有膜と他の金属膜との積層膜、銅を含む単層膜、もしくは銅含有膜と他の金属膜との積層膜、の何れか一つによって形成されていることが望ましい。即ち、一般に、低抵抗な金属材料を主体とした物質によって形成されていることが好ましい。
前記の従来技術で示した高電圧動作に関して考察すると、まず静電気力によって上部電極が下部電極方向に引き付けられるためには、静電気力は上部電極が連接されているバネの復元力よりも大きくならなければならない。
しかし、前記構造のように下部電極上に誘電体膜を介してフローティングメタルを設けたものでは、その領域における下部電極からの静電気力はフローティングメタルに強く働きかける（フローティングメタルも上部電極と同じ電位：即ち、０Ｖ）ように作用する。
そして、直流電圧を印可し続けることによって、フローティングメタルにも徐々に電荷が蓄積されていくため、フローティングメタルとフローティングメタル上に位置する上部電極との間の電位差が生じ始める。そして、その間の電位差が増大していくのに従って、その間で発生する静電気力も増大していき、上部電極はフローティングメタルに引き付けられるようになる。
この時、フローティングメタルとフローティンダメタル上に位置する上部電極との間で発生する静電気力が、フローティングメタルに電荷が蓄積されて上部電極を引き付けることが可能となるまでに、電圧印加を開始した時から若干の時間差が生じる。
このため、電圧印加直後のフローティングメタルと上部電極との間の広い対向領域では、極めて弱い静電気力しか生じていない。
例えば、１秒以下の短い時間で電圧切り替え操作を行って上部電極を上下動させるためには、即ち弱い静電気力を発生する広いエリアを含めた対向領域全体の静電気力が、バネの復元力よりも大きくなるためには、主にフローティングメタルが存在しない外周部の狭い領域（強い静電気力発生）で引き付けるようにしなければならない。この時、前記フローティングメタル領域でも弱い静電気力は生じている。その結果前記フローティングメタルがない構造よりも高い電圧が必要となり、前記の従来構造を有する素子の動作に２０Ｖもの高い電圧が必要になってしまったものと考えられる。
次に、本願発明の係わる容量値の挙動に関する不可解な現象について考察する。
前記のように上部電極／下部電極間で２０Ｖもの直流電圧を印加して、上部電極がフローティングメタルに直接接触するようになると、今度は上部電極がフローティングメタルと同様に電荷を蓄積しはじめる。
前記のように直流電圧を印可し続けることによって、上部電極とフローティングメタルは同電位となるため、フローティングメタルから上部電極へ生じていた静電気力は消滅する。その結果、上部電極を引き付けていた静電気力はバネの復元力よりも小さくなって、上部電極がフローティングメタルから離れてしまい、容量値が小さくなった。この時、フローティングメタルは電気的には絶縁されているため、蓄積された電荷は、自然放電でしか放出されない。そして、自然放電には数十秒間を要する。
フローティングメタルに電荷が蓄積された状態で、印加電圧を急激に０Ｖにした場合、もともとアースに接地されて電位が０Ｖに戻った上部電極と、電荷が蓄積されたままのフローティングメタルとの間には、又、大きな電位差が生じるため、この間でバネの復元力よりも大きい静電気力が発生して、上部電極がフローティングメタルに引き付けられて接触し、一時的に容量値は回復する。
しかし、フローティングメタルに蓄積された電荷は上部電極を介して速やかに放出されるため、数秒の後にフローティングメタルの電位は０Ｖに戻り、静電気力が消滅してバネの復元力によって両者は離れ、容量値が初期値に戻った、と考えられる。
以上の考察を確認するため、先ず、前記第４Ａ図、第４Ｂ図に例示した例と同様の寸法・構造を有する容量型ＭＥＭＳ素子を用いて、対向領域内におけるフローティングメタル領域と容量膜領域との面積比を変えて作製し、それぞれの動作電圧と前記現象の発生有無について調べた。
この実験で用いた容量型ＭＥＭＳ素子の上部電極と下部電極との対向領域の寸法は、前記と同様２００マイクロメータ×２００マイクロメータであり、フローティングメタルの寸法をそれぞれ１００マイクロメータ□（全体の２５％）、１２０マイクロメータ□（全体の３６％）、１５０マイクロメータ□（全体の５６％）、１７０マイクロメータ□（全体の７２％）とした。形成した位置は、前記対向領域の中心とフローティングメタルの中心とをあわせるように形成した。
前記それぞれの素子を５つずつ評価し、その結果を表１に纏めた。
【表１】
2006011239.tif 000002
表１より、動作電圧に関しては、フローティングメタルが小さくなればなるほど、動作電圧も小さくなっている。フローティングメタルが１５０マイクロメータ□（全体の５６％）の素子では、フローティングメタルが無い場合の動作電圧（＝６Ｖ、前記従来技術に記載）の約１．５倍の９Ｖで動作することがわかった。又、１４１マイクロメータ□（全体の５０％）の素子では、８．７Ｖ動作する。
次に、直流電圧を印加したまま放置することによって発生する不可解な容量値の挙動（変化）については、全体の対向面積に占めるフローティングメタルの面積比率依存性が明確に現れている。フローティングメタルの寸法が対向面積全体の約５６％となる１５０マイクロメータ□を境に比率が大きい場合には、すべて不可解な容量変化が発生しており、逆にそれよりも小さい場合にはすべて発生しない結果となった。
１５０マイクロメータ□のフローティングメタルがある素子では、１個（／５個）だけ容量が変化する挙動を見せ、一方、１４１マイクロメータ□のフローティングメタルがある素子では、不可解な容量変化が発生しない。従って、実際に適用できるフローティングメタルの面積比率は、対向領域全体の５０％以下が望ましいということが言える。
応用として、第５図に示すような構造の素子を作成し、評価した。第５図の構造は、前記第４Ａ図の構成とほぼ同様であるが、フローティングメタル６が、対向領域内に形成している前記フローティングメタル６から対向領域外の誘電体膜５上にも連続した一連のパターンとして形成されている。この時、垂直方向から見た前記対向領域内におけるフローティングメタルの面積比率は、対向領域全体の約４５％である。
結果は、動作電圧が９．８Ｖであり、電圧印加放置による不可解な容量値の挙動も示さなかった。更に、容量値が約４５ｐＦという初期値（０．５ｐＦ）の約９０倍もの値を示した。
これは、上部電極１２がフローティングメタル６に電気的に接触することによって、下部電極１上の誘電体膜５上に形成された広大な面積を有するフローティングメタル６と、対向する下部電極１との間の対向面積が容量値に反映されたものであると推定できる。本構造のようなフローティングメタルの配置は、スイッチのオン／オフ容量比を拡大するための一つの優れた手法であると言える。
以上の応用実験の結果からも、対向領域におけるフローティングメタルの面積比率を、前記規定の範囲内（５０％以下）にすることによって、前記従来技術で発生した不良を回避できることが判明した。更に、本構造のようなフローティングメタルのパターン配置は、上部／下部電極間に働く静電気力に対して悪影響をもたらすことはなく、スイッチのオン／オフ容量比を拡大するための一つの優れた手法であると言える。即ち、対向領域におけるフローティングメタルの面積比率を５０％以下にすれば、フローティングメタルに電荷が蓄積された場合でも、静電気力＞バネの復元力の関係を維持できる。
尚、以上述べた実験では、得られた結果を比較しやすくするため、すべて同一構造、同一寸法のシャント型の容量型ＭＥＭＳ素子を用いているが、バネやメンブレンの寸法や形状、素子自体の構造を変えた容量型ＭＥＭＳ素子を用いて、フローティングメタルの面積比率を変えて実験した場合でもほぼ同様の傾向を示す結果が得られた。
しかしながら、前記推論が正しければ、フローティングメタル中の電荷は常に蓄積されたままであるため、連続して動作を繰り返す場合、素子の動作が不安定になる可能性は否めない。
そこで、前記第５図に示した素子のフローティングメタル６とアース２との間に、電気抵抗値が１ｋΩ以上の抵抗パターン７を配置（実測では３．７ｋΩ）した第６図に示すような構造の容量型ＭＥＭＳ素子を作製した。そして、これまでの例と同じように、上部／下部電極間に直流電圧を印加して、動作電圧及び動作電圧印加状態での放置による容量値の変化の有無を評価した。尚、前記抵抗体の抵抗値の決定方法であるが、前記の容量型ＭＥＭＳ素子は、主に高周波信号用のスイッチとして用いるものであり、高周波信号の性質として比較的高抵抗を有する物質や、インピーダンスにして高抵抗となるインダクタを通過することはできないため、本実験では一例として前記１ｋΩ以上の金属抵抗体を用いた。
前記抵抗体の存在は、フローティングメタルに蓄積されたと考えられる電荷を速やかに放出するための方法の一つであり、一例として本構造では、フローティングメタルの接続先をアースとしたものである。又、これによって、フローティングメタルは直流的にはショートになるが、高周波的にはフロート状態のままである。その結果、動作電圧自体は１５Ｖにまで高電圧化してしまったものの、電圧印加したままの放置状態で、前記不可解な容量値の挙動は見られなかった。更に、印加電圧を０Ｖに戻しても、容量値は初期の値に戻ったままで変化しないことが確認できた。
前記結果に関して、まず動作電圧の上昇に関しては、前記構造の場合、アースに接続されている上部電極と、抵抗体を介して接続したフローティングメタルは、直流的には常に同電位であるので、フローティングメタル／上部電極間には静電気力が発生せず、フローティングメタル以外の誘電体膜露出領域下の下部電極と、これと対向する領域の上部電極との間の狭い対向領域のみで引き付けあっているためであると推定できる。
そして、電圧印加による放置状態での容量値の変化が起こらないのは、電荷の蓄積が起こらない前記狭い領域のみで引き付けあっているためであり、０Ｖに戻して上部電極がフローティングメタルに引き付けられないのも、フローティングメタルとアースとを抵抗体を介して接続することによって、フローティングメタルに溜まった電荷が速やかに放出されたためと推定できる。
以上の詳細実験及び諸考察により、フローティングメタルとアース（又は電圧端子）との間に抵抗素子を接続することにより、フローティングメタルの電荷蓄積を防止できることが判明した。
しかし、前記のように抵抗素子の抵抗値に依存して、スイッチのオン／オフ（Ｏｎ／Ｏｆｆ）切換時間と損失は劣化する。抵抗素子を用いてフローティングメタルからアースに電荷を逃がす場合、フローティングメタルに残る電荷量変化は、時間の指数関数に逆比例する。
電荷量が１／ｅ（ｅは２．７１８２８）となる時間定数ｄｔは、フローティングメタルとアースとの容量Ｃｆと、用いる抵抗素子の抵抗値Ｒｆの積Ｃｆ・Ｒｆで表される。時間定数ｄｔは、必要なオンオフ切換時間ｄｔｏｆｆより小さくする必要があるから、ｄｔｏｆｆ＞＞ｄｔである必要がある。ＧＨｚ帯で動作する低損失スイッチの場合、Ｃｆは５ｐＦ〜２０ｐＦ、ｄｔｏｆｆ＜０．１ｍｓｅｃとする必要があるため、結局、Ｒｆ＜５Ｒ〜２０ＭΩである必要がある。
スイッチの損失を設計する場合、スイッチに接続される電子部品（Ｌ，フィルタ等）のＱ値とのバランスを考慮する必要がある。Ｌ、フィルタのＱ値は２０〜２０００程度であり、特に高Ｑフィルタの場合、スイッチにも高い性能が要求される。
代表的な誘電体、ＳＡＷフィルタは、Ｑ値が８００以上、直列抵抗１Ω以下であるため、結局、Ｒｆ＞８００Ω（＝１Ω×８００）である必要がある。
前記はフローティングメタルとの接続先がアースの場合で説明したが、電圧端子の場合でも全く同様の効果がある。又、抵抗素子の変わりにインダクタを用いる場合、Ｒｆを動作させる周波数帯でのインピーダンスに置き換えることで、同様の効果がある。
次に、前記抵抗体接続構造によるスイッチの低電圧動作化を目指して、対向領域におけるフローティングメタルの面積比率を調節し、更に前記対向領域外にもフローティングメタルを配した構造の容量型ＭＥＭＳ素子を作製して、動作電圧の評価を行った。この例を、第２Ａ図、第２Ｂ図に示す。第２Ａ図は平面図、第２Ｂ図は線ＢＢ’での断面図である。本例は、第６図の例とフローティングメタル６の形状、面積比率が異なる。従って、その他の詳細説明は省略する。本例では、フローティングメタル６の面積比率は、対向領域全体の１５％となるよう設計した。簡単に言えば、対向領域におけるフローティングメタル６の面積を著しく小さくして、なお且つ対向領域以外の誘電体膜５上にもフローティングメタル６を延長して広く形成した。更に、フローティングメタル６を２ｋΩ程度の抵抗素子を介してアース２に短絡させた構造である。
その結果、動作電圧が６．２Ｖとなる結果が得られた。この電圧値は、フローティングメタルを設けていない時とほぼ同等の値であり、この時に得られる容量値が３２ｐＦという初期値の約６０倍の容量値を得た。
以上のことから、従来技術で発生した容量型ＭＥＭＳ素子の課題を解決するためには、下記事項の少なくとも一者を用いて達成することが出来る。勿論、その両者を組み合わせて用いることも出来る。
（１）前記従来のフローティングメタルを有する構造において、対向領域内におけるフローティングメタルの面積比率を、対向領域全体の５０％以下にする。
（２）フローティングメタル自体を、高周波信号に対して抵抗となる物質を介して、所望の電位を有する物質と直流的に接続させる。
好ましくは、対向領域内におけるフローティングメタルの面積比率を著しく小さくする、例えば全体の１５％前後にすれば、フローティングメタルが無い構造とほぼ同等の動作電圧で動作する容量型ＭＥＭＳ素子を作製することが出来る。
更には、フローティングメタルの形成領域を、対向領域以外の下部電極上の誘電体膜上にも拡大しても、フローティングメタルは、前記の対向領域内における形成パターンの面積比率に関する制約さえ守れば、対向領域以外の領域にも広く形成しても良い。それは、フローティングメタルの形成領域が、対向領域内で生じる静電気力には何ら影響を及ぼさない為である。これにより動作時の容量値ならびにオン／オフ容量比を大きくできる。
又、前記対向領域内におけるフローティングメタルの形状は、特に限定するものではなく、如何なる形状で設けても良い。
前記高周波信号に対して抵抗となる物質とは、例えば１ｋΩ以上で１ＭΩ以下の電気抵抗値を有する高抵抗体、または１ｋΩ以上で１ＭΩ以下のインピーダンスを示すインダクタのことを指し、所望の電位を有する物質とは、素子の構造にもよるが例えば接地線、上部電極、下部電極、制御電極等を指す。
更に、前記アンカ、バネ、及び上部電極は一体構造を成してメンブレンとなり、且つ連続した同一の低抵抗な金属体によって形成されることが望ましい。
この時、前記金属体は金、アルミニウム、銅の何れかの低抵抗な単一金属膜、若しくは前記金属種と他の金属との積層膜であることが望ましい。
また前記誘電体膜上に形成された前記低抵抗金属膜についても、低抵抗な金属材料からなることが望ましく、特に上部電極との接触抵抗を著しく低減できる材料が好ましい。詳しくは、金、アルミニウム、銅等の何れか単一金属膜、若しくは前記金属種と他の金属との積層膜であることが望ましい。
更に、前記低抵抗金属膜からなるフローティングメタル表面は、平坦面である場合以外に、定常時（電圧を印加しない時）において上部電極と接触しなければ、フローティングメタルと同一材料、もしくは他の低抵抗金属材料からなる上方向への突起を一箇所、もしくは複数箇所設けても構わない。
これとは逆に、前記条件を満たすならば上部電極下面に下方向に向かう突起を一箇所、もしくは複数箇所設けても同様の効果が得られることはいうまでもない。
以上、詳述したように、本発明によれば、高周波信号に対して極めて良好かつ安定したスイッチング特性とアイソレーション特性が得られる。更には、本発明によれば、高信頼で低電圧で動作する容量型ＭＥＭＳ素子、並びに本発明の容量型ＭＥＭＳ素子を搭載した高性能な高周波装置を提供できる。
本発明の容量型ＭＥＭＳ素子では、例えば高周波スイッチとして機能させる場合のスイッチオフ時（電圧印加時）の容量値も、対向領域以外の下部電極上に位置する誘電体膜上にフローティングメタルを延長して形成することによって大きくできる上に、フローティングメタル全体の面積から、ほぼ計算値通りの容量値を容易に実現できることから、スイッチ素子の設計も極めて容易になる。
更に、前記の通り、フローティングメタルの形成領域を対向領域以外のエリアまで拡大できること、上部電極は一箇所でもフローティングメタルに接触すればよいこと、などから、上部電極はこれまでよりも大幅に小さくできる。これによって、金属体によって構成される上部電極を含むメンブレンの、残留内部応力による湾曲・変形を著しく抑制できる可能性がある。
上部電極と接触する低抵抗金属膜からなるフローティングメタルも、抵抗値が低いＡｕ、Ａｌ、Ｃｕ等を主体とした金属膜を用いることで、接触抵抗や直列抵抗を低減できることから、極めて低損失なまま高周波信号を伝達することができる。
本発明の容量型ＭＥＭＳ素子の構造・性質からして、高周波スイッチとしての用途以外に、本素子を一個、または複数個を並列・直列に接続・配置することによって、ＳＰｎＴスイッチや、広い範囲の容量値を可変できる可変容量装置にも応用できる。
更に、本発明の容量型ＭＥＭＳ素子は、作製プロセス上の観点から見ると極めて僅かなプロセス増加で済むため、製造コストの増加も小さく抑えることができる。
本発明の容量型ＭＥＭＳ素子は一般的な半導体作製プロセスで容易に作製できることから、ＦＥＴやバイポーラトランジスタ等の半導体能動デバイスや、他の受動デバイスと同一基板上に形成してワンチップ化することが可能となるため、これまでよりも小型化されたモジュール装置を容易に作製できる。
＜実施の諸形態＞
以下、本発明に係る容量型ＭＥＭＳ素子を図面に示した幾つかの好ましい実施形態を参照して、更に詳細に説明する。
第１Ａ図、第１Ｂ図に本発明の第一の実施形態を模式図で示す。第１Ａ図は素子の平面図、第１Ｂ図はその線ＢＢ’での断面図である。
絶縁基板３上に素子の下部電極としての機能も有する信号線路１が形成され、その周辺にはアース２が形成されている。絶縁基板３は、例えばガラス基板、化合物半導体基板、高抵抗シリコン基板、圧電体基板などの絶縁材料で形成されている。絶縁基板３はまた、酸化ケイ素に代表される絶縁膜で表面を覆った半絶縁体基板、又は導電体基板でも良い。
信号線路１は、所定の距離に設置されたアース２と合せて、第１Ｂ図の表裏方向に伸びるコプレーナ型高周波信号線路として機能している。
アース２から信号線路１を跨ぐように形成されたメンブレン８は、アース２に接続された４箇所のアンカ１０と、アンカ１０に接続されたミアンダ（曲折構造）を有する４本のバネ１１、及び上部電極１２が一体構造を成している。
信号線路１上の一部及び絶縁基板３上の一部は、膜厚が０．２マイクロメータのアルミナ膜からなる誘電体膜５で覆われており、信号線路１上に位置する誘電体膜５の表面には、Ｔｉ／Ａｕ２層構造からなる低抵抗金属膜からなるフローティングメタル６が形成されている。
前記信号線路１と上部電極８との対向領域内における前記フローティングメタル６の面積比率は、前記対向領域全体の１５％とし、前記対向領域外の前記信号線路１上に位置する前記誘電体膜５上にも、フローティングメタル６を延長して広く形成している。フローティングメタル６は、電気抵抗値が１５ｋΩとなる抵抗素子７を介してアース２に接続されている。
アース２は高周波的に接地されていることに加えて、直流的にも接地（直流電位０Ｖ）されている。従って、上部電極１２は、バネ１１とアンカ１０を介して接地されている。しかし、フローティングメタル６は、抵抗素子７を介してアース２に接続されているため、直流的にのみ接地されている。
上部電極１２と誘電体膜５との間の空間の距離は約１．２マイクロメータである。
メンブレン８には、膜厚が２．５マイクロメータのＡｕ（金）を用いており、信号線路１と接地線２には、下層Ｔｉ（膜厚＝０．０５マイクロメータ）との上層Ａｕ（金、膜厚０．５マイクロメータ）の積層膜を用いている。
中空に浮いたメンブレン８を形成するための犠牲層にはポリイミド膜を用いている。犠牲層除去を容易にするため、図示していないが上部電極１２には１０マイクロメータ□の貫通穴が、２０マイクロメータ間隔で複数箇所設けられている。
前記構造のＭＥＭＳ素子の動作電圧（上部電極が低抵抗金属膜に接触する電圧）は６．３Ｖで、その時の容量値は約４８ｐＦが得られた。これは０Ｖの時の容量値が約０．５ｐＦと比較して、約１００倍近い値である。この値は、フローティングメタル６と信号線路１との対向面積から計算して求めた値と、ほぼ同じ容量値が得られた。
第７Ａ図、第７Ｂ図に本発明の第２の実施形態を模式図で示す。本例は、金属体からなる片持ち梁を用いた構造の容量型ＭＥＭＳ素子に本発明を適用した例である。第７Ａ図は素子の平面図、第７Ｂ図は、その線ＢＢ’での断面図である。
酸化ケイ素に表面を覆われたＳｉ基板１５上に、素子の下部電極としての機能も有する信号線路１３が形成され、その周辺にはアース１４が形成されている。
アース１４から信号線路１３上の一部を覆うように形成された片持ち梁１６は、アース１４に接続されたアンカ１７と、アンカ１７に接続されたバネ１８、及び上部電極１９が一体構造を成している。尚、上部電極１９の面積は２０マイクロメータ×５０マイクロメータである。
信号線路１３上の一部及びＳｉ基板１５上の一部は、膜厚が０．１５マイクロメータの窒化ケイ素膜からなる誘電体膜２０で覆われており、信号線路上に位置する誘電体膜２０の表面には、Ａｌからなるフローティングメタル２１が形成されている。
この時、信号線路１３上と上部電極１９との対向領域内におけるフローティングメタル２１の面積比率は、前記対向領域全体の１０％とし、前記対向領域外の前記信号線路１３上に位置する前記誘電体膜２０上にも、フローティングメタル２１を延長して広く形成している。フローティングメタル２１は、電気抵抗値が５００ｋΩとなる抵抗素子２２を介してアース１４に接続されている。
アース１４は高周波的に接地されていることに加えて、直流的にも接地（直流電位０Ｖ）されていることから、アース１４に接続されている上部電極１９も接地されている。しかし、フローティングメタル２１は、抵抗素子２２を介してアース７に接続されているため、直流的にのみ接地されている。上部電極１９と誘電体膜２０との間の空間の距離は約０．８マイクロメータである。
片持ち梁１６全体は、膜厚が２．０マイクロメータのＡｌ（アルミニウム）からなり、信号線路１３とアース１４についても、Ａｌ（アルミニウム、膜厚０．４マイクロメータ）単膜を用いている。
アース１４に接続され中空に浮いた上部電極１９を有する片持ち梁１６を形成するための犠牲層には、ホトレジスト膜を用いており、犠牲層除去を容易にするため、図示していないが上部電極１９には２マイクロメータ□の貫通穴が、５マイクロメータ間隔で複数箇所設けられている。
前記構造のＭＥＭＳ素子の動作電圧（上部電極が低抵抗金属膜に接触する電圧）は１．５Ｖで、その時の容量値は約２４ｐＦが得られた。これは０Ｖの時の容量値が約０．２ｐＦと比較して約１２０倍の値である。
前記第２の実施形態における上部電極１９の面積は、前記第一の実施形態のときと比較して著しく小さいことから、素子全体の大きさも前記第１の実施形態よりも小さい。
ところが、動作電圧は１．５Ｖと低電圧化された上、得られた容量値も第１の実施形態とほぼ同等の値が得られている。このように、本発明の構造を適用することにより、従来よりも小型で且つ優れたスイッチング特性を有する高周波用の容量型ＭＥＭＳ素子を作製することができる。
本発明の第３の実施形態として、信号線路とアースとは別に、単独で制御端子を設けた容量型ＭＥＭＳ素子の例を示す。この例は第８図の平面図に示される。
ガラス基板６０上に信号線路６１が形成され、その周辺にはアース６２が形成されており、アース６２領域内の一部に、アース６２とは電気的に接続しない制御端子６３が形成されている。
メンブレン６４は、制御端子６３に接続されたアンカ６５と、アンカ６５に接続されたミアンダ（曲折構造）を有するバネ６６、及びアース６２との間で静電気力を発生させるための領域６７−１と、フローティングメタル７０と接触する領域６７−２とが個別に存在するかたちで形成された上部電極６７が一体構造を成している。
尚、アンカ６５は４箇所形成されているが、制御端子６３に接続されたアンカは１箇所のみであり、その他のアンカはすべてガラス基板６０上に接して形成されている。
信号線路６１上の一部とガラス基板６０上の一部、及びアース６２上の一部は、酸化タンタルからなる膜厚が２５０ナノメータの誘電体膜６９で覆われた構造となっており、信号線路６１上に位置する誘電体膜６９上にはフローティングメタル７０が形成されている。フローティングメタル７０は、１ＧＨｚ程度の高周波信号に対して１５０ｋΩ程度のインピーダンス特性を示すインダクタ素子７１を介して信号線路６１に接続されている。尚、前記信号線路６１、アース６２、制御端子６３、メンブレン６４、フローティングメタル７０は、すべて銅によって構成されている。
前記構造では、上部電極６７と信号線路６１との対向領域内には誘電体膜６９が露出した領域は僅かに存在するだけであり、フローティングメタル７０が占める面積比率は約９０％である。しかし、メンブレン６４との間の静電気力は主にアース６２との間で発生するため、動作上何ら問題はない。
前記構造は、上部電極６７が接触することによるフローティングメタル７０への電荷蓄積を防止するために、インダクタ素子７１を設けたものである。
信号線路上の誘電体膜上の殆どの領域にフローティングメタルを形成できるため、制御端子への電圧印加によってメンブレンがフローティングメタルに接触した時に得られる容量値を、著しく大きくできる特徴がある。
以上、シャント接続型の素子を例に説明したが、本発明はシリーズ接続型でも同様の効果がある。
第９Ａ図、第９Ｂ図、第９Ｃ図に、本発明の第４の実施形態を模式図で示す。第９Ａ図は素子の平面図、第９Ｂ図は、その線ＢＢ’での断面図である。同図はシーソー構造のメンブレンを備えた容量型ＭＥＭＳ素子である。第９Ｃ図は、メンブレンの構造を説明する概略斜視図である。
ガラス基板２８上に、膜厚が５００ｎｍのＣｕ（銅）からなる入力信号線路２４が形成され、その両側には出力信号線路２５（左側）、及び２６（右側）が形成されている。そしてその周辺にはアース２７が形成されている。
ガラス基板２８上に形成された入力信号線路２４に接続されたＡｕからなるメンブレン２９は、２箇所のアンカ３０と、前記両アンカ３０を中空で接続するねじれバネである第一のバネ３１と、第一のバネ３１から左右両側に延びる第二のバネ３２と、第二のバネ３２から左右両側に接続・配置された上部電極３３（同図左側）、及び３４（同図右側）によって構成されている。
ここで、入力信号線路２４は左右の上部電極３３及び３４に接続されており、両上部電極下に位置するガラス基板２８上には、下から下部電極であるＣｕからなる出力信号線路２５（同図左側）並びに２６（同図右側）と、窒化ケイ素膜からなる誘電体膜３５と、下からＴｉ／Ａｕの積層膜からなるフローティングメタル３６（左側）、３７（右側）とが積層されており、両上部電極に対して距離＝１．０マイクロメータの空間を設けて左右それぞれに形成されている。
この時、左右それぞれの出力信号線路２５並びに２６と、左右それぞれの上部電極３３、３４との対向領域内における、左右それぞれのフローティングメタル３６、３７の面積比率は、両者とも前記対向領域全体の３５％であり、前記対向領域外の前記出力信号線路２５、２６上に位置する前記誘電体膜３５上にも、フローティングメタル３６、３７をそれぞれ延長して広く形成している。
フローティングメタル３６、３７は、１ＧＨｚ〜５ＧＨｚ程度の高周波信号に対して３００ｋΩ程度のインピーダンスを示すインダクタ素子３８、３９を介してアース２７に接続されている。
前記構造の容量型ＭＥＭＳ素子は、入力信号線路２４と左右に配置された出力信号線路２５、２６のどちらかとの間で直流電圧を印加することにより動作する。
例えば、左側の出力信号線路２５との間で電圧を印加すると、左の上部電極３３が線路２５に引き付けられて左側のフローティングメタル３６に接触することにより、キャパシタ構造を形成する。この時入力信号線路２４に入力された高周波信号は、このキャパシタを介して左側の出力信号線路２５から出力される。この時反対側の上部電極３４は、上にはね上がるため、出力信号線路２６と上部電極３４のアイソレーションが増す。
逆に、左側での電圧印加を止め、右側の出力信号線路２６との間で電圧を印加することにより、左側の上部電極３３は低抵抗金属膜３６から離れてもとの位置に戻る。そして、右側の上部電極３４が右側の出力信号線路２６に引き付けられて、右側のフローティングメタル３７と接触することにより、今度は高周波信号が右側の出力信号線路２６から出力されるものである。この時、反対側の上部電極３３は、上にはね上がるため、出力信号線路２５と上部電極３３のアイソレーションが増す。
前記実施形態によれば、基本発明の容量型ＭＥＭＳ素子は、一般に一つの信号線路に対して２つの経路を選択的に切り替えることができるＳＰＤＴスイッチと呼ばれる構造である。本例は本発明の効果を反映して、低損失かつアイソレーション特性に優れた高周波信号用のプッシュプル型１入力２出力切替スイッチ等を提供できる。
前記本発明の容量型ＭＥＭＳ素子では、素子内部にインダクタ素子や抵抗素子を設けた場合について述べたが、この他、素子外の外部に形成した抵抗素子やインダクタ素子にフローティングメタルを接続しても同様の効果が得られる。
第１０Ａ図、第１０Ｂ図に、本発明の第５の実施形態を模式図で示す。第１０Ａ図は素子の平面図、第１０Ｂ図は、その線ＢＢ’での断面図である。本例は、前記第１の実施形態で述べたものとほぼ同一構造のメンブレンを有しているが、シリーズ接続型を有するオン／オフスイッチに本発明を適用した例である。シリーズ接続型とは、信号線路を入力側と出力側とに分断して、入力側と出力側との間に電圧を印加して、メンブレンが低抵抗金属膜と接触した時に高周波信号が出力側へ流れる機構のものである。
酸化ケイ素で表面を覆われたＳｉ基板４３上に、Ａｌの入力信号線路４０が形成され、該線路４０のコの字形領域の内側には、所定の間隔を有してＡｌからなる出力用信号線路４１が形成されている。そして、その周辺にはアース４２が形成されている。
入力信号線路４０のコの字形領域部に接続され出力信号線路４１を跨ぐように形成されたメンブレン４４は、４箇所のアンカ４５と、アンカ４５に接続されたミアンダ（曲折構造）を有する４本のバネ４６、及び上部電極４７が一体構造を成している。出力信号線路４１上の一部及びＳｉ基板４３上の一部は、酸化タンタル膜からなる誘電体膜４８で覆われており、出力信号線路４１上に位置する誘電体膜４８の表面には、Ａｕからなる開口部を有するフローティングメタル４９が形成されている。上部電極４７の下面にはＡｕからなる突起５０が下方に向かって複数箇所形成されている。
この時、出力信号線路４１と上部電極４７との対向領域におけるフローティングメタル４９の面積比率は、前記対向領域全体の１５％であり、前記対向領域外の前記出力信号線路４１上に位置する前記誘電体膜４８上にも、対向領域から延長されたフローティングメタル４９を広く形成している
上部電極４７とフローティングメタル４９との間の空間の距離は約１．０マイクロメータであり、上部電極４７下面に設けた突起５０は約０．３マイクロメータの高さを有するため、前記突起５０の先端からフローティングメタル４９までの距離は０．７マイクロメータとなっている。
メンブレン４４には、膜厚が１．５マイクロメータのメッキによるＣｕ（銅）を用いており、入力信号線路４０と出力信号線路４１、及びアース４２には、Ａｌ（膜厚が０．６マイクロメータ）の単膜を用いている。
中空に浮いたメンブレンを形成するための犠牲層には感光性を有するポリイミド膜を用いており、犠牲層除去は専用の剥離液を用いたウエット処理と、最終工程として炭酸ガスによる急速乾燥処理を施した。
前記構造のＭＥＭＳ素子は、入力信号線路４０と出力信号線路４１との間で電圧を印加することにより、入力信号線路４０に接続されている上部電極４７が出力用信号線路４１に引き付けられて低抵抗金属膜４９に接触することによりキャパシタ構造を形成する。この時、入力信号線路４０に入力された高周波信号が、このキャパシタを介して出力信号線路４１に流れるものである。
前記実施形態では、フローティングメタルに蓄積される電荷を放出するための抵抗素子等は設けていないが、対向領域におけるフローティングメタルの面積比率が１５％と十分に小さいため、素子動作に何ら支障を来たすことなく正常にスイッチとして動作する。
前記実施形態によれば、入力信号のロス（損失）が極めて小さく通過特性が良好な高周波信号用の容量型ＭＥＭＳ素子を提供できる。
第６の実施形態である高周波装置を説明する。第１１Ａ図は、本発明の容量型ＭＥＭＳ素子を搭載した高周波装置として、高周波信号のオン／オフスイッチに前記第１の実施形態で説明した本発明の容量型ＭＥＭＳ素子（第１Ａ図、第１Ｂ図に図示される）を適用した時の、本ＭＥＭＳ素子と制御回路の等価回路図である。ＭＥＭＳ素子の信号線路１及び上部電極１２が回路的に示される。第１２Ａ図及び第１２Ｂ図は、本例におけるおのおのメンブレムのアップ・ダウンの状態を示すＭＥＭＳ素子の断面図である。断面図における各部位は第１の実施形態における符号と同じ符号で示される。
ＭＥＭＳ素子の上部電極１２は、信号線路１に並列に接続された本発明の高周波スイッチ５２として機能する。符号５３、５４はそれぞれ、信号線路１への入力端子、出力端子である。下部電極である信号線路１は直流的に浮いており、信号線路１に高周波に対して高いインピーダンスを呈するインダクタンスＬ及び抵抗Ｒを介して制御端子５５が接続されている。即ち、制御端子５５に制御用の直流電圧を与えると、インダクタンスＬ及び抵抗Ｒを経て信号線路１に同直流電圧が印加される。
信号線路１に直流電圧を印加していない（直流電位０Ｖ）のときは、第１２Ａ図に示すように、上部電極１２はバネ１１で機械的に保持されている。従って、上部電極１２は信号線路１から十分離れているため、上部電極１２と信号線路１間の容量値は非常に小さい（メンブレンアップ、容量値が約０．５ｐＦ）。この時、信号線路１に流れる高周波信号は、その入力端子５３から出力端子５４に低損失に伝わる（スイッチオン状態）。
信号線路１に直流電圧を印加した場合、上部電極１２と信号線路１との間に静電気力が発生する。バネの復元力よりも静電気力が強い場合、第１２Ｂ図に示すように上部電極１２は誘電体膜５上に形成されたフローティングメタル６に張り付くように接触する（メンブレンダウン、容量値＝約４８ｐＦ）（スイッチオフ状態）。
このスイッチオフ状態のとき、上部電極１２がフローティングメタル６と電気的に接触するため、上部電極１２を介して接続されたフローティングメタル６と誘電体膜５と信号線路１からなるキャパシタを構成する。これにより高周波では信号線路１は接地されたのと同等となる。従って、入力端子５３から信号線路１に流れる高周波信号は、その大部分が、上部電極１２と接するフローティングメタル６が誘電体膜５に接している部分で反射されるため、出力端子５４にはほとんど到達しない。
上部電極１２と信号線路１との間の静電気力は、領域１４によって保持し続けられるため、電圧印加を止めない限り前記キャパシタ構造を維持し続ける。
第７の実施形態である高周波装置を説明する。第１１Ｂ図は、前記第５の実施形態で説明した本発明のシリーズ接続型を有する容量型ＭＥＭＳ素子（第１０Ａ図、第１０Ｂ図に図示される）を前記と同様のスイッチに適用した時の、ＭＥＭＳ素子と制御回路の等価回路図を示したものである。入力信号線路４０及び出力信号線路４１が回路的に示される。符号７３、７４、及び７５は、各々入力端子、出力端子及び制御端子を示す。
入力信号線路４０に接続された上部電極４７は、出力信号線路４１に直列に接続された本発明の高周波スイッチ７２として機能する。ここで、出力信号線路４１は高周波に対して高いインピーダンスを呈するインダクタンスＬ及び抵抗Ｒを介して制御端子７５が接続されている。即ち、制御端子７５に制御用の直流電圧を与えると、インダクタンスＬ及び抵抗Ｒを経て出力信号線路４１に同直流電圧が印加される。
出力信号線路４１に直流電圧を印加していない（直流電位０Ｖ）のとき、上部電極４７は出力信号線路４１から十分離れているため、入力された信号は出力信号線路４１に到達しない。（メンブレンアップ）
出力信号線路４１に直流電圧を印加した場合、上部電極４７と出力信号線路４１との間に静電気力が発生する。この時上部電極４７が引き付けられてフローティングメタル４９と接触する（メンブレンダウン）ことにより、上部電極４７を介して接続されたフローティングメタル４９と誘電体膜４８と出力信号線路４１からなるキャパシタを構成する。これにより入力された信号は出力信号線路４１に到達できるようになる。
本実施形態によれば、本発明の容量型ＭＥＭＳ素子を搭載した高周波スイッチは、高周波信号に対して極めて良好なスイッチング特性を得ることができる
第８の実施形態である高周波装置を説明する。本発明の容量型ＭＥＭＳ素子を搭載した高周波装置として、一つの入力信号を２つの経路に切り替えることができるスイッチに、前記第４の実施形態で説明した本発明の容量型ＭＥＭＳ素子（第９Ａ図、第９Ｂ図に図示される）を適用した例である。第１３図に、本ＭＥＭＳ素子と制御回路の等価回路図を示す。第１３図の符号は第９Ａ図、第９Ｂ図と同一部位は同一符号が用いられる。符号２４は入力信号線路、符号２５、２６はそれぞれ、左側の出力信号線路、右側の出力信号線路を示す。符号２９はメンブレム、３３、３４は、左側の上部電極、右側の上部電極、５６は入力端子、５７、５８は出力端子、５９は制御端子である。
本実施形態では、メンブレン２９は接地に接続されるのではなく入力用信号線路２４を介して入力端子５６に接続されている。そして、メンブレン２９の左側の上部電極３３が出力用信号線路２５に高周波的に接続してその出力端子５７に接続するか、又は右側の上部電極３４が出力用信号線路２６に高周波的に接続してその出力端子５８に接続するかの動作が行なわれる。
出力端子５７は、高周波信号を遮断する抵抗Ｒ１及びインダクタンスＬ１を介して直流的に３Ｖに、一方、出力端子５８は、高周波信号を遮断する抵抗Ｒ２及びインダクタンスＬ２を介して直流的に接地されている。容量Ｃ１は、直流３Ｖの端子を高周波的に接地するために用いられる。メンブレン２９は、容量Ｃ２によって直流的に浮いており、制御端子５９に高周波信号を遮断する抵抗Ｒ３及びインダクタンスＬ３を介して制御電圧が印加される。そのため、制御端子５９に５Ｖを印加した場合、高周波的に入力端子５６は出力端子５８に接続され、制御端子５９に０Ｖを印加した場合、出力端子５７に接続される。
以上の第８の実施形態では、適用した容量型ＭＥＭＳ素子の特徴であるオフ状態でのアイソレーション特性に優れることから、低損失かつオフラインへの信号の回り込みが著しく低減された１入力２出力切り替えスイッチをプッシュプル型の一個の容量型ＭＥＭＳ素子で実現することができる。
第１４図は、第９の実施形態を説明するブロック図である。
本発明の容量型ＭＥＭＳ素子を搭載した高周波装置の例で、携帯電話等に用いられる高周波フィルタモジュールである。
第１４図では、基板９１に、高周波フィルタ９４が配置され、これにアンテナ９６、及び反対側に受信系への接続部９２、及び送信系への接続部９３が接続される。この場合、少なくとも高周波フィルタ９４の前段、後段、もしくは前段と後段両方に、スイッチが配される。このスイッチとして、本発明の第７の実施形態で示した形態を基本としたスイッチ、もしくは第６の実施形態で示した形態を基本としたスイッチを搭載している形態が用いられる。
複数のフィルタ９４と前記本発明の容量型ＭＥＭＳ素子９５を搭載することにより、本発明の良好なスイッチング特性を得ることが出来る。このことを反映して、アンテナから受信される複数の周波数帯域の信号を、低損失かつ低雑音のまま所望の接続経路に切り替えて入力する、逆に、複数の周波数帯域の信号を低損失かつ低雑音のまま出力することが可能となる。更には、出力信号の入力信号側への回り込みも著しく低減できる長所がある。
前記高周波フィルタと本発明の容量型ＭＥＭＳ素子は、本発明の容量型ＭＥＭＳ素子が基板材料を選ばないこと、一般的な半導体製造技術で作製できること等から、フィルタと同じ基板材料上に作製して、他の受動素子と共にワンチップ化できる利点がある。
更には、本発明の第６の実施形態や第７の実施形態で示した等価回路図において、制御端子から制御信号を送信するＳｉ−ＭＯＳＦＥＴ等の能動素子からなるロジックＩＣなどとも、前記と同じ理由により同一基板上に作製してワンチップ化することが可能である。
即ち、本発明の容量型ＭＥＭＳ素子は、能動素子や他の受動素子と共に、一般的な半導体製造技術を用いて同一基板上に作製することができる。
このことから、これまで実装基板上にそれぞれを個別に素子を搭載していた時よりも、大幅に小型化された高周波装置を提供することが可能となる。
本発明の容量型ＭＥＭＳ素子の構造・性質からして、前記のようなスイッチとしての用途以外に、本素子を一個、または複数個を並列・直列に接続・配置することによって、ＳＰｎＴスイッチや広い範囲の容量値を可変できる可変容量装置にも応用できることはいうまでもない。
第１５図に本発明のＭＥＭＳ素子の製造方法の例示する。
ここでは、例として前記第１図に示した第１の実施形態である容量型ＭＥＭＳ素子の製造方法を示す。他の形態もこれに準じて製造することが出来る。
絶縁基板３上に、ホトリソグラフィ技術を用いて、信号線路１とアース２の反転パターンからなるリフトオフ用２層レジストパターンを形成する。この後、電子ビーム蒸着法を用いて、第１層に膜厚０．０５マイクロメータのＴｉを、第２層に膜厚が０．５マイクロメータのＡｕ（金）を被着する。そして、周知のリフトオフ法を用いて不要な金属膜及びレジストを除去して、信号線路１パターンとアース２パターンを形成する（第１５図の（ａ））。
続いて、膜厚が０．２マイクロメータのアルミナ膜をスパッタ法により被着した後、周知のホトリソグラフィ技術を用いてパターン形成を行う。この後、マスクされていない領域のアルミナ膜をエッチングにより除去して、所望の領域のみに誘電体膜５パターンを形成する（第１５図の（ｂ））。
次に、周知のホトリソグラフィ技術を用いて、信号線路上の所望の領域のみが開口されたリフトオフ用の２層レジストパターンを形成する。この後、電子ビーム蒸着法を用いて第１層に膜厚０．０５マイクロメータのＴｉを、第２層に膜厚が０．２マイクロメータのＡｕ（金）を被着する。そして、周知のリフトオフ法を用いて不要な金属膜及びレジストを除去して、所望の形状を有するフローティングメタル６のパターンを形成する（第１５図の（ｃ））。
次に、周知のホトリソグラフィ技術を用いて、絶縁基板３上の所望の領域のみが開口されたリフトオフ用の２層レジストパターンを形成する。この後、電子ビーム蒸着法を用いて高抵抗膜を被着する。そして、周知のリフトオフ法を用いて不要な金属膜及びレジストを除去して、所望の形状を有する抵抗素子７パターンを形成する（第１５図の（ｄ））。
次に、絶縁基板３全面にポリイミド膜を回転塗布により形成した後、周知のホトリソグラフィ技術とエッチング技術を用いて、所望の領域のみが開口されたポリイミド膜からなる犠牲層パターン５１を形成する。ポリイミド膜の膜厚は、高温ベークによるキュア後の膜厚が１．２マイクロメータとなるよう調整した（第１５図の（ｅ））。
次に、絶縁基板３上全面に、周知の電子ビーム蒸着法を用い、膜厚が２．５マイクロメータのＡｕ膜を被着する。この後、周知のホトリソグラフィ技術とＡｒ＋イオンミリング法を用いてメンブレン８を形成する。（第１５図の（ｆ））。
最後に、ケミカルドライエッチングにより犠牲層５１を除去することによって、本発明の容量型ＭＥＭＳ素子が完成する（第１５図の（ｇ））。
尚、抵抗素子やインダクタを同一基板上に作製するのが困難な場合には、フローティングメタルから引き出し線路パターンを形成しておき、素子の実装段階で外部の抵抗素子、又は、インダクタ素子に接続しても良い。
前記の製造方法の例では、各種金属膜の被着に電子ビーム蒸着法を用いた例を示したが、この他スパッタ法等を用いることによって、金属膜の表面平坦性が向上し、ウエハ内の素子の偏差を小さくできる。
又、前記の例では、Ａｕを主体とした金属膜を用いた例を示したが、この他ＡｌやＣｕ等を用いることによって、材料コストを低減できる効果がある。
前記のメンブレンの加工にはイオンミリング法を用いた例について示したが、この他ケミカルドライエッチング法や、ウエットエッチング法、リフトオフ法等、使用する金属材料に最も適した加工方法を用いても良いことは言うまでもない。
前記の製造方法の例では、メンブレンの膜厚は２．５マイクロメータであったが、前記実施形態で示しているように、膜厚はそれぞれの金属材料で湾曲が発生しない程度が好ましく、被着方法によっても最適膜厚は変わるため、特に限定されるものではない。
メンブレンには電子ビーム蒸着による厚膜のＡｕを用いて作製した例を示したが、この他、薄膜形成したＡｕ上に電解Ａｕメッキ等を用いて厚膜のＡｕを形成しても良い。
ホトレジスト等によるパターニングによって、所望の領域のみにメッキを施す電解Ａｕメッキ法を用いた方が、材料コストを低減できる。
前記Ａｕを用いたメンブレンを作製する上で、前記製造方法では直接Ａｕのみを被着形成した例を示したが、隣接層との接着層としてチタンの他、クロム、モリブデン等を数ｎｍ〜数十ｎｍ程度設けることにより、密着性を高めることができる。
前記本発明の主要な構成要素であるフローティングメタルのパターニングには多層レジスト技術によるパターニングとリフトオフ法を用いて形成した例について示したが、この他Ａｌ等の他の方法を用いる場合には、ケミカルドライエッチングやウエットエッチング法などを用いても良いことは言うまでもない。
誘電体膜にはスパッタ法によるアルミナ膜を用いた例を示したが、被着方法についてはこの他ＣＶＤ法等、通常の半導体製造工程で一般的に用いられる他の手法を用いても良い。
誘電体膜材料に関しては、アルミナ膜のほか酸化ケイ素膜、窒化ケイ素膜、酸化タンタル等の、少なくとも絶縁性に優れ誘電率を有する固体材料ならば、如何なる材料でも適用できる。又、単膜ではなくこれら誘電体材料の積層膜を用いても良い。誘電率が大きければ大きいほど、素子の小型化も容易になり、メンブレンが下がった状態の電気特性を良くすることができる。
前記犠牲層５１には標準的なポリイミド膜を用いた例を示したが、感光性を有するポリイミド膜を用いると、ホトレジストを塗布する手間が省けるので、プロセスの簡略化に繋がる利点がある。また、耐熱性等の問題が生じなければ通常のホトレジストのみを犠牲層に用いても良い。
以上の製造方法により作製した本発明の容量型ＭＥＭＳ素子は、構造上の従来の素子との違いは、対向領域におけるフローティングメタルの面積比率を限定することと、フローティングメタルから高周波信号に対して抵抗となる物質を介して、所望の電位を有する物質に直流的に接続させることである。前記作製プロセスで見る限り、本発明は、少ないプロセス増加で、素子特性に多大な効果を与えることは明らかである。即ち、前記本発明の容量型ＭＥＭＳ素子を前記製造方法に則って作製すれば、高周波信号に対して極めて良好なスイッチング特性を有する容量型ＭＥＭＳ素子を低価格で提供することができる。
以下に、本願発明の主な実施の形態を列挙する。
（１）少なくとも
基板と、
前記基板上に形成されたアンカと、
前記アンカに連接したバネと、
前記バネに連接し、前記バネに弾性変形を与えて前記基板の上方で運動をする上部電極と、
前記上部電極の下方に位置し、少なくとも該上部電極の一部と対向する領域を有し、前記基板上に形成された下部電極と、
前記下部電極が形成された前記基板上で、基板の垂直方向から見て少なくとも前記上部電極より広い領域を覆うように、前記下部電極上の一部及び前記基板上の一部に形成された誘電体膜と、
前記下部電極上に位置する前記誘電体膜の一部に接して、少なくとも前記上部電極の一部と対向する形で形成された低抵抗金属膜とを具備し、
前記上部電極と前記下部電極との間に直流電圧が印加された時、対向する前記上部電極と前記下部電極との間で生じる静電気力によって、前記上部電極が下方に引き付けられ、前記上部電極の一部が前記低抵抗金属膜の一部と接触して、前記上部電極と前記低抵抗金属膜とが電気的に接続することにより、前記低抵抗金属膜を介して接続された前記上部電極と、前記誘電体膜と、前記下部電極とからなるキャパシタ構造が形成されてなる容量型ＭＥＭＳ素子において、
前記基板の垂直方向から見て、前記上部電極と前記下部電極とが対向する領域内の前記下部電極上には、前記誘電体膜と前記低抵抗金属膜とが積層された領域と、前記誘電体膜のみが形成された領域とが混在し、前記上部電極と前記下部電極とが対向する領域内の前記誘電体膜と前記低抵抗金属膜とが積層された領域の面積は、前記領域内において誘電体膜が露出した領域の面積と比較して、等しいか、小さいことを特徴とする容量型ＭＥＭＳ素子。
（２）少なくとも
基板と、
前記基板上に形成されたアンカと、
前記アンカに連接したバネと、
前記バネに連接し、前記バネに弾性変形を与えて前記基板の上方で運動をする上部電極と、
前記上部電極の下方に位置し、少なくとも該上部電極の一部と対向する領域を有し、前記基板上に形成された下部電極と、
前記下部電極が形成された前記基板上で、基板の垂直方向から見て少なくとも前記上部電極より広い領域を覆うように、前記下部電極上の一部及び前記基板上の一部に形成された誘電体膜と、
前記下部電極上に位置する前記誘電体膜の一部に接して、少なくとも前記上部電極の一部と対向する形で形成された低抵抗金属膜とを具備し、
前記上部電極と前記下部電極との間に直流電圧が印加された時、対向する前記上部電極と前記下部電極との間で生じる静電気力によって、前記上部電極が下方に引き付けられ、前記上部電極の一部が前記低抵抗金属膜の一部と接触して、前記上部電極と前記低抵抗金属膜とが電気的に接続することにより、前記低抵抗金属膜を介して接続された前記上部電極と、前記誘電体膜と、前記下部電極とからなるキャパシタ構造が形成されてなる容量型ＭＥＭＳ素子において、
前記低抵抗金属膜は、高周波信号に対して抵抗となる物質を介して、所望の電位を有する物質と直流的に接続されていることを特徴とする容量型ＭＥＭＳ素子。
（３）前記高周波信号に対して抵抗となる物質は、少なくとも１ｋΩ以上で１ＭΩ未満の電気抵抗値を示す物質であることを特徴とする前記項目（２）に記載の容量型ＭＥＭＳ素子。
（４）前記高周波信号に対して抵抗となる物質は、高周波信号に対して少なくとも１ｋΩ以上で１ＭΩ未満のインピーダンスを示すインダクタであることを特徴とする前記項目（２）に記載の容量型ＭＥＭＳ素子。
（５）前記所望の電位を有する物質は、前記上部電極であることを特徴とする前記項目（２）に記載の容量型ＭＥＭＳ素子。
（６）前記所望の電位を有する物質は、前記下部電極であることを特徴とする前記項目（２）に記載の容量型ＭＥＭＳ素子。
（７）前記所望の電位を有する物質は、接地領域（アース）であることを特徴とする前記項目（２）に記載の容量型ＭＥＭＳ素子。
（８）前記所望の電位を有する物質は、直流電圧を印加して前記上部電極の上下動を制御する制御電極であることを特徴とする前記項目（２）に記載の容量型ＭＥＭＳ素子。
（９）請求項１記載の前記誘電体膜のみが形成された領域は、前記低抵抗金属膜中において所定の形状を有する開口部によって設けられていることを特徴とする前記項目（１）に記載の容量型ＭＥＭＳ素子。
（１０）前記バネと前記アンカと前記上部電極とが一体構造を成し、且つ連続した金属体によって形成されていることを特徴とする前記項目（１）、（２）に記載の容量型ＭＥＭＳ素子。
（１１）前記金属体は少なくともアルミニウムを含む単層膜、もしくはアルミニウム含有膜と他の金属膜との積層膜からなることを特徴とする前記項目（８）に記載の容量型ＭＥＭＳ素子。
（１２）前記金属体は少なくとも金を含む単層膜、もしくは金含有膜と他の金属膜との積層膜からなることを特徴とする前記項目（８）に記載の容量型ＭＥＭＳ素子。
（１３）前記金属体は少なくとも銅を含む単層膜、もしくは銅含有膜と他の金属膜との積層膜からなることを特徴とする前記項目（８）に記載の容量型ＭＥＭＳ素子。
（１４）前記低抵抗金属膜は、少なくともアルミニウムを含む単層膜、もしくはアルミニウム含有膜と他の金属膜との積層膜からなることを特徴とする前記項目（１）、（２）に記載の容量型ＭＥＭＳ素子。
（１５）前記低抵抗金属膜は少なくとも金を含む単層膜、もしくは金含有膜と他の金属膜との積層膜からなることを特徴とする前記項目（１）、（２）に記載の容量型ＭＥＭＳ素子。
（１６）前記低抵抗金属膜は少なくとも銅を含む単層膜、もしくは銅含有膜と他の金属膜との積層膜からなることを特徴とする前記項目（１）、（２）に記載の容量型ＭＥＭＳ素子。
（１７）前記低抵抗金属膜は、上部電極と下部電極との間に電圧印加をしないとき、高周波信号に対して接続されないフローティングメタルであることを特徴とする前記項目（１）から（１４）に記載の容量型ＭＥＭＳ素子。
（１８）前記項目（１）から（１５）に記載の容量型ＭＥＭＳ素子が、高周波信号のオン／オフスイッチに搭載されていることを特徴とする高周波装置。
（１９）前記項目（１）から（１５）に記載の容量型ＭＥＭＳ素子が、高周波信号の出力切り替えスイッチに搭載されていることを特徴とする高周波装置。
（２０）前記項目（１）から（１５）に記載の容量型ＭＥＭＳ素子が、携帯電話用の高周波フィルタモジュールに搭載されていることを特徴とする高周波装置。
（２２）前記項目（１）から（１５）に記載の容量型ＭＥＭＳ素子が、同一基板上において能動素子と共に搭載されていることを特徴とする高周波装置。
（２３）前記項目（１）から（１５）に記載の容量型ＭＥＭＳ素子が、同一基板上において他の受動素子と共に搭載されていることを特徴とする高周波装置。
（２４）少なくとも
基板と、
前記基板上に形成されたアンカと、
前記アンカに連接したバネと、
前記バネに連接し、前記バネに弾性変形を与えて前記基板の上方で運動をする上部電極と、
前記上部電極の下方に位置し、少なくとも該上部電極の一部と対向する領域を有し、前記基板上に形成された下部電極と、
前記下部電極が形成された前記基板上で、基板の垂直方向から見て少なくとも前記上部電極より広い領域を覆うように、前記下部電極上の一部及び前記基板上の一部に形成された誘電体膜と、
前記下部電極上に位置する前記誘電体膜の一部に接して、少なくとも前記上部電極の一部と対向する形で形成された低抵抗金属膜とを具備し、
前記基板の垂直方向から見て、前記上部電極と前記下部電極とが対向する領域内の前記下部電極上には、前記誘電体膜と前記低抵抗金属膜とが積層された領域と、前記誘電体膜のみが形成された領域とが混在し、前記上部電極と前記下部電極とが対向する領域内の前記誘電体膜と前記低抵抗金属膜とが積層された領域の面積は、前記領域内の誘電体膜のみが形成された領域の面積と比較して、等しいか、小さいことを特徴とする容量型ＭＥＭＳ素子の製造方法であって、
前記基板上に金属膜からなる前記下部電極パターンを形成する工程と、
前記下部電極を形成した前記基板上に、前記下部電極上面を含む前記基板上の所望の位置に誘電体膜からなるパターンを形成する工程と、
前記基板上の前記下部電極と前記誘電体膜とが積層された領域の所望の位置に、所望の形状を有する前記低抵抗金属膜からなるパターンを形成する工程と、
前記下部電極と前記誘電体膜と前記低抵抗金属膜を形成した前記基板上に、所望の形状を有する犠牲膜からなるパターンを形成する工程と、
前記犠牲膜パターン上を含む前記基板上の所望の位置に、金属膜を被着・加工することによって、前記アンカと前記バネと前記上部電極とを一体構造で形成する工程と、
前記犠牲膜を除去する工程を具備することを特徴とする容量型ＭＥＭＳ素子の製造方法。
（２５）前記基板上の所望の位置に、所望の電気抵抗値を示す物質からなるパターンを形成する工程を具備することを特徴とする前記項目（２０）に記載の容量型ＭＥＭＳ素子の製造方法。
（２６）前記基板上の所望の位置に、所望のインピーダンスを有するインダクタを形成する工程を具備することを特徴とする前記項目（２０）に記載の容量型ＭＥＭＳ素子の製造方法。
図面に係わる主な諸符号は次の通りである。
１…信号線路、２…アース、３…絶縁基板、５…誘電体膜、６…フローティングメタル、７…抵抗素子、８…メンブレン、１０…アンカ、１１…バネ、１２…上部電極、１３…信号線路、１４…アース、１５…Ｓｉ基板、１６…片持ち梁、１７…アンカ、１８…バネ、１９…上部電極、２０…誘電体膜、２１…フローティングメタル、２２…抵抗素子、２４…入力信号線路、２５…左側の出力信号線路、２６…右側の出力信号線路、２７…アース、２８…ガラス基板、２９…メンブレン、３０…アンカ、３１…第一のバネ、３２…第二のバネ、３３…左側の上部電極、３４…右側の上部電極、３５…誘電体膜、３６…左側のフローティングメタル、３７…左側のフローティングメタル、３８…左側のインダクタ素子、３９…右側のインダクタ素子、４０…入力信号線路、４１…出力信号線路、４２…アース、４３…Ｓｉ基板、４４…メンブレン、４５…アンカ、４６…バネ、４７…上部電極、４８…誘電体膜、４９…フローティングメタル、５０…突起、５１…犠牲層、５２…高周波スイッチ、５３…入力端子、５４…出力端子、５５…制御端子、５６…入力端子、５７…左側の出力端子、５８…右側の出力端子、５９…制御端子、６０…ガラス基板、６１…信号線路、６２…アース、６３…制御端子、６４…メンブレン、６５…アンカ、６６…バネ、６７−１…アース６２との間で静電気力を発生させるための領域、６７−２…フローティングメタルと接触する領域、６７…上部電極、６９…誘電体膜、７０…フローティングメタル、７１…インダクタ素子、７２…高周波スイッチ、７３…入力端子、７４…出力端子、７５…制御端子、９１…基板、９２…受信系、９３…送信系、９４…高周波フィルタ、９５…本発明の容量型ＭＥＭＳ素子、９６…アンテナ
【産業上の利用可能性】本発明の素子は、電気信号のスイッチ素子として用いることが出来る。特に、高周波信号に有用であり、同素子を用いた高周波装置を提供することが出来る。又、こうした素子を製造する方法を供することが出来る。
【図１Ａ】
2006011239.tif 000003
【図１Ｂ】
2006011239.tif 000004
【図２Ａ】
2006011239.tif 000005
【図２Ｂ】
2006011239.tif 000006
【図３Ａ】
2006011239.tif 000007
【図３Ｂ】
2006011239.tif 000008
【図４Ａ】
2006011239.tif 000009
【図４Ｂ】
2006011239.tif 000010
【図５】
2006011239.tif 000011
【図６】
2006011239.tif 000012
【図７Ａ】
2006011239.tif 000013
【図７Ｂ】
2006011239.tif 000014
【図８】
2006011239.tif 000015
【図９Ａ】
2006011239.tif 000016
【図９Ｂ】
2006011239.tif 000017
【図９Ｃ】
2006011239.tif 000018
【図１０Ａ】
2006011239.tif 000019
【図１０Ｂ】
2006011239.tif 000020
【図１１Ａ】
2006011239.tif 000021
【図１１Ｂ】
2006011239.tif 000022
【図１２Ａ】
2006011239.tif 000023
【図１２Ｂ】
2006011239.tif 000024
【図１３】
2006011239.tif 000025
【図１４】
2006011239.tif 000026
【図１５】
2006011239.tif 000027
【国際調査報告】
2006011239.tif 000028
2006011239.tif 000029
2006011239.tif 000030
2006011239.tif 000031