【事件の表示】
　特願２０１３−１６０８３９「表示装置、液晶表示装置、テレビジョン受像機」拒絶査定不服審判事件〔平成２６年　１月　９日出願公開、特開２０１４−　　２３９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１０年（平成２２年）２月９日（優先権主張、平成２１年４月１３日（以下、「優先日」という。））を国際出願日とする国際出願である特願２０１１−５０９１７７号の一部を平成２５年８月１日に新たな特許出願としたものであって、平成２６年７月２９日付け拒絶理由通知に対し同年１０月６日付けで意見書及び手続補正書が提出され、同年１２月２日付け拒絶理由通知（最後）に対し平成２７年２月９日付けで意見書及び手続補正書が提出されたが、同手続補正書でした補正について同年３月４日付けで補正の却下の決定がなされるとともに同日付けで拒絶査定（同年同月１０日謄本送達）がなされ、これに対して同年６月１０日に拒絶査定不服審判が請求され同時に手続補正書が提出されたものである。
第２　平成２７年６月１０日付け手続補正書でした補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成２７年６月１０日付け手続補正書でした補正（以下、「本件補正」という。）を却下する。
［理由］
１　補正の内容
　本件補正は、特許請求の範囲の請求項１に関する以下の補正を含むものである。
（１）本件補正前の請求項１の記載
　本件補正前の、平成２６年１０月６日付け手続補正書により補正された特許請求の範囲の請求項１の記載は、次のとおりである。
「行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線とが設けられた表示装置であって、
　各データ信号線に、一垂直走査期間あるいは複数垂直走査期間または複数水平走査期間ごとに極性が反転するデータ信号が出力され、
　同一水平走査期間には、任意のデータ信号線とこれの一方の側に隣接配置されるデータ信号線とに互いに逆極性となるデータ信号が出力され、
　走査信号線がＮ本ずつ（Ｎは１以上の整数）順次アクティブ状態とされ、
　Ｎ本の走査信号線がアクティブ状態から非アクティブ化されるタイミングで、別のＮ本の走査信号線が非アクティブ状態からアクティブ化され、
　Ｎが２であって走査信号線が２本ずつ同時選択され、
　複数の画素が列方向に並べられた１つの画素列に対応して、該画素列の中央より左側に位置するデータ信号線と、該画素列の中央より右側に位置するデータ信号線とが設けられ、
　上記画素列には、第１トランジスタを介して、上記画素列の中央より左側に位置するデータ信号線に接続される画素と、第２トランジスタを介して、上記画素列の中央より右側に位置するデータ信号線に接続される画素とが含まれ、
　上記第１トランジスタに接続する走査信号線と、上記第２トランジスタに接続する走査信号線とが同時に選択され、
　上記第１トランジスタに接続するデータ信号線と、上記第２トランジスタに接続するデータ信号線とに対して、同一水平走査期間に逆極性のデータ信号が供給されることを特徴とする表示装置。」
（２）本件補正後の請求項１の記載
　本件補正後の特許請求の範囲の請求項１の記載は、次のとおりである（なお、下線は、補正箇所を示す。）。
「行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線とが設けられた表示装置であって、
　各データ信号線に、一垂直走査期間あるいは複数垂直走査期間または複数水平走査期間ごとに極性が反転するデータ信号が出力され、
　同一水平走査期間には、任意のデータ信号線とこれの一方の側に隣接配置されるデータ信号線とに互いに逆極性となるデータ信号が出力され、
　走査信号線が
２本
つ順
ことによって走査信号線が２本ずつ同時選択され、
　
２本
２本
、
　複
　上記画素列には、第１トランジスタを介して、上記画素列の中央より左側に位置するデータ信号線に接続される画素と、第２トランジスタを介して、上記画素列の中央より右側に位置するデータ信号線に接続される画素とが含まれ、
　上記第１トランジスタに接続する走査信号
線および
線の、２本の走査信号線
　上記第１トランジスタに接続するデータ信号線と、上記第２トランジスタに接続するデータ信号線とに対して、同一水平走査期間に逆極性のデータ信号が供給され、
　
同時選択される２本の走査信号線の間に、上記画素列の中央より左側に位置するデータ信号線および上記画素列の中央より右側に位置するデータ信号線それぞれと重なる保持容量配線が設けられている
２　補正の目的
　上記補正は、補正前の請求項１に記載した発明を特定するために必要な事項である「表示装置」の内容について、「
同時選択される２本の走査信号線の間に、上記画素列の中央より左側に位置するデータ信号線および上記画素列の中央より右側に位置するデータ信号線それぞれと重なる保持容量配線が設けられている
２本
つ順
ことによって走査信号線が２本ずつ同時選択され
２本
２本
線および
線の、２本の走査信号線
３　独立特許要件
　そこで、補正後の請求項１に記載されている事項により特定される発明（以下、「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか否か）について、以下に検討する。
（１）本件補正発明
　本件補正発明は、上記１（２）に記載したとおりのものである。
（２）引用例・周知例
ア　引用例
（ア）原査定の拒絶の理由で引用された、本願の優先日前に頒布された刊行物である特開２００７−１５６４８３号公報（平成１９年６月２１日出願公開。以下、「引用例」という。）には、図面とともに、次の記載がある（なお、下線は当審で付与した。以下同じ。）。
ａ　「【技術分野】
【０００１】
　
本発明は液晶表示装置に関する。
ｂ　「【発明が解決しようとする課題】
【００１０】
　本発明が目的とする技術的課題は、高速駆動時にカップリング欠陥または縦線状欠陥を防止できる液晶表示装置を提供することである。」
ｃ　「【００２５】
　まず、図１及び図２を参照して本発明の実施形態１による液晶表示装置について詳細に説明する。
【００２６】
　（実施形態１）
　図１は本発明の実施形態１による液晶表示装置のブロック図であり、図２は本発明の実施形態１による液晶表示装置の一つの画素に対する等価回路図である。
【００２７】
　図１に示したように、本発明の実施形態１による
液晶表示装置は、液晶表示板組立体
及びこれと連結されたゲート駆動部
を含む。
【００２８】
　
液晶表示板組立体
は
複数の信号線
とこれに連結されて行列状に配列された複数の画素
を含む。
【００２９】
　
信号線
はゲート信号
を伝達する複数のゲート線
とデータ信号を伝達する複数のデータ線
を含む。ゲート線
は行方向に延びて互いに平行し、データ線
はほぼ列方向に延びて互いに平行する。
【００３０】
　
各画素
は
スイッチング素子
と
液晶蓄電器
及び維持蓄電器
を含む。
【００３１】
　
スイッチング素子
は
薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線
と連結されており、入力端子はデータ線
と連結されており、出力端子は液晶蓄電器
及び維持蓄電器
と連結されている。
【００３２】
　液晶蓄電器（Ｃｌｃ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子（Ｑ）と連結され、共通電極２７０は上部表示板２００の前面に形成されて共通電圧（Ｖｃｏｍ）を印加される。
【００３３】
　図２とは異なり、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には二つの電極１９１、２７０のうちの少なくとも一つが線状または棒状に形成できる。
【００３４】
　
液晶蓄電器
の補助的役割を果たす維持蓄電器
は、
別途の信号線
と画素電極
が絶縁体を間に置いて重なって形成される。
【００３５】
　一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうちの一つを固有表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するように（時間分割）して、これら基本色の空間的、時間的合計に願う色相が認識されるようにする。基本色の例としては、赤色、緑色、青色など三原色がある。図２は空間分割の一例であり、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一つを示す色フィルター２３０を備えることを示している。図２とは異なって、色フィルター２３０は下部表示板１００の画素電極１９１上または下に形成できる。
【００３６】
　液晶表示板組立体３００の外側面には光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。
【００３７】
　再び図１を参照すると、階調電圧生成部８００は画素（ＰＸ）の透過率と関連する二組の階調電圧集合（または基準階調電圧集合）を生成する。二組のうちの一組は共通電圧（Ｖｃｏｍ）に対して正の値を有し、他の一組は負の値を有する。
【００３８】
　
ゲート駆動部
は
ゲートオン電圧
とゲートオフ電圧
を組み合わせて構成されたゲート信号をゲート線
に印加する。
ｄ　「【００４８】
　
ゲート駆動部
は
ゲートオン電圧
をゲート線
に印加してこのゲート線
に連結されたスイッチング素子
を導通させる。それによりデータ線
に印加されたデータ信号が導通したスイッチング素子
を通して
画素
に印加される。
【００４９】
　画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）の差は液晶蓄電器（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異ならせ、そのために液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板組立体３００に付着された偏光子によって光の透過率変化として現れる。
【００５０】
　
１水平周期
を単位として、このような過程を繰り返すことによって、全てのゲート線
に対して順次にゲートオン電圧
を印加して全ての画素
にデータ信号を印加して１フレームの映像を表示する。
【００５１】
　
１フレームが終わると次のフレームが始まるようになり、各画素
に印加されるデータ信号の極性が直前のフレームでの極性と反対となるように
制御される
。
【００５２】
　本発明の実施形態による液晶表示装置の画素配置について図３乃至図８Ｂを参照して詳細に説明する。」
ｅ　「【００５９】
　（実施形態２）
　
図４は
画素配置を示した図である。
【００６０】
　
図４には、
各画素
の左右に一対のデータ線
が画素
の列方向に配置されていて、画素
は全て右側に位置したデータ線
に連結されている。
【００６１】
　これにより、
一行の画素
の極性は交互に変わって、
一対のデータ線
の極性は
反対となる。
【００６２】
　これは、例えば、第１列に属するデータ線（Ｄ１ａ、Ｄ１ｂ）を見ると、右側のデータ線（Ｄ１ｂ）には負極性のデータ電圧（Ｖｄｔｂ）が、左側のデータ線（Ｄ１ａ）が正極性のデータ電圧（Ｖｄｔａ）が印加されて、これを共通電圧（Ｖｃｏｍ）を基準に示すと図５のようになる。つまり、
左側のデータ線
には右側のデータ線
に印加されるデータ電圧と
極性
が反対であるデータ電圧を印加することである。
各画素
には、画素の寄生容量にかかる電圧が互いに相殺されてカップリング欠陥が生じない。
【００６３】
　なお、
ゲート線
は
画素
の行方向に配置されている。
【００６４】
　
図６Ａ及び図６Ｂは図４に示した画素配置を変形した例である。
【００６５】
　
図６Ａに示した画素配置は
同一列の画素
は一対のデータ線
に一行単位で交互に連結されている。図６Ｂに示した画素配置は、奇数番目画素列の画素配置は図８Ａに示した画素配置と同じで、偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなす。
【００６６】
　
図４に示した画素配置では一列の画素
に印加されるデータ電圧の極性が同一で縦線状欠陥が生じることがありうる
図６Ａ及び図６Ｂに示した画素配置ではカップリング欠陥だけでなく縦線状欠陥も防止できる。
（なお、「図６Ｂに示した画素配置」における「奇数番目画素列の画素配置」が「図８Ａに示した画素配置と同じ」でないことは、引用例の図６Ｂと図８Ａを参照すれば明らかであり、引用例の段落【００６５】に記載された「図８Ａ」は、「図６Ａ」の誤記と認める。）
（イ）上記記載から、引用例には、次の技術的事項が記載されている。
ａ　引用例に記載された技術は、液晶表示装置に関するものである（【０００１】）。
ｂ　液晶表示装置は、液晶表示板組立体及びこれと連結されたゲート駆動部を含み（【００２７】）、液晶表示板組立体は、複数の信号線とこれに連結されて行列状に配列された複数の画素を含み（【００２８】）、信号線はゲート信号を伝達する複数のゲート線とデータ信号を伝達する複数のデータ線を含み、ゲート線は行方向に延びて互いに平行し、データ線はほぼ列方向に延びて互いに平行する（【００２９】）。
ｃ　各画素はスイッチング素子と液晶蓄電器及び維持蓄電器を含み（【００３０】）、スイッチング素子は薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線と連結されており、入力端子はデータ線と連結されており、出力端子は液晶蓄電器及び維持蓄電器と連結されており（【００３１】）、液晶蓄電器の補助的役割を果たす維持蓄電器は、別途の信号線と画素電極が絶縁体を間に置いて重なって形成される（【００３４】）。
ｄ　ゲート駆動部はゲートオン電圧とゲートオフ電圧を組み合わせて構成されたゲート信号をゲート線に印加する（【００３８】）。
ｅ　ゲート駆動部はゲートオン電圧をゲート線に印加してこのゲート線に連結されたスイッチング素子を導通させ、それによりデータ線に印加されたデータ信号が導通したスイッチング素子を通して画素に印加され（【００４８】）、１水平周期を単位として、このような過程を繰り返すことによって、全てのゲート線に対して順次にゲートオン電圧を印加して全ての画素にデータ信号を印加して１フレームの映像を表示し（【００５０】）、１フレームが終わると次のフレームが始まるようになり、各画素に印加されるデータ信号の極性が直前のフレームでの極性と反対となるように制御される（【００５１】）。
ｆ　引用例の図４に示された画素配置（【００５９】）では、ゲート線は画素の行方向に配置されており（【００６３】）、各画素の左右に一対のデータ線が画素の列方向に配置されていて（【００６０】）、一行の画素の極性は交互に変わって、一対のデータ線の極性は反対となり（【００６１】）、左側のデータ線には右側のデータ線に印加されるデータ電圧と極性が反対であるデータ電圧を印加され、各画素には、画素の寄生容量にかかる電圧が互いに相殺されてカップリング欠陥が生じない（【００６２】）が、画素は全て右側に位置したデータ線に連結されており（【００６０】）、一列の画素に印加されるデータ電圧の極性が同一で縦線状欠陥が生じることがありうる（【００６６】）。
ｇ　引用例の図６Ａ及び図６Ｂに示された画素配置は、引用例の図４に示された画素配置を変形した例である（【００６４】）が、引用例の図６Ａに示された画素配置では、同一列の画素は一対のデータ線に一行単位で交互に連結されており、引用例の図６Ｂに示された画素配置では、奇数番目画素列の画素配置は引用例の図６Ａに示された画素配置と同じで、偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなし（【００６５】）、引用例の図６Ａ及び図６Ｂに示された画素配置では、カップリング欠陥だけでなく縦線状欠陥も防止できる（【００６６】）。
（ウ）上記（イ）ｆ及びｇのとおり、「引用例の図６Ａ及び図６Ｂに示された画素配置」は、「引用例の図４に示された画素配置」において「画素は全て右側に位置したデータ線に連結されて」いる点を、「同一列の画素は一対のデータ線に一行単位で交互に連結され」るように「変形した例」であって、そのように「引用例の図４に示された画素配置」を「引用例の図６Ａ及び図６Ｂに示された画素配置」のように「変形した」結果、「カップリング欠陥だけでなく縦線状欠陥も防止できる」ようになるのであるから、ここで引用例の図４、図６Ａ及び図６Ｂの図示も参照すれば、「引用例の図６Ａ及び図６Ｂに示された画素配置」にあっても、「引用例の図４に示された画素配置」と同様に、「ゲート線は画素の行方向に配置されており、各画素の左右に一対のデータ線が画素の列方向に配置されていて、一行の画素の極性は交互に変わって、一対のデータ線の極性は反対となり、左側のデータ線には右側のデータ線に印加されるデータ電圧と極性が反対であるデータ電圧を印加され」ることは、明らかであるといえる。そして、「引用例の図６Ｂに示された画素配置では、奇数番目画素列の画素配置は引用例の図６Ａに示された画素配置と同じで、偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をな」すのであるから、結局のところ、
「引用例の図６Ｂに示された画素配置」に関して、
（エ）よって、上記（イ）ａないしｅ及び（ウ）から、引用例には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「液晶表示装置であって、
　液晶表示板組立体及びこれと連結されたゲート駆動部を含み、
　液晶表示板組立体は、複数の信号線とこれに連結されて行列状に配列された複数の画素を含み、信号線はゲート信号を伝達する複数のゲート線とデータ信号を伝達する複数のデータ線を含み、ゲート線は行方向に延びて互いに平行し、データ線はほぼ列方向に延びて互いに平行し、
　各画素はスイッチング素子と液晶蓄電器及び維持蓄電器を含み、スイッチング素子は薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線と連結されており、入力端子はデータ線と連結されており、出力端子は液晶蓄電器及び維持蓄電器と連結されており、液晶蓄電器の補助的役割を果たす維持蓄電器は、別途の信号線と画素電極が絶縁体を間に置いて重なって形成され、
　ゲート駆動部はゲートオン電圧とゲートオフ電圧を組み合わせて構成されたゲート信号をゲート線に印加するものであり、ゲート駆動部はゲートオン電圧をゲート線に印加してこのゲート線に連結されたスイッチング素子を導通させ、それによりデータ線に印加されたデータ信号が導通したスイッチング素子を通して画素に印加され、１水平周期を単位として、このような過程を繰り返すことによって、全てのゲート線に対して順次にゲートオン電圧を印加して全ての画素にデータ信号を印加して１フレームの映像を表示し、１フレームが終わると次のフレームが始まるようになり、各画素に印加されるデータ信号の極性が直前のフレームでの極性と反対となるように制御され、
　ゲート線は画素の行方向に配置されており、各画素の左右に一対のデータ線が画素の列方向に配置されていて、一行の画素の極性は交互に変わって、一対のデータ線の極性は反対となり、左側のデータ線には右側のデータ線に印加されるデータ電圧と極性が反対であるデータ電圧を印加され、同一列の画素は一対のデータ線に一行単位で交互に連結されており、偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなす
　液晶表示装置。」
イ　周知例１
（ア）本願の優先日前に頒布された刊行物である特開平７−１６８５４２号公報（平成７年７月４日出願公開。以下、「周知例１」という。）には、図面とともに、次の記載がある。
ａ　「【０００１】
【産業上の利用分野】本発明は、デルタ配列された液晶パネルの画素をフルライン駆動して画像表示する
液晶表示装置に関するものである。
ｂ　「【００１３】このように液晶表示パネル１を１フィールド、１５Ｈｚで表示駆動すると、
フリッカが発生し、
表示品質が劣化する。
走査線
のうち走査駆動信号を２本ずつ同時に印加して順次走査し、
ペアライン駆動
【００１４】このようなペアライン駆動を行うと、例えば、信号線Ｘ１、Ｘ２、Ｘ３、Ｘ４、……、Ｘｎと走査線Ｙ１、Ｙ２、Ｙ３、Ｙ４、……、Ｙｍとの各交点の画素データが、図１４の数値で示すような階調データである場合、奇数フィールドにおいては、図１５に線で結んだ走査線Ｙ１と走査線Ｙ２、走査線Ｙ３と走査線Ｙ４、……を同時に走査駆動する。また、偶数フィールドにおいては、図１６に線で結んだ走査線Ｙ２と走査線Ｙ３、走査線Ｙ４と走査線Ｙ５、……を同時に走査駆動すると、図１７に示すように、もとの画素データと同様の画素データが各画素に再現され、適切な表示を１走査線Ｙ１、Ｙ２、Ｙ３、Ｙ４、……、Ｙｍ毎にインターレースする場合の倍の周期、すなわち、３０Ｈｚで表示駆動することができ、
フリッカーの発生を適切に防止することができる。
（イ）上記記載から、周知例１には、次の技術が記載されている。
　「液晶表示装置において、フリッカの発生に伴う表示品質の劣化を防止するために、走査線のうち走査駆動信号を２本ずつ同時に印加して順次走査する、ペアライン駆動の技術。」
ウ　周知例２
（ア）本願の優先日前に頒布された刊行物である特開平５−３３６４７７号公報（平成５年１２月１７日出願公開。以下、「周知例２」という。）には、図面とともに、次の記載がある。
ａ　「【０００１】
【産業上の利用分野】本発明は、液晶テレビジョン受像機のような
液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、液晶の品質保持の目的から、各種の交流駆動法が用いられる。理想素子でない液晶セルを交流駆動すると、同信号における極性反転時に生じる輝度差、即ちフリッカが生じる。
フリッカによる、画質劣化を防ぐ
ｂ　「【０００６】この手法は、フルライン駆動を行うための映像信号処理を必要とせず、非常にシンプルなフルラインシステムが構築可能である。しかしながら、ある１ラインのみに着目すれば、３０分の１秒に１回しか液晶セルに書き込まれないため、動きの激しい画像では輪郭のぼけた二重画像となる不具合と、３０分の１秒に一度しか書き込まれない状況で、極性反転を行う必要があるため、極性周波数は１５Ｈｚとなり、
フリッカが目についてしまう不具合がある。
【０００７】２ライン同時駆動方式、及び映像信号の時間軸変換による倍速走査方式は、擬似フルライン駆動方式と呼ばれる。
【０００８】図７に、
２ライン同時駆動方式による表示
【０００９】出力バッファ５，６は任意の出力タイミング制御パルスＯＥ1 ，ＯＥ2 によって、Ｒ，Ｇ，Ｂの各液晶セル１１に配置された薄膜トランジスタ（ＴＦＴ）１２のソース入力端に出力される。
【００１０】一方、ＴＦＴ１２のゲート入力は、１ラインおきに左右別々のＹドライバ７，８のバッファ９，１０に接続されており、図８に示したように、奇数／偶数フィールド毎に、
隣合い、かつ異なる２ラインにゲートパルスを同時に出力する。
（イ）上記記載から、周知例２には、次の技術が記載されている。
　「液晶表示装置において、フリッカによる画質劣化を防ぐために、隣合い、かつ異なる２ラインにゲートパルスを同時に出力する、２ライン同時駆動方式による表示技術。」
エ　周知例３
（ア）本願の優先日前に頒布された刊行物である特開平２−２１４８１８号公報（平成２年８月２７日出願公開。以下、「周知例３」という。）には、図面とともに、次の記載がある。
ａ　「〔産業上の利用分野〕
　本発明はアクティブマトリクス型液晶表示装置及びその駆動方法に係り、特に
良好な画質を実現するのに好適な液晶表示装置及びその駆動方法に関する。
ｂ　「次、にアクティブマトリクス型液晶表示装置の駆動について説明する。
　第３図は駆動波形の例を模式的に示した図である。
　第３図において、
第ｉ番目のゲート線
に、ＴＦＴをオンするのに必要なＶ
ｏｎ
の電圧を備えたパルス
を加えるのに同期させて、
画像信号の書き込みが行われる。この書き込みはゲート電圧がＶ
ｏｎ
の間すなわちｔ
１
〜ｔ
１
＋Δｔの間に完了する。以後、
ゲート電圧はＶ
ＯＦＦ
である。
　線順次走査においては、第ｉ番目のゲート線Ｇｉに接続された全てのＴＦＴは同時にオンされ、上記と同様の信号書き込みが行われる。
第ｉ番目の書き込みが終了するのと同時に第ｉ＋１番目のゲート線
にパルス
が加えられ、
同様に信号書き込みが行われる。
　
以上のようにゲート線に電圧を順次印加する
ｃ　「本実施例においては、
隣あった２本のゲート線
に同時にゲートパルスを印加し、
　上記のようにして、
第１，２行目の書き込みを完了すると、
以下一対のゲート線
毎にゲートパルスを順次加えてゆく。
　
このように２行同時に信号を書き込むようにすることにより、１行づつ書き込む従来の場合と較べて２倍の時間を書き込みにあてることが可能となる。
（イ）上記記載から、周知例３には、次の技術が記載されている。
ａ　「良好な画質を実現するのに好適な液晶表示装置の駆動方法において、第ｉ番目のゲート線にＴＦＴをオンするのに必要なＶｏｎの電圧を備えたパルスを加えるのに同期させて画像信号の書き込みが行われ、この書き込みはゲート電圧がＶｏｎの間すなわちｔ１〜ｔ１＋Δｔの間に完了し以後ゲート電圧はＶＯＦＦであり、第ｉ番目の書き込みが終了するのと同時に第ｉ＋１番目のゲート線にパルスが加えられ同様に信号書き込みが行われ、以上のようにゲート線に電圧を順次印加する技術。」（以下、「技術Ａ」という。）
ｂ　「良好な画質を実現するのに好適な液晶表示装置の駆動方法において、隣あった２本のゲート線に同時にゲートパルスを印加し、第１，２行目の書き込みを完了すると、以下一対のゲート線毎にゲートパルスを順次加えてゆき、このように２行同時に信号を書き込むようにすることにより、１行ずつ書き込む従来の場合と較べて２倍の時間を書き込みにあてることが可能となる技術。」（以下、「技術Ｂ」という。）
オ　周知例４
（ア）本願の優先日前に頒布された刊行物である特開２００１−２４９３１９号公報（平成１３年９月１４日出願公開。以下、「周知例４」という。）には、図面とともに、次の記載がある。
ａ　「【０００１】
【発明の属する技術分野】本発明は
液晶表示装置に係り、
ｂ　「【０００６】
【発明が解決しようとする課題】しかしながら、このように構成された液晶表示装置は、薄膜トランジスタを介して画素電極に書き込みが終了した段階で、該薄膜トランジスタのゲート・ソース間容量結合Ｃｇｃによって、ソース側（画素電極に接続される側）の電位は低電圧方向にシフト（飛込み）してしまう。
【０００７】そして、自段ゲート信号線と対向電極（あるいは対向電圧信号線）との間の容量結合Ｃｇｓを介して該対向電極の電位も低電位方向に引っ張られるため、対向電圧信号の遅延時定数が大きい場合は対向電極の電位が低電位方向にふられ、保持容量素子Ｃｓｔｇを介してソース側の電位を変動させることになる。
【０００８】ゲート信号線の遅延により走査信号（パルス）に歪が発生すると、ゲート選択終了時に薄膜トランジスタが半ＯＮ状態になるため飛込みと書き込みが混在した状態になり、見かけ上飛込み電圧が小さくなり書き込み終了後のソース側の電位は高めにシフトする。
【０００９】このことは、ゲート信号線の遅延量に応じてシフト電圧が変化するため表示面の輝度が不均一（傾斜輝度）となってしまう。
【００１０】また、最適な対向電極の電位も表示面内で変化するためフリッカ、残像等の発生の原因となる。
【００１１】さらに、ゲート選択終了時に対向電極の電位も対向電圧信号線の遅延量に応じて低電位にシフトするためソース側の
電位が不安定になり、輝度傾斜、フリッカ、スメア、残像等の発生の原因となる。
【００１２】本発明は、このような事情に基づいてなされたもので、
その目的は、ゲート信号線等における信号遅延量に関係なく画素電極の電位を安定させた液晶表示装置を提供することにある。
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】すなわち、本発明による液晶表示装置は、基本的には、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、自段ゲート信号線と後段ゲート信号線との間に画素領域が形成され、この画素領域には前記自段ゲート信号線からの走査信号の供給により駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とが備えられ、この画素電極と前記自段ゲート信号線との間の容量値と該画素電極と前記後段ゲート信号線との間の容量値とがほぼ等しいことを特徴とするものである。
【００１５】このように構成された液晶表示装置は、ドレイン信号線からの映像情報がスイッチング素子を介して画素電極に書込まれ、その
書込み終了時に、自段ゲート信号線の走査信号の立ち下がりと同時に後段ゲート信号線の走査信号の立ち上がりがなされて、それぞれの信号により
画素への飛込み電圧が相殺されるようになる。
【００１６】このため、ゲート信号線等における信号遅延量に関係なく画素電極の電位を安定させることができるようになる。」
ｃ　「《画素の等価回路》図１は、図３と幾何学的に対応させて描いた等価回路図である。
【００５０】ｘ方向に延在する自段ゲート信号線Ｇｎと後段ゲート信号線Ｇｎ＋１があり、これらの間にはｘ方向に延在する（自段）対向電圧信号線Ｃｎがある。
【００５１】なお、この対向電圧信号線Ｃｎは対向電極をも含んだものとして描いている。
【００５２】また、ｙ方向に延在するドレイン信号線Ｄｎ、Ｄｎ＋１がある。
【００５３】自段ゲート信号線Ｇｎと後段ゲート信号線Ｇｎ＋１、およびドレイン信号線Ｄｎ、Ｄｎ＋１とで囲まれる領域が画素領域となり、この画素領域内には画素電極Ｓがある。
【００５４】自段ゲート信号線Ｇｎからの走査信号の供給により駆動する薄膜トランジスタＴＦＴがあり、ドレイン信号線Ｄｎからの映像信号線はこの薄膜トランジスタＴＦＴを介して該画素電極Ｓに供給されるようになっている。
【００５５】そして、画素電極Ｓと対向電圧信号線Ｃｎとの交差部には
保持容量Ｃｓｔｇ
ｄ　「〔実施例２〕図９は、本発明をいわゆる縦電界方式と称される液晶表示装置に適用させた画素の他の実施例を示す平面図である。
【００７４】同図において、液晶を介して対向配置される各透明基板のうち一方の透明基板の液晶側の面に、
ｘ方向に延在されｙ方向に並設されるゲート信号線
が形成され
【００７５】図中上側のゲート信号線２が自段ゲート信号線となり、下側のゲート信号線２が後段ゲート信号線となっている。
【００７６】そして、これら各ゲート信号線２を含んで透明基板の表面には絶縁膜（図示せず）が形成されている。
【００７７】この絶縁膜の上面には前記ゲート信号線２の一部に重畳されるようにして半導体層１６が形成されている。
【００７８】この半導体層１６の上面にドレイン電極およびソース電極を形成することにより、ゲート信号線２の一部をゲート電極、前記絶縁膜をゲート絶縁膜としたＭＩＳ型の薄膜トランジスタＴＦＴが構成されることになる。
【００７９】ここで、前記ドレイン電極およびソース電極はドレイン信号線３の形成とともに形成されるようになっている。
【００８０】すなわち、
ｙ方向に延在されｘ方向に並設されるドレイン信号線
が形成され
【００８１】このソース電極１８Ａは後述する画素電極との接続を図るため、画素領域側にて延在するコンタクト部をも同時に形成されるようになっている。
【００８２】そして、これらドレイン信号線３および薄膜トラシジスタＴＦＴをも含んで透明基板の表面には保護膜（図示せず）が形成されている。
【００８３】この保護膜は前記ソース電極１８Ａの延在部であるコンタクト部の一部を露出させるためのコンタクト孔が形成されたものとなっている。
【００８４】そして、この保護膜の上面の
各画素領域（ゲート信号線
とドレイン信号線
で囲まれた領域）
【００８５】この画素電極１８は、前記コンタクト孔を通して自段ゲート信号線によって駆動される薄膜トランジスタＴＦＴのソース電極１８Ａに接続されているとともに、その周辺の一部が後段ゲート信号線に重畳されて形成されている。」
ｅ　「〔実施例３〕図１０は、実施例２と同様に縦電界方式の液晶表示装置の画素の他の実施例を示した平面図である。
【００９３】図９と異なる構成は、
画素領域の中央にｘ方向に走行するストレージ線
が形成され、このストレージ線
と画素電極
との間に容量素子Ｃｓｔｇを形成していることにある。
【００９４】この場合であっても、自段ゲート信号線と画素電極との間の容量Ｃｇｓと後段ゲート信号線と該画素電極との間の容量を実施例２に示したと同様に設定することができる。」
（イ）上記記載から、周知例４には、次の技術が記載されている。
ａ　「液晶表示装置において、電位が不安定であると輝度傾斜、フリッカ、スメア、残像等の発生の原因となるため、ゲート信号線等における信号遅延量に関係なく画素電極の電位を安定させることを目的に、書込み終了時に、自段ゲート信号線の走査信号の立ち下がりと同時に後段ゲート信号線の走査信号の立ち上がりがなされるようにし、それぞれの信号により画素への飛込み電圧を相殺させる技術。」（以下、「技術Ｃ」という。）
ｂ　「液晶表示装置において、ｘ方向に延在されｙ方向に並設されるゲート信号線が形成され、ｙ方向に延在されｘ方向に並設されるドレイン信号線が形成され、ゲート信号線とドレイン信号線で囲まれた領域である画素領域の中央にｘ方向に走行するストレージ線が形成され、このストレージ線と画素電極との間に保持容量Ｃｓｔｇを形成する技術。」（以下、「技術Ｄ」という。）
カ　周知例５
（ア）本願の優先日前に頒布された刊行物である特開２００８−８３３２０号公報（平成２０年４月１０日出願公開。以下、「周知例５」という。）には、図面とともに、次の記載がある。
ａ　「【発明を実施するための最良の形態】
【００１６】
＜１．第１実施形態＞
　図１に第１実施形態に係る電気光学装置のブロック図を示す。この電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要部として
液晶パネル
ｂ　「【００１９】
　
画像表示領域
には、
走査線
が、Ｘ方向に沿って平行に配列して形成される一方、
データ線
が、Ｙ方向に沿って平行に配列して形成されている。
データ線
と走査線
との交差に対応して
画素回路
が配列される。
　図２に画像表示領域Ａおよびデータ線駆動回路２００の一部の詳細な構成を示す。図１では簡略化して説明したが、各列の画素回路Ｐに対してデータ線１０は第１データ線１０ａと第２データ線１０ｂの組から構成される。また、
データ線
および走査線
の他に保持容量線
が設けられている。
【００２０】
　そして、走査線２０とデータ線１０との交差に対応して画素回路Ｐが形成される。画素回路Ｐは、ＴＦＴ５０、液晶素子６０および保持容量７０を備える。液晶素子６０は画素電極（第１電極）６１と対向電極６２（第２電極）との間に液晶を挟持して構成される。対向電極６２には共通電位Ｖcomが供給される（図示略）。ＴＦＴ５０のゲートは走査線２０と接続され、そのソースは第１データ線１０ａまたは第２データ線１０ｂと接続され、そのドレインは画素電極６１と接続される。保持容量７０は第１端子７１がＴＦＴ５０のドレインと接続され第２端子７２が保持容量線３０と接続される。
【００２１】
　ここで、データ線１０の方向（列方向）に配列された画素回路は、交互に第１データ線１０ａと第２データ線１０ｂに接続される。この例では、奇数行の画素回路Ｐが第１データ線１０ａと接続される一方、偶数行の画素回路Ｐが第２データ線１０ｂに接続される。換言すれば、データ線１０の方向に隣接する画素回路において、一方の画素回路は第１データ線１０ａと電気的に接続され、他方の画素回路は第２データ線１０ｂと電気的に接続される。例えば、第１列に着目すると、第１行、第３行、…には第１データ線１０ａを介してデータ信号Ｘ１ａが供給され、第２行、第４行、…には第２データ線１０ｂを介してデータ信号Ｘ１ｂが供給される。データ線駆動回路２００の出力段には、スイッチＳＷが設けられており、各列のデータ信号Ｘ１、Ｘ２、…Ｘｍを１水平走査期間ごとに第１データ線１０ａと第２データ１０ｂとに振り分ける。すなわち、データ線駆動回路２００は、一列の画素回路Ｐの各々が表示すべき階調を示すデータ信号Ｘを、走査信号による走査線２０の選択と同期して、第１データ線１０ａと第２データ線１０ｂとに交互に供給する手段として機能する。
【００２２】
　また、
保持容量線
はデータ線
の方向（列方向）に隣接する画素回路
の間に設けられている
（イ）上記記載から、周知例５には、次の技術が記載されている。
　「液晶パネルにおいて、画像表示領域には、走査線がＸ方向に沿って平行に配列して形成される一方、データ線がＹ方向に沿って平行に配列して形成されており、データ線と走査線との交差に対応して画素回路が配列され、データ線および走査線の他に保持容量線が設けられ、保持容量線はデータ線の方向（列方向）に隣接する画素回路の間に設けられる技術。」
（３）対比・判断
ア　本件補正発明と引用発明とを対比する。
（ア）引用発明の「ゲート線」及び「データ線」は、本件補正発明の「走査信号線」及び「データ信号線」にそれぞれ相当するから、引用発明において「ゲート線は行方向に延びて互いに平行し、データ線はほぼ列方向に延びて互いに平行し」、「ゲート線は画素の行方向に配置されており」、「データ線が画素の列方向に配置されてい」ることは、本件補正発明において、「行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線とが設けられた」ことに相当する。
（イ）上記（ア）のとおり、引用発明の「データ線」は、本件補正発明の「データ信号線」に相当する。そして、引用発明においては、「データ線に印加されたデータ信号が」「画素に印加され」る「過程を」、「１水平周期を単位として」「繰り返すことによって」、「全ての画素にデータ信号を印加」することで、「１フレームの映像を表示し、１フレームが終わる」のであるから、引用発明の「１フレーム」は、本件補正発明の「一垂直走査期間」に相当する。よって、引用発明において「各画素に印加されるデータ信号の極性が直前のフレームでの極性と反対となるように制御され」て「データ信号が」「データ線に印加され」ることは、本件補正発明において「各データ信号線に、一垂直走査期間」「ごとに極性が反転するデータ信号が出力され」ることに相当する。
（ウ）引用例の図６Ｂに図示されたとおり、引用発明において、「一行の画素の極性は交互に変わ」るとともに「偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなす」ように、「各画素の左右」の「一対のデータ線」のうち「左側のデータ線には右側のデータ線に印加されるデータ電圧と極性が反対であるデータ電圧を印加され」ることから、「奇数番目画素列」の「右側のデータ線に印加されるデータ電圧」と、「偶数番目画素列」の「左側のデータ線に」「印加されるデータ電圧」の「極性が反対であ」り、かつ、「奇数番目画素列」の「左側のデータ線に」「印加されるデータ電圧」と、「偶数番目画素列」の「右側のデータ線に印加されるデータ電圧」の「極性が反対である」ことは、明らかであるといえ、さらに、引用発明の「同一列の画素」では、「左側のデータ線に」「印加されるデータ電圧」と、「右側のデータ線に印加されるデータ電圧」の「極性が反対である」ことから、引用発明において、任意の「データ線に印加されるデータ電圧」と、その一方の側に隣接配置される「データ線に印加されるデータ電圧」の「極性が反対である」ことも、明らかであるといえる。そして、引用発明の「水平周期」は、本件補正発明の「水平走査期間」に相当し、また、上記（ア）のとおり、引用発明の「データ線」は、本件補正発明の「データ信号線」に相当するから、引用発明において「１水平周期を単位として」、「一行の画素の極性は交互に変わって、一対のデータ線の極性は反対となり、左側のデータ線には右側のデータ線に印加されるデータ電圧と極性が反対であるデータ電圧を印加され」、「偶数番目画素列の画素配置は奇数番目画素列とその間のデータ線を中心に鏡対称をなす」ことは、本件補正発明において「同一水平走査期間には、任意のデータ信号線とこれの一方の側に隣接配置されるデータ信号線とに互いに逆極性となるデータ信号が出力され」ることに相当するといえる。
（エ）上記（ア）のとおり、引用発明の「ゲート線」は、本件補正発明の「走査信号線」に相当する。そして、引用発明においては、「ゲート駆動部」により「ゲートオン電圧」が「ゲート線に印加」されることによって、「ゲート線に連結されたスイッチング素子を導通させ、それによりデータ線に印加されたデータ信号が導通したスイッチング素子を通して画素に印加され」るのであるから、引用発明において「ゲート駆動部」により「ゲートオン電圧」が「ゲート線に印加」されることは、本件補正発明において「走査信号線が」「アクティブ状態とされること」に相当する。よって、引用発明において「ゲート駆動部」により「ゲートオン電圧」が「ゲート線に印加」される「過程を繰り返すことによって、全てのゲート線に対して順次にゲートオン電圧」が「印加」されることと、本件補正発明において「走査信号線が２本ずつ順次アクティブ状態とされることによって走査信号線が２本ずつ同時選択され」ることとは、「走査信号線が順次アクティブ状態とされることによって走査信号線が選択され」ることにおいて共通する。
（オ）上記（ア）のとおり、引用発明の「ゲート線」は、本件補正発明の「走査信号線」に相当し、上記（エ）のとおり、引用発明において「ゲート駆動部」により「ゲートオン電圧」が「ゲート線に印加」されることは、本件補正発明において「走査信号線が」「アクティブ状態とされること」に相当する。一方で、引用発明の「ゲート駆動部はゲートオン電圧とゲートオフ電圧を組み合わせて構成されたゲート信号をゲート線に印加するものであ」ることからみて、引用発明において「ゲート駆動部」により「ゲートオフ電圧」の「ゲート信号」が「ゲート線に印加」されていることは、本件補正発明において「走査信号線が非アクティブ状態」であることに相当するといえる。そして、引用発明における「ゲートオン電圧とゲートオフ電圧を組み合わせて構成されたゲート信号をゲート線に印加するものであ」る「ゲート駆動部」は、「ゲートオン電圧をゲート線に印加」する「過程を繰り返すことによって、全てのゲート線に対して順次にゲートオン電圧を印加」するものであるから、「順次にゲートオン電圧を印加」するにあたり「ゲートオン電圧を印加」する対象でない「ゲート線」に対しては、「ゲートオフ電圧」の「ゲート信号を」「印加する」ことも、明らかであるといえる。よって、引用発明において「ゲートオン電圧とゲートオフ電圧を組み合わせて構成されたゲート信号をゲート線に印加するものであ」る「ゲート駆動部」により「ゲートオン電圧」が「ゲート線に印加」される「過程を繰り返すことによって、全てのゲート線に対して順次にゲートオン電圧」が「印加」されることと、本件補正発明において「２本の走査信号線がアクティブ状態から非アクティブ化されるタイミングで、別の２本の走査信号線が非アクティブ状態からアクティブ化され」ることとは、「走査信号線がアクティブ状態から非アクティブ化され、別の走査信号線が非アクティブ状態からアクティブ化され」ることにおいて共通するといえる。
（カ）上記（ア）のとおり、引用発明の「データ線」は、本件補正発明の「データ信号線」に相当するから、引用発明において「行列状に配列された複数の画素を含み」「各画素の左右に一対のデータ線が画素の列方向に配置されてい」ることは、本件補正発明において「複数の画素が列方向に並べられた１つの画素列に対応して、該画素列の中央より左側に位置するデータ信号線と、該画素列の中央より右側に位置するデータ信号線とが設けられ」ていることに相当する。
（キ）上記（ア）のとおり、引用発明の「データ線」は、本件補正発明の「データ信号線」に相当する。また、引用発明の「薄膜トランジスタなどの三端子素子であ」る「スイッチング素子」は、「各画素」に「含」まれ、「入力端子」によって「データ線と連結されており」、「データ信号が導通したスイッチング素子を通して画素に印加され」るようにされているから、本件補正発明の「トランジスタ」に相当する。そして、引用発明において、「データ線と連結され」る「スイッチング素子」「を含」む「各画素の左右に一対のデータ線が画素の列方向に配置されていて」、「同一列の画素は一対のデータ線に一行単位で交互に連結されて」いることから、引用例の図６Ｂに図示されたとおり、「同一列の画素」が、「スイッチング素子」により「一対のデータ線」のうち「左側のデータ線」に「連結されて」いる「画素」と、別の「スイッチング素子」により「一対のデータ線」のうち「右側のデータ線」に「連結されて」いる「画素」とが、「一行単位で交互に」「配列され」てなることも、明らかであるといえる。よって、引用発明において「各画素は」「スイッチング素子」「を含み、スイッチング素子は薄膜トランジスタなどの三端子素子であって」「入力端子はデータ線と連結されており」、「各画素の左右に一対のデータ線が画素の列方向に配置されていて」、「同一列の画素は一対のデータ線に一行単位で交互に連結されて」いることは、本件補正発明において「上記画素列には、第１トランジスタを介して、上記画素列の中央より左側に位置するデータ信号線に接続される画素と、第２トランジスタを介して、上記画素列の中央より右側に位置するデータ信号線に接続される画素とが含まれ」ることに相当するといえる。
（ク）上記（ア）及び（キ）で述べたことを踏まえると、引用例の図６Ｂに図示されたとおり、「同一列の画素」が、「スイッチング素子」により「一対のデータ線」のうち「左側のデータ線」に「連結されて」いる「画素」と、別の「スイッチング素子」により「一対のデータ線」のうち「右側のデータ線」に「連結されて」いる「画素」とが、「一行単位で交互に」「配列され」てなることは、明らかであるといえ、さらに、引用発明の「スイッチング素子」は、「各画素」に「含」まれ、「制御端子」によって「ゲート線と連結されて」いることから、引用発明において、「同一列の画素」のうち「左側のデータ線」に「画素」を「連結」する「スイッチング素子」が、「ゲート線と連結され」、かつ、「同一列の画素」のうち「右側のデータ線」に「画素」を「連結」する「スイッチング素子」が、隣接する別の「ゲート線と連結され」ていることも、明らかであるといえる。よって、引用発明において、「各画素はスイッチング素子」「を含み」「その制御端子はゲート線と連結されており、入力端子はデータ線と連結されており」、「各画素の左右に一対のデータ線が画素の列方向に配置されていて」、「同一列の画素は一対のデータ線に一行単位で交互に連結されて」いることと、本件補正発明において、「上記第１トランジスタに接続する走査信号線および上記第２トランジスタに接続する走査信号線の、２本の走査信号線が同時に選択され」ることとは、「上記第１トランジスタに接続する走査信号線および上記第２トランジスタに接続する走査信号線の、２本の走査信号線が有」ることにおいて共通するといえる。
（ケ）上記（ア）、（ウ）及び（キ）で述べたことを踏まえると、引用発明において、「データ線と連結され」る「スイッチング素子」「を含」む「各画素の左右に一対のデータ線が画素の列方向に配置されていて」、「同一列の画素は一対のデータ線に一行単位で交互に連結されており」、「１水平周期を単位として」「一対のデータ線の極性は反対となり、左側のデータ線には右側のデータ線に印加されるデータ電圧と極性が反対であるデータ電圧を印加され」ることは、本件補正発明において、「上記第１トランジスタに接続するデータ信号線と、上記第２トランジスタに接続するデータ信号線とに対して、同一水平走査期間に逆極性のデータ信号が供給され」ることに相当するといえる。
（コ）引用発明において「各画素はスイッチング素子」の「出力端子」「と連結され」た「液晶蓄電器及び維持蓄電器を含み」、「液晶蓄電器の補助的役割を果たす維持蓄電器は、別途の信号線と画素電極が絶縁体を間に置いて重なって形成され」たものであるから、引用発明の「各画素」に「維持蓄電器」を「形成」するための「別途の信号線」は、本件補正発明の「保持容量配線」に相当するといえる。よって、引用発明において「各画素」の「液晶蓄電器の補助的役割を果たす維持蓄電器は、別途の信号線と画素電極が絶縁体を間に置いて重なって形成され」ていることと、本件補正発明において「同時選択される２本の走査信号線の間に、上記画素列の中央より左側に位置するデータ信号線および上記画素列の中央より右側に位置するデータ信号線それぞれと重なる保持容量配線が設けられていること」とは、「保持容量配線が設けられていること」において共通するといえる。
（サ）引用発明の「液晶表示装置」は、次の相違点は除いて、本件補正発明の「表示装置」に相当するといえる。
イ　以上のことから、本件補正発明と引用発明との一致点及び相違点は、次のとおりである。
（ア）一致点
「行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線とが設けられた表示装置であって、
　各データ信号線に、一垂直走査期間あるいは複数垂直走査期間または複数水平走査期間ごとに極性が反転するデータ信号が出力され、
　同一水平走査期間には、任意のデータ信号線とこれの一方の側に隣接配置されるデータ信号線とに互いに逆極性となるデータ信号が出力され、
　走査信号線が順次アクティブ状態とされることによって走査信号線が選択され、
　走査信号線がアクティブ状態から非アクティブ化され、別の走査信号線が非アクティブ状態からアクティブ化され、
　複数の画素が列方向に並べられた１つの画素列に対応して、該画素列の中央より左側に位置するデータ信号線と、該画素列の中央より右側に位置するデータ信号線とが設けられ、
　上記画素列には、第１トランジスタを介して、上記画素列の中央より左側に位置するデータ信号線に接続される画素と、第２トランジスタを介して、上記画素列の中央より右側に位置するデータ信号線に接続される画素とが含まれ、
　上記第１トランジスタに接続する走査信号線および上記第２トランジスタに接続する走査信号線の、２本の走査信号線が有り、
　上記第１トランジスタに接続するデータ信号線と、上記第２トランジスタに接続するデータ信号線とに対して、同一水平走査期間に逆極性のデータ信号が供給され、
　保持容量配線が設けられていることを特徴とする表示装置。」
（イ）相違点
ａ　相違点１
　本件補正発明では、「走査信号線が２本ずつ順次アクティブ状態とされることによって走査信号線が２本ずつ同時選択され」るのに対し、引用発明では、「順次にゲートオン電圧」が「印加」される「ゲート線」が「２本ずつ同時選択され」るか否か示されていない点。
ｂ　相違点２
　本件補正発明では、「２本の走査信号線がアクティブ状態から非アクティブ化されるタイミングで、別の２本の走査信号線が非アクティブ状態からアクティブ化され」るのに対し、引用発明では、「全てのゲート線に対して順次にゲートオン電圧を印加して」いるものの、「ゲート信号」の「ゲートオン電圧」及び「ゲートオフ電圧」が、それぞれの「ゲート線」に「印加」されるタイミングと、「印加」される「ゲート線」の本数との関係が示されていない点。
ｃ　相違点３
　本件補正発明では、「上記第１トランジスタに接続する走査信号線および上記第２トランジスタに接続する走査信号線の、２本の走査信号線が同時に選択され」るのに対し、引用発明では、「同一列の画素」のうち「左側のデータ線」に「画素」を「連結」する「スイッチング素子」が、「ゲート線と連結され」、かつ、「同一列の画素」のうち「右側のデータ線」に「画素」を「連結」する「スイッチング素子」が、隣接する別の「ゲート線と連結され」ているものの、両「ゲート線」が「同時に選択され」るか否か示されていない点。
ｄ　相違点４
　本件補正発明では、「同時選択される２本の走査信号線の間に、上記画素列の中央より左側に位置するデータ信号線および上記画素列の中央より右側に位置するデータ信号線それぞれと重なる保持容量配線が設けられている」のに対し、引用発明では、「各画素」に「維持蓄電器」を「形成」するための「別途の信号線」が、どのように設けられているか示されていない点。
ウ　判断
（ア）以下、相違点について検討する。
ａ　相違点１及び３について
　例えば周知例１、２あるいは周知例３（技術Ｂ）に示されているとおり、一般に、液晶表示装置において、フリッカによる画質劣化を防止し、又は書き込み時間を拡大し良好な画質を実現するために、隣接する走査線に２本ずつ同時に信号を印加して順次走査することは、いわゆる「ペアライン駆動」（あるいは「２ライン同時駆動方式」）として本願の優先日前において周知の技術であったと認められる。そして、引用発明の「目的とする技術的課題は、高速駆動時にカップリング欠陥または縦線状欠陥を防止できる液晶表示装置を提供することであ」り（上記（２）ア（ア）ｂ引用例の段落【００１０】を参照。）、カップリング欠陥や縦線状欠陥を防止することによって画質の向上が図られることは、明らかであるといえるから、引用発明と当該周知技術とは、技術分野が同一であって、しかも画質の向上という点で解決しようとする課題が共通するものである。よって、引用発明において、当該周知技術のように、隣接する「ゲート線」に２本ずつ同時に「ゲートオン電圧」が「印加」されるようにすることで、本件補正発明に係る相違点１及び３の構成とすることは、当業者が容易になしえたことである。
ｂ　相違点２について
　例えば周知例４（技術Ｃ）あるいは周知例３（技術Ａ）に示されているとおり、液晶表示装置において、書込み終了時の自段ゲート信号線の走査信号の立ち下がりと、後段ゲート信号線の走査信号の立ち上がりとが、同時のタイミングになされるようにし、画素電極の電位を安定させて輝度傾斜、フリッカ、スメア、残像等の発生を抑止することは、本願の優先日前において一般的な技術であったと認められる。よって、引用発明においても、当該一般的な技術のように、「ゲート線に印加」される「ゲート信号」の「ゲートオン電圧」から「ゲートオフ電圧」への立ち下がりと、別の「ゲート線に印加」される「ゲート信号」の「ゲートオフ電圧」から「ゲートオン電圧」への立ち上がりとが、同時のタイミングになされるように、つまり、上記ａのように「ゲート線」に２本ずつ同時に「ゲートオン電圧」を「印加」するのであれば、「ゲート線」２本ずつの立ち下がりと立ち上がりとが同時のタイミングになされるようにし、本件補正発明に係る相違点２の構成とすることは、当業者が容易になしえたことである。
ｃ　相違点４について
　例えば周知例４（技術Ｄ）あるいは周知例５に示されているとおり、一般に、液晶表示装置において、保持容量を形成するための信号線を、隣接するゲート信号線の間に設けることは、本願の優先日前において周知の技術であったと認められる。そして、引用発明と当該周知技術とは、技術分野が同一であって、しかも、引用発明における「維持蓄電器」を「形成」するための「別途の信号線」と、当該周知技術における保持容量を形成するための信号線とが、共通の機能を有するものであることも、明らかであるといえる。よって、引用発明において、「維持蓄電器」を「形成」するための「別途の信号線」を、当該周知技術のように、隣接する「ゲート線」の間に、つまり、上記ａのように隣接する「ゲート線」に２本ずつ同時に「ゲートオン電圧」を「印加」するのであれば、同時選択される２本の「ゲート線」の間に設け、本件補正発明に係る相違点４の構成とすること（なお、隣接する「ゲート線」の間に設けられた「別途の信号線」が、「同一列の画素」の「左側のデータ線」及び「右側のデータ線」それぞれと重なることは、自明のことである。）は、当業者が容易になしえたことである。
（イ）そして、これらの相違点を総合的に勘案しても、本件補正発明の奏する「Ｎ本の走査信号線が非アクティブ化するタイミングで、別のＮ本の走査信号線がアクティブ化するため、Ｎ本の走査信号線の非アクティブ化（例えば、Ｎ個の走査パルスの立ち下げ）によってデータ信号線が受ける影響（例えば、電位の突き下げ）が、Ｎ本の走査信号線のアクティブ化（例えば、Ｎ個の走査パルスの立ち上げ）によってデータ信号線が受ける影響（例えば、電位の突き上げ）によって概ね打ち消され」、「ＬＴ反転駆動においてもデータ信号線の電位に生じるリップル（波状の変動）を小さくすることができ、リップルの大きさがデータ信号の供給源から離れるにしたがって大きくなるような現象を抑え、表示品位を高めることができる」との作用効果（本願の明細書の段落【０００８】ないし【０００９】を参照。）は、引用発明及び周知技術の奏する作用効果から予測される範囲のものにすぎず（例えば周知例４（技術Ｃ）に、「自段ゲート信号線の走査信号の立ち下がりと同時に後段ゲート信号線の走査信号の立ち上がりがなされるようにし、それぞれの信号により画素への飛込み電圧を相殺させる」点が記載されているとおりである。）、格別顕著なものということはできない。
（ウ）したがって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができるものでない。
エ　審判請求人の主張について
　審判請求人は、平成２７年６月１０日付け審判請求書の【請求の理由】【本願発明が特許されるべき理由】において、概略、請求項１の補正により追加された「走査信号線が２本ずつ同時選択される」との構成（以下、「構成１」という。）、及び、「同時選択される２本の走査信号線の間に、上記画素列の中央より左側に位置するデータ信号線および上記画素列の中央より右側に位置するデータ信号線それぞれと重なる保持容量配線が設けられている」との構成（以下、「構成２」という。）は、原査定の拒絶の理由に引用された文献のいずれにも開示されておらず、また、本件補正発明は、「２本の走査信号線がアクティブ状態から非アクティブ化されるタイミングで、別の２本の走査信号線が非アクティブ状態からアクティブ化される」ことによって得られる「各データ信号線に生じるリップルが抑制される」という効果（以下、「効果１」という。）に加え、「画素列の中央より左側および右側のデータ信号線それぞれと保持容量配線との間に形成される容量によって、同時選択される２本の走査信号線のアクティブ化や非アクティブ化に伴って各データ信号線に生じるリップルが抑制される」という効果（以下、「効果２」という。）を奏する、との旨を主張している。しかしながら、審判請求人の主張する構成１及び２については、上記ウ（ア）ａ及びｃにおいてそれぞれ説示したとおり当業者が容易になしえたことであり、効果１についても、上記ウ（イ）において説示したとおり格別顕著なものということはできない。また、審判請求人の主張する効果２は、該効果が本願の明細書に記載されていない点はともかくとして、引用発明において「別途の信号線」が「同一列の画素」の「左側のデータ線」及び「右側のデータ線」それぞれと重なって設けられれば（上記ウ（ア）ｃを参照。）、当然に奏される効果であると認められる。よって、審判請求人の主張は採用することができない。
４　本件補正についてのむすび
　以上のとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反してなされたものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記［補正の却下の決定の結論］のとおり決定する。
第３　本願発明
　本件補正は、上記第２［補正の却下の決定の結論］のとおり却下されたので、本願の請求項１ないし１６に係る発明は、平成２６年１０月６日付け手続補正書により補正された特許請求の範囲の請求項１ないし１６に記載された事項により特定されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、上記第２［理由］１（１）に記載したとおりのものである。
第４　原査定の拒絶の理由
　原査定の拒絶の理由は、概略、請求項１ないし１６に係る発明は、いずれも、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
第５　引用例・周知例
　引用例及び周知例１ないし５並びにそれらの記載事項は、上記第２［理由］３（２）に記載したとおりである。
第６　対比・判断
　上記第２［理由］２において検討したとおり、本件補正発明は、本願発明を特定するために必要な事項について限定を付加したものと認められるところ、本願発明の発明特定事項を全て含みさらに他の事項を付加したものに相当する本件補正発明が、上記第２［理由］３に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
第７　むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願の他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。