【事件の表示】
　特願２０１２−５２５６９２「デジタルのチューナブル段間整合回路」拒絶査定不服審判事件〔平成２３年　２月２４日国際公開、ＷＯ２０１１／０２２５４９、平成２５年　１月２４日国内公表、特表２０１３−５０２８４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
 
　本願は、平成２２年８月１９日（パリ条約に基づく優先権主張　２００９年８月１９日　米国）の出願であって、平成２５年７月２９日付けで拒絶理由が通知され、これに対して平成２５年１０月１５日付けで手続補正がなされ、平成２６年３月１３日付けで拒絶査定がなされ、これに対して平成２６年７月１７日に拒絶査定不服審判が請求され、同時に手続補正がなされ、平成２７年１月７日付けで上申書が提出されたものである。
 
第２．平成２６年７月１７日付けの手続補正についての補正却下の決定
 
［補正却下の決定の結論］
 
　平成２６年７月１７日付けの手続補正を却下する。
 
 
［理由］
１．補正の内容
　平成２６年７月１７日付けの手続補正（以下、「本件補正」という。）は、平成２５年１０月１５日付けの手続補正により補正された特許請求の範囲（以下、「補正前の特許請求の範囲」という。）について、以下のとおりの特許請求の範囲（以下、「補正後の特許請求の範囲」という。）に補正することを含むものである。
（補正前の特許請求の範囲）
「【請求項１】
　第１の信号を受信し、第２の信号を提供するための第１の能動回路と、
　第３の信号を受信し、第４の信号を提供するための第２の能動回路と、
　前記第１の能動回路と前記第２の能動回路の間に接続され、前記第２の信号を受信し、前記第３の信号を提供するためのチューナブル段間整合回路であって、前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路とを備え、
　前記チューナブルキャパシタが、
　並列に接続され、２進重み付けされた静電容量値を有する複数のキャパシタと、
　前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチとを備える、装置。
　【請求項２】〜【請求項２２】　（省略）　」
（補正後の特許請求の範囲）
「【請求項１】
　第１の信号を受信し、第２の信号を提供するための第１の能動回路と、
　第３の信号を受信し、第４の信号を提供するための第２の能動回路と、
　前記第１の能動回路と前記第２の能動回路の間に接続され、前記第２の信号を受信し、前記第３の信号を提供するためのチューナブル段間整合回路であって、前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路とを備え、
　前記チューナブルキャパシタが、
　並列に接続され、２進重み付けされた静電容量値を有する複数のキャパシタと、
　前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチとを備え、前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備え、前記複数のキャパシタの全静電容量は、前記チューナブルキャパシタの全静電容量の３分の１〜５分の１である、装置。
　【請求項２】〜【請求項２０】　（省略）　」
２．本件補正の目的
　本件補正は、本件補正前の請求項１に記載した発明に係る「チューナブルキャパシタ」の構成について、「前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備え、前記複数のキャパシタの全静電容量は、前記チューナブルキャパシタの全静電容量の３分の１〜５分の１である、」と限定する補正事項を含むものであるから、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法１７条の２第６項において準用する同法１２６条第７項の規定に適合するか）について検討する。
３．引用例
３−１．国際公開第２００８／０１４０２９号
　原査定の拒絶の理由に引用された国際公開第２００８／０１４０２９号（以下、「引用例１」という。）には、図面とともに以下の事項が記載されている。なお、仮訳は特表２００９−５４５２４０号公報の記載を用い、下線は当審にて付した。
（ア）「[0028] Accordingly, the various system components of low/high frequency PA line-up 210 are each individually and/or collectively configurable to match the overall impedance of PA line-up 210 to the impedance required by antenna 294. Moreover, 
in accomplishing the impedance requirement, each of variable matching circuits 212, 214, and 216 are configurable to match the impedance of signals 205 to the inputs and outputs of the system components with which they are respectively coupled between for both low frequency signals and high frequency signals
（仮訳）
「それ故、低／高周波数ＰＡラインナップ２１０の種々のシステム構成要素は、ＰＡラインナップ２１０の総インピーダンスを、アンテナ２９４が必要とするインピーダンスと整合させるために、それぞれ個別におよび／または一括して構成することができる。さらに、
インピーダンス要件を満たす際に、各可変整合回路２１２、２１４および２１６は、低周波数信号および高周波数信号の両方に対して、信号２０５のインピーダンスを、これらの回路が、それぞれその間に結合しているシステム構成要素の入力および出力に整合するように構成することができる。
（イ）「 [0032] Variable capacitive elements 2160 and 2161 may each be any device capable of variably storing charge for a given electric potential. In addition, capacitive elements 2160 and 2161 may each be any variable capacitor or variable capacitive element known in the art or developed in the future. In accordance with one embodiment, variable capacitive elements 2160 and 2161 are each micro-electro-mechanical systems (MEMS) capacitive elements. In another embodiment, capacitive elements 2160 and 2161 are variable capacitive elements. In yet another embodiment, variable capacitive elements 2160 and 2161 are each MEMS variable capacitive elements with separate direct current and radio frequency terminals. In still another embodiment, variable capacitive elements 2160 and 2161 are each tunable MEMS variable capacitive elements with separate direct current and radio frequency terminals. In still another embodiment, 
variable capacitive elements 2160 and 2161 are each binary MEMS variable capacitive elements with separate DC and RF terminals.
（仮訳）
「可変容量素子２１６０、および２１６１は、それぞれ、所与の電位のために電荷を可変的に蓄えることができる任意の装置であってもよい。さらに、容量素子２１６０および２１６１は、それぞれ、当業者であれば周知のまたはこれから開発される任意の可変コンデンサまたは可変容量素子であってもよい。一実施形態の場合には、可変容量素子２１６０および２１６１は、それぞれ、微小電子機械システム（ＭＥＭＳ）容量素子である。他の実施形態の場合には、容量素子２１６０および２１６１は、可変容量素子である。さらに他の実施形態の場合には、可変容量素子２１６０および２１６１は、それぞれ、別々の直流および無線周波端子を含むＭＥＭＳ可変容量素子である。さらに他の実施形態の場合には、可変容量素子２１６０および２１６１は、それぞれ、別々の直流および無線周波端子を含む同調可能なＭＥＭＳ可変容量素子である。さらに他の実施形態の場合には、
可変容量素子２１６０および２１６１は、それぞれ、別々の直流およびＲＦ端子を備える２進ＭＥＭＳ可変容量素子である。
（ウ）「[0035] In the embodiment illustrated in FIG. 3,
 variable capacitive element 2160 is coupled in parallel with capacitive element 2162
（仮訳）
「図３の実施形態の場合には、
可変容量素子２１６０は、容量素子２１６２と並列に結合していて、
（エ）「[0051] Various other embodiments include a system for matching signal impedance between a power amplifier line-up and an antenna. In one embodiment, the system comprises a first matching circuit comprising a first input, a first output, and at least a first capacitive element, wherein the input is configured to be coupled to a signal generator and receive a signal from the signal generator, the first matching circuit is configured to impedance match the signal to produce a first impedance-matched signal; a driver comprising a second input and a second output, wherein the second input is coupled to the first output and configured to receive the first impedance-matched signal, the driver is configured to amplify the first impedance-matched signal to produce a first amplified, impedance-matched signal; a second matching circuit comprising a third input, a third output, and at least a second capacitive element, wherein the third input is coupled to the second output and configured to receive the first amplified, impedance-matched signal, the second matching circuit is configured to impedance match the first amplified, impedance- matched signal to produce a second impedance-matched signal;
 a power amplifier including a fourth input and a fourth output, wherein the fourth input is coupled to the third output and configured to receive the second impedance-matched signal, the power amplifier is configured to amplify the second impedance-matched signal to produce a second, amplified impedance-matched signal; a variable matching circuit comprising a fifth input, a fifth output, and at least a first variable capacitive element, wherein the fifth input is configured to receive signals from the fourth output, the variable matching circuit is configured to selectively enable the first variable capacitive element to produce a third impedance-matched signal; and a variable harmonic filter comprising a sixth input, a sixth output, and at least a second variable capacitive element, wherein the sixth input is coupled to the fifth output and configured to receive the third impedance-matched signal, the variable harmonic filter is configured to selectively enable the second variable capacitive element to filter out undesirable harmonics of the third impedance-matched signal to produce a filtered, third impedance-matched signal, and the sixth output is configured to be coupled to the antenna
（仮訳）
「種々の他の実施形態は、電力増幅器ラインナップとアンテナとの間で信号インピーダンスを整合させるためのシステムを含む。一実施形態の場合には、このシステムは、第１の入力、第１の出力、および少なくとも第１の容量素子を含む第１の整合回路を備え、入力が、信号発生器と結合し、信号発生器から信号を受信するように構成され、第１のインピーダンス整合した信号を発生するために、信号のインピーダンス整合を行うように構成されている第１の整合回路と；第２の入力および第２の出力を備え、第２の入力が第１の出力と結合し、第１のインピーダンス整合した信号を受信するように構成され、第１の増幅したインピーダンス整合した信号を発生するために、第１のインピーダンス整合した信号を増幅するように構成されているドライバと、第３の入力、第３の出力、および少なくとも第２の容量素子を備え、第３の入力が第２の出力と結合し、第１の増幅したインピーダンス整合した信号を受信するように構成され、第２のインピーダンス整合した信号を発生するために、第１の増幅したインピーダンス整合した信号をインピーダンス整合するように構成されている第２の整合回路と；
第４の入力および第４の出力とを備え、第４の入力が第３の出力と結合し、第２のインピーダンス整合した信号を受信するように構成され、第２の増幅したインピーダンス整合した信号を発生するために、第２のインピーダンス整合した信号を増幅するように構成されている電力増幅器と；第５の入力、第５の出力および少なくとも第１の可変容量素子を備え、第５の入力が第４の出力から信号を受信するように構成され、第１の可変容量素子が、第３のインピーダンス整合した信号を発生することを選択的に可能にするように構成されている可変整合回路と；第６の入力、第６の出力、および少なくとも第２の可変容量素子とを備え、第６の入力が、第５の出力と結合し、第３のインピーダンス整合した信号を受信するように構成され、フィルタリングし、第３のインピーダンス整合した信号を発生するために、第２の可変容量素子が、第３のインピーダンス整合した信号の望ましくない高調波をフィルタリング除去することを選択的に可能にするように構成され、第６の出力がアンテナと結合するように構成される可変高調波フィルタとを備える。
（オ）「[0053] The first variable capacitive element and/or the second variable capacitive element, in one embodiment, comprises at least one direct current (DC) terminal and at least one radio frequency (RF) terminal separate from the DC terminal. In another embodiment, the first variable capacitive element and/or the second variable capacitive element is a/are micro-electro-mechanical systems (MEMS) capacitive element(s). In yet another embodiment, the first variable capacitive element and/or the second variable capacitive element is a/are tunable MEMS capacitive element(s). In still another embodiment, 
the first variable capacitive element and/or the second variable capacitive element is a/are binary MEMS capacitive element(s)
（仮訳）
「一実施形態の場合には、第１の可変容量素子および／または第２の可変容量素子は、少なくとも１つの直流（ＤＣ）端子、およびＤＣ端子から分離している少なくとも１つの無線周波（ＲＦ）端子を含む。他の実施形態の場合には、第１の可変容量素子および／または第２の可変容量素子は、１つまたは複数の微小電子機械システム（ＭＥＭＳ）容量素子である。さらに他の実施形態の場合には、第１の可変容量素子および／または第２の可変容量素子は、１つまたは複数の同調可能なＭＥＭＳ容量素子である。さらに他の実施形態の場合には、
第１の可変容量素子および／または第２の可変容量素子は、１つまたは複数の２進ＭＥＭＳ容量素子である
　したがって、上記摘記事項（ア）、（イ）、（ウ）、（エ）、（オ）の記載から引用例１には、
「第２のインピーダンス整合した信号を受信し、前記第２のインピーダンス整合した信号を増幅した信号を出力する電力増幅器と、
　第３のインピーダンス整合した信号を受信し、前記第３のインピーダンス整合した信号の望ましくない高調波をフィルタリング除去した信号を出力する可変高調波フィルタと、
　前記電力増幅器と前記可変高調波フィルタの間に接続され、前記第２の増幅したインピーダンス整合した信号を受信し、前記第３のインピーダンス整合した信号を出力するための可変整合回路であって、前記電力増幅器と前記可変高調波フィルタの間のインピーダンス整合を選択的に可能にする回路を備える可変整合回路とを備え、
　前記（電力増幅器と可変高調波フィルタの間のインピーダンス整合を選択的に可能にする）回路が、
　複数の２進ＭＥＭＳ容量素子と、
　前記複数の２進ＭＥＭＳ容量素子と並列に接続された容量素子を備え、
た電力増幅器ラインナップ。」（以下、「引用発明１」という。）が開示されているものと認められる。
３−２．特開２００８−２１９７５８号公報
原査定の拒絶の理由に引用された特開２００８−２１９７５８号公報（以下、「引用例２」という。）には、図面とともに以下の事項が記載されている。
（カ）「本発明は、ＭＭＩＣ回路、インピーダンス整合回路、及び電力増幅器に係り、特にマイクロ波、ミリ波帯のＭＭＩＣで用いるキャパシタの回路構成に関する。」（【０００１】）
（キ）「上記目的を達成するため、本発明は、キャパシタを有するＭＭＩＣ回路において、前記キャパシタは、容量の異なる複数のキャパシタを互いに並列接続して構成され、前記複数のキャパシタは、それぞれオンオフ切り替え可能なスイッチを有し、前記スイッチのオンオフ切り替えにより、前記複数のキャパシタの内の所望のキャパシタを選択可能に構成されることを特徴とする。」（【０００９】）
（ク）「第１のキャパシタ１１、２１、３１、４１、５１、６１、７１と、第２のキャパシタ１２、２２、３２、４２、５２、６２、７２と、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３とは、電力増幅器１００のＤＣ（直流）カットやインピーダンス整合回路として使用しているキャパシタであり、いずれもオンオフ切り替え可能なＭＥＭＳ（Micro Electro Mechanical Systems 微小電子機械システム）スイッチを有している。このＭＥＭＳスイッチの構造は、キャパシタをオンオフ切り替え可能なものであれば、いずれのタイプでも利用でき、公知のものや将来的に開発されるものであってもよい。」（【００１８】）
　したがって、上記摘記事項（カ）、（キ）、（ク）の記載から引用例２には、
「インピーダンス整合回路で用いるキャパシタの回路構成であって、オンオフ切り替え可能なＭＥＭＳ（Micro Electro Mechanical Systems 微小電子機械システム）スイッチを有している容量の異なる複数のキャパシタを互いに並列接続した回路構成」（以下、「引用発明２」という。）が開示されているものと認められる。
４．対比
　本願補正発明と引用発明１とを比較する。
　引用発明１の「第２のインピーダンス整合した信号」は、本願補正発明の「第１の信号」に相当し、同様に、引用発明１の「第２のインピーダンス整合した信号を増幅した信号」、「電力増幅器」、「第３のインピーダンス整合した信号」、「第３のインピーダンス整合した信号の望ましくない高調波をフィルタリング除去した信号」、「可変高調波フィルタ」、「可変整合回路」は、それぞれ本願補正発明の「第２の信号」、「第１の能動回路」、「第３の信号」、「第４の信号」、「第２の能動回路」、「チューナブル段間整合回路」に相当する。
　引用発明１の「電力増幅器と可変高調波フィルタの間のインピーダンス整合を選択的に可能にする回路」は、『複数の２進ＭＥＭＳ容量素子と、前記複数の２進ＭＥＭＳ容量素子と並列に接続された容量素子』とから構成されるものであるから、本願補正発明の「チューナブルキャパシタ」に相当する。
　また、複数の２進ＭＥＭＳ容量素子は、電力増幅器と可変高調波フィルタの間のインピーダンス整合を選択的に可能にするために、必要な容量素子を選択可能なスイッチ機能を備えていることは周知である。
　なお、引用発明１の「電力増幅器ラインナップ」は、引用例１のＦｉｇ．２を参酌するに、いわゆる「装置」であることは明らかである。
　したがって、両者は、
「第１の信号を受信し、第２の信号を提供するための第１の能動回路と、
　第３の信号を受信し、第４の信号を提供するための第２の能動回路と、
　前記第１の能動回路と前記第２の能動回路の間に接続され、前記第２の信号を受信し、前記第３の信号を提供するためのチューナブル段間整合回路であって、前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路とを備え、
　前記チューナブルキャパシタが、
　２進重み付けされた静電容量値を有する複数のキャパシタと、
　前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチと前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタを備える、装置。」
　の点で一致し、以下の点で相違している。
［相違点１］
　本願補正発明は、チューナブルキャパシタの構成である「２進重み付けされた静電容量値を有する複数のキャパシタ」の接続形態について『並列に接続され、』と特定されているのに対し、引用発明１にはその旨特定されていない点。
［相違点２］
　本願補正発明は、チューナブルキャパシタについて「（並列に接続され、２進重み付けされた静電容量値を有する）複数のキャパシタの全静電容量は、チューナブルキャパシタの全静電容量の３分の１〜５分の１である」との発明特定事項を備えているのに対し、引用発明１にはその旨明示されていない点。
５．判断
［相違点１］について
　引用例２に開示されているように、インピーダンス整合回路で用いるキャパシタの回路構成として、オンオフ切り替え可能なＭＥＭＳ（Micro Electro Mechanical Systems 微小電子機械システム）スイッチを有している容量の異なる複数のキャパシタを互いに並列接続する、ことは本願の優先日前において既に用いられている接続形態であり、引用発明１に係る「複数の２進ＭＥＭＳ容量素子」の具体的な接続形態として、引用発明２の接続形態を適用することは、複数のキャパシタの内の所望のキャパシタを選択可能とするという機能およびインピーダンス整合回路に用いられるという技術分野の共通性を鑑みて当業者が容易に想到し得るものと認められる。
［相違点２］について
　上記摘記事項（イ）、（ウ）、（エ）、（オ）の記載から明らかなように、第１の可変容量素子である『複数の２進ＭＥＭＳ容量素子』は、当該『複数の２進ＭＥＭＳ容量素子』と並列に接続された『容量素子』と共に電力増幅器と高調波フィルタとの間のインピーダンス整合のために選択的に使用されるものであり、当該『複数の２進ＭＥＭＳ容量素子』の全静電容量を『電力増幅器と可変高調波フィルタの間のインピーダンス整合を選択的に可能にする回路』（本願補正発明でいうところの「チューナブルキャパシタ」に相当）の全静電容量に対してどの程度の割合にするか、即ち、３分の１〜５分の１とすることについては当業者が適宜決定し得る設計的事項であると認められる。
　また、本願補正発明の構成によってもたらされる効果は、引用発明１および引用発明２より当業者ならば容易に予測することができる程度のものである。
　したがって、本願補正発明は引用発明１および引用発明２に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
６．むすび
　以上のとおり、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
 
第３．本願発明について
 
　平成２６年７月１７日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２５年１０月１５日付け手続補正書の特許請求の範囲の請求項１に記載された事項（上記「第２」の１．における（補正前の特許請求の範囲）の【請求項１】参照。）により特定されるものである。
 
 
１．引用発明　　　
 
　原査定の拒絶の理由に引用された引用発明１および引用発明２は、前記「第２」の３．に記載したとおりである。　
  
２．対比・判断
 
　本願発明は、前記「第２」の２．で検討した本願補正発明における「チューナブルキャパシタ」についての限定事項を省いたものである。
 
　そうすると、本願発明と引用発明との相違点は、前記「第２」の４．で言及した［相違点１］のみとなるから、本願発明は、前記「第２」の５．で示したように、引用発明１および引用発明２に基づいて、当業者が容易に発明をすることができたものである。　
 
３．むすび
 
　以上のとおり、本願発明は、引用例１および引用例２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
 
　したがって、本願のその余の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
 
　よって、結論のとおり審決する。