【事件の表示】
　特願２０１３−５５０７４８「データ処理方法，データ処理システム及び関連する装置」拒絶査定不服審判事件〔平成２４年　８月　９日国際公開，ＷＯ２０１２／１０３７８９，平成２６年　３月２７日国内公表，特表２０１４−５０７８８７，請求項の数（１１）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，２０１２年１月１９日（パリ条約による優先権主張外国庁受理　２０１１年１月３１日　中国）を国際出願日とする出願であって，平成２６年８月１日付けで拒絶理由（以下，「原審拒絶理由」という。）が通知され，これに対し，同年１１月４日付けで手続補正がされ，同年１２月１５日付けで拒絶査定（以下，「原査定」という。）がされ，これに対し，平成２７年４月２４日に拒絶査定不服審判が請求されるとともに同日付けで手続補正がされ，その後，当審において，同年１２月９日付けで拒絶理由が通知され，これに対し，平成２８年３月１５日付けで手続補正がされ，同年３月２２日付けで最後の拒絶理由（以下，「当審拒絶理由」という。）が通知され，これに対し，同年８月２６日付けで手続補正がされたものである。
第２　本願発明
　本願の請求項１ないし１１に係る発明は，平成２８年８月２６日付けの手続補正で補正された特許請求の範囲の請求項１ないし１１に記載された事項により特定されるものと認められる。
　そして，本願の請求項１に係る発明（以下，「本願発明」という。）は次のとおりである。
「　アナログサンプル値を取得するため，アナログ信号に対してサンプリングを実行するステップと，
　デジタル信号を取得するため，前記アナログサンプル値に対してアナログ・デジタル変換を実行するステップと，
　前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップと，
　予め設定されたターンオフ条件が充足される場合，少なくとも１つのビットグループのビットの出力をオフにするステップと，
を有するデータ処理方法であって，
　前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップは，境界情報に基づき前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割することを含み，各ビットの重要性ウェイトは，アナログ・デジタルコンバータに接続されるデータ処理装置によって実行されるデータ処理に対する前記デジタル信号の各ビットの影響を示し，前記デジタル信号の上位ビットにより示されるアナログ信号の振幅は前記デジタル信号の下位ビットにより示されるアナログ信号の振幅より大きく，前記データ処理装置により実行されるデータ処理に対する前記上位ビットの影響は前記データ処理装置により実行されるデータ処理に対する前記下位ビットの影響より大きく，
　前記少なくとも１つのビットグループのビットの出力をオフにするステップは，ターンオフルールと現在のサンプリングサイクルとに基づきより低い重要性ウェイトのビットグループのビットの出力をオフにすることを含む方法。」
　
第３　原査定の理由について
１．原査定の理由の概要
　原審拒絶理由の概要は，次のとおりである。
「　　　　　　　　　　　　　　　　理　由
［理由Ａ］この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
［理由Ｂ］この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
請 求 項：１−４，６−８，１０−１３，１６
理　　由：Ａ，Ｂ
引用文献：１
備　　考：
　請求項１−４，６−８，１０−１３，１６に係る発明と引用文献１（特に，図３）に記載された発明との間に差異はない。
請 求 項：５，９，１４，１５，１７，１８
理　　由：Ｂ
引用文献：１
備　　考：
　請求項５，１４について，トリガに従って動作させることは，通常行われていることである。
　請求項９，１５について，フィルタリングは適宜になしうることである。
　請求項１７，１８について，基地局や基地局制御装置に適用することに困難はない。
請 求 項：１−４，１０，１１，１３，１６
理　　由：Ａ，Ｂ
引用文献：２
備　　考：
　請求項１−４，１０，１１，１３，１６に係る発明と引用文献２（特に，図４）に記載された発明との間に差異はない。
請 求 項：５−９，１２，１４，１５，１７，１８
理　　由：Ｂ
引用文献：１，２
備　　考：
　請求項５，１４について，トリガに従って動作させることは，通常行われていることである。
　請求項６−８，１２について，引用文献１には，重要性ウェイトに従ってビットグループを分割することが記載されている。
　請求項９，１５について，フィルタリングは適宜になしうることである。
　請求項１７，１８について，基地局や基地局制御装置に適用することに困難はない。
　　　　　　　　　　　引　用　文　献　等　一　覧
１．特開２００５−２３６８６７号公報
２．特開２００１−２５７７３１号公報
（以下省略）」
　原査定の理由の概要は，次のとおりである。
「　この出願については，平成２６年　８月　１日付け拒絶理由通知書に記載した理由Ａ，Ｂによって，拒絶をすべきものです。
　なお，意見書及び手続補正書の内容を検討しましたが，拒絶理由を覆すに足りる根拠が見いだせません。
備考
　本願の補正後の請求項１に係る発明（「本願発明」という。）と先の拒絶理由で引用した引用文献１（特に，図１−３及び段落００３８−００４４）に記載された発明（「引用発明」という。）とを対比する。
（１）引用発明のアナログ処理部１１は，アナログ信号を受信（サンプリング）して，処理を行っているから，引用発明は，本願発明の「アナログサンプル値を取得するため，アナログ信号に対してサンプリングを実行するステップ」に相当するステップを包含するものである。
（２）引用発明のＡ／Ｄ変換器１７は，アナログ受信処理部１１の出力を受け取ってＡ／Ｄ変換を行っているから，引用発明は，本願発明の「デジタル信号を取得するため，前記アナログサンプル値に対してアナログ・デジタル変換を実行するステップ」に相当するステップを包含するものである。
（３）引用発明のビット選択部１８は，有効ビット制御部２０の出力にしたがって例えば下位４ビット（からなるビットグループ）の出力をオフにするものであるから，引用発明は，本願発明の「予め設定されたターンオフ条件が充足される場合，少なくとも１つのビットグループのビットの出力をオフにするステップ」に相当するステップを包含するものである。
（４）引用発明のビット選択部１８及び有効ビット制御部２０は，Ａ／Ｄ変換器１７の後段に接続されるデジタル受信処理部１９における復調性能を維持するのに最低限必要なビット数にしたがって例えば下位４ビットからなるビットグループの出力をオフにするものであり，これは，復調精度に影響を与える重要性の高いビットグループと復調精度に影響を与えない重要性の低いビットグループとを分割し，前者を出力させる一方，後者の出力をオフにするものである。また，下位４ビットからなるビットグループが他方のビットグループに比べて全体として（平均して）重要性が低いことは明らかであるから，引用発明は，本願発明の「前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップは，各ビットの重要性ウェイトに基づき前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割することを含み，前記各ビットの重要性ウェイトは，アナログ・デジタルコンバータに接続されるデータ処理装置によって実行されるデータ処理に対する前記デジタル信号の各ビットの影響を示し，前記少なくとも１つのビットグループのビットの出力をオフにするステップは，より低い重要性ウェイトのビットグループのビットの出力をオフにすることを含み，ビットグループの重要性ウェイトは，前記ビットグループの全てのビットの重要性ウェイトの和又は平均である」なる特定事項を包含するものである。
　したがって，本願の請求項１に係る発明は，引用文献１に記載された発明である。また，請求項２−４，６，７，９−１１，１４に係る発明も引用文献１に記載された発明である。そして，請求項５，１２について，トリガにしたがって動作させることは通常行われていることであること，請求項８，１３について，フィルタリングは適宜になしうる事項であること，請求項１５，１６について，基地局や基地局制御装置に適用することに困難はないことに鑑みれば，請求項５，８，１２，１３，１５，１６に係る発明は，引用文献１に記載された発明に基づいて，当業者が容易になしえたものである。
　なお，請求項１−１６に係る発明は，引用文献１，２に記載された発明に基づいても，当業者が容易になしえたものである。
　以上のとおりであるから，本願は拒絶すべきものである。
＜引用文献等一覧＞
１．特開２００５−２３６８６７号公報
２．特開２００１−２５７７３１号公報
（以下省略）」
　そうすると，原査定の拒絶の理由の趣旨は，補正前の特許請求の範囲の請求項１に係る発明は，引用文献１に記載された発明であるから，特許法第２９条第１項第３号に該当し，また，引用文献１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない，というものである。
２．当審における原査定の判断
（１）引用発明
　原査定で引用された引用文献１（特開２００５−２３６８６７号公報）には，図面とともに次の事項が記載されている。
（ア）「【請求項１３】
　受信信号をアナログ信号からデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換ステップと，
　前記Ａ／Ｄ変換ステップの結果から，復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと，
　前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと，
　前記有効ビットを用いて受信信号を復調する復調ステップと
　を有することを特徴とする受信方法。
【請求項１４】
　前記有効ビット選択ステップでは，
前記Ａ／Ｄ変換手順により得られた符号ビットと，前記Ａ／Ｄ変換手順により得られた数値ビットの中の，最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し，前記数値ビットの数Ｍの変更で，有効ビットの数の変更することを特徴とする請求項１３に記載の受信方法。
【請求項１５】
　さらに，受信信号の電力レベルを検出する受信電力レベル検出ステップを有し，
　検出した前記受信電力レベルが大きくなるに従って，前記数値ビットの数Ｍを小さくすることを特徴とする請求項１４に記載の受信方法。
【請求項１６】
　さらに，受信信号の搬送波対雑音電力比（Ｃ／Ｎ）を算出するＣ／Ｎ算出ステップを有し，
　前記Ｃ／Ｎが大きくなるに従って，前記数値ビットの数Ｍを小さくすることを特徴とする請求項１４に記載の受信方法。
【請求項１７】
　受信信号が，初期同期用のプリアンブル部と，データを伝送用のペイロード部と，前記ペイロード部の復調に係わるペイロード部復調用情報を含むヘッダ部と，を含むパケット信号である場合，
　さらに，前記ペイロード部復調用情報を解析するためのヘッダ部分解析ステップを有し，
　前記有効ビット選択ステップでは，前記ペイロード部復調用情報を基に，前記数値ビットの数Ｍを選択することを特徴とする請求項１３に記載の受信方法。」（第３ページ）
（イ）「【００３８】
　図１は，本発明の実施の形態の受信装置の基本構成を示すブロック図である。
　図１において，受信装置１０は，増幅器１２，利得可変手段１３，周波数信号変換部１４，受信信号の電力レベルを検出する受信レベル検出部１５（受信電力レベル検出手段），及び受信レベルを基に利得可変手段１３の利得を制御する制御部１６からなるアナログ受信処理部１１と，受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換器１７（Ａ／Ｄ変換手段）と，受信信号の受信電力レベル又はパケット内の変調方式情報等に基づいて，Ａ／Ｄ変換器１７の出力信号の中から受信信号の復調を行うのに有効なビットを有効ビットとして選択するビット選択部１８（有効ビット選択手段）と，有効ビット選択部１８により選択された有効ビットを使用して受信信号の復調を行うデジタル受信処理部１９（復調手段）と，ビット選択部１８の有効ビットの数を制御する有効ビット制御部２０（Ｃ／Ｎ算出手段）とを備えて構成される。また，４０は受信入力信号，４１は復調データである。
【００３９】
　ビット選択部１８は，図２で後述するように有効ビット制御部２０からの制御信号に従ってＡ／Ｄ変換器１７から出力される符号ビットとＡ／Ｄ変換器１７から出力される数値ビットの中で最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し，数値ビットの数Ｍの変更で有効ビットの数を変更する。これにより，ビット選択部１８の選択する有効ビットの数は，可変である。
【００４０】
　受信装置１０のアナログ受信処理部１１において，受信入力信号４０が増幅器１２で増幅された後，利得可変手段１３により利得制御され，周波数信号変換部１４に入力されてアナログのベースバンド信号に変換される。また，周波数信号変換部１４の入力信号は，受信レベル検出部１５によってレベルを検出される。制御部１６は，検出されたレベル検出信号に基づいて，周波数信号変換部１４の入力レベルが所定の範囲の値となるように利得可変手段１３の利得を制御する。アナログのベースバンド信号は，Ａ／Ｄ変換器１７によってＮビットのデジタルのベースバンド信号に変換された後，受信レベル検出部１５で生成した受信電界強度信号を基に有効ビット制御部２０によって決定された所定の範囲（Ｍビット，Ｎ≧Ｍ）をビット選択部１８によって選択する。ここで選択されるＭビットは，有効ビット制御部２０によって条件によりビット数ｍ１，ｍ２，…，の中から有効なビット数を選択するため可変である。有効なビット数とは，復調性能を維持するのに最低限必要なビット数である。このＭビットのデジタルのベースバンド信号をデジタル受信処理部１９でデジタル信号処理により復調し，通信情報に対応する復調データ４１が得られる。ここで，受信レベル検出部１５で検出したノイズレベルを基に，有効ビット制御部２０は現在の搬送波対雑音電力比（Ｃ／Ｎ）を判断することができ，この受信Ｃ／Ｎを基にビット数選択することもできる。更に，アナログ又はデジタルのＩ信号及びＱ信号は，アナログ又はデジタルのＩＦ信号（中間信号）でもよい。
【００４１】
　図２は，上記ビット選択部１８の機能を説明する図である。
　図２において，ビット選択部１８は，有効ビット制御部２０により制御される２つのス
イッチＳＷ１，ＳＷ２を備える。
【００４２】
　上記有効ビット制御部２０及びスイッチＳＷ１，ＳＷ２は，ビット選択部１８が選択する有効ビットの数を可変にする可変手段を構成する。
【００４３】
　Ａ／Ｄ変換器１７からの出力は，Ｎビットのデジタル信号からなっており，このＮビットのデジタル信号は，上位１ビットは符号ビットを表しており，この符号ビットは省略することができない。残りのＮ−１ビットの中から，有効ビット制御部２０によって受信レベルに応じて決定される条件により切り捨てる下位側ビットを決定する。符号ビットを含む上位側から連続するＭビットに有効ビット範囲を限定して選択し復調部に出力される。ここでは，Ｎ＝８の例を図示しており，条件により，選択するビット数Ｍは４，６，８の中から選択する。この条件は，有効ビット制御部２０により与えられ，この場合は２つのスイッチで制御される。スイッチＳＷ１が１で，スイッチＳＷ２が１のときはそのまま８ビットを出力し，ＳＷ１が１でＳＷ２が０のときは上位６ビット，ＳＷ１が０のときは上位４ビットの出力となる。ここで，スイッチの数又はその組合わせは任意であり可変の範囲も本実施の形態に限定されるものではない。
【００４４】
　図３は，ヘッダ情報から有効ビットを制御する場合の受信装置１０の構成を示すブロック図であり，ビット選択の判断を受信レベルではなく，ヘッダ情報により判断している場合の全体構成を示している。図１に示した構成と同一部分には同一の符号及び名称を付している。」（第８〜９ページ）
　
　前記（ア）及び（イ）及びこの分野における技術常識を参酌すると，引用文献１には，次の発明（以下，「引用発明」という。）が記載されていると認める。
「　アナログ受信信号からＮビットのデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換ステップと，
　前記Ｎビットのデジタル信号から，復調に使用する，最上位ビットを含んだＭ個の連続したビットを有効ビットとして選択する有効ビット選択ステップと，
　前記有効ビット選択ステップの選択する有効ビットの数を，受信電力レベル，前記アナログ受信信号の搬送波対雑音電力比，又は，前記アナログ受信信号に付加されるヘッダ部に含まれるペイロード部復調用情報に基づいて，可変にするステップと，
　前記有効ビットを用いて受信信号を復調する復調ステップと
　を有することを特徴とする受信方法。」
（２）対比・判断
ア　対比
　本願発明と引用発明とを対比する。
　引用発明の「アナログ受信信号」と，本願発明の「アナログサンプル値」（「アナログ信号」をサンプリングしたもの）とは，「アナログ信号」である点において共通する。
　引用発明の「デジタル信号」及び「Ａ／Ｄ変換」はそれぞれ，本願発明の「デジタル信号」及び「アナログ・デジタル変換」に相当する。そして，引用発明の「Ａ／Ｄ変換」が「デジタル信号を取得するため」の処理であることは自明である。そうすると，引用発明の「アナログ受信信号からＮビットのデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換ステップ」と本願発明の「デジタル信号を取得するため，前記アナログサンプル値に対してアナログ・デジタル変換を実行するステップ」とは，「デジタル信号を取得するため，前記アナログ信号に対してアナログ・デジタル変換を実行するステップ」である点において共通する。
　引用発明において，「Ｎビットのデジタル信号」から，「最上位ビットを含んだＭ個の連続したビット」を有効ビットとして選択することは，「Ｎビットのデジタル信号」を構成するビット群を，「最上位ビットを含んだＭ個の連続したビット」からなるビット群（グループ）と，残りの下位の（Ｎ−Ｍ）ビットからなるビット群（グループ）とに分割することに他ならない。よって，引用発明の「前記Ｎビットのデジタル信号から，復調に使用する，最上位ビットを含んだＭ個の連続したビットを有効ビットとして選択する有効ビット選択ステップ」は，本願発明の「前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップ」に相当する。
　そして，引用発明においては，有効ビットではない方のビットグループ（下位の（Ｎ−Ｍ）ビットからなるビットグループ）は，以降の復調には用いられないから，「出力をオフ」（ターンオフ）されることに等しい。
　ところで，引用発明において，「選択する有効ビットの数」は，「受信電力レベル，前記アナログ受信信号の搬送波対雑音電力比，又は，前記アナログ受信信号に付加されるヘッダ部に含まれるペイロード部復調用情報」といった条件に基づいて，「可変」に制御されており，引用文献１の【００４３】には，「ここでは，Ｎ＝８の例を図示しており，条件により，選択するビット数Ｍは４，６，８の中から選択する。この条件は，有効ビット制御部２０により与えられ，この場合は２つのスイッチで制御される。スイッチＳＷ１が１で，スイッチＳＷ２が１のときはそのまま８ビットを出力し，ＳＷ１が１でＳＷ２が０のときは上位６ビット，ＳＷ１が０のときは上位４ビットの出力となる。ここで，スイッチの数又はその組合わせは任意であり可変の範囲も本実施の形態に限定されるものではない。」と記載されているように，前記条件によっては，下位の（Ｎ−Ｍ）ビットからなるビットグループについて，出力をオフしない場合と，出力をオフする場合とがあることがわかる。そして，前記条件を「ターンオフ条件」と称することは任意であり，かつ，当該「ターンオフ条件」が予め設定されるべきものであることは自明であるから，引用発明の「前記有効ビット選択ステップの選択する有効ビットの数を，受信電力レベル，前記アナログ受信信号の搬送波対雑音電力比，又は，前記アナログ受信信号に付加されるヘッダ部に含まれるペイロード部復調用情報に基づいて，可変にするステップ」は，本願発明の「予め設定されたターンオフ条件が充足される場合，少なくとも１つのビットグループのビットの出力をオフにするステップ」に相当する。
　引用発明の「受信方法」は，アナログ受信信号をＡ／Ｄ変換したデジタル信号を分割したりその下位のビットグループについて出力をオフにしたりする処理を含むから，本願発明の「データ処理方法」に相当する。
イ　一致点及び相違点
　以上を総合すれば，本願発明と引用発明とは，以下の点において一致ないし相違する。
［一致点］
「　デジタル信号を取得するため，アナログ信号に対してアナログ・デジタル変換を実行するステップと，
　前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップと，
　予め設定されたターンオフ条件が充足される場合，少なくとも１つのビットグループのビットの出力をオフにするステップと，
を有するデータ処理方法。」
［相違点１］
　本願発明は，「アナログサンプル値を取得するため，アナログ信号に対してサンプリングを実行するステップ」を含むのに対し，引用発明は，このステップについて言及がない点。
［相違点２］
　本願発明は，「前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップは，境界情報に基づき前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割することを含み，各ビットの重要性ウェイトは，アナログ・デジタルコンバータに接続されるデータ処理装置によって実行されるデータ処理に対する前記デジタル信号の各ビットの影響を示し，前記デジタル信号の上位ビットにより示されるアナログ信号の振幅は前記デジタル信号の下位ビットにより示されるアナログ信号の振幅より大きく，前記データ処理装置により実行されるデータ処理に対する前記上位ビットの影響は前記データ処理装置により実行されるデータ処理に対する前記下位ビットの影響より大きく」との限定があるのに対し，引用発明は，当該限定について言及がない点。
［相違点３］
　「ターンオフ条件」に基づいた「ビットの出力をオフにするステップ」に関し，本願発明は，「ターンオフルールと現在のサンプリングサイクルとに基づきより低い重要性ウェイトのビットグループのビットの出力をオフにする」のに対し，引用発明は，「受信電力レベル，前記アナログ受信信号の搬送波対雑音電力比，又は，前記アナログ受信信号に付加されるヘッダ部に含まれるペイロード部復調用情報」に基づいて，下位の（Ｎ−Ｍ）ビットのビットグループの出力をオフにする点。
ウ　判断
　事案に鑑み，［相違点３］について，先ず判断する。
　当該［相違点３］に係る本願発明の構成は，原審拒絶理由において提示された他の引用文献にも記載されておらず，また，本願の優先日における周知技術ないし技術常識であったとも認められない。
　よって，引用発明に基づいて，［相違点３］に係る本願発明の構成を当業者が容易に想到し得たということはできない。
（３）小括
　したがって，［相違点１］及び［相違点２］について検討するまでもなく，本願発明は，引用文献に記載された発明ではなく，また，引用発明に基づいて当業者が容易に発明することができたものではない。
　本願の請求項２乃至５に係る発明は，本願発明をさらに限定したものであるので，同様に，引用文献に記載された発明ではなく，また，引用発明に基づいて当業者が容易に発明することができたものではない。
　本願の請求項６に係る発明は，本願発明を「アナログ・デジタルコンバータ」として特定したものであるから，同様に，引用文献に記載された発明ではなく，また，引用発明に基づいて当業者が容易に発明することができたものではない。
　本願の請求項７ないし１１に係る発明は，請求項６に係る発明をさらに限定したものであるので，同様に，引用文献に記載された発明ではなく，また，引用発明に基づいて当業者が容易に発明することができたものではない。
（４）まとめ
　よって，原査定の理由によっては，本願を拒絶することはできない。
第４　当審拒絶理由について
１．当審拒絶理由の概要
　当審拒絶理由の概要は，次のとおりである。
「　　　　　　　　　　＜＜＜＜　最　後　＞＞＞＞
　この審判事件に関する出願は，合議の結果，以下の理由によって拒絶をすべきものです。これについて意見がありましたら，この通知書の発送の日から３ヶ月以内に意見書を提出してください。
　　　　　　　　　　　　　　　　理　由
　この出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　　記
　請求項３に記載の「前記重要性ウェイトに基づき前記デジタル信号を構成するビットを少なくとも２つに分割するステップ」は，引用する請求項１又は２には「前記」されていない。
（請求項１の記載にならって，「前記境界情報に基づき前記デジタル信号を構成するビットを少なくとも２つのビットグループに分割するステップ」と補正すると，当該拒絶理由は解消する。）
　
　よって，従属項も含め，請求項３ないし５に係る発明は明確でない。
　
　請求項（１，２及び６ないし１１）に係る発明については，現時点では，拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。
　　　　　　　　　　　　　最後の拒絶理由通知とする理由
（以下省略）」
　そうすると，当審拒絶理由の趣旨は，補正前の請求項３ないし５に係る発明は，特許法第３６条第６項第２号に規定する要件（明確性要件）を満たしていないから，特許を受けることができない，というものである。
２．当審拒絶理由の判断
　平成２８年８月２６日付けの手続補正により，補正前の請求項３に記載の「前記重要性ウェイトに基づき…」が「前記境界情報に基づき…」と補正され，その結果，補正後の請求項３ないし５に係る発明は，明確となった。なお，当該手続補正は，特許法第１７条の２第５項第３号に掲げる誤記の訂正を目的としたものであり，特許法第１７条の２第３項ないし第５項に規定する補正の要件に適合している。
　よって，当審拒絶理由は解消した。
第５　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。