【事件の表示】
　特願２０１２−５２８８８８「処理ユニットのローカルメモリ読み出し」拒絶査定不服審判事件〔平成２３年　３月１７日国際公開、ＷＯ２０１１／０３１８２３、平成２５年　２月　７日国内公表、特表２０１３−５０４８１４、請求項の数（１５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
　
第１　手続の経緯
　
　本件審判請求に係る出願（以下，「本願」という。）は，２０１０年９月９日（パリ条約による優先権主張外国庁受理２００９年９月１０日（以下，「優先日」という。），米国，２０１０年３月８日，米国）を国際出願日とする出願であって，その手続の経緯は以下のとおりである。
　
　　平成２４年　３月１２日　　　：国内書面の提出
　　平成２４年　５月１４日　　　：翻訳文の提出
　　平成２５年　９月　９日　　　：出願審査請求書の提出
　　平成２６年　４月１５日付け　：拒絶理由の通知
　　平成２６年　７月１８日　　　：意見書，手続補正書の提出
　　平成２６年１２月　３日付け　：拒絶査定　
　　平成２７年　４月　９日　　　：審判請求書，手続補正書の提出
　　平成２７年　５月１１日　　　：前置報告
　　平成２８年　４月１１日付け　：拒絶理由の通知（当審）
　　平成２８年　７月　７日　　　：意見書，手続補正書の提出
　
　
第２　本願発明
　
　本願の請求項に係る発明は，上記平成２８年７月７日付け手続補正により補正された特許請求の範囲の請求項１乃至１５に記載されたとおりのものであると認められるところ，その請求項１に係る発明（以下，「本願発明」という。）は，以下のとおりのものである。　
　
「　【請求項１】
　コンピュータ実装の方法であって，
　第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のバスインタフェースを介して，前記第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送ることと，
　前記第１の処理ユニットが，前記第１の要求に応じて，前記一部分を含む前記領域に記憶された前記データの全てのコピーを受信することと，
　前記第１の処理ユニットが，前記データの前記受信したコピーを前記第１の処理ユニットのバッファに記憶することと，
　前記第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリの前記領域に記憶された前記データのうち前記一部分とは異なる部分に対する第２の要求を送ることと，
　前記第１の処理ユニットが，前記第２の要求に応じて，前記データの異なる部分のコピーを前記第１の処理ユニットの前記バッファからリトリーブすることと，を含み，
　前記第１の処理ユニットは，中央処理ユニット（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）のうち一方であって，前記第２の処理ユニットは，前記ＣＰＵ及び前記ＧＰＵのうち他方である，コンピュータ実装の方法。」
　
　
第３　原査定の理由について
　
１　原査定の理由の概要
　
　この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
＜引用例＞
１．特開２００８−１０８２５６号公報
２．特開２００８−３０５０８２号公報
　
　本願の請求項１−１５に記載の発明は，引用例１，２及び周知技術から，当業者が容易に発明をすることができたものである。 
　
　
２　原査定の理由の判断
　
（１）　引用例
　
（１−１）引用例１に記載される技術的事項および引用発明
　
ア　本願の優先日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審の拒絶査定の理由である平成２６年４月１５日付けの拒絶理由通知において引用された，特開２００８−１０８２５６号公報（平成２０年５月８日出願公開，以下，「引用例１」という。）には，以下の技術的事項が記載されている。
　（当審注：下線は，参考のために当審で付与したものである。）
　
Ａ　「【００１０】
　図３は，本発明の別の実施の形態による特定のコンピューティングシステム３００を示している。コンピューティングシステム３００は，以下では，処理ユニットの個数，処理ユニットを相互接続するのに使用されるスイッチングシステムのタイプ等，具体的に説明されるが，以下で具体的に述べられる詳細の変形を使用する他の実施の形態も可能である。
【００１１】
　
コンピューティングシステム３００は，４つの処理ユニット３１０ａ，３１０ｂ，３１０ｃ，３１０ｄを含む。処理ユニットのそれぞれは，クロスバースイッチ３２０に結合されている。メモリ３３０が，クロスバースイッチ３２０内に組み込まれるか，又は，クロスバースイッチ３２０と直接結合される。
図３に示すような複数の処理ユニット及びスイッチを使用するシステムアーキテクチャは，「対称型マルチプロセシング」システム，すなわちＳＭＰシステムと呼ばれることが多い。この用語は，共通のメモリアドレス空間を共有する任意の個数の複数の同一の処理ユニットを使用するコンピューティングシステムに一般に適用される。
　
Ｂ　「【００１４】
　処理ユニットのうちの１つ３１０ａのより詳細な表現を図４のブロック図に提示する。図３の他の処理ユニット３１０のいずれか又はすべては，同じアーキテクチャを表すこともできるし，まったく異なる内部構造を使用することもできる。
図４では，処理ユニット３１０ａは，４つのプロセッサ３１２ａ，３１２ｂ，３１２ｃ，３１２ｄを含む。これら４つのプロセッサのそれぞれは，さらに，キャッシュメモリ３１４ａ，３１４ｂ，３１４ｃ，３１４ｄをそれぞれ含む。さらに，プロセッサ３１２のそれぞれは，メモリコントローラ３１６に結合されている。メモリコントローラ３１６は，さらに，処理ユニット３１０ａ内に配置された又は処理ユニット３１０ａと密接に結合されたローカルメモリ３１８と，図３に示されたクロスバースイッチ３２０とのそれぞれに結合されている。他の実施の形態では，各処理ユニット３１０は，１つ又は複数のプロセッサ３１２を有することができる。
【００１５】
　
一般に，図３の特定のシステム３００の処理ユニット３１０のそれぞれは，同じ共有メモリアドレス空間にアクセスする。共有アドレス空間は，処理ユニット３１０のローカルメモリ３１８の一部又は全部の間に分散又はアロケートされている。
アドレス空間のその部分について，関連付けられた処理ユニット３１０は，そのデータの「ホーム」ロケーションとみなすことができ，そのホームロケーションから，他の処理ユニット３１０は，スイッチ３２０を通じてそのデータにアクセスすることができる。場合によっては，データの要求された部分の最新バージョンが，ホーム処理ユニット３１０ではなく，別の処理ユニット３１０に配置されている場合がある。
別の実施の形態では，処理ユニット３１０のそれぞれは，別の処理ユニット３１０をホームとするデータ又は別の処理ユニット３１０から前にアクセスされたデータのキャッシュとして自身のローカルメモリ３１８を利用することもできる。したがって，処理ユニット３１０のうちの１つによってその共有アドレス空間内でアクセスされるどの特定のデータについても，そのデータは，そのデータを要求する処理ユニット３１０内に存在することもできるし，処理ユニット３１０の別のものに存在することもできるし，それら双方に存在することもできる。
　
Ｃ　「【００１６】
　
図５は，図３のシステム３００を動作させるための方法５００の高レベル図を示している。図４に示す処理ユニット３１０ａについて，各プロセッサ３１２は，共有メモリ空間内の特定のデータにアクセスする（たとえば，読み出す）時に，まず，自身のキャッシュメモリ３１４を検索することができる（オペレーション５０２）。データがキャッシュ３１４で見つかると，そのデータがアクセスされる（オペレーション５０４）。データがキャッシュ３１４で見つからない場合，メモリコントローラ３１６は，プロセッサ３１２からデータ要求を受信する（オペレーション５０６）。これに応答して，メモリコントローラ３１６は，まず，処理ユニット３１０のローカルメモリ３１８を検索することができる（オペレーション５０８）。ローカルメモリ３１８における要求されたデータの検索が成功した場合，そのデータがアクセスされて，プロセッサ３１２に返される（オペレーション５１０）。成功しなかった場合，次に，要求をクロスバースイッチ３２０へ転送することができる（オペレーション５１２）。
【００１７】
　
クロスバースイッチ３２０が，処理ユニット３１０ａからメモリ要求を受信した後，スイッチ３２０は，要求されたデータを得るために自身のメモリ３３０を検索することができる（オペレーション５１４）。データがメモリ３３０に記憶されている場合，そのデータがアクセスされて，要求側の処理ユニット３１０へ返される（オペレーション５１６）。データが見つからない場合，スイッチ３２０は，要求されたデータのホームロケーションとして動作する特定の処理ユニット３１０等，残りの処理ユニット３１０のいずれがデータを保有しているかを決定することができ（オペレーション５１８），要求をその処理ユニットへ方向付けることができる（オペレーション５２０）。要求を受信した処理ユニット３１０は，要求されたデータにアクセスし，そのデータをスイッチ３２０に返す（オペレーション５２２）。スイッチ３２０は，次に，要求されたデータを要求側の処理ユニット３１０へ転送する（オペレーション５２４）。加えて，スイッチ３２０は，要求側の処理ユニット３１０へ返されるデータのコピーを自身のメモリ３３０内に記憶することもできる（オペレーション５２６）。処理ユニット３１０のいずれも，その後，メモリ３３０内に記憶されたデータのコピーにアクセスすることができる（オペレーション５２８）。
　
イ　以上，Ａ乃至Ｃの記載事項（特に下線部分を参照）から，引用例１には次の発明（以下，「引用発明」という。）が記載されているものと認める。
　
「コンピューティングシステムを動作させる方法であって，
　第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のクロスバースイッチを介して，前記第２の処理ユニットのローカルメモリのデータに対する要求を送ることと，
　前記第１の処理ユニットは，前記要求に応じて，前記第２の処理ユニットのローカルメモリからのデータを前記クロスバースイッチのメモリを介して受信することと，
　前記クロスバースイッチは，前記データを前記メモリにコピーして記憶しておくことと，
　前記第１の処理ユニットが，前記ローカルメモリを含む共有メモリ空間内のデータを要求した時には，まず自身のキャッシュメモリ，自身のローカルメモリ，及び前記クロスバースイッチの前記メモリを検索し，データが見つからない場合に，前記クロスバースイッチが前記第２の処理ユニットに対して前記要求を転送すること，
とを含む方法。」
　
　
（１−２）引用例２に記載される技術的事項
　
　本願の優先日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原審の拒絶査定の理由である平成２６年４月１５日付けの拒絶理由通知において引用された，特開２００８−３０５０８２号公報（平成２０年１２月１８日出願公開，以下，「引用例２」という。）には，以下の技術的事項が記載されている。
　（当審注：下線は，参考のために当審で付与したものである。）
　
Ｄ　「【００２５】
　図１は，本発明のメモリシステムの第１実施形態の回路構成を示す図である。
【００２６】
　
図１に示すメモリシステム１０には，マスタ１１，１２と，これらマスタ１１，１２が接続されたシステムバス１３と，そのシステムバス１３に接続されたキャッシュメモリコントローラ１５と，そのキャッシュメモリコントローラ１５に接続されたキャッシュメモリ１６およびＤＲＡＭコントローラ１７と，そのＤＲＡＭコントローラ１７に接続されたＤＲＡＭ１８とが備えられている。マスタ１１，１２，キャッシュメモリコントローラ１５，ＤＲＡＭコントローラ１７は，６４ビットのバス幅を有する。また，ＤＲＡＭコントローラ１７は，４バースト単位（４×６４ビット単位）でＤＲＡＭ１８をアクセスする。
【００２７】
　マスタ１１，１２は，システムバス１３，キャッシュメモリコントローラ１５，ＤＲＡＭコントローラ１７を経由してＤＲＡＭ１８をアクセスする。
【００２８】
　
キャッシュメモリコントローラ１５は，システムバス１３とＤＲＡＭコントローラ１７との間に配備され，マスタ１２（もしくはマスタ１１）からのＤＲＡＭ１８への読出し命令を受け，キャッシュメモリ１６にその読出し命令に応じたデータが格納されているときはそのデータをキャッシュメモリ１６から読み出してマスタ１２に送り，キャッシュメモリ１６にその読出し命令に応じたデータが格納されていないときはその読出し命令をＤＲＡＭコントローラ１７を介してＤＲＡＭ１８に伝える。さらに，ＤＲＡＭ１８から読み出された，その読出し命令に応じたデータをマスタ１２に送るとともにＤＲＡＭ１８から先読みしたデータをキャッシュメモリ１６に格納する。
【００２９】
　ここで，キャッシュメモリコントローラ１５は，キャッシュメモリ１６に１キャッシュライン分のサイズ（６４ビット分のサイズ）でアクセスするとともに，ＤＲＡＭコントローラ１７にも１キャッシュライン分のサイズでアクセスする。このため，無駄なアクセスの発生が防止されている。
【００３０】
　また，キャッシュメモリ１６は，ＤＲＡＭコントローラ１７ヘのアクセスの整列化と先読みデータの退避のためにのみ設けられており，従ってキャッシュメモリ１６のサイズは小さくて済む。
【００３１】
　図２は，図１に示すメモリシステムにおける処理の流れを示す図である。
【００３２】
　
このメモリシステム１０では，この図２に示すように，先ず，マスタ１２からアドレス０ｈのデータを読み出すための読出し命令（ＲＥＡＤ）が出力される。この読出し命令は，キャッシュメモリコントローラ１５に入力される。キャッシュメモリコントローラ１５は，アドレス０ｈのデータがキャッシュメモリ１６に存在しているか否かを確認する。
【００３３】
　
最初の時点では，キャッシュメモリ１６には，このアドレス０ｈのデータは存在しない（キャッシュミスと称する）ため，キャッシュメモリコントローラ１５は，ＤＲＡＭコントローラ１７にアクセスする。ＤＲＡＭコントローラ１７は，４バースト単位でＤＲＡＭ１８にアクセスする。これにより，ＤＲＡＭ１８からアドレス０ｈ，８ｈ，１０ｈ，１８ｈのデータが順次に出力される。
【００３４】
　
キャッシュメモリコントローラ１５は，これらのデータをキャッシュメモリ１６に格納するとともに，これらのデータのうちのアドレス０ｈのデータを，システムバス１３を経由してマスタ１２に出力する。
【００３５】
　
次いで，マスタ１２からアドレス８ｈのデータを読み出すための読出し命令が，キャッシュメモリコントローラ１５に向けて出力される。キャッシュメモリコントローラ１５は，アドレス８ｈのデータがキャッシュメモリ１６に存在しているか否かを確認する。キャッシュメモリ１６には，先ほどの処理の過程で既にアドレス８ｈのデータが存在する（キャッシュヒットと称する）ため，キャッシュメモリコントローラ１５はＤＲＡＭコントローラ１７へのアクセスを行なわずに，キャッシュメモリ１６へのアクセスを行なう。これにより，キャッシュメモリ１６からアドレス８ｈのデータがキャッシュメモリコントローラ１５に出力される。キャッシュメモリコントローラ１５は，このデータ（８ｈのデータ）を，システムバス１３を経由してマスタ１２に出力する。
【００３６】
　さらに，マスタ１２からアドレス１０ｈのデータを読み出すための読出し命令が，キャッシュメモリコントローラ１５に向けて出力される。キャッシュメモリコントローラ１５は，アドレス１０ｈのデータがキャッシュメモリ１６に存在しているか否かを確認する。キャッシュメモリ１６には，アドレス１０ｈのデータも存在するため，キャッシュメモリコントローラ１５はキャッシュメモリ１６へのアクセスを行なう。これにより，キャッシュメモリ１６からアドレス１０ｈのデータがキャッシュメモリコントローラ１５に出力される。キャッシュメモリコントローラ１５は，このデータ（１０ｈのデータ）を，システムバス１３を経由してマスタ１２に出力する。
【００３７】
　従来のメモリシステムでは，キャッシュメモリコントローラは，マスタとシステムバスとの間に配備される。このため，キャッシュメモリコントローラは，システムバスを介してＤＲＡＭをアクセスする必要がある。従って，アクセス効率が悪いという問題がある。
【００３８】
　
これに対して，第１実施形態のメモリシステム１０では，システムバス１３とＤＲＡＭコントローラ１７との間に，キャッシュメモリコントローラ１５が配備されている。このキャッシュメモリコントローラ１５は，ＤＲＡＭコントローラ１７に１キャッシュライン分のサイズ（６４ビット×４のサイズ）でアクセスする。また，このサイズはＤＲＡＭ１８のバーストサイズと同じである。従って，アクセス効率は高く，処理の高速化が図られている。
【００３９】
　また，従来のメモリシステムでは，キャッシュメモリコントローラでアドレス領域毎にキャッシュ可能／禁止（キャッシュメモリへのデータの格納可能／禁止）を設定しているが，第１実施形態のメモリシステム１０では，このような設定は必要なく，アドレスの全空間にわたりキャッシュ可能とすることができる。また，キャッシュメモリ１６の目的は，前述したように，ＤＲＡＭコントローラ１５ヘのアクセスの整列化と先読みデータの退避にあるので，キャッシュヒット率はそれほど高くなくてもよく，従ってキャッシュメモリ１６のサイズは小さくて済む。」
　
　
（２）　対比
　
ア　本願発明と引用発明とを対比する。
　
（ア）引用発明では，「第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のクロスバースイッチを介して，前記第２の処理ユニットのローカルメモリのデータに対する要求を送る」ところ，「クロスバースイッチ」は「第１の処理ユニット及び第２の処理ユニットの間の」インタフェースとして機能することは明らかであるから，引用発明の「第１の処理ユニット」，「第２の処理ユニット」，「ローカルメモリ」はそれぞれ，本願発明の「第１の処理ユニット」，「第２の処理ユニット」，「ローカルメモリ」に相当すると言える。
　そうすると，引用発明の「第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のクロスバースイッチを介して，前記第２の処理ユニットのローカルメモリのデータに対する要求を送ること」と，本願発明の「第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のバスインタフェースを介して，前記第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送ること」とは後記する点で相違するものの，両者は，“第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のインタフェースを介して，前記第２の処理ユニットのローカルメモリに記憶されたデータに対する第１の要求を送ること”である点で共通すると言える。
　
（イ）引用発明では，「第１の処理ユニットは，前記要求に応じて，前記第２の処理ユニットのローカルメモリからのデータを前記クロスバースイッチのメモリを介して受信する」ところ，「第２の処理ユニットのローカルメモリからのデータ」は「ローカルメモリ」に記憶されたデータのコピーであることは明らかである。
　そうすると，引用発明の「第１の処理ユニットは，前記要求に応じて，前記第２の処理ユニットのローカルメモリからのデータを前記クロスバースイッチのメモリを介して受信すること」と，本願発明の「第１の処理ユニットが，前記第１の要求に応じて，前記一部分を含む前記領域に記憶された前記データの全てのコピーを受信すること」とは後記する点で相違するものの，両者は，“第１の処理ユニットが，前記第１の要求に応じて，前記ローカルメモリに記憶された前記データのコピーを受信すること”である点で共通すると言える。
　
（ウ）引用発明では，「クロスバースイッチは，前記データを前記メモリにコピーして記憶しておく」ところ，「第１の処理ユニット」が要求に応じて受信する「第２の処理ユニットのローカルメモリからのデータ」をコピーし，「クロスバースイッチ」の「メモリ」に記憶することは明らかであり，本願発明における「前記データの前記受信したコピー」を記憶する「第１の処理ユニットのバッファ」もコピーデータ保存用メモリの一つの態様とみることができる。
　そうすると，引用発明の「クロスバースイッチは，前記データを前記メモリにコピーして記憶しておくこと」と，本願発明の「第１の処理ユニットが，前記データの前記受信したコピーを前記第１の処理ユニットのバッファに記憶すること」とは後記する点で相違するものの，両者は，“第１の処理ユニットが，前記データの受信したコピーをコピーデータ保存用メモリに記憶すること”である点で共通すると言える。
　
（エ）引用発明では，「第１の処理ユニットが，前記ローカルメモリを含む共有メモリ空間内のデータを要求した時には，まず自身のキャッシュメモリ，自身のローカルメモリ，及び前記クロスバースイッチの前記メモリを検索し，データが見つからない場合に，前記クロスバースイッチが前記第２の処理ユニットに対して前記要求を転送する」ところ，引用発明の「キャッシュメモリ」は，「第１の処理ユニット」の内部にあって一時的にデータを記憶する手段であることは明らかであるから，本願発明の「バッファ」に相当すると言える。
　そして，引用発明では，「第２の処理ユニットのローカルメモリのデータに対する要求」の後，「第１の処理ユニット」から新たなデータの要求が出された場合に，要求されたデータのコピーが「第１の処理ユニット」のバッファなどに記憶されていないかリトリーブするとみることができる。
　そうすると，引用発明の「第１の処理ユニットが，前記ローカルメモリを含む共有メモリ空間内のデータを要求した時には，まず自身のキャッシュメモリ，自身のローカルメモリ，及び前記クロスバースイッチの前記メモリを検索し，データが見つからない場合に，前記クロスバースイッチが前記第２の処理ユニットに対して前記要求を転送すること」と，本願発明の「第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリの前記領域に記憶された前記データのうち前記一部分とは異なる部分に対する第２の要求を送ることと，前記第１の処理ユニットが，前記第２の要求に応じて，前記データの異なる部分のコピーを前記第１の処理ユニットの前記バッファからリトリーブすること」とは後記する点で相違するものの，両者は，“第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリに記憶されたデータに対する第２の要求を送ることと，前記第１の処理ユニットが，前記第２の要求に応じて，前記データのコピーを前記第１の処理ユニットの前記バッファからリトリーブすること”である点で共通すると言える。
　
（オ）引用発明は，「コンピューティングシステムを動作させる方法」であるところ，「コンピューティングシステム」は，「第１の処理ユニット」，「第２の処理ユニット」，「クロスバースイッチ」を含むことは明らかである。
　一方，本願発明は，「第１の処理ユニットは，中央処理ユニット（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）のうち一方であって，前記第２の処理ユニットは，前記ＣＰＵ及び前記ＧＰＵのうち他方である，コンピュータ実装の方法」であるところ，「コンピュータ」は，「第１の処理ユニット」，「第２の処理ユニット」を含むことは明らかである。
　そうすると，引用発明の「コンピューティングシステムを動作させる方法」と，本願発明の「第１の処理ユニットは，中央処理ユニット（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）のうち一方であって，前記第２の処理ユニットは，前記ＣＰＵ及び前記ＧＰＵのうち他方である，コンピュータ実装の方法」とは後記する点で相違するものの，両者は，“第１の処理ユニット及び第２の処理ユニットを含むコンピュータ実装の方法”である点で共通すると言える。
　
イ　以上から，本願発明と引用発明とは，以下の点で一致し，また，以下の点で相違する。
　
＜一致点＞ 
　
「　第１の処理ユニット及び第２の処理ユニットを含むコンピュータ実装の方法であって，
　前記第１の処理ユニットから，前記第１の処理ユニット及び前記第２の処理ユニットの間のインタフェースを介して，前記第２の処理ユニットのローカルメモリに記憶されたデータに対する第１の要求を送ることと，
　前記第１の処理ユニットが，前記第１の要求に応じて，前記ローカルメモリに記憶された前記データのコピーを受信することと，
　前記第１の処理ユニットが，前記データの受信したコピーをコピーデータ保存用メモリに記憶すること，
　前記第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリに記憶されたデータに対する第２の要求を送ることと，
　前記第１の処理ユニットが，前記第２の要求に応じて，前記データのコピーを前記第１の処理ユニットの前記バッファからリトリーブすること，
とを含む方法。」
　
＜相違点１＞
　本願発明では，「第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のバスインタフェースを介して，前記第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送る」のに対して，引用発明では，「第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のクロスバースイッチを介して，前記第２の処理ユニットのローカルメモリのデータに対する要求を送る」ものの，「バスインタフェースを介」して要求を送るものではなく，また「第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する」要求であるか不明である点。
　
＜相違点２＞
　本願発明は，「第１の処理ユニットが，前記第１の要求に応じて，前記一部分を含む前記領域に記憶された前記データの全てのコピーを受信する」のに対して，引用発明では，「第１の処理ユニットは，前記要求に応じて，前記第２の処理ユニットのローカルメモリからのデータを前記クロスバースイッチのメモリを介して受信する」ものの，「前記一部分を含む前記領域に記憶された前記データの全てのコピーを受信する」かどうか不明である点。
　
＜相違点３＞
　本願発明は，「第１の処理ユニットが，前記データの前記受信したコピーを前記第１の処理ユニットのバッファに記憶する」のに対して，引用発明では，「クロスバースイッチは，前記データを前記メモリにコピーして記憶しておく」ものの，「第１の処理ユニット」が当該データのコピーを記憶することについて言及がない点。
　
＜相違点４＞
　本願発明は，「第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリの前記領域に記憶された前記データのうち前記一部分とは異なる部分に対する第２の要求を送ることと，前記第１の処理ユニットが，前記第２の要求に応じて，前記データの異なる部分のコピーを前記第１の処理ユニットの前記バッファからリトリーブする」のに対して，引用発明では，「第１の処理ユニットが，前記ローカルメモリを含む共有メモリ空間内のデータを要求した時には，まず自身のキャッシュメモリ，自身のローカルメモリ，及び前記クロスバースイッチの前記メモリを検索」するものの，「第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリの前記領域に記憶された前記データのうち前記一部分とは異なる部分に対する第２の要求を送る」場合に，自身の「キャッシュメモリ」からリトリーブすることについて言及がない点。
　
＜相違点５＞
　本願発明は，「第１の処理ユニットは，中央処理ユニット（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）のうち一方であって，前記第２の処理ユニットは，前記ＣＰＵ及び前記ＧＰＵのうち他方である，コンピュータ実装の方法」であるのに対して，引用発明は，「第１の処理ユニット」及び「第２の処理ユニット」を含む「コンピューティングシステムを動作させる方法」であるものの，「第１の処理ユニット」及び「第２の処理ユニット」がＣＰＵ，ＧＰＵのいずれであるかについて言及がない点。
　
　
（３）　判断
　
　上記相違点１乃至５について検討する。
　
ア　相違点１，２及び３について
　
　引用発明では，「第１の処理ユニットから，」「クロスバースイッチを介して，前記第２の処理ユニットのローカルメモリのデータに対する要求を送」り，「前記第１の処理ユニットは，前記要求に応じて，前記第２の処理ユニットのローカルメモリからのデータを前記クロスバースイッチのメモリを介して受信」し，「前記クロスバースイッチは，前記データを前記メモリにコピーして記憶しておく」ところ，「クロスバースイッチ」は「第１の処理ユニット」の受信するデータを中継することから，「第１の処理ユニット」が敢えて「第２の処理ユニットのローカルメモリの領域に記憶されたデータ」の「一部分を含む前記領域に記憶された前記データの全てのコピー」を受信することの動機付けを見い出すことはできない。
　また，第１の要求（アドレス０ｈに対する要求）に従いキャッシュ（バッファ）されたデータのうち，第１の要求とは異なる部分に対する要求である第２の要求（アドレス８ｈや１０ｈに対する要求）に応じて，前記異なる部分のコピーをキャッシュ（バッファ）からリトリーブする旨の技術は，例えば引用例２（上記Ｄを参照）に記載されるように本願優先日前には当該技術分野における周知技術であったと考えられるものの，ここでのキャッシュ（バッファ）されたデータは，キャッシュメモリコントローラが管理する，複数の処理ユニットに共用のキャッシュメモリに記憶されるものであり，各処理ユニット内部のキャッシュメモリに記憶されるものではないから，第１の処理ユニットが要求に応じて，第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分を含む領域に記憶されたデータの全てのコピーを受信することが本願優先日前に周知技術であったとは言えない。
　そうすると，処理ユニット間のクロスバ−スイッチによる結合を，バス結合に置換することが設計的事項であったとしても，引用発明において，第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のバスインタフェースを介して，前記第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送り，前記第１の処理ユニットが，前記第１の要求に応じて，前記一部分を含む前記領域に記憶された前記データの全てのコピーを受信し，前記第１の処理ユニットが，前記データの前記受信したコピーを前記第１の処理ユニットのバッファに記憶すること，すなわち，上記相違点１，２及び３に係る構成とすることは，当業者が適宜なし得たものであるとすることはできない。
　
イ　相違点４及び５について
　
　引用発明では，「第１の処理ユニットが，前記ローカルメモリを含む共有メモリ空間内のデータを要求した時には，まず自身のキャッシュメモリ，自身のローカルメモリ，及び前記クロスバースイッチの前記メモリを検索」するところ，「クロスバースイッチ」が「第１の処理ユニット」の受信するデータを中継することから，特に「第１の処理ユニットが，前記第２の処理ユニットの前記ローカルメモリの前記領域に記憶された前記データのうち前記一部分とは異なる部分に対する第２の要求を送る」場合であることを判定して，自身の「キャッシュメモリ」からリトリーブすることの動機付けを見い出すことはできない。
　また，引用発明では，「第１の処理ユニット」と「第２の処理ユニット」とは，それぞれの「ローカルメモリ」に記憶されるデータを，共有メモリ空間のデータとしてアクセス要求が可能であることから，「第１の処理ユニット」と「第２の処理ユニット」の一方がＣＰＵで，他方がＧＰＵであって，それぞれの「ローカルメモリ」に記憶されるデータのコピーを互いに要求し合うことを態様に含むものではない。
　そうすると，引用発明において，第１の処理ユニットを，中央処理ユニット（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）のうち一方とし，第２の処理ユニットを，前記ＣＰＵ及び前記ＧＰＵのうち他方であるとして，前記第１の処理ユニットが，第２の要求に応じて，データの異なる部分のコピーを前記第１の処理ユニットのバッファからリトリーブすること，すなわち，上記相違点４及５に係る構成とすることは，当業者が適宜なし得たものであるとすることはできない。
　
ウ　小括
　
　上記で検討したごとく，本願発明は，当業者が引用発明に基づいて容易に発明をすることができたものとすることができないものである。
　
　
（４）　請求項２乃至１５に係る発明について
　
　請求項２乃至４に係る発明は，本願発明をさらに限定したものであるので，同様に，当業者が容易に発明をすることができたものとすることができないものである。
　
　請求項５に係る発明は，本願発明を「第１の処理ユニット」の発明として記載したものであり，請求項６乃至８に係る発明は，請求項５に係る発明をさらに限定したものであるので，同様に，当業者が容易に発明をすることができたものとすることができないものである。
　また，請求項９に係る発明は，本願発明を「コンピューティングシステム」の発明として記載したものであり，請求項１０乃至１２に係る発明は，請求項９に係る発明をさらに限定したものであるので，同様に，当業者が容易に発明をすることができたものとすることができないものである。
　さらに，請求項１３に係る発明は，本願発明を「コンピュータプログラム」の発明として記載したものであり，請求項１４，１５に係る発明は，請求項１３に係る発明をさらに限定したものであるので，同様に，当業者が容易に発明をすることができたものとすることができないものである。
　
　
（５）　まとめ
　
　以上のとおりであるから，本願の請求項１乃至１５に係る発明は，引用発明及び当該技術分野の周知技術に基づいて，当業者が容易に発明をすることができたものとすることができないものである。
　よって，原査定の理由によっては，本願を拒絶することはできない。
　
　
第４　当審拒絶理由について
　
１　当審拒絶理由の概要
　
　本件出願は，特許請求の範囲の記載が下記の点で不備のため，特許法第３６条第６項第２号に規定する要件を満たしていない。
 　
　　　 　　　　　　　　　　　　　　　　記
 　
ア．平成２７年４月９日付け手続補正により補正された請求項１及び請求項１３は，「バッファ」を発明特定事項とし，「前記データの前記受信したコピーをバッファに記憶することと，」や「前記第２の要求に応じて，前記異なる部分のコピーを前記バッファからリトリーブすることと，」のステップを特定するが，当該「バッファ」は「第１の処理ユニット」が備えるものであるのか，それとも，「第１の処理ユニット」以外の他の装置に設置されるものであるのか不明であるために，それにより請求項１及び請求項１３の発明特定事項である「前記データの前記受信したコピーをバッファに記憶することと，」や「前記第２の要求に応じて，前記異なる部分のコピーを前記バッファからリトリーブすることと，」のステップを明確に把握することができない。
　また，請求項１を引用する請求項２−４，請求項１３を引用する請求項１４−１５についても同様の理由により，発明特定事項を明確に把握することができない。
　
イ．補正された請求項１は，「第１の処理ユニットから，前記第１の処理ユニット及び第２の処理ユニットの間のバスインタフェースを介して，前記第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送ることと，」や「前記第１の要求に応じて，前記領域に記憶された前記データのコピーを受信することと，」や「前記データの前記受信したコピーをバッファに記憶することと，」や「前記第２の要求に応じて，前記異なる部分のコピーを前記バッファからリトリーブすることと，」などのステップを特定するが，これらステップの動作の主体が「第１の処理ユニット」であるのか，それとも他の装置であるのか日本語表現として不明瞭であり，それにより請求項１が特定する処理動作に係る発明を日本語表現として明確に把握することができない。
　また，請求項１を引用する請求項２−４についても同様の理由により，発明特定事項を明確に把握することができない。
　
ウ．補正された請求項５及び請求項９は，「バスインタフェース」を発明特定事項とし，「前記第１の処理ユニットは，前記第２の処理ユニットの前記ローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送り，前記第１の要求に応じて，前記領域に記憶された前記データのコピーを受信するように構成されるバスインタフェース」と特定するが，「バスインタフェース」が「第１の処理ユニット」と「第２の処理ユニット」との間のものであるか不明であるために，「第１の要求」が「第２の処理ユニット」に対して送信されるものであるのか，それとも他の装置に送信されるものであるのか不明となっており，それにより請求項５及び請求項９が特定する「第１の処理ユニット」に係る構成を日本語表現として明確に把握することができない。
　また，請求項５を引用する請求項６−８，請求項９を引用する請求項１０−１２についても同様の理由により，発明特定事項を明確に把握することができない。
　
エ．補正された請求項１３−１５は，「コンピュータプログラム製品」について，「コンピューティングデバイス上で実行されると，第１の処理ユニットに動作を実行させる命令を含むコンピュータ可読記憶媒体を備える非一時的なコンピュータプログラム製品であって，前記動作は，前記第１の処理ユニット及び第２の処理ユニットの間のバスインタフェースを介して，前記第２の処理ユニットのローカルメモリの領域に記憶されたデータの一部分に対する第１の要求を送ることと，」などと，動作をステップにより特定するが，請求項１３−１５が特定する「コンピュータプログラム製品」は「プログラム」であるのか，プログラムを動作させる「装置」であるのか発明のカテゴリが不明確である。
　
２　当審拒絶理由の判断
　
　平成２８年７月７日付け手続補正により，本願の請求項１乃至１５に係る発明は明確になった。
　
　よって，当審拒絶理由は解消した。
　
　
第５　むすび
　
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。