(57)【要約】入力端子１０１と、出力端子１０２と、入力端子１０１に多段に接続された遅延器１０４と、複数の遅延器から分岐接続された複数の重み付け回路１０５と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、等化フィルタ回路の係数を決める重み付け回路の利得調整を、出力端子に接続された負荷に依存することなく設定できるようにし、波形歪補償量を拡大できるようにする。このために、少なくとも一つの重み付け回路１０５と出力端子１０２との間にインピーダンス変換回路１０８が接続されている。【特許請求の範囲】
【請求項１】
入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路とを備え、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、
少なくとも一つの前記重み付け回路の負荷のインピーダンスが、前記出力端子に接続される出力回路に形成される負荷のインピーダンスと異なるインピーダンス値を有することを特徴とする等化フィルタ回路。
【請求項２】
少なくとも一つの前記重み付け回路の出力部にインピーダンス変換回路が接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項３】
入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、
少なくとも一つの前記重み付け回路と前記出力端子との間にインピーダンス変換回路が接続されていることを特徴とする等化フィルタ回路。
【請求項４】
各前記重み付け回路の出力部には負荷が接続されており、かつ、重み付け回路の出力部間にはインピーダンス変換回路が接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項５】
各前記重み付け回路の出力部には負荷とインピーダンス変換回路とが接続されており、かつ、前記インピーダンス変換回路の出力部は共通に前記出力端子に接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項６】
各前記重み付け回路が第１の重み付け回路と第２の重み付け回路とによって構成され、前記第１の重み付け回路の出力部には負荷と前記第２の重み付け回路の入力部が接続され、かつ、前記第２の重み付け回路の出力部間には出力部遅延器が接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項７】
各前記重み付け回路の出力部には出力部遅延器が接続されており、その出力部遅延器は直列ないし縦続接続されていることを特徴とする請求項１から３のいずれかに記載の等化フィルタ回路。
【請求項８】
前記重み付け回路の負荷が、前記出力部遅延器に接続された負荷であることを特徴とする請求項７に記載の等化フィルタ回路。
【請求項９】
前記重み付け回路が、複数の増幅器を含むことを特徴とする請求項１から３のいずれかに記載の等化フィルタ回路。
【請求項１０】
前記複数の増幅器には独立に制御できる増幅器が含まれていることを特徴とする請求項９に記載の等化フィルタ回路。
【請求項１１】
前記重み付け回路が、入力側伝送線路と出力側伝送線路とを有し、前記複数の増幅器が前記入力側伝送線路から分岐されその出力部が前記出力側伝送線路に接続されていることを特徴とする請求項９に記載の等化フィルタ回路。
【請求項１２】
前記出力側伝送線路の両端には前記増幅器の負荷となる負荷素子が接続されていることを特徴とする請求項１１に記載の等化フィルタ回路。
【請求項１３】
前記出力側伝送線路の特性インピーダンスが、前記出力端子に接続される出力回路に形成される負荷のインピーダンスより高いことを特徴とする請求項１１に記載の等化フィルタ回路。
【請求項１４】
前記遅延器内、または、前記遅延器と前記重み付け回路との接続部に整合回路を有することを特徴とする請求項１３に記載の等化フィルタ回路。
【請求項１５】
前記整合回路がインピーダンス変換機能を備えていることを特徴とする請求項１４に記載の等化フィルタ回路。
【請求項１６】
前記遅延器または前記出力部遅延器が伝送線路で構成されていることを特徴とする請求項１５に記載の等化フィルタ回路。
【請求項１７】
前記入力端子、前記出力端子および前記遅延器がそれぞれ対をもって形成されており、前記重み付け回路が差動動作を行うことを特徴とする請求項１６に記載の等化フィルタ回路。
【発明の詳細な説明】
【技術分野】  本発明は、光ファイバを用いた光通信や有線を用いた電気通信、さらには無線通信において、伝送媒体中で生じる信号波形の劣化を補償する等化フィルタ回路に関する。
【背景技術】  各種伝送システムにおいて、伝送媒体の分散や損失によって生じる波形歪みを電気的に補償する技術として、重み付き遅延等化フィルタが良く使用されている。
図１９に従来の重み付き遅延等化フィルタの回路ブロック図を示す。なお本回路は、トランバーサルフィルタ（Ｔｒａｎｓｖｅｒｓａｌ  Ｆｉｌｔｅｒ）、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）デジタルフィルタ、フィードフォワードイコライザ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ  Ｅｑｕａｌｉｚｅｒ）とも呼ばれ、この種の回路は、例えば、非特許文献１（Ａ．Ｂｏｒｊａｋ，ｅｔ  ａｌ．，“Ｈｉｇｈ−Ｓｐｅｅｄ  Ｇｅｎｅｒａｌｉｚｅｄ  Ｄｉｓｔｒｉｂｕｔｅｄ−  Ａｍｐｌｉｆｉｅｒ−Ｂａｓｅｄ  Ｔｒａｎｓｖｅｒｓａｌ−Ｆｉｌｔｅｒ  Ｔｏｐｏｌｏｇｙ  ｆｏｒ  Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍｓ，”ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  Ｔｅｃｈ．，ｖｏｌ．４５，Ｎｏ．８，ｐｐ．１４５３−１４５７）に記載されている。
図１９において、１２０１はフィルタ入力端子、１２０２はフィルタ出力端子、１２０３は出力端子１２０２に接続される出力回路に形成される負荷（以下、出力負荷と記す）、１２０４は入力端子１２０１に縦続接続された遅延器（Ｔ）、１２０５は重み付け回路、１２１０は各重み付け回路１２０５の出力を重ね合わせる加算器、１２３１は入力端子１２０１に接続された入力回路の出力インピーダンス、１２３２は縦続接続された遅延器の端部に接続された終端抵抗である。
本フィルタに入力された信号は、各遅延器１２０４にて所望の遅延が与えられた後、さらに各重み付け回路１２０５で所望の重み値（フィルタ係数）を与えられ、これら重み付け回路１２０５からの信号を加算器１２１０で加算して出力端子１２０２を介して出力している。
このような信号処理を施すことにより、電気信号においては波形歪を直接補正することで、また光通信においては光分散波形をフォトダイオード等により一旦光電変換した後に補正することで、波形等化を実現している。
図２０は、このようなトランバーサルフィルタの具体的な回路例である。この種の従来回路は、例えば、非特許文献２（“Ｄｉｆｆｅｒｅｎｔｉａｌ  ４−ｔａｐ  ａｎｄ  ７−ｔａｐ  Ｔｒａｎｓｖｅｒｓｅ  Ｆｉｌｔｅｒｓ  ｉｎ  ＳｉＧｅ  ｆｏｒ  １０Ｇｂ／ｓ  Ｍｕｌｔｉｍｏｄｅ  Ｆｉｂｅｒ  Ｏｐｔｉｃ  Ｅｑｕａｌｉｚａｔｉｏｎ”，Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔ  Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ）２００３，Ｓｅｓｓｉｏｎ  １０，Ｐａｐｅｒ  １０．４，ｐｐ．１８０−１８１）に記載されている。
図２０において、１３０１はフィルタ入力端子、１３０２はフィルタ出力端子、１３０３はフィルタ出力端子１３０２に接続される出力回路に形成される出力負荷、１３０４は入力側に縦続接続された遅延器、１３０５は重み付け回路、１３０６は出力側に縦続接続された遅延器ａ（Ｔ）、１３０７は縦続接続された遅延器を終端する負荷、１３３１は入力端子１３０１に接続された入力回路の出力インピーダンス、１３３２は終端抵抗である。このトランバーサルフィルタにおいては出力負荷１３０３により加算器が構成されている。この回路構成により、入力信号波形に遅延と重み値を与え、所望の波形等化を行うことができる。
【発明の開示】
図２０に示された等化フィルタ回路において、出力端子１３０２に出力負荷１３０３として５０オームの負荷が接続された場合には、この５０オームの出力負荷と回路との反射を防ぐため、出力端子１３０２から見た回路側のインピーダンスを５０オームに設計することが必須となる。このためには、遅延器１３０６として用いる伝送線路の出力端子の他端側にインピーダンス整合用の終端抵抗（負荷１３０７）を５０オームにする必要がある。
このような回路構成では、各重み付け回路１３０５の実効的な出力負荷抵抗は２５オームとなってしまい、大きな出力振幅を得ることができなかった。これにより、等化フィルタ回路の各重み付け回路の利得可変幅は制限され、補償できる歪波形が大きく限定されるという問題があった。
一方、出力負荷抵抗が２５オームの状態で、重み付け回路１３０５のサイズを大きくし、利得を増加させた場合には、等化フィルタ回路の帯域特性が著しく劣化し、フィルタの動作速度が低下するという問題が発生する。このように従来回路においては、重み付け回路１３０５の利得調整幅を任意に設定することができず、帯域特性を劣化させること無く、波形歪補償量を向上させることは極めて困難であった。
本発明の目的は、重み付け回路の利得調整を、出力端子に接続された出力回路の負荷に依存することなく設定できるようにし、波形歪補償量を容易に拡大できる広帯域な等化フィルタ回路を提供することにある。
上記の目的を達成するため、本発明によれば、入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、少なくとも一つの前記重み付け回路の負荷のインピーダンスが、前記出力端子に接続される出力回路に形成される負荷（出力負荷）のインピーダンスと異なるインピーダンス値を有することを特徴とする等化フィルタ回路、が提供される。
また、上記の目的を達成するため、本発明によれば、入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、少なくとも一つの前記重み付け回路と前記出力端子との間にインピーダンス変換回路が接続されていることを特徴とする等化フィルタ回路、が提供される。
そして、好ましくは、重み付け回路は多段に接続された利得調整可能な増幅器によって構成される。上記等化フィルタ回路において、出力端子に５０オームの出力負荷が接続された場合には、この５０オームの出力負荷と回路との反射を防ぐため、出力端子から見た回路側のインピーダンスを５０オームに設計することが必須となる。このためには、遅延器として用いる伝送線路の出力端子の他端側にインピーダンス整合用の終端抵抗（負荷１３０７）を５０オームにする必要がある。従って、各重み付け回路の実効的な出力負荷抵抗は２５オームとなってしまい、大きな出力振幅を得ることができなかった。これにより、等化フィルタ回路の各重み付け回路の利得可変幅は制限され、補償できる歪波形が大きく限定されるという問題があった。
一方、出力負荷抵抗が２５オームの状態で、重み付け回路のサイズを大きくし、利得を増加させた場合には、等化フィルタ回路の帯域特性が著しく劣化し、フィルタの動作速度が低下するという問題が発生する。このように従来回路においては、重み付け回路の利得調整幅を任意に設定することができず、帯域特性を劣化させること無く、波形歪補償量を向上させることは極めて困難であった。
本発明の目的は、重み付け回路の利得調整を、出力端子に接続された出力回路の負荷に依存することなく設定できるようにし、波形歪補償量を容易に拡大できる広帯域な等化フィルタ回路を提供することにある。
上記の目的を達成するため、本発明によれば、入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、少なくとも一つの前記重み付け回路の負荷のインピーダンスが、前記出力端子に接続される出力回路に形成される負荷（出力負荷）のインピーダンスと異なるインピーダンス値を有することを特徴とする等化フィルタ回路が得られる。
また、上記の目的を達成するため、本発明によれば、入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、少なくとも一つの前記重み付け回路と前記出力端子との間にインピーダンス変換回路が接続されていることを特徴とする等化フィルタ回路が得られる。
そして、好ましくは、重み付け回路は多段に接続された利得調整可能な増幅器によって構成される。
【図面の簡単な説明】  図１は本発明の第１の実施の形態を示すブロック図である。
図２は本発明の第２の実施の形態を示すブロック図である。
図３は本発明の第１の実施例の構成を示す回路図である。
図４は本発明の第１の実施例で用いられるインピーダンス変換回路の構成を示す回路図である。
図５Ａ・５Ｂは伝送媒体を伝播する伝送信号の波形歪みの一例を示す図である。
図６Ａ・６Ｂは従来例回路と本発明回路との補償後の波形を示す図である。
図７は本発明の第２の実施例の構成を示す回路図である。
図８は本発明の第３の実施例の構成を示す回路図である。
図９は本発明の第４の実施例の構成を示す回路図である。
図１０は本発明の第５の実施例の構成を示す回路図である。
図１１は本発明の第６の実施例の構成を示す回路図である。
図１２は本発明の第７の実施例の構成を示す回路図である。
図１３は本発明の第８の実施例の構成を示す回路図である。
図１４は本発明の第９の実施例の構成を示す回路図である。
図１５は本発明の第９の実施例で用いられる重み付け回路の構成要素である単位増幅器の回路図である
図１６は本発明の第９の実施例で用いられる入力側の整合回路の構成を示す回路図である。
図１７は本発明の第９の実施例で用いられる出力側のインピーダンス変換回路の構成を示す回路図である。
図１８は本発明の第１０の実施例の構成を示す回路図である。
図１９は従来の等化フィルタ回路の構成を示すブロック図である。
図２０は従来の等化フィルタ回路の具体的構成例を示す回路図である。
【発明を実施するための最良の形態】  以下、図面を参照して本発明をさらに詳細に説明する。
図１は、本発明の第１の実施の形態を示すブロック図である。図１において、１０１はフィルタ入力端子、１０２はフィルタ出力端子、１０３はフィルタ出力端子１０２に接続される出力回路に形成される出力負荷、１０４はフィルタ入力端子１０１に縦続接続された遅延器、１０５は利得調整可能な重み付け回路、１０７は重み付け回路１０５に接続された、出力負荷１０３とは異なるインピーダンス値を有する負荷、１１０は各重み付け回路１０５の出力を重ね合わせる加算器である。ここで、加算器１１０は、抵抗器などの受動素子によりあるいはトランジスタなどの能動素子によって構成することができる。
本実施の形態では、出力端子に接続された出力負荷１０３とは異なるインピーダンス値を有する負荷１０７が重み付け回路１０５の負荷インピーダンスとして設けてあり、重み付け回路１０５の利得調整範囲を出力端子の出力負荷１０３の影響を受けず任意に設定することが可能である。図１では負荷１０７は単一の重み付け回路１０５にのみ接続されているが、複数の重み付け回路１０５にも接続されても良い。この構成では、重み付け回路１０５の調整利得の設計自由度が増し、必要な帯域特性を保ったまま、従来の等化フィルタ回路と比較し、より大きな歪波形の補償が実現できる。
図２は、本発明の第２の実施の形態を示すブロック図である。図２において、図１に示した第１の実施の形態の部分と同等の部分には同一の参照番号を付し、重複する説明は省略する。図２に示す第２の実施の形態においては、加算器１１０とフィルタ出力端子１０２との間に、インピーダンス変換回路１０８が接続されている。本実施の形態によれば、重み付け回路１０５に接続される負荷のインピーダンスを出力負荷１０３の影響を受けず任意に設定することが可能である。従って、重み付け回路１０５の調整利得の設計自由度が増し、必要な帯域特性を保ったまま、従来の等化フィルタ回路と比較し、より大きな歪波形の補償が実現できる。以下、本発明の望ましい実施例について説明する。
【実施例１】  図３は、本発明の第１の実施例の等化フィルタ回路を示す回路図である。図３において、２０１はフィルタ入力端子、２０２はフィルタ出力端子、２０３は本フィルタの出力回路に形成される出力負荷、２０４は入力側に縦続接続された遅延器、２０５は入力端子２０１および各遅延器２０４の出力端にその入力端子が接続された利得調整可能な重み付け回路、２０７は各重み付け回路２０５の出力端に接続された、出力負荷２０３とはインピーダンス値の異なる負荷、２０８は各重み付け回路２０５の出力端間に接続されたインピーダンス変換回路である。ここで、各負荷２０７は同じ値である必要はない。本実施例では、加算器は最終段の負荷（図の最左端の負荷）２０７によって構成されている。
図４は、インピーダンス変換回路２０８の具体的構成を示す回路図である。図４に示されるように、入力端子ＩＮより入力された信号は、エミッタフォロワを介してオープンコレクタのトランジスタに伝達され、出力端子ＯＵＴから出力される。このインピーダンス変換回路２０８は、入出力間で遅延時間を持つため、同時に遅延器としての機能も果たしている。
本実施例では、各重み付け回路２０５には、出力端子に接続された出力負荷２０３とは異なるインピーダンス値を有する負荷２０７が接続されており、重み付け回路の利得調整範囲は出力負荷２０３の影響を受けず任意に設定することが可能である。さらに、入力端子から多段の遅延器を通じて信号伝播する際に発生する信号の減衰に応じて、重み付け回路の出力負荷２０７を増加させることで、各重み付け回路の間で均一な出力特性を得ることができる。これにより、重み付け回路の利得調整の範囲を大きく改善することができ、従来回路以上の歪波形の補償量拡大と必要な帯域特性を実現できた。
以下、図面を用いて本発明の実施例の効果についてさらに詳述する。図５Ａ・５Ｂは、伝送媒体を伝送した信号が伝送媒体の損失や分散により歪む様子を示した波形図である。図５Ａに示されるように、伝送媒体を伝送される前の入力信号波形ＶＩＮは、伝送媒体の帯域制限による損失や材料特性による分散などにより伝送後信号波形ＶＯＵＴと歪む。特に、信号の符号反転が連続する部分では、その信号振幅は大きく減少する。このため、図５Ｂに示す伝送後信号波形を重ね合わせて評価した信号アイ波形では、データ判別の際に重要となるアイの開口幅ＶＥＹＥも狭まり、アイ開口幅ＶＥＹＥと出力振幅ＶＡＭＰの比率で決まるアイ開口比（ＶＥＹＥ／ＶＡＭＰ）が劣化する。
図６Ａ・６Ｂは、従来回路と本発明の実施例による補償後の信号アイ波形を示した波形図である。従来の等化フィルタ回路では、重み付け回路の負荷を任意に設定できないため、十分な利得を得ることができない。このため、従来回路では、図６Ａに示すように、補償後のアイ波形の出力振幅および開口幅が共に小さくなり、雑音等の影響により信号誤りが発生し易い。
一方、本発明の実施例によれば、重み付け回路の負荷を単独にかつ高く設定することができ、利得を大きくすることが可能である。この結果、図６Ｂに示すように、従来回路に比べ大きなアイ開口幅が実現でき、信号誤りも著しく減少する。このことは、従来回路と本発明の回路を同じ信号誤り率で比較した場合、本発明の回路構成の方がより歪んだ波形を補償できる、すなわち補償範囲が広いことを示している。ここで補償範囲を表す指標として、エラーフリーで補償可能な「伝送後信号波形ＶＯＵＴ」の最小振幅値を用いた場合、本実施例は従来回路に較べ、その値を１５％以上改善できるとの結果を得た。
なお本実施例では、インピーダンス変換回路は遅延器を兼ねており、ＩＣのチップ面積を縮小できるという効果も得られる。
【実施例２】  図７は、本発明の第２の実施例の等化フィルタ回路を示す回路図である。図７において、３０１はフィルタ入力端子、３０２はフィルタ出力端子、３０３は本フィルタの出力回路に形成される出力負荷、３０４は入力側に縦続接続された遅延器、３０５は入力端子３０１および各遅延器３０４の出力端にその入力端子が接続された利得調整可能な重み付け回路、３０６は出力側に縦続接続された遅延器、３０７は出力側に縦続接続された遅延器の両端に接続された、出力負荷３０３とは異なるインピーダンス値を有する負荷、３０８は出力側遅延器の出力端に接続されたインピーダンス変換回路である。本実施例では、出力負荷３０３が５０オームであるのに対し、二つの負荷３０７はそれぞれ１００オームに設定されている。
本実施例では、出力端子に接続された出力負荷３０３とは異なるインピーダンス値を有する負荷３０７が重み付け回路３０５に接続されており、重み付け回路の利得調整範囲は出力負荷３０３のインピーダンス値の影響を受けず任意に設定することが可能である。さらに、出力端子に縦続接続された遅延器３０６と負荷３０７、重み付け回路の出力部分の間で整合を取ることで、広帯域かつ高利得な等化フィルタ特性を実現できる。これにより、重み付け回路の利得調整の範囲が大きく改善できる。この結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、必要な帯域特性を保ったまま、その値を２０％以上改良できた。
【実施例３】  図８は、本発明の第３の実施例の等化フィルタ回路を示す回路図である。図８において、４０１はフィルタ入力端子、４０２はフィルタ出力端子、４０３は本フィルタの出力回路に形成される出力負荷、４０４は入力側に縦続接続された遅延器、４０５は入力端子４０１および各遅延器４０４の出力端にその入力端子が接続された利得調整可能な重み付け回路、４０６は出力側に縦続接続された遅延器、４０７は出力端子寄りの重み付け回路４０５の出力端および縦続接続された遅延器の両端に接続された、出力負荷４０３とは異なるインピーダンス値を有する負荷、４０８は出力側遅延器の出力端と出力端子寄りの重み付け回路４０５の出力ノードとの間に接続されたインピーダンス変換回路である。ここで、インピーダンス変換回路４０８の入力側では二つの負荷４０７のインピーダンス値は揃える必要があるが、インピーダンス変換回路の入・出力側の負荷４０７ではインピーダンス値を揃える必要はない。
本実施例では、出力端子に接続された出力負荷４０３とは異なるインピーダンス値を有する負荷４０７が重み付け回路４０５に接続されており、重み付け回路の利得調整範囲は出力負荷４０３のインピーダンス値の影響を受けず任意に設定することが可能である。さらに、出力端子に縦続接続された遅延器４０６と負荷４０７、重み付け回路の出力部分の間で整合を取ることで、広帯域かつ高利得な等化フィルタ特性を実現できる。これにより、重み付け回路の利得調整の範囲が大きく改善できる。この結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、必要な帯域特性を保ったまま、その値を１５％以上改良できた。
【実施例４】  図９は、本発明の第４の実施例の等化フィルタ回路を示す回路図である。図９において、５０１はフィルタ入力端子、５０２はフィルタ出力端子、５０３は本フィルタの出力回路に形成される出力負荷、５０４は入力側に縦続接続された遅延器、５０５は入力端子５０１および各遅延器５０４の出力端にその入力端子が接続された利得調整可能な重み付け回路、５０７は各重み付け回路５０５の出力端に接続された、出力負荷５０３とはインピーダンス値の異なる負荷、５０８は各重み付け回路５０５の出力端とフィルタ出力端子５０２間に接続されたインピーダンス変換回路である。
本実施例では、出力端子に接続された出力負荷５０３とは異なるインピーダンス値を有する負荷５０７が各重み付け回路に接続されており、重み付け回路の利得調整範囲は出力端子の負荷５０３の影響を受けず任意に設定することが可能である。これにより、重み付け回路の利得調整範囲の自由度が増し、必要な帯域特性を保ったまま、利得の最適設計が可能となる。その結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、ほぼ同等な帯域特性を保ったまま、その値を１０％以上改善できた。
【実施例５】  図１０は、本発明の第５の実施例の等化フィルタ回路を示す回路図である。図１０において、６０１はフィルタ入力端子、６０２はフィルタ出力端子、６０３は本フィルタの出力回路に形成される出力負荷、６０４は入力側に縦続接続された遅延器、６０５ａは入力端子６０１および各遅延器６０４の出力端にその入力端子が接続された利得調整可能な第１の重み付け回路、６０５ｂは各第１の重み付け回路６０５ａの出力端にその入力端子が接続された利得調整可能な第２の重み付け回路、６０６は出力側に縦続接続された遅延器、６０７ａは各第１の重み付け回路６０５ａの出力端に接続された、出力負荷６０３とはインピーダンス値の異なる負荷、６０７ｂは縦続接続された遅延器６０６を終端する負荷である。なお、本実施例回路では、各第２の重み付け回路６０５ｂはインピーダンス変換回路の機能も果たしている。
本実施例では、出力端子に接続された出力負荷６０３とは異なるインピーダンス値を有する負荷抵抗６０７ａが各第１の重み付け回路６０５ａに接続されており、重み付け回路の利得調整範囲は出力端子の出力負荷６０３のインピーダンス値の影響を受けず任意に設定することが可能である。このことと同時に、多段構成の重み付け回路により、利得の調整範囲の自由度が大きく増し、必要な帯域特性を保ったまま、利得の最適設計が可能となった。その結果、従来回路に比べ、帯域は同等でかつ、前記と同様の評価基準で３０％以上の補償範囲の改善効果が得られた。
【実施例６】  図１１は、本発明の第６の実施例の等化フィルタ回路を示す回路図である。なお、図１１において、縦続接続した遅延器に接続される重み付け回路は、同様の回路構成の繰り返しであるため一つのみを示し他は省略してある。図１１において、７０１はフィルタ入力端子、７０２はフィルタ出力端子、７０３は本フィルタの出力回路に形成される出力負荷、７０４は入力側に縦続接続されたインダクタと容量、抵抗からなる遅延器、７０５ａは入力端子７０１および各遅延器７０４の出力端にその入力端子が接続された、縦積みの排他的論理和（イクスクルーシブオア：Ｅｘｃｌｕｓｉｖｅ−ＯＲ）型構成を有する第１の重み付け回路、７０５ｂはレベル変換回路７１１を介して第１の重み付け回路７０５ａの出力信号を受け取りこれを増幅する差動増幅器型の第２の重み付け回路、７０６は出力側に縦続接続されたインダクタと容量、抵抗からなる遅延器、７０７ａは第１の重み付け回路７０５ａの出力端に接続された、出力負荷７０３とはインピーダンス値の異なる負荷、７０７ｂは縦続接続された遅延器７０６を終端する負荷、７２１、７２２、７２３は第１、第２、第３の利得調整端子である。なお、本実施例においては、負荷７０７ａは１００オームに設定されている。また、本実施例の回路では、各第２の重み付け回路７０５ｂはインピーダンス変換回路の機能も果たしている。
本実施例では、出力端子に接続された出力負荷７０３とは異なるインピーダンス値を有する負荷７０７ａが第１の重み付け回路の出力端に接続されており、第１の重み付け回路の利得調整範囲は出力負荷７０３の影響を受けず任意に設定することが可能である。同時に、出力負荷抵抗だけではなく、多段構成の重み付け回路により、利得の調整範囲の自由度が大きく増し、必要な帯域特性を保ったまま、利得の最適設計が可能となった。その結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、同等の帯域特性を維持したまま、その値を３０％以上改良できた。
【実施例７】  図１２は、本発明の第７の実施例の等化フィルタ回路を示す回路図である。なお、図１２において、縦続接続した遅延器に接続される重み付け回路は、同様の回路構成の繰り返しであるため一つのみを示し他は省略してある。図１２において、８０１はフィルタ入力端子、８０２はフィルタ出力端子、８０３は本フィルタの出力回路に形成される出力負荷、８０４は入力側に縦続接続された伝送線路からなる遅延器、８０５は遅延器８０４同士の接続点から分岐接続された分布型配置構成を有する重み付け回路、８０６は出力側に縦続接続された伝送線路からなる遅延器、８０７は縦続接続された８０６を終端する負荷、８０８は各重み付け回路８０５の出力端と遅延器８０６同士の接続点との間に接続されたインピーダンス変換回路、８１２は遅延器８０５と重み付け回路８０５とに広帯域にインピーダンス整合をとるための整合回路である。ここで、分布型の重み付け回路８０５は、遅延器を構成する特性インピーダンスが５０オームの伝送線路８１５、８１８と、伝送線路８１５、８１８に整合された５０オームの負荷抵抗８１３、８１４、８１６、８１７と、入・出力側の伝送線路間に多段に接続された利得調整可能な増幅器とにより構成されている。なお、本実施例において、伝送線路８１５、８１８の特性インピーダンスは任意の値に設定することができる。
本実施例では、伝送線路８１８の特性インピーダンスは任意の値に設定することができ、従って、負荷抵抗８１７の抵抗値を任意の値に選択することができるため、分布型に構成された重み付け回路８０５の利得調整範囲は出力端子に接続された出力負荷８０３の影響を受けず任意に設定することが可能である。同時に、負荷抵抗だけではなく、分布型に構成された重み付け回路８０５により、重み付け回路の利得と帯域特性は大きく改善された。従って、重み付け回路の調整範囲の自由度が大幅に増加し、必要な帯域特性を確保、あるいは更なる帯域向上を図ったうえで、等化フィルタを実現することができる。この結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、同等の帯域特性を保ったまま、その値を３０％以上改善できた。
【実施例８】  図１３は、本発明の第８の実施例の等化フィルタ回路を示す回路図である。なお、図１３において、縦続接続した遅延器に接続される重み付け回路は、同様の回路構成の繰り返しであるためここでは一つのみを示し他は省略してある。図１３において、９０１はフィルタ入力端子、９０２はフィルタ出力端子、９０３は本フィルタの出力回路に形成される出力負荷、９０４は入力側に縦続接続された、整合回路９１２と伝送線路９１９とから構成される遅延器、９０５は遅延器９０４同士の接続点から分岐接続された分布型配置構成を有する重み付け回路、９０６は出力側に縦続接続された伝送線路からなる遅延器、９０７は縦続接続された遅延器９０６を終端する負荷、９０８は各重み付け回路９０５の出力端と遅延器９０６同士の接続点との間に接続されたインピーダンス変換回路である。ここで、分布型の重み付け回路９０５は、遅延器を構成する特性インピーダンスがそれぞれ５０オーム、７５オームの伝送線路９１５、９１８と、伝送線路９１５に整合された５０オームの負荷抵抗９１３、９１４と、伝送線路９１８に整合された７５オームの負荷抵抗９１６、９１７と、入・出力側の伝送線路間に多段に接続された、利得調整端子９２０を有する利得調整可能な増幅器とにより構成されている。
本実施例では、出力負荷９０３と重み付け回路９０５との間にはインピーダンス変換回路９０８が接続されており、重み付け回路９０５の伝送線路９１８と負荷抵抗９１６、９１７のインピーダンスは出力負荷９０３によらず任意の値に設定が可能であり、従って分布型に構成された重み付け回路９０５の利得調整範囲は出力負荷９０３の影響を受けず任意に設定することが可能である。このため本実施例では、この抵抗値を通常の５０オームではなく、７５オームとし、重み付け回路９０５の出力端に接続される伝送線路９１０のインピーダンスを７５オームとした。このような出力インピーダンスを持つ分布型増幅器構成とすることで、重み付け回路９０５は高利得特性と広帯域特性を実現できる。さらに、負荷抵抗９１６、９１７だけではなく、分布型に構成された重み付け回路９０５により、重み付け回路の利得と帯域特性は著しく改善される。従って、重み付け回路の調整範囲の自由度が大幅に増加し、必要な帯域特性を確保、あるいは更なる帯域向上を図ったうえで、等化フィルタを実現することができる。さらに利得調整を個別制御できる重み付け回路９０５により、従来回路ではできなかったフィルタ係数の微調整、群遅延の制御が可能となり、歪波形の補償精度を向上できる。これらの結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、その値を４０％以上改善できるうえ、その帯域特性も１０％以上向上させることができた。
【実施例９】  図１４は、本発明の第９の実施例の等化フィルタ回路を示す回路図である。ここで、図１４において、縦続接続した遅延器に接続される重み付け回路は、同様の回路構成の繰り返しであるため一つのみを示し他は省略してある。なお、図１４に記載した縦続接続した遅延器に接続される分布型の重み付け回路の単位増幅器の回路構成を図１５に、入力側のインピーダンス整合回路の回路構成を図１６に、さらに出力側のインピーダンス変換回路の回路構成を図１７に示した。
図１４において、１００１はフィルタ入力端子、１００２はフィルタ出力端子、１００３は本フィルタの出力回路に形成される出力負荷、１００４は入力側に縦続接続された、整合回路１０１２と伝送線路１０１９とから構成される遅延器、１００５は遅延器１００４同士の接続点から分岐接続された分布型配置構成を有する重み付け回路、１００６は出力側に縦続接続された伝送線路からなる遅延器、１００７は縦続接続された遅延器１００６を終端する負荷、１００８は各重み付け回路１００５の出力端と遅延器１００６同士の接続点との間に接続された利得調整機能付きのインピーダンス変換回路である。ここで、分布型の重み付け回路１００５は、遅延器を構成する特性インピーダンスがそれぞれ５０オーム、１００オームの伝送線路１０１５、１０１８と、伝送線路１０１５に整合された５０オームの負荷抵抗１０１３、１０１４と、伝送線路１０１８に整合された１００オームの負荷抵抗１０１６、１０１７と、入・出力側の伝送線路間に接続された、３段の利得調整可能な単位増幅器１０２４とにより構成されている。
重み付け回路の構成要素である単位増幅器１０２４は、図１５に示すように、伝送線路１０１５に接続される入力端子ＩＮと伝送線路１０１８に接続される出力端子ＯＵＴとを備え、縦積みの排他的論理和型の構成を有し、第１の利得調整端子ＣＮＴ１のバイアスを調整することで利得の正と負、並びに利得の値が設定でき、さらに、第２の利得調整端子ＣＮＴ２のバイアス調整で利得の値を設定することもできる。図１４では、簡単のために各単位増幅器１０２４は１個の利得調整端子しか持たないように記載されているが、実際には図１５に示すように各単位増幅器には二つの利得調整端子が備えられている。また、入力側のインピーダンス整合を行う整合回路１０１２は、図１６に示すように、入力端子ＩＮより信号が入力されるエミッタフォロワとオープンコレクタの出力端子ＯＵＴから信号が出力される差動増幅器で構成される。また、出力側のインピーダンス変換回路１００８は、図１７に示すように、入力端子ＩＮより信号が入力されるエミッタフォロワと第３の利得調整端子ＣＮＴ３とオープンコレクタ型の出力端子ＯＵＴを持つ差動増幅器で構成されている。
本実施例では、出力負荷１００３と重み付け回路１００５との間にはインピーダンス変換回路１００８が接続されており、重み付け回路１００５の伝送線路１０１８と負荷抵抗１０１６、１０１７のインピーダンスは出力負荷１００３によらず任意の値に設定が可能であり、従って分布型に構成された重み付け回路１００５の利得調整範囲は出力負荷１００３の影響を受けず任意に設定することが可能である。同時に、出力負荷抵抗の増大だけではなく、分布型に構成された重み付け回路１００５と増幅機能のあるインピーダンス変換回路１００８により、重み付け回路の利得と帯域特性は大きく改善される。なお増幅機能のあるインピーダンス変換回路１００８は、図１７に示した第３の利得調整端子を用いて利得調整をすることで、重み付け回路１００５の出力を微調整できると同時に、出力側の遅延器１００６と重み付け回路１０１１のアイソレーションを向上させるという効果をあわせ持っている。このように本実施例は、重み付け回路の調整範囲の自由度を大幅に増加させ、必要な帯域特性を確保、あるいは更なる帯域向上を図ったうえで、等化フィルタを実現している。さらに本実施例では、利得調整を個別制御できる重み付け回路１００５とインピーダンス変換回路１００８により、従来回路ではできなかったフィルタ係数の微調整、群遅延の制御などが可能となり、歪波形の補償精度を向上できた。これらの結果、歪み波形の補償範囲を表す指標として、前記補償可能な「伝送後信号波形」の最小振幅値を用いた場合、本実施例は従来回路に較べ、その値を３０％以上改善できた。さらに本実施例では帯域特性も１０％以上向上させることができた。
【実施例１０】  図１８は、本発明の第１０の実施例の等化フィルタ回路を示す回路図である。なお、図１８において、縦続接続した遅延器に接続される重み付け回路は、同様の回路構成の繰り返しであるため一つのみを示し他は省略してある。
上述した第１〜第５および第７〜第９の実施例では、入出力が単相信号である場合の回路構成を主に示したが、入出力が差動信号で場合も、入出力端子を２系統用意することで差動信号に対応した回路構成とすることが容易にできる。図１８に示した第１０の実施例は、第９の実施例を入出力とも差動信号に対応させたものである。図１８において、第９の実施例を示す図１４の部分と同等の部分には下２桁が共通する参照番号を付し、その詳細な説明は省略する。このような回路構成とすることで、第９の実施例と同等ないしそれ以上の歪波形の補償量を持つ等化フィルタ回路が実現できる。
【産業上の利用可能性】  以上述べた実施例では、バイポーラトランジスタを用いたエミッタフォロワ、排他的論理和回路、差動増幅器、増幅器で説明したが、その他の半導体デバイス、例えば電界効果トランジスタ、ＭＯＳトランジスタを用い、ソースフォロワ、排他的論理和回路、差動増幅器、増幅器、コンプリメンタリ回路などとして、同様の回路構成を取っても構わない。また、上記の各実施例を適宜組み合わせて実施することもできる。更に、本発明に係る等化フィルタ回路は、光ファイバを用いた光通信、有線通信、及び、無線通信のいずれにも適用可能である。また、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成に限定されるものではなく、特許請求の各請求項の発明の範囲で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図１】
2006028288.tif 000002
【図２】
2006028288.tif 000003
【図３】
2006028288.tif 000004
【図４】
2006028288.tif 000005
【図５Ａ】
2006028288.tif 000006
【図５Ｂ】
2006028288.tif 000007
【図６Ａ】
2006028288.tif 000008
【図６Ｂ】
2006028288.tif 000009
【図７】
2006028288.tif 000010
【図８】
2006028288.tif 000011
【図９】
2006028288.tif 000012
【図１０】
2006028288.tif 000013
【図１１】
2006028288.tif 000014
【図１２】
2006028288.tif 000015
【図１３】
2006028288.tif 000016
【図１４】
2006028288.tif 000017
【図１５】
2006028288.tif 000018
【図１６】
2006028288.tif 000019
【図１７】
2006028288.tif 000020
【図１８】
2006028288.tif 000021
【図１９】
2006028288.tif 000022
【図２０】
2006028288.tif 000023
【手続補正書】
【提出日】平成18年2月17日(2006.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求の範囲
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路とを備え、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、
少なくとも一つの前記重み付け回路の負荷のインピーダンスが前記出力端子に接続される出力回路に形成される負荷のインピーダンスと異なるインピーダンス値を有することを特徴とする等化フィルタ回路。
【請求項２】少なくとも一つの前記重み付け回路の出力部にインピーダンス変換回路が接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項３】入力端子と、出力端子と、前記入力端子に多段に接続された遅延器と、複数の遅延器から分岐接続された複数の重み付け回路と、前記重み付け回路の各出力信号を重ね合わせる等化フィルタ回路において、
少なくとも一つの前記重み付け回路と前記出力端子との間にインピーダンス変換回路が接続されていることを特徴とする等化フィルタ回路。
【請求項４】各前記重み付け回路の出力部には負荷が接続されており、かつ、重み付け回路の出力部間にはインピーダンス変換回路が接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項５】各前記重み付け回路の出力部には負荷とインピーダンス変換回路とが接続されており、かつ、前記インピーダンス変換回路の出力部は共通に前記出力端子に接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項６】各前記重み付け回路が第１の前記重み付け回路と第２の前記重み付け回路とによって構成され、前記第１の重み付け回路の出力部には負荷と前記第２の重み付け回路の入力部が接続され、かつ、前記第２の重み付け回路の出力部間には出力部遅延器が接続されていることを特徴とする請求項１に記載の等化フィルタ回路。
【請求項７】各前記重み付け回路の出力部には出力部遅延器が接続されており、その出力部遅延器は直列ないし縦続接続されていることを特徴とする請求項１から３のいずれかに記載の等化フィルタ回路。
【請求項８】前記重み付け回路の負荷が、前記出力部遅延器に接続された負荷であることを特徴とする請求項７に記載の等化フィルタ回路。
【請求項９】前記重み付け回路が、複数の増幅器を含むことを特徴とする請求項１から３のいずれかに記載の等化フィルタ回路。
【請求項１０】前記複数の増幅器には独立に制御できる増幅器が含まれていることを特徴とする請求項９に記載の等化フィルタ回路。
【請求項１１】（補正後）  前記重み付け回路が、入力側伝送線路と出力側伝送線路とを有し、前記複数の増幅器が前記入力側伝送線路から分岐されその出力部が前記出力側伝送線路に接続されていることを特徴とする請求項９又は１０に記載の等化フィルタ回路。
【請求項１２】前記出力側伝送線路の両端には前記増幅器の負荷となる負荷素子が接続されていることを特徴とする請求項１１に記載の等化フィルタ回路。
【請求項１３】前記出力側伝送線路の特性インピーダンスが、前記出力端子に接続される出力回路に形成される負荷のインピーダンスより高いことを特徴とする請求項１１に記載の等化フィルタ回路。
【請求項１４】前記遅延器内、または、前記遅延器と前記重み付け回路との接続部に整合回路を有することを特徴とする請求項１３に記載の等化フィルタ回路。
【請求項１５】前記整合回路がインピーダンス変換機能を備えていることを特徴とする請求項１４に記載の等化フィルタ回路。
【請求項１６】（補正後）  前記遅延器が伝送線路で構成されていることを特徴とする請求項１５に記載の等化フィルタ回路。
【請求項１７】前記入力端子、前記出力端子および前記遅延器がそれぞれ対をもって形成されており、前記重み付け回路が差動動作を行うことを特徴とする請求項１６に記載の等化フィルタ回路。
【請求項１８】（追加）  前記出力部遅延器が伝送線路で構成されていることを特徴とする請求項８に記載の等化フィルタ回路。
【国際調査報告】
2006028288.tif 000024
2006028288.tif 000025
2006028288.tif 000026