【手続補正書】
【提出日】令和2年2月27日(2020.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチングの間に高電圧トランジスタのドレイン端子の電圧を測定するための測定回路であって、
前記高電圧トランジスタがオンにされるときの前記高電圧トランジスタの電圧を表す減衰器出力信号を生成する減衰器回路であって、
第１の抵抗器を介して前記高電圧トランジスタの前記ドレイン端子と結合される第１の端子と、第１の内部ノードに感知信号を提供する第２の端子と、制御端子とを有するクランプトランジスタと、
前記高電圧トランジスタがオンにされるときに前記クランプトランジスタをオンにするために第１の供給電圧に基づいて第１のバイアス信号を前記制御端子に提供するバイアス回路と、
前記クランプトランジスタからの前記感知信号に基づいて前記減衰器出力信号を提供するための減衰器出力ノードと、前記第１の内部ノードと前記減衰器出力ノードとの間に結合される第１の分割抵抗器と、前記減衰器出力ノードと定電圧ノードとの間に結合される第２の分割抵抗器とを含む第１の電圧分圧器回路と、
前記高電圧トランジスタがオフにされるときに前記第１の内部ノードと前記定電圧ノードとの間の電圧を制限するために前記第１の内部ノードと前記定電圧ノードとの間に結合されるツェナーダイオードと、
を含む、前記減衰器回路と、
前記減衰器出力信号を受信するために前記減衰器出力ノードと結合される第１の入力と、基準電圧ノードと結合される第２の入力と、前記高電圧トランジスタがオンにされるときの前記高電圧トランジスタの電圧を表す増幅された感知電圧信号を提供するための出力とを含む差動アンプと、
を含む、測定回路。
【請求項２】
請求項１に記載の測定回路であって、
前記減衰器出力信号を調整するためのクランプ回路であって、
第２の供給電圧と第２の内部ノードとの間に結合される第３の分割抵抗器と、前記第２の内部ノードと前記定電圧ノードとの間に結合される第４の分割抵抗器とを含む第２の電圧分圧器回路と、
前記減衰器出力ノードの電圧を制限するためのダイオードであって、前記減衰器出力ノードに結合されるアノードと前記第２の内部ノードと結合されるカソードとを含む、前記ダイオードと、
を含む、前記クランプ回路を更に含む、測定回路。
【請求項３】
請求項２に記載の測定回路であって、
前記差動アンプの前記第１の入力のキャパシタンスを補償するための補償キャパシタであって、前記第１の内部ノードに接続される第１の端子と前記減衰器出力ノードに接続される第２の端子とを含む、前記補償キャパシタを更に含む、測定回路。
【請求項４】
請求項３に記載の測定回路であって、
前記第１の分割抵抗器が調節可能である、測定回路。
【請求項５】
請求項４に記載の測定回路であって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、測定回路。
【請求項６】
請求項３に記載の測定回路であって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、測定回路。
【請求項７】
請求項２に記載の測定回路であって、
前記第１の分割抵抗器が調節可能である、測定回路。
【請求項８】
請求項２に記載の測定回路であって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、測定回路。
【請求項９】
請求項１に記載の測定回路であって、
前記差動アンプの前記第１の入力のキャパシタンスを補償するための補償キャパシタであって、前記第１の内部ノードに接続される第１の端子と前記減衰器出力ノードに接続される第２の端子とを含む、前記補償キャパシタを更に含む、測定回路。
【請求項１０】
請求項９に記載の測定回路であって、
前記第１の分割抵抗器が調節可能である、測定回路。
【請求項１１】
請求項９に記載の測定回路であって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、測定回路。
【請求項１２】
請求項１に記載の測定回路であって、
前記第１の分割抵抗器が調節可能である、測定回路。
【請求項１３】
請求項１２に記載の測定回路であって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、測定回路。
【請求項１４】
請求項１に記載の測定回路であって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、測定回路。
【請求項１５】
スイッチングの間に高電圧トランジスタのオン状態インピーダンスを判定するためのシステムであって、
前記高電圧トランジスタを受け取るテスト回路と、
前記テスト回路において高電圧源からの電流の導通と遮断を交互に行うように、前記高電圧トランジスタのゲート制御端子にスイッチング制御信号を提供する駆動回路と、
前記高電圧トランジスタに流れる電流を表す電流感知信号を提供する電流感知回路と、
前記高電圧トランジスタがオンにされるときの前記高電圧トランジスタの電圧を表す減衰器出力信号を生成する減衰器回路であって、
第１の抵抗器を介して前記高電圧トランジスタのドレイン端子と結合される第１の端子と、感知信号を第１の内部ノードに提供するための第２の端子と、制御端子とを有するクランプトランジスタと、
前記高電圧トランジスタがオンにされるときに前記クランプトランジスタをオンにするために第１の供給電圧に基づいて第１のバイアス信号を前記制御端子に提供するためのバイアス回路と、
第１の電圧分圧器回路であって、前記クランプトランジスタからの前記感知信号に基づいて前記減衰器出力信号を提供するための減衰器出力ノードと、前記第１の内部ノードと前記減衰器出力ノードとの間に結合される第１の分割抵抗器と、前記減衰器出力ノードと定電圧ノードとの間に結合される第２の分割抵抗器とを含む、前記第１の電圧分圧器回路と、
前記高電圧トランジスタがオフにされるときに前記第１の内部ノードと前記定電圧ノードとの間の電圧を制限するために前記第１の内部ノードと前記定電圧ノードとの間に結合されるツェナーダイオードと、
を含む、前記減衰器回路と、
前記減衰器出力信号を受信するために前記減衰器出力ノードと結合される第１の入力と、基準電圧ノードと結合される第２の入力と、前記高電圧トランジスタがオンにされるときの前記高電圧トランジスタの電圧を表す増幅された感知電圧信号を提供するための出力とを含む差動アンプ回路と、
前記電流感知信号の傾斜と前記増幅された感知電圧信号の傾斜とに基づいてオン状態インピーダンス値を計算するために少なくとも１つのプロセッサを含む解析システムと、
を含む、システム。
【請求項１６】
請求項１５に記載のシステムであって、
前記減衰器出力信号を調整するためのクランプ回路であって、
第２の供給電圧と第２の内部ノードとの間に結合される第３の分割抵抗器と、前記第２の内部ノードと前記定電圧ノードとの間に結合される第４の分割抵抗器とを含む、第２の電圧分圧器回路と、
前記減衰器出力ノードの電圧を制限するためのダイオードであって、前記減衰器出力ノードと結合されるアノードと前記第２の内部ノードと結合されるカソードとを含む、前記ダイオードと、
を含む、前記クランプ回路を更に含む、システム。
【請求項１７】
請求項１５に記載のシステムであって、
前記差動アンプ回路の前記第１の入力のキャパシタンスを補償するための補償キャパシタであって、前記第１の内部ノードに接続される第１の端子と前記減衰器出力ノードに接続される第２の端子とを含む、前記補償キャパシタを更に含む、システム。
【請求項１８】
請求項１５に記載のシステムであって、
前記第１の分割抵抗器が調節可能である、システム。
【請求項１９】
請求項１５に記載のシステムであって、
前記バイアス回路が、
前記第１の供給電圧と前記クランプトランジスタの前記制御端子との間に結合される第２の抵抗器と、
前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合される第３の抵抗器と、
前記高電圧トランジスタのスイッチングの間の前記クランプトランジスタの前記制御端子に対する電圧スパイクを低減するために、前記クランプトランジスタの前記制御端子と前記定電圧ノードとの間に結合されるキャパシタと、
を含む、システム。
【請求項２０】
請求項１５に記載のシステムであって、
前記駆動回路が、前記高電圧トランジスタに応力を加えるショートパルスの第１のシーケンスと、前記テスト回路のインダクタ電流を所定の値まで低減させるように前記高電圧トランジスタをオフにする、前記第１のシーケンスに続く第２のシーケンスと、前記解析システムに前記高電圧トランジスタの前記オン状態インピーダンス値を計算させるために前記電流感知信号及び前記増幅された感知電圧信号を取得するように前記高電圧トランジスタをオンにする、前記第２のシーケンスに続く第３のシーケンスとして、前記スイッチング制御信号を前記高電圧トランジスタの前記ゲート制御端子に提供するように動作する、システム。
【請求項２１】
請求項２０に記載のシステムであって、
前記駆動回路が、個々に第１のオンタイムを有する前記ショートパルスの第１のシーケンスを提供するために前記スイッチング制御信号を提供するように更に動作し、
前記駆動回路が、前記第１のオンタイムより大きい第２のオンタイムの間に前記高電圧トランジスタをオンにするように、前記第３のシーケンスにおいて前記スイッチング制御信号を提供するように更に動作する、システム。
【請求項２２】
請求項１５に記載のシステムであって、
前記テスト回路が、個々に複数の高電圧トランジスタの対応する１つを受け取るように動作する複数のテスト回路要素を含み、
前記駆動回路が、個々に前記複数の高電圧トランジスタの対応する１つのゲート制御端子にスイッチング制御信号を提供するように動作する複数の駆動回路要素を含み、
前記電流感知回路が、個々に前記複数の高電圧トランジスタの対応する１つにおいて流れる電流を表す電流感知信号を提供するように動作する複数の電流感知回路要素を含み、
前記減衰器回路が、個々に前記複数の高電圧トランジスタの対応する１つがオンにされるときに前記複数の高電圧トランジスタの前記対応する１つにわたる電圧を表す減衰器出力信号を生成するように動作する複数の減衰器を含み、前記複数の減衰器の各々が、
第１の抵抗器を介して前記複数の高電圧トランジスタの前記対応する１つの高電圧トランジスタのドレイン端子と結合される第１の端子と、第１の内部ノードに感知信号を提供するための第２の端子と、制御端子とを有するクランプトランジスタと、
前記複数の高電圧トランジスタの前記対応する１つがオンにされるときに前記クランプトランジスタをオンにするために、第１の供給電圧に基づいて第１のバイアス信号を前記制御端子に提供するためのバイアス回路と、
前記クランプトランジスタからの前記感知信号に基づいて前記減衰器出力信号を提供するための減衰器出力ノードと、前記第１の内部ノードと前記減衰器出力ノードとの間に結合される第１の分割抵抗器と、前記減衰器出力ノードと定電圧ノードとの間に結合される第２の分割抵抗器とを含む、第１の電圧分圧器回路と、
前記高電圧トランジスタがオフにされるときに前記第１の内部ノードと前記定電圧ノードとの間の電圧を制限するために、前記第１の内部ノードと前記定電圧ノードとの間に結合されるツェナーダイオードと、
を含み、
前記差動アンプ回路が、
個々に前記複数の減衰器の対応する１つに関連付けられる複数の差動アンプであって、各々が、前記対応する減衰器出力信号を受信するために前記対応する減衰器出力ノードと結合される第１の入力と、基準電圧ノードと結合される第２の入力と、前記複数の高電圧トランジスタの対応する１つがオンにされるときに前記複数の高電圧トランジスタの前記対応する１つにわたる電圧を表す増幅された感知電圧信号を提供するための出力とを含む、前記複数の差動アンプと、
前記複数の差動アンプからと前記複数の電流感知回路要素からとの信号を受信し、電流感知信号と増幅された感知電圧信号とを前記複数の高電圧トランジスタの各々に対応する前記解析システムに提供する少なくとも１つのマルチプレクサ回路と、
を含み、
前記解析システムが、前記少なくとも１つのマルチプレクサ回路から前記電流感知信号と前記増幅された感知電圧信号を受信し、対応する電流感知信号の傾斜と対応する増幅された感知電圧信号の傾斜とに基づいて前記複数の高電圧トランジスタの各々に対するオン状態インピーダンス値を計算するように動作する、システム。
【請求項２３】
スイッチングの間に高電圧トランジスタのドレイン端子の電圧を測定するための測定回路であって、
前記高電圧トランジスタがオンにされるときの前記高電圧トランジスタの電圧を表す減衰器出力信号を生成する減衰器回路であって、
第１の抵抗器を介して前記高電圧トランジスタの前記ドレイン端子と結合される第１の端子と、第１の内部ノードに感知信号を提供する第２の端子と、制御端子とを有するクランプトランジスタと、
前記高電圧トランジスタがオンにされるときに前記クランプトランジスタをオンにするために第１の供給電圧に基づいて第１のバイアス信号を前記制御端子に提供するバイアス回路と、
前記クランプトランジスタからの前記感知信号に基づいて前記減衰器出力信号を提供するための減衰器出力ノードと、前記第１の内部ノードと前記減衰器出力ノードとの間に結合される第１の分割抵抗器と、前記減衰器出力ノードと定電圧ノードとの間に結合される第２の分割抵抗器とを含む第１の電圧分圧器回路と、
前記高電圧トランジスタがオフにされるときに前記第１の内部ノードと前記定電圧ノードとの間の電圧を制限する第１のクランプ回路と、
を含む、前記減衰器回路と、
差動アンプであって、前記減衰器出力信号を受信するために前記減衰器出力ノードに結合される第１の入力と、基準電圧ノードと結合される第２の入力と、前記高電圧トランジスタがオンにされるときの前記高電圧トランジスタの電圧を表す増幅された感知電圧信号を提供するための出力とを含む、前記差動アンプと、
第２のクランプ回路であって、
第２の供給電圧と第２の内部ノードとの間に結合される第３の分割抵抗器と、前記第２の内部ノードと前記定電圧ノードとの間に結合される第４の分割抵抗器とを含む第２の電圧分圧器回路と、
前記減衰器出力ノードの電圧を制限するためのダイオードであって、前記減衰器出力ノードに結合されるアノードと前記第２の内部ノードに結合されるカソードとを含む、前記ダイオードと、
を含む、前記第２のクランプ回路と、
を含む、測定回路。
【請求項２４】
高電圧トランジスタのオン状態インピーダンスを判定するための方法であって、
減衰回路に印加される電圧を制限する第１のクランプ回路を用いて、前記高電圧トランジスタがオンにされる間に前記高電圧トランジスタのドレイン電圧を測定することと、
前記減衰回路と増幅器の入力とに結合される電圧をクランプして前記増幅器の入力に印加される電圧を制限することと、
前記高電圧トランジスタがオンにされる間に前記高電圧トランジスタを介して流れるトランジスタ電流を測定することと、
前記高電圧トランジスタの前記測定されたドレイン電圧の複数のサンプルをデジタル化することと、
前記測定されたトランジスタ電流の複数のサンプルをデジタル化することと、
少なくとも１つのプロセッサを用いて、前記測定されたドレイン電圧の前記複数のサンプルに対応する第１の傾斜を判定することと、
前記少なくとも１つのプロセッサを用いて、前記測定されたトランジスタ電流の前記複数のサンプルに対応する第２の傾斜を判定することと、
前記少なくとも１つのプロセッサを用いて、前記第１及び第２の傾斜に少なくとも部分的に従ってオン状態インピーダンス値を計算することと、
を含み、
前記ドレイン電圧を測定することと前記トランジスタ電流を測定することとが、テスト中デバイスへの発振器の直接接続なしに行われる、方法。
【請求項２５】
請求項２４に記載の方法であって、
前記少なくとも１つのプロセッサを用いて、前記測定されたドレイン電圧の前記複数のサンプルをカーブフィッティングすることによって前記第１の傾斜を判定することと、
前記少なくとも１つのプロセッサを用いて、前記測定されたトランジスタ電流の前記複数のサンプルをカーブフィッティングすることによって、前記第２の傾斜を判定することと、
を更に含む、方法。