【事件の表示】
　特願２００８−２５７３６７「半導体装置」拒絶査定不服審判事件〔平成２２年　４月１５日出願公開、特開２０１０−　８７４０３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は，平成２０年１０月２日の出願であって，手続の概要は以下のとおりである。 
　拒絶理由通知　　　　　　　：平成２５年　９月１２日（起案日） 
　意見書　　　　　　　　　　：平成２６年　３月１４日 
　手続補正　　　　　　　　　：平成２６年　３月１４日 
　拒絶理由通知（最後）　　　：平成２６年　４月　２日（起案日） 
　意見書　　　　　　　　　　：平成２６年　７月　８日 
　手続補正　　　　　　　　　：平成２６年　７月　８日 
　補正の却下の決定　　　　　：平成２６年　７月２４日（起案日）
　拒絶査定　　　　　　　　　：平成２６年　７月２４日（起案日）
　拒絶査定不服審判請求　　　：平成２６年１２月　１日 
　手続補正　　　　　　　　　：平成２６年１２月　１日 
　上申書　　　　　　　　　　：平成２７年　３月２４日
　 
第２　補正の却下の決定 
［補正の却下の決定の結論］  
　平成２６年１２月１日付けの手続補正（以下「本件補正」という。）を却下する。  
 　 
［理由］  
１　本件補正の内容  
　本件補正は，特許請求の範囲を補正するものであって，特許請求の範囲については，本件補正の前後で，以下のとおりである。なお，平成２６年７月８日に提出された手続補正書による手続補正は原査定と同日に起案の補正の却下の決定により却下されている。  
　・補正前 
　「【請求項１】
　配線基板と、
　前記配線基板上に実装された半導体チップと、
　前記半導体チップの前記配線基板に実装される面とは反対の上面中央に第１の方向に沿って形成された複数の電極パッドと、
　前記複数の電極パッドに対応して前記配線基板上に形成され、前記半導体チップの辺に対向するように前記第１の方向に配列された複数のワイヤボンドパッドと、を有し、
　前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが、１本のボンディングワイヤを介して接続されていることを特徴とする半導体装置。
　　【請求項２】
　前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び立ち上がって前記半導体チップから離間した後に前記ワイヤボンドパッドに向けて降下していることを特徴とする、請求項１に記載の半導体装置。
　　【請求項３】
　前記半導体チップの側面から前記配線基板上の前記ワイヤボンドパッドまでの距離は前記半導体チップの高さよりも短く形成されていることを特徴とする、請求項１または２に記載の半導体装置。
　　【請求項４】
　前記複数のワイヤボンドパッドが、前記半導体チップの対向する２辺にそれぞれ対向するように前記配線基板上に配列されていることを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。」 
　・補正後 
　「【請求項１】
　配線基板と、
　前記配線基板上に実装された半導体チップと、
　前記半導体チップの前記配線基板に実装される面とは反対の上面中央に第１の方向に沿って形成された複数の電極パッドと、
　前記複数の電極パッドに対応して前記配線基板上に形成され、前記半導体チップの辺に対向するように前記第１の方向に配列された複数のワイヤボンドパッドと、を有し、
　前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが
、１本のボンディングワイヤを介して接続され、
　前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び略垂直に立ち上がって前記半導体チップから離間した後に前記ワイヤボンドパッドに向けて降下していることを特徴とする半導体装置。
　　【請求項２】
　前記半導体チップの側面から前記配線基板上の前記ワイヤボンドパッドまでの距離は前記半導体チップの高さよりも短く形成されていることを特徴とする、請求項１に記載の半導体装置。
　　【請求項３】
　前記複数のワイヤボンドパッドが、前記半導体チップの対向する２辺にそれぞれ対向するように前記配線基板上に配列されていることを特徴とする、請求項１または２に記載の半導体装置。」 
 　 
２　補正事項の整理 
　本件補正による特許請求の範囲の請求項１についての補正を整理すると次のとおりとなる。 
　・補正事項 
　補正前の請求項１に，「前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び略垂直に立ち上がって前記半導体チップから離間した後に前記ワイヤボンドパッドに向けて降下していること」を追加する補正をすること。 
  　 
３　本件補正の適否 
　以下，補正事項について，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。）に記載された事項の範囲内においてされたものであるか否かについて検討する。 
　 
（１）当初明細書等の記載 
　当初明細書等には，本願に係る発明に関連し，以下の記載がある。（当審注．下線は当審において付加した。以下同じ。） 
　ア「【００２２】
　図７に示すように、
・・・・
半導体チップを積層するなどすることが好ましい。
（実施形態２）
　図８を参照しながら本発明の半導体装置の実施形態の他例について説明する。図８は、本実施形態に係る半導体装置８の断面図である。なお、実施形態１に係る半導体装置８と同一の構成については、図８中に同一の符号を付して説明を省略する。
　【００２３】
　本実施形態に係る半導体装置８では、半導体チップ１上の電極パッド４と配線基板２上のワイヤボンドパッド５とを接続するボンディングワイヤ３０が図８に示すようにうねっている。具体的には、
ボンディングワイヤ３０は、電極パッド４から略垂直に立ち上がって回路面１ａから離間した後、半導体チップ１の端部に向けて緩やかな下り傾斜で降下して回路面１ａに近接し、その後再び立ち上がって回路面１ａから離間した後にワイヤボンドパッド５に向けて急角度で降下している
　【００２４】
　上記のようなボンディングワイヤ３０の形状は、ボンディング時のキャピラリ（ボンディングワイヤ用のノズル）を図８に点線で示す軌跡を描くように移動させることで実現することができる。具体的には、一端を電極パッド４にボンディングさせたワイヤを半導体チップ１の端部に干渉しない位置まで近づけ、その後、再度半導体チップ１から離し、次いで急角度でワイヤボンドパッド５へボンディングさせる。」
　イ「【００２５】
　上記構造により、半導体チップ１上の電極パッド４と、配線基板２上のワイヤボンドパッド５とを接続するボンディングワイヤ３０が半導体チップ１に干渉することを回避しつつ、半導体チップ１の端部とワイヤボンドパッド５との間の距離Ｄ１を小さく（短く）することができる。さらには、半導体チップ１の端部と半導体装置８の端部（配線基板２の端部）との間の距離Ｄ２も小さく（短く）することができ、半導体装置８が小型化される。本実施形態においても、上記距離Ｄ１は、半導体チップ１の高さ（厚み）Ｔよりも小さい（短い）。本実施形態における距離Ｄ１の数値やその他の数値について図９を参照して説明する。本実施形態では、距離Ｄ１は５０[ｕｍ]、ワイヤボンドパッド５の長さＬは２００[ｕｍ]、半導体チップ１の高さ（厚み）Ｔは１９０[ｕｍ]である。すなわち、半導体チップ１の高さ（厚み）Ｔと距離Ｄ１との間には、Ｔ＞（19/20）×Ｄ１の関係が成立している。また、半導体チップ１の端部（コーナー）からボンディングワイヤ３０までの最短距離Ａは２０[ｕｍ]である。この場合、ワイヤボンドパッド５の表面に対するボンディングワイヤ３０の傾斜角度θは６０度である。傾斜角度θは次の数式によって求めることができる。
　【００２６】
　　【数１】
・・・・
　【００２７】
　なお、図１１に示す従来の半導体装置８における距離Ｄ１は２００[ｕｍ]である。よって、ワイヤボンドパッド５の表面に対するボンディングワイヤ３の傾斜角度θは４０度である。また、本実施形態における、半導体チップ１の端部と半導体装置８の端部（配線基板２の端部）との間の距離Ｄ２は３５０[ｕｍ]である。一方、図１１に示す従来の半導体装置８における距離Ｄ２は５００[ｕｍ]である。すなわち、本実施形態の半導体装置８は、片側で１５０[ｕｍ]、全体で３００[ｕｍ]の小型化が図られている。
　【００２８】
　図１０に示すように、図８に示す半導体チップ１の上に、同様の半導体チップ１を積層し、それら複数の半導体チップ１を一括して封止樹脂７で封止することもできる。図１０には、２つの半導体チップ１が積層された小型積層パッケージを示したが、積層される半導体チップ１の数は３つ以上であってもよい。複数の半導体チップを積層する際には、上段の半導体チップによって下段の半導体チップのボンディングワイヤなどが押し潰されて変形するなどの不具合を回避するために、上下の半導体チップの間にスペーサを介在させたり、下段の半導体チップを樹脂封止した後に上段の半導体チップを積層するなどすることが好ましい。」 
　ウ「【０００８】
（実施形態１）
　図１、図２を参照しながら本発明の半導体装置の実施形態の一例について説明する。図１は、本実施形態に係る半導体装置８の断面図、図２は平面図である。
　【０００９】
　本実施形態に係る半導体装置８は、配線基板２と、配線基板２の実装面２ａにフェイスアップで実装された半導体チップ１とを少なくとも有する。
　【００１０】
　半導体チップ１の回路面１ａの中央には、複数の電極パッド４が第１の方向に沿って配列されている。ここで、半導体チップ１の回路面１ａとは、配線基板２に実装される面とは反対の上面を意味している。さらに、半導体チップ１の回路面１ａの端部には、中継基板（ボンドパッド中継基板１０）が設けられている。換言すれば、半導体チップ１の上面端部には、中継基板１０が設けられている。具体的には、第１の方向に沿って形成された電極パッド４の列（電極パッド列）の両外側に、帯状のボンドパッド中継基板１０が電極パッド列と平行に配置されている。換言すれば、複数の電極パッド４に対向して、半導体チップ１の２辺に沿って複数のボンドパッド中継基板１０が設けられている。
　【００１１】
　図２に示すように、ボンドパッド中継基板１０は、帯状の絶縁部１０ａと、該絶縁部１０ａの長手方向に沿って設けられた複数のワイヤボンドパッド１０ｂとを有する。
　【００１２】
　
各電極パッド４は、対応するボンドパッド中継基板１０の対応するワイヤボンドパッド１０ｂに第１のボンディングワイヤ３Ａを介して接続されている。さらに、各ボンドパッド中継基板１０の各ワイヤボンドパッド１０ｂは、配線基板２上の対応するワイヤボンドパッド５に、第２のボンディングワイヤ３Ｂを介して接続されている
　【００１３】
　
図１に示されているように、第２のボンディングワイヤ３Ｂは、ボンドパッド中継基板１０から上方に向けて略垂直に立ち上がった後に、配線基板２上のワイヤボンドパッド５に向けて急角度で降下している。換言すれば、第２のボンディングワイヤ３Ｂは、配線基板２上のワイヤボンドパッド５からボンドパッド中継基板１０よりも高い位置まで急角度で立ち上がった後に、ボンドパッド中継基板１０に向けて略垂直に降下している
・・・
　【００１５】
　次に、図３〜図６を参照しながら本実施形態に係る半導体装置８の製造方法の一例について説明する。図３〜図６は、各製造工程における断面図である。
　【００１６】
　まず、図３に示すように、半導体チップ１を配線基板２の実装面２ａ上の実装領域にフェイスアップで実装する。なお、配線基板２の上記実装領域の周囲には、予めワイヤボンドパッド５が形成されている。さらに、ワイヤボンドパッド５の位置は、該ワイヤボンドパッド５から上記実装領域に実装された半導体チップ１の端部までの距離Ｄ１が半導体チップ１の高さＴよりも小さい所定距離Ｄ１となるように設定されている。
　【００１７】
　
次に、図４に示すように、半導体チップ１の回路面１ａの端部にボンドパッド中継基板１０を実装する
　【００１８】
　
その後、図５に示すように、半導体チップ１の電極パッド４とボンドパッド中継基板１０とを第１のボンディングワイヤ３Ａによって接続（ボンディング）する。次に、図６に示すように、ボンドパッド中継基板１０と配線基板２のワイヤボンドパッド５とを第２のボンディングワイヤ３Ｂによって接続（ボンディング）する
・・・
　【００２２】
　図７に示すように、図１に示す半導体チップ１の上に、同様の半導体チップ１を積層し、それら複数の半導体チップ１を一括して封止樹脂７で封止することもできる。図７には、２つの半導体チップ１が積層された小型積層パッケージを示したが、積層される半導体チップ１の数は３つ以上であってもよい。なお、複数の半導体チップを積層する際には、上段の半導体チップによって下段の半導体チップのボンディングワイヤなどが押し潰されて変形するなどの不具合を回避するために、上下の半導体チップの間にスペーサを介在させたり、下段の半導体チップを樹脂封止した後に上段の半導体チップを積層するなどすることが好ましい。
（実施形態２）
・・・」
 　 
（２）新規事項の追加の有無について 
ア　上記２のとおり，補正事項は，補正前の請求項１に，「前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び略垂直に立ち上がって前記半導体チップから離間した後に前記ワイヤボンドパッドに向けて降下していること」を追加するものであり，また、補正後の請求項１には「前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが、１本のボンディングワイヤを介して接続され」という記載もあるから，補正事項による補正で，「１本のボンディングワイヤ」について，「前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び
略垂直に
イ　他方，上記（１）アより，当初明細書等には、「前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが、１本のボンディングワイヤを介して接続され」る発明に対応する実施形態である「（実施形態２）」において，「ボンディングワイヤ３０は、電極パッド４から略垂直に立ち上がって回路面１ａから離間した後、半導体チップ１の端部に向けて緩やかな下り傾斜で降下して回路面１ａに近接し、
その後再び立ち上がって
　そして，上記（１）アによれば，補正事項のうち，「ボンディングワイヤ」が，「前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し，その後再び」「立ち上がって前記半導体チップから離間」する点についての記載はあるものの，「その後再び
略垂直に
略垂直に
　また，上記（１）イによれば，「半導体チップ１の高さ（厚み）Ｔと距離Ｄ１」や「ワイヤボンドパッド５の表面に対するボンディングワイヤ３０の傾斜角度θ」についての記載はあるものの，「ボンディングワイヤ」が，「前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び
略垂直に
略垂直に
　さらに，本願の当初明細書等の図８〜１０を参照すると，「ボンディングワイヤ」が，「前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し，その後再び」「立ち上がって前記半導体チップから離間」することは窺えるものの、「ボンディングワイヤ」が「その後再び」「立ち上が」る際の角度は，補正後の請求項１において，「略垂直」とされる「電極パッド」からの立ち上がり（上記（１）アの段落【００２３】）の角度に比して，緩やかであることが上記図８〜１０の記載から窺えるから，これら図面に「ボンディングワイヤ」が「その後再び
略垂直に
略垂直に
ウ　上記（１）ウ及び当初明細書等の図１〜図７によれば，当初明細書等には，「（実施形態１）」として，「半導体チップ１」に「ボンドパッド中継基板１０」及び「ワイヤボンドパッド１０ｂ」を設けた上で，「電極パッド４」と「ワイヤボンドパッド１０ｂ」とを「第１のボンディングワイヤ３Ａ」により接続し，また，「ワイヤボンドパッド１０ｂ」と「ワイヤボンドパッド５」とを「第２のボンディングワイヤ３Ｂ」により接続することが記載されている。
　そして，上記（１）ウの段落【００１８】及び図５〜６より，「第１のボンディングワイヤ３Ａ」による接続（ボンディング）を行った後に，「第２のボンディングワイヤ３Ｂ」による接続（ボンディング）を行うことが記載されているから，「第１のボンディングワイヤ３Ａ」と「第２のボンディングワイヤ３Ｂ」は，１本のワイヤではなく，別々のワイヤであると解するのが自然である。
　さらに，上記（１）ウには，「第１のボンディングワイヤ３Ａ」と「第２のボンディングワイヤ３Ｂ」を，同一の，すなわち１本のボンディングワイヤとしてもよい旨の記載も示唆もなく，また，当初明細書等の図１〜図７の記載を併せて考慮しても，上記（１）ウ及び当初明細書等の図１〜図７の記載から「第１のボンディングワイヤ３Ａ」と「第２のボンディングワイヤ３Ｂ」を，同一の，すなわち１本のボンディングワイヤとすることが当業者に自明であるという事情も窺えない。
　そうすると，上記（１）ウ及び当初明細書等の図１〜図７には，補正前の請求項１及び補正後の請求項１に係る発明のような「前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが、
１本の
　してみると，「
１本の
略垂直に
エ　そして，上記イ及びウにおいて検討した以外の箇所の記載を参照しても，「前記ボンディングワイヤは、前記電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び
略垂直に
オ　以上より，補正事項は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入するものといわざるを得ないから，補正事項による補正は，当初明細書等に記載された事項の範囲内においてされたものであるとは認められない。 
 　 
（３）小括 
　以上のとおり，本件補正における補正事項による補正は，当初明細書等に記載された事項の範囲内においてされたものであるとは認められないから，本件補正は，当初明細書等に記載された事項の範囲内においてされたものとはいえず，特許法第１７条の２第３項に規定に違反するものと認める。 
 　 
４　むすび 
　したがって，本件補正は，特許法第１７条の２第３項の規定に違反するから，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
  　 
第３　本願発明の新規性及び容易想到性について 
 　 
１　本願発明について 
　平成２６年１２月１日に提出された手続補正書による手続補正は前記のとおり却下され，また，平成２６年７月８日に提出された手続補正書による手続補正は原査定と同日に起案の補正の却下の決定により却下されているので，本願の請求項１〜４に係る発明は，平成２６年３月１４日に提出された手続補正書に記載されたとおりのものであり，その請求項１の記載は，再掲すると次のとおりである。（以下，本願の請求項１に係る発明を「本願発明」という。） 
「【請求項１】 
　配線基板と、
　前記配線基板上に実装された半導体チップと、
　前記半導体チップの前記配線基板に実装される面とは反対の上面中央に第１の方向に沿って形成された複数の電極パッドと、
　前記複数の電極パッドに対応して前記配線基板上に形成され、前記半導体チップの辺に対向するように前記第１の方向に配列された複数のワイヤボンドパッドと、を有し、
　前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが、１本のボンディングワイヤを介して接続されていることを特徴とする半導体装置。」 
 　 
２　引用発明 
（１）引用文献の記載と引用発明 
ア　原査定の拒絶の理由に引用された，本願出願日前に日本国内において頒布された刊行物である，特開２００１−１８５５７６号公報（以下「引用文献」という。）には，図面とともに，次の記載がある。（当審注．下線は当審において付加した。以下同じ。） 
（ア）「【０００１】
【発明の属する技術分野】
本発明は、半導体装置
【０００２】
【従来の技術】例えば、１２８Ｍ（メガ）のＳＤＲＡＭ（シンクロナス・ダイナミックＲＡＭ）・ＩＣを構成する手段として、６４メガのＳＤＲＡＭが作り込まれた半導体ペレットを二個、配線基板に機械的かつ電気的に接続して一つのパッケージに構成する方法が、考えられる。
【０００３】さらに、その１２８ＭのＳＤＲＡＭ・ＩＣのパッケージを薄い表面実装形パッケージに構成したい場合にはＢＧＡに構成することが、考えられる。
【０００４】なお、ＢＧＡを述べてある例としては、株式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩパッケージング技術（下）」Ｐ１７３〜Ｐ１７４がある。
【０００５】
【発明が解決しようとする課題】前記した１２８ＭのＳＤＲＡＭ・ＩＣにおいては、従来のＢＧＡのＲＡＭ・ＩＣの場合と同様に配線したのでは次のような問題点があることが本発明者によって明らかにされた。第一に、電源電位用パッドと接地電位用パッドとを配線基板の両側に振り分けた場合には信号線のボンディングワイヤにおけるインダクタンスの偏りが発生する。第二に、二つの半導体ペレットの電源を共用した場合には同時動作時のノイズの合成時間が早いため、ピークノイズが大きくなる。第三に、配線基板に形成された配線の疎密が発生するため、設計幅が同一であっても仕上がり線幅に相違が発生したり、反りが発生したりする。
【０００６】
本発明の目的は、前記問題点を回避することができる半導体装置を提供することにある
（イ）「【００１１】
【発明の実施の形態】以下、本発明の一実施の形態を図面に即して説明する。
【００１２】本実施形態において、
本発明に係る半導体装置は
【００１３】図３および図４に示されているように、ＢＧＡを備えたＩＣ（以下、ＢＧＡ・ＩＣという。）１のＢＧＡ２はガラス含浸エポキシ樹脂によって形成されたコア４を核とする配線基板３を備えており、コア４は長方形の平板形状に形成されている。コア４の半導体ペレットがボンディングされる側の第一主面は、コントロール・アドレス・エリア（以下、制御部という。）５と、メモリーエリア（以下、メモリー部という。）６とに長軸に平行に仮想的に二分割されている。コア４の第一主面における短辺側両端部および中央部には四列のパッド配列ライン部７がそれぞれ設定されており、
各パッド配列ライン部７には長方形の平板形状に形成された信号線用パッド８が複数個ずつ配置されている
【００１４】そして、左端側パッド配列ライン部７と中央部の左側パッド配列ライン部７との間のエリアによって、一方の半導体ペレットを搭載するための左側搭載部Ｌが設定されており、右端側パッド配列ライン部７と中央部の右側パッド配列ライン７との間のエリアによって、他方の半導体ペレットを搭載するための右側搭載部Ｒが設定されている。
【００１５】
メモリー部６に配置された各信号線用パッド８の両脇には電源電位（本実施形態においては、ＶDDとする。）用パッド９と、接地電位（本実施形態においては、ＶSSとする。）用パッド１０とがそれぞれ配置されており、電源電位用パッド９と接地電位用パッド１０との配置関係は信号線用パッド８を挟んで交互になるようになっている
（ウ）「【００２１】図１、図２および図３に示されているように、コア４の第一主面の上には絶縁被膜であるソルダレジスト２１が第一配線１１や線幅補正用配線１３および反り防止用配線１４を被覆し、かつ、
信号線用パッド８、電源電位用パッド９および接地電位用パッド１０をそれぞれ露出させた状態で被着されている
・・・
【００２４】図１および図２に示されているように、コア４の第二主面には絶縁被膜であるソルダレジスト２１が第二配線１８を被覆し、かつ、信号線用端子１５、電源電位用端子１６および接地電位用端子１７をそれぞれ円形に露出させた状態で被着されている。そして、信号線用端子１５、電源電位用端子１６および接地電位用端子１７には半田バンプ２７がＢＧＡ・ＩＣの組立工程の終わりの段階で、半田ボールを半田付けすることによってそれぞれ突設される。
【００２５】以上のように構成された
配線基板３の第一主面におけるソルダレジスト２１上の左側搭載部Ｌおよび右側搭載部Ｒには、いずれも６４メガのＳＤＲＡＭが作り込まれた二個の半導体ペレット（以下、ペレットという。）２３、２３がボンディング層２２によってそれぞれボンディングされている
【００２６】
図１および図３に示されているように、ペレット２３の信号線用電極パッド（以下、信号線用電極という。）２４ａと信号線用パッド８との間には信号線用ワイヤ２５ａが橋絡されている。ペレット２３の電源電位用電極パッド（以下、電源電位用電極という。）２４ｂと電源電位用パッド９との間には電源電位用ワイヤ２５ｂが橋絡されている。ペレット２３の接地電位用電極パッド（以下、接地電位用電極という。）２４ｃと接地電位用パッド１０との間には接地電位用ワイヤ２５ｃが橋絡されている
【００２７】図２（ａ）に示されているように、配線基板３の上には樹脂封止体２６がトランスファ成形法によって成形されており、樹脂封止体２６によってペレット２３、２３やワイヤ２５ａ、２５ｂ、２５ｃ、信号線用パッド８、電源電位用パッド９および接地電位用パッド１０等は樹脂封止された状態になっている。
【００２８】以上のように構成されたＢＧＡ・ＩＣ１はプリント配線基板に半田バンプ２７側を向けられた状態で当接され、半田バンプ２７群がリフロー半田付けされることにより表面実装される。ＢＧＡ・ＩＣ１の運転に際しては、二個のペレット２３、２３には駆動電力が電源電位用端子１６と接地電位用端子１７、第二配線１８、スルーホール導体２０、第一配線１１、電源電位用ワイヤ２５ｂと接地電位用ワイヤ２５ｃによってそれぞれ供給される。制御信号やアドレス信号および入出力（Ｉ／Ｏ）信号は信号線用ワイヤ２５ａを伝送されて、信号線用電極２４ａと信号線用パッド８との間で交信される。
・・・
【００３０】しかし、本実施形態においては、図１に示されているように、電源電位用パッド９と接地電位用パッド１０とが信号線用パッド８の両脇において交互に配置されているため、信号線用ワイヤ２５ａの相互インダクタンスは最大値が半分に低減される。すなわち、信号線用ワイヤ２５ａと電源電位用ワイヤ２５ｂおよび接地電位用ワイヤ２５ｃとの間の相互インダクタンス値をそれぞれＡ、Ｂと仮定すると、Ａ、Ａ−Ｂ、Ｂの三種類の相互インダクタンス値が発生し、相互インダクタンス値が二倍になる状態を廃止することができるため、最大値が従来例に比べて半分に低減することになる。」
イ　引用発明 
（ア）上記ア（ア）（段落【０００１】及び【０００６】），上記ア（イ）（段落【００１２】及び【００１３】，並びに図３及び図４）より，引用文献には，半導体装置の発明が記載されていることは明らかである。
（イ）上記ア（ウ）（段落【００２５】及び【００２６】，並びに図１及び図３）によれば，配線基板３上にボンディングされた半導体ペレット２３の，配線基板３にボンディングされる面とは反対の上面の中央に，所定の方向に沿って信号線用電極パッド２４ａ，電源電位用電極パッド２４ｂ及び接地電位用電極パッド２４ｃが形成されていることが窺えるから，引用文献に記載の半導体装置は，配線基板３と，配線基板３上にボンディングされた半導体ペレット２３と，半導体ペレット２３の配線基板３にボンディングされる面とは反対の上面中央に所定の方向に沿って形成された複数の電極パッド２４ａ〜２４ｃとを有すると認められる。
（ウ）上記ア（イ）（段落【００１３】〜【００１５】，並びに図３及び図４），上記ア（ウ）（段落【００２１】及び【００２６】，並びに図１〜図３）より，信号線用パッド８，電源電位用パッド９及び接地電位用パッド１０は，（ｉ）半導体ペレット２３に形成された，信号線用電極パッド２４ａ，電源電位用電極パッド２４ｂ及び接地電位用電極パッド２４ｃに，それぞれ対応して配線基板３上に形成されていること，（ｉｉ）半導体ペレット２３の辺に対向するように配置されていること，（ｉｉｉ）信号線用電極パッド２４ａ，電源電位用電極パッド２４ｂ及び接地電位用電極パッド２４ｃの配列方向と同一の方向に配列されていることが窺えるから，引用文献に記載の半導体装置は，複数の電極パッド２４ａ〜２４ｃに対応して配線基板３上に形成され，前記半導体ペレット２３の辺に対向するように複数の電極パッド２４ａ〜２４ｃの配列方向と同一の方向に配列された複数のパッド８〜１０を有すると認められる。
（エ）上記ア（ウ）（段落【００２６】及び，並びに図１及び図３）より，信号線用パッド８と，信号線用パッド８に対応する信号線用電極パッド２４ａとの間には，一本の信号線用ワイヤ２５ａが橋絡されていること，電源電位用パッド９と，電源電位用パッド９に対応する電源電位用電極パッド２４ｂとの間には，一本の電源電位用ワイヤ２５ｂが橋絡されていること，接地電位用パッド１０と，接地電位用パッド１０に対応する接地電位用電極パッド２４ｃとの間には，一本の接地電位用ワイヤ２５ｃが橋絡されていることが窺えるから，引用文献に記載の半導体装置において，複数の電極パッド２４ａ〜２４ｃと，複数の電極パッド２４ａ〜２４ｃに対応するパッド８〜１０とは，それぞれ，１本のワイヤを介して接続されていると認められる。
（オ）上記ア及び上記（ア）〜（エ）より，引用文献には，次の発明（以下「引用発明」という。）が記載されていると認められる。 
「配線基板３と、
　前記配線基板３上にボンディングされた半導体ペレット２３と、
　前記半導体ペレット２３の前記配線基板３にボンディングされる面とは反対の上面中央に所定の方向に沿って形成された複数の電極パッド２４ａ〜２４ｃと、
　前記複数の電極パッド２４ａ〜２４ｃに対応して前記配線基板３上に形成され、前記前記半導体ペレット２３の辺に対向するように前記所定の方向に配列された複数のパッド８〜１０と、を有し、
　前記複数の電極パッド２４ａ〜２４ｃと、該複数の電極パッド２４ａ〜２４ｃに対応するパッド８〜１０とが、１本のワイヤを介して接続されていることを特徴とする半導体装置。」
２　本願発明と引用発明との対比 
（１）引用発明における「配線基板３」，「ボンディングされた」「半導体ペレット２３」，「所定の方向」，「複数の電極パッド２４ａ〜２４ｃ」，「複数のパッド８〜１０」，及び「ワイヤ」は，それぞれ，本願発明の「配線基板」，「実装された」「半導体チップ」，「第１の方向」，「複数の電極パッド」，「複数のワイヤボンドパッド」，及び「ボンディングワイヤ」に相当するといえる。 
　 
（２）そうすると，本願発明と引用発明とは，以下の点で一致する。
　配線基板と、
　前記配線基板上に実装された半導体チップと、
　前記半導体チップの前記配線基板に実装される面とは反対の上面中央に第１の方向に沿って形成された複数の電極パッドと、
　前記複数の電極パッドに対応して前記配線基板上に形成され、前記半導体チップの辺に対向するように前記第１の方向に配列された複数のワイヤボンドパッドと、を有し、
　前記電極パッドと、該電極パッドに対応する前記ワイヤボンドパッドとが、１本のボンディングワイヤを介して接続されていることを特徴とする半導体装置。 
　以上によれば，本願発明と引用発明との間に構成上の差違はないから，本願発明は，引用文献に記載された発明である。　 
３　まとめ 
　以上のとおり，本願発明は，引用文献に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。 
　また，仮に，本願発明と引用発明との間に構成上の差違があると認められたとしても，当該構成上の差違は，格別なものとは認められないので，本願発明は，特許法第２９条第２項の規定により，特許を受けることができない。
第４　結言 
　以上検討したとおり，本願の請求項１に係る発明は，特許法第２９条第１項第３号に該当し特許を受けることができない，又は，同法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。 
 　 
　よって，結論のとおり審決する。