【手続補正書】
【提出日】令和2年4月7日(2020.4.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
出力電圧信号を制御するためのＤＣ−ＤＣコンバータ回路であって、
入力電圧ノードとスイッチングノードとの間に結合され、第１のスイッチング制御信号に従って動作可能である第１のスイッチングデバイスと、
前記スイッチングノードと基準電圧ノードとの間に結合され、第２のスイッチング制御信号に従って動作可能である第２のスイッチングデバイスと、
前記基準電圧ノードの基準電圧に関連して第１の供給電圧を提供するための第１の供給電圧ノードと、
前記スイッチングノードに関連して第２の供給電圧を提供するために、ダイオードを介して前記第１の供給電圧ノードに接続される第２の供給電圧ノードと、
前記スイッチングノードに参照化されて前記第２の供給電圧によって電力供給される第１のドライバ回路であって、第１のドライバ信号に従って前記第１のスイッチング制御信号を提供する、前記第１のドライバ回路と、
前記第１の供給電圧によって電力供給される第２のドライバ回路であって、第２のドライバ信号に従って前記第２のスイッチング制御信号を提供する、前記第２のドライバ回路と、
前記基準電圧ノードに参照化されて前記第１の供給電圧によって電力供給される制御回路であって、フィードバック信号に従って出力電圧信号をレギュレートするために前記第１及び第２のドライバ信号を提供し、レベルシフトされたコンパレータ信号に従って前記第２のスイッチングデバイスのターンオフと前記第１のスイッチングデバイスのターンオンとの間の遅延時間を調整する、前記制御回路と、
前記スイッチングノードに参照化されて前記第２の供給電圧によって電力供給され、前記第１のドライバ信号の第１のエッジに応答して前記スイッチングノードのスイッチングノード電圧をサンプリングし、閾値電圧が前記スイッチングノード電圧より小さいことを示す第１の状態と、前記閾値電圧が前記スイッチングノード電圧より大きいことを示す第２の状態とを有するコンパレータ信号を生成するコンパレータ回路であって、
前記第１のドライバ信号を受信するために前記制御回路に接続されるクロック入力と、前記スイッチングノードに参照化される前記コンパレータ信号を提供するための出力とを含むクロックドコンパレータ回路と、
前記コンパレータ信号を受信するために前記クロックドコンパレータ回路に接続される入力と、前記基準電圧ノードに参照化される前記レベルシフトされたコンパレータ信号を提供するための出力とを含むレベルシフト回路と、
を含む、前記コンパレータ回路と、
を含む、ＤＣ−ＤＣコンバータ回路。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータ回路であって、
前記クロックドコンパレータ回路が、
前記閾値電圧を受け取るように結合される第１の入力と、前記スイッチングノードと結合される第２の入力とを含む差動対回路と、
前記第１のドライバ信号の前記第１のエッジに応答して前記差動対回路を前記第２の供給電圧ノードに選択的に結合する第１のトランジスタと、
前記差動対回路に結合されるＣＭＯＳラッチ回路であって、前記第１のドライバ信号の前記第１のエッジに応答して前記差動対回路の状態を表すラッチ出力電圧信号を提供するための出力を含む、前記ＣＭＯＳラッチ回路と、
を含む、ＤＣ−ＤＣコンバータ回路。
【請求項３】
請求項２に記載のＤＣ−ＤＣコンバータ回路であって、
前記クロックドコンパレータ回路が、
前記ラッチ出力電圧信号を受信するための入力と、前記第１のドライバ信号の第２のエッジによってクロックされて前記スイッチングノードに参照化される前記コンパレータ信号を提供するための出力とを含むフリップフロップを更に含む、ＤＣ−ＤＣコンバータ回路。
【請求項４】
請求項２に記載のＤＣ−ＤＣコンバータ回路であって、
前記レベルシフト回路が、前記基準電圧ノードに参照化され、前記第２の供給電圧ノードによって電力供給される、ＤＣ−ＤＣコンバータ回路。
【請求項５】
請求項１に記載のＤＣ−ＤＣコンバータ回路であって、
前記制御回路が、前記第１の状態を示す先行する制御サイクルにおける前記コンパレータ信号に応答して所与の制御サイクルにおける前記遅延時間を減少させ、前記第２の状態を示す前記先行する制御サイクルにおける前記コンパレータ信号に応答して前記所与の制御サイクルにおける前記遅延時間を増加させるように配置される、ＤＣ−ＤＣコンバータ回路。
【請求項６】
請求項１に記載のＤＣ−ＤＣコンバータ回路であって、
前記制御回路と前記コンパレータ回路とが単一の集積回路に製作される、ＤＣ−ＤＣコンバータ回路。
【請求項７】
請求項６に記載のＤＣ−ＤＣコンバータ回路であって、
前記第１のドライバ回路と前記第２のドライバ回路とが前記集積回路に製作される、ＤＣ−ＤＣコンバータ回路。
【請求項８】
請求項７に記載のＤＣ−ＤＣコンバータ回路であって、
前記第１のスイッチングデバイスと前記第２のスイッチングデバイスとが前記集積回路に製作される、ＤＣ−ＤＣコンバータ回路。
【請求項９】
請求項７に記載のＤＣ−ＤＣコンバータ回路であって、
負荷において前記出力電圧信号を制御するためのバックコンバータを形成するために前記スイッチングノードと前記負荷との間に接続されるインダクタを更に含む、ＤＣ−ＤＣコンバータ回路。
【請求項１０】
ＤＣ−ＤＣコンバータの出力電圧信号を制御するために、入力電圧ノードと基準電圧ノードとの間に結合される第１及び第２のスイッチングデバイスを動作させるためのＤＣ−ＤＣコントローラであって、
前記基準電圧ノードの基準電圧に関連して第１の供給電圧を提供するための第１の供給電圧ノードと、
前記第１の供給電圧ノードに接続されるアノードと、前記ＤＣ−ＤＣコンバータのスイッチングノードに関連して第２の供給電圧を提供するために第２の供給電圧ノードに接続されるカソードとを含むダイオードと、
前記基準電圧ノードに参照化されて前記第１の供給電圧によって電力供給される制御回路であって、前記出力電圧信号を制御するために前記第１及び第２のスイッチングデバイスをそれぞれ動作させるために第１及び第２のドライバ信号を提供し、レベルシフトされたコンパレータ信号に従って前記第２のスイッチングデバイスのターンオフと前記第１のスイッチングデバイスのターンオンとの間の遅延時間を調整する、前記制御回路と、
前記スイッチングノードに参照化されて前記第２の供給電圧によって電力供給され、前記第１のドライバ信号の第１のエッジに応答して前記第１のスイッチングデバイスに接続される前記スイッチングノードのスイッチングノード電圧をサンプリングし、閾値電圧が前記スイッチングノードのスイッチングノード電圧より小さいことを示す第１の状態と、前記閾値電圧が前記スイッチングノード電圧より大きいことを示す第２の状態とを有するコンパレータ信号を生成するコンパレータ回路であって、
前記第１のドライバ信号を受信するために前記制御回路に接続されるクロック入力と、前記スイッチングノードに参照化される前記コンパレータ信号を提供するための出力とを含むクロックドコンパレータ回路と、
前記コンパレータ信号を受信するための入力と、前記基準電圧ノードに参照化される前記レベルシフトされたコンパレータ信号を提供するための出力とを含むレベルシフト回路と、
を含む、前記コンパレータ回路と、
を含む、ＤＣ−ＤＣコントローラ。
【請求項１１】
請求項１０に記載のＤＣ−ＤＣコントローラであって、
前記クロックドコンパレータ回路が、
前記閾値電圧を受信するように結合される第１の入力と、前記スイッチングノードと結合される第２の入力とを含む差動対回路と、
前記第１のドライバ信号の前記第１のエッジに応答して、前記差動対回路を前記第２の供給電圧ノードに選択的に結合する第１のトランジスタと、
前記差動対回路に結合されるＣＭＯＳラッチ回路であって、前記第１のドライバ信号の前記第１のエッジに応答して前記差動対回路の状態を表すラッチ出力電圧信号を提供するための出力を含む、前記ＣＭＯＳラッチ回路と、
を含む、ＤＣ−ＤＣコントローラ。
【請求項１２】
請求項１１に記載のＤＣ−ＤＣコントローラであって、
前記ラッチ出力電圧信号を受信するための入力と、前記第１のドライバ信号の第２のエッジによってクロックされて前記スイッチングノードに参照化される前記コンパレータ信号を提供するための出力とを含むフリップフロップを更に含む、ＤＣ−ＤＣコントローラ。
【請求項１３】
請求項１１に記載のＤＣ−ＤＣコントローラであって、
前記レベルシフト回路が、前記基準電圧ノードに参照化され、前記第２の供給電圧ノードによって電力供給される、ＤＣ−ＤＣコントローラ。
【請求項１４】
請求項１０に記載のＤＣ−ＤＣコントローラであって、
前記制御回路が、前記第１の状態を示す先行する制御サイクルにおける前記コンパレータ信号に応答して所与の制御サイクルにおける前記遅延時間を減少させ、前記第２の状態を示す前記先行する制御サイクルにおける前記コンパレータ信号に応答して前記所与の制御サイクルにおける前記遅延時間を増加させるように配置される、ＤＣ−ＤＣコントローラ。
【請求項１５】
集積回路（ＩＣ）であって、
基準電圧ノードの基準電圧に関連して第１の供給電圧ノードに第１の供給電圧を提供するための電源と、
前記第１の供給電圧ノードに接続されるアノードと、ＤＣ−ＤＣコンバータのスイッチングノードに関連して第２の供給電圧を提供するために第２の供給電圧ノードに接続されるカソードとを含むダイオードと、
前記基準電圧ノードに参照化されて前記第１の供給電圧によって電力供給される制御回路であって、前記ＤＣ−ＤＣコンバータの出力電圧信号を制御するためにハイサイド及びローサイドのスイッチングデバイスをそれぞれ動作させるために第１及び第２のドライバ信号を提供し、レベルシフトされたコンパレータ信号に従って前記ローサイドスイッチングデバイスのターンオフと前記ハイサイドスイッチングデバイスのターンオンとの間の遅延時間を調整する、前記制御回路と、
スイッチングノードに参照化されて前記第２の供給電圧によって電力供給され、前記第１のドライバ信号の第１のエッジに応答して前記スイッチングノードのスイッチングノード電圧をサンプリングし、閾値電圧が前記スイッチングノード電圧より小さいことを示す第１の状態と、前記閾値電圧が前記スイッチングノード電圧より大きいことを示す第２の状態とを有するコンパレータ信号を生成するコンパレータ回路であって、
前記第１のドライバ信号を受信するために前記制御回路に接続されるクロック入力と、前記スイッチングノードに参照化される前記コンパレータ信号を提供するための出力とを含むクロックドコンパレータ回路と、
前記コンパレータ信号を受信するための入力と、前記基準電圧ノードに参照化される前記レベルシフトされたコンパレータ信号を提供するための出力とを含むレベルシフト回路と、
を含む、前記コンパレータ回路と、
を含む、集積回路。
【請求項１６】
請求項１５に記載のＩＣであって、
前記スイッチングノードに参照化されて前記第２の供給電圧によって電力供給される第１のドライバ回路であって、前記第１のドライバ信号に従って前記ハイサイドスイッチングデバイスを動作させるために第１のスイッチング制御信号を提供する、前記第１のドライバ回路と、
前記基準電圧ノードに参照化されて前記第１の供給電圧によって電力供給される第２のドライバ回路であって、前記第２のドライバ信号に従って前記ローサイドスイッチングデバイスを動作させるために第２のスイッチング制御信号を提供する、前記第２のドライバ回路と、
を更に含む、ＩＣ。
【請求項１７】
請求項１６に記載のＩＣであって、
前記ハイサイドスイッチングデバイスと前記ローサイドスイッチングデバイスとが前記ＩＣに製作される、ＩＣ。
【請求項１８】
請求項１５に記載のＩＣであって、
前記クロックドコンパレータ回路が、
前記閾値電圧を受信するように結合される第１の入力と、前記スイッチングノードと結合される第２の入力とを含む差動対回路と、
前記第１のドライバ信号の前記第１のエッジに応答して前記差動対回路を前記第２の供給電圧ノードに選択的に結合する第１のトランジスタと、
前記差動対回路に結合されるＣＭＯＳラッチ回路であって、前記第１のドライバ信号の前記第１のエッジに応答して前記差動対回路の状態を表すラッチ出力電圧信号を提供するための出力を含む、前記ＣＭＯＳラッチ回路と、
を含む、ＩＣ。
【請求項１９】
請求項１５に記載のＩＣであって、
前記レベルシフト回路が、前記基準電圧ノードに参照化され、前記第２の供給電圧ノードによって電力供給される、ＩＣ。
【請求項２０】
請求項１５に記載のＩＣであって、
前記制御回路が、前記第１の状態を示す先行する制御サイクルにおける前記コンパレータ信号に応答して所与の制御サイクルにおける前記遅延時間を減少させ、前記第２の状態を示す前記先行する制御サイクルにおける前記コンパレータ信号に応答して前記所与の制御サイクルにおける前記遅延時間を増加させるように配置される、ＩＣ。