【事件の表示】
　特願２０１０−２８４０８０「高周波スイッチ回路および高周波スイッチ回路の制御方法」拒絶査定不服審判事件〔平成２４年　７月１２日出願公開、特開２０１２−１３４６９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２２年１２月２１日の出願であって，平成２７年３月４日付けで拒絶査定がなされ，これに対し，同年６月８日に拒絶査定に対する審判請求がなされると同時に手続補正書が提出され，同年８月３日付けで審査官が作成した前置報告書に対して，同年１０月６日に上申書が提出されたものである。
第２　補正却下の決定
［補正却下の決定の結論］
　平成２７年６月８日に提出された手続補正書による手続補正を却下する。
［理由］
１．本願発明と補正後の発明
　平成２７年６月８日に提出された手続補正書による手続補正（以下，「本件補正」という。）は，平成２６年１０月２２日に提出された手続補正書の特許請求の範囲の請求項１に記載された，
「　基準クロック信号を生成する発振手段と，
　前記基準クロック信号を分周して前記基準クロック信号よりも周波数が低い低速クロック信号を生成する分周手段と，
　所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と，
　前記クロック選択用パルス信号がアクティブのとき前記基準クロック信号を選択する一方で，前記クロック選択用パルス信号がアクティブではないとき前記低速クロック信号を選択するクロック選択手段と，
　前記クロック選択手段で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と，
　前記所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備えるスイッチング手段と，
　を有する，高周波スイッチ回路。」
という発明（以下，「本願発明」という。）を，本件補正に係る手続補正書の特許請求の範囲の請求項１に記載された，
「　基準クロック信号を生成する発振手段と，
　前記基準クロック信号を分周して前記基準クロック信号よりも周波数が低い低速クロック信号を生成する分周手段と，
　所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と，
　前記クロック選択用パルス信号がアクティブのとき前記基準クロック信号を選択する一方で，前記クロック選択用パルス信号がアクティブではないとき前記低速クロック信号を選択するクロック選択手段と，
　前記クロック選択手段で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と，
　前記所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備えるスイッチング手段と，を有
し，
　
前記スイッチ素子は，前記オフ状態のとき，オン電圧が印加されることによりオン状態へ移行を開始する，
という発明（以下，「補正後の発明」という。）に補正することを含むものである。
２．補正の適否
（１）新規事項の有無，補正の目的要件，シフト補正の有無
　上記補正の内容は，「スイッチ素子」が「前記オフ状態のとき，オン電圧が印加されることによりオン状態へ移行を開始する」ものであることを特定するものである。
　そうしてみると，上記補正は本件発明の構成要素である「スイッチ素子」の構成をさらに限定する補正であるから，特許請求の範囲の減縮を目的とする補正に該当する。
　また，上記補正の内容は，本願の願書に最初に添付した明細書【００７０】及び【００７１】段落に記載された事項であるから，上記補正は，願書に最初に添付した明細書，特許請求の範囲又は図面の範囲内においてなされた補正である。
　したがって，上記補正は，特許法第１７条の２第３項（新規事項），及び同法第１７条の２第５項第２号（補正の目的）の規定に適合している。また，特許法第１７条の２第４項（シフト補正）の規定に違反しないことも明らかである。
（２）独立特許要件
　上記補正は，特許請求の範囲の減縮を目的とするものであるから，補正後の発明が特許出願の際に独立して特許を受けることができるものであるのかどうかについて，以下に検討する。
［補正後の発明］
　上記「１．本願発明と補正後の発明」の項において，「補正後の発明」として認定したとおりである。
［引用発明］
　原査定の拒絶理由に引用された特開２０１０−２４６０８１号公報（以下，「引用例」という。）には，「スイッチ回路」に関して，図面とともに以下の事項が記載されている。
ア．「【技術分野】
【０００１】
　本発明は，スイッチ回路に関し，特にＤＣ−ＤＣ変換部を内蔵したスイッチ回路に関する。
【背景技術】
【０００２】
　近年の移動体通信端末は高機能化に伴い，構成素子の小型化と低消費電流化が求められている。また，マルチバンド化が進んでおり，移動体通信端末内には複数の送信回路と受信回路を設けており，それらとアンテナの接続を切り替えるためにアンテナスイッチが用いられている。アンテナスイッチに求められる重要特性として，挿入損失やスイッチのポート間のアイソレーションなどがあるが，その他に歪み特性がある。
【０００３】
　例えば，ＦＥＴでスイッチを構成する場合，歪み特性を上げるためには動作電圧を上げるなどの方法がある。そのため，スイッチ回路にＤＣ−ＤＣ変換回路などの電源部を搭載し，動作電圧を内部で昇圧するスイッチ回路が増えてきている。
　また，低消費電流化のために，半導体スイッチ集積回路にＤＣ−ＤＣ変換回路を制御する端子を設け，低歪みが必要である例えば大信号の送信時のみＤＣ−ＤＣ変換回路を動作させることができるような構成が提案されている（例えば，特許文献１参照）。」（２頁４８行〜３頁１５行）
イ．「【００６３】
  すなわち、スイッチ回路８１ｂにおいては、図１に表したスイッチ回路８１のスイッチ部１０、ＤＣ−ＤＣ変換部４０を、それぞれスイッチ部１０ｂ、ＤＣ−ＤＣ変換部４０ｂに置き換えて構成されている。ＤＣ−ＤＣ変換部４０ｂにおいては、出力電流を蓄電するコンデンサＣｐ及びドライバ部２０へ入力される電圧が所定の範囲を超えないようにするクランプ回路５１が追加されている。」(１１頁１５〜２０行)
ウ．「【００９４】
　後段レベルシフタ２２は，初段レベルシフタ２１の出力信号を入力とする。高電位電源端子７２には，初段レベルシフタ２１と同様正の電圧ＶＰとして，例えば３．５Ｖが供給される。また，低電位電源端子７２ａには，負電圧Ｖｎとして，例えば−１．５Ｖが供給されるとする。
【００９５】
　例えば，ラインＬ１がローレベル（０Ｖ），ラインＬ２がハイレベル（３．５Ｖ）とすると，出力端子ＯＵＴＡの電位は，正の電圧ＶＰと等しい３．５Ｖになり，出力端子ＯＵＴＢの電位は，負電圧Ｖｎと等しい−１．５Ｖになる。したがって，オン電位Ｖｏｎとして３．５Ｖを，オフ電位Ｖｏｆｆとして−１．５Ｖを，図９に示すスイッチ部１０ｂのスルーＦＥＴ，シャントＦＥＴのゲートに供給することができ，スイッチ部１０ｂが駆動される。
【００９６】
　すなわち，初段レベルシフタ２１は，入力のハイレベルがＶｄｄ，ローレベルが０Ｖである差動入力信号を，ハイレベルが正の電圧ＶＰ，ローレベルが０Ｖの差動信号に電圧変換する。また後段レベルシフタ２２は，その出力レベルをハイレベルが正の電圧ＶＰ，ローレベルが負電圧Ｖｎに変換する。
【００９７】
　従って，レベルシフタ２３は，入力のハイレベルがＶｄｄ，ローレベルが０Ｖである差動入力信号を，ハイレベルが正の電圧ＶＰ，ローレベルが負電圧Ｖｎの差動信号に電圧変換する。
　負電圧Ｖｎが接地電位の場合は，レベルシフタ２３は，ハイレベルがＶｄｄ，ローレベルが０Ｖの差動入力信号を，ハイレベルが正の電圧ＶＰ，ローレベルが０Ｖの差動出力信号に変換する。なお，負電圧Ｖｎが接地電位の場合は，後段レベルシフタ２２はなくてもよく，ラインＬ１，Ｌ２を差動出力とすることができる。
【００９８】
　図１２は，オシレータ及びチャージポンプの構成を例示する回路図である。
　図１２に表したように，チャージポンプ４２ｂは，高電位電源端子７２と接地との間に直列接続した複数のダイオードと，各ダイオード間とオシレータ４１ｂの出力である差動クロックＣＬＫ，ＣＬＫ−とに接続された複数のコンデンサを有する。
　差動クロックＣＬＫ，ＣＬＫ−によるコンデンサの電荷の蓄積，移動により高電位電源端子７２に正の電圧ＶＰが生成される。
【００９９】
　オシレータ４１ｂは，リングオシレータ，バッファ，ＮＭＯＳ Ｎ１，抵抗Ｒ１，Ｒ２などで構成される。リングオシレータは，カレントミラー負荷のＣＭＯＳインバータ３段で構成されている。また，ＣＭＯＳインバータの段間には，遅延時間を大きくするためにコンデンサが接地との間に接続されている。リングオシレータの出力は，カレントミラー負荷のＣＭＯＳインバータ２段のバッファに入力され，差動クロックＣＬＫ，ＣＬＫ−が出力される。
【０１００】
　差動クロックＣＬＫ，ＣＬＫ−の周波数が高くなると，チャージポンプ４２ｂの出力電流も上昇する。また，差動クロックＣＬＫ，ＣＬＫ−を供給するバッファの電流駆動能力が上昇すると，チャージポンプ４２ｂの出力電流も上昇する。
　カレントミラーの基準側には，抵抗Ｒ２が挿入されている。また，抵抗Ｒ２の両端には，直列接続したＮＭＯＳ Ｎ１及び抵抗Ｒ１が接続されている。ＮＭＯＳ Ｎ１のゲートには，電源制御信号Ｖｍｏｄｅが入力される。」（１５頁９行〜１６頁４行）
エ．「【０１３７】
　図１８は，本発明の実施形態に係るスイッチ回路の他の構成を例示するブロック図である。
　図１８に表したように，スイッチ回路８１ｃにおいては，ＤＣ−ＤＣ変換部４０ｃが負電圧Ｖｎを生成するチャージポンプ４２ｃをさらに有する点が，図８に表したスイッチ回路８１ｂと相違する。なお，チャージポンプ４２ｃの出力には，クランプ回路５２とコンデンサＣｎが接続されている。
【０１３８】
　図１９は，オシレータ及びチャージポンプの構成を例示する回路図である。
　図１９に表したように，オシレータ４１ｂ，チャージポンプ４２ｂについては，図１２に表したリングオシレータ４１ｂ，チャージポンプ４２ｂと同様である。また，チャージポンプ４２ｃは，低電位電源７２ａに負電圧Ｖｎを出力する。チャージポンプ４２ｃは，ダイオードの向きが逆であることと段数が少ないこと以外は，チャージポンプ４２ｂと同様である。
【０１３９】
　リングオシレータ４１ｂは，図１２に表したものと同様であり，チャージポンプ４２ｂ，４２ｃの出力電流は，電源制御信号Ｖｍｏｄｅが”０”の第２の状態のときは，それぞれ消費電流の小さい状態となっている。また，電源制御信号Ｖｍｏｄｅが”１”の第１の状態のときは，それぞれ第２の状態のときよりも大きい出力電流となる。
【０１４０】
　図２０は，図１８に表したスイッチ回路８１ｃの主要な信号のタイミングチャートである。
　図２０においては，スイッチ回路８１ｃの主要な信号，図２０（ａ）端子切替信号Ｖｃ，図２０（ｂ）電源制御信号Ｖｍｏｄｅ，図２０（ｃ）チャージポンプ４２ｂの出力電流Ｉｐ，図２０（ｄ）チャージポンプ４２ｃの出力電流Ｉｎ，図２０（ｅ）ＤＣ−ＤＣ変換部の消費電流Ｉｄｄ，図２０（ｆ）ドライバ部入力正電圧（高電位電源電圧）ＶＰ，図２０（ｇ）ドライバ部入力負電圧（低電位電源電圧）Ｖｎのタイミングチャートを表している。
【０１４１】
　図２０（ａ）に表したように，時間Ｔ＜０で，端子切替信号Ｖｃ＝４＝”１００”の状態である。つまり，スイッチ部１０ｂは，時間Ｔ＜０で，第１の端子Ｐ１０を第２の端子Ｐ０５に接続した状態である。
　また，図２０（ｂ）に表したように，時間Ｔ＜０で，端子切替信号Ｖｃに変化がないため，電源制御信号Ｖｍｏｄｅは，”０”である。
【０１４２】
　図２０（ｃ）〜（ｄ）に表したように，時間Ｔ＜０で，チャージポンプ４２ｂ，４２ｃの出力電流ＩＰ，Ｉｎは，それぞれＩＰ＝Ｉ２，Ｉｎ＝Ｉｎ２で一定ある。チャージポンプ４２より供給されるドライバ部２０の電源電圧ＶＰ，Ｖｎも，ＶＰ＝Ｖ１，Ｖｎ＝Ｖｎ１で一定である。そのため，ＤＣ−ＤＣ変換部の消費電流ＩｄｄもＩｄｄ＝Ｉｄｄ２の低消費電流の状態で一定である。
【０１４３】
　このように，時間Ｔ＜０においては，外部から入力される端子切替信号Ｖｃ＝４に応じて第１の端子Ｐ１０と第２の端子Ｐ０５とが接続され，安定した状態となっている。また，チャージポンプ４２ｂ，４２ｃはそれぞれ定常状態の電流Ｉ２，Ｉｎ２を出力しており，ＤＣ−ＤＣ変換部４０ｃは第２の状態である。つまり，スイッチ回路８１ｃは低消費電流の状態になっている。
【０１４４】
　この状態より，時間Ｔ＝０において，第１の端子Ｐ１０を第２の端子Ｐ０５から，例えば第２の端子Ｐ０１に接続を切替えた場合を考える。図２０（ａ）に表したように，外部から入力する端子切替信号Ｖｃが，Ｔ＝０でＶｃ＝４＝”１００”からＶｃ＝０＝”０００”に変化した場合である。
【０１４５】
　デコーダ部３０は，端子切替信号Ｖｃをデコードしてドライバ部２０にスイッチ制御信号を出力する。ドライバ部２０は，スイッチ制御信号を入力してスイッチ駆動信号を生成しスイッチ部１０ｂに出力する。
【０１４６】
　このとき，図２０（ｂ）〜（ｅ）に表したように，電源制御信号Ｖｍｏｄｅが”０”から”１”に変化し，チャージポンプ４２ｂ，４２ｃの出力電流は，ＩＰ＝Ｉ２からＩ１に，Ｉｎ＝Ｉｎ２からＩｎ１にそれぞれ変化する。ＤＣ−ＤＣ変換部の消費電流Ｉｄｄも，Ｉｄｄ＝Ｉｄｄ２からＩｄｄ１に変化する。すなわち，負荷変動に対する応答の早い第１の状態であり，消費電流が大きい状態である。
【０１４７】
　図２０（ｆ）に表したように，ドライバ部２０の高電位電源電圧ＶＰは，時間Ｔ＝０でスイッチ部１０のスイッチ素子が切替わるため，降下する。同様に，低電位電源電圧Ｖｎは，時間Ｔ＝０で上昇する（図２０（ｇ））。
【０１４８】
　このとき，図２０（ｂ）〜（ｅ）に表したように，電源制御信号Ｖｍｏｄｅが”１”のため，チャージポンプ４２ｂ，４２ｃの出力電流ＩＰ，Ｉｎは，それぞれ電流Ｉ１，Ｉｎ１に切り替わっている。降下した電圧ＶＰを所定時間内に定常状態の電圧に戻すようにチャージポンプ４２ｂのコンデンサに電荷がチャージされる。同様に，上昇した電圧Ｖｎを所定期間内に定常状態の電圧に戻すように，チャージポンプ４２ｃのコンデンサに電荷がチャージされる。このため，ＤＣ−ＤＣ変換部の消費電流Ｉｄｄは，電源制御信号Ｖｍｏｄｅが”１”の間は，Ｉｄｄ１に増えることになる。
【０１４９】
　すなわち，電源制御信号Ｖｍｏｄｅが”１”の間，ＤＣ−ＤＣ変換部４０ｃは負荷変動に対する応答の早い第１の状態となっている。この第１の状態におけるチャージポンプ４２ｂ，４２ｃの出力電流はＩＰ＝Ｉ１，Ｉｎ＝Ｉｎ１である。
　図２０（ｆ），図２０（ｇ）に表したように，比較例のスイッチ回路と同様に，ドライバ部２０の電源電圧ＶＰ，Ｖｎは数〜数十μｓで定常状態の電圧に戻る。
【０１５０】
　電源制御部６０は，このドライバ部２０の電源電圧ＶＰ，Ｖｎが定常状態に戻る時間を第１の時間Ｔ１として，第１の時間Ｔ１の経過後に電源制御信号Ｖｍｏｄｅが”１”から”０”に戻るように制御する（図２０（ｂ））。
　電源制御信号Ｖｍｏｄｅが”０”になると，チャージポンプ４２ｂ，４２ｃの出力電流ＩＰ，Ｉｎは，再び電流Ｉ２，Ｉｎ２に戻り，ＤＣ−ＤＣ変換部の消費電流Ｉｄｄも低消費電流Ｉｄｄ１２に戻る。
【０１５１】
　以下，Ｔ＞Ｔ１は，再び第２の時間Ｔ２として，低消費電流の状態となる。このとき，チャージポンプ４２ｂ，４２ｃのコンデンサにはスイッチ素子を切替えるために放出した電荷がすでにチャージされているために，チャージポンプ４２ｂ，４２ｃの出力電流ＩＰ＝Ｉ２，Ｉｎ＝Ｉｎ２の第２の状態となっても動作に問題がない。
【０１５２】
　このように，スイッチ回路８１ｃにおいては，第１の状態のときのチャージポンプの出力電流を，電源制御部６０のない場合のチャージポンプの出力電流と等しく設定できる。
　そのため，スイッチ回路８１ｃにおいては，電源制御部６０のない場合のスイッチ回路に対し，端子切り替え動作時以外の定常状態では低消費電流に抑える事が可能となる。
【０１５３】
　例えば，ＵＭＴＳ／ＧＳＭデュアルモードの携帯電話端末において，スイッチ回路８１ｂを使用した場合には，ＵＭＴＳモードでは待ち受け中，通話中ともにハンドオーバする時だけ第１の端子と接続する第２の端子の切替えが実施される。また，ＧＳＭでは通話中は送信と受信で端子切替が発生するため常時，待ち受け中はハンドオーバする時だけ端子切替が実施される事となる。すなわち，スイッチ回路８１ｃとしては，低消費電流の第２の状態が定常的である。
【０１５４】
　このように，スイッチ回路８１ｃによれば，外部から入力される端子切替信号が変化して，第１の端子Ｐ１０と接続する第２の端子Ｐ０１〜Ｐ０６が切り替わったときだけ，消費電流の大きい第１の状態となる。また，端子切替後に定常状態に戻った第２の時間は低消費電流の第２の状態に戻るため，低消費電流を実現することができる。
　また，定常状態の第２の状態においては，ドライバ部２０の高電位電源電圧ＶＰ，低電位電源電圧Ｖｎは，電源制御部のないスイッチ回路の電源電圧ＶＰ＝Ｖ１，Ｖｎ＝Ｖｎ１と等しいため，低歪み特性も維持される。
【０１５５】
　従って，スイッチ回路８１ｃを例えば携帯電話端末に用いた場合，低消費電流の第２の状態が定常的であり，携帯電話端末のセットとしての消費電流低減に繋がることになる。
　また，スイッチ回路８１ｃにおいては，スイッチ回路８１ｃが備える電源制御部６０により外部からの端子切替え信号を検出して，第２の状態から第１の状態に動作モードの切り替え制御を行う。そのため，スイッチ回路８１ｃに外部からＤＣ−ＤＣ変換部４０ｂの制御をする端子が不要であり，スイッチ回路８１ｃの端子切替信号とＤＣ−ＤＣ変換部４０ｂを制御する電源制御信号とのタイミングを同期させるなどの制御も不要となる。
【０１５６】
　なお，スイッチ回路８１ｂ及び８１ｃにおいては，第１の状態のときのオシレータ４１ｂの出力電流を，第２の状態よりも大きく設定している。これにより第１の状態のときのチャージポンプ４２ｂ及び４２ｃの出力電流を，第２の状態よりも大きくしている。すなわち，第１の状態のときのＤＣ−ＤＣ変換部４０ｂ及び４０ｃは負荷変動に対する応答が，第２の状態よりも速くなっている。
【０１５７】
　しかし，図４に表したオシレータ４１ａのように，第１の状態のときのオシレータの発振周波数ｆ１を第２の状態よりも高く設定することによっても，第１の状態のときのチャージポンプ４０の出力電流を第２の状態よりも大きくすることができる。すなわち，第１の状態のときのＤＣ−ＤＣ変換部４０の負荷変動に対する応答を第２の状態のときよりも速くすることができる。
【０１５８】
　また，第１の状態のときのオシレータの発振周波数と出力電流とをともに，第２の状態よりも大きく設定することにより，第１の状態のときのチャージポンプの出力電流を第２の状態よりも大きくすることができる。すなわち，第１の状態のときのＤＣ−ＤＣ変換部の負荷変動に対する応答を第２の状態よりも速くすることができる。
【０１５９】
　なお，スイッチ回路８１ｃにおいては，１つの第１の端子Ｐ１０を６つの第２の端子Ｐ０１〜Ｐ０６のいずれか１つと接続させるＳＰ６Ｔの構成を例示して動作を説明した。しかし，本発明は，これに限定されるものではなく，ｎ個（ｎは，２以上）の第２の端子Ｐ０１〜Ｐ０Ｎを備えたＳＰｎＴのスイッチ回路についても同様に構成することができる。
【０１６０】
　また，任意数のｍ個の第１の端子を備えたｍＰｎＴ（m-Pole n-Throw）のスイッチ回路についても同様に構成することができる。
　また，スイッチ回路８１ｃは，図１１において説明したように，正の電源電圧ＶＰと負の電源電圧Ｖｎとを用いてスイッチＦＥＴを駆動することにより，より優れた挿入損失特性や歪み特性を得ることが可能となる。」（２０頁３０行〜２３頁２６行）
　上記摘記事項の記載及び図面，並びにこの分野における技術常識を考慮すると，
ａ．上記摘記事項エ．の【０１３７】段落に「・・・本発明の実施形態に係るスイッチ回路の他の構成を例示する・・・」と記載されているように，【０１３７】ないし【０１６０】段落，及び図１８ないし図２０には，引用例における「本発明の実施形態に係るスイッチ回路の他の構成」（以下，「他の構成」という。）について記載されている。
ｂ．上記摘記事項エ．の【０１３７】ないし【０１３９】段落，及び図１８，１９によれば，引用例における「他の構成」は，オシレータ４１ｂを有している。そして，【０１５７】及び【０１５８】段落の記載によれば，当該オシレータ４１ｂは，第１の状態のときに発振周波数ｆ１で発振し，これは，第２の状態のときの発振周波数ｆ２よりも高く設定されることが記載されている。そして，図１９において，オシレータ４１ｂの出力部分に「ＣＫ」「ＣＫ−」と表記されていることからみてもオシレータ４１ｂの出力はクロック信号であると考えるのが自然である。
　また，【０１３９】段落の「電源制御信号Ｖｍｏｄｅが”０”の第２の状態のときは，・・・。また，電源制御信号Ｖｍｏｄｅが”１”の第１の状態のときは・・・」との記載や，【０１５５】段落の「電源制御部６０により外部からの端子切替え信号を検出して，第２の状態から第１の状態に動作モードの切り替え制御を行う」との記載，及び，【０１４１】ないし【０１５５】段落の動作について書かれた記載を参照すれば，オシレータ４１ｂは電源制御部６０の出力である電源制御信号Ｖｍｏｄｅが”０”のとき第２の状態に，”１”のとき第１の状態に制御されていることは明らかである。
　そうしてみると，引用例の「他の構成」においては，オシレータ４１ｂは，電源制御信号Ｖｍｏｄｅが”０”のときに低い発振周波数ｆ２であるクロック信号を，電源制御信号Ｖｍｏｄｅが”１”のときに高い発振周波数ｆ１であるクロック信号を出力する構成といえ，また，電源制御部６０は”０”と”１”の値をとる電源制御信号Ｖｍｏｄｅを出力する構成であるということができる。
ｃ．上記摘記事項エ．の【０１３８】段落に「・・・チャージポンプ４２ｃは，低電位電源７２ａに負電圧Ｖｎを出力する。チャージポンプ４２ｃは，ダイオードの向きが逆であることと段数が少ないこと以外は，チャージポンプ４２ｂと同様である。」と記載され，当該チャージポンプ４２ｂに関して同じ段落に「図１２に表した・・・・，チャージポンプ４２ｂと同様である」と記載されている。したがって，チャージポンプ４２ｃは，低電位電源７２ａに負電圧Ｖｎを出力するものであって，ダイオードの向きと段数を除けば，図１２のチャージポンプ４２ｂと同様のものであるといえる。そこで，図１２のチャージポンプ４２ｂに関する記載をみると，上記摘記事項ウ．の【００９８】段落に「・・・・オシレータ４１ｂの出力である差動クロックＣＬＫ，ＣＬＫ−とに接続された複数のコンデンサを有する。差動クロックＣＬＫ，ＣＬＫ−によるコンデンサの電荷の蓄積，移動により高電位電源端子７２に正の電圧ＶＰが生成される。」と記載され，【０１００】段落に「差動クロックＣＬＫ，ＣＬＫ−の周波数が高くなると，チャージポンプ４２ｂの出力電流も上昇する。」と記載されている。また，チャージポンプの出力部分の同様な構成について説明した上記摘記事項イ．によれば，図８に関する記載ではあるが，コンデンサＣｐが出力電流を蓄電していることがわかる。したがって，これらの記載を参酌すれば，引用例の「他の構成」において，チャージポンプ４２ｃとコンデンサＣｎをあわせた構成は，オシレータ４１ｂの出力であるクロック信号によりコンデンサの電荷の蓄積，移動を行い，負電圧Ｖｎを出力するものということができる。
ｄ．引用例における「他の構成」に関して記載されている上記摘記事項エ．の【０１６０】段落には，「スイッチ回路８１ｃは，図１１において説明したように，正の電源電圧ＶＰと負の電源電圧Ｖｎとを用いてスイッチＦＥＴを駆動することにより，より優れた挿入損失特性や歪み特性を得ることが可能となる。」と記載されており，ここで負の電源電圧Ｖｎは，【０１３７】及び【０１３８】段落の記載を参酌すればチャージポンプ４２ｃとコンデンサＣｎをあわせた構成から出力される負電圧Ｖｎである。そして，図２０（ａ）の端子切替信号の波形をみれば時間Ｔ＝０で状態が切り替えられるが，その他の期間では状態を維持しているから，スイッチＦＥＴは，例えば時間Ｔ＝０においてオンからオフに切り替えられれば，次にオンに切り替えられるまでオフ状態を維持すると考えるのが自然である。また，スイッチＦＥＴはスイッチ部１０ｂに具備されていることは明らかである。
　そうしてみると，引用例の「他の構成」は，チャージポンプ４２ｃとコンデンサＣｎをあわせた構成から出力される負電圧Ｖｎが印加され，次にオンに切り替えられるまでオフ状態を維持するスイッチＦＥＴを具備するスイッチ部１０ｂを有しているということができる。
ｅ．引用例の「他の構成」は，上記摘記事項ア．に記載されているようにアンテナスイッチなどの用途に使用されるものであるから，使用するアンテナを切り替えるために，スイッチＦＥＴはオンからオフへ，またはオフからオンに状態が適宜切り替えられると考えるのが自然である。そして，「スイッチＦＥＴ」がオフからオンに切り替えられる場合，「スイッチＦＥＴ」にはオンするための高電位電源電圧ＶＰが印加されるのは明らかである。さらに，図２０（ｆ）や上記摘記事項エ．の【０１４７】及び【０１４８】段落の記載をみると，切り替わりの際に高電位電源電圧ＶＰは一旦降下するものの，所定の時間内に定常の電圧に戻るものである。
ｆ．引用例のスイッチ回路は高周波を扱うアンテナスイッチにも使われるから，高周波スイッチ回路ともいえる。
　したがって，摘記した引用例の記載及び図面を総合すると，引用例には以下のような発明（以下，「引用発明」という。）が記載されているものと認められる。
（引用発明）
「　電源制御信号Ｖｍｏｄｅが”０”のときに低い発振周波数ｆ２であるクロック信号を，電源制御信号Ｖｍｏｄｅが”１”のときに高い発振周波数ｆ１であるクロック信号を出力するオシレータ４１ｂと，
　”０”と”１”の値をとる電源制御信号Ｖｍｏｄｅを出力する電源制御部６０と，
　オシレータ４１ｂの出力であるクロック信号によりコンデンサの電荷の蓄積，移動を行い，負電圧Ｖｎを出力する，チャージポンプ４２ｃとコンデンサＣｎをあわせた構成と，
　前記負電圧Ｖｎが印加され，次にオンに切り替えられるまでオフ状態を維持するスイッチＦＥＴを具備するスイッチ部１０を有し，
　スイッチＦＥＴはオンからオフへ，またはオフからオンに状態が適宜切り替えられ，オフからオンへの切り替わる際，スイッチＦＥＴにはオンするための高電位電源電圧ＶＰが印加され，当該高電位電源電圧ＶＰは切り替わりの際に一旦降下するものの，所定の時間内に定常の電圧に戻るものである高周波スイッチ回路。」
［周知技術］
　原査定の拒絶理由に引用された特開平１−２４１６５９号公報（以下，「周知例１」という。）には，図面とともに以下の事項が記載されている。
「前記昇圧回路に入力する昇圧用のクロック信号を分周する分周回路と，通常動作時には前記クロック信号を，スタンバイモード時には分周回路で分周されたクロック信号を選択する切換回路を有する」（「特許請求の範囲」の欄）
　また，原査定の拒絶理由に引用された特開２００４−１８０３８２号公報（以下，「周知例２」という。）には，図面とともに以下の事項が記載されている。
「【０００９】
・・・・また，クロック制御回路が，入力されるクロック信号を分周する分周回路と，比較回路から供給される制御信号に基づいて，入力されるクロック信号と分周回路によって分周されたクロック信号との内の一方を選択する選択回路と，選択回路によって選択されたクロック信号に基づいて，チャージポンプ回路に供給される複数のクロック信号を出力する出力回路とを含むようにしても良い。」（４頁【０００９】段落）
　上記周知例１，２に記載された上記摘記した事項によれば，以下の技術は周知技術であると認められる。
（周知技術）
「相違する周波数のクロック信号を選択的に生成する技術として，クロック信号を分周する分周手段を設け，前記クロック信号と前記分周手段により分周されたクロック信号とを，選択手段により選択して出力する技術。」
［対比］
　補正後の発明を引用発明と対比すると，
ａ．引用発明の「オシレータ４１ｂ」は，電源制御信号Ｖｍｏｄｅが”０”のときに低い発振周波数ｆ２であるクロック信号を，電源制御信号Ｖｍｏｄｅが”１”のときに高い発振周波数ｆ１であるクロック信号を出力しているのに対して，補正後の発明の「発振手段」は基準クロック信号を発振するのみであって周波数の異なるクロック信号は出力していない。
　しかしながら，補正後の発明において，「発振手段」と「分周手段」と「クロック選択手段」を合わせた構成をみると，クロック選択用パルス信号がアクティブのときに基準クロック信号を出力し，アクティブではないときに，基準クロック信号よりも周波数が低い低速クロック信号を出力する，クロックを生成する手段といえるから，この点では引用発明の「オシレータ４１ｂ」と共通する。
　そして，引用発明の「電源制御信号Ｖｍｏｄｅ」が補正後の発明の「クロック選択用パルス信号」に対応し，引用発明の電源制御信号Ｖｍｏｄｅが”１”の場合は，高い発振周波数ｆ１のクロック信号を出力するから，補正後の発明のクロック選択用パルス信号のアクティブ期間に対応し，引用発明の電源制御信号Ｖｍｏｄｅが”０”の場合は，低い発振周波数ｆ２のクロック信号を出力するから，補正後の発明のクロック選択用パルス信号のアクティブではないときに対応する。またこれらの制御を行う信号を生成する引用発明における「電源制御部６０」が補正後の発明の「パルス生成手段」に対応する。
ｂ．引用発明の「チャージポンプ４２ｃとコンデンサＣｎを合わせた構成」は，オシレータ４１ｂの出力によりコンデンサの電荷の蓄積，移動を行い負電圧Ｖｎを出力するものであり，コンデンサの電荷の蓄積，移動の速度がオシレータ４１ｂの出力であるクロック信号の周波数に依存することは明らかである。また，負電圧を出力するために負電荷をコンデンサに蓄積しているともいえる。そうしてみると，引用発明の「チャージポンプ４２ｃとコンデンサＣｎを合わせた構成」は補正後の発明の「降圧手段」に相当する。
ｃ．引用発明の「スイッチＦＥＴ」，「スイッチ部１０」が，それぞれ補正後の発明の「スイッチ素子」，「スイッチング手段」に相当する。
ｄ．引用発明の「スイッチＦＥＴ」がオフからオンに切り替えられる場合，「スイッチＦＥＴ」にオンするために印加される「高電位電源電圧Ｖｐ」は補正後の発明の「オン電圧」に相当する。そして，引用発明では，スイッチＦＥＴがオンに切り替わりる際に高電位電源電圧Ｖｐは一旦降下するものの，所定の時間内に定常の電圧に戻るから，これは補正後の発明の「オン電圧が印加されることによりオン状態へ移行を開始する」ことと格別相違するものではない。
　したがって，両者は以下の点で一致ないし相違する。
（一致点）
「　所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と，
　前記クロック選択用パルス信号がアクティブのときに基準クロック信号を出力し，アクティブではないときに，基準クロック信号よりも周波数が低い低速クロック信号を出力する，クロックを生成する手段と，
　前記クロックを生成する手段で生成されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と，
　前記所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備えるスイッチング手段と，を有し，
　前記スイッチ素子は，前記オフ状態のとき，オン電圧が印加されることによりオン状態へ移行を開始する，高周波スイッチ回路。」
（相違点）
　一致点とした「クロックを生成する手段」に関し，補正後の発明では「基準クロック信号を生成する発振手段」，「前記基準クロック信号を分周して前記基準クロック信号よりも周波数が低い低速クロック信号を生成する分周手段」，及び「前記クロック選択用パルス信号がアクティブのとき前記基準クロック信号を選択する一方で，前記クロック選択用パルス信号がアクティブではないとき前記低速クロック信号を選択するクロック選択手段」から構成されているのに対して，引用発明では異なる発振周波数（ｆ１，ｆ２）のクロック信号を出力するオシレータ４１ｂにより構成されている点。
［判断］
　上記（相違点）について検討する。
　上記［周知技術］の項で認定したように以下の技術は周知技術である。
「相違する周波数のクロック信号を選択的に生成する技術として，クロック信号を分周する分周手段を設け，前記クロック信号と前記分周手段により分周されたクロック信号とを，選択手段により選択して出力する技術。」
　そうしてみると，引用発明も，異なる周波数のクロック信号を選択的に生成するものといえるから，上記周知技術を適用して，オシレータは一定の周波数の基準クロックを発生させるようにし，分周手段を設けて基準クロックを分周して低速クロック信号を生成し，基準クロックと低速クロック信号の一方を選択して出力するような手段を設けるように構成を変更することは適宜なし得た程度の事項にすぎない。そして，上記周知技術の引用発明への適用を阻害する格別の要因も存在しない。
　したがって，相違点とした補正後の発明の構成は，引用発明に周知技術を適用することにより当業者が容易に想到できたものである。
　そして，補正後の発明が奏する効果も，引用発明及び周知技術から，容易に予測できる範囲内のものである。
　よって，補正後の発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定によって，特許出願の際，独立して特許を受けることができないものである。
　なお，審判請求人は平成２７年６月８日に提出した審判請求書において，以下の旨の主張をしている。
（請求人の主張）補正後の発明では，オン電圧は定電圧で供給されるから，ＦＥＴはオフ状態のときにオン電圧が印加されることにより直ちにオン状態へ移行を開始する。これに対して引用例では，オン電圧がチャージポンプで生成されるから，ＦＥＴにオン電圧を印加するまで時間を要する点で異なるから，当業者といえども，引用文献１〜３を組み合わせることによって，補正後の発明の構成には想到できない。 
　しかしながら，引用発明において，切り替え時に「スイッチＦＥＴ」に印加される電圧は「スイッチＦＥＴ」をオンするために印加されるオン電圧であり，本願発明と同様に，オン電圧が印加されることによりオン状態へ移行を開始するといえるから，この点において引用発明と補正後の発明との間に格別の相違はなく，請求人の上記主張を採用することはできない。また，仮に補正後の発明のオン電圧が定電圧であるとしても，ＦＥＴのオンオフ制御を定電圧によって行うことは，一般的な事項であって，格別な事項とはいえない。
３．結語
　以上のとおり，本件補正は，補正後の発明が特許出願の際独立して特許を受けることができないものであるから，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合していない。
　したがって，本件補正は，特許法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明について
１．本願発明
　平成２７年６月８日に提出された手続補正書による手続補正は上記のとおり却下されたので，本願発明は上記「第２　補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりのものである。
２．引用発明及び周知技術
　引用発明及び周知技術は，上記「第２　補正却下の決定」の項中の「（２）独立特許要件」の項で引用発明及び周知技術として認定したとおりである。
３．対比・判断
　本願発明は補正後の発明から本件補正に係る限定を省いたものである。
　そうすると，本願発明の構成に本件補正に係る限定を付加した補正後の発明が，上記「第２　補正却下の決定」の項中の「（２）独立特許要件」の項で検討したとおり，引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により当業者が容易に発明をすることができたものである。
４．むすび
　以上のとおり，本願発明は，引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。