(57)【要約】  光強度変化検出の高速化および低消費電力化を損なうことなく画素面積を小さくでき、それ故、多画素化時にチップサイズを小型化することが可能な光センサーおよびその画素選択方法であって、画素アレイ部を構成する各画素に前フレームの受光強度に対応する電荷を保持する機能と、前フレームの受光強度と現フレームの受光強度の強弱を比較する機能を持たせ、これら両機能部を、フォトダイオードＰＤと選択トランジスタＴ２との間に接続するキャパシタＣｓで構成する。【特許請求の範囲】
【請求項１】
複数の画素が配列された画素アレイ部と、
前記画素アレイ部内の読み出し画素を選択する画素選択部と、
前記画素選択部で選択された画素から読み出された情報を検出する検出部と、を有し、
前記画素は、
受光量に応じた電位を発生する光電変換部と、
第１の時間帯で前記光電変換部により発生された電位を保持し且つ、第２の時間帯での前記光電変換部の発生電位を前記保持された第１の時間帯での発生電位と比較する保持比較部と、を有する
光センサー。
【請求項２】
前記光電変換部は、フォトダイオードであり、前記保持比較部は、前記フォトダイオードに第１の電極を接続され、且つ第２の電極を前記画素選択部の制御を受けて前記画素を選択する選択トランジスタに接続されるキャパシタであり、
前記第１の時間帯のフォトダイオードの電位にて前記キャパシタの前記第２の電極を初期化し、前記第２の時間帯におけるフォトダイオードの電位により変化する前記第２の電極の電位を前記選択トランジスタより信号線を介して前記検出部に送出する
請求項１記載の光センサー。
【請求項３】
前記検出部は、前記選択トランジスタより信号線を介して送られてくる前記第２の電極の電位を基準電位と比較することにより前記第２の電極の電位変化を検出してバイナリーデータ化する
請求項２記載の光センサー。
【請求項４】
前記基準電位はグランドと電源電圧の中間値である
請求項３記載の光センサー。
【請求項５】
前記検出部は、前記画素アレイ部の隣合うカラムにて共有され、前記第２の電極の電位検出前に両カラムの信号線を前記基準電位でプリチャージし、第１のカラムの読み出し時は第２のカラムをリファレンスとし、第２のカラムの読み出し時は第１のカラムをリファレンスとして信号増幅する
請求項３記載の光センサー。
【請求項６】
前記プリチャージ電位として、オフセット分異なる電位をそれぞれのカラムで印加する
請求項５記載の光センサー。
【請求項７】
前記フォトダイオードをリセットするリセットトランジスタを有する
請求項２記載の光センサー。
【請求項８】
前記フォトダイオードと前記キャパシタの間に接続される転送トランジスタを備え、当該転送トランジスタと前記キャパシタとの接続部に前記キャパシタをリセットするリセットトランジスタが接続されている
請求項２記載の光センサー。
【請求項９】
前記フォトダイオードに定常的に発生する電流と前記リセットトランジスタとの間で決定される電位を前記キャパシタで保持する
請求項７記載の光センサー。
【請求項１０】
前記画素選択部により選択される画素を任意に変更する選択画素パターン変更部を有する
請求項１記載の光センサー。
【請求項１１】
前記画素アレイ部の中の所定条件成立画素を判別する判別部を有し、
前記選択画素パターン変更部は、前記所定条件が成立していると判別された画素、或いはこれら画素を含む画素郡のみが選択されるように前記画素選択部を制御する
請求項１記載の光センサー。
【請求項１２】
複数の画素が配列された画素アレイ部と、前記複数の画素の中で画素情報を読み出す画素を選択する画素選択部とを備えた光センサーの画素選択方法であって、
前記画素情報を読み出す画素を任意に変更する
光センサーの画素選択方法。
【請求項１３】
所定条件を満たしている画素を判別し、その判別情報に従って前記選択する画素を変更する
請求項１２記載の光センサーの画素選択方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）光源を用いた光通信などに用いられる光センサーおよびこの光センサーを構成する複数の画素の中の読み出し画素を選択する画素選択方法に関する。
【背景技術】
【０００２】
近年、ＬＥＤ光源の高輝度化に伴い、これまで、照明灯、車のヘッドライト、信号機などに用いられていた蛍光灯、電球などの光源が、徐々にＬＥＤに置き換えられつつある。今後、さらにＬＥＤの高輝度化、発光効率の向上が進めば、将来、身の回りのあらゆる光源がＬＥＤに置き換わると予想される。【０００３】
一方、将来のこのような状況を念頭において、これらのＬＥＤ光源を単なる照明光やアラーム光としてだけではなく、ワイヤレス通信などと並ぶ、高速の通信手段として利用しようとする試みも行われている。そのような通信手段を想定した受光デバイスである光無線用高速ビジョンチップの開発に関する研究などが行われている。また、これらの通信システムの普及を目指した可視光通信コンソーシアムなども既に結成されている。【０００４】
また、さらに、このようなＬＥＤ点滅を通信に用いるカメラシステム、アプリケーションが提案されている（例えば特許文献１参照）。これは、カメラシステムに関するものである。このカメラシステムは、通常の画像を取得すると共に、何らかの情報によりコード化されたＬＥＤなどの光源の点滅パターンを識別する機能を有する。このような光源を実空間内のさまざまなオブジェクトに設定しておくと、そのオブジェクトの画像とそれに付随した情報を同時に取得することが可能となる。
このようなシステムにはさまざまな応用が考えられ、たとえば、情報としてネットワークＩＤを発信することにより、オブジェクトと、カメラを搭載した端末との通信接続を確立する手段としたり、位置情報を提供するナビゲーションシステム、または、広告手段などに利用したりすることが可能である。【０００５】
このようなカメラシステムを実現する撮像素子としては、イメージセンサーを構成する画素内にフレームメモリとコンパレータを保持したものがある。この撮像素子は、各画素毎に、ある１フレーム期間に受光した光を、フレームメモリに記憶されている前のフレームの信号情報と比較することにより、光強度の時間的な増減をバイナリデータとして出力する機能を有する。この機能を用いると上記のアプリケーションのような光源の点滅シグナルの効率良い検出が可能となる。
【特許文献１】特開２００１−２９２３７９号公報  （第５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のように画素内にフレームメモリとコンパレータを持たせるアーキテクチャは、高速での光強度変化検出には適しているが、画素の面積が大きくなるため、多画素のアレイ型センサーを構成しようとすると、全体のチップ面積が大きくなり、また消費電力も大きくなるというデメリットがある。【０００７】
そこで、通常の画像取得機能との整合性を重視し、チップサイズの小型化、低消費電力化を実現するために、フレームメモリとコンパレータを画素内の外側に出す構成をとっている光センサーもある。この光センサーでは、これらの回路をセンサーアレイの各カラムで共有化し、演算処理をカラム並列で行うものである。
しかしながら、上記した画素内に回路を持たせるアーキテクチャの光センサーにおける画素並列処理に比べて並列度が下がるため、全体の処理スピードが落ちることになる。即ち、小型化、低消費電力化を達成できる一方で、高速での光検出には適さなくなる。【０００８】
本発明は、光強度変化検出の高速化および低消費電力化を損なうことなく画素面積を小さくでき、それ故、多画素化時にチップサイズを小型化することができる光センサーを提供すると共に、光強度変化検出をさらに高速化するための光センサーの画素選択方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の観点の光センサーは、複数の画素が配列された画素アレイ部と、前記画素アレイ部内の読み出し画素を選択する画素選択部と、前記画素選択部で選択された画素から読み出された情報を検出する検出部と、を有し、前記画素は、受光量に応じた電位を発生する光電変換部と、第１の時間帯で前記光電変換部により発生された電位を保持し且つ、第２の時間帯での前記光電変換部の発生電位を前記保持された第１の時間帯での発生電位と比較する保持比較部と、を有する。【００１０】
好適には、前記光電変換部は、フォトダイオードであり、前記保持比較部は、前記フォトダイオードに第１の電極を接続され、且つ第２の電極を前記画素選択部の制御を受けて前記画素を選択する選択トランジスタに接続されるキャパシタであり、前記第１の時間帯のフォトダイオードの電位にて前記キャパシタの前記第２の電極を初期化し、前記第２の時間帯におけるフォトダイオードの電位により変化する前記第２の電極の電位を前記選択トランジスタより信号線を介して前記検出部に送出する。【００１１】
好適には、前記検出部は、前記選択トランジスタより信号線を介して送られてくる前記第２の電極の電位を基準電位と比較することにより前記第２の電極の電位変化を検出してバイナリデータ化する。【００１２】
本発明の第２の観点は、複数の画素が配列された画素アレイ部と、前記複数の画素の中で画素情報を読み出す画素を選択する画素選択部とを備えた光センサーの画素選択方法であって、前記画素情報を読み出す画素を任意に変更する。【００１３】
好適には、所定条件を満たしている画素を判別し、その判別情報に従って前記選択する画素を変更する。
【発明の効果】
【００１４】
本発明によれば、光強度変化検出の高速化および低消費電力化を損なうことなく画素面積を小さくでき、それ故、多画素化時にチップサイズを小型化することができる。
また、画素アレイ部の中の任意の画素、例えば受光画素のみを読み出すように画素選択パターンを変更することにより、さらに光強度変化検出を高速化することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施形態に係る光センサーの構成を示したブロック図である。
【図２】図２Ａおよび図２Ｂは、図１に示した画素アレイ部を形成する１画素相当の構成を示した回路図である。
【図３】図３は、図１に示した画素アレイ部の２カラム分の回路構成を示した回路図である。
【図４】図４Ａ〜図４Ｃは図２に示した画素内動作を説明するタイミング図である。
【図５】図５Ａ〜図５Ｊは、図３に示した２カラム分の回路の動作を説明するタイミング図である。
【図６】図６は、本発明の第２の実施の形態に係る光センサーを形成する画素アレイ部の２カラム分の回路構成を示した回路図である。
【図７】図７Ａ〜図７Ｋは、図６に示した２カラム分の回路の動作を説明するタイミング図である。
【図８】図８は、本発明の第３の実施の形態に係る光センサーを形成する画素アレイ部の２カラム分の回路構成を示した回路図である。
【図９】図９Ａ〜図９Ｊは、図８に示した２カラム分の回路の動作を説明するタイミング図である。
【図１０】図１０は、本発明の第４の実施の形態に係る光センサーの画素の構成を示した回路図である。
【図１１】図１１Ａ〜図１１Ｌは、図１０に示した画素内動作を説明するタイミング図である。
【図１２】図１２は、本発明の第５の実施の形態に係る光センサーの画素の構成を示した回路図である。
【符号の説明】
【００１６】
１０，１０Ａ，１０Ｂ・・・光センサー、１１・・・画素アレイ部、１２・・・Ｖデコーダ部、１３・・・Ｈデコーダ部、１４・・・センスアンプ部、Ｃｓ・・・カップリングキャパシタ、ＰＣ，ＰＣＡ・・・プリチャージ回路、ＰＤ・・・フォトダイオード、ＳＡ・・・センスアンプ、Ｔ１・・・リセットトランジスタ、Ｔ２・・・セレクトトランジスタ、Ｔ３・・・転送トランジスタ。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を添付図面に関連付けて説明する。【００１８】
＜第１実施形態＞
図１は、本発明の第１の実施の形態に係る光センサーの構成を示したブロック図である。【００１９】
光センサー１０は、図１に示すように、画素を２次元に展開（ここではＭ列、Ｎ行の展開とする）した画素アレイ部（ＰＸＡＲＹ）１１、行を選択する垂直（Ｖ）デコーダ部（ＶＤＥＣ）１２、列を選択する水平（Ｈ）デコーダ部（ＨＤＥＣ）１３、信号線電位を検知して画素の光強度変化を確定するセンスアンプ部（ＳＮＳＡＭＰ）１４を有している。
Ｖデコーダ部１２およびＨデコーダ部１３は画素選択部を形成し、センスアンプ部１４は検出部を形成する。【００２０】
図２Ａおよび図２Ｂは、図１の画素アレイ部１１を形成する１画素相当の構成例を示す回路図である。【００２１】
画素ＰＸＬは、基本的には、図２Ａに示すように、光を受光して電荷を蓄積するフォトダイオードＰＤ、このフォトダイオードＰＤのリセットを行うリセットトランジスタＴ１、および画素を選択するセレクトトランジスタＴ２、フォトダイオードＰＤとセレクトトランジスタＴ２の間の保持比較部としてのカップリングキャパシタＣｓより構成される。【００２２】
フォトダイオードＰＤ１のアノードが接地され、カソードがノードＮＤ１に接続されている。電源電位ＶｄｄとノードＮＤ１との間にリセットトランジスタＴ１のソース・ドレインがそれぞれ接続されている。リセットトランジスタＴ１のゲートがＶデコーダ部１２により所定のタイミングでリセット信号ＲＳＴが印加されるリセット線ＲＳＴＬに接続されている。
カップリングキャパシタＣｓの第１電極がノードＮＤ１に接続され、第２電極がノードＮＤ２に接続されている。そして、セレクトトランジスタＴ２のソース・ドレインがノードＮＤ２および信号線ＳＩＧＬに接続されている。換言すれば、セレクトトランジスタＴ２の出力は信号線ＳＩＧＬに接続されている。信号線ＳＩＧＬには画素ＰＸＬの読み出し信号ＳＩＧが読み出される。セレクトトランジスタＴ２のゲートがＶデコーダ部１２により所定のタイミングでセレクト信号ＳＥＬが印加されるセレクト線ＳＥＬＬに接続されている。
また、画素ＰＸＬにおいて、セレクトトランジスタＴ２とカップリングキャパシタＣｓの接続部のフローティングノードＮＤ２をフローティングディフュージョンＦＤとする。【００２３】
また、図２Ｂは、図２Ａの画素構成に、フローティングディフュージョンＦＤの容量Ｃｆと信号線ＳＩＧＬの寄生容量Ｃｄを付加した状態を示している。【００２４】
図３は、図１の画素アレイ部１１の２カラム分の回路構成を示した回路図である。
各カラムは奇数列（odd）と偶数列（even）２本で一組を構成し、各組に対し、センスアンプＳＡ、プリチャージ回路ＰＣなどが対応している。センスアンプＳＡ、およびプリチャージ回路ＰＣは、たとえば図１のセンスアンプ部１４に含まれる構成要素である。【００２５】
図３のプリチャージ回路ＰＣは、電源電位Ｖｄｄの１／２の電位Ｖｄｄ／２と奇数列の信号線ＳＩＧＬ ｏの一端との間にソース・ドレインがそれぞれ接続されたプリチャージトランジスタＴＰ ｏ、電位Ｖｄｄ／２と偶数列の信号線ＳＩＧＬ ｅの一端との間にソース・ドレインがそれぞれ接続されたプリチャージトランジスタＴＰ ｅ、および奇数列の信号線ＳＩＧＬ ｏの一端と偶数列の信号線ＳＩＧＬ ｅの一端との間にソース・ドレインがそれぞれ接続されたイコライズトランジスタＴＥを有する。
そして、プリチャージトランジスタＴＰ ｏ，ＴＰ ｅ、およびイコライズトランジスタＴＥのゲートはプリチャージ信号Ｖｐが所定のタイミングで印加されるプリチャージ線ＰＣＬに共通に接続されている。【００２６】
図３のセンスアンプＳＡは、ｐチャネルのＭＯＳトランジスタＴＳ１，ＴＳ２、およびｎチャネルのＭＯＳトランジスタＴＳ３、ＴＳ４を有する。トランジスタＴＳ１、ＴＳ２のソースがバイアス電位ＳＮＰに接続され、トランジスタＴＳ３，ＴＳ４のソースがバイアス電位ＳＮＬに接続されている。
トランジスタＴＳ１とＴＳ３のドレイン同士、およびゲート同士が接続されて第１ＣＭＯＳインバータが形成されている。トランジスタＴＳ１とＴＳ３のドレイン同士の接続点により第１ＣＭＯＳインバータの出力ノードＮＳ１が形成され、ゲート同士の接続点により第１ＣＭＯＳインバータの入力ノードＮＳ２が形成されている。
トランジスタＴＳ２とＴＳ４のドレイン同士、およびゲート同士が接続されて第２ＣＭＯＳインバータが形成されている。トランジスタＴＳ２とＴＳ４のドレイン同士の接続点により第２ＣＭＯＳインバータの出力ノードＮＳ３が形成され、ゲート同士の接続点により第２ＣＭＯＳインバータの入力ノードＮＳ４が形成されている。
そして、第１ＣＭＯＳインバータと第２ＣＭＯＳインバータの入出力同士を交差結合して（ノードＮＳ１とノードＮＳ４を接続し、ノードＮＳ２とノードＮＳ３とを接続して）、ノードＮＳ１が奇数の信号線ＳＩＧＬ ｏに接続され、ノードＮＳ３が偶数列の信号線ＳＩＧＬ ｅに接続されて、ラッチ型のセンスアンプが形成されている。【００２７】
また、奇数の信号線ＳＩＧＬ ｏの他端側は水平スイッチＳＷＨ ｏを介して奇数側の水平出力信号線ＨＬ ｏに接続されている。偶数列の信号線ＳＩＧＬ ｅの他端側は水平スイッチＳＷＨ ｅを介して奇数側の水平出力信号線ＨＬ ｅに接続されている。
そして、水平出力信号線ＨＬ ｏおよびＨＬ ｅの一端部がバッファアンプＢＵＦＡに接続され、バッファアンプＢＵＦＡからデータが出力される。
また、水平スイッチＳＷＨ ｏおよびＳＷＨ ｅは、Ｈデコーダ部１３により選択的にオン・オフされる。【００２８】
次に、本実施の形態の画素内動作について図４Ａ〜図４Ｃの画素内動作のタイミング図を参照して説明する。
図４Ａはセレクト線ＳＥＬＬに印加されるセレクト信号ＳＥＬを、図４Ｂはリセット線ＲＳＴＬに印加されるリセット信号ＲＳＴを、図４Ｃは信号線ＳＩＧＬの電位ＳＩＧをそれぞれ示している。
また、図において、ＴＰＦＲＭＳは前フレーム走査期間を、ＴＣＦＲＭＳは現フレーム走査期間を、ＴＣＡＭＣは電荷蓄積期間をそれぞれ示している。【００２９】
ここで、図２に示した画素はフレーム走査ごとに、1フレーム前（前フレーム）と現在のフレーム期間（現フレーム）の光強度を比較し、その強弱の結果を基準電位に対する電位変化として出力する。【００３０】
まず、図４Ａ〜図４Ｃの前フレーム走査期間ＴＰＦＲＭＳの動作において、光強度に対応した電位が図２Ａに示すフォトダイオードＰＤ上に現れた状態で、信号線ＳＩＧＬによりノードＦＤをＶｄｄ／２（Ｖｄｄは電源電圧）の電位にチャージする。
このとき、フォトダイオードＰＤは前フレーム走査期間ＴＰＦＲＭＳの光入射に対応する電位がカップリングキャパシタＣｓのフォトダイオードＰＤ側に現れているため、それに対応する電荷がノードＦＤ（フローティングディフュージョン）に蓄積される。その後、リセットトランジスタＴ１によりフォトダイオードＰＤをリセットし、現フレームに対応する電荷蓄積を開始する。【００３１】
図４Ａ〜図４Ｃに示した現フレームの画素情報読み出し走査、すなわち現フレーム走査期間ＴＣＦＲＭＳでは、再度、信号線ＳＩＧＬをＶｄｄ／２にプリチャージ後、セレクトトランジスタＴ２をオンとする。
このとき、ノードＦＤには前のフレームの光強度に対応した電荷が蓄積されていたのに対し、フォトダイオードＰＤの電位は現フレームの光強度に対応する電位に変化しているため、ノードＦＤではその差分に相当する電荷の移動がおきる。
つまり、前フレームよりも現フレームの方が光強度が強い（ＰＤの電位が小さい）時には、負電荷が信号線ＳＩＧＬに放出され、信号線ＳＩＧＬの電位ＳＩＧはＶｄｄ／２よりも下がる。【００３２】
一方、前フレームよりも現フレームの方が光強度が弱くなる（ＰＤの電位が大きい）ときには、正電荷が信号線ＳＩＧＬに放出され、信号線ＳＩＧＬの電位ＳＩＧはＶｄｄ／２よりも上がる。
このように、信号線電位の変化の方向をＶｄｄ／２に対して上か下かを判別し、それをセンスアンプＳＡでバイナリデータ化することにより、前フレームよりも現フレームの方が光が強くなったか、或いは弱くなったかを判別することが可能となる。【００３３】
ここで、信号線ＳＩＧＬの寄生容量をＣｄ（図２Ｂ参照）、カップリングキャパシタの容量をＣｓ、前フレームと現フレームのＰＤの電位変化をＶａとすると、現フレーム読み出し時の信号線電位Ｖｓｉｇは、次式のようになる。
Ｖｓｉｇ＝（Ｖｄｄ／２）＋（Ｃｓ／（Ｃｓ＋Ｃｃ）＊Ｖａ）…（１）  
つまり、Ｖａの正負により、Ｖｄｄ／２からの上下方向への変位が決定される。【００３４】
次に、センサーレベルでの動作について説明する。図１のセンサーブロック中、２カラム分の回路構成を示したものが図３であり、図５Ａ〜図５Ｊはこの回路部の走査タイミングを示した図である。各カラムは奇数列（odd）と偶数列（even）２本で一組を構成し、各組に対し、センスアンプＳＡ、プリチャージ回路ＰＣなどが対応する。【００３５】
図５Ａはプチチャージ線ＰＣＬに印加されるプリチャージ電位（信号）Ｖｐを、図５Ｂは第ｎ行のセレクト線ＳＥＬｎに印加されるセレクト信号ＳＥＬｎを、図５Ｃは第ｎ行のリセット線ＲＳＬＬｎに印加されるリセット信号ＲＳＴｎを、図５Ｄは第ｎ＋１行のセレクト線ＳＥＬｎ＋１に印加されるセレクト信号ＳＥＬｎ＋１を、図５Ｅは第ｎ＋１行のリセット線ＲＳＬＬｎ＋１に印加されるリセット信号ＲＳＴｎ＋１を、図５ＦはセンスアンプＳＡの低電位側のバイアス電位ＳＮＬを、図５ＧはセンスアンプＳＡの高電位側のバイアス電位ＳＮＰを、図５Ｈは奇数および偶数の信号線ＳＩＧＬ ｏ，ＳＩＧＬ ｅの電位ＳＩＧ ｏ，ＳＩＧ ｅを、図５Ｉは奇数側の水平スイッチＳＷＨ ｏの状態を、図５Ｊは偶数側の水平スイッチＳＷＨ ｅの状態を、それぞれ示している。【００３６】
まず、ｎ行目の読み出しについて画素ＰＸＬｍｎに着目して説明する。
読み出し前の前提として、前述したように、1フレーム前の読み出し走査により、ノードＦＤは、前フレームの光信号電位に対応する電荷で初期化されており、また、一組の信号線電位ＳＩＧ＿oとＳＩＧ＿ｅはＶｄｄ／２にプリチャージされている。
この状態でセレクト信号ＳＥＬｎをセレクト線ＳＥＬＬに印加して画素の選択トランジスタＴ２をオンすると、奇数側の信号線電位ＳＩＧ＿o は、上記（１）式に従い、フレーム間の光強度の違いにより上、または下に微小に変異する。図３の例では、図５Ｈに示すように信号線ＳＩＧＬの電位がＶｄｄ／２に比較して下に変化した場合、つまり、受光した光強度が前フレームに対し大きくなった場合を示している。【００３７】
このとき、センスアンプＳＡのバイアス電位ＳＮＬ，ＳＮＰはプリチャージ電位Ｖｐと同じＶｄｄ／２であるが、信号線電位の変異後、ＳＮＬ、ＳＮＰをそれぞれ０Ｖ、Ｖｄｄに徐々に変化させていく。このとき、偶数側の信号線ＳＩＧＬ＿ｅの電位ＳＩＧ＿ｅはＶｄｄ／２にプリチャージされたままであるので、奇数側の信号線ＳＩＧＬ＿ｏの信号線電位ＳＩＧ＿ｏに対してリファレンス電位として作用する。
これにより、奇数側の信号線ＳＩＧＬ＿ｏの信号線電位ＳＩＧ＿ｏの電位はＳＩＧ＿ｅと比較され、Ｖｄｄ／２よりも僅かに電位が低い奇数側の信号線電位ＳＩＧ＿oは０Ｖに増幅され、偶数側信号線電位ＳＩＧ＿ｅはＶｄｄとなる。これにより、信号線ＳＩＧｌ＿ｏには、前フレームよりも光信号強度が上がったことに対応する“０”データを保持される。【００３８】
なお、前フレームよりも光信号強度が下がった場合は、信号線ＳＩＧの電位がＶｄｄ／２に比較して上に変化し、これをセンスアンプＳＡが検出して、奇数側の信号線ＳＩＧＬ＿ｏには、前フレームよりも光信号強度が上がったことに対応する“１”データが保持される。【００３９】
以上の走査は、同じｎ行に位置する奇数列の画素について同時に行われる。よって、バイナリデータが水平信号線ＨＬ_oに順に出力されて行き、このオンデータは外部信号処理回路により処理される。
全ての奇数列のカラム（Ｍ／２本）が全て読み出されると、プリチャージ信号Ｖｐをオンとし、全てのカラムをＶｄｄ／２にプリチャージすると同時に、バイアス電位ＳＮＬ、ＳＮＰもＶｄｄ／２に戻す。その後、セレクト信号ＳＥＬｎはオフ（印加停止；ローレベルとする）とする。これにより、ｎ行奇数列画素のＦＤは現在の光強度信号に対応した電位に初期化され、次のフレームでの読み出し時の比較に使用される。
その後、リセット信号ＲＳＴｎにより選択画素のリセットトランジスタＴ１をオンとすることにより、フォトダイオードＰＤが初期化され、次のフレームの光蓄積が開始される。【００４０】
本第１の実施形態によれば、画素アレイ部１１を構成する各画素は図２Ａに示したように、前フレームの受光強度に対応する電荷を保持する保持機能と前フレームの受光強度と現フレームの受光強度の強弱を比較する比較機能をカップリングキャパシタＣｓで構成しているため、従来のようなフレームメモリとコンパレータを必要せず、しかも、上記保持機能と比較機能は極めて簡単な回路で構成できるため、画素面積を小さく形成することができ、それ故、多画素化してもチップ面積を大きくすることがなく、多画素化に対応することができ、低消費電力化も実現することができる。【００４１】
また、センスアンプＳＡによる受光強度の強弱の確定をカラム並列で行うが、画素外にフレームメモリとコンパレータを持つものに比べてフレームメモリへの書き込みおよび読み出し処理を必要としない分、処理速度を向上させることができ、光強度変化検出を高速で行うことができる。
なお、図３において、水平出力信号線は奇数列、偶数列にそれぞれ1本ずつ（ＨＬ＿ｏ, ＨＬ＿ｅ）であるが、これは、各列複数本用意して、並列に読み出すことにより、読み出しの高速化を図ることができ、その分、光強度変化検出を更に高速で行うことができる。【００４２】
＜第２実施形態＞
図６は、本発明の第２の実施の形態に係る光センサーを形成する画素アレイ部の２カラム分の回路構成を示した回路図である。
本第２の実施形態の構成はプリチャージ回路の除き第１の実施形態のそれと同様である。したがって、第１の実施形態と同様の部分には同一符号を付して説明する。【００４３】
本第２の実施形態のプリチャージ部ＰＣＡでは、第１の実施形態プリチャージ部ＰＣのように偶数列、奇数列ともにＶｄｄ／２でプリチャージされる構成ではなく、偶数列、奇数列で異なる電圧にプリチャージできるようにプリチャージトランジスタＴＰ＿ｏ、ＴＰ＿ｅを設定し、それぞれのゲートに異なるゲート電位ＶＰ＿ｏ、ＶＰ＿ｅが印加されるようになっている。【００４４】
次に、本第２の実施形態の動作について説明する。
光センサーをアプリケーションへ応用する場合、毎フレーム、全ての画素において常に信号光が受信されるのではなく、信号光が発せられない画素や期間が存在する場合があり得る。
このような状況においても第１の実施形態の構成では、ノイズや、回路設計上のオフセットなどにより、各画素は常に“1”か“０”の信号を出力し続けることになり、実際の光信号との区別がつかないおそれがある。
よって、このような光信号が無い場合と、信号がある場合を区別するために、光信号が無い場合には、“1”または“０”のうちどちらかのデータに固定されるように、片方の検出に意図的に重み付けをすることが望ましく、本第２の実施形態ではこれを可能にする回路構成を有する。【００４５】
図７Ａ〜図７Ｋは、第２の実施形態の動作を説明するためのタイミングチャートである。
図７Ａおよび図７Ｂはプリチャージトランジスタのゲート電位Ｖｐ ｏ，Ｖｐ ｅを、図７Ｃは第ｎ行のセレクト線ＳＥＬｎに印加されるセレクト信号ＳＥＬｎを、図７Ｄは第ｎ行のリセット線ＲＳＬＬｎに印加されるリセット信号ＲＳＴｎを、図７Ｅは第ｎ＋１行のセレクト線ＳＥＬｎ＋１に印加されるセレクト信号ＳＥＬｎ＋１を、図７Ｆは第ｎ＋１行のリセット線ＲＳＬＬｎ＋１に印加されるリセット信号ＲＳＴｎ＋１を、図７ＧはセンスアンプＳＡの低電位側のバイアス電位ＳＮＬを、図７ＨはセンスアンプＳＡの高電位側のバイアス電位ＳＮＰを、図７Ｉは奇数および偶数の信号線ＳＩＧＬ ｏ，ＳＩＧＬ ｅの電位ＳＩＧ ｏ，ＳＩＧ ｅを、図７Ｊは奇数側の水平スイッチＳＷＨ ｏの状態を、図７Ｋは偶数側の水平スイッチＳＷＨ ｅの状態を、それぞれ示している。【００４６】
そこで、前述したようにそれぞれのカラムについてプリチャージトランジスタＴＰ＿ｏ、ＴＰ＿ｅを設定し、それぞれのトランジスタのゲートには、図７Ａ、図７Ｂのタイミングチャートに示すように、異なるゲート電位Ｖｐ＿ｏ、Ｖｐ＿ｅが印加される。このようにすると、信号線ＳＩＧＬ＿ｏ、ＳＩＧＬ＿ｅへのプリチャージ電位Ｖｐ ｏ，Ｖｐ ｅは、トランジスタの電位降下の現象により、それぞれ、Ｖｐ＿ｏ−Ｖｔｈ、Ｖｐ＿ｅ−Ｖｔｈ（Ｖｔhはトランジスタのスレッショルド電圧）となる。
つまり、Ｖｐ＿ｏ、Ｖｐ＿ｅをコントロールすることにより、それぞれの信号線ＳＩＧＬ＿ｏ、ＳＩＧＬ＿ｅへのプリチャージ電位を自由に設定することが可能となる。但し、Ｖｐ＿ｏ，Ｖｐ＿ｅ≦Ｖｄｄ／２＋Ｖｔｈを満たす必要がある。【００４７】
本第２の実施形態によれば、それぞれのカラムの信号線ＬＳＩＧ＿ｏ、ＳＩＧＬ＿ｅへのプリチャージ電位を自由に設定することができるため、光信号が無い場合と、信号がある場合を区別するために、光信号が無い場合には、“1"または“０”のうちどちらかのデータに固定されるように、片方の検出に意図的に重み付けを行うことができ、光信号が無い場合と、信号がある場合を区別することができる。【００４８】
＜第３実施形態＞
図８は、本発明の第３の実施の形態に係る光センサーを形成する画素アレイ部の２カラム分の回路構成を示した回路図である。
本第３の実施形態の構成はセンスアンプ回路の除き第２の実施形態のそれと同様である。したがって、第２の実施形態と同様の部分には同一符号を付して説明する。【００４９】
本第３の実施形態の光センサー１０Ｂの構成は、第１の実施形態の光センサーの構成とほぼ同様であるが、センスアンプＳＡをＮＭＯＳトランジスタのみで構成し、プリチャージ回路部ＰＣの電源電圧をＶｄｄに設定したところが異なって点と、それぞれのカラムで偶数列、奇数列で異なる電圧にプリチャージできるようにプリチャージトランジスタＴＰ＿ｏ、ＴＰ＿ｅを設定し、それぞれのゲートに異なるゲート電位Ｖｐ＿ｏ、Ｖｐ＿ｅが印加されるようになっており、信号線ＳＩＧＬ＿ｏ、ＳＩＧＬ＿ｅにオフセット電圧の設定を可能とした点が異なっている。【００５０】
次に、本第３の実施形態の動作について図９Ａ〜図９Ｊのタイミングチャートを参照して説明する。
図９Ａおよび図９Ｂはプリチャージトランジスタのゲート電位Ｖｐ ｏ，Ｖｐ ｅを、図９Ｃは第ｎ行のセレクト線ＳＥＬｎに印加されるセレクト信号ＳＥＬｎを、図９Ｄは第ｎ行のリセット線ＲＳＬＬｎに印加されるリセット信号ＲＳＴｎを、図９Ｅは第ｎ＋１行のセレクト線ＳＥＬｎ＋１に印加されるセレクト信号ＳＥＬｎ＋１を、図９Ｆは第ｎ＋１行のリセット線ＲＳＬＬｎ＋１に印加されるリセット信号ＲＳＴｎ＋１を、図９ＧはセンスアンプＳＡの低電位側のバイアス電位ＳＮＬを、図９Ｈは奇数および偶数の信号線ＳＩＧＬ ｏ，ＳＩＧＬ ｅの電位ＳＩＧ ｏ，ＳＩＧ ｅを、図９Ｉは奇数側の水平スイッチＳＷＨ ｏの状態を、図９Ｊは偶数側の水平スイッチＳＷＨ ｅの状態を、それぞれ示している。【００５１】
まず、奇数カラムから光の強度変化のデータを読み出す時は、プリチャージトランジスタＴＰ＿ｏ、ＴＰ＿ｅのゲート電位Ｖｐ＿ｏ、Ｖｐ＿ｅの設定をトランジスタの電位降下の現象を考慮して、それぞれＶＤＤ＋Ｖｔｈ、ＶＤＤ＋Ｖｔｈ−Ｖｏｆｆに設定する。ここでＶｏｆｆはＶｔｈよりも小さい電圧値である。
これにより、信号線ＳＩＧＬ＿ｏ、ＳＩＧＬ＿ｅのプリチャージ電位はそれぞれ、ＶＤＤ、ＶＤＤ−Ｖｏｆｆとなる。この状態で、画素の受光強度が前フレームに対し大きくなると、信号線ＳＩＧＬ＿ｏの電位ＳＩＧ＿ｏは下方にふれる。その後、センスアンプＳＡのバイアス電圧ＳＮＬをＶｄｄから下げると、信号線電位ＳＩＧ＿ｏがＶｏｆｆよりも大きく強度変化した場合、信号線電位ＳＩＧ＿ｏは０Ｖに、信号線電位ＳＩＧ＿ｅはＶｄｄに増幅される。
これにより、ノイズ成分等と光信号の区別が可能となり、光が点灯したタイミングを検出した場合“０”データ、それ以外は“１”データが出力される。【００５２】
本第３の実施形態によれば、センスアンプＳＡをＮＭＯＳトランジスタのみで構成してあるため、センスアンプＳＡの回路構成が簡略化でき、その分、光センサーの回路規模を小さくでき、小形化することができる。他の効果は、第１、第２の実施形態同様である。【００５３】
＜第４実施形態＞
図１０は、本発明の第４の実施の形態に係る光センサーの画素の構成を示した回路図である。
図１０において、図２Ａに示す第１の実施形態と同様の部分には同一符号を付して説明する。【００５４】
本第４の実施形態の画素構成は第１の実施形態のそれとほぼ同じであるが、フォトダイオードＰＤとキャパシタＣｓの間に、転送トランジスタＴ３を新たに付加している。また、リセットトランジスタＴ１のソースは、転送トランジスタＴ３とキャパシタＣｓの間のフローティングノードＦＤ２に接続される。
より具体的には、フォトダイオードＰＤのカソードとノードＦＤ２（リセットトランジスタＴ１のソース）との間に転送トランジスタＴ３のソース・ドレインがそれぞれ接続されている。そして、転送トランジスタＴ３のゲートがＶデコーダ部１２により所定のタイミングでトリガ信号ＴＲＧが印加される選択線（トリガ線）ＴＲＧＬに接続されている。【００５５】
なお、本実施形態の光センサーのカラム構成は第１の実施形態のそれとほぼ同様であるが、図１０のように画素を変更し、転送トランジスタＴ３を制御する選択線ＴＲＧを付け加えることにより、以下に述べる動作を実現することができる。【００５６】
次に、本第４の実施形態の動作について図１１Ａ〜図１１Ｌのタイミングチャートに関連付けて説明する。
図１１Ａはプチチャージ線ＰＣＬに印加されるプリチャージ電位（信号）Ｖｐを、図１１Ｂは第ｎ行のセレクト線ＳＥＬｎに印加されるセレクト信号ＳＥＬｎを、図１１Ｃは第ｎ行の選択線ＴＲＧＬに印加されるトリガ信号ＴＲＧｎを、図１１Ｄは第ｎ行のリセット線ＲＳＬＬｎに印加されるリセット信号ＲＳＴｎを、図１１Ｅは第ｎ＋１行のセレクト線ＳＥＬｎ＋１に印加されるセレクト信号ＳＥＬｎ＋１を、図１１Ｆは第ｎ＋１行の選択線ＴＲＧＬに印加されるトリガ信号ＴＲＧｎ＋１を、図１１Ｇは第ｎ＋１行のリセット線ＲＳＬＬｎ＋１に印加されるリセット信号ＲＳＴｎ＋１を、図１１ＨはセンスアンプＳＡの低電位側のバイアス電位ＳＮＬを、図１１ＩはセンスアンプＳＡの高電位側のバイアス電位ＳＮＰを、図１１Ｊは奇数および偶数の信号線ＳＩＧＬ ｏ，ＳＩＧＬ ｅの電位ＳＩＧ ｏ，ＳＩＧ ｅを、図１１Ｋは奇数側の水平スイッチＳＷＨ ｏの状態を、図１１Ｌは偶数側の水平スイッチＳＷＨ ｅの状態を、それぞれ示している。【００５７】
本第４の実施形態の動作は、第１の実施形態とほぼ同等であるが、行のセレクト線ＳＥＬＬにセレクト信号ＳＥＬを印加することによりセレクトトランジスタＴ２をオンとした直後に、同じ行の選択線（トリガ線）ＴＲＧＬにトリガ信号ＴＲＧを印加して転送トランジスタＴ３をオンして電荷を転送する。
このときの電荷転送を完全転送（ＰＤ中の電荷が全て完全に転送される）とすれば、電荷転送後はフォトダイオードＰＤがリセットされたことと同等となり、フォトダイオードＰＤ部のリセット走査は必要ない。
また、フローティングノードＦＤ２に電荷が転送された以降の走査は第１の実施形態と同様の動作が行われるが、データの検出完了後、リセット信号ＲＳＴによりリセットトランジスタＴ１をオンとし、フローティングノードＦＤ２をリセットする。【００５８】
本第４の実施形態によれば、フォトダイオードＰＤがＣＭＯＳイメージセンサーなどでよく用いられる埋め込みフォトダイオード構造であった場合にはキャパシタＣｓを直接フォトダイオードＰＤに接続することができないが、フォトダイオードＰＤ部とキャパシタＣｓを分離する転送トランジスタＴ３を介してキャパシタＣｓをフォトダイオードＰＤに接続でき、前フレームの受光強度に対応する電荷を保持する保持機能と前フレームの受光強度と現フレームの受光強度の強弱を比較する比較機能を第１の実施の形態と同様に画素内に持たせることができる。
さらに、本第４の実施形態によれば、転送トランジスタＴ３の介在により埋め込みフォトダイオード固有の暗電流などのノイズを抑えることができ、第１の実施の形態と同様の効果を得ることができる。【００５９】
＜第５実施形態＞
図１２は、本発明の第５の実施の形態に係る光センサーの画素の構成を示した回路図である。
図１２において、図２Ａに示す第１の実施形態と同様の部分には同一符号を付して説明する。この画素構成は図２Ａのそれと同等であるが、フォトダイオードＰＤに接続されるトランジスタＴ４の役割が異なる。【００６０】
すなわち、本第５の実施形態では、受光する光が強い場合、または、フォトダイオードＰＤが十分に大きい場合を想定したものであり、このような場合には、光によるフォトダイオードＰＤ中の電荷励起が十分に大きいため、フォトダイオードＰＤを電流源と見做すことができる。
よって、電源とフォトダイオードＰＤの間に負荷となるトランジスタＴ４を設定すれば、このトランジスタＴ４が電流源の負荷として作用し、フォトダイオードＰＤの電流値、つまり、光強度に応じた電位がフォトダイオードＰＤ部に現れることになる。よって、これをカップリングキャパシタＣｓにて受ければ、カップリングキャパシタＣｓは第１の実施の形態と同様の前フレームの受光強度に対応する電荷を保持する保持機能と前フレームの受光強度と現フレームの受光強度の強弱を比較する比較機能を持ち、同様の作用効果を得ることができる。【００６１】
なお、本発明の実施形態は上記に限ることはなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。
たとえば、上記の実施形態では、アレイ内のセルを逐次全て読み出すことを前提としているが、アプリケーションによっては、全てのセルを読み出す必要はなく、アレイ内のある特定のエリアのみを読み出す、ＤＲＡＭのように外部からのアドレス指定により任意のセルを読み出す、或いは、読み出し箇所を外部コントローラにより逐次変更していく、などの読み出しも可能である。
この機能を利用すると、まず、全体のサーベイにより光信号が存在するセルを検出し、その後、そのセルだけの読み出しに特定することも可能であり、より高速のデータ通信を行うことが可能となる。【００６２】
また、出力手法として、上記実施形態のように、信号線のデータをそのまま水平信号線に読み出すのではなく、各カラム毎にデータバッファを設けて、一時データを貯めてから順次外部に出力するという方法も考えられる。この場合、データの外部への読み出し動作とカラムの読み出し動作が分離できるので、それぞれの動作を並列に行うパイプライン動作などが可能となり、より高速な検出、読み出し動作が可能となる。
【産業上の利用可能性】
【００６３】
本発明の光センサーおよび画素選択方法は、光強度変化検出の高速化および低消費電力化を損なうことなく画素面積を小さくでき、それ故、多画素化時にチップサイズを小型化することができることから、ＬＥＤ点滅を通信に用いるカメラシステム等に適用可能である。
【図１】
2006049196.tif 000002
【図２】
2006049196.tif 000003
【図３】
2006049196.tif 000004
【図４】
2006049196.tif 000005
【図５】
2006049196.tif 000006
【図６】
2006049196.tif 000007
【図７】
2006049196.tif 000008
【図８】
2006049196.tif 000009
【図９】
2006049196.tif 000010
【図１０】
2006049196.tif 000011
【図１１】
2006049196.tif 000012
【図１２】
2006049196.tif 000013
【国際調査報告】
2006049196.tif 000014
2006049196.tif 000015