(57)【要約】【課題】  高速の差動比較器を必要としない自動利得制御回路を提供する。【解決手段】  自動利得制御回路は可変利得増幅器、ピーク検出回路、及び調整可能な充電／放電回路を含んでいる。可変利得増幅器は入力信号を受け取り、利得係数制御信号に基づいて入力信号を調整し、対応する出力信号を生成する。ピーク検出回路は可変利得増幅器に結合され、参照信号と前記出力信号とに従って比較信号を生成する。調整可能な充電／放電回路はピーク検出回路と可変利得増幅器とに結合され、比較信号に基づいて充電電流又は放電電流を出力し、それによって利得係数制御信号を生成する。充電電流と放電電流との比は調整可能である。【選択図】      図３
0003129673.tif 000002
【実用新案登録請求の範囲】
【請求項１】
入力信号を受け取り、利得係数制御信号に基づいて前記入力信号を調整し、それによって対応する出力信号を生成する可変利得増幅器；
前記可変利得増幅器に結合され、参照信号と前記出力信号とに基づいて比較信号を生成するピーク検出回路；及び
前記ピーク検出回路に結合された入力端と前記可変利得増幅器に結合された出力端とを具備し、前記比較信号に基づいて充電電流又は放電電流を出力し、それによって前記利得係数制御信号を生成する調整可能な充電／放電回路であり、充電電流と放電電流との比が調整可能であるところの充電／放電回路；
を有する自動利得制御回路。
【請求項２】
前記調整可能な充電／放電回路が：
可変充電電流を提供する可変充電電流源；
一定の放電電流を提供する定放電電流源；
前記比較信号に基づいて前記可変充電電流源と当該調整可能な充電／放電回路の前記出力端との間の電流伝送路を制御する第１のスイッチ；及び
前記比較信号に基づいて前記定放電電流源と当該調整可能な充電／放電回路の前記出力端との間の電流伝送路を制御する第２のスイッチ；
を有する、ところの請求項１に記載の自動利得制御回路。
【請求項３】
前記調整可能な充電／放電回路の前記出力端に結合され、前記可変充電電流と前記一定の放電電流とに基づいて前記利得係数制御信号を生成するキャパシタ；
をさらに有する請求項２に記載の自動利得制御回路。
【請求項４】
前記第１のスイッチがＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタを含み、且つ前記第２のスイッチがＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタを含んでいる、ところの請求項２に記載の自動利得制御回路。
【請求項５】
前記調整可能な充電／放電回路が：
一定の充電電流を提供する定充電電流源；
可変放電電流を提供する可変放電電流源；
前記比較信号に基づいて前記定充電電流源と当該調整可能な充電／放電回路の前記出力端との間の電流伝送路を制御する第１のスイッチ；及び
前記比較信号に基づいて前記可変放電電流源と当該調整可能な充電／放電回路の前記出力端との間の電流伝送路を制御する第２のスイッチ；
を有する、ところの請求項１に記載の自動利得制御回路。
【請求項６】
前記調整可能な充電／放電回路の前記出力端に結合され、前記一定の充電電流と前記可変放電電流とに基づいて前記利得係数制御信号を生成するキャパシタ；
をさらに有する請求項５に記載の自動利得制御回路。
【請求項７】
前記第１のスイッチがＰＭＯＳトランジスタを含み、且つ前記第２のスイッチがＮＭＯＳトランジスタを含んでいる、ところの請求項６に記載の自動利得制御回路。
【請求項８】
前記調整可能な充電／放電回路が：
可変充電電流を提供する可変充電電流源；
可変放電電流を提供する可変放電電流源；
前記比較信号に基づいて前記可変充電電流源と当該調整可能な充電／放電回路の前記出力端との間の電流伝送路を制御する第１のスイッチ；及び
前記比較信号に基づいて前記可変放電電流源と当該調整可能な充電／放電回路の前記出力端との間の電流伝送路を制御する第２のスイッチ；
を有する、ところの請求項１に記載の自動利得制御回路。
【請求項９】
前記調整可能な充電／放電回路の前記出力端に結合され、前記可変充電電流と前記可変放電電流とに基づいて前記利得係数制御信号を生成するキャパシタ；
をさらに有する請求項８に記載の自動利得制御回路。
【請求項１０】
前記第１のスイッチがＰＭＯＳトランジスタを含み、且つ前記第２のスイッチがＮＭＯＳトランジスタを含んでいる、ところの請求項８に記載の自動利得制御回路。
【請求項１１】
前記ピーク検出回路が：
前記可変利得増幅器に結合され、第１参照信号を前記出力信号と差動的に比較し、それによって対応する正相比較信号を生成する正相差動比較器；
前記可変利得増幅器に結合され、第２参照信号を前記出力信号と差動的に比較し、それによって対応する逆相比較信号を生成する逆相差動比較器；及び
前記正相差動比較器と前記逆相差動比較器と前記調整可能な充電／放電回路とに結合され、前記正相比較信号と前記逆相比較信号とに基づいて前記比較信号を生成する演算論理ユニット；
を有する、ところの請求項１に記載の自動利得制御回路。
【請求項１２】
前記演算論理ユニットがＯＲゲートを含んでいる、ところの請求項１１に記載の自動利得制御回路。
【請求項１３】
前記第１参照信号と前記第２参照信号とが同一である、ところの請求項１１に記載の自動利得制御回路。
【請求項１４】
前記可変利得増幅器と前記ピーク検出回路との間に結合されたフィルタをさらに有する請求項１に記載の自動利得制御回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は自動利得制御回路に関し、より具体的には、可変電流源を用いて利得を制御することが可能な自動利得制御回路に関する。
【背景技術】
【０００２】
現代社会においては、様々な文書、データ、情報及び映像／音声信号が電気信号として処理・伝送されることが可能である。故に、電気信号を処理可能な信号処理回路は非常に重要になっている。データシステムにおいて電気信号を効率的に処理するためには、電気信号の振幅を適切に維持するために数多くの利得−増幅回路が必要とされている。利得−増幅回路は入力信号を増大させ、増大された入力信号を出力し、そして制御信号に基づいて利得量を調整することができる増幅器である。種々の利得−増幅回路の中で、電気信号の振幅を適切に調整可能な利得−増幅回路は、しばしば、電気信号の振幅を自動的に調整する自動利得制御（automatic-gain  control；ＡＧＣ）回路として設計されている。
【０００３】
可変利得−増幅回路の利得は制御信号によって制御可能であるので、可変利得−増幅回路の可変利得特性は、制御信号を用いて利得がどれだけ変化するかによって表すことができる。一般的に言えば、より広い増幅範囲、より優れた制御性（例えば、高い線形性など）、及びプロセス変動又は温度変動による特性変化に対するより高い耐性を有する可変利得−増幅回路を設計することが好ましい。より広い増幅範囲を有する可変利得−増幅回路は、その利得をより大きい度合いで調整することができ、より区別可能な振幅を伴う電気信号を提供することができるので、より多くの用途で使用され得る。より優れた制御性を有する可変利得−増幅回路はより正確に制御され得る。プロセス変動又は温度変動による特性変化に対するより高い耐性を有する可変利得−増幅回路においては、可変利得特性への外部影響が低減され、システムの全体性能が向上され得る。
【０００４】
図１は、従来技術に係るＡＧＣ回路10を示している。ＡＧＣ回路10は可変利得増幅器（variable-gain  amplifier；ＶＧＡ）12、ピーク検出回路14、定充電／放電回路16及びデジタル−アナログ変換器（ＤＡＣ）18を含んでいる。ＶＧＡ12は入力端で入力信号VINを受け取って利得係数制御信号VCTLに基づいて入力信号VINを調整することにより、対応する出力信号VOUTを出力端に生成する。従来のＡＧＣ回路10では、利得係数制御信号VCTLは出力信号VOUTに基づいてピーク検出回路14と定充電／放電回路16とによって生成される。故に、自動利得制御はフィードバック機構にて実行され得る。
【０００５】
従来のＡＧＣ回路10では、利得係数制御信号VCTLはＤＡＣ18が相異なる閾値信号VT’を出力するときに変更されることができ、ＶＧＡ12の利得はそれに従って調整されることができる。ピーク検出回路14は正相（positive-phase）差動比較器21、逆相（negative-phase）差動比較器22及び論理和（ＯＲ）ゲート23を含んでいる。正相差動比較器21は、ＶＧＡ12に結合され出力信号VOUTを受け取る非反転入力端と、ＤＡＣ18に結合され閾値信号VT’を受け取る反転入力端とを有している。正相差動比較器21は出力信号VOUTを閾値信号VT’と差動的に比較することができ、それによって対応する正相比較信号V+をその出力端に生成する。逆相差動比較器22は、ＤＡＣ18に結合され閾値信号VT’を受け取る非反転（positive）入力端と、ＶＧＡ12に結合され出力信号VOUTを受け取る反転（negative）入力端とを有している。逆相差動比較器22は出力信号VOUTを閾値信号VT’と差動的に比較することができ、それによって対応する逆相比較信号V-をその出力端に生成する。ＯＲゲート23は、正相差動比較器21の出力端と逆相差動比較器22の出力端との間に結合され、正相比較信号V+と逆相比較信号V-とに基づいて対応する比較信号VGATEを生成することができる。
【０００６】
定充電／放電回路16はキャパシタC、定充電電流源IP、定放電電流源IN、充電スイッチSWP及び放電スイッチSWNを含んでいる。充電スイッチSWPはＰ型の金属酸化物半導体（ＰＭＯＳ）トランジスタを含み得る。また、放電スイッチSWNはＮ型の金属酸化物半導体（ＮＭＯＳ）トランジスタを含み得る。充電スイッチSWP及び放電スイッチSWNのゲートはＯＲゲート23に結合されている。比較信号VGATEが高い電圧レベルを有するとき、充電スイッチSWPはターンオフ（回路開放）され、放電スイッチSWNはターンオン（回路短絡）される。故に、定充電／放電回路16は定放電電流源IN及び放電スイッチSWNを用いてキャパシタCを放電することが可能である。比較信号VGATEが低い電圧レベルを有するとき、充電スイッチSWPはターンオンされ、放電スイッチSWNはターンオフされる。故に、定充電／放電回路16は定充電電流源IP及び充電スイッチSWPを用いてキャパシタCを充電することが可能である。従来のＡＧＣ回路10では、定充電電流源IP及び定放電電流源INは、それぞれ、一定の充電電流及び放電電流を提供する。
【０００７】
図２は、従来技術に係るＡＧＣ回路10の動作を例示する信号を示している。図２では、出力信号VOUT波形は振幅VMと中心レベルVREFとを有する正弦波で表されている。横軸は時間を表し、図２には１周期（0から2π）が描かれている。出力信号VOUTの絶対値が閾値信号VT’の絶対値より小さいとき、（図２に正弦波の斜線領域で示されるように）期間0からθ、（π-θ）から（π+θ）及び（2π-θ）から2πの間などで、定充電／放電回路16は充電動作を行う。出力信号VOUTの絶対値が閾値信号VT’の絶対値より大きいとき、（図２に正弦波の白抜き領域で示されるように）期間θから（π-θ）及び（π+θ）から（2π-θ）の間などで、定充電／放電回路16は放電動作を行う。θの値は閾値電圧VT’のレベルに依存する。閾値電圧VT’の絶対値が増大するにつれて、定充電／放電回路16の充電時間TP（TP=4θ）は長くなる。閾値電圧VT’の絶対値が低下するにつれて、定充電／放電回路16の放電時間TN（TN=2π-4θ）は長くなる。
【０００８】
ＡＧＣ回路10が充電及び放電の動作を行うとき、対応する充電電荷QP及び放電電荷QNは次式で表すことができる：
QP=IPTP=IP(4θ)
QN=INTN=IN(2π-4θ)
ＡＧＣ回路10が安定であるとき、充電電荷QPと放電電荷QNとは平衡状態に達する。故に、次の関係が得られる：
QP=QN
IN/IP=2θ/(π-2θ)
IN/IPの値を表すためにNを用いると、θの値は次式で表すことができる：
θ=(π/2)×Ｎ/(N+1)
また、出力信号VOUTの振幅VMと閾値信号VT’との間の関係は次式で表すことができる：
VM・sinθ=VT’
結果として、次の関係が得られる：
VM=VT’/sinθ=VT’/sin((π/2)×Ｎ/(N+1))。
【０００９】
ＡＧＣ回路10がより優れた制御性を有するためには、閾値信号VT’を調整することによって出力信号VOUTの振幅VMが変化させられ得るように、閾値信号VT’の値は出力信号VOUTの目標とする振幅VMに近くなければならない。故に、VT’の絶対値とVMとの間の差を低減するためには、θの値がπ/2に近づきNの値が無限大に近づくことが好ましい。従来のＡＧＣ回路10では、Nは通常は一定値（例えばN=10など）に設定される。閾値信号VT’を調整することによって出力信号VOUTの目標振幅VMが変化させられるとき、ＡＧＣ回路10はより優れた制御性を有することができる。
【００１０】
従来のＡＧＣ回路10では閾値信号VT’は出力信号VOUTの目標振幅VMに近いので、ＡＧＣ回路10が充電動作と放電動作とを適切に切替できるように閾値信号VT’と出力信号VOUTとの差を正確に導出するためには、高速の正相差動比較器21及び高速の逆相差動比較器22が必要とされる。また、閾値信号VT’を提供するＤＡＣ18は、従来のＡＧＣ回路10では、大きい回路空間を占有するとともにより多くの電力を消費するものである。
【考案の開示】
【考案が解決しようとする課題】
【００１１】
本考案は、上記問題を解決した自動利得制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本考案に従って提供される自動利得制御回路は、入力信号を受け取り、利得係数制御信号に基づいて前記入力信号を調整し、それによって対応する出力信号を生成する可変利得増幅器；前記可変利得増幅器に結合され、参照信号と前記出力信号とに基づいて比較信号を生成するピーク検出回路；及び前記ピーク検出回路に結合された入力端と前記可変利得増幅器に結合された出力端とを具備し、前記比較信号に基づいて充電電流又は放電電流を出力し、それによって前記利得係数制御信号を生成する調整可能な充電／放電回路であり、充電電流と放電電流との比が調整可能であるところの充電／放電回路；を有する。
【００１３】
本考案のこれら及び他の目的は、様々な図に例示される好適な実施形態についての以下の詳細な記載により、当業者に明白となるところである。
【考案を実施するための最良の形態】
【００１４】
図３は、本考案の第１実施形態に従ったＡＧＣ回路30を示している。ＡＧＣ回路30はＶＧＡ32、ピーク検出回路34、調整可能な可調充電／放電回路36及びフィルタ38を含んでいる。ＶＧＡ32は入力端で入力信号VINを受け取り、利得係数制御信号VCTLに基づいて入力信号VINを調整することにより、対応する出力信号VOUTを出力端に生成する。フィルタ38は、ＶＧＡ32とピーク検出回路34との間に結合され、ＶＧＡ32のバイアス電圧を除去することによって出力信号VOUTの動作電圧点を調整する。ＡＧＣ回路30においては、利得係数制御信号VCTLは出力信号VOUTに基づいてピーク検出回路34と可調充電／放電回路36とによって生成される。故に、自動利得制御はフィードバック機構にて実行され得る。
【００１５】
本考案に係るＡＧＣ回路30においては、ＶＧＡ32の利得は可調充電／放電回路36を用いて利得係数制御信号VCTLを変化させることによって調整可能である。ピーク検出回路34は正相差動比較器41、逆相差動比較器42及び演算論理ユニット43を含んでいる。正相差動比較器41は、ＶＧＡ32に結合され出力信号VOUTを受け取る非反転入力端と、一定の第１参照電圧VT1を受け取る反転入力端とを有している。正相差動比較器41は出力信号VOUTを第１参照電圧VT1と差動的に比較することができ、それによって対応する正相比較信号V+をその出力端に生成する。逆相差動比較器42は、一定の第２参照電圧VT2を受け取る非反転入力端と、ＶＧＡ32に結合され出力信号VOUTを受け取る反転入力端とを有している。逆相差動比較器42は出力信号VOUTを第２参照電圧VT2と差動的に比較することができ、それによって対応する逆相比較信号V-をその出力端に生成する。演算論理ユニット43は、正相差動比較器41の出力端と逆相差動比較器42の出力端との間に結合されたＯＲゲートを含むことができ、正相比較信号V+と逆相比較信号V-とに基づいて対応する比較信号VGATEを生成することができる。
【００１６】
可調充電／放電回路36はキャパシタC、定充電電流源IP、可変放電電流源IN’、充電スイッチSWP及び放電スイッチSWNを含んでいる。充電スイッチSWPはＰＭＯＳトランジスタを含み得る。また、放電スイッチSWNはＮＭＯＳトランジスタを含み得る。充電スイッチSWP及び放電スイッチSWNのゲートは演算論理ユニット43に結合されている。比較信号VGATEが高い電圧レベルを有するとき、充電スイッチSWPはターンオフ（回路開放）され、放電スイッチSWNはターンオン（回路短絡）される。故に、可調充電／放電回路36は可変放電電流源IN’及び放電スイッチSWNを用いてキャパシタCを放電することが可能である。比較信号VGATEが低い電圧レベルを有するとき、充電スイッチSWPはターンオンされ、放電スイッチSWNはターンオフされる。故に、可調充電／放電回路36は定充電電流源IP及び充電スイッチSWPを用いてキャパシタCを充電することが可能である。本考案に係るＡＧＣ回路30では、定充電電流源IP及び可変放電電流源IN’は、それぞれ、一定の充電電流及び可変の放電電流を提供し、充電電流と放電電流との比は調整可能である。
【００１７】
図４は、本考案に従ったＡＧＣ回路30の動作を例示する信号を示している。図４では、出力信号VOUT波形は振幅VMと中心レベルVREFとを有する正弦波で表されている。横軸は時間を表し、図４には１周期（0から2π）が描かれている。図４に示される実施形態においては、第１参照電圧VT1と第２参照電圧VT2は共に一定の閾値信号VTに設定されている。出力信号VOUTの絶対値が閾値信号VTの絶対値より小さいとき、（図４に正弦波の斜線領域で示されるように）期間0からθ、（π-θ）から（π+θ）及び（2π-θ）から2πの間などで、可調充電／放電回路36は充電動作を行う。出力信号VOUTの絶対値が閾値信号VTの絶対値より大きいとき、（図４に正弦波の白抜き領域で示されるように）期間θから（π-θ）及び（π+θ）から（2π-θ）の間などで、可調充電／放電回路36は放電動作を行う。θの値は閾値電圧VTのレベルに依存する。閾値電圧VTの絶対値が増大するにつれて、可調充電／放電回路36の充電時間TP（TP=4θ）は長くなる。閾値電圧VTの絶対値が低下するにつれて、可調充電／放電回路36の放電時間TN（TN=2π-4θ）は長くなる。
【００１８】
ＡＧＣ回路30が充電及び放電の動作を行うとき、対応する充電電荷QP及び放電電荷QNは次式で表すことができる：
QP=IPTP=IP(4θ)
QN=IN’TN=IN’(2π-4θ)
ＡＧＣ回路30が安定であるとき、充電電荷QPと放電電荷QNとは平衡状態に達する。故に、次の関係が得られる：
QP=QN
IN’/IP=2θ/(π-2θ)
IN’/IPの値を表すためにN’を用いると、θの値は次式で表すことができる：
θ=(π/2)×Ｎ’/(N’+1)
また、出力信号VOUTの振幅VMと閾値信号VTとの間の関係は次式で表すことができる：
VM・sinθ=VT
従って、次の関係が得られる：
VM=VT/sinθ=VT/sin((π/2)×Ｎ’/(N’+1))。
【００１９】
本考案の第１実施形態のＡＧＣ回路30においては、閾値信号VTの値は一定であり、また、出力信号VOUTの目標とする振幅VMの近くである必要はない。ＶＧＡ32の利得はN’の値を調整することによって変化させられ得る。故に、ＡＧＣ回路30が充電動作と放電動作とを適切に切替できるように閾値信号VTと出力信号VOUTとの差を正確に導出するために、ＡＧＣ回路30は中速／低速の正相差動比較器41及び中速／低速の逆相差動比較器42を必要とするのみである。故に、差動比較器のコストが削減され得る。また、従来技術では区別可能な振幅を有する複数の閾値信号VT’を提供していたことに代えて、本考案の第１実施形態では一定の第１及び第２の閾値信号VT1及びVT2（第１及び第２の閾値信号VT1及びVT2は一定の閾値信号VTに同時に設定可能である）を提供することによって、占有する回路空間が削減されるとともに消費する電力が削減される。
【００２０】
図５は、本考案の第２実施形態に従ったＡＧＣ回路50を示している。ＡＧＣ回路50はＶＧＡ32、ピーク検出回路34、可調充電／放電回路56及びフィルタ38を含んでいる。本考案の第２実施形態においては、可調充電／放電回路56はキャパシタC、可変充電電流源IP’、定放電電流源IN、充電スイッチSWP及び放電スイッチSWNを含んでいる。IN/IP’の値を表すためにN’を用い、第１参照信号VT1及び第２参照信号VT2が共に一定の閾値信号VTに設定されるとすると、出力信号VOUTの振幅VMと閾値信号VTとの間の関係は次式で表すことができる：
VM=VT/sinθ=VT/sin((π/2)×Ｎ’/(N’+1))。
【００２１】
故に、本考案の第２実施形態のＡＧＣ回路50においては、ＶＧＡ32の利得はN’の値を調整することによって変化させられ得る。ＡＧＣ回路50が充電動作と放電動作とを適切に切替できるように閾値信号VTと出力信号VOUTとの差を正確に導出するために、中速／低速の正相差動比較器41及び中速／低速の逆相差動比較器42が必要とされる。故に、差動比較器のコストが削減され得る。また、従来技術のように区別可能な振幅を有する複数の閾値信号VT’を提供することに代えて、本考案の第２実施形態では一定の第１及び第２の閾値信号VT1及びVT2（第１及び第２の閾値信号VT1及びVT2は一定の閾値信号VTに同時に設定可能である）を提供することによって、占有する回路空間が削減されるとともに消費する電力が削減される。
【００２２】
図６は、本考案の第３実施形態に従ったＡＧＣ回路60を示している。ＡＧＣ回路60はＶＧＡ32、ピーク検出回路34、可調充電／放電回路66及びフィルタ38を含んでいる。本考案の第３実施形態においては、可調充電／放電回路66はキャパシタC、可変充電電流源IP’、可変放電電流源IN’、充電スイッチSWP及び放電スイッチSWNを含んでいる。IN’/IP’の値を表すためにN’を用い、第１参照信号VT1及び第２参照信号VT2が共に一定の閾値信号VTに設定されるとすると、出力信号VOUTの振幅VMと閾値信号VTとの間の関係は次式で表すことができる：
VM=VT/sinθ=VT/sin((π/2)×Ｎ’/(N’+1))。
【００２３】
故に、本考案の第３実施形態のＡＧＣ回路60においては、ＶＧＡ32の利得はN’の値を調整することによって変化させられ得る。ＡＧＣ回路60が充電動作と放電動作とを適切に切替できるように閾値信号VTと出力信号VOUTとの差を正確に導出するために、中速／低速の正相差動比較器41及び中速／低速の逆相差動比較器42が必要とされる。故に、差動比較器のコストが削減され得る。また、従来技術のように区別可能な振幅を有する複数の閾値信号VT’を提供することに代えて、本考案の第３実施形態では一定の第１及び第２の閾値信号VT1及びVT2（第１及び第２の閾値信号VT1及びVT2は一定の閾値信号VTに同時に設定可能である）を提供することによって、占有する回路空間が削減されるとともに消費する電力が削減される。
【００２４】
本考案においては、ＶＧＡの利得は可変電流源を用いて放電／充電電流を調整することによって可変とされる。低速／中速の差動比較器が必要とされるだけであるので、製造コストが削減され得る。また、ＤＡＣを用いて様々な閾値信号を提供する代わりに一定の閾値信号を提供することにより、本考案はより小さい回路空間を占有するとともに、より少ない電力を消費する。
【００２５】
本考案の教示の範囲内で、デバイス及び方法に多数の変更及び代替が為され得ることは当業者が容易に気付くところである。従って、上述の開示は添付の請求項の境界及び範囲によってのみ限定されるものとして解釈されるべきものである。
【図面の簡単な説明】
【００２６】
【図１】従来技術に係るＡＧＣ回路を示す図である。
【図２】図１の従来技術に係るＡＧＣ回路の動作を例示する信号を示す図である。
【図３】本考案の第１実施形態に従ったＡＧＣ回路を示す図である。
【図４】図３のＡＧＣ回路の動作を例示する信号を示す図である。
【図５】本考案の第２実施形態に従ったＡＧＣ回路を示す図である。
【図６】本考案の第３実施形態に従ったＡＧＣ回路を示す図である。
【符号の説明】
【００２７】
10、30、50、60  …  自動利得制御回路
12、32  …  可変利得増幅器
14、34  …  ピーク検出回路
16  …  定充電／放電回路
36、56、66  …  調整可能な充電／放電回路
21、41  …  正相差動比較器
22、42  …  逆相差動比較器
23、43  …  ＯＲゲート
38  …  フィルタ
VIN  …  入力信号
VOUT  …  出力信号
VT1、VT2  …  参照信号
V+  …  正相比較信号
V-  …  逆相比較信号
VGATE  …  比較信号
VCTL  …  利得係数制御信号
SWP、SWN  …  スイッチ
IP  …  一定の充電電流
IP’  …  可変充電電流
IN  …  一定の放電電流
IN’  …  可変放電電流
C  …  キャパシタ
【図１】
0003129673.tif 000003
【図２】
0003129673.tif 000004
【図３】
0003129673.tif 000005
【図４】
0003129673.tif 000006
【図５】
0003129673.tif 000007
【図６】
0003129673.tif 000008