【手続補正書】
【提出日】令和1年11月19日(2019.11.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スタティックランダムアクセスメモリ（ＳＲＡＭ）であって、
ロー及びコラムとして配されるストレージセルのアレイであって、前記ローに対応するワード線と前記コラムに対応するビットラインとを含む、前記ストレージセルのアレイと、
第１のトランジスタと第２のトランジスタとを含む第１の感知増幅器であって、
前記ストレージセルのアレイの第１のストレージセルの第１の読み出しを提供し、
前記第１のストレージセルの前記第１の読み出しが前記第１のストレージセルにストアされたデータを正しく読み出すことができないことに基づいて、前記第１のトランジスタのボディバイアスを第１の時間増分し、
前記第１のトランジスタの前記ボディバイアスが増分されることに応答して、前記第１のストレージセルの第２の読み出しを提供し、
前記第２の読み出しが前記第１のストレージセルにストアされた前記データを正しく読み出すことができないことに基づいて、前記第１のトランジスタの前記ボディバイアスが最大レベルであるか否かを判定し、
前記第１のトランジスタの前記ボディバイアスが前記最大レベルであることに基づいて、前記第２のトランジスタのボディバイアスを増分する、
ように構成される、前記第１の感知増幅器と、
を含む、ＳＲＡＭ。
【請求項２】
請求項１に記載のＳＲＡＭであって、
前記再１の感知増幅器が、前記第１のトランジスタの前記ボディバイアスが前記最大レベルより小さいことに基づいて、前記第１のトランジスタの前記ボディバイアスを第２の時間増分するように更に構成される、ＳＲＡＭ。
【請求項３】
請求項１に記載のＳＲＡＭであって、
前記第１の感知増幅器が、前記第２の読み出しが前記第１のストレージセルにストアされた前記データを正しく読むことに基づいて、第２の読み出しの間に前記第１のトランジスタに印加された前記ボディバイアスを保存するように更に構成される、ＳＲＡＭ。
【請求項４】
スタティックランダムアクセスメモリ（ＳＲＡＭ）であって、
ロー及びコラムとして配されるストレージセルのアレイであって、前記ローに対応するワード線と前記コラムに対応するビットラインとを含む、前記ストレージセルのアレイと、
第１のトランジスタと第２のトランジスタとを含む第１の感知増幅器であって、
前記ストレージセルのアレイの第１のストレージセルの第１の読み出しを提供し、
前記第１のストレージセルの前記第１の読み出しが前記第１のストレージセルにストアされたデータを正しく読み出すことができないことに基づいて、前記第１のトランジスタのボディバイアスを第１の時間増分し、
前記第１のトランジスタの前記ボディバイアスが増分されることに応答して、前記第１のストレージセルの第２の読み出しを提供する、
ように構成される、前記第１の感知増幅器と、
第３のトランジスタと第４のトランジスタとを含む第２の感知増幅器であって、
前記第２の読み出しが前記第１のストレージセルにストアされた前記データを正しく読むことに基づいて、前記ストレージセルのアレイの前記第１のストレージセルとは異なるコラムにある前記ストレージセルのアレイの第２のストレージセルの第３の読み出しを実施し、
前記第２のストレージセルの前記第３の読み出しが前記第２のストレージセルにストアされたデータを正しく読み出すことができないことに基づいて、前記第３のトランジスタのボディバイアスを第１の時間増分する、
ように構成される、前記第２の感知増幅器と、
を含む、ＳＲＡＭ。
【請求項５】
請求項４に記載のＳＲＡＭであって、
前記第２の感知増幅器が、
前記第３の読み出しが前記第２のストレージセルにストアされた前記データを正しく読み出すことができないことに基づいて、前記第３のトランジスタの前記ボディバイアスが最大レベルであるか否かを判定し、
前記第３のトランジスタの前記ボディバイアスが前記最大レベルであることに基づいて、前記第４のトランジスタのボディバイアスを増分する、
ように更に構成される、ＳＲＡＭ。
【請求項６】
スタティックランダムアクセスメモリ（ＳＲＡＭ）において電力消費を低減して速度を高めるための方法であって、
ロー及びコラムとして配されるストレージセルのアレイの複数のストレージセルに既知のデータを書き込むことと、
第１の時間に前記複数のストレージセルの第１のストレージセルを読み出すことと、
前記第１の時間に前記第１のストレージセルを前記読み出すことが前記第１のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記ＳＲＡＭの第１の感知増幅器の第１のトランジスタのボディバイアスを増分することと、
前記第１のトランジスタの前記ボディバイアスが増分されることに応答して、第２の時間に前記第１のストレージセルを読み出すことと、
前記第２の時間に読み出すことが前記第１のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記第１のトランジスタの前記ボディバイアスが最大レベルであるか否かを判定することと、
前記第１のトランジスタの前記ボディバイアスが前記最大レベルであることに基づいて、前記第１の感知増幅器の第２のトランジスタのボディバイアスを増分することと、
を含む、方法。
【請求項７】
請求項６に記載の方法であって、
前記第２の時間に読み出すことが、前記第１のストレージセルから前記既知のデータを正しく読むことに基づいて、前記第２の時間の前記読み出し時に前記第１及び第２のトランジスタに印加された前記ボディバイアスを保存することを更に含む、方法。
【請求項８】
請求項６に記載の方法であって、
前記第１の時間に前記第１のストレージセルを読み出す前に、前記第１のトランジスタと前記第２のトランジスタとの前記ボディバイアスをゼロに初期化することを更に含む、方法。
【請求項９】
請求項６に記載の方法であって、
前記第１及び第２のトランジスタがｎチャネル金属酸化物半導体電界効果（ＭＯＳ）トランジスタである、方法。
【請求項１０】
スタティックランダムアクセスメモリ（ＳＲＡＭ）において電力消費を削減して速度を高める方法であって、
ロー及びコラムとして配されるストレージセルのアレイの複数のストレージセルに既知のデータを書き込むことと、
第１の時間に前記複数のストレージセルの第１のストレージセルを読み出すことと、
前記第１の時間に前記第１のストレージセルを前記読み出すことが前記第１のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記ＳＲＡＭの第１の感知増幅器の第１のトランジスタのボディバイアスを増分することと、
前記第１のトランジスタの前記ボディバイアスが増分されることに応答して、第２の時間に前記第１のストレージセルを読み出すことと、
前記第１の時間に前記第１のストレージセルを読み出す前に、前記ＳＲＡＭのマージンモードを最速設定に設定することと、
を含む、方法。
【請求項１１】
スタティックランダムアクセスメモリ（ＳＲＡＭ）において電力消費を削減して速度を高める方法であって、
ロー及びコラムとして配されるストレージセルのアレイの複数のストレージセルに既知のデータを書き込むことと、
第１の時間に前記複数のストレージセルの第１のストレージセルを読み出すことと、
前記第１の時間に前記第１のストレージセルを前記読み出すことが前記第１のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記ＳＲＡＭの第１の感知増幅器の第１のトランジスタのボディバイアスを増分することと、
前記第１のトランジスタの前記ボディバイアスが増分されることに応答して、第２の時間に前記第１のストレージセルを読み出すことと、
前記第２の時間に読み出すことが前記第１のストレージセルから前記既知のデータを正しく読むことに基づいて、前記ストレージセルのアレイの前記第１のストレージセルとは異なるコラムにある前記複数のストレージセルの第２のストレージセルを読み出すことと、
前記第２のストレージセルを読み出すことが前記第２のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記ＳＲＡＭの第２の感知増幅器の第１のトランジスタのボディバイアスを増分することと、
を含む、方法。
【請求項１２】
請求項１１に記載の方法であって、
前記第２のストレージセルから前記既知のデータを正しく読み出すことに基づいて、前記第１及び第２のトランジスタに印加された前記ボディバイアスを保存することを更に含む、方法。
【請求項１３】
スタティックランダムアクセスメモリ（ＳＲＡＭ）であって、
ストレージセルのアレイにおけるストレージセルと、
第１のトランジスタと第２のトランジスタとを含む感知増幅器であって、
マージンモードの最速の設定を用いて前記ストレージセルの第１の読み出しを実行し、
前記ストレージセルの第１の読み出しが前記ストレージセルに格納されているデータを正しく読みださないことに応答して、前記第１のトランジスタのボディバイアスを増大し、前記ストレージセルの第２の読み出しを実行する、
ように構成される、前記感知増幅器と、
を含む、ＳＲＡＭ。
【請求項１４】
請求項１３に記載のＳＲＡＭであって、
前記第１及び第２のトランジスタが、前記第１の読み出しを実行する前にゼロボディバイアスを受け取るように構成される、ＳＲＡＭ。
【請求項１５】
請求項１３に記載のＳＲＡＭであって、
前記ストレージセルに格納されているデータが既知のデータである、ＳＲＡＭ。
【請求項１６】
請求項１３に記載のＳＲＡＭであって、
前記ストレージセルの第１の読み出しが前記ストレージセルに格納されているデータを正しく読み出すことを判定することに応答して、前記感知増幅器が前記第１のトランジスタのボディバイアスと前記第２のトランジスタのボディバイアスとをメモリ内に格納するように更に構成される、ＳＲＡＭ。
【請求項１７】
請求項１３に記載のＳＲＡＭであって、
前記ストレージセルのアレイがロー及びコラムとして配置され、前記ストレージセルのアレイが前記ローに対応するワード線と前記コラムに対応するビット線とを含む、ＳＲＡＭ。
【請求項１８】
請求項１７に記載のＳＲＡＭであって、
前記コラムが感知増幅器と１対１で対応する、ＳＲＡＭ。
【請求項１９】
請求項１３に記載のＳＲＡＭであって、
前記感知増幅器が、前記第１及び第２のトランジスタを含む６つのトランジスタを含む、ＳＲＡＭ。
【請求項２０】
スタティックランダクアクセスメモリ（ＳＲＡＭ）であって、
ストレージセルのアレイにおけるストレージセルと、
第１のトランジスタと第２のトランジスタとを含む感知増幅器であって、
前記ストレージセルの第１の読み出しを実行し、
前記ストレージセルの第１の読み出しが前記ストレージセルに格納されているデータを正しく読み出さないことを判定し、前記第１のトランジスタのボディバイアスが最大レベルであることを判定することに応答して、前記第１のトランジスタのボディバイアスをゼロに設定し、前記第２のトランジスタのボディバイアスを増大し、前記感知増幅器を用いて前記ストレージセルの第２の読み出しを実行する、
ように構成される、前記感知増幅器と、
を含む、ＳＲＡＭ。