【事件の表示】
　特願２０１２−２５００２１「発光素子パッケージ及びその製造方法」拒絶査定不服審判事件〔平成２５年　２月１４日出願公開、特開２０１３−　３４０２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１９年２月２６日に出願した特願２００７−４５４２６号（パリ条約による優先権主張２００６年２月２８日　大韓民国。以下「原出願」という。）の一部を平成２４年１１月１４日に新たな特許出願としたものであって、その後の手続の経緯は、以下のとおりである。
　
　平成２５年１０月　９日　拒絶理由通知（同年１０月１５日発送）
　平成２６年　１月１５日　意見書・手続補正書
　平成２６年　３月１８日　拒絶査定（同年３月２５日送達）
　平成２６年　７月２５日　本件審判請求・手続補正書
　
第２　平成２６年７月２５日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成２６年７月２５日付け手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１　補正の概略
　本件補正は、補正前の特許請求の範囲の請求項１、１０に、
　
　「【請求項１】実装用溝が形成された第１面と、前記第１面と反対側の面である第２面とを備え、第１極性の領域を備えるパッケージ構造物と、
　前記パッケージ構造物の第２面上に位置し、前記第１極性とは反対の第２極性を備え、ツェナダイオードを形成する一つの拡散領域と、
　絶縁膜を介して前記パッケージ構造物と絶縁された第１電極及び第２電極と、を備え、
　前記第１電極及び第２電極は、それぞれ、前記パッケージ構造物の前記第１面に位置する上部電極と前記パッケージ構造物の前記第２面に位置する下部電極とを含み、
　前記パッケージ構造物は、前記拡散領域以外の全領域が前記第１極性を有し、
　前記第１電極は、前記第２極性を有する前記一つの拡散領域に電気的に接続され、
　前記第２電極は、前記第１極性を有する前記パッケージ構造物に電気的に接続され、
　前記第１面と前記拡散領域との間には、前記第１極性の領域が配置されていることを特徴とする発光素子パッケージ。
…
【請求項１０】
　前記絶縁膜は、前記少なくとも一つの拡散領域が形成されていない前記パッケージ構造物の実質的に表面全体に形成されていることを特徴とする請求項１に記載の発光素子パッケージ。」　
　
とあるものを、
　
　「【請求項１】実装用溝が形成された第１面と、前記第１面と反対側の面である第２面とを備え、第１極性の領域を備えるパッケージ構造物と、
　前記パッケージ構造物の第２面上に位置し、前記第１極性とは反対の第２極性を備え、ツェナダイオードを形成する一つの拡散領域と、
　
前記パッケージ構造物の前記第１面上に配置され、前記パッケージ構造物の前記第２面上において前記一つの拡散領域を除く面上に配置された絶縁膜と、
　
前記
　前記第１電極及び第２電極は、それぞれ、前記パッケージ構造物の第１面に位置する上部電極と前記パッケージ構造物の第２面に位置する下部電極とを含み、
　前記パッケージ構造物は、前記拡散領域以外の全領域が前記第１極性を有し、
　前記第１電極は、前記第２極性を有する前記一つの拡散領域に電気的に接続され、
　前記第２電極は、前記第１極性を有する前記パッケージ構造物に電気的に接続され、
　前記第１面と前記拡散領域との間には前記第１極性の領域が配置されることを特徴とする発光素子パッケージ。」（以下「本願補正発明」という。当審注：下線は、請求人が付した下線である。）　
　
と補正する補正事項を含む。
　上記補正事項は、実質的に、
ア　請求項１を削除するとともに、請求項１０を独立形式に書き改めて新たな請求項１にする補正事項、
イ　「パッケージ構造物」と「第１電極及び第２電極」を絶縁する絶縁膜を形成し配置する場所に関して、審判請求人が、審判請求書の「３−１．（１）」で主張するとおり、「前記少なくとも一つの拡散領域が形成されていない前記パッケージ構造物の実質的に表面全体」とあるものを、「前記パッケージ構造物の前記第１面上に配置され、前記パッケージ構造物の前記第２面上において前記一つの拡散領域を除く面上」に減縮する補正事項、
からなる。
　上記補正事項アは、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下「平成１８年改正前特許法」という。）第１７条の２第４項第１号の請求項の削除を目的とするものであり、上記補正事項イは、同条第４項第２号の特許請求の範囲の減縮を目的とするものである。
　そこで、本件補正後の特許請求の範囲の請求項１に係る発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第６項において準用する同法第１２６条第５項の規定する要件を満たすか）否かについて検討する。
　
２　引用発明
（１）引用する刊行物
　本願の原出願の優先日（２００６年２月２８日）前に日本国内又は外国において頒布され、原査定の拒絶の理由に引用された刊行物である国際公開第２００５／０６２３９３号（以下「刊行物」という。）には、図面と共に以下の事項が記載されている（当審注：下線は当審が付加した。以下、同様である。なお、翻訳は、刊行物のファミリー文献（特表２００７−５３５１３０号公報）を参考に作成した。）。
　
ア　クレームの記載
「33. A light emitting device package, comprising:
 a semiconductor substrate having a cavity therein, the cavity having a floor and a sidewall angled with respect to the floor at an angle of at least about 90°;
 a first bond pad in the cavity positioned to couple to a first node of a light emitting device received in the cavity;
 a second bond pad in the cavity positioned to couple to a second node of a light emitting device positioned therein;
 a first conductive path extending through the substrate from the first bond pad to an external surface of the semiconductor substrate;
 a second conductive path extending through the substrate from the second bond pad to the external surface of the substrate;
 a light emitting device received in the cavity and having nodes coupled to the first and second bond pads;
 opposing zener diode junctions coupling the first and second conductive paths to provide electro-static discharge (ESD) protection for the light emitting device; and 
 a solid wavelength conversion member positioned on a top surface of the semiconductor substrate over the light emitting device to receive and wavelength convert light emitted from the light emitting device.」
　
「３３．
その中にキャビティを有する半導体基板であって、前記キャビティが、フロアと、前記フロアに対して少なくとも約９０°の角度で曲げられた側壁とを有する、半導体基板と、
　
前記キャビティ内に収容された発光デバイスの第１のノードに結合するように位置決めされた、前記キャビティ内の第１のボンドパッドと、
　
その中で位置決めされた発光デバイスの第２のノードに結合するように位置決めされた、前記キャビティ内の第２のボンドパッドと、
　
前記基板を介して、前記第１のボンドパッドから前記半導体基板の外部表面にかけて延びる第１の導電経路と、
　
前記基板を介して、前記第２のボンドパッドから前記基板の前記外部表面にかけて延びる第２の導電経路と、
　前記キャビティ内に収容され、前記第１および第２のボンドパッドに結合されたノードを有する発光デバイスと、
　
前記第１と第２の導電経路を結合し、前記発光デバイスに静電気放電（ＥＳＤ）保護を提供する、対向するツェナーダイオード接合と、
　
前記発光デバイスから放出された光を受け取り波長変換するように、前記半導体基板の上部表面上で、前記発光デバイスを覆って位置決めされた中実波長変換部材とを備える
発光デバイスパッケージ。
　
イ　詳細な説明の記載（その１）
　「For the embodiments illustrate in Fig. 2, the package 10 also includes an anode bond pad 22 A and a cathode bond pad 22B positioned on the floor 18 of the cavity 16 for attaching anode and cathode contact nodes of the LED 12 or other light emitting device therein. By using bond pads 22A, 22B in accordance with some embodiments of the present invention, a submount hybrid may be manufactured without the need for wirebonds, which may reduce the chip and/or package size.
 In some embodiments, the semiconductor submount/substrate 14 is silicon. The cavity 16 may be formed in the silicon submount by etching and/or other suitable means. Silicon processing methods, including photolithography of silicon wafers to produce recesses such as cavity 16, diffusion and implantation of dopants, formation of zener diode junctions and formation of conductive vias therein, are known in the semiconductor art and will not be further described herein except as regards aspects particular to the present invention. While the description of embodiments herein will be generally presented with reference to silicon, other semiconductor materials may be used for the submount/substrate 14.
 Conductive paths, including via connections 24A, 24B and doped regions 34A, 34B, extend through or into the submount/substrate 14 and electrically connect the anode 24A and cathode 24B bond pads to respective external mounting pads 26A, 26B in some embodiments of the present invention. The external mounting pads 26 A, 26B may be mounted on one or more walls defining an external surface 28 of the submount/substrate 14. The electrical vias may be formed by implantation, diffusion and/or as metallic vias by plating or similar methods. Metallic vias may have the added advantage of reducing the resistance for the heat dissipation to a circuit board or heat sink assembly. In some embodiments of the present invention, the external mounting pads 26 A, 26B are formed on the underside of the external surface 28 of the submount/substrate 14. The external mounting pads 26A, 26B may be formed on external surfaces of the submount, for example, by plating or other methods.」（１０頁１７行乃至１１頁９行）
　
「　図２に示されている諸実施形態の場合、パッケージ１０はまた、ＬＥＤ１２またはその中の他の発光デバイスのアノード接点ノードおよびカソード接点ノードを接続するために、キャビティ１６のフロア１８上で位置決めされたアノードボンドパッド２２Ａとカソードボンドパッド２２Ｂとを含む。本発明のいくつかの実施形態によるボンドパッド２２Ａ、２２Ｂを使用することによって、ワイアボンドを必要とすることなしに、サブマウント混成物を製造することができ、これにより、チップおよび／またはパッケージサイズを削減することができる。
　いくつかの実施形態では、半導体サブマウント／基板１４は、
シリコン
凹部
　バイア接続２４Ａ、２４Ｂおよびドープ領域３４Ａ、３４Ｂを含む
導電経路は
サブマウント／基板１４を介して、またはその中に延び、アノード２４Ａボンドパッドおよびカソード２４Ｂボンドパッドをそれぞれの外部取付け用パッド２６Ａ、２６Ｂに電気的に接続する
外部取付け用パッド２６Ａ、２６Ｂは、サブマウント／基板１４の外部表面２８の下側に接して形成され
　
ウ　詳細な説明の記載（その２）
「Returning again to Fig. 2, in some embodiments of the present invention, the submount/substrate 14 may include the first and second heavily doped n-type regions 34A, 34B. A heavily doped p-type region 36 may form schematically illustrated zener junctions 35 A, 35B with the first and second n-type regions 34A, 34B. Depending on its fabrication method, the junctions may be formed horizontally or vertically. The anode bond 22A pad may be in electrical contact with the first n-type region 34A while the cathode bond pad 22B may be in electrical contact with the second n-type region 34B. Thus, the anode and cathode lead nodes of a light emitting device 12 in the cavity 16 may be connected by a pair of opposing zener diode junctions (indicated schematically in Fig. 2) that together may provide electro-static discharge (ESD) protection to the mounted light emitting device/LED chip 12. As further shown in Fig. 2, the package 10 may be mounted on a substrate 31 by, for example, conventional methods. The substrate 31 may be, for example, a printed circuit board or metal core printed circuit board, which may provide improved heat dissipation.」
　
「再び図２に戻れば、本発明のいくつかの実施形態では、
サブマウント／基板１４は、第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂを含む
高濃度ドープされたｐ型領域３６は、第１および第２のｎ型領域３４Ａ、３４Ｂと共に、
ツェナー接合３５Ａ、３５Ｂを形成する
　
エ　詳細な説明の記載（その３）
「Further embodiments of the present invention will now be described with reference to Fig. 4. As illustrated in Fig. 4, first and second heavily doped n-type regions 34A, 34B in the submount/substrate 14 of a package 100 may be fabricated, for example, by implantation or diffusion of wells of n-type dopants into a p-type substrate. Metal-plated vias 38A, 38B may connect the wells to the opposite surface of the submount/substrate 14 to complete first and second conductive paths to an external surface of the submount/substrate 14 for external connection. This may also reduce the thermal resistance between the LED and the heat dissipation element (heat sink, metal core PCB, etc.).」
　
「次に、図４を参照して、本発明の他の実施形態について述べる。図４に示されているように、パッケージ１００の
サブマウント／基板１４内の第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂは、たとえば、ｐ型基板内にｎ型ドーパントのウェルを注入または拡散することによって作製することができる。
　
オ　図２は、以下のとおりである。
　
（２）引用発明
ア　上記（１）アによれば、刊行物には以下の発光デバイスパッケージが記載されている。
「その中にキャビティを有する半導体基板であって、前記キャビティが、フロアと、前記フロアに対して少なくとも約９０°の角度で曲げられた側壁とを有する、半導体基板と、
　前記キャビティ内に収容された発光デバイスの第１のノードに結合するように位置決めされた、前記キャビティ内の第１のボンドパッドと、
　その中で位置決めされた発光デバイスの第２のノードに結合するように位置決めされた、前記キャビティ内の第２のボンドパッドと、
　前記基板を介して、前記第１のボンドパッドから前記半導体基板の外部表面にかけて延びる第１の導電経路と、
　前記基板を介して、前記第２のボンドパッドから前記基板の前記外部表面にかけて延びる第２の導電経路と、
　前記キャビティ内に収容され、前記第１および第２のボンドパッドに結合されたノードを有する発光デバイスと、
　前記第１と第２の導電経路を結合し、前記発光デバイスに静電気放電（ＥＳＤ）保護を提供する、対向するツェナーダイオード接合と、
　前記発光デバイスから放出された光を受け取り波長変換するように、前記半導体基板の上部表面上で、前記発光デバイスを覆って位置決めされた中実波長変換部材とを備える発光デバイスパッケージ。」
　
イ　上記（１）ア乃至エの記載を踏まえて、図２を見ると、以下の事項が看取できる。
（ア）半導体基板１４は、上面からその中にキャビティを有していること、外部取付け用パッド２６Ａ、２６Ｂは、半導体基板１４の外部表面２８の下側に接して形成されていることが看取できる。　
　
（イ）半導体基板１４は、外部取り付け用パッド２６Ａ、２６Ｂと接する領域に、それぞれ、第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂを含むこと、前記ｎ型領域３４Ａ、３４Ｂの間の領域に高濃度ドープされたＰ型領域３６を含むこと、前記第１および第２のｎ型領域３４Ａ、３４Ｂと前記Ｐ型領域３６は、ツェナー接合３５Ａ、３５Ｂを形成することが看取できる。
　
（ウ）導電経路は、バイア接続２４Ａ、２４Ｂおよびドープ領域３４Ａ、３４Ｂを含み、半導体基板１４の中に延び、アノードボンドパッド２２Ａ、カソードボンドパッド２２Ｂ（上記アの第１、第２のボンドパッドに、それぞれ相当する。）を外部取付け用パッド２６Ａ、２６Ｂにそれぞれ電気的に接続することが看取できる。
　
ウ　してみると、刊行物には以下の発明が記載されている。
「上面からその中にキャビティを有する半導体基板であって、前記キャビティが、フロアと、前記フロアに対して少なくとも約９０°の角度で曲げられた側壁とを有する、半導体基板と、
　前記キャビティ内に収容された発光デバイスの第１のノードに結合するように位置決めされた、前記キャビティ内の第１のボンドパッドと、
　その中で位置決めされた発光デバイスの第２のノードに結合するように位置決めされた、前記キャビティ内の第２のボンドパッドと、
　前記基板を介して、前記第１のボンドパッドから前記半導体基板の外部表面にかけて延びる第１の導電経路と、
　前記基板を介して、前記第２のボンドパッドから前記基板の前記外部表面にかけて延びる第２の導電経路と、
　前記キャビティ内に収容され、前記第１および第２のボンドパッドに結合されたノードを有する発光デバイスと、
　前記第１と第２の導電経路を結合し、前記発光デバイスに静電気放電（ＥＳＤ）保護を提供する、対向するツェナーダイオード接合と、
　前記発光デバイスから放出された光を受け取り波長変換するように、前記半導体基板の上部表面上で、前記発光デバイスを覆って位置決めされた中実波長変換部材とを備える発光デバイスパッケージであって、
　前記半導体基板の外部表面の下側に接して外部取付け用パッド２６Ａ、２６Ｂが形成され、　
　前記半導体基板は、前記外部取り付け用パッド２６Ａ、２６Ｂと接する領域に、それぞれ、第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂを含み、前記ｎ型領域３４Ａ、３４Ｂの間の領域に高濃度ドープされたＰ型領域を含み、前記第１および第２のｎ型領域３４Ａ、３４Ｂと前記Ｐ型領域３６は、ツェナー接合３５Ａ、３５Ｂを形成し、
　前記第１、第２の導電経路は、バイア接続２４Ａ、２４Ｂおよびドープ領域３４Ａ、３４Ｂを含み、半導体基板の中に延び、第１、第２のボンドパッドを外部取付け用パッド２６Ａ、２６Ｂにそれぞれ電気的に接続する、
　発光デバイスパッケージ。」（以下「引用発明」という。）
　
３　対比
　本願補正発明と引用発明を対比する。
（１）本願補正発明の「実装用溝が形成された第１面と、前記第１面と反対側の面である第２面とを備え、第１極性の領域を備えるパッケージ構造物」と、引用発明の「上面からその中にキャビティを有する半導体基板」であって、「外部表面の下側に接して外部取付け用パッド２６Ａ、２６Ｂが形成され」、「外部取り付け用パッド２６Ａ、２６Ｂと接する領域に、それぞれ、第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂを含み、前記ｎ型領域３４Ａ、３４Ｂの間の領域に高濃度ドープされたＰ型領域を含」む「半導体基板」を対比する。
　
ア　本願の発明の詳細な説明には、「【００２９】パッケージ構造物１００は、シリコン、…などからなり…」との記載があることに照らせば、本願補正発明の「パッケージ構造物」は、シリコンなどの半導体材料からなるものを含んでいる。一方、引用発明の半導体基板は、上記２（１）イの記載によれば、実施形態としてシリコンが挙げられている。してみると、引用発明の「半導体基板」は本願補正発明の「パッケージ構造物」に相当する。
　
イ　引用発明の半導体基板は、「上面からその中にキャビティを有」し、「外部表面の下側に接して外部取付け用パッド２６Ａ、２６Ｂが形成され」ているところ、引用発明の「上面」が本願補正発明の「第１面」に相当し、引用発明の「外部表面の下側」が本願補正発明の「前記第１面と反対側の面である第２面」に相当する。
　
ウ　引用発明は、さらに「前記キャビティ内に収容された発光デバイスの…」との特定事項を備えることを踏まえると、引用発明の「キャビティ」は、発光デバイスを収容している。ここで発光デバイスを収容するとは、発光デバイスを実装すること意味するものと解される。してみると、本願補正発明の「実装用溝」と引用発明の「キャビティ」は、「実装用凹部」の点で一致する。
　
エ　引用発明の「高濃度ドープされたＰ型領域を含」む「半導体基板」は、本願補正発明の「第１極性の領域を備えるパッケージ構造物」に相当する。
　
オ　上記ア乃至エによれば、両者は、「実装用凹部が形成された第１面と、前記第１面と反対側の面である第２面とを備え、第１極性の領域を備えるパッケージ構造物」の点で一致する。
　
（２）本願補正発明の「前記パッケージ構造物の第２面上に位置し、前記第１極性とは反対の第２極性を備え、ツェナダイオードを形成する一つの拡散領域」と、引用発明の「前記半導体基板の外部表面の下側に接して外部取付け用パッド２６Ａ、２６Ｂが形成され」、「前記半導体基板」が「前記外部取り付け用パッド２６Ａ、２６Ｂと接する領域に、それぞれ、」含む「第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂ」であって、「前記ｎ型領域３４Ａ、３４Ｂの間の領域に」含む「高濃度ドープされたＰ型領域」と「ツェナー接合３５Ａ、３５Ｂを形成」する「第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂ」を対比する。
　
ア　上記（１）イのとおり、引用発明の「半導体基板の外部表面の下側」は、本願補正発明の「前記パッケージ構造物の第２面」に相当する。
　
イ　上記（１）エのとおり、引用発明の「Ｐ型領域」が本願補正発明の「第１極性の領域」に相当することを踏まえると、引用発明の「第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂ」は、本願補正発明の「前記第１極性とは反対の第２極性を備え…る…領域」に相当する。
　
ウ　引用発明の「第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂ」は、「前記ｎ型領域３４Ａ、３４Ｂの間の領域に」含む「高濃度ドープされたＰ型領域」と「ツェナー接合３５Ａ、３５Ｂを形成」するから、引用発明の「第１のｎ型領域３４Ａ」は、ツェナダイオードを形成する領域である。
　
エ　上記ア乃至ウによれば、両者は「前記パッケージ構造物の第２面上に位置し、前記第１極性とは反対の第２極性を備え、ツェナダイオードを形成する領域」の点で一致する。
　
（３）本願補正発明の「前記絶縁膜を介して前記パッケージ構造物と絶縁された第１電極及び第２電極」であって、「それぞれ、前記パッケージ構造物の第１面に位置する上部電極と前記パッケージ構造物の第２面に位置する下部電極とを含」む「前記第１電極及び第２電極」と、引用発明の「…発光デバイスの第１のノードに結合するように位置決めされた、前記キャビティ内の第１のボンドパッドと、…発光デバイスの第２のノードに結合するように位置決めされた、前記キャビティ内の第２のボンドパッド」と、「前記基板を介して、前記第１のボンドパッドから前記半導体基板の外部表面にかけて延びる第１の導電経路と、前記基板を介して、前記第２のボンドパッドから前記基板の前記外部表面にかけて延びる第２の導電経路」であって「第１、第２のボンドパッドを外部取付け用パッド２６Ａ、２６Ｂにそれぞれ電気的に接続」する「前記第１、第２の導電経路」と、「半導体基板の外部表面の下側に接して」形成される「外部取り付け用パッド２６Ａ、２６Ｂ」とを、それぞれ一体として対比する。
　
ア　はじめに、本願補正発明の「第１電極」、「第２電極」が有する技術的意義について、発明の詳細な説明の記載を参酌して検討する。
　本願の発明の詳細な説明には、「【００３２】…、発光素子３００の一側の電極と一方の拡散層１２１とが第１電極１４１を介して電気的に接続し、発光素子３００の他側の電極と他方の拡散層１２２とが第２電極１４２を介して電気的に接続する。」との記載がある。前記記載によれば、第１電極１４１は発光素子３００の一側の電極と一方の拡散層１２１とを電気的に接続する技術的意義を有し、第２電極１４２は発光素子３００の他側の電極と他方の拡散層１２２と電気的に接続する技術的意義を有するものと解される。
　
イ　引用発明の「キャビティ」は、半導体基板が「上面からその中に」有することを踏まえると、引用発明の「前記キャビティ内の第１のボンドパッド」と「前記キャビティ内の第２のボンドパッド」は、何れも本願補正発明の「前記パッケージ構造物の第１面に位置する上部電極」に相当する。
　
ウ　引用発明の「半導体基板の外部表面の下側に接して」形成される「外部取り付け用パッド２６Ａ、２６Ｂ」は、何れも本願補正発明の「前記パッケージ構造物の第２面に位置する下部電極」に相当する。
　
エ　引用発明の第１、第２の導電経路は、「第１、第２のボンドパッドを外部取付け用パッド２６Ａ、２６Ｂにそれぞれ電気的に接続」する機能を有している。
　
オ　引用発明の「第１、第２のボンドパッド」、「第１、第２の導電経路」、「外部取り付け用パッド２６Ａ、２６Ｂ」とを、それぞれ一体としたものは、それぞれ、「発光デバイスの第１のノード」と「発光デバイスの第２のノード」に結合されることから、互いに絶縁され、そして、半導体基板と絶縁されるものである。
　
カ　上記ア乃至オによれば、両者は、「前記パッケージ構造物と絶縁された第１電極及び第２電極」であって、「前記第１電極及び第２電極は、それぞれ、前記パッケージ構造物の第１面に位置する上部電極と前記パッケージ構造物の第２面に位置する下部電極とを含」む点で一致する。
　
（４）本願補正発明の「前記第１電極は、前記第２極性を有する前記一つの拡散領域に電気的に接続」されることと、引用発明の「外部取り付け用パッド２６Ａ…と接する領域に、…第１…の高濃度ドープされたｎ型領域３４Ａ…を含」むことを対比する。
　
ア　引用発明の「第１…の高濃度ドープされたｎ型領域３４Ａ」は、本願補正発明の「第２極性を有する…領域」に相当する。
　
イ　引用発明の「外部取り付け用パッド２６Ａ…と接する領域に、…第１…の高濃度ドープされたｎ型領域３４Ａ…を含」むことは、「外部取り付け用パッド２６Ａ」は「高濃度ドープされたｎ型領域３４Ａ」に電気的に接続されていることである。
　
ウ　してみると、両者は、「前記第１電極は、前記第２極性を有する前記領域に電気的に接続」される点で一致する。
　
（５）本願補正発明の「発光素子パッケージ」と引用発明の「発光デバイスパッケージ」を対比すると、両者は相当関係にある。
　
（６）してみると、本願補正発明と引用発明は、
「実装用凹部が形成された第１面と、前記第１面と反対側の面である第２面とを備え、第１極性の領域を備えるパッケージ構造物と、
　前記パッケージ構造物の第２面上に位置し、前記第１極性とは反対の第２極性を備え、ツェナダイオードを形成する領域と、
　前記パッケージ構造物と絶縁された第１電極及び第２電極と、を備え、
　前記第１電極及び第２電極は、それぞれ、前記パッケージ構造物の第１面に位置する上部電極と前記パッケージ構造物の第２面に位置する下部電極とを含み、
　前記第１電極は、前記第２極性を有する前記領域に電気的に接続される発光素子パッケージ。」
　の点で一致し、以下の点で相違する。
　
相違点１：パッケージ構造物の第１面に形成された実装用の「凹部」は、本願補正発明では「溝」であるのに対し、引用発明では「キャビティ」である点。
　
相違点２：「第２極性を備え、ツェナダイオードを形成する領域」は、本願補正発明では「拡散領域」であるのに対し、引用発明ではそのようなものか否か明らかでない点。
　
相違点３：本願補正発明は、「前記パッケージ構造物」は、「第２極性を備え、ツェナダイオードを形成する」「領域以外の全領域が前記第１極性を有し」、「前記第１面と前記…領域との間には前記第１極性の領域が配置される」のに対し、引用発明は、そのようなものか否か明らかでない点。
　
相違点４：「前記パッケージ構造物と絶縁された第１電極及び第２電極」が、本願補正発明では、「前記パッケージ構造物の前記第１面上に配置され、前記パッケージ構造物の前記第２面上において前記一つの拡散領域を除く面上に配置された絶縁膜」「を介して前記パッケージ構造物と絶縁」されるのに対し、引用発明の「第１、第２のボンドパッド」、「第１、第２の導電経路」、「外部取り付け用パッド２６Ａ、２６Ｂ」とを、それぞれ一体としたものは、そのようなものではない点。
　
相違点５：「第２極性を備え、ツェナダイオードを形成する領域」が、本願補正発明では、「一つ」であり、「前記第２電極は、前記第１極性を有する前記パッケージ構造物に電気的に接続」されるのに対し、引用発明では、そのようなものではない点。
　
４　判断
　以下、上記相違点について検討する。
（１）相違点１について
　パッケージ構造物の第１面に形成された実装用の「凹部」の形状を、「溝」の形状とするか、あるいは「キャビティ」の形状とするかは当業者が適宜設定しうる設計的事項と認められる。してみると、引用発明において「キャビティ」を「溝」の形状と為し、上記相違点１に係る本願補正発明の発明特定事項と為すことは、当業者が容易に想到し得たことと認められる。
　
（２）相違点２、３について
　引用発明の「半導体基板」は、「外部取り付け用パッド２６Ａ、２６Ｂと接する領域に、それぞれ、第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂを含み、前記ｎ型領域３４Ａ、３４Ｂの間の領域に高濃度ドープされたＰ型領域を含」むものである。ここで、半導体基板がドープされた領域を含む場合、前記ドープされた領域を形成する技術手段として、半導体基板としてドープされた半導体基板を用いる技術手段や、所定の領域にドーパントを拡散して形成する技術手段は、いずれも周知の技術手段である。また、刊行物には、上記２（１）エに摘記するとおり、「サブマウント／基板１４内の第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂは、たとえば、
ｐ型基板
ｎ型ドーパントのウェルを
拡散
　
（３）相違点４について
ア　　上記３（３）アで検討したように、本願補正発明の第１電極、第２電極は、発光素子の一側の電極（言い換えると、半導体基板の第１面側に位置する電極）と拡散層（言い換えると、半導体基板の前記第１面と反対側の面である第２面側に位置する層）とを電気的に接続する技術的意義を有するものと解される。　
イ　ところで、半導体の技術分野において、基板の第１面と第２面（言い換えると、基板の上面と下面）を電気的に接続する手段として、上面から下面に至る基板の面上に絶縁膜を配置し、前記絶縁膜上に電気的に接続する部材（配線や電極等）を配置する技術手段や、あるいは、基板の内部に電気的に接続する部材を配置する技術手段は、例えば下記（ア）、（イ）に記載されるように、何れも原出願の優先日の当時、周知の技術手段である。
（ア）原査定の拒絶の理由に引用した国際公開第２００５／０２７２３３号（ファミリーは、特表２００７−５０５４９３号公報である。）には、固体金属ブロック１００を備えた実装基板において、その上面から下面に至る面上（表面上）に絶縁被覆１２０を設け、絶縁被覆１２０上に導電性トレース１３０ａ’、１３０ｂ’（上記「接続する部材（配線や電極等）」に相当する。）を設ける技術手段が記載されている（ＦＩＧ．１Ｄおよびその説明部分等参照。）。また、該文献には、スルーホール１４０ａ、１４０ｂ、導電性ビア１４２ａ、１４２ｂを設ける技術手段も記載されている（ＦＩＧ．１Ｆおよびその説明部分等参照。）。
（イ）特開２００５−２７７３８０号公報には、シリコン基板にコンタクトホールを設けること（実施例８及び図１４等を参照。）、シリコン基板の両端縁にコンタクトエッジを設けること（実施例９及び図１６等を参照。シリコン基板と絶縁することは、「【００８２】…次工程の電極を形成する前に、例えばスパッタ法、ＣＶＤ法、熱酸化法等で、Ｓｉ表面を薄いＳｉＯ２層やＳｉ３Ｎ４層で覆い、絶縁化する。」、「【０１２４】…続いて、図１５（Ｆ）に示すように、ＢＨＦ溶液により、すべての残っている熱酸化シリコン膜８１ｄが除去され、再び拡散炉によってシリコン基板８１の表面全体に、厚さ５００ｎｍの熱酸化シリコン膜８１ｇが形成され、基板表面が絶縁化される。【０１２５】 次に、図１５（Ｇ）に示すように、スパッタ法により順次に成膜された例えばＴｉ及びＣｕから成る電極層そして反射膜８１ｈ’が成膜される。」と記載があるように、当業者が当然に考慮する事項である。）が記載されている。
　
ウ　そうすると、引用発明は、半導体基板の上面と下面を電気的に接続する手段として、バイア手段等（基板の内部に電気的に接続する部材を配置する技術手段）を採用しているところ、上記周知の技術手段を踏まえれば、半導体基板の上面と下面を電気的に接続する手段として、上面から下面に至る基板の面上に絶縁膜を配置し、前記絶縁膜上に電気的に接続する部材（配線や電極等）を配置する技術手段を採用することに困難性は無い。そしてその際、電気的に接続する手段は拡散領域を電気接続することとなるから、拡散領域上に絶縁膜を配置しないこと、すなわち絶縁膜を拡散領域を除く面上に配置することは当業者が当然に考慮する事項である。してみると、引用発明に上記周知の技術手段を適用し、上記相違点４に係る本願補正発明の発明特定事項と為すことは、当業者が容易に想到しうることである。
　
（４）相違点５について
ア　はじめに、本願補正発明の「ツエナーダイオード」が有する技術的意義について、発明の詳細な説明の記載を参酌して検討する。
　本願の発明の詳細な説明には、以下の記載がある。
「【００３６】…拡散層１２１から離隔した一部領域ａに追加的に拡散層が形成されておらず、一部領域ａと第２電極１４２とが電気的に接続する。そして、図３に基づいて説明したように、拡散層１２１の電気的な極性は、パッケージ構造物１００において拡散層１２１が形成されていない他の領域の電気的極性と異なることが好ましい。すなわち、上記のような構成により、パッケージ構造物１００の内部では、ｐｎまたはｎｐ接合構造のツェナダイオード素子と同一機能が具現される。
【００３７】
　上述した本発明に係る発光素子パッケージの第２実施例のように、パッケージ構造物１００に、パッケージ構造物１００と反対極性を有する拡散層１２１を形成することで、ツェナダイオード素子のように、静電気または逆方向電圧から回路及び発光素子を保護する保護用素子の機能を具現することができる。」
　上記記載によれば、本願補正発明の「ツエナーダイオード」は、静電気または逆方向電圧から回路及び発光素子を保護する保護用素子の機能を有するものと解される。
　
イ　ところで、発光素子を保護する保護用素子として、１つのツェナーダイオードを用いる技術手段と、対向する（２つの）ツェナーダイオードを用いる技術手段は何れも周知である（例えば、原査定の拒絶の理由に引用した特開２００５−３１１３６４号公報の図３およびその説明箇所には、保護用の電圧調整ダイオードとしてｐｎ接合ツェナーダイオードが、図４には、ｐｎｐ接合２重しきいツェナーダイオード（上記「対向する（２つの）ツェナーダイオード」に相当する。）が開示されている。また、特開２００６−１９６６６号公報の図９およびその説明箇所には、ＬＥＤ素子に静電気が加わることを防止する手段として、ＬＥＤと並列接続されたツェナーダイオードが、図３およびその説明箇所には、直列にカソード同士が接続された２つのツェナーダイオードが開示されている。）。
　
ウ　そうすると、引用発明は、「前記発光デバイスに静電気放電（ＥＳＤ）保護を提供する、対向するツェナーダイオード接合」を備えるところ、上記周知の技術手段に照らし、「前記発光デバイスに静電気放電（ＥＳＤ）保護を提供する」手段として１つのツェナーダイオードを用いることは、当業者が適宜なし得る事項である。そして、その際、ツェナーダイオードが１つであるから、引用発明の「ツェナー接合３５Ａ、３５Ｂ」は、「ツェナー接合３５Ａ」のみが形成されるように、半導体基板が「ｎ型領域３５Ｂ」を含まないように為し、上記相違点５に係る本願補正発明の発明特定事項と為すことに困難性は無い。
　
（５）本願補正発明の効果について
　そして、本願補正発明が奏する作用効果は、引用発明と周知の技術手段に基いて当業者が容易に予測しうる程度のものである。
　
　したがって、本願補正発明は、引用発明と周知の技術手段に基いて当業者が容易に発明をすることができたものである。
　
５　本件補正についてのむすび
　以上のとおりであるから、本件補正は、平成１８年改正前特許法第１７条の２第６項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１０に係る発明は、平成２６年１月１５日付け手続補正により補正された特許請求の範囲の請求項１、１０に記載された事項により特定される、以下のとおりのものである。
「【請求項１】実装用溝が形成された第１面と、前記第１面と反対側の面である第２面とを備え、第１極性の領域を備えるパッケージ構造物と、
　前記パッケージ構造物の第２面上に位置し、前記第１極性とは反対の第２極性を備え、ツェナダイオードを形成する一つの拡散領域と、
　絶縁膜を介して前記パッケージ構造物と絶縁された第１電極及び第２電極と、を備え、
　前記第１電極及び第２電極は、それぞれ、前記パッケージ構造物の前記第１面に位置する上部電極と前記パッケージ構造物の前記第２面に位置する下部電極とを含み、
　前記パッケージ構造物は、前記拡散領域以外の全領域が前記第１極性を有し、
　前記第１電極は、前記第２極性を有する前記一つの拡散領域に電気的に接続され、
　前記第２電極は、前記第１極性を有する前記パッケージ構造物に電気的に接続され、
　前記第１面と前記拡散領域との間には、前記第１極性の領域が配置されていることを特徴とする発光素子パッケージ。」
「【請求項１０】
　前記絶縁膜は、前記少なくとも一つの拡散領域が形成されていない前記パッケージ構造物の実質的に表面全体に形成されていることを特徴とする請求項１に記載の発光素子パッケージ。」（以下、請求項１０に係る発明を「本願発明」という。）
　
２　引用する刊行物と引用発明
　原査定の拒絶の理由に引用した刊行物、その記載事項、及び引用発明は、前記「第２　２」に記載したとおりである。
　
３　対比・判断
　本願発明は、前記「第２」で検討した本願補正発明から、上記「第２　１イ」に記載した減縮する補正事項を解除したものである。
　そうすると、本願発明の構成要件をすべて含み、さらに減縮する補正事項を含む本願補正発明が、前記「第２　４」に記載したとおり引用発明と周知の技術手段に基いて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明と周知の技術手段に基いて当業者が容易に発明をすることができたものである。
　
４　むすび
　以上のとおり、本願発明は、引用発明と周知の技術手段に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、結論のとおり審決する。