【手続補正書】
【提出日】令和2年2月7日(2020.2.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
コンデンサと、
第１トランジスタソース端子と、第１トランジスタドレイン端子と、第１トランジスタゲート端子とを備え、前記第１トランジスタドレイン端子は、前記コンデンサの第１端子に電気的に接続される、第１トランジスタと、
第２トランジスタソース端子と、第２トランジスタドレイン端子と、第２トランジスタゲート端子とを備え、前記第２トランジスタドレイン端子は、前記コンデンサの第２端子に電気的に接続され、前記第２トランジスタソース端子は、前記第１トランジスタソース端子に電気的に接続される、第２トランジスタと、
前記第１トランジスタゲート端子と前記第２トランジスタゲート端子とに結合された制御回路と、
を備える可変容量素子において、
前記制御回路は、
第１の時間に入力電流の第１ゼロ交差を検出するステップと、
前記第１の時間から第１遅延期間の後に、前記第１トランジスタをオフにするステップであって、前記第１遅延期間の長さは入力値によって制御されるステップと、
前記第１の時間の後の第２の時間に、前記入力電流の第２ゼロ交差を検出するステップと、
前記第１トランジスタをオフに切り換えてから前記第２ゼロ交差を検出するまでの経過時間を測定するステップと、
前記経過時間に基づいてカウンタを設定するステップと、
前記カウンタに基づく第２遅延期間の後に、前記第１トランジスタをオンに切り換えるステップと、
を含む動作を行うことで、前記コンデンサの実効キャパシタンスを調整するように構成されることを特徴とする、可変容量素子。
【請求項２】
前記動作はさらに、
前記第２の時間から前記第１遅延期間の後に、前記第２トランジスタをオフに切り換えるステップと、
前記第２の時間の後の第３の時間に、前記入力電流の第３ゼロ交差を検出するステップと、
前記第２トランジスタをオフに切り換えてから前記第３ゼロ交差を検出するまでの第２経過時間を測定するステップと、
前記第２経過時間に基づいて第２カウンタを設定するステップと、
前記第２カウンタに基づく第３遅延期間の後に、前記第２トランジスタをオンに切り換えるステップと、
を含む、請求項１に記載の可変容量素子。
【請求項３】
前記コンデンサの前記実効キャパシタンスは前記入力値によって制御される、請求項１に記載の可変容量素子。
【請求項４】
前記入力値は位相遅延値であり、前記第１遅延期間は
【数１】
2019512162.tif 000001
に等しく、ここでφは前記位相遅延値を表し、Ｔは前記入力電流の周期を表す、請求項１に記載の可変容量素子。
【請求項５】
前記経過時間に基づいて前記カウンタを設定するステップは、測定された前記経過時間と所定の遅延期間とを合わせた時間に前記カウンタを設定するステップを含む、請求項１に記載の可変容量素子。
【請求項６】
前記所定の遅延期間は８００ｎｓ未満である、請求項５に記載の可変容量素子。
【請求項７】
前記第１トランジスタおよび前記第２トランジスタは、シリコンＭＯＳＦＥＴトランジスタ、シリコンカーバイドＭＯＳＦＥＴトランジスタ、または窒化ガリウムＭＯＳＦＥＴトランジスタからなるグループから選択される、請求項１に記載の可変容量素子。
【請求項８】
請求項１に記載の可変容量素子を備える、高電圧インピーダンス整合システム。
【請求項９】
請求項１に記載の可変容量素子に電気的に結合された誘導コイルを備える、高出力無線エネルギー伝送システム。
【請求項１０】
コンデンサと、
第１トランジスタソース端子と、第１トランジスタドレイン端子と、第１トランジスタゲート端子とを備え、前記第１トランジスタドレイン端子は、前記コンデンサの第１端子に電気的に接続される、第１トランジスタと、
第２トランジスタソース端子と、第２トランジスタドレイン端子と、第２トランジスタゲート端子とを備え、前記第２トランジスタドレイン端子は前記コンデンサの第２端子に電気的に接続され、前記第２トランジスタソース端子は前記第１トランジスタソース端子に電気的に接続される、第２トランジスタと、
前記第１トランジスタゲート端子と前記第２トランジスタゲート端子とに結合された制御回路と、
を備える可変容量素子において、
前記制御回路は、
第１の時間に入力電流のゼロ交差を検出するステップと、
前記第１トランジスタをオフに切り換えるステップと、
入力値に基づいて、前記コンデンサの両端の電圧がゼロの時に前記第１トランジスタをオンに切り換えるための第１遅延期間を推定するステップと、
前記第１の時間から前記第１遅延期間の後に、前記第１トランジスタをオンに切り換えるステップと、
第２の時間に前記入力電流のゼロ交差を検出するステップと、
前記第２トランジスタをオフに切り換えるステップと、
前記入力値に基づいて、前記コンデンサの両端の電圧がゼロの時に前記第２トランジスタをオンに切り換えるための第２遅延期間を推定するステップと、
前記第２の時間から前記第２遅延期間の後に、前記第２トランジスタをオンに切り換えるステップと、
を含む動作を行うことで、前記コンデンサの実効キャパシタンスを調整するように構成されることを特徴とする、可変容量素子。
【請求項１１】
前記コンデンサの前記実効キャパシタンスは、前記入力値によって制御される、請求項１０に記載の可変容量素子。
【請求項１２】
前記第１の時間から前記第１遅延期間の後に、前記第１トランジスタをオンに切り換えるステップは、前記第１の時間から前記第１遅延期間の後に一定の遅延期間に続いて前記第１トランジスタをオンに切り換えるステップを含む、請求項１０に記載の可変容量素子。
【請求項１３】
請求項１０に記載の可変容量素子を備える、高電圧インピーダンス整合システム。
【請求項１４】
請求項１０に記載の可変容量素子に電気的に結合された誘導コイルを備える、高出力無線エネルギー伝送システム。
【請求項１５】
コンデンサと、
第１トランジスタソース端子と、第１トランジスタドレイン端子と、第１トランジスタゲート端子とを備え、前記第１トランジスタドレイン端子は、前記コンデンサの第１端子に電気的に接続される、第１トランジスタと、
第２トランジスタソース端子と、第２トランジスタドレイン端子と、第２トランジスタゲート端子とを備え、前記第２トランジスタドレイン端子は前記コンデンサの第２端子に電気的に接続され、前記第２トランジスタソース端子は前記第１トランジスタソース端子に電気的に接続される、第２トランジスタと、
前記第１トランジスタゲート端子と前記第２トランジスタゲート端子とに結合された制御回路と、
を備える可変容量素子において、
前記制御回路は、
第１の時間に前記第１トランジスタをオフに切り換えるステップと、
前記第１トランジスタに関連する第１ダイオードを流れる電流を検出した後に前記第１トランジスタをオンに切り換えるステップと、
第２の時間に前記第２トランジスタをオフに切り換えるステップと、
前記第２トランジスタに関連する第２ダイオードを流れる電流を検出した後に、前記第２トランジスタをオンに切り換えるステップと、
を含む動作を行うことで、前記コンデンサの実効キャパシタンスを調整するように構成されることを特徴とする、可変容量素子。
【請求項１６】
前記第１ダイオードは前記第１トランジスタと電気的に並列に接続され、前記第２ダイオードは前記第２トランジスタと電気的に並列に接続される、請求項１５に記載の可変容量素子。
【請求項１７】
前記第１ダイオードは前記第１トランジスタのボディダイオードであり、前記第２ダイオードは前記第２トランジスタのボディダイオードである、請求項１５に記載の可変容量素子。
【請求項１８】
前記第１トランジスタと前記第２トランジスタとに電気的に接続されたボディダイオード導通センサをさらに含む、請求項１５に記載の可変容量素子。
【請求項１９】
前記ボディダイオード導通センサは前記制御回路に結合されて、前記第１ダイオードを介し、かつ前記第２ダイオードを介する、前記ボディダイオードの導通の開始を示す信号を提供する、請求項１８に記載の可変容量素子。
【請求項２０】
前記ボディダイオード導通センサは、前記第１トランジスタと前記第２トランジスタとの間に電気的に接続された検出抵抗器を含む、請求項１８に記載の可変容量素子。