【事件の表示】
　特願２０１１−５４６２６２「論理アドレスオフセット」拒絶査定不服審判事件〔平成２２年　８月１２日国際公開、ＷＯ２０１０／０９０６９６、平成２４年　７月１２日国内公表、特表２０１２−５１５９５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続きの経緯・本願発明
　本願は、平成２２年１月１５日（優先権主張２００９年１月２１日、米国）を国際出願日とする出願であって、平成２５年８月２２日付けで拒絶理由が通知され、平成２５年１１月２５日付けで意見書とともに手続補正書が提出され、平成２６年４月１６日付けで拒絶査定がなされ、同年８月２０日付けで拒絶査定不服の審判請求がなされたものであって、その請求項１に係る発明は、平成２５年１１月２５日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。（以下、「本願発明」という。）
　
「【請求項１】
　ホストインタフェースと、
　初期値の論理アドレスオフセット又は保存されている論理アドレスオフセットを使用して操作される記憶装置インタフェースと、
　　前記ホストインタフェースを介して伝えられる、記憶装置のフォーマット操作を検出し、
　　前記フォーマット操作を検出すると、
　　　前記記憶装置上のフォーマット情報を検査し、
　　　論理アドレスオフセットを計算し、
　　　計算した前記論理アドレスオフセットをホスト論理アドレスに適用するように構成されている制御回路と、
を備え、
　前記論理アドレスオフセットは、前記記憶装置のユーザーデータ領域の開始論理アドレスが、メモリセルの物理ページの先頭またはメモリセルの物理ブロックの先頭と一致するように設定される、
　ことを特徴とするメモリコントローラ。」
　　　
第２　引用文献
（１）原査定の拒絶の理由に引用された特開２００１−３５０６６５号公報（以下、「引用文献１」という。）には、図面とともに次の記載がある。
（ア）「【００３１】　《第１実施形態》　図１は、本発明による半導体記憶装置のブロック図である。
【００３２】同図に示すように、本発明による半導体記憶装置１００は、ホストインターフェース３と、ＣＰＵ６と、プログラムＲＯＭ８と、アドレスオフセット格納手段１０と、バッファメモリ１２と、メモリインターフェース１５と、フラッシュメモリ１７とを備える。
【００３３】また、半導体記憶装置１００は、バス２を介して、パーソナルコンピュータなどのホストシステム１と接続され、ホストシステム１からのコマンドを受けたり、ホストシステム１との間でデータのやり取りをおこなう。
【００３４】バス２は、ホストシステム１が半導体記憶装置１００にアクセスする際に利用するバスであり、例えば、ホストシステム１のローカルバスや、パーソナルコンピュータの標準バス（ＩＤＥバス、ＩＳＡバス、ＰＣＩバス、ＳＣＳＩバス、ＰＣカードバス等）である。
【００３５】ホストインターフェース３は、バス２を通して送られたデータをバッファメモリ１２に転送したり、バッファメモリ１２が保持するデータをバス２に転送するハードウェアである。
【００３６】バッファメモリ１２は、フラッシュメモリ１７から読み出したデータやフラッシュメモリ１７に書き込むデータを一時的に保持する記憶手段であり、例えば、スタティックＲＡＭ（Ramdom Access Memory）で構成される。
【００３７】メモリインターフェース１５は、フラッシュメモリ１７から読み出したデータをバッファメモリ１２に転送したり、バッファメモリ１２が保持するデータをフラッシュメモリ１７に書き込むハードウェアである。
【００３８】ＣＰＵ（Central Processing Unit）６は、プログラムＲＯＭ（Read Only Memory）８に格納されたプログラムを読み出し、そのプログラムに従って所定の動作を行う。例えば、ＣＰＵ６は、ホストインターフェース３を介して受け取ったホストシステム１のコマンドやステータスを解釈し、コマンドに従って、ホストインターフェース３やメモリインターフェース１５の機能を制御する。また、ＣＰＵ６は、バッファメモリ１２が保持しているデータの読み出しや書き換えをおこなう。
【００３９】また、ＣＰＵ６は、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を使って、ホストシステム１が指定した論理アドレスを、フラッシュメモリ１７をアクセスするための物理アドレスに変換する。アドレスオフセット値の算出方法及び論理アドレスから物理アドレスへのアドレス変換方法については後述する。
【００４０】アドレスオフセット格納手段１０は、論理アドレスを物理アドレスに変換するときに使われるアドレスオフセット値を格納する記憶手段であり、不揮発性または揮発性の記憶素子で構成される。なお、アドレスオフセット格納手段１０は、独立した記憶手段を設けるようにしてもよいし、他の記憶手段（例えば、フラッシュメモリ１７）の一部を利用して構成するようにしてもよい。
【００４１】フラッシュメモリ１７は、半導体記憶装置１００においてファイルデータなどを格納する記憶手段である。」（段落【００３１】〜【００４１】）
　　
（イ）「【００６８】ホストシステム１は、半導体記憶装置１００上にファイルシステムを作成する場合、まず、フラッシュメモリアレイ１８上で空いている（他のパーティションが割り当てられていない）論理アドレス範囲にパーティションを割り当てる。そして、そのパーティションをフォーマットする。フォーマットとは、パーティション上にＰＢＲ２６、ＦＡＴ領域Ｉ２７、ＦＡＴ領域II２８、ルートディレクトリ領域２９の論理アドレス範囲を割り当て、それらの領域にファイルデータを管理するための初期化データを書き込むことをいう。」（段落【００６８】）
　
（ウ）「【００７０】このようなＦＡＴファイルシステムが半導体記憶装置１００に作成される場合、ＣＰＵ６は、次の条件を満足するようなアドレスオフセット値を算出する。すなわち、そのアドレスオフセット値を加算すると、ＦＡＴファイル領域３０の先頭論理アドレスが、あるブロック２０の先頭セクタの物理アドレスに対応するようになるようなアドレスオフセット値である。このような条件を満足するアドレスオフセット値を算出することにより、ＦＡＴファイル領域３０を構成する各クラスタ３１の先頭セクタの論理アドレスの変換先は、必ずブロック２０の先頭セクタの物理アドレスとなる。」（段落【００７０】）
　
（エ）「【００８８】　《第３実施形態》　次に、アドレスオフセット設定処理の更に別の実施形態について説明する。図１０は、第３の実施形態におけるアドレスオフセット設定処理の流れを表した図である。本実施形態は、パーティションをフォーマットする際に、ＰＢＲデータを使ってアドレスオフセット値を算出するものである。
【００８９】ホストシステムが、フラッシュメモリアレイ１８上のパーティションをＦＡＴでフォーマットする場合（Ｓ４４）、そのＦＡＴパーティションの各領域の論理アドレス範囲の情報を含むデータをパーティションの先頭論理アドレスにあるＰＢＲ２６に書き込む（Ｓ４５）。
【００９０】ホストシステムからある論理アドレスにデータを書き込むコマンドが送られると、ＣＰＵ６は、その論理アドレスがそのパーティションの先頭論理アドレスであるか否かを調べる。その結果、書き込み対象の論理アドレスがパーティションの先頭論理アドレスであるならば、バッファメモリ１２が保持しているデータを読み出して解析し、そのデータがＦＡＴファイルシステムのＰＢＲ２６に相当するデータであるかを調べる（Ｓ４６）。
【００９１】これにより、そのパーティションがＦＡＴでフォーマットされていることを検出すると、ＣＰＵ６は、バッファメモリ１２が保持しているＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込むとともに、そのデータからこのＦＡＴパーティション２５を構成するＦＡＴ領域Ｉ２７、ＦＡＴ領域II２８、ルートディレクトリ領域２９が占める論理アドレス範囲を計算し、ＦＡＴファイル領域３０が開始する論理アドレス値を算出する（Ｓ４７）。
【００９２】そして、算出した論理アドレス値に等しい値を持つ物理アドレスがブロックの先頭アドレスでないならば、それ以降のブロックの先頭セクタの物理アドレス値からその論理アドレス値を減算し、アドレスオフセット値を算出し（Ｓ４８）、算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納する（Ｓ４９）。
【００９３】これ以後、ＣＰＵ６は、ＦＡＴファイル領域３０が占める範囲内の論理アドレスについては、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を加算した値の物理アドレスに変換して、フラッシュメモリ１７に対するアクセスを行う。
【００９４】図１１は、ＭＢＲ２３やＦＡＴパーティションの各領域２６〜３０や各クラスタ３１の先頭セクタの論理アドレスと物理アドレスとの対応づけの例を示す図である。
【００９５】同図に示すように、この場合は、ＦＡＴファイル領域３０が占める論理アドレス範囲についてのみアドレスオフセット値を適用している。なお、他の範囲、例えば、図９に示すように、ＰＢＲ領域２６以降の領域にアドレスオフセット値を適用するようにしてもよい。」（段落【００８８】〜【００９５】）
　
　ここで、上記記載事項を関連する図面及びその他の箇所の記載と技術常識に照らせば、引用文献１の第３実施形態に関して次のことがいえる。
（ａ）「本発明による半導体記憶装置１００は、ホストインターフェース３と、ＣＰＵ６と、プログラムＲＯＭ８と、アドレスオフセット格納手段１０と、バッファメモリ１２と、メモリインターフェース１５と、フラッシュメモリ１７とを備える。」（段落【００３２】）、「また、半導体記憶装置１００は、バス２を介して、パーソナルコンピュータなどのホストシステム１と接続され、ホストシステム１からのコマンドを受けたり、ホストシステム１との間でデータのやり取りをおこなう。」（段落【００３３】）及び図１の記載によれば、半導体記憶装置１００のホストインターフェース３と、ＣＰＵ６と、プログラムＲＯＭ８と、アドレスオフセット格納手段１０と、バッファメモリ１２と、メモリインターフェース１５とからなる部分は、半導体記憶装置１００のメモリコントローラであるといえる。
　
（ｂ）「本実施形態は、パーティションをフォーマットする際に、ＰＢＲデータを使ってアドレスオフセット値を算出するものである。」（段落【００８８】）、「ホストシステムが、フラッシュメモリアレイ１８上のパーティションをＦＡＴでフォーマットする場合（Ｓ４４）、そのＦＡＴパーティションの各領域の論理アドレス範囲の情報を含むデータをパーティションの先頭論理アドレスにあるＰＢＲ２６に書き込む（Ｓ４５）。」（段落【００８９】）、「ホストシステムからある論理アドレスにデータを書き込むコマンドが送られると、ＣＰＵ６は、その論理アドレスがそのパーティションの先頭論理アドレスであるか否かを調べる。その結果、書き込み対象の論理アドレスがパーティションの先頭論理アドレスであるならば、バッファメモリ１２が保持しているデータを読み出して解析し、そのデータがＦＡＴファイルシステムのＰＢＲ２６に相当するデータであるかを調べる（Ｓ４６）。」（段落【００９０】）、「これにより、そのパーティションがＦＡＴでフォーマットされていることを検出する」（段落【００９１】）の記載によれば、半導体記憶装置１００のＣＰＵ６は、ホストシステム１からホストインターフェース３を介してデータの書き込みコマンドが送られると、当該コマンドの書き込み対象の論理アドレスがパーティションの先頭論理アドレスであるか、書き込みデータがＰＢＲ２６に相当するデータであるかを調べてホストシステムがフラッシュメモリアレイ上のパーティションをＦＡＴでフォーマットすることを検出している。
　
（ｃ）「これにより、そのパーティションがＦＡＴでフォーマットされていることを検出すると、ＣＰＵ６は、バッファメモリ１２が保持しているＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込むとともに、そのデータからこのＦＡＴパーティション２５を構成するＦＡＴ領域Ｉ２７、ＦＡＴ領域II２８、ルートディレクトリ領域２９が占める論理アドレス範囲を計算し、ＦＡＴファイル領域３０が開始する論理アドレス値を算出する（Ｓ４７）。」（段落【００９１】）、「そして、算出した論理アドレス値に等しい値を持つ物理アドレスがブロックの先頭アドレスでないならば、それ以降のブロックの先頭セクタの物理アドレス値からその論理アドレス値を減算し、アドレスオフセット値を算出し（Ｓ４８）、算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納する（Ｓ４９）。」（段落【００９２】）の記載によれば、半導体記憶装置１００のＣＰＵ６は、パーティションがＦＡＴでフォーマットされることを検出すると、バッファメモリ１２が保持しているＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込むとともに、そのデータからこのＦＡＴパーティション２５を構成するＦＡＴ領域Ｉ２７、ＦＡＴ領域II２８、ルートディレクトリ領域２９が占める論理アドレス範囲を計算し、ＦＡＴファイル領域３０が開始する論理アドレス値を算出し、算出した論理アドレス値に等しい値を持つ物理アドレスがブロックの先頭アドレスでないならば、それ以降のブロックの先頭セクタの物理アドレス値からその論理アドレス値を減算し、アドレスオフセット値を算出している。
　ここで、「このようなＦＡＴファイルシステムが半導体記憶装置１００に作成される場合、ＣＰＵ６は、次の条件を満足するようなアドレスオフセット値を算出する。すなわち、そのアドレスオフセット値を加算すると、ＦＡＴファイル領域３０の先頭論理アドレスが、あるブロック２０の先頭セクタの物理アドレスに対応するようになるようなアドレスオフセット値である。このような条件を満足するアドレスオフセット値を算出することにより、ＦＡＴファイル領域３０を構成する各クラスタ３１の先頭セクタの論理アドレスの変換先は、必ずブロック２０の先頭セクタの物理アドレスとなる。」（段落【００９２】）の記載を参照すると、上記「アドレスオフセット値」は、ＦＡＴファイル領域３０の先頭論理アドレスが、あるブロック２０の先頭セクタの物理アドレスに対応するようになるようなアドレスオフセット値である。
　
（ｄ）「アドレスオフセット値を算出し（Ｓ４８）、算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納する（Ｓ４９）。」（段落【００９２】）、「これ以後、ＣＰＵ６は、ＦＡＴファイル領域３０が占める範囲内の論理アドレスについては、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を加算した値の物理アドレスに変換して、フラッシュメモリ１７に対するアクセスを行う。」（段落【００９３】）の記載によれば、半導体記憶装置１００のＣＰＵ６は、アドレスオフセット値を算出し、算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納し、これ以後、ＦＡＴファイル領域３０が占める範囲内の論理アドレスについては、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を加算した値の物理アドレスに変換して、メモリインターフェース１５を介してフラッシュメモリ１７に対するアクセスを行っている。
　
　まとめると、引用文献１には、第３実施形態に関連して以下のような発明（以下、「引用発明」という。）が開示されていると認められる。
　
「ホストインターフェース３と、ＣＰＵ６と、プログラムＲＯＭ８と、アドレスオフセット格納手段１０と、バッファメモリ１２と、メモリインターフェース１５とからなる半導体記憶装置１００のメモリコントローラであって、
　前記ＣＰＵ６は、
　ホストシステム１からホストインターフェース３を介してデータの書き込みコマンドが送られると、当該コマンドの書き込み対象の論理アドレスがパーティションの先頭論理アドレスであるか、書き込みデータがＰＢＲ２６に相当するデータであるかを調べてホストシステムがフラッシュメモリアレイ上のパーティションをＦＡＴでフォーマットすることを検出し、
　パーティションがＦＡＴでフォーマットされることを検出すると、バッファメモリ１２が保持しているＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込むとともに、そのデータからこのＦＡＴパーティション２５を構成するＦＡＴ領域Ｉ２７、ＦＡＴ領域II２８、ルートディレクトリ領域２９が占める論理アドレス範囲を計算し、ＦＡＴファイル領域３０が開始する論理アドレス値を算出し、算出した論理アドレス値に等しい値を持つ物理アドレスがブロックの先頭アドレスでないならば、それ以降のブロックの先頭セクタの物理アドレス値からその論理アドレス値を減算し、アドレスオフセット値を算出し、算出されたアドレスオフセット値は、ＦＡＴファイル領域３０の先頭論理アドレスが、あるブロック２０の先頭セクタの物理アドレスに対応するようになるようなアドレスオフセット値であり、
　算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納し、これ以後、ＦＡＴファイル領域３０が占める範囲内の論理アドレスについては、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を加算した値の物理アドレスに変換して、メモリインターフェース１５を介してフラッシュメモリ１７に対するアクセスを行うことを特徴とするメモリコントローラ。」
　
（２）原査定の拒絶の理由に引用された国際公開第００／５０９９７号公報（以下、「引用文献２」という。）には、図面とともに次の記載がある。
「これらシステム領域ならびにデータ領域の論理アドレス割り付けは、メモリカード１の製品出荷前に行われるフォーマット、たとえば、ＭＳ−ＤＯＳ・・・フォーマット時に作成される。
・・・
　よって、物理アドレスの３ｈ番地に論理アドレスの０ｈ番地がオフセットされて割り付けられることになる。これによって、ブロックと、ホストから出力されるデータの単位であるクラスタ・・・とを一致させることができる。
　オフセットは、フラッシュメモリ４のある領域、たとえば、領域ＩＤなどに予め格納されており、電源投入時、そのオフセット値をマイクロプロセッサ１３が読み出し、ＲＡＭ１５に格納する。
　ホストから指定された論理アドレスは、ＲＡＭ１５に格納されているオフセット値を用いてマイクロプロセッサ１３が演算することによって物理アドレスに変換される。」（第９頁第５行〜第１０頁第９行）
　
（３）原査定の拒絶の理由に引用された特開２００６−４０１７０号公報（以下、「引用文献３」という。）には、図面とともに次の記載がある。
「【請求項１】
　データの書込みがページ単位で行われる記憶領域を有し、該記憶領域のデータの消去が、複数のページからなる物理ブロック単位で行われるフラッシュメモリとホストシステムとに接続され、該フラッシュメモリへの該ホストシステムのアクセスを制御するメモリコントローラであって、
　前記ホストシステムから論理アドレスと共に与えられたユーザデータ群に対し、ユーザデータ群を書込む物理ブロックを示す物理ブロックアドレスを設定し、該ユーザデータ群を該物理ブロックアドレスに対応する位置に書込む書込手段と、
　前記記憶領域において、前記ユーザデータ群を書込むためのユーザデータ領域の開始位置が前記物理ブロックの先頭ページに対応するように、前記ホストシステムから与えられる前記論理アドレスに対して一定のオフセットを加えるオフセット設定手段と、
　を備えることを特徴とするメモリコントローラ。」（【特許請求の範囲】【請求項１】）
　
第３　対比
　本願発明と引用発明とを対比する。
（１）引用発明は、「算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納し、これ以後、ＦＡＴファイル領域３０が占める範囲内の論理アドレスについては、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を加算した値の物理アドレスに変換して、メモリインターフェース１５を介してフラッシュメモリ１７に対するアクセスを行う」から、引用発明の「アドレスオフセット格納手段１０に格納されたアドレスオフセット値」は、本願発明の「保存されている論理アドレスオフセット」に相当し、引用発明の「メモリインターフェース１５」は、本願発明の「保存されている論理アドレスオフセットを使用して操作される記憶装置インタフェース」に相当する。
　
（２）引用発明の「ホストシステム１からホストインターフェース３を介してデータの書き込みコマンドが送られると、当該コマンドの書き込み対象の論理アドレスがパーティションの先頭論理アドレスであるか、書き込みデータがＰＢＲ２６に相当するデータであるかを調べてホストシステムがフラッシュメモリアレイ上のパーティションをＦＡＴでフォーマットすることを検出」する構成は、本願発明の「前記ホストインタフェースを介して伝えられる、記憶装置のフォーマット操作を検出する」構成に相当するといえる。
　
（３）引用発明の「パーティションがＦＡＴでフォーマットされることを検出すると、バッファメモリ１２が保持しているＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込むとともに、そのデータからこのＦＡＴパーティション２５を構成するＦＡＴ領域Ｉ２７、ＦＡＴ領域II２８、ルートディレクトリ領域２９が占める論理アドレス範囲を計算し、ＦＡＴファイル領域３０が開始する論理アドレス値を算出し、算出した論理アドレス値に等しい値を持つ物理アドレスがブロックの先頭アドレスでないならば、それ以降のブロックの先頭セクタの物理アドレス値からその論理アドレス値を減算し、アドレスオフセット値を算出し、算出されたアドレスオフセット値をアドレスオフセット格納手段１０に格納し、これ以後、ＦＡＴファイル領域３０が占める範囲内の論理アドレスについては、アドレスオフセット格納手段１０に格納されたアドレスオフセット値を加算した値の物理アドレスに変換して、メモリインターフェース１５を介してフラッシュメモリ１７に対するアクセスを行う」構成は、本願発明の「前記フォーマット操作を検出すると、前記記憶装置上のフォーマット情報を検査し、論理アドレスオフセットを計算し、計算した前記論理アドレスオフセットをホスト論理アドレスに適用する」構成と、「前記フォーマット操作を検出すると、フォーマット情報を検査し、論理アドレスオフセットを計算し、計算した前記論理アドレスオフセットをホスト論理アドレスに適用する」構成である点で共通するといえる。
　
（４）引用発明の「算出されたアドレスオフセットは、ＦＡＴファイル領域３０の先頭論理アドレスが、あるブロック２０の先頭セクタの物理アドレスに対応するようになるようなアドレスオフセット値」となる構成は、本願発明の「前記論理アドレスオフセットは、前記記憶装置のユーザーデータ領域の開始論理アドレスが、メモリセルの物理ブロックの先頭と一致するように設定される」構成に相当するといえる。　
　
（５）引用発明の「ＣＰＵ６」は、上記（２）〜（４）に記載したように構成されているから、本願発明の「制御回路」に相当する。
　そして、引用発明の「半導体記憶装置１００のメモリコントローラ」は、「ホストインターフェース３と、ＣＰＵ６と、プログラムＲＯＭ８と、アドレスオフセット格納手段１０と、バッファメモリ１２と、メモリインターフェース１５とからなる」から、本願発明の「メモリコントローラ」に相当するといいえるものである。
　
　したがって、両者は、
「ホストインタフェースと、
　保存されている論理アドレスオフセットを使用して操作される記憶装置インタフェースと、
　　前記ホストインタフェースを介して伝えられる、記憶装置のフォーマット操作を検出し、
　　前記フォーマット操作を検出すると、
　　　フォーマット情報を検査し、
　　　論理アドレスオフセットを計算し、
　　　計算した前記論理アドレスオフセットをホスト論理アドレスに適用するように構成されている制御回路と、
を備え、
　前記論理アドレスオフセットは、前記記憶装置のユーザーデータ領域の開始論理アドレスが、メモリセルの物理ブロックの先頭と一致するように設定される、
　ことを特徴とするメモリコントローラ。」
で一致するものであり、次の点で相違している。
　　
＜相違点＞
１．本願発明は、記憶装置インタフェースが「初期値の論理アドレスオフセット又は保存されている論理アドレスオフセットを使用して」操作されるのに対し、引用発明は、「アドレスオフセット格納手段１０に格納されたアドレスオフセット値」（「保存されている論理アドレスオフセット」に相当する。）を使用するが、「初期値の論理アドレスオフセット」を使用するとされていない点。　　
　
２．本願発明は、制御回路が、論理アドレスオフセットを計算するのに「前記記憶装置上のフォーマット情報」を検査するのに対し、引用発明は、バッファメモリ１２が保持しているＰＢＲデータ（「フォーマット情報」に相当する。）を検査するが、「フラッシュメモリアレイ」（「記憶装置」に相当する。）上のＰＢＲデータ（「フォーマット情報」に相当する。）を検査するとされていない点。　　　
　　
３．本願発明は、前記論理アドレスオフセットは、前記記憶装置のユーザデータ領域の開始論理アドレスが、「メモリセルの物理ページの先頭またはメモリセルの物理ブロックの先頭」と一致するように設定されるのに対し、引用発明は、「メモリセルの物理ブロックの先頭」と一致するように設定されるが、「メモリセルの物理ページの先頭」と一致するように設定されるとはしていない点。
　
第４　当審の判断
（１）相違点１について
　本願発明における「初期値の論理アドレスオフセット」、「保存されている論理アドレスオフセット」は、択一的な要件とされているから、相違点１は、実質的な相違点ではない。
　なお、仮に、本願発明における「初期値の論理アドレスオフセット」が「保存されている論理アドレスオフセット」と択一的な要件ではなく、必須の要件であったとしても、その点は、次に示すように当業者が容易になし得たことである。
　上記引用文献２に記載された「オフセット値」は、「フラッシュメモリ４のある領域、たとえば、領域ＩＤなどに予め格納されており、電源投入時、そのオフセット値をマイクロプロセッサ１３が読み出し、ＲＡＭ１５に格納」し、「ホストから指定された論理アドレスは、ＲＡＭ１５に格納されているオフセット値を用いてマイクロプロセッサ１３が演算することによって物理アドレスに変換」するものであるから、本願発明の「初期値の論理アドレスオフセット」に相当するといえ、引用発明において、ホスト論理アドレスに適用する「論理アドレスオフセット」として、引用文献２に記載された上記「オフセット値」を使用することも有用であることは、当業者においては明らかである。このことは、引用発明において、「初期値の論理アドレスオフセット」と「保存されている論理アドレスオフセット」を使用することが容易になし得たことを示している。
　
（２）相違点２について
　引用発明は、「パーティションがＦＡＴでフォーマットされることを検出すると、バッファメモリ１２が保持しているＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込むとともに、」当該ＰＢＲデータに基づいて「アドレスオフセット値を算出」するものであり、ここで、「パーティションの先頭論理アドレス値に等しい値の物理アドレス」（「記憶装置上」に相当する。）に書き込まれる「ＰＢＲデータ」（「フォーマット情報」に相当する。）は、アドレスオフセット値を算出するのに使用可能であることは明らかであり、引用発明において、ＰＢＲデータを、パーティションの先頭論理アドレス値に等しい値の物理アドレスに書き込んだ後に、当該書き込んだＰＢＲデータに基づいて（「記録装置上のフォーマット情報を検査」することに相当する。）「アドレスオフセット値を算出」するようにする程度のことは、当業者であれば容易に想到し得る設計的事項である。
　
（３）相違点３について
　本願発明における「メモリセルの物理ページの先頭」は、「メモリセルの物理ブロックの先頭」と択一的な要件とされているから、相違点３は、実質的な相違点ではない。
　なお、仮に本願発明における「メモリセルの物理ページの先頭」が「メモリセルの物理ブロックの先頭」と択一的な要件ではなく、必須の要件であったとしても、その点は、次に示すように当業者が容易になし得たことである。
　上記引用文献３に記載された「論理アドレスに対して」加える「オフセット」は、フラッシュメモリの記憶領域において、ユーザデータ群を書込むためのユーザデータ領域の開始位置が前記物理ブロックの先頭ページに対応するように設定するものであるから、本願発明の記憶装置のユーザーデータ領域の開始論理アドレスが「メモリセルの物理ページの先頭」と一致するように設定されることに相当するといえ、引用発明も記憶装置がフラッシュメモリであるから、「論理アドレスオフセット」として、引用文献３に記載された上記「オフセット」を使用することも有用であることは、当業者においては明らかである。このことは、引用発明において、「オフセット値」として「記憶装置のユーザーデータ領域の開始論理アドレスがメモリセルの物理ページの先頭と一致するように設定される」ものを使用することが容易になし得たことを示している。
　　　
　そして、本願発明の奏する作用効果も、引用発明から、当業者であれば予想できる範囲内のものである。　　　
　
　よって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものである。
　　
第５　むすび
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。