【事件の表示】
　特願２０１０−２３３２１３「スイッチングレギュレータ」拒絶査定不服審判事件〔平成２４年　５月１０日出願公開、特開２０１２−　９０３８４、請求項の数（１０）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は２０１０年１０月１８日を出願日とする出願であって，平成２６年７月２４日付けで拒絶理由が通知され，同年１０月２１日に意見書と手続補正書が提出され，平成２７年３月３１日に拒絶査定がされ，これに対し，同年７月２９日に拒絶査定不服審判が請求されるとともに手続補正書が提出されたものである。
　
第２　平成２７年７月２９日に提出された手続補正書による手続補正（以下，「本件補正」という。）の適否
１　補正の内容
　本件補正は，平成２６年１０月２１日に提出された手続補正書の特許請求の範囲の請求項１に記載された，
　
「　高電源側に接続された第１のトランジスタと，低電源側に接続された第２のトランジスタとを有し，前記第１，第２のトランジスタの接続ノードを出力端子とする出力回路と，
　前記出力端子に平滑化回路を介して接続される負荷回路の負荷に応じて，前記第１，第２のトランジスタを交互にスイッチングする第１，第２のスイッチングパルスを生成するように構成されるスイッチング制御ユニットと，
　前記平滑化回路により生成される出力電圧を監視するように構成され，前記出力電圧が上昇したときに前記第１，第２のスイッチングパルスの生成を休止させ，低下したときに前記第１，第２のスイッチングパルスを生成させるパルス休止制御信号を生成するように構成される第１のコンパレータとを有し，
　前記スイッチング制御ユニットは，前記パルス休止制御信号に応答して前記第１，第２のスイッチングパルスの生成を休止する休止動作と生成するスイッチング動作を行い，さらに，前記負荷回路の負荷の増大に応じて，休止動作からスイッチング動作への切り替わりタイミングを早めるタイミング制御信号を前記第１のコンパレータに出力するように構成されるスイッチングレギュレータ。」
　
　という発明（以下，「補正前発明」という。）を，補正後の特許請求の範囲の請求項１に記載された，
　
「　高電源側に接続された第１のトランジスタと，低電源側に接続された第２のトランジスタとを有し，前記第１，第２のトランジスタの接続ノードを出力端子とする出力回路と，
　前記出力端子に平滑化回路を介して接続される負荷回路の負荷に応じて，前記第１，第２のトランジスタを交互にスイッチングする第１，第２のスイッチングパルスを生成するように構成されるスイッチング制御ユニットと，
　前記平滑化回路により生成される出力電圧を監視するように構成され，前記出力電圧が上昇したときに前記第１，第２のスイッチングパルスの生成を休止させ，低下したときに前記第１，第２のスイッチングパルスを生成させるパルス休止制御信号を生成するように構成される第１のコンパレータとを有し，
　前記スイッチング制御ユニットは，前記パルス休止制御信号に応答して前記第１，第２のスイッチングパルスの生成を休止する休止動作と生成するスイッチング動作を行い，さらに，タイミング制御信号を前記第１のコンパレータに出力するように構成され，前記第１のコンパレータは，前記タイミング制御信号に応じて，前記負荷回路の負荷の増大につれて，休止動作からスイッチング動作への切り替わりタイミングを減少させるように構成されるスイッチングレギュレータ。」
　
　という発明（以下，「補正発明」という。）に変更すること（以下，「補正事項１」という。）を含むものである。
　
２　補正の適否
　本件補正の補正事項１は，補正前発明を特定するために必要な事項である「前記スイッチング制御ユニットは，前記パルス休止制御信号に応答して前記第１，第２のスイッチングパルスの生成を休止する休止動作と生成するスイッチング動作を行い，さらに，前記負荷回路の負荷の増大に応じて，休止動作からスイッチング動作への切り替わりタイミングを早めるタイミング制御信号を前記第１のコンパレータに出力するように構成される」を「前記スイッチング制御ユニットは，前記パルス休止制御信号に応答して前記第１，第２のスイッチングパルスの生成を休止する休止動作と生成するスイッチング動作を行い，さらに，タイミング制御信号を前記第１のコンパレータに出力するように構成され，前記第１のコンパレータは，前記タイミング制御信号に応じて，前記負荷回路の負荷の増大につれて，休止動作からスイッチング動作への切り替わりタイミングを減少させるように構成される」と補正することにより，「第１のコンパレータ」が「タイミング制御信号に応じて」動作する構成を付加してこれを限定するものであって，補正前発明と補正発明の産業上の利用分野及び解決しようとする課題が同一であるから，特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　また，特許法第１７条の２第３項，第４項に違反するところはない。
　そこで，補正発明が特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について以下に検討する。
　
（１）引用発明及び周知技術
Ａ　引用発明
　原査定の拒絶の理由に引用された特開２００８−１２５２２３号公報（以下，「引用例」という。）には，「ＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御回路」（発明の名称）に関して次の事項ア〜ウが図面とともに記載されている。 
　
ア　「【００２０】
　（第１実施形態）
　以下，本発明を具体化した一実施形態を図１〜図９に従って説明する。
　図１に示すように，ＤＣ−ＤＣコンバータ１０ａは，ＰＷＭ方式又は擬似ＰＦＭ方式による駆動により入力電圧Ｖｉを降圧変換して，所望の電圧値の出力電圧Ｖｏを生成する。
【００２１】
　このＤＣ−ＤＣコンバータ１０ａは，電流制御型ＤＣ−ＤＣコンバータであり，制御回路１１ａと，チョークコイルＬ１と，平滑用コンデンサＣ１とを備えている。ＤＣ−ＤＣコンバータ１０ａは，カレントモード動作により出力電圧Ｖｏを安定化させるように構成されている。カレントモード動作は，基準電圧と出力電圧Ｖｏとの差を誤差増幅器により増幅し，その増幅電圧とチョークコイルＬ１に流れる電流に比例する電圧とを電流比較器により比較し，チョークコイルＬ１のピーク電流を制御して出力電圧Ｖｏを安定化させる。
【００２２】
　制御回路１１ａの出力端子は，チョークコイルＬ１の第１端子に接続されている。チョークコイルＬ１の第２端子は，負荷としての半導体集積回路装置（図示略）に接続されている。制御回路１１ａは，チョークコイルＬ１を介して負荷に出力電圧Ｖｏを供給する。また，チョークコイルＬ１の第２端子には，出力電圧Ｖｏを平滑化する平滑用コンデンサＣ１が接続されている。出力電圧Ｖｏは，帰還信号ＦＢとして制御回路１１ａに入力される。
【００２３】
　帰還信号ＦＢは，制御回路１１ａの誤差増幅器２１の反転入力端子に入力される。また，誤差増幅器２１の非反転入力端子には，第１基準電源ｅ１の第１基準電圧Ｖｒ１が入力される。誤差増幅器２１は，帰還信号ＦＢの電圧，すなわち出力電圧Ｖｏと第１基準電圧Ｖｒ１との差電圧を持つ信号Ｓ１を電流比較器２２に出力する。
【００２４】
　電流比較器２２は，誤差増幅器２１からの誤差信号Ｓ１と，後述する電流検出回路３３からの出力信号Ｓ８とが入力される。ここで，出力信号Ｓ８は，チョークコイルＬ１に流れる電流ＩＬと比例する電圧を持つ信号である。電流比較器２２は，信号Ｓ１，Ｓ８を比較した結果に応じてＨレベル又はＬレベルの信号Ｓ２をフリップフロップ回路（ＦＦ回路）２３に出力する。
【００２５】
　上記誤差増幅器２１からの誤差信号Ｓ１は，動作停止回路としての第１コンパレータ２４の反転入力端子に入力される。また，第１コンパレータ２４の非反転入力端子には，第２基準電源ｅ２の第２基準電圧Ｖｒ２が入力される。第１コンパレータ２４は，誤差信号Ｓ１と第２基準電圧Ｖｒ２とを比較した結果に応じてＨレベル又はＬレベルの動作制御信号ＣＴを発振器（ＯＳＣ）２５に出力する。すなわち，第１コンパレータ２４は，誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも低い場合にＨレベルの動作制御信号ＣＴを出力し，誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高い場合にＬレベルの動作制御信号ＣＴを出力する。詳述すると，重負荷時には誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも常に高くなるため，第１コンパレータ２４は，常時Ｌレベルの動作制御信号ＣＴを出力する。また，軽負荷時には誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなったり低くなったりするため，第１コンパレータ２４は，誤差信号Ｓ１の電圧（出力電圧Ｖｏ）に応じてＬレベル又はＨレベルの動作制御信号ＣＴを出力する。なお，上記第１コンパレータ２４に供給される第２基準電圧Ｖｒ２は，負荷により変化する出力電圧Ｖｏ，すなわち誤差増幅器２１から出力される誤差信号Ｓ１に応じて設定されている。
【００２６】
　発振器２５は，Ｌレベルの動作制御信号ＣＴに応答して発振動作し，クロック信号ＣＫをＦＦ回路２３のリセット端子Ｒに出力する。また，発振器２５は，Ｈレベルの動作制御信号ＣＴに応答して発振動作を停止する。これらのことから，制御回路１１ａは，重負荷時には，Ｌレベルの動作制御信号ＣＴに応答して発振器２５が常時発振動作することによりＰＷＭ方式で駆動するとともに，軽負荷時には，Ｈレベルの動作制御信号ＣＴに応答して発振器２５が間欠的に発振動作することにより擬似ＰＦＭ方式で駆動する。
【００２７】
　ＦＦ回路２３は，ＲＳ−フリップフロップ回路であり，セット端子Ｓに上記電流比較器２２からの信号Ｓ２が入力され，リセット端子Ｒに上記発振器２５により生成された所定周期を持つクロック信号ＣＫが入力される。ＦＦ回路２３は，セット端子Ｓに入力されるＨレベルの信号Ｓ２に応答して信号Ｓ３をセット，すなわちＨレベルのパルス信号Ｓ３を出力端子Ｑから第１ドライバ回路２６に出力する。また，ＦＦ回路２３は，リセット端子Ｒに入力されるＨレベルのクロック信号ＣＫに応答して信号Ｓ３をリセット，すなわちＬレベルの信号Ｓ３を出力端子Ｑから第１ドライバ回路２６に出力する。
【００２８】
　第１ドライバ回路２６には，ＦＦ回路２３からの信号Ｓ３と，後述する第２ドライバ回路２８の出力信号（第２駆動信号ＤＬ）とが入力される。第１ドライバ回路２６は，ＦＦ回路２３からの信号Ｓ３と第２ドライバ回路２８の出力信号とを論理和演算した結果による第１駆動信号ＤＨを出力する。
【００２９】
　第１駆動信号ＤＨは，出力用の第１ＭＯＳトランジスタＴ１に供給される。第１ＭＯＳトランジスタＴ１は，本実施形態ではＰチャネルＭＯＳトランジスタであり，ゲート（制御端子）に第１駆動信号ＤＨが供給され，ソースに入力電圧Ｖｉが供給され，ドレインが上記チョークコイルＬ１に接続されている。第１ＭＯＳトランジスタＴ１は，Ｌレベルの第１駆動信号ＤＨに応答してオンし，Ｈレベルの第１駆動信号ＤＨに応答してオフする。
【００３０】
　上記発振器２５からのクロック信号ＣＫは，ワンショット回路２７にも入力される。ワンショット回路２７は，クロック信号ＣＫの立ち上がりエッジに応答して所定パルス幅のパルス信号Ｓ４（パルス幅信号）を第２ドライバ回路２８に出力する。パルス信号Ｓ４のパルス幅は，制御回路１１ａにおける信号遅延時間に応じて設定されている。
【００３１】
　上記第１ドライバ回路２６からの第１駆動信号ＤＨは，駆動信号無効回路としての第１オア回路２９にも入力される。この第１オア回路２９には，外部から動作切替信号ＣＳが入力される。第１オア回路２９は，第１ドライバ回路２６からの第１駆動信号ＤＨと動作切替信号ＣＳとを論理和演算した結果を持つ信号Ｓ５を第２ドライバ回路２８に出力する。ここで，動作切替信号ＣＳは，制御回路１１ａを擬似的に図２及び図３の回路に変更する信号であるとともに，制御回路１１ａがＰＷＭ方式で駆動する際にＬレベルとなり，制御回路１１ａがＰＦＭ方式で駆動する際にＨレベルとなる信号である。なお，本実施形態では，図４に示すようにＰＷＭ方式とＰＦＭ方式とが切り替えられるように設定されている。すなわち，ＰＷＭ方式で駆動するときには，常に電流連続モード（ＣＣＭ）となるとともに，ＰＦＭ方式で駆動するときには，電流連続モードあるいは電流不連続モード（ＤＣＭ）となるように設定されている。ここで，電流連続モードは，スイッチングサイクル中にチョークコイルＬ１に流れる電流ＩＬが連続的に変化する動作モード（図８参照）であり，電流不連続モードは，スイッチングサイクル中にチョークコイルＬ１に流れる電流ＩＬがゼロとなり電流ＩＬが不連続となる動作モード（図９参照）である。なお，電流連続モードと電流不連続モードとの切替点は，チョークコイルＬ１，入力電圧Ｖｉ，出力電圧Ｖｏ，負荷（負荷電流のピーク値）に基づいて決定される。
【００３２】
　第１オア回路２９は，ＰＷＭ方式時にＬレベルの動作切替信号ＣＳが入力されるため，第１ドライバ回路２６からの第１駆動信号ＤＨを信号Ｓ５として第２ドライバ回路２８に出力する。さらに，第１オア回路２９は，ＰＦＭ方式時にＨレベルの動作切替信号ＣＳが入力されるため，第１ドライバ回路２６からの第１駆動信号ＤＨに関わらず，常時Ｈレベルの信号Ｓ５を出力する。換言すると，第１オア回路２９は，ＰＦＭ方式時において，第１ドライバ回路２６の第１駆動信号ＤＨを無効にする機能を有している。
【００３３】
　第２ドライバ回路２８には，信号Ｓ４，Ｓ５と併せて，後述する検出信号無効回路としての第２オア回路３１からの出力信号Ｓ７が入力される。第２ドライバ回路２８は，ワンショット回路２７からの信号Ｓ４の反転レベル，第１オア回路２９からの信号Ｓ５及び第２オア回路３１からの信号Ｓ７を論理積演算した結果による第２駆動信号ＤＬを出力する。詳述すると，ＰＷＭ方式時には，後述するように，Ｌレベルの動作切替信号ＣＳにより第２オア回路３１からの信号Ｓ７が常時Ｈレベルとなるため，第２ドライバ回路２８は，ワンショット回路２７からの信号Ｓ４の反転レベルと第１オア回路２９からの信号Ｓ５とに応じた第２駆動信号ＤＬを出力する。一方，ＰＦＭ方式時には，Ｈレベルの動作切替信号ＣＳにより第１オア回路２９からの信号Ｓ５が常時Ｈレベルとなるため，第２ドライバ回路２８は，ワンショット回路２７からの信号Ｓ４の反転レベルと第２オア回路３１からの信号Ｓ７とに応じた第２駆動信号ＤＬを出力する。
【００３４】
　第２駆動信号ＤＬは，第２ＭＯＳトランジスタＴ２に供給される。第２ＭＯＳトランジスタＴ２は，本実施形態ではＮチャネルＭＯＳトランジスタであり，ゲートに第２駆動信号ＤＬが供給され，ソースにグランドが供給され，ドレインが第１ＭＯＳトランジスタＴ１のドレインに接続されている。第２ＭＯＳトランジスタＴ２は，Ｌレベルの第２駆動信号ＤＬに応答してオフし，Ｈレベルの第２駆動信号ＤＬに応答してオンする。
【００３５】
　また，第２ＭＯＳトランジスタＴ２の両端子は逆流検出回路としての第２コンパレータ３０に接続されている。第２コンパレータ３０の反転入力端子は第２ＭＯＳトランジスタＴ２のドレインに接続され，第２コンパレータ３０の非反転入力端子は第２ＭＯＳトランジスタＴ２のソースに接続されている。第２コンパレータ３０は，第２ＭＯＳトランジスタＴ２のソースとドレインの電位に基づいて，チョークコイルＬ１に流れる電流を検出し，該検出結果に応じてＨレベル又はＬレベルの信号Ｓ６を第２オア回路３１に出力する。本実施形態において，第２コンパレータ３０は，グランドから出力端子（負荷）に向かって電流が流れるときに第２ＭＯＳトランジスタＴ２をオンするためのＨレベルの検出信号Ｓ６を出力し，出力端子からグランドに向かって電流が流れるときに第２ＭＯＳトランジスタＴ２をオフするためのＬレベルの検出信号Ｓ６を出力する。
【００３６】
　この第２オア回路３１には，上記動作切替信号ＣＳがインバータ回路３２を介して入力される。第２オア回路３１は，動作切替信号ＣＳの反転レベルと第２コンパレータ３０からの検出信号Ｓ６とを論理和演算した結果を持つ信号Ｓ７を上記第２ドライバ回路２８に出力する。詳述すると，第２オア回路３１は，ＰＷＭ方式時にＬレベルの動作切替信号ＣＳに応答してインバータ回路３２からＨレベルの信号が入力されるため，第２コンパレータ３０からの検出信号Ｓ６に関わらず，常時Ｈレベルの信号Ｓ７を出力する。換言すると，第２オア回路３１は，ＰＷＭ方式時において，第２コンパレータ３０の検出信号Ｓ６を無効にする機能を有している。また，第２オア回路３１は，ＰＦＭ方式時にＨレベルの動作切替信号ＣＳに応答してインバータ回路３２からＬレベルの信号が入力されるため，第２コンパレータ３０からの検出信号Ｓ６を信号Ｓ７として第２ドライバ回路２８に出力する。
【００３７】
　前述のように接続された第２ＭＯＳトランジスタＴ２と第２コンパレータ３０は，該第２コンパレータ３０から出力される検出信号Ｓ６が有効であるＰＦＭ方式時において，理想ダイオードを構成する。ここで，理想ダイオードは，順方向において順方向電圧がゼロで電流が流れ，逆方向に無限大のインピーダンスを持ち電流が流れないものであり，理想的な整流特性が得られる。従って，理想ダイオードは，第２ＭＯＳトランジスタＴ２における逆流電流（出力端子からグランドに向かって流れる電流）が流れることを抑制し，順方向電圧降下がないため，第１ＭＯＳトランジスタＴ１がオフしたときに，チョークコイルＬ１に蓄積したエネルギの損失が低減され，軽負荷時における効率低下が防止される。
【００３８】
　第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２との間の出力ノードＮ１は，上記チョークコイルＬ１が接続されている。また，出力ノードＮ１には，電流検出回路３３が接続されている。この電流検出回路３３は，出力ノードＮ１の電位に基づいてチョークコイルＬ１に流れる電流を検出し，該電流と比例する電圧を持つ信号Ｓ８を上記電流比較器２２に出力する。」
　
イ　「【００３９】
　次に，このように構成されたＤＣ−ＤＣコンバータ１０ａの動作を図１〜図９に従って説明する。
　まず，電力供給量の多い重負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作について説明する。重負荷時には，負荷電流のピーク値が高くなり，誤差増幅器２１から出力される誤差信号Ｓ１の電圧が常に第２基準電圧Ｖｒ２よりも高くなるため，第１コンパレータ２４からは常時Ｌレベルの動作制御信号ＣＴが発振器２５に出力される。発振器２５は，Ｌレベルの動作制御信号ＣＴに応答して発振動作を常時行う。これにより，制御回路１１ａがＰＷＭ方式で駆動することとなる。このとき，ＰＷＭ方式の駆動に応じて外部からＬレベルの動作切替信号ＣＳが第１オア回路２９及び第２オア回路３１に出力される。第１オア回路２９は，Ｌレベルの動作切替信号ＣＳが入力されると，第１ドライバ回路２６からの第１駆動信号ＤＨを信号Ｓ５として第２ドライバ回路２８に出力する。第２オア回路３１は，Ｌレベルの動作切替信号ＣＳに応答してインバータ回路３２からＨレベルの信号が入力されると，第２コンパレータ３０からの検出信号Ｓ６に関わらず，常時Ｈレベルの信号Ｓ７を第２ドライバ回路２８に出力し，第２コンパレータ３０の検出信号Ｓ６を無効にする。これらのことから，制御回路１１ａは，重負荷時には，第１コンパレータ２４からのＬレベルの動作制御信号ＣＴによりＰＷＭ方式で駆動するとともに，該ＰＷＭ方式の駆動に応じて入力されるＬレベルの動作切替信号ＣＳにより図２に示す回路のように擬似的に変化する。以下，重負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作を図２及び図５に従って説明する。
【００４０】
　今，制御回路１１ａは，第１ドライバ回路２６がＬレベルの第１駆動信号ＤＨを出力し，第２ドライバ回路２８がＬレベルの第２駆動信号ＤＬを出力する。第１ＭＯＳトランジスタＴ１は，Ｌレベルの第１駆動信号ＤＨに応答してオンし，第２ＭＯＳトランジスタＴ２は，Ｌレベルの第２駆動信号ＤＬに応答してオフする。
【００４１】
　第１ＭＯＳトランジスタＴ１がオンされると，チョークコイルＬ１に流れる電流ＩＬが増大し電流検出回路３３の出力電圧が上昇する。そして，電流検出回路３３の出力信号Ｓ８が誤差増幅器２１から出力される誤差信号Ｓ１より高くなると，ＦＦ回路２３のセット端子ＳにＨレベルの信号Ｓ２が出力されて該ＦＦ回路２３の信号Ｓ３がＨレベルとなる。そのため，第１ＭＯＳトランジスタＴ１は，第１ドライバ回路２６からＨレベルの第１駆動信号ＤＨが供給されてオフする。第１ドライバ回路２６からＨレベルの第１駆動信号ＤＨが出力されると，該第１駆動信号ＤＨが信号Ｓ５として第２ドライバ回路２８に出力される。次に，第２ＭＯＳトランジスタＴ２は，Ｈレベルの信号Ｓ５に応答して供給される上記第２ドライバ回路２８からのＨレベルの第２駆動信号ＤＬに応じてオンする。すなわち，第１ＭＯＳトランジスタＴ１がオフした後に，第２ＭＯＳトランジスタＴ２がオンするようになっている。そして，第１ＭＯＳトランジスタＴ１がオフして第２ＭＯＳトランジスタＴ２がオンすることにより，チョークコイルＬ１に蓄えられたエネルギが放出される。」
　
ウ　「【００４５】
　次に，電力供給量の少ない軽負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作について説明する。軽負荷時には，負荷電流のピーク値が低くなり，誤差増幅器２１から出力される誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなったり低くなったりするため，第１コンパレータ２４からはＨレベル又はＬレベルの動作制御信号ＣＴが発振器２５に出力される。発振器２５は，Ｌレベルの動作制御信号ＣＴに応答して発振動作するとともに，Ｈレベルの動作制御信号ＣＴに応答して発振動作を停止する。これにより，発振器２５が間欠的に動作するため，制御回路１１ａがＰＦＭ方式で駆動することとなる。このとき，このＰＦＭ方式の駆動に応じて外部からＨレベルの動作切替信号ＣＳが第１オア回路２９及び第２オア回路３１に入力される。第１オア回路２９は，Ｈレベルの動作切替信号ＣＳが入力されると，第１ドライバ回路２６からの第１駆動信号ＤＨに関わらず，常時Ｈレベルの信号Ｓ５を第２ドライバ回路２８に出力し，第１ドライバ回路２６の第１駆動信号ＤＨを無効にする。第２オア回路３１は，Ｈレベルの動作制御信号ＣＴに応答してインバータ回路３２からＬレベルの信号が入力されると，第２コンパレータからの検出信号Ｓ６を信号Ｓ７として第２ドライバ回路２８に出力する。これらのことから，制御回路１１ａは，軽負荷時には，第１コンパレータ２４から出力されるＬレベル及びＨレベルの動作制御信号ＣＴによりＰＦＭ方式で駆動するとともに，該ＰＦＭ方式の駆動に応じて入力されるＨレベルの動作切替信号ＣＳにより図３に示す回路のように擬似的に変化する。以下，軽負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作を図３及びＰＦＭ方式時の動作波形を示す図６〜図９に従って説明する。なお，図６は，電流連続モード（ＣＣＭ）時の動作波形図，図７は，電流不連続モード（ＤＣＭ）時の動作波形図であり，図８及び図９は，図６及び図７のそれぞれ拡大図である。
【００４６】
　図６及び図７に示すように，出力電圧Ｖｏが低い領域，すなわち時刻ｔ１からｔ２の間は，誤差増幅器２１から出力される誤差信号Ｓ１の電圧が高くなり，誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなる。そのため，第１コンパレータ２４からＬレベルの動作制御信号ＣＴが出力され，発振器２５が発振動作を行う。
【００４７】
　図８及び図９に示すように，今，制御回路１１ａは，第１ドライバ回路２６がＬレベルの第１駆動信号ＤＨを出力し，第２ドライバ回路２８がＬレベルの第２駆動信号ＤＬを出力する。第１ＭＯＳトランジスタＴ１は，Ｌレベルの第１駆動信号ＤＨに応答してオンし，第２ＭＯＳトランジスタＴ２は，Ｌレベルの第２駆動信号ＤＬに応答してオフする。
【００４８】
　発振器２５から出力されるクロック信号ＣＫが立ち下がり，出力電圧Ｖｏに対応する信号Ｓ２（図示略）がＨレベルになると，ＦＦ回路２３からＨレベルの信号Ｓ３が出力される。すると，第１ドライバ回路２６は，Ｈレベルの第１駆動信号ＤＨを出力し，第１ＭＯＳトランジスタＴ１は，該Ｈレベルの第１駆動信号ＤＨに応答してオフする。
【００４９】
　第１ＭＯＳトランジスタＴ１がオフすると，チョークコイルＬ１に蓄積されたエネルギにより出力ノードＮ１は負電圧となるため，すなわち第２ＭＯＳトランジスタＴ２のボディーダイオードを介してグランドから出力端子に向かって電流が流れるため，第２コンパレータ３０はＨレベルの検出信号Ｓ６を出力する。このとき，ワンショット回路２７からのパルス信号Ｓ４がＬレベルであるため，第２ドライバ回路２８は，Ｈレベルの第２駆動信号ＤＬを出力し，第２ＭＯＳトランジスタＴ２がオンする。第２コンパレータ３０からのＨレベルの信号Ｓ７は，信号遅延により，第１ＭＯＳトランジスタＴ１がオフしてから出力される。すなわち，第２ＭＯＳトランジスタＴ２は，第１ＭＯＳトランジスタＴ１がオフしてから信号遅延による時間経過後にオンする，つまり第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフしている状態の後，第２ＭＯＳトランジスタＴ２がオンする。このときの第２ＭＯＳトランジスタＴ２において生じる電圧降下は，ダイオードの順方向電圧降下に比べて小さいため，ＤＣ−ＤＣコンバータ１０ａ全体の変換効率が改善される。
【００５０】
　次に，ワンショット回路２７は，クロック信号ＣＫの立ち上がりエッジに応答して所定のパルス幅を持つＨレベルのパルス信号Ｓ４を出力する。従って，第２ドライバ回路２８は，パルス信号Ｓ４がＨレベルである期間，Ｌレベルの第２駆動信号ＤＬを出力し，第２ＭＯＳトランジスタＴ２はこの第２駆動信号ＤＬに応答してオフする。第２ドライバ回路２８からＬレベルの第２駆動信号ＤＬが出力されると，第１ドライバ回路２６に該第２駆動信号ＤＬが入力される。このとき，クロック信号ＣＫによりＦＦ回路２３がリセットされるため，Ｌレベルの信号Ｓ３が第１ドライバ回路２６に供給されている。次に，第１ＭＯＳトランジスタＴ１は，Ｌレベルの第２駆動信号ＤＬに応答して供給される上記第１ドライバ回路２６からのＬレベルの第１駆動信号ＤＨに応じてオンする。すなわち，第２ＭＯＳトランジスタＴ２がオフした後に，第１ＭＯＳトランジスタＴ１がオンする，つまり第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフしている状態の後，第１ＭＯＳトランジスタＴ１がオンするようになっている。なお，第２ＭＯＳトランジスタＴ２は，クロック信号ＣＫの立ち上がりから所定のパルス幅，すなわちパルス信号Ｓ４のパルス幅に相当する時間だけ経過するまでの間はオフしている。これにより，第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオンされるのが抑制されるため，貫通電流の発生を抑制することができる。
【００５１】
　第１ＭＯＳトランジスタＴ１がオンすると，入力電圧Ｖｉにより出力ノードＮ１が上昇するため，第２コンパレータ３０は第１ＭＯＳトランジスタＴ１がオンしている間Ｌレベルの検出信号Ｓ６（信号Ｓ７）を出力する。従って，ワンショット回路２７から出力されるパルス信号Ｓ４がＬレベルとなった後も，第２コンパレータ３０の検出信号Ｓ６により，第２ＭＯＳトランジスタＴ２はオフしている。
【００５２】
　図９に示すように，負荷電流のピーク値が低くなると，第２ＭＯＳトランジスタＴ２のオン時間において，チョークコイルＬ１に流れる電流ＩＬが負（図９の破線参照）となり，第２ＭＯＳトランジスタＴ２を介して出力端子からグランドに向かって逆流電流が流れるようになる。このとき，第２コンパレータ３０は，上記逆流電流を検出して，第２ＭＯＳトランジスタＴ２をオフさせるためのＬレベルの検出信号Ｓ６を第２ドライバ回路２８に出力する。第２ドライバ回路２８は，第２ドライバ回路２８は，Ｌレベルの検出信号Ｓ６に応答してＬレベルの第２駆動信号ＤＬを出力し，第２ＭＯＳトランジスタＴ２がオフする。第２ＭＯＳトランジスタＴ２がオフすることにより，第２ＭＯＳトランジスタＴ２及び第２コンパレータ３０による理想ダイオードが逆方向に無限大のインピーダンスを持つことになるため，第２ＭＯＳトランジスタＴ２における上記逆流電流を抑制することができる。従って，スイッチングサイクル中に，チョークコイルＬ１に流れる電流ＩＬがゼロとなり電流ＩＬの変化が不連続となる（電流不連続モード）。
【００５３】
　図６及び図７に示すように，上述のスイッチング動作を繰り返して出力電圧Ｖｏが所定電圧まで上昇する（時刻ｔ２）と，誤差増幅器２１から出力される誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも低くなる。そのため，第１コンパレータ２４からＨレベルの動作制御信号ＣＴが出力され，発振器２５の発振動作が停止される。
【００５４】
　発振器２５の発振動作が停止されると，Ｈレベルのクロック信号ＣＫが出力されないため，ＦＦ回路２３がリセットされず，該ＦＦ回路２３から常時Ｈレベルの信号Ｓ３が出力される。すると，第１ドライバ回路２６は，発振動作が停止している期間（時刻ｔ２〜時刻ｔ４），Ｈレベルの第１駆動信号ＤＨを出力し，第１ＭＯＳトランジスタＴ１はこの第１駆動信号ＤＨに応答してオフする。
【００５５】
　第１ＭＯＳトランジスタＴ１がオフすると，チョークコイルＬ１に蓄積されたエネルギにより出力ノードＮ１は負電圧となるため（図６参照），第２コンパレータ３０はＨレベルの検出信号Ｓ６を出力する。このとき，ワンショット回路２７は，発振動作の停止により常時Ｌレベルの信号Ｓ４を出力しているため，第２ドライバ回路２８はＨレベルの第２駆動信号ＤＬを出力し，第２ＭＯＳトランジスタＴ２がオンする。このときの第２ＭＯＳトランジスタＴ２において生じる電圧降下は，ダイオードの順方向電圧降下に比べて小さいため，ＤＣ−ＤＣコンバータ１０ａ全体の変換効率が改善される。
【００５６】
　次に，チョークコイルＬ１に流れる電流ＩＬが負となり，第２ＭＯＳトランジスタＴ２を介して出力端子からグランドに向かって逆流電流が流れる（時刻ｔ３）と，第２コンパレータ３０は第２ＭＯＳトランジスタＴ２をオフするためのＬレベルの検出信号Ｓ６を出力する。第２ドライバ回路２８は，Ｌレベルの検出信号Ｓ６に応答してＬレベルの第２駆動信号ＤＬを出力し，第２ＭＯＳトランジスタＴ２がオフする。これにより，第２ＭＯＳトランジスタＴ２における上記逆流電流を抑制することができる。なお，出力電圧Ｖｏが所定電圧まで低下する（時刻ｔ４）と，誤差増幅器２１から出力される誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなり，第２コンパレータ３０からＬレベルの動作制御信号ＣＴが出力されるため，再び発振動作が開始される。
【００５７】
　上述のようにオンオフするＰＦＭ方式時における第２ＭＯＳトランジスタＴ２は，理想ダイオードとして動作するため，逆流電流（出力端子からグランドに向かって流れる電流）が流れることを抑制し，半導体ダイオードに比べて順方向電圧降下を少なくすることができる。従って，理想ダイオードとしてオンオフ動作する第２ＭＯＳトランジスタＴ２により，第１ＭＯＳトランジスタＴ１がオフしたときに発生する上記チョークコイルＬ１に蓄積したエネルギの損失が低減され，軽負荷時の変換効率が改善される。さらに，第１ＭＯＳトランジスタＴ１のオンオフ時に第２ＭＯＳトランジスタＴ２がオフしているため，両ＭＯＳトランジスタＴ１，Ｔ２が同時にオンすることがなく，両ＭＯＳトランジスタＴ１，Ｔ２に流れる貫通電流を抑制することができる。」
　
　上記引用例の記載及び図面ならびにこの分野における技術常識を考慮すると，上記引用例には，ＰＷＭ方式又はＰＦＭ方式による駆動により電圧変換するＤＣ−ＤＣコンバータについて，特にＰＦＭ方式による駆動時の動作に関する次の発明（以下，「引用発明」という。）が記載されていると認める。
　
「　入力電源Ｖｉに接続された第１ＭＯＳトランジスタＴ１と，グランドに接続された第２ＭＯＳトランジスタＴ２とを有し，前記第１，第２ＭＯＳトランジスタの接続ノードＮ１を出力端子とする回路と，
　前記出力端子に平滑化回路を介して接続される負荷への出力電圧Ｖｏを帰還信号ＦＢとし，該帰還信号ＦＢに応じて，前記第１，第２のＭＯＳトランジスタを交互にスイッチングする第１駆動信号ＤＨと第２駆動信号ＤＬを生成するように構成される制御回路１１ａと，
　前記平滑化回路により生成される出力電圧Ｖｏを監視するように構成され，前記出力電圧Ｖｏが上昇したときに前記第１，第２駆動信号の生成を休止させ，低下したときに前記第１，第２駆動信号を生成させる動作制御信号ＣＴを生成するように構成される第１コンパレータとを有し，
　前記制御回路１１ａは，前記動作制御信号ＣＴに応答して前記第１，第２駆動信号の生成を休止する休止動作と生成するスイッチング動作を行うように構成されるＤＣ−ＤＣコンバータ。」
　
Ｂ　周知技術
　同じく原査定の拒絶の理由に引用された特開２００３−１４３８３６号公報（以下，「周知例１」という。），特開平１１−１５５２８１号公報（以下，「周知例２」という。）には，ぞれぞれ図面とともに以下の事項エ，オが記載されている。
　
エ　「【００７７】（消費電力が低減される他の例）応答性の向上と自己消費電流の低減とを容易に両立させ得る差動オペレーショナルアンプ１２２の例について説明する。
【００７８】この例の差動オペレーショナルアンプ１２２は，例えば図１５（ａ）に示すように，作動増幅回路を構成するＮ型ＭＯＳトランジスタ４３１・４３１と，カレントミラー回路を構成するＰ型ＭＯＳトランジスタ４３２・４３２と，バイアス電流を制御するＮ型ＭＯＳトランジスタ４３３とを備えて構成されている。上記Ｎ型ＭＯＳトランジスタ４３３のゲートには，可変バイアス電圧発生回路４３４（バイアス電流制御手段）が接続されている。この可変バイアス電圧発生回路４３４は，例えば図１５（ｂ）に示すように，上記Ｎ型ＭＯＳトランジスタ４３３とによってカレントミラー回路を構成するＮ型ＭＯＳトランジスタ４３５と，負荷回路１０１に流れる負荷電流，または動作切替え信号等により可変される電流源４３６とを有している。
【００７９】このように構成されることにより，可変バイアス電圧発生回路４３４は，上記電流源４３６によって流される電流に応じた電圧を出力し，差動オペレーショナルアンプ１２２では，上記電圧に応じたバイアス電流が流れる。
【００８０】そこで，例えば負荷回路１０１に流れる負荷電流が小さいときや，電源装置が第２の動作モードのときに，可変バイアス電圧発生回路４３４から出力される電圧が低くなるようにすると，差動オペレーショナルアンプ１２２のバイアス電流が小さくなり，消費電力が小さく抑えられる。一方，負荷電流が大きいときや，第１の動作モードのときには，可変バイアス電圧発生回路４３４から出力される電圧が高くなるようにすると，上記バイアス電流が大きくなり，差動オペレーショナルアンプ１２２の応答性が高くなるため，動作モードの切り替え時や急負荷変動時でも，安定した電圧を出力することが容易になる。」
　
オ　「【００２０】次に本発明の第三の実施例について説明する。図６は本発明の第三の実施例を示すスイッチングレギュレータの制御回路のブロック図である。基準電圧回路１０，ブリーダ抵抗１１，１２，及び，発振回路１４は従来のスイッチングレギュレータと同様である。エラーアンプ１１３とＰＷＭコンパレータ１１７の動作も，従来のスイッチングレギュレータと同じである。基準電圧回路１１０は，発振回路１４の発振波形の振幅の最低電圧から最高電圧の間の任意のある電圧を出力する。例えば，発振回路の発振の振幅を０．２Ｖ〜１．０Ｖとしたとき，その間の０．４Ｖを出力するように設定しておく。コンパレータ１１６は，エラーアンプ１１３の出力Ｖｅｒｒと基準電圧１１０の出力Ｖｒｅｆ１１０とを比較し，エラーアンプ１１３とＰＷＭコンパレータ１１７へ制御信号を出す。このコンパレータ１１６の制御信号によって，エラーアンプ１１３とＰＷＭコンパレータ１１７の消費電流が変化するように構成する。例えば，コンパレータ１１６の出力の制御信号が”Ｈ”の時，エラーアンプ１１３とＰＷＭコンパレータ１１７の消費電流は高く（例えば，それぞれ１０μＡ），前記制御信号が”Ｌ”の時は，消費電流を下げる（例えば，１μＡ）ように構成する。消費電流を変化させる具体的手段としては，例えば，９μＡの定電流源と１μＡの定電流源の２つの定電流源をエラーアンプ１１３とＰＷＭコンパレータ１１７に接続し，９μＡの定電流源には電流経路にＳＷ素子を設け，前記コンパレータ１１６の信号によって前記ＳＷ素子のＯＮあるいはＯＦＦを行なうことで，消費電流を変化させることができる。
【００２１】つまり，エラーアンプ１１３の出力Ｖｅｒｒが，基準電圧１１０の出力Ｖｒｅｆ１１０よりも下がるような，軽い負荷のときは，スイッチングレギュレータの制御回路の電流を減少させる。この動作を示す信号波形を図７に示す。仮に，コンパレータ１１６が“Ｈ”のとき，スイッチングレギュレータの消費電流が，３０μＡとする。その内の２０μＡをエラーアンプ１１３とＰＷＭコンパレータ１１７で消費しているとする。スイッチングレギュレータの負荷が，スイッチングレギュレータの消費電流と同等になるくらいに軽くなり，３０μＡになったとすると，明らかに，スイッチングレギュレータの効率としては，半分以下に低下してしまう。しかし，そのような軽負荷時に，コンパレータ１１６が“Ｌ”になり，エラーアンプ１１３と，ＰＷＭコンパレータ１１７の消費電流が，２μＡに減少すすれば，スイッチングレギュレータの消費電流は，１２μＡとなる。その時の効率は７０％程度まで上げることができる。
【００２２】軽い負荷の時に，エラーアンプや，ＰＷＭコンパレータの電流を下げるということは，スイッチングレギュレータの応答が遅くなるというデメリットはある。しかし，携帯機器において，負荷が軽いときは，待機モードであり，電源電圧や，負荷変動は少ない。このため，一般には軽負荷時の効率改善効果のメリットの方が大きい。図８に，横軸を出力負荷電流，縦軸を効率としたときの特性曲線を示す。
【００２３】図１０の従来のスイッチングレギュレータでは，負荷が軽いとき，スイッチングレギュレータ自体の消費電流によって損失が増大し，効率が大幅に減少するが，本発明のスイッチングレギュレータでは，負荷が軽いとき，スイッチングレギュレータ自体の消費電流を減らすことで，効率をあげることができる。一方，エラーアンプ１１３の出力Ｖｅｒｒが，基準電圧回路１１０の出力Ｖｒｅｆ１１０よりも，大きいような負荷の場合は，従来と同じ動作をするので，効率，及び，応答特性に変化はない。」
　
　上記周知例１，２の記載及び図面ならびにこの分野における技術常識を考慮すると，スイッチングレギュレータにおいて，「負荷回路の負荷の増大につれて，バイアス電流源の電流値を増加させることで，コンパレータの応答性を高めること。」（以下，「周知技術」という。）は周知である。
　
（２）対比
　補正発明と引用発明とを対比すると，両者の一致点及び相違点は，以下のとおりである。 
　
（一致点） 
「　高電源側に接続された第１のトランジスタと，低電源側に接続された第２のトランジスタとを有し，前記第１，第２のトランジスタの接続ノードを出力端子とする出力回路と，
　前記出力端子に平滑化回路を介して接続される負荷回路の負荷に応じて，前記第１，第２のトランジスタを交互にスイッチングする第１，第２のスイッチングパルスを生成するように構成されるスイッチング制御ユニットと，
　前記平滑化回路により生成される出力電圧を監視するように構成され，前記出力電圧が上昇したときに前記第１，第２のスイッチングパルスの生成を休止させ，低下したときに前記第１，第２のスイッチングパルスを生成させるパルス休止制御信号を生成するように構成される第１のコンパレータとを有し，
　前記スイッチング制御ユニットは，前記パルス休止制御信号に応答して前記第１，第２のスイッチングパルスの生成を休止する休止動作と生成するスイッチング動作を行うように構成されるスイッチングレギュレータ。」
　
（相違点）
一致点の「スイッチング制御ユニット」に関し，
　補正発明の「スイッチング制御ユニット」は「タイミング制御信号を前記第１のコンパレータに出力するように構成され，前記第１のコンパレータは，前記タイミング制御信号に応じて，前記負荷回路の負荷の増大につれて，休止動作からスイッチング動作への切り替わりタイミングを減少させるように構成される」のに対し，
　引用発明の「制御回路１１ａ」はそのように構成されていない点。
　
（３）判断
　上記（相違点）につき検討する。
　引用発明の「第１コンパレータ」は「前記出力電圧Ｖｏが上昇したときに前記第１，第２駆動信号の生成を休止させ，低下したときに前記第１，第２駆動信号を生成させる動作制御信号ＣＴを生成するように構成される第１コンパレータ」であるが，該「第１コンパレータ」に関して引用例には，電力供給量の多い重負荷時には常時Ｌレベルの動作制御信号ＣＴを発振器２５に出力し，これによりＤＣ−ＤＣコンバータはＰＷＭ方式で駆動し，電力供給量の少ない軽負荷時には負荷電流の大きさに応じてＨレベルまたはＬレベルの動作制御信号ＣＴを発振器２５に出力し，これによりＤＣ−ＤＣコンバータはＰＦＭ方式で駆動することが記載されているところ（摘記事項イ，ウ），引用発明の「第１コンパレータ」は，「電力供給量の少ない軽負荷時」に動作し，ＤＣ−ＤＣコンバータを「ＰＦＭ方式」で駆動させるためのものといえる。
　そうすると，上記「（１）引用発明及び周知技術」の項中の「Ｂ　周知技術」の項に記したように，スイッチングレギュレータにおいて「負荷回路の負荷の増大につれて，バイアス電流源の電流値を増加させることで，コンパレータの応答性を高めること。」が周知技術であったとしても，該周知技術を「電力供給量の少ない軽負荷時」で動作する引用発明の「第１のコンパレータ」に適用する動機付けは無い。
　また，補正発明は，「第１のコンパレータは，前記タイミング制御信号に応じて，前記負荷回路の負荷の増大につれて，休止動作からスイッチング動作への切り替わりタイミングを減少させるように構成」されることにより，「スイッチング動作期間ＳＷでは，負荷が軽いときは少ないスイッチング回数で出力電圧Ｖｏは所望のレベルまで上昇するのでカウンタのカウント値が小さく，逆に，重いときはカウント値が大きくなる。そこで，そのカウント値が増大することに対応して，ＰＦＭコンパレータのバイアス電流Ｉbiasを増大させてＰＦＭコンパレータの応答速度を速め，時間ｔ２，ｔ４，ｔ６から時間Ｔ２，Ｔ４，Ｔ６までのそれぞれの遅延時間を短くしている。時間Ｔ２−Ｔ３でのカウント値が「２」であるので，時間Ｔ３−Ｔ４でのバイアス電流Ｉｂｉａｓが大きくなり，時間Ｔ４−Ｔ５でのカウント値が「３」であるので，時間Ｔ５−Ｔ６でのバイアス電流Ｉｂｉａｓが更に大きくなっている。 その結果，時間ｔ４からＴ４までの遅延時間，時間ｔ６からＴ６までの遅延時間がこの順番で短くなり，負荷が重くなる軽負荷２，軽負荷３では休止動作ＳＴの終了タイミングが早められ，休止動作期間ＳＴでの出力電圧Ｖｏの垂下レベルを小さくしている。これにより，出力電圧Ｖｏのリップル電圧を抑制することができる。」（本願明細書【００５４】−【００５５】）という作用効果を奏するものである。
　したがって，補正発明は，引用例及び周知例１，２に基づいて，当業者が容易に発明をすることができたとはいえない。
　
　よって，本件補正の補正事項１は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合する。
　本件補正のその余の補正事項についても，特許法第１７条の２第３項ないし第６項に違反するところはない。
　
３　むすび
　本件補正は，特許法第１７条の２第３項ないし第６項の規定に適合する。
　
第３　本願発明
　本件補正は上記のとおり，特許法第１７条の２第３項ないし第６項の規定に適合するから，本願の請求項１〜１０に係る発明は，本件補正により補正された特許請求の範囲の請求項１〜１０に記載された事項により特定されるとおりのものである。
　そして，本願については，原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。