【手続補正書】
【提出日】令和2年8月12日(2020.8.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のダイと第１のモールドコンパウンドとを有するモールドウエハを提供することであって、
前記第１のダイは、第１の素子層と、前記第１の素子層を覆う第１の誘電体層と、前記第１の誘電体層を覆う第１のシリコン基板とを含み、前記第１の素子層は、前記第１の素子層の底面に複数の第１のダイ接点を含み、
前記第１のダイの上面は、前記第１のシリコン基板の上面であり、前記第１のダイの底面は、前記第１の素子層の前記底面であり、
前記第１のモールドコンパウンドは、前記第１のダイの側面と前記上面とを封止し、前記第１の素子層の前記底面は露出される、
前記モールドウエハを提供することと、
前記モールドウエハの下に多層再配線構造を形成することであって、
前記多層再配線構造は、第１の誘電体パターン、再配線相互接続部、第２の誘電体パターン、および複数のパッケージ接点を有し、
前記第１の誘電体パターンは、前記第１のダイの下に形成され、前記複数の第１のダイ接点は、前記第１の誘電体パターンを通して露出され、
前記再配線相互接続部は、前記第１の誘電体パターンを通して前記複数の第１のダイ接点に電気的に結合され、前記第１の誘電体パターンの下に延在し、
前記第２の誘電体パターンは、前記第１の誘電体パターンの下に形成されて、各前記再配線相互接続部を部分的に封止し、
前記複数のパッケージ接点は、前記多層再配線構造の底面にあり、前記再配線相互接続部は、前記複数のパッケージ接点を前記複数の第１のダイ接点のうちの一定のダイ接点に接続し、
前記複数のパッケージ接点の各々は、分離しており、連続した空隙によって囲まれ、前記連続した空隙は、前記第１のダイの下に延在し、
前記再配線相互接続部と前記複数の第１のダイ接点との間の接続には、はんだが使用されていない、
前記多層再配線構造を形成することと、
前記連続した空隙を埋めるとともに、前記複数のパッケージ接点の各々を封止する支持誘電体層であって、平坦な底面を有する前記支持誘電体層を形成することと、
前記第１のモールドコンパウンドを薄くして、前記第１のシリコン基板の前記上面を露出させることと、
前記第１のダイの前記第１のシリコン基板を実質的に除去して、第１の薄膜ダイを提供し、前記第１のモールドコンパウンド内に前記第１の薄膜ダイを覆うキャビティを形成することであって、前記第１の薄膜ダイは前記キャビティの底に露出された上面を有する、前記第１のシリコン基板を実質的に除去することと、
前記キャビティを実質的に埋め、前記第１の薄膜ダイの前記上面に直接、接触するように、第２のモールドコンパウンドを塗布することと、
を含む、方法。
【請求項２】
前記第１のダイは、微小電気機械システム（ＭＥＭＳ）部品を提供する、請求項１に記載の方法。
【請求項３】
前記第１のダイは、シリコンオンインシュレータ（ＳＯＩ）構造から形成され、前記第１のダイの前記第１の素子層は、前記ＳＯＩ構造のシリコンエピタキシ層から形成され、前記第１のダイの前記第１の誘電体層は、前記ＳＯＩ構造の埋め込み酸化層であり、前記第１のダイの前記第１のシリコン基板は、前記ＳＯＩ構造のシリコン基板である、請求項１に記載の方法。
【請求項４】
前記モールドウエハは、第２のダイをさらに含み、前記第２のダイは、第２の素子層と、前記第２の素子層を覆う第２のシリコン基板とを含み、
前記第２のダイの上面は、前記第２のシリコン基板の上面であり、前記第２のダイの底面は、前記第２の素子層の底面であり、
前記第１のダイは、前記第２のダイより高さが高く、
前記第１のモールドコンパウンドは、前記第２のダイの側面と前記上面を封止し、前記第２の素子層の前記底面は露出される、請求項１に記載の方法。
【請求項５】
前記第１のダイは、ＭＥＭＳ部品を提供し、前記第２のダイは、前記ＭＥＭＳ部品を制御する相補型金属酸化膜半導体（ＣＭＯＳ）コントローラを提供する、請求項４に記載の方法。
【請求項６】
前記第２のモールドコンパウンドは、２Ｗ／ｍ・Ｋより大きい熱伝導率を有する、請求項１に記載の方法。
【請求項７】
前記第２のモールドコンパウンドは、１Ｅ６Ｏｈｍ−ｃｍより大きい電気抵抗率を有する、請求項１に記載の方法。
【請求項８】
前記第１のモールドコンパウンドは、前記第２のモールドコンパウンドと同じ材料から形成される、請求項１に記載の方法。
【請求項９】
前記第１のモールドコンパウンドと前記第２のモールドコンパウンドは、異なる材料から形成される、請求項１に記載の方法。
【請求項１０】
前記キャビティの前記底に露出された前記第１の薄膜ダイの前記上面は、前記第１の誘電体層の上面である、請求項１に記載の方法。
【請求項１１】
前記多層再配線構造は、ガラス繊維が使われてない、請求項１に記載の方法。
【請求項１２】
前記第２のモールドコンパウンドを塗布する前に、前記支持誘電体層の前記平坦な底面を剛性キャリアに接着剤によって接着することをさらに含む、請求項１に記載の方法。
【請求項１３】
前記第２のモールドコンパウンドを塗布した後に、前記剛性キャリアを前記支持誘電体層から取り外すことをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記第２のモールドコンパウンドを塗布した後に、前記支持誘電体層を除去して、前記複数のパッケージ接点を露出させることをさらに含む、請求項１に記載の方法。
【請求項１５】
第１のダイと第１のモールドコンパウンドとを有するモールドウエハを提供することであって、
前記第１のダイは、第１の素子層と、前記第１の素子層を覆う第１の誘電体層と、前記第１の誘電体層を覆う第１のシリコン基板とを含み、前記第１の素子層は、前記第１の素子層の底面に複数の第１のダイ接点を含み、
前記第１のダイの上面は、前記第１のシリコン基板の上面であり、前記第１のダイの底面は、前記第１の素子層の前記底面であり、
前記第１のモールドコンパウンドは、前記第１のダイの側面と前記上面とを封止し、前記第１の素子層の前記底面は露出される、
前記モールドウエハを提供することと、
前記モールドウエハの下に多層再配線構造を形成することであって、
前記多層再配線構造は、第１の誘電体パターン、再配線相互接続部、第２の誘電体パターン、および複数のパッケージ接点を有し、
前記第１の誘電体パターンは、前記第１のダイの下に形成され、前記複数の第１のダイ接点は、前記第１の誘電体パターンを通して露出され、
前記再配線相互接続部は、前記第１の誘電体パターンを通して前記複数の第１のダイ接点に電気的に結合され、前記第１の誘電体パターンの下に延在し、
前記第２の誘電体パターンは、前記第１の誘電体パターンの下に形成されて、各前記再配線相互接続部を部分的に封止し、
前記複数のパッケージ接点は、前記多層再配線構造の底面にあり、前記再配線相互接続部は、前記複数のパッケージ接点を前記複数の第１のダイ接点のうちの一定のダイ接点に接続し、
前記複数のパッケージ接点の各々は、分離しており、連続した空隙によって囲まれ、前記連続した空隙は、前記第１のダイの下に延在し、
前記再配線相互接続部と前記複数の第１のダイ接点との間の接続には、はんだが使用されていない、
前記多層再配線構造を形成することと、
前記連続した空隙を埋める支持誘電体層を形成することであって、
前記支持誘電体層は、平坦な底面を有し、
前記支持誘電体層は、前記複数のパッケージ接点の各々の側面を封止し、
前記支持誘電体層の前記平坦な底面と前記複数のパッケージ接点の各々の底面とは、同じ平面にあり、
前記第１のモールドコンパウンドを薄くして、前記第１のシリコン基板の前記上面を露出させることと、
前記第１のダイの前記第１のシリコン基板を実質的に除去して、第１の薄膜ダイを提供し、前記第１のモールドコンパウンド内に前記第１の薄膜ダイを覆うキャビティを形成することであって、前記第１の薄膜ダイは前記キャビティの底に露出された上面を有する、前記第１のシリコン基板を実質的に除去することと、
前記キャビティを実質的に埋め、前記第１の薄膜ダイの前記上面に直接、接触するように、第２のモールドコンパウンドを塗布することと、
前記第２のモールドコンパウンドを塗布した後、前記支持誘電体層の少なくとも一部分を除去することをさらに含み、それによって、前記複数のパッケージ接点の各々の前記側面の少なくとも一部を露出させることと、
を含む、方法。
【請求項１６】
前記支持誘電体層を形成する前に、前記連続した空隙内の前記第２の誘電体パターンの少なくとも露出された底面部分を覆うパッシベーション層を形成することであって、前記パッシベーション層は、垂直方向に前記複数のパッケージ接点を超えない、前記パッシベーション層を形成することをさらに含む、請求項１に記載の方法。
【請求項１７】
第１のダイと第１のモールドコンパウンドとを有するモールドウエハを提供することであって、
前記第１のダイは、第１の素子層と、前記第１の素子層を覆う第１の誘電体層と、前記第１の誘電体層を覆う第１のシリコン基板とを含み、前記第１の素子層は、前記第１の素子層の底面に複数の第１のダイ接点を含み、
前記第１のダイの上面は、前記第１のシリコン基板の上面であり、前記第１のダイの底面は、前記第１の素子層の前記底面であり、
前記第１のモールドコンパウンドは、前記第１のダイの側面と前記上面とを封止し、前記第１の素子層の前記底面は露出される、
前記モールドウエハを提供することと、
前記モールドウエハの下に多層再配線構造を形成することであって、
前記多層再配線構造は、前記多層再配線構造の底面に複数のパッケージ接点と、前記複数のパッケージ接点を前記複数の第１のダイ接点のうちの一定のダイ接点に接続する再配線相互接続部とを含み、
前記複数のパッケージ接点の各々は、分離しており、連続した空隙によって囲まれ、前記連続した空隙は、前記第１のダイの下に延在し、
前記再配線相互接続部と前記複数の第１のダイ接点との間の接続には、はんだが使用されていない、
前記多層再配線構造を形成することと、
前記連続した空隙を埋める支持誘電体層であって、平坦な底面を有する前記支持誘電体層を形成することと、
前記第１のモールドコンパウンドを薄くして、前記第１のシリコン基板の前記上面を露出させることと、
前記第１のダイの前記第１のシリコン基板を完全に除去して、第１の薄膜ダイを提供し、前記第１のモールドコンパウンド内に前記第１の薄膜ダイを覆うキャビティを形成することであって、前記第１の素子層の上面は、前記キャビティの底に露出される、前記第１のシリコン基板を完全に除去することと、
前記キャビティを実質的に埋め、前記第１の薄膜ダイの前記上面に直接、接触するように、第２のモールドコンパウンドを塗布することと、
を含む、方法。