【事件の表示】
　特願２０１３−　５７８５９「積層セラミックキャパシタ、積層セラミックキャパシタの実装基板及び積層セラミックキャパシタの製造方法」拒絶査定不服審判事件〔平成２６年１０月　２日出願公開、特開２０１４−１８７０５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成２５年３月２１日（パリ条約に基づく優先権主張　平成２５年１月１４日　韓国（ＫＲ））の出願であって、平成２５年１１月２８日付け拒絶理由通知に対する応答時、平成２６年３月１９日付けで手続補正がなされたが、同年４月１８日付けで拒絶査定がなされ、これに対して、同年８月２１日付けで拒絶査定不服審判の請求及び手続補正がなされたものである。
 　 
２．平成２６年８月２１日付けの手続補正についての補正却下の決定 
［補正却下の決定の結論］ 
　平成２６年８月２１日付けの手続補正を却下する。 
［理　由］ 
（１）補正後の本願発明 
　平成２６年８月２１日付けの手続補正（以下、「本件補正」という。）により、特許請求の範囲の請求項１は、 
「【請求項１】
　複数の誘電体層が積層されたセラミック素体と、
　前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出するように形成され、前記セラミック素体の実装面と平行に配置された複数の第１及び第２の内部電極と、
　前記セラミック素体の両端面
から前記セラミック素体の両側面の一部及び実装面の一部までそれぞれ延びて
　前記第１及び第２の外部電極の実装面を除いた端面及び側面全体に形成された第１及び第２の非導電性エポキシ樹脂層と、
　を含む、積層セラミックキャパシタ。」 
と補正された。
　
　上記補正は、 
　請求項１に記載された発明を特定するために必要な事項である、セラミック素体の両端面に形成された「第１及び第２の外部電極」について、「前記セラミック素体の両側面の一部及び実装面の一部までそれぞれ延びて」形成されいる旨の限定を付加するものである。 
　よって、本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 
　
　そこで、本件補正後の上記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）否かについて以下に検討する。 
 　 
（２）引用例
（２−１）引用例１
　原査定の拒絶の理由に引用された特開２０１２−２１６８６４号公報（以下、「引用例１」という。）には、「積層セラミックキャパシタの回路基板実装構造」について、図面とともに以下の各記載がある（なお、下線は当審で付与した。）。 
　ア．「【０００１】
  本発明は、積層セラミックキャパシタの回路基板実装構造、実装方法及びこのため回路基板のランドパターン、水平方向にテーピングした積層セラミックキャパシタの包装体並びに水平方向整列方法に関する。特に、
内部電極が設けられた誘電体シートが積層され、該内部電極と並列接続する外部端子電極が両端部に設けられた積層セラミックキャパシタの回路基板への実装
であって、該回路基板の表面に積層セラミックキャパシタが実装されるランドを設け、積層セラミックキャパシタの内部電極層と回路基板が水平方向になるように配置して、外部端子電極とランドとを導電接続し、外部端子電極とランドとを導電接続する導電材の高さ（Ｔｓ）は、積層セラミックキャパシタの厚さ（ＴＭＬＣＣ）の１／３未満にすることによって、振動騒音を大きく減少させることができる積層セラミックキャパシタの回路基板実装構造
に関する
　 
　イ．「【００４０】
  図１は、本発明の方法によって積層セラミックキャパシタ１０が回路基板に実装された姿を示す断面図である。
【００４１】
  本発明の
積層セラミックキャパシタの回路基板実装構造
は、内部電極１２が設けられた誘電体シート１１が積層され、該内部電極１２と並列接続する外部端子電極１４ａ、１４ｂが両端部に設けられた積層セラミックキャパシタの回路基板への実装構造
である
前記回路基板２０の表面に、積層セラミックキャパシタ１０が実装されるランド（図示せず）を設け、該積層セラミックキャパシタ１０の内部電極層１２と前記回路基板２０とが水平方向になるように配置して外部端子電極１４ａ、１４ｂとランドとを導電接続し、該外部端子電極１４ａ、１４ｂとランドとを導電接続する導電材１５の高さ（Ｔｓ）は、積層セラミックキャパシタの厚さ（ＴＭＬＣＣ）の１／３未満に設定される
【００４２】
  図１に示すように、
積層セラミックキャパシタ１０は、誘電体層１１と内部電極１２とを交互に積層してなる素体１３と、該素体１３の両端部で内部電極を交互に並列接続している一対の外部電極１４ａ、１４ｂとから構成されている
　 
　ウ．「【００４８】
  
ハンダなどの導電材１５は、積層セラミックキャパシタ１０と回路基板２０との間の振動媒介体の役目をして、導電材１５の高さを低くしながら基板への振動の伝達を低下させる。水平実装では、積層セラミックキャパシタ１０の圧電性による縁部の振動のうち、上面の振動の伝達が導電材１５の高さの低下とともに急に低下することになる。
【００４９】
  これに対して、垂直方向に実装する場合には、そのような効果が発生しないため、導電材１５の高さの変化による振動騒音の減少幅は大きくない。
【００５０】
  したがって、
積層セラミックキャパシタによる騒音を低減させるためには、積層セラミックキャパシタ１０は、内部電極１２を基準として、回路基板２０と水平方向になるように実装して導電材１５の高さを減少させることが望ましい
【００５１】
  図２に示す積層セラミックキャパシタの幅（Ｗ）及び長さ（Ｌ）によって、積層セラミックキャパシタは、０６０３（Ｌ×Ｗ＝０．６ｍｍ×０．３ｍｍ）、１００５、１６０８、２０１２、３２１６、３２２５などの大きさを有する。
３２１６以上の大きい積層セラミックキャパシタの場合、その厚さに対して導電材の相対高さが低くても、該導電材の絶対量が多いので、振動騒音の低下効果を大きくするためには、該導電材の相対高さを１／４未満にすることが望ましい
【００５２】
  
導電材１５は
例えば、ハンダ付け（ｓｏｌｄｅｒ）を用いてもよい
　 
　エ．「【００６１】
  一方、この場合、
外部端子電極１４ａ、１４ｂとランド２１、２２とを導電接続する導電材１５の高さ（Ｔｓ）は、積層セラミックキャパシタの厚さ（ＴＭＬＣＣ）の１／３未満とするのが望ましく、１／４未満とするのがさらに望ましい。ここで、積層セラミックキャパシタの外部電極端子の下辺部分のみに導電材が存在して、該導電材の高さがほとんど０の場合もある。積層セラミックキャパシタを水平方向に実装した状態で、導電材１５の高さ（Ｔｓ）が減少するほど、該導電材１５が回路基板２０に振動を伝達する程度が、積層セラミックキャパシタを垂直方向に実装した状態よりも遥かに低くなる
　
　オ．「【００８１】
  図１４に示すように、
ハンダの高さが低いほど振動騒音が減少する
水平実装する場合のほうが、振動騒音の変化幅が大きい
【００８２】
  このような事実は、
ハンダなどの導電材は、積層セラミックキャパシタと回路基板との間の振動媒介体としての役目を有し、該導電材の高さが低くなるにつれて基板への振動の伝達が低下するが、水平実装では、積層セラミックキャパシタの圧電性による縁部の振動の中で上面の振動の伝達が、該導電材の高さの低下とともに急に低下することで生じる
積層セラミックキャパシタは、内部電極を基準として回路基板と水平方向になるように実装し、ハンダ付け量（高さ）を少なくするのが騒音を減らすのに望ましい
　・上記引用例１に記載の「積層セラミックキャパシタの回路基板実装構造」は、上記「ア．」、「イ．」の記載事項、及び図１によれば、誘電体層１１と内部電極１２とを交互に積層してなる素体１３と、素体１３の両端部に設けられ内部電極１２を交互に並列接続している一対の外部端子電極１４ａ、１４ｂとから構成される積層セラミックキャパシタ１０の回路基板２０への実装構造であって、積層セラミックキャパシタ１０の内部電極１２と回路基板２０とが水平方向になるように配置して一対の外部端子電極１４ａ、１４ｂと回路基板の表面に設けられたランドとを導電接続し、一対の外部端子電極１４ａ、１４ｂとランドとを導電接続する導電材１５の高さ（Ｔｓ）を、積層セラミックキャパシタの厚さ（ＴＭＬＣＣ）の１／３未満に設定することによって、振動騒音を大きく低減させることができる積層セラミックキャパシタの回路基板実装構造に関するものである。
　・上記「エ．」の記載事項、及び図１、図２によれば、一対の外部端子電極１４ａ、１４ｂは、素体１３の両端面から素体１３の両側面の一部及び上面・下面の一部までそれぞれ延びて形成されてなるものである。
　・上記「ウ．」の段落【００４８】や【００５２】、「エ．」の記載事項によれば、導電材１５は、ハンダからなるものである。
　・上記「ウ．」の段落【００５１】、「エ．」の記載事項によれば、導電材１５の高さ（Ｔｓ）は、積層セラミックキャパシタの厚さ（ＴＭＬＣＣ）の１／４未満とするのがさらに望ましいものである。
　
　したがって、回路基板に実装される「積層セラミックキャパシタ」に着目し、上記記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。 
「誘電体層と内部電極とを交互に積層してなる素体と、
　前記素体の両端部から前記素体の両側面の一部及び上面・下面の一部までそれぞれ延びて形成され、前記内部電極を交互に並列接続している一対の外部端子電極と、
　から構成される積層セラミックキャパシタであって、
　前記内部電極と回路基板とが水平方向になるように配置して前記一対の外部端子電極と当該回路基板の表面に設けられたランドとをハンダからなる導電材によって導電接続することによって実装させるものであり、
　前記ハンダからなる導電材の高さ（Ｔｓ）を、当該積層セラミックキャパシタの厚さのより好ましくは１／４未満に設定することによって、振動騒音を大きく低減させることができる積層セラミックキャパシタ。」
　
（２−２）引用例２及び引用例３
　・原査定の拒絶の理由に引用された実願平２−５５４１号（実開平３−９６０２７号）のマイクロフィルム（以下、「引用例２」という。）には、「面実装型電子部品」について、図面とともに以下の各記載がある（なお、下線は当審で付与した。）。 
　ア．「２．実用新案登録請求の範囲
　
電子部品素体と、電子部品素体の実装される面と該実装される面に連なる他の外表面領域とに跨がるように設けられた少なくとも１つの外部電極とを備える面実装型電子部品において
　
前記実装される面と垂直な面に設けられた外部電極部分の表面にソルダーレジスト層が形成されていることを特徴とする面実装型電子部品
　 
　イ．「・・本実施例の
面実装型電子部品は、チップ型積層コンデンサに適用した
　 
　ウ．「・・結果として外
部電極１３，１４は電子部品素体１２の両端面だけでなく、上面及び下面並びに両側面にもある程度の拡がりを持って形成される
　本実施例の特徴は、この
外部電極１３，１４のうち、電子部品素体１２の両端面を覆っている領域上に、ソルダーレジスト層１５，１６が形成されている
　なお、
ソルダーレジスト層１５，１６は、第１図では電子部品素体１２の両端面にのみ形成されているが、電子部品素体１２の両端面に延ばされた外部電極１３，１４部分にも形成されていてもよい。すなわち、ソルダーレジスト層１５，１６は、実装される面と垂直な面に設けられた外部電極部分の表面全体に渡り形成されていてもよく
　 
　エ．「本考案では、
面実装される面と垂直な面に設けられた外部電極にソルダーレジスト層が形成されているため、実装に際し該ソルダーレジスト層が形成されている外部電極面へのはんだの付着を防止することができる
　
　・原査定において提示した特開平１１−２５１１７７号公報（以下、「引用例３」という。）には、「チップ部品」について、図面とともに以下の各記載がある（なお、下線は当審で付与した。）。 
　オ．「【請求項１】  
チップ部品の両端側に少なくとも一対の外部電極を形成し、該チップ部品の両端側底面に外部電極の一部となる底面電極を配置し、これら底面電極領域のみにそれぞれ半田形成面を設け、この半田形成面以外の外部電極表面を半田になじまない半田排除面としたことを特徴とするチップ部品
　 
　カ．「【０００２】
【従来の技術】図７には
コンデンサ
等の一般的なチップ部品
チップ部品１の両端側に一対の外部電極２が形成されている。この外部電極２は上面電極４と、底面電極５と、前後電極１０と、側面電極３とが一体的に接続されたものである
　 
　キ．「【００１４】
【発明の実施の形態】以下、本発明の実施形態例を図面に基づいて説明する。図１には本発明に係るチップ部品の一実施形態例の要部構成図が示されている。このチップ部品１の両端側には従来例と同様に一対の外部電極２が形成されており、この
外部電極２の底面電極５の白抜き部分が、このチップ部品１の半田形成面１１を構成する
半田形成面１１以外の外部電極２の電極表面、つまり、図１の（ａ）に示す底面電極５の斜線領域と、上面電極４と、前後電極１０と、側面電極３との各電極表面には半田レジスト１２等の半田排除面が形成されている
　 
　ク．「【００２０】
本発明は、上記実施形態例に限定されることはなく、様々な実施の態様を採り得る。例えば上記各例では底面電極５の局部領域に半田形成面を形成したが、底面電極の全面を半田形成面としてもよい。この場合においても底面電極以外の電極部分は半田排除面となっているので、半田が半田排除面側にはみ出し付着してフィレットが生じることがなく、チップ部品を良好に基板側のランドに接続することができる
　
　特に、上記引用例２にあっては「・・ソルダーレジスト層１５，１６は、第１図では電子部品素体１２の両端面にのみ形成されているが、電子部品素体１２の両端面に延ばされた外部電極１３，１４部分にも形成されていてもよい。すなわち、ソルダーレジスト層１５，１６は、実装される面と垂直な面に設けられた外部電極部分の表面全体に渡り形成されていてもよく・・」なる記載（上記「ウ．」を参照）、上記引用例３にあっては「・・例えば上記各例では底面電極５の局部領域に半田形成面を形成したが、底面電極の全面を半田形成面としてもよい。この場合においても底面電極以外の電極部分は半田排除面となっている・・」なる記載（上記「ク．」を参照）に着目し、上記記載事項及び図面を総合勘案すると、引用例２や引用例３には、次の技術事項が記載されている。
「素体の両端面から当該素体の両側面の一部及び上面・下（底）面の一部までそれぞれ延びて形成された一対の外部電極を備える、コンデンサ等の電子部品（チップ部品）において、
　一対の外部電極の下（底）面、つまり実装面を除いた端面及び側面の全体にソルダーレジスト層（半田レジスト）を形成し、一対の外部電極における下面（底面）以外面へのはんだの付着を防止するようにしたこと。」
　 
（３）対比 
　そこで、本願補正発明と引用発明とを対比すると、 
　ア．引用発明における「誘電体層」は、本願補正発明における「誘電体層」に相当し、
　引用発明における「誘電体層と内部電極とを交互に積層してなる素体と」によれば、
　引用発明の「素体」は、複数の誘電体層が（内部電極を介して）積層されてなるものであることから、本願補正発明でいう「セラミック素体」に相当し、
　本願補正発明と引用発明とは、「複数の誘電体層が積層されたセラミック素体と」を含むものである点で一致する。
　
　イ．引用発明における「誘電体層と内部電極とを交互に積層してなる素体と、前記素体の両端部から前記素体の両側面の一部及び上面・下面の一部までそれぞれ延びて形成され、前記内部電極を交互に並列接続している一対の外部端子電極と、から構成される積層セラミックキャパシタであって、前記内部電極と回路基板とが水平方向になるように配置して前記一対の外部端子電極と当該回路基板の表面に設けられたランドとをハンダからなる導電材によって導電接続することによって実装させるものであり」によれば、
　引用発明の「内部電極」は、
 (a)誘電体層と交互に積層されるものであるから、当然、複数であり、それぞれ誘電体層の一面に形成されるとみることができ、
 (b)また、素体の両端部等にそれぞれ形成された一対の外部端子電極に交互に並列接続するということは、素体の両端面から交互に露出するように形成されているといえ、
 (b)さらに、回路基板と水平方向になるように配置されてハンダからなる導電材によって導電接続されるものであることから、素体の下面、つまり実装面と平行に配置されたものであるといえる。
　したがって、引用発明における「内部電極」は、本願補正発明でいう「複数の第１及び第２の内部電極」に相当し、
　本願補正発明と引用発明とは、「前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出するように形成され、前記セラミック素体の実装面と平行に配置された複数の第１及び第２の内部電極と」を含むものである点で一致する。
　
　ウ．引用発明における「一対の外部端子電極」は、本願補正発明における「第１及び第２の外部電極」に相当し、
　引用発明における「前記素体の両端部から前記素体の両側面の一部及び上面・下面の一部までそれぞれ延びて形成され、前記内部電極を交互に並列接続している一対の外部端子電極と」によれば、
　引用発明における素体の「下面」は、本願補正発明でいう「実装面」に相当することを踏まえると、
　本願補正発明と引用発明とは、「前記セラミック素体の両端面から前記セラミック素体の両側面の一部及び実装面の一部までそれぞれ延びて形成され、前記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と」を含むものである点で一致する。
　
　エ．そして、本願補正発明における「積層セラミックキャパシタ」は、本願補正発明における「積層セラミックキャパシタ」に相当する。
　
　よって、本願補正発明と引用発明とは、 
「複数の誘電体層が積層されたセラミック素体と、
　前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出するように形成され、前記セラミック素体の実装面と平行に配置された複数の第１及び第２の内部電極と、
　前記セラミック素体の両端面から前記セラミック素体の両側面の一部及び実装面の一部までそれぞれ延びて形成され、前記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、
　を含む、積層セラミックキャパシタ。」 
である点で一致し、以下の点で相違する。
　
［相違点］　 
　本願補正発明では、「前記第１及び第２の外部電極の実装面を除いた端面及び側面全体に形成された第１及び第２の非導電性エポキシ樹脂層」を含むと特定するのに対し、引用発明では、そのような特定がない点。
　
（４）判断 
　上記相違点について検討する。 
　引用発明は、「ハンダからなる導電材の高さ（Ｔｓ）を、当該積層セラミックキャパシタの厚さのより好ましくは１／４未満に設定することによって、振動騒音を大きく低減させることができる」ものであり、引用例１の段落【００４８】、【００６１】、【００８１】〜【００８２】の記載（上記「（２）ウ．〜オ．」を参照）、及び図１４によれば、ハンダからなる導電材の高さ（Ｔｓ）は低いほど振動騒音を低減させることができ、外部電極端子の下辺部分のみに導電材が存在して、高さ（Ｔｓ）がほとんど０の場合も含み得るものである。
　そして、引用発明において、より振動騒音を低減させるためにハンダからなる導電材の高さ（Ｔｓ）をより低くし、外部電極端子の下辺部分、つまり実装面のみに導電材が存在して高さ（Ｔｓ）がほとんど０となるようにするにあたって、例えば引用例２や引用例３に記載（上記「（２−２）」を参照）された、素体の両端面から当該素体の両側面の一部及び上面・下（底）面の一部までそれぞれ延びて形成された一対の外部電極を備えるコンデンサ等の電子部品（チップ部品）において、一対の外部電極の下面（底面）を除いた端面及び側面の全体にソルダーレジスト層（半田レジスト）を形成し、一対の外部電極における下（底）面、つまり実装面以外面へのはんだの付着を防止するという周知の技術事項を採用し、上記相違点に係る構成とすることは当業者であれば容易に想到し得ることである。　
　
　そして、本願補正発明が奏する効果についてみても、引用発明及び周知の技術事項から当業者が十分に予測できたものであって、格別顕著なものがあるとはいえない。 
　 
（５）むすび 
　以上のとおり、本願補正発明は、引用発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
３．本願発明について 
　平成２６年８月２１日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２６年３月１９日付け手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものである。 
「【請求項１】
　複数の誘電体層が積層されたセラミック素体と、
　前記誘電体層の少なくとも一面に形成され、前記誘電体層の積層方向に沿って前記セラミック素体の両端面から交互に露出するように形成され、前記セラミック素体の実装面と平行に配置された複数の第１及び第２の内部電極と、
　前記セラミック素体の両端面に形成され、前記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、
　前記第１及び第２の外部電極の実装面を除いた端面及び側面全体に形成された第１及び第２の非導電性エポキシ樹脂層と、
　を含む、積層セラミックキャパシタ。」
 　 
（１）引用例 
　原査定の拒絶の理由で引用された引用例及びその記載事項は、前記「２．（２）」に記載したとおりである。 
 　 
（２）対比・判断 
　本願発明は、前記「２．」で検討した本願補正発明の発明特定事項である、セラミック素体の両端面に形成された「第１及び第２の外部電極」について、「前記セラミック素体の両側面の一部及び実装面の一部までそれぞれ延びて」形成されいる旨の限定を省いたものに相当する。 
　そうすると、本願発明の発明特定事項を全て含み、更に他の限定事項を付加したものに相当する本願補正発明が前記「２．（４）」に記載したとおり、引用発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものである。
 　 
（３）むすび 
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。