(57)【要約】  本発明のＰＷＭ駆動回路は、負荷駆動用パワーＭＯＳトランジスタＱ５（Ｑ６）と、抵抗Ｒ３（Ｒ５）またはＲ４（Ｒ６）とＭＯＳトランジスタＱ５（Ｑ６）の容量とから成り、ＰＷＭ電圧に基づく電圧のスルーレートを下げてＭＯＳトランジスタＱ５（Ｑ６）のゲートに供給するＣＲ回路と、ＭＯＳトランジスタＱ５（Ｑ６）のゲート電圧が変動するゲート電圧過渡期間において、ＭＯＳトランジスタＱ５（Ｑ６）のオフからオンへの切り替わりが完了したことを検知すると、前記ＣＲ回路の動作を停止させＭＯＳトランジスタＱ５（Ｑ６）のゲート電位を所定値に引き下げる（引き上げる）ゲート電圧制御部４（５）と、を備える。これにより、スイッチングノイズ及びスイッチング損失を小さくすることができる。【特許請求の範囲】
【請求項１】
負荷駆動用電界効果トランジスタと、
ＰＷＭ電圧に基づく電圧のスルーレートを下げ、そのスルーレートを下げた電圧を前記負荷駆動用電界効果トランジスタのゲートに供給するスルーレート制御部と、
前記負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、前記負荷駆動用電界効果トランジスタの出力電圧が略反転して前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になったことを検知すると、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるゲート電圧制御部とを備えるＰＷＭ駆動回路。
【請求項２】
前記ゲート電圧制御部が、前記ＰＷＭ電圧と前記負荷駆動用電界効果トランジスタの出力電圧を検知し、前記ＰＷＭ電圧の値が前記負荷駆動用電界効果トランジスタをオンにするためのレベルであり且つ前記負荷駆動用電界効果トランジスタの出力電圧の値が前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一である場合にのみ、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げまたは引き下げる請求項１に記載のＰＷＭ駆動回路。
【請求項３】
ＰＷＭ電圧を生成するＰＷＭ電圧発生回路と、前記ＰＷＭ電圧発生回路から出力されるＰＷＭ電圧に基づいてモータを駆動するＰＷＭ駆動回路とを備えたモータ駆動回路であって、
前記ＰＷＭ駆動回路が、
負荷駆動用電界効果トランジスタと、
ＰＷＭ電圧に基づく電圧のスルーレートを下げ、そのスルーレートを下げた電圧を前記負荷駆動用電界効果トランジスタのゲートに供給するスルーレート制御部と、
前記負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、前記負荷駆動用電界効果トランジスタの出力電圧が略反転して前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になったことを検知すると、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるゲート電圧制御部とを備えるモータ駆動回路。
【請求項４】
前記ゲート電圧制御部が、前記ＰＷＭ電圧と前記負荷駆動用電界効果トランジスタの出力電圧を検知し、前記ＰＷＭ電圧の値が前記負荷駆動用電界効果トランジスタをオンにするためのレベルであり且つ前記負荷駆動用電界効果トランジスタの出力電圧の値が前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一である場合にのみ、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げまたは引き下げる請求項３に記載のモータ駆動回路。
【請求項５】
前記ＰＷＭ電圧発生回路が前記モータのロータ位置に応じたＰＷＭ電圧を生成する請求項３に記載のモータ駆動回路。
【請求項６】
前記ＰＷＭ電圧発生回路が前記モータのロータ位置に応じたＰＷＭ電圧を生成する請求項４に記載のモータ駆動回路。
【請求項７】
ＰＷＭ駆動回路を備えたＤＣ−ＤＣコンバータであって、
前記ＰＷＭ駆動回路が、
負荷駆動用電界効果トランジスタと、
ＰＷＭ電圧に基づく電圧のスルーレートを下げ、そのスルーレートを下げた電圧を前記負荷駆動用電界効果トランジスタのゲートに供給するスルーレート制御部と、
前記負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、前記負荷駆動用電界効果トランジスタの出力電圧が略反転して前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になったことを検知すると、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるゲート電圧制御部とを備えるＤＣ−ＤＣコンバータ。
【請求項８】
前記ゲート電圧制御部が、前記ＰＷＭ電圧と前記負荷駆動用電界効果トランジスタの出力電圧を検知し、前記ＰＷＭ電圧の値が前記負荷駆動用電界効果トランジスタをオンにするためのレベルであり且つ前記負荷駆動用電界効果トランジスタの出力電圧の値が前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一である場合にのみ、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げまたは引き下げる請求項７に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ駆動回路に関し、特にスイッチングノイズを低減することができるＰＷＭ駆動回路に関する。
【背景技術】
【０００２】
ＰＷＭ駆動回路では、スイッチングノイズを低減するためにスルーレートコントロールが行われることが一般的である（例えば、特許文献１の第０００７段落参照）。スルーレートコントロールとは、負荷駆動用パワーＭＯＳトランジスタのゲート電圧の立ち上げ或いは立ち下げをゆるやかにすることにより、スイッチングノイズの低減を図るものである。【０００３】
ここで、スルーレートコントロールが行われる従来のＰＷＭ駆動回路の一構成例を図５に示す。図５のＰＷＭ駆動回路は、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）Ｑ１、Ｑ３及びＱ５と、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）Ｑ２、Ｑ４及びＱ６と、抵抗Ｒ１及びＲ２と、出力端子３とを備えている。【０００４】
ＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２から成るインバータ回路１の出力端が抵抗Ｒ１を介してＰＭＯＳトランジスタＱ５のゲートに接続され、ＰＭＯＳトランジスタＱ３及びＮＭＯＳトランジスタＱ４から成るインバータ回路２の出力端が抵抗Ｒ２を介してＮＭＯＳトランジスタＱ６のゲートに接続される。また、ＰＭＯＳトランジスタＱ５のソースに定電圧ＶＣＣが印加され、ＮＭＯＳトランジスタＱ６のソースが接地される。さらに、ＰＭＯＳトランジスタＱ５のドレインとＮＭＯＳトランジスタＱ６のドレインが出力端子３に共通接続される。【０００５】
インバータ回路１は入力したＰＷＭ電圧ＶＰＷＭを反転して出力する。インバータ回路１の出力は抵抗Ｒ１及びＰＭＯＳトランジスタＱ５の容量（ゲート−ソース間容量やゲート−バックゲート間容量等）から成るＣＲ回路を経由してＰＭＯＳトランジスタＱ５のゲートに供給されるため、ＰＭＯＳトランジスタＱ５のゲート電圧の立ち上がり或いは立ち下がりがゆるやかになる。【０００６】
インバータ回路２は入力したＰＷＭ電圧ＶＰＷＭを反転して出力する。インバータ回路２の出力は抵抗Ｒ２及びＮＭＯＳトランジスタＱ６の容量（ゲート−ソース間容量やゲート−バックゲート間容量等）から成るＣＲ回路を経由してＮＭＯＳトランジスタＱ６のゲートに供給されるため、ＮＭＯＳトランジスタＱ６のゲート電圧の立ち上がり或いは立ち下がりがゆるやかになる。【０００７】
このように負荷駆動用パワーＭＯＳトランジスタであるＰＭＯＳトランジスタＱ５及びＮＭＯＳトランジスタＱ６のゲート電圧の立ち上げ或いは立ち下げがゆるやかであるため、スイッチングノイズを低減することができる。【０００８】
そして、図５のＰＷＭ駆動回路では、ＰＷＭ電圧ＶＰＷＭがＨｉｇｈレベルのときにＰＭＯＳトランジスタＱ５がオンになりＮＭＯＳトランジスタＱ６がオフになるので出力端子３から出力される出力電圧ＶＯＵＴの値がほぼＶＣＣになり、ＰＷＭ電圧ＶＰＷＭがＬｏｗレベルのときにＰＭＯＳトランジスタＱ５がオフになりＮＭＯＳトランジスタＱ６がオンになるので出力端子３から出力される出力電圧ＶＯＵＴの値がほぼ零になる。【０００９】
続いて、スルーレートコントロールが行われる従来のＰＷＭ駆動回路の他の構成例を図６に示す。なお、図６において図５と同一の部分には同一の符号を付し詳細な説明を省略する。【００１０】
図６のＰＷＭ駆動回路は、図５のＰＷＭ駆動回路から抵抗Ｒ１を取り除き、その代わりに抵抗Ｒ３及びＲ４の直列回路をＰＭＯＳトランジスタＱ１のドレインとＮＭＯＳトランジスタＱ２のドレインとの間に設け、抵抗Ｒ３と抵抗Ｒ４の接続ノードにＰＭＯＳトランジスタＱ５のゲートを接続し、さらに抵抗Ｒ２を取り除き、その代わりに抵抗Ｒ５及びＲ６の直列回路をＰＭＯＳトランジスタＱ３のドレインとＮＭＯＳトランジスタＱ４のドレインとの間に設け、抵抗Ｒ５と抵抗Ｒ６の接続ノードにＮＭＯＳトランジスタＱ６のゲートを接続した構成である。【００１１】
図６のＰＷＭ駆動回路は、抵抗Ｒ３或いは抵抗Ｒ４とＰＭＯＳトランジスタＱ５の容量（ゲート−ソース間容量やゲート−バックゲート間容量等）とから成るＣＲ回路によって負荷駆動用パワーＭＯＳトランジスタであるＰＭＯＳトランジスタＱ５のゲート電圧の立ち上げ或いは立ち下げがゆるやかになり、抵抗Ｒ５或いは抵抗Ｒ６とＮＭＯＳトランジスタＱ６の容量（ゲート−ソース間容量やゲート−バックゲート間容量等）とから成るＣＲ回路によって負荷駆動用パワーＭＯＳトランジスタであるＮＭＯＳトランジスタＱ６のゲート電圧の立ち上げ或いは立ち下げがゆるやかになるので、図５のＰＷＭ駆動回路と同様にスイッチングノイズを低減することができる。
【特許文献１】特開２００１−２０４１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ここで、図５や図６に示す従来のＰＷＭ駆動回路においてＰＷＭ電圧ＶＰＷＭがＨｉｇｈレベルからＬｏｗレベルに切り替わるときのＰＷＭ電圧ＶＰＷＭ、ＰＭＯＳトランジスタＱ５のゲート電圧ＶＧＰ、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮ及び出力電圧ＶＯＵＴのタイムチャートを図７Ａに示す。なお、ＰＭＯＳトランジスタＱ５のゲート電圧ＶＧＰ、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮ、及び出力電圧ＶＯＵＴについては、出力端子３から負荷へ電流が流出する場合（電流ソース時）と出力端子３へ電流が流入する場合（電流シンク時）のそれぞれの波形を示している。【００１３】
ＰＷＭ電圧ＶＰＷＭがＨｉｇｈレベルからＬｏｗレベルに反転した時点（ｔ１）からＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮはＣＲ回路の時定数にしたがってゆるやかに上昇する。そして、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮが閾値ＶＴＨＮに達した時点（ｔ２）で、ＮＭＯＳトランジスタＱ６はオフからオンに切り替わる。【００１４】
ＮＭＯＳトランジスタＱ６がオフからオンに切り替わった後も、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮは所定値（≒ＶＣＣ）に達する時点（ｔ３）までＣＲ回路の時定数にしたがってゆるやかに上昇し続ける。このため、ｔ２時点からｔ３時点までの期間ＮＭＯＳトランジスタＱ６は十分に低いオン抵抗を得ることができなかった。【００１５】
また、ＰＷＭ電圧ＶＰＷＭがＬｏｗレベルからＨｉｇｈレベルに切り替わるときは、ＰＭＯＳトランジスタＱ５が十分に低いオン抵抗を得ることができない期間がある（図７Ｂ参照）。【００１６】
図５や図６に示す従来のＰＷＭ駆動回路は、スルーレートコントロールによりスイッチングノイズが低減するものの、負荷駆動用パワーＭＯＳトランジスタがオフからオンに切り替わってからゲート電圧が完全に反転するまでの期間十分に低いオン抵抗を得ることができないためにスイッチング損失が増大するという問題があった。かかる問題は、ＰＷＭ駆動回路の出力がインダクタンス成分を含む負荷に供給される場合に特に顕著であった。【００１７】
なお、特許文献１では、モータをＰＷＭ制御して駆動させる駆動制御装置において、共振回路と逆流防止ダイオードを設けることで、スイッチングノイズ及びスイッチング損失の低減を図っている。しかしながら、このような構成では、共振回路のコイルが装置の小型化を妨げる等の問題が新たに発生することになる。【００１８】
本発明は、上記の問題点に鑑み、スイッチングノイズ及びスイッチング損失が小さいＰＷＭ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために本発明に係るＰＷＭ駆動回路は、負荷駆動用電界効果トランジスタと、ＰＷＭ電圧に基づく電圧のスルーレートを下げ、そのスルーレートを下げた電圧を前記負荷駆動用電界効果トランジスタのゲートに供給するスルーレート制御部と、前記負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、前記負荷駆動用電界効果トランジスタの出力電圧が略反転して前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になったことを検知すると、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるゲート電圧制御部と、を備える。【００２０】
このような構成によると、負荷駆動用電界効果トランジスタのゲート電圧が変動するゲート電圧過渡期間において、負荷駆動用電界効果トランジスタの出力電圧が略反転して負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一になると、負荷駆動用電界効果トランジスタが速やかに変動するので、負荷駆動用電界効果トランジスタがオフからオンに切り替わってからゲート電圧が完全に反転するまでの期間を短くすることができる。これにより、負荷駆動用電界効果トランジスタのオン抵抗が大きい期間が短くなり、スイッチング損失を低減することができる。また、ＰＷＭ電圧の反転により負荷駆動用電界効果トランジスタがオンからオフに切り替わる際に、負荷駆動用電界効果トランジスタの出力電圧が略反転するまでは負荷駆動用電界効果トランジスタのゲート電圧がスルーレート制御部の特性にしたがって従来と同様にゆるやかに変化するので、スイッチングノイズを低減することができる。【００２１】
また、前記ゲート電圧制御部が、前記ＰＷＭ電圧と前記負荷駆動用電界効果トランジスタの出力電圧を検知し、前記ＰＷＭ電圧の値が前記負荷駆動用電界効果トランジスタをオンにするためのレベルであり且つ前記負荷駆動用電界効果トランジスタの出力電圧の値が前記負荷駆動用電界効果トランジスタが完全にオンであるときに得られる値と略同一である場合にのみ、前記スルーレート制御部の動作を停止させ前記負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げるようにしてもよい。【００２２】
このような構成によると、ゲート電圧制御部が不要にスルーレート制御部の動作を停止させ負荷駆動用電界効果トランジスタのゲート電位を所定値に引き上げるまたは引き下げることを防止できるので、負荷駆動用電界効果トランジスタのオン／オフ切替がＰＷＭ電圧に応じて正確に行われる。【００２３】
また、本発明に係るＰＷＭ駆動回路は、モータ駆動回路やＤＣ−ＤＣコンバータ等に適用することができる。
【発明の効果】
【００２４】
本発明によると、スイッチングノイズ及びスイッチング損失が小さいＰＷＭ駆動回路を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】は、本発明に係るＰＷＭ駆動回路の一構成例を示す図である。
【図２】は、図１のＰＷＭ駆動回路の一回路構成例を示す図である。
【図３Ａ】は、図２に示すＰＷＭ駆動回路の各部電圧のタイムチャートである。
【図３Ｂ】は、図２に示すＰＷＭ駆動回路の各部電圧のタイムチャートである。
【図４】は、本発明に係るモータ駆動回路の一構成例を示すブロック図である。
【図５】は、従来のＰＷＭ駆動回路の一構成例を示す図である。
【図６】は、従来のＰＷＭ駆動回路の他の構成例を示す図である。
【図７Ａ】は、図５や図６に示すＰＷＭ駆動回路の各部電圧のタイムチャートである。
【図７Ｂ】は、図５や図６に示すＰＷＭ駆動回路の各部電圧のタイムチャートである。
【符号の説明】
【００２６】
１、２    インバータ回路
３    出力端子
４、５    ゲート電圧制御部
６    ＡＮＤゲート
７    ＯＲゲート
８    モータ駆動回路
９    Ｕ相用ＰＷＭ駆動回路
１０    Ｖ相用ＰＷＭ駆動回路
１１    Ｗ相用ＰＷＭ駆動回路
１２    ＰＷＭ電圧発生回路
１３    三相ブラシレスモータ
Ｑ１、Ｑ３、Ｑ５、Ｑ８    ＰＭＯＳトランジスタ
Ｑ２、Ｑ４、Ｑ６、Ｑ７    ＮＭＯＳトランジスタ
Ｒ１〜Ｒ６    抵抗
【発明を実施するための最良の形態】
【００２７】
本発明の一実施形態について図面を参照して以下に説明する。本発明に係るＰＷＭ駆動回路の一構成例を図１に示す。なお、図１において図６と同一の部分には同一の符号を付し、詳細な説明を省略する。【００２８】
図１に示す本発明に係るＰＷＭ駆動回路は、図６のＰＷＭ駆動回路にゲート電圧制御部４及び５を新たに設けた構成である。ゲート電圧制御部４は、出力電圧ＶＯＵＴ及びＰＷＭ電圧ＶＰＷＭを検知し、出力電圧ＶＯＵＴが所定値（≒ＶＣＣ）まで増加しておおむね反転し且つＰＷＭ電圧ＶＰＷＭがＨｉｇｈレベルであれば、ＰＭＯＳトランジスタＱ５のゲート電位を引き下げることによりＰＭＯＳトランジスタＱ５のゲート電圧を速やかに減少させて、ＰＭＯＳトランジスタＱ５のゲート電圧が完全に反転する迄の時間を短くする。【００２９】
また、ゲート電圧制御部５は、出力電圧ＶＯＵＴ及びＰＷＭ電圧ＶＰＷＭを検知し、出力電圧ＶＯＵＴが所定値（≒零）まで減少しておおむね反転し且つＰＷＭ電圧ＶＰＷＭがＬｏｗレベルであれば、ＮＭＯＳトランジスタＱ６のゲート電位を引き上げることによりＮＭＯＳトランジスタＱ６のゲート電圧を速やかに増加させて、ＮＭＯＳトランジスタＱ６のゲート電圧が完全に反転する迄の時間を短くする。【００３０】
図１に示す本発明に係るＰＷＭ駆動回路は、上記動作を行うゲート電圧制御部４及び５を備えるので、負荷駆動用パワーＭＯＳトランジスタであるＰＭＯＳトランジスタＱ５やＮＭＯＳトランジスタＱ６がオフからオンに切り替わってからゲート電圧が完全に反転するまでの期間を短くすることができる。これにより、負荷駆動用パワーＭＯＳトランジスタのオン抵抗が大きい期間が短くなり、スイッチング損失を低減することができる。また、ＰＷＭ電圧ＶＰＷＭの反転により負荷駆動用パワーＭＯＳトランジスタがオンからオフに切り替わる際に、出力電圧ＶＯＵＴがおおむね反転するまでは負荷駆動用パワーＭＯＳトランジスタのゲート電圧がＣＲ回路の時定数にしたがって従来と同様にゆるやかに変化するので、スイッチングノイズを低減することができる。【００３１】
なお、ゲート電圧制御回路４が出力電圧ＶＯＵＴのみを検知し、出力電圧ＶＯＵＴが所定値（≒ＶＣＣ）まで増加しておおむね反転すれば、ＰＭＯＳトランジスタＱ５のゲート電位を引き下げ、ゲート電圧制御回路５が出力電圧ＶＯＵＴのみを検知し、出力電圧ＶＯＵＴが所定値（≒零）まで減少しておおむね反転すれば、ＮＭＯＳトランジスタＱ６のゲート電位を引き上げるようにすることも可能であるが、不要に負荷駆動用パワーＭＯＳトランジスタのゲート電位が引き上がるまたは引き下がることを防止するために図１の構成にすることが望ましい。また、図１のＰＷＭ駆動回路から抵抗Ｒ３及びＲ４を取り除き、その代わりに一端がＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２の接続ノードに接続され他端がＰＭＯＳトランジスタＱ５のゲートとゲート電圧制御部４の接続ノードに接続される抵抗を設け、さらに抵抗Ｒ５及びＲ６を取り除き、その代わりに一端がＰＭＯＳトランジスタＱ３とＮＭＯＳトランジスタＱ４の接続ノードに接続され他端がＮＭＯＳトランジスタＱ６のゲートとゲート電圧制御部５の接続ノードに接続される抵抗を設ける構成としても、図１のＰＷＭ駆動回路と同様に、スイッチングノイズ及びスイッチング損失を低減することができる。【００３２】
続いて、図１のＰＷＭ駆動回路の一回路構成例を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。【００３３】
図２のＰＷＭ駆動回路は、ＡＮＤゲート６及びＮＭＯＳトランジスタＱ７によってゲート制御部４を構成し、ＯＲゲート７及びＰＭＯＳトランジスタＱ８によってゲート制御部５を構成している。【００３４】
ＮＭＯＳトランジスタＱ７のドレインがＰＭＯＳトランジスタＱ５のゲートに接続され、ＮＭＯＳトランジスタＱ７のソースが接地される。そして、ＡＮＤゲート６が、出力電圧ＶＯＵＴとＰＷＭ電圧ＶＰＷＭの論理積をＮＭＯＳトランジスタＱ７のゲートに供給する。【００３５】
また、ＰＭＯＳトランジスタＱ８のドレインがＮＭＯＳトランジスタＱ６のゲートに接続され、ＰＭＯＳトランジスタＱ８のソースに定電圧ＶＣＣが印加される。そして、ＯＲゲート７が、出力電圧ＶＯＵＴとＰＷＭ電圧ＶＰＷＭの論理和をＰＭＯＳトランジスタＱ８のゲートに供給する。【００３６】
ここで、図２のＰＷＭ駆動回路においてＰＷＭ電圧ＶＰＷＭがＨｉｇｈレベルからＬｏｗレベルに切り替わるときのＰＷＭ電圧ＶＰＷＭ、ＰＭＯＳトランジスタＱ５のゲート電圧ＶＧＰ、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮ及び出力電圧ＶＯＵＴのタイムチャートを図３Ａに示す。なお、ＰＭＯＳトランジスタＱ５のゲート電圧ＶＧＰ、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮ、及び出力電圧ＶＯＵＴについては、出力端子３から負荷へ電流が流出する場合（電流ソース時）と出力端子３へ電流が流入する場合（電流シンク時）のそれぞれの波形を示している。【００３７】
ＰＷＭ電圧ＶＰＷＭがＨｉｇｈレベルからＬｏｗレベルに反転した時点（ｔ１）からＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮはＣＲ回路の時定数にしたがってゆるやかに上昇する。そして、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮが閾値ＶＴＨＮに達した時点（ｔ２またはｔ２’）で、ＮＭＯＳトランジスタＱ６はオフからオンに切り替わる。【００３８】
ＮＭＯＳトランジスタＱ６がオフからオンに切り替わった後も、出力電圧ＶＯＵＴが所定値Ｖ１（＝Ｌｏｗレベル）になり且つＰＷＭ電圧ＶＰＷＭがＬｏｗレベルになる時点（ｔ４またはｔ４’）まで、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮはＣＲ回路の時定数にしたがってゆるやかに上昇し続ける。ｔ４またはｔ４’時点においてＯＲゲート７の出力がＨｉｇｈレベルからＬｏｗレベルに切り替わり、ＰＭＯＳトランジスタＱ８がオフからオンに切り替わる。したがって、ｔ４またはｔ４’時点以後、ＮＭＯＳトランジスタＱ６のゲート電圧ＶＧＮは所定値（≒ＶＣＣ）に達する時点（ｔ５またはｔ５’）まで速やかに増大する。このため、図２に示す本発明に係るＰＷＭ駆動回路においてＮＭＯＳトランジスタＱ６が十分に低いオン抵抗を得られない期間（ｔ２〜ｔ５またはｔ２’〜Ｔ５’）は、図５や図６に示す従来のＰＷＭ駆動回路においてＮＭＯＳトランジスタＱ６が十分に低いオン抵抗を得られない期間（図７のｔ２〜ｔ３）よりも短くなる。【００３９】
また、ＡＮＤゲート６及びＮＭＯＳトランジスタＱ７から成るゲート制御部４を設けているので、ＰＭＯＳトランジスタＱ５が十分に低いオン抵抗を得られない期間も従来より短くなる（図３Ｂ参照）。【００４０】
これにより、スルーレートを従来と同程度またはより小さくしてスイッチングノイズの低減を図るとともに、スイッチング損失の低減を図ることができる。【００４１】
尚、上記所定値Ｖ１の設定は、ＡＮＤゲート６内部のＭＯＳトランジスタのゲート幅／ゲート長を調整することによって行うことができる。また、ＯＲゲート７についてもＯＲゲート７内部のＭＯＳトランジスタのゲート幅／ゲート長を調整することによって同様の設定（図３Ｂ中の所定値Ｖ２の設定）を行うことができる。【００４２】
上述した本発明に係るＰＷＭ駆動回路は、例えばＤＣ−ＤＣコンバータやモータ駆動回路等に適用することができる。【００４３】
本発明に係るＰＷＭ駆動回路の出力端子に平滑回路（例えば、前記出力端子に一端が接続されるインダクタと、前記インダクタの他端に一端が接続され他端がグランド電位であるコンデンサとから成る回路）を接続することによって、スイッチングノイズ及びスイッチング損失が小さいＤＣ−ＤＣコンバータを実現することができる。【００４４】
続いて、本発明に係るＰＷＭ駆動回路をモータ駆動回路に適用した場合について説明する。本発明に係るＰＷＭ駆動回路を備えたモータ駆動回路の一構成例を図４に示す。モータ駆動回路８は、Ｕ相用ＰＷＭ駆動回路９と、Ｖ相用ＰＷＭ駆動回路１０と、Ｗ相用ＰＷＭ駆動回路１１と、ＰＷＭ電圧発生回路１２とを備えている。ここで、Ｕ相用ＰＷＭ駆動回路９、Ｖ相用ＰＷＭ駆動回路１０及びＷ相用ＰＷＭ駆動回路１１は、図２のＰＷＭ駆動回路と同一構成である。【００４５】
Ｕ相用ＰＷＭ駆動回路９の出力端子が三相ブラシレスモータ１３のＵ相ステータコイルに接続され、Ｖ相用ＰＷＭ駆動回路１０の出力端子が三相ブラシレスモータ１３のＶ相ステータコイルに接続され、Ｗ相用ＰＷＭ駆動回路１１の出力端子が三相ブラシレスモータ１３のＷ相ステータコイルに接続される。ＰＷＭ駆動回路１２は三相ブラシレスモータ１３の各相モータ電圧を入力し、その各相モータ電圧に基づいて各相ＰＷＭ電圧を生成し、Ｕ相用ＰＷＭ電圧をＵ相用ＰＷＭ駆動回路９に出力し、Ｖ相用ＰＷＭ電圧をＶ相用ＰＷＭ駆動回路１０に出力し、Ｗ相用ＰＷＭ電圧をＷ相用ＰＷＭ駆動回路１１に出力する。【００４６】
このような構成により、スイッチングノイズ及びスイッチング損失が小さいモータ駆動回路を実現することができる。なお、図４のモータ駆動回路が備えるＰＷＭ駆動回路１２は各相モータ電圧に基づいて各相ＰＷＭ電圧を生成したが、ロータ位置検出センサを有する三相ブラシレスモータに接続される場合は、ＰＷＭ駆動回路１２に代えて、ロータ位置検出センサの出力信号を入力し、そのロータ位置検出センサの出力信号に基づいて各相ＰＷＭ電圧を生成するＰＷＭ駆動回路を設けるようにするとよい。
【産業上の利用可能性】
【００４７】
本発明のＰＷＭ駆動回路は、モータ駆動回路やＤＣ−ＤＣコンバータ等に適用することができる。また、前記モータ駆動回路はモータを有する電気機器全般に適用することができ、前記ＤＣ−ＤＣコンバータは電気機器内部の直流電源として用いることができる。
【図１】
2005109616.tif 000002
【図２】
2005109616.tif 000003
【図３Ａ】
2005109616.tif 000004
【図３Ｂ】
2005109616.tif 000005
【図４】
2005109616.tif 000006
【図５】
2005109616.tif 000007
【図６】
2005109616.tif 000008
【図７Ａ】
2005109616.tif 000009
【図７Ｂ】
2005109616.tif 000010
【国際調査報告】
2005109616.tif 000011
2005109616.tif 000012
2005109616.tif 000013
2005109616.tif 000014