【事件の表示】
　特願２０１３−５１８８４３「生物規範型ネットワークのための伝達及びシナプス訓練方法及びハードウェア」拒絶査定不服審判事件〔平成２４年　１月１２日国際公開、ＷＯ２０１２／００６４７０、平成２５年　９月　５日国内公表、特表２０１３−５３４６７７、請求項の数（２７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２０１１年（平成２３年）７月７日（パリ条約による優先権主張外国庁受理２０１０年７月７日、米国）を国際出願日とする出願であって、平成２６年１０月３１日付けで拒絶査定がされ、これに対し、平成２７年３月１１日に拒絶査定不服審判が請求され、同時に手続補正がされたものである。
第２　平成２７年３月１１日付けの手続補正（以下、「本件補正」という。）の適否
１．補正の内容
　本件補正は、特許請求の範囲の請求項１を、
「　【請求項１】
　
ニューラルシステムの２つ以上のニューロン回路をインタフェースするための電気回路であって、
　第１のニューロン回路と第２のニューロン回路との間に接続されたメモリスタと、
　前記第１のニューロン回路を前記メモリスタと接続するプレシナプスインタフェース回路と、
　前記メモリスタを前記第２のニューロン回路と接続するポストシナプスインタフェース回路と、を備え、
　前記プレシナプスインタフェース回路及びポストシナプスインタフェース回路は、高インピーダンスの終端を
含み、
　
前記高インピーダンスの終端は、メモリスタ抵抗を選択的に変化させるのを容易にし、
　
前記メモリスタ抵抗を選択的に変化させることは、意図的な訓練事象中に前記メモリスタ抵抗を変化させることと、前記訓練事象中以外では前記メモリスタ抵抗を変化させないことを含む、
とする補正（以下、「補正事項１」という。）を含んでいる。
２．補正の適否
　本件補正の補正事項１は、請求項１に記載した発明を特定するために必要な事項である「高インピーダンスの終端」という構成について、
「
前記高インピーダンスの終端は、メモリスタ抵抗を選択的に変化させるのを容易にし、
　
前記メモリスタ抵抗を選択的に変化させることは、意図的な訓練事象中に前記メモリスタ抵抗を変化させることと、前記訓練事象中以外では前記メモリスタ抵抗を変化させないことを含む
補正前の請求項１に記載された発明と補正後の請求項１に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるから、
特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　また、特許法第１７条の２第３項、第４項に違反するところはない。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「補正発明」という。）が、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるのか）について以下に検討する。
（１）引用文献１の記載事項
　原査定の拒絶の理由に引用された特開２０１０−１４６５１４号公報（２０１０年７月１日出願公開。以下、「引用文献１」という。）には、次の記載がある。（下線は、本審決で特に着目した箇所を示す。）
「【００２０】
　上記問題点に鑑み、
本発明の目的は、シナプス回路のシナプス結合強度を抵抗変化型メモリ素子の抵抗値を用いて表わすことにより
シナプス結合強度をアナログ量として記憶することができる情報処理装置及び、これを用いたニューラルネットワーク回路を提供することである
「【００３９】
　（実施の形態１）
　本発明の実施の形態１における情報処理装置は、スパインキングニューロンモデルのうち、
最も基本的なモデルである、積分発火型のニューロンモデルを利用した形態である。
【００４０】
　本実施の形態における
情報処理装置１００は、図１に示すように、複数のニューロン回路（ニューロン部）１０１と、複数のシナプス回路（シナプス部）１０２と、を備えている
実際には、複数のニューロン回路１０１が複数のシナプス回路１０２を介して相互に接続されている
【００４１】
　
ニューロン回路１０１は、シナプス回路１０２を介して、他のニューロン回路（図示省略）からスパイクを受け取る
【００４２】
　また、
ニューロン１０１とシナプス回路１０２との間におけるシナプス結合には、興奮性と抑制性が存在し、シナプス結合強度の符号で表現される
【００４３】
　具体的には、
図１に示すように、他のニューロン回路からシナプス回路１０２にスパイクＯｊが入力されると、そのスパイクＯｊの入力タイミングに基づいて、パルス生成部２１は制御信号Ｑｊを生成し、スイッチ２２に出力する。スイッチ２２は、制御信号ＱｊがＨレベルの期間に閉状態となり、それ以外の期間に開状態となる
【００４４】
　
スイッチ２２が閉状態になると、所定の電源電圧と抵抗変化型メモリ素子（記憶素子）２４の一方の端部とが接続される。なお、このとき、後述するスイッチ２３も閉状態である
【００４５】
　
抵抗変化型メモリ素子２４は、後述する可変抵抗値を持っている。スイッチ２２の閉状態により、所定の電源電圧と抵抗変化型メモリ素子２４の他方の端部との間に、抵抗変化型メモリ素子２４の現時点の抵抗値σｊｉに応じた電流が流れ、ニューロン回路１０１に出力される
「【００５５】
　
図１に示すように、シナプス回路１０２では、ＳＴＤＰ部（演算部）２５が、他のニューロン回路から入力されたスパイクＯｊの入力タイミング及びスパイク生成部１５により生成されたスパイクＰｉの発生タイミングに基づいて
抵抗変化型メモリ素子２４の抵抗値σｊｉを変化させるためのＳＴＤＰ信号ｙｊｉを生成する
本実施の形態においては、抵抗変化型メモリ素子２４の抵抗値σｊｉは上述したシナプス結合強度を表わしており、その抵抗値の変化によりシナプス回路１０２のシナプス結合強度が更新可能となっている
　そして、引用文献１の上記記載事項を関連図面である図１と技術常識に照らし、下線部に着目すれば、引用文献１には次の発明（以下、「引用発明」という。）が記載されているといえる。
＜引用発明＞
「ニューラルネットワークの複数のニューロン回路１０１を接続するためのシナプス回路１０２であって、
　他のニューロン回路とニューロン回路１０１との間に接続された抵抗変化型メモリ素子２４と、
　他のニューロン回路を抵抗変化型メモリ素子２４と接続するパルス生成部２１、スイッチ２２、及びスイッチ２３と、
　抵抗変化型メモリ素子２４をニューロン回路１０１と接続する接続線と、を備え、
　抵抗変化型メモリ素子２４の抵抗値σｊｉを変化させることによりシナプス回路１０２のシナプス結合強度を更新するＳＴＤＰ部２５を含む、シナプス回路１０２」
（２）対比
　補正発明と引用発明を対比すると、次のことがいえる。
　ａ．引用発明の「ニューラルネットワーク」、「複数のニューロン回路１０１」、「シナプス回路１０２」は、
それぞれ補正発明の「ニューラルシステム」、「２つ以上のニューロン回路」、「電気回路」に相当する。
　ｂ．引用発明の「他のニューロン回路」、「ニューロン回路１０１」、「抵抗変化型メモリ素子２４」は、
それぞれ補正発明の「第１のニューロン回路」、「第２のニューロン回路」、「メモリスタ」に相当する。
　ｃ．引用発明の、他のニューロン回路を抵抗変化型メモリ素子２４と接続する「パルス生成部２１、スイッチ２２、及びスイッチ２３」は、
補正発明の、第１のニューロン回路をメモリスタと接続する「プレシナプスインタフェース回路」に相当するといえる。
　ｄ．引用発明の、抵抗変化型メモリ素子２４をニューロン回路１０１と接続する「接続線」は、
補正発明の、メモリスタを第２のニューロン回路と接続する「ポストシナプスインタフェース回路」に相当するといえる。
　したがって、補正発明と引用発明の間には、次の一致点、相違点があるといえる。
＜一致点＞
「ニューラルシステムの２つ以上のニューロン回路をインタフェースするための電気回路であって、
　第１のニューロン回路と第２のニューロン回路との間に接続されたメモリスタと、
　前記第１のニューロン回路を前記メモリスタと接続するプレシナプスインタフェース回路と、
　前記メモリスタを前記第２のニューロン回路と接続するポストシナプスインタフェース回路と、を備える、電気回路。」
＜相違点＞
　補正発明のプレシナプスインタフェース回路及びポストシナプスインタフェース回路は、「高インピーダンスの終端を含」み、「前記高インピーダンスの終端は、メモリスタ抵抗を選択的に変化させるのを容易にし、前記メモリスタ抵抗を選択的に変化させることは、意図的な訓練事象中に前記メモリスタ抵抗を変化させることと、前記訓練事象中以外では前記メモリスタ抵抗を変化させないことを含む」構成であるのに対し、
引用発明のプレシナプスインタフェース回路及びポストシナプスインタフェース回路は、そのような構成を備えていない点。
（３）判断
　補正発明は、「シナプス荷重は、荷重訓練事象外において意図されずに変化される可能性がある。これらの変化は、反対の極性の訓練ＰＷＭ信号を印加することによって元に戻す必要がある。しかしながら、これは、システムの実装を複雑にし、高い電流及び電力の消費につながる。」（本願の段落【０００４】）という課題を解決するために、上記相違点に係る構成を備えているものである。
　これに対し、引用文献１には、上記相違点に係る構成についての記載や示唆はなされておらず、また、他に上記相違点に係る構成を示す証拠は発見されていない。
　よって、補正発明の上記相違点に係る構成を、引用発明に適用することは当業者が容易になし得たとはいえない。
　したがって、補正発明は、引用発明に基づいて、当業者が容易に発明をすることができたとはいえない。
　ほかに、補正発明を、特許出願の際独立して特許を受けることができないものとすべき理由を発見しない。
　よって、本件補正の補正事項１は、特許法第１７条の２第６項において準用する同法１２６条第７項の規定に適合する。
　本件補正のその余の補正事項についても、特許法第１７条の２第３項ないし第６項に違反するところはない。
３．むすび
　本件補正は、特許法第１７条の２第３項ないし第６項の規定に適合する。
第３　本願発明
　本件補正は上記のとおり、特許法第１７条の２第３項ないし第６項の規定に適合するから、本願の請求項１−２７に係る発明は、本件補正により補正された特許請求の範囲の請求項１−２７に記載された事項により特定されるとおりのものである。
　そして、本願については、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。