【事件の表示】
　特願２０１３−１２７３７６「複数の巡回冗長検査（ＣＲＣ）を生成するための方法及び装置」拒絶査定不服審判事件〔平成２５年１０月２４日出願公開，特開２０１３−２１９８１８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯・本願発明
　本願は，２００８年９月１２日（パリ条約による優先権主張外国庁受理　２００７年９月１８日　米国，２００８年６月２０日　米国）を国際出願日とする出願である特願２０１０−５２５７４７号の一部を，平成２５年６月１８日に新たな特許出願としたものであって，平成２６年９月３日付けで拒絶査定がなされ，これに対し，平成２７年１月８日に拒絶査定不服の審判が請求されるとともに，同日付けで手続補正がなされ，その後，当審より，平成２８年１月１３日付けで拒絶理由通知がなされ，これに対し，同年４月１９日付けで手続補正がなされるとともに意見書が提出されたものである。
　そして，請求項１に係る発明は，明細書，特許請求の範囲及び図面の記載からみて，平成２８年４月１９日付け手続補正書により補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める（以下，「本願発明」という。）。
「　前記トランスポートブロックを複数のコードブロックに分割し，複数の巡回冗長検査生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数の巡回冗長検査をそれぞれ生成し，第１の巡回冗長検査生成多項式は，前記トランスポートブロックに基づいて第１の巡回冗長検査を生成するために使用され，前記第１の巡回冗長検査生成多項式とは異なる第２の巡回冗長検査生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２の巡回冗長検査をそれぞれ並列に生成するために使用されるステップと，
　少なくとも１つの送信アンテナを介して前記複数のコードブロック及び前記複数の第２の巡回冗長検査を含むデータを送信するステップと，
を有し，
　前記複数のコードブロックのうちの一つに前記複数の第２の巡回冗長検査のうち一つを連接し，
　前記第１の巡回冗長検査生成多項式と前記第２の巡回冗長検査生成多項式は同一の次数を有し，前記第２の巡回冗長検査生成多項式ｇ２（ｘ）は，次のように設定されることを特徴とする通信方法。
　【数１】 
　ｇ２（ｘ）＝ｘ２４＋ｘ２３＋ｘ６＋ｘ５＋ｘ＋１」
第２　先願発明及び周知事項
１　先願発明
　当審の拒絶理由に引用された特願２０１０−５２４９４９号（国際公開第２００９／０３６００４号）（国際出願日　２００８年９月１０日，優先権主張の基礎となる米国特許出願　第１１／８５５６３７号（以下，「優先権書類」という。），優先日　２００７年９月１４日　優先権主張国　米国）（以下，「先願」という。）の国際出願日における国際出願（ＰＣＴ／ＵＳ２００８／０７５７７５）の明細書，請求の範囲または図面（以下，「先願明細書」という。）には，「MULTI-LAYER CYCLIC REDUNDANCY CHECK CODE IN WIRELESS COMMUNICATION SYSTEM」（［当審仮訳］：無線通信システムにおける多層巡回冗長検査コード）に関し，図面とともに以下の事項が記載されている。
　なお，以下の各摘記事項の後に付記される最初の括弧内のページ番号等は，上記国際公開における記載箇所であり，これに続く括弧内のページ番号等は，優先権書類における対応する記載箇所である。また，当審仮訳は，先願の公表公報である特表２０１０−５３９７９７号公報の記載をベースに作成した。
（１）「[0007] In FIG. 1, the wireless communication system 100 includes one or more fixed base infrastructure units forming a network distributed over a geographical region. A base unit may also be referred to as an access point, access terminal, Node-B, eNode-B, or by other terminology used in the art. The one or more base units 101 and 102 serve a number of remote units 103 and 110 within a serving area, for example, a cell, or within a cell sector. The remote units may be fixed units or mobile terminals. The remote units may also be referred to as subscriber units, mobile stations, users, terminals,  subscriber stations, user equipment (UE), terminals, or by other terminology used in the art.
 
[0008] Generally, base units 101 and 102 transmit downlink communication signals 104 and 105 to serving remote units in the time and/ or frequency domain. Remote units 103 and 110 communicate with one or more base units 101 and 102 via uplink communication signals 106 and 113. The one or more base units may comprise one or more transmitters and one or more receivers that serve the remote units. The remote units may also comprise one or more transmitters and one or more receivers.」
（［当審仮訳］：
[0007]　図１において，無線通信システム１００は，地理的領域に分散したネットワークを形成する１つ以上の固定ベースインフラストラクチャユニットを含む。基地局（ベースユニット）は，アクセスポイント，アクセス端末，Ｎｏｄｅ−Ｂ，ｅＮｏｄｅ−Ｂとして，または本技術分野において使用される他の用語で称されることもある。１つ以上の基地局１０１，１０２は，供給エリア（たとえばセル）内またはセルセクタ内の複数の遠隔ユニット１０３，１１０に対して機能する。遠隔ユニット１０３，１１０は，固定ユニットまたは携帯端末であってもよい。遠隔ユニット１０３，１１０は，加入者ユニット，移動局，ユーザ，端末，加入者ステーション，ユーザ設備（ＵＥ），ターミナルとして，または本技術分野において使用される他の用語で称されることもある。
[0008]　一般に，基地局１０１，１０２は，時間領域および／または周波数領域において遠隔ユニットとして機能するために，ダウンリンク通信信号１０４，１０５を送信する。遠隔ユニット１０３，１１０は，アップリンク通信信号１０６，１１３によって１つ以上の基地局１０１，１０２と通信を行なう。１つ以上の基地局は，遠隔ユニットとして機能する１つ以上の送信機および１つ以上の受信機を含んでもよい。遠隔ユニットは，１つ以上の送信機および１つ以上の受信機を含んでもよい。）
（２）「[00010] Error detection is provided on protocol data units, for example, transport blocks, through a Cyclic Redundancy Check (CRC). FIG. 2 is a wireless communication device 200, or portion thereof, configured to CRC code data for transmission in a wireless communication system. In FIG. 1 such data is transmitted between the base station 101 and the remote unit 103. In 3GPP LTE implementations, the data or protocol data unit is a transport block. CRC coding generally occurs in the transmitter of both the base unit and the remote unit. In FIG. 2, the transmitter includes a first CRC coder entity 210 configured to generate a first block of CRC parity bits on a transport block 202. 
 [00011] The entire transport block is generally used to calculate or generate the CRC parity bits. Denote the bits in a transport block delivered to layer 1 by a0 ,a1 ,a2 ,a3 ,...,aA-1 and the parity bits by p0 ,pl ,p2 ,p3 ,..., pL-l. A is the size of the transport block and L is the number of parity bits. In one 3GPP LTE implementation, the first block includes 24 CRC parity bits, i.e., L set to 24 bits, although more generally, the block may include some other number of parity bits. The parity bits are computed based on a first CRC generator polynomial 212. The first block of CRC parity bits are generally associated with the transport block. In FIG. 2, the first block of CRC parity bits 204 are appended to the transport block 202. In other embodiments, the first block of CRC parity bits are attached to some other portion of the transport block.
[00012] In FIG. 2, the wireless communication device 200 also includes a segmentation entity 214. The transport block with the first CRC parity bits attached are delivered to the segmentation entity. The input bit sequence to the code block segmentation is denoted by b0 ,b1 ,b2 ,b3 ,...,bB-1 where B  0. The segmentation entity segments the transport block 202 having the associated first block of CRC parity bits into a plurality of code blocks 206, 207, 208. A second CRC coder entity 216 is configured to generate a second block of CRC parity bits on each of the plurality of code blocks 206, 207 and 208. Each of the second blocks of CRC parity bits are based on a second generator polynomial 218. In one 3GPP LTE implementation, the second block of CRC parity bits also includes 24 CRC parity bits. Each of the second block of CRC parity bits is then associated with the corresponding code block on which the second block of CRC parity bits is based. In FIG. 2, the second block of CRC parity bits 230, 232 and 234 are appended to the corresponding code blocks 206, 207 and 208. This process may be implemented serially for each of the segmented code blocks. In some implementations, segmentation is conditional. For example, if  B is larger than the maximum code block size, e.g., Z=6144, segmentation of the input bit sequence is performed and an additional CRC sequence of L = 24 bits is attached to each code block where the CRC bits are calculated based on a second CRC generator polynomial. If B is smaller than or equal to the maximum code block size, then code block segmentation 214 is transparent, and no second block of CRC parity bits are needed.
　
[00013] The inventors have recognized that the use of the same generator polynomials for the first and second CRC coders 210 and 216 in FIG. 2 leads to error events that remain undetected at one or both levels of CRC checking. If the error event remains undetected at both levels of CRC checking, the receiver will accept an incorrect block as a correct one. Therefore, it is preferable to reduce the error events that may remain undetected at both levels of CRC checking. For a CRC code, an error event that is equal to a non-zero codeword cannot be detected by the CRC decoder (It is also noted that a non-cyclic shifted version of a codeword is still a codeword.). Therefore, when the same generator polynomials for the first and second CRC coders are chosen, an undetectable error event in the systematic portion of the code block will remain undetected at both levels of CRC checking and the receiver may accept an incorrect block.
 
[00014] The inventors have recognized further that the error detection capability of the two-level CRC can be improved by using different generator polynomials for CRC encoding the transport block and the segmented code blocks. Thus in some embodiments, the first and second generator polynomials are different. In one embodiment, for example, the first and second generator polynomials have at least one different factor. In another embodiment, the first and second generator polynomials share no common  factors. In another embodiment, the first and second generator polynomials having different sets of polynomial coefficients. In other embodiments, the first and second generator polynomials are distinguished by other characteristics. More generally, the first and second polynomials may be distinguished by a combination of these and/ or other characteristics. In one embodiment, the first and second generator polynomials share a factor of (D + 1) and/or a common degree. In other embodiments, however, the first and second generator polynomials are the same as discussed further below.
 
[00015] In one implementation, the first and second degree generator polynomials are selected from a group comprising the following degree-24 CRC generator polynomials sharing at most a factor of (D + l):
 
[00016] gCRC24,a(D) = D24 + D23 + D6 + D5 + D + 1. This generator polynomial can be factored into the following form: (D + 1) (D23 + D5 + 1)
[00017] gCRC24,b(D) = D24 + D21 + D20 + D17 + D15 + D11 + D9 + D8 + D6 + D5 + D + 1. This generator polynomial can be factored into the following form:
 gCRC24,b(D) = (D + 1) (D23 + D22 + D21 + D19 + D18 + D17 + D14 + D13 + D12 + D11 + D8 + D5 + 1);
 
[00018] gCRC24,c(D) = D24 + D23 + D18 + D17 + D14 + D11 + D10 + D7 + D6 + D5 + D4 +D3 + D + 1. This generator polynomial can be factored into the following form: (D + 1) (D23 + D17 + D13 + D12 + D11 + D9 + D8 + D7 + D5 + D3 + 1);
 
[00019] gCRC24,d(D) = D24 + D23 + D14 + D12 + D8 + 1. This generator polynomial can be factored into the following form: = (D + 1) (D3 + D2 + 1) (D10 + D8 + D7 + D6 + D5 + D4 + D3 + D +1) (D10 + D9 + D6 + 4 + 1);
 
[00020] gCRC24,e(D) = D24 + D21 + D20 + D16 + D15 + D14 + D13 + D12 + D11 + D10 + D9 + D8 + D4 + D3 + 1;
 
[00021] gCRC24,f(D)= D24 + D23 + D20 + D19 + D18 + D16 + D14 + D13 + D11 + D10 + D8 + D7 + D6 + D3 + D + 1. This generator polynomial can be factored into the following form: (D + 1)2 (D11 + D9 + D8 + D7 + D6 + D3 + 1) (D11 + D9 + D8 + D7 + D5 + D3 + D2 + D + 1); 
[00022] gCRC24,g(D) = D24 + D22 + D21 + D20 + D19 + D17 + D16 + D8 + D7 + D5 + D4 + D3 + D2 + 1. This generator polynomial can be factored into the following form:
(D+1)2 (D22 + D19 + D18 + D16 + D15 + D13 + D11 + D9 + D7 + D6 + D4 + D3 + 1);
 
[00023] gCRC24,h(D) = D24 + D21 + D20 + D17 + D13 + D12 + D3 + 1. This generator polynomial can be factored into the following form:
(D+1)2 (D11 + D10 + D9 + D8 + D7 + D6 + D5 + D2 + 1) (D11 + D10 + D9 + D7 + D6 + D5 + D4 + D3 + 1); 
[00024] gCRC24,i(D) = D24 + D22 + D12 + D10 + D9 + D2 + D + 1). This generator polynomial can be factored into the following form:
(D + 1)2 (D11 + D9 + 1) (D11 + D9 + D7 + D5 + D3 + D + 1) ; and
 
[00025] gCRC24,j(D) = D24 + D22 + D20 + D19 + D17 + D16 + D15 + D14 + D10 + D7 + D6 + D5 + D4 + D2 + 1. This generator polynomial can be factored into the following form: (D12 + D11 + D7 + D4 + D2 + D + 1) (D12 + D11 + D8 + D7 + D5 + D4 + D2 + D + 1).
 
[00026] In another implementation, the first and second degree generator polynomials are selected from a group comprising one of the above degree-24 CRC generator polynomials and the reciprocal of one of the above degree-24 CRC generator polynomials. The reciprocal polynomial g(D) of degree n-k is Dn-kg(D-1). For example, the reciprocal of gCRC24a(D) is 1+D+D18+D19+D23+D24 = (D+1)(D23+D18+1). In a more particular implementation, the first and second degree generator polynomials are selected from the group of gCRC24a(D) and the reciprocal of gCRC24a(D).
 
[00027] In another implementation, the first and second generator polynomials are selected from a group of generator polynomials comprising:
D24 + D23 + D6 + D5 + D + 1; D24 + D21 + D20 + D17 + D15 + D11 + D9 + D8 + D6 + D5 + D + 1; and D24+D23+D18+D17+D14+D11+D10+D7+D6+D5+D4+D3+D+1. In another implementation, at least one of the first and second generator polynomials is D24 + D23 + D6 + D5 + D + 1.
[00028] An L-bit CRC coder may be implemented using polynomial arithmetic as follows. In the CRC Calculation, denote the input bits to the CRC computation by a0 ,a1 ,a2 ,a3 ,..., aA-1 and the parity bits by p0 ,p1 , p2 , p3 ,...,pL-1. A is the size of the input sequence and L is the number of parity bits. The parity bits are generated by a cyclic generator polynomials or CRC generator polynomials (gCRC(D)) with L CRC parity bits. The encoding is performed in a systematic form, which means that in GF(2), the polynomial:
[00029] a0DA+L-1 + a1DA+L-2 +... + aA-1DL + p0DL-l + p1DL-2 +... + pL-2D + pL-1
[00030] This polynomial yields a remainder equal to 0 when divided by gCRC(D). The bits after CRC attachment are denoted by b0 ,b1 ,b2 ,b3 ,...,bB-1 , where B = A+L. The relation between ak and bk is:
 
[00031] bk = ak  for k = 0, 1, 2, ..., A-1
 
[00032] bk = p(L-1-(k-A))   f or k = A, A+1, A+2,..., A+L-1.
 
[00033] In another approach, the relation between ak and bk can be follows:
 
[00034] bk = ak  for k = 0, 1, 2, ..., A-1
 
[00035] bk = p(k-A) for k = A, A+1, A+2,..., A+L-1.」（第３〜８ページ）（第３ページの［00010］〜第８ページの[00035]）
(［当審仮訳］：
[00010]　エラー検出は，巡回冗長検査（ＣＲＣ）によって，プロトコルデータユニット（たとえばトランスポートブロック）に対して行なわれる。図２は，無線通信システムにおける送信用のＣＲＣコードデータに対して構成された無線通信装置としての，送信機２００またはその部分を示す。図１において，このようなデータは，基地局１０１と遠隔ユニット１０３の間で送信される。３ＧＰＰ　ＬＴＥの一実施例において，データまたはプロトコルデータユニットは，トランスポートブロックである。ＣＲＣ符号化は，通常，基地局と遠隔ユニットとの両方の送信機２００で行なわれる。図２において，送信機２００は，トランスポートブロック２０２に対し第１ＣＲＣパリティビットブロック２０４を生成するように構成された第１ＣＲＣ符号器（エンティティ）２１０を含む。
[00011]　トランスポートブロック２０２全体は，通常，ＣＲＣパリティビットの計算または生成に使用される。レイヤ１に配信されたトランスポートブロック２０２のビットをa0 ,a1 ,a2 ,a3 ,...,aA-1として表し，パリティビットをp0 ,pl ,p2 ,p3 ,..., pL-lとして表す。Ａはトランスポートブロック２０２のサイズであり，Ｌはパリティビットの数である。３ＧＰＰ　ＬＴＥの一実施例において，第１ブロックは２４個のＣＲＣパリティビットを含む（すなわちＬは２４ビットに設定される）。しかし，一般的には，他の数のパリティビットがトランスポートブロック２０２に含まれる場合がある。パリティビットは，第１ＣＲＣ生成多項式２１２に基づき計算される。第１ＣＲＣパリティビットブロック２０４は，通常，トランスポートブロック２０２に関連付けられている。図２において，第１ＣＲＣパリティビットブロック２０４が，トランスポートブロック２０２に付加される。他の実施形態において，第１ＣＲＣパリティビットブロック２０４は，トランスポートブロック２０２の他の部分に付加される。
[00012]　図２において，送信機２００は，セグメント化器２１４も含む。第１ＣＲＣパリティビットブロック２０４が付加されたトランスポートブロック２０２は，セグメント化器２１４に配信される。セグメント化器２１４に対するコードブロックの入力ビットのシーケンスは，b0 ,b1 ,b2 ,b3 ,...,bB-1として表され，Ｂ＞０である。セグメント化器２１４は，関連付けられた第１ＣＲＣパリティビットブロック２０４を有するトランスポートブロック２０２を，複数のコードブロック２０６，２０７，２０８に分ける。第２ＣＲＣ符号器（エンティティ）２１６は，複数のコードブロック２０６，２０７，２０８のそれぞれに対し，第２ＣＲＣパリティビットブロック２３０，２３２，２３４を生成するように構成されている。第２ＣＲＣパリティビットブロック２３０，２３２，２３４のそれぞれは，第２生成多項式２１８に基づく。３ＧＰＰ　ＬＴＥの一実施例において，第２ＣＲＣパリティビットブロック２３０，２３２，２３４はまた，２４個のＣＲＣパリティビットを含む。第２ＣＲＣパリティビットブロック２３０，２３２，２３４のそれぞれは，第２ＣＲＣパリティビットブロック２３０，２３２，２３４の基準となる対応するコードブロック２０６，２０７，２０８に関連付けられる。図２において，第２ＣＲＣパリティビットブロック２３０，２３２，２３４は，対応するコードブロック２０６，２０７，２０８に付加される。この処理は，セグメント化されたコードブロック２０６，２０７，２０８のそれぞれに連続的に実行されてもよい。幾つかの実施例において，セグメント化は条件付けされている。たとえばＢが，最大コードブロックサイズ（たとえばＺ＝６１４４）よりも大きい場合，入力ビットシーケンスのセグメント化が行なわれ，Ｌ＝２４ビットの追加のＣＲＣシーケンスが，コードブロック２０６，２０７，２０８のそれぞれに付加される。この場合，ＣＲＣビットは，第２ＣＲＣ生成多項式に基づき計算される。Ｂが最大コードブロックサイズ以下である場合，コードブロックのセグメント化器２１４は透過的であり，第２ＣＲＣパリティビットブロック２３０，２３２，２３４は不要である。
[00013]　図２に示す第１ＣＲＣ符号器２１０と第２ＣＲＣ符号器２１６とに，共通の生成多項式を使用する場合，ＣＲＣチェックの一方のレベルまたは両レベルにおいて検出されないエラーイベントが生じることを発明者らは認めた。ＣＲＣチェックの両レベルにおいてエラーイベントが検出されない場合，受信機は，誤ったブロックを，正しいブロックとして容認する。このため，ＣＲＣチェックの両レベルにおいて検出されないエラーイベントを，減らすことが好ましい。ＣＲＣコードについて，０以外の符号語に相当するエラーイベントは，ＣＲＣ復号器によっては検出することができない（符号語が非周期的にシフトした形態は，なお符号語であることに留意されたい）。したがって，第１ＣＲＣ符号器と第２ＣＲＣ符号器とに共通の生成多項式を選択した場合，コードブロック２０６，２０７，２０８の系統的部分において検出できないエラーイベントは，ＣＲＣチェックの両レベルにおいて検出されないまま残り，受信機は誤ったブロックを容認する場合がある。
[00014]　発明者らは更に，トランスポートブロック２０２およびセグメント化されたコードブロック２０６，２０７，２０８を符号化するＣＲＣに対し，互いに異なる生成多項式を使用することによって，２レベルのＣＲＣチェックのエラー検出能力が改善され得ることを認めた。したがって，幾つかの実施形態において，第１生成多項式と第２生成多項式は互いに異なる。一実施形態において，たとえば第１生成多項式と第２生成多項式は，少なくとも１つの互いに異なる因数を有する。別の実施形態において，第１生成多項式と第２生成多項式は，共通の因数を共有しない。別の実施形態において，第１生成多項式と第２生成多項式は，多項式係数の互いに異なる組を有する。他の実施形態において，第１生成多項式と第２生成多項式は，他の特性によって識別される。一般的に，第１生成多項式と第２生成多項式は，これらの特性および／または他の特性の組合せによって識別されてもよい。一実施形態において，第１生成多項式と第２生成多項式は，（Ｄ＋１）の因数および／または共通の次数を共有する。他の実施形態においては，第１生成多項式と第２生成多項式は，以下に記載の生成多項式と同様である。
[00015]　一実施例において，第１次数生成多項式と第２次数生成多項式は，最大で（Ｄ＋１）の因数を共有する以下の次数２４のＣＲＣ生成多項式を含む一群から選択される；
[00016]
　gCRC24,a(D) = D24 + D23 + D6 + D5 + D + 1。この生成多項式は，以下の形式に因数分解することができる：(D + 1) (D23 + D5 + 1)；
[00017]　gCRC24,b(D) = D24 + D21 + D20 + D17 + D15 + D11 + D9 + D8 + D6 + D5 + D + 1。この生成多項式は，以下の形式に因数分解することができる：
gCRC24,b(D) = (D + 1) (D23 + D22 + D21 + D19 + D18 + D17 + D14 + D13 + D12 + D11 + D8 + D5 + 1)；
[00018]　gCRC24,c(D) = D24 + D23 + D18 + D17 + D14 + D11 + D10 + D7 + D6 + D5 + D4 +D3 + D + 1。この生成多項式は，以下の形式に因数分解することができる：(D + 1) (D23 + D17 + D13 + D12 + D11 + D9 + D8 + D7 + D5 + D3 + 1)；
[00019]　gCRC24,d(D) = D24 + D23 + D14 + D12 + D8 + 1。この生成多項式は，以下の形式に因数分解することができる：＝ (D + 1) (D3 + D2 + 1) (D10 + D8 + D7 + D6 + D5 + D4 + D3 + D +1) (D10 + D9 + D6 + 4 + 1)；
[00020]　gCRC24,e(D) = D24 + D21 + D20 + D16 + D15 + D14 + D13 + D12 + D11 + D10 + D9 + D8 + D4 + D3 + 1；
[00021]　gCRC24,f(D)= D24 + D23 + D20 + D19 + D18 + D16 + D14 + D13 + D11 + D10 + D8 + D7 + D6 + D3 + D + 1。この生成多項式は，以下の形式に因数分解することができる：(D + 1)2 (D11 + D9 + D8 + D7 + D6 + D3 + 1) (D11 + D9 + D8 + D7 + D5 + D3 + D2 + D + 1)；
[00022]　gCRC24,g(D) = D24 + D22 + D21 + D20 + D19 + D17 + D16 + D8 + D7 + D5 + D4 + D3 + D2 + 1。この生成多項式は，以下の形式に因数分解することができる：
(D+1)2 (D22 + D19 + D18 + D16 + D15 + D13 + D11 + D9 + D7 + D6 + D4 + D3 + 1)；
[00023]　gCRC24,h(D) = D24 + D21 + D20 + D17 + D13 + D12 + D3 + 1。この生成多項式は，以下の形式に因数分解することができる：
(D+1)2 (D11 + D10 + D9 + D8 + D7 + D6 + D5 + D2 + 1) (D11 + D10 + D9 + D7 + D6 + D5 + D4 + D3 + 1)；
[00024]　gCRC24,i(D) = D24 + D22 + D12 + D10 + D9 + D2 + D + 1)。この生成多項式は，以下の形式に因数分解することができる：
(D + 1)2 (D11 + D9 + 1) (D11 + D9 + D7 + D5 + D3 + D + 1)；
[00025]　gCRC24,j(D) = D24 + D22 + D20 + D19 + D17 + D16 + D15 + D14 + D10 + D7 + D6 + D5 + D4 + D2 + 1。この生成多項式は，以下の形式に因数分解することができる：(D12 + D11 + D7 + D4 + D2 + D + 1) (D12 + D11 + D8 + D7 + D5 + D4 + D2 + D + 1)；
[00026]　別の実施例において，第１次数生成多項式と第２次数生成多項式は，上記の次数２４のＣＲＣ生成多項式のうちの１つと，上記の次数２４のＣＲＣ生成多項式のうちの１つの逆数とを含む一群から選択される。次数ｎ−ｋの逆数の多項式ｇ（Ｄ）は，Dn-kg(D-1)である。たとえばgCRC24a(D)の逆数は，1+D+D18+D19+D23+D24 = (D+1)(D23+D18+1)である。より特定の実施例において，第１次数生成多項式と第２次数生成多項式は，gCRC24a(D)の群と，gCRC24a(D)の逆数の群とから選択される。
[00027]　別の実施例において，第１次数生成多項式と第２次数生成多項式は，D24 + D23 + D6 + D5 + D + 1; D24 + D21 + D20 + D17 + D15 + D11 + D9 + D8 + D6 + D5 + D + 1; 及び D24+D23+D18+D17+D14+D11+D10+D7+D6+D5+D4+D3+D+1を含む生成多項式の一群から選択される。別の実施例において，第１生成多項式と第２生成多項式のうちの少なくとも１つは，D24 + D23 + D6 + D5 + D + 1である。
[00028]　ＬビットのＣＲＣ符号器によって，以下の多項式計算を実行してもよい。ＣＲＣの計算において，ＣＲＣの計算に対する入力ビットをa0 ,a1 ,a2 ,a3 ,..., aA-1として表し，パリティビットをp0 ,p1 , p2 , p3　,...,pL-1として表す。Ａは入力シーケンスのサイズであり，Ｌはパリティビットの数である。パリティビットは，周期的な生成多項式によって，またはＬ個のＣＲＣパリティビットが付加されたＣＲＣ生成多項式（gCRC(D)）によって生成される。符号化は系統的な形式で行なわれる。すなわちＧＦ（２）において，多項式は以下のとおりである：
[00029]　a0DA+L-1 + a1DA+L-2 +... + aA-1DL + p0DL-l + p1DL-2 +... + pL-2D + pL-1。
[00030]　この多項式をgCRC(D)で割った場合，剰余は０に相当する。ＣＲＣ連結部分に続くビットは，b0 ,b1 ,b2 ,b3 ,...,bB-1と表され，Ｂ＝Ａ＋Ｌである。akとbkの関係は，以下のとおりである：
[00031]　ｋ＝０，１，２，．．．，Ａ−１の場合，bk = ak。
[00032]　ｋ＝Ａ，Ａ＋１，Ａ＋２，．．．，Ａ＋Ｌ−１の場合，bk = p(L-1-(k-A))。
[00033]　別のアプローチでは，ak と bkの関係は以下のとおりである：
[00034]　ｋ＝０，１，２，．．．　Ａ−１の場合，bk = ak。
[00035]　ｋ＝Ａ，Ａ＋１，Ａ＋２，．．．，Ａ＋Ｌ−１の場合，bk = p(k-A)　。）
（３）「
」（ＦＩＧ．１）（ＦＩＧ．１）
（４）「
 」（ＦＩＧ．２）（ＦＩＧ．２）
　以下，上記（１）ないし（４）の記載及びこの分野における技術常識を考慮しつつ，先願明細書に記載された技術事項について検討する。
ア　上記（１）及び（３）より，先願明細書には，無線通信システム１００を構成する基地局１０１，１０２と遠隔ユニット１０３，１１０との間で通信信号１０４〜１０６を送受信する通信方法が開示されているといえる。
　また，上記（３）及び技術常識からして，基地局と遠隔ユニットとの間では，アンテナを介して前記通信信号を送受信することは自明である。
イ　上記（２）の[00010]及び[00011]及び上記（４）より，基地局及び遠隔ユニットの送信機２００の第１ＣＲＣ符号器２１０には，第１ＣＲＣ生成多項式２１２を用いて，トランスポートブロック２０２全体から２４ビットの第１ＣＲＣパリティビットブロック２０４を生成し，トランスポートブロック２０２に付加している。
　すると，先願明細書には，「第１ＣＲＣ生成多項式は，トランスポートブロックに基づいて第１ＣＲＣパリティビットブロックを生成するために使用される」ことが記載されているといえる。
ウ　上記（２）の[00012]及び上記（４）より，送信機２００のセグメント化器２１４は，第１ＣＲＣパリティビットブロック２０４が付加されたトランスポートブロック２０２を，複数のコードブロック２０６，２０７，…２０８に分割している。
　したがって，先願明細書には，「トランスポートブロックを複数のコードブロックに分割」することが記載されているといえる。
エ　上記（２）の[00012]及び上記（４）より，送信機２００の第２ＣＲＣ符号器２１６は，複数のコードブロック２０６，２０７，…２０８のそれぞれに対し，第２ＣＲＣ生成多項式２１８を用いて，２４ビットの第２ＣＲＣパリティビットブロック２３０，２３２，…２３４のそれぞれを生成し，対応するコードブロック２０６，２０７，…２０８のそれぞれに付加している。
　すると，先願明細書には，「第２ＣＲＣ生成多項式は，複数のコードブロックのそれぞれに基づいて複数の第２ＣＲＣパリティビットブロックをそれぞれ生成するために使用される」ことが記載されているといえる。
オ　前イ及びエより，送信機２００は，第１ＣＲＣ生成多項式２１２及び第２ＣＲＣ生成多項式２１８を用いて，トランスポートブロック２０２及び複数のコードブロック２０６，２０７，…２０８のそれぞれに対する複数のＣＲＣパリティビットブロック２０４，２３０，２３２，…２３４のそれぞれを生成しており，第１ＣＲＣ生成多項式２１２及び第２ＣＲＣ生成多項式２１８を「２つのＣＲＣ生成多項式」と称することは任意である。
　そして，前記ウの分割する処理とを合わせて，「ステップ」と称することは任意であるから，先願明細書には，「トランスポートブロックを複数のコードブロックに分割し，２つのＣＲＣ生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数のＣＲＣパリティビットをそれぞれ生成するステップ」が記載されている。当該「ステップ」に，前記イ及びエの事項を付加すると，先願明細書には，「トランスポートブロックを複数のコードブロックに分割し，２つのＣＲＣ生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数のＣＲＣパリティビットをそれぞれ生成し，第１ＣＲＣ生成多項式は，前記トランスポートブロックに基づいて第１ＣＲＣパリティビットブロックを生成するために使用され，第２ＣＲＣ生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２ＣＲＣパリティビットブロックをそれぞれ生成するために使用されるステップ」が記載されているといえる。
カ　上記（４）（Ｆｉｇ．２）より，複数のコードブロック２０６，２０７，…２０８と，第１ＣＲＣパリティビットブロック２０４と，第２ＣＲＣパリティビットブロック２３０，２３２，…２３４は，チャネル符号器２２２，連結器２２４を介して「TRANSMITTER」（送信部）へ出力される（「TO THE TRANSMITTER」との記載から明らか。）ことが見て取れる。また，前記アより，送信機２００が，アンテナを介して通信信号を送信することは自明であり，当該送信の処理を「ステップ」と称することは任意である。さらに，前記（２）の[00010]の「エラー検出は，巡回冗長検査（ＣＲＣ）によって，プロトコル
データ
トランスポートブロック
ＣＲＣコードデータ
データ
下線
　そうすると，先願明細書には，「アンテナを介して前記複数のコードブロック，前記第１ＣＲＣパリティビットブロック及び前記複数の第２ＣＲＣパリティビットブロックからなるデータを送信するステップ」が記載されているといえる。
キ　上記（４）（Ｆｉｇ．２）より，コードブロック２０６に第２ＣＲＣパリティビットブロック２３０が連接し，コードブロック２０７に第２ＣＲＣパリティビットブロック２３２が連接してなることが見て取れる。一方，コードブロック２０８に対して，第２ＣＲＣパリティビットブロック２３４は，第１ＣＲＣパリティブロック２０４を介して付加されていることが見て取れるから，連接しているとはいえない。
　そうすると，先願明細書には，「複数のコードブロックのうち，第１ＣＲＣパリティビットブロックが付加されないコードブロックを除いたコードブロックに，第２ＣＲＣパリティビットブロックを連接」することが記載されているといえる。
ク　上記（２）の[00014]の第１文並びに前記イ及びエより，トランスポートブロック２０２からＣＲＣパリティビットブロック２０４を生成するための第１ＣＲＣ生成多項式２１２と，複数のコードブロック２０６，２０７，…２０８から第２ＣＲＣパリティビットブロック２３０，２３２，…２３４を生成するための第２ＣＲＣ生成多項式２１８は，互いに異なる生成多項式である。
　よって，先願明細書において，第２ＣＲＣ生成多項式２１８は，第１ＣＲＣ生成多項式２１２とは異なるものといえる。
ケ　上記イの[00015]には，「一実施例において，第１次数生成多項式と第２次数生成多項式は，最大で（Ｄ＋１）の因数を共有する以下の次数２４のＣＲＣ生成多項式を含む一群から選択される。」と記載されており，ここで，当該[00015]以前の記載内容からして，「第１次数生成多項式」及び「第２次数生成多項式」はそれぞれ，「第１ＣＲＣ生成多項式」及び「第２ＣＲＣ生成多項式」と同一のものと解するのが合理的である。
　よって，先願明細書において，第１ＣＲＣ生成多項式と第２ＣＲＣ生成多項式は，同一の次数２４を有しているといえる。
コ　上記イの[00015]（前記ケ参照のこと。）に記載された「以下の次数２４のＣＲＣ生成多項式を含む一群」は，上記イの[00016]ないし[00025]において，gCRC24,a(D)ないしgCRC24,j(D)として示されているものであり，当該一群のＣＲＣ生成多項式には，「gCRC24,a(D) = D24 + D23 + D6 + D5 + D + 1」が含まれており，このＣＲＣ生成多項式を，第２ＣＲＣ生成多項式として選択して設定すること，及び，ＣＲＣ生成多項式gCRC24,a(D)の関数名をｇ２とし，引数をｘとすることは任意である。 
　すると，先願明細書において，「第２ＣＲＣ生成多項式g２(ｘ)は，次のように設定されること，
　　　　　g２(ｘ) = ｘ24 + ｘ23 + ｘ6 + ｘ5 + ｘ + 1」
が記載されているといえる。
サ　前記オ及びケを総合すると，先願明細書には，
「トランスポートブロックを複数のコードブロックに分割し，複数のＣＲＣ生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数のＣＲＣパリティビットをそれぞれ生成し，第１ＣＲＣ生成多項式は，前記トランスポートブロックに基づいて第１ＣＲＣパリティビットブロックを生成するために使用され，前記第１ＣＲＣ生成多項式とは異なる第２ＣＲＣ生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２ＣＲＣパリティビットブロックをそれぞれ生成するために使用されるステップ」が記載されているといえ，
　また，前記ク及びサを総合すると，先願明細書には，
「前記第１ＣＲＣ生成多項式と前記第２ＣＲＣ生成多項式は，同一の次数を有し，前記第２ＣＲＣ生成多項式g２(ｘ)は，次のように設定されること，
　　　　　　g２(ｘ) = ｘ24 + ｘ23 + ｘ6 + ｘ5 + ｘ + 1」
が記載されているといえる。
シ　前記アないしサからして，先願明細書には，前記アないしサにおいて摘記した事項を特徴とする「通信方法」が記載されている。
　以上アないしシを総合すると，先願明細書には以下の発明（以下，「先願発明」という。）が記載されているものと認める。
「　トランスポートブロックを複数のコードブロックに分割し，２つのＣＲＣ生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数のＣＲＣパリティビットをそれぞれ生成し，第１ＣＲＣ生成多項式は，前記トランスポートブロックに基づいて第１ＣＲＣパリティビットブロックを生成するために使用され，前記第１ＣＲＣ生成多項式とは異なる第２ＣＲＣ生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２ＣＲＣパリティビットブロックをそれぞれ生成するために使用されるステップと，
　アンテナを介して前記複数のコードブロック，前記第１ＣＲＣパリティビットブロック及び前記複数の第２ＣＲＣパリティビットブロックからなるデータを送信するステップと，
を有し，
　前記複数のコードブロックのうち，第１ＣＲＣパリティビットブロックが付加されないコードブロックを除いたコードブロックに，第２ＣＲＣパリティビットブロックを連接し，
　前記第１ＣＲＣ生成多項式と前記第２ＣＲＣ生成多項式は，同一の次数を有し，前記第２ＣＲＣ生成多項式g２(ｘ)は，次のように設定されることを特徴とする通信方法。
　　　　　　g２(ｘ) = ｘ24 + ｘ23 + ｘ6 + ｘ5 + ｘ + 1」
２　周知事項
（１）当審の拒絶理由に引用され，本願の優先日前に公開された国際公開第２００６／１１４８５５号（特に，[0083]ないし[0086]，図７）には，入力されたデータを２つのビット群に分割し，各ビット群のそれぞれに対して，ＣＲＣ付加部３０１ａ及びＣＲＣ付加部３０２ｂにより，それぞれのＣＲＣを付加することが記載されている。また，[0085]には，ＣＲＣ付加部３０１ａ及びＣＲＣ付加部３０２ｂが，同期したタイミングであるいは同期しない異なるタイミングでＣＲＣを生成することが記載されていること，及び，図７において，ＣＲＣ付加部３０１ａ及びＣＲＣ付加部３０２ｂを含め，２つのビット群を処理する手段が並列に備えられていることから，ＣＲＣ付加部３０１ａとＣＲＣ付加部３０１ｂによるＣＲＣの生成が，並列になされているといえる。
（２）当審の拒絶理由に引用され，本願の優先日前に公開された特開平１０−２７６０９９号公報（特に，【００６９】，【００７１】，図８，図９）には，分割された入力データを，ＣＲＣ生成多項式に対応した複数のＣＲＣ剰余演算回路により剰余演算（ＣＲＣの生成）を行うことが記載されている。図９の記載から，複数のＣＲＣ剰余演算回路は並列に配置されていることから，これらが並列に剰余演算（ＣＲＣの生成）を行うことは自明である。
（３）当審の拒絶理由に引用され，本願の優先日前に公開された特開平４−２８２７３６号公報（特に，【００１１】，【００１７】，図１，図５）には，データを分割した複数のサブブロック毎に，複数のＣＲＣ回路により，ＣＲＣデータを算出して付加することが記載されている。図１の記載から，複数のＣＲＣ回路は並列に配置されていることから，これらが並列にＣＲＣデータの算出を行うことは自明である。
　以上の（１）ないし（３）より，以下の事項は本願の優先日前に周知であったといえる。（以下，これを「周知事項」という。）
「分割された複数のデータのそれぞれから，複数のＣＲＣのそれぞれを並列に生成すること。」
第３　対比・判断
１　対比
　本願発明と先願発明とを対比する。
（１）先願発明の「トランスポートブロック」及び「コードブロック」はそれぞれ，本願発明の「トランスポートブロック」及び「コードブロック」に相当する。
（２）前記「１　先願発明」の（１）の[00010]に記載されているように，先願発明において，「ＣＲＣ」は，「Cyclic Redundancy Check」の略語であるから，本願発明の「巡回冗長検査」に相応するものである。
　そして，先願発明の各「ＣＲＣパリティビットブロック」は，上記「第２　先願発明及び周知事項」の「１　先願発明」の（２）の[00011]及び[00012]より，先願明細書には，各「ＣＲＣパリティビットブロック」が「２４個のパリティビットを含む」旨の記載があることを参酌すれば，複数のパリティビットから構成されるものである。
　一方，本願明細書の段落【００３７】及び【００３８】には，多項式により生成されるものを「ＣＲＣパリティビット」と称することが記載されている。また，本願発明において，各「巡回冗長検査生成多項式」は，同一の次数であり，【数１】の式からして，当該次数は２４であることから，生成される各「巡回冗長検査」が２４ビットとなることは，出願時の技術常識及び数学的な観点から自明なことである。そうすると，各「巡回冗長検査」は，複数のパリティビットから構成されているといえる。
　よって，先願発明の「第１ＣＲＣパリティビットブロック」及び「第２ＣＲＣパリティビットブロック」はそれぞれ，本願発明の「第１の巡回冗長検査」及び「第２の巡回冗長検査」に相当し，そうすると，先願発明において，各「ＣＲＣパリティビットブロック」を生成するために使用される「第１ＣＲＣ生成多項式」及び「第２ＣＲＣ生成多項式」はそれぞれ，本願発明において，各「巡回冗長検査」を生成するために使用される「第１の巡回冗長検査生成多項式」及び「第２の巡回冗長検査生成多項式」に相当する。
　そして，「２つ」は「複数」の下位概念であるから，先願発明の「２つのＣＲＣ生成多項式」は，本願発明の「複数の巡回冗長検査多項式」に含まれる。
　したがって，先願発明の「トランスポートブロックを複数のコードブロックに分割し，２つのＣＲＣ生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数のＣＲＣパリティビットをそれぞれ生成し，第１ＣＲＣ生成多項式は，前記トランスポートブロックに基づいて第１ＣＲＣパリティビットブロックを生成するために使用され，前記第１ＣＲＣ生成多項式とは異なる第２ＣＲＣ生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２ＣＲＣパリティビットブロックをそれぞれ生成するために使用されるステップ」と，本願発明の「前記トランスポートブロックを複数のコードブロックに分割し，複数の巡回冗長検査生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数の巡回冗長検査をそれぞれ生成し，第１の巡回冗長検査生成多項式は，前記トランスポートブロックに基づいて第１の巡回冗長検査を生成するために使用され，前記第１の巡回冗長検査生成多項式とは異なる第２の巡回冗長検査生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２の巡回冗長検査をそれぞれ並列に生成するために使用されるステップ」とは，「前記トランスポートブロックを複数のコードブロックに分割し，複数の巡回冗長検査生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数の巡回冗長検査をそれぞれ生成し，第１の巡回冗長検査生成多項式は，前記トランスポートブロックに基づいて第１の巡回冗長検査を生成するために使用され，前記第１の巡回冗長検査生成多項式とは異なる第２の巡回冗長検査生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２の巡回冗長検査をそれぞれ生成するために使用されるステップ」である点で共通する。
（なお，本願発明の冒頭の「前記トランスポートブロック」は，「トランスポートブロック」の誤記と認める。）
（３）先願発明の「アンテナ」は，データを送信するために用いられていることから，本願発明の「送信アンテナ」に相当する。また，先願発明の「アンテナ」の個数が「少なくとも１つ」であることは自明である。
　よって，前記（２）の検討も踏まえると，先願発明の「前記複数のコードブロック，前記第１ＣＲＣパリティビットブロック及び前記複数の第２ＣＲＣパリティビットブロックからなるデータ」は，本願発明の「前記複数のコードブロック及び前記複数の第２の巡回冗長検査を含むデータ」に含まれることは明らかである。
　そうすると，先願発明の「アンテナを介して前記複数のコードブロック，前記第１ＣＲＣパリティビットブロック及び前記複数の第２ＣＲＣパリティビットブロックからなるデータを送信するステップ」は，本願発明の「少なくとも１つの送信アンテナを介して前記複数のコードブロック及び前記複数の第２の巡回冗長検査を含むデータを送信するステップ」に相当する。
（４）本願発明の「前記複数のコードブロックのうちの
一つに
　本願の図４とその関連する明細書の記載を参酌すると，「第２の巡回冗長検査」に対応する「ＣＢ　ＣＲＣ」である”Ｂ”，”Ｃ”及び”Ｄ”のうち，「コードブロック」（Ｓ１，Ｓ２，Ｓ３）に「連接」しているのは，”Ｂ”と”Ｃ”の２つである。また，本願の図７とその関連する明細書の記載を参酌すると，「第２の巡回冗長検査」に対応する２つの「ＣＢ０　ＣＲＣ」と「ＣＢ１　ＣＲＣ」のそれぞれは，「コードブロック」である「コードブロック０」と「コードブロック１」のそれぞれに「連接」している。
　よって，本願の明細書及び図面には，複数のコードブロックのうち
複数（２つ）に
　以上のことから，本願発明の「前記複数のコードブロックのうちの
一つに
　そうすると，前記（２）の検討も踏まえると，先願発明の「前記複数のコードブロックのうち，第１ＣＲＣパリティビットブロックが付加されないコードブロックを除いたコードブロック」は，本願発明の「前記複数のコードブロックのうちの一つ」に含まれるから，先願発明の「前記複数のコードブロックのうち，第１ＣＲＣパリティビットブロックが付加されないコードブロックを除いたコードブロックに，第２ＣＲＣパリティビットブロックを連接し」は，本願発明の「前記複数のコードブロックのうちの一つに前記複数の第２の巡回冗長検査のうち一つを連接し」に相当する。
　
（５）本願発明において，「【数１】」は，システムの仕様上必要な，イメージ情報として入力された数式に対する単なるラベルにすぎない。
　よって，前記（２）の検討を踏まえると，先願発明の「前記第１ＣＲＣ生成多項式と前記第２ＣＲＣ生成多項式は同一の次数を有し，前記第２ＣＲＣ生成多項式ｇ２（ｘ）は，次のように設定されることを特徴とする通信方法。
　　ｇ２（ｘ）＝ｘ２４＋ｘ２３＋ｘ６＋ｘ５＋ｘ＋１」は，
本願発明の「前記第１の巡回冗長検査生成多項式と前記第２の巡回冗長検査生成多項式は同一の次数を有し，前記第２の巡回冗長検査生成多項式ｇ２（ｘ）は，次のように設定されることを特徴とする通信方法。
　【数１】 
　　ｇ２（ｘ）＝ｘ２４＋ｘ２３＋ｘ６＋ｘ５＋ｘ＋１」に相当する。
２　一致点・相違点
　前記「１　対比」の検討から，本願発明と先願発明とは，以下の点で一致し，また，一応相違している。
（１）一致点
「　前記トランスポートブロックを複数のコードブロックに分割し，複数の巡回冗長検査生成多項式を用いて，前記トランスポートブロック及び複数のコードブロックのそれぞれに対する複数の巡回冗長検査をそれぞれ生成し，第１の巡回冗長検査生成多項式は，前記トランスポートブロックに基づいて第１の巡回冗長検査を生成するために使用され，前記第１の巡回冗長検査生成多項式とは異なる第２の巡回冗長検査生成多項式は，前記複数のコードブロックのそれぞれに基づいて複数の第２の巡回冗長検査をそれぞれ生成するために使用されるステップと，
　少なくとも１つの送信アンテナを介して前記複数のコードブロック及び前記複数の第２の巡回冗長検査を含むデータを送信するステップと，
を有し，
　前記複数のコードブロックのうちの一つに前記複数の第２の巡回冗長検査のうち一つを連接し，
　前記第１の巡回冗長検査生成多項式と前記第２の巡回冗長検査生成多項式は同一の次数を有し，前記第２の巡回冗長検査生成多項式ｇ２（ｘ）は，次のように設定されることを特徴とする通信方法。
　【数１】 
　　ｇ２（ｘ）＝ｘ２４＋ｘ２３＋ｘ６＋ｘ５＋ｘ＋１」
（２）相違点
　「第２の巡回冗長検査」の「生成」に関し，本願発明は，「複数の第２の巡回冗長検査をそれぞれ並列に生成」するのに対し，先願発明は，「複数の第２ＣＲＣパリティビットブロック」をそれぞれどのように「生成」するのかについて具体的な言及がない点。
３　判断
　前記相違点について検討するに，まず，複数のデータを処理する手法としては，逐次的に処理する手法と，並列に処理する手法しかなく，高速化・効率化が潜在的な課題である通信・情報技術の分野においては，前記課題を解決するために複数のデータを並列に処理することは，本願の優先日前にごく一般的に行われていることにすぎない。
　実際，先願発明の複数の「第２ＣＲＣパリティビットブロック」の生成処理においても，各「第２ＣＲＣパリティビットブロック」を逐次的に生成するか又は並列に生成するかのいずれかの処理しかなく，前記「第２　先願発明及び周知事項」の「２　周知事項」の項で述べたように，ＣＲＣ（巡回冗長検査）を生成する処理において，「分割された複数のデータのそれぞれから，複数のＣＲＣのそれぞれを並列に生成すること。」は，本願の優先日前における周知事項にすぎない。
　よって，前記相違点は，通信・情報技術の分野における潜在的な課題である高速化・効率化を解決するため，先願発明における第２ＣＲＣパリティビットブロック（第２の巡回冗長検査）を生成する処理を具体化するにあたっての微差にすぎない。
　したがって，補正後の発明は，先願発明と実質的に同一である。
４　請求人の主張について
　請求人は，平成２８年４月１９日付けの意見書において，
「６．理由５について（拡大先願関連）
　審判官殿は，先願１が請求項１の“複数の第２巡回冗長検査を各々並列生成”する記載を開示していませんが，これに対応する根拠として周知文献２乃至４を提示しています。
　しかしながら，周知文献２乃至４の各々は，ＣＲＣ生成の並列と関連する記載を開示していますが，本願請求項の記載のように，
トランスポートブロックに対する第１のＣＲＣと，上記トランスポートブロックを分割したコードブロックに対する第２のＣＲＣを区分して生成すること
分割前のＣＲＣ計算と関連する内容
と主張している。
　しかしながら，出願人が主張する「トランスポートブロックに対する第１のＣＲＣと，上記トランスポートブロックを分割したコードブロックに対する第２のＣＲＣを区分して生成すること」及び「分割前のＣＲＣ計算と関連する内容」は，いずれも先願発明に開示された事項であって，かつ，前記「３　判断」の項で述べたように，周知事項として参酌した事項は，「分割された複数のデータのそれぞれから，複数のＣＲＣのそれぞれを並列に生成すること。」，すなわち，分割した後の複数のデータを処理するにための具体化の手段としての並列処理である。また，複数のデータがどのようなデータであるかに関わらず，その複数のデータのそれぞれを並列に処理して，複数のＣＲＣのそれぞれを並列に生成し得ることは技術的にみて当業者にとって自明なことであるから，周知事項を抽出するにあたり参照した各文献において，ＣＲＣを生成する対象のデータが先願発明と異なることをもって，当該周知事項を参酌することができないということはできない。
　よって，上記主張は採用しない。
第４　むすび
　以上のとおり，本願発明は，先願発明と同一であり，かつ，本願発明と先願発明とは，発明者及び出願人のいずれも同一ではないから，特許法第２９条の２の規定により，特許を受けることができない。
　したがって，本願は，その余の請求項に論及するまでもなく拒絶すべきものである。
　よって，結論のとおり審決する。