【事件の表示】
　特願２０１２−５４４６２８「マルチコア中央処理装置内の複数のコアクロックを非同期で、独立に制御するためのシステムおよび方法」拒絶査定不服審判事件〔平成２３年　７月１４日国際公開、ＷＯ２０１１／０８４３２８、平成２５年　４月２２日国内公表、特表２０１３−５１３８９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　
　本願は、２０１０年１２月８日（パリ条約による優先権主張外国庁受理　２００９年１２月１６日　米国）を国際出願日とする出願であって、平成２５年８月２７日付けで拒絶理由が通知され、同年１０月４日付けで意見書及び手続補正（以下、「手続補正１」という。）が提出され、同年１１月１２日付けで最後の拒絶理由が通知され、平成２６年２月１９日付けで意見書及び手続補正（以下、「手続補正２」という。）が提出され、同年７月２９日付けで手続補正２についての補正却下の決定がなされると共に拒絶査定がなされ、これに対し、同年１１月１７日に拒絶査定不服審判の請求がなされ、同時に手続補正がなされたものである。
　
第２．補正却下の決定
［結論］
　　平成２６年１１月１７日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　平成２６年１１月１７日付けの手続補正（以下「本件補正」という。）は、補正前（手続補正１による補正後）の特許請求の範囲の請求項１に記載された
　
「請求項１】
　マルチコア中央処理装置内の複数のコアクロックを制御する方法であって、
　第0のコア上で第0のDCVS(動的クロックおよび電圧スケーリング)アルゴリズムを実行して第0のパラメータを監視し、さらに前記第0のコアのクロック周波数、前記第0のコアの電圧、または前記第0のコアのクロック周波数と前記第0のコアの電圧の組合せを変更するステップと、
　第1のコア上で第1のDCVSアルゴリズムを実行して第1のパラメータを監視し、さらに前記第1のコアのクロック周波数、前記第1のコアの電圧、または前記第1のコアのクロック周波数と前記第1のコアの電圧の組合せを変更するステップと、
　を備え、
　前記第0のDCVSアルゴリズムは、前記第0のパラメータおよび／または第１のパラメータを監視して前記第0のコアに関連する第0のクロック周波数を独立に制御するように動作可能であり、
　さらに前記第1のDCVSアルゴリズムは、前記第0のパラメータおよび／または第１のパラメータを監視して前記第1のコアに関連する第1のクロック周波数を独立に制御するように動作可能である、
　方法。」
　
という発明（以下、「本願発明」という。）を
　
「【請求項１】
　マルチコア中央処理装置
（CPU）
　
前記マルチコアCPUの
するステップと、
　
前記マルチコアCPUの
するステップと、
　を備え、 
　
前記第0のコア上で前記第0のDCVSアルゴリズムを実行することにより、前記マルチコアCPUに前記第0のコアのアイドル時間を監視させ、前記第0のコアに関連する第0のクロックの第0のクロック周波数を、前記アイドル時間に基づいて、かつ、前記第1のコアに関連する第1のクロックの第1のクロック周波数と独立に変化させ、
　
前記第1のコア上で第1のDCVSアルゴリズムを実行することにより、前記マルチコアCPUに前記第1のコアの作業負荷のメモリ限界性を監視させ、前記第1のコアに関連する前記第1のクロックの前記第1のクロック周波数を、前記作業負荷の前記メモリ限界性に基づいて、かつ、前記第0のクロックの前記第0のクロック周波数と独立に変換させ、
　
前記第0のコアおよび前記第1のコアに接続された並列性モニタが、前記第0のコアと前記第1のコアの前記メモリ限界性を監視して前記第0のコアと前記第1のコアの電力を制御する、
　方法。」
　
という発明（以下、「補正後の発明」という。）に補正する補正事項を含むものである。（下線は補正事項を示している。）
　
２．補正の適否
（１）補正の目的要件
　上記補正事項は、本願発明の特許請求の範囲の請求項１に新たに「
前記第0のコアおよび前記第1のコアに接続された並列性モニタが、前記第0のコアと前記第1のコアの前記メモリ限界性を監視して前記第0のコアと前記第1のコアの電力を制御する、
　したがって、当該発明特定事項Ａを付加することを含む本件補正は、特許法第１７条の２第５項第２号に規定される「請求項に記載した発明を特定するために必要な事項を限定するものであって、」の要件を満たしていない。
　なお、この点に関し請求人は「補正内容からも明らかなように、当該補正は・・・限定的減縮をする補正であり、特許法第１７条の２第３項乃至第５項（第２号）の要件を満たす補正であります。」と主張する（審判請求書「３．本願発明が特許されるべき理由」の「３．１．手続補正について」の欄）だけで、本件補正が特許法第１７条の２第５項第２号の要件を満たすものであるといえる具体的理由を何ら説明していない。また、上記補正事項が請求項の削除、誤記の訂正または明りょうでない記載の釈明のいずれの事項をも目的としていないことは明らかである。
　したがって、特許請求の範囲についてする本件補正の目的は、特許法第１７条の２第５項（補正の目的）の各号のいずれにも該当しない。
　　　
３．結語
　したがって、本件補正は、特許法第１７条の２第５項の各号に掲げるいずれの事項を目的とするものにも該当せず，特許法第１７条の２第５項の規定に違反するので、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明
　平成２６年１１月１７日付けの手続補正は上記のとおり却下されたので、本願発明は、手続補正１による補正後の請求項１に記載されたとおりのものであり、上記「第２．１．本願発明と補正後の発明」の項で、「本願発明」として認定したとおりである。
　
２．引用発明
　
（１）引用例１
　原査定の拒絶の理由において引用された、特開２００８−１１７３９７号公報（以下、「引用例１」という。）には、図面とともに以下の事項が記載されている。
　
ア．「【技術分野】
【０００１】
　本開示は、コンピューティングおよびコンピュータ・システムに係り、より特定的にはマイクロプロセッサの電力制御の分野に係る。」（４頁１７〜２０行）
　
イ．「【背景技術】
【０００２】
　いくつかのコンピューティング・システムおよびマイクロプロセッサは、プログラムの命令を実行し、それに応じて何らかの機能を実行する複数のプロセシング要素すなわち「コア」を含むことがある。たとえば、複数のプロセシング・コアが同じプロセッサ・ダイの上に存在することがある。代替的または結合的に、いくつかのコンピュータ・システムは、それぞれが一つまたは複数のプロセシング・コアを有する複数のプロセッサを含むことがある。さらに、いくつかのコンピュータ・システムおよびマイクロプロセッサは、一つまたは複数のプロセシング・コアの電力消費を、コアをさまざまな電力状態に置くことによって制御できることがある。該電力状態は、ACPI（定義済み）または他の何らかの規格といった電力規格に従って定義されうる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
　しかしながら、プロセシング・システムおよびマイクロプロセッサは、各プロセシング・コアの電力状態を独立して制御できないこともあるが、システムまたはプロセッサ内に存在しているさまざまなコアの間での電力状態変化を、他のプロセシング・コアの電力状態をポーリングするとか、あるいはそれ以外でも何らかの方法で他のコアの電力状態を検出するといった技法を使うことによって調整しなければならない。したがって、あるプロセシング・コアの電力状態が、コンピューティング・システムまたはプロセッサ内の少なくとも一つの他のプロセシング・コアに依存することがある。
【０００４】
　いくつかのプロセシング・システムまたはプロセッサは、特定のコアのプロセシング状態を制御するために一つまたは複数のコアのプロセシング状態に頼ることがあるので、該システムまたはプロセッサは、コアの電力状態を変えるために追加的な制御回路を必要とすることがある。さらに、特定のプロセシング・コアの電力状態を変えることができるようになる前に他のプロセシング・コアの電力状態をポーリングまたはそれ以外で検出することは、コアのプロセッサ状態が変更されうるまでに追加的な時間を要求することがあり、それは処理パフォーマンスを劣化させることがありうる。皮肉なことに、あるプロセシング・コアの電力状態変化を一つまたは複数の他のプロセシング・コアと調整するために必要とされる前記追加的な回路が、プロセッサまたはシステムをしてより多くの電力を引き出させることになりえ、それにより、電力を節約するために意図された低減電力状態変化の電力消費低減を少なくとも部分的に打ち消してしまう。」（４頁２１行〜５頁３行）
　
ウ．「【発明を実施するための最良の形態】
【０００６】
　本発明の実施形態はコンピュータ・システムに関する。より具体的には、本発明のいくつかの実施形態は二つ以上のプロセシング・コアまたはコア部分の電力消費を互いに独立して制御する技法に関する。本発明の少なくとも一つの実施形態は、少なくとも一つのプロセシング・コアが、同じプロセッサまたはコンピューティング・システム内の少なくとも一つの他のプロセシング・コアの電力状態への考慮なしにいくつかの電力状態にはいれるようにする。少なくとも一つの実施形態は、一つまたは複数のコア内の回路または機能ブロックの独立な電力制御を可能にする。」（５頁６〜１４行）
　
エ．「【００１１】
　図１は、本発明の少なくとも一つの実施形態が使用されうるマルチコア・プロセッサを示している。具体的には、図１は、同じダイ内に統合されているプロセシング・コア１０５および１１０を有するプロセッサ１００を示している。他の実施形態では、複数のコアは別個のダイ上にあってもよいし、あるいは別個のプロセッサ内にあってもよい。さらに、本発明の実施形態は、三つ以上のコアまたはプロセッサを有するプロセッサまたはシステムにも適用されうる。図１のコアの厳密な配置または配位は本発明の実施形態にとって重要ではない。いくつかの実施形態では、多数のコアが、リングなど他の配位で配置されうる。図１の各コア内には、各コアによって消費される電力を制御する電力コントローラが位置している。他の実施形態では、各コアの電力はプロセッサ外も含めて他所に位置する論理（ソフトウェア、ハードウェアまたはその両方）によって制御されてもよい。
【００１２】
　図１のコア内には、処理命令のためのパイプライン段が示されている。他の実施形態では、コア内に他の論理が見出されてもよい。ある実施形態では、コアはアウトオブオーダー実行コアであるが、他の実施形態では命令を順序通りに処理するのでもよい。さらに、他の実施形態では、複数のコアは、その内部に位置する論理が異なる種々の型のものでありうる。
【００１３】
　図２は、少なくとも一つの実施形態が使用されうるプロセッサ・コアを示している。図１に示されているプロセッサ・コア２００は、一方または両方のコアに接続された一つまたは複数のバス上にデータを駆動してプロセッサ内またはプロセッサ外の他の回路、デバイスまたは論理にデータを届けられるようにする、一つまたは複数の出力回路２０７を含みうる。また、図１の各プロセッサ・コア内に位置するか、他の仕方で付随しているものとして、コアの一つまたは複数の部分の動作電圧を増減するための一つまたは複数の電力回路２０８ならびに一つまたは複数のクロック信号周波数、位相、仕事サイクルなどを修正する一つまたは複数のPLLのような一つまたは複数のクロック修正回路２０９がある。ある実施形態では、前記一つまたは複数の電力回路は、電圧分割回路を実装するいくつかのトランジスタを含みうる。電力回路は、コアへの電力を増減するための、チャージポンプ、電圧変圧器回路などを含む他のデバイスまたは回路を使用してもよい。
【００１４】
　ある実施形態では、図２のコアは、電力制御論理２１５を通じて、さまざまな電力状態に応じてその電力消費が調節されうる。ある実施形態では、電力制御論理は、各コアの活動レベルに互いに独立に反応して、他のコアの電力状態と調整したり、他の仕方で他のコアの電力状態を検出したりすることなく、各コアが使う電圧および／またはクロックを調整することができる。たとえば、ある実施形態では、電力制御論理は仕事負荷または活動の変化を検出するか、あるいは対応するコアの仕事負荷または活動の変化を検出する検出回路からの信号を受信するかして、電圧（電力回路を介して）または一つもしくは複数のクロック（クロック修正回路を介して）またはその両方を調整して、コアを活動レベルまたは負荷の要求に最もよく合う電力状態にする。さらに、ある実施形態では、制御論理はコアの電圧および／またはクロックを、コア内の熱的な変化またはコアから引き出される電流の量の変化に反応して変更しうる。
【００１５】
　ある実施形態では、たとえば、コアによって引き出される電力は、コアがある時間期間にわたって比較的アイドルである場合には減らされる。ある実施形態では、コアにおいて電力を減らされるのは、コアをc3状態または他の何らかの電力状態に置くことによる。さらに、ある実施形態では、コアは、まずプロセッサまたはシステム内の別のコアの電力状態を検出したり、他の仕方で別のコアと電力状態の変化を調整したりすることなく、新たな電力状態に置かれる。有利には、少なくとも一つの実施形態は、各コアが電力条件およびそのコアに対する要求に対し、他のコアとは独立に反応できるようにしうる。それにより、各コアはその電力消費を、他のコアの電力状態を顧慮することなく調節しうる。」（５頁５０行〜６頁４９行）
　　
　
　上記引用例１の記載及び関連する図面ならびにこの分野の技術常識を考慮すると、
　
ａ．上記ウ．の記載によれば、引用例１には、二つ以上のプロセシング・コアの電力消費を互いに独立して制御する方法が記載されている。
　
ｂ．上記エ．の段落【００１１】の記載によれば、マルチコア・プロセッサが同じダイ内に複数のプロセシング・コアを有しており、各コア内には、各コアによって消費される電力を制御する電力コントローラを有しているといえる。
　また、上記エ．の段落【００１４】、及び図２の記載によれば、コアは、電力制御論理２１５を有しており、該電力制御論理２１５を通じて、さまざまな電力状態に応じてその電力消費が調節されうるものであるから、「電力制御論理２１５」が上記「電力コントローラ」と認められ。
　さらに、上記エ．の段落【００１４】、及び図２の記載によれば、電力制御論理２１５は、各コアの活動レベルに互いに独立に反応して、各コアが使う電圧および／またはクロックを調整することができ、さらに、電力制御論理２１５は、仕事負荷または活動の変化を検出するか、あるいは対応するコアの仕事負荷または活動の変化を検出する検出回路からの信号を受信するかして、電圧（電力回路を介して）または一つもしくは複数のクロック（クロック修正回路を介して）またはその両方を調整して、コアを活動レベルまたは負荷の要求に最もよく合う電力状態にするものである。
　したがって、引用例１には、マルチコア・プロセッサが二つ以上のプロセシング・コアを有し、各プロセシング・コアは電力消費を調節する電力制御論理を有し、各電力制御論理は各コアの活動レベルに互いに独立して反応し、仕事負荷または活動の変化を検出し、電圧（電力回路を介して）または一つもしくは複数のクロック（クロック修正回路を介して）またはその両方を調整し、コアを活動レベルまたは負荷の要求に最もよく合う電力状態にすることが記載されているといえる。
　
　したがって、引用例１には、次の発明（以下、「引用発明１」という。）が開示されていると認められる。
　
「二つ以上のプロセシング・コアの電力消費を互いに独立して制御する方法であって、
　マルチコア・プロセッサが前記二つ以上のプロセシング・コアを有し、
　各プロセシング・コアは電力消費を調節する電力制御論理を有し、
　各電力制御論理は各コアの活動レベルに互いに独立して反応し、仕事負荷または活動の変化を検出し、電圧または一つもしくは複数のクロックまたはその両方を調整し、コアを活動レベルまたは負荷の要求に最もよく合う電力状態にする、
　方法。」
　
　
（２）引用例２
　原査定の拒絶の理由において引用された、特表２００９−５０３７２８号公報（平成２１年１月２９日出願公表。以下、「引用例２」という。）には、図面とともに以下の事項が記載されている。
　
ア．「【請求項６】
  命令を実行する第１プロセッサコア（１８Ａ）、
  命令を実行する第２プロセッサコア（１８Ｂ）、
  前記第１プロセッサコアおよび前記第２プロセッサコアのいずれかで実行され、前記第１プロセッサコアおよび前記第２プロセッサコアのいずれかの電流利用度レベルに応じて、前記第１プロセッサコアおよび第２プロセッサコアの各々のパフォーマンスを独立して制御するオペレーティングシステム（１３Ａ、１３Ｂ）、を含む方法。」（２頁３５〜４１行
　
イ．「【技術分野】
【０００１】
　本発明は、マルチコアプロセッサに関し、より詳細には、マルチコアプロセッサ環境内のワークロードパフォーマンスに関する。」（３頁１３〜１６行）
ウ．「【発明が解決しようとする課題】
【０００３】
　ＣＭＰは多くの場合、２以上のプロセッサに中央処理タスクを実行させることでシステムのコンピューティング能力を増加させるように使用され。加えて、ＣＭＰ中のプロセッシングワークロードを共有することで、処理効率が増加し、その一方で、最大周波数で動作する単一コアプロセッサと比べると、全体的な熱および電力収支が低減され得る。
【０００４】
　しかし、あるＣＭＰにおいて利用可能な処理帯域幅のある一部は、ＣＭＰに設けられた熱および電力の制約により浪費される場合がある。例えば、デュアルコア設計では、両コアはそれぞれ３ギガヘルツ（ＧＨｚ）で動作可能であり得る。しかし、パッケージの熱収支およびシステムの電力収支により、両プロセッサコアは、２．７ＧＨｚでの動作に制限される場合がある。」（３頁２４〜３５行）
　
エ．「【００１１】
　一実施形態では、プロセッシングノード１２は、プロセッサコア１８Ａ−１８Ｂの両方を制御するオペレーティングシステムインスタンスを実行してもよい。ＯＳカーネルはＯＳ１３ＡおよびＯＳ１３Ｂと示され、プロセッサコア１８Ａ−１８Ｂのいずれかでそれぞれ実行してもよい。一実施形態では、プロセッサコア１８Ａ−１８Ｂの一方はシステムを初期化する間、ブートストラップコアとして指定されてもよく、もう一方のプロセッサコアは（場合によっては同じコア）は、ノード１２のＯＳカーネル１３を実行するように指定されてもよい。
【００１２】
　一実施形態では、各プロセッサコア１８およびＯＳ１３は、ＯＳ１３が各プロセッサコアのパフォーマンスレベルと電力供給レベルとを制御可能とする特徴および機能を含み得る。例えば、ある特定のレジスタ（例えば、レジスタ１９Ａ‐１９Ｂ）の使用により、ＯＳ１３は各プロセッサコア１８に、１以上の周波数で、および／あるいは電圧レベルの組合せで動作させることもある。より詳細には、電力制御インターフェース（Advanced Configuration and Power Interface (ACPI)）の仕様書では、プロセッサを含むシステムコンポーネントとシステムの電力供給レベルおよびパフォーマンスレベルを定義している。このように、プロセッサコアの周波数と電圧とは、電力供給とパフォーマンスとを実際にトレードオフするように、動作中に動的に調整することができる。例えば、アプリケーションソフトのなかには、他のアプリケーションソフトほど要求が厳しくないものもある。したがって、ＯＳ１３は、十分なパフォーマンスを提供しつつ、バッテリー寿命を向上させるように、周波数および／あるいは電圧を下げてもよい。同様に、未使用期間の電力消費を減らすために、プロセッサコアを実効的に最小電力供給状態（例えば、スリープ状態）にすることができる様々な電力供給状態が定義される。さらに、ＯＳ１３は、例えば各プロセッサコア１８の利用度などのパラメータによって、各プロセッサコア１８の電力供給状態およびパフォーマンス状態を別々に動的に調整するように構成されてもよい。」（５頁１２〜３６行）
　
オ．「【００２１】
  上述したように、ＯＳカーネル１３は、プロセッサコア１８Ａ−１８Ｂのいずれかで実行してもよい。ＯＳカーネル１３は、システム機能を監視して制御し、特定の実行スレッドを実行するプロセッサコア１８を決定し割当て得る。より詳細には、ＯＳカーネル１３は、プロセッサコア１８Ａ−１８Ｂの各々の利用度を監視し得る。加えて、各プロセッサコア１８Ａ−１８Ｂと他のシステムパラメータの利用度に応じて、ＯＳカーネル１３は、各プロセッサコア１８Ａ−１８Ｂの電力供給状態とパフォーマンス状態の両方を独立して制御する。」（７頁１９〜２６行）
　
カ．「【００２２】
  図２に、図１のプロセッシングノード１２の一実施形態の動作を例示したフローチャートを示す。・・・（中略）・・・
【００２３】
　一実施形態では、プロセッシングノード１２の動作において、ＯＳ１３は任意の適切なユーティリティを使用して、各プロセッサコア１８の電流利用度を監視し得る。加えて、ＯＳ１３は、システム管理パラメータを監視してもよく、例えば、任意の内部あるいは外部のシステム管理が割り込みしているか、あるいはリクエストメッセージが受信されたかどうか、監視してもよい。（ブロック２１０）。
【００２４】
　プロセッサコア１８Ａあるいは１８Ｂのいずれかの利用度が、所定のしきい値未満になったことをＯＳ１３が判断すれば（ブロック２１５）、ＯＳは、そのコアが最小しきい値よりも低くなったかどうかを判断し（ブロック２２０）、ＯＳ１３は利用度の低いプロセッサコアをパワーダウンさせる、あるいは最小の電力供給状態で動作させるようにしてもよい（ブロック２３０）。加えて、ＯＳ１３は、利用されているプロセッサコア１８に、コアの最大レベルで動作させるようにしてもよい（ブロック２３５）。
【００２５】
　例示のために、プロセッサコア１８Ａ−１８Ｂの各々は、どのようなシステムレベルあるいは熱的条件に関係なく、３ＧＨｚで動作可能であると仮定する。従って、各プロセッサコア１８のコアの最大パフォーマンスレベルは３ＧＨｚである。しかし、両プロセッサコア１８が同じパッケージにあるときは、両コアが３ＧＨｚでともに動作すれば、熱収支は超過してしまう。したがって、システムの最大パフォーマンスレベルは、プロセッサコア１８がともに動作しているときに２．６ＧＨｚを越えないように設定してもよい。
【００２６】
　現在、アプリケーションは、単一スレッドアプリケーションを実行している場合のように、プロセッサコア１８Ａだけで実行されており、プロセッサコア１８Ｂはアイドル状態であってもよい。このように、ＯＳ１３は、プロセッサコア１８Ｂをパワーダウンさせ、プロセッサ１８Ａに、その最大のパフォーマンスレベルで動作させるようにしてもよい。このようにすると熱収支は超過せず、また、アプリケーションは最大のパフォーマンスレベルで実行される。」（７頁２７行〜８頁２３行）
　
　上記引用例２の記載及び関連する図面ならびにこの分野の技術常識を考慮すると、
　
ａ．上記ア．、イ．、オ．及びカ．の記載によれば、引用例２には、プロセッサコアを複数有するチップマルチプロセッサの電力供給状態を各プロセッサコアで独立して制御する方法が記載されているといえる。
ｂ．上記エ．、及び図１の記載によれば、引用例２には、各プロセッサコアが、１以上の周波数で、および／あるいは電圧レベルの組合せで各プロセッサコアを動作させることで電力供給状態を制御するＯＳを有することが記載されているといえる。
　
ｃ．上記オ．には、ＯＳは、プロセッサコア１８Ａ−１８Ｂの各々の利用度を監視することが記載されており、ＯＳは自身が動作するプロセッサコアとそれ以外のプロセッサコアの利用度を監視するものと認められる。
　さらに、上記ア．、エ．、及びカ．の記載によれば、ＯＳは各プロセッサコアの利用度に応じて、各プロセッサコアの電力供給状態を制御していることが記載されているといえる。
　
　したがって、引用例２には、次の発明（以下、「引用発明２」という。）が開示されていると認められる。
　
　「プロセッサコアを複数有するチップマルチプロセッサの電力供給状態を各プロセッサコアで独立して制御する方法であって、
　各プロセッサコアが、１以上の周波数で、および／あるいは電圧レベルの組合せで各プロセッサコアを動作させることで電力供給状態を制御するＯＳを有し、
　ＯＳは、自身が動作するプロセッサコアと他のプロセッサコアの利用度を監視し、１以上の周波数で、および／あるいは電圧レベルの組合せで各プロセッサコアを動作させることで電力供給状態を制御する、
　方法。」
　
３．対比・判断
　
　本願発明と引用発明１とを対比する。
ａ．引用発明１の「プロセシング・コア」、及び「マルチコア・プロセッサ」は、本願発明の「コア」、及び「マルチコア中央処理装置」に相当する。また、引用発明１の「プロセシング・コアの電力消費」の制御は、「コア」に関する制御であるから、引用発明１の「二つ以上のプロセシング・コアの電力消費を互いに独立して制御する方法」と、本願発明の「マルチコア中央処理装置内の複数のコアクロックを制御する方法」は、「マルチコア中央処理装置内の複数のコアに関して制御する方法」で共通する。
　
ｂ．引用発明１の「電力制御論理」は、「電圧または一つもしくは複数のクロックまたはその両方を調整」するものであるから、引用発明１の「電力制御論理」で実行されるアルゴリズムは、本願発明の「DCVS(動的クロックおよび電圧スケーリング)アルゴリズム」に相当する。
　そして、引用発明１の「電力制御論理」は「各プロセシング・コア」が有すものであるから、「各プロセシング・コア」で「電力制御論理」のアルゴリズムが実行されるものであり、さらに、引用発明１は「電力消費を互いに独立して制御する方法」であるから、各「プロセシング・コア」の各「電力制御論理」のアルゴリズムの実行は異なる段階（ステップ）として実行されているものといえる。
　また、引用発明１の「仕事負荷または活動の変化」はパラメータといえ、各「プロセシング・コア」に対して「第0」及び「第1」と称することは任意である。
　したがって、引用発明１の「各電力制御論理は各コアの活動レベルに互いに独立して反応し、仕事負荷または活動の変化を検出し、電圧または一つもしくは複数のクロックまたはその両方を調整し、コアを活動レベルまたは負荷の要求に最もよく合う電力状態にする」は、本願発明の「第0のコア上で第0のDCVS(動的クロックおよび電圧スケーリング)アルゴリズムを実行して第0のパラメータを監視し、さらに前記第0のコアのクロック周波数、前記第0のコアの電圧、または前記第0のコアのクロック周波数と前記第0のコアの電圧の組合せを変更するステップと、
　第1のコア上で第1のDCVSアルゴリズムを実行して第1のパラメータを監視し、さらに前記第1のコアのクロック周波数、前記第1のコアの電圧、または前記第1のコアのクロック周波数と前記第1のコアの電圧の組合せを変更するステップ」に相当する。
　
ｃ．さらに、引用発明１では「仕事負荷または活動の変化を検出」することは、「各コアの活動レベルに互いに独立して反応し」行われるものであり、各「電力制御論理」は対応する各「コア」の「仕事負荷または活動の変化を検出」して、独立に「電圧または一つもしくは複数のクロックまたはその両方を調整」するものと認められる
　したがって、引用発明１の上記「各電力制御論理は各コアの活動レベルに互いに独立して反応し、仕事負荷または活動の変化を検出し、電圧または一つもしくは複数のクロックまたはその両方を調整し、コアを活動レベルまたは負荷の要求に最もよく合う電力状態にする」と、本願発明の「前記第0のDCVSアルゴリズムは、前記第0のパラメータおよび／または第１のパラメータを監視して前記第0のコアに関連する第0のクロック周波数を独立に制御するように動作可能であり、さらに前記第1のDCVSアルゴリズムは、前記第0のパラメータおよび／または第１のパラメータを監視して前記第1のコアに関連する第1のクロック周波数を独立に制御するように動作可能である」とは、「前記第0のDCVSアルゴリズムは、前記第0のパラメータを監視して前記第0のコアに関して独立に制御するように動作可能であり、さらに前記第1のDCVSアルゴリズムは、第１のパラメータを監視して前記第1のコアに関して独立に制御するように動作可能である」で共通する。
　　
　　
　したがって、本願発明と引用発明１は、以下の点で一致ないし相違する。
　
　（一致点）  　
「マルチコア中央処理装置内の複数のコアに関して制御する方法であって、
　第0のコア上で第0のDCVS(動的クロックおよび電圧スケーリング)アルゴリズムを実行して第0のパラメータを監視し、さらに前記第0のコアのクロック周波数、前記第0のコアの電圧、または前記第0のコアのクロック周波数と前記第0のコアの電圧の組合せを変更するステップと、
　第1のコア上で第1のDCVSアルゴリズムを実行して第1のパラメータを監視し、さらに前記第1のコアのクロック周波数、前記第1のコアの電圧、または前記第1のコアのクロック周波数と前記第1のコアの電圧の組合せを変更するステップと、
　を備え、
　前記第0のDCVSアルゴリズムは、前記第0のパラメータを監視して前記第0のコアに関して独立に制御するように動作可能であり、
　さらに前記第1のDCVSアルゴリズムは、第１のパラメータを監視して前記第1のコアに関して独立に制御するように動作可能である、
　方法。」
　
　
（相違点）
　本願発明は、コアクロックを制御する方法であって、その第0のDCVSアルゴリズムは、前記第0のパラメータおよび／または第1のパラメータを監視して第0クロック周波数を制御し、さらに、第1のDCVSアルゴリズムは、前記第0のパラメータおよび／または第1のパラメータを監視して第1クロック周波数を制御するのに対して、引用発明１は、コアの電力消費を制御する方法ではあるもののコアクロックを制御する方法とは特定されておらず、その各電力制御論理は対応するコアの仕事負荷または活動の変化を検出して、電圧または一つもしくは複数のクロックまたはその両方を制御する点。
　　
　
　以下、上記相違点について検討する。
（１）主位的検討　
　本願発明でいう「第0のパラメータおよび／または第1のパラメータを監視」という表現は、その文言上、「第0のパラメータと第1のパラメータの両方を監視」するものと第0のパラメータと第1のパラメータのいずれか一方を監視」するものの両方を含む表現と解するほかはない。
　そして、そのように解する場合には、本願発明の「第0のDCVSアルゴリズム」には、「第0のパラメータ」のみを監視して第0のコアに関連する第0のクロック周波数を独立に制御するように動作可能なものが当然に含まれ、同様に、「第1のDCVSアルゴリズム」には、「第1のパラメータ」のみを監視して第1のコアに関連する第1のクロック周波数を独立に制御するように動作可能なものが当然に含まれることになる。
　してみると、平成２４年１０月２４日付けの意見書で請求人が主張するような「マルチコア内の各コアのDCVSアルゴリズムが、自己のパラメータだけでなく他のパラメータをも参照し、その結果に基づいて自己のクロック周波数を独立に制御する点」は本願の請求項１の記載により特定される発明（本願発明）の特徴ではないというべきであり、上記相違点は「本願発明の『第0のDCVSアルゴリズム』と『第1のDCVSアルゴリズム』は、いずれも、『クロック周波数を制御するように動作可能なもの』には限定されていない」という点の相違に尽きると考えるのが妥当である。
　そして、そのように考える場合には、その相違点を克服することは、当業者が容易になし得たことというべきである。
　なぜならば、引用発明１は「各プロセシング・コアの電力制御論理のアルゴリズムがクロック周波数を制御するもの」を選択肢として既に含んでおり、それを選択することに何らの困難はないからである。
　
（２）予備的検討
　平成２４年１０月２４日付けの意見書における請求人の上記主張を善解し、仮に、「本願発明は『マルチコア内の各コアのDCVSアルゴリズムが、自己のパラメータだけでなく他のパラメータをも参照し、その結果に基づいて自己のクロック周波数を独立に制御するもの』に限定されている」、換言すれば、「本願発明の『第のDCVS0アルゴリズム』は『少なくとも第1のパラメータを監視して第0のクロック周波数を独立に制御するもの』に限定されており、『第1のDCVSアルゴリズム』も『少なくとも第0のパラメータを監視して第1のクロック周波数を独立に制御するもの』に限定されている」といい得たとしても、上記相違点の克服は、当業者にとって容易であったというべきである。
　理由は次のとおりである。
　マルチコア中央処理装置の電力制御方法において、自身が動作するコア以外のコアの利用度も監視し、電力制御を各コアで独立に行うことは、上記引用発明２として公知である。
　マルチコア中央処理装置において、各コアの状態が互いに影響し合うことは技術常識であり、引用発明１のマルチコア中央処理装置においても、各コアの状態が互いに影響し合うことは、当業者であれば当然に予想されることである。また、引用発明１のものが、互いの状態を監視できないものでもないことは明らかである。　
　してみれば、引用発明１のコアに関する制御を行う際に、引用発明２を適用して、他のコアの仕事負荷または活動の変化を検出するようにすることは、当業者が容易に想到し得たことである。
　また、その際の引用発明１における電力消費の制御として、コアのクロックの制御を必ず行うようにすることも、上記（１）に記したように当業者が容易に想到し得たことである。
　　
　そして、本願発明の効果も、引用発明１及び引用発明２から当業者が予測できる範囲のものである。
　　
　したがって、本願発明は、上記各引用例に記載された発明に基づいて当業者が容易に発明できたものである。　
　
　
４．むすび
　以上のとおり、本願発明は、上記各引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。