【事件の表示】
　特願２０１１−５３９５８３「エネルギー障壁がトランジスタ・チャネルに隣接したトランジスタを有する半導体デバイス構造体および関連方法」拒絶査定不服審判事件〔平成２２年　６月１０日国際公開、ＷＯ２０１０／０６５３３２、平成２４年　５月１７日国内公表、特表２０１２−５１１２５６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００９年１１月１９日（パリ条約による優先権主張外国庁受理２００８年１２月５日、アメリカ合衆国）を国際出願日とする出願であって、平成２５年４月２３日付けの拒絶理由通知に対して、同年８月２１日に手続補正がなされるとともに、同日に意見書が提出され、平成２６年２月５日付けの拒絶理由通知に対して、同年５月９日に手続補正がなされるとともに、同日に意見書が提出され、同年６月５日付けで拒絶査定がなされ、それに対して、同年１０月３日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされたものである。
２．補正の却下の決定
〔補正の却下の決定の結論〕
　平成２６年１０月３日になされた手続補正を却下する。
　
〔理由〕
（１）　補正の内容
　平成２６年１０月３日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし１２を、補正後の特許請求の範囲の請求項１ないし１２に補正するものであり、そのうちの補正前後の請求項１は、以下のとおりである。（注．補正箇所に当審で下線を付した。）
　
（補正前）
「　【請求項１】
　ベース基板の第１の半導体材料上に炭化珪素および炭酸珪素の少なくとも１つからなるエネルギー障壁と、
　前記エネルギー障壁を覆う少なくとも１つのトランジスタは、
　ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネルの直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びるエネルギー障壁を含む第２の半導体材料と、
　前記第２の半導体材料の上に設けられたゲートと、
　を含む半導体デバイス。」
　
（補正後）
「　【請求項１】
　ベース基板の第１の半導体材料上に
シリコンカーバイト
シリコン炭化物
　前記エネルギー障壁を覆う少なくとも１つのトランジスタは、
　
前記エネルギー障壁上の、
よりなる
　前記第２の半導体材料の上に設けられたゲートと、
　を含
み、
　
前記エネルギー障壁は、第２の半導体材料の直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びることを特徴とする
　
（２）　補正事項の整理
（補正事項ａ）　補正前の請求項１の「ベース基板の第１の半導体材料上に炭化珪素および炭酸珪素の少なくとも１つからなるエネルギー障壁」との記載を、補正後の請求項１の「ベース基板の第１の半導体材料上に
シリコンカーバイト
シリコン炭化物
（補正事項ｂ）　補正前の請求項１の「前記エネルギー障壁を覆う少なくとも１つのトランジスタは、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネルの直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びるエネルギー障壁を含む第２の半導体材料」「を含む」との記載を、補正後の請求項１の「前記エネルギー障壁を覆う少なくとも１つのトランジスタは、
前記エネルギー障壁上の、
よりなる
み、前記エネルギー障壁は、第２の半導体材料の直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びることを特徴とする
（３）　補正の適法性についての検討
（３−１）　補正事項ａについて
　ア　補正事項ａが、特許法第１７条の２第５項第１号に掲げる「請求項の削除」を目的とするものでないことは明らかである。
　イ　補正事項ａは、補正前の請求項１に係る発明の発明特定事項である「エネルギー障壁」の材料を、「炭化珪素および炭酸珪素の少なくとも１つ」から「
シリコンカーバイト
シリコン炭化物
　しかし、補正前の請求項１に記載の「炭酸珪素」なる用語の意味内容が不明であり、「炭酸珪素」なる用語と、「シリコンカーバイト」なる用語、及び「シリコン炭化物」なる用語との意味内容における関係が不明であるので、補正後の請求項１に記載の「シリコンカーバイトおよびシリコン炭化物」は、概念的に、補正前の請求項１に記載の「炭化珪素および炭酸珪素」より下位のものとは認められない。
　そうすると、補正事項ａは、特許法第１７条の２第５項第２号に掲げる「特許請求の範囲の減縮（第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）」を目的とするものとは認められない。
　ウ　補正前の請求項１に記載の「炭酸珪素」なる用語の意味内容が不明であるため、補正前の請求項１に記載の「ベース基板の第１の半導体材料上に炭化珪素および炭酸珪素の少なくとも１つからなるエネルギー障壁」なる発明特定事項の内容は不明確である。
　そして、補正後の請求項１は「ベース基板の第１の半導体材料上にシリコンカーバイトおよびシリコン炭化物の少なくとも１つからなるエネルギー障壁」と記載され、補正前の請求項１に記載の「炭酸珪素」なる用語を用いることなく、発明特定事項が記載されている。
　してみれば、「炭酸珪素」なる用語に起因する補正前の請求項１における上記の記載の不明りょうな点は、補正事項ａにより解消されたということはできる。
　ところで、特許法の第１７条の２第５項第４号の規定によれば、「明りょうでない記載の釈明」は、拒絶理由通知（第５０条（第１５９条第２項（第１７４条第２項において準用する場合を含む。）及び第１６３条第２項において準用する場合を含む。以下この項において同じ。）の規定による通知。）で指摘された拒絶の理由に示す事項についてするものに限られており、これにより、拒絶理由通知で指摘していなかった事項についての補正によって、既に審査・審理した部分が補正され、新たな拒絶理由が生じることを防止している。
　そして、補正前の請求項１における上記の記載の意味が明りょうでないことによる、特許請求の範囲の記載不備は、拒絶理由通知に係る拒絶の理由として記載されていない。
　そうすると、補正事項ａは、それによって、補正前の請求項１において意味が明りょうでない上記の記載の意味が明りょうになるものであるとしても、特許法第１７条の２第５項第４号に掲げる「明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）」を目的としたものとは認められない。
　エ　補正前の請求項１に記載の「炭酸珪素」なる用語の意味内容が不明であり、「炭酸珪素」なる用語と、「シリコンカーバイト」なる用語、及び「シリコン炭化物」なる用語との意味内容における関係が不明であるので、補正前の請求項１に記載の「ベース基板の第１の半導体材料上に炭化珪素および炭酸珪素の少なくとも１つからなるエネルギー障壁と、」を、補正後の請求項１における「ベース基板の第１の半導体材料上にシリコンカーバイトおよびシリコン炭化物の少なくとも１つからなるエネルギー障壁と、」との記載に補正することが、誤記の訂正とは認められない。
　そうすると、補正事項ａは、特許法第１７条の２第５項第３号に掲げる「誤記の訂正」を目的とするものとは認められない。
　オ　以上から、補正事項ａは、特許法第１７条の２第５項の第１号ないし第４号に掲げるいずれを目的としたものにも該当しない。
（３−２）　補正事項ｂについて
　補正前の請求項１に係る発明の発明特定事項である「エネルギー障壁」は、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネルの直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びるものであり、補正後の請求項１に係る発明の発明特定事項である「エネルギー障壁」は、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネルよりなる第２の半導体材料の直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びるものであることから、補正事項ｂは、特許請求の範囲を減縮するものとは認められない。
　そうすると、補正事項ｂは、特許法第１７条の２第５項第２号に掲げる「特許請求の範囲の減縮（第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）」を目的とする補正とは認められない。
　また、補正事項ｂは、特許法第１７条の２第５項の他の各号に掲げる、「請求項の削除」、「誤記の訂正」、「明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）」のいずれを目的としたものとも認められない。
　以上から、補正事項ｂは、特許法第１７条の２第５項の第１号ないし第４号に掲げるいずれを目的としたものにも該当しない。
（３−３）　補正の適法性についてのまとめ
　したがって、補正事項ａ及びｂを含む本件補正は、特許法第１７条の２第５項の規定に違反するので、請求項２ないし１２の補正事項について検討するまでもなく、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
（４）　独立特許要件について
（４−１）　はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第５項の規定に違反するものであるが、仮に本件の請求項１に係る補正が、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるとして、本件補正が、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか否かについて、以下、検討する。
（４−２）　補正後の請求項１に係る発明
　本件補正による補正後の請求項１ないし１２に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その請求項１ないし１２に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その請求項１に記載されている事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（４−３）
（４−３−１）　原査定の拒絶の理由に引用され、本願の優先権主張の日の前である２００８年６月に外国において頒布された刊行物であるJ. W. HAN et al.，Band offset FinFET-based URAM (Unified-RAM) built on SiC for multi-functioning NVM and capacitorless 1T-DRAM，2008 Symposium on VLSI Technology Digest of Technical Papers，２００８年　６月，p.200-201（以下「引用文献」という。）には、図１ないし１３とともに、以下の事項が記載されている。（合議体において翻訳。また、下線は、当合議体において付与したものである。以下、同じ。）
　ア　「Device Fabrication
The process sequence is summarized in Fig. 2. First, a Si/Si
0.99
C
0.0l
 layer is epitaxially grown for the band offset, and buried n-implantation is carried out in the case of the control group. The subsequent steps correspond with those of the bulk FinFET SONOS process flow [7]
（訳：デバイスの製造
　
プロセスの順序は、図２にまとめられている。まず、バンドオフセットのために、Ｓｉ／Ｓｉ
０．９９
Ｃ
０．０１
層がエピタキシャル成長され、対照群として埋め込みｎ注入が実施された。その後の工程は、バルクＦｉｎＦＥＴのＳＯＮＯＳプロセスフローに対応する［７］。
　イ　「1T-DRAM characteristics - 
A floating body effect in bulk devices is originated from the buried n-well or the valence band offset of Si/SiC
For programming, the holes generated by impact ionization are stored in the Si body on band offset
As evidence of holes accumulation, a kink appears in the I
D
-V
D
 curves, as shown in Fig. 8. A simulated contour of the hole concentration in Fig. 9 clearly shows that both the buried n-well and the band offset of Si/SiC can store holes
（訳：１Ｔ−ＤＲＡＭの特性　−　
バルクデバイスにおけるフローティングボディ効果は、埋め込みｎウェルまたはＳｉ／ＳｉＣにおける価電子帯のオフセットに由来している
プログラミングについて、インパクトイオン化によって発生したホールは、バンドオフセット上のＳｉボディに蓄積される。
図８に示すように、ホールが蓄積された証拠として、Ｉ
Ｄ
−Ｖ
Ｄ
カーブにキンクが現れている。図９のシミュレートされたホール濃度の等値線は、埋め込みｎウェルとＳｉ／ＳｉＣにおけるバンドオフセットの両方とも、ホールを蓄積することができることをはっきりと示している。
　ウ　「As shown in Fig. 12 , positive VSUB(0.1VVSUB0.3V) raises the barrier height resulting in increment of the retention time. In contrast, VSUB0.4V reduces the retention time due to a forwardly biased substrate-drain junction. Although doubled retention time was observed in the buried n-well device by optimal VSUB, Si/SiC still shows superior performance to the buried n-well device. Furthermore, these characteristics the Si/SiC device can be improved by increment of the content of C in SiC, as this will provide an enlarged valence band offset [8].」（２００ページ右欄第１９行〜第２７行）
（訳：図１２に示すように、正のＶＳＵＢ（０．１Ｖ＜ＶＳＵＢ＜０．３Ｖ）は、バリア高さを上昇させ、結果として保持時間の増加をもたらす。対照的に、ＶＳＵＢ＞０．４Ｖは、順方向にバイアスされた基板とドレインとの接合に起因して、保持時間を減少させる。
２倍の保持時間が、埋め込みｎウェルデバイスにおいて最適のＶ
ＳＵＢ
付近で観察されたが、Ｓｉ／ＳｉＣは、埋め込みｎウエルデバイスよりもさらに優れた性能を示している。さらに、Ｓｉ／ＳｉＣデバイスのこれらの特性は、ＳｉＣ中のＣ含有量の増加によって改善することができ、このことによって、価電子帯のオフセットが拡大されるようになる
　エ　また、引用文献の図２には、Ｓｉ／ＳｉＣをエピタキシャル成長した後に、フィンパターニング、ＳＴＩ形成、Ｏ／Ｎ／ＯとポリＳｉ形成、ゲートパターニング、Ｓ／Ｄ形成が行われることや、フィンの上にゲートが形成されている様子が記載されている。
　オ　また、引用文献の図３には、フィンがｐ型基板上部のＳｉと、ＳｉＣの層と、Ｓｉの層からなる様子や、ＳｉＣの層と、Ｓｉの層とがほぼ同じ幅である様子や、フィンのＳｉの層の上にゲートが形成されている様子や、フィンのゲートの両側の部分にＳ／Ｄが形成されている様子が記載されている。
　カ　また、引用文献の図７や図９には、ＳｉＣの上のＳｉの部分にホールが蓄積している様子が記載されている。
　キ　また、引用文献の図１２には、Ｓｉ／ＳｉＣのデバイスの保持時間が、埋め込みｎウェルのデバイスの保持時間よりも長い様子が記載されている。
（４−３−２）　そうすると、引用文献には、以下の発明（以下「引用発明１」という。）が記載されているものと認められる。
「ｐ型基板の上に、Ｓｉ０．９９Ｃ０．０１の層と、Ｓｉの層が形成され、Ｓｉの層の上にゲートが形成され、Ｓｉの層のゲートの両側の部分にＳ／Ｄが形成されることによりＦｉｎＦＥＴが形成され、Ｓｉ０．９９Ｃ０．０１の層とＳｉの層とにより価電子帯のオフセットがもたらされ、Ｓｉの層にホールが蓄積されるデバイス。」
（４−４）　対比 
（４−４−１）　引用発明１の「ｐ型基板」は、補正後の発明の「ベース基板の第１の半導体材料」に相当する。
（４−４−２）　引用発明１の「Ｓｉ０．９９Ｃ０．０１の層」は、「Ｓｉの層」との間に、価電子帯のオフセットをもたらし、Ｓｉの層にホールを蓄積するものであることから、補正後の発明の「シリコンカーバイトおよびシリコン炭化物の少なくとも１つからなるエネルギー障壁」と、「エネルギー障壁」である点で共通する。
（４−４−３）　引用発明１の「Ｓ／Ｄ」は、補正後の発明の「ソース領域」及び「ドレイン領域」に相当し、この「Ｓ／Ｄ」が形成されている「Ｓｉの層」は、補正後の発明の「前記エネルギー障壁上の、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネルよりなる第２の半導体材料」に相当する。
（４−４−４）　引用発明１の「Ｓｉの層の上」に形成されている「ゲート」は、補正後の発明の「前記第２の半導体材料の上に設けられたゲート」に相当する。
（４−４−５）　引用発明１の「ＦｉｎＦＥＴ」は、「Ｓｉの層の上にゲートが形成され、Ｓｉの層のゲートの両側の部分にＳ／Ｄが形成されることにより」形成されるものであることから、補正後の発明の「前記エネルギー障壁を覆う少なくとも１つのトランジスタ」に相当する。
（４−４−６）　引用発明１の「デバイス」は、「Ｓｉの層」をその構成とするものであることから、補正後の発明の「半導体デバイス」に相当する。
（４−４−７）　そうすると、補正後の発明と引用発明１とは、 
 「ベース基板の第１の半導体材料上のエネルギー障壁と、
　前記エネルギー障壁を覆う少なくとも１つのトランジスタは、
　前記エネルギー障壁上の、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間のチャネルよりなる第２の半導体材料と、
　前記第２の半導体材料の上に設けられたゲートと、
　を含む半導体デバイス。」
である点で一致し、次の２点で相違する。
（相違点１）　補正後の発明の「エネルギー障壁」は、「シリコンカーバイトおよびシリコン炭化物の少なくとも１つからなる」のに対して、引用発明１の「Ｓｉ０．９９Ｃ０．０１の層」は、１％のＣを含むものである点。
（相違点２）　補正後の発明の「エネルギー障壁」は、「第２の半導体材料の直下に、前記ソース領域、前記ドレイン領域、及び前記チャネルの全体の長さに延びることを特徴とする」ものであるのに対して、引用発明１は、そのような特定がない点。 
（４−５）　判断 
（４−５−１）　相違点１について
　はじめに、補正後の発明の「シリコン炭化物」について検討する。
　本願明細書には、補正後の発明の「シリコン炭化物」について「他の実施形態では、エネルギー障壁１８が、いわゆる「シリコン炭化物（carbonated silicon）」すなわちＳｉ：Ｃを含むことがあるが、こうしたシリコン炭化物中では、結晶構造中の分子のうち約１．４％もの分子が炭素を含んでいる。」（段落００１４）と記載されている。
　してみれば、補正後の発明の「シリコン炭化物」は、約１．４％の炭素原子を含むものであると解することができる。
　次に、引用発明１について検討する。
　上記（４−３−１）ウより、引用文献には「２倍の保持時間が、埋め込みｎウェルデバイスにおいて最適のＶＳＵＢ付近で観察されたが、Ｓｉ／ＳｉＣは、埋め込みｎウエルデバイスよりもさらに優れた性能を示している。さらに、Ｓｉ／ＳｉＣデバイスのこれらの特性は、ＳｉＣ中のＣ含有量の増加によって改善することができ、このことによって、価電子帯のオフセットが拡大されるようになる。」ことが記載されていると認められ、引用発明１において、「Ｓｉ０．９９Ｃ０．０１の層」のＣ含有量を増加させることは、引用文献の上記の記載に接した当業者が当然に行い得るものであるといえる。
　そうすると、引用発明１において、「Ｓｉ０．９９Ｃ０．０１の層」のＣ含有量を増加させて約１．４％の炭素原子を含むものとすることは、当業者が適宜なし得たものと認められる。
　また、仮に、出願当初の特許請求の範囲の請求項１２の「前記シリコン炭化物が、最大で約１．４％の炭素原子を含む」との記載を参酌して、本願明細書の上記記載を、「シリコン炭化物（carbonated silicon）」すなわちＳｉ：Ｃを含むことがあるが、こうしたシリコン炭化物中では、結晶構造中の分子のうち
最大で
　よって、相違点１は、引用発明１において当業者が適宜なし得たものであるか、あるいは実質的な相違点とはいえないものである。
（４−５−２）　相違点２について
　上記（４−３−１）ア及びエより、引用発明１の「Ｓｉ０．９９Ｃ０．０１の層」及び「Ｓｉの層」は、「ｐ型基板」の上にＳｉ／ＳｉＣをエピタキシャル成長した後に、フィンパターニングをすることにより形成されたものであり、上記（４−３−１）オより、引用発明１の「Ｓｉ０．９９Ｃ０．０１の層」と、「Ｓｉの層」とはほぼ同じ幅であることから、引用発明１の「Ｓｉ０．９９Ｃ０．０１の層」は、「Ｓｉの層」の全体の下に存在しているといえる。
　よって、相違点２は、補正後の発明と引用発明１との実質的な相違点であるとはいえず、仮にそうでないとしても、引用発明１において、当業者が適宜なし得たものである。
（４−５−３）　審判請求人の主張について
　請求人は、審判請求書において、「引用文献１には、本願の補正後の請求項１に係る発明の特有の構成は、記載も、教示も、示唆もされていません。」と主張している。
　しかしながら、引用文献に、本願の補正後の請求項１に係る発明のどの構成についての主張であるのかについて、具体的な記載がない。
　よって、請求人の上記の主張は採用することはできない。
（４−６）　独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と引用発明１との相違点は、当業者が適宜なし得たものであるか、あるいは、実質的な相違点であるとはいえないものであることから、補正後の発明は、特許法第２９条第２項の規定、又は、特許法第２９条第１項第３号の規定により、特許出願の際、独立して特許を受けることができない。
　よって、仮に本件の請求項１に係る補正が、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるとしても、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合しないものであることから、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
（５）　さらなる検討
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第５項の規定に違反するものであるが、仮に本件補正が、特許法第１７条の２第５項第３号に掲げる事項、又は、特許法第１７条の２第５項第４号に掲げる事項を目的とする補正であり、適法なものであると認めたと場合には、上記（４）において検討したとおり、補正後の発明は、特許法第２９条第２項の規定、又は、特許法第２９条第１項第３号の規定により、特許を受けることができないから、本願は、拒絶をすべきものである。
３．本願発明
　平成２６年１０月３日になされた手続補正は上記のとおり却下されたので、本願の請求項１ないし１２に係る発明は、平成２６年５月９日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その請求項１ないし１２に記載されている事項により特定されるのものであるといえる。
　しかしながら、上記２．のとおり、本願の請求項１に記載の「炭酸珪素」なる用語の意味内容が不明であり、本願の請求項１に係る発明は、その要旨を認定することができないものである。
　一方、本願の請求項１１に係る発明は、「炭酸珪素」なる用語が記載されておらず、その要旨を認定することができるものである。
　そこで、本願の請求項１１に係る発明は、原査定の理由により拒絶すべきものであるか否かについて、検討する。
　本願の請求項１１に係る発明（以下「本願発明」という。）は、その請求項１１に記載されている事項により特定される以下のとおりのものである。
「　【請求項１１】
　トランジスタのチャネル内に電荷が蓄積される期間を長くする方法であって、
　ベース基板の半導体材料の表面上にシリコンカーバイトとシリコン炭化物の少なくとも１つにより構成されるエネルギー障壁を形成するステップと、
　ソース領域、ドレイン領域、及びエネルギー障壁上のトランジスタのチャネルを形成するステップと、
　前記チャネルに電荷を蓄積するステップと、
　を含む方法。」
４．引用文献に記載された発明
　これに対して、原査定の拒絶の理由に引用された上記の引用文献には、上記２．（４−３−１）に記載したとおりの事項が記載されているものと認められ、以下の発明（以下「引用発明２」という。）が記載されているものと認められる。
「ｐ型基板の上に、Ｓｉ０．９９Ｃ０．０１の層と、Ｓｉの層を形成し、Ｓｉの層の上にゲートを形成し、Ｓｉの層のゲートの両側の部分にＳ／Ｄを形成することによりＦｉｎＦＥＴを形成し、インパクトイオン化によって発生したホールを、バンドオフセット上のＳｉボディに蓄積する方法であって、Ｓｉ／ＳｉＣの保持時間は、埋め込みｎウェルの保持時間よりも長い。」
５．対比
（１）　引用発明２の「ｐ型基板」は、本願発明の「ベース基板の第１の半導体材料」に相当する。
（２）　引用発明２の「ｐ型基板の上に、Ｓｉ０．９９Ｃ０．０１の層」「を形成」する工程は、本願発明の「ベース基板の半導体材料の表面上にシリコンカーバイトとシリコン炭化物の少なくとも１つにより構成されるエネルギー障壁を形成するステップ」と、「ベース基板の半導体材料の表面上にエネルギー障壁を形成するステップ」である点で共通する。
（３）　引用発明２の「Ｓｉの層」は、「Ｓｉ０．９９Ｃ０．０１の層」の上に形成され、「Ｓｉの層のゲートの両側の部分にＳ／Ｄを形成」する工程において、ＳとＤの間には本願発明の「チャネル」に相当する構成が形成されるものといえるから、引用発明２の「ｐ型基板の上に」「Ｓｉの層を形成し、Ｓｉの層の上にゲートを形成し、Ｓｉの層のゲートの両側の部分にＳ／Ｄを形成することによりＦｉｎＦＥＴを形成」する構成は、本願発明の「ソース領域、ドレイン領域、及びエネルギー障壁上のトランジスタのチャネルを形成するステップ」に相当する。
（４）　引用発明２の「バンドオフセット上のＳｉボディ」は、本願発明の「チャネル」に相当し、引用発明２の「インパクトイオン化によって発生したホールを、バンドオフセット上のＳｉボディに蓄積する」との構成は、本願発明の「前記チャネルに電荷を蓄積するステップ」に相当する。
（５）　引用発明２は、「ｐ型基板の上に、Ｓｉ０．９９Ｃ０．０１の層と、Ｓｉの層を形成し、Ｓｉの層の上にゲートを形成し、Ｓｉの層のゲートの両側の部分にＳ／Ｄを形成することによりＦｉｎＦＥＴを形成」する工程を含み、「Ｓｉ／ＳｉＣの保持時間は、埋め込みｎウェルの保持時間よりも長い」ものであることから、引用発明２の「方法」は、本願発明の「トランジスタのチャネル内に電荷が蓄積される期間を長くする方法」に相当する。
（６）　そうすると、本願発明と引用発明２とは、 
 「トランジスタのチャネル内に電荷が蓄積される期間を長くする方法であって、
　ベース基板の半導体材料の表面上にエネルギー障壁を形成するステップと、
　ソース領域、ドレイン領域、及びエネルギー障壁上のトランジスタのチャネルを形成するステップと、
　前記チャネルに電荷を蓄積するステップと、
　を含む方法。」
である点で一致し、次の１点で相違する。
（相違点３）　本願発明の「エネルギー障壁」は、「シリコンカーバイトおよびシリコン炭化物の少なくとも１つからなる」のに対して、引用発明２の「Ｓｉ０．９９Ｃ０．０１の層」は、１％のＣを含むものである点。
６．判断
　上記２．（４−５−１）において検討した相違点１の判断と同様の判断により、相違点３は、引用発明２において当業者が適宜なし得たものであるか、あるいは実質的な相違点とはいえないものである。
　よって、本願発明は、特許法第２９条第２項の規定、又は、特許法第２９条第１項第３号の規定により、特許を受けることができない。
７．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。