【手続補正書】
【提出日】令和2年1月24日(2020.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
超伝導双方向電流ドライバであって、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を備え、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向電流ドライバ。
【請求項２】
前記第１方向超伝導ラッチおよび前記第２方向超伝導ラッチはそれぞれ、活性化コントローラから供給される対応する第１活性化信号および第２活性化信号に応答して活性化され少なくとも１つのジョセフソン接合のトリガに応答して前記第１方向超伝導ラッチまたは前記第２方向超伝導ラッチを電圧状態に設定するように構成された磁束量子デバイスとして構成されている、請求項１に記載の超伝導双方向電流ドライバ。
【請求項３】
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、請求項１に記載の超伝導双方向電流ドライバ。
【請求項４】
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、請求項３に記載の超伝導双方向電流ドライバ。
【請求項５】
前記電流源と前記低電圧レールとを相互接続するシャント電流経路をさらに備え、前記シャント電流経路は、少なくとも前記所与の第１および第２方向超伝導ラッチの同時活性化に応答して前記入力電流の電流経路を提供するように構成されている、請求項３に記載の超伝導双方向電流ドライバ。
【請求項６】
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、請求項３に記載の超伝導双方向電流ドライバ。
【請求項７】
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記双方向電流負荷の第１端と低電圧レールとの間に結合され、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合され、前記超伝導双方向電流ドライバはさらに、
電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を備える、請求項１に記載の超伝導双方向電流ドライバ。
【請求項８】
前記電流源は、ストレージインダクタにおいて前記入力電流を生じさせるように構成された磁束シャトルループ電流源として構成され、前記ストレージインダクタは、前記超伝導双方向電流ドライバに前記入力電流を供給するように構成されている、請求項１に記載の超伝導双方向電流ドライバ。
【請求項９】
請求項１に記載の超伝導双方向電流ドライバを備えたメモリ書き込みドライバであって、前記双方向電流負荷は、メモリアレイの行と列のうちの少なくとも一方に誘導的に結合される双方向誘導電流負荷として構成されており、前記双方向誘導電流負荷は、前記入力電流が前記双方向誘導電流負荷に第１方向に供給されることに基づいて前記第１方向に書き込み電流を供給して第１メモリ状態を書き込むとともに、前記入力電流が前記第１方向とは反対の第２方向に前記双方向誘導電流負荷に供給されることに基づいて前記第２方向に前記書き込み電流を書き込み線に供給して第２メモリ状態を書き込むように構成されている、メモリ書き込みドライバ。
【請求項１０】
双方向電流負荷に第１方向または第２方向に超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
第２活性化信号を対応する第２方向超伝導ラッチに供給して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
を備える方法。
【請求項１１】
前記第１活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第１方向超伝導ラッチに前記第１活性化信号を供給して当該第１方向超伝導ラッチを電圧状態に設定することを含み、前記第２活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第２方向超伝導ラッチに前記第２活性化信号を供給して当該第２方向超伝導ラッチを前記電圧状態に設定することを含む、請求項１０に記載の方法。
【請求項１２】
前記第１活性化信号を供給することは、前記電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチを活性化することを含み、前記第２活性化信号を供給することは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチを活性化することを含む、請求項１０に記載の方法。
【請求項１３】
前記別の第１方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第２端の導電性結合に基づいて、前記所与の第１方向超伝導ラッチを活性化することに応答して前記別の第１方向超伝導ラッチを活性化することを含み、前記別の第２方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第１端の導電性結合に基づいて、前記所与の第２方向超伝導ラッチを活性化することに応答して前記別の第２方向超伝導ラッチを活性化することを含む、請求項１２に記載の方法。
【請求項１４】
前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させることをさらに備える請求項１０に記載の方法。
【請求項１５】
前記第１活性化信号を供給することは、前記双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第１端とを相互接続する第１インダクタを通過し、前記双方向電流負荷を前記第２方向に通過し、さらに前記第２方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含み、
前記第２活性化信号を供給することは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第２端とを相互接続する第２インダクタを通過し、前記双方向電流負荷を前記第１方向に通過し、さらに前記第１方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含む、請求項１０に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
以上の説明は本発明の例である。当然のことながら、本発明を説明する目的のために構成要素または方法の考えられるあらゆる組み合わせを説明することは不可能であるが、当業者は、本発明のさらなる多くの組み合わせおよび置換が可能であることを認識し得る。したがって、本発明は、添付の特許請求の範囲内に含まれるすべてのそのような代替形態、変更形態、および変形形態を包含することが意図されている。さらに、開示または請求項が「１つの〜」、「第１の〜」、または「別の〜」という要素を列挙するかまたはそれらの同等物を列挙する場合、１つまたは２つ以上のそのような要素を含むと解釈されるべきであり、２つ以上のそのような要素を必須とするものでも、２つ以上のそのような要素を除外するものでもない。本明細書で使用される「含む」という用語は、含むがそれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
本開示に含まれる技術的思想を以下に記載する。
（付記１）
超伝導双方向電流ドライバであって、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を備え、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向電流ドライバ。
（付記２）
前記第１方向超伝導ラッチおよび前記第２方向超伝導ラッチはそれぞれ、活性化コントローラから供給される対応する第１活性化信号および第２活性化信号に応答して活性化され少なくとも１つのジョセフソン接合のトリガに応答して前記第１方向超伝導ラッチまたは前記第２方向超伝導ラッチを電圧状態に設定するように構成された磁束量子デバイスとして構成されている、付記１に記載の超伝導双方向電流ドライバ。
（付記３）
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、付記１に記載の超伝導双方向電流ドライバ。
（付記４）
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、付記３に記載の超伝導双方向電流ドライバ。
（付記５）
前記電流源と前記低電圧レールとを相互接続するシャント電流経路をさらに備え、前記シャント電流経路は、少なくとも前記所与の第１および第２方向超伝導ラッチの同時活性化に応答して前記入力電流の電流経路を提供するように構成されている、付記３に記載の超伝導双方向電流ドライバ。
（付記６）
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、付記３に記載の超伝導双方向電流ドライバ。
（付記７）
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記双方向電流負荷の第１端と低電圧レールとの間に結合され、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合され、前記超伝導双方向電流ドライバはさらに、
電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を備える、付記１に記載の超伝導双方向電流ドライバ。
（付記８）
前記電流源は、ストレージインダクタにおいて前記入力電流を生じさせるように構成された磁束シャトルループ電流源として構成され、前記ストレージインダクタは、前記超伝導双方向電流ドライバに前記入力電流を供給するように構成されている、付記１に記載の超伝導双方向電流ドライバ。
（付記９）
付記１に記載の超伝導双方向電流ドライバを備えたメモリ書き込みドライバであって、前記双方向電流負荷は、メモリアレイの行と列のうちの少なくとも一方に誘導的に結合される双方向誘導電流負荷として構成されており、前記双方向誘導電流負荷は、前記入力電流が前記双方向誘導電流負荷に第１方向に供給されることに基づいて前記第１方向に書き込み電流を供給して第１メモリ状態を書き込むとともに、前記入力電流が前記第１方向とは反対の第２方向に前記双方向誘導電流負荷に供給されることに基づいて前記第２方向に前記書き込み電流を書き込み線に供給して第２メモリ状態を書き込むように構成されている、メモリ書き込みドライバ。
（付記１０）
双方向電流負荷に第１方向または第２方向に超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
第２活性化信号を対応する第２方向超伝導ラッチに供給して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
を備える方法。
（付記１１）
前記第１活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第１方向超伝導ラッチに前記第１活性化信号を供給して当該第１方向超伝導ラッチを電圧状態に設定することを含み、前記第２活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第２方向超伝導ラッチに前記第２活性化信号を供給して当該第２方向超伝導ラッチを前記電圧状態に設定することを含む、付記１０に記載の方法。
（付記１２）
前記第１活性化信号を供給することは、前記電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチを活性化することを含み、前記第２活性化信号を供給することは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチを活性化することを含む、付記１０に記載の方法。
（付記１３）
前記別の第１方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第２端の導電性結合に基づいて、前記所与の第１方向超伝導ラッチを活性化することに応答して前記別の第１方向超伝導ラッチを活性化することを含み、前記別の第２方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第１端の導電性結合に基づいて、前記所与の第２方向超伝導ラッチを活性化することに応答して前記別の第２方向超伝導ラッチを活性化することを含む、付記１２に記載の方法。
（付記１４）
前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させることをさらに備える付記１０に記載の方法。
（付記１５）
前記第１活性化信号を供給することは、前記双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第１端とを相互接続する第１インダクタを通過し、前記双方向電流負荷を前記第２方向に通過し、さらに前記第２方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含み、
前記第２活性化信号を供給することは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第２端とを相互接続する第２インダクタを通過し、前記双方向電流負荷を前記第１方向に通過し、さらに前記第１方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含む、付記１０に記載の方法。
（付記１６）
超伝導双方向メモリ書き込み電流ドライバであって、
入力電流を生成するように構成された電流源と、
メモリアレイの行と列のうちの少なくとも一方に関連付けられた書き込み線であって、前記入力電流が前記書き込み線に第１方向に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第１メモリ状態を書き込み、前記入力電流が前記第１方向とは反対の第２方向に前記書き込み線に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第２メモリ状態を書き込むように構成された前記書き込み線と、
超伝導双方向電流ドライバと、を備え、前記超伝導双方向電流ドライバは、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を含み、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに前記書き込み線を前記第１方向に通過する前記入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記書き込み線を前記第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向メモリ書き込み電流ドライバ。
（付記１７）
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記電流源と双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、付記１６に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記１８）
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向誘導電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向誘導電流負荷に供給される電流状態から、前記双方向誘導電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、付記１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記１９）
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、付記１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記２０）
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを含み、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを含み、前記超伝導双方向電流ドライバはさらに、
前記電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を含む、付記１６に記載の超伝導双方向メモリ書き込み電流ドライバ。