【事件の表示】
　特願２０１２−５１６２２７「コンパクトな演算処理要素を用いたプロセッシング」拒絶査定不服審判事件〔平成２２年１２月２３日国際公開、ＷＯ２０１０／１４８０５４、平成２４年１２月　６日国内公表、特表２０１２−５３０９６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．　手続きの経緯・本願発明
　本願は、平成２２年６月１６日（優先権主張、２００９年６月１９日、米国、２０１０年６月１５日、米国）を国際出願日とする出願であって、平成２５年１１月２８日付けで拒絶査定がなされ、それに対して、平成２６年４月３日付けで拒絶査定に対する審判請求がなされるとともに手続補正され、当審において平成２７年４月２１日付けで拒絶理由が通知されたところ、同年１０月２６日付けで意見書及び手続補正書が提出されたものであり、その請求項１に係る発明は、平成２７年１０月２６日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。（以下、「本願発明」という。）
　
「【請求項１】
　少なくとも１つの第１の低精度ハイ・ダイナミック・レンジ（LPHDR）演算実行ユニットであって、第２の数値を表す第１の出力信号を生み出すために、第１の数値を表す第１の入力信号に対して第１の処理を実行するように構成されており、
　第１の処理への許容できる有効な入力のダイナミック・レンジは、少なくとも１／６５，０００から６５，０００までの幅を有し、第１の処理への前記許容できる有効な入力のＸ％の入力に関して、
　第１の処理への前記許容できる有効な入力のＸ％の入力から選択された各特定の入力について繰り返し実行される１の処理において、その特定の入力に対する第１の処理を実行するLPHDR演算実行ユニットの第１の出力信号によって表される数値の統計学的平均が、その同じ特定の入力の数値に対する第１の処理の正確な数学的計算の結果よりＹ％だけ異なり、ここで、Ｘは少なくとも５であり、Ｙは少なくとも０．０５であるLPHDR演算実行ユニットを備えることを特徴とするデバイス。」
　
２．刊行物・引用発明
　当審における、平成２７年４月２１日付けで通知した拒絶の理由に引用された特開２００８−１５８８２２号公報（以下、「刊行物」という。）には、図とともに次の記載がある。
「【背景技術】
【０００２】
　半導体製造プロセスの進歩にともなう微細化により、例えば、半導体に用いる配線幅の縮小化も進んでいる。その結果、半導体の高集積化が進む一方で、回路の誤作動の確率も増加している。
【０００３】
　特に、大規模な科学技術計算を行うスーパーコンピュータでは、多数の浮動小数点演算器が用いられ、アルファ線や宇宙線起因の中性子の衝突により浮動小数点演算器の一つで誤動作が発生し計算結果が誤る危険性が増加する。
【０００４】
　例えば、浮動小数点演算器１個の故障率を１０ＦＩＴ（Ｆａｉｌｕｒｅ　Ｉｎ　Ｔｉｍｅ：１億時間に１回の故障が発生する率）としても、１００万個の浮動小数点演算器を用いるスーパーコンピュータでは、１００時間に１回の頻度で、いずれかの浮動小数点演算器にエラーが発生することになる。
【０００５】
　浮動小数点演算器のエラーを検出する方法としては、２つの同一の演算器を並列に動作させ、両者の結果を比較する方法がある。しかし、通常の２倍の演算器や比較回路が必要となるので回路量が大幅に増加してしまい、多数の浮動小数点演算器を必要とするスーパーコンピュータにとっては負担が大きくなってしまう。
【０００６】
　また、加算器ではパリティ予測、乗算器ではＭｏｄｕｌｏ　３剰余チェックを行うなどの方法により、浮動小数点演算器の主要部分のエラーを検出することもできる。しかし、パリティチェックでは偶数個の出力ビットが誤るエラーは検出できない。また、Ｍｏｄｕｌｏ　３剰余チェックでは同一の剰余となるエラーは検出できない。さらに、これらのチェックを行うためには演算器自体の２０％を超える量の回路をエラー検出のために追加しなくてはならない。
・・・中略・・・
【発明の開示】
【発明が解決しようとする課題】
【０００８】
　以上に説明したように、なるべく少ない回路量で、浮動小数点演算で問題となるエラーを高い確率で検出を行なう演算回路及び計算機システムが望まれており、さらに、エラーが検出された場合には，その演算命令を再度実行することにより中性子の衝突などに起因する間欠エラーを訂正できる演算回路及び計算機システムが望まれている。
【０００９】
　
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出することである。
　　　
「【課題を解決するための手段】
【００１０】
　
上記課題を解決するために、本発明に係る浮動小数点演算回路は、浮動小数点形式で表現された演算オペランドを入力し、該浮動小数点形式における仮数部に第１のデータ幅を有する第１の演算結果を出力する第１の演算器と、前記演算オペランドを入力し、前記浮動小数点形式における仮数部に前記第１のデータ幅よりも小さい第２のデータ幅を有する第２の演算結果を出力する第２の演算器と、前記第１の演算結果と前記第２の演算結果の仮数部について、それぞれの所定ビットから前記第２のデータ幅について比較を行う比較回路と、を有する。
【００１１】
　本発明によると、比較回路が第１の演算結果と第２の演算結果の仮数部について、それぞれの所定ビットから第２のデータ幅について比較を行うので、比較の結果に応じて第１の演算結果が正しいか否かを判定することが可能となる。
【００１２】
　
また、第２の演算器は、記浮動小数点形式における仮数部に第１のデータ幅よりも小さい第２のデータ幅を有する第２の演算結果を出力する演算器なので、より少ない回路量で第１の演算結果が正しいか否かを判定することが可能となる。
【００１３】
　さらに、第２の演算結果は、第１のデータ幅よりも小さい第２のデータ幅を有するので、第１の演算結果と第２の演算結果とで一定以上に大きい誤差がある場合には比較の結果から確実に検出することが可能となる。
【発明の効果】
【００１４】
　以上に説明したように、本発明によると、より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出することが可能となる。」
　　　
「【００５５】
　（第２の実施例）
　図７は、本発明の第２の実施例に係る第１の演算器１０１の具体的な構成例を示す図である。
【００５６】
　
図７に示す第１の演算器１０１は、仮数部Ｆ１とＦ２の積を求める乗算器７０１と、丸め処理を行う丸め処理器２１２と、指数部Ｅ１とＥ２の和から指数部を算出する加算器７０２と、符号部Ｓ１とＳ２の排他的論理和から符号部を算出する排他的論理和演算器７０３と、を備える倍精度浮動小数点乗算器である。
【００５７】
　
乗算器７０１は、２つの演算オペランドの仮数部（５２ビット）に最上位の”１”を復元し、５３ビット幅のデータの掛け算を行う。また、加算器７０２は、２つの演算オペランドの指数部の足し算を行う。排他的論理和演算器７０３は、２つの演算オペランドの符号部の排他的論理和を求める。
【００５８】
　乗算器７０１による乗算結果は、丸め処理器２１２でＩＥＥＥ規格にしたがった丸め処理が行われる。その結果、桁上がりが発生した場合には、加算器７０４で補正が行われる。
【００５９】
　
以上の処理によって、第１の演算オペランドと第２の演算オペランドとの乗算結果（符号部ＳＩＧＮ、指数部ＥＸＰ、仮数部ＦＲＡＣ）が求められる。また、本実施例では、排他的論理和演算器７０３、加算器７０２および乗算器７０１の出力値を、それぞれ第１の符号部、第１の指数部および第１の仮数部として使用する。
【００６０】
　図８は、本発明の第２の実施例に係る第２の演算器１０２及び比較回路１０３の具体的な構成例を示す図である。
　
なお、第１の実施例と同様に、第２の演算器１０２には、第１及び第２の演算オペランドが入力されるが、仮数部は上位４ビットのみを使用する。図８の説明では、符号部Ｓ１（１ビット幅）と指数部Ｅ１（１１ビット幅）と仮数部ｆ１（４ビット幅）とで構成される第１の演算オペランドと、符号部Ｓ２（１ビット幅）と指数部Ｅ２（１１ビット幅）と仮数部ｆ２（４ビット幅）とで構成される第２の演算オペランドを入力データとする。
【００６１】
　
図８に示す第２の演算器１０２は、仮数部ｆ１とｆ２の積を求める乗算器８０１と、指数部Ｅ１とＥ２の和から第２の指数部を算出する加算器７０２と、符号部Ｓ１とＳ２の排他的論理和から第１の符号部を算出する排他的論理和演算器８０４と、を備える倍精度浮動小数点乗算器である。
【００６２】
　乗算器８０１は、例えば、４＋１（第２の仮数部のビット幅＋１）ビットの掛け算を行う乗算器である。乗算器８０１は、２つの演算オペランドの仮数部（４ビット）に最上位の”１”を復元し、５ビット幅のデータの掛け算を行う。
【００６３】
　
加算器７０２は、２つの演算オペランドの指数部と（−１０２３）の足し算を行う。排他的論理和演算器８０４は、２つの演算オペランドの符号部と第１の符号部との排他的論理和を求める。
【００６４】
　
以上の処理によって、第１の演算オペランドと第２の演算オペランドとの乗算処理が行われ、第２の演算結果が算出される。本実施例では、排他的論理和演算器８０４、加算器７０２および乗算器８０１の出力値を、それぞれ第２の符号部、第２の指数部および第２の仮数部として使用する。
【００６５】
　図８に示す比較回路１０３は、第１の仮数部と第２の仮数部とを比較して誤差が一定範囲（２ＬＳＢの誤差の範囲）内か否かを判定する略一致検出器８０２と、第１の指数部と第２の指数部とを比較して不一致を検出する不一致検出器８０３と、第１の符号部と第２の符号部とを比較して不一致を検出する不一致検出器８０４と、略一致検出器８０２、不一致検出器８０３及び８０４の出力結果について論理和を求めてエラーを検出する論理和演算器８０５と、を備える。なお、第２の演算器１０２で使用する排他的論理和演算器８０４は、比較回路１０３で使用する不一致検出器８０４と共有しているが、別々に構成してもよい。
【００６６】
　
第１の仮数部と第２の仮数部は、略一致検出器８０２に入力される。略一致検出器８０２は、第１の仮数部と第２の仮数部との誤差が一定範囲（２ＬＳＢの誤差の範囲）内にあるか否かを判定する。
【００６７】
　
ここで、例えば、第１の演算オペランドａと第２の演算オペランドｂとにそれぞれ誤差（Δa、Δｂ）が含まれる場合の乗算は、下記の式を計算することになる。
　ａ＊（１−Δａ）＊ｂ＊（１−Δｂ）　＝　ａ＊ｂ＊（１−Δａ−Δｂ＋Δａ＊Δｂ）
　今、第１及び第２の仮数部が４ビットであるとすると、Δａ、Δｂは１／３２より小さい値となる。しかし、乗算結果の誤差（Δａ＋Δｂ−Δａ＊Δｂ）は、１／１６より小さい値となるが加算結果の誤差のように１／３２より小さい値とならない。
【００６８】
　第１の指数部と第２の指数部は、不一致検出器８０３に入力される。不一致検出器８０３は、ビットごとに排他的論理和をとり，それらに対して論理和演算を行うことによって両指数部の一致・不一致を判定する。第１の符号部と第１及び第２の演算オペランドの符号部Ｓ１、Ｓ２は、排他的論理和演算器８０４に入力され、排他的論理和が求められる。
【００６９】
　論理和演算器８０５は、略一致検出器８０２、不一致検出器８０３及び８０４の論理和をとる。したがって、例えば、略一致検出器８０２、不一致検出器８０３及び８０４がそれぞれ不一致を検出した場合に１を出力すると、論理和演算器３０７は、略一致検出器３０４、不一致検出器３０５及び３０６の少なくとも１つ以上が不一致を検出した場合に１を出力する。その結果、第１の演算結果と第２の演算結果との不一致、すなわち、第１の演算器１０１のエラーを検出することができる。
【００７０】
　第一の演算器と第二の演算器で符号と指数の計算回路は同じ規模の回路を二組必要とするが，次に述べるように，第二の演算器の仮数部の回路量は大幅に少なくなる。
　一般に、加算器やシフタの回路量は、ビット幅をＮとすると、およそ
・・・中略・・・
【００７２】
に比例する。したがって、例えば、５２ビットの加算器２０１や右シフタ２０４と比べて、５ビットの加算器３０１や右シフタ３０２に必要な回路量は約１／２０である。
　したがって、第１の実施例においては、仮数部が５２ビットの場合は、浮動小数点演算回路１００全体の１０％以下の回路量で第２の演算器１０２及び比較回路１０３を実現することができる。
【００７３】
　また、乗算器の回路量はおよそＮの２乗に比例する。したがって、例えば、５３ビットの乗算器７０１に比べて、５ビットの乗算器８０１は１／１００程度の回路量で実現することができる。
【００７４】
　したがって、第２の実施例においては、浮動小数点演算回路１００全体の２〜３％の回路量で第２の演算器１０２及び比較回路１０３を実現することができる。
　なお、仮数部は省略された１．０を補うと１．０以上２．０未満である。そこで、仮数部の値を１．０とみなして第１及び第２の符号部と第１及び第２の指数部についてのみ比較を行うようにすれば、エラーを検出する精度は低下するが、例えば、加算器３０１や乗算器８０１が不要となるため必要となるハードウェアを更に減少させることができる。
【００７５】
　
図９は、本実施例を反復集束計算に適応した場合の例を説明する図である。
　図９に示すグラフは、２次方程式：Ｙ＝Ｘ＊Ｘ−３＊Ｘ＋２のグラフである。以下、反復収束計算であるＮｅｗｔｏｎ　Ｌａｐｓｏｎ法を用いてこの２次元方程式の解を求める場合について説明する。
【００７６】
　
２次方程式Ｙ（Ｘ）＝Ｘ＊Ｘ−３＊Ｘ＋２は、Ｘ＝１とＸ＝２でＹ＝０となるが、これをＸ＝０からスタートしてＸ＝１の解を求めることを考える。
　ｄＹ／ｄＸ＝２＊Ｘ−３であるので、Ｘ＝０におけるＹの傾きＹ’（０）＝−３、Ｙ（０）＝２となる。この時、Ｘ＝Ｘ−Ｙ（０）／Ｙ’（０）から次のＸの値を求めるとＸ＝２／３となる。同様に、Ｘ＝２／３における傾きＹ’（２／３）＝−５／３、Ｙ（２／３）＝４／９となる。次のＸの値はＸ＝１４／１５となるので、同様に、Ｙ’（１４／１５）＝−１７／１５、Ｙ（１４／１５）＝１６／２２５となる。その次のＸの値はＸ＝２５４／２５５となる。この時、正しい解Ｘ＝１との誤差は、０．４％程度に減少する。
【００７７】
　以上の計算から明らかなように、ＹやＹ’またはＸの補正量の計算に計算エラーが生じて次のＸに誤差が生じたとしても、Ｘが１．５未満に留まる限り反復を繰返すとＸ＝１．０に収束することになる。
【００７８】
　なお、計算エラーで誤差が生じて解の値から遠ざかってしまうと反復回数が増加し計算時間が余計かかることになるが、上述した中性子などによるエラーの発生頻度は低いので全体の計算時間に与える影響は無視できる程度である。
【００７９】
　一方、計算エラーによる誤差が大きく、Ｘが１．５より大きくなってしまうと以降の反復でＸの値は２．０に収束することになる。これもＸ＊Ｘ−３＊Ｘ＋２＝０の解であるので、この２次方程式の解としては正しいが、実際の反復収束計算では、中間での計算誤差が大きいと、意図しない点に収束してしまったり、高次のカーブでは収束点が見つからず発散してしまう場合がある。」
　上記下線部の記載及び図７、図８から、第２の実施例に関して、刊行物には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「符号部Ｓ１（１ビット幅）と指数部Ｅ１（１１ビット幅）と仮数部ｆ１（４ビット幅）とで構成される第１の演算オペランドと、符号部Ｓ２（１ビット幅）と指数部Ｅ２（１１ビット幅）と仮数部ｆ２（４ビット幅）とで構成される第２の演算オペランドを入力データとし、仮数部ｆ１とｆ２の積を求める乗算器８０１と、指数部Ｅ１とＥ２の和から第２の指数部を算出する加算器７０２と、符号部Ｓ１とＳ２の排他的論理和から第１の符号部を算出する排他的論理和演算器８０４とを備え、第１の演算オペランドと第２の演算オペランドとの乗算処理が行われ、第２の演算結果が算出される第２の演算器１０２と、
　第１の演算オペランドと第２の演算オペランドの仮数部が５２ビットであり（符号部と指数部は第２の演算器と同じ）、第１の演算オペランドと第２の演算オペランドとの乗算処理が行われ、第１の演算結果が算出される第１の演算器１０１と、
　前記第１の演算結果と前記第２の演算結果の仮数部について、それぞれの所定ビットから前記第２のデータ幅について比較を行う比較回路８０２を備える、
　浮動小数点演算回路１００。」
３．対比
　本願発明と引用発明とを対比する。
（ア）引用発明の「第２の演算器」において、「第１の演算オペランドと第２の演算オペランド」は、「入力データ」であるから、本願発明の「第１の数値を表す第１の入力信号」に相当する。
（イ）引用発明の「第２の演算器」における「第１の演算オペランドと第２の演算オペランドとの乗算処理」は、本願発明の「第１の数値を表す第１の入力信号に対して」実行する「第１の処理」に相当し、引用発明の「第２の演算結果」は、本願発明の「第２の数値を表す第１の出力信号」に相当する。
（ウ）引用発明の「第１の演算オペランドと第２の演算オペランドとの乗算処理が行われ、第２の演算結果が算出される」「第２の演算器」は、本願発明の「第２の数値を表す第１の出力信号を生み出すために、第１の数値を表す第１の入力信号に対して第１の処理を実行するように構成されて」いる「第１の」「演算実行ユニット」に相当する。
（エ）引用発明の「第２の演算器」は、「仮数部ｆ１とｆ２の積を求める乗算器８０１と、指数部Ｅ１とＥ２の和から第２の指数部を算出する加算器７０２」を備えており、「仮数部ｆ１とｆ２の積を求める乗算器８０１」は、４ビット幅のデータの乗算を行って仮数部ｆ１とｆ２の積を求めており、「指数部Ｅ１とＥ２の和から第２の指数部を算出する加算器７０２」は、１１ビット幅のデータの加算を行って第２の指数部を算出することにより、第１の演算オペランドと第２の演算オペランドとの乗算処理を行うものであるから、３２ビットの浮動小数点演算器（符号部１ビット、指数部８ビット、仮数部２３ビット）と比較しても低精度かつハイ・ダイナミック・レンジであることは明らかであるから、本願発明の「低精度ハイ・ダイナミック・レンジ（ＬＰＨＤＲ）演算器」に相当するといい得るものである。
（オ）引用発明の「浮動小数点演算回路１００」は、「第２の演算器」を備えるから、本願発明の「デバイス」に相当するといい得るものである。
　そうすると、本願発明と引用発明とは、
「少なくとも１つの第１の低精度ハイ・ダイナミック・レンジ（LPHDR）演算実行ユニットであって、第２の数値を表す第１の出力信号を生み出すために、第１の数値を表す第１の入力信号に対して第１の処理を実行するように構成されている、LPHDR演算実行ユニットを備えることを特徴とするデバイス。」
で一致するものであり、次の点で相違している。
　　
＜相違点１＞
　本願発明は、「第１の処理への許容できる有効な入力のダイナミック・レンジは、少なくとも１／６５，０００から６５，０００までの幅を有し」ているのに対し、引用発明の「第１の演算オペランドと第２の演算オペランド」は、そのようなダイナッミックレンジの幅の数値が特定されていない点。
＜相違点２＞
　本願発明の「LPHDR演算実行ユニット」は、「第１の処理への前記許容できる有効な入力のＸ％の入力に関して、第１の処理への前記許容できる有効な入力のＸ％の入力から選択された各特定の入力について繰り返し実行される１の処理において、その特定の入力に対する第１の処理を実行するLPHDR演算実行ユニットの第１の出力信号によって表される数値の統計学的平均が、その同じ特定の入力の数値に対する第１の処理の正確な数学的計算の結果よりＹ％だけ異なり、ここで、Ｘは少なくとも５であり、Ｙは少なくとも０．０５である」としているのに対し、引用発明は、そのような特定はされていない点。
４．判断
　上記相違点について検討する。
＜相違点１＞について
　引用発明の「第１の演算オペランド」は、「符号部Ｓ１（１ビット幅）と指数部Ｅ１（１１ビット幅）と仮数部ｆ１（４ビット幅）とで構成され」、「第２の演算オペランド」は、「符号部Ｓ２（１ビット幅）と指数部Ｅ２（１１ビット幅）と仮数部ｆ２（４ビット幅）とで構成され」ている浮動小数点数であるから、そのダイナミックレンジは、「１／６５，０００から６５、０００まで」より広い幅を有することは明らかであるから、この点は、実質的な相違点ではない。
＜相違点２＞について
　引用発明において、必要とされる精度により入力の仮数部のビット数を決定し、本願発明の同様の精度を有する構成とすること、つまり、有効な入力の少なくとも５％から選択された特定の入力について繰り返し実行される演算を行った結果の出力の数値の統計学的平均が、その同じ特定の入力値に対する上記演算の正確な数学的計算の結果よりも少なくとも０．０５％だけ異なる構成とすることは、下記（ア）〜（ウ）を考慮すれば当業者が適宜なし得る程度のことである。
（ア）刊行物の段落【００６７】に「ここで、例えば、第１の演算オペランドａと第２の演算オペランドｂとにそれぞれ誤差（Δa、Δｂ）が含まれる場合の乗算は、下記の式を計算することになる。
ａ＊（１−Δａ）＊ｂ＊（１−Δｂ）＝ａ＊ｂ＊（１−Δａ−Δｂ＋Δａ＊Δｂ）
今、第１及び第２の仮数部が４ビットであるとすると、Δａ、Δｂは１／３２より小さい値となる。しかし、乗算結果の誤差（Δａ＋Δｂ−Δａ＊Δｂ）は、１／１６より小さい値となるが加算結果の誤差のように１／３２（当審注：誤差１／３２は約３．１％である。）より小さい値とならない。そこで、本実施例に係る略一致検出器８０２では、２ＬＳＢの誤差を許容する比較を行う略一致検出器を使用する。なお、具体的な構成例は、図５及び図６で説明したので省略する。」と記載されているように、引用発明の「第２の演算器１０２」における演算の誤差は、仮数部のビット数と演算の種類によって決まるものであり、かつ、引用発明の「第２の演算器１０２」は、多くの数値計算に利用されている単精度や倍精度浮動小数点演算より低い演算精度であることは明らかである。
（イ）刊行物段落【００７６】には、引用発明の浮動小数点演算回路を反復収束計算に適応した場合、正しい解との誤差は、０．４％程度に減少する例が記載されており、引用発明においても特定の入力について繰り返し実行される演算を行った結果の出力の数値が、正確な数学的計算の結果よりも少なくとも０．０５％だけ異なる場合は当然にあり得る。
（ウ）本願発明における「Ｘは少なくとも５％」、「Ｙは少なくとも０．０５％」という数値は臨界的意義を有するものではない。（本願明細書段落【０１４０】〜【０１４２】の記載によれば、「「低精度のハイ・ダイナミック・レンジ」の演算要素の精度の程度は、個々の実施内容によって変化する」、「実行する演算の種類によって異なる」と記載され、種々のＸの％、Ｙの％が例示されているが、「Ｘは少なくとも５％」、「Ｙは少なくとも０．０５％」という数値範囲の内と外とで効果に顕著な差異がある旨の記載はない。）
　したがって、本願発明は、引用発明に基づいて当業者が容易になし得たものである。
　そして、本願発明の作用効果も、引用発明から、当業者であれば予想できる範囲内のものである。
　
５．請求人の主張
　請求人は、平成２７年１０月２６付け意見書において、
「引用文献１が開示する発明の解決課題は、「より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出すること」である（明細書段落【０００９】参照）。
　・・・中略・・・
 一方、本願発明は、コンピュータ・プロセッサーあるいはその他のデバイスに係るものであって、演算処理を実行するために低精度ハイ・ダイナミック・レンジ（LPHDR）の処理要素を使用することにより（明細書段落【００３２】参照）、特定のアプリケーションにおいて顕著な実際的な利点を提供することを課題とするものである（明細書段落【００３６】参照）。
 本発明は、「最新のデジタル演算システムは、高精度演算を提供することができるが、この高精度のためにコスト高になる。低精度の乗算を実行するためには、わずかな数のトランジスターしか必要としていないにもかかわらず、最新の倍精度浮動小数点乗算器は、１００万オーダーのトランジスターを必要とする。最新のアプリケーションは高精度処理を必要としている、ということが当業者の間では広く信じられているにもかかわらず、実際には、ある種の有用なアルゴリズムはもっと低精度であっても適切に機能する。」（明細書段落【００３７】参照）という事実に基づき着想されたものである。
 このような着想に基づき、入力の少なくとも５％から選択された特定の入力対して演算を行った結果の平均が、正確な数学的計算の結果よりも少なくとも０．０５％だけ異なることを構成とし、敢えて低精度の演算を実行させるようにしたことにより、本願発明では、「トランジスターを効率的に使用（言い換えれば、トランジスターの数を劇的に減少させること）するようになっている。その結果、従来のコンピュータに比較して、スピード、消費電力、及び／又はコストを向上させている。」（明細書段落【００３７】参照）という顕著な効果を実現している。
 なお、本明細書には、顕著な効果を発揮することを実証した実務的なアプリケーションとして、「最近傍探索」（明細書段落【００８８】参照）、「距離の重みづけスコアリング」（明細書段落【０１１３】参照）、「画像の動きに起因するぼやけの除去」（明細書段落【０１１８】参照）が例示されている。
 以上まとめると、本願発明の課題と、引用文献１および２が開示する発明の課題は全く異なったものであり、本願発明の独立請求項（請求項１、９、１２、および２０）において限定された数値範囲内の演算ユニットを使用することについても、引用文献１および２には開示されておらず、その示唆もない。
　更に、本願発明の効果は、「トランジスターを効率的に使用する（言い換えれば、トランジスターの数を劇的に減少させる）結果、従来のコンピュータに比較して、スピード、消費電力、及び／又はコストを向上させる」という、引用文献１および２に開示する発明の効果とは異質であって、際立って優れた効果を有するものである。
 
　したがって、本願の独立請求項(請求項１、９、１２、および２０)およびこれら独立請求項に従属する残りの請求項は、当業者が容易に発明できたものではなく、特許法第２９条第２項の規定に抵触するものではないと思料する。」
と主張している。
　
　しかしながら、上記請求人の主張は、次の理由で採用できない、。
（ア）「本願発明の課題と、引用文献１および２が開示する発明の課題は全く異なったものである」と主張しているが、引用文献１（刊行物）の発明の課題である「より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出すること」は、エラー検出という特定のアプリケーションにおいて、低精度な第２の演算回路を使用することにより、顕著な実際的な利点を提供するものであるから、本願発明の課題と全く異なったものではない。
（イ）「本願発明の独立請求項（請求項１、９、１２、および２０）において限定された数値範囲内の演算ユニットを使用することについても、引用文献１および２には開示されておらず、その示唆もない。」との主張については、上記「２．判断」で記載したとおりである。
（ウ）本願発明の効果に関する主張については、引用発明においても、回路量が減少する結果、本願発明と同様の効果が得られると考えられ、本願発明の効果を引用発明の効果と異質で際立ったものということはできない。
６．むすび
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。