【手続補正書】
【提出日】令和2年2月13日(2020.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プロセッサベースシステムであって、
データ記憶領域および誤り防止領域をそれぞれが提供する複数のキャッシュエントリを備える、高帯域幅メモリの一部であるダイナミックランダムアクセスメモリ(DRAM)キャッシュと、
前記プロセッサベースシステムのコンピュートダイの上に配置され、前記DRAMキャッシュに通信可能に結合されたDRAMキャッシュ管理回路と
を備え、
ライトスルーモードにおいて、前記DRAMキャッシュ管理回路は、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちのキャッシュエントリの前記データ記憶領域にキャッシュされるべきデータをさらにシステムメモリDRAMに書き込み、
前記キャッシュエントリの前記誤り防止領域に誤り訂正コード(ECC)を書き込むことなく、前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリのタグおよび誤り検出コード(EDC)を書き込む
ように構成される、プロセッサベースシステム。
【請求項２】
前記ライトスルーモードにおいて、前記DRAMキャッシュ管理回路は、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリを読み取り、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すかどうかを判断し、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すとの判断に応答して、前記システムメモリDRAMから前記キャッシュエントリに対応するメモリラインを読み取る
ようにさらに構成される、請求項1に記載のプロセッサベースシステム。
【請求項３】
前記DRAMキャッシュ管理回路は、前記DRAMキャッシュの前記複数のキャッシュエントリに対応する複数のダーティインジケータを備え、
ライトバックモードにおいて、前記DRAMキャッシュ管理回路は、
キャッシュされるべき前記データが変更されているかどうかを判断し、
キャッシュされるべき前記データが変更されているとの判断に応答して、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリの前記データ記憶領域にキャッシュされるべき前記データを書き込み、
前記キャッシュエントリのタグ記憶領域に前記キャッシュエントリの前記タグを書き込み、
前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリのECCを書き込み、
前記キャッシュエントリが変更されたデータを含むことを示すように、前記キャッシュエントリに対応する前記複数のダーティインジケータのうちのダーティインジケータを設定し、
キャッシュされるべき前記データが変更されていないとの判断に応答して、
前記キャッシュエントリが変更されていないデータを含むことを示すように、前記キャッシュエントリに対応する前記複数のダーティインジケータのうちのダーティインジケータを設定する
ようにさらに構成され、
前記DRAMキャッシュ管理回路は、キャッシュされるべき前記データが変更されていないとの判断にさらに応答して、前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリの前記データ記憶領域にキャッシュされるべき前記データを書き込み、前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリの前記タグおよび前記EDCを書き込むように構成される、請求項1に記載のプロセッサベースシステム。
【請求項４】
前記ライトバックモードにおいて、前記DRAMキャッシュ管理回路は、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリを読み取り、
前記キャッシュエントリに対応する前記複数のダーティインジケータのうちの前記ダーティインジケータに基づいて、前記キャッシュエントリが変更されたデータを含むかどうかを判断し、
前記キャッシュエントリが変更されたデータを含むとの判断に応答して、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記ECCがデータ誤りを示すかどうかを判断し、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記ECCがデータ誤りを示すとの判断に応答して、
前記データ誤りが訂正可能であるかどうかを判断し、
前記データ誤りが訂正可能であるとの判断に応答して、前記ECCに基づいて前記データ誤りを訂正し、
前記データ誤りが訂正可能ではないとの判断に応答して、訂正不可能な誤りが発生したことを示すために中断を引き起こし、
前記キャッシュエントリが変更されたデータを含まないとの判断に応答して、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すかどうかを判断し、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すとの判断に応答して、前記システムメモリDRAMから前記キャッシュエントリに対応するメモリラインを読み取る
ようにさらに構成される、請求項3に記載のプロセッサベースシステム。
【請求項５】
前記DRAMキャッシュ管理回路は、リードソロモンコードとして前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリの前記ECCを書き込むように構成され、
前記DRAMキャッシュ管理回路は、前記キャッシュエントリの前記誤り防止領域が前記キャッシュエントリの前記EDCを含むか、または前記ECCを含むかを示す誤りコードインジケータを前記キャッシュエントリの前記誤り防止領域に書き込むようにさらに構成される、請求項3に記載のプロセッサベースシステム。
【請求項６】
集積回路(IC)に統合された、請求項1に記載のプロセッサベースシステム。
【請求項７】
セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、スマートフォン、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、および自動車からなる群から選択されたデバイスに統合された、請求項1に記載のプロセッサベースシステム。
【請求項８】
ダイナミックランダムアクセスメモリ(DRAM)キャッシュにおけるDRAMキャッシュタグの空間効率的記憶を実現するための方法であって、ライトスルーモードにおいて、
DRAMキャッシュ管理回路によって、高帯域幅メモリの一部であるDRAMキャッシュの複数のキャッシュエントリのうちのキャッシュエントリのデータ記憶領域にキャッシュされるべきデータをさらにシステムメモリDRAMに書き込むステップと、
前記キャッシュエントリの誤り防止領域に誤り訂正コード(ECC)を書き込むことなく、前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリのタグおよび誤り検出コード(EDC)を書き込むステップと
を含む方法。
【請求項９】
前記ライトスルーモードにおいて、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリを読み取るステップと、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すかどうかを判断するステップと、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すとの判断に応答して、前記システムメモリDRAMから前記キャッシュエントリに対応するメモリラインを読み取るステップと
をさらに含む、請求項8に記載の方法。
【請求項１０】
前記DRAMキャッシュ管理回路は、ライトバックモードで動作するように構成されるとき、
キャッシュされるべき前記データが変更されているかどうかを判断するステップと、
キャッシュされるべき前記データが変更されているとの判断に応答して、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリの前記データ記憶領域にキャッシュされるべき前記データを書き込むステップと、
前記キャッシュエントリのタグ記憶領域に前記キャッシュエントリの前記タグを書き込むステップと、
前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリのECCを書き込むステップと、
前記キャッシュエントリが変更されたデータを含むことを示すように、前記DRAMキャッシュ管理回路の複数のダーティインジケータのうちの前記キャッシュエントリに対応するダーティインジケータを設定するステップと、
キャッシュされるべき前記データが変更されていないとの判断に応答して、
前記キャッシュエントリが変更されていないデータを含むことを示すように、前記複数のダーティインジケータのうちの前記キャッシュエントリに対応する前記ダーティインジケータを設定するステップと
をさらに含み、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリの前記データ記憶領域にキャッシュされるべき前記データを書き込むステップ、および前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリの前記タグおよび前記EDCを書き込むステップは、キャッシュされるべき前記データが変更されていないとの判断にさらに応答したものである、請求項8に記載の方法。
【請求項１１】
前記ライトバックモードにおいて、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリを読み取るステップと、
前記キャッシュエントリに対応する前記複数のダーティインジケータのうちの前記ダーティインジケータに基づいて、前記キャッシュエントリが変更されたデータを含むかどうかを判断するステップと、
前記キャッシュエントリが変更されたデータを含むとの判断に応答して、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記ECCがデータ誤りを示すかどうかを判断するステップと、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記ECCがデータ誤りを示すとの判断に応答して、
前記データ誤りが訂正可能であるかどうかを判断するステップと、
前記データ誤りが訂正可能であるとの判断に応答して、前記ECCに基づいて前記データ誤りを訂正するステップと、
前記データ誤りが訂正可能ではないとの判断に応答して、訂正不可能な誤りが発生したことを示すために中断を引き起こすステップと、
前記キャッシュエントリが変更されたデータを含まないとの判断に応答して、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すかどうかを判断するステップと、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すとの判断に応答して、前記システムメモリDRAMから前記キャッシュエントリに対応するメモリラインを読み取るステップと
をさらに含む、請求項10に記載の方法。
【請求項１２】
前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリの前記ECCを書き込むステップは、リードソロモンコードを書き込むステップを含み、
前記方法は、前記キャッシュエントリの前記誤り防止領域が前記キャッシュエントリの前記EDCを含むか、または前記ECCを含むかを示す誤りコードインジケータを前記キャッシュエントリの前記誤り防止領域に書き込むステップをさらに含む、請求項11に記載の方法。
【請求項１３】
プロセッサによって実行されると、前記プロセッサに、ライトスルーモードにおいて、
高帯域幅メモリの一部であるダイナミックランダムアクセスメモリ(DRAM)キャッシュの複数のキャッシュエントリのうちのキャッシュエントリのデータ記憶領域にキャッシュされるべきデータをさらにシステムメモリDRAMに書き込み、
前記キャッシュエントリの誤り防止領域に誤り訂正コード(ECC)を書き込むことなく、前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリのタグおよび誤り検出コード(EDC)を書き込む
ことを行わせるコンピュータ実行可能命令を記憶した非一時的コンピュータ可読記憶媒体。
【請求項１４】
前記プロセッサによって実行されると、前記プロセッサに、前記ライトスルーモードにおいて、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリを読み取り、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すかどうかを判断し、
前記キャッシュエントリの前記誤り防止領域における前記キャッシュエントリの前記EDCがデータ誤りを示すとの判断に応答して、前記システムメモリDRAMから前記キャッシュエントリに対応するメモリラインを読み取る
ことをさらに行わせるコンピュータ実行可能命令を記憶した、請求項13に記載の非一時的コンピュータ可読記憶媒体。
【請求項１５】
前記プロセッサによって実行されると、前記プロセッサに、ライトバックモードにおいて、
キャッシュされるべき前記データが変更されているかどうかを判断し、
キャッシュされるべき前記データが変更されているとの判断に応答して、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリの前記データ記憶領域にキャッシュされるべき前記データを書き込み、
前記キャッシュエントリのタグ記憶領域に前記キャッシュエントリの前記タグを書き込み、
前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリのECCを書き込み、
前記キャッシュエントリが変更されたデータを含むことを示すように、複数のダーティインジケータのうちの前記キャッシュエントリに対応するダーティインジケータを設定し、
キャッシュされるべき前記データが変更されていないとの判断に応答して、
前記キャッシュエントリが変更されていないデータを含むことを示すように、前記複数のダーティインジケータのうちの前記キャッシュエントリに対応する前記ダーティインジケータを設定する
ことをさらに行わせるコンピュータ実行可能命令を記憶し、
前記DRAMキャッシュの前記複数のキャッシュエントリのうちの前記キャッシュエントリの前記データ記憶領域にキャッシュされるべき前記データを書き込むこと、および前記キャッシュエントリの前記誤り防止領域に前記キャッシュエントリの前記タグおよび前記EDCを書き込むことは、キャッシュされるべき前記データが変更されていないとの判断にさらに応答したものである、請求項13に記載の非一時的コンピュータ可読記憶媒体。