【手続補正書】
【提出日】令和2年10月14日(2020.10.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オペランドを、前記オペランドの各二進数を１ビットとして表す従来の数系から、各二進数を複数のビットとして表す冗長数系（ＲＮＳ）オペランドに変換する変換装置と、
前記ＲＮＳオペランドに対して最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）の方向に算術演算を実行し、前記ＲＮＳオペランドに関連する動的精度によって示されるターゲットの二進数に対して前記算術演算を実行する前に前記算術演算を停止する算術論理装置と、を備える、
装置。
【請求項２】
前記算術論理装置は、複数のビットスライスを備え、各ビットスライスは、前記ＲＮＳオペランドの二進数のうち１つの二進数に対して算術演算を実行するように構成されている、
請求項１の装置。
【請求項３】
上位の二進数に対して演算を行うビットスライスによって受信される、下位の二進数に対して演算を行うビットスライスからのキャリーインビットは、前記上位の二進数に対して演算を行うビットスライスによって生成されたキャリーアウトビットの値を決定しない、
請求項２の装置。
【請求項４】
前記複数のビットスライスのうち第１サブセットをオンにするイネーブル信号を供給するように構成された制御装置を備え、前記第１サブセットは、前記ターゲットの二進数よりも上位にある前記ＲＮＳオペランドの二進数に対して演算を行う、
請求項２の装置。
【請求項５】
前記制御装置は、前記ＲＮＳオペランドのデータタイプ、前記ＲＮＳオペランドの二進数の統計的表現のうち少なくとも１つに基づいて、又は、バッテリレベルの変化若しくは前記算術演算の結果の目標精度の変化のうち少なくとも１つに応じて、実行時に前記動的精度を決定するように構成されている、
請求項４の装置。
【請求項６】
前記算術論理装置は、前記ＲＮＳオペランドに関連する累積エラーを受信するように構成されており、前記制御装置は、前記累積エラーに基づいて実行時に前記動的精度を変更するように構成されている、
請求項４の装置。
【請求項７】
前記制御装置は、前記ターゲットの二進数と等しいか下位の前記ＲＮＳオペランドの二進数に対して演算を行う前記複数のビットスライスのうち第２サブセットに対してイネーブル信号を供給しない、
請求項４の装置。
【請求項８】
前記複数のビットスライスに電力を供給する電源と、
前記複数のビットスライスにクロック信号を供給するクロック信号発生器と、
前記第２サブセットに供給される前記電力又は前記クロック信号のうち少なくとも１つをゲート制御するように構成されたゲートロジックと、を備える、
請求項７の装置。
【請求項９】
前記変換装置は、前記変換を実行するのに必要なオーバーヘッドと、前記ＲＮＳオペランドに関連する前記動的精度によって示される前記ターゲットの二進数に対して算術演算を実行する前に算術演算を停止することによって生じると予想される節電量と、の比較に基づいて、前記オペランドを前記従来の数系から前記ＲＮＳオペランドに選択的に変換するように構成されている、
請求項１の装置。
【請求項１０】
オペランドを、前記オペランドの各二進数を１ビットとして表す従来の数系から、各二進数を複数のビットとして表す冗長数系（ＲＮＳ）オペランドに変換することと、
前記ＲＮＳオペランドに対して最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）の方向に算術演算を実行することと、
前記ＲＮＳオペランドに関連する動的精度によって示されるターゲットの二進数に対して前記算術演算を実行する前に前記算術演算を停止することと、を含む、
方法。
【請求項１１】
前記ＲＮＳオペランドに対して算術演算を実行することは、算術論理装置によって実装された複数のビットスライスを使用して前記ＲＮＳオペランドの複数の二進数に対して算術演算を独立して実行することを含み、各ビットスライスは、前記ＲＮＳオペランドの二進数のうち１つの二進数に対して算術演算を実行するように構成されている、
請求項１０の方法。
【請求項１２】
前記複数のビットスライスを使用して算術演算を実行することは、
上位の二進数に対して演算を行うビットスライスにおいて、下位の二進数に対して演算を行うビットスライスからのキャリーインビットを受信することと、
前記上位の二進数に対して演算を行うビットスライスからのキャリーアウトビットを供給することと、を含み、
前記キャリーインビットは、前記キャリーアウトビットの値を決定しない、
請求項１１の方法。
【請求項１３】
前記複数のビットスライスのうち第１サブセットをオンにするイネーブル信号を供給することを含み、
前記第１サブセットは、前記ターゲットの二進数よりも上位にある前記ＲＮＳオペランドの二進数に対して演算を行う、
請求項１１の方法。
【請求項１４】
前記ターゲットの二進数と等しいか下位の前記ＲＮＳオペランドの二進数に対して演算を行う前記複数のビットスライスのうち第２サブセットに対してイネーブル信号を供給するのを避けることを含む、
請求項１１の方法。
【請求項１５】
前記第２サブセットに供給される電力又はクロック信号のうち少なくとも１つをゲート制御することを含む、
請求項１４の方法。
【請求項１６】
前記ＲＮＳオペランドのデータタイプ、前記ＲＮＳオペランドの二進数の統計的表現のうち少なくとも１つに基づいて、又は、バッテリレベルの変化若しくは前記算術演算の結果の目標精度の変化のうち少なくとも１つに応じて、実行時に前記動的精度を決定することを含む、
請求項１０の方法。
【請求項１７】
前記ＲＮＳオペランドに関連する累積エラーを受信することと、
前記累積エラーに基づいて実行時に前記動的精度を変更することと、を含む、
請求項１０の方法。
【請求項１８】
前記オペランドを前記従来の数系から前記ＲＮＳオペランドに変換することは、前記変換を実行するのに必要なオーバーヘッドと、前記ＲＮＳオペランドに関連する前記動的精度によって示される前記ターゲットの二進数に対して算術演算を実行する前に算術演算を停止することによって生じると予想される節電量と、の比較に基づいて、前記オペランドを前記従来の数系から前記ＲＮＳオペランドに変換することを含む、
請求項１０の方法。
【請求項１９】
オペランドを、前記オペランドの各二進数を１ビットとして表す従来の数系から、各二進数を複数のビットとして表す冗長数系（ＲＮＳ）オペランドに変換する第１変換装置と、
算術演算のシーケンスを実行する算術論理装置であって、前記算術演算の各々は、前記ＲＮＳオペランドに対して最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）の方向に実行され、前記算術演算は、前記算術演算に関連する異なる動的精度によって示される異なるターゲットの二進数に対して前記算術演算を実行する前に停止される、算術論理装置と、
前記算術演算のシーケンスのＲＮＳ結果を前記従来の数系に変換する第２変換装置と、を備える、
装置。
【請求項２０】
前記オペランドを前記従来の数系から前記ＲＮＳオペランドに変換することは、前記変換を実行するのに必要なオーバーヘッドと、前記算術演算に関連する異なる動的精度によって示される異なるターゲットの二進数に対して前記算術演算を実行する前に前記算術演算を停止することによって生じると予想される節電量と、の比較に基づいて、前記オペランドを前記従来の数系から前記ＲＮＳオペランドに変換することを含む、
請求項１９の装置。