【事件の表示】
　特願２０１１−５３３４９６「構成可能な仮想ページサイズを有するブリッジデバイス」拒絶査定不服審判事件〔平成２２年　５月１４日国際公開、ＷＯ２０１０／０５１６２３、平成２４年　３月２９日国内公表、特表２０１２−５０７７６３、請求項の数（９）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は、平成２１年１０月２７日（パリ条約による優先権主張、平成２０年１１月４日、平成２１年６月８日、平成２１年７月２４日、アメリカ合衆国）を国際出願日とする出願であって、平成２５年１１月１５日付けで拒絶理由が通知され、平成２６年５月２３日付けで手続補正がされ、平成２６年１０月７日付けで拒絶査定がされ、これに対し、平成２７年２月１７日に拒絶査定不服審判が請求されたものである。
第２　本願発明
　本願の請求項１−９に係る発明は、平成２６年５月２３日付けの手続補正で補正された特許請求の範囲の請求項１−９に記載された事項により特定されるものと認められるところ、本願の請求項１に係る発明（以下、「本願発明」という。）は以下のとおりである。
「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路であって、
前記ページサイズコンフィギュレーションコードのうちの少なくとも1つに対応するデータを別々の期間に受け取るためのデータバスと、
前記別々の期間に前記データをラッチするために前記データバスに結合されるページサイズコンフィギュレータとを備える回路。」　
第３　原査定の理由の概要
１．平成２５年１１月１５日付け拒絶理由通知（理由４）
『この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　記　　　（引用文献等については引用文献等一覧参照）
請求項：１−９
引用文献：１−４
備考：
　引用文献１（Ｆｉｇ．５Ｂ、[００７７]、state storage576）や、引用文献２（Fig.1、page size resistor 9)や引用文献３（【００３４】段落）、引用文献４（【０１１０】段落）には、ページサイズを可変に設定できるものが記載されており、特に引用文献１、２のものは、当該ページサイズの設定値をレジスタやラッチ回路に保持することが記載されている。
　また、引用文献３、４には、ページサイズの設定値を保持する回路については明記はないが、設定値の保持は通常レジスタやラッチ回路を用いて行われるという技術常識を考慮すれば引用文献１や２のものと同様に、ページサイズの設定値をレジスタあるいはラッチ回路に保持していることは自明である。
　
　なお、上記技術思想を実現するためのラッチ回路の具体的な回路構成については当業者が適宜設計すべき事項である。
　
　したがって、請求項１−９に係る発明は、上記引用文献１〜４のいずれかに基づいて、当業者が容易に想到しうるものである。
　
　　　　　　　　　　　引　用　文　献　等　一　覧
１．欧州特許出願公開第１８９０２９４号明細書
２．米国特許第４６１３９５３号明細書
３．特開２００８−１５８９９１号公報
４．特開平１０−１７７７９７号公報』
　
２．平成２６年１０月７日付け拒絶査定
『この出願については、平成２５年１１月１５日付け拒絶理由通知書に記載した理由４によって、拒絶をすべきものです。
　なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。
　
備考
請求項１−９について
　
　出願人は意見書において、「引用文献１（Ｆｉｇ．５Ｂ、[００７７]、state storage576）や、引用文献２（Fig.1、page size resistor 9)や引用文献３（００３４段落）、引用文献４（０１１０段落）には、ページサイズを可変に設定できるもの、特に引用文献１、２では、当該ページサイズの設定値をレジスタやラッチ回路に保持することが記載されているものの、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコード」については開示も示唆もされてい」ない旨を主張する。
　
上記主張について検討する。
　
　先の拒絶理由通知において引用した引用文献１には、ページサイズコンフィギュレーションコード（[0077]段落、state storage 576内のコード）についての記載はあるが、当該コードがコマンドにより設定される旨の明記はない。しかしながら、当該引用文献１の[0078]段落には、当該コードがシステムオペレーション中にソフトウェアで変更可能な旨の記載があることから、当該コードをコマンドにて変更することは格別ではない。
　引用文献２においても、ページサイズコンフィギュレーションコード（page size register9内のコード）をＣＰＵ等から入力される制御信号により書き換えるものであり、これを周知のコマンドオペレーションによる書き換えに置換することは当業者には適宜なし得る設計事項である。
　引用文献４（【００７９】）においては、ページサイズはコマンドにより変更が可能であるものであり、ページサイズの設定値（ページサイズコンフィギュレーションコード）を保持する回路については明記がないが、設定値の保持は通常レジスタやラッチ回路において行われるという技術常識を考慮すれば、引用文献１や引用文献２のものと同様に、ページサイズコンフィギュレーションコードをレジスタあるいはラッチ回路に保持していることは自明である。
　
　したがって、請求項１−９に係る発明は、上記引用文献１、２、または４のいずれかに基づいて当業者が容易に想到しうるものである。
　
　したがって、出願人の意見は採用できない。
　その他の点については先の拒絶理由通知において指摘したとおりである。』
　
第４　当審の判断
１．刊行物の記載事項
（１）刊行物１
　原査定の拒絶の理由で引用された欧州特許出願公開第１８９０２９４号明細書（以下、刊行物１という）には、図面とともに、次の事項が記載されている。（なお、当審訳の下線は当審により付与したものである）
　
「[0077]　In an embodiment of the present invention as illustrated by FIGURE 5B, state storage 576 is a programmable register comprising two programmable memory cells, latches, or other mechanisms for storing state information. Within the two cells, two bits are stored. The two bits can represent four different values, through different combinations of bit values (Ex: 00 = x1, 01 = x2, 10 = x4, 11 = x8). The different stored values correspond to different programmed buffer device widths. In an embodiment of the present invention, state storage 576 outputs to request  address logic 540 and configurable width interface 590. In FIGURE 5B, a state storage 576 is fabricated within each of configurable width buffer device 391. However, state storage 576 can alternatively be located in a number of different physical locations. For example, stage storage 576 might be a register within a memory controller or on a system motherboard. If the storage register is external to configurable width buffer device 391, the width selection information is communicated to configurable width buffer device 391 via electrical signals propagated through module connector 390. In an alternate embodiment of the present invention, a controller transfers width selection information by way of control signals to a control terminal of configurable width buffer device 391.
[0078]　Various types of state storage are possible. In the described embodiment, the state storage takes the form of a width selection register or latch. This type of state can be easily changed via software during system operation, allowing a high degree of flexibility, and making configuration operations that are transparent to the end user. However, other types of state storage are possible, including but not limited to manual jumper or switch settings and module presence detection or type detection mechanisms. 」
（当審訳）
「[0077]　図5Bに示されるように、本発明の実施の形態では、
ステートストレージ576は、状態情報を格納するための2つのプログラム可能なメモリセル、ラッチ、または他の機構を含むプログラム可能なレジスタである。二つのセル内に、2ビットが格納されている。2つのビットは、ビット値の異なる組み合わせを介して、4つの異なる値を表すことができる。（例：00 = x1, 01 = x2, 10 = x4, 11 = x8）異なる格納された値は、異なるプログラムされたバッファデバイスの幅に対応している。
[0078]　様々なタイプのステートストレージが可能である。
説明した実施形態では、ステートストレージは、幅選択レジスタやラッチの形態をとる。状態のこのタイプは、システムの動作中にソフトウェアを介して容易に変更することができ、高度な柔軟性を可能にし、エンドユーザに対して透過的な設定操作を提供する。
　
　以上の記載、特に、下線部に着目すると、刊行物１には、次の発明（以下、「刊行物１発明」という）が記載されていると認められる。
　
［刊行物１発明］
　ソフトウェアにより容易に変更可能なバッファデバイスの幅に対応した値をラッチするためのステートストレージ５７６。
　
（２）刊行物２
　原査定の拒絶の理由で引用された米国特許第４６１３９５３号明細書（以下、刊行物２という）には、図面とともに、次の事項が記載されている。（なお、当審訳の下線は当審により付与したものである）
　
「The addressing and control system in FIG. 1 also includes a memory control register, 8, comprised of page size register 9 and page select register 11. Registers 9 and 11 are connected to data bus 4 using respective buses 12 and 13. The data appearing on bus lines 12 and 13 is latched into respective registers 9 and 11 by a latch command signal, on register latch line 14, generated in decode block 16. It should be recognized that the bit code latched into the size and page registers remains operative until the succeeding register latch signal. Consequently, the data code on size bus 17 and page bus 18 from respective registers 9 and 11 can remain for an unlimited sequence of addressing operations performed over address bus 21.」（第２欄第５０−６３行）
（当審訳）
「
図1のアドレス指定および制御システムはまた、ページサイズレジスタ9とページ選択レジスタ11からなるメモリ制御レジスタ8を含む。レジスタ9と11は、それぞれバス12および13を使用してデータバス4に接続されている。バスライン12と13に現れるデータは、デコードブロック16で生成されたレジスタラッチライン14上のラッチコマンド信号によって、それぞれ、各レジスタ9と11にラッチされる。
　
　以上の記載、特に、下線部に着目すると、刊行物２には、次の発明（以下、「刊行物２発明」という）が記載されていると認められる。
　
［刊行物２発明］
　レジスタラッチライン１４上のラッチコマンド信号により、バスライン１２上のページサイズのデータをラッチするページサイズレジスタ９。
　
（３）刊行物３
　原査定の拒絶の理由で引用された特開平１０−１７７７９７号公報（以下、刊行物３という）には、図面とともに、次の事項が記載されている。
　
「【０００１】
【発明の属する技術分野】本発明は半導体記憶装置に関するものであり、特に電気的書き換え可能な半導体記憶装置に関する。」
「【００７７】次に第２の実施の形態として、書き込み、読み出しのページサイズを可変にする制御方式について説明する。
【００７８】例えば第１のモードでは、図１のサブセルアレイＡ内のページ１Ａが選択され、第２のモードでは、サブセルアレイＡ及びＢ内のページ１Ａ、１Ｂが選択され、第３のモードでは、サブセルアレイＡ、Ｂ、及びＣ内のページ１Ａ、１Ｂ、１Ｃが選択され、第４のモードではサブセルアレイＡ、Ｂ、Ｃ、Ｄ内のページ１Ａ、１Ｂ、１Ｃ、１Ｄが選択されるようにすれば、前記第１〜第４のモードを選択することにより、２５６バイト、５１２バイト、７６８バイト、１０２４バイトのデータを同時に書き込み、読み出しすることができる。
【００７９】前記ページサイズはフラッシュメモリの外部から、コマンドにより制御するようにしてもよい。コマンドによる制御が可能であれば、フラッシュメモリのユーザは、用途に応じてページサイズを自由に変えることができる。」
「【０１１０】以上説明したように、ＳＢx （ｘはＡ、Ｂ、Ｃ、Ｄのいずれか）の選択によってページサイズを容易に変更することができる。フラッシュメモリのユーザが、チップ外部からのコマンドにより前記ＳＢx を制御できるようにすれば、用途に応じてユーザが自由にページサイズを変更することができる。」
　
　以上の記載から、刊行物３には、次の発明（以下、「刊行物３発明」という）が記載されていると認められる。
　
［刊行物３発明］
　サブセルアレイＡ、Ｂ、Ｃ、Ｄ内のページ１Ａ、１Ｂ、１Ｃ、１Ｄのいずれかの選択によって変えられるページサイズを、フラッシュメモリの外部からコマンドにより制御可能とし、用途に応じてユーザがページサイズを自由に変更することができる半導体記憶装置。
　
２．対比
（１）本願発明と刊行物１発明との対比
　本願発明と刊行物１発明とを対比すると、刊行物１発明の「バッファデバイスの幅に対応した値」は、本願発明の「コンフィギュレーションコード」に相当するから、両者の一致点、相違点は次のとおりである。
　
［一致点］
　コンフィギュレーションコードをラッチするための回路。
　
［相違点］
相違点１
　本願発明は、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」であるのに対し、刊行物１発明は、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」ではない点。
相違点２
　本願発明は、「前記ページサイズコンフィギュレーションコードのうちの少なくとも1つに対応するデータを別々の期間に受け取るためのデータバスと、前記別々の期間に前記データをラッチするために前記データバスに結合されるページサイズコンフィギュレータとを備える」のに対し、刊行物１発明は、そのような構成を備えない点。
　
（２）本願発明と刊行物２発明との対比
　本願発明と刊行物２発明とを対比すると、刊行物２発明の「ページサイズのデータ」は、本願発明の「ページサイズコンフィギュレーションコード」に相当するから、両者の一致点、相違点は次のとおりである。
　
［一致点］
　ページサイズコンフィギュレーションコードをラッチするための回路。
　
［相違点］
相違点１
　本願発明は、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」であるのに対し、刊行物２発明は、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」ではない点。
相違点２
　本願発明は、「前記ページサイズコンフィギュレーションコードのうちの少なくとも1つに対応するデータを別々の期間に受け取るためのデータバスと、前記別々の期間に前記データをラッチするために前記データバスに結合されるページサイズコンフィギュレータとを備える」のに対し、刊行物２発明は、そのような構成を備えない点。
　
（３）本願発明と刊行物３発明との対比
　本願発明と刊行物３発明とを対比する。
　刊行物３発明の「コマンド」は、ページサイズを、フラッシュメモリの外部から制御可能とするものであるから、本願発明の「ページサイズコンフィギュレーションコード」に相当するものを含んでいることは明らかである。
　また、刊行物３発明の「半導体記憶装置」には、（ページサイズコンフィギュレーションコードを含んだ）該コマンドが入力されるから、本願発明と刊行物３発明は、「コマンドに含まれたページサイズコンフィギュレーションコードを入力する回路」といえる点で共通するものである。
　したがって、両者の一致点、相違点は次のとおりである。
　
［一致点］
　コマンドに含まれたページサイズコンフィギュレーションコードを入力する回路。
　
［相違点］
相違点１
　本願発明は、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」であるのに対し、刊行物３発明は、「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」ではない点。
相違点２
　本願発明は、「前記ページサイズコンフィギュレーションコードのうちの少なくとも1つに対応するデータを別々の期間に受け取るためのデータバスと、前記別々の期間に前記データをラッチするために前記データバスに結合されるページサイズコンフィギュレータとを備える」のに対し、刊行物３発明は、そのような構成を備えない点。
　
３．判断
　刊行物１乃至刊行物３について、本願発明との共通の相違点である相違点１について検討する。
　刊行物１発明は、「ソフトウェアにより容易に変更可能なバッファデバイスの幅に対応した値をラッチする」ものではあるが、本願発明のような「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチする」ものではない。
　刊行物２発明は、「レジスタラッチライン１４上のラッチコマンド信号により、バスライン１２上のページサイズのデータをラッチする」ものではあるが、本願発明のような「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチする」ものではない。
　刊行物３発明は、「コマンドに含まれたページサイズコンフィギュレーションコードを入力する」ものではあるものの、本願発明のような「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチする」ものではない。
　結局、何れの発明も、本願発明のような「可変サイズのコマンドに含まれたページサイズコンフィギュレーションコードをラッチするための回路」ではなく、そのような回路とすることについては全く想定されていないし、各刊行物には、そのことを示唆するような記載もない。また、他に、刊行物１発明、刊行物２発明または刊行物３発明において、上記相違点１に係る本願発明の構成を採用する根拠は見当たらない。
　したがって、本願発明は、当業者が刊行物１発明、刊行物２発明または刊行物３発明に基いて容易に発明をすることができたとはいえない。
　本願の請求項２−９に係る発明は、本願発明をさらに限定したものであるので、本願発明と同様に、当業者が各刊行物発明に基づいて容易に発明をすることができたとはいえない。
　
第５　むすび
　以上のとおり、本願の請求項１−９に係る発明は、いずれも、当業者が各刊行物に記載された発明に基づいて容易に発明をすることができたものではないから、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。