(57)【要約】【課題】従来のビルドアップ配線基板の適応限界を超える高密度配線が可能な多層配線基板の提供。【解決手段】本発明の配線基板は、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、基板両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。【特許請求の範囲】
【請求項１】
基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、
前記誘電体層の表面に設けられた内部導体パターンと、
を備え、
隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす、
配線基板。
【請求項２】
前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる、
請求項１の配線基板。
【請求項３】
隣接する前記誘電体層どうしを接着する絶縁性接着層を有する、
請求項１の配線基板。
【請求項４】
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項３の配線基板。
【請求項５】
隣接する前記誘電体層どうしは、圧着により接着される、
請求項１の配線基板。
【請求項６】
前記内部導体パターンは、前記誘電体層の両面に設けられる、
請求項１の配線基板。
【請求項７】
前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて基板主面に露出する、
請求項１の配線基板。
【請求項８】
前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されていずれか一方の基板主面に露出し、
前記誘電体層の両面に設けられて互いに対向する内部導体パターンどうしは、当該誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される、
請求項６の配線基板。
【請求項９】
前記層間接続導体は金属導体である、
請求項８の配線基板。
【請求項１０】
前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面が連結外側となる前記連結部位まで延出されて基板主面に露出し、
前記誘電体層の一方面に設けられる内部導体パターンどうしを互いに接続して接地線または電源線とする、
請求項６の配線基板。
【請求項１１】
前記誘電体層の一方面に設けられる内部導体パターンどうしは、当該内部導体パターンが延出される連結部位において互いに連通一体に成形されて接続される、
請求項１０の配線基板。
【請求項１２】
前記基板主面には、前記内部導体パターンの基板主面露出端部に当接して接続される外部接続電極が設けられる、
請求項７の配線基板。
【請求項１３】
基板主面に露出する内部導体パターンは複数あり、当該基板主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられる、
請求項７の配線基板。
【請求項１４】
前記複数の誘電体層は、誘電体シートを所定の間隔で交互に連続的に折り畳むことによって形成される、
請求項１の配線基板。
【請求項１５】
前記絶縁性接着層が、その組成として熱硬化性エポキシ樹脂を含む、
請求項３の配線基板。
【請求項１６】
前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成される、
請求項５の配線基板。
【請求項１７】
請求項１２に記載の配線基板と、
前記配線基板の外部接続電極に接続される電子部品と、
を有する、
電子部品の実装構造体。
【請求項１８】
誘電体シートを用意し、当該誘電体シートにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔を空けて仮想的に設定する第１の工程と、
前記誘電体シートの少なくとも一つの表面に、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行な帯状の内部導体パターンを形成する第２の工程と、
前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とする配線基板を形成する第３の工程と、
を含む配線基板の製造方法。
【請求項１９】
前記第３の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを絶縁性接着剤で固着する、
請求項１８の配線基板の製造方法。
【請求項２０】
前記第３の工程において、前記内部導体パターンを前記絶縁性接着剤で被覆する、
請求項１９の配線基板の製造方法。
【請求項２１】
前記第３の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを圧着により固着する、
請求項１８の配線基板の製造方法。
【請求項２２】
前記第２の工程において、前記内部導体パターンを、前記誘電体シートの両表面に互いに略向かい合わせて形成する、
請求項１８の配線基板の製造方法。
【請求項２３】
前記誘電体シートを間にして対向する前記内部導体パターンを互いに接続する層間接続導体を、前記誘電体シートに形成したうえで、前記第２の工程を実施する、
請求項２２の配線基板の製造方法。
【請求項２４】
前記第２の工程において、前記内部導体パターンを、当該内部導体パターンの略全長にわたって前記山側線または前記谷側線を越えて延出形成する、
請求項１８の配線基板の製造方法。
【請求項２５】
前記第２の工程において、前記内部導体パターンがシート折り畳みにより基板主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成する、
請求項１８の配線基板の製造方法。
【請求項２６】
前記第１の工程において、前記誘電体シートの表面に、前記仮想的に設定した山側線と谷側線に沿って屈曲案内溝を形成する、
請求項１８の配線基板の製造方法。
【請求項２７】
前記第２の工程において、前記誘電体シートに前記内部導体パターンを形成したのち、当該誘電体シートの内部導体パターン形成面に半硬化性絶縁シートを形成し、形成した当該絶縁性シートを、少なくとも前記内部導体パターンの上方を残して除去する、
請求項１８の配線基板の製造方法。
【請求項２８】
前記第３の工程において、折り畳んだ前記誘電体シートを、前記半硬化性絶縁シートを熱硬化させることにより互いに固着する、
請求項２７の配線基板の製造方法。
【請求項２９】
コア基板と、
前記コア基板の少なくとも一主面上に積層された配線基板とを備え、
前記コア基板は、
コア基板両主面の対向方向に沿って配置された複数の誘電体層をコア基板の平面方向に沿って積層してなるコア基板本体と、
前記誘電体層の表面に設けられた内部導体パターンと、
を備え、
隣接する前記誘電体層どうしは、前記コア基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、前記コア基板の両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす、
多層配線基板。
【請求項３０】
前記配線基板は、前記コア基板の両主面に設けられる、
請求項２９の多層配線基板。
【請求項３１】
前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる、
請求項２９の多層配線基板。
【請求項３２】
隣接する前記誘電体層どうしを接着する絶縁性接着層を有する、
請求項２９の多層配線基板。
【請求項３３】
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項３２の多層配線基板。
【請求項３４】
隣接する前記誘電体層どうしは、圧着により接着される、
請求項２９の多層配線基板。
【請求項３５】
前記内部導体パターンは、前記誘電体層の両面に設けられる、
請求項２９の多層配線基板。
【請求項３６】
前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて前記コア基板の主面に露出する、
請求項２９の多層配線基板。
【請求項３７】
前記コア基板の主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられる、
請求項３６の多層配線基板。
【請求項３８】
前記コア基板の主面に露出する内部導体パターンは複数あり、当該コア基板の主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられる、
請求項３６の多層配線基板。
【請求項３９】
前記配線基板は、
その露出面に設けられる配線パタ−ンと、
当該配線基板の厚み方向に貫通して設けられて前記配線パターンと前記内部導体パターンの露出端部とを接続する接続用導体と、
をさらに有する、
請求項３６の多層配線基板。
【請求項４０】
前記配線パターンと前記接続用導体とを有する前記配線基板は、前記コア基板の両主面それぞれに設けられる、
請求項３９の多層配線基板。
【請求項４１】
前記誘電体層の両面に設けられて互いに対向する内部導体パターンどうしが、当該誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される、
請求項３９の多層配線基板。
【請求項４２】
前記コア基板の両主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられ、
前記配線パタ−ンは、前記接続用導体を介して前記外部接続端子に接続される、
請求項４１の多層配線基板。
【請求項４３】
前記誘電体層の一方面に設けられる内部導体パターンどうしが、互いに接続されて接地線または電源線となる、
請求項３６の多層配線基板。
【請求項４４】
前記誘電体層の一方面に設けられる内部導体パターンどうしが互いに接続され、当該互いに接続されて内部導体パターンに前記接続用導体を介して接続される前記配線パタ−ンは、接地端子又は電源端子に接続される、
請求項４０の多層配線基板。
【請求項４５】
前記配線基板は、前記コア基板上に形成されたビルドアップ配線層からなる、
請求項３９の多層配線基板。
【請求項４６】
前記内部導体パタ−ンの形成ピッチは、前記配線パタ−ンのピッチよりも小さい、
請求項２９の多層配線基板。
【請求項４７】
誘電体シートを用意し、当該誘電体シートにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔を空けて仮想的に設定する第１の工程と、
前記誘電体シートの少なくとも一つの表面に、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行な帯状の内部導体パターンを形成する第２の工程と、
前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とするコア基板を形成する第３の工程と、
前記コア基板の主面上に絶縁層を形成する第４の工程と、
前記絶縁層上に配線パタ−ンを形成する第５の工程と、
を含む、
多層配線基板の製造方法。
【請求項４８】
前記第２の工程において、前記内部導体パターンがシート折り畳みによりコア基板主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成する、
請求項４７の多層配線基板の製造方法。
【請求項４９】
前記絶縁層を形成する前に、コア基板主面に露出する内部導体パターンに当接する外部接続端子を、当該コア基板主面に形成する、
請求項４８の多層配線基板の製造方法。
【請求項５０】
前記第５の工程において、前記絶縁層上に配線パタ−ンを形成するとともに、当該配線パターンを前記コア基板の主面上に露出する内部導体パターンに接続する接続用導体を前記絶縁層に形成する、
請求項４８の多層配線基板の製造方法。
【請求項５１】
基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、
前記誘電体層の少なくとも一つの両面に設けられた内部導体パターンと、
前記内部導体パタ−ンが設けられた前記誘電体層にその厚み方向に貫通して設けられて当該誘電体層の両面にある前記内部導体パターンどうしに当接することで両内部導体パタ−ンを互いに接続する層間接続導体と、
前記基板の両主面に設けられた外部接続端子と、
を備え、
隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなし、
前記誘電体層の両面に設けられる前記内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されることで、各々の基板主面で露出する引き出し電極を構成し、
前記引き出し電極は、前記外部接続端子に接続される、
インターポーザ。
【請求項５２】
前記基板の一方の主面に設けられる前記外部接続端子は、当該主面の周縁に沿って配置され、他方の主面に設けられる前記外部接続端子は、当該基板主面に２次元アレイ状に配列される、
請求項５１のインターポーザ。
【請求項５３】
前記外部接続端子は、基板両主面それぞれに２次元アレイ状に配列される、
請求項５１のインターポーザ。
【請求項５４】
前記基板の一方の主面に設けられた前記外部接続端子どうしの離間間隔は、他方の主面に設けられた前記外部接続電極どうしの離間間隔より小さい、
請求項５３のインターポーザ。
【請求項５５】
隣接する前記誘電体層どうしを接着する絶縁性接着層を有する、
請求項５１のインターポーザ。
【請求項５６】
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項５５のインターポーザ。
【請求項５７】
隣接する前記誘電体層どうしは、圧着により接着される、
請求項５１のインターポーザ。
【請求項５８】
前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる、
請求項５１のインターポーザ。
【請求項５９】
前記層間接続導体は金属導体である、
請求項５１のインターポーザ。
【請求項６０】
同一の前記基板主面には、前記引き出し電極が複数設けられ、当該基板主面には、これら引き出し電極どうしに当接して互いに接続させる配線パターンを有する、
請求項５１のインターポーザ。
【請求項６１】
前記誘電体層は、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂で構成される、
請求項５５のインターポーザ。
【請求項６２】
前記絶縁性接着層が、その組成として熱硬化性エポキシ樹脂を含む、
請求項５５のインターポーザ。
【請求項６３】
前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成される、
請求項５７のインターポーザ。
【請求項６４】
前記インターポーザの外形が、前記誘電体層の平面方向に長く、前記誘電体層の積層方向に短い、長矩形形状を有する、
請求項５１に記載のインターポーザ。
【請求項６５】
誘電体シ−トを用意し、当該誘電体シ−トにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔を空けて仮想的に設定する第１の工程と、
前記誘電体シートの所定位置にシート厚み方向に貫通する層間接続導体を形成する第２の工程と、
前記誘電体シートの両面それぞれに、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行な帯状の内部導体パターンを、当該誘電体シ−トを間にして対向する位置に形成し、シート両面の内部導体パタ−ンどうしを前記層間接続導体に当接させて互いに接続する第３の工程と、
前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とするインターポーザを形成する第４の工程と、
含み、
前記第３の工程では、前記内部導体パターンがシート折り畳みによりインターポーザ主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成することで、インターポーザ主面に露出する引き出し電極を形成し、かつ、インターポーザ主面に、前記引き出し電極に当接して接続する外部接続端子を設ける、
インターポーザの製造方法。
【請求項６６】
前記第４の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを絶縁性接着剤で固着する、
請求項６５のインターポーザの製造方法。
【請求項６７】
前記第４の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを圧着により固着する、
請求項６５の配線基板の製造方法。
【請求項６８】
第１のコア基板と、
前記第１のコア基板に積層配置された第２のコア基板と、
を備え、
前記第１のコア基板及び前記第２のコア基板は、
基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、
前記誘電体層の表面に設けられた内部導体パターンと、
を備え、
隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなし、
前記複数の誘電体層のうちから選ばれた少なくとも一つの誘電体層に形成された前記内部導体パタ−ンは、前記誘電体層の両面に設けられて当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて基板主面に露出して引き出し電極をなし、
前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは互いに交差しており、
前記第１のコア基板と前記第２のコア基板とは、互いの引き出し電極露出主面を向かい合わせて積層され、前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは、互いに接続される、
多層配線基板。
【請求項６９】
前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは、互いに直交交差する、
請求項６８の多層配線基板。
【請求項７０】
前記第１のコア基板の前記内部導体パタ−ンと、前記第２のコア基板の前記内部導体パタ−ンは、互いに直交する方向に帯状に形成される、
請求項６９の多層配線基板。
【請求項７１】
前記第１のコア基板及び前記第２のコア基板は、隣接する前記誘電体層どうしを接着する絶縁性接着層を有し、
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項６８の多層配線基板。
【請求項７２】
前記第１のコア基板と前記第２のコア基板との間に基板間接続層が設けられ、
前記基板間接続層は、その厚み方向に貫通する層間接続導体を有し、
前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは、前記層間接続導体を介して接続される、
請求項６８の多層配線基板。
【請求項７３】
前記内部導体パターンは、前記誘電体層の両面に設けられる、
請求項６８の多層配線基板。
【請求項７４】
前記第２のコア基板は、第１の誘電体層と第２の誘電体層とを備え、
前記第１の誘電体層の一表面には第１の内部導体パターンが、他表面には第３の内部導体パターンがそれぞれ設けられ、
前記第２の誘電体層の一表面には第２の内部導体パターンが、他表面には第４の内部導体パターンがそれぞれ設けられ、
前記第１の内部導体パターンと前記第２の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第１の引き出し電極と第２の引き出し電極とをなし、
前記第３の内部導体パターンと前記第４の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第３の引き出し電極と第４の引き出し電極とをなし、
前記第１の内部導体パターンと前記第３の内部導体パターンとは、前記第１の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第２の内部導体パターンと前記第４の内部導体パターンとは、前記第２の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第１のコア基板は、第３の誘電体層と第４の誘電体層とを備え、
前記第３の誘電体層の一表面には第５の内部導体パターンが、他表面には第７の内部導体パターンがそれぞれ設けられ、
前記第４の誘電体層の一表面には第６の内部導体パターンが、他表面には第８の内部導体パターンがそれぞれ設けられ、
前記第５の内部導体パターンと前記第６の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第５の引き出し電極と第６の引き出し電極とをなし、
前記第７の内部導体パターンと前記第８の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第７の引き出し電極と第８の引き出し電極とをなし、
前記第５の内部導体パターンと前記第７の内部導体パターンとは、前記第３の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第６の内部導体パターンと前記第８の内部導体パターンとは、前記第４の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第２のコア基板の第３、第４の引き出し電極露出主面と前記第１のコア基板の第５、第６の引き出し電極露出主面とを向かい合わせて、前記第２のコア基板と前記第１のコア基板とは積層され、
前記第３の引き出し電極と前記第５の引き出し電極とは互いに接続され、
前記第４の引き出し電極と前記第６の引き出し電極とは互いに接続される、
請求項６８の多層配線基板。
【請求項７５】
請求項７４の多層配線基板と、第１の半導体装置と、第２の半導体装置とを備え、
前記第１の半導体装置と前記第２の半導体装置とは、前記第３、第４の引き出し電極露出主面の裏側に位置する前記第２のコア基板の主面に搭載され、
前記第１の半導体装置は、前記第１の引き出し電極に接続され、前記第２の半導体装置は、前記第２の引き出し電極に接続される、
半導体装置の実装構造。
【請求項７６】
前記第１、第２、第３、及び第４の内部導電パターンは、それぞれ、前記第１の半導体装置と前記第２の半導体装置との間を接続するバスラインを構成する、
請求項７５の半導体装置の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、配線基板、配線基板の製造方法、および電子部品の実装構造体に関し、特に、高集積化されたＬＳＩチップ等の搭載を可能にする高密度配線基板に関する。
【背景技術】
【０００２】  近年の電子機器の高性能化、高機能化にともない、電子機器を構成するＬＳＩや周辺回路の規模は増大しており、これらを搭載する回路基板においても、ＬＳＩチップや周辺回路を接続する配線数が増大し、回路基板上での高密度配線が要求される。【０００３】  また、ＬＳＩチップの高集積化と同時に、信号処理の高速化も進み、それにともない、ＬＳＩチップの高い性能をフルに発揮する回路基板上での高速信号伝送も併せ要求される。【０００４】  配線を高密度化するために、配線を細くして配線ピッチを小さくする必要があるが、近年の微細加工技術の発展により、約４０μｍの狭ピッチ配線が実現されている。【０００５】  一方、ＬＳＩチップの高集積化が進み、接続用のパッド数も飛躍的に増加し、数百ピン以上のパッドを有するＬＳＩチップもめずらしくない。その結果、ＬＳＩチップ間で信号を伝達する配線数も増大し、回路基板上のＬＳＩチップの所望パッドに接続するためには、多層配線が不可欠になっている。【０００６】  図５３は、従来の多層配線基板２００の一例を示す。図５３に示すように、多層配線基板２００においては、各配線層２０１、２０２に形成された配線２０３、２０４同士を接続するために、誘電体層２０５にビアホール２０６を形成し、そこに形成された導電体２０７を介して配線２０３、２０４を互いに接続している。通常、導電体２０７は、ビアホール２０６の内壁に銅をメッキ法で成長させて形成されており、導電体２０７に配線層２０１に形成された配線２０３接続されるために、ビアホール２０６上に、ランド２０８が設けられる。【０００７】  現在、多層配線基板としては、ビルドアップ配線基板が最も高密度配線が実現できる回路基板として知られているが、最先端のビルドアップ配線基板においては、ビアホールとランドの位置合わせ誤差を考慮して、最小のビアホール径が約４０μｍ、ランド径が約１００μｍ程度のものが実現されている。【０００８】  しかしながら、各配線層に形成された配線は、ランドを避けて配線しなければならないので、いくら狭ピッチ配線が可能になっても、配線の邪魔となるランドの存在が配線の高密度化の障害になる。【０００９】  ビルドアップ配線基板の高密度化に関する技術は、例えば、特許文献１〜３等に開示される。
【特許文献１】特開２００２ー１４１６６８号
【特許文献２】特開２０００ー１０１２４６号
【特許文献３】特開２０００ー３６６６４号
【発明の開示】
【発明が解決しようとする課題】
【００１０】  ビルドアップ配線基板において、配線の高密度化を図るためには、ビアホール及びランドの小径化が必須であるが、配線に比べて加工精度が劣るのは否めない。従って、さらなる配線の高密度化を図るためには、配線の狭ピッチ化を図るか、配線層数を増やす他はない。【００１１】  しかしながら、狭ピッチ化された配線層では、配線の微細化にともなう配線抵抗の増大を防ぐために厚膜化が必要になる。厚膜化された配線層を微細化しようとするとどうしてもアスペクト比の高い配線パターンとなるが、高アスペクト比の配線パターンを形成するには高度なエッチング技術が要求される。【００１２】  一方、配線層数を増やすことは、配線がより多くのビアホールを経由することを意味し、これが信頼性劣化の原因となり、その結果、ビアホール形成においても、より信頼性の高い技術が要求される。【００１３】  このように、ビルドアップ配線基板において、さらなる配線の高密度化を実現するためには、いくつかの難度の高い技術が要求され、高集積化が急速に進むＬＳＩチップを搭載する回路基板としての適応性に限界がある。【００１４】  例えば、加工技術がさらに進んで、２０μｍピッチの微細配線と１００μｍのランドピッチが可能になった状態で、外部接続用端子として１００×１００個（１０，０００個）のエリアアレイ電極を有するＬＳＩチップを２つ用意したうえでこれらのＬＳＩチップを１つの回路基板に搭載して相互接続した構成を想定する。【００１５】  この場合、ランド間に配線を全く通せないとしたら、ＬＳＩチップの電極から引き出された１０，０００本の配線の相互接続を行なうには、少なくとも５０層以上の積層されたビルドアップ配線基板が必要となる。このように、ビルドアップ配線基板を用いて上記のような高集積化されたＬＳＩチップを搭載する回路基板を実現するには、工業的見地からみても、非常に困難と言わざるを得ない。【００１６】  本発明はかかる点に鑑みてなされたもので、従来のビルドアップ配線基板の適応限界を超える高密度配線が可能な多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１７】  上記課題を解決するために本発明の配線基板は、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、基板両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。【００１８】  上記構成により、誘電体層の主面上に形成された内部導体パターンは、誘電体シートが交互に折り畳まれた微細な間隔の配線ピッチを有するものとなり、その配線密度は高密度となる。【００１９】  ある好適な実施の形態において、前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる。【００２０】  ある好適な実施の形態において、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。この場合、前記絶縁性接着層は、その組成として熱硬化性エポキシ樹脂を含むのが好ましい。隣接する前記誘電体層どうしを接着する絶縁性接着層を備える場合、前記内部導体パターンは、前記絶縁性接着層で被覆されるのが好ましい。【００２１】  ある好適な実施の形態において、隣接する前記誘電体層どうしは、圧着により接着される。この場合、前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成されるのが好ましい。【００２２】  ある好適な実施の形態において、前記内部導体パターンは、前記誘電体層の両面に設けられる。【００２３】  ある好適な実施の形態において、前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されて基板主面に露出する。【００２４】  ある好適な実施の形態において、前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されていずれか一方の基板主面に露出し、前記誘電体層の両面に設けられる内部導体パターンどうしを、当該誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続する。この場合、前記層間接続導体は金属導体であるのが好ましい。【００２５】  ある好適な実施の形態において、前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面が連結外側となる前記連結部位まで延出されて基板主面に露出し、前記誘電体層の一方面に設けられる内部導体パターンどうしを互いに接続して接地線または電源線とし、前記誘電体層の一方面に設けられる内部導体パターンどうしは、当該内部導体パターンが延出される連結部位において互いに連通一体に成形されて接続される。【００２６】  ある好適な実施の形態において、前記基板主面には、前記内部導体パターンの基板主面露出端部に当接して接続される外部接続電極が設けられる。【００２７】  ある好適な実施の形態において、基板主面に露出する内部導体パターンは複数あり、当該基板主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられる。【００２８】  ある好適な実施の形態において、前記複数の誘電体層は、誘電体シートを所定の間隔で交互に連続的に折り畳むことによって形成される。【００２９】  ある好適な実施の形態において、外部接続電極を有する本発明の配線基板と、前記配線基板の外部接続電極に接続される電子部品とを有して実装構造が構成される。【００３０】  本発明の配線基板は、例えば、次の製造方法により作製できる。その製造方法は、誘電体シートを用意し、当該誘電体シートにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔に仮想的に設定する第１の工程と、前記誘電体シートの少なくとも一つの表面に、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行に帯状となる内部導体パターンを形成する第２の工程と、前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とする配線基板を形成する第３の工程とを含む。【００３１】  ある好適な実施の形態において、前記第３の工程では、折り畳まれて互いに当接する前記誘電体シートどうしを絶縁性接着剤で固着する。【００３２】  ある好適な実施の形態において、前記第３の工程では、前記内部導体パターンを前記絶縁性接着剤で被覆する。【００３３】  ある好適な実施の形態において、前記第３の工程では、折り畳まれて互いに当接する前記誘電体シートどうしを圧着により固着する。【００３４】  ある好適な実施の形態において、前記第２の工程では、前記内部導体パターンを、前記誘電体シートの両表面に互いに略向かい合わせて形成する。この場合、前記誘電体シートを間にして対向する前記内部導体パターンを互いに接続する層間接続導体を、前記誘電体シートに形成したうえで、前記第２の工程を実施するのが好ましい。【００３５】  ある好適な実施の形態において、前記第２の工程では、前記内部導体パターンを、当該内部導体パターンの略全長にわたって前記山側線または前記谷側線を越えて延出形成する。【００３６】  ある好適な実施の形態において、前記第２の工程では、前記内部導体パターンがシート折り畳みにより基板主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成する。【００３７】  ある好適な実施の形態において、前記第１の工程では、前記誘電体シートの表面に、前記仮想的に設定した山側線と谷側線に沿って屈曲案内溝を形成する。【００３８】  ある好適な実施の形態において、前記第２の工程では、前記誘電体シートに前記内部導体パターンを形成したのち、当該誘電体シートの内部導体パターン形成面に半硬化性絶縁体シートを形成し、形成した当該絶縁シートを、少なくとも前記帯状に形成された内部導体パターン上を残して除去する。この場合、前記第３の工程では、折り畳んだ前記誘電体シートを、前記半硬化性絶縁体シートを熱硬化させることにより互いに固着するのが好ましい。【００３９】  また、本発明の多層配線基板は、コア基板と、前記コア基板の少なくとも一主面上に積層された配線基板とを備える。前記コア基板は、コア基板両主面の対向��向に沿って配置された複数の誘電体層をコア基板の平面方向に沿って積層してなるコア基板本体と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、前記コア基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。かつ、隣接誘電体層の連結部位それぞれは、前記コア基板の両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。【００４０】  上記構成により、誘電体層の表面上に形成された内部導電パタ−ンは、誘電体層が交互に折り畳まれた微細な間隔で配線ピッチを構成することになる。そのため、高密度な配線からなるコア基板を得ることができ、少ない数の配線基板を積層するだけで、信頼性の高い高密度多層配線基板を得ることができる。【００４１】  なお、前記配線基板は、前記コア基板の両主面に設けられるのが好ましい。また、前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられるのが好ましい。【００４２】  ある好適な実施の形態において、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。この場合、前記内部導体パターンは、前記絶縁性接着層で被覆されるのが好ましい。また、前記コア基板を構成する複数の誘電体層は、圧着により互いに固着されていてもよい。【００４３】  なお、前記内部導体パターンは、前記誘電体層の両面に設けられるのが好ましい。この場合、前記誘電体層の一方面に設けられる内部導体パターンどうしを互いに接続し、当該互いに接続する内部導体パターンに前記接続用導体を介して接続される前記配線パタ−ンを、接地端子又は電源端子に接続するのが好ましい。【００４４】  ある好適な実施の形態において、前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されてコア基板の主面に露出する。この場合、前記コア基板の主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられるのが好ましい。また、この場合、前記コア基板の主面に露出する内部導体パターンは複数あり、当該コア基板の主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられるのが好ましい。【００４５】  ある好適な実施の形態において、前記配線基板は、その露出面に設けられる配線パタ−ンと、配線基板の厚み方向に貫通して設けられて前記配線パターンと前記内部導体パターンの露出端部とを接続する接続用導体とをさらに有する。この場合、前記配線パターンと前記接続用導体とを有する前記配線基板は、前記コア基板の両主面それぞれに設けられるのが好ましい。この場合、さらに、前記誘電体層の両面に設けられて互いに対向する内部導体パターンどうしを、当該誘電体層にその厚み方向に貫通して設ける層間接続導体により接続するのが好ましい。層間接続導体を設ける場合、さらに、前記コア基板の両主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられ、前記配線パタ−ンは、前記接続用導体を介して前記外部接続端子に接続されるのが好ましい。【００４６】  ある好適な実施の形態において、前記誘電体層の一方面に設けられる内部導体パターンどうしは互いに接続されて接地線または電源線とされる。【００４７】  本発明は、前記配線基板は、前記コア基板上に形成されたビルドアップ配線層からなるのが好ましい。【００４８】  また、本発明では、前記内部導体パタ−ンの形成ピッチは、前記配線パタ−ンのピッチよりも小さいのが好ましい。【００４９】  本発明のインターポーザは、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の少なくとも一つの両面に設けられた内部導体パターンと、前記内部導体パタ−ンが設けられた前記誘電体層にその厚み方向に貫通して設けられて当該誘電体層の両面にある前記内部導体パターンどうしに当接することで両内部導体パタ−ンを互いに接続する層間接続導体と、前記基板の主面に設けられた外部接続端子とを備える。隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。前記誘電体層の両面に設けられる前記内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されることで、各々の基板主面で露出する引き出し電極を構成する。前記引き出し電極は、前記外部接続端子に接続される。【００５０】  本発明は、上記構成を有することにより、誘電体層の主面上に形成された内部導体パターンは、誘電体シートが交互に折り畳まれた微細な間隔の配線ピッチを有する高密度配線として、インターポーザに内装された格好で形成されることになる。これにより、高密度配線を備えたインターポーザが実現できる。さらに、インターポーザの両面それぞれに設けられた引き出し電極どうしは、誘電体層の主面上に形成された内部導体パターン及び誘電体層内に形成された接続導体を介して互いに接続される。これら引き出し電極は、インターポーザの両面に形成された外部接続端子に接続されるので、狭ピッチな電極パッドを有するＬＳＩチップに十分適応可能なインターポーザが実現できる。【００５１】  ある好適な実施の形態において、前記基板の一方の主面に設けられた前記外部接続端子は、当該主面の周縁に沿って配置され、他方の主面に設けられる前記外部接続端子は、当該基板主面に２次元アレイ状に配列される。【００５２】  ある好適な実施の形態において、前記外部接続端子は、基板両主面に２次元アレイ状に配列される。この場合、前記基板の一方の主面に設けられる前記外部接続端子どうしの離間間隔は、他方の主面に設けられた前記外部接続電極どうしの離間間隔より小さいのが好ましい。【００５３】  ある好適な実施の形態において、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。この場合、前記絶縁性接着層は、その組成として熱硬化性エポキシ樹脂を含むのが好ましい。また、この場合、前記内部導体パターンは、前記絶縁性接着層で被覆されるのが好ましい。【００５４】  ある好適な実施の形態において、隣接する前記誘電体層どうしは、圧着により接着される。こ��場合、前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成されるのが好ましい。【００５５】  ある好適な実施の形態において、前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる。【００５６】  なお、前記層間接続導体は金属導体であるのが好ましい。【００５７】  ある好適な実施の形態において、同一の前記基板主面には、前記引き出し電極が複数設けられ、当該基板主面には、これら引き出し電極どうしに当接して互いに接続させる表面配線パターンを有する。【００５８】  なお、前記誘電体層は、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂で構成されるのが好ましい。【００５９】  また、前記誘電体層は、熱可塑性ポリエステルで構成されていてもよい。【００６０】  本発明の多層配線基板は、第１のコア基板と、前記第１のコア基板に積層配置された第２のコア基板とを備える。前記第１のコア基板及び前記第２のコア基板は、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。前記複数の誘電体層のうちから選ばれた少なくとも一つの誘電体層に形成された前記内部導体パタ−ンは、前記誘電体層の両面に設けられて当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて基板主面に露出して引き出し電極をなす。前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは、互いに交差する。前記第１のコア基板と前記第２のコア基板とは、互いの引き出し電極露出主面を向かい合わせて積層され、前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは互いに接続される。【００６１】  ある好適な実施の形態において、前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは、互いに直交交差する。【００６２】  ある好適な実施の形態において、前記第１のコア基板の前記内部導体パタ−ンと、前記第２のコア基板の前記内部導体パタ−ンは、互いに直交する方向に帯状に形成される。【００６３】  ある好適な実施の形態において、前記第１のコア基板及び前記第２のコア基板は、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。前記内部導体パターンは前記絶縁性接着層で被覆される。【００６４】  ある好適な実施の形態において、前記第１のコア基板と前記第２のコア基板との間に基板間接続層が設けられる。前記基板間接続層は、その厚み方向に貫通する層間接続導体を有する。前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは、前記層間接続導体を介して接続される。【００６５】  ある好適な実施の形態において、前記内部導体パターンは、前記誘電体層の両面に設けられる。【００６６】  ある好適な実施の形態において、前記第２のコア基板��、第１の誘電体層と第２の誘電体層とを備える。前記第１の誘電体層の一表面には第１の内部導体パターンが、他表面には第３の内部導体パターンがそれぞれ設けられる。前記第２の誘電体層の一表面には第２の内部導体パターンが、他表面には第４の内部導体パターンがそれぞれ設けられる。前記第１の内部導体パターンと前記第２の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第１の引き出し電極と第２の引き出し電極とをなす。前記第３の内部導体パターンと前記第４の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第３の引き出し電極と第４の引き出し電極とをなす。前記第１の内部導体パターンと前記第３の内部導体パターンとは、前記第１の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第２の内部導体パターンと前記第４の内部導体パターンとは、前記第２の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第１のコア基板は、第３の誘電体層と第４の誘電体層とを備える。前記第３の誘電体層の一表面には第５の内部導体パターンが、他表面には第７の内部導体パターンがそれぞれ設けられる。前記第１の誘電体層の一表面には第６の内部導体パターンが、他表面には第８の内部導体パターンがそれぞれ設けられる。前記第５の内部導体パターンと前記第６の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第５の引き出し電極と第６の引き出し電極とをなす。前記第７の内部導体パターンと前記第８の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第７の引き出し電極と第８の引き出し電極とをなす。前記第５の内部導体パターンと前記第７の内部導体パターンとは、前記第３の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第６の内部導体パターンと前記第８の内部導体パターンとは、前記第４の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第２のコア基板の第３、第４の引き出し電極露出主面と前記第１のコア基板の第５、第６の引き出し電極露出主面とを向かい合わせて、前記第２のコア基板と前記第１のコア基板とは積層される。前記第３の引き出し電極と前記第５の引き出し電極とは互いに接続される。前記第４の引き出し電極と前記第６の引き出し電極とは互いに接続される。【００６７】  本発明の半導体装置の実装構造は、上記多層配線基板と、第１の半導体装置と、第２の半導体装置とを備える。前記第１の半導体装置と前記第２の半導体装置とは、前記第３、第４の引き出し電極露出主面の裏側に位置する前記第２のコア基板の主面に搭載される。前記第１の半導体装置は、前記第１の引き出し電極に接続され、前記第２の半導体装置は、前記第２の引き出し電極に接続される。【００６８】  ある好適な実施の形態において、前記第１、第２、第３、及び第���の内部導電パターンは、それぞれ、前記第１の半導体装置と前記第２の半導体装置との間を接続するバスラインを構成する。
【発明の効果】
【００６９】  本発明に係る配線基板は、微細な配線パターンを形成せずに、多数の信号配線を引き回すことを可能とし、また、信号配線が経由するビアホールの接続数や配線層数を格段に減らすことを可能とする。従って、配線基板を高密度化するに当たり、狭ピッチ・高アスペクト比の配線を形成する限界、ビアホールやランドの小径化の限界、配線層を多層化する限界に制限されない。そのため、今後の高性能化、高機能化が進む電子機器の搭載にも十分に対応可能な、高密度で高い信頼性を有する配線基板が実現できる。【００７０】  また、互いに異なる方向に誘電体シートが折り畳まれた配線基板を積層し、各配線基板に形成される内部導電パターンの一部を相互に接続することによって、任意の方向に配線パターンを接続配線することができる。これにより、多層基板内の迂回配線をなくすことができ、平行なバスラインや伝送線路を埋設して形成でき、高品質な配線構造を実現することが可能となる。【００７１】  また、本発明に係るインターポーザは、微細な配線パターンを形成せずに、誘電体層の主面上に形成された内部導体パターンにより、誘電体シートが交互に折り畳まれた微細な間隔で配線ピッチが構成された高密度配線のインターポーザが実現できる。また、インターポーザの両面に露出された引き出し電極は、誘電体層内の形成された層間接続導体（ビアホール）を介して接続されるので、多層配線を用いなくても、２次元的に配置された外部接続端子を形成することが可能となる。従って、狭ピッチな電極パッドを有するＬＳＩチップに十分適応可能な、信頼性の高い高密度配線を備えたインターポーザが実現できる。
【図面の簡単な説明】
【００７２】
【図１Ａ】本発明の実施の形態１に係る配線基板の構成を示す図である。
【図１Ｂ】実施の形態１の配線基板に電子部品を実装してなる実装体の構成を示す図である。
【図２】図２−（Ａ）、図２−（Ｂ）、図２−（Ｃ）は、実施の形態１に係る配線基板の形成方法を示す図である。
【図３】実施の形態１に係る配線基板の構成を示す断面図である。
【図４】図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）は、本発明の実施の形態２に係る配線基板の形成方法を示す図である。
【図５】本発明の実施の形態２に係る配線基板の構成を示す断面図である。
【図６】図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）は、本発明の実施の形態２に係る配線基板の形成方法を示す図である。
【図７】本発明の実施の形態２に係る配線基板の構成を示す断面図である。
【図８】図８−（Ａ）、図８−（Ｂ）、図８−（Ｃ）は、本発明の実施の形態３に係る配線基板の形成方法を示す図である。
【図９】本発明の実施の形態３に係る配線基板の構成を示す断面図である。
【図１０】本発明の実施の形態３に係る配線基板の構成を示す図である。
【図１１】図１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）は、本発明の実施の形態４に係る配線基板の形成方法を示す図である。
【図１２】本発明の実施の形態４に係る配線基板の構成を示す断面図である。
【図１３】図１３−（Ａ）、図１３−（Ｂ）、図１３−（Ｃ）は、本発明の実施の形態４の他の例における配線基板の形成方法を示す図である。
【図１４】本発明の実施の形態４の他の例における配線基板の構成を示す断面図である。
【図１５】図１５−（Ａ）、図１５−（Ｂ）は、本発明の実施の形態４の他の例における配線基板の形成方法を示す図である。
【図１６】本発明の実施の形態４の他の例における配線基板の構成を示す断面図である。
【図１７】図１７−（Ａ）、図１７−（Ｂ）、図１７−（Ｃ）は、本発明の実施の形態５に係る配線基板の形成方法を示す図である。
【図１８】本発明の実施の形態５に係る配線基板の構成を示す断面図である。
【図１９】図１９−（Ａ）〜図１９−（Ｆ）は、本発明の実施の形態６に係る誘電体シートの形成方法を示す図である。
【図２０Ａ】本発明の実施の形態６に係る誘電体シートの折り畳み方法を説明する図である。
【図２０Ｂ】本発明の実施の形態６に係る誘電体シートの折り畳み方法を説明する図である。
【図２０Ｃ】本発明の実施の形態６に係る誘電体シートの折り畳み方法を説明する図である。
【図２１】本発明の実施の形態７に係る多層配線基板の構成を示す図である。
【図２２】本発明の実施の形態７の多層配線基板の構成要素であるコア基板（Ａ）の構成を示す図である。
【図２３】図２３−（Ａ）、図２３−（Ｂ）、図２３−（Ｃ）は、本発明の実施の形態７に係るコア基板の形成方法を示す図である。
【図２４】本発明の実施の形態７に係るコア基板の構成を示す断面図である。
【図２５】本発明の実施の形態８に係る多層配線基板の構成を示す断面図である。
【図２６】図２６−（Ａ）、図２６−（Ｂ）、図２６−（Ｃ）は、本発明の実施の形態８に係わるコア基板の形成方法を示す図である。
【図２７】本発明の実施の形態８に係わるコア基板の構成を示す断面図である。
【図２８】本発明の実施の形態９に係わるチップセットの構成を示す図である。
【図２９】本発明の実施の形態９に係わる多層配線基板の構成を示す断面図である。
【図３０Ａ】本発明の実施の形態１０に係わる多層配線基板の一製造工程を説明する図である。
【図３０Ｂ】本発明の実施の形態１０に係わる多層配線基板の一製造工程を説明する図である。
【図３０Ｃ】本発明の実施の形態１０に係わる多層配線基板の一製造工程を説明する図である。
【図３１Ａ】本発明の実施の形態１０に係わる多層配線基板の他の製造工程を説明する図である。
【図３１Ｂ】本発明の実施の形態１０に係わる多層配線基板の他の製造工程を説明する図である。
【図３１Ｃ】本発明の実施の形態１０に係わる多層配線基板の他の製造工程を説明する図である。
【図３２】本発明の実施の形態１１に係るインターポーザの基本構成を示す斜視図である。
【図３３】本発明の実施の形態１１に係るインターポーザの構成を示す断面図である。
【図３４】図３４−（Ａ）、図３４−（Ｂ）、図３４−（Ｃ）は、本発明の実施の形態６に係る誘電体シートの形成方法を示す図である。
【図３５】本発明の実施の形態１１に係るインターポーザの構成を示す断面図である。
【図３６Ａ】本発明の実施の形態１１に係るインターポーザを用いたＣＳＰの上面図である。
【図３６Ｂ】本発明の実施の形態１１に係るインターポーザを用いたＣＳＰの断面図である。
【図３６Ｃ】本発明の実施の形態１１に係るインターポーザを用いたＣＳＰの底面図である。
【図３７】本発明の実施の形態１１に係わるインターポーザの配線の接続構造を示す図である。
【図３８】本発明の実施の形態１２に係わる拡張インターポーザの構成を示す断面図である。
【図３９】本発明の実施の形態１２に係わる拡張インターポーザの構成を示す平面図である。
【図４０】本発明の実施の形態１２に係わる拡張インターポーザの一部拡大図である。
【図４１】本発明の実施の形態１２に係わる拡張インターポーザの配線の接続方法を示す図である。
【図４２】本発明の実施の形態１２に係わる拡張インターポーザの応用例を示す図である。
【図４３】本発明の実施の形態１３に係る多層配線基板の基本的な構成を示す斜視図である。
【図４４】本発明の実施の形態１３における誘電体層の構成を示す断面図である。
【図４５】本発明の実施の形態１３における多層配線基板の構成を示す斜視図である。
【図４６Ａ】本発明の実施の形態１３における引き出し電極の第１の構成を示す断面図である。
【図４６Ｂ】本発明の実施の形態１３における引き出し電極の第２の構成を示す断面図である。
【図４７】本発明の実施の形態１３における多層配線基板の構成を示す斜視図である。
【図４８】本発明の実施の形態１３における内部導電パターンの構成を示す断面図である。
【図４９】本発明の実施の形態１３における多層配線基板の配線の接続関係を示す平面図である。
【図５０】本発明の実施の形態１３におけるＩＣ（半導体装置）が搭載された多層配線基板の構成を示す平面図である。
【図５１】本発明の実施の形態１３における多層配線基板の変形例を示す斜視図である。
【図５２】本発明の実施の形態１３における多層配線基板の他の変形例を示す平面図である。
【図５３】従来のビルドアップ配線基板の構成を示す断面図である。
【符号の説明】
【００７３】１０  誘電体シート
１１  誘電体層
１１ａ  誘電体層
１１ｂ  誘電体層
１１ｃ  誘電体層
１２、１３  内部導体パターン
１４  連結部位
１６  絶縁性接着層
１７  引き出し電極
１８  引き出し電極
１９  引き出し電極
２０  基板主面
２１  基板主面
２２  ビアホール（層間接続導体）
２３  配線パタ−ン
２４  ビアホ−ル
２５  外部導電パターン
２６  外部接続用電極
２７  絶縁層
２８  接続用導体
３０  ＬＳＩチップ３１  電極パッド
３２  外部接続端子
３３  ＬＳＩチップ
３３Ａ  ＬＳＩチップ
３３Ｂ  ＬＳＩチップ
３３Ｃ  ＬＳＩチップ
３４  外部接続端子
３５  半田ボール
３６ａ、３６ｂ  内部導体パターン
３７ａ、３７ｂ  内部導体パターン
３８ａ、３８ｂ  内部導体パターン
４０ａ、４０ｂ  引き出し電極
４１ａ、４０ｂ  引き出し電極
４２ａ、４２ｂ  引き出し電極
４３ａ、４３ｂ  引き出し電極
４４ａ、４４ｂ  引き出し電極
４５ａ、４５ｂ  引き出し電極
５０  基板間接続層
５３  ビアホール
５１  外部接続端子
５２  外部接続端子
６０  バス
７０  溝
８０  治具
１００Ａ  配線基板
１００Ｂ  配線基板
１００Ｃ  配線基板
１００Ｄ  配線基板
１４０  チップ型の電子部品
１５０  実装構造体
１００ａ  コア基板
１００ｂ  コア基板
１１０Ａ  多層配線基板
１１０Ｂ  多層配線基板
１２０Ａ  インターポーザ
１２０Ｂ  拡張インターポーザ
１６０  第２のＬＳＩチップ
１７０  第３のＬＳＩチップ
１８０  プリント基板
【発明を実施するための最良の形態】
【００７４】  以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施の形態に限定されない。【００７５】  （実施の形態１）
図１Ａは、本発明の実施の形態１における配線基板１００Ａの基本的な構成を示す図である。図１Ａに示した配線基板１００Ａは、矩形平板形状をしている。配線基板１００Ａは複数の誘電体層１１を有する。各誘電体層１１は、基板両主面の対向方向（厚み方向）ｔに沿って配置されたうえで、対向方向ｔと直交する方向ｗ１に沿って積層される。ここで、直交方向ｗ１とは、矩形状をした配線基板１００Ａの任意の辺に沿った一つの基板平面方向をいう。誘電体層１１の表面には内部導体パターン１２、１３が設けられる。内部導体パターン１２、１３は、誘電体層１１の両面に設けられる。隣接する誘電体層１１どうしは、基板両主面２０、２１のいずれか一方においてその層端が互いに連通一体に連結成形される。【００７６】  連結された層端は隣接する誘電体層１１の連結部位１４を構成する。連結部位１４は誘電体層１１の幅いっぱい（配線基板１００Ａの基板幅いっぱい）、すなわち、直交方向ｗ１に基板平面上で直交する基板平面方向ｗ２に沿って連続的に誘電体層１１に設けられる。連結部位１４は、各誘電体層１１の両層端に設けられる。これら複数の連結部位１４は、基板両主面２０、２１のいずれか一方に直交方向ｗ１に沿って互い違いに配置される。すなわち、一方の基板主面２０側の連結部位１４に隣接する連結部位１４は、他方の基板主面２１に設けられ、他方の基板主面２１側の連結部位１４に隣接する連結部位１４は、一方の基板主面２０に設けられる。【００７７】  これにより、複数ある誘電体層１１全体は、連結部位１４において折り畳まれることで屈曲配置される一枚の誘電体シート１０の形態をなし、さらに折り畳まれた誘電体シ−ト１０から基板が構成される。内部導体パターン１２、１３は、このようにして誘電体シート１０を構成する誘電体層１１に層長手方向に沿って帯状に配置される。ここで、層長手方向とは、連結部位１４の連結稜線方向であって、具体的には基板平面方向ｗ２となる。【００７８】  各誘電体層１１は、層間に配置される絶縁性接着層１６で互いに固着されており、内部導体パターン１２、１３は、絶縁性接着層１６で被覆される。これにより、配線基板１００Ａの一方の基板主面２０は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。同様に、配線基板１００Ａの他方の基板主面２１は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。【００７９】  複数ある内部導体パターン１２、１３のうちの少なくとも一つは、この内部導体パターン１２、１３が形成される誘電体層１１の表面が連結外側となる連結部位１４まで延出される。これにより、内部導体パターン１２、１３の延出端はいずれか一方の主面２０、２１（図１では基板主面２０）に露出する。配線基板１００Ａの主面２０、２１に露出する内部導体パターン１２は、引き出し電極１７を構成する。引き出し電極１７の上面には、引き出し電極１７よりも面積の大きい外部接続用電極２６が形成される。外部接続用電極２６の上面は、配線基板１００Ａに実装される電子部品が安定して搭載できるように基板主面２０、２１と平行な平坦面となっている。【００８０】  本実施の形態の配線基板１００Ａにチップ型の電子��品１４０を実装してなる電子部品の実装構造体１５０の構造を図１Ｂに示す。この実装構造体１５０では、配線基板１００Ａの主面２０に露出する少なくとも２つの引き出し電極１７それぞれに外部接続用電極２６を形成している。そして、複数の外部接続用電極２６に電子部品１４０の外部接続電極１４１を当接させる。この状態で外部接続用電極２６と外部接続電極１４１とを導電体１４２（はんだ、導電性接着剤等）により接続する。この実装構造体１５０では、その表面が平坦となった外部接続用電極２６に電子部品１４０を搭載するため、形態として安定した状態で電子部品１４０を配線基板１００Ａに実装することができる。【００８１】  本実施の形態における配線基板１００Ａの第１の特徴は、内部導体パターン１２、１３が、誘電体層１１を挟んで配線基板１００Ａの基板平面方向（直交方向ｗ１）に沿って複数積層された構造を有することである。これにより、誘電体層１１の厚さと内部導体パターン１２、１３の厚さを加えた程度の微小なピッチで配線を引き回すことができる。例えば、誘電体層１１の厚みを４μｍ、内部導体パターン１２、１３の厚みを１μｍとした場合、４〜５μｍピッチという極めて高密度な配線引き回しが可能になる。これは、ビルドアップ配線基板における最先端の４０μｍピッチ配線と比較しても、８〜１０層のビルドアップ層分に匹敵する配線密度となる。【００８２】  本実施の形態における配線基板１００Ａの第２の特徴は、内部導体パターン１２、１３は、絶縁性接着層１６で被覆されて配線基板１００Ａ内に内装された構造になっていることである。これにより、配線基板１００Ａの主面２０上に形成された外部接続用電極２６による阻害を何ら受けることなく、狭ピッチを維持したままで、内部導体パターン１２、１３を高密度配線を実現することが可能となる。すなわち、従来のビルドアップ配線基板において高密度化の阻害要因となっていたランドの影響を一切受けずに、高密度配線が可能となる。【００８３】  以上のように、本実施の形態では、従来のビルドアップ配線基板に比して、配線密度が飛躍的に増大した配線基板を提供するものであるが、さらに、従来のビルドアップ配線基板において、高密度化の妨げとなっていた以下のような技術的課題を解決することができる。【００８４】  高密度化の第一の課題として、配線の狭ピッチ化があるが、配線の微細化にともなう配線抵抗の増大を防ぐために、厚い配線層が必要になり、その結果、アスペクト比の高い配線パターンを形成する高度なエッチング技術が要求される。例えば、配線幅を２０μｍとすると、配線の低抵抗化の観点から、望まれる配線厚さとして２０μｍ程度の高アスペクト比の配線が必要となる。【００８５】  一方、本実施の形態においては、内部導体パターン１２、１３は、各誘電体層１１の表面に帯状に形成されており、そのパターン幅を、配線基板１００Ａの厚さ（両主面２０、２１対向離間間隔）の半分程度まで広く取ることができる。例えば、配線基板１００Ａの厚さを１ｍｍとした場合、内部導体パターン１２、１３の幅を４００μｍ以上にすることが可能であり、そうすれば、内部導体パターン１２、１３の厚みを１μｍと薄くしても、幅２０μｍ、厚さ２０μｍの高ア��ペクト比配線と同等以上の導体断面積を得ることができ、配線の低抵抗化が容易に実現できる。もちろん、幅が１００μｍオーダの内部導体パターン１２、１３は、通常のエッチング技術で容易に形成できるので、困難な高アスペクト比のエッチング技術を必要とせず、歩留まり良く内部導体パターンを形成することができる。【００８６】  高密度化の第二の課題として、配線の多層化があるが、配線層数を増やすことは、配線がより多くのビアホールを経由することを意味し、信頼性劣化の原因となる。さらに、配線の高密度化を図るために、ビアホール直上にビアホールを形成する、いわゆるビア・オン・ビア構造も開発されているが、ビア導体と誘電体との熱膨張率の差に起因する熱ストレスによる信頼性の劣化が新たな課題となっている。【００８７】  一方、本実施の形態においては、各内部導体パターン１１、１２は、配線基板１００Ａ内に、ビアホールを介することなく実質的に一層で内装される。そのため、ビアホールが介在する配線間の接続箇所は存在せず、また、配線基板１００Ａの主面２０、２１上に露出する引き出し電極１７も、内部導体パターン１１ａの一部が延出されたもので、接続点はない。従って、本発明は、信頼性劣化の原因となる接続点を基本的に持たない配線基板の構成をなすので、高い信頼性を容易に実現することができる。【００８８】  次に、図１Ａに示した配線基板１００Ａを、誘電体シート１０を交互に折り畳んで形成する方法について、図２−（Ａ）、図２−（Ｂ）、図２−（Ｃ）、図３を参照しながら説明する。【００８９】  図２Ａ、図２−（Ｂ）、図２−（Ｃ）は、それぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図２−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。これら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、配線基板１００Ａにおける基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。【００９０】  次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′，Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。【００９１】  複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３（本実施の形態では内部導体パターン１２）の一部を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′，Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７を形成する。線Ｐ−Ｐ′，Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図３に示すように、後工程において線Ｐ−Ｐ′，Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′，Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′，Ｑ−Ｑ′が選択される。【００９２】  ここで、誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより５００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。【００９３】  次に、図３に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより、互いに重畳された部位からなる複数の誘電体層１１を形成する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。【００９４】  このようにして、図１Ａに示す配線基板１００Ａが完成する。配線基板１００Ａの厚さｔは、概ね１ｍｍ弱で、配線基板１００Ａ内に内装された内部導体パターン１２の配線ピッチは約４μｍとなる。【００９５】  なお、図３に示すように、誘電体シート１０を折り畳む際、引き出し電極１７は、連結部位１４の連結外側に位置して配線基板１００Ａの主面に露出する。【００９６】  （実施の形態２）
図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）、及び図５は、本発明の実施の形態２における配線基板１００Ｂの構成およびその製造方法を示す図である。誘電体層１１、内部導体パターン１２、１３、引き出し電極１７は、実施の形態１の場合と同様であるが、本実施の形態では、配線基板１００Ｂの一方の主面２０に引き出し電極１７を設けるとともに、他方の主面２１にも引き出し電極１９を設けている。引き出し電極１７と引き出し電極１９とは、内部導体パターン１２、１３を介して配線基板１００Ｂの上下で接続される。【００９７】  ＬＳＩチップ等のチップ型回路部品を配線基板に高密度に実装するには、配線基板の両面に回路部品（電子部品等）を搭載することが行われる。このとき、配線基板の一方の主面に搭載された回路部品と、他方の主面に搭載された回路部品とを、信号線で繋ぐ必要が出てくる。従って、このような用途に使用される配線基板は、配線基板の一方主面側の引き出し電極と、他方主面側の引き出し電極とを電気的に繋ぐ手段が必要となる。【００９８】  図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図４−（Ａ）に示すように、誘電体シート１０の一方の表面に内部導体パターン１２が帯状に形成される。任意の内部導体パターン１２は、山側線Ｐ−Ｐ′を越える位置まで延出形成されて、第１の引き出し電極１７を構成する。同じく、図４−（Ｃ）に示すように、誘電体シート１０の他方の表面に、内部導体パターン１３が帯状に形成される。内部導体パターン１２と内部導体パターン１３とは、誘電体シート１０を挟んで対向配置される。【００９９】  引き出し電極１７を有する内部導体パターン１２と対向する内部導体パターン１３は、谷側線Ｑ−Ｑ′を越える位置まで延出形成されており、この延出端から第２の引き出し電極１９が構成される。なお、第１，第２の引き出し電極１７、１９が延出される方向については実施の形態１における引き出し電極１７の延出方向の説明と同様であるので、ここではその説明を省略する。【０１００】  なお、図４Ｂに示すように、誘電体シート１０には、予め、ビアホール２２が形成されている。ビアホール２２は、引き出し電極１７が形成される内部導体パターン１２と引き出し電極１９が形成される内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填される。ビアホール２２は、引き出し電極１７、１９にできる限り近接する位置に配置される。これにより、引き出し電極１７と引き出し電極１９とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。【０１０１】  次に、図５に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなる配線基板１００Ｂの構造が具体化する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１��は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。【０１０２】  誘電体シート１０を折り畳む際、引き出し電極１７、１９は、連結部位１４の連結外側に位置して配線基板１００Ｂの主面２０、２１に露出する。【０１０３】  図５から明らかなように、引き出し電極１７は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１９は、一体成形された同材料によって内部導体パターン１３に連結している。さらに、内部導体パターン１２と内部導体パターン１３とは、ビアホール２２を介して互いに接続されている。これにより、引き出し電極１７と引き出し電極１９とは接続している。【０１０４】  ここで、引き出し電極１７と引き出し電極１９とに、それぞれ外部接続用電極（図示せず）を形成すれば、配線基板１００Ｂの両主面２０、２１に搭載された回路部品の所定の接続電極を、それぞれ外部接続用電極に接続することによって、回路部品間を信号線で繋ぐことができる。【０１０５】  なお、上記例では、ビアホール２２を誘電体層１１に１つ形成した場合を説明したが、内部導体パターン１２と内部導体パターン１３とは、誘電体層１１を挟んで平行に形成されているので、ビアホール２２はその間のどの箇所でも形成することが可能である。【０１０６】  図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）、及び図７は、任意の位置にビアホール２２を形成する例を示す。図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）に示すように、内部導体パターン１２と内部導体パターン１３との間にある誘電体シート１０（配線基板１００Ｂでは、図７に示すように、誘電体層１１）に、複数のビアホール２２がほぼ一定の間隔で形成されている。【０１０７】  引き出し電極１７と内部導体パターン１２、及び引き出し電極１９と内部導体パターン１３は、それぞれ同一材料で一体成形されているので、コンタクト抵抗の問題は生じない。しかしながら、内部導体パターン１２とビアホール２２（層間接続導体）、及び引き出し電極１９とビアホール２２（層間接続導体）は、一体成形されておらず、また、コンタクト面積も小さい。そのため、この部位でのコンタクト抵抗が大きくなる。【０１０８】  従って、ビアホール２２が１箇所しか形成されていないと、コンタクト抵抗の増大、さらには、コンタクト不良の発生といった不具合が生じる可能性がある。これに対し、図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）、及び図７に示すように、ビアホール２２を複数設けることによって、このような問題を解決でき、安定して引き出し電極１７と引き出し電極１９との接続が実現できる。【０１０９】  なお、図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）、及び図５で示す例では、引き出し電極１９は、引き出し電極１７のほぼ直下の位置に形成されているが、図６−（Ａ）、図６−（Ｃ）に示すように、引き出し電極１９と引き出し電極１７とを位置ずれさせて形成することもできる。このようにずらして形成することによって、配線基板１００Ｂの主面���１（下面）に実装される回路部品の接続用パッドと引き出し電極１９との接続がより容易になる。【０１１０】  （実施の形態３）
図８−（Ａ）、図８−（Ｂ）、図８−（Ｃ）、図９、及び図１０は、本発明の実施の形態３における配線基板１００Ｃの構成を示す図である。本実施の形態の基本構成は、実施の形態１と同じであるが、本実施の形態では、異なる内部導体パターン１２同士を接続する構成を備えることを特徴とする。【０１１１】  本発明の基本的な構成は、高密度に形成された内部導体パターンが配線基板内に内装されていることを特徴とするが、各内部導体パターンは誘電体層の平面方向に沿って互いに平行して形成されているため、配線基板内では互いに接続させることはできない。【０１１２】  しかしながら、一の信号線をなす内部導体パターンを、他の信号線をなす内部導体パターンに接続する信号線を配線することも考えられる。図８−（Ａ）、図８−（Ｂ）、図８−（Ｃ）、図９、及び図１０は、そのような配線を可能とする実施の形態の構成を示す。図８−（Ａ）に示すように、誘電体シート１０の一方の表面に、一の信号線をなす内部導体パターン１２ａと、他の信号線をなす内部導体パターン１２ｂとが形成され、それぞれの内部導体パターン１２ａ、１２ｂの端部に、引き出し電極１７ａ、１７ｂが形成される。引き出し電極１７ａ、１７ｂの延出方向の設定は、実施の形態１と同様である。【０１１３】  そして、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに沿って交互に連続的に折り畳むことによって、図９、図１０に示すように、誘電体シート１０の山側の折り曲げ部位で、引き出し電極１７ａ、１７ｂが露出された配線基板１００Ｃが構成される。【０１１４】  図９から明らかなように、配線基板１００Ｃの主面２０、２１は、引き出し電極１７ａ、１７ｂ以外は、誘電体層１１間に充填された絶縁性接着層１６と連結部位１４とで構成される。このことは、配線基板１００Ｃの主面２０、２１は、内部導体パターン１２、１３に対して絶縁された領域になっていることを意味する。そのため、配線基板１００Ｃの主面２０、２１には、内部導体パターン１２、１３とは絶縁された外部導電パターンを自由に形成することができる。【０１１５】  そこで、図１０に示すように、配線基板１００Ｃの一方の主面２０に、引き出し電極１７ａと引き出し電極１７ｂとを連結する外部導電パターン２５を形成し、この外部導体パターン２５により、内部導体パターン１２ａと内部導体パターン１２ｂとを接続する。ここで、内部導体パターン１２と、内部導体パターン１３とは、配線基板１００Ｃの一方の主面２０に露出した状態で配置されていないので、外部導電パターン２５は、一方の主面２０上において自由に引き回して配置することが可能となる。【０１１６】  （実施の形態４）
１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）、及び図１２は、本発明の実施の形態４における配線基板１００Ｄの構成を示した図である。基本的構成において、特に、誘電体シート１０の一方表面に帯状の内部導体パターン１２を設ける点については、実施の形態１と同じである。本実施の形態においては、誘電体シート１０の他方の表面上に形成された内部導体パターン３０が、互いに連続的に繋がっている構成をなしている点を特徴とする。【０１１７】  一般に配線基板では、ＬＳＩチップの高集積化に伴い、配線の高密度化が要求される一方、ＬＳＩの高速化に伴い、配線間のクロストークや外部ノイズの影響の低減等、品質面での向上も要求される。そのために、従来、多層配線基板では、信号配線層の間にシールド層を挿入したり、信号配線間にシールド配線を挿入するなどの対策を施していた。また、外部ノイズの影響を低減するために、一対の信号線からなる差動信号線を用いるなどの対策も施していた。しかしながら、このような対策を施したことによって、ビルドアップ層の増加や、信号線の増加をもたらし、配線の高密度化への要請と両立させることは技術的に困難である。【０１１８】  本実施の形態では、従来のビルドアップ配線基板では困難であった上記課題を克服し、配線の高密度化は維持しつつ、信号配線を覆うシールド層、または信号線間に挿入されるシールド配線を設けた構成、あるいは、差動信号線を設けた構成を備えた配線基板を容易に提供するものである。【０１１９】  図１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）に示すように、本実施の形態では、誘電体シート１０の一方の表面上に、帯状の第１の内部導体パターン１２が複数並列形成されている。一方、誘電体シート１０の他方の表面上に、第２の内部導体パターン３０が形成されている。【０１２０】  複数ある第１の内部導体パターン１２のうちの一部（図１１−（Ａ）では一つ）は引き出し電極１７を有する。引き出し電極１７の構成は、実施の形態１における引き出し電極１７と同様の構造を有しており、誘電体シート１０を屈曲配置してなる配線基板１００Ｄの一方の主面２０上に露出されている。誘電体層１１の他方の表面上に形成された第２の内部導体パターンは、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とを越えてそのパターン長手方向全体に渡って互いに連通形成されて一体化されており、第２の内部導体パターン３０は、誘電体シート１０の他方の表面の要部全面を覆う形状に形成されている。これにより、実施の形態１では複数設けられていた第２の内部導体パターン３０は、本実施の形態では配線基板１００Ｄの他方の主面２１において互いに連結された状態となり、この連結された第２の内部導体パターン３０の部位が配線基板１００Ｄの他の主面２１上に露出して引き出し電極１７として機能する。【０１２１】  ここで、第１の内部導体パターン１２を信号線として用い、第２の内部導体パターン３０を接地線として用いることにより、配線基板１００Ｄに内装された信号線をなす第１の内部導体パターン１２は、実質的に第２の内部導体パターン３０でシールドされた状態が達成される。【０１２２】  なお、図１２においては、第２の内部導体パターン３０は、誘電体シート１０の他方の表面のほぼ全面に形成された例を説明したが、シールドが必要な信号線のみを選択して、かかる信号線に対して必要なところに、互いに連続的に繋がった第２の内部導体パターン３０を形成してもよい。例えば、配線基板１００Ｄに内装される複数の誘電体層１１のうち、４層以上の互いに隣接する誘電体層１１に形成された第２の内部導体パターン同士が連通一体化した状態となるように、第２の内部導体パターン３０をパターン成形する。そうすれば、実施の形態１では４パターン以上隣接して互いに分離形成されていた第２の内部導体パターンが、本実施の形態では連続的に連結された状態で配線基板１００Ｄの他方の主面２１上に露出配置されることになる。このような構成とすることでも、第２の内部導体パターン３０によるシールド効果を有効ならしめるのに足りる。【０１２３】  また、本実施の形態では、第２の内部導体パターン３０を接地線として用い、いわゆるシールド層としての効果を与えたが、他の目的、例えば、電源線として用いることもできる。【０１２４】  次に、信号線間にシールド線を設けた構成の例を、図１３−（Ａ）、図１３−（Ｂ）、図１３−（Ｃ）、及び図１４を参照しながら説明する。図１３−（Ａ）、図１３−（Ｂ）、図１３Ｃに示すように、本例では、内部導体パターンの配置については、実施の形態１と同じであるが、各内部導体パターンに複数ある配線の機能をどのように割り付けるかを特定したものである。具体的には、誘電体シート１０の一方の表面において、信号線として機能する内部導体パターン１２ａと、シールド線として機能する内部導体パターン１２ｂとを、交互に配置させる。同様に、誘電体シート１０の他方の表面において、信号線として機能する内部導体パターン１３ａと、シールド線として機能する内部導体パターン１３ｂとを、交互に配置させる。さらに、内部導体パターン１２ａ、１２ｂと、内部導体パターン１３ａ、１３ｂとを、誘電体シート１０を挟んで対向配置する。さらに、信号線となる内部導体パターン１２ａには、シールド線となる内部導体パターン１３ｂを対向させ、シールド線となる内部導体パターン１２ｂには、信号線となる内部導体パターン１３ａを対向させる。【０１２５】  このように内部導体パターンを配置させた誘電体シート１０を折り畳んで、図１４に示す配線基板１００Ｅを形成する。これにより、信号線となる内部導体パターン１２ａ、１３ａの間に、シールド線となる内部導体パターン１２ｂ、１３ｂが介在する状態で配置される構造とする。このような構成を有することによって、信号線間のクロストークを防止することができる。【０１２６】  次に、一対の信号線からなる差動信号線を設けた構成の例を、図１５−（Ａ）、図１５−（Ｂ）、及び図１６を参照しながら説明する。図１５−（Ａ）、図１５−（Ｂ）（なお、誘電体シート１０の下面の図示は省略）に示すように、誘電体シート１０の表面に並列配置された複数の各内部導体パターン３６ａ、３６ｂ、３７ａ、３７ｂ、３８ａ、３８ｂを、谷側線Ｑ−Ｑ′を挟んで対向するパターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）（３８ａ、３８ｂ）にそれぞれ分類する。各パターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）���一端に、一対の引き出し電極（４０ａ、４０ｂ）、（４２ａ、４２ｂ）、（４４ａ、４４ｂ）をそれぞれ形成する。引き出し電極（４０ａ、４０ｂ）、（４２ａ、４２ｂ）、（４４ａ、４４ｂ）を、隣接する山側線Ｐ−Ｐ′に向けて形成し、さらに隣接する山側線Ｐ−Ｐ′を越える位置まで延出形成する。引き出し電極４０ｂと引き出し電極４２ａ、及び引き出し電極４４ａと引き出し電極４２ｂとを、互いに山側線Ｐ−Ｐ′を越える位置で重ならないように、その形成位置をずらして配置する。【０１２７】  同様に、各パターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）の他端に、もう一対の引き出し電極（４１ａ、４１ｂ）、（４３ａ、４３ｂ）、（４５ａ、４５ｂ）を形成する。引き出し電極（４１ａ、４１ｂ）、（４３ａ、４３ｂ）、（４５ａ、４５ｂ）を、隣接する山側線Ｐ−Ｐ′に向けて形成し、さらに隣接する山側線Ｐ−Ｐ′を越える位置まで延出形成する。引き出し電極４０ｂと引き出し電極４２ａを山側線Ｐ−Ｐ′を越える位置で重ならないように、その形成位置をずらして配置する。引き出し電極４４ａと引き出し電極４２ｂとも同様に配置する。【０１２８】  このようにしてパターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）が形成された誘電体シート１０を折り畳むことで、図１６に示すような構成の配線基板１００Ｆを形成する。これにより、各パターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）は、絶縁性接着層１６を介して互いに対向する位置に配置された構造となり、差動伝送線を構成することになる。【０１２９】  本実施の形態において構成された差動伝送線は、配線基板１００Ｆに内装された互いに平行して延びる帯状の内部導体パターン３６ａ、３６ｂ、３７ａ、３７ｂ、３８ａ、３８ｂで構成される。さらに、引き出し電極４０ａ、４０ｂ、４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４３ｂ、４４ａ、４４ｂ、４５ａ、４５ｂの配置位置を揃えて形成しているので、各差動信号線の距離は、一定の長さに揃えることができ、その結果、特性インピーダンスのばらつきを抑えることができる。【０１３０】  なお、差動伝送線を有効にシールドするために、図１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）に示すように、誘電体シート１０の他方表面にシールド層となる導電パターンを全面に形成してなるシールド層構造を設けてもよい。【０１３１】  （実施の形態５）
図１７−（Ａ）、図１７−（Ｂ）、図１７−（Ｃ）、及び図１８は、本発明の実施の形態５における配線基板１００Ｇの構成を示した図である。本実施の形態では、内部導体パターンの形成方法については、実施の形態１〜４に示したものと基本的に同じだが、誘電体シート１０を折り畳む仕方が異なる。【０１３２】  まず、図１７−（Ａ）に示すように、誘電体シート１０の一方の表面に、内部導体パターン１２が形成される。ここで、内部導体パターン１２は誘電体シート１０の谷側線Ｑ−Ｑ′と山側線Ｐ−Ｐ′との間において、一つおきに帯状に形成される。つまり、谷側線Ｑ−Ｑ′と山側線Ｐ−Ｐ′とに挟まれた一つの領域に内部導体パターン１２が形成されたのち、この領域に隣接する同様の領域には内部導体パターン１２は形成されず、さらに隣接する同様の領域に、内部導体パターン１２が形成される。このような内部導体パターン１２の形成が繰り返される。【０１３３】  同様に、図１７−（Ｃ）に示すように、誘電体シート１０の他方の表面に、内部導体パターン１３が形成される。ここで、内部導体パターン１２と同様、内部導体パターン１３は誘電体シート１０の谷側線Ｑ−Ｑ′と山側線Ｐ−Ｐ′との間において、一つおきに帯状に形成される。ただし、内部導体パターン１２と内部導体パターン１３とは、互いに対向しないように、その形成領域は設定される。【０１３４】  次に、図１８に示すように、誘電体シート１０は、山側線Ｐ−Ｐ′、及び谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳まれる。これにより、誘電体層１１が内装され、かつ誘電体層１１の両表面それぞれに内部導体パターン１２、１３が形成された配線基板１００Ｇが完成する。【０１３５】  実施の形態１−４では、誘電体シート１０を折り畳んだ後、互いに重畳された部位からなる誘電体層１１は、誘電体層１１の間に充填される絶縁性接着層１６により互いに固着し合っていたが、本実施の形態では、絶縁性接着層を用いずに、誘電体層同士を直接圧着して互いに固着させる。内部導体パターン１２、１３を誘電体シートの上面、及び下面で交互に配置したのは、誘電体層同士を直接圧着させる際に、内部導体パターン１２、１３どうしが重ならないようにするためである。【０１３６】  誘電体層１１を圧着により固着させるためには、誘電体シート１０に適切な材料を選ばなければならず、例えば熱可塑性樹脂シートを用いることができる。本実施の形態では、誘電体シート１０として、ポリエチレンフタレート、又はポリエチレンナフタレート等の熱可塑性ポリエステルを用いる。これらの材料は、２００℃の温度で熱圧着すれば、互いに溶融し、その後、室温まで冷却することによって互いに固着する。また、熱圧着に４００℃近い加熱を要するが、熱可塑性フッ素樹脂シートを誘電体シート１０として用いて圧着することができる。【０１３７】  本実施の形態においては、絶縁性接着層を用いずに配線基板を形成できるので、工程がより簡単になり、また、誘電体層間に充填された絶縁性接着層が不要になった分、配線基板の大きさをより小さくできる。【０１３８】  （実施の形態６）
以上、誘電体シートを折り畳んで、互いに重畳された部位からなる誘電体層と、誘電体層の主面上に形成された内部導体パターンが内層された本発明の配線基板の基本構成、及び種々の変形を説明してきたが、本実施形の形態では、誘電体シートのより具体的な折り畳み方法について、図１９−（Ａ）〜図１９−（Ｆ）、図２０Ａ、図２０Ｂ、図２０Ｃを参照しながら説明をする。図１９−（Ａ）〜図１９−（Ｆ）は、折り畳む前までの誘電体シートに内部導体パターンを形成する工程を示したものである。【０１３９】  まず、図１９−（Ａ）に示すように、一定の幅を有する誘電体シート１０を用意する。誘電体シート１０としては、例えば、厚さが４．５μｍ、幅２００ｍｍのアラミドフィルムを用いる。【０１４０】  次に、図１９−（Ｂ）に示すように、誘電体シート１０の表面に、誘電体シート１０の一方辺に沿った方向ｗ３（紙面に垂直な方向であって、図２参照）に沿って、仮想的な折り畳みの山側線Ｐ−Ｐ′、及び谷側線Ｑ−Ｑ′を設ける。ここで、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは互い違いに設けられ、かつ、一定の等間隔を空けた状態で互いに平行に設定される。【０１４１】  なお、本実施の形態では、折り畳みを容易にするために、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに沿って、誘電体シート１０の表面の一部を楔形に削り取ってなる屈曲案内溝５０を形成している。この場合、山側線Ｐ−Ｐ′の屈曲案内溝５０は、誘電体シート１０の一方の表面に設けられ、谷側線Ｑ−Ｑ′の屈曲案内溝５０は、誘電体シート１０の他方の表面に設けられる。【０１４２】  次に、図１９−（Ｃ）に示すように、誘電体シート１０の所定の位置にその厚み方向に貫通するビアホール２２を形成する。ビアホール２２は、一方表面側の引き出し電極１７と他方表面側の引き出し電極１７とに当接する位置に設けられる。ビアホール２２の孔壁面には、メッキ法で成長させた銅が接続用導体として形成される。【０１４３】  その後、図１９−（Ｄ）に示すように、誘電体シート１０の両表面に、スパッタ法を用いて銅薄膜１２′、１３′を１μｍ成膜させる。さらに、図１９−（Ｅ）に示すように、銅薄膜１２′、１３′を所定のパターン形状にエッチングすることにより内部導体パターン１２、１３を形成する。内部導体パターン１２、１３は、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とによって囲まれるシート表面領域に形成される。【０１４４】  ここで、一部の内部導体パターン１２、１３は、隣接する山側線Ｐ−Ｐ′、又は谷側線Ｑ−Ｑ′に向かいさらにその線Ｐ−Ｐ′、Ｑ−Ｑ′を越える位置まで延出形成されており、その延出端は引き出し電極１７と引き出し電極１９とを構成する。さらに、誘電体シート１０を間に対向する一部の内部導体パターン１２、１３は、ビアホール２２に当接することで、ビアホール２２を介して互いに接続される。【０１４５】  最後に、図１９−（Ｆ）に示すように、誘電体シート１０上に、半硬化性絶縁シート１６′を形成した後、内部導体パターン１２、１３の上方領域の半硬化性絶縁シート１６′だけを選択的に残存させた状態で半硬化性絶縁シート１６′を除去する。その結果、内部導体パターン１２、１３は半硬化性絶縁シート１６′で覆われ、引き出し電極１７、１９は、半硬化性絶縁シート１６′から露出した構造となる。なお、ここで、半硬化性絶縁シート１６′は、無機フィラとエポキシ樹脂からなるコンポジット樹脂を用いる。【０１４６】  次に、図２０Ａ、図２０Ｂ、図２０Ｃを参照しながら、内部導体パターン形成済の誘電体シート１０を折り畳む方法について説明する。なお、図２０Ａ、図２０Ｂ、図２０Ｃにおいては、誘電体シート１０のみを表示し、内部導体パターン１２、１３、及び半硬化性絶縁シート１６′は、省略している。【０１４７】  まず、図２０Ａに示すように、誘電体シート１０の端から順次、山側線Ｐ−Ｐ′、谷側線Ｑ−Ｑ′（図示省略）に沿って、下面が細くなった板状の治具６０をあてがいながら誘電体シート１０を折り畳んでいく。誘電体シート１０を全部折り畳んだ後、図２０Ｂに示すように、折り畳まれた誘電体シート１０の両側から、半硬化性絶縁シート１６’（図示せず）が互いに接触するまで押圧する。そして、最後に、押圧した状態のまま、２００℃の温度で、約６０分過熱した後、室温まで冷却すると、半硬化性絶縁シート１６′が互いに固着することにより、配線基板１００Ａが完成される。【０１４８】  ところで、フレキシブルな配線基板を折り畳む技術に関しては、日本特許文献（特開平１１ー３３０６３９号）、日本特許文献（特開２００２ー３１９７５０号）、米国特許文献（米国特許６１２１６７６）等に開示されているが、どの文献にも、本願発明で特徴となる基板平面方向に沿って狭ピッチで配置された配線パターン（内部導体パターン）を内装してなる高密度配線基板を開示するものでも、また、示唆するものでもない。【０１４９】  なお、上述した日本特許文献の特開平１１−３３０６３９号には、フィルム状の配線シートを連続的に折り畳んで直方体形状にする技術が開示されているが、当該先行技術は、配線シートの表面に実装された電子部品をできるだけコンパクトに収納する実装基板を実現することを目的とするもので、配線パターンの構成に関しては何ら記載しておらず、また、本願発明における上記配線パターンの構成を示唆する記載もない。【０１５０】  （実施の形態７）
ビルドアップ多層基板においては、ビルドアップ層自身は自立性がないので、ビルドアップ層を支持するためのコア基板が必要となる。すなわち、ビルドアップ多層配線基板は、コア基板の表面に、絶縁層と導体層を積層した後、導体層をエッチングして配線パタ−ンを形成することにより１層のビルドアップ層を形成し、これを順次繰り返して多層のビルドアップ層を積層することにより形成される。【０１５１】  しかしながら、コア基板は、ビルドアップ層に比べて当然に厚いので、スルーホールの大きさは必然的に大きくなり、その結果、ランドピッチも大きくなる。そのため、コア基板に対して、高密度配線は望めず、もっぱら、ビルドアップ層の支持基板としての役目をなすにすぎない。それ故、コア基板自身が、ビルドアップ配線基板における薄型化の障害になっており、また、コストアップの要因にもなっている。このような課題に着目したのが実施の形態７である。【０１５２】  実施の形態７の多層配線基板は、従来の多層配線基板と異なり、微細な配線パターンの形成を必要とせず、また、信号配線が経由するビアホールの接続数を格段に減らすことができるので、信頼性の高い高密度配線が得られる。図２１、図２２は、実施の形態７の多層配線基板１１０の構成を示した図であり、図２１はその断面図であり、図２２はその要部であるコア基板の断面図である。【０１５３】  多層配線基板１１０は、コア基板（Ａ）と、コア基板（Ａ）の主面２０、２１上に積層された配線基板（Ｂ１）、（Ｂ２）とを備える。【０１５４】  コア基板（Ａ）は、コア基板本体と内部導体パタ−ン１２、１３を備える。コア基板本体は、一定の幅を有する誘電体シ−ト１０を交互に連続的に折り畳むことによって形成された互いに重畳された部位からなる複数の誘電体層１１を備える。内部導体パタ−ン１２、１３は誘電体層１１の両表面それぞれに複数形成される。【０１５５】  コア基板（Ａ）は、図２２に示すように、矩形平板形状の基板構造を有する。各誘電体層１１は、コア基板（Ａ）の両主面２０、２１の対向方向（厚み方向）ｔに沿って配置されたうえで、対向方向ｔと直交する方向ｗ１に沿って積層される。ここで、直交方向ｗ１とは、矩形状をしたコア基板（Ａ）の任意の辺に沿った一つの基板平面方向をいう。誘電体層１１の表面には内部導体パターン１２、１３が設けられる。内部導体パターン１２、１３は、誘電体層１１の両面に設けられる。隣接する誘電体層１１どうしは、コア基板（Ａ）の両主面２０、２１のいずれか一方においてその層端が互いに連通一体に連結成形される。【０１５６】  連結された層端は隣接する誘電体層１１の連結部位１４を構成する。連結部位１４は誘電体層１１の幅いっぱい（コア基板（Ａ）の基板幅いっぱい）、すなわち、直交方向ｗ１に対して基板平面上で直交する基板平面方向ｗ２に沿って連続的に誘電体層１１に設けられる。連結部位１４は、各誘電体層１１の両層端に設けられる。これら複数の連結部位１４は、コア基板（Ａ）の両主面２０、２１のいずれか一方に直交方向ｗ１に沿って互い違いに配置される。すなわち、一方の主面２０側の連結部位１４に隣接する連結部位１４は、他方の主面２１に設けられ、他方の主面２１側の連結部位１４に隣接する連結部位１４は、一方の主面２０に設けられる。【０１５７】  これにより、複数ある誘電体層１０全体は、連結部位１４において折り畳まれることで屈曲配置される一枚の誘電体シート１０の形態をなし、さらに折り畳まれた誘電体シ−ト１０は矩形平板状のコア基板本体を構成する。内部導体パターン１２、１３は、このようにして誘電体シート１０を構成する誘電体層１１に層長手方向に沿って帯状に配置される。ここで、層長手方向とは、連結部位１４の連結稜線方向であって、具体的には基板平面方向ｗ２となる。【０１５８】  各誘電体層１１は、層間に配置される絶縁性接着層１６で互いに固着されており、内部導体パターン１２、１３は、絶縁性接着層１６で被覆される。これにより、コア基板（Ａ）の一方の主面２０は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。同様に、コア基板（Ａ）の他方の主面２１は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。【０１５９】  複数ある内部導体パターン１２、１３のうちの少なくとも一つは、この内部導体パターン１２、１３が形成される誘電体層１１の表面が連結外側となる連結部位１４まで延出される。これにより、内部導体パターン１２、１３の延出端はいずれか一方の主面２０、２１（図１では基板主面２０）に露出する。コア基板（Ａ）の主面２０、２１に露出する内部導体パターン１２は、引き出し電極１７、１８を構成する。引き出し電極１７、１８の上面には、引き出し電極１７、１８よりも面積の大きい外部接続端子３２、３４がそれぞれ形成される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面となっている。【０１６０】  配線基板（Ｂ１）、（Ｂ２）は、コア基板（Ａ）の両主面２０、２１それぞれに積層される。配線基板（Ｂ１）、（Ｂ２）は、コア基板（Ａ）の主面２０、２１に積層配置された絶縁層２７と、絶縁層２７の露出面に積層配置された配線パターン２３とを備える。配線パターン２３は、所定の配線形状にパターニングされる。配線基板（Ｂ１）、（Ｂ２）には、ビアホール２４が形成される。ビアホール２４は、絶縁層２７をその厚み方向に貫通して形成される。ビアホール２４は、配線パターン２３の形成位置において、配線パターン２３を含んで絶縁層２７をその厚み方向に開口される。外部接続端子３２、３４はビアホール２４の底部に露出する。【０１６１】  ビアホール２４の内壁には、接続用導体２８が形成される。接続用導体２８は、外部接続端子３２、３４から配線パターン２３にわたって形成されており、外部接続端子３２、３４と配線パターン２３とは、接続用導体２８を介して互いに接続される。【０１６２】  次に、以上の構成を備えた多層配線基板１１０の構造上の特徴を説明する。コア基板（Ａ）は、帯状に形成された内部導体パターン１２が誘電体層１１を挟んで交互に横方向（基板平面方向）に積層された構造になっているので、誘電体層１１の厚さと内部導体パターン１２、１３の厚さを加えた程度の微小なピッチで配線を引き回すことができる。例えば、誘電体層１１の厚みを４μｍ、内部導体パターン１２、１３の厚みを１μｍとした場合、４〜５μｍピッチという極めて高密度な配線引き回しが可能になる。これは、最先端の多層配線基板（例えば、ビルドアップ多層配線基板）における４０μｍピッチ配線と比較しても、８〜１０層の配線層に匹敵する配線密度である。【０１６３】  さらに、コア基板（Ａ）においては、内部導体パターン１２、１３は、絶縁性接着層１６で被覆されており、コア基板（Ａ）内に内装された構造になっている。そのため、内部導体パタ−ン１２、１３は、コア基板（Ａ）の主面２０、２１上に設けられた外部接続端子３２、３４によって何ら阻害されることなく、狭ピッチ配置を維持することが可能となり、その分、高密度配線が可能となる。【０１６４】  コア基板（Ａ）では、内部導体パターン１２、１３はコア基板（Ａ）に内装されているので、コア基板（Ａ）の主面２０、２１上は、自由に導体パターン（配線パターン）を形成できる。導体パターンは、外部接続端子３２、３４と引き出し電極１７、１８とを接続する接続介在物として機能させることができる。そのため、コア基板（Ａ）の主面２０、２１上において、外部接続端子３２、３４を任意の位置に設けることが可能となる。【０１６５】  以上説明したように、コア基板（Ａ）の基板構造では、狭ピッチな高密度配線を収納することが可能である。しかしながら、配線（内部導体パタ−ン１２、１３）の方向が一方向（紙面に対して垂直方向）に揃っているので、多数の接続端子を持つＬＳＩチップ間を配線で相互接続する場合には、配線の自由度が制限される。コア基板（Ａ）の主面に上述した導体パターンを設け、その導体パターンによって、同一主面上の引き出し電極１７、１７または１８、１８どうしを接続することにより、配線の自由度は増す。しかしながら、コア基板（Ａ）の主面２０、２１は、誘電体層１１の連結部位１４で構成されているために平坦性があまりよくなく、微細なパタ−ンをその表面に形成することには向いておらず、コア基板（Ａ）を配線基板として機能させにくい。【０１６６】  そこで、多層配線基板１１０では、コア基板（Ａ）のこのような基板構造は、物理的自立が可能となる機械的強度を備えていることに着目して、次のように構成する。すなわち、多層配線基板１１０では、基板構造をビルドアップ配線基板構造としたうえで、上述したコア基板（Ａ）の基板構造を、ビルドアップ配線基板と一体に積層されてビルドアップ配線基板を支持するコア基板とする。【０１６７】  これにより、従来、高密度配線には不向きで、もっぱらビルドアップ配線基板の支持基板としての役目しかなかったコア基板を、８〜１０層のビルドアップ層分に匹敵する高密度配線基板に置き換えることが可能となる。また、配線の自由度についての制限は、このコア基板（Ａ）にビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層することによって解消することができる。コア基板（Ａ）に、ビルドアップ配線層である配線基板（Ｂ１）、（Ｂ２）を積層することによって、多層配線基板全体としての主面の平坦性が改善され、微細配線パタ−ンの形成が容易になるからである。【０１６８】  さらには、コア基板（Ａ）の表面の平坦性が改善できるので、絶縁層２７内を開口してビアホ−ル２４を形成する際、また、配線パターン２３をエッチングする際にも、特に支���は生じない。【０１６９】  なお、コア基板（Ａ）の主面２０、２１上に露出する引き出し電極１７、１８の大きさは、８〜１０μｍ程度と非常に小さく形成できる。これに対して、絶縁層２７に開口されるビアホ−ル２４は、最小でも３０〜４０μｍ程度の大きさであって、引き出し電極１７、１８と比較してかなり大きい。そこで、引き出し電極１７、１８上に、ビアホール２４の大きさと同程度の大きさの外部接続端子３２、３４を形成しておくことにより、配線パタ−ン２３と引き出し電極１７、１８との接続を容易にすることができる。【０１７０】  こうして、コア基板（Ａ）に形成された内部導電パタ−ン１２、１３は、引き出し電極１７、１８、外部接続端子３２、３４、及び接続用導体２８を介して、配線パタ−ン２３に接続することができる。これにより、配線パタ−ン２３は、多層配線基板上に搭載されたＬＳＩチップの所定の電極端子に接続される。【０１７１】  本実施の形態の多層配線基板１１０によれば、配線（内部導電パタ−ン）ピッチの小さい多数の信号配線を引き回すことを可能としたコア基板（Ａ）に、配線ピッチは大きいものの配線自由度を有するビルドアップ配線層である配線基板（Ｂ１）、（Ｂ２）を積層することにより、少ない配線基板の積層数で高密度な配線を実現することができる。また、信号配線が経由するビアホ−ルの接続数や配線層数を格段に減らすことができるので、信頼性の高い多層配線基板が実現できる。【０１７２】  なお、本実施の形態では、ビアホ−ル２４内に形成された接続用導体２８と引き出し電極１７、１８は、外部接続端子３２、３４を介して接続されているが、外部接続端子３２、３４を介せずに、接続用導体２８と引き出し電極１７、１８とを直接当接させて接続させてもよい。このようにしても、コア基板（Ａ）の主面２０、２１は、引き出し電極１７、１８が露出している場所以外は、誘電体シ−トの折り曲げ部位、及び誘電体シート１１間に充填された絶縁性接着層１６からなるので、コア基板（Ａ）の主面２０、２１上に積層された絶縁層２７にビアホ−ル２４を開口した際、配線パターン２３が接続部位の引き出し電極１７、１８以外の配線部位に短絡することも生じない。【０１７３】  また、本実施の形態では、コア基板（Ａ）の主面２０、２１上には１層の配線基板（Ｂ１）、（Ｂ２）が積層されていたが、必要に応じて、２層以上の配線基板を積層しても構わない。また、これら配線基板を、ビルドアップ配線層として形成すると、コア基板（Ａ）の主面２０、２１の平坦化が行われる点で好ましいが、他の方法で形成された配線基板をコア基板（Ａ）に積層しても、本発明の効果は失われない。【０１７４】  次に、図２２に示したコア基板（Ａ）を、誘電体シ−ト１０を交互に折り畳んで形成する方法について、図２３−（Ａ）、図２３−（Ｂ）、図２３−（Ｃ）、及び図２４を参照しながら説明する。【０１７５】  図２３−（Ａ）、図２３−（Ｂ）、図２３−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図２３−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と���谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。これら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、コア基板（Ａ）における基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。【０１７６】  次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′，Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。【０１７７】  複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３の一部（図では、内部導体パタ−ン１２）を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′，Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７、１８を形成する。線Ｐ−Ｐ′，Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図２４に示すように、後工程において線Ｐ−Ｐ′，Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′，Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′，Ｑ−Ｑ′が選択される。【０１７８】  ここで、誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより４００〜６００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。【０１７９】  次に、図２４に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなるコア基板（Ａ）の構造が具体化する。コア基板（Ａ）の厚さＴは、概ね１ｍｍ弱で、コア基板（Ａ）内に内装された内部導電パタ−ン１２の配線ピッチは約４μｍとなる。【０１８０】  ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各���電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。誘電体シート１０を折り畳む際、引き出し電極１７、１８は、連結部位１４の連結外側に位置してコア基板（Ａ）の主面２０、２１に露出する。【０１８１】  図２４から明らかなように、引き出し電極１７、１８は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１７、１８は、一体成形された同材料により内部導体パターン１２、１３に連結している。【０１８２】  ここで、コア基板（Ａ）の両主面２０、２１には、図２１に示すように、外部接続端子３２、３４が形成される。外部接続端子３２、３４は、引き出し電極１７と引き出し電極１８とにそれぞれ当接して接続される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面となっている。【０１８３】  なお、誘電体シート１０（誘電体層１１）として、アラミドフィルムのほか、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂等を用いることができる。また、折り畳まれた誘電体層１１は、その間に絶縁性接着層１６を充填することによって各誘電体層１１を互いに固着させたが、絶縁性接着層１６を充填しなくても、直接誘電体層１１同士を圧着させることによって固着させることもできる。この場合の誘電体層１１（誘電体シート１０）として好適な材料としては、例えば熱可塑性ポリエステル等が挙げられる。【０１８４】  次にコア基板（Ａ）の主面２０、２１上に積層された配線基板（Ｂ１）、（Ｂ２）を形成する工程について説明する。まず、コア基板（Ａ）の主面２０、２１上に絶縁層２７を積層配置する。これが第４の工程である。さらに、絶縁層２７に、ビアホール２４を形成する。ビアホール２４は、絶縁層２７をその厚み方向に貫通して形成する。ビアホール２４は、配線パターン２３の形成位置において、配線パターン２３を含んで絶縁層２７をその厚み方向に貫通して形成される。これにより、外部接続端子３２、３４はビアホール２４の底部に露出する。【０１８５】  次に、絶縁層２７の表面に導電層を形成し、さらに、形成した導電層を、エッチングして配線パタ−ン２３を形成する。この時に、絶縁層２７内に形成したビアホール２４内に接続用導体２８を形成する。これにより、ビルドアップ配線層（Ｂ１−（Ｂ）２）に形成された配線パタ−ン２３は、引き出し電極１７、１８を介して、コア基板（Ａ）内に形成された内部導電パタ−ン１２、１３に接続される。これが第５の工程である。【０１８６】  以上の第１〜第５の工程を実施することで、多層配線基板１１０が完成する。なお、コア基板（Ａ）の主面２０、２１上に積層された配線基板（Ｂ１）、（Ｂ２）の形成方法として、絶縁層２７とビアホール２４を先に形成してから配線パターンを形成する工程を示したが、従来のビル���アップ基板のビルドアップ層の形成方法と同様の工法を用いても同様の効果が得られる。例えば、樹脂つき銅箔をコア基板（Ａ）に積層して絶縁層２７と配線パターン２３用の銅箔を先に形成し、レーザ加工等で銅箔および絶縁層２７を貫通して穴を開けてビアホール２４を形成し、その後にビアホール２４内に接続用導体２８を形成しても良い。【０１８７】  （実施の形態８）
図２２に示す多層配線基板１１０にＬＳＩチップを搭載する場合に、コア基板（Ａ）の両面２０、２１に配線基板（Ｂ１）、（Ｂ２）を積層した多層配線基板１１０において、配線基板（Ｂ１）表面に形成された配線パタ−ン２３と、配線基板（Ｂ２）表面に形成された配線パタ−ン２３とを電気的に繋ぐ必要が生じる場合がある。【０１８８】  図２５は、実施の形態８における多層配線基板１１０Ｂの構成を示す。基本的な構成は、図２１に示した多層配線基板１１０Ａと同様であるが、コア基板（Ａ）の構成において、コア基板（Ａ）の一方の主面２０に形成された引き出し電極１７と、コア基板（Ａ）の他方の主面２１に形成された引き出し電極１８とが、誘電体層１１内に形成されたビアホール（層間接続導体）２２を介して接続されている。これにより、配線基板（Ｂ１）に形成された配線パタ−ン２３と、配線基板（Ｂ２）に形成された配線パタ−ン２３とが接続される。【０１８９】  図２５に示すように、コア基板（Ａ）は、誘電体層１１の両面に内部導体パタ−ン１２が形成され、内部導体パタ−ン１２、１３の一部は、コア基板（Ａ）の主面２０、２１上に露出された引き出し電極１７もしくは引き出し電極１８をなしている。これら引き出し電極１７、１８には、外部接続用電極３２、３４が形成される。【０１９０】  引き出し電極１７、１８が形成される内部導体パタ−ン１２、１３同士は、誘電体層１１内に形成されるビアホール２２を介して接続される。その結果、コア基板（Ａ）の両面に形成される引き出し電極１７、１８は、誘電体層１１内に形成されたビアホール２２を介して互いに接続される。【０１９１】  コア基板（Ａ）の両主面２０、２１には、配線基板（Ｂ１）、（Ｂ２）が積層され、さらは配線基板（Ｂ１）、（Ｂ２）の露出面には配線パタ−ン２３、２３がそれぞれ形成される。絶縁層２７、２７には、コア基板（Ａ）に形成された引き出し電極１７、１８に対応する位置にビアホ−ル２４、２４が開口され、ビアホ−ル２４、２４内には接続用導体２８、２８が形成される。その結果、配線基板（Ｂ１）、（Ｂ２）にそれぞれ形成された配線パタ−ン２３、２３は、接続用導体２８、外部接続端子３２、３４、引き出し電極１７、１８、内部導電パタ−ン１２、１３、及びビアホール２２を介して接続される。【０１９２】  次に、図２５に示したコア基板（Ａ）を、誘電体シ−ト１０を交互に折り畳んで形成する方法について、図２６−（Ａ）〜図２６−（Ｃ）、および図２７を参照しながら説明する。基本的には、図２３−（Ａ）〜図２３−（Ｃ）及び図２４で示した方法と同様であるが、誘電体シ−ト１０の両表面に形成された内部導電パタ−ン１２、１３を、誘電体シ−ト１０内に形成されたビアホール２２で互いに接続する点が異なる。【０１９３】  図２６−（Ａ）、図２６−（Ｂ）、図２６−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図２６−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。ら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、多層配線基板１１０における基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。【０１９４】  次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′，Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。【０１９５】  複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３の一部を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′，Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７を形成する。線Ｐ−Ｐ′，Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図２７に示すように、後工程において線Ｐ−Ｐ′，Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′，Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′，Ｑ−Ｑ′が選択される。【０１９６】  誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより４００〜６００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。【０１９７】  ここで、図２６−（Ｂ）に明瞭に示されるように、誘電体シート１０には、予め、ビアホール２２が形成されている。ビアホール２２は、引き出し電極１７が形成される内部導体パターン１２と引き出し電極１８が形成される内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填されている。ビアホール２２は、引き出し電極１７、１８にできる限り近接する位置に配置される。これにより、引き出し電極１７と引き出し電極１８とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。【０１９８】  次に、図２７に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてな��コア基板（Ａ）の構造が具体化する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。【０１９９】  誘電体シート１０を折り畳む際、引き出し電極１７、１８は、連結部位１４の連結外側に位置してコア基板（Ａ）の主面２０、２１に露出する。【０２００】  図２６（Ａ）〜図２６（Ｃ）から明らかなように、引き出し電極１７は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１８は、一体成形された同材料により内部導体パターン１３に連結している。さらに、内部導体パターン１２と内部導体パターン１３とは、ビアホール２２を介して互いに接続されている。これにより、引き出し電極１７と引き出し電極１８とは互いに接続される。【０２０１】  ここで、コア基板（Ａ）の両主面２０、２１には、外部接続端子３２、３４が形成される。外部接続端子３２、３４は、引き出し電極１７と引き出し電極１８とにそれぞれ当接して接続される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面とする。【０２０２】  なお、上述した説明では、ビアホール２２を誘電体層１１に１つ形成した場合を説明したが、内部導体パターン１２と内部導体パターン１３とは、誘電体層１１を挟んで平行に形成されているので、ビアホール２２はその間のどの箇所でも形成することが可能である。【０２０３】  なお、誘電体シート１０（誘電体層１１）として、アラミドフィルムのほか、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂等を用いることができる。また、折り畳まれた誘電体層１１は、その間に絶縁性接着層１６を充填することによって各誘電体層１１を互いに固着させたが、絶縁性接着層１６を充填しなくても、直接誘電体層１１同士を圧着させることによって固着させることもできる。この場合の誘電体層１１（誘電体シート１０）として好適な材料としては、例えば熱可塑性ポリエステル等が挙げられる。【０２０４】  （実施の形態９）
本発明に係る多層配線基板に使用されるコア基板（Ａ）は、そこに形成される内部導体パタ−ン１２、１３が、一定の方向（図２２、図２５に示したコア基板（Ａ）において、ｗ２の方向や紙面に対して垂直な方向）に平行して延びているので、自由な配線の引き回しができないという制約はあるが、コア基板（Ａ）に形成された内部導体パタ−ン１２、１３は、既存の配線基板では実現し得なかった高密度な内部導体パタ−ン１２、１３を実現することができるという特徴を有する。【０２０５】  近年、ＬＳＩチップの高集積化、高速化やメモリチップの大容量化が急速に進み、複雑で高度なシステムを、複数のＬＳＩチップのチップセットで制御することができるようになってきた。しかしながら、個々のＬＳＩチップの性能は向上したものの、複数のＬＳＩチップを搭載する配線基板においては、大容量の信号をＬＳＩチップ間で高速に伝送する能力が追いつけない状況にある。【０２０６】  図２８は、画像信号処理システムの構成の例を示すもので、画像信号処理ＬＳＩ５０、ＭＰＵ（マイクロプロセッサ）５１、メモリ５２、Ｉ／Ｏ５３のチップセットで構成され、各チップ間をバス６０で接続している。最近の大容量の画像信号処理システムでは、バス６０の数が数千本にのぼるものがあり、今後さらに増加することは必須であるが、本願発明に係る多層配線基板で使用されるコア基板は、その要求を十分に満たすものである。また、バス６０の配線は、大容量が求められるだけでなく、信頼性も要求されるが、コア基板における配線は、互いに平行で長さが揃っているので、スキュ−が起こりにくく、信頼性の面でも適していると言える。【０２０７】  図２９は、このような要求に適合した本発明の実施の形態９における多層配線基板１００Ｄの構成を示した図である。図２９に示すように、コア基板（Ａ）は、誘電体層１１の両表面それぞれに、複数の内部導体パタ−ン１２、１３が形成される。一方表面に複数設けられる内部導電パタ−ン１２のうち、ある特定の内部導電パタ−ン１２には、引き出し電極１７が設けられる。他方表面に複数設けられる内部導体パタ−ン１３は、すべて連結外側に位置する連結部位１４まで延出してその連結部位１４で互いに連結されて接続される。そして、互いに連結されている部位で引き出し電極４０を構成する。【０２０８】  ここで、内部導電パタ−ン１２を信号線（バスライン）として用い、内部導電パタ−ン１３を接地線として用いることにより、コア基板（Ａ）に内装された信号線をなす内部導電パタ−ン１２は、実質的に内部導電パタ−ン１３でシ−ルドされた状態が達成される。【０２０９】  また、コア基板（Ａ）の主面２０、２１には、配線基板（Ｂ１）、（Ｂ２）が積層されており、一方の配線基板（Ｂ１）の露出面に配線パタ−ン２３が形成される。配線パタ−ン２３は、配線基板（Ｂ１）内に形成された接続用導体２８を介してコア基板（Ａ）の主面２０に形成された引き出し電極１７に接続される。【０２１０】  内部導電パタ−ン１２の配線ピッチは非常に狭いので、隣接する引き出し電極１７、１７は非常に接近しており、これらの直上に、接続すべき２つの接続用導体２８を互いに分離した状態で形成することはできない。そこで、隣接する引き出し電極１７、１７上に、各々の引き出し電極１７、１７から横方向（コア基板（Ａ）の平面方向）に引き出される形態で配置される別々の外部接続端子３２、３４が形成される。隣接する引き出し電極１７、１７は、この外部接続端子３２、３４を介して別々の接続用導体２８（配線パターン２３）に接続される。【０２１１】  他方の配線基板（Ｂ２）の露出面には配線パタ−ン４１が形成される。配線パタ−ン４１は、配線基板（Ｂ２）内に形成された接続用導体２８を介してコア基板（Ａ）の他方の主面２１上に形成された外部接続端子３４（外部接続用電極２６）に接続される。【０２１２】  信号線として用いられる内部導電パタ−ン１２は、配線基板（Ｂ１）に形成された配線パタ−ン２３に接続され、この配線パタ−ン２３は、信号線の信号端子７０に接続される。また、接地線として用いられる内部導電パタ−ン１３は、配線基板（Ｂ２）に形成された配線パタ−ン４１に接続され、この配線パタ−ン４１は、接地端子７１に接続される。【０２１３】  本実施の形態の多層配線基板１００Ｄによれば、コア基板（Ａ）内に内装された高密度配線（内部導電パタ−ン１２）を大容量の信号線（バスライン）として使用することにより、多層配線基板に搭載されたＬＳＩチップ間を、高速で信頼性の高い信号伝送を実現することができる。また、信号線として用いる内部導電パタ−ン１２を、他の内部導電パタ−ン１３でシ−ルドすることができるので、クロスト−クやノイズ等の影響を減らすことができる。【０２１４】  なお、本実施の形態では、内部導電パタ−ン１３を接地線として用い、いわゆるシ−ルド層としての効果を与えたが、他の目的、例えば、電源線として用いることもできる。また、一対の内部導電パタ−ン１７、１７を、差動伝送路として使用することも可能である。【０２１５】  また、上述した各実施の形態で記載した本発明の多層配線基板では、コア基板（Ａ）を構成する誘電体層１１の厚みを、外部接続端子３２、３４の幅寸法に比して十分に小さい値にしており、誘電体層１１の表面に設けられて互いに絶縁されて積層される内部導体パタ−ン１２、１３の離間間隔も外部接続端子３２、３４の幅寸法に比して十分に小さい値としている。そのため、配列が互いに重複する外部接続端子３２、３４どうしを、コア基板（Ａ）内に高密度に収納された内部導体パタ−ン１２、１３を介してコア基板（Ａ）の面積効率高く接続することができる。この場合、より実装密度を高めるためには、多層配線基板１１０の形状を、誘電体層１１の平面方向（長手方向）に長く、誘電体層１１の厚み方向に短い、長矩形形状とするのが好ましい。そうすれば、誘電体層１１の長手方向に沿ってその接続両端が位置する接続ラインをよりたくさん設定することが可能となり、その分、コア基板（Ａ）の主面２０、２１に接続介在物として形成する配線パターンの形成数を減らすことができて、高密度化がさらに進む。【０２１６】  （実施の形態１０）
次に、実施の形態６で説明した方法で作製されたコア基板（Ａ）の主面上に、ビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層し、多層配線基板を製造する方法について図３０Ａ、図３０Ｂ、図３０Ｃを参照しながら説明する。【０２１７】  図３０Ａに示すように、実施の形態６の方法で作製されたコア基板（Ａ）の主面２０、２１上に露出された引き出し電極１７、１８を覆うように、外部接続用電極３２、３４を形成する。これは、引き出し電極１７、１８が、８〜１０μｍ程度と非常に小さく形成されるので、ビルドアップ配線層である配線基板（Ｂ１）、（Ｂ２）に形成される配線パタ−ン２３との接続を容易にするために、引き出し電極１７、１８の実効的な面積を拡大するために設けたものである。【０２１８】  次に、図３０Ｂに示すように、コア基板（Ａ）の主面２０、２１上に、ビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層する。絶縁層２７を積層することによって、コア基板（Ａ）の主面２０、２１上の凹凸は緩和され、絶縁層２７の表面は平坦化される。【０２１９】  そして、絶縁層２７の表面に導電層３１を形成し、さらに、形成した導電層３１を、図３０Ｃに示すようにエッチングして配線パタ−ン２３、２３を形成する。さらに、絶縁層２７内にビアホール２４を開口する。ビアホール２４は、外部接続端子３２、３４の形成位置に形成する。次に形成したビアホール２４内に接続用導体２８を形成する。これにより、ビルドアップ配線層（Ｂ１−（Ｂ）２）に形成された配線パタ−ン、２３は、引き出し電極１７、１８を介して、コア基板（Ａ）内に形成された内部導電パタ−ン１２、１３に接続される。【０２２０】  ところで、実施の形態６で説明したコア基板（Ａ）の製造方法において、誘電体シ−ト１０を折り畳んだ際に、引き出し電極１７、１８をコア基板（Ａ）の主面２０、２１上に露出させるために、図１９−（Ｆ）に示すように、絶縁性接着層１６を、引き出し電極１７、１８上を覆わずに形成していた。しかしながら、コア基板（Ａ）を形成した後、配線基板（Ｂ１）、（Ｂ２）を積層して多層配線基板を形成するまでの一連の工程を考えた場合、一部の工程を省略し、トータルの工程を簡略化することもできる。【０２２１】  図３１Ａ、図３１Ｂ、図３１Ｃを参照しながら、上記の観点で簡略化した多層配線基板の製造工程について説明する。図１９−（Ｆ）で示す工程において誘電体シ−ト１０上に絶縁性接着層１６を引き出し電極１７、１８を覆わずに形成する代わりに、図３１Ａに示すように、絶縁性接着層１６を誘電体シ−ト１０全面に形成する。【０２２２】  次に、図３１Ｂに示すように、このようにして形成された誘電体シ−ト１０を、図２０Ａ−図２０Ｃに示した方法で折り畳むことによって、コア基板（Ａ）を形成する。誘電体シ−ト１０の両表面は、絶縁性接着層１６が全面に形成されているので、折り畳んだ後のコア基板（Ａ）の主面２０、２１は、絶縁性接着層１６で構成されていることになる。【０２２３】  そして、図３１Ｃに示すように、コア基板（Ａ）の主面２０、２１上にビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層し、さらに、絶縁層２７にビアホ−ル２４を形成する。この際、絶��層２７と絶縁性接着層１６は、同質の材料からなるので、絶縁層２７に加え、さらに絶縁性接着層１６まで一挙に開口してビアホ−ル２４を形成することができる。その結果、絶縁性接着層１６の開口部には、引き出し電極１７、１８が露出されることになる。ビアホ−ル２３を開口した後、ビアホ−ル２４内に接続用導体２８を形成する。これにより、配線基板（Ｂ１）、（Ｂ２）に形成された配線パタ−ン２３、２３は、引き出し電極１７、１８を介して、コア基板（Ａ）の内部導電パタ−ン１２、１３に接続される。【０２２４】  以上、本発明をビルトアップ基板に適用した実施の形態９について説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、実施の形態９では、コア基板（Ａ）の主面上には１層の配線基板（Ｂ１）、（Ｂ２）が積層された例を説明したが、配線の複雑さに応じて、２層以上の配線基板を積層しても構わない。また、これら配線基板を、ビルドアップ配線層として形成すると、コア基板（Ａ）の紙面２０、２１の平坦化が行われる点で好ましいが、他の方法で形成された配線基板をコア基板に積層しても、本発明の効果は失われない。【０２２５】  （実施の形態１０）
狭ピッチのエリアアレイ構造のＣＳＰに対応するためには、インターポーザの多層化が不可欠であるが、多層化することにより、各層に形成された配線間をビアで接続する接続点が増え、それが信頼性の低下の原因となり、ひいては、歩留まりの低下をもたらす。また、歩留まりの低下に加え、多層化することにより工程数も増加し、コストアップを招くことになる。【０２２６】  配線を高密度化することは、多層化を抑えるには有効であるが、各層の配線は、ビアホールを避けて配線しなければならず、配線の高密度化にはビアホールの小径化が不可欠である。しかしながら、ビアホールの加工精度は、配線の加工精度に比べて劣るので、このことが、配線の高密度化を妨げる一因になっている。【０２２７】  一方、ＬＳＩチップは、半導体プロセス技術の進展により、電極パッドのピッチを数μｍのオーダまで狭ピッチ化することが技術的には可能となっているが、現行のインターポーザでは、数μｍピッチの電極パッドと接続することがでる配線技術はない。すなわち、現行のインターポーザでは、急激に進むＬＳＩチップの狭ピッチ化に適応できず、ＬＳＩチップの電極パッドのピッチは、インターポーザの接続端子のピッチに合わせざるを得ないのが現状である。このような課題に着目したのが以下に説明する実施の形態１０のインターポーザである。実施の形態１０のインターポーザは、従来のインターポーザと異なり、微細な配線パターンの形成を必要とせず、また、信号配線が経由するビアホールの接続数を格段に減らすことができるので、信頼性の高い高密度配線が得られる。【０２２８】  図３２、図３３は、本発明の実施の形態１０のインターポーザの構成を示した図であり、図３２はその要部を断面して示す斜視図であり、図３３はその要部の断面図である。【０２２９】  このインターポーザ１２０Ａは、矩形平板形状の基板構造を有する。インターポーザ１２０Ａは複数の誘電体層１１を有する。各誘電体層１１は、基板両主面の対向方向（厚み方向）ｔに沿って配置されたうえで、対向方向ｔと直交する方向ｗ１に沿って積層される。ここで、直交方向ｗ１とは、矩形状をしたインターポーザ１２０Ａの任意の辺に沿った一つの基板平面方向をいう。誘電体層１１の表面には内部導体パターン１２、１３が設けられる。内部導体パターン１２、１３は、誘電体層１１の両面に設けられる。隣接する誘電体層１１どうしは、インターポーザ両主面２０、２１のいずれか一方においてその層端が互いに連通一体に連結成形される。【０２３０】  連結された層端は隣接する誘電体層１１の連結部位１４を構成する。連結部位１４は誘電体層１１の幅いっぱい（インターポーザ１２０Ａの基板幅いっぱい）、すなわち、直交方向ｗ１に対して基板平面上で直交する基板平面方向ｗ２に沿って連続的に誘電体層１１に設けられる。連結部位１４は、各誘電体層１１の両層端に設けられる。これら複数の連結部位１４は、インターポーザ両主面２０、２１のいずれか一方に直交方向ｗ１に沿って互い違いに配置される。すなわち、一方の主面２０側の連結部位１４に隣接する連結部位１４は、他方の主面２１に設けられ、他方の主面２１側の連結部位１４に隣接する連結部位１４は、一方の主面２０に設けられる���【０２３１】  これにより、複数ある誘電体層１１全体は、連結部位１４において折り畳まれることで屈曲配置される一枚の誘電体シート１０の形態をなし、さらに折り畳まれた誘電体シ−ト１０は矩形平板状の基板構造を構成する。内部導体パターン１２、１３は、このようにして誘電体シート１０を構成する誘電体層１１に層長手方向に沿って帯状に配置される。ここで、層長手方向とは、連結部位１４の連結稜線方向であって、具体的には基板平面方向ｗ２となる。【０２３２】  各誘電体層１１は、層間に配置される絶縁性接着層１６で互いに固着されており、内部導体パターン１２、１３は、絶縁性接着層１６で被覆される。これにより、インターポーザ１２０Ａの一方の主面２０は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。同様に、インターポーザ１２０Ａの他方の主面２１は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。【０２３３】  複数ある内部導体パターン１２、１３のうちの少なくとも一つは、この内部導体パターン１２、１３が形成される誘電体層１１の表面が連結外側となる連結部位１４まで延出される。これにより、内部導体パターン１２、１３の延出端はいずれか一方の主面２０、２１（図３２、図３３では基板主面２０）に露出する。インターポーザ１２０Ａの主面２０、２１に露出する内部導体パターン１２は、引き出し電極１７、１８を構成する。引き出し電極１７、１８の上面には、引き出し電極１７、１８よりも面積の大きい外部接続端子３２、３４がそれぞれ形成される。外部接続端子３２、３４の上面は、インターポーザ１２０Ａに実装される半導体装置が安定してインターポーザ１２０Ａに搭載できるように、また、インターポーザ１２０Ａが回路基板に安定して搭載できるように基板主面２０、２１と平行な平坦面となっている。【０２３４】  引き出し電極１７、１８を有する内部導体パタ−ン１２、１３が両面に設けられた誘電体シート１０には、予め、ビアホール（層間接続導体）２２が形成される。ビアホール２２は、内部導体パターン１２と内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填される。ビアホール２２は、引き出し電極１７、１８にできる限り近接する位置に配置される。【０２３５】  これにより、引き出し電極１７を有する内部導体パタ−ン１２と引き出し電極１８を有する内部導体パタ−ン１３とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。【０２３６】  インターポーザ１２０Ａは、帯状に形成された内部導体パターン１２が誘電体層１１を挟んで交互に横方向（基板平面方向）に積層された構造になっているので、誘電体層１１の厚さと内部導体パターン１２、１３の厚さを加えた程度の微小なピッチで配線を引き回すことができる。例えば、誘電体層１１の厚みを４μｍ、内部導体パターン１２、１３の厚みを１μｍとした場合、４〜５μｍピッチという極めて高密度な配線引き回しが可能になる。これは、最先端の多層配線基板（例えば、ビルドアップ多層配線基板）における４０μｍピッチ配線と比較しても、８〜１０層の配線層に匹敵する配線密度である。【０２３７】  さらに、インターポーザ１２０Ａにおいては、内部導体パターン１２、１３は、絶縁性接着層１６で被覆されており、インターポーザ１２０Ａ内に内装された構造になっている。そのため、内部導体パタ−ン１２、１３は、インターポーザ１２０Ａの主面２０、２１上に設けられた外部接続端子３２、３４によって何ら阻害されることなく、狭ピッチ配置を維持することが可能となり、その分、高密度配線が可能となる。【０２３８】  一般に、インターポーザでは、その両主面に外部接続端子が設けられる。一方の主面に設けられる外部接続端子は、半導体装置（ＬＳＩチップ等）に接続されるものであって、半導体装置の構造に応じて一方主面の周縁に沿って配置される。このような端子の周縁配置をペリフェラル配列という。これに対して他方の主面に設けられる外部接続端子は、回路基板（マザー基板）に接続されるものであって、回路基板の構造に応じて、他方主面上にアレイ状に２次元配置される。このような端子の配置をエリアアレイ配列という。インターポーザでは、一方主面の外部接続端子（ペリフェラル配列）を、他方主面の外部接続端子（エリアアレイ配列）に接続するために、インターポーザ内で内部導体パタ−ンが引き回されている。つまり、ペリフェラル配列の外部接続端子とエリアアレイ配列の内部導体パターンとは、インターポーザ内の内部導体パターンによって相互に配列変換される。本発明のインターポーザ１２０Ａでは、このような外部接続端子の配列変換を、誘電体層１１内に形成された接続導体１９により実施する。【０２３９】  ビルドアップ基板等を用いた従来のインターポーザでは、この配列変換のために配線層間がビアホールによって上下に接続された多層の配線パターンを用いており、ビアホールを設けた部分の両配線層には、ビアホール径よりも大きな径のランドを設ける必要がある。そのため、従来のインターポーザでは、ランドが邪魔になり微細なピッチの配線パターンを形成することが困難である。【０２４０】  一方、実施の形態１０のインターポーザ１２０Ａでは、内部導体パターン１２、１３はインターポーザ１２０Ａに内装されているので、インターポーザ１２０Ａの主面２０、２１上に設けられる配線やランドに邪魔されることなく微細ピッチの配線パターンを形成することができる。また、インターポーザ１２０Ａの主面２０、２１上に形成する再配線パターンや接続用のランドも、内部導体パターン１２、１３に邪魔されることなく任意に設けることが可能となる。基板主面２０、２１に設ける配線パターンは、引き出し電極１７、１８と外部接続端子３２、３４とを相互接続する配線パターンとして機能させることができる。このような機能を発揮可能な配線パターンを基板主面２０、２１上の任意の位置に配置できるインターポーザ１２０Ａでは、外部接続端子３２、３４を、主面２０、２１上の任意の位置に配置することが可能となる。【０２４１】  以上説明したように、インターポーザ１２０Ａは、狭ピッチな高密度配線を収納することが可能なうえに、収納している高密度配線と、狭ピッチ化された電極パッドを有するＬＳＩチップとを相互接続可能な構造を実現することができる。【０２４２】  次に、実施の形態１０のインターポーザ１��０Ａの製造方法を、図３４−（Ａ）、図３４−（Ｂ）、図３４−（Ｃ）、及び図３５を参照しながら説明する。【０２４３】  図３４−（Ａ）、図３４−（Ｂ）、図３４−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図３４−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。これら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、インターポーザ１２０Ａにおける基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。【０２４４】  次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′，Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。【０２４５】  複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３の一部を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７、１８を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′，Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７、１８を形成する。線Ｐ−Ｐ′，Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図３５に示すように、後工程において線Ｐ−Ｐ′，Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′，Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′，Ｑ−Ｑ′が選択される。【０２４６】  ここで、誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより５００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。【０２４７】  なお、図３４−（Ｂ）に示すように、誘電体シート１０には、予め、ビアホール２２が形成されている。ビアホール２２は、引き出し電極１７が形成される内部導体パターン１２と引き出し電極１８が形成される内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填されて���る。ビアホール２２は、引き出し電極１７、１８にできる限り近接する位置に配置される。これにより、引き出し電極１７と引き出し電極１８とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。【０２４８】  次に、図３５に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなるインターポーザ１２０Ａの構造が具体化する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。【０２４９】  誘電体シート１０を折り畳む際、引き出し電極１７、１８は、連結部位１４の連結外側に位置してインターポーザ１２０Ａの主面２０、２１に露出する。【０２５０】  図３５から明らかなように、引き出し電極１７は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１８は、一体成形された同材料により内部導体パターン１３に連結している。さらに、内部導体パターン１２と内部導体パターン１３とは、ビアホール２２を介して互いに接続されている。これにより、引き出し電極１７と引き出し電極１８とは接続される。【０２５１】  ここで、インターポーザ１２０Ａの両主面２０、２１には、図３３に示すように、外部接続端子３２、３４が形成される。外部接続端子３２、３４は、引き出し電極１７と引き出し電極１８とにそれぞれ当接して接続される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面となっている。【０２５２】  なお、上記例では、誘電体層１１にビアホール２２を１つ形成した場合を説明したが、内部導体パターン１２と内部導体パターン１３とは、誘電体層１１を挟んで平行に形成されているので、ビアホール２２はその間のどの箇所でも形成することが可能である。【０２５３】  なお、誘電体シート１０（誘電体層１１）として、アラミドフィルムのほか、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂等を用いることができる。また、折り畳まれた誘電体層１１は、その間に絶縁性接着層１６を充填することによって各誘電体層１１を互いに固着させたが、絶縁性接着層１６を充填しなくても、直接誘電体層１１同士を圧着させることによって固着させることもできる。この場合の誘電体層１１（誘電体シート１０）として好適な材料としては、例えば熱可塑性ポリエステル等が挙げられる。【０２５４���  （実施の形態１１）
次に、インターポーザ１２０Ａを、ＬＳＩチップのＣＳＰ実装に適応した実施の形態１１を、図３６Ａ〜図３６Ｃを参照しながら説明をする。図３６Ａは、インターポーザ１２０Ａの上面図、図３６Ｂは、インターポーザ１２０ＡにＬＳＩチップ３０を搭載した状態の断面図、図３６Ｃは、インターポーザ１２０Ａの底面図をそれぞれ示したものである。【０２５５】  図３６Ａに示すように、インターポーザ１２０Ａの一方の主面２０には、その周辺に沿って、外部接続端子（ＬＳＩチップ３０の電極パッドと接続される端子）３２が、一定の間隔をもって形成される。外部接続端子３２は、ＬＳＩチップ３０に対応して設けられる。ここで、ＬＳＩチップ３０の実装面にはその周縁に沿って電極パッド３１が配置（ペリフェラル配列）される。外部接続端子３２は、電極パッド３１の配置に対応して同様に配置（ペリフェラル配列）される。【０２５６】  ＬＳＩチップ３０は、図３６Ｂに示すように、インターポーザ１２０Ａの一方の主面２０に搭載される。さらに、ＬＳＩチップ３０は、電極パッド３１上に形成された金属バンプ３３を介して外部接続端子３２に、フリップチップ法によりフェイスダウン実装される。【０２５７】  インターポーザ１２０Ａの他方の主面２１には、図３６Ｃに示すように、外部接続端子３４が２次元的にアレイ状に配置されており、これにより、インターポーザ１２０Ａは、外部接続端子３４がエリアアレイ配置されたＣＳＰ構造となっている。なお、外部接続端子３４上には、インターポーザ１２０Ａをプリント配線基板に実装する際の接続を容易にするために、半田ボール３５が形成される。【０２５８】  インターポーザ１２０Ａの一方の主面２０にその周縁に沿って配列された外部接続端子３２は、インターポーザ１２０Ａの他方の主面２１において、エリアアレイ配列された外部接続端子３２に接続される。その際の端子配列変換構造について、図３７を参照しながら説明する。【０２５９】  図３７は、図３６Ａ〜図３６Ｃに示したインターポーザ１２０Ａの領域Ａを拡大して模式的に示す断面図である。図３７において、誘電体層１１は一定の方向（紙面の上下方向）に沿って互いに平行に配置されており、誘電体層１１の表面に設けられてインターポーザ１２０Ａに内装された内部導体パターン１２、１３も同様に一定の方向（紙面の上下方向）に沿って互いに平行に形成されている。実際には、内部導体パターン１２、１３は、４〜５μｍ程度の狭ピッチで形成されているので、図３７で模式的に示したピッチよりもその間隔はもっと狭い。【０２６０】  主面２０側の外部接続端子３２と主面２１側の外部接続端子３４とは、内部導体パタ−ン１２、１３を介して相互接続される。具体的には、
・任意の誘電体層１１の両面に設けられた内部導体パターン１２，１３を誘電体層１１内に形成された層間接続導体（ビアホール２２）で接続する、
・内部導体パターン１２、１３に連通する引き出し電極１７、１８をインターポーザ１２０Ａの主面２０、２１それぞれに引き出す、
・引き出し電極１７、１８を外部接続端子３２、３４に接続する、
以上の構造を設けることで、外部接続端子３２と外部接続端子３４とは、相互接続される。【０２６１】  ここで、ペリフェラル配列となる一方の外部接続端子３２と、エリアアレイ配列となる他方の外部接続端子３４とを対応付けた場合、組み合わされる端子対どうしがインターポーザ１２０Ａを挟んで対向配置されるとは限らず、互いに離間した位置に配置される端子対も生じる。しかしながら、インターポーザ１２０Ａの構造では、両主面２０、２１は、自由に配線パターンを形成することができるので、外部接続端子３２、３４の位置まで再配線パターンを引き伸ばすことにより、所定の接続をすることができる。【０２６２】  具体的な接続方法について、図３７を参照しながら、以下に説明する。図３７および以下の説明では、それぞれ複数ある誘電体層１１、引き出し電極１７、１８、ビアホール２２、および外部接続端子３２、３４の中から特定のものを他のものから区別するために、特定した構造物の符号１１、３２、３４、１７、１８それぞれにａ−（Ｂ）−（Ｃ）、…の添字を追加している。また、図３７では、誘電体層１１の配列方向をＹ方向と規定し誘電体層１１の厚み方向をＸ方向と規定している。外部接続端子３２は、インターポーザ１２０Ａの周縁に沿ってペリフェラル配列（一列配置）されている。外部接続端子３４は、Ｘ、Ｙ方向それぞれに沿ってエリアアレイ配列されている。また、図３７は、配線基板１００Ａの内部構造を概略化して示す断面図であって、基板両主面２０、２１に設けられることで本来図３７に表れない外部接続端子３２、３４も実線で示している。【０２６３】  ここで、インターポーザ１２０Ａを、Ｙ方向に沿った帯領域に分割したと仮定する。その場合、各外部接続端子３２が配置される帯領域と、隣接する外部接続端子３２の間にある領域とを、図中左から、順番に配置帯領域Ｙ３２１、Ｙ３２２、…Ｙ３２８、Ｙ３２９と称する。これらの配置帯領域Ｙ３２１、Ｙ３２２、…Ｙ３２８、Ｙ３２９において、下付きの添字が奇数となる配置帯領域Ｙ３２１、３、５、７、９は、各外部接続端子３２が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｙ３２２、４、６、８は、隣接する外部接続端子３２の間にある領域を示す。【０２６４】  図３７における領域Ａは、インターポーザ１２０Ａの隅部周縁に位置する。そのため、配置帯領域Ｙ３２１、３、５、７、９の中で最も隅に近い配置帯領域Ｙ３２１には、Ｙ方向に沿って列配置された複数の外部接続端子３２が位置し、他の配置帯領域Ｙ３２３、５、７、９には、外部接続端子３２が２つずつ（図では１つだけ図示）位置する。【０２６５】  同様に、Ｙ方向に沿いかつ各外部接続端子３４が配置される帯領域と隣接する外部接続端子３４との間にある領域とを、図中左から、順番に配置帯領域Ｙ３４１、Ｙ３４２、…、Ｙ３４５と称する。これらの配置帯領域Ｙ３４１、Ｙ３４２、…、Ｙ３４５において、下付きの添字が奇数となる配置帯領域Ｙ３４１、３、５は、各外部接続端子３４が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｙ３４２、４は、隣接する外部接続端子３４の間にある領域を示す。各配置帯領域Ｙ３４１、３、５には、列配置された複数の外部接続端��３４が位置する。【０２６６】  一方、インターポーザ１２０Ａを、Ｘ方向に沿った帯領域に分割したと仮定する。その場合、各外部接続端子３２が配置される帯領域と隣接する外部接続端子３２の間にある領域とを、図中下から、順番に配置帯領域Ｘ３２１、Ｘ３２２、…Ｘ３２８、Ｘ３２９と称する。これらの配置帯領域Ｘ３２１、Ｘ３２２、…Ｘ３２８、Ｘ３２９において、下付きの添字が奇数となる配置帯領域Ｘ３２１、３、…、９は、各外部接続端子３２が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｘ３２２、４、６、８は、隣接する外部接続端子３２の間にある領域を示す。【０２６７】  図３７における領域Ａは、インターポーザ１２０Ａの隅部周縁に位置する。そのため、各配置帯領域Ｘ３２１、３、５、７、９の中で最も隅に近い配置帯領域Ｘ３２１には、Ｘ方向に沿って列配置された複数の外部接続端子３２が位置し、他の配置帯領域Ｘ３２３、５、７、９には、外部接続端子３２が一つずつ位置する。【０２６８】  同様に、Ｘ方向に沿いかつ各外部接続端子３４が配置される帯領域と隣接する外部接続端子３４の間にある領域とを、図中下から、順番に配置帯領域Ｘ３４１、Ｘ３４２、…、Ｘ３４５と称する。これらの配置帯領域Ｘ３４１、Ｘ３４２、…、Ｘ３４５において、下付きの添字が奇数となる配置帯領域Ｘ３４１、３、５は、各外部接続端子３４が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｘ３４２、４は、隣接する外部接続端子３４の間にある帯領域を示す。各配置帯領域Ｙ３４１、３、５には、列配置された複数の外部接続端子３４が位置する。【０２６９】  以上の領域設定を想定したうえで外部接続端子３２と外部接続端子３４との接続構造を説明する。まず、外部接続端子３２ａと外部接続端子３４ａとの接続構造を説明する。この場合、両端子３２ａ、３４ａは、両端子の間に他端子３２、３４が介在することなく近接し互いに隣接し合って配置される。さらに、両端子３２ａ、３４ａはＹ方向（誘電体層１１の表面に平行な方向）に沿って向かい合って配置されており、同一の誘電体層１１ａに当接している。そのため、両端子３２ａ、３４ａは次のようにして互いに接続される。以下の接続設定は、内部導体パタ−ンやビアホ−ルのパターン設計に際して実施される。【０２７０】  まず、両端子３２ａ、３４ａの接続用内部導体パタ−ンとして、両端子３２ａ、３４ａが当接する誘電体層１１ａの両面に設ける内部導体パターン１２ａ、１３ａが選択される。【０２７１】  次に、選択された内部導体パターン１２ａにおいて、両端子３２ａ、３４ａの接続に用いるパターン領域１２ａ１、１３ａ１のパターン長さは次のように設定される。パターン領域１２ａ１は、外部接続端子３２ａが位置する配置帯領域Ｘ３２１と外部接続端子３４ａが位置する配置帯領域Ｘ３４１とをパターン端部とするパターン長さに設定される。パターン領域１３ａ１は、外部接続端子３４ａが位置する配置帯領域Ｘ３４１を覆うパターン長さであってビアホール２２の接続に支障のない程度のパターン長さに設定される。【０２７２】  なお、内部導体パタ−ン１２ａ、１３ａを外部接続端子３２ａ、３４ａ以外の他の外部接続端子３２、３４の接続に用いる場合には、パタ−ン領域１２ａ１、１３ａ１は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離されるが、他の接続に用いない場合には、パタ−ン領域１２ａ１、１３ａ１は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される必要性はない。また、このようなパターン設計は、外部接続端子３２ａと外部接続端子３４ａとを接続するパターン設計の一例に過ぎない。外部接続端子３２ａと外部接続端子３４ａとを接続可能であればどのようなパターンであってもよい。【０２７３】  パタ−ン領域１２ａ１から延出させる引き出し電極１７ａを配置帯領域Ｘ３２１に配置させて外部接続端子３２ａに当接させる。これにより、外部接続端子３２ａと引き出し電極１７ａ（パタ−ン領域１２ａ１）とを接続する。同様に、パタ−ン領域１３ａ１から延出させる引き出し電極１８ａを外部接続端子３４ａに当接させる。これにより、外部接続端子３４ａと引き出し電極１８ａ（パタ−ン領域１３ａ１）とを接続させる。なお、パタ−ン領域１３ａ１は配置帯領域Ｘ３４１に選択的に設けられるため、引き出し電極１８ａはパタ−ン領域１３ａ１のいずれの位置に設けられても、外部接続端子３４ａに当接する。【０２７４】  パターン領域１２ａ１とパターン領域１３ａ１とが対向する誘電体層１１ａの層域（配置帯領域Ｘ３４１）にビアホール２２ａを設けて、このビアホール２２ａを両パターン領域１２ａ１、１３ａ１に当接させる。これにより、両パターン領域１２ａ１、１３ａ１を相互に接続する。以上の構成を設けることにより、外部接続端子３２ａと外部接続端子３４ａとは、パターン領域１２ａ１、１３ａ１、ビアホール２２ａを介して相互に接続される。【０２７５】  上記の例は、外部接続端子３２、３４が近接している場合であるが、互いに離れて配置された端子であって両端子間に他端子３２、３４が介在しており、さらには、同一の誘電体層１１に当接しない位置に配置されている端子３２、３４も相互接続される。その場合の接続構造を、図３７における外部接続端子３２ｂと外部接続端子３５ｂとの相互接続を例にして図３７を参照して説明する。【０２７６】  この場合は、両端子３２ｂ、３４ｂを、端子間に再配線パターン４０を介在させて相互接続する。再配線パターン４０は、インターポーザ１２０Ａのいずれか一方の主面２０、２１上に形成される配線パターンである、再配線パターン４０は、外部接続端子３２ｂ、３４ｂの配置帯領域を避けて基板主面２０、２１に設けられる。なお、断面図である図３７において、本来現れない再配線パターン４０も実線で示されている。【０２７７】  以下の説明では、外部接続端子３２が形成される基板主面２０に再配線パターン４０を設ける場合を説明するが、基板主面２１に再配線パターン４０を設ける場合も基本的には同様の構成となる。さらには、複数設けられる再配線パターン４０のそれぞれを、基板主面２０または基板主面２１に振り分けて配置してもよいのはいうまでもない。以下、接続構造を説明する。【０２７８】  まず、両端子３２ｂ、３４ｂの接続用内部導体パタ−ンとして、内部導体パターン１２ｂ、１２ａ、１３ａが選択される。内部導体パターン１２ｂは、端子３２ｂが当接する誘電体層１１ｂの一方表面に位置する。内部導体パターン１２ａ、１３ａは、端子３４ｂが当接する誘電体層１１ａの両表面それぞれに位置する。この場合、選択される内部導体パターン１２ａ、１３ａが設けられる誘電体層１１ａは、両端子３２ａ、３４ａの接続用に選択される誘電体層１１ａと同一となる。これは、誘電体層１１ａが両端子３４ａ、３４ｂそれぞれに接しているためである。【０２７９】  選択した内部導体パターン１２ｂ、１２ａ、１３ｂにおいて、両端子３４ａ、３４ａの接続に用いるパターン領域１２ｂ１、１２ａ２、１３ｂ２のパターン長さは、次のように設定される。【０２８０】  パターン領域１２ｂ１は、配置帯領域Ｘ３２１と配置帯領域Ｘ３２８とをパターン端部とするパターン長さに設定される。ここで、配置帯領域Ｘ３２１は、外部接続端子３２ｂが配置される配置帯領域であることを理由にして選択される。配置帯領域Ｘ３２８は、外部接続端子３２ｂの配置帯領域Ｘ３２１と外部接続端子３４ｂの配置帯領域Ｘ３２９との間にある任意の配置帯領域でありかつ他のパターン領域どうしの接続に邪魔にならないことを理由にして選択される。【０２８１】  パターン領域１２ａ２は、配置帯領域Ｘ３２８と配置帯領域Ｘ３４５とをパターン端部とするパターン長さに設定される。ここで、配置帯領域Ｘ３２８は、パターン領域１２ｂ１の一端が位置する配置帯領域であることを理由にして選択される。配置帯領域Ｘ３４５は、外部接続端子３４ｂが位置する配置帯領域であることを理由にして選択される。【０２８２】  パターン領域１３ａ２は、外部接続端子３４ｂが位置する配置帯領域Ｘ３４５を覆うパターン長さであってビアホール２２の接続に支障のない程度の最小パターン長さに設定される。【０２８３】  なお、パターン領域１２ａ２が設けられる内部導体パタ−ン１２ａやパターン領域１３ａ２が設けられる内部導体パタ−ン１３ａは、外部接続端子３２ｂ、３４ｂ間の接続以外に、外部接続端子３２ａ、３４ａ間等の他の接続に用いられる。そのため、パタ−ン領域１２ａ２、１３ａ２は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される。【０２８４】  基板主面２０、２１のうちのいずれか一方（本実施の形態では、基板主面２０）に再配線パターン４０１が形成される。再配線パターン４０１は、パターン領域１２ｂ１の一端とパターン領域１２ａ２の一端とが位置する配置帯領域に配置される。図３７の構成では、再配線パターン４０１は、配置帯領域Ｘ３２８に設けられ、その領域に沿って形成される。再配線パターン４０１は、誘電体層１１ｂから誘電体層１１ａにわたって設けられる。【０２８５】  パタ−ン領域１２ｂ１の両端それぞれから引き出し電極１７ｂ１、１７ｂ２が延出される。一方の引き出し電極１７ｂ１は外部接続端子３２ｂに当接する。これにより、外部接続端子３２ｂと引き出し電極１７ｂ１（パタ−ン領域１２ｂ１）とは接続される。他方の引き出し電極１７ｂ２は再配線パターン４０１に当接する。これにより、外部接続端子３２ｂと再配線パターン４０１とは接続される。【０２８６】  パタ−ン領域１２ａ２の配置帯領域Ｘ３２８側の一端から引き出し電極１７ｃが延出される。引き出し電極１７ｃは再配線パターン��０１に当接する。これにより、再配線パターン４０１と引き出し電極１７ｃ（パタ−ン領域１２ａ２）とは接続される。【０２８７】  パタ−ン領域１３ａ２から延出する引き出し電極１８ｂが外部接続端子３４ｂに当接する。これにより、外部接続端子３４ｂと引き出し電極１８ｂ（パタ−ン領域１３ａ２）とは接続される。なお、パタ−ン領域１３ａ２は配置帯領域Ｘ３４５に選択的に設けられるため、引き出し電極１８ｂはパタ−ン領域１３ａ２のいずれの位置に設けられても、外部接続端子３４ｂに当接する。【０２８８】  パターン領域１２ａ２とパターン領域１３ａ２とが対向する誘電体層１１ａの層域（配置帯領域Ｘ３４５）にビアホール２２ｂを設けて、このビアホール２２ｂを両パターン領域１２ａ２、１３ａ２に当接させる。これにより、両パターン領域１２ａ２、１３ａ２を相互に接続する。以上の構成を設けることにより、外部接続端子３２ｂと外部接続端子３４ｂとは、パターン領域１２ｂ１、再配線パターン４０１、パタ−ン領域１２ａ２、ビアホール２２ｂ、パターン領域１３ａ２を介して相互に接続される。【０２８９】  以上、外部接続端子３２ａ、３４ａ間の接続構造、および外部接続端子３２ｂ、３４ｂ間の接続構造を例にして、両外部接続端子３２、３４間の接続構造を説明した。他の端子間の接続構造も同様であるのはいうまでもない。【０２９０】  （実施の形態１２）
本発明に係るインターポーザはＣＳＰのような小形で高密度なパッケージに好適である。しかしながらＣＳＰの外部接続端子を狭ピッチなものにしたとしても、プリント基板に他の部品と共に搭載される場合には、プリント基板側で用意された広ピッチの接続端子と整合が取れない場合が生じる。また、ＬＳＩチップ３０の中には、ＬＳＩチップ３０をインターポーザに搭載してエリアレイの外部接続端子を得る替わりに、ＬＳＩベアチップ自身に再配線を施してエリアアレイの電極パッドを持つものもある。このような場合ＣＳＰ側の狭ピッチな外部接続端子、あるいはＬＳＩベアチップ側の狭ピッチな電極パッドを、プリント基板側の広ピッチな接続端子に接続させるインターポーザ（以下、拡張インターポーザと称す）がさらに必要となる。【０２９１】  本発明のインターポーザは、かかる拡張インター０ポーザにも好適であり、以下、拡張インターポーザに本発明を実施した実施の形態１２について、図３８〜図４１を参照しながら説明をする。【０２９２】  図３８は、実施の形態１２に係る拡張インターポーザ１２０Ｂを模式的に示す断面図で、図３９はその平面図である。図３８に示すように、エリアアレイの電極パッド（図示せず）を有するＬＳＩチップ３０が、拡張インターポーザ１２０Ｂに搭載されている。また、図３９に示すように、拡張インターポーザ１２０Ｂの一方の主面２０には、ＬＳＩチップ３０の電極パッドを受ける外部接続端子５１が形成され、拡張インターポーザ１２０Ｂの他方の主面２１には、外部接続端子５２の配列を拡張した外部接続端子５２が形成されている。ここで、外部接続端子５２は、プリント基板に用意された接続端子のピッチに合わせて拡張されている。【０２９３】  なお、ここでは、エリアアレイの電極パッドを有するＬＳＩチップ３０を拡張インターポーザ１２０Ｂに搭載する例を示したが、図３６Ａ〜図３６Ｃに示したようなペリフェラル配列された電極パッドを有するＬＳＩチップ３０をインターポーザ１１０に搭載して、エリアアレイの接続端子を有するようにしたＣＳＰを拡張インターポーザ１２０Ｂに搭載することもできる。【０２９４】  次に、拡張インターポーザ１２０Ｂの両主面２０、２１それぞれに形成された外部接続端子５１、５２の接続構造について、図４０、図４１を参照しながら説明する。【０２９５】  図４０は、図３９に示した拡張インターポーザ１２０Ｂを４分割した左下部の領域を拡大して示した図である。図４０には符号を付していないが、拡張インターポーザ１２０Ｂには、一定の方向（図面の左右方向）に沿って誘電体層１１が積層されており、さらには、誘電体層１１の両面それぞれには内部導体パターン１２、１３が設けられ、その中から選択された内部導体パターン１２、１３、引き出し電極１７、及び再配線４０を介した所定の接続構造（図３７を参照して実施の形態１１で説明した接続構造）により、外部接続端子５１と外部接続端子５２とは接続されている。【０２９６】  その具体的な例を、図４１を参照しながら説明をする。図４１は、説明を簡単にするために、図４０に示した接続関係の一部のみを取り出して示した図である。【０２９７】  以下、複数ある外部接続端子５１と外部接続端子５２との間の���続構造の中から代表して、外部接続端子５１ａと外部接続端子５２ａとの接続構造と、外部接続端子５１ｂと外部接続端子５２ｂとの接続構造とを説明する。図４１では、図３７と同様、誘電体層１１の配列方向をＹ方向と規定し誘電体層１１の厚み方向をＸ方向と規定する。外部接続端子５１ａと外部接続端子５２ａとは、図中のＹ方向に平行な領域で互いに重複して配置されている。外部接続端子５１ｂと外部接続端子５２ｂとは、図中のＸ、Ｙいずれの方向にも互いに重複することなく配置される。【０２９８】  ここで、図３７におけるインターポーザ１２０Ａと同様、拡張インターポーザ１２０Ｂを、Ｙ方向に沿った帯領域に分割したと仮定する。その場合、各外部接続端子５１ａ、５１ｂ、５２ａ、５２ｂが配置される帯領域を、それぞれ配置帯領域Ｙ５１ａ、Ｙ５１ｂ、Ｙ５２ａ、Ｙ５２ｂと称する。【０２９９】  同様に、Ｘ方向に沿いかつ各外部接続端子５１ａ、５１ｂ、５２ａ、５２ｂが配置される帯領域を、それぞれ配置帯領域Ｘ５１ａ、Ｘ５１ｂ、Ｘ５２ａ、Ｘ５２ｂと称する。【０３００】  以上の領域設定を想定したうえで外部接続端子５１ａと外部接続端子５２ａとの接続構造および外部接続端子５１ｂと外部接続端子５２ｂとの接続構造を説明する。【０３０１】  まず、外部接続端子５１ａと外部接続端子５２ａとの接続構造を説明する。この場合、両端子５１ａ、５２ａはＹ方向（誘電体層１１の表面に平行な方向）に沿って向かい合って配置されており、同一の誘電体層１１ａに当接している。そのため、両端子５１ａ、５２ａは次のようにして互いに接続される。以下の接続設定は、内部導体パタ−ンやビアホ−ルのパターン設計に際して実施される。【０３０２】  まず、両端子５１ａ、５２ａの接続用内部導体パタ−ンとして、両端子５１ａ、５２ａが当接する誘電体層１１ａの両面に設けられる内部導体パターン１２ａ、１３ａが選択される。【０３０３】  次に、選択された内部導体パターン１２ａにおいて、両端５１ａ、５２ａの接続に用いるパターン領域１２ａ１、１３ａ１のパターン長さが次のように設定される。パターン領域１２ａ１は、外部接続端子５１ａが位置する配置帯領域Ｘ５１ａと外部接続端子５２ａが位置する配置位置Ｘ５２ａとをパターン端部とするパターン長さに設定される。パターン領域１３ａ１は、外部接続端子５２ａが位置する配置位置Ｘ５２ａを覆うパターン長さであってビアホール２２の接続に支障のない程度のパターン長さに設定される。【０３０４】  なお、内部導体パタ−ン１２ａ、１３ａを外部接続端子５１ａ、５２ａ以外の他の外部接続端子５１、５２の接続に用いる場合には、パタ−ン領域１２ａ１、１３ａ１は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される。しかしながら、他の接続に用いない場合には、パタ−ン領域１２ａ１、１３ａ１は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される必要性はない。また、このようなパターン設計は、外部接続端子５１ａと外部接続端子５２ａとを接続するパターン設計の一例に過ぎない。外部接続端子５１ａと外部接続端子５２ａとを接続可能であればどのようなパターンであってもよい。【０３０５】  パタ−ン領域１２ａ１から延出させる引き出し電極１７ａを配置帯領域Ｘ５１ａに配置させて外部接続端子５１ａに当接させる。これにより、外部接続端子５１ａと引き出し電極１７ａ（パタ−ン領域１２ａ１）とを接続する。同様に、パタ−ン領域１３ａ１から延出させる引き出し電極１８ａを外部接続端子５２ａに当接させる。これにより、外部接続端子５２ａと引き出し電極１８ａ（パタ−ン領域１３ａ１）とを接続させる。なお、パタ−ン領域１３ａ１は配置帯領域Ｘ５２ａに選択的に設けられるため、引き出し電極１８ａはパタ−ン領域１３ａ１のいずれの位置に設けられても、外部接続端子５２ａに当接する。【０３０６】  パターン領域１２ａ１とパターン領域１３ａ１とが対向する誘電体層１１ａの層域（配置帯領域Ｘ５２ａ）にビアホール２２ａを設けて、このビアホール２２ａを両パターン領域１２ａ１、１３ａ１に当接させる。これにより、両パターン領域１２ａ１、１３ａ１を相互に接続する。以上の構成を設けることにより、外部接続端子５１ａと外部接続端子５２ａとは、パターン領域１２ａ１、ビアホール２２ａ、パターン領域１３ａ１を介して相互に接続される。【０３０７】  次に、図中のＸ、Ｙいずれの方向にも互いに重複することなく配置されている外部接続端子５１ｂと外部接続端子５２ｂとの相互接続を説明する。【０３０８】  この場合は、両端子５１ｂ、５２ｂを、端子間に再配線パターン４０を介在させて相互接続する。再配線パターン４０は、拡張インターポーザ１２０Ｂのいずれか一方の主面２０、２１上に形成される配線パターンである。再配線パターン４０は、外部接続端子５１、５２を避けて基板主面２０、２１に設けられる。【０３０９】  以下の説明では、外部接続端子５１が形成される基板主面２０に再配線パターン４０を設ける場合を説明するが、基板主面２１に再配線パターン４０を設ける場合も基本的には同様の構成となる。さらには、複数設けられる再配線パターン４０のそれぞれを、基板主面２０または基板主面２１に振り分けて配置してもよいのはいうまでもない。以下、接続構造を説明する。【０３１０】  まず、両端子５１ｂ、５２ｂの接続用内部導体パタ−ンとして、内部導体パターン１２ｂ、１２ｃ、１３ｂが選択される。内部導体パターン１２ｂは、端子５１ｂが当接する誘電体層１１ｂの一方表面に位置する。内部導体パターン１２ｃ、１３ｂは、外部接続端子５２ｂが当接する誘電体層１１ｃの両表面それぞれに位置する。【０３１１】  選択した内部導体パターン１２ｂ、１２ｃ、１３ｂにおいて、両端子５１ａ、５２ｂの接続に用いるパターン領域１２ｂ１、１２ｃ１、１３ｂ１のパターン長さは、次のように設定される。【０３１２】  パターン領域１２ｂ１は、配置帯領域Ｘ５１ｂと配置帯領域Ｘ５２ｂとをパターン端部とするパターン長さに設定される。ここで、配置帯領域Ｘ５１ｂは、外部接続端子５１ｂが配置される配置帯領域であることを理由にして選択される。配置帯領域Ｘ５２ｂは、他のパターン領域どうしの接続に邪魔にならないことを理由にして任意に選択される。図４１では、その例として、外部接続端子５２ｂが位置する配置帯領域Ｘ５２ｂが選択される。【０３１３】  パターン領域１２ｃ１は、配置帯領域Ｘ５２ｂを覆うパターン長さに設定��れる。ここで、配置帯領域Ｘ５２ｂは、パターン領域１２ｂ１の一端が位置する配置帯領域であることと、外部接続端子５２ｂが位置する配置帯領域であることを理由にして選択される。【０３１４】  パターン領域１３ｂ１は、外部接続端子５２ｂが位置する配置帯領域Ｘ５２ｂを覆うパターン長さであってビアホール２２の接続に支障のない程度のパターン長さに設定される。【０３１５】  なお、パターン領域１２ｃ１が設けられる内部導体パタ−ン１２ｃやパターン領域１３ｂ１が設けられる内部導体パタ−ン１３ｂは、他の接続に用いられる場合がある。その場合には、パタ−ン領域１２ｃ１、１３ｂ１は、内部導体パタ−ン１２ｃ、１３ｂの他のパターン領域から分離される。【０３１６】  基板主面２０、２１のうちのいずれか一方（本実施の形態では、基板主面２０）に再配線パターン４０１が形成される。再配線パターン４０１は、パターン領域１２ｂ１の一端とパターン領域１２ｃ１の一端が位置する配置帯領域に配置される。図１０の構成では、再配線パターン４０１は、配置帯領域Ｘ５２ｂに設けられ、その領域に沿って形成される。【０３１７】  パタ−ン領域１２ｂ１の両端それぞれから引き出し電極１７ｂ１、１７ｂ２が延出する。一方の引き出し電極１７ｂ１は外部接続端子５１ｂに当接する。これにより、外部接続端子５１ｂと引き出し電極１７ｂ１（パタ−ン領域１２ｂ１）とは接続される。他方の引き出し電極１７ｂ２は再配線パターン４０１に当接する。これにより、外部接続端子５１ｂと再配線パターン４０１とは接続される。【０３１８】  パタ−ン領域１２ｃ１から引き出し電極１７ｃが延出する。引き出し電極１７ｃは再配線パターン４０１に当接する位置に設けられる。これにより、再配線パターン４０１と引き出し電極１７ｃ（パタ−ン領域１２ｃ１）とは接続される。【０３１９】  パタ−ン領域１３ｂ１から延出する引き出し電極１８ｂが外部接続端子５２ｂに当接する。これにより、外部接続端子５２ｂと引き出し電極１８ｂ（パタ−ン領域１３ｂ１）とは接続される。なお、パタ−ン領域１３ｂ１は配置帯領域Ｘ５２ｂに選択的に設けられるため、引き出し電極１８ｂはパタ−ン領域１３ｂ１のいずれの位置に設けられても、外部接続端子５２ｂに当接する。【０３２０】  パターン領域１２ｃ１とパターン領域１３ｂ１とが対向する誘電体層１１の層域（配置帯領域Ｘ５２ｂ）にビアホール２２ｂを設けて、このビアホール２２ｂを両パターン領域１２ｃ１、１３ｂ１に当接させる。これにより、両パターン領域１２ｃ１、１３ｂ１を相互に接続する。以上の構成を設けることにより、外部接続端子５１ｂと外部接続端子５２ｂとは、パターン領域１２ｂ１、再配線パターン４０１、パタ−ン領域１２ｃ１、ビアホール２２ｂ、パターン領域１３ｂ１を介して相互に接続される。【０３２１】  以上、外部接続端子５１ａ、５２ａ間の接続構造、および外部接続端子５１ｂ、５２ｂ間の接続構造を例にして、両外部接続端子５１、５２間の接続構造を説明した。他の端子間の接続構造も同様であるのはいうまでもない。【０３２２】  実施の形態１１、１２で説明したように、外部接続端子３２、５１と外部接続端子３４、５２とは、それぞれアレイ状配列やペリフェラ��配列されており、しかも、その配列が互いに複雑に交差するように配置される部位がある。【０３２３】  このような構造に対応すべく本願発明では、誘電体層１１の厚みを、外部接続端子３２、３４、５１、５２の幅寸法に比して十分に小さい値にしており、誘電体層１１の表面に設けられて互いに絶縁されて積層される内部導体パタ−ン１２、１３の離間間隔も外部接続端子３２、３４、５１、５２の幅寸法に比して十分に小さい値となっている。そのため、アレイ状配列やペリフェラル配列されてその配列が互いに重複する外部接続端子３２、３４どうしや外部接続端子５１、５２どうしを、インターポーザ１２０Ａ、１２０Ｂ内に高密度に収納された内部導体パタ−ン１２、１３を介して基板上の面積効率高く接続することができる。【０３２４】  この場合、より実装密度を高めるためには、インターポーザ１２０Ａの形状を、誘電体層１１の平面方向（長手方向、図中のＹ方向）に長く、誘電体層１１の厚み方向に短い、長矩形形状とするのが好ましい。そうすれば、誘電体層１１の長手方向に沿ってその接続両端が位置する接続ラインをよりたくさん設定することが可能となり、その分、再配線パターン４０の形成数を減らすことができて、高密度化がさらに進む。このように外形を誘電体層１１の厚み方向（積層方向）に短い長矩形形状とすることによって、マザー基板に搭載する側のインターポーザ１２０Ａの主面２１に設けた外部接続端子３４、５２のアレイ配列を、誘電体層１１の平面方向に多く配列し、誘電体層１１の積層方向に少なく配置することができる。【０３２５】  エリアアレイ接続端子を有するＬＳＩチップを実装するプリント基板（マザー基板）において、その接続端子から配線を引き出す場合、エリアアレイ端子の外周から順番に配線を外に引き出し、より内周の端子は外周の端子の間隙に配線を通すか、プリント基板のより下層の配線層までビアホール等で接続して下層の配線層を使って配線を引き出す必要があり、エリアアレイ接続端子の配列数が増えるほど、その配線を引き出すためだけに高密度で多層な高価なプリント基板が必要で、システム全体のコストアップになるという課題がある。一方、本発明のインターポーザを用いた場合、外部接続端子３４、５２の誘電体層１１の積層方向の配列数を格段に減らすことができ、これを実装するプリント基板で外周に引き出すべき外部接続端子数や配線層数を格段に減らすことができ、より安価なプリント基板を用いることができるようになるという効果がある。【０３２６】  従来のインターポーザは、主面と平行な面内での配線層を用いて配線を行なうため、ＬＳＩチップと接続する外部接続端子をプリント基板に実装される側の外部端子に、面内で均等に拡張して接続するのに向いており、正方形に近い外形が好ましいが、本発明のインターポーザは誘電体層１１の平面方向（長手方向）に伸びる多数の内部導体パターン１２、１３によって配線を行なうため、インターポーザの幅のうち誘電体層１１の積層方向の幅が、実装されるＬＳＩチップの幅に近い長矩形形状の方が、再配線パターン４０に頼らずに最も高密度に拡張配線を引き出すことができる。従って本発明は、実装されるＬＳＩチップの幅に近い長矩形形状とすることで、上述したようなマザー基板の配線をより容易に実現でき、エリアアレイ接続端子の一方の配列数を格段に減らした長矩形形状のインターポーザを実現することができる。【０３２７】  また、以上説明したように、インターポーザ１２０Ａの表面に形成された外部接続端子５１と、外部接続端子５２との接続が行なわれるが、もともと、本発明に係るインターポーザは、狭ピッチな高密度配線の内部導体パターンを内装しているので、上記の例のような外部接続端子間の接続には、内部導体パターンのごく一部しか利用されていない。また、外部接続端子５２も広ピッチで形成されているので、外部接続端子５２の配列にも余裕がある。【０３２８】  このような余った内部導体パターン１２、１３、及び外部接続端子５２を有効利用する例について、図４２を参照しながら説明をする。【０３２９】  図４２は、実施の形態１２で第１のＬＳＩチップを搭載した拡張インターポーザ１２０Ｂと、通常の構造でパッケージされた第２、第３のＬＳＩチップ１６０、１７０とがプリント基板１８０に搭載された構成を示す図である。それぞれのＬＳＩチップの信号線は、プリント基板１８０に形成された配線パターンで互いに接続されているが、通常のパッケージでは、プリント基板１８０の一方の主面に外部接続端子が形成されている。そのため、パッケージが搭載されたプリント基板１８０の平面領域は、プリント基板１８０として多層配線基板を用いない限り、配線パターン（信号線）を通すことはできない。【０３３０】  しかしながら、本発明の拡張インターポーザ１２０Ｂを用いれば、拡張インターポーザ１２０Ｂが搭載された場所にも、信号線を通すことが可能となる。すなわち、図４２に示すように、第２のＬＳＩチップ１６０の信号線の一部を、第１のＬＳＩチップ１２０（拡張インターポーザ１２０Ｂ）の領域を通じて、第３のＬＳＩチップ１７０に接続する場合、拡張インターポーザ１２０Ｂの第２のＬＳＩチップ側で余った外部接続端子５２に、信号線の一部を接続し、その信号線を、余った内部導体パターンを介して第３のＬＳＩチップ１７０側で余った外部接続端子５２につなぐことにより、第３のＬＳＩチップ１７０にその信号線を接続することができる。なお、この場合、内部導体パターン１２、１３は、図１１に示す拡張インターポーザ１２０Ｂにおいて、第２のＬＳＩチップ１６０側から第３のＬＳＩチップ１７０側に、平行に形成されていることが必要である。【０３３１】  このような拡張インターポーザ１２０Ｂの構成を採用すれば、プリント基板の高密度実装がより容易になり、また、プリント基板の不必要な多層化もしなくて済み、安価なプリント基板実装が実現できる。【０３３２】  以上、本発明をインターポーザに適用した実施の形態について説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記の実施の形態では、再配線パターン４０は、外部接続端子３２が形成された側のインターポーザ表面に形成されていたが、外部接続端子３４が形成された側のインターポーザ表面に形成されていても構わない。【０３３３】  （実施の形態１３）
本発明の配線基板は、従来のビルドアップ配線基板では達し得なかった狭ピッチ配線の高密度配線を実現するものであるが、配線（内部導電パタ−ン）の方向が一方向（図では紙面に対して垂直方向）に揃っているので、多数の接続端子を持つＬＳＩチップ間を配線で相互接続する場合には、配線の自由度が制限される。本発明の配線基板の表面に、引き出し電極どうしを接続する表面配線を形成することにより、内部導電パタ−ン間を接続することは可能である。しかしながら、表面配線は従来の方法（例えばエッチング方法）によって形成されるので、配線ピッチは従来のままである。従って、いくら内部の配線（内部導電パターン）を狭ピッチ化しても、表面配線の配線ピッチで規定され、本来の性能を十分に引き出すことが難しい。【０３３４】  実施の形態１３は、このような課題に着目したものであって、表面配線を設けることなく多数の接続端子を持つＬＳＩチップを相互接続する多層配線基板を実現している。本実施の形態によれば、本発明が有する狭ピッチ配線の性能を損うことなく多数の接続端子を持つＬＳＩチップ間を相互接続している。【０３３５】  以下に、実施の形態１３について、図面を参照しながら説明する。図４３は、本発明の実施の形態における多層配線基板の基本的な構成を示した図である。【０３３６】  図４３に示すように、多層配線基板は、第１のコア基板１００ａ上に第２のコア基板１００ｂが積層されて形成される。第１のコア基板１００ａ及び第２のコア基板１００ｂは、図１に示した配線基板１００Ａの構成と基本的に同じである。【０３３７】  すなわち、第１のコア基板１００ａは、一定の幅を有する誘電体シ−ト１０を交互に連続的に折り畳むことによって形成された互いに重畳された部位からなる複数の誘電体層１１ａと、この誘電体層１１ａの主面上を、誘電体層１１ａの幅方向に沿って帯状に形成された内部導体パタ−ン１２、１３とで構成される。第２のコア基板１００ｂも同様の構成を有する。【０３３８】  なお、図４３では、誘電体層１１−（Ａ）、１１−（Ｂ）の厚みを省略して描いているが、実際には、図４４に示すように、一定の厚みを有する誘電体層１１−（Ａ）の両面に、内部導電パターン１２、１３が誘電体層１１−（Ａ）の幅方向に沿って帯状に形成されている。誘電体層１１−（Ｂ）も同様の構成を有する。【０３３９】  図４３に示すように、第１のコア基板１００ａに形成された複数の誘電体層１１−（Ａ）は、矢印Ｘの方向に平行に配列され、また、第２のコア基板１００ｂに形成された複数の誘電体層１１−（Ｂ）は、矢印Ｙの方向に平行に配列される。この構成は、誘電体シートをそれぞれ、互いに直交する方向に折り畳むことによって得られる。【０３４０】  図４５は、図４３に示した多層配線基板１１０において、第１のコア基板１００ａに形成された内部導電パターンの一部と、第２のコア基板１００ｂに形成された内部導電パターンの一部とが、互いに接続された構成を示す。【０３４１】  図４５に示すように、第１のコア基板１００ａを構成する複数の誘電体層の一部である誘電体層１１−（Ａ）１、１１−（Ａ）２は、内部導電パターンを有しており、その内部導体パターンの一部分は、誘電体シ−ト１１−（Ａ��１、１１−（Ａ）２の山側の折り曲げ部位まで延出されている。この折り曲げ部位は第１のコア基板１００ａの一主面を構成しており、さらには、この一主面は第２のコア基板１０ｂに対向している。この内部導体パターンの延出端は引き出し電極１７ａ１、１７ａ２を構成しており、引き出し電極１７ａ１、１７ａ２は第１のコア基板１００ａの表面に露出している。【０３４２】  同様に、第２のコア基板１００ｂを構成する複数の誘電体層の一部である誘電体層１１−（Ｂ）１、１１−（Ｂ）２は、内部導電パターンを有しており、その内部導体パターンの一部分は、誘電体シ−トの谷側の折り曲げ部位まで延在されている。この折り曲げ部位は第２のコア基板１００ｂの一主面を構成しており、さらには、この一主面は第１のコア基板１０ａに対向している。この内部導体パターンの延出端は引き出し電極１９ｂ１、１９ｂ２を構成しており、引き出し電極１９ｂ１、１９ｂ２は第２のコア基板１００ｂの一主面に露出している。なお、図４５では、誘電体層１１−（Ａ）１、１１−（Ａ）２、１１−（Ｂ）１、１１−（Ｂ）２以外の誘電体層は図示省略されている。【０３４３】  引き出し電極１７ａ１、１７ａ２、１９ｂ１、１９ｂ２は、それぞれ、図４６Ａ、図４６Ｂに示す構成を有している。すなわち、図４５では、誘電体層１１−（Ａ）１１１−（Ａ）２、１１−（Ｂ）１１１−（Ｂ）２の厚みを省略して描いているが、実際には、図４６Ａ、図４６Ｂに示すように、一定の厚みを有する誘電体層１１−（Ａ）１、１１−（Ａ）２、１１−（Ｂ）１、１１−（Ｂ）２の表面に引き出し電極１７ａ１、１７ａ２、１９ｂ１、１９ｂ２が設けられている。引き出し電極１７ａ１、１７ａ２、１９ｂ１、１９ｂ２は誘電体層１１−（Ａ）１、１１−（Ａ）２、１１−（Ｂ）１、１１−（Ｂ）２の幅方向に沿って帯状に形成されている。【０３４４】  引き出し電極１７ａ１と引き出し電極１９ｂ１、及び引き出し電極１７ａ２と引き出し電極１９ｂ２とが接続されるように、各引き出し電極１１−（Ａ）１、１１−（Ａ）２、１１−（Ｂ）１、１１−（Ｂ）２の露出位置は予め定められている。【０３４５】  以上説明した引き出し電極１７ａ１、１７ａ２、１９ｂ１、１９ｂ２の構成を設けることにより、互いに積層したコア基板内に形成された複数の内部導電パターンの内から選択的に取り出した任意の内部導電パターン同士を、互いに接続することが可能になる。【０３４６】  なお、第１、第２のコア基板１００ａ、１００ｂを構成する複数の誘電体層１１は、誘電体層１１間に設けられた絶縁性接着層によって互いに固着される。各内部導体パターン（配線層）１２、１３は、絶縁性接着層により被覆されてコア基板内に内装された形態になる。そのため、コア基板を狭ピッチを維持しながら互いに絶縁された状態で積層することで多層配線基板を形成することができる。【０３４７】  以上の説明は、コア基板を積層してなる多層配線基板において、上側のコア基板に形成された内部導電パターンと、下側のコア基板に形成された内部導電パターンとの接続構造に関するものである。さらに本発明の構成によれば、基板表面に形成した場合には交差してしまうような配線構造も、交差させることなく自由に配線��ることができる。以下、そのような配線構造を、図４７〜図４９を参照しながら説明をする。図４７は、第２のコア基板１００ｂの同一主面に露出させた引き出し電極１７ｂ１と引き出し電極１７ｂ２とを、第１及び第２のコア基板１００ａ、１００ｂ内に内装された内部導電パターンを使って、互いに接続した構成を示す。【０３４８】  引き出し電極１７ｂ１、１７ｂ２が設けられた誘電体層１１−（Ｂ）１、１１−（Ｂ）２を含む第２のコア基板１００ｂ内の全ての誘電体層１１は、矢印Ｙ方向に沿って互いに平行に配置されている。そのため、第２のコア基板１００ｂ内に形成された内部導電パターンだけを介して、引き出し電極１７ｂ１と引き出し電極１７ｂ２とを接続することはできない。これに対して、第２のコア基板１００ｂに積層配置された第１のコア基板１００ａ内の誘電体層１１は矢印Ｙ方向と直交する矢印Ｘ方向に沿って互いに平行に配置されている。図４７では、このような第１のコア基板１００ａの構成を利用して、引き出し電極１７ｂ１と引き出し電極１７ｂ２とを接続している。以下、説明する。なお、以下の説明では、第１、第２のコア基板１００ａ、１００ｂにおいて、互いに対向する主面を対向主面と称し、その対向主面の裏側に位置する主面を裏主面と称する。【０３４９】  まず、第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ１を、第２のコア基板１００ｂの対向主面まで導出する。このような引き出し電極１７ｂ１の導出は次のようにして実施される。すなわち、図４８に示すように、引き出し電極１７ｂ１が設けられる誘電体層１１−（Ｂ）１の一表面に、引き出し電極１７ｂ１に連続する内部導電パターン１２を設ける。内部導電パターン１２は、誘電体層１１−（Ｂ）１の幅方向中央部に達する幅寸法を有する。一方、上記一表面の裏側に位置する誘電体層１１−（Ｂ）１の表面（以下、他表面という）に引き出し電極１９ｂ１を設ける。引き出し電極１９ｂ１は、Ｙ方向に沿って任意の位置に配置することができる。引き出し電極１９ｂ１が設けられた誘電体層１１−（Ｂ）１の他表面に、引き出し電極１９ｂ１に連続する内部導電パターン１３を設ける。内部導電パターン１３は、誘電体層１１−（Ｂ）１の幅方向中央部に達する幅寸法を有する。内部導電パターン１２と内部導電パターン１３とを、誘電体層１１−（Ｂ）１内に設けたビアホール２２を介して互いに接続する。これにより、第２のコア基板１０ｂの裏主面に設けた引き出し電極１７ｂ１をＹ方向の任意の位置に配置した状態で第２のコア基板１００ｂの対向主面にある引き出し電極１９ｂ１まで導出させることができる。【０３５０】  次に、第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ２を、第２のコア基板１００ｂの対向主面まで導出する。このような引き出し電極１７ｂ２の導出は、引き出し電極１７ｂ１の導出と同様に行うことができる。すなわち、図４８に示すように、引き出し電極１７ｂ２が設けられた誘電体層１１−（Ｂ）２の一表面に、引き出し電極１７ｂ２に連続する内部導電パターン１２を設ける。内部導電パターン１２は、誘電体層１１−（Ｂ）２の幅方向中央部に達する幅寸法を有する。一方、誘電体層１１−（Ｂ）２の他表面に引き出し��極１９ｂ２を設ける。引き出し電極１９ｂ２は、Ｘ方向に沿って引き出し電極１９ｂ１と同一線上の位置に配置する。引き出し電極１９ｂ２が設けられた誘電体層１１−（Ｂ）２の他表面に、引き出し電極１９ｂ２に連続する内部導電パターン１３を設ける。内部導電パターン１３は、誘電体層１１−（Ｂ）２の幅方向中央部に達する幅寸法を有する。内部導電パターン１２と内部導電パターン１３とを、誘電体層１１−（Ｂ）２内に設けたビアホール２２を介して互いに接続する。これにより、第２のコア基板１０ｂの裏主面に設けた引き出し電極１７ｂ２をＸ方向に沿って引き出し電極１９ｂ１と同一線上にある引き出し電極１９ｂ２まで導出させることができる。【０３５１】  第１のコア基板１００ａの対向主面に引き出し電極１７ａ１、１７ａ２を露出させる。引き出し電極１７ａ１、１７ａ２は、絶縁層１１−（Ａ）１の一表面に設ける。絶縁層１１−（Ａ）１は、第１のコア基板１００ａを構成する絶縁層１１の一つであって、引き出し電極１９ｂ１、１９ｂ２が配置されたＸ方向の同一線上に位置する。引き出し電極１７ａ１は、引き出し電極１９ｂ１と対向する位置に配置する。引き出し電極１７ａ２は、引き出し電極１９ｂ２と対向する位置に配置する。さらに、引き出し電極１７ａ１、１７ａ２が設けられた誘電体層１１−（Ａ）１の一表面に、引き出し電極１７ａ１、１７ａ２それぞれに連続する内部導電パターン１２を設ける。これにより、引き出し電極１７ａ１と引き出し電極１７ａ２とを、内部導電パターン１２を介して接続する。【０３５２】  以上の構成を備えたうえで、第１のコア基板１００ａと第２のコア基板１００ｂとを積層する。そうすると、第２のコア基板１００ｂの引き出し電極１９ｂ１と第１のコア基板１００ａの引き出し電極１７ａ１とが当接して接続し、さらには、第２のコア基板１００ｂの引き出し電極１９ｂ２と第１のコア基板１００ａの引き出し電極１７ａ２とが当接して接続する。これにより、第２のコア基板１００ｂの引き出し電極１９ｂ１と引き出し電極１９ｂ２とは、第１のコア基板１００ａの引き出し電極１７ａ１、内部導体パターン、並びに引き出し電極１７ａ２を介して接続される。【０３５３】  上記の接続構造を採用すれば、基板主面に形成した場合にクロスしてしまうような配線接続構造も、支障なく配線することができる。以下、図４９を参照しながら、本発明における自由配線が可能な構成について説明する。【０３５４】  図４９は、図４７に示した第１及び第２のコア基板１００ａ、１００ｂを積層して構成された多層配線基板１１０の平面図を示したものである。第１のコア基板１００ａ内に形成された複数の誘電体層１１は、矢印Ｘで示す方向に沿って配列され、第２のコア基板１００ｂ内に形成された複数の誘電体層１１は、矢印Ｙで示す方向に沿って配列され、配線基板１００Ｂの上方から見ると、これら誘電体層１１の配列は格子構造をなしている。【０３５５】  図４９に示すように、第２のコア基板１００ｂの裏主面（この場合、多層配線基板１１０の表面）に露出させた引き出し電極１７ｂ１、１７ｂ２は、この格子構造の格子点Ａ及び格子点Ｂにそれぞれ位置する。図４７で示すように、引き出し電極１７ｂ１、１７ｂ２���、第１、第２のコア基板１００ａ、１００ｂ内に収納される内部導体パターン１２、１３を介して互いに接続されている。【０３５６】  なお、図４９において、第２のコア基板１００ｂの対向主面や裏主面に露出する引き出し電極は白抜きの矩形で表示され、第１のコア基板１００ａの対向主面や裏主面に露出する引き出し電極は黒塗りの矩形で表示される。【０３５７】  第２のコア基板１００ｂの裏主面（この場合、多層配線基板１１０の表面）に露出させた引き出し電極１７ｂ３、１７ｂ４は、この格子構造の格子点Ｃ及び格子点Ｄにそれぞれ位置する。格子点Ｃ、Ｄに位置する引き出し電極１７ｂ３と引き出し電極１７ｂ４とを接続する場合を考える。この場合、基板表面に配線を形成したとすると、格子点Ａと格子点Ｂとを接続する配線と、格子点Ｃと格子点Ｄとを接続する配線とは互いに交差してしまう。従来の構成ではこのような交差を避けるためには迂回して配線するしかない。【０３５８】  しかしながら、本発明の構成を採用すれば、配線を迂回させることなく、格子点Ａと格子点Ｂとの接続と、格子点Ｃと格子点Ｄとの接続とを実施することが可能となる。以下、そのことを説明する。【０３５９】  まず、図４９に示すように、第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ３を第２のコア基板１００ｂの対向主面に露出する引き出し電極１９ｂ３まで導出させる。ここで、引き出し電極１９ｂ３は、図４９におけるＸ方向において格子点Ｄ（引き出し電極１７ｂ４）が載置される線上に、格子点Ｄとは離間する位置に設置される。【０３６０】  また、引き出し電極１７ｂ３と引き出し電極１９ｂ３とは、第２のコア基板１００ｂ内の同一の誘電体層の表裏面（一表面と他表面）それぞれに設けられる。したがって、引き出し電極１７ｂ３と引き出し電極１９ｂ３とは、図４９におけるＹ方向において格子点Ｃが載置される線上に互いに離間して設置される。【０３６１】  ここで、引き出し電極１７ｂ３と引き出し電極１９ｂ３との接続構造（引き出し電極導出構造）は、図４７、図４８で前述した構造を採用する。すなわち、引き出し電極１７ｂ３に連続する内部導電パターンと、引き出し電極１９ｂ３に連続する内部導電パターンとを、これら引き出し電極１７ｂ３、１９ｂ３が設けられた誘電体層内に形成するビアホール２２を介して接続する。【０３６２】  次に、第１のコア基板１００ａの対向主面に引き出し電極１７ａ３と引き出し電極１７ａ４とを露出させる。引き出し電極１７ａ３、１７ａ４は、第１のコア基板１００ａ内にある同一の誘電体層１１の同一表面に設けられる。ここで、引き出し電極１７ａ３、１７ａ４が設けられる誘電体層１１として、図４７、図４９におけるＸ方向に沿って引き出し電極１９ｂ３、１９ｂ４と同一線上に位置する誘電体層１１が選択される。【０３６３】  第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ４を、第２のコア基板１００ｂの対向主面に露出する引き出し電極１９ｂ４に導出する。ここで、引き出し電極１９ｂ４は、引き出し電極１７ｂ４が設けられる誘電体層１１に設けられる。ただし、引き出し電極１９ｂ４は引き出し電極１７ｂ４が設けられる誘電体層１１の一表面ではなく、その裏面である他表面に設けられる。また、引き出し電極１９ｂ４は、図４９中のＸ方向に沿って、引き出し電極１７ａ４、１７ａ３と同一線上に配置される。引き出し電極１９ｂ４と引き出し電極１７ｂ４とは、誘電体層１１内に形成されたビアホール２２を介して接続される。【０３６４】  引き出し電極をこのような構成に形成しておけば、図４７に示すように、第１のコア基板１００ａと第２のコア基板１００ｂとを積層した際、第１のコア基板１００ａの対向主面に露出する引き出し電極１７ａ３、１７ａ４と、第２のコア基板１００ａの対向主面に露出する引き出し電極１９ｂ３、１９ｂ４とを接続させることができる。【０３６５】  その結果、第２のコア基板１００ｂの裏主面に互いに離間して配置される引き出し電極１７ｂ３と引き出し電極１７ｂ４とを、第１、第２のコア基板１００ａ、１００ｂ内に内装された内部導電パターンを介して接続することができる。【０３６６】  以上の説明した本実施の形態の構成によれば、第１、第２のコア基板１００ａ、１００ｂ内に内装された内部導電パターンは、見かけ上、格子状をなしているだけで互いに絶縁されているので、すべての格子点上に位置する引き出し電極を無用な迂回配線を設けることなく接続することが可能となる。【０３６７】  図５０は、本発明に係る多層配線基板１１０上に、３つのＬＳＩチップ（半導体装置）３３Ａ、３３Ｂ、３３Ｃを搭載した構成を示す。多層配線基板１１０は、第１のコア基板１００ａと第２のコア基板１００ｂとが積層された構成を有する。第１のコア基板１００ａは、図示はしないが矢印Ｘの方向に平行に配列された誘電体層１１−（Ａ）（内部導電パターン）を有する。第２のコア基板１００ｂは矢印Ｙの方向に平行に配列された誘電体層１１−（Ｂ）（内部導電パターン）を有する。なお、図５０では、誘電体層１１−（Ａ）、１１−（Ｂ）の一部を、点線で表示させているが、誘電体層は４〜５μｍのピッチで配列しているので、実際には、１本の点線は、１０〜１００層の誘電体層１１に相当する。【０３６８】  各ＬＳＩチップのパッケージ端子がアレイ状に配列されている場合、各端子の直下には、第２のコア基板１００ｂの裏主面（多層配線基板の表面）に露出する引き出し電極（不図示）が形成されており、各端子がそれぞれ引き出し電極に接続されている。そして、各引き出し電極に接続する内部導電パターン（誘電体層１１−（Ａ）、１１−（Ｂ））が交差する領域（Ａ）、（Ｂ）において、図４９に示す内部導電パターンを用いた接続構造を設けることで、各ＬＳＩチップの端子間接続を行なうことができる。【０３６９】  以上、説明したように、本発明における多層配線基板は、図１に示した構成からなるコア基板を積層することによって、任意の方向に配線パターンを接続配線することができる。これにより、コア基板固有の高密度配線を最大限に生かした高密度実装が可能な配線基板を実現することができる。【０３７０】  なお、本発明によれば、多層基板内の迂回配線をなくすことができ、平行なバスラインや伝送線路を埋設して形成できるので、高品質な配線基板を同時に実現することが可能となる。【０３７１】  図５１は、本実施の形態の多層配線基板１１０の変形例を示す。この変形例の構造が図４３に示す多層配線基板１１０と異なるのは、第１のコア基板１００ａと第２のコア基板１００ｂとの間に、基板間接続層５０を介装していることである。【０３７２】  第１のコア基板１００ａの対向主面に露出する引き出し電極１７と、第２のコア基板１００ｂの対向主面に露出する引き出し電極１９（不図示）とは、基板間接続層５０に形成されたビアホール５３を介して接続される。引き出し電極は、配線パターンそのものを対向主面に露出させる構造上、その露出面積をそんなに大きくすることはできない。そのため、引き出し電極同士を接続するには、引き出し電極同士の位置合わせ精度として高い精度が必要される。【０３７３】  これに対して、図５１に示す変形例である配線基板１００Ｃでは、露出面積が引き出し電極より大きい形状を有するビア４１を有する基板間接続層５０を第１、第２のコア基板１００ａ、１００ｂの間に介装することで、ビアホール５３を介して引き出し電極を接続している。これにより、ビアホール５３の面積が位置合わせ精度を緩和させることができ、接続を容易にすることができる。【０３７４】  図５２には、第１のコア基板と第２のコア基板の積層する向きを、９０度以外の角度θに設定した多層配線基板１００Ｄを示す。すなわち、第１のコア基板１００ａを構成する誘電体層（内部導電パターン）の配列方向と、第２のコア基板１００ｂを構成する誘電体層（内部導電パターン）の配列方向とが交差する角度が、９０度以外の角度θに設定されている。このような構成は、誘電体シートを、互いに異なる方向に折り畳むことによって形成することができる。【０３７５】  図５２の変形例では、第１のコア基板１００ａの対向主面に露出する引き出し電極１７ａ、１７ｂと、第２のコア基板１００ｂの対向主面に露出する引き出し電極１９ａ、１９ｂとが格子点Ｅ、Ｆにおいて接続されている。なお、角度θは、任意の角度で構わないが、例えば、９０°以外に、３０°、４５°、６０°の角度を持たすことができる。【０３７６】  以上、本発明を好適な実施の形態により説明してきたが、こうした記述は限定事項ではなく、もちろん、種々の改変が可能である。例えば、内部導体パターン１２、１３は、誘電体シート１０の山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間に帯状に１本形成した場合を説明したが、２本以上の内部導体パターンを形成することにより、配線抵抗を増加させない設計範囲内において、より高密度な配線基板を得ることができる。また、誘電体シート１０を所定の間隔で連続に折り畳む例を説明したが、例えば、信号線の特性パラメータを合わす等の目的で、折り畳む間隔を変えても構わない。【０３７７】  また、例えば、上記実施の形態では、２つのコア基板を積層して多層配線基板を構成したが、さらに３つ以上のコア基板を積層して多層配線基板を構成してもよい。
【図１Ａ】
2006028098.tif 000002
【図１Ｂ】
2006028098.tif 000003
【図２】
2006028098.tif 000004
【図３】
2006028098.tif 000005
【図４】
2006028098.tif 000006
【図５】
2006028098.tif 000007
【図６】
2006028098.tif 000008
【図７】
2006028098.tif 000009
【図８】
2006028098.tif 000010
【図９】
2006028098.tif 000011
【図１０】
2006028098.tif 000012
【図１１】
2006028098.tif 000013
【図１２】
2006028098.tif 000014
【図１３】
2006028098.tif 000015
【図１４】
2006028098.tif 000016
【図１５】
2006028098.tif 000017
【図１６】
2006028098.tif 000018
【図１７】
2006028098.tif 000019
【図１８】
2006028098.tif 000020
【図１９】
2006028098.tif 000021
【図２０Ａ】
2006028098.tif 000022
【図２０Ｂ】
2006028098.tif 000023
【図２０Ｃ】
2006028098.tif 000024
【図２１】
2006028098.tif 000025
【図２２】
2006028098.tif 000026
【図２３】
2006028098.tif 000027
【図２４】
2006028098.tif 000028
【図２５】
2006028098.tif 000029
【図２６】
2006028098.tif 000030
【図２７】
2006028098.tif 000031
【図２８】
2006028098.tif 000032
【図２９】
2006028098.tif 000033
【図３０Ａ】
2006028098.tif 000034
【図３０Ｂ】
2006028098.tif 000035
【図３０Ｃ】
2006028098.tif 000036
【図３１Ａ】
2006028098.tif 000037
【図３１Ｂ】
2006028098.tif 000038
【図３１Ｃ】
2006028098.tif 000039
【図３２】
2006028098.tif 000040
【図３３】
2006028098.tif 000041
【図３４】
2006028098.tif 000042
【図３５】
2006028098.tif 000043
【図３６Ａ】
2006028098.tif 000044
【図３６Ｂ】
2006028098.tif 000045
【図３６Ｃ】
2006028098.tif 000046
【図３７】
2006028098.tif 000047
【図３８】
2006028098.tif 000048
【図３９】
2006028098.tif 000049
【図４０】
2006028098.tif 000050
【図４１】
2006028098.tif 000051
【図４２】
2006028098.tif 000052
【図４３】
2006028098.tif 000053
【図４４】
2006028098.tif 000054
【図４５】
2006028098.tif 000055
【図４６Ａ】
2006028098.tif 000056
【図４６Ｂ】
2006028098.tif 000057
【図４７】
2006028098.tif 000058
【図４８】
2006028098.tif 000059
【図４９】
2006028098.tif 000060
【図５０】
2006028098.tif 000061
【図５１】
2006028098.tif 000062
【図５２】
2006028098.tif 000063
【図５３】
2006028098.tif 000064
【手続補正書】
【提出日】平成19年2月27日(2007.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、
前記誘電体層の表面に設けられた内部導体パターンと、
を備え、
隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす、
配線基板。
【請求項２】
前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる、
請求項１の配線基板。
【請求項３】
隣接する前記誘電体層どうしを接着する絶縁性接着層を有する、
請求項１の配線基板。
【請求項４】
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項３の配線基板。
【請求項５】
隣接する前記誘電体層どうしは、圧着により接着される、
請求項１の配線基板。
【請求項６】
前記内部導体パターンは、前記誘電体層の両面に設けられる、
請求項１の配線基板。
【請求項７】
前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて基板主面に露出する、
請求項１の配線基板。
【請求項８】
前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されていずれか一方の基板主面に露出し、
前記誘電体層の両面に設けられて互いに対向する内部導体パターンどうしは、当該誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される、
請求項６の配線基板。
【請求項９】
前記層間接続導体は金属導体である、
請求項８の配線基板。
【請求項１０】
前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面が連結外側となる前記連結部位まで延出されて基板主面に露出し、
前記誘電体層の一方面に設けられる内部導体パターンどうしを互いに接続して接地線または電源線とする、
請求項６の配線基板。
【請求項１１】
前記誘電体層の一方面に設けられる内部導体パターンどうしは、当該内部導体パターンが延出される連結部位において互いに連通一体に成形されて接続される、
請求項１０の配線基板。
【請求項１２】
前記基板主面には、前記内部導体パターンの基板主面露出端部に当接して接続される外部接続電極が設けられる、
請求項７の配線基板。
【請求項１３】
基板主面に露出する内部導体パターンは複数あり、当該基板主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられる、
請求項７の配線基板。
【請求項１４】
前記複数の誘電体層は、誘電体シートを所定の間隔で交互に連続的に折り畳むことによって形成される、
請求項１の配線基板。
【請求項１５】
前記絶縁性接着層が、その組成として熱硬化性エポキシ樹脂を含む、
請求項３の配線基板。
【請求項１６】
前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成される、
請求項５の配線基板。
【請求項１７】
請求項１２に記載の配線基板と、
前記配線基板の外部接続電極に接続される電子部品と、
を有する、
電子部品の実装構造体。
【請求項１８】
誘電体シートを用意し、当該誘電体シートにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔を空けて仮想的に設定する第１の工程と、
前記誘電体シートの少なくとも一つの表面に、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行な帯状の内部導体パターンを形成する第２の工程と、
前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とする配線基板を形成する第３の工程と、
を含む配線基板の製造方法。
【請求項１９】
前記第３の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを絶縁性接着剤で固着する、
請求項１８の配線基板の製造方法。
【請求項２０】
前記第３の工程において、前記内部導体パターンを前記絶縁性接着剤で被覆する、
請求項１９の配線基板の製造方法。
【請求項２１】
前記第３の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを圧着により固着する、
請求項１８の配線基板の製造方法。
【請求項２２】
前記第２の工程において、前記内部導体パターンを、前記誘電体シートの両表面に互いに略向かい合わせて形成する、
請求項１８の配線基板の製造方法。
【請求項２３】
前記誘電体シートを間にして対向する前記内部導体パターンを互いに接続する層間接続導体を、前記誘電体シートに形成したうえで、前記第２の工程を実施する、
請求項２２の配線基板の製造方法。
【請求項２４】
前記第２の工程において、前記内部導体パターンを、当該内部導体パターンの略全長にわたって前記山側線または前記谷側線を越えて延出形成する、
請求項１８の配線基板の製造方法。
【請求項２５】
前記第２の工程において、前記内部導体パターンがシート折り畳みにより基板主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成する、
請求項１８の配線基板の製造方法。
【請求項２６】
前記第１の工程において、前記誘電体シートの表面に、前記仮想的に設定した山側線と谷側線に沿って屈曲案内溝を形成する、
請求項１８の配線基板の製造方法。
【請求項２７】
前記第２の工程において、前記誘電体シートに前記内部導体パターンを形成したのち、当該誘電体シートの内部導体パターン形成面に半硬化性絶縁シートを形成し、形成した当該絶縁性シートを、少なくとも前記内部導体パターンの上方を残して除去する、
請求項１８の配線基板の製造方法。
【請求項２８】
前記第３の工程において、折り畳んだ前記誘電体シートを、前記半硬化性絶縁シートを熱硬化させることにより互いに固着する、
請求項２７の配線基板の製造方法。
【請求項２９】
コア基板と、
前記コア基板の少なくとも一主面上に積層された配線基板とを備え、
前記コア基板は、
コア基板両主面の対向方向に沿って配置された複数の誘電体層をコア基板の平面方向に沿って積層してなるコア基板本体と、
前記誘電体層の表面に設けられた内部導体パターンと、
を備え、
隣接する前記誘電体層どうしは、前記コア基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、前記コア基板の両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす、
多層配線基板。
【請求項３０】
前記配線基板は、前記コア基板の両主面に設けられる、
請求項２９の多層配線基板。
【請求項３１】
前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる、
請求項２９の多層配線基板。
【請求項３２】
隣接する前記誘電体層どうしを接着する絶縁性接着層を有する、
請求項２９の多層配線基板。
【請求項３３】
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項３２の多層配線基板。
【請求項３４】
隣接する前記誘電体層どうしは、圧着により接着される、
請求項２９の多層配線基板。
【請求項３５】
前記内部導体パターンは、前記誘電体層の両面に設けられる、
請求項２９の多層配線基板。
【請求項３６】
前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて前記コア基板の主面に露出する、
請求項２９の多層配線基板。
【請求項３７】
前記コア基板の主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられる、
請求項３６の多層配線基板。
【請求項３８】
前記コア基板の主面に露出する内部導体パターンは複数あり、当該コア基板の主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられる、
請求項３６の多層配線基板。
【請求項３９】
前記配線基板は、
その露出面に設けられる配線パタ−ンと、
当該配線基板の厚み方向に貫通して設けられて前記配線パターンと前記内部導体パターンの露出端部とを接続する接続用導体と、
をさらに有する、
請求項３６の多層配線基板。
【請求項４０】
前記配線パターンと前記接続用導体とを有する前記配線基板は、前記コア基板の両主面それぞれに設けられる、
請求項３９の多層配線基板。
【請求項４１】
前記誘電体層の両面に設けられて互いに対向する内部導体パターンどうしが、当該誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される、
請求項３９の多層配線基板。
【請求項４２】
前記コア基板の両主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられ、
前記配線パタ−ンは、前記接続用導体を介して前記外部接続端子に接続される、
請求項４１の多層配線基板。
【請求項４３】
前記誘電体層の一方面に設けられる内部導体パターンどうしが、互いに接続されて接地線または電源線となる、
請求項３６の多層配線基板。
【請求項４４】
前記誘電体層の一方面に設けられる内部導体パターンどうしが互いに接続され、当該互いに接続されて内部導体パターンに前記接続用導体を介して接続される前記配線パタ−ンは、接地端子又は電源端子に接続される、
請求項４０の多層配線基板。
【請求項４５】
前記配線基板は、前記コア基板上に形成されたビルドアップ配線層からなる、
請求項３９の多層配線基板。
【請求項４６】
前記内部導体パタ−ンの形成ピッチは、前記配線パタ−ンのピッチよりも小さい、
請求項２９の多層配線基板。
【請求項４７】
誘電体シートを用意し、当該誘電体シートにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔を空けて仮想的に設定する第１の工程と、
前記誘電体シートの少なくとも一つの表面に、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行な帯状の内部導体パターンを形成する第２の工程と、
前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とするコア基板を形成する第３の工程と、
前記コア基板の主面上に絶縁層を形成する第４の工程と、
前記絶縁層上に配線パタ−ンを形成する第５の工程と、
を含む、
多層配線基板の製造方法。
【請求項４８】
前記第２の工程において、前記内部導体パターンがシート折り畳みによりコア基板主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成する、
請求項４７の多層配線基板の製造方法。
【請求項４９】
前記絶縁層を形成する前に、コア基板主面に露出する内部導体パターンに当接する外部接続端子を、当該コア基板主面に形成する、
請求項４８の多層配線基板の製造方法。
【請求項５０】
前記第５の工程において、前記絶縁層上に配線パタ−ンを形成するとともに、当該配線パターンを前記コア基板の主面上に露出する内部導体パターンに接続する接続用導体を前記絶縁層に形成する、
請求項４８の多層配線基板の製造方法。
【請求項５１】
基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、
前記誘電体層の少なくとも一つの両面に設けられた内部導体パターンと、
前記内部導体パタ−ンが設けられた前記誘電体層にその厚み方向に貫通して設けられて当該誘電体層の両面にある前記内部導体パターンどうしに当接することで両内部導体パタ−ンを互いに接続する層間接続導体と、
前記基板の両主面に設けられた外部接続端子と、
を備え、
隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなし、
前記誘電体層の両面に設けられる前記内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されることで、各々の基板主面で露出する引き出し電極を構成し、
前記引き出し電極は、前記外部接続端子に接続される、
インターポーザ。
【請求項５２】
前記基板の一方の主面に設けられる前記外部接続端子は、当該主面の周縁に沿って配置され、他方の主面に設けられる前記外部接続端子は、当該基板主面に２次元アレイ状に配列される、
請求項５１のインターポーザ。
【請求項５３】
前記外部接続端子は、基板両主面それぞれに２次元アレイ状に配列される、
請求項５１のインターポーザ。
【請求項５４】
前記基板の一方の主面に設けられた前記外部接続端子どうしの離間間隔は、他方の主面に設けられた前記外部接続電極どうしの離間間隔より小さい、
請求項５３のインターポーザ。
【請求項５５】
隣接する前記誘電体層どうしを接着する絶縁性接着層を有する、
請求項５１のインターポーザ。
【請求項５６】
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項５５のインターポーザ。
【請求項５７】
隣接する前記誘電体層どうしは、圧着により接着される、
請求項５１のインターポーザ。
【請求項５８】
前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる、
請求項５１のインターポーザ。
【請求項５９】
前記層間接続導体は金属導体である、
請求項５１のインターポーザ。
【請求項６０】
同一の前記基板主面には、前記引き出し電極が複数設けられ、当該基板主面には、これら引き出し電極どうしに当接して互いに接続させる配線パターンを有する、
請求項５１のインターポーザ。
【請求項６１】
前記誘電体層は、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂で構成される、
請求項５５のインターポーザ。
【請求項６２】
前記絶縁性接着層が、その組成として熱硬化性エポキシ樹脂を含む、
請求項５５のインターポーザ。
【請求項６３】
前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成される、
請求項５７のインターポーザ。
【請求項６４】
前記インターポーザの外形が、前記誘電体層の平面方向に長く、前記誘電体層の積層方向に短い、長矩形形状を有する、
請求項５１に記載のインターポーザ。
【請求項６５】
誘電体シ−トを用意し、当該誘電体シ−トにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔を空けて仮想的に設定する第１の工程と、
前記誘電体シートの所定位置にシート厚み方向に貫通する層間接続導体を形成する第２の工程と、
前記誘電体シートの両面それぞれに、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行な帯状の内部導体パターンを、当該誘電体シ−トを間にして対向する位置に形成し、シート両面の内部導体パタ−ンどうしを前記層間接続導体に当接させて互いに接続する第３の工程と、
前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とするインターポーザを形成する第４の工程と、
含み、
前記第３の工程では、前記内部導体パターンがシート折り畳みによりインターポーザ主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成することで、インターポーザ主面に露出する引き出し電極を形成し、かつ、インターポーザ主面に、前記引き出し電極に当接して接続する外部接続端子を設ける、
インターポーザの製造方法。
【請求項６６】
前記第４の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを絶縁性接着剤で固着する、
請求項６５のインターポーザの製造方法。
【請求項６７】
前記第４の工程において、折り畳まれて互いに当接する前記誘電体シートどうしを圧着により固着する、
請求項６５の配線基板の製造方法。
【請求項６８】
第１のコア基板と、
前記第１のコア基板に積層配置された第２のコア基板と、
を備え、
前記第１のコア基板及び前記第２のコア基板は、
基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、
前記誘電体層の表面に設けられた内部導体パターンと、
を備え、
隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形され、
隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなし、
前記複数の誘電体層のうちから選ばれた少なくとも一つの誘電体層に形成された前記内部導体パタ−ンは、前記誘電体層の両面に設けられて当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて基板主面に露出して引き出し電極をなし、
前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは互いに交差しており、
前記第１のコア基板と前記第２のコア基板とは、互いの引き出し電極露出主面を向かい合わせて積層され、前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは、互いに接続される、
多層配線基板。
【請求項６９】
前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは、互いに直交交差する、
請求項６８の多層配線基板。
【請求項７０】
前記第１のコア基板の前記内部導体パタ−ンと、前記第２のコア基板の前記内部導体パタ−ンは、互いに直交する方向に帯状に形成される、
請求項６９の多層配線基板。
【請求項７１】
前記第１のコア基板及び前記第２のコア基板は、隣接する前記誘電体層どうしを接着する絶縁性接着層を有し、
前記内部導体パターンは、前記絶縁性接着層で被覆される、
請求項６８の多層配線基板。
【請求項７２】
前記第１のコア基板と前記第２のコア基板との間に基板間接続層が設けられ、
前記基板間接続層は、その厚み方向に貫通する層間接続導体を有し、
前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは、前記層間接続導体を介して接続される、
請求項６８の多層配線基板。
【請求項７３】
前記内部導体パターンは、前記誘電体層の両面に設けられる、
請求項６８の多層配線基板。
【請求項７４】
前記第２のコア基板は、第１の誘電体層と第２の誘電体層とを備え、
前記第１の誘電体層の一表面には第１の内部導体パターンが、他表面には第３の内部導体パターンがそれぞれ設けられ、
前記第２の誘電体層の一表面には第２の内部導体パターンが、他表面には第４の内部導体パターンがそれぞれ設けられ、
前記第１の内部導体パターンと前記第２の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第１の引き出し電極と第２の引き出し電極とをなし、
前記第３の内部導体パターンと前記第４の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第３の引き出し電極と第４の引き出し電極とをなし、
前記第１の内部導体パターンと前記第３の内部導体パターンとは、前記第１の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第２の内部導体パターンと前記第４の内部導体パターンとは、前記第２の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第１のコア基板は、第３の誘電体層と第４の誘電体層とを備え、
前記第３の誘電体層の一表面には第５の内部導体パターンが、他表面には第７の内部導体パターンがそれぞれ設けられ、
前記第４の誘電体層の一表面には第６の内部導体パターンが、他表面には第８の内部導体パターンがそれぞれ設けられ、
前記第５の内部導体パターンと前記第６の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第５の引き出し電極と第６の引き出し電極とをなし、
前記第７の内部導体パターンと前記第８の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第７の引き出し電極と第８の引き出し電極とをなし、
前記第５の内部導体パターンと前記第７の内部導体パターンとは、前記第３の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第６の内部導体パターンと前記第８の内部導体パターンとは、前記第４の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続され、
前記第２のコア基板の第３、第４の引き出し電極露出主面と前記第１のコア基板の第５、第６の引き出し電極露出主面とを向かい合わせて、前記第２のコア基板と前記第１のコア基板とは積層され、
前記第３の引き出し電極と前記第５の引き出し電極とは互いに接続され、
前記第４の引き出し電極と前記第６の引き出し電極とは互いに接続される、
請求項６８の多層配線基板。
【請求項７５】
請求項７４の多層配線基板と、第１の半導体装置と、第２の半導体装置とを備え、
前記第１の半導体装置と前記第２の半導体装置とは、前記第３、第４の引き出し電極露出主面の裏側に位置する前記第２のコア基板の主面に搭載され、
前記第１の半導体装置は、前記第１の引き出し電極に接続され、前記第２の半導体装置は、前記第２の引き出し電極に接続される、
半導体装置の実装構造。
【請求項７６】
前記第１、第２、第３、及び第４の内部導電パターンは、それぞれ、前記第１の半導体装置と前記第２の半導体装置との間を接続するバスラインを構成する、
請求項７５の半導体装置の実装構造。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、配線基板の製造方法、および電子部品の実装構造体に関し、特に、高集積化されたＬＳＩチップ等の搭載を可能にする高密度配線基板に関する。
【背景技術】
【０００２】
近年の電子機器の高性能化、高機能化にともない、電子機器を構成するＬＳＩや周辺回路の規模は増大しており、これらを搭載する回路基板においても、ＬＳＩチップや周辺回路を接続する配線数が増大し、回路基板上での高密度配線が要求される。
【０００３】
また、ＬＳＩチップの高集積化と同時に、信号処理の高速化も進み、それにともない、ＬＳＩチップの高い性能をフルに発揮する回路基板上での高速信号伝送も併せ要求される。
【０００４】
配線を高密度化するために、配線を細くして配線ピッチを小さくする必要があるが、近年の微細加工技術の発展により、約４０μｍの狭ピッチ配線が実現されている。
【０００５】
一方、ＬＳＩチップの高集積化が進み、接続用のパッド数も飛躍的に増加し、数百ピン以上のパッドを有するＬＳＩチップもめずらしくない。その結果、ＬＳＩチップ間で信号を伝達する配線数も増大し、回路基板上のＬＳＩチップの所望パッドに接続するためには、多層配線が不可欠になっている。
【０００６】
図５３は、従来の多層配線基板２００の一例を示す。図５３に示すように、多層配線基板２００においては、各配線層２０１、２０２に形成された配線２０３、２０４同士を接続するために、誘電体層２０５にビアホール２０６を形成し、そこに形成された導電体２０７を介して配線２０３、２０４を互いに接続している。通常、導電体２０７は、ビアホール２０６の内壁に銅をメッキ法で成長させて形成されており、導電体２０７に配線層２０１に形成された配線２０３接続されるために、ビアホール２０６上に、ランド２０８が設けられる。
【０００７】
現在、多層配線基板としては、ビルドアップ配線基板が最も高密度配線が実現できる回路基板として知られているが、最先端のビルドアップ配線基板においては、ビアホールとランドの位置合わせ誤差を考慮して、最小のビアホール径が約４０μｍ、ランド径が約１００μｍ程度のものが実現されている。
【０００８】
しかしながら、各配線層に形成された配線は、ランドを避けて配線しなければならないので、いくら狭ピッチ配線が可能になっても、配線の邪魔となるランドの存在が配線の高密度化の障害になる。
【０００９】
ビルドアップ配線基板の高密度化に関する技術は、例えば、特許文献１〜３等に開示される。
【特許文献１】特開２００２ー１４１６６８号
【特許文献２】特開２０００ー１０１２４６号
【特許文献３】特開２０００ー３６６６４号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ビルドアップ配線基板において、配線の高密度化を図るためには、ビアホール及びランドの小径化が必須であるが、配線に比べて加工精度が劣るのは否めない。従って、さらなる配線の高密度化を図るためには、配線の狭ピッチ化を図るか、配線層数を増やす他はない。
【００１１】
しかしながら、狭ピッチ化された配線層では、配線の微細化にともなう配線抵抗の増大を防ぐために厚膜化が必要になる。厚膜化された配線層を微細化しようとするとどうしてもアスペクト比の高い配線パターンとなるが、高アスペクト比の配線パターンを形成するには高度なエッチング技術が要求される。
【００１２】
一方、配線層数を増やすことは、配線がより多くのビアホールを経由することを意味し、これが信頼性劣化の原因となり、その結果、ビアホール形成においても、より信頼性の高い技術が要求される。
【００１３】
このように、ビルドアップ配線基板において、さらなる配線の高密度化を実現するためには、いくつかの難度の高い技術が要求され、高集積化が急速に進むＬＳＩチップを搭載する回路基板としての適応性に限界がある。
【００１４】
例えば、加工技術がさらに進んで、２０μｍピッチの微細配線と１００μｍのランドピッチが可能になった状態で、外部接続用端子として１００×１００個（１０，０００個）のエリアアレイ電極を有するＬＳＩチップを２つ用意したうえでこれらのＬＳＩチップを１つの回路基板に搭載して相互接続した構成を想定する。
【００１５】
この場合、ランド間に配線を全く通せないとしたら、ＬＳＩチップの電極から引き出された１０，０００本の配線の相互接続を行なうには、少なくとも５０層以上の積層されたビルドアップ配線基板が必要となる。このように、ビルドアップ配線基板を用いて上記のような高集積化されたＬＳＩチップを搭載する回路基板を実現するには、工業的見地からみても、非常に困難と言わざるを得ない。
【００１６】
本発明はかかる点に鑑みてなされたもので、従来のビルドアップ配線基板の適応限界を超える高密度配線が可能な多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために本発明の配線基板は、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、基板両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。
【００１８】
上記構成により、誘電体層の主面上に形成された内部導体パターンは、誘電体シートが交互に折り畳まれた微細な間隔の配線ピッチを有するものとなり、その配線密度は高密度となる。
【００１９】
ある好適な実施の形態において、前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる。
【００２０】
ある好適な実施の形態において、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。この場合、前記絶縁性接着層は、その組成として熱硬化性エポキシ樹脂を含むのが好ましい。隣接する前記誘電体層どうしを接着する絶縁性接着層を備える場合、前記内部導体パターンは、前記絶縁性接着層で被覆されるのが好ましい。
【００２１】
ある好適な実施の形態において、隣接する前記誘電体層どうしは、圧着により接着される。この場合、前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成されるのが好ましい。
【００２２】
ある好適な実施の形態において、前記内部導体パターンは、前記誘電体層の両面に設けられる。
【００２３】
ある好適な実施の形態において、前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されて基板主面に露出する。
【００２４】
ある好適な実施の形態において、前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されていずれか一方の基板主面に露出し、前記誘電体層の両面に設けられる内部導体パターンどうしを、当該誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続する。この場合、前記層間接続導体は金属導体であるのが好ましい。
【００２５】
ある好適な実施の形態において、前記誘電体層の両面に設けられる内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面が連結外側となる前記連結部位まで延出されて基板主面に露出し、前記誘電体層の一方面に設けられる内部導体パターンどうしを互いに接続して接地線または電源線とし、前記誘電体層の一方面に設けられる内部導体パターンどうしは、当該内部導体パターンが延出される連結部位において互いに連通一体に成形されて接続される。
【００２６】
ある好適な実施の形態において、前記基板主面には、前記内部導体パターンの基板主面露出端部に当接して接続される外部接続電極が設けられる。
【００２７】
ある好適な実施の形態において、基板主面に露出する内部導体パターンは複数あり、当該基板主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられる。
【００２８】
ある好適な実施の形態において、前記複数の誘電体層は、誘電体シートを所定の間隔で交互に連続的に折り畳むことによって形成される。
【００２９】
ある好適な実施の形態において、外部接続電極を有する本発明の配線基板と、前記配線基板の外部接続電極に接続される電子部品とを有して実装構造が構成される。
【００３０】
本発明の配線基板は、例えば、次の製造方法により作製できる。その製造方法は、誘電体シートを用意し、当該誘電体シートにその一方表面からみて山谷となることを示す山側線と谷側線とを、交互にかつ互いに平行にかつ一定間隔に仮想的に設定する第１の工程と、前記誘電体シートの少なくとも一つの表面に、隣接する前記山側線と前記谷側線との間に位置しかつ前記山側線／谷側線と平行に帯状となる内部導体パターンを形成する第２の工程と、前記誘電体シートを前記山側線／谷側線に沿って、前記一方表面からみて前記山側線が山形状となり前記谷側線が谷形状となるように交互に折り畳むことで、前記山形状の露出面を一主面とする配線基板を形成する第３の工程とを含む。
【００３１】
ある好適な実施の形態において、前記第３の工程では、折り畳まれて互いに当接する前記誘電体シートどうしを絶縁性接着剤で固着する。
【００３２】
ある好適な実施の形態において、前記第３の工程では、前記内部導体パターンを前記絶縁性接着剤で被覆する。
【００３３】
ある好適な実施の形態において、前記第３の工程では、折り畳まれて互いに当接する前記誘電体シートどうしを圧着により固着する。
【００３４】
ある好適な実施の形態において、前記第２の工程では、前記内部導体パターンを、前記誘電体シートの両表面に互いに略向かい合わせて形成する。この場合、前記誘電体シートを間にして対向する前記内部導体パターンを互いに接続する層間接続導体を、前記誘電体シートに形成したうえで、前記第２の工程を実施するのが好ましい。
【００３５】
ある好適な実施の形態において、前記第２の工程では、前記内部導体パターンを、当該内部導体パターンの略全長にわたって前記山側線または前記谷側線を越えて延出形成する。
【００３６】
ある好適な実施の形態において、前記第２の工程では、前記内部導体パターンがシート折り畳みにより基板主面に露出するように、当該内部導体パターンの少なくとも一部を前記山側線または前記谷側線を越えて延出形成する。
【００３７】
ある好適な実施の形態において、前記第１の工程では、前記誘電体シートの表面に、前記仮想的に設定した山側線と谷側線に沿って屈曲案内溝を形成する。
【００３８】
ある好適な実施の形態において、前記第２の工程では、前記誘電体シートに前記内部導体パターンを形成したのち、当該誘電体シートの内部導体パターン形成面に半硬化性絶縁体シートを形成し、形成した当該絶縁シートを、少なくとも前記帯状に形成された内部導体パターン上を残して除去する。この場合、前記第３の工程では、折り畳んだ前記誘電体シートを、前記半硬化性絶縁体シートを熱硬化させることにより互いに固着するのが好ましい。
【００３９】
また、本発明の多層配線基板は、コア基板と、前記コア基板の少なくとも一主面上に積層された配線基板とを備える。前記コア基板は、コア基板両主面の対向方向に沿って配置された複数の誘電体層をコア基板の平面方向に沿って積層してなるコア基板本体と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、前記コア基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。かつ、隣接誘電体層の連結部位それぞれは、前記コア基板の両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。
【００４０】
上記構成により、誘電体層の表面上に形成された内部導電パタ−ンは、誘電体層が交互に折り畳まれた微細な間隔で配線ピッチを構成することになる。そのため、高密度な配線からなるコア基板を得ることができ、少ない数の配線基板を積層するだけで、信頼性の高い高密度多層配線基板を得ることができる。
【００４１】
なお、前記配線基板は、前記コア基板の両主面に設けられるのが好ましい。また、前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられるのが好ましい。
【００４２】
ある好適な実施の形態において、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。この場合、前記内部導体パターンは、前記絶縁性接着層で被覆されるのが好ましい。また、前記コア基板を構成する複数の誘電体層は、圧着により互いに固着されていてもよい。
【００４３】
なお、前記内部導体パターンは、前記誘電体層の両面に設けられるのが好ましい。この場合、前記誘電体層の一方面に設けられる内部導体パターンどうしを互いに接続し、当該互いに接続する内部導体パターンに前記接続用導体を介して接続される前記配線パタ−ンを、接地端子又は電源端子に接続するのが好ましい。
【００４４】
ある好適な実施の形態において、前記内部導体パターンは、当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されてコア基板の主面に露出する。この場合、前記コア基板の主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられるのが好ましい。また、この場合、前記コア基板の主面に露出する内部導体パターンは複数あり、当該コア基板の主面には、これら露出内部導体パターンどうしに当接して互いに接続させる外部導体パターンが設けられるのが好ましい。
【００４５】
ある好適な実施の形態において、前記配線基板は、その露出面に設けられる配線パタ−ンと、配線基板の厚み方向に貫通して設けられて前記配線パターンと前記内部導体パターンの露出端部とを接続する接続用導体とをさらに有する。この場合、前記配線パターンと前記接続用導体とを有する前記配線基板は、前記コア基板の両主面それぞれに設けられるのが好ましい。この場合、さらに、前記誘電体層の両面に設けられて互いに対向する内部導体パターンどうしを、当該誘電体層にその厚み方向に貫通して設ける層間接続導体により接続するのが好ましい。層間接続導体を設ける場合、さらに、前記コア基板の両主面には、前記内部導体パターンの露出端部に当接して接続される外部接続端子が設けられ、前記配線パタ−ンは、前記接続用導体を介して前記外部接続端子に接続されるのが好ましい。
【００４６】
ある好適な実施の形態において、前記誘電体層の一方面に設けられる内部導体パターンどうしは互いに接続されて接地線または電源線とされる。
【００４７】
本発明は、前記配線基板は、前記コア基板上に形成されたビルドアップ配線層からなるのが好ましい。
【００４８】
また、本発明では、前記内部導体パタ−ンの形成ピッチは、前記配線パタ−ンのピッチよりも小さいのが好ましい。
【００４９】
本発明のインターポーザは、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の少なくとも一つの両面に設けられた内部導体パターンと、前記内部導体パタ−ンが設けられた前記誘電体層にその厚み方向に貫通して設けられて当該誘電体層の両面にある前記内部導体パターンどうしに当接することで両内部導体パタ−ンを互いに接続する層間接続導体と、前記基板の主面に設けられた外部接続端子とを備える。隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。前記誘電体層の両面に設けられる前記内部導体パターンそれぞれは、当該内部導体パターンが形成される誘電体層表面を連結外側とする連結部位まで延出されることで、各々の基板主面で露出する引き出し電極を構成する。前記引き出し電極は、前記外部接続端子に接続される。
【００５０】
本発明は、上記構成を有することにより、誘電体層の主面上に形成された内部導体パターンは、誘電体シートが交互に折り畳まれた微細な間隔の配線ピッチを有する高密度配線として、インターポーザに内装された格好で形成されることになる。これにより、高密度配線を備えたインターポーザが実現できる。さらに、インターポーザの両面それぞれに設けられた引き出し電極どうしは、誘電体層の主面上に形成された内部導体パターン及び誘電体層内に形成された接続導体を介して互いに接続される。これら引き出し電極は、インターポーザの両面に形成された外部接続端子に接続されるので、狭ピッチな電極パッドを有するＬＳＩチップに十分適応可能なインターポーザが実現できる。
【００５１】
ある好適な実施の形態において、前記基板の一方の主面に設けられた前記外部接続端子は、当該主面の周縁に沿って配置され、他方の主面に設けられる前記外部接続端子は、当該基板主面に２次元アレイ状に配列される。
【００５２】
ある好適な実施の形態において、前記外部接続端子は、基板両主面に２次元アレイ状に配列される。この場合、前記基板の一方の主面に設けられる前記外部接続端子どうしの離間間隔は、他方の主面に設けられた前記外部接続電極どうしの離間間隔より小さいのが好ましい。
【００５３】
ある好適な実施の形態において、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。この場合、前記絶縁性接着層は、その組成として熱硬化性エポキシ樹脂を含むのが好ましい。また、この場合、前記内部導体パターンは、前記絶縁性接着層で被覆されるのが好ましい。
【００５４】
ある好適な実施の形態において、隣接する前記誘電体層どうしは、圧着により接着される。この場合、前記誘電体層は、熱可塑性ポリエステルまたは熱可塑性フッ素樹脂で構成されるのが好ましい。
【００５５】
ある好適な実施の形態において、前記内部導体パターンは、前記連結部位の連結稜線方向に沿って帯状に設けられる。
【００５６】
なお、前記層間接続導体は金属導体であるのが好ましい。
【００５７】
ある好適な実施の形態において、同一の前記基板主面には、前記引き出し電極が複数設けられ、当該基板主面には、これら引き出し電極どうしに当接して互いに接続させる表面配線パターンを有する。
【００５８】
なお、前記誘電体層は、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂で構成されるのが好ましい。
【００５９】
また、前記誘電体層は、熱可塑性ポリエステルで構成されていてもよい。
【００６０】
本発明の多層配線基板は、第１のコア基板と、前記第１のコア基板に積層配置された第２のコア基板とを備える。前記第１のコア基板及び前記第２のコア基板は、基板両主面の対向方向に沿って配置された複数の誘電体層を基板平面方向に沿って積層してなる基板と、前記誘電体層の表面に設けられた内部導体パターンとを備える。隣接する前記誘電体層どうしは、前記基板の両主面のいずれか一方においてその層端が互いに連通一体に連結成形される。隣接誘電体層の連結部位それぞれは、基板両主面のいずれか一方に互い違いに設けられ、前記複数の誘電体層は屈曲配置された一枚の誘電体シート形状をなす。前記複数の誘電体層のうちから選ばれた少なくとも一つの誘電体層に形成された前記内部導体パタ−ンは、前記誘電体層の両面に設けられて当該内部導体パターンが形成される誘電体層表面が連結外側となる連結部位まで延出されて基板主面に露出して引き出し電極をなす。前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは、互いに交差する。前記第１のコア基板と前記第２のコア基板とは、互いの引き出し電極露出主面を向かい合わせて積層され、前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは互いに接続される。
【００６１】
ある好適な実施の形態において、前記第１のコア基板の誘電体層配列方向と、前記第２のコア基板の誘電体層配列方向とは、互いに直交交差する。
【００６２】
ある好適な実施の形態において、前記第１のコア基板の前記内部導体パタ−ンと、前記第２のコア基板の前記内部導体パタ−ンは、互いに直交する方向に帯状に形成される。
【００６３】
ある好適な実施の形態において、前記第１のコア基板及び前記第２のコア基板は、隣接する前記誘電体層どうしを接着する絶縁性接着層を有する。前記内部導体パターンは前記絶縁性接着層で被覆される。
【００６４】
ある好適な実施の形態において、前記第１のコア基板と前記第２のコア基板との間に基板間接続層が設けられる。前記基板間接続層は、その厚み方向に貫通する層間接続導体を有する。前記第１のコア基板の前記引き出し電極と、前記第２のコア基板の前記引き出し電極とは、前記層間接続導体を介して接続される。
【００６５】
ある好適な実施の形態において、前記内部導体パターンは、前記誘電体層の両面に設けられる。
【００６６】
ある好適な実施の形態において、前記第２のコア基板は、第１の誘電体層と第２の誘電体層とを備える。前記第１の誘電体層の一表面には第１の内部導体パターンが、他表面には第３の内部導体パターンがそれぞれ設けられる。前記第２の誘電体層の一表面には第２の内部導体パターンが、他表面には第４の内部導体パターンがそれぞれ設けられる。前記第１の内部導体パターンと前記第２の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第１の引き出し電極と第２の引き出し電極とをなす。前記第３の内部導体パターンと前記第４の内部導体パターンとは、それぞれ前記第１、第２の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第３の引き出し電極と第４の引き出し電極とをなす。前記第１の内部導体パターンと前記第３の内部導体パターンとは、前記第１の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第２の内部導体パターンと前記第４の内部導体パターンとは、前記第２の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第１のコア基板は、第３の誘電体層と第４の誘電体層とを備える。前記第３の誘電体層の一表面には第５の内部導体パターンが、他表面には第７の内部導体パターンがそれぞれ設けられる。前記第１の誘電体層の一表面には第６の内部導体パターンが、他表面には第８の内部導体パターンがそれぞれ設けられる。前記第５の内部導体パターンと前記第６の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の一表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第５の引き出し電極と第６の引き出し電極とをなす。前記第７の内部導体パターンと前記第８の内部導体パターンとは、それぞれ前記第３、第４の誘電体層の他表面を連結外側とする連結部位まで延出されて基板主面に露出して、それぞれ第７の引き出し電極と第８の引き出し電極とをなす。前記第５の内部導体パターンと前記第７の内部導体パターンとは、前記第３の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第６の内部導体パターンと前記第８の内部導体パターンとは、前記第４の誘電体層にその厚み方向に貫通して設けられる層間接続導体により接続される。前記第２のコア基板の第３、第４の引き出し電極露出主面と前記第１のコア基板の第５、第６の引き出し電極露出主面とを向かい合わせて、前記第２のコア基板と前記第１のコア基板とは積層される。前記第３の引き出し電極と前記第５の引き出し電極とは互いに接続される。前記第４の引き出し電極と前記第６の引き出し電極とは互いに接続される。
【００６７】
本発明の半導体装置の実装構造は、上記多層配線基板と、第１の半導体装置と、第２の半導体装置とを備える。前記第１の半導体装置と前記第２の半導体装置とは、前記第３、第４の引き出し電極露出主面の裏側に位置する前記第２のコア基板の主面に搭載される。前記第１の半導体装置は、前記第１の引き出し電極に接続され、前記第２の半導体装置は、前記第２の引き出し電極に接続される。
【００６８】
ある好適な実施の形態において、前記第１、第２、第３、及び第４の内部導電パターンは、それぞれ、前記第１の半導体装置と前記第２の半導体装置との間を接続するバスラインを構成する。
【発明の効果】
【００６９】
本発明に係る配線基板は、微細な配線パターンを形成せずに、多数の信号配線を引き回すことを可能とし、また、信号配線が経由するビアホールの接続数や配線層数を格段に減らすことを可能とする。従って、配線基板を高密度化するに当たり、狭ピッチ・高アスペクト比の配線を形成する限界、ビアホールやランドの小径化の限界、配線層を多層化する限界に制限されない。そのため、今後の高性能化、高機能化が進む電子機器の搭載にも十分に対応可能な、高密度で高い信頼性を有する配線基板が実現できる。
【００７０】
また、互いに異なる方向に誘電体シートが折り畳まれた配線基板を積層し、各配線基板に形成される内部導電パターンの一部を相互に接続することによって、任意の方向に配線パターンを接続配線することができる。これにより、多層基板内の迂回配線をなくすことができ、平行なバスラインや伝送線路を埋設して形成でき、高品質な配線構造を実現することが可能となる。
【００７１】
また、本発明に係るインターポーザは、微細な配線パターンを形成せずに、誘電体層の主面上に形成された内部導体パターンにより、誘電体シートが交互に折り畳まれた微細な間隔で配線ピッチが構成された高密度配線のインターポーザが実現できる。また、インターポーザの両面に露出された引き出し電極は、誘電体層内の形成された層間接続導体（ビアホール）を介して接続されるので、多層配線を用いなくても、２次元的に配置された外部接続端子を形成することが可能となる。従って、狭ピッチな電極パッドを有するＬＳＩチップに十分適応可能な、信頼性の高い高密度配線を備えたインターポーザが実現できる。
【発明を実施するための最良の形態】
【００７２】
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施の形態に限定されない。
【００７３】
（実施の形態１）
図１Ａは、本発明の実施の形態１における配線基板１００Ａの基本的な構成を示す図である。図１Ａに示した配線基板１００Ａは、矩形平板形状をしている。配線基板１００Ａは複数の誘電体層１１を有する。各誘電体層１１は、基板両主面の対向方向（厚み方向）ｔに沿って配置されたうえで、対向方向ｔと直交する方向ｗ１に沿って積層される。ここで、直交方向ｗ１とは、矩形状をした配線基板１００Ａの任意の辺に沿った一つの基板平面方向をいう。誘電体層１１の表面には内部導体パターン１２、１３が設けられる。内部導体パターン１２、１３は、誘電体層１１の両面に設けられる。隣接する誘電体層１１どうしは、基板両主面２０、２１のいずれか一方においてその層端が互いに連通一体に連結成形される。
【００７４】
連結された層端は隣接する誘電体層１１の連結部位１４を構成する。連結部位１４は誘電体層１１の幅いっぱい（配線基板１００Ａの基板幅いっぱい）、すなわち、直交方向ｗ１に基板平面上で直交する基板平面方向ｗ２に沿って連続的に誘電体層１１に設けられる。連結部位１４は、各誘電体層１１の両層端に設けられる。これら複数の連結部位１４は、基板両主面２０、２１のいずれか一方に直交方向ｗ１に沿って互い違いに配置される。すなわち、一方の基板主面２０側の連結部位１４に隣接する連結部位１４は、他方の基板主面２１に設けられ、他方の基板主面２１側の連結部位１４に隣接する連結部位１４は、一方の基板主面２０に設けられる。
【００７５】
これにより、複数ある誘電体層１１全体は、連結部位１４において折り畳まれることで屈曲配置される一枚の誘電体シート１０の形態をなし、さらに折り畳まれた誘電体シ−ト１０から基板が構成される。内部導体パターン１２、１３は、このようにして誘電体シート１０を構成する誘電体層１１に層長手方向に沿って帯状に配置される。ここで、層長手方向とは、連結部位１４の連結稜線方向であって、具体的には基板平面方向ｗ２となる。
【００７６】
各誘電体層１１は、層間に配置される絶縁性接着層１６で互いに固着されており、内部導体パターン１２、１３は、絶縁性接着層１６で被覆される。これにより、配線基板１００Ａの一方の基板主面２０は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。同様に、配線基板１００Ａの他方の基板主面２１は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。
【００７７】
複数ある内部導体パターン１２、１３のうちの少なくとも一つは、この内部導体パターン１２、１３が形成される誘電体層１１の表面が連結外側となる連結部位１４まで延出される。これにより、内部導体パターン１２、１３の延出端はいずれか一方の主面２０、２１（図１では基板主面２０）に露出する。配線基板１００Ａの主面２０、２１に露出する内部導体パターン１２は、引き出し電極１７を構成する。引き出し電極１７の上面には、引き出し電極１７よりも面積の大きい外部接続用電極２６が形成される。外部接続用電極２６の上面は、配線基板１００Ａに実装される電子部品が安定して搭載できるように基板主面２０、２１と平行な平坦面となっている。
【００７８】
本実施の形態の配線基板１００Ａにチップ型の電子部品１４０を実装してなる電子部品の実装構造体１５０の構造を図１Ｂに示す。この実装構造体１５０では、配線基板１００Ａの主面２０に露出する少なくとも２つの引き出し電極１７それぞれに外部接続用電極２６を形成している。そして、複数の外部接続用電極２６に電子部品１４０の外部接続電極１４１を当接させる。この状態で外部接続用電極２６と外部接続電極１４１とを導電体１４２（はんだ、導電性接着剤等）により接続する。この実装構造体１５０では、その表面が平坦となった外部接続用電極２６に電子部品１４０を搭載するため、形態として安定した状態で電子部品１４０を配線基板１００Ａに実装することができる。
【００７９】
本実施の形態における配線基板１００Ａの第１の特徴は、内部導体パターン１２、１３が、誘電体層１１を挟んで配線基板１００Ａの基板平面方向（直交方向ｗ１）に沿って複数積層された構造を有することである。これにより、誘電体層１１の厚さと内部導体パターン１２、１３の厚さを加えた程度の微小なピッチで配線を引き回すことができる。例えば、誘電体層１１の厚みを４μｍ、内部導体パターン１２、１３の厚みを１μｍとした場合、４〜５μｍピッチという極めて高密度な配線引き回しが可能になる。これは、ビルドアップ配線基板における最先端の４０μｍピッチ配線と比較しても、８〜１０層のビルドアップ層分に匹敵する配線密度となる。
【００８０】
本実施の形態における配線基板１００Ａの第２の特徴は、内部導体パターン１２、１３は、絶縁性接着層１６で被覆されて配線基板１００Ａ内に内装された構造になっていることである。これにより、配線基板１００Ａの主面２０上に形成された外部接続用電極２６による阻害を何ら受けることなく、狭ピッチを維持したままで、内部導体パターン１２、１３を高密度配線を実現することが可能となる。すなわち、従来のビルドアップ配線基板において高密度化の阻害要因となっていたランドの影響を一切受けずに、高密度配線が可能となる。
【００８１】
以上のように、本実施の形態では、従来のビルドアップ配線基板に比して、配線密度が飛躍的に増大した配線基板を提供するものであるが、さらに、従来のビルドアップ配線基板において、高密度化の妨げとなっていた以下のような技術的課題を解決することができる。
【００８２】
高密度化の第一の課題として、配線の狭ピッチ化があるが、配線の微細化にともなう配線抵抗の増大を防ぐために、厚い配線層が必要になり、その結果、アスペクト比の高い配線パターンを形成する高度なエッチング技術が要求される。例えば、配線幅を２０μｍとすると、配線の低抵抗化の観点から、望まれる配線厚さとして２０μｍ程度の高アスペクト比の配線が必要となる。
【００８３】
一方、本実施の形態においては、内部導体パターン１２、１３は、各誘電体層１１の表面に帯状に形成されており、そのパターン幅を、配線基板１００Ａの厚さ（両主面２０、２１対向離間間隔）の半分程度まで広く取ることができる。例えば、配線基板１００Ａの厚さを１ｍｍとした場合、内部導体パターン１２、１３の幅を４００μｍ以上にすることが可能であり、そうすれば、内部導体パターン１２、１３の厚みを１μｍと薄くしても、幅２０μｍ、厚さ２０μｍの高アスペクト比配線と同等以上の導体断面積を得ることができ、配線の低抵抗化が容易に実現できる。もちろん、幅が１００μｍオーダの内部導体パターン１２、１３は、通常のエッチング技術で容易に形成できるので、困難な高アスペクト比のエッチング技術を必要とせず、歩留まり良く内部導体パターンを形成することができる。
【００８４】
高密度化の第二の課題として、配線の多層化があるが、配線層数を増やすことは、配線がより多くのビアホールを経由することを意味し、信頼性劣化の原因となる。さらに、配線の高密度化を図るために、ビアホール直上にビアホールを形成する、いわゆるビア・オン・ビア構造も開発されているが、ビア導体と誘電体との熱膨張率の差に起因する熱ストレスによる信頼性の劣化が新たな課題となっている。
【００８５】
一方、本実施の形態においては、各内部導体パターン１１、１２は、配線基板１００Ａ内に、ビアホールを介することなく実質的に一層で内装される。そのため、ビアホールが介在する配線間の接続箇所は存在せず、また、配線基板１００Ａの主面２０、２１上に露出する引き出し電極１７も、内部導体パターン１１ａの一部が延出されたもので、接続点はない。従って、本発明は、信頼性劣化の原因となる接続点を基本的に持たない配線基板の構成をなすので、高い信頼性を容易に実現することができる。
【００８６】
次に、図１Ａに示した配線基板１００Ａを、誘電体シート１０を交互に折り畳んで形成する方法について、図２−（Ａ）、図２−（Ｂ）、図２−（Ｃ）、図３を参照しながら説明する。
【００８７】
図２Ａ、図２−（Ｂ）、図２−（Ｃ）は、それぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図２−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。これら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、配線基板１００Ａにおける基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。
【００８８】
次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′,Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。
【００８９】
複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３（本実施の形態では内部導体パターン１２）の一部を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′,Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７を形成する。線Ｐ−Ｐ′,Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図３に示すように、後工程において線Ｐ−Ｐ′,Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′,Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′,Ｑ−Ｑ′が選択される。
【００９０】
ここで、誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより５００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。
【００９１】
次に、図３に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより、互いに重畳された部位からなる複数の誘電体層１１を形成する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。
【００９２】
このようにして、図１Ａに示す配線基板１００Ａが完成する。配線基板１００Ａの厚さｔは、概ね１ｍｍ弱で、配線基板１００Ａ内に内装された内部導体パターン１２の配線ピッチは約４μｍとなる。
【００９３】
なお、図３に示すように、誘電体シート１０を折り畳む際、引き出し電極１７は、連結部位１４の連結外側に位置して配線基板１００Ａの主面に露出する。
【００９４】
（実施の形態２）
図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）、及び図５は、本発明の実施の形態２における配線基板１００Ｂの構成およびその製造方法を示す図である。誘電体層１１、内部導体パターン１２、１３、引き出し電極１７は、実施の形態１の場合と同様であるが、本実施の形態では、配線基板１００Ｂの一方の主面２０に引き出し電極１７を設けるとともに、他方の主面２１にも引き出し電極１９を設けている。引き出し電極１７と引き出し電極１９とは、内部導体パターン１２、１３を介して配線基板１００Ｂの上下で接続される。
【００９５】
ＬＳＩチップ等のチップ型回路部品を配線基板に高密度に実装するには、配線基板の両面に回路部品（電子部品等）を搭載することが行われる。このとき、配線基板の一方の主面に搭載された回路部品と、他方の主面に搭載された回路部品とを、信号線で繋ぐ必要が出てくる。従って、このような用途に使用される配線基板は、配線基板の一方主面側の引き出し電極と、他方主面側の引き出し電極とを電気的に繋ぐ手段が必要となる。
【００９６】
図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図４−（Ａ）に示すように、誘電体シート１０の一方の表面に内部導体パターン１２が帯状に形成される。任意の内部導体パターン１２は、山側線Ｐ−Ｐ′を越える位置まで延出形成されて、第１の引き出し電極１７を構成する。同じく、図４−（Ｃ）に示すように、誘電体シート１０の他方の表面に、内部導体パターン１３が帯状に形成される。内部導体パターン１２と内部導体パターン１３とは、誘電体シート１０を挟んで対向配置される。
【００９７】
引き出し電極１７を有する内部導体パターン１２と対向する内部導体パターン１３は、谷側線Ｑ−Ｑ′を越える位置まで延出形成されており、この延出端から第２の引き出し電極１９が構成される。なお、第１,第２の引き出し電極１７、１９が延出される方向については実施の形態１における引き出し電極１７の延出方向の説明と同様であるので、ここではその説明を省略する。
【００９８】
なお、図４Ｂに示すように、誘電体シート１０には、予め、ビアホール２２が形成されている。ビアホール２２は、引き出し電極１７が形成される内部導体パターン１２と引き出し電極１９が形成される内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填される。ビアホール２２は、引き出し電極１７、１９にできる限り近接する位置に配置される。これにより、引き出し電極１７と引き出し電極１９とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。
【００９９】
次に、図５に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなる配線基板１００Ｂの構造が具体化する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。
【０１００】
誘電体シート１０を折り畳む際、引き出し電極１７、１９は、連結部位１４の連結外側に位置して配線基板１００Ｂの主面２０、２１に露出する。
【０１０１】
図５から明らかなように、引き出し電極１７は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１９は、一体成形された同材料によって内部導体パターン１３に連結している。さらに、内部導体パターン１２と内部導体パターン１３とは、ビアホール２２を介して互いに接続されている。これにより、引き出し電極１７と引き出し電極１９とは接続している。
【０１０２】
ここで、引き出し電極１７と引き出し電極１９とに、それぞれ外部接続用電極（図示せず）を形成すれば、配線基板１００Ｂの両主面２０、２１に搭載された回路部品の所定の接続電極を、それぞれ外部接続用電極に接続することによって、回路部品間を信号線で繋ぐことができる。
【０１０３】
なお、上記例では、ビアホール２２を誘電体層１１に１つ形成した場合を説明したが、内部導体パターン１２と内部導体パターン１３とは、誘電体層１１を挟んで平行に形成されているので、ビアホール２２はその間のどの箇所でも形成することが可能である。
【０１０４】
図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）、及び図７は、任意の位置にビアホール２２を形成する例を示す。図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）に示すように、内部導体パターン１２と内部導体パターン１３との間にある誘電体シート１０（配線基板１００Ｂでは、図７に示すように、誘電体層１１）に、複数のビアホール２２がほぼ一定の間隔で形成されている。
【０１０５】
引き出し電極１７と内部導体パターン１２、及び引き出し電極１９と内部導体パターン１３は、それぞれ同一材料で一体成形されているので、コンタクト抵抗の問題は生じない。しかしながら、内部導体パターン１２とビアホール２２（層間接続導体）、及び引き出し電極１９とビアホール２２（層間接続導体）は、一体成形されておらず、また、コンタクト面積も小さい。そのため、この部位でのコンタクト抵抗が大きくなる。
【０１０６】
従って、ビアホール２２が１箇所しか形成されていないと、コンタクト抵抗の増大、さらには、コンタクト不良の発生といった不具合が生じる可能性がある。これに対し、図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）、及び図７に示すように、ビアホール２２を複数設けることによって、このような問題を解決でき、安定して引き出し電極１７と引き出し電極１９との接続が実現できる。
【０１０７】
なお、図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）、及び図５で示す例では、引き出し電極１９は、引き出し電極１７のほぼ直下の位置に形成されているが、図６−（Ａ）、図６−（Ｃ）に示すように、引き出し電極１９と引き出し電極１７とを位置ずれさせて形成することもできる。このようにずらして形成することによって、配線基板１００Ｂの主面２１（下面）に実装される回路部品の接続用パッドと引き出し電極１９との接続がより容易になる。
【０１０８】
（実施の形態３）
図８−（Ａ）、図８−（Ｂ）、図８−（Ｃ）、図９、及び図１０は、本発明の実施の形態３における配線基板１００Ｃの構成を示す図である。本実施の形態の基本構成は、実施の形態１と同じであるが、本実施の形態では、異なる内部導体パターン１２同士を接続する構成を備えることを特徴とする。
【０１０９】
本発明の基本的な構成は、高密度に形成された内部導体パターンが配線基板内に内装されていることを特徴とするが、各内部導体パターンは誘電体層の平面方向に沿って互いに平行して形成されているため、配線基板内では互いに接続させることはできない。
【０１１０】
しかしながら、一の信号線をなす内部導体パターンを、他の信号線をなす内部導体パターンに接続する信号線を配線することも考えられる。図８−（Ａ）、図８−（Ｂ）、図８−（Ｃ）、図９、及び図１０は、そのような配線を可能とする実施の形態の構成を示す。図８−（Ａ）に示すように、誘電体シート１０の一方の表面に、一の信号線をなす内部導体パターン１２ａと、他の信号線をなす内部導体パターン１２ｂとが形成され、それぞれの内部導体パターン１２ａ、１２ｂの端部に、引き出し電極１７ａ、１７ｂが形成される。引き出し電極１７ａ、１７ｂの延出方向の設定は、実施の形態１と同様である。
【０１１１】
そして、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに沿って交互に連続的に折り畳むことによって、図９、図１０に示すように、誘電体シート１０の山側の折り曲げ部位で、引き出し電極１７ａ、１７ｂが露出された配線基板１００Ｃが構成される。
【０１１２】
図９から明らかなように、配線基板１００Ｃの主面２０、２１は、引き出し電極１７ａ、１７ｂ以外は、誘電体層１１間に充填された絶縁性接着層１６と連結部位１４とで構成される。このことは、配線基板１００Ｃの主面２０、２１は、内部導体パターン１２、１３に対して絶縁された領域になっていることを意味する。そのため、配線基板１００Ｃの主面２０、２１には、内部導体パターン１２、１３とは絶縁された外部導電パターンを自由に形成することができる。
【０１１３】
そこで、図１０に示すように、配線基板１００Ｃの一方の主面２０に、引き出し電極１７ａと引き出し電極１７ｂとを連結する外部導電パターン２５を形成し、この外部導体パターン２５により、内部導体パターン１２ａと内部導体パターン１２ｂとを接続する。ここで、内部導体パターン１２と、内部導体パターン１３とは、配線基板１００Ｃの一方の主面２０に露出した状態で配置されていないので、外部導電パターン２５は、一方の主面２０上において自由に引き回して配置することが可能となる。
【０１１４】
（実施の形態４）
１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）、及び図１２は、本発明の実施の形態４における配線基板１００Ｄの構成を示した図である。基本的構成において、特に、誘電体シート１０の一方表面に帯状の内部導体パターン１２を設ける点については、実施の形態１と同じである。本実施の形態においては、誘電体シート１０の他方の表面上に形成された内部導体パターン３０が、互いに連続的に繋がっている構成をなしている点を特徴とする。
【０１１５】
一般に配線基板では、ＬＳＩチップの高集積化に伴い、配線の高密度化が要求される一方、ＬＳＩの高速化に伴い、配線間のクロストークや外部ノイズの影響の低減等、品質面での向上も要求される。そのために、従来、多層配線基板では、信号配線層の間にシールド層を挿入したり、信号配線間にシールド配線を挿入するなどの対策を施していた。また、外部ノイズの影響を低減するために、一対の信号線からなる差動信号線を用いるなどの対策も施していた。しかしながら、このような対策を施したことによって、ビルドアップ層の増加や、信号線の増加をもたらし、配線の高密度化への要請と両立させることは技術的に困難である。
【０１１６】
本実施の形態では、従来のビルドアップ配線基板では困難であった上記課題を克服し、配線の高密度化は維持しつつ、信号配線を覆うシールド層、または信号線間に挿入されるシールド配線を設けた構成、あるいは、差動信号線を設けた構成を備えた配線基板を容易に提供するものである。
【０１１７】
図１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）に示すように、本実施の形態では、誘電体シート１０の一方の表面上に、帯状の第１の内部導体パターン１２が複数並列形成されている。一方、誘電体シート１０の他方の表面上に、第２の内部導体パターン３０が形成されている。
【０１１８】
複数ある第１の内部導体パターン１２のうちの一部（図１１−（Ａ）では一つ）は引き出し電極１７を有する。引き出し電極１７の構成は、実施の形態１における引き出し電極１７と同様の構造を有しており、誘電体シート１０を屈曲配置してなる配線基板１００Ｄの一方の主面２０上に露出されている。誘電体層１１の他方の表面上に形成された第２の内部導体パターンは、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とを越えてそのパターン長手方向全体に渡って互いに連通形成されて一体化されており、第２の内部導体パターン３０は、誘電体シート１０の他方の表面の要部全面を覆う形状に形成されている。これにより、実施の形態１では複数設けられていた第２の内部導体パターン３０は、本実施の形態では配線基板１００Ｄの他方の主面２１において互いに連結された状態となり、この連結された第２の内部導体パターン３０の部位が配線基板１００Ｄの他の主面２１上に露出して引き出し電極１７として機能する。
【０１１９】
ここで、第１の内部導体パターン１２を信号線として用い、第２の内部導体パターン３０を接地線として用いることにより、配線基板１００Ｄに内装された信号線をなす第１の内部導体パターン１２は、実質的に第２の内部導体パターン３０でシールドされた状態が達成される。
【０１２０】
なお、図１２においては、第２の内部導体パターン３０は、誘電体シート１０の他方の表面のほぼ全面に形成された例を説明したが、シールドが必要な信号線のみを選択して、かかる信号線に対して必要なところに、互いに連続的に繋がった第２の内部導体パターン３０を形成してもよい。例えば、配線基板１００Ｄに内装される複数の誘電体層１１のうち、４層以上の互いに隣接する誘電体層１１に形成された第２の内部導体パターン同士が連通一体化した状態となるように、第２の内部導体パターン３０をパターン成形する。そうすれば、実施の形態１では４パターン以上隣接して互いに分離形成されていた第２の内部導体パターンが、本実施の形態では連続的に連結された状態で配線基板１００Ｄの他方の主面２１上に露出配置されることになる。このような構成とすることでも、第２の内部導体パターン３０によるシールド効果を有効ならしめるのに足りる。
【０１２１】
また、本実施の形態では、第２の内部導体パターン３０を接地線として用い、いわゆるシールド層としての効果を与えたが、他の目的、例えば、電源線として用いることもできる。
【０１２２】
次に、信号線間にシールド線を設けた構成の例を、図１３−（Ａ）、図１３−（Ｂ）、図１３−（Ｃ）、及び図１４を参照しながら説明する。図１３−（Ａ）、図１３−（Ｂ）、図１３Ｃに示すように、本例では、内部導体パターンの配置については、実施の形態１と同じであるが、各内部導体パターンに複数ある配線の機能をどのように割り付けるかを特定したものである。具体的には、誘電体シート１０の一方の表面において、信号線として機能する内部導体パターン１２ａと、シールド線として機能する内部導体パターン１２ｂとを、交互に配置させる。同様に、誘電体シート１０の他方の表面において、信号線として機能する内部導体パターン１３ａと、シールド線として機能する内部導体パターン１３ｂとを、交互に配置させる。さらに、内部導体パターン１２ａ、１２ｂと、内部導体パターン１３ａ、１３ｂとを、誘電体シート１０を挟んで対向配置する。さらに、信号線となる内部導体パターン１２ａには、シールド線となる内部導体パターン１３ｂを対向させ、シールド線となる内部導体パターン１２ｂには、信号線となる内部導体パターン１３ａを対向させる。
【０１２３】
このように内部導体パターンを配置させた誘電体シート１０を折り畳んで、図１４に示す配線基板１００Ｅを形成する。これにより、信号線となる内部導体パターン１２ａ、１３ａの間に、シールド線となる内部導体パターン１２ｂ、１３ｂが介在する状態で配置される構造とする。このような構成を有することによって、信号線間のクロストークを防止することができる。
【０１２４】
次に、一対の信号線からなる差動信号線を設けた構成の例を、図１５−（Ａ）、図１５−（Ｂ）、及び図１６を参照しながら説明する。図１５−（Ａ）、図１５−（Ｂ）（なお、誘電体シート１０の下面の図示は省略）に示すように、誘電体シート１０の表面に並列配置された複数の各内部導体パターン３６ａ、３６ｂ、３７ａ、３７ｂ、３８ａ、３８ｂを、谷側線Ｑ−Ｑ′を挟んで対向するパターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）（３８ａ、３８ｂ）にそれぞれ分類する。各パターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）の一端に、一対の引き出し電極（４０ａ、４０ｂ）、（４２ａ、４２ｂ）、（４４ａ、４４ｂ）をそれぞれ形成する。引き出し電極（４０ａ、４０ｂ）、（４２ａ、４２ｂ）、（４４ａ、４４ｂ）を、隣接する山側線Ｐ−Ｐ′に向けて形成し、さらに隣接する山側線Ｐ−Ｐ′を越える位置まで延出形成する。引き出し電極４０ｂと引き出し電極４２ａ、及び引き出し電極４４ａと引き出し電極４２ｂとを、互いに山側線Ｐ−Ｐ′を越える位置で重ならないように、その形成位置をずらして配置する。
【０１２５】
同様に、各パターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）の他端に、もう一対の引き出し電極（４１ａ、４１ｂ）、（４３ａ、４３ｂ）、（４５ａ、４５ｂ）を形成する。引き出し電極（４１ａ、４１ｂ）、（４３ａ、４３ｂ）、（４５ａ、４５ｂ）を、隣接する山側線Ｐ−Ｐ′に向けて形成し、さらに隣接する山側線Ｐ−Ｐ′を越える位置まで延出形成する。引き出し電極４０ｂと引き出し電極４２ａを山側線Ｐ−Ｐ′を越える位置で重ならないように、その形成位置をずらして配置する。引き出し電極４４ａと引き出し電極４２ｂとも同様に配置する。
【０１２６】
このようにしてパターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）が形成された誘電体シート１０を折り畳むことで、図１６に示すような構成の配線基板１００Ｆを形成する。これにより、各パターン対（３６ａ、３６ｂ）、（３７ａ、３７ｂ）、（３８ａ、３８ｂ）は、絶縁性接着層１６を介して互いに対向する位置に配置された構造となり、差動伝送線を構成することになる。
【０１２７】
本実施の形態において構成された差動伝送線は、配線基板１００Ｆに内装された互いに平行して延びる帯状の内部導体パターン３６ａ、３６ｂ、３７ａ、３７ｂ、３８ａ、３８ｂで構成される。さらに、引き出し電極４０ａ、４０ｂ、４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４３ｂ、４４ａ、４４ｂ、４５ａ、４５ｂの配置位置を揃えて形成しているので、各差動信号線の距離は、一定の長さに揃えることができ、その結果、特性インピーダンスのばらつきを抑えることができる。
【０１２８】
なお、差動伝送線を有効にシールドするために、図１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）に示すように、誘電体シート１０の他方表面にシールド層となる導電パターンを全面に形成してなるシールド層構造を設けてもよい。
【０１２９】
（実施の形態５）
図１７−（Ａ）、図１７−（Ｂ）、図１７−（Ｃ）、及び図１８は、本発明の実施の形態５における配線基板１００Ｇの構成を示した図である。本実施の形態では、内部導体パターンの形成方法については、実施の形態１〜４に示したものと基本的に同じだが、誘電体シート１０を折り畳む仕方が異なる。
【０１３０】
まず、図１７−（Ａ）に示すように、誘電体シート１０の一方の表面に、内部導体パターン１２が形成される。ここで、内部導体パターン１２は誘電体シート１０の谷側線Ｑ−Ｑ′と山側線Ｐ−Ｐ′との間において、一つおきに帯状に形成される。つまり、谷側線Ｑ−Ｑ′と山側線Ｐ−Ｐ′とに挟まれた一つの領域に内部導体パターン１２が形成されたのち、この領域に隣接する同様の領域には内部導体パターン１２は形成されず、さらに隣接する同様の領域に、内部導体パターン１２が形成される。このような内部導体パターン１２の形成が繰り返される。
【０１３１】
同様に、図１７−（Ｃ）に示すように、誘電体シート１０の他方の表面に、内部導体パターン１３が形成される。ここで、内部導体パターン１２と同様、内部導体パターン１３は誘電体シート１０の谷側線Ｑ−Ｑ′と山側線Ｐ−Ｐ′との間において、一つおきに帯状に形成される。ただし、内部導体パターン１２と内部導体パターン１３とは、互いに対向しないように、その形成領域は設定される。
【０１３２】
次に、図１８に示すように、誘電体シート１０は、山側線Ｐ−Ｐ′、及び谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳まれる。これにより、誘電体層１１が内装され、かつ誘電体層１１の両表面それぞれに内部導体パターン１２、１３が形成された配線基板１００Ｇが完成する。
【０１３３】
実施の形態１−４では、誘電体シート１０を折り畳んだ後、互いに重畳された部位からなる誘電体層１１は、誘電体層１１の間に充填される絶縁性接着層１６により互いに固着し合っていたが、本実施の形態では、絶縁性接着層を用いずに、誘電体層同士を直接圧着して互いに固着させる。内部導体パターン１２、１３を誘電体シートの上面、及び下面で交互に配置したのは、誘電体層同士を直接圧着させる際に、内部導体パターン１２、１３どうしが重ならないようにするためである。
【０１３４】
誘電体層１１を圧着により固着させるためには、誘電体シート１０に適切な材料を選ばなければならず、例えば熱可塑性樹脂シートを用いることができる。本実施の形態では、誘電体シート１０として、ポリエチレンフタレート、又はポリエチレンナフタレート等の熱可塑性ポリエステルを用いる。これらの材料は、２００℃の温度で熱圧着すれば、互いに溶融し、その後、室温まで冷却することによって互いに固着する。また、熱圧着に４００℃近い加熱を要するが、熱可塑性フッ素樹脂シートを誘電体シート１０として用いて圧着することができる。
【０１３５】
本実施の形態においては、絶縁性接着層を用いずに配線基板を形成できるので、工程がより簡単になり、また、誘電体層間に充填された絶縁性接着層が不要になった分、配線基板の大きさをより小さくできる。
【０１３６】
（実施の形態６）
以上、誘電体シートを折り畳んで、互いに重畳された部位からなる誘電体層と、誘電体層の主面上に形成された内部導体パターンが内層された本発明の配線基板の基本構成、及び種々の変形を説明してきたが、本実施形の形態では、誘電体シートのより具体的な折り畳み方法について、図１９−（Ａ）〜図１９−（Ｆ）、図２０Ａ、図２０Ｂ、図２０Ｃを参照しながら説明をする。図１９−（Ａ）〜図１９−（Ｆ）は、折り畳む前までの誘電体シートに内部導体パターンを形成する工程を示したものである。
【０１３７】
まず、図１９−（Ａ）に示すように、一定の幅を有する誘電体シート１０を用意する。誘電体シート１０としては、例えば、厚さが４．５μｍ、幅２００ｍｍのアラミドフィルムを用いる。
【０１３８】
次に、図１９−（Ｂ）に示すように、誘電体シート１０の表面に、誘電体シート１０の一方辺に沿った方向ｗ３（紙面に垂直な方向であって、図２参照）に沿って、仮想的な折り畳みの山側線Ｐ−Ｐ′、及び谷側線Ｑ−Ｑ′を設ける。ここで、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは互い違いに設けられ、かつ、一定の等間隔を空けた状態で互いに平行に設定される。
【０１３９】
なお、本実施の形態では、折り畳みを容易にするために、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに沿って、誘電体シート１０の表面の一部を楔形に削り取ってなる屈曲案内溝５０を形成している。この場合、山側線Ｐ−Ｐ′の屈曲案内溝５０は、誘電体シート１０の一方の表面に設けられ、谷側線Ｑ−Ｑ′の屈曲案内溝５０は、誘電体シート１０の他方の表面に設けられる。
【０１４０】
次に、図１９−（Ｃ）に示すように、誘電体シート１０の所定の位置にその厚み方向に貫通するビアホール２２を形成する。ビアホール２２は、一方表面側の引き出し電極１７と他方表面側の引き出し電極１７とに当接する位置に設けられる。ビアホール２２の孔壁面には、メッキ法で成長させた銅が接続用導体として形成される。
【０１４１】
その後、図１９−（Ｄ）に示すように、誘電体シート１０の両表面に、スパッタ法を用いて銅薄膜１２′、１３′を１μｍ成膜させる。さらに、図１９−（Ｅ）に示すように、銅薄膜１２′、１３′を所定のパターン形状にエッチングすることにより内部導体パターン１２、１３を形成する。内部導体パターン１２、１３は、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とによって囲まれるシート表面領域に形成される。
【０１４２】
ここで、一部の内部導体パターン１２、１３は、隣接する山側線Ｐ−Ｐ′、又は谷側線Ｑ−Ｑ′に向かいさらにその線Ｐ−Ｐ′、Ｑ−Ｑ′を越える位置まで延出形成されており、その延出端は引き出し電極１７と引き出し電極１９とを構成する。さらに、誘電体シート１０を間に対向する一部の内部導体パターン１２、１３は、ビアホール２２に当接することで、ビアホール２２を介して互いに接続される。
【０１４３】
最後に、図１９−（Ｆ）に示すように、誘電体シート１０上に、半硬化性絶縁シート１６′を形成した後、内部導体パターン１２、１３の上方領域の半硬化性絶縁シート１６′だけを選択的に残存させた状態で半硬化性絶縁シート１６′を除去する。その結果、内部導体パターン１２、１３は半硬化性絶縁シート１６′で覆われ、引き出し電極１７、１９は、半硬化性絶縁シート１６′から露出した構造となる。なお、ここで、半硬化性絶縁シート１６′は、無機フィラとエポキシ樹脂からなるコンポジット樹脂を用いる。
【０１４４】
次に、図２０Ａ、図２０Ｂ、図２０Ｃを参照しながら、内部導体パターン形成済の誘電体シート１０を折り畳む方法について説明する。なお、図２０Ａ、図２０Ｂ、図２０Ｃにおいては、誘電体シート１０のみを表示し、内部導体パターン１２、１３、及び半硬化性絶縁シート１６′は、省略している。
【０１４５】
まず、図２０Ａに示すように、誘電体シート１０の端から順次、山側線Ｐ−Ｐ′、谷側線Ｑ−Ｑ′（図示省略）に沿って、下面が細くなった板状の治具６０をあてがいながら誘電体シート１０を折り畳んでいく。誘電体シート１０を全部折り畳んだ後、図２０Ｂに示すように、折り畳まれた誘電体シート１０の両側から、半硬化性絶縁シート１６'（図示せず）が互いに接触するまで押圧する。そして、最後に、押圧した状態のまま、２００℃の温度で、約６０分過熱した後、室温まで冷却すると、半硬化性絶縁シート１６′が互いに固着することにより、配線基板１００Ａが完成される。
【０１４６】
ところで、フレキシブルな配線基板を折り畳む技術に関しては、日本特許文献（特開平１１ー３３０６３９号）、日本特許文献（特開２００２ー３１９７５０号）、米国特許文献（米国特許６１２１６７６）等に開示されているが、どの文献にも、本願発明で特徴となる基板平面方向に沿って狭ピッチで配置された配線パターン（内部導体パターン）を内装してなる高密度配線基板を開示するものでも、また、示唆するものでもない。
【０１４７】
なお、上述した日本特許文献の特開平１１−３３０６３９号には、フィルム状の配線シートを連続的に折り畳んで直方体形状にする技術が開示されているが、当該先行技術は、配線シートの表面に実装された電子部品をできるだけコンパクトに収納する実装基板を実現することを目的とするもので、配線パターンの構成に関しては何ら記載しておらず、また、本願発明における上記配線パターンの構成を示唆する記載もない。
【０１４８】
（実施の形態７）
ビルドアップ多層基板においては、ビルドアップ層自身は自立性がないので、ビルドアップ層を支持するためのコア基板が必要となる。すなわち、ビルドアップ多層配線基板は、コア基板の表面に、絶縁層と導体層を積層した後、導体層をエッチングして配線パタ−ンを形成することにより１層のビルドアップ層を形成し、これを順次繰り返して多層のビルドアップ層を積層することにより形成される。
【０１４９】
しかしながら、コア基板は、ビルドアップ層に比べて当然に厚いので、スルーホールの大きさは必然的に大きくなり、その結果、ランドピッチも大きくなる。そのため、コア基板に対して、高密度配線は望めず、もっぱら、ビルドアップ層の支持基板としての役目をなすにすぎない。それ故、コア基板自身が、ビルドアップ配線基板における薄型化の障害になっており、また、コストアップの要因にもなっている。このような課題に着目したのが実施の形態７である。
【０１５０】
実施の形態７の多層配線基板は、従来の多層配線基板と異なり、微細な配線パターンの形成を必要とせず、また、信号配線が経由するビアホールの接続数を格段に減らすことができるので、信頼性の高い高密度配線が得られる。図２１、図２２は、実施の形態７の多層配線基板１１０の構成を示した図であり、図２１はその断面図であり、図２２はその要部であるコア基板の断面図である。
【０１５１】
多層配線基板１１０は、コア基板（Ａ）と、コア基板（Ａ）の主面２０、２１上に積層された配線基板（Ｂ１）、（Ｂ２）とを備える。
【０１５２】
コア基板（Ａ）は、コア基板本体と内部導体パタ−ン１２、１３を備える。コア基板本体は、一定の幅を有する誘電体シ−ト１０を交互に連続的に折り畳むことによって形成された互いに重畳された部位からなる複数の誘電体層１１を備える。内部導体パタ−ン１２、１３は誘電体層１１の両表面それぞれに複数形成される。
【０１５３】
コア基板（Ａ）は、図２２に示すように、矩形平板形状の基板構造を有する。各誘電体層１１は、コア基板（Ａ）の両主面２０、２１の対向方向（厚み方向）ｔに沿って配置されたうえで、対向方向ｔと直交する方向ｗ１に沿って積層される。ここで、直交方向ｗ１とは、矩形状をしたコア基板（Ａ）の任意の辺に沿った一つの基板平面方向をいう。誘電体層１１の表面には内部導体パターン１２、１３が設けられる。内部導体パターン１２、１３は、誘電体層１１の両面に設けられる。隣接する誘電体層１１どうしは、コア基板（Ａ）の両主面２０、２１のいずれか一方においてその層端が互いに連通一体に連結成形される。
【０１５４】
連結された層端は隣接する誘電体層１１の連結部位１４を構成する。連結部位１４は誘電体層１１の幅いっぱい（コア基板（Ａ）の基板幅いっぱい）、すなわち、直交方向ｗ１に対して基板平面上で直交する基板平面方向ｗ２に沿って連続的に誘電体層１１に設けられる。連結部位１４は、各誘電体層１１の両層端に設けられる。これら複数の連結部位１４は、コア基板（Ａ）の両主面２０、２１のいずれか一方に直交方向ｗ１に沿って互い違いに配置される。すなわち、一方の主面２０側の連結部位１４に隣接する連結部位１４は、他方の主面２１に設けられ、他方の主面２１側の連結部位１４に隣接する連結部位１４は、一方の主面２０に設けられる。
【０１５５】
これにより、複数ある誘電体層１０全体は、連結部位１４において折り畳まれることで屈曲配置される一枚の誘電体シート１０の形態をなし、さらに折り畳まれた誘電体シ−ト１０は矩形平板状のコア基板本体を構成する。内部導体パターン１２、１３は、このようにして誘電体シート１０を構成する誘電体層１１に層長手方向に沿って帯状に配置される。ここで、層長手方向とは、連結部位１４の連結稜線方向であって、具体的には基板平面方向ｗ２となる。
【０１５６】
各誘電体層１１は、層間に配置される絶縁性接着層１６で互いに固着されており、内部導体パターン１２、１３は、絶縁性接着層１６で被覆される。これにより、コア基板（Ａ）の一方の主面２０は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。同様に、コア基板（Ａ）の他方の主面２１は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。
【０１５７】
複数ある内部導体パターン１２、１３のうちの少なくとも一つは、この内部導体パターン１２、１３が形成される誘電体層１１の表面が連結外側となる連結部位１４まで延出される。これにより、内部導体パターン１２、１３の延出端はいずれか一方の主面２０、２１（図１では基板主面２０）に露出する。コア基板（Ａ）の主面２０、２１に露出する内部導体パターン１２は、引き出し電極１７、１８を構成する。引き出し電極１７、１８の上面には、引き出し電極１７、１８よりも面積の大きい外部接続端子３２、３４がそれぞれ形成される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面となっている。
【０１５８】
配線基板（Ｂ１）、（Ｂ２）は、コア基板（Ａ）の両主面２０、２１それぞれに積層される。配線基板（Ｂ１）、（Ｂ２）は、コア基板（Ａ）の主面２０、２１に積層配置された絶縁層２７と、絶縁層２７の露出面に積層配置された配線パターン２３とを備える。配線パターン２３は、所定の配線形状にパターニングされる。配線基板（Ｂ１）、（Ｂ２）には、ビアホール２４が形成される。ビアホール２４は、絶縁層２７をその厚み方向に貫通して形成される。ビアホール２４は、配線パターン２３の形成位置において、配線パターン２３を含んで絶縁層２７をその厚み方向に開口される。外部接続端子３２、３４はビアホール２４の底部に露出する。
【０１５９】
ビアホール２４の内壁には、接続用導体２８が形成される。接続用導体２８は、外部接続端子３２、３４から配線パターン２３にわたって形成されており、外部接続端子３２、３４と配線パターン２３とは、接続用導体２８を介して互いに接続される。
【０１６０】
次に、以上の構成を備えた多層配線基板１１０の構造上の特徴を説明する。コア基板（Ａ）は、帯状に形成された内部導体パターン１２が誘電体層１１を挟んで交互に横方向（基板平面方向）に積層された構造になっているので、誘電体層１１の厚さと内部導体パターン１２、１３の厚さを加えた程度の微小なピッチで配線を引き回すことができる。例えば、誘電体層１１の厚みを４μｍ、内部導体パターン１２、１３の厚みを１μｍとした場合、４〜５μｍピッチという極めて高密度な配線引き回しが可能になる。これは、最先端の多層配線基板（例えば、ビルドアップ多層配線基板）における４０μｍピッチ配線と比較しても、８〜１０層の配線層に匹敵する配線密度である。
【０１６１】
さらに、コア基板（Ａ）においては、内部導体パターン１２、１３は、絶縁性接着層１６で被覆されており、コア基板（Ａ）内に内装された構造になっている。そのため、内部導体パタ−ン１２、１３は、コア基板（Ａ）の主面２０、２１上に設けられた外部接続端子３２、３４によって何ら阻害されることなく、狭ピッチ配置を維持することが可能となり、その分、高密度配線が可能となる。
【０１６２】
コア基板（Ａ）では、内部導体パターン１２、１３はコア基板（Ａ）に内装されているので、コア基板（Ａ）の主面２０、２１上は、自由に導体パターン（配線パターン）を形成できる。導体パターンは、外部接続端子３２、３４と引き出し電極１７、１８とを接続する接続介在物として機能させることができる。そのため、コア基板（Ａ）の主面２０、２１上において、外部接続端子３２、３４を任意の位置に設けることが可能となる。
【０１６３】
以上説明したように、コア基板（Ａ）の基板構造では、狭ピッチな高密度配線を収納することが可能である。しかしながら、配線（内部導体パタ−ン１２、１３）の方向が一方向（紙面に対して垂直方向）に揃っているので、多数の接続端子を持つＬＳＩチップ間を配線で相互接続する場合には、配線の自由度が制限される。コア基板（Ａ）の主面に上述した導体パターンを設け、その導体パターンによって、同一主面上の引き出し電極１７、１７または１８、１８どうしを接続することにより、配線の自由度は増す。しかしながら、コア基板（Ａ）の主面２０、２１は、誘電体層１１の連結部位１４で構成されているために平坦性があまりよくなく、微細なパタ−ンをその表面に形成することには向いておらず、コア基板（Ａ）を配線基板として機能させにくい。
【０１６４】
そこで、多層配線基板１１０では、コア基板（Ａ）のこのような基板構造は、物理的自立が可能となる機械的強度を備えていることに着目して、次のように構成する。すなわち、多層配線基板１１０では、基板構造をビルドアップ配線基板構造としたうえで、上述したコア基板（Ａ）の基板構造を、ビルドアップ配線基板と一体に積層されてビルドアップ配線基板を支持するコア基板とする。
【０１６５】
これにより、従来、高密度配線には不向きで、もっぱらビルドアップ配線基板の支持基板としての役目しかなかったコア基板を、８〜１０層のビルドアップ層分に匹敵する高密度配線基板に置き換えることが可能となる。また、配線の自由度についての制限は、このコア基板（Ａ）にビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層することによって解消することができる。コア基板（Ａ）に、ビルドアップ配線層である配線基板（Ｂ１）、（Ｂ２）を積層することによって、多層配線基板全体としての主面の平坦性が改善され、微細配線パタ−ンの形成が容易になるからである。
【０１６６】
さらには、コア基板（Ａ）の表面の平坦性が改善できるので、絶縁層２７内を開口してビアホ−ル２４を形成する際、また、配線パターン２３をエッチングする際にも、特に支障は生じない。
【０１６７】
なお、コア基板（Ａ）の主面２０、２１上に露出する引き出し電極１７、１８の大きさは、８〜１０μｍ程度と非常に小さく形成できる。これに対して、絶縁層２７に開口されるビアホ−ル２４は、最小でも３０〜４０μｍ程度の大きさであって、引き出し電極１７、１８と比較してかなり大きい。そこで、引き出し電極１７、１８上に、ビアホール２４の大きさと同程度の大きさの外部接続端子３２、３４を形成しておくことにより、配線パタ−ン２３と引き出し電極１７、１８との接続を容易にすることができる。
【０１６８】
こうして、コア基板（Ａ）に形成された内部導電パタ−ン１２、１３は、引き出し電極１７、１８、外部接続端子３２、３４、及び接続用導体２８を介して、配線パタ−ン２３に接続することができる。これにより、配線パタ−ン２３は、多層配線基板上に搭載されたＬＳＩチップの所定の電極端子に接続される。
【０１６９】
本実施の形態の多層配線基板１１０によれば、配線（内部導電パタ−ン）ピッチの小さい多数の信号配線を引き回すことを可能としたコア基板（Ａ）に、配線ピッチは大きいものの配線自由度を有するビルドアップ配線層である配線基板（Ｂ１）、（Ｂ２）を積層することにより、少ない配線基板の積層数で高密度な配線を実現することができる。また、信号配線が経由するビアホ−ルの接続数や配線層数を格段に減らすことができるので、信頼性の高い多層配線基板が実現できる。
【０１７０】
なお、本実施の形態では、ビアホ−ル２４内に形成された接続用導体２８と引き出し電極１７、１８は、外部接続端子３２、３４を介して接続されているが、外部接続端子３２、３４を介せずに、接続用導体２８と引き出し電極１７、１８とを直接当接させて接続させてもよい。このようにしても、コア基板（Ａ）の主面２０、２１は、引き出し電極１７、１８が露出している場所以外は、誘電体シ−トの折り曲げ部位、及び誘電体シート１１間に充填された絶縁性接着層１６からなるので、コア基板（Ａ）の主面２０、２１上に積層された絶縁層２７にビアホ−ル２４を開口した際、配線パターン２３が接続部位の引き出し電極１７、１８以外の配線部位に短絡することも生じない。
【０１７１】
また、本実施の形態では、コア基板（Ａ）の主面２０、２１上には１層の配線基板（Ｂ１）、（Ｂ２）が積層されていたが、必要に応じて、２層以上の配線基板を積層しても構わない。また、これら配線基板を、ビルドアップ配線層として形成すると、コア基板（Ａ）の主面２０、２１の平坦化が行われる点で好ましいが、他の方法で形成された配線基板をコア基板（Ａ）に積層しても、本発明の効果は失われない。
【０１７２】
次に、図２２に示したコア基板（Ａ）を、誘電体シ−ト１０を交互に折り畳んで形成する方法について、図２３−（Ａ）、図２３−（Ｂ）、図２３−（Ｃ）、及び図２４を参照しながら説明する。
【０１７３】
図２３−（Ａ）、図２３−（Ｂ）、図２３−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図２３−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。これら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、コア基板（Ａ）における基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。
【０１７４】
次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′,Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。
【０１７５】
複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３の一部（図では、内部導体パタ−ン１２）を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′,Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７、１８を形成する。線Ｐ−Ｐ′,Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図２４に示すように、後工程において線Ｐ−Ｐ′,Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′,Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′,Ｑ−Ｑ′が選択される。
【０１７６】
ここで、誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより４００〜６００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。
【０１７７】
次に、図２４に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなるコア基板（Ａ）の構造が具体化する。コア基板（Ａ）の厚さＴは、概ね１ｍｍ弱で、コア基板（Ａ）内に内装された内部導電パタ−ン１２の配線ピッチは約４μｍとなる。
【０１７８】
ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。誘電体シート１０を折り畳む際、引き出し電極１７、１８は、連結部位１４の連結外側に位置してコア基板（Ａ）の主面２０、２１に露出する。
【０１７９】
図２４から明らかなように、引き出し電極１７、１８は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１７、１８は、一体成形された同材料により内部導体パターン１２、１３に連結している。
【０１８０】
ここで、コア基板（Ａ）の両主面２０、２１には、図２１に示すように、外部接続端子３２、３４が形成される。外部接続端子３２、３４は、引き出し電極１７と引き出し電極１８とにそれぞれ当接して接続される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面となっている。
【０１８１】
なお、誘電体シート１０（誘電体層１１）として、アラミドフィルムのほか、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂等を用いることができる。また、折り畳まれた誘電体層１１は、その間に絶縁性接着層１６を充填することによって各誘電体層１１を互いに固着させたが、絶縁性接着層１６を充填しなくても、直接誘電体層１１同士を圧着させることによって固着させることもできる。この場合の誘電体層１１（誘電体シート１０）として好適な材料としては、例えば熱可塑性ポリエステル等が挙げられる。
【０１８２】
次にコア基板（Ａ）の主面２０、２１上に積層された配線基板（Ｂ１）、（Ｂ２）を形成する工程について説明する。まず、コア基板（Ａ）の主面２０、２１上に絶縁層２７を積層配置する。これが第４の工程である。さらに、絶縁層２７に、ビアホール２４を形成する。ビアホール２４は、絶縁層２７をその厚み方向に貫通して形成する。ビアホール２４は、配線パターン２３の形成位置において、配線パターン２３を含んで絶縁層２７をその厚み方向に貫通して形成される。これにより、外部接続端子３２、３４はビアホール２４の底部に露出する。
【０１８３】
次に、絶縁層２７の表面に導電層を形成し、さらに、形成した導電層を、エッチングして配線パタ−ン２３を形成する。この時に、絶縁層２７内に形成したビアホール２４内に接続用導体２８を形成する。これにより、ビルドアップ配線層（Ｂ１−（Ｂ）２）に形成された配線パタ−ン２３は、引き出し電極１７、１８を介して、コア基板（Ａ）内に形成された内部導電パタ−ン１２、１３に接続される。これが第５の工程である。
【０１８４】
以上の第１〜第５の工程を実施することで、多層配線基板１１０が完成する。なお、コア基板（Ａ）の主面２０、２１上に積層された配線基板（Ｂ１）、（Ｂ２）の形成方法として、絶縁層２７とビアホール２４を先に形成してから配線パターンを形成する工程を示したが、従来のビルドアップ基板のビルドアップ層の形成方法と同様の工法を用いても同様の効果が得られる。例えば、樹脂つき銅箔をコア基板（Ａ）に積層して絶縁層２７と配線パターン２３用の銅箔を先に形成し、レーザ加工等で銅箔および絶縁層２７を貫通して穴を開けてビアホール２４を形成し、その後にビアホール２４内に接続用導体２８を形成しても良い。
【０１８５】
（実施の形態８）
図２２に示す多層配線基板１１０にＬＳＩチップを搭載する場合に、コア基板（Ａ）の両面２０、２１に配線基板（Ｂ１）、（Ｂ２）を積層した多層配線基板１１０において、配線基板（Ｂ１）表面に形成された配線パタ−ン２３と、配線基板（Ｂ２）表面に形成された配線パタ−ン２３とを電気的に繋ぐ必要が生じる場合がある。
【０１８６】
図２５は、実施の形態８における多層配線基板１１０Ｂの構成を示す。基本的な構成は、図２１に示した多層配線基板１１０Ａと同様であるが、コア基板（Ａ）の構成において、コア基板（Ａ）の一方の主面２０に形成された引き出し電極１７と、コア基板（Ａ）の他方の主面２１に形成された引き出し電極１８とが、誘電体層１１内に形成されたビアホール（層間接続導体）２２を介して接続されている。これにより、配線基板（Ｂ１）に形成された配線パタ−ン２３と、配線基板（Ｂ２）に形成された配線パタ−ン２３とが接続される。
【０１８７】
図２５に示すように、コア基板（Ａ）は、誘電体層１１の両面に内部導体パタ−ン１２が形成され、内部導体パタ−ン１２、１３の一部は、コア基板（Ａ）の主面２０、２１上に露出された引き出し電極１７もしくは引き出し電極１８をなしている。これら引き出し電極１７、１８には、外部接続用電極３２、３４が形成される。
【０１８８】
引き出し電極１７、１８が形成される内部導体パタ−ン１２、１３同士は、誘電体層１１内に形成されるビアホール２２を介して接続される。その結果、コア基板（Ａ）の両面に形成される引き出し電極１７、１８は、誘電体層１１内に形成されたビアホール２２を介して互いに接続される。
【０１８９】
コア基板（Ａ）の両主面２０、２１には、配線基板（Ｂ１）、（Ｂ２）が積層され、さらは配線基板（Ｂ１）、（Ｂ２）の露出面には配線パタ−ン２３、２３がそれぞれ形成される。絶縁層２７、２７には、コア基板（Ａ）に形成された引き出し電極１７、１８に対応する位置にビアホ−ル２４、２４が開口され、ビアホ−ル２４、２４内には接続用導体２８、２８が形成される。その結果、配線基板（Ｂ１）、（Ｂ２）にそれぞれ形成された配線パタ−ン２３、２３は、接続用導体２８、外部接続端子３２、３４、引き出し電極１７、１８、内部導電パタ−ン１２、１３、及びビアホール２２を介して接続される。
【０１９０】
次に、図２５に示したコア基板（Ａ）を、誘電体シ−ト１０を交互に折り畳んで形成する方法について、図２６−（Ａ）〜図２６−（Ｃ）、および図２７を参照しながら説明する。基本的には、図２３−（Ａ）〜図２３−（Ｃ）及び図２４で示した方法と同様であるが、誘電体シ−ト１０の両表面に形成された内部導電パタ−ン１２、１３を、誘電体シ−ト１０内に形成されたビアホール２２で互いに接続する点が異なる。
【０１９１】
図２６−（Ａ）、図２６−（Ｂ）、図２６−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図２６−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。ら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、多層配線基板１１０における基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。
【０１９２】
次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′,Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。
【０１９３】
複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３の一部を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′,Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７を形成する。線Ｐ−Ｐ′,Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図２７に示すように、後工程において線Ｐ−Ｐ′,Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′,Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′,Ｑ−Ｑ′が選択される。
【０１９４】
誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより４００〜６００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。
【０１９５】
ここで、図２６−（Ｂ）に明瞭に示されるように、誘電体シート１０には、予め、ビアホール２２が形成されている。ビアホール２２は、引き出し電極１７が形成される内部導体パターン１２と引き出し電極１８が形成される内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填されている。ビアホール２２は、引き出し電極１７、１８にできる限り近接する位置に配置される。これにより、引き出し電極１７と引き出し電極１８とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。
【０１９６】
次に、図２７に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなるコア基板（Ａ）の構造が具体化する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。
【０１９７】
誘電体シート１０を折り畳む際、引き出し電極１７、１８は、連結部位１４の連結外側に位置してコア基板（Ａ）の主面２０、２１に露出する。
【０１９８】
図２６（Ａ）〜図２６（Ｃ）から明らかなように、引き出し電極１７は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１８は、一体成形された同材料により内部導体パターン１３に連結している。さらに、内部導体パターン１２と内部導体パターン１３とは、ビアホール２２を介して互いに接続されている。これにより、引き出し電極１７と引き出し電極１８とは互いに接続される。
【０１９９】
ここで、コア基板（Ａ）の両主面２０、２１には、外部接続端子３２、３４が形成される。外部接続端子３２、３４は、引き出し電極１７と引き出し電極１８とにそれぞれ当接して接続される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面とする。
【０２００】
なお、上述した説明では、ビアホール２２を誘電体層１１に１つ形成した場合を説明したが、内部導体パターン１２と内部導体パターン１３とは、誘電体層１１を挟んで平行に形成されているので、ビアホール２２はその間のどの箇所でも形成することが可能である。
【０２０１】
なお、誘電体シート１０（誘電体層１１）として、アラミドフィルムのほか、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂等を用いることができる。また、折り畳まれた誘電体層１１は、その間に絶縁性接着層１６を充填することによって各誘電体層１１を互いに固着させたが、絶縁性接着層１６を充填しなくても、直接誘電体層１１同士を圧着させることによって固着させることもできる。この場合の誘電体層１１（誘電体シート１０）として好適な材料としては、例えば熱可塑性ポリエステル等が挙げられる。
【０２０２】
（実施の形態９）
本発明に係る多層配線基板に使用されるコア基板（Ａ）は、そこに形成される内部導体パタ−ン１２、１３が、一定の方向（図２２、図２５に示したコア基板（Ａ）において、ｗ２の方向や紙面に対して垂直な方向）に平行して延びているので、自由な配線の引き回しができないという制約はあるが、コア基板（Ａ）に形成された内部導体パタ−ン１２、１３は、既存の配線基板では実現し得なかった高密度な内部導体パタ−ン１２、１３を実現することができるという特徴を有する。
【０２０３】
近年、ＬＳＩチップの高集積化、高速化やメモリチップの大容量化が急速に進み、複雑で高度なシステムを、複数のＬＳＩチップのチップセットで制御することができるようになってきた。しかしながら、個々のＬＳＩチップの性能は向上したものの、複数のＬＳＩチップを搭載する配線基板においては、大容量の信号をＬＳＩチップ間で高速に伝送する能力が追いつけない状況にある。
【０２０４】
図２８は、画像信号処理システムの構成の例を示すもので、画像信号処理ＬＳＩ５０、ＭＰＵ（マイクロプロセッサ）５１、メモリ５２、Ｉ／Ｏ５３のチップセットで構成され、各チップ間をバス６０で接続している。最近の大容量の画像信号処理システムでは、バス６０の数が数千本にのぼるものがあり、今後さらに増加することは必須であるが、本願発明に係る多層配線基板で使用されるコア基板は、その要求を十分に満たすものである。また、バス６０の配線は、大容量が求められるだけでなく、信頼性も要求されるが、コア基板における配線は、互いに平行で長さが揃っているので、スキュ−が起こりにくく、信頼性の面でも適していると言える。
【０２０５】
図２９は、このような要求に適合した本発明の実施の形態９における多層配線基板１００Ｄの構成を示した図である。図２９に示すように、コア基板（Ａ）は、誘電体層１１の両表面それぞれに、複数の内部導体パタ−ン１２、１３が形成される。一方表面に複数設けられる内部導電パタ−ン１２のうち、ある特定の内部導電パタ−ン１２には、引き出し電極１７が設けられる。他方表面に複数設けられる内部導体パタ−ン１３は、すべて連結外側に位置する連結部位１４まで延出してその連結部位１４で互いに連結されて接続される。そして、互いに連結されている部位で引き出し電極４０を構成する。
【０２０６】
ここで、内部導電パタ−ン１２を信号線（バスライン）として用い、内部導電パタ−ン１３を接地線として用いることにより、コア基板（Ａ）に内装された信号線をなす内部導電パタ−ン１２は、実質的に内部導電パタ−ン１３でシ−ルドされた状態が達成される。
【０２０７】
また、コア基板（Ａ）の主面２０、２１には、配線基板（Ｂ１）、（Ｂ２）が積層されており、一方の配線基板（Ｂ１）の露出面に配線パタ−ン２３が形成される。配線パタ−ン２３は、配線基板（Ｂ１）内に形成された接続用導体２８を介してコア基板（Ａ）の主面２０に形成された引き出し電極１７に接続される。
【０２０８】
内部導電パタ−ン１２の配線ピッチは非常に狭いので、隣接する引き出し電極１７、１７は非常に接近しており、これらの直上に、接続すべき２つの接続用導体２８を互いに分離した状態で形成することはできない。そこで、隣接する引き出し電極１７、１７上に、各々の引き出し電極１７、１７から横方向（コア基板（Ａ）の平面方向）に引き出される形態で配置される別々の外部接続端子３２、３４が形成される。隣接する引き出し電極１７、１７は、この外部接続端子３２、３４を介して別々の接続用導体２８（配線パターン２３）に接続される。
【０２０９】
他方の配線基板（Ｂ２）の露出面には配線パタ−ン４１が形成される。配線パタ−ン４１は、配線基板（Ｂ２）内に形成された接続用導体２８を介してコア基板（Ａ）の他方の主面２１上に形成された外部接続端子３４（外部接続用電極２６）に接続される。
【０２１０】
信号線として用いられる内部導電パタ−ン１２は、配線基板（Ｂ１）に形成された配線パタ−ン２３に接続され、この配線パタ−ン２３は、信号線の信号端子７０に接続される。また、接地線として用いられる内部導電パタ−ン１３は、配線基板（Ｂ２）に形成された配線パタ−ン４１に接続され、この配線パタ−ン４１は、接地端子７１に接続される。
【０２１１】
本実施の形態の多層配線基板１００Ｄによれば、コア基板（Ａ）内に内装された高密度配線（内部導電パタ−ン１２）を大容量の信号線（バスライン）として使用することにより、多層配線基板に搭載されたＬＳＩチップ間を、高速で信頼性の高い信号伝送を実現することができる。また、信号線として用いる内部導電パタ−ン１２を、他の内部導電パタ−ン１３でシ−ルドすることができるので、クロスト−クやノイズ等の影響を減らすことができる。
【０２１２】
なお、本実施の形態では、内部導電パタ−ン１３を接地線として用い、いわゆるシ−ルド層としての効果を与えたが、他の目的、例えば、電源線として用いることもできる。また、一対の内部導電パタ−ン１７、１７を、差動伝送路として使用することも可能である。
【０２１３】
また、上述した各実施の形態で記載した本発明の多層配線基板では、コア基板（Ａ）を構成する誘電体層１１の厚みを、外部接続端子３２、３４の幅寸法に比して十分に小さい値にしており、誘電体層１１の表面に設けられて互いに絶縁されて積層される内部導体パタ−ン１２、１３の離間間隔も外部接続端子３２、３４の幅寸法に比して十分に小さい値としている。そのため、配列が互いに重複する外部接続端子３２、３４どうしを、コア基板（Ａ）内に高密度に収納された内部導体パタ−ン１２、１３を介してコア基板（Ａ）の面積効率高く接続することができる。この場合、より実装密度を高めるためには、多層配線基板１１０の形状を、誘電体層１１の平面方向（長手方向）に長く、誘電体層１１の厚み方向に短い、長矩形形状とするのが好ましい。そうすれば、誘電体層１１の長手方向に沿ってその接続両端が位置する接続ラインをよりたくさん設定することが可能となり、その分、コア基板（Ａ）の主面２０、２１に接続介在物として形成する配線パターンの形成数を減らすことができて、高密度化がさらに進む。
【０２１４】
（実施の形態１０）
次に、実施の形態６で説明した方法で作製されたコア基板（Ａ）の主面上に、ビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層し、多層配線基板を製造する方法について図３０Ａ、図３０Ｂ、図３０Ｃを参照しながら説明する。
【０２１５】
図３０Ａに示すように、実施の形態６の方法で作製されたコア基板（Ａ）の主面２０、２１上に露出された引き出し電極１７、１８を覆うように、外部接続用電極３２、３４を形成する。これは、引き出し電極１７、１８が、８〜１０μｍ程度と非常に小さく形成されるので、ビルドアップ配線層である配線基板（Ｂ１）、（Ｂ２）に形成される配線パタ−ン２３との接続を容易にするために、引き出し電極１７、１８の実効的な面積を拡大するために設けたものである。
【０２１６】
次に、図３０Ｂに示すように、コア基板（Ａ）の主面２０、２１上に、ビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層する。絶縁層２７を積層することによって、コア基板（Ａ）の主面２０、２１上の凹凸は緩和され、絶縁層２７の表面は平坦化される。
【０２１７】
そして、絶縁層２７の表面に導電層３１を形成し、さらに、形成した導電層３１を、図３０Ｃに示すようにエッチングして配線パタ−ン２３、２３を形成する。さらに、絶縁層２７内にビアホール２４を開口する。ビアホール２４は、外部接続端子３２、３４の形成位置に形成する。次に形成したビアホール２４内に接続用導体２８を形成する。これにより、ビルドアップ配線層（Ｂ１−（Ｂ）２）に形成された配線パタ−ン、２３は、引き出し電極１７、１８を介して、コア基板（Ａ）内に形成された内部導電パタ−ン１２、１３に接続される。
【０２１８】
ところで、実施の形態６で説明したコア基板（Ａ）の製造方法において、誘電体シ−ト１０を折り畳んだ際に、引き出し電極１７、１８をコア基板（Ａ）の主面２０、２１上に露出させるために、図１９−（Ｆ）に示すように、絶縁性接着層１６を、引き出し電極１７、１８上を覆わずに形成していた。しかしながら、コア基板（Ａ）を形成した後、配線基板（Ｂ１）、（Ｂ２）を積層して多層配線基板を形成するまでの一連の工程を考えた場合、一部の工程を省略し、トータルの工程を簡略化することもできる。
【０２１９】
図３１Ａ、図３１Ｂ、図３１Ｃを参照しながら、上記の観点で簡略化した多層配線基板の製造工程について説明する。図１９−（Ｆ）で示す工程において誘電体シ−ト１０上に絶縁性接着層１６を引き出し電極１７、１８を覆わずに形成する代わりに、図３１Ａに示すように、絶縁性接着層１６を誘電体シ−ト１０全面に形成する。
【０２２０】
次に、図３１Ｂに示すように、このようにして形成された誘電体シ−ト１０を、図２０Ａ−図２０Ｃに示した方法で折り畳むことによって、コア基板（Ａ）を形成する。誘電体シ−ト１０の両表面は、絶縁性接着層１６が全面に形成されているので、折り畳んだ後のコア基板（Ａ）の主面２０、２１は、絶縁性接着層１６で構成されていることになる。
【０２２１】
そして、図３１Ｃに示すように、コア基板（Ａ）の主面２０、２１上にビルドアップ配線層からなる配線基板（Ｂ１）、（Ｂ２）を積層し、さらに、絶縁層２７にビアホ−ル２４を形成する。この際、絶縁層２７と絶縁性接着層１６は、同質の材料からなるので、絶縁層２７に加え、さらに絶縁性接着層１６まで一挙に開口してビアホ−ル２４を形成することができる。その結果、絶縁性接着層１６の開口部には、引き出し電極１７、１８が露出されることになる。ビアホ−ル２３を開口した後、ビアホ−ル２４内に接続用導体２８を形成する。これにより、配線基板（Ｂ１）、（Ｂ２）に形成された配線パタ−ン２３、２３は、引き出し電極１７、１８を介して、コア基板（Ａ）の内部導電パタ−ン１２、１３に接続される。
【０２２２】
以上、本発明をビルトアップ基板に適用した実施の形態９について説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、実施の形態９では、コア基板（Ａ）の主面上には１層の配線基板（Ｂ１）、（Ｂ２）が積層された例を説明したが、配線の複雑さに応じて、２層以上の配線基板を積層しても構わない。また、これら配線基板を、ビルドアップ配線層として形成すると、コア基板（Ａ）の紙面２０、２１の平坦化が行われる点で好ましいが、他の方法で形成された配線基板をコア基板に積層しても、本発明の効果は失われない。
【０２２３】
（実施の形態１０）
狭ピッチのエリアアレイ構造のＣＳＰに対応するためには、インターポーザの多層化が不可欠であるが、多層化することにより、各層に形成された配線間をビアで接続する接続点が増え、それが信頼性の低下の原因となり、ひいては、歩留まりの低下をもたらす。また、歩留まりの低下に加え、多層化することにより工程数も増加し、コストアップを招くことになる。
【０２２４】
配線を高密度化することは、多層化を抑えるには有効であるが、各層の配線は、ビアホールを避けて配線しなければならず、配線の高密度化にはビアホールの小径化が不可欠である。しかしながら、ビアホールの加工精度は、配線の加工精度に比べて劣るので、このことが、配線の高密度化を妨げる一因になっている。
【０２２５】
一方、ＬＳＩチップは、半導体プロセス技術の進展により、電極パッドのピッチを数μｍのオーダまで狭ピッチ化することが技術的には可能となっているが、現行のインターポーザでは、数μｍピッチの電極パッドと接続することがでる配線技術はない。すなわち、現行のインターポーザでは、急激に進むＬＳＩチップの狭ピッチ化に適応できず、ＬＳＩチップの電極パッドのピッチは、インターポーザの接続端子のピッチに合わせざるを得ないのが現状である。このような課題に着目したのが以下に説明する実施の形態１０のインターポーザである。実施の形態１０のインターポーザは、従来のインターポーザと異なり、微細な配線パターンの形成を必要とせず、また、信号配線が経由するビアホールの接続数を格段に減らすことができるので、信頼性の高い高密度配線が得られる。
【０２２６】
図３２、図３３は、本発明の実施の形態１０のインターポーザの構成を示した図であり、図３２はその要部を断面して示す斜視図であり、図３３はその要部の断面図である。
【０２２７】
このインターポーザ１２０Ａは、矩形平板形状の基板構造を有する。インターポーザ１２０Ａは複数の誘電体層１１を有する。各誘電体層１１は、基板両主面の対向方向（厚み方向）ｔに沿って配置されたうえで、対向方向ｔと直交する方向ｗ１に沿って積層される。ここで、直交方向ｗ１とは、矩形状をしたインターポーザ１２０Ａの任意の辺に沿った一つの基板平面方向をいう。誘電体層１１の表面には内部導体パターン１２、１３が設けられる。内部導体パターン１２、１３は、誘電体層１１の両面に設けられる。隣接する誘電体層１１どうしは、インターポーザ両主面２０、２１のいずれか一方においてその層端が互いに連通一体に連結成形される。
【０２２８】
連結された層端は隣接する誘電体層１１の連結部位１４を構成する。連結部位１４は誘電体層１１の幅いっぱい（インターポーザ１２０Ａの基板幅いっぱい）、すなわち、直交方向ｗ１に対して基板平面上で直交する基板平面方向ｗ２に沿って連続的に誘電体層１１に設けられる。連結部位１４は、各誘電体層１１の両層端に設けられる。これら複数の連結部位１４は、インターポーザ両主面２０、２１のいずれか一方に直交方向ｗ１に沿って互い違いに配置される。すなわち、一方の主面２０側の連結部位１４に隣接する連結部位１４は、他方の主面２１に設けられ、他方の主面２１側の連結部位１４に隣接する連結部位１４は、一方の主面２０に設けられる。
【０２２９】
これにより、複数ある誘電体層１１全体は、連結部位１４において折り畳まれることで屈曲配置される一枚の誘電体シート１０の形態をなし、さらに折り畳まれた誘電体シ−ト１０は矩形平板状の基板構造を構成する。内部導体パターン１２、１３は、このようにして誘電体シート１０を構成する誘電体層１１に層長手方向に沿って帯状に配置される。ここで、層長手方向とは、連結部位１４の連結稜線方向であって、具体的には基板平面方向ｗ２となる。
【０２３０】
各誘電体層１１は、層間に配置される絶縁性接着層１６で互いに固着されており、内部導体パターン１２、１３は、絶縁性接着層１６で被覆される。これにより、インターポーザ１２０Ａの一方の主面２０は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。同様に、インターポーザ１２０Ａの他方の主面２１は、絶縁性接着層１６で固着された複数の連結部位１４の連続体により構成される。
【０２３１】
複数ある内部導体パターン１２、１３のうちの少なくとも一つは、この内部導体パターン１２、１３が形成される誘電体層１１の表面が連結外側となる連結部位１４まで延出される。これにより、内部導体パターン１２、１３の延出端はいずれか一方の主面２０、２１（図３２、図３３では基板主面２０）に露出する。インターポーザ１２０Ａの主面２０、２１に露出する内部導体パターン１２は、引き出し電極１７、１８を構成する。引き出し電極１７、１８の上面には、引き出し電極１７、１８よりも面積の大きい外部接続端子３２、３４がそれぞれ形成される。外部接続端子３２、３４の上面は、インターポーザ１２０Ａに実装される半導体装置が安定してインターポーザ１２０Ａに搭載できるように、また、インターポーザ１２０Ａが回路基板に安定して搭載できるように基板主面２０、２１と平行な平坦面となっている。
【０２３２】
引き出し電極１７、１８を有する内部導体パタ−ン１２、１３が両面に設けられた誘電体シート１０には、予め、ビアホール（層間接続導体）２２が形成される。ビアホール２２は、内部導体パターン１２と内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填される。ビアホール２２は、引き出し電極１７、１８にできる限り近接する位置に配置される。
【０２３３】
これにより、引き出し電極１７を有する内部導体パタ−ン１２と引き出し電極１８を有する内部導体パタ−ン１３とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。
【０２３４】
インターポーザ１２０Ａは、帯状に形成された内部導体パターン１２が誘電体層１１を挟んで交互に横方向（基板平面方向）に積層された構造になっているので、誘電体層１１の厚さと内部導体パターン１２、１３の厚さを加えた程度の微小なピッチで配線を引き回すことができる。例えば、誘電体層１１の厚みを４μｍ、内部導体パターン１２、１３の厚みを１μｍとした場合、４〜５μｍピッチという極めて高密度な配線引き回しが可能になる。これは、最先端の多層配線基板（例えば、ビルドアップ多層配線基板）における４０μｍピッチ配線と比較しても、８〜１０層の配線層に匹敵する配線密度である。
【０２３５】
さらに、インターポーザ１２０Ａにおいては、内部導体パターン１２、１３は、絶縁性接着層１６で被覆されており、インターポーザ１２０Ａ内に内装された構造になっている。そのため、内部導体パタ−ン１２、１３は、インターポーザ１２０Ａの主面２０、２１上に設けられた外部接続端子３２、３４によって何ら阻害されることなく、狭ピッチ配置を維持することが可能となり、その分、高密度配線が可能となる。
【０２３６】
一般に、インターポーザでは、その両主面に外部接続端子が設けられる。一方の主面に設けられる外部接続端子は、半導体装置（ＬＳＩチップ等）に接続されるものであって、半導体装置の構造に応じて一方主面の周縁に沿って配置される。このような端子の周縁配置をペリフェラル配列という。これに対して他方の主面に設けられる外部接続端子は、回路基板（マザー基板）に接続されるものであって、回路基板の構造に応じて、他方主面上にアレイ状に２次元配置される。このような端子の配置をエリアアレイ配列という。インターポーザでは、一方主面の外部接続端子（ペリフェラル配列）を、他方主面の外部接続端子（エリアアレイ配列）に接続するために、インターポーザ内で内部導体パタ−ンが引き回されている。つまり、ペリフェラル配列の外部接続端子とエリアアレイ配列の内部導体パターンとは、インターポーザ内の内部導体パターンによって相互に配列変換される。本発明のインターポーザ１２０Ａでは、このような外部接続端子の配列変換を、誘電体層１１内に形成された接続導体１９により実施する。
【０２３７】
ビルドアップ基板等を用いた従来のインターポーザでは、この配列変換のために配線層間がビアホールによって上下に接続された多層の配線パターンを用いており、ビアホールを設けた部分の両配線層には、ビアホール径よりも大きな径のランドを設ける必要がある。そのため、従来のインターポーザでは、ランドが邪魔になり微細なピッチの配線パターンを形成することが困難である。
【０２３８】
一方、実施の形態１０のインターポーザ１２０Ａでは、内部導体パターン１２、１３はインターポーザ１２０Ａに内装されているので、インターポーザ１２０Ａの主面２０、２１上に設けられる配線やランドに邪魔されることなく微細ピッチの配線パターンを形成することができる。また、インターポーザ１２０Ａの主面２０、２１上に形成する再配線パターンや接続用のランドも、内部導体パターン１２、１３に邪魔されることなく任意に設けることが可能となる。基板主面２０、２１に設ける配線パターンは、引き出し電極１７、１８と外部接続端子３２、３４とを相互接続する配線パターンとして機能させることができる。このような機能を発揮可能な配線パターンを基板主面２０、２１上の任意の位置に配置できるインターポーザ１２０Ａでは、外部接続端子３２、３４を、主面２０、２１上の任意の位置に配置することが可能となる。
【０２３９】
以上説明したように、インターポーザ１２０Ａは、狭ピッチな高密度配線を収納することが可能なうえに、収納している高密度配線と、狭ピッチ化された電極パッドを有するＬＳＩチップとを相互接続可能な構造を実現することができる。
【０２４０】
次に、実施の形態１０のインターポーザ１２０Ａの製造方法を、図３４−（Ａ）、図３４−（Ｂ）、図３４−（Ｃ）、及び図３５を参照しながら説明する。
【０２４１】
図３４−（Ａ）、図３４−（Ｂ）、図３４−（Ｃ）はそれぞれ、折り畳む前の誘電体シート１０の平面図、Ｘ−Ｙにおける断面図、及び底面図を示す。図３４−（Ａ）に示すように、矩形形状を有する誘電体シート１０に、後に折り畳む際に、誘電体シート１０の一方表面からみて山となる山側線Ｐ−Ｐ′と、谷となる谷側線Ｑ−Ｑ′とを仮想的に設定する。これら山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、誘電体シート１０の一方辺に沿った方向ｗ３に沿って設定される。さらに、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とは、交互にかつ互いに平行にかつ一定間隔に設定される。ここで、方向ｗ３は、インターポーザ１２０Ａにおける基板平面方向ｗ２と同方向になる方向である。以上が第１の工程である。
【０２４２】
次に、内部導体パターン１２、１３を、誘電体シート１０の両表面に形成する。その際、内部導体パターン１２、１３を、方向ｗ３に沿って帯状に形成する。さらに、各内部導体パターン１２、１３を、隣接する山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′とに挟まれた表面領域それぞれに、これら線Ｐ−Ｐ′,Ｑ−Ｑ′と平行に配置する。さらに、誘電体シート１０の一方表面に設けられた内部導体パターン１２と他方表面に設けられた内部導体パターン１３とを、互いに、誘電体シート１０を挟んで対向配置する。
【０２４３】
複数の内部導体パターン１２、１３のうち、任意の内部導体パターン１２、１３の一部を、隣接する山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′を超える位置まで延出させることで引き出し電極１７、１８を形成する。ここで、内部導体パターン１２、１３の両側には山側線Ｐ−Ｐ′または谷側線Ｑ−Ｑ′が配置されており、これらの線Ｐ−Ｐ′,Ｑ−Ｑ′の中から一方を選択し、選択した線まで内部導体パターン１２、１３を延出させて引き出し電極１７、１８を形成する。線Ｐ−Ｐ′,Ｑ−Ｑ′の選択は次のように実施される。誘電体シート１０は、図３５に示すように、後工程において線Ｐ−Ｐ′,Ｑ−Ｑ′に沿って交互に折り畳まれる。内部導体パターン１２、１３を線Ｐ−Ｐ′,Ｑ−Ｑ′に向けて延出させた場合、その延出端が屈曲状態の誘電体シート１０のシート内部に位置する場合と、シート外部に位置する場合とが生じる。内部導体パターン１２、１３の延出側としては、パターン延出端が屈曲状態の誘電体シート１０のシート外部に位置する線Ｐ−Ｐ′,Ｑ−Ｑ′が選択される。
【０２４４】
ここで、誘電体シート１０は、厚さが４．５μｍのアラミドフィルムが用いられ、内部導体パターン１２、１３は、誘電体シート１０に銅薄膜を１μｍの厚さで成膜された後、エッチングにより５００μｍの幅をもって、１ｍｍ間隔（山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間隔）で形成される。以上が第２の工程である。
【０２４５】
なお、図３４−（Ｂ）に示すように、誘電体シート１０には、予め、ビアホール２２が形成されている。ビアホール２２は、引き出し電極１７が形成される内部導体パターン１２と引き出し電極１８が形成される内部導体パターン１３とが対向する位置に形成される。ビアホール２２には、層間接続導体（金属導体）が充填されている。ビアホール２２は、引き出し電極１７、１８にできる限り近接する位置に配置される。これにより、引き出し電極１７と引き出し電極１８とは、ビアホール２２（層間接続導体）に当接することで、互いに接続される。
【０２４６】
次に、図３５に示すように、誘電体シート１０を、山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′に沿って交互に連続的に折り畳む。その際、誘電体シート１０の一方表面からみて山側線Ｐ−Ｐ′が山形状となり谷側線Ｑ−Ｑ′が谷形状となるように折り畳む。これにより誘電体層１１が、基板平面方向に沿って積層されてなるインターポーザ１２０Ａの構造が具体化する。ここで、誘電体層１１の層端は、誘電体シート１０を交互に折り畳むことによって形成される連結部位１４で連結される。連結部位１４は複数設けられ、各連結部位１４は各誘電体層１１の両層端の一方に交互に配置される。さらに、各誘電体層１１の間に、絶縁性接着層１６を充填することによって、各誘電体層１１を互いに固着させる。これにより、互いに重畳された部位からなる複数の誘電体層１１が形成される。以上が第３の工程である。なお、絶縁性接着層１６を設けて各誘電体層１１を接着する場合、絶縁性接着層１６の材料は、熱硬化性エポキシ樹脂や熱硬化性エポキシ樹脂を組成として含むコンポジット材料が適当であり、１００〜２００℃程度の加熱で容易に各誘電体層１１を接着することができる。
【０２４７】
誘電体シート１０を折り畳む際、引き出し電極１７、１８は、連結部位１４の連結外側に位置してインターポーザ１２０Ａの主面２０、２１に露出する。
【０２４８】
図３５から明らかなように、引き出し電極１７は、一体成形された同材料によって内部導体パターン１２に連結しており、引き出し電極１８は、一体成形された同材料により内部導体パターン１３に連結している。さらに、内部導体パターン１２と内部導体パターン１３とは、ビアホール２２を介して互いに接続されている。これにより、引き出し電極１７と引き出し電極１８とは接続される。
【０２４９】
ここで、インターポーザ１２０Ａの両主面２０、２１には、図３３に示すように、外部接続端子３２、３４が形成される。外部接続端子３２、３４は、引き出し電極１７と引き出し電極１８とにそれぞれ当接して接続される。外部接続端子３２、３４の上面は主面２０、２１と平行な平坦面となっている。
【０２５０】
なお、上記例では、誘電体層１１にビアホール２２を１つ形成した場合を説明したが、内部導体パターン１２と内部導体パターン１３とは、誘電体層１１を挟んで平行に形成されているので、ビアホール２２はその間のどの箇所でも形成することが可能である。
【０２５１】
なお、誘電体シート１０（誘電体層１１）として、アラミドフィルムのほか、熱可塑性フッ素樹脂、又は熱硬化性エポキシ樹脂等を用いることができる。また、折り畳まれた誘電体層１１は、その間に絶縁性接着層１６を充填することによって各誘電体層１１を互いに固着させたが、絶縁性接着層１６を充填しなくても、直接誘電体層１１同士を圧着させることによって固着させることもできる。この場合の誘電体層１１（誘電体シート１０）として好適な材料としては、例えば熱可塑性ポリエステル等が挙げられる。
【０２５２】
（実施の形態１１）
次に、インターポーザ１２０Ａを、ＬＳＩチップのＣＳＰ実装に適応した実施の形態１１を、図３６Ａ〜図３６Ｃを参照しながら説明をする。図３６Ａは、インターポーザ１２０Ａの上面図、図３６Ｂは、インターポーザ１２０ＡにＬＳＩチップ３０を搭載した状態の断面図、図３６Ｃは、インターポーザ１２０Ａの底面図をそれぞれ示したものである。
【０２５３】
図３６Ａに示すように、インターポーザ１２０Ａの一方の主面２０には、その周辺に沿って、外部接続端子（ＬＳＩチップ３０の電極パッドと接続される端子）３２が、一定の間隔をもって形成される。外部接続端子３２は、ＬＳＩチップ３０に対応して設けられる。ここで、ＬＳＩチップ３０の実装面にはその周縁に沿って電極パッド３１が配置（ペリフェラル配列）される。外部接続端子３２は、電極パッド３１の配置に対応して同様に配置（ペリフェラル配列）される。
【０２５４】
ＬＳＩチップ３０は、図３６Ｂに示すように、インターポーザ１２０Ａの一方の主面２０に搭載される。さらに、ＬＳＩチップ３０は、電極パッド３１上に形成された金属バンプ３３を介して外部接続端子３２に、フリップチップ法によりフェイスダウン実装される。
【０２５５】
インターポーザ１２０Ａの他方の主面２１には、図３６Ｃに示すように、外部接続端子３４が２次元的にアレイ状に配置されており、これにより、インターポーザ１２０Ａは、外部接続端子３４がエリアアレイ配置されたＣＳＰ構造となっている。なお、外部接続端子３４上には、インターポーザ１２０Ａをプリント配線基板に実装する際の接続を容易にするために、半田ボール３５が形成される。
【０２５６】
インターポーザ１２０Ａの一方の主面２０にその周縁に沿って配列された外部接続端子３２は、インターポーザ１２０Ａの他方の主面２１において、エリアアレイ配列された外部接続端子３２に接続される。その際の端子配列変換構造について、図３７を参照しながら説明する。
【０２５７】
図３７は、図３６Ａ〜図３６Ｃに示したインターポーザ１２０Ａの領域Ａを拡大して模式的に示す断面図である。図３７において、誘電体層１１は一定の方向（紙面の上下方向）に沿って互いに平行に配置されており、誘電体層１１の表面に設けられてインターポーザ１２０Ａに内装された内部導体パターン１２、１３も同様に一定の方向（紙面の上下方向）に沿って互いに平行に形成されている。実際には、内部導体パターン１２、１３は、４〜５μｍ程度の狭ピッチで形成されているので、図３７で模式的に示したピッチよりもその間隔はもっと狭い。
【０２５８】
主面２０側の外部接続端子３２と主面２１側の外部接続端子３４とは、内部導体パタ−ン１２、１３を介して相互接続される。具体的には、
・任意の誘電体層１１の両面に設けられた内部導体パターン１２，１３を誘電体層１１内に形成された層間接続導体（ビアホール２２）で接続する、
・内部導体パターン１２、１３に連通する引き出し電極１７、１８をインターポーザ１２０Ａの主面２０、２１それぞれに引き出す、
・引き出し電極１７、１８を外部接続端子３２、３４に接続する、
以上の構造を設けることで、外部接続端子３２と外部接続端子３４とは、相互接続される。
【０２５９】
ここで、ペリフェラル配列となる一方の外部接続端子３２と、エリアアレイ配列となる他方の外部接続端子３４とを対応付けた場合、組み合わされる端子対どうしがインターポーザ１２０Ａを挟んで対向配置されるとは限らず、互いに離間した位置に配置される端子対も生じる。しかしながら、インターポーザ１２０Ａの構造では、両主面２０、２１は、自由に配線パターンを形成することができるので、外部接続端子３２、３４の位置まで再配線パターンを引き伸ばすことにより、所定の接続をすることができる。
【０２６０】
具体的な接続方法について、図３７を参照しながら、以下に説明する。図３７および以下の説明では、それぞれ複数ある誘電体層１１、引き出し電極１７、１８、ビアホール２２、および外部接続端子３２、３４の中から特定のものを他のものから区別するために、特定した構造物の符号１１、３２、３４、１７、１８それぞれにａ−（Ｂ）−（Ｃ）、…の添字を追加している。また、図３７では、誘電体層１１の配列方向をＹ方向と規定し誘電体層１１の厚み方向をＸ方向と規定している。外部接続端子３２は、インターポーザ１２０Ａの周縁に沿ってペリフェラル配列（一列配置）されている。外部接続端子３４は、Ｘ、Ｙ方向それぞれに沿ってエリアアレイ配列されている。また、図３７は、配線基板１００Ａの内部構造を概略化して示す断面図であって、基板両主面２０、２１に設けられることで本来図３７に表れない外部接続端子３２、３４も実線で示している。
【０２６１】
ここで、インターポーザ１２０Ａを、Ｙ方向に沿った帯領域に分割したと仮定する。その場合、各外部接続端子３２が配置される帯領域と、隣接する外部接続端子３２の間にある領域とを、図中左から、順番に配置帯領域Ｙ３２1、Ｙ３２2、…Ｙ３２8、Ｙ３２9と称する。これらの配置帯領域Ｙ３２1、Ｙ３２2、…Ｙ３２8、Ｙ３２9において、下付きの添字が奇数となる配置帯領域Ｙ３２1、3、5、7、9は、各外部接続端子３２が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｙ３２2、4、6、8は、隣接する外部接続端子３２の間にある領域を示す。
【０２６２】
図３７における領域Ａは、インターポーザ１２０Ａの隅部周縁に位置する。そのため、配置帯領域Ｙ３２1、3、5、7、9の中で最も隅に近い配置帯領域Ｙ３２1には、Ｙ方向に沿って列配置された複数の外部接続端子３２が位置し、他の配置帯領域Ｙ３２3、5、7、9には、外部接続端子３２が２つずつ（図では１つだけ図示）位置する。
【０２６３】
同様に、Ｙ方向に沿いかつ各外部接続端子３４が配置される帯領域と隣接する外部接続端子３４との間にある領域とを、図中左から、順番に配置帯領域Ｙ３４1、Ｙ３４2、…、Ｙ３４5と称する。これらの配置帯領域Ｙ３４1、Ｙ３４2、…、Ｙ３４5において、下付きの添字が奇数となる配置帯領域Ｙ３４1、3、5は、各外部接続端子３４が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｙ３４2、4は、隣接する外部接続端子３４の間にある領域を示す。各配置帯領域Ｙ３４1、3、5には、列配置された複数の外部接続端子３４が位置する。
【０２６４】
一方、インターポーザ１２０Ａを、Ｘ方向に沿った帯領域に分割したと仮定する。その場合、各外部接続端子３２が配置される帯領域と隣接する外部接続端子３２の間にある領域とを、図中下から、順番に配置帯領域Ｘ３２1、Ｘ３２2、…Ｘ３２8、Ｘ３２9と称する。これらの配置帯領域Ｘ３２1、Ｘ３２2、…Ｘ３２8、Ｘ３２9において、下付きの添字が奇数となる配置帯領域Ｘ３２1、3、…、9は、各外部接続端子３２が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｘ３２2、4、6、8は、隣接する外部接続端子３２の間にある領域を示す。
【０２６５】
図３７における領域Ａは、インターポーザ１２０Ａの隅部周縁に位置する。そのため、各配置帯領域Ｘ３２1、3、5、7、9の中で最も隅に近い配置帯領域Ｘ３２1には、Ｘ方向に沿って列配置された複数の外部接続端子３２が位置し、他の配置帯領域Ｘ３２3、5、7、9には、外部接続端子３２が一つずつ位置する。
【０２６６】
同様に、Ｘ方向に沿いかつ各外部接続端子３４が配置される帯領域と隣接する外部接続端子３４の間にある領域とを、図中下から、順番に配置帯領域Ｘ３４1、Ｘ３４2、…、Ｘ３４5と称する。これらの配置帯領域Ｘ３４1、Ｘ３４2、…、Ｘ３４5において、下付きの添字が奇数となる配置帯領域Ｘ３４1、3、5は、各外部接続端子３４が配置される帯領域を示し、下付きの添字が偶数となる配置帯領域Ｘ３４2、4は、隣接する外部接続端子３４の間にある帯領域を示す。各配置帯領域Ｙ３４1、3、5には、列配置された複数の外部接続端子３４が位置する。
【０２６７】
以上の領域設定を想定したうえで外部接続端子３２と外部接続端子３４との接続構造を説明する。まず、外部接続端子３２ａと外部接続端子３４ａとの接続構造を説明する。この場合、両端子３２ａ、３４ａは、両端子の間に他端子３２、３４が介在することなく近接し互いに隣接し合って配置される。さらに、両端子３２ａ、３４ａはＹ方向（誘電体層１１の表面に平行な方向）に沿って向かい合って配置されており、同一の誘電体層１１ａに当接している。そのため、両端子３２ａ、３４ａは次のようにして互いに接続される。以下の接続設定は、内部導体パタ−ンやビアホ−ルのパターン設計に際して実施される。
【０２６８】
まず、両端子３２ａ、３４ａの接続用内部導体パタ−ンとして、両端子３２ａ、３４ａが当接する誘電体層１１ａの両面に設ける内部導体パターン１２ａ、１３ａが選択される。
【０２６９】
次に、選択された内部導体パターン１２ａにおいて、両端子３２ａ、３４ａの接続に用いるパターン領域１２ａ1、１３ａ1のパターン長さは次のように設定される。パターン領域１２ａ1は、外部接続端子３２ａが位置する配置帯領域Ｘ３２1と外部接続端子３４ａが位置する配置帯領域Ｘ３４1とをパターン端部とするパターン長さに設定される。パターン領域１３ａ1は、外部接続端子３４ａが位置する配置帯領域Ｘ３４1を覆うパターン長さであってビアホール２２の接続に支障のない程度のパターン長さに設定される。
【０２７０】
なお、内部導体パタ−ン１２ａ、１３ａを外部接続端子３２ａ、３４ａ以外の他の外部接続端子３２、３４の接続に用いる場合には、パタ−ン領域１２ａ1、１３ａ1は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離されるが、他の接続に用いない場合には、パタ−ン領域１２ａ1、１３ａ1は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される必要性はない。また、このようなパターン設計は、外部接続端子３２ａと外部接続端子３４ａとを接続するパターン設計の一例に過ぎない。外部接続端子３２ａと外部接続端子３４ａとを接続可能であればどのようなパターンであってもよい。
【０２７１】
パタ−ン領域１２ａ1から延出させる引き出し電極１７ａを配置帯領域Ｘ３２1に配置させて外部接続端子３２ａに当接させる。これにより、外部接続端子３２ａと引き出し電極１７ａ（パタ−ン領域１２ａ1）とを接続する。同様に、パタ−ン領域１３ａ1から延出させる引き出し電極１８ａを外部接続端子３４ａに当接させる。これにより、外部接続端子３４ａと引き出し電極１８ａ（パタ−ン領域１３ａ1）とを接続させる。なお、パタ−ン領域１３ａ1は配置帯領域Ｘ３４1に選択的に設けられるため、引き出し電極１８ａはパタ−ン領域１３ａ1のいずれの位置に設けられても、外部接続端子３４ａに当接する。
【０２７２】
パターン領域１２ａ1とパターン領域１３ａ1とが対向する誘電体層１１ａの層域（配置帯領域Ｘ３４1）にビアホール２２ａを設けて、このビアホール２２ａを両パターン領域１２ａ1、１３ａ1に当接させる。これにより、両パターン領域１２ａ1、１３ａ1を相互に接続する。以上の構成を設けることにより、外部接続端子３２ａと外部接続端子３４ａとは、パターン領域１２ａ1、１３ａ1、ビアホール２２ａを介して相互に接続される。
【０２７３】
上記の例は、外部接続端子３２、３４が近接している場合であるが、互いに離れて配置された端子であって両端子間に他端子３２、３４が介在しており、さらには、同一の誘電体層１１に当接しない位置に配置されている端子３２、３４も相互接続される。その場合の接続構造を、図３７における外部接続端子３２ｂと外部接続端子３５ｂとの相互接続を例にして図３７を参照して説明する。
【０２７４】
この場合は、両端子３２ｂ、３４ｂを、端子間に再配線パターン４０を介在させて相互接続する。再配線パターン４０は、インターポーザ１２０Ａのいずれか一方の主面２０、２１上に形成される配線パターンである、再配線パターン４０は、外部接続端子３２ｂ、３４ｂの配置帯領域を避けて基板主面２０、２１に設けられる。なお、断面図である図３７において、本来現れない再配線パターン４０も実線で示されている。
【０２７５】
以下の説明では、外部接続端子３２が形成される基板主面２０に再配線パターン４０を設ける場合を説明するが、基板主面２１に再配線パターン４０を設ける場合も基本的には同様の構成となる。さらには、複数設けられる再配線パターン４０のそれぞれを、基板主面２０または基板主面２１に振り分けて配置してもよいのはいうまでもない。以下、接続構造を説明する。
【０２７６】
まず、両端子３２ｂ、３４ｂの接続用内部導体パタ−ンとして、内部導体パターン１２ｂ、１２ａ、１３ａが選択される。内部導体パターン１２ｂは、端子３２ｂが当接する誘電体層１１ｂの一方表面に位置する。内部導体パターン１２ａ、１３ａは、端子３４ｂが当接する誘電体層１１ａの両表面それぞれに位置する。この場合、選択される内部導体パターン１２ａ、１３ａが設けられる誘電体層１１ａは、両端子３２ａ、３４ａの接続用に選択される誘電体層１１ａと同一となる。これは、誘電体層１１ａが両端子３４ａ、３４ｂそれぞれに接しているためである。
【０２７７】
選択した内部導体パターン１２ｂ、１２ａ、１３ｂにおいて、両端子３４ａ、３４ａの接続に用いるパターン領域１２ｂ1、１２ａ2、１３ｂ2のパターン長さは、次のように設定される。
【０２７８】
パターン領域１２ｂ1は、配置帯領域Ｘ３２1と配置帯領域Ｘ３２8とをパターン端部とするパターン長さに設定される。ここで、配置帯領域Ｘ３２1は、外部接続端子３２ｂが配置される配置帯領域であることを理由にして選択される。配置帯領域Ｘ３２8は、外部接続端子３２ｂの配置帯領域Ｘ３２1と外部接続端子３４ｂの配置帯領域Ｘ３２9との間にある任意の配置帯領域でありかつ他のパターン領域どうしの接続に邪魔にならないことを理由にして選択される。
【０２７９】
パターン領域１２ａ2は、配置帯領域Ｘ３２8と配置帯領域Ｘ３４5とをパターン端部とするパターン長さに設定される。ここで、配置帯領域Ｘ３２8は、パターン領域１２ｂ1の一端が位置する配置帯領域であることを理由にして選択される。配置帯領域Ｘ３４5は、外部接続端子３４ｂが位置する配置帯領域であることを理由にして選択される。
【０２８０】
パターン領域１３ａ2は、外部接続端子３４ｂが位置する配置帯領域Ｘ３４5を覆うパターン長さであってビアホール２２の接続に支障のない程度の最小パターン長さに設定される。
【０２８１】
なお、パターン領域１２ａ2が設けられる内部導体パタ−ン１２ａやパターン領域１３ａ2が設けられる内部導体パタ−ン１３ａは、外部接続端子３２ｂ、３４ｂ間の接続以外に、外部接続端子３２ａ、３４ａ間等の他の接続に用いられる。そのため、パタ−ン領域１２ａ2、１３ａ2は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される。
【０２８２】
基板主面２０、２１のうちのいずれか一方（本実施の形態では、基板主面２０）に再配線パターン４０1が形成される。再配線パターン４０1は、パターン領域１２ｂ1の一端とパターン領域１２ａ2の一端とが位置する配置帯領域に配置される。図３７の構成では、再配線パターン４０1は、配置帯領域Ｘ３２8に設けられ、その領域に沿って形成される。再配線パターン４０1は、誘電体層１１ｂから誘電体層１１ａにわたって設けられる。
【０２８３】
パタ−ン領域１２ｂ1の両端それぞれから引き出し電極１７ｂ1、１７ｂ2が延出される。一方の引き出し電極１７ｂ1は外部接続端子３２ｂに当接する。これにより、外部接続端子３２ｂと引き出し電極１７ｂ1（パタ−ン領域１２ｂ1）とは接続される。他方の引き出し電極１７ｂ2は再配線パターン４０1に当接する。これにより、外部接続端子３２ｂと再配線パターン４０1とは接続される。
【０２８４】
パタ−ン領域１２ａ2の配置帯領域Ｘ３２8側の一端から引き出し電極１７ｃが延出される。引き出し電極１７ｃは再配線パターン４０1に当接する。これにより、再配線パターン４０1と引き出し電極１７ｃ（パタ−ン領域１２ａ2）とは接続される。
【０２８５】
パタ−ン領域１３ａ2から延出する引き出し電極１８ｂが外部接続端子３４ｂに当接する。これにより、外部接続端子３４ｂと引き出し電極１８ｂ（パタ−ン領域１３ａ2）とは接続される。なお、パタ−ン領域１３ａ2は配置帯領域Ｘ３４5に選択的に設けられるため、引き出し電極１８ｂはパタ−ン領域１３ａ2のいずれの位置に設けられても、外部接続端子３４ｂに当接する。
【０２８６】
パターン領域１２ａ2とパターン領域１３ａ2とが対向する誘電体層１１ａの層域（配置帯領域Ｘ３４5）にビアホール２２ｂを設けて、このビアホール２２ｂを両パターン領域１２ａ2、１３ａ2に当接させる。これにより、両パターン領域１２ａ2、１３ａ2を相互に接続する。以上の構成を設けることにより、外部接続端子３２ｂと外部接続端子３４ｂとは、パターン領域１２ｂ1、再配線パターン４０1、パタ−ン領域１２ａ2、ビアホール２２ｂ、パターン領域１３ａ2を介して相互に接続される。
【０２８７】
以上、外部接続端子３２ａ、３４ａ間の接続構造、および外部接続端子３２ｂ、３４ｂ間の接続構造を例にして、両外部接続端子３２、３４間の接続構造を説明した。他の端子間の接続構造も同様であるのはいうまでもない。
【０２８８】
（実施の形態１２）
本発明に係るインターポーザはＣＳＰのような小形で高密度なパッケージに好適である。しかしながらＣＳＰの外部接続端子を狭ピッチなものにしたとしても、プリント基板に他の部品と共に搭載される場合には、プリント基板側で用意された広ピッチの接続端子と整合が取れない場合が生じる。また、ＬＳＩチップ３０の中には、ＬＳＩチップ３０をインターポーザに搭載してエリアレイの外部接続端子を得る替わりに、ＬＳＩベアチップ自身に再配線を施してエリアアレイの電極パッドを持つものもある。このような場合ＣＳＰ側の狭ピッチな外部接続端子、あるいはＬＳＩベアチップ側の狭ピッチな電極パッドを、プリント基板側の広ピッチな接続端子に接続させるインターポーザ（以下、拡張インターポーザと称す）がさらに必要となる。
【０２８９】
本発明のインターポーザは、かかる拡張インター０ポーザにも好適であり、以下、拡張インターポーザに本発明を実施した実施の形態１２について、図３８〜図４１を参照しながら説明をする。
【０２９０】
図３８は、実施の形態１２に係る拡張インターポーザ１２０Ｂを模式的に示す断面図で、図３９はその平面図である。図３８に示すように、エリアアレイの電極パッド（図示せず）を有するＬＳＩチップ３０が、拡張インターポーザ１２０Ｂに搭載されている。また、図３９に示すように、拡張インターポーザ１２０Ｂの一方の主面２０には、ＬＳＩチップ３０の電極パッドを受ける外部接続端子５１が形成され、拡張インターポーザ１２０Ｂの他方の主面２１には、外部接続端子５２の配列を拡張した外部接続端子５２が形成されている。ここで、外部接続端子５２は、プリント基板に用意された接続端子のピッチに合わせて拡張されている。
【０２９１】
なお、ここでは、エリアアレイの電極パッドを有するＬＳＩチップ３０を拡張インターポーザ１２０Ｂに搭載する例を示したが、図３６Ａ〜図３６Ｃに示したようなペリフェラル配列された電極パッドを有するＬＳＩチップ３０をインターポーザ１１０に搭載して、エリアアレイの接続端子を有するようにしたＣＳＰを拡張インターポーザ１２０Ｂに搭載することもできる。
【０２９２】
次に、拡張インターポーザ１２０Ｂの両主面２０、２１それぞれに形成された外部接続端子５１、５２の接続構造について、図４０、図４１を参照しながら説明する。
【０２９３】
図４０は、図３９に示した拡張インターポーザ１２０Ｂを４分割した左下部の領域を拡大して示した図である。図４０には符号を付していないが、拡張インターポーザ１２０Ｂには、一定の方向（図面の左右方向）に沿って誘電体層１１が積層されており、さらには、誘電体層１１の両面それぞれには内部導体パターン１２、１３が設けられ、その中から選択された内部導体パターン１２、１３、引き出し電極１７、及び再配線４０を介した所定の接続構造（図３７を参照して実施の形態１１で説明した接続構造）により、外部接続端子５１と外部接続端子５２とは接続されている。
【０２９４】
その具体的な例を、図４１を参照しながら説明をする。図４１は、説明を簡単にするために、図４０に示した接続関係の一部のみを取り出して示した図である。
【０２９５】
以下、複数ある外部接続端子５１と外部接続端子５２との間の接続構造の中から代表して、外部接続端子５１ａと外部接続端子５２ａとの接続構造と、外部接続端子５１ｂと外部接続端子５２ｂとの接続構造とを説明する。図４１では、図３７と同様、誘電体層１１の配列方向をＹ方向と規定し誘電体層１１の厚み方向をＸ方向と規定する。外部接続端子５１ａと外部接続端子５２ａとは、図中のＹ方向に平行な領域で互いに重複して配置されている。外部接続端子５１ｂと外部接続端子５２ｂとは、図中のＸ、Ｙいずれの方向にも互いに重複することなく配置される。
【０２９６】
ここで、図３７におけるインターポーザ１２０Ａと同様、拡張インターポーザ１２０Ｂを、Ｙ方向に沿った帯領域に分割したと仮定する。その場合、各外部接続端子５１ａ、５１ｂ、５２ａ、５２ｂが配置される帯領域を、それぞれ配置帯領域Ｙ５１ａ、Ｙ５１ｂ、Ｙ５２ａ、Ｙ５２ｂと称する。
【０２９７】
同様に、Ｘ方向に沿いかつ各外部接続端子５１ａ、５１ｂ、５２ａ、５２ｂが配置される帯領域を、それぞれ配置帯領域Ｘ５１ａ、Ｘ５１ｂ、Ｘ５２ａ、Ｘ５２ｂと称する。
【０２９８】
以上の領域設定を想定したうえで外部接続端子５１ａと外部接続端子５２ａとの接続構造および外部接続端子５１ｂと外部接続端子５２ｂとの接続構造を説明する。
【０２９９】
まず、外部接続端子５１ａと外部接続端子５２ａとの接続構造を説明する。この場合、両端子５１ａ、５２ａはＹ方向（誘電体層１１の表面に平行な方向）に沿って向かい合って配置されており、同一の誘電体層１１ａに当接している。そのため、両端子５１ａ、５２ａは次のようにして互いに接続される。以下の接続設定は、内部導体パタ−ンやビアホ−ルのパターン設計に際して実施される。
【０３００】
まず、両端子５１ａ、５２ａの接続用内部導体パタ−ンとして、両端子５１ａ、５２ａが当接する誘電体層１１ａの両面に設けられる内部導体パターン１２ａ、１３ａが選択される。
【０３０１】
次に、選択された内部導体パターン１２ａにおいて、両端５１ａ、５２ａの接続に用いるパターン領域１２ａ1、１３ａ1のパターン長さが次のように設定される。パターン領域１２ａ1は、外部接続端子５１ａが位置する配置帯領域Ｘ５１ａと外部接続端子５２ａが位置する配置位置Ｘ５２ａとをパターン端部とするパターン長さに設定される。パターン領域１３ａ1は、外部接続端子５２ａが位置する配置位置Ｘ５２ａを覆うパターン長さであってビアホール２２の接続に支障のない程度のパターン長さに設定される。
【０３０２】
なお、内部導体パタ−ン１２ａ、１３ａを外部接続端子５１ａ、５２ａ以外の他の外部接続端子５１、５２の接続に用いる場合には、パタ−ン領域１２ａ1、１３ａ1は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される。しかしながら、他の接続に用いない場合には、パタ−ン領域１２ａ1、１３ａ1は、内部導体パタ−ン１２ａ、１３ａの他のパターン領域から分離される必要性はない。また、このようなパターン設計は、外部接続端子５１ａと外部接続端子５２ａとを接続するパターン設計の一例に過ぎない。外部接続端子５１ａと外部接続端子５２ａとを接続可能であればどのようなパターンであってもよい。
【０３０３】
パタ−ン領域１２ａ1から延出させる引き出し電極１７ａを配置帯領域Ｘ５１ａに配置させて外部接続端子５１ａに当接させる。これにより、外部接続端子５１ａと引き出し電極１７ａ（パタ−ン領域１２ａ1）とを接続する。同様に、パタ−ン領域１３ａ1から延出させる引き出し電極１８ａを外部接続端子５２ａに当接させる。これにより、外部接続端子５２ａと引き出し電極１８ａ（パタ−ン領域１３ａ1）とを接続させる。なお、パタ−ン領域１３ａ1は配置帯領域Ｘ５２ａに選択的に設けられるため、引き出し電極１８ａはパタ−ン領域１３ａ1のいずれの位置に設けられても、外部接続端子５２ａに当接する。
【０３０４】
パターン領域１２ａ1とパターン領域１３ａ1とが対向する誘電体層１１ａの層域（配置帯領域Ｘ５２ａ）にビアホール２２ａを設けて、このビアホール２２ａを両パターン領域１２ａ1、１３ａ1に当接させる。これにより、両パターン領域１２ａ1、１３ａ1を相互に接続する。以上の構成を設けることにより、外部接続端子５１ａと外部接続端子５２ａとは、パターン領域１２ａ1、ビアホール２２ａ、パターン領域１３ａ1を介して相互に接続される。
【０３０５】
次に、図中のＸ、Ｙいずれの方向にも互いに重複することなく配置されている外部接続端子５１ｂと外部接続端子５２ｂとの相互接続を説明する。
【０３０６】
この場合は、両端子５１ｂ、５２ｂを、端子間に再配線パターン４０を介在させて相互接続する。再配線パターン４０は、拡張インターポーザ１２０Ｂのいずれか一方の主面２０、２１上に形成される配線パターンである。再配線パターン４０は、外部接続端子５１、５２を避けて基板主面２０、２１に設けられる。
【０３０７】
以下の説明では、外部接続端子５１が形成される基板主面２０に再配線パターン４０を設ける場合を説明するが、基板主面２１に再配線パターン４０を設ける場合も基本的には同様の構成となる。さらには、複数設けられる再配線パターン４０のそれぞれを、基板主面２０または基板主面２１に振り分けて配置してもよいのはいうまでもない。以下、接続構造を説明する。
【０３０８】
まず、両端子５１ｂ、５２ｂの接続用内部導体パタ−ンとして、内部導体パターン１２ｂ、１２ｃ、１３ｂが選択される。内部導体パターン１２ｂは、端子５１ｂが当接する誘電体層１１ｂの一方表面に位置する。内部導体パターン１２ｃ、１３ｂは、外部接続端子５２ｂが当接する誘電体層１１ｃの両表面それぞれに位置する。
【０３０９】
選択した内部導体パターン１２ｂ、１２ｃ、１３ｂにおいて、両端子５１ａ、５２ｂの接続に用いるパターン領域１２ｂ1、１２ｃ1、１３ｂ1のパターン長さは、次のように設定される。
【０３１０】
パターン領域１２ｂ1は、配置帯領域Ｘ５１ｂと配置帯領域Ｘ５２ｂとをパターン端部とするパターン長さに設定される。ここで、配置帯領域Ｘ５１ｂは、外部接続端子５１ｂが配置される配置帯領域であることを理由にして選択される。配置帯領域Ｘ５２ｂは、他のパターン領域どうしの接続に邪魔にならないことを理由にして任意に選択される。図４１では、その例として、外部接続端子５２ｂが位置する配置帯領域Ｘ５２ｂが選択される。
【０３１１】
パターン領域１２ｃ1は、配置帯領域Ｘ５２ｂを覆うパターン長さに設定される。ここで、配置帯領域Ｘ５２ｂは、パターン領域１２ｂ1の一端が位置する配置帯領域であることと、外部接続端子５２ｂが位置する配置帯領域であることを理由にして選択される。
【０３１２】
パターン領域１３ｂ1は、外部接続端子５２ｂが位置する配置帯領域Ｘ５２ｂを覆うパターン長さであってビアホール２２の接続に支障のない程度のパターン長さに設定される。
【０３１３】
なお、パターン領域１２ｃ1が設けられる内部導体パタ−ン１２ｃやパターン領域１３ｂ1が設けられる内部導体パタ−ン１３ｂは、他の接続に用いられる場合がある。その場合には、パタ−ン領域１２ｃ1、１３ｂ1は、内部導体パタ−ン１２ｃ、１３ｂの他のパターン領域から分離される。
【０３１４】
基板主面２０、２１のうちのいずれか一方（本実施の形態では、基板主面２０）に再配線パターン４０1が形成される。再配線パターン４０1は、パターン領域１２ｂ1の一端とパターン領域１２ｃ1の一端が位置する配置帯領域に配置される。図１０の構成では、再配線パターン４０1は、配置帯領域Ｘ５２ｂに設けられ、その領域に沿って形成される。
【０３１５】
パタ−ン領域１２ｂ1の両端それぞれから引き出し電極１７ｂ1、１７ｂ2が延出する。一方の引き出し電極１７ｂ1は外部接続端子５１ｂに当接する。これにより、外部接続端子５１ｂと引き出し電極１７ｂ1（パタ−ン領域１２ｂ1）とは接続される。他方の引き出し電極１７ｂ2は再配線パターン４０1に当接する。これにより、外部接続端子５１ｂと再配線パターン４０1とは接続される。
【０３１６】
パタ−ン領域１２ｃ1から引き出し電極１７ｃが延出する。引き出し電極１７ｃは再配線パターン４０1に当接する位置に設けられる。これにより、再配線パターン４０1と引き出し電極１７ｃ（パタ−ン領域１２ｃ1）とは接続される。
【０３１７】
パタ−ン領域１３ｂ1から延出する引き出し電極１８ｂが外部接続端子５２ｂに当接する。これにより、外部接続端子５２ｂと引き出し電極１８ｂ（パタ−ン領域１３ｂ1）とは接続される。なお、パタ−ン領域１３ｂ1は配置帯領域Ｘ５２ｂに選択的に設けられるため、引き出し電極１８ｂはパタ−ン領域１３ｂ1のいずれの位置に設けられても、外部接続端子５２ｂに当接する。
【０３１８】
パターン領域１２ｃ1とパターン領域１３ｂ1とが対向する誘電体層１１の層域（配置帯領域Ｘ５２ｂ）にビアホール２２ｂを設けて、このビアホール２２ｂを両パターン領域１２ｃ1、１３ｂ1に当接させる。これにより、両パターン領域１２ｃ1、１３ｂ1を相互に接続する。以上の構成を設けることにより、外部接続端子５１ｂと外部接続端子５２ｂとは、パターン領域１２ｂ1、再配線パターン４０1、パタ−ン領域１２ｃ1、ビアホール２２ｂ、パターン領域１３ｂ1を介して相互に接続される。
【０３１９】
以上、外部接続端子５１ａ、５２ａ間の接続構造、および外部接続端子５１ｂ、５２ｂ間の接続構造を例にして、両外部接続端子５１、５２間の接続構造を説明した。他の端子間の接続構造も同様であるのはいうまでもない。
【０３２０】
実施の形態１１、１２で説明したように、外部接続端子３２、５１と外部接続端子３４、５２とは、それぞれアレイ状配列やペリフェラル配列されており、しかも、その配列が互いに複雑に交差するように配置される部位がある。
【０３２１】
このような構造に対応すべく本願発明では、誘電体層１１の厚みを、外部接続端子３２、３４、５１、５２の幅寸法に比して十分に小さい値にしており、誘電体層１１の表面に設けられて互いに絶縁されて積層される内部導体パタ−ン１２、１３の離間間隔も外部接続端子３２、３４、５１、５２の幅寸法に比して十分に小さい値となっている。そのため、アレイ状配列やペリフェラル配列されてその配列が互いに重複する外部接続端子３２、３４どうしや外部接続端子５１、５２どうしを、インターポーザ１２０Ａ、１２０Ｂ内に高密度に収納された内部導体パタ−ン１２、１３を介して基板上の面積効率高く接続することができる。
【０３２２】
この場合、より実装密度を高めるためには、インターポーザ１２０Ａの形状を、誘電体層１１の平面方向（長手方向、図中のＹ方向）に長く、誘電体層１１の厚み方向に短い、長矩形形状とするのが好ましい。そうすれば、誘電体層１１の長手方向に沿ってその接続両端が位置する接続ラインをよりたくさん設定することが可能となり、その分、再配線パターン４０の形成数を減らすことができて、高密度化がさらに進む。このように外形を誘電体層１１の厚み方向（積層方向）に短い長矩形形状とすることによって、マザー基板に搭載する側のインターポーザ１２０Ａの主面２１に設けた外部接続端子３４、５２のアレイ配列を、誘電体層１１の平面方向に多く配列し、誘電体層１１の積層方向に少なく配置することができる。
【０３２３】
エリアアレイ接続端子を有するＬＳＩチップを実装するプリント基板（マザー基板）において、その接続端子から配線を引き出す場合、エリアアレイ端子の外周から順番に配線を外に引き出し、より内周の端子は外周の端子の間隙に配線を通すか、プリント基板のより下層の配線層までビアホール等で接続して下層の配線層を使って配線を引き出す必要があり、エリアアレイ接続端子の配列数が増えるほど、その配線を引き出すためだけに高密度で多層な高価なプリント基板が必要で、システム全体のコストアップになるという課題がある。一方、本発明のインターポーザを用いた場合、外部接続端子３４、５２の誘電体層１１の積層方向の配列数を格段に減らすことができ、これを実装するプリント基板で外周に引き出すべき外部接続端子数や配線層数を格段に減らすことができ、より安価なプリント基板を用いることができるようになるという効果がある。
【０３２４】
従来のインターポーザは、主面と平行な面内での配線層を用いて配線を行なうため、ＬＳＩチップと接続する外部接続端子をプリント基板に実装される側の外部端子に、面内で均等に拡張して接続するのに向いており、正方形に近い外形が好ましいが、本発明のインターポーザは誘電体層１１の平面方向（長手方向）に伸びる多数の内部導体パターン１２、１３によって配線を行なうため、インターポーザの幅のうち誘電体層１１の積層方向の幅が、実装されるＬＳＩチップの幅に近い長矩形形状の方が、再配線パターン４０に頼らずに最も高密度に拡張配線を引き出すことができる。従って本発明は、実装されるＬＳＩチップの幅に近い長矩形形状とすることで、上述したようなマザー基板の配線をより容易に実現でき、エリアアレイ接続端子の一方の配列数を格段に減らした長矩形形状のインターポーザを実現することができる。
【０３２５】
また、以上説明したように、インターポーザ１２０Ａの表面に形成された外部接続端子５１と、外部接続端子５２との接続が行なわれるが、もともと、本発明に係るインターポーザは、狭ピッチな高密度配線の内部導体パターンを内装しているので、上記の例のような外部接続端子間の接続には、内部導体パターンのごく一部しか利用されていない。また、外部接続端子５２も広ピッチで形成されているので、外部接続端子５２の配列にも余裕がある。
【０３２６】
このような余った内部導体パターン１２、１３、及び外部接続端子５２を有効利用する例について、図４２を参照しながら説明をする。
【０３２７】
図４２は、実施の形態１２で第１のＬＳＩチップを搭載した拡張インターポーザ１２０Ｂと、通常の構造でパッケージされた第２、第３のＬＳＩチップ１６０、１７０とがプリント基板１８０に搭載された構成を示す図である。それぞれのＬＳＩチップの信号線は、プリント基板１８０に形成された配線パターンで互いに接続されているが、通常のパッケージでは、プリント基板１８０の一方の主面に外部接続端子が形成されている。そのため、パッケージが搭載されたプリント基板１８０の平面領域は、プリント基板１８０として多層配線基板を用いない限り、配線パターン（信号線）を通すことはできない。
【０３２８】
しかしながら、本発明の拡張インターポーザ１２０Ｂを用いれば、拡張インターポーザ１２０Ｂが搭載された場所にも、信号線を通すことが可能となる。すなわち、図４２に示すように、第２のＬＳＩチップ１６０の信号線の一部を、第１のＬＳＩチップ１２０（拡張インターポーザ１２０Ｂ）の領域を通じて、第３のＬＳＩチップ１７０に接続する場合、拡張インターポーザ１２０Ｂの第２のＬＳＩチップ側で余った外部接続端子５２に、信号線の一部を接続し、その信号線を、余った内部導体パターンを介して第３のＬＳＩチップ１７０側で余った外部接続端子５２につなぐことにより、第３のＬＳＩチップ１７０にその信号線を接続することができる。なお、この場合、内部導体パターン１２、１３は、図１１に示す拡張インターポーザ１２０Ｂにおいて、第２のＬＳＩチップ１６０側から第３のＬＳＩチップ１７０側に、平行に形成されていることが必要である。
【０３２９】
このような拡張インターポーザ１２０Ｂの構成を採用すれば、プリント基板の高密度実装がより容易になり、また、プリント基板の不必要な多層化もしなくて済み、安価なプリント基板実装が実現できる。
【０３３０】
以上、本発明をインターポーザに適用した実施の形態について説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記の実施の形態では、再配線パターン４０は、外部接続端子３２が形成された側のインターポーザ表面に形成されていたが、外部接続端子３４が形成された側のインターポーザ表面に形成されていても構わない。
【０３３１】
（実施の形態１３）
本発明の配線基板は、従来のビルドアップ配線基板では達し得なかった狭ピッチ配線の高密度配線を実現するものであるが、配線（内部導電パタ−ン）の方向が一方向（図では紙面に対して垂直方向）に揃っているので、多数の接続端子を持つＬＳＩチップ間を配線で相互接続する場合には、配線の自由度が制限される。本発明の配線基板の表面に、引き出し電極どうしを接続する表面配線を形成することにより、内部導電パタ−ン間を接続することは可能である。しかしながら、表面配線は従来の方法（例えばエッチング方法）によって形成されるので、配線ピッチは従来のままである。従って、いくら内部の配線（内部導電パターン）を狭ピッチ化しても、表面配線の配線ピッチで規定され、本来の性能を十分に引き出すことが難しい。
【０３３２】
実施の形態１３は、このような課題に着目したものであって、表面配線を設けることなく多数の接続端子を持つＬＳＩチップを相互接続する多層配線基板を実現している。本実施の形態によれば、本発明が有する狭ピッチ配線の性能を損うことなく多数の接続端子を持つＬＳＩチップ間を相互接続している。
【０３３３】
以下に、実施の形態１３について、図面を参照しながら説明する。図４３は、本発明の実施の形態における多層配線基板の基本的な構成を示した図である。
【０３３４】
図４３に示すように、多層配線基板は、第１のコア基板１００ａ上に第２のコア基板１００ｂが積層されて形成される。第１のコア基板１００ａ及び第２のコア基板１００ｂは、図１に示した配線基板１００Ａの構成と基本的に同じである。
【０３３５】
すなわち、第１のコア基板１００ａは、一定の幅を有する誘電体シ−ト１０を交互に連続的に折り畳むことによって形成された互いに重畳された部位からなる複数の誘電体層１１ａと、この誘電体層１１ａの主面上を、誘電体層１１ａの幅方向に沿って帯状に形成された内部導体パタ−ン１２、１３とで構成される。第２のコア基板１００ｂも同様の構成を有する。
【０３３６】
なお、図４３では、誘電体層１１−（Ａ）、１１−（Ｂ）の厚みを省略して描いているが、実際には、図４４に示すように、一定の厚みを有する誘電体層１１−（Ａ）の両面に、内部導電パターン１２、１３が誘電体層１１−（Ａ）の幅方向に沿って帯状に形成されている。誘電体層１１−（Ｂ）も同様の構成を有する。
【０３３７】
図４３に示すように、第１のコア基板１００ａに形成された複数の誘電体層１１−（Ａ）は、矢印Ｘの方向に平行に配列され、また、第２のコア基板１００ｂに形成された複数の誘電体層１１−（Ｂ）は、矢印Ｙの方向に平行に配列される。この構成は、誘電体シートをそれぞれ、互いに直交する方向に折り畳むことによって得られる。
【０３３８】
図４５は、図４３に示した多層配線基板１１０において、第１のコア基板１００ａに形成された内部導電パターンの一部と、第２のコア基板１００ｂに形成された内部導電パターンの一部とが、互いに接続された構成を示す。
【０３３９】
図４５に示すように、第１のコア基板１００ａを構成する複数の誘電体層の一部である誘電体層１１−（Ａ）1、１１−（Ａ）2は、内部導電パターンを有しており、その内部導体パターンの一部分は、誘電体シ−ト１１−（Ａ）1、１１−（Ａ）2の山側の折り曲げ部位まで延出されている。この折り曲げ部位は第１のコア基板１００ａの一主面を構成しており、さらには、この一主面は第２のコア基板１０ｂに対向している。この内部導体パターンの延出端は引き出し電極１７ａ1、１７ａ2を構成しており、引き出し電極１７ａ1、１７ａ2は第１のコア基板１００ａの表面に露出している。
【０３４０】
同様に、第２のコア基板１００ｂを構成する複数の誘電体層の一部である誘電体層１１−（Ｂ）1、１１−（Ｂ）2は、内部導電パターンを有しており、その内部導体パターンの一部分は、誘電体シ−トの谷側の折り曲げ部位まで延在されている。この折り曲げ部位は第２のコア基板１００ｂの一主面を構成しており、さらには、この一主面は第１のコア基板１０ａに対向している。この内部導体パターンの延出端は引き出し電極１９ｂ1、１９ｂ2を構成しており、引き出し電極１９ｂ1、１９ｂ2は第２のコア基板１００ｂの一主面に露出している。なお、図４５では、誘電体層１１−（Ａ）1、１１−（Ａ）2、１１−（Ｂ）1、１１−（Ｂ）2以外の誘電体層は図示省略されている。
【０３４１】
引き出し電極１７ａ1、１７ａ2、１９ｂ1、１９ｂ2は、それぞれ、図４６Ａ、図４６Ｂに示す構成を有している。すなわち、図４５では、誘電体層１１−（Ａ）1１１−（Ａ）2、１１−（Ｂ）1１１−（Ｂ）2の厚みを省略して描いているが、実際には、図４６Ａ、図４６Ｂに示すように、一定の厚みを有する誘電体層１１−（Ａ）1、１１−（Ａ）2、１１−（Ｂ）1、１１−（Ｂ）2の表面に引き出し電極１７ａ1、１７ａ2、１９ｂ1、１９ｂ2が設けられている。引き出し電極１７ａ1、１７ａ2、１９ｂ1、１９ｂ2は誘電体層１１−（Ａ）1、１１−（Ａ）2、１１−（Ｂ）1、１１−（Ｂ）2の幅方向に沿って帯状に形成されている。
【０３４２】
引き出し電極１７ａ1と引き出し電極１９ｂ1、及び引き出し電極１７ａ2と引き出し電極１９ｂ2とが接続されるように、各引き出し電極１１−（Ａ）1、１１−（Ａ）2、１１−（Ｂ）1、１１−（Ｂ）2の露出位置は予め定められている。
【０３４３】
以上説明した引き出し電極１７ａ1、１７ａ2、１９ｂ1、１９ｂ2の構成を設けることにより、互いに積層したコア基板内に形成された複数の内部導電パターンの内から選択的に取り出した任意の内部導電パターン同士を、互いに接続することが可能になる。
【０３４４】
なお、第１、第２のコア基板１００ａ、１００ｂを構成する複数の誘電体層１１は、誘電体層１１間に設けられた絶縁性接着層によって互いに固着される。各内部導体パターン（配線層）１２、１３は、絶縁性接着層により被覆されてコア基板内に内装された形態になる。そのため、コア基板を狭ピッチを維持しながら互いに絶縁された状態で積層することで多層配線基板を形成することができる。
【０３４５】
以上の説明は、コア基板を積層してなる多層配線基板において、上側のコア基板に形成された内部導電パターンと、下側のコア基板に形成された内部導電パターンとの接続構造に関するものである。さらに本発明の構成によれば、基板表面に形成した場合には交差してしまうような配線構造も、交差させることなく自由に配線することができる。以下、そのような配線構造を、図４７〜図４９を参照しながら説明をする。図４７は、第２のコア基板１００ｂの同一主面に露出させた引き出し電極１７ｂ1と引き出し電極１７ｂ2とを、第１及び第２のコア基板１００ａ、１００ｂ内に内装された内部導電パターンを使って、互いに接続した構成を示す。
【０３４６】
引き出し電極１７ｂ1、１７ｂ2が設けられた誘電体層１１−（Ｂ）1、１１−（Ｂ）2を含む第２のコア基板１００ｂ内の全ての誘電体層１１は、矢印Ｙ方向に沿って互いに平行に配置されている。そのため、第２のコア基板１００ｂ内に形成された内部導電パターンだけを介して、引き出し電極１７ｂ1と引き出し電極１７ｂ2とを接続することはできない。これに対して、第２のコア基板１００ｂに積層配置された第１のコア基板１００ａ内の誘電体層１１は矢印Ｙ方向と直交する矢印Ｘ方向に沿って互いに平行に配置されている。図４７では、このような第１のコア基板１００ａの構成を利用して、引き出し電極１７ｂ1と引き出し電極１７ｂ2とを接続している。以下、説明する。なお、以下の説明では、第１、第２のコア基板１００ａ、１００ｂにおいて、互いに対向する主面を対向主面と称し、その対向主面の裏側に位置する主面を裏主面と称する。
【０３４７】
まず、第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ1を、第２のコア基板１００ｂの対向主面まで導出する。このような引き出し電極１７ｂ1の導出は次のようにして実施される。すなわち、図４８に示すように、引き出し電極１７ｂ1が設けられる誘電体層１１−（Ｂ）1の一表面に、引き出し電極１７ｂ1に連続する内部導電パターン１２を設ける。内部導電パターン１２は、誘電体層１１−（Ｂ）1の幅方向中央部に達する幅寸法を有する。一方、上記一表面の裏側に位置する誘電体層１１−（Ｂ）1の表面（以下、他表面という）に引き出し電極１９ｂ1を設ける。引き出し電極１９ｂ1は、Ｙ方向に沿って任意の位置に配置することができる。引き出し電極１９ｂ1が設けられた誘電体層１１−（Ｂ）1の他表面に、引き出し電極１９ｂ1に連続する内部導電パターン１３を設ける。内部導電パターン１３は、誘電体層１１−（Ｂ）1の幅方向中央部に達する幅寸法を有する。内部導電パターン１２と内部導電パターン１３とを、誘電体層１１−（Ｂ）1内に設けたビアホール２２を介して互いに接続する。これにより、第２のコア基板１０ｂの裏主面に設けた引き出し電極１７ｂ1をＹ方向の任意の位置に配置した状態で第２のコア基板１００ｂの対向主面にある引き出し電極１９ｂ1まで導出させることができる。
【０３４８】
次に、第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ2を、第２のコア基板１００ｂの対向主面まで導出する。このような引き出し電極１７ｂ2の導出は、引き出し電極１７ｂ1の導出と同様に行うことができる。すなわち、図４８に示すように、引き出し電極１７ｂ2が設けられた誘電体層１１−（Ｂ）2の一表面に、引き出し電極１７ｂ2に連続する内部導電パターン１２を設ける。内部導電パターン１２は、誘電体層１１−（Ｂ）2の幅方向中央部に達する幅寸法を有する。一方、誘電体層１１−（Ｂ）2の他表面に引き出し電極１９ｂ2を設ける。引き出し電極１９ｂ2は、Ｘ方向に沿って引き出し電極１９ｂ1と同一線上の位置に配置する。引き出し電極１９ｂ2が設けられた誘電体層１１−（Ｂ）2の他表面に、引き出し電極１９ｂ2に連続する内部導電パターン１３を設ける。内部導電パターン１３は、誘電体層１１−（Ｂ）2の幅方向中央部に達する幅寸法を有する。内部導電パターン１２と内部導電パターン１３とを、誘電体層１１−（Ｂ）2内に設けたビアホール２２を介して互いに接続する。これにより、第２のコア基板１０ｂの裏主面に設けた引き出し電極１７ｂ2をＸ方向に沿って引き出し電極１９ｂ1と同一線上にある引き出し電極１９ｂ2まで導出させることができる。
【０３４９】
第１のコア基板１００ａの対向主面に引き出し電極１７ａ1、１７ａ2を露出させる。引き出し電極１７ａ1、１７ａ2は、絶縁層１１−（Ａ）1の一表面に設ける。絶縁層１１−（Ａ）1は、第１のコア基板１００ａを構成する絶縁層１１の一つであって、引き出し電極１９ｂ1、１９ｂ2が配置されたＸ方向の同一線上に位置する。引き出し電極１７ａ1は、引き出し電極１９ｂ1と対向する位置に配置する。引き出し電極１７ａ2は、引き出し電極１９ｂ2と対向する位置に配置する。さらに、引き出し電極１７ａ1、１７ａ2が設けられた誘電体層１１−（Ａ）1の一表面に、引き出し電極１７ａ1、１７ａ2それぞれに連続する内部導電パターン１２を設ける。これにより、引き出し電極１７ａ1と引き出し電極１７ａ2とを、内部導電パターン１２を介して接続する。
【０３５０】
以上の構成を備えたうえで、第１のコア基板１００ａと第２のコア基板１００ｂとを積層する。そうすると、第２のコア基板１００ｂの引き出し電極１９ｂ1と第１のコア基板１００ａの引き出し電極１７ａ1とが当接して接続し、さらには、第２のコア基板１００ｂの引き出し電極１９ｂ2と第１のコア基板１００ａの引き出し電極１７ａ2とが当接して接続する。これにより、第２のコア基板１００ｂの引き出し電極１９ｂ1と引き出し電極１９ｂ2とは、第１のコア基板１００ａの引き出し電極１７ａ1、内部導体パターン、並びに引き出し電極１７ａ2を介して接続される。
【０３５１】
上記の接続構造を採用すれば、基板主面に形成した場合にクロスしてしまうような配線接続構造も、支障なく配線することができる。以下、図４９を参照しながら、本発明における自由配線が可能な構成について説明する。
【０３５２】
図４９は、図４７に示した第１及び第２のコア基板１００ａ、１００ｂを積層して構成された多層配線基板１１０の平面図を示したものである。第１のコア基板１００ａ内に形成された複数の誘電体層１１は、矢印Ｘで示す方向に沿って配列され、第２のコア基板１００ｂ内に形成された複数の誘電体層１１は、矢印Ｙで示す方向に沿って配列され、配線基板１００Ｂの上方から見ると、これら誘電体層１１の配列は格子構造をなしている。
【０３５３】
図４９に示すように、第２のコア基板１００ｂの裏主面（この場合、多層配線基板１１０の表面）に露出させた引き出し電極１７ｂ1、１７ｂ2は、この格子構造の格子点Ａ及び格子点Ｂにそれぞれ位置する。図４７で示すように、引き出し電極１７ｂ1、１７ｂ2は、第１、第２のコア基板１００ａ、１００ｂ内に収納される内部導体パターン１２、１３を介して互いに接続されている。
【０３５４】
なお、図４９において、第２のコア基板１００ｂの対向主面や裏主面に露出する引き出し電極は白抜きの矩形で表示され、第１のコア基板１００ａの対向主面や裏主面に露出する引き出し電極は黒塗りの矩形で表示される。
【０３５５】
第２のコア基板１００ｂの裏主面（この場合、多層配線基板１１０の表面）に露出させた引き出し電極１７ｂ3、１７ｂ4は、この格子構造の格子点Ｃ及び格子点Ｄにそれぞれ位置する。格子点Ｃ、Ｄに位置する引き出し電極１７ｂ3と引き出し電極１７ｂ4とを接続する場合を考える。この場合、基板表面に配線を形成したとすると、格子点Ａと格子点Ｂとを接続する配線と、格子点Ｃと格子点Ｄとを接続する配線とは互いに交差してしまう。従来の構成ではこのような交差を避けるためには迂回して配線するしかない。
【０３５６】
しかしながら、本発明の構成を採用すれば、配線を迂回させることなく、格子点Ａと格子点Ｂとの接続と、格子点Ｃと格子点Ｄとの接続とを実施することが可能となる。以下、そのことを説明する。
【０３５７】
まず、図４９に示すように、第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ3を第２のコア基板１００ｂの対向主面に露出する引き出し電極１９ｂ3まで導出させる。ここで、引き出し電極１９ｂ3は、図４９におけるＸ方向において格子点Ｄ（引き出し電極１７ｂ4）が載置される線上に、格子点Ｄとは離間する位置に設置される。
【０３５８】
また、引き出し電極１７ｂ3と引き出し電極１９ｂ3とは、第２のコア基板１００ｂ内の同一の誘電体層の表裏面（一表面と他表面）それぞれに設けられる。したがって、引き出し電極１７ｂ3と引き出し電極１９ｂ3とは、図４９におけるＹ方向において格子点Ｃが載置される線上に互いに離間して設置される。
【０３５９】
ここで、引き出し電極１７ｂ3と引き出し電極１９ｂ3との接続構造（引き出し電極導出構造）は、図４７、図４８で前述した構造を採用する。すなわち、引き出し電極１７ｂ3に連続する内部導電パターンと、引き出し電極１９ｂ3に連続する内部導電パターンとを、これら引き出し電極１７ｂ3、１９ｂ3が設けられた誘電体層内に形成するビアホール２２を介して接続する。
【０３６０】
次に、第１のコア基板１００ａの対向主面に引き出し電極１７ａ3と引き出し電極１７ａ4とを露出させる。引き出し電極１７ａ3、１７ａ4は、第１のコア基板１００ａ内にある同一の誘電体層１１の同一表面に設けられる。ここで、引き出し電極１７ａ3、１７ａ4が設けられる誘電体層１１として、図４７、図４９におけるＸ方向に沿って引き出し電極１９ｂ3、１９ｂ4と同一線上に位置する誘電体層１１が選択される。
【０３６１】
第２のコア基板１００ｂの裏主面に露出する引き出し電極１７ｂ4を、第２のコア基板１００ｂの対向主面に露出する引き出し電極１９ｂ4に導出する。ここで、引き出し電極１９ｂ4は、引き出し電極１７ｂ4が設けられる誘電体層１１に設けられる。ただし、引き出し電極１９ｂ4は引き出し電極１７ｂ4が設けられる誘電体層１１の一表面ではなく、その裏面である他表面に設けられる。また、引き出し電極１９ｂ4は、図４９中のＸ方向に沿って、引き出し電極１７ａ4、１７ａ3と同一線上に配置される。引き出し電極１９ｂ4と引き出し電極１７ｂ4とは、誘電体層１１内に形成されたビアホール２２を介して接続される。
【０３６２】
引き出し電極をこのような構成に形成しておけば、図４７に示すように、第１のコア基板１００ａと第２のコア基板１００ｂとを積層した際、第１のコア基板１００ａの対向主面に露出する引き出し電極１７ａ3、１７ａ4と、第２のコア基板１００ａの対向主面に露出する引き出し電極１９ｂ3、１９ｂ4とを接続させることができる。
【０３６３】
その結果、第２のコア基板１００ｂの裏主面に互いに離間して配置される引き出し電極１７ｂ3と引き出し電極１７ｂ4とを、第１、第２のコア基板１００ａ、１００ｂ内に内装された内部導電パターンを介して接続することができる。
【０３６４】
以上の説明した本実施の形態の構成によれば、第１、第２のコア基板１００ａ、１００ｂ内に内装された内部導電パターンは、見かけ上、格子状をなしているだけで互いに絶縁されているので、すべての格子点上に位置する引き出し電極を無用な迂回配線を設けることなく接続することが可能となる。
【０３６５】
図５０は、本発明に係る多層配線基板１１０上に、３つのＬＳＩチップ（半導体装置）３３Ａ、３３Ｂ、３３Ｃを搭載した構成を示す。多層配線基板１１０は、第１のコア基板１００ａと第２のコア基板１００ｂとが積層された構成を有する。第１のコア基板１００ａは、図示はしないが矢印Ｘの方向に平行に配列された誘電体層１１−（Ａ）（内部導電パターン）を有する。第２のコア基板１００ｂは矢印Ｙの方向に平行に配列された誘電体層１１−（Ｂ）（内部導電パターン）を有する。なお、図５０では、誘電体層１１−（Ａ）、１１−（Ｂ）の一部を、点線で表示させているが、誘電体層は４〜５μｍのピッチで配列しているので、実際には、１本の点線は、１０〜１００層の誘電体層１１に相当する。
【０３６６】
各ＬＳＩチップのパッケージ端子がアレイ状に配列されている場合、各端子の直下には、第２のコア基板１００ｂの裏主面（多層配線基板の表面）に露出する引き出し電極（不図示）が形成されており、各端子がそれぞれ引き出し電極に接続されている。そして、各引き出し電極に接続する内部導電パターン（誘電体層１１−（Ａ）、１１−（Ｂ））が交差する領域（Ａ）、（Ｂ）において、図４９に示す内部導電パターンを用いた接続構造を設けることで、各ＬＳＩチップの端子間接続を行なうことができる。
【０３６７】
以上、説明したように、本発明における多層配線基板は、図１に示した構成からなるコア基板を積層することによって、任意の方向に配線パターンを接続配線することができる。これにより、コア基板固有の高密度配線を最大限に生かした高密度実装が可能な配線基板を実現することができる。
【０３６８】
なお、本発明によれば、多層基板内の迂回配線をなくすことができ、平行なバスラインや伝送線路を埋設して形成できるので、高品質な配線基板を同時に実現することが可能となる。
【０３６９】
図５１は、本実施の形態の多層配線基板１１０の変形例を示す。この変形例の構造が図４３に示す多層配線基板１１０と異なるのは、第１のコア基板１００ａと第２のコア基板１００ｂとの間に、基板間接続層５０を介装していることである。
【０３７０】
第１のコア基板１００ａの対向主面に露出する引き出し電極１７と、第２のコア基板１００ｂの対向主面に露出する引き出し電極１９（不図示）とは、基板間接続層５０に形成されたビアホール５３を介して接続される。引き出し電極は、配線パターンそのものを対向主面に露出させる構造上、その露出面積をそんなに大きくすることはできない。そのため、引き出し電極同士を接続するには、引き出し電極同士の位置合わせ精度として高い精度が必要される。
【０３７１】
これに対して、図５１に示す変形例である配線基板１００Ｃでは、露出面積が引き出し電極より大きい形状を有するビア４１を有する基板間接続層５０を第１、第２のコア基板１００ａ、１００ｂの間に介装することで、ビアホール５３を介して引き出し電極を接続している。これにより、ビアホール５３の面積が位置合わせ精度を緩和させることができ、接続を容易にすることができる。
【０３７２】
図５２には、第１のコア基板と第２のコア基板の積層する向きを、９０度以外の角度θに設定した多層配線基板１００Ｄを示す。すなわち、第１のコア基板１００ａを構成する誘電体層（内部導電パターン）の配列方向と、第２のコア基板１００ｂを構成する誘電体層（内部導電パターン）の配列方向とが交差する角度が、９０度以外の角度θに設定されている。このような構成は、誘電体シートを、互いに異なる方向に折り畳むことによって形成することができる。
【０３７３】
図５２の変形例では、第１のコア基板１００ａの対向主面に露出する引き出し電極１７ａ、１７ｂと、第２のコア基板１００ｂの対向主面に露出する引き出し電極１９ａ、１９ｂとが格子点Ｅ、Ｆにおいて接続されている。なお、角度θは、任意の角度で構わないが、例えば、９０°以外に、３０°、４５°、６０°の角度を持たすことができる。
【０３７４】
以上、本発明を好適な実施の形態により説明してきたが、こうした記述は限定事項ではなく、もちろん、種々の改変が可能である。例えば、内部導体パターン１２、１３は、誘電体シート１０の山側線Ｐ−Ｐ′と谷側線Ｑ−Ｑ′との間に帯状に１本形成した場合を説明したが、２本以上の内部導体パターンを形成することにより、配線抵抗を増加させない設計範囲内において、より高密度な配線基板を得ることができる。また、誘電体シート１０を所定の間隔で連続に折り畳む例を説明したが、例えば、信号線の特性パラメータを合わす等の目的で、折り畳む間隔を変えても構わない。
【０３７５】
また、例えば、上記実施の形態では、２つのコア基板を積層して多層配線基板を構成したが、さらに３つ以上のコア基板を積層して多層配線基板を構成してもよい。
【産業上の利用可能性】
【０３７６】
本発明の撮影装置は、番組制作のワークフローにおいて、素材の収録時にメタデータを利用した効率的、かつ最適な素材の収録を行うことにより、番組制作工程全体を効率化し、制作時間の短縮、制作コストの削減を実現することができる映像音声情報を収録する、複数の着脱可能な記録媒体を装填可能な撮影装置等として有用である。
【図面の簡単な説明】
【０３７７】
【図１Ａ】本発明の実施の形態１に係る配線基板の構成を示す図である。
【図１Ｂ】実施の形態１の配線基板に電子部品を実装してなる実装体の構成を示す図である。
【図２】図２−（Ａ）、図２−（Ｂ）、図２−（Ｃ）は、実施の形態１に係る配線基板の形成方法を示す図である。
【図３】実施の形態１に係る配線基板の構成を示す断面図である。
【図４】図４−（Ａ）、図４−（Ｂ）、図４−（Ｃ）は、本発明の実施の形態２に係る配線基板の形成方法を示す図である。
【図５】本発明の実施の形態２に係る配線基板の構成を示す断面図である。
【図６】図６−（Ａ）、図６−（Ｂ）、図６−（Ｃ）は、本発明の実施の形態２に係る配線基板の形成方法を示す図である。
【図７】本発明の実施の形態２に係る配線基板の構成を示す断面図である。
【図８】図８−（Ａ）、図８−（Ｂ）、図８−（Ｃ）は、本発明の実施の形態３に係る配線基板の形成方法を示す図である。
【図９】本発明の実施の形態３に係る配線基板の構成を示す断面図である。
【図１０】本発明の実施の形態３に係る配線基板の構成を示す図である。
【図１１】図１１−（Ａ）、図１１−（Ｂ）、図１１−（Ｃ）は、本発明の実施の形態４に係る配線基板の形成方法を示す図である。
【図１２】本発明の実施の形態４に係る配線基板の構成を示す断面図である。
【図１３】図１３−（Ａ）、図１３−（Ｂ）、図１３−（Ｃ）は、本発明の実施の形態４の他の例における配線基板の形成方法を示す図である。
【図１４】本発明の実施の形態４の他の例における配線基板の構成を示す断面図である。
【図１５】図１５−（Ａ）、図１５−（Ｂ）は、本発明の実施の形態４の他の例における配線基板の形成方法を示す図である。
【図１６】本発明の実施の形態４の他の例における配線基板の構成を示す断面図である。
【図１７】図１７−（Ａ）、図１７−（Ｂ）、図１７−（Ｃ）は、本発明の実施の形態５に係る配線基板の形成方法を示す図である。
【図１８】本発明の実施の形態５に係る配線基板の構成を示す断面図である。
【図１９】図１９−（Ａ）〜図１９−（Ｆ）は、本発明の実施の形態６に係る誘電体シートの形成方法を示す図である。
【図２０Ａ】本発明の実施の形態６に係る誘電体シートの折り畳み方法を説明する図である。
【図２０Ｂ】本発明の実施の形態６に係る誘電体シートの折り畳み方法を説明する図である。
【図２０Ｃ】本発明の実施の形態６に係る誘電体シートの折り畳み方法を説明する図である。
【図２１】本発明の実施の形態７に係る多層配線基板の構成を示す図である。
【図２２】本発明の実施の形態７の多層配線基板の構成要素であるコア基板（Ａ）の構成を示す図である。
【図２３】図２３−（Ａ）、図２３−（Ｂ）、図２３−（Ｃ）は、本発明の実施の形態７に係るコア基板の形成方法を示す図である。
【図２４】本発明の実施の形態７に係るコア基板の構成を示す断面図である。
【図２５】本発明の実施の形態８に係る多層配線基板の構成を示す断面図である。
【図２６】図２６−（Ａ）、図２６−（Ｂ）、図２６−（Ｃ）は、本発明の実施の形態８に係わるコア基板の形成方法を示す図である。
【図２７】本発明の実施の形態８に係わるコア基板の構成を示す断面図である。
【図２８】本発明の実施の形態９に係わるチップセットの構成を示す図である。
【図２９】本発明の実施の形態９に係わる多層配線基板の構成を示す断面図である。
【図３０Ａ】本発明の実施の形態１０に係わる多層配線基板の一製造工程を説明する図である。
【図３０Ｂ】本発明の実施の形態１０に係わる多層配線基板の一製造工程を説明する図である。
【図３０Ｃ】本発明の実施の形態１０に係わる多層配線基板の一製造工程を説明する図である。
【図３１Ａ】本発明の実施の形態１０に係わる多層配線基板の他の製造工程を説明する図である。
【図３１Ｂ】本発明の実施の形態１０に係わる多層配線基板の他の製造工程を説明する図である。
【図３１Ｃ】本発明の実施の形態１０に係わる多層配線基板の他の製造工程を説明する図である。
【図３２】本発明の実施の形態１１に係るインターポーザの基本構成を示す斜視図である。
【図３３】本発明の実施の形態１１に係るインターポーザの構成を示す断面図である。
【図３４】図３４−（Ａ）、図３４−（Ｂ）、図３４−（Ｃ）は、本発明の実施の形態６に係る誘電体シートの形成方法を示す図である。
【図３５】本発明の実施の形態１１に係るインターポーザの構成を示す断面図である。
【図３６Ａ】本発明の実施の形態１１に係るインターポーザを用いたＣＳＰの上面図である。
【図３６Ｂ】本発明の実施の形態１１に係るインターポーザを用いたＣＳＰの断面図である。
【図３６Ｃ】本発明の実施の形態１１に係るインターポーザを用いたＣＳＰの底面図である。
【図３７】本発明の実施の形態１１に係わるインターポーザの配線の接続構造を示す図である。
【図３８】本発明の実施の形態１２に係わる拡張インターポーザの構成を示す断面図である。
【図３９】本発明の実施の形態１２に係わる拡張インターポーザの構成を示す平面図である。
【図４０】本発明の実施の形態１２に係わる拡張インターポーザの一部拡大図である。
【図４１】本発明の実施の形態１２に係わる拡張インターポーザの配線の接続方法を示す図である。
【図４２】本発明の実施の形態１２に係わる拡張インターポーザの応用例を示す図である。
【図４３】本発明の実施の形態１３に係る多層配線基板の基本的な構成を示す斜視図である。
【図４４】本発明の実施の形態１３における誘電体層の構成を示す断面図である。
【図４５】本発明の実施の形態１３における多層配線基板の構成を示す斜視図である。
【図４６Ａ】本発明の実施の形態１３における引き出し電極の第１の構成を示す断面図である。
【図４６Ｂ】本発明の実施の形態１３における引き出し電極の第２の構成を示す断面図である。
【図４７】本発明の実施の形態１３における多層配線基板の構成を示す斜視図である。
【図４８】本発明の実施の形態１３における内部導電パターンの構成を示す断面図である。
【図４９】本発明の実施の形態１３における多層配線基板の配線の接続関係を示す平面図である。
【図５０】本発明の実施の形態１３におけるＩＣ（半導体装置）が搭載された多層配線基板の構成を示す平面図である。
【図５１】本発明の実施の形態１３における多層配線基板の変形例を示す斜視図である。
【図５２】本発明の実施の形態１３における多層配線基板の他の変形例を示す平面図である。
【図５３】従来のビルドアップ配線基板の構成を示す断面図である。
【符号の説明】
【０３７８】
１０  誘電体シート
１１  誘電体層
１１ａ  誘電体層
１１ｂ  誘電体層
１１ｃ  誘電体層
１２、１３  内部導体パターン
１４  連結部位
１６  絶縁性接着層
１７  引き出し電極
１８  引き出し電極
１９  引き出し電極
２０  基板主面
２１  基板主面
２２  ビアホール（層間接続導体）
２３  配線パタ−ン
２４  ビアホ−ル
２５  外部導電パターン
２６  外部接続用電極
２７  絶縁層
２８  接続用導体
３０  ＬＳＩチップ３１  電極パッド
３２  外部接続端子
３３  ＬＳＩチップ
３３Ａ  ＬＳＩチップ
３３Ｂ  ＬＳＩチップ
３３Ｃ  ＬＳＩチップ
３４  外部接続端子
３５  半田ボール
３６ａ、３６ｂ  内部導体パターン
３７ａ、３７ｂ  内部導体パターン
３８ａ、３８ｂ  内部導体パターン
４０ａ、４０ｂ  引き出し電極
４１ａ、４０ｂ  引き出し電極
４２ａ、４２ｂ  引き出し電極
４３ａ、４３ｂ  引き出し電極
４４ａ、４４ｂ  引き出し電極
４５ａ、４５ｂ  引き出し電極
５０  基板間接続層
５３  ビアホール
５１  外部接続端子
５２  外部接続端子
６０  バス
７０  溝
８０  治具
１００Ａ  配線基板
１００Ｂ  配線基板
１００Ｃ  配線基板
１００Ｄ  配線基板
１４０  チップ型の電子部品
１５０  実装構造体
１００ａ  コア基板
１００ｂ  コア基板
１１０Ａ  多層配線基板
１１０Ｂ  多層配線基板
１２０Ａ  インターポーザ
１２０Ｂ  拡張インターポーザ
１６０  第２のＬＳＩチップ
１７０  第３のＬＳＩチップ
１８０  プリント基板
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１Ａ】
2006028098.tif 000065
【図１Ｂ】
2006028098.tif 000066
【図２】
2006028098.tif 000067
【図３】
2006028098.tif 000068
【図４】
2006028098.tif 000069
【図５】
2006028098.tif 000070
【図６】
2006028098.tif 000071
【図７】
2006028098.tif 000072
【図８】
2006028098.tif 000073
【図９】
2006028098.tif 000074
【図１０】
2006028098.tif 000075
【図１１】
2006028098.tif 000076
【図１２】
2006028098.tif 000077
【図１３】
2006028098.tif 000078
【図１４】
2006028098.tif 000079
【図１５】
2006028098.tif 000080
【図１６】
2006028098.tif 000081
【図１７】
2006028098.tif 000082
【図１８】
2006028098.tif 000083
【図１９】
2006028098.tif 000084
【図２０Ａ】
2006028098.tif 000085
【図２０Ｂ】
2006028098.tif 000086
【図２０Ｃ】
2006028098.tif 000087
【図２１】
2006028098.tif 000088
【図２２】
2006028098.tif 000089
【図２３】
2006028098.tif 000090
【図２４】
2006028098.tif 000091
【図２５】
2006028098.tif 000092
【図２６】
2006028098.tif 000093
【図２７】
2006028098.tif 000094
【図２８】
2006028098.tif 000095
【図２９】
2006028098.tif 000096
【図３０Ａ】
2006028098.tif 000097
【図３０Ｂ】
2006028098.tif 000098
【図３０Ｃ】
2006028098.tif 000099
【図３１Ａ】
2006028098.tif 000100
【図３１Ｂ】
2006028098.tif 000101
【図３１Ｃ】
2006028098.tif 000102
【図３２】
2006028098.tif 000103
【図３３】
2006028098.tif 000104
【図３４】
2006028098.tif 000105
【図３５】
2006028098.tif 000106
【図３６Ａ】
2006028098.tif 000107
【図３６Ｂ】
2006028098.tif 000108
【図３６Ｃ】
2006028098.tif 000109
【図３７】
2006028098.tif 000110
【図３８】
2006028098.tif 000111
【図３９】
2006028098.tif 000112
【図４０】
2006028098.tif 000113
【図４１】
2006028098.tif 000114
【図４２】
2006028098.tif 000115
【図４３】
2006028098.tif 000116
【図４４】
2006028098.tif 000117
【図４５】
2006028098.tif 000118
【図４６Ａ】
2006028098.tif 000119
【図４６Ｂ】
2006028098.tif 000120
【図４７】
2006028098.tif 000121
【図４８】
2006028098.tif 000122
【図４９】
2006028098.tif 000123
【図５０】
2006028098.tif 000124
【図５１】
2006028098.tif 000125
【図５２】
2006028098.tif 000126
【図５３】
2006028098.tif 000127
【国際調査報告】
2006028098.tif 000128
2006028098.tif 000129
2006028098.tif 000130
2006028098.tif 000131
2006028098.tif 000132
2006028098.tif 000133