【事件の表示】
　特願２０１２−５５１２２４「共通基板上にカラムＩＩＩ−ＶトランジスタとともにシリコンＣＭＯＳトランジスタを有する半導体構造」拒絶査定不服審判事件〔平成２３年　８月　４日国際公開，ＷＯ２０１１／０９４１９０，平成２５年　５月２０日国内公表，特表２０１３−５１８４４１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　
　本願は，２０１１年（平成２３年）１月２５日（パリ条約による優先権主張　外国庁受理２０１０年１月２８日，米国）を国際出願日とする出願であって，平成２４年９月１９日に特許法１８４条の４第１項の規定による翻訳文が提出され，平成２５年１１月２０日付けの拒絶理由通知に対し，平成２６年２月２６日に手続補正がされ，同年７月１８日付けで拒絶査定がされ，これに対して同年１１月２５日に審判請求がされるとともに，同日に手続補正がされ，平成２７年１０月７日に上申書が提出されたものである。 
　
第２　補正の却下の決定
　
［補正却下の決定の結論］
　平成２６年１１月２５日付けの手続補正（以下「本件補正」という。）を却下する。
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであって，特許請求の範囲の請求項１については，本件補正の前後で以下のとおりである。  
　・補正前
　「【請求項１】
＜１１１＞結晶方位を有するシリコン基板と，
前記シリコン基板の第１の部分の上方に配置された絶縁性層と，
前記絶縁性層の上方に配置されたシリコン層であって，前記シリコン層が前記基板の前記結晶方位とは異なる＜１００＞結晶方位を有する，シリコン層と，
前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイスと
を備えた，半導体構造。」
　・補正後
　「【請求項１】
＜１１１＞結晶方位を有するシリコン基板と，
前記シリコン基板の第１の部分の上方に配置された絶縁性層と，
前記絶縁性層の上方に配置されたシリコン層であって，前記シリコン層が前記基板の前記結晶方位とは異なる＜１００＞結晶方位を有する，シリコン層と，
前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイスと
を備え，
　前記カラムＩＩＩ−Ｖデバイスが，前記基板と接触し，前記絶縁性層がＳｉＯ２からなることを特徴とする半導体構造。」
　
２　補正事項の整理
　本件補正による特許請求の範囲の請求項１についての補正を整理すると次のとおりとなる。（当審注．下線は補正箇所を示し，当審で付加したもの。） 
　・補正事項１
　補正前の請求項１に記載の「前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイスとを備えた，」との記載を，「前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイスとを備え
，前記カラムＩＩＩ−Ｖデバイスが，前記基板と接触し，前記絶縁性層がＳｉＯ
２
からなる
　
３　補正の適否について
　本願の願書に最初に添付した明細書の段落【００２３】及び【００２４】の記載，並びに図５及び６から，補正事項１は本願の願書に最初に添付した明細書，特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので，補正事項１は，特許法第１７条の２第３項の規定に適合する。
　そして，補正事項１は，補正前の請求項１に記載された発明特定事項である「カラムＩＩＩ−Ｖデバイス」及び「絶縁性層」を限定的に減縮するから，特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また，同法第１７条の２第４項の規定に適合することは明らかである。
　
４　独立特許要件についての検討 
（１）検討の前提
　上記３で検討したとおり，本件補正による請求項１についての補正事項１及び２は，特許法第１７条の２第５項第２号に掲げる，特許請求の範囲の減縮を目的とするものに該当するから，本件補正後の請求項１に記載された事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かにつき，更に検討する。
　
（２）本願補正発明
　本件補正後の請求項１に係る発明（以下「本願補正発明」という。）は，次のとおりのものと認める。（再掲）
　「【請求項１】
＜１１１＞結晶方位を有するシリコン基板と，
前記シリコン基板の第１の部分の上方に配置された絶縁性層と，
前記絶縁性層の上方に配置されたシリコン層であって，前記シリコン層が前記基板の前記結晶方位とは異なる＜１００＞結晶方位を有する，シリコン層と，
前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイスと
を備え，
　前記カラムＩＩＩ−Ｖデバイスが，前記基板と接触し，前記絶縁性層がＳｉＯ２からなることを特徴とする半導体構造。」
　
（３）引用文献の記載と引用発明
　ア　引用文献
　原査定の拒絶の理由に引用された，本願の優先権主張の日（以下「本願優先日」という。）前に日本国内及び外国において頒布された刊行物である，CHUNG J W ET AL，Seamless On-Wafer Integration of Si(100) MOSFETs snd GaN HEMTs，IEEE ELECTRON DEVICE LETTERS，Vol.30，No.10，２００９年１０月，１０１５−１０１７頁（以下「引用文献」という。）には，図面とともに，次の記載がある。（当審注．下線は当審において付加し，訳は当審で作成した。以下同じ。）
（ア）「II. DEVICE FABRICATION
　Fig. 1 summarizes the main steps of the fabrication of Si(100)-GaN-Si(100) virtual substrates. 
The Si(100)-GaN-Si(100) virtual substrate fabrication begins with the epitaxial growth of an AlGaN/GaN transistor structure on a Si(111) substrate by metal-organic chemical vapor deposition at Nitronex Corporation
The top Si(100) layer has a thickness of 200 nm and a donor doping concentration of 10
15
 cm
-3
　
Once the virtual substrate has been fabricated (Fig. 2), device processing starts with the fabrication of Si p-MOSFETs
　To fabricate GaN HEMTs, the AlGaN/GaN layer embeddedin the virtual substrate was exposed by etching the top Si(100) and HSQ layers using SF6 plasma followed by buffered oxide etchant in those regions where GaN devices are to be located. The etch selectivity between Si/SiO2 and AlGaN is excellent, and a smooth AlGaN surface was obtained after the etch. 
Once the AlGaN/GaN layer is exposed, the fabrication of GaN HEMTs is identical to a standard GaN HEMT process
・・・
Fig. 3 shows a scanning electron micrograph (SEM) image of the integrated Si p-MOSFETs and GaN HEMT devices after this step
（訳：II　デバイス製造
　図１に，Ｓｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板を製造する主要なステップがまとめられている。
Ｓｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板の製造では，はじめに，Ｎｉｔｏｒｏｎｅｘ社の有機金属ＣＶＤ装置により，Ｓｉ（１１１）基板上に，ＡｌＧａＮとＧａＮとの積層トランジスタ構造をエピタキシャル成長させる
最上層の（１００）面のＳｉは２００ｎｍの膜厚で，ドナーが１０
１５
ｃｍ
−３
の濃度でドープされている
　
Ｓｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板が製造されると，デバイスの製造プロセスが始まり，Ｓｉのｐ型ＭＯＳＦＥＴが製造される
　ＧａＮのＨＥＭＴを製造するために，緩衝酸化物のエッチャントが供給されたＳＦ６プラズマを用い，ＧａＮデバイスの形成箇所における最上層の（１００）面のＳｉとＨＳＱ層をエッチングして，実質的基板に埋め込まれている，ＡｌＧａＮとＧａＮとの積層を露出する。Ｓｉ及びＳｉＯ２とＡｌＧａＮとのエッチング選択比に優れ，エッチング後，平滑なＡｌＧａＮ表面が得られた。
ＡｌＧａＮとＧａＮとの積層が露出されると，ＧａＮ　ＨＥＭＴが一般的な製造方法で製造される
・・・
図３には，製造ステップ終了後の，集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスのＳＥＭ画像が示されている
（イ）Fig.1.には，Ｓｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板の製造における主要なステップが記載されており，
「0.As-grown GaN on Si(111)」（訳：Ｓｉ（１１１）上にＧａＮを成長させる。），「1.Spin-coating HSQ」（訳：ＨＳＱをスピンコーティングする。），「2.Bonding to SOI wafer」（訳：ＳＯＩウェハを貼り合わせる。），
「5.Selective etch of Si(100) 
 Buried oxide」（訳：Ｓｉ（１００）と埋め込み酸化膜を選択的にエッチングする。）の各ステップをこの順番で行うこと
　そして，Fig.1.　には，Ｓｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板の製造ステップについて，以下の記載がある。
「Fig. 1. Schematic illustration of the main processing steps in the fabrication of Si(100)-GaN-Si(100) virtual substrates through the layer transfer technology described in [13]. The thin top Si(100) layer is obtained from the active Si layer of a silicon-on-insulator wafer. The doping of this layer sets the nMOS or pMOS character of the fabricated devices. The Si(111) substrate removal in step 3 is performed in a deep reactive ion etch system using an SF6-based plasma. 
The fabrication process of the Si-GaN-Si virtual substrates can be simplified by leaving the Si(111) substrate and skipping steps 3 and 4
（訳：図１．引用論文［１３］に記された層の移動技術による，Ｓｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板の製造における主要なステップの略図。薄い最上のＳｉ層は，シリコン・オン・インシュレータ　ウェハのＳｉ活性層から得られる。この層への不純物をドープにより，製造されるデバイスについてｎ型ＭＯＳかｐ型ＭＯＳかの特性が設定される。ステップ３におけるＳｉ（１１１）基板の除去は，ＳＦ６ベースのプラズマを用いた，深い反応性イオンエッチングにより行われる。
Ｓｉ−ＧａＮ−Ｓｉの実質的基板の製造プロセスは，Ｓｉ（１１１）基板を残し，ステップ３及び４を省くことで簡略化され得る
（ウ）FIG.2.には，「Cross-sectional SEM image of the Si?GaN?Si virtual substrate.」（訳：Ｓｉ−ＧａＮ−Ｓｉの実質的基板の断面のＳＥＭ画像）が示されており，これより，FIG.2.には，
Ｓｉ（１００）基板上に，１０００Åの厚さのＳｉＯ
２
（ＨＳＱ），１．９μｍの厚さのＡｌＧａＮとＧａＮとの積層，１０００Åの厚さのＳｉＯ
２
（ＨＳＱ），及び２０００Åの厚さのＳｉ（１００）が，この順番で形成された構成を備えた，Ｓｉ−ＧａＮ−Ｓｉの実質的基板
（エ）FIG.3.には，「(a) Cross-sectional schematic of fabricated Si p-MOSFETs and GaN HEMTs. 」（訳：Ｓｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴとが形成された構成の断面図）と，「(b) Plan-view SEM image of the fabricated transistors.」（訳：製造されたトランジスタの平面のＳＥＭ画像）が示されており，これらより，FIG.3.には，
表面に「Oxide」（訳：酸化膜）が形成されたＳｉ（１００）基板上の左側部分に，ＡｌＧａＮとＧａＮとの積層，「Oxide」（訳：酸化膜），及びＭＯＳＦＥＴが形成されたＳｉ（１００）が，この順番で形成された構成と，上記Ｓｉ（１００）基板上の右側部分に，ＡｌＧａＮとＧａＮとの積層に形成されたＧａＮのＨＥＭＴデバイスとを備えた，集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造
　イ　引用発明 
（ア）上記ア（ウ）及び（エ）より，引用文献には，表面にＳｉＯ２が形成されたＳｉ（１００）基板上の左側部分に，ＡｌＧａＮとＧａＮとの積層，ＳｉＯ２，及びＭＯＳＦＥＴが形成されたＳｉ（１００）が，この順番で形成された構成と，上記Ｓｉ（１００）基板上の右側部分に，ＡｌＧａＮとＧａＮとの積層に形成されたＧａＮのＨＥＭＴデバイスとを備えた，集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造が記載されていると認められる。
　そして，上記ア（ア）及び（イ）によれば，ＧａＮのＨＥＭＴデバイスが形成される上記ＡｌＧａＮとＧａＮとの積層は，Ｓｉ（１１１）基板上にエピタキシャル成長させることにより形成されるものである。
　そうすると，引用文献には，以下の集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造が記載されていると認められる。
「表面にＳｉＯ２が形成されたＳｉ（１００）基板と，
　上記Ｓｉ（１００）基板上の左側部分に，Ｓｉ（１１１）基板上にエピタキシャル成長させて形成されたＡｌＧａＮとＧａＮとの積層，ＳｉＯ２，及びＭＯＳＦＥＴが形成されたＳｉ（１００）が，この順番で形成された構成と，
　上記Ｓｉ（１００）基板上の右側部分に，上記ＡｌＧａＮとＧａＮとの積層に形成されたＧａＮのＨＥＭＴデバイスとを備えた，
　集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造。」
（イ）ところで，上記ア（イ）のとおり，引用文献には，Ｓｉ−ＧａＮ−Ｓｉの実質的基板の製造プロセスでは，Ｓｉ（１１１）基板を残し，Fig.1.に記載のＳｉ（１００）−ＧａＮ−Ｓｉ（１００）の実質的基板の製造におけるステップ「3.Selective etch of Si(111)」（訳：Ｓｉ（１１１）を選択的にエッチングする。），及び「4.Bonding to Si(100) wafer」（訳：Ｓｉ（１００）ウェハを貼り合わせる。）を省くことで簡略化され得ることが記載されている。
　そして，上記の場合には，「0.As-grown GaN on Si(111)」（訳：Ｓｉ（１１１）上にＧａＮを成長させる。），「1.Spin-coating HSQ」（訳：ＨＳＱをスピンコーティングする。），「2.Bonding to SOI wafer」（訳：ＳＯＩウェハを貼り合わせる。），及び「5.Selective etch of Si(100)  Buried oxide」（訳：Ｓｉ（１００）と埋め込み酸化膜を選択的にエッチングする。）の各ステップが，この順番で行われ，Ｓｉ（１１１）基板は除去されずに残されるから，その結果として得られるＳｉ−ＧａＮ−Ｓｉの実質的基板は，Ｓｉ（１１１）基板上に，上記Ｓｉ基板上にエピタキシャル成長させて形成されたＡｌＧａＮとＧａＮとの積層，ＳｉＯ２，及びＳｉ（１００）が，この順番で形成された構成を備えると認められる。
　さらに，上記ア（ア）及び（エ）より，上記のＳｉ−ＧａＮ−Ｓｉの実質的基板に，集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造を形成すると，以下の集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造が得られると認められる。
「Ｓｉ（１１１）基板と，
　上記Ｓｉ（１１１）基板上の左側部分に，Ｓｉ（１１１）基板上にエピタキシャル成長させて形成されたＡｌＧａＮとＧａＮとの積層，ＳｉＯ２，及びＭＯＳＦＥＴが形成されたＳｉ（１００）が，この順番で形成された構成と，
　上記Ｓｉ（１１１）基板上の右側部分に，上記ＡｌＧａＮとＧａＮとの積層に形成されたＧａＮのＨＥＭＴデバイスとを備えた，
　集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造。」
　そうすると，引用文献には，Ｓｉ（１１１）基板上に形成された，上記の集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造も記載されていると認められる。
（ウ）以上から，引用文献には，上記（イ）の「集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造」の発明（以下「引用発明」という。）が記載されていると認める。
　
（４）本願補正発明と引用発明との対比
　ア　当該技術分野における技術常識を参酌すれば，引用発明の「Ｓｉ（１１１）基板」における（１１１）面は，結晶シリコンの＜１１１＞軸に垂直である（すなわち，直交する）面であり，＜１１１＞結晶方位を有するといえるから，引用発明における「Ｓｉ（１１１）基板」は，本願補正発明の「＜１１１＞結晶方位を有するシリコン基板」に相当するといえる。
　イ　引用発明における「上記Ｓｉ（１１１）基板上の左側部分」は，本願補正発明の「前記シリコン基板の第１の部分」に相当するといえる。
　そして，引用発明の「上記Ｓｉ（１１１）基板上の左側部分に，Ｓｉ（１１１）基板上にエピタキシャル成長させて形成されたＡｌＧａＮとＧａＮとの積層，ＳｉＯ２，及びＭＯＳＦＥＴが形成されたＳｉ（１００）が，この順番で形成された構成」における「ＳｉＯ２」は，本願補正発明の「前記シリコン基板の第１の部分の上方に配置された絶縁性層」に相当するといえる。
　ウ　引用発明の「上記Ｓｉ（１１１）基板上の左側部分に，Ｓｉ（１１１）基板上にエピタキシャル成長させて形成されたＡｌＧａＮとＧａＮとの積層，ＳｉＯ２，及びＭＯＳＦＥＴが形成されたＳｉ（１００）が，この順番で形成された構成」における「ＭＯＳＦＥＴが形成されたＳｉ（１００）」は，結晶シリコンの＜１００＞軸に垂直である（すなわち，直交する）面であり，＜１００＞結晶方位を有するといえるから，本願補正発明の「前記絶縁性層の上方に配置されたシリコン層であって，前記シリコン層が前記基板の前記結晶方位とは異なる＜１００＞結晶方位を有する，シリコン層」に相当するといえる。
　エ　引用発明における「上記Ｓｉ（１１１）基板上の右側部分」は，本願補正発明の「前記シリコン基板の第２の部分」に相当するといえる。
　そして，本願補正発明における「カラムＩＩＩ−Ｖデバイス」について，本願明細書には，「一実施形態では，デバイスが，カラムＩＩＩ−Ｖデバイスであり，ＩＩＩ−Ｎデバイスである。」（【０００９】），及び「次に，カラムＩＩＩ−Ｎデバイス，ここでは例えば，シリコン層２０がマスクされたままである間に図５に示したように，ＧａＮ　ＨＥＭＴ３４が，基板１２と接触する窓を通して形成される。」（【００２４】）と記載されているから，これらの記載に照らせば，引用発明における「ＧａＮのＨＥＭＴデバイス」は，本願補正発明の「カラムＩＩＩ−Ｖデバイス」に相当するといえる。
　そうすると，本願補正発明の「前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイス」と，引用発明における「上記Ｓｉ（１１１）基板上の右側部分に，上記ＡｌＧａＮとＧａＮとの積層に形成されたＧａＮのＨＥＭＴデバイス」とは，「前記シリコン基板の第２の部分の上に配置された，カラムＩＩＩ−Ｖデバイス」である点で共通するといえる。
　オ　引用発明における「ＡｌＧａＮとＧａＮとの積層」は，「Ｓｉ（１１１）基板上にエピタキシャル成長させて形成され」たものであり，また，上記アのとおり，引用発明における「ＳｉＯ２」は，本願補正発明の「前記シリコン基板の第１の部分の上方に配置された絶縁性層」に相当するといえる。
　そうすると，引用発明は，本願補正発明の「前記カラムＩＩＩ−Ｖデバイスが，前記基板と接触し，前記絶縁性層がＳｉＯ２からなる」ことに相当する構成を備えているといえる。
　カ　引用発明における「集積化されたＳｉのｐ型ＭＯＳＦＥＴとＧａＮのＨＥＭＴデバイスの構造」は，半導体に形成された構造といえるから，後述する相違点に係る構成を除き，本願補正発明の「半導体構造」に相当するといえる。
　キ　上記アないしカより，本願補正発明と引用発明との一致点と相違点は，次のとおりであると認められる。
（ア）一致点
「＜１１１＞結晶方位を有するシリコン基板と，
前記シリコン基板の第１の部分の上方に配置された絶縁性層と，
前記絶縁性層の上方に配置されたシリコン層であって，前記シリコン層が前記基板の前記結晶方位とは異なる＜１００＞結晶方位を有する，シリコン層と，
前記シリコン基板の第２の部分の上に配置された，カラムＩＩＩ−Ｖデバイスと
を備え，
　前記カラムＩＩＩ−Ｖデバイスが，前記基板と接触し，前記絶縁性層がＳｉＯ２からなる半導体構造。」
（イ）相違点
　・相違点１
　本願補正発明の「カラムＩＩＩ−Ｖデバイス」は，「前記基板と同じ結晶方位を有する」のに対し，引用発明における「ＡｌＧａＮとＧａＮとの積層に形成されたＧａＮのＨＥＭＴデバイス」が，「Ｓｉ（１１１）基板」と同じ結晶方位を有することは明示されていない点。
　
（５）相違点についての検討
　ＧａＮのような窒化物半導体を（１１１）面にエピタキシャル成長させると六方晶系の結晶が得られることは，当該技術分野では技術常識であり，引用発明において，ＧａＮのＨＥＭＴデバイスが形成されるＡｌＧａＮとＧａＮとの積層は，Ｓｉ（１１１）基板上にエピタキシャル成長させて形成されるから，上記の技術常識に照らせば，上記のＡｌＧａＮとＧａＮとの積層は，六方晶系の窒化物半導体としてエピタキシャル成長されると認められる。
　そして，引用発明における上記Ｓｉ基板の（１１１）面は，結晶シリコンの＜１１１＞軸に垂直であるところ，上記のＡｌＧａＮとＧａＮとの積層をＳｉ（１１１）基板上にエピタキシャル成長させる際に，上記Ｓｉ基板表面に対し垂直方向に成長させることは当然であるから，それによって，結晶シリコンの＜１１１＞軸と，上記のＡｌＧａＮとＧａＮとの積層の成長方向である，六方晶系の結晶のｃ軸とが一致すると認められる。
　そうすると，引用発明において，上記のＡｌＧａＮとＧａＮとの積層は，Ｓｉ（１１１）基板上にエピタキシャル成長されて形成されたことで，当該Ｓｉ基板と同じ結晶方位を有すると認められるので，相違点１は，実質的な相違点とはいえない。
　また，そうでないとしても，引用発明において，上記のＡｌＧａＮとＧａＮとの積層を，Ｓｉ（１１１）基板上にエピタキシャル成長させる際に，上記Ｓｉ基板表面に対し，傾きなく垂直方向に成長させることは，当業者が普通に行い得るものであり，その結果，上記のＡｌＧａＮとＧａＮとの積層は，Ｓｉ（１１１）基板と同じ結晶方位を有すると認められるから，相違点１に係る構成は，当業者が普通に行い得るものと認める。
　以上から，相違点１は，本願補正発明と引用発明との実質的な相違点であるとはいえず，また，そうでないとしても，引用発明において当業者が普通に行い得るものと認められる。
　
（６）本願補正発明の作用効果について
　本願明細書（【００１２】ないし【００１５】）に記載された，「シリコン基板は，ＧａＮ成長または他のカラムＩＩＩ−Ｎ材料のための適正な結晶方位を有する」，「通常のＣＭＯＳ熱処理条件が使用され得るように，この構造中にはゲルマニウムがない」，「ゲルマニウムクロスドーピングが排除される」，「１枚だけのウェハボンドを必要とするので，相対的に高価ではない」，及び「上部シリコン層が，ＣＭＯＳおよび変形カラムＩＩＩ−Ａｓデバイス，変形カラムＩＩＩ−Ｐデバイス，および変形カラムＩＩＩ−Ｓｂデバイスなどの変形カラムＩＩＩ−Ｖデバイスを製造するために適正な結晶方位を有」するとの本願補正発明が奏する作用効果は，引用発明において，当業者が容易に予測し得るものと認められる。
　そうすると，本願補正発明が奏する作用効果は，格別のものとはいえない。
　
（７）まとめ 
　本件補正後の請求項１に係る発明（本願補正発明）は，引用文献記載の発明（引用発明）と同一であるから，特許法第２９条第１項第３号に該当し，特許出願の際独立して特許を受けることができないものであり，また，そうでないとしても，引用文献記載の発明（引用発明）に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。  
５　むすび 
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　 
第３　本願発明の新規性及び進歩性の有無について
　
１　本願発明について 
　平成２６年１１月２５日に提出された手続補正書による手続補正は前記のとおり却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，平成２６年２月２６日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される，次のとおりのものと認める。（再掲） 
　「【請求項１】
＜１１１＞結晶方位を有するシリコン基板と，
前記シリコン基板の第１の部分の上方に配置された絶縁性層と，
前記絶縁性層の上方に配置されたシリコン層であって，前記シリコン層が前記基板の前記結晶方位とは異なる＜１００＞結晶方位を有する，シリコン層と，
前記シリコン基板の第２の部分の上に配置され，前記基板と同じ結晶方位を有するカラムＩＩＩ−Ｖデバイスと
を備えた，半導体構造。」
　
２　引用文献の記載と引用発明 
　引用文献の記載は，前記第２の４（３）アのとおりであり，引用発明は，前記第２の４（３）イで認定したとおりである。 
　
３　本願発明と引用発明との対比，及び容易想到性の判断
　前記第２の１及び２より，本願発明は，本願補正発明において，補正事項１による発明特定事項（「カラムＩＩＩ−Ｖデバイス」及び「絶縁性層」）に対する限定（限定的減縮）を取り除いたものである。
　そして，前記第２の４（５）で検討したとおり，本願補正発明は，引用文献記載の発明（引用発明）と同一であるか，また，そうでないとしても，引用文献記載の発明（引用発明）に基づいて，当業者が容易に発明をすることができたものである。
　そうすると，本願補正発明を包含する本願発明も，前記第２の４（５）で検討した理由により，引用文献記載の発明（引用発明）と同一であるか，また，そうでないとしても，引用文献記載の発明（引用発明）に基づいて，当業者が容易に発明をすることができたものである。
　また，前記第２の４（６）の理由により，本願発明が奏する作用効果は，格別のものとはいえない。
　
５　まとめ 
　以上のとおり，本願の請求項１に係る発明（本願発明）は，引用文献記載の発明（引用発明）と同一であるから，特許法第２９条第１項第３号に該当し，特許を受けることができないものであり，また，そうでないとしても，引用文献記載の発明（引用発明）に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができないものである。
　
第４　結言 
　
　したがって，本願の請求項１に係る発明は，特許法第２９条第１項第３号，又は同法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。 
　
　よって，結論のとおり審決する。