(57)【要約】【課題】駆動電圧の電圧降下を低減し、プラズマディスプレイパネルを安定して駆動する。【解決手段】書込み期間に走査パルスを発生させて走査電極のそれぞれに印加する複数の走査ＩＣ５５を有するとともに、走査電極を第１の走査電極群と第２の走査電極群との少なくとも２つの走査電極群に分けて駆動する走査電極駆動回路４３と、走査電極に印加する駆動電圧を走査ＩＣ５５に供給する電源とを備え、第１の走査電極群に接続された走査ＩＣ（１）から走査ＩＣ（６）の各走査ＩＣ５５に駆動電圧を供給する経路ＬＡと、第２の走査電極群に接続された走査ＩＣ（７）から走査ＩＣ（１２）の各走査ＩＣに駆動電圧を供給する経路ＬＢとを互いに分離して設けるとともに、経路ＬＡに抵抗Ｒ３を、経路ＬＢに抵抗Ｒ４を挿入する。【選択図】図５
2009300732.tif 000002
【特許請求の範囲】
【請求項１】
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けるサブフィールド法により駆動され、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
前記書込み期間に走査パルスを発生させて前記走査電極のそれぞれに印加する複数の走査電極駆動ＩＣを有するとともに、前記走査電極を第１の走査電極群と第２の走査電極群との少なくとも２つの走査電極群に分けて駆動する走査電極駆動回路と、
前記走査電極に印加する駆動電圧を前記走査電極駆動ＩＣに供給する電源とを備え、
前記第１の走査電極群に接続された前記走査電極駆動ＩＣに前記駆動電圧を供給する経路と、前記第２の走査電極群に接続された前記走査電極駆動ＩＣに前記駆動電圧を供給する経路とを互いに分離して設けるとともに、前記経路のそれぞれに抵抗を挿入したことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第１の走査電極群に接続された前記走査電極駆動ＩＣを制御する制御信号と、前記第２の走査電極群に接続された前記走査電極駆動ＩＣを制御する制御信号とに時間差を生じさせる遅延回路を備えたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。
【０００３】
パネルを駆動する方法としては一般にサブフィールド法が用いられている（例えば、特許文献１参照）。サブフィールド法では、１フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
【０００４】
初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成する。
【０００５】
書込み期間では、走査電極に順次走査パルスを印加（以下、この動作を「走査」とも記す）するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する（以下、これらの動作を総称して「書込み」とも記す）。それにより、走査電極とデータ電極との間で選択的に書込み放電を発生させ、選択的に壁電荷を形成する。
【０００６】
続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電を起こし、その放電セルを発光させる。これにより画像表示を行う。
【０００７】
複数の走査電極は走査電極駆動回路により駆動され、複数の維持電極は維持電極駆動回路により駆動され、複数のデータ電極はデータ電極駆動回路により駆動される。
【特許文献１】特開２００６−１８２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
プラズマディスプレイ装置では、パネルに放電を発生させるときに、パネルを駆動する駆動回路に瞬間的に大電流が流れる。また、近年においては、パネルの大画面化、高精細化にともない、駆動回路に流れる電流が増加しており、駆動回路に流れる電流の変動幅も大きくなっている。
【０００９】
そのような瞬間的な電流変動の増加は、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆａｃｅ）と呼ばれる電磁妨害を増大させるだけでなく、電源から駆動回路に電力を供給する経路に生じるインピーダンスや電源の出力インピーダンス等に起因する電圧降下を増大させる。
【００１０】
そして、駆動電圧が大きく電圧降下し、駆動回路を構成する各回路素子の最大定格を超える状態が発生すると、駆動回路が誤動作したり回路素子の性能が劣化するおそれがある。
【００１１】
本発明は、これらの課題に鑑みなされたものであり、大画面化、高精細化されたパネルにおいても、駆動電圧の電圧降下を低減し、安定したパネル駆動を実現することが可能なプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けるサブフィールド法により駆動され、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、書込み期間に走査パルスを発生させて走査電極のそれぞれに印加する複数の走査電極駆動ＩＣを有するとともに、走査電極を第１の走査電極群と第２の走査電極群との少なくとも２つの走査電極群に分けて駆動する走査電極駆動回路と、走査電極に印加する駆動電圧を走査電極駆動ＩＣに供給する電源とを備え、第１の走査電極群に接続された走査電極駆動ＩＣに駆動電圧を供給する経路と、第２の走査電極群に接続された走査電極駆動ＩＣに駆動電圧を供給する経路とを互いに分離して設けるとともに、上述した経路のそれぞれに抵抗を挿入したことを特徴とする。
【００１３】
これにより、走査電極に印加するための駆動電圧を走査電極駆動ＩＣに供給する電源回路から出力される駆動電圧の電圧降下を低減することができるので、大画面化、高精細化されたパネルにおいても、安定したパネル駆動を実現することが可能となる。
【００１４】
また、このプラズマディスプレイ装置においては、第１の走査電極群に接続された走査電極駆動ＩＣを制御する制御信号と、第２の走査電極群に接続された走査電極駆動ＩＣを制御する制御信号とに時間差を生じさせる遅延回路を備えた構成としてもよい。これにより、第１の走査電極群に接続された走査電極駆動ＩＣと第２の走査電極群に接続された走査電極駆動ＩＣとで、動作状態の切換えタイミングに時間差を生じさせることができるので、電源回路から走査電極駆動ＩＣに供給される駆動電圧の電圧降下をさらに低減でき、さらに安定したパネル駆動が可能となる。
【発明の効果】
【００１５】
本発明によれば、大画面化、高精細化されたパネルにおいても、駆動電圧の電圧降下を低減し、安定したパネル駆動を実現することが可能なプラズマディスプレイ装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１７】
（実施の形態）
図１は、本発明の一実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【００１８】
また、保護層２６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料から形成されている。
【００１９】
背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
【００２０】
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約１０％とした放電ガスを用いている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００２１】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。
【００２２】
図２は、本発明の一実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。
【００２３】
次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールド期間を時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行うものとする。
【００２４】
このサブフィールド法では、例えば、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、各サブフィールドはそれぞれ１、２、４、８、１６、３２、６４、１２８の輝度重みを有する構成とすることができる。また、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。
【００２５】
そして、本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第８ＳＦの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第１ＳＦにおける全セル初期化動作の放電にともなう発光のみとなり、維持放電を発生させない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。
【００２６】
しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
【００２７】
図３は、本発明の一実施の形態におけるパネル１０の各電極に印加する駆動電圧波形図である。図３には、書込み期間において最初に走査を行う走査電極ＳＣ１、書込み期間において最後に走査を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動波形を示す。
【００２８】
また、図３には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（以下、「全セル初期化サブフィールド」と呼称する）の第１サブフィールド（第１ＳＦ）と、選択初期化動作を行うサブフィールド（以下、「選択初期化サブフィールド」と呼称する）の第２サブフィールド（第２ＳＦ）とを示す。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中からサブフィールドデータ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
【００２９】
まず、全セル初期化サブフィールドである第１ＳＦについて説明する。
【００３０】
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、０（Ｖ）から放電開始電圧以下の電圧Ｖｉ１を印加し、さらに電圧Ｖｉ１から、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形」と呼称する）Ｌ１を印加する。
【００３１】
この上りランプ波形Ｌ１が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ１〜維持電極ＳＵｎ上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００３２】
初期化期間後半部では、維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える負の電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧（以下、「下りランプ波形」と呼称する）Ｌ２を印加する。
【００３３】
この間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
【００３４】
続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては順次走査パルス電圧を印加し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、各放電セルに選択的に書込み放電を発生させる。
【００３５】
書込み期間では、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）を印加する。
【００３６】
そして、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１上と走査電極ＳＣ１上との電圧差は、外部印加電圧の差である（Ｖｅ２−Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態にすることができる。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
【００３７】
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。
【００３８】
続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【００３９】
この維持期間では、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。
【００４０】
そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
【００４１】
続いて、走査電極ＳＣ１〜走査電極ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００４２】
そして、維持期間の最後には、維持電極ＳＵ１〜維持電極ＳＵｎを０（Ｖ）に戻した後、ベース電位となる０（Ｖ）から放電開始電圧を超える電圧Ｖｅｒｓに向かって上昇する傾斜波形電圧（以下、「消去ランプ波形」と呼称する）Ｌ３を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な放電（以下、「消去放電」と呼称する）が発生する。この消去放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。これにより、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧は、走査電極ＳＣｉに印加した電圧と放電開始電圧の差、すなわち（電圧Ｖｅｒｓ−放電開始電圧）の程度まで弱められる。
【００４３】
その後、走査電極ＳＣ１〜走査電極ＳＣｎを０（Ｖ）に戻し、維持期間における維持動作が終了する。
【００４４】
第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加し、走査電極ＳＣ１〜走査電極ＳＣｎに放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形Ｌ４を印加する。
【００４５】
これにより直前のサブフィールド（図３では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷の状態がそのまま保たれる。このように第２ＳＦにおける初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。
【００４６】
第２ＳＦの書込み期間においては、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍに対して第１ＳＦの書込み期間と同様の駆動波形を印加する。
【００４７】
第２ＳＦの維持期間においては、第１ＳＦの維持期間と同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとにあらかじめ定められた数の維持パルスを交互に印加する。これにより、書込み期間において書込み放電を発生させた放電セルで維持放電を発生させる。
【００４８】
また、第３ＳＦ以降のサブフィールドでは、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍに対して、維持期間における維持パルスの発生数が異なる以外は第２ＳＦと同様の駆動波形を印加する。
【００４９】
以上が、パネル１０の各電極に印加する駆動電圧波形の概要である。
【００５０】
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図４は、本発明の一実施の形態におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００５１】
画像信号処理回路４１は、パネル１０の画素数に応じて、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
【００５２】
制御信号発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。
【００５３】
データ電極駆動回路４２は、サブフィールド毎のサブフィールドデータを各データ電極Ｄ１〜データ電極Ｄｍに対応する信号に変換し、制御信号発生回路４５から供給される制御信号にもとづいて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。
【００５４】
走査電極駆動回路４３は、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生するための初期化波形発生回路（図示せず）、維持期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路（図示せず）、複数の走査電極駆動ＩＣ（以下、「走査ＩＣ」と略記する）を備え書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生するための走査パルス発生回路５２を有する。そして、制御信号発生回路４５から供給される制御信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。
【００５５】
維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生するための回路（図示せず）を備え、制御信号発生回路４５から供給される制御信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。
【００５６】
なお、本実施の形態における走査電極駆動回路４３は、後述するように、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群に分けて駆動するものとする。
【００５７】
次に、走査電極駆動回路４３について説明する。図５は、本発明の一実施の形態における走査電極駆動回路４３の回路図である。また、図６は、本発明の一実施の形態における走査電極駆動回路４３の走査ＩＣ５５と走査電極ＳＣ１〜走査電極ＳＣｎとの接続の様子を示す概略図である。なお、図６では、走査ＩＣ５５以外の回路は省略している。
【００５８】
図５に示すように、走査電極駆動回路４３は、維持パルスを発生させる維持パルス発生回路５０、初期化波形を発生させる初期化波形発生回路５１、走査パルスを発生させる走査パルス発生回路５２を備え、走査パルス発生回路５２のそれぞれの出力はパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに接続されている。なお、図５には、負の電圧Ｖａを用いた回路（例えば、ミラー積分回路５４）を動作させているときに、維持パルス発生回路５０および電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）を電気的に分離するために設けたスイッチング素子Ｑ４を用いた分離回路を示している。また、以下の説明においては、スイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。
【００５９】
維持パルス発生回路５０は、一般に用いられている電力回収回路（図示せず）とクランプ回路（図示せず）とを備え、制御信号発生回路４５から出力される制御信号にもとづき内部に備えた各スイッチング素子を切換えて維持パルスを発生させる。また、上昇する傾斜波形電圧を発生させるためのミラー積分回路（図示せず）を備え、維持期間の最後に、後述する消去ランプ波形を発生させる。
【００６０】
初期化波形発生回路５１は、スイッチング素子Ｑ１とコンデンサＣ１と抵抗Ｒ１とを有し走査パルス発生回路５２の基準電位Ａをランプ状に上昇させるミラー積分回路５３、スイッチング素子Ｑ２とコンデンサＣ２と抵抗Ｒ２とを有し走査パルス発生回路５２の基準電位Ａをランプ状に降下させるミラー積分回路５４を備えている。そして、ミラー積分回路５３は初期化動作時に上昇する傾斜波形電圧を発生し、ミラー積分回路５４は初期化動作時に下降する傾斜波形電圧を発生する。なお、図５には、ミラー積分回路５３の入力端子を入力端子ＩＮ１、ミラー積分回路５４の入力端子を入力端子ＩＮ２として示している。また、基準電位Ａとは、後述する走査ＩＣ５５の低電圧側の入力端子ＩＮａに接続された経路における電位のことである。
【００６１】
なお、本実施の形態では、初期化波形発生回路５１に、実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を用いているが、本実施の形態は何らこの構成に限定されるものではなく、基準電位Ａをランプ状に上昇または降下させることができる回路であればどのような回路であってもよい。
【００６２】
走査パルス発生回路５２は、図６に示すように、ｎ本の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルス電圧を印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは複数の出力毎にまとめられＩＣ化されている。このＩＣが走査ＩＣ５５である。
【００６３】
なお、本実施の形態では、９０出力分のスイッチング素子を１つのモノシリックＩＣとして集積し、パネル１０は１０８０本の走査電極を備えているものとする。すなわち、１２個の走査ＩＣ（１）〜走査ＩＣ（１２）を用いて走査パルス発生回路５２を構成し、ｎ＝１０８０本の走査電極ＳＣ１〜走査電極ＳＣｎを駆動するものとする。このように多数のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをＩＣ化することにより部品点数を削減し、実装面積を低減することができる。ただし、本実施の形態に挙げた数値は単なる一例であり、本発明は何らこれらの数値に限定されるものではない。
【００６４】
そして、走査パルス発生回路５２は、図５に示すように、走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルスを出力する複数の走査ＩＣ５５（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（１２））と、書込み期間において基準電位Ａを負の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、基準電位Ａに電圧Ｖｓｃｎを重畳した電圧Ｖｃを走査ＩＣ５５の高電圧側（入力端子ＩＮｂ）に印加するためのダイオードＤ３１およびコンデンサＣ３１とを備えている（以下、電圧Ｖｃの発生に用いる回路を総称して「電源Ｖｃ」と呼称する）。
【００６５】
走査ＩＣ５５は、低電圧側の入力端子である入力端子ＩＮａと高電圧側の入力端子である入力端子ＩＮｂとの２つの入力端子と、複数の走査電極２２のそれぞれに接続される複数の出力端子とを有し、制御信号にもとづき、２つの入力端子に入力される電圧のいずれかを各出力端子から出力する。各走査ＩＣ５５には、制御信号として、書込み期間に制御信号発生回路４５から出力される制御信号ＯＣ１、制御信号ＯＣ２が入力される。また、本実施の形態では、走査ＩＣ５５を２つの群、すなわち第１の走査ＩＣ群（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（６））と、第２の走査ＩＣ群（本実施の形態では、走査ＩＣ（７）〜走査ＩＣ（１２））とに分けて走査電極２２を駆動する構成としており、第１の走査ＩＣ群のうち最初に走査を開始する走査ＩＣ５５（本実施の形態では、走査ＩＣ（１））には、書込み期間に制御信号発生回路４５から出力される走査開始信号ＳＩＵ（１）が入力され、第２の走査ＩＣ群のうち最初に走査を開始する走査ＩＣ５５（本実施の形態では、走査ＩＣ（７））には、書込み期間に制御信号発生回路４５から出力される走査開始信号ＳＩＤ（１）が入力される。
【００６６】
そして、書込み動作時には、まず、走査電極ＳＣ１〜走査電極ＳＣ９０に接続された走査ＩＣ（１）を動作させ、その次に、走査電極ＳＣ９１〜走査電極ＳＣ１８０に接続された走査ＩＣ（２）を動作させ、以降、走査ＩＣ（３）から走査ＩＣ（１２）までを順次動作させる。なお、各走査ＩＣ５５には、信号処理動作の同期をとるための同期信号であるクロック信号ＣＬＫが共通に入力されるものとする。
【００６７】
ここで、本実施の形態におけるプラズマディスプレイ装置１は、第１の走査ＩＣ群（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（６））の高電圧側（入力端子ＩＮｂ）に電圧Ｖｃを供給する経路ＬＡと、第２の走査ＩＣ群（本実施の形態では、走査ＩＣ（７）〜走査ＩＣ（１２））の高電圧側（入力端子ＩＮｂ）に電圧Ｖｃを供給する経路ＬＢとを互いに分離して設けるとともに、経路ＬＡには抵抗Ｒ３を挿入し、経路ＬＢには抵抗Ｒ４を挿入する構成としている。すなわち、第１の走査ＩＣ群には電源Ｖｃから抵抗Ｒ３を介して電圧Ｖｃを供給し、第２の走査ＩＣ群には電源Ｖｃから抵抗Ｒ４を介して電圧Ｖｃを供給する構成としている。なお、以下の説明では、経路ＬＡの電圧を電圧Ｖｃ１と記し、経路ＬＢの電圧を電圧Ｖｃ２と記す。
【００６８】
また、第２の走査ＩＣ群に制御信号ＯＣ２を供給する経路には遅延回路５６を設け、第２の走査ＩＣ群の各走査ＩＣ５５には遅延回路５６により所定時間遅延された制御信号ＯＣ２が入力される構成としている。すなわち、第１の走査ＩＣ群の各走査ＩＣ５５に入力される制御信号ＯＣ２と第２の走査ＩＣ群の各走査ＩＣ５５に入力される制御信号ＯＣ２とに時間差を生じさせる構成としている。なお、これらの詳細については後述する。
【００６９】
なお、遅延回路５６は、制御信号ＯＣ２を所定時間遅延させることができる回路であればどのような回路であってもよい。例えば、単なるバッファ回路であってもよく、あるいはＲＣ積分回路等であってもよい。
【００７０】
次に、走査ＩＣ５５の動作について説明する。図７は、本発明の一実施の形態における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣ５５の動作状態との対応関係を説明するための図である。
【００７１】
図７に示すように、制御信号ＯＣ１、制御信号ＯＣ２がともにハイレベル（以下、「Ｈｉ」と記す）のとき、走査ＩＣ５５は、「Ａｌｌ‐Ｈｉ」の状態、すなわち走査ＩＣ５５の出力端子の全てが高電圧側の入力端子ＩＮｂと電気的に接続されるように、走査ＩＣ５５の内部に備えられた全てのスイッチング素子が切換えられた状態となる。
【００７２】
制御信号ＯＣ１が「Ｈｉ」、制御信号ＯＣ２がローレベル（以下、「Ｌｏ」と記す）のとき、走査ＩＣ５５は、「Ａｌｌ‐Ｌｏ」の状態、すなわち走査ＩＣ５５の出力端子の全てが低電圧側の入力端子ＩＮａと電気的に接続されるように、走査ＩＣ５５の内部に備えられた全てのスイッチング素子が切換えられた状態となる。例えば、初期化波形発生回路５１または維持パルス発生回路５０を動作させているときは、制御信号ＯＣ１を「Ｈｉ」、制御信号ＯＣ２を「Ｌｏ」にすることでスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎがオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎがオンになり、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを経由して各走査電極ＳＣ１〜走査電極ＳＣｎに初期化波形または維持パルスを印加することができる。
【００７３】
制御信号ＯＣ１、制御信号ＯＣ２がともに「Ｌｏ」のとき、走査ＩＣ５５は、出力端子がハイインピーダンス状態（以下、「ＨｉＺ」と記す）となる。この「ＨｉＺ」の状態では、走査ＩＣ５５の各出力端子からは、走査ＩＣ５５が「ＨｉＺ」の状態になった時点の出力電圧がそのまま保持されて出力される。
【００７４】
制御信号ＯＣ１が「Ｌｏ」、制御信号ＯＣ２が「Ｈｉ」のとき、走査ＩＣ５５は、「ＤＡＴＡ」状態、すなわち走査ＩＣ５５に入力される走査開始信号にもとづきあらかじめ定められた一連の動作を行う状態となる。
【００７５】
具体的には、走査ＩＣ５５に走査開始信号が入力されると（本実施の形態では、走査開始信号を所定の期間「Ｈｉ」にすると）、まず最初に、走査ＩＣ５５の最初の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子ＩＮｂと電気的に接続される。その状態が所定時間（例えば、１μｓｅｃ）継続された後、次に、走査ＩＣ５５の２番目の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子ＩＮｂと電気的に接続される。そして、その状態が所定時間継続された後、続いて、走査ＩＣ５５の３番目の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続される。このようにして、走査ＩＣ５５の各出力端子が、順番に、所定時間ずつ、低電圧側の入力端子ＩＮａと電気的に接続されていく。本実施の形態では、書込み期間に走査ＩＣ５５をこの動作状態にして走査パルス電圧Ｖａを順次発生させ、走査電極ＳＣ１〜走査電極ＳＣｎの走査を行う。なお、本実施の形態では、第１の走査ＩＣ群に属する走査ＩＣ５５に入力する走査開始信号を走査開始信号ＳＩＵとし、第２の走査ＩＣ群に属する走査ＩＣ５５に入力する走査開始信号を走査開始信号ＳＩＤとしている。
【００７６】
なお、本実施の形態では、第１の走査ＩＣ群のうち最初に走査を行う走査ＩＣ（１）に用いる走査開始信号ＳＩＵ（１）、および第２の走査ＩＣ群のうち最初に走査を行う走査ＩＣ（７）に用いる走査開始信号ＳＩＤ（１）を制御信号発生回路４５で発生させており、残りの走査開始信号、すなわち、走査ＩＣ（２）に用いる走査開始信号ＳＩＵ（２）から走査ＩＣ（６）に用いる走査開始信号ＳＩＵ（６）までの各走査開始信号、および走査ＩＣ（８）に用いる走査開始信号ＳＩＤ（２）から走査ＩＣ（１２）に用いる走査開始信号ＳＩＤ（６）までの各走査開始信号は、走査ＩＣ５５で発生させている。
【００７７】
例えば、走査ＩＣ（１）は、走査ＩＣ（１）に接続された全ての走査電極への走査が終了した後、シフトレジスター等を使って走査開始信号ＳＩＵ（１）を所定時間遅延させて作成した走査開始信号ＳＩＵ（２）を出力し、次段の走査ＩＣ（２）に供給する。走査ＩＣ（２）は、同様に、走査開始信号ＳＩＵ（２）を所定時間遅延させて作成した走査開始信号ＳＩＵ（３）を次段の走査ＩＣ（３）に供給する。以下、同様に、各走査ＩＣ５５は、入力された走査開始信号を所定時間遅延させて新たな走査開始信号を作成し、次段の走査ＩＣ５５に供給する。このような構成とすることで、走査開始信号ＳＩＵ（２）〜走査開始信号ＳＩＵ（６）および走査開始信号ＳＩＤ（２）〜走査開始信号ＳＩＤ（６）を制御信号発生回路４５で発生させなくともよくなり、制御信号発生回路４５と走査電極駆動回路４３とを結ぶ制御信号のための配線の数を削減することができる。
【００７８】
次に、本実施の形態における走査電極群について説明する。図８は、本発明の一実施の形態における走査電極群の区分けの一例を示す概略図である。なお、図８では、パネル１０と走査ＩＣ５５との接続の様子を簡略的に表しており、パネル１０内において破線で区切られた領域は、１つの走査ＩＣ５５により駆動される複数（本実施の形態では、９０本）の走査電極が配置された領域を表す。また、表示電極対２４は、図２と同様に、図面における左右方向に延長して配列されているものとする。そして、走査ＩＣ５５の出力は、一般に用いられているフレキシブル配線板７７により走査電極ＳＣ１〜走査電極ＳＣｎに接続されているものとする。
【００７９】
本実施の形態では、図８に破線で示すように、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群に分けて駆動を行う。例えば、走査電極数ｎ＝１０８０であれば、走査電極ＳＣ１〜走査電極ＳＣ５４０を第１の走査電極群とし、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０を第２の走査電極群とする。
【００８０】
そして、１つの走査ＩＣ５５に接続される走査電極数が９０本であれば、走査電極ＳＣ１から走査電極ＳＣ９０までを第１の走査ＩＣ（１）に接続し、走査電極ＳＣ９１から走査電極ＳＣ１８０までを第２の走査ＩＣ（２）に接続する。このようにして、走査電極を９０本ずつ走査ＩＣに接続していく。そして、走査電極ＳＣ１〜走査電極ＳＣ５４０に接続された走査ＩＣ（１）〜走査ＩＣ（６）を第１の走査ＩＣ群とし、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０に接続された走査ＩＣ（７）〜走査ＩＣ（１２）を第２の走査ＩＣ群とする。
【００８１】
次に、走査電極駆動回路４３の動作と駆動電圧波形の発生について説明する。
【００８２】
図９は、本発明の一実施の形態における走査電極駆動回路４３の動作の一例を説明するためのタイミングチャートである。なお、図９には、書込み期間の最初に走査を行う走査電極ＳＣ１に印加される駆動電圧波形と、第２の走査電極群のうち最初に走査を行う走査電極ＳＣｎ／２＋１（例えば、走査電極ＳＣ５４１）に印加される駆動電圧波形と、制御信号ＯＣ１、制御信号ＯＣ２、走査開始信号ＳＩＵ（１）、走査開始信号ＳＩＤ（１）の各制御信号と、入力端子ＩＮ１、入力端子ＩＮ２への定電流供給状態とを示す。また、遅延回路５６によって遅延された制御信号ＯＣ２を制御信号ＯＣ２’として示し、併せて走査ＩＣ５５の動作状態を示す。
【００８３】
なお、本実施の形態において、走査ＩＣ５５は、「ＤＡＴＡ」状態のときに走査開始信号を所定の期間「Ｈｉ」にすることで、走査を開始するものとする。また、初期化期間の前半（上りランプ波形Ｌ１を発生させている期間）および維持期間はスイッチング素子Ｑ４をオンにし、初期化期間の後半（下りランプ波形Ｌ２を発生させている期間）および書込み期間はスイッチング素子Ｑ４をオフにするものとする。
【００８４】
（初期化期間）
初期化期間では、まず、制御信号ＯＣ１を「Ｈｉ」、制御信号ＯＣ２を「Ｌｏ」にして走査ＩＣ５５を「Ａｌｌ‐Ｌｏ」の状態にする。これにより、基準電位Ａの電圧が走査ＩＣ５５の出力電圧となる。同時に、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａの電位を０（Ｖ）にする。
【００８５】
次に、時刻ｔ１で、制御信号ＯＣ１、制御信号ＯＣ２をともに「Ｈｉ」にして走査ＩＣ５５を「Ａｌｌ‐Ｈｉ」の状態にする。これにより、基準電位Ａの電圧に電圧Ｖｓｃｎが重畳された電圧が走査ＩＣ５５の出力電圧となり、走査電極ＳＣ１〜走査電極ＳＣｎに印加される電圧が電圧Ｖｉ１まで上昇する。同時に、上りランプ波形を発生するミラー積分回路５３の入力端子ＩＮ１を「Ｈｉ」にする。具体的には入力端子ＩＮ１に、所定の定電流を入力する。すると、抵抗Ｒ１からコンデンサＣ１に向かって一定の電流が流れ、スイッチング素子Ｑ１のソース電圧がランプ状に上昇し、初期化波形発生回路５１の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮ１が「Ｈｉ」の間継続する。
【００８６】
走査電極ＳＣ１〜走査電極ＳＣｎに印加される電圧が電圧Ｖｉ２まで上昇したら、その後の時刻ｔ２で、制御信号ＯＣ１を「Ｈｉ」、制御信号ＯＣ２を「Ｌｏ」にして走査ＩＣ５５を「Ａｌｌ‐Ｌｏ」の状態にする。これにより、基準電位Ａの電圧が走査ＩＣ５５の出力電圧となる。同時に、入力端子ＩＮ１を「Ｌｏ」にする。具体的には入力端子ＩＮ１に、例えば０（Ｖ）を印加する。これにより走査電極ＳＣ１〜走査電極ＳＣｎに印加される電圧が電圧Ｖｉ３まで低下する。
【００８７】
このようにして、放電開始電圧以下となる電圧Ｖｉ１（本実施の形態では、電圧Ｖｓｃｎと等しい）から、放電開始電圧を超える電圧Ｖｉ２（本実施の形態では、電圧Ｖｒ＋Ｖｓｃｎと等しい）に向かって緩やかに上昇する上りランプ波形を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。
【００８８】
次に、時刻ｔ３で、下りランプ波形を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。すると、抵抗Ｒ２からコンデンサＣ２に向かって一定の電流が流れ、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。
【００８９】
次に、走査ＩＣ５５の出力電圧が電圧Ｖｉ４まで低下した時刻ｔ４で、制御信号ＯＣ１、制御信号ＯＣ２をともに「Ｈｉ」にして走査ＩＣ５５を「Ａｌｌ‐Ｈｉ」の状態にする。これにより、走査ＩＣ５５の出力電圧は、入力端子ＩＮｂに入力される電圧、すなわち、基準電位Ａに電圧Ｖｓｃｎが重畳された電圧となり、それまでの電圧降下が時刻ｔ４で電圧上昇に切換わる。したがって、走査電極ＳＣ１〜走査電極ＳＣｎに印加される下りランプ波形は到達電位が電圧Ｖｉ４の下りランプ波形Ｌ２となる。
【００９０】
そして、初期化期間が終了する時刻ｔ５の前に、入力端子ＩＮ２に、例えば０（Ｖ）を印加して、入力端子ＩＮ２を「Ｌｏ」にする。
【００９１】
以上のようにして、走査電極駆動回路４３は、電圧Ｖｉ３から電圧Ｖｉ４に向かって下降する下りランプ波形Ｌ２を走査電極ＳＣ１〜走査電極ＳＣｎに印加し、初期化期間が終了する。
【００９２】
（書込み期間）
書込み期間では、図示はしていないが、スイッチング素子Ｑ５をオンにして基準電位Ａを負の電圧Ｖａに維持する。また、時刻ｔ５で制御信号ＯＣ１を「Ｌｏ」、制御信号ＯＣ２を「Ｈｉ」にする。これにより、走査ＩＣ５５は「ＤＡＴＡ」状態となって、走査開始信号により走査が開始される状態となる。
【００９３】
書込み期間の前半では、まず先に、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に順次走査パルスを印加する。そのために、書込み期間開始直後の時刻ｔ６において走査開始信号ＳＩＵ（１）を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｈｉ」にする。これにより、走査ＩＣ（１）は走査を開始し、走査電極ＳＣ１から順次走査パルスが印加される。走査ＩＣ（１）からは、走査ＩＣ（１）に接続された全ての走査電極の走査が終了するタイミングで走査開始信号ＳＩＵ（２）が出力され、走査ＩＣ（２）に供給される。これにより、走査ＩＣ（２）は走査を開始する。以降、各走査ＩＣ５５は、入力された走査開始信号にもとづき走査を開始するとともに新たな走査開始信号を発生させて次段の走査ＩＣ５５に供給する。こうして、第１の走査電極群に属する走査電極の走査が順次行われる。
【００９４】
そして、走査電極ＳＣｎ／２への走査パルスの印加が終了し第１の走査電極群に属する全ての走査電極への走査が終了した後、すなわち書込み期間の後半では、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに順次走査パルスを印加する。そのために、書込み期間の後半開始直後の時刻ｔ７において走査開始信号ＳＩＤ（１）を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｈｉ」にする。これにより、走査ＩＣ（７）は走査を開始し、走査電極ＳＣｎ／２＋１から順次走査パルスが印加される。以降、上述と同様の動作により、第２の走査電極群に属する走査電極の走査が順次行われる。
【００９５】
（維持期間）
そして、走査電極ＳＣｎへの走査パルスの印加が終了して書込み期間が終了した後の時刻ｔ８で、図示はしていないが、スイッチング素子Ｑ５をオフにし、併せて、スイッチング素子Ｑ４をオンにして維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａを０（Ｖ）にする。
【００９６】
また、同時に、制御信号ＯＣ１を「Ｈｉ」、制御信号ＯＣ２を「Ｌｏ」にする。これにより、走査ＩＣ５５は「Ａｌｌ‐Ｌｏ」状態となり、走査ＩＣ５５の出力端子からは基準電位Ａ（本実施の形態では、０（Ｖ））が出力される。
【００９７】
続いて、詳細は省略するが維持パルス発生回路５０の電力回収回路およびクランプ回路を交互に動作させ、あらかじめ定められた回数の維持パルスを発生させる。そして、維持期間の最後に、消去ランプ波形Ｌ３を発生させる。こうして、維持期間が終了する。
【００９８】
以上のようにして、走査電極駆動回路４３は、走査電極ＳＣ１〜走査電極ＳＣｎに対して、初期化、走査、維持の各動作を行う。
【００９９】
次に、本実施の形態において、電圧Ｖｃを第１の走査ＩＣ群に供給する経路ＬＡと、電圧Ｖｃを第２の走査ＩＣ群に供給する経路ＬＢとを互いに分離して設け、経路ＬＡには抵抗Ｒ３を挿入し、経路ＬＢには抵抗Ｒ４を挿入した理由について説明する。併せて、制御信号ＯＣ２を遅延回路５６を介して第２の走査ＩＣ群の各走査ＩＣ５５に供給する理由について説明する。
【０１００】
図１０は、本発明の実施の形態において図５に示した走査電極駆動回路４３との比較のために示す走査電極駆動回路４３１の回路図である。なお、図１０に示す走査電極駆動回路４３１は従来技術によるものであり、図５に示した走査電極駆動回路４３と異なる点は、走査パルス発生回路５２１において電圧Ｖｃを第１の走査ＩＣ群に供給する経路と、電圧Ｖｃを第２の走査ＩＣ群に供給する経路とを共通にして設け、この経路に図１０に示した抵抗Ｒ３と抵抗Ｒ４とを並列接続した抵抗値に等しい抵抗値の抵抗Ｒ５が挿入されている点であり、その他の構成は図５に示した走査電極駆動回路４３と同様である。なお、以下の説明では、抵抗Ｒ５以降で第１の走査電極群に供給される電圧を電圧Ｖｃ１’と記し、第２の走査電極群に供給される電圧を電圧Ｖｃ２’と記す。
【０１０１】
また、図１１は、走査電極ＳＣｉに印加される初期化波形および電圧Ｖｃ１’、電圧Ｖｃ２’の観測波形図であり、図１０に示した走査電極駆動回路４３１を動作させたときに観測された波形を概略的に示した波形図である。また、図１１には併せて走査ＩＣ５５の動作状態も示している。
【０１０２】
図１１に示すように、走査ＩＣ５５の動作状態が一斉に切換えられるとき（例えば、図９に示した時刻ｔ１、時刻ｔ２、時刻ｔ４等）には、電源Ｖｃから各走査ＩＣ５５に瞬間的に大きな電流が流れ、電圧Ｖｃ１’、電圧Ｖｃ２’が大きく電圧降下することが確認された。特に、走査ＩＣ５５の動作状態が「Ａｌｌ‐Ｌｏ」から「Ａｌｌ‐Ｈｉ」に切換わるとき（例えば、図９に示した時刻ｔ１、時刻ｔ４等）には、より大きな電圧降下が発生することが確認された。これは、走査ＩＣ５５の出力端子と電気的に接続される入力端子が、低電圧側の入力端子ＩＮａから高電圧側の入力端子ＩＮｂへと一斉に切換えられることで、電源Ｖｃから走査ＩＣ５５へ大量に電流が流れるためと考えられる。
【０１０３】
そして、このような瞬間的に発生する大きな電流の変化は、ＥＭＩを増大させるだけでなく、駆動電圧の電圧降下にともなう駆動回路の誤動作や回路素子の性能劣化をまねくおそれがある。
【０１０４】
図１２は、図１１に示す波形の部分拡大図であり、図１１にＰで示す波形を拡大して示す波形図である。また、図１２（ｂ）は、図１２（ａ）の破線で囲った波形をさらに拡大した図である。
【０１０５】
上述したように、本実施の形態では、制御信号ＯＣ２を、遅延回路５６を介して第２の走査ＩＣ群の各走査ＩＣ５５に入力している。そのため、第１の走査ＩＣ群の動作状態の切換わりに対して、第２の走査ＩＣ群の動作状態の切換わりを、遅延回路５６による遅延時間分だけ遅らせることができる。これにより、電源Ｖｃから第１の走査ＩＣ群に供給される電流と第２の走査ＩＣ群に供給される電流とに時間差を設け、電圧Ｖｃ１’、電圧Ｖｃ２’の電圧降下を軽減させる効果を得ることができる。なお、本実施の形態では、電圧Ｖｃを供給する経路に抵抗（図１０では、抵抗Ｒ５）を挿入しているが、これは、電源Ｖｃから出力される電流を制限する目的で設けたものであり、これにより、ＥＭＩの低減効果や、電源Ｖｃから出力される電流を電源Ｖｃを構成する回路素子の最大定格値以下に抑える効果を得ることができる。
【０１０６】
一方、第２の走査ＩＣ群の各走査ＩＣ５５に入力する制御信号ＯＣ２を遅延回路５６によって遅延させるだけでは、電流の最大値を十分に低減させることは困難であることが確認された。例えば、図１２に示す例では、第２の走査ＩＣ群に供給される電圧Ｖｃ２’は瞬間的に０（Ｖ）以下まで低下している。このような駆動電圧の低下は、例えば、通常使用時とは逆方向の電圧が回路素子に印加されるといった想定外の動作状態を発生させ、回路素子の最大定格を超える状態を発生させて、駆動回路の誤動作や回路素子の性能劣化を引き起こすおそれがある。
【０１０７】
なお、図１２に示す波形図では、第１の走査ＩＣ群に印加される電圧Ｖｃ１’よりも第２の走査ＩＣ群に印加される電圧Ｖｃ２’の方がより大きく電圧降下しているが、これは、第１の走査ＩＣ群の動作状態が変更され、電源Ｖｃから第１の走査ＩＣ群に大量の電流が流れて電圧Ｖｃ１’が電圧降下した後、その電圧降下が十分に回復する前に第２の走査ＩＣ群の動作状態が変更され、電源Ｖｃから第２の走査ＩＣ群に大量の電流が流れるためと考えられる。
【０１０８】
さらに、電圧Ｖｃ１’を第１の走査ＩＣ群に供給する経路および電圧Ｖｃ２’を第２の走査ＩＣ群に供給する経路が有する寄生容量やインダクタンス成分等に起因する共振現象が、電圧Ｖｃ２’の電圧降下を増大させているといったことも考えられる。
【０１０９】
遅延回路５６の遅延量を大きくし、電源Ｖｃから第１の走査ＩＣ群に供給される電流と、電源Ｖｃから第２の走査ＩＣ群に供給される電流とが完全に分散される程度に制御信号ＯＣ２の遅延時間を大きくすれば、電圧Ｖｃ２’の電圧降下をより軽減することもできるが、そうすると、制御信号ＯＣ２の遅延時間を大きくした分、パネル１０の駆動に要する時間も増大してしまうという問題が発生する。
【０１１０】
また、電圧Ｖｃを供給する経路に挿入する抵抗を削除することでも電圧Ｖｃ２’の電圧降下を軽減することができるが、そうすると、電源Ｖｃから出力される電流の最大値が増え、電源Ｖｃから出力される電流が電源Ｖｃの最大定格値を超えたり、あるいはＥＭＩが増大するおそれがある。
【０１１１】
そこで、本実施の形態では、第２の走査ＩＣ群の各走査ＩＣ５５に入力する制御信号ＯＣ２を遅延回路５６によって遅延させる上述した構成に加え、図５にも示したように、第１の走査ＩＣ群（本実施の形態では、走査ＩＣ（１）〜走査ＩＣ（６））に電源Ｖｃからの電力を供給する経路ＬＡと、第２の走査ＩＣ群（本実施の形態では、走査ＩＣ（７）〜走査ＩＣ（１２））に電源Ｖｃからの電力を供給する経路ＬＢとを互いに分離して設けるとともに、経路ＬＡには抵抗Ｒ３を挿入し、経路ＬＢには抵抗Ｒ４を挿入して、第１の走査ＩＣ群には抵抗Ｒ３を介して電圧Ｖｃ１を供給し、第２の走査ＩＣ群には抵抗Ｒ４を介して電圧Ｖｃ２を供給する構成とする。
【０１１２】
図１３は、本発明の一実施の形態における電圧Ｖｃ１、電圧Ｖｃ２の観測波形図であり、図５に示した走査電極駆動回路４３を動作させたときに観測された波形図のうち図１２に示した波形と同一箇所における波形を示した図である。また、図１３（ｂ）は、図１３（ａ）の破線で囲った波形をさらに拡大した図である。
【０１１３】
そして、図１３に示すように、本実施の形態における走査電極駆動回路４３では、電圧Ｖｃ２に、電圧Ｖｃ２’のような大きな電圧降下（図１２に示した０（Ｖ）以下まで低下するような大きな電圧降下）は発生しないことが確認された。
【０１１４】
これは、第１の走査ＩＣ群に電源Ｖｃからの電力を供給する経路ＬＡと、第２の走査ＩＣ群に電源Ｖｃからの電力を供給する経路ＬＢとを互いに分離し、さらに、経路ＬＡ、経路ＬＢのそれぞれに抵抗Ｒ３、抵抗Ｒ４を挿入することで、上述した寄生容量やインダクタンス成分等に起因する共振現象が抑制されたためと考えられる。
【０１１５】
以上示したように、本実施の形態によれば、第１の走査電極群に接続された第１の走査ＩＣ群に電源Ｖｃからの電力を供給する経路ＬＡと、第２の走査電極群に接続された第２の走査ＩＣ群に電源Ｖｃからの電力を供給する経路ＬＢとを互いに分離して設けるとともに、経路ＬＡ、経路ＬＢのそれぞれに抵抗を挿入した構成とすることで、走査ＩＣ５５に供給される電圧Ｖｃ（本実施の形態では、特に、電圧Ｖｃ２）の電圧降下を低減し、安定したパネル駆動を実現することが可能となる。また、第１の走査電極群の各走査ＩＣ５５に入力する制御信号ＯＣ２と第２の走査電極群の各走査ＩＣ５５に入力する制御信号ＯＣ２とに時間差を設ける構成とすることで、電圧Ｖｃの電圧降下をさらに低減し、さらに安定したパネル駆動を行うことが可能となる。
【０１１６】
なお、本実施の形態では、第１の走査電極群と第２の走査電極群とを連続して走査する構成を説明したが、本発明は何らこの構成に限定されるものではない。例えば、第１の走査電極群への走査が終了した後に第２の走査電極群に初期化波形を印加し、第２の走査電極群で構成される各放電セルに第２の走査電極群への走査を開始する前に初期化放電を発生させるような駆動方法であっても、上述と同様の構成を適用することで、上述と同様の効果を得ることができる。
【０１１７】
なお、本実施の形態では、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群に分けて駆動する構成を説明したが、本発明は何らこの構成に限定されるものではなく、３つ、あるいはそれ以上の走査電極群に分けて駆動する構成であっても、上述と同様の構成を適用することが可能である。
【０１１８】
なお、本実施の形態では、第１の走査電極群に印加する初期化波形と第２の走査電極群に印加する初期化波形とが同一の波形形状である構成を説明したが、本発明は何らこの構成に限定されるものではなく、例えば、第１の走査電極群に印加する初期化波形と第２の走査電極群に印加する初期化波形とを異なる波形形状にする構成であってもよい。
【０１１９】
なお、本実施の形態では、走査電極ＳＣ１〜走査電極ＳＣｎを２等分して第１の走査電極群と第２の走査電極群とに分ける構成を説明したが、本発明は何らこの構成に限定されるものではなく、走査電極群毎に走査電極数に差があってもかまわない。また、本実施の形態では、走査電極群を区分けする際に、パネル１０の表示面の上半分に配置される走査電極ＳＣ１〜走査電極ＳＣｎ／２を第１の走査電極群とし、下半分に配置される走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎを第２の走査電極群とする構成を説明したが、例えば、奇数番目に属する走査電極を第１の走査電極群とし偶数番目に属する走査電極を第２の走査電極群とする構成であってもよい。
【０１２０】
なお、本実施の形態では、走査ＩＣを搭載するプリント基板については特に限定していないが、第１の走査ＩＣ群を搭載するプリント基板と第２の走査ＩＣ群を搭載するプリント基板とが互いに分離して設けられた構成では、本実施の形態は、特に望ましい効果を得ることができる。
【０１２１】
なお、本実施の形態の図９では、「同時」という表現を説明に用いたが、この「同時」は実質的な意味での同時を表しており、多少のばらつきは許容されるものとする。
【０１２２】
また、図９に示したタイミングチャートは実施の形態における一例を示したものに過ぎず、何らこれらのタイミングチャートに限定されるものではない。本実施の形態に示した以外の手法により初期化波形を発生させる構成であってもよく、あるいは、書込み期間において走査ＩＣが「ＤＡＴＡ」状態と「Ａｌｌ‐Ｈｉ」状態とを交互に繰り返すように各制御信号を発生させることで走査パルスの発生間隔を制御する構成等であってもよい。
【０１２３】
なお、本実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板２１に設けられる電極の配列が、「・・・走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造（「ＡＢＢＡ電極構造」と呼称する）のパネルにおいても、有効である。
【０１２４】
なお、本実施の形態において示した各数値は、５０インチ、表示電極対数１０８０対のパネルの特性にもとづき設定したものであって、実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に併せて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、走査ＩＣ５５の動作を説明する際に示した各制御信号の極性は、単なる一例であり、説明で示した極性とは逆の極性であってもかまわない。
【０１２５】
なお、本実施の形態では、消去ランプ波形を走査電極ＳＣ１〜走査電極ＳＣｎに印加する構成を説明したが、消去ランプ波形を維持電極ＳＵ１〜維持電極ＳＵｎに印加する構成とすることもできる。あるいは、消去ランプ波形ではなく、いわゆる細幅消去パルスにより消去放電を発生させる構成としてもよい。
【産業上の利用可能性】
【０１２６】
本発明は、大画面化、高精細化されたパネルにおいても、駆動電圧の電圧降下を低減し、安定したパネル駆動を実現することができるので、プラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【０１２７】
【図１】本発明の一実施の形態におけるパネルの構造を示す分解斜視図
【図２】同パネルの電極配列図
【図３】同パネルの各電極に印加する駆動電圧波形図
【図４】本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図
【図５】本発明の一実施の形態における走査電極駆動回路の回路図
【図６】同走査電極駆動回路の走査ＩＣと走査電極との接続の様子を示す概略図
【図７】本発明の一実施の形態における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣの動作状態との対応関係を説明するための図
【図８】本発明の一実施の形態における走査電極群の区分けの一例を示す概略図
【図９】本発明の一実施の形態における走査電極駆動回路の動作の一例を説明するためのタイミングチャート
【図１０】図５に示した走査電極駆動回路との比較のために示す走査電極駆動回路の回路図
【図１１】走査電極に印加される初期化波形および電圧Ｖｃ１’、Ｖｃ２’の観測波形図
【図１２】図１１に示す波形の部分拡大図
【図１３】本発明の一実施の形態における電圧Ｖｃ１、Ｖｃ２の観測波形図
【符号の説明】
【０１２８】
１    プラズマディスプレイ装置
１０    パネル
２１    （ガラス製の）前面板
２２    走査電極
２３    維持電極
２４    表示電極対
２５，３３    誘電体層
２６    保護層
３１    背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
４１    画像信号処理回路
４２    データ電極駆動回路
４３，４３１    走査電極駆動回路
４４    維持電極駆動回路
４５    制御信号発生回路
５０    維持パルス発生回路
５１    初期化波形発生回路
５２，５２１    走査パルス発生回路
５３，５４    ミラー積分回路
５５    走査ＩＣ
５６    遅延回路
７７    フレキシブル配線板
Ｑ１，Ｑ２，Ｑ４，Ｑ５，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ    スイッチング素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５    抵抗
Ｃ１，Ｃ２，Ｃ３１    コンデンサ
Ｄ３１    ダイオード
【図１】
2009300732.tif 000003
【図２】
2009300732.tif 000004
【図３】
2009300732.tif 000005
【図４】
2009300732.tif 000006
【図５】
2009300732.tif 000007
【図６】
2009300732.tif 000008
【図７】
2009300732.tif 000009
【図８】
2009300732.tif 000010
【図９】
2009300732.tif 000011
【図１０】
2009300732.tif 000012
【図１１】
2009300732.tif 000013
【図１２】
2009300732.tif 000014
【図１３】
2009300732.tif 000015