(57)【要約】  第１組および第２のストライプ電極１１６，１１７と、これらに交差する方向の第３組および第４組のストライプ電極１０３，１０４を有し、画素のそれぞれに、第４組のストライプ電極に一方の電極が電気的に接続された発光部１１０と、第４組のストライプ電極と発光部の他方の電極とに電気的に接続され、発光部に流れる電流を制御するトランジスタ素子１３０と、トランジスタ素子のゲート電極と第２組のストライプ電極とに電気的に接続された第１の整流素子１２１と、トランジスタ素子のゲート電極と第３組のストライプ電極とに電気的に接続された第２の整流素子１２２と、トランジスタ素子のゲート電極と第４組のストライプ電極とに電気的に接続されたキャパシタ１０６とを備えた有機ＥＬ表示装置。
2005111975.tif 000002
【特許請求の範囲】
【請求項１】
互いに平行に複数形成された第１組のストライプ電極と、
該第１組のストライプ電極のそれぞれに対応して複数形成され、該第１組のストライプ電極に平行である互いに平行な第２組のストライプ電極と、
第１組および第２組のストライプ電極に交差する方向に、互いに平行に複数形成された第３組のストライプ電極と、
該第３組のストライプ電極のそれぞれに対応して複数形成され、該第３組のストライプ電極に平行である互いに平行な第４組のストライプ電極と、
該第１組のストライプ電極の各電極と第４組のストライプ電極の各電極とが立体的に交差する点にある複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、
該画素に対応する前記第１組のストライプ電極に一方の電極が電気的に接続された発光部と、
前記画素に対応する前記第４組のストライプ電極と前記発光部の他方の電極とに電気的に接続され、該画素における第１組のストライプ電極から第４のストライプ電極へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされたトランジスタ素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第２組のストライプ電極とに電気的に接続された第１の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第３組のストライプ電極とに電気的に接続された第２の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第４組のストライプ電極とに電気的に接続されたキャパシタと
を備えており、
各画素の前記第１の整流素子と前記第２の整流素子のそれぞれの接続方向は、当該画素における第２のストライプ電極および第３のストライプ電極の間において順方向が互いに一致する向きである、表示装置。
【請求項２】
互いに平行に複数形成された第１組のストライプ電極と、
該第１組のストライプ電極のそれぞれに対応して複数形成され、該第１組のストライプ電極に平行である互いに平行な第２組のストライプ電極と、
第１組および第２組のストライプ電極に交差する方向に、互いに平行に複数形成された第３組のストライプ電極と、
該第３組のストライプ電極のそれぞれに対応して複数形成され、該第３組のストライプ電極に平行である互いに平行な第４組と、
該第３組のストライプ電極のそれぞれに対応して複数形成され、該第３組のストライプ電極および第４組のストライプ電極に平行である互いに平行な第５組のストライプ電極と、
該第１組のストライプ電極の各電極と第４組のストライプ電極の各電極とが立体的に交差する点にある複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、
該画素に対応する前記第１組のストライプ電極に一方の電極が電気的に接続された発光部と、
前記画素に対応する前記第４組のストライプ電極と前記発光部の他方の電極とに電気的に接続され、該画素における第１組のストライプ電極から第４のストライプ電極へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされたトランジスタ素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第２組のストライプ電極とに電気的に接続された第１の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第３組のストライプ電極とに電気的に接続された第２の整流素子と、
前記トランジスタ素子のゲート電極と該画素に対応する前記第５組のストライプ電極とに電気的に接続されたキャパシタと
を備えており、
各画素の前記第１の整流素子と前記第２の整流素子のそれぞれの接続方向は、当該画素における第２のストライプ電極および第３のストライプ電極の間において順方向が互いに一致する向きである、表示装置。
【請求項３】
前記トランジスタ、前記整流素子もしくは前記キャパシタの少なくとも一つが有機電子材料よりなることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記第２組のストライプ電極による列電極と前記第３組のストライプ電極による行電極とによって各画素をアドレスすることにより請求項１〜３のいずれかに記載の表示装置を駆動する方法であって、
ある選択された行のデューティー期間において、
該行電極または該列電極あるいはそれらの両方によって前記第１の整流素子および第２の整流素子の少なくとも一方を導通状態とし、前記トランジスタ素子を導電状態とする信号を前記第１の整流素子を介してトランジスタのゲート電極に印加するとともに、前記キャパシタ部に電荷を蓄積する第１のステップと、
次いで、前記第１の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第２のステップと
を有し、
前記選択された行の非デューティー期間において、前記キャパシタ部に蓄積した前記電荷により、前記トランジスタのゲート電極に印加される電圧を保持することにより、該発光部に流れる電流を保持させる第３のステップを有しており、
前記デューティー期間の次のデューティー期間において、
該行電極または該列電極あるいはそれらの両方によって第２の整流素子を導通状態とし、該第２の整流素子を介して前記キャパシタ部に残存する電荷を放出する第４のステップと、
前記第２の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第５のステップと
を有してなる方法。
【請求項５】
互いに平行に複数形成されたストライプ状の一組のデータ電極と、
該データ電極に交差する方向に、互いに平行に複数形成されたストライプ状の一組のスキャン電極と、
該データ電極の各電極と該スキャン電極の各電極とが立体的に交差する点にある複数の画素と
を基板上に備えてなる表示装置であって、
該複数の画素のそれぞれは、少なくとも一つの発光部と、該発光部に流れる電流を制御する少なくとも一つのトランジスタ素子と、少なくとも一つの整流素子とを備え、
該トランジスタ素子のゲート電極は、該整流素子を介して前記データ電極に電気的に接続され、
前記データ電極のそれぞれには、定電流回路が電気的に接続されている表示装置。
【請求項６】
前記データ電極のそれぞれには、前記定電流回路に並列に、前記整流素子とは異なる他の整流素子を介して定電圧電源が電気的に接続され、
該他の整流素子における前記データ電極に接続される端子極性は、前記各画素の整流素子における前記データ電極に接続される端子極性と同一であることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記各画素に接続された整流素子が有機電子材料よりなることを特徴とする請求項５または６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（エレクトロルミネッセンス）ディスプレイパネルの自発光表示装置に関する。より具体的には、本発明は、複数の行と複数の列よりなるマトリックス構成になされた発光する画素をスイッチング素子によって駆動する表示装置に関する。
【背景技術】
【０００２】
近年、情報機器用のフラットディスプレイとして液晶ディスプレイの普及が目覚しい。液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をｏｎ／ｏｆｆ制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ＥＬディスプレイ（あるいは有機ＬＥＤディスプレイ）では各画素が個々に発光する（すなわち、自発光する）ため、視野角が広いという利点があるばかりでなく、バックライトが不要であることから薄型化が可能になり、かつフレキシブルな基板上に形成が可能である等、多くの利点を持っている。このため、有機ＥＬディスプレイは次世代のディスプレイとして期待されている。【０００３】
この有機ＥＬディスプレイパネルの駆動方式は、大別して２つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型（あるいは、デューティー駆動方式、単純マトリックス方式）と呼ばれているものである。この駆動方式においては、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発光制御のための信号は、通常、行方向には１行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうち各行のデューティー期間にのみ発光制御するようにした方式である。【０００４】
第２の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。この駆動方式の利点を説明するために、例えば、１００行×１５０列のパネル全面を１００Ｃｄ／ｍ２の表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、１００Ｃｄ／ｍ２で発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が１／１００になり、そのデューティー期間（選択期間）のみが発光時間となるため、発光時間内の発光輝度を１００倍の１００００Ｃｄ／ｍ２とする必要がある。ここで、発光輝度を増すためには有機ＥＬ素子に流す電流を増大させればよい。しかし、電流を増大させるとともに有機ＥＬ発光の効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機ＥＬ素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量（駆動ライン数）の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。通常のアクティブマトリックス駆動の基本回路は、図１に示されるようにスイッチング素子として薄膜整流素子を用いたＴＦＤ方式と、図２に示されるようにスイッチング素子として薄膜トランジスタを用いた方式が知られている。【０００５】
大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）が最も広く用いられている。しかしながら、例えば、ポリシリコンを用いるＴＦＴを形成するプロセスの温度は少なくとも２５０℃以上の高温であり、フレキシブルなプラスティック基板を用いることが困難であるという問題点がある。【０００６】
こういった従来の有機ＥＬディスプレイパネルが有する種々の問題点に対処するため、従来から有機スイッチング素子を用いることが提案されている。例えば特開２００１−２５０６８０号公報（特許文献１）には、有機薄膜整流素子を有機薄膜発光部と直列に接続することが開示されており、また、ＷＯ０１／１５２３３号（特許文献２）には有機薄膜トランジスタにより画素の駆動制御を行うことが開示されている。特許文献２の開示によれば、駆動素子が有機材料により構成されるため、低温での製造プロセスが可能であり、従ってフレキシブルなプラスティック基板を用いることが可能となる。また、安価な材料やプロセスを選定できるため低コスト化も可能となる。
【特許文献１】特開２００１−２５０６８０号公報
【特許文献２】ＷＯ０１／１５２３３号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、有機薄膜整流素子や有機薄膜トランジスタを用いて有機ＥＬを有する発光部を駆動するには以下の問題があった。【０００８】
即ち、図１に示すような有機薄膜整流素子を用いて発光素子を駆動する場合の動作は、画素のデューティー期間内にキャパシタに蓄積された電荷をデューティー期間外（非デューティー期間）に放電することによって、画素の発光を維持するものである。ここで、一般に有機ＥＬ発光部の電気抵抗は低電圧では著しく高いため、キャパシタの電荷の放電は、一定電圧に到達すると減衰が著しく遅くなる。キャパシタの電荷が次のデューティー期間まで残留すると次のフレーム周期の発光量に影響を与えるので、キャパシタの残留電荷を一旦消去して前歴の影響を抑制することが必要となる。これを防止するためには、例えばデータ初期化用の放電線を別に準備すること等で残留電荷の消去が可能であるが、この消去時に放電される電力は発光に寄与しないので無効な電力となる問題がある。また、キャパシタの充電時においては、電流が有機薄膜整流素子を通じて供給されるため、そこでの電力消費も大きくなる。このように、有機薄膜整流素子方式では、発光期間をデューティー期間に限定しないことによって有機ＥＬでの電力消費は抑制されるものの、周辺素子での電力消費が発生してしまうという問題がある。【０００９】
一方、図２に示すような有機薄膜トランジスタを用いて発光素子を駆動する場合は、駆動用ＴＦＴ１のスイッチング信号はスイッチング用ＴＦＴ２を介して駆動用ＴＦＴ１のゲート電極に供給される。即ち、スイッチング用ＴＦＴ２はデューティー期間にＯＮとなり、その時にデータ信号線Ｙ２から供給される信号をキャパシタＣに蓄積するので、デューティー期間外も駆動用ＴＦＴ１はＯＮに保持される。この構成によれば、キャパシタＣの容量は、駆動用ＴＦＴ１をＯＮに保つ程度の容量で足りるために、駆動用ＴＦＴ１のソース・ドレイン間での電力損失は発生するものの、前述の有機薄膜整流素子を用いる場合のような残留電荷の放電による電力損失は発生しない。また、この方式におけるスイッチング用ＴＦＴには５０ｋＨｚ程度の高周波数動作が要求される。即ち、例えば４８０行の画素をフレーム周波数１２０Ｈｚで動作する場合、デューティー期間は１／１２０／４８０秒、即ち、１７．４μ秒（周波数にして５７ｋＨｚ）での開閉動作が必要となる。しかしながら、現状の有機薄膜トランジスタの動作周波数では十分な速度でのスイッチングが行なえない。現状の有機薄膜トランジスタは、絶縁膜を介してゲート電極から有機膜へ電界を加え、絶縁膜の近傍に電荷を蓄積することにより導電性を付与する電界効果型が主流であり、この動作原理は、当該絶縁膜よりなるキャパシタを充電することと等価である。電荷がソース電極、ドレイン電極から供給されるとすると、そこに至るインピーダンスとキャパシタ容量により応答周波数が決定されることとなり、応答周波数には限界があると考えられる。【００１０】
よって本発明は、上述の点に鑑み、有機ＥＬディスプレイパネルなどの表示装置を、低コストで、かつフレキシブル基板上に作製することを目的とする。【００１１】
また、本発明は、さらに、特に有機薄膜整流素子をスイッチング用素子として用いる場合の階調再現性を安定させることも目的とする。
【課題を解決するための手段】
【００１２】
本発明においては、互いに平行に複数形成された第１組のストライプ電極と、該第１組のストライプ電極のそれぞれに対応して複数形成され、該第１組のストライプ電極に平行である互いに平行な第２組のストライプ電極と、第１組および第２組のストライプ電極に交差する方向に、互いに平行に複数形成された第３組のストライプ電極と、該第３組のストライプ電極のそれぞれに対応して複数形成され、該第３組のストライプ電極に平行である互いに平行な第４組のストライプ電極と、該第１組のストライプ電極の各電極と第４組のストライプ電極の各電極とが立体的に交差する点にある複数の画素とを基板上に備えてなり、該複数の画素のそれぞれは、該画素に対応する前記第１組のストライプ電極に一方の電極が電気的に接続された発光部と、前記画素に対応する前記第４組のストライプ電極と前記発光部の他方の電極とに電気的に接続され、該画素における第１組のストライプ電極から第４のストライプ電極へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされたトランジスタ素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第２組のストライプ電極とに電気的に接続された第１の整流素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第３組のストライプ電極とに電気的に接続された第２の整流素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第４組のストライプ電極とに電気的に接続されたキャパシタとを備えており、各画素の前記第１の整流素子と前記第２の整流素子のそれぞれの接続方向は、当該画素における第２のストライプ電極および第３のストライプ電極の間において順方向が互いに一致する向きである、表示装置が提供される。【００１３】
あるいは、本発明においては、互いに平行に複数形成された第１組のストライプ電極と、該第１組のストライプ電極のそれぞれに対応して複数形成され、該第１組のストライプ電極に平行である互いに平行な第２組のストライプ電極と、第１組および第２組のストライプ電極に交差する方向に、互いに平行に複数形成された第３組のストライプ電極と、該第３組のストライプ電極のそれぞれに対応して複数形成され、該第３組のストライプ電極に平行である互いに平行な第４組と、該第３組のストライプ電極のそれぞれに対応して複数形成され、該第３組のストライプ電極および第４組のストライプ電極に平行である互いに平行な第５組のストライプ電極と、該第１組のストライプ電極の各電極と第４組のストライプ電極の各電極とが立体的に交差する点にある複数の画素とを基板上に備えてなる表示装置であって、該複数の画素のそれぞれは、該画素に対応する前記第１組のストライプ電極に一方の電極が電気的に接続された発光部と、前記画素に対応する前記第４組のストライプ電極と前記発光部の他方の電極とに電気的に接続され、該画素における第１組のストライプ電極から第４のストライプ電極へまたはその逆に該発光部を通じて流れる電流を制御することができるようにされたトランジスタ素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第２組のストライプ電極とに電気的に接続された第１の整流素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第３組のストライプ電極とに電気的に接続された第２の整流素子と、前記トランジスタ素子のゲート電極と該画素に対応する前記第５組のストライプ電極とに電気的に接続されたキャパシタとを備えており、各画素の前記第１の整流素子と前記第２の整流素子のそれぞれの接続方向は、当該画素における第２のストライプ電極および第３のストライプ電極の間において順方向が互いに一致する向きである、表示装置が提供される。【００１４】
本発明においては、前記第２組のストライプ電極による列電極と前記第３組のストライプ電極による行電極とによって各画素をアドレスすることにより上記表示装置を駆動する方法が提供される。すなわち、ある選択された行のデューティー期間において、該行電極または該列電極あるいはそれらの両方によって前記第１の整流素子および第２の整流素子の少なくとも一方を導通状態とし、前記トランジスタ素子を導電状態とする信号を前記第１の整流素子を介してトランジスタのゲート電極に印加するとともに、前記キャパシタ部に電荷を蓄積する第１のステップと、次いで、前記第１の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第２のステップとを有し、前記選択された行の非デューティー期間において、前記キャパシタ部に蓄積した前記電荷により、前記トランジスタのゲート電極に印加される電圧を保持することにより、該発光部に流れる電流を保持させる第３のステップを有しており、前記デューティー期間の次のデューティー期間において、該行電極または該列電極あるいはそれらの両方によって第２の整流素子を導通状態とし、該第２の整流素子を介して前記キャパシタ部に残存する電荷を放出する第４のステップと、前記第２の整流素子を非導電状態とする信号を該行電極または該列電極あるいはそれらの両方によって印加する第５のステップとを有してなる方法が提供される。【００１５】
整流素子を介してキャパシタ部に電荷を蓄積する際には、その整流素子の特性に応じて、電荷の蓄積に十分な電流を流せる信号を印加する。またこの電荷は、所要の発光輝度を実現するための電荷とすることにより、この電荷量に応じて階調表示を行なうことが可能となる。【００１６】
また、発光部を発光させるためにトランジスタのソース、ドレイン間に流れる電荷は、所要の発光輝度を実現するための充分な電荷とすることが好適である。【００１７】
さらに、整流素子を非導通状態とする場合には、整流素子を通じて漏れるリーク電流を実用上非導通状態とみなせる程度に抑えることができるような信号とする。このような信号は、行電極と列電極とによって、整流素子、トランジスタ素子ならびにそれに接続されている発光部及びキャパシタ部に印加されるが、整流素子、トランジスタ素子の開閉動作を適切に行なわせる信号とすることが好適である。【００１８】
また、上記第４、５のステップと第１、２のステップは、それぞれ、予め定められた第１のウインドウ期間と予め定められた第２のウインドウ期間において行なうことができる。この第１および第２のウインドウ期間は、ある選択される行ごとに定まるデューティー期間に、この順に定められる時間間隔である。第４、５のステップは残留電荷の放出による前歴の消去であり、第１、２のステップは次の信号の書込みに相当するので、上記の順序で行うことが望ましい。【００１９】
整流素子は、高電圧において低い抵抗を示し低電圧で高い抵抗を示す場合、整流素子に高い電圧がかかると整流素子を介したキャパシタへの充電が可能となり、電圧が下がると充電された電荷は整流素子を通じて漏れることが無く、マトリクス駆動が可能となる。【００２０】
本発明では、更に、諧調特性を改良した表示装置が提供される。すなわち、互いに平行に複数形成されたストライプ状の一組のデータ電極と、該データ電極に交差する方向に、互いに平行に複数形成されたストライプ状の一組のスキャン電極と、該データ電極の各電極と該スキャン電極の各電極とが立体的に交差する点にある複数の画素とを基板上に備えてなる表示装置であって、該複数の画素のそれぞれは、少なくとも一つの発光部と、該発光部に流れる電流を制御する少なくとも一つのトランジスタ素子と、少なくとも一つの整流素子とを備え、該トランジスタ素子のゲート電極は、該整流素子を介して前記データ電極に電気的に接続され、前記データ電極のそれぞれには、定電流回路が電気的に接続されている表示装置が提供される。【００２１】
本発明においては、前記整流素子は、例えば、アルミニウム薄膜／フラーレン薄膜／銅薄膜の積層構造を有するものや、アルミニウム電極／ペンタセン化合物／金電極の積層構造を有するものが好適であるがそれに限定されるものではなく、多くの有機電子材料が適用可能である。【００２２】
また、薄膜トランジスタについては、ペンタセン、へキシチオフェン系ポリマー、フルオレンチオフェン系ポリマー、銅フタロシアニン、フラーレン等の材料が好適であるがそれに限定されるものではなく、多くの有機電子材料が適用可能である。また、特に有機薄膜トランジスタには、電流が基板と平行に流れる横型トランジスタと、基板に垂直に流れる縦型トランジスタに分類されるが、そのいずれにおいても適用可能である。【００２３】
キャパシタについては、各種金属酸化物、例えばシリコン、アルミ、タンタル、チタン、ストロンチウム、バリウムなどの酸化物、これらの金属の陽極酸化膜、これら酸化物の混合酸化物を用いることが可能である。また、導電性微粒子を有機材料に分散させると、誘電層の実効誘電率が上昇するために、小さな面積で十分な容量を備えるキャパシタ部を形成することができるので、これを用いることも可能である。特に後者の場合は低温プロセスでの形成が可能であり、プラスティック基板を用いる場合には好適である。【００２４】
本発明において用いる定電流回路は、その駆動端子の両端に印加される電圧が変動しても、一定変動範囲内ではその電流値が一定に保たれる回路である。５極管やバイポーラトランジスタを用いたもの等、幾つかの回路構成が知られているが、適用電圧範囲、電流値、応答性の観点から電界効果トランジスタを用いた構成が最も好適である。一定となる電流値は当該電界効果トランジスタのゲート電圧により容易に制御可能である。また、本発明において用いる定電圧電源はさまざまな手段で容易に得られるものであるが、例えば、ツェナーダイオードとオペアンプの組み合わせなどにより得られるものが一般的である。
【発明の効果】
【００２５】
本発明によれば、トランジスタ素子、整流素子、発光素子、キャパシタの総てを厚さ１００ｎｍ程度の有機電子材料薄膜と金属電極薄膜よりなるものとし、表示装置の低コスト化、大面積化や、表示装置への可撓性基板の適用が容易となる効果がある。また、多階調表示が低コストで実現される。さらに、整流素子をスイッチング用素子として用いる場合の階調性再現性を安定させることができる。
【図面の簡単な説明】
【００２６】
【図１】従来のスイッチング素子として整流素子を用いる表示装置の等価回路を示す説明図である。
【図２】従来のスイッチング素子として薄膜トランジスタ素子を用いる表示装置の等価回路を示す説明図である。
【図３】本発明における表示素子の等価回路を例示した説明図である。
【図４】ディスプレイ装置用のマトリックス構成を例示した説明図である。
【図５】本発明における表示素子の構成例を示した説明図である。
【図６】本発明における表示素子の構成例を示した説明図である。
【図７】本発明におけるデューティー期間、非デューティー期間に各表示素子にかかる電圧印加方法の一例を示す説明図である。
【図８】本発明の実施例で得られた薄膜トランジスタの特性例を示す説明図である。図８（ａ）はゲート電圧一定条件でのドレイン電圧とドレイン電流の関係を示し、図８（ｂ）はドレイン電圧一定条件（−１０Ｖ）での、ゲート電圧とドレイン電流の関係を示す。
【図９】本発明における表示素子の他の等価回路を例示した説明図である。
【図１０】有機薄膜整流素子の電流電圧特性を例示した説明図である。
【図１１】本発明における表示素子の等価回路を例示した説明図である。
【図１２】本発明におけるディスプレイ装置用のマトリックス構成を例示した説明図である。
【図１３】本発明におけるデューティー期間、非デューティー期間に各表示素子にかかる電圧印加方法の一例を示す説明図である。
【図１４】本発明における定電流回路の動作特性例を示した特性図である。
【図１５】本発明の実施例に係る階調レベルと蓄積電圧の関係を示す特性図である。
【図１６】本発明の実施例に係る階調レベルと蓄積電圧の関係を示す特性図である。
【図１７】本発明の実施例に係る階調レベルと蓄積電圧の関係を示す特性図である。
【符号の説明】
【００２７】
１０  画素
８０、８２、８４  配線
１０１  基板
１０３  Ｘ３行電極（スキャン電極）
１０４  Ｘ４行電極
１０５  透明電極
１０６  キャパシタ
１０８  Ｘ５電極
１１０  発光部
１１６  Ｙ２列電極（データ電極）
１１７  Ｙ１列電極
１２１  整流素子（ＴＦＤ）
１２２  整流素子（ＴＦＤ）
１２３  整流素子
１３０  トランジスタ素子
１３１  ソース電極
１３２  ゲート電極
１３４  ゲート絶縁膜
１３５  有機電子材料膜
１３６  キャパシタ誘電層
１３７  整流素子用有機電子材料
１３８  絶縁膜
１４０  チャネル部
１５０  定電流回路
１５１  定電圧電源
７０２  デューティー期間
７０４  非デューティー期間
【発明を実施するための最良の形態】
【００２８】
［実施の形態１］
［概要］
本発明の第１の実施の形態の構成を図３に例示する。これを図１と比較すると、図３においては整流素子１２１、１２２を介して信号電流を供給することは共通しているが、整流素子を流れる電流はトランジスタ素子１３０のゲート電圧を保つ目的に限定されるため、整流素子での電力損失は小さい。また、キャパシタ１０６は、ゲート電極での漏れ電流のみ補償できればよいので小容量のもので足り、次のフレームで電荷が放電することも抑制される。放電される電荷は第２の整流素子を介して第３のストライプ電極（Ｘ３電極）１０３に放出される。また、図２と比較すると、駆動用ＴＦＴのゲート電圧制御を整流素子を介して行う点が異なっている。整流素子においてはＴＦＴのような絶縁膜よりなる電気容量が基本的に存在せず、応答時間は当該素子内での電荷の走行時間により決定されるので、ＴＦＴに比して高速の動作が可能となる。【００２９】
本発明の表示装置における画素発光制御の手順例を以下に示す。本発明は、第２組のストライプ電極であるＹ２列電極１１６と第３組のストライプ電極であるＸ３行電極１０３とによって各画素１０がアドレスされるデューティー駆動方式のドットマトリクス表示を行うものである（図４参照）。本発明の発光の制御では、第１のステップとして、ある選択された行のデューティー期間において、Ｘ３行電極１０３またはＹ２列電極１１６あるいはそれらの両方によって第１の整流素子１２１および第２の整流素子１２２の少なくとも一方を導通状態とし、トランジスタ素子１３０を導電状態とする信号を第１の整流素子１２１を介してトランジスタ素子１３０のゲート電極に印加するとともに、キャパシタ１０６に蓄積する。第２のステップとして、第１の整流素子１２１を非導電状態とする信号をＸ３行電極１０３またはＹ２列電極１１６あるいはそれらの両方によって印加する。第３のステップとして、選択された行の非デューティー期間においては、キャパシタ１０６に蓄積した電荷によりトランジスタ素子１３０のゲート電極に印加される電圧を保持することにより、発光部１１０に流れる電流を保持させる。また、第４のステップとして、次のデューティー期間においては、Ｘ３行電極１０３またはＹ２列電極１１６あるいはそれらの両方によって第２の整流素子１２２を導通状態とし、第２の整流素子１２２を介してキャパシタ１０６に残存する電荷を放出する。第５のステップとして、第２の整流素子１２２を非導電状態とする信号をＸ３行電極１０３またはＹ２列電極１１６あるいはそれらの両方によって印加する。【００３０】
実施の形態１においては、デューティー期間において、画素マトリックスのデューティー駆動される行に含まれる画素中のトランジスタ素子１３０のゲート部に接続されたキャパシタへ第１の整流素子１２１を介して発光量に応じた電荷を蓄積し、デューティー期間外の時間においては、当該キャパシタ１０６で保持される電位によってトランジスタ素子１３０を介して発光部１１０へ流れる電流を保持して、発光を継続する。【００３１】
本実施の形態における駆動のための素子としては、発光部に直列接続して電流を制御する素子として電流の安定性の良いトランジスタ素子１３０を用いている。さらに、そのトランジスタの電流を制御するための素子として高速動作が可能な整流素子１２１，１２２も用いている。また、基板として耐熱性を有するガラス等を基板として用いる場合は、キャパシタ１０６としてセラミック酸化物系を用いることが可能である。例えば、代表的な強誘電体であるチタン酸バリウムストロンチウムをＲＦマグネトロンスパッタ法により数１００ｎｍの厚さで成膜し、これを約６５０℃で熱処理をすることにより良好なキャパシタ１０６を得ることができる。また、プラスティック基板を用いる場合のキャパシタ１０６としては、導電性微粒子を分散させた有機誘電体によって誘電体層を構成することができる。【００３２】
デューティー期間においては、各行のトランジスタ素子１３０のゲート部に接続されたキャパシタ１０６へこれらの整流素子を介して電荷が蓄積される。非デューティー期間には、各画素は整流素子１２１、１２２により第２のストライプ電極などの信号線から電気的に隔離され、キャパシタに蓄積された電荷によりトランジスタ素子１３０がＯＮに保持される。デューティー期間と非デューティー期間を通じてＯＮにされたトランジスタ素子１３０を通じて、第１のストライプ電極であるＹ１列電極と第４のストライプ電極であるＸ４行電極から有機ＥＬ発光部１１０に電流が流されて、発光が保持される。このとき、発光強度は、ゲート部への印加電圧によるトランジスタ素子１３０の開度を制御することにより制御される。【００３３】
［詳細］
図５及び図６は、本実施の形態における表示装置について、表示部の構造を一つの画素を拡大して示す平面図であり、これらの図は、製造工程の順に記載したものである。これらの図においては、画素を拡大して示しているため、パターニングされている表示装置全体は示していない。本実施の形態の表示装置を作製するには、まず、プラスティック基板１０１の一方の面に、ゲート電極１３２、キャパシタ１０６のためのキャパシタ電極１０６Ａをパターニングして形成する。その後、フォトレジストによりマスキングを施し、ゲート電極１３２の一部とキャパシタ電極１０６Ａの上に絶縁性の膜を形成する。図５ａは、この段階での平面図である。ゲート電極１３２上の絶縁膜はゲート絶縁膜１３４として機能し、キャパシタ電極１０６Ａ上の絶縁膜はキャパシタ誘電層１３６として機能する。ゲート電極１３２およびキャパシタ電極１０６Ａは、各種の導電性材料により形成することができる。絶縁膜も各種の絶縁性材料により用いることができる。絶縁膜形成の手段としてゲート電極１３２とキャパシタ電極１０６Ａの陽極酸化を用いる場合、両電極は予め電気的に接続されていることが望ましい。この場合、アルミニウムなどによる陽極酸化処理用の配線を設けて処理を行い、絶縁膜が形成された後にこの配線を除去してゲート電極１３２とキャパシタ電極１０６Ａを電気的に絶縁することも可能である。【００３４】
次にＸ３行電極１０３、Ｘ４行電極１０４、透明電極１０５、薄膜整流素子ＴＦＤ１用の電極１２１ＡおよびＴＦＤ２用の電極１２２Ａを形成する。このうちＸ３行電極１０３とＸ４行電極１０４は、タイミング信号線やＸ電極などと呼ばれることもある（例えば、図３）。このＸ３行電極１０３、Ｘ４行電極１０４は、互いに平行なストライプ状の複数の電極にパターニングされている。Ｘ４行電極１０４はキャパシタ電極１０６Ａと電気的に接続される。また、薄膜整流素子ＴＦＤ２用の電極１２２Ａはゲート電極１３２と電気的に接続される（図５ｂ）。【００３５】
次に、薄膜トランジスタのソース電極１３１とドレイン電極１３３をパターニングして形成する。両電極は金などの蒸着膜により形成されるが、ゲート絶縁膜との密着性を向上させるため、クロム膜や有機膜などを下地層として用いることも可能である。ソース電極１３１はＸ４行電極１０４と電気的に接続され、ドレイン電極１３３は透明電極１０５と電気的に接続され、ゲート絶縁膜１３４上で、一定間隔のチャネル部１４０を形成するよう構成される（図５ｃ）。【００３６】
その後、薄膜トランジスタのチャネル部１４０と薄膜整流素子ＴＦＤ１用の電極１２１ＡとＴＦＤ２用の電極１２２Ａとを覆うように有機電子材料膜１３５および１３７を形成する。この際に、有機電子材料膜１３５、１３７の結晶性を改善するため、薄膜トランジスタのチャネル部１４０に有機単分子膜などを被覆するといった下地処理を追加する場合もある（図５ｄ）。【００３７】
さらに、ゲート電極１３２とキャパシタ１０６を結ぶ配線８０、ゲート電極１３２とＴＦＤ１を結ぶ配線８２、及び、ＴＦＤ２とＸ３行電極１０３を結ぶ配線８４を、金属蒸着膜などにより形成する（図６ａ）。【００３８】
その後、Ｘ３行電極１０３、Ｘ４行電極１０４を被う絶縁膜１３８により、絶縁処理を行う（図６ｂ）。【００３９】
次いで、透明電極１０５上に有機ＥＬ素子等による発光部１１０を形成する。発光部１１０の上面は電極となっている（図６ｃ）。【００４０】
次に、Ｙ２列電極１１６およびＹ１列電極１１７を金属によって形成する。Ｙ２列電極１１６は、ＴＦＤ１用の電極１２１Ａの有機電子材料に被覆されない部分に接続され、Ｘ３行電極１０３、Ｘ４行電極１０４に交差するように、互いに平行なストライプ状の複数の電極にパターニングされる。また、Ｙ１列電極１１７は、発光部１１０の上部電極に接続され、Ｘ３行電極１０３、Ｘ４行電極１０４に交差するように、互いに平行なストライプ状の複数の電極にパターニングして形成する。Ｙ２列電極１１６およびＹ１列電極１１７がＸ３行電極１０３およびＸ４行電極１０４等とショートしないように、ゲート絶縁膜１３４が配置されている。この絶縁膜により、この画素においては、Ｙ１列電極１１７は発光部１１０の上部電極のみに電気的に接続され、Ｙ２列電極１１６はＴＦＤ１、１２１の下面の電極にのみ接続される。なお、このＹ２列電極１１６、Ｙ１列電極１１７は、データ信号線やＹ電極などと呼ばれることもある（例えば、図３）。各電極や有機ＥＬ素子、薄膜トランジスタ、薄膜整流素子、キャパシタ部などは薄膜により形成され、有機ＥＬ素子や薄膜整流素子の電流は膜面に垂直に流れる。（図６ｄ）【００４１】
図７は、ある画素について、Ｙ１列電極１１７に印加される電圧波形（図７ａ）、Ｘ３行電極１０３に印加される電圧波形（図７ｂ）、Ｙ２列電極１１６に印加される電圧波形（図７ｅ）、Ｘ４行電極１０４に印加される電圧波形（図７ｆ）、それらから算出される、薄膜トランジスタのゲート電圧ＶＧ（Ａ部）の波形（図７ｄ）、整流素子１とキャパシタに印加される電圧の波形（図７ｃ）トランジスタのソース・ドレイン間と発光部に印加される電圧の波形（図７ｇ）、発光電流の波形（図７ｈ）の一例を概略的に示す図である。基準となる０Ｖは、Ｙ１の電圧が−Ｖｔとなるような電位に選んでいる。【００４２】
一般に、整流素子は高い電圧領域で抵抗が小さくなる非線形性を有している。Ｙ１列電極１１７にバイアス電圧−Ｖｔを印加する（図７ａ）。ここでＶｔはトランジスタのドレイン電圧（ＶＳＤ）と有機ＥＬの電圧降下（ＶＥＬ）の和となる。また、Ｙ２列電極１１６には例えばバイアス電圧Ｖｇｏｆｆを印加し、各画素の発光制御信号電圧ＶＬｏｆｆ（＝Ｖｇｏｆｆ−Ｖｇｏｎ）を重畳する（図７ｅ）。この場合、ＶＬｏｆｆは書込信号としてｏｆｆ状態を書き込む時に印加し、ｏｎ状態を書き込む場合は印加しない。別の方法として、Ｙ２列電極１１６に例えばバイアス電圧（２Ｖｇｏｆｆ−Ｖｇｏｎ）を印加し、ｏｆｆ状態を書き込む時に（−Ｖｇｏｆｆ＋Ｖｇｏｎ）の信号を重畳することも可能である。Ｘ３行電極１０３にはＶｇｏｎを印加し、デューティー期間７０２Ａおよび７０２Ｂの前半には、これをＶｇｏｆｆとする（図７ｂ）。後述するように、非デューティー期間７０４のゲート電圧ＶＧは、ｏｎ状態を書き込むデューティー期間７０２ＡにはＶｇｏｎとなり、ｏｆｆ状態を書き込むデューティー期間７０２ＢにはＶｇｏｆｆとなるが、まず、デューティー期間７０２Ａおよび７０２Ｂの前半にＸ３行電極１０３がＶｇｏｆｆとなることにより、ゲート電圧ＶＧがＶｇｏｆｆに初期化される（図７ｄ）。【００４３】
Ｘ４行電極１０４にはデューティー期間７０２Ａおよび７０２Ｂの後半に正のバイアス電圧ＶＡ（＝Ｖｇｏｆｆ−Ｖｇｏｎ）を印加し（図７ｆ）、ＴＦＤ１、１２１の抵抗を小さくして導通状態を得る。この時、Ｘ３電極がＶｇｏｎに設定され、ＴＦＤ２は逆バイアスで絶縁状態にある。また、ゲート電圧ＶＧは初期化された状態ではＶｇｏｆｆであり、Ｘ４電極の電位上昇により（Ｖｇｏｆｆ＋ＶＡ）＝（２Ｖｇｏｆｆ−Ｖｇｏｎ）まで上昇する可能性がある。【００４４】
この点について、図７ｄを参照してさらに詳細に説明する。デューティー期間７０２Ｂとして図示するように、Ｙ２電極にＶＬｏｆｆを重畳し、電位を（２Ｖｇｏｆｆ−Ｖｇｏｎ）とすると、ＴＦＤ１は逆バイアス状態が保たれて、ゲート電位は（２Ｖｇｏｆｆ−Ｖｇｏｎ）となる。デューティー期間の終了時に  Ｘ４電極の電位をアースに戻すとゲート電位はＶｇｏｆｆに復帰する（図７ｄ）。以上がｏｆｆ状態の書込となる。一方、デューティー期間７０２Ａとして図示するように、上記の過程でＹ２電極の電位をＶｇｏｆｆとすると、ＴＦＤ１は順バイアス（（２Ｖｇｏｆｆ−Ｖｇｏｎ）＞Ｖｇｏｆｆ）となり、ゲート電位はＶｇｏｆｆに設定される（図７ｄ）。デューティー期間の終了時に  Ｘ４電極の電位をアースに戻すとゲート電位はＶｇｏｎとなる。以上がｏｎ状態の書込となる。【００４５】
非デューティー期間においては、Ｘ４電極は０Ｖに保たれる。この時、Ｙ２電極の電位は他行への書込のためＶｇｏｆｆ、もしくは（２Ｖｇｏｆｆ−Ｖｇｏｎ）に設定されるが、いずれの状態でもＴＦＤ１はｏｆｆ状態が保たれ、ライン間の干渉は生じない。また、Ｙ１電極とＸ４電極の電位差はデューティー期間後半でＶＡだけ増加するが、この時トランジスタはｏｆｆ状態にあるので有機ＥＬに電流は流れない。これに対応して、トランジスタのソース・ドレイン間と発光部に流れる電流は図７ｈのような時間変化をする。
【実施例１】
【００４６】
ガラス基板１０１上に通常のフォトプロセスとスパッタによりタンタルよりなるゲート電極１３２、キャパシタ電極１０６Ａを形成した。各電極の幅は１００μｍ、厚さは１５０ｎｍとし、行方向ピッチ５００μｍ、列方向ピッチ８００μｍで１００行、１００列、計１００００組形成した。次に、図示しないが、これらの電極を電気的に接続する配線をアルミニウムにより形成し、その後フォトレジストによりマスキングを施して、ゲート電極１３２の一部とキャパシタ電極１０６Ａの上に陽極酸化膜を形成し、それぞれゲート絶縁膜１３４とキャパシタ誘電層１３６とした。陽極酸化は１ｗｔ％ホウ酸アンモニウム溶液中で７０Ｖ、５０分の処理により形成し、膜厚８０ｎｍとした。陽極酸化処理の後、電気的に接続するアルミニウム配線は、アルカリ処理により除去した。【００４７】
次にフォト工程によるパターニングにより、Ｘ３行電極１０３、Ｘ４行電極１０４、ＩＴＯ（インジウムスズ酸化物）による透明電極１０５、及び薄膜整流素子ＴＦＤ１用の電極１２１ＡとＴＦＤ２用の電極１２２Ａを形成した。なお、図示しないが、各電極間はフォトレジストにより隔壁を設けて短絡を防止した。【００４８】
Ｘ３行電極１０３とＸ４行電極１０４の２つのストライプ電極は、アルミニウムの真空蒸着により、交互に１００組形成した。電極のピッチは５００μｍ、各電極の幅は３０μｍ、膜厚１００ｎｍ、両電極の間隔は４１０μｍとした。ゲート電極１３２、キャパシタ電極１０６ＡはそのＸ３行電極１０３とＸ４行電極１０４の間に形成されるよう構成した。その後、ＩＴＯ（インジウムスズ酸化物）よりなる透明電極１０５をスパッタにより形成し、アルミニウムよりなる薄膜整流素子ＴＦＤ１用の電極１２１ＡとＴＦＤ２用の電極１２２Ａを真空蒸着により形成した。ＩＴＯ（インジウムスズ酸化物）電極の有効寸法は３００μｍ×４００μｍ、キャパシタ電極１０６Ａ、ＴＦＤ１用の電極１２１ＡとＴＦＤ２用の電極１２２Ａの有効寸法は、各々１００μｍ×１００μｍとした。【００４９】
次に、薄膜トランジスタのソース電極１３１とドレイン電極１３２をクロム・金の積層蒸着膜で形成した。ここで、クロム膜の厚さを５ｎｍ、金膜の厚さを８０ｎｍとし、チャネル長を５μｍ、チャネル幅を１００μｍとした。その後、有機電子材料膜１３５、１３７としてペンタセン（アルドリッチ社製）を真空蒸着により、膜厚８０ｎｍで成膜した。成膜時の基板温度は６０℃とした。【００５０】
さらに、ゲート電極１３２とキャパシタ１０６を接続する配線、ゲート電極１３２とＴＦＤ１を結ぶ配線、及びＴＦＤ２とＸ３行電極１０３を結ぶ配線を銅蒸着膜により形成した。【００５１】
その後、パーフルオロテトラコサン（ｎ−Ｃ24Ｆ50）をよりなる絶縁膜１３８を真空蒸着により膜厚２００ｎｍで形成してＸ３行電極１０３、Ｘ４行電極１０４を被い、絶縁処理を行った。（図６ｂ）【００５２】
次いで、透明電極１０５上に発光素子として有機ＥＬ層を、銅フタロシアニン（ＣｕＰＣ）（アルドリッチ社製）／ナフチルフェニルジアミン（ＮＰＢ）（アルドリッチ社製）／アルミニウムキノリン（Ａｌｑ３）（アルドリッチ社製）／カルシウム電極という構成となるよう、順次、真空蒸着により形成した。各層の厚さは、それぞれ１００ｎｍ、５０ｎｍ、５０ｎｍ、１００ｎｍとした。【００５３】
その後、ＴＦＤ１用の電極１２１Ａのうち有機電子材料で被覆されていない部分に接続されるように、また、Ｘ３行電極１０３、Ｘ４行電極１０４に交差するように、互いに平行なストライプ状の電極にパターニングされた複数のＹ２列電極１１６をアルミニウム蒸着膜によって形成した。同様に発光部１１０の上部電極に接続する複数のＹ１列電極１１７を、Ｘ３行電極１０３、Ｘ４行電極１０４に交差するように、互いに平行なストライプ状にパターニングされたアルミニウム蒸着膜によって形成した。【００５４】
上記の成膜に用いた蒸着装置は、拡散ポンプを用いて排気を行うものであり、蒸着は、４×１０−４Ｐａ（３×１０−６ｔｏｒｒ）の真空度で行った。また、アルミニウム、銅、ペンタセンの蒸着は抵抗加熱方式により行い、それらの成膜速度は、それぞれ１０ｎｍ／ｓｅｃ、１０ｎｍ／ｓｅｃ、及び０．４ｎｍ／ｓｅｃで行った。
【実施例２】
【００５５】
整流素子用有機電子材料１３７として、ペンタセンとＦ４ＴＣＮＱの共蒸着膜（Ｆ４ＴＣＮＱ濃度２％）（４０ｎｍ）とペンタセン膜（４０ｎｍ）の積層とした以外は、実施例１と同様にして実施例２の試料を得た。
【実施例３】
【００５６】
また、キャパシタ誘電層１３６として、真空蒸着法により、絶縁性有機物としてアミノイミダゾールジシアネート（化合物１）、導電性微粒子としてアルミニウムを用いてこれらを共蒸着法にて膜厚８０ｎｍの誘電層とした他は実施例１と同様にして実施例２の試料を得た。蒸着は抵抗加熱方式であり、成膜速度はアミノイミダゾールジシアネートが２０ｎｍ／ｓｅｃ、アルミニウムが１０ｎｍ／ｓｅｃとした。
（化合物１）【００５７】
【化１】
2005111975.tif 000003
【実施例４】
【００５８】
キャパシタ電極１０６Ａとして白金蒸着膜を平面寸法１００μｍ×３０μｍ、膜厚５０ｎｍで形成し、更にＲＦマグネトロンスパッタ法と通常のフォトリソグラフ法を用いて、白金膜上にチタン酸バリウムストロンチウム酸化物を膜厚１００ｎｍで形成し、その後酸素雰囲気中１時間の熱処理を行ってキャパシタ誘電層１３６とした他は実施例１と同様の工程として、実施例４の試料を得た。【００５９】
以上の実施例の試料における薄膜トランジスタの代表的な特性例を図８に示す。ゲート電圧−４Ｖ、ドレイン電圧−１０Ｖの条件で、ドレイン電流として１４μＡが得られた。また、ドレイン電流が充分小さくなるゲート電圧ＶＢとしては＋３Ｖが得られた。【００６０】
フレーム周波数６０Ｈｚ（フレーム周期約１７ｍｓ）で駆動した。各行のデューティー期間は１７ｍｓ／１００＝１７０μｓとなるが、本発明ではデューティー期間を２分割しており、ゲート部の電圧制御の応答時間は少なくとも８５μｓ以下である必要がある。応答時間は整流素子抵抗とキャパシタンス容量で定まる。各実施例における整流素子抵抗、キャパシタンス容量とそれらから求められる時定数は表１に示す通りであり、このデューティー期間内で充分な応答が可能であった。【００６１】
【表１】
2005111975.tif 000004
【００６２】
各実施例において、Ｖｇｏｆｆ＝７Ｖ、Ｖｘ＝４Ｖ、Ｖｔ＝１６Ｖ、ＶＡ＝４Ｖとし、ＶＬｏｎを０Ｖと７Ｖとした場合、ゲート電圧はそれぞれ＋３Ｖと−４ＶとなりトランジスタはそれぞれＯＦＦ、ＯＮの状態に良好に制御できた。両状態の電流比率として約１０５が得られた。【００６３】
また特に、ゲート電圧−４Ｖのｏｎ状態においては、ドレイン電流１４μＡが得られ、その時の有機ＥＬでの電圧降下は６Ｖであった。Ｖｔ＝１６Ｖであることからトランジスタのドレイン電圧は−１０Ｖとなり、図８より飽和領域にあることから、例えば有機ＥＬの抵抗変動に対しても安定な動作を確保できる条件となっていることがわかる。【００６４】
このように、本発明によれば、有機ＥＬディスプレイパネルなどの表示装置において、有機電子材料よりなるスイッチング素子を用いて、低コストで、かつフレキシブル基板上に作製し得る手段を提供することができた。【００６５】
［実施の形態２］
本発明の別の実施の形態２の構成を図９に示す。これを図３と比較すると、本実施の形態の構成は、ＴＦＴのゲート電極に接続されたキャパシタの、ゲート電極側とは反対側の端子を接続するストライプ状のＸ５電極１０８を、ＴＦＴの電極を接続するストライプ電極１０４とは別個に設けた改良を含む。このような構成にすることにより、ストライプ電極１０４はデータ書込みの際にも電圧を変調する必要が無くなり、発光素子を駆動するための大電流を安定して供給できる。また、Ｘ５電極１０８はデータ書込みの際に高速の変調が必要とされるが、ストライプ電極１０４と別個とすることで電流が抑制され、変調回路の負荷を小さくすることができる。図３に関連して第１の実施の形態において説明した上記各説明は、実施の形態２の場合においても同様である。【００６６】
［実施の形態３］
次に、有機薄膜整流素子よりなるスイッチング用素子を用いて有機薄膜トランジスタよりなる駆動用素子のゲート電位を制御して発光素子を駆動する場合の有機薄膜整流素子の電圧電流特性の一例を図１０に示す。このとき、整流素子は、高電圧において低い抵抗を示し低電圧で高い抵抗を示す。特に図１０の立ち上がり電圧以下では電気抵抗が大きく、実質的に電流はほとんど流れない。整流素子に立ち上がり電圧以上の電圧をかけると整流素子を介したキャパシタの充放電が可能となり、立ち上がり電圧以下（逆バイアスを含む）の電圧印加では充電された電荷は整流素子を通じて漏れることが無く、マトリクス駆動が可能となる。【００６７】
この場合に発光素子を様々な輝度で発光させて多階調の表示を実現するためには、駆動用ＴＦＴのゲート電圧、即ちキャパシタ１０６の蓄積電圧の制御を行う。この制御の具体的手法は、データ信号線（Ｙ２列電極）とゲート部の電圧差（書込み電圧）を変えて蓄積電圧を制御する第１の手法と、デューティー期間内に占める書き込み時間の割合を変えて蓄積電圧を制御する第２の手法とに大別される。スイッチング素子としてＴＦＤを用いる場合にこれらの手法を用いると、第１の方法においては、前述のように書込み電圧が立ち上がり電圧以下では実質的に電流が得られないために、蓄積電圧が書込み電圧から図１０の立ち上がり電圧分を差し引いたものとなって、ＴＦＤ素子の立ち上がり電圧のばらつきがそのまま階調のばらつきとなることがある。第２の手法においては、高電圧領域でのＩ−Ｖ特性が急峻なため、特性のばらつきや駆動電圧の僅かな変動が電流値の大きな変動に繋がる。したがって、電流値を一定に保ちにくく、書込み時間を制御しても蓄積電荷、即ち蓄積電圧を制御できないことがある。【００６８】
図１１および図１２は、これに対応する改良を含む本発明の更に別の実施の形態３の表示装置の構成を示す構成図である。実施の形態３の表示装置は、一組のストライプ状のデータ電極（Ｙ２列電極）１１６による列電極と、データ電極１１６に交差する方向に、互いに平行に複数形成されたストライプ状の一組のスキャン電極（Ｘ３行電極）１０３による行電極とによって各画素１０がアドレスされるデューティー駆動方式のドットマトリクス表示を行う。画素のそれぞれには、発光部１１０とトランジスタ素子１３０と、少なくとも一つの整流素子１２１とが備えられる。トランジスタ素子１３０のゲート電極は、整流素子１２１を介してデータ電極１１６に電気的に接続されており、データ電極１１６のそれぞれには定電流回路１５０が電気的に接続されている。この定電流回路１５０は、図１２に示すように、各データ電極１１６に設けられている。さらに、データ電極１１６には整流素子１２３と定電圧電源１５１が接続されている。Ｙ３列電極には整流素子１２１の陰極端子と整流素子１２３の陰極端子とが接続されている。【００６９】
実施の形態３の構成における駆動の手順を図７と図１３によって説明する。図７は、実施の形態１に関連して説明したのと同様であるが、Ｂ部の波形は定電流回路１５０や整流素子１２３、定電圧電源１５１の影響を受ける。図１３は、図７に追加して各電極の電位を示すタイミングチャートである。図１３ａは、Ｙ２列電極１１６（Ｃ部）に印加される電圧波形Ｖｓ、図１３ｂは定電流回路１５０の制御電圧波形Ｖｇ、図１３ｃは定電圧電源から印加される電圧Ｖｃである。また、図１３ｄは、Ａ部のゲート電圧波形ＶＧである。これらの結果として得られるＢ部の電圧波形は、図７ｅのようになる。【００７０】
実施の形態３においては、ゲート電圧ＶＧは、デューティー期間７０２Ａ、Ｂの初期化された状態ではＶｇｏｆｆである点は実施の形態１と同様であるが、デューティー期間７０２Ａの後半においてはＸ４行電極１０４の電位上昇により（Ｖｇｏｆｆ＋ＶＡ）＝（２Ｖｇｏｆｆ−Ｖｇｏｎ）まで瞬間的に上昇する（図１３ｄ）。これによりＴＦＤ１２１は導通状態となり、Ａ部の電荷がＹ２列電極１１６に放出される。この電荷放出は定電流回路１５０により制御される。即ち、デューティー期間７０２Ｂとして図示するように、定電流回路１５０の制御電圧波形Ｖｇを制御して該定電流回路１５０をＯＦＦとする場合には、ＴＦＤ１２１が導通状態であることから、Ｂ部の電位はＡ部電位と同じ（２Ｖｇｏｆｆ−Ｖｇｏｎ）まで上昇する。なお、この電圧の上昇分は、より正確にはＢ電位の電気容量分だけＡ部、Ｂ部の電位とも若干低下するがこの低下分は本質的ではない。また、デューティー期間７０２Ａとして図示するように、定電流回路１５０の制御電圧波形Ｖｇを制御して、該定電流回路によりＴＦＤ１２１を介して一定時間一定の電流を流す場合は、Ａ部の電位（ゲート電圧ＶＧ）は、その放出電荷に応じて低下する。定電流回路１５０は、Ａ部の電位をＣ部の電圧Ｖｓまで低下させる能力を有するが、本実施の形態の動作上はＡ部の電位はほぼＶｇｏｆｆにすれば充分である。Ａ部の電位をＶｇｏｆｆにする他の理由については後述する。Ａ部の電位は、ＴＦＤ１２１での電圧降下分δを加えた（Ｖｇｏｆｆ＋δ）にするのが好適である。デューティー期間７０２Ａの終了時にＸ４電極の電位をＶＡからアースに戻すと（図７ｆ）、ゲート電位もＶＡだけ低下する（図１３ｄ）。このようにして、ゲート電位ＶＧはＶｇｏｎからＶｇｏｆｆの間となるように制御される。図７ｄには、デューティー期間７０２Ａにおいて１００％の書込みを行い、デューティー期間７０２Ｂにおいて０％の書込みを行う例を示しているが、それらの中間程度の書込みにより中間階調を得ることは容易に可能である。即ち、デューティー期間７０２Ａの後半に定電流回路１５０の制御電圧波形Ｖｇを制御して、電流の流れる時間（パルス幅、もしくはパルス数）を変化させることが可能であり、あるいは制御電圧波形Ｖｇを制御して定電流値を変化させることも可能である。一般的には前者の方法が良好な階調表示が安定して得られる。非デューティー期間７０４における動作は、
に示した実施の形態１の場合と同様である。【００７１】
次に、定電流回路に用いられる電界効果トランジスタ１５０Ｔの特性例を図１４に示す。図には、ゲート電圧が−１．２Ｖ〜０Ｖの各場合について、ドレイン電圧に対するドレイン電流特性を示している。この電界効果トランジスタ１５０Ｔは、あるドレイン電圧以上では、電流がドレイン電圧によらず一定となる飽和領域となる。この飽和領域における電流値は、ゲート電圧を変えることで容易に制御することができる。つまり、定電流回路１５０の制御電圧Ｖｇとして、電界効果トランジスタ１５０Ｔのゲート電圧を用いることができる。また、電流のｏｎ／ｏｆｆもゲート電圧の制御で容易に行うことができる。従って、ゲート電圧によって電流をｏｎ／ｏｆｆする時間の比率を制御することにより、キャパシタ１０６の蓄積電圧値を制御することも容易である。図１１の構成において、定電流回路のＣ部の電位Ｖｓは、電界効果トランジスタが飽和領域で定電流動作するのに充分な程度に、Ａ部との電位差を大きくするものであることが望ましい。即ち、例えば定電流回路１５０が飽和領域で定電流動作するために必要な電位差をＶｋとすれば、Ｂ部の電位ＶｂはＶｓ＋Ｖｋより大きくされる。【００７２】
Ｂ部の電位Ｖｂは、他の行への信号の干渉を抑制するように設定されなければならない。デューティー期間にない行におけるＡ部の電位は、書込み状態に応じてＶｇｏｆｆ〜（Ｖｇｏｎ＋δ）の間に制御され，Ｂ部の電位もそれに応じて変動するが、この電位を一定に保つためにはＴＦＤ１２１が非導通状態である必要があり、そのためにはＴＦＤ１２１を逆バイアス状態にするのが好適である。このため、Ｂ部の電位は非デューティー行におけるＡ部の電位の最高値（Ｖｇｏｆｆ）よりも高く  保たれる。【００７３】
前述のように、Ｂ部の電位Ｖｂは、デューティー期間７０２の後半に、定電流回路１５０による電流制御により制御される。しかしながら、例えばＴＦＤ１２１の抵抗のばらつき、配線抵抗のばらつき、Ｂ部からの電荷のリーク等が生じる場合、あるいは定電流回路によるＡ部からの電荷の取り出しが過剰になった場合などには、Ｂ部の電位がＶｇｏｆｆより小さくなる可能性が残されている。これは、整流素子１２３と定電圧電源１５１を用いることにより回避することができる。これによって、Ｂ部の電位はＶｇｏｆｆ以上に保持される。即ち、定電圧電源１５１はＶｇｏｆｆに設定され、書込み動作のばらつきや電荷のリーク等がある場合に必要な電荷を供給して、Ｂ部の電位をＶｇｏｆｆ以上に維持することができる。【００７４】
以上のように、定電流回路１５０のｏｎ／ｏｆｆ状態は、電界効果トランジスタ１５０Ｔのゲート電圧（制御電圧波形Ｖｇ）の制御で容易に行うことができる。図１１に示した回路構成によれば、各画素に配されるスイッチング用のＴＦＤ１２１、１２２は、デューティー期間においては低抵抗のスイッチとして定電流回路から供給される電流を通し、非デューティー期間には蓄積電圧を保持する機能を持つ。また、デューティー期間におけるキャパシタ１０６の蓄積電荷量の制御は、発光パネル外部の定電流回路１５０から供給される電流値とその時間制御により行われる。定電流回路１５０から供給される電流値とその時間（パルス幅、もしくはパルス数）の制御は、図１１の例ではゲート電圧、及びそのｏｎ／ｏｆｆ制御により容易に行うことができる。なお、実施の形態３においては、ストライプ電極Ｙ２、１１６とＴＦＤ１２１によって電界効果トランジスタ１５０Ｔのゲート電圧を制御することによって説明したが、電界効果トランジスタ１５０Ｔのゲートを開く時間を制御するような構成も可能であり、この場合には、ＴＦＤ１２１、１２２の立ち上がり電圧のばらつきや駆動電圧の変動が発光電流値に与える影響を低減できる効果がある。
【実施例５】
【００７５】
実施例１と同様に作製した表示装置のＹ２列電極１１６の各電極に、シリコン製の電界効果トランジスタ１５０Ｔを含む定電流回路１５０と整流素子１２３を接続し、整流素子の他端には、定電圧電源１５１を接続した。このようにして、図１１の構成を有する表示装置の試料を作製した。
【実施例６】
【００７６】
Ｙ２列電極１１６の各電極に、整流素子１２３と定電圧電源１５１を接続しないで、それ以外の構成は実施例５の構成と同様になるように表示装置の試料を作製して、実施例６の試料とした。
【実施例７】
【００７７】
Ｙ２列電極１１６の各電極に、シリコン電界効果トランジスタよりなる定電流回路１５０と整流素子１２３と定電圧電源１５１とを接続しない代わりに、定電圧パルス電源を接続し、それ以外の構成は実施例５の構成と同様になるように表示装置の試料を作製して、実施例７の試料とした。【００７８】
［測定例］
以上のようにして作製した実施例５〜７の各試料を、フレーム周波数６０Ｈｚ（フレーム周期約１７ｍｓ）で駆動した。各行のデューティー期間は１７ｍｓ／１００＝１７０μｓとなるが、本測定例では図７および図１４のようにデューティー期間を２分割し、その前半はデータの初期化を行うこととしたので、データの書込み時間として許容されるのは、後半の８５μｓである。この時間内に書き込みが可能であるかどうかは、整流素子抵抗とキャパシタンス容量によって定まる表示装置の応答時間により決定されるが、実施例５、６および実施例７の表示装置の試料においてはおよそ８〜１０μｓの範囲であり、データの書き込みが実用上可能なものであった。【００７９】
実施例５〜７の表示装置において、Ｖｇｏｆｆ＝２Ｖ、Ｖｇｏｎ＝−９Ｖ、Ｖｔ＝２０Ｖ、ＶＡ＝１１Ｖとした場合、定電流回路１５０による電流値制御によりトランジスタ素子１３０のゲート電圧（制御電圧波形ＶＧ）は＋２Ｖ〜−７Ｖに良好に制御できた。Ｖｇｏｎ＝−９Ｖと、ゲート電圧−７Ｖの差は、前述のＴＦＤ１２１による電圧降下分を考慮して設定したものである。【００８０】
実施例５および６の表示装置においては、定電流回路１５０の電界効果トランジスタ１５０Ｔのゲート電圧を、電界効果トランジスタ１５０Ｔをｏｎとする時には０Ｖ、ｏｆｆとする時には−１．２Ｖとした。また、Ｃ部電位Ｖｓを−７Ｖ、定電圧電源１５１の電圧Ｖｃを２Ｖとし、データ書込み時間８５μｓのうち、電界効果トランジスタ素子の立上り時間１０μｓ等を差し引いた７０μｓの間に、１μｓを増分として６４階調のパルス幅変調を行った。定電流回路１５０の電界効果トランジスタ１５０Ｔは、ドレイン電圧３Ｖ以上で飽和領域にあり、Ｃ部電位Ｖｓと定電圧電源１５１の電圧Ｖｃとの差（９Ｖ）では定電流動作が実現し、ｏｎ状態でＡ部からの電荷を流すドレイン電流は１０μＡであった。【００８１】
図１５〜１７に、それぞれ、実施例５〜７の表示装置における階調レベルごとのキャパシタ１０６の蓄積電圧値を示す。図１５および図１６に示すように、実施例５および６の表示装置では良好な諧調レベルと蓄積電圧の相関が得られた。これらにおいて回帰直線に対する標準偏差を算出したところ、実施例５の表示装置においては０．０６Ｖであり、実施例２の表示装置においては０．２Ｖであった。実施例５と実施例６との違いは、整流素子１２１の抵抗のばらつきやＹ２電極１１６のリークにより、Ｙ２電極１１６の電圧が一時的に２Ｖ未満に低下し、そのために非デューティー期間におけるキャパシタ１０６の蓄積電圧が影響を受けたためと考えられる。【００８２】
また、図１７に示す実施例７の表示装置においては、この実施例７の表示装置は、実施例１の表示装置と同様の構成となるが、Ａ部の蓄積電圧の制御を定電圧パルス電源のパルス幅の変調によって行うＹ２列電極１１６の電圧のｏｎ／ｏｆｆで行う必要がある。この駆動法では、一定電圧で書込みを行うため、キャパシタ１０６の電荷蓄積に伴いＡ部とＹ２列電極１１６との電圧差が小さくなり、書込み時間に対する蓄積電圧の線形性は得られなかった（図１７）。また、整流素子の抵抗値のばらつきにより電流値が異なってくるため、蓄積電圧のばらつきも大きい結果となった。【００８３】
このように、本発明によれば、有機ＥＬディスプレイパネルなどの表示装置において、有機電子材料よりなるスイッチング素子を用いて、低コストで、かつフレキシブル基板上に作製し得る手段を提供することができ、特に有機薄膜整流素子をスイッチング素子として用いる場合の階調性付与を安定化することができた。【００８４】
以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組み合わせが可能である。
【図１】
2005111975.tif 000005
【図２】
2005111975.tif 000006
【図３】
2005111975.tif 000007
【図４】
2005111975.tif 000008
【図５】
2005111975.tif 000009
【図６】
2005111975.tif 000010
【図７】
2005111975.tif 000011
【図８】
2005111975.tif 000012
【図９】
2005111975.tif 000013
【図１０】
2005111975.tif 000014
【図１１】
2005111975.tif 000015
【図１２】
2005111975.tif 000016
【図１３】
2005111975.tif 000017
【図１４】
2005111975.tif 000018
【図１５】
2005111975.tif 000019
【図１６】
2005111975.tif 000020
【図１７】
2005111975.tif 000021
【国際調査報告】
2005111975.tif 000022
2005111975.tif 000023
2005111975.tif 000024
2005111975.tif 000025