(57)【要約】  再生装置１００は、ＨＤＭＩトランスミッタ１５０と、このＨＤＭＩトランスミッタ１５０に接続されたＣＰＵ１７０の機器認証処理手段１７２と、ＨＤＭＩトランスミッタ１５０およびＣＰＵ１７０の接続点にゲートスイッチ手段１２０を介して接続されたコネクタ１１０のＤＤＣ入出力部１１１と、を備えている。機器認証処理手段１７２は、ＤＤＣ入出力部１１１に接続された出力装置との間でＤＤＣ通信を実施するとともに、ＨＤＭＩトランスミッタ１５０との間で内部通信を実施する。再生装置１００の電流調整手段１３０および通信対象切換手段１７１は、ゲートスイッチ手段１２０およびＣＰＵ１７０の接続点でのＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を、内部通信時よりも低くする制御をする。【特許請求の範囲】
【請求項１】
データの通信の状態を制御する通信状態制御装置であって、
前記通信を実施する通信手段と、
この通信手段に接続され前記通信の対象となる通信対象装置が接続可能な対象装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、
前記通信手段および前記通信対象装置の間の第１の前記通信と、前記通信手段および前記データ処理手段の間の第２の前記通信とのうちのいずれか一方の通信における前記データに対応する信号波形に応じた電位を、前記第１の通信と前記第２の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をする波形電位制御手段と、
を具備したことを特徴とした通信状態制御装置。
【請求項２】
請求項１に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信手段および前記対象装置接続手段間に前記第１の通信および前記第２の通信の際に基準電源から異なる電圧を印可させる制御をする電圧印加制御手段を備えた
ことを特徴とした通信状態制御装置。
【請求項３】
請求項１に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記データ処理手段が接続された基準の前記接続点および前記通信手段の通信側の前記接続点と基準電源との間に接続可能な通信側プルアップ抵抗と、
前記低くする制御として前記第１の通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗の抵抗値を前記第２の通信の際に前記接続する前記通信側プルアップ抵抗の抵抗値とは異なる抵抗値に設定する制御をする通信側抵抗値制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項４】
請求項３に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源のいずれか一方に接続され所定の抵抗値の第１の前記通信側プルアップ抵抗と、
前記いずれか一方に前記第１の通信側プルアップ抵抗と並列に接続され前記第１の通信側プルアップ抵抗の抵抗値とは異なる抵抗値の第２の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第１の通信側プルアップ抵抗および第２の通信側プルアップ抵抗に直列に接続され前記各通信側プルアップ抵抗と前記通信側の接続点および前記基準電源のいずれか他方との接続状態を切り換える通信側切換手段と、
前記低くする制御として前記通信側切換手段に前記接続状態を切り換えさせる制御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項５】
請求項３に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源の間に接続された第１の前記通信側プルアップ抵抗と、
前記通信側の接続点および前記基準電源のいずれか一方に前記第１の通信側プルアップ抵抗と並列に接続された第２の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第２の通信側プルアップ抵抗に直列に接続され前記第２の通信側プルアップ抵抗と前記通信側の接続点および前記基準電源のいずれか他方との接続状態を切り換える通信側切換手段と、
前記低くする制御として前記通信側切換手段に前記接続状態を切り換えさせる制御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項６】
請求項５に記載の通信状態制御装置であって、
前記通信側切換手段は、エミッタおよびコレクタの直列回路が前記第２の通信側プルアップ抵抗および前記いずれか他方の間に接続されたトランジスタであり、
前記通信側切換制御手段は、前記トランジスタのベースへの制御信号の出力により前記接続状態を切り換えさせる制御をする
ことを特徴とした通信状態制御装置。
【請求項７】
請求項６に記載の通信状態制御装置であって、
前記基準の接続点および前記対象装置接続手段の間に接続され前記制御信号が入力されると前記基準の接続点および前記対象装置接続手段を接続し、前記制御信号が入力されないと前記基準の接続点および前記対象装置接続手段を接続しない対象装置接続切換手段を具備し、
前記いずれか一方の通信は、前記第１の通信であり、
前記トランジスタは、前記制御信号がベースに入力されると前記第２の通信側プルアップ抵抗と前記いずれか他方とを接続せずに、前記制御信号が入力されないと前記第２の通信側プルアップ抵抗と前記いずれか他方とを接続するＰＮＰ型であり、
前記通信側切換制御手段は、前記第１の通信の際に前記ベースおよび前記対象装置接続切換手段に前記制御信号を出力し、前記第２の通信の際に前記ベースおよび前記対象装置接続切換手段に前記制御信号を出力しない制御をする
ことを特徴とした通信状態制御装置。
【請求項８】
請求項１ないし請求項７のいずれかに記載の通信状態制御装置であって、
前記いずれか一方の通信は、前記第１の通信であり、
前記波形電位制御手段は、
前記基準の接続点および前記対象装置接続手段の対象側の前記接続点と基準電源との間に接続可能な第１の対象側プルアップ抵抗と、
前記対象側の接続点および前記基準電源のいずれか一方に前記第１の通信側プルアップ抵抗と並列に接続された第２の通信側プルアップ抵抗と、
この第２の通信側プルアップ抵抗と直列に接続され前記第２の通信側プルアップ抵抗と前記対象側の接続点および前記基準電源のいずれか他方との接続状態を切り換える対象側切換手段と、
前記第２の通信の際の前記対象側の接続点における前記電位に基づいて前記第２の通信側プルアップ抵抗を前記いずれか他方に接続させる制御をする対象側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項９】
請求項１ないし請求項５のいずれかに記載の通信状態制御装置であって、
前記波形電位制御手段は、前記第１の通信における前記電位を前記第２の通信における前記電位よりも低くする制御をする
ことを特徴とした通信状態制御装置。
【請求項１０】
請求項１ないし請求項９のいずれかに記載の通信状態制御装置であって、
前記通信手段は、ＨＤＭＩ規格に準拠する前記通信を実施し、
前記波形電位制御手段は、前記第１の通信における前記電位を前記第２の通信における前記電位よりも低くする制御をする
ことを特徴とした通信状態制御装置。
【請求項１１】
データの通信の状態を制御する通信状態制御方法であって、
前記通信を実施する通信手段と、
この通信手段に接続され前記通信の対象となる通信対象装置が接続可能な対象装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、
を設け、
前記通信手段および前記通信対象装置の間の第１の前記通信と、前記通信手段および前記データ処理手段の間の第２の前記通信とのうちのいずれか一方の通信における前記データに対応する信号波形に応じた電位を、前記第１の通信と前記第２の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をする
ことを特徴とする通信状態制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの通信の状態を制御する通信状態制御装置、および、通信状態制御方法に関する。
【背景技術】
【０００２】
従来、テレビ番組や映画などのコンテンツをプロジェクタやテレビなどの出力装置で出力させる再生装置が知られている。そして、このような再生システムにおいて、著作権保護技術であるＨＤＣＰ（High-Bandwidth Digital Content Protection）を利用して、ＣＳＳ（Content Scramble System）やＣＰＲＭ（Content Protection for Recordable Media）あるいはＣＰＰＭ（Content Protection for Prerecorded Media）などにより出力が許可されたコンテンツを適宜出力させる例えば図１に示すような構成が知られている。【０００３】
この図１に示す再生装置９００は、ＨＤＭＩ（High-Definition Multimedia Interface）規格に対応している。そして、再生装置９００は、コネクタ９１０と、ゲートスイッチ手段９２０と、波形電位調整手段９３０と、電流調整手段９４０と、コンテンツデータ処理部９５０と、ＨＤＭＩトランスミッタ９６０と、メモリ９７０と、ＣＰＵ（Central Processing Unit）９８０と、などを備えている。【０００４】
コネクタ９１０には、図示しない出力装置に接続される図示しないケーブルのコネクタが着脱可能に接続される。このコネクタ９１０は、Ｉ2Ｃ（Inter-Integrated Circuit）通信を利用したシリアルクロック（以下、ＳＣＬと称す）やシリアルデータ（以下、ＳＤＡと称す）の送受信に利用されるＤＤＣ（Display Data Channel）入出力部９１１と、再生装置９００で暗号化されたあるいは暗号化されていないコンテンツの音声データや画像データ（以下、コンテンツデータと称す）などの送受信に利用されるＴＭＤＳ（Transition Minimized Differential Signaling：商標登録）入出力部９１２と、などを備えている。ここで、ＳＤＡとして送受信されるデータとしては、ＨＤＣＰに基づく出力装置および再生装置９００のAuthentication処理（以下、ＨＤＣＰ認証処理と称す）に利用されるＫＳＶ（Key Selection Vector）データ、このＫＳＶデータに基づく所定の演算結果に関するＨＤＣＰ演算データ、出力装置の型式や各種設定値などに関するＥＤＩＤ（Extend Display Identification Data）などが例示できる。【０００５】
ゲートスイッチ手段９２０は、ＤＤＣ入出力部９１１およびＣＰＵ９８０の図示しない通信ポートに接続されている。また、ゲートスイッチ手段９２０は、ＣＰＵ９８０の図示しない共通スイッチポートに接続されている。このゲートスイッチ手段９２０は、ＣＰＵ９８０の共通スイッチポートから制御信号が入力されると、ＣＰＵ９８０およびＤＤＣ入出力部９１１を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、ＣＰＵ９８０およびＤＤＣ入出力部９１１を接続しない。なお、以下において、ＣＰＵ９８０および出力装置間の各種データの送受信をＤＤＣ通信と、ＣＰＵ９８０およびコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０間の各種データの送受信を内部通信と適宜称して説明する。【０００６】
波形電位調整手段９３０は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＣＬやＳＤＡの信号波形に対応する電位をＣＰＵ９８０で認識可能な状態に調整する。そして、波形電位調整手段９３０は、例えば１．８ｋΩのプルアップ抵抗９３１を備えている。ここで、プルアップ抵抗９３１の抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。このプルアップ抵抗９３１は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。【０００７】
電流調整手段９４０は、内部通信時やＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を調整することにより、ゲートスイッチ手段９２０およびＣＰＵ９８０の間に流れる電流を調整する。そして、電流調整手段９４０は、例えば２ｋΩのプルアップ抵抗９４１を備えている。ここで、プルアップ抵抗９４１の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗９４１は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。【０００８】
コンテンツデータ処理部９５０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＨＤＭＩトランスミッタ９６０と、などに接続されている。このコンテンツデータ処理部９５０は、ＣＰＵ９８０の制御により、コンテンツデータをＥＤＩＤに基づく出力装置の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ９６０へ送信する。そして、コンテンツデータ処理部９５０は、記憶手段９５１と、ＭＰＥＧ（Moving Picture Experts Group）映像／音声やＤＴＳ（Digital Theater Systems）音声等のデコーダ９５２と、Ｉ（Interlace）／Ｐ（Progressive）映像変換および画質調整部（以下、Ｉ／Ｐ変換画質調整部と称す）９５３と、ビデオコンバータ９５４と、画素スケーラ９５５と、などを備えている。記憶手段９５１は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ９５２は、コンテンツデータを音声データおよび画像データに分離して、音声データをＨＤＭＩトランスミッタ９６０へ、画像データをＩ／Ｐ変換画質調整部９５３へ、それぞれ送信する。Ｉ／Ｐ変換画質調整部９５３は、デコーダ９５２からの画像データのＩ／Ｐ変換処理や画質調整処理を適宜実施する。ビデオコンバータ９５４は、画像データをデジタルからアナログに適宜変換する。画素スケーラ９５５は、ＥＤＩＤから取得した出力装置の各種設定情報や、ユーザーが選択した設定などに基づいて画像データのスケーラ処理を適宜実施して、ＨＤＭＩトランスミッタ９６０へ送信する。なお、記憶手段９５１としては、ＤＶＤＤｉｓｃ、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置９００は、ＳＴＢ（Set-top Box; セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよい。【０００９】
ＨＤＭＩトランスミッタ９６０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ９６０は、出力装置が接続されたことを認識すると、再生装置９００のＫＳＶデータをＣＰＵ９８０へ送信する。また、ＨＤＭＩトランスミッタ９６０は、ＣＰＵ９８０にて取得した出力装置のＫＳＶデータに基づいて、ＨＤＣＰ演算データを生成してＣＰＵ９８０へ送信する。さらに、ＨＤＭＩトランスミッタ９６０は、コンテンツデータ処理部９５０で処理されたコンテンツデータを暗号化して出力装置へ出力する。【００１０】
メモリ９７０は、ＣＰＵ９８０に接続され出力装置のＥＤＩＤを適宜読み出し可能に記憶する。また、メモリ９７０は、再生装置９００全体を動作制御するＯＳ（Operating System）上に展開される各種プログラムなどを記憶している。【００１１】
ＣＰＵ９８０は、出力装置やＨＤＭＩトランスミッタ９６０からのＨＤＣＰ演算データ、あるいは出力装置のＥＤＩＤを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、ＣＰＵ９８０は、通信対象切換手段９８１と、機器認証処理手段９８２と、出力制御手段９８３と、などを備えている。【００１２】
通信対象切換手段９８１は、機器認証処理手段９８２にてＤＤＣ通信が実施される旨を、例えばコネクタ９１０のＤＤＣ入出力部９１１にＤＤＣラインが接続されたことを検出するいわゆるホットプラグディテクトにて認識すると、制御信号をゲートスイッチ手段９２０へ出力する。また、機器認証処理手段９８２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０へ出力しない。【００１３】
機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、ＨＤＭＩ規格の推奨速度である例えば１００ｋＨｚのＳＣＬの速度（以下、ＳＣＬ速度と称す）で出力装置とのＤＤＣ通信を適宜実施する。また、機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、出力装置の電源がオフの状態であっても出力装置に５Ｖの電源を供給する。そして、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）８３０からＥＤＩＤを取得して、このＥＤＩＤをメモリ９７０に適宜読み出し可能に記憶させる。また、機器認証処理手段９８２は、内部通信が可能な状態に設定されたことを認識すると、ＤＤＣ通信時よりも速い例えば４００ｋＨｚのＳＣＬ速度でコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０などとの内部通信を実施する。さらに、機器認証処理手段９８２は、各通信で取得した出力装置およびＨＤＭＩトランスミッタ９６０のＨＤＣＰ演算データに基づいて出力装置および再生装置９００を認証する。そして、出力装置および再生装置９００を認証できた場合にその旨の認証信号を出力制御手段９８３へ送信し、認証できない場合にその旨の不認証信号を出力制御手段９８３へ送信する。【００１４】
出力制御手段９８３は、機器認証処理手段９８２から認証信号を取得すると、ＣＳＳやＣＰＲＭあるいはＣＰＰＭなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段９８２から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上述した図１に示すような再生装置９００では、コネクタ９１０に接続される出力装置が例えばＨＤＭＩ規格に準拠していない場合、ＳＤＡの信号波形に対応するローレベルの電位が中間電位となり消費電流が多くなるおそれがある。このため、通信の際の消費電流を削減できる構成が望まれている。【００１６】
本発明の目的は、このような実情に鑑みて、所定の通信の際の消費電流を削減可能な通信状態制御装置、および、通信状態制御方法を提供することである。
【課題を解決するための手段】
【００１７】
本発明の通信状態制御装置は、データの通信の状態を制御する通信状態制御装置であって、前記通信を実施する通信手段と、この通信手段に接続され前記通信の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、前記通信手段および前記通信対象装置の間の第１の前記通信と、前記通信手段および前記データ処理手段の間の第２の前記通信とのうちのいずれか一方の通信における前記データに対応する信号波形に応じた電位を、前記第１の通信と前記第２の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をする波形電位制御手段と、を具備したことを特徴とする。【００１８】
本発明の通信状態制御方法は、データの通信の状態を制御する通信状態制御方法であって、前記通信を実施する通信手段と、  この通信手段に接続され前記通信の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、を設け、前記通信手段および前記通信対象装置の間の第１の前記通信と、前記通信手段および前記データ処理手段の間の第２の前記通信とのうちのいずれか一方の通信における前記データに対応する信号波形に応じた電位を、前記第１の通信と前記第２の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をすることを特徴とする。
【図面の簡単な説明】
【００１９】
【図１】従来の再生装置の概略構成を示すブロック図である。
【図２】本発明の一実施の形態に係る再生装置の概略構成を示すブロック図である。
【図３】本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。
【図４】本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
【図５】本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
【符号の説明】
【００２０】
１００    通信状態制御装置としての再生装置
１１１    通信対象接続手段としてのＤＤＣ入出力部
１２０    対象装置接続切換手段としてのゲートスイッチ手段
１３０，２１０，３１０    波形電位制御手段としての電流調整手段
１３１Ａ  第１の通信側プルアップ抵抗
１３２Ａ  第２の通信側プルアップ抵抗
１３２Ｂ  通信側抵抗値制御手段を構成する通信側切換手段としてのＰＮＰトランジスタ
１５０    データ処理手段としてのＨＤＭＩトランスミッタ
１７１，２２１，３２１    通信側抵抗値制御手段を構成する通信側切換制御手段としての通信対象切換手段
１７２    通信手段としての機器認証処理手段
２１１Ｂ，３１３  通信側抵抗値制御手段を構成する通信側切換手段
４１０    波形電位制御手段としての波形電位調整手段
４１１Ａ  第１の対象側プルアップ抵抗
４１２Ａ  第２の対象側プルアップ抵抗
４１２Ｂ  対象側切換制御手段としても機能する対象側切換手段
Ｖc，Ｖcc  基準電源
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置としての再生装置を例示して説明する。なお、以下において、従来の再生装置９００と同一の構成要件については、同一の符号を付しその説明を省略または簡略化する。また、従来の再生装置９００と略同一の構成要件については、同一名称を付しその説明を簡略化する。【００２２】
〔再生装置の構成〕
図２において、１００は通信状態制御装置としての再生装置である。この再生装置１００は、ＨＤＭＩ規格に対応している。また、この再生装置１００は、出力装置との間でデータとしてのＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＳＤＡのＤＤＣ通信を適宜実施する。そして、このＳＤＡに基づいてＨＤＣＰ認証処理を適宜実施する。また、再生装置１００は、著作権保護技術のＨＤＣＰを利用して、ＣＳＳやＣＰＲＭなどにより出力が許可されたテレビ番組や映画などのコンテンツを出力装置で適宜出力させる処理をする。そして、再生装置１００は、コネクタ１１０と、通信対象切換手段としてのゲートスイッチ手段１２０と、波形電位調整手段９３０と、波形電位制御手段としての電流調整手段１３０と、コンテンツデータ処理部１４０と、データ処理手段としてのＨＤＭＩトランスミッタ１５０と、メモリ１６０と、ＣＰＵ（Central Processing Unit）１７０と、などを備えている。なお、ＣＰＵ１７０および出力装置間で実施されるＤＤＣ通信が本発明の第１の通信に対応し、ＣＰＵ１７０およびコンテンツデータ処理部１４０やＨＤＭＩトランスミッタ１５０間で実施される内部通信が本発明の第２の通信に対応する。【００２３】
コネクタ１１０には、図示しない通信対象装置としての出力装置に接続される図示しないケーブルのコネクタが着脱可能に接続される。このコネクタ１１０は、対象装置接続切換手段としてのＤＤＣ（Display Data Channel）入出力部１１１と、ＴＭＤＳ（Transition Minimized Differential Signaling：商標登録）入出力部１１２と、などを備えている。【００２４】
ゲートスイッチ手段１２０は、ＤＤＣ入出力部１１１およびＣＰＵ１７０の通信ポートと、ＣＰＵ１７０の共通スイッチポートと、に接続されている。このゲートスイッチ手段１２０は、ＣＰＵ１７０から制御信号が入力されるとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続し、制御信号が入力されないとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続しない。このゲートスイッチ手段１２０としては、スイッチング素子やＦＥＴ（Field Effect Transistor）などを備えた構成が例示できる。【００２５】
電流調整手段１３０は、内部通信時やＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位の調整により、ゲートスイッチ手段１２０およびＣＰＵ１７０の接続点に流れる電流を調整する。そして、電流調整手段１３０は、第１の調整手段１３１と、第２の調整手段１３２と、を備えている。【００２６】
第１の調整手段１３１は、例えば２２ｋΩの第１の通信側プルアップ抵抗１３１Ａを備えている。ここで、第１の通信側プルアップ抵抗１３１Ａの抵抗値は、従来の電流調整手段９４０のプルアップ抵抗９４１よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗９４１より大きい抵抗値であればいずれの値であってもよい。この第１の通信側プルアップ抵抗１３１Ａは、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。【００２７】
第２の調整手段１３２は、例えば２．２ｋΩの第２の通信側プルアップ抵抗１３２Ａと、通信側切換手段としてのＰＮＰトランジスタ１３２Ｂと、所定の抵抗値の抵抗１３２Ｃと、所定の抵抗値の抵抗１３２Ｄと、を備えている。第２の通信側プルアップ抵抗１３２ＡおよびＰＮＰトランジスタ１３２Ｂのコレクタ、エミッタの直列回路は、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に、第１の通信側プルアップ抵抗１３１Ａと並列に接続されている。ここで、第２の通信側プルアップ抵抗１３２Ａの抵抗値は、第１の通信側プルアップ抵抗１３１Ａとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、第２の通信側プルアップ抵抗１３２Ａの抵抗値は、合成抵抗値が従来のプルアップ抵抗９４１と同じ２ｋΩとなるように設定されている。なお、各通信側プルアップ抵抗１３１Ａ，１３２Ａが接続されるゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点が、本発明の通信側の接続点に対応する。また、ＰＮＰトランジスタ１３２Ｂのベースは、抵抗１３２Ｃを介してＣＰＵ１７０のスイッチポートに接続されている。さらに、ＰＮＰトランジスタ１３２Ｂのエミッタおよびベースの間には、抵抗１３２Ｄが接続されている。ＰＮＰトランジスタ１３２Ｂは、ベースに制御信号が入力されると、エミッタおよびコレクタ間に電流を流さずに第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続しない。また、ベースに制御信号が入力されないと、エミッタおよびコレクタ間に電流を流して第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続する。なお、以下において、第２の通信側プルアップ抵抗１３２Ａが基準電源Ｖcに接続された状態を第２の調整手段１３２がオンされた状態と、接続されていない状態を第２の調整手段１３２がオフされた状態と、適宜称して説明する。また、ＰＮＰトランジスタ１３２Ｂ、抵抗１３２Ｃ，１３２Ｄで構成される回路をデジタルトランジスタ（以下、デジトラと称す）１３２Ｅと適宜称して説明する。【００２８】
コンテンツデータ処理部１４０は、ＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点と、ＨＤＭＩトランスミッタ１５０と、などに接続されている。このコンテンツデータ処理部１４０は、内部通信によるＣＰＵ１７０の制御により、コンテンツデータを出力装置の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ１５０へ送信する。そして、コンテンツデータ処理部１４０は、記憶手段１４１と、デコーダ１４２と、Ｉ／Ｐ変換画質調整部１４３と、ビデオコンバータ１４４と、画素スケーラ１４５と、などを備えている。ここで、記憶手段１４１としては、ＨＤ（Hard Disk）などの磁気ディスク、ＤＶＤ（Digital Versatile Disc）などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。【００２９】
ＨＤＭＩトランスミッタ１５０は、ＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点と、ＴＭＤＳ入出力部１１２と、に接続されている。ここで、ＨＤＭＩトランスミッタ１５０が接続されるＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点が、本発明の基準の接続点に対応する。このＨＤＭＩトランスミッタ１５０は、再生装置１００や出力装置のＫＳＶデータ、出力装置のＫＳＶデータに基づくＨＤＣＰ演算データの送受信を内部通信により適宜実施する。さらに、ＨＤＭＩトランスミッタ１５０は、コンテンツデータ処理部１４０で処理されたコンテンツデータを暗号化して出力装置へ出力する。【００３０】
メモリ１６０は、ＣＰＵ１７０で取得されたり生成された各種情報を適宜読み出し可能に記憶する。また、メモリ１６０は、再生装置１００全体を動作制御するＯＳ上に展開される各種プログラムなどを記憶している。このメモリ１６０としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）メモリやＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などを用いることが望ましい。なお、メモリ１６０としては、ＨＤ、ＤＶＤ、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもよい。【００３１】
ＣＰＵ１７０は、従来の再生装置９００のＣＰＵ９８０と同様にコンテンツデータを出力させる制御などをする。そして、ＣＰＵ１７０は、通信側切換制御手段としての通信対象切換手段１７１と、通信手段としての機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。なお、ＰＮＰトランジスタ１３２Ｂおよび通信対象切換手段１７１にて、本発明の通信側抵抗値制御手段が構成されている。【００３２】
通信対象切換手段１７１は、ゲートスイッチ手段１２０や第２の調整手段１３２を制御する。具体的には、通信対象切換手段１７１は、機器認証処理手段１７２にてＤＤＣ通信が実施される旨を例えばいわゆるホットプラグディテクトにより認識すると、制御信号をゲートスイッチ手段１２０およびデジトラ１３２Ｅへ出力する。また、通信対象切換手段１７１は、機器認証処理手段１７２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段１２０およびデジトラ１３２Ｅへ出力しない。【００３３】
機器認証処理手段１７２は、ＨＤＭＩ規格の推奨速度の例えば１００ｋＨｚのＳＣＬ速度でＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＳＤＡのＤＤＣ通信を適宜実施する。そして、出力装置および再生装置１００の認証結果に基づいて、認証信号または不認証信号を出力制御手段１７３へ出力する。また、機器認証処理手段１７２は、例えば４００ｋＨｚのＳＣＬ速度でＫＳＶデータやＨＤＣＰ演算データの内部通信を適宜実施する。【００３４】
出力制御手段１７３は、機器認証処理手段１７２から認証信号を取得すると、ＣＳＳやＣＰＲＭなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。【００３５】
〔再生装置の動作〕
次に、再生装置１００の動作について説明する。【００３６】
（ＤＤＣ通信処理）
まず、再生装置１００の動作として、ＤＤＣ通信処理について説明する。再生装置１００のＣＰＵ１７０は、例えば再生装置１００が出力装置に接続されたことを認識すると、通信対象切換手段１７１にて、ゲートスイッチ手段１２０およびデジトラ１３２Ｅへ制御信号を出力する。ゲートスイッチ手段１２０は、制御信号が入力されると、ＣＰＵ１７０およびＤＤＣ入出力部１１１を各種情報の送受信が可能な状態に接続する。そして、再生装置１００は、機器認証処理手段１７２における出力装置とのＤＤＣ通信が実施可能な状態となる。また、デジトラ１３２Ｅは、ベースに制御信号が入力されると、第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続しない。そして、第２の調整手段１３２は、オフされた状態となる。この後、ＣＰＵ１７０は、機器認証処理手段１７２にて、１００ｋＨｚのＳＣＬ速度でＫＳＶデータやＨＤＣＰ演算データなどのＳＤＡのＤＤＣ通信を実施する。【００３７】
（内部通信処理）
次に、再生装置１００の動作として、内部通信処理について説明する。再生装置１００のＣＰＵ１７０は、例えば再生装置１００のＫＳＶデータやＨＤＣＰ演算データなどのＨＤＭＩトランスミッタ１５０などとの間で内部通信を開始する旨を認識すると、通信対象切換手段１７１にて、ゲートスイッチ手段１２０およびデジトラ１３２Ｅへ制御信号を出力しない。ゲートスイッチ手段１２０は、制御信号が入力されないと、ＣＰＵ１７０およびＤＤＣ入出力部１１１の接続を解除する。そして、再生装置１００は、機器認証処理手段１７２における出力装置とのＤＤＣ通信が実施不可能な状態となり、内部通信のみが実施可能な状態となる。また、デジトラ１３２Ｅは、ベースに制御信号が入力されないと、第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続する。そして、第２の調整手段１３２は、オンされた状態となる。この後、ＣＰＵ１７０は、機器認証処理手段１７２にて、４００ｋＨｚの通信速度で内部通信を実施する。【００３８】
〔再生装置の作用効果〕
上述したように、上記実施の形態では、再生装置１００は、ＣＰＵ１７０の機器認証処理手段１７２と、ＣＰＵ１７０の通信ポートにゲートスイッチ手段１２０を介して接続され出力装置が接続可能なコネクタ１１０のＤＤＣ入出力部１１１と、ＣＰＵ１７０の通信ポートおよびゲートスイッチ手段１２０の接続点に接続されたＨＤＭＩトランスミッタ１５０と、などを備えている。機器認証処理手段１７２は、ＤＤＣ入出力部１１１に接続された出力装置との間でＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＤＤＣ通信を実施するとともに、ＨＤＭＩトランスミッタ１５０との間でＫＳＶデータやＨＤＣＰ演算データなどの内部通信を実施する。そして、再生装置１００の電流調整手段１３０および通信対象切換手段１７１は、ＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を内部通信時よりも低くする制御をする。具体的には、電流調整手段１３０および通信対象切換手段１７１は、ＤＤＣ通信が実施されることを認識すると第２の調整手段１３２をオフし、内部通信が実施されることを認識すると第２の調整手段１３２をオンする。そして、各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値は、第２の調整手段１３２がオフされるＤＤＣ通信時に２２ｋΩとなり、オンされる内部通信時に２ｋΩとなる。このような各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値の制御により、内部通信時の信号波形に対応する電位を従来の再生装置９００と略同一にするとともに、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くする。【００３９】
このため、再生装置１００は、内部通信時の信号波形に対応する電位を従来の再生装置９００と略同一にすることにより、内部通信時の消費電流を従来の再生装置９００と略同一にできる。さらに、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くすることにより、ＤＤＣ通信時の消費電流を内部通信時よりも低くできる。したがって、再生装置１００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。【００４０】
そして、ＤＤＣ通信時の信号波形に対応する電位を低くする構成としているので、信号波形の中間電位を従来の再生装置９００と比べて低くできる。したがって、再生装置１００は、信号波形の中間電位がＤＤＣ通信に及ぼす影響を最小限に抑えることができ、ＳＤＡの通信を良好にできる。【００４１】
また、電流調整手段１３０は、各通信側プルアップ抵抗１３１Ａ，１３２Ａを備えている。そして、通信対象切換手段１７１は、ＤＤＣ通信時の各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値を内部通信時よりも大きくする制御、すなわちＤＤＣ通信時にゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖcとの間に接続する抵抗の抵抗値を内部通信時よりも大きくする制御をする。このため、再生装置１００は、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖcとの間に接続する抵抗の抵抗値を大きくするだけの簡単な構成で、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置１００は、ＤＤＣ通信時における消費電流を簡単な構成で削減できる。【００４２】
さらに、電流調整手段１３０は、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの間にコレクタ、エミッタが接続されたＰＮＰトランジスタ１３２Ｂを備えている。そして、通信対象切換手段１７１は、ＰＮＰトランジスタ１３２Ｂの制御により、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換える。このため、再生装置１００は、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換えるだけで、各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値を制御できる。したがって、例えば各通信側プルアップ抵抗１３１Ａ，１３２Ａの両方に対する基準電源Ｖcとの接続状態を切り換える構成と比べて構成を簡略にできる。よって、再生装置１００は、ＤＤＣ通信時における消費電流をより簡単な構成で削減できる。【００４３】
そして、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換える通信側切換手段として、ＰＮＰトランジスタ１３２Ｂを用いている。このため、通信対象切換手段１７１は、ＰＮＰトランジスタ１３２Ｂのベースに制御信号を出力するか否かを制御するだけの簡単な構成で、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換えることができる。したがって、再生装置１００は、ＤＤＣ通信時における消費電流をさらに簡単な構成で削減できる。【００４４】
また、再生装置１００は、ＤＤＣ入出力部１１１およびＣＰＵ１７０の通信ポートと、ＣＰＵ１７０の共通スイッチポートと、に接続されたゲートスイッチ手段１２０を備えている。また、通信対象切換手段１７１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０およびＰＮＰトランジスタ１３２Ｂへ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０およびＰＮＰトランジスタ１３２Ｂへ出力しない。そして、ゲートスイッチ手段１２０は、通信対象切換手段１７１から制御信号が入力されるとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続して、再生装置１００をＤＤＣ通信が可能な状態にする。また、制御信号が入力されないとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続せずに、再生装置１００を内部通信のみが可能な状態にする。このため、通信対象切換手段１７１は、ＰＮＰトランジスタ１３２Ｂを制御する制御信号により、ゲートスイッチ手段１２０をＤＤＣ通信または内部通信に適した状態に制御できる。したがって、ＰＮＰトランジスタ１３２Ｂおよびゲートスイッチ手段１２０を各通信に適した状態に制御する構成を簡略にできる。また、ゲートスイッチ手段１２０にて内部通信時にＣＰＵ１７０およびＤＤＣ入出力部１１１を接続しない構成としているので、この内部通信時に通信内容をＤＤＣ入出力部１１１を介して外部から観測できなくすることができる。【００４５】
そして、本発明の通信状態制御装置をＨＤＭＩ規格に準拠するＤＤＣ通信や内部通信を実施する再生装置１００に適用している。このため、ＨＤＭＩ規格に準拠するＤＤＣ通信時の消費電流を削減できる再生装置１００を提供できる。【００４６】
〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。【００４７】
すなわち、例えば図３に示すような構成としてもよい。この図３に示す再生装置２００は、図２に示す再生装置１００の電流調整手段１３０の代わりに波形電位制御手段としての電流調整手段２１０を、ＣＰＵ１７０の代わりにＣＰＵ２２０を、それぞれ備えている。電流調整手段２１０は、第１の調整手段１３１と、第２の調整手段２１１と、を備えている。第２の調整手段２１１は、２．２ｋΩの第２の通信側プルアップ抵抗１３２Ａと、通信側切換手段２１１Ｂと、を備えている。ここで、通信側切換手段２１１Ｂとしては、スイッチング素子やＦＥＴなどを備えた構成が例示できる。第２の通信側プルアップ抵抗１３２Ａおよび通信側切換手段２１１Ｂの直列回路は、ゲートスイッチ手段１２０およびＣＰＵ２２０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。また、通信側切換手段２１１Ｂは、ＣＰＵ２２０の共通スイッチポートとは異なる図示しない単独スイッチポートに接続されている。そして、通信側切換手段２１１Ｂは、単独スイッチポートから制御信号が入力されると第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続し、制御信号が入力されないと第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続しない。ここで、第２の通信側プルアップ抵抗１３２Ａが基準電源Ｖcに接続された状態を第２の調整手段２１１がオンされた状態と、接続されていない状態を第２の調整手段２１１がオフされた状態と、適宜称して説明する。【００４８】
ＣＰＵ２２０は、通信側切換制御手段としての通信対象切換手段２２１と、機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。なお、通信側切換手段２１１Ｂおよび通信対象切換手段２２１にて、本発明の通信側抵抗値制御手段が構成されている。通信対象切換手段２２１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０のみへ出力し、内部通信が実施される旨を認識すると制御信号を通信側切換手段２１１Ｂのみへ出力する。【００４９】
この図３に示すような構成にしても、各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値は、第２の調整手段２１１がオフされるＤＤＣ通信時に２２ｋΩとなり、オンされる内部通信時に２ｋΩとなる。そして、このような各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値の制御により、ＤＤＣ通信時における信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置２００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。【００５０】
また、例えば図４に示すような構成としてもよい。この図４に示す再生装置３００は、図３に示す再生装置２００の電流調整手段２１０の代わりに波形電位制御手段としての電流調整手段３１０を、ＣＰＵ２２０の代わりにＣＰＵ３２０を、それぞれ備えている。電流調整手段３１０は、２２ｋΩの第１の通信側プルアップ抵抗１３１Ａと、例えば２ｋΩの第２の通信側プルアップ抵抗３１２Ａと、通信側切換手段３１３と、を備えている。第１の通信側プルアップ抵抗１３１Ａおよび通信側切換手段３１３の直列回路は、ゲートスイッチ手段１２０およびＨＤＭＩトランスミッタ１５０の接続点とＣＰＵ３２０の通信ポートとの接続点（以下、通信側の接続点と称す）と、３．３Ｖの基準電源Ｖcと、の間に接続されている。また、第２の通信側プルアップ抵抗３１２Ａは、３．３Ｖの基準電源Ｖcおよび通信側切換手段３１３の間に、第１の通信側プルアップ抵抗１３１Ａと並列に接続されている。通信側切換手段３１３は、ＣＰＵ３２０の制御により各通信側プルアップ抵抗１３１Ａ，３１２Ａのうちのいずれか一方と、通信側の接続点と、を接続する状態に設けられている。【００５１】
ＣＰＵ３２０は、通信側切換制御手段としての通信対象切換手段３２１と、機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。なお、通信側切換手段３１３および通信対象切換手段３２１にて、本発明の通信側抵抗値制御手段が構成されている。通信対象切換手段３２１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力するとともに、第１の通信側プルアップ抵抗１３１Ａを通信側の接続点に接続する旨の接続選択制御信号を通信側切換手段３１３へ出力する。また、通信対象切換手段３２１は、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力せずに、第２の通信側プルアップ抵抗３１２Ａを通信側の接続点に接続する旨の接続選択制御信号を通信側切換手段３１３へ出力する。【００５２】
この図４に示すような構成にしても、ＤＤＣ通信時に通信側の接続点と基準電源Ｖcとの間に接続する抵抗の抵抗値を内部通信時よりも小さくできる。そして、このような抵抗値の制御により、ＤＤＣ通信時における信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置３００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。【００５３】
さらに、例えば図５に示すような構成としてもよい。この図５に示す再生装置４００は、コネクタ１１０と、ゲートスイッチ手段１２０と、波形電位制御手段としての波形電位調整手段４１０と、電流調整手段９４０と、コンテンツデータ処理部１４０と、データ処理手段としてのＨＤＭＩトランスミッタ１５０と、メモリ１６０と、ＣＰＵ４２０と、などを備えている。波形電位調整手段４１０は、第１の波形調整手段４１１と、第２の波形調整手段４１２と、を備えている。【００５４】
第１の波形調整手段４１１は、例えば２．２ｋΩの第１の対象側プルアップ抵抗４１１Ａを備えている。ここで、第１の対象側プルアップ抵抗４１１Ａの抵抗値は、ＨＤＭＩ規格に準拠する抵抗値よりも大きい抵抗値であればいずれの値であってもよい。この第１の対象側プルアップ抵抗４１１Ａは、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。ここで、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の接続点が、本発明の対象側の接続点に対応する。【００５５】
第２の波形調整手段４１２は、例えば１０ｋΩの第２の対象側プルアップ抵抗４１２Ａと、対象側切換制御手段としても機能する対象側切換手段４１２Ｂと、を備えている。第２の対象側プルアップ抵抗４１２Ａおよび対象側切換手段４１２Ｂの直列回路は、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の接続点と５Ｖの基準電源Ｖccとの間に、第１の対象側プルアップ抵抗４１１Ａと並列に接続されている。ここで、第２の対象側プルアップ抵抗４１２Ａの抵抗値は、第１の対象側プルアップ抵抗４１１Ａとの合成抵抗値がＨＤＭＩ規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第２の対象側プルアップ抵抗４１２Ａの抵抗値は、合成抵抗値が１．８ｋΩとなるように設定されている。また、対象側切換手段４１２Ｂは、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の間の第２の対象側プルアップ抵抗４１２Ａが接続されている接続点とは異なる接続点Ｑに接続されている。さらに、対象側切換手段４１２Ｂは、接地されている。そして、対象側切換手段４１２Ｂは、接続点Ｑの電位が１．５Ｖないし３．５Ｖの間の例えば１．５Ｖとなった場合に、第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する。なお、ここでは、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の電位となった場合に第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成について例示するが、このような構成に限られない。すなわち、第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する際の接続点Ｑの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、ＣＰＵ４３０の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段４１２Ｂにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。【００５６】
ここで、第１の対象側プルアップ抵抗４１１Ａの抵抗値をより大きい値に、第２の対象側プルアップ抵抗４１２Ａの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が１．８ｋΩとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点Ｑの電位が信号波形のローレベルに対応する１．５Ｖ未満のときに第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続して合成抵抗値をＨＤＭＩ規格に準拠する１．８ｋΩにすると、中間電位を下げることができない。また、３．５Ｖ以上のときに第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続せずに合成抵抗値をＨＤＭＩ規格に準拠しない２．２ｋΩにすると、１．８ｋΩの場合と比べてハイレベルの合成抵抗値がＨＤＭＩの規格値１．５〜２．０ｋΩから逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えば第２の対象側プルアップ抵抗４１２Ａに流れる電流値が１．８ｋΩのときとは異なる状態となり、所定の閾値に到達する時刻が遅れＤＤＣ通信に影響を及ぼすことがある。これらのことにより、接続点Ｑの電位が１．５Ｖないし３．５Ｖの間の所定の電位になった場合に、第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成としている。なお、以下において、第２の対象側プルアップ抵抗４１２Ａが基準電源Ｖccに接続された状態を第２の波形調整手段４１２がオンされた状態と、接続されていない状態を第２の波形調整手段４１２がオフされた状態と、適宜称して説明する。【００５７】
ＣＰＵ４２０は、通信対象切換手段４２１と、機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。通信対象切換手段４２１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力しない。【００５８】
そして、再生装置４００のＣＰＵ４２０は、ＤＤＣ通信処理を実施する際、通信対象切換手段４２１にて、ゲートスイッチ手段１２０を制御してＤＤＣ通信が可能な状態に設定する。この後、ＣＰＵ４２０は、機器認証処理手段１７２にて、ＤＤＣ通信を実施する。ここで、第２の波形調整手段４１２は、ＤＤＣ通信時の接続点Ｑの電位が１．５Ｖ未満の場合にオフされ、１．５Ｖ以上の場合にオンされる。一方、ＣＰＵ４２０は、内部通信を実施する際、通信対象切換手段４２１にて、ゲートスイッチ手段１２０を制御して内部通信が可能な状態に設定する。この後、ＣＰＵ４２０は、機器認証処理手段１７２にて、内部通信を実施する。【００５９】
この図５に示すような構成にすれば、第２の波形調整手段４１２は、接続点Ｑの電位が信号波形の立ち上がりや立ち下がりに対応する１．５Ｖ未満の場合にオフされ、立ち上がりや立ち下がりに対応しない１．５Ｖ以上の場合にオンされる。そして、各対象側プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値は、第２の波形調整手段４１２がオフされる信号波形の立ち上がりなどに対応するタイミングにおいて従来のプルアップ抵抗９３１よりも大きい２．２ｋΩとなり、オンされる信号波形の立ち上がりなどに対応しないタイミングにおいて従来のプルアップ抵抗９３１と同じ１．８ｋΩとなる。このため、ＤＤＣ通信時の波形信号のローレベルに対応しない部分の第２の対象側プルアップ抵抗４１２Ａに流す電流値を変えずに、ローレベルに対応する部分の第２の対象側プルアップ抵抗４１２Ａに流す電流を減らすことができる。そして、このローレベルに対応する部分の第２の対象側プルアップ抵抗４１２Ａに流す電流を減らすことにより、信号波形の中間電位を従来の再生装置９００と比べて下げることができる。したがって、再生装置４００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。また、再生装置４００は、信号波形の中間電位がＤＤＣ通信に及ぼす影響を最小限に抑えることができ、ＳＤＡの通信を良好にできる。なお、ここでは、各対象側プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値が、第２の波形調整手段４１２がオンされた際にＨＤＭＩ規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各対象側プルアップ抵抗４１１Ａ，４１２Ａの抵抗値を設定する構成としてもよい。【００６０】
そして、本発明の波形電位制御手段として電流調整手段１３０，２１０，３１０や波形電位調整手段４１０を設けた構成について例示したが、これに限らず例えば以下のような構成などとしてもよい。すなわち、ゲートスイッチ手段１２０およびＨＤＭＩトランスミッタ１５０の接続点とＣＰＵ１７０，２２０，３２０の通信ポートとの接続点である通信側の接続点に、基準電源から電圧を印可する制御をする電圧印加制御手段を設ける。そして、この電圧印加制御手段にて、ＤＤＣ通信時に通信側の接続点に印可する電圧を内部通信時よりも小さく制御する構成としてもよい。このような構成にしても、ＤＤＣ通信時における信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置１００，２００，３００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。【００６１】
さらに、本発明の波形電位制御手段としては、信号波形に応じた電位を調整するいずれの構成を適用してもよい。【００６２】
また、例えば図２に示す実施の形態の構成における電流調整手段１３０の代わりに、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖcとの間に可変抵抗で構成される通信側プルアップ抵抗を接続する。そして、通信対象切換手段１７１にて、ＤＤＣ通信や内部通信に応じて通信側プルアップ抵抗を可変する構成としてもよい。このような構成にしても、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。【００６３】
そして、図２に示す実施の形態の構成におけるＰＮＰトランジスタ１３２Ｂの代わりに、ベースに制御信号が入力された際に第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcを接続するＮＰＮトランジスタを接続する。そして、通信対象切換手段１７１にて、ＤＤＣ通信時に制御信号をゲートスイッチ手段１２０のみへ出力し、内部通信時に制御信号をＮＰＮトランジスタのベースのみへ出力する構成としてもよい。このような構成にしても、再生装置１００は、ＮＰＮトランジスタのベースに制御信号を出力するか否かを制御するだけの簡単な構成で、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換えることができ、ＤＤＣ通信時における消費電流をさらに簡単な構成で削減できる。【００６４】
また、図２ないし図５に示す実施の形態の構成において、ゲートスイッチ手段１２０を設けない構成としてもよい。このような構成にすれば、再生装置１００，２００，３００，４００の構成を簡略にできる。【００６５】
さらに、例えば再生装置１００に設けられていない出力装置とのＤＤＣ通信時すなわち本発明の第１の通信時における信号波形に対応する電位を、再生装置１００に設けられたＨＤＭＩトランスミッタ１５０との内部通信時すなわち本発明の第２の通信時よりも低くする構成について例示したが、これに限らず内部通信時における信号波形に対応する電位をＤＤＣ通信時よりも低くする構成としてもよい。【００６６】
また、本発明の通信状態制御装置をＨＤＭＩ規格に準拠するＤＤＣ通信や内部通信を実施する再生装置１００，２００，３００，４００に適用した構成について例示したが、ＨＤＭＩ規格に準拠しない各種通信を実施する構成に適用してもよい。【００６７】
そして、本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置１００，２００，３００，４００に適用した構成について例示したが、これに限らずデータの通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、ＤＶＤ、ＨＤ、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、Ｄ−ＶＨＳ（Data Video Home System）方式に対応する記録装置や記録再生装置、ＡＶ（Audio Visual）アンプ、ＤＶ（Digital Video）方式やＤＶＤレコーダ方式などのデジタル式のＶＴＲ（Videotape Recorder）一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。【００６８】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。【００６９】
〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置１００は、ＣＰＵ１７０の機器認証処理手段１７２と、ＣＰＵ１７０の通信ポートにゲートスイッチ手段１２０を介して接続され出力装置が接続可能なコネクタ１１０のＤＤＣ入出力部１１１と、ＣＰＵ１７０の通信ポートおよびゲートスイッチ手段１２０の接続点に接続されたＨＤＭＩトランスミッタ１５０と、などを備えている。機器認証処理手段１７２は、ＤＤＣ入出力部１１１に接続された出力装置との間でＳＤＡなどのＤＤＣ通信を実施するとともに、ＨＤＭＩトランスミッタ１５０との間でＫＳＶデータやＨＤＣＰ演算データなどの内部通信を実施する。そして、再生装置１００の電流調整手段１３０および通信対象切換手段１７１は、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点でのＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を内部通信時よりも低くする制御をする。【００７０】
このため、再生装置１００は、内部通信時の信号波形に対応する電位を従来の再生装置９００と略同一にすることにより、内部通信時の消費電流を従来の再生装置９００と略同一にできる。さらに、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くすることにより、ＤＤＣ通信時の消費電流を内部通信時よりも低くできる。したがって、再生装置１００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
【産業上の利用可能性】
【００７１】
本発明は、データの通信の状態を制御する通信状態制御装置、および、通信状態制御方法に利用できる。
【図１】
2006043546.tif 000002
【図２】
2006043546.tif 000003
【図３】
2006043546.tif 000004
【図４】
2006043546.tif 000005
【図５】
2006043546.tif 000006
【手続補正書】
【提出日】平成18年8月15日(2006.8.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】データのＩ２Ｃ通信の状態を制御する通信状態制御装置であって、
前記Ｉ２Ｃ通信を実施する通信手段と、
この通信手段に接続され前記Ｉ２Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、
前記通信手段および前記通信対象装置の間の第１の前記Ｉ２Ｃ通信における前記データに対応する信号波形に応じた電位と、前記通信手段および前記データ処理手段の間の第２の前記Ｉ２Ｃ通信における前記電位とを制御する波形電位制御手段と、
を具備し、
前記波形電位制御手段は、前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗を備え、前記第１のＩ２Ｃ通信および前記第２のＩ２Ｃ通信における電位の制御として、前記第１のＩ２Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ２Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をする
ことを特徴とした通信状態制御装置。
【請求項２】（削除）
【請求項３】請求項１に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記少なくする制御として前記第１のＩ２Ｃ通信の際に前記接続する前記通信側プルアップ抵抗の抵抗値を前記第２のＩ２Ｃ通信の際に前記接続する前記通信側プルアップ抵抗の抵抗値とは異なる抵抗値に設定する制御をする通信側抵抗値制御手段を備えた
ことを特徴とした通信状態制御装置。
【請求項４】請求項３に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源のいずれか一方に接続され所定の抵抗値の第１の前記通信側プルアップ抵抗と、
前記いずれか一方に前記第１の通信側プルアップ抵抗と並列に接続され前記第１の通信側プルアップ抵抗の抵抗値とは異なる抵抗値の第２の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第１の通信側プルアップ抵抗および第２の通信側プルアップ抵抗に直列に接続され前記各通信側プルアップ抵抗と前記通信側の接続点および前記基準電源のいずれか他方との接続状態を切り換える通信側切換手段と、
前記少なくする制御として前記通信側切換手段に前記接続状態を切り換えさせる制御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項５】請求項３に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源の間に接続された第１の前記通信側プルアップ抵抗と、
前記通信側の接続点および前記基準電源のいずれか一方に前記第１の通信側プルアップ抵抗と並列に接続された第２の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第２の通信側プルアップ抵抗に直列に接続され前記第２の通信側プルアップ抵抗と前記通信側の接続点および前記基準電源のいずれか他方との接続状態を切り換える通信側切換手段と、
前記少なくする制御として前記通信切換手段に前記接続状態を切り換えさせる制御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項６】請求項５に記載の通信状態制御装置であって、
前記通信側切換手段は、エミッタおよびコレクタの直列回路が前記第２の通信側プルアップ抵抗および前記いずれか他方の間に接続されたトランジスタであり、
前記通信側切換制御手段は、前記トランジスタのベースへの制御信号の出力により前記接続状態を切り換えさせる制御をする
ことを特徴とした通信状態制御装置。
【請求項７】請求項６に記載の通信状態制御装置であって、
前記基準の接続点および前記対象装置接続手段の間に接続され前記制御信号が入力されると前記基準の接続点および前記対象装置接続手段を接続し、前記制御信号が入力されないと前記基準の接続点および前記対象装置接続手段を接続しない対象装置接続切換手段を具備し、
前記トランジスタは、前記制御信号がベースに入力されると前記第２の通信側プルアップ抵抗と前記いずれか他方とを接続せずに、前記制御信号が入力されないと前記第２の通信側プルアップ抵抗と前記いずれか他方とを接続するＰＮＰ型であり、
前記通信側切換制御手段は、前記第１のＩ２Ｃ通信の際に前記ベースおよび前記対象装置接続切換手段に前記制御信号を出力し、前記第２のＩ２Ｃ通信の際に前記ベースおよび前記対象装置接続切換手段に前記制御信号を出力しない制御をする
ことを特徴とした通信状態制御装置。
【請求項８】請求項１ないし請求項７のいずれかに記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記基準の接続点および前記対象装置接続手段の対象側の前記接続点と基準電源との間に接続可能な第１の対象側プルアップ抵抗と、
前記対象側の接続点および前記基準電源のいずれか一方に前記第１の対象側プルアップ抵抗と並列に接続された第２の対象側プルアップ抵抗と、
この第２の対象側プルアップ抵抗と直列に接続され前記第２の対象側プルアップ抵抗と前記対象側の接続点および前記基準電源のいずれか他方との接続状態を切り換える対象側切換手段と、
前記第１のＩ２Ｃ通信の際の前記対象側の接続点における前記電位に基づいて前記第２の対象側プルアップ抵抗を前記いずれか他方に接読させる制御をする対象側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項９】（削除）
【請求項１０】請求項１ないし請求項８のいずれかに記載の通信状態制御装置であって、
前記通信手段は、ＨＤＭＩ規格に準拠する前記Ｉ２Ｃ通信を実施する
ことを特徴とした通信状態制御装置。
【請求項１１】データのＩ２Ｃ通信の状態を制御する通信状態制御方法であって、
前記Ｉ２Ｃ通信を実施する通信手段と、
この通信手段に接続され前記Ｉ２Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、
前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗と、
を設け、
前記通信手段および前記通信対象装置の間の第１の前記Ｉ２Ｃ通信における前記データに対応する信号波形に応じた電位、前記通信手段および前記データ処理手段の間の第２の前記Ｉ２Ｃ通信における前記電位の制御として、前記第１のＩ２Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ２Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をする
ことを特徴とする通信状態制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
信する。そして、コンテンツデータ処理部９５０は、記憶手段９５１と、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）映像／音声やＤＴＳ（Ｄｉｇｉｔａｌ  Ｔｈｅａｔｅｒ  Ｓｙｓｔｅｍｓ）音声等のデコーダ９５２と、Ｉ（Ｉｎｔｅｒｌａｃｅ）／Ｐ（Ｐｒｏｇｒｅｓｓｉｖｅ）映像変換および画質調整部（以下、Ｉ／Ｐ変換画質調整部と称す）９５３と、ビデオコンバータ９５４と、などを備えている。記憶手段９５１は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ９５２は、コンテンツデータを音声データおよび画像データに分離して、音声データをＨＤＭＩトランスミッタ９６０へ、画像データをＩ／Ｐ変換画質調整部９５３へ、それぞれ送信する。Ｉ／Ｐ変換画質調整部９５３は、デコーダ９５２からの画像データのＩ／Ｐ変換処理や画質調整処理を適宜実施する。ビデオコンバータ９５４は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段９５１としては、ＤＶＤ＿Ｄｉｓｃ、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置９００は、ＳＴＢ（Ｓｅｔ−ｔｏｐ  Ｂｏｘ；セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよい。
［０００９］
ＨＤＭＩトランスミッタ９６０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ９６０は、出力装置が接続されたことを認識すると、再生装置９００のＫＳＶデータをＣＰＵ９８０へ送信する。また、ＨＤＭＩトランスミッタ９６０は、ＣＰＵ９８０にて取得した出力装置のＫＳＶデータに基づいて、ＨＤＣＰ演算データを生成してＣＰＵ９８０へ送信する。さらに、ＨＤＭＩトランスミッタ９６０は、コンテンツデータ処理部９５０で処理されたコンテンツデータを暗号化して出力装置へ出力する。
［００１０］
メモリ９７０は、ＣＰＵ９８０に接続され出力装置のＥＤＩＤを適宜読み出し可能に記憶する。また、メモリ９７０は、再生装置９００全体を動作制御するＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）上に展開される各種プログラムなどを記憶している。
［００１１］
ＣＰＵ９８０は、出力装置やＨＤＭＩトランスミッタ９６０からのＨＤＣＰ演算データ、あるいは出力装置のＥＤＩＤを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、ＣＰＵ９８０は、通信対象切換手段９８１と、機器認証処
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
れる出力装置が例えばＨＤＭＩ規格に準拠していない場合、ＳＤＡの信号波形に対応するローレベルの電位が中間電位となり消費電流が多くなるおそれがある。このため、通信の際の消費電流を削減できる構成が望まれている。
［００１６］
本発明の目的は、このような実情に鑑みて、所定の通信の際の消費電流を削減可能な通信状態制御装置、および、通信状態制御方法を提供することである。
【課題を解決するための手段】
［００１７］
本発明の通信状態制御装置は、データのＩ２Ｃ通信の状態を制御する通信状態制御装置であって、前記Ｉ２Ｃ通信を実施する通信手段と、この通信手段に接続され前記Ｉ２Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、前記通信手段および前記通信対象装置の間の第１の前記Ｉ２Ｃ通信における前記データに対応する信号波形に応じた電位と、前記通信手段および前記データ処理手段の間の第２の前記Ｉ２Ｃ通信における前記電位とを制御する波形電位制御手段と、を具備し、前記波形電位制御手段は、前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗を備え、前記第１のＩ２Ｃ通信および前記第２のＩ２Ｃ通信における電位の制御として、前記第１のＩ２Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ２Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をすることを特徴とする。
［００１８］
本発明の通信状態制御方法は、データのＩ２Ｃ通信の状態を制御する通信状態制御方法であって、前記Ｉ２Ｃ通信を実施する通信手段と、この通信手段に接続され前記Ｉ２Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗と、を設け、前記通信手段および前記通信対象装置の間の第１の前記Ｉ２Ｃ通信における前記データに対応する信号波形に応じた電位、前記通信手段および前記データ処理手段の間の第２の前記Ｉ２Ｃ通信における前記電位の制御として、前記第１のＩ２Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ２Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をすることを特徴とする。
【図面の簡単な説明】
［００１９］
［図ｌ］従来の再生装置の概略構成を示すブロック図である。
［図２］本発明の一実施の形態に係る再生装置の概略構成を示すブロック図である。
［図３］本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
の説明を省略または簡略化する。また、従来の再生装置９００と略同一の構成要件については、同一名称を付しその説明を簡略化する。
［００２２］
〔再生装置の構成〕
図２において、１００は通信状態制御装置としての再生装置である。この再生装置１００は、ＨＤＭＩ規格に対応している。また、この再生装置１００は、出力装置との間でデータとしてのＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＳＤＡのＤＤＣ通信を適宜実施する。そして、このＳＤＡに基づいてＨＤＣＰ認証処理を適宜実施する。また、再生装置１００は、著作権保護技術のＨＤＣＰを利用して、ＣＳＳやＣＰＲＭなどにより出力が許可されたテレビ番組や映画などのコンテンツを出力装置で適宜出力させる処理をする。そして、再生装置１００は、コネクタ１１０と、通信対象切換手段としてのゲートスイッチ手段１２０と、波形電位調整手段９３０と、波形電位制御手段としての電流調整手段１３０と、コンテンツデータ処理部１４０と、データ処理手段としてのＨＤＭＩトランスミッタ１５０と、メモリ１６０と、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１７０と、などを備えている。なお、ＣＰＵ１７０および出力装置間で実施されるＤＤＣ通信が本発明の第１のＩ２Ｃ通信に対応し、ＣＰＵ１７０およびコンテンツデータ処理部１４０やＨＤＭＩトランスミッタ１５０間で実施される内部通信が本発明の第２のＩ２Ｃ通信に対応する。
［００２３］
コネクタ１１０には、図示しない通信対象装置としての出力装置に接続される図示しないケーブルのコネクタが着脱可能に接続される。このコネクタ１１０は、対象装置接続手段としてのＤＤＣ（Ｄｉｓｐｌａｙ  Ｄａｔａ  Ｃｈａｎｎｅｌ）入出力部１１１と、ＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ  Ｍｉｎｉｍｉｚｅｄ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：商標登録）入出力部１１２と、などを備えている。
［００２４］
ゲートスイッチ手段１２０は、ＤＤＣ入出力部１１１およびＣＰＵ１７０の通信ポートと、ＣＰＵ１７０の共通スイッチポートと、に接続されている。このゲートスイッチ手段１２０は、ＣＰＵ１７０から制御信号が入力されるとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続し、制御信号が入力されないとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続しない。このゲートスイッチ手段１２０としては、スイッチング素子やＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などを備えた構成が例示できる。
［００２５］
電流調整手段１３０は、内部通信時やＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位の調整により、ゲートスイッチ手段１２０およびＣＰＵ１７０の接続点に流れ
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
フされた状態と、適宜称して説明する。また、ＰＮＰトランジスタ１３２Ｂ、抵抗１３２Ｃ，１３２Ｄで構成される回路をデジタルトランジスタ（以下、デジトラと称す）１３２Ｅと適宜称して説明する。
［００２８］
コンテンツデータ処理部１４０は、ＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点と、ＨＤＭＩトランスミッタ１５０と、などに接続されている。このコンテンツデータ処理部１４０は、内部通信によるＣＰＵ１７０の制御により、コンテンツデータを出力装置の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ１５０へ送信する。そして、コンテンツデータ処理部１４０は、記憶手段１４１と、デコーダ１４２と、Ｉ／Ｐ変換画質調整部１４３と、ビデオコンバータ１４４と、などを備えている。ここで、記憶手段１４１としては、ＨＤ（Ｈａｒｄ  Ｄｉｓｋ）などの磁気ディスク、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
［００２９］
ＨＤＭＩトランスミッタ１５０は、ＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点と、ＴＭＤＳ入出力部１１２と、に接続されている。ここで、ＨＤＭＩトランスミッタ１５０が接続されるＣＰＵ１７０の通信ポートおよび第１通信側プルアップ抵抗１３１Ａの接続点が、本発明の基準の接続点に対応する。このＨＤＭＩトランスミッタ１５０は、再生装置１００や出力装置のＫＳＶデータ、出力装置のＫＳＶデータに基づくＨＤＣＰ演算データの送受信を内部通信により適宜実施する。さらに、ＨＤＭＩトランスミッタ１５０は、コンテンツデータ処理部１４０で処理されたコンテンツデータを暗号化して出力装置へ出力する。
［００３０］
メモリ１６０は、ＣＰＵ１７０で取得されたり生成された各種情報を適宜読み出し可能に記憶する。また、メモリ１６０は、再生装置１００全体を動作制御するＯＳ上に展開される各種プログラムなどを記憶している。このメモリ１６０としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリやＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などを用いることが望ましい。なお、メモリ１６０としては、ＨＤ、ＤＶＤ、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライ
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
る。また、再生装置４００は、信号波形の中間電位がＤＤＣ通信に及ぼす影響を最小限に抑えることができ、ＳＤＡの通信を良好にできる。なお、ここでは、各対象側プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値が、第２の波形調整手段４１２がオンされた際にＨＤＭＩ規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各対象側プルアップ抵抗４１１Ａ，４１２Ａの抵抗値を設定する構成としてもよい。
［００６０］
［００６１］
さらに、本発明の波形電位制御手段としては、信号波形に応じた電位を調整するいずれの構成を適用してもよい。
［００６２］
また、例えば図２に示す実施の形態の構成における電流調整手段１３０の代わりに、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖｃとの間に可変抵抗で構成される通信側プルアップ抵抗を接続する。そして、通信対象手段１７１にて、ＤＤＣ通信や内部通信に応じて通信側プルアップ抵抗を可変する構成としてもよい。このような構成にしても、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
［００６３］
そして、図２に示す実施の形態の構成におけるＰＮＰトランジスタ１３２Ｂの代わりに、ベースに制御信号が入力された際に第２通信側プルアップ抵抗１３２Ａおよび基準電源Ｖｃを接続するＮＰＮトランジスタを接続する。そして、通信対象切換手段１７１に
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
て、ＤＤＣ通信時に制御信号をゲートスイッチ手段１２０のみへ出力し、内部通信時に制御信号をＮＰＮトランジスタのベースのみへ出力する構成としてもよい。このような構成にしても、再生装置１００は、ＮＰＮトランジスタのベースに制御信号を出力するか否かを制御するだけの簡単な構成で、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖｃの接続状態を切り換えることができ、ＤＤＣ通信時における消費電流をさらに簡単な構成で削減できる。
［００６４］
また、図２ないし図５に示す実施の形態の構成において、ゲートスイッチ手段１２０を設けない構成としてもよい。このような構成にすれば、再生装置１００，２００，３００，４００の構成を簡略にできる。
［００６５］
［００６６］
また、本発明の通信状態制御装置をＨＤＭＩ規格に準拠するＤＤＣ通信や内部通信を実施する再生装置１００，２００，３００，４００に適用した構成について例示したが、ＨＤＭＩ規格に準拠しない各種通信を実施する構成に適用してもよい。
［００６７］
そして、本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置１００，２００，３００，４００に適用した構成について例示したが、これに限らずデータのＩ２Ｃ通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、ＤＶＤ、ＨＤ、ブルーレイディスク、メモリなどの記憶媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、Ｄ−ＶＨＳ（Ｄａｔａ  Ｖｉｄｅｏ  Ｈｏｍｅ  Ｓｙｓｔｅｍ）方式に対応する記録装置や記録再生装置、ＡＶ（Ａｕｄｉｏ  Ｖｉｓｕａｌ）アンプ、ＤＶ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ）方式やＤＶＤレコーダ方式などのデジタル式のＶＴＲ（Ｖｉｄｅｏｔａｐｅ  Ｒｅｃｏｒｄｅｒ）一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援する
【手続補正書】
【提出日】平成19年4月26日(2007.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データのＩ2Ｃ通信の状態を制御する通信状態制御装置であって、
前記Ｉ2Ｃ通信を実施する通信手段と、
この通信手段に接続され前記Ｉ2Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、
前記通信手段および前記通信対象装置の間の第１の前記Ｉ2Ｃ通信における前記データに対応する信号波形に応じた電位と、前記通信手段および前記データ処理手段の間の第２の前記Ｉ2Ｃ通信における前記電位とを制御する波形電位制御手段と、
を具備し、
前記通信手段は、ＨＤＭＩ規格に準拠する前記Ｉ2Ｃ通信を実施し、
前記波形電位制御手段は、前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗を備え、前記第１のＩ2Ｃ通信および前記第２のＩ2Ｃ通信における電位の制御として、前記第１のＩ2Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ2Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をする
ことを特徴とした通信状態制御装置。
【請求項２】
請求項１に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記少なくする制御として前記第１のＩ2Ｃ通信の際に前記接続する前記通信側プルアップ抵抗の抵抗値を前記第２のＩ2Ｃ通信の際に前記接続する前記通信側プルアップ抵抗の抵抗値とは異なる抵抗値に設定する制御をする通信側抵抗値制御手段を備えた
ことを特徴とした通信状態制御装置。
【請求項３】
請求項２に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源のいずれか一方に接続され所定の抵抗値の第１の前記通信側プルアップ抵抗と、
前記いずれか一方に前記第１の通信側プルアップ抵抗と並列に接続され前記第１の通信側プルアップ抵抗の抵抗値とは異なる抵抗値の第２の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第１の通信側プルアップ抵抗および第２の通信側プルアップ抵抗に直列に接続され前記各通信側プルアップ抵抗と前記通信側の接続点および前記基準電源のいずれか他方との接続状態を切り換える通信側切換手段と、
前記少なくする制御として前記通信側切換手段に前記接続状態を切り換えさせる制御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項４】
請求項２に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源の間に接続された第１の前記通信側プルアップ抵抗と、
前記通信側の接続点および前記基準電源のいずれか一方に前記第１の通信側プルアップ抵抗と並列に接続された第２の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第２の通信側プルアップ抵抗に直列に接続され前記第２の通信側プルアップ抵抗と前記通信側の接続点および前記基準電源のいずれか他方との接続状態を切り換える通信側切換手段と、
前記少なくする制御として前記通信側切換手段に前記接続状態を切り換えさせる制御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項５】
請求項４に記載の通信状態制御装置であって、
前記通信側切換手段は、エミッタおよびコレクタの直列回路が前記第２の通信側プルアップ抵抗および前記いずれか他方の間に接続されたトランジスタであり、
前記通信側切換制御手段は、前記トランジスタのベースへの制御信号の出力により前記接続状態を切り換えさせる制御をする
ことを特徴とした通信状態制御装置。
【請求項６】
請求項５に記載の通信状態制御装置であって、
前記基準の接続点および前記対象装置接続手段の間に接続され前記制御信号が入力されると前記基準の接続点および前記対象装置接続手段を接続し、前記制御信号が入力されないと前記基準の接続点および前記対象装置接続手段を接続しない対象装置接続切換手段を具備し、
前記トランジスタは、前記制御信号がベースに入力されると前記第２の通信側プルアップ抵抗と前記いずれか他方とを接続せずに、前記制御信号が入力されないと前記第２の通信側プルアップ抵抗と前記いずれか他方とを接続するＰＮＰ型であり、
前記通信側切換制御手段は、前記第１のＩ2Ｃ通信の際に前記ベースおよび前記対象装置接続切換手段に前記制御信号を出力し、前記第２のＩ2Ｃ通信の際に前記ベースおよび前記対象装置接続切換手段に前記制御信号を出力しない制御をする
ことを特徴とした通信状態制御装置。
【請求項７】
請求項１ないし請求項６のいずれかに記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記基準の接続点および前記対象装置接続手段の対象側の前記接続点と基準電源との間に接続可能な第１の対象側プルアップ抵抗と、
前記対象側の接続点および前記基準電源のいずれか一方に前記第１の対象側プルアップ抵抗と並列に接続された第２の対象側プルアップ抵抗と、
この第２の対象側プルアップ抵抗と直列に接続され前記第２の対象側プルアップ抵抗と前記対象側の接続点および前記基準電源のいずれか他方との接続状態を切り換える対象側切換手段と、
前記第１のＩ2Ｃ通信の際の前記対象側の接続点における前記電位に基づいて前記第２の対象側プルアップ抵抗を前記いずれか他方に接続させる制御をする対象側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
【請求項８】
請求項１ないし請求項７のいずれかに記載の通信状態制御装置であって、
前記通信手段は、ＨＤＭＩ規格に準拠する前記Ｉ2Ｃ通信を実施する
ことを特徴とした通信状態制御装置。
【請求項９】
データのＩ2Ｃ通信の状態を制御する通信状態制御方法であって、
ＨＤＭＩ規格に準拠する前記Ｉ2Ｃ通信を実施する通信手段と、
この通信手段に接続され前記Ｉ2Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、
前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗と、
を設け、
前記通信手段および前記通信対象装置の間の第１の前記Ｉ2Ｃ通信における前記データに対応する信号波形に応じた電位、前記通信手段および前記データ処理手段の間の第２の前記Ｉ2Ｃ通信における前記電位の制御として、前記第１のＩ2Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ2Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をする
ことを特徴とする通信状態制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの通信の状態を制御する通信状態制御装置、および、通信状態制御方法に関する。
【背景技術】
【０００２】
従来、テレビ番組や映画などのコンテンツをプロジェクタやテレビなどの出力装置で出力させる再生装置が知られている。そして、このような再生システムにおいて、著作権保護技術であるＨＤＣＰ（High-Bandwidth Digital Content Protection）を利用して、ＣＳＳ（Content Scramble System）やＣＰＲＭ（Content Protection for Recordable Media）あるいはＣＰＰＭ（Content Protection for Prerecorded Media）などにより出力が許可されたコンテンツを適宜出力させる例えば図１に示すような構成が知られている。
【０００３】
この図１に示す再生装置９００は、ＨＤＭＩ（High-Definition Multimedia Interface）規格に対応している。そして、再生装置９００は、コネクタ９１０と、ゲートスイッチ手段９２０と、波形電位調整手段９３０と、電流調整手段９４０と、コンテンツデータ処理部９５０と、ＨＤＭＩトランスミッタ９６０と、メモリ９７０と、ＣＰＵ（Central Processing Unit）９８０と、などを備えている。
【０００４】
コネクタ９１０には、図示しない出力装置に接続される図示しないケーブルのコネクタが着脱可能に接続される。このコネクタ９１０は、Ｉ2Ｃ（Inter-Integrated Circuit）通信を利用したシリアルクロック（以下、ＳＣＬと称す）やシリアルデータ（以下、ＳＤＡと称す）の送受信に利用されるＤＤＣ（Display Data Channel）入出力部９１１と、再生装置９００で暗号化されたあるいは暗号化されていないコンテンツの音声データや画像データ（以下、コンテンツデータと称す）などの送受信に利用されるＴＭＤＳ（Transition Minimized Differential Signaling：商標登録）入出力部９１２と、などを備えている。ここで、ＳＤＡとして送受信されるデータとしては、ＨＤＣＰに基づく出力装置および再生装置９００のAuthentication処理（以下、ＨＤＣＰ認証処理と称す）に利用されるＫＳＶ（Key Selection Vector）データ、このＫＳＶデータに基づく所定の演算結果に関するＨＤＣＰ演算データ、出力装置の型式や各種設定値などに関するＥＤＩＤ（Extend Display Identification Data）などが例示できる。
【０００５】
ゲートスイッチ手段９２０は、ＤＤＣ入出力部９１１およびＣＰＵ９８０の図示しない通信ポートに接続されている。また、ゲートスイッチ手段９２０は、ＣＰＵ９８０の図示しない共通スイッチポートに接続されている。このゲートスイッチ手段９２０は、ＣＰＵ９８０の共通スイッチポートから制御信号が入力されると、ＣＰＵ９８０およびＤＤＣ入出力部９１１を各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、ＣＰＵ９８０およびＤＤＣ入出力部９１１を接続しない。なお、以下において、ＣＰＵ９８０および出力装置間の各種データの送受信をＤＤＣ通信と、ＣＰＵ９８０およびコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０間の各種データの送受信を内部通信と適宜称して説明する。
【０００６】
波形電位調整手段９３０は、ＤＤＣ通信時のＨＤＭＩ規格に対応する機器からのＳＣＬやＳＤＡの信号波形に対応する電位をＣＰＵ９８０で認識可能な状態に調整する。そして、波形電位調整手段９３０は、例えば１．８ｋΩのプルアップ抵抗９３１を備えている。ここで、プルアップ抵抗９３１の抵抗値は、ＨＤＭＩ規格に準拠する１．５〜２．０ｋΩのいずれの値であってもよい。このプルアップ抵抗９３１は、ＤＤＣ入出力部９１１およびゲートスイッチ手段９２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。
【０００７】
電流調整手段９４０は、内部通信時やＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を調整することにより、ゲートスイッチ手段９２０およびＣＰＵ９８０の間に流れる電流を調整する。そして、電流調整手段９４０は、例えば２ｋΩのプルアップ抵抗９４１を備えている。ここで、プルアップ抵抗９４１の抵抗値は、内部通信の実施状態を良好にするいずれの値であってもよい。このプルアップ抵抗９４１は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。
【０００８】
コンテンツデータ処理部９５０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＨＤＭＩトランスミッタ９６０と、などに接続されている。このコンテンツデータ処理部９５０は、ＣＰＵ９８０の制御により、コンテンツデータをＥＤＩＤに基づく出力装置の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ９６０へ送信する。そして、コンテンツデータ処理部９５０は、記憶手段９５１と、ＭＰＥＧ（Moving Picture Experts Group）映像／音声やＤＴＳ（Digital Theater Systems）音声等のデコーダ９５２と、Ｉ（Interlace）／Ｐ（Progressive）映像変換および画質調整部（以下、Ｉ／Ｐ変換画質調整部と称す）９５３と、ビデオコンバータ９５４と、などを備えている。記憶手段９５１は、コンテンツデータなどを適宜読み出し可能に記憶する。デコーダ９５２は、コンテンツデータを音声データおよび画像データに分離して、音声データをＨＤＭＩトランスミッタ９６０へ、画像データをＩ／Ｐ変換画質調整部９５３へ、それぞれ送信する。Ｉ／Ｐ変換画質調整部９５３は、デコーダ９５２からの画像データのＩ／Ｐ変換処理や画質調整処理を適宜実施する。ビデオコンバータ９５４は、画像データをデジタルからアナログに適宜変換する。なお、記憶手段９５１としては、ＤＶＤ＿Ｄｉｓｃ、ビデオテープ、ハードディスク、半導体メモリなどが例示される。再生装置９００は、ＳＴＢ（Set-top Box; セットトップボックス）のような放送波コンテンツをそのまま扱うものでもよい。
【０００９】
ＨＤＭＩトランスミッタ９６０は、ゲートスイッチ手段９２０およびＣＰＵ９８０の通信ポートの接続点と、ＴＭＤＳ入出力部９１２と、に接続されている。このＨＤＭＩトランスミッタ９６０は、出力装置が接続されたことを認識すると、再生装置９００のＫＳＶデータをＣＰＵ９８０へ送信する。また、ＨＤＭＩトランスミッタ９６０は、ＣＰＵ９８０にて取得した出力装置のＫＳＶデータに基づいて、ＨＤＣＰ演算データを生成してＣＰＵ９８０へ送信する。さらに、ＨＤＭＩトランスミッタ９６０は、コンテンツデータ処理部９５０で処理されたコンテンツデータを暗号化して出力装置へ出力する。
【００１０】
メモリ９７０は、ＣＰＵ９８０に接続され出力装置のＥＤＩＤを適宜読み出し可能に記憶する。また、メモリ９７０は、再生装置９００全体を動作制御するＯＳ（Operating System）上に展開される各種プログラムなどを記憶している。
【００１１】
ＣＰＵ９８０は、出力装置やＨＤＭＩトランスミッタ９６０からのＨＤＣＰ演算データ、あるいは出力装置のＥＤＩＤを取得して、これら各データに基づいてコンテンツデータを出力させる制御をする。そして、ＣＰＵ９８０は、通信対象切換手段９８１と、機器認証処理手段９８２と、出力制御手段９８３と、などを備えている。
【００１２】
通信対象切換手段９８１は、機器認証処理手段９８２にてＤＤＣ通信が実施される旨を、例えばコネクタ９１０のＤＤＣ入出力部９１１にＤＤＣラインが接続されたことを検出するいわゆるホットプラグディテクトにて認識すると、制御信号をゲートスイッチ手段９２０へ出力する。また、機器認証処理手段９８２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段９２０へ出力しない。
【００１３】
機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、ＨＤＭＩ規格の推奨速度である例えば１００ｋＨｚのＳＣＬの速度（以下、ＳＣＬ速度と称す）で出力装置とのＤＤＣ通信を適宜実施する。また、機器認証処理手段９８２は、通信対象切換手段９８１によりＤＤＣ通信が可能な状態に設定されたことを認識すると、出力装置の電源がオフの状態であっても出力装置に５Ｖの電源を供給する。そして、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）８３０からＥＤＩＤを取得して、このＥＤＩＤをメモリ９７０に適宜読み出し可能に記憶させる。また、機器認証処理手段９８２は、内部通信が可能な状態に設定されたことを認識すると、ＤＤＣ通信時よりも速い例えば４００ｋＨｚのＳＣＬ速度でコンテンツデータ処理部９５０やＨＤＭＩトランスミッタ９６０などとの内部通信を実施する。さらに、機器認証処理手段９８２は、各通信で取得した出力装置およびＨＤＭＩトランスミッタ９６０のＨＤＣＰ演算データに基づいて出力装置および再生装置９００を認証する。そして、出力装置および再生装置９００を認証できた場合にその旨の認証信号を出力制御手段９８３へ送信し、認証できない場合にその旨の不認証信号を出力制御手段９８３へ送信する。
【００１４】
出力制御手段９８３は、機器認証処理手段９８２から認証信号を取得すると、ＣＳＳやＣＰＲＭあるいはＣＰＰＭなどの各著作権団体として出力許可されているコンテンツデータを出力させる制御をする。また、機器認証処理手段９８２から不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上述した図１に示すような再生装置９００では、コネクタ９１０に接続される出力装置が例えばＨＤＭＩ規格に準拠していない場合、ＳＤＡの信号波形に対応するローレベルの電位が中間電位となり消費電流が多くなるおそれがある。このため、通信の際の消費電流を削減できる構成が望まれている。
【００１６】
本発明の目的は、このような実情に鑑みて、所定の通信の際の消費電流を削減可能な通信状態制御装置、および、通信状態制御方法を提供することである。
【課題を解決するための手段】
【００１７】
本発明の通信状態制御装置は、データのＩ2Ｃ通信の状態を制御する通信状態制御装置であって、前記Ｉ2Ｃ通信を実施する通信手段と、この通信手段に接続され前記Ｉ2Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、前記通信手段および前記通信対象装置の間の第１の前記Ｉ2Ｃ通信における前記データに対応する信号波形に応じた電位と、前記通信手段および前記データ処理手段の間の第２の前記Ｉ2Ｃ通信における前記電位とを制御する波形電位制御手段と、を具備し、前記通信手段は、ＨＤＭＩ規格に準拠する前記Ｉ2Ｃ通信を実施し、前記波形電位制御手段は、前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗を備え、前記第１のＩ2Ｃ通信および前記第２のＩ2Ｃ通信における電位の制御として、前記第１のＩ2Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ2Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をすることを特徴とする。
【００１８】
本発明の通信状態制御方法は、データのＩ2Ｃ通信の状態を制御する通信状態制御方法であって、ＨＤＭＩ規格に準拠する前記Ｉ2Ｃ通信を実施する通信手段と、この通信手段に接続され前記Ｉ2Ｃ通信の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段と、前記データ処理手段が接続された基準の接続点および前記通信手段の通信側の接続点と基準電源との間に接続可能な通信側プルアップ抵抗と、を設け、前記通信手段および前記通信対象装置の間の第１の前記Ｉ2Ｃ通信における前記データに対応する信号波形に応じた電位、前記通信手段および前記データ処理手段の間の第２の前記Ｉ2Ｃ通信における前記電位の制御として、前記第１のＩ2Ｃ通信の際に前記通信側の接続点と前記基準電源との間に接続する前記通信側プルアップ抵抗に流す電流を、前記第２のＩ2Ｃ通信の際に前記接続する前記通信側プルアップ抵抗に流す電流よりも少なくする制御をすることを特徴とする。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態では、本発明の通信状態制御装置としての再生装置を例示して説明する。なお、以下において、従来の再生装置９００と同一の構成要件については、同一の符号を付しその説明を省略または簡略化する。また、従来の再生装置９００と略同一の構成要件については、同一名称を付しその説明を簡略化する。
【００２０】
〔再生装置の構成〕
図２において、１００は通信状態制御装置としての再生装置である。この再生装置１００は、ＨＤＭＩ規格に対応している。また、この再生装置１００は、出力装置との間でデータとしてのＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＳＤＡのＤＤＣ通信を適宜実施する。そして、このＳＤＡに基づいてＨＤＣＰ認証処理を適宜実施する。また、再生装置１００は、著作権保護技術のＨＤＣＰを利用して、ＣＳＳやＣＰＲＭなどにより出力が許可されたテレビ番組や映画などのコンテンツを出力装置で適宜出力させる処理をする。そして、再生装置１００は、コネクタ１１０と、通信対象切換手段としてのゲートスイッチ手段１２０と、波形電位調整手段９３０と、波形電位制御手段としての電流調整手段１３０と、コンテンツデータ処理部１４０と、データ処理手段としてのＨＤＭＩトランスミッタ１５０と、メモリ１６０と、ＣＰＵ（Central Processing Unit）１７０と、などを備えている。なお、ＣＰＵ１７０および出力装置間で実施されるＤＤＣ通信が本発明の第１のＩ2Ｃ通信に対応し、ＣＰＵ１７０およびコンテンツデータ処理部１４０やＨＤＭＩトランスミッタ１５０間で実施される内部通信が本発明の第２のＩ2Ｃ通信に対応する。
【００２１】
コネクタ１１０には、図示しない通信対象装置としての出力装置に接続される図示しないケーブルのコネクタが着脱可能に接続される。このコネクタ１１０は、対象装置接続手段としてのＤＤＣ（Display Data Channel）入出力部１１１と、ＴＭＤＳ（Transition Minimized Differential Signaling：商標登録）入出力部１１２と、などを備えている。
【００２２】
ゲートスイッチ手段１２０は、ＤＤＣ入出力部１１１およびＣＰＵ１７０の通信ポートと、ＣＰＵ１７０の共通スイッチポートと、に接続されている。このゲートスイッチ手段１２０は、ＣＰＵ１７０から制御信号が入力されるとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続し、制御信号が入力されないとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続しない。このゲートスイッチ手段１２０としては、スイッチング素子やＦＥＴ（Field Effect Transistor）などを備えた構成が例示できる。
【００２３】
電流調整手段１３０は、内部通信時やＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位の調整により、ゲートスイッチ手段１２０およびＣＰＵ１７０の接続点に流れる電流を調整する。そして、電流調整手段１３０は、第１の調整手段１３１と、第２の調整手段１３２と、を備えている。
【００２４】
第１の調整手段１３１は、例えば２２ｋΩの第１の通信側プルアップ抵抗１３１Ａを備えている。ここで、第１の通信側プルアップ抵抗１３１Ａの抵抗値は、従来の電流調整手段９４０のプルアップ抵抗９４１よりも流れる電流を少なくする状態に調整する値、すなわち従来のプルアップ抵抗９４１より大きい抵抗値であればいずれの値であってもよい。この第１の通信側プルアップ抵抗１３１Ａは、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。
【００２５】
第２の調整手段１３２は、例えば２．２ｋΩの第２の通信側プルアップ抵抗１３２Ａと、通信側切換手段としてのＰＮＰトランジスタ１３２Ｂと、所定の抵抗値の抵抗１３２Ｃと、所定の抵抗値の抵抗１３２Ｄと、を備えている。第２の通信側プルアップ抵抗１３２ＡおよびＰＮＰトランジスタ１３２Ｂのコレクタ、エミッタの直列回路は、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に、第１の通信側プルアップ抵抗１３１Ａと並列に接続されている。ここで、第２の通信側プルアップ抵抗１３２Ａの抵抗値は、第１の通信側プルアップ抵抗１３１Ａとの合成抵抗値が内部通信の実施状態を良好にする値となるようないずれの値であってもよい。ここでは、第２の通信側プルアップ抵抗１３２Ａの抵抗値は、合成抵抗値が従来のプルアップ抵抗９４１と同じ２ｋΩとなるように設定されている。なお、各通信側プルアップ抵抗１３１Ａ，１３２Ａが接続されるゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点が、本発明の通信側の接続点に対応する。また、ＰＮＰトランジスタ１３２Ｂのベースは、抵抗１３２Ｃを介してＣＰＵ１７０のスイッチポートに接続されている。さらに、ＰＮＰトランジスタ１３２Ｂのエミッタおよびベースの間には、抵抗１３２Ｄが接続されている。ＰＮＰトランジスタ１３２Ｂは、ベースに制御信号が入力されると、エミッタおよびコレクタ間に電流を流さずに第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続しない。また、ベースに制御信号が入力されないと、エミッタおよびコレクタ間に電流を流して第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続する。なお、以下において、第２の通信側プルアップ抵抗１３２Ａが基準電源Ｖcに接続された状態を第２の調整手段１３２がオンされた状態と、接続されていない状態を第２の調整手段１３２がオフされた状態と、適宜称して説明する。また、ＰＮＰトランジスタ１３２Ｂ、抵抗１３２Ｃ，１３２Ｄで構成される回路をデジタルトランジスタ（以下、デジトラと称す）１３２Ｅと適宜称して説明する。
【００２６】
コンテンツデータ処理部１４０は、ＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点と、ＨＤＭＩトランスミッタ１５０と、などに接続されている。このコンテンツデータ処理部１４０は、内部通信によるＣＰＵ１７０の制御により、コンテンツデータを出力装置の各種設定値などに対応した状態に処理してＨＤＭＩトランスミッタ１５０へ送信する。そして、コンテンツデータ処理部１４０は、記憶手段１４１と、デコーダ１４２と、Ｉ／Ｐ変換画質調整部１４３と、ビデオコンバータ１４４と、などを備えている。ここで、記憶手段１４１としては、ＨＤ（Hard Disk）などの磁気ディスク、ＤＶＤ（Digital Versatile Disc）などの光ディスク、光磁気ディスク、メモリカードなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが例示できる。
【００２７】
ＨＤＭＩトランスミッタ１５０は、ＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点と、ＴＭＤＳ入出力部１１２と、に接続されている。ここで、ＨＤＭＩトランスミッタ１５０が接続されるＣＰＵ１７０の通信ポートおよび第１の通信側プルアップ抵抗１３１Ａの接続点が、本発明の基準の接続点に対応する。このＨＤＭＩトランスミッタ１５０は、再生装置１００や出力装置のＫＳＶデータ、出力装置のＫＳＶデータに基づくＨＤＣＰ演算データの送受信を内部通信により適宜実施する。さらに、ＨＤＭＩトランスミッタ１５０は、コンテンツデータ処理部１４０で処理されたコンテンツデータを暗号化して出力装置へ出力する。
【００２８】
メモリ１６０は、ＣＰＵ１７０で取得されたり生成された各種情報を適宜読み出し可能に記憶する。また、メモリ１６０は、再生装置１００全体を動作制御するＯＳ上に展開される各種プログラムなどを記憶している。このメモリ１６０としては、例えば停電などにより突然電源が落ちた際にも記憶が保持される構成のメモリ、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）メモリやＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などを用いることが望ましい。なお、メモリ１６０としては、ＨＤ、ＤＶＤ、光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成としてもよい。
【００２９】
ＣＰＵ１７０は、従来の再生装置９００のＣＰＵ９８０と同様にコンテンツデータを出力させる制御などをする。そして、ＣＰＵ１７０は、通信側切換制御手段としての通信対象切換手段１７１と、通信手段としての機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。なお、ＰＮＰトランジスタ１３２Ｂおよび通信対象切換手段１７１にて、本発明の通信側抵抗値制御手段が構成されている。
【００３０】
通信対象切換手段１７１は、ゲートスイッチ手段１２０や第２の調整手段１３２を制御する。具体的には、通信対象切換手段１７１は、機器認証処理手段１７２にてＤＤＣ通信が実施される旨を例えばいわゆるホットプラグディテクトにより認識すると、制御信号をゲートスイッチ手段１２０およびデジトラ１３２Ｅへ出力する。また、通信対象切換手段１７１は、機器認証処理手段１７２などにて内部通信が実施される旨を認識すると、制御信号をゲートスイッチ手段１２０およびデジトラ１３２Ｅへ出力しない。
【００３１】
機器認証処理手段１７２は、ＨＤＭＩ規格の推奨速度の例えば１００ｋＨｚのＳＣＬ速度でＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＳＤＡのＤＤＣ通信を適宜実施する。そして、出力装置および再生装置１００の認証結果に基づいて、認証信号または不認証信号を出力制御手段１７３へ出力する。また、機器認証処理手段１７２は、例えば４００ｋＨｚのＳＣＬ速度でＫＳＶデータやＨＤＣＰ演算データの内部通信を適宜実施する。
【００３２】
出力制御手段１７３は、機器認証処理手段１７２から認証信号を取得すると、ＣＳＳやＣＰＲＭなどの各著作権団体で出力許可されているコンテンツデータを出力させる制御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを出力しない制御をする。
【００３３】
〔再生装置の動作〕
次に、再生装置１００の動作について説明する。
【００３４】
（ＤＤＣ通信処理）
まず、再生装置１００の動作として、ＤＤＣ通信処理について説明する。再生装置１００のＣＰＵ１７０は、例えば再生装置１００が出力装置に接続されたことを認識すると、通信対象切換手段１７１にて、ゲートスイッチ手段１２０およびデジトラ１３２Ｅへ制御信号を出力する。ゲートスイッチ手段１２０は、制御信号が入力されると、ＣＰＵ１７０およびＤＤＣ入出力部１１１を各種情報の送受信が可能な状態に接続する。そして、再生装置１００は、機器認証処理手段１７２における出力装置とのＤＤＣ通信が実施可能な状態となる。また、デジトラ１３２Ｅは、ベースに制御信号が入力されると、第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続しない。そして、第２の調整手段１３２は、オフされた状態となる。この後、ＣＰＵ１７０は、機器認証処理手段１７２にて、１００ｋＨｚのＳＣＬ速度でＫＳＶデータやＨＤＣＰ演算データなどのＳＤＡのＤＤＣ通信を実施する。
【００３５】
（内部通信処理）
次に、再生装置１００の動作として、内部通信処理について説明する。再生装置１００のＣＰＵ１７０は、例えば再生装置１００のＫＳＶデータやＨＤＣＰ演算データなどのＨＤＭＩトランスミッタ１５０などとの間で内部通信を開始する旨を認識すると、通信対象切換手段１７１にて、ゲートスイッチ手段１２０およびデジトラ１３２Ｅへ制御信号を出力しない。ゲートスイッチ手段１２０は、制御信号が入力されないと、ＣＰＵ１７０およびＤＤＣ入出力部１１１の接続を解除する。そして、再生装置１００は、機器認証処理手段１７２における出力装置とのＤＤＣ通信が実施不可能な状態となり、内部通信のみが実施可能な状態となる。また、デジトラ１３２Ｅは、ベースに制御信号が入力されないと、第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続する。そして、第２の調整手段１３２は、オンされた状態となる。この後、ＣＰＵ１７０は、機器認証処理手段１７２にて、４００ｋＨｚの通信速度で内部通信を実施する。
【００３６】
〔再生装置の作用効果〕
上述したように、上記実施の形態では、再生装置１００は、ＣＰＵ１７０の機器認証処理手段１７２と、ＣＰＵ１７０の通信ポートにゲートスイッチ手段１２０を介して接続され出力装置が接続可能なコネクタ１１０のＤＤＣ入出力部１１１と、ＣＰＵ１７０の通信ポートおよびゲートスイッチ手段１２０の接続点に接続されたＨＤＭＩトランスミッタ１５０と、などを備えている。機器認証処理手段１７２は、ＤＤＣ入出力部１１１に接続された出力装置との間でＫＳＶデータ、ＨＤＣＰ演算データ、ＥＤＩＤ、アクノリッジなどのＤＤＣ通信を実施するとともに、ＨＤＭＩトランスミッタ１５０との間でＫＳＶデータやＨＤＣＰ演算データなどの内部通信を実施する。そして、再生装置１００の電流調整手段１３０および通信対象切換手段１７１は、ＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を内部通信時よりも低くする制御をする。具体的には、電流調整手段１３０および通信対象切換手段１７１は、ＤＤＣ通信が実施されることを認識すると第２の調整手段１３２をオフし、内部通信が実施されることを認識すると第２の調整手段１３２をオンする。そして、各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値は、第２の調整手段１３２がオフされるＤＤＣ通信時に２２ｋΩとなり、オンされる内部通信時に２ｋΩとなる。このような各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値の制御により、内部通信時の信号波形に対応する電位を従来の再生装置９００と略同一にするとともに、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くする。
【００３７】
このため、再生装置１００は、内部通信時の信号波形に対応する電位を従来の再生装置９００と略同一にすることにより、内部通信時の消費電流を従来の再生装置９００と略同一にできる。さらに、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くすることにより、ＤＤＣ通信時の消費電流を内部通信時よりも低くできる。したがって、再生装置１００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
【００３８】
そして、ＤＤＣ通信時の信号波形に対応する電位を低くする構成としているので、信号波形の中間電位を従来の再生装置９００と比べて低くできる。したがって、再生装置１００は、信号波形の中間電位がＤＤＣ通信に及ぼす影響を最小限に抑えることができ、ＳＤＡの通信を良好にできる。
【００３９】
また、電流調整手段１３０は、各通信側プルアップ抵抗１３１Ａ，１３２Ａを備えている。そして、通信対象切換手段１７１は、ＤＤＣ通信時の各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値を内部通信時よりも大きくする制御、すなわちＤＤＣ通信時にゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖcとの間に接続する抵抗の抵抗値を内部通信時よりも大きくする制御をする。このため、再生装置１００は、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖcとの間に接続する抵抗の抵抗値を大きくするだけの簡単な構成で、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置１００は、ＤＤＣ通信時における消費電流を簡単な構成で削減できる。
【００４０】
さらに、電流調整手段１３０は、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの間にコレクタ、エミッタが接続されたＰＮＰトランジスタ１３２Ｂを備えている。そして、通信対象切換手段１７１は、ＰＮＰトランジスタ１３２Ｂの制御により、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換える。このため、再生装置１００は、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換えるだけで、各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値を制御できる。したがって、例えば各通信側プルアップ抵抗１３１Ａ，１３２Ａの両方に対する基準電源Ｖcとの接続状態を切り換える構成と比べて構成を簡略にできる。よって、再生装置１００は、ＤＤＣ通信時における消費電流をより簡単な構成で削減できる。
【００４１】
そして、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換える通信側切換手段として、ＰＮＰトランジスタ１３２Ｂを用いている。このため、通信対象切換手段１７１は、ＰＮＰトランジスタ１３２Ｂのベースに制御信号を出力するか否かを制御するだけの簡単な構成で、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換えることができる。したがって、再生装置１００は、ＤＤＣ通信時における消費電流をさらに簡単な構成で削減できる。
【００４２】
また、再生装置１００は、ＤＤＣ入出力部１１１およびＣＰＵ１７０の通信ポートと、ＣＰＵ１７０の共通スイッチポートと、に接続されたゲートスイッチ手段１２０を備えている。また、通信対象切換手段１７１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０およびＰＮＰトランジスタ１３２Ｂへ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０およびＰＮＰトランジスタ１３２Ｂへ出力しない。そして、ゲートスイッチ手段１２０は、通信対象切換手段１７１から制御信号が入力されるとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続して、再生装置１００をＤＤＣ通信が可能な状態にする。また、制御信号が入力されないとＣＰＵ１７０およびＤＤＣ入出力部１１１を接続せずに、再生装置１００を内部通信のみが可能な状態にする。このため、通信対象切換手段１７１は、ＰＮＰトランジスタ１３２Ｂを制御する制御信号により、ゲートスイッチ手段１２０をＤＤＣ通信または内部通信に適した状態に制御できる。したがって、ＰＮＰトランジスタ１３２Ｂおよびゲートスイッチ手段１２０を各通信に適した状態に制御する構成を簡略にできる。また、ゲートスイッチ手段１２０にて内部通信時にＣＰＵ１７０およびＤＤＣ入出力部１１１を接続しない構成としているので、この内部通信時に通信内容をＤＤＣ入出力部１１１を介して外部から観測できなくすることができる。
【００４３】
そして、本発明の通信状態制御装置をＨＤＭＩ規格に準拠するＤＤＣ通信や内部通信を実施する再生装置１００に適用している。このため、ＨＤＭＩ規格に準拠するＤＤＣ通信時の消費電流を削減できる再生装置１００を提供できる。
【００４４】
〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなく、本発明の目的を達成できる範囲で以下に示される変形をも含むものである。
【００４５】
すなわち、例えば図３に示すような構成としてもよい。この図３に示す再生装置２００は、図２に示す再生装置１００の電流調整手段１３０の代わりに波形電位制御手段としての電流調整手段２１０を、ＣＰＵ１７０の代わりにＣＰＵ２２０を、それぞれ備えている。電流調整手段２１０は、第１の調整手段１３１と、第２の調整手段２１１と、を備えている。第２の調整手段２１１は、２．２ｋΩの第２の通信側プルアップ抵抗１３２Ａと、通信側切換手段２１１Ｂと、を備えている。ここで、通信側切換手段２１１Ｂとしては、スイッチング素子やＦＥＴなどを備えた構成が例示できる。第２の通信側プルアップ抵抗１３２Ａおよび通信側切換手段２１１Ｂの直列回路は、ゲートスイッチ手段１２０およびＣＰＵ２２０の通信ポートの接続点と３．３Ｖの基準電源Ｖcとの間に接続されている。また、通信側切換手段２１１Ｂは、ＣＰＵ２２０の共通スイッチポートとは異なる図示しない単独スイッチポートに接続されている。そして、通信側切換手段２１１Ｂは、単独スイッチポートから制御信号が入力されると第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続し、制御信号が入力されないと第２の通信側プルアップ抵抗１３２Ａを基準電源Ｖcに接続しない。ここで、第２の通信側プルアップ抵抗１３２Ａが基準電源Ｖcに接続された状態を第２の調整手段２１１がオンされた状態と、接続されていない状態を第２の調整手段２１１がオフされた状態と、適宜称して説明する。
【００４６】
ＣＰＵ２２０は、通信側切換制御手段としての通信対象切換手段２２１と、機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。なお、通信側切換手段２１１Ｂおよび通信対象切換手段２２１にて、本発明の通信側抵抗値制御手段が構成されている。通信対象切換手段２２１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０のみへ出力し、内部通信が実施される旨を認識すると制御信号を通信側切換手段２１１Ｂのみへ出力する。
【００４７】
この図３に示すような構成にしても、各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値は、第２の調整手段２１１がオフされるＤＤＣ通信時に２２ｋΩとなり、オンされる内部通信時に２ｋΩとなる。そして、このような各通信側プルアップ抵抗１３１Ａ，１３２Ａの合成抵抗値の制御により、ＤＤＣ通信時における信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置２００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
【００４８】
また、例えば図４に示すような構成としてもよい。この図４に示す再生装置３００は、図３に示す再生装置２００の電流調整手段２１０の代わりに波形電位制御手段としての電流調整手段３１０を、ＣＰＵ２２０の代わりにＣＰＵ３２０を、それぞれ備えている。電流調整手段３１０は、２２ｋΩの第１の通信側プルアップ抵抗１３１Ａと、例えば２ｋΩの第２の通信側プルアップ抵抗３１２Ａと、通信側切換手段３１３と、を備えている。第１の通信側プルアップ抵抗１３１Ａおよび通信側切換手段３１３の直列回路は、ゲートスイッチ手段１２０およびＨＤＭＩトランスミッタ１５０の接続点とＣＰＵ３２０の通信ポートとの接続点（以下、通信側の接続点と称す）と、３．３Ｖの基準電源Ｖcと、の間に接続されている。また、第２の通信側プルアップ抵抗３１２Ａは、３．３Ｖの基準電源Ｖcおよび通信側切換手段３１３の間に、第１の通信側プルアップ抵抗１３１Ａと並列に接続されている。通信側切換手段３１３は、ＣＰＵ３２０の制御により各通信側プルアップ抵抗１３１Ａ，３１２Ａのうちのいずれか一方と、通信側の接続点と、を接続する状態に設けられている。
【００４９】
ＣＰＵ３２０は、通信側切換制御手段としての通信対象切換手段３２１と、機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。なお、通信側切換手段３１３および通信対象切換手段３２１にて、本発明の通信側抵抗値制御手段が構成されている。通信対象切換手段３２１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力するとともに、第１の通信側プルアップ抵抗１３１Ａを通信側の接続点に接続する旨の接続選択制御信号を通信側切換手段３１３へ出力する。また、通信対象切換手段３２１は、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力せずに、第２の通信側プルアップ抵抗３１２Ａを通信側の接続点に接続する旨の接続選択制御信号を通信側切換手段３１３へ出力する。
【００５０】
この図４に示すような構成にしても、ＤＤＣ通信時に通信側の接続点と基準電源Ｖcとの間に接続する抵抗の抵抗値を内部通信時よりも小さくできる。そして、このような抵抗値の制御により、ＤＤＣ通信時における信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装置３００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
【００５１】
さらに、例えば図５に示すような構成としてもよい。この図５に示す再生装置４００は、コネクタ１１０と、ゲートスイッチ手段１２０と、波形電位制御手段としての波形電位調整手段４１０と、電流調整手段９４０と、コンテンツデータ処理部１４０と、データ処理手段としてのＨＤＭＩトランスミッタ１５０と、メモリ１６０と、ＣＰＵ４２０と、などを備えている。波形電位調整手段４１０は、第１の波形調整手段４１１と、第２の波形調整手段４１２と、を備えている。
【００５２】
第１の波形調整手段４１１は、例えば２．２ｋΩの第１の対象側プルアップ抵抗４１１Ａを備えている。ここで、第１の対象側プルアップ抵抗４１１Ａの抵抗値は、ＨＤＭＩ規格に準拠する抵抗値よりも大きい抵抗値であればいずれの値であってもよい。この第１の対象側プルアップ抵抗４１１Ａは、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の接続点と５Ｖの基準電源Ｖccとの間に接続されている。ここで、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の接続点が、本発明の対象側の接続点に対応する。
【００５３】
第２の波形調整手段４１２は、例えば１０ｋΩの第２の対象側プルアップ抵抗４１２Ａと、対象側切換制御手段としても機能する対象側切換手段４１２Ｂと、を備えている。第２の対象側プルアップ抵抗４１２Ａおよび対象側切換手段４１２Ｂの直列回路は、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の接続点と５Ｖの基準電源Ｖccとの間に、第１の対象側プルアップ抵抗４１１Ａと並列に接続されている。ここで、第２の対象側プルアップ抵抗４１２Ａの抵抗値は、第１の対象側プルアップ抵抗４１１Ａとの合成抵抗値がＨＤＭＩ規格に準拠する抵抗値となるようないずれの値であってもよい。ここでは、第２の対象側プルアップ抵抗４１２Ａの抵抗値は、合成抵抗値が１．８ｋΩとなるように設定されている。また、対象側切換手段４１２Ｂは、ＤＤＣ入出力部１１１およびゲートスイッチ手段１２０の間の第２の対象側プルアップ抵抗４１２Ａが接続されている接続点とは異なる接続点Ｑに接続されている。さらに、対象側切換手段４１２Ｂは、接地されている。そして、対象側切換手段４１２Ｂは、接続点Ｑの電位が１．５Ｖないし３．５Ｖの間の例えば１．５Ｖとなった場合に、第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する。なお、ここでは、接続点Ｑの電位が１．５Ｖ〜３．５Ｖの間の電位となった場合に第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成について例示するが、このような構成に限られない。すなわち、第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する際の接続点Ｑの電位は、信号波形の立ち上がりや立ち下がり具合などのタイミング、ＣＰＵ４３０の接続点におけるハイレベル、ローレベルの閾値、接続状態切換手段４１２Ｂにおけるハイレベル、ローレベルの閾値の特性などにより、適宜他の値に設定される。
【００５４】
ここで、第１の対象側プルアップ抵抗４１１Ａの抵抗値をより大きい値に、第２の対象側プルアップ抵抗４１２Ａの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵抗値が１．８ｋΩとなるように設定すると、信号波形の中間電位がより下がる。このため、接続点Ｑの電位が信号波形のローレベルに対応する１．５Ｖ未満のときに第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続して合成抵抗値をＨＤＭＩ規格に準拠する１．８ｋΩにすると、中間電位を下げることができない。また、３．５Ｖ以上のときに第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続せずに合成抵抗値をＨＤＭＩ規格に準拠しない２．２ｋΩにすると、１．８ｋΩの場合と比べてハイレベルの合成抵抗値がＨＤＭＩの規格値１．５〜２．０ｋΩから逸脱してしまう。このため、信号波形の立ち上がりや立ち下がり特性、例えば第２の対象側プルアップ抵抗４１２Ａに流れる電流値が１．８ｋΩのときとは異なる状態となり、所定の閾値に到達する時刻が遅れＤＤＣ通信に影響を及ぼすことがある。これらのことにより、接続点Ｑの電位が１．５Ｖないし３．５Ｖの間の所定の電位になった場合に、第２の対象側プルアップ抵抗４１２Ａを基準電源Ｖccに接続する構成としている。なお、以下において、第２の対象側プルアップ抵抗４１２Ａが基準電源Ｖccに接続された状態を第２の波形調整手段４１２がオンされた状態と、接続されていない状態を第２の波形調整手段４１２がオフされた状態と、適宜称して説明する。
【００５５】
ＣＰＵ４２０は、通信対象切換手段４２１と、機器認証処理手段１７２と、出力制御手段１７３と、などを備えている。通信対象切換手段４２１は、ＤＤＣ通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力し、内部通信が実施される旨を認識すると制御信号をゲートスイッチ手段１２０へ出力しない。
【００５６】
そして、再生装置４００のＣＰＵ４２０は、ＤＤＣ通信処理を実施する際、通信対象切換手段４２１にて、ゲートスイッチ手段１２０を制御してＤＤＣ通信が可能な状態に設定する。この後、ＣＰＵ４２０は、機器認証処理手段１７２にて、ＤＤＣ通信を実施する。ここで、第２の波形調整手段４１２は、ＤＤＣ通信時の接続点Ｑの電位が１．５Ｖ未満の場合にオフされ、１．５Ｖ以上の場合にオンされる。一方、ＣＰＵ４２０は、内部通信を実施する際、通信対象切換手段４２１にて、ゲートスイッチ手段１２０を制御して内部通信が可能な状態に設定する。この後、ＣＰＵ４２０は、機器認証処理手段１７２にて、内部通信を実施する。
【００５７】
この図５に示すような構成にすれば、第２の波形調整手段４１２は、接続点Ｑの電位が信号波形の立ち上がりや立ち下がりに対応する１．５Ｖ未満の場合にオフされ、立ち上がりや立ち下がりに対応しない１．５Ｖ以上の場合にオンされる。そして、各対象側プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値は、第２の波形調整手段４１２がオフされる信号波形の立ち上がりなどに対応するタイミングにおいて従来のプルアップ抵抗９３１よりも大きい２．２ｋΩとなり、オンされる信号波形の立ち上がりなどに対応しないタイミングにおいて従来のプルアップ抵抗９３１と同じ１．８ｋΩとなる。このため、ＤＤＣ通信時の波形信号のローレベルに対応しない部分の第２の対象側プルアップ抵抗４１２Ａに流す電流値を変えずに、ローレベルに対応する部分の第２の対象側プルアップ抵抗４１２Ａに流す電流を減らすことができる。そして、このローレベルに対応する部分の第２の対象側プルアップ抵抗４１２Ａに流す電流を減らすことにより、信号波形の中間電位を従来の再生装置９００と比べて下げることができる。したがって、再生装置４００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。また、再生装置４００は、信号波形の中間電位がＤＤＣ通信に及ぼす影響を最小限に抑えることができ、ＳＤＡの通信を良好にできる。なお、ここでは、各対象側プルアップ抵抗４１１Ａ，４１２Ａの合成抵抗値が、第２の波形調整手段４１２がオンされた際にＨＤＭＩ規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフされた際に準拠する抵抗値となる状態に各対象側プルアップ抵抗４１１Ａ，４１２Ａの抵抗値を設定する構成としてもよい。
【００５８】
さらに、本発明の波形電位制御手段としては、信号波形に応じた電位を調整するいずれの構成を適用してもよい。
【００５９】
また、例えば図２に示す実施の形態の構成における電流調整手段１３０の代わりに、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点と基準電源Ｖcとの間に可変抵抗で構成される通信側プルアップ抵抗を接続する。そして、通信対象切換手段１７１にて、ＤＤＣ通信や内部通信に応じて通信側プルアップ抵抗を可変する構成としてもよい。このような構成にしても、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
【００６０】
そして、図２に示す実施の形態の構成におけるＰＮＰトランジスタ１３２Ｂの代わりに、ベースに制御信号が入力された際に第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcを接続するＮＰＮトランジスタを接続する。そして、通信対象切換手段１７１にて、ＤＤＣ通信時に制御信号をゲートスイッチ手段１２０のみへ出力し、内部通信時に制御信号をＮＰＮトランジスタのベースのみへ出力する構成としてもよい。このような構成にしても、再生装置１００は、ＮＰＮトランジスタのベースに制御信号を出力するか否かを制御するだけの簡単な構成で、第２の通信側プルアップ抵抗１３２Ａおよび基準電源Ｖcの接続状態を切り換えることができ、ＤＤＣ通信時における消費電流をさらに簡単な構成で削減できる。
【００６１】
また、図２ないし図５に示す実施の形態の構成において、ゲートスイッチ手段１２０を設けない構成としてもよい。このような構成にすれば、再生装置１００，２００，３００，４００の構成を簡略にできる。
【００６２】
また、本発明の通信状態制御装置をＨＤＭＩ規格に準拠するＤＤＣ通信や内部通信を実施する再生装置１００，２００，３００，４００に適用した構成について例示したが、ＨＤＭＩ規格に準拠しない各種通信を実施する構成に適用してもよい。
【００６３】
そして、本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置１００，２００，３００，４００に適用した構成について例示したが、これに限らずデータのＩ2Ｃ通信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、ＤＶＤ、ＨＤ、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置などに接続して追加機能を提供するいわゆるセットトップボックス、Ｄ−ＶＨＳ（Data Video Home System）方式に対応する記録装置や記録再生装置、ＡＶ（Audio Visual）アンプ、ＤＶ（Digital Video）方式やＤＶＤレコーダ方式などのデジタル式のＶＴＲ（Videotape Recorder）一体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さらに、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援するナビゲーション装置、ストレージサーバに適用してもよい。
【００６４】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
【００６５】
〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置１００は、ＣＰＵ１７０の機器認証処理手段１７２と、ＣＰＵ１７０の通信ポートにゲートスイッチ手段１２０を介して接続され出力装置が接続可能なコネクタ１１０のＤＤＣ入出力部１１１と、ＣＰＵ１７０の通信ポートおよびゲートスイッチ手段１２０の接続点に接続されたＨＤＭＩトランスミッタ１５０と、などを備えている。機器認証処理手段１７２は、ＤＤＣ入出力部１１１に接続された出力装置との間でＳＤＡなどのＤＤＣ通信を実施するとともに、ＨＤＭＩトランスミッタ１５０との間でＫＳＶデータやＨＤＣＰ演算データなどの内部通信を実施する。そして、再生装置１００の電流調整手段１３０および通信対象切換手段１７１は、ゲートスイッチ手段１２０およびＣＰＵ１７０の通信ポートの接続点でのＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を内部通信時よりも低くする制御をする。
【００６６】
このため、再生装置１００は、内部通信時の信号波形に対応する電位を従来の再生装置９００と略同一にすることにより、内部通信時の消費電流を従来の再生装置９００と略同一にできる。さらに、ＤＤＣ通信時の信号波形に対応する電位を内部通信時よりも低くすることにより、ＤＤＣ通信時の消費電流を内部通信時よりも低くできる。したがって、再生装置１００は、従来の再生装置９００と比べてＤＤＣ通信時における消費電流を削減できる。
【産業上の利用可能性】
【００６７】
本発明は、データの通信の状態を制御する通信状態制御装置、および、通信状態制御方法に利用できる。
【図面の簡単な説明】
【００６８】
【図１】従来の再生装置の概略構成を示すブロック図である。
【図２】本発明の一実施の形態に係る再生装置の概略構成を示すブロック図である。
【図３】本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である。
【図４】本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
【図５】本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図である。
【符号の説明】
【００６９】
１００    通信状態制御装置としての再生装置
１１１    通信対象接続手段としてのＤＤＣ入出力部
１２０    対象装置接続切換手段としてのゲートスイッチ手段
１３０，２１０，３１０    波形電位制御手段としての電流調整手段
１３１Ａ  第１の通信側プルアップ抵抗
１３２Ａ  第２の通信側プルアップ抵抗
１３２Ｂ  通信側抵抗値制御手段を構成する通信側切換手段としてのＰＮＰトランジスタ
１５０    データ処理手段としてのＨＤＭＩトランスミッタ
１７１，２２１，３２１    通信側抵抗値制御手段を構成する通信側切換制御手段としての通信対象切換手段
１７２    通信手段としての機器認証処理手段
２１１Ｂ，３１３  通信側抵抗値制御手段を構成する通信側切換手段
４１０    波形電位制御手段としての波形電位調整手段
４１１Ａ  第１の対象側プルアップ抵抗
４１２Ａ  第２の対象側プルアップ抵抗
４１２Ｂ  対象側切換制御手段としても機能する対象側切換手段
Ｖc，Ｖcc  基準電源
【国際調査報告】
2006043546.tif 000007
2006043546.tif 000008