(57)【要約】  メモリセルのデータを読み出すメモリセルのデータ読出し回路であって、メモリセルのデータ反転方向が一義である多重化されたメモリセル５から複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、データ反転方向に従って反転していない場合のデータをメモリセル５に記憶された正当なデータとして判断する判断回路３と、判断回路３により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部４とを備えた。【特許請求の範囲】
【請求項１】
メモリセルのデータを読み出すメモリセルのデータ読出し回路であって、
メモリセルのデータ反転方向が一義である多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断回路と、
前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部と、
を備えてなるメモリセルのデータ読出し回路。
【請求項２】
請求項１に記載のメモリセルのデータ読出し回路において、
前記判断回路は、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするメモリセルのデータ読出し回路。
【請求項３】
請求項１に記載のメモリセルのデータ読出し回路において、
前記判断回路は、ＯＲ回路であることを特徴とするメモリセルのデータ読出し回路。
【請求項４】
メモリセルのデータ反転方向が一義である多重化されたメモリセルを有するメモリ回路であって、
前記多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断回路と、
前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部と、
を備えてなるメモリ回路。
【請求項５】
請求項４に記載のメモリ回路において、
前記判断回路は、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするメモリ回路。
【請求項６】
請求項４に記載のメモリ回路において、
前記多重化するメモリセルの多重度を選択的に設定することができる多重度設定部を備え、
前記判断回路は、前記多重度設定部により選択的に多重化された全てのメモリセルからのデータを読み出し、前記判断を行うことを特徴とするメモリ回路。
【請求項７】
請求項４に記載のメモリ回路において、
前記判断回路は、ＯＲ回路であることを特徴とするメモリ回路。
【請求項８】
メモリセルのデータを読出すメモリセルのデータ読出し方法であって、
メモリセルのデータ反転方向が一義である多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断ステップと、
前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力ステップと、
を備えてなるメモリセルのデータ読出し方法。
【請求項９】
請求項８に記載のメモリセルのデータ読出し方法において、
前記判断ステップは、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするメモリセルのデータ読出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリセルにおけるソフトエラーに対してエラー訂正を行うためのメモリセルのデータ読出し回路、メモリ回路、メモリセルのデータ読出し方法に関するものである。
【背景技術】
【０００２】
近年のメモリ装置においては、プロセスの微細化、容量の増加、低電圧化が進んでいる。この流れに伴って、ソフトエラー率が増加傾向にあり、問題となっている。ここで、ソフトエラーとは、物理的な故障等により使用不可能となるハードエラーとは異なり、中性子線等の環境の影響により発生するエラーで、再度書き込むことにより使用可能となるものである。【０００３】
従来のメモリ装置においては、このソフトエラーに対して、２重化やパリティチェックによるエラー検出、または、多数決判定回路やＥＣＣ回路によるエラー訂正等の対策が行われていた。【０００４】
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。この誤り訂正機能付き半導体メモリは、３個以上の奇数個のメモリセルを有するメモリセルアレイ部とメモリセルアレイ部毎の多数決回路を用いることにより、メモリセルのエラーを訂正するものである。
【特許文献１】特開平６−５２６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、エラー検出だけでは、エラーを訂正することはできない。また、エラー訂正を行うためには、エラー訂正のための複雑な回路が必要となる。例えば、特許文献１の誤り訂正機能付き半導体メモリは、３個以上の奇数個のメモリセルを有するメモリセルアレイ部とメモリセルアレイ部毎の多数決回路が必要となる。【０００６】
本発明は上述した問題点を解決するためになされたものであり、複雑な回路を用いずにメモリセルのエラーを訂正することができるメモリセルのデータ読出し回路、メモリ回路、メモリセルのデータ読出し方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明は、メモリセルのデータを読み出すメモリセルのデータ読出し回路であって、メモリセルのデータ反転方向が一義である多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断回路と、前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部とを備えたものである。【０００８】
また、本発明に係るメモリセルのデータ読出し回路において、前記判断回路は、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするものである。【０００９】
また、本発明に係るメモリセルのデータ読出し回路において、前記判断回路は、ＯＲ回路であることを特徴とするものである。【００１０】
また、本発明は、メモリセルのデータ反転方向が一義である多重化されたメモリセルを有するメモリ回路であって、前記多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断回路と、前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部とを備えたものである。【００１１】
また、本発明に係るメモリ回路において、前記判断回路は、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするものである。【００１２】
また、本発明に係るメモリ回路において、前記多重化するメモリセルの多重度を選択的に設定することができる多重度設定部を備え、前記判断回路は、前記多重度設定部により選択的に多重化された全てのメモリセルからのデータを読み出し、前記判断を行うことを特徴とするものである。【００１３】
また、本発明に係るメモリ回路において、前記判断回路は、ＯＲ回路であることを特徴とするものである。【００１４】
また、本発明は、メモリセルのデータを読出すメモリセルのデータ読出し方法であって、メモリセルのデータ反転方向が一義である多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断ステップと、前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力ステップとを実行するものである。【００１５】
また、本発明に係るメモリセルのデータ読出し方法において、前記判断ステップは、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態の構成の一例を示すブロック図である。
【図２】本発明の実施の形態におけるデータ読出しの動作の一例を示すフローチャートである。
【図３】本発明の実施の形態の構成の別の一例を示すブロック図である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しつつ説明する。【００１８】
メモリセルは、電荷の量でデータの値を表している。本実施の形態では、メモリセルにおいて電荷が多い状態のデータの値を“１”とし、電荷が少ない状態のデータの値を“０”とする。本発明は、ＤＲＡＭ（Dynamic Random Access Memory）やフラッシュＲＡＭ（Random Access Memory）等、メモリセルのソフトエラーによるデータの反転方向が決まっているメモリに適用する。このようなメモリは、中性子線等の影響によってメモリセルの電荷が移動することにより、電荷が多い状態から少ない状態へデータが反転するようなソフトエラーが発生する。つまり、本実施の形態におけるソフトエラーの反転方向は、“１”から“０”への方向である。【００１９】
まず、本発明の実施の形態の構成について説明する。【００２０】
図１は、本発明の実施の形態の構成の一例を示すブロック図である。本実施の形態は、入力部１、メモリセルグループ２、判断回路３、出力部４を備える。メモリセルグループ２は、隣接する２つのメモリセル５を多重化したものである。判断回路３は、メモリセルグループ２に備えられる。【００２１】
次に、本発明の実施の形態の動作について説明する。【００２２】
まず、本発明の実施の形態におけるデータ書込みの動作について説明する。データ入力部１は、外部からのデータ書き込みの指示に従って、指示されたメモリセルグループ２へデータを渡す。メモリセルグループ２に入力されたデータは、全てのメモリセル５に等しく書き込まれる。【００２３】
次に、本発明の実施の形態におけるデータ読出しの動作について説明する。図２は、本発明の実施の形態におけるデータ読出しの動作の一例を示すフローチャートである。まず、判断回路３は、対応するメモリセルグループ２における全てのメモリセル５からデータを読み出す（Ｓ１１）。次に、判断回路３は、全てのメモリセル５からのデータが等しいか否かの判断を行う（Ｓ１２）。データが等しい場合（Ｓ１２，Ｙ）、判断回路３は、ソフトエラーなしと判断し、メモリセルグループ２から読み出された等しいデータを正当なデータとして決定し（Ｓ１３）、処理Ｓ１５へ移行する。一方、データが異なる場合（Ｓ１２，Ｎ）、判断回路３は、ソフトエラーありと判断し、エラーの訂正を行い（Ｓ１４）、処理Ｓ１５へ移行する。ここで、エラーの訂正とは、ソフトエラーによる反転方向に従って、反転しない場合のデータを正当なデータとして決定することである。本実施の形態における反転方向は、“１”から“０”への方向であることから、メモリセルグループ２における異なるデータのうち、“０”はソフトエラーにより反転した結果であると判断し、“１”を反転していない正当なデータとして決定する。このような判断回路３は、ＯＲ回路を用いて実現することができ、極めて小さい回路規模で実現することができる。【００２４】
次に、出力部４は、判断回路３により決定された正当なデータを外部へ出力し（Ｓ１５）、このフローを終了する。【００２５】
なお、本実施の形態においては、メモリセルグループ２におけるメモリセル５の多重度を２としたが、メモリセルの未使用領域に余裕があれば、多重度を増加させ、より多くの隣接するメモリセルをメモリセルグループとしても良い。この多重度の増加によれば、メモリセルグループ２のメモリセル５が全てエラーとなることによりエラーが訂正できない場合を低減することができ、信頼度を向上させることができる。【００２６】
また、メモリセルの未使用領域の数や必要となる信頼性に応じて、外部からの指示で多重度を設定できるようにしても良い。図３は、本発明の実施の形態の構成の別の一例を示すブロック図である。図３において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１と比較すると図３は、入力部１の代わりに入力部１１を備え、判断回路３の代わりに判断回路１３を備え、出力部４の代わりに出力部１４を備え、新たに多重度設定部１６を備える。多重度設定部１６は、外部からの指示に従って、任意の数のメモリセル５を多重化したメモリセルグループを設定する。データ書き込み時において、入力部１１は、多重度設定部１６が設定したメモリセルグループにデータを書き込む。データ読み込み時において、判断回路１３は、多重度設定部１６が設定したメモリセルグループからデータを読み出し、上述したデータ読出しの動作を行い、正当なデータを決定する。出力部１４は、判断回路１３により決定された正当なデータを外部へ出力する。【００２７】
なお、判断ステップは、実施の形態における処理Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４に対応する。また、出力ステップは、実施の形態における処理Ｓ１５に対応する。
【産業上の利用可能性】
【００２８】
以上説明したように、本発明によれば、２つ以上のメモリセルとごく簡単な判定部だけでエラー訂正を行うことができ、従来のように、３つ以上のメモリセルと多数決判定部を必要とする多数決によるエラー訂正や、複雑な計算回路を必要とするＥＣＣによるエラー訂正と比較して、大幅に回路規模を削減することができる。
【図１】
2006106583.tif 000002
【図２】
2006106583.tif 000003
【図３】
2006106583.tif 000004
【手続補正書】
【提出日】平成19年9月27日(2007.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルのデータを読み出すメモリセルのデータ読出し回路であって、
メモリセルのデータ反転方向が一義である多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断回路と、
前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部と、
を備えてなるメモリセルのデータ読出し回路。
【請求項２】
請求項１に記載のメモリセルのデータ読出し回路において、
前記判断回路は、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするメモリセルのデータ読出し回路。
【請求項３】
請求項１に記載のメモリセルのデータ読出し回路において、
前記判断回路は、ＯＲ回路であることを特徴とするメモリセルのデータ読出し回路。
【請求項４】
メモリセルのデータ反転方向が一義である多重化されたメモリセルを有するメモリ回路であって、
前記多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断回路と、
前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力部と、
を備えてなるメモリ回路。
【請求項５】
請求項４に記載のメモリ回路において、
前記判断回路は、前記多重化されたメモリセルから読み出したデータが全て等しい場合には、前記多重化されたメモリセルのいずれかのデータをメモリセルに記憶された正当なデータとして判断することを特徴とするメモリ回路。
【請求項６】
メモリセルのデータを読出すメモリセルのデータ読出し方法であって、
メモリセルのデータ反転方向が一義である多重化されたメモリセルから複数のデータを読み出し、読み出したデータの中に異なるデータがある場合には、前記データ反転方向に従って反転していない場合のデータをメモリセルに記憶された正当なデータとして判断する判断ステップと、
前記判断回路により正当なデータとして判断されたデータをメモリセルの記憶データとして出力する出力ステップと、
を備えてなるメモリセルのデータ読出し方法。
【国際調査報告】
2006106583.tif 000005
2006106583.tif 000006