(57)【要約】      （修正有）【課題】静電容量を介した非接触伝送路での信号の減衰、多少の容量変動における受信側電圧の変動を防ぎ、信号の変復調処理が不要とし、伝送レートに依存しない非接触伝送が可能とした静電結合型信号送受信回路を提供する。【解決手段】表示部１０を有する表示パネル基板２００と、表示パネル基板２００に表示データを供給する送信基板１００と、送信基板１００と表示パネル基板２００の間に形成される静電容量からなる非接触伝送路を介して表示データを伝送する。送信基板１００は外部信号を電圧信号に変換する送信信号処理回路と送信用静電電極を備え、表示パネル基板は受信用静電電極とインピーダンス変換回路１６と受信信号処理回路を備える。送信用静電電極４，５と受信用静電電極１４，１５との間に絶縁部材を介在させて静電容量を構成する。受信用静電電極１４，１５で得た電圧信号をインピーダンス変換して受信信号処理回路１１に供給して表示する。【選択図】図１
2009146088.tif 000002
【特許請求の範囲】
【請求項１】
表示部を有する表示パネル基板と、前記表示部に表示する表示データを前記表示パネル基板に供給する送信基板と、前記送信基板と前記表示パネル基板の間に形成される静電容量からなる非接触伝送路を介して前記表示データを伝送する静電結合型信号送受信回路であって、
前記送信基板は、絶縁基板と、該絶縁基板上に形成されて外部信号源からの前記表示データを電圧信号に変換処理する送信信号処理回路と、送信用静電電極を備え、
前記表示パネル基板は、絶縁基板と、該絶縁基板上に形成された受信用静電電極と、インピーダンス変換回路と、受信信号処理回路を備え、
前記送信用静電電極と前記受信用静電電極とで静電結合電極対を形成し、該静電結合電極対を構成する前記送信用静電電極と前記受信用静電電極の間に絶縁部材を介在させて前記静電容量を構成してなり、
前記受信用静電電極で得られる前記電圧信号を、前記インピーダンス変換回路を通して前記受信信号処理回路に供給して前記表示データを再生し、これを前記表示部に表示することを特徴とする静電結合型信号送受信回路。
【請求項２】
請求項１において、
前記静電結合電極対を構成する前記絶縁部材が、前記表示パネル基板を構成する前記絶縁基板であることを特徴とする静電結合型信号送受信回路。
【請求項３】
請求項１又は２において、
前記静電結合電極対は複数対有し、その一対の静電結合電極対で参照信号を伝送し、残りの静電結合電極対で前記表示データを伝送することを特徴とする静電結合型信号送受信回路。
【請求項４】
請求項１又は２において、
前記静電結合電極対は３対有し、その第１の静電結合電極対で２値の表示データを伝送し、第２の静電結合電極対でクロック信号を伝送し、第３の静電結合電極対で基準電位を伝送することを特徴とする静電結合型信号送受信回路。
【請求項５】
請求項１において、
前記受信信号処理回路は、パルス論理―レベル論理変換により表示データを再生することを特徴とする静電結合型信号送受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルへの表示情報を信号現側から非接触で伝送するための静電結合型信号送受信回路に関し、特に低消費電力が要求される携帯型の情報端末に好適なものである。
【背景技術】
【０００２】
液晶パネルや有機ＥＬパネルなどの表示パネルへの表示情報を表示信号源から電気的に非接触で伝送することで、表示パネルに取り付ける配線材が省略でき、パネル実装のコスト削減と工程の簡略化が期待できる。また、表示パネルの応用範囲の拡大に寄与する。
【０００３】
この種の技術に関しては、薄膜トランジスタ（ＴＦＴ）で構成されたアクティブマトリクス型の表示装置において、外部システムから非接触伝送路を介して画像データを受信、処理し表示するものが特許文献１に開示がある。この文献における上記非接触伝送路は表示装置側に設けた電極と送信側に設けた電極とを近接配置した静電容量結合構造を用いている。
【特許文献１】特開２００５−３０１２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非接触伝送路を介した通信方式として、上記の静電容量結合（又は、静電誘導、単に静電結合とも称する）以外に、電磁誘導および電磁波を利用するものが挙げられる。電磁波や電磁誘導を用いるものは、表示信号をより高い周波数の搬送波を用いて変調し、復調する必要がある。このため、表示パネル側の回路素子には高い処理性能（応答速度）が要求され、表示パネル上の薄膜トランジスタ（ＴＦＴ）で実現するのは困難である。また、回路の消費電力も大きい。そして、電磁誘導では、表示パネル上に伝送チャネルごとに共振用のコイルとキャパシタを形成する必要があり、実装面積の増大を招く。
【０００５】
一方、静電結合は、伝送用電極のみで構成できるため、面積は小さくてすむ。しかし、送受信間の容量の変動、送信側の直流オフセットの変動に受信条件（受信側に発生する電圧、伝送レート）が影響を受けやすいため、実用化が困難であった。
【０００６】
本発明は、静電容量を介した非接触伝送路での信号の減衰、多少の容量変動における受信側電圧の変動を防ぎ、信号の変復調処理が不要とし、伝送レートに依存しない非接触伝送が可能とした静電結合型信号送受信回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の静電結合型信号送受信回路は、表示部を有する表示パネル基板と、前記表示部に表示する表示データを前記表示パネル基板に供給する送信基板と、前記送信基板と前記表示パネル基板の間に形成される静電容量からなる非接触伝送路を介して前記表示データを伝送する。
【０００８】
そして、前記送信基板は、絶縁基板と、該絶縁基板上に形成されて外部信号源からの前記表示データを電圧信号に変換処理する送信信号処理回路と、送信用静電電極を備え、
前記表示パネル基板は、絶縁基板と、該絶縁基板上に形成された受信用静電電極と、ＴＦＴで構成されたインピーダンス変換回路と、ＴＦＴで構成された受信信号処理回路を備え、
前記送信用静電電極と前記受信用静電電極とで静電結合電極対を形成し、該静電結合電極対を構成する前記送信用静電電極と前記受信用静電電極の間に絶縁部材を介在させて前記静電容量を構成してなり、
前記受信用静電電極で得られる前記電圧信号を、前記インピーダンス変換回路を通して前記受信信号処理回路に供給して前記表示データを再生し、これを前記表示部に表示することを特徴とする。
【０００９】
本発明では、送信基板と表示パネル基板にそれぞれ形成した静電結合用電極対（送信用静電電極と受信用静電電極）で表示パネルの絶縁層を挟んで静電容量を構成し、その静電容量を介して非接触伝送路を構成する。表示パネル側の電極（受信用静電電極）で得た電圧信号をただちにインピーダンス変換回路を通して受信信号処理回路に入力する。
【００１０】
この静電結合用電極対からなる非接触伝送路を少なくとも２路以上（静電結合用電極対を２対以上）、好ましくは３路用意し、その内１つを参照用信号用とし、残りを表示データ信号の伝送用とする。送信側の信号処理回路（映像信号出力回路）は、ハイレベル（Ｈレベル）、ローレベル（Ｌレベル）およびオフセットレベルの３値の電圧値を出力する。上記受信信号処理回路は、パルス論理−レベル論理回路変換回路と従来のレベル論理で駆動される画像処理回路で構成される。
【発明の効果】
【００１１】
本発明によれば、（１）受信基板である表示パネル基板において、受信用静電電極に近接してインピーダンス変換回路を置くことで、静電容量を介した非接触伝送路での信号の減衰、多少の容量変動における受信側電圧の変動が抑制される。（２）表示データ信号から参照信号（基準信号）を分離することで、信号の変復調が不要となる。また、伝送レートの高低またデータの有無に依存しない非接触伝送が可能となる。（３）送信基板から出力される信号に含まれる直流成分（オフセット成分）の変動で表示パネル側の入力マージンが低下するのを、その変動を予め用意したオフセットレベルの電圧でキャンセルすることで防ぐことができる。（４）従来のパネル回路にパルス−レベル変換回路を追加するのみで非接触伝送型の表示パネルを実現できる。
【００１２】
本発明によれば、送信基板と表示パネル基板を接続するフラットケーブル基板が不要となる。表示パネル基板に表示部に形成、または搭載した液晶ディスプレイや有機ＥＬディスプレイなどの低消費電力化に好適であるが、屋外設置用大型ディスプレイを構成する単位ディスプレイにも適用可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の最良の実施形態を実施例を参照して詳細に説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１を説明するための表示装置の概略構成図である。この表示装置は、本発明にかかる静電結合型信号送受信回路を搭載している。図１（ａ）は表示パネル基板２００、図１（ｂ）は送信基板１００を示す。先ず、表示パネル基板２００は、ガラスを好適とする絶縁基板２０１上に表示部１０が形成又は搭載されている。ここでは、表示部１０は液晶表示装置を想定している。さらに、絶縁基板２０１上には、複数の受信用静電電極１４および１５、各受信用静電電極１４に接続したインピーダンス変換回路１６、受信信号処理回路１１が形成されている。なお、受信用静電電極１５は他の受信用静電電極に対して共通の電位を維持するためのもので、インピーダンス変換回路は接続していない。
【００１５】
一方、送信基板１００を構成する絶縁基板１０１の上に、外部の信号源からの表示用信号（表示データ信号とも称する）ＤＡＴＡを入力して処理する送信信号処理回路１、信号線２と裏面接地電極３とで構成された伝送線路（マイクロストリップライン）、複数の送信用静電電極４および５が形成されている。送信基板１００の送信用静電電極４および５を、表示パネル基板２００の受信用静電電極１４および１５に対向させて積層する。このとき、絶縁基板２０１が送信用静電電極４および５と受信用静電電極１４および１５とのそれぞれで構成される静電結合電極対のそれぞれの絶縁部材となる。
【００１６】
ここでは、1つの伝送信号を信号毎に割り当てた1つの誘導電極と全信号に割り当てた共通電極で伝送する場合（非平衡伝送）を想定している。以下、各構成要素について、表示データ信号の流れとともに説明する。送信基板１００では、外部信号源から供給される表示パネル基板２００に伝送するべき表示データを送信信号処理回路１にて生成し、基板１０１上の伝送線路を介して静電誘導電極４，５にて電界を発生させる。非平衡伝送の場合、図１（ｂ）に示すように伝送線路は信号線２と共通電位線（グランド電極３）を対にして構成され、マイクロストリップラインと呼ばれる。なお、送信信号処理回路１と静電誘導電極４，５の間隔が伝送される信号の最高周波数成分の波長より充分短い場合は、明示的な伝送線路はなくてもよい。
【００１７】
前記したように、送信基板１００上の送信用静電電極４，５、表示パネル基板２００上の受信用静電電極１４，１５および表示パネルを構成する絶縁性基板２０１で結合用の静電容量を構成する。表示パネル基板２００側の受信用静電電極に静電誘導された電圧は、直ちにインピーダンス変換回路１６に入力され、その後信号処理回路１１に出力される。
【００１８】
図２は、図１におけるインピーダンス変換回路１６の構成例を説明する回路図である。このインピーダンス変換回路１６はプルアップ抵抗１８とＭＯＳ‐ＦＥＴで図示のように構成されるバッファ回路１７からなる。プルアップ抵抗１８が数ＭΩ以上の場合、バッファ回路１７のＭＯＳ‐ＦＥＴのゲート−ソース間に生じる電圧は、静電結合部２０の受信用静電電極の結合容量と、当該電極からＭＯＳ‐ＦＥＴまでの配線における電圧Ｖｓｓとの間に生じる浮遊容量＋ＦＥＴのゲート電極の浮遊容量の比で決定される。よって、配線の浮遊容量とゲート電極の容量は、結合容量と比べて充分低いことが重要である。よって、受信用静電電極とインピーダンス回路（ＭＯＳ‐ＦＥＴのゲート）間の距離は最小になるように配置され、かつこのゲート電極の大きさはプロセスの最小寸法で構成される。
【００１９】
インピーダンス変換回路１６から受信信号処理回路１１への出力信号は表示パネル基板２００内の長い伝送線路を伝播させることができるため、受信信号処理回路１１の配置は比較的自由となる。
【００２０】
図３は、本発明における静電結合に最適な信号の定義を説明する波形図である。まず、図３（ａ）に示すように、Ｈレベル（ＶH）、Ｌレベル（ＶL）およびオフセット電圧（Ｖｏｆｆ）の３種類の電圧レベルで構成された単位パルスを定義する。このＨレベルとＬレベルは、実装する回路に依存する値である。一方、オフセット電圧Ｖｏｆｆは、以下の式で定義された値である。Ｈレベル（ＶH）の幅をＴH、Ｌレベル（ＶL）の幅をＴLとする。
（ＶHＴH＋ＶLＴL）／（ＴH＋ＴL）・・・・・（１）
【００２１】
上記で定義した単位パルスを用いて、論理を図３（ｂ）に示したように定義する。表示信号（データ信号）に対して参照信号として単位パルスを一定の間隔で生成したクロック信号ＣＬを表示信号の一つとして伝送する。このクロック信号ＣＬのパルスの間にデータ信号のパルスがある場合を論理値“１”、ない場合を論理値“０”と定義する。実際、クロック信号ＣＬのパルス間にデータパルスがあるかどうかはクロックパルス周期一周期分経過しないと判別できない。このため図３（ｂ）で示すように、論理値が確定するのは次のクロックパルス周期である。
【００２２】
パルスの生成と、レベル論理からパルス論理への変換は送信基板１００の送信信号処理回路１で行い、図３（ｃ)に示すようなパルス信号からレベル論理を復元するのは表示パネル基板２００の受信信号処理回路１１で行う。
【００２３】
図３（ｄ)に示すように、クロック信号ＣＬの周期を延長したり、クロック信号ＣＬの伝送を停止することで、その時点での論理状態が維持される。このため、表示データの伝送だけでなく、表示パネル基板２００に対しての動作モード指定など静的な制御も可能となる。
【００２４】
また、図３（ｅ)に示すように、クロック信号周期ＣＬＴが短い場合は上述の単位パルスを発生させる必要は無く、矩形波で無信号時にオフセット電圧が維持されていれば良い。
【００２５】
図４は、静電結合を用いた伝送回路のレベル変動を説明する図である。一般に、図４（ａ）に示すような静電結合を用いた伝送回路の場合、従来のレベル論理に基づく電圧信号は、伝送に際して結合容量の大きさに応じて変化する。表示パネル基板２００側のプルアップ抵抗Ｒと結合容量Ｃで決定される時定数より信号の周期Ｔが短い場合、受信側の電圧波形は図４（ｂ）のように形が崩れるもののレベル論理は伝送される。一方、周期Ｔが時定数より長い場合は、図４（c)に示すようにパルス状になり、レベル論理は維持できない。
【００２６】
図５は、静電結合における直流オフセットの変動を説明する波形図である。静電結合では、直流オフセットの変動という問題が生じる。ここでは、図５（ａ）に示したように、繰り返し波形ＶDTと無信号状態が入れ替わり存在する場合を想定する。この信号の交流成分および直流成分、即ち直流オフセットＶOTは図５（ｂ）のようになる。受信側である表示パネル基板２００側では、図５(c)に示すように各々の成分が結合容量を介して伝播する。結果として、図５（d)のような合成波形の電圧信号ＶDRが入力されることになる。このように矩形波の電圧レベルの最大値または最小値が時間的に変化するため、受信信号処理回路などの後段回路での論理値を決定する閾値のマージンが大きく低下する。
【００２７】
上記に基づき、本発明では、図３（ａ）に示す単位パルスを定義することで直流オフセットの変動を解決した。図３（ｂ）に示すパルス論理に基づくレベル論理−パルス論理の変換で、静電結合によるレベル論理に基づく電圧信号がパルス状になる問題を解決したものである。
【００２８】
図６は、送信基板側のレベル論理−パルス論理変換を実現する単位パルス発生回路の一例と動作電圧波形図である。図６（ａ）に示した送信基板１００側のレベル論理−パルス論理変換を実現する単位パルス発生回路は、主に２つの単安定マルチバイブレータ２１，２２で構成される。回路の動作について、図６（ｂ）に示した各電圧波形図と合わせて説明する。各部の波形は丸で囲んだ数字で対応させてある。
【００２９】
入力信号の立ち上がり（Ｌレベル→Ｈレベル）で１段目のマルチバイブレータ２１が起動する。ここで、Ｈレベルの出力時間ＴＨが決定される。このマルチバイブレータ２１の出力がLレベルに復帰すると、今度は２段目のマルチバイブレータ２２が起動し、Ｌレベルに起動時間が決定される。これら２つのマルチバイブレータが起動している間、トライステートバッファ２３は制御信号によりＨレベルおよびＬレベルを出力する。それ以外の期間では、トライステートバッファ２３はハイインピーダンス状態となり、オフセット抵抗Ｒｏを介してオフセット電圧ＶOFFが出力される。
【００３０】
図７は、図６の単位パルス発生回路を用いたレベル論理ーパルス論理回路の一構成例を説明する図である。データ信号ＤＡＴＡは一旦フリップフロップ回路２５に保持され、クロック信号ＣＬの立ち上がりとともに出力される。その後データ信号は遅延回路２６を通じて単位パルス生成回路１８Ａに入力される。クロック信号ＣＬも単位パルス生成回路１８Ｂに入力される。その後、静電結合部２０に供給される。
【００３１】
図８は、表示パネル基板側のパルス論理―レベル論理変換回路の一構成例と動作をを説明する図である。図８(ａ)は表示パネル側のパルス論理―レベル論理変換回路の一例、図８（ｂ）は示した各電圧波形図である。図８(ａ)の回路の動作について、図８（ｂ）に示した各電圧波形図と合わせて説明する。表示パネル基板側で誘起されたデータ信号ＤＡＴＡおよびクロック信号ＣＬはバッファ（ここではインピーダンス変換回路３２）で２値のデジタル信号に変換された後、変換回路１６に入力される。
【００３２】
この回路は、主に２つのＤ−フリップフロップ回路３３、３４で構成される。１段目のリセット付きＤ−フリップフロップ回路３３はデータ信号の立ち上がり（Ｌレベル→Ｈレベル）によりＨレベルを出力し、２段目のＤ−フリップフロップ回路３４に伝送する。２段目のフリップフロップでは、クロック信号ＣＬの立ち上がりで入力レベルを読み取り、出力する。２段目のフリップフロップの出力レベルがＨレベルである場合は、クロック信号ＣＬの論理値がＨであるため、ＡＮＤゲートを通じて直ちに１段目のフリップフロップをリセットする。
【００３３】
この変換回路は構成が単純であるが、データ入力のタイミングに制限がある。即ち、クロック信号がＨレベルである期間は、データ信号の立ち上がりを検出することができない点である。
【実施例２】
【００３４】
図９は、本発明の実施例２を説明するための表示装置の概略構成図である。図１と同様に非接触伝送路を介して表示信号を送信する送信基板と受信を実現する表示パネルの構成を示す。図１と同一機能部分には同一符号を付してある。図９では、１つの伝送信号を信号毎に割り当てた２つの誘導電極で伝送する場合（平衡伝送）を想定している。
【００３５】
送信基板１００での動作は実施例1とほぼ同様である。平衡伝送の場合、伝送線路２は信号線とその反転信号を１対（２本）の伝送線路で構成され、その構造は伝送方向に対して全く対称である。なお、信号処理回路と静電誘導電極の間隔が伝送される信号の最高周波数成分の波長より充分短い場合は、明示的な伝送線路はなくてもよい。静電誘導電極による結合容量の構成、表示パネル側でのインピーダンス変換回路の構成や配置の条件は実施例１と同様である。
【００３６】
図１０は、送信基板側のレベル論理―パルス論理変換回路の別の構成例の説明図である。図１０に示すようにトライステートバッファ３１の制御信号を、データ信号ＤＡＴＡ（レベル論理）、クロック信号ＣＬ（レベル論理）を出力するタイミングに合わせてＦＰＧＡ（Field Programmable Grid Array）３０等の順序回路で出力する。
【実施例３】
【００３７】
図１１は、本発明の実施例３を説明するための表示パネル基板に設けるパルス論理―レベル論理変換回路の他の構成例と動作波形図である。図１１（a）は表示パネル基板２００側のパルス論理−レベル論理変換回路の別の例である。前記したように、実施例１で示した図８(a)の変換回路は、データ入力についてタイミングの制限があった。これに対し、図１１に示した回路は、クロック信号ＣＬの論理状態に依存せずデータ入力の立ち上がりを検出することが可能である。
【００３８】
この変換回路１６は、主に３つのＤ−フリップフロップ３３１、３３２、３４で構成される。回路の動作について、図１１（ｂ）に示した各電圧波形図と合わせて説明する。表示パネル基板２００側で誘起されたデータ信号ＤＡＴＡおよびクロック信号ＣＬはバッファ（本構成例ではインピーダンス変換回路）で２値のデジタル信号に変換した後、本変換回路１６に入力される。１段目のリセット付きＤ−フリップフロップ回路３３１はデータ信号ＤＡＴＡの立ち上がり（Ｌレベル→Ｈレベル）によりＨレベルを出力し、２段目のフリップフロップに伝送する。２段目のＤ−フリップフロップ３４では、クロック信号の立ち上がりで入力レベルを読み取り、出力する。１段目のフリップフロップの出力レベルがＨレベルである場合は、残りの1つのリセット付きＤ−フリップフロップ３３２においてクロック信号の立ち上がりで１段目のフリップフロップをリセットする。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例１を説明するための表示装置の概略構成図である。
【図２】図１におけるインピーダンス変換回路１６の構成例を説明する回路図である。
【図３】本発明における静電結合に最適な信号の定義を説明する波形図である。
【図４】静電結合を用いた伝送回路のレベル変動を説明する図である。
【図５】静電結合における直流オフセットの変動を説明する波形図である。
【図６】送信基板側のレベル論理−パルス論理変換を実現する単位パルス発生回路の一例と動作電圧波形図である。
【図７】図６の単位パルス発生回路を用いたレベル論理―パルス論理回路の一構成例を説明する図である。
【図８】表示パネル基板側のパルス論理―レベル論理変換回路の一構成例と動作をを説明する図である。
【図９】本発明の実施例２を説明するための表示装置の概略構成図である。
【図１０】送信基板側のレベル論理―パルス論理変換回路の別の構成例の説明図である。
【図１１】本発明の実施例３を説明するための表示パネル基板に設けるパルス論理―レベル論理変換回路の他の構成例と動作波形図である。
【符号の説明】
【００４０】
１００・・・送信基板、１０１・・・絶縁基板、１・・・送信信号処理回路、２・・・信号線（マイクロストリップライン）、３・・・裏面接地電極、４・・・送信用静電電極、２００・・・表示パネル基板、２０１・・・絶縁基板、１０・・・表示部、受信信号処理回路、１４，１５・・・受信用静電電極、１６・・・インピーダンス変換回路、１７,３２・・・バッファ回路、１８・・・プルアップ抵抗、１９・・・単位パルス生成回路、２０・・・静電結合部、２１，２２・・・単安定マルチバイブレータ、２３，３１・・・トライステートバッファ、２４・・・ＯＲゲート、２５,３４・・・Ｄ−フリップフロップ、２６・・・遅延回路、３０・・・ＦＰＧＡ、３３,３３１、３３２・・・リセット付きＤ−フリップフロップ、３５・・・ＡＮＤゲート、４０・・・パルス論理−レベル論理変換回路。
【図２】
2009146088.tif 000003
【図３】
2009146088.tif 000004
【図４】
2009146088.tif 000005
【図５】
2009146088.tif 000006
【図６】
2009146088.tif 000007
【図７】
2009146088.tif 000008
【図８】
2009146088.tif 000009
【図１０】
2009146088.tif 000010
【図１１】
2009146088.tif 000011
【図１】
2009146088.tif 000012
【図９】
2009146088.tif 000013