(57)【要約】【課題】ソース・ドライバにガンマ補正部を内蔵しなくても、液晶セルの特性に応じたガンマ補正を行うことが出来る液晶表示装置を提供する。【解決手段】ビデオプロセッサ１２にのみガンマ補正を行うためのガンマ補正部１３を設け、ガンマ補正された１０ビットのデータ信号をタイミングコントローラ１４に入力する。タイミングコントローラ１４では、データ信号から上位８ビットのデータ信号Ｘが抽出され、このデータ信号Ｘに対して１階調が追加されたデータ信号Ｘ＋１が生成される。そして、ＦＲＣ（Frame Rate Control）により、所定の階調パターンに従って、データ信号Ｘおよびデータ信号Ｘ＋１がソース・ドライバ１５へ出力され、液晶セル１７において階調パターンに応じた表示がされる。【選択図】図１
2009300550.tif 000002
【特許請求の範囲】
【請求項１】
画像処理を行うビデオプロセッサと、
前記ビデオプロセッサから出力された映像信号に基づくデータ信号と、前記データ信号の入力先を指示するアドレス信号を所定のタイミングで出力するタイミングコントローラと、
前記データ信号を入力するソース・ドライバと、
前記アドレス信号を入力するゲート・ドライバと、
前記ソース・ドライバから出力されたデータ信号と、前記ゲート・ドライバから出力されたアドレス信号に基づいて映像を表示する液晶セルと、
を備えた液晶表示装置において、
映像信号に対してガンマ補正を行うためのガンマ補正部を前記ビデオプロセッサのみに設け、
前記タイミングコントローラは、前記ビデオプロセッサから出力された映像信号に対して、ＦＲＣ（Frame  Rate Control）により階調の追加処理を行うことを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記タイミングコントローラは、前記ビデオプロセッサから出力された映像信号における所定の上位ビットデータを抽出し、抽出された上位ビットデータ、および当該上位ビットデータに対して階調が追加されたデータを所定のパターンに従って出力することにより、ＦＲＣを行うことを特徴とする液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置において、
前記ビデオプロセッサから出力された映像信号における前記上位ビットを除く下位ビットに、ＦＲＣの階調パターンの種類を識別するための識別情報が記録されており、
前記タイミングコントローラは、前記識別情報に対応する階調パターンに従ってＦＲＣを行うことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶セルの特性に応じたガンマ補正を行う液晶表示装置に関する。
【背景技術】
【０００２】
図２は、従来の液晶表示装置の一例を示したブロック図である。
図中において、２００は、従来の液晶表示装置である液晶テレビであり、液晶テレビ２００は、制御部２１、ビデオプロセッサ２２、タイミングコントローラ２４、ソース・ドライバ２５、ゲート・ドライバ２６、液晶セル２７を有している。
【０００３】
制御部２１は、ＣＰＵ（Central  Processing Unit）から成り、液晶テレビ２００の各部を統括して制御する。
【０００４】
ビデオプロセッサ２２は、ＬＳＩ（Large  Scale Integration）等から成り、プログレッシブ変換や解像度変換等の画像処理を行う。また、ビデオプロセッサ２２には、画質調整のためのガンマ補正部２３ａが内蔵されており、ガンマ補正部２３ａでは、ビデオプロセッサ２２に入力する映像信号に対して、ガンマ補正が行われる。ガンマ補正は、映像信号のレベルと液晶セル２７の輝度との間に比例関係をもたせるための補正である。
【０００５】
例えば、１０ビット対応（１０２４階調）のビデオプロセッサ２２に１０ビットの映像信号が入力された場合、ビデオプロセッサ２２に内蔵されているガンマ補正部２３ａにおいて、当該映像信号に対するガンマ補正が行われ、ガンマ補正後の１０ビットの映像信号の内、上位８ビットの映像信号が、タイミングコントローラ２４に出力される。２ビットをカットするのは、ソース・ドライバ２５が８ビット対応（２５６階調）だからである。尚、当該ガンマ補正により、映像信号の階調数は減少する。
【０００６】
タイミングコントローラ２４は、ビデオプロセッサ２２から出力された８ビットの映像信号に基づくデータ信号をソース・ドライバ２５に所定のタイミングで出力すると共に、当該データ信号の入力先を指示するアドレス信号をゲート・ドライバ２６に所定のタイミングで出力する。
【０００７】
ソース・ドライバ２５は、ＬＳＩ等から成り、データ信号を液晶セル２７に供給するソース線（図示省略）を結ぶソース・バスライン（図示省略）を駆動させる。また、ソース・ドライバ２５には、ガンマ補正部２３ｂが内蔵されている。ガンマ補正部２３ｂは調整用の抵抗（図示省略）を内蔵しており、この抵抗の値を調整することによりガンマ補正が行われる。ガンマ補正の結果、データ信号の階調数が補正される。
【０００８】
ゲート・ドライバ２６は、ＬＳＩ等から成り、アドレス信号を液晶セル２７に供給するゲート線（図示省略）を結ぶゲート・バスラインを駆動させる。
【０００９】
液晶セル２７は、ソース・ドライバ２５から出力されるデータ信号と、ゲート・ドライバ２６から出力されるアドレス信号とに基づいて、画面上に映像を表示させる。
【００１０】
上述した通り、従来の液晶表示装置２００のソース・ドライバ１５のガンマ補正部２３ｂには、調整用の抵抗が内蔵されており、この抵抗は使用する液晶セル２７の特性（開口率など）に合わせて設定されるため、異なる液晶セルを使用する毎に、ソース・ドライバを新規に開発する必要があり、開発に期間と費用を要していた。また、同液晶表示装置２００においては、プログレッシブ変換や解像度変換等の画像処理を行うビデオプロセッサ２２にもガンマ補正部２３ａが内蔵されているため、ソース・ドライバ２５とビデオプロセッサ２２の双方で、ガンマ補正が行われていた。
【００１１】
後掲の特許文献１には、ガンマ補正を行うための複数の基準電圧を発生する基準電圧発生回路を備え、階調表示のための駆動方式としてＦＲＣ（Frame Rate Control）方式が採用される場合においても、フレーム単位に各基準電圧の電圧レベルを変化させることで、より高精細な階調表示を実現させることができるようにした液晶表示装置が記載されている。
【００１２】
特許文献２には、入力された画像データをガンマ補正し、その補正された画像データのビット数を調節して出力するタイミングコントローラと、出力された画像データに基づき、データ駆動信号を出力するデータ駆動部とを備え、ＦＲＣ（Frame Rate Control）およびディザリング方法を用いてガンマ補正することで、データ処理量を減らし、ドライブＩＣの面積と消費電力を低減させる有機発光表示装置が記載されている。
【００１３】
特許文献３には、画素の各色原始画像データを、所定の境界値またはデータ入力状況に基づいて定める境界値により、２つ以上の部分ビット列（区間）に分割し、各区間別に原始画像データのガンマ特性によって予め決められたガンマ補正データにより原始画像データを第１補正データに変換する液晶表示装置が記載されている。
【００１４】
特許文献４には、液晶パネルの特性に応じて設定された所定の補正ガンマ曲線上の値に基づいてＲ、Ｇ、Ｂそれぞれの補正画像データを生成し、補正画像データに対応するＲ、Ｇ、Ｂそれぞれの補正ガンマ曲線上の値を所定のメモリに保存することにより、Ｒ、Ｇ、Ｂそれぞれの原始ガンマ曲線に対応するＲ、Ｇ、Ｂそれぞれの原始画像データが入力された場合に、メモリに保存されたＲ、Ｇ、Ｂそれぞれの補正ガンマ曲線上の値に基づいてＲ、Ｇ、Ｂそれぞれの原始画像データをガンマ補正してディスプレイする液晶表示装置が記載されている。
【００１５】
【特許文献１】特開２００７−１８３６７０号公報
【特許文献２】特開２００６−０５３５３６号公報
【特許文献３】特開２００４−００４５７５号公報
【特許文献４】特開２００３−０２９７２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
例えば、液晶テレビのメーカーが液晶モジュールを他のメーカーから購入する場合のように、液晶テレビ本体と液晶モジュールとが別々に設計される場合は、図２の液晶表示装置２００のように、ビデオプロセッサ２２とソース・ドライバ２５にそれぞれガンマ補正部２３ａ、２３ｂが存在し、双方のガンマ補正部においてガンマ補正が行われることになる。しかし、液晶テレビ本体と液晶モジュールとを一体として設計する場合は、２箇所でガンマ補正を行う必要はなく、図２のような構成ではガンマ補正部２３ａ、２３ｂが重複してコスト高となる。そこで、この場合にはビデオプロセッサ２２のガンマ補正部２３ａのみでガンマ補正を行い、ソース・ドライバ２５のガンマ補正部２３ｂを省略することが考えられる。
【００１７】
ところが、単純にソース・ドライバ２５のガンマ補正部２３ｂを省略しただけでは、ビデオプロセッサ２２のガンマ補正部２３ａで補正されたデータ信号が８ビットであることから、液晶セル２７では２５６階調に応じた表示しかできず、きめ細かい画質調整が不可能となって、満足すべき画質を得ることができなくなる。そこで、これに対処するための何らかの方策が必要となるが、上記の特許文献１〜４においては、このような課題に対する解決策は示されていない。
【００１８】
本発明は、上述した問題点に鑑み、ソース・ドライバにガンマ補正部を設けなくても、液晶セルの特性に応じたガンマ補正を行うことが出来る液晶表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１９】
本発明に係る液晶表示装置は、画像処理を行うビデオプロセッサと、ビデオプロセッサから出力された映像信号に基づくデータ信号とデータ信号の入力先を指示するアドレス信号を所定のタイミングで出力するタイミングコントローラと、データ信号を入力するソース・ドライバと、アドレス信号を入力するゲート・ドライバと、ソース・ドライバから出力されたデータ信号とゲート・ドライバから出力されたアドレス信号に基づいて映像を表示する液晶セル（Liquid Crystal Display）とを備えており、ガンマ補正を行うためのガンマ補正部をビデオプロセッサのみに設けている。そして、タイミングコントローラは、ビデオプロセッサから出力された映像信号に対して、ＦＲＣ（Frame Rate Control）により階調の追加処理を行う。
【００２０】
このようにすることで、ソース・ドライバにガンマ補正部を設けなくても、ビデオプロセッサから出力された映像信号に対して、タイミングコントローラがＦＲＣにより階調の追加処理を行い、ソース・ドライバへ入力される映像信号の階調数が増えるため、ビデオプロセッサのガンマ補正部だけで液晶セルの特性に応じたガンマ補正を行うことが出来る。
【００２１】
本発明では、タイミングコントローラが、ビデオプロセッサから出力された映像信号における所定の上位ビットデータを抽出し、抽出された上位ビットデータ、および当該上位ビットデータに対して階調が追加されたデータを所定のパターンに従って出力することにより、ＦＲＣを行うようにしてもよい。
【００２２】
これによると、例えば、ビデオプロセッサからタイミングコントローラに入力されるデータが１０ビットで、ソース・ドライバが８ビット対応であれば、タイミングコントローラからソース・ドライバへ８ビットのデータが出力される。この場合、タイミングコントローラでは、１０ビットのデータから上位８ビットが抽出されるとともに、この８ビットデータに例えば１階調を追加したデータが生成される。そして、これらのデータに基づいてＦＲＣを行うことにより、下位２ビットの削減により減少した階調が補償される。
【００２３】
上記の場合、ビデオプロセッサから出力された映像信号における上位ビットを除く下位ビットに、ＦＲＣの階調パターンの種類を識別するための識別情報が記録されており、タイミングコントローラは、識別情報に対応する階調パターンに従ってＦＲＣを行うようにしてもよい。
【００２４】
これによると、映像信号の下位ビットにあらかじめ記録されている識別情報に応じた階調パターンが自動的に選択され、当該パターンに従ってＦＲＣが実行される。
【発明の効果】
【００２５】
本発明によれば、ガンマ補正部をビデオプロセッサのみに設け、タイミングコントローラにて、ビデオプロセッサから出力された映像信号に対してＦＲＣにより階調の追加処理を行うため、ソース・ドライバにガンマ補正部を設けなくても、ビデオプロセッサのガンマ補正部だけで液晶セルの特性に応じたガンマ補正を行うことが出来る。また、ソース・ドライバにガンマ補正部がないため、異なる液晶セルを使用する毎にソース・ドライバを新規に開発する必要がなくなり、開発期間を短くして開発費を低減させることが出来る。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態につき、図面を参照しながら説明する。
【００２７】
図１は、本発明に係る液晶表示装置の一例を示したブロック図である。
図中において、１００は、本発明の液晶表示装置の一例である液晶テレビであり、液晶テレビ１００は、制御部１１、ビデオプロセッサ１２、タイミングコントローラ１４、ソース・ドライバ１５、ゲート・ドライバ１６、液晶セル１７を有している。
【００２８】
制御部１１は、ＣＰＵから成り、液晶テレビ１００の各部を統括して制御する。
【００２９】
ビデオプロセッサ１２は、ＬＳＩ等から成り、プログレッシブ変換や解像度変換等の画像処理を行う。また、ビデオプロセッサ１２には、画質調整のためのガンマ補正部１３が内蔵されており、ガンマ補正部１３では、ビデオプロセッサ１２に入力する映像信号に対して、ガンマ補正が行われる。
【００３０】
例えば、１０ビット対応（１０２４階調）のビデオプロセッサ１２に１０ビットの映像信号が入力された場合、ビデオプロセッサ１２に内蔵されているガンマ補正部１３において、当該映像信号に対するガンマ補正が行われる。この場合、ガンマ補正後の映像信号は、１０ビットのままタイミングコントローラ１４に出力される。タイミングコントローラ１４は１０ビット対応となっている。
【００３１】
タイミングコントローラ１４は、ソース・ドライバ１５が８ビット対応であることから、ビデオプロセッサ１２から出力された１０ビットの信号を８ビットの信号に変換して、ソース・ドライバ１５に所定のタイミングで出力すると共に、当該データ信号の入力先を指示するアドレス信号をゲート・ドライバ１６に所定のタイミングで出力する。
【００３２】
ソース・ドライバ１５は、ＬＳＩ等から成り、データ信号を液晶セル１７に供給するソース線（図示省略）を結ぶソース・バスライン（図示省略）を駆動させる。このソース・ドライバ１５には、図２のようなガンマ補正部２３ｂは内蔵されていない。
【００３３】
ゲート・ドライバ１６は、ＬＳＩ等から成り、アドレス信号を液晶セル１７に供給するゲート線（図示省略）を結ぶゲート・バスラインを駆動させる。
【００３４】
液晶セル１７は、ソース・ドライバ１５から出力されるデータ信号と、ゲート・ドライバ１６から出力されるアドレス信号とに基づいて、画面上に映像を表示させる。
【００３５】
上記のように構成された液晶テレビ１００において、ソース・ドライバ１５にはガンマ補正部が内蔵されていないため、ビデオプロセッサ１２でガンマ補正されたデータ信号が１０ビットであっても、タイミングコントローラ１４から出力されるデータ信号が8ビットであれば、液晶セル１７において２５６階調に応じた表示しかできないので、液晶セル１７の特性に応じたガンマ補正を行うことが出来ない。
【００３６】
この対策として、本発明においては、１０ビットの映像信号がタイミングコントローラ１４に入力された場合、タイミングコントローラ１４は、１０ビットの信号から上位８ビットを抽出するとともに、この信号に対して１階調が追加された８ビットの信号を生成し、これらの信号を所定のパターンに従ってソース・ドライバ１５へ出力することにより、ＦＲＣ（Frame Rate Control：フレームレート制御）を行う。ＦＲＣは、周知のように、１つの画素の階調をフレームごとに切り換えて中間階調を表現する手法である。本発明では、このＦＲＣを利用して多階調化を行い、擬似的に１０ビットの表示と同等の表示が行えるようにしている。以下、これについて詳細に説明する。
【００３７】
図３は、タイミングコントローラ１４におけるデータ信号の構造を示した図である。３１はビット番号を表しており、ここではビット番号は０〜９の１０個となっている。３２ａ〜３２ｄは、タイミングコントローラ１４に入力されるデータ信号を示している。データ信号３２ａ〜３２ｄは、１０ビットの信号であるが、タイミングコントローラ１４では、これらの信号の上位８ビットが抽出される。また、データ信号３２ａ〜３２ｄの下位２ビットには、後述するＦＲＣの階調パターンの種類を識別するための識別情報が記録されている。
【００３８】
データ信号３２ａの下位２ビットの識別情報は「００」であり、この場合は、ＦＲＣは実行されない。データ信号３２ｂの下位２ビットの識別情報は「０１」であり、この場合は、図４の（１）に示す階調レベル１／４のパターンが選択され、当該パターンに従ってＦＲＣが行われる。また、データ信号３２ｃの下位２ビットの識別情報は「１０」であり、この場合は、図４の（２）に示す階調レベル２／４のパターンが選択され、当該パターンに従ってＦＲＣが行われる。同様に、データ信号３２ｄの下位２ビットの識別情報は「１１」であり、この場合は、図４の（３）に示す階調レベル３／４のパターンが選択され、当該パターンに従ってＦＲＣが行われる。
【００３９】
図３の３３ａは、上述した上位８ビットのデータ信号Ｘを表している。また、３３ｂは、このデータ信号Ｘに対して１階調が追加されたデータ信号Ｘ＋１を表している。データ信号Ｘ＋１は、データ信号Ｘの下位１ビットを書き換えることにより生成される。この例では、データ信号Ｘにおける下位１ビットの「０」が、データ信号Ｘ＋１では「１」に書き換えられている。
【００４０】
図４は、ＦＲＣにおける階調パターンを示す図である。ここでは、４×４ピクセル単位のディザパターンを４フレーム周期で変化させてＦＲＣを行う例を示している。
【００４１】
（１）は、階調レベルが１／４のパターンであって、１６個のピクセルのうち、４個のピクセルがデータ信号Ｘ＋１により駆動され、残りのピクセルはデータ信号Ｘにより駆動される。データ信号Ｘ＋１により駆動される４個のピクセルは、フレーム０〜３にわたってランダムに変化するため、視覚的にはデータ信号Ｘに対して１／４階調だけ変化した色として認識される。
【００４２】
（２）は、階調レベルが２／４のパターンであって、１６個のピクセルのうち、８個のピクセルがデータ信号Ｘ＋１により駆動され、残りのピクセルはデータ信号Ｘにより駆動される。この場合も、データ信号Ｘ＋１により駆動される８個のピクセルは、フレーム０〜３にわたってランダムに変化するため、視覚的にはデータ信号Ｘに対して２／４階調だけ変化した色として認識される。
【００４３】
（３）は、階調レベルが３／４のパターンであって、１６個のピクセルのうち、１２個のピクセルがデータ信号Ｘ＋１により駆動され、残りのピクセルはデータ信号Ｘにより駆動される。この場合も、データ信号Ｘ＋１により駆動される１２個のピクセルは、フレーム０〜３にわたってランダムに変化するため、視覚的にはデータ信号Ｘに対して３／４階調だけ変化した色として認識される。
【００４４】
図３に示したデータ信号３２ａ〜３２ｄがタイミングコントローラ１４に入力された場合、制御部１１は、下位２ビットの識別情報を判別して、処理方法を決定する。例えば、下位２ビットが「００」であるデータ信号３２ａに対しては、前述のようにＦＲＣを実行しないことを決定する。この場合は、図４における１６個のピクセルの全てがデータ信号Ｘにより駆動される。一方、下位２ビットが「０１」であるデータ信号３２ｂに対しては、前述のように図４のパターン（１）を選択する。この場合、タイミングコントローラ１４は、制御部１１の制御の下で、データ信号Ｘおよびデータ信号Ｘ＋１を、パターン（１）に従って所定のタイミングでソース・ドライバ１５へ出力する。
【００４５】
また、下位２ビットが「１０」であるデータ信号３２ｃに対しては、前述のように図４のパターン（２）を選択する。この場合、タイミングコントローラ１４は、制御部１１の制御の下で、データ信号Ｘおよびデータ信号Ｘ＋１を、パターン（２）に従って所定のタイミングでソース・ドライバ１５へ出力する。同様に、下位２ビットが「１１」であるデータ信号３２ｄに対しては、前述のように図４のパターン（３）を選択する。この場合、タイミングコントローラ１４は、制御部１１の制御の下で、データ信号Ｘおよびデータ信号Ｘ＋１を、パターン（３）に従って所定のタイミングでソース・ドライバ１５へ出力する。
【００４６】
このようにして、本実施形態においては、ビデオプロセッサ１２においてガンマ補正された１０ビットのデータ信号３２ａ〜３２ｄがタイミングコントローラ１４に入力されると、タイミングコントローラ１４において当該データ信号から上位８ビットのデータ信号Ｘが抽出され、このデータ信号Ｘに対して１階調が追加されたデータ信号Ｘ＋１が生成される。そして、データ信号３２ａ〜３２ｄの下位２ビットに記録されている識別情報に基づいて、ＦＲＣを行うか否かが決定され、ＦＲＣを行う場合は、ＦＲＣの階調パターン（１）〜（３）のいずれかが選択され、選択された階調パターン従って、データ信号Ｘおよびデータ信号Ｘ＋１が所定のタイミングでソース・ドライバ１５へ出力される。この結果、液晶セル１７では、当該階調パターンに応じた表示がされる。
【００４７】
したがって、タイミングコントローラ１４から出力されるデータ信号が８ビットであっても、８ビット（２５６階調）の各階調間に３階調を付加して多階調化（１０２１階調）することができるため、１０ビット（１０２４階調）による表示を行う場合と同等の結果が得られることになる。すなわち、擬似１０ビットによる表示が可能となる。
【００４８】
このため、ソース・ドライバ１５にガンマ補正部を設けなくても、ビデオプロセッサ１２のガンマ補正部１３でガンマ補正された１０ビットのデータ信号と同等のデータ信号を液晶セル１７へ供給することができるので、ガンマ補正部１３だけで液晶セル１７の特性に応じたガンマ補正を行うことが出来る。
【００４９】
また、ソース・ドライバ１５にガンマ補正部がないことから、異なる液晶セルを使用する毎にソース・ドライバ１５を新規に開発する必要がなくなり、開発期間を短くして開発費を低減させることが出来る。
【００５０】
本発明は、上述した実施形態のみに限定されるものではなく、他にも種々の実施形態を採用することができる。例えば、上記実施形態では、ビデオプロセッサ１２を１０ビット対応とし、ソース・ドライバ１５を８ビット対応としたが、ビデオプロセッサ１２が１２ビット対応で、ソース・ドライバ１５が１０ビット対応であってもよい。この場合は、タイミングコントローラ１４において、上位１０ビットを抽出すればよい。
【００５１】
また、上記実施形態では、データ信号３２ａ〜３２ｄの下位２ビットに階調パターン識別用の識別情報が記録されているが、データ信号３２ａ〜３２ｄの下位３ビットに同識別情報を記録して、更なる多階調化を図ってもよい。
【００５２】
さらに、上記実施形態では、液晶表示装置として液晶テレビ１００を例に挙げたが、本発明は、パーソナルコンピュータのような他の機器にも適用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る液晶表示装置の一例を示したブロック図である。
【図２】従来の液晶表示装置の一例を示したブロック図である。
【図３】タイミングコントローラに入力された映像信号を示す図である。
【図４】ＦＲＣにおける階調パターンを示す図である。
【符号の説明】
【００５４】
１１  制御部
１２  ビデオプロセッサ
１３  ガンマ補正部
１４  タイミングコントローラ
１５  ソースドライバ
１６  ゲートドライバ
１７  液晶セル
３５ａ〜３５ｄ  データ信号
１００  液晶テレビ（液晶表示装置）
【図１】
2009300550.tif 000003
【図２】
2009300550.tif 000004
【図３】
2009300550.tif 000005
【図４】
2009300550.tif 000006