(57)【要約】【課題】スレッショルド電圧の上昇およびチャネル抵抗の増大を招くことなく、耐圧の向上を図ることができる構造の半導体装置を提供する。【解決手段】エピタキシャル層３には、その層厚方向と直交する方向に間隔を空けた複数の位置に、その表面からボディ領域５を貫通してＮ-型領域４まで掘り下がり、ゲート電極８が埋設されたトレンチ６が複数形成されている。エピタキシャル層３の表層部には、互いに隣り合うトレンチ６間において、Ｎ+型のソース領域９、およびソース領域９の中央部を層厚方向に貫通するボディコンタクト領域１０が形成されている。ボディ領域５には、Ｐ型不純物の濃度がその周囲よりも高いＰ+型の高濃度領域１１が、互いに隣り合うトレンチ６の一方のトレンチ６に対して間隔を空けて対向する位置と他方のトレンチ６に対して間隔を空けて対向する位置とにわたって形成されている。【選択図】図１
2009146946.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層の基層部に形成された第１導電型の第１導電型領域と、
前記半導体層の中層部に形成された第２導電型のボディ領域と、
前記半導体層の層厚方向と直交する方向に間隔を空けた複数の位置に、前記半導体層を表面から前記第１導電型領域まで掘り下げて形成され、前記ボディ領域を貫通する複数のトレンチと、
各前記トレンチに埋設されたゲート電極と、
互いに隣り合う前記トレンチ間における前記半導体層の表層部に形成された前記第１導電型のソース領域と、
前記ソース領域の中央部を前記層厚方向に貫通して形成されたボディコンタクト領域と、
前記ボディ領域に、互いに隣り合う前記トレンチの一方の前記トレンチに対して間隔を空けて対向する位置と他方の前記トレンチに対して間隔を空けて対向する位置とにわたって形成され、第２導電型不純物の濃度がその周囲よりも高い第２導電型の高濃度領域とを含む、半導体装置。
【請求項２】
第１導電型の半導体層を形成する工程と、
前記半導体層の中層部に第２導電型不純物をドーピングする工程と、
前記半導体層の層厚方向と直交する方向に間隔を空けた複数の位置に、前記半導体層を表面から前記中層部よりも下方の下層部まで掘り下げることにより、複数のトレンチを形成する工程と、
各前記トレンチにゲート電極を埋設する工程と、
互いに隣り合う前記トレンチ間における前記半導体層の表層部に第１導電型不純物をドーピングする工程と、
前記半導体層上に、前記第１導電型不純物がドーピングされた領域の中央部と対向する開口を有するマスクを形成する工程と、
前記半導体層の表面に対して傾斜する方向から、前記マスクの前記開口を介して、前記半導体層の前記中層部に第２導電型不純物をドーピングする工程と、
前記マスクの前記開口を介して、前記半導体層の表層部に第２導電型不純物をドーピングする工程とを含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関する。
【背景技術】
【０００２】
ＶＤＭＯＳＦＥＴ（Vertical Double diffused Metal Oxide Semiconductor Field Effect Transistor）の微細化に有効な構造として、トレンチゲート構造が一般に知られている。
図３は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
【０００３】
この半導体装置１０１は、Ｎ+型基板１０２を備えている。Ｎ+型基板１０２上には、Ｎ-型エピタキシャル層１０３が積層されている。Ｎ-型エピタキシャル層１０３の基層部は、Ｎ-型領域１０４とされ、Ｎ-型エピタキシャル層１０３の表層部は、Ｐ-型ボディ領域１０５とされている。
Ｎ-型エピタキシャル層１０３には、トレンチ１０６がその表面から掘り下がって形成されている。トレンチ１０６は、Ｐ-型ボディ領域１０５を貫通し、その最深部がＮ-型領域１０４に達している。トレンチ１０６内には、ゲート絶縁膜１０７を介して、Ｎ型不純物が高濃度にドープされたポリシリコンからなるゲート電極１０８が埋設されている。
【０００４】
また、Ｐ-型ボディ領域１０５の表層部には、トレンチ１０６の側方に、Ｎ+型ソース領域１０９が形成されている。Ｎ+型ソース領域１０９には、Ｐ+型ボディコンタクト領域１１０がＮ+型ソース領域１０９を貫通して形成されている。
Ｎ-型エピタキシャル層１０３上には、層間絶縁膜１１１が積層されている。層間絶縁膜１１１上には、ソース配線１１２が形成されている。ソース配線１１２は、接地されている。そして、ソース配線１１２は、層間絶縁膜１１１に形成されたコンタクト孔１１３を介して、Ｎ+型ソース領域１０９およびＰ+型ボディコンタクト領域１１０にコンタクト（電気接続）されている。また、ゲート電極１０８には、層間絶縁膜１１１に形成されたコンタクト孔（図示せず）を介して、ゲート配線１１４が電気的に接続されている。
【０００５】
Ｎ+基板１０２の裏面には、ドレイン電極１１５が形成されている。
ドレイン電極１１５に適当な大きさの正電圧を印加しつつ、ゲート電極１０８の電位を制御することにより、Ｐ-型ボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルを形成して、Ｎ+型ソース領域１０９とドレイン電極１１５との間に電流を流すことができる。
【特許文献１】特開２００７−１２９２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような構造では、Ｐ-型ボディ領域１０５とＮ-型領域１０４との界面からＮ+型ソース領域１０９に向かって空乏層が延びやすい。空乏層がＮ+型ソース領域１０９にまで達すると、いわゆるパンチスルー効果を生じてしまう。
空乏層の延びは、Ｐ-型ボディ領域１０５のＰ型不純物濃度を高くすることで抑制することができるが、Ｐ-型ボディ領域１０５のＰ型不純物濃度を高くすると、スレッショルド電圧が上昇する。また、パンチスルー効果の発生を防止するために、トレンチ１０６の深さを深くすると、Ｎ+型ソース領域１０９からＮ-型エピタキシャル層１０３までの長さ（チャネル長）が長くなり、チャネル抵抗が大きくなる。
【０００７】
そこで、本発明の目的は、スレッショルド電圧の上昇およびチャネル抵抗の増大を招くことなく、耐圧の向上を図ることができる構造の半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するための請求項１記載の発明は、半導体層と、前記半導体層の基層部に形成された第１導電型の第１導電型領域と、前記半導体層の中層部に形成された第２導電型のボディ領域と、前記半導体層の層厚方向と直交する方向に間隔を空けた複数の位置に、前記半導体層を表面から前記第１導電型領域まで掘り下げて形成され、前記ボディ領域を貫通する複数のトレンチと、各前記トレンチに埋設されたゲート電極と、互いに隣り合う前記トレンチ間における前記半導体層の表層部に形成された前記第１導電型のソース領域と、前記ソース領域の中央部を前記層厚方向に貫通して形成されたボディコンタクト領域と、前記ボディ領域に、互いに隣り合う前記トレンチの一方の前記トレンチに対して間隔を空けて対向する位置と他方の前記トレンチに対して間隔を空けて対向する位置とにわたって形成され、第２導電型不純物の濃度がその周囲よりも高い第２導電型の高濃度領域とを含む、半導体装置である。
【０００９】
この構成によれば、半導体層の基層部には、第１導電型領域が形成されている。半導体層の中層部、つまり第１導電型領域上には、第２導電型のボディ領域が形成されている。半導体層には、半導体層の層厚方向と直交する方向に間隔を空けた複数の位置に、トレンチが形成されている。各トレンチは、半導体層の表面から第１導電型領域まで掘り下がり、ボディ領域を貫通している。各トレンチには、ゲート電極が埋設されている。半導体層の表層部には、互いに隣り合うトレンチ間において、第１導電型のソース領域が形成されている。ソース領域の中央部には、ボディコンタクト領域が層厚方向に貫通して形成されている。ボディ領域には、第２導電型不純物の濃度がその周囲よりも高い第２導電型の高濃度領域が、互いに隣り合うトレンチの一方のトレンチに対して間隔を空けて対向する位置と他方のトレンチに対して間隔を空けて対向する位置とにわたって形成されている。
【００１０】
高濃度領域が形成されていることにより、第１導電型領域とボディ領域との界面から拡がる空乏層がソース領域に達するのを防止することができる。そのため、トレンチの深さを大きくすることなく、パンチスルー効果を防止することができる。また、高濃度領域は、トレンチと間隔を空けて形成されている。そのため、高濃度領域が形成されていても、ボディ領域におけるトレンチとの界面近傍のチャネル領域の不純物濃度は増大せず、スレッショルド電圧の上昇を招かない。よって、スレッショルド電圧の上昇およびトレンチの深さを大きくすることによるチャネル抵抗の増大を招くことなく、耐圧の向上を図ることができる。
【００１１】
請求項１に記載の半導体装置は、請求項２に記載の製造方法により得ることができる。
請求項２に記載の発明は、第１導電型の半導体層を形成する工程と、前記半導体層の中層部に第２導電型不純物をドーピングする工程と、前記半導体層の層厚方向と直交する方向に間隔を空けた複数の位置に、前記半導体層を表面から前記中層部よりも下方の下層部まで掘り下げることにより、複数のトレンチを形成する工程と、各前記トレンチにゲート電極を埋設する工程と、互いに隣り合う前記トレンチ間における前記半導体層の表層部に第１導電型不純物をドーピングする工程と、前記半導体層上に、前記第１導電型不純物がドーピングされた領域の中央部と対向する開口を有するマスクを形成する工程と、前記半導体層の表面に対して傾斜する方向から、前記マスクの前記開口を介して、前記半導体層の前記中層部に第２導電型不純物をドーピングする工程と、前記マスクの前記開口を介して、前記半導体層の表層部に第２導電型不純物をドーピングする工程とを含む、半導体装置の製造方法である。
【００１２】
半導体層の中層部に第２導電型不純物がドーピングされた後、熱処理が行われることにより、この第２導電型不純物が活性化され、半導体層の中層部に第１導電型領域に接するボディ領域が形成される。また、互いに隣り合うトレンチ間における半導体層の表層部に第１導電型不純物がドーピングされた後、熱処理が行われることにより、この第１導電型不純物が活性化され、互いに隣り合うトレンチ間における半導体層の表層部にソース領域が形成される。
【００１３】
また、半導体層上に、第１導電型不純物がドーピングされた領域、つまり、ソース領域となる領域の中央部と対向する開口を有するマスクが形成される。このマスクの開口を介して、半導体層の表面に対して傾斜する方向から、半導体層の中層部に第２導電型不純物が高濃度にドーピングされる。また、半導体層の表面に対して垂直な方向から、同じマスクの開口を介して、半導体層の表層部に第２導電型不純物がドーピングされる。その後、熱処理が行われることにより、これらの第２導電型不純物が活性化され、半導体層の中層部に、第２導電型不純物の濃度がその周囲よりも高い第２導電型の高濃度領域が、互いに隣り合うトレンチの一方のトレンチに対して間隔を空けて対向する位置と他方のトレンチに対して間隔を空けて対向する位置とにわたって形成される。また、半導体層の表層部に、ソース領域の中央部を層厚方向に貫通するボディコンタクト領域が形成される。
【００１４】
ボディコンタクト領域を形成するためのＰ型不純物と、高濃度領域を形成するためのＰ型不純物とは、同一のマスクの開口を介して、半導体層に注入される。そのため、ボディコンタクト領域と高濃度領域を形成するためのマスクが１枚ですむので、半導体装置の製造工程の簡素化および製造コストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置１の基体をなすＮ+型基板２上には、Ｎ+型基板２よりもＮ型不純物が低濃度（たとえば、１０15／ｃｍ3）にドーピングされたシリコンからなる、半導体層としてのＮ-型のエピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態を維持し、第１導電型領域としてのＮ-型領域４をなしている。また、エピタキシャル層３の中層部（Ｎ-型領域４上）には、Ｐ-型のボディ領域５がＮ-型領域４に接して形成されている。
【００１６】
エピタキシャル層３には、トレンチ６がその表面から掘り下がって形成されている。トレンチ６は、ボディ領域５を貫通し、その最深部がＮ-型領域４に達している。また、トレンチ６は、図１における左右方向に一定の間隔を空けて複数形成され、それぞれ図１の紙面と直交する方向（ゲート幅に沿う方向）に延びている。トレンチ６内には、その内面全域を覆うように、ゲート絶縁膜７が形成されている。そして、ゲート絶縁膜７の内側をＮ型不純物が高濃度にドーピングされたポリシリコンで埋め尽くすことにより、トレンチ６内にゲート電極８が埋設されている。
【００１７】
また、エピタキシャル層３の表層部には、互いに隣り合うトレンチ６間に、Ｎ-型領域４のＮ型不純物濃度よりも高いＮ型不純物濃度（たとえば、１０19／ｃｍ3）を有するＮ+型のソース領域９が形成されている。ソース領域９は、その両側のトレンチ６に接するとともに、ボディ領域５に接している。また、ゲート幅と直交する方向におけるソース領域９の中央部には、Ｐ+型のボディコンタクト領域１０がソース領域９を貫通して形成されている。
【００１８】
互いに隣り合うトレンチ６間において、ボディ領域５には、一方のトレンチ６に対して間隔を空けて対向する位置と他方のトレンチ６に対して間隔を空けて対向する位置とにわたって、その周囲のＰ型不純物濃度よりも高いＰ型不純物濃度を有する高濃度領域１１が形成されている。高濃度領域１１とボディコンタクト領域１０との間および高濃度領域１１とＮ-型領域４との間には、それぞれ間隔が空けられている。
【００１９】
エピタキシャル層３上には、層間絶縁膜（図示せず）が積層されている。層間絶縁膜上には、ソース配線１３が形成されている。ソース配線１３は、接地されている。そして、ソース配線１３は、層間絶縁膜に形成されたコンタクト孔を介して、ソース領域９およびボディコンタクト領域１０にコンタクト（電気接続）されている。また、ゲート電極８には、層間絶縁膜に形成されたコンタクト孔を介して、ゲート配線１４が電気的に接続されている。
【００２０】
Ｎ+型基板２の裏面には、ドレイン配線１５が接続されている。
ドレイン配線１５に適当な大きさの正電圧を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルを形成して、ソース領域９とドレイン電極との間に電流を流すことができる。
高濃度領域１１が形成されていることにより、Ｎ-型領域４とボディ領域５との界面から拡がる空乏層がソース領域９に達するのを防止することができる。そのため、トレンチ６の深さを大きくすることなく、パンチスルー効果を防止することができる。また、高濃度領域１１は、トレンチ６と間隔を空けて形成されている。そのため、高濃度領域１１が形成されていても、ボディ領域５におけるトレンチ６との界面近傍のチャネル領域の不純物濃度は増大せず、スレッショルド電圧の上昇を招かない。よって、スレッショルド電圧の上昇およびトレンチ６の深さを大きくすることによるチャネル抵抗の増大を招くことなく、耐圧の向上を図ることができる。
【００２１】
図２Ａ〜図２Ｉは、半導体装置１の製造方法を工程順に示す図解的な断面図である。
まず、図２Ａに示すように、エピタキシャル成長法により、Ｎ+型基板２上に、エピタキシャル層３が形成される。
その後、図２Ｂに示すように、Ｐ型不純物のイオンが、エピタキシャル層３の表面からエピタキシャル層３の内部に向けて注入される。
【００２２】
次いで、ドライブイン拡散処理が行われる。このドライブイン拡散処理により、先の工程でエピタキシャル層３に注入されたＰ型不純物のイオンが拡散し、図２Ｃに示すように、エピタキシャル層３に、ボディ領域５が形成される。
次に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、エピタキシャル層３上にＳｉＮ（窒化シリコン）層が形成され、このＳｉＮ層がパターニングされることによって、トレンチ６を形成すべき部分と対向する部分に開口を有するハードマスク（図示せず）が形成される。そして、ハードマスクを利用して、エピタキシャル層３がエッチングされることにより、図２Ｄに示すように、トレンチ６が形成される。
【００２３】
次いで、図２Ｅに示すように、熱酸化処理によって、トレンチ６の内面を含むエピタキシャル層３の表面の全域に、ＳｉＯ2からなる酸化膜２１が形成される。その後、ＣＶＤ法により、酸化膜２１上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。トレンチ６内は、ポリシリコンの堆積層により埋め尽くされる。そして、エッチングによって、ポリシリコンの堆積層のトレンチ６外に存在する部分が除去される。これにより、トレンチ６に埋設されたゲート電極８が得られる。
【００２４】
その後、図２Ｆに示すように、Ｎ型不純物のイオンが、酸化膜２１の表面からエピタキシャル層３の表層部に注入される。
次いで、図２Ｇに示すように、酸化膜２１上に、ボディコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク２２が形成される。そして、マスク２２の開口を介して、エピタキシャル層３の中層部に、Ｐ型不純物のイオンが斜め注入される。たとえば、互いに隣り合うトレンチ６の間隔が２．８μｍであり、マスク２２の開口のゲート幅と直交する方向の幅が０．８μｍであり、マスク２２の厚さが１μｍである場合、マスク２２の表面に対して４５°の傾斜角度（注入角度）で斜め注入を行うことにより、Ｐ型不純物のイオンをエピタキシャル層３の内部（高濃度領域１１を形成すべき部分）に良好に注入することができる。このときのドーズ量は、たとえば、５×１０12ｃｍ-2〜５×１０13ｃｍ-2である。
【００２５】
つづいて、図２Ｈに示すように、エピタキシャル層３の表面に対して垂直な方向から、マスク２２の開口を介して、エピタキシャル層３の表層部にＰ型不純物のイオンが注入される。このイオン注入後、マスク２２は除去される。
その後、アニール処理が行われる。このアニール処理により、エピタキシャル層３の中層部に注入されたＰ型不純物のイオン、ならびにエピタキシャル層３の表層部に注入されたＮ型不純物およびＰ型不純物のイオンが活性化され、図２Ｉに示すように、エピタキシャル層３の中層部に高濃度領域１１が形成されるとともに、エピタキシャル層３の表層部にソース領域９およびボディコンタクト領域１０が形成される。
【００２６】
以上の工程を経た後、酸化膜２１のトレンチ６外に存在する部分が除去され、トレンチ６の内面上のみに酸化膜２１が残されることにより、ゲート絶縁膜７が得られる。その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜（図示せず）が形成される。そして、エッチングにより、層間絶縁膜にコンタクト孔（図示せず）などが形成された後、ソース配線１３、ゲート配線１４およびドレイン配線１５が形成されることにより、図１に示す半導体装置１が得られる。
【００２７】
ボディコンタクト領域１０を形成するためのＰ型不純物と、高濃度領域１１を形成するためのＰ型不純物とは、同一のマスク２２の開口を介して、エピタキシャル層３に注入される。そのため、ボディコンタクト領域１０と高濃度領域１１を形成するためのマスクが１枚ですむので、半導体装置１の製造工程の簡素化および製造コストの低減を図ることができる。
【００２８】
以上、本発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
【図２Ａ】図１に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図２Ｂ】図２Ａの次の工程を示す図解的な断面図である。
【図２Ｃ】図２Ｂの次の工程を示す図解的な断面図である。
【図２Ｄ】図２Ｃの次の工程を示す図解的な断面図である。
【図２Ｅ】図２Ｄの次の工程を示す図解的な断面図である。
【図２Ｆ】図２Ｅの次の工程を示す図解的な断面図である。
【図２Ｇ】図２Ｆの次の工程を示す図解的な断面図である。
【図２Ｈ】図２Ｇの次の工程を示す図解的な断面図である。
【図２Ｉ】図２Ｈの次の工程を示す図解的な断面図である。
【図３】従来の半導体装置の構造を示す模式的な断面図である。
【符号の説明】
【００３０】
１      半導体装置
３      エピタキシャル層（半導体層）
４      Ｎ-型領域（第１導電型領域）
５      ボディ領域
６      トレンチ
８      ゲート電極
９      ソース領域
１０    ボディコンタクト領域
１１    高濃度領域
【図１】
2009146946.tif 000003
【図２Ａ】
2009146946.tif 000004
【図２Ｂ】
2009146946.tif 000005
【図２Ｃ】
2009146946.tif 000006
【図２Ｄ】
2009146946.tif 000007
【図２Ｅ】
2009146946.tif 000008
【図２Ｆ】
2009146946.tif 000009
【図２Ｇ】
2009146946.tif 000010
【図２Ｈ】
2009146946.tif 000011
【図２Ｉ】
2009146946.tif 000012
【図３】
2009146946.tif 000013