(57)【要約】【課題】  スキャンドライバＩＣに特定の制御信号異常が発生した場合に、スキャンドライバＩＣの高圧電源電圧が過剰に上昇しスキャンドライバＩＣを破壊してしまう。【解決手段】  プラズマディスプレイパネルの駆動回路において、スキャンドライバＩＣ内に外部供給電圧と内部電源電圧を分離し、両者を比較する比較回路を具備する。これにより、出力端子に過電圧が印加された場合、出力段スイッチ素子を制御しスキャンドライバＩＣの破壊を防ぐことが可能となる。【選択図】  図３
2009300898.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイを駆動する回路であって、走査維持電極に接続された出力端子を高圧電源電圧に接続するための第一のスイッチ素子と基準電位に接続する第二のスイッチ素子を複数備えるスキャン回路において、
該第一のスイッチ素子および該第二のスイッチ素子を独立に制御することを特徴としたプラズマディスプレイパネルの駆動回路。
【請求項２】
プラズマディスプレイを駆動する回路であって、走査電極に接続された出力端子を電源電圧に接続するための第一のスイッチ素子と基準電位に接続する第二のスイッチ素子を複数備えるスキャン回路において、
前記電源電圧より供給されるスキャン回路内部の電圧と、スキャン回路外部より供給される電圧を分離する分離回路と、
前記分離回路により分離された電圧を比較する比較回路と、
前記比較回路による比較結果により、前記第一のスイッチ素子および前記第二のスイッチ素子を制御する制御回路と、
を備えることを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項３】
請求項２に記載の前記スキャン回路において、
前記比較回路の入力とする信号が、外部から供給される電圧と、それと分離された前記電源電圧を複数の抵抗で分圧され生成されることを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項４】
請求項２に記載のスキャン回路において、
前記電圧を分離するための構成としてダイオードを具備していることを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項５】
請求項２に記載のスキャン回路において、
高圧電源電圧を分圧する抵抗を選択できるヒューズを具備していることを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項６】
請求項２に記載のスキャン回路において、
前記比較回路が異常電圧を検出し、その状態が一定時間以上継続した場合に、前記制御回路が制御をおこなうように遅延回路を具備していることを特徴とするプラズマディスプレイパネルの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動回路に関する。
【背景技術】
【０００２】
近年、プラズマディスプレイパネル(以下、「ＰＤＰ」と省略する)は、自己発光型ディスプレイであり、視認性がよく、薄型で大画面表示および高速表示が可能であることからＣＲＴに変わる表示パネルとして実用化されている。ＰＤＰは急速に普及し一般家庭にも広く浸透し始めているが、モジュール内はプラズマを制御するため高電圧が印加される回路ブロックが非常に大きな比重を占めている。
【０００３】
ＰＤＰモジュールはＰＤＰパネルの走査電極・維持電極およびアドレス電極を駆動する回路から構成され、走査電極はスキャンドライバＩＣが、アドレス電極はアドレスドライバＩＣが各電極を駆動する。これらドライバＩＣはＰＤＰパネルを駆動するための高電圧を直接電極に印加するため非常に高い耐圧が要求され、また高電圧を用いることによる破壊防止技術も広く開示されている。
【０００４】
例えばスキャンドライバＩＣの隣接端子間短絡に対してＩＣを保護する技術が特許文献１で開示されている。スキャンドライバの出力段回路は、出力端子を高圧電源に接続する第一のトランジスタとスキャンドライバ基準電位に接続する第二のトランジスタを有している。
隣接出力端子が金属屑等の導電性異物により短絡した状態でスキャン動作を行った場合、スキャン対象である出力端子はスキャンドライバ基準電位に接続されているにもかかわらず、短絡している隣接出力端子は高圧電源電圧に接続されているため、当該出力トランジスタを通して高圧電源―グランド間ショートが発生し、過電流によりドライバＩＣが破壊してしまう。この現象を回避するため、特許文献１によれば隣接間短絡が生じていた場合には一定時間経過後に第一および第二のトランジスタの両者をオフし出力端子をハイインピーダンス状態（以下、ＨｉＺ）としてしまう。
このとき、その制御時間を出力素子の短絡耐量以下と設定することで素子破壊を防止することができる。
【０００５】
【特許文献１】特開２００５−２８４２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したようにスキャンドライバＩＣはＰＤＰ駆動回路の中でも高電圧が印加されるＩＣであり、破壊防止技術の重要性が高く、ＰＤＰ特有の駆動に対応する技術確立が必須である。
【０００７】
本発明において解決しようとする課題はこの点に着目している。プラズマディスプレイの駆動シーケンスは大別してリセット期間、アドレス期間、サステイン期間と呼ばれる各期間で構成され、特許文献１はスキャン期間中の異常動作に対し特に効果的な技術が示されているが、サステイン期間中の異常動作については述べられていない。本発明は以上の点を鑑み提案するものであり、サステイン期間中の異常動作について効果を奏する破壊防止技術である。
【０００８】
上述した各期間においてスキャンドライバＩＣはそれぞれ全出力Ｌレベル出力、スキャン動作、全出力Ｌレベル出力を行っており、またこれらの期間の切替え時にはパネル電極をサステイン回路から一時的に切断するため、出力段回路をＨｉＺ状態とする。すなわちスキャンドライバＩＣは通常、上記全出力Ｌレベル出力・スキャン動作・ＨｉＺの３つの動作状態を取り、その動作は出力制御信号で制御される。この出力制御信号が誤動作した場合、以下に述べるＰＤＰ特有のメカニズムによりスキャンドライバＩＣは破壊に至るため保護技術を必要とする。
【０００９】
スキャンドライバＩＣはＰＤＰ駆動回路の中でＹサステイン回路とパネルＹ電極間に接続され、さらにＹ電極はパネル容量を介してＸ電極、Ｘサステイン回路と接続される構成となっている。上述したサステイン期間において、Ｙサステイン回路はスキャンドライバＩＣを通してＹ電極を駆動し、このときの正常なスキャンドライバＩＣの出力制御は全出力Ｌレベル出力である。
【００１０】
このサステイン期間中に出力端子のＬレベル出力がなされず例えばＨｉＺ状態のような電極からの電荷吸出しができなくなるような事態が発生した場合、Ｙ電極からの電荷の吸出しが行われないにもかかわらず、パネル容量を介してＸサステイン回路により電荷の注入が行われる。この結果、Ｙ電極に蓄積された電荷は保護ダイオードを通りスキャンドライバＩＣの高圧電源電圧に流入するため高圧電源に過電圧が印加される。
【００１１】
すでに述べたようにスキャンドライバＩＣはパネルの全走査線にチャネルを割り当てるため複数個が使用されている。これらのスキャンドライバＩＣは共通の高圧電源電圧を使用しているため、１つのスキャンドライバＩＣに制御異常が発生したとしても高圧電源電圧を通して、すべてのスキャンドライバＩＣに異常電圧が印加されるため十全な対応が必要とされる。
【課題を解決するための手段】
【００１２】
本発明では、プラズマディスプレイを駆動する回路であって、走査維持電極に接続された出力端子を高圧電源電圧に接続するための第一のスイッチ素子と基準電位に接続する第二のスイッチ素子を複数備えるスキャン回路において、該第一のスイッチ素子および該第二のスイッチ素子を独立に制御する構成とする。
具体的には、本発明では高圧電源電圧の異常な上昇を検知し、出力段回路を制御することを特徴とする。また、外部供給電源電圧と内部電源電圧を分離するダイオードを有し、それらを比較する為に設けられた回路により高圧電源電圧の異常検出を行う。また、電源電圧異常を検知した場合は他の制御信号に優先して出力段回路を全出力Ｌレベル出力とし出力端子から基準電位に電荷を放出し過電圧を防止する。
【００１３】
また、異常時には高圧電源電圧の上昇が発生していることを想定しており、上記比較回路は低圧電源電圧で構成する必要がある。このため内部と外部の高圧電源電圧を低圧電源電圧で動作する比較回路の入力信号とするための分圧抵抗も具備することが必要である。
【発明の効果】
【００１４】
本発明によれば、スキャンドライバＩＣの制御信号異常が生じる等の原因で出力端子に絶対最大定格を越えない外部供給高圧電源電圧以上の過電圧が印加された場合、出力段回路を制御し出力端子を基準電位に接続することで、スキャンドライバＩＣの破壊を未然に防止することを可能とし安全性の向上に効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の最良の形態について、図面を参照しながら詳細に説明する。なお、各図において、共通な機能を有する要素には同一な符号を付して示す。本発明は、スキャンドライバＩＣの制御信号に異常が生じる等の原因により出力端子に過大な電圧が印加された場合に一時的に出力端子を基準電位に短絡し、ＩＣ破壊を回避することを特徴とする。以下、実施例で詳細に説明する。
【実施例１】
【００１６】
図１はプラズマディスプレイ装置の概略全体図、図２はＰＤＰの駆動回路の従来例を示す図で、図３は本発明の第一の実施形態によるＰＤＰ、スキャンドライバ回路を示す図である。まず図１を用いて、プラズマディスプレイ装置の概略構成について説明する。
【００１７】
図１において、ｎ本のＹ電極４２とｎ本のＸ電極４１が隣接して交互に配置される。Ｙ電極とＸ電極は表示電極と呼ばれるが、維持電極またはサステイン電極と呼ばれることもある。アドレス電極４３は表示電極と垂直な方向に設けられ、Ｘ電極およびＹ電極で形成される各表示ラインと各アドレス電極との交点部分にそれぞれ表示セル(図示せず)が形成される。
【００１８】
Ｙ電極はスキャンドライバ２０に接続されている。スキャンドライバ２０には出力段回路２１が設けられており対応するＹ電極１本ずつ駆動する。このため例えばスキャンドライバＩＣが６８本の走査維持電極を駆動可能とするとＦＨＤパネルの場合ＰＤＰ４０の画素数は１９２０ｘ１０８０であり１６個のスキャンドライバが使用されることとなる。このスキャンドライバＩＣは駆動制御回路７０からの制御信号によって、アドレス期間には順にスキャンパルスが印加されるように切り替えられる。また、サステイン放電(維持放電)期間には、Ｘ電極はＸ電極駆動回路１０Ｘにより駆動され、Ｙ電極はスキャンドライバを介してＹ電極駆動回路１０Ｙによって駆動される。
【００１９】
また、アドレス電極４３は、アドレス駆動回路５０に接続される。画像信号処理回路８０は、入力された画像信号をプラズマディスプレイ装置内部での動作に適した形式に変換した後、アドレス駆動回路５０に提供する。
【００２０】
アドレス駆動回路５０は画像信号処理回路８０で変換された画像データに基づいて、アドレス期間に、スキャンドラバ２０からのスキャンパルスに応じて、表示させる画素データをアドレス電極に出力する。これによってアドレス放電が生じる。駆動制御回路７０は、プラズマディスプレイ装置の各部を制御する信号を発生して供給する。
【００２１】
プラズマディスプレイ装置は、以上のように構成されており、それぞれの構成要素が以下のように駆動されることによりプラズマ放電が制御される。
プラズマディスプレイの駆動方法はリセット期間、アドレス期間、サステイン期間に大別される。リセット期間では、リセット期間前のサステイン期間での点灯状態によらず、放電空間内の壁電荷を中和し各放電空間内の電荷状態を均一にする。アドレス期間ではスキャンドライバ２０からのスキャンパルスに応じて、アドレス駆動回路５０から対応した画素データが出力され、点灯させるセルのみにアドレス駆動回路より電圧の書き込みパルスが供給される。これによりＸ，Ｙ電極には自己放電しない程度の壁電荷が誘起される(アドレス放電)。サステイン期間ではスイッチＳＷ２Ｘを導通しＸ電極に低電圧ＶＳ１を印加、スイッチＳＷ１Ｙを導通しＹ電極に高電圧ＶＳ２を印加することによりＰＤＰ４０はサステイン放電を行う。次の周期ではＹ電極をＶＳ１とし、Ｘ電極にＶＳ２を印加して、Ｘ電極とＹ電極の放電を維持する。ＶＳ１およびＶＳ２への接続に先立ってスイッチＳＷ３Ｘ，ＳＷ３Ｙを導通することにより、パネル容量ＣＰとコイルＬＸ，ＬＹの共振を利用した電力回収を行う。すなわち回収コンデンサＣ１Ｘ，Ｃ１Ｙに電荷を蓄え、また回収コンデンサに蓄電した電荷を供給することによりパネル容量の充放電に要する電力の大部分を回収する。
【００２２】
以上、プラズマディスプレイの駆動方法の概略を述べたが、説明中の電圧の関係はＶＳ１＜ＶＳ２とする。
【００２３】
次に、本実施例によるスキャンドライバの過電圧保護を実現する回路構成を図３により説明する。スキャンドライバ２０は第一および第二スイッチ素子により構成される出力段回路によって、その出力端子に接続されているＹ電極４２を駆動する。
【００２４】
正常時、サステイン期間において、第一スイッチ素子２１は常にオフ、第二スイッチ素子２２は常にオンしており、出力端子(Ｙ電極)は基準電位と接続されている。Ｙ電極４２に低電圧ＶＳ１を印加する際には第二スイッチ素子２２を介してパネル容量より電荷を引き抜き、Ｙ電極４２に高電圧ＶＳ２が印加される際には第二スイッチ素子２２に並列に設けられているダイオード２２Ｄを介してパネル容量ＣＰに電荷を供給する。
【００２５】
本発明によるスキャンドライバ回路を保護技術が効果を奏するのは、サステイン期間中に出力段回路の第二スイッチ素子がオフしてしまっている場合である。このときスキャンドライバの出力段回路は電極からの電荷引き抜きができず以下のような動作をとる。
【００２６】
Ｙ電極にＶＳ１を印加する際には本来オンしている第二スイッチ素子２２がオフのため電荷の引抜きがなされず前回のサステインパルスを発生させた電圧ＶＳ２が保持されてしまう。この状態で次の周期となりＹサステイン駆動回路出力Ｙ−ＳＵＳがＶＳ１に遷移するとスキャンドライバの基準電位はＶＳ１電圧となるため第二スイッチ素子には（ＶＳ２−ＶＳ１）電圧が印加されることとなる。この（ＶＳ２−ＶＳ１）電圧は通常スキャンドライバの高圧電源以上であることから、この時点でスキャンドライバに使用されている素子耐圧を超えてしまう可能性が生じる。さらにＸ電極はＹ電極と交互にパルス印加されるため、直後にＶＳ１電位からＶＳ２電位へ上昇する。これによりＨｉＺ状態であるＹ電極は（ＶＳ２−ＶＳ１）電圧ポンプアップされる。この繰り返しによりスキャンドライバの出力段回路は数回以内のサステインパルスにより絶対最大定格を超え破壊に至る。時刻ｔ０で制御異常が発生した場合のY電極波形を図４に示した。実線が正常動作時の波形を、点線が制御異常発生時の波形である。
【００２７】
本発明ではスキャンドライバの外部より供給される高圧電源と内部の高圧電源を分離し、その差分を検知することにより上記制御不良が発生した際のスキャンドライバの破壊を防止するものである。はじめに分離用ダイオード２５を設ける。これは外部高圧電源電圧と内部高圧電源電圧を分離し、その差分を検知することで異常時制御に切り替えるという目的と一つのスキャンドライバの出力段回路で発生した過電圧が他のスキャンドライバへ伝播し連鎖して破壊することを防止するという目的をもつ。高圧電源異常を検知するための比較回路２６はスキャンドライバの低電圧回路で設計される必要があり、その入力信号を高圧電源電圧とするためには低圧回路の入力信号に適した電圧に分圧する必要がある。この分圧抵抗が２７Ｒ１、２７Ｒ２、２８Ｒ１、２８Ｒ２である。この抵抗は高圧電源のリーク電流を決定するため一定以上の抵抗値を持つ必要があることはいうまでもない。
【００２８】
比較回路２６の出力は出力段制御回路に入力されており、他の制御に優先して出力素子を制御する。すなわち異常検知時において第一スイッチ素子２１はオフ、第二スイッチ素子２２はオンすることで出力端子を全出力Ｌレベル出力とし強制的にＹ電極に印加された過電圧を基準電位に放電する。
【００２９】
既に述べたようにサステインパルスはパネルの容量Ｃｐと回収コイルのインダクタンスＬによる共振を利用して電力回収を図っており、その時定数は通常数１００ｎｓである。このため本発明のように出力端子の過電圧を電源電圧の比較回路で検知し出力回路を制御する方式でも十分制御を完了することが可能である。制御異常が一時的な現象であれば、スキャンドライバ高圧電源電圧は上記分圧抵抗を通して一定時間後正常電圧に収束し正常動作に復帰する。制御異常が恒久的な現象であればスキャン動作をとれないため表示異常は発生するがスキャンドライバ破壊には至らない。
【００３０】
ここでは第一および第二のスイッチ素子をＩＧＢＴとして説明したが、これらがＭＯＳＦＥＴであっても問題ないことはいうまでもない。
【実施例２】
【００３１】
スキャンドライバはサステイン回路の出力が基準電位となっており、大きなスイッチノイズにさらされる。本発明の中では異常電圧に対する閾値は分圧抵抗により設定するが、スイッチング等によるノイズのレベルは回路ごとに異なってくるものであり、分圧抵抗値を画一的に適切に設定することが困難な場合もある。
【００３２】
この点を鑑み、実施例１における分圧抵抗の抵抗値を複数用意し、これらを選択するためのヒューズを設けることを特徴とするのが図５に示した実施例２である。1ヶ以上ヒューズと抵抗素子を具備する。ここでは例としてヒューズ２８Ｆ、２９Ｆ、３０Ｆ、トリミング用分圧抵抗２９Ｒ、３０Ｒを示した。ヒューズの製造およびトリミング方法は限定しないが例えば抵抗素子で作製し切断時は過電流を通電する、あるいは上層配線で作製しレーザで切断するという方法が考えられる。いずれもＩＣ選別工程で実施可能であるため、ＩＣ製造時には同一品種として製造し、搭載機種に応じ異常検知電圧の閾値を調整することが可能となり適応製品拡大および量産性の向上に対し効果を奏する。
【００３３】
トリミング用抵抗およびヒューズとして２８Ｒ２と並列にした構成を示したが他のいずれの分圧抵抗に並列しても支障がないことはいうまでもない。
【実施例３】
【００３４】
実施例２では高圧電源電圧に対する異常検出電圧の閾値を調整するためにヒューズと抵抗で構成されるトリミング抵抗を用いている。しかしながら、この抵抗値はリーク電流を決定するために、少なくとも数ｋオーム以上が必要である。また比較精度を確保するためＩＣ内の抵抗素子の抵抗値変動を抑えなければならないためある程度以上の大きさが望ましい。このように分圧抵抗がエリアペナルティとして無視できない場合の実施例として図６に示す遅延回路３１を用いて時間的余裕を持たせることが考えられる。通常動作において発生し得るリンギング・オーバーシュートなどで異常検出回路が動作してしまうことを防止する。
【００３５】
具体的には上記比較回路が検知する異常電圧が一定時間以上継続した場合に、異常時出力制御に切替える。タイマ回路は例えば複数のインバータを直列に接続することでゲート遅延により比較回路の出力信号を遅延させるものとする。最終段はＮＡＮＤ回路を用い遅延させた出力信号と現在の出力信号を入力とすることにより異常状態が継続しているか否かを検知する。この遅延時間は最大でも回収期間数１００ｎｓ以内であることが必要である。
【図面の簡単な説明】
【００３６】
【図１】プラズマディスプレイ装置の概略全体構成図である。
【図２】本発明の第一の実施形態によるＰＤＰの駆動回路を示す図である。
【図３】本発明の第一の実施形態によるスキャンドライバＩＣの出力段回路を示す図である。
【図４】本発明の対象となる正常時および異常発生時の動作波形を示す図である。
【図５】本発明の第二の実施形態によるスキャンドライバＩＣの出力段回路を示す図である。
【図６】本発明の第三の実施形態によるスキャンドライバＩＣの出力段回路を示す図である。
【符号の説明】
【００３７】
ＳＷ１Ｘ, ＳＷ１Ｙ, ＳＷ２Ｘ, ＳＷ２Ｙ, ＳＷ３Ｘ、ＳＷ３Ｙ  スイッチ、
１０X  Ｘサステイン回路、１０Y  Ｙサステイン回路、２０  スキャンドライバ、
２１  第一スイッチ素子、２２  第二スイッチ素子、
２３Ｐ  ２３Ｎ  ２４Ｐ  ２４Ｎレベルシフト回路ＭＯＳＦＥＴ、
２５  ダイオード、２６比較回路、
２７Ｒ１  ２７Ｒ２  ２８Ｒ１  ２８Ｒ２分圧用抵抗素子、
２９Ｆ  ２９Ｒ  ３０Ｆ  ３０Ｒ  分圧抵抗トリミング用ヒューズおよび抵抗素子、
３１  遅延回路、ＬＸ，ＬＹ  コイル、
５０  アドレス駆動回路、４０  ＰＤＰ、４１  Ｘ電極、
４２  Y電極、４３  アドレス電極、７０  駆動制御回路、８０  画像信号処理回路、
Ｃ１Ｘ,Ｃ１Ｙ  回収コンデンサ
【図１】
2009300898.tif 000003
【図２】
2009300898.tif 000004
【図３】
2009300898.tif 000005
【図４】
2009300898.tif 000006
【図５】
2009300898.tif 000007
【図６】
2009300898.tif 000008