(57)【要約】  半導体装置は、支持基板と、前記支持基板に固定されたリードフレーム部と、前記リードフレーム部に接続された半導体デバイスとを有し、前記リードフレーム部は、その中央部に所定のパターンで形成されたインダクタと、複数のリード部品とを有し、前記インダクタは中央部に開口を残してスパイラル状に形成され、前記半導体デバイスは前記開口を介して前記支持基板に固定される。上記よりインダクタは半導体デバイスに遮られないから半導体デバイスとインダクタとを接続する位置が全く制限されないという点でボンディングの自由度を得ることができる。【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板に固定されたリードフレーム部と、前記リードフレーム部に接続された半導体デバイスとを有する半導体装置であって、
前記リードフレーム部は、その中央部に所定のパターンで形成されたインダクタと、複数のリード部品とを有し、
前記インダクタは中央部に開口を残してスパイラル状に形成され、
前記半導体デバイスは前記開口を介して前記支持基板に固定された半導体装置。
【請求項２】
リードフレーム部と、前記リードフレーム部に接続された半導体デバイスとを有する半導体装置であって、
前記リードフレーム部は、中央部に所定のパターンで形成されたインダクタと、複数のリード部品とを有し、
前記インダクタは中央部に開口を残してスパイラル状に形成され、
前記インダクタは途中から前記開口に向けて分岐した複数個の突片を有し、
前記半導体デバイスは前記複数個の突片に支持されて固定された半導体装置。
【請求項３】
前記インダクタは前記半導体装置の対角線上のリード部品に支えられた請求項１又は２記載の半導体装置。
【請求項４】
前記インダクタは半導体デバイスと非接続である請求項１又は２記載の半導体装置。
【請求項５】
前記半導体デバイスに前記インダクタの一端が接続され、前記半導体装置の外部との接続に利用される所定のリード部品に前記インダクタの他端が接続された請求項１又は２記載の半導体装置。
【請求項６】
前記半導体デバイスに前記インダクタの一端が接続され、前記半導体装置の外部との接続に利用される所定のリード部品と前記インダクタの他端との間に容量素子が接続された請求項１又は２記載の半導体装置。
【請求項７】
前記リードフレーム部は、前記半導体装置の外部との接続に利用される一対の離間されたリード部品に結合していて前記半導体デバイスの辺に沿って延在するバスバーを有する請求項１又は２記載の半導体装置。
【請求項８】
前記半導体デバイスは前記インダクタに接続されたスイッチングレギュレータ部を有し、
前記リードフレーム部は前記インダクタに接続されていて前記半導体デバイスの辺に沿って延在するバスバーを有し、
前記半導体デバイスは前記スイッチングレギュレータ部の動作に基づいて生成された内部電源を前記バスバーを介して入力する複数の電源端子を有する請求項1又は２記載の半導体装置。
【請求項９】
前記バスバーは閉路を形成する請求項８記載の半導体装置。
【請求項１０】
前記半導体装置の外部からグランド電位を受ける所定のリード部品と前記インダクタとの間に接続された容量素子を有する請求項９記載の半導体装置。
【請求項１１】
リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有する半導体装置であって、
前記リードフレーム部は、その中央部に所定パターンで形成されたインダクタを有し、
前記インダクタは中心部を異にした複数個の電気的に導通するスパイラルを有する半導体装置。
【請求項１２】
前記複数個のスパイラルの相互隣接部分における電流の向きはスパイラル相互間で同じ向きとされる請求項１１記載の半導体装置。
【請求項１３】
リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有する半導体装置であって、
前記リードフレーム部は、中央部に所定のパターンで形成された複数のインダクタと、複数のリード部品とを有し、
前記インダクタは半導体デバイスの対角線上のリード部品に支えられ、
前記半導体デバイスは前記インダクタに支持され、
前記半導体デバイスはスイッチングレギュレータ部を有し、前記スイッチングレギュレータ部は前記インダクタと一対一対応で接続される複数のスイッチング回路を有し、
前記複数のスイッチング回路は相互に位相がずれたクロックに同期したスイッチング動作を行う半導体装置。
【請求項１４】
リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有する半導体装置であって、
前記リードフレーム部は、その中央部に所定パターンで形成されたインダクタと、複数のリード部品とを有し、
前記半導体デバイスは前記インダクタに接続されたスイッチングレギュレータ部を有し、
前記リードフレーム部は前記インダクタに接続されたバスバーを有し、
前記半導体デバイスは前記スイッチングレギュレータ部の動作に基づいて生成された内部電源を前記バスバーを介して入力する複数の電源端子を有する半導体装置。
【請求項１５】
前記バスバーは閉路を形成する請求項１４記載の半導体装置。
【請求項１６】
前記半導体装置の外部からグランド電位を受ける所定のリード部品と前記インダクタとの間に接続された容量素子を有する請求項１５記載の半導体装置。
【請求項１７】
リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有する半導体装置であって、
前記リードフレーム部は、その中央部に所定パターンで形成された複数のインダクタと、複数のリード部品とを有し、
前記半導体デバイスはスイッチングレギュレータ部を有し、前記スイッチングレギュレータ部は前記複数のインダクタに一対一対応される複数のスイッチング回路を有し、各々のスイッチング回路は対応するインダクタに接続され、
前記リードフレーム部は前記インダクタに共通接続されたバスバーを有し、
前記半導体デバイスは前記スイッチングレギュレータ部の動作に基づいて生成された内部電源を前記バスバーを介して入力する複数の電源端子を有する半導体装置。
【請求項１８】
前記複数のスイッチング回路は相互に位相がずれたクロックに同期したスイッチング動作を行う請求項１７記載の半導体装置。
【請求項１９】
前記バスバーは閉路を形成する請求項１８記載の半導体装置。
【請求項２０】
前記半導体装置の外部からグランド電位を受ける所定のリード部品と前記インダクタとの間に接続された容量素子を有する請求項１９記載の半導体装置。
【請求項２１】
実装基板と、この実装基板に搭載された半導体装置とを有する電子回路であって、
前記半導体装置は所定のパターンで形成されたインダクタを有し、
前記実装基板は電源プレーン及びグランドプレーンを有し、
前記グランドプレーンは、前記インダクタに重なる領域に沿って形成された複数個のスリットを有する電子回路。
【請求項２２】
前記電源プレーンは、前記インダクタに重なる領域に沿って形成された複数個のスリットを有する請求項２１記載の電子回路。
【請求項２３】
前記スリットはインダクタに流れる電流方向に沿った長さよりも、前記電流方向に直角な向きが長い請求項２１又は２２記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリードフレーム部にインダクタを形成した半導体装置、更にはそのような半導体装置を実装基板に実装した電子回路に関し、例えばインダクタをスイッチングレギュレータのＬＣフィルタ（平滑回路）に利用する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特許文献１にはリードフレーム部のアイランド部をスパイラル状又はミアンダ状に形成してインダクタ機能を持たせた技術が記載される。これにより、高周波用半導体素子の外にインダクタを形成可能になる。【０００３】
【特許文献１】特開平１１−１４５３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者はリードフレーム部にインダクタを形成する技術について検討した。これによれば、特許文献１に記載のようにアイランド部にインダクタを形成すると、インダクタと半導体デバイスとのボンディングの自由度が損なわれるということが本発明者によって見出された。【０００５】
また、本発明者は半導体デバイスにオンチップされたスイッチングレギュレータの平滑回路に利用するインダクタをリードフレーム部に形成することを検討した。この場合には、特許文献１のようなアンテナ用途とは異なり、レギュレータから平滑回路を介して形成された電源を半導体デバイスの各部に安定に給電できるように考慮することの必要性が本発明者によって見出された。例えばレギュレータのスイッチング回路で形成しＬＣフィルタで平滑化した降圧電圧を半導体デバイス内部に一つのノードから供給すると、半導体デバイス内での電力消費状態が偏ると部分的に降圧電圧が不所望に電圧ドロップしてしまう虞がある。また、スペース的な制限に対して形成できるインダクタンスを大きくしたり、或いは、インダクタンスの損失を少なくすることについても考慮することの必要性が本発明者によって見出された。【０００６】
本発明の目的は、リードフレーム部に形成したインダクタと半導体デバイスとのボンディングの自由度が制限され難い半導体装置を提供することにある。【０００７】
本発明の別に目的は、リードフレーム部に形成したインダクタを半導体デバイスにオンチップされたスイッチングレギュレータの平滑回路に利用するときスイッチングレギュレータから平滑回路を介して形成された電源を半導体デバイスの各部に安定に給電することができる半導体装置を提供することにある。【０００８】
本発明の更に別の目的は、リードフレーム部に形成したインダクタのインダクタンスを大きくするのに好適な半導体装置を提供することにある。【０００９】
本発明の更に別の目的は、リードフレーム部に形成したインダクタのインダクタンス損失を抑制することができる電子回路を提供することにある。【００１０】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。【００１２】
〔１〕《ボンディングの自由度拡大》
本発明の代表的な一つの半導体装置は、支持基板（２）と、前記支持基板に固定されたリードフレーム部（３）と、前記リードフレーム部に接続された半導体デバイス（４）とを有し、前記リードフレーム部は、その中央部に所定のパターンで形成されたインダクタ（６）と、複数のリード部品（７）とを有し、前記インダクタは中央部に開口を残してスパイラル状に形成され、前記半導体デバイスは前記開口を介して前記支持基板に固定される。上記よりインダクタは半導体デバイスに遮られないから半導体デバイスとインダクタとを接続する位置が全く制限されないという点でボンディングの自由度を得ることができる。半導体デバイスがインダクタの端部に重なってしまうと、重なった部分をボンディングワイヤで直接接続することができなくなる。インダクタの端部が半導体デバイスで遮られないようにリードフレーム部に対して変則的に位置をずらして半導体デバイスを支持基板に固定すると、今度はその他のボンディングパッドとリード部品との相対位置が不規則になってボンディングに支障を生ずることになる。【００１３】
本発明の代表的な別の一つの半導体装置では前記インダクタは途中から前記開口に向けて分岐した複数個の突片(２０)を有し、前記半導体デバイスは前記複数個の突片に支持されて固定される。突片を採用する場合にも上記同様にボンディングの自由度を得ることができる。【００１４】
上記発明の一つの具体的な形態として、前記インダクタは半導体装置の対角線上のリード部品(７Ａ)に支えられている。前記インダクタの支持には外部端子との接続に利用可能な有効リードを使用しなくても済む。【００１５】
上記発明の一つの具体的な形態として、前記インダクタは半導体デバイスと非接続である。半導体デバイスがインダクタを利用せず、実装基板上の他の半導体装置がインダクタを利用するのに好適である。【００１６】
上記発明の一つの具体的な形態として、前記半導体デバイスに前記インダクタの一端が接続され、半導体装置の外部との接続に利用される所定のリード部品に前記インダクタの他端が接続される。例えば半導体装置に外付けされた容量素子とともにインダクタを用いてＬＣフィルタを構成するような用途に対応できる。【００１７】
上記発明の一つの具体的な形態として、前記半導体デバイスに前記インダクタの一端が接続され、前記半導体装置の外部との接続に利用される所定のリード部品と前記インダクタの他端との間に容量素子(２１)が接続される。上記容量素子とインダクタを用いてＬＣフィルタを構成することができる。【００１８】
上記発明の一つの具体的な形態として、前記リードフレーム部は、前記半導体装置の外部との接続に利用される一対の離間されたリード部品に結合していて前記半導体デバイスの辺に沿って延在するバスバー（２５Ａ〜２５Ｄ）を有する。前記バスバーを半導体装置の電源用又はグランド（接地電位）用の外部端子に接続しておけば、当該バスバーの任意の位置で半導体デバイスの電源パッド又はグランドパッドとのボンディングを行うことができ、電源又はグランド用のボンディングに自由度が得られる。【００１９】
上記発明の一つの具体的な形態として、前記半導体デバイスは前記インダクタの一端部に接続されたスイッチングレギュレータ部(３６Ａ)を有し、前記リードフレーム部は前記インダクタの他端部に接続されていて前記半導体デバイスの辺に沿って延在するバスバー(２５Ｇ)を有し、前記半導体デバイスは前記スイッチングレギュレータ部で生成された内部電源を前記バスバーを介して入力する複数の電源端子（５１〜５４）を有する。前記インダクタをスイッチングレギュレータの平滑回路として利用するとき、前記バスバーにはスイッチングレギュレータびの動作に基づいて生成された内部電源が供給され、バスバーを介して半導体デバイスの各部に内部電源を供給することが可能になる。これにより、半導体デバイス内での電力消費状態が偏っても部分的に内部電源が不所望に電圧ドロップする虞は少なくなる。周囲のバスバーから半導体デバイスの各部に対する内部電源の供給効率という点では前記バスバーを閉路に形成するのがよい。【００２０】
上記において、前記半導体装置の外部からグランド電位を受ける所定のリード部品と前記インダクタの他端部とに接続された容量素子(３２)を有することにより、上記インダクタ（６）と容量素子(３２)により半導体装置内部でスイッチングレギュレータ用のＬＣフィルタを構成することができる。半導体装置の外付け容量素子を用いてＬＣフィルタを構成する場合には、半導体装置の外部との接続に利用されるリード部品から半導体デバイスのパッド電極に至る経路の寄生インダクタンス成分にスイッチングレギュレータ部の動作に伴う高周波電流が流れることになって、上記内部電源やグランド電位が不安定になり易くなる。容量素子が半導体装置内部に搭載されている場合には高周波電流の経路に寄生する負所望なインダクタンス成分が上記よりも小さくなるので、内部電源やグランド電位は変動し難くなる。【００２１】
〔２〕《インダクタの電流経路長増大》
本発明の代表的な別の一つの半導体装置は、リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有し、前記リードフレーム部は、その中央部に所定パターンで形成されたインダクタを有し、前記インダクタの所定パターンは中心部を異にした複数個の電気的に導通するスパイラル(６Ａ、６Ｂ)を有する。インダクタを単一スパイラルで構成する場合に比べて連続する複数個のスパイラルを形成した方がスパイラルの長さを長くするのが容易であるから、インダクタンスを大きくし易い。【００２２】
このとき、前記複数個のスパイラルの相互隣接部分における電流の向きはスパイラル相互間で同じ向きとする。これによって隣接するスパイラル相互間の相互インダクタンスが大きくなる。電流の向きをスパイラル相互間で逆向きとする場合には相互インダクタンスは小さくなり、不適切である。【００２３】
〔３〕《内部電源安定化＿位相差駆動》
本発明の代表的な別の一つの半導体装置は、リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有し、前記リードフレーム部は、中央部に所定のパターンで形成された複数のインダクタ（３１Ａ、３１Ｂ）と、複数のリード部品とを有し、前記インダクタは半導体デバイスの対角線上のリード部品に支えられ、前記半導体デバイスは前記インダクタに支持され、前記半導体デバイスはスイッチングレギュレータ部(３６)を有し、前記スイッチングレギュレータ部は前記インダクタと一対一対応で接続される複数のスイッチング回路（３０Ａ、３０Ｂ）を有し、前記複数のスイッチング回路は相互に位相がずれたクロック（ＣＬＫ１、ＣＬＫ２）に同期したスイッチング動作を行う。相互に位相がずれたスイッチング動作によって内部電源を生成するから内部電源の平滑化が促進される。前記インダクタの支持には外部端子との接続に利用可能な有効リードを使用しなくても済む。【００２４】
〔４〕《内部電源安定化＿給電用バスバー》
本発明の代表的な別の一つの半導体装置は、リードフレーム部と、前記リードフレーム部に搭載された半導体デバイスとを有し、前記リードフレーム部は、その中央部に所定パターンで形成されたインダクタ（６）と、複数のリード部品とを有し、前記半導体デバイスは前記インダクタの一端部に接続されたスイッチングレギュレータ部(３６)を有し、前記リードフレーム部は前記インダクタの他端部に接続されたバスバー(２５Ｇ)を有し、前記半導体デバイスは前記スイッチングレギュレータ部の動作に基づいて生成された内部電源を前記バスバーを介して入力する複数の電源端子（５１〜５４）を有する。前記インダクタをスイッチングレギュレータの平滑回路として利用するとき、バスバーにはスイッチングレギュレータ部の動作に基づいて生成された内部電源が供給され、バスバーを介して半導体デバイスの各部に内部電源を供給することが可能になる。これにより、半導体デバイス内での電力消費状態が偏っても部分的に内部電源が不所望に電圧ドロップする虞は少なくなる。周囲のバスバーから半導体デバイスの各部に対する内部電源の供給効率という点では前記バスバーを閉路に形成するのがよい。【００２５】
上記において、前記半導体装置の外部からグランド電位を受ける所定のリード部品と前記インダクタの他端部との間に接続された容量素子(３２)を有することにより、上記インダクタと容量素子により半導体装置内部でスイッチングレギュレータ用のＬＣフィルタを構成することができる。半導体装置の外付け容量素子を用いてＬＣフィルタを構成する場合には、外部端子との接続に利用されるリード部品から半導体デバイスのパッド電極に至る経路の寄生インダクタンス成分にスイッチングレギュレータ部の動作に伴う高周波電流が流れることになって、上記内部電源やグランド電位が不安定になり易くなる。容量素子が半導体装置内部に搭載されている場合には高周波電流の経路に寄生する負所望なインダクタンス成分が上記よりも小さくなるので、内部電源やグランド電位は変動し難くなる。【００２６】
〔５〕《内部電源安定化＿給電用バスバー＿位相差駆動》
本発明の代表的な別の一つの半導体装置は、リードフレーム部と、前記リードフレーム部に搭載された半導体デバイス（４Ｈ）とを有し、前記リードフレーム部は、その中央部に所定パターンで形成された複数のインダクタ（３１Ａ〜３１Ｄ）と、複数のリード部品とを有し、前記半導体デバイスはスイッチングレギュレータ部を有し、前記スイッチングレギュレータ部は前記複数のインダクタに一対一対応される複数のスイッチング回路（３０Ａ〜３０Ｄ）を有し、各々のスイッチング回路は対応するインダクタの一端部に接続され、前記リードフレーム部は前記インダクタの他端部に共通接続されたバスバー(２５Ｇ)を有し、前記半導体デバイスは前記スイッチングレギュレータ部の動作に基づいて生成された内部電源(Ｖｄｄ)を前記バスバーを介して入力する複数の電源端子(７１)を有する。バスバーにはスイッチングレギュレータ部の動作に基づいて生成された内部電源が供給され、バスバーを介して半導体デバイスの各部に内部電源を供給することが可能になるから、半導体デバイス内での電力消費状態が偏っても部分的に内部電源が不所望に電圧ドロップする虞は少なくなる。【００２７】
複数の前記スイッチング回路に対し相互に位相がずれたスイッチング動作によって内部電源を生成することにより内部電源の平滑化を促進することができる。【００２８】
周囲のバスバーから半導体デバイスの各部に対する内部電源の供給効率という点では前記バスバーを閉路に形成するのがよい。【００２９】
前記半導体装置の外部からグランド電位を受ける所定のリード部品と前記インダクタの他端部との間に接続された容量素子（３２Ａ〜３２Ｄ）を有することにより、上記インダクタと容量素子により半導体装置内部でスイッチングレギュレータ用のＬＣフィルタを構成することができる。半導体装置の外付け容量素子を用いてＬＣフィルタを構成する場合には、外部端子との接続に利用されるリード部品から半導体デバイスのパッド電極に至る経路の寄生インダクタンス成分にスイッチングレギュレータ部の動作に伴う高周波電流が流れることになって、上記内部電源やグランド電位が不安定になり易くなる。容量素子が半導体装置内部に搭載されている場合には高周波電流の経路に寄生する負所望なインダクタンス成分が上記よりも小さくなるので、内部電源やグランド電位は変動し難くなる。【００３０】
〔６〕《渦電流による損失抑制》
本発明の代表的な一つの電子回路は、実装基板(８２)と、この実装基板に搭載された半導体装置(８０)とを有し、前記半導体装置は所定のパターンで形成されたインダクタ(８１)を有し、前記実装基板は電源プレーン(８５)及びグランドプレーン(８４)を有し、前記グランドプレーンは、前記インダクタに重なる領域に沿って形成された複数個のスリット(８７)を有する。インダクタに電流が流れると、グランドプレーンにはそれとは逆方向の渦電電流のような電流ループが誘起される。この誘起電流はインダクタのインダクタンスを小さくするように作用する。このとき前記スリットは前記インダクタに重なる領域を避けるように誘起電流の電流ループを大きくするから、これによってインダクタンスの低下が抑制される。【００３１】
本発明の具体的な一つの形態として、前記電源プレーンにも、前記インダクタに重なる領域に沿って複数個のスリットを形成してよい。一般に電流引抜を優先させた方が動作上望ましいと考えられる場合が多いから、多くの場合、実装基板上において電源プレーンよりもグランドプレーンの方が半導体装置に近くされているが、電源プレーンに対してもスリットを形成しておくことにより同じような効果を期待することができる。【００３２】
スリットの大きさ及び数は、グランドプレーンや電源プレーンとしての電流拡散機能や強度に対してトレードオフの関係にあるので、それを考慮して適当に決定されればよい。前記スリットはインダクタに流れる電流方向に沿った長さよりも前記電流方向に直角な向きが長い方が電流ループを大きく迂回させることができると考えられる。
【発明の効果】
【００３３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。【００３４】
本発明の代表的な一つによれば、インダクタの開口部に半導体デバイスを配置する構造によってリードフレーム部に形成したインダクタと半導体デバイスとのボンディングの自由度に対する制限を緩和することができる。【００３５】
本発明の代表的な別の一つによれば、インダクタに複数のスパイラル状を有するパターンを採用することによって、リードフレーム部に形成したインダクタのインダクタンスを大きくすることができる。【００３６】
本発明の代表的な更に別の一つによれば、リードフレーム部に形成したインダクタを半導体デバイスにオンチップされたスイッチングレギュレータの平滑回路に利用するとき、給電用のバスバーなどを採用することにより、スイッチングレギュレータから平滑回路を介して形成された電源を半導体デバイスの各部に安定に給電することができる。【００３７】
本発明の代表的な更に別の一つによれば、半導体装置のインダクタによって実装基板のグランドプレーンに誘起される電流ループに対し当該電流ループを部分的に大きくするためのスリットをグランドプレーンに形成することにより、半導体装置のリードフレーム部に形成したインダクタのインダクタンス損失を抑制することができる。
【図面の簡単な説明】
【００３８】
【図１】半導体装置の平面的構成を例示する平面図である。
【図２】図1のII−II断面である。
【図３】別の半導体装置の平面的構成が例示する平面図である。
【図４】図３のIV−IV断面図である。
【図５】更に別の半導体装置の平面的構成を例示する平面図である。
【図６】図５のVI−VI断面である。
【図７】更に別の半導体装置の平面的構成を例示する平面図である。
【図８】図３のVIII−VIII断面図である。
【図９】更に別の半導体装置の平面的構成を例示する平面図である。
【図１０】インダクタを半導体デバイスと非接続とした半導体装置の平面的構成を例示する平面図である。
【図１１】インダクタの一端を外部接続用のリード部品に、他端を半導体デバイスに接続した半導体装置の平面的構成を例示する平面図である。
【図１２】図１１に対してインダクタの一端と外部接続用のリード部品との間に容量素子を接続した半導体装置の平面的構成を例示する平面図である。
【図１３】図９に対してバスバーを設けた半導体装置の平面的構成がを例示する平面図である。
【図１４】図１３に対して一部のバスバーを分割した半導体装置の平面的構成を例示する平面図である。
【図１５】隣接する２個のスパイラルを有するインダクタがリードフレーム部に形成された半導体装置を例示する平面図である。
【図１６】電流の向きをスパイラル相互間で逆向きとする場合を例示する平面図である。
【図１７】外部との接続に利用される有効リードと同じタブ吊リードにインダクタを結合した半導体装置を例示する平面図である。
【図１８】２個のスパイラルを持つインダクタを採用した別の半導体装置の平面的構成を例示する平面図である。
【図１９】空きスペースとの関係を考慮して途中で屈曲させたインダクタを採用した半導体装置の平面的構成を例示する平面図である。
【図２０】図１９においてＳＯＰ（small Outline package）構造を採用した半導体装置の平面的構成を例示する平面図である。
【図２１】図１５の半導体装置の製造過程における一つの縦断構造を例示する断面図である。
【図２２】図２１に続く製造過程における一つの縦断構造を例示する断面図である。
【図２３】図２２に続く製造過程における一つの縦断構造を例示する断面図である。
【図２４】図２３に続く製造過程における一つの縦断構造を例示する断面図である。
【図２５】図２４に続く製造過程における一つの縦断構造を例示する断面図である。
【図２６】図２５に続く製造過程における一つの縦断構造を例示する断面図である。
【図２７】図２６に続く製造過程における一つの縦断構造を例示する断面図である。
【図２８】図２７に続く製造過程における一つの縦断構造を例示する断面図である。
【図２９】図１５の半導体装置の製造過程における一つの平面構造を例示する平面図である。
【図３０】図２９に続く製造過程における一つの平面構造を例示する平面図である。
【図３１】図３０に続く製造過程における一つの平面構造を例示する平面図である。
【図３２】図３１に続く製造過程における一つの平面構造を例示する平面図である。
【図３３】図３２に続く製造過程における一つの平面構造を例示する平面図である。
【図３４】スイッチングレギュレータを例示する回路図である。
【図３５】内部電源を生成するために図３４のスイッチングレギュレータを備えた半導体装置の平面的構成を示す平面図である。
【図３６】図３５のXXXVI−XXXVI断面図である。
【図３７】リードフレームで構成した内部電源の給電用バスバーと共にスイッチングレギュレータを示す回路図である。
【図３８】図３７のスイッチングレギュレータを備えた半導体装置の平面的構成を例示する平面図である。
【図３９】図３８の変形例に係る半導体装置の平面的構成を例示する平面図である。
【図４０】図３８の変形例に係る別の半導体装置の平面的構成を例示する平面図である。
【図４１】半導体装置の外付け容量素子を用いてＬＣフィルタを構成する場合にパッケージの外部接続用リード部品に寄生する大きなインダクタンス成分にスイッチングレギュレータ部の動作に伴う高周波電流が流れる様子を示す説明図である。
【図４２】容量素子を半導体装置内部に搭載したときスイッチング回路のｎチャンネル型パワーＭＯＳトランジスタがオン状態にされたときの高周波電流の経路を例示する説明図である。
【図４３】容量素子を半導体装置内部に搭載したときスイッチング回路のｐチャンネル型パワーＭＯＳトランジスタがオン状態にされたときの高周波電流の経路を例示する説明図である。
【図４４】容量素子のデバイス構造を例示する縦断面図である。
【図４５】ＳＯＮのパッケージ構造に給電用バスバーを適用した半導体装置の平面図である。
【図４６】図１９の構成に図４５と同様の変形を施した半導体装置の平面図である。
【図４７】リードフレーム部に形成した４個のインダクタをスイッチングレギュレータに用いると共に給電用バスバーを採用した半導体装置の平面的構成を例示する平面図である。
【図４８】図４７の半導体装置に適用されるスイッチングレギュレータの回路構成を例示する回路図である。
【図４９】４個のインダクタをリードフレーム３部に形成すると共にＬＣフィルタ用の容量素子とバイパス用の容量素子を半導体デバイス内部に形成した半導体装置の平面的構成を例示する平面図である。
【図５０】所定のパターンで形成されたインダクタを有する半導体装置が用いられた電子回路の縦断面構造を例示する断面図である。
【図５１】図５０の半導体装置の平面的構成を模式的に示す平面図である。
【図５２】スリットを設けたグランドプレーンの平面的構成を例示する平面図である。
【図５３】インダクタに電流が流れたときグランドプレーンにはそれとは逆方向の渦電電流のような電流ループが誘起されると共にスリットの作用によりインダクタに重なる領域を避けるように誘起電流の電流ループが大きくされる様子を示す説明図である。
【図５４】スリットがないときの誘起電流の電流ループを示す説明図である。
【図５５】スリットを形成した場合と形成しない場合のインダクタンスを対比して示すシミュレーション結果の説明図である。
【図５６】２重コイルで構成されたインダクタを採用する場合におけるスリットの配置を例示する説明図である。
【図５７】単一コイルと２重コイルの場合のインダクタンスを対比して示すシミュレーション結果の説明図である。
【図５８】インダクタのパターンに採用可能な折り返しパターンの説明図である。
【図５９】インダクタのパターンに採用可能なスパイラルと折り返しの組み合わせパターンの説明図である。
【符号の説明】
【００３９】
１〜１１X  半導体デバイス
２  支持基板
３  リードフレーム部
４、４Ａ〜４Ｊ  半導体デバイス
５  バンプ電極
６  インダクタ
６Ａ、６Ｂ  スパイラル
７  リード部品
８  樹脂
９  絶縁性フィルム
２０  突片
２５A〜２５Ｊ  バスバー
３０Ａ〜３０Ｄ  スイッチング回路
３１Ａ〜３１Ｄ  インダクタ
３２  容量素子
３２Ａ〜３２Ｄ  容量素子
３３  レベルセンサ
３４  クロック発生回路
３５Ａ〜３５Ｄ  スイッチ制御回路
３６、３６Ａ  スイッチングレギュレータ部
４０〜４３  ボンディングパッド
４４  内部電源の幹線
Ｖｄｄ  内部電源
Ｖｃｃ  外部電源
Ｖｓｓ  グランド電位
５０〜５４  ボンディングパッド
５６  容量素子
５６Ａ〜５６Ｄ  容量素子
７０〜７３  ボンディングパッド
８０  半導体装置
８１  インダクタ
８２  実装基板
８３  信号配線層
８４  グランドプレーン
８５  電源プレーン
８７  スリット
【発明を実施するための最良の形態】
【００４０】
《ボンディングの自由度拡大》
図１には半導体装置の平面的構成が例示される。図２には図1のII−II断面が示される。特に図1はリードフレーム部の平面的形状を主体として示してある。【００４１】
同図に示される半導体装置１は、特に制限されないが、ＱＦＮ（Quad Flat Non-leaded package）のパッケージ構造を有し、支持基板２と、前記支持基板２に固定されたリードフレーム部３と、前記リードフレーム部３に接続された半導体デバイス４とを有し、バンプ電極５を露出させて全体が樹脂８で封止されている。バンプ電極５は半導体装置１の外部端子とされ、半導体装置１の各縁辺に２列で千鳥状に多数配置されている。前記リードフレーム部３と半導体デバイス４との接続は代表的に示されたボンディングワイヤ１０、１１、１２で行われる。半導体デバイス４には代表的に示されたボンディングパッド１３，１４，１５が配置されている。特に図示はしないが、実際には半導体デバイスの各辺に沿って多数のボンディングパッドが配置されている。【００４２】
前記リードフレーム部３は、その中央部に所定のパターンで形成されたインダクタ６と、複数のリード部品７とを有する。リードフレーム部３はエッチングでパターンニングされ、バンプ電極５が設けられる部分に比べてその他の部分は薄くなるようにエッチング（所謂ハーフエッチ）されている。リード部品７は組み立て前の状態ではタブ（ＴＡＢ）で吊られたタブ吊リード部品とされており、組み立て時にタブの枠から切り離されたリード部品７とインダクタ６は支持基板２に固定されている。支持基板２は例えば銅箔の一面に絶縁性を有する接着性樹脂を被覆して構成された放熱性接着シートとされ、接着性樹脂面にリード部品７、インダクタ６及び半導体デバイス４が固定されている。半導体デバイスと接着性樹脂面との間には更に図に示される絶縁フィルム９が介在されている。【００４３】
前記インダクタ６は中央部に開口を残してスパイラル状に形成され、前記半導体デバイス４は前記開口を介して前記支持基板２に固定される。上記よりインダクタ６は半導体デバイス４に遮られないから半導体デバイス４とインダクタ６とを接続する位置が全く制限されないという点でボンディングの自由度を得ることができる。例えば図1においてインダクタ６の一端はボンディングパッド１３にボンディングワイヤ１１で接続され、インダクタ６の他端はボンディングパッド１４にボンディングワイヤ１２で接続されるが、半導体デバイス４がインダクタ６の一部に重なってしまうと、インダクタ６の他端をボンディングパッド１４にボンディングワイヤ１２で直接接続することができなくなる。インダクタ６の他端が半導体デバイスで遮られないようにリードフレーム部３に対して変則的に位置をずらして半導体デバイス４を支持基板２に固定すると、今度は代表町に示されたその他のボンディングパッド１５とリード部品７との相対位置が不規則になってボンディングに支障を生ずることになる。【００４４】
前記インダクタ６はアンテナとして又はＬＣフィルタのインダクタなどに利用される。【００４５】
図３には別の半導体装置１Ａの平面的構成が例示される。図４には図３のIV−IV断面が示される。特に図３はリードフレーム部の平面的形状を主体として示してある。図１及び図２との相違点は、半導体装置１AがＱＦP（Quad Flat Package）のパッケージ構造を有する点と、インダクタ６が半導体装置１Ａの対角線上のタブ吊リード部品７Aに支えられている点である。その他の構成は図１及び図２と同じであり、それらと同一機能を有するものには同一符号を付してその詳細な説明を省略する。【００４６】
図５には更に別の半導体装置１Ｂの平面的構成が例示される。図６には図５のVI−VI断面が示される。特に図５はリードフレーム部の平面的形状を主体として示してある。図３及び図４との相違点は、前記インダクタ６が途中から前記開口に向けて分岐した複数個の突片２０を有し、前記半導体デバイス４は前記複数個の突片２０に支持されて固定されている点である。突片２０は所謂ダイパッドとして機能される。支持基板２は廃止されている。その他の構成は図３及び図４と同じであり、それらと同一機能を有するものには同一符号を付してその詳細な説明を省略する。【００４７】
図７には更に別の半導体装置１Ｃの平面的構成が例示される。図８には図３のVIII−VIII断面が示される。特に図７はリードフレーム部の平面的形状を主体として示してある。図５及び図６との相違点は、外部接続用リード部品を各辺毎に一列に配置した一列リードのＱＦNのパッケージ構造を採用した点である。その他の構成は図５及び図６と同じであり、それらと同一機能を有するものには同一符号を付してその詳細な説明を省略する。【００４８】
図９には更に別の半導体装置１Ｄの平面的構成が例示される。同図に示される半導体装置１Ｄは図１のＱＦＮパッケージ構造において支持基板２の代わりに突片２０を採用した構造を備える点が図１と相違され、その他の点は図１と同じである。尚、インダクタ６の巻き数は適宜決定されればよい。【００４９】
図１０には前記インダクタ６を半導体デバイス４Ａと非接続とした半導体装置１Ｅの平面的構成が例示される。ここでは、図９の構成に対し、例えばインダクタ６の一端を外部接続用のリード部品７Ｂにボンディングワイヤ１１で接続し、インダクタ６の他端を外部接続用のリード部品７Ｃにボンディングワイヤ１２で接続している。この構成は、半導体デバイス４Ａがインダクタ６を利用せず、半導体装置１Ｅが実装される実装基板上の他の半導体装置がインダクタ６を利用するのに好適である。【００５０】
図１１には前記インダクタ６の一端を外部接続用のリード部品に、他端を半導体デバイス４Ｂに接続した半導体装置１Ｆの平面的構成が例示される。ここでは、図１０の構成に対し、例えばインダクタ６の一端を外部接続用のリード部品７Ｂにボンディングワイヤ１１で接続し、インダクタ６の他端を半導体デバイス４のボンディングパッド１４にボンディングワイヤ１２で接続している。例えば半導体装置１Ｆの実装基板上において半導体装置１Ｆのリード部品７Ｂに外付けされた容量素子と共にインダクタ６を用いてＬＣフィルタを構成するような用途に対応できる。【００５１】
図１２には図１１に対して前記インダクタ６の一端と外部接続用のリード部品との間に容量素子２１を接続した半導体装置１Ｇの平面的構成が例示される。即ち、インダクタ６の上に容量素子２１を固定し、前記容量素子２１の一方の蓄積電極にインダクタ６の一端をボンディングワイヤ２３で接続し、前記容量素子２１の他方の蓄積電極に外部接続用のリード部品７Ｂをボンディングワイヤ２２で接続し、半導体デバイス４Ｃのボンディングパッド１４にインダクタ６の他端をボンディングワイヤ１２で接続している。これにより、半導体装置１Ｇに組み込まれた上記容量素子２１とインダクタ６を用いてＬＣフィルタを構成することができる。【００５２】
図１３には図９に対してバスバーを設けた半導体装置１Ｈの平面的構成が例示される。即ち、前記リードフレーム部３は、前記半導体装置１Ｈの外部との接続に利用される一対の離間されたリード部品７Ｄ，７Ｅに結合していて前記半導体デバイスの辺に沿って延在するバスバー２５Ａ、同じくリード部品７Ｆ，７Ｇに結合していて前記半導体デバイスの辺に沿って延在するバスバー２５Ｂ、同じくリード部品７Ｈ，７Ｊに結合していて前記半導体デバイスの辺に沿って延在するバスバー２５Ｃ、同じくリード部品７Ｋ，７Ｌに結合していて前記半導体デバイスの辺に沿って延在するバスバー２５Ｄを有する。例えば半導体装置１Ｈの実装基板上の電源ラインに前記バスバー２５Ａ、２５Ｃのリード部品７Ｄ、７Ｅ、７Ｈ、７Ｊを接続し、また、同じく実装基板上のグランドラインに前記バスバー２５Ｂ、２５Ｄのリード部品７Ｆ、７Ｇ、７Ｋ、７Ｌを接続する。これにより、バスバー２５Ａ、２５Ｃの任意の位置で半導体デバイスの電源パッド(Ｖｃｃ)とのボンディングを行うことができ、バスバー２５Ｂ、２５Ｄの任意の位置で半導体デバイスのグランドパッド(Ｖｓｓ)とのボンディングを行うことができ、これによって、電源又はグランド用のボンディングに対して自由度が得られる。【００５３】
図１４には図１３に対して一部のバスバーを分割した半導体装置１Ｊの平面的構成が例示される。図１３に対してバスバー２５Ｂを２５Ｅと２５Ｆに２分割した点が相違される。例えば２５Ｅを電源用、２５Ｆをグランド用に分けて振り分けることが可能になる。【００５４】
《インダクタの電流経路長増大》
次に、リードフレーム部に形成するインダクタの電流経路長を増大させる構成について説明する。【００５５】
図１５には隣接する２個のスパイラルを有するインダクタがリードフレーム部に形成された半導体装置の例が示される。同図に示される半導体装置１Ｋは、図９に半導体装置１Ｄに対し、２個のスパイラルを有するインダクタがリードフレーム部に形成されている点が相違される。即ち、前記リードフレーム部３は、その中央部に所定パターンで形成されたインダクタ６を有し、前記インダクタ６は中心部を異にした２個の電気的に導通するスパイラル６Ａ、６Ｂを有する。インダクタ６を単一スパイラルで構成する場合に比べて連続する２個のスパイラルを形成した方がスパイラルの長さを長くするのが容易である。要するに双方のスパイラル６Ａ、６Ｂの隣接部分によってその長さが長くなる。これにより、インダクタンスを大きくし易い。【００５６】
このとき、前記２個のスパイラル６Ａ、６Ｂの相互隣接部分における電流の向きはスパイラル６Ａ、６Ｂ相互間で同じ向きとする。これによって隣接するスパイラル６Ａ，６Ｂ相互間の相互インダクタンスが大きくなる。矢印ＣＵＲは電流の向きを示す。図１６のように電流の向きをスパイラル相互間で逆向きとする場合には相互インダクタンスは小さい。インダクタ６の電流経路長を長くしてインダクタンスを大きくしようとするのであれば、当然図１５のように隣接部での電流の向きをスパイラル相互間で同じ向きにすることが必要である。【００５７】
尚、図１５においてリードフレーム切断前にインダクタ６を支えていたタブ吊リードは外部との接続には用いられないリード部品７Ａであったが、図１７の半導体装置１Ｌのように外部との接続に利用される有効リードと同じタブ吊リード７Ｍにインダクタ６を結合してもよい。当然組み立て後においてリード部品７Ｍは電源入力や信号入出力には用いられることはない。【００５８】
図１８には２個のスパイラル６Ａ、６Ｂを持つインダクタ６を採用した別の半導体装置１Mの平面的構成が例示される。同図に示される半導体装置１Mは、ＳＯＮ（small Outline Non-leaded package）のパッケージ構造に適用されるリードフレーム部３を有し、このリードフレーム部３の中央部分に２個のスパイラル６Ａ、６Ｂを持つインダクタ６が形成され、その上に半導体デバイス４Ｄが搭載されている。リードフレーム切断前にインダクタ６を支えていたタブ吊リードは外部との接続には用いられないリード部品７Ａである。【００５９】
図１８よりも大きな半導体デバイスを搭載するとき、それに合わせてインダクタを単に大きくするだけでなく、図１９の半導体装置１Ｎのように空きスペースとの関係を考慮して途中で屈曲させてもよい。また、パッケージは図２０の半導体装置１ＰのようなＳＯＰ（small Outline package）構造であってもよい。【００６０】
図２１乃至図２８には図１５の半導体装置の製造過程における縦断構造が例示される。図２９乃至図３３には図１５の半導体装置の製造過程における平面構造が例示される。【００６１】
エッチングによりリードフレームが形成される（図２０）。厚さ方向にもエッチングを行うハーフエッチにてパターンが形成され、バンプ電極が形成される部分はその他の部分に比べて肉厚にされる。リードフレームの平面構造は図２９に例示される。【００６２】
インダクタ６５から分岐形成されたダイパッド２０の上に絶縁性フィルム９を介して半導体デバイス４を固定する（図２１）。その平面構造は図３０に示される。半導体デバイス４のボンディングパッドはリードフレーム部６の対応するリード部品７にボンディングワイヤ１０でボンディングされる（図２３）。ボンディングされた状態の平面構造は図３１に例示される。ボンディングされた半導体デバイス４はリードフレームと共にモールド金型２６、２７に挟まれ、内部空間に開口部２８から樹脂が充填される（図２４）。樹脂が凝固した後に金型２６、２７を取り外す（図２５）。金型２６、２７から取り出された樹脂８の底面にはリードフレームの肉厚部分が露出されており、その部分に半田めっき、スクリーン印刷、又はリフローによる半田付けで、バンプ電極５が形成される（図２６）。バンプ電極の形成面を上にした平面構造が図３２に例示される。次いで、ダイシングブレード２８により切断され（図２７）、半導体装置１Ｋの個片に分割される（図２８）。分割された半導体装置１ｋの平面構造は図３３に例示される。【００６３】
《内部電源安定化＿位相差駆動》
前記リードフレーム部に形成したインダクタをスイッチングレギュレータのためのＬＣフィルタとして用いる場合について説明する。ここでは特にスイッチングレギュレータを位相差駆動して内部電源を安定化する構成について説明する。【００６４】
図３４にはスイッチングレギュレータが例示される。同図に示されるスイッチングレギュレータは降圧回路を構成する。このスイッチングレギュレータは、ＣＭＯＳ出力回路で構成された２個のスイッチング回路３０Ａ、３０Ｂと、スイッチング回路３０Ａ、３０Ｂの各々の出力ノードに結合されたインダクタ３１Ａ，３１Ｂと、インダクタ３１Ａ，３１Ｂと回路のグランド電位Ｖｓｓとの間に配置された容量素子３２と、容量素子３２の蓄積ノードに得られる降圧電圧（内部電源）Ｖｄｄのレベルを検出するレベルセンサ(ＬＶＳ)３３と、レベルセンサ３３による検出電圧に応ずる周波数のクロックＣＬＫ１，ＣＬＫ２を生成するクロック発生回路(ＣＫＧＮ)３４と、クロックＣＬＫ１，ＣＬＫ２に同期してスイッチング回路３０Ａ、３０Ｂを相補スイッチ動作させるスイッチ制御回路(ＳＷＣＮＴ)３５Ａ、３５Ｂとから成る。インダクタ３１Ａ，３１Ｂと容量素子３２はスイッチングレギュレータのＬＣフィルタを構成する。ＬＣフィルタ以外の回路要素である前記スイッチング回路３０Ａ、３０Ｂ、レベルセンサ３３、クロック発生回路３４及びスイッチ制御回路３５Ａ、３５Ｂを総称してスイッチングレギュレータ部(ＳＷＲＰ)３６と称する。スイッチング回路３０Ａはｐチャンネル形のパワーＭＯＳトランジスタＭＰ１とｎチャンネル形のパワーＭＯＳトランジスタＭＮ１との直列回路によって構成される。スイッチング回路３０Ｂはｐチャンネル形のパワーＭＯＳトランジスタＭＰ２とｎチャンネル形のパワーＭＯＳトランジスタＭＮ２との直列回路によって構成される。【００６５】
図３５には内部電源を生成するために図３４のスイッチングレギュレータを備えた半導体装置の平面的構成が示される。図３６には図３５のXXXVI−XXXVI断面が示される。同図に示される半導体装置１ＱはＱＦＮのパッケージ構造を有し、リードフレーム部３の中央部に前記インダクタ３１Ａ，３１Ｂが形成され、前記インダクタ３１Ａ、３１Ｂは半導体装置１Ｑの対角線上のリード部品７Ａに支えられ、半導体デバイス４Ｅが前記インダクタ３１Ａ，３１Ｂに支持されている。前記半導体デバイス４Ｅは、例えばマイクロコンピュータ、フラッシュメモリ、又は画像処理などに特化した専用コントローラなどの機能と共に、内部電源を生成するために前記スイッチングレギュレータ部３６及び容量素子３２を有する。インダクタ３１Ａの一端部が結合されるボンディングパッド４０はスイッチング回路３０Ａの出力ノードに結合され、インダクタ３１Ａの他端部が結合されるボンディングパッド４１はレベルセンサ３３の入力及び容量素子３２の蓄積電極に結合される。インダクタ３１Ｂの一端部が結合されるボンディングパッド４２はスイッチング回路３０Ｂの出力ノードに結合され、インダクタ３１Ｂの他端部が結合されるボンディングパッド４３はレベルセンサ３３の入力及び容量素子３２の蓄積電極に結合される。前記ボンディングパッド４１，４３は半導体デバイス内部において図３４に例示される内部電源の幹線４４に結合され、この幹線４４を介して半導体デバイス内のその他所定の回路部分（ＯＴＨ）４５に内部電源Ｖｄｄが供給される。【００６６】
前記スイッチングレギュレータ部において前記クロックＣＬＫ１、ＣＬＫ２の位相は１８０度ずらされ、これによってスイッチ回路３０Ａ、３０Ｂは相互に位相がずれたクロックに同期したスイッチング動作を行う。相互に位相がずれたスイッチング動作によって内部電源Ｖｄｄを生成するから内部電源の平滑化が促進される。半導体装置１Ｑの外部から供給される外部電源Ｖｃｃを例えば３．３Ｖとすると、内部電源Ｖｄｄは１．８Ｖのような電圧とされる。尚、前述と同様のその他の構成についてはそれと同一符号を付してその詳細な説明を省略する。【００６７】
《内部電源安定化＿給電用バスバー》
前記リードフレーム部に形成したインダクタをスイッチングレギュレータのためのＬＣフィルタとして用いるとき、特にリードフレームに内部電源の給電用バスバーを採用した構成について説明する。ここでは図３７に示されるように１個のスイッチング回路３０Ａを有するスイッチングレギュレータ部３６Ａを一例とする。【００６８】
図３８には内部電源を生成するために図３７のスイッチングレギュレータを備えた半導体装置の平面的構成が示される。同図に示される半導体装置１Ｒは、図９の半導体装置１Ｄに対し、インダクタ６の端部に接続してその外側を周回する給電用のバスバー２５Ｇを形成したリードフレーム部３を有する。バスバー２５Ｇは閉路を成す。前記リード部品７Ａはバスバー２５Ｇに結合されている。【００６９】
半導体デバイス４Ｆは、例えばマイクロコンピュータ、フラッシュメモリ、又は画像処理などに特化した専用コントローラなどの機能と共に、内部電源を生成するために図３７に示される前記スイッチングレギュレータ部３６Ａ及び容量素子３２を有する。半導体デバイス４Ｆには代表的に５個のボンディングパッド５０〜５４が示されている。インダクタ６の一端部が結合されるボンディングパッド５０はスイッチング回路３０Ａの出力ノードに結合される。インダクタ６の他端部と共に給電用バスバー２５Ｇに接続された４個のボンディングパッド５１〜５４は内部電源Ｖｄｄの電源パッドとされる。電源パッド５１〜５４は半導体デバイス４Ｆ内部において内部電源の幹線４４に結合されると共に、前記レベルセンサ３３の入力及び容量素子３２の蓄積電極に結合される。この幹線４４を介して半導体デバイス４Ｆ内のその他所定の回路部分（ＯＴＨ）４５に内部電源Ｖｄｄが供給される。【００７０】
これにより、前記インダクタ６をスイッチングレギュレータ部３６Ａの平滑回路として利用するとき、バスバー２５Ｇにはスイッチングレギュレータ部３６の動作に基づいて生成された内部電源Ｖｄｄが供給され、バスバー２５Ｇを介して半導体デバイス１Ｆの所定の各回路部分４５に内部電源Ｖｄｄを供給することが可能になる。特に半導体デバイス４Ｆ内の電源幹線４４にはバスバー２５Ｇを介して４箇所から内部電源Ｖｄｄが供給される。従って、半導体デバイス４Ｆ内での電力消費状態が偏っても部分的に内部電源Ｖｄｄが不所望に電圧ドロップする虞は少なくなる。前記バスバー２５Ｇは閉路に形成されているから、周囲のバスバー２５Ｇから半導体デバイス４Ｆの各部に対する内部電源Ｖｄｄの供給は効率的である。尚、前述と同様のその他の構成についてはそれと同一符号を付してその詳細な説明を省略する。【００７１】
図３９には図３８の変形例に係る半導体装置の平面的構成が示される。同図に示される半導体装置１Ｓは、図３８の給電用バスバー２５Ｇに対し、４個のバスバー２５Ａ〜２５Ｄをボンディングワイヤ２６で接続して、インダクタ６を周回する電源バスバーとして構成した。その他の構成は図３８と同じである。【００７２】
図４０には図３８の変形例に係る別の半導体装置１Ｔの平面的構成が示される。半導体デバイス４Ｇは容量素子３２を内蔵していない。ここでは前記半導体装置１Ｔの外部からグランド電位Ｖｓｓを受ける所定のリード部品７Ｎと前記インダクタ６の他端部との間に容量素子３２を接続する。これにより、上記インダクタ６と容量素子３２により半導体装置１Ｔ内部でスイッチングレギュレータ用のＬＣフィルタを構成することができる。容量素子３２を半導体デバイス内部に形成する場合に許容されるチップサイズとの関係から必要な大きさの容量をオンチップできないときに有効である。また、半導体装置１Ｔの外付け容量素子を用いてＬＣフィルタを構成する場合に比べても以下の効果がある。すなわち、半導体装置１Ｔの外付け容量素子を用いてＬＣフィルタを構成する場合には、図４１に例示されるようにそのための外部端子との接続に利用されるリード部品から半導体デバイスのパッド電極に至る経路の寄生インダクタンス成分、特にパッケージの外部接続用リード部品に寄生する大きなインダクタンス成分（ＬＰＫＧ）にスイッチングレギュレータ部の動作に伴う高周波電流が流れる。これによって、上記電源ｖｃｃやグランド電位Ｖｓｓが不安定になって内部電源Ｖｄｄも不安定になり易くなる。一方、容量素子３２が半導体装置内部に搭載されている場合には高周波電流の経路に寄生する負所望なインダクタンス成分が上記よりも小さくなる、換言すれば、特にパッケージの外部接続用リード部品に寄生する大きなインダクタンス成分（ＬＰＫＧ）にスイッチングレギュレータ部の動作に伴う高周波電流が流れない。この様子は図４２および図４３に例示する。図４２には容量素子３２を半導体装置１Ｔ内部に搭載したときスイッチング回路のｎチャンネル型パワーＭＯＳトランジスタＭＮ１がオン状態にされたときの高周波電流の経路が示される。図４３は容量素子３２を半導体装置１Ｔ内部に搭載したときスイッチング回路のｐチャンネル型パワーＭＯＳトランジスタＭＰ１がオン状態にされたときの高周波電流の経路が示される。したがって、容量素子３２を半導体装置１Ｔに内蔵する方が電源ｖｃｃやグランド電位Ｖｓｓが変動し難く、内部電源Ｖｄｄは安定化する。【００７３】
図４３では外部電源Ｖｃｃと回路の設置電位Ｖｓｓとの間に容量素子５６が配置され、この容量５６を介して高周波電流の経路を確保している。図４３ではこの容量の作用によって外部接続用リード部品に寄生する大きなインダクタンス成分（ＬＰＫＧ）にスイッチングレギュレータ部の動作に伴う高周波電流が流れない。図４０には前記容量素子の図示は省略してあるが、後で説明する図４７の例では図示してある。【００７４】
図４４には容量素子３２、５６の一例が示される。ここに示される容量素子は通常のセラミックコンデンサではなく、半導体プロセスで製造されている。これは、パッケージに組み立てた後の製品の信頼性を確保し、パッケージ組み立てプロセスとの整合性を確保するため、即ち、半導体装置に半導体デバイス４を組み込むのと同じ組み立て手法で容量素子３２，５６を半導体装置に組み込み可能にするためである。同図に示される容量素子は、通常シリコンチップ内で用いられる拡散層ドープタイプのコンデンサでなく、ＭＩＭ（metal insulator metal)タイプを用いる。これは、拡散層ドープタイプでは、層を重ねることができないため、面積あたりの容量値が十分ではないからである。例えば、発明者らの検討では、０．１μＦ程度の容量値を必要とするが、ＭＩＭタイプでは、Ｈｉｇｈ−Ｋ（高誘電率）材としてＫ＝１０程度の酸化ハフニウムを絶縁膜に用いることで、５層間メタルで約２×１mm程度の素子サイズで必要な容量値を実現することができる。図４４において６０は一方の端子、６１は他方の端子、６２はアルミニウムなどの金属層、６３は銅などの金属層、６４はＨｉｇｈｔ−Ｋ材料などの絶縁膜、６５は酸化膜、６６はシリコンなどの基板である。【００７５】
図４５にはＳＯＮのパッケージ構造に給電用バスバーを適用した半導体装置１Ｕが示される。同図に示される半導体装置１Ｕは図１８の半導体装置１Ｍに対し、半導体装置１Ｕの一長手辺の左右両端のリード部品７Ｐ、７Ｑに給電用バスバー２５Ｈを差し渡し、半導体装置１Ｕの他方の長手辺の左右両端のリード部品７Ｒ、７Ｓに給電用バスバー２５Ｊを差し渡し、インダクタ６の一端を前記ボンディングパッド５１と共に前記給電用バスバー２５Ｈ、２５Ｊにボンディングワイヤで接続し、インダクタ６の他端を前記ボンディングパッド５０にボンディングワイヤで接続し、前記内部電源Ｖｄｄ用の電源パッド５２，５３を一方の給電用バスバー２５Ｊに、前記内部電源Ｖｄｄ用の電源パッド５５４を他方の給電用バスバー２５Ｈに接続して構成される。その他の構成は図１８及び図３８と同様である。【００７６】
図４６には図１９の構成に図４５と同様の変形を施した半導体装置１Ｖが示される。【００７７】
《内部電源安定化＿給電用バスバー＿位相差駆動》
図４７には前記リードフレーム部に形成した４個のインダクタをスイッチングレギュレータに用いるとともに給電用バスバーを採用した半導体装置１Ｗの例が示される。図４８には半導体装置１Ｗに適用される半導体装置４におけるスイッチングレギュレータの回路構成が例示される。【００７８】
先ず図４８に基づいてスイッチングレギュレータの回路構成を概略的に説明する。リードフレーム３には４個のインダクタ３１Ａ〜３１Ｄが形成され、各インダクタ３１Ａ〜３１Ｄに対応してスイッチング回路３０Ａ〜３０Ｄ、スイッチ制御回路３５Ａ〜３５Ｄが設けられる。スイッチ制御回路３５Ａ〜３５ＤはクロックＣＬＫ１〜ＣＬＫ４により各々位相が９０度ずらされてスイッチ制御される。クロックＣＬＫ１〜ＣＬＫ４はクロック発生回路３４Ａが生成し、クロック周波数はレベルセンサ３３による内部電源Ｖｄｄの検出電圧に応じてフィードバック制御される。インダクタ３１Ａ〜３１Ｄは容量素子３２Ａ〜３２Ｄと共にＬＣフィルタを構成し、インダクタ３１Ａ〜３１Ｄと容量素子３２Ａ〜３２Ｄとの接続ノードはレベルセンサ３３に入力される。スイッチング回路３０Ａ〜３０Ｄの各々の外部電源（Ｖｃｃ）供給ノードとグランド電位（Ｖｓｓ）供給ノードとの間には高周波電流をバイパスさせる容量素子５６Ａ〜５６Ｄが配置される。図において７で示される部分は外部接続用のリード部品を総称し、リード部品などに寄生するインダクタンス成分はＬＰＫＧとして示されている。【００７９】
図４８に基づいて半導体装置１Ｗの構成を説明する。前記半導体デバイス４Ｈは、例えばマイクロコンピュータ、フラッシュメモリ、又は画像処理などに特化した専用コントローラなどの機能と共に、内部電源を生成するために図４８に示される前記スイッチングレギュレータ部を有する。前記スイッチングレギュレータ部は図４８においてインダクタ３１Ａ〜３１Ｄ、容量素子３２Ａ〜３２Ｄ、及び容量素子５６Ａ〜５６Ｄを除く回路部分である。半導体デバイス４Ｈには、インダクタ３１Ａ〜３１Ｄに対応するボンディングパッドとして各々４個のボンディングパッド７０〜７３を有する。インダクタ３１Ａ〜３１Ｄの一端部が結合されるボンディングパッド７０はスイッチング回路３０Ａ〜３０Ｄの出力ノードに結合される。インダクタ３１Ａ〜３１Ｄの他端部と共に給電用バスバー２５Ｇに接続されたボンディングパッド７１は内部電源Ｖｄｄの電源パッドとされる。電源パッド７１は半導体デバイス４Ｈ内部において内部電源の図示を省略する幹線に結合されると共に前記レベルセンサ３３の入力に結合される。前記幹線を介して半導体デバイス４Ｈ内の図示を省略するその他所定の回路部分に内部電源Ｖｄｄが供給される。電源パッド７１は容量素子３２Ａ〜３２Ｄの一方の端子にボンディングされ、容量素子３２Ａ〜３２Ｄの他方の端子は外部からグランド電位（Ｖｓｓ）が供給されるリード部品７Ｎにボンディングされる。ボンディングパッド７２は半導体デバイス４Ｈの代表的に示されたグランドパッドであり前記リード部品７Ｎに接続される。ボンディングパッド７３は半導体デバイス４Ｈの代表的に示された外部電源パッドであり、外部から外部電源（Ｖｃｃ）が供給されるリード部品７Ｔにボンディングされ、スイッチング回路３０Ａ〜３０Ｄに動作電源を供給する。前記バイパス用の容量素子５６Ａ〜５６Ｄは前記電源パッド７３とグランドパッド７２との間に接続されて搭載される。容量素子３２Ａ〜３２Ｄ、５６Ａ〜５６Ｄには図４４の容量素子を用いるのがよいが、通常のチップコンデンサを用いることも可能である。【００８０】
上記半導体装置１Ｗによれば、バスバー２５Ｇにはスイッチングレギュレータ部の動作に基づいて生成された内部電源Ｖｄｄが供給され、バスバー２５Ｇを介して半導体デバイス４Ｈの各部に内部電源Ｖｄｄを供給することが可能になるから、半導体デバイス４Ｈ内での電力消費状態が偏っても部分的に内部電源が不所望に電圧ドロップする虞は少なくなる。【００８１】
複数の前記スイッチング回路３０Ａ〜３０Ｄに対し相互に位相がずれたスイッチング動作によって内部電源Ｖｄｄを生成することにより内部電源の平滑化を促進することができる。前記バスバー２５Ｇは閉路を形成するからバスバー２５Ｇから半導体デバイス４Ｈの各部に対して効率的に内部電源Ｖｄｄを供給することができる。【００８２】
容量素子３２Ａ〜３２Ｄとインダクタ３１Ａ〜３１Ｄ、更にバイパス用の容量素子５６Ａ〜５６Ｄを半導体装置１Ｗのパッケージ内に有するから、スイッチングレギュレータ用のＬＣフィルタを半導体装置１Ｗ内部で実現することができる。更に図４１乃至図４３に基づいて説明したように、半導体装置の外付け容量素子を用いてＬＣフィルタを構成する場合に比べて、スイッチングレギュレータ部の動作に伴う高周波電流が寄生インダクタンス成分(ＬＰＫＧ)に流れ難く、外部電源Ｖｃｃ、内部電源Ｖｄｄ、グランド電位Ｖｓｓの不所望な変動を抑えることができる。バイパス用の容量素子５６Ａ〜５６Ｄは図４３に示される容量素子５６と等価の機能を実現する。【００８３】
尚、図４９に例示されるようにインダクタ３１Ａ〜３１Ｄをリードフレーム３部に形成し、前記容量素子３２Ａ〜３２Ｄとバイパス用の容量素子５６Ａ〜５６Ｄを半導体デバイス４Ｊ内部に形成して半導体装置１Ｘを実現してもよい。【００８４】
《渦電流による損失抑制》
図５０には所定のパターンで形成されたインダクタを有する半導体装置が用いられた電子回路の縦断面構造が例示される。図５１には図５０の半導体装置の平面的構成が模式的に示される。【００８５】
半導体装置(ＬＳＩ)８０は所定のパターンで形成されたインダクタ８１を有する。前記インダクタ８１は例えば前述のリードフレーム部３に形成されたインダクタ６とされる。半導体装置８０は実装基板８２に搭載される。前記実装基板８２は例えば金属配線層を３層持ち、最上層が信号配線層８３、第２層目がグランドプレーン（ＧＮＤ）８４、第３層目が電源プレーン(ＶＣＣ)８５とされる。半導体装置８０のグランド端子はグランドスルーホール８６を介してグランドプレーン８４に接続される。半導体装置８０の電源端子は電源スルーホール８７を介して電源プレーン８５に接続される。９２は半導体装置８０の外部端子である。【００８６】
図５２にはグランドプレーン８４の平面的構成が例示される。前記グランドプレーン８６は、前記インダクタ８１に重なる領域に沿って形成された複数個のスリット８７を有する。８８は電源スルーホール８７用のクリアランス孔、８９はグランドスルーホール８６のランドである。インダクタ８１に電流が流れると、図５３に例示されるよいうにグランドプレーン８６にはそれとは逆方向の渦電電流のような電流ループ９０が誘起される。この誘起電流はインダクタ８１のインダクタンスを小さくするように作用する。このとき前記スリット８７は前記インダクタ８１に重なる領域を避けるように誘起電流の電流ループを大きくするから、これによってインダクタンス８１の低下が抑制される。前記スリット８７がなければ誘起電流の電流ループは図５４のようにインダクタに完全に重なってします。図５５のシミュレーション結果に示されるように、結果Ａに示されるインダクタ８１だけでは単位長さ当たりのインダクタンスが３．２３（ｎＨ／ｍｍ）のとき、結果Ｂに示されるスリット８７を形成しない場合にはインダクタンスは２．２３（ｎＨ／ｍｍ）に低下（約３０％低下）し、結果Ｃに示される前記グランドプレーンにスリット８７を形成した場合にはインダクタンスは２．８４（ｎＨ／ｍｍ）に回復（役１８％回復）した。【００８７】
前記電源プレーン８５にも、前記インダクタ８１に重なる領域に沿って複数個のスリットを形成してよい。一般に電流引抜を優先させた方が動作上望ましいと考えられる場合が多いから、多くの場合、実装基板上において電源プレーンよりもグランドプレーンの方が半導体装置に近くされているが、電源プレーンに対してもスリットを形成しておくことにより同じような効果を期待することができる。スリットを形成する位置はグランドプレーン８４に形成した位置と同じ位置とするのがよい。グランドプレーンのスリットによって回復したインダクタンスが電源プレーン上で再び小さくならないようにするのに効果的と考えられるからである。【００８８】
スリットの大きさ及び数は、グランドプレーンや電源プレーンとしての電流拡散機能や強度に対してトレードオフの関係にあるので、それを考慮して適当に決定されればよい。前記スリットはインダクタに流れる電流方向に沿った長さよりも前記電流方向に直角な向きが長い方が電流ループを大きく迂回させることができると考えられる。【００８９】
図５６のようにインダクタ８１が図１５のような２重コイルで構成されている場合にもコイルパターンに沿ってスリット８７を形成する。図５２の単一コイルのコイル長を１９６ｍｍとすると、図５６の２重コイルではコイル長を２７６ｍｍとすることができる。夫々のグランドプレーンにスリットを形成しとき図５７のシミュレーション結果に示されるように、結果Ｃに対応される前記単一コイルの場合にはインダクタンスは５５７（ｎＨ）で、単位長さ当たりのインダクタンスが２．８４（ｎＨ／ｍｍ）とされる。結果Ｄに示される２重コイルの場合にはインダクタンスは５８４（ｎＨ）で、単位長さ当たりのインダクタンスは２．１１（ｎＨ／ｍｍ）とされる。結果Ｃと結果Ｄを比較すると、コイル長が長くなればインダクタンスの絶対値は大きくなるが単位長さ当たりのインダクタンスは小さくなる。コイル長に比例して寄生抵抗が大きくなるので、必要なインダクタンスと、インダクタンス特性を劣化させる寄生抵抗とを考慮して最適コイル長を決定することが望ましい。【００９０】
以上の説明ではインダクタのパターンをスパイラルとしたが、図５８に例示されるような折り返しパターン、或いは図５９に例示されるようなスパイラルと折り返しの組み合わせパターンとすることも可能である。【００９１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。【００９２】
例えば半導体装置のパッケージは上記に限定されずＳＯＪ（Small Outline J-leader Package）ＱＦＪ（Quad Flat J-leader Package）などであってもよい。半導体デバイスはマイクロコンピュータやフラッシュメモリチップに限定されず、その他適宜の半導体デバイスを採用することができる。また、スイッチングレギュレータの用途は降圧回路に限定されず昇圧回路であってもよい。
【産業上の利用可能性】
【００９３】
本発明はスイッチングレギュレータを有する半導体装置に広く適用することができる。
【図１】
2006085363.tif 000002
【図２】
2006085363.tif 000003
【図３】
2006085363.tif 000004
【図４】
2006085363.tif 000005
【図５】
2006085363.tif 000006
【図６】
2006085363.tif 000007
【図７】
2006085363.tif 000008
【図８】
2006085363.tif 000009
【図９】
2006085363.tif 000010
【図１０】
2006085363.tif 000011
【図１１】
2006085363.tif 000012
【図１２】
2006085363.tif 000013
【図１３】
2006085363.tif 000014
【図１４】
2006085363.tif 000015
【図１５】
2006085363.tif 000016
【図１６】
2006085363.tif 000017
【図１７】
2006085363.tif 000018
【図１８】
2006085363.tif 000019
【図１９】
2006085363.tif 000020
【図２０】
2006085363.tif 000021
【図２１】
2006085363.tif 000022
【図２２】
2006085363.tif 000023
【図２３】
2006085363.tif 000024
【図２４】
2006085363.tif 000025
【図２５】
2006085363.tif 000026
【図２６】
2006085363.tif 000027
【図２７】
2006085363.tif 000028
【図２８】
2006085363.tif 000029
【図２９】
2006085363.tif 000030
【図３０】
2006085363.tif 000031
【図３１】
2006085363.tif 000032
【図３２】
2006085363.tif 000033
【図３３】
2006085363.tif 000034
【図３４】
2006085363.tif 000035
【図３５】
2006085363.tif 000036
【図３６】
2006085363.tif 000037
【図３７】
2006085363.tif 000038
【図３８】
2006085363.tif 000039
【図３９】
2006085363.tif 000040
【図４０】
2006085363.tif 000041
【図４１】
2006085363.tif 000042
【図４２】
2006085363.tif 000043
【図４３】
2006085363.tif 000044
【図４４】
2006085363.tif 000045
【図４５】
2006085363.tif 000046
【図４６】
2006085363.tif 000047
【図４７】
2006085363.tif 000048
【図４８】
2006085363.tif 000049
【図４９】
2006085363.tif 000050
【図５０】
2006085363.tif 000051
【図５１】
2006085363.tif 000052
【図５２】
2006085363.tif 000053
【図５３】
2006085363.tif 000054
【図５４】
2006085363.tif 000055
【図５５】
2006085363.tif 000056
【図５６】
2006085363.tif 000057
【図５７】
2006085363.tif 000058
【図５８】
2006085363.tif 000059
【図５９】
2006085363.tif 000060
【国際調査報告】
2006085363.tif 000061
2006085363.tif 000062
2006085363.tif 000063
2006085363.tif 000064
2006085363.tif 000065
2006085363.tif 000066