(57)【要約】本願は、基板上に下部電極（１１）、電子供給層（１２）、絶縁層（１３）及び上部電極（１５）が順に積層された電子放出素子からなる電子放出装置の製造方法であって、基板の法線方向に突出する支持部（Ｐ）と、上記支持部から基板の法線方向に垂直な方向に突出する主マスク部（Ｍ）とを有する複数のマイクロマスク（ＭＭ）を上記電子供給層上に形成するマイクロマスク形成工程を有する製造方法、および上記マイクロマスクを残存させた電子放出装置に関する。  マイクロマスクとして支持部と主マスク部とを有するものを用いることにより、微粒子を用いる手法では作り得なかった細密充填的な配置や規則性を有する配置の電子放出素子を製造することができ、また、支持部の底部の有効幅と主マスクの有効幅とをそれぞれ独立して決定することができるので、逆テーパブロックを用いるものに比して、マスク効果が大きく倒壊の可能性の小さいマイクロマスクを提供することができる。【特許請求の範囲】
【請求項１】
各々が、基板に近い側の下部電極及び前記基板に遠い側の上部電極と、前記下部電極及び前記上部電極の間に積層された電子供給層及び絶縁体層とを有し、前記下部電極及び前記上部電極間への電圧印加時に、前記上部電極側から電子を放出する複数の電子放出素子からなる電子放出装置の製造方法であって、
各々が前記基板の法線方向に突出する支持部と前記支持部から前記基板の法線方向に垂直な方向に突出する主マスク部とを有する複数のマイクロマスクを前記電子供給層上に形成するマイクロマスク形成工程と、
前記電子供給層及び前記マイクロマスク上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記マイクロマスクと前記電子供給層が接触する部分に向かって前記絶縁体層の膜厚が漸次減少するように、形成する絶縁体層形成工程と、
前記絶縁体層上に上部電極を成膜して、前記マイクロマスクと前記電子供給層が接触する部分に向かって前記上部電極の膜厚が漸次減少するようにして電子放出部を形成する上部電極形成工程と、を含むことを特徴とする電子放出装置の製造方法。
【請求項２】
前記マイクロマスク形成工程は、
前記電子供給層上に支持部材料層及び主マスク部材料層を順に成膜し、前記主マスク部材料層の上にリソグラフィ法によって少なくとも前記主マスク部材料層の一部分を露出せしめるレジストマスクを形成するパターニング工程と、
露出した前記主マスク部材料層の部分を異方性エッチングによって食刻して前記主マスク部の形成を行う第１のエッチング工程と、
前記支持部材料層及び主マスク部材料層との選択比（前記支持部材料層のエッチングレート）／（主マスク部材料層のエッチングレート）が１０以上であるエッチャントを用いた等方性エッチングによって食刻して前記支持部の形成を行う第２のエッチング工程と、を含むことを特徴とする電子放出装置の製造方法。
【請求項３】
前記第１のエッチング工程において、前記主マスク部材料層の露出部分をすべて食刻した後、前記支持部材料層の第１深さまで食刻することを特徴とする請求項２記載の電子放出素子の製造方法。
【請求項４】
前記主マスク部の有効幅をａとしかつ前記支持部の底部の有効幅をｂとすると、前記支持部の上端から下端までの長さｃがｃ＜５（ａ−ｂ）の範囲を満たすことを特徴とする請求項１〜３のいずれかに記載の電子放出素子の製造方法。
【請求項５】
前記電子放出部が最短間隔ｄで配置される場合、前記主マスク部の有効幅ａは、ａ＜ｄ／２の範囲を満たすことを特徴とする請求項１〜４のいずれかに記載の電子放出素子の製造方法。
【請求項６】
前記支持部の上端から下端までの長さをｃとすると、前記第１深さｇは、前記主マスク部の有効幅ａがａ＞２２ｃ／９である時、０≦ｇ≦ｃの範囲を満たし、前記主マスク部の有効幅がａ≦２２ｃ／９である時、（１１ｃ／１０）−（９ａ／２０）＜ｇ≦ｃの範囲を満たすことを特徴とする請求項１〜５記載の電子放出素子の製造方法。
【請求項７】
前記支持部の上端から下端までの長さｃは５０ｎｍ≦ｃ≦５０００ｎｍの範囲を満たすことを特徴とする請求項１〜６のいずれかに記載の電子放出装置の製造方法。
【請求項８】
前記電子放出部の上部もしくは下部又は内部に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域を形成する炭素領域形成工程をさらに含むことを特徴とする請求項１〜７のいずれかに記載の電子放出装置の製造方法。
【請求項９】
前記基板の法線方向から前記マイクロマスクを眺め前記主マスク部及び前記支持部を透視して前記基板上に表した投影図法に基づいて、前記主マスク部の図形の輪郭の内側に、前記支持部の下端面の図形の輪郭が位置する関係に、前記支持部及び前記主マスク部が形成されていることを特徴とする請求項１〜８のいずれかに記載の電子放出装置の製造方法。
【請求項１０】
前記マイクロマスクは、隣接する同士の前記主マスク部が接触しないように、配列されていることを特徴とする請求項１〜９のいずれかに記載の電子放出装置の製造方法。
【請求項１１】
前記主マスク部は、前記基板の法線方向に垂直な平面における形状が、円形、楕円、長円形、多角形、若しくは閉曲線からなる形を有していることを特徴とする請求項１〜１０のいずれかに記載の電子放出装置の製造方法。
【請求項１２】
前記電子放出部における前記上部電極が前記絶縁体層上で終端していることを特徴とする請求項１〜１１のいずれかに記載の電子放出装置の製造方法。
【請求項１３】
前記電子放出部における前記絶縁体層が前記電子供給層上で終端していることを特徴とする請求項１〜１２のいずれかに記載の電子放出装置の製造方法。
【請求項１４】
前記電子放出部は前記上部電極の平坦表面における凹部であることを特徴とする請求項１〜１３のいずれかに記載の電子放出装置の製造方法。
【請求項１５】
前記主マスク部は酸化シリコン、前記支持部は窒化シリコンからなり、前記支持部に窒化シリコン、支持部を形成する際のエッチャントに熱リン酸を用いることを特徴とする請求項１〜１４のいずれかに記載の電子放出装置の製造方法。
【請求項１６】
前記支持部を除去する除去工程を含むことを特徴とする請求項１〜１５のいずれかに記載の電子放出素子の製造方法。
【請求項１７】
各々が、基板に近い側の下部電極及び前記基板に遠い側の上部電極と、前記下部電極及び前記上部電極の間に積層された絶縁体層及び電子供給層とを有し、前記下部電極及び前記上部電極間への電圧印加時に、前記上部電極側から電子を放出する複数の電子放出素子からなる電子放出装置であって、
前記電子放出素子の各々は、前記基板の法線方向に突出する支持部と前記支持部の上端から前記基板の法線方向に垂直な方向に突出する主マスク部とからなるマイクロマスクと、前記支持部の周囲に位置しかつ、前記絶縁体層及び前記上部電極の膜厚が前記マイクロマスクと前記電子供給層が接触する部分に向かって漸次減少する電子放出部と、からなり、
前記支持部は、前記基板の法線方向に垂直な平面における前記主マスク部の断面積よりも小さい断面積を有する狭小部を有することを特徴とする電子放出装置。
【請求項１８】
前記基板の法線方向から前記マイクロマスクを眺め前記主マスク部及び前記支持部を透視して前記基板上に表した投影図法に基づいて、前記主マスク部の図形の輪郭の内側に、前記支持部の下端面の図形の輪郭が位置する関係に、前記支持部及び前記主マスク部が形成されていることを特徴とする請求項１７記載の電子放出装置。
【請求項１９】
前記マイクロマスクは、隣接する同士の前記主マスク部が接触しないように、配列されていることを特徴とする請求項１７〜１８のいずれかに記載の電子放出装置。
【請求項２０】
前記主マスク部は、前記基板の法線方向に垂直な平面における形状が、円形、楕円、長円形、多角形、若しくは閉曲線からなる形を有していることを特徴とする請求項１７〜１９のいずれかに記載の電子放出装置。
【請求項２１】
前記主マスク部は、前記支持部の上端から下端までの長さｃは５０ｎｍ≦ｃ≦５０００ｎｍを満たすことを特徴とする請求項１７〜２０のいずれかに記載の電子放出装置。
【請求項２２】
前記電子放出部における前記上部電極が前記絶縁体層上で終端していることを特徴とする請求項１７〜２１のいずれかに記載の電子放出装置。
【請求項２３】
前記電子放出部における前記絶縁体層が前記電子供給層上で終端していることを特徴とする請求項１７〜２２のいずれかに記載の電子放出装置。
【請求項２４】
前記電子放出部は前記上部電極の平坦表面における凹部であることを特徴とする請求項１７〜２３のいずれかに記載の電子放出装置。
【請求項２５】
前記主マスク部は酸化シリコン、前記支持部は窒化シリコンからなることを特徴とする請求項１７〜２４のいずれかに記載の電子放出装置。
【請求項２６】
前記絶縁体層は誘電体からなり、前記電子放出部以外では５０ｎｍ以上の膜厚を有することを特徴とする請求項１７〜２５のいずれかに記載の電子放出装置。
【請求項２７】
前記電子供給層は、シリコン又はシリコンを主成分とする混合物若しくはその化合物からなる非結晶相からなることを特徴とする請求項１７〜２６のいずれかに記載の電子放出装置。
【請求項２８】
前記電子放出部の上部若しくは下部又は内部に、炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域が設けられていることを特徴とする請求項１７〜２７のいずれかに記載の電子放出装置。
【発明の詳細な説明】
【技術分野】  本実施形態は、電子源である電子放出素子及びその製造方法に関する。
【背景技術】  従来から面電子源の電子放出素子の構造として、金属−絶縁体−半導体（ＭＩＳ）型、金属−絶縁体−金属（ＭＩＭ）型などが知られている。
例えば、ＭＩＳ構造の電子放出素子の一例では、基板上に下部電極、絶縁体層、上部電極を順に積層した構造を有するものがある。これを真空中で対向電極の下に配置して下部電極と上部電極の間に所定電圧を印加すると、電子の一部が上部電極から真空中へ飛び出す。
図１に示されるような微粒子、又は図２に示されるような逆テーパーブロックを用い電子放出部を形成する電子放出素子の製法が提案されている（ＷＯ０３／０４９１３２  Ａ１公報参照）。微粒子を分散させマイクロマスクにする場合、２０μｍ程度の微細画素の製造には適さない。なぜならば、２０μｍ程度の微細画素上に同数の微粒子を分散させるような理想的な分散はできず、また２０μｍ程度の微細画素上に１０個程度の密度で分散を行う場合、微粒子が分散をせずに凝集しやすいといった欠点を有する。一方、逆テーパーブロックをマイクロマスクにする場合は先と違いフォトエッチングに代表される半導体プロセスで２０μｍ程度の微細画素の製造に対応できる。ただし逆テーパーブロックの成形は非常に難しく、例えば充分な影効果を得るために電子供給層側をその反対側に対して充分に細かくしようとした場合、わずかな製造条件のずれで逆テーパーブロックが倒壊する可能性がある。
【発明の開示】
そこで、本発明の解決しようとする課題には、安定的に電子の放出可能な電子放出部を形成する電子放出装置の製造方法を提供することが一例として挙げられる。
本発明の電子放出装置の製造方法は、各々が、基板に近い側の下部電極及び前記基板に遠い側の上部電極と、前記下部電極及び前記上部電極の間に積層された電子供給層及び絶縁体層とを有し、前記下部電極及び前記上部電極間への電圧印加時に、前記上部電極側から電子を放出する複数の電子放出素子からなる電子放出装置の製造方法であって、
各々が前記基板の法線方向に突出する支持部と前記支持部から前記基板の法線方向に垂直な方向に突出する主マスク部とを有する複数のマイクロマスクを前記電子供給層上に形成するマイクロマスク形成工程と、
前記電子供給層及び前記マイクロマスク上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記マイクロマスクと前記電子供給層が接触する部分に向かって前記絶縁体層の膜厚が漸次減少するように、形成する絶縁体層形成工程と、
前記絶縁体層上に上部電極を成膜して、前記マイクロマスクと前記電子供給層が接触する部分に向かって前記上部電極の膜厚が漸次減少するようにして電子放出部を形成する上部電極形成工程と、を含み、
前記マイクロマスク形成工程は、
前記電子供給層上に支持部材料層及び主マスク部材料層を順に成膜し、前記主マスク部材料層の上にフォトリソグラフィ法によって少なくとも前記主マスク部材料層の一部分を露出せしめるレジストマスクを形成するパターニング工程と、
露出した前記主マスク部材料層の部分を異方性エッチングによって食刻して前記主マスク部の形成を行うドライエッチング工程と、
前記支持部材料層及び主マスク部材料層との選択比（前記支持部材料層のエッチングレート）／（主マスク部材料層のエッチングレート）が１０以上であるエッチャントを用いた等方性エッチングによって食刻して前記支持部の形成を行うウエットエッチング工程と、を含むことを特徴とする。
本発明の電子放出装置は、各々が、基板に近い側の下部電極及び前記基板に遠い側の上部電極と、前記下部電極及び前記上部電極の間に積層された絶縁体層及び電子供給層とを有し、前記下部電極及び前記上部電極間への電圧印加時に、前記上部電極側から電子を放出する複数の電子放出素子からなる電子放出装置であって、
前記電子放出素子の各々は、前記基板の法線方向に突出する支持部と前記支持部の上端から前記基板の法線方向に垂直な方向に突出する主マスク部とからなるマイクロマスクと、前記支持部の周囲に位置しかつ、前記絶縁体層及び前記上部電極の膜厚が前記マイクロマスクと前記電子供給層が接触するに向かって漸次減少する電子放出部と、からなり、
前記支持部は、前記基板の法線方向に垂直な平面における前記主マスク部の断面積よりも小さい断面積を有する狭小部を有することを特徴とする。
【図面の簡単な説明】  図１及び図２は、従来の電子放出素子の概略断面図である。
図３は、本実施形態による実施形態の電子放出装置の電子放出素子の部分拡大断面図である。
図４は、本実施形態による他の実施形態の電子放出装置の部分拡大斜視図である。
図５〜図１４は、本実施形態による実施形態の電子放出装置の製造工程を説明する素子基板の部分拡大斜視図である。
図１５〜図１７は、本実施形態による他の実施形態の電子放出装置の製造工程におけるマイクロマスクを説明する上面図（Ａ）及び側面図（Ｂ）である。
図１８は、マイクロマスクにおける支持部の高さｃ及び支持部の底部の有効幅ｂの関係を主マスク部の有効幅ａをパラメータとして示したグラフである。
図１９及び図２０は、本実施形態による他の実施形態の電子放出装置の製造工程におけるマイクロマスクを説明する側面図である。
図２１は、本実施形態によるオーバーエッチング量ｇと等方エッチングの時間とを変化させマイクロマスクの存在状態を調べる実験結果を示すグラフである。
図２２及び図２３は、本実施形態による他の実施形態における電子放出装置の電子放出部の配置を説明する上面図である。
図２４は、従来の電子放出素子のマイクロマスクを説明する上面図（Ａ）及び側面図（Ｂ）である。
図２５は、本実施形態による他の実施形態の電子放出装置の電子放出素子の部分拡大断面図である。
図２６は、本実施形態による他の実施形態の電子放出装置の電子放出特性を示すグラフである。
【発明を実施するための最良の形態】  以下、本実施形態の実施の形態について図面を参照しつつ説明する。
（電子放出装置）
図３は、電子放出素子の一例の概略断面図を示す。電子放出素子Ｓは、基板１０上に形成された近い側の下部電極１１上に順に積層形成された電子供給層１２、絶縁体層１３、電子放出部（いわゆる島領域）１４及び上部電極１５からなる。電子放出素子では、下部電極及び上部電極間への所定電圧印加時に、電子が上部電極側から放出される。電子放出部１４は、図示のように、絶縁体層１３及び上部電極１５の膜厚がその中央に向かって漸次減少する領域である。また、電子放出部１４における絶縁体層１３は電子供給層１２上の縁部で終端している。電子放出部１４においては、上部電極１５が絶縁体層１３上の縁部で終端している。よって、上部電極１５と電子供給層１２とは短絡しない。なお、電子放出素子Ｓに電子放出部１４は少なくとも１つあればよいが複数あることが好ましい。
図３に示すように、電子供給層１２上に、電子放出部の底部に、支持部Ｐ及び主マスク部ＭからなるマイクロマスクＭＭが形成されていてもよい。電子放出部１４において、絶縁体層１３及び上部電極１５の膜厚は、マイクロマスクＭＭ下端に向け共に漸次減少する。図３のマイクロマスクＭＭなどが電子放出部１４から除去されても、電子放出素子が得られる。この場合、電子放出部１４は上部電極１５の平坦表面における凹部として形成される。
図４にマイクロマスクＭＭが除去された場合の電子放出装置を示す。この電子放出装置では、複数の電子放出素子Ｓが例えばマトリクス状に配列されている。隣接する上部電極１５を接続するバスラインＢＬと下部電極１１とはそれぞれストライプ状の電極とし、かつ互いに直交する位置に配列される。電子放出素子Ｓはストライプの交点位置に配置される。電子放出素子Ｓ間は区画する絶縁部１７により仕切られている。
電子放出素子Ｓは、素子基板１０上に、下部電極１１（以下、オーミック電極ともいう）、電子供給層１２、絶縁体層１３、上部電極１５が順に積層された積層構造の実施形態の例である。素子基板１０の材質はガラスの他に、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＢＮなどのセラミックスでも良い。Ｓｉウエハ上をＳｉＯ２などの絶縁膜で被覆したウェハも基板として用いられ得る。
オーミック電極１１は単層又は多層からなり、例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、クロム（Ｃｒ）などからなる。
電子供給層１２はシリコン（Ｓｉ）又はＳｉを主成分とする混合物若しくはその化合物などのアモルファス相の半導体からなる。電子供給層１２の材料としてはスパッタリング法やＣＶＤ法により成膜したＩＩＩｂ族あるいはＶｂ族の元素をドープしたアモルファスシリコン（ａ−Ｓｉ）が特に有効であるが、ａ−Ｓｉのダングリングポンドを水素（Ｈ）で終端させた水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、さらにＳｉの一部を炭素（Ｃ）で置換した水素化アモルファスシリコンカーバイト（ａ−ＳｉＣ：Ｈ）や、Ｓｉの一部を窒素（Ｎ）で置換した水素化アモルファスシリコンナイトライド（ａ−ＳｉＮ：Ｈ）などの化合物半導体も用いられる。
絶縁体層１３の誘電体材料としては、酸化シリコンＳｉＯｘ（ｘは原子比を示す）が特に有効であるが、
ＬｉＯｘ、ＬｉＮｘ、ＮａＯｘ、ＫＯｘ、ＲｂＯｘ、ＣｓＯｘ、ＢｅＯｘ、ＭｇＯｘ、ＭｇＮｘ、ＣａＯｘ、ＣａＮｘ、ＳｒＯｘ、ＢａＯｘ、ＳｃＯｘ、ＹＯｘ、ＹＮｘ、ＬａＯｘ、ＬａＮｘ、ＣｅＯｘ、ＰｒＯｘ、ＮｄＯｘ、ＳｍＯｘ、ＥｕＯｘ、ＧｄＯｘ、ＴｂＯｘ、ＤｙＯｘ、ＨｏＯｘ、ＥｒＯｘ、ＴｍＯｘ、ＹｂＯｘ、ＬｕＯｘ、ＴｉＯｘ、ＺｒＯｘ、ＺｒＮｘ、ＨｆＯｘ、ＨｆＮｘ、ＴｈＯｘ、ＶＯｘ、ＶＮｘ、ＮｂＯｘ、ＮｂＮｘ、ＴａＯｘ、ＴａＮｘ、ＣｒＯｘ、ＣｒＮｘ、ＭｏＯｘ、ＭｏＮｘ、ＷＯｘ、ＷＮｘ、ＭｎＯｘ、ＲｅＯｘ、ＦｅＯｘ、ＦｅＮｘ、ＲｕＯｘ、ＯｓＯｘ、ＣｏＯｘ、ＲｈＯｘ、ＩｒＯｘ、ＮｉＯｘ、ＰｄＯｘ、ＰｔＯｘ、ＣｕＯｘ、ＣｕＮｘ、ＡｇＯｘ、ＡｕＯｘ、ＺｎＯｘ、ＣｄＯｘ、ＨｇＯｘ、ＢＯｘ、ＢＮｘ、ＡｌＯｘ、ＡｌＮｘ、ＧａＯｘ、ＧａＮｘ、ＩｎＯｘ、ＳｉＮｘ、ＧｅＯｘ、ＳｎＯｘ、ＰｂＯｘ、ＰＯｘ、ＰＮｘ、ＡｓＯｘ、ＳｂＯｘ、ＳｅＯｘ、ＴｅＯｘなどの酸化物又は窒化物でもよい。
また、ＬｉＡｌＯ２、Ｌｉ２ＳｉＯ３、Ｌｉ２ＴｉＯ３、Ｎａ２Ａｌ２２Ｏ３４、ＮａＦｅＯ２、Ｎａ４ＳｉＯ４、Ｋ２ＳｉＯ３、Ｋ２ＴｉＯ３、Ｋ２ＷＯ４、Ｒｂ２ＣｒＯ４、ＣＳ２ＣｒＯ４、ＭｇＡｌ２Ｏ４、ＭｇＦｅ２Ｏ４、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＣａＷＯ４、ＣａＺｒＯ３、ＳｒＦｅ１２Ｏ１９、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＡｌ２Ｏ４、ＢａＦｅ１２Ｏ１９、ＢａＴｉＯ３、Ｙ３Ａｌ５Ｏ１２、Ｙ３Ｆｅ５Ｏ１２、ＬａＦｅＯ３、Ｌａ３Ｆｅ５Ｏ１２、Ｌａ２Ｔｉ２Ｏ７、ＣｅＳｎＯ４、ＣｅＴｉＯ４、Ｓｍ３Ｆｅ５Ｏ１２、ＥｕＦｅＯ３、Ｅｕ３Ｆｅ５Ｏ１２、ＧｄＦｅＯ３、Ｇｄ３Ｆｅ５Ｏ１２、ＤｙＦｅＯ３、Ｄｙ３Ｆｅ５Ｏ１２、ＨｏＦｅＯ３、Ｈｏ３Ｆｅ５Ｏ１２、ＥｒＦｅＯ３、Ｅｒ３Ｆｅ５Ｏ１２、Ｔｍ３Ｆｅ５Ｏ１２、ＬｕＦｅＯ３、Ｌｕ３Ｆｅ５Ｏ１２、ＮｉＴｉＯ３、Ａｌ２ＴｉＯ３、ＦｅＴｉＯ３、ＢａＺｒＯ３、ＬｉＺｒＯ３、ＭｇＺｒＯ３、ＨｆＴｉＯ４、ＮＨ４ＶＯ３、ＡｇＶＯ３、ＬｉＶＯ３、ＢａＮｂ２Ｏ６、ＮａＮｂＯ３、ＳｒＮｂ２Ｏ６、ＫＴａＯ３、ＮａＴａＯ３、ＳｒＴａ２Ｏ６、ＣｕＣｒ２Ｏ４、Ａｇ２ＣｒＯ４、ＢａＣｒＯ４、Ｋ２ＭｏＯ４、Ｎａ２ＭｏＯ４、ＮｉＭｏＯ４、ＢａＷＯ４、Ｎａ２ＷＯ４、ＳｒＷＯ４、ＭｎＣｒ２Ｏ４、ＭｎＦｅ２Ｏ４、ＭｎＴｉＯ３、ＭｎＷＯ４、ＣｏＦｅ２Ｏ４、ＺｎＦｅ２Ｏ４、ＦｅＷＯ４、ＣｏＭｏＯ４、ＣｏＴｉＯ３、ＣｏＷＯ４、ＮｉＦｅ２Ｏ４、ＮｉＷＯ４、ＣｕＦｅ２Ｏ４、ＣｕＭｏＯ４、ＣｕＴｉＯ３、ＣｕＷＯ４、Ａｇ２ＭｏＯ４、Ａｇ２ＷＯ４、ＺｎＡｌ２Ｏ４、ＺｎＭｏＯ４、ＺｎＷＯ４、ＣｄＳｎＯ３、ＣｄＴｉＯ３、ＣｄＭｏＯ４、ＣｄＷＯ４、ＮａＡｌＯ２、ＭｇＡｌ２Ｏ４、ＳｒＡｌ２Ｏ４、Ｇｄ３Ｇａ５Ｏ１２、ＩｎＦｅＯ３、ＭｇＩｎ２Ｏ４、Ａｌ２ＴｉＯ５、ＦｅＴｉＯ３、ＭｇＴｉＯ３、Ｎａ２ＳｉＯ３、ＣａＳｉＯ３、ＺｒＳｉＯ４、Ｋ２ＧｅＯ３、Ｌｉ２ＧｅＯ３、Ｎａ２ＧｅＯ３、Ｂｉ２Ｓｎ３Ｏ９、ＭｇＳｎＯ３、ＳｒＳｎＯ３、ＰｂＳｉＯ３、ＰｂＭｏＯ４、ＰｂＴｉＯ３、ＳｎＯ２−Ｓｂ２Ｏ３、ＣｕＳｅＯ４、Ｎａ２ＳｅＯ３、ＺｎＳｅＯ３、Ｋ２ＴｅＯ３、Ｋ２ＴｅＯ４、Ｎａ２ＴｅＯ３、Ｎａ２ＴｅＯ４などの複合酸化物、ＦｅＳ、Ａｌ２Ｓ３、ＭｇＳ、ＺｎＳなどの硫化物、
ＬｉＦ、ＭｇＦ２、ＳｍＦ３などのフッ化物、
ＨｇＣｌ、ＦｅＣｌ２、ＣｒＣｌ３などの塩化物、
ＡｇＢｒ、ＣｕＢｒ、ＭｎＢｒ２などの臭化物、
ＰｂＩ２、ＣｕＩ、ＦｅＩ２などのヨウ化物、
ＬａＢ６、ＣｅＢ６などのランタノイド硼化合物、
ＴｉＢ２、ＺｒＢ２、ＨｆＢ２などの金属硼化物、
又は、ＳｉＡｌＯＮなどの複合酸化窒化物でも絶縁体層１３の誘電体材料として有効である。
また、ダイヤモンド、フラーレン（Ｃ２ｎ）からなる炭素絶縁物も有効である。
絶縁体層の電子放出部１４以外の平坦部分の厚さは、５０ｎｍ以上が好ましいが、更に好適な厚さの範囲は、素子の静電容量及び主マスクの大きさから決定される。
素子平坦部において上部電極と電子供給層にはさまれた絶縁体層は静電容量を形成する。この静電容量の値が大きいと素子の高速動作に対する妨げとなり、特に光電変換膜と組合せて撮像装置を構成する場合に顕著となる。この観点からは、絶縁体層は厚い方が好ましい。一方、素子の電子放出量（エミッション電流）を大きくするには、電子放出素子の面密度（単位面積当たりの電子放出素子の数）を増やすことが有効であるが、絶縁体層を厚くすることはこの面密度を高くする妨げとなる。絶縁体層が厚いと支持部Ｐを高くする必要が生じ、その結果主マスク部Ｍの径を大きくせざるを得ず、上記面密度が得られなくなるからである。こうして決定される好適な絶縁体層の厚さは１００〜１０００ｎｍ程度である。
薄膜として成膜される上部電極１５の材料としては融点が極めて高いタングステン（Ｗ）が特に有効であるが、融点の高いモリブデン（Ｍｏ）レニウム（Ｒｅ）、タンタル（Ｔａ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、イットリウム（Ｙ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）も有効であり、Ａｕ、Ｂｅ、Ｂ、Ｃ、Ａｌ、Ｓｉ、Ｓｃ、Ｍｎ、Ｃｕ、Ｚｎ、Ｇａ、Ｎｂ、Ｔｃ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなども用いられ得る。また、これらの金属の合金や例えばＬａＢ６、ＣｅＢ６、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２などの導電性を有する化合物も用いられ得る。上部電極１５の平坦部分での膜厚は、１０〜１０００ｎｍである。
電子放出素子の製造における成膜法としては物理堆積法又は化学堆積法が用いられる。物理堆積法はＰＶＤ（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法として知られ、これには真空蒸着法、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）法、スパッタリング法、イオン化蒸着法、レーザアブレーション法などがある。化学堆積法はＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法として知られ、これには熱ＣＶＤ法、プラズマＣＶＤ法、ＭＯＣＶＤ（ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法などがある。これらの中で、スパッタリング法が特に有効である。電子供給層は、スパッタリング法（反応スパッタリングを含む）を用いてガス圧０．１〜１００ｍＴｏｒｒ好ましくは０．１〜２０ｍＴｏｒｒ、成膜レート０．１〜１０００ｎｍ／ｍｉｎ好ましくは０．５〜１００ｎｍ／ｍｉｎのスパッタリング条件で成膜される。
さらに、電子放出素子Ｓにおいて、その上部の少なくとも凹部の電子放出部１４上に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域（図示せず）が成膜されてもよい。また、作製時に上下電極間の所定電圧による通電処理により、発生するジュール熱を利用して、電子供給層１２の一部などを非結晶相から結晶化させてもよい。
炭素領域の材料として無定形炭素、グラファイト、カルビン、フラーレン（Ｃ２ｎ）、ダイヤモンドライクカーボン、カーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレート、ダイヤモンド、などの形態の炭素、或いは、ＺｒＣ、Ｓｉ、ＷＣ、ＭｏＣなどの炭素化合物が有効である。
炭素領域を薄膜として形成する方法は、例えば真空チャンバに設けられた炭素ターゲットを有するスパッタリング装置などにより、凹部の電子放出部と上部電極上に一様に積層、形成することができる。この場合、炭素は主として無定形炭素、グラファイト、ダイヤモンドライクカーボンといった形態をとる。一方、炭素領域の炭素がカーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレートの形態の場合はＣＶＤ法が有効である。この場合、上部電極の表層のＦｅ、Ｎｉ、Ｃｏを主成分とする触媒層を設けておくと良い。または炭素の形態によらず印刷法も炭素領域の形成法として有効である。
（電子放出装置の製造方法）
図４に示した電子放出素子がマトリクス状に配置された電子放出装置の製造方法を一例として概略説明する。
まず、図５〜図１２に示すように、基板上に複数の電子放出素子を構成する積層体を形成し、マイクロマスクを用いて、電子放出部を形成する。各々が電子供給層上に接触する部分周りに影を形成する複数のマイクロマスクを電子供給層上に形成する。マイクロマスクとしては積層体のエッチングレートの差を利用して傘構造を有するマイクロマスクを用いる。マイクロマスクは、所定面積を有する上部の主マスク部とそれを支持する当該所定面積より小なる横断面積を有する支持部Ｐからなる。
先ず、図５に示すように、清浄な基板１０を用意し、その主面に例えばＣｒ／Ｃｕ／Ｃｒ／ＴｉＮの４層からなるオーミック電極１１をストライプ状に成膜する。
次に、図６に示すように、基板１０及びオーミック電極１１上にスパッタリングにより例えばＳｉからなる電子供給層１２を一様に形成して、オーミック電極ストライプを覆う。シリコンの他に、シリコンを主成分とする混合物若しくはその化合物からなる電子供給層を基板上に形成することもできる。
次に、図７に示すように、ＣＶＤなどで電子供給層１２上にマイクロマスクの支持部Ｐの材料である例えば窒化シリコンＳｉＮｘの支持部材料層１３３を成膜し、その上にマイクロマスクの主マスク部の材料である例えば酸化シリコンＳｉＯｘの主マスク部材料層１３４を成膜する。
その後に、図８に示すように、レジストマスクＲを主マスク部材料層１３４上に形成する。すなわち、レジストを塗布し、所定パターンで、露光、現像によりパターニングを行う。この工程は通常のフォトリソグラフィ法と同様のレジスト塗布、露光、現像のプロセスからなる。また、電子ビームリソグラフィ法を用いれば、より微細なパターニングができる。レジストマスクＲは、オーミック電極１１上方であり、後に形成される上部電極のストライプと交差すべき領域内に配置される。
その後、図９に示すように、反応イオンエッチングなどの異方性エッチングを行う。レジストマスクＲの残っているところはエッチングガスから保護され、レジストマスクＲの残っていないところのみ膜面に垂直方向に主マスク部材料層１３４がエッチングされる。このドライエッチングは支持部材料層１３３の途中の第１深さｇまで行う。すなわち、主マスク部材料層１３４を越えて支持部材料層１３３をもオーバーエッチングする（オーバーエッチング量ｇ）。
次に、図１０に示すように、熱リン酸溶液でウエットエッチング（等方性エッチング）を行う。ここで、酸化シリコンと窒化シリコンの熱リン酸でのエッチングの選択比｛（窒化シリコンのエッチングレート）／（酸化シリコンのエッチングレート）｝は略３０であり、酸化シリコンはほとんどエッチングされない。この選択比が１０以上であることが好ましい。選択比が１０に満たないと、支持部を形成する際に主マスク部が小さくなってしまい十分なマスク効果が得られない。図１０に示すように、等方エッチングにより支持部材料層１３３は、主マスク部材料層１３４下の膜面にて水平方向にも痩せてくる。その後、電子供給層１２が露出し、残っている支持部材料層１３３の形（支持部）が適当になったところでウエットエッチングを止める。
次に、アッシングより主マスク部Ｍの上部に残ったレジストマスクＲを除去すると、図１１に示すように、電子供給層１２上に、形成すべき電子放出部に対応する部位に、各々が窒化シリコンの支持部Ｐ及び酸化シリコンの主マスク部Ｍからなる複数のマイクロマスクＭＭが形成される。
このようにして、マイクロマスク形成工程において、基板上に支持部材料層及び主マスク部材料層を成膜し、その上にフォトリソグラフィ法によってレジストマスクを形成し、さらに、ドライエッチング法及びウエットエッチング法によって、主マスク部Ｍ及び支持部Ｐを順に食刻して、マイクロマスクＭＭを形成する。マイクロマスクＭＭはマイクロマスクとして、基板及び電子供給層の法線方向に突出する支持部Ｐと、支持部Ｐから基板及び電子供給層に平行な方向に突出する主マスク部Ｍとから構成される。マイクロマスクＭＭの支持部材料層はウエットエッチング可能な材料に限らないが、少なくとも等方性エッチング可能な材料から選択される。また、支持部材料層は等方性エッチング可能であればマイクロマスクＭＭに用いることができる。なお、マイクロマスクＭＭを電気絶縁性のマイクロマスクとして、これらを除去せずに残しても、最終製品としてマイクロマスクＭＭを有する電子放出装置とすることができるが、マイクロマスクＭＭは、形状によっては放出された電子の飛翔の妨げとなるので、その場合は除去する方が望ましい。
その後、図１２に示すように、電子供給層１２及びマイクロマスクＭＭ上に酸化シリコンＳｉＯｘをスパッタリングにより一様に堆積させ、絶縁体の薄膜からなる絶縁体層１３を形成する。ここで、電子供給層１２及びマイクロマスクＭＭの接触部分の周りには絶縁体ガス（粒子）が回り込み、絶縁体層１３の所定膜厚から漸次膜厚が減少する絶縁体層部分が形成される。膜厚が漸次減少する絶縁体層部分は主マスク部Ｍ下における電子供給層１２上で終端してその縁部が形成される。
次に、図１２に示すように、絶縁体層１３及びマイクロマスクＭＭ上にタングステンＷをスパッタリングにより一様に堆積させ上部電極１５を形成する。ここで、金属は絶縁体層１３及び主マスク部Ｍ間の間隙から支持部Ｐの接触部分の周りには回り込み、上部電極１５の所定膜厚から漸次膜厚が減少する上部電極部分が形成される。膜厚が漸次減少する上部電極部分は主マスク部Ｍ下における絶縁体層１３上で終端してその縁部が形成される。このように、マイクロマスクＭＭの支持部Ｐの接触部周りに向かって、絶縁体層１３及び上部電極１５の膜厚が連続的に薄くなっている。結果として、凹部である電子放出部１４は、絶縁体層１３及び上部電極１５内のマイクロマスクＭＭ下の接触面周囲に形成される。ここで、マイクロマスクＭＭの主マスク部Ｍが露出するような、すなわち上部電極１５の材料に完全に埋没しないような大きさ、厚さとなるように、主マスク部材料層１３４及び支持部材料層１３３の膜厚は設定されてある。
次に、熱リン酸溶液でウエットエッチングを行い、窒化シリコンの支持部Ｐとともにマイクロマスクを除去する。図１３に示すように、電子放出部を構成する複数の電子放出部１４が凹部として現れる。
この電子放出部の形成方法は、マイクロマスクＭＭの主マスク部Ｍと支持部Ｐの面積及び太さがパターニングで決まるので、形成のための制御が容易である。ゴブレット足状の支持部Ｐが倒れたりしないので、安定性に優れる。さらに、支持部Ｐの太さを、材料の膜厚と主マスク部Ｍの面積とウエットエッチの時間により容易に制御できる。
次に、電子放出部が形成された上部電極１５上に、レジストを一様に塗布し、電子放出素子の画素間（区切線）となるべき部分に開口を設け、プラズマエッチングを利用したフォトリソグラフィ法により、電子供給層１２をエッチングし電子放出素子を分割し、図１４に示すように、基板１０を露出させる。
次に、電子放出素子Ｓ間に電子供給層１２上に絶縁部１７を堆積し、レジストを除去した後、隣接する上部電極１５を接続するバスラインＢＬを、下部電極１１に直交するように形成する。このようにして図４に示す電子放出装置が形成される。さらに、上部電極１５の電子放出部１４上に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域（図示せず）が成膜される。
（他の実施形態）
主マスク部Ｍは図１５のような円形（上面図（Ａ））の他に、多角形あるいは曲線と直線で構成される形でもよい。例えば、図１６に示すように星型（上面図（Ａ））の主マスク部Ｍを有するマイクロマスクを用いた場合、多様な暫減曲線の膜厚を有する絶縁体層及び上部電極からなる電子放出部を形成することができる。また、図１７のように長手線状（又は長円若しくは楕円）の主マスク部Ｍと支持部Ｐとからなるマイクロマスクも形成できる。これは限られた画素面積を有効に利用した電子放出部を形成することができる。つまり、電子放出は絶縁体層と上部電極層の極めて薄い部分から生じていると考えられ、星形や長円型などのマイクロマスクを用いた場合はこの電子放出部が面内に占める割合を大きくすることができる。また星形マイクロマスクは、一つのマスクで様々漸減スロープを形成することができるので、製造時の条件ずれ等に対して、放出電流値の変動が少ない。さらに、星形の場合は、マイクロマスクを除去せずに残した場合でも、放出電子の飛翔の妨げになり難いという利点もある。
いずれの形状においても、投影図法（空間内の一点または無限遠点から空間にある物体を眺めて、物体を平面上に表す図法、すなわち視点と物体上のすべての点を結んだ直線を平面と交わらせ、これらの交点の集まりによって平面上に物体を表す図法）によって、基板の法線方向からマイクロマスクを眺め主マスク部Ｍ及び支持部Ｐを透視して基板上に表した場合に、主マスク部Ｍの図形の輪郭の内側に、支持部Ｐの下端面の図形の輪郭が位置する関係に、支持部Ｐ及び主マスク部Ｍが形成されていれば、マスク効果が得られる。
これら実施形態のマイクロマスクの特徴について説明する。
マイクロマスクにおいて充分なマスク効果を得るためには、図１５に示すように主マスク部Ｍの有効幅（すなわち、円形、楕円、内接円などの直径などの有効な幅）ａ、支持部Ｐの底部の有効幅（すなわち、円形、楕円、内接円などの直径などの有効な幅）ｂ及び支持部Ｐの高さ（上端から下端までの長さ）ｃが所定の関係を満たしていることが必要である。マスク作用のみに着目すれば、支持部Ｐは細いほど良いが、マイクロマスクＭＭ自体が倒壊し易くなり実用的でない。そこで、好適なａ、ｂ、ｃの関係を決定すべく実験を行った。マイクロマスクＭＭが倒壊しないか、及び支持部Ｐに絶縁体層が堆積しないかを判定基準とした。この結果を図１８に示す。図中の○印は判定基準が満足されている場合を、×印は満足されていない場合を示している。合否の境界は概ね直線で近似され、ｃ＝５（ａ−ｂ）であった。以上より、支持部Ｐの高さｃがｃ＜５（ａ−ｂ）を満たすことが望ましい。また、この条件を、図１５中にθ１で示した角度（図１５に示す基板表面と支持部Ｐの下端縁部から主マスク部Ｍの下端縁部までの直線とのなす角度）で表すとおよそ８５度未満なる値を得た。
また、主マスク部Ｍの有効幅ａは、等間隔で配置する場合の電子放出部ピッチｄにおいて、ａ＜ｄ／２を満たすことが望ましい。
図９の工程において、窒化シリコンをオーバーエッチングするオーバーエッチング量ｇ（第１深さ）は支持部Ｐの形状を決める重要なパラメータになる。窒化シリコンを全てエッチングしてしまうと、支持部Ｐの側面傾斜角θ（図１５に示す基板の法線と支持部の稜線とのなす角度）はゼロになる。これは電子供給層１２と支持部Ｐの接地面積が小さくなるので、マイクロマスクの起立は不安定になり、倒壊の可能性が大きくなる。逆に窒化シリコンの残厚が大きいと、支持部Ｐの側面傾斜角θは大きくなる。この場合は電子供給層１２と支持部Ｐの接地面積は大きくなり、支持部Ｐの電子供給層の接地部周りで主マスク部Ｍのマスク効果が充分に得られない。すなわち支持部Ｐにもスパッタ粒子が付着してしまい、膜厚ゼロに向かいスムーズに暫時減少する絶縁体層を形成することができない。このことより、オーバーエッチング量ｇは適正範囲に設定すべきである。主マスク部Ｍの有効幅ａがａ＞２２ｃ／９と十分大きいときには、オーバーエッチング量ｇは０≦ｇ≦ｃの範囲でよい。これは、支持部Ｐの高さに比べて主マスク部Ｍの有効幅が十分に大きいとき、図１９及び図２０のように支持部Ｐの側面傾斜角θの大きさによらず十分なマスク効果が得られるからである。
主マスク部Ｍの有効幅ａがａ≦２２ｃ／９の時には、オーバーエッチング量ｇの適正な値は、その有効幅ａ、支持部の高さｃといったマスク寸法や、等方エッチング量の組合わせにより左右されるようになる。図２１にその実験結果の一例を示す。ここでは、支持部の高さｃがｃ＝ａ／２の場合に、オーバーエッチング量ｇ（μｍ）と等方エッチング時間（分）を種々に変化させている。図中の等方エッチング時間のＲは支持部Ｐの速度（μｍ／分）をしめす。図中の△印は、絶縁体が支持部Ｐに堆積してしまい、後にマイクロマスクＭＭを除去した時に段差が生じ絶縁体層の膜厚がゼロまで漸減しない場合を示す。また、×印は支持部Ｐの断面積が小さくなり過ぎマイクロマスクＭＭが倒壊する場合を示す。○印はこれらの不具合が生じない場合を示す。また、図２１中の斜線で示した領域は、窒化シリコンが残留してしまう条件を示している。図２１によれば、オーバーエッチング量がｃ／５の場合には不具合が生じない等方エッチング時間がない。すなわち支持部の高さｃがｃ＝ａ／２の場合には、オーバーエッチング量ｇはｃ／５＜ｇ≦ｃの範囲であることが望ましいことが分かった。主マスク部Ｍの有効幅ａと支持部の高さｃの関係が種々に異なる場合についても同様な実験を行うことにより、オーバーエッチング量ｇは、（１１ｃ／１０）−（９ａ／２０）＜ｇ≦ｃの範囲であることが望ましいことが分かった。
本実施形態によれば、従来の微粒子をマイクロマスクとして用いる手法では作り得なかった図２２のような細密充填的な配置や、図２３のような正方格子点上の配置など規則性を有する電子放出部１４の配置をフォトリソプロセスで容易に作り得る。このことは、例えば２０μｍ×２０μｍ程度の微小な画素を作る場合に電子放出部１４の密度を最大まで高めてエミッション電流を高められることを可能にする。また、微小な画素を作る場合に、電子放出部１４の数のばらつきから生じるエミッション電流のばらつきを抑制できる。もちろん、規則性を有する配置の他に、不規則な配置でも可能である。
一方、逆テーパーブロックをマイクロマスクとして用いる方法は以前から提案されていた。しかしながら、従来の逆テーパーブロックは図２４のような形状であり、マスク効果が小さく、良好な電子放出部を形成できない。また、マスク効果を大きくするためｅ／ｆを大きくすると倒壊の可能性が大きくなる。本実施形態のマイクロマスクでは主マスク部Ｍの有効幅ａとは独立したパラメータでｂを決めることができる。すなわち、マスク効果が大きく、倒壊の可能性の小さいマイクロマスクを提供することができる。
また、マイクロマスクは電子供給層上に設けた場合を説明したが、例えば、図２５に示すように、オーミック電極などの下部電極１１上に支持部Ｐ及び主マスク部ＭからなるマイクロマスクＭＭを予め設け、電子供給層１２を斜め方向から材料をスパッタリングするいわゆる傾斜スパッタリングを行い形成して、以下、図１２の工程と同様に電子放出部を形成することもできる。
実施形態のように主マスク部Ｍに酸化シリコン、支持部Ｐに窒化シリコン、エッチャントに熱リン酸を使う組み合わせのほかに、主マスク部Ｍに窒化シリコン、支持部Ｐに酸化シリコン、エッチャントにバッファードふっ酸を使う組み合わせなども可能である。主マスク部Ｍと支持部Ｐの材質は充分に選択性の大きいエッチャントを使用する。
さらに、マイクロマスクを単一層ではなく多層として、マイクロマスクとして機能する主マスク部Ｍとこれを支える支持部Ｐとからなるマイクロマスクを提案する。かかる主マスク部Ｍと支持部Ｐは以下の（１）〜（５）の特性及び条件を満たすことが好ましい。
（１）主マスク部Ｍ遮蔽面積は、支持部Ｐの底辺面積に加え、形成すべき電子放出部の面積を有する。
（２）主マスク部Ｍ膜厚は、主マスク部Ｍ形状を維持するのに必要な最低の膜厚を有する。
（３）主マスク部材料はレジストマスクの現像液、剥離液などパターニングに必要な薬液並びに、に耐える材料である。
（４）主マスク部Ｍと支持部Ｐをそれぞれ異方性エッチング法と等方性エッチング法により形成する場合、主マスク部材料はさらに、等方性エッチングに必要なエッチャントに耐える材料である。
実施形態のようなマイクロマスクは、第１にフォトエッチングプロセスで行うので、２０μｍ程度の微小な画素にも対応でき、第２にエッチングレートの差を利用してマイクロマスクを傘構造にするので、影の効果を発揮するとともに、従来の微粒子や逆テーパーブロックを用いた製法の欠点を補うことができ、同時に従来の微粒子や逆テーパーブロックの形成に比べて制御性が良く、生産性に優れる。
傘状のマイクロマスクをリフトオフするときに支持部ＰであるＳｉＮと上部電極のエッチング比が大きいエッチャントを用いた場合、リフトオフ後に上部電極にダメージが残らない効果が得られる。
また、同じくリフトオフ時にＳｉＮとＳｉＯのエッチング比は大きく取れるが、ＳｉＯｘも幾分エッチングされるエッチャントを用いた場合、電子放出部を形成するＳｉＯｘもわずかにエッチングされ、結果、支持部Ｐが除去された部分にバリが残らない効果が得られる。
さらに、本実施形態の電子放出素子では、その電子放出部以外の絶縁体層は厚い膜厚を有するので、スルーホールが発生しにくくなり、製造歩留まりが向上する。また、本実施形態の電子放出素子は、表示装置、画素バルブの発光源、撮像素子、電子顕微鏡などの電子放出源、真空マイクロエレクトロニクス素子などの高速素子に応用でき、さらに面状又は点状の電子放出ダイオードとして、さらには高速スイッチング素子として動作可能である。
特に、小型高精細なディスプレイの電子放出源や、撮像素子の電子放出源の場合に２０μｍ程度の微小な画素を構成することが求められるので、本実施形態の電子放出素子が有効である。
【実施例】  支持部材料層の窒化シリコン薄膜を膜厚５００ｎｍ、主マスク部材料層の酸化シリコン薄膜を膜厚５００ｎｍそれぞれＳｉ電子供給層上に順に堆積した。
膜厚１μｍの円形にレジストマスクを酸化シリコン薄膜上にパターニングした。
酸化シリコンを５００ｎｍと窒化シリコン薄膜をその半分の膜厚２５０ｎｍまでをドライエッチングした。
その後、熱リン酸で８分のエッチングを行った。この熱リン酸でのエッチングの選択比｛（窒化シリコンのエッチングレート）／（酸化シリコンのエッチングレート）｝は略３０であった。結果、支持部Ｐの側面傾斜角θが略２０°である良好なマイクロマスクが形成された。
このマイクロマスクを用いて次のように電子放出部を形成した。
スパッタリングで絶縁体層であるＳｉＯｘを膜厚３００ｎｍで、上部電極であるＷを膜厚６０ｎｍで順に積層した。絶縁体層及び上部電極の膜厚がマイクロマスクの支持部に向かって漸次減少する電子放出部が形成された。
その後、マイクロマスクの支持部を溶かす熱リン酸によるエッチングで除去し、最後に炭素層を膜厚６０ｎｍで電子放出部にわたって成膜した。
このように作製した電子放出部を有する電子放出装置は、従来の微粒子をマイクロマスクに用いて電子放出部を作製した電子放出装置と比べて良好な電子放出特性を示した。図２６はその一例のエミッション電流密度（Ａ／ｃｍ２）及び駆動電圧（Ｖ）の関係を示したグラフである。図中サンプルＡの曲線は本発明のマイクロマスク（面密度５００００個／ｃｍ２）を用いて作製した電子放出装置の電圧電流密度特性である。比較例として、図中サンプルＢの曲線は、微粒子マスク（面密度１０００個／ｃｍ２）を用いて作製した電子放出装置の電圧電流密度特性である。またサンプルＣの曲線は、微粒子マスク（面密度５００００個／ｃｍ２）を用いて作製した電子放出装置の電圧電流密度特性であり、測定途中に電子放出が不安定となり、ついには電子放出が得られなくなった。サンプルＢとＣの曲線によれば、従来技術である微粒子マスクでは、その面密度を上げても、必ずしも高い放出電流密度が得られるとは限らないことがわかる。一方、サンプルＡとＢの曲線によれば、本発明のマイクロマスクにより、その面密度を上げた時に高い放出電流密度として得られることがわかる。
【図１】
2005093776.tif 000002
【図２】
2005093776.tif 000003
【図３】
2005093776.tif 000004
【図４】
2005093776.tif 000005
【図５】
2005093776.tif 000006
【図６】
2005093776.tif 000007
【図７】
2005093776.tif 000008
【図８】
2005093776.tif 000009
【図９】
2005093776.tif 000010
【図１０】
2005093776.tif 000011
【図１１】
2005093776.tif 000012
【図１２】
2005093776.tif 000013
【図１３】
2005093776.tif 000014
【図１４】
2005093776.tif 000015
【図１５】
2005093776.tif 000016
【図１６】
2005093776.tif 000017
【図１７】
2005093776.tif 000018
【図１８】
2005093776.tif 000019
【図１９】
2005093776.tif 000020
【図２０】
2005093776.tif 000021
【図２１】
2005093776.tif 000022
【図２２】
2005093776.tif 000023
【図２３】
2005093776.tif 000024
【図２４】
2005093776.tif 000025
【図２５】
2005093776.tif 000026
【図２６】
2005093776.tif 000027
【手続補正書】
【提出日】平成18年1月27日(2006.1.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】  各々が、基板に近い側の下部電極及び前記基板に遠い側の上部電極と、前記下部電極及び前記上部電極の間に積層された電子供給層及び絶縁体層とを有し、前記下部電極及び前記上部電極間への電圧印加時に、前記上部電極側から電子を放出する複数の電子放出素子からなる電子放出装置の製造方法であって、
各々が前記基板の法線方向に突出する支持部と前記支持部から前記基板の法線方向に垂直な方向に突出する主マスク部とを有する複数のマイクロマスクを前記電子供給層上に形成するマイクロマスク形成工程と、
前記電子供給層及び前記マイクロマスク上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記マイクロマスクと前記電子供給層が接触する部分に向かって前記絶縁体層の膜厚が漸次減少するように、形成する絶縁体層形成工程と、
前記絶縁体層上に上部電極を成膜して、前記マイクロマスクと前記電子供給層が接触する部分に向かって前記上部電極の膜厚が漸次減少するようにして電子放出部を形成する上部電極形成工程と、を含み、
前記マイクロマスク形成工程はパターニング工程と第１及び第２のエッチング工程とを含み、
前記第１のエッチング工程において、前記主マスク部材料層の露出部分をすべて食刻した後、前記支持部材料層の第１深さｇまで食刻すること、並びに
前記支持部の上端から下端までの長さをｃとすると、前記第１深さｇは、前記主マスク部の有効幅ａがａ＞２２ｃ／９である時、０≦ｇ≦ｃの範囲を満たし、前記主マスク部の有効幅がａ≦２２ｃ／９である時、（１１ｃ／１０）−（９ａ／２０）＜ｇ≦ｃの範囲を満たすことを特徴とする電子放出装置の製造方法。
【請求項２】  前記パターニング工程は前記電子供給層上に支持部材料層及び主マスク部材料層を順に成膜し、前記主マスク部材料層の上にリソグラフィ法によって少なくとも前記主マスク部材料層の一部分を露出せしめるレジストマスクを形成すること、
前記第１のエッチング工程は露出した前記主マスク部材料層の部分を異方性エッチングによって食刻して前記主マスク部の形成を行うこと、並びに
前記第２のエッチング工程は前記支持部材料層及び主マスク部材料層との選択比（前記支持部材料層のエッチングレート）／（主マスク部材料層のエッチングレート）が１０以上であるエッチャントを用いた等方性エッチングによって食刻して前記支持部の形成を行うことを特徴とする請求項１に記載の電子放出装置の製造方法。
【請求項３】（削除）
【請求項４】  前記主マスク部の有効幅をａとしかつ前記支持部の底部の有効幅をｂとすると、前記支持部の上端から下端までの長さｃがｃ＜５（ａ−ｂ）の範囲を満たすことを特徴とする請求項１〜３のいずれかに記載の電子放出素子の製造方法。
【請求項５】  前記電子放出部が最短間隔ｄで配置される場合、前記主マスク部の有効幅ａは、ａ＜ｄ／２の範囲を満たすことを特徴とする請求項１〜４のいずれかに記載の電子放出素子の製造方法。
【請求項６】（削除）
【請求項７】  前記支持部の上端から下端までの長さｃは５０ｎｍ≦ｃ≦５０００ｎｍの範囲を満たすことを特徴とする請求項１〜６のいずれかに記載の電子放出装置の製造方法
【国際調査報告】
2005093776.tif 000028
2005093776.tif 000029