(57)【要約】半導体搭載用基板８０は、ビルドアップ層３０の最上面に形成されたエクスターナルパッド４１及びインターナルパッド４３に高剛性のインターポーザ６０を介してＩＣチップ７０が電気的に接合されて作製される。その後、ＩＣチップ７０が発熱すると、パッド４１は中心から離れているため、パッド４１とインターポーザ６０との接合部分にはパッド４３とインターポーザ６０との接合部分に比べて大きな剪断応力がかかる。ここで、パッド４１は略平坦な配線部分に形成されているため、ハンダバンプ５１によってインターポーザ６０と接合するときにハンダバンプ５１の内部に応力が集中しやすいボイドが形成されたり角部が形成されたりすることがない。よって接合信頼性が高い。【特許請求の範囲】
【請求項１】
コア基板と、
配線パターンが形成された導体層と絶縁層とが前記コア基板上に交互に積層されたビルドアップ層と、
該ビルドアップ層の最外絶縁層上に形成されたパッド群と、
該パッド群と電気的に接続されるインターポーザと、
を備えた半導体搭載用基板であって、
前記パッド群のうち所定の外周領域に形成されたエクスターナルパッドは略平坦形状である、
半導体搭載用基板。
【請求項２】
前記エクスターナルパッドは、前記最外絶縁層上に形成された最外導体層のうち前記パッド群よりも外側に形成された配線パターンに接続され、前記パッド群のうち前記外周領域よりも内側の内周領域に形成されたインターナルパッドは、前記エクスターナルパッドに接続されるか又は前記最外絶縁層の下に形成された導体層に接続されている、
請求項１記載の半導体搭載用基板。
【請求項３】
前記インターナルパッドは、前記最外絶縁層を貫通するバイアホールである、
請求項２記載の半導体搭載用基板。
【請求項４】
前記インターナルパッドは複数形成されており、該複数のインターナルパッドのうち２以上のインターナルパッドが該インターナルパッドと同一面又は同一面よりも上方で電気的に接続されてグループ化され、該グループ化されたインターナルパッドには前記最外絶縁層を貫通するバイアホールとして形成されたものと該バイアホールではなく平坦に形成されたものとが混在している、
請求項２記載の半導体搭載用基板。
【請求項５】
前記複数のインターナルパッドの総数に対する、前記複数のインターナルパッドのうち前記バイアホールとして形成されたものの割合は、１／３〜２／３である、
請求項４に記載の半導体搭載用基板。
【請求項６】
前記バイアホールは、導電材で充填されている、
請求項３〜５のいずれかに記載の半導体搭載用基板。
【請求項７】
前記ビルドアップ層をなす絶縁層及び前記コア基板の少なくとも一方は樹脂で形成され、前記インターポーザはセラミックで形成されている、
請求項１〜６のいずれかに記載の半導体搭載用基板。
【請求項８】
前記インターポーザの厚みは前記コア基板及び前記ビルドアップ層を含んでなるプリント配線板の厚みの０．１〜０．８倍である、
請求項１〜７のいずれかに記載の半導体搭載用基板。
【請求項９】
前記エクスターナルパッドは、前記パッド群の最外周列のパッドである、
請求項１〜８のいずれか記載の半導体搭載用基板。
【請求項１０】
前記パッド群は縦３０個以上、横３０個以上のパッドからなり、前記エクスターナルパッドは前記パッド群の最外周列を１列目としたとき１列目からｎ列目（ｎは２〜１０のいずれかの整数）までの領域にあるパッドである、
請求項１〜８のいずれか記載の半導体搭載用基板。
【発明の詳細な説明】
【技術分野】  本発明は、半導体搭載用基板に関する。
【背景技術】  近年の集積回路（ＩＣ）技術の進展により、ＩＣチップの入出力端子の数が増大している。それに対応するため、ＩＣチップをプリント配線板に搭載する方式としてフリップチップ方式が採用されることがある。このフリップチップ方式では、ＩＣチップの主平面に入出力端子を格子状又は千鳥状等の二次元に配置し、樹脂製のプリント配線板の表面にもこれと対応する位置にパッドを形成し、両者をハンダバンプで接合する。ところで、ＩＣチップは、樹脂製のプリント配線板と比較して熱膨張係数が著しく小さいため、ＩＣチップの搭載時や使用時の発熱により両者の熱膨張係数差から接合材であるハンダバンプに剪断応力が働くこととなる。このため、ＩＣチップの発熱に伴う温度変化が繰り返し生じた場合、ハンダバンプが破壊されるおそれがあった。そこで、ＩＣチップとプリント配線板の間に、熱膨張係数がＩＣチップとプリント配線板の有する熱膨張係数の中間の値を持つインターポーザ（中継基板）を介在させることにより、剪断応力を緩和することが提案されている（特開平１０−１２９９０号公報（段落００３７））。
【発明の開示】
しかしながら、ＩＣチップとプリント配線板との間にこのようなインターポーザが介在していないときには、ＩＣチップとプリント配線板はそれほど剛性が高くないため両者が同方向に反ることにより剪断応力を緩和することができたのに対して、セラミックのような剛性の高いインターポーザが介在しているときには、そのインターポーザの剛性によりＩＣチップとプリント配線板が同方向に反りにくくなる。このため、複数のハンダバンプのうち最も剪断応力が大きくかかる最外周又はその近傍に位置するハンダバンプは破壊されやすくなるという問題があった。
本発明は、インターポーザを介して電子部品が搭載される半導体搭載用基板において長期にわたって接合信頼性を維持することのできるものを提供することを目的とする。
本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
即ち、本発明の半導体搭載用基板は、コア基板と、配線パターンが形成された導体層と絶縁層とが前記コア基板上に交互に積層されたビルドアップ層と、該ビルドアップ層の最外絶縁層上に形成されたパッド群と、該パッド群と電気的に接続されるインターポーザと、を備えた半導体搭載用基板であって、前記パッド群のうち所定の外周領域に形成されたエクスターナルパッドが略平坦形状のものである。
この半導体搭載用基板では、ビルドアップ層の最外絶縁層に形成されたパッド群にインターポーザを介して半導体電子部品が電気的に接続される。この半導体電子部品が発熱すると、エクスターナルパッドとインターポーザとの接合部分には、パッド群のうち外周領域よりも内側の内周領域に形成されたインターナルパッドとインターポーザとの接合部分に比べて大きな剪断応力がかかる。ここで、エクスターナルパッドは略平坦に形成されているため、ハンダなどの接合材によってインターポーザと接合するときに接合材の内部にボイド（空隙）が形成されたり角部が形成されたりすることがない。このように、エクスターナルパッドとインターポーザとの接合部分には応力の集中しやすいボイドや角部が存在しないため、この接合部分は容易には破壊されない。したがって、この半導体搭載用基板によれば、長期にわたって接合信頼性を維持することができる。なお、インターナルパッドは、略平坦形状であってもよいし、後述するようにバイアホールであってもよい。
本発明の半導体搭載用基板において、前記エクスターナルパッドは、前記最外絶縁層上に積層された最外導体層のうち前記パッド群よりも外側に形成された配線パターンに接続され、前記パッド群のうち前記外周領域よりも内側の内周領域に形成されたインターナルパッドは、前記エクスターナルパッドに接続されるか又は前記最外絶縁層の下に形成された導体層に接続されていることが好ましい。こうすれば、最外絶縁層の表面では、インターナルパッドからパッド群の外側に配線を引き出す必要がないため、エクスターナルパッドからパッド群の外側に形成される最外導体層の配線パターンを密にすることができる。なお、エクスターナルパッドは、別のエクスターナルパッドを介して、パッド群よりも外側に形成された最外導体層の配線パターンに接続されていてもよい。
本発明の半導体搭載用基板において、前記インターナルパッドは、前記最外絶縁層を貫通するバイアホールであってもよい。こうすると、インターナルパッドとインターポーザとをハンダなどの接合材によって接合するときにボイドや角部が形成されることがあるが、インターナルパッドの接合部分にかかる剪断応力はエクスターナルパッドの接合部分にかかる剪断応力に比べて小さいので容易には破壊されない。
あるいは、前記インターナルパッドは複数形成されており、該複数のインターナルパッドのうち２以上のインターナルパッドが該インターナルパッドと同一面又は同一面よりも上方で電気的に接続されてグループ化され、該グループ化されたインターナルパッドには前記最外絶縁層を貫通するバイアホールとして形成されたものと該バイアホールではなく平坦に形成されたものとが混在するようにしてもよい。こうすれば、インターナルパッドのうちバイアホールとして形成されるものの数を減らすことができるので、高密度化が可能となる。このとき、前記複数のインターナルパッドの総数に対する、前記複数のインターナルパッドのうち前記バイアホールとして形成されたものの割合は、１／３〜２／３であることが好ましい。
ここで、前記バイアホールは、導電材（例えば銅や銅合金など）で充填されていることが好ましい。こうすれば、インターナルパッドとインターポーザとをハンダなどの接合材によって接合するときにボイドや角部が形成されることがないため、応力が集中しにくくなることから一層破壊されにくくなる。また、導電材を充填するにはめっき技術を利用してもよい。
本発明の半導体搭載用基板において、前記ビルドアップ層をなす絶縁層及び前記コア基板の少なくとも一方は樹脂で形成され、前記インターポーザはセラミックで形成されていることが好ましい。セラミックは剛性が高いがシリコンチップなどの半導体電子部品の熱膨張係数と樹脂製のプリント配線板（例えばコア基板が樹脂製であってもよいしビルドアップ層の絶縁層が樹脂製であってもよい）の熱膨張係数の中間の値を持つものが多いことから、インターポーザの材質として好ましい。このようなセラミック製のインターポーザを用いると、その剛性により半導体電子部品とプリント配線板が同方向に反りにくくなり接続信頼性が低下する傾向にあるが、本発明を採用することにより接続信頼性を維持することが可能となる。セラミックとしては、特に限定されないが、ジルコニア系セラミック、アルミナ系セラミック、シリカ系セラミック、シリカアルミナ系セラミック、ガラスなどが挙げられる。また、セラミック製のインターポーザを用いる場合には、耐久強度を考慮して厚さを設定することが好ましく、具体的には多層プリント配線板（例えばコア基板＋ビルドアップ層）の厚さの０．１倍以上に設定することが好ましい。０．１倍未満では、セラミック製のインターポーザにかかる応力によりインターポーザが破壊してしまうおそれがあるからである。
本発明の半導体搭載基板において、前記インターポーザの厚みは前記コア基板及び前記ビルドアップ層を含んでなるプリント配線板の厚みの０．１〜０．８倍（特に０．２〜０．４倍）であることが好ましい。こうすれば、この半導体搭載基板に半導体を搭載したときのヒートサイクル試験での耐久性が一層向上する。
本発明の半導体搭載用基板において、前記エクスターナルパッドは、前記パッド群の最外周列のパッドとしてもよい。こうすれば、最も大きな剪断応力を受ける最外周列のパッドとインターポーザとの接合部分の接合信頼性を高めることができる。
本発明の半導体搭載用基板において、前記パッド群は縦３０個以上、横３０個以上のパッドからなり、前記エクスターナルパッドは前記パッド群の最外周列を１列目としたとき１列目からｎ列目（ｎは２〜１０のいずれかの整数）までの領域にあるパッドとしてもよい。こうすれば、比較的大きな剪断応力を受けやすい最外周付近のパッドとインターポーザとの接合部分の接合信頼性を高めることができる。
【図面の簡単な説明】  図１は半導体搭載用基板の構成の概略を示す断面図である。
図２は多層プリント配線板の平面図である。
図３は多層プリント配線板の製造工程図である。
図４は多層プリント配線板の製造工程図である。
図５は多層プリント配線板の製造工程図である。
図６は多層プリント配線板の製造工程図である。
図７は多層プリント配線板の製造工程図である。
図８は多層プリント配線板の製造工程図である。
図９は多層プリント配線板の製造工程図である。
図１０は多層プリント配線板の製造工程図である。
図１１は多層プリント配線板の製造工程図である。
図１２は多層プリント配線板の製造工程図である。
図１３は多層プリント配線板の製造工程図である。
図１４は多層プリント配線板の製造工程図である。
図１５は多層プリント配線板の製造工程図である。
図１６は多層プリント配線板の製造工程図である。
図１７は多層プリント配線板の製造工程図である。
図１８は多層プリント配線板の製造工程図である。
図１９は多層プリント配線板の断面図である。
図２０はインターポーザの製造工程図である。
図２１はインターナルパッドの断面図であり、（ａ）はインターナルパッドを未充填のバイアホールとしたときの断面図、（ｂ）はインターナルパッドを充填済みのバイアホール（フィルドビア）としたときの断面図である。
図２２は実施例１〜８及び比較例１のヒートサイクル試験の結果を表すテーブルである。
図２３は３Ｄストリップシミュレーションの結果を表すテーブル及びグラフである。
図２４は実施例９〜２８のヒートサイクル試験の結果を表すテーブルである。
図２５は他の多層プリント配線板の製造工程図である。
図２６は実施例２９〜３３のヒートサイクル試験の結果を表すテーブルである。
【発明を実施するための最良の形態】  次に、本発明の実施の形態を図面に基づいて説明する。図１は、ＩＣチップ７０を搭載した半導体搭載用基板８０の概略を示す断面図であり、図２は、多層プリント配線板１０の平面図である。なお、以下には「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上下を入れ替えたり上下を左右に置き換えたりしてもよい。
本実施形態の多層プリント配線板１０は、図１に示すように、上下両面に形成された配線パターン２２同士をスルーホール導体２４を介して電気的に接続するコア基板２０と、このコア基板２０の上下に形成されたビルドアップ層３０と、ビルドアップ層３０の最上面に形成されたパッド群４０（図２参照）と、を備えている。この多層プリント配線板１０にインターポーザ６０を電気的に接続することにより、半導体搭載用基板８０が作製される。また、この半導体搭載用基板８０のインターポーザ６０に電子部品であるＩＣチップ７０（熱膨張係数は約３．５ｐｐｍ／℃）が電気的に接続される。
コア基板２０は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ樹脂等からなるコア基板本体２１の上下両面に銅からなる配線パターン２２，２２と、コア基板本体２１の上下を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体２４とを有しており、両配線パターン２２，２２はスルーホール導体２４を介して電気的に接続されている。このコア基板２０は、本実施形態では厚さ８００μｍであり、熱膨張係数は約１２〜２０ｐｐｍ／℃である。
ビルドアップ層３０は、コア基板２０の上下両面に樹脂絶縁層と導体層とを交互に積層したものである。ここで、樹脂絶縁層としては、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シートなどが挙げられ、その厚みは概ね２０〜８０μｍの厚さが好適である。これらのシートには、ガラス、アルミナ、ジルコニア等の無機フィラーが分散されていてもよい。このビルドアップ層３０は、本実施形態では、コア基板２０の上面には第１の樹脂絶縁層３１，第１の導体層３２，第２の樹脂絶縁層３４，第２の導体層３５がこの順に積み上げられ、コア基板２０の配線パターン２２と第１の導体層３２とは第１のバイアホール３３を介して電気的に接続され、第１の導体層３２と第２の導体層３５とは第２のバイアホール３６を介して電気的に接続されている。このようなビルドアップ層３０は、周知のサブトラクティブ法やアディティブ法（セミアディティブ法やフルアディティブ法を含む）により形成されるが、形成方法については後述する。なお、第２の樹脂絶縁層３４が本発明の最外絶縁層に相当し、第２の導体層３５が最外導体層に相当する。
パッド群４０は、ビルドアップ層３０をなす第２の樹脂絶縁層３４の上面に形成されたエクスターナルパッド４１とインターナルパッド４３とで構成される群である。このパッド群４０は、本実施形態では図２に示すように、縦４５個、横４５個のパッド４１，４３を格子状に略正方形となるように配置したものであり（図２中の「・・・」はパッドを省略したことを表す）、各パッド４１，４３はインターポーザ６０の下面に形成された外部パッドに対応する位置に設けられている。また、図２に示すように、パッド群４０が形成された領域のうち、最外周列を外周領域Ａｅｘｔ、この外周領域Ａｅｘｔよりも内周側の領域を内周領域Ａｉｎｔという。そして、外周領域Ａｅｘｔに配置されたパッドをエクスターナルパッド４１、内周領域Ａｉｎｔに配置されたパッドをインターナルパッド４３という。なお、図２ではパッド４１，４３を格子状に配置したが、配置の仕方はこれに限定されるものではなく、例えば千鳥状に配置してもよいし、一部が格子状で残りが千鳥状又はランダムに配置してもよいし、一部が千鳥状で残りが格子状又はランダムに配置してもよいし、一部がランダムで残りが格子状又は千鳥状に配置してもよいし、全体にランダムに配置してもよい。
エクスターナルパッド４１は、高剛性のインターポーザ６０を介してＩＣチップ７０に電気的に接合されるものである。このエクスターナルパッド４１は、ビルドアップ層３０の第２の導体層３５のうち外周方向に引き出された配線パターン３５ａの略平坦な配線部分に形成されている。また、エクスターナルパッド４１が形成された配線パターン３５ａは、このエクスターナルパッド４１よりも外周位置に形成されたバイアホール３６ａを介して下方の第１の導体層３２と電気的に接合されている。
インターナルパッド４３は、高剛性のインターポーザ６０を介してＩＣチップ７０に電気的に接合されるものである。このインターナルパッド４３は、ビルドアップ層３０の第２の樹脂絶縁層３４の上面で外周方向に引き出されることなくこの樹脂絶縁層３４を略直下に貫通して下方の第１の導体層３２と接合され、ここでは第２の樹脂絶縁層３４を貫通する第２のバイアホール３６ｂと第２の導体層３５のうちバイアホール３６ｂの開口周縁部分を含んで形成されている。
インターポーザ６０は、上下面を貫通する複数の導体ポスト６１と、この導体ポスト６１の上面側に形成されたランド６１３と、導体ポスト６１の下面側に形成されたランド６１５とを備えたセラミック製基板であり、熱膨張係数が約７ｐｐｍ／℃、厚さが４００μｍのものである。このインターポーザ６０は、ランド６１３がＩＣチップ７０の裏面に設けられた入出力端子とハンダバンプ７１を介して電気的に接合され、ランド６１５が多層プリント配線板１０のパッド群４０をなすエクスターナルパッド４１やインターナルパッド４３とハンダバンプ５１，５３を介して電気的に接合される。
次に、多層プリント配線板１０の製造例について図３〜図１９に基づいて説明する。ここでは、厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板２０３の両面に銅箔２０５がラミネートされている銅張り積層板２０１を出発材料とした（図３参照）。銅箔２０５の厚みとしては、のちに形成されるビルドアップ層３０上の銅めっき皮膜の厚みに対して、１．２倍以上の１８〜１５０μｍ程度の厚みが好適である。その範囲であると電源降下によるＩＣチップ７０の誤動作が発生しないからである。本実施例では、コア基板２０として銅張り積層板２０１を使用しているが、多層コアを使用することも可能である。その場合、内層の銅厚は、表裏の銅厚より厚い方が好適である。それは、コア基板２０上のビルドアップ層３０が平坦になるからである。
さて、この銅箔２０５をドリルでスルーホール２０７を形成し（図４参照）、無電解めっき、電解めっきを施すことによりめっき層２０９を形成した（図５参照）。続いて、この基板に対し、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ２（４０ｇ／ｌ）、Ｎａ３ＰＯ４（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理を施し、更に、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ４（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を施すことにより、銅張り積層板２０１の上下面及びスルーホール２０７の表面を被覆するめっき層２０９に粗化面を形成した。
次に、スルーホール充填用樹脂組成物２１０をスルーホール２０７内にスキージを用いて充填したあと（図６参照）、１００℃、２０分の条件で乾燥を行った。このスルーホール充填用樹脂組成物２１０は次のようにして調製した。即ち、ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量：３１０、商品名：ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径が１．６μｍで最大粒子の直径が１５μｍ以下のＳｉＯ２球状粒子（アドテック社製、商品名：ＣＲＳ１０１−ＣＥ）７２重量部およびレベリング剤（サンノプコ社製、商品名：ペレノールＳ４）１．５重量部を容器に取り、撹拌混合することにより、その粘度が２３±１℃で３０〜６０Ｐａ・ｓの樹脂組成物を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。そして、スルーホール充填用樹脂組成物２１０を充填した基板を導体表面が露出するまで研磨して平坦化し、１００℃で１時間、１５０℃で１時間の加熱処理を行うことにより、スルーホール充填用樹脂組成物２１０を硬化させた。
次に、上述した加熱処理を終えた基板を、塩化パラジウム（ＰｄＣｌ２）と塩化第一スズ（ＳｎＣｌ２）とを含む触媒液中に浸漬し、基板表面にパラジウム金属を析出させることにより触媒を付与した。続いて、無電解銅めっき水溶液中に、基板を浸漬し、基板表面に厚さ０．６〜３．０μｍの無電解銅めっき膜２１１を形成した。なお、無電解銅めっき水溶液は以下の組成のものを使用した。０．０３ｍｏｌ／ｌ硫酸銅、０．２００ｍｏｌ／ｌＥＤＴＡ、０．１ｇ／ｌＨＣＨＯ、０．１００ｍｏｌ／ｌＮａＯＨ、１００ｍｇ／ｌα、α’−ビピリジル、０．１０ｇ／ｌポリエチレングリコール（ＰＥＧ）。また、無電解銅めっきの条件は、３４℃の液温度で４０分とした。次いで、電解銅めっきを施し、無電解銅めっき膜２１１上に厚さ２０μｍの電解銅めっき膜２１３を形成した（図７参照）。なお、電解銅めっき液は以下の組成のものを使用した。硫酸２００ｇｌ／ｌ、硫酸銅８０ｇ／ｌ、添加剤１９．５ｍｌ／ｌ（アトテックジャパン社製、カパラシドＧＬ）。また、電解銅めっきの条件は、電流密度１Ａ／ｄｍ２、時間１００分、温度２２±２℃とした。
その後、この基板を通常の写真法でパターン状にエッチングすることにより、上下両面に配線パターン２２を形成し、コア基板２０とした（図８参照）。なお、絶縁性基板２０３がコア基板本体２１、スルーホール２０７内のめっき層２０９がスルーホール導体２４となる。続いて、配線パターン２２の表面を黒化処理等で粗化した後、絶縁層用樹脂フィルム３０１を、温度５０〜１５０℃まで昇温しながら、０．５Ｍｐａで真空圧着ラミネートして貼り付けた（図９参照）。この絶縁層用樹脂フィルム３０１は次のようにして調製した。すなわち、まずビスフェノールＡ型エポキシ樹脂（油化シェル製、商品名：Ｅ−１００１）４０重量部と、フェノールノボラック型エポキシ樹脂（油化シェル製、商品名：Ｅ−１５４）６０重量部と、イミダゾール型硬化剤（四国化成製、商品名：２ＰＨＺ）５重量部とブチルセロソルブアセテート７５重量部とを三本ローラで撹拌、混合してフィルム前駆体を調製した。次に、このフィルム前駆体をローラコータ（サーマトリニクス貿易製）を使用して、ポリメチルペンテン（ＴＰＸ）（三井石油化学工業製、商品名：オピュランＸ−８８、軟化点１８０℃）製の５０μｍ厚のフィルム状に塗布し、その後、８０℃で２時間、１２０℃で５時間、１５０℃で２時間、乾燥硬化させて厚さ４０μｍの絶縁層用樹脂フィルムを形成した。
次に、絶縁層用樹脂フィルム３０１に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．１μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で絶縁層用樹脂フィルム３０１に直径６０〜１００μｍのスルーホール３０３を形成した（図１０参照）。次に、１５０℃で３時間熱処理を行ない、絶縁層用樹脂フィルム３０１を完全に硬化させて第１の樹脂絶縁層３１とした。そして、この作製途中の基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬したあと、中和溶液（シプレイ社製）に浸漬してから水洗いした。さらに、第１の樹脂絶縁層３１の表面（スルーホール３０３の内壁面も含む）に、パラジウム触媒を付与することにより触媒核を付着させた。即ち、この基板を塩化パラジウム（ＰｄＣｌ２）と塩化第一スズ（ＳｎＣｌ２）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
次に、この作製途中の基板を無電解銅めっき水溶液中に浸漬し、第１の樹脂絶縁層３１の表面（スルーホール３０３の内壁面も含む）に、厚さ０．６〜３．０μｍの無電解銅めっき膜３０５を形成した（図１１参照）。なお、無電解銅めっき水溶液は以下の組成のものを使用した。１．０３ｍｏｌ／ｌ硫酸銅、０．２００ｍｏｌ／ｌＥＤＴＡ、０．１ｇ／ｌＨＣＨＯ、０．１００ｍｏｌ／ｌＮａＯＨ、１００ｍｇ／ｌα、α’−ビピリジル、０．１０ｇ／ｌポリエチレングリコール（ＰＥＧ）。また、無電解銅めっきの条件は、３４℃の液温度で４０分とした。
次に、無電解銅めっき膜３０５が形成された基板に市販の感光性ドライフィルムを貼りつけ、マスクを載置して、１１０ｍＪ／ｃｍ２で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト３０７を設けた（図１２参照）。次いで、この基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから電解銅めっきを施し、めっきレジスト非形成部に厚さ２０μｍの電解銅めっき膜３０９を形成した（図１３参照）。なお、電解銅めっき液は以下の組成のものを使用した。硫酸２００ｇｌ／ｌ、硫酸銅８０ｇ／ｌ、添加剤１９．５ｍｌ／ｌ（アトテックジャパン社製、カパラシドＧＬ）。また、電解銅めっきの条件は、電流密度１Ａ／ｄｍ２、時間１００分、温度２２±２℃とした。
電解銅めっき後、めっきレジスト３０７を５％ＫＯＨで剥離除去した後、めっきレジスト下の無電解銅めっき膜３０５を硫酸と過酸化水素水との混合液でエッチング除去し、独立した回路パターンである第１の導体層３２を形成した（図１４参照）。このとき、第１の導体層３２は、第１のバイアホール３３を介してコア基板２０の配線パターン２２と導通している。そして、このようにパターン形成した基板に対して、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ２（４０ｇ／ｌ）、Ｎａ３ＰＯ４（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ４（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を施し、第１の導体層３２及びバイアホール３３の表面に粗化面を形成した。
次に、先ほど使用した絶縁層用樹脂フィルム３０１と同様の絶縁層用樹脂フィルム３１１を、温度５０〜１５０℃まで昇温しながら０．５ＭＰａで真空圧着ラミネートして貼り付けた（図１５参照）。続いて、先ほどの絶縁層用樹脂フィルム３０１（第１の樹脂絶縁層３１）に第１の導体層３２や第１のバイアホール３３を形成したときと同様の手順で、絶縁層用樹脂フィルム３１１（第２の樹脂絶縁層３４）に更に第２の導体層３５や第２のバイアホール３６を形成し、ビルドアップ層３０を完成した（図１６参照）。なお、図１６以降は基板断面の上半分のみを示す。
この作製途中の基板の両面に、市販のソルダーレジスト組成物３２０を２０μｍの厚さで塗布した（図１７参照）。次いで、７０℃で２０分間、７０℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基板を、クロム層が形成された側をソルダーレジスト組成物３２０に密着させて載置し、１０００ｍＪ／ｃｍ２紫外線で露光し、１％炭酸ナトリウム水溶液で現像処理した。そしてさらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理することにより、パターン化されたソルダーレジスト層４５を形成し、第２の導体層３５のうち最外周に形成された配線パターン３５ａの略平坦な所定の配線部分を開口してエクスターナルパッド４１とすると共に、第２の導体層３５のうち最外周以外のパターンのバイアホール３６及びその周縁部分を開口してインターナルパッド４３とした（図１８参照、開口径は１８０μｍ）。
次に、ソルダーレジスト層４５を形成した基板を、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなるｐＨ５の無電解ニッケルめっき液に２０分間浸漬して、パッド４１，４３に厚さ５μｍのニッケルめっき層を形成した。さらに、その基板を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層を形成した。そして、ニッケルめっき及び金めっきが施されたパッド４１，４３上に、はんだペーストを印刷して２３０℃でリフローすることによりハンダバンプ５１，５３を形成し、多層プリント配線板１０を完成させた（図１９参照）。この多層プリント配線板１０の厚みは１ｍｍであった。そして、この多層プリント配線板１０にインターポーザ６０を介して、ＩＣチップ７０を実装した。なお、ＩＣチップ７０とインターポーザ６０との間及びインターポーザ６０と多層プリント配線板１０との間にはアンダーフィルを充填してもよい。
次に、インターポーザ６０の製造方法を図２０を参照して説明する。ここでは、３２ｍｍ×３２ｍｍ×厚さ４００μｍの絶縁性基板であるジルコニア基板６０１を出発原料とした。このジルコニア基板６０１のヤング率は、３点曲げ法にて測定したところ、２００ＧＰａであった。このジルコニア基板６０１の片面にウレタン系のレジストを形成し、通常の写真法により、ＩＣの外部電極に対応する位置に１００μｍ径の開口を形成した。次いで、レジストを形成してある側から、マキナ社製のサンドブラスト装置で、下記の条件にて、サンドブラスト処理を行って、φ１００μｍのスルーホール６０３を形成し、その後レジストを剥離した（図２０（ａ）参照）。スルーホール６０３の配置はＩＣチップ７０の外部電極に１：１に対応するようにした。サンドブラスト条件は、砥粒を合成ダイヤモンド、砥粒径を平均粒径２５μｍ、圧力を０．２ＭＰａ、ショット数を６０とした。
このようにスルーホール６０３を形成した基板６０１に、金属皮膜６０５を形成した。この金属皮膜６０５は、基板６０１の表面とスルーホール６０３の内壁に、まずスパッタにより０．１μｍのクロム皮膜を形成し、続いてそのクロム皮膜上に０．１４μｍの銅被膜を蒸着することにより作製した（図２０（ｂ）参照）。次に、この基板６０１を無電解銅めっき水溶液中に浸漬し、基板６０１の表面とスルーホール６０３の内壁に厚さ０．６〜３．０μｍの無電解銅めっき膜６０７を形成した（図２０（ｃ）参照）。このときの無電解銅めっき液の組成は以下の通りである。硫酸銅０．０３ｍｏｌ／ｌ、ＥＤＴＡ０．２００ｍｏｌ／ｌ、ＨＣＨＯ０．１８ｇ／ｌ、ＮａＯＨ０．１００ｍｏｌ／ｌ、α、α’−ビピリジル  １００ｍｇ／ｌ、ポリエチレングリコール（ＰＥＧ）０．１０ｇ／ｌ。また、無電解銅めっきの条件は、３４℃の液温度で４０分とした。続いて、無電解銅めっき膜６０７上に、スルーホール６０３内に優先的に析出するめっき液とめっき条件を用いて、スルーホール６０３内の充填と基板６０１の表面に電解銅めっき膜６０９を形成した（図２０（ｄ）参照）。このときの電解めっき液の組成は次の通りである。硫酸１５０ｇ／ｌ、硫酸銅１６０ｇ／ｌ、添加剤１９．５ｍｌ／ｌ。また、電解めっきの条件は、電流密度を６．５Ａ／ｄｍ２、時間を８０分、温度を２２±２℃、攪拌を噴流攪拌とした。
その後、両面を基板６０１の表面が露出するまで研磨した。そして、露出した両面のバイアホールの銅めっき上に、ニッケル（５μｍ）、金めっき（０．０３μｍ）を施し、ランド６１３を形成した（図２０（ｅ）参照）。なお、ニッケルめっきは、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなるｐＨ５の無電解ニッケルめっき液に２０分間浸漬することにより行った。また、金めっきは、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で２３秒間浸漬することにより行った。続いてランド６１３上にハンダをマスク印刷し、その後２３０℃でリフローしてハンダバンプ６１５を形成し、インターポーザ６０を完成した（図２０（ｆ）参照）。なお、ハンダ印刷は省略しても構わない。
以上詳述した半導体搭載用基板８０では、ＩＣチップ７０が発熱すると、エクスターナルパッド４１とインターポーザ６０との接合部分にはインターナルパッド４３とインターポーザ６０との接合部分に比べて大きな剪断応力がかかるが、エクスターナルパッド４１は略平坦に形成されているため、ハンダバンプ５１によってインターポーザ６０と接合するときにハンダバンプ５１の内部にボイドが形成されたり角部が形成されたりすることがない。このように、エクスターナルパッド４１とインターポーザ６０との接合部分には応力の集中しやすいボイドや角部が存在しないため、ハンダバンプ５１は容易には破壊されない。したがって、この半導体搭載用基板８０によれば、長期にわたって接合信頼性を維持することができる。
また、エクスターナルパッド４１は、第２の樹脂絶縁層３４上でパッド群４０よりも外側に形成された配線パターン３５ａに接続され、インターナルパッド４３は、第２の樹脂絶縁層３４の下に形成された導体層３２に接続されているため、第２の樹脂絶縁層３４の表面では、インターナルパッド４３からパッド群４０の外側に配線を引き出す必要がない。このため、パッド群４０の外側に形成される配線パターン３５ａの配線を密にすることができる。なお、インターナルパッド４３はエクスターナルパッド４１と電気的に接続されていてもよいし、エクスターナルパッド４１は別のエクスターナルパッド４１と電気的に接続されていてもよい。この場合も配線パターン３５ａの配線を密にすることができるという効果は損なわれない。
また、インターナルパッド４３は、第２のバイアホール３６として形成されている。このため、インターナルパッド４３とインターポーザ６０とをハンダバンプ５３で接合するときに図２１（ａ）に示すように角部５３ａやボイド５３ｂが形成されることがあるが、インターナルパッド４３はエクスターナルパッド４１に比べて中心からの距離が短いため、ハンダバンプ５３にかかる剪断応力が小さいのでこのハンダバンプ５３は容易には破壊されない。それに対し、エクスターナルパッドは平坦なため、角部５３ａやボイド５３ｂが生じない。このバイアホール３６は、図２１（ｂ）に示すように導電材（例えば銅や銅合金など）で充填されていてもよい。こうすれば、インターナルパッド４３とインターポーザ６０とをハンダバンプ５３で接合するときにボイドや角部が形成されることがないため、応力が集中しにくくなることから一層破壊されにくくなる。なお、図２１（ａ）では、バイアホール３６の底面の隅つまり角部に発生するボイド５３ｂを示したが、ボイドはこのような底面の隅にのみ発生するわけではなく、例えば印刷中に空気を巻き込んだりしたときには充填材の真ん中あたりにボイドが発生することもあるし、一度発生したボイドがリフロー時に別の場所に移動することもある。また、バイアホール３６の底面の隅は角部５３ａと同様、角部の一つである。
また、インターポーザ６０はセラミックであるため剛性が高いが、ＩＣチップ７０の熱膨張係数と樹脂製の多層プリント配線板１０（コア基板もビルドアップ層の絶縁層も樹脂製）の熱膨張係数の中間の値を持つものが多いことから、インターポーザ６０の材質として好ましい。このようなセラミック製のインターポーザ６０を用いると、その剛性によりＩＣチップ７０と多層プリント配線板１０が同方向に反りにくくなり接続信頼性が低下する傾向にあるが、ここではエクスターナルパッド４１を平坦形状にしているため、接続信頼性を維持することが可能となる。
更に、外周領域Ａｅｘｔはパッド群４０の最外周列としているため、最も大きな剪断応力を受ける最外周列のエクスターナルパッド４１とインターポーザ６０との接合部分の接合信頼性を高めることができる。ただし、外周領域Ａｅｘｔはパッド群４０の最外周を１列目としたとき該１列目から内周側に３列目までの領域としたり１列目から内周側に５列目までの領域としてもよい。こうすれば、比較的大きな剪断応力を受けやすい最外周付近のパッドとインターポーザ６０との接合部分の接合信頼性を高めることができる。
更にまた、エクスターナルパッド４１が形成された配線パターン３５ａは、このエクスターナルパッド４１よりも外周位置に形成されたバイアホール３６を介して下方の第１の導体層３２と接合するようにしているため、インターナルパッド４３から第１の導体層３２への接合部分とエクスターナルパッド４１から第１の導体層３２への接合部分とを互いに干渉しないように形成することができる。
そしてまた、インターナルパッド４３は、いずれもバイアホール１１を介して第１の導体層３２に電気的に接続されているため、インターナルパッド４３が形成されている第２の樹脂絶縁層３４上において、基板外周方向へ配線の引き出しを行う必要がない。このようにインターナルパッド４３から基板外周方向へ配線の引き出しを行わないため、インターナルパッド４３から基板外周方向へ配線の引き出しを行う場合に比べてエクスターナルパッド４１が邪魔になるということがない。また、エクスターナルパッド４１から基板外周方向へ引き出す配線を密にして全体的に配線密度を高くすることができるため、各パッド４１，４３のピッチ間隔を狭くすることができ、ひいてはパッド群４０の最外周列で対角に位置する一対のパッド間の距離が短くなり、このパッド間にかかる剪断応力が減少する。
【実施例】  次に、上述の実施形態で説明した製造手順にしたがって、図２２のテーブルに示す実施例１〜８及び比較例１のエクスターナルパッド及びインターナルパッドを備えた半導体搭載用基板を作製し、各例についてインターポーザを介してＩＣチップを搭載した。なお、パッド群はφ１４５μｍのパッドを千鳥状に縦３０個×横３０個並べて形成し、隣り合うパッド間距離は１８０μｍ（図２２参照）とした。また、比較例１ではエクスターナルパッドをバイアホールとして直下の第１の導体層と接続し、ホール内を銅めっきで充填しなかった。これらの半導体搭載用基板について、ＩＣチップを介した特定回路の電気抵抗（ＩＣチップ搭載基板のＩＣチップ搭載面とは反対側の面に露出しＩＣチップと導通している一対の電極間の電気抵抗）を測定し、その値を初期値とした。その後、これらの半導体搭載用基板に、−５５℃×５分、１２５℃×５分を１サイクルとしこれを１５００サイクル繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、２５０サイクル目、５００サイクル目、７５０サイクル目、１０００サイクル目、１５００サイクル目の電気抵抗を測定し、初期値との変化率（１００×（測定値−初期値）／初期値（％））を求めた。その結果を図２２のテーブルに示す。このテーブル中、電気抵抗の変化率が±３％以内のものを「特に良好」（◎）、±３〜７％のものを「良好」（○）、±７〜１０％のものを「ふつう」（△）、±１０％を超えたものを「不良」（×）とした。なお、規格品に要求されるスペックは１０００サイクル目の変化率が±１０％以内（つまり評価で◎、○又は△）である。
このテーブルから明らかなように、実施例１〜８はいずれも比較例１よりも長期にわたって接合信頼性が維持されることがわかった。また、インターナルパッドをフィルドビアとした実施例５〜８では、フィルドビアとしなかった実施例１〜４と比べて、より長期にわたって接合信頼性が維持されることがわかった。更に、エクスターナルパッドをパッド群の最外周列のみとした場合（実施例１，５）に比べて、最外周列〜３列目までとした場合（実施例２，６）や最外周列〜５列目までとした場合（実施例３，７）や最外周列〜１０列目までとした場合（実施例４，８）のようにエクスターナルパッドを多数列とした方が好結果となった。
次に、パッド群の最外周からの列数（ｎ）と最外周からｎ列目のバンプにかかる剪断応力／中央部のバンプにかかる剪断応力（剪断応力比という）との関係について説明する。半導体搭載用基板（実施例１〜８と同様、パッド群はφ１４５μｍのパッドを千鳥状に縦３０個×横３０個並べて形成し、隣り合うパッド間距離は１８０μｍ（図２２参照）とした）について最外周からの列数ｎを変化させて３Ｄストリップシミュレーションを行うことにより、最外周からｎ列目のバンプにかかる剪断応力比を計算した。その結果を図２３のテーブル及びグラフに示す。図２３から明らかなように、最外周からｎ列目のバンプにかかる剪断応力比は、ｎが１〜６では非常に大きく、ｎが７から小さくなり、ｎが１０以上でほぼ一定となった。したがって、パッド群のうち最外周から６列目まで、好ましくは１０列目までを外周領域とし、この外周領域に形成されたパッドを略平坦な形状として本発明の効果が得られるようにすることが好ましい。
次に、実施例１と比較例１の最外周のハンダバンプ１００個をＸ−ＲＡＹ  ＴＶＳＹＳＴＥＭ（（株）島津製作所製）で観察して５μｍ以上のボイドを持つハンダバンプの数をカウントしたところ、実施例１では０／１００、比較例１では１０／１００という結果となった。この結果からもエクスターナルパッドが略平坦形状のものにハンダバンプを形成することは寿命を延長するのに有効なことがわかる。なお、別の効果として、ハンダバンプの抵抗が下がり、ＩＣへの電源供給がスムーズになり、誤動作がなくなるという効果も得られる。この効果はインターナルパッドをフィルドビアにするとさらに大きくなる。
次に、上述の実施形態で説明した製造手順にしたがって、図２４のテーブルに示す実施例９〜２８のエクスターナルパッド及びインターナルパッドを備えた半導体搭載用基板を作製し、各例について、図２０に示した製造手順にしたがって作成したインターポーザを介してＩＣチップを搭載した。なお、インターポーザの厚みは図２４のテーブルの「厚みの比率」の値となるように設定し、スルーホールは図２０（ａ）においてサンドブラストのショット数をインターポーザの厚みに合わせて変更する（単位厚みあたりのショット数にインターポーザの厚みを乗じた値にする）ことにより調整した。そして、実施例９〜２８についても先ほどと同様のヒートサイクル試験を行い、評価した。その結果も合わせて図２４のテーブルに示した。実施例９〜２８のヒートサイクル試験結果をインターポーザの厚み／プリント配線板（＝コア基板＋ビルドアップ層）の厚みに注目して比較すると、この値が０．１〜０．８の範囲にあることが好ましく、０．２〜０．４の範囲にあることがより好ましいことがわかる。インターポーザの厚み／プリント配線板の厚みが小さすぎると、インターポーザの厚みが薄いためヒートサイクル時に繰り返し発生する反りにインターポーザが耐えられず評価がが低下する傾向を示したと推察される。逆に、インターポーザの厚み／プリント配線板の厚みが大きすぎると、インターポーザの剛性が高くなりすぎ、ＩＣチップやプリント配線板の反りに追従しなくなり評価が低下する傾向を示したと推察される。
次に、上述の実施形態で説明した製造手順に準じて、図２５（ｄ）に示す構造を持つ多層プリント配線板１１０を製造した。ここでは、図１５の工程で絶縁層用樹脂フィルム３１１を貼り付けた後（図２５（ａ）は図１５と同じ）、インターナルパッド４３を形成する位置のすべてにスルーホールを形成するのではなく一部にスルーホール３０３ｂを形成し（図２５（ｂ）参照）、その後、第２の導体層３５や第２のバイアホール３６を形成し（図２５（ｃ）参照）、ソルダーレジスト層４５やハンダバンプ５１，５３を形成して多層プリント配線板１１０を完成させた（図２５（ｄ）参照）。この多層プリント配線板１１０は、第２の導体層３５のうちバイアホール３６ａを有する配線パターン３５ａの略平坦な配線部分に形成されたエクスターナルパッド４１、第２の導体層３５のうち該エクスターナルパッド４１の内側に形成されバイアホール３６ｂを有するインターナルパッド４３、このインターナルパッド４３と第２の導体層３５にて配線されたインターナルパッド４３ｃなどを備えている。つまり、多層プリント配線板１１０は、全インターナルパッド４３，４３ｃがバイアホール３６ｂを有するのではなく、スルーホールを形成しなかったインターナルパッド４３ｃは図２５（ｄ）に示すように平坦な配線の一部となった。
さて、このような製造手順により図２６のテーブルに示す実施例２９〜３３の多層プリント配線板を作製した。ここで、インターナルパッド４３，４３ｃの総数に対するバイアホール３６ｂの数の割合は、レーザ加工機に入力されるスルーホール形成位置に関するデータを変更することで調整した。これらの多層プリント配線板に実施例１と同じインターポーザ及びＩＣチップを実装し、実施例１と同様にしてヒートサイクル試験を行い評価した。その結果を図２６のテーブルに示した。この図２６のテーブルから明らかなように、インターナルパッドの総数に対するバイアホール３６ｂの数の割合が１／３〜２／３のとき、接続信頼性が一層長期化することがわかる。この割合が小さいほどパッドのピッチを狭ピッチにしてプリント配線板を小型化したが、この割合が２／３以下になるとプリント配線板の小型化が進んで接合部にかかる剪断応力が小さくなるから接続信頼性が一層長期化したものと推察される。但し、この割合が１／３未満となると、第２の樹脂絶縁層（ビルドアップ層の最外絶縁層）を貫通するバイアホール数が少なくなるため、第２の樹脂絶縁層が変形しやすくなり、それに起因して長期接続信頼性がやや損なわれたものと推察される。
【産業上の利用可能性】  本発明の半導体搭載用基板は、半導体搭載機器を用いる各種産業、例えば電器産業、通信機器産業、自動車産業などの分野に利用される。
【図１】
2005081312.tif 000002
【図２】
2005081312.tif 000003
【図３】
2005081312.tif 000004
【図４】
2005081312.tif 000005
【図５】
2005081312.tif 000006
【図６】
2005081312.tif 000007
【図７】
2005081312.tif 000008
【図８】
2005081312.tif 000009
【図９】
2005081312.tif 000010
【図１０】
2005081312.tif 000011
【図１１】
2005081312.tif 000012
【図１２】
2005081312.tif 000013
【図１３】
2005081312.tif 000014
【図１４】
2005081312.tif 000015
【図１５】
2005081312.tif 000016
【図１６】
2005081312.tif 000017
【図１７】
2005081312.tif 000018
【図１８】
2005081312.tif 000019
【図１９】
2005081312.tif 000020
【図２０】
2005081312.tif 000021
【図２１】
2005081312.tif 000022
【図２２】
2005081312.tif 000023
【図２３】
2005081312.tif 000024
【図２４】
2005081312.tif 000025
【図２５】
2005081312.tif 000026
【図２６】
2005081312.tif 000027
【国際調査報告】
2005081312.tif 000028
2005081312.tif 000029
2005081312.tif 000030
2005081312.tif 000031