(57)【要約】【課題】液晶バックライト装置において、安価な構成で、複数個の制御用ＩＣ間で同期を取ることにより、バックライトの輝度を安定させる。【解決手段】第１制御用ＩＣ１３によって発生させた第１スイッチング回路を駆動するための駆動パルスに基づいて、同期パルス形成回路３０が同期パルスを発生する。同期パルス形成回路３０によって発生された同期パルスに基づいて第２制御用ＩＣ２３が第２スイッチング回路２２を駆動するための駆動パルスを発生し、第２スイッチング回路２２に入力する。第２ＣＣＦＬ２００の起動直後の同期を遅延させる同期遅延回路と、ＰＷＭ調光時の同期遅延回路の遅延動作を制限する同期ラッチ回路をさらに備える。【選択図】図１
2009300613.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置のバックライトに用いられる複数系統の冷陰極蛍光ランプと、各系統の冷陰極蛍光ランプに交流電圧を印加する複数系統のインバータトランスと、各系統のインバータトランスの一次側コイルに流れる電流をスイッチングする複数系統のスイッチング回路と、各系統のスイッチング回路を駆動する駆動パルスを発生する複数系統の制御用ＩＣとを備え、
前記スイッチング回路の動作をＰＷＭ制御することにより、前記冷陰極蛍光ランプを調光する液晶バックライト装置において、
前記複数系統の制御用ＩＣのうちいずれか1つの制御用ＩＣによって発生させた駆動パルスに基づいて同期パルスを発生する同期パルス形成回路と、
前記他の制御用ＩＣと同一系統の冷陰極蛍光ランプに流れる管電流によって動作して前記同期パルス形成回路の動作の開始を所定の時間だけ遅延させる同期遅延回路と、
前記同期パルス形成回路が動作を開始した後は、前記同期遅延回路の遅延動作を制限することにより同期ラッチをかける同期ラッチ回路をさらに備え、
他の制御用ＩＣは、前記同期パルス形成回路によって発生された同期パルスに基づいて駆動パルスを発生させることを特徴とする液晶バックライト装置。
【請求項２】
前記同期遅延回路は、前記他の制御用ＩＣと同一系統の冷陰極蛍光ランプに流れる管電流によってオン動作又はオフ動作する第１トランジスタと、この第１トランジスタのオン動作又はオフ動作を遅延させる時定数回路を有し、
前記同期ラッチ回路は、前記同期遅延回路の第１トランジスタのオン動作又はオフ動作に応じて動作し、該第１トランジスタのオン動作又はオフ動作状態を維持させる第２トランジスタを有することを特徴とする請求項１に記載の液晶バックライト装置。
【請求項３】
前記他の制御用ＩＣの動作停止に伴い、前記第２トランジスタの動作が停止することを特徴とする請求項２に記載の液晶バックライト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に用いられる液晶バックライト装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置のバックライトには、効率が高く長寿命な冷陰極蛍光ランプ（以下、ＣＣＦＬとする）が使用されている。ＣＣＦＬは、液晶表示装置の画面の大きさに応じて複数本使用されている。また、近年の液晶表示装置においては、何らかの理由により一本のＣＣＦＬが点灯しなくなっても画面の表示を継続できるように、複数本のＣＣＦＬを複数系統の回路で駆動するように構成されているものもある。このような複数本のＣＣＦＬを用いる液晶表示装置においては、隣接するＣＣＦＬの点灯タイミングがずれると、相互に干渉が生じ、管電流が不安定となり、ＣＣＦＬの輝度も安定しない。
【０００３】
そこで、ＣＣＦＬの点灯の同期をとるために、従来の液晶表示装置においては、図７に示す液晶バックライト装置が用いられている。同図は、一例として、バックライトとして２本のＣＣＦＬを用いる場合を示している。液晶バックライト装置５００は、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００にそれぞれ交流電圧を印加する第１インバータトランス５１１及び第２インバータトランス５２１と、第１インバータトランス５１１及び第２インバータトランス５２１のそれぞれの一次側コイルに流れる電流をスイッチングする第１スイッチング回路５１２及び第２スイッチング回路５２２と、第１スイッチング回路５１２及び第２スイッチング回路５２２のスイッチング動作を制御する第１制御用ＩＣ５１３及び第２制御用ＩＣ５２３と、第１制御用ＩＣ５１３及び第２制御用ＩＣ５２３にそれぞれ入力される同期パルスを発生するパルス発生用ＩＣ５４０等によって構成されている。パルス発生用ＩＣ５４０が発生させた同期パルスは、第１制御用ＩＣ５１３及び第２制御用ＩＣ５２３に入力され、第１制御用ＩＣ５１３及び第２制御用ＩＣ５２３は、この同期パルスに基づいて第１スイッチング回路５１２及び第２スイッチング回路５２２のスイッチング動作を制御するための制御用パルスを生成し、第１スイッチング回路５１２及び第２スイッチング回路５２２にそれぞれ出力する。
【０００４】
第１制御用ＩＣ５１３及び第２制御用ＩＣ５２３は、独自にパルスを発生させる機能を有しており、パルス発生用ＩＣ５４０からの同期パルスが入力されないときは、それぞれ独自に発生させたパルスを第１スイッチング回路５１２及び第２スイッチング回路５２２に出力し、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００を点灯させる。また、隣接する２つのＣＣＦＬの点灯タイミングが完全に一致すると、点灯時と非点灯時の輝度の差が大きくなり、画面のちらつきが目立つようになる。そのため、パルス発生用ＩＣ５４０から第１制御用ＩＣ５１３に入力される同期パルスと、第２制御用ＩＣ５２３に入力される同期パルスの位相差が９０゜ずれるように設定されている。
【０００５】
また、上述した液晶バックライト装置５００とは別に、特許文献１には、ＰＷＭ制御用ＩＣの内部にバックライト駆動回路を形成する技術が示されている。なお、特許文献２には、複数のソースドライバＩＣをカスケード接続することにより、消費電力の低減を図る技術が示されている。また、特許文献３には、メイン駆動集積回路部と、予め設定された時間だけ遅延させるサブ駆動集積回路部とを有するインバータ装置が示されている。
【特許文献１】特開２００７−２９４４４８号公報
【特許文献２】特開２００１−１７４８４３号公報
【特許文献３】特開２００５−１９３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図７に示した液晶バックライト装置５００にあっては、第１制御用ＩＣ５１３及び第２制御用ＩＣ５２３に入力する同期パルスを発生させるために、高価な専用のパルス発振用ＩＣ５４０を用いなければならないため、液晶表示装置の製造コストが高騰するという問題がある。また、上記特許文献１に示された技術においては、バックライト駆動回路を含む専用のＰＷＭ制御用ＩＣが必要となり、液晶表示装置の製造コストが大幅に高騰する。
【０００７】
本発明は、上記課題を解決するためになされたものであり、複数個の制御用ＩＣ間で同期を取ることにより、バックライトの輝度を安定させることができる液晶バックライト装置を安価に提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために請求項１の発明は、液晶表示装置のバックライトに用いられる複数系統の冷陰極蛍光ランプと、各系統の冷陰極蛍光ランプに交流電圧を印加する複数系統のインバータトランスと、各系統のインバータトランスの一次側コイルに流れる電流をスイッチングする複数系統のスイッチング回路と、各系統のスイッチング回路を駆動する駆動パルスを発生する複数系統の制御用ＩＣとを備え、
前記スイッチング回路の動作をＰＷＭ制御することにより、前記冷陰極蛍光ランプを調光する液晶バックライト装置において、
前記複数系統の制御用ＩＣのうちいずれか1つの制御用ＩＣによって発生させた駆動パルスに基づいて同期パルスを発生する同期パルス形成回路と、
前記他の制御用ＩＣと同一系統の冷陰極蛍光ランプに流れる管電流によって動作して前記同期パルス形成回路の動作の開始を所定の時間だけ遅延させる同期遅延回路と、
前記同期パルス形成回路が動作を開始した後は、前記同期遅延回路の遅延動作を制限することにより同期ラッチをかける同期ラッチ回路をさらに備え、
他の制御用ＩＣは、前記同期パルス形成回路によって発生された同期パルスに基づいて駆動パルスを発生させるものである。
【０００９】
請求項２の発明は、請求項１に記載の液晶バックライト装置において、
前記同期遅延回路は、前記他の制御用ＩＣと同一系統の冷陰極蛍光ランプに流れる管電流によってオン動作又はオフ動作する第１トランジスタと、この第１トランジスタのオン動作又はオフ動作を遅延させる時定数回路を有し、
前記同期ラッチ回路は、前記同期遅延回路の第１トランジスタのオン動作又はオフ動作に応じて動作し、該第１トランジスタのオン動作又はオフ動作状態を維持させる第２トランジスタを有するものである。
【００１０】
請求項３の発明は、請求項２に記載の液晶バックライト装置において、
前記他の制御用ＩＣの動作停止に伴い、前記第２トランジスタの動作が停止するものである。
【発明の効果】
【００１１】
請求項１の発明によれば、同期パルス形成回路が複数系統の制御用ＩＣのうちいずれか1つの制御用ＩＣによって発生させた駆動パルスに基づいて同期パルスを発生し、この同期パルスを他の制御用ＩＣに入力する。これにより、図７に示す高価な専用のパルス発振用ＩＣ５４０が不要となり、安価な構成でバックライトの輝度を安定させることが可能となる。また、他の制御用ＩＣと同一系統の冷陰極蛍光ランプに流れる管電流によって動作する同期遅延回路が同期パルス形成回路の動作の開始を所定の時間だけ遅延させるので、冷陰極蛍光ランプが起動し所定の時間が経過するまでは、各系統の冷陰極蛍光ランプを個別に点滅させることができる。これにより、各系統の冷陰極蛍光ランプが起動後完全点灯に至るまでは同期をかけないものとして、低温状態の冷陰極蛍光ランプを円滑に完全点灯に移行させることが可能となる。さらにまた、冷陰極蛍光ランプの調光時においては、同期ラッチ回路が、同期遅延回路の遅延動作を制限するので、スイッチング回路がＰＷＭ制御される際に同期パルス形成回路が発生する同期パルスに乱れが生じる虞がない。従って、ＰＷＭ制御時のスイッチング回路のオン時間が安定し、スイッチング回路の損傷を防止することができる。
【００１２】
請求項２の発明によれば、安価かつ簡素に同期遅延回路及び同期ラッチ回路を構成することができる。また、時定数回路の設定により、同期を遅延させる時間を任意に設定することができる。
【００１３】
請求項３の発明によれば、他の制御用ＩＣの動作停止に伴い、第２トランジスタの動作が停止するので、次回の点灯時には、各系統の冷陰極蛍光ランプが起動後完全点灯に至るまでは各系統の冷陰極蛍光ランプを個別に点滅させて円滑に完全点灯に移行させることが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明の一実施形態による液晶バックライト装置について図面を参照して説明する。図１は２系統のＣＣＦＬを駆動し、点灯させる液晶バックライト装置を示している。液晶バックライト装置１は、第１ＣＣＦＬ１００を駆動する第１（マスタ側）駆動回路１０と、第２ＣＣＦＬ２００を駆動する第２（スレーブ側）駆動回路２０と、第２駆動回路２０の動作にあたって第１駆動回路１０との同期を取るために用いられる同期パルスを形成する同期パルス形成回路３０等によって構成されている。
【００１５】
第１駆動回路１０は、第１ＣＣＦＬ１００に交流電圧を印加する第１インバータトランス１１と、第１インバータトランス１１の一次側コイルに流れる電流をスイッチングする第１スイッチング回路１２と、第１スイッチング回路１２のスイッチング動作を制御する第１制御用ＩＣ１３等を有している。第２駆動回路２０は、第２ＣＣＦＬ２００に交流電圧を印加する第２インバータトランス２１と、第２インバータトランス２１の一次側回コイルに流れる電流をスイッチングする第２スイッチング回路２２と、第２スイッチング回路２２のスイッチング動作を制御する第２制御用ＩＣ２３等を有している。
【００１６】
第１インバータトランス１１は、一次側コイル及び二次側コイルを有し、一次側コイルに流れる電流によって発振し、二次側コイルに交流を発生させる。第１スイッチング回路１２は、第１インバータトランス１１の一次側コイルに交互に逆向きの電流を流すための一対のスイッチング素子（例えば、ＦＥＴ等）を有し、例えば、他励式のプッシュプル型、ハーフブリッジ型又はフルブリッジ型の回路で構成されている。第１制御用ＩＣ１３は、第１スイッチング回路１２のスイッチング素子のゲート端子に入力するパルス信号を生成し、第１スイッチング回路１２に出力する。第２インバータトランス２１、第２スイッチング回路２２及び第２制御用ＩＣ２３についても上記と同様である。第１制御用ＩＣ１３及び第２制御用ＩＣ２３は、独自にパルスを発生させる機能を有している。
【００１７】
第１制御用ＩＣ１３が発生させるパルスと第２制御用ＩＣ２３が発生させるパルスの同期を取りやすくするために、第２制御用ＩＣ２３が独自に発生させるパルスの周波数は、第１制御用ＩＣ１３が発生させるパルスの周波数に対して５ｋＨｚ程度低く設定されている。第２制御用ＩＣ２３は、同期パルス形成回路３０から同期信号が入力されると、第１制御用ＩＣ１３が発生させるパルスと同等の周波数のパルスを発生させる。
【００１８】
図２は、同期パルス形成回路３０を示している。同期パルス形成回路３０は、第１制御用ＩＣ１３から入力されたパルス信号によってスイッチングするトランジスタＱ１と、第２制御用ＩＣ２３から入力されたパルス信号によってスイッチングするトランジスタＱ２と、トランジスタＱ１及びトランジスタＱ２の動作に応じてスイッチングするトランジスタＱ３と、トランジスタＱ３の動作に応じてスイッチングするトランジスタＱ４と、第２ＣＣＦＬ２００の管電流のフィードバックを受けてスイッチングするトランジスタＱ５（第１トランジスタ）等を有している。トランジスタＱ５は、コンデンサＣ５及び抵抗Ｒ５等を有する時定数回路と共に、同期遅延回路３１を構成する。また、同期パルス形成回路３０は、同期遅延回路３１が動作を開始した後は、同期遅延回路の遅延動作を制限することにより同期ラッチをかける同期ラッチ回路３２を有している。
【００１９】
トランジスタＱ１のベース−エミッタ間には、コンデンサＣ１及び抵抗Ｒ１等によって構成される時定数回路が設けられている。コンデンサＣ１及び抵抗Ｒ１は、同期パルス信号のパルス幅を決定する。すなわち、コンデンサＣ１及び抵抗Ｒ１は、図３において後述するように、ＩＩＩ同期パルス信号の周波数がＩマスタ側ＤＲＶ１信号及びＩＩマスタ側ＤＲＶ２信号の周波数の２倍となるように設定されている。同様に、トランジスタＱ２のベース−エミッタ間には、コンデンサＣ２及び抵抗Ｒ２等によって構成される時定数回路が設けられている。コンデンサＣ１及び抵抗Ｒ１は、ＩＩＩ同期パルス信号の周波数がＩマスタ側ＤＲＶ１信号及びＩＩマスタ側ＤＲＶ２信号の周波数の２倍となるように設定されている。
【００２０】
図３は、第１制御用ＩＣ１３が生成するパルス信号、同期パルス形成回路３０が形成する同期パルス信号、第２制御用ＩＣ２３が生成するパルス信号の一例を示している。第１制御用ＩＣ１３は、第１スイッチング回路１２内の一対のスイッチング素子のそれぞれのゲート端子に対して、互いに逆位相のパルス信号（図中、Ｉマスタ側ＤＲＶ１信号（スイッチング駆動パルス）及びＩＩマスタ側ＤＲＶ２信号（スイッチング駆動パルス））を生成し、入力する。第１スイッチング回路１２内の各スイッチング素子は、Ｉマスタ側ＤＲＶ１信号又はＩＩマスタ側ＤＲＶ２信号によって、スイッチング動作が制御される。
【００２１】
同期パルス形成回路３０は、Ｉマスタ側ＤＲＶ１信号及びＩＩマスタ側ＤＲＶ２信号に基づいて、２倍の振動数を有するＩＩＩ同期パルス信号を形成する。第２制御用ＩＣ２３は、同期パルス形成回路３０から入力された同期パルス信号に基づいて、第２スイッチング回路２２内の一対のスイッチング素子のそれぞれのゲート端子に対して、互いに逆位相のパルス信号（図中、ＩＶスレーブ側ＤＲＶ１信号（スイッチング駆動パルス）及びＶスレーブ側ＤＲＶ２信号（スイッチング駆動パルス））を生成し、入力する。ここで、Ｉマスタ側ＤＲＶ１信号とＩＶスレーブ側ＤＲＶ１信号とは互いに９０゜位相がずれ、ＩＩマスタ側ＤＲＶ２信号とＶスレーブ側ＤＲＶ２信号とは互いに９０゜位相がずれている。これにより、第１スイッチング回路１２及び第２スイッチング回路２２に同期のとれたパルス信号が入力され、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００が交互に点滅しバックライトの輝度を安定させることができる。
【００２２】
以下、図４を参照して、Ｑ１乃至Ｑ４の動作について説明する。まず、第２制御用ＩＣ２３から入力されたＩマスタ側ＤＲＶ１信号がハイに切り替わった当初は、コンデンサＣ１に電荷がチャージされ、Ｑ１はオフとなる。その後、コンデンサＣ１への電荷のチャージが完了すると、Ｑ１はオンする。この間、ＩＩマスタ側ＤＲＶ２信号はローであるので、Ｑ２はオフ状態となる。ここでＱ５がオンしていれば、ＩＩマスタ側ＤＲＶ２信号がローのとき、Ｑ３の動作はＱ１によって制御されることとなるため、Ｑ１がオフのときＱ３はオンする。これに伴い、Ｑ４がオンして同期パルス信号は、ハイとなる。一方、Ｑ１がオンのときＱ３はオフし、これに伴い、Ｑ４がオフして同期パルス信号は、ローとなる。
【００２３】
その後、ＩＩマスタ側ＤＲＶ２信号がハイに切り替わると、上記と同様に、当初コンデンサＣ２に電荷がチャージされＱ２はオフとなった後、コンデンサＣ２への電荷のチャージが完了すると、Ｑ２はオンする。この間、Ｉマスタ側ＤＲＶ１信号はローであるので、Ｑ１はオフ状態となる。ここでＱ５がオンしていれば、Ｉマスタ側ＤＲＶ１信号がローのとき、Ｑ３の動作はＱ２によって制御されることとなるため、Ｑ２がオフのときＱ３はオンする。これに伴い、Ｑ４がオンして同期パルス信号は、ハイとなる。一方、Ｑ２がオンのときＱ３はオフし、これに伴い、Ｑ４がオフして同期パルス信号は、ローとなる。
【００２４】
Ｑ１乃至Ｑ４が上述した動作を繰り返すことにより、Ｉマスタ側ＤＲＶ１信号及びＩＩマスタ側ＤＲＶ２信号の周波数の２倍となるＩＩＩ同期パルス信号が形成される。
【００２５】
次に、同期遅延回路３１について説明する。同期遅延回路３１は、第２制御用ＩＣ２３と同一系統の第２ＣＣＦＬ２００に流れる管電流によって動作して同期パルス形成回路３０の動作の開始を遅延させるために設けられている。図２において、入力端子３３には、第２ＣＣＦＬ２００に流れる管電流がフィードバックされる。第２ＣＣＦＬ２００が起動すると、第２ＣＣＦＬ２００に流れる管電流が入力端子３３に入力され、当初コンデンサＣ５に電荷がチャージされる。その後、コンデンサＣ５への電荷のチャージが完了すると、Ｑ５はオンする。同期遅延回路３１が同期パルス形成回路３０の動作の開始を遅延させる時間は、コンデンサＣ５及び抵抗５によって設定することができ、本実施形態では、第２ＣＣＦＬが起動した後、完全点灯に至るまでの時間（例えば、２秒程度）、としている。
【００２６】
ところで、液晶バックライト装置１が組み込まれた液晶表示装置において、画面輝度の調整は、第１スイッチング回路１２及び第２スイッチング回路２２の動作をＰＷＭ制御し、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００を調光することによってなされる。第１スイッチング回路１２及び第２スイッチング回路２２のＰＷＭ制御は、第１制御用ＩＣ１３及び第２制御用ＩＣ２３から駆動パルスを間欠的に出力することによりなされ、これに伴い、第１インバータトランス１１及び第２インバータトランス２１が間欠発振され、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００を調光される。
【００２７】
図５は、同期パルス形成回路３０に同期ラッチ回路３２が存在しない場合におけるＰＷＭ制御時の第１制御用ＩＣ１３から出力されるＩマスタ側ＤＲＶ１信号及びＩＩマスタ側ＤＲＶ２信号と、同期パルス形成回路３０が発生させるＩＩＩ同期パルス信号を示している。ＰＷＭオフ時には、第１インバータトランス１１及び第２インバータトランス２１は発振しないので第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００には管電流が流れない。ところが、その後のＰＷＭオン時には、コンデンサＣ５及び抵抗Ｒ５等を有する時定数回路によってトランジスタＱ５の動作タイミングにずれが生じ、図５に示すように、ＩＩＩ同期パルス信号の立上がりが鈍くなる。このため、第２制御用ＩＣ２３から第２スイッチング回路２２に出力されるＩＶスレーブ側ＤＲＶ１信号及びＶスレーブ側ＤＲＶ２信号に乱れが生じ第２スイッチング回路２２を構成するＦＥＴ等のスイッチング素子に損傷を与える虞がある。
【００２８】
そこで、本液晶バックライト装置１においては、同期パルス形成回路３０が動作を開始した後は、同期遅延回路３１の遅延動作を制限する同期ラッチ回路３２（図２参照）を設けることにより、スイッチング素子の損傷を防止する。同期ラッチ回路３２は、同期遅延回路のトランジスタＱ５のオン動作に応じてオン動作し、トランジスタＱ５のオン動作状態を維持させるトランジスタＱ６（第２トランジスタ）を有している。トランジスタＱ６のエミッタには、端子３４を介して第１制御用ＩＣ１３又は第２制御用ＩＣ２３の起動信号が入力されている。従って、第１制御用ＩＣ１３又は第２制御用ＩＣ２３の動作が停止するとトランジスタＱ６のスイッチング動作も停止する。第２ＣＣＦＬ２００の起動時に、トランジスタＱ５が一旦オンするとトランジスタＱ６のベース電位が下がり、トランジスタＱ５がオンする。その結果、ＰＷＭ制御による第２ＣＣＦＬ２００の管電流のフィードバックレベルが０となっても、トランジスタＱ５がオンし続けることとなる。
【００２９】
図６は、同期パルス形成回路３０に同期ラッチ回路３２を設けた場合におけるＰＷＭ制御時の第１制御用ＩＣ１３から出力されるＩマスタ側ＤＲＶ１信号及びＩＩマスタ側ＤＲＶ２信号と、同期パルス形成回路３０が発生させるＩＩＩ同期パルス信号を示している。この場合、同期ラッチ回路３２のトランジスタＱ６の作用によりトランジスタＱ５がオンし続けるので、ＩＩＩ同期パルス信号が鋭く立上がる。このため、第２制御用ＩＣ２３から第２スイッチング回路２２に出力されるＩＶスレーブ側ＤＲＶ１信号及びＶスレーブ側ＤＲＶ２信号に乱れが生じることがなくなり、第２スイッチング回路２２を構成するＦＥＴ等のスイッチング素子に損傷を与える虞がなくなる。
【００３０】
以上のように、本実施形態の液晶バックライト装置１によれば、同期パルス形成回路３０が複数系統の制御用ＩＣ１３，２３のうち第１制御用ＩＣ１３によって発生させた駆動パルスに基づいて同期パルスを発生し、この同期パルスを第２制御用ＩＣ２３に入力する。これにより、図７に示す高価な専用のパルス発生用ＩＣ５４０が不要となり、安価な構成でバックライトの輝度を安定させることが可能となる。また、第２制御用ＩＣ２３と同一系統の第２ＣＣＦＬに流れる管電流によって動作する同期遅延回路３１が同期パルス形成回路３０の動作の開始を第２ＣＣＦＬ２００が完全点灯に至るまでの時間だけ遅延させるので、第２ＣＣＦＬ２００が起動し所定の時間が経過するまでは、各系統の第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００を個別に点滅させることができる。これにより、第２ＣＣＦＬ２００が起動後完全点灯に至るまでは同期をかけないものとして、低温状態の第２ＣＣＦＬ２００を円滑に完全点灯に移行させることが可能となる。
【００３１】
さらに、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００の調光時においては、同期ラッチ回路３２が、同期遅延回路３１の遅延動作を制限するので、第２スイッチング回路２２がＰＷＭ制御される際に同期パルス形成回路３０が発生する同期パルスに乱れが生じる虞がない。従って、ＰＷＭ制御時の第２スイッチング回路２２のオン時間が安定し、第２スイッチング回路２２の損傷を防止することができる。また、コンデンサＣ５、抵抗Ｒ５を有する時定数回路及びトランジスタＱ５、トランジスタＱ６を用いることによって安価かつ簡素に同期遅延回路及び同期ラッチ回路３２を構成することができる。また、時定数回路を構成するコンデンサＣ５、抵抗Ｒ５の設定により、同期を遅延させる時間を任意に設定することができる。
【００３２】
さらに、トランジスタＱ６のエミッタには、端子３４を介して第１制御用ＩＣ１３又は第２制御用ＩＣ２３の起動信号が入力されているので、第１制御用ＩＣ１３又は第２制御用ＩＣ２３の動作が停止するとトランジスタＱ６のスイッチング動作も停止する。これにより、次回の点灯時には、第１ＣＣＦＬ１００及び第２ＣＣＦＬ２００が起動後完全点灯に至るまでは個別に点滅させて円滑に完全点灯に移行させることが可能となる。
【００３３】
なお、本発明は上記実施形態の構成に限られることなく、少なくとも第１制御用ＩＣ１３によって発生させた駆動パルスに基づいて同期パルスを発生する同期パルス形成回路３０を備え、この同期パルス形成回路３０によって形成された同期パルスに基づいて第２制御用ＩＣ２３が第２スイッチング回路の動作を制御するように構成されていればよい。また、本発明は種々の変形が可能であり、例えば、ＣＣＦＬ及びその駆動回路は、２系統に限られることなく、それより多い複数系統であってもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態による液晶バックライト装置の構成を示すブロック図。
【図２】同期パルス形成回路の構成を示す回路図。
【図３】駆動パルスと同期パルスの関係を示す図。
【図４】同期パルス形成回路を構成するトランジスタの動作を示す図。
【図５】同期ラッチ回路が存在しない場合におけるＰＷＭ制御時の駆動パルス信号と同期パルス信号を示している。
【図６】同期ラッチ回路が存在する場合におけるＰＷＭ制御時の駆動パルス信号と同期パルス信号を示している。
【図７】従来の液晶バックライト装置の構成を示すブロック図。
【符号の説明】
【００３５】
１    液晶バックライト装置
１０    第１駆動回路
１１    第１インバータトランス
１２    第１スイッチング回路
１３    第１制御用ＩＣ
２０    第２駆動回路
２１    第２インバータトランス
２２    第２スイッチング回路
２３    第２制御用ＩＣ
３０    同期パルス形成回路
３１    同期遅延回路
１００    第１ＣＣＦＬ
２００    第２ＣＣＦＬ
【図１】
2009300613.tif 000003
【図２】
2009300613.tif 000004
【図３】
2009300613.tif 000005
【図４】
2009300613.tif 000006
【図５】
2009300613.tif 000007
【図６】
2009300613.tif 000008
【図７】
2009300613.tif 000009