(57)【要約】基板と、前記基板上に形成された回路素子と、前記基板上に前記回路素子と並列に形成された静電気保護素子と、前記基板の両端部に形成され、前記回路素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える静電気保護機能付きチップ部品である。【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された回路素子と、
前記基板上に前記回路素子と並列に形成された静電気保護素子と、
前記基板の両端部に形成され、前記回路素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備えることを特徴とする静電気保護機能付きチップ部品。
【請求項２】
前記回路素子は、抵抗体であることを特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項３】
前記抵抗体は、抵抗体ペーストを用いて形成され、
前記静電気保護素子は、静電気保護素子ペーストを用いて形成されていることを特徴とする請求項２記載の静電気保護機能付きチップ部品。
【請求項４】
基板と、
前記基板上に形成された抵抗体と、
前記基板上に形成された静電気保護素子と、
前記基板の両端部に形成され、前記抵抗体と前記保護素子とを外部の回路に接続するための一対の外部電極とを備えることを特徴とする静電気保護機能付きチップ部品。
【請求項５】
前記抵抗体と前記静電気保護素子とは、抵抗体粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されていることを特徴とする請求項４記載の静電気保護機能付きチップ部品。
【請求項６】
前記回路素子は、容量素子であることを特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項７】
前記容量素子は、容量素子ペーストを用いて形成され、
前記静電気保護素子は、静電気保護素子ペーストを用いて形成されていることを特徴とする請求項６記載の静電気保護機能付きチップ部品。
【請求項８】
基板と、
前記基板上に形成された容量素子と、
前記基板上に形成された静電気保護素子と、
前記基板の両端部に形成され、前記容量素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備えることを特徴とする静電気保護機能付きチップ部品。
【請求項９】
前記容量素子と前記静電気保護素子とは、容量素子粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されていることを特徴とする請求項８記載の静電気保護機能付きチップ部品。
【請求項１０】
前記回路素子の両端は、前記基板上に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、
前記静電気保護素子は、第１，第２の静電気保護素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続されていることを特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１１】
前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、
前記静電気保護素子は、前記回路素子上に積層されて並列に形成されると共に、前記第１の取出し電極に接続された第３の取出し電極と前記第２の取出し電極とに電気的に接続されていることを特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１２】
前記回路素子は、前記基板の一方の面に形成され、
前記回路素子の両端は、前記基板の一方の面に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、
前記静電気保護素子は、前記基板の他方の面に前記回路素子と略対向するように並列に形成されていることを特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１３】
前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、
前記静電気保護素子は、第１の保護素子取出し電極を介して前記一対の外部電極のうち、一方の外部電極に電気的に接続されると共に、第２の保護素子取出し電極を介して前記基板の側部に形成された側部電極に電気的に接続されていることを特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１４】
前記静電気保護素子は、さらに、第３の保護素子取出し電極を介して前記一対の外部電極のうち、他方の外部電極に電気的に接続されていることを特徴とする請求項１３記載の静電気保護機能付きチップ部品。
【請求項１５】
前記側部電極は、前記基板における両側の側部に形成されていることを特徴とする請求項１３記載の静電気保護機能付きチップ部品。
【請求項１６】
前記回路素子は、抵抗体であり、
さらに、容量素子取出し電極を介して前記一方の外部電極に電気的に接続されると共に、前記第２の保護素子取出し電極を介して前記側部電極に電気的に接続された容量素子が、前記基板上に前記抵抗体と並列に形成されていることを特徴とする請求項１４記載の静電気保護機能付きチップ部品。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は静電気パルス耐量の増大を図ることができる静電気保護機能付きチップ部品に関するものである。
【背景技術】
【０００２】  近年、携帯電話等の電子機器の小型化、高性能化が急速に進み、それに伴い電子機器に用いられる回路素子の小型化も急速に進んでいる。しかしながら、その反面、この小型化に伴って、機器内部の絶縁距離が短縮されることにより機器筐体や操作スイッチ等に印加された静電気が機器内部の信号回路へ放電し易くなったり、回路素子自体の小型化に伴う製造プロセスの微細化等の理由により回路素子内部の導体が微細化して電流容量が低下したりするため、電子機器や回路素子の静電気パルス耐量は低下する傾向にある。これにより、人体と電子機器の端子が接触した時に発生する静電気パルスによって機器内部の電気回路が破壊することが増えてきている。これは、静電気パルスによって、パルス幅が１ナノ秒以下でかつ数百〜数キロボルトという高電圧が機器内部の電気回路に印加されるからである。【０００３】  特に、信号回路のノイズ対策などに使用されるバイパスコンデンサ、抵抗器、ＲＣフィルタなどの回路素子も小型化が進んでおり、それに伴いこれら回路素子の静電気パルス耐量が低下している。そして、上述のように、機器の小型化に伴いこれらの信号回路にも静電気等の高電圧ノイズが侵入することが増加しており、かつ回路素子の静電気パルス耐量が低下しているため、前記バイパスコンデンサ、抵抗器、ＲＣフィルタ等の回路素子を、バリスタ等の静電気対策部品によって静電気から保護するケースが増えてきている。【０００４】  従来はこのような回路素子と周辺回路の静電気対策として、バリスタや静電容量の大きいコンデンサをこれら回路素子と並列に接続して静電気を吸収したり、あるいは静電気をグラウンドへバイパスさせることによって静電気パルス耐量を確保していた。【０００５】  なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。【０００６】  携帯電話などのポータブル機器や小型機器においては、従来、静電気対策として、筐体やシールド板を確実に接地することで静電気をグラウンドへ逃がし、内部回路への静電気の侵入を防止することが行われている。しかし、ポータブル機器の小型化が進むに連れて筐体やシールド板を接地することが困難になって来ている。それによって回路内部まで静電気の侵入が可能となり、その結果、静電気パルス耐量の低い部品が破壊されるケースが増加している。例えばチップ形抵抗器は基板上に抵抗ペーストを印刷し、焼成するといった簡単な工法で製造されており、静電気パルスやサージ電圧に対する静電気パルス耐量も小さい。【０００７】  したがって、このチップ形抵抗器やその他のデバイスを静電気から保護するために、チップ形抵抗器に対して並列にバリスタやコンデンサを接続して静電気を吸収したり、バイパスさせたりすることが多い。また最近では（特に携帯電話においては）通信ノイズの他に、集積回路における動作周波数の高調波ノイズや回路基板から外部へ放射される電磁波の不要輻射による通信波への影響等が問題になってきており、バイパスコンデンサやＲＣフィルタ等のノイズ対策部品が必要な場合が増加していることから、前述した静電気対策が施された信号ラインと同じ信号ラインにこれらノイズ対策部品が取り付けられることも多い。しかしながら、同一の信号ラインにノイズ対策部品と静電気対策部品とを別個に設けると、部品点数の増加により、コスト高になるとともに、機器が大型化するという課題を有していた。
【特許文献１】特開平８−１６２３０３号公報
【発明の開示】
【０００８】  本発明は上記従来の課題を解決するもので、部品点数の増加を抑制しつつ静電気パルス耐量の増大を図ることができる静電気保護機能付きチップ部品を提供することを目的とするものである。
【０００９】  前記目的を達成するために、本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された回路素子と、前記基板上に前記回路素子と並列に形成された静電気保護素子と、前記基板の両端部に形成され、前記回路素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における静電気保護機能付きチップ部品の斜視図
【図２】図１における２−２線断面図
【図３】同静電気保護機能付きチップ部品の等価回路図
【図４】本発明の実施の形態２における静電気保護機能付きチップ部品の斜視図
【図５】同静電気保護機能付きチップ部品の断面図
【図６】本発明の実施の形態３における静電気保護機能付きチップ部品の上面側から見た斜視図
【図７】同静電気保護機能付きチップ部品の裏面側から見た斜視図
【図８】同静電気保護機能付きチップ部品の断面図
【図９】本発明の実施の形態４における静電気保護機能付きチップ部品の斜視図
【図１０】同静電気保護機能付きチップ部品の断面図
【図１１】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図
【図１２】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図における等価回路図
【図１３】本発明の実施の形態５における静電気保護機能付きチップ部品の斜視図
【図１４】図１３における１４−１４線断面図
【図１５】同静電気保護機能付きチップ部品の等価回路図
【図１６】本発明の実施の形態６における静電気保護機能付きチップ部品の斜視図
【図１７】図１６における１７−１７線断面図
【図１８】同静電気保護機能付きチップ部品の等価回路図
【図１９】図２の変形例を示す断面図
【図２０】図８の変形例を示す断面図
【図２１】図１０の変形例を示す断面図
【図２２】図１３の変形例を示す斜視図
【図２３】図１４の変形例を示す断面図
【図２４】図１６の変形例を示す斜視図
【図２５】図１７の変形例を示す断面図
【図２６】本発明の実施の形態７における静電気保護機能付きチップ部品の斜視図
【図２７】図２６における２７−２７線断面図
【図２８】同静電気保護機能付きチップ部品の等価回路図
【図２９】本発明の実施の形態８における静電気保護機能付きチップ部品の斜視図
【図３０】同静電気保護機能付きチップ部品の断面図
【図３１】本発明の実施の形態９における静電気保護機能付きチップ部品の上面側から見た斜視図
【図３２】同静電気保護機能付きチップ部品の裏面側から見た斜視図
【図３３】同静電気保護機能付きチップ部品の断面図
【図３４】本発明の実施の形態１０における静電気保護機能付きチップ部品の斜視図
【図３５】同静電気保護機能付きチップ部品の断面図
【図３６】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図
【図３７】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図における等価回路図
【図３８】本発明の実施の形態１１における静電気保護機能付きチップ部品の斜視図
【図３９】図３８における３９−３９線断面図
【図４０】同静電気保護機能付きチップ部品の等価回路図
【図４１】本発明の実施の形態１２における静電気保護機能付きチップ部品の斜視図
【図４２】図４１における４２−４２線断面図
【図４３】同静電気保護機能付きチップ部品の等価回路図
【図４４】本発明の実施の形態１３における静電気保護機能付きチップ部品の斜視図
【図４５】同静電気保護機能付きチップ部品の等価回路図
【図４６】同静電気保護機能付きチップ部品の適用例である回路Ａを示す回路図
【図４７】同静電気保護機能付きチップ部品の適用例である回路Ｂを示す回路図
【図４８】本発明の実施の形態１３における静電気保護機能付きチップ部品の変形例を示す回路図
【図４９】本発明の実施の形態１３における静電気保護機能付きチップ部品の変形例を示す回路図
【図５０】図２７の変形例を示す断面図
【図５１】図３３の変形例を示す断面図
【図５２】図３５の変形例を示す断面図
【図５３】図３８の変形例を示す斜視図
【図５４】図３９の変形例を示す断面図
【図５５】図４１の変形例を示す斜視図
【図５６】図４２の変形例を示す断面図
【図５７】図４４の変形例を示す断面図
【発明を実施するための最良の形態】
【００１１】  （実施の形態１）
以下、本発明の実施の形態１における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図１は本発明の実施の形態１における静電気保護機能付きチップ形抵抗器の斜視図、図２は図１における２−２線断面図、図３は図１に示す静電気保護機能付きチップ形抵抗器の等価回路図である。【００１２】  図１および図２において、基板１は、例えばアルミナを用いて構成された基板である。この基板１の一方の面には第１，第２の抵抗体取出し電極２，３が設けられている。そして、抵抗体４が、この第１の抵抗体取出し電極２と第２の抵抗体取出し電極３との間に電気的に接続されて形成されている。外部電極５，６は、基板１の両端部に形成され、かつ第１，第２の抵抗体取出し電極２，３に電気的に接続される一対の外部電極である。静電気保護素子７は、基板１の一方の面に抵抗体４と並列に形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子７は、第１，第２の静電気保護素子取出し電極８，９を介して一対の外部電極５，６に電気的に接続されている。【００１３】  上記したような構造とすることにより、同一の基板１上に抵抗体４と静電気保護素子７とを並列に形成することができるため、図３に示すような等価回路を形成することができる。【００１４】  続いて、本発明の実施の形態１における静電気保護機能付きチップ形抵抗器の製造方法および電気特性について説明する。【００１５】  まず、ＲｕＯ２を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより抵抗体ペーストを作製する。これと同様にＳｉＣを主成分とし、かつ適量のガラスフリットを添加した混合粉末にエチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することによりバリスタペーストからなる静電気保護素子ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより銀ペーストを作製する。【００１６】  次に、アルミナからなる基板１の一方面に、銀ペーストをスクリーン印刷し、そして５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の抵抗体取出し電極２と第１の静電気保護素子取出し電極８とをそれぞれ形成する。【００１７】  次に、第１の抵抗体取出し電極２の一部を覆うように、抵抗体ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、第１の静電気保護素子取出し電極８の一部を覆うように静電気保護素子ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。さらにその後、乾燥した抵抗体ペーストと静電気保護素子ペーストとに、第２の抵抗体取出し電極３と第２の静電気保護素子取出し電極９とをそれぞれ形成するための銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、５００〜９００℃で１５〜１８０分間熱処理することにより、抵抗体４、静電気保護素子７、第２の抵抗体取出し電極３、及び第２の静電気保護素子取出し電極９を形成する。この場合、抵抗体４の厚みは所望の抵抗値を確保するために２０〜２００μｍの間で形成する方が良い。また静電気保護素子７のインピーダンスは厚みに依存するため、十分な静電気吸収効果を発揮させるためには、静電気保護素子７の厚みは２００μｍ以下であることが望ましい。【００１８】  最後に、第１の抵抗体取出し電極２と第１の静電気保護素子取出し電極８との一端部に電気的に接合されるように、基板１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の抵抗体取出し電極３と第２の静電気保護素子取出し電極９との一端部に電気的に接合されるように、基板１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極５，６を形成して、本発明の実施の形態１における静電気保護機能付きチップ形抵抗器を作製した。【００１９】  （表１）は、従来のチップ形抵抗器と本発明の実施の形態１における静電気保護機能付きチップ形抵抗器の静電気試験結果をそれぞれ示したものである。【００２０】
【表１】
2006085492.tif 000002
静電気試験条件は国際規格ＩＥＣ６１０００−４−２（人体モデル）に準拠して行った。（表１）から明らかなように、従来例では静電気を２ｋＶ印加した後、及び４ｋＶ印加した後においては、抵抗値が初期値に比べて低下し、そして静電気を８ｋＶ印加した後、１５ｋＶ印加した後においては、抵抗値が初期値に比べて大きく低下するという抵抗値の変化が見られたが、本発明の実施の形態１においては静電気を２ｋＶ印加した後、４ｋＶ印加した後、８ｋＶ印加した後、１５ｋＶ印加した後においても、初期値に比べて抵抗値の変化は見られなかった。【００２１】  これは従来のチップ形抵抗器に静電気が印加された場合には、静電気は回路上、抵抗体を通らなければならないため、静電気に弱い従来のチップ形抵抗器は抵抗値が低下する。一方、本発明の実施の形態１の静電気保護機能付きチップ形抵抗器においては、静電気が印加された場合、静電気は静電気保護素子７側をバイパスする。これにより、チップ形抵抗器の抵抗体４に静電気が印加されることがなく、抵抗値が変化しないことによるものである。これは通常時には静電気保護素子７はインピーダンスが高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には静電気保護素子７はインピーダンスが急激に低下し、静電気を優先的にバイパスさせることになる。そして、静電気が通ったあとは再び静電気保護素子７のインピーダンスが復帰、増大するので、静電気により静電気保護機能付きチップ形抵抗器の抵抗値が変化することが抑制される。【００２２】  このように静電気保護素子７を抵抗体４と並列に形成することにより、静電気保護素子７によって、静電気をバイパスさせることができる。また、静電気保護素子７による静電気のバイパス効果を高めるためには静電気保護素子７のインピーダンスを下げた方がよいので、そのためには静電気保護素子７の厚みを２００μｍ以下にするのが望ましい。【００２３】  （実施の形態２）
以下、実施の形態２における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図４は本発明の実施の形態２における静電気保護機能付きチップ形抵抗器の斜視図、図５は、図４に示す静電気保護機能付きチップ形抵抗器の断面図である。【００２４】  図４および図５において、基板１１は、例えばアルミナを用いて構成された基板である。この基板１１の一方の面には第１，第２の取出し電極１２，１３が設けられている。また、抵抗体１４が、第１の取出し電極１２と第２の取出し電極１３との間に電気的に接続されて形成されており、第１の取出し電極１２、抵抗体１４、第２の取出し電極１３、静電気保護素子１７、及び第３の取出し電極１８がこの順に積層されて設けられている。そして、一対の外部電極１５，１６が、基板１１の両端部に形成され、かつ第１，第２の取出し電極１２，１３にそれぞれ電気的に接続されている。静電気保護素子１７は抵抗体１４の上に積層されて形成されたＳｉＣを主成分とするバリスタからなる静電気保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子１７は第２の取出し電極１３に電気的に接続されると共に、第３の取出し電極１８を介して第１の取出し電極１２に電気的に接続されている。【００２５】  上記した本発明の実施の形態２の構成によれば、抵抗体１４の上にＳｉＣを主成分とするバリスタからなる静電気保護素子１７が積層されて形成され、かつこの静電気保護素子１７は第２の取出し電極１３に電気的に接続するとともに、第３の取出し電極１８を介して第１の取出し電極１２に電気的に接続されているため、抵抗体１４と静電気保護素子１７とが並列に接続される結果、静電気を静電気保護素子１７によってバイパスさせることができるので、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。【００２６】  また、静電気保護素子１７と抵抗体１４とが積層されて形成されているため、基板１１の一方面に、静電気保護素子１７と抵抗体１４とを並べて形成した場合よりも、基板面積を縮小することができる結果、チップ形抵抗器を小型化することができる。これにより、静電気保護機能付きチップ形抵抗器の実装面積の削減が図れるとともに、静電気保護素子１７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということもないので、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。【００２７】  （実施の形態３）
以下、本発明の実施の形態３における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図６は本発明の実施の形態３における静電気保護機能付きチップ形抵抗器の上面側から見た斜視図、図７は、図６に示す静電気保護機能付きチップ形抵抗器の裏面側から見た斜視図、図８は、図６に示す静電気保護機能付きチップ形抵抗器の断面図である。【００２８】  図６，図７，図８において、基板２１は、例えばアルミナを用いて構成された基板である。この基板２１の一方の面には第１，第２の取出し電極２２，２３と、この第１，第２の取出し電極２２，２３に電気的に接続される抵抗体２４とが形成されている。一対の外部電極２５，２６は、基板２１の両端部に形成され、第１，第２の取出し電極２２，２３にそれぞれ電気的に接続されている。保護素子２７は基板２１の他方の面に、基板１１を挟んで抵抗体２４と略対向するように形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。そして、保護素子２７は、第３の取出し電極２８を介して、外部電極２５に電気的に接続されている。また、第３の取出し電極２８は、保護素子２７を介して第４の取出し電極２９に接続され、第４の取出し電極２９は、基板２１の側部両側にそれぞれ形成された側部電極３０ａ，３０ｂに電気的に接続されている。【００２９】  上記した本発明の実施の形態３の構成によれば、抵抗体２４の両端は外部電極２５，２６にそれぞれ接続され、保護素子２７の両端は外部電極２５と側部電極３０ａ，３０ｂとにそれぞれ接続されているので、図６に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、外部電極２６と、側部電極３０ａ，３０ｂのうち少なくとも一方とを接続すれば、抵抗体２４と保護素子２７とを並列接続することができる結果、抵抗体２４に印加された静電気を保護素子２７によってバイパスさせることができ、抵抗体２４の静電気パルス耐量を増大させることができる。また、図６に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極３０ａ，３０ｂのうち少なくとも一方をグラウンドに接続すれば、抵抗体２４に印加された静電気を保護素子２７によってグラウンドへバイパスさせることができ、抵抗体２４の静電気パルス耐量を増大させることができる。【００３０】  また、保護素子２７は一方の面に抵抗体２４が形成された基板２１の他方の面に、基板２１を間に挟んで抵抗体２４と略対向するように形成されているため、基板２１の一方面に、保護素子２７と抵抗体２４とを並べて形成した場合よりも、基板面積を縮小することができる結果、チップ形抵抗器のサイズを低減することができる。これにより、静電気保護機能付きチップ形抵抗器の実装面積の削減が図れるとともに、保護素子２７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということもないので、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。【００３１】  （実施の形���４）
以下、本発明の実施の形態４における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図９は本発明の実施の形態４における静電気保護機能付きチップ形抵抗器の斜視図、図１０は図９に示す静電気保護機能付きチップ形抵抗器の断面図、図１１は図９に示す静電気保護機能付きチップ形抵抗器の取出し電極間の拡大模式図、図１２は図９に示す静電気保護機能付きチップ形抵抗器の等価回路図である。【００３２】  図９，図１０，図１１，図１２において、基板３１は、例えばアルミナを用いて構成された基板である。この基板３１の一方面には第１，第２の取出し電極３２，３３が形成されており、この第１，第２の取出し電極３２，３３の間に、抵抗体３４ａとＳｉＣを主成分とするバリスタとからなる保護素子３４ｂを含む混合体３４が電気的に接続されている。外部電極３５，３６は、基板３１の両端部に形成されている。そして、混合体３４は、第１の取出し電極３２を介して外部電極３５に接続され、第２の取出し電極３３を介して外部電極３６に接続されている。【００３３】  上記したような構造とすることにより、本発明の実施の形態４における静電気保護機能付きチップ形抵抗器は、図１１の拡大模式図に示すように、第１の取出し電極３２と第２の取出し電極３３との間に、抵抗体粒子３４ｃとＳｉＣを主成分とするバリスタ粒子からなる保護素子粒子３４ｄとが混在する混合体３４が形成された構造となるものである。そして、第１の取出し電極３２と第２の取出し電極３３との間に挟まれた混合体３４の等価的な回路は、図１２に示す回路図で表すことができる。【００３４】  続いて、本発明の実施の形態４における静電気保護機能付きチップ形抵抗器の製造方法および電気特性について説明する。【００３５】  まず、ＲｕＯ２を主成分とする抵抗体粉末とＳｉＣを主成分とするバリスタ粉末からなる保護素子粉末を適当な配合比で配合し、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより抵抗体と保護素子との混合体ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより銀ペーストを作製する。【００３６】  次に、アルミナからなる基板３１の一方面に銀ペーストをスクリーン印刷し、そして５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の取出し電極３２を形成する。【００３７】  次に、第１の取出し電極３２の一部を覆うように抵抗体と保護素子の混合体ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥し、混合体ペーストの上から第２の取出し電極３３を構成する銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥し、さらに５００〜９００℃で１５〜１８０分間熱処理することにより、混合体３４および第２の取出し電極３３を形成する。この場合、混合体３４の厚みは、所望の抵抗値を確保し、かつ十分な静電気吸収効果を発現させるために２０〜２００μｍの間で形成するのが望ましい。【００３８】  そして、第１の取出し電極３２の一端部に電気的に接合されるように、基板３１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の取出し電極３３の一端部に電気的に接合されるように、基板３１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極３５，３６を形成し、本発明の実施の形態４における静電気保護機能付きチップ形抵抗器を作製した。【００３９】  （表２）は、従来のチップ形抵抗器と本発明の実施の形態４における静電気保護機能付きチップ形抵抗器との静電気試験結果をそれぞれ示したものである。【００４０】
【表２】
2006085492.tif 000003
（表２）から明らかなように、従来例では、静電気の印加電圧を２ｋＶから１５ｋＶまで増大させるに従って、チップ形抵抗器の抵抗値の変化が増大しているが、本発明の実施の形態４においては静電気を１５ｋＶまで印加しても静電気保護機能付きチップ形抵抗器の抵抗値の変化は見られなかった。これは従来のチップ形抵抗器に静電気が印加された場合には、静電気は回路上、抵抗体を通らなければならないため、静電気に弱い従来のチップ形抵抗器は劣化するが、本発明の実施の形態４においては静電気保護機能付きチップ形抵抗器に静電気が印加されたとしても、静電気は抵抗体粒子３４ｃと保護素子粒子３４ｄとが混在する混合体３４における保護素子粒子３４ｄ側をバイパスして、抵抗体粒子３４ｃには印加されないからである。これは、ＳｉＣを主成分とするバリスタからなる保護素子３４ｂのインピーダンスは通常時には高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には、ＳｉＣを主成分とするバリスタからなる保護素子３４ｂはインピーダンスが急激に低下し、静電気を優先的にバイパスさせることになり、そして、静電気が通ったあとは再びインピーダンスが復帰、増大することによる。【００４１】  上記した本発明の実施の形態４の構成によれば、基板３１の一方面に形成された第１，第２の取出し電極３２，３３の間に電気的に接続されるように、抵抗体３４ａと保護素子３４ｂとを含む混合体３４を用いて一体に形成されているため、この混合体３４中における保護素子３４ｂにより、静電気をバイパスさせることができるので、図９に示す静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。また、この保護素子３４ｂは、抵抗体３４ａと共に混合体３４の中に含まれているため、保護素子３４ｂをチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有するものである。【００４２】  また、上記本発明の実施の形態４の構成によれば、抵抗体３４ａと保護素子３４ｂとを含む混合体３４を、抵抗体粉末とバリスタ粉末からなる保護素子粉末とガラスフリットを含む混合ペーストとを用いて形成しているため、抵抗体粉末と、バリスタ粉末からなる保護素子粉末と、ガラスフリットとを含む混合ペーストを印刷して焼成するだけで、保護素子３４ｂと抵抗体３４ａとを形成することができる。これにより、保護素子と抵抗体とを個別に形成する場合におけるバリスタ粉末の印刷工程と抵抗体粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、ＳｉＣを主成分とするバリスタからなる保護素子３４ｂは抵抗体３４ａと同一部分に形成できるため、部品の小型化を図ることができる。【００４３】  （実施の形態５）
以下、実施の形態５における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図１３は、本発明の実施の形態５における静電気保護機能付きチップ形抵抗器の斜視図、図１４は、図１３における１４−１４線断面図、図１５は、図１３に示す静電気保護機能付きチップ形抵抗器の等価回路図である。【００４４】  図１３，図１４，図１５において、基板４１は、例えばアルミナを用いて構成された基板である。基板４１の一方面には、第１，第２の抵抗体取出し電極４２，４３と、この第１，第２の抵抗体取出し電極４２，４３の間に電気的に接続される抵抗体４４とが形成されている。また、一対の外部電極４５，４６が、基板４１の両端部に形成されている。そして、外部電極４５は、第１の抵抗体取出し電極４２、抵抗体４４、及び第２の抵抗体取出し電極４３を介して外部電極４６に接続されている。【００４５】  また、基板４１の一方面には、第１の保護素子取出し電極４８と、ＳｉＣを主成分とするバリスタからなる保護素子４７と、第２の保護素子取出し電極４９とが形成され、基板４１の側部両側には、側部電極５０が形成されている。そして、外部電極４５は、第１の保護素子取出し電極４８、保護素子４７、及び第２の保護素子取出し電極４９を介して側部電極５０に電気的に接続されている。【００４６】  上記した本発明の実施の形態５における静電気保護機能付きチップ形抵抗器の回路図は、図１５に示す等価回路図によって示される。実施の形態５における静電気保護機能付きチップ形抵抗器は、第１の抵抗体取出し電極４２と第１の保護素子取出し電極４８とによって、抵抗体４４の一端と保護素子４７の一端とが外部電極４５に接続され、抵抗体４４の他端に接続された第２の抵抗体取出し電極４３と保護素子４７の他端に接続された第２の保護素子取出し電極４９とは互いに接続されることなく外部電極４６と側部電極５０とにそれぞれ接続される。【００４７】  従って、本発明の実施の形態５における静電気保護機能付きチップ形抵抗器は、外部電極４５，４６と側部電極５０とを有する三端子構造となるので、保護素子４７が第２の保護素子取出し電極４９を介して接続される側部電極５０を、グラウンドに接続して静電気をグラウンドへバイパスさせるように使用することができる。【００４８】  上記した本発明の実施の形態５の構成によれば、抵抗体４４の両端は外部電極４５，４６にそれぞれ接続され、保護素子４７の両端は外部電極４５と側部電極５０とにそれぞれ接続されているので、図１３に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、外部電極４６と、側部電極５０とを接続すれば、抵抗体４４と保護素子４７とを並列接続することができる結果、抵抗体４４に印加された静電気を保護素子４７によってバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。【００４９】  また、図１３に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極５０をグラウンドに接続すれば、抵抗体４４に印加された静電気を保護素子４７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。【００５０】  また、抵抗体４４と保護素子４７とは、同一の基板４１に形成されているため、保護素子４７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、機器の小型化も図れるという効果を有するものである。【００５１】  （実施の形態６）
以下、本発明の実施の形態６における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図１６は本発明の実施の形態６における静電気保護機能付きチップ形抵抗器の斜視図、図１７は図１６における１７−１７線断面図、図１８は図１６に示す静電気保護機能付きチップ形抵抗器の等価回路図である。【００５２】  図１６，図１７，図１８において、基板５１は、例えばアルミナを用いて構成された基板である。この基板５１の一方面には、第１，第２の抵抗体取出し電極５２，５３と、抵抗体５４と、第１，第３の保護素子取出し電極５８，５９と、第２の保護素子取出し電極６０と、ＳｉＣを主成分とするバリスタからなる保護素子５７とが形成されている。また、基板５１の両端部に、一対の外部電極５５，５６が形成されている。そして、基板５１の両側の側部に、側部電極６１が形成されている。【００５３】  外部電極５５は、第１の抵抗体取出し電極５２、抵抗体５４、及び第２の抵抗体取出し電極５３を介して外部電極５６に電気的に接続されている。さらに、外部電極５５は、第１の保護素子取出し電極５８、保護素子５７、及び第３の保護素子取出し電極５９を介して外部電極５６に電気的に接続されると共に、第１の保護素子取出し電極５８、保護素子５７、及び第２の保護素子取出し電極６０を介して側部電極６１に電気的に接続されている。【００５４】  この構成によれば、図１８に示すように、抵抗体５４と保護素子５７とが並列接続されると共に、抵抗体５４の両端が、それぞれ保護素子５７を介して外部電極６１に接続される。この構成は、外部電極６１から見ると、二つの保護素子５７が、抵抗体５４の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成となる。【００５５】  上記した本発明の実施の形態６の構成によれば、抵抗体５４と保護素子５７とが並列接続されるので、抵抗体５４に印加された静電気を保護素子５７によってバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。【００５６】  また、図１３に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極６１をグラウンドに接続すれば、抵抗体５４に印加された静電気を保護素子５７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。【００５７】  また、抵抗体５４と保護素子５７とは、同一の基板５１に形成されているため、保護素子５７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。【００５８】  また、上記本発明の実施の形態６においては、図１８の等価回路図に示すように、抵抗体５４の前後に、グラウンドへのバイパス径路となる保護素子５７をそれぞれ接続したπ形の構成となり、静電気の侵入方向に関わりなく静電気をバイパスすることができるので、静電気保護機能付きチップ形抵抗器を回路基板に実装する際の、方向性を考慮する必要がないという効果を有するものである。【００５９】  なお、上記本発明の実施の形態１〜６においては、静電気保護素子７，１７，２７，３４ｂ，４７，５７として、ＳｉＣを主成分とするバリスタを用いたものについて説明したが、これに限定されるものではなく、これ以外の例えば、ＺｎＯを主成分とするバリスタや、金属粉と樹脂からなる保護素子等を用いた場合でも、上記本発明の実施の形態１〜６と同様の効果を有するものである。【００６０】  また、上記本発明の実施の形態１においては、図２に示すように、静電気保護素子７を第１の静電気保護素子取出し電極８と第２の静電気保護素子取出し電極９とで挟み込むサンドイッチ構造で電気的接続を図っていたが、この接続構造に限定されるものではなく、これ以外の例えば、図１９に示すように、第１，第２の静電気保護素子取出し電極８，９を基板１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の静電気保護素子取出し電極８，９の上に静電気保護素子７を形成するというギャップ構造で電気的接続を図るようにしてもよい。【００６１】  そしてまた、上記本発明の実施の形態３においては、図８に示すように、抵抗体２４を第１の取出し電極２２と第２の取出し電極２３とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２０に示すように、第１，第２の取出し電極２２，２３を基板２１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の取出し電極２２，２３の上に抵抗体２４を形成するというギャップ構造で電気的接続を図るようにしても良い。【００６２】  さらに、上記本発明の実施の形態４においては、図１０に示すように、抵抗体と保護素子とを含む混合体３４を第１の取出し電極３２と第２の取出し電極３３で挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２１に示すように、第１，第２の取出し電極３２，３３を基板３１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の取出し電極３２，３３の上に抵抗体と保護素子とを含む混合体３４を形成するというギャップ構造で電気的接続を図るようにしても良い。【００６３】  さらにまた、上記本発明の実施の形態５においては、図１３，図１４に示すように、保護素子４７を第１の保護素子取出し電極４８と第２の保護素子取出し電極４９とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２２，２３に示すように、第１，第２の保護素子取出し電極４８，４９を基板４１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の保護素子取出し電極４８，４９の上に保護素子４７を形成するというギャップ構造で電気的接続を図るようにしても良い。【００６４】  また、上記本発明の実施の形態６においては、図１６，図１７に示すように、保護素子５７を第１，第３の保護素子取出し電極５８，５９と第２の保護素子取出し電極６０とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２４，図２５に示すように、第１，第２，第３の保護素子取出し電極５８，６０，５９を基板５１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２，第３の保護素子取出し電極５８，６０，５９の上に保護素子５７を形成するというギャップ構造で電気的接続を図るようにしても良い。【００６５】  （実施の形態７）
以下、本発明の実施の形態７における静電気保護機能付きチップ部品について説明する。図２６は本発明の実施の形態７における静電気保護機能付きチップ部品の斜視図、図２７は図２６における２７−２７線断面図、図２８は図２６に示す静電気保護機能付きチップ部品の等価回路図である。【００６６】  図２６および図２７において、基板１０１は、例えばアルミナを用いて構成された基板である。この基板１０１の一方の面には第１，第２の容量素子取出し電極１０２，１０３が設けられている。そして、容量素子１０４（キャパシタ）が、この第１の容量素子取出し電極１０２と第２の容量素子取出し電極１０３との間に電気的に接続されて形成されている。また、基板１０１の両端部には、一対の外部電極１０５，１０６が形成されている。そして、第１の容量素子取出し電極１０２の一端が外部電極１０５と接続され、第２の容量素子取出し電極１０３の一端が外部電極１０６と接続されている。静電気保護素子１０７は基板１０１の一方の面に容量素子１０４と並列に形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子１０７は、第１，第２の静電気保護素子取出し電極１０８，１０９を介して一対の外部電極１０５，１０６に電気的に接続されている。【００６７】  上記構造とすることにより、同一の基板１０１の一方面に容量素子１０４と静電気保護素子１０７とを並列に形成することができるため、図２８に示すような等価回路を形成することができる。【００６８】  続いて、本発明の実施の形態７における静電気保護機能付きチップ部品の製造方法および電気特性について説明する。【００６９】  まず、ＰｂＴｉＯ３を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより容量素子ペーストを作製する。これと同様にＳｉＣを主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することによりバリスタペーストからなる静電気保護素子ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより銀ペーストを作製する。【００７０】  次に、アルミナからなる基板１０１の一方面に銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の容量素子取出し電極１０２と第１の静電気保護素子取出し電極１０８とをそれぞれ形成する。【００７１】  次に、第１の容量素子取出し電極１０２の一部を覆うように容量素子ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、第１の静電気保護素子取出し電極１０８の一部を覆うように静電気保護素子ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。さらにその後、乾燥した容量素子ペーストと静電気保護素子ペーストとに、第２の容量素子取出し電極１０３と第２の静電気保護素子取出し電極１０９とをそれぞれ構成する銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、５００〜９００℃で１５〜１８０分間熱処理することにより、容量素子１０４、静電気保護素子１０７、第２の容量素子取出し電極１０３、及び第２の静電気保護素子取出し電極１０９を形成する。この場合、静電気保護素子１０７のインピーダンスは厚みに依存するため、十分な静電気吸収効果を発揮させるためには、静電気保護素子１０７の厚みは２００μｍ以下であることが望ましい。【００７２】  次に、第１の容量素子取出し電極１０２と第１の静電気保護素子取出し電極１０８との一端部に電気的に接合されるように、基板１０１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の容量素子取出し電極１０３と第２の静電気保護素子取出し電極１０９との一端部に電気的に接合されるように、基板１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極１０５，１０６を形成して、本発明の実施の形態７における静電気保護機能付きチップ部品を作製した。【００７３】  （表３）は、従来の容量素子と本発明の実施の形態７における静電気保護機能付きチップ部品とにおける静電気試験結果をそれぞれ示したものである。【００７４】
【表３】
2006085492.tif 000004
静電気試験条件は国際規格ＩＥＣ６１０００−４−２（人体モデル）に準拠して行った。（表３）から明らかなように、従来例では静電気を２ｋＶ印加した後、及び４ｋＶ印加した後においては、静電容量が初期値に比べて低下し、さらに静電気を８ｋＶ印加した後、及び１５ｋＶ印加した後においては、静電容量が初期値に比べて大きく低下するという静電容量値の変化が見られたが、本発明の実施の形態７においては静電気を２ｋＶ印加した後、４ｋＶ印加した後、８ｋＶ印加した後、及び１５ｋＶ印加した後においても、初期値に比べて静電容量値の変化は見られなかった。【００７５】  これは、従来の容量素子に静電気が印加された場合には、容量素子が絶縁体であることから、静電気は最も距離の短い取出し電極間を放電する形で通ることになるため、従来の容量素子は静電容量が低下する。一方、本発明の実施の形態７の静電気保護機能付きチップ部品においては、静電気が印加されたとしても、静電気は静電気保護素子１０７側をバイパスすることになる。これにより、容量素子１０４に静電気が印加されないため、容量素子１０４の静電容量値が変化しない。これは通常時には静電気保護素子１０７はインピーダンスが高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には静電気保護素子１０７はインピーダンスが急激に低下し、静電気を優先的にバイパスさせる。そして、静電気が通ったあとは再びインピーダンスが復帰、増大するので、静電気により静電気保護機能付きチップ部品の静電容量が低下することが抑制されるからである。【００７６】  このように静電気保護素子１０７と容量素子１０４とを並列に構成することにより、静電気をバイパスさせることができる。また、静電気保護素子１０７による静電気のバイパス効果を高めるためには静電気保護素子１０７のインピーダンスを下げた方がよく、そのためには静電気保護素子１０７の厚みを２００μｍ以下にするのが望ましい。【００７７】  （実施の形態８）
以下、本発明の実施の形態８における静電気保護機能付きチップ部品について説明する。図２９は本発明の実施の形態８における静電気保護機能付きチップ部品の斜視図、図３０は図２９に示す静電気保護機能付きチップ部品の断面図である。【００７８】  図２９および図３０において、基板１１１は、例えばアルミナを用いて構成された基板である。この基板１１１の一方の面には第１，第２の取出し電極１１２，１１３が設けられている。また、容量素子１１４が、第１の取出し電極１１２と第２の取出し電極１１３との間に電気的に接続されて形成されており、第１の取出し電極１１２、容量素子１１４、第２の取出し電極１１３、静電気保護素子１１７、及び第３の取出し電極１１８がこの順に積層されて設けられている。そして、一対の外部電極１１５，１１６が、基板１１１の両端部に形成され、かつ第１，第２の取出し電極１２，１３にそれぞれ電気的に接続されている。静電気保護素子１１７は容量素子１１４の上に積層されて形成されたＳｉＣを主成分とするバリスタからなる静電気保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子１１７は第２の取出し電極１１３に電気的に接続されると共に、第３の取出し電極１１８を介して第１の取出し電極１１２に電気的に接続されている。【００７９】  上記した本発明の実施の形態８の構成によれば、容量素子１１４の上にＳｉＣを主成分とするバリスタからなる静電気保護素子１１７が積層されて形成され、かつこの静電気保護素子１１７は第２の取出し電極１１３に電気的に接続されるとともに、第３の取出し電極１１８を介して第１の取出し電極１１２に電気的に接続されているため、容量素子１１４と静電気保護素子１１７とが並列に接続される結果、容量素子１１４に印加された静電気を静電気保護素子１１７によってバイパスさせることができるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【００８０】  また、この静電気保護素子１１７は容量素子１１４の上に積層されて形成されているため、基板１１１の一方面に、静電気保護素子１１７と容量素子１１４とを並べて形成した場合よりも、基板面積を縮小することができる結果、静電気保護機能付きチップ部品のサイズを低減することができる。これにより、静電気保護機能付きチップ部品の実装面積の削減が図れるとともに、静電気保護素子１１７を静電気保護機能付きチップ部品とは別個に設けたもののように部品点数が増加するということもないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有するものである。【００８１】  （実施の形態９）
以下、本発明の実施の形態９における静電気保護機能付きチップ部品について説明する。図３１は本発明の実施の形態９における静電気保護機能付きチップ部品の上面側から見た斜視図、図３２は同静電気保護機能付きチップ部品の裏面側から見た斜視図、図３３は図３１に示す静電気保護機能付きチップ部品の断面図である。【００８２】  図３１，図３２，図３３において、基板１２１は、例えばアルミナを用いて構成された基板である。この基板１２１の一方の面には第１，第２の取出し電極１２２，１２３と、この第１，第２の取出し電極１２２，１２３の間に電気的に接続される容量素子１２４とが形成されている。外部電極１２５，１２６は、基板１２１の両端部に形成され、第１，第２の取出し電極１２２，１２３に電気的に接続される一対の電極である。静電気保護素子１２７は、基板１２１の他方の面に、基板１２１を挟んで容量素子１２４と略対向するように形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。そして、静電気保護素子１２７は、第３の取出し電極１２８を介して、外部電極１２５に電気的に接続されている。また、第３の取出し電極１２８は、静電気保護素子１２７を介して第４の取出し電極１２９に接続され、第４の取出し電極１２９は、基板１２１における両側の側部にそれぞれ形成された側部電極１３０ａ，１３０ｂに電気的に接続されている。【００８３】  上記した本発明の実施の形態９の構成によれば、容量素子１２４の両端は外部電極１２５，１２６にそれぞれ接続され、静電気保護素子１２７の両端は外部電極１２５と側部電極１３０ａ，１３０ｂとにそれぞれ接続されているので、図３１に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、外部電極１２６と、側部電極１３０ａ，１３０ｂのうち少なくとも一方とを接続すれば、容量素子１２４と静電気保護素子１２７とを並列接続することができる結果、容量素子１２４に印加された静電気を静電気保護素子１２７によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【００８４】  また、図３１に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、側部電極１３０ａ，１３０ｂのうち少なくとも一方をグラウンドに接続すれば、容量素子１２４に印加された静電気を静電気保護素子１２７によってグラウンドへバイパスさせることができるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【００８５】  また、静電気保護素子１２７は、一方の面に容量素子１２４を形成した基板１２１の他方の面に、基板１２１を間に挟んで容量素子１２４と略対向するように形成されているため、基板１２１の一方の面に、静電気保護素子１２７と容量素子１２４とを並べて形成した場合よりも基板面積を縮小することができる結果、静電気保護機能付きチップ部品のサイズを低減することができる。これにより、静電気保護機能付きチップ部品の実装面積の削減が図れるとともに、静電気保護素子１２７をチップ形容量素子とは別個に設���たもののように部品点数が増加するということもないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有する。【００８６】  （実施の形態１０）
以下、本発明の実施の形態１０における静電気保護機能付きチップ部品について説明する。図３４は本発明の実施の形態１０における静電気保護機能付きチップ部品の斜視図、図３５は図３４に示す静電気保護機能付きチップ部品の断面図、図３６は図３４に示す静電気保護機能付きチップ部品の取出し電極間の拡大模式図、図３７は図３４に示す静電気保護機能付きチップ部品の等価回路図である。【００８７】  図３４，図３５，図３６，図３７において、基板１３１は、例えばアルミナを用いて構成された基板である。この基板１３１の一方面には第１，第２の取出し電極１３２，１３３が形成されており、この第１，第２の取出し電極１３２，１３３の間に、容量素子１３４ａとＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂとを含む混合体１３４が電気的に接続されている。一対の外部電極１３５，１３６は、基板１３１の両端部に形成されている。そして、混合体１３４は、第１の取出し電極１３２を介して外部電極１３５に接続され、第２の取出し電極１３３を介して外部電極１３６に接続されている。【００８８】  上記したような構造とすることにより、本発明の実施の形態１０における静電気保護機能付きチップ部品は、図３６の拡大模式図に示すように、第１の取出し電極１３２と第２の取出し電極１３３との間に、容量素子粒子１３４ｃと保護素子粒子１３４ｄとが混在する混合体１３４が形成された構造となるものである。そして、この場合の等価的な回路図は図３７に示す回路図で表すことができる。【００８９】  続いて、本発明の実施の形態１０における静電気保護機能付きチップ部品の製造方法および電気特性について説明する。【００９０】  まず、ＰｂＴｉＯ３を主成分とする容量素子粉末とＳｉＣを主成分とするバリスタ粉末からなる保護素子粉末とを適当な配合比で配合し、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより容量素子と保護素子との混合体ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより銀ペーストを作製する。【００９１】  次に、アルミナからなる基板１３１の一方面に銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の取出し電極１３２を形成する。【００９２】  次に、第１の取出し電極１３２の一部を覆うように容量素子と保護素子の混合体ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、混合体ペースト上に第２の取出し電極１３３を構成する銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥し、さらに５００〜９００℃で１５〜１８０分間熱処理することにより、混合体１３４および第２の取出し電極１３３を形成する。この場合、混合体１３４の厚みは、所望の静電容量値を確保し、かつ十分な静電気吸収効果を発現させるために２０〜２００μｍの間で形成するのが望ましい。【００９３】  次に、第１の取出し電極１３２の一端部に電気的に接合されるように、基板１３１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の取出し電極１３３の一端部に電気的に接合されるように、基板１３１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けて、一対の外部電極１３５，１３６を形成することにより、本発明の実施の形態１０における静電気保護機能付きチップ部品を作製した。【００９４】  （表４）は、従来の容量素子と本発明の実施の形態１０における静電気保護機能付きチップ部品との静電気試験結果をそれぞれ示したものである。【００９５】
【表４】
2006085492.tif 000005
（表４）から明らかなように、従来例では静電気を２ｋＶ印加した後、及び４ｋＶ印加した後においては、静電容量が初期値に比べて低下し、そして静電気を８ｋＶ印加した後、及び１５ｋＶ印加した後においては、静電容量が初期値に比べて大きく低下するという静電容量値の変化が見られたが、本発明の実施の形態１０においては静電気を２ｋＶ印加した後、４ｋＶ印加した後、８ｋＶ印加した後、及び１５ｋＶ印加した後においても、初期値に比べて静電容量値の変化は見られなかった。これは従来の容量素子に静電気が印加された場合には、容量素子が絶縁体であるため、静電気は最も距離の短い取出し電極間を放電する形で通ることになり、これにより、従来の容量素子は静電容量が低下するが、本発明の実施の形態１０においては静電気が印加されたとしても、静電気は容量素子粒子１３４ｃと保護素子粒子１３４ｄとが混在する混合体１３４における保護素子粒子１３４ｄ側をバイパスして、容量素子粒子１３４ｃには静電気が印加されないからである。これは、ＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂのインピーダンスは通常時には高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には、ＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂはインピーダンスが急激に低下し、静電気を優先的にバイパスさせることになり、そして、静電気が通ったあとは再びインピーダンスが復帰、増大するからである。【００９６】  上記した本発明の実施の形態１０の構成によれば、基板１３１の一方面に形成された第１，第２の取出し電極１３２，１３３に電気的に接続されるように、容量素子１３４ａと静電気保護素子１３４ｂとを含む混合体１３４が形成されているため、この混合体１３４中における静電気保護素子１３４ｂにより、静電気をバイパスさせることができるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、この静電気保護素子１３４ｂは容量素子１３４ａを含む混合体１３４の中に含まれているため、静電気保護素子１３４ｂをチップ形容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、機器の小型化も図れるという効果を有するものである。【００９７】  また、上記本発明の実施の形態１０の構成によれば、容量素子１３４ａと静電気保護素子１３４ｂとを含む混合体１３４を、容量素子粉末とバリスタ粉末からなる保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成しているため、容量素子粉末とバリスタ粉末からなる保護素子粉末およびガラスフリットを含む混合ペーストを印刷して焼成するだけで、静電気保護素子１３４ｂと容量素子１３４ａとを形成することができる。これにより、保護素子と抵抗体とを個別に形成する場合におけるバリスタ粉末の印刷工程と抵抗体粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、ＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂは容量素子１３４ａと同一部分に形成できるため、部品の小型化を図ることができる。��００９８】  （実施の形態１１）
以下、本発明の実施の形態１１における静電気保護機能付きチップ部品について説明する。図３８は本発明の実施の形態１１における静電気保護機能付きチップ部品の斜視図、図３９は図３８における３９−３９線断面図、図４０は図３８に示す静電気保護機能付きチップ部品の等価回路図である。【００９９】  図３８，図３９，図４０において、基板１４１は、例えばアルミナを用いて構成された基板である。基板１４１の一方面には、第１，第２の容量素子取出し電極１４２，１４３と、この第１，第２の容量素子取出し電極１４２，１４３の間に電気的に接続される容量素子１４４とが形成されている。また、一対の外部電極１４５，１４６が、基板１４１の両端部に形成されている。そして、外部電極１４５は、第１の容量素子取出し電極１４２、容量素子１４４、及び第２の容量素子取出し電極１４３を介して外部電極１４６に接続されている。【０１００】  また、基板１４１の一方面には、第１の静電気保護素子取出し電極１４８と、ＳｉＣを主成分とするバリスタからなる静電気保護素子１４７と、第２の静電気保護素子取出し電極１４９とが形成され、基板１４１の側部には、側部電極１５０が形成されている。そして、外部電極１４５は、第１の静電気保護素子取出し電極１４８、静電気保護素子１４７、及び第２の静電気保護素子取出し電極１４９とを介して側部電極１５０に電気的に接続されている。【０１０１】  上記した本発明の実施の形態１１における静電気保護機能付きチップ部品の回路図は、図４０に示す等価回路図によって示される。実施の形態１１における静電気保護機能付きチップ部品は、第１の抵抗体取出し電極１４２と第１の静電気保護素子取出し電極１４８とによって、抵抗体１４４の一端と保護素子１４７の一端とが外部電極１４５にそれぞれ接続され、抵抗体１４４の他端に接続された第２の抵抗体取出し電極１４３と静電気保護素子１４７の他端に接続された第２の静電気保護素子取出し電極１４９とは互いに接続されることなく外部電極１４６と側部電極１５０とにそれぞれ接続される。【０１０２】  従って、本発明の実施の形態１１における静電気保護機能付きチップ部品は、外部電極１４５，１４６と側部電極１５０とを有する三端子構造となるので、静電気保護素子１４７が第２の静電気保護素子取出し電極１４９を介して接続される側部電極１５０を、グラウンドに接続することにより、静電気保護素子１４７によって静電気をグラウンドへバイパスさせることができる。【０１０３】  上記した本発明の実施の形態１１の構成によれば、容量素子１４４の両端は外部電極１４５，１４６にそれぞれ接続され、静電気保護素子１４７の両端は外部電極１４５と側部電極１５０とにそれぞれ接続されているので、図３８に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、外部電極１４６と、側部電極１５０とを接続すれば、容量素子１４４と静電気保護素子１４７とを並列接続することができる結果、容量素子１４４に印加された静電気を静電気保護素子１４７によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【０１０４】  また、図３８に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、側部電極１５０をグラウンドに接続すれば、容量素子１４４に印加された静電気を静電気保護素子１４７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【０１０５】  また、容量素子１４４と静電気保護素子１４７とは、同一の基板１４１に形成されているため、静電気保護素子１４７をチップ形容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有する。【０１０６】  （実施の形態１２）
以下、本発明の実施の形態１２における静電気保護機能付きチップ部品について説明する。図４１は本発明の実施の形態１２における静電気保護機能付きチップ部品の斜視図、図４２は図４１における４２−４２線断面図、図４３は図４１に示す静電気保護機能付きチップ部品の等価回路図である。【０１０７】  図４１，図４２，図４３において、基板１５１は、例えばアルミナを用いて構成された基板である。この基板１５１の一方面には、第１，第２の容量素子取出し電極１５２，１５３と、容量素子１５４と、第１，第３の静電気保護素子取出し電極１５８，１５９と、第２の静電気保護素子取出し電極１６０と、ＳｉＣを主成分とするバリスタからなる静電気保護素子１５７とが形成されている。また、基板１５１の両端部に、一対の外部電極１５５，１５６が形成されている。そして、基板１５１における両側の側部に、側部電極１６１が形成されている。【０１０８】  外部電極１５５は、第１の容量素子取出し電極１５２、容量素子１５４、及び第２の容量素子取出し電極１５３を介して外部電極１５６に電気的に接続されている。さらに、外部電極１５５は、第１の静電気保護素子取出し電極１５８、静電気保護素子１５７、及び第３の静電気保護素子取出し電極１５９を介して外部電極１５６に電気的に接続されると共に、第１の静電気保護素子取出し電極１５８、静電気保護素子１５７、及び第２の静電気保護素子取出し電極１６０を介して側部電極１６１に電気的に接続されている。【０１０９】  この構成によれば、図４３に示すように、容量素子１５４と静電気保護素子１５７とが並列接続されると共に、容量素子１５４の両端が、それぞれ静電気保護素子１５７を介して側部電極１６１に接続される。この構成は、側部電極１６１から見ると、二つの静電気保護素子１５７が、容量素子１５４の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成となる。【０１１０】  上記した本発明の実施の形態１２の構成によれば、容量素子１５４と静電気保護素子１５７とが並列接続されるので、容量素子１５４に印加された静電気を静電気保護素子１５７によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【０１１１】  また、図４１に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、側部電極１６１をグラウンドに接続すれば、容量素子１５４に印加された静電気を静電気保護素子１５７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【０１１２】  また、容量素子１５４と静電気保護素子１５７とは、同一の基板１５１に形成されているため、静電気保護素子１５７をチップ形容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有するものである。【０１１３】  また、上記本発明の実施の形態１２においては、図４３の等価回路図に示すように、容量素子１５４の前後に、グラウンドへのバイパス径路となる静電気保護素子１５７をそれぞれ��続したπ形の構成となり、静電気の侵入方向に関わりなく静電気をバイパスすることができるので、静電気保護機能付きチップ部品を回路基板に実装する際の方向性を考慮する必要がないという効果を有する。【０１１４】  （実施の形態１３）
以下、本発明の実施の形態１３における静電気保護機能付きチップ部品について説明する。図４４は本発明の実施の形態１３における静電気保護機能付きチップ部品の斜視図、図４５は図４４に示す静電気保護機能付きチップ部品の等価回路図である。【０１１５】  図４４，図４５において、基板１７１は、例えばアルミナを用いて構成された基板である。この基板１７１上には第１，第２の抵抗体取出し電極１７２，１７３と、この第１，第２の抵抗体取出し電極１７２，１７３に電気的に接続される抵抗体１７４が形成されている。外部電極１７５，１７６は基板１７１の両端部に形成され、かつ第１，第２の抵抗体取出し電極１７２，１７３に電気的に接続される一対の外部電極である。容量素子１７７は基板１７１上に抵抗体１７４と並列に形成された容量素子で、この容量素子１７７は、第１の容量素子取出し電極１７８を介して一対の外部電極１７５，１７６のうち、一方の外部電極１７５に電気的に接続されている。静電気保護素子１７９は、容量素子１７７と並列に形成されたＳｉＣを主成分とするバリスタからなる静電気保護素子である。そして、この静電気保護素子１７９は、第１の静電気保護素子取出し電極１８０を介して一対の外部電極１７５，１７６のうち、一方の外部電極１７５に電気的に接続されるとともに、第２の静電気保護素子取出し電極１８１を介して、容量素子１７７と、基板１７１の側部に形成された側部電極１８２とに電気的に接続されている。【０１１６】  上記した本発明の実施の形態１３における静電気保護機能付きチップ部品は、図４５に示すような等価回路図で示される。すなわち、容量素子１７７の一端と静電気保護素子１７９の一端とは、共に外部電極１７５に接続され、容量素子１７７の他端と静電気保護素子１７９の他端とは、共に側部電極１８２に接続されているので、容量素子１７７と静電気保護素子１７９とは並列に接続される。【０１１７】  また、容量素子１７７と静電気保護素子１７９との並列回路の一端と、抵抗体１７４の一端とは、共に外部電極１７５で接続されている。従って、本発明の実施の形態１３における静電気保護機能付きチップ部品は、外部電極１７５，１７６と側部電極１８２とを有する三端子構造となる。そして、側部電極１８２をグラウンドに接続して使用することにより、抵抗体１７４と容量素子１７７とからなるＲＣフィルタにおいて、抵抗体１７４及び容量素子１７７に印加される静電気を、静電気保護素子１７９によってグラウンドへバイパスさせることができる。これにより、ＲＣフィルタを構成する静電気保護機能付きチップ部品の静電気パルス耐量の向上を図ることができる。【０１１８】  また、抵抗体１７４、容量素子１７７、及び静電気保護素子１７９は、同一の基板１７１に形成されているため、抵抗体１７４と容量素子１７７とからなるＲＣフィルタと、このＲＣフィルタを静電気から保護する静電気保護素子１７９とを１チップで構成することができ、抵抗体１７４、容量素子１７７、及び静電気保護素子１７９を別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという���果を有するものである。【０１１９】  続いて、本発明の実施の形態１３における静電気保護機能付きチップ部品の製造方法および電気特性について説明する。【０１２０】  まず、ＲｕＯ２を主成分とし適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより抵抗体ペーストを作製する。【０１２１】  次に、ＰｂＴｉＯ３を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより容量素子ペーストを作製する。これと同様にＳｉＣを主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することによりバリスタペーストからなる静電気保護素子ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより銀ペーストを作製する。【０１２２】  次に、アルミナからなる基板１７１上に銀ペーストをスクリーン印刷し、そして５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の抵抗体取出し電極１７２、第１の容量素子取出し電極１７８、及び第１の静電気保護素子取出し電極１８０をそれぞれ形成する。【０１２３】  次に、第１の抵抗体取出し電極１７２の一部を覆うように抵抗体ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥し、第１の容量素子取出し電極１７８の一部を覆うように容量素子ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥する。さらに、第１の静電気保護素子取出し電極１８０の一部を覆うように静電気保護素子ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥する。そして、抵抗体ペースト上に第２の抵抗体取出し電極１７３を構成する銀ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥し、容量素子ペーストと静電気保護素子ペーストとの上に第２の静電気保護素子取出し電極１８１を構成する銀ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥する。【０１２４】  さらに、５００〜９００℃で１５〜１８０分間熱処理することにより、抵抗体１７４、容量素子１７７、静電気保護素子１７９、第２の抵抗体取出し電極１７３、及び第２の静電気保護素子取出し電極１８１を形成する。この場合、静電気保護素子１７９のインピーダンスは厚みに依存するため、十分な静電気吸収効果を発揮させるためには、静電気保護素子１７９の厚みは２００μｍ以下であることが望ましい。【０１２５】  次に、第１の抵抗体取出し電極１７２の一端と、第１の容量素子取出し電極１７８の一端と、第１の静電気保護素子取出し電極１８０の一端とに電気的に接合されるように、基板１７１の一端に、外部電極１７５を構成する銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の抵抗体取出し電極１７３の一端に電気的に接合されるように、基板１７１の他端に、外部電極１７６を構成する銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。さらに、第２の静電気保護素子取出し電極１８１の一端に電気的に接合されるように、基板１７１の側部に、側部電極１８２を構成する銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。そして、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極１７５，１７６および側部電極１８２を形成して、本発明の実施の形態１３における静電気保護機能付きチップ部品を作製した。【０１２６】  （表５）は、従来のＲＣフィルタと本発明の実施の形態１３における静電気保護機能付きチップ部品の静電気試験結果をそれぞれ示したものである。【０１２７】
【表５】
2006085492.tif 000006
（表５）において、本発明の実施の形態１３における静電気保護機能付きチップ部品は図４５に示した回路図になるように作製し、図４６に示す回路Ａと、図４７に示す回路Ｂとなるように結線した場合のそれぞれの結果を示している。回路Ａは静電気の印加経路Ｘにおける抵抗体１７４の上流に静電気保護素子１７９が配置されるように結線しており、回路Ｂは静電気の印加経路における抵抗体１７４の下流に静電気保護素子１７９が配置されるように結線している。（表５）の従来例からも明らかなように、ＲＣフィルタの中では、抵抗器の方がキャパシタよりも静電気耐量は小さいため、抵抗器に対して特に静電気対策を実施する必要がある。【０１２８】  （表５）において、本発明の実施の形態１３における静電気保護機能付きチップ部品の回路Ａは静電気保護素子１７９が抵抗体１７４と容量素子１７７との双方に対してバイパス経路として働くため、静電気印加後においても、抵抗体１７４の抵抗値（Ｒ値）と容量素子１７７の静電容量値（Ｃ値）とは共に変化しない。これに対し、回路Ｂにおいては、ＳｉＣを主成分とするバリスタからなる静電気保護素子１７９が容量素子１７７に対してバイパス経路として働くが、抵抗体１７４に対しては働かない。したがって、本発明の実施の形態１３における静電気保護機能付きチップ部品は、回路Ａの形で結線するのが望ましい。しかしながら回路Ｂにおいても、静電気保護機能付きチップ部品よりさらに下流の回路、デバイスに関しては、静電気保護素子１７９が静電気のバイパス径路として機能するため、静電気保護素子１７９を用いない従来のＲＣフィルタと比べて保護効果が高い。従って、回路Ｂの構成においても、静電気保護素子１７９の下流にある回路、デバイスを静電気から保護することができる。【０１２９】  上記したように静電気の印加経路に対しては、抵抗体１７４の上流に、静電気保護素子１７９が配置されるように結線することが肝要であるため、それを考慮すると、図４８に示すような回路でも結線の方向を間違えなければ、本発明の実施の形態１３と同様の効果が得られるものである。また図４９に示すようにＳｉＣを主成分とするバリスタからなる静電気保護素子１７９を抵抗体１７４に対してπ形に２個形成すれば実装時の方向性を考慮する必要がなくなるとともに、静電気等の異常電圧が印加される方向に関わりなく抵抗体１７４を保護することができる。【０１３０】  なお、上記本発明の実施の形態１３においては、ＲＣフィルタについて説明したが、ＬＣフィルタやＬＲフィルタなどの他のフィルタに対しても、静電気保護素子１７９を同一の基板に形成することにより、ノイズ対策と静電気対策が同時に行えるという効果を有するものである。【０１３１】  また、上記本発明の実施の形態１３における静電気保護機能付きチップ部品の一例であるＲＣフィルタにおいても、上記本発明の実施の形態８と同様に容量素子１７７の上にＳｉＣを主成分とするバリスタからなる静電気保護素子１７９を積層して形成した場合、本発明の実施の形態９と同様に基板１７１の一方の面に容量素子１７７を形成し、基板１７１の一方の面に、基板１７１を間に挟んで容量素子１７７と略対向するように静電気保護素子１７９を形成した場��、あるいは、本発明の実施の形態１０と同様に、容量素子１３４ａと静電気保護素子１３４ｂとを含む混合体によって、容量素子１７７と静電気保護素子１７９とを一括で形成した場合は、上記本発明の実施の形態８，９，１０と同様の効果を発揮し得るものである。【０１３２】  なお、上記本発明の実施の形態７〜１３においては、静電気保護素子１０７，１１７，１２７，１３４ｂ，１４７，１５７，１７９として、ＳｉＣを主成分とするバリスタを用いたものについて説明したが、これに限定されるものではなく、これ以外の例えば、ＺｎＯを主成分とするバリスタや、金属粉と樹脂からなる保護素子等を用いた場合でも、上記本発明の実施の形態７〜１３と同様の効果を有するものである。【０１３３】  また、上記本発明の実施の形態７においては、図２７に示すように、静電気保護素子１０７を、第１の静電気保護素子取出し電極１０８と第２の静電気保護素子取出し電極１０９とで挟み込むサンドイッチ構造で電気的接続を図っていたが、この接続構造に限定されるものではなく、これ以外の例えば、図５０に示すように、第１，第２の静電気保護素子取出し電極１０８，１０９を基板１０１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の静電気保護素子取出し電極１０８，１０９の上に静電気保護素子１０７を形成するというギャップ構造で電気的接続を図るようにしてもよい。【０１３４】  そしてまた、上記本発明の実施の形態９においては、図３３に示すように、容量素子１２４を第１の取出し電極１２２と第２の取出し電極１２３とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５１に示すように、第１，第２の取出し電極１２２，１２３を基板１２１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２の取出し電極１２２，１２３の上に容量素子１２４を形成するというギャップ構造で電気的接続を図るようにしてもよい。【０１３５】  さらに、上記本発明の実施の形態１０においては、図３５に示すように、容量素子と保護素子とを含む混合体１３４を第１の取出し電極１３２と第２の取出し電極１３３とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５２に示すように、第１，第２の取出し電極１３２，１３３を基板１３１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２の取出し電極１３２，１３３の上に容量素子と保護素子とを含む混合体１３４を形成するというギャップ構造で電気的接続を図るようにしてもよい。【０１３６】  さらにまた、上記本発明の実施の形態１１においては、図３８，図３９に示すように、静電気保護素子１４７を第１の静電気保護素子取出し電極１４８と第２の静電気保護素子取出し電極１４９とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５３，図５４に示すように、第１，第２の静電気保護素子取出し電極１４８，１４９を基板１４１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２の静電気保護素子取出し電極１４８，１４���の上に静電気保護素子１４７を形成するというギャップ構造で電気的接続を図るようにしてもよい。【０１３７】  また、上記本発明の実施の形態１２においては、図４１，図４２に示すように、静電気保護素子１５７を第１，第３の静電気保護素子取出し電極１５８，１５９と第２の静電気保護素子取出し電極１６０とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５５，図５６に示すように、第１，第２，第３の静電気保護素子取出し電極１５８，１６０，１５９を基板１５１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２，第３の静電気保護素子取出し電極１５８，１６０，１５９の上に静電気保護素子１５７を形成するというギャップ構造で電気的接続を図るようにしてもよい。【０１３８】  そしてまた、上記本発明の実施の形態１３においては、図４４に示すように、静電気保護素子１７９を第１の静電気保護素子取出し電極１８０と第２の静電気保護素子取出し電極１８１とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５７に示すように、第１の静電気保護素子取出し電極１８０と第２の静電気保護素子取出し電極１８１とを基板１７１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１の静電気保護素子取出し電極１８０と第２の静電気保護素子取出し電極１８１との上に静電気保護素子１７９を形成するというギャップ構造で電気的接続を図るようにしてもよい。【０１３９】  上述したように、本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された回路素子と、前記基板上に前記回路素子と並列に形成された静電気保護素子と、前記基板の両端部に形成され、前記回路素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。【０１４０】  この構成によれば、基板に形成された回路素子は、同一の基板上に回路素子と並列に形成された静電気保護素子により、静電気から保護されるので、ノイズ対策に用いられる回路素子と、その回路素子の静電気対策とを単一の静電気保護機能付きチップ部品により行うことができる。これにより、ノイズ対策部品と静電気対策部品とを同一の信号ラインに別個に設けたもののように部品点数が増加するということがないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化を図ることが容易となる。【０１４１】  また、前記回路素子は、抵抗体であることが好ましい。この構成によれば、静電気により劣化するおそれのある抵抗体を静電気保護素子により静電気から保護することができる。【０１４２】  また、前記抵抗体は、抵抗体ペーストを用いて形成され、前記静電気保護素子は、静電気保護素子ペーストを用いて形成されていることが好ましい。この構成によれば、抵抗体と静電気保護素子とを、抵抗体ペーストと静電気保護素子ペーストとを用いて形成することができるので、静電気保護素子を形成する際に、抵抗体を形成する場合と同様の工法を用いて静電気保護素子ペーストを印刷し、かつ焼成するという簡単な工法により静電気保護素子を形成することができる���これにより、静電気保護機能付きチップ部品の製造工程を簡略化し、生産コストを低減することができる。【０１４３】  また、本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された抵抗体と、前記基板上に形成された静電気保護素子と、前記基板の両端部に形成され、前記抵抗体と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。この構成によれば、静電気により劣化するおそれのある抵抗体を静電気保護素子により静電気から保護することができる。【０１４４】  また、前記抵抗体と前記静電気保護素子とは、抵抗体粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されていることが好ましい。この構成によれば、抵抗体と静電気保護素子とを個別に形成する場合における、抵抗体粉末の印刷工程と静電気保護素子粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、静電気保護素子は抵抗体と同一部分に形成されるため、静電気保護機能付きチップ部品の小型化を図ることができる。【０１４５】  また、前記回路素子は、容量素子であってもよい。この構成によれば、静電気により劣化するおそれのある容量素子を静電気保護素子により静電気から保護することができる。【０１４６】  また、前記容量素子は、容量素子ペーストを用いて形成され、前記静電気保護素子は、静電気保護素子ペーストを用いて形成されているようにしてもよい。【０１４７】  この構成によれば、容量素子と静電気保護素子とを、容量素子ペーストと静電気保護素子ペーストとを用いて形成することができるので、静電気保護素子を形成する際に、容量素子を形成する場合と同様の工法を用いて静電気保護素子ペーストを印刷し、かつ焼成するという簡単な工法により静電気保護素子を形成することができる。これにより、静電気保護機能付きチップ部品の製造工程を簡略化し、生産コストを低減することができる。【０１４８】  また、本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された容量素子と、前記基板上に形成された静電気保護素子と、前記基板の両端部に形成され、前記容量素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。この構成によれば、静電気により劣化するおそれのある容量素子を静電気保護素子により静電気から保護することができる。【０１４９】  また、前記容量素子と前記静電気保護素子とは、容量素子粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されているようにしてもよい。【０１５０】  この構成によれば、容量素子と静電気保護素子とを個別に形成する場合における容量素子粉末の印刷工程と静電気保護素子粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、静電気保護素子は容量素子と同一部分に形成されるため、静電気保護機能付きチップ部品の小型化を図ることができる。【０１５１】  また、前記回路素子の両端は、前記基板上に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それ���れ電気的に接続され、前記静電気保護素子は、第１，第２の静電気保護素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続されていることが好ましい。【０１５２】  この構成によれば、第１，第２の回路素子取出し電極、及び第１，第２の静電気保護素子取出し電極によって、回路素子と静電気保護素子とが電気的に並列接続されて一対の外部電極に接続されるので、静電気保護機能付きチップ部品単体で回路素子と静電気保護素子とが電気的に並列接続され、回路素子に印加された静電気を静電気保護素子によってバイパスさせることができる結果、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【０１５３】  また、前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、前記静電気保護素子は、前記回路素子上に積層されて並列に形成されると共に、前記第１の取出し電極に接続された第３の取出し電極と前記第２の取出し電極とに電気的に接続されていることが好ましい。【０１５４】  この構成によれば、第１，第２，第３の取出し電極によって、回路素子と静電気保護素子とが電気的に並列接続されて一対の外部電極に接続されるので、静電気保護機能付きチップ部品単体で回路素子と静電気保護素子とが電気的に並列接続され、回路素子に印加された静電気を静電気保護素子によってバイパスさせることができる結果、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。さらに、回路素子と静電気保護素子とが基板上に積層されて形成されているため、基板の一方面に、回路素子と静電気保護素子とを並べて形成した場合よりも、回路素子及び静電気保護素子の基板上における専有面積を縮小することができる結果、静電気保護機能付きチップ部品を小型化することができる。【０１５５】  また、前記回路素子は、前記基板の一方の面に形成され、前記回路素子の両端は、前記基板の一方の面に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、前記静電気保護素子は、前記基板の他方の面に前記回路素子と略対向するように並列に形成されていることが好ましい。【０１５６】  この構成によれば、基板に形成された回路素子は、静電気保護素子により静電気から保護されると共に、回路素子は基板の一方の面に形成され、静電気保護素子は基板の他方の面に前記回路素子と略対向するように並列に形成されているので、基板の一方の面に回路素子と静電気保護素子とを並べて形成した場合よりも、基板面積を縮小することができる結果、静電気保護機能付きチップ部品を小型化することができる。【０１５７】  また、前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、前記静電気保護素子は、第１の保護素子取出し電極を介して前記一対の外部電極のうち、一方の外部電極に電気的に接続されると共に、第２の保護素子取出し電極を介して前記基板の側部に形成された側部電極に電気的に接続されていることが好ましい。【０１５８】  この構成によれば、上述の静電気保護機能付きチップ部品を外部の回路に接続する際に、一対��外部電極のうち他方と、側部電極とを接続すれば、回路素子と静電気保護素子とを並列接続することができる結果、回路素子に印加された静電気を静電気保護素子によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、上述の静電気保護機能付きチップ部品を外部の回路に接続する際に、側部電極をグラウンドに接続すれば、回路素子に印加された静電気を静電気保護素子によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。【０１５９】  また、前記静電気保護素子は、さらに、第３の保護素子取出し電極を介して前記一対の外部電極のうち、他方の外部電極に電気的に接続されていることが好ましい。【０１６０】  この構成によれば、回路素子と静電気保護素子とが並列接続されると共に、回路素子の両端が、それぞれ静電気保護素子を介して側部電極に接続される。そうすると、回路素子と並列接続された静電気保護素子によって、回路素子に印加された静電気がバイパスされるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、回路素子の両端が、それぞれ静電気保護素子を介して側部電極に接続されているので、この構成を、側部電極から見ると、二つの静電気保護素子が回路素子の両端にそれぞれ一つずつ接続された構成となる。そうすると、静電気保護機能付きチップ部品を外部の回路に接続する際に、側部電極をグラウンドに接続すれば、回路素子に印加された静電気を静電気保護素子によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、回路素子の前後に、グラウンドへのバイパス径路となる静電気保護素子が接続された構成としているため、静電気保護機能付きチップ部品を外部の回路に接続する際の、方向性を考慮する必要がない。【０１６１】  また、前記側部電極は、前記基板における両側の側部に形成されていることが好ましい。この構成によれば、静電気保護機能付きチップ部品を外部の回路に接続する際に、側部電極の方向性を考慮する必要がない。【０１６２】  また、前記回路素子は、抵抗体であり、さらに、容量素子取出し電極を介して前記一方の外部電極に電気的に接続されると共に、前記第２の保護素子取出し電極を介して前記側部電極に電気的に接続された容量素子が、前記基板上に前記抵抗体と並列に形成されていることが好ましい。【０１６３】  この構成によれば、容量素子と静電気保護素子とは、並列接続されるので、容量素子に印加された静電気を静電気保護素子によってバイパスさせることができ、容量素子を静電気から保護することができる。また、側部電極をグラウンドに接続して使用することにより、抵抗体に印加される静電気を静電気保護素子によってグラウンドへバイパスさせることができ、抵抗体を静電気から保護することができる。これにより、抵抗体と容量素子とからなる回路について、静電気パルス耐量を増大させることができる。また、抵抗体、容量素子、及び静電気保護素子は、同一の基板に形成されているため、抵抗体と容量素子とからなる回路と、この回路を静電気から���護する静電気保護素子とを１部品で構成することができ、抵抗体、容量素子、及び静電気保護素子を別個に設けた場合と比べて部品点数の増加を抑制しつつ静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【産業上の利用可能性】
【０１６４】  本発明にかかる静電気保護機能付きチップ部品は、静電気パルス耐量の大きいものが得られ、かつ静電気保護素子は容量素子を形成している基板上に形成されているため、静電気保護素子を容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、機器の小型化も図れるという効果を有し、携帯電話やテレビ等の静電気対策の必要な回路に適用できるものである。
【図１】
2006085492.tif 000007
【図２】
2006085492.tif 000008
【図３】
2006085492.tif 000009
【図４】
2006085492.tif 000010
【図５】
2006085492.tif 000011
【図６】
2006085492.tif 000012
【図７】
2006085492.tif 000013
【図８】
2006085492.tif 000014
【図９】
2006085492.tif 000015
【図１０】
2006085492.tif 000016
【図１１】
2006085492.tif 000017
【図１２】
2006085492.tif 000018
【図１３】
2006085492.tif 000019
【図１４】
2006085492.tif 000020
【図１５】
2006085492.tif 000021
【図１６】
2006085492.tif 000022
【図１７】
2006085492.tif 000023
【図１８】
2006085492.tif 000024
【図１９】
2006085492.tif 000025
【図２０】
2006085492.tif 000026
【図２１】
2006085492.tif 000027
【図２２】
2006085492.tif 000028
【図２３】
2006085492.tif 000029
【図２４】
2006085492.tif 000030
【図２５】
2006085492.tif 000031
【図２６】
2006085492.tif 000032
【図２７】
2006085492.tif 000033
【図２８】
2006085492.tif 000034
【図２９】
2006085492.tif 000035
【図３０】
2006085492.tif 000036
【図３１】
2006085492.tif 000037
【図３２】
2006085492.tif 000038
【図３３】
2006085492.tif 000039
【図３４】
2006085492.tif 000040
【図３５】
2006085492.tif 000041
【図３６】
2006085492.tif 000042
【図３７】
2006085492.tif 000043
【図３８】
2006085492.tif 000044
【図３９】
2006085492.tif 000045
【図４０】
2006085492.tif 000046
【図４１】
2006085492.tif 000047
【図４２】
2006085492.tif 000048
【図４３】
2006085492.tif 000049
【図４４】
2006085492.tif 000050
【図４５】
2006085492.tif 000051
【図４６】
2006085492.tif 000052
【図４７】
2006085492.tif 000053
【図４８】
2006085492.tif 000054
【図４９】
2006085492.tif 000055
【図５０】
2006085492.tif 000056
【図５１】
2006085492.tif 000057
【図５２】
2006085492.tif 000058
【図５３】
2006085492.tif 000059
【図５４】
2006085492.tif 000060
【図５５】
2006085492.tif 000061
【図５６】
2006085492.tif 000062
【図５７】
2006085492.tif 000063
【手続補正書】
【提出日】平成19年6月1日(2007.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された回路素子と、
前記基板上に前記回路素子と並列に形成された静電気保護素子と、
前記基板の両端部に形成され、前記回路素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備えること
を特徴とする静電気保護機能付きチップ部品。
【請求項２】
前記回路素子は、抵抗体であること
を特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項３】
前記抵抗体は、抵抗体ペーストを用いて形成され、
前記静電気保護素子は、静電気保護素子ペーストを用いて形成されていること
を特徴とする請求項２記載の静電気保護機能付きチップ部品。
【請求項４】
基板と、
前記基板上に形成された抵抗体と、
前記基板上に形成された静電気保護素子と、
前記基板の両端部に形成され、前記抵抗体と前記保護素子とを外部の回路に接続するための一対の外部電極とを備えること
を特徴とする静電気保護機能付きチップ部品。
【請求項５】
前記抵抗体と前記静電気保護素子とは、抵抗体粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されていること
を特徴とする請求項４記載の静電気保護機能付きチップ部品。
【請求項６】
前記回路素子は、容量素子であること
を特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項７】
前記容量素子は、容量素子ペーストを用いて形成され、
前記静電気保護素子は、静電気保護素子ペーストを用いて形成されていること
を特徴とする請求項６記載の静電気保護機能付きチップ部品。
【請求項８】
基板と、
前記基板上に形成された容量素子と、
前記基板上に形成された静電気保護素子と、
前記基板の両端部に形成され、前記容量素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備えること
を特徴とする静電気保護機能付きチップ部品。
【請求項９】
前記容量素子と前記静電気保護素子とは、容量素子粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されていること
を特徴とする請求項８記載の静電気保護機能付きチップ部品。
【請求項１０】
前記回路素子の両端は、前記基板上に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、
前記静電気保護素子は、第１，第２の静電気保護素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続されていること
を特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１１】
前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、
前記静電気保護素子は、前記回路素子上に積層されて並列に形成されると共に、前記第１の取出し電極に接続された第３の取出し電極と前記第２の取出し電極とに電気的に接続されていること
を特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１２】
前記回路素子は、前記基板の一方の面に形成され、
前記回路素子の両端は、前記基板の一方の面に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、
前記静電気保護素子は、前記基板の他方の面に前記回路素子と略対向するように並列に形成されていること
を特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１３】
前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、
前記静電気保護素子は、第１の保護素子取出し電極を介して前記一対の外部電極のうち、一方の外部電極に電気的に接続されると共に、第２の保護素子取出し電極を介して前記基板の側部に形成された側部電極に電気的に接続されていること
を特徴とする請求項１記載の静電気保護機能付きチップ部品。
【請求項１４】
前記静電気保護素子は、さらに、第３の保護素子取出し電極を介して前記一対の外部電極のうち、他方の外部電極に電気的に接続されていること
を特徴とする請求項１３記載の静電気保護機能付きチップ部品。
【請求項１５】
前記側部電極は、前記基板における両側の側部に形成されていること
を特徴とする請求項１３記載の静電気保護機能付きチップ部品。
【請求項１６】
前記回路素子は、抵抗体であり、
さらに、容量素子取出し電極を介して前記一方の外部電極に電気的に接続されると共に、前記第２の保護素子取出し電極を介して前記側部電極に電気的に接続された容量素子が、前記基板上に前記抵抗体と並列に形成されていること
を特徴とする請求項１４記載の静電気保護機能付きチップ部品。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は静電気パルス耐量の増大を図ることができる静電気保護機能付きチップ部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話等の電子機器の小型化、高性能化が急速に進み、それに伴い電子機器に用いられる回路素子の小型化も急速に進んでいる。しかしながら、その反面、この小型化に伴って、機器内部の絶縁距離が短縮されることにより機器筐体や操作スイッチ等に印加された静電気が機器内部の信号回路へ放電し易くなったり、回路素子自体の小型化に伴う製造プロセスの微細化等の理由により回路素子内部の導体が微細化して電流容量が低下したりするため、電子機器や回路素子の静電気パルス耐量は低下する傾向にある。これにより、人体と電子機器の端子が接触した時に発生する静電気パルスによって機器内部の電気回路が破壊することが増えてきている。これは、静電気パルスによって、パルス幅が１ナノ秒以下でかつ数百〜数キロボルトという高電圧が機器内部の電気回路に印加されるからである。
【０００３】
特に、信号回路のノイズ対策などに使用されるバイパスコンデンサ、抵抗器、ＲＣフィルタなどの回路素子も小型化が進んでおり、それに伴いこれら回路素子の静電気パルス耐量が低下している。そして、上述のように、機器の小型化に伴いこれらの信号回路にも静電気等の高電圧ノイズが侵入することが増加しており、かつ回路素子の静電気パルス耐量が低下しているため、前記バイパスコンデンサ、抵抗器、ＲＣフィルタ等の回路素子を、バリスタ等の静電気対策部品によって静電気から保護するケースが増えてきている。
【０００４】
従来はこのような回路素子と周辺回路の静電気対策として、バリスタや静電容量の大きいコンデンサをこれら回路素子と並列に接続して静電気を吸収したり、あるいは静電気をグラウンドへバイパスさせることによって静電気パルス耐量を確保していた。
【０００５】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平８−１６２３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
携帯電話などのポータブル機器や小型機器においては、従来、静電気対策として、筐体やシールド板を確実に接地することで静電気をグラウンドへ逃がし、内部回路への静電気の侵入を防止することが行われている。しかし、ポータブル機器の小型化が進むに連れて筐体やシールド板を接地することが困難になって来ている。それによって回路内部まで静電気の侵入が可能となり、その結果、静電気パルス耐量の低い部品が破壊されるケースが増加している。例えばチップ形抵抗器は基板上に抵抗ペーストを印刷し、焼成するといった簡単な工法で製造されており、静電気パルスやサージ電圧に対する静電気パルス耐量も小さい。
【０００７】
したがって、このチップ形抵抗器やその他のデバイスを静電気から保護するために、チップ形抵抗器に対して並列にバリスタやコンデンサを接続して静電気を吸収したり、バイパスさせたりすることが多い。また最近では（特に携帯電話においては）通信ノイズの他に、集積回路における動作周波数の高調波ノイズや回路基板から外部へ放射される電磁波の不要輻射による通信波への影響等が問題になってきており、バイパスコンデンサやＲＣフィルタ等のノイズ対策部品が必要な場合が増加していることから、前述した静電気対策が施された信号ラインと同じ信号ラインにこれらノイズ対策部品が取り付けられることも多い。しかしながら、同一の信号ラインにノイズ対策部品と静電気対策部品とを別個に設けると、部品点数の増加により、コスト高になるとともに、機器が大型化するという課題を有していた。
【０００８】
本発明は上記従来の課題を解決するもので、部品点数の増加を抑制しつつ静電気パルス耐量の増大を図ることができる静電気保護機能付きチップ部品を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された回路素子と、前記基板上に前記回路素子と並列に形成された静電気保護素子と、前記基板の両端部に形成され、前記回路素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。
【００１０】
この構成によれば、基板に形成された回路素子は、同一の基板上に回路素子と並列に形成された静電気保護素子により、静電気から保護されるので、ノイズ対策に用いられる回路素子と、その回路素子の静電気対策とを単一の静電気保護機能付きチップ部品により行うことができる。これにより、ノイズ対策部品と静電気対策部品とを同一の信号ラインに別個に設けたもののように部品点数が増加するということがないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化を図ることが容易となる。
【００１１】
また、前記回路素子は、抵抗体であることが好ましい。この構成によれば、静電気により劣化するおそれのある抵抗体を静電気保護素子により静電気から保護することができる。
【００１２】
また、前記抵抗体は、抵抗体ペーストを用いて形成され、前記静電気保護素子は、静電気保護素子ペーストを用いて形成されていることが好ましい。この構成によれば、抵抗体と静電気保護素子とを、抵抗体ペーストと静電気保護素子ペーストとを用いて形成することができるので、静電気保護素子を形成する際に、抵抗体を形成する場合と同様の工法を用いて静電気保護素子ペーストを印刷し、かつ焼成するという簡単な工法により静電気保護素子を形成することができる。これにより、静電気保護機能付きチップ部品の製造工程を簡略化し、生産コストを低減することができる。
【００１３】
また、本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された抵抗体と、前記基板上に形成された静電気保護素子と、前記基板の両端部に形成され、前記抵抗体と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。この構成によれば、静電気により劣化するおそれのある抵抗体を静電気保護素子により静電気から保護することができる。
【００１４】
また、前記抵抗体と前記静電気保護素子とは、抵抗体粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されていることが好ましい。この構成によれば、抵抗体と静電気保護素子とを個別に形成する場合における、抵抗体粉末の印刷工程と静電気保護素子粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、静電気保護素子は抵抗体と同一部分に形成されるため、静電気保護機能付きチップ部品の小型化を図ることができる。
【００１５】
また、前記回路素子は、容量素子であってもよい。この構成によれば、静電気により劣化するおそれのある容量素子を静電気保護素子により静電気から保護することができる。
【００１６】
また、前記容量素子は、容量素子ペーストを用いて形成され、前記静電気保護素子は、静電気保護素子ペーストを用いて形成されているようにしてもよい。
【００１７】
この構成によれば、容量素子と静電気保護素子とを、容量素子ペーストと静電気保護素子ペーストとを用いて形成することができるので、静電気保護素子を形成する際に、容量素子を形成する場合と同様の工法を用いて静電気保護素子ペーストを印刷し、かつ焼成するという簡単な工法により静電気保護素子を形成することができる。これにより、静電気保護機能付きチップ部品の製造工程を簡略化し、生産コストを低減することができる。
【００１８】
また、本発明に係る静電気保護機能付きチップ部品は、基板と、前記基板上に形成された容量素子と、前記基板上に形成された静電気保護素子と、前記基板の両端部に形成され、前記容量素子と前記保護素子とを外部の回路に接続するための一対の外部電極とを備える。この構成によれば、静電気により劣化するおそれのある容量素子を静電気保護素子により静電気から保護することができる。
【００１９】
また、前記容量素子と前記静電気保護素子とは、容量素子粉末と静電気保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成されているようにしてもよい。
【００２０】
この構成によれば、容量素子と静電気保護素子とを個別に形成する場合における容量素子粉末の印刷工程と静電気保護素子粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、静電気保護素子は容量素子と同一部分に形成されるため、静電気保護機能付きチップ部品の小型化を図ることができる。
【００２１】
また、前記回路素子の両端は、前記基板上に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、前記静電気保護素子は、第１，第２の静電気保護素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続されていることが好ましい。
【００２２】
この構成によれば、第１，第２の回路素子取出し電極、及び第１，第２の静電気保護素子取出し電極によって、回路素子と静電気保護素子とが電気的に並列接続されて一対の外部電極に接続されるので、静電気保護機能付きチップ部品単体で回路素子と静電気保護素子とが電気的に並列接続され、回路素子に印加された静電気を静電気保護素子によってバイパスさせることができる結果、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【００２３】
また、前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、前記静電気保護素子は、前記回路素子上に積層されて並列に形成されると共に、前記第１の取出し電極に接続された第３の取出し電極と前記第２の取出し電極とに電気的に接続されていることが好ましい。
【００２４】
この構成によれば、第１，第２，第３の取出し電極によって、回路素子と静電気保護素子とが電気的に並列接続されて一対の外部電極に接続されるので、静電気保護機能付きチップ部品単体で回路素子と静電気保護素子とが電気的に並列接続され、回路素子に印加された静電気を静電気保護素子によってバイパスさせることができる結果、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。さらに、回路素子と静電気保護素子とが基板上に積層されて形成されているため、基板の一方面に、回路素子と静電気保護素子とを並べて形成した場合よりも、回路素子及び静電気保護素子の基板上における専有面積を縮小することができる結果、静電気保護機能付きチップ部品を小型化することができる。
【００２５】
また、前記回路素子は、前記基板の一方の面に形成され、前記回路素子の両端は、前記基板の一方の面に形成された第１，第２の回路素子取出し電極を介して前記一対の外部電極に、それぞれ電気的に接続され、前記静電気保護素子は、前記基板の他方の面に前記回路素子と略対向するように並列に形成されていることが好ましい。
【００２６】
この構成によれば、基板に形成された回路素子は、静電気保護素子により静電気から保護されると共に、回路素子は基板の一方の面に形成され、静電気保護素子は基板の他方の面に前記回路素子と略対向するように並列に形成されているので、基板の一方の面に回路素子と静電気保護素子とを並べて形成した場合よりも、基板面積を縮小することができる結果、静電気保護機能付きチップ部品を小型化することができる。
【００２７】
また、前記回路素子の両端は、前記一対の外部電極にそれぞれ接続された第１，第２の取出し電極に、それぞれ電気的に接続され、前記静電気保護素子は、第１の保護素子取出し電極を介して前記一対の外部電極のうち、一方の外部電極に電気的に接続されると共に、第２の保護素子取出し電極を介して前記基板の側部に形成された側部電極に電気的に接続されていることが好ましい。
【００２８】
この構成によれば、上述の静電気保護機能付きチップ部品を外部の回路に接続する際に、一対の外部電極のうち他方と、側部電極とを接続すれば、回路素子と静電気保護素子とを並列接続することができる結果、回路素子に印加された静電気を静電気保護素子によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、上述の静電気保護機能付きチップ部品を外部の回路に接続する際に、側部電極をグラウンドに接続すれば、回路素子に印加された静電気を静電気保護素子によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【００２９】
また、前記静電気保護素子は、さらに、第３の保護素子取出し電極を介して前記一対の外部電極のうち、他方の外部電極に電気的に接続されていることが好ましい。
【００３０】
この構成によれば、回路素子と静電気保護素子とが並列接続されると共に、回路素子の両端が、それぞれ静電気保護素子を介して側部電極に接続される。そうすると、回路素子と並列接続された静電気保護素子によって、回路素子に印加された静電気がバイパスされるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、回路素子の両端が、それぞれ静電気保護素子を介して側部電極に接続されているので、この構成を、側部電極から見ると、二つの静電気保護素子が回路素子の両端にそれぞれ一つずつ接続された構成となる。そうすると、静電気保護機能付きチップ部品を外部の回路に接続する際に、側部電極をグラウンドに接続すれば、回路素子に印加された静電気を静電気保護素子によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、回路素子の前後に、グラウンドへのバイパス径路となる静電気保護素子が接続された構成としているため、静電気保護機能付きチップ部品を外部の回路に接続する際の、方向性を考慮する必要がない。
【００３１】
また、前記側部電極は、前記基板における両側の側部に形成されていることが好ましい。この構成によれば、静電気保護機能付きチップ部品を外部の回路に接続する際に、側部電極の方向性を考慮する必要がない。
【００３２】
また、前記回路素子は、抵抗体であり、さらに、容量素子取出し電極を介して前記一方の外部電極に電気的に接続されると共に、前記第２の保護素子取出し電極を介して前記側部電極に電気的に接続された容量素子が、前記基板上に前記抵抗体と並列に形成されていることが好ましい。
【００３３】
この構成によれば、容量素子と静電気保護素子とは、並列接続されるので、容量素子に印加された静電気を静電気保護素子によってバイパスさせることができ、容量素子を静電気から保護することができる。また、側部電極をグラウンドに接続して使用することにより、抵抗体に印加される静電気を静電気保護素子によってグラウンドへバイパスさせることができ、抵抗体を静電気から保護することができる。これにより、抵抗体と容量素子とからなる回路について、静電気パルス耐量を増大させることができる。また、抵抗体、容量素子、及び静電気保護素子は、同一の基板に形成されているため、抵抗体と容量素子とからなる回路と、この回路を静電気から保護する静電気保護素子とを１部品で構成することができ、抵抗体、容量素子、及び静電気保護素子を別個に設けた場合と比べて部品点数の増加を抑制しつつ静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【発明の効果】
【００３４】
このような構成の静電気保護機能付きチップ部品は、基板に形成された回路素子は、同一の基板上に回路素子と並列に形成された静電気保護素子により、静電気から保護されるので、ノイズ対策に用いられる回路素子と、その回路素子の静電気対策とを単一の静電気保護機能付きチップ部品により行うことができる。これにより、ノイズ対策部品と静電気対策部品とを同一の信号ラインに別個に設けたもののように部品点数が増加するということがないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化を図ることが容易となる。
【００３５】
また、このような構成の静電気保護機能付きチップ部品は、静電気により劣化するおそれのある抵抗体を静電気保護素子により静電気から保護することができる。
【００３６】
そして、このような構成の静電気保護機能付きチップ部品は、静電気により劣化するおそれのある容量素子を静電気保護素子により静電気から保護することができる。
【発明を実施するための最良の形態】
【００３７】
（実施の形態１）
以下、本発明の実施の形態１における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図１は本発明の実施の形態１における静電気保護機能付きチップ形抵抗器の斜視図、図２は図１における２−２線断面図、図３は図１に示す静電気保護機能付きチップ形抵抗器の等価回路図である。
【００３８】
図１および図２において、基板１は、例えばアルミナを用いて構成された基板である。この基板１の一方の面には第１，第２の抵抗体取出し電極２，３が設けられている。そして、抵抗体４が、この第１の抵抗体取出し電極２と第２の抵抗体取出し電極３との間に電気的に接続されて形成されている。外部電極５，６は、基板１の両端部に形成され、かつ第１，第２の抵抗体取出し電極２，３に電気的に接続される一対の外部電極である。静電気保護素子７は、基板１の一方の面に抵抗体４と並列に形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子７は、第１，第２の静電気保護素子取出し電極８，９を介して一対の外部電極５，６に電気的に接続されている。
【００３９】
上記したような構造とすることにより、同一の基板１上に抵抗体４と静電気保護素子７とを並列に形成することができるため、図３に示すような等価回路を形成することができる。
【００４０】
続いて、本発明の実施の形態１における静電気保護機能付きチップ形抵抗器の製造方法および電気特性について説明する。
【００４１】
まず、ＲｕＯ２を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより抵抗体ペーストを作製する。これと同様にＳｉＣを主成分とし、かつ適量のガラスフリットを添加した混合粉末にエチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することによりバリスタペーストからなる静電気保護素子ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより銀ペーストを作製する。
【００４２】
次に、アルミナからなる基板１の一方面に、銀ペーストをスクリーン印刷し、そして５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の抵抗体取出し電極２と第１の静電気保護素子取出し電極８とをそれぞれ形成する。
【００４３】
次に、第１の抵抗体取出し電極２の一部を覆うように、抵抗体ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、第１の静電気保護素子取出し電極８の一部を覆うように静電気保護素子ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。さらにその後、乾燥した抵抗体ペーストと静電気保護素子ペーストとに、第２の抵抗体取出し電極３と第２の静電気保護素子取出し電極９とをそれぞれ形成するための銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、５００〜９００℃で１５〜１８０分間熱処理することにより、抵抗体４、静電気保護素子７、第２の抵抗体取出し電極３、及び第２の静電気保護素子取出し電極９を形成する。この場合、抵抗体４の厚みは所望の抵抗値を確保するために２０〜２００μｍの間で形成する方が良い。また静電気保護素子７のインピーダンスは厚みに依存するため、十分な静電気吸収効果を発揮させるためには、静電気保護素子７の厚みは２００μｍ以下であることが望ましい。
【００４４】
最後に、第１の抵抗体取出し電極２と第１の静電気保護素子取出し電極８との一端部に電気的に接合されるように、基板１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の抵抗体取出し電極３と第２の静電気保護素子取出し電極９との一端部に電気的に接合されるように、基板１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極５，６を形成して、本発明の実施の形態１における静電気保護機能付きチップ形抵抗器を作製した。
【００４５】
（表１）は、従来のチップ形抵抗器と本発明の実施の形態１における静電気保護機能付きチップ形抵抗器の静電気試験結果をそれぞれ示したものである。
【００４６】
【表１】
2006085492.tif 000064
静電気試験条件は国際規格ＩＥＣ６１０００−４−２（人体モデル）に準拠して行った。（表１）から明らかなように、従来例では静電気を２ｋＶ印加した後、及び４ｋＶ印加した後においては、抵抗値が初期値に比べて低下し、そして静電気を８ｋＶ印加した後、１５ｋＶ印加した後においては、抵抗値が初期値に比べて大きく低下するという抵抗値の変化が見られたが、本発明の実施の形態１においては静電気を２ｋＶ印加した後、４ｋＶ印加した後、８ｋＶ印加した後、１５ｋＶ印加した後においても、初期値に比べて抵抗値の変化は見られなかった。
【００４７】
これは従来のチップ形抵抗器に静電気が印加された場合には、静電気は回路上、抵抗体を通らなければならないため、静電気に弱い従来のチップ形抵抗器は抵抗値が低下する。一方、本発明の実施の形態１の静電気保護機能付きチップ形抵抗器においては、静電気が印加された場合、静電気は静電気保護素子７側をバイパスする。これにより、チップ形抵抗器の抵抗体４に静電気が印加されることがなく、抵抗値が変化しないことによるものである。これは通常時には静電気保護素子７はインピーダンスが高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には静電気保護素子７はインピーダンスが急激に低下し、静電気を優先的にバイパスさせることになる。そして、静電気が通ったあとは再び静電気保護素子７のインピーダンスが復帰、増大するので、静電気により静電気保護機能付きチップ形抵抗器の抵抗値が変化することが抑制される。
【００４８】
このように静電気保護素子７を抵抗体４と並列に形成することにより、静電気保護素子７によって、静電気をバイパスさせることができる。また、静電気保護素子７による静電気のバイパス効果を高めるためには静電気保護素子７のインピーダンスを下げた方がよいので、そのためには静電気保護素子７の厚みを２００μｍ以下にするのが望ましい。
【００４９】
（実施の形態２）
以下、実施の形態２における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図４は本発明の実施の形態２における静電気保護機能付きチップ形抵抗器の斜視図、図５は、図４に示す静電気保護機能付きチップ形抵抗器の断面図である。
【００５０】
図４および図５において、基板１１は、例えばアルミナを用いて構成された基板である。この基板１１の一方の面には第１，第２の取出し電極１２，１３が設けられている。また、抵抗体１４が、第１の取出し電極１２と第２の取出し電極１３との間に電気的に接続されて形成されており、第１の取出し電極１２、抵抗体１４、第２の取出し電極１３、静電気保護素子１７、及び第３の取出し電極１８がこの順に積層されて設けられている。そして、一対の外部電極１５，１６が、基板１１の両端部に形成され、かつ第１，第２の取出し電極１２，１３にそれぞれ電気的に接続されている。静電気保護素子１７は抵抗体１４の上に積層されて形成されたＳｉＣを主成分とするバリスタからなる静電気保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子１７は第２の取出し電極１３に電気的に接続されると共に、第３の取出し電極１８を介して第１の取出し電極１２に電気的に接続されている。
【００５１】
上記した本発明の実施の形態２の構成によれば、抵抗体１４の上にＳｉＣを主成分とするバリスタからなる静電気保護素子１７が積層されて形成され、かつこの静電気保護素子１７は第２の取出し電極１３に電気的に接続するとともに、第３の取出し電極１８を介して第１の取出し電極１２に電気的に接続されているため、抵抗体１４と静電気保護素子１７とが並列に接続される結果、静電気を静電気保護素子１７によってバイパスさせることができるので、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。
【００５２】
また、静電気保護素子１７と抵抗体１４とが積層されて形成されているため、基板１１の一方面に、静電気保護素子１７と抵抗体１４とを並べて形成した場合よりも、基板面積を縮小することができる結果、チップ形抵抗器を小型化することができる。これにより、静電気保護機能付きチップ形抵抗器の実装面積の削減が図れるとともに、静電気保護素子１７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということもないので、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。
【００５３】
（実施の形態３）
以下、本発明の実施の形態３における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図６は本発明の実施の形態３における静電気保護機能付きチップ形抵抗器の上面側から見た斜視図、図７は、図６に示す静電気保護機能付きチップ形抵抗器の裏面側から見た斜視図、図８は、図６に示す静電気保護機能付きチップ形抵抗器の断面図である。
【００５４】
図６，図７，図８において、基板２１は、例えばアルミナを用いて構成された基板である。この基板２１の一方の面には第１，第２の取出し電極２２，２３と、この第１，第２の取出し電極２２，２３に電気的に接続される抵抗体２４とが形成されている。一対の外部電極２５，２６は、基板２１の両端部に形成され、第１，第２の取出し電極２２，２３にそれぞれ電気的に接続されている。保護素子２７は基板２１の他方の面に、基板１１を挟んで抵抗体２４と略対向するように形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。そして、保護素子２７は、第３の取出し電極２８を介して、外部電極２５に電気的に接続されている。また、第３の取出し電極２８は、保護素子２７を介して第４の取出し電極２９に接続され、第４の取出し電極２９は、基板２１の側部両側にそれぞれ形成された側部電極３０ａ，３０ｂに電気的に接続されている。
【００５５】
上記した本発明の実施の形態３の構成によれば、抵抗体２４の両端は外部電極２５，２６にそれぞれ接続され、保護素子２７の両端は外部電極２５と側部電極３０ａ，３０ｂとにそれぞれ接続されているので、図６に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、外部電極２６と、側部電極３０ａ，３０ｂのうち少なくとも一方とを接続すれば、抵抗体２４と保護素子２７とを並列接続することができる結果、抵抗体２４に印加された静電気を保護素子２７によってバイパスさせることができ、抵抗体２４の静電気パルス耐量を増大させることができる。また、図６に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極３０ａ，３０ｂのうち少なくとも一方をグラウンドに接続すれば、抵抗体２４に印加された静電気を保護素子２７によってグラウンドへバイパスさせることができ、抵抗体２４の静電気パルス耐量を増大させることができる。
【００５６】
また、保護素子２７は一方の面に抵抗体２４が形成された基板２１の他方の面に、基板２１を間に挟んで抵抗体２４と略対向するように形成されているため、基板２１の一方面に、保護素子２７と抵抗体２４とを並べて形成した場合よりも、基板面積を縮小することができる結果、チップ形抵抗器のサイズを低減することができる。これにより、静電気保護機能付きチップ形抵抗器の実装面積の削減が図れるとともに、保護素子２７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということもないので、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。
【００５７】
（実施の形態４）
以下、本発明の実施の形態４における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図９は本発明の実施の形態４における静電気保護機能付きチップ形抵抗器の斜視図、図１０は図９に示す静電気保護機能付きチップ形抵抗器の断面図、図１１は図９に示す静電気保護機能付きチップ形抵抗器の取出し電極間の拡大模式図、図１２は図９に示す静電気保護機能付きチップ形抵抗器の等価回路図である。
【００５８】
図９，図１０，図１１，図１２において、基板３１は、例えばアルミナを用いて構成された基板である。この基板３１の一方面には第１，第２の取出し電極３２，３３が形成されており、この第１，第２の取出し電極３２，３３の間に、抵抗体３４ａとＳｉＣを主成分とするバリスタとからなる保護素子３４ｂを含む混合体３４が電気的に接続されている。外部電極３５，３６は、基板３１の両端部に形成されている。そして、混合体３４は、第１の取出し電極３２を介して外部電極３５に接続され、第２の取出し電極３３を介して外部電極３６に接続されている。
【００５９】
上記したような構造とすることにより、本発明の実施の形態４における静電気保護機能付きチップ形抵抗器は、図１１の拡大模式図に示すように、第１の取出し電極３２と第２の取出し電極３３との間に、抵抗体粒子３４ｃとＳｉＣを主成分とするバリスタ粒子からなる保護素子粒子３４ｄとが混在する混合体３４が形成された構造となるものである。そして、第１の取出し電極３２と第２の取出し電極３３との間に挟まれた混合体３４の等価的な回路は、図１２に示す回路図で表すことができる。
【００６０】
続いて、本発明の実施の形態４における静電気保護機能付きチップ形抵抗器の製造方法および電気特性について説明する。
【００６１】
まず、ＲｕＯ２を主成分とする抵抗体粉末とＳｉＣを主成分とするバリスタ粉末からなる保護素子粉末を適当な配合比で配合し、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより抵抗体と保護素子との混合体ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混錬することにより銀ペーストを作製する。
【００６２】
次に、アルミナからなる基板３１の一方面に銀ペーストをスクリーン印刷し、そして５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の取出し電極３２を形成する。
【００６３】
次に、第１の取出し電極３２の一部を覆うように抵抗体と保護素子の混合体ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥し、混合体ペーストの上から第２の取出し電極３３を構成する銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥し、さらに５００〜９００℃で１５〜１８０分間熱処理することにより、混合体３４および第２の取出し電極３３を形成する。この場合、混合体３４の厚みは、所望の抵抗値を確保し、かつ十分な静電気吸収効果を発現させるために２０〜２００μｍの間で形成するのが望ましい。
【００６４】
そして、第１の取出し電極３２の一端部に電気的に接合されるように、基板３１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の取出し電極３３の一端部に電気的に接合されるように、基板３１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極３５，３６を形成し、本発明の実施の形態４における静電気保護機能付きチップ形抵抗器を作製した。
【００６５】
（表２）は、従来のチップ形抵抗器と本発明の実施の形態４における静電気保護機能付きチップ形抵抗器との静電気試験結果をそれぞれ示したものである。
【００６６】
【表２】
2006085492.tif 000065
（表２）から明らかなように、従来例では、静電気の印加電圧を２ｋＶから１５ｋＶまで増大させるに従って、チップ形抵抗器の抵抗値の変化が増大しているが、本発明の実施の形態４においては静電気を１５ｋＶまで印加しても静電気保護機能付きチップ形抵抗器の抵抗値の変化は見られなかった。これは従来のチップ形抵抗器に静電気が印加された場合には、静電気は回路上、抵抗体を通らなければならないため、静電気に弱い従来のチップ形抵抗器は劣化するが、本発明の実施の形態４においては静電気保護機能付きチップ形抵抗器に静電気が印加されたとしても、静電気は抵抗体粒子３４ｃと保護素子粒子３４ｄとが混在する混合体３４における保護素子粒子３４ｄ側をバイパスして、抵抗体粒子３４ｃには印加されないからである。これは、ＳｉＣを主成分とするバリスタからなる保護素子３４ｂのインピーダンスは通常時には高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には、ＳｉＣを主成分とするバリスタからなる保護素子３４ｂはインピーダンスが急激に低下し、静電気を優先的にバイパスさせることになり、そして、静電気が通ったあとは再びインピーダンスが復帰、増大することによる。
【００６７】
上記した本発明の実施の形態４の構成によれば、基板３１の一方面に形成された第１，第２の取出し電極３２，３３の間に電気的に接続されるように、抵抗体３４ａと保護素子３４ｂとを含む混合体３４を用いて一体に形成されているため、この混合体３４中における保護素子３４ｂにより、静電気をバイパスさせることができるので、図９に示す静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。また、この保護素子３４ｂは、抵抗体３４ａと共に混合体３４の中に含まれているため、保護素子３４ｂをチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有するものである。
【００６８】
また、上記本発明の実施の形態４の構成によれば、抵抗体３４ａと保護素子３４ｂとを含む混合体３４を、抵抗体粉末とバリスタ粉末からなる保護素子粉末とガラスフリットを含む混合ペーストとを用いて形成しているため、抵抗体粉末と、バリスタ粉末からなる保護素子粉末と、ガラスフリットとを含む混合ペーストを印刷して焼成するだけで、保護素子３４ｂと抵抗体３４ａとを形成することができる。これにより、保護素子と抵抗体とを個別に形成する場合におけるバリスタ粉末の印刷工程と抵抗体粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、ＳｉＣを主成分とするバリスタからなる保護素子３４ｂは抵抗体３４ａと同一部分に形成できるため、部品の小型化を図ることができる。
【００６９】
（実施の形態５）
以下、実施の形態５における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図１３は、本発明の実施の形態５における静電気保護機能付きチップ形抵抗器の斜視図、図１４は、図１３における１４−１４線断面図、図１５は、図１３に示す静電気保護機能付きチップ形抵抗器の等価回路図である。
【００７０】
図１３，図１４，図１５において、基板４１は、例えばアルミナを用いて構成された基板である。基板４１の一方面には、第１，第２の抵抗体取出し電極４２，４３と、この第１，第２の抵抗体取出し電極４２，４３の間に電気的に接続される抵抗体４４とが形成されている。また、一対の外部電極４５，４６が、基板４１の両端部に形成されている。そして、外部電極４５は、第１の抵抗体取出し電極４２、抵抗体４４、及び第２の抵抗体取出し電極４３を介して外部電極４６に接続されている。
【００７１】
また、基板４１の一方面には、第１の保護素子取出し電極４８と、ＳｉＣを主成分とするバリスタからなる保護素子４７と、第２の保護素子取出し電極４９とが形成され、基板４１の側部両側には、側部電極５０が形成されている。そして、外部電極４５は、第１の保護素子取出し電極４８、保護素子４７、及び第２の保護素子取出し電極４９を介して側部電極５０に電気的に接続されている。
【００７２】
上記した本発明の実施の形態５における静電気保護機能付きチップ形抵抗器の回路図は、図１５に示す等価回路図によって示される。実施の形態５における静電気保護機能付きチップ形抵抗器は、第１の抵抗体取出し電極４２と第１の保護素子取出し電極４８とによって、抵抗体４４の一端と保護素子４７の一端とが外部電極４５に接続され、抵抗体４４の他端に接続された第２の抵抗体取出し電極４３と保護素子４７の他端に接続された第２の保護素子取出し電極４９とは互いに接続されることなく外部電極４６と側部電極５０とにそれぞれ接続される。
【００７３】
従って、本発明の実施の形態５における静電気保護機能付きチップ形抵抗器は、外部電極４５，４６と側部電極５０とを有する三端子構造となるので、保護素子４７が第２の保護素子取出し電極４９を介して接続される側部電極５０を、グラウンドに接続して静電気をグラウンドへバイパスさせるように使用することができる。
【００７４】
上記した本発明の実施の形態５の構成によれば、抵抗体４４の両端は外部電極４５，４６にそれぞれ接続され、保護素子４７の両端は外部電極４５と側部電極５０とにそれぞれ接続されているので、図１３に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、外部電極４６と、側部電極５０とを接続すれば、抵抗体４４と保護素子４７とを並列接続することができる結果、抵抗体４４に印加された静電気を保護素子４７によってバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。
【００７５】
また、図１３に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極５０をグラウンドに接続すれば、抵抗体４４に印加された静電気を保護素子４７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。
【００７６】
また、抵抗体４４と保護素子４７とは、同一の基板４１に形成されているため、保護素子４７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、機器の小型化も図れるという効果を有するものである。
【００７７】
（実施の形態６）
以下、本発明の実施の形態６における静電気保護機能付きチップ部品の一例である静電気保護機能付きチップ形抵抗器について説明する。図１６は本発明の実施の形態６における静電気保護機能付きチップ形抵抗器の斜視図、図１７は図１６における１７−１７線断面図、図１８は図１６に示す静電気保護機能付きチップ形抵抗器の等価回路図である。
【００７８】
図１６，図１７，図１８において、基板５１は、例えばアルミナを用いて構成された基板である。この基板５１の一方面には、第１，第２の抵抗体取出し電極５２，５３と、抵抗体５４と、第１，第３の保護素子取出し電極５８，５９と、第２の保護素子取出し電極６０と、ＳｉＣを主成分とするバリスタからなる保護素子５７とが形成されている。また、基板５１の両端部に、一対の外部電極５５，５６が形成されている。そして、基板５１の両側の側部に、側部電極６１が形成されている。
【００７９】
外部電極５５は、第１の抵抗体取出し電極５２、抵抗体５４、及び第２の抵抗体取出し電極５３を介して外部電極５６に電気的に接続されている。さらに、外部電極５５は、第１の保護素子取出し電極５８、保護素子５７、及び第３の保護素子取出し電極５９を介して外部電極５６に電気的に接続されると共に、第１の保護素子取出し電極５８、保護素子５７、及び第２の保護素子取出し電極６０を介して側部電極６１に電気的に接続されている。
【００８０】
この構成によれば、図１８に示すように、抵抗体５４と保護素子５７とが並列接続されると共に、抵抗体５４の両端が、それぞれ保護素子５７を介して外部電極６１に接続される。この構成は、外部電極６１から見ると、二つの保護素子５７が、抵抗体５４の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成となる。
【００８１】
上記した本発明の実施の形態６の構成によれば、抵抗体５４と保護素子５７とが並列接続されるので、抵抗体５４に印加された静電気を保護素子５７によってバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。
【００８２】
また、図１３に示す静電気保護機能付きチップ形抵抗器を回路基板、例えばプリント配線基板に取り付ける際に、側部電極６１をグラウンドに接続すれば、抵抗体５４に印加された静電気を保護素子５７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ形抵抗器の静電気パルス耐量を増大させることができる。
【００８３】
また、抵抗体５４と保護素子５７とは、同一の基板５１に形成されているため、保護素子５７をチップ形抵抗器とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ形抵抗器を用いた機器の小型化も図れるという効果を有する。
【００８４】
また、上記本発明の実施の形態６においては、図１８の等価回路図に示すように、抵抗体５４の前後に、グラウンドへのバイパス径路となる保護素子５７をそれぞれ接続したπ形の構成となり、静電気の侵入方向に関わりなく静電気をバイパスすることができるので、静電気保護機能付きチップ形抵抗器を回路基板に実装する際の、方向性を考慮する必要がないという効果を有するものである。
【００８５】
なお、上記本発明の実施の形態１〜６においては、静電気保護素子７，１７，２７，３４ｂ，４７，５７として、ＳｉＣを主成分とするバリスタを用いたものについて説明したが、これに限定されるものではなく、これ以外の例えば、ＺｎＯを主成分とするバリスタや、金属粉と樹脂からなる保護素子等を用いた場合でも、上記本発明の実施の形態１〜６と同様の効果を有するものである。
【００８６】
また、上記本発明の実施の形態１においては、図２に示すように、静電気保護素子７を第１の静電気保護素子取出し電極８と第２の静電気保護素子取出し電極９とで挟み込むサンドイッチ構造で電気的接続を図っていたが、この接続構造に限定されるものではなく、これ以外の例えば、図１９に示すように、第１，第２の静電気保護素子取出し電極８，９を基板１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の静電気保護素子取出し電極８，９の上に静電気保護素子７を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【００８７】
そしてまた、上記本発明の実施の形態３においては、図８に示すように、抵抗体２４を第１の取出し電極２２と第２の取出し電極２３とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２０に示すように、第１，第２の取出し電極２２，２３を基板２１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の取出し電極２２，２３の上に抵抗体２４を形成するというギャップ構造で電気的接続を図るようにしても良い。
【００８８】
さらに、上記本発明の実施の形態４においては、図１０に示すように、抵抗体と保護素子とを含む混合体３４を第１の取出し電極３２と第２の取出し電極３３で挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２１に示すように、第１，第２の取出し電極３２，３３を基板３１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の取出し電極３２，３３の上に抵抗体と保護素子とを含む混合体３４を形成するというギャップ構造で電気的接続を図るようにしても良い。
【００８９】
さらにまた、上記本発明の実施の形態５においては、図１３，図１４に示すように、保護素子４７を第１の保護素子取出し電極４８と第２の保護素子取出し電極４９とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２２，２３に示すように、第１，第２の保護素子取出し電極４８，４９を基板４１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の保護素子取出し電極４８，４９の上に保護素子４７を形成するというギャップ構造で電気的接続を図るようにしても良い。
【００９０】
また、上記本発明の実施の形態６においては、図１６，図１７に示すように、保護素子５７を第１，第３の保護素子取出し電極５８，５９と第２の保護素子取出し電極６０とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図２４，図２５に示すように、第１，第２，第３の保護素子取出し電極５８，６０，５９を基板５１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２，第３の保護素子取出し電極５８，６０，５９の上に保護素子５７を形成するというギャップ構造で電気的接続を図るようにしても良い。
【００９１】
（実施の形態７）
以下、本発明の実施の形態７における静電気保護機能付きチップ部品について説明する。図２６は本発明の実施の形態７における静電気保護機能付きチップ部品の斜視図、図２７は図２６における２７−２７線断面図、図２８は図２６に示す静電気保護機能付きチップ部品の等価回路図である。
【００９２】
図２６および図２７において、基板１０１は、例えばアルミナを用いて構成された基板である。この基板１０１の一方の面には第１，第２の容量素子取出し電極１０２，１０３が設けられている。そして、容量素子１０４（キャパシタ）が、この第１の容量素子取出し電極１０２と第２の容量素子取出し電極１０３との間に電気的に接続されて形成されている。また、基板１０１の両端部には、一対の外部電極１０５，１０６が形成されている。そして、第１の容量素子取出し電極１０２の一端が外部電極１０５と接続され、第２の容量素子取出し電極１０３の一端が外部電極１０６と接続されている。静電気保護素子１０７は基板１０１の一方の面に容量素子１０４と並列に形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子１０７は、第１，第２の静電気保護素子取出し電極１０８，１０９を介して一対の外部電極１０５，１０６に電気的に接続されている。
【００９３】
上記構造とすることにより、同一の基板１０１の一方面に容量素子１０４と静電気保護素子１０７とを並列に形成することができるため、図２８に示すような等価回路を形成することができる。
【００９４】
続いて、本発明の実施の形態７における静電気保護機能付きチップ部品の製造方法および電気特性について説明する。
【００９５】
まず、ＰｂＴｉＯ３を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより容量素子ペーストを作製する。これと同様にＳｉＣを主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することによりバリスタペーストからなる静電気保護素子ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより銀ペーストを作製する。
【００９６】
次に、アルミナからなる基板１０１の一方面に銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の容量素子取出し電極１０２と第１の静電気保護素子取出し電極１０８とをそれぞれ形成する。
【００９７】
次に、第１の容量素子取出し電極１０２の一部を覆うように容量素子ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、第１の静電気保護素子取出し電極１０８の一部を覆うように静電気保護素子ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。さらにその後、乾燥した容量素子ペーストと静電気保護素子ペーストとに、第２の容量素子取出し電極１０３と第２の静電気保護素子取出し電極１０９とをそれぞれ構成する銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、５００〜９００℃で１５〜１８０分間熱処理することにより、容量素子１０４、静電気保護素子１０７、第２の容量素子取出し電極１０３、及び第２の静電気保護素子取出し電極１０９を形成する。この場合、静電気保護素子１０７のインピーダンスは厚みに依存するため、十分な静電気吸収効果を発揮させるためには、静電気保護素子１０７の厚みは２００μｍ以下であることが望ましい。
【００９８】
次に、第１の容量素子取出し電極１０２と第１の静電気保護素子取出し電極１０８との一端部に電気的に接合されるように、基板１０１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の容量素子取出し電極１０３と第２の静電気保護素子取出し電極１０９との一端部に電気的に接合されるように、基板１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極１０５，１０６を形成して、本発明の実施の形態７における静電気保護機能付きチップ部品を作製した。
【００９９】
（表３）は、従来の容量素子と本発明の実施の形態７における静電気保護機能付きチップ部品とにおける静電気試験結果をそれぞれ示したものである。
【０１００】
【表３】
2006085492.tif 000066
静電気試験条件は国際規格ＩＥＣ６１０００−４−２（人体モデル）に準拠して行った。（表３）から明らかなように、従来例では静電気を２ｋＶ印加した後、及び４ｋＶ印加した後においては、静電容量が初期値に比べて低下し、さらに静電気を８ｋＶ印加した後、及び１５ｋＶ印加した後においては、静電容量が初期値に比べて大きく低下するという静電容量値の変化が見られたが、本発明の実施の形態７においては静電気を２ｋＶ印加した後、４ｋＶ印加した後、８ｋＶ印加した後、及び１５ｋＶ印加した後においても、初期値に比べて静電容量値の変化は見られなかった。
【０１０１】
これは、従来の容量素子に静電気が印加された場合には、容量素子が絶縁体であることから、静電気は最も距離の短い取出し電極間を放電する形で通ることになるため、従来の容量素子は静電容量が低下する。一方、本発明の実施の形態７の静電気保護機能付きチップ部品においては、静電気が印加されたとしても、静電気は静電気保護素子１０７側をバイパスすることになる。これにより、容量素子１０４に静電気が印加されないため、容量素子１０４の静電容量値が変化しない。これは通常時には静電気保護素子１０７はインピーダンスが高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には静電気保護素子１０７はインピーダンスが急激に低下し、静電気を優先的にバイパスさせる。そして、静電気が通ったあとは再びインピーダンスが復帰、増大するので、静電気により静電気保護機能付きチップ部品の静電容量が低下することが抑制されるからである。
【０１０２】
このように静電気保護素子１０７と容量素子１０４とを並列に構成することにより、静電気をバイパスさせることができる。また、静電気保護素子１０７による静電気のバイパス効果を高めるためには静電気保護素子１０７のインピーダンスを下げた方がよく、そのためには静電気保護素子１０７の厚みを２００μｍ以下にするのが望ましい。
【０１０３】
（実施の形態８）
以下、本発明の実施の形態８における静電気保護機能付きチップ部品について説明する。図２９は本発明の実施の形態８における静電気保護機能付きチップ部品の斜視図、図３０は図２９に示す静電気保護機能付きチップ部品の断面図である。
【０１０４】
図２９および図３０において、基板１１１は、例えばアルミナを用いて構成された基板である。この基板１１１の一方の面には第１，第２の取出し電極１１２，１１３が設けられている。また、容量素子１１４が、第１の取出し電極１１２と第２の取出し電極１１３との間に電気的に接続されて形成されており、第１の取出し電極１１２、容量素子１１４、第２の取出し電極１１３、静電気保護素子１１７、及び第３の取出し電極１１８がこの順に積層されて設けられている。そして、一対の外部電極１１５，１１６が、基板１１１の両端部に形成され、かつ第１，第２の取出し電極１２，１３にそれぞれ電気的に接続されている。静電気保護素子１１７は容量素子１１４の上に積層されて形成されたＳｉＣを主成分とするバリスタからなる静電気保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。この静電気保護素子１１７は第２の取出し電極１１３に電気的に接続されると共に、第３の取出し電極１１８を介して第１の取出し電極１１２に電気的に接続されている。
【０１０５】
上記した本発明の実施の形態８の構成によれば、容量素子１１４の上にＳｉＣを主成分とするバリスタからなる静電気保護素子１１７が積層されて形成され、かつこの静電気保護素子１１７は第２の取出し電極１１３に電気的に接続されるとともに、第３の取出し電極１１８を介して第１の取出し電極１１２に電気的に接続されているため、容量素子１１４と静電気保護素子１１７とが並列に接続される結果、容量素子１１４に印加された静電気を静電気保護素子１１７によってバイパスさせることができるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１０６】
また、この静電気保護素子１１７は容量素子１１４の上に積層されて形成されているため、基板１１１の一方面に、静電気保護素子１１７と容量素子１１４とを並べて形成した場合よりも、基板面積を縮小することができる結果、静電気保護機能付きチップ部品のサイズを低減することができる。これにより、静電気保護機能付きチップ部品の実装面積の削減が図れるとともに、静電気保護素子１１７を静電気保護機能付きチップ部品とは別個に設けたもののように部品点数が増加するということもないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有するものである。
【０１０７】
（実施の形態９）
以下、本発明の実施の形態９における静電気保護機能付きチップ部品について説明する。図３１は本発明の実施の形態９における静電気保護機能付きチップ部品の上面側から見た斜視図、図３２は同静電気保護機能付きチップ部品の裏面側から見た斜視図、図３３は図３１に示す静電気保護機能付きチップ部品の断面図である。
【０１０８】
図３１，図３２，図３３において、基板１２１は、例えばアルミナを用いて構成された基板である。この基板１２１の一方の面には第１，第２の取出し電極１２２，１２３と、この第１，第２の取出し電極１２２，１２３の間に電気的に接続される容量素子１２４とが形成されている。外部電極１２５，１２６は、基板１２１の両端部に形成され、第１，第２の取出し電極１２２，１２３に電気的に接続される一対の電極である。静電気保護素子１２７は、基板１２１の他方の面に、基板１２１を挟んで容量素子１２４と略対向するように形成されたＳｉＣを主成分とするバリスタからなる保護素子で、例えば静電気パルスやサージ電圧等により過電圧が印加されると、インピーダンスが低下する。そして、静電気保護素子１２７は、第３の取出し電極１２８を介して、外部電極１２５に電気的に接続されている。また、第３の取出し電極１２８は、静電気保護素子１２７を介して第４の取出し電極１２９に接続され、第４の取出し電極１２９は、基板１２１における両側の側部にそれぞれ形成された側部電極１３０ａ，１３０ｂに電気的に接続されている。
【０１０９】
上記した本発明の実施の形態９の構成によれば、容量素子１２４の両端は外部電極１２５，１２６にそれぞれ接続され、静電気保護素子１２７の両端は外部電極１２５と側部電極１３０ａ，１３０ｂとにそれぞれ接続されているので、図３１に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、外部電極１２６と、側部電極１３０ａ，１３０ｂのうち少なくとも一方とを接続すれば、容量素子１２４と静電気保護素子１２７とを並列接続することができる結果、容量素子１２４に印加された静電気を静電気保護素子１２７によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１１０】
また、図３１に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、側部電極１３０ａ，１３０ｂのうち少なくとも一方をグラウンドに接続すれば、容量素子１２４に印加された静電気を静電気保護素子１２７によってグラウンドへバイパスさせることができるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１１１】
また、静電気保護素子１２７は、一方の面に容量素子１２４を形成した基板１２１の他方の面に、基板１２１を間に挟んで容量素子１２４と略対向するように形成されているため、基板１２１の一方の面に、静電気保護素子１２７と容量素子１２４とを並べて形成した場合よりも基板面積を縮小することができる結果、静電気保護機能付きチップ部品のサイズを低減することができる。これにより、静電気保護機能付きチップ部品の実装面積の削減が図れるとともに、静電気保護素子１２７をチップ形容量素子とは別個に設けたもののように部品点数が増加するということもないので、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有する。
【０１１２】
（実施の形態１０）
以下、本発明の実施の形態１０における静電気保護機能付きチップ部品について説明する。図３４は本発明の実施の形態１０における静電気保護機能付きチップ部品の斜視図、図３５は図３４に示す静電気保護機能付きチップ部品の断面図、図３６は図３４に示す静電気保護機能付きチップ部品の取出し電極間の拡大模式図、図３７は図３４に示す静電気保護機能付きチップ部品の等価回路図である。
【０１１３】
図３４，図３５，図３６，図３７において、基板１３１は、例えばアルミナを用いて構成された基板である。この基板１３１の一方面には第１，第２の取出し電極１３２，１３３が形成されており、この第１，第２の取出し電極１３２，１３３の間に、容量素子１３４ａとＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂとを含む混合体１３４が電気的に接続されている。一対の外部電極１３５，１３６は、基板１３１の両端部に形成されている。そして、混合体１３４は、第１の取出し電極１３２を介して外部電極１３５に接続され、第２の取出し電極１３３を介して外部電極１３６に接続されている。
【０１１４】
上記したような構造とすることにより、本発明の実施の形態１０における静電気保護機能付きチップ部品は、図３６の拡大模式図に示すように、第１の取出し電極１３２と第２の取出し電極１３３との間に、容量素子粒子１３４ｃと保護素子粒子１３４ｄとが混在する混合体１３４が形成された構造となるものである。そして、この場合の等価的な回路図は図３７に示す回路図で表すことができる。
【０１１５】
続いて、本発明の実施の形態１０における静電気保護機能付きチップ部品の製造方法および電気特性について説明する。
【０１１６】
まず、ＰｂＴｉＯ３を主成分とする容量素子粉末とＳｉＣを主成分とするバリスタ粉末からなる保護素子粉末とを適当な配合比で配合し、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより容量素子と保護素子との混合体ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより銀ペーストを作製する。
【０１１７】
次に、アルミナからなる基板１３１の一方面に銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の取出し電極１３２を形成する。
【０１１８】
次に、第１の取出し電極１３２の一部を覆うように容量素子と保護素子の混合体ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥する。そして、混合体ペースト上に第２の取出し電極１３３を構成する銀ペーストをスクリーン印刷し、５０〜１５０℃で０．５〜３分間乾燥し、さらに５００〜９００℃で１５〜１８０分間熱処理することにより、混合体１３４および第２の取出し電極１３３を形成する。この場合、混合体１３４の厚みは、所望の静電容量値を確保し、かつ十分な静電気吸収効果を発現させるために２０〜２００μｍの間で形成するのが望ましい。
【０１１９】
次に、第１の取出し電極１３２の一端部に電気的に接合されるように、基板１３１の一端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の取出し電極１３３の一端部に電気的に接合されるように、基板１３１の他端部に銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。その後、５００〜９００℃で１５〜１８０分間熱処理して焼き付けて、一対の外部電極１３５，１３６を形成することにより、本発明の実施の形態１０における静電気保護機能付きチップ部品を作製した。
【０１２０】
（表４）は、従来の容量素子と本発明の実施の形態１０における静電気保護機能付きチップ部品との静電気試験結果をそれぞれ示したものである。
【０１２１】
【表４】
2006085492.tif 000067
（表４）から明らかなように、従来例では静電気を２ｋＶ印加した後、及び４ｋＶ印加した後においては、静電容量が初期値に比べて低下し、そして静電気を８ｋＶ印加した後、及び１５ｋＶ印加した後においては、静電容量が初期値に比べて大きく低下するという静電容量値の変化が見られたが、本発明の実施の形態１０においては静電気を２ｋＶ印加した後、４ｋＶ印加した後、８ｋＶ印加した後、及び１５ｋＶ印加した後においても、初期値に比べて静電容量値の変化は見られなかった。これは従来の容量素子に静電気が印加された場合には、容量素子が絶縁体であるため、静電気は最も距離の短い取出し電極間を放電する形で通ることになり、これにより、従来の容量素子は静電容量が低下するが、本発明の実施の形態１０においては静電気が印加されたとしても、静電気は容量素子粒子１３４ｃと保護素子粒子１３４ｄとが混在する混合体１３４における保護素子粒子１３４ｄ側をバイパスして、容量素子粒子１３４ｃには静電気が印加されないからである。これは、ＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂのインピーダンスは通常時には高いため、見かけ上オープンに見えるが、静電気により数ｋＶ以上といった高電圧が印加された場合には、ＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂはインピーダンスが急激に低下し、静電気を優先的にバイパスさせることになり、そして、静電気が通ったあとは再びインピーダンスが復帰、増大するからである。
【０１２２】
上記した本発明の実施の形態１０の構成によれば、基板１３１の一方面に形成された第１，第２の取出し電極１３２，１３３に電気的に接続されるように、容量素子１３４ａと静電気保護素子１３４ｂとを含む混合体１３４が形成されているため、この混合体１３４中における静電気保護素子１３４ｂにより、静電気をバイパスさせることができるので、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。また、この静電気保護素子１３４ｂは容量素子１３４ａを含む混合体１３４の中に含まれているため、静電気保護素子１３４ｂをチップ形容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、機器の小型化も図れるという効果を有するものである。
【０１２３】
また、上記本発明の実施の形態１０の構成によれば、容量素子１３４ａと静電気保護素子１３４ｂとを含む混合体１３４を、容量素子粉末とバリスタ粉末からなる保護素子粉末とガラスフリットとを含む混合ペーストを用いて一体に形成しているため、容量素子粉末とバリスタ粉末からなる保護素子粉末およびガラスフリットを含む混合ペーストを印刷して焼成するだけで、静電気保護素子１３４ｂと容量素子１３４ａとを形成することができる。これにより、保護素子と抵抗体とを個別に形成する場合におけるバリスタ粉末の印刷工程と抵抗体粉末の印刷工程とを、混合ペーストの印刷工程に置き換えることができるので、印刷工程が低減され、生産コストの低減が可能となる。さらに、ＳｉＣを主成分とするバリスタからなる静電気保護素子１３４ｂは容量素子１３４ａと同一部分に形成できるため、部品の小型化を図ることができる。
【０１２４】
（実施の形態１１）
以下、本発明の実施の形態１１における静電気保護機能付きチップ部品について説明する。図３８は本発明の実施の形態１１における静電気保護機能付きチップ部品の斜視図、図３９は図３８における３９−３９線断面図、図４０は図３８に示す静電気保護機能付きチップ部品の等価回路図である。
【０１２５】
図３８，図３９，図４０において、基板１４１は、例えばアルミナを用いて構成された基板である。基板１４１の一方面には、第１，第２の容量素子取出し電極１４２，１４３と、この第１，第２の容量素子取出し電極１４２，１４３の間に電気的に接続される容量素子１４４とが形成されている。また、一対の外部電極１４５，１４６が、基板１４１の両端部に形成されている。そして、外部電極１４５は、第１の容量素子取出し電極１４２、容量素子１４４、及び第２の容量素子取出し電極１４３を介して外部電極１４６に接続されている。
【０１２６】
また、基板１４１の一方面には、第１の静電気保護素子取出し電極１４８と、ＳｉＣを主成分とするバリスタからなる静電気保護素子１４７と、第２の静電気保護素子取出し電極１４９とが形成され、基板１４１の側部には、側部電極１５０が形成されている。そして、外部電極１４５は、第１の静電気保護素子取出し電極１４８、静電気保護素子１４７、及び第２の静電気保護素子取出し電極１４９とを介して側部電極１５０に電気的に接続されている。
【０１２７】
上記した本発明の実施の形態１１における静電気保護機能付きチップ部品の回路図は、図４０に示す等価回路図によって示される。実施の形態１１における静電気保護機能付きチップ部品は、第１の抵抗体取出し電極１４２と第１の静電気保護素子取出し電極１４８とによって、抵抗体１４４の一端と保護素子１４７の一端とが外部電極１４５にそれぞれ接続され、抵抗体１４４の他端に接続された第２の抵抗体取出し電極１４３と静電気保護素子１４７の他端に接続された第２の静電気保護素子取出し電極１４９とは互いに接続されることなく外部電極１４６と側部電極１５０とにそれぞれ接続される。
【０１２８】
従って、本発明の実施の形態１１における静電気保護機能付きチップ部品は、外部電極１４５，１４６と側部電極１５０とを有する三端子構造となるので、静電気保護素子１４７が第２の静電気保護素子取出し電極１４９を介して接続される側部電極１５０を、グラウンドに接続することにより、静電気保護素子１４７によって静電気をグラウンドへバイパスさせることができる。
【０１２９】
上記した本発明の実施の形態１１の構成によれば、容量素子１４４の両端は外部電極１４５，１４６にそれぞれ接続され、静電気保護素子１４７の両端は外部電極１４５と側部電極１５０とにそれぞれ接続されているので、図３８に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、外部電極１４６と、側部電極１５０とを接続すれば、容量素子１４４と静電気保護素子１４７とを並列接続することができる結果、容量素子１４４に印加された静電気を静電気保護素子１４７によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１３０】
また、図３８に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、側部電極１５０をグラウンドに接続すれば、容量素子１４４に印加された静電気を静電気保護素子１４７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１３１】
また、容量素子１４４と静電気保護素子１４７とは、同一の基板１４１に形成されているため、静電気保護素子１４７をチップ形容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有する。
【０１３２】
（実施の形態１２）
以下、本発明の実施の形態１２における静電気保護機能付きチップ部品について説明する。図４１は本発明の実施の形態１２における静電気保護機能付きチップ部品の斜視図、図４２は図４１における４２−４２線断面図、図４３は図４１に示す静電気保護機能付きチップ部品の等価回路図である。
【０１３３】
図４１，図４２，図４３において、基板１５１は、例えばアルミナを用いて構成された基板である。この基板１５１の一方面には、第１，第２の容量素子取出し電極１５２，１５３と、容量素子１５４と、第１，第３の静電気保護素子取出し電極１５８，１５９と、第２の静電気保護素子取出し電極１６０と、ＳｉＣを主成分とするバリスタからなる静電気保護素子１５７とが形成されている。また、基板１５１の両端部に、一対の外部電極１５５，１５６が形成されている。そして、基板１５１における両側の側部に、側部電極１６１が形成されている。
【０１３４】
外部電極１５５は、第１の容量素子取出し電極１５２、容量素子１５４、及び第２の容量素子取出し電極１５３を介して外部電極１５６に電気的に接続されている。さらに、外部電極１５５は、第１の静電気保護素子取出し電極１５８、静電気保護素子１５７、及び第３の静電気保護素子取出し電極１５９を介して外部電極１５６に電気的に接続されると共に、第１の静電気保護素子取出し電極１５８、静電気保護素子１５７、及び第２の静電気保護素子取出し電極１６０を介して側部電極１６１に電気的に接続されている。
【０１３５】
この構成によれば、図４３に示すように、容量素子１５４と静電気保護素子１５７とが並列接続されると共に、容量素子１５４の両端が、それぞれ静電気保護素子１５７を介して側部電極１６１に接続される。この構成は、側部電極１６１から見ると、二つの静電気保護素子１５７が、容量素子１５４の両端にそれぞれ一つずつ接続されたπ型のフィルタと同等の構成となる。
【０１３６】
上記した本発明の実施の形態１２の構成によれば、容量素子１５４と静電気保護素子１５７とが並列接続されるので、容量素子１５４に印加された静電気を静電気保護素子１５７によってバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１３７】
また、図４１に示す静電気保護機能付きチップ部品を回路基板、例えばプリント配線基板に取り付ける際に、側部電極１６１をグラウンドに接続すれば、容量素子１５４に印加された静電気を静電気保護素子１５７によってグラウンドへバイパスさせることができ、静電気保護機能付きチップ部品の静電気パルス耐量を増大させることができる。
【０１３８】
また、容量素子１５４と静電気保護素子１５７とは、同一の基板１５１に形成されているため、静電気保護素子１５７をチップ形容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有するものである。
【０１３９】
また、上記本発明の実施の形態１２においては、図４３の等価回路図に示すように、容量素子１５４の前後に、グラウンドへのバイパス径路となる静電気保護素子１５７をそれぞれ接続したπ形の構成となり、静電気の侵入方向に関わりなく静電気をバイパスすることができるので、静電気保護機能付きチップ部品を回路基板に実装する際の方向性を考慮する必要がないという効果を有する。
【０１４０】
（実施の形態１３）
以下、本発明の実施の形態１３における静電気保護機能付きチップ部品について説明する。図４４は本発明の実施の形態１３における静電気保護機能付きチップ部品の斜視図、図４５は図４４に示す静電気保護機能付きチップ部品の等価回路図である。
【０１４１】
図４４，図４５において、基板１７１は、例えばアルミナを用いて構成された基板である。この基板１７１上には第１，第２の抵抗体取出し電極１７２，１７３と、この第１，第２の抵抗体取出し電極１７２，１７３に電気的に接続される抵抗体１７４が形成されている。外部電極１７５，１７６は基板１７１の両端部に形成され、かつ第１，第２の抵抗体取出し電極１７２，１７３に電気的に接続される一対の外部電極である。容量素子１７７は基板１７１上に抵抗体１７４と並列に形成された容量素子で、この容量素子１７７は、第１の容量素子取出し電極１７８を介して一対の外部電極１７５，１７６のうち、一方の外部電極１７５に電気的に接続されている。静電気保護素子１７９は、容量素子１７７と並列に形成されたＳｉＣを主成分とするバリスタからなる静電気保護素子である。そして、この静電気保護素子１７９は、第１の静電気保護素子取出し電極１８０を介して一対の外部電極１７５，１７６のうち、一方の外部電極１７５に電気的に接続されるとともに、第２の静電気保護素子取出し電極１８１を介して、容量素子１７７と、基板１７１の側部に形成された側部電極１８２とに電気的に接続されている。
【０１４２】
上記した本発明の実施の形態１３における静電気保護機能付きチップ部品は、図４５に示すような等価回路図で示される。すなわち、容量素子１７７の一端と静電気保護素子１７９の一端とは、共に外部電極１７５に接続され、容量素子１７７の他端と静電気保護素子１７９の他端とは、共に側部電極１８２に接続されているので、容量素子１７７と静電気保護素子１７９とは並列に接続される。
【０１４３】
また、容量素子１７７と静電気保護素子１７９との並列回路の一端と、抵抗体１７４の一端とは、共に外部電極１７５で接続されている。従って、本発明の実施の形態１３における静電気保護機能付きチップ部品は、外部電極１７５，１７６と側部電極１８２とを有する三端子構造となる。そして、側部電極１８２をグラウンドに接続して使用することにより、抵抗体１７４と容量素子１７７とからなるＲＣフィルタにおいて、抵抗体１７４及び容量素子１７７に印加される静電気を、静電気保護素子１７９によってグラウンドへバイパスさせることができる。これにより、ＲＣフィルタを構成する静電気保護機能付きチップ部品の静電気パルス耐量の向上を図ることができる。
【０１４４】
また、抵抗体１７４、容量素子１７７、及び静電気保護素子１７９は、同一の基板１７１に形成されているため、抵抗体１７４と容量素子１７７とからなるＲＣフィルタと、このＲＣフィルタを静電気から保護する静電気保護素子１７９とを１チップで構成することができ、抵抗体１７４、容量素子１７７、及び静電気保護素子１７９を別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、この静電気保護機能付きチップ部品を用いた機器の小型化も図れるという効果を有するものである。
【０１４５】
続いて、本発明の実施の形態１３における静電気保護機能付きチップ部品の製造方法および電気特性について説明する。
【０１４６】
まず、ＲｕＯ２を主成分とし適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより抵抗体ペーストを作製する。
【０１４７】
次に、ＰｂＴｉＯ３を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより容量素子ペーストを作製する。これと同様にＳｉＣを主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することによりバリスタペーストからなる静電気保護素子ペーストを作製する。さらに、銀を主成分とし、かつ適量のガラスフリットを添加した混合粉末に、エチルセルロース等の樹脂成分、ブチルカルビトール等の溶剤成分を加えて、３本ロール等を用いて混練することにより銀ペーストを作製する。
【０１４８】
次に、アルミナからなる基板１７１上に銀ペーストをスクリーン印刷し、そして５０〜１５０℃で０．５〜３分間乾燥した後、５００〜９００℃で１５〜１８０分間熱処理することにより、第１の抵抗体取出し電極１７２、第１の容量素子取出し電極１７８、及び第１の静電気保護素子取出し電極１８０をそれぞれ形成する。
【０１４９】
次に、第１の抵抗体取出し電極１７２の一部を覆うように抵抗体ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥し、第１の容量素子取出し電極１７８の一部を覆うように容量素子ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥する。さらに、第１の静電気保護素子取出し電極１８０の一部を覆うように静電気保護素子ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥する。そして、抵抗体ペースト上に第２の抵抗体取出し電極１７３を構成する銀ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥し、容量素子ペーストと静電気保護素子ペーストとの上に第２の静電気保護素子取出し電極１８１を構成する銀ペーストをスクリーン印刷して５０〜１５０℃で０．５〜３分間乾燥する。
【０１５０】
さらに、５００〜９００℃で１５〜１８０分間熱処理することにより、抵抗体１７４、容量素子１７７、静電気保護素子１７９、第２の抵抗体取出し電極１７３、及び第２の静電気保護素子取出し電極１８１を形成する。この場合、静電気保護素子１７９のインピーダンスは厚みに依存するため、十分な静電気吸収効果を発揮させるためには、静電気保護素子１７９の厚みは２００μｍ以下であることが望ましい。
【０１５１】
次に、第１の抵抗体取出し電極１７２の一端と、第１の容量素子取出し電極１７８の一端と、第１の静電気保護素子取出し電極１８０の一端とに電気的に接合されるように、基板１７１の一端に、外部電極１７５を構成する銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布し、第２の抵抗体取出し電極１７３の一端に電気的に接合されるように、基板１７１の他端に、外部電極１７６を構成する銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。さらに、第２の静電気保護素子取出し電極１８１の一端に電気的に接合されるように、基板１７１の側部に、側部電極１８２を構成する銀、ガラスフリット、有機ビヒクル等からなるペーストを塗布する。そして、５００〜９００℃で１５〜１８０分間熱処理して焼き付けることにより、一対の外部電極１７５，１７６および側部電極１８２を形成して、本発明の実施の形態１３における静電気保護機能付きチップ部品を作製した。
【０１５２】
（表５）は、従来のＲＣフィルタと本発明の実施の形態１３における静電気保護機能付きチップ部品の静電気試験結果をそれぞれ示したものである。
【０１５３】
【表５】
2006085492.tif 000068
（表５）において、本発明の実施の形態１３における静電気保護機能付きチップ部品は図４５に示した回路図になるように作製し、図４６に示す回路Ａと、図４７に示す回路Ｂとなるように結線した場合のそれぞれの結果を示している。回路Ａは静電気の印加経路Ｘにおける抵抗体１７４の上流に静電気保護素子１７９が配置されるように結線しており、回路Ｂは静電気の印加経路における抵抗体１７４の下流に静電気保護素子１７９が配置されるように結線している。（表５）の従来例からも明らかなように、ＲＣフィルタの中では、抵抗器の方がキャパシタよりも静電気耐量は小さいため、抵抗器に対して特に静電気対策を実施する必要がある。
【０１５４】
（表５）において、本発明の実施の形態１３における静電気保護機能付きチップ部品の回路Ａは静電気保護素子１７９が抵抗体１７４と容量素子１７７との双方に対してバイパス経路として働くため、静電気印加後においても、抵抗体１７４の抵抗値（Ｒ値）と容量素子１７７の静電容量値（Ｃ値）とは共に変化しない。これに対し、回路Ｂにおいては、ＳｉＣを主成分とするバリスタからなる静電気保護素子１７９が容量素子１７７に対してバイパス経路として働くが、抵抗体１７４に対しては働かない。したがって、本発明の実施の形態１３における静電気保護機能付きチップ部品は、回路Ａの形で結線するのが望ましい。しかしながら回路Ｂにおいても、静電気保護機能付きチップ部品よりさらに下流の回路、デバイスに関しては、静電気保護素子１７９が静電気のバイパス径路として機能するため、静電気保護素子１７９を用いない従来のＲＣフィルタと比べて保護効果が高い。従って、回路Ｂの構成においても、静電気保護素子１７９の下流にある回路、デバイスを静電気から保護することができる。
【０１５５】
上記したように静電気の印加経路に対しては、抵抗体１７４の上流に、静電気保護素子１７９が配置されるように結線することが肝要であるため、それを考慮すると、図４８に示すような回路でも結線の方向を間違えなければ、本発明の実施の形態１３と同様の効果が得られるものである。また図４９に示すようにＳｉＣを主成分とするバリスタからなる静電気保護素子１７９を抵抗体１７４に対してπ形に２個形成すれば実装時の方向性を考慮する必要がなくなるとともに、静電気等の異常電圧が印加される方向に関わりなく抵抗体１７４を保護することができる。
【０１５６】
なお、上記本発明の実施の形態１３においては、ＲＣフィルタについて説明したが、ＬＣフィルタやＬＲフィルタなどの他のフィルタに対しても、静電気保護素子１７９を同一の基板に形成することにより、ノイズ対策と静電気対策が同時に行えるという効果を有するものである。
【０１５７】
また、上記本発明の実施の形態１３における静電気保護機能付きチップ部品の一例であるＲＣフィルタにおいても、上記本発明の実施の形態８と同様に容量素子１７７の上にＳｉＣを主成分とするバリスタからなる静電気保護素子１７９を積層して形成した場合、本発明の実施の形態９と同様に基板１７１の一方の面に容量素子１７７を形成し、基板１７１の一方の面に、基板１７１を間に挟んで容量素子１７７と略対向するように静電気保護素子１７９を形成した場合、あるいは、本発明の実施の形態１０と同様に、容量素子１３４ａと静電気保護素子１３４ｂとを含む混合体によって、容量素子１７７と静電気保護素子１７９とを一括で形成した場合は、上記本発明の実施の形態８，９，１０と同様の効果を発揮し得るものである。
【０１５８】
なお、上記本発明の実施の形態７〜１３においては、静電気保護素子１０７，１１７，１２７，１３４ｂ，１４７，１５７，１７９として、ＳｉＣを主成分とするバリスタを用いたものについて説明したが、これに限定されるものではなく、これ以外の例えば、ＺｎＯを主成分とするバリスタや、金属粉と樹脂からなる保護素子等を用いた場合でも、上記本発明の実施の形態７〜１３と同様の効果を有するものである。
【０１５９】
また、上記本発明の実施の形態７においては、図２７に示すように、静電気保護素子１０７を、第１の静電気保護素子取出し電極１０８と第２の静電気保護素子取出し電極１０９とで挟み込むサンドイッチ構造で電気的接続を図っていたが、この接続構造に限定されるものではなく、これ以外の例えば、図５０に示すように、第１，第２の静電気保護素子取出し電極１０８，１０９を基板１０１の一方面に間隙をおいて形成し、そしてこの間隙を埋めるように、第１，第２の静電気保護素子取出し電極１０８，１０９の上に静電気保護素子１０７を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【０１６０】
そしてまた、上記本発明の実施の形態９においては、図３３に示すように、容量素子１２４を第１の取出し電極１２２と第２の取出し電極１２３とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５１に示すように、第１，第２の取出し電極１２２，１２３を基板１２１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２の取出し電極１２２，１２３の上に容量素子１２４を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【０１６１】
さらに、上記本発明の実施の形態１０においては、図３５に示すように、容量素子と保護素子とを含む混合体１３４を第１の取出し電極１３２と第２の取出し電極１３３とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５２に示すように、第１，第２の取出し電極１３２，１３３を基板１３１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２の取出し電極１３２，１３３の上に容量素子と保護素子とを含む混合体１３４を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【０１６２】
さらにまた、上記本発明の実施の形態１１においては、図３８，図３９に示すように、静電気保護素子１４７を第１の静電気保護素子取出し電極１４８と第２の静電気保護素子取出し電極１４９とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５３，図５４に示すように、第１，第２の静電気保護素子取出し電極１４８，１４９を基板１４１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２の静電気保護素子取出し電極１４８，１４９の上に静電気保護素子１４７を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【０１６３】
また、上記本発明の実施の形態１２においては、図４１，図４２に示すように、静電気保護素子１５７を第１，第３の静電気保護素子取出し電極１５８，１５９と第２の静電気保護素子取出し電極１６０とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５５，図５６に示すように、第１，第２，第３の静電気保護素子取出し電極１５８，１６０，１５９を基板１５１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１，第２，第３の静電気保護素子取出し電極１５８，１６０，１５９の上に静電気保護素子１５７を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【０１６４】
そしてまた、上記本発明の実施の形態１３においては、図４４に示すように、静電気保護素子１７９を第１の静電気保護素子取出し電極１８０と第２の静電気保護素子取出し電極１８１とで挟み込むサンドイッチ構造で電気的接続を図っているが、この接続構造に限定されるものではなく、これ以外の例えば、図５７に示すように、第１の静電気保護素子取出し電極１８０と第２の静電気保護素子取出し電極１８１とを基板１７１の一方面に間隙をおいて形成し、この間隙を埋めるように、第１の静電気保護素子取出し電極１８０と第２の静電気保護素子取出し電極１８１との上に静電気保護素子１７９を形成するというギャップ構造で電気的接続を図るようにしてもよい。
【産業上の利用可能性】
【０１６５】
本発明にかかる静電気保護機能付きチップ部品は、静電気パルス耐量の大きいものが得られ、かつ静電気保護素子は容量素子を形成している基板上に形成されているため、静電気保護素子を容量素子とは別個に設けたもののように部品点数が増加するということはなく、これにより、コストの低減が図れるとともに、機器の小型化も図れるという効果を有し、携帯電話やテレビ等の静電気対策の必要な回路に適用できるものである。
【図面の簡単な説明】
【０１６６】
【図１】本発明の実施の形態１における静電気保護機能付きチップ部品の斜視図
【図２】図１における２−２線断面図
【図３】同静電気保護機能付きチップ部品の等価回路図
【図４】本発明の実施の形態２における静電気保護機能付きチップ部品の斜視図
【図５】同静電気保護機能付きチップ部品の断面図
【図６】本発明の実施の形態３における静電気保護機能付きチップ部品の上面側から見た斜視図
【図７】同静電気保護機能付きチップ部品の裏面側から見た斜視図
【図８】同静電気保護機能付きチップ部品の断面図
【図９】本発明の実施の形態４における静電気保護機能付きチップ部品の斜視図
【図１０】同静電気保護機能付きチップ部品の断面図
【図１１】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図
【図１２】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図における等価回路図
【図１３】本発明の実施の形態５における静電気保護機能付きチップ部品の斜視図
【図１４】図１３における１４−１４線断面図
【図１５】同静電気保護機能付きチップ部品の等価回路図
【図１６】本発明の実施の形態６における静電気保護機能付きチップ部品の斜視図
【図１７】図１６における１７−１７線断面図
【図１８】同静電気保護機能付きチップ部品の等価回路図
【図１９】図２の変形例を示す断面図
【図２０】図８の変形例を示す断面図
【図２１】図１０の変形例を示す断面図
【図２２】図１３の変形例を示す斜視図
【図２３】図１４の変形例を示す断面図
【図２４】図１６の変形例を示す斜視図
【図２５】図１７の変形例を示す断面図
【図２６】本発明の実施の形態７における静電気保護機能付きチップ部品の斜視図
【図２７】図２６における２７−２７線断面図
【図２８】同静電気保護機能付きチップ部品の等価回路図
【図２９】本発明の実施の形態８における静電気保護機能付きチップ部品の斜視図
【図３０】同静電気保護機能付きチップ部品の断面図
【図３１】本発明の実施の形態９における静電気保護機能付きチップ部品の上面側から見た斜視図
【図３２】同静電気保護機能付きチップ部品の裏面側から見た斜視図
【図３３】同静電気保護機能付きチップ部品の断面図
【図３４】本発明の実施の形態１０における静電気保護機能付きチップ部品の斜視図
【図３５】同静電気保護機能付きチップ部品の断面図
【図３６】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図
【図３７】同静電気保護機能付きチップ部品の取出し電極間の拡大模式図における等価回路図
【図３８】本発明の実施の形態１１における静電気保護機能付きチップ部品の斜視図
【図３９】図３８における３９−３９線断面図
【図４０】同静電気保護機能付きチップ部品の等価回路図
【図４１】本発明の実施の形態１２における静電気保護機能付きチップ部品の斜視図
【図４２】図４１における４２−４２線断面図
【図４３】同静電気保護機能付きチップ部品の等価回路図
【図４４】本発明の実施の形態１３における静電気保護機能付きチップ部品の斜視図
【図４５】同静電気保護機能付きチップ部品の等価回路図
【図４６】同静電気保護機能付きチップ部品の適用例である回路Ａを示す回路図
【図４７】同静電気保護機能付きチップ部品の適用例である回路Ｂを示す回路図
【図４８】本発明の実施の形態１３における静電気保護機能付きチップ部品の変形例を示す回路図
【図４９】本発明の実施の形態１３における静電気保護機能付きチップ部品の変形例を示す回路図
【図５０】図２７の変形例を示す断面図
【図５１】図３３の変形例を示す断面図
【図５２】図３５の変形例を示す断面図
【図５３】図３８の変形例を示す斜視図
【図５４】図３９の変形例を示す断面図
【図５５】図４１の変形例を示す斜視図
【図５６】図４２の変形例を示す断面図
【図５７】図４４の変形例を示す断面図
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2006085492.tif 000069
【図２】
2006085492.tif 000070
【図３】
2006085492.tif 000071
【図４】
2006085492.tif 000072
【図５】
2006085492.tif 000073
【図６】
2006085492.tif 000074
【図７】
2006085492.tif 000075
【図８】
2006085492.tif 000076
【図９】
2006085492.tif 000077
【図１０】
2006085492.tif 000078
【図１１】
2006085492.tif 000079
【図１２】
2006085492.tif 000080
【図１３】
2006085492.tif 000081
【図１４】
2006085492.tif 000082
【図１５】
2006085492.tif 000083
【図１６】
2006085492.tif 000084
【図１７】
2006085492.tif 000085
【図１８】
2006085492.tif 000086
【図１９】
2006085492.tif 000087
【図２０】
2006085492.tif 000088
【図２１】
2006085492.tif 000089
【図２２】
2006085492.tif 000090
【図２３】
2006085492.tif 000091
【図２４】
2006085492.tif 000092
【図２５】
2006085492.tif 000093
【図２６】
2006085492.tif 000094
【図２７】
2006085492.tif 000095
【図２８】
2006085492.tif 000096
【図２９】
2006085492.tif 000097
【図３０】
2006085492.tif 000098
【図３１】
2006085492.tif 000099
【図３２】
2006085492.tif 000100
【図３３】
2006085492.tif 000101
【図３４】
2006085492.tif 000102
【図３５】
2006085492.tif 000103
【図３６】
2006085492.tif 000104
【図３７】
2006085492.tif 000105
【図３８】
2006085492.tif 000106
【図３９】
2006085492.tif 000107
【図４０】
2006085492.tif 000108
【図４１】
2006085492.tif 000109
【図４２】
2006085492.tif 000110
【図４３】
2006085492.tif 000111
【図４４】
2006085492.tif 000112
【図４５】
2006085492.tif 000113
【図４６】
2006085492.tif 000114
【図４７】
2006085492.tif 000115
【図４８】
2006085492.tif 000116
【図４９】
2006085492.tif 000117
【図５０】
2006085492.tif 000118
【図５１】
2006085492.tif 000119
【図５２】
2006085492.tif 000120
【図５３】
2006085492.tif 000121
【図５４】
2006085492.tif 000122
【図５５】
2006085492.tif 000123
【図５６】
2006085492.tif 000124
【図５７】
2006085492.tif 000125
【国際調査報告】
2006085492.tif 000126
2006085492.tif 000127
2006085492.tif 000128
2006085492.tif 000129