(57)【要約】【課題】高効率で、かつＤＣ−ＤＣコンバータの出力電圧の変動を小さく抑えることのできる制御回路を提供する。【解決手段】負荷状態判定部１が、ＤＣ−ＤＣコンバータ１０００の出力の負荷状態が、通常負荷状態であるか、第１の軽負荷状態であるか、第１の軽負荷状態よりもさらに軽負荷の第２の軽負荷状態であるか、の３段階で判定し、スイッチング素子制御部２が、負荷状態判定部１の判定に応じて、ＤＣ−ＤＣコンバータ１０００のハイサイドスイッチング素子ＳＷ１の導通制御信号ＨＳおよびローサイドスイッチング素子ＳＷ２の導通制御信号ＬＳを３通りに切り替える。【選択図】図１
2009303347.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子により出力電圧が制御されるＤＣ−ＤＣコンバータの制御回路であって、
前記ＤＣ−ＤＣコンバータの出力の負荷状態が、通常負荷状態であるか、第１の軽負荷状態であるか、前記第１の軽負荷状態よりもさらに軽負荷の第２の軽負荷状態であるか、の３段階で判定する負荷状態判定手段と、
前記負荷状態判定手段の判定に応じて、前記スイッチング素子の導通制御信号を３通りに切り替えるスイッチング素子制御手段と
を備えることを特徴とする制御回路。
【請求項２】
前記スイッチング素子制御手段は、
前記負荷状態判定手段の判定が前記通常負荷状態であるときは、前記ＤＣ−ＤＣコンバータの出力電圧と基準電圧との誤差電圧に応じてパルス幅が変化するＰＷＭ信号を前記導通制御信号とし、
前記負荷状態判定手段の判定が前記第１の軽負荷状態であるときは、固定周期の最小パルス幅オン信号を前記導通制御信号とし、
前記負荷状態判定手段の判定が前記第２の軽負荷状態であるときは、前記スイッチング素子を非導通にする強制オフ信号を前記導通制御信号とする
ことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記負荷状態判定手段は、
前記ＰＷＭ信号の低レベル継続時間を測定して、
前記低レベル継続時間が予め定めた所定時間より短いときは前記通常負荷状態であると判定し、
前記低レベル継続時間が前記所定時間より長く、かつ前記誤差電圧が予め定めたしきい値より高いときは前記第１の軽負荷状態であると判定し、
前記低レベル継続時間が前記所定時間より長く、かつ前記誤差電圧が予め定めたしきい値より低いときは前記第２の軽負荷状態であると判定する
ことを特徴とする請求項２に記載の制御回路。
【請求項４】
前記負荷状態判定手段が、前記誤差電圧と前記しきい値とを比較するコンパレータを有する
ことを特徴とする請求項３に記載の制御回路。
【請求項５】
前記スイッチング素子制御手段が、前記コンパレータの出力信号により、前記最小パルス幅オン信号と、前記強制オフ信号との切り替えを行う
ことを特徴とする請求項４に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの制御回路に関する。
【背景技術】
【０００２】
直流電圧の入力を受けて所定の直流電圧を出力するＤＣ−ＤＣコンバータでは、スイッチング素子のオン／オフを制御して出力電圧を安定化させる。そのスイッチング素子を制御する制御方式としては、ＤＣ−ＤＣコンバータの出力電圧と基準電圧を比較して、その誤差電圧が最小となるようにスイッチング素子の駆動信号のパルス幅を変化させるＰＷＭ（パルス幅変調）方式が広く用いられている。
【０００３】
このＰＷＭ方式には、ＤＣ−ＤＣコンバータの負荷が軽負荷となった場合にもスイッチング素子のオン／オフによる電力消費が発生するため、負荷で消費する電力よりもスイッチング素子で消費する電力が大きくなり、電力消費の効率が悪化するという問題があった。
【０００４】
これを改善するために、従来、デューティ比が所定の最小値以上となるように駆動信号を生成し、かつ出力電圧が基準電圧よりも高く設定される第１しきい値電圧に達してから、第１しきい値電圧よりも低く設定される第２しきい値電圧に降下するまでの期間、スイッチング素子の駆動を停止する制御方法が提案されている（例えば、特許文献１参照。）。
【０００５】
しかし、上述の提案の方法では、電力消費の効率は向上するが、スイッチング素子を急激に停止させるため、そのときの出力電圧の変動が大きい、という問題があった。
【特許文献１】特開２００６−１７４６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、高効率で、かつＤＣ−ＤＣコンバータの出力電圧の変動を小さく抑えることのできる制御回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、スイッチング素子により出力電圧が制御されるＤＣ−ＤＣコンバータの制御回路であって、前記ＤＣ−ＤＣコンバータの出力の負荷状態が、通常負荷状態であるか、第１の軽負荷状態であるか、前記第１の軽負荷状態よりもさらに軽負荷の第２の軽負荷状態であるか、の３段階で判定する負荷状態判定手段と、前記負荷状態判定手段の判定に応じて、前記スイッチング素子の導通制御信号を３通りに切り替えるスイッチング素子制御手段とを備えることを特徴とする制御回路が提供される。
【発明の効果】
【０００８】
本発明によれば、高効率で、かつＤＣ−ＤＣコンバータの出力電圧の変動を小さく抑えることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例を図面を参照して説明する。
【実施例】
【００１０】
図１は、本発明の実施例に係る制御回路の構成の例を示すブロック図である。本実施例の制御回路は、ＤＣ−ＤＣコンバータ１０００のハイサイドスイッチング素子ＳＷ１およびローサイドスイッチング素子ＳＷ２の導通を制御して、負荷ＲＬの負荷状態が変化しても負荷ＲＬに供給する出力電圧ＶＯＵＴを一定に保つように、ＤＣ−ＤＣコンバータ１０００を制御する制御回路である。
【００１１】
ＤＣ−ＤＣコンバータ１０００は、ハイサイドスイッチング素子ＳＷ１が導通すると、入力端子ＶＩＮからインダクタＬを介してキャパシタＣへ電流を流し、キャパシタＣを充電する。一方、ローサイドスイッチング素子ＳＷ２が導通すると、ＤＣ−ＤＣコンバータ１０００は、キャパシタＣに充電された電荷をインダクタＬを介して接地端子へ放電する。キャパシタＣの端子電圧が、出力電圧ＶＯＵＴとして負荷ＲＬへ供給される。
【００１２】
本実施例の制御回路は、ＤＣ−ＤＣコンバータ１０００の出力電圧ＶＯＵＴの変動を検出して、ＤＣ−ＤＣコンバータ１０００のハイサイドスイッチング素子ＳＷ１およびローサイドスイッチング素子ＳＷ２の導通をそれぞれ制御する、ハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳを出力する。
【００１３】
本実施例の制御回路は、負荷ＲＬの負荷状態が通常負荷状態であるときは、従来と同様、ＰＷＭ信号による制御を行う。
【００１４】
そのために、本実施例の制御回路は、ＤＣ−ＤＣコンバータ１０００の出力電圧ＶＯＵＴの抵抗Ｒ１およびＲ２による分圧電圧を基準電圧Ｖｒｅｆと比較するコンパレータ３１と、コンパレータ３１から出力される誤差電圧を、入力端子ＶＩＮからＤＣ−ＤＣコンバータ１０００へ流れる電流を電圧に変換する電流／電圧変換部３２の出力ＩＯＵＴと比較するコンパレータ３３と、コンパレータ３３から出力されるＰＷＭＣＭＰ信号によりパルス幅が変調されるＰＷＭ信号を生成するＰＷＭ信号生成部３４と、を備える。
【００１５】
ＰＷＭ信号生成部３４により生成されるＰＷＭ信号は、負荷ＲＬの負荷が軽い方へ変動して出力電圧ＶＯＵＴが上昇したときは低レベル期間が長くなり、負荷ＲＬの負荷が重い方へ変動して出力電圧ＶＯＵＴが下降したときは高レベル期間が長くなる。
【００１６】
本実施例の制御回路は、負荷ＲＬの負荷状態が通常負荷状態であるときは、このＰＷＭ信号生成部３４から出力されるＰＷＭ信号によりハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳを生成し、ＤＣ−ＤＣコンバータ１０００を制御する。
【００１７】
しかし、負荷ＲＬの負荷状態が軽負荷状態に変化すると、本実施例の制御回路は、ＰＷＭ信号による制御から離脱し、その負荷状態が、第１の軽負荷状態であるか、あるいは、さらに軽負荷の第２の軽負荷状態であるか、によって、固定周期の最小パルス幅オン信号による制御、あるいは、強制オフ信号による制御に、切り替える。
【００１８】
そのために、本実施例の制御回路は、負荷状態判定部１と、スイッチング素子制御部２と、を有する。
【００１９】
負荷状態判定部１は、負荷ＲＬが軽負荷になるほど、ＰＷＭ信号生成部３４から出力されるＰＷＭ信号の低レベル期間が長くなり、また、コンパレータ３１から出力される誤差電圧のレベルが低下することを利用して、負荷ＲＬの負荷状態を判定する。
【００２０】
そこで、負荷状態判定部１は、ＰＷＭ信号生成部３４から出力されるＰＷＭ信号の低レベルの継続時間を測定する低レベル期間測定部１１と、コンパレータ３１から出力される誤差電圧を予め定めたしきい値電圧Ｖｔと比較し、比較結果信号ＭＤを出力するコンパレータ１２と、低レベル期間測定部１１の測定結果とコンパレータ１２の比較結果にもとづいて負荷状態を判定する判定部１３と、を備える。
【００２１】
判定部１３は、低レベル期間測定部１１により測定されたＰＷＭ信号の低レベル継続時間が予め定めた所定時間より短いときは、通常負荷状態であると判定する。
【００２２】
一方、低レベル期間測定部１１により測定されたＰＷＭ信号の低レベル継続時間が予め定めた所定時間より長く、かつ、コンパレータ３１から出力される誤差電圧がしきい値電圧Ｖｔより高いとコンパレータ１２により判定されたときは、判定部１３は、第１の軽負荷状態であると判定する。
【００２３】
これに対して、低レベル期間測定部１１により測定されたＰＷＭ信号の低レベル継続時間が予め定めた所定時間より長く、かつ、コンパレータ３１から出力される誤差電圧がしきい値電圧Ｖｔより低いとコンパレータ１２により判定されたときは、判定部１３は、第２の軽負荷状態であると判定する。
【００２４】
スイッチング素子制御部２は、ハイサイドスイッチング素子ＳＷ１を最短時間導通させる固定周期の最小パルス幅オン信号を生成する最小パルス幅オン信号生成部２１と、ハイサイドスイッチング素子ＳＷ１およびローサイドスイッチング素子ＳＷ２を非導通にする強制オフ信号を生成する強制オフ信号生成部２２と、負荷状態判定部１による負荷状態の判定にもとづいて、ハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳを３通りに切り替える導通制御信号切り替え部２３と、を備える。
【００２５】
導通制御信号切り替え部２３は、負荷状態判定部１の判定が通常負荷状態であるときは、ハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳをＰＷＭ信号生成部３４から出力されるＰＷＭ信号とし、負荷状態判定部１の判定が第１の軽負荷状態であるときは、ハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳを最小パルス幅オン信号生成部２１から出力される固定周期の最小パルス幅オン信号とし、負荷状態判定部１の判定が第２の軽負荷状態であるときは、ハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳを強制オフ信号生成部２２から出力される強制オフ信号とする。
【００２６】
図２は、ＰＷＭ信号生成部３４および低レベル期間測定部１１の具体的な回路の構成の例を示す回路図である。
【００２７】
ＰＷＭ信号生成部３４は、オシレータ３４１の発振信号ＯＳＣの立ち下りによりセットされ、コンパレータ３３から出力されるＰＷＭＣＭＰ信号が低レベルである期間はリセット状態であるラッチ３４２を有し、このラッチ３４２の出力が、ＰＷＭ信号として出力される。
【００２８】
したがって、ＰＷＭ信号が低レベルである期間は、ＰＷＭＣＭＰ信号が低レベルである期間によって決定される。
【００２９】
そこで、低レベル期間測定部１１は、ＰＷＭＣＭＰ信号の低レベル期間の開始を検出するカウンタ１１１およびラッチ１１２と、ＰＷＭＣＭＰ信号の低レベル期間の終了を検出するカウンタ１２１およびラッチ１２２と、を有する。
【００３０】
カウンタ１１１は、ＰＷＭＣＭＰ信号が高レベルから低レベルへ変化したときにカウントを開始し、その低レベル期間が発振信号ＯＳＣの所定クロック数継続したときに、出力ＣＡを‘Ｈ’とする。カウンタ１１１の出力ＣＡが‘Ｈ’になると、ラッチ１１２がセットされる。
【００３１】
すなわち、ＰＷＭ信号が所定期間低レベルであると、ＰＷＭＣＭＰ信号の低レベル期間の開始を示す信号として、ラッチ１１２が、出力ＬＡに‘Ｈ’を出力する。
【００３２】
このラッチ１１２の出力ＬＡが‘Ｈ’になると、カウンタ１２１はリセットされる。また、ラッチ１１２の出力ＬＡが‘Ｈ’になると、オシレータ３４１は発振を停止する。
【００３３】
なお、カウンタ１１１およびラッチ１１２は、ＰＷＭＣＭＰ信号の次の立ち上りでリセットされる。
【００３４】
ラッチ１１２がリセットされると、ラッチ１２２はセットされ、その出力ＬＢは、‘Ｈ’となる。
【００３５】
また、ラッチ１１２がリセットされると、オシレータ３４１は発振を再開する。
【００３６】
カウンタ１２１は、ＰＷＭＣＭＰ信号が低レベルから高レベルへ変化したときにカウントを開始し、その高レベル期間が発振信号ＯＳＣの所定クロック数継続したときに、出力ＣＢを‘Ｈ’とする。カウンタ１２１の出力ＣＢが‘Ｈ’になると、ラッチ１２２がリセットされる。
【００３７】
すなわち、ＰＷＭ信号が高レベルへ立ち上がった後、所定期間高レベルであると、ＰＷＭＣＭＰ信号の低レベル期間の終了を示す信号として、ラッチ１２２の出力ＬＢが所定期間‘Ｈ’を出力する。
【００３８】
ラッチ１１２の出力ＬＡおよびラッチ１２２の出力ＬＢは、判定部１３へ入力される。
【００３９】
次に、本実施例の制御回路の動作について、図３および図４を用いて説明する。なお、ここでは、低レベル期間測定部１１のカウンタ１１１およびカウンタ１２１でカウントする所定のクロック数が２である場合を例にとって説明する。
【００４０】
図３は、負荷ＲＬの状態が、通常負荷状態から、第１の軽負荷状態、第２の軽負荷状態へと、次第に軽負荷になったときの動作を示す。
【００４１】
まず、負荷ＲＬが通常負荷状態であるときは、オシレータ３４１の発振信号ＯＳＣの立ち下り（例えば、時刻ｔ１１）で立ち上がり、ＰＷＭＣＭＰ信号の立ち下り（例えば、時刻ｔ１２）で立ち上がるＰＷＭ信号が出力される。
【００４２】
このＰＷＭ信号の立ち上りで、低レベル期間測定部１１のカウンタ１１１およびラッチ１１２は、ともにリセットされる。
【００４３】
一方、低レベル期間測定部１１のカウンタ１２１は、ＰＷＭ信号の立ち上りでカウントを開始し、オシレータ３４１の発振信号ＯＳＣのクロック２個分のカウントを行った時点で出力ＣＢに‘Ｈ’を出力している。カウンタ１２１の出力ＣＢが‘Ｈ’のとき、ラッチ１２２はリセットされる。
【００４４】
したがって、負荷ＲＬが通常負荷状態であるとき、低レベル期間測定部１１から出力されるラッチ１１２の出力ＬＡおよびラッチ１２２の出力ＬＢは、ともに‘Ｌ’である。
【００４５】
また、コンパレータ３１から出力される誤差電圧がしきい値電圧Ｖｔより高いので、コンパレータ１２から出力される比較結果信号ＭＤは、‘Ｈ’である。
【００４６】
このラッチ１１２の出力ＬＡ、ラッチ１２２の出力ＬＢおよびコンパレータ１２からの比較結果信号ＭＤを受けて、負荷状態判定部１の判定部１３は、負荷ＲＬが通常負荷状態である、と判定する。
【００４７】
この負荷状態判定部１からの判定を受けたとき、スイッチング素子制御部２の導通制御信号切り替え部２３は、ハイサイド導通制御信号ＨＳとしてＰＷＭ信号を出力し、ローサイド導通制御信号ＬＳとしてＰＷＭ信号の反転信号を出力する。
【００４８】
その後、負荷ＲＬの負荷が軽くなり、時刻ｔ１３で電流／電圧変換部３２の出力ＩＯＵＴが低くなり、時刻ｔ１４でＤＣ−ＤＣコンバータ１０００の出力電圧ＶＯＵＴが高くなると、コンパレータ３３から出力されるＰＷＭＣＭＰ信号の低レベル期間が長くなる。その期間が、オシレータ３４１の発振信号ＯＳＣの時刻ｔ１５、ｔ１６で発生するクロック２個分継続すると、低レベル期間測定部１１のカウンタ１１１の出力ＣＡが‘Ｈ’となり、ラッチ１１２の出力ＬＡが‘Ｈ’となる。
【００４９】
ラッチ１１２の出力ＬＡが‘Ｈ’になると、カウンタ１２１はリセットされ、その出力ＣＢは‘Ｌ’となるが、ラッチ１２２の出力ＬＢは‘Ｌ’のままである。
【００５０】
また、コンパレータ３１から出力される誤差電圧がしきい値電圧Ｖｔよりも依然として高いので、コンパレータ１２から出力される比較結果信号ＭＤも、‘Ｈ’のままである。
【００５１】
このように、ラッチ１１２の出力ＬＡが‘Ｈ’、ラッチ１２２の出力ＬＢが‘Ｌ’、コンパレータ１２の比較結果信号ＭＤが‘Ｈ’のとき、負荷状態判定部１の判定部１３は、負荷ＲＬが第１の軽負荷状態である、と判定する。
【００５２】
この負荷状態判定部１からの判定を受けたとき、スイッチング素子制御部２の導通制御信号切り替え部２３は、ハイサイド導通制御信号ＨＳとして、最小パルス幅オン信号生成部２１から出力される固定周期の最小パルス幅オン信号を出力し、ローサイド導通制御信号ＬＳとして、その反転信号を出力する。
【００５３】
この最小パルス幅オン信号の固定周期は、例えば、時刻ｔ１６からｔ１７の期間であり、オシレータ３４１の発振信号ＯＳＣの発信周期に比べて、かなり長い周期である。従って、負荷ＲＬが第１の軽負荷状態であるとき、ハイサイドスイッチング素子ＳＷ１およびローサイドスイッチング素子ＳＷ２のスイッチング頻度は、通常負荷状態のときに比べて、かなり低くなる。
【００５４】
その後、時刻ｔ１８で電流／電圧変換部３２の出力ＩＯＵＴがさらに低くなり、時刻ｔ１９でＤＣ−ＤＣコンバータ１０００の出力電圧ＶＯＵＴがさらに高くなって、コンパレータ３１から出力される誤差電圧がしきい値電圧Ｖｔよりも低くなると、コンパレータ１２から出力される比較結果信号ＭＤが、‘Ｌ’へ変化する。
【００５５】
コンパレータ１２の比較結果信号ＭＤが‘Ｌ’へ変化すると、負荷状態判定部１の判定部１３は、負荷ＲＬが第２の軽負荷状態である、と判定する。
【００５６】
この負荷状態判定部１からの判定を受けたとき、スイッチング素子制御部２の導通制御信号切り替え部２３は、ハイサイド導通制御信号ＨＳおよびローサイド導通制御信号ＬＳとして、強制オフ信号生成部２２から出力される強制オフ信号を出力する。
【００５７】
これにより、ハイサイドスイッチング素子ＳＷ１およびローサイドスイッチング素子ＳＷ２はともに非導通となり、ＤＣ−ＤＣコンバータ１０００の出力はハイインピーダンス状態となる。
【００５８】
次に、図４に、負荷ＲＬが、第２の軽負荷状態から、第１の軽負荷状態を経て、通常負荷状態へ戻るときの動作を示す。
【００５９】
コンパレータ１２の比較結果信号ＭＤが‘Ｌ’で、負荷状態判定部１の判定部１３により負荷ＲＬが第２の軽負荷状態と判定されていたときに、時刻ｔ２１で電流／電圧変換部３２の出力ＩＯＵＴが上昇し、時刻ｔ２２でＤＣ−ＤＣコンバータ１０００の出力電圧ＶＯＵＴが下降して、コンパレータ３１から出力される誤差電圧がしきい値電圧Ｖｔよりも高くなると、コンパレータ１２から出力される比較結果信号ＭＤが、‘Ｈ’へ変化する。
【００６０】
コンパレータ１２から出力される比較結果信号ＭＤが‘Ｈ’へ変化すると、負荷状態判定部１の判定部１３は、負荷ＲＬが第１の軽負荷状態になった、と判定する。
【００６１】
この負荷状態判定部１からの判定を受けて、スイッチング素子制御部２の導通制御信号切り替え部２３は、ハイサイド導通制御信号ＨＳとして、最小パルス幅オン信号生成部２１から出力される固定周期の最小パルス幅オン信号を出力し、ローサイド導通制御信号ＬＳとして、その反転信号を出力する。
【００６２】
その後、時刻ｔ２３で電流／電圧変換部３２の出力ＩＯＵＴがさらに高くなり、時刻ｔ２４でＤＣ−ＤＣコンバータ１０００の出力電圧ＶＯＵＴがさらに低くなると、コンパレータ３３から出力されるＰＷＭＣＭＰ信号が‘Ｈ’へ変化する。
【００６３】
ＰＷＭＣＭＰ信号が‘Ｈ’へ変化すると、カウンタ１１１およびラッチ１１２がリセットされ、それぞれの出力ＣＡおよびＬＡが、ともに‘Ｌ’となる。
【００６４】
ラッチ１１２の出力ＬＡが‘Ｌ’になると、ラッチ１２２がセットされるとともに、オシレータ３４１が発振を開始する。オシレータ３４１が発振を開始すると、その立ち下り（時刻ｔ２５）で、ラッチ３４２がセットされ、その出力のＰＷＭ信号が‘Ｈ’へ変化する。
【００６５】
ＰＷＭ信号が‘Ｈ’へ変化すると、その高レベルが所定期間継続するかを検出するために、カウンタ１２１がカウントを開始する。オシレータ３４１の発振信号ＯＳＣのクロック２個分のカウントを行う時点（時刻ｔ２６）までＰＷＭ信号の高レベルが継続していると、カウンタ１２１の出力ＣＢが‘Ｈ’へ変化する。
【００６６】
カウンタ１２１の出力ＣＢが‘Ｈ’へ変化すると、ラッチ１２２がリセットされ、その出力ＬＢが‘Ｌ’へ変化する。
【００６７】
このように、コンパレータ１２の比較結果信号ＭＤが‘Ｈ’のときに、ラッチ１１２の出力ＬＡが‘Ｌ’、ラッチ１２２の出力ＬＢが‘Ｌ’となると、負荷状態判定部１の判定部１３は、負荷ＲＬが通常負荷状態になった、と判定する。
【００６８】
この負荷状態判定部１からの判定を受けて、スイッチング素子制御部２の導通制御信号切り替え部２３は、ハイサイド導通制御信号ＨＳとしてＰＷＭ信号を出力し、ローサイド導通制御信号ＬＳとしてＰＷＭ信号の反転信号を出力する。
【００６９】
これにより、ＤＣ−ＤＣコンバータ１０００の制御は通常のＰＷＭ信号による制御に戻り、ＰＷＭ信号生成部３４が、ＰＷＭ信号を継続して発生させる。
【００７０】
このような本実施例によれば、ＤＣ−ＤＣコンバータ出力の負荷状態を、通常負荷状態、第１の軽負荷状態、第２の軽負荷状態の３段階で判定し、その負荷状態に応じて、ＤＣ−ＤＣコンバータのスイッチング素子の制御を、通常サイクルのＰＷＭ信号による制御、長周期に固定した最小パルス幅オン信号による制御、強制オフ信号による制御、に切り替える。この切り替えにより、駆動する負荷の状態が変化しても、ＤＣ−ＤＣコンバータの出力電圧の振動を小さくすることができ、ＤＣ−ＤＣコンバータの電力消費の高効率化と、出力電圧の安定化を両立させることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例に係る制御回路の構成の例を示すブロック図。
【図２】本発明の実施例の低レベル期間測定部の構成の例を示す回路図。
【図３】本発明の実施例の制御回路の動作の例を示す波形図。
【図４】本発明の実施例の制御回路の動作の例を示す波形図。
【符号の説明】
【００７２】
１  負荷状態判定部
２  スイッチング素子制御部
１１  低レベル期間測定部
１２  コンパレータ
１２  判定部
２１  最小パルス幅オン信号生成部
２２  強制オフ信号生成部
２３  導通制御信号切り替え部
３１、３３  コンパレータ
３２  電流／電圧変換部
３４  ＰＷＭ信号生成部
１１１、１２１  カウンタ
１１２、１２２  ラッチ
３４１  オシレータ
３４２  ラッチ
１０００  ＤＣ−ＤＣコンバータ
ＳＷ１  ハイサイドスイッチング素子
ＳＷ２  ローサイドスイッチング素子
Ｌ  インダクタ
Ｃ  キャパシタ
ＲＬ  負荷
Ｒ１、Ｒ２  抵抗
【図１】
2009303347.tif 000003
【図２】
2009303347.tif 000004
【図３】
2009303347.tif 000005
【図４】
2009303347.tif 000006