(57)【要約】行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路を備える固体撮像装置の駆動方法であって、読出し行にある画素回路の光電変換部に生じた光電荷を、読み出しのためのバイアス電流を前記画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、信号電荷として前記電荷蓄積部へ転送することにより、前記画素回路外へ読み出す読出しステップと、将来読出し行となる排出行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、不要電荷として前記電荷蓄積部へ転送する排出ステップと、前記排出ステップが前記読出しステップに引き続いて実行される場合と単独で実行される場合とで、前記排出ステップで前記電荷蓄積部がリセットされる電位を一致させる電位統一ステップとを含む。【特許請求の範囲】
【請求項１】
行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路を備える固体撮像装置の駆動方法であって、
読出し行にある画素回路の光電変換部に生じた光電荷を、読み出しのためのバイアス電流を前記画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、信号電荷として前記電荷蓄積部へ転送することにより、前記画素回路外へ読み出す読出しステップと、
将来読出し行となる排出行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、不要電荷として前記電荷蓄積部へ転送する排出ステップと、
前記排出ステップが前記読出しステップに引き続いて実行される場合と単独で実行される場合とで、前記排出ステップで前記電荷蓄積部がリセットされる電位を一致させる電位統一ステップと
を含むことを特徴とする駆動方法。
【請求項２】
前記電位統一ステップにおいて、前記排出ステップが単独で実行される場合に前記排出ステップに先立って、前記バイアス電流を前記排出行にある画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットする
ことを特徴とする請求項１に記載の駆動方法。
【請求項３】
前記読出しステップにおいて、前記読出し行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、前記電荷蓄積部へ転送することによって前記読出しを行い、
前記電位統一ステップにおいて、前記読出しステップで前記読出し行にある画素回路の電荷蓄積部をリセットするタイミングと相対的に等しいタイミングで、前記排出行にある画素回路の電荷蓄積部をリセットする
ことを特徴とする請求項２に記載の駆動方法。
【請求項４】
前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間に、前記バイアス電流を前記画素回路へ供給する
ことを特徴とする請求項１に記載の駆動方法。
【請求項５】
前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間を、少なくとも前記画素回路の光電変換部に生じた光電荷の排出が開始されるまで延長させる
ことを特徴とする請求項１に記載の駆動方法。
【請求項６】
前記各画素回路は、さらに、前記共通の電源と前記電荷蓄積部との間に接続されるリセットスイッチと、前記光電変換部と前記電荷蓄積部との間に接続される転送スイッチとを備え、
前記電荷蓄積部のリセットは、前記リセットスイッチへの駆動信号の供給によって行われ、
前記光電変換部から電荷蓄積部への光電荷の転送は、前記転送スイッチへの駆動信号の供給によって行われる
ことを特徴とする請求項１に記載の駆動方法。
【請求項７】
行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路と、
各行を、画素回路の光電変換部に生じた光電荷を信号電荷として読み出すべき読出し行として順次選択する読出し行選択手段と、
将来読出し行となる排出行を選択する排出行選択手段と、
前記複数の画素から光電荷を読み出すためのバイアス電流を、駆動信号に応じて供給するバイアス電流源と、
前記バイアス電流源へ前記バイアス電流を供給させる駆動信号を出力しつつ、前記選択された読出し行にある画素回路へ、その画素回路の電荷蓄積部を前記共通の電源の電位にリセットさせるリセット信号と、その画素回路の光電変換部に生じた光電荷を信号電荷として前記電荷蓄積部へ転送させる転送信号とを出力し、
前記選択された排出行にある画素回路に、その画素回路の電荷蓄積部を前記共通の電源の電位にリセットするためのリセット信号と、その画素回路の光電変換部に生じた光電荷を不要電荷として前記電荷蓄積部へ転送するための転送信号とを出力すると共に、
前記排出行へのリセット信号及び転送信号が前記読出し行へのリセット信号及び転送信号に引き続いて出力される場合と単独で出力される場合とで、前記排出行へのリセット信号に応じて前記電荷蓄積部がリセットされる電位を一致させるための電位統一信号を出力する制御手段と
を備えることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は固体撮像素子、及びその駆動方法に関し、特に、各画素に共通の画素電源が供給される電子シャッター方式の固体撮像装置における画像不良を抑制する技術に関する。
【背景技術】
【０００２】  近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素を表すセル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。【０００３】  このような固体撮像装置の一つとして、二次元に配列された画素を有する撮像素子を、転送選択スイッチを設けなくても画素の選択／非選択を行うことが可能な固体撮像装置が、例えば、特許文献１で提案されている。【０００４】  また、そのような固体撮像装置におけるリセット電源と画素電源とを共通化する構成が、特許文献２で提案されている。【０００５】  図１０は、特許文献２に基づく、従来の固体撮像装置の構成例を示す回路構成図である。【０００６】  以下に、図１０で示した回路の画素読み出し動作とリセット動作について説明を詳細に行う。なお、この説明は、特許文献２に示される構成に、特許文献３、４に記載される駆動方法を加味して、特徴を損なわない範囲の補足を加えて行われる。【０００７】  この固体撮像装置は、フォトダイオード１１、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、増幅トランジスタ１４のゲートに直結するフローティングディフュージョン部１５からなる複数の画素回路１０−ｍ、・・・、１０−ｎ、・・・が行列状に配置されている。【０００８】  フォトダイオード１１及びフローティングディフュージョン部１５は、それぞれＰＤ部及びＦＤ部と略称される。【０００９】  そして、リセットトランジスタ１３を制御するリセット信号をリセットスイッチ線１０２−ｍ、１０２−ｎに出力すると共に、転送トランジスタ１２を制御する転送信号を転送スイッチ線１０３−ｍ、１０３−ｎに出力することによって、各画素回路を行単位に駆動する垂直駆動部１１２を備えている。【００１０】  さらには、垂直信号出力線１０９、水平信号線１１０、水平選択トランジスタ１１１、水平駆動部１１３、画素電源１０１、バイアス電流制御線１０６、バイアス電流制御トランジスタ１０７、バイアス電流制御トランジスタ１０７に流れる電流を決定する定電流源１０８、及びタイミングジェネレータ１１４を備えている。【００１１】  なお、図１０において、固体撮像装置の画素群１０４は、説明を簡明にするために２行２列分の画素回路だけを示しており、それに対応して、リセットスイッチ線及び転送スイッチ線も２行分だけ示してある。【００１２】  一般的な固体撮像装置では、電子絞りとして電子シャッター方式が採用されている。電子シャッター動作は、フォトダイオードの光電荷を不要電荷としてあらかじめ排出する不要電荷排出動作を行った後、制御可能な時間の経過後にフォトダイオードから光電荷の転送を行うことによって、各画素回路内のフォトダイオードの電荷蓄積時間を可変とするものである。不要電荷排出動作後にフォトダイオードに蓄積された光電荷は、信号電荷として行毎に読み出されるため、電子シャッター動作も行毎に実行される。【００１３】  詳細には、不要電荷排出動作も、信号電荷読出し動作も、フローティングディフュージョン部１５を画素電源１０１の電位にリセットした後、フォトダイオード１１からフローティングディフュージョン部１５へ光電荷を転送する動作を含む点で共通している。転送された光電荷は、不要電荷排出動作においては無視され、信号電荷読出し動作においては垂直信号出力線１０９を通して読み出される。【００１４】  それぞれの行について、不要電荷排出動作が行われた後、信号電荷となるべき光電荷の蓄積が新たに開始され、所定時間経過後に信号電荷読出し動作が実行される。その結果、同じ強度の光の照射を受けたフォトダイオードは、どの行においても理論的には同じ量の信号電荷を蓄積することになる。【００１５】  なお、電子シャッターにおける不要電荷の排出動作は、掃き出し動作と呼ばれることもあり、何れの用語も同義である。【００１６】  図１１は、図１０で示した固体撮像装置における制御の概要を示した図であり、図１１（ａ）は、垂直駆動のための詳細な構成の一例を示し、図１１（ｂ）に駆動タイミングを示す。【００１７】  図１１において、読出し行選択部２０、排出行選択部３０、及び選択部４０は、一例として、垂直駆動部１１２の内部の詳細構成を表している。【００１８】  読出し行選択部２０は、例えばシフトレジスタであり、フォトダイオードで発生した光電荷を信号電荷として読み出すべき読出し行を示す第１のビットを循環させる。【００１９】  排出行選択部３０は、例えばシフトレジスタであり、フォトダイオードで発生した光電荷を不要電荷として排出すべき排出行を示す第２のビットを、前記第１のビットよりも所定の行数（言い換えれば、所定の位相）先行して循環させる。【００２０】  選択部４０は、リセット信号及び転送信号を第１及び第２のビットで示される行のリセットスイッチ線及び転送スイッチ線へ選択的に出力すると共に、バイアス電流の供給及び停止を制御するためのバイアス駆動信号をバイアス電流制御線１０６へ出力する。【００２１】  タイミングジェネレータ１１４は、選択部４０によって出力されるべきリセット信号及び転送信号を生成すると共に、読出し行選択部２０及び排出行選択部３０における第１及び第２のビットの循環と位相差とを制御する。【００２２】  詳細には、図１１（ｂ）に示されるように、選択部４０は、読出し期間において、読出し行選択部２０によって示される行に対して、読出し行リセット信号を出力してリセットトランジスタ１３をオンさせることでＦＤ部１５を画素電源１０１の電位にリセットし、読出し行転送信号を出力して転送トランジスタ１２をオンさせることでＰＤ部１１からＦＤ部１５へ光電荷を転送させる。この間、バイアス電流駆動信号が出力され、ＦＤ部１５へ転送された光電荷は、信号電荷として、垂直信号出力線１０９を通して読み出される。【００２３】  選択部４０は、後続する排出期間において、排出行選択部３０によって示される行に対して、同様にして、排出行リセット信号を出力してＦＤ部１５をリセットし、排出行転送信号を出力してＰＤ部１１からＦＤ部１５へ光電荷を転送させる。この光電荷は、読み捨てられるために、ＰＤ部１１から掃き出される。【００２４】  このような、読出し行選択部２０により選択される読出し行における信号電荷読出し動作と、それに引き続く、排出行選択部３０により選択される排出行における不要電荷排出動作��を一組とする動作が、各行を循環しながら順次実行される。その結果、不要電荷排出動作が行われた行に対して、所定期間経過後には信号電荷読出し動作が行われ、電子シャッター動作が実現される。【００２５】  図１１（ａ）において、読出し行選択部２０、及び排出行選択部３０の下部に、駆動されるべき対応行がない延伸部が示されている。読出し行選択部２０を循環する第１のビットがこの延伸部にある期間、信号電荷の読み出し動作はどの行においても実行されず、また、排出行選択部３０を循環する第２のビットがこの延伸部にある期間、不要電荷の排出動作はどの行においても実行されない。【００２６】  図１２（ａ）に示される、読出し行選択部２０を循環するビットがこの延伸部にある期間を、特に垂直ブランキング期間と呼び、それ以外の期間を有効画素期間と呼んで区別する。不要電荷排出動作は、垂直ブランキング期間には、信号電荷読出し動作に後続することなく単独で行われる。【００２７】  垂直ブランキング期間は、一般的には、固体撮像装置におけるデジタルシグナルプロセッサーの信号処理等のための期間にあてられている。【００２８】  垂直ブランキング期間には、図１２（ｂ）に示されるように、選択部４０は、読出し行リセット信号と読出し行転送信号をどの行へも供給せず、排出行リセット信号と排出行転送信号とを、先頭の行へ戻って供給する。これは、次のフレームの上方に位置する行に対する電子シャッター動作である。【００２９】  以上説明した動作が、有効画素期間及び垂直ブランキング期間を通して繰り返されることによって、電子シャッターによる信号電荷の読み出しが円滑に進行する。
【特許文献１】特開平１１−１１２０１８号公報
【特許文献２】特開２００３−３０９７７０号公報
【特許文献３】特開２００３−４６８６４号公報
【特許文献４】特開２００３−４６８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３０】  しかしながら、従来の構成によれば、有効画素期間において信号電荷読出し動作に後続して不要電荷排出動作が行われる行のＦＤ部と、垂直ブランキング期間において信号電荷読出し動作に後続することなく単独で不要電荷排出動作が行われる行のＦＤ部とが、異なる電位にリセットされるという問題がある。【００３１】  これは、ＰＤ部から不要電荷が排出される前に、その不要電荷を受け入れるＦＤ部がリセットされる電位が行によって異なるということであり、行によってＰＤ部の不要電荷の残留量に差を生じることから、画像に横方向の帯状の残像が知覚され易くなり、画質不良の原因となる。【００３２】  このようなＦＤ部のリセット電位の不統一は、次のようにして生じる。【００３３】  図１３は、従来の固体撮像装置の回路構成であり、図１０に対応しているが、図１０との違いは画素電源を増幅トランジスタ１４に供給する配線の抵抗成分１０５を明示した点である。【００３４】  図１４は、バイアス電流Ｉ０と電源線の配線抵抗Ｒ１０５による画素電源の電位降下を説明するための図である。図中、（ｉ）の期間は、バイアス電流である定電流源１０８の電流Ｉ０が流れているために、配線の抵抗成分１０５に生じる電圧降下により、画素電源の電位がＩ０×Ｒ１０５だけ下がった状態、（ｉｉ）の期間は、バイアス電流が流れなくなり、画素電源の電位が下がった状態から通常の電位に戻る過渡状態、（ｉｉｉ）の期間は、画素電源の電位が通常の電位にある状態を、それぞれ示している。【００３５】  図１５（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を、有効画素期間について示すタイミングチャートである。図１５（ｂ）は、有効画素期間に不要電荷の排出が行われる排出行について、ＦＤ部の電位変化を説明する図である。【００３６】  図１５（ａ）に示す動作において、読出し行選択部２０によって示される読出し行から光電荷が読み出されており、図１３に示した抵抗成分１０５に電流が流れているため、画素電源１０１の電位は低下している。また、画素電源１０１は各行に共通接続されているため、電位低下の影響は排出行にも及ぶこととなる。【００３７】  従って、図１５（ａ）に示すタイミングＴａでは、図１４に示した（ｉｉ）の期間に対応し、排出行リセット信号により、排出行のＦＤ部は画素電源の電位が下がった状態から通常の電位Ｖａに戻る過渡状態の電位Ｖｂ（＜Ｖａ）にリセットされる。【００３８】  図１６（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を、垂直ブランキング期間について示すタイミングチャートである。図１６（ｂ）は、垂直ブランキング期間に不要電荷の排出が行われる排出行について、ＦＤ部の電位変化を説明する図である。【００３９】  図１６（ａ）に示す動作において、読出し行リセット信号及び読出し行転送信号は何れも出力されず、図１５（ａ）に示す動作で生じていた読出し行の光電荷読み出しに起因する画素電源の電位低下は起こらない。【００４０】  従って、図１６（ａ）に示すタイミングＴｂでは、排出行リセット信号により、排出行のＦＤ部１５の電位は、通常の画素電源の電位Ｖａ（＞Ｖｂ）にリセットされる。【００４１】  このようにして、有���画素期間において不要電荷が排出される行にある画素回路のＦＤ部と、垂直ブランキング期間において不要電荷が排出される他の行にある画素回路のＦＤ部とでリセット後の電位が相違する。その結果、後続して行われる光電荷の転送において、図１５（ｂ）及び図１６（ｂ）に対比されるように、前者の行の方が後者の行に比べて、フォトダイオード１１に不要電荷が残留しやすくなる。【００４２】  そして、残留電荷量が行によって異なることによって、横方向の帯状の残像が知覚されることとなり、画像不良が生じる。【００４３】  本発明は上記課題に鑑みてなされたものであり、複数の画素回路に共通の画素電源が供給される電子シャッター方式の固体撮像装置において、残像を低減し、画像不良を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【００４４】  上記課題を解決するため、本発明の固体撮像装置の駆動方法は、行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路を備える固体撮像装置の駆動方法であって、読出し行にある画素回路の光電変換部に生じた光電荷を、読み出しのためのバイアス電流を前記画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、信号電荷として前記電荷蓄積部へ転送することにより、前記画素回路外へ読み出す読出しステップと、将来読出し行となる排出行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、不要電荷として前記電荷蓄積部へ転送する排出ステップと、前記排出ステップが前記読出しステップに引き続いて実行される場合と単独で実行される場合とで、前記排出ステップで前記電荷蓄積部がリセットされる電位を一致させる電位統一ステップとを含む。【００４５】  また、前記電位統一ステップにおいて、前記排出ステップが単独で実行される場合に前記排出ステップに先立って、前記バイアス電流を前記排出行にある画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットしてもよい。【００４６】  ここで、前記読出しステップにおいて、前記読出し行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、前記電荷蓄積部へ転送することによって前記読出しを行う場合には、前記電位統一ステップにおいて、前記読出しステップで前記読出し行にある画素回路の電荷蓄積部をリセットするタイミングと相対的に等しいタイミングで、前記排出行にある画素回路の電荷蓄積部をリセットすることが望ましい。【００４７】  また、前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間に、前記バイアス電流を前記画素回路へ供給してもよい。【００４８】  また、前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間を、少なくとも前記画素回路の光電変換部に生じた光電荷の排出が開始されるまで延長させてもよい。【００４９】  また、前記各画素回路は、さらに、前記共通の電源と前記電荷蓄積部との間に接続されるリセットスイッチと、前記光電変換部と前記電荷蓄積部との間に接続される転送スイッチとを備え、前記電荷蓄積部のリセットは、前記リセットスイッチへの駆動信号の供給によって行われ、前記光電変換部から電荷蓄積部への光電荷の転送は、前記転送スイッチへの駆動信号の供給によって行われるとしてもよい。【００５０】  本発明は、このような駆動方法として実現できるのみならず、このような駆動方法に示される特徴的なタイミングで駆動信号を出力し、その駆動信号に従って動作する固体撮像装置として実現することもできる。
【発明の効果】
【００５１】  本発明によれば、有効画素期間に不要電荷を排出する行にある画素回路と、垂直ブランキング期間に不要電荷を排出する他の行にある画素回路とで、電荷蓄積部が同じ電位にリセットされた後、光電変換部の光電荷が不要電荷として前記電荷蓄積部へ転送される。これにより、画素回路によって電荷蓄積部のリセット電位に差がある場合に生じる、不要電荷排出後に光電変換部に残留する電荷の差をなくすことができ、残像による画像不良の発生を防止できる。【００５２】  また、本発明では、駆動信号のタイミングを最適化するだけで、新たな駆動回路や電源を追加することなく、電荷蓄積部のリセット電位が統一されるため、残像による画像不良の発生を低コストかつ的確に防止できる点で、その実用的価値は大きい。
【図面の簡単な説明】
【００５３】
【図１】図１は、本発明の第１実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【図２】図２（ａ）は、第１実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図２（ｂ）は、図２（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図３】図３（ａ）は、第１実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図３（ｂ）は、図３（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図４】図４は、本発明の第２実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【図５】図５（ａ）は、第２実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図５（ｂ）は、図５（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図６】図６（ａ）は、第２実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図６（ｂ）は、図６（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図７】図７は、本発明の第３実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【図８】図８（ａ）は、第３実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図８（ｂ）は、図８（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図９】図９（ａ）は、第３実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図９（ｂ）は、図９（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図１０】図１０は、従来の固体撮像装置の構成例を示す回路構成図である。
【図１１】図１１（ａ）は、従来の固体撮像装置における垂直駆動のための詳細な構成の一例を示す図であり、図１１（ｂ）は有効画素期間における駆動タイミングチャートを示す図である。
【図１２】図１２（ａ）は、従来の固体撮像装置における垂直駆動のための詳細な構成の一例を示す図であり、図１２（ｂ）は垂直ブランキング期間における駆動タイミングチャートを示す図である。
【図１３】図１３は、従来の固体撮像装置について電源線の配線抵抗を明示した回路構成図である。
【図１４】図１４は、バイアス電流と電源線の配線抵抗による画素電源の電位低下を説明するための図である。
【図１５】図１５（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を、有効画素期間について示すタイミングチャートであり、図１５（ｂ）は、有効画素期間に不要電荷の排出が行われる画素におけるＦＤ部の電位変化を説明する図である。
【図１６】図１６（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を垂直ブランキング期間について示すタイミングチャートであり、図１６（ｂ）は、垂直ブランキング期間に不要電荷の排出が行われる画素におけるＦＤ部の電位変化を説明する図である。
【符号の説明】
【００５４】    １０  画素回路
１１  フォトダイオード
１２  転送トランジスタ
１３  リセットトランジスタ
１４  増幅トランジスタ
１５  フローティングディフュージョン部
２０  読出し行選択部
３０  排出行選択部
４０  選択部
１０１  画素電源
１０２  リセットスイッチ線
１０３  転送スイッチ線
１０４  画素群
１０５  抵抗成分
１０６  バイアス電流制御線
１０７  バイアス電流制御トランジスタ
１０８  定電流源
１０９  垂直信号出力線
１１０  水平信号線
１１１  水平選択トランジスタ
１１２  垂直駆動部
１１３  水平駆動部
１１４  タイミングジェネレータ
【発明を実施するための最良の形態】
【００５５】  以下に、本発明の実施形態について図面を参照しながら説明を行う。【００５６】  本実施の形態における固体撮像装置の基本的な構成は、図１０、図１１、及び図１２に示した従来技術に係る構成と同じであり、その構成を電子シャッター方式によって駆動する点でも同じであるが、電子シャッターのためのＦＤ部のリセット、ＰＤ部からＦＤ部への不要電荷の転送、及び信号電荷を読み出すためのバイアス電流の供給のそれぞれのタイミングが、残像による画像不良の発生を防止すべく最適化される点で異なる。【００５７】  以下、従来技術の項で説明した事項と同様の事項については説明を省略し、本発明を特徴付ける駆動タイミングとその効果について、詳細に説明する。【００５８】  （第１実施形態）
図１は、本発明の第１実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。【００５９】  この駆動タイミングは、図１５に示される従来のタイミングと比べて、読出し行にある画素回路から光電荷を読み出すためのバイアス電流を供給する期間に、排出行選択部３０によって選択されている排出行へリセット信号が出力される点で異なる。【００６０】  そして、垂直ブランキング期間にもこのような駆動タイミングを用いることにより、有効画素期間に不要電荷を排出される画素回路のＦＤ部と、垂直ブランキング期間に不要電荷を排出される画素回路のＦＤ部とを、同じ電位にリセットすることが可能となる。【００６１】  図２（ａ）は、第１実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図２（ｂ）は、図２（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。【００６２】  図３（ａ）は、第１実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図３（ｂ）は、図３（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。【００６３】  有効画素期間においては、図２（ａ）に示されるように、読出しステップにおいて、バイアス電流を供給しつつ、読出し行リセット信号と読出し行転送信号とを出力して読出し行から信号電荷を読み出すので、図１３に示した抵抗成分１０５に電流が流れ、画素電源の電位が低下する。【００６４】  その後、排出ステップにおいて、図中に示したタイミングＴａで、図１４に示した（ｉｉ）の期間と同様に、排出行へのリセット信号により、ＦＤ部１５は画素電源の電位が下がった状態から通常の電位に戻る過渡状態の電位Ｖｂにリセットされる。この動作は、従来と同じである。【００６５】  他方、垂直ブランキング期間においては、図３（ａ）に示されるように、電位統一ステップにおいて、垂直信号出力線１０９にバイアス電流を供給しつつ、排出行リセット信号を出力することにより、排出行における画素回路のリセットトランジスタ１３がＯＮし、これによって、ＦＤ部１５に画素電源１０１の電位が与えられ、増幅トランジスタ１４に電流が流れるため抵抗成分１０５によって画素電源１０１に電位低下が生じる。【００６６】  この後、排出ステップにおいて、バイアス電流が流れなくなった状態で、再度、排出行リセット信号が出力され、ＦＤ部１５は、画素電源の電位が下がった状態から通常の電位に戻る過渡状態の電位Ｖｂにリセットされ、図２（ａ）に示されるリセット動作におけるリセット電位と同じリセット電位Ｖｂにリセットされる。【００６７】  このように、本実施形態によれば、排出ステップが読出しステップに後続せず単独で実行される場合に、前記排出ステップに先立って、前記バイアス電流を供給しつつ前記排出行にある画素回路の電荷蓄積部を前記共通の電源の電位にリセットする電位統一ステップを実行することによって、有効画素期間に不要電荷を排出される行のＦＤ部１５と、垂直ブランキング期間に不要電荷を排出される行のＦＤ部１５とが、同じ電位にリセットされる。そのため、図２（ｂ）及び図３（ｂ）に示されるように、不要電荷排出時の残留電荷の差がなくなり、残像による画像不良の発生を防止できる。【００６８】  なお、電位統一ステップにおけるリセット信号は、読出しステップにおけるリセット信号と相対的に等しいタイミングで出力されることが望ましい。【００６９】  ここで言う相対的に等しいタイミングとは、少なくともそれぞれのリセット信号の長さが等しいことであり、さらには、それぞれのリセット信号から排出行への後続するリセット信号までの時間が等しいこと、及びそれぞれのリセット信号とバイアス電流駆動信号との時間関係が等しいことであるとしてもよい。【００７０】  バイアス電流と抵抗成分との関係で画素電源の電位が時定数をもって低下することも考えられるが、その場合でも、それぞれのリセット信号のタイミングを相対的に一致させることによって、画素電源の低下量のばらつきを排除できる。【００７１】  （第２実施形態）
図４は、本発明の第２実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。【００７２】  この駆動タイミングは、図１５に示される従来のタイミングと比べて、読出し行リセット信号及び読出し行転送信号が出力される読出し期間のみならず、排出行リセット信号及び排出行転送信号が出力される排出期間にもバイアス電流駆動信号が出力される点で異なる。【００７３】  これにより、バイアス電流制御トランジスタ１０７および定電流源１０８を介して各列の垂直信号出力線１０９に、読出し行にリセット信号が出力される期間と排出行にリセット信号が出力される期間とで、同一のバイアス電流が供給される。【００７４】  このような駆動タイミングを用いることにより、有効画素期間に不要電荷を排出される画素回路のＦＤ部と、垂直ブランキング期間に不要電荷を排出される画素回路のＦＤ部とを、同じ電位にリセットすることが可能となる。【００７５】  図５（ａ）は、第２実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図５（ｂ）は、図５（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。【００７６】  図６（ａ）は、第２実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図６（ｂ）は、図６（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。【００７７】  有効画素期間においては、図５（ａ）に示されるように、排出ステップにおいて排出行リセット信号が出力される期間に、電位統一ステップにおいてバイアス電流駆動信号が出力される。これによって、ＦＤ部１５に画素電源１０１の電位が与えられ、増幅トランジスタ１４に電流が流れるため抵抗成分１０５によって画素電源１０１に電位低下が生じる。ＦＤ部１５は、この低下した状態の電位Ｖｂ’にリセットされる。【００７８】  他方、垂直ブランキング期間においてもまた、図６（ａ）に示されるように、排出ステップにおいて排出行リセット信号が出力される期間に、電荷統一ステップにおいてバイアス電流駆動信号が出力される。そのため、有効画素期間と同様に、ＦＤ部１５は、低下した状態の画素電源の電位Ｖｂ’にリセットされる。【００７９】  すなわち、図５（ａ）に示したタイミングと、図６（ａ）に示したタイミングとで、ＦＤ部１５は、同じリセット電位Ｖｂ’にリセットされる。【００８０】  このように、本実施形態によれば、排出ステップにおいて排出行にある画素回路のＦＤ部がリセットされる期間に、電荷統一ステップにおいてバイアス電流を供給することによって、有効画素期間に不要電荷を排出される排出行のＦＤ部１５と、垂直ブランキング期間に不要電荷を排出される排出行のＦＤ部１５とが、同じ電位にリセットされる。そのため、図５（ｂ）及び図６（ｂ）に示されるように、不要電荷排出時の残留電荷の差がなくなり、残像による画像不良の発生を防止できる。【００８１】  （第３実施形態）
図７は、本発明の第３実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。【００８２】  この動作タイミングは、図１５に示される従来のタイミングと比べて、排出行リセット信号の出力期間が、画素電源の電位が通常の電位に回復する時期まで延期又は延長される点で異なる。一例としては、リセット信号の出力期間を、少なくとも転送信号の出力が開始するまで延長してもよい。【００８３】  このような駆動タイミングを用いることにより、有効画素期間に不要電荷を排出される画素回路のＦＤ部と、垂直ブランキング期間に不要電荷を排出される画素回路のＦＤ部とを、同じ電位にリセットすることが可能となる。【００８４】  図８（ａ）は、第３実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図８（ｂ）は、図８（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。【００８５】  図９（ａ）は、第３実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図９（ｂ）は、図９（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。【００８６】  有効画素期間においては、図８（ａ）に示されるように、読出しステップにおいて読出し行リセット信号が出力されることによって、画素電源の電位低下が生じるが、電位統一ステップにおいて排出行リセット信号が十分に長く、画素電源の電位が通常の電位Ｖａに回復する時期まで延長して出力されるため、ＦＤ部１５は、この通常の電位Ｖａにリセットされる。【００８７】  他方、垂直ブランキング期間においては、図９（ａ）に示されるように、読出し行、排出行とも増幅トランジスタ１４に電流が流れないため、画素電源の電位低下が起こらない。よって、ＦＤ部１５は、画素電源の通常の電位Ｖａにリセットされる。【００８８】  このように、本実施形態によれば、前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間を、少なくとも前記画素回路の光電変換部に生じた光電荷の排出が開始されるまで延長させるので、有効画素期間に不要電荷を排出される排出行のＦＤ部１５と、垂直ブランキング期間に不要電荷を排出される排出行のＦＤ部１５とが、同じ電位にリセットされる。そのため、図８（ｂ）及び図９（ｂ）に示されるように、不要電荷排出時の残留電荷の差がなくなり、残像による画像不良の発生を防止できる。【００８９】  なお、第１実施形態〜第３実施形態で示した駆動タイミングは、それぞれ単独で用いてもよく、また複数組み合わせて用いても構わない。【００９０】  以上説明したように、本発明における固体撮像装置の駆動方法は、駆動信号のタイミングを最適化するだけで、装置に新たな駆動回路や電源を追加することなく、残像による画像不良の発生を低コストかつ的確に防止する。
【産業上の利用可能性】
【００９１】  本発明における固体撮像装置の駆動方法は、電子シャッター動作を行う固体撮像装置に利用できる。
【図１】
2006093096.tif 000002
【図２】
2006093096.tif 000003
【図３】
2006093096.tif 000004
【図４】
2006093096.tif 000005
【図５】
2006093096.tif 000006
【図６】
2006093096.tif 000007
【図７】
2006093096.tif 000008
【図８】
2006093096.tif 000009
【図９】
2006093096.tif 000010
【図１０】
2006093096.tif 000011
【図１１】
2006093096.tif 000012
【図１２】
2006093096.tif 000013
【図１３】
2006093096.tif 000014
【図１４】
2006093096.tif 000015
【図１５】
2006093096.tif 000016
【図１６】
2006093096.tif 000017
【手続補正書】
【提出日】平成18年8月9日(2006.8.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路を備える固体撮像装置の駆動方法であって、
読出し行にある画素回路の光電変換部に生じた光電荷を、読出しのためのバイアス電流を前記画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、信号電荷として前記電荷蓄積部へ転送することにより、前記画素回路外へ読出す読出しステップと、
将来読出し行となる排出行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、不要電荷として前記電荷蓄積部へ転送する排出ステップと、
前記排出ステップが前記読出しステップに引き続いて実行される場合と単独で実行される場合とで、前記排出ステップで前記電荷蓄積部がリセットされる電位を一致させる電位統一ステップと
を含むことを特徴とする駆動方法。
【請求項２】
前記電位統一ステップにおいて、前記排出ステップが単独で実行される場合に前記排出ステップに先立って、前記バイアス電流を前記排出行にある画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットする
ことを特徴とする請求項１に記載の駆動方法。
【請求項３】
前記読出しステップにおいて、前記読出し行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、前記電荷蓄積部へ転送することによって前記読出しを行い、
前記電位統一ステップにおいて、前記読出しステップで前記読出し行にある画素回路の電荷蓄積部をリセットするタイミングと相対的に等しいタイミングで、前記排出行にある画素回路の電荷蓄積部をリセットする
ことを特徴とする請求項２に記載の駆動方法。
【請求項４】
前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間に、前記バイアス電流を前記画素回路へ供給する
ことを特徴とする請求項１に記載の駆動方法。
【請求項５】
前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間を、少なくとも前記画素回路の光電変換部に生じた光電荷の排出が開始されるまで延長させる
ことを特徴とする請求項１に記載の駆動方法。
【請求項６】
前記各画素回路は、さらに、前記共通の電源と前記電荷蓄積部との間に接続されるリセットスイッチと、前記光電変換部と前記電荷蓄積部との間に接続される転送スイッチとを備え、
前記電荷蓄積部のリセットは、前記リセットスイッチへの駆動信号の供給によって行われ、
前記光電変換部から電荷蓄積部への光電荷の転送は、前記転送スイッチへの駆動信号の供給によって行われる
ことを特徴とする請求項１に記載の駆動方法。
【請求項７】
行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路と、
各行を、画素回路の光電変換部に生じた光電荷を信号電荷として読出すべき読出し行として順次選択する読出し行選択手段と、
将来読出し行となる排出行を選択する排出行選択手段と、
前記複数の画素から光電荷を読出すためのバイアス電流を、駆動信号に応じて供給するバイアス電流源と、
前記バイアス電流源へ前記バイアス電流を供給させる駆動信号を出力しつつ、前記選択された読出し行にある画素回路へ、その画素回路の電荷蓄積部を前記共通の電源の電位にリセットさせるリセット信号と、その画素回路の光電変換部に生じた光電荷を信号電荷として前記電荷蓄積部へ転送させる転送信号とを出力し、
前記選択された排出行にある画素回路に、その画素回路の電荷蓄積部を前記共通の電源の電位にリセットするためのリセット信号と、その画素回路の光電変換部に生じた光電荷を不要電荷として前記電荷蓄積部へ転送するための転送信号とを出力すると共に、
前記排出行へのリセット信号及び転送信号が前記読出し行へのリセット信号及び転送信号に引き続いて出力される場合と単独で出力される場合とで、前記排出行へのリセット信号に応じて前記電荷蓄積部がリセットされる電位を一致させるための電位統一信号を出力する制御手段と
を備えることを特徴とする固体撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子、及びその駆動方法に関し、特に、各画素に共通の画素電源が供給される電子シャッター方式の固体撮像装置における画像不良を抑制する技術に関する。
【背景技術】
【０００２】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素を表すセル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【０００３】
このような固体撮像装置の一つとして、二次元に配列された画素を有する撮像素子を、転送選択スイッチを設けなくても画素の選択／非選択を行うことが可能な固体撮像装置が、例えば、特許文献１で提案されている。
【０００４】
また、そのような固体撮像装置におけるリセット電源と画素電源とを共通化する構成が、特許文献２で提案されている。
【０００５】
図１０は、特許文献２に基づく、従来の固体撮像装置の構成例を示す回路構成図である。
【０００６】
以下に、図１０で示した回路の画素読出し動作とリセット動作について説明を詳細に行う。なお、この説明は、特許文献２に示される構成に、特許文献３、４に記載される駆動方法を加味して、特徴を損なわない範囲の補足を加えて行われる。
【０００７】
この固体撮像装置は、フォトダイオード１１、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、増幅トランジスタ１４のゲートに直結するフローティングディフュージョン部１５からなる複数の画素回路１０−ｍ、・・・、１０−ｎ、・・・が行列状に配置されている。
【０００８】
フォトダイオード１１及びフローティングディフュージョン部１５は、それぞれＰＤ部及びＦＤ部と略称される。
【０００９】
そして、リセットトランジスタ１３を制御するリセット信号をリセットスイッチ線１０２−ｍ、１０２−ｎに出力すると共に、転送トランジスタ１２を制御する転送信号を転送スイッチ線１０３−ｍ、１０３−ｎに出力することによって、各画素回路を行単位に駆動する垂直駆動部１１２を備えている。
【００１０】
さらには、垂直信号出力線１０９、水平信号線１１０、水平選択トランジスタ１１１、水平駆動部１１３、画素電源１０１、バイアス電流制御線１０６、バイアス電流制御トランジスタ１０７、バイアス電流制御トランジスタ１０７に流れる電流を決定する定電流源１０８、及びタイミングジェネレータ１１４を備えている。
【００１１】
なお、図１０において、固体撮像装置の画素群１０４は、説明を簡明にするために２行２列分の画素回路だけを示しており、それに対応して、リセットスイッチ線及び転送スイッチ線も２行分だけ示してある。
【００１２】
一般的な固体撮像装置では、電子絞りとして電子シャッター方式が採用されている。電子シャッター動作は、フォトダイオードの光電荷を不要電荷としてあらかじめ排出する不要電荷排出動作を行った後、制御可能な時間の経過後にフォトダイオードから光電荷の転送を行うことによって、各画素回路内のフォトダイオードの電荷蓄積時間を可変とするものである。不要電荷排出動作後にフォトダイオードに蓄積された光電荷は、信号電荷として行毎に読出されるため、電子シャッター動作も行毎に実行される。
【００１３】
詳細には、不要電荷排出動作も、信号電荷読出し動作も、フローティングディフュージョン部１５を画素電源１０１の電位にリセットした後、フォトダイオード１１からフローティングディフュージョン部１５へ光電荷を転送する動作を含む点で共通している。転送された光電荷は、不要電荷排出動作においては無視され、信号電荷読出し動作においては垂直信号出力線１０９を通して読出される。
【００１４】
それぞれの行について、不要電荷排出動作が行われた後、信号電荷となるべき光電荷の蓄積が新たに開始され、所定時間経過後に信号電荷読出し動作が実行される。その結果、同じ強度の光の照射を受けたフォトダイオードは、どの行においても理論的には同じ量の信号電荷を蓄積することになる。
【００１５】
なお、電子シャッターにおける不要電荷の排出動作は、掃き出し動作と呼ばれることもあり、何れの用語も同義である。
【００１６】
図１１は、図１０で示した固体撮像装置における制御の概要を示した図であり、図１１（ａ）は、垂直駆動のための詳細な構成の一例を示し、図１１（ｂ）に駆動タイミングを示す。
【００１７】
図１１において、読出し行選択部２０、排出行選択部３０、及び選択部４０は、一例として、垂直駆動部１１２の内部の詳細構成を表している。
【００１８】
読出し行選択部２０は、例えばシフトレジスタであり、フォトダイオードで発生した光電荷を信号電荷として読出すべき読出し行を示す第１のビットを循環させる。
【００１９】
排出行選択部３０は、例えばシフトレジスタであり、フォトダイオードで発生した光電荷を不要電荷として排出すべき排出行を示す第２のビットを、前記第１のビットよりも所定の行数（言い換えれば、所定の位相）先行して循環させる。
【００２０】
選択部４０は、リセット信号及び転送信号を第１及び第２のビットで示される行のリセットスイッチ線及び転送スイッチ線へ選択的に出力すると共に、バイアス電流の供給及び停止を制御するためのバイアス駆動信号をバイアス電流制御線１０６へ出力する。
【００２１】
タイミングジェネレータ１１４は、選択部４０によって出力されるべきリセット信号及び転送信号を生成すると共に、読出し行選択部２０及び排出行選択部３０における第１及び第２のビットの循環と位相差とを制御する。
【００２２】
詳細には、図１１（ｂ）に示されるように、選択部４０は、読出し期間において、読出し行選択部２０によって示される行に対して、読出し行リセット信号を出力してリセットトランジスタ１３をオンさせることでＦＤ部１５を画素電源１０１の電位にリセットし、読出し行転送信号を出力して転送トランジスタ１２をオンさせることでＰＤ部１１からＦＤ部１５へ光電荷を転送させる。この間、バイアス電流駆動信号が出力され、ＦＤ部１５へ転送された光電荷は、信号電荷として、垂直信号出力線１０９を通して読出される。
【００２３】
選択部４０は、後続する排出期間において、排出行選択部３０によって示される行に対して、同様にして、排出行リセット信号を出力してＦＤ部１５をリセットし、排出行転送信号を出力してＰＤ部１１からＦＤ部１５へ光電荷を転送させる。この光電荷は、読捨てられるために、ＰＤ部１１から掃き出される。
【００２４】
このような、読出し行選択部２０により選択される読出し行における信号電荷読出し動作と、それに引き続く、排出行選択部３０により選択される排出行における不要電荷排出動作とを一組とする動作が、各行を循環しながら順次実行される。その結果、不要電荷排出動作が行われた行に対して、所定期間経過後には信号電荷読出し動作が行われ、電子シャッター動作が実現される。
【００２５】
図１１（ａ）において、読出し行選択部２０、及び排出行選択部３０の下部に、駆動されるべき対応行がない延伸部が示されている。読出し行選択部２０を循環する第１のビットがこの延伸部にある期間、信号電荷の読出し動作はどの行においても実行されず、また、排出行選択部３０を循環する第２のビットがこの延伸部にある期間、不要電荷の排出動作はどの行においても実行されない。
【００２６】
図１２（ａ）に示される、読出し行選択部２０を循環するビットがこの延伸部にある期間を、特に垂直ブランキング期間と呼び、それ以外の期間を有効画素期間と呼んで区別する。不要電荷排出動作は、垂直ブランキング期間には、信号電荷読出し動作に後続することなく単独で行われる。
【００２７】
垂直ブランキング期間は、一般的には、固体撮像装置におけるデジタルシグナルプロセッサーの信号処理等のための期間にあてられている。
【００２８】
垂直ブランキング期間には、図１２（ｂ）に示されるように、選択部４０は、読出し行リセット信号と読出し行転送信号をどの行へも供給せず、排出行リセット信号と排出行転送信号とを、先頭の行へ戻って供給する。これは、次のフレームの上方に位置する行に対する電子シャッター動作である。
【００２９】
以上説明した動作が、有効画素期間及び垂直ブランキング期間を通して繰り返されることによって、電子シャッターによる信号電荷の読出しが円滑に進行する。
【特許文献１】特開平１１−１１２０１８号公報
【特許文献２】特開２００３−３０９７７０号公報
【特許文献３】特開２００３−４６８６４号公報
【特許文献４】特開２００３−４６８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３０】
しかしながら、従来の構成によれば、有効画素期間において信号電荷読出し動作に後続して不要電荷排出動作が行われる行のＦＤ部と、垂直ブランキング期間において信号電荷読出し動作に後続することなく単独で不要電荷排出動作が行われる行のＦＤ部とが、異なる電位にリセットされるという問題がある。
【００３１】
これは、ＰＤ部から不要電荷が排出される前に、その不要電荷を受け入れるＦＤ部がリセットされる電位が行によって異なるということであり、行によってＰＤ部の不要電荷の残留量に差を生じることから、画像に横方向の帯状の残像が知覚され易くなり、画質不良の原因となる。
【００３２】
このようなＦＤ部のリセット電位の不統一は、次のようにして生じる。
【００３３】
図１３は、従来の固体撮像装置の回路構成であり、図１０に対応しているが、図１０との違いは画素電源を増幅トランジスタ１４に供給する配線の抵抗成分１０５を明示した点である。
【００３４】
図１４は、バイアス電流Ｉ０と電源線の配線抵抗Ｒ１０５による画素電源の電位降下を説明するための図である。図中、（ｉ）の期間は、バイアス電流である定電流源１０８の電流Ｉ０が流れているために、配線の抵抗成分１０５に生じる電圧降下により、画素電源の電位がＩ０×Ｒ１０５だけ下がった状態、（ｉｉ）の期間は、バイアス電流が流れなくなり、画素電源の電位が下がった状態から通常の電位に戻る過渡状態、（ｉｉｉ）の期間は、画素電源の電位が通常の電位にある状態を、それぞれ示している。
【００３５】
図１５（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を、有効画素期間について示すタイミングチャートである。図１５（ｂ）は、有効画素期間に不要電荷の排出が行われる排出行について、ＦＤ部の電位変化を説明する図である。
【００３６】
図１５（ａ）に示す動作において、読出し行選択部２０によって示される読出し行から光電荷が読出されており、図１３に示した抵抗成分１０５に電流が流れているため、画素電源１０１の電位は低下している。また、画素電源１０１は各行に共通接続されているため、電位低下の影響は排出行にも及ぶこととなる。
【００３７】
従って、図１５（ａ）に示すタイミングＴａでは、図１４に示した（ｉｉ）の期間に対応し、排出行リセット信号により、排出行のＦＤ部は画素電源の電位が下がった状態から通常の電位Ｖａに戻る過渡状態の電位Ｖｂ（＜Ｖａ）にリセットされる。
【００３８】
図１６（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を、垂直ブランキング期間について示すタイミングチャートである。図１６（ｂ）は、垂直ブランキング期間に不要電荷の排出が行われる排出行について、ＦＤ部の電位変化を説明する図である。
【００３９】
図１６（ａ）に示す動作において、読出し行リセット信号及び読出し行転送信号は何れも出力されず、図１５（ａ）に示す動作で生じていた読出し行の光電荷読出しに起因する画素電源の電位低下は起こらない。
【００４０】
従って、図１６（ａ）に示すタイミングＴｂでは、排出行リセット信号により、排出行のＦＤ部１５の電位は、通常の画素電源の電位Ｖａ（＞Ｖｂ）にリセットされる。
【００４１】
このようにして、有効画素期間において不要電荷が排出される行にある画素回路のＦＤ部と、垂直ブランキング期間において不要電荷が排出される他の行にある画素回路のＦＤ部とでリセット後の電位が相違する。その結果、後続して行われる光電荷の転送において、図１５（ｂ）及び図１６（ｂ）に対比されるように、前者の行の方が後者の行に比べて、フォトダイオード１１に不要電荷が残留しやすくなる。
【００４２】
そして、残留電荷量が行によって異なることによって、横方向の帯状の残像が知覚されることとなり、画像不良が生じる。
【００４３】
本発明は上記課題に鑑みてなされたものであり、複数の画素回路に共通の画素電源が供給される電子シャッター方式の固体撮像装置において、残像を低減し、画像不良を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【００４４】
上記課題を解決するため、本発明の固体撮像装置の駆動方法は、行列状に配置され、光電変換部と電荷蓄積部とを含み、かつ共通の電源を供給される複数の画素回路を備える固体撮像装置の駆動方法であって、読出し行にある画素回路の光電変換部に生じた光電荷を、読出しのためのバイアス電流を前記画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、信号電荷として前記電荷蓄積部へ転送することにより、前記画素回路外へ読出す読出しステップと、将来読出し行となる排出行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、不要電荷として前記電荷蓄積部へ転送する排出ステップと、前記排出ステップが前記読出しステップに引き続いて実行される場合と単独で実行される場合とで、前記排出ステップで前記電荷蓄積部がリセットされる電位を一致させる電位統一ステップとを含む。
【００４５】
また、前記電位統一ステップにおいて、前記排出ステップが単独で実行される場合に前記排出ステップに先立って、前記バイアス電流を前記排出行にある画素回路へ供給しつつ前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットしてもよい。
【００４６】
ここで、前記読出しステップにおいて、前記読出し行にある画素回路の光電変換部に生じた光電荷を、前記画素回路の電荷蓄積部を前記共通の電源の電位にリセットした後、前記電荷蓄積部へ転送することによって前記読出しを行う場合には、前記電位統一ステップにおいて、前記読出しステップで前記読出し行にある画素回路の電荷蓄積部をリセットするタイミングと相対的に等しいタイミングで、前記排出行にある画素回路の電荷蓄積部をリセットすることが望ましい。
【００４７】
また、前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間に、前記バイアス電流を前記画素回路へ供給してもよい。
【００４８】
また、前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間を、少なくとも前記画素回路の光電変換部に生じた光電荷の排出が開始されるまで延長させてもよい。
【００４９】
また、前記各画素回路は、さらに、前記共通の電源と前記電荷蓄積部との間に接続されるリセットスイッチと、前記光電変換部と前記電荷蓄積部との間に接続される転送スイッチとを備え、前記電荷蓄積部のリセットは、前記リセットスイッチへの駆動信号の供給によって行われ、前記光電変換部から電荷蓄積部への光電荷の転送は、前記転送スイッチへの駆動信号の供給によって行われるとしてもよい。
【００５０】
本発明は、このような駆動方法として実現できるのみならず、このような駆動方法に示される特徴的なタイミングで駆動信号を出力し、その駆動信号に従って動作する固体撮像装置として実現することもできる。
【発明の効果】
【００５１】
本発明によれば、有効画素期間に不要電荷を排出する行にある画素回路と、垂直ブランキング期間に不要電荷を排出する他の行にある画素回路とで、電荷蓄積部が同じ電位にリセットされた後、光電変換部の光電荷が不要電荷として前記電荷蓄積部へ転送される。これにより、画素回路によって電荷蓄積部のリセット電位に差がある場合に生じる、不要電荷排出後に光電変換部に残留する電荷の差をなくすことができ、残像による画像不良の発生を防止できる。
【００５２】
また、本発明では、駆動信号のタイミングを最適化するだけで、新たな駆動回路や電源を追加することなく、電荷蓄積部のリセット電位が統一されるため、残像による画像不良の発生を低コストかつ的確に防止できる点で、その実用的価値は大きい。
【発明を実施するための最良の形態】
【００５３】
以下に、本発明の実施形態について図面を参照しながら説明を行う。
【００５４】
本実施の形態における固体撮像装置の基本的な構成は、図１０、図１１、及び図１２に示した従来技術に係る構成と同じであり、その構成を電子シャッター方式によって駆動する点でも同じであるが、電子シャッターのためのＦＤ部のリセット、ＰＤ部からＦＤ部への不要電荷の転送、及び信号電荷を読出すためのバイアス電流の供給のそれぞれのタイミングが、残像による画像不良の発生を防止すべく最適化される点で異なる。
【００５５】
以下、従来技術の項で説明した事項と同様の事項については説明を省略し、本発明を特徴付ける駆動タイミングとその効果について、詳細に説明する。
【００５６】
（第１実施形態）
図１は、本発明の第１実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【００５７】
この駆動タイミングは、図１５に示される従来のタイミングと比べて、読出し行にある画素回路から光電荷を読出すためのバイアス電流を供給する期間に、排出行選択部３０によって選択されている排出行へリセット信号が出力される点で異なる。
【００５８】
そして、垂直ブランキング期間にもこのような駆動タイミングを用いることにより、有効画素期間に不要電荷を排出される画素回路のＦＤ部と、垂直ブランキング期間に不要電荷を排出される画素回路のＦＤ部とを、同じ電位にリセットすることが可能となる。
【００５９】
図２（ａ）は、第１実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図２（ｂ）は、図２（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【００６０】
図３（ａ）は、第１実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図３（ｂ）は、図３（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【００６１】
有効画素期間においては、図２（ａ）に示されるように、読出しステップにおいて、バイアス電流を供給しつつ、読出し行リセット信号と読出し行転送信号とを出力して読出し行から信号電荷を読出すので、図１３に示した抵抗成分１０５に電流が流れ、画素電源の電位が低下する。
【００６２】
その後、排出ステップにおいて、図中に示したタイミングＴａで、図１４に示した（ii）の期間と同様に、排出行へのリセット信号により、ＦＤ部１５は画素電源の電位が下がった状態から通常の電位に戻る過渡状態の電位Ｖｂにリセットされる。この動作は、従来と同じである。
【００６３】
他方、垂直ブランキング期間においては、図３（ａ）に示されるように、電位統一ステップにおいて、垂直信号出力線１０９にバイアス電流を供給しつつ、排出行リセット信号を出力することにより、排出行における画素回路のリセットトランジスタ１３がＯＮし、これによって、ＦＤ部１５に画素電源１０１の電位が与えられ、増幅トランジスタ１４に電流が流れるため抵抗成分１０５によって画素電源１０１に電位低下が生じる。
【００６４】
この後、排出ステップにおいて、バイアス電流が流れなくなった状態で、再度、排出行リセット信号が出力され、ＦＤ部１５は、画素電源の電位が下がった状態から通常の電位に戻る過渡状態の電位Ｖｂにリセットされ、図２（ａ）に示されるリセット動作におけるリセット電位と同じリセット電位Ｖｂにリセットされる。
【００６５】
このように、本実施形態によれば、排出ステップが読出しステップに後続せず単独で実行される場合に、前記排出ステップに先立って、前記バイアス電流を供給しつつ前記排出行にある画素回路の電荷蓄積部を前記共通の電源の電位にリセットする電位統一ステップを実行することによって、有効画素期間に不要電荷を排出される行のＦＤ部１５と、垂直ブランキング期間に不要電荷を排出される行のＦＤ部１５とが、同じ電位にリセットされる。そのため、図２（ｂ）及び図３（ｂ）に示されるように、不要電荷排出時の残留電荷の差がなくなり、残像による画像不良の発生を防止できる。
【００６６】
なお、電位統一ステップにおけるリセット信号は、読出しステップにおけるリセット信号と相対的に等しいタイミングで出力されることが望ましい。
【００６７】
ここで言う相対的に等しいタイミングとは、少なくともそれぞれのリセット信号の長さが等しいことであり、さらには、それぞれのリセット信号から排出行への後続するリセット信号までの時間が等しいこと、及びそれぞれのリセット信号とバイアス電流駆動信号との時間関係が等しいことであるとしてもよい。
【００６８】
バイアス電流と抵抗成分との関係で画素電源の電位が時定数をもって低下することも考えられるが、その場合でも、それぞれのリセット信号のタイミングを相対的に一致させることによって、画素電源の低下量のばらつきを排除できる。
【００６９】
（第２実施形態）
図４は、本発明の第２実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【００７０】
この駆動タイミングは、図１５に示される従来のタイミングと比べて、読出し行リセット信号及び読出し行転送信号が出力される読出し期間のみならず、排出行リセット信号及び排出行転送信号が出力される排出期間にもバイアス電流駆動信号が出力される点で異なる。
【００７１】
これにより、バイアス電流制御トランジスタ１０７および定電流源１０８を介して各列の垂直信号出力線１０９に、読出し行にリセット信号が出力される期間と排出行にリセット信号が出力される期間とで、同一のバイアス電流が供給される。
【００７２】
このような駆動タイミングを用いることにより、有効画素期間に不要電荷を排出される画素回路のＦＤ部と、垂直ブランキング期間に不要電荷を排出される画素回路のＦＤ部とを、同じ電位にリセットすることが可能となる。
【００７３】
図５（ａ）は、第２実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図５（ｂ）は、図５（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【００７４】
図６（ａ）は、第２実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図６（ｂ）は、図６（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【００７５】
有効画素期間においては、図５（ａ）に示されるように、排出ステップにおいて排出行リセット信号が出力される期間に、電位統一ステップにおいてバイアス電流駆動信号が出力される。これによって、ＦＤ部１５に画素電源１０１の電位が与えられ、増幅トランジスタ１４に電流が流れるため抵抗成分１０５によって画素電源１０１に電位低下が生じる。ＦＤ部１５は、この低下した状態の電位Ｖｂ’にリセットされる。
【００７６】
他方、垂直ブランキング期間においてもまた、図６（ａ）に示されるように、排出ステップにおいて排出行リセット信号が出力される期間に、電荷統一ステップにおいてバイアス電流駆動信号が出力される。そのため、有効画素期間と同様に、ＦＤ部１５は、低下した状態の画素電源の電位Ｖｂ’にリセットされる。
【００７７】
すなわち、図５（ａ）に示したタイミングと、図６（ａ）に示したタイミングとで、ＦＤ部１５は、同じリセット電位Ｖｂ’にリセットされる。
【００７８】
このように、本実施形態によれば、排出ステップにおいて排出行にある画素回路のＦＤ部がリセットされる期間に、電荷統一ステップにおいてバイアス電流を供給することによって、有効画素期間に不要電荷を排出される排出行のＦＤ部１５と、垂直ブランキング期間に不要電荷を排出される排出行のＦＤ部１５とが、同じ電位にリセットされる。そのため、図５（ｂ）及び図６（ｂ）に示されるように、不要電荷排出時の残留電荷の差がなくなり、残像による画像不良の発生を防止できる。
【００７９】
（第３実施形態）
図７は、本発明の第３実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【００８０】
この動作タイミングは、図１５に示される従来のタイミングと比べて、排出行リセット信号の出力期間が、画素電源の電位が通常の電位に回復する時期まで延期又は延長される点で異なる。一例としては、リセット信号の出力期間を、少なくとも転送信号の出力が開始するまで延長してもよい。
【００８１】
このような駆動タイミングを用いることにより、有効画素期間に不要電荷を排出される画素回路のＦＤ部と、垂直ブランキング期間に不要電荷を排出される画素回路のＦＤ部とを、同じ電位にリセットすることが可能となる。
【００８２】
図８（ａ）は、第３実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図８（ｂ）は、図８（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【００８３】
図９（ａ）は、第３実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図９（ｂ）は、図９（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【００８４】
有効画素期間においては、図８（ａ）に示されるように、読出しステップにおいて読出し行リセット信号が出力されることによって、画素電源の電位低下が生じるが、電位統一ステップにおいて排出行リセット信号が十分に長く、画素電源の電位が通常の電位Ｖａに回復する時期まで延長して出力されるため、ＦＤ部１５は、この通常の電位Ｖａにリセットされる。
【００８５】
他方、垂直ブランキング期間においては、図９（ａ）に示されるように、読出し行、排出行とも増幅トランジスタ１４に電流が流れないため、画素電源の電位低下が起こらない。よって、ＦＤ部１５は、画素電源の通常の電位Ｖａにリセットされる。
【００８６】
このように、本実施形態によれば、前記電位統一ステップにおいて、前記排出ステップで前記排出行にある画素回路の電荷蓄積部をリセットする期間を、少なくとも前記画素回路の光電変換部に生じた光電荷の排出が開始されるまで延長させるので、有効画素期間に不要電荷を排出される排出行のＦＤ部１５と、垂直ブランキング期間に不要電荷を排出される排出行のＦＤ部１５とが、同じ電位にリセットされる。そのため、図８（ｂ）及び図９（ｂ）に示されるように、不要電荷排出時の残留電荷の差がなくなり、残像による画像不良の発生を防止できる。
【００８７】
なお、第１実施形態〜第３実施形態で示した駆動タイミングは、それぞれ単独で用いてもよく、また複数組み合わせて用いても構わない。
【００８８】
以上説明したように、本発明における固体撮像装置の駆動方法は、駆動信号のタイミングを最適化するだけで、装置に新たな駆動回路や電源を追加することなく、残像による画像不良の発生を低コストかつ的確に防止する。
【産業上の利用可能性】
【００８９】
本発明における固体撮像装置の駆動方法は、電子シャッター動作を行う固体撮像装置に利用できる。
【図面の簡単な説明】
【００９０】
【図１】図１は、本発明の第１実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【図２】図２（ａ）は、第１実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図２（ｂ）は、図２（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図３】図３（ａ）は、第１実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図３（ｂ）は、図３（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図４】図４は、本発明の第２実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【図５】図５（ａ）は、第２実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図５（ｂ）は、図５（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図６】図６（ａ）は、第２実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図６（ｂ）は、図６（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図７】図７は、本発明の第３実施形態における固体撮像装置の各駆動信号の駆動タイミングを示すタイミングチャートである。
【図８】図８（ａ）は、第３実施形態の固体撮像装置の有効画素期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図８（ｂ）は、図８（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図９】図９（ａ）は、第３実施形態の固体撮像装置の垂直ブランキング期間における画素電源及び各駆動信号の時間変化を示すタイミングチャートであり、図９（ｂ）は、図９（ａ）に示した排出行転送信号によるＦＤ部の電位変化を説明する図である。
【図１０】図１０は、従来の固体撮像装置の構成例を示す回路構成図である。
【図１１】図１１（ａ）は、従来の固体撮像装置における垂直駆動のための詳細な構成の一例を示す図であり、図１１（ｂ）は有効画素期間における駆動タイミングチャートを示す図である。
【図１２】図１２（ａ）は、従来の固体撮像装置における垂直駆動のための詳細な構成の一例を示す図であり、図１２（ｂ）は垂直ブランキング期間における駆動タイミングチャートを示す図である。
【図１３】図１３は、従来の固体撮像装置について電源線の配線抵抗を明示した回路構成図である。
【図１４】図１４は、バイアス電流と電源線の配線抵抗による画素電源の電位低下を説明するための図である。
【図１５】図１５（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を、有効画素期間について示すタイミングチャートであり、図１５（ｂ）は、有効画素期間に不要電荷の排出が行われる画素におけるＦＤ部の電位変化を説明する図である。
【図１６】図１６（ａ）は、従来の固体撮像装置の駆動タイミングと画素電源の電位変化を垂直ブランキング期間について示すタイミングチャートであり、図１６（ｂ）は、垂直ブランキング期間に不要電荷の排出が行われる画素におけるＦＤ部の電位変化を説明する図である。
【符号の説明】
【００９１】
１０    画素回路
１１    フォトダイオード
１２    転送トランジスタ
１３    リセットトランジスタ
１４    増幅トランジスタ
１５    フローティングディフュージョン部
２０    読出し行選択部
３０    排出行選択部
４０    選択部
１０１    画素電源
１０２    リセットスイッチ線
１０３    転送スイッチ線
１０４    画素群
１０５    抵抗成分
１０６    バイアス電流制御線
１０７    バイアス電流制御トランジスタ
１０８    定電流源
１０９    垂直信号出力線
１１０    水平信号線
１１１    水平選択トランジスタ
１１２    垂直駆動部
１１３    水平駆動部
１１４    タイミングジェネレータ
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2006093096.tif 000018
【図２】
2006093096.tif 000019
【図３】
2006093096.tif 000020
【図４】
2006093096.tif 000021
【図５】
2006093096.tif 000022
【図６】
2006093096.tif 000023
【図７】
2006093096.tif 000024
【図８】
2006093096.tif 000025
【図９】
2006093096.tif 000026
【図１０】
2006093096.tif 000027
【図１１】
2006093096.tif 000028
【図１２】
2006093096.tif 000029
【図１３】
2006093096.tif 000030
【図１４】
2006093096.tif 000031
【図１５】
2006093096.tif 000032
【図１６】
2006093096.tif 000033
【国際調査報告】
2006093096.tif 000034
2006093096.tif 000035
2006093096.tif 000036