(57)【要約】【課題】地上デジタル放送受信用ＯＦＤＭ復調ＩＣにミキサー回路を内蔵する際に、同ＩＣ内で、デジタル回路で生じるデジタルノイズがアナログ回路であるミキサー回路に漏れ込むのを防止する。【解決手段】ミキサー回路２をＯＦＤＭ復調ＩＣ１００のチップＣＨ内に内蔵する際に、デジタル回路３用の電源端子６，８，１０及びＧＮＤ端子７，９，１１とは別個に、ミキサー回路２専用の電源端子４及びＧＮＤ端子５を設ける。更に、ＯＦＤＭ復調ＩＣ１００のチップＣＨ内に於いて、デジタル回路３用の電源配線６Ｌ，８Ｌ，１０Ｌ及びＧＮＤ配線７Ｌ，９Ｌ，１１Ｌとは別個に、ミキサー回路２専用の電源配線４Ｌ及びＧＮＤ配線５Ｌを設ける。【選択図】図１
2009146964.tif 000002
【特許請求の範囲】
【請求項１】
ミキサー回路を内蔵する地上デジタル放送受信用ＯＦＤＭ復調ＩＣであって、
前記ＯＦＤＭ復調ＩＣのパッケージ側に配設されたデジタル回路用の電源端子及びグランド端子とは別個に、前記ミキサー回路専用の電源端子及びグランド端子が前記パッケージ側に配設されていると共に、
前記ＯＦＤＭ復調ＩＣのチップ上に配設され且つ前記デジタル回路用の電源端子及びグランド端子に第１及び第２ワイヤーによってそれぞれ接続された前記デジタル回路用の電源配線及びグランド配線とは別個に、前記ミキサー回路専用の電源端子及びグランド端子に第３及び第４ワイヤーによってそれぞれ接続された前記ミキサー回路専用の電源配線及びグランド配線が前記チップ上に配設されていることを特徴とする、
地上デジタル放送受信用ＯＦＤＭ復調ＩＣ。
【請求項２】
ミキサー回路を内蔵する地上デジタル放送受信用ＯＦＤＭ復調ＩＣであって、
前記ＯＦＤＭ復調ＩＣのパッケージ内のチップ上に設けられたデジタル回路の各Ｉ／Ｏセル用の静電保護用電源配線及び静電保護用グランド配線とは別個に、前記ミキサー回路の各Ｉ／Ｏセル専用の静電保護用電源配線及び静電保護用グランド配線が前記チップ上に配設されており、
前記デジタル回路用の前記静電保護用電源配線及び前記静電保護用グランド配線に第１及び第２ワイヤーによってそれぞれ接続された、前記パッケージ側に配設されたデジタル回路用の静電保護用電源端子及び静電保護用グランド端子とは別個に、前記ミキサー回路用の前記静電保護用電源配線及び前記静電保護用グランド配線に第３及び第４ワイヤーによってそれぞれ接続されたミキサー回路用の静電保護用電源端子及び静電保護用グランド端子が前記パッケージ側に配設されており、
前記デジタル回路の各Ｉ／Ｏセル及び前記ミキサー回路の各Ｉ／Ｏセルの各々は、当該Ｉ／Ｏセルに流入する正の極性のサージ電流を当該Ｉ／Ｏセルに対応する静電保護用電源配線側に逃がすための第１静電保護素子と、当該Ｉ／Ｏセルに流入する負の極性のサージ電流を当該Ｉ／Ｏセルに対応する静電保護用グランド配線側に逃がすための第２静電保護素子とを備えていることを特徴とする、
地上デジタル放送受信用ＯＦＤＭ復調ＩＣ。
【請求項３】
ミキサー回路を内蔵する地上デジタル放送受信用ＯＦＤＭ復調ＩＣであって、
前記ＯＦＤＭ復調ＩＣのパッケージ内のチップ上に設けられたデジタル回路及び前記ミキサー回路の内の少なくとも一方が、
前記チップの基板を成すＰ型半導体基板と、
前記Ｐ型半導体基板の主面より前記Ｐ型半導体基板内に形成されたボトムＮ型ウェルと、
前記ボトムＮ型ウェルの上面上に形成され且つ当該回路の電源に接続されたＮ型ウェルと、
前記Ｎ型ウェルの上面より前記Ｎ型ウェル内に形成され、前記ボトムＮ型ウェルの前記上面の一部をその底面とし、前記Ｎ型ウェルによってその側面が全体的に取り囲まれていると共に、当該回路のグランドに接続されたＰ型ウェルとを備えることを特徴とする、
地上デジタル放送受信用ＯＦＤＭ復調ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ミキサー回路を内蔵した、地上デジタル放送受信用ＯＦＤＭ（Orthogonal Frequency Division Multiplex）復調ＩＣに関する。
【背景技術】
【０００２】
地上デジタル放送に於ける、従来のＯＦＤＭ信号受信システムに於いては、以下の２つの構成（方式）が用いられて来た。
【０００３】
（ａ）ダイレクトＩＦシステム（図７（ａ））
「チューナーＩＣ」＋「ＯＦＤＭ復調ＩＣ」
本方式では、チューナーＩＣのＩＦ信号出力(ＩＳＤＢ−Ｔ方式の場合には周波数は５７ＭＨｚ)を、直接ＯＦＤＭ復調ＩＣに入力する。そのため、ＯＦＤＭ復調ＩＣの入力部に内蔵されるＡ／Ｄコンバーター(以下「ＡＤＣ」と言う)には、５７ＭＨｚ−ＩＦ信号を扱うことが出来る高速ＡＤＣが必要となり、システムの価格は高価となる。
【０００４】
（ｂ）低ＩＦシステム（図７（ｂ））
「チューナーＩＣ」＋「ミキサーＩＣ」＋「ＯＦＤＭ復調ＩＣ」
本方式では、チューナーＩＣのＩＦ信号出力(ＩＳＤＢ−Ｔ方式の場合には周波数は５７ＭＨｚ)を、ミキサーＩＣで数ＭＨｚの周波数の信号にダウンコンバートして低ＩＦ信号を得た後に、低ＩＦ信号をＯＦＤＭ復調ＩＣに入力する。この方式によれば、ＯＦＤＭ復調ＩＣの入力部のＡＤＣは低ＩＦ信号に対応すれば良いため、技術的には容易に且つコスト面では安価にＡＤＣを構成することが出来る。その反面、ミキサーＩＣを必要とするため、その分だけ、システムは高価なシステムとなる。
【０００５】
【非特許文献１】「地上デジタルハイビジョンテレビ用ＬＳＩ」東芝レビューＶｏｌ．５８  ＮＯ．１２（２００３）
【非特許文献２】「小型地上デジタル放送受信用フロントエンドユニット」シャープ技報  第８８号（２００４年４月）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記２つの構成に対して、より安価なシステムを実現する方法としては、（ｂ）の低ＩＦシステムに於けるミキサーＩＣに用いられるミキサー回路をＯＦＤＭ復調ＩＣに内蔵することが挙げられる（図７（ｃ）参照）。この場合、ミキサー回路の規模自体は小さいため、ミキサー回路を内蔵する際のチップコストへのインパクトも小さい。しかも、ＡＤＣには、低ＩＦシステムと同等のものを用いれば良い。
【０００７】
しかし、ミキサー回路は純粋なアナログ回路である一方、ＯＦＤＭ復調ＩＣは、ＡＤＣを除き、その殆どがデジタル回路から成るため、ミキサー回路をＯＦＤＭ復調ＩＣに内蔵した場合には、デジタル信号がアナログ信号に干渉し易いという問題点がある。
【０００８】
この発明は斯かる問題点に鑑み成されたものであり、地上デジタル放送受信システムとして低ＩＦシステムを採用し且つミキサー回路をＯＦＤＭ復調ＩＣに内蔵してシステムのコストの低減化を図る場合に於いて、ＯＦＤＭ復調ＩＣ内でのデジタル信号のアナログ信号への干渉を防止することを、その目的とする。
【課題を解決するための手段】
【０００９】
本発明の主題に於いては、低ＩＦシステムで必要なミキサー回路をＯＦＤＭ復調ＩＣに内蔵する際に、デジタル回路用の電源端子及びＧＮＤ端子とは別に、ミキサー回路専用の電源端子・ＧＮＤ端子を設ける。更に、ＯＦＤＭ復調ＩＣのチップ内に於いて、デジタル回路用の電源配線及びＧＮＤ配線とは別に、ミキサー回路専用の電源配線及びＧＮＤ配線を設ける。
【００１０】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【００１１】
本発明の主題によれば、ＯＦＤＭ復調ＩＣにミキサー回路を内蔵する際に、同ＩＣ内で、デジタル回路で生じるデジタルノイズがアナログ回路に漏れ込む経路を分断することが出来るので、アナログ信号へのデジタル信号の干渉を低減することが出来る。
【発明を実施するための最良の形態】
【００１２】
（実施の形態１）
本実施の形態の核心部は、低ＩＦ方式に於けるミキサー回路を内蔵する地上デジタル放送受信用ＯＦＤＭ復調ＩＣに於いて、ミキサー回路専用の電源端子及びＧＮＤ（グランド）端子を設けてデジタル回路用の電源端子及びＧＮＤ端子と分けると共に、ＩＣ内部の電源配線及びＧＮＤ配線もミキサー回路用とデジタル回路用とで別々に設けている点にある。以下、図面を参照して、この特徴点を詳述する。
【００１３】
図１は、本実施の形態に係るミキサー回路内蔵型の地上デジタル放送受信用ＯＦＤＭ復調ＩＣ１００の構成を模式的に示す透視平面図である。
【００１４】
図１に於いて、ＯＦＤＭ復調ＩＣ１００のパッケージ（例えばモールド成型で製造された樹脂パッケージ）１の周縁部には、多数のリード端子ＬＴが設けられている。これらのリード端子ＬＴの内で、端子６，８，１０はデジタル回路用の電源端子であり、端子７，９，１１はデジタル回路用のグランド端子である。それに対して、リード端子ＬＴの中には、デジタル回路用の電源端子６，８，１０及びグランド端子７，９，１１とは別個に、ミキサー回路専用の電源端子４及びミキサー回路専用のグランド端子５が設けられている。
【００１５】
他方、パッケージ１内の半導体チップ（以下「チップ」と言う。）ＣＨ上には、デジタル回路３及び内蔵されたミキサー回路２が形成されている。その内、デジタル回路３は、同じくチップＣＨ上に形成された、ミキサー回路２の出力信号を受信するＡＤＣ（図７（ｃ）参照。図１では図示せず。）が出力するデジタル信号を受信するＯＦＤＭ復調回路（図７（ｃ）参照。）より成る。そして、デジタル回路３内の各電源入力端子３ＰＩは、それぞれ、チップＣＨの周縁上に形成された対応するパッド６Ｐ，８Ｐ，１０Ｐと、チップＣＨ上に配設された対応するデジタル回路用の電源配線６Ｌ，８Ｌ，１０Ｌによって、接続されている。そして、各パッド６Ｐ，８Ｐ，１０Ｐは、電源端子６，８，１０のインナーリード部上及び各パッド６Ｐ，８Ｐ，１０Ｐ上にそれぞれの一端がボンディングされた第１ワイヤー（例えばＡｕ線）６Ｗ，８Ｗ，１０Ｗによって、対応する電源端子６，８，１０に接続されている。同様に、デジタル回路３内の各グランド入力端子３ＧＩも、それぞれ、チップＣＨの周縁上に形成された対応するパッド７Ｐ，９Ｐ，１１Ｐと、チップＣＨ上に配設された対応するデジタル回路用のグランド配線７Ｌ，９Ｌ，１１Ｌによって、接続されている。そして、各パッド７Ｐ，９Ｐ，１１Ｐは、グランド端子７，９，１１のインナーリード部上及び各パッド７Ｐ，９Ｐ，１１Ｐ上にそれぞれの一端がボンディングされた第２ワイヤー（例えばＡｕ線）７Ｗ，９Ｗ，１１Ｗによって、対応するグランド端子７，９，１１に接続されている。
【００１６】
これに対して、ミキサー回路２内の電源入力端子２ＰＩは、チップＣＨの周縁上に形成されたパッド４Ｐと、チップＣＨ上に電源配線６Ｌ，８Ｌ，１０Ｌとは別個に配設されたミキサー回路専用の電源配線４Ｌによって、接続されている。そして、ミキサー回路専用のパッド４Ｐは、ミキサー回路専用の電源端子４のインナーリード部上及びパッド４Ｐ上にそれぞれの一端がボンディングされた第３ワイヤー（例えばＡｕ線）４Ｗによって、ミキサー回路専用の電源端子４に接続されている。同様に、ミキサー回路２内のグランド入力端子２ＧＩも、チップＣＨの周縁上に形成されたパッド５Ｐと、チップＣＨ上にグランド配線７Ｌ，９Ｌ，１１Ｌとは別個に配設されたミキサー回路専用のグランド配線５Ｌによって、接続されている。そして、ミキサー回路専用のパッド５Ｐは、ミキサー回路専用のグランド端子５のインナーリード部上及びパッド５Ｐ上にそれぞれの一端がボンディングされた第４ワイヤー（例えばＡｕ線）５Ｗによって、ミキサー回路専用のグランド端子５に接続されている。
【００１７】
以上の構成によって、図１のＯＦＤＭ復調ＩＣ１００は、次の様な利点を奏する。即ち、デジタル回路３に於いては、その内部のＣＭＯＳ回路のスイッチングに起因するデジタルノイズ電流が、デジタル回路用の電源配線とＧＮＤ配線との間に流れる。このため、ＯＦＤＭ復調ＩＣにミキサー回路を内蔵する場合に於いて、単純にミキサー回路の電源端子及びＧＮＤ端子をそれぞれデジタル回路の電源端子及びＧＮＤ端子と共用としてしまうと、ミキサー回路側の電源配線とＧＮＤ配線との間にも、デジタル回路側で生じた上記のデジタルノイズ電流が流れてしまい、デジタル信号がアナログ信号に干渉してしまうと言う弊害が生ずる。しかしながら、本実施の形態に係るＯＦＤＭ復調ＩＣ１００では、ミキサー回路専用の電源端子４及びＧＮＤ端子５を設けてデジタル回路用の電源端子及びＧＮＤ端子とは分別している。と共に、ＩＣ内部の電源配線及びＧＮＤ配線も、ミキサー回路２用とデジタル回路３用とで別々に設けている。そのため、ミキサー回路側の電源配線５ＬとＧＮＤ配線４Ｌとの間にデジタル回路３側で生じたデジタルノイズ電流が流れることは一切無く、デジタル信号によるアナログ信号への干渉を有効に防ぐことが出来る。
【００１８】
（実施の形態２）
図２は、本実施の形態に係るミキサー回路内蔵型の地上デジタル放送受信用ＯＦＤＭ復調ＩＣのチップ上に構成される、デジタル回路２８の各Ｉ／Ｏセル２７及びミキサー回路１８の各Ｉ／Ｏセル１７の構成を模式的に示す回路図である。
【００１９】
図２に於いて、ミキサー回路１８はチップ上に構成されており、電源１９及びＧＮＤ（グランド）２０を有する。又、ミキサー回路１８と共にチップ上に構成され且つその出力端が同回路１８の入力端に接続されるミキサー回路１８用の各Ｉ／Ｏセル１７は、パッド１２、静電保護用ダイオード１３（第１静電保護素子に該当）、静電保護用ダイオード１４（第２静電保護素子に該当）、ミキサー回路専用の静電保護用電源配線１５及びミキサー回路専用の静電保護用ＧＮＤ配線１６を有している。これらの構成素子の内で、パッド１２には、ＯＦＤＭ復調ＩＣのパッケージの周縁部に設けられたミキサー回路１８に必要な外部端子ないしはリード端子（信号入力端子及びバイアス端子等：図示せず。）のインナーリード部にその一端がボンディングされたワイヤーの他端が、ボンディングされる。又、静電保護用ダイオード１３は、外部端子よりＩ／Ｏセル１７に流入する正の極性のサージ電流をＩ／Ｏセル１７専用の静電保護用電源配線１５側に逃がす機能を有する。同様に、静電保護用ダイオード１４は、Ｉ／Ｏセル１７に外部端子より流入する負の極性のサージ電流をＩ／Ｏセル１７専用の静電保護用ＧＮＤ配線１６側に逃がす機能を有する。
【００２０】
他方、デジタル回路２８も同一チップ上に構成されており、電源２９及びＧＮＤ３０を有する。又、デジタル回路２８と共に同一チップ上に構成されているデジタル回路２８の入出力用の各Ｉ／Ｏセル２７は、パッド２１、静電保護用ダイオード２２（第１静電保護素子に該当）、静電保護用ダイオード２３（第２静電保護素子に該当）、出力バッファ回路２４、デジタル回路専用の静電保護用電源配線２５及びデジタル回路専用の静電保護用ＧＮＤ配線２６を有している。これらの構成素子の内で、パッド２１には、デジタル回路２８に必要な外部端子ないしはリード端子にその一端がボンディングされたワイヤーの他端が、ボンディング接続される。図２では、一例として、Ｉ／Ｏセル２７はデジタル回路２８の出力用Ｉ／Ｏセルであり、パッド２１は、デジタル信号の出力パッドを表している。これに対して、Ｉ／Ｏセルがデジタル回路２８の入力用Ｉ／Ｏセルである場合には、パッド２１は入力パッドとなり、出力バッファ回路２４の代わりに、入力バッファ回路が配置される。尚、出力バッファ回路２４の電源端子及びＧＮＤ端子は、それぞれ、デジタル回路２８の静電保護用電源配線２５及び静電保護用ＧＮＤ配線２６に接続されている。
【００２１】
本実施の形態では、ミキサー回路１８の各Ｉ／Ｏセル１７専用の静電保護用電源配線１５は、図２に於ける他の何れの電源配線とも接続されておらず、ミキサー回路１８の各Ｉ／Ｏセル１７専用の静電保護用ＧＮＤ配線１６も、図２に於ける他の何れのＧＮＤ配線とも接続されていない。しかも、静電保護用電源配線１５にワイヤーを介して接続される、パッケージ側に配設されるミキサー回路１８の各Ｉ／Ｏセル１７専用の静電保護用電源端子は、パッケージ側の他の電源端子とは別個に設けられている。同様に、静電保護用ＧＮＤ配線１６にワイヤーを介して接続される、パッケージ側に配設されるミキサー回路１８の各Ｉ／Ｏセル１７専用の静電保護用ＧＮＤ端子も、パッケージ側の他のＧＮＤ端子とは別個に設けられている。
【００２２】
同様に、デジタル回路２８の各Ｉ／Ｏセル２７専用の静電保護用電源配線２５及び静電保護用ＧＮＤ配線２６は、それぞれ、図２に於ける他の何れの電源配線及びＧＮＤ配線とも接続されていない。と共に、静電保護用電源配線２５にワイヤーを介して接続される、パッケージ側に配設されるデジタル回路２８の各Ｉ／Ｏセル２７専用の静電保護用電源端子は、パッケージ側の他の電源端子とは別個に設けられている。又、静電保護用ＧＮＤ配線２６にワイヤーを介して接続される、パッケージ側に配設されるデジタル回路２８の各Ｉ／Ｏセル２７専用の静電保護用ＧＮＤ端子も、パッケージ側の他のＧＮＤ端子とは別個に設けられている。
【００２３】
ここで、図３は、本発明とは異なり、一般的なデジタルＩＣに於けるチップ上の配線を模式的に示した平面図である。図３に於いて、３１はデジタル回路から成るチップ、２５はデジタル回路の静電保護用電源配線、２６はデジタル回路の静電保護用ＧＮＤ配線、２７はデジタル回路用の各Ｉ／Ｏセルである。
【００２４】
他方、図４は、本実施の形態の一例に係るＯＦＤＭ復調ＩＣ内チップ３２上の配線構成を模式的に示す平面図である。図４に例示する通り、同チップ３２上では、ミキサー回路１８の各Ｉ／Ｏセル１７に共用の静電保護用電源配線１５が、デジタル回路２８の各Ｉ／Ｏセル２７に共用の静電保護用電源配線２５とは別個に、ミキサー回路１８の各Ｉ／Ｏセル１７に専用の配線として配設されている。同じく、チップ３２上で、ミキサー回路１８の各Ｉ／Ｏセル１７に共用の静電保護用ＧＮＤ配線１６が、デジタル回路２８の各Ｉ／Ｏセル２７に共用の静電保護用ＧＮＤ配線２６とは別個に、各Ｉ／Ｏセル１７に専用の配線として配設されている。そして、チップ３２上には、ミキサー回路１８の各Ｉ／Ｏセル１７に専用のパッド１５Ｐ，１６Ｐが配設されている。両パッド１５Ｐ，１６Ｐの内で、静電保護用電源配線１５用のパッド１５Ｐは、ボンディングワイヤー（第３ワイヤー）１５Ｗを介して、パッケージ側に配設されたミキサー回路１８用の静電保護用電源端子１５Ｔに接続されている。且つ、静電保護用ＧＮＤ配線１６用のパッド１６Ｐは、ボンディングワイヤー（第４ワイヤー）１６Ｗを介して、パッケージ側に配設されたミキサー回路１８用の静電保護用ＧＮＤ端子１６Ｔに接続されている。これに対して、デジタル回路２８の静電保護用電源配線２５用のパッド２５Ｐは、ボンディングワイヤー（第１ワイヤー）２５Ｗを介して、パッケージ側に配設されたデジタル回路２８用の静電保護用電源端子２５Ｔに接続されている。又、デジタル回路２８の静電保護用ＧＮＤ配線２６用のパッド２６Ｐは、ボンディングワイヤー（第２ワイヤー）２６Ｗを介して、パッケージ側に配設されたデジタル回路２８用の静電保護用ＧＮＤ端子２６Ｔに接続されている。以下に、本実施の形態の利点について言及する。
【００２５】
一般的に、デジタル回路から成るＩＣに於いては、図３に示す様に、静電保護用ダイオード及び入出力バッファ回路を含むデジタル回路用のＩ／Ｏセル２７が、チップの周囲にリング状に配置されている。しかも、これらのリング状に配置された各Ｉ／Ｏセル２７は、静電保護用の電源配線２５及びＧＮＤ配線２６を共用している。そのため、デジタル回路に接続された端子にデジタル信号が入出力される場合には、その端子に接続された静電保護ダイオード及び入出力バッファ回路を通じて、デジタルノイズが静電保護用の電源配線２５又はＧＮＤ配線２６に漏れ込む。即ち、デジタル回路の静電保護用の電源配線２５又はＧＮＤ配線２６には、デジタルノイズ成分が存在している。
【００２６】
従って、ＯＦＤＭ復調ＩＣ内にミキサー回路を内蔵する場合に於いて、ミキサー回路の静電保護用の電源配線及びＧＮＤ配線を、それぞれ、デジタル回路の静電保護用の電源配線及びＧＮＤ配線と共用とすると、前述のデジタルノイズ成分がミキサー回路用Ｉ／Ｏセルの静電保護用ダイオードを通じてミキサー回路に漏れ込んでしまうと言う問題点が生じ得る。
【００２７】
しかしながら、本実施の形態では、図４に例示する様に、ミキサー回路１８の静電保護用電源配線１５及び静電保護用ＧＮＤ配線１６は、それぞれ、デジタル回路２８の静電保護用電源配線２５及び静電保護用ＧＮＤ配線２６とは分離されて別個の配線として配設されている。しかも、パッケージ側のミキサー回路１８用の静電保護用電源端子１５Ｔ及び静電保護用ＧＮＤ端子１６Ｔも、それぞれ、パッケージ側のデジタル回路２８用の静電保護用電源端子２５Ｔ及び静電保護用ＧＮＤ端子２６Ｔとは別個に設けられている。従って、本実施の形態では、既述したデジタルノイズがミキサー回路１８に漏れ込むことは無い。
【００２８】
尚、図２に於いては、静電保護素子として、ダイオードを用いる例を示している。しかしながら、これに限らず、他の静電保護素子を用いた場合でも、同様な配線構成を行うことによって、同様の利点が得られる。例えば、その他の静電保護素子としては、ＯＦＦトランジスタ（ダイオード接続されたＰ型ＭＯＳトランジスタとダイオード接続されたＮ型ＭＯＳトランジスタとを電源―ＧＮＤ間に直列接続して成る回路）を用いることが可能である。
【００２９】
又、図４に具現化された本実施の形態の構成に、既述した実施の形態１の構成を組み合わせることとしても良い。この場合には、上記の利点に加えて、既述した実施の形態１の利点も得られる。
【００３０】
（実施の形態３）
図５は、本発明とは異なり、一般的なデジタルＩＣに於けるチップの縦断面構造を示している。図５に於いて、２９はデジタル回路の電源、３０はデジタル回路のＧＮＤ、３３はＰ型半導体基板（チップの基板）、３４はＮ型ウェル、３５はＰ型ウェルである。図５には、Ｎ型ウェル３４内に形成されたＰ−ｃｈトランジスタ及びＰ型ウェル３５内に形成されたＮ−ｃｈトランジスタの縦断面構成が例示されている。
【００３１】
他方、図６は、本実施の形態に係る、ミキサー回路を内蔵したＯＦＤＭ復調ＩＣの１チップの縦断面構造を示している。このミキサー回路内蔵型ＯＦＤＭ復調ＩＣに於いては、図６に示すボトムＮ型ウェル３６，３６Ｄを有するトリプルウェル構造が採用されている。図６は、図面の左半分側のチップ領域にミキサー回路部分があり、図面の右半分側のチップ領域にデジタル回路部分があることを、模式的に示している。又、各領域には、Ｎ型ウェル３４，３４Ｄ内に形成されたＰ−ｃｈトランジスタ及びＰ型ウェル３５，３５Ｄ内に形成されたＮ−ｃｈトランジスタの縦断面構成が例示されている。以下に、デジタル回路及びミキサー回路の各々に該当するチップ内の領域の構造を、詳述する。
【００３２】
先ず、ＯＦＤＭ復調ＩＣのパッケージ内のチップ上に設けられたデジタル回路部分は、当該チップの基板を成すＰ型半導体基板３３と、ボトムＮ型ウェル３６Ｄと、Ｎ型ウェル３４Ｄと、Ｐ型ウェル３５Ｄ，３７とを、有する。そして、デジタル回路部分の全体に渡って、ボトムＮ型ウェル３６Ｄは、Ｐ型半導体基板３３の主面（裏面に対向する面）よりＰ型半導体基板３３内部に形成されている。又、Ｎ型ウェル３４Ｄは、ボトムＮ型ウェル３６Ｄの上面上に形成されており、且つ、デジタル回路の電源２９に接続されている。そして、Ｐ型ウェル３５Ｄが、Ｎ型ウェル３４Ｄの上面よりＮ型ウェル３４Ｄ内部に向けて形成されており、しかも、Ｐ型ウェル３５Ｄの底面はボトムＮ型ウェル３６Ｄの上面の一部に該当する。その結果、Ｐ型ウェル３５Ｄは、Ｎ型ウェル３４Ｄによって、その側面が全体的に完全に取り囲まれている。更に、Ｐ型ウェル３５Ｄの上面は、デジタル回路のＧＮＤ３０に接続されている。そのため、デジタル回路部分のＰ型ウェル３５ＤとボトムＮ型ウェル３６Ｄとの界面には、逆バイアス状態にあるＰＮ接合が形成されている。
【００３３】
他方、ＯＦＤＭ復調ＩＣのパッケージ内のチップ上に設けられたミキサー回路部分は、当該チップの基板を成すＰ型半導体基板３３と、ボトムＮ型ウェル３６と、Ｎ型ウェル３４と、Ｐ型ウェル３５，３７とを、有する。そして、ミキサー回路部分の全体に渡って、ボトムＮ型ウェル３６は、Ｐ型半導体基板３３の上記主面よりＰ型半導体基板３３内部に形成されている。その上で、Ｎ型ウェル３４は、ボトムＮ型ウェル３６の上面上に形成されており、且つ、ミキサー回路の電源１９に接続されている。そして、Ｐ型ウェル３５が、Ｎ型ウェル３４の上面よりＮ型ウェル３４内部に向けて形成されており、しかも、Ｐ型ウェル３５の底面はボトムＮ型ウェル３６の上面の一部に該当する。その結果、Ｐ型ウェル３５は、Ｎ型ウェル３４によって、その側面が全体的に完全に取り囲まれている。更に、Ｐ型ウェル３５の上面は、ミキサー回路のＧＮＤ２０に接続されている。そのため、ミキサー回路部分のＰ型ウェル３５とボトムＮ型ウェル３６との界面には、逆バイアス状態にあるＰＮ接合が形成されている。
【００３４】
尚、Ｐ型ウェル３７を介在させることによって、ミキサー回路部分のＮ型半導体の領域と、デジタル回路部分のＮ型半導体の領域とは、互いに接してはいない。
【００３５】
次に、図６に具現化された本実施の形態の利点について言及する。
【００３６】
一般的に、デジタル回路から成るＩＣのウエハプロセスは、工程数を節約するために、ボトムＮ型ウェルを使用するトリプルウェル構造を採用しない。その場合、Ｐ型半導体基板（P-sub）３３は、Ｐ型ウェル３５を介してデジタル回路のＧＮＤ３０に接続されており、複数の別系統のＧＮＤがある場合でも、各系統のＧＮＤは、共通のＰ型半導体基板（P-sub）３３に接続されている。その様子を図５に示す。
【００３７】
ＯＦＤＭ復調ＩＣにミキサー回路を内蔵する場合に、ミキサー回路のＧＮＤとデジタル回路のＧＮＤとが共通のＰ型半導体基板（P-sub）３３に接続されていると、デジタル回路のＧＮＤ配線には理想とは異なり実際には抵抗があるため、そのためにデジタル回路のＧＮＤ配線に存在するデジタルノイズ成分が、Ｐ型半導体基板（P-sub）３３を通じて、ミキサー回路のＧＮＤ配線に漏れこんでしまうと言う問題点がある。
【００３８】
しかるに、本実施の形態では、図６に示す様に、それぞれのＧＮＤ２０，３０が接続されたミキサー回路のＰ型ウェル３５の領域とデジタル回路のＰ型ウェル３５Ｄの領域とをそれぞれ別のＮ型半導体の領域で完全に取り囲み、更にそれぞれのＮ型ウェル３４，３４Ｄの半導体領域は、それぞれの電源１９，２９に接続している。この様な構造を採用することで、デジタル回路のＧＮＤ配線に存在するデジタルノイズ成分が、Ｐ型半導体基板（P-sub）３３を通じて、ミキサー回路のＧＮＤ配線に漏れ込むのを防止することが出来、Ｐ型半導体基板（P-sub）３３を通じての干渉の経路を分断することが出来る。
【００３９】
尚、デジタル回路及びミキサー回路の何れか一方にのみ、図６に示す様なボトムＮ型ウェルを有するトリプルウェル構造を採用しても、同等の作用・効果が得られる。但し、逆バイアス状態にあるＰ型ウェル３５，３５ＤとボトムＮ型ウェル３６，３６Ｄとの界面に存在するＰＮ接合には若干のデジタルノイズがＰ型半導体基板（P-sub）３３側に流れる蓋然性があるので、図６に示す様に、デジタル回路及びミキサー回路の双方にボトムＮ型ウェルを有するトリプルウェル構造を採用することがより好ましいと言える。
【００４０】
又、本実施の形態の構成に既述した実施の形態１及び／又は２の構成を組み合わせても良いことは勿論である。
【００４１】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【００４２】
本発明に係る地上デジタル放送受信用ＯＦＤＭ復調ＩＣは、日本や欧州等に於けるＯＦＤＭ信号を使用した地上デジタル放送を受信する装置全般（ＴＶ、ＤＶＤレコーダー等）に適用して好適である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１に係る地上デジタル放送受信用ＯＦＤＭ復調ＩＣの電源配線及びＧＮＤ配線の構成を模式的に示す透視平面図である。
【図２】本発明の実施の形態２に係るＯＦＤＭ復調ＩＣチップ内に構成されるデジタル回路用のＩ／Ｏセル及びミキサー回路用のＩ／Ｏセルの構成を示す回路図である。
【図３】一般的な、デジタル回路のみから成るＩＣにおける配線構成を模式的に示す平面図である。
【図４】本発明の実施の形態２の一例に係るＯＦＤＭ復調ＩＣ内チップ上の配線構成を模式的に示す平面図である。
【図５】一般的な、デジタル回路を成すＩＣチップの構成を示す縦断面図である。
【図６】本発明の実施の形態３に係るミキサー回路を内蔵したＯＦＤＭ復調ＩＣのチップの構成を示す縦断面図である。
【図７】地上デジタル放送に於けるＯＦＤＭ信号受信システムに於いて用いられる種々の方式を示す図である。
【符号の説明】
【００４４】
１００  ＯＦＤＭ復調ＩＣ、１  ＯＦＤＭ復調ＩＣパッケージ、ＣＨ  チップ、２，１８  ミキサー回路、３，２８  デジタル回路、４  ミキサー回路用電源端子、５  ミキサー回路用ＧＮＤ端子、６，８，１０  デジタル回路用電源端子、７，９，１１  デジタル回路用ＧＮＤ端子、４Ｌ  ミキサー回路用電源配線、５Ｌ  ミキサー回路用ＧＮＤ配線、６Ｌ，８Ｌ，１０Ｌ  デジタル回路用電源配線、７Ｌ，９Ｌ，１１Ｌ  デジタル回路用ＧＮＤ配線、１５  ミキサー回路の静電保護用電源配線、１６  ミキサー回路の静電保護用ＧＮＤ配線、２５  デジタル回路の静電保護用電源配線、２６  デジタル回路の静電保護用ＧＮＤ配線、３３  Ｐ型半導体基板、３４，３４Ｄ  Ｎ型ウェル、３５，３５Ｄ  Ｐ型ウェル、３６，３６Ｄ  ボトムＮウェル。
【図１】
2009146964.tif 000003
【図２】
2009146964.tif 000004
【図３】
2009146964.tif 000005
【図４】
2009146964.tif 000006
【図５】
2009146964.tif 000007
【図６】
2009146964.tif 000008
【図７】
2009146964.tif 000009