(57)【要約】連続粒界結晶シリコンによって形成されたシリコン膜５を備えるフォトダイオードにおいて、シリコン膜５に、シリコン膜５の表面に沿って順に、ｐ型の半導体領域２、真性半導体領域３、及びｎ型の半導体領域４を配置する。真性半導体領域３は、ｐ型の半導体領域２及びｎ型の半導体領域４に接触するよう形成する。このとき、真性半導体領域３とｐ型の半導体領域２との境界から、真性半導体領域３とｎ型の半導体領域４との境界までの距離Ｌは２．５μｍ以上１０μｍ以下に設定する。また、Ｌは好ましくは、３μｍ以上７μｍ以下に設定する。【特許請求の範囲】
【請求項１】
連続粒界結晶シリコンによって形成されたシリコン膜を備え、
前記シリコン膜は、前記シリコン膜の表面に沿って順に配置された、第１導電型の半導体領域、真性半導体領域、及び前記第１導電型と逆の第２導電型の半導体領域を備え、
前記真性半導体領域は、前記第１導電型の半導体領域及び前記第２導電型の半導体領域に接触するよう形成され、
前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、２．５μｍ以上１０μｍ以下に設定されていることを特徴とするフォトダイオード。
【請求項２】
前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離が、３μｍ以上７μｍ以下に設定されている請求項１に記載のフォトダイオード。
【請求項３】
前記シリコン膜が、複数のアクティブ素子を備えたアクティブマトリクス基板のベース基板上に形成されている請求項１に記載のフォトダイオード。
【請求項４】
複数のアクティブ素子が形成されたアクティブマトリクス基板と、周囲の光に反応して信号を出力するフォトダイオードとを有する表示装置であって、
前記フォトダイオードは、前記アクティブマトリクス基板のベース基板上に、連続粒界結晶シリコンによって形成されたシリコン膜を備え、
前記シリコン膜は、前記シリコン膜の表面に沿って順に配置された、第１導電型の半導体領域、真性半導体領域、及び前記第１導電型と逆の第２導電型の半導体領域を備え、
前記真性半導体領域は、前記第１導電型の半導体領域及び前記第２導電型の半導体領域に接触するよう形成され、
前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、２．５μｍ以上１０μｍ以下に設定されていることを特徴とする表示装置。
【請求項５】
前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離が、３μｍ以上７μｍ以下に設定されている請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、フォトダイオード、及びそれを備えた表示装置に関する。
【背景技術】
【０００２】  液晶表示装置に代表される表示装置の分野においては、表示装置の周囲の光（以下「外光」という。）の強度に応じて表示画面の輝度の調整を行うため、表示装置に光センサを搭載することが提案されている（例えば、特許文献１及び特許文献２参照。）。透過型液晶表示装置に光センサを搭載した場合は、屋外など明るい環境下ではバックライトの強度を高めることができ、夜間や室内など比較的暗い環境下ではバックライトの強度を低くすることができる。このため、画面の視認性の向上や、液晶表示装置の低消費電力化及び長寿命化が実現される。【０００３】  例えば、液晶表示装置への光センサの搭載は、液晶表示パネルに、ディスクリート部品の光センサを実装することによって行うことができる。また、近年においては、液晶表示パネルを構成するアクティブマトリクス基板にモノリシックに光センサを形成する試みもなされている（例えば、特許文献３参照。）。後者の場合、光センサは、アクティブ素子（ＴＦＴ）や周辺回路の形成プロセスを利用して、これらと同時に、アクティブマトリクス基板のベースとなるガラス基板上に形成される。後者によれば、前者に比べ、部品点数の削減による製造コストの低下や、表示装置の小型化を図ることができる。【０００４】  後者の場合の光センサとしては、例えば、ＰＩＮフォトダイオードが知られている（例えば、非特許文献１参照。）。このＰＩＮフォトダイオードは、いわゆるラテラル構造を備えている。具体的には、上記非特許文献１に開示のＰＩＮフォトダイオードは、面方向に沿って順に配置された、ｐ型の半導体領域（ｐ層）、真性半導体領域（ｉ層）及びｎ型の半導体領域（ｎ層）を備えている。ｐ層、ｉ層及びｎ層は、ガラス基板上に成膜されたポリシリコン薄膜に形成されている。【０００５】  また、上記非特許文献１には、ｉ層の長さ（即ち、ｐ層とｎ層との距離）を長くすることで、ＰＩＮフォトダイオードの感度を向上できるという研究結果が開示されている。そのため、従来においては、ポリシリコン薄膜を用いるＰＩＮフォトダイオードは、ｉ層の幅が可能な限り長くなるように設計されている。【０００６】  更に、ＰＩＮフォトダイオードを構成するポリシリコン薄膜は、アクティブ素子（ＴＦＴ）を構成するポリシリコン薄膜と共通の薄膜であり、アクティブ素子を構成するポリシリコン薄膜の形成工程によって、これと同時に形成される。また、近年、アクティブ素子の性能向上のために、ポリシリコン薄膜よりも電子の移動度の高い連続粒界結晶シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）薄膜によって、アクティブ素子が形成される場合もある（例えば、特許文献４〜６参照）。この場合、ＰＩＮフォトダイオードも、ＣＧＳ薄膜によって形成されることとなる。
【特許文献１】特開平４−１７４８１９号公報
【特許文献２】特開平５−２４１５１２号公報
【特許文献３】特開２００２−１７５０２６号公報（第１２図）
【特許文献４】特開平６−２４４１０３号公報
【特許文献５】特開２００１−３１９８７８号公報
【特許文献６】特開２００３−２４９４４７号公報
【非特許文献１】タダ（Ｎ．Ｔａｄａ）他６名「ア  タッチ  パネル  ファンクション  インテグレーテッド  ＬＣＤ  ユージング  ＬＴＰＳ  テクノロジ（Ａ  Ｔｏｕｃｈ  Ｐａｎｅｌ  Ｆｕｎｃｔｉｏｎ  Ｉｎｔｅｇｒａｔｅｄ  ＬＣＤ  Ｕｓｉｎｇ  ＬＴＰＳ  Ｔｅｃｈｎｏｌｏｇｙ）」、レート  ニュース  ペーパ（Ｌａｔｅ−Ｎｅｗｓ  Ｐａｐｅｒ）ＡＭＤ  ７−４Ｌ、第１１回ディスプレイ国際ワークショップ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｄｉｓｐｌａｙ  Ｗｏｒｋｓｈｏｐｓ  ２００４）、２００４年、ｐ．３４９−３５０
【発明の開示】
【発明が解決しようとする課題】
【０００７】  しかしながら、ポリシリコン薄膜で形成されたＰＩＮフォトダイオードの物性は、上記非特許文献１に示すように解明されているものの、ＣＧＳ薄膜で形成されたＰＩＮフォトダイオードの物性は未だ解明されていない状況にある。そのため、ＣＧＳ薄膜によって形成されたＰＩＮフォトダイオードに優れた性能を付与することは極めて困難である。【０００８】  また、ＣＧＳ薄膜は、ポリシリコン薄膜よりも電子の移動度が高いという優れた性質を備えているため、ＣＧＳ薄膜を採用した液晶表示装置は増加する傾向にある。従って、ＣＧＳ薄膜によって形成されたＰＩＮフォトダイオードに優れた性能を付与することは、今後急務となる。【０００９】  本発明の目的は、連続粒界結晶シリコン（ＣＧＳ）膜で形成され、且つ、優れた性能を有する、ラテラル構造のフォトダイオード、及びそれを備えた表示装置を提供することにある。
【課題を解決するための手段】
【００１０】  上記目的を達成するために本発明におけるフォトダイオードは、連続粒界結晶シリコンによって形成されたシリコン膜を備え、前記シリコン膜は、前記シリコン膜の表面に沿って順に配置された、第１導電型の半導体領域、真性半導体領域、及び前記第１導電型と逆の第２導電型の半導体領域を備え、前記真性半導体領域は、前記第１導電型の半導体領域及び前記第２導電型の半導体領域に接触するよう形成され、前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、２．５μｍ以上１０μｍ以下に設定されていることを特徴とする。【００１１】  また、上記目的を達成するために本発明における表示装置は、複数のアクティブ素子が形成されたアクティブマトリクス基板と、周囲の光に反応して信号を出力するフォトダイオードとを有する表示装置であって、前記フォトダイオードは、前記アクティブマトリクス基板のベース基板上に、連続粒界結晶シリコンによって形成されたシリコン膜を備え、前記シリコン膜は、前記シリコン膜の表面に沿って順に配置された、第１導電型の半導体領域、真性半導体領域、及び前記第１導電型と逆の第２導電型の半導体領域を備え、前記真性半導体領域は、前記第１導電型の半導体領域及び前記第２導電型の半導体領域に接触するよう形成され、前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、２．５μｍ以上１０μｍ以下に設定されていることを特徴とする。【００１２】  本発明において、「真性半導体領域」は、隣接する第１導電型の半導体領域および第２導電型の半導体領域に比べて電気的に中性に近い領域であれば良い。但し、「真性半導体領域」は、不純物を全く含まない領域や、伝導電子密度と正孔密度とが等しい領域であるのが好ましい。また、本発明の表示装置は、アクティブマトリクス基板を備える表示装置であれば良く、液晶表示装置のみならず、ＥＬ表示装置であっても良い。
【発明の効果】
【００１３】  以上のように、本発明によれば、連続粒界結晶シリコン膜によって形成されたＰＩＮフォトダイオードにおいて、ｉ層の長さを適切な値にすることができる。このため、連続粒界結晶シリコン膜によってアクティブ素子が形成されたアクティブマトリクス基板に、フォトダイオードをモノリシックに形成する場合であっても、フォトダイオードに優れた性能を付与することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施の形態における表示装置の概略構成を示す斜視図である。
【図２】図２は、図１に示したアクティブマトリクス基板に形成されたアクティブ素子の構成を示す断面図である。
【図３】図３は、本発明の実施の形態におけるフォトダイオードの構成を示す図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）中の切断線Ａ−Ａ´に沿って切断された断面図である。
【図４】図４は、ＣＧＳ膜で形成されたフォトダイオードにおける発生電流の変化を示す図であり、図４（ｂ）は図４（ａ）の一部を拡大して示す図である。
【図５】図５は、ＣＧＳ膜で形成されたフォトダイオードにおける暗電流の変化を示す図であり、図５（ｂ）は図５（ａ）の一部を拡大して示す図である。
【図６】図６は、ＣＧＳ膜で形成されたフォトダイオードにおける逆バイアス電圧の変動に伴う電流の変化を示す図であり、図６（ｂ）は図６（ａ）の一部を拡大して示す図である。
【図７】図７は、本発明のフォトダイオードの他の例を示す断面図である。
【発明を実施するための最良の形態】
【００１５】  本発明におけるフォトダイオードは、連続粒界結晶シリコンによって形成されたシリコン膜を備え、前記シリコン膜は、前記シリコン膜の表面に沿って順に配置された、第１導電型の半導体領域、真性半導体領域、及び前記第１導電型と逆の第２導電型の半導体領域を備え、前記真性半導体領域は、前記第１導電型の半導体領域及び前記第２導電型の半導体領域に接触するよう形成され、前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、２．５μｍ以上１０μｍ以下に設定されていることを特徴とする。【００１６】  上記本発明におけるフォトダイオードにおいては、前記シリコン膜は、複数のアクティブ素子を備えたアクティブマトリクス基板のベース基板上に形成することができる。つまり、上記本発明におけるフォトダイオードは、表示装置を構成するアクティブマトリクス基板にモノリシックに形成できる。【００１７】  また、本発明における表示装置は、複数のアクティブ素子が形成されたアクティブマトリクス基板と、周囲の光に反応して信号を出力するフォトダイオードとを有する表示装置であって、前記フォトダイオードは、前記アクティブマトリクス基板のベース基板上に、連続粒界結晶シリコンによって形成されたシリコン膜を備え、前記シリコン膜は、前記シリコン膜の表面に沿って順に配置された、第１導電型の半導体領域、真性半導体領域、及び前記第１導電型と逆の第２導電型の半導体領域を備え、前記真性半導体領域は、前記第１導電型の半導体領域及び前記第２導電型の半導体領域に接触するよう形成され、前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、２．５μｍ以上１０μｍ以下に設定されていることを特徴とする。【００１８】  上記本発明におけるフォトダイオード及び表示装置においては、前記真性半導体領域と前記第１導電型の半導体領域との境界から、前記真性半導体領域と前記第２導電型の半導体領域との境界までの距離は、３μｍ以上７μｍ以下に設定されているのが好ましい。この場合は、逆バイアス電圧の変動に伴ってフォトダイオードの出力値が変動するのを抑制でき、検出精度の向上を図ることができる。【００１９】  （実施の形態）
以下、本発明の実施の形態におけるフォトダイオード及び表示装置について、図１〜図６を参照しながら説明する。最初に、本実施の形態における表示装置の全体構成について図１を用いて説明する。図１は、本発明の実施の形態における表示装置の概略構成を示す斜視図である。【００２０】  図１に示すように、本実施の形態において、表示装置は液晶表示装置である。表示装置は、アクティブマトリクス基板１０１と対向基板１０３との間に液晶層１０２を挟みこんで形成した液晶表示パネルと、バックライト１１０とを備えている。バックライト１１０は、液晶表示パネルをアクティブマトリクス基板１０１側から照明している。【００２１】  アクティブマトリクス基板１０１において液晶層１０２と接触する領域は表示領域である。表示領域には、図１においては図示しないが、アクティブ素子と画素電極とを備えた複数の画素がマトリクス状に形成されている。アクティブ素子の構成については、図２を用いて後述する。【００２２】  また、外光の強度を検出するため、アクティブマトリクス基板１０１の表示領域の周辺の領域（以下、「周辺領域」という。）には、本実施の形態におけるフォトダイオード１が設けられている。フォトダイオード１は、外光の強度に応じた大きさの電流（発生電流）を、同じく周辺領域に設けられた検出装置１１１へと出力している。【００２３】  検出装置１１１は、容量を備えており、光センサが出力した発生電流を容量に蓄電して電圧信号を発生させる。また、本実施の形態においては、検出装置１１１は、この電圧信号の電位を参照電位と比較し、電圧信号の電位の準位を特定するデジタル信号を生成する。このデジタル信号は、バックライト１１０の制御装置（図示せず）に入力され、外光の強度に応じてバックライト１１０の輝度が調節される。なお、図１に示す液晶表示装置が、例えば、携帯電話等のモバイル機器に搭載される場合は、４〜５段階程度の参照電位が設定される。また、この場合に、検出装置１１１が出力するデジタル信号は２ビット以上である。【００２４】  フォトダイオード１は、後述の図３に示すように、アクティブマトリクス基板１０１のベース基板（ガラス基板）上にモノリシックに形成されている。本実施の形態においては、検出装置１１１もベース基板上にモノリシックに形成されている。本発明において、「ガラス基板上にモノリシックに形成される」とは、物理的プロセスおよび／または化学的プロセスにより、ガラス基板上に直接に素子が形成されることを意味し、半導体回路がガラス基板に実装されることを含まない意である。【００２５】  更に、アクティブマトリクス基板１０１の周辺領域には、水平駆動回路（ソースドライバ）１０４と垂直駆動回路（ゲートドライバ）１０５も備えられている。水平駆動回路１０４又は垂直駆動回路１０５を構成する半導体素子も、アクティブマトリクス基板１０１のベース基板（ガラス基板）上にモノリシックに形成されている。【００２６】  また、アクティブマトリクス基板１０１には、ＦＰＣ１０６を介して外部基板１０７が接続されている。外部基板１０７には、ＩＣチップ１０８及びＩＣチップ１０９が実装されている。ＩＣチップ１０９は、表示装置内部で使用される電���電圧を発生させる基準電源回路を備えている。ＩＣチップ１０８は、水平駆動回路１０４及び垂直駆動回路１０５の制御を行うための制御回路を備えている。本実施の形態１において、外部基板１０７には、ＩＣチップ１０８及びＩＣチップ１０９以外のＩＣチップを実装することもできる。【００２７】  ここで、図２を用いてアクティブ素子の構成について説明する。図２は、図１に示したアクティブマトリクス基板に形成されたアクティブ素子の構成を示す断面図である。図２に示すように、アクティブ素子２１は、ガラス基板２０上に形成されたシリコン膜２５と、その上層に配置されたゲート電極２６とを備えている。ガラス基板２０は、アクティブマトリクス基板１０１（図１参照）のベース基板である。図２において、ガラス基板２０についてはハッチングを省略している。【００２８】  また、図２に示すアクティブ素子２１はｎ型のＴＦＴである。シリコン膜２５には、ＴＦＴのソース又はドレインとなるｎ型の半導体領域２２及び２４が形成されている。ｎ型の半導体領域２２及び２４の形成は、リン（Ｐ）やヒ素（Ａｓ）といったｎ型不純物のイオン注入によって行われている。２３は、ＴＦＴのチャネルとなるチャネル領域を示している。【００２９】  また、本実施の形態において、シリコン膜２５は、連続粒界結晶シリコン（ＣＧＳ）で形成されている。連続粒界結晶シリコン（ＣＧＳ）は、シリコン結晶の粒子と粒子との間（結晶粒界）の原子の並び方に連続性を有し、アモルファスシリコンやポリシリコンよりも電子の移動度が高いという性質を有している。【００３０】  また、連続粒界結晶シリコン（ＣＧＳ）において、シリコン結晶の結晶粒径の平均は０．１μｍ（１００ｎｍ）〜２０μｍ、好ましくは０．５μｍ（５００ｎｍ）〜２０μｍである。結晶粒径の測定は、例えば、次のようにして行うことができる。先ず、後方散乱電子回折像（Ｅｌｅｃｔｒｏｎ  ｂａｃｋｓｃａｔｔｅｒ  ｄｉｆｆｒａｃｔｉｏｎ  ｐａｔｔｅｒｎ；ＥＢＳＰ）を用いて結晶方位の解析を行う。そして、解析結果から、結晶方位が同一の領域を一つのシリコン結晶粒子と判定し、これの径を測定する。【００３１】  ＣＧＳ膜を用いたシリコン膜２５の形成は、例えば、以下のようにして行うことができる。先ず、ガラス基板２０上に酸化シリコン膜とアモルファスシリコン膜とを順に成膜する。次に、アモルファスシリコン膜の表層に、結晶化促進の触媒となるニッケル薄膜を形成する。次に、加熱によって、ニッケル薄膜とアモルファスシリコン膜とを反応させ、これらの界面に結晶シリコン層を形成する。その後、エッチング等によって、未反応のニッケル膜と珪化ニッケルの層を除去する。次に、残ったシリコン膜にアニールを行って結晶化を進展させると、ＣＧＳ膜が得られる。その後、フォトリソグラフィ法によるレジストパターンの形成、及びレジストパターンをマスクとしたエッチングの実施によって、ＣＧＳ膜をパターニングすると、図２に示すシリコン膜２５が得られる。【００３２】  また、図２に示すように、ゲート電極２６とシリコン膜２５との間には、第１の層間絶縁膜３１が形成されている。第１の層間絶縁膜３１のゲート電極２６の直下にある部分は、ゲート絶縁膜として機能す��。図２の例では、第１の層間絶縁膜３１の形成は、シリコン膜２５の形成後に、ＣＶＤ法によってシリコン窒化膜やシリコン酸化膜を成膜することによって行われる。また、ゲート電極２６の形成は、第１の層間絶縁膜３１の上にＣＶＤ法等によってシリコン膜等の導電膜を成膜した後、フォトリソグラフィ法によるレジストパターンの形成、レジストパターンをマスクとしたエッチングを実施することによって行われる。【００３３】  第１の層間絶縁膜３１の上には、ゲート電極２６を被覆するように第２の層間絶縁膜３２が形成されている。第２の層間絶縁膜３２の形成は、ゲート電極２６の形成後に、第１の層間絶縁膜３１と同様に、ＣＶＤ法によってシリコン窒化膜やシリコン酸化膜を成膜することによって行われている。更に、第１の層間絶縁膜３１及び第２の層間絶縁膜３２を貫通し、半導体領域２２又は２４に接続されるコンタクトプラグ２７及び２８も形成されている。第２の層間絶縁膜３２の上には、コンタクトプラグ２７又は２８に接続される電極パターン２９及び３０も形成されている。【００３４】  次に、図１に示したフォトダイオード１の具体的構成について図３を用いて説明する。図３は、本発明の実施の形態におけるフォトダイオードの構成を示す図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）中の切断線Ａ−Ａ´に沿って切断された断面図である。なお、図３においても、ガラス基板２０についてはハッチングを省略している。【００３５】  図３（ａ）及び（ｂ）に示すように、本実施の形態において、フォトダイオード１は、ＰＩＮフォトダイオードである。フォトダイオード１は、アクティブマトリクス基板１０１（図１参照）のベース基板となるガラス基板２０上に形成されたシリコン膜５を備えている。シリコン膜５は、ｐ型の半導体領域（ｐ層）２と、真性半導体領域（ｉ層）３と、ｎ型の半導体領域（ｎ層）４とを備えている。ｐ層２、ｉ層３、及びｎ層４は、シリコン膜５の表面に沿って順に配置されており、ラテラル構造を構成している。【００３６】  また、ｉ層３は、ｐ層２及びｎ層４に接触するように形成されており、ｉ層３とｐ層２との間、及びｉ層３とｎ層４との間には界面が形成されている。更に、本実施の形態においては、図３（ａ）に示すように、ｐ層２、ｉ層３、及びｎ層４は、短冊状に形成されている。【００３７】  シリコン膜５は、アクティブ素子２１を構成するシリコン膜２５（図２参照）と同様に、ＣＧＳ膜によって形成されている。シリコン膜５は、アクティブ素子２１のシリコン膜２５の形成工程により、シリコン膜２５と同時に形成される。また、シリコン膜５のｎ層４及びｐ層２は、アクティブ素子２１（図２参照）や、水平駆動回路１０４及び垂直駆動回路１０５（図１参照）のｐ型又はｎ型の半導体領域の形成工程（イオン注入工程）を利用して形成されている。【００３８】  例えば、シリコン膜５のｎ層４は、図２に示したアクティブ素子２１の半導体領域２２及び２４の形成工程（イオン注入工程）によって形成できる。アクティブ素子２１の半導体領域２２及び２４が、注入条件の異なる複数回のイオン注入によって行われる場合は、この中から、ｎ層４の形成に最適なイオン注入が選択される。【００３９】  シ���コン膜５のｉ層３は、ｎ層４やｐ層２よりも電気的に中性に近くなるように形成されていれば良く、本実施の形態では、ｉ層３は、その不純物濃度が、ｎ層４の不純物濃度及びｐ層２の不純物濃度より薄くなるように形成されている。例えば、ｉ層３は、イオン注入時にｉ層３の形成領域にマスクを設けることによって、又は、成膜されたシリコン膜が電気的に中性でない場合は、ｉ層３の形成領域にイオン注入を行うことによって形成できる。また、イオン注入を行う場合は、アクティブ素子２１や、水平駆動回路１０４、垂直駆動回路１０５の形成時に行われるイオン注入工程の中から、最適な条件のものを選択し、それを利用できる。但し、ｉ層３は、ｉ層３となる領域を電気的に中性にする方法によれば形成でき、ｉ層３の形成方法は上記の方法に限定されるものではない。【００４０】  更に、本実施の形態においては、フォトダイオード１に適切な感度を付与するため、ｉ層３の長さＬは、２．５μｍ以上１０μｍ以下、好ましくは３μｍ以上７μｍ以下に設定される。この点については、図４〜図６を用いて更に詳述する。なお、ｉ層３の長さＬは、ｉ層３とｐ層２との境界（界面）からｉ層３とｎ層４との境界（界面）までの距離に相当する。【００４１】  また、図３（ｂ）に示すように、フォトダイオード１の上面には、第１の層間絶縁膜１０と第２の層間絶縁膜１１とが順に積層されている。第１の層間絶縁膜１０、第２の層間絶縁膜１１の形成は、図２に示したアクティブ素子２１の第１の層間絶縁膜３１又は第２の層間絶縁膜３２の形成工程を用いて行われる。なお、図３（ａ）においては、第１の層間絶縁膜１０及び第２の層間絶縁膜１１の図示を省略している。【００４２】  また、第２の層間絶縁膜１１の上には、電極パターン８及び９が形成されている。更に、第１の層間絶縁膜１０及び第２の層間絶縁膜１１には、これらを貫通するコンタクトプラグ６及び７が形成されている。コンタクトプラグ６は、ｐ層２と電極パターン８とを接続している。コンタクトプラグ７は、ｎ層４と電極パターン９とを接続している。コンタクトプラグ６及び７の形成は、図２に示したアクティブ素子２１のコンタクトプラグ２７及び２８の形成工程を用いて行われ、電極パターン８及び９の形成は、電極パターン２９及び３０の形成工程を用いて行われる。【００４３】  また、ｎ層４に接続される電極パターン９は、電源電位ＶＤＤに接続されており、ｎ層４には逆バイアス電圧が印加されている。このため、ｉ層３に光が入射すると、陽極であるｎ層４から陰極であるｐ層２へと電流ＩＰＨ（発生電流）が流れる。また、電流ＩＰＨは、電極パターン８を介して検出装置１１１（図１参照）へと出力される。但し、電極パターン８から出力される発生電流には、光の入射のみに起因する光電流のみならず、暗電流も含まれている。よって、実際には、発生電流の電流値は、光電流の電流値と暗電流の電流値との和になっている。【００４４】  次に、ＣＧＳ膜で形成されたフォトダイオード（ＰＩＮフォトダイオード）１のｉ層３の長さＬについて、フォトダイオード１の物性と共に、図４〜図６を用いて説明する。図４（ａ）及び（ｂ）は、ＣＧＳ膜で形成されたフォトダイオードにおける発生電流の変化を���す図であり、図４（ｂ）は図４（ａ）の一部を拡大して示す図である。図５（ａ）及び（ｂ）は、ＣＧＳ膜で形成されたフォトダイオードにおける暗電流の変化を示す図であり、図５（ｂ）は図５（ａ）の一部を拡大して示す図である。図６（ａ）及び（ｂ）は、ＣＧＳ膜で形成されたフォトダイオードにおける逆バイアス電圧の変動に伴う電流の変化を示す図であり、図６（ｂ）は図６（ａ）の一部を拡大して示す図である。【００４５】  図４〜図６に示すグラフは、電子移動度が２００［ｃｍ２／ｖｓ］〜４００［ｃｍ２／ｖｓ］程度のＣＧＳ膜によって形成されたＰＩＮフォトダイオードを用いて得られている。また、このＰＩＮフォトダイオードにおいて、ｐ層はボロン（Ｂ）やインジウム（Ｉｎ）といったｐ型不純物のイオン注入によって形成されており、ｎ層はリン（Ｐ）やヒ素（Ａｓ）といったｎ型不純物のイオン注入によって形成されている。【００４６】  また、図４〜図６において、横軸はｉ層の長さＬを示している。図４〜図６は、ｉ層の幅Ｗを一定とし、ｉ層の長さＬのみを異ならせて得られている。図４における縦軸は発生電流を示し、図５における縦軸は暗電流を示している。更に、図４及び図５は、フォトダイオード１のｎ層４に印加する逆バイアス電圧を−８［Ｖ］に設定した場合と、逆バイアス電圧を−５［Ｖ］に設定した場合との両方の結果を示している。【００４７】  また、図６における縦軸は、逆バイアス電圧の変動に伴う光電流及び暗電流の非変化率を示している。光電流の非変化率は、フォトダイオード１のｎ層４に印加する逆バイアス電圧を−５［Ｖ］に設定した場合の光電流の電流値を、逆バイアス電圧を−８［Ｖ］に設定した場合の光電流の電流値で除算することによって求められている。また、暗電流の非変化率は、逆バイアス電圧を−５［Ｖ］に設定した場合の暗電流の電流値を、逆バイアス電圧を−８［Ｖ］に設定した場合の暗電流の電流値で除算することによって求められている。【００４８】  図４（ａ）及び（ｂ）に示すように、フォトダイオード１の発生電流は、ｉ層３の長さＬが１０μｍとなるまでは単調に増加し、その後、緩やかに下降する。従って、Ｌが１０μｍ以上の領域と、Ｌが１０μｍ以下の領域との両方に、同程度の発生電流を得ることが可能なＬ値が存在する。また、フォトダイオード１の感度の点からは、発生電流は大きい程好ましい。【００４９】  一方、図５（ａ）及び（ｂ）に示すように、フォトダイオードの暗電流は、Ｌが１０μｍを超えても更に増加する傾向にある。また、暗電流が大きいほど、フォトダイオード１や検出装置１１１を含む光センサシステムの感度を低下させたり、ダイナミックレンジを狭めたりしてしまう。更に、Ｌが大きい程、フォトダイオード１のサイズを大きくしてしまう。従って、得られる発生電流が同程度であるならば、Ｌは小さい方が好ましく、発生電流はＬが１０μｍのときに最大となることから、上述したようにＬは１０μｍ以下に設定される。【００５０】  図６に示す非変化率は、フォトダイオード１の陽極（ｎ層４）に印加する逆バイアス電圧が−８［Ｖ］から−５［Ｖ］へと変動したときに、光電流又は暗電流がどの程度変化するかを示している。非変化率が１００％に近い程（高い程）���逆バイアス電圧による依存性は小さくなる。また、フォトダイオード１においては、逆バイアス電圧による依存性は小さい程好ましい。この理由は次の通りである。【００５１】  例えば、上述した検出装置１１１（図１参照）のように、発生電流を容量に蓄え、容量に発生する電圧を出力値とする装置を用いた場合は、容量に発生した電圧に応じて、ＰｉＮフォトダイオードに印加される逆バイアス電圧が増減する。このとき、逆バイアス電圧の変化に応じて、同じ照度に対する発生電流も大きく変化すると、検出装置１１１を含む光センサシステムの精度は大きく低下してしまう。このため、逆バイアス電圧が変化しても、ある照度に対する発生電流（光電流）の値は一定であるのが好ましく、フォトダイオード１においては、逆バイアス電圧による依存性は小さい程好ましい。【００５２】  従って、Ｌの設定は、非変化率についても考慮して行う必要がある。ここで、先ず、光電流の非変化率に基づいて、上記したＬの上限値について検証する。図６（ｂ）に示すように、光電流の非変化率は、Ｌが２．５μｍ〜３．５μｍ程度となるときに略１００％となる。Ｌが２．５μｍ未満の領域と、Ｌが３．５μｍを超える領域とにおいては、光電流の非変化率は下降する。また、Ｌが２．５μｍ未満の領域での下降幅は小さく、そのときの光電流の非変化率の最小値はＬが１０μｍのときの値よりも大きくなる。よって、光電流の非変化率の観点からは、Ｌは１０μｍ以下に設定すれば良く、この場合、光電流の非変化率は一定値以上に維持できる。【００５３】  次に、暗電流の非変化率に基づいて、上記したＬの上限値について検証する。図６（ｂ）に示すように、暗電流の非変化率は、Ｌが５μｍ程度となるときピークとなる。Ｌが５μｍ未満の領域と、Ｌが５μｍを超える領域とにおいては、暗電流の非変化率は、下降する。但し、Ｌが５μｍ未満の領域での下降幅は、Ｌが５μｍを超える領域での下降幅よりも大きくなっている。特に、Ｌが２．５μｍのときの暗電流の非変化率は、Ｌが１０μのときの暗電流の非変化率と同程度となるが、Ｌが２．５μｍ未満の領域では、暗電流の非変化率はＬが１０μｍのときよりも大きく低下してしまう。よって、暗電流の非変化率の観点からは、Ｌを１０μｍ以下に設定しただけでは暗電流の非変化率を一定値以上に維持できない。このため、Ｌは２．５μｍ以上に設定される。【００５４】  ところで、上述した検出装置１１１（図１参照）においては、ｎ段階程度の参照電位が設定される。この場合、検出装置１１１を含む光センサシステムの精度を低下させないためには、検出装置１１１の電圧信号の出力値の変動比は１／ｎ以下に抑える必要がある。よって、例えば、液晶表示装置をモバイル機器に搭載する場合は、参照電位は４〜５段階程度に設定されることから、検出装置１１１の電圧信号の出力値の変動比は１／５〜１／４（２０％〜２５％）以下に抑えることが求められる。また、光電流及び暗電流の出力値の変動比は、フォトダイオード１の出力値の変動比に相当し、検出装置１１１（図１参照）が出力する電圧信号の出力値の変動比に直結している。よって、上記の場合は、光電流及び暗電流の出力値の変動比を常に２０％以下とすることが求められる。更に、この要��は、光電流の非変化率及び暗電流の非変化率の両方を常に８０％以上とすることによって満たすことができる。【００５５】  そこで、図６（ｂ）に示すように、Ｌを３μｍ以上７μｍ以下に設定すると、光電流の非変化率及び暗電流の非変化率は、両者とも常に８０％以上となる。言い換えると、この場合は、逆バイアス電圧の変動による光電流及び暗電流の出力値の変動比は常に２０％以下となる。よって、特に、液晶表示装置をモバイル機器に搭載する場合は、Ｌを３μｍ以上７μｍ以下に設定するのが好ましいことが分かる。【００５６】  以上のように、発生電流、暗電流、及び逆バイアス電圧の変動に伴うこれらの非変化率の点から、ｉ層３の長さＬは２．５μｍ以上１０μｍ以下に設定される。このため、本実施の形態によれば、連続粒界結晶シリコン膜によって形成されたＰＩＮフォトダイオードは、長さＬが適切な値に設定されたｉ層を備えることができ、優れた性能を発揮できる。また、ｉ層３の長さＬは、好ましくは３μｍ以上７μｍ以下に設定される。【００５７】  なお、本実施の形態におけるフォトダイオード１において、ｉ層３の幅Ｗは特に限定されるものではなく、ｉ層３の長さＬや表示装置の使用環境に応じて、適切な発生電流が出力できるように設定すれば良い。また、ｐ層２及びｎ層４それぞれの長さ（幅方向に垂直な方向の長さ）も特に限定されるものではなく、コンタクトプラグ６又は７の大きさやアクティブマトリクス基板の設計ルールを考慮して設定すれば良い。更に、本実施の形態１において使用されるＣＧＳ膜５は、電子移動度が２００［ｃｍ２／ｖｓ］以上、特には、２００［ｃｍ２／ｖｓ］〜４００［ｃｍ２／ｖｓ］程度のものであれば良い。【００５８】  また、本発明において、フォトダイオードは図３に示した例に限定されるものではない。図７は、本発明のフォトダイオードの他の例を示す断面図である。図７に示すフォトダイオード１６は、図３に示したフォトダイオード１と異なり、ＬＤＤ構造を備えている。具体的には、ｐ層１２は、低濃度ｐ層１２ａと高濃度ｐ層１２ｂとを備えている。同様に、ｎ層１４も、低濃度ｎ層１４ａと高濃度ｎ層１４ｂとを備えている。【００５９】  図７の例では、ｐ層１２は、ｐ層１２の形成領域に低濃度でｐ型の不純物をイオン注入した後に、高濃度ｐ層１２ｂの形成領域に高濃度でｐ型の不純物をイオン注入することによって形成されている。ｎ層１４の形成も同様である。【００６０】  このように、図７に示す例では、フォトダイオード１６は、ＬＤＤ構造を備えている。このため、ｉ層１３とｐ層１２との界面、及びｉ層１３とｎ層１４との界面におけるエネルギー準位の変化を滑らかにでき、図３に示した例に比べてより大きな光電流を発生させることができる。【００６１】  なお、図７の例において、シリコン膜１５は、図３に示したフォトダイオード１のシリコン膜５と同様にＣＧＳ膜によって形成されている。また、ｉ層１３は、図３に示したフォトダイオード１のｉ層３と同様にして形成されている。図７において図３に示された符号が付された部分は、図３において同符号が付された部分と同様の部分である。
【産業上の利用可能性】
【００６２】  本発明のフォトダイオードは、液晶表示装置やＥＬ表示装置といった表示装置に搭載できる。よって、本発明のフォトダイオードのみならず、これを搭載した表示装置は産業上の利用可能性を有するものである。
【図１】
2006129428.tif 000002
【図２】
2006129428.tif 000003
【図３】
2006129428.tif 000004
【図４】
2006129428.tif 000005
【図５】
2006129428.tif 000006
【図６】
2006129428.tif 000007
【図７】
2006129428.tif 000008
【国際調査報告】
2006129428.tif 000009
2006129428.tif 000010
2006129428.tif 000011
2006129428.tif 000012