(57)【要約】基準電圧発生回路において、バンドギャップリファレンス回路（ＢＧＲ回路）１は、電流密度の異なるダイオード素子Ｄ１、Ｄ２と、３個の抵抗素子Ｒ１、Ｒ２、Ｒ３と、基準電圧出力端子Ｏに電流を供給するＰ型の第１のトランジスタＴｒ１と、前記第１トランジスタＴｒ１に流れるドレイン電流をカレントミラー構成によって決定するＰ型の第２のトランジスタＴｒ２と、帰還型制御回路１１とにより構成される。前記ＢＧＲ回路１にはプルダウン回路２が接続される。このプルダウン回路２は、直列接続された抵抗素子Ｒ４及びＰ型トランジスタＴｒ４を備える。前記抵抗素子Ｒ４は第２のＰ型トランジスタＴｒ２のドレイン端子に接続され、Ｐ型トランジスタＴｒ４は、ゲート端子が基準電圧出力端子Ｏに接続され、ドレイン端子が接地される。従って、異常安定点から正常安定点へ移行させるスタートアップ回路での消費電流及び素子数が削減される。【特許請求の範囲】
【請求項１】
基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、
陰極が接地電位に接続された第１のダイオード素子、
前記第１のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第２のダイオード素子、
前記第２のダイオード素子の陽極に一端が接続された第１の抵抗素子、
前記第１の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第２の抵抗素子、
前記第１のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第３の抵抗素子、
前記基準電圧出力端子に電流を供給する第１のＰ型トランジスタ、
ゲート端子が自己のドレイン端子及び前記第１のＰ型トランジスタのゲート端子に接続された第２のＰ型トランジスタ、及び、
前記第１のダイオード素子の陽極の電圧と前記第１及び第２の抵抗素子同士の接続点の電圧とが等しくなるように前記第２のＰ型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、
前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、
前記スタートアップ回路は、前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子と接地電位の間に配置され、前記第２のＰ型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させる
ことを特徴とする基準電圧発生回路。
【請求項２】
請求項１記載の基準電圧発生回路において、
前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタである
ことを特徴とする基準電圧発生回路。
【請求項３】
請求項１記載の基準電圧発生回路において、
前記スタートアップ回路は、
ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタと、
前記Ｐ型トランジスタのソース端子と前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子との間に配置された電流発生素子とを有する
ことを特徴とする基準電圧発生回路。
【請求項４】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、抵抗素子である
ことを特徴とする基準電圧発生回路。
【請求項５】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、ダイオード素子である
ことを特徴とする基準電圧発生回路。
【請求項６】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタである
ことを特徴とする基準電圧発生回路。
【請求項７】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタである
ことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路に関し、特に、異常安定点で安定した場合にも、安定点を正常安定点に移行させるスタートアップ回路を備えたものに関する。
【背景技術】
【０００２】  従来、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路は、アナログ−デジタル変換器などのアナログ回路に広く用いられる。【０００３】  このような基準電圧発生回路としては、図７に示すように、バンドギャップリファレンス回路（以下、ＢＧＲ回路と略す）３０を有する。このＢＧＲ回路３０は、電流密度の異なる２個のダイオード素子Ｄ１、Ｄ２と、３個の抵抗素子Ｒ１、Ｒ２、Ｒ３と、基準電圧出力端子Ｏに電流を供給するＰ型の第１のトランジスタＴｒ１と、前記第１のトランジスタＴｒ１に流れるドレイン電流をカレントミラー構成によって決定するＰ型の第２のトランジスタＴｒ２と、帰還型制御回路３１とを内蔵する。この帰還型制御回路３１は、差動増幅回路３２とＮ型のトランジスタＴｒ３とにより構成されて、前記第２のトランジスタＴｒ２のドレイン電流を制御する。【０００４】  前記帰還型制御回路３１は、ダイオードＤ１の陽極と抵抗素子Ｒ３との接続点をノードＮ１とし、２個の抵抗素子Ｒ１、Ｒ２の接続点をノードＮ２として、この２つのノードＮ１、Ｎ２の両電圧が等しくなる安定点で動作が安定するように働く。例えば、ノードＮ１の電圧がノードＮ２の電圧よりも大きい場合には、差動増幅回路３２によってトランジスタＴｒ３のゲート電圧が上昇し、このトランジスタＴｒ３のドレイン電流が増加して、第２のトランジスタＴｒ２のドレイン電流が増加し、その結果、第１のトランジスタＴｒ１のドレイン電流Ｉ１が増加して、基準電圧出力端子Ｏの出力電圧が大きくなり、動作安定点まで移動する。逆に、ノードＮ１の電圧がノードＮ２の電圧よりも小さい場合には、差動増幅回路３２によってトランジスタＴｒ３のゲート電圧が下降し、このトランジスタＴｒ３のドレイン電流が減少して、第２のトランジスタＴｒ２のドレイン電流が減少し、その結果、第１のトランジスタＴｒ１のドレイン電流Ｉ１が減少して、基準電圧出力端子Ｏの出力電圧が小さくなり、動作安定点まで移動する。【０００５】  図８は、このような基準電圧出力端子Ｏの出力電圧と、ノードＮ１の電圧やノードＮ２の電圧との関係を示す。同図から判るように、ノードＮ１の電圧は、基準電圧出力端子Ｏの所定の出力電圧以上の範囲では、その出力電圧値に拘わらずほぼ一定の電圧になる。一方、ノードＮ２の電圧は、基準電圧出力端子Ｏの出力電圧が大きくなるに従って、大きくなる。従って、ノードＮ１の電圧とノードＮ２の電圧とには、交点（正常安定点）が存在し、帰還型制御回路３１によって正常安定点で動作するようになる。その結果、ＢＧＲ回路３０は電源電圧に依存しない出力電圧を作り出すことが可能となる。【０００６】  正常安定点で動作している際の基準電圧出力端子Ｏの出力電圧は次式で表される。【０００７】      出力電圧＝Ｖｄ＋ｋＴ／ｑ・Ｒ２／Ｒ１
・ｌｏｇ（Ｉｓ２／Ｉｓ１・Ｒ２／Ｒ３）
ここで、Ｖｄはダイオード素子Ｄ１の端子間電圧、ｋはボルツマン定数、Ｔは温度、ｑは電子の電荷量、Ｉｓ１、Ｉｓ２はそれぞれダイオード素子Ｄ１、Ｄ２の飽和電流である。ダイオード素子Ｄ１の端子間電圧Ｖｄは負の温度特性を持つため、抵抗素子Ｒ１、Ｒ２、Ｒ３の抵抗値やダイオード素子の電流Ｉｓ１、Ｉｓ２の温度特性をダイオード素子Ｄ１の端子間電圧Ｖｄの温度特性に対してキャンセルするように設定することにより、温度に依存しない出力電圧を作り出すことが可能となる。【０００８】  以上のように、ＢＧＲ回路３０は電源電圧や温度に依存しない出力電圧を作り出せる特長がある。しかし、図８から判るように、基準電圧出力端子Ｏの出力電圧が小さい範囲では、第１のトランジスタＴｒ１から供給されるドレイン電流Ｉ１が非常に少なく、ノードＮ１の電圧とノードＮ２の電圧とが交わる異常安定点が存在する。このため、帰還型制御回路３１はこの異常安定点で動作を安定させようと制御することがあり、その結果、基準電圧出力端子Ｏの出力電圧が接地電位付近となって、所望の電圧が出力されなくなる。そこで、基準電圧発生回路には、図７に示すように、ＢＧＲ回路３０に、動作が異常安定点に制御された場合にその異常安定点から正常安定点へと状態を移行させるスタートアップ回路４０が備えられる。【０００９】  前記従来のスタートアップ回路４０は、特許文献１に記載された構成であって、定電流源１５からダイオード素子１６に電流を供給して、正常安定点判断用のダイオード電圧を作成し、このダイオード電圧とＢＧＲ回路３０の基準電圧出力端子Ｏの出力電圧とを比較回路１７で比較して、基準電圧出力端子Ｏの出力電圧の方が小さい場合には、異常安定点にあると判断して、Ｐ型のトランジスタ１８をＯＮさせて、そのドレイン電流を基準電圧出力端子Ｏに供給して、出力電圧を上昇させるようにしている。また、例えば特許文献２に記載されるスタートアップ回路では、出力電圧を監視する電圧監視回路を搭載し、この電圧監視回路が異常安定点にあると判断した場合には、基準電圧出力端子Ｏと前記ノードＮ１とに電圧を供給する構成を取っている。【００１０】  このように、従来のスタートアップ回路では、基準電圧出力端子Ｏの出力電圧を常にモニターし、異常状態時に基準電圧出力端子Ｏの電圧を上昇させて、異常安定点から正常安定点に移行させている。
【特許文献１】特許第３４２２７０６号公報（第１図）
【特許文献２】特許第３１８５６９８号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】  しかしながら、従来のスタートアップ回路では、基準電圧出力端子Ｏの出力電圧を常にモニターする必要があるため、そのモニター回路で常時電流を消費してしまう欠点がある。例えば、特許文献１においては、ダイオード電圧を発生させるための電流源１５や、ダイオード電圧と出力電圧とを比較するための比較回路１７で電流が消費されてしまう。また、特許文献２では、基準電圧出力端子の出力電圧を監視する電圧監視回路で電流が消費されてしまう。このような電流消費は、例えば、電池で駆動する携帯機器に基準電圧発生回路を内蔵する場合には、携帯機器の使用時間を縮めてしまう欠点がある。【００１２】  更に、従来のスタートアップ回路では、モニター回路等に比較的多くの半導体素子を使用している。例えば、図７に示したスタートアップ回路４０に備える比較回路１７は、具体的には、図９に示すように多くの半導体素子を用いた差動増幅回路で実現される。このため、このような多くの半導体素子を半導体基板上に実装するためには、広い面積を確保する必要があり、コスト高となってしまう。【００１３】  以上の点に鑑み、本発明の目的は、基準電圧発生回路において、電流消費を増加させることなく、また、少ない素子数で小面積化を図り得るスタートアップ回路を提供することにある。
【課題を解決するための手段】
【００１４】  前記課題を解決するために、本発明の基準電圧発生回路は、例えば図７に示したＢＧＲ回路において、カレントミラー回路を構成する第１及び第２のＰ型トランジスタのうち第２のＰ型トランジスタＴｒ２では、異常安定点でそのドレイン電流が零値になる点に着目し、この状況で第２のＰ型トランジスタＴｒ２のドレイン電流をスタートアップ回路で強制的に流し、その後、このドレイン電流の増大に伴い前記第１のＰ型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧が増大すると、前記第２のＰ型トランジスタＴｒ２のドレイン電流の多くを帰還型制御回路に流して、スタートアップ回路に流れる電流を少なく制限することとする。【００１５】  具体的に、本発明の基準電圧発生回路は、基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、陰極が接地電位に接続された第１のダイオード素子、前記第１のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第２のダイオード素子、前記第２のダイオード素子の陽極に一端が接続された第１の抵抗素子、前記第１の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第２の抵抗素子、前記第１のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第３の抵抗素子、前記基準電圧出力端子に電流を供給する第１のＰ型トランジスタ、ゲート端子が自己のドレイン端子及び前記第１のＰ型トランジスタのゲート端子に接続された第２のＰ型トランジスタ、及び、前記第１のダイオード素子の陽極の電圧と前記第１及び第２の抵抗素子同士の接続点の電圧とが等しくなるように前記第２のＰ型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、前記スタートアップ回路は、前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子と接地電位の間に配置され、前記第２のＰ型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させることを特徴とする。【００１６】  本発明は、前記基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタであることを特徴とする。【００１７】  本発明は、前記基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタと、前記Ｐ型トランジスタのソース端子と前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子との間に配置された電流発生素子とを有することを特徴とする。【００１８】  本発明は、前記基準電圧発生回路において、前記電流発生素子は、抵抗素子であることを特徴とする。【００１９】  本発明は、前記基準電圧発生回路において、前記電流発生素子は、ダイオード素子であることを特徴とする。【００２０】  本発明は、前記基準電圧発生回路において、前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタであることを特徴とする。【００２１】  本発明は、前記基準電圧発生回路において、前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタであることを特徴とする。【００２２】  以上により、本発明では、バンドギャップリファレンス回路が異常安定点にある際には、第２のＰ型トランジスタのドレイン電流はほぼ零値であるが、スタートアップ回路がそのドレイン電流を増大させるので、バンドギャップリファレンス回路では、第１のＰ型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧も上昇し、これに伴い帰還型制御回路が前記基準電圧出力端子の出力電圧を正常安定点で安定するように制御する。この正常安定点では、第２のＰ型トランジスタのドレイン電流のほとんどは帰還型制御回路に流れ、スタートアップ回路に流れる電流値は少ないので、電流消費は少ない。【００２３】  特に、本発明では、基準電圧出力端子が異常安定点にある際には、その基準電圧出力端子の電圧は接地電位に近い電圧であるが、この時、スタートアップ回路に備えるＰ型トランジスタは、ゲート−ソース間電圧が大きくなるので、バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン電流を効果的に増加させ、その結果、基準電圧出力端子の出力電圧が素早く上昇して、帰還型制御回路が正常安定点で動作するように制御する。【００２４】  また、本発明では、スタートアップ回路が、Ｐ型トランジスタと電流発生素子との直列回路により構成されるので、このスタートアップ回路に流れる電流の値を、バンドギャップリファレンス回路の正常安定点での第１のＰ型トランジスタのドレイン電流の値よりも小値に制限できるので、正常安定点での動作を容易に確保できる。
【発明の効果】
【００２５】  以上説明したように、本発明の基準電圧発生回路によれば、実質的に消費電流の増加なしにスタートアップ機能を実現できると共に、従来必要であった比較回路や電圧監視回路などの比較的複雑な回路を不要にして、素子数を削減できてレイアウト面積を削減でき、コンパクト化及び低コスト化を図ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態の基準電圧発生回路を示す回路図である。
【図２】同基準電圧発生回路において、異常安定点から正常安定点に移行する過程の出力電圧、トランジスタのドレイン電流等の変化の様子を示す図である。
【図３】本発明の第２の実施形態の基準電圧発生回路を示す回路図である。
【図４】本発明の第３の実施形態の基準電圧発生回路を示す回路図である。
【図５】本発明の第４の実施形態の基準電圧発生回路を示す回路図である。
【図６】同実施形態の基準電圧発生回路の変形例を示す回路図である。
【図７】従来の基準電圧発生回路の一例を示す回路図である。
【図８】バンドギャップリファレンス回路の異常安定点及び正常安定点を説明する図である。
【図９】従来の基準電圧発生回路のスタートアップ回路で使用される差動増幅回路の構成を示す回路図である。
【符号の説明】
【００２７】１                ＢＧＲ回路
２、２Ａ〜２Ｄ    プルダウン回路（スタートアップ回路）
Ｄ１              第１のダイオード素子
Ｄ２              第２のダイオード素子
Ｄ３              ダイオード素子（電流発生素子）
Ｒ１              第１の抵抗素子
Ｒ２              第２の抵抗素子
Ｒ３              第３の抵抗素子
Ｒ４              抵抗素子（電流発生素子）
Ｏ              基準電圧出力端子
Ｔｒ１            第１のＰ型トランジスタ
Ｔｒ２            第２のＰ型トランジスタ
Ｔｒ３            トランジスタ
Ｔｒ４            Ｐ型トランジスタ
Ｔｒ５、Ｔｒ６    Ｐ型トランジスタ（電流発生素子）
１１              帰還型制御回路
１４              差動増幅回路
【発明を実施するための最良の形態】
【００２８】  以下、本発明の実施形態を図面に基づいて説明する。【００２９】  （第１の実施形態）
図１は、本発明の第１の実施形態の基準電圧発生回路を示す。【００３０】  同図において、１はＢＧＲ回路、２はスタートアップ回路としてのプルダウン回路である。前記ＢＧＲ回路１は、一定電圧の基準電圧を出力する基準電圧出力端子Ｏを持つ。【００３１】  前記ＢＧＲ回路１において、Ｄ１は第１のダイオード素子、Ｄ２は第２のダイオード素子、Ｒ１は第１の抵抗素子、Ｒ２は第２の抵抗素子、Ｒ３は第３の抵抗素子、Ｔｒ１はＰ型の第１のトランジスタ、Ｔｒ２はＰ型の第２のトランジスタ、１１は帰還型制御回路である。前記第１のダイオード素子Ｄ１の陰極は接地電位に接続される。また、前記第２のダイオード素子Ｄ２は、その電流密度が前記第１のダイオード素子Ｄ１の電流密度とは異なり、その陰極は接地電位に接続される。前記第１の抵抗素子Ｒ１は、その一端が前記第２のダイオード素子Ｄ２の陽極に接続され、その他端は前記第２の抵抗素子Ｒ２の一端に接続される。第２の抵抗素子Ｒ２の他端は、前記基準電圧出力端子Ｏに接続される。更に、第３の抵抗素子Ｒ３は、その一端が前記第１のダイオード素子Ｄ１の陽極に接続され、他端は前記基準電圧出力端子Ｏに接続される。【００３２】  更に、前記第１のＰ型トランジスタＴｒ１は、そのソース端子が電源に接続され、そのドレイン端子が前記基準電圧出力端子Ｏに接続されて、基準電圧出力端子Ｏに電流を供給する。前記第２のＰ型トランジスタＴｒ２は、前記第１のＰ型トランジスタＴｒ１と共にカレントミラー回路を構成し、そのソース端子は前記電源に接続され、そのゲート端子は自己のドレイン端子と前記第１のＰ型トランジスタＴｒ１のゲート端子とに接続されていて、前記第１のＰ型トランジスタＴｒ１に流れるドレイン電流Ｉ１を決定する。また、前記帰還型制御回路１１は、前記第１のダイオードＤ１の陽極（以下、ノードＮ１という）の電圧と前記第１及び第２の抵抗素子Ｒ１、Ｒ２同士の接続点（以下、ノードＮ２という）の電圧とが等しくなるように前記第２のＰ型トランジスタＴｒ２のドレイン電流Ｉ２を制御するものであって、Ｎ型のトランジスタＴｒ３と、差動増幅回路１４とを有する。このトランジスタＴｒ３は、そのソース端子が接地電位に接続され、そのドレイン端子が前記第２のＰ型トランジスタＴｒ２のドレイン端子（以下、ノードＮ３という）に接続される。また、前記差動増幅回路１４は、前記前記２つのノードＮ１、Ｎ２の電圧を入力し、その出力は前記トランジスタＴｒ３のゲート端子に与えられる。【００３３】  更に、前記プルダウン回路２は、前記ＢＧＲ回路１の基準電圧出力端子Ｏの出力電圧が、図８に示した異常安定点にあるときに正常安定点に移行させるものであって、Ｐ型のトランジスタＴｒ４を有する。このトランジスタＴｒ４は、前記ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン端子（即ち、ノードＮ３）と接地電位の間に配置され、そのゲート端子は、前記ＢＧＲ回路１の基準電圧出力端子Ｏに接続されていて、前記ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン電流Ｉ２がほぼ零値のときにそのドレイン電流Ｉ２を増大させる。【００３４】  次に、本実施形態の動作を説明する。ここでは、第１のＰ型トランジスタＴｒ１と第２のＰ型トラン��スタＴｒ２の両サイズが等しく、カレントミラー構成によって両トランジスタＴｒ１、Ｔｒ２のドレイン電流Ｉ１、Ｉ２について、Ｉ１＝Ｉ２の関係が成立しているとする。以下、ＢＧＲ回路１が異常安定点にあって、正常安定点に移行する動作を図１及び図２を用いて説明する。【００３５】  最初、異常安定点にある状態では、基準電圧出力端子Ｏの出力電圧は、接地電位に近い電圧となる。この時、帰還型制御回路１１の差動増幅回路１４の出力端子の電圧、即ち、トランジスタＴｒ３のゲート端子（ノードＮ４）の電圧は０Ｖになっていて、トランジスタＴｒ３がオフしている。このため、このトランジスタＴｒ３のドレイン電流Ｉ３は、Ｉ３＝Ｉ２＝Ｉ１＝０（Ａ）となる。従って、基準電圧出力端子Ｏの出力電圧は、接地電位に保たれたままである。また、第２のＰ型トランジスタＴｒ２のドレイン端子は、トランジスタＴｒ３がオフしているので、電源電位にプルアップされる。【００３６】  前記のようにＢＧＲ回路１が異常安定点にある際に、プルダウン回路２では、Ｐ型のトランジスタＴｒ４のゲート端子が接地電位、そのソース端子が電源電位であって、ゲート−ソース間電圧が電源電位になるので、このトランジスタＴｒ４はオンして、ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２から電流Ｉ２（＝Ｉ４）を流し始める。ＢＧＲ回路１の第１のＰ型トランジスタＴｒ１は、第２のＰ型トランジスタＴｒ２の電流Ｉ２をカレントミラーしているので、第１のＰ型トランジスタＴｒ１にも電流Ｉ１が流れ始めて、基準電圧出力端子Ｏの出力電圧は、異常安定点と正常安定点の中間電圧まで立ち上がる。【００３７】  そして、基準電圧出力端子Ｏの出力電圧が中間電圧まで立ち上がって、ノードＮ１の電圧＞ノードＮ２の電圧となると、帰還型制御回路１１の差動増幅回路１４がノードＮ１の電圧＝ノードＮ２の電圧となるように、Ｎ型のトランジスタＴｒ３のゲート電圧を上昇させる。ここで、前記差動増幅回路１４は、消費電流を削減するために一般的に応答速度が遅く、トランジスタＴｒ３のゲート端子（ノードＮ４）の電圧がその閾値電圧を超えるまでの間、そのドレイン電流Ｉ３は、Ｉ３＝０である。この期間が図２の過渡状態（１）に対応する。【００３８】  その後、トランジスタＴｒ３のゲート電圧がそのトランジスタＴｒ３の閾値電圧を超えると、ドレイン電流Ｉ３が流れ出して、第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１が増加を始め、基準電圧出力端子Ｏの出力電圧が上昇する。基準電圧出力端子Ｏの出力電圧が上昇すると、それに伴い、プルダウン回路２のトランジスタＴｒ４のゲート−ソース間電圧が小さくなるので、トランジスタＴｒ４のドレイン電流Ｉ４は小さくなる。この期間が図２の過渡状態（２）に対応する。【００３９】  そして、基準電圧出力端子Ｏの出力電圧が正常安定点となる電圧になると、差動増幅回路１４がトランジスタＴｒ３のゲート電圧を上げる制御を止めるので、基準電圧出力端子Ｏの出力電圧は一定となる。この期間が図２の正常状態に対応する。この時、４個のトランジスタＴｒ１〜Ｔｒ４のドレイン電流Ｉ１〜Ｉ４は、Ｉ１＝Ｉ２＝Ｉ３＋Ｉ４となり、プルダウン回路２で消費されるドレイン電流Ｉ４の電流増加分は、ＢＧＲ回路１のト���ンジスタＴｒ３のドレイン電流Ｉ３の電流減少分と等しくなり、実質的に電流増加なしでスタートアップ機能が実現できていることとなる。【００４０】  このように、ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン電流Ｉ２を、帰還型制御回路１１で制御される電流Ｉ３以外に、プルダウン回路２にも流し、プルダウン回路２に流れる電流Ｉ４が増加すると、帰還型制御回路１１で制御される電流Ｉ３を減少させ、逆に、プルダウン回路２に流れる電流Ｉ４が減少すると、その分、帰還型制御回路１１で制御される電流Ｉ３を増加させることにより、常に正常安定点で動作することが可能になる。【００４１】  ここで、プルダウン回路２は、１個のトランジスタＴｒ４で実現できるので、レイアウト面積の削減効果は大きい。【００４２】  （第２の実施形態）
次に、本発明の第２の実施形態を図３に示す。【００４３】  前記第１の実施形態では、ＢＧＲ回路１において正常状態で必要な第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１よりも、プルダウン回路２に流れる電流Ｉ４の方が大きくなれば、第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１は、正常状態で必要な電流値以上の電流値となって、正常安定点で動作しなくなる。これを避けるために、プルダウン回路２に流れる電流Ｉ４＜正常状態での第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１となるように、プルダウン回路２のＰ型トランジスタＴｒ４のトランジスタサイズを最適化する必要がある。しかし、異常安定点でのＰ型トランジスタＴｒ４に流れる電流Ｉ４は、そのゲート−ソース間電圧を決定する電源電圧の２乗に比例する。また、トランジスタは一般的に製造工程が複雑であり、ドレイン電流はばらつき易い欠点がある。このため、上述の電流Ｉ４＜（正常状態のＩ１電流）を満たすように、Ｐ型トランジスタＴｒ４のサイズを決定することは比較的難しい。【００４４】  そこで、本実施形態では、図３に示すように、プルダウン回路２Ａに、Ｐ型トランジスタＴｒ４に加えて、抵抗素子（電流発生素子）Ｒ４を設けている。この抵抗素子Ｒ４は、一端がＰ型トランジスタＴｒ４のソース端子に接続され、他端がＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン端子（ノードＮ３）に接続される。【００４５】  本実施形態では、プルダウン回路２Ａによるスタートアップ機能の基本的な原理は第１の実施形態と同一である。本実施形態では、プルダウン回路２Ａに流れる電流Ｉ４は、抵抗素子Ｒ４の抵抗値で決定される。すなわち、プルダウン回路２Ａに流れる電流Ｉ４は、
ノードＮ３の電圧−
（基準電圧出力端子Ｏの出力電圧−トランジスタＴｒ４の閾値電圧）
を抵抗素子Ｒ４の抵抗値で除算した値になって、ノードＮ３の電圧を決定する電源電圧の１乗に比例するようになる。そのため、上述の電流Ｉ４＜（正常状態のＩ１電流）の関係を満たす設計の容易化が図れる。【００４６】  （第３の実施形態）
続いて、本発明の第３の実施形態を図４に示す。【００４７】  本実施形態では、プルダウン回路２Ｂを、Ｐ型トランジスタＴｒ４とダイオード素子（電流発生素子）Ｄ３との直列接続により構成している。ダイオード素子Ｄ３は、その陽極がＢＧＲ回路１のノードＮ３に接続され、陰極がＰ型トランジスタＴｒ４のソース端子に接続される。その他の構成は、第１の実施形態と同様であるので、同一部分に同一符号を付してその説明を省略する。【００４８】  本実施形態では、プルダウン回路２Ｂに流れる電流Ｉ４は、
ノードＮ３の電圧−
（基準電圧出力端子Ｏの出力電圧−トランジスタＴｒ４の閾値電圧）
をダイオード素子Ｄ３の端子間インピーダンスで除算した値になって、前記第２の実施形態の抵抗素子Ｒ４を使用する場合に比して、ＢＧＲ回路１のノードＮ３の電圧を決定する電源依存性が大きくなるが、ダイオード素子Ｄ３は、一般的にばらつきが少ないので、上述の電流Ｉ４＜（正常状態のＩ１電流）を満たす設計のより一層の容易化が図れる。【００４９】  （第４の実施形態）
次に、本発明の第４の実施形態を図５に示す。【００５０】  本実施形態では、プルダウン回路２Ｃを、Ｐ型トランジスタＴｒ４と他のＰ型トランジスタ（電流発生素子）Ｔｒ５との直列接続により構成している。前記Ｐ型トランジスタＴｒ５は、そのソース端子がＢＧＲ回路１のノードＮ３に接続され、ドレイン端子が自己のゲート端子と前記Ｐ型トランジスタＴｒ４のソース端子とに接続されている。【００５１】  本実施形態では、プルダウン回路２Ｃに流れる電流Ｉ４は、
ノードＮ３の電圧−
（基準電圧出力端子Ｏの出力電圧−トランジスタＴｒ４の閾値電圧）
をトランジスタＴｒ５のソース−ドレイン端子間インピーダンスで除算した値になる。本実施形態では、２個のトランジスタＴｒ４、Ｔｒ５だけでプルダウン回路２Ｃを設計できるので、第２及び第３の実施形態のように抵抗素子Ｒ４やダイオード素子Ｄ３の特性を検討する必要がない。【００５２】  尚、本実施形態では、トランジスタＴｒ５のゲート端子をドレイン端子に接続したが、図６に示すように、ゲート端子をグランド等の一定の固定電圧に接続したトランジスタ（電流発生素子）Ｔｒ６を設けて、このトランジスタＴｒ６のソース−ドレイン間インピーダンスを使用しても、前記第３の実施形態と同様の機能を実現できる。
【産業上の利用可能性】
【００５３】  以上説明したように、本発明は、消費電流を増加させることなく、また少ない素子数でもってスタートアップ機能を実現することが可能であるので、携帯機器等に使用する場合に電池の寿命を延ばすことが可能であると共に、レイアウト面積を有効に削減できて、コンパクト化及び低コスト化に有効な基準電圧発生回路等として有用である。
【図１】
2005101156.tif 000002
【図２】
2005101156.tif 000003
【図３】
2005101156.tif 000004
【図４】
2005101156.tif 000005
【図５】
2005101156.tif 000006
【図６】
2005101156.tif 000007
【図７】
2005101156.tif 000008
【図８】
2005101156.tif 000009
【図９】
2005101156.tif 000010
【手続補正書】
【提出日】平成17年8月8日(2005.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、
陰極が接地電位に接続された第１のダイオード素子、
前記第１のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第２のダイオード素子、
前記第２のダイオード素子の陽極に一端が接続された第１の抵抗素子、
前記第１の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第２の抵抗素子、
前記第１のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第３の抵抗素子、
前記基準電圧出力端子に電流を供給する第１のＰ型トランジスタ、
ゲート端子が自己のドレイン端子及び前記第１のＰ型トランジスタのゲート端子に接続された第２のＰ型トランジスタ、及び、
前記第１のダイオード素子の陽極の電圧と前記第１及び第２の抵抗素子同士の接続点の電圧とが等しくなるように前記第２のＰ型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、
前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、
前記スタートアップ回路は、前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子と接地電位の間に配置され、前記スタートアップ回路の消費電流は前記第２のＰ型トランジスタのドレイン端子より供給され、前記第２のＰ型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させる
ことを特徴とする基準電圧発生回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
プ回路は、前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子と接地電位の間に配置され、前記スタートアップ回路の消費電流は前記第２のＰ型トランジスタのドレイン端子より供給され、前記第２のＰ型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させることを特徴とする。
［００１６］  本発明は、前記基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタであることを特徴とする。
［００１７］  本発明は、前記基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタと、前記Ｐ型トランジスタのソース端子と前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子との間に配置された電流発生素子とを有することを特徴とする。
［００１８］  本発明は、前記基準電圧発生回路において、前記電流発生素子は、抵抗素子であることを特徴とする。
［００１９］  本発明は、前記基準電圧発生回路において、前記電流発生素子は、ダイオード素子であることを特徴とする。
［００２０］  本発明は、前記基準電圧発生回路において、前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタであることを特徴とする。
［００２１］  本発明は、前記基準電圧発生回路において、前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタであることを特徴とする。
［００２２］  以上により、本発明では、バンドギャップリファレンス回路が異常安定点にある際には、第２のＰ型トランジスタのドレイン電流はほぼ零値であるが、スタートアップ回路がそのドレイン電流を増大させるので、バンドギャップリファレンス回路では、第１のＰ型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧も上昇し、これに伴い帰還型制御回路が前記基準電圧出力端子の出力電圧を正常安定点で安定するように制御する。この正常安定点では、第２のＰ型トランジスタのドレイン電流のほとんどは帰還型制御回路に流れ、スタートアップ回路に流れる電流値は少ないので、電流消費は少ない。
［００２３］  特に、本発明では、基準電圧出力端子が異常安定点にある際には、その基準電圧出力端子の電圧は接地電位に近い電圧であるが、この時、スタートアップ回路に備えるＰ型トランジスタは、ゲートーソース間電圧が大きくなるので、バンドギャップリファ
【手続補正書】
【提出日】平成18年4月17日(2006.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、
陰極が接地電位に接続された第１のダイオード素子、
前記第１のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第２のダイオード素子、
前記第２のダイオード素子の陽極に一端が接続された第１の抵抗素子、
前記第１の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第２の抵抗素子、
前記第１のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第３の抵抗素子、
前記基準電圧出力端子に電流を供給する第１のＰ型トランジスタ、
ゲート端子が自己のドレイン端子及び前記第１のＰ型トランジスタのゲート端子に接続された第２のＰ型トランジスタ、及び、
前記第１のダイオード素子の陽極の電圧と前記第１及び第２の抵抗素子同士の接続点の電圧とが等しくなるように前記第２のＰ型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、
前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、
前記スタートアップ回路は、前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子と接地電位の間に配置され、前記スタートアップ回路の消費電流は前記第２のＰ型トランジスタのドレイン端子より供給され、前記第２のＰ型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させる
ことを特徴とする基準電圧発生回路。
【請求項２】
請求項１記載の基準電圧発生回路において、
前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタである
ことを特徴とする基準電圧発生回路。
【請求項３】
請求項１記載の基準電圧発生回路において、
前記スタートアップ回路は、
ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタと、
前記Ｐ型トランジスタのソース端子と前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子との間に配置された電流発生素子とを有する
ことを特徴とする基準電圧発生回路。
【請求項４】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、抵抗素子である
ことを特徴とする基準電圧発生回路。
【請求項５】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、ダイオード素子である
ことを特徴とする基準電圧発生回路。
【請求項６】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタである
ことを特徴とする基準電圧発生回路。
【請求項７】
請求項３記載の基準電圧発生回路において、
前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタである
ことを特徴とする基準電圧発生回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路に関し、特に、異常安定点で安定した場合にも、安定点を正常安定点に移行させるスタートアップ回路を備えたものに関する。
【背景技術】
【０００２】
従来、電源電圧や温度の変動に拘わらず一定電圧を発生する基準電圧発生回路は、アナログ−デジタル変換器などのアナログ回路に広く用いられる。
【０００３】
このような基準電圧発生回路としては、図７に示すように、バンドギャップリファレンス回路(以下、ＢＧＲ回路と略す)３０を有する。このＢＧＲ回路３０は、電流密度の異なる２個のダイオード素子Ｄ１、Ｄ２と、３個の抵抗素子Ｒ１、Ｒ２、Ｒ３と、基準電圧出力端子Ｏに電流を供給するＰ型の第１のトランジスタＴｒ１と、前記第１のトランジスタＴｒ１に流れるドレイン電流をカレントミラー構成によって決定するＰ型の第２のトランジスタＴｒ２と、帰還型制御回路３１とを内蔵する。この帰還型制御回路３１は、差動増幅回路３２とＮ型のトランジスタＴｒ３とにより構成されて、前記第２のトランジスタＴｒ２のドレイン電流を制御する。
【０００４】
前記帰還型制御回路３１は、ダイオードＤ１の陽極と抵抗素子Ｒ３との接続点をノードＮ１とし、２個の抵抗素子Ｒ１、Ｒ２の接続点をノードＮ２として、この２つのノードＮ
１、Ｎ２の両電圧が等しくなる安定点で動作が安定するように働く。例えば、ノードＮ１の電圧がノードＮ２の電圧よりも大きい場合には、差動増幅回路３２によってトランジスタＴｒ３のゲート電圧が上昇し、このトランジスタＴｒ３のドレイン電流が増加して、第２のトランジスタＴｒ２のドレイン電流が増加し、その結果、第１のトランジスタＴｒ１のドレイン電流Ｉ１が増加して、基準電圧出力端子Ｏの出力電圧が大きくなり、動作安定点まで移動する。逆に、ノードＮ１の電圧がノードＮ２の電圧よりも小さい場合には、差動増幅回路３２によってトランジスタＴｒ３のゲート電圧が下降し、このトランジスタＴｒ３のドレイン電流が減少して、第２のトランジスタＴｒ２のドレイン電流が減少し、その結果、第１のトランジスタＴｒ１のドレイン電流Ｉ１が減少して、基準電圧出力端子Ｏの出力電圧が小さくなり、動作安定点まで移動する。
【０００５】
図８は、このような基準電圧出力端子Ｏの出力電圧と、ノードＮ１の電圧やノードＮ２の電圧との関係を示す。同図から判るように、ノードＮ１の電圧は、基準電圧出力端子Ｏの所定の出力電圧以上の範囲では、その出力電圧値に拘わらずほぼ一定の電圧になる。一方、ノードＮ２の電圧は、基準電圧出力端子Ｏの出力電圧が大きくなるに従って、大きくなる。従って、ノードＮ１の電圧とノードＮ２の電圧とには、交点（正常安定点）が存在し、帰還型制御回路３１によって正常安定点で動作するようになる。その結果、ＢＧＲ回路３０は電源電圧に依存しない出力電圧を作り出すことが可能となる。
【０００６】
正常安定点で動作している際の基準電圧出力端子Ｏの出力電圧は次式で表される。
【０００７】
出力電圧＝Ｖｄ＋ｋＴ／ｑ・Ｒ２／Ｒ１
・ｌｏｇ（Ｉｓ２／Ｉｓ１・Ｒ２／Ｒ３）
ここで、Ｖｄはダイオード素子Ｄ１の端子間電圧、ｋはボルツマン定数、Ｔは温度、ｑは電子の電荷量、Ｉｓ１、Ｉｓ２はそれぞれダイオード素子Ｄ１、Ｄ２の飽和電流である。ダイオード素子Ｄ１の端子間電圧Ｖｄは負の温度特性を持つため、抵抗素子Ｒ１、Ｒ２、Ｒ３の抵抗値やダイオード素子の電流Ｉｓ１、Ｉｓ２の温度特性をダイオード素子Ｄ１の端子間電圧Ｖｄの温度特性に対してキャンセルするように設定することにより、温度に依存しない出力電圧を作り出すことが可能となる。
【０００８】
以上のように、ＢＧＲ回路３０は電源電圧や温度に依存しない出力電圧を作り出せる特長がある。しかし、図８から判るように、基準電圧出力端子Ｏの出力電圧が小さい範囲では、第１のトランジスタＴｒ１から供給されるドレイン電流Ｉ１が非常に少なく、ノードＮ１の電圧とノードＮ２の電圧とが交わる異常安定点が存在する。このため、帰還型制御回路３１はこの異常安定点で動作を安定させようと制御することがあり、その結果、基準電圧出力端子Ｏの出力電圧が接地電位付近となって、所望の電圧が出力されなくなる。そこで、基準電圧発生回路には、図７に示すように、ＢＧＲ回路３０に、動作が異常安定点に制御された場合にその異常安定点から正常安定点へと状態を移行させるスタートアップ回路４０が備えられる。
【０００９】
前記従来のスタートアップ回路４０は、特許文献１に記載された構成であって、定電流源１５からダイオード素子１６に電流を供給して、正常安定点判断用のダイオード電圧を作成し、このダイオード電圧とＢＧＲ回路３０の基準電圧出力端子Ｏの出力電圧とを比較回路１７で比較して、基準電圧出力端子Ｏの出力電圧の方が小さい場合には、異常安定点にあると判断して、Ｐ型のトランジスタ１８をＯＮさせて、そのドレイン電流を基準電圧出力端子Ｏに供給して、出力電圧を上昇させるようにしている。また、例えば特許文献２に記載されるスタートアップ回路では、出力電圧を監視する電圧監視回路を搭載し、この電圧監視回路が異常安定点にあると判断した場合には、基準電圧出力端子Ｏと前記ノードＮ１とに電圧を供給する構成を取っている。
【００１０】
このように、従来のスタートアップ回路では、基準電圧出力端子Ｏの出力電圧を常にモニターし、異常状態時に基準電圧出力端子Ｏの電圧を上昇させて、異常安定点から正常安定点に移行させている。
【特許文献１】特許第３４２２７０６号公報（第１図）
【特許文献２】特許第３１８５６９８号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のスタートアップ回路では、基準電圧出力端子Ｏの出力電圧を常にモニターする必要があるため、そのモニター回路で常時電流を消費してしまう欠点がある。例えば、特許文献１においては、ダイオード電圧を発生させるための電流源１５や、ダイオード電圧と出力電圧とを比較するための比較回路１７で電流が消費されてしまう。また、特許文献２では、基準電圧出力端子の出力電圧を監視する電圧監視回路で電流が消費されてしまう。このような電流消費は、例えば、電池で駆動する携帯機器に基準電圧発生回路を内蔵する場合には、携帯機器の使用時間を縮めてしまう欠点がある。
【００１２】
更に、従来のスタートアップ回路では、モニター回路等に比較的多くの半導体素子を使用している。例えば、図７に示したスタートアップ回路４０に備える比較回路１７は、具体的には、図９に示すように多くの半導体素子を用いた差動増幅回路で実現される。このため、このような多くの半導体素子を半導体基板上に実装するためには、広い面積を確保する必要があり、コスト高となってしまう。
【００１３】
以上の点に鑑み、本発明の目的は、基準電圧発生回路において、電流消費を増加させることなく、また、少ない素子数で小面積化を図り得るスタートアップ回路を提供することにある。
【課題を解決するための手段】
【００１４】
前記課題を解決するために、本発明の基準電圧発生回路は、例えば図７に示したＢＧＲ回路において、カレントミラー回路を構成する第１及び第２のＰ型トランジスタのうち第２のＰ型トランジスタＴｒ２では、異常安定点でそのドレイン電流が零値になる点に着目し、この状況で第２のＰ型トランジスタＴｒ２のドレイン電流をスタートアップ回路で強制的に流し、その後、このドレイン電流の増大に伴い前記第１のＰ型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧が増大すると、前記第２のＰ型トランジスタＴｒ２のドレイン電流の多くを帰還型制御回路に流して、スタートアップ回路に流れる電流を少なく制限することとする。
【００１５】
具体的に、請求項１記載の発明の基準電圧発生回路は、基準電圧出力端子から一定電圧の基準電圧を発生する基準電圧発生回路であって、陰極が接地電位に接続された第１のダイオード素子、前記第１のダイオード素子とは電流密度が異なり、且つ陰極が接地電位に接続された第２のダイオード素子、前記第２のダイオード素子の陽極に一端が接続された第１の抵抗素子、前記第１の抵抗素子の他端に一端が接続され、他端が前記基準電圧出力端子に接続された第２の抵抗素子、前記第１のダイオード素子の陽極に一端が接続され、他端が前記基準電圧出力端子に接続された第３の抵抗素子、前記基準電圧出力端子に電流を供給する第１のＰ型トランジスタ、ゲート端子が自己のドレイン端子及び前記第１のＰ型トランジスタのゲート端子に接続された第２のＰ型トランジスタ、及び、前記第１のダイオード素子の陽極の電圧と前記第１及び第２の抵抗素子同士の接続点の電圧とが等しくなるように前記第２のＰ型トランジスタのドレイン電流を制御する帰還型制御回路を有するバンドギャップリファレンス回路と、前記バンドギャップリファレンス回路の基準電圧出力端子の出力電圧が異常安定点にあるとき正常安定点に移行させるスタートアップ回路とを備え、前記スタートアップ回路は、前記バンドギャップリファレンス回路の第２のＰ
型トランジスタのドレイン端子と接地電位の間に配置され、前記スタートアップ回路の消費電流は前記第２のＰ型トランジスタのドレイン端子より供給され、前記第２のＰ型トランジスタのドレイン電流がほぼ零値のときにそのドレイン電流を増大させることを特徴とする。
【００１６】
請求項２記載の発明は、前記請求項１記載の基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタであることを特徴とする。
【００１７】
請求項３記載の発明は、前記請求項１記載の基準電圧発生回路において、前記スタートアップ回路は、ゲート端子が前記基準電圧出力端子に接続されたＰ型トランジスタと、前記Ｐ型トランジスタのソース端子と前記バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン端子との間に配置された電流発生素子とを有することを特徴とする。
【００１８】
請求項４記載の発明は、前記請求項３記載の基準電圧発生回路において、前記電流発生素子は、抵抗素子であることを特徴とする。
【００１９】
請求項５記載の発明は、前記請求項３記載の基準電圧発生回路において、前記電流発生素子は、ダイオード素子であることを特徴とする。
【００２０】
請求項６記載の発明は、前記請求項３記載の基準電圧発生回路において、前記電流発生素子は、ゲート端子がドレイン端子に接続されたトランジスタであることを特徴とする。
【００２１】
請求項７記載の発明は、前記請求項３記載の基準電圧発生回路において、前記電流発生素子は、ゲート端子が一定電圧に固定されたトランジスタであることを特徴とする。
【００２２】
以上により、請求項１〜７記載の発明では、バンドギャップリファレンス回路が異常安定点にある際には、第２のＰ型トランジスタのドレイン電流はほぼ零値であるが、スタートアップ回路がそのドレイン電流を増大させるので、バンドギャップリファレンス回路では、第１のＰ型トランジスタのドレイン電流が増大して、基準電圧出力端子の出力電圧も上昇し、これに伴い帰還型制御回路が前記基準電圧出力端子の出力電圧を正常安定点で安定するように制御する。この正常安定点では、第２のＰ型トランジスタのドレイン電流のほとんどは帰還型制御回路に流れ、スタートアップ回路に流れる電流値は少ないので、電流消費は少ない。
【００２３】
特に、請求項２記載の発明では、基準電圧出力端子が異常安定点にある際には、その基準電圧出力端子の電圧は接地電位に近い電圧であるが、この時、スタートアップ回路に備えるＰ型トランジスタは、ゲート−ソース間電圧が大きくなるので、バンドギャップリファレンス回路の第２のＰ型トランジスタのドレイン電流を効果的に増加させ、その結果、基準電圧出力端子の出力電圧が素早く上昇して、帰還型制御回路が正常安定点で動作するように制御する。
【００２４】
また、請求項３〜７記載の発明では、スタートアップ回路が、Ｐ型トランジスタと電流発生素子との直列回路により構成されるので、このスタートアップ回路に流れる電流の値を、バンドギャップリファレンス回路の正常安定点での第１のＰ型トランジスタのドレイン電流の値よりも小値に制限できるので、正常安定点での動作を容易に確保できる。
【発明の効果】
【００２５】
以上説明したように、請求項１〜７記載の発明の基準電圧発生回路によれば、実質的に
消費電流の増加なしにスタートアップ機能を実現できると共に、従来必要であった比較回路や電圧監視回路などの比較的複雑な回路を不要にして、素子数を削減できてレイアウト面積を削減でき、コンパクト化及び低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を図面に基づいて説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態の基準電圧発生回路を示す。
【００２８】
同図において、１はＢＧＲ回路、２はスタートアップ回路としてのプルダウン回路である。前記ＢＧＲ回路１は、一定電圧の基準電圧を出力する基準電圧出力端子Ｏを持つ。
【００２９】
前記ＢＧＲ回路１において、Ｄ１は第１のダイオード素子、Ｄ２は第２のダイオード素子、Ｒ１は第１の抵抗素子、Ｒ２は第２の抵抗素子、Ｒ３は第３の抵抗素子、Ｔｒ１はＰ型の第１のトランジスタ、Ｔｒ２はＰ型の第２のトランジスタ、１１は帰還型制御回路である。前記第１のダイオード素子Ｄ１の陰極は接地電位に接続される。また、前記第２のダイオード素子Ｄ２は、その電流密度が前記第１のダイオード素子Ｄ１の電流密度とは異なり、その陰極は接地電位に接続される。前記第１の抵抗素子Ｒ１は、その一端が前記第２のダイオード素子Ｄ２の陽極に接続され、その他端は前記第２の抵抗素子Ｒ２の一端に接続される。第２の抵抗素子Ｒ２の他端は、前記基準電圧出力端子Ｏに接続される。更に、第３の抵抗素子Ｒ３は、その一端が前記第１のダイオード素子Ｄ１の陽極に接続され、他端は前記基準電圧出力端子Ｏに接続される。
【００３０】
更に、前記第１のＰ型トランジスタＴｒ１は、そのソース端子が電源に接続され、そのドレイン端子が前記基準電圧出力端子Ｏに接続されて、基準電圧出力端子Ｏに電流を供給する。前記第２のＰ型トランジスタＴｒ２は、前記第１のＰ型トランジスタＴｒ１と共にカレントミラー回路を構成し、そのソース端子は前記電源に接続され、そのゲート端子は自己のドレイン端子と前記第１のＰ型トランジスタＴｒ１のゲート端子とに接続されていて、前記第１のＰ型トランジスタＴｒ１に流れるドレイン電流Ｉ１を決定する。また、前記帰還型制御回路１１は、前記第１のダイオードＤ１の陽極（以下、ノードＮ１という）の電圧と前記第１及び第２の抵抗素子Ｒ１、Ｒ２同士の接続点（以下、ノードＮ２という）の電圧とが等しくなるように前記第２のＰ型トランジスタＴｒ２のドレイン電流Ｉ２を制御するものであって、Ｎ型のトランジスタＴｒ３と、差動増幅回路１４とを有する。このトランジスタＴｒ３は、そのソース端子が接地電位に接続され、そのドレイン端子が前記第２のＰ型トランジスタＴｒ２のドレイン端子（以下、ノードＮ３という）に接続される。また、前記差動増幅回路１４は、前記前記２つのノードＮ１、Ｎ２の電圧を入力し、その出力は前記トランジスタＴｒ３のゲート端子に与えられる。
【００３１】
更に、前記プルダウン回路２は、前記ＢＧＲ回路１の基準電圧出力端子Ｏの出力電圧が、図８に示した異常安定点にあるときに正常安定点に移行させるものであって、Ｐ型のトランジスタＴｒ４を有する。このトランジスタＴｒ４は、前記ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン端子（即ち、ノードＮ３）と接地電位の間に配置され、そのゲート端子は、前記ＢＧＲ回路１の基準電圧出力端子Ｏに接続されていて、前記ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン電流Ｉ２がほぼ零値のときにそのドレイン電流Ｉ２を増大させる。
【００３２】
次に、本実施形態の動作を説明する。ここでは、第１のＰ型トランジスタＴｒ１と第２のＰ型トランジスタＴｒ２の両サイズが等しく、カレントミラー構成によって両トランジスタＴｒ１、Ｔｒ２のドレイン電流Ｉ１、Ｉ２について、Ｉ１＝Ｉ２の関係が成立してい
るとする。以下、ＢＧＲ回路１が異常安定点にあって、正常安定点に移行する動作を図１及び図２を用いて説明する。
【００３３】
最初、異常安定点にある状態では、基準電圧出力端子Ｏの出力電圧は、接地電位に近い電圧となる。この時、帰還型制御回路１１の差動増幅回路１４の出力端子の電圧、即ち、トランジスタＴｒ３のゲート端子（ノードＮ４）の電圧は０Ｖになっていて、トランジスタＴｒ３がオフしている。このため、このトランジスタＴｒ３のドレイン電流Ｉ３は、Ｉ３＝Ｉ２＝Ｉ１＝０(Ａ)となる。従って、基準電圧出力端子Ｏの出力電圧は、接地電位に保たれたままである。また、第２のＰ型トランジスタＴｒ２のドレイン端子は、トランジスタＴｒ３がオフしているので、電源電位にプルアップされる。
【００３４】
前記のようにＢＧＲ回路１が異常安定点にある際に、プルダウン回路２では、Ｐ型のトランジスタＴｒ４のゲート端子が接地電位、そのソース端子が電源電位であって、ゲート−ソース間電圧が電源電位になるので、このトランジスタＴｒ４はオンして、ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２から電流Ｉ２（＝Ｉ４）を流し始める。ＢＧＲ回路１の第１のＰ型トランジスタＴｒ１は、第２のＰ型トランジスタＴｒ２の電流Ｉ２をカレントミラーしているので、第１のＰ型トランジスタＴｒ１にも電流Ｉ１が流れ始めて、基準電圧出力端子Ｏの出力電圧は、異常安定点と正常安定点の中間電圧まで立ち上がる。
【００３５】
そして、基準電圧出力端子Ｏの出力電圧が中間電圧まで立ち上がって、ノードＮ１の電圧＞ノードＮ２の電圧となると、帰還型制御回路１１の差動増幅回路１４がノードＮ１の電圧＝ノードＮ２の電圧となるように、Ｎ型のトランジスタＴｒ３のゲート電圧を上昇させる。ここで、前記差動増幅回路１４は、消費電流を削減するために一般的に応答速度が遅く、トランジスタＴｒ３のゲート端子（ノードＮ４）の電圧がその閾値電圧を超えるまでの間、そのドレイン電流Ｉ３は、Ｉ３＝０である。この期間が図２の過渡状態（１）に対応する。
【００３６】
その後、トランジスタＴｒ３のゲート電圧がそのトランジスタＴｒ３の閾値電圧を超えると、ドレイン電流Ｉ３が流れ出して、第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１が増加を始め、基準電圧出力端子Ｏの出力電圧が上昇する。基準電圧出力端子Ｏの出力電圧が上昇すると、それに伴い、プルダウン回路２のトランジスタＴｒ４のゲート−ソース間電圧が小さくなるので、トランジスタＴｒ４のドレイン電流Ｉ４は小さくなる。この期間が図２の過渡状態（２）に対応する。
【００３７】
そして、基準電圧出力端子Ｏの出力電圧が正常安定点となる電圧になると、差動増幅回路１４がトランジスタＴｒ３のゲート電圧を上げる制御を止めるので、基準電圧出力端子Ｏの出力電圧は一定となる。この期間が図２の正常状態に対応する。この時、４個のトランジスタＴｒ１〜Ｔｒ４のドレイン電流Ｉ１〜Ｉ４は、Ｉ１＝Ｉ２＝Ｉ３＋Ｉ４となり、プルダウン回路２で消費されるドレイン電流Ｉ４の電流増加分は、ＢＧＲ回路１のトランジスタＴｒ３のドレイン電流Ｉ３の電流減少分と等しくなり、実質的に電流増加なしでスタートアップ機能が実現できていることとなる。
【００３８】
このように、ＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン電流Ｉ２を、帰還型制御回路１１で制御される電流Ｉ３以外に、プルダウン回路２にも流し、プルダウン回路２に流れる電流Ｉ４が増加すると、帰還型制御回路１１で制御される電流Ｉ３を減少させ、逆に、プルダウン回路２に流れる電流Ｉ４が減少すると、その分、帰還型制御回路１１で制御される電流Ｉ３を増加させることにより、常に正常安定点で動作することが可能になる。
【００３９】
ここで、プルダウン回路２は、１個のトランジスタＴｒ４で実現できるので、レイアウ
ト面積の削減効果は大きい。
【００４０】
（第２の実施形態）
次に、本発明の第２の実施形態を図３に示す。
【００４１】
前記第１の実施形態では、ＢＧＲ回路１において正常状態で必要な第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１よりも、プルダウン回路２に流れる電流Ｉ４の方が大きくなれば、第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１は、正常状態で必要な電流値以上の電流値となって、正常安定点で動作しなくなる。これを避けるために、プルダウン回路２に流れる電流Ｉ４＜正常状態での第１のＰ型トランジスタＴｒ１のドレイン電流Ｉ１となるように、プルダウン回路２のＰ型トランジスタＴｒ４のトランジスタサイズを最適化する必要がある。しかし、異常安定点でのＰ型トランジスタＴｒ４に流れる電流Ｉ４は、そのゲート−ソース間電圧を決定する電源電圧の２乗に比例する。また、トランジスタは一般的に製造工程が複雑であり、ドレイン電流はばらつき易い欠点がある。このため、上述の電流Ｉ４＜（正常状態のＩ１電流）を満たすように、Ｐ型トランジスタＴｒ４のサイズを決定することは比較的難しい。
【００４２】
そこで、本実施形態では、図３に示すように、プルダウン回路２Ａに、Ｐ型トランジスタＴｒ４に加えて、抵抗素子（電流発生素子）Ｒ４を設けている。この抵抗素子Ｒ４は、一端がＰ型トランジスタＴｒ４のソース端子に接続され、他端がＢＧＲ回路１の第２のＰ型トランジスタＴｒ２のドレイン端子（ノードＮ３）に接続される。
【００４３】
本実施形態では、プルダウン回路２Ａによるスタートアップ機能の基本的な原理は第１の実施形態と同一である。本実施形態では、プルダウン回路２Ａに流れる電流Ｉ４は、抵抗素子Ｒ４の抵抗値で決定される。すなわち、プルダウン回路２Ａに流れる電流Ｉ４は、
ノードＮ３の電圧―
（基準電圧出力端子Ｏの出力電圧―トランジスタＴｒ４の閾値電圧）
を抵抗素子Ｒ４の抵抗値で除算した値になって、ノードＮ３の電圧を決定する電源電圧の１乗に比例するようになる。そのため、上述の電流Ｉ４＜（正常状態のＩ１電流）の関係を満たす設計の容易化が図れる。
【００４４】
（第３の実施形態）
続いて、本発明の第３の実施形態を図４に示す。
【００４５】
本実施形態では、プルダウン回路２Ｂを、Ｐ型トランジスタＴｒ４とダイオード素子（電流発生素子）Ｄ３との直列接続により構成している。ダイオード素子Ｄ３は、その陽極がＢＧＲ回路１のノードＮ３に接続され、陰極がＰ型トランジスタＴｒ４のソース端子に接続される。その他の構成は、第１の実施形態と同様であるので、同一部分に同一符号を付してその説明を省略する。
【００４６】
本実施形態では、プルダウン回路２Ｂに流れる電流Ｉ４は、
ノードＮ３の電圧―
（基準電圧出力端子Ｏの出力電圧―トランジスタＴｒ４の閾値電圧）
をダイオード素子Ｄ３の端子間インピーダンスで除算した値になって、前記第２の実施形態の抵抗素子Ｒ４を使用する場合に比して、ＢＧＲ回路１のノードＮ３の電圧を決定する電源依存性が大きくなるが、ダイオード素子Ｄ３は、一般的にばらつきが少ないので、上述の電流Ｉ４＜（正常状態のＩ１電流）を満たす設計のより一層の容易化が図れる。
【００４７】
（第４の実施形態）
次に、本発明の第４の実施形態を図５に示す。
【００４８】
本実施形態では、プルダウン回路２Ｃを、Ｐ型トランジスタＴｒ４と他のＰ型トランジスタ（電流発生素子）Ｔｒ５との直列接続により構成している。前記Ｐ型トランジスタＴｒ５は、そのソース端子がＢＧＲ回路１のノードＮ３に接続され、ドレイン端子が自己のゲート端子と前記Ｐ型トランジスタＴｒ４のソース端子とに接続されている。
【００４９】
本実施形態では、プルダウン回路２Ｃに流れる電流Ｉ４は、
ノードＮ３の電圧―
（基準電圧出力端子Ｏの出力電圧―トランジスタＴｒ４の閾値電圧）
をトランジスタＴｒ５のソース−ドレイン端子間インピーダンスで除算した値になる。本実施形態では、２個のトランジスタＴｒ４、Ｔｒ５だけでプルダウン回路２Ｃを設計できるので、第２及び第３の実施形態のように抵抗素子Ｒ４やダイオード素子Ｄ３の特性を検討する必要がない。
【００５０】
尚、本実施形態では、トランジスタＴｒ５のゲート端子をドレイン端子に接続したが、図６に示すように、ゲート端子をグランド等の一定の固定電圧に接続したトランジスタ（電流発生素子）Ｔｒ６を設けて、このトランジスタＴｒ６のソース−ドレイン間インピーダンスを使用しても、前記第３の実施形態と同様の機能を実現できる。
【産業上の利用可能性】
【００５１】
以上説明したように、本発明は、消費電流を増加させることなく、また少ない素子数でもってスタートアップ機能を実現することが可能であるので、携帯機器等に使用する場合に電池の寿命を延ばすことが可能であると共に、レイアウト面積を有効に削減できて、コンパクト化及び低コスト化に有効な基準電圧発生回路等として有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態の基準電圧発生回路を示す回路図である。
【図２】同基準電圧発生回路において、異常安定点から正常安定点に移行する過程の出力電圧、トランジスタのドレイン電流等の変化の様子を示す図である。
【図３】本発明の第２の実施形態の基準電圧発生回路を示す回路図である。
【図４】本発明の第３の実施形態の基準電圧発生回路を示す回路図である。
【図５】本発明の第４の実施形態の基準電圧発生回路を示す回路図である。
【図６】同実施形態の基準電圧発生回路の変形例を示す回路図である。
【図７】従来の基準電圧発生回路の一例を示す回路図である。
【図８】バンドギャップリファレンス回路の異常安定点及び正常安定点を説明する図である。
【図９】従来の基準電圧発生回路のスタートアップ回路で使用される差動増幅回路の構成を示す回路図である。
【符号の説明】
【００５３】
１                 ＢＧＲ回路
２、２Ａ〜２Ｄ     プルダウン回路（スタートアップ回路）
Ｄ１               第１のダイオード素子
Ｄ２               第２のダイオード素子
Ｄ３               ダイオード素子（電流発生素子）
Ｒ１               第１の抵抗素子
Ｒ２               第２の抵抗素子
Ｒ３               第３の抵抗素子
Ｒ４               抵抗素子（電流発生素子）
Ｏ               基準電圧出力端子
Ｔｒ１             第１のＰ型トランジスタ
Ｔｒ２             第２のＰ型トランジスタ
Ｔｒ３             トランジスタ
Ｔｒ４             Ｐ型トランジスタ
Ｔｒ５、Ｔｒ６     Ｐ型トランジスタ（電流発生素子）
１１               帰還型制御回路
１４               差動増幅回路
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005101156.tif 000011
【図２】
2005101156.tif 000012
【図３】
2005101156.tif 000013
【図４】
2005101156.tif 000014
【図５】
2005101156.tif 000015
【図６】
2005101156.tif 000016
【図７】
2005101156.tif 000017
【図８】
2005101156.tif 000018
【図９】
2005101156.tif 000019
【国際調査報告】
2005101156.tif 000020
2005101156.tif 000021