(57)【要約】【課題】  二酸化チタンを活性層として用いる半導体装置およびその製造方法を提供する。【解決手段】  本発明の半導体装置１０は、ＴｉＯ２を活性層として含んでいる。本発明の半導体装置１０は、ゲート電極２０と、半導体活性層として機能し、チャネルを形成するＴｉＯ２層１２と、ＴｉＯ２層１２に電気的に接続された、ソース電極１４およびドレイン電極１６と、ゲート電極２０とＴｉＯ２層１２との間に形成された絶縁膜１８とを含んでいる。ＴｉＯ２層１２は、ステップ−テラス構造を有するルチルまたはアナターゼ構造を含む単結晶基板とすることができる。また、ＴｉＯ２層１２は、ＴｉＯ２の気相堆積膜とすることができる。さらに、本発明は、ＴｉＯ２を活性層として含む半導体装置の製造方法を提供する。【選択図】  図１【特許請求の範囲】
【請求項１】
ＴｉＯ２を活性層として含む電界効果型の半導体装置であって、前記半導体装置は、
ゲート電極と、
チャネルを形成するＴｉＯ２層と、
前記ＴｉＯ２層に電気的に接続された、ソース電極およびドレイン電極と、
前記ゲート電極と前記ＴｉＯ２層との間に形成された絶縁膜と
を含む半導体装置。
【請求項２】
前記ＴｉＯ２層は、ステップ−テラス構造を有するルチルまたはアナターゼ構造、または超平滑な表面を有するルチルまたはアナターゼ構造を含む、請求項１に記載の半導体装置。
【請求項３】
前記ＴｉＯ２層は、ＴｉＯ２の気相堆積膜である、請求項１に記載の半導体装置。
【請求項４】
前記ゲート絶縁膜は、酸素含有比の異なる複数の酸化物層から形成され、酸素含有比の低い酸化物層が、前記ＴｉＯ２層に隣接して形成される、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
ＴｉＯ２を活性層として含む電界効果型の半導体装置の製造方法であって、
ＴｉＯ２を含む半導体層に表面処理を施す工程と、
前記表面処理された前記半導体層に電気的に接続されたソース電極およびドレイン電極を形成する工程と、
前記半導体層上に絶縁膜を成膜する工程と、
前記絶縁膜上にゲート電極を形成する工程と
を含む半導体装置の製造方法。
【請求項６】
前記絶縁膜は、酸素含有比の異なる複数の酸化物層を含み、前記絶縁膜を成膜する工程は、酸素含有比の低い酸化物層を前記半導体層に接して形成する工程を含む、請求項５に記載の製造方法。
【請求項７】
前記表面処理を施す工程は、前記半導体層に、ステップ−テラス構造を与える工程を含む、請求項５または６に記載の製造方法。
【請求項８】
ＴｉＯ２を活性層として含む電界効果型の半導体装置の製造方法であって、
基板上にＴｉＯ２を含む半導体層を堆積させる工程と、
前記半導体層に電気的に接続されたソース電極およびドレイン電極を形成する工程と、
前記半導体層上に絶縁膜を成膜する工程と、
前記絶縁膜上にゲート電極を形成する工程と
を含む半導体装置の製造方法。
【請求項９】
前記絶縁膜は、酸素含有比の異なる複数の酸化物層を含み、前記絶縁膜を成膜する工程は、酸素含有比の低い酸化物層を前記半導体層に接して形成する工程を含む、請求項８に記載の製造方法。
【請求項１０】
ＴｉＯ２を活性層として含む電界効果型の半導体装置の製造方法であって、
誘電体基板上に前記ソース電極およびドレイン電極を形成する工程と
前記ソース電極および前記ドレイン電極に電気的に接続したＴｉＯ２を含む半導体層を成膜する工程と、
前記半導体層に接してゲート絶縁膜を成膜する工程と、
前記絶縁膜上にゲート電極を形成する工程と
を含む半導体装置の製造方法。
【請求項１１】
前記ＴｉＯ２を含む半導体層を成膜する工程は、間歇的に酸素分圧を変化させる工程を含む、請求項８〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記間歇的に酸素分圧を変化させる工程内の酸素分圧が低い条件下でＴｉＯ２の堆積を行う工程と、前記間歇的に酸素分圧を変化させる工程内の酸素分圧が高い条件下で堆積したＴｉＯ２をアニールする工程とを含む、請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳細には、活性層として二酸化チタン（ＴｉＯ２）を使用した半導体装置、およびその製造方法に関する。
【背景技術】
【０００２】
近年、電界効果型の半導体装置は、情報処理装置の論理演算装置の他、アクティブ・マトリックス型アレイを構成して、ディスプレイ装置を提供するために使用されている。これまで、電界効果型の半導体装置の活性層としては、アモルファス・シリコン、単結晶シリコン、酸化亜鉛（ＺｎＯ）などの半導体活性を有する材料が知られている。アモルファス・シリコン、単結晶シリコン、ＺｎＯといった半導体材料は、電圧の他にも所定の波長の光を吸収してフォトキャリアを生成する特性を有しており、このため、良好な電界効果特性を与えるためには、遮光膜を形成して、活性層を光学的にシールドする必要があった。【０００３】
半導体装置を提供するためには、活性層中のキャリアのモビリティは、必ずしもＺｎＯ程度の高いモビリティではなくとも充分に機能すると考えられる。また、上述したアモルファス・シリコンや単結晶シリコン、ＺｎＯなどは、種々の堆積法により活性層として形成されるが、そのフォトキャリアを抑制するために遮光膜の形成が要求される点で、製造プロセスを増加させてしまう点、および大面積化の容易さ、および重金属を使用することによる環境的負荷の面では、製造性、コスト、大面積適応性および環境的観点から見て必ずしも充分なものであるということはできない。【０００４】
一方、二酸化チタン（ＴｉＯ２）は、重金属を含まず、環境的な負荷も大きくなく、さらに近年、その光触媒特性を利用して、建材など大面積な部材に対して適用されている。また、ＴｉＯ２は、光キャリアを発生することが知られているものの、ＴｉＯ２の光キャリア発生効率は、シリコンやＺｎＯなどよりも低く、ＴｉＯ２を電界効果型半導体装置の活性層として使用することができれば、大面積の電界効果型の半導体を含む新規なガラス、パネルなどの表示可能な構造部材や、大面積ディスプレイを提供することが可能となると考えられる。加えて、ＴｉＯ２を使用した電界効果型の半導体装置は、遮光層を形成せずとも良好に機能することが期待でき、製造プロセスの削減に共ない、低コスト化および光透過性の向上した構造部材を提供することが可能になると考えられる。【０００５】
本発明者らは、これまでＴｉＯ２の製膜および特性の検討を行ってきており、例えば特開２００４−２８８７６７号公報（特許文献１）において、ＴｉＯ２の単結晶基板の原子レベルでの表面制御技術を開示している。一方、ＴｉＯ２を光触媒として使用することについては多くの検討がなされているものの、ＴｉＯ２の半導体特性を、電界効果型の半導体装置の活性層に適用する可能性については、これまでほとんど検討が行われていなかった。また、特開２００２−１９８５３９号公報（特許文献２）では、有機無機混成半導体を用いた薄膜電界効果トランジスタが開示されている。特許文献２では、有機無機混成半導体を、スズを含む有機金属化合物から形成する点について開示し、またＴｉＯ２をゲート絶縁体に使用する点が開示されているものの、ＴｉＯ２自体を半導体として使用する点については何ら開示していない。
【特許文献１】特開２００４−２８８７６７号公報
【特許文献２】特開２００２−１９８５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の従来技術に鑑みてなされたものであり、ＴｉＯ２を活性層として含む電界効果型の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記従来技術に鑑みて、本発明者らはＴｉＯ２の半導体活性に着目し、チャネルを形成する活性層としてＴｉＯ２を使用して、電界により電気特性を制御することができれば、より大面積で、より光学特性の良好な構造要素を、より低コストで提供することができる、という着想に基づき検討を行ってきた。その結果、本発明者らは、ＴｉＯ２の半導体特性は、ＴｉＯ２の表面性に大きく依存することを見出し、ＴｉＯ２の表面性を原子レベルで制御することにより、ＴｉＯ２のキャリア濃度を電界により制御することが可能であることを見出し、本発明に至ったものである。さらに、ＴｉＯ２を活性層として使用した半導体装置の特性は、絶縁層に大きく依存し、絶縁層の組成に応答して特性を制御することができることを見出し、本発明に至ったものである。【０００８】
すなわち、本発明の第１の構成によれば、
ＴｉＯ２を活性層として含む電界効果型の半導体装置であって、前記半導体装置は、
ゲート電極と、
チャネルを形成するＴｉＯ２層と、
前記ＴｉＯ２層に電気的に接続された、ソース電極およびドレイン電極と、
前記ゲート電極と前記ＴｉＯ２層との間に形成された絶縁膜と
を含む半導体装置が提供できる。【０００９】
また、本発明によれば、前記ＴｉＯ２層は、ステップ−テラス構造を有するルチルまたはアナターゼ構造、または超平滑な表面を有するルチルまたはアナターゼ構造を含むことが好ましい。前記ＴｉＯ２層は、ＴｉＯ２の気相堆積膜とすることができる。また、本発明の前記ゲート絶縁膜は、酸素含有比の異なる複数の酸化物層から形成され、酸素含有比の低い酸化物層が、前記ＴｉＯ２層に隣接して形成されてもよい。【００１０】
本発明の第２の構成によれば、
ＴｉＯ２を活性層として含む電界効果型の半導体装置の製造方法であって、
ＴｉＯ２を含む半導体層に表面処理を施す工程と、
前記表面処理された前記半導体層に電気的に接続されたソース電極およびドレイン電極を形成する工程と、
前記半導体層上に絶縁膜を成膜する工程と、
前記絶縁膜上にゲート電極を形成する工程と
を含む半導体装置の製造方法が提供できる。【００１１】
本発明においては、前記絶縁膜は、酸素含有比の異なる複数の酸化物層を含み、前記絶縁膜を成膜する工程は、酸素含有比の低い酸化物層を前記半導体層に接して形成する工程を含むことができる。本発明においては、前記表面処理を施す工程は、前記半導体層に、ステップ−テラス構造を与える工程を含むことが好ましい。【００１２】
本発明の第３の構成によれば、
ＴｉＯ２を活性層として含む電界効果型の半導体装置の製造方法であって、
基板上にＴｉＯ２を含む半導体層を堆積させる工程と、
前記半導体層に電気的に接続されたソース電極およびドレイン電極を形成する工程と、
前記半導体層上に絶縁膜を成膜する工程と、
前記絶縁膜上にゲート電極を形成する工程と
を含む半導体装置の製造方法が提供できる。【００１３】
本発明においては、前記絶縁膜は、酸素含有比の異なる複数の酸化物層を含み、前記絶縁膜を成膜する工程は、酸素含有比の低い酸化物層を前記半導体層に接して形成する工程を含むことができる。【００１４】
本発明の第４の構成によれば、
ＴｉＯ２を活性層として含む電界効果型の半導体装置の製造方法であって、
誘電体基板上に前記ソース電極およびドレイン電極を形成する工程と
前記ソース電極および前記ドレイン電極に電気的に接続したＴｉＯ２を含む半導体層を成膜する工程と、
前記半導体層に接してゲート絶縁膜を成膜する工程と、
前記絶縁膜上にゲート電極を形成する工程と
を含む半導体装置の製造方法が提供できる。【００１５】
また、本発明によれば、上記製方法における成膜工程は、の前記ＴｉＯ２を含む半導体層を成膜する工程は、間歇的に酸素分圧を変化させる工程を含むことができる。前記間歇的に酸素分圧を変化させる工程内の酸素分圧が低い条件下でＴｉＯ２の堆積を行う工程と、前記間歇的に酸素分圧を変化させる工程内の酸素分圧が高い条件下で堆積したＴｉＯ２をアニールする工程とを含むことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を図面に示した実施の形態を参照して説明を行うが、本発明は、後述する実施の形態に限定されるものではない。図１は、本発明の半導体装置の第１の実施の形態の構造を示した図である。図１（ａ）は、断面図であり、図１（ｂ）は、上面図である。図１（ａ）の断面は、図１（ｂ）の切断線Ａ−Ａに沿って半導体装置を切断した断面構造に対応する。本発明の第１の実施の形態の半導体装置１０は、基板１２と、基板１２上に形成されたソース電極１４と、ドレイン電極１６と、ソース電極１４およびドレイン電極１６上に形成されたゲート絶縁膜１８と、ゲート絶縁膜１８上に形成されたゲート電極２０とを含んでいる。基板１２は、ＴｉＯ２層を提供しており、本発明の第１の実施の形態では、具体的には、ＴｉＯ２単結晶基板が使用される。単結晶基板は、ルチル型結晶構造を有し、その結晶面が（１１０）のものを使用することができる。【００１７】
結晶面は、（１１０）の他にも（１００）、（００１）、（１１１）、または（１０１）を使用することができ、特定の結晶面に限定されるものではない。また、本発明では、市販の単結晶基板を使用する場合には、市販の単結晶基板をエッチャントにより処理して表面状態を改善して使用することが必要である。本発明で使用することができるエッチャントとしては、フッ化水素酸、希釈フッ化水素酸溶液、フッ化水素酸−燐酸−硝酸混合溶液など、ＴｉＯ２をエッチングすることができるエッチャントであれば、これまで知られたいかなるエッチャントでも使用することができる。【００１８】
ソース電極１４およびドレイン電極１６は、フォトリソグラフィーや適切なマスクを使用した蒸着、スパッタリング、レーザアブレーションなどの物理堆積法を使用して形成でき、電極材料としては、Ａｌ、Ｗ、Ｔｉ、Ｎｉ、Ｍｏまたはこれらのいかなる合金を使用することができる。また、ソース電極１４およびドレイン電極１６の膜厚は、１０ｎｍ〜２０ｎｍの範囲とすることが好ましく、図１に示した第１の実施の形態では、約１５ｎｍの厚さを有しているが、本発明では特に限定されるわけではなく、適切な接続を与える限り、いかなる厚さも使用することができる。図１に示した本発明の第１の実施の形態では、ソース電極１４、ドレイン電極１６と隣接する基板１２および後述するゲート絶縁膜１８との間には、特にオーミンクコンタクトを達成するためのオーミックコンタクト層は形成されていないものの、特定の電極材料との関係において、本発明においては、オーミックコンタクト層を適宜使用することができる。【００１９】
ソース電極１４およびドレイン１６上には、ゲート絶縁膜１８が形成されており、本発明の第１の実施の形態では、アモルファスＬａＡｌＯ３をパルスレーザ・デポジッション（ＰＬＤ）法により堆積させた膜が使用されている。本発明で使用されるゲート絶縁膜１８を形成する材料としては、酸化マグネシウム（ＭｇＯ）、窒化ケイ素、ＬａＡｌＯ３、五酸化タンタル、三酸化イットリウム、二酸化ケイ素、酸化アルミニウム、酸化カルシウム、三酸化二ホウ素、酸化ベリリウム、酸化バリウムまたはこれらの混合物を使用することができ、また堆積方法としては、レーザアブレーション法の他、ＣＶＤ法、スパッタ法も使用することができる。図１に示した第１の実施の形態では、ゲート絶縁膜１８の膜厚は、約４５０ｎｍの厚さで形成されているが、本発明ではゲート絶縁膜の膜厚は、約２００ｎｍ〜約１０００ｎｍの範囲、より好ましくは、約３００ｎｍ〜約９００ｎｍの範囲で設定することができる。さらに本発明では、ゲート絶縁膜の厚さは、使用する誘電体材料およびデバイス特性に応じて、例えば５０ｎｍ〜１０μｍ程度の範囲で変化させることができる。【００２０】
ゲート絶縁膜１８の上には、マスキング法により形成されたゲート電極２０が形成されている、ゲート電極２０は、本発明の第１の実施の形態では、Ａｌから約１５ｎｍの厚さとして形成されているが、Ａｌ、Ｗ、Ｔｉ、Ｎｉ、Ｍｏを含む金属またはこれらの金属のいかなる合金でも用いることができ、また、その膜厚は、約１０ｎｍ〜約２０ｎｍの厚さの範囲で形成することができる。さらに、本発明の半導体装置は、図１に示した各要素を湿度などから保護するため、ポリメチルメタクリレート、ポリスチレン、ポリカーボネート、シリコーン、二酸化ケイ素、または窒化ケイ素などの材料から形成されるパッシべーション膜を有していてもよい。【００２１】
図１（ｂ）は、本発明の第１の実施の形態の半導体装置の上面図を示す。半導体装置１０のゲート絶縁膜１８のサイズは、概ね７００μｍ×１１００μｍとされ、ソース−ドレイン電極間の距離は、２００μｍであり、ソース電極１４とドレイン電極の互いに対向する辺の長さは、５００μｍとされている。各構造は、マスクを使用した真空蒸着法およびＰＬＤ法により形成されている。【００２２】
図２は、本発明の半導体装置の第２の実施の形態を示す。図２（ａ）が断面構造を示した図であり、図２（ｂ）が、上面図である。なお、断面構造は、図２（ｂ）の切断線Ａ−Ａに沿って切断した断面構造である。図２に示した本発明の半導体装置の第２の実施の形態では、ゲート絶縁膜１８の絶縁性を向上させるために、ゲート絶縁膜１８を、複数の材料を積層して形成する他は、図１で説明したと同一の構成を有しているので、以下、ゲート絶縁膜１８の構成を詳細に説明する。図２に示した半導体装置１０のゲート絶縁膜１８は、第１の絶縁膜１８ａと第２の絶縁膜１８ｂとから形成されている。第１の絶縁膜および第２の絶縁膜ともに、上述した酸化物膜を使用することができ、第１の絶縁膜の膜厚は、１ｎｍ〜５０ｎｍ、より好ましくは、１ｎｍ〜３０ｎｍ、さらに好ましくは、１ｎｍ〜２０ｎｍとすることができる。第１の絶縁膜１８ａの堆積は、本発明の特定の実施の形態では、レーザアブレーション法を使用して成膜することができるが、酸化物の堆積を行うことができる限り、ＣＶＤ(Chemical Vapor Deposition)なども使用することができるが、本発明では、上述した膜厚に限定されるわけではない。【００２３】
本発明の第２の実施の形態における第２の絶縁膜１８ｂは、第１の絶縁膜を形成する酸化物を使用して形成することができる。しかしながら、本発明では、第１の絶縁膜を形成する酸化物の酸素含有量（モル比）は、第２の絶縁膜を形成する酸化物の酸素含有量よりも低くすることが、良好なスイッチング特性を与えるためには好ましい傾向が見られた。第２の絶縁膜の膜厚は、３００ｎｍ〜１０００ｎｍの範囲で使用することができ、より好ましくは、３００ｎｍ〜９００ｎｍの範囲とすることができる。また、第１の絶縁膜と第２の絶縁膜との合計の膜厚は、約３００ｎｍ〜約１０００ｎｍとすることができる。【００２４】
図３は、本発明の半導体装置の第３の実施の形態を示した図である。図１および図２と同様に、図３（ａ）が図３（ｂ）の上面図の切断線Ａ−Ａに沿って切断した場合の断面構造に対応する。図３に示した実施の形態では、基板１２上にＴｉＯ２膜２２が、ＰＶＤ、レーザアブレーション、またはＣＶＤ法を使用して堆積されている。このとき、基板１２は、エッチャントでの処理または５００℃〜９００℃の範囲での熱処理を程こすることができる。基板１２としては、図３に示した実施の形態では、ＬａＡｌＯ３単結晶基板を使用することができる。また、図３に示した実施の形態では、ＬａＡｌＯ3単結晶基板の他、基板１２としては、シリカバリヤ層を形成したソーダ石灰ガラス、ホウケイ酸ガラス、アルミノホウケイ酸ガラス、低アルカリホウケイ酸ガラス、石英ガラス、溶融石英などのガラス、シリコン・ウェハ、ＧａＡｓウェハ、ＴｉＯ２単結晶基板などを使用することができ、ＴｉＯ２が良好に製膜できる限り、特に基板１２に限定はない。また、ＴｉＯ２膜を気相成長法で成膜する場合には、ＴｉＯ２の膜厚は、１０ｎｍ〜１μｍの範囲とすることができ、より好ましくは、１０ｎｍ〜５０ｎｍとすることができる。また、気相堆積法により形成されたＴｉＯ２膜上には、図２で説明したように複数のゲート絶縁膜を形成して、半導体装置とすることもできる。【００２５】
図４は、本発明の半導体装置の製造方法の第１の実施の形態を示した図である。図４に示した本発明の製造方法は、まず、ＴｉＯ２の単結晶基板を用意し（図４（ａ））、エッチャントで処理する場合には、エッチャントで処理した後、ソース電極１４およびドレイン電極１６を適切なマスクまたはフォトリソグラフィー法を使用して基板１２上に堆積させる（図４（ｂ））。その後、ゲート絶縁膜１８を同様にマスクまたはフォトリソグラフィー法を使用して成膜する（図４（ｃ））。その後、本発明の半導体装置は、同様の成膜法を使用してゲート電極２０をゲート絶縁膜１８上に堆積させることにより製造される。その後、必要に応じてパッシベーション膜を成膜して、本発明の半導体装置が製造できる。【００２６】
図５は、本発明の半導体装置の製造方法の第２の実施の形態を示した図である。本発明の製造方法の第２の実施の形態では、ＴｉＯ２単結晶基板に対して必要によりエッチング処理を施した後（図５（ａ））、ソース電極１４およびドレイン電極１６を適切なマスクまたはフォトリソグラフィー法を使用して形成する（図５（ｂ））。その後、第１の絶縁膜１８ａを堆積させ（図５（ｃ））、さらに、第２の絶縁膜を堆積させる（図５（ｄ））。その後、成膜された第２の絶縁膜１８ｂ上にゲート電極を形成して、半導体構造とされる（図５（ｅ））。【００２７】
また、本発明において、ソース電極およびドレイン電極は、ＴｉＯ２層の下側に形成することもできる。この構成を有する半導体構造を製造する場合には、まず、シリカバリヤ層を形成したソーダ石灰ガラス、ホウケイ酸ガラス、アルミノホウケイ酸ガラス、低アルカリホウケイ酸ガラス、石英ガラス、溶融石英などのガラス、シリコン・ウェハ、ＬａＡｌＯ３などの誘電体基板上に金属材料などの導電性材料からソース電極およびドレイン電極を形成し、その上にＴｉＯ２からなる半導体層を形成する。その後、ゲート絶縁膜を上述したようにして形成し、形成されたゲート絶縁膜上に、ゲート電極を形成することにより製造することができる。これらのパターニングは、これまで知られたコンタクトマスクを使用する方法や、フォトリソグラフィーを使用して行うことができる。本発明で使用するＴｉＯ２は、フォトキャリア発生の程度は低いので、正スタガ型構造を有する半導体装置でも遮光層を使用することなく半導体活性を与えることができる。【００２８】
図６は、本発明の半導体装置の製造方法の第３の実施の形態を示す。図３に示す製造方法は、まず、基板１２上にＴｉＯ２膜を成膜して、活性層を形成する（図６（ａ））。この実施の形態では、基板としては上述したように、ＬａＡｌＯ３単結晶基板の他、基板１２としては、シリカバリヤ層を形成したソーダ石灰ガラス、ホウケイ酸ガラス、アルミノホウケイ酸ガラス、低アルカリホウケイ酸ガラス、石英ガラス、溶融石英などのガラス、シリコン・ウェハ、ＧａＡｓウェハ、ＴｉＯ２単結晶基板などを使用することができる。【００２９】
本発明ではＴｉＯ２膜を堆積させる場合、ＴｉＯ２膜の酸素欠損を改善するために、酸素分圧を低圧から高圧に変調しながら成膜することで、ＴｉＯ２のチャネル特性を向上させることができることが見出された。本発明の酸素間欠変調堆積法では、低酸素分圧下でＴｉＯ２の堆積を行い、それよりも高い酸素分圧下で、堆積したＴｉＯ２膜をアニールする。その後、アニールされたＴｉＯ２膜上に連続してＴｉＯ２を堆積させる。低酸素分圧に相当する圧力としては、１．３３×１０−７Ｐａ〜１．３３Ｐａの範囲とすることができ、高酸素分圧に相当する圧力としては、１．３×１０−４Ｐａ〜１．３３×１０３Ｐａの範囲とすることができ、より適切には、低酸素分圧として、１．３３×１０−４Ｐａ〜１．３Ｐａ、高酸素分圧としては、０．０１３〜１３Ｐａの圧力の範囲とすることができ、より好ましくは、高酸素分圧としては、０．０１３〜１．３Ｐａの範囲とすることができる。【００３０】
さたに低酸素分圧の期間と、高酸素分圧の期間とは、成膜効率にもよるが、低酸素分圧の期間：高酸素分圧の期間（３：５）を、１０：１〜１：１０の範囲とすることができ、成膜速度を考慮すれば、１：１〜１：５の範囲とすることができ、さらに膜質および製造効率を考慮すれば１：１〜１：３の範囲とすることができる。【００３１】
その後、成膜されたＴｉＯ２膜上にソース電極１４およびドレイン電極を形成し（図６（ｂ））、ゲート絶縁膜１８を形成する（図６（ｃ））。なお、本発明の第３の実施の形態においても、図５で説明したように、ゲート絶縁膜１８を複数の絶縁膜を積層して形成することができる。その後、図６（ｄ）で示すように、形成されたゲート絶縁膜１８上にゲート電極２０を形成し、本発明の半導体構造を形成する。
【実施例】
【００３２】
以下、本発明を具体的な実施の形態に基づいて説明するが、本発明は、後述する実施例に限定されるものではない。
（実施例1）
市販の研磨済ルチル型ＴｉＯ２の単結晶基板（株式会社信光社製、結晶面（１１０））を、大気中、７００℃で１時間加熱処理して基板とした。得られた基板を原子間力顕微鏡（ＡＦＭ：セイコーインスツルメンツ社製、ＳＰＩ３７００およびＳＰＡ３００）を使用してその表面特性を観察した。図７には、その結果を示す。図７に示すように、実施例１で使用したＴｉＯ２単結晶基板の表面には、ステップとテラス面とが観察された。また、図７に示すように、ステップエッジは荒れた構造を有しているものの、ステップ高さが０．３２ｎｍと、原子レベルで平坦な表面が得られた。【００３３】
得られたＴｉＯ２基板上に真空蒸着装置（アルバックＶＰＣ２６０、到達真空度（２．６×１０−４Ｐａ）を用い、コンタクトマスクを使用した真空蒸着法を用いて１５ｎｍの厚さのソース電極およびドレイン電極を形成した。電極材料としては、Ａｌを使用した。その後、パルスレーザ・デポジッション（ＰＬＤ）法を用いて、ターゲットをＬａＡｌＯ３単結晶基板（株式会社信光社製）として、約４５０ｎｍのアモルファスＬａＡｌＯ３絶縁層を堆積させた。ＰＬＤの条件は、堆積温度＝室温、酸素分圧＝１．３Ｐａとし、パルスレーザ＝ＫｒＦエキシマレーザ（２４８ｎｍ、ラムダ・フィジックス社製、ＣＯＭＰＥＸ１０２）を使用して、４Ｈｚ、レーザ出力＝２．８Ｊ／ｃｍ２、レーザパルス数＝６００００とした。生成した絶縁層上に、厚さ１５ｎｍのＡｌ電極をマスクを使用した蒸着法により形成し、電界効果トランジスタを製造した。なお、電界効果トランジスタ構造は、移動度の異方性を検討するために、９０°ソース電極およびドレイン電極の方向を変えて複数形成した。【００３４】
図８には、得られた電界効果トランジスタの室温での特性を示す。図８（ａ）が、種々のゲート電圧におけるソース−ドレイン間に印加される電圧に対してソース−ドレイン間に流れる電流（Ｉｄｓ）を示したプロットであり、図８（ｂ）は、ゲート電圧の変化させた場合のソース−ドレイン間に流れる電流（Ｉｄｓ）を示したプロットである。図８（ａ）に示されるように、ゲート電圧（Ｖｇ）の印加によって、ソース−ドレイン間電流Ｉｄｓは、明らかに変調されていることが示された。また、図８（ｂ）に示すように、ゲート電圧のオン・オフスイッチング動作に応答して、Ｉｄｓは、１０２以上のオン／オフ比を示し、明瞭にトランジスタ動作していることがわかった。また、図８（ｂ）に示されるように、ゲート電極に正バイアスを印加することによりチャネルの伝導度が増加していることから、ＴｉＯ２は、典型的なｎチャネル活性層として機能していることがわかる。さらに、Ｖｇ＝０のときにＩｄが１０−８Ａと、比較的大きい値が得られた。このため、実施例１で得られた電界効果トランジスタは、ノーマリオン特性を示すということができる。また、図８（ａ）に示したＶｇ−Ｉｄ特性から、飽和領域での移動度がμsat＝０．０３ｃｍ２／Ｖｓとして得られた。【００３５】
（実施例２：ＨＦ表面処理の効果）
実験例１で使用した市販の研磨済ルチル型ＴｉＯ２単結晶基板を使用し、濃度４０％のフッ化水素酸溶液（和光純薬、試薬特級）を使用し、特開２００４−２８８７６７号公報に記載した条件で基板表面をエッチングし、その後、７００℃で１時間加熱処理して基板として使用した。図９には、得られた基板の表面特性を原子間力顕微鏡を使用して観察した結果を示す。図９に示されるように、ＴｉＯ２の表面は、良好に規定された直線的なステップとテラス構造を示し、原子レベルで平滑化されたことがわかる。得られたＴｉＯ２基板上に、実験例１と同様にして、アモルファスＬａＡｌＯ３膜からなる膜厚７５０ｎｍのゲート絶縁膜有する電界効果トランジスタ構造を作製した。【００３６】
図１０には、実験例２で得られた電界効果トランジスタの室温での特性を示す。図１０に示された特性のうち、（ａ）および（ｂ）は、チャネルが[００１]結晶軸の方向に形成された電界効果トランジスタのデータであり、（ｃ）および（ｄ）が、[−１１０]結晶軸の方向にチャネルを形成した場合のデータを示す。いずれの場合についても、Ｉｄｓのオン／オフ比は、約１０２以上の値が観察され、また、ゲート電位Ｖｇの増加に伴い、Ｉｇｓが増加していることから、典型的なnチャネル伝導性を有し、また、Ｖｇ＝０の場合のＩｄｓの値から、ノーマリオンのトランジスタ特性を示していることが示された。図１０（ａ）および図１０（ｃ）のデータから飽和領域での移動度を算出すると、チャネルが[００１]の方向に形成された電界効果トランジスタでは、移動度が、０．０８ｃｍ２／Ｖｓ、[−１１０]方向にチャネルが形成された場合には、移動度が０．０３ｃｍ２／Ｖｓという値が得られ、移動度に異方性が観測された。【００３７】
図１１には、各チャネル方向についての移動度を、複数形成した電界効果トランジスタについて得た結果を示す。図１１では、横軸には、コンタクトマスクを使用して結晶方向の異なる半導体装置を複数形性した際のデバイス番号を示し、縦軸には、移動度を示している。図１１に示されるように、移動度は、有意的に異方性を有しているといえる。この移動度の異方性は、ルチル構造のバンド構造から予想される電子の有効質量の差を反映しているものと考えられ、表面状態が超平坦になることで、ＴｉＯ２のバンド構造がより反映されていることが示された。また、実験例１では、チャネルの形成方向について異方性が観測されなかったこと、および実験例２での[００１]方向の移動度が、実験例１で得られたＴｉＯ２の[１１０]基板を使用した実験例１と比較して２倍以上向上していることから、ＴｉＯ２の半導体特性が大きく表面処理に依存することが見出された。【００３８】
（実験例３：トランジスタ特性のゲート絶縁膜依存性）
実施例２と同様に超平坦化したルチル型ＴｉＯ２単結晶（１１０）上に、実験例１と同様にしてＡｌを真空蒸着法して膜厚１５〜２０ｎｍのソース電極およびドレイン電極を形成した。その後、ゲート絶縁層を、ＰＬＤ法を使用して堆積させた。ゲート絶縁層は、ＰＬＤ法においてまず、ＭｇＯをターゲットとして、堆積温度＝室温、酸素分圧＝１．３×１０−３Ｐａ、レーザ＝ＫｒＦエキシマレーザ、出力３Ｊ／ｃｍ２で５００パルスを照射して、ＭｇＯからなる膜厚１ｎｍの第１のゲート絶縁層(insulating buffer layer）を堆積させた。さらにその後、ＬａＡｌＯ３（ＬａＡｌＯ３単結晶、株式会社信光社製）ターゲットを使用して堆積温度＝室温、酸素分圧＝１．３Ｐａ、レーザ＝ＫｒＦエキシマレーザ、出力２．８Ｊ／ｃｍ２、繰り返し周波数４Ｈｚで、４００００パルス照射して、アモルファスＬａＡｌＯ３からなる膜厚３００ｎｍの第２のゲート絶縁層を形成した。【００３９】
図１２には、実験例３で製造された電界効果トランジスタの特性を示す。図１２（ａ）が、ソース−ゲート間電位に対するＩｄｓを示し、図１２（ｂ）は、ソース−ドレイン間電位に対するＩｄｓを示す。図１２（ａ）に示されるように、第１の絶縁層を用いることにより、オフ電流を１０−１２〜１０−１１Ａまで低減できることが示された。また、ゲートバイアスが０Ｖの条件で、Ｉｄｓの値は、１０−１２〜１０−１１であり、ノーマリオフの特性を示した。また、トランジスタのスイッチング挙動を見ても、しきい値電位を越えて得られるＩｄｓの電流のオン・オフ比は、約１０４以上となっており、実験例１および実験例２に比較して約１０２程度改善された。実験例３で得られた結果は、ＭｇＯバッファ層をＴｉＯ２層と、アモルファスＬａＡｌＯ３層との間に挿入することで、アモルファスＬａＡｌＯ３とＴｉＯ２との界面での電荷の移動を抑制することができたことを示すものである。また、飽和電圧における移動度は、０．０５ｃｍ２／Ｖｓの値が得られており、実験例２とほぼ同等の値であった。【００４０】
（実験例５：ＴｉＯ２堆積膜の検討）
市販のＬａＡｌＯ３単結晶基板（株式会社信光社製、結晶面（００１））上にＰＬＤ法を用いて、膜厚２５ｎｍのアナターゼ型ＴｉＯ２膜を成膜した。ＰＬＤ成膜条件は、以下の通りである。【００４１】
＜ＴｉＯ２（アナターゼ）膜＞
ターゲット＝ＴｉＯ２粉末焼結体（高純度化学社製、３Ｎ）堆積時基板温度＝６５０℃、
酸素分圧＝１．３×１０−４Ｐａ、
ＫｒＦエキシマレーザ＝出力１．５Ｊ／ｃｍ２、繰り返し周波数２Ｈｚ、１００００パルス。
成膜後、１０１．３ｋＰａのＯ２環境下、４００℃、２時間アニールして、基板として使用した。【００４２】
その後、実験例１と同様にして、Ａｌソース電極、Ａｌドレイン電極を形成し、ＬａＡｌＯ３膜（２４０ｎｍ）をＰＬＤ法により成膜して、実験例１と同様にしてＡｌゲート電極を形成し、電界効果トランジスタを製造した。ＬａＡＬＯ３成膜の際のＰＬＤ法の条件は以下のとおりである。【００４３】
＜ＬａＡｌＯ３膜＞
ターゲット＝ＬａＡＬＯ３単結晶基板（株式会社信光社製）
酸素分圧＝１．３Ｐａ
ＫｒＦエキシマレーザ＝出力２．５Ｊ／ｃｍ２、繰り返し周波数１０Ｈｚ、２３００００パルス。【００４４】
図１３には、製造したＴｉＯ２（アナターゼ：（００１））膜のＡＦＭ像を示す。製造されたＴｉＯ２（アナターゼ：（００１））膜は、反射高速電子線回折（ＲＨＥＥＤ）像を確認したところ、４倍周期の回折像が明確に確認され、超平滑な単結晶性のアナターゼ（００１）薄膜が得られていることがわかった。図１４には、得られた電界効果トランジスタの特性を示す。図１４（ａ）が、ゲート電圧におけるソース−ドレイン間に印加される電圧に対してソース−ドレイン間に流れる電流（Ｉｄｓ）を示したプロットであり、図１４（ｂ）は、ゲート電圧（Ｖｇ）を変化させた場合のソース−ドレイン間に流れる電流（Ｉｄｓ）を示したプロットである。図１４（ａ）に示されるように、直線領域におけるキャリアの移動度は、移動度は、約１ｃｍ２／Ｖｓと、比較的高い値が得られた。オフ電流は、１０−５Ａと高く、ノーマリオンの特性を示したが、ゲート電圧の印加によってドレイン電流に１桁以上の変調を加えることができ、アナターゼ型のＴｉＯ２膜でもトランジスタ動作の確認ができた。【００４５】
（実験例６：ＴｉＯ２堆積膜についての熱処理の効果）
市販のＬａＡｌＯ３単結晶基板（００１）上に実験例５と同様にしてＰＬＤ法を用いて膜厚２５ｎｍのアナターゼ型ＴｉＯ２膜を成膜した。その後、さらに大気中、電気炉で８００℃、２時間の加熱処理を施した。ＴｉＯ２の結晶性は、ＲＨＥＥＤ像を用い、4倍周期の回折像が明確に観測されたことから、アナターゼ単結晶膜が得られたことが確認された。次いで、Ａｌを使用して膜厚２０ｎｍのソース電極、ドレイン電極を堆積させ、実験例３と同様にして２ｎｍのＭｇＯ膜および９００ｎｍのＬａＡｌＯ３膜を堆積させ、トータルの膜厚が約９００ｎｍのゲート絶縁層を成膜した。さらに、その後、Ａｌを使用して膜厚２０ｎｍのゲート電極を形成して、ＴｉＯ２膜をチャネル層として用いた電界効果トランジスタを製造した。【００４６】
図１５は、得られたトランジスタ特性を示す。図１５（ａ）は、ゲート電圧におけるソース−ドレイン間に印加される電圧に対してソース−ドレイン間に流れる電流（Ｉｄｓ）を示したプロットであり、図１５（ｂ）は、ゲート電圧（Ｖｇ）を変化させた場合のソース−ドレイン間に流れる電流（Ｉｄｓ）を示したプロットである。図１５（ｂ）に示されるように、実験例６で得られた電界効果型トランジスタは、オン・オフ電流の比として約１０３以上が得られた。また、図１５（ｂ）に示されるように、ピンチオフも明確に現れ、オフ電流は１０−９Ａ程度と高いものの、ノーマリオフのトランジスタ動作を示すことが示された。また、飽和領域での移動度は、０．０６ｃｍ２／Ｖｓという値が得られた。【００４７】
（実験例７：ルチル型ＴｉＯ２（１００）単結晶基板についての検討）
市販のルチル型ＴｉＯ２（１００）単結晶基板を使用して実施例１と同様にしてＨＦ処理およびアニール処理を行い、ステップ−テラス構造を有する表面を形成させた。図１６には、実験例７で得られたルチル型ＴｉＯ２（１００）単結晶基板の表面のＡＦＭ像を示す。図１６に示すように、実験例７で得られたルチル型ＴｉＯ２（１００）単結晶基板についても良好なステップ−テラス構造が形成されているのが示される。【００４８】
ステップ−テラス構造を形成したルチル型ＴｉＯ２（１００）単結晶基板上に、実施例１と同様にマスクを使用した真空蒸着で、膜厚２０ｎｍのソース電極およびドレイン電極を形成させた。その後、ＫｒＦエキシマレーザ、２Ｊ／ｃｍ２、４Ｈｚ、１０００００パルスのＰＬＤを適用し、堆積速度を０．００４８ｎｍ／パルスの条件下、膜厚が、４８０ｎｍのＬａＡｌＯ３絶縁層を堆積させた。堆積したＬａＡｌＯ３絶縁層上にマスク法を使用してゲート電極を形成して逆スタガ型電界効果トランジスタを作成した。【００４９】
図１７には、実験例７で得られた電界効果トランジスタの特性を示す。図１７（ａ）は、Ｖｄ（Ｖ）を横軸とし、それぞれＩｄｓ（×１０−６Ａ）（左側目盛り）およびＶｄ（Ｖ）（右側目盛り）をプロットしたグラフである。また、図１７（ｂ）は、結晶軸[０１０]または[００１]に沿った方向にチャネルを形成した場合の移動度示す。図１７（ａ）に示すように、ルチル型ＴｉＯ２を使用した場合には、ｏｎ／ｏｆｆ比は、１０程度であり、移動度が、約０．０６ｃｍ２／Ｖｓであり、半導体特性を与えることが見出された。【００５０】
また、チャネルの形成方向を、ルチル型ＴｉＯ２の結晶軸[０１０]および[００１]に平行となるように変えて電界効果トランジスタを製造し、各電界効果トランジスタの移動度を測定した。その結果を図１７（ｂ）に示す。図１７（ｂ）に示されるように、各電界効果トランジスタのチャネル移動度は、明確な異方性を示すことが見出され、半導体特性が発現していることが示された。【００５１】
（実験例８：ルチル型ＴｉＯ２（１０１）単結晶基板についての検討）
実験例７と同様の検討を、単結晶基板としてルチル型ＴｉＯ２（１０１）を使用して行った。その結果を、図１８に示す。図１８（ａ）は、Ｖｄ（Ｖ）を横軸とし、それぞれＩｄｓ（×１０−６Ａ）（左側目盛り）およびＶｄ（Ｖ）（右側目盛り）をプロットしたグラフである。また、図１８（ｂ）は、結晶軸[０１０]または[−１０１]に沿った方向にチャネルを形成した場合の移動度を示す。図１８（ａ）に示すように、ルチル型ＴＩＯ２をチャネルとして使用した場合、ｏｎ／ｏｆｆ特性は、１０２以上と良好な結果が得られた。一方、移動度は、図１７に示すルチル型ＴＩＯ２（１００）よりも低く、約０．０１ｃｍ２／Ｖｓ程度の値であった。また、図１８（ｂ）に示すように結晶面の方向についてのチャネル方向の移動度には大きな相違は観測されなかった。この理由は、モビリティの絶対値が小さいためと考えられる。【００５２】
（実験例９：酸素分圧変調成膜の検討）
アナターゼ型ＴｉＯ２薄膜をチャネルとして使用する電界効果トランジスタを下記の通りに製造した。【００５３】
＜基板＞
ＬａＡｌＯ３単結晶基板（００１）
＜アナターゼ型ＴｉＯ２（００１）＞
堆積温度Ｔｓ：６５０℃、
酸素分圧ＰＯ２：０．１３３Ｐａ（１×１０−３Ｔｏｒｒ、アニール時、
５ｍｉｎ）／１．３３×１０−４Ｐａ（１×１０−６Ｔｏ
ｒｒ、堆積時、３ｍｉｎ）：
酸素分圧変調成膜、堆積／アニールを１サイクルとし
て、合計２０サイクル
レーザ条件：ＫｒＦエキシマレーザ、１．５Ｊ／ｃ
ｍ２、１Ｈｚ、６０００パルス、
膜厚：２０ｎｍ、
ＨＦ処理：実験例１と同一、
成膜後アニール：酸素圧＝１０１．３２５ｋＰａ、７００℃、２時間【００５４】
図１９に、実験例９で使用した酸素分圧変調成膜のタイムチャートおよび成膜速度の条件を示す。図１９に示される堆積期間の間に、ＴｉＯ２膜は、１ｎｍ（約０．３３３ｎｍ／ｍｉｎの堆積速度で成長した。【００５５】
また、図２０には、酸素分圧変調成膜により得られたアナターゼ型ＴｉＯ２（１００）の反射高速電子線回折（ＲＨＥＥＤ）像（ａ）および表面のＡＦＭ像（ｂ）を示す。図２０（ａ）に示されるように、製造されたＴｉＯ２膜は、アナターゼ型ＴｉＯ２（００１）特有の４倍周期の回折像を明確に示していた。また、ＡＦＭによる表面観察の結果、図２０（ｂ）に示すように、ステップ−テラス構造を有する、超平滑な超平滑な単結晶性のアナターゼ（００１）薄膜が得られていることがわかった。【００５６】
＜電界効果トランジスタ＞
上記アナターゼ型ＴｉＯ２（００１）単結晶膜上にマスク法を使用して１５ｎｍのＡｌ膜を堆積させ、ソース電極およびドレイン電極を製造した。形成したソース電極およびドレイン電極上に、下記条件でＬａＡｌＯ３／ＭｇＯのゲート絶縁層を形成し、ゲート絶縁層状に１５ｎｍのゲート電極をマスク法を使用して形成した。
レーザ条件：ＫｒＦエキシマレーザ、２Ｊ／ｃｍ２、
堆積温度＝室温、
酸素分圧＝１．３３Ｐａ、
ＭｇＯ：１０Ｈｚ、１００００パルス、
ＬａＡｌＯ３：１５Ｈｚ、２０００００パルス、
ゲート絶縁層厚：６００ｎｍ、【００５７】
＜電界効果トランジスタの特性＞
製造した電界効果トランジスタの特性を、実験例１と同様にして測定した。その結果を図２１に示す。図２１（ａ）が、Ｉｄｓ−Ｖｇ特性であり、図２１（ｂ）がＩｄｓ−Ｖｇｓ特性であり、図２１（ｃ）がＩｄｓ−Ｖｇｓ特性を示す。図２１に示されるように、製造された電界効果トランジスタは、ノーマリオフで、１０５を超える良好なｏｎ／ｏｆｆ特性を示し、また、その移動度は、０．３７ｃｍ２／Ｖｓであった。すなわち、アナターゼ型ＴｉＯ２（００１）単結晶膜を、異なる酸素分圧下で間歇的にアニールすることにより、アナターゼ型ＴｉＯ２（００１）単結晶膜のチャネル特性を向上させることが可能であることが見出された。この理由は、成膜時の酸素分圧を間歇的に変調することにより、結晶性を高め、かつ酸素欠損の少ないＴｉＯ２単結晶膜が製造できたためと考えられる。【００５８】
（実験例１０：比較例）
研磨処理のみのルチル型ＴｉＯ２単結晶基板（ＡＦＭでステップ構造が観察されない基板）を用いて実験例１と同様にして電界効果トランジスタを製造し、評価を行ったところ、研磨処理のみのデバイスではトランジスタ動作が確認できなかった。【００５９】
以上説明したように、ＴｉＯ２は、表面処理を行うことにより電界効果トランジスタの活性層として充分に機能することが示された。また、実験例で説明したように、まったく表面処置を行わないＴｉＯ２基板では、トランジスタ効果が観測できなかったことから、ＴｉＯ２は、表面処理により特性を変化させ、ゲート絶縁層に応じてノーマリオンまたはノーマリオフの両方の特性を与えることが示された。また、ＴｉＯ２膜の成膜時に酸素欠損を低減させるように酸素分圧を間歇的に変調させる成膜方法を採用することにより、ＴｉＯ２膜をチャネルとして使用する半導体装置の特性を改善することができることが示された。【００６０】
図２２には、実験例１〜実験例９について得られた結果をまとめて示す。図２２に示されるように、本発明によりＴｉＯ２を活性層として使用する電界効果トランジスタは、良好な電界効果駆動が可能とでき、また、アナターゼ型ＴｉＯ２膜をチャネルとして使用する場合には、概ね１０以上のオン／オフ特性を示した。また、移動度については、アナターゼ型ＴｉＯ２では、約１ｃｍ２／Ｖｓの値が得られていることが示された。また、オフ電流は、絶縁膜の種類に応じても変化するが、ノーマリオフ特性を与える値から、ノーマリオンの特性を与える値まで絶縁膜の特性に応じて変化することが見出された。なお、本発明は、正スタガ型および逆スタガ型のデバイス構造のいずれにでも適用することができる。
【産業上の利用可能性】
【００６１】
上述したように、本発明は、ＴｉＯ２を使用した電界効果型の半導体装置およびその製造方法を提供でき、また遮光膜を必要とせずに電界効果特性を得ることが期待できるので、特に大面積で光学特性の要求される用途に、広く適用可能な新規な構造の半導体装置を提供することができると考えられる。
【図面の簡単な説明】
【００６２】
【図１】本発明の半導体装置の第１の実施の形態の構造を示した図。
【図２】本発明の半導体装置の第２の実施の形態を示した図。
【図３】本発明の半導体装置の第３の実施の形態を示した図。
【図４】本発明の半導体装置の製造方法の第１の実施の形態を示した図。
【図５】本発明の半導体装置の製造方法の第２の実施の形態を示した図。
【図６】本発明の半導体装置の製造方法の第３の実施の形態を示した図。
【図７】ＴｉＯ２単結晶基板の表面のＡＦＭ像を示した図。
【図８】本発明により得られた電界効果トランジスタの室温での特性を示した図。
【図９】本発明により得られたステップ−テラス状の形状を含む基板のＡＦＭ像を示した図。
【図１０】本発明のより得られた電界効果トランジスタの室温での特性を示した図。
【図１１】各チャネル方向についての移動度を、複製形成した電界効果トランジスタについて得た結果を示した図。
【図１２】本発明により得られた電界効果トランジスタの特性を示した図。
【図１３】製造したＴｉＯ２（アナターゼ：００１）膜のＡＦＭ像を示した図。
【図１４】ＴｉＯ２の堆積膜（アナターゼ）を半導体層として使用して得られた電界効果トランジスタの特性を示した図。
【図１５】アナターゼ型ＴｉＯ２膜を使用し、ゲート絶縁膜としてＭｇＯとＬａＡｌＯ３の積層膜を使用した電界効果トランジスタの特性を示した図。
【図１６】実験例７で得られたルチル型ＴｉＯ２（１００）単結晶基板の表面のＡＦＭ像を示した図。
【図１７】実験例７で得られた電界効果トランジスタの特性を示した図。
【図１８】単結晶基板としてルチル型ＴｉＯ２（１０１）を使用して製造された電界効果トランジスタの特性を示した図。
【図１９】本発明の酸素分圧変調成膜のタイムチャートおよび成膜速度の条件を示した図。
【図２０】酸素分圧変調成膜により得られたアナターゼ型ＴｉＯ２（００１）の反射高速電子線回折（ＲＨＥＥＤ）像および表面のＡＦＭ像を示した図。
【図２１】酸素分圧変調成膜により製造した得られたアナターゼ型ＴｉＯ２（００１）膜をチャネルとして使用した電界効果トランジスタの特性を示した図。
【図２２】本発明により得られた半導体装置の特性を示した図。
【符号の説明】
【００６３】
１０…半導体装置、１２…基板、１４…ソース電極、１６…ドレイン電極、１８、１８ａ、１８ｂ…ゲート絶縁膜、２０…ゲート電極、２２…ＴｉＯ２膜
【図１】
2006103853.tif 000002
【図２】
2006103853.tif 000003
【図３】
2006103853.tif 000004
【図４】
2006103853.tif 000005
【図５】
2006103853.tif 000006
【図６】
2006103853.tif 000007
【図７】
2006103853.tif 000008
【図８】
2006103853.tif 000009
【図９】
2006103853.tif 000010
【図１０】
2006103853.tif 000011
【図１１】
2006103853.tif 000012
【図１２】
2006103853.tif 000013
【図１３】
2006103853.tif 000014
【図１４】
2006103853.tif 000015
【図１５】
2006103853.tif 000016
【図１６】
2006103853.tif 000017
【図１７】
2006103853.tif 000018
【図１８】
2006103853.tif 000019
【図１９】
2006103853.tif 000020
【図２０】
2006103853.tif 000021
【図２１】
2006103853.tif 000022
【図２２】
2006103853.tif 000023
【国際調査報告】
2006103853.tif 000024
2006103853.tif 000025
2006103853.tif 000026
2006103853.tif 000027