(57)【要約】半導体基板にトレンチが形成され、トレンチは、ゲート電極が配置するゲート電極部と、ゲート電極と外部とを電気的に接続するための配線が接するゲート引き出し部とを有する。ゲート電極を外部と電気的に接続するためのゲート引き出し部では、トレンチの終端部の幅が、トレンチのうちの他の部分よりも広く形成されている。【特許請求の範囲】
【請求項１】
半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、
前記トレンチの終端部のうちの少なくとも一部の幅が、前記トレンチのうち前記終端部を除く部分の幅よりも広い、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、
前記終端部は、前記ゲート引き出し部における終端部である、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記ゲート電極部において、前記トレンチはストライプの形状で配置している、半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記トレンチのうち互いに隣接する２つでは、前記終端部が、前記ストライプの延びる方向において異なる位置に配置している、半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
前記トレンチのうちの１つと、その両隣に位置する２つのトレンチとでは、前記終端部が前記ストライプの延びる方向において異なる位置に配置し、前記両隣に位置する２つのトレンチでは、前記終端部が、前記ストライプの延びる方向において同じ位置に配置している、半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、
前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されている、半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、
深さ方向に電流が流れる縦型ゲート絶縁型半導体装置である、半導体装置。
【請求項８】
半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、
前記トレンチの終端部がハニカム形状である、半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、
前記終端部は、前記ゲート引き出し部における終端部である、半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記ゲート電極部において、前記トレンチはストライプの形状で配置している、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置であって、
前記終端部では、前記ストライプの延びる方向において、２つ以上の六角形が配置している、半導体装置。
【請求項１２】
請求項８に記載の半導体装置であって、
前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、
前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明はトレンチゲートを有する半導体装置に関し、特に縦型ゲート電極を有する半導体装置に関するものである。
【背景技術】
【０００２】  近年、エレクトロニクス機器における低消費電力化、高機能化及び高速化に伴って、それに付随する半導体装置も低消費電力化、高速化が要求されてきている。一般的にエレクトロニクス機器のロードスイッチ及びＤＣ−ＤＣコンバータに用いられている半導体装置も、それらに対応するためにトランジスタのオン抵抗の小さなものが要求されている。【０００３】  トランジスタのオン抵抗を小さくするためには、デバイスを微細化して単位面積あたりに配置するトランジスタの密度を大きくすることが、一つの方法としてあげられる。その例としては、基板内にトレンチを形成し、その内部にゲート絶縁膜とゲート電極とを備えた縦型ゲート半導体装置を形成する方法が挙げられる。縦型ゲート半導体装置では、トレンチをストライプ状に配置して、トレンチの幅を微細化するとともに、隣接するトレンチ間のピッチを小さくすることでトランジスタ密度を大きくすることができる。【０００４】  縦型ゲート半導体装置では、ゲート電極をトレンチの外に引き出し、アルミ配線等との電気的コンタクトを取るために、ゲート引き出し部（ゲート引き上げ部）が設けられている。図１２は、従来における縦型ゲート半導体装置の構造を示す平面図である。図１２に示すように、従来の縦型ゲート半導体装置では、半導体基板１００に複数のトレンチ１０１が設けられ、トレンチ１０１のそれぞれに、ゲート電極部１０２とゲート引き出し部１０３とが設けられている。【０００５】  このような縦型ゲート半導体装置では、通常、熱酸化によってトレンチの内壁にゲート絶縁膜を形成する。この熱酸化工程により、転位または欠陥がトレンチの不連続部分、特にトレンチ終端部のゲート引き出し部で顕著に発生する。このような不具合を解決するために、複数のゲート電極を、穏やかに変化する曲率を有するゲート引き出し部によって結合させる方法が提案されている（特許文献１参照）。【０００６】  以下にその方法について説明する。図１３（ａ）、（ｂ）は、従来における縦型ゲート半導体装置の構造を示す平面図および断面図である。図１３（ａ）に示すように、従来における縦型ゲート半導体装置では、トレンチ１１１の終端部１１２がゲート引き出し部１１３に設けられている。終端部１１２は二股状に分岐し、それぞれの分岐部が、隣接するトレンチ１１１の終端部１１２と連結している。この終端部１１２の断面では、図１３（ｂ）に示すように、ｎ＋半導体基板１２１の上に、ｎ−エピタキシャル層１２２およびｐ型ベース拡散層１２３が形成されている。トレンチ１１１の終端部の表面にはゲート絶縁膜１２４およびポリシリコン膜１２５が形成されている。【０００７】  以上のような構造とすることにより、トレンチに不連続な部分が無くなるため、熱酸化工程において酸化起因の応力を低減させることが可能となる。
【特許文献１】特許第３３６７８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】  しかしながら、図１２に開示される従来の技術では、上述したような応力の不具合だけでなく、リーク電流が増大するといった不具合が生じていた。【０００９】  そこで、本発明は、ゲート引き出し部の形状を変形することにより、リーク電流を抑制することができる縦型ゲート構造の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】  本発明における第１の半導体装置は、半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、前記トレンチの終端部のうちの少なくとも一部の幅が、前記トレンチのうち前記終端部を除く部分の幅よりも広い。【００１１】  本発明における第１の半導体装置では、トレンチの終端部のうちの少なくとも一部の幅を他の部分の幅よりも広くすることにより、トレンチをエッチングにより形成する際に、エッチャントがトレンチの終端部に集中することを抑制することができる。したがって、トレンチの終端部においてエッチングが早く進行するのを抑制することができるため、トレンチの終端部の深さが他の部分よりも深くなって微細なトレンチ（以下では、これをサブトレンチと記載する）が形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第１の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。【００１２】  本発明における第１の半導体装置において、前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、前記終端部は、前記ゲート引き出し部における終端部であってもよい。【００１３】  本発明における第１の半導体装置において、前記ゲート電極部において、前記トレンチはストライプの形状で配置していてもよい。【００１４】  本発明における第１の半導体装置において、前記トレンチのうち互いに隣接する２つでは、前記終端部が、前記ストライプの延びる方向において異なる位置に配置していてもよい。これにより、トレンチのピッチが小さい場合であっても、終端部が重なることを回避することができる。【００１５】  本発明における第１の半導体装置において、前記トレンチのうちの１つと、その両隣に位置する２つのトレンチとでは、前記終端部が前記ストライプの延びる方向において異なる位置に配置し、前記両隣に位置する２つのトレンチでは、前記終端部が、前記ストライプの延びる方向において同じ位置に配置していてもよい。【００１６】  本発明における第１の半導体装置において、前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されていてもよい。【００１７】  本発明における第１の半導体装置において、深さ方向に電流が流れる縦型ゲート絶縁型半導体装置であってもよい。【００１８】  本発明における第２の半導体装置は、半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、前記トレンチの終端部がハニカム形状である。【００１９】  本発明における第２の半導体装置では、トレンチの終端部をハニカム形状とすることにより、トレンチをエッチングにより形成する際に、エッチャントがトレン���の終端部に集中することを抑制することができる。したがって、トレンチの終端部においてエッチングが早く進行するのを抑制することができるため、トレンチの終端部の深さが他の部分よりも深くなって微細なトレンチ（以下では、これをサブトレンチと記載する）が形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第２の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。【００２０】  さらに、本発明における第２の半導体装置では、トレンチの表面を熱酸化する工程において酸化起因の応力が発生するのを抑制することができる。これにより、トレンチ自体に発生する応力の量が低減されるため、トレンチの上方に堆積される層間絶縁膜がトレンチ内部のゲート電極に及ぼす応力の量も低減することができる。これにより、半導体基板内部に転位および欠陥が発生するのを抑制することができ、半導体装置の歩留まりを向上させることができると共に、信頼性を向上させることができる。【００２１】  本発明における第２の半導体装置において、前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、前記終端部は、前記ゲート引き出し部における終端部であってもよい。【００２２】  本発明における第２の半導体装置において、前記ゲート電極部において、前記トレンチはストライプの形状で配置していてもよい。【００２３】  本発明における第２の半導体装置において、前記終端部では、前記ストライプの延びる方向において、２つ以上の六角形が配置していてもよい。【００２４】  本発明における第２の半導体装置において、前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されていてもよい。
【発明の効果】
【００２５】  本発明の半導体装置によると、トレンチ終端部におけるサブトレンチの発生を抑えることができる。
【図面の簡単な説明】
【００２６】
【図１】図１（ａ）、（ｂ）は、従来の縦型ゲート構造の半導体装置におけるゲート引き出し部を拡大して示す図である。
【図２】図２は、本発明の第１の実施形態に係る半導体装置の構造を示す平面図である。
【図３】図３は、図２に示すゲート引き出し部のＡ−Ａ線に沿った断面図及びトランジスタ領域のＢ−Ｂ線に沿った断面図である。
【図４】図４は、図２に示すＣ−Ｃ線に沿った断面を示す図である。
【図５】図５（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】図６（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】図７（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】図８（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図９】図９（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１０】図１０は、本発明の第２の実施形態における半導体装置の構造を示す平面図である。
【図１１】図１１は、本発明の第３の実施形態における半導体装置の構造を示す平面図である。
【図１２】図１２は、従来における縦型ゲート半導体装置の構造を示す平面図である。
【図１３】図１３（ａ）、（ｂ）は、従来における縦型ゲート半導体装置の構造を示す平面図および断面図である。
【符号の説明】
【００２７】    １    トレンチ
２    サブトレンチ
１１    半導体基板
１２    トレンチ
１３    終端部
２１    エピ層ドレイン領域
２２    ボディ領域
２３    ソース領域
２４    ゲート絶縁膜
２５    ゲート電極
２５ａ  ポリシリコン膜
２６    シリコン酸化膜
２７    バリアメタル
２８    アルミニウム膜
３０    シリコン酸化膜
３１    レジスト
３２    シリコン酸化膜
３３    レジスト
３４    レジスト
【発明を実施するための最良の形態】
【００２８】  （考察）
「発明が解決しようとする課題」の欄で述べたように、従来の縦型ゲート構造を有する半導体装置ではリーク電流が発生するという不具合が生じていた。本願発明者はその不具合の原因を見いだした。以下にその原因について説明する。【００２９】  図１（ａ）、（ｂ）は、従来の縦型ゲート構造の半導体装置におけるゲート引き出し部を拡大して示す図である。【００３０】  図１（ａ）、（ｂ）に示すように、微細化に伴ってトレンチ１の幅が細くなると、トレンチ１を形成する工程において、トレンチ１の終端部にエッチャントが過剰に供給されることがわかった。これは、トレンチ１の終端部には、トレンチの側壁に衝突したエッチャントが他の部分よりも多く供給されることが原因と考えられる。エッチャントが過剰に供給されると、その部分ではエッチングが早く進行するため、トレンチ１の終端部には、他の部分よりも深さの深い微細なサブトレンチ２が形成されてしまう。【００３１】  このような状態のトレンチの表面を熱酸化してゲート絶縁膜を形成すると、サブトレンチ２が形成された部分では熱酸化が進行しにくくなり、その近傍においてゲート絶縁膜が薄膜化してしまう。これは、ゲートリークが増大してしまう原因となると考えられる。【００３２】  以上の考察から、本願発明では、トレンチ１の終端部の形状を変形することにした。【００３３】  （第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。【００３４】  図２は、本発明の第１の実施形態に係るトレンチの構造を示す平面図である。図２に示すように、本実施形態では、シリコンからなる半導体基板１１の表面に複数のトレンチ１２が形成されている。トレンチ１２は、ゲート電極部ＲＢと、ゲート電極部ＲＢと接続されるゲート引き出し部ＲＡとに亘って形成されている。ゲート引き出し部ＲＡにおけるトレンチ１２の終端部１３は他の部分よりも幅が広くなっている。トレンチ１２は、ゲート引き出し部ＲＡにおいて交互に２種類の長さで設けられていることにより、トレンチ１２の終端部１３は互い違いに配置している。これにより、トレンチ１２のピッチが小さい半導体装置においても、終端部１３は両隣に位置する終端部１３と重なることなく形成することが可能となる。ゲート引き出し部ＲＡは配線部ＲＣと隣接しており、配線部ＲＣにおいて、ゲート電極（図３等に示す）は外部と電気的に接続される。【００３５】  図３は、図２に示すゲート引き出し部のＡ−Ａ線に沿った断面図及びトランジスタ領域のＢ−Ｂ線に沿った断面図である。【００３６】  図３に示すように、本実施形態の半導体装置におけるトランジスタ領域ＲＢでは、半導体基板１１内に、第１導電型のエピ層ドレイン領域２１、第２導電型のボディ領域２２およびソース領域２３が下から順に形成されている。半導体基板１１には複数のトレンチ１２が形成され、トレンチ１２は、ソース領域２３およびボディ領域２２を貫通してエピ層ドレイン領域２１の途中の深さまで到達している。そして、トレンチ１２の上端部は丸みを帯びている。トレンチ１２の表面にはゲート絶縁膜２４が形成され、トレンチ１２内は、ゲート絶縁膜２４を介してゲート電極２５が埋め込まれている。トレンチ１２のうちゲート電極２５の上に位置する部分にはシリコン酸化膜２６が形成され、シリコン酸化膜２６の上面はバリアメタル２７によって覆われている。バリアメタル２７は、トレンチ１２内のシリコン酸化膜２６の上からトレンチ１２の側壁上に延びて、トレンチ１２の外におけるソース領域２３の上まで覆っている。バリアメタル２７の上はアルミニウム膜２８により覆われている。【００３７】  一方、図３に示すように、本実施形態の半導体装置におけるゲート引き出し部ＲＡでは、半導体基板１１の上部に、第１導電型のエピ層ドレイン領域２１および第２導電型のボディ領域２２が下から順に形成されている。ゲート引き出し部ＲＡにおいても複数のトレンチ１２が配置しており、トレンチ１２は、ボディ領域２２を貫通してエピ層ドレイン領域２１の途中の深さまで到達している。トレンチ１２の表面はゲート絶縁膜２４によって覆われ、トレンチ１２の内部は、ゲート絶縁膜２４を介してポリシリコン膜２５ａによって覆われている。ポリシリコン膜２５ａは、トレンチ１２の外部におけるボディ領域２２の上まで延びている。そして、ポリシリコン膜２５ａの上はシリコン酸化膜２６により覆われている。シリコン酸化膜２６の上はバリアメタル２７により覆われ、バリアメタル２７の上はアルミニウム膜２８により覆われている。【００３８】  図４は、図２に示すＣ−��線に沿った断面を示す図である。なお、図４では、図を分かりやすいものとするために、部材の一部の図示を省略している。図４に示すように、本実施形態の半導体装置では、ゲート電極部ＲＢと、ゲート引き出し部ＲＡと、セル周辺の配線部ＲＣとが順に配置している。ゲート引き出し部ＲＡにおいてトレンチ１２の上方（絶縁膜３６の上）に引き出されたポリシリコン膜２５ａは、セル周辺の配線部ＲＣにおいて、アルミニウム配線２８ａに接触している。このアルミニウム配線２８ａにより、ゲート電極２５ａは外部と電気的に接続される。なお、図４に示すように、トレンチ１２の上部におけるシリコン酸化膜２６は、ボディコンタクト領域３５およびその上に配置するソース領域２３によって区切られている。【００３９】  図５（ａ）〜図９（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態に係る半導体装置の製造工程では、まず、図５（ａ）に示す工程で、第１導電型の半導体基板１１の上に第１導電型のエピ層ドレイン領域２１を形成し、その上層に反対極性の第２導電型のボディ領域２２をイオン注入で形成した後、熱酸化を行うことにより、ボディ領域２２の表面に５０ｎｍ〜５００ｎｍのシリコン酸化膜３０を形成する。【００４０】  次に、図５（ｂ）に示す工程で、シリコン酸化膜３０の上に、トレンチを形成する領域を開口するレジスト３１を形成して、シリコン酸化膜３０に対してエッチングを行う。【００４１】  次に、図５（ｃ）に示す工程で、パターニングされたシリコン酸化膜３０をマスクとしてドライエッチングを行うことにより、半導体基板１１に第２導電型のボディ領域２２を貫通して第１導電型のエピ層ドレイン領域２１に到達する深さ０．８μｍ〜３．０μｍのトレンチ１２およびその終端部１３を形成する。このトレンチ１２は、図２に示すように、ゲート引き出し領域ＲＡからトランジスタ領域ＲＢに亘る領域に形成し、トレンチ１２のうちゲート引き出し領域ＲＡに位置する部分の終端部１３は、他の部分よりも広い幅で形成する。【００４２】  次に、図６（ａ）に示す工程で、トレンチ１２の上部、底部及び側壁のダメージを緩和させるために熱酸化を行い、２０ｎｍ〜１００ｎｍのシリコン酸化膜３２を形成する。【００４３】  次に、図６（ｂ）に示す工程で、一旦形成したシリコン酸化膜３０およびシリコン酸化膜３２をウエットエッチで除去する。このとき、シリコン酸化膜３０の一部はボディ領域２２の上に残存する。【００４４】  次に、図６（ｃ）に示す工程で、熱酸化を行うことにより、トレンチ１２およびその終端部１３の表面に、厚さ８ｎｍ〜１００ｎｍのゲート絶縁膜２４を形成する。【００４５】  次に、図７（ａ）に示す工程で、トレンチ１２およびその終端部１３を埋め、トレンチ１２の外部におけるボディ領域２２の上を覆う、厚さ２００ｎｍ〜８００ｎｍのポリシリコン膜２５ａを形成する。【００４６】  次に、図７（ｂ）に示す工程で、ポリシリコン膜２５ａの上に、トランジスタ領域ＲＢを開口しゲート引き出し部ＲＡを覆うレジスト３３を形成し、レジスト３３をエッチングマスクとしてエッチングを行う。このエッチングは、トランジスタ領域ＲＢにおいて、トレンチ１２の外部に位置するポリシリコン膜２５ａが完全に除去され、トレンチ１２の内部に位置するポリシリコン膜２５ａがソース領域２３の上面よりも２００ｎｍ〜８００ｎｍ下側に後退するまで行う。これにより、トランジスタ領域ＲＢに、トレンチ１２の下部を埋めるゲート電極２５を形成する。このとき、ゲート引き出し部ＲＡおよびセル周辺の配線部ＲＣ（図４に示す）では、ポリシリコン膜２５ａがレジスト３３で覆われているため、そのまま残存する。【００４７】  次に、図７（ｃ）に示す工程で、ゲート引き出し部ＲＡおよびトランジスタ領域ＲＢを覆う、厚さ４００ｎｍ〜８００ｎｍのシリコン酸化膜２６を形成する。【００４８】  次に、図８（ａ）に示す工程で、ゲート引き出し部ＲＡおよびセル周辺の配線部ＲＣ（図４に示す）をレジスト３４で覆い、トランジスタ領域ＲＢを開口した状態でエッチバックを行う。これにより、トランジスタ領域ＲＢにおけるシリコン酸化膜２６をボディ領域２２の表面と同じ高さまで除去すると共にシリコン酸化膜２６の表面を平坦化する。これにより、トランジスタ領域ＲＢにおけるトレンチ１２の内部では、ゲート電極２５の上がシリコン酸化膜２６で充填させる。一方、ゲート引き出し部ＲＡにおいてシリコン酸化膜２６は残存して、層間絶縁膜となる。【００４９】  次に、図８（ｂ）に示す工程で、基板上から第１導電型の不純物を注入する。これにより、トランジスタ領域ＲＢにおいては、ボディ領域２２の上部にソース領域２３が形成される。一方、ゲート引き出し領域ＲＡにおいては、シリコン酸化膜２６に不純物が注入されることとなる。【００５０】  次に、図９（ａ）に示す工程で、トランジスタ領域ＲＢにおいて全面ドライエッチングを行うことにより、トレンチ１２内に充填されたシリコン酸化膜２６を表面から１００ｎｍ〜３００ｎｍの深さまで除去する。このとき、シリコンよりもシリコン酸化膜に対する選択比が高い条件でドライエッチングを行うことにより、ソース領域２３のうちトレンチ１２の上端を構成する部分のエッジを丸めることができる。【００５１】  次に、図９（ｂ）に示す工程で、ゲート引き出し部ＲＡおよびトランジスタ領域ＲＢのそれぞれに、配線材料となるバリアメタル２７およびアルミニウム膜２８を堆積した後パターニングを行う。以上の工程により本実施形態の半導体装置を形成することができる。【００５２】  なお、上述の説明では、ゲート引き出し部ＲＡにおいて、トレンチ１２の終端部を互い違いに配置することにより、トレンチ１２同士のピッチを小さくすることが可能となる。しかしながら、トレンチ１２の終端部の配置はそれに限定されず、不規則に配置していてもよいし、また、横一列に揃って配置していてもよい。【００５３】  なお、図２では、トレンチ１２の終端部１３が矩形の平面形状を有する場合（ハンマーヘッド型）について図示している。しかしながら、本実施形態では、トレンチ１２の終端部１３の幅が他の部分よりも広ければよいので、終端部１３が例えば円形、四角形または四角形以外の多角形の平面形状を有していてもよい。また、終端部１３の幅は必ずしも一定でなくてもよく、終端部１３のうちの一部の幅が終端部１３以外の領域よりも広く、終端部１３のうちの他部の幅が終���部１３以外の領域よりも狭くてもよい。【００５４】  本実施形態の半導体装置では、トレンチ１２の終端部１３の幅を他の部分よりも広くすることにより、トレンチ１２をエッチングにより形成する際に、エッチャントがトレンチ１２の終端部１３に集中することを抑制することができる。したがって、トレンチ１２の終端部１３においてエッチングが早く進行するのを抑制することができるため、トレンチ１２の終端部１３の深さが他の部分よりも深くなってサブトレンチが形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第１の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。【００５５】  また、本実施形態の半導体装置では、トレンチ１２の終端部１３は互い違いに配置している。これにより、トレンチ１２のピッチが小さい半導体装置においても、終端部１３は両隣に位置する終端部１３と重なることなく形成することが可能となる。【００５６】  （第２の実施形態）
図１０は、本発明の第２の実施形態における半導体装置の構造を示す平面図である。図９に示すように、本実施形態の半導体装置では、ゲート引き出し部ＲＡにおいて、トレンチ１２の終端部がハニカム形状に形成されている。より詳細に説明すると、トランジスタ領域ＲＢからゲート引き出し領域ＲＡに延びる２本のトレンチ１２が、ゲート引き出し部ＲＡにおける１つの六角形のトレンチ１２と接続されている。ゲート引き出し部ＲＡにおいて、隣り合う六角形のトレンチ１２はその一辺を隣の六角形のトレンチ１２と共有しており、これにより、複数の六角形が連続して配置するハニカム形状となっている。なお、図１０には、六角形が横一列に並ぶハニカム形状を図示しているが、この六角形が縦にも複数行並んでいてもよい。なお、「トレンチ１２がハニカム形状に配置している」とは、六角形の平面形状を有するトレンチが、六角形のうちの少なくとも一辺を他の六角形と共有して配置していることをいう。【００５７】  なお、本実施形態における半導体装置の製造方法は、トレンチ１２の終端部をハニカム形状で形成する点以外は第１の実施形態で述べた方法と同様であるので、その説明は省略する。【００５８】  本実施形態の半導体装置では、トレンチ１２の終端部１３をハニカム形状とすることにより、トレンチ１２をエッチングにより形成する際に、エッチャントがトレンチ１２の終端部１３に集中することを抑制することができる。したがって、トレンチ１２の終端部１３においてエッチングが早く進行するのを抑制することができるため、トレンチ１２の終端部１３の深さが他の部分よりも深くなってサブトレンチが形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第２の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。【００５９】  さらに、本実施形態の半導体装置では、トレンチ１２の表面を熱酸化する工程において酸化起因の応力が発生するのを抑制することができる。これにより、トレンチ１２自体に発生する応力の量が低減されるため、トレンチ１２の上方に堆積される層間絶縁膜がトレンチ１２の内部のゲート電極に及ぼす応力の量も低減することができる。これにより、半導体基板１１内部のシリコンに転位および欠陥が発生するのを抑制することができ、半導体装置の歩留まりを向上させることができると共に、信頼性を向上させることができる。【００６０】  （第３の実施形態）
図１１は、本発明の第３の実施形態における半導体装置の構造を示す平面図である。図１１に示すように、本実施形態の半導体装置は、第２の実施形態におけるトレンチ終端部の六角形が配置する方向を３０°回転させて横置きにしたものである。その他の構造は第２の実施形態と同様であるので、その詳細な説明は省略する。また、本実施形態の構造により得られる効果も第２の実施形態と同様であるため、その説明を省略する。
【産業上の利用可能性】
【００６１】  本発明の半導体装置は、小信号及び電力等の用途に使用される高耐圧なトレンチＭＩＳゲート構造を有するＭＩＳＦＥＴ、ＩＧＢＴなどの半導体装置として利用することができる。
【図１】
2006035877.tif 000002
【図２】
2006035877.tif 000003
【図３】
2006035877.tif 000004
【図４】
2006035877.tif 000005
【図５】
2006035877.tif 000006
【図６】
2006035877.tif 000007
【図７】
2006035877.tif 000008
【図８】
2006035877.tif 000009
【図９】
2006035877.tif 000010
【図１０】
2006035877.tif 000011
【図１１】
2006035877.tif 000012
【図１２】
2006035877.tif 000013
【図１３】
2006035877.tif 000014
【手続補正書】
【提出日】平成18年7月31日(2006.7.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】（削除）
【請求項２】（削除）
【請求項３】  半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、
前記トレンチの終端部のうちの少なくとも一部の幅が、前記トレンチのうち前記終端部を除く部分の幅よりも広く、
前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、
前記終端部は、前記ゲート引き出し部における終端部であり、
前記ゲート電極部において、前記トレンチはストライプの形状で配置している、半導体装置。
【請求項４】  請求項３に記載の半導体装置であって、
前記トレンチのうち互いに隣接する２つでは、前記終端部が、前記ストライプの延びる方向において異なる位置に配置している、半導体装置。
【請求項５】  請求項４に記載の半導体装置であって、
前記トレンチのうちの１つと、その両隣に位置する２つのトレンチとでは、前記終端部が前記ストライプの延びる方向において異なる位置に配置し、前記両隣に位置する２つのトレンチでは、前記終端部が、前記ストライプの延びる方向において同じ位置に配置している、半導体装置。
【請求項６】  請求項３に記載の半導体装置であって、
前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、
前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されている、半導体装置。
【請求項７】  請求項３に記載の半導体装置であって、
深さ方向に電流が流れる縦型ゲート絶縁型半導体装置である、半導体装置。
【請求項８】（削除）
【請求項９】（削除）
【請求項１０】  半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、
前記トレンチの終端部がハニカム形状であり、
前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、
前記終端部は、前記ゲート引き出し部における終端部であり、
前記ゲート電極部において、前記トレンチはストライプの形状で配置している、半導体装置。
【請求項１１】  請求項１０に記載の半導体装置であって、
前記終端部では、前記ストライプの延びる方向において、２つ以上の六角形が配置している、半導体装置。
【請求項１２】  請求項１０に記載の半導体装置であって、
前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、
前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されている、半導体装置。
【手続補正書】
【提出日】平成19年3月27日(2007.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、
前記トレンチの終端部のうちの少なくとも一部の幅が、前記トレンチのうち前記終端部を除く部分の幅よりも広く、
前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、
前記終端部は、前記ゲート引き出し部における終端部であり、
前記ゲート電極部において、前記トレンチはストライプの形状で配置している、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記トレンチのうち互いに隣接する２つでは、前記終端部が、前記ストライプの延びる方向において異なる位置に配置している、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記トレンチのうちの１つと、その両隣に位置する２つのトレンチとでは、前記終端部が前記ストライプの延びる方向において異なる位置に配置し、前記両隣に位置する２つのトレンチでは、前記終端部が、前記ストライプの延びる方向において同じ位置に配置している、半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、
前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されている、半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
深さ方向に電流が流れる縦型ゲート絶縁型半導体装置である、半導体装置。
【請求項６】
半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、
前記トレンチの終端部がハニカム形状であり、
前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、
前記終端部は、前記ゲート引き出し部における終端部であり、
前記ゲート電極部において、前記トレンチはストライプの形状で配置している、半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記終端部では、前記ストライプの延びる方向において、２つ以上の六角形が配置している、半導体装置。
【請求項８】
請求項６に記載の半導体装置であって、
前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、
前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されている、半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトレンチゲートを有する半導体装置に関し、特に縦型ゲート電極を有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、エレクトロニクス機器における低消費電力化、高機能化及び高速化に伴って、それに付随する半導体装置も低消費電力化、高速化が要求されてきている。一般的にエレクトロニクス機器のロードスイッチ及びＤＣ−ＤＣコンバータに用いられている半導体装置も、それらに対応するためにトランジスタのオン抵抗の小さなものが要求されている。
【０００３】
トランジスタのオン抵抗を小さくするためには、デバイスを微細化して単位面積あたりに配置するトランジスタの密度を大きくすることが、一つの方法としてあげられる。その例としては、基板内にトレンチを形成し、その内部にゲート絶縁膜とゲート電極とを備えた縦型ゲート半導体装置を形成する方法が挙げられる。縦型ゲート半導体装置では、トレンチをストライプ状に配置して、トレンチの幅を微細化するとともに、隣接するトレンチ間のピッチを小さくすることでトランジスタ密度を大きくすることができる。
【０００４】
縦型ゲート半導体装置では、ゲート電極をトレンチの外に引き出し、アルミ配線等との電気的コンタクトを取るために、ゲート引き出し部（ゲート引き上げ部）が設けられている。図１２は、従来における縦型ゲート半導体装置の構造を示す平面図である。図１２に示すように、従来の縦型ゲート半導体装置では、半導体基板１００に複数のトレンチ１０１が設けられ、トレンチ１０１のそれぞれに、ゲート電極部１０２とゲート引き出し部１０３とが設けられている。
【０００５】
このような縦型ゲート半導体装置では、通常、熱酸化によってトレンチの内壁にゲート絶縁膜を形成する。この熱酸化工程により、転位または欠陥がトレンチの不連続部分、特にトレンチ終端部のゲート引き出し部で顕著に発生する。このような不具合を解決するために、複数のゲート電極を、穏やかに変化する曲率を有するゲート引き出し部によって結合させる方法が提案されている（特許文献１参照）。
【０００６】
以下にその方法について説明する。図１３（ａ）、（ｂ）は、従来における縦型ゲート半導体装置の構造を示す平面図および断面図である。図１３（ａ）に示すように、従来における縦型ゲート半導体装置では、トレンチ１１１の終端部１１２がゲート引き出し部１１３に設けられている。終端部１１２は二股状に分岐し、それぞれの分岐部が、隣接するトレンチ１１１の終端部１１２と連結している。この終端部１１２の断面では、図１３（ｂ）に示すように、ｎ＋半導体基板１２１の上に、ｎ−エピタキシャル層１２２およびｐ型ベース拡散層１２３が形成されている。トレンチ１１１の終端部の表面にはゲート絶縁膜１２４およびポリシリコン膜１２５が形成されている。
【０００７】
以上のような構造とすることにより、トレンチに不連続な部分が無くなるため、熱酸化工程において酸化起因の応力を低減させることが可能となる。
【特許文献１】特許第３３６７８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１２に開示される従来の技術では、上述したような応力の不具合だけでなく、リーク電流が増大するといった不具合が生じていた。
【０００９】
そこで、本発明は、ゲート引き出し部の形状を変形することにより、リーク電流を抑制することができる縦型ゲート構造の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明における第１の半導体装置は、半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、前記トレンチの終端部のうちの少なくとも一部の幅が、前記トレンチのうち前記終端部を除く部分の幅よりも広い。
【００１１】
本発明における第１の半導体装置では、トレンチの終端部のうちの少なくとも一部の幅を他の部分の幅よりも広くすることにより、トレンチをエッチングにより形成する際に、エッチャントがトレンチの終端部に集中することを抑制することができる。したがって、トレンチの終端部においてエッチングが早く進行するのを抑制することができるため、トレンチの終端部の深さが他の部分よりも深くなって微細なトレンチ（以下では、これをサブトレンチと記載する）が形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第１の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。
【００１２】
本発明における第１の半導体装置において、前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、前記終端部は、前記ゲート引き出し部における終端部であってもよい。
【００１３】
本発明における第１の半導体装置において、前記ゲート電極部において、前記トレンチはストライプの形状で配置していてもよい。
【００１４】
本発明における第１の半導体装置において、前記トレンチのうち互いに隣接する２つでは、前記終端部が、前記ストライプの延びる方向において異なる位置に配置していてもよい。これにより、トレンチのピッチが小さい場合であっても、終端部が重なることを回避することができる。
【００１５】
本発明における第１の半導体装置において、前記トレンチのうちの１つと、その両隣に位置する２つのトレンチとでは、前記終端部が前記ストライプの延びる方向において異なる位置に配置し、前記両隣に位置する２つのトレンチでは、前記終端部が、前記ストライプの延びる方向において同じ位置に配置していてもよい。
【００１６】
本発明における第１の半導体装置において、前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されていてもよい。
【００１７】
本発明における第１の半導体装置において、深さ方向に電流が流れる縦型ゲート絶縁型半導体装置であってもよい。
【００１８】
本発明における第２の半導体装置は、半導体基板に形成された複数のトレンチ内にゲート絶縁膜およびゲート電極を有する半導体装置であって、前記トレンチの終端部がハニカム形状である。
【００１９】
本発明における第２の半導体装置では、トレンチの終端部をハニカム形状とすることにより、トレンチをエッチングにより形成する際に、エッチャントがトレンチの終端部に集中することを抑制することができる。したがって、トレンチの終端部においてエッチングが早く進行するのを抑制することができるため、トレンチの終端部の深さが他の部分よりも深くなって微細なトレンチ（以下では、これをサブトレンチと記載する）が形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第２の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。
【００２０】
さらに、本発明における第２の半導体装置では、トレンチの表面を熱酸化する工程において酸化起因の応力が発生するのを抑制することができる。これにより、トレンチ自体に発生する応力の量が低減されるため、トレンチの上方に堆積される層間絶縁膜がトレンチ内部のゲート電極に及ぼす応力の量も低減することができる。これにより、半導体基板内部に転位および欠陥が発生するのを抑制することができ、半導体装置の歩留まりを向上させることができると共に、信頼性を向上させることができる。
【００２１】
本発明における第２の半導体装置において、前記トレンチは、前記ゲート電極が配置するゲート電極部と、前記ゲート電極と外部とを電気的に接続するゲート引き出し部とを備え、前記終端部は、前記ゲート引き出し部における終端部であってもよい。
【００２２】
本発明における第２の半導体装置において、前記ゲート電極部において、前記トレンチはストライプの形状で配置していてもよい。
【００２３】
本発明における第２の半導体装置において、前記終端部では、前記ストライプの延びる方向において、２つ以上の六角形が配置していてもよい。
【００２４】
本発明における第２の半導体装置において、前記半導体基板には、ドレイン領域と、前記ドレイン領域の上に位置するボディ領域と、前記ボディ領域の上に位置するソース領域とが形成され、前記トレンチは、前記ソース領域および前記ボディ領域を貫通して前記ドレイン領域のうちの途中の深さまで形成されていてもよい。
【発明の効果】
【００２５】
本発明の半導体装置によると、トレンチ終端部におけるサブトレンチの発生を抑えることができる。
【発明を実施するための最良の形態】
【００２６】
（考察）
「発明が解決しようとする課題」の欄で述べたように、従来の縦型ゲート構造を有する半導体装置ではリーク電流が発生するという不具合が生じていた。本願発明者はその不具合の原因を見いだした。以下にその原因について説明する。
【００２７】
図１（ａ）、（ｂ）は、従来の縦型ゲート構造の半導体装置におけるゲート引き出し部を拡大して示す図である。
【００２８】
図１（ａ）、（ｂ）に示すように、微細化に伴ってトレンチ１の幅が細くなると、トレンチ１を形成する工程において、トレンチ１の終端部にエッチャントが過剰に供給されることがわかった。これは、トレンチ１の終端部には、トレンチの側壁に衝突したエッチャントが他の部分よりも多く供給されることが原因と考えられる。エッチャントが過剰に供給されると、その部分ではエッチングが早く進行するため、トレンチ１の終端部には、他の部分よりも深さの深い微細なサブトレンチ２が形成されてしまう。
【００２９】
このような状態のトレンチの表面を熱酸化してゲート絶縁膜を形成すると、サブトレンチ２が形成された部分では熱酸化が進行しにくくなり、その近傍においてゲート絶縁膜が薄膜化してしまう。これは、ゲートリークが増大してしまう原因となると考えられる。
【００３０】
以上の考察から、本願発明では、トレンチ１の終端部の形状を変形することにした。
【００３１】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００３２】
図２は、本発明の第１の実施形態に係るトレンチの構造を示す平面図である。図２に示すように、本実施形態では、シリコンからなる半導体基板１１の表面に複数のトレンチ１２が形成されている。トレンチ１２は、ゲート電極部ＲＢと、ゲート電極部ＲＢと接続されるゲート引き出し部ＲＡとに亘って形成されている。ゲート引き出し部ＲＡにおけるトレンチ１２の終端部１３は他の部分よりも幅が広くなっている。トレンチ１２は、ゲート引き出し部ＲＡにおいて交互に２種類の長さで設けられていることにより、トレンチ１２の終端部１３は互い違いに配置している。これにより、トレンチ１２のピッチが小さい半導体装置においても、終端部１３は両隣に位置する終端部１３と重なることなく形成することが可能となる。ゲート引き出し部ＲＡは配線部ＲＣと隣接しており、配線部ＲＣにおいて、ゲート電極（図３等に示す）は外部と電気的に接続される。
【００３３】
図３は、図２に示すゲート引き出し部のＡ−Ａ線に沿った断面図及びトランジスタ領域のＢ−Ｂ線に沿った断面図である。
【００３４】
図３に示すように、本実施形態の半導体装置におけるトランジスタ領域ＲＢでは、半導体基板１１内に、第１導電型のエピ層ドレイン領域２１、第２導電型のボディ領域２２およびソース領域２３が下から順に形成されている。半導体基板１１には複数のトレンチ１２が形成され、トレンチ１２は、ソース領域２３およびボディ領域２２を貫通してエピ層ドレイン領域２１の途中の深さまで到達している。そして、トレンチ１２の上端部は丸みを帯びている。トレンチ１２の表面にはゲート絶縁膜２４が形成され、トレンチ１２内は、ゲート絶縁膜２４を介してゲート電極２５が埋め込まれている。トレンチ１２のうちゲート電極２５の上に位置する部分にはシリコン酸化膜２６が形成され、シリコン酸化膜２６の上面はバリアメタル２７によって覆われている。バリアメタル２７は、トレンチ１２内のシリコン酸化膜２６の上からトレンチ１２の側壁上に延びて、トレンチ１２の外におけるソース領域２３の上まで覆っている。バリアメタル２７の上はアルミニウム膜２８により覆われている。
【００３５】
一方、図３に示すように、本実施形態の半導体装置におけるゲート引き出し部ＲＡでは、半導体基板１１の上部に、第１導電型のエピ層ドレイン領域２１および第２導電型のボディ領域２２が下から順に形成されている。ゲート引き出し部ＲＡにおいても複数のトレンチ１２が配置しており、トレンチ１２は、ボディ領域２２を貫通してエピ層ドレイン領域２１の途中の深さまで到達している。トレンチ１２の表面はゲート絶縁膜２４によって覆われ、トレンチ１２の内部は、ゲート絶縁膜２４を介してポリシリコン膜２５ａによって覆われている。ポリシリコン膜２５ａは、トレンチ１２の外部におけるボディ領域２２の上まで延びている。そして、ポリシリコン膜２５ａの上はシリコン酸化膜２６により覆われている。シリコン酸化膜２６の上はバリアメタル２７により覆われ、バリアメタル２７の上はアルミニウム膜２８により覆われている。
【００３６】
図４は、図２に示すＣ−Ｃ線に沿った断面を示す図である。なお、図４では、図を分かりやすいものとするために、部材の一部の図示を省略している。図４に示すように、本実施形態の半導体装置では、ゲート電極部ＲＢと、ゲート引き出し部ＲＡと、セル周辺の配線部ＲＣとが順に配置している。ゲート引き出し部ＲＡにおいてトレンチ１２の上方（絶縁膜３６の上）に引き出されたポリシリコン膜２５ａは、セル周辺の配線部ＲＣにおいて、アルミニウム配線２８ａに接触している。このアルミニウム配線２８ａにより、ゲート電極２５ａは外部と電気的に接続される。なお、図４に示すように、トレンチ１２の上部におけるシリコン酸化膜２６は、ボディコンタクト領域３５およびその上に配置するソース領域２３によって区切られている。
【００３７】
図５（ａ）〜図９（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態に係る半導体装置の製造工程では、まず、図５（ａ）に示す工程で、第１導電型の半導体基板１１の上に第１導電型のエピ層ドレイン領域２１を形成し、その上層に反対極性の第２導電型のボディ領域２２をイオン注入で形成した後、熱酸化を行うことにより、ボディ領域２２の表面に５０ｎｍ〜５００ｎｍのシリコン酸化膜３０を形成する。
【００３８】
次に、図５（ｂ）に示す工程で、シリコン酸化膜３０の上に、トレンチを形成する領域を開口するレジスト３１を形成して、シリコン酸化膜３０に対してエッチングを行う。
【００３９】
次に、図５（ｃ）に示す工程で、パターニングされたシリコン酸化膜３０をマスクとしてドライエッチングを行うことにより、半導体基板１１に第２導電型のボディ領域２２を貫通して第１導電型のエピ層ドレイン領域２１に到達する深さ０．８μｍ〜３．０μｍのトレンチ１２およびその終端部１３を形成する。このトレンチ１２は、図２に示すように、ゲート引き出し領域ＲＡからトランジスタ領域ＲＢに亘る領域に形成し、トレンチ１２のうちゲート引き出し領域ＲＡに位置する部分の終端部１３は、他の部分よりも広い幅で形成する。
【００４０】
次に、図６（ａ）に示す工程で、トレンチ１２の上部、底部及び側壁のダメージを緩和させるために熱酸化を行い、２０ｎｍ〜１００ｎｍのシリコン酸化膜３２を形成する。
【００４１】
次に、図６（ｂ）に示す工程で、一旦形成したシリコン酸化膜３０およびシリコン酸化膜３２をウエットエッチで除去する。このとき、シリコン酸化膜３０の一部はボディ領域２２の上に残存する。
【００４２】
次に、図６（ｃ）に示す工程で、熱酸化を行うことにより、トレンチ１２およびその終端部１３の表面に、厚さ８ｎｍ〜１００ｎｍのゲート絶縁膜２４を形成する。
【００４３】
次に、図７（ａ）に示す工程で、トレンチ１２およびその終端部１３を埋め、トレンチ１２の外部におけるボディ領域２２の上を覆う、厚さ２００ｎｍ〜８００ｎｍのポリシリコン膜２５ａを形成する。
【００４４】
次に、図７（ｂ）に示す工程で、ポリシリコン膜２５ａの上に、トランジスタ領域ＲＢを開口しゲート引き出し部ＲＡを覆うレジスト３３を形成し、レジスト３３をエッチングマスクとしてエッチングを行う。このエッチングは、トランジスタ領域ＲＢにおいて、トレンチ１２の外部に位置するポリシリコン膜２５ａが完全に除去され、トレンチ１２の内部に位置するポリシリコン膜２５ａがソース領域２３の上面よりも２００ｎｍ〜８００ｎｍ下側に後退するまで行う。これにより、トランジスタ領域ＲＢに、トレンチ１２の下部を埋めるゲート電極２５を形成する。このとき、ゲート引き出し部ＲＡおよびセル周辺の配線部ＲＣ（図４に示す）では、ポリシリコン膜２５ａがレジスト３３で覆われているため、そのまま残存する。
【００４５】
次に、図７（ｃ）に示す工程で、ゲート引き出し部ＲＡおよびトランジスタ領域ＲＢを覆う、厚さ４００ｎｍ〜８００ｎｍのシリコン酸化膜２６を形成する。
【００４６】
次に、図８（ａ）に示す工程で、ゲート引き出し部ＲＡおよびセル周辺の配線部ＲＣ（図４に示す）をレジスト３４で覆い、トランジスタ領域ＲＢを開口した状態でエッチバックを行う。これにより、トランジスタ領域ＲＢにおけるシリコン酸化膜２６をボディ領域２２の表面と同じ高さまで除去すると共にシリコン酸化膜２６の表面を平坦化する。これにより、トランジスタ領域ＲＢにおけるトレンチ１２の内部では、ゲート電極２５の上がシリコン酸化膜２６で充填させる。一方、ゲート引き出し部ＲＡにおいてシリコン酸化膜２６は残存して、層間絶縁膜となる。
【００４７】
次に、図８（ｂ）に示す工程で、基板上から第１導電型の不純物を注入する。これにより、トランジスタ領域ＲＢにおいては、ボディ領域２２の上部にソース領域２３が形成される。一方、ゲート引き出し領域ＲＡにおいては、シリコン酸化膜２６に不純物が注入されることとなる。
【００４８】
次に、図９（ａ）に示す工程で、トランジスタ領域ＲＢにおいて全面ドライエッチングを行うことにより、トレンチ１２内に充填されたシリコン酸化膜２６を表面から１００ｎｍ〜３００ｎｍの深さまで除去する。このとき、シリコンよりもシリコン酸化膜に対する選択比が高い条件でドライエッチングを行うことにより、ソース領域２３のうちトレンチ１２の上端を構成する部分のエッジを丸めることができる。
【００４９】
次に、図９（ｂ）に示す工程で、ゲート引き出し部ＲＡおよびトランジスタ領域ＲＢのそれぞれに、配線材料となるバリアメタル２７およびアルミニウム膜２８を堆積した後パターニングを行う。以上の工程により本実施形態の半導体装置を形成することができる。
【００５０】
なお、上述の説明では、ゲート引き出し部ＲＡにおいて、トレンチ１２の終端部を互い違いに配置することにより、トレンチ１２同士のピッチを小さくすることが可能となる。しかしながら、トレンチ１２の終端部の配置はそれに限定されず、不規則に配置していてもよいし、また、横一列に揃って配置していてもよい。
【００５１】
なお、図２では、トレンチ１２の終端部１３が矩形の平面形状を有する場合（ハンマーヘッド型）について図示している。しかしながら、本実施形態では、トレンチ１２の終端部１３の幅が他の部分よりも広ければよいので、終端部１３が例えば円形、四角形または四角形以外の多角形の平面形状を有していてもよい。また、終端部１３の幅は必ずしも一定でなくてもよく、終端部１３のうちの一部の幅が終端部１３以外の領域よりも広く、終端部１３のうちの他部の幅が終端部１３以外の領域よりも狭くてもよい。
【００５２】
本実施形態の半導体装置では、トレンチ１２の終端部１３の幅を他の部分よりも広くすることにより、トレンチ１２をエッチングにより形成する際に、エッチャントがトレンチ１２の終端部１３に集中することを抑制することができる。したがって、トレンチ１２の終端部１３においてエッチングが早く進行するのを抑制することができるため、トレンチ１２の終端部１３の深さが他の部分よりも深くなってサブトレンチが形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第１の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。
【００５３】
また、本実施形態の半導体装置では、トレンチ１２の終端部１３は互い違いに配置している。これにより、トレンチ１２のピッチが小さい半導体装置においても、終端部１３は両隣に位置する終端部１３と重なることなく形成することが可能となる。
【００５４】
（第２の実施形態）
図１０は、本発明の第２の実施形態における半導体装置の構造を示す平面図である。図９に示すように、本実施形態の半導体装置では、ゲート引き出し部ＲＡにおいて、トレンチ１２の終端部がハニカム形状に形成されている。より詳細に説明すると、トランジスタ領域ＲＢからゲート引き出し領域ＲＡに延びる２本のトレンチ１２が、ゲート引き出し部ＲＡにおける１つの六角形のトレンチ１２と接続されている。ゲート引き出し部ＲＡにおいて、隣り合う六角形のトレンチ１２はその一辺を隣の六角形のトレンチ１２と共有しており、これにより、複数の六角形が連続して配置するハニカム形状となっている。なお、図１０には、六角形が横一列に並ぶハニカム形状を図示しているが、この六角形が縦にも複数行並んでいてもよい。なお、「トレンチ１２がハニカム形状に配置している」とは、六角形の平面形状を有するトレンチが、六角形のうちの少なくとも一辺を他の六角形と共有して配置していることをいう。
【００５５】
なお、本実施形態における半導体装置の製造方法は、トレンチ１２の終端部をハニカム形状で形成する点以外は第１の実施形態で述べた方法と同様であるので、その説明は省略する。
【００５６】
本実施形態の半導体装置では、トレンチ１２の終端部１３をハニカム形状とすることにより、トレンチ１２をエッチングにより形成する際に、エッチャントがトレンチ１２の終端部１３に集中することを抑制することができる。したがって、トレンチ１２の終端部１３においてエッチングが早く進行するのを抑制することができるため、トレンチ１２の終端部１３の深さが他の部分よりも深くなってサブトレンチが形成されるのを防止することができる。従来では、サブトレンチが形成されたトレンチの表面を熱酸化することにより、トレンチの終端部において熱酸化が進行しにくくなりゲート絶縁膜が薄膜化するといった不具合が生じていたが、本発明における第２の半導体装置では、そのような不具合を回避することができる。これにより、リーク電流の発生を抑制することができる。
【００５７】
さらに、本実施形態の半導体装置では、トレンチ１２の表面を熱酸化する工程において酸化起因の応力が発生するのを抑制することができる。これにより、トレンチ１２自体に発生する応力の量が低減されるため、トレンチ１２の上方に堆積される層間絶縁膜がトレンチ１２の内部のゲート電極に及ぼす応力の量も低減することができる。これにより、半導体基板１１内部のシリコンに転位および欠陥が発生するのを抑制することができ、半導体装置の歩留まりを向上させることができると共に、信頼性を向上させることができる。
【００５８】
（第３の実施形態）
図１１は、本発明の第３の実施形態における半導体装置の構造を示す平面図である。図１１に示すように、本実施形態の半導体装置は、第２の実施形態におけるトレンチ終端部の六角形が配置する方向を３０°回転させて横置きにしたものである。その他の構造は第２の実施形態と同様であるので、その詳細な説明は省略する。また、本実施形態の構造により得られる効果も第２の実施形態と同様であるため、その説明を省略する。
【産業上の利用可能性】
【００５９】
本発明の半導体装置は、小信号及び電力等の用途に使用される高耐圧なトレンチＭＩＳゲート構造を有するＭＩＳＦＥＴ、ＩＧＢＴなどの半導体装置として利用することができる。
【図面の簡単な説明】
【００６０】
【図１】（ａ）および（ｂ）は、従来の縦型ゲート構造の半導体装置におけるゲート引き出し部を拡大して示す図である。
【図２】本発明の第１の実施形態に係る半導体装置の構造を示す平面図である。
【図３】図２に示すゲート引き出し部のＡ−Ａ線に沿った断面図及びトランジスタ領域のＢ−Ｂ線に沿った断面図である。
【図４】図２に示すＣ−Ｃ線に沿った断面を示す図である。
【図５】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】（ａ）および（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図９】（ａ）および（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１０】本発明の第２の実施形態における半導体装置の構造を示す平面図である。
【図１１】本発明の第３の実施形態における半導体装置の構造を示す平面図である。
【図１２】従来における縦型ゲート半導体装置の構造を示す平面図である。
【図１３】（ａ）および（ｂ）は、従来における縦型ゲート半導体装置の構造を示す平面図および断面図である。
【符号の説明】
【００６１】
１        トレンチ 
２        サブトレンチ 
１１      半導体基板 
１２      トレンチ 
１３      終端部 
２１      エピ層ドレイン領域 
２２      ボディ領域 
２３      ソース領域 
２４      ゲート絶縁膜 
２５      ゲート電極 
２５ａ    ポリシリコン膜 
２６      シリコン酸化膜 
２７      バリアメタル 
２８      アルミニウム膜 
３０      シリコン酸化膜 
３１      レジスト 
３２      シリコン酸化膜 
３３      レジスト 
３４      レジスト 
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2006035877.tif 000015
【図２】
2006035877.tif 000016
【図３】
2006035877.tif 000017
【図４】
2006035877.tif 000018
【図５】
2006035877.tif 000019
【図６】
2006035877.tif 000020
【図７】
2006035877.tif 000021
【図８】
2006035877.tif 000022
【図９】
2006035877.tif 000023
【図１０】
2006035877.tif 000024
【図１１】
2006035877.tif 000025
【図１２】
2006035877.tif 000026
【図１３】
2006035877.tif 000027
【国際調査報告】
2006035877.tif 000028
2006035877.tif 000029
2006035877.tif 000030