(57)【要約】本発明による多層配線構造は、複数の配線が微細ピッチで形成され、しかも少なくとも１つの配線にビアが接続される場合に適用される。本多層配線構造においては、ビアが接続される配線に隣接する配線のうち少なくともビアと対面する配線におけるビアとの対面領域が局所的に細くされる。【特許請求の範囲】
【請求項１】
下層配線と接続するためにビア開口部と配線開口部とに一括して金属を埋め込んだ配線が所定の幅以内で並列して複数本、配線パターンとして形成されている多層配線構造において、
ビアと配線との接続部に隣接する配線の幅がビア径以上の場合に、隣接する配線のうち少なくとも前記ビアと対面する配線における前記ビアとの対面領域が局所的に細くされていることを特徴とする多層配線構造。
【請求項２】
請求項１に記載の多層配線構造において、配線間隔が配線幅以下である配線パターンにおいて局所的に配線幅が細くされていることを特徴とする多層配線構造。
【請求項３】
請求項１に記載の多層配線構造において、配線間隔が最小配線幅以下になっている配線パターンにおいて局所的に配線幅が細くされていることを特徴とする多層配線構造。
【請求項４】
請求項１〜３の何れか一項に記載の多層配線構造を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、当該半導体装置を構成する多層配線構造の配線は所定の幅以内で並列して少なくとも３本形成されており、その中央の配線のみにビアが形成されている場合に、該中央の配線の両側の配線におけるビアとの対面領域が局所的に細くされていることを特徴とする半導体装置。
【請求項６】
請求項４に記載の半導体装置であって、当該半導体装置を構成する多層配線構造の配線は所定の幅以内で並列して少なくとも３本形成されており、それら３本の配線すべてにビアが形成され、それらのビアが配線間隔で並んでいる場合に、中央の配線においてはビアが接続されている領域の両側において局所的に細くされ、前記中央の配線の両側の配線においてはそれぞれ前記中央の配線に接続されているビアとの対面領域が局所的に細くされていることを特徴とする半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、前記配線において局所的に細くされている部分の細らせ量は、配線露光におけるビアに対する目合わせずれ量以下であることを特徴とする半導体装置。
【請求項８】
請求項５〜７の何れか一項に記載の半導体装置において、前記局所的に細くされている配線は、配線の延在方向に滑らかに細くされていることを特徴とする半導体装置。
【請求項９】
請求項５〜８の何れか一項に記載の半導体装置において、前記局所的に細くされている配線は、ビアの中心からの距離［（ｒ／２）＋ｄ＋Δｘ］（但し、ｒ／２はビア半径、ｄは配線間隔、Δｘは、配線露光におけるビアに対する目合わせずれ量の予想値）以内に配線が形成されないように細くされていることを特徴とする半導体装置。
【請求項１０】
半導体装置の製造時にレジストにパターンを転写するためのパターン転写マスクであって、少なくとも１つがビアと接続される複数の配線を微細ピッチで形成するための複数の配線用パターンを持つパターン転写マスクにおいて、
前記複数の配線の少なくとも１つはビアが形成される配線であり、
前記ビアが形成される配線を転写するための配線用パターンに隣接している配線用パターンにおいて前記ビアの形成領域に対応する領域が局所的に細くされていることを特徴とするパターン転写マスク。
【請求項１１】
請求項１０に記載のパターン転写マスクにおいて、前記局所的に細くされる部分は矩形であることを特徴とするパターン転写マスク。
【請求項１２】
請求項１０に記載のパターン転写マスクにおいて、前記局所的に細くされる部分は配線の延在方向に滑らかに細くされていることを特徴とするパターン転写マスク。
【請求項１３】
パターン転写マスクのマスクパターンを作成するためのコンピュータプログラムであって、
コンピュータに、少なくとも１つのビアおよび複数の配線のレイアウト情報を取得するレイアウト情報取得処理と、取得されたレイアウト情報を参照して前記複数の配線に対応するパターンを作成する配線用パターン作成処理とを実行させ、
前記配線用パターン作成処理においては、前記複数の配線のレイアウトにおいてビアが形成される配線を転写するための配線用パターンに隣接している配線用パターンにおいて前記ビアの形成領域に対応する領域を局所的に細くする処理と、
前記配線のレイアウトにおいて前記局所的に細くする箇所を前記レイアウト情報を参照して抽出する処理とを実行させるためのコンピュータプログラム。
【請求項１４】
下層配線上にビア層間膜、ストッパー膜、配線溝層間膜をこの順に形成する工程と、
前記配線溝層間膜上に無機膜を形成する工程と、
前記無機膜上にビア開口レジストパターンを形成し、前記無機膜、前記配線溝層間膜、前記ストッパー膜、前記ビア層間膜をこの順にエッチングした後前記ビア開口レジストパターンを酸素プラズマによって剥離する工程と、
前記無機膜上に、ビアとトレンチの接点部において、該接点部に隣接する配線のうち少なくとも前記ビアと対面する配線における前記ビアとの対面領域を局所的に細くしたトレンチ溝レジストパターンを形成し、前記無機膜、前記配線溝層間膜をエッチングした後前記トレンチ溝レジストパターンを酸素プラズマによって剥離する工程と、
前記配線層間膜中に配線溝とビア開口を含む構造を同時に形成する工程とを含む多層配線構造の製造方法。
【請求項１５】
下層配線上にビア層間膜、ストッパー膜、配線溝層間膜をこの順に形成する工程と、
前記配線溝層間膜上に第１の無機膜、第２の無機膜、第３の無機膜、第４の無機膜を順に形成する工程と、
前記第４の無機膜上にビア開口レジストパターンを形成し、前記第４の無機膜、前記第３の無機膜、前記第２の無機膜と前記第１の無機膜の一部をエッチングした後前記ビア開口レジストパターンを酸素プラズマによって剥離する工程と、
前記第４の無機膜上に、ビアとトレンチの接点部において、該接点部に隣接する配線のうち少なくとも前記ビアと対面する配線における前記ビアとの対面領域を局所的に細くしたトレンチ溝レジストパターンを形成し、前記第４の無機膜をエッチングした後前記トレンチ溝レジストパターンを酸素プラズマによって剥離する工程と、
前記第２，第３，第４の無機膜に形成されたデュアルダマシン構造を下層に転写するように前記配線溝層間膜と前記ビア層間膜を同時にエッチングし、前記配線層間膜中に配線溝とビア開口を含む構造を同時に形成する工程とを含む多層配線構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造、この多層配線構造を有する半導体装置、この半導体装置を製造するために使用されるパターン転写マスク、および多層配線構造の製造方法に関する。
【背景技術】
【０００２】
近年の超ＬＳＩデバイスでは、数ｍｍ角のチップに数百万個以上の素子を集積する必要があるため、素子を微細化、多層化することが不可欠である。特にデバイス動作速度の高速化のため、配線抵抗および層間容量の低減が重要な課題となる。
配線抵抗および層間容量の低減のために、銅を配線材料に用い、シリコン酸化膜より誘電率の低い膜を層間絶縁膜に用いる方法が用いられている。さらには、製造工程の低減、Ｃｕ配線の信頼性向上のため、デュアルダマシン工法が採用されている。デュアルダマシン工法では、シングルダマシンに比べて銅の埋め込み工程や銅のＣＭＰ（Ｃｈｅｍｉｃｈａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程が減るため、製造工程が大きく短縮される。
デュアルダマシン配線構造を形成する従来技術の一手法にビアファーストプロセスと呼ばれているものがあり、以下に説明する。
まず、図１Ａに示されているように、下部配線構造１の上面にキャップ膜２が形成される。キャップ膜２の上面にビア層間膜３が形成される。キャップ膜２は、後述されるように、ビア層間膜３をエッチングする際のエッチングストッパーになる。ビア層間膜３の上面にストッパー膜４が形成される。更にストッパー膜４の上面にトレンチ層間膜５が形成される。ストッパー膜４は、後述されるように、トレンチ層間膜５をエッチングする際のエッチングストッパーになる。更に、トレンチ層間膜５の上面に、ハードマスク６が形成される。後述されるように、ハードマスク６は、トレンチ層間膜５が直接プラズマに触れないようにするキャップ膜の役割を果たす。続いて、ハードマスク６の上面に反射防止膜７、フォトレジスト８が形成される。更に、フォトリソグラフィー技術を用いてフォトレジスト８に接続孔開口用のレジストパターン８ａが形成される。
続いて、図１Ｂに示されているように、接続孔開口用のレジストパターン８ａが形成されたフォトレジスト８をマスクとして、反射防止膜７、ハードマスク６、トレンチ層間膜５、ストッパー膜４、ビア層間膜３が、順次にエッチングされ、接続孔開口３ａが形成される。この際、ビア層間膜３のエッチングはキャップ膜２でストップする。
図１Ｃに示されているように、フォトレジスト８、反射防止膜７の除去後、図１Ｄに示されているように、ハードマスク６の上面に、反射防止膜９ならびにフォトレジスト１０が形成される。この反射防止膜９は接続孔開口３ａの底部で露出しているキャップ膜２を保護する役割を果たす。更に、フォトリソグラフィー技術を用いてフォトレジスト１０に配線溝用のレジストパターン１０ａ、１０ｂが形成される。
続いて、図１Ｅに示されているように、レジストパターン１０ａの溝下の反射防止膜９、ハードマスク６、トレンチ層間膜５が順次エンチングされ、配線溝パターン５ａ、５ｂが形成される。接続孔開口３ａ底部のキャップ膜２は反射防止膜９によりエッチングプラズマから保護される。レジストアッシング後（図１Ｆ）、接続孔開口３ａの底部で露出しているキャップ膜２を除去し、デュアルダマシンの構造が形成できる。
続いて、図１Ｇに示されているように、接続孔開口３ａと配線溝５ａ、５ｂとに銅が埋め込まれ、Ｃｕ配線１１が形成される。
このような従来のデュアルダマシン形成プロセスをシングルダマシン用に作成した露光パターン（パターン転写マスク）で形成すると、複数の配線（配線間隔をｄとする）が微細ピッチで形成され、少なくとも１つの配線にビアが接続されている場合に重大な問題が発生することがある。図１Ｄのようにビアと上層配線の露光がΔｘだけ目合わせずれを生じた場合、図１Ｇに示すように目合わせずれを生じたビアとこれに隣接する配線との距離は（ｄ−Δｘ）となり、Δｘだけ短くなる。隣り合う配線間距離が短くなることにより、配線の絶縁性の低下やショートの危険が懸念される。
以上述べた従来技術では、配線工程の低減、Ｃｕ配線の信頼性向上のため、デュアルダマシン工法が用いられている。
しかし、上述したデュアルダマシン形成方法では、ビア付の微細ピッチでの配線パターンの絶縁性低下という問題があった。
この問題を解決するには、目合わせずれを生じてもビア付の微細ピッチでの配線パターンの絶縁性低下を抑制する新しいプロセスが必要となる。
発明の概略
本発明は、ビアと上層配線が目合わせずれしている場合にも、配線間ショートの防止や配線間の絶縁性が保たれる多層配線構造を提供するものである。
本発明が適用される多層配線構造は、下層配線と接続するためにビア開口部と配線開口部とに一括して金属を埋め込んだ配線が所定の幅以内で並列して複数本、配線パターンとして形成されている。本発明の態様によれば、ビアと配線との接続部においてそれに隣接する配線の幅がビア径以上の場合に、隣接する配線における少なくともビアとの対面領域が局所的に細くされる。
局所的に細くされる配線は、配線間隔が配線幅以下であるか、もしくは、配線間隔が最小配線幅以下である配線について選択的に適用されることが好ましい。
本発明によればまた、上記のような多層配線構造を有する半導体装置が提供される。
本発明による半導体装置においては、これを構成する多層配線構造の配線は所定の幅以内で並列して少なくとも３本形成されており、その中央の配線のみにビアが形成されている場合には、中央の配線の両側の配線におけるビアとの対面領域が局所的に細くされることが好ましい。一方、半導体装置を構成する多層配線構造の配線が所定の幅以内で並列して少なくとも３本形成されており、それら３本の配線すべてにビアが形成され、それらのビアが直線的に並んでいる場合には、中央の配線においてはビアが接続されている領域の両側から局所的に細くされ、中央の配線の両側の配線においてはそれぞれ中央の配線に接続されているビアとの対面領域が局所的に細くされることが好ましい。また、局所的に細くされる部分の細らせ量（くぼみ量）は配線露光時のビアに対する目合わせずれ量以下であり、配線の延在方向に滑らかに細くされることが好ましい。
さらに本発明によれば、半導体装置の製造時にレジストにパターンを転写するためのパターン転写マスクが提供される。本発明によるパターン転写マスクは、ビアが形成される配線を転写するための配線用パターンに隣接している配線用パターンにおいてビアの形成領域に対応する領域が局所的に細くされていることを特徴とする。
さらに本発明によれば、パターン転写マスクのマスクパターンを作成するためのコンピュータプログラムが提供される。本発明によるコンピュータプログラムは、コンピュータに、少なくとも１つのビアおよび複数の配線のレイアウト情報を取得するレイアウト情報取得処理と、取得されたレイアウト情報を参照して複数の配線に対応するパターンを作成する配線用パターン作成処理とを実行させる。しかも、配線用パターン作成処理においては、複数の配線のレイアウトにおいてビアが形成される配線を転写するための配線用パターンに隣接している配線用パターンにおいてビアの形成領域に対応する領域を局所的に細くする処理と、配線のレイアウトにおいて局所的に細くする箇所をレイアウト情報を参照して抽出する処理とを実行させる。
さらに本発明によれば多層配線構造の製造方法が提供される。第１の製造方法は、下層配線上にビア層間膜、ストッパー膜、配線溝層間膜をこの順に形成する工程と、配線溝層間膜上に無機膜を形成する工程とを含む。第１の製造方法はまた、無機膜上にビア開口レジストパターンを形成し、無機膜、配線溝層間膜、ストッパー膜、ビア層間膜をこの順にエッチングした後ビア開口レジストパターンを酸素プラズマによって剥離する工程を含む。第１の製造方法はさらに、無機膜上に、ビアとトレンチの接点部において、接点部に隣接する配線のうち少なくともビアと対面する配線におけるビアとの対面領域を局所的に細くしたトレンチ溝レジストパターンを形成し、無機膜、配線溝層間膜をエッチングした後トレンチ溝レジストパターンを酸素プラズマによって剥離する工程と、配線層間膜中に配線溝とビア開口を含む構造を同時に形成する工程とを含む。
本発明による第２の製造方法は、下層配線上にビア層間膜、ストッパー膜、配線溝層間膜をこの順に形成する工程と、配線溝層間膜上に第１の無機膜、第２の無機膜、第３の無機膜、第４の無機膜を順に形成する工程とを含む。第２の製造方法はまた、第４の無機膜上にビア開口レジストパターンを形成し、第４の無機膜、第３の無機膜、第２の無機膜と第１の無機膜の一部をエッチングした後ビア開口レジストパターンを酸素プラズマによって剥離する工程を含む。第２の製造方法はさらに、第４の無機膜上に、ビアとトレンチの接点部において、接点部に隣接する配線のうち少なくともビアと対面する配線におけるビアとの対面領域を局所的に細くしたトレンチ溝レジストパターンを形成し、第４の無機膜をエッチングした後トレンチ溝レジストパターンを酸素プラズマによって剥離する工程を含む。第２の製造方法はさらに、第２，第３，第４の無機膜に形成されたデュアルダマシン構造を下層に転写するように配線溝層間膜とビア層間膜を同時にエッチングし、配線層間膜中に配線溝とビア開口を含む構造を同時に形成する工程を含む。
【図面の簡単な説明】
【０００３】
図１Ａ〜図１Ｇは、半導体装置に従来のビアファーストダマシン工法によりＣｕ配線を形成する場合の製造方法を工程順に示す断面図である。
図２は、本発明のコンセプトを説明するための図であり、ビアに隣接する配線の幅を局所的に細くする構造を模式的に示す図である。
図３は、微細ピッチで形成された３本の配線の全てにビアが直線的に並ぶように形成される場合に、ビアに隣接する配線の幅を局所的に細くする構造を模式的に示す図である。
図４Ａ〜図４Ｊは、本発明により形成されるデュアルダマシン配線を上から見て模式的に示す図である。
図５Ａ〜図５Ｅは、本発明の配線構造を実現する転写パターンを示す図である。
図６Ａ、図６Ｂは、配線を局所的に細くすることによってショート歩留まりが向上することを説明するための図である。
図７Ａ、図７Ｂは、配線を局所的に細くしても抵抗が増加しないことを説明するための図である。
図８Ａ〜図８Ｇは、本発明の第１の実施例による半導体装置の製造方法を工程順に示す断面図である。
図９Ａ〜図９Ｋは、本発明の第２の実施例による半導体装置の製造方法を工程順に示す断面図である。
図１０は、本発明の第３の実施例による半導体装置を示す断面図である。
図１１は、本発明の第４の実施例を説明するための図であり、本発明によるプログラムで実現されるコンピュータの機能を説明するためのブロック図である。
【発明を実施するための最良の形態】
【０００４】
本発明は、複数の配線が微細ピッチで形成されている配線構造に関し、特に少なくとも１つの配線にビアが接続され、ビアと配線との接続部の領域においては、接続部に隣接する配線を、接続部との対面領域においてくぼませることで線幅を局所的に細くする点に特徴がある。
一例を図２に示す。図２では、微細な配線間隔ｄで形成された３本の配線Ｗ１、Ｗ２、Ｗ３のうちの中央の配線Ｗ２に、半径（ｒ／２）の１つのビアＶ２が接続されている。ビアＶ２はΔｘだけ右側に目合わせずれしているものとする。この場合、右側の配線Ｗ３の左側であってビアＶ２に対面する領域をくぼませることにより線幅が局所的に細くなるようにされる。これは、図２のように、目合わせずれが生じる可能性のあるビアＶ２のセンターから［ｄ＋（ｒ／２）］の範囲内に配線がなければ、シングルダマシンと同様の絶縁性を保つことができるからである。なお、ビアＶ２が逆方向に目合わせずれを生じる場合もあるから、図２では左側の配線Ｗ１もその右側であってビアＶ２に対面する領域をくぼませることにより線幅が局所的に細くなるようにされている。
図３には配線間隔ｄで形成された３本の配線Ｗ１、Ｗ２、Ｗ３にそれぞれビアＶ１、Ｖ２、Ｖ３が直線的に並ぶように接続された例を示す。この場合には、左側の配線Ｗ１はその右側であってビアＶ２に対面する領域をくぼませることで線幅が局所的に細くされる。右側の配線Ｗ３はその左側であってビアＶ２に対面する領域をくぼませることで線幅が局所的に細くされる。更に、中央の配線Ｗ２は両側のビアＶ１、Ｖ３からの距離を長くするために、その両側をそれぞれビアＶ１、Ｖ３と対面する領域においてくぼませることで線幅が局所的に細くされる。これらの結果、ビアＶ１〜Ｖ３に目合わせずれが生じたとしても、目合わせずれを生じたビアとこれに対面する配線との間の距離は配線間隔ｄ以上に保たれるため、所定の絶縁性が確保される。なお、目合わせずれが絶縁性やショートに大きく影響する場合に適用される必要があるので、配線間隔が配線幅以下、もしくは最小配線幅以下の配線パターンに選択的に使用されることが好ましい。また、グローバル配線などのように寸法精度が低くても良い部分には適用しなくても良い。
図４は、本発明により形成されるデュアルダマシン配線のいくつかの例を上方から見た図である。線幅を細くするためにくぼませる形状は図４Ａのように矩形でも良いし、図４Ｂのように円弧形状でも良い。また、ビアの目合わせずれは図の上下方向に生ずることもあるから、その分を考慮して細くする部分を図の上下方向に長くしても良い（図４Ｃ）。細くなる部分が長くなることによる抵抗値上昇が懸念される場合には、図４Ｄのように台形状のくぼみでも良い。更に、図４Ｄの変形例として、配線がその延在方向に滑らかに細くなるようにされても良い。図４Ｅ〜図４Ｈには、微細ピッチで形成された３本の配線にそれぞれビアが密に形成されている例を示す。これらの例においても、線幅を細くするためのくぼみの形状は矩形、円弧形、長方形、台形などいずれの形でも構わない。また、上記の効果が期待される形状であれば、これらの形に限定されない。また、図４Ｉ、図４Ｊのように、配線がビア形状と同じである、いわゆるスタックビアと呼ばれる形を取っていても同様の効果が得られるので、本発明を適用してもよい。
さらに、上記のような各種の配線を形成するためには、図５Ａ〜図５Ｅのような複数の配線用パターンを持つパターン転写マスクが必要である。図中、破線で示した円はビアの形成領域に対応した部分を示す。図５Ａ、図５Ｂは微細ピッチによる３本の配線のうち、中央の配線にビアが形成される場合のパターン転写マスクを示し、図５Ｃ、図５Ｄ、図５Ｅには微細ピッチによる３本の配線の全てにビアが形成される場合のパターン転写マスクの例を示す。図５Ａ、図５Ｃのような矩形のくぼみを形成するマスクでも良いし、図５Ｂ、５Ｄのような曲線的なくぼみによって配線の延在方向に滑らかに細くされているものでも良い。また、３本の配線すべてにビアが形成される場合には、図５Ｅのようにビア形成部に配線が無い様なパターン転写マスクもある。また、これらのレジストパターンを設計するのに、コンピュータを使用したＣＡＤシステムのソフトウェア中に自動で配線を細くする機能を入れ込むことによって、効率の良い設計開発が可能となる。
図６Ａのような配線Ｗ１、Ｗ２とビアＶ１、Ｖ２を持つ配線構造のショート歩留まりのビア目合わせずれ量依存性を見積もったのが図６Ｂである。ここで、配線目合わせにおいて３σ＝３０ｎｍの広がりが確率的に生じることとした。また、実際の配線形成プロセスのデータから、７０ｎｍ以下に配線が近づくとショートするモデルで見積もりを行った。配線を細くしない場合（細らせ量Δｙ＝０）には、２０ｎｍの目合わせずれで２０％まで歩留まりが低下するが、配線を１０ｎｍだけ局所的に細くする（Δｙ＝１０ｎｍ）ことによって８０％にまで歩留まりを向上できる。また、配線を２０ｎｍだけ局所的に細くする（Δｙ＝２０ｎｍ）ことにより、歩留まりを１００％にすることが可能である。
配線を局所的に細くする場合、配線は若干細くなるが、目合わせずれ量は大きくても配線間隔の２割程度であるから、配線抵抗に対する影響は少ない。図７ＡのようなビアＶ１と配線Ｗ１を持つ配線構造で目合わせずれ量Δｘによる配線抵抗の増加率を見積もった結果を図７Ｂに示す。ＡｒＦ露光機の実力は２０ｎｍ以下の目合わせずれ量であると考えられるので、配線抵抗上昇率は２％以下であり、ほとんど配線抵抗は増加しない。また、配線間隔が配線幅の２倍以内である配線パターンにだけ選択的に本発明を採用することによって、配線抵抗に対する影響はさらに軽減される。
半導体装置の微細化に伴い、露光マージンは狭くなるため、目合わせずれを生じたビアに対する絶縁性の補償は半導体装置の性能向上のためには必須である。
本発明の実施例について図面を参照しながら詳細に説明する。
［第１の実施例］
（レジストプロセス）
図８Ａ〜図８Ｇは本発明の第１の実施例に関わる半導体装置の製造プロセスを模式的に示す断面図である。半導体基板の下層配線１上にキャップ膜としてシリコン炭窒化膜２を成膜する。その上に、ビア層間低誘電率膜としてＳｉＯＣＨ膜３をプラズマＣＶＤ法によって成膜する。かかるＳｉＯＣＨ膜３上に、配線溝エッチングストッパー膜であるシリコン酸化膜４、トレンチ層間低誘電率膜としてポーラスＳｉＯＣＨ膜５をプラズマＣＶＤ法によって成膜する。さらにシリコン酸化膜６をポーラスＳｉＯＣＨ膜５のキャップ膜として成膜する。その後、シリコン酸化膜６上に反射防止層７、フォトレジスト層８を形成する。更に、フォトリソグラフィー技術を用いてフォトレジスト層８に接続孔開口用のレジストパターン８ａを形成する（図８Ａ）。続いて、図８Ｂに示されているように、接続孔開口用のレジストパターン８ａが形成されたフォトレジスト層８をマスクとして、反射防止膜７、シリコン酸化膜（ハードマスク）６、ポーラスＳｉＯＣＨ膜（トレンチ層間膜）５、シリコン酸化膜（ストッパー膜）４、ＳｉＯＣＨ膜（ビア層間膜）３が、順次にエッチングされ、接続孔開口３ａが形成される。
図８Ｃに示されるようにフォトレジスト層８、反射防止膜７を除去した後、図８Ｄに示されているように、ハードマスク６の上面に、反射防止膜１０１ならびにフォトレジスト層１０２が形成される。この反射防止膜１０１は接続孔開口３ａ底部のキャップ膜２を保護する役割を果たす。更に、フォトリソグラフィー技術を用いてフォトレジスト層１０２に配線溝用レジストパターン１０２ａ、１０２ｂが形成される。図８Ｄでは配線溝パターンはΔｘだけビアパターンに対してずれた場合を示しており、この場合、露光パターンはビアに対面する領域１０２ｃ、１０２ｄがそれぞれ細らせ量Δｙだけ細くされている。
続いて、図８Ｅに示されているように、レジストパターン１０２ａによる溝下の反射防止膜１０１、ハードマスク６、トレンチ層間膜５が順次エッチングされ、配線溝パターン１０５ａ、１０５ｂが形成される。接続孔開口３ａ底部のキャップ膜２は反射防止膜１０１によりエッチングプラズマから保護される。このとき、配線間隔をｄとすると、目合わせずれしたビアと配線の距離は（ｄ−Δｘ＋Δｙ）となる（図８Ｆ）。予想される目合わせずれ量Δｘに対して適切に細らせ量Δｙを決めることで２つの配線の間の距離をどの領域でもｄに保つことが可能である。例えば、ＡｒＦ露光機の目合わせ精度が２０ｎｍ以下程度であれば、細らせ量Δｙを２０ｎｍにすることでほぼ配線間距離ｄを確保できる。さらに、レジストアッシング後、キャップ膜２を除去し、接続孔開口（ビア開口）３ａと配線溝とに銅が埋め込まれ、Ｃｕ配線１０４が形成される（図８Ｇ）。なお、配線溝は配線開口と呼ばれる場合もある。
このように、ビアと隣接する配線におけるビアとの対面領域をくぼませて配線を局所的に細くすることで、配線抵抗を上げることなく、ショートの懸念を避け、配線間絶縁性を確保できる高精度なデュアルダマシン配線構造を形成することができる。
第１の実施例では、ビア層間低誘電率膜３としてＳｉＯＣＨ膜を用いたが、同様のプロセスが可能であれば、ＳｉＯＣＨ膜に限定されず、ＳｉＣや有機膜系の低誘電率膜、ポーラスＭＳＱやＨＳＱ、シリコン酸化膜であっても良い。
また、第１の実施例では、低誘電率膜３と低誘電率膜５との間にトレンチ部とビア部を分けるエッチングストッパー膜４がある例を示したが、当然のことながらエッチングストッパーがなくても良い。
［第２の実施例］
（ハードマスクプロセス）
図９Ａ〜図９Ｋは本発明の第２の実施例に関わる半導体装置の製造プロセスを模式的に示す断面図である。半導体基板の下層配線１上にキャップ膜としてシリコン炭窒化膜２を成膜する。その上に、ビア層間低誘電率膜としてＳｉＯＣＨ膜３をプラズマＣＶＤ法によって成膜する。かかるＳｉＯＣＨ膜３上に、配線溝エッチングストッパー膜であるシリコン酸化膜４、トレンチ層間低誘電率膜としてポーラスＳｉＯＣＨ膜５をプラズマＣＶＤ法によって成膜する。さらに、ポーラスＳｉＯＣＨ膜５上に第一のハードマスクであるシリコン酸化膜６、第２のハードマスクであるシリコン窒化膜２０７、第三のハードマスクであるシリコン酸化膜２０８、第四のハードマスクであるシリコン窒化膜２０９をこの順にプラズマＣＶＤ法を用いて成膜する。
その後、シリコン窒化膜２０９上に反射防止層２１０、フォトレジスト層２１１を形成する。更に、フォトリソグラフィー技術を用いてフォトレジスト層２１１に接続孔開口用のレジストパターン２１１ａを形成する（図９Ａ）。フォトレジスト層をマスクとして、フッ素系プラズマを用いて反射防止膜２１０、シリコン窒化膜２０９、シリコン酸化膜２０８、シリコン窒化膜２０７とシリコン酸化膜２０６の一部をエッチングし（図９Ｂ）、酸素プラズマによりフォトレジスト層２１１を剥離する（図９Ｃ）。この際、上層ハードマスクに形成されたビア開口パターン２０７ａの底部には下層ハードマスクであるシリコン酸化膜６が存在するため、ポーラスＳｉＯＣＨ膜５がエッチングされることはない。当然のことながら、このフォトレジスト剥離には酸素ラジカルアッシングが可能である。この場合、上層ハードマスクとなるシリコン窒化膜２０９の肩落ちはほとんど無くフォトレジストをアッシング除去できろ。その後、再び反射防止膜２１２、第２のフォトレジスト層２１３にトレンチ溝パターン２１３ａ、２１３ｂを形成する（図９Ｄ）。図９Ｄでは配線溝パターンは目合わせずれ量Δｘだけビアパターンに対してずれた場合を示している。この場合、露光パターンはビアが対面する領域２１３ｃ、２１３ｄの部分が細らせ量Δｙだけ細くなっている。この第２のフォトレジストパターンにて、反射防止膜２１２、シリコン窒化膜２０９を順にエッチングする（図９Ｅ）。さらに、トレンチ溝用フォトレジストパターンの形成を酸素ラジカルアッシングを用いて行う（図９Ｆ）。この場合もハードマスクの肩落ちはほとんど無くアッシング除去できる。このとき、目合わせずれしたビアとこれに対面する配線との間の距離は（ｄ−Δｘ＋Δｙ）となる。予想される目合わせずれ量Δｘに対して適切に細らせ量Δｙを決めることで配線間距離をｄに保つことが可能である。例えば、ＡｒＦ露光機の目合わせ精度が２０ｎｍ以下程度であれば、細らせ量Δｙを２０ｎｍにすることで配線間距離としてほぼｄを確保できる。
その後、シリコン窒化膜２０９をマスクとして、最下層のシリコン酸化膜によるハードマスク６をエッチングする（図９Ｇ）。このとき、配線部になる部分のシリコン酸化膜によるハードマスク２０８も同時にエッチングされる。さらにポーラスＳｉＯＣＨ膜５をエッチングする（図９Ｈ）。この際、最上層のシリコン窒化膜２０９はエッチング除去される可能性が高いので、図９Ｈでは除去された状態で示している。もちろんシリコン窒化膜２０９は除去されなくても良い。さらにトレンチになる部分のシリコン酸化膜によるハードマスク６と、ビアになる部分のシリコン酸化膜によるストッパー膜４を同時にエッチングする（図９１）。この際、シリコン酸化膜２０８は除去される。
さらにポーラスＳｉＯＣＨ膜５（トレンチ部）５と、ＳｉＯＣＨ膜３（ビア部）を同時にエッチングする（図９Ｊ）。この際、シリコン窒化膜２０７はエッチング除去される可能性が高いので、図９Ｊでは除去された状態で示している。もちろんシリコン窒化膜２０９は除去されなくても良い。最後にキャップ膜２をエッチバックし、接続孔開口（ビア開口）と配線溝とに銅が埋め込まれ、Ｃｕ配線２１５が形成される（図９Ｋ）。出来上がった配線の目合わせずれしたビアのエッジと配線との間の最短距離は（ｄ−Δｘ＋Δｙ）となっており、予測される目合わせずれ量Δｘに近い細らせ量Δｙを設定することで配線間距離としてｄを保つことができることがわかる。
このように、ビアと隣接する配線におけるビアとの対面領域をくぼませて局所的に細くすることで、配線抵抗を上げることなく、ショートの懸念を避け、配線間絶縁性を確保できる高精度なデュアルダマシン構造を形成することができる。
第２の実施例においても、ビア層間低誘電率膜３としてＳｉＯＣＨ膜を用いたが、同様のプロセスが可能であれば、ＳｉＯＣＨ膜に限定されず、ＳｉＣや有機膜系の低誘電率膜、ポーラスＭＳＱやＨＳＱ、シリコン酸化膜であっても良い。低誘電率膜３と低誘電率膜５との間にトレンチ部とビア部を分けるエッチングストッパー膜４がある例を示したが、当然のことながらエッチングストッパーがなくても良い。
［第３の実施例］
図１０に炭素含有の低誘電率絶縁膜に銅多層配線を形成した第３の実施例を示す。第３の実施例においても、デュアルダマシン構造の微細ピッチ配線部分にビアが形成される場合には、ビアに対向する配線領域が局所的に細くされている。ここでは、炭素含有の低誘電率膜である第１から第４の層間膜としてＳｉＯＣＨ膜あるいはポーラスＳｉＯＣＨ膜を用いた場合を示しているが、例えばＤＶＤＳ−ＢＣＢを用いたプラズマ重合ＢＣＢ膜や環状メチルシリカのプラズマ酸化分解によるアモルファスＳｉＯＣＨ膜やトリメチルシランのプラズマ酸化分解によるアモルファスＳｉＯＣＨ膜であっても良い。メチルシリカを骨格とするポーラス有機シリカ膜などにも適用できるし、メトキシメチルシリカのＨｅプラズマ分解によるアモルファスＳｉＯＣＨ膜を用いることも可能である。
図１０において、参照番号１００で示す下層にＭＯＳＦＥＴ（図示せず）が形成された基板上に第１層目のＣｕ配線３０１が形成される。Ｃｕ配線３０１の層間構造は、配線溝のエッチストップ層として形成された３０ｎｍ厚のシリコン炭窒化膜３０１ａ、その上に配線溝層間膜として形成された１００ｎｍ厚のポーラスＳｉＯＣＨ膜３０１ｂ、その上に低誘電率膜キャップ膜として形成された５０ｎｍ厚のシリコン酸化膜３０１ｃからなる。第１層目のＣｕ配線３０１は、かかるシリコン酸化膜３０１ｃ／ポーラスＳｉＯＣＨ膜３０１ｂ／シリコン炭窒化膜３０１ａからなる積層絶縁膜を貫く配線溝にＴａ（１０ｎｍ）／ＴａＮ（１０ｎｍ）のバリア膜で覆われたＣｕ膜３０１ｄが埋め込まれた構造となっている。ポーラスＳｉＯＣＨ膜３０１ｂにおける配線溝の側壁はプラズマ重合で形成されたＢＣＢ膜３０１ｅでポアシールされていてもよい。第１層目のＣｕ配線３０１はコンタクトプラグに接続され下層のＭＯＳＦＥＴなどの電気素子と電気的に接続されている。
第１層目のＣｕ配線３０１上には、第１のビアプラグ３０２を形成するためにビアエッチングストップ層として５０ｎｍ厚のシリコン炭窒化膜３０２ａが形成されている。さらに、１００ｎｍ厚のＳｉＯＣＨ膜３０２ｂと配線溝エッチストップ層としての５０ｎｍ厚のシリコン酸化膜３０３ａが形成されている。ＳｉＯＣＨ膜３０２ｂはＣＭＰ等によって平坦化されていても良い。さらに、シリコン酸化膜３０３ａ上には、第２層目のＣｕ配線３０３を形成するために１５０ｎｍ厚のポーラスＳｉＯＣＨ膜３０３ｂとそのハードマスクとして５０ｎｍ厚のシリコン酸化膜３０３ｃが形成されている。この積層構造絶縁膜に対して、シリコン酸化膜３０３ｃ／ポーラスＳｉＯＣＨ膜３０３ｂを貫く配線溝にＣｕ膜の埋め込まれた第２のＣｕ配線３０３ｄが形成されている。なお、配線溝は必ずしもシリコン酸化膜３０３ａ上である必要はなく、シリコン酸化膜３０３ａ中やシリコン酸化膜３０３ａを貫いていても良い。第２のＣｕ配線３０３ｄの底部より、ＳｉＯＣＨ膜３０２ｂとシリコン炭窒化膜３０２ａを貫く第１のＣｕビアプラグ３０２ｄが形成されており、第１層目のＣｕ配線３０１に接続されている。ポーラスＳｉＯＣＨ膜３０３ｂにおける配線溝およびＳｉＯＣＨ膜３０２ｂにおけるビア開口の側壁はプラズマ重合で形成されたＢＣＢ膜３０２ｅでポアシールされていてもよい。
図１０において３０３ｆ’、３０３ｇ’はそれぞれ、３０３ｆ、３０３ｇで示す断面部分を上から見た図である。断面部分３０３ｇではＣｕ配線が微細な配線ピッチで形成されるので、ビアに接続された配線に隣接する両側の配線においてビアに対応する領域をくぼませて局所的に細くしている。一方、断面部分３０３ｆではＣｕ配線の配線ピッチは小さくないので、配線幅を局所的に小さくする必要は無い。
第２層目のＣｕ配線３０３上には、第２のビアプラグ３０４を形成するためにビアエッチングストップ層として５０ｎｍ厚のシリコン炭窒化膜３０４ａが形成されている。さらに、１００ｎｍ厚のＳｉＯＣＨ膜３０４ｂと配線溝エッチストップ層としての５０ｎｍ厚のシリコン酸化膜３０５ａが形成されている。ＳｉＯＣＨ膜３０４ｂはＣＭＰ等によって平坦化されていても良い。さらに、シリコン酸化膜３０５ａ上には、第３層目のＣｕ配線３０５を形成するために１５０ｎｍ厚のポーラスＳｉＯＣＨ膜３０５ｂとそのハードマスクとして５０ｎｍ厚のシリコン酸化膜３０５ｃが形成されている。この積層構造絶縁膜に対して、シリコン酸化膜３０５ｃ／ポーラスＳｉＯＣＨ膜３０５ｂを貫く配線溝にＣｕ膜の埋め込まれた第２のＣｕ配線３０５ｄが形成されている。なお、配線溝は必ずしもシリコン酸化膜３０５ａ上である必要はなく、シリコン酸化膜３０５ａ中やシリコン酸化膜３０５ａを貫いていても良い。第２のＣｕ配線３０５ｄの底部より、ＳｉＯＣＨ膜３０４ｂとシリコン炭窒化膜３０４ａを貫く第２のＣｕビアプラグ３０４ｄが形成されており、第２層目のＣｕ配線３０３に接続されている。ポーラスＳｉＯＣＨ膜３０５ｂにおける配線溝およびＳｉＯＣＨ膜３０４ｂにおけるビア開口の側壁はプラズマ重合で形成されたＢＣＢ膜３０４ｅでポアシールされていてもよい。図の第３層目のＣｕ配線３０５では、微細ピッチの配線が存在しないため、配線が局所的に細くされているところがない。このように、配線層によっては同じ層構造をしていても配線が局所的に細くされていなくても良い。
第３層目のＣｕ配線３０５上には、グローバル配線のビアプラグ３０６を形成するためにビアエッチングストップ層として１００ｎｍ厚のシリコン炭窒化膜３０６ａが形成されている。さらに、５００ｎｍ厚のシリコン酸化膜３０６ｂと配線溝エッチストップ層としての１００ｎｍ厚のシリコン炭窒化膜３０７ａが形成されている。さらに、このシリコン炭窒化膜３０７ａ上には、グローバル配線３０７を形成するために７００ｎｍ厚のシリコン酸化膜３０７ｂが形成されている。この積層構造絶縁膜に対して、シリコン酸化膜３０７ｂを貫く配線溝にＣｕ膜の埋め込まれた第４のＣｕ配線３０７ｄが形成されている。なお、配線溝は必ずしもシリコン炭窒化膜３０７ａ上である必要はなく、シリコン炭窒化膜３０７ａ中やシリコン炭窒化膜３０７ａを貫いていても良い。第４のＣｕ配線３０７ｄの底部より、シリコン酸化膜３０６ｂとシリコン炭窒化膜３０６ａを貫く第３のＣｕビアプラグ３０６ｄが形成されており、第３層目のＣｕ配線３０５に接続されている。第４層目のＣｕ配線３０７層内では、３０７ｆで示す断面部分が微細ピッチであるが、この断面部分を上から見た図である３０７ｆ’で示すように、下層配線に比べて幅寸法が大きく、予測される目合わせずれ量と比較して非常に大きい場合には、ビアに隣接する配線の幅を局所的に細くする必要はない。このように配線間隔と配線幅との関係によっては配線が局所的に細くされていなくても良い。
本実施例では、３層のＣｕ／低誘電率膜配線と１層のＣｕ／ＳｉＯ２配線の例を示したが、配線層数は何層であっても良い。
このように、微細ピッチで複数の配線が形成され、そのうちの少なくとも１つの配線にビアが接続される場合、ビアに隣接する配線においてビアとの体面部分をくぼませて配線を局所的に細くすることで、配線抵抗の増加を抑えつつ、ビア付配線の配線間ショートマージンと絶縁耐性が著しく改善される。
本発明によれば、デュアルダマシン配線方法において、ビア付の微細ピッチでの配線パターンにおける絶縁性をビアが無い場合と同程度に保つことができる多層配線構造が実現される。
［第４の実施例］
第４の実施例は、図５Ａ〜図５Ｅで説明したようなパターン転写マスクを作成するためのコンピュータプログラムないしはＣＡＤソフトウェアに関する。図１１のブロック図に示すように、本実施例によるコンピュータプログラムないしはＣＡＤソフトウェアは、コンピュータないしはＣＡＤ装置にインストールされることにより当該コンピュータないしはＣＡＤ装置をレイアウト情報取得部１１０及びトレンチパターン作成部１２０を含んだ装置として機能させる。トレンチパターン作成部１２０は、抽出部１２１と配線細らせ処理部１２２を含んでいる。
まず、レイアウト情報取得部１１０は半導体装置のレイアウトに関する情報を、例えばデータベースからやオペレータによる入力操作を通じて取得する。このとき、取得するレイアウト情報には、デュアルダマシン構造のビア及びトレンチのレイアウト情報が含まれる。
次に、トレンチパターン作成部１２０によって、取得したレイアウト情報を参照してトレンチパターンを作成する。詳細には、抽出部１２１によって、レイアウト情報を参照し、当該レイアウト情報に基づいたトレンチのレイアウトにおいて、配線細らせの対象となる箇所を抽出する。例えば、ＣＡＤソフトウェアの一般的な機能を利用して、レイアウト情報に基づいたレイアウト上でビア開口のエッジとの間隔が配線幅以下であるビアに対向するトレンチのエッジにフラグを付与する。そして、配線細らせ処理部１２２によって、抽出部１２１が抽出した箇所において、遮光パターンを細らせる。かかるプログラムによりマスクパターンが作成される。
【図１Ａ】
2006095915.tif 000002
【図１Ｂ】
2006095915.tif 000003
【図１Ｃ】
2006095915.tif 000004
【図１Ｄ】
2006095915.tif 000005
【図１Ｅ】
2006095915.tif 000006
【図１Ｆ】
2006095915.tif 000007
【図１Ｇ】
2006095915.tif 000008
【図２】
2006095915.tif 000009
【図３】
2006095915.tif 000010
【図４Ａ】
2006095915.tif 000011
【図４Ｂ】
2006095915.tif 000012
【図４Ｃ】
2006095915.tif 000013
【図４Ｄ】
2006095915.tif 000014
【図４Ｅ】
2006095915.tif 000015
【図４Ｆ】
2006095915.tif 000016
【図４Ｇ】
2006095915.tif 000017
【図４Ｈ】
2006095915.tif 000018
【図４Ｉ】
2006095915.tif 000019
【図４Ｊ】
2006095915.tif 000020
【図５Ａ】
2006095915.tif 000021
【図５Ｂ】
2006095915.tif 000022
【図５Ｃ】
2006095915.tif 000023
【図５Ｄ】
2006095915.tif 000024
【図５Ｅ】
2006095915.tif 000025
【図６Ａ】
2006095915.tif 000026
【図６Ｂ】
2006095915.tif 000027
【図７Ａ】
2006095915.tif 000028
【図７Ｂ】
2006095915.tif 000029
【図８Ａ】
2006095915.tif 000030
【図８Ｂ】
2006095915.tif 000031
【図８Ｃ】
2006095915.tif 000032
【図８Ｄ】
2006095915.tif 000033
【図８Ｅ】
2006095915.tif 000034
【図８Ｆ】
2006095915.tif 000035
【図８Ｇ】
2006095915.tif 000036
【図９Ａ】
2006095915.tif 000037
【図９Ｂ】
2006095915.tif 000038
【図９Ｃ】
2006095915.tif 000039
【図９Ｄ】
2006095915.tif 000040
【図９Ｅ】
2006095915.tif 000041
【図９Ｆ】
2006095915.tif 000042
【図９Ｇ】
2006095915.tif 000043
【図９Ｈ】
2006095915.tif 000044
【図９Ｉ】
2006095915.tif 000045
【図９Ｊ】
2006095915.tif 000046
【図９Ｋ】
2006095915.tif 000047
【図１０】
2006095915.tif 000048
【図１１】
2006095915.tif 000049
【国際調査報告】
2006095915.tif 000050
2006095915.tif 000051
2006095915.tif 000052
2006095915.tif 000053
2006095915.tif 000054
2006095915.tif 000055
2006095915.tif 000056
2006095915.tif 000057