(57)【要約】【解決手段】  ＦＦＴ回路(１１)は、受信信号のオーバーサンプリング率をＭ、チップ繰返し単位をＱ、チップ繰返し率をＲとして、受信信号にＭ×Ｒ×Ｑ点の高速フーリエ変換を施す。重み乗算器(１２)は、前記高速フーリエ変換回路が出力するＭ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍の周波数成分に伝送路等化のための重み係数を乗算し、Ｒの整数倍以外の周波数成分に０を乗算する。高速フーリエ逆変換回路(１３)は、重み乗算器(１２)の出力を入力し、周波数成分の番号がＲの整数倍の周波数成分に対して高速フーリエ逆変換を行う。【特許請求の範囲】
【請求項１】
拡散チップ系列をＱチップ単位（Ｑ：２のべき乗）にＲ回（Ｒ：２のべき乗）繰返して送信するチップ繰返しを用いた符号分割多元接続方式の受信装置において、
受信信号のオーバーサンプリング率をＭ（２のべき乗）としたとき、受信信号にＭ×Ｒ×Ｑ点の高速フーリエ変換を施してＭ×Ｒ×Ｑ個の周波数成分の複素振幅に分解して出力する高速フーリエ変換回路（１１）と、
前記高速フーリエ変換（１１）により得られたＭ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍の周波数成分に、伝送路等化のための重み係数を乗算して出力する重み乗算回路（１２）と、
前記重み係数が乗算された周波数成分の番号がＲの整数倍の周波数成分を用いて、高速フーリエ逆変換を行う高速フーリエ逆変換回路（１３）とを備えたことを特徴とする受信装置。
【請求項２】
前記高速フーリエ変換回路（１１）が出力するＭ×Ｒ×Ｑ個の周波数成分を指定された成分数ずらし、前記重み乗算器に入力する周波数成分シフト回路（１５）を更に備える、請求項１に記載の受信装置。
【請求項３】
前記周波数成分シフト回路（１５）は、送信側で施された位相回転の位相をｋとして、周波数成分の番号（Ｒの整数倍−ｋ）の周波数成分を、周波数成分の番号がＲの整数倍の周波数成分として、前記重み乗算器（１２）に入力する、請求項２に記載の受信装置。
【請求項４】
前記重み乗算回路（１２）は、Ｍ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍以外の周波数成分に重み係数０を乗算する、請求項１〜３の何れか一に記載の受信装置。
【請求項５】
前記高速フーリエ変換回路（１１）は、Ｍ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍以外の周波数成分の出力を０とする、請求項１に記載の受信装置。
【請求項６】
前記高速フーリエ逆変換回路（１３）が、Ｍ×Ｒ×Ｑ点の高速フーリエ逆変換を行う、請求項２〜５の何れか一に記載の受信装置。
【請求項７】
拡散チップ系列をＱチップ単位（Ｑ：２のべき乗）にＲ回（Ｒ：２のべき乗）繰返して送信するチップ繰返しを用いた符号分割多元接続方式の受信方法において、
受信信号のオーバーサンプリング率をＭ（２のべき乗）としたとき、受信信号にＭ×Ｒ×Ｑ点の高速フーリエ変換を施してＭ×Ｒ×Ｑ個の周波数成分の複素振幅に分解して出力し、
前記高速フーリエ変換により得られたＭ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍の周波数成分に、伝送路等化のための重み係数を乗算して出力し、
前記重み係数が乗算された、周波数成分の番号がＲの整数倍の周波数成分を用いて、高速フーリエ逆変換を行うことを特徴とする受信方法。
【請求項８】
前記重み係数の乗算では、前記高速フーリエ変換が出力するＭ×Ｒ×Ｑ個の周波数成分を指定された成分数だけシフトし、シフト後の周波数成分の番号がＲの整数倍の周波数成分に前記重み係数を乗算する、請求項７に記載の受信方法。
【請求項９】
前記周波数成分のシフトでは、送信側で施された位相回転の位相をｋとして、周波数成分の番号（Ｒの整数倍−ｋ）がＲの整数倍となるように、周波数成分をシフトする、請求項８に記載の受信装置。
【請求項１０】
前記重み係数の乗算では、Ｍ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍以外の周波数成分に重み係数０を乗算する、請求項７〜９の何れか一に記載の受信方法。
【請求項１１】
前記高速フーリエ変換では、Ｍ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍以外の周波数成分の出力を０とする、請求項７に記載の受信方法。
【請求項１２】
前記高速フーリエ逆変換では、Ｍ×Ｒ×Ｑ点の高速フーリエ逆変換を行う、請求項７〜１１の何れか一に記載の受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置及び方法に関し、更に詳しくは、符号分割多元接続（Code division multiple access：ＣＤＭＡ）方式により信号を送受信する伝送システムにおいて、チップ繰返しを用いて送信された信号を周波数領域等化により受信する受信装置及び方法に関する。
【背景技術】
【０００２】
近年、通信方式として、ＣＤＭＡ方式の通信システムが注目されている。ＣＤＭＡ方式の通信に関する技術としては、例えば特開２００４−２９７７５６号公報に記載された技術がある。この技術では、送信側で、拡散後のチップ系列について一定の数のチップを単位として、それを一定の回数だけ繰り返して送信する。この様子を図７に示す。この例では、拡散後のチップ系列をＱチップごとにＲ回繰り返している。受信側では、繰り返されたチップ系列を合成して拡散後のチップ系列を復元し、復元されたチップ系列を逆拡散することで元の信号を復調する。同特許文献ではチップの繰り返しに複数のパターンを用意し、制御する旨が記載されている。また、繰り返すチップ系列に、送信系列ごとに異なる位相回転を施して送信することで送信系列間に直交性を与える旨が記載されている。位相回転を与えて送信する場合には、受信側では、まず位相回転を戻してからチップの合成を行う。【０００３】
上記したようなチップ繰り返しを用いた通信方式の受信方法としては、文献「電子情報通信学会技術研究報告Ｖｏｌ．１０４  Ｎｏ．３９９，後藤喜和、川村輝雄、新博行、佐和橋衛  著，２００４年１０月２２日発行，pp.135〜140 （ＲＣＳ２００４−１９７）」に記載されるような、周波数領域等化を用いた技術がある。図８は、該文献に記載された受信装置の構成を示している。ベースバンドの受信信号は、位相回転除去器８０にて送信系列ごとの位相回転が戻され、チップ繰返し合成器８１にてチップ繰り返しが合成される。チップ繰返し合成器８１の出力は、続いてＦＦＴ回路８２にて、Ｍ×Ｑ点の高速フーリエ変換が施され周波数成分に分解される。ここで、Ｑは、チップ繰返しの単位であり、Ｍは、受信信号のオーバーサンプリング率である。【０００４】
ＦＦＴ回路８２にて高速フーリエ変換された受信信号は、重み乗算器８３にて各周波数成分の係数ごとに制御回路８６より与えられる重み係数が乗算された後、ＩＦＦＴ回路８４によって高速フーリエ逆変換されて時系列信号に戻される。最後に逆拡散回路８５にて逆拡散されて拡散前の信号が復調される。非特許文献１では、チップ繰返し率Ｒとして１と４とを例に挙げている。チップ繰返しの単位Ｑについては、Ｒ＝１のときＱ＝２０４８とし、Ｒ＝４のときＱ＝５１２としている。また、オーバーサンプリング率Ｍは１としている。従って、Ｍ×Ｒ×Ｑは２０４８で一定である。【０００５】
図９は、位相回転除去器８０の構成を示している。複素乗算器６０は、ベースバンド受信信号を入力し、ベースバンド受信信号に、送信系列ごとの位相ｋ（ｋ：０〜Ｒ−１）と、受信ベースバンド信号のサンプル番号ｉ（０〜Ｍ×Ｒ×Ｑ−１）とに応じた複素数を乗算する。より詳細には、位相回転除去器８０は、ベースバンド受信信号に、
【数１】
2006095521.tif 000002
を乗算して、位相回転を元に戻す。【０００６】
図１０は、チップ繰返し合成器８１の構成を示している。メモリ８８は、書き換え可能なメモリであり、Ｍ×Ｑ個のチップ信号を蓄える。同図に示す回路では、メモリ８８と加算器８７により構成されるループにより、入力信号をＭ×ＱチップごとにＲ回加算する。制御回路８９は、メモリ８８に読み出し／書き込みアドレスを与え、またメモリの内容のクリアを指示する。制御回路８９は、図１１に示すように、Ｍ×Ｑと、チップ繰返し数Ｒに応じて、アドレス信号とクリア信号とを変化させ、メモリ８８に、Ｍ×Ｑチップ個のチップ信号を蓄えさせる。メモリ８８の記憶サイズは、チップ繰返しの単位Ｑの最大値に応じたサイズに設計される。【０００７】
図１２は、ＦＦＴ回路の構成を示している。ＦＦＴ回路８２は、チップ繰返しの単位Ｑが可変の場合には、ハードウェアとしてはＱの最大値に応じたサイズが必要である。高速フーリエ変換では、２のべき乗分の１のサイズの処理は部分処理として実現できる。例えば、同図に示すＮ点ＦＦＴを用いて、Ｎ／２点の高速フーリエ変換を行う場合には、図１３に示すように、図１２の０〜Ｎ／２−１の入力を使用すればよく、Ｎ／４点の高速フーリエ変換を行う場合には、図１４に示すように、図１２の０〜Ｎ／４−１の入力を使用すればよい。ここで、出力信号の番号は、入力信号の番号をｌｏｇ２（Ｎ）ビットで表したときのビットを逆順にした番号に対応する。例えば、Ｎ＝１６のときには、入力の１番（０００１）は、出力のＮ／２番（１０００）に対応する。【０００８】
図１５は、重み係数乗算器の構成例を示している。重み係数乗算器８３は、ＦＦＴ回路８２の出力に対応して、Ｎ個の入力端子を有する。重み係数乗算器８３は、入力されたＮ個の信号のそれぞれについて、乗算器９４により、制御回路８６により与えられた重み係数を乗算し、これをＩＦＦＴ回路８４に入力する。ＩＦＦＴ回路８４は、ＦＦＴ回路８２と同様に、ハードウェアとして、チップ繰返し単位Ｑの最大値に応じたサイズが必要である。高速フーリエ逆変換については、高速フーリエ変換と同様に、２のべき乗分の１のサイズの処理は、Ｎ点の高速フーリエ逆変換の部分処理として実現でき、例えば図１３の入出力を反転させた構成で実現できる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
非特許文献１に記載された技術には、以下に説明するような問題がある。【００１０】
第１の問題点は、チップ繰返し合成器８１が、Ｑの最大値に応じたサイズのメモリを必要としているため、回路規模が大きいということである。第２の問題点は、チップ繰返しの単位Ｑが可変であると、チップ繰返し合成器８１、ＦＦＴ回路８２、ＩＦＦＴ回路８４等の動作を、Ｑに応じて制御する必要があり、そのため制御回路が複雑となることである。例えば、チップ繰返し合成器８１では、チップ繰返し単位Ｑが変更されると、内部メモリの読み出し／書き込みアドレスの最大アドレスが変わるため、図１１に示した制御信号のパターンを、Ｑの可変パターンのそれぞれに対応させて用意する必要がある。また、ＦＦＴ回路８２では、小さなサイズの処理を実行する際に、入力信号を部分処理に切り替えるスイッチが必要となる。【００１１】
第３の問題点は、チップ繰返しの単位Ｑに応じてＦＦＴ回路の一部を用いて処理を行うと、チップ繰返し単位Ｑに応じて処理時間が変わることである。例えば、チップ繰返し単位Ｑが小さくなると、ＦＦＴ回路８２やＩＦＦＴ回路８４の処理時間が短くなり、チップ繰返し合成器８１に信号が入力されてから、逆拡散回路８５が逆拡散された信号を出力するまでの間の時間が、チップ繰返し単位Ｑに応じて大きく変化する。このため、回路構成によっては、処理時間の変化を吸収するために遅延器を設けて、処理タイミングを合わせる必要が生ずることになる。【００１２】
本発明は、上記従来技術の問題点を解消し、チップ繰返しされた送信信号を周波数領域等化により復調する受信装置及び方法において、回路規模を削減できる受信装置及び方法を提供することを目的とする。また、ＲとＱの比率が変更された場合でも、制御が複雑化しない受信装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、拡散チップ系列をＱチップ単位（Ｑ：２のべき乗）にＲ回（Ｒ：２のべき乗）繰返して送信するチップ繰返しを用いた符号分割多元接続方式の受信装置において、受信信号のオーバーサンプリング率をＭ（２のべき乗）としたとき、受信信号にＭ×Ｒ×Ｑ点の高速フーリエ変換を施してＭ×Ｒ×Ｑ個の周波数成分の複素振幅に分解して出力する高速フーリエ変換回路と、前記高速フーリエ変換により得られたＭ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍の周波数成分に、伝送路等化のための重み係数を乗算して出力する重み乗算回路と、前記重み乗算回路が出力する周波数成分の番号がＲの整数倍の周波数成分を用いて、高速フーリエ逆変換を行う高速フーリエ逆変換回路とを備えたことを特徴とする受信装置を提供する。【００１４】
本発明は、また、拡散チップ系列をＱチップ単位（Ｑ：２のべき乗）にＲ回（Ｒ：２のべき乗）繰返して送信するチップ繰返しを用いた符号分割多元接続方式の受信方法において、受信信号のオーバーサンプリング率をＭ（２のべき乗）としたとき、受信信号にＭ×Ｒ×Ｑ点の高速フーリエ変換を施してＭ×Ｒ×Ｑ個の周波数成分の複素振幅に分解して出力し、前記高速フーリエ変換によりえられたＭ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍の周波数成分に、伝送路等化のための重み係数を乗算して出力し、前記重み係数が乗算された、周波数成分の番号がＲの整数倍の周波数成分を用いて、高速フーリエ逆変換を行うことを特徴とする受信方法を提供する。【００１５】
本発明の受信装置及び受信方法では、チップ繰り返しを用いて送信された受信信号に、チップ繰返し合成を施さずに、Ｍ×Ｒ×Ｑ点の高速フーリエ変換を行い、そのうちのＲの整数倍の周波数成分に伝送路等化のための重み係数を乗算して高速フーリエ逆変換を行う。高速フーリエ変換をして得られた周波数成分のうち、Ｒの整数倍の周波数成分は、高速フーリエ変換の性質上、Ｍ×Ｑの信号をＲセット合成した信号にＭ×Ｑ点の高速フーリエ変換して得られる周波数成分と同じになる。このため、本発明の受信装置及び方法によれば、チップ繰返しを合成する回路を設けなくても、Ｍ×Ｑ点の信号をＲセット合成した信号を得ることができ、回路規模を削減できる。また、チップ繰返し率Ｒとチップ繰返し単位Ｑの比率を変更した場合でも、高速フーリエ変換及び高速フーリエ逆変換の処理内容は一定であり、パラメータに応じてこれら変換処理を制御する必要がなく、制御が複雑化しない。【００１６】
本発明の受信装置は、前記高速フーリエ変換回路が出力するＭ×Ｒ×Ｑ個の周波数成分を指定された成分数ずらし、前記重み乗算器に入力する周波数成分シフト回路を更に備える構成を採用できる。この場合、前記周波数成分シフト回路は、送信側で施された位相回転の位相をｋとして、周波数成分の番号（Ｒの整数倍−ｋ）の周波数成分を、周波数成分の番号がＲの整数倍の周波数成分として、前記重み乗算器に入力する構成を採用できる。また、本発明の受信方法は、前記重み係数の乗算では、前記高速フーリエ変換が出力するＭ×Ｒ×Ｑ個の周波数成分を指定された成分数だけシフトし、シフト後の周波数成分の番号がＲの整数倍の周波数成分に前記重み係数を乗算する構成を採用できる。この場合、前記周波数成分のシフトでは、送信側で施された位相回転の位相をｋとして、周波数成分の番号（Ｒの整数倍−ｋ）がＲの整数倍となるように、周波数成分をシフトする構成を採用できる。送信側で位相回転が施されている場合、位相回転を除去せずに高速フーリエ変換すると、高速フーリエ変換により得られた周波数成分のうち、周波数成分の番号がＲの整数倍−ｋの周波数成分は、高速フーリエ変換の性質上、Ｍ×Ｑの信号に位相ｋの位相回転除去を施し、これをＲセット合成した信号にＭ×Ｑ点の高速フーリエ変換を行った場合の出力と同じになる。このため、重み係数を乗算する前に、周波数成分の番号を、位相ｋの分だけシフトさせることにより、高速フーリエ変換を行う前に位相回転を除去しなくても、位相回転除去して、Ｍ×Ｑ点の信号をＲセット合成した信号を得ることができ、受信装置の回路規模を削減できる。【００１７】
本発明の受信装置及び方法では、重み係数の乗算の際に、Ｍ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍以外の周波数成分の重み係数０とする構成を採用できる。このとき、送信側で位相回転が施されている場合には、周波数成分を所定数だけシフトさせてから、シフト後の周波数成分の番号がＲの整数倍以外の重み係数を０とすればよい。また、本発明の受信装置及び方法では、高速フーリエ変換の際に、Ｍ×Ｒ×Ｑ個の周波数成分のうち、周波数成分の番号がＲの整数倍以外の周波数成分の出力を０とする構成を採用できる。これらの場合、高速フーリエ逆変換に不要な周波数成分を、０とすることができる。また、Ｒの整数倍以外の重み係数を０とする場合には、ＲとＱの比率を変更した場合でも、高速フーリエ変換を、Ｑに応じて制御する必要がなく、制御が複雑化しないという利点がある。【００１８】
本発明の受信装置及び方法では、高速フーリエ逆変換では、Ｍ×Ｒ×Ｑ点の高速フーリエ逆変換を行うことが好ましい。この場合には、ＱとＲの比率を変更したときでも、高速フーリエ逆変換を、Ｑに応じて制御する必要がなく、制御が複雑化しない。また、高速フーリエ変換及び高速フーリエ逆変換に要する処理時間時間を一定とすることができるため、遅延回路等により、タイミングを調整する必要がない。
【発明の効果】
【００１９】
本発明の受信装置及び方法では、チップ繰り返しを用いて送信された受信信号に、Ｍ×Ｒ×Ｑ点の高速フーリエ変換を行い、そのうちのＲの整数倍の周波数成分に伝送路等化のための重み係数を乗算して高速フーリエ逆変換を行う。このようにすることで、チップ繰返しを合成する回路を設けなくても、Ｍ×Ｑ点の信号をＲセット合成し、Ｍ×Ｑ点の高速フーリエ変換を行った信号と同じ信号に対して高速フーリエ逆変換を行うことができ、受信装置の回路規模を削減できる。また、送信側で位相回転が施されているときには、高速フーリエ変換により得られた周波数成分を、位相に応じてシフトし、重み乗算を行うことで、位相回転を除去する回路を設けなくても、位相回転を除去した後にＭ×Ｑ点の信号をＲセット合成し、Ｍ×Ｑ点の高速フーリエ変換を行った信号と同じ信号に対して高速フーリエ逆変換を行うことができ、受信装置の回路規模を削減できる。ＱとＲの比率とは無関係に、Ｍ×Ｒ×Ｑ点の高速フーリエ逆変換を行う場合には、ＱとＲの比率が変更しても制御が複雑化しないと共に、処理に要する処理時間を一定とすることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照し、本発明の実施の形態を詳細に説明する。図１は、本発明の第１実施形態の受信装置の構成を示している。受信装置１０は、ＦＦＴ回路１１と、重み乗算器１２と、ＩＦＦＴ回路１３と、制御回路１４とを備える。この受信装置１０は、図８に示す従来の受信装置と同様に、符号分割多元接続（ＣＤＭＡ）方式により、チップ繰返しを用いて送信された信号を周波数領域等化により受信する受信装置として構成される。図２は、受信信号をタイミングチャートで示している。受信装置１０は、オーバーサンプリング率をＭ（Ｍは２のべき乗）、チップ繰返し数をＲ（Ｒは２のべき乗）、チップ繰返し単位をＱ（Ｑは２のべき乗）として、１セットにつきＭ×Ｑチップの信号を、Ｒ回繰り返して受信する。【００２１】
ＦＦＴ回路１１は、入力信号に、Ｍ×Ｒ×Ｑ点の高速フーリエ変換を行う。重み乗算器１２は、ＦＦＴ回路１１の出力信号に、制御回路１４からの指示に従って重み係数を乗算して出力する。ＩＦＦＴ回路１３は、重み乗算器１２の出力信号を入力し、Ｍ×Ｒ×Ｑ点の高速フーリエ逆変換を行う。ＦＦＴ回路１１及びＩＦＦＴ回路１３には、通常用いられる高速フーリエ変換回路及び高速フーリエ逆変換回路を用いることができる。重み乗算器１２には、図１５に示す構成を有する乗算器を用いることができる。【００２２】
ＦＦＴ回路１１は、例えば図３に示すように分解できる。この例では、ＦＦＴ回路１１は、Ｎ（＝Ｍ×Ｒ×Ｑ）点の高速フーリエ変換を行い、第１加算器２１、回路Ａ２２、及び、Ｎ／２点ＦＦＴ回路２３を有する。回路Ａ２２は、Ｎ点ＦＦＴの奇数番の周波数成分の複素振幅を求める回路として構成され、Ｎ個の入力信号に対して、周波数成分が１〜Ｎ−１の範囲にあるＮ／２個の奇数番の周波数成分の複素振幅を求める。第１加算器２１は、それぞれＮ／２サンプル離れた入力信号を加算して、これを、Ｎ／２点ＦＦＴ回路２３に出力する。【００２３】
Ｎ／２点ＦＦＴ回路２３は、第２加算器２４、回路Ｂ２５、及び、Ｎ／４点ＦＦＴ回路２６を有する。Ｎ／２点ＦＦＴ回路２３は、第１加算器２１の出力信号を入力し、Ｎ／２点の高速フーリエ変換処理を行う。回路Ｂ２５は、Ｎ／２点ＦＦＴの奇数番の周波数成分の複素振幅を求める回路として構成され、周波数成分の番号が２からＮ−２の範囲にある番号が４の倍数＋２となるＮ／４個の周波数成分の複素振幅を求める。第２加算器２４は、それぞれＮ／４サンプル離れた加算器２１の出力信号を加算して、これをＮ／４点ＦＦＴ回路２６に出力する。Ｎ／４点ＦＦＴ回路２６は、第２加算器２４の出力を入力して、周波数成分の番号が０〜Ｎ−４の範囲にある番号が４の倍数のＮ／４個の出力信号を出力する。【００２４】
ここで、Ｍ＝１、Ｑ＝８、Ｒ＝２（Ｎ＝１６）について考える。この場合、ＦＦＴ回路１１に入力される信号は、図４に示すようになる。チップ繰返しにおける１セット目の信号＃０〜＃７は、ＦＦＴ回路１１の＃０〜＃７の入力端子に入力され、２セット目の信号＃０〜＃７は、ＦＦＴ回路１１の＃８〜＃１５の入力端子に入力される。ＦＦＴ回路１１では、加算器２１により、１セット目の信号＃０〜＃７と２セット目の信号＃０〜＃７とが加算された信号が、Ｎ／２点ＦＦＴ回路２３に入力される。このように、Ｎ／２点ＦＦＴ回路２３の入力信号は、図８におけるチップ繰返し合成器８１が出力する信号と同様に、チップ繰返しの単位Ｑが８（Ｎ／２）で、チップ繰返し率Ｒが２のチップ繰返し合成を施した信号となっている。このため、Ｑ＝Ｎ／２、Ｒ＝２のときには、Ｎ／２点ＦＦＴ回路２３の出力信号は、図８に示す従来の受信装置におけるＦＦＴ回路８２の出力信号と同じになる。【００２５】
Ｍ＝１、Ｑ＝４、Ｒ＝４（Ｎ＝１６）の場合には、図５に示すように、１セット目の信号＃０〜＃３は、ＦＦＴ回路１１の＃０〜＃３の入力端子から入力され、２セット目の信号＃０〜＃３は、ＦＦＴ回路１１の＃４〜＃７の入力端子から入力される。また、３セット目の信号＃０〜＃３は、ＦＦＴ回路１１の＃８〜＃１１の入力端子から入力され、４セット目の信号＃０〜＃３は、ＦＦＴ回路１１の＃１２〜＃１５の入力端子から入力される。ＦＦＴ回路１１では、第１加算器２１により、１セット目の信号と３セット目の信号、及び、２セット目と４セット目の信号がそれぞれ加算され、更に、第２加算器２４により、１セット目と３セット目とを加算したものと、２セット目と４セット目とを加算したものが加算されて、その加算された信号が、Ｎ／４点ＦＦＴ回路２６に入力される。このように、Ｎ／４点ＦＦＴ回路２６の入力信号は、図８におけるチップ繰返し合成器８１が出力する信号と同じであり、Ｎ／４点ＦＦＴ回路２６の出力信号は、図８に示す従来の受信装置におけるＦＦＴ回路８２の出力信号と同じになる。【００２６】
上記のように、受信信号にＮ点（Ｍ×Ｒ×Ｑ点）の高速フーリエ変換を施したとき、周波数成分の番号がＲの整数倍の周波数成分は、高速フーリエ変換の性質上、Ｍ×Ｑチップを単位としてＲセットを合成した信号をＭ×Ｑ点の高速フーリエ変換したものと同じになる。制御回路１４は、Ｍ×Ｑ点高速フーリエ変換の出力に相当する、周波数成分の番号がＲの整数倍のものについては、重み乗算器１２の重み係数を、伝送路等化のための重み係数に、それ以外のものについては「０」に設定する。その結果、重み乗算器１２は、周波数成分の番号がＲの整数倍の周波数成分に伝送路等化のための重み係数を乗算して出力し、それ以外の周波数成分を０にして出力する。【００２７】
重み乗算器１２による重み係数の乗算の結果、ＩＦＦＴ回路１３の周波数成分がＲの整数倍の入力端子には、Ｍ×Ｑチップを単位としてＲセットを合成した信号をＭ×Ｑ点の高速フーリエ変換したものに伝送路等化のための重み係数が乗算された信号が入力され、周波数成分がＲの整数倍以外の入力端子には「０」が入力される。このように、ＩＦＦＴ回路１３に入力される、チップ繰返し合成により不要となった周波数成分の複素振幅は０となるため、ＩＦＦＴ回路１３は、チップ繰返し率Ｒとチップ繰返しの単位Ｑの比率が変更された際にも、その比率の変更に関係なく、Ｍ×Ｒ×Ｑ点の高速フーリエ逆変換を行えばよい。ＩＦＦＴ回路１３の出力信号は、Ｍ×Ｑ点の信号がＲ回繰り返したものになっており、各Ｍ×Ｑ点の信号は図８に示す従来の受信装置におけるＩＦＦＴ回路８４の出力信号と同じになる。従って、例えば先頭のＭ×Ｑ点を、従来の受信装置と同様に逆拡散すればよい。【００２８】
本実施形態では、チップ繰返しを合成することなく、入力信号をＦＦＴ回路１１で高速フーリエ変換する。ＦＦＴ回路１１では、最大サイズの処理に対応するために用意した回路の一部を用いてチップ繰返し合成処理が行われるため、チップ繰返し合成器を別途用意しなくても、Ｍ×Ｑチップを単位としてＲセットを合成した後にＭ×Ｑ点の高速フーリエ変換した信号を得ることができる。このように、チップ繰返し合成器が不要となることで、回路面積を削減することができる。チップ繰返し合成処理では、メモリ８８（図１０）のアドレス指定を、ＱとＲとに応じて制御する必要があるため、制御が複雑であった。本実施形態では、ＱとＲとを変更した場合でも、重み乗算器１２の重み係数を変えるだけであり、制御が複雑化しない。【００２９】
本実施形態では、チップ繰返し率Ｒとチップ繰返しの単位Ｑの積が一定のとき、ＦＦＴ回路１１及びＩＦＦＴ回路１３が行う高速フーリエ変換及び高速フーリエ逆変換の処理サイズは固定のサイズになる。従って、チップ繰返し率Ｒとチップ繰返し単位Ｑの比率を変更した場合でも、ＦＦＴ回路１１及びＩＦＦＴ回路１３の処理内容は一定であり、これらのパラメータに応じてＦＦＴ回路１１及びＩＦＦＴ回路１３を制御する必要がなく、制御が複雑化しない。また、ＦＦＴ回路１１及びＩＦＦＴ回路１３の処理時間は一定となるため、チップ繰返し率Ｒとチップ繰返し単位Ｑの比率を変更した場合でも、処理タイミングを調整するための遅延器等を設ける必要がない。【００３０】
なお、上記実施形態では、重み乗算器１２を用いて、ＩＦＦＴ回路１３に入力する周波数成分の番号がＲの整数倍でない周波数成分を０としたが、これに代えて、ＦＦＴ回路１１が、周波数成分の番号がＲの整数倍でない周波数成分を生成する回路の出力を０としてもよい。例えば、図４では、回路Ａ２２の出力を０とすればよい。また、図５では、回路Ａ２２、及び、回路Ｂ２５の出力を０とすればよい。また、重み乗算器１２によりＩＦＦＴ回路１３に入力する、周波数成分がＲの整数倍でない周波数成分を０とするのに代えて、ＩＦＦＴ回路１３が、周波数成分がＲの整数倍の周波数成分のみを用いて、Ｍ×Ｑ点の高速フーリエ逆変換を行うようにしてもよい。この場合にも、Ｍ×Ｑ点の高速フーリエ逆変換により、Ｍ×Ｑチップを単位としてＲセットを合成した時系列信号が得られる。【００３１】
図６は、本発明の第２実施形態の受信装置の構成を示している。本実施形態の受信装置１０ａは、周波数成分シフト回路１５が、ＦＦＴ回路１１と重み乗算器１２との間に追加されている点で、図１に示す第１実施形態の受信装置と相違する。周波数成分シフト回路１５は、ＦＦＴ回路１１が出力する周波数成分ごとの複素振幅を、位相回転に基づく所定の数だけずらして出力する。例えば、送信側で位相ｋの位相回転が施されている場合、周波数成分シフト回路１５は、制御回路１４からの指示により、周波数成分をｋだけずらして出力する。すなわち、非特許文献１で用いられている位相回転では、周波数成分の番号がｉのものは番号がｉ＋ｋとして出力する。周波数成分シフト回路１５は、例えば入出力が独立な２ポートのメモリで実現でき、＃ｎブロックのＦＦＴ出力信号を入力ししつつ、＃ｎ−１ブロックのＦＦＴ出力信号を周波数成分の番号をｋずらして読み出せばよい。【００３２】
ここで、高速フーリエ変換（離散フーリエ変換）について説明する。離散フーリエ変換では、周波数成分がｍ番目の出力Ｘ（ｍ）は、入力をｘ（ｎ）として、
【数２】
2006095521.tif 000003
たたし、
2006095521.tif 000004
（１）
と表すことができる。これを行列で表現すると、
【数３】
2006095521.tif 000005
（２）
となる。送信側で位相回転ｋが施されている場合、受信ベースバンド信号ｘ（ｎ）は、位相回転を除去した場合の受信ベースバンド信号をｘ’（ｎ）とすると、
【数４】
2006095521.tif 000006
（３）
で表すことができる。これを（１）に代入すると、
【数５】
2006095521.tif 000007
（４）
となる。この式（４）から、位相回転を除去せずにフーリエ変換を行った場合の周波数番号ｍは、位相回転を除去してフーリエ変換を行った場合の周波数番号ｍ＋ｋと同じになることがわかる。【００３３】
ＦＦＴ回路１１は、Ｍ×Ｒ×Ｑ点の高速フーリエ変換を行うため、周波数番号がｍ（ｍ：０〜Ｍ×Ｒ×Ｑ−１）の出力は、
【数６】
2006095521.tif 000008
ただし、
2006095521.tif 000009
（５）
と表される。このＦＦＴ回路１１の出力のうち、周波数成分の番号が、Ｒの整数倍に位相ｋを加えたもの出力は、
【数７】
2006095521.tif 000010
（６）
となる。これを変形すると、
【数８】
2006095521.tif 000011
（７）
となる。ここで、
【数９】
2006095521.tif 000012
であるから、
【数１０】
2006095521.tif 000013
とすると、式（７）は、
【数１１】
2006095521.tif 000014
（８）
と表すことができる。上記式（８）の右辺の
【数１２】
2006095521.tif 000015
は、位相ｋの位相回転除去処理に相当し、
【数１３】
2006095521.tif 000016
は、それをＲセット合成することに相当する。また、
【数１４】
2006095521.tif 000017
は、Ｍ×Ｑ点の高速フーリエ変換に相当する。つまり、ＦＦＴ回路１１の出力の周波数成分の番号がＲの整数倍＋ｋのものは、位相回転を除去してからＲセット合成し、それをＭ×Ｑ点の高速フーリエ変換したものと同じになる。【００３４】
周波数成分シフト回路１５の動作を、具体例を挙げつつ説明する。図４に示す場合（Ｍ＝１、Ｑ＝８、Ｒ＝２）には、Ｒ＝２であるので、位相ｋとしては、０又は１をとり得る。ｋ＝０の場合には、シフトがないので、周波数成分シフト回路１５は、入力されるＦＦＴ回路１１の出力をそのまま出力すればよい。ｋ＝１の場合には、周波数成分の番号がＲ（＝２）の整数倍−ｋ（１）、すなわち＃１５、＃７、＃３、＃１１、＃１、＃９、＃５、＃１３の入力信号を、順に、Ｒの整数倍、すなわち＃０、＃８、＃４、＃１２、＃２、＃１０、＃６、＃１４として出力する。それ以外の周波数番号の出力信号については、次段の重み乗算器１２で使用されない（０が乗算される）ため、出力は何でも良い。【００３５】
図５の場合（Ｍ＝１、Ｑ＝４、Ｒ＝４）の場合には、Ｒ＝４であるため、位相ｋとしては、０〜３をとり得る。周波数成分シフト回路１５は、ｋ＝０の場合には、上記と同様に、入力をそのまま出力すればよい。ｋ＝１の場合には、周波数成分の番号がＲ（４）の整数倍−ｋ（１）、すなわち＃１５、＃３、＃７、＃１１の入力信号を、順に、＃０、＃４、＃８、＃１２として出力する。ｋ＝２の場合には、周波数成分の番号が、＃１４、＃６、＃２、＃１０の入力信号を、順に＃０、＃８、＃４、＃１２として出力する。ｋ＝３の場合には、周波数成分の番号が＃１３、＃５、＃１、＃９の入力信号を、順に＃０、＃８、＃４、＃１２として出力する。図５の場合においても、次段の重み演算器１２で使用されない周波数番号については、出力は何でも良い。【００３６】
本実施形態では、位相回転除去及びチップ繰り返しの合成をすることなく、入力信号を、ＦＦＴ回路１１で高速フーリエ変換する。ＦＦＴ回路１１では、最大サイズの処理に対応するために用意した回路の一部を用いて位相回転除去とチップ繰返し合成処理が行われるため、位相回転除去器及びチップ繰返し合成器を別途用意しなくても、Ｍ×Ｑチップを単位としてＲセットの信号について、位相回転除去して合成した後にＲセット合成し、Ｍ×Ｑ点の高速フーリエ変換した信号を得ることができる。本実施形態では、位相回転除去器及びチップ繰返し合成器が不要となることで、受信装置の回路面積を削減することができる。また、本実施形態においても、第１実施形態と同様に、ＱとＲとを変更した場合でも、重み乗算器１２の重み係数を変えるだけであり、制御が複雑化しない。【００３７】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の受信装置及び方法は、上記実施形態例にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態の受信装置の構成を示すブロック図。
【図２】受信信号の様子を示すタイミング図。
【図３】ＦＦＴ回路の内部構成の例を示すブロック図。
【図４】Ｍ＝１、Ｑ＝８、Ｒ＝２における高速フーリエ変換の入力信号の様子を示すブロック図。
【図５】Ｍ＝１、Ｑ＝４、Ｒ＝４における高速フーリエ変換の入力信号の様子を示すブロック図。
【図６】本発明の第２実施形態の受信装置の構成を示すブロック図。
【図７】チップ繰返しによる送信時のチップの並び方を示すタイミング図。
【図８】従来技術によるチップ繰返し合成と周波数領域等化器の構成を示すブロック図。
【図９】位相回転除去器の構成例を示すブロック図。
【図１０】従来技術によるチップ繰返し合成器の構成を示すブロック図。
【図１１】図１０のチップ繰返し合成器の制御回路８９の出力信号を示すタイミング図。
【図１２】Ｎ点の高速フーリエ変換回路の構成例を示すブロック図。
【図１３】Ｎ点高速フーリエ変換回路の一部を用いたＮ／２点高速フーリエ変換回路の例を示すブロック図。
【図１４】Ｎ点高速フーリエ変換回路の一部を用いたＮ／４点高速フーリエ変換回路の例を示すブロック図である。
【図１５】重み乗算器の構成例を示すブロック図。
【図１】
2006095521.tif 000018
【図２】
2006095521.tif 000019
【図３】
2006095521.tif 000020
【図４】
2006095521.tif 000021
【図５】
2006095521.tif 000022
【図６】
2006095521.tif 000023
【図７】
2006095521.tif 000024
【図８】
2006095521.tif 000025
【図９】
2006095521.tif 000026
【図１０】
2006095521.tif 000027
【図１１】
2006095521.tif 000028
【図１２】
2006095521.tif 000029
【図１３】
2006095521.tif 000030
【図１４】
2006095521.tif 000031
【図１５】
2006095521.tif 000032
【国際調査報告】
2006095521.tif 000033
2006095521.tif 000034
2006095521.tif 000035
2006095521.tif 000036