(57)【要約】  特性の均一化を図り歩留まりの高い半導体装置を提供することを目的とし、ドライエッチングによる基板面内のばらつきを相殺するように、後続工程であるドーピングやアニール工程のばらつきを調整し、最終的に基板面内でも均一性にすぐれた工程を提供する。【特許請求の範囲】
【請求項１】
基板上に、複数の半導体素子を形成する方法であって、
前記基板内のパターン寸法の面内不均一性を表す指標を相殺するように、不純物をドーピングするようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
半導体基板表面に複数のゲート電極のパターンを形成する工程と、
この工程で得られたパターンの寸法に応じて、実効チャネル長が等しくなるように、ソース・ドレイン領域のドーピング条件を調整してドーピングする工程とを含む半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記ドーピングする工程は、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、面内不均一性を表す指標を相殺するように不純物をドーピングすることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２または３に記載の半導体装置の製造方法であって、
前記ドーピングする工程は、プラズマドーピングを使用し、面内不均一性を相殺するようなプラズマ分布を形成してドーピングにより不均一性を解消することを特徴とする半導体装置の製造方法。
【請求項５】
請求項２または３に記載の半導体装置の製造方法であって、
前記ドーピングする工程は、イオン注入方法を用いて、面内不均一性を解消するようにスキャン動作を制御させることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記ドーピングする工程を後に、残存する半導体基板内の不均一性を表す指標を相殺するように、前記基板内に分布を持たせてアニールする工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置の製造方法であって、
前記アニールする工程は、前記基板内の不均一性を表す指標として、ゲート長の短い基板部分には比較的少ない出力のレーザを、ゲート長の長い基板部分には比較的出力の大きなレーザを照射することにより、基板面内の不均一性を相殺することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置の製造方法であって、
前記アニールする工程は、２段階のアニール工程を含み、
第１の条件でアニールする工程と、
前記第１の条件でアニールした際に発生する不均一性を表す指標を相殺するように、第２の条件でアニールする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１または２に記載の半導体装置の製造方法であって、
リソグラフィおよび、ドライエッチングによるゲートパターンの面内不均一性を考慮し、リソグラフィおよび、ドライエッチングによる基板内の面内不均一性を表す指標を相殺するように、不純物を活性化する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１または２に記載の半導体装置の製造方法であって、
アニール装置の面内不均一性を相殺するように、照射パワーの低い部分にはゲート長を短く、比較的高いパワーの部分には、ゲート長を長くエッチング出来るように、ドライエッチングの基板面内不均一性を調整することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１に記載の半導体装置の製造方法を実現する半導体製造装置であって、
エッチング、ドーピングあるいはアニール条件を基板面内で調整可能に構成された半導体製造装置。
【請求項１２】
請求項１１に記載の半導体製造装置であって、
ゲート寸法を測定する測定手段を具備した半導体製造装置。
【請求項１３】
請求項１１または１２に記載の半導体製造装置であって、
不純物分布を測定する測定手段を具備した半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体装置の製造方法および製造装置にかかり、特に半導体ウェーハ上や液晶上におけるトランジスタなどの半導体装置の均一性のばらつきを解消する方法とその実現の為の装置に関するものである。
【背景技術】
【０００２】  近年、半導体装置の小型化・高集積化に伴い、この半導体装置に搭載されるトランジスタなどの半導体素子の微細化は進む一方である。
トランジスタの製造に際し、その特性を特徴的に決定づける要素はゲート長である。ゲート長を決定する微細加工に際しては、フォトリソグラフィとエッチングが用いられる。フォトリソグラフィはシリコンウェーハなどの半導体基板１００上に感光性の樹脂（フォトレジスト）を塗布し、チップなどの所定の単位毎に順次露光を行い、パターンを形成していく。このようにして形成されたパターンを現像し、樹脂パターン（レジストパターン）を形成してこれをマスクとして例えばドライエッチングを行う。ドライエッチングに際しては、シリコンウエーハ全面をプラズマで処理し、先に形成された、樹脂パターンの残存しない部分のシリコン材料をエッチングしていく。ここでは、断面構造を簡略化して図４（ａ）および（ｂ）に示すが、シリコンウェーハなどの半導体基板１００上に、酸化シリコン膜からなるゲート絶縁膜１１０を形成し、その上にゲート電極となるポリシリコンや金属材料１２０を堆積したのち、リソグラフィ工程で樹脂のパターン１３０が形成される（図４（ａ））。その状態で半導体基板１００をプラズマチェンバーに導入し、被エッチング材料であるポリシリコンや金属材料１２０に適したエッチャントガスを用いて、順次ドライエッチングを実施する（図４（ｂ））。【０００３】  そして、通常はこのようにして形成されたゲート電極のパターンをマスクとして、自己整合的に、（シリコンに対して、）正又は負の特性を与えるための不純物物質をドーピングして、ソース・ドレイン領域１４０，１５０を形成する。
このようにして形成されたソース・ドレイン領域の間隔が実効的なゲート長となる。従って実効的なゲート長は、その製造に際して、ゲート電極のパターン精度と、不純物の導入精度とによって決定される。【０００４】  先ず第１の段階である、ゲート電極の形成に際して用いられるリソグラフィは１ｃｍ四角程度の大きさのチップ単位で、高精度に加工するため、理想的にはばらつきの無い精度で仕上がるが、現実には、シリコンウェーハの中心部と周縁部とでは樹脂の塗布厚にばらつきが生じることがあるため、若干のばらつきは生じる。一方、ドライエッチングは有限の容積のエッチングチャンバーで半導体基板に対して一括処理を行う為に、必ず一定のばらつきが生じる。これは、例えば、シリコンウェーハ間あるいは３００ｍｍシリコンウエーハの面内において、数％のばらつきとなる。
ここで紹介しているゲート長はトランジスタの性能を特徴的に決定するものであり、理想的には、３００ｍｍウエーハの全面で均質に作成する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】  ゲート長が短くなると、傾向として、閾値電圧が低下し、トランジスタのスイッチング性は向上するが、オフ時のリーク電流が増大する。ゲート長が長いと、逆にスイッチング性が低下する。先に述べたように、一定の大きさのプラズマを使用して行う、ドライエッチングでは、シリコンウエーハの面内でばらつきが生じ易い。デバイスの設計を行う際にはこれらのばらつきを考慮して、マージンを設定しているが、微細化が進むにつれ、マージンが取れなくなってきているのが現状である。【０００６】  また、トランジスタは、図５に示すように、ゲート電極１２０をはさむようにソース領域１４０とドレイン領域１５０とが形成される。これは、電子やホールなどのキャリヤの源と吸い込み口であり、ソース領域１４０からドレイン領域１５０に向かってキャリヤが移動する。最近ではこのソース・ドレイン領域はエクステンション１６０とよばれる浅くかつ低濃度の領域と、より深く高濃度の領域との２段階で形成され、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｉｆｆｕｓｉｏｎ  ｌａｙｅｒ）構造をなしているものが広く用いられている。【０００７】  この場合、エクステンション１６０の間隔が実効チャネル長となり、このエクステンション１６０で囲まれた領域がチャネル領域として性能を決定する。図５に示すように、ゲート電極下部にオーバーラップする形で形成される。これは、前述したように不純物物質をドーピングして形成する。一般には不純物の量が多いと、横方向への拡散の伸びが大きく横方向のオーバーラップ（Ｘｊ）が増え、実効的にゲート長が短くなり、縦方向の接合深さ（Ｙｊ）が増大してスイッチング速度は向上するがリーク電流が増大する。逆に不純物ドーピング量が少ないと、横方向への拡散の伸びが小さくなり、実効ゲート長はより長くなる。現在はこの不純物ドーピングにイオン注入を用いている。このイオン注入は、所望の不純物を含むビームを作り、これを電磁気的もしくは機械的に基板全面をスキャンしてドーピングを行う手法である。従って面内の均一性は極めて良好で殆どばらつきが無い。【０００８】  又、不純物を導入する際に、プラズマを使用するプラズマドーピング方法を用いる場合は、ドライエッチングと同様にプラズマ雰囲気中に試料をさらすため、原理的にドライエッチングと同様のばらつきを生じる。この２つのプロセスのばらつきが相乗して、結果が予測しにくく、それだけ、大きなマージンを考慮しなければならなくなる。【０００９】  更に、不純物を導入した後、基板構成原子にエネルギーを与え、ドーピングした不純物がシリコン中で電気的に活性な状態となるようにするいわゆる活性化アニールを行う必要がある。そのため、例えばハロゲンランプによる赤外線を照射して、熱的にエネルギーを付与し、結晶性を回復させ、不純物を結晶格子中の正しい位置に置くことによって電気的に活性化する。このようなアニール方法も一般には基板全体を照射したり、加熱したりするため、一般には何らかの不均一性を持つことがある。【００１０】  本発明は前記実情に鑑みてなされたもので、均一で特性ばらつきの少ない半導体装置を形成する方法および装置を提供することを目的とする。
特に、トランジスタのゲート長のばらつきを低減することを目的とする。
【課題を解決するための手段】
【００１１】  そこで本発明の方法は、基板に、複数の半導体素子を形成する方法であって、前記基板内のパターン寸法の面内不均一性を表す指標を相殺するように、不純物をドーピングすることを特徴とする。
この方法によれば、不純物の状態すなわち拡散長の伸びなどを調整することにより寸法ばらつきを相殺するようにしているため、トランジスタ特性のばらつき、特に実効ゲート長のばらつきを低減することができる。【００１２】  また、本発明の方法は、半導体基板表面に複数のゲート電極のパターンを形成する工程と、この工程で得られたパターンの寸法に応じて、実効チャネル長が等しくなるように、ソース・ドレイン領域のドーピング条件を調整してドーピングする工程とを含む。
この方法によれば、加工工程において基板内の寸法ばらつきによりゲート長にばらつきが生じた場合にも、拡散長の伸びの調整により実効ゲート長を均一化することが可能となる。なお実効チャネル長にばらつきが生じた場合にはチャネルの不純物濃度を調整することにより、調整可能である。なお、ここで半導体基板とはシリコン基板などの他、ガラス基板上にアモルファスシリコンなどの半導体層を形成した基板を含むものとする。【００１３】  また、本発明の方法は、前記ドーピングする工程が、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、面内不均一性を表す指標を相殺するように不純物をドーピングするものを含む。
この方法によれば、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、ソース・ドレイン領域形成のためのドーピングにおいては、ゲート長の短い領域では比較的少ない量のドーピングを、ゲート長の長い領域では比較的多量のドーピングを行うことにより、ソース・ドレイン拡散におけるドーピング条件の調整によって容易に実効ゲート長の調整を行うことができる。一方ドーピングによりチャネル領域の不純物濃度を閾値電圧およびスイッチング速度を調整することにより調整することもでき、両者を併用することによりトランジスタ特性のさらなる均一化を図ることができる。【００１４】  また、本発明の方法は、前記ドーピングする工程が、プラズマドーピングを使用し、面内不均一性を相殺するようなプラズマ分布を形成してドーピングにより不均一性を解消するものを含む。
この方法によれば、プラズマ分布の調整により容易に実効ゲート長の面内不均一性を解消することができる。【００１５】  また、本発明の方法は、前記ドーピングする工程が、イオン注入法を用いて、面内不均一性を解消するようにスキャン動作を制御させるものを含む。
この方法によれば、イオン注入におけるビーム電流、あるいはドーズ量を制御することにより、容易に実効ゲート長の面内不均一性を解消することができる。【００１６】  また、本発明の方法は、前記ドーピング工程を経た後に、残存する半導体基板内の不均一性を表す指標を相殺するように、前記基板内に分布を持たせてアニールする工程を含むものを含む。
この方法によれば、アニール条件を調整するのみで実効ゲート長のばらつきを抑制することができる。【００１７】  また、本発明の方法は、前記アニールする工程が、基板内の不均一性を表す指標として、ゲート長の短い基板部分には比較的少ない出力のレーザを、ゲート長の長い基板部分には比較的出力の大きなレーザを照射することにより、基板面内の不均一性を相殺するものを含む。
この方法によれば、レーザの照射条件を調整するのみで実効ゲート長のばらつきを抑制することができる。【００１８】  また、本発明の方法は、前記アニールする工程が、２段階のアニール工程を含み、第１の条件でアニールする工程と、前記第１の条件でアニールした際に発生する不均一性を表す指標を相殺するように、第２の条件でアニールする工程とを含むものを含む。
この方法によれば、２段階の調整を行うため、より高精度の調整が可能となる。【００１９】  また、本発明の方法は、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、リソグラフィ、ドライエッチングによる基板内の面内不均一性を表す指標を相殺するように、不純物を活性化する工程を含むものを含む。
この方法によれば、ゲートパターンの面内不均一性に起因するゲート長のばらつきを活性化条件の調整により、容易に実効ゲート長を均一化することが可能となる。【００２０】  また、本発明の方法は、アニール装置の面内不均一性を相殺するように、ドライエッチングの基板面内不均一性を調整するものを含む。
この方法によれば、アニール装置に不均一性がある場合にも、この面内不均一性を相殺するように、照射パワーの低い部分にはゲート長を短く、比較的高いパワーの部分には、ゲート長を長くエッチング出来るように、ゲート寸法を調整して加工することにより、実効ゲート長のばらつきを抑制することができる。【００２１】  また、本発明の半導体製造装置は、エッチング、ドーピングあるいはアニール条件を基板面内で調整可能に構成される。
また本発明の半導体製造装置は、ゲート寸法を測定する測定手段を具備したものを含む。
また本発明の半導体製造装置は、不純物分布を測定する測定手段を具備したものを含む。
【図面の簡単な説明】
【００２２】
【図１】ドライエッチングとドーピングの面内不均一性を説明した図である。（ａ）はドライエッチング後のゲート長の長さを表す。（ｂ）はプラズマドーピング後のドーピング量の面内分布を示す図である。
【図２】アニール技術としてレーザ光を照射する直前までの微細加工（リソグラフィとドライエッチング）とドーピングの結果に面内で発生している実効的ゲート長の不均一性を表す図である。
【図３】アニール技術として例えば、フラッシュランプを使用するとして、フラッシュランプが持つ、被アニール基板面内の不均一性を示す図である。
【図４】微細加工を行う際の基本的な工程を説明する為の構造断面図である。
【図５】具体的にトランジスタ製造時に実施する工程を説明する為の構造断面図である。
【符号の説明】
【００２３】１００  シリコン
１１０  ゲート絶縁膜
１２０  ゲート電極
１３０  フォトレジスト
１４０  ソース電極
１５０  ドレイン電極
１６０  エクステンション
１７０  ゲート長
【発明を実施するための最良の形態】
【００２４】  以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
本発明の方法は、半導体装置のばらつき特にトランジスタのゲート長のばらつきの低減を企図し、ゲートの寸法ばらつき、あるいは不純物の注入ばらつきを考慮しこれらのばらつきを相殺するように、処理条件を決定することを発見したもので、方法としては以下の３通りの方法に大別される。【００２５】  その第１は、プラズマのもつ不均一性を利用して、寸法精度のばらつきを相殺するようにプラズマの面内分布を調整して、実効チャネル長が等しくなるように調整する方法である。【００２６】  第２は、結果的に不均一な不純物注入がなされた、アニール前の状態を、基板の部分毎に、異なるアニール条件で電気的に活性化する方法である。【００２７】  第３は、アニール技術の不均一性を考慮して、この不均一性が最終的に解消されるように、アニール直前までのプロセスつまり主にドライエッチングとドーピング工程を調整する方法である。【００２８】  先ず第１の方法は、端的に言えば、ゲート電極をエッチングするプラズマの面内分布を相殺するように、プラズマドーピングの均一性を調整するか、もしくは両者のプラズマをマッチングさせる。【００２９】  第２の方法は、出来上がったアニール直前のトランジスタの性能に関わる面内ばらつきを把握し、この基板を理想的に面内均一となるようにアニールしたと仮定した際に得られる面内ばらつきの結果を相殺するように、実効的にゲート長が長くなる基板の部分にはより少ないパワーのエネルギーを、実効的にゲート長が短くなる部分の基板には比較的大きなパワーのエネルギーを付与してアニールを実施する。【００３０】  第３の方法は、アニール工程における面内の不均一性を相殺するようにドライエッチング条件あるいはドーピング条件を調整するものである。すなわち、全面照射する形のアニール技術、例えばランプアニール、スパイクアニール、フラッシュランプアニール等と呼ばれる技術群は概ね基板全体に光を照射して高い生産性を維持しながらアニール工程を実施する。その光源には寸法的な制約もあり、自ずから、被照射物である基板面内に不均一性をもたらす。この光源に起因する不均一性を解消する為に、光源の不均一性を相殺するように、条件設定をし、ドライエッチングとドーピング工程を実施する。【００３１】（実施の形態１）
シリコン基板は円盤状（ウエーハ）で直径は２００ｍｍ又は３００ｍｍに規格化されており、プラズマプロセスはこのウェーハに対して行うため、一般には２次元的な分布をもつが、ここでは、説明の簡単化の為に、１次元分布で説明する。図５に断面図で説明したとおり、ゲート電極のパターンは、多結晶シリコンや金属の材料をドライエッチングすることによって形成され、その寸法はドライエッチングの基板面内均一性に依存したばらつきを示す。そしてさらに図５の断面で示した寸法（ゲート長）１７０のウェーハ面内分布を図１（ａ）に示す。図１（ａ）は、ウエーハの外周に近づくとゲート長が長く、中央付近では、比較的ゲート長が短いという分布を示している。この状態のウエーハに実際の工程では、プラズマ酸化によるアッシング（マスク除去）、液相での洗浄工程を経て、必要に応じてリソグラフィ工程でマスクを作成した後、ドーピング工程を行う。先のドライエッチング工程での不均一性を解消するためには、ゲート長の長い部分には、比較的多量のドーピングを行い、逆にゲート長の短い部分には比較的少量のドーピングを行うことで、仕上がりの実効ゲート長が均一化されトランジスタ特性の分布は均一になる。【００３２】  本実施の形態では、その際にプラズマを利用したプラズマドーピングを行う。プラズマドーピングを行う際に、プラズマには必ず不均一性（分布）があるが、ここではこのプラズマの不均一性を調整して、前述の実効ゲート長の不均一性解消を図る。結果的に、図１（ｂ）に示したように、ウエーハの外側で比較的多量のドーピングが行われ、ウエーハの中央付近で、比較的少量のドーピングが行われるようにチャンバー内に生成されるプラズマ密度がウェーハ周縁部で高くなるように調整する。例えば、外部から印加する磁場がウエーハ周辺部で強くなるようにしてプラズマ分布を調整する。
ここで使用するプラズマ処理装置に平行平板電極構造をとることも可能で、領域ごとに印加電圧を調整する調整手段を具備し、周縁部の印加電圧が高くなるように調整可能となっている。【００３３】  そして最後にアニールを行い、不純物の活性化を行った。
結果的に、ウエーハ面内でゲート長のばらつき１％以下が得られ、均一性が大幅に向上した。またこの方法を用いることによりトランジスタ特性の均一性が向上し、半導体デバイス作成に十分な性能を得ることができる。【００３４】（実施の形態２）
前記実施の形態１では、ドライエッチング条件とプラズマドーピング条件との組み合わせにより、相当の均一性をもつトランジスタが作成可能となった。しかし、未だ１％のばらつきを残している。このばらつきをより完全に解消する為に、ここではレーザを使用してアニール条件を調整しさらなる均一化をはかる方法について説明する。【００３５】  レーザ光は波長が揃っており、最適な波長の光を基板に照射できるというメリットがある反面、大面積にわたって同時に照射することは難しく、線上に伸ばしたレーザビームをスキャンしたり、小さな面積に分割して照射するのが一般的である。【００３６】  本実施の形態では、この分割して照射する特性を利用して、分割した照射毎に強度や時間あるいは波長を変化させて、最適なアニールを実施し、最終的に出来上がるトランジスタの性能のばらつきを最小にする。【００３７】  図２（ａ）は実施の形態１と同様にウエーハ面内のばらつきを１次元分布として形成した分布図であるが、ドーピング後、アニール前の実効ゲート長のウェーハ面内ばらつきの分布を示す図である。この図から実効ゲート長はウエーハの中央部分が比較的長く、ウエーハの周辺部分は比較的短い。これはドーピングの特性を考慮した上での結果である。これに対して、レーザを照射する場合に、最長の実効ゲート長の存在するウエーハ中央部分と、最短の実効ゲート長が存在するウエーハ周辺部分では、レーザの強度を５％変化させて照射した。例えば、中央部分では１０００ｍＪ／ｃｍ−２であり、周辺部分では９５０
ｍＪ／ｃｍ−２であった。【００３８】  この照射強度の違いにより、中央部分はより強くアニールされ、拡散長の伸びが大きくなり、周辺部分では伸びが抑制される。その結果中央部分では実効ゲート長が短くなり、周辺部分はよりソフトにアニールされるので、実効ゲート長が長めになる。この効果によって、レーザ照射前には１％のばらつきであったものが、照射後には０．３％程度のばらつきに低減することができた。【００３９】  また、レーザを用いて領域毎にスキャンするアニール方法に代えて、フラッシュランプなど、本来はウエーハ全面に照射することを前提としたアニール方法も提案されている。これは生産性を高める為に重要であるが、最終的に出来上がるトランジスタのばらつきが大きいままでは意味が半減する。十分な歩留まりが得られないのである。ここではフラッシュランプやタングステンハロゲンランプの光を照射する際に、領域毎に分割して照射し、各照射時の強度に変化をつけることが可能である。これにより、実効ゲート長を調整することが可能になる。前述のサンプルと同様、実効的なゲート長はウエーハの中央部分が比較的長く、ウエーハの周辺部分は比較的短い基板に対して、中央部分に対しての光強度と周辺部分に対しての光強度を８％変化させることができた。【００４０】  フラッシュランプを用いたアニールの場合例えば、２７−４０Ｊ／ｃｍ２の調整が可能であるとされている。光強度を変化させるには、ＮＤフィルター又はアッテネーター（ａｔｔｅｎｕａｔｏｒ）を使用することにより、より高精度の調整が可能である。
この場合は、１チップ毎に照射するのは光源の設計上光強度が強くなりすぎるため、およそ２５チップ毎を想定して、光を５ｃｍ角に整形し、照射した。ここではレーザの強度分布に対応してフラッシュランプアニールの強度単位を把握しつつ調整する。例えば、ドーピングプラズマの強度分布のばらつきを相殺するようにフラッシュランプのスキャン速度を決定する。これにより、アニール前に１％あった実効ゲート長の基板内ばらつきは０．５％程度に低減することができた。尚、レーザ光の単位照射面積である、５ｃｍ角の中で光強度に強弱をつけることも可能であり、その際には５ｃｍ角に設計した、フィルター面内に濃淡をつけることによって実施する。又は、ＮＤフィルター又はアッテネーター（ａｔｔｅｎｕａｔｏｒ）として液晶を用いれば、更にダイナミックに濃淡を形成する事に自由度が増す。
なお、前記実施の形態２では、レーザ強度あるいはランプ強度を調整したが、強度は一定にし、照射時間を調整するようにしてもよい。【００４１】（実施の形態３）
前記実施の形態２ではフラッシュランプの照射領域を分割してアニールを調整することを述べたが、コストが増大する。ここでは、フラッシュランプの不均一性を事前に知ることによって、フラッシュランプを調整するのではなく、最終的にアニールによって得られる実効ゲート長が一定となるようにゲートの加工条件あるいは、不純物のドーピング条件の調整を図る。【００４２】  先ず、フラッシュランプアニール装置の不均一性を測定する測定方法としては、以下に示すように酸化速度を測定することによって行う。この方法では、まずフラッシュランプアニールを行う装置に酸化雰囲気を導入し、一定温度一定時間シリコン基板表面を酸化する。【００４３】  このようにして、酸化膜の膜厚を測定することにより、ウエーハ面内の光量の分布を知ることができる。また、この酸化膜の平面的分布を測定することにより、ランプの光量分布を検知することができる。【００４４】  本実施の形態で用いたフラッシュランプアニール装置の不均一性を、前記実施の形態２と同様に１次元で表現したものを、図３に示す。図３からあきらかなようにウエーハの周辺部分は比較的光強度が強く、中央部分は比較的光強度が弱い。ウエーハ表面全体で凡そ２％のばらつきであった。これを補正する為の手法はドライエッチングとプラズマドーピングであり、このばらつきを相殺できるように、このばらつきとは逆の分布を形成するように条件設定を行う。【００４５】  先ず、ドライエッチングによって、３％のばらつきの分布を形成した。図１（ａ）に示すように、ウエーハ中央部分がゲート長が比較的短く、周辺部分が比較的長い。これにプラズマドーピングを実施し、実効的なゲート長のばらつきを１．２％程度とした。この基板に前述の２％の強度分布を持つフラッシュランプを照射することによって、実効的なゲート長のばらつきが低減され、最終的にトランジスタ特性として、０．７％以下の強度分布となるようにすることができた。【００４６】（実施の形態４）
本実施の形態では、イオン注入を用いてチャネルのドーピングを行うことにより実効ゲート長のばらつきに起因する特性のばらつきを補償する方法について説明する。これまでの実施の形態では、ソース・ドレイン領域形成の為のドーピングについてなど、実効ゲート長のばらつきを低減する方法について説明したが、ここでは、実効ゲート長のばらつきを低減するのではなく実効ゲート長自体はそのままで、閾値調整のためのチャネルドーピングで特性のばらつきを補償するものである。ここではゲート電極形成後の閾値電圧調整用のドーピングも含めて閾値電圧調整による特性ばらつきの低減について説明する。【００４７】  既に説明をしてきたように、ゲート長が比較的長いトランジスタは閾値を下げることによって駆動電圧の低減およびスイッチング速度の向上をはかることができる。一方、ゲート長が比較的短いトランジスタは閾値を上げることによってリーク電流を抑制することができる。【００４８】  その目的の為に３種類のドーピングをイオン注入で制御することができる。ひとつは既に説明したプラズマドーピングを用いたソース・ドレインの形成である。これまでは、ソース・ドレイン形成用のイオン注入はバッチ処理と称して、数枚又は１０数枚のウエーハを高速で機械的に回転させ、その全体に対して、イオンビームを照射し、均一性を確保した。【００４９】  これに対し、今後は均一化のために、１枚ずつ処理を行う。まず、１枚のウエーハをスキャンする際に、１枚毎に調整を行う。例えば、ゲート長さの分布が実施の形態１と同様、図１（ａ）に示すように、中央部分が短く、周辺部分が比較的長い場合は、この特性を相殺するように、中央部分で少量、周辺部分には多量のドーピングを行うようにする。そのための手法としては２通りある。その第１は中央部分をスキャンする際の速度を高くし、周辺部分をスキャンする速度を低くする方法である。また第２は中央部分をスキャンする際にビーム電流値を小さくし、周辺部分をスキャンする際にビーム電流値を大きくする方法である。【００５０】  又、イオン注入のエネルギーが高いとイオンは基板内に深く進入する。これは、実効チャネル長を短くする方向に作用する。従って、周辺部分ではエネルギーを高くし、中央部分ではエネルギーを低くするように加速電圧を変化させることによっても対応可能である。【００５１】  この為のビーム電流測定は、超伝導体を用いた磁気遮蔽部を備えたビーム電流測定装置を用いて測定することができる（特願２００３−７１０２８号）。このビーム電流測定装置は、磁場センサと、イオンビームが流れる空間とを磁気遮蔽するように設けられたギャップを有する超伝導体からなる磁気遮蔽部とを具備したことを特徴とするものである。すなわちこの装置は、測定すべきビームの経路に配された検知コイルと、ビーム電流に対応した磁場を検知する磁場センサであるＳＱＵＩＤと、前記検知コイルで検知された磁束を測定部に伝達する磁束伝達部としてのワッシャコイルと、伝達された磁束に感応する超伝導素子と超伝導素子を貫く磁束の変化を打ち消すように帰還電流を流す帰還コイルとＳＱＵＩＤ入力コイルとＳＱＵＩＤとを有する測定部とを備え、このＳＱＵＩＤの出力をプリアンプ及び積��器を経て出力端子に導くとともに帰還抵抗を経て帰還コイルに帰還させるように構成されている。【００５２】  ここでは、検知コイルとしては、軟磁性体コアに超伝導線を巻回したコイルが用いられ、ビーム電流によって発生した磁場をこの軟磁性体コアで収集してコイルに超伝導電流を誘起する。そしてこのコイルに誘起された超伝導電流は、ＳＱＵＩＤに隣接して配置したコイルまで伝達される。ビーム電流の変化に対応して、このコイルに流れる超伝導電流が変化することでＳＱＵＩＤを貫く磁束量が変化しようとする。しかし、ＳＱＵＩＤを貫く磁束量が変化しないように、変化を打ち消すように帰還コイルに帰還電流を流す仕組みとなっている。この帰還電流がビーム電流値の変化に比例しており、帰還電流を測定することによってビーム電流値の変化量を高精度に検出することができる。【００５３】  このような方法を用いることにより更に高精度の測定が可能となる。そしてこの測定方法を用いて出力電流を測定し、調整した所望の出力電流値をもつビーム電流を用いて高精度のイオン注入を行うことができる。ここで、ゲート電極を形成する前に行う閾値調整用のイオン注入で閾値を調整することにより、実効的にゲート長を調整する。【００５４】  この場合は、中央部分で閾値が高くなるように、周辺部分で閾値が低くなるようにチャネルの不純物濃度を調整する。同様の閾値調整はゲート電極形成後に、ソース・ドレインの拡張を制限する所謂ポケット注入（もしくはハロー注入と呼ぶ）の制御にも同様に行うことができ、これら、ソース・ドレインエクステンション注入、閾値調整用注入、ポケット注入（もしくはハロー注入と呼ぶ）の３種類の制御を組み合わせることにより、ウエーハ内のトランジスタのばらつきを１％未満に制御することができた。【００５５】  なお、ソース・ドレイン（およびエクステンション）にイオン注入を用いるのはスループットの低下の原因となるため、クラスターイオンなどを用いて生産性を向上させたり、勿論プラズマドーピングを用いる、もしくはプラズマドーピングとクラスタービームとの組み合わせも有効である。
【産業上の利用可能性】
【００５６】  以上説明してきたように、本発明によれば、ウェーハ面内、あるいは基板面内でのばらつきを低減し、特性の均一化をはかることができ、収率の高い半導体プロセスを実現できることから、シリコン基板などの半導体基板上へのトランジスタの形成はいうまでもなく、液晶基板上への薄膜トランジスタ（ＴＦＴ）の形成など、均一な特性の要求される半導体装置の製造に有効である。
【図１】
2005112088.tif 000002
【図２】
2005112088.tif 000003
【図３】
2005112088.tif 000004
【図４】
2005112088.tif 000005
【図５】
2005112088.tif 000006
【手続補正書】
【提出日】平成17年12月14日(2005.12.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】  基板上に、複数の半導体素子を形成する方法であって、
前記基板内のパターン寸法の面内不均一性を表す指標を相殺するようなプラズマ分布を形成して面内不均一性を解消するように、プラズマドーピングを使用し、ドーピングする工程を含む半導体装置の製造方法。
【請求項２】  請求項１に記載の半導体装置の製造方法であって、
半導体基板表面に複数のゲート電極のパターンを形成する工程を含み、
前記ドーピングする工程は、
前記パターンを形成する工程で得られたパターンの寸法に応じて、実効チャネル長が等しくなるように、ソース・ドレイン領域のドーピング条件を調整してドーピングする工程とを含む半導体装置の製造方法。
【請求項３】  請求項２に記載の半導体装置の製造方法であって、
前記ドーピングする工程は、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、面内不均一性を表す指標を相殺するように不純物をドーピングする半導体装置の製造方法。
【請求項４】（削除）
【請求項５】（削除）
【請求項６】  請求項１に記載の半導体装置の製造方法であって、
前記ドーピングする工程を経た後に、残存する半導体基板内の不均一性を表す指標を相殺するように、前記基板内に分布を持たせてアニールする工程を含む半導体装置の製造方法。
【請求項７】  請求項６に記載の半導体装置の製造方法であって、
前記アニールする工程は、前記基板内の不均一性を表す指標として、ゲート長の短い基板部分には比較的少ない出力のレーザを、ゲート長の長い基板部分には比較的出力の大きなレーザを照射することにより、基板面内の不均一性を相殺する半導体装置の製造方法。
【請求項８】  請求項６または７に記載の半導体装置の製造方法であって、
前記アニールする工程は、２段階のアニール工程を含み、
第１の条件でアニールする工程と、
前記第１の条件でアニールした際に発生する不均一性を表す指標を相殺するように、第２の条件でアニールする工程とを含む半導体装置の製造方法。
【請求項９】  請求項１に記載の半導体装置の製造方法であって、
リソグラフィおよび、ドライエッチングによるゲートパターンの面内不均一性を考慮し、リソグラフィおよび、ドライエッチングによる基板内の面内不均一性を表す指標を相殺するように、不純物を活性化する工程を含む半導体装置の製造方法。
【請求項１０】  請求項６に記載の半導体装置の製造方法であって、
前記アニール工程で用いられる、アニール装置の面内不均一性を相殺するように、照射パワーの低い部分にはゲート長を短く、比較的高いパワーの部分には、ゲート長を長くエッチング出来るように、ドライエッチングの基板面内不均一性を調整する半導体装置の製造方法。
【請求項１１】  請求項１に記載の半導体装置の製造方法を実現する半導体製造装置であって、
エッチング、ドーピングあるいはアニール条件を基板面内で調整可能に構成された半導体製造装置。
【請求項１２】  請求項１１に記載の半導体製造装置であって、
ゲート寸法を測定する測定手段を具備した半導体製造装置。
【請求項１３】  請求項１１または１２に記載の半導体製造装置であって、
不純物分布を測定する測定手段を具備した半導体製造装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
物質をドーピングして形成する。一般には不純物の量が多いと、横方向への拡散の伸びが大きく横方向のオーバーラップ（Ｘｊ）が増え、実効的にゲート長が短くなり、縦方向の接合深さ（Ｙｊ）が増大してスイッチング速度は向上するがリーク電流が増大する。逆に不純物ドーピング量が少ないと、横方向への拡散の伸びが小さくなり、実効ゲート長はより長くなる。現在はこの不純物ドーピングにイオン注入を用いている。このイオン注入は、所望の不純物を含むビームを作り、これを電磁気的もしくは機械的に基板全面をスキャンしてドーピングを行う手法である。従って面内の均一性は極めて良好で殆どばらつきが無い。
［０００８］
又、不純物を導入する際に、プラズマを使用するプラズマドーピング方法を用いる場合は、ドライエッチングと同様にプラズマ雰囲気中に試料をさらすため、原理的にドライエッチングと同様のばらつきを生じる。この２つのプロセスのばらつきが相乗して、結果が予測しにくく、それだけ、大きなマージンを考慮しなければならなくなる。
［０００９］
更に、不純物を導入した後、基板構成原子にエネルギーを与え、ドーピングした不純物がシリコン中で電気的に活性な状態となるようにするいわゆる活性化アニールを行う必要がある。そのため、例えばハロゲンランプによる赤外線を照射して、熱的にエネルギーを付与し、結晶性を回復させ、不純物を結晶格子中の正しい位置に置くことによって電気的に活性化する。このようなアニール方法も一般には基板全体を照射したり、加熱したりするため、一般には何らかの不均一性を持つことがある。
［００１０］
本発明は前記実情に鑑みてなされたもので、均一で特性ばらつきの少ない半導体装置を形成する方法および装置を提供することを目的とする。
特に、トランジスタのゲート長のばらつきを低減することを目的とする。
【課題を解決するための手段】
［００１１］
そこで本発明の方法は、基板に、複数の半導体素子を形成する方法であって、前記基板内のパターン寸法の面内不均一性を表す指標を相殺するようなプラズマ分布を形成して面内不均一性を解消するように、プラズマドーピングを使用し、不純物をドーピングすることを特徴とする。
この方法によれば、不純物の状態すなわち拡散長の伸びなどを調整することにより寸法ばらつきを相殺するようにしているため、トランジスタ特性のばらつき、特に実効ゲート長のばらつきを低減することができる。
【手続補正書】
【提出日】平成18年11月14日(2006.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、複数の半導体素子を形成する方法であって、
前記基板内のパターン寸法の面内不均一性を表す指標を相殺するようなプラズマ分布を形成して面内不均一性を解消するように、プラズマドーピングを使用し、ドーピングする工程を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
半導体基板表面に複数のゲート電極のパターンを形成する工程を含み、
前記ドーピングする工程は、
前記パターンを形成する工程で得られたパターンの寸法に応じて、実効チャネル長が等しくなるように、ソース・ドレイン領域のドーピング条件を調整してドーピングする工程とを含む半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記ドーピングする工程は、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、面内不均一性を表す指標を相殺するように不純物をドーピングする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記ドーピングする工程を経た後に、残存する半導体基板内の不均一性を表す指標を相殺するように、前記基板内に分布を持たせてアニールする工程を含む半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記アニールする工程は、前記基板内の不均一性を表す指標として、ゲート長の短い基板部分には比較的少ない出力のレーザを、ゲート長の長い基板部分には比較的出力の大きなレーザを照射することにより、基板面内の不均一性を相殺する半導体装置の製造方法。
【請求項６】
請求項４または５に記載の半導体装置の製造方法であって、
前記アニールする工程は、２段階のアニール工程を含み、
第１の条件でアニールする工程と、
前記第１の条件でアニールした際に発生する不均一性を表す指標を相殺するように、第２の条件でアニールする工程とを含む半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法であって、
リソグラフィおよび、ドライエッチングによるゲートパターンの面内不均一性を考慮し、リソグラフィおよび、ドライエッチングによる基板内の面内不均一性を表す指標を相殺するように、不純物を活性化する工程を含む半導体装置の製造方法。
【請求項８】
請求項４に記載の半導体装置の製造方法であって、
前記アニール工程で用いられる、アニール装置の面内不均一性を相殺するように、照射パワーの低い部分にはゲート長を短く、比較的高いパワーの部分には、ゲート長を長くエッチング出来るように、ドライエッチングの基板面内不均一性を調整する半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法を実現する半導体製造装置であって、
エッチング、ドーピングあるいはアニール条件を基板面内で調整可能に構成された半導体製造装置。
【請求項１０】
請求項９に記載の半導体製造装置であって、
ゲート寸法を測定する測定手段を具備した半導体製造装置。
【請求項１１】
請求項９または１０に記載の半導体製造装置であって、
不純物分布を測定する測定手段を具備した半導体製造装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および製造装置にかかり、特に半導体ウェーハ上や液晶上におけるトランジスタなどの半導体装置の均一性のばらつきを解消する方法とその実現の為の装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置の小型化・高集積化に伴い、この半導体装置に搭載されるトランジスタなどの半導体素子の微細化は進む一方である。
トランジスタの製造に際し、その特性を特徴的に決定づける要素はゲート長である。ゲート長を決定する微細加工に際しては、フォトリソグラフィとエッチングが用いられる。フォトリソグラフィはシリコンウェーハなどの半導体基板１００上に感光性の樹脂（フォトレジスト）を塗布し、チップなどの所定の単位毎に順次露光を行い、パターンを形成していく。このようにして形成されたパターンを現像し、樹脂パターン（レジストパターン）を形成してこれをマスクとして例えばドライエッチングを行う。ドライエッチングに際しては、シリコンウエーハ全面をプラズマで処理し、先に形成された、樹脂パターンの残存しない部分のシリコン材料をエッチングしていく。ここでは、断面構造を簡略化して図４（ａ）および（ｂ）に示すが、シリコンウェーハなどの半導体基板１００上に、酸化シリコン膜からなるゲート絶縁膜１１０を形成し、その上にゲート電極となるポリシリコンや金属材料１２０を堆積したのち、リソグラフィ工程で樹脂のパターン１３０が形成される（図４（ａ））。その状態で半導体基板１００をプラズマチェンバーに導入し、被エッチング材料であるポリシリコンや金属材料１２０に適したエッチャントガスを用いて、順次ドライエッチングを実施する（図４（ｂ））。
【０００３】
そして、通常はこのようにして形成されたゲート電極のパターンをマスクとして、自己整合的に、（シリコンに対して、）正又は負の特性を与えるための不純物物質をドーピングして、ソース・ドレイン領域１４０，１５０を形成する。
このようにして形成されたソース・ドレイン領域の間隔が実効的なゲート長となる。  従って実効的なゲート長は、その製造に際して、ゲート電極のパターン精度と、不純物の導入精度とによって決定される。
【０００４】
先ず第１の段階である、ゲート電極の形成に際して用いられるリソグラフィは１ｃｍ四角程度の大きさのチップ単位で、高精度に加工するため、理想的にはばらつきの無い精度で仕上がるが、現実には、シリコンウェーハの中心部と周縁部とでは樹脂の塗布厚にばらつきが生じることがあるため、若干のばらつきは生じる。一方、ドライエッチングは有限の容積のエッチングチャンバーで半導体基板に対して一括処理を行う為に、必ず一定のばらつきが生じる。これは、例えば、シリコンウェーハ間あるいは３００ｍｍシリコンウエーハの面内において、数％のばらつきとなる。
ここで紹介しているゲート長はトランジスタの性能を特徴的に決定するものであり、理想的には、３００ｍｍウエーハの全面で均質に作成する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ゲート長が短くなると、傾向として、閾値電圧が低下し、トランジスタのスイッチング性は向上するが、オフ時のリーク電流が増大する。ゲート長が長いと、逆にスイッチング性が低下する。先に述べたように、一定の大きさのプラズマを使用して行う、ドライエッチングでは、シリコンウエーハの面内でばらつきが生じ易い。デバイスの設計を行う際にはこれらのばらつきを考慮して、マージンを設定しているが、微細化が進むにつれ、マージンが取れなくなってきているのが現状である。
【０００６】
また、トランジスタは、図５に示すように、ゲート電極１２０をはさむようにソース領域１４０とドレイン領域１５０とが形成される。これは、電子やホールなどのキャリヤの源と吸い込み口であり、ソース領域１４０からドレイン領域１５０に向かってキャリヤが移動する。最近ではこのソース・ドレイン領域はエクステンション１６０とよばれる浅くかつ低濃度の領域と、より深く高濃度の領域との２段階で形成され、いわゆるＬＤＤ（Lightly doped diffusion layer）構造をなしているものが広く用いられている。
【０００７】
この場合、エクステンション１６０の間隔が実効チャネル長となり、このエクステンション１６０で囲まれた領域がチャネル領域として性能を決定する。図５に示すように、ゲート電極下部にオーバーラップする形で形成される。これは、前述したように不純物物質をドーピングして形成する。一般には不純物の量が多いと、横方向への拡散の伸びが大きく横方向のオーバーラップ（Ｘｊ）が増え、実効的にゲート長が短くなり、縦方向の接合深さ（Ｙｊ）が増大してスイッチング速度は向上するがリーク電流が増大する。逆に不純物ドーピング量が少ないと、横方向への拡散の伸びが小さくなり、実効ゲート長はより長くなる。現在はこの不純物ドーピングにイオン注入を用いている。このイオン注入は、所望の不純物を含むビームを作り、これを電磁気的もしくは機械的に基板全面をスキャンしてドーピングを行う手法である。従って面内の均一性は極めて良好で殆どばらつきが無い。
【０００８】
又、不純物を導入する際に、プラズマを使用するプラズマドーピング方法を用いる場合は、ドライエッチングと同様にプラズマ雰囲気中に試料をさらすため、原理的にドライエッチングと同様のばらつきを生じる。この２つのプロセスのばらつきが相乗して、結果が予測しにくく、それだけ、大きなマージンを考慮しなければならなくなる。
【０００９】
更に、不純物を導入した後、基板構成原子にエネルギーを与え、ドーピングした不純物がシリコン中で電気的に活性な状態となるようにするいわゆる活性化アニールを行う必要がある。そのため、例えばハロゲンランプによる赤外線を照射して、熱的にエネルギーを付与し、結晶性を回復させ、不純物を結晶格子中の正しい位置に置くことによって電気的に活性化する。このようなアニール方法も一般には基板全体を照射したり、加熱したりするため、一般には何らかの不均一性を持つことがある。
【００１０】
本発明は前記実情に鑑みてなされたもので、均一で特性ばらつきの少ない半導体装置を形成する方法および装置を提供することを目的とする。
特に、トランジスタのゲート長のばらつきを低減することを目的とする。
【課題を解決するための手段】
【００１１】
そこで本発明の方法は、基板に、複数の半導体素子を形成する方法であって、前記基板内のパターン寸法の面内不均一性を表す指標を相殺するようなプラズマ分布を形成して面内均一性を解消するようにプラズマドーピングを用いて、不純物をドーピングすることを特徴とする。
この方法によれば、不純物の状態すなわち拡散長の伸びなどを調整することにより寸法ばらつきを相殺するようにしているため、トランジスタ特性のばらつき、特に実効ゲート長のばらつきを低減することができる。
【００１２】
また、本発明の方法は、半導体基板表面に複数のゲート電極のパターンを形成する工程と、この工程で得られたパターンの寸法に応じて、実効チャネル長が等しくなるように、ソース・ドレイン領域のドーピング条件を調整してドーピングする工程とを含む。
この方法によれば、加工工程において基板内の寸法ばらつきによりゲート長にばらつきが生じた場合にも、拡散長の伸びの調整により実効ゲート長を均一化することが可能となる。なお実効チャネル長にばらつきが生じた場合にはチャネルの不純物濃度を調整することにより、調整可能である。なお、ここで半導体基板とはシリコン基板などの他、ガラス基板上にアモルファスシリコンなどの半導体層を形成した基板を含むものとする。
【００１３】
また、本発明の方法は、前記ドーピングする工程が、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、面内不均一性を表す指標を相殺するように不純物をドーピングするものを含む。
この方法によれば、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、ソース・ドレイン領域形成のためのドーピングにおいては、ゲート長の短い領域では比較的少ない量のドーピングを、ゲート長の長い領域では比較的多量のドーピングを行うことにより、ソース・ドレイン拡散におけるドーピング条件の調整によって容易に実効ゲート長の調整を行うことができる。一方ドーピングによりチャネル領域の不純物濃度を閾値電圧およびスイッチング速度を調整することにより調整することもでき、両者を併用することによりトランジスタ特性のさらなる均一化を図ることができる。
【００１４】
また、本発明の方法は、前記ドーピングする工程が、プラズマドーピングを使用し、面内不均一性を相殺するようなプラズマ分布を形成してドーピングにより不均一性を解消するものを含む。
この方法によれば、プラズマ分布の調整により容易に実効ゲート長の面内不均一性を解消することができる。
【００１５】
また、本発明の方法は、前記ドーピングする工程が、イオン注入法を用いて、面内不均一性を解消するようにスキャン動作を制御させるものを含む。
この方法によれば、イオン注入におけるビーム電流、あるいはドーズ量を制御することにより、容易に実効ゲート長の面内不均一性を解消することができる。
【００１６】
また、本発明の方法は、前記ドーピング工程を経た後に、残存する半導体基板内の不均一性を表す指標を相殺するように、前記基板内に分布を持たせてアニールする工程を含むものを含む。
この方法によれば、アニール条件を調整するのみで実効ゲート長のばらつきを抑制することができる。
【００１７】
また、本発明の方法は、前記アニールする工程が、基板内の不均一性を表す指標として、ゲート長の短い基板部分には比較的少ない出力のレーザを、ゲート長の長い基板部分には比較的出力の大きなレーザを照射することにより、基板面内の不均一性を相殺するものを含む。
この方法によれば、レーザの照射条件を調整するのみで実効ゲート長のばらつきを抑制することができる。
【００１８】
また、本発明の方法は、前記アニールする工程が、２段階のアニール工程を含み、第１の条件でアニールする工程と、前記第１の条件でアニールした際に発生する不均一性を表す指標を相殺するように、第２の条件でアニールする工程とを含むものを含む。
この方法によれば、２段階の調整を行うため、より高精度の調整が可能となる。
【００１９】
また、本発明の方法は、リソグラフィ、ドライエッチングによるゲートパターンの面内不均一性を考慮し、リソグラフィ、ドライエッチングによる基板内の面内不均一性を表す指標を相殺するように、不純物を活性化する工程を含むものを含む。
この方法によれば、ゲートパターンの面内不均一性に起因するゲート長のばらつきを活性化条件の調整により、容易に実効ゲート長を均一化することが可能となる。
【００２０】
また、本発明の方法は、アニール装置の面内不均一性を相殺するように、ドライエッチングの基板面内不均一性を調整するものを含む。
この方法によれば、アニール装置に不均一性がある場合にも、この面内不均一性を相殺するように、照射パワーの低い部分にはゲート長を短く、比較的高いパワーの部分には、ゲート長を長くエッチング出来るように、ゲート寸法を調整して加工することにより、実効ゲート長のばらつきを抑制することができる。
【００２１】
また、本発明の半導体製造装置は、エッチング、ドーピングあるいはアニール条件を基板面内で調整可能に構成される。
また本発明の半導体製造装置は、ゲート寸法を測定する測定手段を具備したものを含む。
また本発明の半導体製造装置は、不純物分布を測定する測定手段を具備したものを含む。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
本発明の方法は、半導体装置のばらつき特にトランジスタのゲート長のばらつきの低減を企図し、ゲートの寸法ばらつき、あるいは不純物の注入ばらつきを考慮しこれらのばらつきを相殺するように、処理条件を決定することを発見したもので、方法としては以下の３通りの方法に大別される。
【００２３】
その第１は、プラズマのもつ不均一性を利用して、寸法精度のばらつきを相殺するようにプラズマの面内分布を調整して、実効チャネル長が等しくなるように調整する方法である。
【００２４】
第２は、結果的に不均一な不純物注入がなされた、アニール前の状態を、基板の部分毎に、異なるアニール条件で電気的に活性化する方法である。
【００２５】
第３は、アニール技術の不均一性を考慮して、この不均一性が最終的に解消されるように、アニール直前までのプロセスつまり主にドライエッチングとドーピング工程を調整する方法である。
【００２６】
先ず第１の方法は、端的に言えば、ゲート電極をエッチングするプラズマの面内分布を相殺するように、プラズマドーピングの均一性を調整するか、もしくは両者のプラズマをマッチングさせる。
【００２７】
第２の方法は、出来上がったアニール直前のトランジスタの性能に関わる面内ばらつきを把握し、この基板を理想的に面内均一となるようにアニールしたと仮定した際に得られる面内ばらつきの結果を相殺するように、実効的にゲート長が長くなる基板の部分にはより少ないパワーのエネルギーを、実効的にゲート長が短くなる部分の基板には比較的大きなパワーのエネルギーを付与してアニールを実施する。
【００２８】
第３の方法は、アニール工程における面内の不均一性を相殺するようにドライエッチング条件あるいはドーピング条件を調整するものである。すなわち、全面照射する形のアニール技術、例えばランプアニール、スパイクアニール、フラッシュランプアニール等と呼ばれる技術群は概ね基板全体に光を照射して高い生産性を維持しながらアニール工程を実施する。その光源には寸法的な制約もあり、自ずから、被照射物である基板面内に不均一性をもたらす。この光源に起因する不均一性を解消する為に、光源の不均一性を相殺するように、条件設定をし、ドライエッチングとドーピング工程を実施する。
【００２９】
（実施の形態１）
シリコン基板は円盤状（ウエーハ）で直径は２００ｍｍ又は３００ｍｍに規格化されており、プラズマプロセスはこのウェーハに対して行うため、一般には２次元的な分布をもつが、ここでは、説明の簡単化の為に、１次元分布で説明する。  図５に断面図で説明したとおり、ゲート電極のパターンは、多結晶シリコンや金属の材料をドライエッチングすることによって形成され、その寸法はドライエッチングの基板面内均一性に依存したばらつきを示す。そしてさらに図５の断面で示した寸法（ゲート長）１７０のウェーハ面内分布を図１（ａ）に示す。図１（ａ）は、ウエーハの外周に近づくとゲート長が長く、中央付近では、比較的ゲート長が短いという分布を示している。この状態のウエーハに実際の工程では、プラズマ酸化によるアッシング（マスク除去）、液相での洗浄工程を経て、必要に応じてリソグラフィ工程でマスクを作成した後、ドーピング工程を行う。先のドライエッチング工程での不均一性を解消するためには、ゲート長の長い部分には、比較的多量のドーピングを行い、逆にゲート長の短い部分には比較的少量のドーピングを行うことで、仕上がりの実効ゲート長が均一化されトランジスタ特性の分布は均一になる。
【００３０】
本実施の形態では、その際にプラズマを利用したプラズマドーピングを行う。プラズマドーピングを行う際に、プラズマには必ず不均一性（分布）があるが、ここではこのプラズマの不均一性を調整して、前述の実効ゲート長の不均一性解消を図る。結果的に、図１（ｂ）に示したように、ウエーハの外側で比較的多量のドーピングが行われ、ウエーハの中央付近で、比較的少量のドーピングが行われるようにチャンバー内に生成されるプラズマ密度がウェーハ周縁部で高くなるように調整する。例えば、外部から印加する磁場がウエーハ周辺部で強くなるようにしてプラズマ分布を調整する。
ここで使用するプラズマ処理装置に平行平板電極構造をとることも可能で、領域ごとに印加電圧を調整する調整手段を具備し、周縁部の印加電圧が高くなるように調整可能となっている。
【００３１】
そして最後にアニールを行い、不純物の活性化を行った。
結果的に、ウエーハ面内でゲート長のばらつき１％以下が得られ、均一性が大幅に向上した。またこの方法を用いることによりトランジスタ特性の均一性が向上し、半導体デバイス作成に十分な性能を得ることができる。
【００３２】
（実施の形態２）
前記実施の形態１では、ドライエッチング条件とプラズマドーピング条件との組み合わせにより、相当の均一性をもつトランジスタが作成可能となった。しかし、未だ１％のばらつきを残している。このばらつきをより完全に解消する為に、ここではレーザを使用してアニール条件を調整しさらなる均一化をはかる方法について説明する。
【００３３】
レーザ光は波長が揃っており、最適な波長の光を基板に照射できるというメリットがある反面、大面積にわたって同時に照射することは難しく、線上に伸ばしたレーザビームをスキャンしたり、小さな面積に分割して照射するのが一般的である。
【００３４】
本実施の形態では、この分割して照射する特性を利用して、分割した照射毎に強度や時間あるいは波長を変化させて、最適なアニールを実施し、最終的に出来上がるトランジスタの性能のばらつきを最小にする。
【００３５】
図２（ａ）は実施の形態１と同様にウエーハ面内のばらつきを１次元分布として形成した分布図であるが、ドーピング後、アニール前の実効ゲート長のウェーハ面内ばらつきの分布を示す図である。この図から実効ゲート長はウエーハの中央部分が比較的長く、ウエーハの周辺部分は比較的短い。これはドーピングの特性を考慮した上での結果である。これに対して、レーザを照射する場合に、最長の実効ゲート長の存在するウエーハ中央部分と、最短の実効ゲート長が存在するウエーハ周辺部分では、レーザの強度を５％変化させて照射した。例えば、中央部分では１０００ｍＪ／ｃｍ−２であり、周辺部分では９５０
ｍＪ／ｃｍ−２であった。
【００３６】
この照射強度の違いにより、中央部分はより強くアニールされ、拡散長の伸びが大きくなり、周辺部分では伸びが抑制される。その結果中央部分では実効ゲート長が短くなり、周辺部分はよりソフトにアニールされるので、実効ゲート長が長めになる。この効果によって、レーザ照射前には１％のばらつきであったものが、照射後には０．３％程度のばらつきに低減することができた。
【００３７】
また、レーザを用いて領域毎にスキャンするアニール方法に代えて、フラッシュランプなど、本来はウエーハ全面に照射することを前提としたアニール方法も提案されている。これは生産性を高める為に重要であるが、最終的に出来上がるトランジスタのばらつきが大きいままでは意味が半減する。十分な歩留まりが得られないのである。ここではフラッシュランプやタングステンハロゲンランプの光を照射する際に、領域毎に分割して照射し、各照射時の強度に変化をつけることが可能である。これにより、実効ゲート長を調整することが可能になる。前述のサンプルと同様、実効的なゲート長はウエーハの中央部分が比較的長く、ウエーハの周辺部分は比較的短い基板に対して、中央部分に対しての光強度と周辺部分に対しての光強度を８％変化させることができた。
【００３８】
フラッシュランプを用いたアニールの場合例えば、２７−４０Ｊ／ｃｍ２の調整が可能
であるとされている。光強度を変化させるには、ＮＤフィルター又はアッテネーター（attenuator）を使用することにより、より高精度の調整が可能である。
この場合は、１チップ毎に照射するのは光源の設計上光強度が強くなりすぎるため、およそ２５チップ毎を想定して、光を５ｃｍ角に整形し、照射した。ここではレーザの強度分布に対応してフラッシュランプアニールの強度単位を把握しつつ調整する。例えば、ドーピングプラズマの強度分布のばらつきを相殺するようにフラッシュランプのスキャン速度を決定する。これにより、アニール前に１％あった実効ゲート長の基板内ばらつきは０．５％程度に低減することができた。尚、レーザ光の単位照射面積である、５ｃｍ角の中で光強度に強弱をつけることも可能であり、その際には５ｃｍ角に設計した、フィルター面内に濃淡をつけることによって実施する。又は、ＮＤフィルター又はアッテネーター（attenuator）として液晶を用いれば、更にダイナミックに濃淡を形成する事に自由度が増す。
なお、前記実施の形態２では、レーザ強度あるいはランプ強度を調整したが、強度は一定にし、照射時間を調整するようにしてもよい。
【００３９】
（実施の形態３）
前記実施の形態２ではフラッシュランプの照射領域を分割してアニールを調整することを述べたが、コストが増大する。ここでは、フラッシュランプの不均一性を事前に知ることによって、フラッシュランプを調整するのではなく、最終的にアニールによって得られる実効ゲート長が一定となるようにゲートの加工条件あるいは、不純物のドーピング条件の調整を図る。
【００４０】
先ず、フラッシュランプアニール装置の不均一性を測定する測定方法としては、以下に示すように酸化速度を測定することによって行う。この方法では、まずフラッシュランプアニールを行う装置に酸化雰囲気を導入し、一定温度一定時間シリコン基板表面を酸化する。
【００４１】
このようにして、酸化膜の膜厚を測定することにより、ウエーハ面内の光量の分布を知ることができる。また、この酸化膜の平面的分布を測定することにより、ランプの光量分布を検知することができる。
【００４２】
本実施の形態で用いたフラッシュランプアニール装置の不均一性を、前記実施の形態２と同様に１次元で表現したものを、図３に示す。図３からあきらかなようにウエーハの周辺部分は比較的光強度が強く、中央部分は比較的光強度が弱い。ウエーハ表面全体で凡そ２％のばらつきであった。これを補正する為の手法はドライエッチングとプラズマドーピングであり、このばらつきを相殺できるように、このばらつきとは逆の分布を形成するように条件設定を行う。
【００４３】
先ず、ドライエッチングによって、３％のばらつきの分布を形成した。図１（ａ）に示すように、ウエーハ中央部分がゲート長が比較的短く、周辺部分が比較的長い。これにプラズマドーピングを実施し、実効的なゲート長のばらつきを１．２％程度とした。この基板に前述の２％の強度分布を持つフラッシュランプを照射することによって、実効的なゲート長のばらつきが低減され、最終的にトランジスタ特性として、０．７％以下の強度分布となるようにすることができた。
【００４４】
（実施の形態４）
本実施の形態では、イオン注入を用いてチャネルのドーピングを行うことにより実効ゲート長のばらつきに起因する特性のばらつきを補償する方法について説明する。これまでの実施の形態では、ソース・ドレイン領域形成の為のドーピングについてなど、実効ゲート長のばらつきを低減する方法について説明したが、ここでは、実効ゲート長のばらつきを低減するのではなく実効ゲート長自体はそのままで、閾値調整のためのチャネルドーピングで特性のばらつきを補償するものである。ここではゲート電極形成後の閾値電圧調整用のドーピングも含めて閾値電圧調整による特性ばらつきの低減について説明する。
【００４５】
既に説明をしてきたように、ゲート長が比較的長いトランジスタは閾値を下げることによって駆動電圧の低減およびスイッチング速度の向上をはかることができる。一方、ゲート長が比較的短いトランジスタは閾値を上げることによってリーク電流を抑制することができる。
【００４６】
その目的の為に３種類のドーピングをイオン注入で制御することができる。ひとつは既に説明したプラズマドーピングを用いたソース・ドレインの形成である。これまでは、ソース・ドレイン形成用のイオン注入はバッチ処理と称して、数枚又は１０数枚のウエーハを高速で機械的に回転させ、その全体に対して、イオンビームを照射し、均一性を確保した。
【００４７】
これに対し、今後は均一化のために、１枚ずつ処理を行う。まず、１枚のウエーハをスキャンする際に、１枚毎に調整を行う。例えば、ゲート長さの分布が実施の形態１と同様、図１（ａ）に示すように、中央部分が短く、周辺部分が比較的長い場合は、この特性を相殺するように、中央部分で少量、周辺部分には多量のドーピングを行うようにする。  そのための手法としては２通りある。その第1は中央部分をスキャンする際の速度を高くし、周辺部分をスキャンする速度を低くする方法である。また第２は中央部分をスキャンする際にビーム電流値を小さくし、周辺部分をスキャンする際にビーム電流値を大きくする方法である。
【００４８】
又、イオン注入のエネルギーが高いとイオンは基板内に深く進入する。これは、実効チャネル長を短くする方向に作用する。従って、周辺部分ではエネルギーを高くし、中央部分ではエネルギーを低くするように加速電圧を変化させることによっても対応可能である。
【００４９】
この為のビーム電流測定は、超伝導体を用いた磁気遮蔽部を備えたビーム電流測定装置を用いて測定することができる（特願2003−71028号）。このビーム電流測定装置は、磁場センサと、イオンビームが流れる空間とを磁気遮蔽するように設けられたギャップを有する超伝導体からなる磁気遮蔽部とを具備したことを特徴とするものである。すなわちこの装置は、測定すべきビームの経路に配された検知コイルと、ビーム電流に対応した磁場を検知する磁場センサであるＳＱＵＩＤと、前記検知コイルで検知された磁束を測定部に伝達する磁束伝達部としてのワッシャコイルと、伝達された磁束に感応する超伝導素子と超伝導素子を貫く磁束の変化を打ち消すように帰還電流を流す帰還コイルとＳＱＵＩＤ入力コイルとＳＱＵＩＤとを有する測定部とを備え、このＳＱＵＩＤの出力をプリアンプ及び積分器を経て出力端子に導くとともに帰還抵抗を経て帰還コイルに帰還させるように構成されている。
【００５０】
ここでは、検知コイルとしては、軟磁性体コアに超伝導線を巻回したコイルが用いられ、ビーム電流によって発生した磁場をこの軟磁性体コアで収集してコイルに超伝導電流を誘起する。そしてこのコイルに誘起された超伝導電流は、SQUIDに隣接して配置したコイルまで伝達される。ビーム電流の変化に対応して、このコイルに流れる超伝導電流が変化することでSQUIDを貫く磁束量が変化しようとする。しかし、SQUIDを貫く磁束量が変化しないように、変化を打ち消すように帰還コイルに帰還電流を流す仕組みとなっている。この帰還電流がビーム電流値の変化に比例しており、帰還電流を測定することによってビーム電流値の変化量を高精度に検出することができる。
【００５１】
このような方法を用いることにより更に高精度の測定が可能となる。そしてこの測定方法を用いて出力電流を測定し、調整した所望の出力電流値をもつビーム電流を用いて高精度のイオン注入を行うことができる。ここで、ゲート電極を形成する前に行う閾値調整用のイオン注入で閾値を調整することにより、実効的にゲート長を調整する。
【００５２】
この場合は、中央部分で閾値が高くなるように、周辺部分で閾値が低くなるようにチャネルの不純物濃度を調整する。同様の閾値調整はゲート電極形成後に、ソース・ドレインの拡張を制限する所謂ポケット注入（もしくはハロー注入と呼ぶ）の制御にも同様に行うことができ、これら、ソース・ドレインエクステンション注入、閾値調整用注入、ポケット注入（もしくはハロー注入と呼ぶ）の３種類の制御を組み合わせることにより、ウエーハ内のトランジスタのばらつきを１％未満に制御することができた。
【００５３】
なお、ソース・ドレイン（およびエクステンション）にイオン注入を用いるのはスループットの低下の原因となるため、クラスターイオンなどを用いて生産性を向上させたり、勿論プラズマドーピングを用いる、もしくはプラズマドーピングとクラスタービームとの組み合わせも有効である。
【産業上の利用可能性】
【００５４】
以上説明してきたように、本発明によれば、ウェーハ面内、あるいは基板面内でのばらつきを低減し、特性の均一化をはかることができ、収率の高い半導体プロセスを実現できることから、シリコン基板などの半導体基板上へのトランジスタの形成はいうまでもなく、液晶基板上への薄膜トランジスタ（ＴＦＴ）の形成など、均一な特性の要求される半導体装置の製造に有効である。
【図面の簡単な説明】
【００５５】
【図１】ドライエッチングとドーピングの面内不均一性を説明した図である。（ａ）はドライエッチング後のゲート長の長さを表す。（ｂ）はプラズマドーピング後のドーピング量の面内分布を示す図である。
【図２】アニール技術としてレーザ光を照射する直前までの微細加工（リソグラフィとドライエッチング）とドーピングの結果に面内で発生している実効的ゲート長の不均一性を表す図である。
【図３】アニール技術として例えば、フラッシュランプを使用するとして、フラッシュランプが持つ、被アニール基板面内の不均一性を示す図である。
【図４】微細加工を行う際の基本的な工程を説明する為の構造断面図である。
【図５】具体的にトランジスタ製造時に実施する工程を説明する為の構造断面図である。
【符号の説明】
【００５６】
１００  シリコン
１１０  ゲート絶縁膜
１２０  ゲート電極
１３０  フォトレジスト
１４０  ソース電極
１５０  ドレイン電極
１６０  エクステンション
１７０  ゲート長
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005112088.tif 000007
【図２】
2005112088.tif 000008
【図３】
2005112088.tif 000009
【図４】
2005112088.tif 000010
【図５】
2005112088.tif 000011
【手続補正書】
【提出日】平成19年1月24日(2007.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に複数のゲート電極を形成する工程（ａ）と、
前記複数のゲート電極をマスクにして、前記半導体基板に、プラズマドーピングにより不純物をドーピングする工程（ｂ）とを備え、
前記工程（ｂ）において、マスクとなる前記複数のゲート電極は、パターン寸法の面内不均一性によりゲート長の長い部分とゲート長の短い部分を有しており、前記プラズマドーピングでは、前記ゲート長の長い部分には前記ゲート長の短い部分に比べて前記不純物の量を多くドーピングすることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記工程（ｂ）では、前記不純物のドーピングによって、前記ゲート長の長い部分の実効チャネル長と前記ゲート長の短い部分の実効チャネル長が等しくなることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記工程（ｂ）における前記プラズマドーピングは、前記ゲート長の長い部分のプラズマ密度が、前記ゲート長の短い部分のプラズマ密度に比べて高くなっていることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記半導体基板は、ウエーハであり、
前記工程（ａ）において、ドライエッチングにより形成された前記複数のゲート電極は、ウエーハの外周に近づくとゲート長が長く、中央付近ではゲート長が短いという前記パターン寸法の面内不均一性を有していることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記工程（ｂ）における前記プラズマドーピングでは、前記ウエーハの外周で比較的多量の前記不純物のドーピングが行われ、前記ウエーハの中央付近で比較的少量の前記不純物のドーピングが行われることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記工程（ｂ）における前記プラズマドーピングでは、チャンバー内に生成されるプラズマ密度が前記ウエーハの周縁部で高くなっていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項４に記載の半導体装置の製造方法において、
前記工程（ｂ）における前記プラズマドーピングでは、外部から印加する磁場が前記ウエーハの周辺部で強くなっていることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
すなわち、本発明では、半導体基板上に複数のゲート電極を形成する工程（ａ）と、前記複数のゲート電極をマスクにして、前記半導体基板に、プラズマドーピングにより不純物をドーピングする工程（ｂ）とを備え、前記工程（ｂ）において、マスクとなる前記複数のゲート電極は、パターン寸法の面内不均一性によりゲート長の長い部分とゲート長の短い部分を有しており、前記プラズマドーピングでは、前記ゲート長の長い部分には前記ゲート長の短い部分に比べて前記不純物の量を多くドーピングすることを特徴とする。
この方法によれば、加工工程において基板内の寸法ばらつきによりゲート長にばらつきが生じた場合にも、前記ゲート長の長い部分には前記ゲート長の短い部分に比べて前記不純物の量を多くドーピングすることにより実効ゲート長を均一化することが可能となる。このようにチャネル長にばらつきが生じた場合にはチャネルの不純物濃度を調整することにより、調整可能である。なお、ここで半導体基板とはシリコン基板などの他、ガラス基板上にアモルファスシリコンなどの半導体層を形成した基板を含むものとする。
また、本発明の方法は、前記工程（ｂ）における前記プラズマドーピングは、前記ゲート長の長い部分のプラズマ密度が、前記ゲート長の短い部分のプラズマ密度に比べて高くなっていることを特徴とする。
また、本発明の方法は、前記半導体基板は、ウエーハであり、前記工程（ａ）において、ドライエッチングにより形成された前記複数のゲート電極は、ウエーハの外周に近づくとゲート長が長く、中央付近ではゲート長が短いという前記パターン寸法の面内不均一性を有していることを特徴とする。
また、本発明の方法は、前記工程（ｂ）における前記プラズマドーピングでは、前記ウエーハの外周で比較的多量の前記不純物のドーピングが行われ、前記ウエーハの中央付近で比較的少量の前記不純物のドーピングが行われることを特徴とする。
また、本発明の方法は、前記工程（ｂ）における前記プラズマドーピングでは、チャンバー内に生成されるプラズマ密度が前記ウエーハの周縁部で高くなっていることを特徴とする。
また、本発明の方法は、前記工程（ｂ）における前記プラズマドーピングでは、外部から印加する磁場が前記ウエーハの周辺部で強くなっていることを特徴とする。
【国際調査報告】
2005112088.tif 000012
2005112088.tif 000013
2005112088.tif 000014
2005112088.tif 000015
2005112088.tif 000016
2005112088.tif 000017