(57)【要約】【課題】トランスポーザ等の中継部材が介在した場合でも、信号伝送の高速化が図られ、回路設計の自由度が高い半導体装置を提供する。【解決手段】半導体装置は、送受光素子３ａを有するＣＰＵチップ４と、送受光素子３ｂを有するメモリチップ５と、送受光素子３ａ，３ｂの間で光を伝送するための導波路２を有し、ＣＰＵチップ４およびメモリチップ５と接合されたトランスポーザ１とを備える。【選択図】図１
2009146987.tif 000002
【特許請求の範囲】
【請求項１】
第１送受光素子を有する第１半導体チップと、
第２送受光素子を有する第２半導体チップと、
第１送受光素子と第２送受光素子の間で光を伝送するための導波路を有し、第１半導体チップおよび第２半導体チップと接合された中継部材とを備えることを特徴とする半導体装置。
【請求項２】
前記導波路は、３つ以上の光入出力部を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記中継部材は、３つ以上の半導体チップと接合され、
前記導波路は、各半導体チップに設けられた送受光素子の間で光を伝送することを特徴とする請求項２記載の半導体装置。
【請求項４】
第１入出力パッドを有する第１半導体チップと、
第２入出力パッドを有する第２半導体チップと、
第１半導体チップおよび第２半導体チップと接合された中継部材であって、第１入出力パッドと接続される第１送受光素子、第２入出力パッドと接続される第２送受光素子、および第１送受光素子と第２送受光素子の間で光を伝送するための導波路を有する中継部材とを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップ間で信号中継を行う半導体装置に関する。
【背景技術】
【０００２】
近年のＬＳＩ（大規模集積回路）は、トランジスタ等の電子デバイスの性能向上とともに、動作速度が大幅に向上している。しかしながら、ＬＳＩの電気配線は、パターン微細化に伴って、配線抵抗や配線間容量の増大が深刻となり、性能向上に限界が見え始めている。特に、１つのチップに複数のプロセッサを搭載したマルチコアＬＳＩでは、コア間のデータ伝送やクロック伝送を行うためのグローバル配線および周辺回路が極めて複雑になる。
【０００３】
こうした電気配線に伴う性能限界を打破するために、ＬＳＩ上のグローバル配線を光配線に置換する研究が進められている。光配線技術では、微小サイズの受光素子、光導波路、光変調素子などの光学部品をチップ内に搭載することにより、光クロック配線や光バス配線を実現し、これによってＬＳＩの動作速度の向上、伝送損失の低減、配線間クロストークの低減などを図っている。
【０００４】
図５は、従来の半導体装置の一例を示す構成図である。従来、複数の半導体チップ、例えば、ＣＰＵ（中央処理ユニット）チップや汎用メモリチップなどの間で信号中継を行う場合、チップサイズやパッドレイアウトの不整合に起因して、バンプ接続などの直接接続が不可能なことがある。
【０００５】
その場合、図５に示すように、ＣＰＵチップ４とメモリチップ５の間に、電気配線７を設けた片面基板からなるトランスポーザ１を介在させ、ＣＰＵチップ４とトランスポーザ１の電気配線７との間を金属ワイヤ６ａで接続し、電気配線７とメモリチップ５との間を金属ワイヤ６ｂで接続する。これによりＣＰＵチップ４とメモリチップ５の間で信号の送受が可能になる。
【０００６】
【特許文献１】特開平１０−３２１８３０号公報
【特許文献２】特開２００７−１９４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図５に示した従来の半導体装置では、トランスポーザの介在により、高速化や配線数の増加で構造が複雑になったり、波形品質が低下する恐れがある。
【０００８】
一方、トランスポーザの介在により、使用するメモリチップを別のメモリチップに変更するのは比較的容易になるという利点がある。しかし、種々のタイプのメモリチップに適合可能なように汎用性を持たせるために、トランスポーザに余分な電気配線を設けた場合、電気配線間の電磁結合によるノイズやクロストークが波形品質に影響する恐れがある。
【０００９】
本発明の目的は、トランスポーザ等の中継部材が介在した場合でも、信号伝送の高速化が図られ、回路設計の自由度が高い半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施例によれば、第１半導体チップに第１送受光素子を設け、第２半導体チップに第２送受光素子を設け、中継部材には、第１送受光素子と第２送受光素子の間で光を伝送するための導波路を設けて、中継部材と各チップとを接合させる。
【００１１】
本発明の他の実施例によれば、第１半導体チップに第１入出力パッドを設け、第２半導体チップに第２入出力パッドを設け、中継部材には、第１入出力パッドと接続される第１送受光素子、第２入出力パッドと接続される第２送受光素子、および第１送受光素子と第２送受光素子の間で光を伝送するための導波路を設ける。
【発明の効果】
【００１２】
この実施例によれば、光伝送が可能な中継部材を用いることによって、信号伝送の高速化が図られ、電磁結合によるノイズやクロストークを削減できる。また、導波路を使用することにより、信号伝送の経路変更が比較容易になり、回路設計の自由度が高くなる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１は、本発明の第１実施形態に係る半導体装置を示す構成図である。ＣＰＵ（中央処理ユニット）チップ４は、単一または複数のプロセッサを含む集積回路が半導体基板に形成されたものである。メモリチップ５は、多数のメモリセルを含むメモリ回路が半導体基板に形成されたものであり、例えば、ＤＲＡＭやＳＲＡＭなどである。
【００１４】
ＣＰＵチップ４には、集積回路の入力信号及び／又は出力信号を送受するための送受光素子３ａが設けられる。メモリチップ５には、メモリ回路の入力信号及び／又は出力信号を送受するための送受光素子３ｂが設けられる。
【００１５】
送受光素子３ａ，３ｂは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものであり、例えば、発光ダイオード、レーザダイオードなどの発光素子、およびフォトダイオードなどの受光素子を１つのユニット内に配置したものでもよく、単一のダイオードが発光したり受光するものでもよい。
【００１６】
トランスポーザ１は、光伝送が可能な中継部材として機能し、送受光素子３ａ，３ｂの間で光を伝送するための導波路２を有する。トランスポーザ１とＣＰＵチップ４およびメモリチップ５とをそれぞれ接合すると、導波路２の光入出力部が送受光素子３ａ，３ｂとそれぞれ対向するようになり、送受光素子３ａ，３ｂと導波路２との間で光伝送が可能になる。
【００１７】
動作に関して、ＣＰＵチップ４の送受光素子３ａが光信号を出力すると、光信号は導波路２によって伝送され、メモリチップ５の送受光素子３ｂに入力されて電気信号に変換される。逆に、メモリチップ５の送受光素子３ｂが光信号を出力すると、光信号は導波路２によって伝送され、ＣＰＵチップ４の送受光素子３ａに入力されて電気信号に変換される。こうしてＣＰＵチップ４とメモリチップ５との間で双方向通信が可能になる。
【００１８】
このように光伝送が可能なトランスポーザを用いることによって、信号伝送の高速化が図られ、従来のような電磁結合ノイズやクロストークを削減できる。
【００１９】
実施の形態２．
図２は、本発明の第２実施形態に係る半導体装置を示す平面図である。ここで、ＣＰＵチップ４、メモリチップ５，５ａおよびトランスポーザ１は、図１と同様な構成を有する。なお、理解容易のため、トランスポーザ１および導波路２ａ，２ｂを二点鎖線で描いている。
【００２０】
ＣＰＵチップ４には、集積回路の入力信号及び／又は出力信号を送受するための送受光素子３ａ，３ｃが設けられる。メモリチップ５には、メモリ回路の入力信号及び／又は出力信号を送受するための送受光素子３ｂ，３ｄが設けられる。送受光素子３ａ〜３ｄは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものである。
【００２１】
トランスポーザ１は、光伝送が可能な中継部材として機能し、送受光素子３ａ，３ｂの間で光を伝送するための導波路２ａと、送受光素子３ｃ，３ｄの間で光を伝送するための導波路２ｂとを有する。
【００２２】
本実施形態では、導波路２ａは略Ｌ字状に鋭角で屈曲しており、導波路２ａの両端および屈曲部に計３つの光入出力部を備える。導波路２ｂは、その両端に計２つの光入出力部を備える。
【００２３】
図２（ａ）に示すように、トランスポーザ１とＣＰＵチップ４およびメモリチップ５とをそれぞれ接合すると、導波路２ａの光入出力部が送受光素子３ａ，３ｂとそれぞれ対向するようになり、送受光素子３ａ，３ｂと導波路２ａとの間で光伝送が可能になる。また、導波路２ｂの光入出力部は送受光素子３ｃ，３ｄとそれぞれ対向するようになり、送受光素子３ｃ，３ｄと導波路２ｂとの間で光伝送が可能になる。なお、図２（ａ）において、導波路２ａの残りの光入出力部は未使用である。
【００２４】
一方、図２（ｂ）では、メモリチップ５の代わりに、小型サイズのメモリチップ５ａを搭載している。メモリチップ５ａは、メモリチップ５と同様に、メモリ回路の入力信号及び／又は出力信号を送受するための送受光素子３ｄ，３ｆが設けられているが、送受光素子３ｆの位置が、図２（ａ）の送受光素子３ｂの位置と相違している。
【００２５】
導波路２ａは、上述のように、両端および屈曲部に計３つの光入出力部を備え、一方の先端には送受光素子３ｂの位置と対応する光入出力部を有し、他方の先端には送受光素子３ｆの位置と対応する光入出力部を有する。そのため、導波路２ａは、２種類のメモリチップ５，５ａに対応可能になる。
【００２６】
図２（ｂ）に示すように、トランスポーザ１とＣＰＵチップ４およびメモリチップ５ａとをそれぞれ接合すると、導波路２ａの光入出力部が送受光素子３ａ，３ｆとそれぞれ対向するようになり、送受光素子３ａ，３ｆと導波路２ａとの間で光伝送が可能になる。また、導波路２ｂの光入出力部は送受光素子３ｃ，３ｄとそれぞれ対向するようになり、送受光素子３ｃ，３ｄと導波路２ｂとの間で光伝送が可能になる。なお、図２（ｂ）において、導波路２ａの残りの光入出力部は未使用である。
【００２７】
このように導波路が３つ以上の光入出力部を有することによって、サイズの異なるメモリチップを選択的に搭載できるようになるため、半導体装置の回路設計の自由度が高くなる。
【００２８】
実施の形態３．
図３は、本発明の第３実施形態に係る半導体装置を示す平面図である。ここで、ＣＰＵチップ４、メモリチップ５，５ｂおよびトランスポーザ１は、図１と同様な構成を有する。なお、理解容易のため、トランスポーザ１および導波路２ａ，２ｂを二点鎖線で描いている。
【００２９】
ＣＰＵチップ４には、集積回路の入力信号及び／又は出力信号を送受するための送受光素子３ａ，３ｃが設けられる。メモリチップ５には、メモリ回路の入力信号及び／又は出力信号を送受するための送受光素子３ｂ，３ｄが設けられる。メモリチップ５ｂには、メモリ回路の入力信号及び／又は出力信号を送受するための送受光素子３ｇ，３ｈが設けられる。送受光素子３ａ〜３ｄ，３ｇ，３ｈは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものである。
【００３０】
トランスポーザ１は、光伝送が可能な中継部材として機能し、送受光素子３ａ，３ｂ，３ｇの間で光を伝送するための導波路２ａと、送受光素子３ｃ，３ｄ，３ｈの間で光を伝送するための導波路２ｂとを有する。
【００３１】
本実施形態では、導波路２ａは略Ｌ字状に鈍角で屈曲しており、導波路２ａの両端および屈曲部には、送受光素子３ａ，３ｂ，３ｇの位置と対応するように計３つの光入出力部を備える。導波路２ｂは、直線形状であり、その両端および中間には、送受光素子３ｃ，３ｄ，３ｈの位置と対応するように計３つの光入出力部を備える。
【００３２】
トランスポーザ１とＣＰＵチップ４およびメモリチップ５，５ｂとをそれぞれ接合すると、導波路２ａの光入出力部が送受光素子３ａ，３ｂ，３ｇとそれぞれ対向するようになり、送受光素子３ａ，３ｂ，３ｇと導波路２ａとの間で光伝送が可能になる。また、導波路２ｂの光入出力部は送受光素子３ｃ，３ｄ，３ｈとそれぞれ対向するようになり、送受光素子３ｃ，３ｄ，３ｈと導波路２ｂとの間で光伝送が可能になる。
【００３３】
ここでは、トランスポーザ１をＣＰＵチップ４および２つのメモリチップ５，５ｂと接合させた例を説明したが、１つ又はそれ以上のＣＰＵチップおよび２つ又はそれ以上のメモリチップとを接合させることも可能である。
【００３４】
このように３つ以上の光入出力部を有する導波路を備えた中継部材を３つ以上の半導体チップと接合することにより、半導体装置の回路設計の自由度が高くなる。
【００３５】
実施の形態４．
図４は、本発明の第４実施形態に係る半導体装置を示す構成図である。ＣＰＵチップ４は、単一または複数のプロセッサを含む集積回路が半導体基板に形成されたものである。メモリチップ５は、多数のメモリセルを含むメモリ回路が半導体基板に形成されたものであり、例えば、ＤＲＡＭやＳＲＡＭなどである。
【００３６】
ＣＰＵチップ４には、集積回路の入力信号及び／又は出力信号を送受するための入出力パッド１０ａ，１０ｂが設けられる。メモリチップ５には、メモリ回路の入力信号及び／又は出力信号を送受するための入出力パッド１０ｃ，１０ｄが設けられる。
【００３７】
トランスポーザ１は、光伝送が可能な中継部材として機能し、入出力パッド１０ａ，１０ｂと電気接続可能な送受光素子１１ａと、入出力パッド１０ｃ，１０ｄと電気接続可能な送受光素子１１ｂと、送受光素子１１ａ，１１ｂの間で光を伝送するための導波路２を有する。
【００３８】
送受光素子１１ａ，１１ｂは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものであり、例えば、発光ダイオード、レーザダイオードなどの発光素子、およびフォトダイオードなどの受光素子を１つのユニット内に配置したものでもよく、単一のダイオードが発光したり受光するものでもよい。
【００３９】
トランスポーザ１とＣＰＵチップ４およびメモリチップ５とをそれぞれ接合すると、入出力パッド１０ａ，１０ｂと送受光素子１１ａとが電気接続され、入出力パッド１０ｃ，１０ｄと送受光素子１１ｂとが電気接続される。その結果、送受光素子１１ａはＣＰＵチップ４によって駆動可能になり、送受光素子１１ｂはメモリチップ５によって駆動可能になる。
【００４０】
動作に関して、ＣＰＵチップ４が電気信号を入出力パッド１０ａ，１０ｂへ出力すると、送受光素子１１ａが光信号に変換する。光信号は、導波路２によって伝送され、送受光素子１１ｂに入力されて電気信号に変換され、入出力パッド１０ｃ，１０ｄを経由してメモリチップ５に供給される。逆に、メモリチップ５が電気信号を入出力パッド１０ｃ，１０ｄへ出力すると、送受光素子１１ｂが光信号に変換する。光信号は、導波路２によって伝送され、送受光素子１１ａに入力されて電気信号に変換され、入出力パッド１０ａ，１０ｂを経由してＣＰＵチップ４に供給される。こうしてＣＰＵチップ４とメモリチップ５との間で双方向通信が可能になる。
【００４１】
このようにトランスポーザに送受光素子を搭載することによって、ＣＰＵチップおよびメモリチップに入出力パッドを配置するだけでよく、チップ面積を削減できる。
【産業上の利用可能性】
【００４２】
本発明は、高性能なＬＳＩを高い生産効率で製造できる点で、産業上極めて有用である。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施形態に係る半導体装置を示す構成図である。
【図２】本発明の第２実施形態に係る半導体装置を示す平面図である。
【図３】本発明の第３実施形態に係る半導体装置を示す平面図である。
【図４】本発明の第４実施形態に係る半導体装置を示す構成図である。
【図５】従来の半導体装置の一例を示す構成図である。
【符号の説明】
【００４４】
１  トランスポーザ、  ２，２ａ，２ｂ  導波路、
３ａ〜３ｄ，３ｆ，３ｇ，３ｈ，１１ａ，１１ｂ  送受光素子、  ４  ＣＰＵチップ、
５，５ａ，５ｂ  メモリチップ、  １０ａ〜１０ｄ  入出力パッド。
【図１】
2009146987.tif 000003
【図２】
2009146987.tif 000004
【図３】
2009146987.tif 000005
【図４】
2009146987.tif 000006
【図５】
2009146987.tif 000007