(57)【要約】本発明は半導体装置及びその製造方法に関し、ソース／ドレイン領域の電気抵抗が大きくなることを防ぎ、しかも半導体膜及びサイドウォールから不純物が拡散することを防止することを目的とする。そして、上記目的を達成するために、以下の態様で半導体装置を構成する。すなわち、半導体装置は、半導体基板（１）、ゲート構造（２）、ソース／ドレイン領域（４１）、第１拡散防止膜（８）及びサイドウォール（７）を備える。ゲート構造（２）は、絶縁膜（２１）、第２拡散防止膜（２２）及び半導体膜（２３）がこの順に積層される。半導体膜（２３）は不純物を含む。第１拡散防止膜（８）は、ゲート構造（２）の側面覆い、ソース／ドレイン領域（４１）の少なくとも一部を露出させつつ半導体基板（１）を覆う。サイドウォール（７）は、第１拡散防止膜（８）を覆いつつ、ソース／ドレイン領域（４１）と接触する。【特許請求の範囲】
【請求項１】
半導体基板（１）と、
ゲート構造（２）と、
ソース／ドレイン領域（４１）と、
第１拡散防止膜（８）と、
サイドウォール（７）と
を備え、
前記ゲート構造は、
前記半導体基板上に形成される絶縁膜（２１）と、
前記絶縁膜上に形成される、不純物を含む半導体膜（２３）と、
前記絶縁膜と前記半導体膜との界面に形成される第２拡散防止膜（２２）と
を有し、
前記ソース／ドレイン領域は、前記半導体基板の表面に露出して、前記半導体基板内に形成され、
前記第１拡散防止膜は、
前記ゲート構造の側面を覆う第１部分（８１〜８３）と、
前記第１部分から延びて、前記ソース／ドレイン領域の少なくとも一部を露出させつつ前記半導体基板の露出した表面を覆う第２部分（８４）と
を有し、
前記サイドウォールは、前記第１拡散防止膜の表面のうち前記ゲート構造とは反対側を覆いつつ、前記ソース／ドレイン領域と接触する、半導体装置。
【請求項２】
前記サイドウォール（７）は、
前記第１拡散防止膜（８）の前記第２部分（８４）上に形成される第１部分（５）と、
これに隣接しつつ前記ソース／ドレイン領域（４１）の露出した表面上に形成される第２部分（６）と
を有する、請求項１記載の半導体装置。
【請求項３】
前記第１拡散防止膜（８）及び前記第２拡散防止膜（２２）のいずれか少なくとも一方は、前記不純物の拡散を防止する、請求項１記載の半導体装置。
【請求項４】
前記サイドウォール（７）は、
前記第１拡散防止膜（８）の前記第２部分（８４）上に形成される第１部分（５）と、
これに隣接しつつ前記ソース／ドレイン領域（４１）の露出した表面上に形成される第２部分（６）と
を有する、請求項３記載の半導体装置。
【請求項５】
前記第１拡散防止膜（８）は窒素を含む、請求項１乃至請求項４のいずれか一つに記載の半導体装置。
【請求項６】
前記第２拡散防止膜（２２）は窒素を含む、請求項５記載の半導体装置。
【請求項７】
前記第２拡散防止膜（２２）の窒素濃度ｄ２は、ｄ２≧１０ａｔ％（ａｔ％：原子百分率）である、請求項６記載の半導体装置。
【請求項８】
前記第１拡散防止膜（８）の前記第２部分（８４）の窒素濃度ｄ１は、０ａｔ％＜ｄ１≦３ａｔ％（ａｔ％：原子百分率）である、請求項５記載の半導体装置。
【請求項９】
前記第２拡散防止膜（２２）は窒素を含む、請求項８記載の半導体装置。
【請求項１０】
前記第２拡散防止膜（２２）の窒素濃度ｄ２は、ｄ２≧１０ａｔ％（ａｔ％：原子百分率）である、請求項９記載の半導体装置。
【請求項１１】
前記第２拡散防止膜（２２）は窒素を含む、請求項１乃至請求項４のいずれか一つに記載の半導体装置。
【請求項１２】
前記第２拡散防止膜（２２）の窒素濃度ｄ２は、ｄ２≧１０ａｔ％（ａｔ％：原子百分率）である、請求項１１記載の半導体装置。
【請求項１３】
（ａ）半導体基板（１）上にゲート構造（２）を形成するステップと、
（ｂ）前記ゲート構造の側面を覆う第１部分（８１〜８３）と、前記第１部分から延びて、前記半導体基板の露出した表面の一部を覆う第２部分（８４）とを少なくとも含む第１拡散防止膜（８）を形成するステップと、
（ｃ）前記第１拡散防止膜を介して前記ゲート構造の側面を覆うオフセットスペーサ（５）を、前記第２部分上に形成するステップと、
（ｄ）前記第１部分及び前記第２部分以外の前記第１拡散防止膜の部分を除去するステップと、
（ｅ）前記オフセットスペーサをマスクとして、不純物を前記半導体基板の表面に注入し、ソース／ドレイン領域（４１）を前記半導体基板の表面に露出して形成するステップと、
（ｆ）前記オフセットスペーサの露出した側面を覆いつつ、前記ソース／ドレイン領域と接触して、サイドウォール（６）を形成するステップと
を備え、
前記ステップ（ａ）は、
（ａ−１）前記半導体基板上に絶縁膜（２１）、第２拡散防止膜（２２）、半導体膜（２３）がこの順に積層された構造を形成するステップと、
（ａ−２）所定領域（Ｓ）を残して、前記絶縁膜、前記第２拡散防止膜、前記半導体膜を除去するステップと
を有する、半導体装置の製造方法。
【請求項１４】
前記ステップ（ｂ）において、前記ゲート構造（２）及び前記半導体基板（１）の露出した表面にプラズマ窒化法で前記第１拡散防止膜（８）を形成する、請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記第１拡散防止膜（８）の前記第２部分（８４）の窒素濃度ｄ１は、０ａｔ％＜ｄ１≦３ａｔ％（ａｔ％：原子百分率）である、請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記半導体膜（２３）は不純物を含み、
前記第１拡散防止膜（８）及び前記第２拡散防止膜（２２）のいずれか少なくとも一方は、前記不純物の拡散を防止する、請求項１３記載の半導体装置の製造方法。
【請求項１７】
前記ステップ（ｂ）において、前記ゲート構造（２）及び前記半導体基板（１）の露出した表面にプラズマ窒化法で前記第１拡散防止膜（８）を形成する、請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第１拡散防止膜（８）の前記第２部分（８４）の窒素濃度ｄ１は、０ａｔ％＜ｄ１≦３ａｔ％（ａｔ％：原子百分率）である、請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記ステップ（ａ−１）において、前記半導体基板（１）とは反対側の前記絶縁膜（２１）の表面にプラズマ窒化法で前記第２拡散防止膜（２２）を形成する、請求項１３乃至請求項１８のいずれか一つに記載の半導体装置の製造方法。
【請求項２０】
前記第２拡散防止膜（２２）の窒素濃度ｄ２は、ｄ２≧１０ａｔ％（ａｔ％：原子百分率）である、請求項１９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体装置及びその製造方法に関し、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等に適用することができる。
【背景技術】
【０００２】  半導体装置のうち、例えばＣＭＯＳトランジスタ等は、半導体基板、ゲート絶縁膜、ゲート電極、サイドウォール及びソース／ドレイン領域を備える。ゲート電極は、半導体基板上にゲート絶縁膜を介して形成される。ゲート電極には、ポリシリコン等の半導体が用いられる。サイドウォールは、ゲート電極及びゲート絶縁膜の側面を覆って設けられる。ソース／ドレイン領域は、例えばサイドウォール及びゲート電極をマスクとして、半導体基板に例えばホウ素等の不純物を注入して形成される。【０００３】  なお、本発明に関連する技術が下記文献に示されている。【０００４】
【特許文献１】特開平１０−１７３１７１号公報
【特許文献２】特開２００３−３１８１７６号公報
【特許文献３】特開平１１−６７７６０号公報
【特許文献４】特開２０００−２６９４９０号公報
【特許文献５】特開平８−３１６４６６号公報
【発明の開示】
【０００５】  ゲート電極には、例えばホウ素等の不純物が注入される。また、ソース／ドレイン領域を形成するためにホウ素等の不純物を注入するとき、サイドウォールには、当該不純物が混入しやすい。そして、ゲート電極中及びサイドウォール中の不純物は、特に熱処理時に、ゲート絶縁膜、更には半導体基板へと拡散しやすい。これにより、半導体装置の劣化、例えばリーク電流の増加や、しきい値電圧の変動等が生じていた。
【０００６】  不純物の拡散には、１）ゲート電極からゲート絶縁膜へと直接に拡散するものと、２）ゲート電極からサイドウォールを介してゲート絶縁膜及び半導体基板へと拡散するものと、３）サイドウォールから直接にゲート絶縁膜及び半導体基板へと拡散するものとがある。
【０００７】  また、近年の薄膜化技術の進歩にともなって、ゲート電極等が薄膜化されている。このため、ゲート電極へと不純物を注入した場合には、不純物はゲート電極を突き抜けてゲート絶縁膜まで達し、不純物が拡散した場合と同様の問題が生じていた。
【０００８】  そこで、上記した１）の拡散や不純物の突き抜けに対しては、ゲート電極とゲート絶縁膜との界面に、窒化膜や窒化酸化膜等を形成する。若しくは、ゲート絶縁膜として高誘電率を有する材料を採用する。このような技術は、例えば上記の特許文献１〜３に開示されている。上記した２）及び３）の拡散に対しては、ゲート電極及びゲート絶縁膜の側面と、半導体基板の露出表面とに、窒化膜や窒化酸化膜等を形成する。このような技術は、例えば上記の特許文献４及び５に開示されている。これにより、ゲート電極及びサイドウォールから不純物、特にホウ素がゲート絶縁膜及び半導体基板へと拡散することが防止される。
【０００９】  しかし、上述した技術によれば、半導体基板の露出表面に形成された窒化膜等は、ソース／ドレイン領域の全体を覆う。窒化膜等は絶縁層であり電気抵抗が大きい。よって、ソース／ドレイン領域の電気抵抗が大きくなって、半導体装置の駆動電流が流れにくくなる等の、半導体装置の特性の劣化を生じる可能性がある。
【００１０】  本発明は、上述の事情に鑑みてなされたものであり、ソース／ドレイン領域の電気抵抗が大きくなることを防ぎ、しかもゲート電極及びサイドウォールからゲート絶縁膜、更には半導体基板のうちゲート絶縁膜の下方部分へと不純物が拡散することを防止することが目的とされる。
【００１１】  この発明にかかる半導体装置は、半導体基板と、ゲート構造と、ソース／ドレイン領域と、第１拡散防止膜と、サイドウォールとを備える。前記ゲート構造は、絶縁膜と、半導体膜と、第２拡散防止膜とを有する。前記絶縁膜は、前記半導体基板上に形成される。前記半導体膜は、不純物を含み、前記絶縁膜上に形成される。前記第２拡散防止膜は、前記絶縁膜と前記半導体膜との界面に形成される。前記ソース／ドレイン領域は、前記半導体基板の表面に露出して、前記半導体基板内に形成される。前記第１拡散防止膜は、前記ゲート構造の側面を覆う第１部分と、前記第１部分から延びて、前記ソース／ドレイン領域の少なくとも一部を露出させつつ前記半導体基板の露出した表面を覆う第２部分とを有する。前記サイドウォールは、前記第１拡散防止膜の表面のうち前記ゲート構造とは反対側を覆いつつ、前記ソース／ドレイン領域と接触する。
【００１２】  この発明にかかる半導体装置の製造方法は、ステップ（ａ）乃至ステップ（ｆ）を備える。前記ステップ（ａ）は、半導体基板上にゲート構造を形成する。前記ステップ（ｂ）は、前記ゲート構造の側面を覆う第１部分と、前記第１部分から延びて、前記半導体基板の露出した表面の一部を覆う第２部分とを少なくとも含む第１拡散防止膜を形成する。前記ステップ（ｃ）は、前記第１拡散防止膜を介して前記ゲート構造の側面を覆うオフセットスペーサを、前記第２部分上に形成する。前記ステップ（ｄ）は、前記第１部分及び前記第２部分以外の前記第１拡散防止膜の部分を除去する。前記ステップ（ｅ）は、前記オフセットスペーサをマスクとして、不純物を前記半導体基板の表面に注入し、ソース／ドレイン領域を前記半導体基板の表面に露出して形成する。前記ステップ（ｆ）は、前記オフセットスペーサの露出した側面を覆いつつ、前記ソース／ドレイン領域と接触して、サイドウォールを形成する。前記ステップ（ａ）は、ステップ（ａ−１）及びステップ（ａ−２）を有する。前記ステップ（ａ−１）は、前記半導体基板上に絶縁膜、第２拡散防止膜、半導体膜がこの順に積層された構造を形成する。前記ステップ（ａ−２）は、所定領域を残して、前記絶縁膜、前記第２拡散防止膜、前記半導体膜を除去する。
【００１３】  この発明にかかる半導体装置及びその製造方法によれば、半導体基板の表面において、ソース／ドレイン領域は、その一部だけが第１拡散防止膜の第２部分により覆われる。これにより、ソース／ドレイン領域の電気抵抗が小さくなって、半導体装置の駆動電流が流れやすくなる。しかも、半導体膜及びサイドウォールのうち第１拡散防止膜の第２部分の上方にある部分から、絶縁膜、更には半導体基板のうち絶縁膜の下方部分へと不純物が拡散することを防止する。よって、半導体の特性の劣化が防止される。
【００１４】  この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１５】［図１］半導体装置が形成される過程を概念的に示す断面図である。
［図２］半導体装置が形成される過程を概念的に示す断面図である。
［図３］半導体装置が形成される過程を概念的に示す断面図である。
［図４］半導体装置が形成される過程を概念的に示す断面図である。
［図５］半導体装置が形成される過程を概念的に示す断面図である。
［図６］半導体装置が形成される過程を概念的に示す断面図である。
［図７］半導体装置が形成される過程を概念的に示す断面図である。
［図８］半導体装置が形成される過程を概念的に示す断面図である。
［図９］半導体装置が形成される過程を概念的に示す断面図である。
［図１０］本発明にかかる半導体装置を概念的に示す断面図である。
［図１１］窒化層中の位置と窒素濃度との関係を概念的に示す図である。
【発明を実施するための最良の形態】
【００１６】  図１０は、本発明にかかる半導体装置を概念的に示す断面図である。図１乃至図９は、図１０で示される半導体装置が形成される過程を順に示す。各々の図で示される窒化層８，２２及び絶縁膜２１は、半導体膜２３に比べて非常に薄い。しかし、各々の図中においてそれらの存在を明確にするために厚く示されている。【００１７】  第１に、半導体基板１上に絶縁膜２１が形成される（図１）。例えば、半導体基板１はｎ型のシリコン基板であり、絶縁膜２１はシリコン酸化膜である。絶縁膜２１は、半導体基板１の表面に例えば熱酸化や、ラジカル酸化を施すことで形成される。熱酸化には、Ｈ２Ｏ、Ｏ２、ＮＯ、Ｎ２Ｏ等のガスがそれぞれ単独に、若しくはそれらを組み合わせて用いられる。ラジカル酸化には、例えばＯ２ラジカルが用いられる。【００１８】  絶縁膜２１上に窒化層２２が形成される（図２）。窒化層２２は、半導体基板１とは反対側の絶縁膜２１の表面に、例えばプラズマ窒化法で形成される。絶縁膜２１が例えばシリコン酸化膜である場合には、窒化層２２はシリコン窒化酸化膜となる。一般的に、プラズマ窒化法によって形成された窒化層は、その露出表面近傍において窒素濃度が最も高く、露出表面から深くなるにしたがって窒素濃度が減少する。図２では、絶縁膜２１と窒化層２２との界面を明確に示しているが、実際には上記したように窒素が分布している。後述する窒化層８１，８２，８３，８４についても同様である。【００１９】  窒化層２２上に半導体膜２３が形成される（図３）。半導体膜２３には、例えばポリシリコン、アモルファスシリコンまたはシリコンゲルマニウム等が採用できる。半導体膜２３には、例えばホウ素等の不純物が含まれていてもよい。【００２０】  半導体基板１上の所定領域Ｓを残して、半導体膜２３、窒化層２２及び絶縁膜２１をこの順に除去することで、残置した半導体膜２３、窒化層２２及び絶縁膜２１によってゲート構造２が形成される（図４）。半導体膜２３、窒化層２２及び絶縁膜２１の除去には、例えばフォトレジストを用いたパターンエッチングが採用できる。ゲート構造２を構成する絶縁膜２１及び半導体膜２３は、ゲート絶縁膜及びゲート電極と把握できる。【００２１】  第２に、ゲート構造２及び半導体基板１の露出表面を窒化することで、半導体膜２３、窒化層２２、絶縁膜２１及び半導体基板１の露出表面に、窒化層８１，８２，８３，８４がそれぞれ形成される（図５）。ゲート構造２及び半導体基板１の露出表面の窒化には、例えばプラズマ窒化法が採用できる。例えば、半導体基板１がシリコン基板、絶縁膜２１がシリコン酸化膜、半導体膜２３がポリシリコン膜である場合には、窒化層８１はシリコン窒化膜、窒化層８２は窒素濃度が窒化層２２よりも大きいシリコン窒化酸化膜、窒化層８３はシリコン窒化酸化膜、窒化層８４はシリコン窒化膜となる。窒化層８１，８２，８３，８４は一つの連続した窒化層８と把握できる。【００２２】  第３に、ゲート構造２の側面と、その近傍の半導体基板１の表面の一部とに窒化層８を介して接触して、オフセットスペーサ５が形成される（図６）。例えば有機膜や、酸化膜等の絶縁膜を半導体基板１上に積層し、それをパターンエッチングすることで、オ���セットスペーサ５が形成される。【００２３】  第４に、窒化層８のうち露出しているものを、パターンエッチング等により除去する。すなわち、窒化層８は、窒化層８１のうち半導体膜２３の側面に形成される部分と、窒化層８２，８３と、窒化層８４のうちオフセットスペーサ５の下方に形成される部分とを含む。これにより、ゲート構造２の半導体膜２３上の表面と、オフセットスペーサ５に対してゲート構造２とは反対側の半導体基板１の表面とが露出される（図７）。【００２４】  第３及び第４の工程の各々においてパターンエッチングが用いられる場合には、第３の工程で用いるパターンエッチングを、そのまま第４の工程において用いてもよい。【００２５】  窒化層８１のうち半導体膜２３の側面に形成される部分及び窒化層８２，８３は、窒化層８の第１部分と把握し、パターンエッチングした後の窒化層８４は、窒化層８の第２部分と把握すれば、上記第２〜第４の工程は次のように把握することができる。【００２６】  つまり、第２の工程は、ゲート構造２の側面を覆う第１部分８１，８２，８３と、第１部分８１，８２，８３から延びて、半導体基板１の露出した表面の一部を覆う第２部分８４とを少なくとも含む窒化層８を形成する。第３の工程は、窒化層８を介してゲート構造２の側面を覆うオフセットスペーサ５を、第２部分８４上に形成する。第４の工程は、第１部分８１，８２，８３と第２部分８４以外の窒化層８の部分を除去する。【００２７】  第５に、ゲート構造２及びオフセットスペーサ５をマスクとして、半導体基板１の表面に不純物を注入する。これにより、ソース／ドレイン領域４１が、半導体基板１の表面に露出して形成される（図８）。このときには、オフセットスペーサ５にも、不純物が注入される可能性がある。また、半導体基板１に注入された不純物は、オフセットスペーサ５の下方に存在することもある。【００２８】  ソース／ドレイン領域４１の形成と並行して、半導体膜２３へ不純物を注入してもよい。この場合、ソース／ドレイン領域４１及び半導体膜２３には、同種の不純物が注入される。不純物には、例えばホウ素が採用できる。このときには、オフセットスペーサ５にも、不純物が注入される可能性がある。【００２９】  第６に、半導体基板１上にサイドウォール６を形成する（図９）。サイドウォール６は、オフセットスペーサ５の露出した側面及び窒化層８４の端面を覆いつつ、ソース／ドレイン領域４１と接触する。【００３０】  その後、ゲート構造２、オフセットスペーサ５及びサイドウォール６をマスクとして、半導体基板１へ不純物を注入する。これによりソースドレイン領域４２が、ソースドレイン領域４１の下方に形成される（図１０）。【００３１】  そして、後工程で熱処理が施される。熱処理を行う温度には、例えば１１５０℃が採用される。この温度においては、不純物の拡散係数は大きくなる。例えば、シリコン結晶中のホウ素については、その拡散係数が１０−１３ｃｍ２／ｓとなって、拡散しやすい状態になる。【００３２】  窒化層２２は窒素を含むので、半導体膜２３内の不純物、特にホウ素が絶縁膜２１、更には半導体基板１へと拡散することを妨げる。よって、半導体装置の特性の劣化、例えばリーク電流��増加や、しきい値電圧の変動等を防止することができる。【００３３】  また、半導体膜２３内には水素が含まれることがあり、この水素は、絶縁膜２１へと拡散する可能性がある。水素が絶縁膜２１へと拡散すると、半導体装置のＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｃｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｖ）特性が劣化する。【００３４】  しかし、窒化層２２は、水素が絶縁膜２１へと拡散することを妨げることもできる。よって、半導体装置のＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｃｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｖ）特性の劣化が防止される。【００３５】  更に、窒化層２２は、絶縁膜２１と半導体膜２３との界面に位置し、半導体基板１から離れている。よって、半導体基板１と絶縁膜２１との界面に窒素が存在する場合に劣化しやすい半導体装置のＮＢＴＩ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｉｎｓｔａｂｉｌｉｔｙ）耐性が、劣化することを防止できる。【００３６】  窒化層８は窒素を含むので、半導体膜２３内の不純物、特にホウ素がオフセットスペーサ５を介して、若しくはオフセットスペーサ５内の不純物が直接に、絶縁膜２１、更には半導体基板１のうちゲート構造２の下方部分へと拡散することを妨げる。よって、半導体装置の特性の劣化、例えばリーク電流の増加や、しきい値電圧の変動等を防止することができる。【００３７】  また、オフセットスペーサ５内には水素が含まれることがあるが、窒化層８は、水素が絶縁膜２１へと拡散することを妨げる。よって、半導体装置のＴＤＤＢ特性の劣化が防止される。【００３８】  窒化層８，２２は、窒素以外の元素を含むものであってもよく、不純物の種類に応じてその不純物の拡散を有効に妨げることが望ましい。このような層及び上述した窒化層８，２２は、不純物の拡散を妨げることができるので、拡散防止膜と把握することができる。【００３９】  上述の内容において、窒化層８は第１拡散防止膜、窒化層２２は第２拡散防止膜、オフセットスペーサ５及びサイドウォール６は一つのサイドウォール７とそれぞれ把握すると、図１０で示される半導体装置は次のように把握することができる。【００４０】  つまり、半導体装置は、半導体基板１、ゲート構造２、ソース／ドレイン領域４１、第１拡散防止膜８及びサイドウォール７を備える。ゲート構造２は、絶縁膜２１、第２拡散防止膜２２及び半導体膜２３を有する。絶縁膜２１は半導体基板１上に形成される。半導体膜２３は、不純物を含み、絶縁膜２１上に形成される。第２拡散防止膜２２は、絶縁膜２１と半導体膜２３との界面に形成され、半導体膜２３に含まれる不純物の拡散を防止する。ソース／ドレイン領域４１は、半導体基板１の表面に露出して、半導体基板１内に形成される。第１拡散防止膜８は、ゲート構造２の側面を覆う第１部分８１，８２，８３と、第１部分８１，８２，８３から延びて、ソース／ドレイン領域４１の少なくとも一部を露出させつつ半導体基板１の露出した表面を覆う第２部分８４とを有する。サイドウォール７は、第１拡散防止膜８の表面のうちゲート構造２とは反対側を覆いつつ、ソース／ドレイン領域４１と接触する。【００４１】  また、オフセットスペーサ５及びサイドウォール６��各々を、サイドウォール７の第１部分及び第２部分と把握すれば、サイドウォール７は次のように把握することができる。つまり、サイドウォール７は、第１拡散防止膜８の第２部分８４上に形成される第１部分５と、これに隣接しつつソース／ドレイン領域４１の露出した表面上に形成される第２部分６とを有する。【００４２】  上述した半導体装置及びその製造方法によれば、半導体基板１の表面において、ソース／ドレイン領域４１は、その一部だけが第１拡散防止膜８の第２部分８４によって覆われる。これにより、ソース／ドレイン領域４１の電気抵抗が小さくなって、半導体装置の駆動電流が流れやすくなる。しかも、第１拡散防止膜８及び第２拡散防止膜２２が形成されるので、半導体膜２３及びサイドウォール７のうち第１拡散防止膜８の第２部分８４の上方にある第１部分５から、絶縁膜２１、更には半導体基板１のうち絶縁膜２１の下方部分へと不純物が拡散することを防止することができる。よって、半導体装置の特性の劣化が防止される。【００４３】  また、サイドウォール７の第１部分５、つまりオフセットスペーサ５が形成されることで、ソース／ドレイン領域４１がゲート構造２の下方に拡がって形成されることを低減することができる。すなわち、半導体膜２３とソース／ドレイン領域４１とが、窒化層２２及び絶縁膜２１を介して対向する部分が小さくなる。よって、対向する部分で生じる静電容量が小さくなって、半導体装置の動作速度が向上される。【００４４】  第１拡散防止膜８の第２部分８４が窒素を含む場合、ホウ素が半導体基板１へと拡散することを防止できるものの、半導体装置のＮＢＴＩ耐性を劣化させる可能性がある。第２部分８４が例えば窒素を含まない場合には、半導体装置のＮＢＴＩ耐性の劣化が生じにくくなるが、ホウ素が拡散する。よって、第１拡散防止膜８の第２部分８４は窒素を含み、その窒素濃度ｄ１が、０ａｔ％＜ｄ１≦３ａｔ％（ａｔ％：原子百分率）の範囲にあることが望ましい。【００４５】  これによれば、ホウ素が半導体基板１へと拡散することを防止しつつも、半導体装置のＮＢＴＩ耐性の劣化を低減することができる。【００４６】  また、第２拡散防止膜２２が窒素を含む場合において、半導体膜２３中のホウ素が絶縁膜２１へと拡散することを有効に妨げるためには、その窒素濃度ｄ２が、ｄ２≧１０ａｔ％であることが望ましい。【００４７】  図１１は、図１０で示される位置Ａ−Ｂ−Ｃ−Ｄ−Ｅにおける窒素濃度を概念的に示す。位置Ａは窒化層２２の中央部、位置Ｂは窒化層８２の内部、位置Ｃは窒化層８２と窒化層８３との界面、位置Ｄは窒化層８３と窒化層８４との界面、位置Ｅは窒化層８４と半導体基板１との界面にそれぞれ位置する。窒化層２２から窒化層８２にかけて（位置Ａ−Ｂ）は、窒素濃度は位置Ａで最も小さく、位置Ｂで最も大きい。位置Ａでの窒素濃度は１０ａｔ％以上である。位置Ｂから位置Ｃへと向かうに連れて窒素濃度は小さくなって、位置Ｃの近傍で急激に減少し、その値が３ａｔ％程度となる。窒化層８４（位置Ｄ−Ｅ）では、窒素濃度が３ａｔ％以下である。【００４８】  上述した半導体装置の製造方法において、窒化層２２，８の形成にプラズマ窒化法を用いることが望ましい。プラズマ窒化法は、例えば４００℃程度の温度でプラズマを用いて行われる。【００４９】  温度が４００℃程度の場合には、ホウ素の拡散距離が非常に小さい。よって、プラズマ窒化法を用いれば、窒化層２２，８を形成する際におけるホウ素の拡散が防止される。【００５０】  さらに、プラズマ窒化法によって窒化層８を形成することで、ゲート構造２の寸法を短くすることができる。例えば、リソグラフィー技術を用いてゲート構造２を作製する場合には、ゲート構造２の寸法が、露光に用いる光の波長に依存する。このため、ゲート構造２の微細化には限界がある。しかし、プラズマ窒化法を併用することで、ゲート構造２をより微細化することができる。【００５１】  この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図１】
2005101520.tif 000002
【図２】
2005101520.tif 000003
【図３】
2005101520.tif 000004
【図４】
2005101520.tif 000005
【図５】
2005101520.tif 000006
【図６】
2005101520.tif 000007
【図７】
2005101520.tif 000008
【図８】
2005101520.tif 000009
【図９】
2005101520.tif 000010
【図１０】
2005101520.tif 000011
【図１１】
2005101520.tif 000012
【国際調査報告】
2005101520.tif 000013
2005101520.tif 000014
2005101520.tif 000015
2005101520.tif 000016