(57)【要約】【課題】画質劣化を生じさせることなくプラズマディスプレイパネルを駆動することが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。【解決手段】各フィールド内において連続配置されている第１及び第２のサブフィールド各々は、入力映像信号に応じて放電セルを選択的に書込アドレス放電せしめることにより当該放電セルを点灯モードの状態に設定する選択書込アドレス行程を含む。この際、Ｎ段階の階調の内の所定階調の輝度レベルを表現する場合には、第１及び前記第２のサブフィールド各々の選択書込アドレス行程において放電セルを点灯モードに設定させる第１発光駆動モードと、第２のサブフィールドの選択書込アドレス行程のみで放電セルを点灯モードに設定させる第２発光駆動モードとの内の一方を、この放電セルの周辺に隣接する隣接放電セル各々の表示状態又は直前のフィールドでの上記放電セルの表示状態に基づいて選択して実行する。【選択図】図６
2009300505.tif 000002
【特許請求の範囲】
【請求項１】
画素を担う複数の放電セルが形成されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動することにより前記入力映像信号によって示される各画素毎の輝度レベルをＮ段階（Ｎは２以上の整数）の階調で表現するプラズマディスプレイパネルの駆動方法であって、
前記フィールド内の第１のサブフィールド及び当該第１のサブフィールドの直後に配置されている第２のサブフィールド各々は、前記入力映像信号に応じて前記放電セルを選択的に書込アドレス放電せしめることにより当該放電セルを点灯モードの状態に設定する選択書込アドレス行程を含み、
前記Ｎ段階の階調の内の所定階調の輝度レベルを表現する場合には、前記第１及び前記第２のサブフィールド各々の前記選択書込アドレス行程において前記放電セルを前記点灯モードに設定させる第１発光駆動モードと、前記第１及び前記第２のサブフィールドの内の第２のサブフィールドの前記選択書込アドレス行程のみで前記放電セルを前記点灯モードに設定させる第２発光駆動モードとの内の一方を、前記放電セルの周辺に隣接する隣接放電セル各々の表示状態又は直前のフィールドでの前記放電セルの表示状態に基づいて選択して実行することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記隣接放電セル各々の内で所定数以上の隣接放電セルが所定の輝度レベル以下の表示状態となる場合には前記第１発光駆動モードを選択して実行する一方、それ以外の場合には前記第２発光駆動モードを選択して実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記隣接放電セル各々の内で所定位置に配置されている隣接放電セルが所定の輝度レベル以下の表示状態となる場合には前記第１発光駆動モードを選択して実行する一方、それ以外の場合には前記第２発光駆動モードを選択して実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
直前のフィールドでの前記放電セルが所定の輝度レベル以下の表示状態となる場合には前記第１発光駆動モードを選択して実行する一方、それ以外の場合には前記第２発光駆動モードを選択して実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記所定の輝度レベルは輝度レベル０であることを特徴とする請求項２〜４いずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第２のサブフィールドに後続する全てのサブフィールドでは、前記入力映像信号に応じて前記放電セルを選択的に消去アドレス放電せしめることにより当該放電セルを消灯モードの状態に設定する選択消去アドレス行程を含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されている。ＰＤＰには、画素に対応した複数の放電セルがマトリクス状に配列されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、入力映像信号に基づく画素データに応じて各放電セルに対して選択的にアドレス放電を生起させることにより、各放電セルを、サスティン放電が可能な状態である点灯モードの状態、及びサスティン放電が不可となる状態である消灯モードの状態の内の一方に設定する。そして、点灯モードの状態にある放電セルのみをそのサブフィールドの輝度重みに対応した回数分だけ繰り返しサスティン放電させることにより、この輝度重みに対応した視覚輝度を表現する。更に、少なくとも先頭のサブフィールドにおいて、全ての放電セルに対してリセット放電を生起させることにより、全放電セルを点灯及び消灯モードの内の一方の状態に初期化すると共にその後の放電を安定して生起させる為のプライミング粒子を放電セル内に形成させる。
【０００５】
又、かかるサブフィールド法に基づく階調駆動を実施するにあたり、低輝度での階調表現を滑らかにすることが可能な駆動方法が提案されている（例えば特許文献１の図６参照）。この駆動によって、黒表示（輝度レベル０）を担う第１階調よりも１段階だけ高輝度な第２階調を表現する場合、各サブフィールドの内で先頭のサブフィールドＳＦ１のみで放電セルを点灯モードに設定さる為の書込アドレス放電を生起させ、この点灯モードの状態にある放電セルを微小発光放電させる（□にて示す）。この際、これら書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。次に、第２階調よりも１段階だけ高輝度な第３階調を表現する場合、各サブフィールドの内で先頭から２番目に配置されているサブフィールドＳＦ２のみで放電セルを点灯モードに設定させる為の書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルを消灯モードに遷移させる為の消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、ＳＦ２のみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。この第３階調よりも１段階だけ高輝度な第４階調を表現する場合、先ず、ＳＦ１において放電セルを書込アドレス放電を生起させ、この放電セルを微小発光放電させる（□にて示す）。次に、各サブフィールドの内のサブフィールドＳＦ２のみで放電セルを書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルを消灯モードに遷移させる為の消去アドレス放電を生起させる（黒丸にて示す）。これら一連の駆動により、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、サブフィールドＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルを微小発光放電させ（□にて示す）た後、その階調に対応した１のサブフィールドのみで放電セルを消去アドレス放電させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、ＳＦ１にて上記微小発光放電、次のＳＦ２にて１回分のサスティン放電を夫々生起させた後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電を生起させる。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「単位表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【０００６】
この際、かかる駆動では、最も輝度重みが小なるサブフィールドＳＦ１において、表示画像に寄与する放電としてサスティン放電ではなく、このサスティン放電に比べて放電に伴う発光時の輝度レベルが低い微小発光放電を生起させるようにしている。よって、黒表示（輝度レベル０）よりも１段階だけ高輝度な第２階調を表す場合、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。又、かかる第２階調よりも１段階だけ高輝度な第３階調を表す場合には、微小発光放電を生起させることなく、１回分のサスティン放電に伴う輝度のみを表現するようにしている。従って、サスティン放電のみで輝度レベルを表現する場合に比して、低輝度画像を表現する際の階調表現能力が高まる。
【０００７】
ところが、上記の如き駆動方法を採用して、画面全体が高輝度となる絵柄の画像を表示させる場合には、サブフィールドＳＦ１及びＳＦ２各々において全ての放電セルで書込アドレス放電を生起させることになるので、かかる書込アドレス放電を生起させるべく印加する各種駆動パルスの波形に歪みが生じる。これにより、書込アドレス放電自体が生起されにくくなり、本来、点灯モードに設定されるべき放電セルでサスティン放電が生起されなくなり、画質劣化が生じるという問題が生じた。
【特許文献１】特開２００８−７０４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、画質劣化を生じさせることなくプラズマディスプレイパネルを駆動することが可能な駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、画素を担う複数の放電セルが形成されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動することにより前記入力映像信号によって示される各画素毎の輝度レベルをＮ段階（Ｎは２以上の整数）の階調で表現するプラズマディスプレイパネルの駆動方法であって、前記フィールド内の第１のサブフィールド及び当該第１のサブフィールドの直後に配置されている第２のサブフィールド各々は、前記入力映像信号に応じて前記放電セルを選択的に書込アドレス放電せしめることにより当該放電セルを点灯モードの状態に設定する選択書込アドレス行程を含み、前記Ｎ段階の階調の内の所定階調の輝度レベルを表現する場合には、前記第１及び前記第２のサブフィールド各々の前記選択書込アドレス行程において前記放電セルを前記点灯モードに設定させる第１発光駆動モードと、前記第１及び前記第２のサブフィールドの内の第２のサブフィールドの前記選択書込アドレス行程のみで前記放電セルを前記点灯モードに設定させる第２発光駆動モードとの内の一方を、前記放電セルの周辺に隣接する隣接放電セル各々の表示状態又は直前のフィールドでの前記放電セルの表示状態に基づいて選択して実行することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明を実施するための最良の形態】
【００１０】
各フィールド内において連続配置されている第１及び第２のサブフィールド各々は、入力映像信号に応じて放電セルを選択的に書込アドレス放電せしめることにより当該放電セルを点灯モードの状態に設定する選択書込アドレス行程を含む。この際、Ｎ段階の階調の内の所定階調の輝度レベルを表現する場合には、第１及び前記第２のサブフィールド各々の選択書込アドレス行程において放電セルを点灯モードに設定させる第１発光駆動モードと、第２のサブフィールドの選択書込アドレス行程のみで放電セルを点灯モードに設定させる第２発光駆動モードとの内の一方を、この放電セルの周辺に隣接する隣接放電セル各々の表示状態又は直前のフィールドでの上記放電セルの表示状態に基づいて選択して実行する。
【００１１】
かかる駆動によれば、ＰＤＰの１画面内において、上記第１発光駆動モードに基づき互いに連続する第１及び第２サブフィールド各々で書込アドレス放電が生起される放電セルと、第２発光駆動モードに基づき第２サブフィールドだけで書込アドレス放電が生起される放電セルとが混在することになる。この際、直前フィールドでの表示状態、又は隣接放電セルの表示状態によってはプライミング粒子のサポートを受けることができない放電セルが存在するので、このような放電セルに対しては第１及び第２サブフィールドの双方で書込アドレス放電を生起させる第１発光駆動モードで駆動し、その他の放電セルを第２発光駆動モードで駆動する。これにより、第１サブフィールドで全放電セルを書込アドレス放電させるような駆動方法を採用した場合に比して、１画面内において書込アドレス放電が生起される放電セルの数が多いことに起因する駆動パルスの波形歪みが緩和され、画像の劣化が抑制されるようになる。
【実施例】
【００１２】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１３】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、及び入力映像信号に応じてＰＤＰ５０を駆動する駆動部（後述する）から構成される。
【００１４】
ＰＤＰ５０は、表示面を担う前面透明基板(図示せぬ)と、キセノンガスを含む放電ガスの封入された放電空間を挟んで前面透明基板と対向した位置に配置されている背面基板(図示せぬ)とを備える。前面透明基板上には、図１に示すように、２次元表示画面の水平方向に夫々伸張して配置されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。更に、かかる前面透明基板上には、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを夫々覆うように保護層(図示せぬ)が形成されている。背面基板上には、２次元表示画面の垂直方向に夫々伸張して配置されている列電極Ｄ1〜Ｄmが形成されている。更に、かかる背面基板上には、列電極Ｄ1〜Ｄmを夫々覆うように蛍光体層(図示せぬ)が形成されている。上記保護層及び蛍光体層間には、放電ガスが封入された放電空間が設けられており、かかる放電空間を含んだ各行電極対（Ｘ、Ｙ）と列電極Ｄとの交叉部の領域に、画素を担う放電セルＰＣ（表示セル）が形成されている。
【００１５】
尚、上記保護層及び蛍光体層中には、二次電子放出材として、電子線の照射によって励起されて波長２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）が含まれている。
【００１６】
かかるＰＤＰ５０を駆動する駆動部は、図１に示すように、Ａ／Ｄ変換部１、遅延部２、発光駆動モード設定部３、画素駆動データ生成部４、メモリ５、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５及び駆動制御部５６を含む。
【００１７】
駆動制御部５６は、図２に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御部５６は、図２に示す如き、１フィールド又は１フレーム表示期間（以降、単位表示期間と称する）内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１W及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２W及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。この際、各サブフィールドＳＦのサスティン行程Ｉには、そのサブフィールドの輝度重み値に対応した発光維持期間が図２に示す如く予め割り当てられている。サスティン行程Ｉに割り当てられている発光維持期間は、図２に示すように、単位表示期間の先頭部に近いサブフィールに属するサスティン行程Ｉほど、その割当期間が短い。そして、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御部５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００１８】
パネルドライバは、駆動制御部５６から供給された各種制御信号に応じて、図３に示す駆動パルス印加シーケンスに従って各種駆動パルスをＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加する。
【００１９】
図３において、先ず、先頭のサブフィールドＳＦ１の第１リセット行程Ｒ１では、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。この間、Ｙ電極ドライバ５３が、接地電位（０ボルト）の状態から、時間経過に伴い緩やかにその電位が低下して負極性のピーク電位に到る前縁部の波形を有する負極性のリセットパルスＲＰ１Y2を発生し、これを全ての行電極Ｙ1〜Ｙnに印加する。尚、リセットパルスＲＰ１Y2における負極性のピーク電位は、後述する書込走査パルスＳＰWにおける負極性のピーク電位よりも高い電位、つまり０ボルトに近い電位である。すなわち、リセットパルスＲＰ１Y2の負極性ピーク電位を書込走査パルスＳＰWの負極性ピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、次の第１選択書込アドレス行程Ｗ１Wでのアドレス放電が不安定となるからである。尚、この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定する。
【００２０】
第１リセット行程Ｒ１では、上述した如きリセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において微弱なリセット放電が生起される。かかるリセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが、その後のサスティン行程Ｉにおいてサスティン放電が不可となる消灯モード状態に初期化される。更に、第１リセット行程Ｒ１では、上記リセットパルスＲＰ１Y2に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、次の第１選択書込アドレス行程Ｗ１Wにおいて正しく書込アドレス放電を生起させ得る量に調整される。
【００２１】
ここで、図１に示すプラズマディスプレイ装置は、放電セルＰＣ内の保護層及び蛍光体層中に、電子線照射によって励起されて波長２３０〜２５０ｎｍ内にピークを有するＣＬ発光を行うＣＬ発光ＭｇＯ結晶体を含ませることにより、従来のＰＤＰに比して大幅に放電確率の向上、放電遅れ時間の短縮及び放電の微弱化を実現したＰＤＰ５０を搭載している。かかるＰＤＰ５０によれば、上記第１リセット行程Ｒ１において生起させるべきリセット放電を微弱化しても、その後の各種放電を安定して生起させることが可能となる。よって、表示画像には関与しないリセット放電に伴う発光を抑えて、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【００２２】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、Ｙ電極ドライバ５３が、図３に示す如き負極性のピーク電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、かかるベースパルスＢＰ-のピーク電位よりも低い負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、０ボルトの電圧を行電極Ｘ1〜Ｘn各々に印加する。更に、第１選択書込アドレス行程Ｗ１Wでは、アドレスドライバ５５が、サブフィールドＳＦ１に対応した画素駆動データビットＤＢの論理レベルに応じたパルス電圧を有する画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットＤＢ（後述する）がメモリ５から供給された場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットＤＢがメモリ５から供給された場合には、アドレスドライバ５５は、低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、上記の如き画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には書込アドレス放電が生起される。かかる書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き書込アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第１リセット行程Ｒ１において初期化された消灯モードの状態を維持する。
【００２３】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図３に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ1〜Ｙnに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間で放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。尚、微小発光パルスＬＰの正極性ピーク電位は、後述するサブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷDにおいて行電極Ｙに印加される正極性のベースパルスＢＰ+のピーク電位と同一電位であり且つ後述するサブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて印加されるサスティンパルスＩＰの正極性ピーク電位よりも低い。これにより、Ｙ電極ドライバ５３では、上記微小発光パルスＬＰにおける正極性ピーク電位を生成する為の電源と、ベースパルスＢＰ+における正極性ピーク電位を生成する為の電源とを共有化することが可能となる。
【００２４】
又、微小発光行程ＬＬにおいて、上記微小発光パルスＬＰの印加に応じて放電セルＰＣ内で生起される微小発光放電は、行電極Ｙ側を陽極、列電極Ｄ側を陰極として両電極間で生起される放電（以下、列側陰極放電と称する）である。更に、微小発光放電は、サスティンパルスＩＰよりもその正極性ピーク電位が低い微小発光パルスＬＰによって生起された放電である為、後述するサスティン行程Ｉにおいて行電極Ｘ及びＹ間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。つまり、表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Wでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００２５】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、微小発光パルスＬＰにおける正極性ピーク電位の状態からその電位が緩やかに上昇して所定の正極性ピーク電位に到る立ち上がり波形を有するリセットパルスＲＰ２Y1を、全ての行電極Ｙ1〜Ｙnに印加する。この際、Ｙ電極ドライバ５３は、上記微小発光パルスＬＰにおける正極性ピーク電位に所定の正極性電位を重畳することにより、このリセットパルスＲＰ２Y1の立ち上がり波形を生成するようにしている。尚、リセットパルスＲＰ２Y1における立ち上がり波形は、後述するサスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかである。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得る正極性ピーク電位を有するリセットパルスＲＰ２Xを全ての行電極Ｘ1〜Ｘn各々に印加する。ここで、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。
【００２６】
第２リセット行程Ｒ２の前半部では、上記リセットパルスＲＰ２Y1の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間で比較的強い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。かかる第１リセット放電に伴い、次の第２選択書込アドレス行程Ｗ２Wにおいて書込アドレス放電を確実に生起させ得る量の荷電粒子が放電セルＰＣ内に形成される。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Y1の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００２７】
そして、かかる第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、図３に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到る立ち下がり波形を有するリセットパルスＲＰ２Y2を行電極Ｙ1〜Ｙnに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。上述した如き、負極性のリセットパルスＲＰ２Y2及び正極性のベースパルスＢＰ+の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電に応じて、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、次の第２選択書込アドレス行程Ｗ２Wにおいて正しく書込アドレス放電を生起させ得る量に調整される。ここで、リセットパルスＲＰ２Y2の負極性ピーク電位及びベースパルスＢＰ+の正極性ピーク電位は、行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、上記第１リセット放電に応じて行電極Ｘ及びＹ間で確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ２Y2における負極性ピーク電位は、書込走査パルスＳＰWの負極性ピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ２Y2のピーク電位を書込走査パルスＳＰWの負極性ピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、以下の第２選択書込アドレス行程Ｗ２Wでのアドレス放電が不安定となるからである。
【００２８】
第２選択書込アドレス行程Ｗ２Wでは、Ｙ電極ドライバ５３が、図３に示す如き負極性のピーク電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、かかるベースパルスＢＰ-よりも低い負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。更に、第２選択書込アドレス行程Ｗ２Wでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットＤＢの論理レベルに応じたピーク電位を有する画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットＤＢがメモリ５から供給された場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットＤＢがメモリ５から供給された場合には、アドレスドライバ５５は、低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、上記の如き画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には書込アドレス放電が生起される。更に、かかる書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰWが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ-及びＢＰ+に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている。よって、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記書込アドレス放電が生起されると、この書込アドレス放電に誘発されて、ベースパルスＢＰ-及びＢＰ+による電圧印加だけで、行電極Ｘ及びＹ間に放電が生起されるのである。かかる放電並びに上記書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。
【００２９】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ1〜Ｙn各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘnを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層から照射される光が前面透明基板を介して外部に照射されることにより、このサブフィールドＳＦ２の輝度重みに対応した１回分の表示発光が為される。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図３に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到る立ち下がり波形を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく消去アドレス放電を生起させ得る量に調整される。
【００３０】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷDでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｙ1〜Ｙn各々に印加しつつ、図３に示す如き負極性のピーク電位を有する消去走査パルスＳＰDを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。尚、前述したように、かかるベースパルスＢＰ+における正極性ピーク電位は、上記微小発光行程ＬＬにおいて行電極Ｙに印加される微小発光パルスＬＰの正極性ピーク電位と同一電位を有し、この選択消去アドレス行程ＷDの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止する為に印加される。又、選択消去アドレス行程ＷDの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘn各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷDにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットＤＢをその論理レベルに応じたピーク電位を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットＤＢがメモリ５から供給された場合には、これを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットＤＢがメモリ５から供給された場合には、アドレスドライバ５５は、これを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰDの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記消去走査パルスＳＰDと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に消去アドレス放電が生起される。かかる消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰDと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００３１】
サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図２に示す如き各サブフィールドの輝度重み値に対応した回数分だけ、正極性のピーク電位を有するサスティンパルスＩＰを、図３に示す如く全ての行電極Ｙ及びＸに対して交互に繰り返し印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層から照射される光が上記前面透明基板を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。尚、各サスティン行程Ｉ内において繰り返し印加されるサスティンパルスＩＰの総数は偶数である。これにより、各サスティン行程Ｉ内において、先頭のサスティンパルスＩＰは行電極Ｘに印加され、最終のサスティンパルスＩＰは行電極Ｙに印加されることになる。よって、各サスティン行程Ｉの終了直後、サスティン放電の生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。つまり、各放電セルＰＣ内の壁電荷形成状態は、第１リセット放電終了直後と同一となる。
【００３２】
そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００３３】
以上の如き駆動により、パネルドライバは、各放電セルＰＣ毎に、図４又は図５に示す１５通り（第１〜第１５階調）の発光駆動パターンの内から、入力映像信号に基づいて生成された画素駆動データＧＤ（後述する）に対応した１を選択して実行する。これにより、入力映像信号によって表される全輝度範囲を１５段階（第１〜第１５階調）にて表す階調表示が為される。
【００３４】
ここで、かかる画素駆動データＧＤは、図１に示すＡ／Ｄ変換部１、遅延部２、発光駆動モード設定部３、及び画素駆動データ生成部４によって生成される。
【００３５】
Ａ／Ｄ変換部１は、入力映像信号を、各放電セルＰＣ毎にその輝度レベルを例えば８ビットで表す画素データＰＤに変換して、遅延部２及び発光駆動モード設定部３に夫々供給する。
【００３６】
発光駆動モード設定部３は、先ず、放電セルＰＣ毎の画素データＰＤの系列に基づき、各放電セルＰＣが孤立セル（後述する）であるか否かを判定する。次に、発光駆動モード設定部３は、孤立セルであると判定された放電セルＰＣに対しては図４に示す発光駆動パターンに従った階調駆動を実施させるべき発光駆動モードＡを示す発光駆動モード信号ＧＭを生成する。一方、孤立セルではないと判定された放電セルＰＣに対しては、発光駆動モード設定部３は、図５に示す発光駆動パターンに従った階調駆動を実施させるべき発光駆動モードＢを示す発光駆動モード信号ＧＭを生成する。そして、発光駆動モード設定部３は、各放電セルＰＣ毎に上述した如き発光駆動モードを示す発光駆動モード信号ＧＭを図１に示す画素駆動データ生成部４に供給する。
【００３７】
図６は、発光駆動モード設定部３の内部構成の一例を示す図である。
【００３８】
図６において、フィールドメモリ３１は、Ａ／Ｄ変換器１から順次、供給される各放電セルＰＣ毎の画素データＰＤ各々を順次取り込んで記憶しつつ、１フィールド（又は１フレーム）分の取り込みが終了する度に、その取り込まれた順に画素データＰＤ各々を読み出す。この際、フィールドメモリ３１は、読み出した画素データＰＤと、その画素データＰＤに対応した表示画面内での座標位置とを対応づけして表す現フィールド画素データＰＤCUを、フィールドメモリ３２、時間孤立セル検出部３３及び空間孤立セル検出部３４に供給する。
【００３９】
フィールドメモリ３２は、フィールドメモリ３１から順次供給される各放電セルＰＣ毎の現フィールド画素データＰＤCUを順次取り込んで記憶しつつ、１フィールド（又は１フレーム）分の取り込みが終了する度に、その取り込まれた順に現フィールド画素データＰＤCU各々を読み出す。フィールドメモリ３２は、読み出した現フィールド画素データＰＤCUを、前フィールド画素データＰＤBEとして時間孤立セル検出部３３に供給する。
【００４０】
時間孤立セル検出部３３は、各フィールド毎に、１フィールド分の現フィールド画素データＰＤCUの各々と、１フィールド分の前フィールド画素データＰＤBEの各々とを、同一放電セルに対応したもの同士で比較する。これにより、時間孤立セル検出部３３は前フィールド及び現フィールド間において、図７Ａに示す如く［黒表示状態］から[非黒表示状態]へとその表示形態が遷移することになる放電セルを、時間孤立セルとして検出する。そして、時間孤立セル検出部３３は、この時間孤立セルにおける２次元画面内での座標位置を表す時間孤立セルデータＭＰＤを、発光駆動モード選定部３５に供給する。
【００４１】
空間孤立セル検出部３４は、各フィールド毎に、１フィールド分の現フィールド画素データＰＤCUに基づき、図７Ｂに示すように、周囲に隣接する放電セルの全てが１フィールド期間に亘り［黒表示状態］となり、且つ自身が黒表示以外の表示状態となる放電セルを、空間孤立セルとして検出する。そして、空間孤立セル検出部３４は、この空間孤立セルにおける２次元画面内での座標位置を表す空間孤立セルデータＤＰＤを、発光駆動モード選定部３５に供給する。
【００４２】
発光駆動モード選定部３５は、時間孤立セルデータＭＰＤ及び空間孤立セルデータＤＰＤに基づき、時間孤立セルに該当する放電セルＰＣ並びに空間孤立セルに該当する放電セルＰＣに対しては、図４に示す発光駆動パターンに従った階調駆動を実施させるべき発光駆動モードＡを示す発光駆動モード信号ＧＭを画素駆動データ生成部４に供給する。一方、時間孤立セル及び空間孤立セルのいずれにも該当しない放電セルＰＣに対しては、発光駆動モード選定部３５は、図５に示す発光駆動パターンに従った階調駆動を実施させるべき発光駆動モードＢを示す発光駆動モード信号ＧＭを画素駆動データ生成部４に供給する。
【００４３】
図１において、遅延処理部２は、Ａ／Ｄ変換部１から供給される画素データＰＤの系列を、上述した如き発光駆動モード設定部３の処理に費やされる期間だけ遅延させたものを遅延画素データＰＤＤとして画素駆動データ生成部４に供給する。尚、発光駆動モード設定部３の処理に費やされる期間とは、つの放電セルＰＣに対応した画素データＰＤが供給されてから、その放電セルＰＣに対応した発光駆動モード信号ＧＭが出力されるまでに費やされる期間である。
【００４４】
画素駆動データ生成部４は、先ず、各放電セルＰＣに対応した遅延画素データＰＤＤ各々に対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。例えば、誤差拡散処理において画素駆動データ生成部４は、画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺に隣接する画素（放電セルＰＣ）各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、画素駆動データ生成部４は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、夫々隣接する複数の画素（放電セルＰＣ）を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データ各々に、夫々異なる係数値のディザ係数を割り当てて加算することによりディザ加算画素データを得る。ディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、画素駆動データ生成部４は、上記ディザ加算画素データ中から上位４ビット分を抽出し、これを多階調化画素データＰＤSとする。次に、画素駆動データ生成部４は、発光駆動モード信号ＧＭに基づき、図４に示される変換テーブルＡ及び図５に示される変換テーブルＢの内の一方の変換テーブルを選択し、この変換テーブルに従って上記多階調化画素データＰＤSを１４ビットの画素駆動データＧＤに変換する。すなわち、画素駆動データ生成部４は、発光駆動モード信号ＧＭが発光駆動モードＡを示す場合には図４に示される変換テーブルＡに従って多階調化画素データＰＤSを画素駆動データＧＤに変換する。一方、発光駆動モード信号ＧＭが発光駆動モードＢを示す場合には、画素駆動データ生成部４は、図５に示される変換テーブルＢに従って多階調化画素データＰＤSを画素駆動データＧＤに変換する。尚、画素駆動データＧＤの各ビットの論理レベルは、そのビット桁に対応したサブフィールドにおいてアドレス放電（後述する）を生起させるか否かを示す。例えば、論理レベル１である場合にはアドレス放電を生起させる一方、論理レベル０である場合にはそのビット桁に対応したサブフィールドではアドレス放電を生起させない。
【００４５】
そして、画素駆動データ生成部４は、上記の如く生成した各放電セルＰＣ毎の１４ビットの画素駆動データＧＤを順次、メモリ５に供給する。
【００４６】
メモリ５は、上記画素駆動データＧＤを順次書き込む。ここで、１画面分、つまり第１行・第１列〜第ｎ行・第ｍ列の各画素（放電セルＰＣ）に対応した(ｎ×ｍ)個分の画素駆動データＧＤ(1,1)〜ＧＤ(n,m)の書き込みが終了すると、メモリ５は、以下の如き読み出し動作を行う。
【００４７】
先ず、メモリ５は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第１ビット目を画素駆動データビットＤＢ(1,1)〜ＤＢ(n,m)と捉え、これらを図２に示すサブフィールドＳＦ１において１表示ライン分ずつ読み出してアドレスドライバ５５に供給する。次に、メモリ５は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第２ビット目を画素駆動データビットＤＢ(1,1)〜ＤＢ(n,m)と捉え、これらを図２に示すサブフィールドＳＦ２において１表示ライン分ずつ読み出してアドレスドライバ５５に供給する。以下、同様にして、メモリ５は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の各ビットを同一ビット桁同士にて分離して読み出し、そのビット桁に対応したサブフィールドにおいて、夫々を画素駆動データビットＤＢ(1,1)〜ＤＢ(n,m)としてアドレスドライバ５５に供給する。
【００４８】
これにより、放電セルＰＣ各々は、図４に示す発光駆動モードＡ又は図５に示す発光駆動モードＢに従って、その放電セルＰＣに対応した画素駆動データＧＤに基づく階調（第１〜第１５階調）に対応した発光駆動パターンの駆動形態にて発光駆動されることになる。
【００４９】
図４に示す発光駆動モードＡに従った駆動によれば、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。又、第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１及びＳＦ２で夫々放電セルＰＣを点灯モードに設定させる為の書込アドレス放電（□及び◎にて示す）を生起させ、次のサブフィールドＳＦ３において放電セルＰＣを消灯モードに遷移させる為の消去アドレス放電（●にて示す）を生起させる。よって、第３階調では、サブフィールドＳＦ１において放電セルＰＣを微小発光放電（□にて示す）させた後、ＳＦ２〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電（◎にて示す）が為される。よって、第３階調では、ＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。又、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、サブフィールドＳＦ１及びＳＦ２各々で放電セルＰＣを点灯モードに設定させる為の書込アドレス放電（□及び◎にて示す）を生起させた後、サブフィールドＳＦ３〜ＳＦ１４の内のＳＦ４のみで放電セルＰＣを消灯モードに遷移させる為の消去アドレス放電（●にて示す）を生起させる。よって、第４階調では、ＳＦ１にて輝度レベル「α」の発光を伴う微小発光放電（□にて示す）が生起され、ＳＦ２及びＳＦ３で合計して３回分のサスティン放電（◎、○にて示す）が生起されるので、輝度レベル「α」＋「３」に対応した輝度が表現される。又、第５階調〜第１５階調各々では、上記第３及び第４階調での駆動と同様にサブフィールドＳＦ１及びＳＦ２各々で放電セルＰＣを書込アドレス放電（□及び◎にて示す）させた後、サブフィールドＳＦ５〜ＳＦ１４各々の内、その階調に対応した１のＳＦのみで放電セルＰＣを消去アドレス放電（黒丸にて示す）させる。よって、第５階調〜第１５階調各々では、ＳＦ１にて輝度レベル「α」の発光を伴う微小発光放電（□にて示すが生起された後、その階調に対応した数だけ連続したサブフィールド各々（○にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電（◎、○にて示す）が生起される。これにより、第５階調〜第１５階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【００５０】
一方、図５に示す発光駆動モードＢに従った駆動においては、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、上記発光駆動モードＡと同様に、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを書込アドレス放電（□にて示す）させる。よって、発光駆動モードＢによる第２階調では、サブフィールドＳＦ１のみで微小発光放電（□にて示す）が生起され、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。又、発光駆動モードＢにおいて、第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを書込アドレス放電（◎にて示す）させ、次のサブフィールドＳＦ３において放電セルＰＣを消去アドレス放電（●にて示す）させる。よって、かかる第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電（◎にて示す）が生起され、輝度レベル「１」に対応した輝度が表現される。又、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、サブフィールドＳＦ２のみで放電セルＰＣを書込アドレス放電（□及び◎にて示す）させた後、サブフィールドＳＦ３〜ＳＦ１４の内のＳＦ４のみで放電セルＰＣを消去アドレス放電（●にて示す）させる。よって、発光駆動モードＢによる第４階調では、ＳＦ２及びＳＦ３で合計して３回分のサスティン放電（◎、○にて示す）が生起され、輝度レベル「３」に対応した輝度が表現される。又、発光駆動モードＢによる第５階調〜第１５階調各々では、上記第３及び第４階調での駆動と同様にサブフィールドＳＦ２のみで放電セルＰＣを書込アドレス放電（◎にて示す）させた後、サブフィールドＳＦ５〜ＳＦ１４各々の内、その階調に対応した１のＳＦのみで放電セルＰＣを消去アドレス放電（黒丸にて示す）させる。よって、発光駆動モードＢによる第５階調〜第１５階調各々では、サブフィールドＳＦ２以降のサブフィールド各々の内で、その階調に対応した数だけ連続したサブフィールド各々（○にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電（◎、○にて示す）が生起される。従って、発光駆動モードＢによる第５階調〜第１５階調各々では、１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。
【００５１】
このように、図５に示す如き発光駆動モードＢに従った駆動では、第２階調よりも高輝度を表現する第３〜第１４階調各々において、発光駆動モードＡの場合とは異なり、サブフィールドＳＦ１で書込アドレス放電及び微小発光放電を生起させないようにしている。
【００５２】
ここで、図１に示すディスプレイ装置では、上記発光駆動モード設定部３及び画素駆動データ生成部４の動作により、各放電セルＰＣ毎に、その放電セルＰＣを発光駆動させる際に採用すべき発光駆動モードを設定するようにしている。
【００５３】
すなわち、発光駆動モード設定部３及び画素駆動データ生成部４は、各放電セルＰＣ毎の画素駆動データＧＤに基づき、その放電セルＰＣが図７Ａの如き表示形態（時間孤立セル）又は図７Ｂの如き表示形態（空間孤立セル）になると判断される場合には、この放電セルを図４に示す如き発光駆動モードＡに従って駆動させる。一方、放電セルＰＣが図７Ａ及び図７Ｂのいずれの状態にもならないと判断される場合には、この放電セルを図５に示す如き発光駆動モードＢに従って駆動させる。
【００５４】
かかる発光駆動モード設定によれば、ＰＤＰ５０の１画面内において、図４に示す発光駆動モードＡに従って駆動される放電セルＰＣと、図５に示す発光駆動モードＢに従って駆動される放電セルＰＣとが混在することになる。この際、発光駆動モードＡでは、黒表示よりも１段階だけ高輝度な第２階調のみならず、第３階調以降の高輝度を表す各階調でも、図４に示す如く先頭のサブフィールドＳＦ１において微小発光放電（□にて示す）を生起させているが、発光駆動モードＢでは、図５に示す如く第２階調のみで微小発光放電を生起させるようにしている。すなわち、発光駆動モードＢに従って駆動される放電セルＰＣでは、第３階調以降の各階調で高輝度を表現する場合、サブフィールドＳＦ１において、微小発光放電を生起させる為の書込アドレス放電が生起されない。
【００５５】
よって、上述した如く、発光駆動モードＡに従って駆動される放電セルと、発光駆動モードＢに従って駆動される放電セルとを混在させることにより、全ての放電セルＰＣを発光駆動モードＡに従って駆動させる場合に比して、サブフィールドＳＦ１において、書込アドレス放電する放電セルの数が小となる。これにより、書込アドレス放電する放電セルの数が多いことに起因する各種駆動パルスの波形歪みが緩和され、特に、全体的に高輝度な画像を表示する場合にその画質の劣化が抑制されるようになる。
【００５６】
ここで、放電セルの内で、図７Ａに示す如き表示形態となる時間孤立セルは、前フィールドの段階ではサスティン放電が一切生起されないので、この前フィールドの段階でのサスティン放電に伴うプライミング粒子発生の作用を受けることができない。又、図７Ｂに示す如き表示形態となる空間孤立セルは、周囲に隣接する放電セルの全てがサスティン放電しないので、これら隣接する放電セル各々によるサスティン放電に伴うプライミング粒子発生の作用を受けることができない。このようなプライミング粒子不足は、上記書込アドレス放電の失敗確率を高めることになる。この際、図２に示すように、各サブフィールドのアドレス行程において、サブフィールドＳＦ１及びＳＦ２各々では選択書込方式（Ｗ１W、Ｗ２W）、ＳＦ３〜ＳＦ１４各々では選択消去方式（ＷD）を採用した駆動を行う場合、ＳＦ２で書込アドレス放電を失敗してしまうとそれ以降、選択書込方式のアドレス行程は存在しない。よって、ＳＦ２で書込アドレス放電を失敗した放電セルは暗点となって、表示品質を著しく悪化させてしまう。
【００５７】
そこで、全ての放電セルの内で、図７Ａに示す如き表示形態となる時間孤立セル及び図７Ｂに示す如き表示形態となる空間孤立セルに対しては、発光駆動モードＡに従った駆動を採用することにより、サブフィールドＳＦ１で書込アドレス放電及び微小発光放電を生起させてプライミング粒子の発生を促すようにしている。これにより、サブフィールドＳＦ２での書込アドレス放電（◎にて示す）を安定して生起させることが可能となるので、図２に示す如き駆動を実行した場合にも、暗点の発生を抑制させた良好な表示画像を提供することができるようになる。
【００５８】
尚、第３階調以降の各階調で高輝度を表現する場合、発光駆動モードＡに従った駆動では微小発光放電が生起され、発光駆動モードＢに従った駆動では微小発光放電は生起されない。よって、１画面内において、発光駆動モードＡに従って駆動される放電セルと、発光駆動モードＢに従って駆動される放電セルとで輝度差が生じることになる。そこで、微小発光放電としては、上記輝度差が視聴者によって視覚されない程度にその放電強度を弱めたものを生起させるのが好ましい。
【００５９】
ここで、時間孤立セル検出部３３は、図７Ａに示す如く、前フィールドで黒表示（輝度レベル０）状態、現フィールドでは黒表示以外の表示状態となるものを時間孤立セルとして検出するようにしているが、これに限らない。例えば、この前フィールドの表示形態としては、第２階調に対応する輝度レベル以下の表示形態、つまり所定輝度レベル以下の表示形態となる放電セルを時間孤立セルとして検出するようにしてもよい。
【００６０】
同様に、空間孤立セル検出部３４では、現フィールドにおいて、周囲に隣接する全ての放電セルが所定の輝度レベル以下となる表示形態となり且つ自身が所定の輝度レベル以上の表示状態となる放電セルを空間孤立セルとして検出するようにしても良い。尚、空間孤立セル検出部３４は、周囲に隣接する全ての放電セルの内の所定数以上の放電セルが所定の輝度レベル以下の表示形態となり且つ自身が所定の輝度レベル以上の表示状態となる放電セルを空間孤立セルとして検出するようにしても良い。例えば、周囲に隣接する全ての放電セルの数が図７Ｂの如く８つである場合には、その内の６つの放電セルが所定の輝度レベル以下となる表示形態となり且つ自身が所定の輝度レベル以上の表示状態となる放電セルを空間孤立セルとして検出するようにしても良い。
【００６１】
又、空間孤立セル検出部３４としては、周囲に隣接する全ての放電セルの内で所定位置に配置されている放電セルが所定の輝度レベル以下となる表示形態となり且つ自身が所定の輝度レベル以上の表示状態となる放電セルを空間孤立セルとして検出するようにしても良い。例えば、ＰＤＰ５０の構造上、図７Ｂに示す如き８つの隣接放電セルの内で斜め上及び斜め下方向に隣接する放電セルにおいて生起されたサスティン放電に伴うプライミング粒子発生の作用が期待できない場合には、８つの隣接放電セルの内で上下左右方向に位置する放電セルの表示形態を空間孤立セル検出の条件とする。
【００６２】
又、発光駆動モード設定部３では、図７Ａに示す如き表示形態となる時間孤立セル、又は図７Ｂに示す如き表示形態となる空間孤立セルに該当する放電セルのみを、図４に示す発光駆動モードＡに従って駆動させるようにしているが、図８に示す如き表示形態となる時空間孤立セルのみを発光駆動モードＡに従って駆動させるようにしても良い。
【図面の簡単な説明】
【００６３】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図３】図２に示される発光駆動シーケンスに従ってＰＤＰ５０に印加する各種駆動パルスの印加シーケンスを示す図である。
【図４】発光駆動モードＡによる各階調毎の発光駆動パターンを示す図である。
【図５】発光駆動モードＢによる各階調毎の発光駆動パターンを示す図である。
【図６】発光駆動モード設定部３の内部構成を示す図である。
【図７Ａ】時間孤立セル及び空間孤立セルにおける表示状態の一例を示す図である。
【図７Ｂ】時間孤立セル及び空間孤立セルにおける表示状態の一例を示す図である。
【図８】時空間孤立セルにおける表示状態の一例を示す図である。
【主要部分の符号の説明】
【００６４】
３      発光駆動モード設定部
４      画素駆動データ生成部
３３    時間孤立セル検出部
３４    空間孤立セル検出部
３５    発光駆動モード選定部
５０    ＰＤＰ
５１    Ｘ電極ドライバ
５３    Ｙ電極ドライバ
５５    アドレスドライバ
５６    駆動制御部
【図１】
2009300505.tif 000003
【図２】
2009300505.tif 000004
【図３】
2009300505.tif 000005
【図４】
2009300505.tif 000006
【図５】
2009300505.tif 000007
【図６】
2009300505.tif 000008
【図７Ａ】
2009300505.tif 000009
【図７Ｂ】
2009300505.tif 000010
【図８】
2009300505.tif 000011