(57)【要約】  本発明の課題は、半導体ウエハにホールを形成する工程を有するプロセスの管理において、非破壊検査を用いながら、従来よりも厳密にかつ簡便にプロセス管理することができる半導体デバイスの製造方法を提供することにある。  本発明の半導体デバイスの製造方法は、半導体ウエハに複数形成されたホールにおける一つのホールを測定対象ホールとして特定し、前記測定対象ホールにおけるホールトップの形状又は直径と、該測定対象ホールにおけるホールボトムの形状又は直径と、該測定対象ホールにおける底の状態又は底の残渣物とについて、非破壊的に測定し、前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とに基づいて、半導体デバイスのプロセス管理をすることを特徴とする。【特許請求の範囲】
【請求項１】
半導体ウエハに複数形成されたホールにおける一つのホールを測定対象ホールとして特定し、
前記測定対象ホールにおけるホールトップの形状又は直径と、該測定対象ホールにおけるホールボトムの形状又は直径と、該測定対象ホールにおける底の状態又は底の残渣物とについて、非破壊的に測定し、
前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とに基づいて、半導体デバイスのプロセス管理をすることを特徴とする半導体デバイスの製造方法。
【請求項２】
前記ホールトップの形状又は直径の測定は、前記半導体ウエハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有することを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記ホールボトムの形状又は直径の測定は、前記半導体ウエハに対して電子ビームを照射することにより該半導体ウエハに生じる電流である基板電流を測定する処理を有することを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項４】
前記底の状態又は底の残渣物の測定は、前記半導体ウエハに対して電子ビームを照射することにより該半導体ウエハに生じる電流である基板電流を測定する処理を有することを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項５】
前記ホールトップの形状又は直径が所定値であり、前記ホールボトムの形状又は直径が所定値であり、さらに、前記底の状態又は底の残渣物が所定状態である場合に、前記測定対象ホールが正常に形成されていると判断することを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項６】
前記非破壊的な測定は、
電子ビームの軌跡が前記測定対象ホールを横切るように、前記半導体ウエハに対して電子ビームを照射し、
前記照射の際に生じる二次電子の波形と、前記照射の際に前記半導体ウエハに生じる電流の波形である基板電流波形とを検出し、
前記二次電子の波形を用いて、前記ホールトップの形状又は直径を測定し、
前記基板電流波形を用いて、前記ホールボトムの形状又は直径を測定し、
前記測定対象ホールを横切る電子ビームよりも太い電子ビームを、前記測定対象ホールに対して一定時間照射し、この照射をしたとき生じた前記基板電流を前記太い電子ビームによって前記半導体ウエハに入射した電流で割った値であるＥＢＳ値とを測定し、
半導体デバイスのプロセス管理は、
前記ホールトップの直径と、前記ホールボトムの直径と、ＥＢＳ値とに基づいて行うことを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項７】
前記二次電子の波形及び基板電流波形は、前記半導体ウエハに対しての前記電子ビームの照射により同時に得られる波形であることを特徴とする請求項６に記載の半導体デバイスの製造方法。
【請求項８】
前記半導体デバイスのプロセス管理は、前記半導体ウエハにおけるホールの配置密度と前記測定の結果とに基づいて行うことを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項９】
前記半導体デバイスのプロセス管理は、前記半導体ウエハにおけるホールに関してのレイアウト（配列態様パターン又は配置態様パターン）と前記測定の結果とに基づいて行うことを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項１０】
前記ホールトップの形状又は直径の測定は、前記半導体ウエハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有し、
前記ホールボトムの形状又は直径の測定は、前記半導体ウエハに対して電子ビームを照射することにより該半導体ウエハに生じる電流を測定する処理を有し、
前記ホールトップ及びホールボトムについての測定で取得したデータに基づいて、前記ホールトップの形状を示す画像及び数値と、前記ホールボトムの形状を示す画像及び数値とを、表示装置に表示させることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項１１】
前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とを、表示装置に表示させることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関するものである。また、本発明は、電子ビーム、イオンビーム、光又は電磁波などを利用して、半導体デバイスの製造工程途中のプロセス評価を行う技術に関する。
【背景技術】
【０００２】
半導体デバイスには、一般に、何千万個以上のコンタクトホール又はビアホールと呼ばれる穴（ホール）が形成される。これらのホールは通常エッチングというプロセスを行うことによって形成される。これらのホールは電気を通すための穴であるので、所望の出来上がり形状を持つかどうか確認する必要がある。【０００３】
図１６は、半導体ウエハに形成されたホールの一例を示す部分断面図である。半導体ウエハであるシリコン基板２０１の表面には、酸化膜２０２が形成されている。酸化膜２０２を貫くように、すなわちシリコン基板２０１の表面が露出するようにホールが形成されている。ホールの開口部の直径がホールトップ径ｄ１である。ホールの底の直径がホール底径ｄ２である。また、ホールの底には、酸化膜２０２のエッッチングの残り、ホールの底についてのシリコンの酸化による膜、又はレジスト残渣などからなる残渣２０３が存在する場合がある。【０００４】
コンタクトホール、ビアホールなどの出来栄えを非破壊で観察する方法としては、ＣＤＳＥＭによる観察が知られている。ＣＤＳＥＭは、高性能な電子顕微鏡の一種であり、電子ビームを試料（シリコン基板２０１）上に走査して生じる二次電子を集めて画像化し、ホールトップ径ｄ１の測長及びそのホール開口部の形状を観察できる能力をもつ。【０００５】
ＣＤＳＥＭによる観察又は測長は、現在の半導体プロセスにおけるホール形成プロセスの唯一の管理手段である。そして、工場など量産工場では、特にＣＤＳＥＭによりホールトップ径ｄ１についてホール形成工程後に測定されている。【０００６】
一方、半導体ウエハに対して電子ビームを照射し、その照射時に半導体ウエハに流れる電流である基板電流を用いて、半導体デバイスのプロセスの良否を評価する方法（ＥＢＳＣＯＰＥ基板電流法）が本願の発明者によって発明されている（例えば、特許文献１から３参照）。【０００７】
ＥＢＳＣＯＰＥ基板電流法は、例えばエッチングを終えた状態の半導体ウエハに対して、一定のエネルギーを持つ電子ビームを数秒間、照射し、その時に生じる基板電流の大小あるいは極性からプロセスの状態を知る方法である。電子ビームエネルギーとしては例えば０から数Ｋｅｖが利用され、電流量としてはピコアンペア（ｐＡ）あるいはナノアンペア（ｎＡ）の大きさが用いられる。【０００８】
このＥＢＳＣＯＰＥ基板電流法では、２つの半導体ウエハに対するプロセス結果が同じである場合、同じ基板電流が生じ、プロセス結果が異なる場合、異なった電流が生じることで行われたプロセスが標準状態と同じかどうかを判断できる。さらに、この方法では試料に電子ビームを走査した際に生じる基板電流の波形を用いて、ホール底径ｄ２を直接測ることもできる。【０００９】
【特許文献１】特許３３３４７５０号公報
【特許文献２】特許３２９２１５９号公報
【特許文献３】特許３１７５７６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら従来においては、技術の制約があってＣＤＳＥＭによるホールトップ径ｄ１の管理だけが行われており、ホール形成の評価に必要なほかの諸量については、何も測定されていなかった。近年になって背景技術に掲げたように、ホール構造の個々の部位を計測する技術が、それぞれ考え出されつつある。しかし、ホール構造を全体的又は総合的に計測してプロセスの最適化がなされたか否かを、比較的に簡便に知る手段が実用化されていないという課題があった。【００１１】
そのため、現在においても、ホール形成工程はホールトップ径ｄ１という１つの測定量だけを用いてプロセス管理が実行されており、結果的に十分なプロセス管理は実行されず不良品を作り出す元になっていた。【００１２】
また、従来においては、破壊検査としてＳＥＭ（走査型電子顕微鏡）による断面観察が存在していた。図１７は、ＳＥＭを用いた半導体デバイスのプロセス評価方法を示すフローチャートである。まず、エッチング特性の評価のためにフォトリソグラフィーを用いて、複数枚の半導体ウエハ上に同一パターンを形成する（ステップＳ１０１）。【００１３】
そして、それぞれの半導体ウエハに対して、エッチング水準を変えてプロセスを行う（ステップＳ１０２）。次いで、レジストを剥離して測定対象サンプルとする（ステップＳ１０３）。次いで、ＦＩＢ（収束イオンビーム）又は人手により半導体ウエハを破断してホールの断面を露出させる（ステップＳ１０４）。次いで、ＳＥＭ又はＴＥＭ（透過型顕微鏡）を用いてホールの断面を観察する（ステップＳ１０５）。この観察結果に基づいて、最適なエッチング条件を選択する（ステップＳ１０６）。【００１４】
しかしながら、ＳＥＭ又はＴＥＭによって検査した半導体ウエハは、ＦＩＢ又は手で破断されているので、製品として利用することができない。そのため、ＳＥＭ又はＴＥＭを用いた半導体デバイスのプロセス評価では、ロット毎の少数抜き取り検査となる。また、ＳＥＭ又はＴＥＭによるプロセス評価では、サンプル作製にも多大な時間がかかるため、半導体ウエハあたり、数点という非常に少ない点数の測定が行われていた。さらにまた、試料作製によって貴重なホール構造の一部分を損失することも起こるため、観察したい場所が観察できないという課題もあった。【００１５】
したがって、ＳＥＭ又はＴＥＭによるプロセス評価では、プロセスを真に最適化するために必要な分析サンプル数には到底達することは無く、測定されたサンプル点が代表である保障もなく、サンプルの切り出し方によってはサンプルそのものを傷めてしまうため、真の分析結果が得られないという課題があった。【００１６】
９０ｎｍ以降の微細化プロセスでは、ＳＥＭの分解能では足りないためＴＥＭを利用する必要が生じているが、この手法はさらに時間と手間がかかり、実用的ではなかった。【００１７】
本発明は、このような従来技術の課題を解決するためになされたものであり、半導体ウエハにホールを形成する工程を有するプロセスの管理において、非破壊検査を用いながら、従来よりも厳密にかつ簡便にプロセス管理することができる半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明の半導体デバイスの製造方法は、半導体ウエハに複数形成されたホールにおける一つのホールを測定対象ホールとして特定し、前記測定対象ホールにおけるホールトップの形状又は直径と、該測定対象ホールにおけるホールボトムの形状又は直径と、該測定対象ホールにおける底の状態又は底の残渣物とについて、非破壊的に測定し、前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とに基づいて、半導体デバイスのプロセス管理をすることを特徴とする。
本発明の半導体デバイスの製造方法によれば、半導体ウエハに形成されたある一つのホールを測定対象ホールとする。そして、その測定対象ホールのホールトップの形状、ホールボトムの形状、ホール底の状態などを測定して、プロセス管理する。したがって、特定の測定対象ホールが正常に形成されているか否か等について、全体的かつ総合的に評価でき、従来よりも厳密に且つ正確なプロセス管理をすることができる。すなわち、従来のＣＤＳＥＭでは、特定の測定対象ホールについてのホールトップの形状を測定しているだけであるので、厳密なプロセス管理をすることができなかった。また、従来のＥＢＳＣＯＰＥ基板電流法ではホールボトム径（ホール底径）を図ることができるが、特定の測定対象ホールの形状などを全体的に測定することは行っていなかった。また、ＳＥＭ又はＴＥＭを用いたプロセス管理では、膨大な時間及びコストが必要になるとともに、測定対象の半導体ウエハが破損してしまうという不都合があった。本発明によれば、これらの不都合を回避しながら、厳密且つ正確なプロセス管理をすることができる。したがって、本発明によれば、高性能な半導体デバイスを低コストで製造することができる。【００１９】
また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径の測定が、前記半導体ウエハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有することを特徴とする。
本発明の半導体デバイスの製造方法によれば、１つのホールについての全体な測定において、ホールトップの形状などの測定を、ＣＤＳＥＭを用いて非破壊的に実行することができる。【００２０】
また、本発明の半導体デバイスの製造方法は、前記ホールボトムの形状又は直径の測定が、前記半導体ウエハに対して電子ビームを照射することにより該半導体ウエハに生じる電流である基板電流を測定する処理を有することを特徴とする。
本発明の半導体デバイスの製造方法によれば、１つのホールについての全体な測定において、ホールボトムの形状などの測定を、ＥＢＳＣＯＰＥ基板電流法を用いて非破壊的に実行することができる。【００２１】
また、本発明の半導体デバイスの製造方法は、前記底の状態又は底の残渣物の測定が、前記半導体ウエハに対して電子ビームを照射することにより該半導体ウエハに生じる電流である基板電流を測定する処理を有することを特徴とする。
本発明の半導体デバイスの製造方法によれば、１つのホールについての全体な測定において、ホールボトムの状態又は残渣物などの測定を、ＥＢＳＣＯＰＥ基板電流法を用いて非破壊的に実行することができる。【００２２】
また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径が所定値であり、前記ホールボトムの形状又は直径が所定値であり、さらに、前記底の状態又は底の残渣物が所定状態である場合に、前記測定対象ホールが正常に形成されていると判断することを特徴とする。
本発明の半導体デバイスの製造方法によれば、ホールトップの形状等、ホールボトムの形状等及び底の状態等の３つ要素それぞれが全て適正である場合に、測定対象ホールが正常に形成されていると判断することができる。したがって、従来のように、１つの要素でプロセス管理していた場合に比較して、格段に高精度なプロセス管理をすることができる。【００２３】
また、本発明の半導体デバイスの製造方法は、前記非破壊的な測定が、電子ビームの軌跡が前記測定対象ホールを横切るように、前記半導体ウエハに対して電子ビームを照射し、前記照射の際に生じる二次電子の波形と、前記照射の際に前記半導体ウエハに生じる電流の波形である基板電流波形とを検出し、前記二次電子の波形を用いて、前記ホールトップの形状又は直径を測定し、前記基板電流波形を用いて、前記ホールボトムの形状又は直径を測定し、前記測定対象ホールを横切る電子ビームよりも太い電子ビームを前記測定対象ホールに対して一定時間照射し、この照射をしたとき生じた前記基板電流を前記太い電子ビームによって前記半導体ウエハに入射した電流で割った値であるＥＢＳ値とを測定し、半導体デバイスのプロセス管理は、前記ホールトップの直径と、前記ホールボトムの直径と、ＥＢＳ値とに基づいて行うことを特徴とする。
本発明の半導体デバイスの製造方法によれば、ＣＤＳＥＭによりホールトップの形状等を測定でき、ＥＢＳＣＯＰＥ基板電流法のラインスキャンモードでホールボトムの形状等を測定でき、ＥＢＳＣＯＰＥ基板電流法のブランケットモードでホールボトムの残渣などについて測定することができる。ここで、ＥＢＳＣＯＰＥ基板電流法のラインスキャンモードとは、ＣＤＳＥＭと同じように電子ビームを細く絞ってサンプルに照射するモードである。また、ＥＢＳＣＯＰＥ基板電流法のブランケットモードとは、一定エネルギーの太い電子ビームをサンプルに一定時間照射するモードである。【００２４】
また、本発明の半導体デバイスの製造方法は、前記二次電子の波形及び基板電流波形が、前記半導体ウエハに対しての前記電子ビームの照射により同時に得られる波形であることを特徴とする。
本発明の半導体デバイスの製造方法によれば、一本の電子ビームの走査によって、ホールトップの形状等とホールボトムの形状等とを同時に測定することができる。したがって、本発明によれば、より迅速かつ低コストに、厳密なプロセス管理をすることができる。【００２５】
また、本発明の半導体デバイスの製造方法は、前記半導体デバイスのプロセス管理が、前記半導体ウエハにおけるホールの配置密度と前記測定の結果とに基づいて行われることを特徴とする。
本発明の半導体デバイスの製造方法によれば、測定対象ホールのホールトップの形状、ホールボトムの形状及びホール底の状態等と、ホールの配置密度とに基づいて、プロセス管理をすることができる。したがって、より厳密に且つ正確なプロセス管理をすることができる。【００２６】
また、本発明の半導体デバイスの製造方法は、前記半導体デバイスのプロセス管理が、前記半導体ウエハにおけるホールに関してのレイアウト（配列態様パターン又は配置態様パターン）と前記測定の結果とに基づいて行われることを特徴とする。
本発明の半導体デバイスの製造方法によれば、測定対象ホールのホールトップの形状、ホールボトムの形状及びホール底の状態等と、ホールに関してのレイアウトとに基づいて、プロセス管理をすることができる。したがって、より厳密に且つ正確なプロセス管理をすることができる。【００２７】
また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径の測定が、前記半導体ウエハに対して電子ビームを照射することにより生じる二次電子及び反射電子を測定する処理を有し、前記ホールボトムの形状又は直径の測定が、前記半導体ウエハに対して電子ビームを照射することにより該半導体ウエハに生じる電流を測定する処理を有し、前記ホールトップ及びホールボトムについての測定で取得したデータに基づいて、前記ホールトップの形状を示す画像及び数値と、前記ホールボトムの形状を示す画像及び数値とを、表示装置に表示させることを特徴とする。
本発明の半導体デバイスの製造方法によれば、特定の測定対象ホールについての前記ホールトップの形状及びホールボトムの形状を画面に表示させることができる。この表示は、測定対象の半導体ウエハを破損させることなく実行でき、ＳＥＭ及びＴＥＭに比較して、格段に低コスト且つ迅速に実行することができる。したがって、本発明によれば、高性能な半導体デバイスを低コストで製造することができる。【００２８】
また、本発明の半導体デバイスの製造方法は、前記ホールトップの形状又は直径と、前記ホールボトムの形状又は直径と、前記底の状態又は底の残渣物とを、表示装置に表示させることを特徴とする。
本発明の半導体デバイスの製造方法によれば、特定の測定対象ホールについての全体的且つ総合的な構造を画面に表示させることができる。この表示は、測定対象の半導体ウエハを破損させることなく実行でき、ＳＥＭ及びＴＥＭに比較して、格段に低コスト且つ迅速に実行することができる。したがって、本発明によれば、高性能な半導体デバイスを低コストで製造することができる。
【発明の効果】
【００２９】
本発明によれば、非常に厳密な非破壊ホールプロセス管理が可能となる。厳密なホールプロセス管理は半導体製造における歩留まりの向上に直接寄与する。管理対象としたい任意のホールを測定対象に選択できるので、あらゆるレイアウトを有する実際の半導体デバイスに適用できる。本発明は、製品デバイスを直接測定することも可能であり、テストウエハを用意する必要も無い。【００３０】
本発明は、電子ビームの代わりにレーザー光線などを適用することもできる。
レーザー光線を電子ビームと同様にして用いて、電子ビームの場合と同様の測定結果を得ることも可能である。すなわち、ホールトップ径、ホールボトム径及びホールボトム残渣などの知るために、レーザー光線の回折現象を使ったスキャットロメトリーの測定値を利用してもよい。【００３１】
また、本発明は、電磁波又はイオンをプローブ（電子ビームの代わり）とすることもできるのは言うまでもない。また、本発明は、ホールトップ、ホールボトム、ホール底残渣の３つの要素に限らず、それ以外の他の要素を計測して評価の対象に加えてもよいことは言うまでもない。
また、本発明は、まったく同じホールでなくとも、実質的に同じプロセスを受けたと思われる近傍のホールやそれらの平均的な測定値をプロセス管理に使っても上記と同様の効果が得られることは言うまでも無い。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態に係る半導体デバイスの製造方法を示すフローチャートである。
【図２】同上の半導体デバイスの製造方法で用いられるＣＤＳＥＭの概要を示す説明図である。
【図３】同上の半導体デバイスの製造方法で用いられるＥＢＳＣＯＰＥの概要を示す説明図である。
【図４】半導体ウエハに対するショットの配置の一例を示す平面図である。
【図５】図４における１つのショットについて詳細に示した平面図である。
【図６】第１実施形態の半導体デバイスの製造方法において管理すべき値の表を示す図である。
【図７】第１実施形態の半導体デバイスの製造方法において最適プロセスを行うためのプロセス管理の集合を示す図である。
【図８】本発明の第２実施形態に係る半導体デバイスの製造方法を示すフローチャートである。
【図９Ａ】第２実施形態で取得された測定値の一例を示す図である。
【図９Ｂ】第２実施形態で取得された測定値の一例を示す図である。
【図９Ｃ】第２実施形態で取得された測定値の一例を示す図である。
【図１０】第２実施形態の変形例を示す説明図である。
【図１１】本発明の第３実施形態に係る半導体デバイスの製造方法で用いられるＥＢＳＣＯＰＥを示す図である。
【図１２】本発明の第４実施形態に係る半導体デバイスの製造方法を示す図である。
【図１３Ａ】本発明の第５実施形態に係る半導体デバイスの製造方法を示す図である。
【図１３Ｂ】本発明の第５実施形態に係る半導体デバイスの製造方法を示す図である。
【図１３Ｃ】本発明の第５実施形態に係る半導体デバイスの製造方法を示す図である。
【図１４】本発明の第６実施形態に係る半導体デバイスの製造方法を示す図である。
【図１５Ａ】本発明の第７実施形態に係る半導体デバイスの製造方法を示す平面図である。
【図１５Ｂ】本発明の第７実施形態に係る半導体デバイスの製造方法を示す断面図である。
【図１６】半導体ウエハに形成されたホールの一例を示す部分断面図である。
【図１７】ＳＥＭを用いた半導体デバイスのプロセス評価方法を示すフローチャートである。
【符号の説明】
【００３３】
１１，２１，７１，８１…電子ビーム源
１２，２２，７２…偏向電極
１３，２３，７３…電子ビーム
１４，２４，７４…測定サンプル
１５，２５，７５…ＸＹステージ
１６，２６，７６…二次電子検出器
１７，２７，７７…チャンバ
１８，２８，７８…直流電源
２９，７９…電流計
４０…半導体ウエハ
４１…ショット
４１ａ，４１ｂ，４１ｃ，４１ｄ…チップ
４１ａｋ…チップ原点
４１ｋ…ショット原点
４２…ショット間隔
８２…二次電子波形
８５…基板電流波形
【発明を実施するための最良の形態】
【００３４】
次に、本発明を実施するための最良の形態について図面を参照して説明する。【００３５】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体デバイスの製造方法を示すフローチャートである。本実施形態では、既存の装置を組み合わせて利用することにより、本発明の目的を達成する方法を示している。図２は、本半導体デバイスの製造方法で用いられるＣＤＳＥＭの概要を示す説明図である。図３は、本半導体デバイスの製造方法で用いられるＥＢＳＣＯＰＥ（ＥＢＳＣＯＰＥ基板電流法）の概要を示す説明図である。【００３６】
先ず、半導体ウエハに複数形成されたホールにおける一つのホールを測定対象ホールＡとして選択し特定する（ステップＳ１）。【００３７】
すなわち、１枚の半導体ウエハ上に存在する非常に多数のホールから測定対象ホールＡを選択することが必要である。測定対象ホールＡを選択するためには、測定対象ホールＡを識別するための情報が必要である。半導体ウエハ上に存在する特定のホールを選択するためには、半導体ウエハ上のある特定の点を座標原点に取ったときに構築されるＸＹ直交座標系を利用する。半導体デバイスは、通常ＸＹ直交座標を用いた座標系で設計されている。【００３８】
図４は、半導体ウエハに対するショットの配置の一例を示す平面図である。半導体デバイスは、写真露光技術を用いて製造される。すなわち、カメラのフィルムに相当するマスクと呼ばれるものに、半導体デバイスのレイアウト情報が全て記録されている。このマスクに光を当てる（露光する）ことで、マスク上にあるレイアウト情報を半導体ウエハ４０に転写する。一回に露光可能な範囲は、ショット４１と呼ばれ、２ｃｍ×３ｃｍ程度の大きさがある。したがって、１枚の８インチの半導体ウエハ４０には、２０個程度のショット４１が存在する。それぞれのショット４１は縦横に整然と並べられており、ショット位置は半導体ウエハ４０内のコラム及びローの指定によって一義的に行われる。また、各ショット４１の間にはショット間隔４２が空けられている。【００３９】
図５は、図４における１つのショット４１についてさらに詳細に示した平面図である。図５に示すように、１つのショット４１の中には、１つ又は複数のチップ４１ａ，４１ｂ，４１ｃ，４１ｄと呼ばれる最終的に１つの半導体デバイスとして機能する領域が作られている。ショット４１とショット４１の間隔であるショット間隔４２は必ずしも一定でなく任意である。したがって、半導体ウエハ４０全体に張られたＸＹ座標軸で指定された座標は、１つのホールに対応するとは限らない。そこで、１つの測定対象ホールＡを指定するには、半導体ウエハ４０上にあるショット４１又はチップ４１ａ，４１ｂ，４１ｃ，４１ｄの内部に独立に張られたＸＹ座標系の原点を基準として指定する。【００４０】
より具体的に述べると、１つのホールを正確に指定するためには、先ず、ショット４１又はチップ４１ａ，４１ｂ，４１ｃ，４１ｄのコラム及びローを指定する。次いで、ショット原点４１ｋあるいはチップ原点４１ａｋに対して得られる測定対象位置を表すＸＹ座標位置に、精密ステージを用いて電子ビーム照射位置を移動させる。【００４１】
レイアウト上のホール位置（設計上の位置）と実際に作製されたホールの位置は、製造上の誤差のため必ずしも一致しない。そこで、パターンマッチング技術を用いて、ＸＹ座標位置に現れるホールの中から正確に測定対象ホールＡを抽出する。１回のパターンマッチングだけで測定対象ホールＡを抽出するのが困難な場合は、必要な回数のパターンマッチングを行い測定対象ホールＡについての測定点を抽出する。【００４２】
次いで、ステップＳ１により選択された測定対象ホールＡのホールトップ径をＣＤＳＥＭにより測定する（ステップＳ２）。【００４３】
このステップＳ２で行われるＣＤＳＥＭについて、図２を参照して説明する。ＣＤＳＥＭは、クリティカル・ディメンジョンＳＥＭと呼ばれ走査型電子顕微鏡の一種である。ＣＤＳＥＭは、電子ビーム源１１、偏向電極１２、ＸＹステージ１５、二次電子検出器１６、チャンバ１７及び直流電源１８を有して構成されている。また、真空容器をなすチャンバ１７の中に、電子ビーム源１１、偏向電極１２、測定サンプル１４、ＸＹステージ１５及び二次電子検出器１６が配置されている。【００４４】
ＣＤＳＥＭは、もともと光学顕微鏡の分解能を補うために、従来用いられていた光の代わりに波長の短い電子ビーム１３を用いた装置であり、数ｎｍ程度の画像分解能を得ることができる。動作原理は、ブラウン管テレビと類似している。ブラウン管テレビがガラスでできた画面に設けられた発光層を０．１ｍｍほどの直径の電子ビームで順次走査して画像を形成するのに対して、ＣＤＳＥＭでは観察したい物体（測定サンプル１４）そのものを電子ビームで走査する。ここで、測定サンプル１４は、例えば半導体ウエハ４０であり、上記のＸＹステージ１５上に載置されている。【００４５】
電子ビーム１３は、電子ビーム源１１から出射される。電子ビーム源１１のエネルギー源は直流電源１８である。また、電子ビーム源１１から出射された電子ビーム１３は、偏光電極１２などにより、数ｎｍ程度に細く絞られる。電子ビーム１３を細く絞るほど、画像分解能を高められる。【００４６】
この電子ビーム１３を観察対象物体（半導体ウエハ４０の測定対象ホールＡ）を順次塗りつぶすように照射する。この塗りつぶすような照射は、ＸＹステージ１５をＸＹ方向に移動させることで実行される。そして、その照射によりサンプル表面で発生する二次電子を、二次電子検出器１６にて検出する、その検出された信号を電気信号波形に変換した後、画像化する。【００４７】
このようなＣＤＳＥＭにより得られる画像は、例えば、５１２×５１２ピクセルからなる画素の集合体であり、各ピクセルの輝度は検出した二次電子の量に対応する。この画像から、微分法、半値幅法、ラプラシアン法又はソーベル法を用いて測定対象ホールＡのエッジを抽出することにより、測定対象ホールＡのホールトップ径（表面の直径）を求めることができる。【００４８】
次いで、ステップＳ１により選択された測定対象ホールＡのホールボトム径（ホールの底の直径）をＥＢＳＣＯＰＥのラインスキャンモードにより測定する（ステップＳ３）。【００４９】
このステップＳ３で行われるＥＢＳＣＯＰＥのラインスキャンモードについて図３を参照して説明する。ＥＢＳＣＯＰＥは、「背景技術」の欄で挙げた特許３３３４７５０号公報、特許３２９２１５９号公報及び特許３１７５７６５号公報などに記載されているように、電子ビーム２３を測定サンプル（半導体ウエハ４０）に照射した際に生じる基板電流を電流計２９などで測定する装置である。【００５０】
すなわち、ＥＢＳＣＯＰＥは、電子ビーム源２１、偏向電極２２、ＸＹステージ２５、二次電子検出器２６、チャンバ２７、直流電源２８及び電流計２９を有して構成されている。また、真空容器をなすチャンバ２７の中に、電子ビーム源２１、偏向電極２２、測定サンプル２４、ＸＹステージ２５、二次電子検出器２６及び電流計２９が配置されている。【００５１】
電子ビーム源２１は、直流電源２８をエネルギー源として電子ビーム２３を出射する。電子ビーム源２１から出射された電子ビーム２３は、偏光電極２２などにより細く絞られる。この電子ビーム２３が測定サンプル（半導体ウエハ４０）２４に照射される。その照射によりサンプル表面で発生する二次電子を二次電子検出器１６にて検出するとともに、その照射により測定サンプル２４で生じた電流（基板電流）を電流計２９で測定する。【００５２】
そして、ＥＢＳＣＯＰＥには、ＣＤＳＥＭと同じように電子ビーム２３を細く絞って測定サンプル２４に照射するラインスキャンモードと呼ばれる測定方法がある。ＥＢＳＣＯＰＥを用いて、ＣＤＳＥＭにて観察したホール（測定対象ホールＡ）と同一のホールをラインスキャンモード測定すると、測定された基板電流の波形からホールボトム径の相対的な値が求まる。また、測定サンプル２４として標準試料を用いて長さを校正することにより、前記ホールボトム径の相対的な値を絶対値に変換することが可能である。【００５３】
次いで、ステップＳ１により選択された測定対象ホールＡの底の状態又は底の残渣物について、ＥＢＳＣＯＰＥのブランケットモードにより測定する（ステップＳ４）。【００５４】
このステップＳ３で行われるＥＢＳＣＯＰＥのブランケットモードについて図３を参照して説明する。ＥＢＳＣＯＰＥには、ラインスキャンモードの他に、一定エネルギーの太い電子ビーム２３を測定サンプル２４に一定時間照射するブランケットモードと呼ばれる測定モードがある。【００５５】
このブランケットモードは、ホール底にある薄膜の状態を敏感に検出することができる。ブランケットモードの出力結果は、測定時に流れる基板電流値を平均的に評価したＥＢＳ値という値で表現される。すなわち、ＥＢＳ値とは、測定サンプル２４に比較的に太い電子ビーム２３を一定時間照射したとき生じた基板電流を、その太い電子ビーム２３によって測定サンプル２４に入射した電流で割った値である。このＥＢＳ値により、測定対象ホールＡの底の状態又は底の残渣物について測定することができる。すなわち、測定対象ホールＡの底の状態が酸化している、又はエッチング残りなどの残渣物があるなどの異常がある場合のＥＢＳ値は、それらがない正常な場合のＥＢＳ値と異なる値となる。【００５６】
次いで、ステップＳ２，Ｓ３，Ｓ４で測定された測定対象ホールＡのホールトップ径、ホールボトム径及びホール底の残渣について、標準値と比較し、測定対象ホールＡが良品であるか判断する（ステップＳ５，Ｓ６）。【００５７】
すなわち、測定されたホールトップ径、ホールボトム径及びホール底の残渣が設計許容値の範囲内であるか判定する。具体的には以下のように行う。まず、上記のステップＳ２に示すように、プロセス管理のために選定された測定対象ホールＡに対して、ＣＤＳＥＭを用いてホールトップ径を測定し、その測定値を記憶装置に記憶する。ＣＤＳＥＭによる測定は正確を期すため自動測定で行われる。【００５８】
記憶装置に記憶されたホールトップ径は、ＣＰＵにより、設計基準値と比較される。例えば、直径０．１μｍの設計値のホールであれば０．１μｍ±０．０１μｍの範囲を許容値とする。この許容値を超えた場合には警告信号を出す。【００５９】
次に、上記ステップＳ３に示すように、ＥＢＳＣＯＰＥを用いて測定対象ホールＡのホールボトム径を測定し、記憶装置に記録する。測定点への移動（ナビゲーション）はＣＤＳＥＭの場合と同じである。測定対象ホールＡに電子ビームを照射し、基板電流波形を測定する。基板電流波形からエッジ抽出処理を行って、ホールボトム径を測定する。【００６０】
次に、測定されたホールボトム径を設計基準値と比較する。例えば、直径０．０５μｍ設計のホールであれば０．０５μｍ±０．００５μｍの範囲を許容値とする。もし、設計許容値から外れた場合には、警告を出す。【００６１】
以上、ステップＳ２，Ｓ３の測定値についての２つの基準をパスしたホールを選べば、形状的には設計値どおりに製造されているホールを選択することができる。【００６２】
また、ホールには、幾何学的な定義を与えるホール形状の設計値には現れないが、最終的な電気特性に影響を与える重要な特性（要素）がある。それが、ホール底界面の状態である。ホール底（ボトム）にはナノメートルオーダーの酸化膜の残り、ホール底の材料自身の酸化による膜、あるいはレジスト残渣や洗浄残渣が存在し、これらは電子デバイスの動作に決定的な影響を与える。【００６３】
これらの諸特性は、上記ステップＳ４で行われるＥＢＳＣＯＰＥのブランケットモードで測定可能であり、測定値は上記ＥＢＳ値という単位で表される。この測定値は、酸化膜的なものがホール底にあるとマイナスの値になったり、レジスト的なものであれば、プラスになったりする性質を持つ。【００６４】
ＥＢＳＣＯＰＥのラインスキャンモードで測定されたホールと同一の測定対象ホールＡをこのＥＢＳＣＯＰＥのブランケットモードで測定し、記憶手段に記憶する。ＥＢＳ値は図３に示す装置に特有な評価量であり、現在の半導体デバイス設計で用いられているＣＡＤデータにはＥＢＳ値に対応したものが無い。そこでＥＢＳ値についての基準値は、事前に実験などを行って求めておく。【００６５】
例えば、良好なホール底状態を示す指標として１００ＥＢＳという測定値が基準値に選ばれた場合、±１０ＥＢＳを許容範囲として設定することができる。上記ステップＳ４で測定されたＥＢＳ値をこの基準値と比較し、さらに良品ホールを選択する。【００６６】
本実施形態の半導体デバイスの製造方法は、ステップＳ２，Ｓ３，Ｓ４でのホールトップ径、ホールボトム径及びホール底の残渣等の各測定において一つずつ標準値と比較してもよく、ステップＳ２，Ｓ３，Ｓ４の測定を全て行った後に、まとめて３つの測定値を標準値と比較してもよい。また、ステップＳ２，Ｓ３，Ｓ４それぞれの順番は、上記順番に限定されず、相互に変更可能である。【００６７】
また、上記ステップＳ２，Ｓ３では、ホールトップ径及びホールボトム径を測定しているが、これの代わりに、ホールトップの形状及びホールボトムの形状を測定してもよい。この場合、ステップＳ５の基準値は、ホールトップの形状、ホールボトムの形状及び底の状態等についての基準値となる。【００６８】
図６は、本実施形態の半導体デバイスの製造方法において管理すべき値をまとめた表の一例を示す図である。図６に示すように、良品ホールは、ホールトップ径、ホールボトム径及びＥＢＳ値の３つのプロセス指標で管理することができる。【００６９】
図７は、本実施形態の半導体デバイスの製造方法における最適プロセスを行うためのプロセス管理の集合を示す図である。図７に示すように、本実施形態ではホールトップ径の管理と、ホールボトム径の管理と、ＥＢＳ値（残渣）管理とを１つの測定対象ホールＡについて行っている。そこで、本実施形態によれば、従来の半導体デバイス工程管理で行われているＣＤＳＥＭを用いたホールトップ径だけによる管理に比べて、著しく厳しい管理が可能になり、格段に信頼性の高い半導体デバイスを製造することができる。【００７０】
（第２実施形態）
図８は、本発明の第２実施形態に係る半導体デバイスの製造方法を示すフローチャートである。図８では、上記第１実施形態のプロセス評価手法を用いてプロセスを最適化する例に付いて示している。【００７１】
先ず、フォトリソグラフ法を用いて、エッチング特性評価のための同一パターンを複数枚の同等の半導体ウエハ上に形成する（ステップＳ１１）。
ステップＳ１１で形成されるパターンには、配列密度、サイズなどをパラメータとする幾つかの異なったホールパターンが形成されている。【００７２】
次いで、それぞれの半導体ウエハに対してエッチング水準を変えてプロセスを行う（ステップＳ１２）。【００７３】
次いで、厳密な測定のために、各半導体ウエハについてレジストを同じように剥離して測定対象サンプルとする（ステップＳ１３）。【００７４】
次いで、測定対象サンプルに形成された多くのホールの中から、第１実施形態に示したように、測定対象ホールＡを選択し、測定する（ステップＳ１４）。
この測定は、例えばホールトップ径、ホールボトム径、ＥＢＳ値である。したがって、例えばホールトップ径をＣＤＳＥＭで測定し、ホールボトム径及びＥＢＳ値をＥＢＳＣＯＰＥで測定する。なお、ＳＣＩ、ＳＥＭを用いて測定してもよい。【００７５】
プロセスの最適化とは、１つの半導体ウエハ全体において、設計値通りのホールが均一にできていることを目標として行われる。したがって、ステップＳ１４での測定対象箇所は、半導体ウエハの面内分布が測定可能な程度に複数箇所とられる。【００７６】
図９Ａ，図９Ｂ，図９Ｃは、ステップＳ１４で取得された測定値の一例を示す図である。そして、図９Ａは、半導体ウエハ４０の平面上に測定値を色の濃淡で示したものである。図９Ｂは、ホールトップ径についての各測定値をグラフで示したものである。図９Ｃは、ホールボトム径についての各測定値をグラフで示したものである。【００７７】
実験に供されたエッチング水準の中で、一番設計値に近いホールトップ径及びホールボトム径を有し、かつ、ホールトップ径、ホールボトム径及びＥＢＳ値の面内分布が最も小さいものを最良プロセスとして選択する。【００７８】
最良プロセスには、ロバスト性というもう１つの尺度が存在する。半導体プロセスは多くの半導体ウエハに対して同じプロセスを行い、半導体デバイスの大量生産を行う。しかし、半導体製造装置は毎日の運転により装置性能が変動する。このような場合にも、所望の特性を有したホールが形成されることが望ましい。このようなプロセス条件を選択するには、プロセス条件を変動したときに現れるプロセス結果の変動量特性を調査すればよい。このための方法として一般に知られている方法が田口メソッドであり、その評価指標としてホールトップ径、ホールボトム径及びＥＢＳ値を利用すればよい。上記方法を用いることで、一番ロバストなプロセスを選択することができる（ステップＳ１５）。【００７９】
図３に示すＥＢＳＣＯＰＥは二次電子検出器２６を有しているので、ＥＢＳＣＯＰＥのみを用いてホールトップ径を測定できる。したがって、図１で示す製造方法のようにＣＤＳＥＭを利用しなくても、ＥＢＳＣＯＰＥのみでホールトップ径、ホールボトム径及びホールの残渣物等の測定が可能である。このような場合、ホール管理は以下のように行われる。【００８０】
順番は変更可能であるが、先ず、ホール形成プロセス管理用に選択された測定対象ホールＢに対して電子ビームをラインスキャンして、そのとき生じた二次電子を用いてホールトップ径について測定し、記憶装置に記憶する。次いで、上記と同じ測定対象ホールＢに対してＥＢＳＣＯＰＥのラインスキャンモードを適用し、ホールボトム径を測定し、記憶装置に記憶する。次いで、上記と同じ測定対象ホールＢに対してＥＢＳＣＯＰＥのブランケットモードを適用し、ホール底の情報を表すＥＢＳ値を得て記憶装置に記憶する。記憶された３つの値とそれぞれの値に対する基準値とを順次比較し、その比較結果からホールの出来栄えを評価する。【００８１】
図１０は本実施形態の変形例を示す説明図である。すなわち、図１０は、上記ステップＳ１４の測定結果を、画像又は数値として表示装置に表示させた状態を示している。画面５０は、ＳＥＭにより測定されたホールトップの形状等について示している。そして、画面５０では、ホールトップの形状を示す画像５１と、そのホールトップの形状についての数値データ５２が表示されている。また、画像５１の絶対値を視認するためのホールトップ計測用メモリＭｘ２，Ｍｙ２も表示されている。なお、画面５０は、図３に示すＥＢＳＣＯＰＥにより測定されたデータにより表示されたものとしてもよい。【００８２】
画面６０は、ＥＢＳＣＯＰＥのラインスキャンモードにより測定されたホールボトムの形状等について示している。そして、画面６０では、ホールボトムの形状を示す画像６１と、そのホールボトムの形状についての数値データ６２が表示されている。また、画像６１の絶対値を視認するためのホールボトム計測用メモリＭｘ１，Ｍｙ１も表示されている。【００８３】
画面５０と画面６０とは、１つの表示画面に同時に表示させてもよく、別々に表示させてもよい。また、画面５０，６０の他に、ホールの底の状態を示す画像及び数値などを表示装置に表示させることとしてもよい。【００８４】
本変形例によれば、特定の測定対象ホールについての全体的且つ総合的な構造を画面に表示させることができる。この表示は、測定対象の半導体ウエハを破損させることなく実行でき、格段に低コスト且つ迅速に実行することができる。【００８５】
（第３実施形態）
図１１は、本発明の第３実施形態に係る半導体デバイスの製造方法で用いられるＥＢＳＣＯＰＥを示す図である。本実施形態のＥＢＳＣＯＰＥは、図３のＥＢＳＣＯＰＥと基本構成は同一である。そして、本実施形態のＥＢＳＣＯＰＥは、
電子ビーム源７１、偏向電極７２、ＸＹステージ７５、二次電子検出器７６、チャンバ７７、直流電源７８及び電流計７９を有して構成されている。また、真空容器をなすチャンバ７７の中に、電子ビーム源７１、偏向電極７２、測定サンプル７４、ＸＹステージ７５、二次電子検出器７６及び電流計７９が配置されている。【００８６】
ＥＢＳＣＯＰＥは、照射電流量、照射速度及び照射エネルギーなど装置の内部パラメータを調整することによって、電子ビーム７３の走査時に二次電子と基板電流とを同時に測定することが可能である。したがって、例えば、ホールエッチング工程管理用に選択された測定対象ホールＣのホールトップ径とホールボトム径とを同時に測定することができる。【００８７】
このようにすると、全く同じ測定対象ホールＣについて、さらにその測定対象ホールＣ内部の同じ位置について、ホールトップ径とホールボトム径の測定値が得られる。したがって、ホールトップ径とホールボトム径の測定値について評価用データとしての有効性が高まり、より正確なホール出来栄え評価が可能となる。【００８８】
（第４実施形態）
図１２は、本発明の第４実施形態に係る半導体デバイスの製造方法を示す図である。本実施形態では、半導体ウエハであるＳｉ基板８４を測定サンプルとしている。そして、Ｓｉ基板８４の表面には酸化膜８３が形成されていると共に、その酸化膜８３を貫くホールが形成されている。このホールを横切るように電子ビーム８１が走査（ラインスキャン測定）される。そして、ＥＢＳＣＯＰＥによりホールトップ径ｄ１、ホールボトム径ｄ２及びホール底の状態を測定する。【００８９】
ＥＢＳＣＯＰＥでは、ラインスキャン測定時に測定された基板電流波形８５の波の高さｈ１を測定することができる。この波の高さｈ１には、ブランケットモードで得られる情報と似たホール底状態を表す情報が含まれている場合がある。そこで、測定速度を向上させるなどの目的で、ラインスキャン測定を一度行う間に、二次電子波形８２からホールトップ径ｄ１を測定し、基板電流波形８５からホールボトム径ｄ２を測定し、基板電流波形の波の高さｈ１からホール底状態を測定する。これら３つの測定は同時に行い、その測定値は記憶装置に記憶する。その記憶した値と予め決められた基準値と比較することでホールを管理する。【００９０】
（第５実施形態）
図１３Ａ，図１３Ｂ，図１３Ｃは、本発明の第５実施形態に係る半導体デバイスの製造方法を示す図である。すなわち、図１３Ａ，図１３Ｂ，図１３Ｃは、半導体デバイスにおけるホールの断面形状の例を示している。【００９１】
最近の半導体デバイスにおけるホールの断面形状は、円のみならず、図１３Ａに示すような楕円あるいは他の形状も存在する。それらのホール径を正確に評価するためには、それぞれのホールに合った形状近似を行い、特徴量を抽出する必要がある。【００９２】
ＥＢＳＣＯＰＥのラインスキャンモードでは、通常のＣＤＳＥＭがある特定の箇所に対して直線状の電子ビーム走査行って長さを計るのに対して、ホール全体をカバーするように複数の電子ビーム走査を行い、ホールのエッジ抽出を行う。抽出されたホールエッジから、ホール形状にあった数学的な近似曲線を発生させて、その近似曲線特徴量から直径、短径、長径、中心位置、歪量、ラフネス（図１３Ｂ参照）、ホールトップの中心座標とホールボトム中心座標あるいはそのずれ量（図１３Ｃ参照）、ホール形成角度、ホール深さなどを求める。これらの指標もある基準値が存在し、許容量が厳密に存在する。したがって、これらプロセス管理に必要な測定量を表にして目標値を定め管理する。【００９３】
（第６実施形態）
図１４は、本発明の第６実施形態に係る半導体デバイスの製造方法を示す図である。すなわち、図１４は、半導体ウエハにおける１つのチップ９０の平面図を示している。チップ９０には、複数のホールＨ１，Ｈ２が形成されている。【００９４】
プロセス評価の指標は１つのホールの特性で決まることは少なく、幾つかのホールの集合体の特性が重要な意味を持つ。例えば、ホールの出来栄えはマイクロローディング効果と呼ばれる負荷効果によって変動することが知られている。そのため、ホールの形成されている密度によって同じプロセスを受けても異なったプロセス結果が一般的に得られる。【００９５】
例えば、孤立ホール（Ｈ１）ほど仕上がりが小さくなる傾向があるというようなことが知れているとき、ホール出来栄えの基準をホールの粗密と連動させ、ホール粗密の関数として表すことができる。このようにすると、もともと平均的に小さくホールが出来やすい集団と、大きく出来やすい集団を区別して管理ができる、あるいはホール形成密度が異なるホールに置いては異なる評価基準を用いることができる。したがって、より決めの細かいプロセス管理が可能となる。例えば、ホール密度が小さいホールＨ１に関しては指標１を用い、ホール密度が大きいホールＨ２に関しては指標２を用いる。【００９６】
（第７実施形態）
図１５Ａ，図１５Ｂは、本発明の第７実施形態に係る半導体デバイスの製造方法を示す図である。すなわち、図１５Ａ，図１５Ｂは半導体ウエハにおける１つのチップ１００を示している。そして、図１５Ａは平面図を示し、図１５Ｂは位置Ｘ１−Ｘ２の断面図を示している。【００９７】
チップ１００の表面には、溝１０１が形成されている。そして、溝１０１の形成領域には、複数のホールＨがその溝１０１に沿って等間隔で形成されている。また、溝１０１の形成領域以外にも、複数のホールＨが形成されている。溝１０１の形成領域以外でのホールＨの配置（レイアウトＲ２）は、溝１０１の形成領域でのホールＨの配置（レイアウトＲ１）とは異なっている。【００９８】
ホールＨはエッチング工程によって半導体ウエハの全面に形成される。したがって、ホールＨが設計どおりに形成されたかどうかを判断するには、半導体ウエハ全体に形成されたホールＨの性質を知る必要がある。エッチングはプラズマを形成することで行われるが、一般的にウエハ面内で分布が生じることが知られている。その形状は同心円状であったり、一方向に傾いていたり、いろいろある。【００９９】
そこで、半導体ウエハの面内に例えば１００点くらいの点をくまなく取り、ホールＨのホールトップ径、ホールボトム径、ホール底残渣などを測定する。一般的にホールＨの出来具合は、マイクロローディング効果と呼ばれる負荷効果が存在し、同じホール径のホールであっても、周辺レイアウトによって変化する。そこで、レイアウト上同一場所にあるホールＨを測定点として選択し、ばらつきを評価する。ばらつきは３シグマ等の標準偏差をもちいた量で評価可能である。【０１００】
例えば、１つのエッチングプロセスの出来具合の評価は、ホールトップ径の平均値、ホールボトム径の平均値、ホール残渣（ＥＢＳ値）の平均値、ホールトップ径の面内ばらつきの３シグマ値、ホールボトム径の面内ばらつきの３シグマ値、ホール残渣（ＥＢＳ値）の面内ばらつき３シグマ値によって評価する。【０１０１】
１つの半導体デバイスには種々のレイアウトが含まれ、レイアウトごとに標準値が異なることも考えられる。そのときには、管理水準をレイアウト別に分離して管理を行う。例えば、レイアウトＲ１のホールＨに対して、ホールトップ径の平均値、ホールボトム径の平均値、ホール残渣（ＥＢＳ値）の平均値、ホールトップ径の面内ばらつきの３シグマ値、ホールボトム径の面内ばらつきの３シグマ値、ホール残渣（ＥＢＳ値）の面内ばらつきの３シグマ値の許容値を設定する。【０１０２】
レイアウトＲ２のホールＨに関しては、ホールトップ径の平均値、ホールボトム径の平均値、ホール残渣（ＥＢＳ値）の平均値、ホールトップ径の面内ばらつきの３シグマ値、ホールボトムの径面内ばらつきの３シグマ値、ホール残渣（ＥＢＳ値）の面内ばらつき３シグマ値の許容値を設定する。これらのように本実施形態によれば、個別に且つ細かくプロセス仕上がりの標準値又は指標を設けることが可能である。【０１０３】
以上、本発明の実施の形態について説明したが、本発明の半導体デバイスの製造方法は、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【０１０４】
本発明は、電子ビームの照射により半導体ウエハなどの測定サンプルに流れる電流及び二次電子などを測定することにより、半導体ウエハに形成されたホールについて精密に測定でき、半導体デバイスの製造工程について厳密に管理することができる。したがって、本発明は、各種の半導体デバイスの製造方法のみならず、各種半導体デバイスの製造装置にも有用である。
【図１】
2006120722.tif 000002
【図２】
2006120722.tif 000003
【図３】
2006120722.tif 000004
【図４】
2006120722.tif 000005
【図５】
2006120722.tif 000006
【図６】
2006120722.tif 000007
【図７】
2006120722.tif 000008
【図８】
2006120722.tif 000009
【図９Ｂ】
2006120722.tif 000010
【図９Ｃ】
2006120722.tif 000011
【図１０】
2006120722.tif 000012
【図１１】
2006120722.tif 000013
【図１２】
2006120722.tif 000014
【図１３Ａ】
2006120722.tif 000015
【図１３Ｂ】
2006120722.tif 000016
【図１３Ｃ】
2006120722.tif 000017
【図１４】
2006120722.tif 000018
【図１５Ａ】
2006120722.tif 000019
【図１５Ｂ】
2006120722.tif 000020
【図１６】
2006120722.tif 000021
【図１７】
2006120722.tif 000022
【図９Ａ】
2006120722.tif 000023
【国際調査報告】
2006120722.tif 000024
2006120722.tif 000025