(57)【要約】  充放電装置(602)は、所定の電圧を印加することによって充放電対象キャパシタンス(Cp)を充放電する。その充放電装置は、その充放電対象キャパシタンス以下の容量を有し、共通導体に一端子が結合された電気的エネルギ回収用の回収用キャパシタ(Cr)と、その回収用のキャパシタの他端子に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、共振インダクタ(L)を介してその充放電対象キャパシタンスを充電する第１の経路形成手段(D1, SW1)と、その回収用キャパシタのその他端子に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、共振インダクタ(L)を介してその充放電対象キャパシタンスを放電させてその回収用キャパシタに電気的エネルギを回収する第２の経路形成手段(D2, SW2)と、を具えている。【選択図】  図５Ａ【特許請求の範囲】
【請求項１】
所定の電圧を印加することによって充放電対象キャパシタンスを充放電する充放電装置であって、
前記充放電対象キャパシタンス以下の容量を有し、共通導体に一端子が結合された電気的エネルギ回収用の回収用キャパシタと、
前記回収用のキャパシタの他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、共振インダクタを介して前記充放電対象キャパシタンスを充電する第１の経路形成手段と、
前記回収用キャパシタの前記他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、
を具えることを特徴とする充放電装置。
【請求項２】
さらに、前記所定の電圧より高い電圧を有し、前記回収用キャパシタの前記他端子にスイッチを介して結合された定電圧源を具え、
前記スイッチは、前記第２の経路形成手段が付勢された後で前記回収用キャパシタの電圧が高くなったときにターンオンされることを特徴とする、請求項１に記載の充放電装置。
【請求項３】
前記回収用キャパシタは、互いに並列に接続された複数のキャパシタからなるものであることを特徴とする、請求項１に記載の充放電装置。
【請求項４】
前記第１の経路形成手段は、アノードが前記回収用キャパシタの前記他端子に結合されカソードが前記充放電対象キャパシタンスに結合された第１のダイオードを含み、前記第２の経路形成手段は、カソードが前記回収用キャパシタの前記他端子に結合されアノードが前記充放電対象キャパシタンスに結合された第２のダイオードを含むものであることを特徴とする、請求項１に記載の充放電装置。
【請求項５】
前記所定の電圧をスイッチを介して供給する定電圧源を具えることを特徴とする、請求項１に記載の充放電装置。
【請求項６】
前記充放電対象キャパシタンスが、表示画面を構成する１つ以上のセルで構成されることを特徴とする、請求項１乃至７のいずれかに記載の充放電装置を含む表示装置。
【請求項７】
電気的エネルギ回収用の回収用キャパシタから画面を構成するセルへ電荷を移動させる充電と、前記セルから前記回収用キャパシタへ電荷を移動させる電力回収を行うプラズマ・ディスプレイ・パネルであって、
前記セルのキャシタンス以下の容量を有し、一端子が共通導体電位に結合された電気的エネルギ回収用の回収用キャパシタと、
前記回収用キャパシタの他端子に一端子が結合され、前記セルのキャシタンスに他端子が結合され、ターンオンされたときに共振インダクタを介して前記セルのキャシタンスを充電する第１の経路形成手段と、
前記回収用キャパシタの前記他端子に一端子が結合され、前記セルのキャパシタンスに他端子が結合され、ターンオンされたときに共振インダクタを介して前記セルのキャパシタンスを放電させて前記回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、
を具えることを特徴とする、プラズマ・ディスプレイ・パネル。
【請求項８】
プラズマ・ディスプレイ・パネルの画面を構成するセルを充放電させるための充放電の方法であって、
第１の期間において、前記セルのキャパシタンス以下の容量を有する電気的エネルギ回収用の回収用キャパシタを、共振インダクタを介して前記セルのキャパシタンスに結合して前記セルのキャパシタンスを充電し、
第２の期間において、前記セルのキャパシタンスを共振インダクタを介して前記回収用キャパシタに結合して前記キャパシタに電気的エネルギを回収することを特徴とする、充放電の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタンスに蓄積された電気的エネルギの回収に関し、特に、プラズマ・ディスプレイ・パネル（ＰＤＰ）の画面を構成するセルに形成される容量にパルス状電圧を印加することによって蓄積される電荷を回収する装置、プラズマ・ディスプレイ・パネルおよび充放電の方法に関する。
【背景技術】
【０００２】
ＰＤＰの対をなす表示電極間にサステイン・パルス電圧を印加することによってその表示電極間の容量（キャパシタンス）に電荷すなわち電気的エネルギが蓄積される。その電気的エネルギを回収キャパシタを用いて回収する技術が知られている。そのキャパシタに回収された電気的エネルギは、次の表示電極間へのサステイン・パルス電圧の印加に用いられる。【０００３】
１９８７年８月２４日付けで公開された特開昭６２−１９２７９８号公報（Ａ）（特公平７−９７２６７号公報（Ｂ）に対応）には、表示装置の駆動回路が記載されている。この駆動回路は、複数の容量性負荷を有する放電メモリ型表示装置のそれぞれの負荷に書込みパルスと維持パルスとを供給し、２値の入力信号の組合せによって出力の状態を制御可能なプッシュプル回路で構成した書込みパルスの駆動回路を具えており、該書込みパルスの駆動回路の出力の状態が開放状態のときに維持パルスの供給回路から開閉の状態を有するスイッチ素子を介して維持パルスを供給する。
【特許文献１】特開昭６２−１９２７９８号公報
【０００４】
１９８８年５月６日付けで公開された特開昭６３−１０１８９７号公報（Ａ）（特公平７−１０９５４２号公報（Ｂ）に対応）には、ＰＤＰのサステイン・ドライバおよびアドレス・ドライバが記載されている。サステイン・ドライバは、ディスプレイ・パネルを駆動するパネル電極に接続したエネルギ回収回路を持つ。
【特許文献２】特開昭６３−１０１８９７号公報
【０００５】
１９９８年６月２日付けで公開された特開平１０−１４９１３５号公報（Ａ）の分割出願の２００４年１０月１４日付けで公開された特開２００４−２８７４６６号公報（Ａ）には、表示装置の駆動回路が記載されている。この駆動回路は、Ｘ電極群とＹ電極群にそれぞれ、リアクトルと、１対のダイオードと、１対の第６のスイッチと、コンデンサとからなる電力回収回路は２４を設け、維持駆動回路の正・負の電圧の立ち上がる以前に、上記一対の第６のスイッチの一方を導通してリアクトルにコンデンサから電流エネルギを蓄え、電圧の立ち上がり時にリアクトルに蓄えられた電流エネルギを加算してコンデンサから充電を行うようにする。
【特許文献３】特開２００４−２８７４６６号公報
【０００６】
１９９９年１月２２日付けで公開された特開平１１−１５４２６号公報（Ａ）には、容量負荷駆動回路が記載されている。この駆動回路では、容量負荷の一端は接地され、他端はインダクタが接続されている。インダクタには、スイッチ素子とダイオードとの直列回路と、スイッチ素子とダイオードとの直列回路との並列回路が接続され、この並列回路には電力回収用のコンデンサが接続されている。容量負荷には２つのスイッチ素子が接続され、一方のスイッチ素子には正電源と負電源とを切り替えるスイッチ素子が接続されている。コンデンサには、正電源と負電源とを切り替えるスイッチ素子が接続されている。
【特許文献４】特開平１１−１５４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
回収された電気的エネルギを蓄積している回収キャパシタによってサステイン・パルスをインダクタを介してＰＤＰの表示電極に印加すると、サステイン・パルスの立ち上がり時間は長くなる傾向がある。立ち上がり時間が長くなると誤放電が生じやすくなる。また、そのインダクタは、表示電極に共振的に電気的エネルギを供給するために所要の大きさのインダクタンスを必要とする。そのインダクタのインダクタンスを小さくすると電気的エネルギの回収効率が低下する。【０００８】
発明者たちは、ＰＤＰの駆動において、表示電極間に印加するパルスの幅をより短くし、表示電極へのパルス印加の開始から放電までの遅延をより短くし、その放電を安定させるためには、電気的エネルギの回収効率を低下させることなく、表示電極に印加されるパルスの立ち上がり時間および立下り時間を短くすることが望ましい、と認識した。【０００９】
本発明の目的は、短い立ち上がり時間のパルスを電極に印加する回路を実現することである。【００１０】
本発明の別の目的は、電極へのパルス印加の開始から放電までの遅延を短くすることである。【００１１】
本発明のさらに別の目的は、電極へ印加するパルスの幅を小さくすることである。
【課題を解決するための手段】
【００１２】
本発明の特徴によれば、充放電装置は、所定の電圧を印加することによって充放電対象キャパシタンスを充放電する。その充放電装置は、その充放電対象キャパシタンス以下の容量を有し、共通導体に一端子が結合された電気的エネルギ回収用の回収用キャパシタと、その回収用のキャパシタの他端子に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、共振インダクタを介してその充放電対象キャパシタンスを充電する第１の経路形成手段と、その回収用キャパシタのその他端子に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、共振インダクタを介してその充放電対象キャパシタンスを放電させてその回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、を具えている。【００１３】
また、本発明は、上述の装置の構成を含む表示装置およびプラズマ・ディスプレイ・パネルに関する。【００１４】
また、本発明は、上述の装置の機能を実現する充放電の方法に関する。
【発明の効果】
【００１５】
本発明によれば、電気的エネルギの回収効率を低下させることなく、電極に印加するパルスの立ち上がり時間および立下り時間を短くすることができ、誤放電を少なくすることができる。また、電極に印加するパルス全体の幅を小さくすることができ、所定期間内により多数のパルスの数を確保することによって表示装置の表示品質を向上させることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。【００１７】
図１は、本発明の実施形態による、典型例の表示装置６０の構成を示している。表示装置６０は、ｎ×ｍ個のセルのアレイからなる表示面を有する３電極面放電型のＰＤＰ１０と、セルのアレイを選択的に発光させるためのドライブユニット５０とを具えており、例えばテレビジョン受像機、コンピュータ・システムのモニタ等に利用される。【００１８】
ＰＤＰ１０では、表示放電を生じさせるための電極対を構成する表示電極ＸおよびＹ（Ｘ１，Ｙ１，．．．Ｘｊ，Ｙｊ，．．．Ｘｍ，Ｙｍ）が平行に配置され、これら表示電極ＸおよびＹと交差するようにアドレス電極Ａ（Ａ１，．．．Ａｉ，．．．Ａｍ）が配置されている。表示電極Ｘはサステイン（維持）電極であり、表示電極Ｙはスキャン（走査）電極である。表示電極ＸおよびＹは、典型的には画面の行方向または水平方向に延び、アドレス電極Ａは列方向または垂直方向に延びている。【００１９】
ドライブユニット５０は、ドライバ制御回路５１、データ変換回路５２、電源回路５３、表示電極Ｘに電圧を印加するＸドライバ回路６１、表示電極Ｙに電圧を印加するＹドライバ回路６４、およびＡに電圧を印加するＡドライバ回路６８を含んでおり、場合によってＲＯＭを含み得る集積回路の形態で実装される。ドライブユニット５０には、ＴＶチューナまたはコンピュータのような外部装置からＲ，ＧおよびＢの３原色の発光強度を示すフィールドデータＤｆが各種の同期信号とともに入力される。フィールドデータＤｆはデータ変換回路５２の中のフィールドメモリに一時的に記憶される。データ変換回路５２は、フィールドデータＤｆを階調表示のためのサブフィールドデータＤｓｆに変換してＡドライバ回路６８に供給する。サブフィールドデータＤｓｆは、１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフィールドＳＦにおける各セルの発光の要否を表す。【００２０】
Ｘドライバ回路６１は、ＰＤＰ表示面を構成する複数のセルの壁電圧を均等にするために表示電極Ｘに初期化のための電圧を印加するリセット回路６２と、セルに表示放電を生じさせるために表示電極Ｘにサステイン・パルスを印加するサステイン回路６３とを含んでいる。Ｙドライバ回路６４は、表示電極Ｙに初期化のための電圧を印加するリセット回路６５と、アドレッシングにおいて表示電極Ｙにスキャンパルスを印加するスキャン回路６６と、セルに表示放電を生じさせるために表示電極Ｙにサステイン・パルスを印加するサステイン回路６７とを含んでいる。Ａドライバ回路６８は、表示データに応じてサブフィールドデータＤｓｆによって指定されたアドレス電極Ａにアドレスパルスを印加する。【００２１】
ドライバ制御回路５１は、パルス電圧の印加およびサブフィールドデータＤｓｆの転送を制御する。電源回路５３はユニット内の所要部分に駆動電力を供給する。【００２２】
１つのピクチャ（画面）は１フレーム期間で構成されており、インターレース型走査では１フレームが２つのフィールドで構成され、プログレッシブ型走査では１フレームが１つのフィールドで構成されている。ＰＤＰ１０による表示では、２値の発光制御によってカラー再現を行うために、典型的にはそのような１フィールド期間の入力画像の時系列の１つのフィールドＦを所定数ｑのサブフィールドＳＦに分割する。典型的には、各フィールドＦをｑ個のサブフィールドＳＦの集合に置き換える。しばしば、これらサブフィールドＳＦに順に２0，２1，２2，．．．２q-1等の異なる重みを付けて各サブフィールドＳＦの表示放電の回数を設定する。サブフィールド単位の発光／非発光の組合せでＲ，ＧおよびＢの各色毎にＮ（＝１＋２1＋２2＋．．．＋２q-1 ）段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間Ｔｆをｑ個のサブフィールド期間Ｔｓｆに分割し、各サブフィールドＳＦに１つのサブフィールド期間Ｔｓｆを割り当てる。さらに、サブフィールド期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および発光のための表示またはサステイン期間ＴＳに分ける。典型的には、リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳにおけるパルス数は重みが大きいほど多く、表示期間ＴＳの長さは重みが大きいほど長い。この場合、サブフィールド期間Ｔｓｆの長さも、該当するサブフィールドＳＦの重みが大きいほど長い。【００２３】
図２は、本発明の実施形態による、Ｘドライバ回路６１、Ｙドライバ回路６４およびＡドライバ回路６８の出力駆動電圧波形の概略的な駆動シーケンスを例示している。なお、図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。【００２４】
リセット期間ＴＲ、アドレス期間ＴＡおよびサステイン期間ＴＳの順序は、ｑ個のサブフィールドＳＦにおいて同じであり、駆動シーケンスはサブフィールドＳＦ毎に繰り返される。各サブフィールドＳＦのリセット期間ＴＲにおいては、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１と正極性のパルスＰｒｘ２とを順に印加し、全ての表示電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパルスＰｒｙ２とを順に印加する。パルスＰｒｘ１，Ｐｒｙ１およびＰｒｙ２は微小放電が生じる変化率で振幅が漸増する鈍波パルスまたはランプ波形である。最初に印加されるパルスＰｒｘ１およびＰｒｙ１は、前サブフィールドＳＦにおける発光／非発光に係わらず全てのセルに同一極性の適当な壁電圧を生じさせるために印加される。適度の壁電荷が存在するセルにパルスＰｒｘ２およびＰｒｙ２を印加することにより、壁電圧を放電開始電圧とパルス振幅との差に相当する値に調整することができる。セルに加わる駆動電圧は、表示電極ＸおよびＹに印加されるパルスの振幅を加算した合成電圧である。【００２５】
アドレス期間ＴＡにおいては、発光させるセルのみに発光維持に必要な壁電荷を形成する。全ての表示電極Ｘおよび全ての表示電極Ｙを所定電位にバイアスした状態で、行選択期間（１行分のスキャン時間）毎に選択行に対応した表示電極Ｙに負極性のスキャンパルス−Ｖｙを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極ＡのみにアドレスパルスＶａを印加する。つまり、選択行ｊのｍ列分のサブフィールドデータＤｓｆに基づいてアドレス電極Ａ１〜Ａｍの電位を２値制御する。選択セルでは表示電極Ｙとアドレス電極Ａとの間の放電が生じる。そのアドレス放電がトリガとなって、その後の表示電極Ｘ−Ｙ間の面放電が生じる。【００２６】
サステステイン期間ＴＳにおいては、最初に全ての表示電極Ｙに対して所定極性（図の例では正極性）のサステイン・パルスＰｓを印加する。その後、表示電極Ｘと表示電極Ｙとに対して交互にサステイン・パルスＰｓを印加する。サステイン・パルスＰｓの振幅は維持電圧Ｖｓである。サステイン・パルスＰｓの印加によって、所定の壁電荷が残存するセルにおいて面放電が生じる。サステイン・パルスＰｓの印加回数は、上述したようにサブフィールドＳＦの重みに対応する。なお、サステイン期間ＴＳ全体にわたって不要な対向放電を防止するために、アドレス電極Ａをサステイン・パルスＰｓと同極性の電圧Ｖａｓにバイアスする。【００２７】
図１において、各１対の表示電極ＸｊとＹｊで形成されるキャパシタは容量Ｃを有する。図１のサステイン回路６７および６８によって各１対の表示電極ＸｊとＹｊの間に図２の２つの系列のサステイン・パルスＰｓの電圧Ｖｓがそれぞれ印加される。【００２８】
図３Ａは、サステイン回路６７および６８に用いられる、電気的エネルギ回収すなわち電力回収機能を有する通常のパルス電力供給および回収回路１１と、クランプ回路１４とを示している。図３Ｂは、図３Ａのパルス電力供給および回収回路１１とクランプ回路１４のスイッチＳＷ１〜ＳＷ４の状態と、パルス印加時のパネル容量（キャパシタンス）Ｃｐおよび回収キャパシタＣｒａの両端間の電圧ＶCpおよびＶCraの変化とを示している。パネル容量Ｃｐは、１対または複数対の表示電極ＸおよびＹの間に形成され、例えば１００ｎＦのオーダの容量Ｃｐを有する。なお、パネル容量Ｃｐは電極に接続された回路の寄生容量も含む。【００２９】
図３Ａにおいて、パルス電力供給および回収回路１１は、複数対の表示電極ＸおよびＹの間のパネル容量Ｃｐより充分大きい容量Ｃｒａ（例えばＣｐの１００倍以上）を有し一方の端子が接地された電力回収キャパシタＣｒａと、キャパシタＣｒａに直列にそれぞれの一方の端子がスイッチＳＷ１およびＳＷ３をそれぞれ介して互いに逆極性で並列に接続されたダイオードＤ１およびＤ２と、ダイオードＤ１およびＤ２の他端子の接続点に一端子が接続され他端子がパネル容量Ｃｐの１対または複数対の表示電極の各対の一方（ＸまたはＹ）に内在する電極抵抗Ｒを介して接続された共振インダクタＬと、を含んでいる。【００３０】
クランプ回路１４は、共振インダクタＬの他端子とその電極抵抗Ｒとの接続点にスイッチＳＷ２を介して接続された所定の電圧Ｖｓの定電圧源Ｖｓを含み、その接続点をスイッチＳＷ４を介して接地点ＧＮＤに接続する。【００３１】
図３Ａおよび３Ｂを参照すると、最初にキャパシタＣｒａに概ね電圧Ｖｓ／２の電荷が蓄積されており、パネル容量Ｃｐには電荷が蓄積されていないものとする。従って、パネル容量Ｃｐにおける電圧ＶCpの値はゼロ（０）である。パルスＰｓの立ち上がりの開始において、スイッチＳＷ１がターンオンすると、キャパシタＣｒａからスイッチＳＷ１、ダイオードＤ１および共振インダクタＬを介してなお、パネル容量Ｃｐは電極に接続された回路の寄生容量も含む。パネル容量Ｃｐに供給電流が流れ、電荷ｑ〜ＣＶｓがパネル容量Ｃｐに蓄積され、パネル容量Ｃｐの電圧ＶCpが上昇し、パルスＰｓの立ち上がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖｐｍａｘに達したとき、クランプ回路１４のスイッチＳＷ２がターンオンされる。そのピーク電圧Ｖｐｍａｘは電圧Ｖｓより僅かに低い。クランプ回路１４の電圧源Ｖｓは、パネル容量Ｃｐの電圧を電圧Ｖｓにクランプし、パネル容量Ｃｐを電圧Ｖｓに維持する。クランプ回路１４はパネル容量Ｃｐの電圧ＶCpを所定の電圧Ｖｓになるように補償する。その後、サステイン放電が生じ、スイッチＳＷ１およびＳＷ２がターンオフされる。【００３２】
パルスＰｓの立ち下がりの開始において、スイッチＳＷ３がターンオンされると、パネル容量Ｃｐから共振インダクタＬ、ダイオードＤ２およびスイッチＳＷ２を介して回収キャパシタＣｒａに還流電流が流れ、電荷ｑ〜ＣＶｓが回収キャパシタＣｒａに追加的に蓄積され、パネル容量Ｃｐの電圧が下降し、パルスＰｓの立ち下がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖｐｍｉｎに達したとき、スイッチＳＷ４がターンオンされ、クランプ回路１４の接地点ＧＮＤは、パネル容量Ｃｐの電圧ＶCpを接地電位ＧＮＤまたは０Ｖにクランプする。そのピーク電圧Ｖｐｍｉｎは接地電位ＧＮＤまたは０Ｖより僅かに高い。このようにして、回収キャパシタＣｒａからパネル容量Ｃｐに供給された電荷すなわち電力の大部分が回収される。【００３３】
図４Ａは、電力回収キャパシタＣｒａの容量がパネル容量Ｃｐより充分大きい（Ｃｒａ＞＞Ｃｐ）場合のパネル容量Ｃｐの両端間のパルスＰｓの電圧ＶCpのより詳しい通常の波形を示している。この波形は、パルスの立ち上がり時間Ｔｒ０において、１つ又は複数の表示電極ＸおよびＹ間のパネル容量Ｃｐの電圧ＶCpが、接地電位０Ｖから電位Ｖｓより幾分か低いピーク電圧Ｖｐｍａｘに上昇し、クランプ回路１４によって電位Ｖｓにクランプされて電位Ｖｓに維持される。【００３４】
パネル容量Ｃｐの電圧ＶCpは次の式で表される。【００３５】
【数１】
2006100722.tif 000002
【００３６】
従って、立ち上がり時間Ｔｒ０およびピーク電圧Ｖｐｍａｘは次の式で表される。【００３７】
【数２】
2006100722.tif 000003
【００３８】
従って、通常、立ち上がり時間Ｔｒ０を短くするには、共振インダクタＬのインダクタンスＬを小さくするか、またはパネル容量Ｃｐを小さくする必要がある。しかし、共振インダクタＬの値を小さくすると電力回収効率η＝Ｖｐｍａｘ／Ｖｓが低下し、表示電極間容量Ｃｐを小さくするには電極間誘電体材料の誘電率を小さくする必要がある。一方、表示装置６０の消費電力を少なくするには、電力回収効率ηを高くする必要があり、パネルに内在する電極抵抗Ｒを小さくするか、電極間誘電体材料の誘電率を小さくするか、または、インダクタＬの値を大きくする必要がある。従って、立ち上がり時間を短くしつつ、表示装置の消費電力およびコストを低くすることは困難である。【００３９】
発明者たちは、回収キャパシタＣｒａの容量をパネル容量Ｃｐ以下にすることによって通常の立ち上がり時間Ｔｒ０をより短くすることができると認識した。【００４０】
図４Ｂは、電力回収キャパシタＣｒｂの容量がパネル容量Ｃｐとほぼ等しい（Ｃｒｂ≒Ｃｐ）場合のパネル容量Ｃｐの電圧ＶCpおよび回収キャパシタＣｒｂの電圧ＶCrbの波形を示している。回収キャパシタＣｒｂの電圧ＶCrbは電圧Ｖｒｏ（≒Ｖｓ）とする。この波形は、図４Ａの容量Ｃｒａ＞＞Ｃｐの場合のパルスＰｓの立ち上がり時間Ｔｒ０に比べてパルスＰｓの立ち上がり時間Ｔｒ１が短くなり（Ｔｒ１＜Ｔｒ０）、ピーク電圧Ｖｐｍａｘが幾分か高くなる。回収キャパシタＣｒｂの電圧ＶCrbは、パルスＰｓが立ち上がるに従って、立ち下がりピーク電圧Ｖｒｍｉｎに達する。この時、回収キャパシタＣｒｂの蓄積電荷はほぼゼロ（０）になる。【００４１】
この場合、パネル容量Ｃｐの電圧ＶCpおよび立ち上がり時間Ｔｒ１は次の式で表される。【００４２】
【数３】
2006100722.tif 000004
【００４３】
立ち上がりＴｒ１（Ｃｒｂ≒Ｃｐ）とＴｒ０（Ｃｒａ＞＞Ｃｐ）の関係は、次の式で表される。【００４４】
【数４】
2006100722.tif 000005
【００４５】
図５Ａは、本発明の実施形態による、パネル容量Ｃｐを有する１対または複数対の表示電極ＸおよびＹにパルスＰｓの電圧Ｖｓを印加するパルス電圧印加回路６０２を示している。パルス電圧印加回路６０２は、パルスＰｓの立ち上がりにおいて電力を供給しその立ち下がりにおいて電力を回収するパルス電力供給および回収回路１２と、表示電極ＸおよびＹの間の電圧ＶCpを所定の電圧Ｖｓおよび０Ｖにクランプするクランプ回路１４と、パルス電力供給および回収回路１２およびクランプ回路１４におけるスイッチＳＷ１〜ＳＷ５のオン／オフ動作を制御する信号を発生する制御信号発生回路１６と、を含んでいる。スイッチＳＷ１〜ＳＷ５はトランジスタであってもよい。回収キャパシタＣｒとして、典型的には電解キャパシタとフィルム・キャパシタの組合せを用いる。【００４６】
図５Ａにおいて、パルス電力供給および回収回路１２は、一方の端子が接地点ＧＮＤすなわち共通導体電位に結合された電力回収キャパシタＣｒと、キャパシタＣｒに直列に接続されかつ経路１を形成するようにキャパシタＣｒの他方の端子にスイッチＳＷ１を介してアノード（陽極）端子が結合されたダイオードＤ１と、キャパシタＣｒに直列に接続されかつダイオードＤ１と並列に経路２を形成するようにキャパシタＣｒの他方の端子にスイッチＳＷ２を介してカソード（陰極）端子が結合されたダイオードＤ２と、ダイオードＤ１およびＤ２の他端子の接続点に一端子が結合され他端子がパネル容量Ｃｐの１対または複数対の表示電極ＸおよびＹの各対の一方（ＸまたはＹ）に内在する電極抵抗Ｒを介して結合された共振インダクタＬと、を含んでいる。【００４７】
クランプ回路１４は、共振インダクタＬの他端子とその電極抵抗Ｒとの接続点にスイッチＳＷ２を介して結合された所定の電圧Ｖｓの定電圧源Ｖｓを含み、その接続点をスイッチＳＷ４を介して接地点ＧＮＤに結合する。【００４８】
電力回収キャパシタＣｒは、１対または複数対の表示電極ＸおよびＹの間のパネル容量Ｃｐと等しいかまたはそれより小さい容量Ｃｒを有する。回収キャパシタＣｒは、さらに、他方の端子がスイッチＳＷ５を介して電圧Ｖｓと等しいかまたはそれより高い電圧Ｖｒｏを有する補償用の定電圧源Ｖｒに結合されることが望ましい。【００４９】
図５Ｂは、本発明の実施形態による、スイッチＳＷ１〜ＳＷ５を制御するための図５Ａの制御信号発生回路１６の制御信号ＣSW1〜ＣSW5のオン／オフの状態と、パルス印加時の表示電極キャパシタＣｐおよび回収キャパシタＣｒの両端間の電圧ＶCpおよびＶCrの概略の波形を示している。回収キャパシタＣｒの容量はパネル容量Ｃｐと等しいかまたはそれより小さい（Ｃｒ≦Ｃｐ）。【００５０】
図５Ｃは、回収キャパシタＣｒの容量がパネル容量Ｃｐ以下（Ｃｒ≦Ｃｐ）の場合の表示電極キャパシタＣｐおよび回収キャパシタＣｒの両端間の電圧ＶCpおよびＶCrの波形を示している。【００５１】
図５Ａおよび５Ｂを参照すると、パルス電圧印加回路６０２において、図１の表示装置６０の電源を投入して回収キャパシタＣｒが充放電を繰り返した後の定常動作状態において、回収キャパシタＣｒに電圧Ｖｓと等しいかまたはそれより高い電圧Ｖｒｏの電荷ｑ＝ＣｒＶｒｏが蓄積されており、パネル容量またはパネル容量Ｃｐには電荷が蓄積されていないものとする。従って、キャパシタＣｐにおける電圧ＶCpの値はゼロ（０）である。【００５２】
図５Ａ〜５Ｃを参照すると、パルスＰｓの立ち上がりの開始のタイミングｔ１において、制御信号ＣSW1に従ってスイッチＳＷ１がターンオンすると、回収キャパシタＣｒからスイッチＳＷ１、ダイオードＤ１および共振インダクタＬを介してパネル容量Ｃｐに供給電流が流れ、電荷ｑ〜ＣＶｓがパネル容量Ｃｐに蓄積され、パネル容量Ｃｐの電圧が上昇し、パルスＰｓの立ち上がりが形成される。パネル容量Ｃｐの電圧がピーク電圧Ｖｐｍａｘに達したとき、制御信号ＣSW2に従ってタイミングｔ２においてクランプ回路１４のスイッチＳＷ２がターンオンされる。そのピーク電圧Ｖｐｍａｘは電圧Ｖｓに実質的に等しい（Ｖｍａｘ＝Ｖｓ）。一方、回収キャパシタＣｒの電圧ＶCrは負のピーク電圧Ｖｒｍｉｎに達する。この場合、立ち上がり時間Ｔｒ２は、Ｃｒ＞Ｃｐの場合より短くなる。クランプ回路１４の電圧源Ｖｓは、タイミングｔ２とｔ３の間においてパネル容量Ｃｐの電圧ＶCpを電圧Ｖｓにクランプし、パネル容量Ｃｐの電圧ＶCpを電圧Ｖｓに維持する。その後、サステイン放電が生じ、制御信号ＣSW1およびＣSW2に従ってスイッチＳＷ１およびＳＷ２がターンオフされる。【００５３】
パルスＰｓの立ち下がりの開始のタイミングｔ３において、制御信号ＣSW3に従ってスイッチＳＷ３がターンオンされると、パネル容量Ｃｐから共振インダクタＬ、ダイオードＤ２およびスイッチＳＷ３を介して回収キャパシタＣｒに還流電流が流れ、電荷ｑ〜ＣｐＶｓが回収キャパシタＣｒに蓄積され、パネル容量Ｃｐの電圧が下降し、パルスＰｓの立ち下がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖｐｍｉｎに達したとき、タイミングｔ４において制御信号ＣSW4に従ってスイッチＳＷ４がターンオンされる。そのピーク電圧Ｖｐｍｉｎは接地電位ＧＮＤまたは０Ｖより僅かに高い。クランプ回路１４の接地点ＧＮＤは、パネル容量Ｃｐの電圧ＶCpを接地電位ＧＮＤまたは０Ｖにクランプする。一方、回収キャパシタＣｒの電圧ＶCrは正のピーク電圧Ｖｒｍａｘに達する。そのピーク電圧Ｖｒｍａｎは実質的にＶｒｏに等しい。その後、次のタイミングｔ１’の前に、制御信号ＣSW3およびＣSW4に従ってスイッチＳＷ３およびＳＷ４がターンオフされる。その後、同様の動作が繰り返される。【００５４】
このようにして、回収キャパシタＣｒからパネル容量Ｃｐへ短い時間で電力が供給されてパネル容量Ｃｐの両端間の電圧ＶCpは電圧Ｖｐｍａｘ＝Ｖｓに達する。パネル容量Ｃｐから回収キャパシタＣｒに電力が回収されるが、実際には、表示電極ＸおよびＹの抵抗Ｒによる損失分があるので回収キャパシタＣｒの電圧ＶCrは初期の電圧Ｖｒｏに達しない。従って、制御信号ＣSW4のオン状態への遷移のタイミングｔ４で制御信号ＣSW5に従ってスイッチＳＷ５をオン状態にして、回収キャパシタＣｒの電圧ＶCrにおける減少分を電圧Ｖｒｏの定電圧源Ｖｒによって補償する必要がある。そうしないと、パルスＰｓの次の立ち上がりのタイミングｔ２’においてパネル容量Ｃｐの両端間の電圧ＶCpのピーク電圧Ｖｐｍａｘは低下して電圧Ｖｓに到達しない。【００５５】
回収キャパシタＣｒの電圧ＶCrは次の式で表される。【００５６】
【数５】
2006100722.tif 000006
【００５７】
Ｃｒ＜＜Ｃｐのとき、振幅比すなわち回収効率ηは、およそ次の式で表される。【００５８】
【数６】
2006100722.tif 000007
【００５９】
従って、実施形態によれば、電気的エネルギの回収効率ηを低下させることなく、表示電極ＸおよびＹに印加するパルスＰｓの立ち上がり時間を短くすることができる。それによって、表示電極ＸおよびＹへのパルス印加の開始から放電までの遅延を短くでき、従って放電の発生を安定させることができる。また、表示電極ＸおよびＹに印加するパルスＰｓの幅を小さくすることができ、従って所定期間内により多数のパルスＰｓの位置を確保することによって表示装置６０の表示品質を向上させることができる。【００６０】
図６は、図５Ａのパルス電圧印加回路６０２を変形した本発明の別の実施形態によるパルス電圧印加回路６０３を示している。図６においてｎ個のキャパシタＣｒ１、Ｃｒ２，．．．Ｃｒｎのそれぞれは、図５Ａの回収キャパシタＣｒより小さい容量を有し、Ｃｒ１からＣｒｎの合計の容量がＣｒとなるｎ個のキャパシタであり、それらを並列に接続したものを用いる。このように、小さい容量の複数のキャパシタＣｒ１〜Ｃｒｎを用いることによって回収キャパシタＣｒの応答動作が良好になり、パルスＰｓの立ち上がり時間Ｔｒ２がより短くなる。【００６１】
代替構成として、共振インダクタＬは、２つの経路１と経路２に共通の要素として設ける代わりに、経路１と経路２の各々に別々に直列に設けてもよい。この場合、経路２のインダクタは経路１のインダクタより幾分か大きくてもよい。スイッチＳＷ１とダイオードＤ１の配置は入れ替えてもよい。同様に、スイッチＳＷ３とダイオードＤ２の配置は入れ替えてもよい。【００６２】
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
【図面の簡単な説明】
【００６３】
【図１】図１は、本発明の実施形態による、典型例の表示装置の構成を示している。
【図２】図２は、本発明の実施形態による、Ｘドライバ回路、Ｙドライバ回路およびＡドライバ回路の出力駆動電圧波形の概略的な駆動シーケンスを例示している。
【図３】図３Ａは、サステイン回路に用いられる、電気的エネルギ回収すなわち電力回収機能を有する通常のパルス電力供給および回収回路と、クランプ回路とを示している。図３Ｂは、図３Ａのパルス電力供給および回収回路とクランプ回路のスイッチの状態と、パルス印加時の表示電極キャパシタおよび回収キャパシタの両端間の電圧および変化とを示している。
【図４】図４Ａは、電力回収キャパシタの容量がパネル容量より充分大きい場合のパネル容量の両端間のパルスの電圧のより詳しい通常の波形を示している。図４Ｂは、電力回収キャパシタの容量がパネル容量とほぼ等しい場合のパネル容量の電圧および回収キャパシタの電圧の波形を示している。
【図５Ａ】図５Ａは、本発明の実施形態による、パネル容量Ｃｐを有する１対または複数対の表示電極ＸおよびＹにパルス電圧を印加するパルス電圧印加回路を示している。
【図５Ｂ】図５Ｂは、本発明の実施形態による、スイッチを制御するための図５Ａの制御信号発生回路の制御信号のオン／オフの状態と、パルス印加時の表示電極キャパシタおよび回収キャパシタの両端間の電圧および概略の波形を示している。
【図５Ｃ】図５Ｃは、回収キャパシタの容量がパネル容量以下の場合の表示電極キャパシタおよび回収キャパシタの両端間の電圧の波形を示している。
【図６】図６は、図５Ａのパルス電圧印加回路を変形した本発明の別の実施形態によるパルス電圧印加回路を示している。
【図１】
2006100722.tif 000008
【図２】
2006100722.tif 000009
【図３】
2006100722.tif 000010
【図４】
2006100722.tif 000011
【図５Ａ】
2006100722.tif 000012
【図５Ｂ】
2006100722.tif 000013
【図５Ｃ】
2006100722.tif 000014
【図６】
2006100722.tif 000015
【国際調査報告】
2006100722.tif 000016
2006100722.tif 000017
2006100722.tif 000018