(57)【要約】  上面側にキャビティ２を設けた配線基板１を容易し、第１の半導体素子１０をキャビティ２内に収容するとともに、第２の半導体素子１１を第１の半導体素子１０に被さるように配線基板１の上面側に搭載する。前記第２の半導体素子１１の下面と、前記配線基板１の上面とに所定の間隔Ｇを有する隙間８が形成されている。配線基板１の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記隙間８から前記キャビティ２内に流入させることにより、前記第１の半導体素子及び第２の半導体素子を樹脂材４で一括的に被覆することができる。【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板に搭載される第１の半導体素子及び第２の半導体素子とを具備する電子部品モジュールであって、
前記配線基板の一主面側にキャビティが設けられ、前記第１の半導体素子は前記キャビティ内に収容され、
前記第２の半導体素子は、平面視して前記第１の半導体素子を覆う状態で前記配線基板の前記一主面側に搭載され、
前記第２の半導体素子は、樹脂材で被覆されている電子部品モジュール。
【請求項２】
前記第１の半導体素子は、樹脂材で被覆されている請求項１に記載の電子部品モジュール。
【請求項３】
前記第１の半導体素子の上面と前記第２の半導体素子の下面との空間に樹脂材が充填されている請求項１に記載の電子部品モジュール。
【請求項４】
前記キャビティの開口面は、平面視して前記第２の半導体素子によって覆われ、
前記第２の半導体素子の下面と前記配線基板の上面との間には、所定の間隔を有する隙間が形成されている請求項２に記載の電子部品モジュール。
【請求項５】
前記隙間は、前記第２の半導体素子と配線基板とを接続する電極の厚さ及び／又は電極の形状によって形成される請求項４に記載の電子部品モジュール。
【請求項６】
前記隙間は、前記第２の半導体素子と配線基板とを接続する導電性接合材の厚さによって形成される請求項４に記載の電子部品モジュール。
【請求項７】
前記キャビティ開口面の一部が、前記第２の半導体素子により覆われている請求項２に記載の電子部品モジュール。
【請求項８】
前記キャビティ開口面の、前記第２の半導体素子より覆われていない部分である露出部は、複数存在する請求項７に記載の電子部品モジュール。
【請求項９】
前記キャビティに段差部を設け、該段差部に前記第２の半導体素子を載置した請求項１に記載の電子部品モジュール。
【請求項１０】
マトリクス状に配列された複数の配線基板領域を有し、各配線基板領域の上面側にキャビティを有するマスター基板を準備する工程と、
前記キャビティ内に第１の半導体素子を収容する工程と、
前記第１の半導体素子及び前記キャビティの開口面を覆うようにして、前記第２の半導体素子の下面と前記配線基板領域の上面とに所定の間隔を有する隙間が形成されるように、前記第２の半導体素子を前記配線基板領域に搭載する工程と、
前記マスター基板の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記隙間から前記キャビティ内に流入させることにより、前記第１の半導体素子及び第２の半導体素子を前記樹脂ペーストで一括的に被覆する工程と、
前記マスター基板を配線基板領域に沿って切断することにより複数個の個片に分割する工程と、を含む電子部品モジュールの製造方法。
【請求項１１】
前記隙間は、前記第２の半導体素子と配線基板とを接続する電極の厚さ及び／又は電極の形状によって形成される請求項１０に記載の電子部品モジュール。
【請求項１２】
前記隙間は、前記第２の半導体素子と配線基板とを接続する導電性接合材の厚さによって形成される請求項１０に記載の電子部品モジュール。
【請求項１３】
マトリクス状に配列された複数の配線基板領域を有し、各配線基板領域の上面側にキャビティを有するマスター基板を準備する工程と、
前記キャビティ内に第１の半導体素子を収容する工程と、
前記第１の半導体素子を覆い、且つ前記キャビティの開口面の少なくとも一部が露出するように第２の半導体素子を前記配線基板領域の上面側に搭載する工程と、
前記マスター基板の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記キャビティ開口面の露出部から前記キャビティ内に流入させることにより、前記第１の半導体素子及び第２の半導体素子を前記樹脂ペーストで一括的に被覆する工程と、
前記マスター基板を配線基板領域に沿って切断することにより複数個の個片に分割する工程と、を含む電子部品モジュールの製造方法。
【請求項１４】
前記キャビティ開口面の露出部は、複数存在する請求項１３に記載の電子部品モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に電子部品素子を搭載してなる電子部品モジュールに関するものである。電子部品モジュールは、ＧＰＳ(Global Positioning System)モジュールやＷ−ＬＡＮ（ワイヤレスラン）モジュール、チューナモジュール、クロックモジュールなど種々の用途の電子装置に適用可能である。
【背景技術】
【０００２】
近年、配線基板に半導体素子等の複数の電子部品素子を搭載してなる電子部品モジュールが急速に普及してきている。
かかる電子部品モジュールとして、図１４に示すように、第１の半導体素子（例えば、制御用ＩＣ）１０、第２の半導体素子（例えば、ＲＦ（高周波用）ＩＣ）１１及び複数の受動部品１３，１４を備え、これら半導体素子１０，１１及び受動部品１３，１４を配線基板１ａ上に並べて載置するとともに、金属製のシールドケース１５で覆うようにした構造のものが知られている。
【特許文献１】特開２００３−２０４０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した従来の電子部品モジュールは、第１、第２の半導体素子１０，１１を配線基板１ａ上に並べて載置していることから、配線基板１ａ上に第１、第２の半導体素子１０，１１を実装するためのスペースを確保しなければならず、配線基板１ａが大型化し、これによって電子部品モジュールの全体構造が大型化してしまうという欠点があった。【０００４】
また、シールドケース１５を設ける電子部品モジュールの場合、シールドケース１５と配線基板１ａとの位置合わせ工程、半田付け工程等を必要とし、電子部品モジュールの組み立て工程が煩雑化してしまう。しかも、電子部品モジュールを、複数の配線基板領域を有する大型基板から多数個取りの手法により製造する場合、個々の配線基板に対して、上述したようなシールドケースの取り付け工程を行わなければならず、生産性が著しく低下してしまう。【０００５】
本発明の目的は、小型化を図ることができ、生産性に優れた電子部品モジュール及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の電子部品モジュールは、配線基板に搭載される第１の半導体素子及び第２の半導体素子とを具備する電子部品モジュールであって、前記配線基板の一主面側にキャビティが設けられ、前記第１の半導体素子は前記キャビティ内に収容され、前記第２の半導体素子は、平面視して前記第１の半導体素子を覆う状態で前記配線基板の前記一主面側に搭載され、前記第２の半導体素子は、樹脂材で被覆されているものである。【０００７】
本発明の電子部品モジュールによれば、第１の半導体素子を配線基板の上面側に設けたキャビティ内に収容するとともに、第２の半導体素子を第１の半導体素子に被さるように配線基板の上面側に搭載した構造により、配線基板上面における第１、第２の半導体素子の実装面積を減少せしめ、配線基板の小型化を図ることができる。これによって電子部品モジュールの全体構造を小型化することが可能となる。【０００８】
しかも、第２の半導体素子を樹脂材で被覆するようにしたことから、シールドケースのような複雑な取り付け工程を必要とせず、樹脂材により簡単に第２の半導体素子を保護することができるとともに、第２の半導体素子の接合強度を補強することができる。
更に、前記第１の半導体素子を樹脂材で被覆することとすれば、第１の半導体素子の接合強度を補強することができる。【０００９】
特に、前記第１の半導体素子の上面と前記第２の半導体素子の下面との空間があり、そこに樹脂材が充填されている構造であれば、第２の半導体素子の接合強度を補強することができる。
また、第２の半導体素子の下面と前記配線基板の上面との間に隙間を有した状態で前記第２の半導体素子が搭載されている構造であれば、製造時、第２の半導体素子を実装した後でも第２の半導体素子下面と前記配線基板上面との間にできる隙間を通して前記樹脂材をキャビティ内へ流し込むことが可能となり、これによって、第１、第２の半導体素子を被覆する樹脂材を一括的に形成することができるようになる。【００１０】
また、前記配線基板上面側の平面視において、前記キャビティ開口面の少なくとも一部のみ前記第２の半導体素子で覆い、前記キャビティ開口面の残部を露出させることによって、前記キャビティ開口面の露出部から前記樹脂材を前記キャビティ内へ流し込むことができ、第１、第２の半導体素子を被覆する樹脂材を一括的に形成することができるようになる。【００１１】
前記露出部が、複数存在する構造であれば、前記樹脂材を前記キャビティ内へ流し込むことがさらに容易にできる。
更に本発明の電子部品モジュールによれば、キャビティに段差部を設けるとともに、該段差部に第２の半導体素子を載置させることとすれば、電子部品モジュールが低背化され、その全体構造をより小型化することができる。【００１２】
本発明の電子部品モジュールの製造方法によれば、第１の半導体素子及び前記キャビティの開口面を覆うようにして、前記第２の半導体素子の下面と前記配線基板領域の上面とに所定の間隔を有する隙間が形成されるように、前記第２の半導体素子を前記配線基板領域に搭載することにより、前記マスター基板の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記隙間から前記キャビティ内に流入させることができる。【００１３】
よって、各基板領域の上面及び各配線基板領域のキャビティ内への樹脂材の塗布を一括的に行うことができ、電子部品モジュールの生産性向上に供することができる。
また本発明の電子部品モジュールの製造方法によれば、第１の半導体素子を覆い、且つ前記キャビティの開口面の少なくとも一部が露出するように第２の半導体素子を前記配線基板領域の上面側に搭載し、前記マスター基板の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記キャビティ開口面の露出部から前記キャビティ内に流入させることにより、各基板領域の上面及び各配線基板領域のキャビティ内への樹脂材の塗布を一括的に行うことができ、電子部品モジュールの生産性向上に供することができる。【００１４】
本発明における上述の、又はさらに他の利点、特徴及び効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１５】
【図１】図１は本発明の一実施形態に係る電子部品モジュールの樹脂材を省略した状態の外観斜視図である。
【図２】図２は電子部品モジュールの分解斜視図である。
【図３】図３は電子部品モジュールの平面図である。
【図４】図４は電子部品モジュールに樹脂材を充填した状態のＡ−Ａ線断面図である。
【図５】図５は電子部品モジュールに樹脂材を充填した状態のＢ−Ｂ線断面図である。
【図６】図６は電子部品モジュールをＣ方向から見た側面図である。
【図７】図７は第１の半導体素子の断面図である。
【図８】図８は本発明の他の実施形態に係る電子部品モジュールの断面図である。
【図９】図９は本発明のさらに他の実施形態に係る電子部品モジュールの樹脂材を省略した状態の平面図である。
【図１０】図１０は本発明の電子部品モジュールの製造方法を説明するための工程図である。
【図１１】図１１は本発明の電子部品モジュールの製造方法を説明するための工程図である。
【図１２】図１２は本発明の電子部品モジュールの製造方法を説明するための工程図である。
【図１３】図１３は本発明の電子部品モジュールの製造方法を説明するための工程図である。
【図１４】図１４は従来の電子部品モジュールの断面図である。
【符号の説明】
【００１６】
１・・・配線基板
２・・・キャビティ
３・・・外部端子
４・・・樹脂材
５・・・電極パッド
６・・・接続端子
７・・・導電性接合材
８・・・隙間
９・・・シールド樹脂材
１０・・・第１の半導体素子（ＲＦＩＣ）
１１・・・第２の半導体素子（制御用ＩＣ）
１８・・・メインボード
１９・・・空間
【発明を実施するための最良の形態】
【００１７】
以下、本発明の電子部品モジュールを図面に基づいて詳細に説明する。
なお、本実施形態においては第１、第２の半導体素子としてそれぞれＲＦＩＣ、制御用ＩＣを用いた通信用高周波モジュールを例にとって説明する。
図１は、本発明の一実施形態に係る電子部品モジュールの斜視図（樹脂材は省略）であり、図２は、図１に示す電子部品モジュールの分解斜視図である。【００１８】
図３は電子部品モジュールの上面図、図４は図３に示す電子部品モジュールのＡ−Ａ線断面図、図５は図３に示す電子部品モジュールのＢ−Ｂ線断面図、図６は電子部品モジュールをＣ方向から見た側面図である。
電子部品モジュールは、キャビティ２を形成した配線基板１と、配線基板１に搭載される第１の半導体素子１０及び第２の半導体素子１１と、第２の半導体素子１１を被覆する樹脂材４とから主に構成されている。【００１９】
配線基板１は概略直方体形状をなし、一主面（図では上面）側にキャビティ２が形成されている。かかる配線基板１は、例えば、ガラス−セラミックス、アルミナセラミックス等のセラミック材料からなる絶縁体層を複数層積層することにより形成さている。各絶縁体層の厚みは例えば５０μm〜３００μmに設定される。絶縁層の積層数は任意であるが、例えば、５層〜１５層に設定される。【００２０】
配線基板１は、ガラス−セラミックス材料等のセラミック材料粉末に適当な有機溶剤を添加・混合して得たセラミックグリーンシートの表面等に回路配線や接続パッドとなる導体ペーストを従来周知のスクリーン印刷法等で塗布するとともに、これを複数層積層してプレス成形した後、高温で焼成することによって製作される。
配線基板１の内部には、断面図である図４や図５に示すように、内部配線導体１６やビアホール導体１７等が形成されており、これらによって所定の回路を構成するようになっている。【００２１】
また、配線基板１の下面には外部端子３が形成され、これらの外部端子３を通して、メインボード１８と接続される。また、配線基板１の上面には電極パッド５や表面配線パターン（図示せず）が形成されている。
これらの内部配線導体や外部端子３、電極パッド５等は、Ａｇ、Ｃｕ、Ｗ及びＭｏ等の金属を主成分とする材料からなるものであり、例えばＡｇ系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を含有してなる導体ペーストを、従来周知のスクリーン印刷等によって配線基板１の各絶縁体層に対応したセラミックグリーンシート上に塗布し、焼成することによって形成される。【００２２】
配線基板１に設けられたキャビティ２は、矩形状の開口面を有する凹部であり、第１の半導体素子１０を収容する。
キャビティ２の開口面から底面までの深さは、例えば、収容される第１の半導体素子１０の上面が、配線基板１の上面よりも上に突出しない深さに設定される。
キャビティ２に収容される第１の半導体素子１０は、例えば、ＳｉやＧａＡｓ等の半導体素子基板の表面に、Ａｌ等の回路配線が形成されたものである。この回路配線により、増幅回路や発振回路を構成している。【００２３】
この第１の半導体素子１０は、前記回路配線が形成された面を下面にして、キャビティ２の底面にフリップチップ実装される。すなわち、この下面に設けた接続端子６と、キャビティ２の底面に設けた電極パッド５とが半田等の導電性接合材７によって、電気的・機械的に接合される。
第２の半導体素子１１は、先に述べた第１の半導体素子１０と同様に、ＳｉやＧａＡｓ等の半導体素子基板の表面に、Ａｌ等の回路配線が形成されたものである。これらの回路配線によって、通信制御回路等を構成している。【００２４】
第２の半導体素子１１は、回路配線が形成された面を下面にして、この下面に設けた接続端子６と、配線基板１の上面に設けた電極パッド５とを半田等の導電性接合材７によって、電気的・機械的に接合している。
本発明の実施形態では、第１の半導体素子１０の直上には、第２の半導体素子１１が平面視して前記第１の半導体素子１０を覆う状態で配線基板１の上面に載置されている。【００２５】
第１の半導体素子１０の平面寸法と第２の半導体素子１１の平面寸法とを比較すると、第２の半導体素子の方が大きな平面寸法を有している。また、第２の半導体素子１１とキャビティ２の開口面とでは、その平面寸法が略等しくなっている。
図３において、実線は第２の半導体素子１１の位置、破線はキャビティ２の開口面、一点鎖線は第１の半導体素子１０の位置をそれぞれ示している。【００２６】
このように、第２の半導体素子１１の平面寸法とキャビティ２の開口面の平面寸法とが実質的に同一の場合であっても、第２の半導体素子１１に設けられる接続端子６として、外方へ延出させたリードタイプの接続端子を使用することによって、配線基板１の上面に第２の半導体素子１１を載置させることができる。あるいは第２の半導体素子１１の平面寸法がキャビティ２の平面寸法よりもすこし小さい場合であっても同様である。【００２７】
このように第１の半導体素子１０を、配線基板１の上面側に設けたキャビティ２内に収容するとともに、第２の半導体素子１１を第１の半導体素子１０に被さるように配線基板１の上面側に搭載した構造により、配線基板１の上面における第２の半導体素子１１の実装面積を省略することができ、これによって配線基板１が小型化されるため、電子部品モジュールの全体構造を小型化することが可能となる。また上記構造により、第１の半導体素子１０、第２の半導体素子１１、および各種電子部品１２、１３、１４の実装を、全て一主面側から行うことができるため、生産性効率が非常に良い。【００２８】
特に第１、第２の半導体素子としてＲＦＩＣ、制御用ＩＣを搭載する場合、ＲＦＩＣをキャビティ２内に収容し、制御用ＩＣをＲＦＩＣに被さるようにして配置させることが望ましい。
これは、電磁波等のノイズの影響を受け易いＲＦＩＣがキャビティ内に収容され、上面側が制御用ＩＣに覆われる構造となることによって、ＲＦＩＣに対する外部からの不要な電磁波の影響を抑制することができるためである。【００２９】
また、図７に示すように、第１の半導体素子１０の下面に形成された回路配線のうち、基準電位に保持される配線と、上面側に設けた導体パターン１０ａとを半導体素子基板の内部で電気的に接続している。このようにして、第１の半導体素子１０の上面を基準電位に保持することができる。したがって、第１の半導体素子１０と第２の半導体素子１１との間の電磁的な干渉をさらに効果的に抑制することができる。【００３０】
なお、ここでいう基準電位とは、グランドに接続された導体が有する電位のことを云い、実質的にはグランド電位のことである（グランド電位は零ボルトであることもあり、零ボルトでないこともある）。
また、配線基板１の上面には第２の半導体素子２の他にも、ＳＡＷフィルタ１２、水晶発振器１３、チップ状電子部品１４等の部品が所定の位置に搭載されている。前記チップ状電子部品１４とは、主にＲＦ用電子部品であり、例えばコンデンサ、抵抗、インダクタ、バラン、ダイオード等である。【００３１】
これら第２の半導体素子１１、ＳＡＷフィルタ１２、水晶発振器１３、チップ状電子部品１４等を被覆するようにして樹脂材４が、配線基板１の上面側に形成されている。
樹脂材４は、例えば、エポキシ等の樹脂材料が用いられ、第２の半導体素子１１、ＳＡＷフィルタ１２、水晶発振器１３、チップ状電子部品１４の接合強度を補強している。
なお、本発明において樹脂材４は、必ずしも配線基板上の第２の半導体素子１１、ＳＡＷフィルタ１２、水晶発振器１３、チップ状電子部品１４等、搭載部品の全体を、完全に覆う必要はない。【００３２】
樹脂材４は、これらの搭載部品の少なくとも一部を被覆していればよい。例えば、本実施形態においては、図４、図５に示すように、樹脂材４は、第２の半導体素子１１の側面を被覆し、上面を被覆していない。第２の半導体素子１１の上面は、後述するように、シールド樹脂層８が直接接触している。
また、本発明の実施形態において、樹脂材４はキャビティ２内にも充填され、第１の半導体素子１０を被覆している。【００３３】
これによって、第１の半導体素子１０の配線基板１に対する接合強度を補強することができる。
さらに、第１の半導体素子１０の上面と第２の半導体素子１１の下面との間に存在する空間１９にも樹脂材４が充填されているので、これによっても第２の半導体素子１１の接合強度を補強することができる。【００３４】
また、図６に示す如く、第２の半導体素子１１の下面と配線基板１の上面との対向領域には、所定の間隔Ｇを有する隙間８が形成されるようにして、第２の半導体素子１１を配線基板１の上面側に搭載することが好ましい。
このような隙間８を設けることによって、樹脂材４をキャビティ２内に充填する場合、第２の半導体素子１１を実装した後でも第１の半導体素子１０を被覆するための樹脂材４を、隙間８からキャビティ内へ流し込むことが可能となる。したがって、製造工程において、第１、第２の半導体素子１０，１１を被覆する樹脂材４を同一工程内で、一括して形成することができるようになる。【００３５】
ここで、第２の半導体素子１１の下面と配線基板１の上面との対向領域に形成される隙間８の間隔Ｇとは、図４、図５に示すように、第２の半導体素子１１の下面と配線基板１の上面間の距離のことである。
間隔Ｇは、樹脂材４の前駆体を流入させることが可能となるように、例えば、１００〜２００μｍに設定するとよい。【００３６】
隙間８を設けるには、次の（１）（２）のいずれか又は両方を採用するとよい。
（１）第２の半導体素子１１の下面に設けられる接続端子６を若干下方に曲げて形成する。
（２）第２の半導体素子１１を搭載するための電極パッド５、及び／又は、導電性接合材７の厚みを比較的厚く形成する。【００３７】
また、本発明の実施形態においては、図４、図５に示すように、樹脂材４の上面にシールド樹脂材９が形成されている。このシールド樹脂材９は、例えば、エポキシ等の樹脂材料中にＡｇ、Ａｌ、Ｎｉ、Ｆｅ等の金属粉末を分散させたものである。シールド樹脂材９は、樹脂材４の上面を全面的に被覆しているとともに、第２の半導体素子１１の上面に、樹脂材４を介さずに直接接触している。【００３８】
このように、シールド樹脂材９が第２の半導体素子１１の上面を直接被覆することにより、第２の半導体素子１１内の回路配線への不要な電磁波の侵入や配線基板１の内部に設けた回路配線への不要な電磁波の侵入等を抑制することが可能となる。これによって電子部品モジュールの動作を安定化させることができるようになる。
しかも、第２の半導体素子１１で発生する熱が、金属粉末を分散することにより熱伝導性を高くしたシールド樹脂材９によって、第２の半導体素子１１の上面から配線基板１や大気中に伝導されやすくなることから、第２の半導体素子１１の動作がより安定するという利点もある。【００３９】
次に、本発明に係る電子部品モジュールの他の実施例を説明する。
図８は本発明に係る電子部品モジュールの他の実施例を示す断面図である。
同図に示す電子部品モジュールは、図１〜図６に示す電子部品モジュールと比較して、キャビティ２の形状及び第２の半導体素子１１の載置場所が異なっている。すなわち、キャビティ２が段差部２ａを有しており、この段差部２ａに設けた電極パッド５と第２の半導体素子１１の下面に設けた接続端子６とが、導電性接合材７によって電気的・機械的に接続されている。【００４０】
このようにキャビティ２に段差部２ａを設けるとともに、段差部２ａに第２の半導体素子１１を載置させることによって、電子部品モジュールのさらなる低背・小型化を図ることができる。また、第２の半導体素子１１を実装する際に、段差部２ａを位置決めの基準とすることもできるという利点もある。
図９は本発明に係る電子部品モジュールのさらに他の実施例を示す上面図である。【００４１】
図９に示す電子部品モジュールは、キャビティ２の開口面の少なくとも一部が、平面視において、第２の半導体素子１１より外側に位置している。これによって、キャビティ開口面の露出部９を設けることができる。この露出部９の幅Ｈは、例えば、１００〜２００μｍに設定するとよい。
この露出部９から樹脂材４をキャビティ２内へ流し込むことが可能となり、第１、第２の半導体素子を被覆する樹脂材４を一括的に形成することができる。なお、露出部９は、図９に示されるように２つ以上設けることが好ましい。【００４２】
次に、本発明に係る電子部品モジュールの製造方法を、図１０〜図１３を用いて説明する。
（工程Ａ）
先ず、図１０に示すように、マトリクス状に配列された複数の配線基板領域２２を有し、各配線基板領域２２の上面側にキャビティ２を有するマスター基板２０を準備する。【００４３】
マスター基板２０は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料からなるグリーンシートを積層して構成され、上面の各基板領域には電極パッド５や表面配線パターンが、内部には導体パターンやビアホール導体等が、下面には外部端子が形成されている。
このようなマスター基板２０は、例えば、アルミナセラミックス等から成るセラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面等に電極パッドや外部端子１１、配線パターン７等となる導体ペーストを所定パターンに印刷・塗布するとともに、これを複数枚積層してプレス成形した後、高温で焼成することによって製作される。なお、キャビティ２が形成される層に対応したセラミックグリーンシートの状態で従来周知のパンチング等の手法を用いて貫通孔を設け、その後焼成して形成される。
（工程Ｂ）
次に、図１１に示すように、キャビティ内に第１の半導体素子１０を収容し、続いて、第１の半導体素子１０及びキャビティ２の開口面を覆うようにして第２の半導体素子１１を配線基板領域２２に搭載する。このとき、第２の半導体素子１１の下面と配線基板領域２２の上面との間に所定の間隔Ｇを有する隙間８（図６参照）が形成されるようにする。なお、図示していないが、マスター基板２０上面の各配線基板領域には、第２の半導体素子１１以外にも、ＳＡＷフィルタ、水晶発振器、コンデンサ等のチップ部品が所定の位置に搭載される。
（工程Ｃ）
次に、図１２に示すように、マスター基板２０の上面に樹脂ペースト２１を塗布する。このとき、樹脂ペースト２１は、前記隙間８からキャビティ内に流入する。これにより、樹脂ペースト２１で第２の電子部品素子１１を被覆すると共に、キャビティ２内にも樹脂ペースト２１が充填される。したがって、第１の半導体素子１０及び第２の半導体素子１１を樹脂ペースト２１で一括的に被覆することができる。【００４４】
この樹脂ペーストを塗布する場合、好ましくは、隙間及びキャビティ２を含めて減圧の状態を保つための治具を配置し、キャビティ２に樹脂ペースト２１が流れるようにしておく（この塗布方法を「真空印刷」という）。上記治具として、例えば配線基板領域２２の上面側又は下面側にのみ配置するようなものを用いても良いし、樹脂ペースト２１が塗布されるマスター基板２０全体を収容するようなものを用いても良い。【００４５】
マスター基板全体を収容する治具を用いて真空印刷により樹脂ペースト２１を形成する場合、マスター基板２０が水平状態で嵌入することが可能な枠部材にマスター基板を装着して、基台に載置し、所定の真空度になるまで減圧する。次いで、マスター基板２０の一主面側からに樹脂ペースト２１の前駆体を印刷塗布して供給する。このとき、マスター基板２０全体が所定の真空度に保たれた治具に収容されていることから、一主面側から供給された樹脂ペースト２１の前駆体が、隙間８又は隙間９を介してキャビティ２にも流れ込む。これを硬化させることにより、第１の半導体素子１０及び第２の半導体素子１１を樹脂ペースト２１により一体的に被覆することができる。【００４６】
樹脂ペースト２１は、エポキシ樹脂等の熱硬化性樹脂に、硬化剤、硬化促進剤、その他必要に応じて無機質充填剤などを添加・混合したものを用いることができる。
一般的な電子部品封止用の樹脂ペースト、例えば、粘度が３０〜８０Ｐａ・ｓ程度の樹脂ペーストを用いる場合、隙間８、隙間９の幅は１００〜２００μｍ、印刷時の真空度は８０〜１３０Ｐａに設定することが好ましい。この範囲に設定することにより、ボイド等の発生を抑えて、隙間８、隙間９及びキャビティ２に良好な状態で樹脂ペースト２１を充填することができる。
（工程Ｄ）
そして図１３に示すように、マスター基板２０を配線基板領域２２に沿って切断することにより複数個の個片に分割する。【００４７】
マスター基板２０及び樹脂材４の切断は、例えば、ダイサーやレーザ等を用いてマスター基板２０と樹脂材４とをマスター基板２０側から一括的に切断することによって行われ、これによって複数個の電子部品モジュールが同時に得られる。なお、切断方向は、切断手段及びマスター基板２０、樹脂材４に用いられる材料などとの関係で適当に選択すれば良く、上述のようにマスター基板２０側から行わずに、樹脂ペースト２１側から行っても良い。【００４８】
なお、上述の工程Ｂに代えて、第１の半導体素子１０を覆い、且つキャビティ２の開口面の一部が平面視において露出するように第２の半導体素子１１を配線基板領域２２の上面側に搭載するようにし（図９参照）、続く工程Ｃにおいて、マスター基板２０の上面に樹脂ペースト２１を塗布するとともに樹脂ペースト２１をキャビティ開口面の露出部からキャビティ内に流入させることにより、第１の半導体素子１０及び第２の半導体素子１１を樹脂ペースト２１で一括的に被覆するようにしてもよい。【００４９】
以上の製造方法により、電子装置の組み立て工程が大幅に簡素化されるようになり、電子部品モジュールの生産性向上に供することが可能となる。
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
例えば、上述した本発明に係る電子部品モジュールの実施形態において、第１、第２の半導体素子の下面に設けられる接続端子６とキャビティ底面あるいは配線基板１の上面に設けられた電極パッド５とを導電性接合材によって接続するようにしたが、これに代えて、第１、第２の半導体素子の上面に設けた接続端子と電極パッド５とをワイヤボンディングにより接続するようにしてもよい。
【図１】
2006095852.tif 000002
【図２】
2006095852.tif 000003
【図３】
2006095852.tif 000004
【図４】
2006095852.tif 000005
【図５】
2006095852.tif 000006
【図６】
2006095852.tif 000007
【図７】
2006095852.tif 000008
【図８】
2006095852.tif 000009
【図９】
2006095852.tif 000010
【図１０】
2006095852.tif 000011
【図１１】
2006095852.tif 000012
【図１２】
2006095852.tif 000013
【図１３】
2006095852.tif 000014
【図１４】
2006095852.tif 000015
【手続補正書】
【提出日】平成18年7月31日(2006.7.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求の範囲
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】（補正後）  配線基板と、
前記配線基板に搭載される第１の半導体素子及び第２の半導体素子とを具備する電子部品モジュールであって、
前記配線基板の一主面側にキャビティが設けられ、前記第１の半導体素子は前記キャビティ内に収容され、
前記第２の半導体素子は、平面視して前記第１の半導体素子を覆う状態で前記配線基板の前記一主面側に搭載され、
前記第２の半導体素子は、少なくともその側面が樹脂材で被覆されている電子部品モジュール。
【請求項２】（補正後）  前記樹脂材が前記キャビティ内に充填されており、該樹脂材により前記第１の半導体素子が被覆されている請求項１に記載の電子部品モジュール。
【請求項３】（補正後）  前記第１の半導体素子の上面と前記第２の半導体素子の下面との空間に前記樹脂材が充填されている請求項１に記載の電子部品モジュール。
【請求項４】  前記キャビティの開口面は、平面視して前記第２の半導体素子によって覆われ、
前記第２の半導体素子の下面と前記配線基板の上面との間には、所定の間隔を有する隙間が形成されている請求項２に記載の電子部品モジュール。
【請求項５】  前記隙間は、前記第２の半導体素子と配線基板とを接続する電極の厚さ及び／又は電極の形状によって形成される請求項４に記載の電子部品モジュール。
【請求項６】  前記隙間は、前記第２の半導体素子と配線基板とを接続する導電性接合材の厚さによって形成される請求項４に記載の電子部品モジュール。
【請求項７】  前記キャビティ開口面の一部が、前記第２の半導体素子により覆われている請求項２に記載の電子部品モジュール。
【請求項８】  前記キャビティ開口面の、前記第２の半導体素子より覆われていない部分である露出部は、複数存在する請求項７に記載の電子部品モジュール。
【請求項９】  前記キャビティに段差部を設け、該段差部に前記第２の半導体素子を載置した請求項１に記載の電子部品モジュール。
【請求項１０】  マトリクス状に配列された複数の配線基板領域を有し、各配線基板領域の上面側にキャビティを有するマスター基板を準備する工程と、
前記キャビティ内に第１の半導体素子を収容する工程と、
前記第１の半導体素子及び前記キャビティの開口面を覆うようにして、前記第２の半導体素子の下面と前記配線基板領域の上面とに所定の間隔を有する隙間が形成されるように、前記第２の半導体素子を前記配線基板領域に搭載する工程と、
前記マスター基板の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記隙間から前記キャビティ内に流入させることにより、前記第１の半導体素子及び第２の半導体素子を前記樹脂ペーストで一括的に被覆する工程と、
前記マスター基板を配線基板領域に沿って切断することにより複数個の個片に分割する工程と、を含む電子部品モジュールの製造方法。
【請求項１１】  前記隙間は、前記第２の半導体素子と配線基板とを接続する電極の厚さ及び／又は電極の形状によって形成される請求項１０に記載の電子部品モジュール。
【請求項１２】  前記隙間は、前記第２の半導体素子と配線基板とを接続する導電性接合材の厚さによって形成される請求項１０に記載の電子部品モジュール。
【請求項１３】  マトリクス状に配列された複数の配線基板領域を有し、各配線基板領域の上面側にキャビティを有するマスター基板を準備する工程と、
前記キャビティ内に第１の半導体素子を収容する工程と、
前記第１の半導体素子を覆い、且つ前記キャビティの開口面の少なくとも一部が露出するように第２の半導体素子を前記配線基板領域の上面側に搭載する工程と、
前記マスター基板の上面に樹脂ペーストを塗布し、前記樹脂ペーストを前記キャビティ開口面の露出部から前記キャビティ内に流入させることにより、前記第１の半導体素子及び第２の半導体素子を前記樹脂ペーストで一括的に被覆する工程と、
前記マスター基板を配線基板領域に沿って切断することにより複数個の個片に分割する工程と、を含む電子部品モジュールの製造方法。
【請求項１４】  前記キャビティ開口面の露出部は、複数存在する請求項１３に記載の電子部品モジュールの製造方法。
【請求項１５】（追加）  前記樹脂材が前記配線基板の一主面全体にわたって形成されている請求項１に記載の電子部品モジュール。
【請求項１６】（追加）  前記一主面側に形成されている樹脂材の側面と前記配線基板の側面とが同一平面に位置している請求項１５に記載の電子部品モジュール。
【請求項１７】（追加）  前記第１の半導体素子がＲＦＩＣであり、前記第２の半導体素子が制御用ＩＣである請求項１に記載の電子部品モジュール。
【請求項１８】（追加）  前記樹脂材の上面がシールド樹脂材により被覆されている請求項１に記載の電子部品モジュール。
【請求項１９】（追加）  前記シールド樹脂材が、前記第２の半導体素子の上面に被着されている請求項１８に記載の電子部品モジュール。
【請求項２０】（追加）  前記樹脂ペーストの塗布は、減圧状態で行われる請求項１０に記載の電子部品モジュールの製造方法。
【請求項２１】（追加）  前記樹脂ペーストの塗布は、減圧状態で行われる請求項１３に記載の電子部品モジュールの製造方法。
１８
【国際調査報告】
2006095852.tif 000016
2006095852.tif 000017
2006095852.tif 000018
2006095852.tif 000019