(57)【要約】【課題】消費電力の増大を抑えることが可能な電気泳動表示装置を提供すること。【解決手段】隣り合う画素電極の間に、各画素電極に対応するフローティング電極が設けられているので、その分隣り合う画素電極間の距離を大きくすることができる。隣り合う画素電極間の距離を大きくすることにより、当該隣り合う画素電極間に生じる電位差の影響を小さくすることができ、リーク電流の発生を抑制することができる。これにより、消費電力の増大を抑えることができる。また、フローティング電極は画素電極の電位に誘起され、自身にも電位が発生しうるため、当該フローティング電極が設けられる領域においても表示が行われる。これにより、画素電極間においても表示を確保することができるので、より高コントラストの表示が可能となる。【選択図】図５
2009300529.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と第２基板との間に電気泳動層を挟持してなる電気泳動表示装置であって、
前記第１基板に設けられた複数の画素電極と、
前記第１基板のうち隣り合う前記画素電極の間に、当該隣り合う画素電極のそれぞれに対応して設けられたフローティング電極と
を備えることを特徴とする電気泳動表示装置。
【請求項２】
前記フローティング電極は、平面視において前記画素電極を囲う領域に設けられている
ことを特徴とする請求項１に記載の電気泳動表示装置。
【請求項３】
前記第１基板に設けられた選択トランジスタと、
前記第１基板に設けられ、前記選択トランジスタと前記画素電極との間に接続されたラッチ回路と
を更に備えることを特徴とする請求項１又は請求項２に記載の電気泳動表示装置。
【請求項４】
前記第１基板に設けられ、前記画素電極に接続された選択トランジスタと、
前記第１基板に設けられ、前記選択トランジスタ及び前記画素電極に接続される容量素子と
を更に備えることを特徴とする請求項１又は請求項２に記載の電気泳動表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の電気泳動表示装置として、画素内にスイッチング用トランジスタとメモリ回路とを備えたものが知られている（特許文献１参照）。特許文献１記載の表示装置は、スイッチング用トランジスタや画素電極が形成された基板上に、帯電粒子を内蔵したマイクロカプセルが接着された構成である。この電気泳動表示装置は、マイクロカプセルを挟持する画素電極と共通電極との間に発生させた電界により帯電粒子を制御することで画像を表示するものである。
【０００３】
このような電気泳動表示装置の画素回路は、より高精細な表示を実現するためにも回路面積が小さくなるようにレイアウトされることが好ましい。このため、画素回路内に必要な配線は少なければ少ないほど望ましい。例えば表示装置の一種である液晶装置の画素回路には１つのトランジスタに対して１つのキャパシタを設ける構成が主に用いられる。この回路は走査線とデータ線に接続された選択トランジスタと、グラウンド線または隣の画素の走査線に接続されたキャパシタにより構成される回路構造である。画素回路内に必要な配線はトランジスタとキャパシタを接続する配線のみであり、グラウンド線との配線や画素回路要素間の配線面積が問題となることは少ない。
【０００４】
また、電気泳動表示装置の画素回路は、メモリ回路としてラッチ回路と、当該ラッチ回路に保存されたデータによって外部からの信号を画素電極に伝達するよう制御される２つのトランスミッションゲートとを備えた構成も知られている。この回路構成によれば、ラッチ回路に画像データを保持しながらディスプレイの状態を全黒、全白、反転画像と変化させることができる。新たな画像を表示させる場合以外はドライバ回路を動作させる必要がなく、より柔軟的な表示方法が可能となる。  
【特許文献１】特開２００５−１１４８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記各構成の電気泳動表示装置において、隣接画素に異なる階調の表示を行うと、隣り合う画素電極間に大きな電位差が生じ、画素間にリーク電流が生じてしまい、消費電力が増大してしまうという問題があった。
【０００６】
上記のような事情に鑑みて、本発明の目的は、消費電力の増大を抑えることが可能な電気泳動表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る電気泳動表示装置は、第１基板と第２基板との間に電気泳動層を挟持してなる電気泳動表示装置であって、前記第１基板に設けられた複数の画素電極と、前記第１基板のうち隣り合う前記画素電極の間に、当該隣り合う画素電極のそれぞれに対応して設けられたフローティング電極とを備えることを特徴とする。
【０００８】
本発明によれば、隣り合う画素電極の間に、当該隣り合う各画素電極に対応して設けられたフローティング電極を備えるので、その分隣り合う画素電極間の距離を大きくすることができる。隣り合う画素電極間の距離を大きくすることにより、当該隣り合う画素電極間に生じる電位差の影響を小さくすることができ、リーク電流の発生を抑制することができる。これにより、消費電力の増大を抑えることができる。また、フローティング電極は画素電極の電位に誘起され、自身にも電位が発生しうるため、当該フローティング電極が設けられる領域においても表示が行われる。これにより、画素電極間においても表示を確保することができるので、より高コントラストの表示が可能となる。
【０００９】
上記の電気泳動表示装置は、前記フローティング電極は、平面視において前記画素電極を囲う領域に設けられていることを特徴とする。  
本発明によれば、フローティング電極が平面視において画素電極を囲う領域に設けられていることとしたので、平面視で画素電極の周辺全域について距離を確保することができる。これにより、リーク電流の発生をより確実に抑制することができる。また、画素電極を囲う領域においてはフローティング電極による表示が行われるため、画素の輪郭の表示を確保することができ、高コントラストの表示が可能となる。
【００１０】
上記の電気泳動表示装置は、前記第１基板に設けられた選択トランジスタと、前記第１基板に設けられ、前記選択トランジスタと前記画素電極との間に接続されたラッチ回路とを更に備えることを特徴とする。  
本発明によれば、ラッチ回路が設けられる構成についても、リーク電流の発生を抑制することができ、消費電力の増大を抑えることができる。特にラッチ回路が設けられる構成においては、隣り合う画素電極間に大きな電位差が生じやすい傾向にあるため、本発明によって得られる効果は大きいといえる。
【００１１】
上記の電気泳動表示装置は、前記第１基板に設けられ、前記画素電極に接続された選択トランジスタと、前記第１基板に設けられ、前記選択トランジスタ及び前記画素電極に接続される容量素子とを更に備えることを特徴とする。  
本発明によれば、容量素子が設けられる構成についても、リーク電流の発生を抑制することができ、消費電力の増大を抑えることができる。
【発明を実施するための最良の形態】
【００１２】
［第１実施形態］  
以下、図面を参照して本発明の第１実施形態について説明する。本実施形態では、アクティブマトリクス方式により駆動される電気泳動表示装置を例に挙げて説明する。なお、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。
【００１３】
図１は、本実施形態に係る電気泳動表示装置１の概略構成を示す平面図である。電気泳動表示装置１は、複数の画素２０が配列された表示部３と、走査線駆動回路６０と、データ線駆動回路７０とを備えている。
【００１４】
表示部３には、走査線駆動回路６０から延びる複数の走査線４０（Ｙ１、Ｙ２、…、Ｙｍ）と、データ線駆動回路７０から延びる複数のデータ線５０（Ｘ１、Ｘ２、…、Ｘｎ）とが形成されている。画素２０は走査線４０とデータ線５０との交差部に対応して配置されており、各画素２０は走査線４０及びデータ線５０にそれぞれ接続されている。
【００１５】
なお、図示は省略しているが、表示部３の周辺には、走査線駆動回路６０，データ線駆動回路７０に加えて、共通電源変調回路や、コントローラが配置されている。当該コントローラは、上位装置から供給される画像データや同期信号に基づき、前記各回路を総合的に制御する。
【００１６】
また、各々の画素２０には、走査線４０，データ線５０に加えて、共通電源変調回路から高電位電源線、低電位電源線、第１制御線、第２制御線が接続されている。共通電源変調回路は、コントローラの制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス化）を行う。
【００１７】
図２は、画素２０の回路構成を示す図である。  
同図に示すように、画素２０は、画素スイッチング素子２４と、ラッチ回路（メモリ回路）２５と、画素電極２１と、共通電極２２と、電気泳動素子２３とを備えている。
【００１８】
画素スイッチング素子２４は、電界効果型のＮ型トランジスタである。画素スイッチング素子２４のゲート端子には走査線４０が接続され、ソース端子にはデータ線５０が接続され、ドレイン端子にはラッチ回路２５の入力端子Ｎ１が接続されている。
【００１９】
ラッチ回路２５は、転送インバータ２５ａと帰還インバータ２５ｂとを有しており、ＳＲＡＭ（Static Random Access Memory）セルに相当する回路である。
【００２０】
転送インバータ２５ａの出力端子は帰還インバータ２５ｂの入力端子に接続されており、帰還インバータ２５ｂの出力端子は転送インバータ２５ａの入力端子に接続されている。すなわち、転送インバータ２５ａと帰還インバータ２５ｂとは、互いの入力端子に他方の出力端子を接続したループ構造になっている。また、転送インバータ２５ａの入力端子（帰還インバータ２５ｂの出力端子）はラッチ回路２５の入力端子Ｎ１となっており、転送インバータ２５ａの出力端子（帰還インバータ２５ｂの入力端子）がラッチ回路２５の出力端子Ｎ２となっている。ラッチ回路２５の高電位電源端子ＰＨは高電位電源線７８に接続され、低電位電源端子ＰＬは低電位電源線７７に接続されている。
【００２１】
転送インバータ２５ａは、Ｎ型トランジスタ３１とＰ型トランジスタ３２とを有している。Ｎ型トランジスタ３１及びＰ型トランジスタ３２のゲート端子は、ラッチ回路２５の入力端子Ｎ１に接続されている。Ｎ型トランジスタ３１のソース端子は低電位電源線７７に接続され、ドレイン端子は出力端子Ｎ２に接続されている。Ｐ型トランジスタ３２のソース端子は高電位電源線７８に接続され、ドレイン端子は出力端子Ｎ２に接続されている。
【００２２】
帰還インバータ２５ｂは、Ｎ型トランジスタ３３とＰ型トランジスタ３４とを有している。Ｎ型トランジスタ３３及びＰ型トランジスタ３４のゲート端子は、ラッチ回路２５の出力端子Ｎ２（Ｎ型トランジスタ３１及びＰ型トランジスタ３２のドレイン端子）に接続されている。Ｎ型トランジスタ３３のソース端子は低電位電源線７７に接続され、ドレイン端子は入力端子Ｎ１に接続されている。Ｐ型トランジスタ３４のソース端子は高電位電源線７８に接続され、ドレイン端子は入力端子Ｎ１に接続されている。出力端子Ｎ２は配線３５を介して画素電極２１に接続されている。
【００２３】
以上の構成を有する画素２０において、ラッチ回路２５にローレベルが入力されると、入力端子Ｎ１はローレベル、出力端子Ｎ２はハイレベルとなる。したがって、出力端子Ｎ２に接続された画素電極２１にハイレベルが入力される。一方、ラッチ回路２５にハイレベルが入力されると、入力端子Ｎ１はハイレベル、出力端子Ｎ２はローレベルとなる。したがって、出力端子Ｎ２に接続された画素電極２１にはローレベルが入力される。このように、画素電極２１には、ラッチ回路２５に入力された画像データに基づいた電位が配線３５を介して入力される。
【００２４】
図３は、表示部３における電気泳動表示装置１の部分断面図である。電気泳動表示装置１は、素子基板２８と対向基板２９との間に、複数のマイクロカプセル８０を配列してなる電気泳動素子２３を挟持した構成を備えている。
【００２５】
表示部３において、素子基板２８の電気泳動素子２３側には複数の画素電極２１が配列形成されており、電気泳動素子２３は接着剤層３０を介して画素電極２１と接着されている。対向基板２９の電気泳動素子２３側には複数の画素電極２１と対向する平面形状の共通電極２２が形成されており、共通電極２２上に電気泳動素子２３が設けられている。
【００２６】
素子基板２８は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。図示は省略しているが、画素電極２１と素子基板２８との間には、図１、図２に示した走査線４０、データ線５０、画素スイッチング素子２４、ラッチ回路２５などが形成されている。
【００２７】
対向基板２９はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。対向基板２９上に形成された共通電極２２は、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）等の透明導電材料を用いて形成されている。
【００２８】
なお、電気泳動素子２３は、あらかじめ対向基板２９側に形成され、接着剤層３０までを含めた電気泳動シートとして取り扱われるのが一般的である。また、接着剤層３０側には、保護用の剥離紙が貼り付けられている。
【００２９】
製造工程においては、別途製造された、画素電極２１や前記回路などが形成された素子基板２８に対して、剥離紙を剥がした当該電気泳動シートを貼り付けることによって、表示部３を形成している。このため、接着剤層３０は画素電極２１側のみに存在することになる。
【００３０】
図４は、マイクロカプセル８０の模式断面図である。マイクロカプセル８０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒８１と、複数の白色粒子（電気泳動粒子）８２と、複数の黒色粒子（電気泳動粒子）８３とを封入した球状体である。マイクロカプセル８０は、図３に示すように共通電極２２と画素電極２１とで挟持され、１つの画素２０内に１つ又は複数のマイクロカプセル８０が配置される。
【００３１】
マイクロカプセル８０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
【００３２】
分散媒８１は、白色粒子８２と黒色粒子８３とをマイクロカプセル８０内に分散させる液体である。分散媒８１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００３３】
白色粒子８２は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子８３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
【００３４】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
【００３５】
図５は、本実施形態に係る電気泳動表示装置１の素子基板２８側の構成を示す平面図である。同図においては、複数の画素、例えば３つの画素２０の構成を示している。  
同図に示すように、各画素２０には、画素電極２１に対応するフローティング電極２６が設けられている。
【００３６】
フローティング電極２６は、画素電極２１や他の配線、電極とは一切接続されておらず、電気的に浮遊した（フローティング）状態の電極である。フローティング電極２６は、平面視において画素電極２１を囲う領域に設けられている。具体的には、フローティング電極２６は、平面視矩形状に形成された画素電極２１の輪郭に沿った環状の領域に設けられている。フローティング電極２６と画素電極２１との間には、両者が接触しないように一定間隔の隙間が設けられている。
【００３７】
本実施形態では、全ての画素２０の画素電極２１についてフローティング電極２６が設けられている。したがって、隣り合う２つの画素電極２１の間には、２つのフローティング電極２６が配置されていることになる。図５においては、図中横方向に隣り合う３つの画素電極２１のみについて図示されているが、実際には、縦横に配列された画素電極２１についても同様の構成になっている。
【００３８】
図６は、電気泳動表示装置１のうち隣り合う画素電極２１に電圧を印加したときの様子を示す断面図である。同図においては、２つの画素電極２１について例を挙げて示している。
【００３９】
図６に示すように、例えば図中左側の画素電極２１Ａにハイレベルの電圧Ｈを印加し、図中右側の画素電極２１Ｂにローレベルの電圧Ｌを印加した場合、画素電極２１Ａと画素電極２１Ｂとの間には電位差が生じることになる。一方、画素電極２１Ａと画素電極２１Ｂとの間には２つのフローティング電極２６Ａ及び２６Ｂが配置されており、その分画素電極２１Ａと画素電極２１Ｂとの間の距離が確保された状態になっている。このため、画素電極２１Ａ及び２１Ｂ間にはリーク電流が生じにくくなる。
【００４０】
また、フローティング電極２６Ａは、ハイレベルの電圧Ｈが印加された画素電極２１Ａによって誘起され、当該ハイレベルの電圧Ｈに近い電位となる。したがって、例えば共通電極２２の電圧ＣＯＭがローレベルの場合には、画素電極２１Ａと共通電極２２との間に電界が発生すると共に、フローティング電極２６Ａと共通電極２２との間にも電界が発生する。この電界によって、画素電極２１Ａに平面視で重なる領域内の電気泳動素子だけでなくフローティング電極２６Ａに平面視で重なる領域内の電気泳動素子についても移動する。このように、画素電極２１Ａが設けられる領域に加えてフローティング電極２６Ａが設けられる領域においても画素２０の一部として表示を行わせることができる。
【００４１】
また、フローティング電極２６Ｂは、ローレベルの電圧Ｌが印加された画素電極２１Ｂによって誘起され、当該ローレベルの電圧Ｌに近い電位となる。したがって、例えば共通電極２２の電圧ＣＯＭがハイレベルの場合には、画素電極２１Ｂと共通電極２２との間に電界が発生すると共に、フローティング電極２６Ｂと共通電極２２との間にも電界が発生する。この電界によって、画素電極２１Ｂに平面視で重なる領域内の電気泳動素子だけでなくフローティング電極２６Ｂに平面視で重なる領域内の電気泳動素子についても移動する。このように、画素電極２１Ｂが設けられる領域に加えてフローティング電極２６Ｂが設けられる領域においても画素２０の一部として表示を行わせることができる。
【００４２】
このように、本実施形態によれば、隣り合う画素電極２１の間に、各画素電極２１に対応するフローティング電極２６が設けられているので、その分隣り合う画素電極２１間の距離を大きくすることができる。隣り合う画素電極２１間の距離を大きくすることにより、当該隣り合う画素電極２１間に生じる電位差の影響を小さくすることができ、リーク電流の発生を抑制することができる。これにより、消費電力の増大を抑えることができる。
【００４３】
また、フローティング電極２６は画素電極２１の電位によって誘起され、自身にも電位が発生しうるため、当該フローティング電極２６が設けられる領域においても表示が行われる。これにより、画素電極２１間においても表示を行うことができるので、より高コントラストの表示が可能となる。
【００４４】
本実施形態のように、フローティング電極２６が平面視において画素電極２１を囲う領域に設けられている場合には、平面視で画素電極２１の周りの全ての方向について距離を確保することができる。これにより、リーク電流の発生をより確実に抑制することができる。また、画素電極２１を囲う領域においてフローティング電極２６による表示が行われるため、画素２０の輪郭の表示を確保することができ、高コントラストの表示が可能となる。
【００４５】
また、本実施形態のようにラッチ回路２５が設けられる構成についても、リーク電流の発生を抑制することができ、消費電力の増大を抑えることができる。特にラッチ回路２５が設けられる構成においては、隣り合う画素電極２１間に大きな電位差が生じやすい傾向にあるため、本発明によって得られる効果は大きいといえる。
【００４６】
［第２実施形態］  
次に、本発明の第２実施形態を説明する。本実施形態に係る電気泳動表示装置１０１は、第１実施形態の図２及び図５に示された画素２０に、電位制御用スイッチ回路としてのトランスファゲートを設けた構成になっている。したがって、以下で参照する図面において、図２及び図５の画素２０と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
【００４７】
図７は電気泳動表示装置１０１の画素１２０の回路構成を示す図であり、第１実施形態における図２に対応している。  
同図に示すように、画素１２０は、選択トランジスタ２４と、ラッチ回路（メモリ回路）２５と、電位制御用スイッチ回路であるトランスミッションゲートＴＧ１、ＴＧ２と、画素電極２１と、共通電極２２と、電気泳動素子２３と、フローティング電極２６とを備えている。選択トランジスタ２４、ラッチ回路２５の構成は第１実施形態と同様であるため、ここでは説明を省略する。
【００４８】
また、第１実施形態と同様、画素電極２１に対応したフローティング電極２６が設けられている。フローティング電極２６の構成についても、第１実施形態と同様の構成であるため、説明を省略する。
【００４９】
トランスミッションゲートＴＧ１は、電界効果型のＰ型トランジスタＴ１１と電界効果型のＮ型トランジスタＴ１２とを備えている。Ｐ型トランジスタＴ１１のソース端子とＮ型トランジスタＴ１２のソース端子とが接続されており、これらが第１制御線Ｓ１に接続されている。Ｐ型トランジスタＴ１１のドレイン端子とＮ型トランジスタＴ１２のドレイン端子とが接続されており、これらが画素電極２１に接続されている。Ｐ型トランジスタＴ１１のゲート端子はラッチ回路２５の入力端子Ｎ１に接続され、Ｎ型トランジスタＴ１２のゲート端子はラッチ回路２５の出力端子Ｎ２に接続されている。
【００５０】
トランスミッションゲートＴＧ２は、電界効果型のＰ型トランジスタＴ２１と電界効果型のＮ型トランジスタＴ２２とを備えている。Ｐ型トランジスタＴ２１のソース端子とＮ型トランジスタＴ２２のソース端子とが接続されており、これらが第２制御線Ｓ２に接続されている。Ｐ型トランジスタＴ２１のドレイン端子とＮ型トランジスタＴ２２のドレイン端子とが接続されており、これらが配線３５を介して画素電極２１に接続されている。
【００５１】
また、Ｐ型トランジスタＴ２１のゲート端子は、トランスミッションゲートＴＧ１のＮ型トランジスタＴ１２のゲート端子とともに、ラッチ回路２５の出力端子Ｎ２に接続されており、Ｎ型トランジスタＴ２２のゲート端子は、トランスミッションゲートＴＧ１のＰ型トランジスタＴ１１のゲート端子とともに、ラッチ回路２５の入力端子Ｎ１に接続されている。
【００５２】
以上の構成を有する画素１２０において、データ線５０から画素スイッチング素子２４を介してラッチ回路２５にローレベルの画像データが入力されると、ラッチ回路２５の入力端子Ｎ１からローレベル、出力端子Ｎ２からハイレベルが出力される。したがって、トランスミッションゲートＴＧ１を構成するＰ型トランジスタＴ１１及びＮ型トランジスタＴ１２のみがオンされる。これにより、画素電極２１は配線３５を介して第１制御線Ｓ１に電気的に接続される。
【００５３】
一方、データ線５０から画素スイッチング素子２４を介してラッチ回路２５にハイレベルの画像データが入力されると、入力端子Ｎ１からハイレベル、出力端子Ｎ２からローレベルが出力される。したがって、トランスミッションゲートＴＧ２を構成するＰ型トランジスタＴ２１及びＮ型トランジスタＴ２２のみがオンされる。これにより、画素電極２１は配線３５を介して第２制御線Ｓ２に電気的に接続される。
【００５４】
本実施形態のように、トランスミッションゲートＴＧ１、ＴＧ２が設けられる構成についても、上記実施形態と同様に、リーク電流の発生を抑制することができ、消費電力の増大を抑えることができる。
【００５５】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。  
上記実施形態では、全ての画素２０にフローティング電極２６を設ける構成であったが、これに限られることはなく、例えば一部の画素２０の画素電極２１にのみフローティング電極２６が設けられている構成であっても構わない。
【００５６】
また、上記第１実施形態の構成において、図８に示すように、ラッチ回路２５の代わりに容量素子１２５が設けられた構成においても、本発明の適用は可能である。図８において、容量素子１２５は、一方の端子が画素スイッチング素子２４と画素電極２１との間に接続され、他方の端子が接地された構成になっている。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施形態に係る電気泳動表示装置の概略構成図。
【図２】本実施形態に係る電気泳動表示装置の画素の回路構成図。
【図３】本実施形態に係る電気泳動表示装置の部分断面図。
【図４】本実施形態に係る電気泳動表示装置のマイクロカプセルの断面構成図。
【図５】本実施形態に係る電気泳動表示装置の１画素の構成を示す平面図。
【図６】本実施形態に係る電気泳動表示装置の動作を示す平面図。
【図７】本発明の第２実施形態に係る電気泳動表示装置の構成を示す平面図。
【図８】本発明に係る電気泳動表示装置の一部の構成を示す図。
【符号の説明】
【００５８】
１…電気泳動表示装置  ３…表示部  ２０、１２０…画素  ２１、２１Ａ、２１Ｂ…画素電極  ２２…共通電極  ２３…電気泳動素子  ２４…画素スイッチング素子  ２５…ラッチ回路  ２６、２６Ａ、２６Ｂ…フローティング電極  １２５…容量素子
【図１】
2009300529.tif 000003
【図２】
2009300529.tif 000004
【図３】
2009300529.tif 000005
【図４】
2009300529.tif 000006
【図５】
2009300529.tif 000007
【図６】
2009300529.tif 000008
【図７】
2009300529.tif 000009
【図８】
2009300529.tif 000010