(57)【要約】  ノイズ信号の回り込みを低減した半導体装置の提供する。  半導体装置１００はＢＧＡ構造を有し、外部と信号の入出力を行うための複数の電極端子がマトリクス状に設けられている。半導体装置１００は信号を入出力するためのノイズ発生源電極端子１０、低インピーダンス電極端子１２、１４を含む。ノイズ発生源電極端子１０には、ノイズの発生源となる信号が入出力される。低インピーダンス電極端子１２は、ノイズ発生源電極端子１０と縦又は横方向に隣接する。また低インピーダンス電極端子１４は、ノイズ発生源電極端子１０と斜め方向に隣接する。低インピーダンス電極端子１２、１４を低インピーダンスとするために、これらの端子は、接地電位に接続され、あるいは容量値の大きなコンデンサを介して接地電位と接続される。必要に応じ、ノイズ耐性の低い信号用電極端子１８の周囲にも低インピーダンスの電極端子１２’、１４’を配置する。【特許請求の範囲】
【請求項１】
信号を入出力するための複数の電極端子を有する半導体装置において、
ノイズの発生源となる信号を入出力するための電極端子の周囲に、低インピーダンスの電極端子を配置したことを特徴とする半導体装置。
【請求項２】
ノイズ耐性の低い信号を入出力するための電極端子と、前記ノイズの発生源となる信号を入出力するための電極端子とが、前記低インピーダンスの電極端子により隔離して配置されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
ノイズ耐性の低い信号を入出力するための電極端子の周囲に、低インピーダンスの電極端子を配置したことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ノイズの発生源となる信号を入出力するための電極端子と、前記ノイズ耐性の低い信号を入出力するための電極端子の間隔とを、隣接する電極端子の単位間隔の２倍以上隔てて配置したことを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記低インピーダンスの電極端子の少なくともひとつは、前記半導体装置が接続される基板上に設けられたコンデンサによって低インピーダンスに設定されることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項６】
前記半導体装置はスイッチング信号を生成する回路を含み、前記ノイズの発生源となる信号は前記スイッチング信号であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記半導体装置はスイッチング信号を生成する回路を含み、前記ノイズの発生源となる信号は前記スイッチング信号であり、前記ノイズ耐性の低い信号は前記半導体装置内の基準電圧を生成するために必要な信号であることを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記半導体装置はスイッチングレギュレータの制御回路であって、ノイズの発生源となる信号は、該スイッチイングレギュレータのスイッチングトランジスタから出力されるスイッチング信号であることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記半導体装置は、チップサイズパッケージ構造を有することを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
電池と、
前記電池の電圧を昇圧または降圧して所定の負荷に供給するスイッチングレギュレータを含む請求項８に記載の半導体装置と、
を備えることを特徴とする電子機器。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体装置の電極端子の配置に関する。
【背景技術】
【０００２】
近年の携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）などの小型情報端末の小型化が進む中、内部で使用される半導体回路の小型化に対する要求が高まっている。こうした状況において、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造と呼ばれる実装技術が着目されている。
ＢＧＡ構造とは、従来のＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）構造のように、リードフレームを用いたリード端子を介して基板と接続されるのではなく、バンプと呼ばれる半導体回路の底面側に設置した端子によって基板と接続される。このＢＧＡ構造によれば、半導体回路の底面全体に端子を備えることができ、半導体回路の外側に広がるリードフレームが不要となるため、実装面積を大幅に削減することができる。【０００３】
このようなＢＧＡ構造を利用してＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）技術と呼ばれる、半導体チップの面積と実装面積が同程度となるパッケージ技術が開発されている。さらに、半導体チップ上に直接バンプを形成するＷＬ−ＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  ＣＳＰ）と呼ばれる技術も開発されており、半導体装置の小型化が進められている。【０００４】
ＣＳＰ技術を適用した半導体装置においては、実装面積を低減できる反面、各端子間の距離が近接することになる。特に、ＷＬ−ＣＳＰ技術においては、半導体チップ表面の電極から再配線によりバンプの位置まで信号の引き回しを行い、ポストと呼ばれる電極部分によってバンプと接続されるため、各電極間の寄生容量の存在が無視できないものとなり、各電極端子間のクロストークやノイズの回り込みなどが問題となる。例えば特許文献１には、クロストークが懸念される信号用の端子に隣接する端子を接地電位とすることによって、クロストークの低減を図る技術が開示されている。【０００５】
【特許文献１】特開２０００−３４９１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献に開示された技術によれば、接地用の電極端子数が十分に確保できる場合には、クロストークの低減を図ることができるが、半導体装置によっては、電極端子数の制限から、クロストークの懸念される信号の周囲を囲むだけの接地端子を確保できない場合がある。また、パッケージの小型化が進み、端子間の距離が近接してくると、ノイズの発生源となる端子を接地端子で囲むだけでは、回路の安定動作を行う上で不十分な場合もある。例えば、スイッチング電源や、その制御回路などに、上述のＢＧＡ構造を有するＣＳＰ技術を適用した場合には、内部で基準電圧を生成する回路に対して不要なノイズ信号が回り込むと、回路の特性が悪化するおそれがある。【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、不要な信号の回り込みを更に容易かつ確実に低減した半導体装置の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、半導体装置に関する。この半導体装置は、信号を入出力するための複数の電極端子を有する半導体装置において、ノイズの発生源となる信号を入出力するための電極端子の周囲に、低インピーダンスの電極端子を配置する。
「ノイズの発生源となる信号」とは、不要なノイズ成分を含んでいる信号の他、その信号自体はノイズを含んでいないが、他の信号にとってその信号がノイズとなるような信号をいう。また「周囲」とは、電極端子がマトリクス状に配置されている場合には縦、横方向に隣接する電極端子が配置される個所をいい、さらに斜め方向に隣接する電極端子が配置される個所が含まれる場合もある。【０００９】
この態様によれば、インピーダンスの低い電極端子によりノイズ成分が除去されてインピーダンスの低い電極端子の外側への不要な信号の回り込みを低減することができる。【００１０】
ノイズ耐性の低い信号を入出力するための電極端子と、ノイズの発生源となる信号を入出力するための電極端子とが、低インピーダンスの電極端子により隔離して配置されてもよい。
「ノイズ耐性の低い信号」とは、その信号にノイズが混入することにより、半導体装置が誤動作したり、特性が悪化するような信号をいう。ノイズの発生源となる信号のノイズ成分は、低インピーダンスの電極端子により低減されるため、ノイズ耐性の低い信号への混入を低減することができる。【００１１】
ノイズ耐性の低い信号を入出力するための電極端子の周囲に低インピーダンスの電極端子を配置してもよい。ノイズ発生源となる信号と、ノイズ耐性の低い信号をそれぞれ低インピーダンスの電極端子により遮断することにより、２信号間のクロストークやノイズ混入をより好適に低減することができる。【００１２】
ノイズの発生源となる信号を入出力するための電極端子と、ノイズ耐性の低い信号を入出力するための電極端子の間隔とを、隣接する電極端子の単位間隔の２倍以上隔てて配置してもよい。「隣接する電極端子の単位間隔」とは、はんだバンプなどで構成される電極端子の端面同士の距離をいう。上記２つの信号用の電極端子をこの単位間隔の２倍以上離すことにより、クロストークやノイズ混入を好適に低減することができる。【００１３】
低インピーダンスの電極端子の少なくともひとつは、半導体装置が接続される基板上に設けられたコンデンサによって低インピーダンスに設定されてもよい。
電極端子をバイパスコンデンサなどの容量の大きなコンデンサによって接地電位と接続することにより、その電極端子のインピーダンスを低くすることができる。【００１４】
半導体装置はスイッチング信号を生成する回路を含み、ノイズの発生源となる信号はスイッチング信号であってもよい。
「スイッチング信号」とは、例えばハイレベルとローレベルが繰り返される信号をいい、クロック信号や、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号、のこぎり波信号などが含まれる。
このようなスイッチング信号を生成する回路において、スイッチング信号が出力される電極端子の周辺を低インピーダンスの電極端子で囲むことにより、スイッチング信号がインピーダンスの低い電極端子の外側にノイズ信号として回り込むのを低減することができる。【００１５】
半導体装置はスイッチング信号を生成する回路を含み、ノイズの発生源となる信号はスイッチング信号であり、ノイズ耐性の低い信号は半導体装置内の基準電圧を生成するために必要な信号であってもよい。
半導体装置内において、基準電圧を生成するため回路ブロックと、スイッチング信号を生成するためのブロックは、信号の回り込みを考慮して、その電源電圧が別々に供給される場合がある。このような半導体装置において、基準電圧を生成するために必要な信号用の電極端子を、スイッチング信号用の電極端子と低インピーダンスの電極端子により電気的に遮蔽することにより、回路動作の安定化、低ノイズ化を図ることができる。【００１６】
半導体装置はスイッチングレギュレータの制御回路を備え、ノイズの発生源となる信号は、該スイッチイングレギュレータのスイッチングトランジスタから出力されるスイッチング信号であってもよい。
ここで「スイッチングレギュレータ」とは、入力電圧源と直列または並列に接続されたスイッチングトランジスタをオンオフさせることにより、インダクタおよびコンデンサに供給する電流を制御してエネルギ変換を行い、入力電圧を昇圧、または降圧する回路をいう。エネルギ変換を行い、出力電圧を平滑化するためのインダクタおよびコンデンサは、外付け部品として設けられる場合が多く、半導体装置内部に、スイッチングトランジスタまでが集積化される回路がある。このようなスイッチングレギュレータの制御回路においては、スイッチングトランジスタから出力されるスイッチング信号の周囲に、出力電圧をフィードバックする端子、同期整流トランジスタまたは整流用ダイオードを接地する端子、メイントランジスタに入力電圧を印加する入力端子などを配置することにより、スイッチングトランジスタから出力されるノイズを好適に除去することができる。【００１７】
また、半導体装置は、スイッチングレギュレータのスイッチングトランジスタをオンオフするスイッチング信号を生成する制御回路であり、ノイズの発生源となる信号は、スイッチング素子をオンオフする制御信号であってもよい。
スイッチングレギュレータにおいて、スイッチング素子であるスイッチングトランジスタが、半導体装置の外部に設けられる場合もあり、この場合には、スイッチングトランジスタをオンオフするための制御信号が出力される電極端子の周囲に低インピーダンスの端子を配置すればよい。【００１８】
半導体装置は、チップサイズパッケージ構造を有してもよい。チップサイズパッケージ、さらにウェハレベルチップサイズパッケージのように電極端子間の距離が近接する半導体装置において、上述の電極端子配置を適用することによって、より好適に信号の回り込みを低減することができる。【００１９】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係る半導体装置により、ノイズの発生源となる信号の周囲への回り込みおよび周囲からの混入を低減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係る半導体装置を電極端子側からみた平面図である。
【図２】図１の２−２線断面図である。
【図３】電極端子の等価モデルの回路図を示す図である。
【図４】電源装置の構成を示す回路図である。
【図５】図４の電源装置に使用される半導体装置の電極端子の配置を示す図である。
【図６】図４の電源装置を搭載した電子機器の構成を示すブロック図である。
【符号の説明】
【００２２】
Ｃ１  コンデンサ、  ＳＷ１  メインスイッチ、  ＳＷ２  同期整流スイッチ、  １０  ノイズ発生源電極端子、  １２  低インピーダンス電極端子、  １４  低インピーダンス電極端子、  １６  ノイズ発生源、  １８  ノイズ耐性の低い信号用電極端子、  ２０  シリコンウェハ、  ２２  パッシベーション、  ２４  パッド、  ２６  絶縁樹脂層、  ２８  再配線、  ３０  ポスト、  ３２  バンプ、  ３４  封止樹脂、  ４０  スイッチングレギュレータ制御回路、  ４２  誤差増幅器、  ４４  電圧比較器、  ４６  ドライバ回路、  ４８  のこぎり波発振器、  ５０  リニアレギュレータ、  ６０  インバータ、  ７０  基準電圧源、  ８０  電池、  ８２  バイパスコンデンサ、  ８４  バイパスコンデンサ、  ９０  制御部、  １００  半導体装置、  ２００  電源装置。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明の実施の形態に係る半導体装置１００の電極端子側からみた平面図である。半導体装置１００は、ＢＧＡ構造を有しており、外部と信号の入出力を行うための複数の電極端子がマトリクス状に設けられている。
ノイズ発生源電極端子１０は、ノイズの発生源となる信号の入出力を行うための電極端子である。低インピーダンス電極端子１２は、ノイズ発生源電極端子１０と縦方向または横方向に隣接し、インピーダンスが低く設定された電極端子である。低インピーダンス電極端子１４は、ノイズ発生源電極端子１０と斜め方向に隣接し、インピーダンスが低く設定された電極端子である。【００２４】
図２は、図１の２−２線断面図である。この半導体装置１００は、半導体ウェハ上に外部との接続電極を直接形成するＷＬ−ＣＳＰ構造を有している。半導体装置１００はシリコンウェハ２０、パッシベーション２２、パッド２４、絶縁樹脂層２６、再配線２８、ポスト３０、はんだバンプ３２、封止樹脂３４を含む。シリコンウェハ２０上にはトランジスタなどの素子を含む半導体集積回路が形成されており、信号の入出力用のパッド２４が設けられている。パッド２４は、通常アルミニウムなどの材料によって形成される。【００２５】
パッシベーション２２は、窒化シリコン膜などであり、パッド２４の上部が開口されて形成される。再配線２８は、パッド２４の位置から、最終的な電極端子形成位置となるはんだバンプ３２の位置まで信号を引き回し、ポスト３０と接続する。ポスト３０は銅などにより形成され、はんだバンプ３２と再配線２８を電気的に接続する。【００２６】
ここで、ＷＬ−ＣＳＰ構造では、隣接するポスト３０ａとポスト３０ｂ間の距離が近いため寄生容量が存在する。この寄生容量を見積もるため、簡単なモデルとして、ポスト３０ａ、３０ｂがいずれも高さｈ、幅ｘ、奥行きｘの直方体であり、２つのポストの対向する面同士の距離をｄと仮定する。ポスト３０ａとポスト３０ｂとが対向する面の面積ＳはＳ＝ｘ×ｈとなり、ポスト間の寄生容量は、Ｃ＝ε×Ｓ／ｄで与えられる。ここで、εは封止樹脂３４の誘電率である。この寄生容量は、電極端子間の距離が近づくほど増大する。図１に示すＷＬ−ＣＳＰ構造の半導体装置１００においては、こうした寄生容量が各電極端子間に存在することになる。寄生容量は、ポスト間の他、各電極端子に接続された再配線間にも存在する。【００２７】
図３は、電極端子の等価モデルの回路図を示す。ノイズ発生源電極端子１０と低インピーダンス電極端子１２の間には前述のポスト間の寄生容量Ｃが存在し、低インピーダンス電極端子１２の複素インピーダンスが周波数ωの関数としてＺ（ω）で与えられるとする。ノイズの発生源となる信号を入出力するためのノイズ発生源電極端子１０には、ノイズ発生源１６が接続されており、その電圧をＶ１、周波数をωとする。
低インピーダンス電極端子１２に現れる電圧をＶ２と書けば、Ｖ２＝Ｚ（ω）／（１／ｊωＣ＋Ｚ（ω））×Ｖ１の関係式が成り立つ。従って、低インピーダンス電極端子１２のインピーダンスＺ（ω）の値を小さくする程、すなわち低インピーダンスとする程、低インピーダンス電極端子１２に現れる電圧Ｖ２は小さくなり、ノイズ発生源１６から隣接する低インピーダンス電極端子１２に回り込む信号は小さくなる。【００２８】
図１に戻る。本実施の形態の半導体装置１００において、ノイズ発生源電極端子１０と縦方向および横方向に隣接する低インピーダンス電極端子１２は低インピーダンスとされている。電極端子のインピーダンスとは、半導体装置１００がプリント基板に実装され、周辺の回路部品が実装されて動作状態にあるときに、その電極端子を望んだインピーダンスを意味する。従って、接地された電極端子や、容量の大きなコンデンサにより接地電位と接続された電極端子は低インピーダンスとなる。一般的に電子回路において入力インピーダンスは高く、出力インピーダンスは低く設計されるが、ある回路ブロックの入力端子で高インピーダンスに設計されている場合であっても、バイパスコンデンサなど容量の大きなコンデンサにより接地電位と接続された場合には、低インピーダンスということができる。なお、ここでのインピーダンスとは、複素インピーダンスを意味する。従って、低インピーダンス電極端子１２は、特に回り込みを低減したい信号の周波数帯域における交流的なインピーダンスが低く設定されることが望ましい。【００２９】
以上のように、ノイズの発生源となる信号を入出力するためのノイズ発生源電極端子１０と縦および横方向に隣接する低インピーダンス電極端子１２を低インピーダンスとすることにより、図３の回路図の低インピーダンス電極端子１２に現れる電圧Ｖ２が小さくなるため、その他の電極端子への信号の回り込みを低減することができる。【００３０】
さらに、ノイズ発生源電極端子１０と斜め方向に隣接する低インピーダンス電極端子１４を、必要に応じて低インピーダンスとする。低インピーダンス電極端子１４は、ノイズの発生源となる信号を入出力するための電極端子と斜め方向に隣接している。電極端子間の寄生容量は、ポスト間の距離ｄで決定されるため、電極端子が密に配置されるような半導体装置においては、低インピーダンス電極端子１４のインピーダンスを低く設定することにより、ノイズの回り込みをさらに好適に低減することができる。【００３１】
次に、半導体装置をより安定に動作させるための配置について説明する。図１の電極端子１８は、ノイズ耐性の低い信号用の電極端子であり、その周囲には、電極端子１８と縦方向または横方向に隣接し、インピーダンスが低く設定された低インピーダンス電極端子１２’が配置される。さらにノイズ耐性の低い信号用の電極端子１８と斜め方向に隣接する電極端子１４’のインピーダンスを必要に応じて低く設定する。
このように、ノイズ耐性の低い信号用の電極端子１８の周囲に低インピーダンスの電極端子１２’、１４’を設けることにより、外部からのノイズの混入を低減し、半導体装置１００を安定に動作させることができる。また、ノイズ発生源電極端子１０と、ノイズ耐性の低い信号用の電極端子１８の間隔は、図中ｄで示される隣接する電極端子の単位間隔ｄに比べて十分長い距離が確保されており、より好適にノイズの混入やクロストークを低減することができる。ノイズ発生源電極端子１０と信号用電極端子１８の間隔は、ノイズの周波数にも依存するが、図１に示すように、電極端子の単位間隔ｄの２倍以上であれば、ノイズ混入が低下するという効果が認められる。【００３２】
次に、本発明を電源装置に適用した場合について説明する。電源装置は、スイッチングレギュレータとリニアレギュレータの２系統により定電圧を出力する電源回路である。図４は、この電源装置２００の構成を示す回路図である。図５は、図４の半導体装置１００の電極端子の配置を示している。図６は、図４の電源装置２００を搭載した電子機器３００の構成を示すブロック図である。【００３３】
図６の電子機器３００は、たとえば携帯電話端末やＰＤＡ、ＣＤプレイヤなどの電池駆動型の小型情報端末機器であり、電源装置２００、負荷回路３１０を備える。電源装置２００は、電池８０、電圧生成回路１１０を含む。電池８０は、たとえばリチウムイオン電池であって、３〜４Ｖ程度の電池電圧Ｖｂａｔを出力する。電圧生成回路１１０は、スイッチングレギュレータとリニアレギュレータを有し、入力された電池電圧Ｖｂａｔを安定化して、負荷回路３１０に供給する。負荷回路３１０は、電子機器３００内に使用される回路ブロックのうち、電池が消耗した場合でも、常に一定の電源電圧が供給されるべき回路であって、たとえば、電源電圧Ｖｄｄ＝３Ｖを必要とするデジタルＩＣや、アナログＩＣなどが対応する。【００３４】
図４を参照して電源装置２００の構成について説明する。電源装置２００は、半導体装置１００、バイパスコンデンサ８２、電池８０、インダクタＬ１、コンデンサＣ１、バイパスコンデンサ８４、８６を含む。この電源装置２００は、出力端子ＶＯＵＴから、所定の直流電圧を出力する。電源装置２００に使用される半導体装置１００は、スイッチングレギュレータ制御回路４０、インバータ６０、リニアレギュレータ５０、基準電圧源７０、制御部９０が、１つの半導体基板上に集積化された機能ＩＣである。スイッチングレギュレータ制御回路４０は、インダクタＬ１、コンデンサＣ１とともに降圧型スイッチングレギュレータを構成する。半導体装置１００は、外部との信号の入出力用の端子として、ＧＮＤ２端子、ＭＯＤＥ端子、ＢＡＴＰ端子、ＬＤＯＯＵＴ端子、ＳＷＯＵＴ端子、ＧＮＤＰ端子、ＦＢＩＮ端子、ＶＲＥＦ１端子、ＶＲＥＦ２端子、ＣＮＴ１端子〜ＣＮＴ３端子を含む。【００３５】
ＢＡＴＰ端子には、電池８０から電池電圧Ｖｂａｔが印加されている。ＢＡＴＰ端子と電池８０の間にはバイパスコンデンサ８２を備える。バイパスコンデンサ８２は、ＢＡＴＰ端子に供給される電圧の安定化やノイズ除去のために設けられる。ＢＡＴＰ端子から入力された電池電圧Ｖｂａｔは、スイッチングレギュレータ制御回路４０、リニアレギュレータ５０に供給されている。ＧＮＤ２端子により電源装置２００内での各接地電位が外部の接地電位と接続され、電位が固定される。ＭＯＤＥ端子には、リニアレギュレータ５０とスイッチングレギュレータ制御回路４０を切り替えるための信号が入力される。この信号はリニアレギュレータ５０とスイッチングレギュレータ制御回路４０のイネーブル端子に入力されており、インバータ６０によってそれぞれにはハイ、ローが反転した信号が入力されるため、いずれか一方がオンするときは、他方がオフされる。【００３６】
スイッチングレギュレータ制御回路４０は、誤差増幅器４２、電圧比較器４４、ドライバ回路４６、のこぎり波発振器４８、メインスイッチＳＷ１、同期整流スイッチＳＷ２を含む。メインスイッチＳＷ１のソース端子はＢＡＴＰ端子に、ドレイン端子は同期整流スイッチＳＷ２のドレイン端子に接続される。同期整流スイッチＳＷ２のソース端子はＧＮＤＰ端子に接続される。メインスイッチＳＷ１と同期整流スイッチＳＷ２の接続点の電圧はＳＷＯＵＴ端子から出力される。ＳＷＯＵＴ端子は、外部のインダクタＬ１に接続されている。メインスイッチＳＷ１、同期整流スイッチＳＷ２は、交互にオンオフし、インダクタＬ１およびコンデンサＣ１によってエネルギ変換することにより、電池電圧Ｖｂａｔを降圧する。インダクタＬ１とコンデンサＣ１は、ローパスフィルタを構成し、ＶＯＵＴ端子には平滑化された出力電圧Ｖｏｕｔが出力される。【００３７】
ＶＯＵＴ端子はＦＢＩＮ端子に接続され、出力電圧Ｖｏｕｔがフィードバックされる。出力電圧Ｖｏｕｔは、抵抗Ｒ１、Ｒ２により抵抗分割されて基準電圧Ｖｒｅｆと比較される。基準電圧源７０は基準電圧Ｖｒｅｆを生成する。バイパスコンデンサ８４、８６は、基準電圧源７０を安定化するために、ＶＲＥＦ１端子、ＶＲＥＦ２端子に接続される。
誤差増幅器４２には、Ｒ１／（Ｒ１＋Ｒ２）倍された出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆが入力されている。誤差増幅器４２は、２つの電圧が等しくなるようにその出力信号を調節する。電圧比較器４４は、のこぎり波発振器４８により生成される信号と、誤差増幅器４２の出力信号に基づいてパルス幅変調信号を生成する。ドライバ回路４６は、パルス幅変調信号に基づいてメインスイッチＳＷ１と同期整流スイッチＳＷ２をオンオフさせる。以上のようにして、出力電圧Ｖｏｕｔは所定の電圧値（Ｒ１＋Ｒ２）／Ｒ１×Ｖｒｅｆに近づくように安定化される。なお、パルス幅変調信号を発生するためには、のこぎり波発振器４８に代えて三角波発振器を用いてもよい。【００３８】
リニアレギュレータ５０は、ＢＡＴＰ端子に入力された電池電圧Ｖｂａｔを降圧して出力する３端子レギュレータである。リニアレギュレータ５０の出力電圧はＬＤＯＯＵＴ端子から出力される。ＬＤＯＯＵＴ端子は、ＶＯＵＴ端子に接続されている。【００３９】
制御部９０は、半導体装置１００の全体の動作を制御するための回路であって、ＣＮＴ１〜ＣＮＴ３端子に入力される制御信号により電源装置のオンオフなどの状態が切り替えられる。ＭＯＤＥ端子およびＣＮＴ１〜ＣＮＴ３端子に入力される信号は、ハイレベルかローレベルをとるレベル信号である。【００４０】
以上のように構成される半導体装置１００の電極端子の配置を図５をもとに説明する。この半導体装置１００において、ノイズの発生源となる信号は、ＳＷＯＵＴ端子から出力されるスイッチング信号である。従って、ノイズの回り込みを低減するために、ＳＷＯＵＴ端子の周囲に低インピーダンスの電極端子が配置される。ＧＮＤＰ端子およびＧＮＤ２端子は、接地電位に接続されているため、インピーダンスは非常に低い。また、電池８０に接続されるＢＡＴＰ端子のインピーダンスも、電池の内部インピーダンスが低く、またバイパスコンデンサ８２により接地されているため、低くなっている。
リニアレギュレータ５０の電圧が出力されるＬＤＯＯＵＴ端子は、外部での配線を介して、コンデンサＣ１と接続されている。コンデンサＣ１の容量値は、出力電圧Ｖｏｕｔを平滑化するために設けられているため、その容量値は十分に大きい。従って、ＬＤＯＯＵＴ端子も低インピーダンスとなっている。同様に、出力電圧ＶｏｕｔがフィードバックされるＦＢＩＮ端子も、コンデンサＣ１と接続されているため、そのインピーダンスは低くなっている。【００４１】
このように、ノイズの発生源となるスイッチング信号が出力されるＳＷＯＵＴ端子の周辺に、低インピーダンスの電極端子であるＢＡＴＰ端子、ＧＮＤ２端子、ＧＮＤＰ端子、ＬＤＯＯＵＴ端子、ＦＢＩＮ端子を配置することにより、スイッチング信号からのノイズ信号の回り込みを低減することができる。【００４２】
基準電圧源７０は、半導体装置１００内部で使用される基準電圧Ｖｒｅｆを生成し、この基準電圧Ｖｒｅｆに基づいて出力電圧Ｖｏｕｔが安定化される。従って基準電圧Ｖｒｅｆは電源装置の特性に大きく影響を及ぼすため、高い安定度が要求される。この基準電圧源７０を安定化するためのバイパスコンデンサが接続されるＶＲＥＦ１端子、ＶＲＥＦ２端子にノイズが混入すると、正確な基準電圧Ｖｒｅｆが生成が妨げられる。従って、ＶＲＥＦ１、ＶＲＥＦ２端子は、ノイズ耐性の低い信号を入出力するための電極端子ということができる。図５に示すようにこのＶＲＥＦ１端子、ＶＲＥＦ２端子は、ＳＷＯＵＴ端子と低インピーダンスの端子によって隔離されている。また、これらの端子は距離が極力遠ざけて配置されている。【００４３】
ＶＲＥＦ１端子、ＶＲＥＦ２端子がノイズ耐性が低いのに対して、ＭＯＤＥ端子、ＣＮＴ１〜ＣＮＴ３端子の信号はノイズ耐性に強いといえる。これらの端子は、ハイレベルもしくはローレベルのいずれかの値をとるため、ノイズが混入しても、回路動作に及ぼす影響はきわめて小さい。従って、ＳＷＯＵＴ端子の周囲に低インピーダンスの電極端子を配置し、その周囲にＭＯＤＥ端子、ＣＮＴ１〜ＣＮＴ３端子を配置することで、ＶＲＥＦ１端子、ＶＲＥＦ２端子をＳＷＯＵＴ端子から遠ざけ、信号の回り込みを低減することができる。【００４４】
ＳＷＯＵＴ端子は、半導体装置１００の頂点となる四隅のいずれかの箇所に配置してもよい。低インピーダンスとすることが可能な電極端子が少ない場合には、四隅のいずれかに配置することにより、信号の回り込みむ方向を２方向に減らすことができる。【００４５】
さらに、ノイズ耐性の低いＶＲＥＦ１端子、ＶＲＥＦ２端子を、ノイズの発生源となる信号用のＳＷＯＵＴ端子と対角に配置することにより、距離が最長となるため、信号の回り込みをさらに低減することができる。
図４および図５に示す電源装置２００によれば、基準電圧源７０へのノイズの混入を好適に抑制することができるため、基準電圧Ｖｒｅｆを高精度に生成することができる。電源装置２００の出力電圧Ｖｏｕｔは、帰還により（Ｒ１＋Ｒ２）／Ｒ１×Ｖｒｅｆに安定化されるため、基準電圧Ｖｒｅｆが高精度に生成されることにより、電源装置２００の出力電圧Ｖｏｕｔの安定性を高めることができる。【００４６】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【００４７】
本実施の形態では、ノイズ発生源となる信号が、半導体装置によって生成される信号の場合について説明したがこれには限定されない。例えば、半導体装置に入力されるクロック信号などが他の信号に影響を及ぼす場合には、クロック信号が入力される電極端子の周囲を低インピーダンスのパッドで囲んでもよい。
ノイズの発生源となる信号としては、振幅の大きな信号、クロック信号のようにエッジの立った信号で高調波成分が多く含まれる信号などが挙げられる。【００４８】
ノイズ耐性の低い信号としては、実施の形態における基準電圧を生成するために必要な信号のほか、所定のしきい値電圧と比較されるべき信号であって、しきい値電圧とのマージンが少ない信号や、エッジトリガされる信号、振幅変調された信号などのように振幅成分が意味を持つ信号などが挙げられる。これらの信号に対するノイズの混入を低減することによって回路をより安定に動作させることができる。【００４９】
本実施の形態では、ＷＬ−ＣＳＰ構造を有する半導体装置について説明したが、樹脂基板にシリコンチップが実装され、樹脂基板上にはんだバンプが形成されるようなＣＳＰ構造を有するＢＧＡを採用した半導体装置についても同様の効果を得ることができる。また、ポストおよびはんだバンプの種類は、実施の形態に記載以外の金などの別材料でもかまわない。【００５０】
本実施の形態では、降圧型スイッチングレギュレータが、リニアレギュレータと混載される電源装置を例に説明したが、降圧型スイッチングレギュレータ単体の電源装置であってもよい。この場合でも、少なくともＢＡＴＰ端子、ＧＮＤＰ端子、ＦＢＩＮ端子とその他の接地端子等をＳＷＯＵＴ端子の周囲に配置することができる。さらに、降圧型に代えて、昇圧型のスイッチングレギュレータであってもよい。その他、クロック信号発生器など、他の回路にも適用することができる。
【産業上の利用可能性】
【００５１】
本発明は、半導体基板上に形成される半導体装置に利用することができる。
【図１】
2006018939.tif 000002
【図２】
2006018939.tif 000003
【図３】
2006018939.tif 000004
【図４】
2006018939.tif 000005
【図５】
2006018939.tif 000006
【図６】
2006018939.tif 000007
【国際調査報告】
2006018939.tif 000008
2006018939.tif 000009
2006018939.tif 000010
2006018939.tif 000011