(57)【要約】【課題】データをアライメントするためのシステム用の方法および装置を提供すること。【解決手段】本装置は、連続的に増加するクロックサイクルの数だけ遅延された複数の処理済みデータストリーム４２２、４３２、４４２、４５２を生成するように構成されたデータ処理構成要素４１４と、データ処理構成要素に結合され、それぞれが、その入力データストリームとして前記処理済みデータストリームのうちの１つを受信し、所定のシーケンスのビットに対して、その入力データストリームを検査し、所定のシーケンスのビットの検出に応答してインジケータを送信するように構成されている複数のシーケンス検出構成要素４２０、４３０、４４０、４５０と、複数の処理済みデータストリームを受信し、対応するシーケンス検出構成要素からインジケータの受信に応答して複数の処理済みデータストリームのうちの１つを選択するように構成されたデータ選択構成要素４６０とを含む。【選択図】図６
2009303202.tif 000002
【特許請求の範囲】
【請求項１】
データストリーム（４１２）をアライメントするためのシステム（４０１）であって、
前記データストリームを受信し、前記データストリームから、連続的に増加する時間量だけ遅延された複数の処理済みデータストリーム（４２２、４３２、４４２、４５２）を生成するように構成されたデータ処理構成要素（４１４）と、
前記データ処理構成要素に結合され、複数のシーケンス検出構成要素のそれぞれが、その入力データストリームとして前記処理済みデータストリームのうちの１つを受信し、所定のシーケンスのビットに対してその入力データストリームを検査し、前記所定のシーケンスのビットの検出に応答してインジケータを送信するように構成されている、複数のシーケンス検出構成要素（４２０、４３０、４４０、４５０）と、
前記データ処理構成要素と前記複数のシーケンス検出構成要素とに結合され、複数の処理済みデータストリーム（４２４、４３４、４４４、４５４）を受信し、対応するシーケンス検出構成要素からインジケータの受信に応答して前記複数の処理済みデータストリームのうちの１つを選択し、前記選択された処理済みデータストリーム（４６２）を送信するように構成されたデータ選択構成要素（４６０）と、
を備えるシステム。
【請求項２】
前記データ選択構成要素に結合され、前記選択された処理済みデータストリームを受信するように構成されたデータアライメント構成要素（４７０）をさらに備える、請求項１に記載のデータ処理システム。
【請求項３】
データをアライメントする方法であって、
データストリーム（４１２）を受信するステップと、
前記データストリームを連続的に遅延させて複数の処理済みデータストリーム（４２２、４３２、４４２、４５２）を生成するステップと、
所定のシーケンスのビットに対して各前記処理済みデータストリームを検査するステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
連邦政府支援の研究または開発に関する記述
本発明は、Ｌｏｃｋｈｅｅｄ  Ｍａｒｔｉｎ  Ｓｐａｃｅ  Ｓｙｓｔｅｍｓ社によって締結されたサブコントラクトＴＦ００１６の下で政府の支援で行われた。政府は本発明におけるいくつかの権利を有する。
【０００２】
本明細書で説明される主題は、一般に、ストリーム化されたデータをアライメントすることに関し、より詳細には、データとアライメント情報の両方を用いて、多重化された入力ストリームから個別のデータワードを生成することに関する。
【背景技術】
【０００３】
ストリーム化されたデータは、データワードを形成するデータビットを含むことができる。しかしながら、ある状況の下では、特定のクロック信号に対応するデータビットが異なるクロック信号にシフトされ、その結果、それらのデータビットまたはデータワードとの不一致を生じることがある。一例として、あるデータワードの境界を形成するデータビットは、付随する同期またはクロック信号からずれ、その結果、そのあるデータワードの境界に対してデータビットが間違って配置されることがある。
【０００４】
誤ったデータワードに通じるデータビットのミスアライメントは、データの破壊を引き起こす可能性がある。ミスアライメントの１つの原因は、データストリームを伝送するワイヤと同期情報を伝送するワイヤとの間の物理的な長さの差であることがある。あるいは、そのようなワイヤで絶えず長さを変更すると、データがずれ、その結果、ミスアライメントデータおよび同期情報または信号が生じることがある。したがって、データを再同期して、正しい開始データビットおよび終了データビットを有するデータワードにデータを形成することが困難なことがある。
【０００５】
さらに、データビットのストリームとして伝送されるシリアルデータは、並列で伝送されるデータと比較して、時間的にスキューされることがある。データをデスキューするためには、データアイとして知られている有効データのウィンドウを見つけなければならず、これには、データのシーケンスの開始を示すことに専用のシリアルデータ中のビット数に応じて、多数のクロックサイクルが必要になる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
データをアライメントするためのシステム用の装置が提供される。
【課題を解決するための手段】
【０００７】
本システムは、データストリームを受信し、データストリームから、連続的に増加する時間量だけ遅延された複数の処理済みデータストリームを生成するように構成されたデータ処理構成要素と、データ処理構成要素に結合された複数のシーケンス検出構成要素であって、それぞれが、その入力データストリームとして処理済みデータストリームのうちの１つを受信し、所定のシーケンスのビットに対し、その入力データストリームを検査し、所定のシーケンスのビットの検出に応答してインジケータを送信するように構成された、複数のシーケンス検出構成要素と、データ処理構成要素と複数のシーケンス検出構成要素とに結合されたデータ選択構成要素であって、複数の処理済みデータストリームを受信し、対応するシーケンス検出構成要素からインジケータの受信に応答して複数の処理済みデータストリームのうちの１つを選択し、選択された処理済みデータストリームを送信するように構成されたデータ選択構成要素とを備える。
【０００８】
データをアライメントするための方法も提供される。本方法は、データストリームを受信するステップと、データストリームを連続的に遅延させて複数の処理済みデータストリームを生成するステップと、所定のシーケンスのビットに対し処理済みデータストリームのそれぞれを検査するステップとを含む。
【０００９】
データをアライメントするための別の方法が提供される。本方法は、データストリームを複数の連続的に遅延された処理済みデータストリームに分割するステップと、処理済みデータストリームをデータ選択構成要素に供給するステップと、複数のシーケンス検出構成要素のそれぞれに各処理済みデータストリームを供給するステップと、その各シーケンス検出構成要素で複数の各処理済みデータストリームを検査して、所定のシーケンスのビットを検出するステップと、処理済みデータストリームのうちの１つのにおいて所定のシーケンスのビットの検出に応答し、シーケンス検出構成要素のうちの１つからインジケータを送信するステップとを含む。
【００１０】
この発明の概要は、以下で詳細な説明においてさらに説明される簡略化された形の概念の集合を紹介するために与えられる。この発明の概要は、請求された主題の重要な特徴または本質的な特徴を特定するものではなく、請求された主題の範囲を決定する際の助けとして使用されるものでもない。
【図面の簡単な説明】
【００１１】
【図１】データアライメントシステムの概略図である。
【図２】ビット値を含む例示的なダブルデータ速度データストリームのタイミング図である。
【図３】図２のダブルデータ速度データストリームのビット値を示すシーケンス図である。
【図４】図３のダブルデータ速度データストリームの逆多重化されたビット値の概略図である。
【図５】８ビットデータワードの図である。
【図６】別のデータアライメントシステムの概略図である。
【図７】いくつかのサンプルデータ部分の図である。
【図８】データアライメント方法の一実施形態を示す流れ図である。
【発明を実施するための形態】
【００１２】
以下で、本発明の少なくとも１つの実施形態について以下の図面とともに説明する。図中、同様の数字は同様の要素を示す。
以下の詳細な説明は、本質的に例示的なものにすぎず、主題の適用および使用を限定するものではない。さらに、上記の技術分野、背景、概要または下記の詳細な説明で提示される明示または暗示された理論に制限されるものではない。
【００１３】
技法および技術は、機能的および／または論理的ブロック構成要素ならびに様々な処理ステップで表して、本明細書で説明できる。そのようなブロック構成要素は、特定の機能を行うように構成される任意の数のハードウェア、ソフトウェアおよび／またはファームウェア構成要素によって実現できることを理解されたい。例えば、データ記録構成要素またはシーケンス検出構成要素など、システムまたは構成要素の一実施形態は、１つまたは複数のマイクロプロセッサまたは他の制御装置の制御下で様々な機能を実行することができる様々な集積回路コンポーネント、例えば、記憶素子、ディジタル信号処理素子、論理素子、ルックアップテーブルなどを採用することができる。さらに、実施形態は任意の数のデータ伝送プロトコルとともに実行でき、本明細書で説明されるシステムは１つの好適な例にすぎないことを当業者は理解されたい。
【００１４】
簡潔さのために、信号処理、データ伝送、信号方式、およびシステムの他の機能態様（およびシステムの個々の操作構成要素）に関するいくつかの従来の技法については本明細書で詳細に説明しないことがある。さらに、本明細書に含まれる様々な図に示される接続線は、様々な要素間の例示的な機能的関係および／または物理的結合を表すものとする。多数の代替または追加の機能的関係または物理的接続が、主題の一実施形態に存在し得ることに留意されたい。
【００１５】
「接続される／結合される」−以下の説明は、一緒に「接続される」かまたは「結合される」要素またはノードまたは機構を指す。本明細書で使用される場合、別段に明記されていない限り、「接続される」とは、１つの要素／ノード／機構が別の要素／ノード／機構に直接接合される（または別の要素／ノード／機構と直接通信する）こと、および必ずしも機械的接続ではないことを意味する。同様に、別段に明記されていない限り、「結合される」は、１つの要素／ノード／機構が別の構成要素／ノード／機構に直接的または間接的に接合される（または、別の構成要素／ノード／機構と直接的あるいは間接的に通信する）こと、および必ずしも機械的接続ではないことを意味する。したがって、図１に示す概略図は要素の１つの例示的な構成を図示するが、追加の介在する要素、装置、機構または構成要素が、記載された主題の一実施形態に存在し得る。
【００１６】
図１はデータアライメントシステム１の一実施形態を示しており、データアライメントシステム１は、限定はしないが、概して、データソース１０、逆多重化構成要素１４、シーケンス検出構成要素２０、データアライメント構成要素２４、およびデータ記録構成要素２８を含む。これらの要素は、本明細書で説明されるように、システム１の動作をサポートするように必要に応じて、信号およびデータの転送を適応させるために、適切な様態で一緒に結合される。システム１はデータソース１０からデータを受信することができる。データソース１０は、ダブルデータ速度（ＤＤＲ）データストリームを使用してデータを伝送するように構成された任意の構成要素、システムまたは伝送要素とすることができる。したがって、ＤＤＲデータ入力１２データストリームは逆多重化構成要素１４に提供できる。逆多重化構成要素１４はＤＤＲデータ入力１２を２つのシングルデータ速度（ＳＤＲ）データストリーム１６、１８に分割、分岐、場合によっては加工することができる。第１および第２のＳＤＲデータストリーム１６、１８は一緒に、後で説明するように、分離された形式でＤＤＲデータ入力１２において伝達されるデータのすべてを含むことができる。
【００１７】
第１のＳＤＲデータストリーム１６は、ＳＤＲデータストリーム１６を受信し、様々な所定のビットシーケンスが存在するかどうか検査するように構成されたシーケンス検出構成要素２０に提供できる。シーケンス検出構成要素２０は、データアライメント構成要素２４に結合でき、データアライメント構成要素２４に同期情報２２を提供することができる。データアライメント構成要素２４は第２のＳＤＲデータストリーム１８をも受信することができる。データアライメント構成要素２４は、同期情報２２を使用して、第２のＳＤＲデータストリーム１８から、同期情報２２中に提供されたシーケンスに対応する個別のデータセグメントまたはデータワードを生成することができる。データアライメント構成要素は、次いで、第２のＳＤＲデータストリーム１８からデータワードを備えるアライメント済みデータ２６を、記録および／または任意の適切な使用のためにデータ記録構成要素２８に提供することができる。
【００１８】
データソース１０は、ＤＤＲデータストリームを供給することが可能な任意のソースとすることができる。一般に、そのようなソースは加速度計、温度センサ、ビデオセンサなどのセンサを含むことができるが、他のソースが企図される。別のデータソースの１つの非限定的な例として、通信装置はＤＤＲデータを伝送していてもよく、データソースとして作動してもよい。
【００１９】
ＤＤＲデータストリームは、任意の好適なＤＤＲ仕様または標準に従って伝送されるビットを含むことができる。図２を参照すると、ＤＤＲデータストリーム３００が示されている。ＤＤＲデータストリーム３００は、以下で説明する信号の一部または全部、ならびに追加の信号を含むことができる。「ダブルデータ速度」という用語は、情報のビットが「ＤＱＳ」信号として示される「ストローブ」信号と関連して伝送される速度を指す。「ＤＱ」信号として示されるデータ信号も伝送される。各信号は、２つの電圧、すなわちそれぞれの低電圧「ＶＬ」とそれぞれの高電圧「ＶＨ」との間で変化するものとして示される（信号は、必ずではないが、同じ高電圧レベルおよび同じ低電圧レベルを有することができる）。
【００２０】
３つの連続するＤＱＳサイクル３２０、３２５、３３０が示されている。ｘ軸は、ｔおよび関連する矢印によって示されるように、進行時間を表すことができる。ｘ軸に沿って記載された整数は第１の、第２のおよび第３の連続するＤＱＳサイクル３２０、３２５、３３０の期間を表すことができる。各正規のＤＱＳサイクルについて、ＤＱ信号は、信号の立上りまたは第１の部分として知られている、低電圧から高電圧までのＤＱＳサイクルの遷移、および信号の立下りまたは第２の部分として知られている高電圧から低電圧までのＤＱＳサイクルの遷移で評価できる。ＤＱ信号は、そのＶＬ電圧またはそのＶＨ電圧のいずれかの値について調査できる。ＶＬ値のＤＱ信号はヌルまたは「０」ビットとして記録でき、ＶＨ値のＤＱ信号は非ヌルまたは１ビットとして記録できる。したがって、図２において、０ビット３０２と後続の第２の０ビット３０４は第１のＤＱＳサイクル３２０に関連付けられる。第１の０ビット３０２は第１のＤＱＳサイクル３２０の立上り３２０Ａに関連付けられる。第２の０ビット３０４は第１のＤＱＳサイクル３２０の立下り３２０Ｂに関連付けられる。同様に、２つの１ビット３０６、３０８は第２のＤＱＳサイクル３２５に関連付けられる。ＤＱ信号は、２つのビット３０６、３０８の値を決定するために、第２のＤＱＳサイクル３２５の立上り３２５Ａ、および立下り３２５Ｂで調査できる。０ビット３１０および１ビット３１２はそれぞれ、第１の部分または立上り３３０Ａ、および第２の部分または立下り３３０Ｂに沿って、第３のＤＱＳサイクル３３０に関連付けられる。図２に示す特定のビット値はこの説明のために使用されているにすぎない。実際には、任意の好適なビットパターンはＤＱ信号で伝達できる。ＤＱ信号は第１のＤＱＳサイクル３２０の立上り３２０Ａの間に調査されるので、第１のビット３０２は第１のＤＱＳサイクル３２０の第１の部分に関連付けられると考えられる。同様に、ＤＱ信号は第１のＤＱＳサイクル３２０の立下り３２０Ｂの間に調査されるので、第２のビット３０４は第１のＤＱＳサイクル３２０の第２の部分に関連付けられると考えられる。
【００２１】
シングルデータ速度（ＳＤＲ）信号では、ＤＱ信号はＤＱＳ信号と同じ周波数で循環し、その結果、１ＤＱＳサイクル当たり２ビットではなく、１ＤＱＳサイクル当たり１ビットのみとなる。したがって、ＤＤＲデータストリームは、ＳＤＲデータストリームと同数のＤＱＳサイクルで２倍の数のビットを伝送することができる。
【００２２】
データソース１０は、データビットと、ヘッダまたは同期ビットなどのメタデータビットの２つのタイプの入力情報を含むＤＤＲデータを提供するように構成できる。ＤＤＲデータストリームはＤＱＳサイクルの第１および第２の両方のハーフ中にビットの一定のストリームを含むことができ、ＤＱ信号中の測定点がサイクル中に２回発生し、ＤＱＳサイクルの「ハーフ」または部分当たりの情報の１ビットの伝達が可能になる。
【００２３】
図３を参照すると、図２のデータストリーム３００のＤＱ信号の値が、ビットのシーケンスで示されている。ＤＱ信号からのビットは、ＤＱＳ信号でのサイクルの変化を示すセパレータ３１８とともに順に記載される。したがって、第１のＤＱＳサイクル３２０の第１の部分に関連付けられた０ビット３０２は第１のビットとして現れる。同様に、第１のＤＱＳサイクル３２０の第２のハーフに関連付けられた０ビット３０４は第２のビットとして現れる。残りのビット３０６、３０８、３１０、３１２は順に現れる。追加のビットは、３３０で示された第３のＤＱＳサイクルを過ぎた追加のＤＱＳサイクルについて順に続く。
【００２４】
図１に戻ると、逆多重化構成要素１４は、着信ＤＤＲデータストリーム１２を２つのＳＤＲデータストリーム１６、１８に分岐、分離、またはデインターリーブするために使用できる。逆多重化構成要素１４は、複数の方法を使用してＤＤＲデータストリームを調節するように構成できる。いくつかの実施形態では、ＤＤＲデータ入力が連続的なＳＤＲデータストリームに変えられ、そこではビット情報がＤＱＳ信号のただ１つの部分上で伝送される。ＤＤＲデータがＤＱＳクロックサイクルの第１および第２の両方のハーフで伝達できるので、このような結果として生じたＳＤＲデータストリームは、ＤＤＲデータストリームと同じ時間量で同じデータ量を伝送するために、２倍のＤＱＳ周波数で作動しなければならない。好ましくは、逆多重化構成要素１４はＤＤＲデータストリーム１２を２つの並列のＳＤＲデータストリームに分岐することができる。
【００２５】
ＳＤＲデータストリーム１６、１８の生成用のビットの選択は任意の適切な方法で行われる。いくつかの実施形態では、第１および第２のＳＤＲデータストリームは、同じＤＱＳサイクルに基づいて、交互に切り替わる様態でいくつかの連続的なビットをＤＤＲデータストリームから伝達することができる。一例として、図３を参照すると、第１のＳＤＲデータストリームは、第１のＤＱＳサイクルに関連付けられたビット３０２、３０４を連続的に含むことができ、第２のＳＤＲデータストリームは、第２のＤＱＳサイクルに関連付けられたビット３０６、３０８を連続的に含むことができる。したがって、４つの入力ＤＤＲビットの場合、２つのストリームのそれぞれの中の２つの出力ビットは２つのＤＱＳ間隔の上で生成され、それによって、ＤＤＲ入力のデータ転送速度を保存する。
【００２６】
前述のように、ＤＤＲデータストリームを分岐するいくつかの方法のいずれも使用できる。図４は、逆多重化されたシーケンス３００の非限定的で例示的な出力を示す。第１のＳＤＲデータストリーム３４０は、各ＤＱＳサイクルからの情報の２つのビットの第１のビットから構成されたビットのシーケンスを含む。したがって、第１のＤＱＳサイクル３２０の第１のハーフからのビット情報、すなわち０ビット３０２は第１のＳＤＲデータストリーム３４０中の第１のビットのビット情報を含む。同様に、第２のＤＱＳサイクル３２５の第１のハーフから得られたビット、すなわち１ビット３０６は、第１のＳＤＲデータストリーム３４０中の第２のビットのビット情報を含み、ＤＤＲデータストリームに存在するのと同数のビットの間継続できる。反対に、第１のＤＱＳサイクル信号３２０の第２のハーフからのビット情報、すなわち０ビット３０４は第２のＳＤＲデータストリーム３５０中の第１のビットなどを含む。
【００２７】
したがって、ＤＤＲデータストリームは、２つのＳＤＲデータストリームを生成することによって逆多重化でき、各ＳＤＲデータストリーム用のビット情報は、ＤＤＲデータストリームのＤＱＳサイクルの交互に切り替わるハーフから得られる。このように、第１のＳＤＲデータストリームは、すべてのＤＤＲ  ＤＱＳサイクルの第１のハーフに関連付けられたビットを含むことができ、第２のＳＤＲデータストリームは、すべてのＤＤＲ  ＤＱＳサイクルの第２のハーフに関連付けられたビットを含むことができる。ＤＱＳサイクルのいくつかのハーフからのビットの選択、およびいくつかのＳＤＲデータストリームとの関連付けは、逆多重化ユニットまたはユーザによって選択でき、いずれもＤＱＳサイクルの特定のデータストリームまたはハーフに必ずしも対応するわけではない。
【００２８】
したがって、再び図１を参照すると、第１のＳＤＲデータストリーム１６はＤＱＳサイクルの第１または第２のハーフからのビットのみを含むことができる。各ＤＱＳサイクルの他方のハーフを第２のＳＤＲデータストリーム１８に提供し、それによってＤＤＲデータ入力１２と同じＤＱＳ周波数で２つのＳＤＲデータストリームを生成することができる。図示の例では、各ＤＱＳサイクルの第２のハーフからのビットは第１のＳＤＲデータストリーム１６を含み、各ＤＱＳサイクルの第１のハーフからのビットは第２のＳＤＲデータストリーム１８を含む。ＤＱＳハーフおよび対応するＳＤＲデータストリームは実施形態によって異なることがある。
【００２９】
したがって、ＤＤＲデータ入力１２は２つのＳＤＲデータストリーム１６、１８に、逆多重化構成要素１４によって逆多重化、分割、または分岐されている。第１のＳＤＲデータストリーム１６はシーケンス検出構成要素２０に提供できる。シーケンス検出構成要素２０はＳＤＲデータストリーム１６、１８の一方のビットを観察するように構成できる。他の実施形態では、シーケンス検出構成要素２０は第２のＳＤＲデータストリーム１６に結合するか、またはＤＤＲデータストリームＤＱＳサイクルの異なるハーフからのビットを受信するように構成でき、あるいは、シーケンス検出構成要素２０は、ＳＤＲデータストリーム１６、１８の両方に結合し、一方または両方からのビットを観察するように構成できる。いくつかの実施形態では、ＤＤＲデータストリームは３つ以上のＳＤＲデータストリームに逆多重化できる。そのような実施形態は、データストリームの完全性を維持するためにクロック信号の速度または周波数を異ならせることができる。
【００３０】
データストリームはビットの連続したシーケンスを含むので、データ操作を行うことを試みる前に、データワードと呼ばれる個別のデータセグメントを形成することが有利である。データワードの開始および／または終了を指定するために、好ましくは繰返しパターンのシーケンス情報をＤＱＳサイクルの特定のハーフでデータソース１０によって送信することができる。いくつかの実施形態では、シーケンス情報をメタデータまたは同期ビットと考え、データワードの指定された開始または終了に関して構成要素に通知するだけでなく、本質的に各データワードのサイズを伝達することができる。このように、いくつかの実施形態では、ＤＤＲ  ＤＱＳサイクルの第１のハーフに関連付けられたビットは、一例として、データソースからの知覚データを提供することができ、ＤＤＲ  ＤＱＳサイクルの第２のハーフに関連付けられたビットは、適切なパターンで知覚データビットからなるワードの開始および／または終了を示すことができるビットを含むことができる。他の実施形態は、特定の実施形態にとって有利なようにデータおよび／またはメタデータの構成を異ならせることができる。
【００３１】
図示の実施形態では、シーケンス検出構成要素２０は、第１のＳＤＲデータストリーム１６を受信し、その中に所定のビットパターンを決定または検出するように構成される。特定のビットパターンおよび／またはビットパターンの長さはシステムごとに異なり、データの様々なイベント、状態、情報、形態などを示すために様々なビットパターンが利用できる。１つの非限定的な例では、シーケンス検出構成要素２０は、第１のＳＤＲデータストリーム１６中のビットのシーケンスが第２のＳＤＲデータストリーム１８中のデータワードの始端または終端を示すことができるときを決定することができる。いくつかの実施形態では、第２のＳＤＲデータストリーム１８におけるデータワードを開始または終了させるビットは同じＤＱＳサイクルに関連付けできる。
【００３２】
図５を参照すると、サンプル８ビットデータワード３９０が示されている。サンプルデータワード３９０では、第１のＳＤＲデータストリーム３６０は、データソースが生成し、ストリームとして送信したビットのシーケンス３６１、３６２、３６３、３６４、３６５、３６６、３６７、３６８を含む。いくつかの実施形態では、このビットシーケンスは、ＤＤＲデータストリームのＤＱＳサイクルの第１または第２のハーフに関連付けられたビットから始まることができる。第１のＳＤＲデータストリーム３６０からのビットは、第２のＳＤＲデータストリーム３７０におけるデータワードの始端または終端を示しているパターンを伝達することができる。図１に示された実施形態を参照すると、ＳＤＲデータストリーム中のデータワードの始端または終端を示すパターンを伝達するビットは、第１のＳＤＲデータストリーム１６に対応し、メタデータまたは同期情報を伝達することができる。
【００３３】
第２のＳＤＲデータストリーム３７０は、第１のＳＤＲデータストリーム３６０からのビットが関連付けられたＤＤＲデータストリームのＤＱＳサイクルの反対側のハーフに関連付けられた一連のビットを含むことができる。１つの非限定的な例として、第１のＳＤＲデータストリーム３６０中の第１のビット３６１が、第１のＤＱＳサイクルの第１のハーフに関連付けられている場合、第２のＳＤＲデータストリーム３７０の第１のビット３７１は第１のＤＱＳサイクルの第２のハーフに関連付けできる。したがって、１つの非限定的な例として、図１に示された実施形態では、第２のＳＤＲデータストリーム３７０は、データソース１０からのデータを含む第２のＳＤＲデータストリーム１８に対応する。図５に示すように、第２のＳＤＲデータストリーム３７０のビットはシーケンス０１１０１１１０を有することができるが、多数の他のシーケンスも可能である。
【００３４】
引き続き図５を参照すると、第１のＳＤＲデータストリーム３６０における２つの隣接する１ビット３６１、３６２のパターンが、第２のＳＤＲデータストリーム３７０におけるデータワードの開始を示すことができ、第１の１ビット３６１が第２のＳＤＲデータストリーム３７０中のデータワードの第１のビット３７１を示す。同様に、２つの隣接する１ビットのシーケンスは、データワードの終端を示すことができ、第２の１ビット３６８は、第２のＳＤＲデータストリーム３７０におけるデータワードの最終ビット３７８を示す。例示的な目的のために１１のパターンが使用されているが、任意の有用で繰返し可能なパターンが使用できる。いくつかの非限定的な例は、第２のＳＤＲデータストリーム中のデータワードの第１のビットを示す第１のＳＤＲデータストリーム上の単一の１ビットのみと、第２のＳＤＲデータストリームにおけるデータワードの第１のビットに先行している第１のＳＤＲデータストリーム中の１０１のシーケンスと、単一の０またはヌルビットのみが第２のＳＤＲデータストリームにおけるデータワードの開始を示す、第１のＳＤＲデータストリームにおける１の連続列と、任意の他の好適に特定するパターンとを含むことができる。同じく、これらのビットパターンは、データソース１０によって生成され、シーケンス検出構成要素２０によって演繹的に知られる。そのような所定のビットパターンまたはシーケンスまたはフラグ／ヘッダシーケンスは、さらにデータをデスキューする目的のために、データタップの始端および／または終端でデータストリームに挿入できる。
【００３５】
さらに、所与のＳＤＲデータストリームにおけるデータワードの始端および／または終端は別個のＳＤＲデータストリーム上で通知されるので、知覚データまたは他の有用なデータを含むデータストリーム中のデータワードのサイズは異なることがある。１つの非限定的な例は、８ビットデータワードに対応する一組の知覚データを含むことができ、データワードサイズは１６ビットに変更される。別個のＳＤＲデータストリーム上の添付のシーケンスパターンは、適切なパターンの使用によって、ワードの始端および終端が８ビットの代わりに１６ビットを含むように変更されたことを示すことができる。別個のＳＤＲデータストリームは連続しており、所与のＳＤＲデータストリームにおけるデータに対応するので、データワードサイズは、一定または可変とし、さらには連続したデータワード間で変化し、その場合、適切なパターンまたはシーケンスが開始ビットおよび／または終了ビットを示すことができ、構成要素がデータをデータワードに適切にアライメントすることが可能になる。
【００３６】
好ましくは、データビットを含む所与のＳＤＲデータストリーム中のデータワードの始端または終端を示すメタデータビットは、構成要素中のデータワードの始端と終端とを同期させるためにバッファまたは格納できる。好ましくは、所与のＳＤＲデータストリームからのデータビットは、さらにそのようにバッファまたは格納される。例示的な実施形態について図１を参照しながら説明するが、図中、シーケンス検出構成要素２０はデータワードの境界を決定し、そのような位置を同期情報２２の形態でデータアライメント構成要素２４に伝達する。データアライメント構成要素２４は、同期情報２２に応答して、データワードへのアライメントのために、第２のＳＤＲデータストリーム１８中に伝達される可変数のビットを格納することができる。１つの非限定的な例では、図５からのシーケンスを図１のシステムで使用した場合、データアライメント構成要素２４は、第１のＳＤＲデータストリーム１６、３６０からの最初の１１ビット３６１、３６２の検出時にデータワードの開始を通知されるが、データワード−終了ビット３６７、３６８がシーケンス検出構成要素２０によってまだ検出されていないので、データワードのビットの総数に関しては通知されないであろう。したがって、データアライメント構成要素２４は、データワードの終端用の境界に関して通知されるまで、第２のＳＤＲデータストリーム１８、３７０からのシーケンスを記録するように構成できる。データワードを開始するビットならびに終了させるビットを決定した後、データアライメント構成要素２４は、データワードを形成することができ、いくつかの実施形態では、データビットが次のデータワード用のデータビットの格納を開始するために保持されているバッファを消去することができる。
【００３７】
再び図１を参照すると、いくつかの実施形態では、逆多重化構成要素１４が、クロック信号を交互に切り替えることなどによって他の方法を使用してＳＤＲデータストリームを生成する場合、データワードの開始または終了を示すパターンは異なる様態でＤＤＲデータストリーム中に存在し得る。一例として、パターンは、クロック信号の縁部を交互に切り替えるときではなく、クロック信号を交互に切り替えるときに検出できる。
【００３８】
シーケンス検出構成要素２０は、第１のＳＤＲデータストリーム１６を受信し、対応する第２のＳＤＲデータストリーム１８中のデータワードのサイズを決定するように構成できる。シーケンス検出構成要素２０は、所定パターンまたはビットのシーケンスがないか第１のＳＤＲデータストリーム１６を点検することによって、第２のＳＤＲデータストリーム１８中のデータワードのサイズおよび位置を決定することができる。次いで、シーケンス検出構成要素２０は、第２のＳＤＲデータストリーム１８中のどのビットがデータワードの始端および／または終端を形成するかを示す同期情報２２を生成することができる。
【００３９】
次いで、同期情報２２をデータアライメント構成要素２４に提供できる。同期情報２２は、第２のＳＤＲデータストリーム１８のどのビットが可変サイズのデータワードの最初または最後のビットであるかを示す情報を含むことができる。したがって、同期情報２２は、データワードの最初のビットのストリームにおける位置、データワードの最後のビットの位置、データワードのビットの総数、その任意の組合せなど、ストリーム化されたデータをデータワードにアライメントすることに有用ないくつかの情報のいずれか、ならびにシーケンス検出構成要素２０によって生成された他の有用な情報を伝達することができる。さらに、シーケンス検出構成要素２０の計算要件のために、または他の処理またはデータ伝送の理由で、第１および第２のＳＤＲデータストリーム１６、１８が時間的にオフセットする場合、ＳＤＲデータストリーム１６、１８の正しい同期を維持するために１つまたは複数の遅延要素またはステップまたは構成要素がシステム、またはデータアライメント構成要素２４などの構成要素に存在し得る。
【００４０】
データアライメント構成要素２４は同期情報２２と第２のＳＤＲデータストリーム１８の両方を受信することができる。次いで、両方を用いて、データアライメント構成要素２４は第２のＳＤＲデータストリーム１８からデータワードを生成することができる。サイズが一定または変化するそのようなデータワードはアライメント済みデータ２６を含むことができる。アライメント済みデータ２６は記録用および／またはさらなる処理用のＲＡＭまたはハードディスクなどのデータ記録構成要素２８に提供できる。
【００４１】
いくつかの実施形態では、説明されるように、シーケンス検出構成要素２０は、データワードまたはタップの境界を示す任意の数の有用なパターンを検出するように構成できる。したがって、１つのパターンが説明の目的のために使用されるが、他のパターンが企図される。好ましくは、そのようなパターンは、完全なデータワードより短いビットの間隔にわたって発生しない特有の繰返しシーケンスを有する。
【００４２】
いくつかの実施形態では、シーケンス検出構成要素２０、データアライメント構成要素２４およびデータ記録構成要素２８は、単一の構成要素とすることができる。他の実施形態では、データアライメント構成要素とデータ記録構成要素との組合せなどの他の組合せも可能である。いくつかの実施形態では、逆多重化構成要素およびシーケンス検出構成要素などのより多くの構成要素が集積できる。したがって、別々の構成要素として示されているが、図１の要素は、集積回路のいくつかの部分を含むなど、システムの実施に有利なように集積および／または組み合わせることができる。
【００４３】
ある状況下では、データは、それが関連付けられるタイム信号と関連してスキューされることがある。これは、長さ、異常または送信機処理速度に起因する伝送線中の変化が、例えば、回線を通るシリアルデータの伝送速度を変更する場合に起こる。図６を参照すると、データソース４１０を備えるデータアライメントシステム４０１は、そのようなシリアルデータ伝送の発信源と考えられる。図示の実施形態では、データソース４１０は入力データ４１２の送信機を表す。したがって、入力データ４１２は、ある状況下では、スキューされたデータと考えられる。
【００４４】
データをデスキューするために、「データアイ」として知られるビットのグループを突き止めることができる。データアイは、タップとして知られる、当該のビットのシーケンスの境界から最も遠いビットのグループである。したがって、各タップについて、データアイの始端と終端との間の中間（またはほぼ中間）のビットが中心である。デスキュー処理の一部として、データアイを突き止めることは、タップを順序付けし、その中心を決定することによって行うことができる。したがって、タップの開始または終了を指定することは、データアイを突き止めるのに有用なことがある。
【００４５】
図６に示すように、複数のシーケンス検出構成要素４２０、４３０、４４０、４５０を並列に使用して、データのデスキューを行うことができる。別段に指定されていない限り、前に説明された構成要素と同じ名称の構成要素は形態および機能が同様である。
【００４６】
データソース４１０は、入力データ４１２をデータ処理構成要素４１４に提供することができる。入力データ４１２は、実施形態に対して適宜に、ＤＤＲデータまたはＳＤＲデータとすることができる。入力データ４１２は、所定のビットシーケンスがデータストリーム中のデータセグメントを分離しているシリアルデータのデータストリームを含むことが好ましい。所定のビットパターンは、前述のものとするか、または異なる所定のシーケンスのビットを含むことができる。
【００４７】
データ処理構成要素４１４は、適切な方法で入力データ４１２を受信し、処理することができる。データ処理構成要素４１４は、複数の並列の出力線またはノードを供給し、出力データストリーム４２２、４３２、４４２、４５２を生成するように適合または構成できる。各出力データストリーム４２２、４３２、４４２、４５２は、入力データ４１２からのデータの少なくともいくつかを含む。図示のように、４つの並列の出力データストリームおよびシーケンス検出器が特に示されているが、最高ｎまでが同様の構成で使用できる。ｎは、２、４、８、１０、１２、１６、３２、６４、１２８、または実施形態に好適な任意の他の数とすることができる。データ処理構成要素４１４の各出力１、２、３、４、．．．ｎはラベル付けされる。いくつかの実施形態では、データ処理構成要素４１４は、以前に、デスキューするためのデータを受信および／または格納している。そのような実施形態では、データソース４１０は使用不能であるか、回避されるか、または全く実装されない。
【００４８】
入力データ４１２をデータタップまたはデータワードなどのデスキューされたデータセグメントに正しくフレーミングすることを支援するために、所定のビットシーケンスは、データセグメントに先行するヘッダとして使用できる。データのストリームでは、所定のビットシーケンスまたはフラグは、データセグメント間で一定の間隔で繰り返し発生する。しかしながら、クロックサイクルに対して時間的にスキューされたデータは、データストリーム中の失われたビットまたは追加のビットを生じることがある。したがって、一連の８ビットデータタップが各データタップに先行するフラグを有するデータストリームを含む場合、場合によっては、６、７、９、または１０ビットがデータタップ間に発生することがある。異なるサイズのデータタップは、様々にサイズ設定された変化を有することができるか、または１つまたは２つのビットだけ異なることもある。したがって、シリアルデータをデータセグメントにフレーミングすることを試みたときに、いくつかのデータタップの開始は繰返し８ビット尺度からオフセットする。データストリームのフラグの位置を決定することによって、データセグメントの開始を測定し、次のフラグの開始の前のビット数が正しいか調査することができる。
【００４９】
したがって、データは時間的にスキューされることがある。これは、例えば、伝送エラーによってデータタップのビットが脱落しているか、または、追加のビットがヘッダ間に挿入されているために発生することがある。そのような場合、データは予想されるフレーミングからオフセットするが、まだデータストリームにある。図７を参照すると、サンプルデータ部分５０１が示されている。データ部分５０１は、所定のビットシーケンスまたはフラグシーケンス５０２と、８ビットタップを含むデータタップ５０４の両方を含む。したがって、完全で適切にアライメントされたデータ部分が存在する。シーケンス検出構成要素がデータ部分５０１を受信すると、データ部分５０１を検査し、所定のフラグシーケンス５０２を検出する。それに応答して、シーケンス検出構成要素は、フラグ、ビット、論理電圧の高さなどのインジケータ、または接続に沿った他のインジケータをデータ選択構成要素またはデータセレクタ４６０（図６）に送信することができる。
【００５０】
引き続き図７を参照すると、スキューされたデータストリームのサンプル部分５１０が示されている。わかるように、ヘッダまたはフラグシーケンス５１４は、存在するが、部分５１０の始端から時間的にスキューされている。代わりに、シリアルライン中の前のデータタップ５１２からの４つのビットは、スキューされたデータ部分５１０の始端の位置を占める。それに応じて、フラグシーケンス５１４に続くデータタップ５１６の最初の４つのビットのみが、スキューされたデータ部分５１０に存在する。スキューされたデータ部分５１０がシーケンス検出構成要素に供給されたとき、シーケンス検出構成要素は、フラグシーケンス５１４を検出したときにインジケータを送信するように構成できる。インジケータにより、システムは、後述するように、スキューされたデータを補償することができる。
【００５１】
最後に、いくつかのデータ部分はサンプルＤＤＲデータ部分５２０などのＤＤＲデータ部分とすることができる。いくつかの実施形態では、シーケンス検出構成要素は、ＤＤＲデータ部分５２０全体を検査して、上記の逆多重化に関して説明されたものと同様に第１または第２のＳＤＲデータ部分５２２、５２４中のビットを突き止めようと試みることができる。したがって、フラグビットは、図示のように、第１のＳＤＲ部分５２２中の単一のビットとすることができ、あるいはパターンまたはシーケンスを含むことができる。必要ならば、シーケンス検出構成要素は、サンプルＤＤＲデータ部分５２０に示すように、ＤＤＲストリームを第１および第２のＳＤＲデータストリーム５２２、５２４に分割するように構成された逆多重化要素を含むことができる。シーケンス検出構成要素４２０、４３０、４４０、４５０（図６）は、データ部分５２０中のフラグビットまたはビットまたはパターンまたはシーケンスの検出に応答してパルス、ビットまたは他のインジケータを送信するように構成できる。
【００５２】
スキューされたＤＤＲデータ部分５３０も発生することがある。図７に示すように、第１のＳＤＲ部分５３２中のフラグビットはデータ部分５３０の始端からオフセットすることがある。スキューされたＤＤＲデータ部分５２０を検査するとき、シーケンス検出構成要素４２０、４３０、４４０、４５０は前述のように応答することができる。
【００５３】
データをフレーミングする１つの方法はヘッダおよび後続のデータセグメントの開始用のすべてのデータフレームを調査することとすることができる。これを達成するために、入力データ４１２は複数の並列の出力データストリーム４２２、４３２、４４２、４５２を介して連続的に遅延された様態で送信できる。したがって、第１の出力データストリーム４２２は入力データストリーム４１２を含むことができる。第２の出力データストリーム４３２は、１つのクロックサイクルまたは部分あるいは複数のクロックサイクルまたは部分など、ある時間単位だけ遅延された入力データストリーム４１２を含むことができる。第３の出力データストリーム４４２は、２単位または２時間量などだけ遅延された入力データストリーム４１２を含むことができる。好ましくは、データセグメントとヘッダとの組合せ中に存在するビットと少なくとも同数の並列のデータストリームが存在する。これらの連続的に遅延されたデータストリームは処理済みデータストリームと呼ばれることがある。
【００５４】
データセレクタ４６０またはデータ選択構成要素／装置は、出力データストリーム４２２、４３２、４４２、４５２のそれぞれを受信するように結合でき、またシーケンス検出構成要素４２０、４３０、４４０、４５０のそれぞれの出力にも結合できる。各シーケンス検出構成要素４２０、４３０、４４０、４５０は、上述のように、各インジケータ接続４２４、４３４、４４４、４５４を介してインジケータをデータセレクタ４６０に送信するように構成できる。いくつかの実施形態では、シーケンス検出構成要素４２０、４３０、４４０、４５０は、データストリームの立上りまたは立下りのいずれかに発生する所定のビットパターンまたはフラグビットを検出するために、図１の要素の機能の一部または全部を組み込んでいる逆多重化装置を含み、それとともに動作することができる。他の実施形態では、シーケンス検出構成要素４２０、４３０、４４０は、それぞれが連続的に受信するデータストリームを逆多重化せずに検査することができ、実施形態に対して適宜にＳＤＲまたはＤＤＲデータストリームのいずれかを検査することができる。
【００５５】
インジケータを受信するデータセレクタ４６０の入力は１ａ、２ａ、３ａ、４ａ、以下同様にＮａまで番号付けされる。同様に、並列の出力に結合されたデータセレクタ４６０の入力は１ｂ、２ｂ、３ｂ、４ｂ、以下同様にＮｂまで番号付けされる。データセレクタ４６０は出力データストリームからの各入力をインジケータ接続入力に関連付けるように構成できる。したがって、データセレクタ４６０は１ａインジケータ入力を１ｂデータストリームと関連付けることができる。したがって、シーケンス検出器４２０、４３０、４４０、４５０が所定のビットシーケンスまたはヘッダの検出を通知するインジケータを送信するとき、データセレクタ４６０は、所定のビットシーケンスが検出された入力データストリームを識別するために、並列の入力データストリーム接続４２４、４３４、４４４、４５４の中から選択することができる。
【００５６】
データストリームが選択された後、データセレクタ４６０は、次の所定のビットシーケンスが検出されるまで、選択されたデータストリーム内に含まれるデータを通過することができる。好ましくは、第１のデータストリームが選択された後、データセレクタ４６０は、選択されたデータストリーム中でスキューが検出されるまで、そのデータストリームを通過し続ける。そのようなスキューは、データセレクタ４６０がデータタップのビット数を調査し、結果を予想されるビット数と比較することによって決定できる。例えば、８ビットデータワードでは、所定のビットシーケンスが９個以上のビットの後にデータストリームにおいて検出されなかったことが、関連するシーケンス検出器４２０、４３０、４４０、４５０からのインジケータによって通知された場合、データセレクタ４６０は、選択されたストリームのデータがスキューされたと決定することができる。しかしながら、並列のストリームは、予想された終端の１ビットまたは２ビットのいずれかの前または後に発生する所定のビットシーケンスを含む。シーケンス検出器４２０、４３０、４４０、４５０のうちの少なくとも１つは、その発生を決定し、そのことを伝達するインジケータを送信することができる。したがって、データセレクタ４６０は、適切にアライメントされるようにフレーミングすべきデータの新しいストリームを選択し、すべてのデータが処理されるまで、この手順を繰り返すことができる。
【００５７】
いくつかの実施形態では、データセレクタ４６０は、上述の実施形態と同様に、出力データ４６２をデータアライメント構成要素４７０に提供することができる。同様に、データアライメント構成要素４７０は、アライメント済みデータ４７２を、アライメント済みデータ４７２を記録するように構成されたデータ記録構成要素４８０に提供することができる。
【００５８】
データセレクタ４６０がインジケータを受信し、示しているシーケンス検出構成要素に関連付けられたデータストリームを選択した後、データアライメント構成要素４７０は、出力データ４６２を受信し、出力データ４６２をデータワードまたはデータタップとしてフレーミングして、必要に応じて所定のシーケンスのビットまたはフラグシーケンスを除去することができる。次いで、データ記録構成要素４８０はアライメント済みデータ４７２を記録することができる。境界ビットの位置を確立することにより、データアイが確立でき、その中心が容易に決定できる。したがって、入力データ４１２はデータアライメントシステム４０１の使用によってデスキューできる。
【００５９】
いくつかの実施形態では、データアライメント構成要素４７０はデータセレクタ４６０と組み合わせることができる。データセレクタ４６０は、アライメント構成要素４７０のタスクを実行し、アライメント済みデータ４７２をデータ記録構成要素４８０に直接供給することができる。同様に、いくつかの実施形態では、すべての３つの構成要素は、単一の構成要素として同様のタスクを実行するように組み合わせることができる。
【００６０】
図８は、データ処理方法６００の一実施形態を示す流れ図である。方法６００に関連して実行される様々なタスクはソフトウェア、ハードウェア、ファームウェア、またはそれらの任意の組合せによって実行されてよい。例示の目的のために、方法６００の以下の説明は図１〜７に関連して上述の要素を参照することがある。実際には、方法６００の各部分は、説明されたシステムの様々な要素、例えば、データストリーム逆多重化構成要素１４、シーケンス検出構成要素２０、またはデータ記録構成要素２８によって実行できる。方法６００は任意の数の追加または代替のタスクを含んでよく、図８に示されるタスクは例示の順序で実行される必要はなく、方法６００は、本明細書で詳細に説明されない追加の機能性を有する、より包括的な手順またはプロセスに組み込まれてもよいことを理解されたい。
【００６１】
最初に、シリアルデータをデスキューするように構成されたデータアライメントシステムは、スキューされた、または潜在的にスキューされるシリアルデータを含むデータストリームを受信することができる（６０２）。場合によっては、入力データはシステムによってすでに格納済みとすることができる。次いで、システムは、データストリームを連続的に遅延させて複数の処理済みデータストリームを生成することができる（６０４）。連続する遅延６０４は、遅延サイクルの連続的に増加した数だけ元のデータストリームのクロックサイクルからオフセットした複数のデータストリームを生成する。例えば、第１の処理済みデータストリームは、０個のクロックサイクルによって遅延された元の入力データストリームを含むことができる。第２の処理済みデータストリームは、１つのクロックサイクルによって遅延された元の入力データストリームを含むことができ、第３の処理済みデータストリームは２つのクロックサイクルの遅延の結果とすることができ、第４の処理済みデータストリームは３つのクロックサイクルだけの遅延の結果とすることができ、以下同様である。上述のように、好ましくは、シーケンス、データタップ全体、ならびにヘッダまたはフラグデータビットなどの任意の所定のビットシーケンスに必要な各クロックサイクル遅延について、少なくとも１つの処理済みデータストリームが生成される。
【００６２】
複数の処理済みデータストリームのそれぞれは送信源からの複数の並列の接続に沿って送信できる（６０６）。その後、複数の各処理済みデータストリームは、データタップなどの入力データストリームにおけるデータセグメントの始端に配置されるビットの所定のパターンがないか検査できる（６０８）。したがって、複数の処理済みデータストリームは元のデータストリームについて完全な一組のずれを含む。したがって、所定のビットシーケンスは、所定のビットシーケンスが開始することが予想された、予想されたクロックサイクルに対するスキューの場合でさえ、処理済みデータストリームのうちの１つの始端に配置される。
【００６３】
前述の詳細な説明では少なくとも１つの例示的な実施形態が提示されたが、非常に多数の変形形態が存在することを理解されたい。また、１つまたは複数の例示的な実施形態は例にすぎず、いかなる形でも主題の範囲、適用性または構成を限定するものではないことを理解されたい。そうではなく、前述の詳細な説明は、１つまたは複数の例示的な実施形態を実現するための便利なロードマップを当業者に提供する。添付の特許請求の範囲およびその法律上の均等物に記載の本発明の範囲から逸脱することなく、要素の機能および構成において様々な変更が行えることを理解されたい。
【符号の説明】
【００６４】
４０１  システム
４１２  データストリーム
４１４  データ処理構成要素
４２０  シーケンス検出構成要素
４２２  処理済みデータストリーム
４２４  処理済みデータストリーム
４３０  シーケンス検出構成要素
４３２  処理済みデータストリーム
４３４  処理済みデータストリーム
４４０  シーケンス検出構成要素
４４２  処理済みデータストリーム
４４４  処理済みデータストリーム
４５０  シーケンス検出構成要素
４５２  処理済みデータストリーム
４５４  処理済みデータストリーム
４６０  データ選択構成要素
４６２  選択された処理済みデータストリーム
４７０  データアライメント構成要素
【図１】
2009303202.tif 000003
【図２】
2009303202.tif 000004
【図３】
2009303202.tif 000005
【図４】
2009303202.tif 000006
【図５】
2009303202.tif 000007
【図６】
2009303202.tif 000008
【図７】
2009303202.tif 000009
【図８】
2009303202.tif 000010
【外国語明細書】
2009303202000001.pdf