(57)【要約】【課題】  リンギングに起因するノイズやＥＭＩを発生させず、なおかつ、スイッチング損失がない電力増幅器を提供する。【解決手段】  本発明の電力増幅器は、入力アナログ信号をパルス信号に変換する信号処理部と、信号処理部から出力されたパルス信号を、高低の電源電圧間の電位差近くまで拡大するようにアナログ増幅するアナログ増幅部と、アナログ増幅部から出力されたパルス信号の低域成分を通過させ、入力アナログ信号の波形を再現した出力アナログ信号を得るローパスフィルタとを有する。【選択図】      図１
2009303023.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ信号をパルス信号に変換する信号処理部と、
上記信号処理部から出力されたパルス信号を、高低の電源電圧間の電位差近くまで拡大するようにアナログ増幅するアナログ増幅部と、
上記アナログ増幅部から出力されたパルス信号の低域成分を通過させ、上記入力アナログ信号の波形を再現した出力アナログ信号を得るローパスフィルタと
を有すること特徴とする電力増幅器。
【請求項２】
上記アナログ増幅部が、コンプリメンタリシングルエンドプッシュプル回路を出力段に有することを特徴とする請求項１に記載の電力増幅器。
【請求項３】
上記アナログ増幅部が、同一素子を用いたシングルエンドプッシュプル回路を出力段に有することを特徴とする請求項１に記載の電力増幅器。
【請求項４】
上記信号処理部が出力するパルス信号がＰＷＭ信号又はＰＤＭ信号であることを特徴とする請求項１〜３のいずれかに記載の電力増幅器。
【請求項５】
上記アナログ増幅部からの出力の電圧振幅が電源電圧の振幅未満であるように上記アナログ増幅部の増幅率が選定されていることを特徴とする請求項１〜４のいずれかに記載の電力増幅器。
【請求項６】
上記アナログ増幅部への高低の電源電圧の変動を検出する電源電圧変動検出部と、
上記電源電圧変動検出部が検出した電源電圧の変動に応じ、上記信号処理部から出力されたパルス信号の振幅を制御して、上記アナログ増幅部へ入力させる信号振幅制限部と
をさらに有することを特徴とする請求項１〜５のいずれかに記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力増幅器に関し、例えば、ディジタル電力増幅器（いわゆるスイッチングアンプ）と同様にパルス信号を利用してアナログ信号を増幅する電力増幅器を提供しようとしたものである。
【背景技術】
【０００２】
ディジタル電力増幅器（いわゆるスイッチングアンプ）として、２つのスイッチング素子を直列接続した直列回路を１つ又は２つ以上利用し、直列回路のスイッチング素子間の接続点にローパスフィルタを接続し、入力信号をパルス信号（ＰＷＭ信号やＰＤＭ信号）に変換した後、このパルス信号に応じて各スイッチング素子をオンオフし、ローパスフィルタが上述したオンオフによって供給された電流を積分し、入力信号を増幅した出力信号を得て負荷に供給するものがある（例えば、特許文献１参照）。
【特許文献１】特開２００３−８３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のディジタル電力増幅器においては、スイッチング素子のスイッチング動作に伴って、ノイズやＥＭＩ（電磁妨害）が発生することを避けることができない。
【０００４】
このノイズやＥＭＩの主な原因は、スイッチング動作に伴い発生する出力波形のリンギングであった（後述する図５（Ａ）参照）。リンギングは、スイッチング素子の出力キャパシタンス（スイッチング素子がＦＥＴならばドレイン−ソース間の容量Ｃｄｓ）と、配線パターンや素子内部のボンディング線などにインダクタンスがあることにより発生する。図８に、リンギングの発生メカニズムを図示している。
【０００５】
図８（Ａ）に示すようなスイッチング素子（例えばＦＥＴ）及び配線パターンを等価的に表すと、コイルＬとコンデンサＣの直列回路と、コンデンサＣに並列にスイッチング素子ＳＷが接続されているものと表すことができる。スイッチング素子ＳＷが開いた状態と閉じた状態のそれぞれのインピーダンスを直流解析的に考えると、図８（Ｂ）に示す開いた状態では、コンデンサＣが直列に位置するためインピーダンスは∞に見え、図８（Ｃ）に示す閉じた状態では、コンデンサＣがスイッチング素子ＳＷによりバイパスされているのでコイルＬだけが見え、インピーダンスは０に見える。そのため、スイッチ動作を繰り返すスイッチングアンプにおいては、インピーダンス∞と０とを繰り返すことになり、コイルＬとコンデンサＣとに交互に大きな電流が流れてその過渡現象によりリンギングが発生する。
【０００６】
すなわち、スイッチング素子のオンオフ動作によるスイッチングアンブにおいては、リンギングの発生は不可避であった。
【０００７】
一方、ディジタル電力増幅器の実施目的はスイッチング動作そのものではなく、入力アナログ信号をパルス信号に変換した上で、パルス信号波形の電圧振幅を効率的に拡大し、ローパスフィルタや負荷に電力を供給して所望の出力を得ることである。効率的に電圧振幅を拡大する方法として、従来のスイッチングアンプでは正負の電源電圧又はＧＮＤの電圧をスイッチング素子のスイッチングにより供給するようにしていた。
【０００８】
しかし、この方法では、先に述べた理由により、出力に発生するリンギング（及びそれに起因するノイズやＥＭＩ）が避けられない。
【０００９】
また、スイッチング素子の寄生容量により遅延が発生するために必ずしも理想的に動作しない、スイッチング素子のスイッチング動作により、直列回路を構成する上下のスイッチング素子間に大きな短絡電流が流れ、スイッチング損失と呼ばれる電力損失が発生する。
【００１０】
そのため、スイッチング素子のスイッチング動作を利用しないで電力増幅し、スイッチング素子を適用していたことにより生じていた課題を解決できる電力増幅器が望まれている。
【課題を解決するための手段】
【００１１】
かかる課題を解決するため、本発明の電力増幅器は、（１）入力アナログ信号をパルス信号に変換する信号処理部と、（２）上記信号処理部から出力されたパルス信号を、高低の電源電圧間の電位差近くまで拡大するようにアナログ増幅するアナログ増幅部と、（３）上記アナログ増幅部から出力されたパルス信号の低域成分を通過させ、上記入力アナログ信号の波形を再現した出力アナログ信号を得るローパスフィルタとを有すること特徴とする。
【発明の効果】
【００１２】
本発明によれば、パルス信号への変換を行って増幅するが、スイッチング素子のスイッチング動作を用いないので、リンギングに起因するノイズやＥＭＩを発生させず、なおかつ、スイッチング損失をなくすことができる。
【発明を実施するための最良の形態】
【００１３】
（Ａ）第１の実施形態
以下、本発明による電力増幅器の第１の実施形態を、図面を参照しながら詳述する。第１の実施形態の電力増幅器は、入力信号から変換されたパルス信号をアナログ増幅して、高低の電源電圧の間隔までパルス信号の振幅を増幅して、ローパスフィルタ部や負荷に電力を供給して所望の出力を得るものである。
【００１４】
（Ａ−１）第１の実施形態の構成
図１は、第１の実施形態に係る電力増幅器１００の全体構成を示すブロック図である。
【００１５】
図１において、第１の実施形態に係る電力増幅器１００は、信号処理部１０１、アナログ増幅部１０２、ローパスフィルタ部（ＬＰＦ部）１０３、負荷１０４及び電源部１０５を有する。第１の実施形態に係る電力増幅器１００が、例えば、オーディオアンプとして適用されている場合であれば、入力アナログ信号が音声信号であって負荷１０４がスピーカである。
【００１６】
電源部１０５は、電池を利用したものであっても良く、また、商用電源などの交流電源から形成するものであっても良いが、グランド（ＧＮＤ）電位から所定電位だけ高い高電源電圧Ｖｃｃと、グランド（ＧＮＤ）電位から上述した所定電位だけ低い低電源電源Ｖｄｄとを形成し、各部に供給するものである。
【００１７】
信号処理部１０１は、入力アナログ信号のアナログ増幅機能と、入力アナログ信号をパルス信号に変換する機能とを担っている。
【００１８】
信号処理部１０１は、正相のアナログアンプの中心的構成であるオペアンプ１４１を有している。接地（ＧＮＤ）ベースの入力端子に入力された入力アナログ信号は、抵抗１４２を介して接地されているオペアンプ１４１の非反転入力端子に入力される。オペアンプ１４１の反転入力端子は、抵抗１４３を介して接地されている。これにより、オペアンプ１４１の出力端子に、入力アナログ信号をアナログ増幅した正相の増幅信号が得られ、コンパレータ１４４の比較対象入力端子（＋）に入力される。なお、ローパスフィルタ部１０３の入力端の電圧は、フィードバック回路（オーバーオール帰還回路；例えば、抵抗）１５２を介して、オペアンプ１４１の反転入力端子にフィードバックされ、電力増幅器１００の全体の性能を向上させるようになされている。
【００１９】
三角波発生回路１４５は、基本周波数が入力アナログ信号の帯域より十分に高い三角波信号を発生するものであり、発生された三角波信号は、コンパレータ１４４の基準入力端子（−）に入力される。
【００２０】
コンパレータ１４４はそれぞれ、比較対象入力端子への入力信号（増幅された入力アナログ信号）が基準入力端子への入力信号（三角波信号）より大きいときに論理「Ｈ」をとり、比較対象入力端子への入力信号が基準入力端子への入力信号以下のときに論理「Ｌ」をとるパルス信号を形成するが、アナログ増幅部１０２には反転出力端子からのパルス信号Ｖｐｗｍを出力する。すなわち、図１の電力増幅器１００では、ＰＷＭ方式によって入力アナログ信号を変換したパルス信号を形成している。
【００２１】
なお、入力アナログ信号からパルス信号への変換方式はＰＷＭ方式に限定されず、他の方式（例えば、ＰＤＭ方式）であっても良い。また、コンパレータ１４４の非反転出力端子からのパルス信号をアナログ増幅部１０２に出力するものであっても良く、コンパレータ１４４からの相補のパルス信号をアナログ増幅部１０２に出力するものであっても良い。
【００２２】
アナログ増幅部１０２は、信号処理部１０１から出力されたパルス信号Ｖｐｗｍを、その振幅が高低の電源電圧Ｖｃｃ及びＶｄｄ間の電位差近くまで拡大するようにアナログ増幅して、増幅後のパルス信号Ｖ３をローパスフィルタ部１０３に供給するものである。アナログ増幅部１０２は、三角波信号と同程度の高周波数を中心とした、直流成分からの広帯域信号（高速信号）であるパルス信号をアナログ増幅するので、そのような高速信号に対応しているものである。アナログ増幅部１０２は、縦続接続された３段の増幅段２０１、２０２、２０３とフィードバック回路１５１とを備えてアナログ増幅するものである。各増幅段２０１、２０２、２０３の詳細構成例については後述する。
【００２３】
ここで、アナログ増幅部１０２の出力端の電圧は、フィードバック回路（例えば、抵抗）１５１を介して、アナログ増幅部１０２の入力端子にフィードバックされるようになされており、フィードバック回路１５１の帰還率βが後述するようにアナログ増幅部１０２の増幅率Ｇを規定するものとなっている。
【００２４】
後述するように、アナログ増幅部１０２からの出力パルス信号は、アナログ増幅部１０２への入力パルス信号を反転増幅したものとなっているので、フィードバック回路１５１によって、アナログ増幅部１０２からの出力パルス信号をアナログ増幅部１０２の第１段の増幅段（入力回路部）２０１の非反転入力端子に戻していることは負帰還を掛けていることになる。
【００２５】
ローパスフィルタ部１０３は、コイル１２１及びコンデンサ１２２の直列回路でなり、コンデンサ１２２には、負荷１０４が並列に接続されている。ローパスフィルタ部１０３においては、アナログ増幅部１０２の出力パルス信号に応じて流れる充電又は放電電流を、コンデンサ１２２が積分することにより、コンデンサ１２２の両端に入力アナログ信号を増幅した電圧信号を得て負荷１０４に印加するようになされている。言い換えると、ローパスフィルタ部１０３は、アナログ増幅部１０２から出力されたパルス信号の高周波成分を取り除くことで入力アナログ信号と同形の波形を再生する。
【００２６】
なお、負荷１０４がローパスフィルタ機能を有するものであれば、ローパスフィルタ部１０３を省略することができる。
【００２７】
図２は、アナログ増幅部１０２の詳細構成例を示す回路図であり、上述した図１との同一、対応部分には同一符号を付して示している。アナログ増幅部１０２は、三角波信号と同程度の高周波数を中心とした、直流成分からの広帯域信号であるパルス信号Ｖｐｗｍを、その振幅が高低の電源電圧Ｖｃｃ及びＶｄｄ間の電位差近くまで拡大するようにアナログ増幅できる構成であれば具体的な構成は問われず、図２に示すものは一例である。
【００２８】
アナログ増幅部１０２の第１の増幅段２０１は入力回路部となっており、第２の増幅段２０２はドライバ部となっており、第３の増幅段２０３はアナログバッファ部となっている。入力回路部２０１は、入力パルス信号Ｖｐｗｍとフィードバック回路１５１からの信号を入力して電圧増幅するものである。ドライバ部２０２は、入力回路部２０１の差動出力信号を差動入力して電圧増幅してグランド基準の信号に統一し、統一された単一信号を出力するものである。アナログバッファ部２０３は、ドライバ部２０２の出力電圧波形を約１倍の電圧増幅率で大きな電流を流せるように増幅するものである。
【００２９】
入力回路部２０１は、一対のＮＰＮトランジスタＱ１及びＱ２を備える差動増幅構成でなっている。トランジスタＱ１及びＱ２の共通エミッタは、定電流源Ｉ１を介して低電源電圧Ｖｄｄのラインに接続されている。トランジスタＱ１のコレクタは抵抗Ｒ１を介して高電源電圧Ｖｃｃのラインに接続されており、トランジスタＱ１のベースに、信号処理部１０１から出力された、グランド電位をダイナミックレンジの中心としているパルス信号Ｖｐｗｍが入力されるようになされている。トランジスタＱ２のコレクタは抵抗Ｒ２を介して高電源電圧Ｖｃｃのラインに接続されており、トランジスタＱ２のベースは接地されている。
【００３０】
一般に良く知られているように、差動増幅器（入力回路部２０１）の出力をＶｏｕｔ１−Ｖｏｕｔ２の差動出力と見た場合、差動入力Ｖｉｎ１−Ｖｉｎ２に対する直流電圧増幅率（いわゆる差動ゲイン）Ａｖ１は、（１）式で表される。但し、ｈｆｅはトランジスタＱ１、Ｑ２の（エミッタ接地における）直流電流増幅率、Ｒｃは抵抗Ｒ１、Ｒ２の抵抗値、ＲｂはトランジスタＱ１、Ｑ２の内部ベース抵抗の抵抗値である。
【００３１】
Ａｖ１＝（Ｖｏｕｔ１−Ｖｏｕｔ２）／（Ｖｉｎ１−Ｖｉｎ２）
＝−（ｈｆｅ×Ｒｃ）／Ｒｂ
＝負の定数                                          …（１）
図２の入力回路部２０１では、片側が接地されているため、入力パルス信号Ｖｐｗｍを接地基準で、一定の増幅率で増幅し、符号の反転した信号を差動出力する。
【００３２】
なお、トランジスタＱ１及びＱ２を、直流オフセットが出力に現れるのを抑えるために電界効果トランジスタ（ＦＥＴ）に置き換えるようにしても良い。
【００３３】
ドライバ部２０２は、一対のＰＮＰトランジスタＱ３及びＱ４を備える差動増幅構成と、一対のＮＰＮトランジスタＱ５及びＱ６を備えるカレントミラー構成とを組み合わせた差動増幅構成を有する。
【００３４】
トランジスタＱ３及びＱ４の共通エミッタは、抵抗Ｒ３を介して高電源電圧Ｖｃｃのラインに接続されている。トランジスタＱ３のコレクタはトランジスタＱ５のコレクタに接続され、トランジスタＱ３のベースはトランジスタＱ１のコレクタに接続されている。トランジスタＱ４のコレクタはトランジスタＱ６のコレクタに接続され、トランジスタＱ４のベースはトランジスタＱ２のコレクタに接続されている。
【００３５】
トランジスタＱ５及びＱ６のベースは互いに接続されている。トランジスタＱ５のベース及びコレクタは接続されており、トランジスタＱ５のエミッタは抵抗Ｒ７を介して低電源電圧Ｖｄｄのラインに接続されている。トランジスタＱ６のエミッタは抵抗Ｒ８を介して低電源電圧Ｖｄｄのラインに接続されている。
【００３６】
トランジスタＱ３及びＱ４のそれぞれには、入力回路部２０１の相補的な差動信号に応じたコレクタ電流が流れる。一方、トランジスタＱ５及びＱ６のコレクタ電流は等しく、トランジスタＱ５のコレクタ電流はトランジスタＱ３のコレクタ電流にも等しい。その結果、トランジスタＱ４のコレクタとトランジスタＱ６のコレクタとの接続点には、トランジスタＱ３及びＱ４の相補的なコレクタ電流間の差に応じた電圧信号（パルス信号）が生じる。
【００３７】
図１に示すように、ドライバ部２０２への差動入力をＶｏｕｔ１及びＶｏｕｔ２とし、単一出力をＶ２としたとき、ドライバ部２０２に対する負荷抵抗ＲＬを接続したと仮定したときの電圧増幅率Ａｖ２は、（２）式で表される。但し、ｈｆｅはトランジスタＱ３、Ｑ４の直流電流増幅率、ｈｉｅは入力インピーダンス、ＲＬは負荷抵抗ＲＬの抵抗値である。
【００３８】
Ａｖ２＝Ｖ２／（Ｖｏｕｔ１−Ｖｏｕｔ２）
＝（ｈｆｅ×ＲＬ）／ｈｉｅ
＝正の定数                                          …（２）
ドライバ部２０２は、入力回路部２０１の出力に対して、一定の増幅率Ａｖ２で増幅した出力を得る。入力回路部２０１の出力は、入力パルス信号の符号を反転したものであったので、入力パルス信号に対して符号を反転したまま、一定の増幅率Ａｖ２を乗じた出力となる。
【００３９】
アナログバッファ部２０３は、ローパスフィルタ部１０３側の電流変化に対して出力電位の変化を抑えると共に、正負両方向の電圧を出力できるようにするために設けられた電力増幅段であり、図２では、コンプリメンタリシングルエンドプッシュプル回路で構成されているものを示している。ＮチャネルＭＯＳ型電界効果トランジスタ（ＦＥＴ）Ｑ７及びＰチャネルＭＯＳ型電界効果トランジスタＱ８は増幅素子として設けられており、互いのソースは接続されている。トランジスタＱ７のドレインは高電源電圧Ｖｃｃのラインに接続されており、トランジスタＱ７のゲートは第１のバイアス回路Ｖｂ１を介してドライバ部２０２の出力端（トランジスタＱ４のコレクタとトランジスタＱ６のコレクタとの接続点）に接続されている。第１のバイアス回路Ｖｂ１は、トランジスタＱ７の動作点を決定するものであり、ドライバ部２０２からの出力信号を所定電圧（トランジスタＱ７のゲート閾値電圧程度）だけ持ち上げてトランジスタＱ７のゲートに印加させ、リニア増幅ができるようにしたものである。トランジスタＱ８のドレインは低電源電圧Ｖｄｄのラインに接続されており、トランジスタＱ８のゲートは第２のバイアス回路Ｖｂ２を介してドライバ部２０２の出力端に接続されている。第２のバイアス回路Ｖｂ２は、トランジスタＱ８の動作点を決定するものであり、ドライバ部２０２からの出力信号を所定電圧（トランジスタＱ８のゲート閾値電圧程度）だけ低下させてトランジスタＱ８のゲートに印加させ、リニア増幅ができるようにしたものである。トランジスタＱ７及びＱ８のソース間の接続点が、ローパスフィルタ部１０３の入力端に接続されている。
【００４０】
プッシュプル回路であるので、入力パルス信号の正の振幅部分をトランジスタＱ７が増幅し、入力パルス信号の負の振幅部分をトランジスタＱ８が増幅し、これらの出力を足し合わせることで増幅している。コンプリメンタリシングルエンドプッシュプル回路（すなわちアナログバッファ部２０３）の増幅率Ａｖ３はおよそ１倍（正確にはＡｖ３＜１である）。
【００４１】
なお、トランジスタＱ７及びＱ８として、バイポーラトランジスタを適用して同様な機能を発揮させるようにしても良い。
【００４２】
（Ａ−２）第１の実施形態の動作
次に、第１の実施形態に係る電力増幅器１００の増幅動作を、図１及び図２に加えて、図３及び図４をも参照しながら説明する。
【００４３】
入力アナログ信号は、オペアンプ１４１を中心として構成されたアナログアンプによって正相増幅され、図３（Ａ）に示す増幅後の入力アナログ信号Ｖｓがコンパレータ１４４の比較対象入力端子に入力される。コンパレータ１４４の基準入力端子には、三角波発生回路１４５が発生した、図３（Ａ）に示す三角波信号Ｖｃが入力される。
【００４４】
これにより、コンパレータ１４４の反転出力端子からは、図３（Ｂ）に示すようなパルス信号Ｖｐｗｍが出力され、アナログ増幅部１０２に与えられる。アナログ増幅部１０２においては、このパルス信号Ｖｐｗｍが、３段の増幅段２０１、２０２、２０３を介して増幅される（図３（Ｃ）〜（Ｅ）参照）。アナログ増幅部１０２によって増幅されたパルス信号Ｖ３は、ローパスフィルタ部１０３に与えられて積分され、入力アナログ信号Ｖｓを増幅した出力アナログ信号Ｖｏｕｔに変換され、負荷１０４に供給される。なお、図３（Ｃ）〜（Ｅ）に示す各増幅段の出力パルス信号はそれぞれ、フィードバックを掛けていない裸ゲインでその増幅段を用いたときの動作波形を示した説明のための概念図となっている。
【００４５】
フィードバック回路１５１を有するアナログ増幅部１０２の縦続接続された各増幅段２０１、２０２、２０３の裸ゲインをそれぞれ、図４に示すように、また、上述したように、Ａｖ１〜Ａｖ３とすると（上述した（１）式、（２）式参照）、フィードバック回路１５１を考慮しない縦続接続部分の裸ゲインＡｖは、Ａｖ１・Ａｖ２・Ａｖ３となる。フィードバック回路１５１の帰還率をβとすると、アナログ増幅部１０２からの出力パルス信号Ｐｏｕｔが、この帰還率βが反映された分だけ、アナログ増幅部１０２の入力側にフィードバックされる。コンパレータ１４４の反転出力端子から出力されたアナログ増幅部１０２への入力パルス信号をＰｉｎとすると、フィードバック回路１５１を伴うアナログ増幅部１０２全体のゲインＧは、（３）式で表すことができ、（３）式におけるＡｖ・βが１より十分に大きいとすると、（３）式を（４）式によって近似することができる。
【００４６】
Ｇ＝Ｐｏｕｔ／Ｐｉｎ＝Ａｖ／（１＋Ａｖ・β）            …（３）
Ｇ≒１／β                                              …（４）
（４）式からは、フィードバック回路１５１を伴うアナログ増幅部１０２全体のゲインＧは、帰還率βだけによって定まることが分かる。アナログバッファ部２０３の出力素子であるトランジスタＱ７及びＱ８を飽和（すなわち、スイッチング動作）させずに利用できる条件の一つは、出力が電源電圧未満であることである。従って、重要な設計条件として、アナログ増幅部１０２の増幅率を、入力パルス信号の振幅が最大値をとるときにも、出力を電源電圧未満とすることが挙げられる。アナログ増幅部１０２の増幅率の設定は、（４）式に示すように、帰還率βで一意に決まるので、帰還率βを上述した重要な設計条件を満たすうように設定する。すなわち、帰還率βを、アナログ増幅部１０２への動作電源Ｖｃｃ及びＶｄｄの絶対値｜Ｖｃｃ｜及び｜Ｖｄｄ｜（＝｜Ｖｃｃ｜）に対し、（５）式の関係を満たすように設定する。また、アナログ増幅部１０２の出力パルス信号の振幅が電源電圧に対して低すぎると効率が悪いので、出力パルス信号の振幅を電源電圧に極力近付けることが望ましい。
【００４７】
｜Ｐｏｕｔ｜＝｜Ｐｉｎ｜／β≪｜Ｖｃｃ｜                …（５）
（Ａ−３）第１の実施形態の効果
第１の実施形態の電力増幅器によれば、アナログ増幅部１０２からの出力パルス信号として、図５（Ｂ）に示すようなリンギングのない綺麗なパルス波形が得られ、その結果、ローパスフィルタ部１０３や負荷１０４も供給される出力にも、リンギングに起因するノイズやＥＭＩも発生しない。
【００４８】
そのため、第１の実施形態の電力増幅器１００を適用した装置やシステムにおいて、ノイズやＥＭＩに対する対策をなくすか軽微なものにできる。例えば、自身に低域フィルタ特性を持つスピーカやモータのような負荷においては、出力のローパスフィルタ部１０３を省略することができる場合があり、その場合、大幅なコスト削減や小型化を達成することができる。また例えば、リンキングに伴うノイズがなくなるので、スピーカ向けに適用した場合には、Ｓ／Ｎや歪率などのオーディオ性能が向上する。さらに例えば、ノイズに敏感な環境であるために、従来、スイッチングアンプの適用例が少なかった自動車や船舶、航空機などでの利用も可能となる。
【００４９】
また、第１の実施形態の電力増幅器１００によれば、アナログ増幅部１０２におけるアナログバッファ部２０３の出力素子をプッシュプル回路としてスイッチングせずに用いているため、貫通電流も発生せず、スイッチング損失も発生しない。スイッチング損失が存在しないため、特に、入力信号がない場合や、小振幅時の効率を大幅に改善することができる。負荷電力を取り出される機会の少ない適用例、例えば、非常用放送設備や、停止時間の非常に長い移動装置のモータドライバなどに、第１の実施形態の電力増幅器を適用すると、大幅に待機電力を削減することができる。
【００５０】
従来のディジタル電力増幅機の構成に必須であった、スイッチング素子を駆動するためのドライバが不要になるので、実装が簡単になり小型化に貢献する。
【００５１】
また、従来のディジタル電力増幅器では、配線パターンのインダクタンスによりリンギングの大きさが変わってしまうので、パターンの設計が増幅器の性能に直接影響を与えたが、第１の実施形態では、パターン実装による性能への影響が極めて小さ<なるので設計が簡単になる。さらに、従来のディジタル電力増幅器では、リンキング対策として、スナパ回路を負荷するなどして、大きな実装面積が必要であったが、そのような対策回路が不要になるので、実装面積が小さくでき、コストの低減が望まれる。
【００５２】
入力アナログ信号をパルス信号に変換することなくアナログ増幅して負荷に供給する場合と比較すると、アナログ増幅部１０２からのパルス信号は電源電圧近くの電圧をとる期間が長く、効率良く増幅できている。
【００５３】
（Ｂ）第２の実施形態
次に、本発明による電力増幅器の第２の実施形態を、図面を参照しながら詳述する。
【００５４】
図６は、第２の実施形態に係る電力増幅器１００Ａの全体構成を示すブロック図であり、上述した第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。
【００５５】
第２の実施形態に係る電力増幅器１００Ａも、信号処理部１０１、アナログ増幅部１０２Ａ、ローパスフィルタ部１０３、負荷１０４及び電源部１０５を有するが、アナログ増幅部１０２Ａの内部構成だけが第１の実施形態のものと異なっている。
【００５６】
第２の実施形態のアナログ増幅部１０２Ａも、入力回路部２０１、ドライバ部２０２Ａアナログバッファ部２０３Ａ、及び、フィードバック回路１５１を有する。入力回路部２０１及びフィードバック回路１５１は、第１の実施形態のものと同様である。
【００５７】
第２の実施形態のドライバ部２０２Ａは、第１の実施形態の単一信号を出力するものとは異なり、差動出力する構成のものである。
【００５８】
第２の実施形態のアナログバッファ部２０３Ａは、差動入力を受け付ける同一素子を用いたシングルエンドプッシュプル回路である。すなわち、第２の実施形態では、コンプリメンタリシングルエンドプッシュプル回路を適用していない。
【００５９】
アナログバッファ部２０３Ａにおいて、高低の電源電圧Ｖｃｃ及びＶｄｄのライン間には、ＮチャネルＭＯＳ型電界効果トランジスタＱ９のドレイン、ソース、ＮチャネルＭＯＳ型電界効果トランジスタＱ１０のドレイン、ソースがこの順序で直列に接続されている。トランジスタＱ９のゲートには、トランジスタＱ９のソースとトランジスタＱ１０のドレインとの接続点の電位からバイアスｂｉａｓ１が加えられ、このゲートに、ドライバ部２０２Ａからの正相のパルス信号が印加されるようになされている。トランジスタＱ１０のゲートには、低電源電圧Ｖｄｄからバイアスｂｉａｓ２が加えられ、このゲートに、ドライバ部２０２Ａからの逆相のパルス信号が印加されるようになされている。
【００６０】
アナログバッファ部２０３Ａの具体的回路は、第１の実施形態と異なるが、アナログバッファ部２０３Ａの機能自体は第１の実施形態と同様であり、ドライバ部２０２Ａの出力電圧波形を約１倍の電圧増幅率で大きな電流を流せるように増幅し、ローパスフィルタ部１０３に供給する。
【００６１】
第２の実施形態に係る電力増幅器によっても、第１の実施形態と同様な効果を奏することができる。
【００６２】
（Ｃ）第３の実施形態
次に、本発明による電力増幅器の第３の実施形態を、図面を参照しながら詳述する。
【００６３】
図７は、第３の実施形態に係る電力増幅器１００Ｂの全体構成を示すブロック図であり、上述した第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。
【００６４】
第３の実施形態に係る電力増幅器１００Ｂは、第１の実施形態に係る電力増幅器１００の構成に加え、信号振幅制限部１０６、電源リップル振幅下限検出回路１０７及び電源リップル振幅上限検出回路１０８を有するものである。電源部１０５は第１の実施形態と同様なもので良いが、この第３の実施形態では、リップル成分を問題としているため、図７にリップル成分の発生源をも図示している。電源部１０５の構成によっては、リップル成分を生じることを避け得ないことがある。
【００６５】
アナログ増幅部１０２は、一定の振幅のパルス信号である入力信号を電源電圧の間隔近くまで増幅するものであるが、電源電圧がリップルなどの影響により大きく変動すると、帰還率βで定めた増幅率で増幅された出力の振幅よりも割り込んでしまうことがある。出力パルス信号が電源電圧に達した状態は、出力素子が飽和状態（スイッチング動作）であるのと等価であるために、出力に大きなリンギングが現れてしまうことになる。
【００６６】
この第３の実施形態は、この問題を解決するために、図７に示すように、信号処理部１０１とアナログ増幅部１０２との間に信号振幅制限部１０６を挿入し、高電源電圧Ｖｃｃライン上の電源電圧のリップル下限値を検出する電源リップル振幅下限検出回路１０７と、
低電源電圧Ｖｄｄライン上の電源電圧のリップル上限値を検出する電源リップル振幅上限検出回路１０８とから、振幅の制御量を信号振幅制限部１０６に与え、入力パルス信号Ｖｐｗｍの振幅を制限して、アナログ増幅部１０２への出力パルス信号Ｖｐｗｍ’を出力することとした。すなわち、電源電圧にリップルが混入されていても、アナログ増幅部１０２の出力素子を飽和させないで用いるためには、アナログ増幅部１０２の出力振幅が電源電圧より低くなるように保てば良く、第３の実施形態で追加した構成要素はこの目的のために機能する。
【００６７】
電源電圧が所定電圧Ｖｃｃ、Ｖｄｄのときに、最適な電源電圧間隔近くの振幅のパルス信号出力が得られるように設定されているので、高電源電圧が所定電圧Ｖｃｃから下回ったとき、及び、低電源電圧が所定電圧Ｖｄｄから上回ったときに、その差分と等しい電圧が出力に現れるように、入力信号の振幅に補正を加えれば良い。アナログ増幅部１０２は、ゲイン１／β一定の増幅器であり、出力にリップルＶｒｉｐｐｌｅに相当する出力補正を加えたいので、入力にはβ・Ｖｒｉｐｐｌｅ分だけ振幅制限を加えれば良い。入力パルス信号の振幅を、電源電圧のリップルに比例した振幅制限の補正を加えることで、アナログ増幅部１０２を飽和させない出力に保つことができる。
【００６８】
しかしながら、パルス信号の振幅を単純に制限すると、負荷１０４に供給されるエネルギーが減りその分が歪みとして現れることになる。この歪みは、オーバーオールフィードバック回路１５２により負帰還されて、パルス信号の時間方向への補正量が加えられることで、低減され解決することができる。
【００６９】
第３の実施形態によれば、第１の実施形態と同様な効果に加え、電源電圧にリップルが混入されても、その効果を有効に発揮できるという効果を奏することができる。
【００７０】
（Ｄ）他の実施形態
本発明の電力増幅器の用途は限定されるものではない。例えば、オーディオアンプに適用できる。また、コンピュータ機器や放送設備などの、スイッチングノイズの影響を嫌う電気設備の電力増幅器に適用して好適である。また、無信号時の電力消費を極力抑えたので、停止時間の非常に長い移動装置のモータドライバや非常用放送設備などの、上記電源が投入されたまま待機時間が長い電力機器の電力増幅器に適用して好適である。
【００７１】
上記第３の実施形態は第１の実施形態の構成にリップルによる悪影響を除去する構成を追加したものであったが、第２の実施形態の構成にリップルによる悪影響を除去する構成を追加するようにしても良い。他の観点でも、各実施形態の技術思想を適宜組み合わせるようにしても良い。
【００７２】
上記各実施形態では、信号処理部１０１から単一のパルス信号を出力するものを示したが、信号処理部１０１から差動出力のパルス信号を出力すると共に、アナログ増幅部１０２の入力回路部２０１として差動入力を取り扱うことができるものを適用しても良い。また、信号処理部１０１から差動出力のパルス信号を出力する場合には、入力回路部２０１を省略するようにしても良い。
【００７３】
特許請求の範囲における「ローパスフィルタ」の用語は、各実施形態のローパスフィルタ部に対応するだけでなく、ローパスフィルタ部が省略され、負荷が有するローパスフィルタの機能に処理を委ねる場合をも該当するものである。
【図面の簡単な説明】
【００７４】
【図１】第１の実施形態に係る電力増幅器の全体構成を示すブロック図である。
【図２】第１の実施形態におけるアナログ増幅部の詳細構成例を示す回路図である。
【図３】第１の実施形態に係る電力増幅器の各部信号波形図である。
【図４】第１の実施形態におけるアナログ増幅部の増幅動作の説明図である。
【図５】第１の実施形態におけるアナログ増幅部の出力パルス信号の波形を、従来のディジタル電力増幅器におけるローパスフィルタへの入力パルス信号の波形と共に示す説明図である。
【図６】第２の実施形態に係る電力増幅器の全体構成を示すブロック図である。
【図７】第３の実施形態に係る電力増幅器の全体構成を示すブロック図である。
【図８】従来のディジタル電力増幅器でリンギングが発生するメカニズムの説明図である。
【符号の説明】
【００７５】
１００、１００Ａ、１００Ｂ…電力増幅器、１０１…信号処理部、１０２、１０２Ａ…アナログ増幅部、１０３…ローパスフィルタ部（ＬＰＦ部）、１０４…負荷、１０５…電源部、１０６…信号振幅制限部、１０７…電源リップル振幅下限検出回路、１０８…電源リップル振幅上限検出回路、２０１…入力回路部、２０２、２０２Ａ…ドライバ部、２０３、２０３Ａ…アナログバッファ部。
【図１】
2009303023.tif 000003
【図２】
2009303023.tif 000004
【図３】
2009303023.tif 000005
【図４】
2009303023.tif 000006
【図５】
2009303023.tif 000007
【図６】
2009303023.tif 000008
【図７】
2009303023.tif 000009
【図８】
2009303023.tif 000010