(57)【要約】シンボルの信号波形の劣化を抑制した受信装置及び電子機器を提供する。  任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタ（１２）と、フィルタ（１２）からの出力信号に基づいて、フィルタ（１２）を間欠的に時間間隔において制御する間欠動作部（１３）とを有する。これにより、フィルタ（１２）の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間など、シンボル期間とシンボル期間の間の任意の時間間隔内とすることにより、シンボルの信号波形の劣化を抑制することができる。
2006078009.tif 000002
【特許請求の範囲】
【請求項１】
任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタと、前記フィルタからの前記出力信号に基づいて、前記フィルタを間欠的に前記時間間隔において制御する間欠動作部を有する受信装置。
【請求項２】
前記フィルタからの前記出力信号における前記任意の時間間隔に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成するタイミング信号発生器を有する請求項１に記載の受信装置。
【請求項３】
前記タイミング信号発生器は、前記間欠動作部からの制御信号に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項２に記載の受信装置。
【請求項４】
前記タイミング信号発生器は、前記間欠動作部からの制御信号の信号強度に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項２に記載の受信装置。
【請求項５】
前記タイミング信号発生器は、前記間欠動作部からの制御信号及び前記間欠動作部の電源のオフ期間に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項３または請求項４に記載の受信装置。
【請求項６】
前記間欠動作部からの制御信号を保持するレジスタを有し、前記フィルタは、前記レジスタが保持した前記制御信号に基づいて制御される請求項１に記載の受信装置。
【請求項７】
前記タイミング信号発生器は、前記出力信号における前記任意の時間間隔の他に基準クロックに基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項１に記載の受信装置。
【請求項８】
基準クロック信号に位相差を設定する基準フィルタと、前記基準フィルタの出力信号と前記基準クロック信号とを乗算する乗算回路と、前記乗算回路の出力に接続したローパスフィルタとからなり、前記ローパスフィルタの出力電圧を基準フィルタのカットオフ周波数が一定になるように基準フィルタへ負帰還をかけた周波数調整回路であって、前記ローパスフィルタからの出力電圧を一定期間保持するサンプルホールド回路と、前記サンプルホールド回路の出力電圧をデジタルデータに変換するアナログデジタルコンバータと、前記デジタルデータをアナログ調整値に変換するデジタルアナログコンバータと、変換したデジタルデータを保持するレジスタとを有し、前記レジスタが保持した前記デジタルデータに基づいて、前記周波数調整回路を間欠的に動作させることを特徴とする周波数調整回路。
【請求項９】
基準クロック信号に位相差を設定する基準フィルタと、前記基準フィルタの出力信号と前記基準クロック信号との排他的論理和を出力するＥＸＯＲ回路と、前記ＥＸＯＲ回路の出力信号のデューティー比を計測する計測回路とからなり、前記計測回路の出力信号をフィルタの制御信号に使用する周波数調整回路であって、前記計測回路の出力信号をデジタルデータとして保持するレジスタを有し、前記周波数調整回路を間欠的に動作させることを特徴とする周波数調整回路。
【請求項１０】
請求項１に記載の受信装置を搭載した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、フィルタの周波数特性の調整を行う周波数調整回路が内蔵された受信装置及びこの受信装置を用いた電子機器に関するものである。
【背景技術】
【０００２】  従来、通信機やＡＶ機器などの電子機器において、デジタル変調信号の復調処理を良好に行うため、周波数特性を高精度に調整することができ、さらに半導体ＩＣ化に好適な相互コンダクタンス−容量フィルタ（以下、ｇｍ−Ｃフィルタと言う）などが採用されている。また、ｇｍ−Ｃフィルタには半導体ＩＣの製造ばらつきや周囲温度変化による周波数特性の変化を抑えるために、周波数特性を調整する周波数調整回路を内蔵するのが一般的である。【０００３】  図９は、従来の周波数調整回路が内蔵された受信装置の一例を示す。受信装置９００は、ｇｍ−Ｃフィルタで構成されたフィルタ２を有する。フィルタ２は入力端子２ａ、出力端子２ｂ及び制御端子２ｃを有する。入力端子２ａには周波数特性が調整される前の入力信号が入力される。出力端子２ｂから、周波数特性が調整された出力信号が出力される。制御端子２ｃには周波数特性を調整するための制御電圧が後述の周波数調整回路から入力される。【０００４】  周波数調整回路８は入力端子９、基準フィルタ４、乗算回路６及びローパスフィルタ７を有する。入力端子９には図示しない水晶発振器などで作られた基準クロック信号５が入力される。【０００５】  入力端子９に入力された基準クロック信号５は基準フィルタ４に入力される。基準フィルタ４から出力された基準クロック信号は、乗算回路６の第１の入力端子６ａに入力される。また、基準クロック信号５はそのまま乗算回路６の第２の入力端子６ｂに入力される。【０００６】  乗算回路６は異なる信号経路を通った２つの基準クロック信号を乗算し、両者の位相比較を行った後、その位相差に応じた電圧を出力する。乗算回路６から出力された電圧がローパスフィルタ７に入力されると、そこで平滑化され、制御電圧として出力される。この出力された制御電圧を基準フィルタ４に負帰還することにより位相制御ループを形成し、基準フィルタ４の周波数特性を高精度で、かつ、再現性良く制御する。基準フィルタ４は２次のローパスフィルタで構成されている。位相制御ループがロックされているとき、通過する基準クロック信号５は基準フィルタ４で９０度位相がシフトされる。【０００７】  また、ローパスフィルタ７から出力された制御電圧をフィルタ２の制御電圧として制御端子２ｃに入力する。フィルタ２の入力端子２ａに入力される入力信号の周波数特性を高精度に調整し、その出力端子２ｂから出力信号を取り出す。取り出された出力信号はたとえば、受信装置の復調処理などに用いられる。【０００８】  なお、この出願に関する先行技術文献情報としては、例えば、日本特許公開特開２００３−６０４８５号公報が知られている。【０００９】  しかしながら、上記従来の構成では、基準フィルタ４，乗算回路６及びローパスフィルタ７で構成した周波数調整回路８を作動させ、フィルタ２の周波数特性を調整しなければならない。このため、フィルタ２の周波数特性の変化によってシンボル、すなわち、１回の変調で送信することができる１ビット或いは複数ビットのデータの信号波形が、劣化するという不具合が生じる。
【発明の開示】
【００１０】  本発明は上記従来の不具合を解決するもので、シンボルの信号波形の劣化を抑制することができる受信装置及び電子機器を提供する。
【００１１】  本発明の受信装置は、任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタと、このフィルタからの出力信号に基づいて、フィルタを間欠的に所定の時間の間隔で制御する間欠動作部とを有する。
【００１２】  フィルタの周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間など、シンボル期間とシンボル期間の間を任意の時間の大きさに設定することにより、シンボルの信号波形の劣化を抑制するというものである。
【００１３】  本発明の受信装置は具体的には、任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタを有する。このフィルタからの出力信号に基づいて、フィルタを間欠的に制御する間欠動作部を有する。
【００１４】  また、本発明の受信装置は、フィルタからの出力された出力信号における任意の時間間隔に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成するタイミング信号発生器を有する。
【００１５】  また、本発明の受信装置においては、タイミング信号発生器は、間欠動作部からの制御信号に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１６】  また、本発明の受信装置に内蔵されるタイミング信号発生器は、間欠動作部からの制御信号の信号強度に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１７】  また、本発明の受信装置において、タイミング信号発生器は、間欠動作部からの制御信号及び間欠動作部の電源のオフ期間に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１８】  また、本発明の受信装置は、間欠動作部からの制御信号を保持するレジスタを有し、フィルタは、レジスタが保持した制御信号に基づいて制御され、タイミング信号発生器は、出力信号における任意の時間間隔の他に基準クロック信号に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１９】  また、本発明にかかる受信装置において、周波数調整回路は、基準クロック信号に位相差を設定する基準フィルタと、基準フィルタの出力信号と基準クロック信号とを乗算する乗算回路と、乗算回路の出力に接続されたローパスフィルタを有する。また、ローパスフィルタの出力電圧を基準フィルタのカットオフ周波数が一定になるように基準フィルタに負帰還をかけるものである。また、ローパスフィルタからの出力電圧を一定期間保持するサンプルホールド（ＳＨ）回路と、サンプルホールド回路のアナログ出力電圧（アナログデータ）をデジタルデータに変換するアナログデジタルコンバータ（ＡＤＣ）を有する。
【００２０】  また、デジタルデータをアナログデータに変換するデジタルアナログコンバータ（ＤＡＣ）を有する。また、変換したデジタルデータを保持するレジスタを有し、レジスタが保持したデジタルデータに基づいて、周波数調整回路を間欠的に作動させる。
【００２１】  また、本発明の受信装置は、基準クロック信号に位相差を設定する基準フィルタと、基準フィルタの出力信号と基準クロック信号との排他的論理和を出力するＥＸＯＲ回路と、ＥＸＯＲ回路の出力信号のデューティー比を計測する計測回路を有する。また、計測回路の出力信号をフィルタの制御信号に使用し、計測回路の出力信号をデジタルデータとして保持するレジスタを有する。こうした回路構成によって、周波数調整回路を間欠的に作動させることができる。
【００２２】  また、本発明にかかる電子機器は上記の受信装置が搭載されている。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の実施の形態１にかかる周波数調整回路が内蔵された受信装置のブロック図である。
【図２】図２は、本発明の実施の形態１にかかる周波数調整回路が内蔵された受信装置のタイミングチャートである。
【図３】図３は、本発明の実施の形態２にかかる周波数調整回路が内蔵された受信装置のブロック図である。
【図４】図４は、本発明の実施の形態２にかかる周波数調整回路が内蔵された受信装置のタイミングチャートである。
【図５】図５は、本発明の実施の形態３にかかる周波数調整回路が内蔵された受信装置のブロックである。
【図６】図６は、本発明の実施の形態３にかかる周波数調整回路が内蔵された受信装置のタイミングチャートである。
【図７】図７は本発明の実施の形態４にかかる周波数調整回路が内蔵された受信装置のブロック図である。
【図８】図８は、本発明の実施の形態４にかかる周波数調整回路が内蔵された受信装置のタイミングチャートである。
【図９】図９は、従来のフィルタ周波数調整回路が内蔵された受信装置のブロック図である。
【符号の説明】
【００２４】１２    フィルタ
１３    間欠動作部
１４    基準フィルタ
１５    基準クロック信号
１６    乗算回路
１７    ローパスフィルタ
１８    周波数調整回路
１９    入力端子
２０    サンプルホールド（ＳＨ）回路
２１    アナログデジタルコンバータ（ＡＤＣ）
２３    レジスタ
２４    デジタルアナログコンバータ（ＤＡＣ）
２５    タイミング信号発生器
２６    ガードインターバル信号
２７    受信状態信号
【発明を実施するための最良の形態】
【００２５】  （実施の形態１）
実施の形態１を、図面を参照しながら説明する。図１は本発明の実施の形態１にかかる周波数調整回路が内蔵された受信装置を示すブロック図である。【００２６】  本発明にかかる受信装置１００はフィルタ１２及び周波数調整回路１８を有する。【００２７】  フィルタ１２は、ｇｍ−Ｃフィルタで構成されている。フィルタ１２は入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号１１を取り出すための出力端子１２ｂを有する。また、周波数調整回路１８から、周波数特性を調整するための制御電圧が入力される制御端子１２ｃを有する。制御端子１２ｃには周波数特性を調整するための制御電圧が後述の周波数調整回路から入力される。【００２８】  周波数調整回路１８は間欠動作部１３を有する。間欠動作部１３は、入力端子１９、基準フィルタ１４、乗算回路１６、ローパスフィルタ１７及びＡＤＣ（アナログデジタルコンバータ）２１を有する。基準クロック信号１５は入力端子１９を介して、基準フィルタ１４及び乗算回路１６に入力される。基準フィルタ１４に入力された基準クロック信号１５の位相は基準フィルタ１４でシフトされ、乗算回路１６の第１の入力端子１６ａに入力される。また、乗算回路１６の第２の入力端子１６ｂには、入力端子１９に入力された基準クロック信号１５がそのまま入力される。乗算回路１６は、位相シフトされた信号と基準クロック信号１５とを乗算し、両者の位相差に応じた電圧を出力する。ローパスフィルタ１７は乗算回路１６から取り出された出力電圧を平滑化する。サンプルホールド（ＳＨ）回路２０は、ローパスフィルタ１７で平滑された信号をアナログデータで保持する。ＳＨ回路２０で保持されたアナログデータは、ＡＤＣ（アナログデジタルコンバータ）２１でデジタルデータに変換される。【００２９】  ＡＤＣ２１で変換されたデジタルデータはレジスタ２３に入力される。レジスタ２３で保持されたデジタルデータはＤＡＣ（デジタルアナログコンバータ）２４に入力される。ＤＡＣ２４は、レジスタ２３から取り出したデジタルデータをアナログデータに変換する。【００３０】  本発明にかかる受信装置１００は、さらに、ガードインターバル信号２６が外部から入力されるタイミング信号発生器２５を有する。タイミング信号発生器２５は間欠動作部１３及びレジスタ２３を制御する。ガードインターバル信号は、シンボルの長さを理論的な値よりも長くしたものであって、遅延波による影響を防ぐためにシンボルの最後の部分をシンボルの前に付加されたものである。【００３１】  図２は、図１に示した周波数調整回路１８の動作タイミングチャートである。間欠動作部制御信号１３０はタイミング信号発生器２５から出力され、間欠動作部１３のオン、オフの動作制御を行う。間欠動作部１３は、間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）でオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。なお、実施の形態１において、オフ期間は、１３０Ｌ１，１３０Ｌ２という具合に２つに分けた。その理由は、後述するが、基準フィルタの制御電圧の変化量に応じてオフ期間が調整されるためである。これらのオフ期間は２つだけに限らずに３つあるいは４つあるいはそれ以上設けても良い。【００３２】  基準フィルタ制御電圧１４０はＳＨ回路２０から取り出される。基準フィルタ制御電圧１４０は基準フィルタ１４の動作を制御する。間欠動作部１３がオン状態、すなわち、間欠動作部制御信号１３０がオン期間１３０Ｈのときに基準フィルタ制御電圧１４０は所定の収束期間１４２，１４４において、収束し、その後一定期間ＴＣが経過した所定電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作が行われる。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。【００３３】  フィルタ制御電圧２４０はＤＡＣ２４の出力側から取り出され、フィルタ１２の制御端子１２ｃに入力される。ＳＨ回路２０から取り出された基準フィルタ制御電圧１４０は、ＡＤＣ２１（アナログデジタルコンバータ）２１でデジタルデータに変換される。このデジタルデータはレジスタ２３で保持され、ＤＡＣ２４に入力される。ＤＡＣ２４から取り出されたフィルタ制御電圧２４０によってフィルタ１２を制御する。【００３４】  ＤＡＣ２４に入力されたデジタルデータとその１つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ１、ΔＶ２を算出し、その変化量ΔＶ１が大きければオフ期間１３０Ｌ１を短くし、その変化量ΔＶ１が小さければオフ期間１３０Ｌ１を長く設定する。また、基準フィルタ４の制御電圧の変化量ΔＶ２も同様に考えることができ、その変化量ΔＶ２が大きければオフ期間１３０Ｌ２を短くし、その変化量ΔＶ２が小さければオフ期間１３０Ｌ２を長く設定する。なお、制御電圧の変化量からオフ期間１３０Ｌ１，１３０Ｌ２を導出する方法の一例としては、制御電圧の変化量に対するオフ期間の設定テーブルを用意しておくことで実施することができる。ＤＡＣ２４がデジタルデータをアナログデータに変換する期間は一定期間ＴＣの間である。【００３５】  本発明の実施の形態１において、フィルタ１２を制御するタイミングは、地上波デジタル放送などで採用されているガードインターバル期間を利用する。このガードインターバル期間は、本願発明において、「任意の時間間隔」として定義される。この「任意の時間間隔」は、一定であっても良いし、可変されるものであっても良い。こうした構成のいずれかを一方を採用すれば、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間Ｇ２６など、シンボル期間とシンボル期間の間の任意の期間とすることにより、シンボルの信号波形の劣化を抑制することができる。【００３６】  ガードインターバル信号２６は、タイミング信号発生器２５に入力される。ガードインターバル信号２６は有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を有する。有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を加えた、（Ｓ２６＋Ｇ２６）がシンボル期間として定義することができる。なお、シンボル期間は、１回の変調で送信できる１ビット或いは複数ビットのデータの期間である。【００３７】  また、タイミング信号発生器２５は、フィルタ１２からの出力信号を受けて、この出力信号のガード���ンターバル期間Ｇ２６から所定期間の前に間欠動作部１３の電源をオンさせ、間欠動作部１３がフィルタ１２を制御してから間欠動作部１３の電源をオフさせるようにしても良い。これにより、間欠動作部１３の低消費電力化が図れる。【００３８】  また、外部から入力されるガードインターバル信号２６のガードインターバル期間Ｇ２６を検知し、そのガードインターバル期間Ｇ２６に同期させて、デジタルデータをレジスタ２３で保持し、ＤＡＣ２４で制御電圧をフィルタ１２に入力するようにしても良い。これにより、間欠動作部１３がオフの期間１３０Ｌ１，１３０Ｌ２もフィルタ１２に制御信号を供給することができる。【００３９】  次に間欠動作部１３がオフ状態のときについて説明する。フィルタ１２の制御電圧を切換えた後、間欠動作部１３はオフ状態になる。オフさせる期間についてはタイミング信号発生器２５により以下のように決定する。現在のＤＡＣ２４に入力されているデジタルデータと１つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ１またはΔＶ２を算出する。その変化量が大きければオフ期間１３０Ｌ１または１３０Ｌ２を短くし、小さければオフ期間１３０Ｌ１または１３０Ｌ２を長く設定する。図２には一例として、ΔＶ１がΔＶ２よりも大きく、オフ期間１３０Ｌ１が１３０Ｌ２よりも短いものを例示した。制御電圧の変化量からオフ期間を導出する方法の一例としては、制御電圧の変化量に対するオフ期間の設定テーブルを用意しておくことで実施することができる。【００４０】  このように、タイミング信号発生器２５が間欠動作部１３からの制御信号に基づいて、間欠動作部１３の電源をオン／オフするタイミング信号を生成することにより、間欠動作部１３の消費電力を低く抑えることができる。【００４１】  また、間欠動作部１３が、オン期間１３０Ｈの間にＳＨ回路２０に保持された制御電圧をオフ期間１３０Ｌ１、１３０Ｌ２においても保持しておくことにより、次回の動作期間の初期電圧として使用する。こうした構成により収束期間１４２，１４４を短縮することができ、間欠動作部１３の動作時間の短縮化が図れる。【００４２】  また、制御電圧をアナログ値として保持するＳＨ回路２０をローパスフィルタと基準フィルタの間に構成しているため、周波数調整回路１８がオンしているときには制御電圧が、ＳＨ回路２０をそのまま通過する。このため、間欠動作部１３が、オフするときにはオフする前の制御電圧が保持されようになる。これにより、オン動作の再開時にオフする前の制御電圧から負帰還がかかり、収束期間を短縮することができる。【００４３】  （実施の形態２）
図３は本発明の実施の形態２にかかるフィルタとその周波数調整回路が内蔵された受信装置のブロック図である。【００４４】  実施の形態２にかかる受信装置３００は、実施の形態１（図１に示す）と、ほぼ同様の回路構成と回路動作を行う。まず、ｇｍ−Ｃフィルタで構成されたフィルタ１２を有する。フィルタ１２には入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号が取り出される出力端子１２ｂを有する。また、入力端子１２ａに入力される入力信号の周波数特性を調整するための制御端子１２ｃを有する。制御端子１２ｃには後述の周波数調整回路１８に内蔵されたＤＡＣ２４から制御電圧が入力される。【００４５】  また、受信装置３００は、間欠動作部１３が内蔵された周波数調整回路１８を有する。間欠動作部１３は、入力端子１９、基準フィルタ１４、乗算回路１６、ローパスフィルタ１７及びＡＤＣ（アナログデジタルコンバータ）２１を有する。また、周波数調整回路１８は、実施の形態１と同様に、間欠動作部１３のほかに、ＳＨ回路２０、レジスタ２３、ＤＡＣ（デジタルアナログコンバータ）２４を有する。【００４６】  ＳＨ回路２０からは基準フィルタ制御電圧１４０、ＤＡＣ２４からはフィルタ制御電圧２４０が各別に取り出される。【００４７】  さらに、受信装置３００はタイミング信号発生器２５を有する。タイミング信号発生器２５の入力側には、外部からのガードインターバル信号２６及び基準クロック信号１５が入力端子１９及び信号接続線２６ａを介して各別に入力される。タイミング信号発生器２５の出力側からは、間欠動作部１３を制御する間欠動作部制御信号１３０が出力される。【００４８】  図４は、図３に示した周波数調整回路１８の動作タイミングチャートである。間欠動作部制御信号１３０はタイミング信号発生器２５から出力され、間欠動作部１３のオン、オフ制御を行う。間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）で間欠動作部１３はオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。【００４９】  前にも述べたように、基準フィルタ制御電圧１４０はＳＨ回路２０から出力される。基準フィルタ制御電圧１４０は基準フィルタ１４及びＡＤＣ２１の動作を制御する。間欠動作部１３がオンの状態、すなわち、間欠動作部制御信号１３０のオン期間１３０Ｈにおかれたときに基準フィルタ制御電圧１４０は、所定の収束期間１４２，１４４において、収束し、一定期間ＴＣが経過した後、所定電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作を行う。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。【００５０】  フィルタ制御電圧２４０は、ＤＡＣ２４から取り出され、フィルタ１２を制御するために、フィルタ１２の制御端子１２ｃに入力される。ＤＡＣ２４に入力されたデジタルデータとその１つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ１、ΔＶ２を算出し、その変化ΔＶ１が大きければオフ期間１３０Ｌ１または１３０Ｌ２１を短くし、制御電圧の変化量ΔＶ２が小さければオフ期間１３０Ｌ１ま��は１３０Ｌ２を前の値よりも長くなるように設定する。なお、図４には一例として、ΔＶ１がΔＶ２よりも大きく、オフ期間１３０Ｌ１が１３０Ｌ２よりも短いものを例示した。【００５１】  実施の形態２は、基準クロック信号１５がタイミング信号発生器２５に入力される点で、図１に示した実施の形態１とは相違する。【００５２】  さて、実施の形態２においても、実施の形態１と同様に、フィルタ１２を制御するタイミングは、地上波デジタル放送などで採用されているガードインターバル期間Ｇ２６を利用する。このガードインターバル期間は、本願発明において、「任意の時間間隔」として定義される。この「任意の時間間隔」は、一定であっても良いし、可変されるものであっても良い。こうした構成のいずれかを一方を採用すれば、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間Ｇ２６など、シンボル期間とシンボル期間の間の任意の期間とすることにより、シンボルの信号波形の劣化を抑制することができる。【００５３】  ガードインターバル信号２６は、タイミング信号発生器２５に入力される。ガードインターバル信号２６は有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を有する。有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を加えた、（Ｓ２６＋Ｇ２６）がシンボル期間として定義することができる。なお、シンボル期間は、１回の変調で送信できる１ビット或いは複数ビットのデータの期間である。【００５４】  また、タイミング信号発生器２５は、フィルタ１２からの出力信号を受けて、この出力信号のガードインターバル期間Ｇ２６から所定期間の前に間欠動作部１３の電源をオンさせ、間欠動作部１３がフィルタ１２を制御してから間欠動作部１３の電源をオフさせるようにしても良い。これにより、間欠動作部１３の低消費電力化が図れる。【００５５】  また、外部から入力されるガードインターバル信号２６のガードインターバル期間Ｇ２６を検知し、そのガードインターバル期間Ｇ２６に同期させて、デジタルデータをレジスタ２３で保持し、ＤＡＣ２４で制御電圧をフィルタ１２に入力するようにしても良い。これにより、間欠動作部１３がオフの期間１３０Ｌ１，１３０Ｌ２に置かれたときでも、フィルタ１２に制御信号を供給することができる。【００５６】  次に、間欠動作部１３がオフ状態のときについて図４のタイミングチャートを用いて説明する。フィルタ１２の制御電圧、すなわち、フィルタ制御電圧２４０が切り換えられた後、間欠動作部１３はオフ状態になる。オフさせる期間１３０Ｌ１，１３０Ｌ２についてはタイミング信号発生器２５により以下のように決定する。タイミング信号発生器２５は、基準クロック信号１５の立ち上がりＴＲまたは立ち下がりＴＦをカウントし、予め設定しておいた任意のカウント数Ｎに達すると間欠動作部１３がオン状態へ移行するようにしておく。なお、任意のカウント数Ｎは固定値でも良いし、擬似ランダムのような可変値でも良い。それらの構成により効果は、固定値の場合は回路規模および消費電力を比較的小さくでき、可変値の場合は切り換えタイミングが非周期的になるため、フィルタの特性が周期的に変動する事によるノイズ���発生を抑えることができる。【００５７】  （実施の形態３）
実施の形態３を、図面を参照しながら説明する。なお、実施の形態１及び実施の形態２と類似した回路構成が多く、重複するがひととおり説明すると次のとおりである。【００５８】  図５に示した実施の形態３にかかる受信装置５００は、実施の形態１（図１に示す）と同様にｇｍ−Ｃフィルタで構成されたフィルタ１２を有する。フィルタ１２には入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号が取り出される出力端子１２ｂを有する。また、入力端子１２ａに入力される入力信号の周波数特性を調整するための制御端子１２ｃを有する。制御端子１２ｃには後述のＤＡＣ２４から制御電圧が入力される。【００５９】  また、受信装置５００は、間欠動作部１３が内蔵された周波数調整回路１８を有する。間欠動作部１３は、入力端子１９、基準フィルタ１４、乗算回路１６、ローパスフィルタ１７及びＡＤＣ（アナログデジタルコンバータ）２１を有する。また、周波数調整回路１８は、実施の形態１，２と同様に、間欠動作部１３のほかに、ＳＨ回路２０、レジスタ２３、ＤＡＣ（デジタルアナログコンバータ）２４を有する。【００６０】  さらに、受信装置５００は、タイミング信号発生器２５を有する。タイミング信号発生器２５の入力側には、受信状態信号２７が入力されている。タイミング信号発生器２５の出力側からは、間欠動作部１３を制御する間欠動作部制御信号１３０が出力される。【００６１】  受信状態信号２７は受信期間Ｒ２７と非受信期間Ｆ２７を有する。時分割で送信される信号を受信する場合、受信装置５００の後段に配置される復調処理部が、フィルタ１２の出力端子１２ｂから出力される信号を用いて、受信期間Ｒ２７と非受信期間Ｆ２７がＨｉレベルとＬｏレベルで表された信号を生成する。たとえば、地上波デジタル放送の規格の一つであるＤＶＢ−Ｈは受信信号内に次の信号が送信される時間情報を有しているため、それをもとに受信状態信号２７を生成することができる。【００６２】  図６は図５に示した周波数調整回路１８のタイミングチャートである。間欠動作部制御信号１３０は前にも述べたように、タイミング信号発生器２５から出力され、間欠動作部１３のオン、オフの動作制御を行う。間欠動作部１３は、間欠動作部制御信号のオン期間１３０Ｈ（Ｈｉレベル）でオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。【００６３】  基準フィルタ制御電圧１４０はＳＨ回路２０から出力される。基準フィルタ制御電圧１４０は基準フィルタ１４及びＡＤＣ２１の動作を制御する。間欠動作部１３がオン状態、すなわち、オン期間１３０Ｈのときに基準フィルタ制御電圧１４０は収束期間１４２，１４４において、収束し、一定期間ＴＣが経過した後、所定電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作を行う。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。【００６４】  ＳＨ回路２０から取り出された基準フィルタ制御電圧１４０は、ＡＤＣ２１（アナログデジタルコンバータ）２１でデジタルデータに変換される。デジタルデータはレジスタ２３で保���され、ＤＡＣ２４に入力される。ＤＡＣ２４から取り出されたフィルタ制御電圧２４０によってフィルタ１２を制御する。【００６５】  実施の形態３にかかるタイミング信号発生器２５は、レジスタ２３に保持した複数のデジタルデータと受信期間を示す外部からの受信状態信号２７から、間欠動作部１３とレジスタ２３を制御する信号を生成する点で実施の形態１，２と相違する。【００６６】  間欠動作部制御信号１３０はタイミング信号発生器２５から出力され、間欠動作部１３のオン、オフ制御を行う。間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）で間欠動作部１３はオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。【００６７】  基準フィルタ制御電圧１４０はＳＨ回路２０から出力される。基準フィルタ制御電圧１４０は基準フィルタ１４及びＡＤＣ２１の動作を制御する。間欠動作部１３がオン状態、すなわち、間欠動作部制御信号１３０のオン期間１３０Ｈのときに、基準フィルタ制御電圧１４０は収束期間１４２，１４４において、収束し、一定期間ＴＣが経過した後、所定の電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作を行う。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。【００６８】  フィルタ制御電圧２４０は、ＤＡＣ２４から取り出され、フィルタ１２を制御するために、フィルタ１２の制御端子１２に入力される。【００６９】  ＤＡＣ２４に入力されたデジタルデータとその１つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ３、ΔＶ４を算出し、その変化量ΔＶ３が大きければオフ期間１３０Ｌ１を短くし、その変化量ΔＶ３が小さければオフ期間１３０Ｌ１を長く設定する。また、基準フィルタ１４の制御電圧の変化量ΔＶ４も同様に考えることができ、その変化量ΔＶ４が大きければオフ期間１３０Ｌ２を短くし、その変化量ΔＶ４が小さければオフ期間１３０Ｌ２を長く設定する。なお、制御電圧の変化量からオフ期間１３０Ｌ１，１３０Ｌ２を導出する方法の一例としては、たとえば制御電圧の変化量に対するオフ期間の相関関係を表した設定テーブルを用意しておくことで実施することができる。【００７０】  次に、周波数調整回路１８の動作を図６のタイミングチャートを用いて説明する。ＤＡＣ２４でデジタルデータをアナログ値に変換するタイミングは、データを受信していない期間、すなわち、非受信期間ＴＯＦＦを利用する。【００７１】  受信期間ＴＯＮか非受信期間ＴＯＦＦを示す外部からの受信状態信号２７を検知し、デジタルデータをレジスタ２３で保持し、そのデジタルデータをデジタルアナログコンバータ２４で制御電圧に変換し、フィルタ１２に入力する。これにより、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えば非受信期間ＴＯＦＦなど、シンボル期間とシンボル期間の間の任意の時間間隔内とすることにより、シンボルの信号波形の劣化を抑制することができる。【００７２】  （実施の形態４）
実施の形態４を、図面を参照しながら説明する。なお、図７は本発明の実施の形態４にかかるフィルタとその周波数調整回路が内蔵された受信装置のブロック図である。【００７３】  実施の形態４にかかる受信装置７００は、フィルタ１２及び周波数調整回路３５を有する。【００７４】  フィルタ１２は、ｇｍ−Ｃフィルタで構成されている。フィルタ１２は入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号が取り出される出力端子１２ｂを有する。また、周波数調整回路３５から、周波数特性を調整するための制御電圧が入力される制御端子１２ｃを有する。制御端子１２ｃには周波数特性を調整するための制御電圧が後述のレジスタ２３から入力される。【００７５】  周波数調整回路３５は間欠動作部３４を有する。間欠動作部３４は、入力端子１９、基準フィルタ１４、ＥＸ  ＯＲ回路３１、計測回路３２及びデコーダ３３を有する。【００７６】  間欠動作部３４は入力端子１９に入力される基準クロック信号１５を位相シフトする基準フィルタ１４と、その位相シフトされた信号と基準クロック信号との排他的論理和された信号を出力するＥＸＯＲ回路３１を有する。まＥＸＯＲ回路３１は基準フィルタ１４に接続された第１の入力端子３１ａと、入力端子１９に直接接続された第２の入力端子３１ｂを有する。【００７７】  また、ＥＸＯＲ回路３１から取り出された出力信号のデューティー比を計測する計測回路３２と、その計測結果からフィルタ１２を制御するための制御信号に変換するデコーダ３３と、デコーダ３３からの制御信号をデジタルデータとして保持するレジスタ２３と、レジスタ２３に保持した複数のデジタルデータと受信期間を示す外部からのガードインターバル信号２６から、間欠動作部３４とレジスタ２３を制御するタイミング信号を生成するタイミング信号発生器２５から構成されている。なお、一般にデューティー比とは、デジタル信号において、Ｈｉレベルの出力信号期間と、Ｌｏレベルの出力信号期間との比を言う。【００７８】  さらに周波数調整回路３５はレジスタ２３及びタイミング信号発生器２５を有する。タイミング信号発生器２５には実施の形態１、２で述べたガードインターバル信号２６が入力される。【００７９】  図８は、図７に示した受信装置７００の動作タイミングチャートである。間欠動作部制御信号３４０は、タイミング信号発生器２６から出力される。間欠動作部制御信号３４０のオン、オフに追随して間欠動作部３４の動作が制御される。間欠動作部３４は、間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）でオンし、オフ期間１３０Ｌ（Ｌｏレベル）でオフする。【００８０】  フィルタ制御信号２３０は、たとえばフィルタ１２が抵抗値を切り換えて周波数特性を変化させるような回路において、抵抗値の違う複数個の抵抗の中から所望の抵抗を選択するための信号である。設定できる抵抗値が６４階調とすると、図８のフィルタ制御信号２３０の値２３２、２３４は０〜６３の値になる。フィルタ１２に入力されたフィルタ制御信号とその１つ前のフィルタ制御信号からフィルタ制御信号２３０の変化量ΔＤ１、ΔＤ２を算出し、その変化量ΔＤ１が大きければオフ期間３４０Ｌ１を短くし、その変化量ΔＤ１が小さければオフ期間３４０Ｌ１を長く設定する。また、フィルタ制御信号２３０の変化量Ｄ２も同様に考えることができ、その変化量ΔＤ２が大きければオフ期間３４０Ｌ２を短くし、その変化量ΔＤ２が小さければオフ期間３４０Ｌ２を長く設定する。なお、フィルタ制御信号の変化量からオフ期間３４０Ｌ１、３４０Ｌ２を導出する方法の一例としては、たとえばフィルタ制御信号の変化量に対するオフ期間の相関関係を表した設定テーブルを用意しておくことで実施することができる。また、抵抗を切り換える構成を例に挙げたがコンデンサの容量値またはコイルのインダクタンス値を切り換える場合も同様に考えることができる。【００８１】  周波数調整回路３５の動作を図８のタイミングチャートを用いて説明する。間欠動作部制御信号３４０によって、間欠動作部３４の動作状態を切換えられる。間欠動作部３４がオン状態にある時、基準フィルタ１４にて位相シフトされた信号と入力端子１９からの基準クロック信号１５との排他的論理和を行った出力信号のデューティー比を計測する。ＥＸＯＲ回路３１の出力信号のデューティー比は基準フィルタ１４に内蔵された抵抗とコンデンサの積と、基準クロック信号１５で決まる。このため、基準クロック信号１５が一定であれば、デューティー比を監視することによって抵抗とコンデンサの積の変動量を把握することから分かる。そして、予めデューティー比に対する抵抗またはコンデンサの補正値をテーブルとして用意しておけば、デューティー比の大きさに対応する補正値をフィルタ１２に反映させる事により、フィルタ１２の周波数特性を調整することができる。【００８２】  このように、デコーダ３３は出力信号のデューティー比からフィルタ１２の制御信号を生成する。フィルタ１２を制御するタイミングは、地上波デジタル放送などで採用されているガードインターバル期間Ｇ２６を利用する。ガードインターバル期間Ｇ２６は、本願明細書でいう「任意の時間間隔」として定義される。なお、この「任意の時間間隔」は、一定であっても良いし、可変されるものであっても良い。これらのいずれか１つによって、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間Ｇ２６など、シンボル期間とシンボル期間の間の任意の時間間隔内とすることにより、シンボルの信号波形の劣化を抑制することができる。【００８３】  フィルタ制御信号２３０は、たとえばフィルタ１２が抵抗値を切り換えて周波数特性を変化させるような回路において、抵抗値の違う複数個の抵抗の中から所望の抵抗を選択するための信号である。設定できる抵抗値が６４階調とすると、図８のフィルタ制御信号２３０の値２３２、２３４は０〜６３の値になる。フィルタ１２に入力されたフィルタ制御信号とその１つ前のフィルタ制御信号からフィルタ制御信号２３０の変化量ΔＤ１、ΔＤ２を算出し、その変化量ΔＤ１が大きければオフ期間３４０Ｌ１を短くし、その変化量ΔＤ１が小さければオフ期間３４０Ｌ１を長く設定する。また、フィルタ制御信号２３０の変化量Ｄ２も同様に考えることができ、その変化量ΔＤ２が大きければオフ期間３４０Ｌ２を短くし、その変化量ΔＤ２が小さければオフ期間３４０Ｌ２を長く設定する。なお、フィルタ制御信号の変化量からオフ期間３４０Ｌ１、３４０Ｌ２を導出する方法の一例としては、たとえばフィルタ制御信号の変化量に対するオフ期間の相関関係を表した設定テーブルを用意しておくことで実施することができる。また、抵抗を切り換える構成を例に挙げたがコンデンサの容量値またはコイルのインダクタンス値を切り換える場合も同様に考えることができる。【００８４】  図８に示した、ガードインターバル信号２６は、実施の形態１（図２）、実施の形態２（図４）で採用したものと同じである。すなわち、ガードインターバル信号２６は、タイミング信号発生器２５に入力される。ガードインターバル信号２６は有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を有する。有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を加えた、（Ｓ２６＋Ｇ２６）がシンボル期間として定義することができる。なお、シンボル期間は、１回の変調で送信できる１ビット或いは複数ビットのデータの期間である。【００８５】  また、タイミング信号発生器２５は、フィルタ１２からの出力信号を受けて、この出力信号のガードインターバル期間から所定期間の前に間欠動作部１３の電源をオンさせ、間欠動作部１３がフィルタ１２を制御してから間欠動作部１３の電源をオフさせるようにしても良い。これにより、間欠動作部１３の低消費電力化が図れる。【００８６】  また、外部から入力されるガードインターバル信号２６のガードインターバル期間Ｇ２６を検知し、そのガードインターバル期間Ｇ２６に同期させて、デジタルデータをレジスタ２３で保持し、ＤＡＣ２４で制御電圧をフィルタ１２に入力するようにしても良い。これにより、間欠動作部１３がオフの期間も、フィルタ１２に制御信号を供給することができる。
【産業上の利用可能性】
【００８７】  本発明にかかるフィルタ周波数調整回路が内蔵された受信装置は、シンボルの信号波形の劣化を抑制することができるという格別の効果を有し、地上波デジタル放送を受信する携帯端末や車載用テレビなどの電子機器に有用であるので、その産業上の利用可能性は高い。
【図１】
2006078009.tif 000003
【図２】
2006078009.tif 000004
【図３】
2006078009.tif 000005
【図４】
2006078009.tif 000006
【図５】
2006078009.tif 000007
【図６】
2006078009.tif 000008
【図７】
2006078009.tif 000009
【図８】
2006078009.tif 000010
【図９】
2006078009.tif 000011
【手続補正書】
【提出日】平成18年10月13日(2006.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタと、前記フィルタからの前記出力信号に基づいて、前記フィルタを間欠的に前記時間間隔において制御する間欠動作部を有する受信装置。
【請求項２】
前記フィルタからの前記出力信号における前記任意の時間間隔に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成するタイミング信号発生器を有する請求項１に記載の受信装置。
【請求項３】
前記タイミング信号発生器は、前記間欠動作部からの制御信号に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項２に記載の受信装置。
【請求項４】
前記タイミング信号発生器は、前記間欠動作部からの制御信号の信号強度に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項２に記載の受信装置。
【請求項５】
前記タイミング信号発生器は、前記間欠動作部からの制御信号及び前記間欠動作部の電源のオフ期間に基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項３または請求項４に記載の受信装置。
【請求項６】
前記間欠動作部からの制御信号を保持するレジスタを有し、前記フィルタは、前記レジスタが保持した前記制御信号に基づいて制御される請求項１に記載の受信装置。
【請求項７】
前記タイミング信号発生器は、前記出力信号における前記任意の時間間隔の他に基準クロックに基づいて、前記間欠動作部の電源をオン／オフするタイミング信号を生成する請求項１に記載の受信装置。
【請求項８】
基準クロック信号に位相差を設定する基準フィルタと、前記基準フィルタの出力信号と前記基準クロック信号とを乗算する乗算回路と、前記乗算回路の出力に接続したローパスフィルタとからなり、前記ローパスフィルタの出力電圧を基準フィルタのカットオフ周波数が一定になるように基準フィルタへ負帰還をかけた周波数調整回路であって、前記ローパスフィルタからの出力電圧を一定期間保持するサンプルホールド回路と、前記サンプルホールド回路の出力電圧をデジタルデータに変換するアナログデジタルコンバータと、前記デジタルデータをアナログ調整値に変換するデジタルアナログコンバータと、変換したデジタルデータを保持するレジスタとを有し、前記レジスタが保持した前記デジタルデータに基づいて、前記周波数調整回路を間欠的に動作させることを特徴とする周波数調整回路。
【請求項９】
基準クロック信号に位相差を設定する基準フィルタと、前記基準フィルタの出力信号と前記基準クロック信号との排他的論理和を出力するＥＸＯＲ回路と、前記ＥＸＯＲ回路の出力信号のデューティー比を計測する計測回路とからなり、前記計測回路の出力信号をフィルタの制御信号に使用する周波数調整回路であって、前記計測回路の出力信号をデジタルデータとして保持するレジスタを有し、前記周波数調整回路を間欠的に動作させることを特徴とする周波数調整回路。
【請求項１０】
請求項１に記載の受信装置を搭載した電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】明細書
【発明の名称】受信装置及びこれを用いた電子機器
【技術分野】
【０００１】
本発明は、フィルタの周波数特性の調整を行う周波数調整回路が内蔵された受信装置及びこの受信装置を用いた電子機器に関するものである。
【背景技術】
【０００２】
従来、通信機やＡＶ機器などの電子機器において、デジタル変調信号の復調処理を良好に行うため、周波数特性を高精度に調整することができ、さらに半導体ＩＣ化に好適な相互コンダクタンス−容量フィルタ（以下、ｇｍ−Ｃフィルタと言う）などが採用されている。また、ｇｍ−Ｃフィルタには半導体ＩＣの製造ばらつきや周囲温度変化による周波数特性の変化を抑えるために、周波数特性を調整する周波数調整回路を内蔵するのが一般的である。
【０００３】
図９は、従来の周波数調整回路が内蔵された受信装置の一例を示す。受信装置９００は、ｇｍ−Ｃフィルタで構成されたフィルタ２を有する。フィルタ２は入力端子２ａ、出力端子２ｂ及び制御端子２ｃを有する。入力端子２ａには周波数特性が調整される前の入力信号が入力される。出力端子２ｂから、周波数特性が調整された出力信号が出力される。制御端子２ｃには周波数特性を調整するための制御電圧が後述の周波数調整回路から入力される。
【０００４】
周波数調整回路８は入力端子９、基準フィルタ４、乗算回路６及びローパスフィルタ７を有する。入力端子９には図示しない水晶発振器などで作られた基準クロック信号５が入力される。
【０００５】
入力端子９に入力された基準クロック信号５は基準フィルタ４に入力される。基準フィルタ４から出力された基準クロック信号は、乗算回路６の第１の入力端子６ａに入力される。また、基準クロック信号５はそのまま乗算回路６の第２の入力端子６ｂに入力される。
【０００６】
乗算回路６は異なる信号経路を通った２つの基準クロック信号を乗算し、両者の位相比較を行った後、その位相差に応じた電圧を出力する。乗算回路６から出力された電圧がローパスフィルタ７に入力されると、そこで平滑化され、制御電圧として出力される。この出力された制御電圧を基準フィルタ４に負帰還することにより位相制御ループを形成し、基準フィルタ４の周波数特性を高精度で、かつ、再現性良く制御する。基準フィルタ４は２次のローパスフィルタで構成されている。位相制御ループがロックされているとき、通過する基準クロック信号５は基準フィルタ４で９０度位相がシフトされる。
【０００７】
また、ローパスフィルタ７から出力された制御電圧をフィルタ２の制御電圧として制御端子２ｃに入力する。フィルタ２の入力端子２ａに入力される入力信号の周波数特性を高精度に調整し、その出力端子２ｂから出力信号を取り出す。取り出された出力信号はたとえば、受信装置の復調処理などに用いられる。
【０００８】
なお、この出願に関する先行技術文献情報としては、例えば、日本特許公開特開２００３−６０４８５号公報が知られている。
【０００９】
しかしながら、上記従来の構成では、基準フィルタ４，乗算回路６及びローパスフィルタ７で構成した周波数調整回路８を作動させ、フィルタ２の周波数特性を調整しなければならない。このため、フィルタ２の周波数特性の変化によってシンボル、すなわち、１回の変調で送信することができる１ビット或いは複数ビットのデータの信号波形が、劣化するという不具合が生じる。
【発明の開示】
【００１０】
本発明は上記従来の不具合を解決するもので、シンボルの信号波形の劣化を抑制することができる受信装置及び電子機器を提供する。
【００１１】
本発明の受信装置は、任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタと、このフィルタからの出力信号に基づいて、フィルタを間欠的に所定の時間の間隔で制御する間欠動作部とを有する。
【００１２】
フィルタの周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間など、シンボル期間とシンボル期間の間を任意の時間の大きさに設定することにより、シンボルの信号波形の劣化を抑制するというものである。
【００１３】
本発明の受信装置は具体的には、任意の時間間隔ごとにシンボルを有する出力信号を送出するフィルタを有する。このフィルタからの出力信号に基づいて、フィルタを間欠的に制御する間欠動作部を有する。
【００１４】
また、本発明の受信装置は、フィルタからの出力された出力信号における任意の時間間隔に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成するタイミング信号発生器を有する。
【００１５】
また、本発明の受信装置においては、タイミング信号発生器は、間欠動作部からの制御信号に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１６】
また、本発明の受信装置に内蔵されるタイミング信号発生器は、間欠動作部からの制御信号の信号強度に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１７】
また、本発明の受信装置において、タイミング信号発生器は、間欠動作部からの制御信号及び間欠動作部の電源のオフ期間に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１８】
また、本発明の受信装置は、間欠動作部からの制御信号を保持するレジスタを有し、フィルタは、レジスタが保持した制御信号に基づいて制御され、タイミング信号発生器は、出力信号における任意の時間間隔の他に基準クロック信号に基づいて、間欠動作部の電源をオン／オフするタイミング信号を生成する。
【００１９】
また、本発明にかかる受信装置において、周波数調整回路は、基準クロック信号に位相差を設定する基準フィルタと、基準フィルタの出力信号と基準クロック信号とを乗算する乗算回路と、乗算回路の出力に接続されたローパスフィルタを有する。また、ローパスフィルタの出力電圧を基準フィルタのカットオフ周波数が一定になるように基準フィルタに負帰還をかけるものである。また、ローパスフィルタからの出力電圧を一定期間保持するサンプルホールド（ＳＨ）回路と、サンプルホールド回路のアナログ出力電圧（アナログデータ）をデジタルデータに変換するアナログデジタルコンバータ（ＡＤＣ）を有する。
【００２０】
また、デジタルデータをアナログデータに変換するデジタルアナログコンバータ（ＤＡＣ）を有する。また、変換したデジタルデータを保持するレジスタを有し、レジスタが保持したデジタルデータに基づいて、周波数調整回路を間欠的に作動させる。
【００２１】
また、本発明の受信装置は、基準クロック信号に位相差を設定する基準フィルタと、基準フィルタの出力信号と基準クロック信号との排他的論理和を出力するＥＸＯＲ回路と、ＥＸＯＲ回路の出力信号のデューティー比を計測する計測回路を有する。また、計測回路の出力信号をフィルタの制御信号に使用し、計測回路の出力信号をデジタルデータとして保持するレジスタを有する。こうした回路構成によって、周波数調整回路を間欠的に作動させることができる。
【００２２】
また、本発明にかかる電子機器は上記の受信装置が搭載されている。
【発明の効果】
【００２３】
本発明にかかるフィルタ周波数調整回路が内蔵された受信装置は、シンボルの信号波形の劣化を抑制することができるという格別の効果を有し、地上波デジタル放送を受信する携帯端末や車載用テレビなどの電子機器に有用であるので、その産業上の利用可能性は高い。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
実施の形態１を、図面を参照しながら説明する。図１は本発明の実施の形態１にかかる周波数調整回路が内蔵された受信装置を示すブロック図である。
【００２５】
本発明にかかる受信装置１００はフィルタ１２及び周波数調整回路１８を有する。
【００２６】
フィルタ１２は、ｇｍ−Ｃフィルタで構成されている。フィルタ１２は入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号１１を取り出すための出力端子１２ｂを有する。また、周波数調整回路１８から、周波数特性を調整するための制御電圧が入力される制御端子１２ｃを有する。制御端子１２ｃには周波数特性を調整するための制御電圧が後述の周波数調整回路から入力される。
【００２７】
周波数調整回路１８は間欠動作部１３を有する。間欠動作部１３は、入力端子１９、基準フィルタ１４、乗算回路１６、ローパスフィルタ１７及びＡＤＣ（アナログデジタルコンバータ）２１を有する。基準クロック信号１５は入力端子１９を介して、基準フィルタ１４及び乗算回路１６に入力される。基準フィルタ１４に入力された基準クロック信号１５の位相は基準フィルタ１４でシフトされ、乗算回路１６の第１の入力端子１６ａに入力される。また、乗算回路１６の第２の入力端子１６ｂには、入力端子１９に入力された基準クロック信号１５がそのまま入力される。乗算回路１６は、位相シフトされた信号と基準クロック信号１５とを乗算し、両者の位相差に応じた電圧を出力する。ローパスフィルタ１７は乗算回路１６から取り出された出力電圧を平滑化する。サンプルホールド（ＳＨ）回路２０は、ローパスフィルタ１７で平滑された信号をアナログデータで保持する。ＳＨ回路２０で保持されたアナログデータは、ＡＤＣ（アナログデジタルコンバータ）２１でデジタルデータに変換される。
【００２８】
ＡＤＣ２１で変換されたデジタルデータはレジスタ２３に入力される。レジスタ２３で保持されたデジタルデータはＤＡＣ（デジタルアナログコンバータ）２４に入力される。ＤＡＣ２４は、レジスタ２３から取り出したデジタルデータをアナログデータに変換する。
【００２９】
本発明にかかる受信装置１００は、さらに、ガードインターバル信号２６が外部から入力されるタイミング信号発生器２５を有する。タイミング信号発生器２５は間欠動作部１３及びレジスタ２３を制御する。ガードインターバル信号は、シンボルの長さを理論的な値よりも長くしたものであって、遅延波による影響を防ぐためにシンボルの最後の部分をシンボルの前に付加されたものである。
【００３０】
図２は、図１に示した周波数調整回路１８の動作タイミングチャートである。間欠動作部制御信号１３０はタイミング信号発生器２５から出力され、間欠動作部１３のオン、オフの動作制御を行う。間欠動作部１３は、間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）でオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。なお、実施の形態１において、オフ期間は、１３０Ｌ１，１３０Ｌ２という具合に２つに分けた。その理由は、後述するが、基準フィルタの制御電圧の変化量に応じてオフ期間が調整されるためである。これらのオフ期間は２つだけに限らずに３つあるいは４つあるいはそれ以上設けても良い。
【００３１】
基準フィルタ制御電圧１４０はＳＨ回路２０から取り出される。基準フィルタ制御電圧１４０は基準フィルタ１４の動作を制御する。間欠動作部１３がオン状態、すなわち、間欠動作部制御信号１３０がオン期間１３０Ｈのときに基準フィルタ制御電圧１４０は所定の収束期間１４２，１４４において、収束し、その後一定期間ＴＣが経過した所定電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作が行われる。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。
【００３２】
フィルタ制御電圧２４０はＤＡＣ２４の出力側から取り出され、フィルタ１２の制御端子１２ｃに入力される。ＳＨ回路２０から取り出された基準フィルタ制御電圧１４０は、ＡＤＣ２１（アナログデジタルコンバータ）２１でデジタルデータに変換される。このデジタルデータはレジスタ２３で保持され、ＤＡＣ２４に入力される。ＤＡＣ２４から取り出されたフィルタ制御電圧２４０によってフィルタ１２を制御する。
【００３３】
ＤＡＣ２４に入力されたデジタルデータとその1つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ１、ΔＶ２を算出し、その変化量ΔＶ１が大きければオフ期間１３０Ｌ１を短くし、その変化量ΔＶ１が小さければオフ期間１３０Ｌ１を長く設定する。また、基準フィルタ４の制御電圧の変化量ΔＶ２も同様に考えることができ、その変化量ΔＶ２が大きければオフ期間１３０Ｌ２を短くし、その変化量ΔＶ２が小さければオフ期間１３０Ｌ２を長く設定する。なお、制御電圧の変化量からオフ期間１３０Ｌ１，１３０Ｌ２を導出する方法の一例としては、制御電圧の変化量に対するオフ期間の設定テーブルを用意しておくことで実施することができる。ＤＡＣ２４がデジタルデータをアナログデータに変換する期間は一定期間ＴＣの間である。
【００３４】
本発明の実施の形態１において、フィルタ１２を制御するタイミングは、地上波デジタル放送などで採用されているガードインターバル期間を利用する。このガードインターバル期間は、本願発明において、「任意の時間間隔」として定義される。この「任意の時間間隔」は、一定であっても良いし、可変されるものであっても良い。こうした構成のいずれかを一方を採用すれば、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間Ｇ２６など、シンボル期間とシンボル期間の間の任意の期間とすることにより、シンボルの信号波形の劣化を抑制することができる。
【００３５】
ガードインターバル信号２６は、タイミング信号発生器２５に入力される。ガードインターバル信号２６は有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を有する。有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を加えた、（Ｓ２６＋Ｇ２６）がシンボル期間として定義することができる。なお、シンボル期間は、１回の変調で送信できる１ビット或いは複数ビットのデータの期間である。
【００３６】
また、タイミング信号発生器２５は、フィルタ１２からの出力信号を受けて、この出力信号のガードインターバル期間Ｇ２６から所定期間の前に間欠動作部１３の電源をオンさせ、間欠動作部１３がフィルタ１２を制御してから間欠動作部１３の電源をオフさせるようにしても良い。これにより、間欠動作部１３の低消費電力化が図れる。
【００３７】
また、外部から入力されるガードインターバル信号２６のガードインターバル期間Ｇ２６を検知し、そのガードインターバル期間Ｇ２６に同期させて、デジタルデータをレジスタ２３で保持し、ＤＡＣ２４で制御電圧をフィルタ１２に入力するようにしても良い。これにより、間欠動作部１３がオフの期間１３０Ｌ１，１３０Ｌ２もフィルタ１２に制御信号を供給することができる。
【００３８】
次に間欠動作部１３がオフ状態のときについて説明する。フィルタ１２の制御電圧を切換えた後、間欠動作部１３はオフ状態になる。オフさせる期間についてはタイミング信号発生器２５により以下のように決定する。現在のＤＡＣ２４に入力されているデジタルデータと１つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ１またはΔＶ２を算出する。その変化量が大きければオフ期間１３０Ｌ１または１３０Ｌ２を短くし、小さければオフ期間１３０Ｌ１または１３０Ｌ２を長く設定する。図２には一例として、ΔＶ１がΔＶ２よりも大きく、オフ期間１３０Ｌ１が１３０Ｌ２よりも短いものを例示した。制御電圧の変化量からオフ期間を導出する方法の一例としては、制御電圧の変化量に対するオフ期間の設定テーブルを用意しておくことで実施することができる。
【００３９】
このように、タイミング信号発生器２５が間欠動作部１３からの制御信号に基づいて、間欠動作部１３の電源をオン／オフするタイミング信号を生成することにより、間欠動作部１３の消費電力を低く抑えることができる。
【００４０】
また、間欠動作部１３が、オン期間１３０Ｈの間にＳＨ回路２０に保持された制御電圧をオフ期間１３０Ｌ１、１３０Ｌ２においても保持しておくことにより、次回の動作期間の初期電圧として使用する。こうした構成により収束期間１４２，１４４を短縮することができ、間欠動作部１３の動作時間の短縮化が図れる。
【００４１】
また、制御電圧をアナログ値として保持するＳＨ回路２０をローパスフィルタと基準フィルタの間に構成しているため、周波数調整回路１８がオンしているときには制御電圧が、ＳＨ回路２０をそのまま通過する。このため、間欠動作部１３が、オフするときにはオフする前の制御電圧が保持されようになる。これにより、オン動作の再開時にオフする前の制御電圧から負帰還がかかり、収束期間を短縮することができる。
【００４２】
（実施の形態２）
図３は本発明の実施の形態２にかかるフィルタとその周波数調整回路が内蔵された受信装置のブロック図である。
【００４３】
実施の形態２にかかる受信装置３００は、実施の形態１（図１に示す）と、ほぼ同様の回路構成と回路動作を行う。まず、ｇｍ−Ｃフィルタで構成されたフィルタ１２を有する。フィルタ１２には入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号が取り出される出力端子１２ｂを有する。また、入力端子１２ａに入力される入力信号の周波数特性を調整するための制御端子１２ｃを有する。制御端子１２ｃには後述の周波数調整回路１８に内蔵されたＤＡＣ２４から制御電圧が入力される。
【００４４】
また、受信装置３００は、間欠動作部１３が内蔵された周波数調整回路１８を有する。間欠動作部１３は、入力端子１９、基準フィルタ１４、乗算回路１６、ローパスフィルタ１７及びＡＤＣ（アナログデジタルコンバータ）２１を有する。また、周波数調整回路１８は、実施の形態１と同様に、間欠動作部１３のほかに、ＳＨ回路２０、レジスタ２３、ＤＡＣ（デジタルアナログコンバータ）２４を有する。
【００４５】
ＳＨ回路２０からは基準フィルタ制御電圧１４０、ＤＡＣ２４からはフィルタ制御電圧２４０が各別に取り出される。
【００４６】
さらに、受信装置３００はタイミング信号発生器２５を有する。タイミング信号発生器２５の入力側には、外部からのガードインターバル信号２６及び基準クロック信号１５が入力端子１９及び信号接続線２６ａを介して各別に入力される。タイミング信号発生器２５の出力側からは、間欠動作部１３を制御する間欠動作部制御信号１３０が出力される。
【００４７】
図４は、図３に示した周波数調整回路１８の動作タイミングチャートである。間欠動作部制御信号１３０はタイミング信号発生器２５から出力され、間欠動作部１３のオン、オフ制御を行う。間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）で間欠動作部１３はオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。
【００４８】
前にも述べたように、基準フィルタ制御電圧１４０はＳＨ回路２０から出力される。基準フィルタ制御電圧１４０は基準フィルタ１４及びＡＤＣ２１の動作を制御する。間欠動作部１３がオンの状態、すなわち、間欠動作部制御信号１３０のオン期間１３０Ｈにおかれたときに基準フィルタ制御電圧１４０は、所定の収束期間１４２，１４４において、収束し、一定期間ＴＣが経過した後、所定電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作を行う。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。
【００４９】
フィルタ制御電圧２４０は、ＤＡＣ２４から取り出され、フィルタ１２を制御するために、フィルタ１２の制御端子１２ｃに入力される。ＤＡＣ２４に入力されたデジタルデータとその1つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ１、ΔＶ２を算出し、その変化ΔＶ１が大きければオフ期間１３０Ｌ１または１３０Ｌ２１を短くし、制御電圧の変化量ΔＶ２が小さければオフ期間１３０Ｌ１または１３０Ｌ２を前の値よりも長くなるように設定する。なお、図４には一例として、ΔＶ１がΔＶ２よりも大きく、オフ期間１３０Ｌ１が１３０Ｌ２よりも短いものを例示した。
【００５０】
実施の形態２は、基準クロック信号１５がタイミング信号発生器２５に入力される点で、図１に示した実施の形態１とは相違する。
【００５１】
さて、実施の形態２においても、実施の形態１と同様に、フィルタ１２を制御するタイミングは、地上波デジタル放送などで採用されているガードインターバル期間Ｇ２６を利用する。このガードインターバル期間は、本願発明において、「任意の時間間隔」として定義される。この「任意の時間間隔」は、一定であっても良いし、可変されるものであっても良い。こうした構成のいずれかを一方を採用すれば、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間Ｇ２６など、シンボル期間とシンボル期間の間の任意の期間とすることにより、シンボルの信号波形の劣化を抑制することができる。
【００５２】
ガードインターバル信号２６は、タイミング信号発生器２５に入力される。ガードインターバル信号２６は有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を有する。有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を加えた、（Ｓ２６＋Ｇ２６）がシンボル期間として定義することができる。なお、シンボル期間は、１回の変調で送信できる１ビット或いは複数ビットのデータの期間である。
【００５３】
また、タイミング信号発生器２５は、フィルタ１２からの出力信号を受けて、この出力信号のガードインターバル期間Ｇ２６から所定期間の前に間欠動作部１３の電源をオンさせ、間欠動作部１３がフィルタ１２を制御してから間欠動作部１３の電源をオフさせるようにしても良い。これにより、間欠動作部１３の低消費電力化が図れる。
【００５４】
また、外部から入力されるガードインターバル信号２６のガードインターバル期間Ｇ２６を検知し、そのガードインターバル期間Ｇ２６に同期させて、デジタルデータをレジスタ２３で保持し、ＤＡＣ２４で制御電圧をフィルタ１２に入力するようにしても良い。これにより、間欠動作部１３がオフの期間１３０Ｌ１，１３０Ｌ２に置かれたときでも、フィルタ１２に制御信号を供給することができる。
【００５５】
次に、間欠動作部１３がオフ状態のときについて図４のタイミングチャートを用いて説明する。フィルタ１２の制御電圧、すなわち、フィルタ制御電圧２４０が切り換えられた後、間欠動作部１３はオフ状態になる。オフさせる期間１３０Ｌ１，１３０Ｌ２についてはタイミング信号発生器２５により以下のように決定する。タイミング信号発生器２５は、基準クロック信号１５の立ち上がりＴＲまたは立ち下がりＴＦをカウントし、予め設定しておいた任意のカウント数Ｎに達すると間欠動作部１３がオン状態へ移行するようにしておく。なお、任意のカウント数Ｎは固定値でも良いし、擬似ランダムのような可変値でも良い。それらの構成により効果は、固定値の場合は回路規模および消費電力を比較的小さくでき、可変値の場合は切り換えタイミングが非周期的になるため、フィルタの特性が周期的に変動する事によるノイズの発生を抑えることができる。
【００５６】
（実施の形態３）
実施の形態３を、図面を参照しながら説明する。なお、実施の形態１及び実施の形態２と類似した回路構成が多く、重複するがひととおり説明すると次のとおりである。
【００５７】
図５に示した実施の形態３にかかる受信装置５００は、実施の形態１（図１に示す）と同様にｇｍ−Ｃフィルタで構成されたフィルタ１２を有する。フィルタ１２には入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号が取り出される出力端子１２ｂを有する。また、入力端子１２ａに入力される入力信号の周波数特性を調整するための制御端子１２ｃを有する。制御端子１２ｃには後述のＤＡＣ２４から制御電圧が入力される。
【００５８】
また、受信装置５００は、間欠動作部１３が内蔵された周波数調整回路１８を有する。間欠動作部１３は、入力端子１９、基準フィルタ１４、乗算回路１６、ローパスフィルタ１７及びＡＤＣ（アナログデジタルコンバータ）２１を有する。また、周波数調整回路１８は、実施の形態１，２と同様に、間欠動作部１３のほかに、ＳＨ回路２０、レジスタ２３、ＤＡＣ（デジタルアナログコンバータ）２４を有する。
【００５９】
さらに、受信装置５００は、タイミング信号発生器２５を有する。タイミング信号発生器２５の入力側には、受信状態信号２７が入力されている。タイミング信号発生器２５の出力側からは、間欠動作部１３を制御する間欠動作部制御信号１３０が出力される。
【００６０】
受信状態信号２７は受信期間Ｒ２７と非受信期間Ｆ２７を有する。時分割で送信される信号を受信する場合、受信装置５００の後段に配置される復調処理部が、フィルタ１２の出力端子１２ｂから出力される信号を用いて、受信期間Ｒ２７と非受信期間Ｆ２７がＨｉレベルとＬｏレベルで表された信号を生成する。たとえば、地上波デジタル放送の規格の一つであるＤＶＢ−Ｈは受信信号内に次の信号が送信される時間情報を有しているため、それをもとに受信状態信号２７を生成することができる。
【００６１】
図６は図５に示した周波数調整回路１８のタイミングチャートである。間欠動作部制御信号１３０は前にも述べたように、タイミング信号発生器２５から出力され、間欠動作部１３のオン、オフの動作制御を行う。間欠動作部１３は、間欠動作部制御信号のオン期間１３０Ｈ（Ｈｉレベル）でオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。
【００６２】
基準フィルタ制御電圧１４０はＳＨ回路２０から出力される。基準フィルタ制御電圧１４０は基準フィルタ１４及びＡＤＣ２１の動作を制御する。間欠動作部１３がオン状態、すなわち、オン期間１３０Ｈのときに基準フィルタ制御電圧１４０は収束期間１４２，１４４において、収束し、一定期間ＴＣが経過した後、所定電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作を行う。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。
【００６３】
ＳＨ回路２０から取り出された基準フィルタ制御電圧１４０は、ＡＤＣ２１（アナログデジタルコンバータ）２１でデジタルデータに変換される。デジタルデータはレジスタ２３で保持され、ＤＡＣ２４に入力される。ＤＡＣ２４から取り出されたフィルタ制御電圧２４０によってフィルタ１２を制御する。
【００６４】
実施の形態３にかかるタイミング信号発生器２５は、レジスタ２３に保持した複数のデジタルデータと受信期間を示す外部からの受信状態信号２７から、間欠動作部１３とレジスタ２３を制御する信号を生成する点で実施の形態１，２と相違する。
【００６５】
間欠動作部制御信号１３０はタイミング信号発生器２５から出力され、間欠動作部１３のオン、オフ制御を行う。間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）で間欠動作部１３はオンし、オフ期間１３０Ｌ１（Ｌｏレベル），１３０Ｌ２（Ｌｏレベル）でオフする。
【００６６】
基準フィルタ制御電圧１４０はＳＨ回路２０から出力される。基準フィルタ制御電圧１４０は基準フィルタ１４及びＡＤＣ２１の動作を制御する。間欠動作部１３がオン状態、すなわち、間欠動作部制御信号１３０のオン期間１３０Ｈのときに、基準フィルタ制御電圧１４０は収束期間１４２，１４４において、収束し、一定期間ＴＣが経過した後、所定の電圧レベル１４６または１４８がＳＨ回路２０で保持される。また、一定期間ＴＣにおいて、ＡＤＣ２１がアナログデータをデジタルデータに変換する動作を行う。一定期間ＴＣの大きさは、ガードインターバル期間Ｇ２６に依存する。
【００６７】
フィルタ制御電圧２４０は、ＤＡＣ２４から取り出され、フィルタ１２を制御するために、フィルタ１２の制御端子１２に入力される。
【００６８】
ＤＡＣ２４に入力されたデジタルデータとその１つ前のデジタルデータから基準フィルタ１４の制御電圧の変化量ΔＶ３、ΔＶ４を算出し、その変化量ΔＶ３が大きければオフ期間１３０Ｌ１を短くし、その変化量ΔＶ３が小さければオフ期間１３０Ｌ１を長く設定する。また、基準フィルタ１４の制御電圧の変化量ΔＶ４も同様に考えることができ、その変化量ΔＶ４が大きければオフ期間１３０Ｌ２を短くし、その変化量ΔＶ４が小さければオフ期間１３０Ｌ２を長く設定する。なお、制御電圧の変化量からオフ期間１３０Ｌ１，１３０Ｌ２を導出する方法の一例としては、たとえば制御電圧の変化量に対するオフ期間の相関関係を表した設定テーブルを用意しておくことで実施することができる。
【００６９】
次に、周波数調整回路１８の動作を図６のタイミングチャートを用いて説明する。ＤＡＣ２４でデジタルデータをアナログ値に変換するタイミングは、データを受信していない期間、すなわち、非受信期間ＴＯＦＦを利用する。
【００７０】
受信期間ＴＯＮか非受信期間ＴＯＦＦを示す外部からの受信状態信号２７を検知し、デジタルデータをレジスタ２３で保持し、そのデジタルデータをデジタルアナログコンバータ２４で制御電圧に変換し、フィルタ１２に入力する。これにより、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えば非受信期間ＴＯＦＦなど、シンボル期間とシンボル期間の間の任意の時間間隔内とすることにより、シンボルの信号波形の劣化を抑制することができる。
【００７１】
（実施の形態４）
実施の形態４を、図面を参照しながら説明する。なお、図７は本発明の実施の形態４にかかるフィルタとその周波数調整回路が内蔵された受信装置のブロック図である。
【００７２】
実施の形態４にかかる受信装置７００は、フィルタ１２及び周波数調整回路３５を有する。
【００７３】
フィルタ１２は、ｇｍ−Ｃフィルタで構成されている。フィルタ１２は入力信号が入力される入力端子１２ａと、その入力信号の周波数特性が調整された出力信号が取り出される出力端子１２ｂを有する。また、周波数調整回路３５から、周波数特性を調整するための制御電圧が入力される制御端子１２ｃを有する。制御端子１２ｃには周波数特性を調整するための制御電圧が後述のレジスタ２３から入力される。
【００７４】
周波数調整回路３５は間欠動作部３４を有する。間欠動作部３４は、入力端子１９、基準フィルタ１４、ＥＸ  ＯＲ回路３１、計測回路３２及びデコーダ３３を有する。
【００７５】
間欠動作部３４は入力端子１９に入力される基準クロック信号１５を位相シフトする基準フィルタ１４と、その位相シフトされた信号と基準クロック信号との排他的論理和された信号を出力するＥＸＯＲ回路３１を有する。まＥＸＯＲ回路３１は基準フィルタ１４に接続された第1の入力端子３１ａと、入力端子１９に直接接続された第２の入力端子３１ｂを有する。
【００７６】
また、ＥＸＯＲ回路３１から取り出された出力信号のデューティー比を計測する計測回路３２と、その計測結果からフィルタ１２を制御するための制御信号に変換するデコーダ３３と、デコーダ３３からの制御信号をデジタルデータとして保持するレジスタ２３と、レジスタ２３に保持した複数のデジタルデータと受信期間を示す外部からのガードインターバル信号２６から、間欠動作部３４とレジスタ２３を制御するタイミング信号を生成するタイミング信号発生器２５から構成されている。なお、一般にデューティー比とは、デジタル信号において、Ｈｉレベルの出力信号期間と、Ｌｏレベルの出力信号期間との比を言う。
【００７７】
さらに周波数調整回路35はレジスタ２３及びタイミング信号発生器２５を有する。タイミング信号発生器２５には実施の形態１、２で述べたガードインターバル信号２６が入力される。
【００７８】
図８は、図７に示した受信装置７００の動作タイミングチャートである。間欠動作部制御信号３４０は、タイミング信号発生器２６から出力される。間欠動作部制御信号３４０のオン、オフに追随して間欠動作部３４の動作が制御される。間欠動作部３４は、間欠動作部制御信号１３０のオン期間１３０Ｈ（Ｈｉレベル）でオンし、オフ期間１３０Ｌ（Ｌｏレベル）でオフする。
【００７９】
フィルタ制御信号２３０は、たとえばフィルタ１２が抵抗値を切り換えて周波数特性を変化させるような回路において、抵抗値の違う複数個の抵抗の中から所望の抵抗を選択するための信号である。設定できる抵抗値が６４階調とすると、図８のフィルタ制御信号２３０の値２３２、２３４は０〜６３の値になる。フィルタ１２に入力されたフィルタ制御信号とその１つ前のフィルタ制御信号からフィルタ制御信号２３０の変化量ΔＤ１、ΔＤ２を算出し、その変化量ΔＤ１が大きければオフ期間３４０Ｌ１を短くし、その変化量ΔＤ１が小さければオフ期間３４０Ｌ１を長く設定する。また、フィルタ制御信号２３０の変化量Ｄ２も同様に考えることができ、その変化量ΔＤ２が大きければオフ期間３４０Ｌ２を短くし、その変化量ΔＤ２が小さければオフ期間３４０Ｌ２を長く設定する。なお、フィルタ制御信号の変化量からオフ期間３４０Ｌ１、３４０Ｌ２を導出する方法の一例としては、たとえばフィルタ制御信号の変化量に対するオフ期間の相関関係を表した設定テーブルを用意しておくことで実施することができる。また、抵抗を切り換える構成を例に挙げたがコンデンサの容量値またはコイルのインダクタンス値を切り換える場合も同様に考えることができる。
【００８０】
周波数調整回路３５の動作を図８のタイミングチャートを用いて説明する。間欠動作部制御信号３４０によって、間欠動作部３４の動作状態を切換えられる。間欠動作部３４がオン状態にある時、基準フィルタ１４にて位相シフトされた信号と入力端子１９からの基準クロック信号１５との排他的論理和を行った出力信号のデューティー比を計測する。ＥＸＯＲ回路３１の出力信号のデューティー比は基準フィルタ１４に内蔵された抵抗とコンデンサの積と、基準クロック信号１５で決まる。このため、基準クロック信号１５が一定であれば、デューティー比を監視することによって抵抗とコンデンサの積の変動量を把握することから分かる。そして、予めデューティー比に対する抵抗またはコンデンサの補正値をテーブルとして用意しておけば、デューティー比の大きさに対応する補正値をフィルタ１２に反映させる事により、フィルタ１２の周波数特性を調整することができる。
【００８１】
このように、デコーダ３３は出力信号のデューティー比からフィルタ１２の制御信号を生成する。フィルタ１２を制御するタイミングは、地上波デジタル放送などで採用されているガードインターバル期間Ｇ２６を利用する。ガードインターバル期間Ｇ２６は、本願明細書でいう「任意の時間間隔」として定義される。なお、この「任意の時間間隔」は、一定であっても良いし、可変されるものであっても良い。これらのいずれか１つによって、フィルタ１２の周波数特性を制御するための信号を切り換えるタイミングを、例えばガードインターバル期間Ｇ２６など、シンボル期間とシンボル期間の間の任意の時間間隔内とすることにより、シンボルの信号波形の劣化を抑制することができる。
【００８２】
フィルタ制御信号２３０は、たとえばフィルタ１２が抵抗値を切り換えて周波数特性を変化させるような回路において、抵抗値の違う複数個の抵抗の中から所望の抵抗を選択するための信号である。設定できる抵抗値が６４階調とすると、図８のフィルタ制御信号２３０の値２３２、２３４は０〜６３の値になる。フィルタ１２に入力されたフィルタ制御信号とその１つ前のフィルタ制御信号からフィルタ制御信号２３０の変化量ΔＤ１、ΔＤ２を算出し、その変化量ΔＤ１が大きければオフ期間３４０Ｌ１を短くし、その変化量ΔＤ１が小さければオフ期間３４０Ｌ１を長く設定する。また、フィルタ制御信号２３０の変化量Ｄ２も同様に考えることができ、その変化量ΔＤ２が大きければオフ期間３４０Ｌ２を短くし、その変化量ΔＤ２が小さければオフ期間３４０Ｌ２を長く設定する。なお、フィルタ制御信号の変化量からオフ期間３４０Ｌ１、３４０Ｌ２を導出する方法の一例としては、たとえばフィルタ制御信号の変化量に対するオフ期間の相関関係を表した設定テーブルを用意しておくことで実施することができる。また、抵抗を切り換える構成を例に挙げたがコンデンサの容量値またはコイルのインダクタンス値を切り換える場合も同様に考えることができる。
【００８３】
図８に示した、ガードインターバル信号２６は、実施の形態１（図２）、実施の形態２（図４）で採用したものと同じである。すなわち、ガードインターバル信号２６は、タイミング信号発生器２５に入力される。ガードインターバル信号２６は有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を有する。有効シンボル期間Ｓ２６とガードインターバル期間Ｇ２６を加えた、（Ｓ２６＋Ｇ２６）がシンボル期間として定義することができる。なお、シンボル期間は、１回の変調で送信できる１ビット或いは複数ビットのデータの期間である。
【００８４】
また、タイミング信号発生器２５は、フィルタ１２からの出力信号を受けて、この出力信号のガードインターバル期間から所定期間の前に間欠動作部１３の電源をオンさせ、間欠動作部１３がフィルタ１２を制御してから間欠動作部１３の電源をオフさせるようにしても良い。これにより、間欠動作部１３の低消費電力化が図れる。
【００８５】
また、外部から入力されるガードインターバル信号２６のガードインターバル期間Ｇ２６を検知し、そのガードインターバル期間Ｇ２６に同期させて、デジタルデータをレジスタ２３で保持し、ＤＡＣ２４で制御電圧をフィルタ１２に入力するようにしても良い。これにより、間欠動作部１３がオフの期間も、フィルタ１２に制御信号を供給することができる。
【産業上の利用可能性】
【００８６】
本発明にかかるフィルタ周波数調整回路が内蔵された受信装置は、シンボルの信号波形の劣化を抑制することができるという格別の効果を有し、地上波デジタル放送を受信する携帯端末や車載用テレビなどの電子機器に有用であるので、その産業上の利用可能性は高い。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態１にかかる周波数調整回路が内蔵された受信装置のブロック図
【図２】本発明の実施の形態１にかかる周波数調整回路が内蔵された受信装置のタイミングチャート
【図３】本発明の実施の形態２にかかる周波数調整回路が内蔵された受信装置のブロック図
【図４】本発明の実施の形態２にかかる周波数調整回路が内蔵された受信装置のタイミングチャート
【図５】本発明の実施の形態３にかかる周波数調整回路が内蔵された受信装置のブロック
【図６】本発明の実施の形態３にかかる周波数調整回路が内蔵された受信装置のタイミングチャート
【図７】本発明の実施の形態４にかかる周波数調整回路が内蔵された受信装置のブロック図
【図８】本発明の実施の形態４にかかる周波数調整回路が内蔵された受信装置のタイミングチャート
【図９】従来のフィルタ周波数調整回路が内蔵された受信装置のブロック図
【符号の説明】
【００８８】
１２      フィルタ
１３      間欠動作部
１４      基準フィルタ
１５      基準クロック信号
１６      乗算回路
１７      ローパスフィルタ
１８      周波数調整回路
１９      入力端子
２０      サンプルホールド（ＳＨ）回路
２１      アナログデジタルコンバータ（ＡＤＣ）
２３      レジスタ
２４      デジタルアナログコンバータ（ＤＡＣ）
２５      タイミング信号発生器
２６      ガードインターバル信号
２７      受信状態信号
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2006078009.tif 000012
【図２】
2006078009.tif 000013
【図３】
2006078009.tif 000014
【図４】
2006078009.tif 000015
【図５】
2006078009.tif 000016
【図６】
2006078009.tif 000017
【図７】
2006078009.tif 000018
【図８】
2006078009.tif 000019
【図９】
2006078009.tif 000020
【国際調査報告】
2006078009.tif 000021
2006078009.tif 000022
2006078009.tif 000023
2006078009.tif 000024