(57)【要約】  従来のスタックモジュールを製造する方法では、基板同士の接続バンプとしてＣｕコアの半田ボール若しくは球状金属を使用しているため、これらの球状の接合部材はペーストの印刷のように一括して処理することができず、一つずつ配置をするか、専用のコレットを用いて配置しなければならないため、多大な手間と時間を要するため、製品のコストアップや不良品率の増大を招く。  本発明のスタックモジュールの製造方法は、表面及び／または内部に設けられた配線パターン１１Ｂと、配線パターン１１Ｂとの同時焼結により一体化され且つ垂直方向に延びるバンプ電極１１Ｃと、を有する第１配線基板１１を作製する工程と、第１配線基板１１を、表面及び／または内部に設けられた配線パターン１２Ｂを有する第２配線基板１２と積み重ねてバンプ電極１１Ｃを介して第２配線基板１２に接続する工程と、を有することを特徴とする。【特許請求の範囲】
【請求項１】
基板と一体化され且つこの基板の表面に対して垂直方向に延びるバンプを有する第１配線基板を作製する工程と、
上記第１配線基板を、表面及び／または内部に設けられた配線パターンを有する第２配線基板と積み重ねて上記バンプを介して上記第２配線基板に接続する工程と、
を有することを特徴とするスタックモジュールの製造方法。
【請求項２】
上記第１配線基板は、その表面及び／または内部に設けられた配線パターンを有しており、上記バンプは、上記配線パターンとの同時焼結により一体化されたバンプ電極であることを特徴とする請求項１に記載のスタックモジュールの製造方法。
【請求項３】
上記第１配線基板を作製する工程は、低温焼結セラミックを主成分とし且つ表面及び／または内部に未焼成配線パターンを有する基板用セラミック未焼成体を作製する工程と、上記低温焼結セラミックの焼成温度では実質的に焼結しない難焼結セラミックを主成分とし且つ上記バンプ電極となる未焼成ビア導体を有する収縮抑制用セラミック未焼成体を作製する工程と、上記基板用セラミック未焼成体の少なくとも一方の主面に上記収縮抑制用セラミック未焼成体を重ね合わせる工程と、これら両セラミック未焼成体を上記低温焼結セラミックの焼成温度で焼成し、上記基板用セラミック未焼成体を焼結させると共に上記未焼成配線パターンと上記未焼成ビア導体とを同時焼結により一体化させる工程と、上記収縮抑制用セラミック未焼成体を除去する工程とを、有することを特徴とする請求項２に記載のスタックモジュールの製造方法。
【請求項４】
上記第１配線基板は、その第１主面に上記バンプ電極を有し、上記第１主面及び／または第１主面に対向する第２主面にチップ型受動部品及び／またはチップ型能動部品を表面実装部品として備えることを特徴とする請求項２または請求項３に記載のスタックモジュールの製造方法。
【請求項５】
上記第１配線基板は、ボンディングワイヤーを介して上記第１主面に接続されたチップ型能動部品を有することを特徴とする請求項４に記載のスタックモジュールの製造方法。
【請求項６】
上記第１配線基板は、半田バンプを介して上記第２主面に接続されたチップ型能動部品を有することを特徴とする請求項４に記載のスタックモジュールの製造方法。
【請求項７】
上記第１配線基板は、上記第２主面に、セラミック焼結体を素体とし且つ端子電極を有するチップ型受動部品を備えることを特徴とする請求項４〜請求項６のいずれか１項に記載のスタックモジュールの製造方法。
【請求項８】
上記第１配線基板のバンプ電極を、断面テーパ状に形成することを特徴とする請求項２〜請求項７のいずれか１項に記載のスタックモジュールの製造方法。
【請求項９】
上記第１配線基板のバンプ電極を、ろう材を介して上記第２配線基板の表面に設けられた上記配線パターンに接続することを特徴とする請求項２〜請求項８のいずれかに記載のスタックモジュールの製造方法。
【請求項１０】
上記第１配線基板は、上記第２主面にチップ型受動部品及び／またはチップ型能動部品を備え、上記第２配線基板は、その第１主面に外部接続電極を有し且つこの第１主面に対向する第２主面に他のチップ型受動部品及び／またはチップ型能動部品を備えており、上記第１配線基板の第１主面と上記第２配線基板の第２主面とが対向するように、上記第１配線基板の上記配線パターンと上記第２配線基板の上記配線パターンとを、上記第１配線基板のバンプ電極を介して接続することを特徴とする請求項４に記載のスタックモジュールの製造方法。
【請求項１１】
上記第２配線基板にも、その配線パターンと同時焼結により一体化されたバンプ電極を形成し、上記第１配線基板のバンプ電極と上記第２配線基板のバンプ電極とを接続することによって、上記第１配線基板と上記第２配線基板とを接続することを特徴とする請求項２〜請求項１０のいずれか１項に記載のスタックモジュールの製造方法。
【請求項１２】
上記第１配線基板の両主面に上記バンプ電極を形成することを特徴とする請求項２〜請求項１１のいずれか１項に記載のスタックモジュールの製造方法。
【請求項１３】
上記第１配線基板と上記第２配線基板とを集合基板状態で接続し、これを個々のスタックモジュールに分割する工程を有することを特徴とする請求項２〜請求項１２のいずれか１項に記載のスタックモジュールの製造方法。
【請求項１４】
上記集合基板状態のものを分割するに際し、上記バンプ電極をも分割し、このバンプ電極の分割面を側面電極とするスタックモジュールを得ることを特徴とする請求項２〜請求項１３のいずれか１項に記載のスタックモジュールの製造方法。
【請求項１５】
上記第１配線基板と上記第２配線基板との間を樹脂で封止することを特徴とする請求項２〜請求項１４のいずれか１項に記載のスタックモジュールの製造方法。
【請求項１６】
基板と一体化されて上記基板の表面に対して垂直に延びるバンプを有する第１配線基板と、
この第１配線基板に積み重ねられ且つ上記第１配線基板の上記バンプを介して上記第１配線基板と接続された、表面及び／または内部に配線パターンを有する第２配線基板と、
を有することを特徴とするスタックモジュール。
【請求項１７】
上記第１配線基板は、その表面及び／または内部に設けられた配線パターンを有しており、上記バンプは、上記配線パターンとの同時焼結により一体化されバンプ電極であることを特徴とする請求項１６に記載のスタックモジュール。
【請求項１８】
上記第１配線基板は、低温焼結セラミックを主成分とする配線基板であることを特徴とする請求項１７に記載のスタックモジュール。
【請求項１９】
上記第１配線基板は、その第１主面に上記バンプ電極を有し、且つ、上記第１主面及び／または上記第１主面に対向する第２主面にチップ型受動部品及び／またはチップ型能動部品を表面実装部品として備えることを特徴とする請求項１７または請求項１８に記載のスタックモジュール。
【請求項２０】
上記第１配線基板の上記バンプ電極は、テーパ状の断面を呈することを特徴とする請求項１７〜請求項１９のいずれか１項に記載のスタックモジュール。
【請求項２１】
上記第１配線基板は、上記第２主面にチップ型受動部品及び／またはチップ型能動部品を備え、上記第２配線基板は、その第１主面に外部接続電極を有し、且つ、上記第１主面に対向する第２主面に他のチップ型受動部品及び／またはチップ型能動部品を備え、上記第１配線基板の第１主面が上記第２配線基板の第２主面と対向するように、上記第１配線基板の上記配線パターンと上記第２配線基板の上記配線パターンとが、上記第１配線基板のバンプ電極を介して接続されていることを特徴とする請求項１９に記載のスタックモジュール。
【請求項２２】
上記バンプ電極は、その側面が上記第１配線基板の側面と同一平面上にある側面電極を形成していることを特徴とする請求項１７〜請求項２１のいずれか１項に記載のスタックモジュール。
【請求項２３】
上記第１配線基板と上記第２配線基板との間が樹脂で封止されていることを特徴とする請求項１７〜請求項２２のいずれか１項に記載のスタックモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板を縦方向に複数段重ね合わせて構成されるスタックモジュールに関し、更に詳しくは、各段の配線基板を精度良く接続することができるスタックモジュール及びその製造方法に関する。
【背景技術】
【０００２】
従来のこの種の技術としては特許文献１〜特許文献４において提案された技術がある。【０００３】
特許文献１には誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なＩＣチップ積層体が提案されている。このＩＣチップ積層体は、複数の接合された誘電体テープ層から構成されるキャリアのためのフロアと、上部テヽプ層の開口によって形成された空洞とを備え、この空洞中にＩＣチップが配置され、一つ以上のテープ層に沿ってフロアに設けられた水平配線路と、フロアの最上部テープ層を通ってこの水平配線路へ延在する垂直配線路と、ＩＣチップを垂直配線路へ接続する電気接続体と、隣接するキャリアのための垂直配線路間を接続するキャリア間相互接続部と、積層体に対する外部接続を行うために各キャリア間相互接続部へ接続された積層体接続部とを備えている。これによって、使用面積を節約することができ、ＬＴＣＣ構造の利点を保持し、標準のＩＣチップが使用でき、積層体の他のチップを廃棄せずに不良チップだけを交換できる３次元のＩＣチップ積層体を得ることができる。【０００４】
特許文献２には半導体パッケージとその製造方法が提案されている。この半導体パッケージは、キャリアが複数積層された構造よりなり、前記キャリアは、内部もしくは端面のスルーホールと、少なくともキャリアの表面に形成された導体パターンと、キャリアの裏面に形成された該スルーホールと電気的に接続されたインナーボンディング用のパッドと、該インナーボンディング用のパッドによって接続固定されたＬＳＩチップとを有し、かつ前記スルーホール部により三次元的に接続されているものである。これにより、ワイヤボンディング方式、ＴＡＢ方式を採用しないで、配線長の極めて短い電気特性の良好な小型、薄型で高密度で、しかも低コスト、高信頼性のスタックモジュール半導体パッケージが得られる。【０００５】
特許文献３には多層基板の製造方法が提案されている。この製造方法は、半導体チップを実装し表面及び裏面にそれぞれ電極パッドを有する基板を複数個備える工程と、各基板の電極パッド間に接続用半田部材を挟むことにより、複数の基板を積層する工程と、積層した基板を加熱して接続用半田部材を溶融し、各基板間を接続する工程と、を有している。これにより、加熱処理工程を１回にすることにより、半導体チップと基板との接続信頼性を向上させるとともに、製造時間を短縮し、生産性を向上させることができる。【０００６】
特許文献４には熱応力を緩和した積層半導体装置モジュールが提案されている。この積層半導体装置モジュールでは、材質の異なる回路基板間の空間に樹脂を充填し、最下段のセラミックス基板と実装用のプリント基板との間には、プリント基板をダミー基板としてモジュールの下に積層し、このダミー基板と最下段のセラミックス基板との間にも樹脂を充填する。これにより、ＢＧＡタイプの積層半導体装置モジュールにおいて隣接するセラミックス基板とプリント基板の間の接続部は、最下段のセラミックス基板とモジュールを実装するプリント配線板との間の接続部の熱応力を緩和し、多様な回路基板の組み合わせと基板の大型化を可能にする。【０００７】
【特許文献１】特開平７−２６３６２５号公報
【特許文献２】特開平８−２３６６９４号公報
【特許文献３】特開平１１−８４７４号公報
【特許文献４】特開平１１−２５１５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のスタックモジュールを製造する方法では、基板同士の接続バンプとしてＣｕコアの半田ボール若しくは球状金属を使用しているため、これらの球状の接合部材はペーストの印刷のように一括して処理することができず、一つずつ配置をするか、専用のコレットを用いて配置しなければならない。更に、配置した半田ボールが位置ずれを起こさないためにも、事前に球状の接合部材を固定するための半田ペーストやフラックスを供給しておく必要がある。そのため、基板同士を接続する際に上述のように接続バンプを形成するための製造工程が増大し、多大な手間と時間を要するため、製品のコストアップや不良品率の増大を招く原因となっている。特許文献３では、熱処理工程を２度から一度に減らして工程を簡素化しているが、表面電極へのフラックス塗布、半田ボールの配置等の工程は必要であり、工程の煩雑さにおいては他の特許文献に記載の技術と変わらない。また、工程の煩雑さ故に、半田ボールを配置する近傍には一定の部品搭載の禁止領域を設ける必要があり、製品の小型化を妨げる要因ともなっている。【０００９】
本発明は、上記課題を解決するためになされたもので、工程を簡素化して不良品率を低減させて製造コストを格段に低減することができると共に製品品質を向上させることができ、しかも同時に複数のスタックモジュールを製造することができるスタックモジュール及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の請求項１に記載のスタックモジュールの製造方法は、基板と一体化され且つこの基板の表面に対して垂直方向に延びるバンプを有する第１配線基板を作製する工程と、上記第１配線基板を、表面及び／または内部に設けられた配線パターンを有する第２配線基板と積み重ねて上記バンプを介して上記第２配線基板に接続する工程と、を有することを特徴とするものである。【００１１】
また、本発明の請求項２に記載のスタックモジュールの製造方法は、請求項１に記載の発明において、上記第１配線基板は、その表面及び／または内部に設けられた配線パターンを有しており、上記バンプは、上記配線パターンとの同時焼結により一体化されたバンプ電極であることを特徴とするものである。【００１２】
また、本発明の請求項３に記載のスタックモジュールの製造方法は、請求項２に記載の発明において、上記第１配線基板を作製する工程は、低温焼結セラミックを主成分とし且つ表面及び／または内部に未焼成配線パターンを有する基板用セラミック未焼成体を作製する工程と、上記低温焼結セラミックの焼成温度では実質的に焼結しない難焼結セラミックを主成分とし且つ上記バンプ電極となる未焼成ビア導体を有する収縮抑制用セラミック未焼成体を作製する工程と、上記基板用セラミック未焼成体の少なくとも一方の主面に上記収縮抑制用セラミック未焼成体を重ね合わせる工程と、これら両セラミック未焼成体を上記低温焼結セラミックの焼成温度で焼成し、上記基板用セラミック未焼成体を焼結させると共に上記未焼成配線パターンと上記未焼成ビア導体とを同時焼結により一体化させる工程と、上記収縮抑制用セラミック未焼成体を除去する工程とを、有することを特徴とするものである。【００１３】
また、本発明の請求項４に記載のスタックモジュールの製造方法は、請求項２または請求項３に記載の発明において、上記第１配線基板は、その第１主面に上記バンプ電極を有し、上記第１主面及び／または第１主面に対向する第２主面にチップ型受動部品及び／またはチップ型能動部品を表面実装部品として備えることを特徴とするものである。【００１４】
また、本発明の請求項５に記載のスタックモジュールの製造方法は、請求項４に記載の発明において、上記第１配線基板は、ボンディングワイヤーを介して上記第１主面に接続されたチップ型能動部品を有することを特徴とするものである。【００１５】
また、本発明の請求項６に記載のスタックモジュールの製造方法は、請求項４に記載の発明において、上記第１配線基板は、半田バンプを介して上記第２主面に接続されたチップ型能動部品を有することを特徴とするものである。【００１６】
また、本発明の請求項７に記載のスタックモジュールの製造方法は、請求項４〜請求項６のいずれか１項に記載の発明において、上記第１配線基板は、上記第２主面に、セラミック焼結体を素体とし且つ端子電極を有するチップ型受動部品を備えることを特徴とするものである。【００１７】
また、本発明の請求項８に記載のスタックモジュールの製造方法は、請求項２〜請求項７のいずれか１項に記載の発明において、上記第１配線基板のバンプ電極を、断面テーパ状に形成することを特徴とするものである。【００１８】
また、本発明の請求項９に記載のスタックモジュールの製造方法は、請求項２〜請求項８のいずれかに記載の発明において、上記第１配線基板のバンプ電極を、ろう材を介して上記第２配線基板の表面に設けられた上記配線パターンに接続することを特徴とするものである。【００１９】
また、本発明の請求項１０に記載のスタックモジュールの製造方法は、請求項４に記載の発明において、上記第１配線基板は、上記第２主面にチップ型受動部品及び／またはチップ型能動部品を備え、上記第２配線基板は、その第１主面に外部接続電極を有し且つこの第１主面に対向する第２主面に他のチップ型受動部品及び／またはチップ型能動部品を備えており、上記第１配線基板の第１主面と上記第２配線基板の第２主面とが対向するように、上記第１配線基板の上記配線パターンと上記第２配線基板の上記配線パターンとを、上記第１配線基板のバンプ電極を介して接続することを特徴とするものである。【００２０】
また、本発明の請求項１１に記載のスタックモジュールの製造方法は、請求項２〜請求項１０のいずれか１項に記載の発明において、上記第２配線基板にも、その配線パターンと同時焼結により一体化されたバンプ電極を形成し、上記第１配線基板のバンプ電極と上記第２配線基板のバンプ電極とを接続することによって、上記第１配線基板と上記第２配線基板とを接続することを特徴とするものである。【００２１】
また、本発明の請求項１２に記載のスタックモジュールの製造方法は、請求項２〜請求項１１のいずれか１項に記載の発明において、上記第１配線基板の両主面に上記バンプ電極を形成することを特徴とするものである。【００２２】
また、本発明の請求項１３に記載のスタックモジュールの製造方法は、請求項２〜請求項１２のいずれか１項に記載の発明において、上記第１配線基板と上記第２配線基板とを集合基板状態で接続し、これを個々のスタックモジュールに分割する工程を有することを特徴とするものである。【００２３】
また、本発明の請求項１４に記載のスタックモジュールの製造方法は、請求項２〜請求項１３のいずれか１項に記載の発明において、上記集合基板状態のものを分割するに際し、上記バンプ電極をも分割し、このバンプ電極の分割面を側面電極とするスタックモジュールを得ることを特徴とするものである。【００２４】
また、本発明の請求項１５に記載のスタックモジュールの製造方法は、請求項２〜請求項１４のいずれか１項に記載の発明において、上記第１配線基板と上記第２配線基板との間を樹脂で封止することを特徴とするものである。【００２５】
また、本発明の請求項１６に記載のスタックモジュールは、基板と一体化されて上記基板の表面に対して垂直に延びるバンプを有する第１配線基板と、この第１配線基板に積み重ねられ且つ上記第１配線基板の上記バンプを介して上記第１配線基板と接続された、表面及び／または内部に配線パターンを有する第２配線基板と、を有することを特徴とするものである。【００２６】
また、本発明の請求項１７に記載のスタックモジュールは、請求項１６に記載の発明において、上記第１配線基板は、その表面及び／または内部に設けられた配線パターンを有しており、上記バンプは、上記配線パターンとの同時焼結により一体化されバンプ電極であることを特徴とするものである。【００２７】
また、本発明の請求項１８に記載のスタックモジュールは、請求項１７に記載の発明において、上記第１配線基板は、低温焼結セラミックを主成分とする配線基板であることを特徴とするものである。【００２８】
また、本発明の請求項１９に記載のスタックモジュールは、請求項１７または請求項１８に記載の発明において、上記第１配線基板は、その第１主面に上記バンプ電極を有し、且つ、上記第１主面及び／または上記第１主面に対向する第２主面にチップ型受動部品及び／またはチップ型能動部品を表面実装部品として備えることを特徴とするものである。【００２９】
また、本発明の請求項２０に記載のスタックモジュールは、請求項１７〜請求項１９のいずれか１項に記載の発明において、上記第１配線基板の上記バンプ電極は、テーパ状の断面を呈することを特徴とするものである。【００３０】
また、本発明の請求項２１に記載のスタックモジュールは、請求項１９に記載の発明において、上記第１配線基板は、上記第２主面にチップ型受動部品及び／またはチップ型能動部品を備え、上記第２配線基板は、その第１主面に外部接続電極を有し、且つ、上記第１主面に対向する第２主面に他のチップ型受動部品及び／またはチップ型能動部品を備え、上記第１配線基板の第１主面が上記第２配線基板の第２主面と対向するように、上記第１配線基板の上記配線パターンと上記第２配線基板の上記配線パターンとが、上記第１配線基板のバンプ電極を介して接続されていることを特徴とするものである。【００３１】
また、本発明の請求項２２に記載のスタックモジュールは、請求項１７〜請求項２１のいずれか１項に記載の発明において、上記バンプ電極は、その側面が上記第１配線基板の側面と同一平面上にある側面電極を形成していることを特徴とするものである。【００３２】
また、本発明の請求項２３に記載のスタックモジュールは、請求項１７〜請求項２２のいずれか１項に記載の発明において、上記第１配線基板と上記第２配線基板との間が樹脂で封止されていることを特徴とするものである。
【発明の効果】
【００３３】
本発明の請求項１〜請求項２３に記載の発明によれば、工程の簡素化して不良品率を低減させて製造コストを格段に低減することができると共に製品品質を向上させることができ、しかも同時に複数のスタックモジュールを製造することができるスタックモジュール及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明のスタックモジュールの一実施形態を示す断面図である。
【図２】（ａ）〜（ｄ）はそれぞれ図１に示すスタックモジュールの製造工程の要部を示す工程図である。
【図３】（ａ）〜（ｄ）はそれぞれ図１に示すスタックモジュールの製造工程の要部を示す工程図である。
【図４】（ａ）、（ｂ）はそれぞれ図１に示すスタックモジュールの製造工程の要部を示す工程図である。
【図５】本発明のスタックモジュールの更に他の実施形態を示す工程図である。
【図６】本発明のスタックモジュールを複数含む集合基板を構成する配線基板の一実施形態を示す斜視図である。
【図７】図６に示す配線基板を含む集合基板の一部を示す断面図である。
【図８】（ａ）、（ｂ）はそれぞれ本発明のスタックモジュールを複数含む集合基板の他の実施形態を示す図で、（ａ）はその一部を示す断面図、（ｂ）は集合基板から分割したスタックモジュールを示す断面図、（ｃ）は（ｂ）に示すスタックモジュールのバンプ電極部分を示す断面図である。
【図９】図８に示す集合基板を構成する配線基板を示す斜視図である。
【図１０】（ａ）、（ｂ）はそれぞれ図８に示すスタックモジュールをマザーボードに実装した状態を示す断面図である。
【図１１】（ａ）、（ｂ）はそれぞれ本発明のスタックモジュールの更に他の実施形態を示す断面図である。
【図１２】（ａ）、（ｂ）はそれぞれ本発明のスタックモジュールを構成するバンプ電極を示す断面図である。
【図１３】（ａ）〜（ｄ）はそれぞれ本発明のスタックモジュールの更に他の実施形態の製造工程を示す工程図である。
【図１４】（ａ）、（ｂ）はそれぞれ本発明のスタックモジュールの更に他の実施形態の製造工程の要部を示す工程図である。
【図１５】（ａ）、（ｂ）はそれぞれ本発明のスタックモジュールの更に他の実施形態の製造工程の要部を示す工程図である。
【図１６】本発明のスタックモジュールの更に他の実施形態の表面実装部品の実装形態を示す断面図である。
【図１７】本発明のスタックモジュールの更に他の実施形態の表面実装部品の実装形態を示す断面図である。
【図１８】本発明のスタックモジュールの更に他の実施形態を示す断面図である。
【符号の説明】
【００３５】
１０、１０Ａ、１０９Ｂ、１０Ｃ、１０Ｄ  スタックモジュール
１１    第１配線基板
１１Ｂ  配線パターン
１１Ｃ、１１Ｇ  バンプ電極
１２    第２配線基板
１２Ｂ  配線パターン
１２Ｃ  バンプ電極
１２Ｇ  外部端子電極（外部接続電極）
１４    チップ型受動部品（表面実装部品）
１５    チップ型能動部品（表面実装部品）
１５Ａ  ワイヤー（ボンディングワイヤー）
１６    樹脂
１００、１００Ａ    収縮抑制用セラミックグリーンシート（収縮抑制用セラミック未焼成体）
１１１Ａ、１１２Ａ  基板用セラミックグリーンシート（基板用セラミック未焼成体）
１１１Ｂ、１１２Ｂ  未焼成配線パターン
１１１Ｃ  未焼成ビア導体
Ｂ    ろう材
【発明を実施するための最良の形態】
【００３６】
以下、図１〜図１８に示す各実施形態に基づいて本発明を説明する。【００３７】
第１の実施形態
本実施形態のスタックモジュール１０は、例えば図１に示すように、第１配線基板１１と、第１配線基板１１の下側に配置された第２配線基板１２と、第１配線基板１１の上側に配置された第３配線基板１３と、を備え、第１、第２、第３配線基板１１、１２、１３は、第１配線基板１１を上下方向の中心に積み重ねて構成され、例えばマザーボード（図示せず）等の実装基板に実装するように構成されている。【００３８】
第１配線基板１１は、図１に示すように、例えばセラミック材料によって形成された基板本体１１Ａと、基板本体１１Ａに所定のパターンで形成された配線パターン１１Ｂと、配線パターン１１Ｂに接続され且つ基板本体１１Ａの第１主面（下面）から垂直下方に延びる複数のバンプ電極１１Ｃと、を有し、複数のパンプ電極１１Ｃを介して第２配線基板１２に接続されている。配線パターン１１Ｂは、基板本体１１Ａ内に所定のパターンで形成された面内導体１１Ｄと、面内導体１１Ｄ間を接続しあるいは面内導体１１Ｄから基板本体１１Ａの上面及び第２主面（下面）に延びるビア導体１１Ｅによって形成されている。【００３９】
また、図１に示すように、第１配線基板１１の上面にバンプ電極１１Ｃの内方に位置して表出する複数のビア導体１１Ｅには面内導体の一種である表面電極１１Ｆが形成され、これらの表面電極１１Ｆに対して例えばセラミック焼結体を素体とするチップ型コンデンサやチップ型インダクタ等のチップ型受動部品１４が端子電極を介して表面実装部品として従来公知の半田を用いる方法等によって複数実装されている。また、バンプ電極１１Ｃの高さは、表面実装部品の高さによって適宜調整することができる。以下のバンプ電極についても同様のことが云える。尚、柱状のバンプ電極の径は、その強度を考慮すると、配線基板内のビア導体の径よりも大きいことが好ましい。【００４０】
第２配線基板１２は、図１に示すように、例えば基板本体１２Ａ、配線パターン１２Ｂ及び外部端子電極１２Ｇを有し、第１配線基板１１に準じて構成されている。配線パターン１２Ｂは、第１配線基板１１と同様に、面内導体１２Ｄ及びビア導体１２Ｅから形成され、図示してないが、ビア導体１２Ｅまたは表面電極１２Ｆが第１配線基板１１のバンプ電極１１Ｃと接続されている。外部端子電極１２Ｇは、マザーボード等の実装基板に実装する際に使用される。【００４１】
また、図１に示すように、第２配線基板１２の上面に第１配線基板１１のバンプ電極１１Ｃの内方に位置して表出する複数のビア導体１２Ｅには面内導体の一種である表面電極１２Ｆが形成され、これらの表面電極１２Ｆに対して例えば半導体装置等のチップ型能動部品１５が表面実装部品として半田１５Ａを介して接続されている。【００４２】
第３配線基板１３は、図１に示すように、例えば基板本体１３Ａ、配線パターン１３Ｂ及びバンプ電極１３Ｃを有し、バンプ電極１３Ｃを介して第１配線基板１１の上面に表出したビア導体１１Ｅまたは表面電極１１Ｆに接続されて内部を保護している。また、第３配線基板１３Ｂの面内導体１３Ｄは、例えばシールド電極として形成され、このシールド電極によってスタックモジュール１０内のチップ型受動部品１４やチップ型能動部品１５を外部の電磁界から保護している。【００４３】
図１では、第１配線基板１１には上面にチップ型受動部品１４のみを実装した場合について図示しているが、必要に応じてチップ型受動部品１４の他にチップ型能動部品１５を実装しても良く、また、チップ型能動部品１５のみを実装しても良い。また、第１配線基板１１の下面にも、第２配線基板１２の表面実装部品と干渉しない範囲でチップ型受動部品１４及び／またはチップ型能動部品１５を実装することもできる。第２配線基板１２についても同様のことが云える。即ち、第１、第２配線基板１１、１２には、必要に応じて、それぞれの上面及び／または下面に、チップ型受動部品１４及び／またはチップ型能動部品１５を実装することができる。【００４４】
従って、第１、第２、第３配線基板１１、１２、１３は、それぞれの配線パターン１１Ｂ、１２Ｂ、１３Ｂがそれぞれバンプ電極１１Ｃ、１３Ｃを介して互いに電気的に接続され、チップ型受動部品１４及びチップ型能動部品１５が所定の目的に応じた機能を発現する。尚、各基板本体１１Ａ、１２Ａ、１３Ａはそれぞれ複数（本実施形態では２層）のセラミック層を積層して形成されている。【００４５】
而して、第１、第２、第３配線基板１１、１２、１３の基板本体１１Ａ、１２Ａ、１３Ａはそれぞれセラミック材料によって形成されている。セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low  Temperature  Co-fired  Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミックとしては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。【００４６】
配線パターン１１Ｂ、１２Ｂ、１３Ｂ、バンプ電極１１Ｃ、１３Ｃ及び外部端子電極１２Ｃは、それぞれ導電性金属によって形成することができる。導電性金属としては、Ａｇ、Ａｇ−Ｐｔ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも一種を主成分とする金属を用いることができる。これらの導電性金属のうち、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金及びＣｕは、比抵抗が小さいため、好ましく用いることができる。また、基板本体１１Ａ、１２Ａ、１３Ａの材料として低温焼結セラミック材料を用いる場合には、ＡｇまたはＣｕ等の低抵抗で１０５０℃以下の低融点をもつ金属を用いることができ、基板本体１１Ａ、１２Ａ、１３Ａと配線パターン１１Ｂ、１２Ｂ、１３Ｂ、バンプ電極１１Ｃ、１３Ｃ及び外部端子電極１２Ｃとを１０５０℃以下の低温で同時焼成することができる。【００４７】
次いで、本発明のスタックモジュールの製造方法の一実施形態について説明する。本実施形態では、表面及び／または内部に設けられた配線パターン１１Ｂと、配線パターン１１Ｂとの同時焼結により一体化され且つ垂直方向に延びるバンプ電極１１Ｃと、を有する第１配線基板１１を作製する工程と、第１配線基板１１を、表面及び／または内部に設けられた配線パターン１２Ｂを有する第２配線基板１２と積み重ねてバンプ電極１１Ｃを介して第２配線基板１２に接続する工程と、を有している。【００４８】
以下、図２〜図４を参照しながら本実施形態のスタックモジュールの製造方法を用いて詳述する。本実施形態では無収縮工法を用いてバンプ電極付の配線基板を作製する。無収縮工法とは、セラミック基板の焼成前後でセラミック基板の平面方向の寸法が実質的に変化しない工法のことを云う。この無収縮工法では後述する収縮抑制用セラミックグリーンシートを用いる。【００４９】
１．配線基板の作製
Ａ．第１配線基板１１の作製
１）基板用セラミック未焼成体（基板用グリーンシート）の作製
まず、低温焼結セラミック粉末として例えばアルミナ粉末及びホウ珪酸ガラスからなる混合粉末を調製する。この混合粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図２の（ａ）に示す基板用セラミックグリーンシート１１１Ａを、例えば２０μｍの厚みで所定枚数を作製する。次いで、例えばレーザー光や金型を用いて基板用セラミックグリーンシート１１１Ａに所定のパターンでビアホールを形成した後、このビアホールに導電性ペーストを充填して未焼成ビア導体１１１Ｅを形成する。導電性ペーストとしては、例えばＡｇを主成分とするものを用いる。その後、例えばスクリーン印刷法によって同一の導電性ペーストを基板用セラミックグリーンシート１１１Ａ上に所定のパターンで印刷して未焼成面内導体１１１Ｄを形成する。また、同様にして他の一枚の基板用セラミックグリーンシート１１１’Ａに未焼成ビア導体１１１’Ｅ及び未焼成表面電極１１１’Ｆを形成する。この際、基板用セラミックグリーンシート１１１Ａ、１１１’Ａのいずれか一方または双方にコンデンサ、コイル及びシールド用グランド電極等を形成し、コンデンサ、コイル及びシールド用グランド電極等を両基板用セラミックグリーンシート１１１Ａ、１１１’Ａ間に内蔵させることができる。【００５０】
２）収縮抑制用セラミック未焼成体（収縮抑制用セラミックグリーンシート）の作製
収縮抑制用セラミックグリーンシートは、低温焼結セラミックの焼成温度では焼結しない難焼結性セラミックを主成分として含んでいる。難焼結性セラミック粉末として例えばアルミナ粉末を準備し、このアルミナ粉末を有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図２の（ａ）に示す収縮抑制用セラミックグリーンシート１００を所定枚数作製する。この収縮抑制用セラミックグリーンシート１００の焼結温度は１５００〜１６００℃で、低温焼結セラミックからなる基板用セラミックグリーンシート１１１Ａの焼結温度（１０５０℃以下）より格段に高い焼結温度を有するため、基板用セラミックグリーンシート１１１Ａの焼成温度では実質的には焼結しない。この収縮抑制用セラミックグリーンシート１００にレーザー光や金型を用いて所定のパターンでバンプ電極用のビアホールを形成した後、このビアホール内に未焼成ビア導体１１１Ｃを形成する。この収縮抑制用セラミックグリーンシート１００を例えば図１に示すように３枚作製する。また、未焼成ビア導体１１１Ｃを含まない、抑制収縮用セラミックグリーンシート１００Ａも例えば同図に示すように３枚作製する。難焼結性セラミック粉末としては、例えば、アルミナの他、ジルコニア、マグネシア等のセラミック粉末を用いることもできる。収縮抑制用セラミックグリーンシート１００としては、基板用セラミックグリーンシート１１１Ａに含まれるセラミック成分と共通のものを含むことが好ましい。尚、電気的導通を取る必要がない場合には、その部分のビアホールにセラミックペースト（低温焼結セラミックを主成分とする）を充填することによってスペーサ等の接続用バンプとしても用いることができる。【００５１】
３）積層体の作製
図２の（ｂ）に示すように、未焼成ビア導体１１１Ｃを含まない収縮抑制用セラミックグリーンシート１００Ａを３枚積層し、この上に未焼成表面電極１１１Ｆを有する基板用セラミックグリーンシート１１１’Ａをその未焼成表面電極１１１Ｆを下向きにして積層し、更にこの上に未焼成面内導体１１１Ｄを有する基板用セラミックグリーンシート１１１Ａをその未焼成面内導体１１１Ｄを下向きにして積層する。次いで、これらの上に未焼成ビア導体１１１Ｃを有する収縮抑制用セラミックグリーンシート１００を３枚積層した後、積層方向（上下方向）から２００〜１５００ｋｇ／ｃｍ２の圧力で各層をプレスして圧着しこれらの層が一体化された、図２の（ｂ）に示す積層体１１１を得る。【００５２】
４）積層体の焼成
上記積層体１１１を例えば１０５０℃以下の所定温度で焼成すると、収縮抑制用セラミックグリーンシート１００、１００Ａは実質的に焼結せず、実質的に面方向に収縮することがないため、基板用セラミックグリーンシート１１１Ａ、未焼成面内導体１１１Ｄ等の未焼成配線パターン１１１Ｂ及び未焼成ビア導体１１１Ｃが焼結して一体化しても、収縮抑制用セラミックグリーンシート１００、１００Ａの働きで、実質的に面方向に収縮することなく、高さ方向にのみ収縮して高精度な配線パターン１１Ｂ及びバンプ電極１１Ｃを有する、図２の（ｃ）に示す第１配線基板１１を作製することができる。第１配線基板１１は実質的に高さ方向にのみ収縮するため、スタックモジュール１０の低背化に寄与することができる。この焼成で、収縮抑制セラミックグリーンシート１００、１００Ａは、有機ビヒクルが焼失してアルミナ粉末の集合体になる。アルミナ粉末の集合体はブラスト処理等により簡単に除去することができ、アルミナ粉末を除去することにより第１配線基板１１を容易に得ることができる。例えば２０μｍの基板用セラミックグリーンシート１１１Ａは二層で４０μｍであるが、この焼成によって高さ方向に収縮して２０μｍ厚の基板本体１１Ａを得ることができる。【００５３】
５）メッキ処理
第１配線基板１１を作製した後、バンプ電極１１Ｃ及び表面電極１１Ｆに例えば金メッキ等のメッキ処理を施し、半田等の接合部材との濡れ性を高める。【００５４】
６）表面実装部品の搭載
第１配線基板１１上にチップ型受動部品１４を実装する場合には、図２の（ｄ）に示すようにバンプ電極１１Ｃを下向きにし、表面電極１１Ｆを上向きにし、バンプ電極１１Ｃが形成されていない面（第２主面）にチップ型受動部品１４を実装する。この場合には、例えばメタルマスクを用いて所定の表面電極１１Ｆに半田ペーストを塗布した後、マウンターを用いてチップ型受動部品１４を搭載し、配置する。引き続き、リフロー処理等の熱処理を施すことによって、半田を溶融させて図２の（ｄ）に示すようにチップ型受動部品１４を第１配線基板１上面に実装する。このように実装時にメタルマスクを用いる場合には実装面にメタルマスクを密着させる必要上、実装面にバンプ電極１１Ｃが形成されていない方が好ましい。【００５５】
１）〜６）の一連の作業によって表面実装部品が実装された第１配線基板１１を得ることができる。【００５６】
Ｂ．第２、第３配線基板１２、１３の作製
第１配線基板１１を作製する場合と同様の手順で第２配線基板１２を作製する。第２配線基板１２はバンプ電極を有しないため、図３の（ａ）にし示すように、第２配線基板１２を作製する場合には、未焼成ビア導体を有しない収縮抑制用セラミックグリーンシート１００を用いること以外は、第１配線基板１１と同様に第２配線基板１２を作製することができる。即ち、未焼成面内導体１１２Ｄ、未焼成外部端子電極１１２Ｇ及び未焼成ビア導体１１２Ｅを有する基板用セラミックグリーンシート１１２Ａを作製すると共に、未焼成外部端子電極１１２Ｇ及び未焼成ビア導体１１２Ｅを有する基板用セラミックグリーンシート１１２’Ａを作製する。【００５７】
そして、図３の（ａ）に示すように予め作製された収縮抑制用セラミックグリーンシート１００を所定枚数（図３の（ａ）、（ｂ）では３枚）積層し、この上に基板用セラミックグリーンシート１１２’Ａ、１１２Ａをこの順序で位置合わせをして積層した後、この上に３枚の収縮抑制用セラミックグリーンシート１００を積層し、所定の圧力で圧着して同図の（ｂ）に示す積層体１１２を作製する。次いで、この積層体１１２を所定温度で焼成することによって同図の（ｃ）に示す第２配線基板１２を得ることができる。そして、第２配線基板１２を裏返した後、表面電極１２Ｆ上にフラックスを塗布し、例えば半田バンプを介してチップ型能動部品１５を搭載し、熱処理することによって同図の（ｄ）に示す、チップ型能動部品１５を搭載した第２配線基板１２を得ることができる。第３配線基板１３も上述の手順で作製する。【００５８】
Ｃ．第１、第２、第３配線基板１１、１２、１３の積層
第１、第２、第３配線基板１１、１２、１３を積層する場合には、これらの配線基板１１、１２、１３を所定の順序で互いに位置合わせを行いながら積み重ね、第２配線基板１２のビア導体または表面電極（図示せず）と第１配線基板１１のバンプ電極１１Ｃを接続すると共に第１配線基板１１のビア導体１１Ｅまたは表面電極１１Ｆと第３配線基板１３のバンプ電極１３Ｃを接続してスタックモジュール１０を作製する。【００５９】
この際、第１配線基板１１のバンプ電極１１Ｃと第２配線基板１２との接続、及び第３配線基板１３のバンプ電極１３Ｃと第１配線基板１１との接続方法としては、例えば各バンプ電極１１Ｃ、１３Ｃにろう材を塗布する方法を用いることができる。ろう材としては、液状または半液状であれば良く、半田ペーストや導電性樹脂等が好適に用いられる。【００６０】
ろう材の塗布方法は以下のようにして行う。即ち、例えば図４の（ａ）に示すように第１、第３配線基板１３のバンプ電極１３Ｃを、容器Ａ内の液状のろう材Ｂに接触させてバンプ電極１３Ｃの先端面にろう材Ｂを直接転写する。図示してないが、第１配線基板１１のバンプ電極１１Ｃにも同様にしてろう材を転写する。そして、同図の（ｂ）に示すように第１配線基板１１のバンプ電極１１Ｃと第２配線基板１２のビア導体または表面電極（図示せず）、第３配線基板１３のバンプ電極１３Ｃと第１配線基板１１のビア導体１１Ｅまたは表面電極それぞれの位置合わせを行った後、第１、第２、第３配線基板１１、１２、１３を積み重ねてこれら三者をスタックモジュール１０として接続する方法がある。【００６１】
また、他の塗布方法として、例えば第１配線基板１１のビア導体１１Ｅにろう材を塗布した後、第１配線基板１１のビア導体１１Ｅと第３配線基板１３のバンプ電極１３Ｃとの位置合わせを行って接続する方法等がある。図４に示す前者の方法の場合には後者の方法で必要となるメタルマスク等が不要となり、しかも、同一工程において形状の異なる多種製品を製造することができる利点があり、多品種少量生産を行う半導体製造装置の場合には工程の統一による大幅な製造コストの削減を達成することができる。また、電気的接続を必要としない場合には、絶縁性の接着剤を用いることができる。【００６２】
配線基板同士の位置合わせ方法は、特に制限されないが、一般的に画像認識装置による位置合わせ方法等が好適に用いられる。また、本実施形態では第１、第２、第３配線基板１１、１２、１３は無収縮工法により作製されているため、第１、第２、第３配線基板１１、１２、１３に歪みがなく高精度に作製されているため、冶具による位置合わせも行うことができる。【００６３】
以上説明したように本実施形態によれば、基板本体１１Ａの表面及び／または内部に設けられた配線パターン１１Ｂと、配線パターン１１Ｂとの同時焼成により一体化され且つ垂直方向に延びるバンプ電極１１Ｃと、を有する第１配線基板１１を作製する工程と、第１配線基板１１を、表面及び／または内部に設けられた配線パターン１２Ｂを有する第２配線基板１２と積み重ねてバンプ電極１１Ｃを介して第２配線基板１２に接続する工程と、第１配線基板１１と同一要領で作製された第３配線基板１３を、第１配線基板１１と積み重ねてバンプ電極１３Ｃを介して第１配線基板１１に接続する工程と、を有するため、第１配線基板１１のバンプ電極１１Ｃと第２配線基板１２のビア導体または表面電極と、第３配線基板１３と第１配線基板１１のビア導体または表面電極と、をそれぞれ位置合わせするだけで、第１、第２、第３配線基板１１、１２、１３を上記順序で接続することができ、従来のように配線基板の表面にフラックスを転写する工程や微細な半田ボールを配置する工程等を省略することができ、延いてはスタックモジュール１０の製造コストを格段に削減することができる。【００６４】
また、本実施形態では、第１、第３配線基板１１、１３それぞれのバンプ電極１１Ｃ、１３Ｃは配線パターン１１Ｂ、１３Ｂと一体的に焼結して同時に形成されているため、バンプ電極１１Ｃ、１３Ｃを精度良くバラツキ、位置ズレ、半田の酸化等の不具合を生じることなく形成することができ、延いては配線基板同士を高精度且つ正確に接続することができ、高品質なスタックモジュール１０を得ることができる。【００６５】
また、本実施形態によれば、第１、第２、第３配線基板１１、１２、１３を作製する際に、互いに積層された基板用セラミックグリーンシート１１１Ａ、１１２Ａの上下両面に収縮抑制グリーンシート１００、１００Ａを配置して積層された積層体１１０を、収縮抑制グリーンシート１００、１００Ａの主成分であるアルミナ粉末が焼結しない温度で焼成するため、第１、第２、第３配線基板１１、１２、１３の面方向に実質的に収縮せず、高さ方向にのみ収縮し、各配線基板１１、１２、１３に面方向の歪を生じさせることなく配線パターン１１Ｂ、１２Ｂ、１３Ｂやバンプ電極１１Ｃ、１３Ｃを高精度に形成することができると共に低背化を促進することができ、しかも、第１、第２配線基板１１、１２に対してそれぞれの表面実装部品を精度良く実装することができる。また、収縮抑制グリーンシート１００にバンプ電極用の未焼成ビア導体１１１Ｃを形成するため、バンプ電極の位置精度を向上させることができると共にバンプ電極の狭ピッチ化を実現することができ、延いてはスタックモジュール１０の小型化を促進することができる。【００６６】
第２の実施形態
本実施形態のスタックモジュールについて、上記実施形態と同一または相当部分には同一符号を附して説明する。本実施形態のスタックモジュール１０は、例えば図５の（ａ）に示すように、第１配線基板１１と、第１配線基板１１の下側に接続された第２配線基板１２と、第１配線基板１１の上側に接続された第３配線基板１３と、を備え、上記実施形態のものと同一の基板構成になっている。従って、第１、第２、第３配線基板１１、１２、１３は、実質的に上記実施形態と同一要領で作製される。【００６７】
而して、本実施形態では、図５の（ａ）に示すように、上記実施形態で第１配線基板に実装されていたチップ型受動部品１４が第３配線基板１３の下面に実装され、第１配線基板１１には表面実装部品が実装されていない。従って、第１配線基板１１にはグランド電極を形成する配線パターン１１Ｂが形成され、第３配線基板１３にはチップ型受動部品１４を実装するための配線パターン１３Ｂが形成されている。更に、本実施形態では、図５の（ａ）に示すように、第１配線基板１１の上下両面にバンプ電極１１Ｃ、１１Ｇが設けられ、第２、第３配線基板１２、１３にはバンプ電極が設けられていない。【００６８】
そこで、本実施形態の第１配線基板１１を作製する場合には、図５の（ｂ）に示すように、未焼成面内導体１１１Ｂが形成された基板用セラミックグリーンシート１１１Ａと、未焼成ビア導体１１１’Ｅが形成された基板用セラミックグリーンシート１１１’Ａとを未焼成面内導体１１１Ｂを挟むように積層し、更に、この基板用セラミックグリーンシート１１１Ａ、１１１’Ａの上下両面に、未焼成ビア導体１１１Ｃ、１１１Ｇが形成された収縮抑制用セラミックグリーンシート１００をそれぞれ３枚ずつ位置決めして配置し、これらを積層した後、所定の圧力でこれらの層をプレスして圧着することによって積層体１１１を作製する。この積層体１１１を上記実施形態と同一要領で焼成して、配線パターン１１１Ｂとビア導体１１１Ｃ、１１１Ｇを焼結して一体化させる。次いで、収縮抑制用セラミックグリーンシート１００が焼成されて残った未焼結のアルミナ粉末を除去することによって第１配線基板１１を作製することができる。【００６９】
然る後、別に作製された第２、第３配線基板１２、１３を図５の（ｃ）に示すように積み重ねて接続すると、本実施形態のスタックモジュール１０を得ることができる。【００７０】
本実施形態によれば、チップ型受動部品１４及びチップ型能動部品１５を実装する第３、第２配線基板１３、１２にはバンプ電極がないため、表面実装部品を実装する際の障害がなく、チップ型受動部品１４及びチップ型能動部品１５等の表面実装部品を多様な形態で配置して実装することができ、スタックモジュール１０の設計の自由度を向上させることができる。【００７１】
第３の実施形態
上記各実施形態ではスタックモジュールを一個だけ作製する場合について説明したが、通常、複数のスタックモジュールを同時に作製することが多い。そこで、本実施形態では複数のスタックモジュールを同時に作製する方法について図６及び図７を参照しながら上記各実施形態と同一または相当部分には同一符号を附して説明する。本実施形態では、例えば一枚の基板用セラミックグリーンシートで複数の第１配線基板や第２配線基板あるいは第３配線基板を作製することができる。【００７２】
例えば第１配線基板１１を複数同時に作製する場合には、第１配線基板１１の必要枚数分の基板用セラミックグリーンシート（図示せず）を第１の実施形態と同一要領で作製する。基板用グリーンシートには未焼成配線パターンを個々の第１配線基板毎に独立させて設ける。そして、収縮抑制用セラミックグリーンシート（図示せず）も基板用セラミックグリーンシートと略同一面積で作製する。基板用セラミックグリーンシートには未焼成配線パターンを形成し、収縮抑制用セラミックグリーンシートにはバンプ電極用の未焼成ビア導体を形成する。そして、第１の実施形態と同様に、基板用セラミックグリーンシートの下側に未焼成ビア導体を含まない収縮抑制用セラミックグリーンシートを必要枚数配置し、基板用セラミックグリーンシートの上側に未焼成ビア導体を含む収縮抑制用セラミックグリーンシートを必要枚数配置した後、所定圧力で圧着した後、所定温度で焼成することによって図６に示す第１配線基板１１を複数分含む第１集合基板５１を作製する。【００７３】
図６に示すように、第１集合基板５１には個々の第１配線基板１１に対応する複数のバンプ電極１１Ｃが第１配線基板１１の外周に沿って配列され、隣接する第１配線基板１１、１１間には所定の隙間δが形成されている。第１集合基板５１を個々の第１配線基板１１に分割する時には、隣接する第１配線基板１１、１１間の隙間δに従って第１集合基板５１を切断する。第１集合基板５１における複数の第１配線基板１１それぞれの領域５１Ａ内にはチップ型受動部品１４をそれぞれ図７に示すように実装する。尚、図６において、隙間δに沿って示されたＬは第１集合基板５１を個々の第１配線基板１１に分割するための仮想分割ラインである。【００７４】
第２、第３配線基板についても第１配線基板１１と同様に第２、第３配線基板１２、１３を複数含む第２、第３集合基板５２、５３をそれぞれ作製する。そして、第２集合基板５２における複数の第２配線基板１２それぞれの領域には例えばチップ型能動部品１５をそれぞれ図７に示すように実装する。第３集合基板５３には第１集合基板５１と同様に第３配線基板１３に対応する複数のバンプ電極１３Ｃが図７に示すように形成されている。【００７５】
第１、第２、第３集合基板５１、５２、５３の位置合わせを行って、これらを第１の実施形態と同一順序で積み重ね、ろう材を介して各集合基板を互いに接合し、熱処理することによって、図７に示す集合基板５０を得ることができる。この集合基板５０は、複数のスタックモジュール１０を含んでいる。隣接するスタックモジュール１０、１０間には隙間δが形成され、この隙間δに仮想分割ラインＬが位置している。そして、仮想分割ラインＬに沿って集合基板５０をダイシングすることによって個々のスタックモジュール１０を得ることができる。このスタックモジュール１０は、第１の実施形態のものと実質的に同一の構成を有している。従って、本実施形態によれば、一回の焼成によって複数のスタックモジュール１０を同時に作製することができる。【００７６】
第１、第２、第３集合基板５１、５２、５３は、収縮抑制用セラミックグリーンシート１００、１００Ａを用いて作製されているため、それぞれの配線パターン及びバンプ電極は高精度に形成されている。そこで、第１、第２、第３集合基板５１、５２、５３は、ラック状の治具を用いて位置合わせを行うことができる。即ち、第１、第２、第３集合基板５１、５２、５３をそれぞれの端面で位置合わせしながら収納できるラック状の治具を用い、第１、第３集合基板５１、５３それぞれのバンプ電極１１Ｃ、１３Ｃにろう材を塗布した後（図４参照）、第１、第２、第３集合基板５１、５２、５３を所定の順序でラック状の治具に収納し、この状態で熱処理を行うことによって、第１、第２、第３集合基板５１、５２、５３を積層し、接続することができる。この場合には画像認識装置を用いることなく複数のスタックモジュール１０を含む集合基板５０を作製することができる。【００７７】
第４の実施形態
本実施形態においても第３の実施形態と同一要領で集合基板を作製する。しかしながら、本実施形態における集合基板５０Ａは、図８に示すように、隣接するスタックモジュール１０間でバンプ電極１１Ｃ、１３Ｃを共有し、バンプ電極１１Ｃ、１３Ｃに沿って個々のスタックモジュール１０に分割する点で第３の実施形態とは相違している。また、隣接する第１、第２、第３配線基板１１、１２、１３それぞれの配線パターン１１Ｂ、１２Ｂ、１３Ｂは、同図に示すようにそれぞれの集合基板５１，５２、５３全面に渡って一体化して形成されている。【００７８】
集合基板５０Ａを個々のスタックモジュール１０に分割する時には、図８の（ａ）に示すようにバンプ電極１１Ｃ、１３Ｃに沿って仮想分割ラインＬに沿って分割すると、同図の（ｂ）に示すように個々のスタックモジュール１０Ａに得ることができる。スタックモジュール１０Ａの分割面には同図の（ｃ）に示すように第１、第２、第３配線基板１１、１２、１３それぞれの配線パターン１１Ｂ、１２Ｂ、１３Ｂ及びバンプ電極１１Ｃ、１３Ｃが側面電極として表出する。また、図９は、図８に示す集合基板５０Ａを構成する第１集合基板５１のバンプ電極１１Ｃを上向きにして示す斜視図である。【００７９】
本実施形態のスタックモジュール１０ＡをマザーモードＭに実装する場合には、図１０の（ａ）に示すように、マザーボードＭの所定の表面電極Ｐに合わせてスタックモジュール１０Ａを搭載した後、側面電極に半田を供給し、熱処理することによって、同図に示すように半田フィレットＦを形成し、スタックモジュール１０ＡをマザーボードＭに電気的に接続することができる。【００８０】
本実施形態によれば、スタックモジュール１０Ａが配線基板の側面と同一平面上にある側面電極を有し、スタックモジュール１０ＡをマザーボードＭに実装した時に半田フィレットＦを形成するため、半田フィレットＦを介して接続状態の外観検査を容易に行うことができる。また、スタックモジュール１０ＡをマザーボードＭに実装した場合には、図１０の（ｂ）に矢印で示すようにチップ型受動部品１４及びチップ型能動部品１５からの発生熱をセラミック製の第１、第２配線基板のみならず配線パターン１１Ｂ、１２Ｂ、１３Ｂ及び半田フィレットＦを熱伝達路として効率良く放熱することができる。【００８１】
第５の実施形態
本実施形態では、第３、第４の実施形態の集合基板５０、５０Ａ内の空隙に樹脂を注入し、チップ型受動部品１４やチップ型能動部品１５を樹脂によって封止した以外は第３、第４の実施形態の集合基板５０、５０Ａと同一要領で集合基板を作製する。これらの集合基板を分割することによって、図１１の（ａ）、（ｂ）に示すスタックモジュール１０Ｂ、１０Ｃを得ることができる。各図に示すスタックモジュール１０Ｂ、１０Ｃは、第１配線基板１１と第２配線基板１２間の空隙及び第１配線基板１１と第３配線基板１３間の空隙がいずれも例えば熱硬化性樹脂等の樹脂１６によって完全に埋められている。このように各スタックモジュール１０Ｂ、１０Ｃ内に樹脂１６を注入することによって、各スタックモジュール１０Ｂ、１０Ｃの機械的強度を向上させることができ、延いてはチップ型受動部品14及びチップ型能動部品１５をそれぞれの配線基板１１、１２上で確実に固定することができ、衝撃等の外力による損傷から防止することができる。尚、図１１（ａ）、（ｂ）には集合基板を分割して得られるスタックモジュールについて図示しているが、スタックモジュールを一個ずつ作製する場合にも樹脂を充填して機械的強度を向上させることができる。【００８２】
その他の実施形態
本発明のスタックモジュールは、例えば図１２〜図１８に示すようにバンプ電極の形態及び表面実装部品の実装形態等を種々変更することができる。これらのスタックモジュールは、図１２〜図１８に示す部分以外は上記各実施形態に準じて構成されている。従って、以下では図１２〜図１８に基づいて上記各実施形態と特徴部分についてのみを説明する。尚、図１２〜図１７では第１配線基板１１と第２配線基板１２との関係を例に挙げて説明してある。【００８３】
１）バンプ電極形態の変形例
イ）テーパを有するバンプ電極
上記各実施形態では図１２の（ａ）に示すように第１配線基板１１のバンプ電極１１Ｃが直胴状のものについて説明したが、同図の（ｂ）に示すように軸方向の断面がテーパ状を呈する形状、つまり逆円錐台形状または逆四角錐形状のバンプ電極１１Ｃ’として形成することもできる。ビアホールを金型等でパンチング加工すると同図の（ａ）のように直胴状のビア導体１１Ｃになるが、レーザー光による加工では同図の（ｂ）に示すバンプ電極１１Ｃ’のように断面にテーパを形成することができる。従って、同図の（ｂ）の半田フィレットＦを含めたビア導体１１Ｃ’の第２配線基板１２との接続面積、つまり直径ｄ’は、同図の（ａ）に示す直胴状の場合の直径ｄと比較して小さくなる。【００８４】
ロ）放熱フィンを有するバンプ電極
バンプ電極１１Ｃ”は、図１３（ａ）に示すように、断面が台形状の電極を複数重ねた放熱用のフィン１１Ｈを有する形態に形成することもできる。第１配線基板１１のバンプ電極１１Ｃ”は、直胴状のものと比較して表面積が大きく、放熱性を高めることができる。このようなバンプ電極１１Ｃ”は以下のようにして作製される。即ち、第１、第３配線基板１１、１３を作製する際に、図１３の（ｂ）に示すように一枚の収縮抑制用セラミックグリーンシート１００に逆円錐状の未焼成ビア導体１１１Ｃ”を形成した後、同図の（ｃ）に示すように、これらの収縮抑制用セラミックグリーンシート１００を、フィンの数に応じて、第１の実施形態と同一要領で未焼成ビア導体を含まない収縮抑制用セラミックグリーンシート１００Ａ上に積層された未焼成配線パターン１１１Ｂを有する基板用セラミックグリーンシート１１１Ａ上に積層、圧着した後、この積層体１１１を焼成することによって、同図の（ｄ）に示すように放熱フィン付のバンプ電極１１Ｃ”を有する第１配線基板１１が得られる。【００８５】
ハ）接続用バンプ
接続用バンプは、導通を目的としたバンプ電極とは異なり、上下の配線基板を構造的に接続するためのバンプである。例えば配線基板を覆って内部を保護する保護基板を作製する場合には、保護基板に接続用バンプと導通した配線パターンを形成する必要はない。このような保護基板は例えば図１４の（ａ）に示すようにして作製することができる。即ち、同図に示すように、基板用セラミックグリーンシート１１４Ａとして、例えば２０μｍ厚のセラミックグリーンシートを２枚積層し、その下面に例えば２５０μｍ厚の未焼成ビア導体を有しない収縮抑制用セラミックグリーンシート１００Ａを配置し、その上面に例えば２５０μｍ厚の未焼成接続用バンプを有する収縮抑制用セラミックグリーンシート１００を配置し、これらを積層し、圧着して積層体を作製する。この積層体を焼成することによって同図の（ｂ）に示す接続用バンプ１４Ｃを有する保護用基板１４を作製することができる。保護用基板１４は２０μｍ厚に形成されている。未焼成接続用バンプとしては例えば低温焼結セラミックを主成分とするセラミックペーストを用いることができる。接続用バンプは、配線基板にバンプ電極と混在させて設けることもできる。【００８６】
ニ）バンプ電極の高さ
バンプ電極が配線基板から高く突出していると、配線基板の搬送時に欠損等による損傷を受けることがある。そこで、例えば図１５の（ａ）、（ｂ）に示すように示すようにバンプ電極を第１、第２配線基板１１、１２双方の対向する面に設けることもできる。このようにバンプ電極を第１、第２配線基板１１、１２の双方でバンプ電極１１Ｃ、１２Ｃとして分担することによって、バンプ電極１１Ｃ、１２Ｃを例えば１／２の高さに設定することができ、搬送時におけるバンプ電極１１Ｃ、１２Ｃの欠損等の損傷を抑制し、防止することができる。このことは導通を目的としない接続用バンプについても云えることである。尚、図１５の（ａ）は積層前の第１、第２配線基板１１、１２を示し、同図の（ｂ）は積層後の第１、第２配線基板１１、１２を示している。また、チップ型能動部品１５は樹脂１６によって封止されている。【００８７】
２）表面実装部品の実装形態の変形例
イ）ワイヤーボンディングによる実装
チップ型能動部品１５は、必要に応じて、図１５、図１６に示すようにワイヤーボンディングによってワイヤー１５Ａを介して配線基板１２の表面電極１２Ｆに接続する場合がある。図１６に示すように第２配線基板１２の実装面にバンプ電極１２Ｃが形成されていることが好ましい。チップ型能動部品１５のワイヤー１５Ａは、配線基板１１の搬送過程で外力によって変形し、破断する可能性がある。そこで、図１６に示すようにチップ型能動部品１５の実装面にバンプ電極１２Ｃが形成されていると、バンプ電極１２Ｃによってワイヤー１５Ａを外力から保護することができる。これらのバンプ電極１２Ｃは、チップ型能動部品１５の実装面に形成されていても、何等の障害もなくチップ型能動部品１５をワイヤーボンディングによって確実に実装することができる。なぜなら、ワイヤーボンディングは、表面電極１２Ｆに接着剤を塗布する工程、チップ型能動部品１５を第２配線基板１２上に搭載し、接着剤を介してチップ型能動部品１５を表面電極１２Ｆに固定する工程、及びワイヤーボンディングを行う工程を有していても、これら一連の作業は第２配線基板１２の実装面の上方から行われるからである。【００８８】
ロ）表面実装部品の実装部位
表面実装部品は、第１、第２配線基板１１、１２配線基板の上面及び／または下面に設けることができる。更に、表面実装部品としてチップ型受動部品１４及び／またはチップ型能動部品１５を第１、第２配線基板１１、１２の上面及び／または下面に設けることもできる。【００８９】
即ち、図１７の（ａ）、（ｂ）に示すように、第１配線基板１１の下面にチップ型受動部品１４を設けると共に、第２配線基板１２の上面にチップ型能動部品１５を設け、第１配線基板１１と第２配線基板間の空間にチップ型受動部品１４とチップ型能動部品１５を混在させることができる。この場合、図１６に示す第２配線基板１２と同様に、その上面にバンプ電極１２Ｃが形成され、その内側にチップ型能動部品１５がワイヤーボンディングによって実装されている。半田によるチップ型受動部品１４の実装とワイヤーボンディングによるチップ型能動部品１５の実装とを同一実装面で行うことは一般に困難である。つまり、半田によるチップ型受動部品１４の実装にはメタルマスクを実装面に密着させる必要があるため、チップ型能動部品１５と同一実装面に実装する場合にはまず先に半田によるチップ型受動部品１４の実装を行わなくてはならない。しかしながら、半田による実装ではリフロー処理を行うが、この時の熱によってワイヤーボンディングを行うべき実装面の表面電極が酸化し、その後のワイヤーボンディングを正常に行うことができなくなるからである。これに対して、図１７の（ａ）、（ｂ）に示す方法では、半田による実装とワイヤーボンディングによる実装とを別々の実装面に対して行うため、上述のような弊害がなく、確実に両方の実装を行うことができ、しかも品質を高め、信頼性を向上させることができる。尚、図１７の（ａ）は積層前の第１、第２配線基板１１、１２を示し、同図の（ｂ）は積層後の第１、第２配線基板１１、１２を示している。【００９０】
３）配線基板の積層段数の変形例
上記各実施形態では配線基板を３枚積層した構造について説明したが、配線基板の積層段数はスタックモジュールの性能、機能等に応じて適宜設定することができる。スタックモジュールが高機能化すればするほど積層段数も増大する。例えば図１８は配線基板を５枚使用したスタックモジュール１０Ｄの例を示している。この場合、スタックモジュール１０Ｄの寸法は、例えば長さ１０ｍｍ×幅１０ｍｍ×厚さ１ｍｍの大きさに形成され、各配線基板１１、１２、１３、１７、１８の厚さが２０μｍ、バンプ電極６１Ｃ〜６５Ｄの高さが２００μｍに形成されている。【００９１】
尚、本発明は、上記各実施形態に何等制限されるものではなく、チップ型受動部品及びチップ型能動部品は、一枚の配線基板の上下両面に必要に応じて複数ずつ混在させて実装することができ、また、上下の配線基板の間に形成された空間内に双方の配線基板に実装されたチップ型受動部品及びチップ型能動部品を混在させても良い。要は、本発明の趣旨に反しない限り、本発明に含まれる。
【産業上の利用可能性】
【００９２】
本発明は、種々の電子機器等に使用されるスタックモジュールに対して好適に利用することができる。
【図１】
2006035528.tif 000002
【図２】
2006035528.tif 000003
【図３】
2006035528.tif 000004
【図４】
2006035528.tif 000005
【図５】
2006035528.tif 000006
【図６】
2006035528.tif 000007
【図７】
2006035528.tif 000008
【図８】
2006035528.tif 000009
【図９】
2006035528.tif 000010
【図１０】
2006035528.tif 000011
【図１１】
2006035528.tif 000012
【図１２】
2006035528.tif 000013
【図１３】
2006035528.tif 000014
【図１４】
2006035528.tif 000015
【図１５】
2006035528.tif 000016
【図１６】
2006035528.tif 000017
【図１７】
2006035528.tif 000018
【図１８】
2006035528.tif 000019
【国際調査報告】
2006035528.tif 000020
2006035528.tif 000021