(57)【要約】【課題】被試験対象とキャパシタによりＡＣカップリングされていても、コンタクトチェックが行えるＩＣテスタ及びコンタクトチェック方法を実現することを目的にする。【解決手段】本発明は、被試験対象とキャパシタによりＡＣカップリングを行い、被試験対象を試験するＩＣテスタに改良を加えたものである。本装置は、キャパシタにステップ波形を出力するドライバと、このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部とを備えたことを特徴とする装置である。【選択図】図１
2009300343.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象とキャパシタによりＡＣカップリングを行い、被試験対象を試験するＩＣテスタにおいて、
前記キャパシタにステップ波形を出力するドライバと、
このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部と
を備えたことを特徴とするＩＣテスタ。
【請求項２】
前記ドライバは、前記キャパシタに至る伝送路による遅延の２倍以上のパルス幅のパルス波形をステップ波形として出力することを特徴とする請求項１記載のＩＣテスタ。
【請求項３】
前記測定部は、ステップ波形の振幅値から所望範囲内ならば、正常と判定することを特徴とする請求項１または２記載のＩＣテスタ。
【請求項４】
前記測定部は、
前記合成波と、許容上限電圧値または許容下限電圧値とを比較するウィンドウコンパレータであることを特徴とする請求項１または２記載のＩＣテスタ。
【請求項５】
被試験対象とキャパシタによりＡＣカップリングを行い、被試験対象を試験するＩＣテスタのコンタクトチェック方法において、
ドライバが、前記キャパシタにステップ波形を出力し、
測定部が、ドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックを行うことを特徴とするコンタクトチェック方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験対象、例えば、高速シリアル通信を行うＩＣ、ＬＳＩ等とキャパシタによりＡＣカップリングされていても、コンタクトチェックが行えるＩＣテスタ及びコンタクトチェック方法に関するものである。
【背景技術】
【０００２】
ＩＣテスタは、被試験対象、ＩＣ、ＬＳＩ等の試験を行うものである。そして、下記特許文献１，２に示されるように、ＩＣテスタが、被試験対象の直流特性試験や機能特性試験の前に、ＩＣテスタと被試験対象との接続状態をチェックするコンタクトチェックが行われる。
【０００３】
【特許文献１】特開平５−２９１３７３号公報
【特許文献２】特開２００１−２１６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、PCI(Peripheral Component Interconnect) ExpressやSATA(serial Advanced Technology Attachment)の規格により、高速シリアル通信を行う被試験対象では、キャパシタによるＡＣカップリングを行い、ＩＣテスタにより試験を行う必要がある。このため、電流印加、電圧測定によるコンタクトチェック等が行えないという問題点があった。
【０００５】
そこで、本発明の目的は、被試験対象とキャパシタによりＡＣカップリングされていても、コンタクトチェックが行えるＩＣテスタ及びコンタクトチェック方法を実現することにある。
【課題を解決するための手段】
【０００６】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被試験対象とキャパシタによりＡＣカップリングを行い、被試験対象を試験するＩＣテスタにおいて、
前記キャパシタにステップ波形を出力するドライバと、
このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
前記ドライバは、前記キャパシタに至る伝送路による遅延の２倍以上のパルス幅のパルス波形をステップ波形として出力することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
前記測定部は、ステップ波形の振幅値から所望範囲内ならば、正常と判定することを特徴とするものである。
請求項４記載の発明は、請求項１または２記載の発明であって、
前記測定部は、
前記合成波と、許容上限電圧値または許容下限電圧値とを比較するウィンドウコンパレータであることを特徴とするものである。
請求項５記載の発明は、
被試験対象とキャパシタによりＡＣカップリングを行い、被試験対象を試験するＩＣテスタのコンタクトチェック方法において、
ドライバが、前記キャパシタにステップ波形を出力し、
測定部が、ドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックを行うことを特徴とするものである。
ものである。
【発明の効果】
【０００７】
本発明によれば、ドライバが、ステップ波形を出力し、測定部がステップ波形と反射波との合成波を測定し、コンタクトチェックを行うので、キャパシタによりＡＣカップリングを行っていても、コンタクトチェックを行うことができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。
【０００９】
図１において、被試験対象（以下ＤＵＴ）１は、PCI ExpressやSATAの規格によるＩＣ、ＬＳＩ等で、差動受信部１１、差動送信部１２等を有する。キャパシタＣ１，Ｃ２は、それぞれ差動受信部１１の非反転入力端、反転入力端に一端を接続し、キャパシタＣ３，Ｃ４は、それぞれ差動送信部１２の非反転出力端、反転出力端に一端を接続する。
【００１０】
ＩＣテスタ２は、キャパシタＣ１〜Ｃ４の他端と電気的に接続し、ＤＵＴ１を試験する。そして、ＩＣテスタ２は、ドライバＤ１〜Ｄ４、コンパレータＣＰ１〜ＣＰ４、電流源Ｉ１〜Ｉ４、電圧測定部Ｖｍ１〜Ｖｍ４、スイッチＳＷ１〜ＳＷ８等からなる。ドライバＤ１〜Ｄ４は、それぞれスイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７の一端に出力端を電気的に接続する。コンパレータＣＰ１〜ＣＰ４は、それぞれスイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７の一端に入力端を電気的に接続する。電流源Ｉ１〜Ｉ４は、それぞれスイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８の一端に一端を電気的に接続し、他端を接地する。電圧測定部Ｖｍ１〜Ｖｍ４は、それぞれ電流源Ｉ１〜Ｉ４と並列に接続される。そして、スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７は、それぞれスイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８の他端に他端を電気的に接続し、それぞれキャパシタＣ１〜Ｃ４の他端に他端を電気的に接続する。なお、コンパレータＣＰ１〜ＣＰ４は、図示は簡略のため、１つのコンパレータで示しているが、ウィンドウコンパレータである。
【００１１】
このような装置の動作を、図２を用いて、以下に説明する。図２は、コンパレータＣＰ１〜ＣＰ４の入力端におけるシミュレーション波形で、横軸は時間（ｎｓ）で、縦軸は電圧（Ｖ）である。
【００１２】
スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７をオンとし、スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８をオフとする。そして、ドライバＤ１〜Ｄ４が、それぞれキャパシタＣ１〜Ｃ４に至る伝送路による遅延時間Ｔｐｄより立ち上がり時間が十分短いステップ波形を出力する。この結果、コンパレータＣ１〜Ｃ４には、合成波ａ〜ｄが入力される。合成波ａ〜ｄは、立ち上がりから２Ｔｐｄ経過まで、反射波が合成されていない波形で、ドライバＤ１〜Ｄ４が出力するステップ波形が表れる。そして、立ち上がりから２Ｔｐｄ経過後、ＤＵＴ１とのコンタクトの状態により、合成波ａ〜ｄは異なる波形となる。
【００１３】
合成波ａは、ＤＵＴ１の不良により短絡状態で、終端抵抗が０．１Ωとなった場合の波形である。合成波ｂは、ＤＵＴ１が正常に接続され、終端抵抗が５０Ωの場合の波形である。合成波ｃは、ＤＵＴ１の接続不良で、終端抵抗が１００Ωとなった場合の波形である。合成波ｄは、ＤＵＴ１と接続されておらず、オープン状態で、終端抵抗が１Ｍ〜∞Ωの場合の波形である。
【００１４】
そこで、コンパレータＣ１〜Ｃ４は、合成波ｂを観測できるように、上限許容電圧値、下限許容電圧値を設定し、合成波ａ〜ｄの立ち上がりから２．１Ｔｐｄのときに、判定を行う。
【００１５】
そして、コンタクトチェックにより、ＤＵＴ１との接続が正常ならば、スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７をオフとし、スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８をオンとし、直流特性試験を行う。次に、スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７をオン、スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８をオフの状態で、ドライバＤ１〜Ｄ４、コンパレータＣＰ１〜ＣＰ４により、機能特性試験を行う。
【００１６】
このように、ドライバＤ１〜Ｄ４が、それぞれキャパシタＣ１〜Ｃ４に至る伝送路による遅延時間Ｔｐｄより立ち上がり時間が十分短いステップ波形を出力し、コンパレータＣＰ１〜ＣＰ４が上限許容電圧値、下限許容電圧値により判定を行うので、キャパシタＣ１〜Ｃ４によりＡＣカップリングを行っていても、コンタクトチェックを行うことができる。
【００１７】
なお、本発明はこれに限定されるものではなく、コンパレータＣＰ１〜ＣＰ４が、上限許容電圧値と下限許容電圧値により、判定を行う構成を示したが、電圧測定部Ｖｍ１〜Ｖｍ４により、２．１Ｔｐｄのときに、電圧値を測定して、許容範囲に入っているか判定する構成でもよい。また、コンパレータＣＰ１〜ＣＰ４の比較電圧値をステップ波形の振幅の０〜２倍の範囲で変化させ、電圧値を測定（判定）して、許容範囲に入っているか判定する構成でもよい。そして、電圧値がわかれば、短絡状態なのか、オープン状態なのかもわかり、ＤＵＴ１の不良か接触不良なのかもわかる。
【００１８】
また、ドライバＤ１〜Ｄ４が出力するステップ波形には、パルス幅が長いパルス波形等も含まれる。つまり、ステップ波形を、２Ｔｐｄ以上のパルス幅のステップ波形とする。
【００１９】
そして、コンパレータＣ１〜Ｃ４が、２．１Ｔｐｄのとき、コンタクトチェックを行う構成を示したが、これに限定されるものではなく、コンタクト状態により、合成波が変わる時点で判定をする構成であればよい。しかし、判定時点が遅いと判定に時間がかかるので、通常、２．１Ｔｐｄ〜３Ｔｐｄの範囲で行うことが最適と思われる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置のシミュレーション波形を示した図である。
【符号の説明】
【００２１】
１  被試験対象
２  ＩＣテスタ
Ｃ１〜Ｃ４  キャパシタ
Ｄ１〜Ｄ４  ドライバ
ＣＰ１〜ＣＰ４  コンパレータ
【図１】
2009300343.tif 000003
【図２】
2009300343.tif 000004