(57)【要約】【課題】本発明は、回路規模を縮小することが可能な光電変換装置の提供を目的とする。【解決手段】本発明に係る光電変換装置は、複数の光電変換素子（１１−１、１１−２）で１組の信号保持回路１３−１と信号出力回路１４−１を共有する構成とされている。【選択図】図１
2009253928.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子で１組の信号保持回路と信号出力回路を共有することを特徴とする光電変換装置。
【請求項２】
各光電変換素子毎に個別の信号読出回路を有することを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記複数の光電変換素子で１つの信号読出回路を共有することを特徴とする請求項１に記載の光電変換装置。
【請求項４】
請求項１〜請求項３のいずれかに記載の光電変換装置を複数並べて成るセンサ部と；前記複数の光電変換装置に共通して接続される共通信号線と；前記共通信号線を介して供給される前記センサ部の出力信号にアナログ信号処理を施す共通アナログ回路と；を有して成ることを特徴とするイメージセンサ。
【請求項５】
請求項４に記載のイメージセンサと、前記イメージセンサを制御する制御回路と、を有して成ることを特徴とする画像処理装置。
【請求項６】
前記制御回路は、前記複数の光電変換装置を一巡する毎に、各々を形成する複数の光電変換素子を順次切り替えるように、前記センサ部の信号出力を制御することを特徴とする請求項５に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、イメージセンサ、及び、画像処理装置に関するものである。
【背景技術】
【０００２】
図９は、イメージセンサの一従来例を示す回路図である。
【０００３】
図９に示すように、従来のイメージセンサは、一列に並べられたｎ個のフォトダイオード１０１−１〜１０１−ｎに対して、各々、信号読出回路１０２−１〜１０２−ｎ、信号保持回路１０３−１〜１０３−ｎ、及び、信号出力回路１０４−１〜１０４−ｎを１つずつ有して成る構成とされていた。
【０００４】
図１０は、上記従来のイメージセンサのレイアウト図である。なお、図中のＸ方向は、スキャン対象となる原稿の幅方向を示しており、図中のＹ方向は、スキャン対象となる原稿の進行方向を示している。
【０００５】
図１０に示す通り、従来のイメージセンサは、Ｘ方向の単位長さをｎ等分することで、フォトダイオード１０１−１〜１０１−ｎに各々割り当てることが可能なＸ方向の幅長を決定し、これを基準の幅長として、Ｙ方向にフォトダイオード１０１−１〜１０１−ｎ、信号読出回路１０２−１〜１０２−ｎ、信号保持回路１０３−１〜１０３−ｎ、及び、信号出力回路１０４−１〜１０４−ｎを順次配列する構成とされていた。
【０００６】
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。
【特許文献１】特開２００６−１０９３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来のイメージセンサでは、Ｘ方向のスキャン解像度（Ｘ方向の単位長さ当たりのフォトダイオード数ｎ）を高めるほど、フォトダイオード１０１−１〜１０１−ｎに各々割り当てることが可能なＸ方向の幅長が短くなる。例えば、スキャン解像度１２００［ｄｐｉ］を実現する場合であれば、フォトダイオード１０１−１〜１０１−ｎに各々２１．２［μｍ］の幅長を割り当てることが可能であるが、スキャン解像度２４００［ｄｐｉ］を実現するためには、フォトダイオード１０１−１〜１０１−ｎに各々１０．６［μｍ］の幅長しか割り当てることができなくなる。
【０００８】
そのため、上記従来のイメージセンサでは、Ｘ方向のスキャン解像度を高めるほど、信号保持回路１０３−１〜１０３−ｎの占有面積が小さくなり、これを形成するキャパシタの容量値を所望の大きさに維持することができなくなる、という課題があった。
【０００９】
なお、信号出力回路１０４−１〜１０４−ｎがオンされると、信号保持回路１０３−１〜１０３−ｎを形成するキャパシタと、共通信号線２００に付随する寄生キャパシタＣｓとの間で、電荷を再分配しながら、信号保持回路１０３−１〜１０３−ｎに保持された信号の読み出しが順次行われる。そのため、信号保持回路１０３−１〜１０３−ｎを形成するキャパシタの容量値が小さくなると、信号ロスが大きくなってしまう。
【００１０】
一方、上記の信号ロスを低減するための一策として、Ｙ方向に信号保持回路１０３−１〜１０３−ｎの占有面積を広く取ることにより、信号保持回路１０３−１〜１０３−ｎを形成するキャパシタの容量値を所望の大きさに維持することが考えられるが、このような構成では、チップの大型化が招かれるため、必ずしも最善の策とは言えなかった。
【００１１】
また、信号出力回路１０４−１〜１０４−ｎは、通常、フリップフロップ回路で形成されるが、スキャン解像度２４００［ｄｐｉ］の実現に際して、これを１０．６［μｍ］の幅長に収めるためには、Ｙ方向に信号出力回路１０４−１〜１０４−ｎの占有面積を広く取らざるを得ず、チップの大型化が招かれていた。
【００１２】
また、上記従来のイメージセンサでは、ｎ個のフォトダイオード１０１−１〜１０１−ｎに対して、各々、信号読出回路１０２−１〜１０２−ｎ、信号保持回路１０３−１〜１０３−ｎ、及び、信号出力回路１０４−１〜１０４−ｎが１つずつ必要となるため、Ｘ方向のスキャン解像度を高めるほど、回路規模が急激に大きくなって消費電流が増大する、という課題があった。
【００１３】
本発明は、上記の問題点に鑑み、従来よりも回路規模を縮小することが可能な光電変換装置、イメージセンサ、及び、画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明に係る光電変換装置は、複数の光電変換素子で１組の信号保持回路と信号出力回路を共有する構成（第１の構成）とされている。
【００１５】
なお、上記第１の構成から成る光電変換装置は、各光電変換素子毎に個別の信号読出回路を有する構成（第２の構成）にするとよい。
【００１６】
或いは、上記第１の構成から成る光電変換装置は、前記複数の光電変換素子で１つの信号読出回路を共有する構成（第３の構成）にしてもよい。
【００１７】
また、本発明に係るイメージセンサは、上記第１〜第３いずれかの構成から成る光電変換装置を複数並べて成るセンサ部と；前記複数の光電変換装置に共通して接続される共通信号線と；前記共通信号線を介して供給される前記センサ部の出力信号にアナログ信号処理を施す共通アナログ回路と；を有して成る構成（第４の構成）とされている。
【００１８】
また、本発明に係る画像処理装置は、上記第４の構成から成るイメージセンサと、前記イメージセンサを制御する制御回路と、を有して成る構成（第５の構成）とされている。
【００１９】
なお、上記第５の構成から成る画像処理装置において、前記制御回路は、前記複数の光電変換装置を一巡する毎に、各々を形成する複数の光電変換素子を順次切り替えるように前記センサ部の信号出力を制御する構成（第６の構成）にするとよい。
【発明の効果】
【００２０】
本発明に係る光電変換装置、イメージセンサ、及び、画像処理装置によれば、回路規模の増大を抑えつつ、スキャン解像度を高めることが可能となる。
【発明を実施するための最良の形態】
【００２１】
まず、本発明に係るイメージセンサの第１実施形態について、詳細な説明を行う。
【００２２】
図１は、本発明に係るイメージセンサの第１実施形態を示す回路図である。
【００２３】
図１に示すように、本実施形態のイメージセンサは、ｍ個（ただしｍは２以上の整数）の光電変換装置１０−１〜１０−ｍを一列に並べて成るラインセンサ部と、ｍ個の光電変換装置１０−１〜１０−ｍに共通して接続される共通信号線２０と、共通信号線２０を介して供給される前記ラインセンサ部の出力信号にアナログ信号処理を施す共通アナログ回路（アンプや積分回路などを含む、図１では不図示）と、を有して成る。
【００２４】
また、本実施形態のイメージセンサにおいて、光電変換装置１０−１は、２つのフォトダイオード１１−１、１１−２で１組の信号保持回路１３−１と信号出力回路１４−１を共有する構成とされている。また、光電変換装置１０−１は、各フォトダイオード１１−１、１１−２毎に、個別の信号読出回路１２−１、１２−２を有する構成とされている。
【００２５】
すなわち、光電変換装置１０−１は、２つのフォトダイオード１１−１、１１−２と、２つの信号読出回路１２−１、１２−２と、１つの信号保持回路１３−１と、１つの信号出力回路１４と、を有して成る。
【００２６】
また、光電変換装置１０−２〜１０−ｍも、上記と同様の構成から成る。従って、本実施形態のイメージセンサは、全体として、ｎ個（ただし、ｎ＝２ｍ）のフォトダイオード１１−１〜１１−ｎと、ｎ個の信号読出回路１２−１〜１２−ｎと、ｍ個の信号保持回路１３−１〜１３−ｍと、ｍ個の信号出力回路１４−１〜１４−ｍと、を有して成る。
【００２７】
図２は、第１実施形態のイメージセンサのレイアウト図である。なお、図中のＸ方向はスキャン対象となる原稿の幅方向を示しており、図中のＹ方向は、スキャン対象となる原稿の進行方向を示している。
【００２８】
図２に示すように、本実施形態のイメージセンサは、Ｘ方向の単位長さをｎ等分することで、フォトダイオード１１−１〜１１−ｎに各々割り当てることが可能なＸ方向の幅長を決定し、これを基準の幅長として、Ｙ方向にフォトダイオード１１−１〜１１−ｎ、及び、信号読出回路１２−１〜１２−ｎを順次配列する構成とされている。
【００２９】
ここで、光電変換装置１０−１は、２つのフォトダイオード１１−１、１１−２で１組の信号保持回路１３−１と信号出力回路１４−１を共有する構成とされているので、信号保持回路１３−１や信号出力回路１４−１には、フォトダイオード１１−１、１１−２や信号読出回路１２−１、１２−２に比べて、Ｘ方向に２倍の幅長を割り当てることが可能となる。これは、光電変換装置１０−２〜１０−ｍについても、全く同様である。
【００３０】
このような構成であれば、例えば、スキャン解像度２４００［ｄｐｉ］（１０．６［μｍ］ピッチ）を実現する場合でも、信号保持回路１３−１〜１３−ｍや信号出力回路１４−１〜１４−ｍの占有面積をＹ方向に広げずに、スキャン解像度１２００［ｄｐｉ］（２１．２［μｍ］ピッチ）と同一の占有面積を与えることができるので、チップの大型化を招くことなく、信号保持回路１３−１〜１３−ｍを形成するキャパシタの容量値を所望の大きさに維持して、信号ロスを低減することが可能となる。また、信号出力回路１４−１〜１４−ｍについては、その占有面積をＹ方向に広げずに、これを１０．６［μｍ］の幅長に収めることが可能となる。
【００３１】
また、本実施形態のイメージセンサであれば、従来構成に比べて、信号出力回路１４−１〜１４−ｍの個数が半分で済むので、Ｘ方向のスキャン解像度を高める場合であっても消費電流の増大を抑えることが可能となる。
【００３２】
また、本実施形態のイメージセンサであれば、各フォトダイオード１１−１〜１１−ｎ毎に、個別の信号読出回路１２−１〜１２−ｎを有する構成とされているので、ハイインピーダンスで寄生容量の影響を受けやすい両者間の配線長を最小限とすることができ、延いては、ノイズや信号ロスの低減を図ることが可能となる。
【００３３】
次に、本発明に係るイメージセンサの第２実施形態について、詳細な説明を行う。
【００３４】
図３は、本発明に係るイメージセンサの第２実施形態を示す回路図である。
【００３５】
図３に示すように、本実施形態のイメージセンサは、先出の第１実施形態とほぼ同様の構成から成り、複数のフォトダイオードで１つの信号読出回路を共有する構成としている点に差違を有して成る。
【００３６】
具体的に述べると、光電変換装置１０−１は、２つのフォトダイオード１１−１、１１−２で、１組の信号読出回路１２−１、信号保持回路１３−１、及び、信号出力回路１４−１を共有する構成とされている。
【００３７】
また、光電変換装置１０−２〜１０−ｍも、上記と同様の構成から成る。従って、本実施形態のイメージセンサは、全体として、ｎ個（ただし、ｎ＝２ｍ）のフォトダイオード１１−１〜１１−ｎと、ｍ個の信号読出回路１２−１〜１２−ｍと、ｍ個の信号保持回路１３−１〜１３−ｍと、ｍ個の信号出力回路１４−１〜１４−ｍと、を有して成る。
【００３８】
このような構成とすることにより、図４で示すように、信号保持回路１３−１〜１４−ｍや信号出力回路１４−１〜１４−ｍだけでなく、信号読出回路１２−１〜１２−ｍについても、フォトダイオード１１−１〜１１−ｎに比べて、Ｘ方向に２倍の幅長を割り当てることができるので、Ｙ方向の回路長を従来の半分に短縮することが可能となり、延いては、より一層のチップ縮小を図ることが可能となる。
【００３９】
また、本実施形態のイメージセンサであれば、従来構成に比べて、信号読出回路１２−１〜１２−ｍの個数が半分で済むので、Ｘ方向のスキャン解像度を高める場合であっても消費電流の増大を抑えることが可能となる。
【００４０】
ただし、本実施形態を採用する場合には、フォトダイオード１１−１〜１１−ｎと信号読出回路１２−１〜１２−ｍとの間の配線長が伸びるため、ノイズや信号ロスの増大に対して、十分な対策を施すことが望ましい。
【００４１】
次に、本発明に係るイメージセンサの第３実施形態について、詳細な説明を行う。
【００４２】
図５は、本発明に係るイメージセンサの第３実施形態を示す回路図である。
【００４３】
本実施形態のイメージセンサは、第１〜第ｘ（例えばｘ＝８６４）の光電変換装置を一列に複数並べて成るラインセンサ部（ただし、図５では、説明を簡単とするために、第１の光電変換装置のみを描写）と、第１〜第ｘの光電変換装置に共通して接続される共通信号線Ｄ１、Ｌ１と、共通信号線Ｄ１、Ｌ１を介して供給される前記ラインセンサ部の出力信号にアナログ信号処理を施す共通アナログ回路（図５の例では、アンプＡＭＰ１Ｄ、ＡＭＰ１Ｌ、ＡＭＰ２Ａ、ＡＭＰ２Ｂ、ＡＭＰ３、及び、出力スイッチＳＷ１を含む）と、を有して成る。
【００４４】
図５に示すように、本実施形態のイメージセンサにおいて、第１の光電変換装置は、フォトダイオードＰＤ１、ＰＤ２と、Ｐチャネル型ＭＯＳ［Metal-Oxide-Semiconductor］電界効果トランジスタＰ１、Ｐ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ８と、定電流源Ｉ１と、キャパシタＣＤ１、ＣＬ１と、を有して成る。
【００４５】
トランジスタＰ１のソースは、バイアス電圧ＢＩＡＳの印加端に接続されている。トランジスタＰ１のドレインは、フォトダイオードＰＤ１のカソードに接続されている。フォトダイオードＰＤ１のアノードは、接地端に接続されている。トランジスタＰ１のゲートは、リセット信号ＶＢＯの印加端に接続されている。トランジスタＰ１のバックゲートは電源端に接続されている。トランジスタＮ１のドレインは、電源端に接続されている。トランジスタＮ１のゲートは、フォトダイオードＰＤ１のカソードに接続されている。トランジスタＮ１のソースは、トランジスタＮ２のドレインに接続されている。トランジスタＮ２のゲートは、セレクト信号ＮＳＦＯの印加端に接続されている。トランジスタＮ２のソースは、定電流源Ｉ１の電流引込端に接続されている。トランジスタＮ１、Ｎ２のバックゲートは、いずれも接地端に接続されている。
【００４６】
トランジスタＰ２のソースは、バイアス電圧ＢＩＡＳの印加端に接続されている。トランジスタＰ２のドレインは、フォトダイオードＰＤ２のカソードに接続されている。フォトダイオードＰＤ２のアノードは、接地端に接続されている。トランジスタＰ２のゲートは、リセット信号ＶＢＥの印加端に接続されている。トランジスタＰ２のバックゲートは電源端に接続されている。トランジスタＮ３のドレインは、電源端に接続されている。トランジスタＮ３のゲートは、フォトダイオードＰＤ２のカソードに接続されている。トランジスタＮ３のソースは、トランジスタＮ４のドレインに接続されている。トランジスタＮ４のゲートは、セレクト信号ＮＳＦＥの印加端に接続されている。トランジスタＮ４のソースは、定電流源Ｉ１の電流引込端に接続されている。トランジスタＮ３、Ｎ４のバックゲートは、いずれも接地端に接続されている。
【００４７】
トランジスタＮ５のドレインは、トランジスタＮ２、Ｎ４のソースに接続されている。トランジスタＮ５のソースは、キャパシタＣＤ１の一端に接続されている。キャパシタＣＤ１の他端は、接地端に接続されている。トランジスタＮ５のゲートは、ライト信号ＷＴＤの印加端に接続されている。トランジスタＮ５のバックゲートは、接地端に接続されている。トランジスタＮ６のドレインは、キャパシタＣＤ１の一端に接続されている。トランジスタＮ６のソースは、共通信号線Ｄ１に接続されている。トランジスタＮ６のゲートは、リード信号ＲＤ１の印加端に接続されている。トランジスタＮ６のバックゲートは、接地端に接続されている。
【００４８】
トランジスタＮ７のドレインは、トランジスタＮ２、Ｎ４のソースに接続されている。トランジスタＮ７のソースは、キャパシタＣＬ１の一端に接続されている。キャパシタＣＬ１の他端は、接地端に接続されている。トランジスタＮ７のゲートは、ライト信号ＷＴＬの印加端に接続されている。トランジスタＮ７のバックゲートは、接地端に接続されている。トランジスタＮ８のドレインは、キャパシタＣＬ１の一端に接続されている。トランジスタＮ８のソースは、共通信号線Ｌ１に接続されている。トランジスタＮ８のゲートは、リード信号ＲＤ１の印加端に接続されている。トランジスタＮ８のバックゲートは、接地端に接続されている。
【００４９】
上記構成から成る第１の光電変換装置において、フォトダイオードＰＤ１、ＰＤ２は、それぞれ、第１実施形態のフォトダイオード１１−１、１１−２に相当する。また、トランジスタＮ１と定電流源Ｉ１で形成される第１のソースフォロワ、及び、トランジスタＮ３と定電流源Ｉ１で形成される第２のソースフォロワは、それぞれ、信号読出回路１２−１、１２−２に相当する。また、キャパシタＣＤ１、ＣＬ１は、信号保持回路１３−１に相当する。また、トランジスタＮ６、Ｎ８は、信号出力回路１４−１に相当する。
【００５０】
なお、第１〜第ｘの光電変換装置は、いずれも同様の構成から成り、合計で２ｘ個（例えば、２ｘ＝２×８６４＝１７２８個）のフォトダイオードＰＤ１、ＰＤ２、…、ＰＤ２ｘが一列に配列されたレイアウトとなっている。ただし、第１〜第ｘの光電変換装置に各々入力されるリード信号ＲＤ１〜ＲＤｘについては、互いにパルス生成タイミングの異なる個別の信号とされている（後出の図６を参照）。
【００５１】
また、図５には明示していないが、上記構成から成るイメージセンサを搭載した画像処理装置には、上記のリード信号ＲＤ１〜ＲＤｘなど、種々の制御信号を生成して、イメージセンサを制御する制御回路（マイコンなど）や、原稿を照明する光源（例えば、白色やＲＧＢのＬＥＤ［Light Emitting Diode］光源）が当然に搭載されている。なお、上記構成から成るイメージセンサを搭載した画像処理装置としては、ファクシミリ、プリンタ複合機、デジタル複写機、スキャナなどを一例に挙げることができる。
【００５２】
図６は、上記構成から成るイメージセンサの動作（特に、スキャン解像度２４００［ｄｐｉ］、奇数ビット検出モード）を説明するためのタイミングチャートであり、上から順に、スタートパルス信号ＳＰ、基準クロック信号ＣＬＫ、定電流制御信号ＩＳＥＬ、ライト信号ＷＴＬ（光電流用）、リセット信号ＶＢＯ（奇数ビット用）、リセット信号ＶＢＥ（偶数ビット用）、セレクト信号ＮＳＦＯ（奇数ビット用）、セレクト信号ＮＳＦＥ（偶数ビット用）、ライト信号ＷＴＤ（暗電流用）、リード信号ＲＤ１〜ＲＤ８６４、リードイネーブル信号ＲＤ＿ＥＮＡ、及び、出力信号ＶＯＵＴを示している。なお、偶数ビット検出モードでは、括弧付きの符号で示すように、リセット信号ＶＢＯ、ＶＢＥの論理、及び、セレクト信号ＮＳＦＯ、ＮＳＦＥの論理がそれぞれ互いに逆転される。
【００５３】
以下では、第１〜第ｘの光電変換装置の各動作に関して、特に断らない限り、第１の光電変換装置の動作を例に挙げて説明する。
【００５４】
スキャン解像度２４００［ｄｐｉ］、奇数ビット検出モードにおいて、スタートパルス信号ＳＰにパルスが立ち上げられると、その立上がりエッジで定電流制御信号ＩＳＥＬがローレベルとされ、定電流源Ｉ１がオンされる。なお、定電流制御信号ＩＳＥＬは、後述するキャパシタＣＤ１、ＣＬ１への信号保持動作が完了した後にハイレベルに戻され、定電流源Ｉ１がオフされる。このような構成であれば、不要な電流を消費せずに済む。
【００５５】
定電流制御信号ＩＳＥＬがローレベルとされた後、リードイネーブル信号ＲＤ＿ＥＮＡがハイレベルとされ、出力スイッチＳＷ１がオンされる。これにより、イメージセンサは出力信号ＶＯＵＴを出力可能な状態となる。
【００５６】
リードイネーブル信号ＲＤ＿ＥＮＡがハイレベルとされた後、セレクト信号ＮＳＦＯがハイレベルとされ、トランジスタＮ２がオンされる。これにより、第１のソースフォロワは、フォトダイオードＰＤ１のカソード電圧に応じた電流信号を出力する状態となる。一方、セレクト信号ＮＳＦＥは、ローレベルに維持され、トランジスタＮ４はオフのままとなる。従って、第２のソースフォロワは、非駆動状態とされる。
【００５７】
セレクト信号ＮＳＦＯがハイレベルとされた後、ライト信号ＷＴＬにパルスが立ち上げられる。これにより、トランジスタＮ７がオンされ、第１のソースフォロワから出力される電流信号によってキャパシタＣＬ１が充電される。なお、フォトダイオードＰＤ１のカソード電圧は、フォトダイオードＰＤ１の受光量（露光期間に生じた光電流量）が大きいほど低下する。従って、第１のソースフォロワから出力される電流信号は、フォトダイオードＰＤ１の受光量が大きいほど小さくなり、延いては、キャパシタＣＬ１の充電電圧が低くなる。
【００５８】
このように、フォトダイオードＰＤ１の受光量は、第１のソースフォロワの電流信号として読み出され、キャパシタＣＬ１の充電電圧として保持される。
【００５９】
キャパシタＣＬ１が充電された後、リセット信号ＶＢＯにパルスが立ち下げられる。これにより、トランジスタＰ１がオンされ、フォトダイオードＰＤ１のカソード電圧が所定のバイアス電圧ＢＩＡＳまで引き上げられる。
【００６０】
フォトダイオードＰＤ１のカソード電圧がリセットされた後、ライト信号ＷＴＤにパルスが立ち上げられる。これにより、トランジスタＮ５がオンされ、第１のソースフォロワから出力される電流信号によってキャパシタＣＤ１が充電される。なお、フォトダイオードＰＤ１のカソード電圧は、理想的には、リセットによってバイアス電圧ＢＩＡＳまで引き上げられるが、実際には、フォトダイオードＰＤ１の非露光期間に生じる暗電流の分だけ、バイアス電圧ＢＩＡＳよりも低くなる。従って、第１のソースフォロワから出力される電流信号は、フォトダイオードＰＤ１の暗電流量が大きいほど小さくなり、延いては、キャパシタＣＤ１の充電電圧が低くなる。
【００６１】
このように、フォトダイオードＰＤ１の暗電流量は、第１のソースフォロワの電流信号として読み出され、キャパシタＣＤ１の充電電圧として保持される。
【００６２】
キャパシタＣＬ１、ＣＤ１への信号保持動作が完了した後、リード信号ＲＤ１にパルスが立ち上げられる。これにより、トランジスタＮ６、Ｎ８がいずれもオンされるので、キャパシタＣＤ１の充電電圧は、共通信号線Ｄ１を介して、アンプＡＭＰ１Ｄに入力され、また、キャパシタＣＬ１の充電電圧は、共通信号線Ｌ１を介して、アンプＡＭＰ１Ｌに入力される。
【００６３】
なお、共通信号線Ｄ１、Ｌ１の配線レイアウトに関しては、各々に付随する寄生容量の大きさが等しくなるように、互いに対称性を持たせることが望ましい。
【００６４】
また、図５の例では、第１〜第ｘの光電変換装置を全て共通信号線Ｄ１、Ｌ１に接続する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、第１〜第８６４の光電変換装置を２つのグループに区分した上で、第１のグループ（第１〜第４３２の光電変換装置）が接続される第１の共通信号線Ｄ１、Ｌ１と、第２のグループ（第４３３〜第８６４の光電変換装置）が接続される第２の共通信号線Ｄ２、Ｌ２とを選択的に用いる構成としても構わない。このような構成とすることにより、共通信号線に付随する寄生容量を低減して、信号ロスを抑制することが可能となる。
【００６５】
アンプＡＭＰ１Ｄは、キャパシタＣＤ１の充電電圧を緩衝増幅して、アンプＡＭＰ２Ａの非反転入力端（＋）に出力する。アンプＡＭＰ１Ｌは、キャパシタＣＬ１の充電電圧を緩衝増幅して、アンプＡＭＰ２Ｂの反転入力端（−）に出力する。
【００６６】
アンプＡＭＰ２Ａは、ＡＭＰ１Ｄを介して入力されるキャパシタＣＤ１の充電電圧（フォトダイオードＰＤ１の暗電流量に相当する電圧信号）と、ＡＭＰ１Ｌを介して入力されるキャパシタＣＬ１の充電電圧（フォトダイオードＰＤ１の受光量に相当する電圧信号）との差分を取り、これを所定のゲインで増幅してアンプＡＭＰ２Ｂに出力する。このような構成とすることにより、フォトダイオードＰＤ１の暗電流に起因するノイズをキャンセルして、イメージセンサの精度を高めることが可能となる。
【００６７】
アンプＡＭＰ２Ｂは、アンプＡＭＰ２Ａの出力信号を所定のゲインで増幅して、アンプＡＭＰ３に出力する。なお、アンプＡＭＰ２Ｂのゲインは、原稿のスキャン速度に応じて可変制御される。具体的には、原稿のスキャン速度が速いほど、フォトダイオードＰＤ１の露光時間が短くなり、出力信号ＶＯＵＴが低レベルとなることに鑑み、アンプＡＭＰ２Ｂのゲインが大きい値に設定される。このような構成とすることにより、原稿のスキャン速度に依らず、常に所望レベルの出力信号ＶＯＵＴを得ることが可能となる。
【００６８】
アンプＡＭＰ３は、アンプＡＭＰ２Ｂの出力信号を緩衝増幅し、これを出力信号ＶＯＵＴとして、後段に出力する。
【００６９】
その後も、リード信号ＲＤ２〜ＲＤ８６４に順次パルスが立ち上げられて、奇数ビットの出力信号ＶＯＵＴが順次生成される。そして、イメージセンサの動作モードは、奇数ビット検出モードから偶数ビット検出モードに切り替えられる。
【００７０】
偶数ビット検出モードでは、奇数ビット検出モードとは逆に、セレクト信号ＮＳＦＥがハイレベルとされ、トランジスタＮ４がオンされる。これにより、第２のソースフォロワは、フォトダイオードＰＤ２のカソード電圧に応じた電流信号を出力する状態となる。一方、セレクト信号ＮＳＦＯは、ローレベルに維持され、トランジスタＮ２はオフのままとなる。従って、第１のソースフォロワは、非駆動状態とされる。その後は、先述と同様の動作により、フォトダイオードＰＤ２の受光量及び暗電流量がキャパシタＣＬ１、ＣＤ１の充電電圧として各々保持され、アンプＡＭＰ３Ａでの差分増幅を経て、偶数ビットの出力信号ＶＯＵＴが順次生成される。
【００７１】
このように、上記構成から成るイメージセンサを備えた画像処理装置において、マイコン等の制御回路は、第１〜第ｘの光電変換装置を一巡する毎に、各々を形成する複数のフォトダイオードＰＤ１〜ＰＤ２ｘを順次切り替えるように、ラインセンサ部の信号出力を制御する構成とされている。
【００７２】
より具体的に述べると、従来のイメージセンサでは、１ライン分の信号を読み出す場合に、１ビット目、２ビット目、３ビット目、…、ｘビット目というように、ｘビット分の出力信号ＶＯＵＴが順次読み出されていたが、上記構成から成るイメージセンサでは、まず、１ビット目、３ビット目、５ビット目、…、（２ｘ−１）ビット目というように、奇数ビット分の出力信号ＶＯＵＴが順次読み出され、続いて２ビット目、４ビット目、６ビット目、…、２ｘビット目というように、偶数ビット分の出力信号ＶＯＵＴが順次読み出される構成とされている。
【００７３】
このような構成とすることにより、奇数ビットのフォトダイオードＰＤ１、ＰＤ３、ＰＤ５、…、ＰＤ（２ｘ−１）の信号出力を行っている間に、偶数ビットのフォトダイオードＰＤ２、ＰＤ４、ＰＤ６、…、ＰＤ２ｘの信号読出（光電流及び暗電流の検出）を同時並行で実施することが可能となる。
【００７４】
なお、上記一連の処理により、スキャン解像度２４００［ｄｐｉ］では、１ライン毎に１７２８ビット（＝８６４×２ビット）の出力信号ＶＯＵＴが生成される。
【００７５】
また、イメージセンサのスキャン解像度を１２００［ｄｐｉ］に切り替える場合には、奇数ビットのフォトダイオードと偶数ビットのフォトダイオードのうち、いずれか一方のみを用いればよい。すなわち、上記した奇数ビット検出モード及び偶数ビット検出モードのいずれか一方のみで信号を読み出せばよい。なお、スキャン解像度１２００［ｄｐｉ］では、１ライン毎に８６４ビットの出力信号ＶＯＵＴが生成される。
【００７６】
また、イメージセンサのスキャン解像度を６００［ｄｐｉ］に切り替える場合には、奇数ビットのフォトダイオードと偶数ビットのフォトダイオードのうち、いずれか一方のみを用いた上で、さらに、隣接する光電変換装置を２つずつ同時に選択して信号を読み出せばよい。具体的には、リード信号ＲＤ１〜ＲＤｘを（ＲＤ１、ＲＤ２）組、（ＲＤ３、ＲＤ４）組、…、（ＲＤ（ｘ−１）、ＲＤｘ）組というように区分し、各組に同じタイミングでパルスを立ち上げる構成とすればよい。なお、スキャン解像度６００［ｄｐｉ］では１ライン毎に４３２ビットの出力信号ＶＯＵＴが生成される。
【００７７】
また、イメージセンサのスキャン解像度を３００［ｄｐｉ］に切り替える場合には、奇数ビットのフォトダイオードと偶数ビットのフォトダイオードのうち、いずれか一方のみを用いた上で、さらに、隣接する光電変換装置を４つずつ同時に選択して信号を読み出せばよい。具体的には、リード信号ＲＤ１〜ＲＤｘを（ＲＤ１〜Ｒ４）組、（ＲＤ５〜ＲＤ８）組、…、（ＲＤ（ｘ−３）〜ＲＤｘ）組というように区分し、各組に同じタイミングでパルスを立ち上げる構成とすればよい。なお、スキャン解像度３００［ｄｐｉ］では、１ライン毎に２１６ビットの出力信号ＶＯＵＴが生成される。
【００７８】
続いて、ＲＧＢセンシング時の動作について詳細に説明する。
【００７９】
まず、スキャン解像度３００［ｄｐｉ］、６００［ｄｐｉ］、１２００［ｄｐｉ］のいずれかが選択されている場合の動作について、図７を参照しながら説明する。
【００８０】
図７は、ＲＧＢセンシング時の動作を説明するためのタイミングチャートであり、上から順に、フォトダイオード蓄積時間、赤発光信号ＬＥＤ＿Ｒ、緑発光信号ＬＥＤ＿Ｇ、青発光信号ＬＥＤ＿Ｂ、スタートパルス信号ＳＰ、モード信号ＭＯＤＥ、ライト信号ＷＴＬ（光電流用）、リセット信号ＶＢＥ（偶数ビット用）、リセット信号ＶＢＯ（奇数ビット用）、ライト信号ＷＴＤ（暗電流用）、及び、出力信号ＶＯＵＴを示している。なお、図７の例では、奇数ビットのフォトダイオードのみを用いているため、偶数ビット用のリセット信号ＶＢＥは、常にハイレベルとされている。
【００８１】
周期Ｔ１では、まず、ライト信号ＷＴＬ、リセット信号ＶＢＯ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前周期Ｔ０の赤色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後、出力信号ＶＯＵＴ（Ｒ＿１ライン目）の生成処理が開始される。一方、出力信号ＶＯＵＴの生成処理と並行する形で緑色光が点灯される。
【００８２】
周期Ｔ２では、まず、ライト信号ＷＴＬ、リセット信号ＶＢＯ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前周期Ｔ１の緑色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後、出力信号ＶＯＵＴ（Ｇ＿１ライン目）の生成処理が開始される。一方、出力信号ＶＯＵＴの生成処理と並行する形で青色光が点灯される。
【００８３】
周期Ｔ３では、まず、ライト信号ＷＴＬ、リセット信号ＶＢＯ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前周期Ｔ２の青色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後、出力信号ＶＯＵＴ（Ｂ＿１ライン目）の生成処理が開始される。一方、出力信号ＶＯＵＴの生成処理と並行する形で緑色光が点灯される。
【００８４】
以降の周期においても、上記と同様の動作が繰り返される。
【００８５】
次に、スキャン解像度２４００［ｄｐｉ］が選択されている場合の動作について、図８を参照しながら説明する。
【００８６】
図８は、ＲＧＢセンシング時の動作を説明するためのタイミングチャートであり、上から順に、奇数ビットのフォトダイオード蓄積時間、偶数ビットのフォトダイオード蓄積時間、赤発光信号ＬＥＤ＿Ｒ、緑発光信号ＬＥＤ＿Ｇ、青発光信号ＬＥＤ＿Ｂ、スタートパルス信号ＳＰ、モード信号ＭＯＤＥ、ライト信号ＷＴＬ（光電流用）、リセット信号ＶＢＥ（偶数ビット用）、リセット信号ＶＢＯ（奇数ビット用）、ライト信号ＷＴＤ（暗電流用）、及び、出力信号ＶＯＵＴを示している。
【００８７】
周期Ｔ５では、まず、モード信号ＭＯＤＥがハイレベル（奇数ビット選択論理）とされた状態で、ライト信号ＷＴＬ、リセット信号ＶＢＯ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前の周期Ｔ４の赤色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後、奇数ビット分の出力信号ＶＯＵＴ（Ｒｏｄｄ＿１ライン目）が順次生成される。なお、奇数ビットのフォトダイオードと偶数ビットのフォトダイオードとの間で、受光量に差が生じないように、周期Ｔ５では、赤色光の点灯が行われない。
【００８８】
周期Ｔ６では、まず、モード信号ＭＯＤＥがローレベル（偶数ビット選択論理）とされた状態で、ライト信号ＷＴＬ、リセット信号ＶＢＥ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前々周期Ｔ４の赤色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後に、偶数ビット分の出力信号ＶＯＵＴ（Ｒｅｖｅｎ＿１ライン目）が順次生成される。一方、出力信号ＶＯＵＴの生成処理と並行する形で緑色光が点灯される。
【００８９】
周期Ｔ７では、まず、モード信号ＭＯＤＥがハイレベル（奇数ビット選択論理）とされた状態で、ライト信号ＷＴＬ、リセット信号ＶＢＯ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前の周期Ｔ６の緑色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後、奇数ビット分の出力信号ＶＯＵＴ（Ｇｏｄｄ＿１ライン目）が順次生成される。なお、奇数ビットのフォトダイオードと偶数ビットのフォトダイオードとの間で、受光量に差が生じないように、周期Ｔ７では、緑色光の点灯が行われない。
【００９０】
周期Ｔ８では、まず、モード信号ＭＯＤＥがローレベル（偶数ビット選択論理）とされた状態で、ライト信号ＷＴＬ、リセット信号ＶＢＥ、及び、ライト信号ＷＴＤに順次パルスが生成され、フォトダイオードの受光量（前々周期Ｔ６の緑色露光期間に生じた光電流量）に応じた信号と、フォトダイオードの暗電流に応じた信号が各々読み出された後に、偶数ビット分の出力信号ＶＯＵＴ（Ｇｅｖｅｎ＿１ライン目）が順次生成される。一方、出力信号ＶＯＵＴの生成処理と並行する形で青色光が点灯される。
【００９１】
以降の周期においても、上記と同様の動作が繰り返される。
【００９２】
なお、上記の実施形態では、ファクシミリ、プリンタ複合機、デジタル複写機、スキャナなどの画像処理装置に搭載されるイメージセンサ（ラインセンサ）に本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の光電変換装置、固体撮像装置、画像入力装置にも広く適用することが可能である。
【００９３】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００９４】
本発明は、光電変換装置の回路規模を縮小する上で有用な技術であり、例えば、ファクシミリ、プリンタ複合機、デジタル複写機、スキャナなどに好適な技術である。
【図面の簡単な説明】
【００９５】
【図１】は、本発明に係るイメージセンサの第１実施形態を示す回路図である。
【図２】は、第１実施形態のイメージセンサのレイアウト図である。
【図３】は、本発明に係るイメージセンサの第２実施形態を示す回路図である。
【図４】は、第２実施形態のイメージセンサのレイアウト図である。
【図５】は、本発明に係るイメージセンサの第３実施形態を示す回路図である。
【図６】は、第３実施形態のイメージセンサの動作タイミングチャートである。
【図７】は、ＲＧＢセンシング時（３００ｄｐｉ、６００ｄｐｉ、１２００ｄｐｉ）のタイミングチャートである。
【図８】は、ＲＧＢセンシング時（２４００ｄｐｉ）のタイミングチャートである。
【図９】は、イメージセンサの一従来例を示す回路図である。
【図１０】は、従来のイメージセンサのレイアウト図である。
【符号の説明】
【００９６】
１０−１、１０−２、…、１０−ｍ    光電変換装置
１１−１、１１−２、…、１１−ｎ    フォトダイオード（光電変換素子）
１２−１、１２−２、…、１２−ｍ、…、１２−ｎ    信号読出回路
１３−１、１３−２、…、１３−ｍ    信号保持回路
１４−１、１４−２、…、１４−ｍ    信号出力回路
２０    共通信号線
ＰＤ１、ＰＤ２    フォトダイオード（光電変換素子）
Ｐ１、Ｐ２    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１〜Ｎ８    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｉ１    定電流源
ＣＤ１、ＣＬ１    キャパシタ
Ｄ１、Ｌ１    共通信号線
ＡＭＰ１Ｄ、ＡＭＰ１Ｌ、ＡＭＰ２Ａ、ＡＭＰ２Ｂ、ＡＭＰ３    アンプ
ＳＷ１    出力スイッチ
【図１】
2009253928.tif 000003
【図２】
2009253928.tif 000004
【図３】
2009253928.tif 000005
【図４】
2009253928.tif 000006
【図５】
2009253928.tif 000007
【図６】
2009253928.tif 000008
【図７】
2009253928.tif 000009
【図８】
2009253928.tif 000010
【図９】
2009253928.tif 000011
【図１０】
2009253928.tif 000012