(57)【要約】【課題】スイッチング電源回路において、起動特性を改善すると共にリーク電流を防止する。【解決手段】このスイッチング電源回路は、入力電位が供給される入力端子に一端が接続されたコイルと、コイルの他端と基準電位との間に接続されたスイッチング用のＮチャネルトランジスタと、コイルの他端と出力端子との間に接続された整流素子と、出力端子と基準電位との間に接続され、昇圧電位を平滑するコンデンサと、スイッチング用のＮチャネルトランジスタのゲートをパルス駆動する昇圧制御部と、入力電位又は昇圧電位が所定の値以下のときにスイッチング用のＮチャネルトランジスタのバックゲートに第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときにスイッチング用のＮチャネルトランジスタのバックゲートに第１の電圧よりも高い第２の電圧を印加する閾値制御部とを具備する。【選択図】図１
2009253990.tif 000002
【特許請求の範囲】
【請求項１】
入力電位が供給される入力端子に一端が接続されたコイルと、
前記コイルの他端と基準電位との間に接続されたスイッチング用のＮチャネルトランジスタと、
前記コイルの他端と出力端子との間に接続された整流素子と、
前記出力端子と基準電位との間に接続され、昇圧電位を平滑するコンデンサと、
前記スイッチング用のＮチャネルトランジスタのゲートをパルス駆動する昇圧制御部と、
入力電位又は昇圧電位が所定の値以下のときに前記スイッチング用のＮチャネルトランジスタのバックゲートに第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときに前記スイッチング用のＮチャネルトランジスタのバックゲートに第１の電圧よりも高い第２の電圧を印加する閾値制御部と、
を具備するスイッチング電源回路。
【請求項２】
前記閾値制御部が、
前記入力端子に一端が接続された抵抗と、
前記抵抗の他端と基準電位との間に接続され、前記入力端子又は前記出力端子にゲートが接続された第２のＮチャネルトランジスタと、
前記入力端子又は前記出力端子と基準電位との間に直列に接続され、前記第２のＮチャネルトランジスタのドレインにゲートが接続され、前記スイッチング用のＮチャネルトランジスタのバックゲートにドレインが接続された第１のＰチャネルトランジスタ及び第３のＮチャネルトランジスタと、
を含み、前記スイッチング用のＮチャネルトランジスタ及び前記第３のＮチャネルトランジスタの閾値が、前記第１のＰチャネルトランジスタ及び前記第２のＮチャネルトランジスタの閾値よりも小さい、請求項１記載のスイッチング電源回路。
【請求項３】
前記昇圧制御部が、
入力電位又は昇圧電位が所定の値以下のときに、入力電位が供給されて前記スイッチング用のＮチャネルトランジスタのゲートをパルス駆動する起動回路と、
入力電位又は昇圧電位が所定の値を超えたときに、入力電位又は昇圧電位が供給されて前記スイッチング用のＮチャネルトランジスタのゲートにＰＷＭ（パルス幅変調）信号を印加するＰＷＭ制御回路と、
を含む、請求項１又は２記載のスイッチング電源回路。
【請求項４】
入力電位が供給される入力端子に一端が接続されたコイルと、
前記コイルの他端と基準電位との間に並列に接続されたスイッチング用の第１のＮチャネルトランジスタ及び第２のＮチャネルトランジスタと、
前記コイルの他端と出力端子との間に接続された整流素子と、
前記出力端子と基準電位との間に接続され、昇圧電位を平滑するコンデンサと、
入力電位又は昇圧電位が所定の値以下のときに、入力電位が供給されて前記第１のＮチャネルトランジスタのゲートをパルス駆動する起動回路と、
入力電位又は昇圧電位が所定の値以下のときに前記第１のＮチャネルトランジスタのバックゲートに第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときに前記第１のＮチャネルトランジスタのバックゲートに第１の電圧よりも高い第２の電圧を印加する閾値制御部と、
入力電位又は昇圧電位が所定の値を超えたときに、入力電位又は昇圧電位が供給されて前記第２のＮチャネルトランジスタのゲートにＰＷＭ（パルス幅変調）信号を印加するＰＷＭ制御回路と、
を具備するスイッチング電源回路。
【請求項５】
前記第１のＮチャネルトランジスタの閾値が、前記第２のＮチャネルトランジスタの閾値よりも小さい、請求項４記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給される電源電圧をスイッチングすることにより所望の電圧に変換するスイッチング電源回路に関し、特に、低電圧で動作するスイッチング電源回路に関する。
【背景技術】
【０００２】
スイッチング電源回路は、スイッチング素子を用いて電源電圧をスイッチングすることにより、電源電圧を昇圧又は降圧して所望の出力電圧を得る電力変換回路であって、スイッチングレギュレータとも呼ばれている。その中でも、直流電圧を別の直流電圧に変換するスイッチング電源回路は、ＤＣ−ＤＣコンバータと呼ばれている。スイッチング電源回路によれば、電圧降下をジュール熱として放出するシリーズレギュレータとは異なり、電力の損失を小さくできるので、高効率を得ることが容易である。
【０００３】
図９は、従来のスイッチング電源回路の構成例を示す図である。このスイッチング電源回路は、入力電位ＶＩＮを供給する直流電源（バッテリ等）１１に一端が接続されたコイル１２と、コイル１２の他端に接続されたスイッチング用のＮチャネルＭＯＳトランジスタＱＮ１１と、コイル１２の他端にアノードが接続された整流用のダイオード１３と、ダイオード１３のカソードに接続された平滑用のコンデンサＣ１１と、ＮチャネルＭＯＳトランジスタＱＮ１１のゲートにＰＷＭ（パルス幅変調）信号を印加するＰＷＭ制御回路１４とを有しており、入力電位ＶＩＮを昇圧して昇圧電位ＶＯＵＴを生成する。
【０００４】
図９において、ＰＷＭ制御回路１４は、トランジスタＱＮ１１に対する駆動能力を確保するために、昇圧電位ＶＯＵＴが供給されて動作する。起動時においては、出力端子には昇圧電圧が生成されていないので、入力電位ＶＩＮよりもダイオード１３の順方向電圧ＶＦだけ低い電圧（ＶＩＮ−ＶＦ）がＰＷＭ制御回路１４に供給される。スイッチング電源回路が昇圧動作を開始するためには、トランジスタＱＮ１１の閾値電圧及びPWM制御回路１４の最低動作電圧が（ＶＩＮ−ＶＦ）よりも低くなければならない。しかしながら、入力電位ＶＩＮが低い場合には、ダイオード１３の順方向電圧ＶＦによる電圧低下が無視できないものとなるので、昇圧動作を開始できないという問題が生じる。
【０００５】
一方、図９において破線で示すように、入力電位ＶＩＮをＰＷＭ制御回路１４に供給することによって、昇圧動作開始時にダイオード１３の順方向電圧ＶＦによる電圧低下の影響を受けない構成にしても良いが、その場合には、昇圧動作が開始された後に出力端子に昇圧電圧が得られても、ＰＷＭ制御回路１４において昇圧電位ＶＯＵＴを利用することができないという課題が残る。昇圧が開始されると、ＶＩＮ≦ＶＯＵＴとなるので、ＰＷＭ制御回路１４において昇圧電位ＶＯＵＴを利用すること、即ち、トランジスタＱＮ１１をより高い電圧で駆動することは、昇圧回路の能力・効率向上につながるからである。
【０００６】
関連する技術として、特許文献１には、昇圧型のスイッチング電源回路の昇圧時の効率を向上させる技術が開示されている。このスイッチング電源回路においては、コイルと第１のトランジスタの共通接続点と出力端子との間にダイオードを接続し、第１のトランジスタに並列に第２のトランジスタを接続して、起動初期に第１のトランジスタのゲートに電源端子の電圧の振幅と同一振幅のクロックを入力し、出力電圧が所定値に達した後は第２のトランジスタのゲートに出力端子に得られる電圧と同一振幅のクロックを入力する。
【０００７】
また、特許文献１には、トランジスタのしきい値を低くしてスイッチング電源回路の起動特性を改善することも開示されている。しかしながら、単にトランジスタのしきい値を低くすると、起動後にリーク電流が増加して消費電流が大きくなるという問題がある。
【特許文献１】特開平９−７４７４２号公報（第１−２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、上記の点に鑑み、本発明は、供給される電源電圧をスイッチングすることにより所望の電圧に変換するスイッチング電源回路において、起動特性を改善すると共にリーク電流を防止することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の第１の観点に係るスイッチング電源回路は、入力電位が供給される入力端子に一端が接続されたコイルと、コイルの他端と基準電位との間に接続されたスイッチング用のＮチャネルトランジスタと、コイルの他端と出力端子との間に接続された整流素子と、出力端子と基準電位との間に接続され、昇圧電位を平滑するコンデンサと、スイッチング用のＮチャネルトランジスタのゲートをパルス駆動する昇圧制御部と、入力電位又は昇圧電位が所定の値以下のときにスイッチング用のＮチャネルトランジスタのバックゲートに第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときにスイッチング用のＮチャネルトランジスタのバックゲートに第１の電圧よりも高い第２の電圧を印加する閾値制御部とを具備する。
【００１０】
ここで、閾値制御部が、入力端子に一端が接続された抵抗と、抵抗の他端と基準電位との間に接続され、入力端子又は出力端子にゲートが接続された第２のＮチャネルトランジスタと、入力端子又は出力端子と基準電位との間に直列に接続され、第２のＮチャネルトランジスタのドレインにゲートが接続された第１のＰチャネルトランジスタ及び第３のＮチャネルトランジスタとを含むようにしても良く、スイッチング用のＮチャネルトランジスタ及び第３のＮチャネルトランジスタの閾値を、第１のＰチャネルトランジスタ及び第２のＮチャネルトランジスタの閾値よりも小さくすることが望ましい。
【００１１】
また、昇圧制御部が、入力電位又は昇圧電位が所定の値以下のときに、入力電位が供給されてスイッチング用のＮチャネルトランジスタのゲートをパルス駆動する起動回路と、入力電位又は昇圧電位が所定の値を超えたときに、入力電位又は昇圧電位が供給されてスイッチング用のＮチャネルトランジスタのゲートにＰＷＭ（パルス幅変調）信号を印加するＰＷＭ制御回路とを含むようにしても良い。
【００１２】
さらに、本発明の第２の観点に係るスイッチング電源回路は、入力電位が供給される入力端子に一端が接続されたコイルと、コイルの他端と基準電位との間に並列に接続されたスイッチング用の第１のＮチャネルトランジスタ及び第２のＮチャネルトランジスタと、コイルの他端と出力端子との間に接続された整流素子と、出力端子と基準電位との間に接続され、昇圧電位を平滑するコンデンサと、入力電位又は昇圧電位が所定の値以下のときに、入力電位が供給されて第１のＮチャネルトランジスタのゲートをパルス駆動する起動回路と、入力電位又は昇圧電位が所定の値以下のときに第１のＮチャネルトランジスタのバックゲートに第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときに第１のＮチャネルトランジスタのバックゲートに第１の電圧よりも高い第２の電圧を印加する閾値制御部と、入力電位又は昇圧電位が所定の値を超えたときに、入力電位又は昇圧電位が供給されて第２のＮチャネルトランジスタのゲートにＰＷＭ（パルス幅変調）信号を印加するＰＷＭ制御回路とを具備する。
【００１３】
ここで、第１のＮチャネルトランジスタの閾値を、第２のＮチャネルトランジスタの閾値よりも小さくすることが望ましい。
【発明の効果】
【００１４】
本発明によれば、入力電位又は昇圧電位が所定の値以下のときにスイッチング用の少なくとも１つのトランジスタのバックゲートに第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときに該トランジスタのバックゲートに第１の電圧よりも高い第２の電圧を印加することにより、起動時には該トランジスタの閾値を小さくしてスイッチング電源回路の起動特性を改善すると共に、起動後には該トランジスタの閾値を大きくしてリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、直流電源（バッテリ等）１から入力電位ＶＩＮが供給される入力端子に一端が接続されたコイル２と、コイル２の他端と基準電位（以下の実施形態においては、接地電位（０Ｖ）とする）との間に接続されたスイッチング用のＮチャネルＭＯＳトランジスタＱＮ１と、コイル２の他端にアノードが接続され、出力端子にカソードが接続された整流素子としてのダイオード３と、出力端子と基準電位との間に接続され、昇圧電位ＶＯＵＴを平滑するコンデンサＣ１と、トランジスタＱＮ１のゲートをパルス駆動する昇圧制御部４と、トランジスタＱＮ１の閾値を制御する閾値制御部５とを有している。
【００１６】
トランジスタＱＮ１は、サイズが非常に大きい大電力用のトランジスタであり、チャネルドーズ量を調節することにより、通常のトランジスタよりも閾値が低くなっている。昇圧制御部４は、トランジスタＱＮ１にスイッチング動作を開始させ、昇圧電位ＶＯＵＴが所定の値となるようにＰＷＭ（パルス幅変調）制御を行う。なお、昇圧制御部４の電源としては、昇圧電位ＶＯＵＴの替わりに入力電位ＶＩＮを利用しても良い。
【００１７】
トランジスタＱＮ１がオン状態になると、コイル２に電流が流れる。トランジスタＱＮ１がオフ状態になると、コイル２は電流を維持しようとするので、ダイオード３のアノード電位が上昇し、ダイオード３に電流が流れてコンデンサＣ１に電荷が蓄積される。このような動作を繰り返すことにより、ダイオード３によって整流動作が行われて、コンデンサＣ１によって平滑された昇圧電位ＶＯＵＴが生成される。トランジスタＱＮ１のゲートに印加されるパルス駆動電圧ＶＣのデューティ（パルス幅）を変化させることによって、昇圧電位ＶＯＵＴの値を制御することができる。
【００１８】
閾値制御部５は、入力電位ＶＩＮ及び／又は昇圧電位ＶＯＵＴが供給されて、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたか否かを判定する切換判定回路５ａと、切換判定回路５ａの判定結果に基づいてトランジスタＱＮ１のバックゲート電圧を切り換えるスイッチ回路５ｂとを含んでいる。
【００１９】
閾値制御部５は、入力電位又は昇圧電位が所定の値以下のときに、トランジスタＱＮ１のバックゲート（サブストレート又はＰウエル）に第１の電圧を印加し、入力電位又は昇圧電位が所定の値を超えたときに、トランジスタＱＮ１のバックゲートに第１の電圧よりも高い第２の電圧を印加する。
【００２０】
図２は、図１に示す閾値制御部の構成例を示す回路図である。図２に示すように、閾値制御部５は、入力端子に一端が接続された抵抗Ｒ１と、抵抗Ｒ１の他端と基準電位との間に接続されたＮチャネルＭＯＳトランジスタＱＮ２と、入力端子と基準電位との間に直列に接続されたＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ３とを含んでいる。トランジスタＱＮ２のゲートは、入力端子に接続され、トランジスタＱＰ１及びＱＮ３のゲートは、トランジスタＱＮ２のドレインに接続され、トランジスタＱＰ１及びＱＮ３のドレインは、トランジスタＮ１のバックゲートに接続されている。トランジスタＱＮ３も、トランジスタＱＮ１と同様に、通常のトランジスタよりも閾値が低くなっているが、通常のサイズを有しているので、リーク電流は問題とならない。
【００２１】
入力電位ＶＩＮが所定の値よりも低い場合の起動時には、トランジスタＱＮ２はオフ状態となり、トランジスタＱＮ２のドレイン電位がハイレベル（ＶＩＮ）となる。従って、トランジスタＱＰ１がオフ状態となり、トランジスタＱＮ３がオン状態となって、トランジスタＱＮ１のバックゲートにローレベル（基準電位）が印加される。これにより、トランジスタＱＮ１の閾値が低い値となり、パルス駆動電圧ＶＣのハイレベルが低くても、トランジスタＱＮ１をオンさせることが容易になる。
【００２２】
入力電位ＶＩＮが所定の値よりも高い場合の起動時には、トランジスタＱＮ２はオン状態となり、トランジスタＱＮ２のドレイン電位がローレベル（基準電位）となる。従って、トランジスタＱＰ１がオン状態となり、トランジスタＱＮ３がオフ状態となって、トランジスタＱＮ１のバックゲートにハイレベル（ＶＩＮ）が印加される。これにより、トランジスタＱＮ１の閾値が高い値となり、トランジスタＱＮ１のリーク電流を低減させることができる。
【００２３】
図３は、図１に示す閾値制御部の別の構成例を示す回路図である。図３に示すように、閾値制御部５は、入力端子に一端が接続された抵抗Ｒ１と、抵抗Ｒ１の他端と基準電位との間に接続されたＮチャネルＭＯＳトランジスタＱＮ２と、出力端子と基準電位との間に直列に接続されたＰチャネルＭＯＳトランジスタＱＰ１及びＮチャネルＭＯＳトランジスタＱＮ３とを含んでいる。トランジスタＱＮ２のゲートは、出力端子に接続され、トランジスタＱＰ１及びＱＮ３のゲートは、トランジスタＱＮ２のドレインに接続され、トランジスタＱＰ１及びＱＮ３のドレインは、トランジスタＮ１のバックゲートに接続されている。
【００２４】
起動時には、昇圧電位ＶＯＵＴが低いので、トランジスタＱＮ２はオフ状態となり、トランジスタＱＮ２のドレイン電位がハイレベル（ＶＩＮ）となる。従って、トランジスタＱＰ１がオフ状態となり、トランジスタＱＮ３がオン状態となって、トランジスタＱＮ１のバックゲートにローレベル（基準電位）が印加される。これにより、トランジスタＱＮ１の閾値が低い値となり、パルス駆動電圧ＶＣのハイレベルが低くても、トランジスタＱＮ１をオンさせることが容易になる。
【００２５】
一方、昇圧電位ＶＯＵＴが所定の値を超えると、トランジスタＱＮ２はオン状態となり、トランジスタＱＮ２のドレイン電位がローレベル（基準電位）となる。従って、トランジスタＱＰ１がオン状態となり、トランジスタＱＮ３がオフ状態となって、トランジスタＱＮ１のバックゲートにハイレベル（ＶＯＵＴ）が印加される。これにより、トランジスタＱＮ１の閾値が高い値となり、トランジスタＱＮ１のリーク電流を低減させることができる。
【００２６】
次に、本発明の第１の実施形態の変形例について説明する。
図４は、本発明の第１の実施形態の変形例に係るスイッチング電源回路の構成の一部を示す図である。この変形例においては、昇圧制御部４が、入力電位ＶＩＮが供給されて駆動パルスを生成する起動回路４ａと、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが供給されてＰＷＭ信号を生成するＰＷＭ制御回路４ｂとを含んでいる。
【００２７】
閾値制御部５における切換判定回路５ａの判定結果に基づいて、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値以下のときに、起動回路４ａによって生成される駆動パルスがトランジスタＱＮ１のゲートに印加され、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときに、ＰＷＭ制御回路４ｂによって生成されるＰＷＭ信号がトランジスタＱＮ１のゲートに印加される。
【００２８】
図５は、本発明の第１の実施形態の変形例に係るスイッチング電源回路の構成の一部を詳しく示す図である。閾値制御部５の構成は、図２又は図３に示すものと同様である。起動回路４ａは、入力端子に一端が接続された抵抗Ｒ２と、抵抗Ｒ２の他端と基準電位との間に並列に接続されたＮチャネルＭＯＳトランジスタＱＮ４及びコンデンサＣ２と、入力端子に一端が接続された抵抗Ｒ３と、抵抗Ｒ３の他端と基準電位との間に接続されたＮチャネルＭＯＳトランジスタＱＮ５及びコンデンサＣ３と、入力端子に一端が接続された抵抗Ｒ４と、抵抗Ｒ４の他端と基準電位との間に接続されたＮチャネルＭＯＳトランジスタＱＮ６とを含んでいる。トランジスタＱＮ４〜ＱＮ６も、トランジスタＱＮ１と同様に、通常のトランジスタよりも閾値が低くなっているが、通常のサイズを有しているので、リーク電流は問題とならない。
【００２９】
トランジスタＱＮ４のドレイン電位が、トランジスタＱＮ５のゲートに印加され、トランジスタＱＮ５のドレイン電位が、トランジスタＱＮ６のゲートに印加され、トランジスタＱＮ６のドレイン電位が、トランジスタＱＮ４のゲートに印加される。これにより、発振回路が構成される。トランジスタＱＮ６のドレイン電位は、トランジスタＱＮ１のゲートにも印加される。
【００３０】
さらに、起動回路４ａは、トランジスタＱＮ５のゲ−トと基準電位との間に接続されたトランジスタＱＮ７と、トランジスタＱＮ６のゲ−トと基準電位との間に接続されたトランジスタＱＮ８とを含んでいる。これにより、スイッチ回路が構成される。トランジスタＱＮ７及びＱＮ８のゲートは、閾値制御部５におけるトランジスタＱＰ１及びＱＮ３のドレインに接続されている。
【００３１】
入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値以下のときに、トランジスタＱＮ２のドレインがハイレベル（ＶＩＮ）となり、トランジスタＱＰ１及びＱＮ３のドレインがローレベル（基準電位）となるので、トランジスタＱＮ７及びＱＮ８がオフ状態となって、起動回路４ａが発振動作を行って駆動パルスを生成する。このように、低電圧で動作する起動回路４ａを設けることにより、スイッチング電源回路の起動が一層容易になる。
【００３２】
一方、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときに、トランジスタＱＮ２のドレインがローレベル（基準電位）となり、トランジスタＱＰ１及びＱＮ３のドレインがハイレベル（ＶＩＮ又はＶＯＵＴ）となるので、トランジスタＱＮ７及びＱＮ８がオン状態となって、起動回路４ａが発振動作を停止する。
【００３３】
ＰＷＭ制御回路４ｂは、昇圧電位ＶＯＵＴに基づいてパルス幅変調を行うことによりＰＷＭ信号を生成する変調部と、変調部によって生成されるＰＷＭ信号をバッファして出力するトライステートバッファとを含んでいる。トライステートバッファは、ＰチャネルＭＯＳトランジスタＱＰ２及びＱＰ３と、ＮチャネルＭＯＳトランジスタＱＮ９及びＱＮ１０とによって構成される。
【００３４】
トランジスタＱＰ２及びＱＮ９のゲートは、変調部の出力端子に接続され、トランジスタＱＰ２及びＱＮ９のドレインは、トランジスタＱＮ１のゲートに接続されている。また、トランジスタＱＰ３のゲートは、閾値制御部５におけるトランジスタＱＮ２のドレインに接続され、トランジスタＱＮ１０のゲートは、閾値制御部５におけるトランジスタＱＰ１及びＱＮ３のドレインに接続されている。
【００３５】
入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値以下のときに、トランジスタＱＮ２のドレインがハイレベルとなり、トランジスタＱＰ１及びＱＮ３のドレインがローレベルとなるので、トランジスタＱＰ３及びＱＮ１０がオフ状態となって、トライステートバッファの出力はハイインピーダンス状態となる。
【００３６】
一方、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときに、トランジスタＱＮ２のドレインがローレベルとなり、トランジスタＱＰ１及びＱＮ３のドレインがハイレベルとなるので、トランジスタＱＰ３及びＱＮ１０がオン状態となって、トライステートバッファからＰＷＭ信号が出力される。
【００３７】
次に、本発明の第２の実施形態について説明する。
図６は、本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、直流電源（バッテリ等）１から入力電位ＶＩＮが供給される入力端子に一端が接続されたコイル２と、コイル２の他端と基準電位との間に並列に接続されたスイッチング用のＮチャネルＭＯＳトランジスタＱＮ１及びＱＮ１１と、コイル２の他端にアノードが接続され、出力端子にカソードが接続された整流素子としてのダイオード３と、出力端子と基準電位との間に接続され、昇圧電位ＶＯＵＴを平滑するコンデンサＣ１と、トランジスタＱＮ１及びＱＮ１１のゲートにパルス駆動電圧ＶＣ１及びＶＣ２をそれぞれ印加する昇圧制御部６と、トランジスタＱＮ１の閾値を制御する閾値制御部５とを有している。
【００３８】
トランジスタＱＮ１は、チャネルドーズ量を調節することにより、通常のトランジスタよりも閾値が低くなっている。昇圧制御部６は、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値以下のときに、入力電位ＶＩＮが印加されてトランジスタＱＮ１のゲートをパルス駆動する起動回路６ａと、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときに、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが供給されてトランジスタＱＮ１１のゲートにＰＷＭ信号を印加するＰＷＭ制御回路６ｂとを含んでいる。
【００３９】
図７は、本発明の第２の実施形態に係るスイッチング電源回路の構成の一部を詳しく示す図である。起動回路６ａの構成は、図５に示す起動回路４ａにＮチャネルＭＯＳトランジスタＱＮ１２を追加したものである。これにより、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときに、トランジスタＱＮ１のゲートをローレベルに固定することができる。
【００４０】
ＰＷＭ制御回路６ｂの構成は、図５に示すＰＷＭ制御回路４ｂにＮチャネルＭＯＳトランジスタＱＮ１３を追加したものである。トランジスタＱＮ１３は、トランジスタＱＮ１と同様に、通常のトランジスタよりも閾値が低くなっているが、通常のサイズを有しているので、リーク電流は問題とならない。これにより、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値以下のときに、トランジスタＱＮ１１のゲートをローレベルに固定することができる。
【００４１】
閾値制御部５は、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値以下のときに、トランジスタＱＮ１のバックゲートに第１の電圧を印加し、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときに、トランジスタＱＮ１のバックゲートに第１の電圧よりも高い第２の電圧を印加する。閾値制御部５の詳細な構成は、図２又は図３に示すものと同様である。
【００４２】
本実施形態においては、スイッチング用に、サイズが非常に大きい大電力用の２つのトランジスタＱＮ１及びＱＮ１１が用いられる。トランジスタＱＮ１は、起動用に用いられ、通常のトランジスタよりも閾値が低くなっているので、起動時において、パルス駆動電圧ＶＣ１のハイレベルが低くても、トランジスタＱＮ１をオンさせることが容易になる。
【００４３】
一方、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えたときには、トランジスタＱＮ１のバックゲートに高い電圧が印加されるので、トランジスタＱＮ１の閾値が高い値となり、トランジスタＱＮ１のリーク電流を低減させることができる。また、入力電位ＶＩＮ又は昇圧電位ＶＯＵＴが所定の値を超えると、トランジスタＱＮ１１のスイッチング動作が開始するが、トランジスタＱＮ１１は、トランジスタＱＮ１と異なり、通常の閾値を有しているので、リーク電流は問題とならない。
【００４４】
以上の実施形態において、コイルと出力端子との間に接続される整流素子としては、ダイオードの他にトランジスタを用いることができる。あるいは、ダイオードとトランジスタとを併用するようにしても良い。図８に、本発明の第１の実施形態に係るスイッチング電源回路において、整流素子としてＰチャネルＭＯＳトランジシタＱＰ４を用いる構成例を示す。入力端子に一端が接続されたコイル２の他端に、トランジシタＱＰ４のソースが接続されており、出力端子にトランジシタＱＰ４のドレインが接続されている。トランジシタＱＰ４のゲートには、昇圧制御部４によってゲート電圧が印加される。整流素子としてトランジスタを用いる場合、又は、ダイオードとトランジスタとを併用する場合においても、整流素子としてダイオードを用いる場合と同様の効果を奏することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図。
【図２】図１に示す閾値制御部の構成例を示す回路図。
【図３】図１に示す閾値制御部の別の構成例を示す回路図。
【図４】本発明の第１の実施形態の変形例に係るスイッチング電源回路を示す図。
【図５】本発明の第１の実施形態の変形例に係るスイッチング電源回路を示す図。
【図６】本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図。
【図７】本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図。
【図８】本発明の第１の実施形態の変形例に係るスイッチング電源回路を示す図。
【図９】従来のスイッチング電源回路の構成例を示す図。
【符号の説明】
【００４６】
１  直流電源、  ２  コイル、  ３  ダイオード、  ４、６  昇圧制御部、  ４ａ、６ａ  起動回路、  ４ｂ、６ｂ  ＰＷＭ制御回路、  ５  閾値制御部、  ５ａ  切換判定回路、  ５ｂ  スイッチ回路、  ＱＰ１〜ＱＰ４  ＰチャネルＭＯＳトランジスタ、  ＱＮ１〜ＱＮ１３  ＮチャネルＭＯＳトランジスタ、  Ｃ１〜Ｃ３  コンデンサ、  Ｒ１〜Ｒ４  抵抗
【図１】
2009253990.tif 000003
【図２】
2009253990.tif 000004
【図３】
2009253990.tif 000005
【図４】
2009253990.tif 000006
【図５】
2009253990.tif 000007
【図６】
2009253990.tif 000008
【図７】
2009253990.tif 000009
【図８】
2009253990.tif 000010
【図９】
2009253990.tif 000011