(57)【要約】【課題】無音の信号の受け付けを原因として発生する出力雑音を低減できないことを課題とする。【解決手段】加算信号を生成する加算器と、加算信号を積分する積分器と、積分信号を量子化する量子化器とを有して構成され、入力信号を量子化信号に変調する信号変調装置に、積分器と、加算器との間に微小減少部をさらに備え、この微小減少部によって積分器から加算器に返還される積分信号に対して所定の係数αおよび係数βを乗算して積分信号を微小減少させる。【選択図】        図１
2009088924.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、
前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、
前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
を有する信号変調装置における、前記入力信号を量子化信号に変調する信号変調方法であって、
前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少ステップを
含んだことを特徴とする信号変調方法。
【請求項２】
前記信号変調装置は、
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、第一の積分器から返還された第一の積分信号を足し合わせて第一の加算信号を生成する第一の加算器と、
前回自己が生成して保持した第一の積分信号を前記第一の加算器に返還し、前記第一の加算器によって生成された第一の加算信号を積分することにより、新たな第一の積分信号を生成するとともに、当該生成した新たな第一の積分信号を保持する第一の積分器と、
前記第一の積分器によって生成された新たな第一の積分信号から、量子化器によって帰還された量子化信号を差し引くとともに、第二の積分器から返還された第二の積分信号を足し合わせて第二の加算信号を生成する第二の加算器と、
前回自己が生成して保持した第二の積分信号を前記第二の加算器に返還し、前記第二の加算器によって生成された第二の加算信号を積分することにより、新たな第二の積分信号を生成するとともに、当該生成した新たな第二の積分信号を保持する第二の積分器と、
前回自己が生成した量子化信号を前記第一の加算器および前記第二の加算器に返還し、前記第二の積分器によって生成された新たな第二の積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
を有するものであって、
前記第一の積分器から前記第一の加算器に返還される第一の積分信号を微小減少させる第一の微小減少ステップと、
前記第二の積分器から前記第二の加算器に返還される第二の積分信号を微小減少させる第二の微小減少ステップと
を含んだことを特徴とする請求項１に記載の信号変調方法。
【請求項３】
前記第一の微小減少ステップは、下記の２つの式を同時に満たす所定の係数αを前記第一の積分信号に対して乗算して、当該第一の積分信号を微小減少させ、
前記第二の微小減少ステップは、下記の２つの式を同時に満たす所定の係数βを前記第二の積分信号に対して乗算して、当該第二の積分信号を微小減少させることを特徴とする請求項２に記載の信号変調方法。
【数１】
2009088924.tif 000009
【数２】
2009088924.tif 000010
【請求項４】
アナログ信号をデジタル信号に変調する第一の信号変調装置と、
デジタル信号をアナログ信号に変調する第二の信号変調装置と、
を有する電子装置において、
第一の信号変調装置は、電気回路によるハードウェア処理および／またはコンピュータで所定のアルゴリズムを実行するソフトウェア処理によって前記微小減少ステップを実行し、
第二の信号変調装置は、電気回路によるハードウェア処理および／またはコンピュータで所定のアルゴリズムを実行するソフトウェア処理によって前記微小減少ステップを実行することを特徴とする請求項１〜３のいずれか一つに記載の信号変調方法。
【請求項５】
入力信号を量子化信号に変調する信号変調装置であって、
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、
前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、
前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少部と、
を備えたことを特徴とする信号変調装置。
【請求項６】
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、
前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、
前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
を有し、
前記入力信号を量子化信号に変調する電子装置であって、
前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少部
を備えたことを特徴とする電子装置。
【請求項７】
前記電子装置は、
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、第一の積分器から返還された第一の積分信号を足し合わせて第一の加算信号を生成する第一の加算器と、
前回自己が生成して保持した第一の積分信号を前記第一の加算器に返還し、前記第一の加算器によって生成された第一の加算信号を積分することにより、新たな第一の積分信号を生成するとともに、当該生成した新たな第一の積分信号を保持する第一の積分器と、
前記第一の積分器によって生成された新たな第一の積分信号から、量子化器によって帰還された量子化信号を差し引くとともに、第二の積分器から返還された第二の積分信号を足し合わせて第二の加算信号を生成する第二の加算器と、
前回自己が生成して保持した第二の積分信号を前記第二の加算器に返還し、前記第二の加算器によって生成された第二の加算信号を積分することにより、新たな第二の積分信号を生成するとともに、当該生成した新たな第二の積分信号を保持する第二の積分器と、
前回自己が生成した量子化信号を前記第一の加算器および前記第二の加算器に返還し、前記第二の積分器によって生成された新たな第二の積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
を有するものであって、
前記第一の積分器から前記第一の加算器に返還される第一の積分信号を微小減少させる第一の微小減少部と、
前記第二の積分器から前記第二の加算器に返還される第二の積分信号を微小減少させる第二の微小減少部と
を備えたことを特徴とする請求項６に記載の電子装置。
【請求項８】
前記第一の微小減少部は、下記の２つの式を同時に満たす所定の係数αを前記第一の積分信号に対して乗算して、当該第一の積分信号を微小減少させ、
前記第二の微小減少部は、下記の２つの式を同時に満たす所定の係数βを前記第一の積分信号に対して乗算して、当該第二の積分信号を微小減少させることを特徴とする請求項７に記載の電子装置。
【数３】
2009088924.tif 000011
【数４】
2009088924.tif 000012
【請求項９】
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、
前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、
前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
を有する信号変調装置としてのコンピュータに、
前記入力信号を量子化信号に変調する信号変調方法を実行させる信号変調プログラムであって、
前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少手順
をコンピュータに実行させることを特徴とする信号変調プログラム。
【請求項１０】
前記信号変調装置としてのコンピュータは、
入力信号から、量子化器によって返還された量子化信号を差し引くとともに、第一の積分器から返還された第一の積分信号を足し合わせて第一の加算信号を生成する第一の加算器と、
前回自己が生成して保持した第一の積分信号を前記第一の加算器に返還し、前記第一の加算器によって生成された第一の加算信号を積分することにより、新たな第一の積分信号を生成するとともに、当該生成した新たな第一の積分信号を保持する第一の積分器と、
前記第一の積分器によって生成された新たな第一の積分信号から、量子化器によって帰還された量子化信号を差し引くとともに、第二の積分器から返還された第二の積分信号を足し合わせて第二の加算信号を生成する第二の加算器と、
前回自己が生成して保持した第二の積分信号を前記第二の加算器に返還し、前記第二の加算器によって生成された第二の加算信号を積分することにより、新たな第二の積分信号を生成するとともに、当該生成した新たな第二の積分信号を保持する第二の積分器と、
前回自己が生成した量子化信号を前記第一の加算器および前記第二の加算器に返還し、前記第二の積分器によって生成された新たな第二の積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、
を有するものであって、
前記第一の積分器から前記第一の加算器に返還される第一の積分信号を微小減少させる第一の微小減少手順と、
前記第二の積分器から前記第二の加算器に返還される第二の積分信号を微小減少させる第二の微小減少手順と
をコンピュータに実行させることを特徴とする請求項９に記載の信号変調プログラム。
【請求項１１】
前記第一の微小減少手順は、下記の２つの式を同時に満たす所定の係数αを前記第一の積分信号に対して乗算して、当該第一の積分信号を微小減少させ、
前記第二の微小減少手順は、下記の２つの式を同時に満たす所定の係数βを前記第一の積分信号に対して乗算して、当該第二の積分信号を微小減少させることを特徴とする請求項１０に記載の信号変調プログラム。
【数５】
2009088924.tif 000013
【数６】
2009088924.tif 000014
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号変調方法、信号変調装置、電子装置および信号変調プログラムに関する。
【背景技術】
【０００２】
従来より、アナログデジタル変換およびデジタルアナログ変換をするために、入力信号を変調する信号変調装置（ΣΔ変調装置やΔΣ変調装置）があり、オーディオ、通信機器（例えば、携帯端末の音声ＣＯＤＥＣ）、計量機器などの高精度の信号処理を必要とする電子装置（Electronic Device）に広く適用されている（特許文献１〜４参照）。
【０００３】
ここで、図７を用いて、従来の信号変調装置を具体的に説明する。図７は、従来の信号変調装置の概要を説明するための図である。なお、加算器と、積分器と、量子化器（比較器）とから構成される従来の信号変調装置によって、入力信号を量子化信号に変調する場合を説明する。
【０００４】
入力信号を受け付けると、従来の信号変調装置の積分器は、前回自己が生成して保持した積分信号を加算器に返還し（図７の（１）参照）、従来の信号変調装置の量子化器は、前回自己が生成した量子化信号を加算器に返還する（図７の（２）参照）。
【０００５】
次に、従来の信号変調装置の加算器は、入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせることで加算信号を生成する（図７の（３）参照）。
【０００６】
次に、従来の信号変調装置の積分器は、加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、生成した新たな積分信号を保持する（図７の（４）参照）。
【０００７】
そして、従来の信号変調装置の量子化器は、積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する（図７の（５）参照）。
【０００８】
【特許文献１】特表２００２−５０２５６５号公報
【特許文献２】特開平０７−７４３５号公報
【特許文献３】特開２００２−３１４４２５号公報
【特許文献４】特開２００６−４２３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上記した従来の技術は、無音の信号の受け付けを原因として発生する出力雑音を低減できないという課題があった。
【００１０】
すなわち、信号変調装置を適用したオーディオや音声ＣＯＤＥＣでは、実聴による音質の向上を実現するために、信号変調装置におけるＳＮ比（Signal to Noise ratio、信号に対する雑音の比）の向上と、無音の信号を受け付けた場合の雑音の低減とが必要である。
【００１１】
しかしながら、信号変調装置におけるＳＮ比を向上するために積分信号を加算器に返還する従来の技術は、入力信号として有音の信号を受け付けた後に、無音の信号を受け付けた場合には、有音の信号を受け付けたときに生成した積分信号を無音の信号に加算するため、有音の量子化信号を生成し、結果として雑音を発生する場合があった。さらに、この従来の技術は、無音の信号を受け付けた場合であっても、有音の信号を受け付けたときに生成した積分信号を減衰させることなく繰り返し加算器に返還するため、無音の信号を受け付けたときであっても雑音が発生する場合があった。
【００１２】
また、例えば、短いビット数からなるランダムな信号を入力信号に加算することで実聴による音質を向上する従来の技術は（特許文献１および特許文献２参照）、実装が困難である上に、ランダムな信号が無音の信号を受け付けたときであっても雑音が発生する場合があった。
【００１３】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、無音の信号の受け付けを原因として発生する出力雑音を低減することが可能な信号変調方法、信号変調装置、電子装置および信号変調プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、目的を達成するため、本発明は、入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器と、を有する信号変調装置において、前記入力信号を量子化信号に変調する信号変調方法であって、前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少ステップを含んだことを特徴とする。
【００１５】
また、本発明は、入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器とを有し、前記入力信号を量子化信号に変調する信号変調装置であって、前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少部を備えたことを特徴とする。
【００１６】
また、本発明は、入力信号から、量子化器によって返還された量子化信号を差し引くとともに、積分器によって返還された積分信号を足し合わせて加算信号を生成する加算器と、前回自己が生成して保持した積分信号を前記加算器に返還し、前記加算器によって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、当該生成した新たな積分信号を保持する積分器と、前回自己が生成した量子化信号を前記加算器に返還し、前記積分器によって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する量子化器とを有する信号変調装置としてのコンピュータに、前記入力信号を量子化信号に変調する信号変調方法を実行させる信号変調プログラムであって、前記積分器から前記加算器に返還される積分信号を微小減少させる微小減少手順をコンピュータに実行させることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、無音の信号の受け付けを原因として発生する出力雑音を低減することができる。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照して、この発明に係る信号変調方法、信号変調装置、電子装置および信号変調プログラムの実施例を詳細に説明する。
【実施例１】
【００１９】
以下の実施例１では、実施例１に係る信号変調装置の概要および特徴、信号変調装置の構成、信号変調装置による処理の流れを順に説明し、最後に実施例１の効果を説明する。なお、実施例１では、この発明が適用された入力信号を変調する信号変調装置（例えば、ΣΔ変調装置）を説明する。
【００２０】
［実施例１に係る信号変調装置の概要および特徴］
まず最初に、図１を用いて、実施例１に係る信号変調装置の概要および特徴を説明する。図１は、実施例１に係る信号変調装置の概要および特徴を説明するための図である。
【００２１】
実施例１に係る信号変調装置は、加算信号を生成する加算器と、加算信号を積分する積分器と、積分信号を量子化する量子化器とを有して構成され、入力信号を量子化信号に変調することを概要とする。そして、実施例１に係る信号変調装置は、積分器と、加算器との間に微小減少部をさらに備えて構成され、この微小減少部によって積分器から加算器に返還される積分信号を微小減少させる点を主たる特徴とする。このようにすることで、実施例１に係る信号変調装置は、無音の信号の受け付けを原因として発生する出力雑音を低減することができる。
【００２２】
具体的には、図１に示すように、実施例１に係る信号変調装置は、入力信号（図１の（１）参照）を受け付けると、積分器によって返還された積分信号（図１の（２）参照）と、量子化器によって返還された量子化信号（図１の（３）参照）とを用いて加算信号（図１の（４）参照）を生成し、加算信号を積分して新たな積分信号（図１の（５）参照）を生成し、新たな積分信号を量子化して新たな量子化信号（図１の（６）参照）を生成する。
【００２３】
この場合に、実施例１に係る信号変調装置の微小減少部は、積分器によって返還された積分信号から積分信号を微小に減少させるための微小減少信号（図１の（７）参照）を生成して、積分器から加算器に返還される積分信号を微小に減少させる。
【００２４】
このようなことから、実施例１に係る信号変調装置は、上記した主たる特徴のごとく、微小減少部によって積分器から加算器に返還される積分信号を微小減少させることで、無音の信号の受け付けを原因として発生する出力雑音を低減することができる。
【００２５】
［信号変調装置の構成］
次に、図２を用いて、信号変調装置１０の構成を説明する。図２は、信号変調装置の構成を示すブロック図である。図２に示すように、この信号変調装置１０は、加算器１１ａ、ｂと、積分器１２ａ、ｂと、微小減少部１３ａ、ｂと、量子化器１４と、返還値生成器１５とを備える。
【００２６】
このうち、加算器１１ａ、ｂは、入力信号に対して、量子化器１４によって返還された量子化信号を差し引くとともに、積分器１２ａ、ｂによって返還された積分信号を足し合わせて加算信号を生成する。
【００２７】
具体的には、加算器１１ａは、信号変調装置１０の外部から入力された入力信号に対して、量子化器１４によって返還された量子化信号と、微小減少部１３ａによって生成された第一の微小減少信号とを差し引くとともに、積分器１２ａから返還された第一の積分信号を足し合わせて第一の加算信号を生成する。
【００２８】
また、加算器１１ｂは、積分器１２ａによって生成された新たな第一の積分信号に対して、量子化器１４によって返還された量子化信号と、微小減少部１３ｂによって生成された第二の微小減少信号とを差し引くとともに、積分器１２ｂから返還された第二の積分信号を足し合わせて第二の加算信号を生成する。
【００２９】
積分器１２ａ、ｂは、前回自己が生成して保持した積分信号を加算器１１ａ、ｂに返還し、加算器１１ａ、ｂによって生成された加算信号を積分することにより、新たな積分信号を生成するとともに、生成した新たな積分信号を保持する。
【００３０】
具体的には、積分器１２ａは、前回自己が生成して保持した第一の積分信号を加算器１１ａと、微小減少部１３ａとに返還する。そして、積分器１２ａは、加算器１１ａによって生成された第一の加算信号を積分することにより、新たな第一の積分信号を生成するとともに、生成した新たな第一の積分信号を保持する。
【００３１】
また、積分器１２ｂは、自己が生成して保持した第二の積分信号を加算器１１ｂと、微小減少部１３ｂとに返還する。そして、積分器１２ｂは、加算器１１ｂによって生成された第二の加算信号を積分することにより、新たな第二の積分信号を生成するとともに、生成した新たな第二の積分信号を保持する。
【００３２】
微小減少部１３ａ、ｂは、積分器１２ａ、ｂから加算器１１ａ、ｂに返還される積分信号を微小減少させる。
【００３３】
具体的には、微小減少部１３ａは、積分器１２ａから返還された第一の積分信号を受け付けると、第一の積分信号に対して第一の係数を乗算して、第一の積分信号を微小減少するための第一の微小減少信号を生成する。
【００３４】
また、微小減少部１３ｂは、積分器１２ｂから返還された第二の積分信号を受け付けると、第二の積分信号に対して第二の係数を乗算して、第二の積分信号を微小減少するための第二の微小減少信号を生成する。
【００３５】
ここで、第一の係数および第二の係数について詳細に説明する。なお、「ｚ」は、変数を表し、「Ｑ」は、量子化器１４によって積分信号が量子化される際に発生する量子化雑音のレベル値であり、実数を表す。また、「＊」は、乗算を表す。また、「＝」と「〜」との組み合わせによってなる記号は（式（３）、式（４）参照）、ほぼ等しいことを意味する。
【００３６】
加算器１１ａ、ｂと、積分器１２ａ、ｂと、量子化器１４と、返還値生成器１５とを有して構成される信号変調装置、いわゆる一般的な２次の信号変調装置の伝達関数は、下記の式（１）で表わされる。
【００３７】
【数７】
2009088924.tif 000003
【００３８】
ここで、Ｉｎｐｕｔは、入力信号のレベル値であり、Ｏｕｔｐｕｔは、量子化信号のレベル値であり、ＳＴＦ（Signal Transfer Function）は、信号の伝達係数であり、ＮＴＦ（Noise Transfer Function）は、雑音の伝達係数である。
【００３９】
また、実施例１に係る信号変調装置１０において、微小減少部１３ａによって第一の積分信号に対して乗算される第一の係数を「α」とし、微小減少部１３ｂによって第二の積分信号に対して乗算される第二の係数を「β」とした場合の実施例１に係る信号変調装置１０の伝達関数は、下記の式（２）で表わされる。
【００４０】
【数８】
2009088924.tif 000004
【００４１】
ここで、第一の係数「α」および第二の係数「β」が下記の式（３）および式（４）を同時に満たすと仮定した場合、実施例１に係る信号変調装置１０のＳＴＦは、一般的な２次の信号変調装置のＳＴＦと等しくなる。
【００４２】
【数９】
2009088924.tif 000005
【００４３】
【数１０】
2009088924.tif 000006
【００４４】
一方で、実施例１に係る信号変調装置１０のＮＴＦは、下記の式（５）のように変形することができ、下記の式（５）において、第一の係数「α」および第二の係数「β」が式（３）および式（４）を同時に満たす場合には、下記の式（６）で表わされる。
【００４５】
【数１１】
2009088924.tif 000007
【００４６】
【数１２】
2009088924.tif 000008
【００４７】
すなわち、実施例１に係る信号変調装置１０は、Ｉｎｐｕｔが有音の信号である場合には、Ｉｎｐｕｔのレベル値に対して影響を与えることなく、Ｉｎｐｕｔが無音の信号である場合には、積分器１２ａから加算器１１ａに返還される積分信号を「α」減少させ、積分器１２ｂから加算器１１ｂに返還される積分信号を「β」減少させることができることを意味する。
【００４８】
例えば、実施例１に係る信号変調装置１０は、「α」および「β」を「２のマイナス１６乗」とした場合には、無音の信号を受け付けるごとに「２のマイナス１６乗を乗算した値」だけ積分器１２ａから加算器１１ａに返還される積分信号を減少させることができ、その結果、一般的な２次の信号変調装置よりも「２のマイナス１５乗にｚ−２（なお、これは、底「ｚ」に対する指数「−２」を表す）を乗算した値」だけ量子化雑音を低減することができる。
【００４９】
量子化器１４は、前回自己が生成した量子化信号を加算器１１ａ、ｂに返還し、積分器１２ｂによって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成する。具体的には、量子化器１４は、返還値生成器１５を介して前回自己が生成した量子化信号を加算器１１ａ、ｂに返還する。そして、量子化器１４は、積分器１２ｂによって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成して、信号変調装置１０の外部に量子化信号を出力するとともに、生成した新たな量子化信号を保持する。
【００５０】
返還値生成器１５は、量子化器１４によって返還された量子化信号を変換する。具体的には、返還値生成器１５は、量子化器１４によって返還された量子化信号を加算器１１ａまたは加算器１１ｂにおいて入力信号から差し引かれるべき信号の形式にそれぞれ変換する。例えば、返還値生成器１５は、加算器１１ａに入力された入力信号が１６ビットで規定され、量子化器１４によって返還された量子化信号が１ビットで規定される場合には、量子化信号を１６ビットに変換する。
【００５１】
［信号変調装置による処理］
次に、図３を用いて、信号変調装置１０による処理の流れを説明する。図３は、信号変調装置による処理の流れを示すフローチャートである。なお、以下に説明する処理は、信号変調装置１０の起動中に繰りかえし実行し、信号変調装置１０の起動の終了とともに処理を終了する。
【００５２】
図３に示すように、信号変調装置１０は、外部から入力された入力信号を受け付けると（ステップＳ１００１肯定）、第一の積分信号と、量子化信号とを返還する（ステップＳ１００２）。具体的には、積分器１２ａは、前回自己が生成して保持した第一の積分信号を加算器１１ａと、微小減少部１３ａとに返還し、量子化器１４は、前回自己が生成して保持した量子化信号を加算器１１ａに返還する。
【００５３】
続いて、信号変調装置１０は、第一の微小減少信号を生成し、量子化信号を変換する（ステップＳ１００３）。具体的には、微小減少部１３ａは、第一の微小減少信号を生成し、返還値生成器１５は、加算器１１ａにおいて差し引かれるべき形式に量子化信号を変換する。
【００５４】
続いて、信号変調装置１０は、第一の加算信号を生成する（ステップＳ１００４）。具体的には、加算器１１ａは、入力信号から、量子化器１４によって返還された量子化信号と、微小減少部１３ａによって生成された第一の微小減少信号とを差し引くとともに、積分器１２ａから返還された第一の積分信号を足し合わせて第一の加算信号を生成する。
【００５５】
続いて、信号変調装置１０は、第一の積分信号を生成し（ステップＳ１００５）、第一の積分信号を保持する（ステップＳ１００６）。具体的には、積分器１２ａは、第一の加算信号を積分することにより、新たな第一の積分信号を生成するとともに、生成した新たな第一の積分信号を保持する。
【００５６】
続いて、信号変調装置１０は、第二の積分信号と、量子化信号とを返還する（ステップＳ１００７）。具体的には、積分器１２ｂは、前回自己が生成して保持した第二の積分信号を加算器１１ｂと、微小減少部１３ｂとに返還し、量子化器１４は、前回自己が生成して保持した量子化信号を加算器１１ｂに返還する。
【００５７】
続いて、信号変調装置１０は、第二の微小減少信号を生成し、量子化信号を変換する（ステップＳ１００８）。具体的には、微小減少部１３ｂは、第一の微小減少信号を生成し、返還値生成器１５は、加算器１１ｂにおいて差し引かれるべき形式に量子化信号を変換する。
【００５８】
続いて、信号変調装置１０は、第二の加算信号を生成する（ステップＳ１００９）。具体的には、加算器１１ｂは、入力信号に対して、量子化器１４によって返還された量子化信号と、微小減少部１３ｂによって生成された第一の微小減少信号とを差し引くとともに、積分器１２ｂから返還された第一の積分信号を足し合わせて第一の加算信号を生成する。
【００５９】
続いて、信号変調装置１０は、第二の積分信号を生成し（ステップＳ１０１０）、第二の積分信号を保持する（ステップＳ１０１１）。具体的には、積分器１２ｂは、第二の加算信号を積分することにより、新たな第二の積分信号を生成するとともに、生成した新たな第二の積分信号を保持する。
【００６０】
続いて、信号変調装置１０は、量子化信号を生成し（ステップＳ１０１２）、量子化信号を出力し（ステップＳ１０１３）、量子化信号を保持し（ステップＳ１０１４）、再び
入力信号を待機する（ステップＳ１００１）。具体的には、量子化器１４は、積分器１２ｂによって生成された新たな積分信号を量子化することにより、新たな量子化信号を生成して、信号変調装置１０の外部に量子化信号を出力するとともに、生成した新たな量子化信号を保持する。
【００６１】
［実施例１の効果］
上記したように、実施例１によれば、積分器から加算器に返還される積分信号を微小減少させるので、無音の信号の受け付けを原因として発生する出力雑音を低減することが可能である。
【００６２】
また、実施例１によれば、第一の積分器から第一の加算器に返還される第一の積分信号を微小減少させ、第二の積分器から第二の加算器に返還される第二の積分信号を微小減少させるので、２次の信号変調装置においても無音の信号の受け付けを原因として発生する出力雑音を低減することが可能である。
【００６３】
また、実施例１によれば、式（３）および式（４）を同時に満たす所定の係数αを第一の積分信号に対して乗算して、第一の積分信号を微小減少させ、式（３）および式（４）を同時に満たす所定の係数βを第二の積分信号に対して乗算して、第二の積分信号を微小減少させるので、式（３）および式（４）を同時に満たす所定の係数α、βをユーザが任意に設定することが可能である。
【実施例２】
【００６４】
ところで、上記の実施例１では、この発明が適用された入力信号を変調する信号変調装置１０について説明したが、本発明に係る信号変調装置１０は、アナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換する電子装置（例えば、ＣＯＤＥＣマクロ）に搭載され得る。そこで、以下の実施例２では、実施例１に係る信号変調装置１０を、アナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換するＣＯＤＥＣマクロに適用した場合を説明する。なお、実施例２では、実施例２に係るＣＯＤＥＣマクロの構成を説明した後、実施例２による効果を説明する。
【００６５】
［実施例２に係るＣＯＤＥＣマクロの構成］
まず、図４を用いて実施例２に係るＣＯＤＥＣマクロ２０の構成を説明する。図４は、ＣＯＤＥＣマクロの構成を示すブロック図である。
【００６６】
図４に示すように、ＣＯＤＥＣマクロ２０は、アナログデジタル変換部２１と、デジタルアナログ変換部２２とを備える。アナログデジタル変換部２１は、アナログ信号をデジタル信号に変換するために、プリフィルタ２３と、信号変調装置１０ａと、デジタルフィルタ２４ａとを備える。なお、プリフィルタ２３および信号変調装置１０ａは、ハードウェア処理によって各処理を実行し、デジタルフィルタ２４ａは、コンピュータで所定のアルゴリズムを実行するソフトウェア処理によって処理を実行するものとして説明する。
【００６７】
プリフィルタ２３は、所定の周波数以上の周波数帯を入力信号から除去するローパスフィルタに相当し、アナログ信号をアンチエリアシング（anti-aliasing）する。言い換えると、プリフィルタ２３は、信号変調装置１０ａによる折り返し雑音の発生を抑制する。
【００６８】
すなわち、サンプリング周波数（ｆｓ）の半分であるナイキスト周波数（ｆｓ／２）より高周波の信号を含むアナログ信号が信号変調装置１０ａによってデジタル信号に変調された場合には、変調されたデジタル信号に折り返し雑音が含まれ得る。例えば、サンプリング周波数が２ＭＨｚであり、ナイキスト周波数が１ＭＨｚである信号変調装置１０ａによって、１．１ＭＨｚのアナログ信号をデジタル信号に変調した場合には、０．９ＭＨｚのデジタル信号に変調される。この０．９ＭＨｚのデジタル信号は、変調前のアナログ信号には含まれていない雑音であり、折り返し雑音と呼ばれ、プリフィルタ２３は、このような折り返し雑音の発生を抑制する趣旨である。
【００６９】
信号変調装置１０ａは、アナログ信号をデジタル信号に変換する。具体的には、信号変調装置１０ａは、実施例１に係る信号変調装置１０に相当し、実施例１に係る信号変調装置１０と同様の処理によって、積分器１２ａ、ｂから加算器１１ａ、ｂに返還される積分信号を微小減少させるとともに、プリフィルタ２３によってアンチエリアシングされたアナログ信号をデジタル信号に変換する。
【００７０】
デジタルフィルタ２４ａは、デジタル信号をダウンサンプリングする。具体的には、デジタルフィルタ２４ａは、デシメーションフィルタに相当し、デシメーションフィルタに相当し、信号変調装置１０ａによって変換されたデジタル信号のサンプリング周波数を低減する。そして、デジタルフィルタ２４ａは、ハイパスフィルタやローパスフィルタによって構成され、信号変調装置１０ａによって変換されたデジタル信号の周波数帯域を制限する。
【００７１】
デジタルアナログ変換部２２は、デジタル信号をアナログ信号に変換するために、ポストフィルタ２５と、信号変調装置１０ｂと、デジタルフィルタ２４ｂとを備える。なお、ポストフィルタ２５は、ハードウェア処理によって処理を実行し、信号変調装置１０ｂおよびデジタルフィルタ２４ｂは、コンピュータで所定のアルゴリズムを実行するソフトウェア処理によって各処理を実行するものとして説明する。
【００７２】
デジタルフィルタ２４ｂは、デジタル信号をアップサンプリングする。具体的には、デジタルフィルタ２４ｂは、デジタルフィルタ２４ｂは、インタポレーションフィルタに相当し、ＣＯＤＥＣマクロ２０に入力されたデジタル信号のサンプリング周波数を増加する。そして、デジタルフィルタ２４ｂは、ハイパスフィルタやローパスフィルタによって構成され、ＣＯＤＥＣマクロ２０に入力されたデジタル信号の周波数帯域を制限する。
【００７３】
信号変調装置１０ｂは、デジタル信号をアナログ信号に変換する。具体的には、信号変調装置１０ｂは、実施例１に係る信号変調装置１０に相当し、実施例１に係る信号変調装置１０とは反対の処理によって、積分器ａ、ｂから加算器ａ、ｂに返還される積分信号を微小減少させるとともに、デジタルフィルタ２４ｂによって周波数が増加されたデジタル信号をアナログ信号に変換する。
【００７４】
ポストフィルタ２５は、所定の周波数以上の信号の成分をアナログ信号から除去する。具体的には、ポストフィルタ２５は、ローパスフィルタに相当し、信号変調装置１０ｂによるデジタルアナログ変換によって発生した所定の周波数以上の雑音をアナログ信号から除去する。
【００７５】
［実施例２の効果］
上記したように、実施例２によれば、アナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換するＣＯＤＥＣマクロに適用することができ、無音のアナログ信号および無音のデジタル信号を受け付けたときの出力雑音を低減することが可能である。
【００７６】
また、実施例２によれば、電気回路によるハードウェア処理によってアナログ信号をデジタル信号に変換する信号変調装置と、コンピュータで所定のアルゴリズムを実行するソフトウェア処理によってデジタル信号をアナログ信号に変調する信号変調装置とを備えたＣＯＤＥＣマクロに適用することが可能である。
【実施例３】
【００７７】
ところで、上記の実施例２では、ＣＯＤＥＣマクロ２０に信号変調装置１０を適用する場合を説明したが、本発明に係る信号変調装置１０を適用したＣＯＤＥＣマクロ２０は、オーディオ、通信機器（音声ＣＯＤＥＣ）、計量機器などの高精度の信号処理を必要とする電子機器に搭載され得る。そこで、以下の実施例３では、実施例２に係るＣＯＤＥＣマクロ２０を携帯端末に搭載した場合を説明する。なお、実施例３では、実施例３に係る携帯端末の構成を説明した後、実施例３による効果を説明する。
【００７８】
［実施例３に係る携帯端末の構成］
まず、図５を用いて実施例３に係る携帯端末の構成を説明する。図５は、携帯端末の構成を示すブロック図である。
【００７９】
図５に示すように、携帯端末３０は、ＣＯＤＥＣマクロ２０と、アナログ信号入力部３１と、アナログ信号出力部３２と、アンテナ３３と、ＤＢＢ（Digital Base Band）マクロ３４と、ＡＰＬ（Application）チップ３６とを備える。
【００８０】
ＣＯＤＥＣマクロ２０は、アナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換する。具体的には、ＣＯＤＥＣマクロ２０は、実施例２に係るＣＯＤＥＣマクロ２０に相当し、アナログデジタル変換部２１によってアナログ信号をデジタル信号に変換し、デジタルアナログ変換部２２によってデジタル信号をアナログ信号に変換する。
【００８１】
アナログ信号入力部３１は、携帯端末３０の外部からアナログ信号を受け付ける。具体的には、アナログ信号入力部３１は、アナログ信号を受け付けるアナログ端子（例えば、集音マイクやヘッドフォン、ハンズフリー、Ｂｌｕｅｔｏｏｔｈなど）に相当し、例えば、ユーザが発した音声を受け付ける。
【００８２】
アナログ信号出力部３２は、携帯端末３０の外部にアナログ信号を出力する。具体的には、アナログ信号出力部３２は、アナログ信号を出力するアナログ端子（例えば、出力スピーカーやヘッドフォン、ハンズフリー、Ｂｌｕｅｔｏｏｔｈなど）に相当し、例えば、ユーザに対して音声を出力する。
【００８３】
アンテナ３３は、信号の送信および受信を行う。具体的には、アンテナ３３は、携帯端末３０から基地局に対して無線信号を送信することや、基地局から携帯端末３０に対して発信された無線信号を受信する。
【００８４】
ＤＢＢマクロ３４は、各種情報の通信処理を実行する。具体的には、ＤＢＢマクロ３４の送受信処理部３５は、各種デジタル送信データを含む無線信号（例えば、ＣＯＤＥＣマクロ２０から受け付けた音声系のデータを含む無線信号や、情報系のデータ含む無線信号）をアンテナ３３を介して送信処理する。また、ＤＢＢマクロ３４の送受信処理部３５は、アンテナ３３を介して受信した無線信号に含まれている受信データを各種デジタル受信データへと分離し、携帯端末３０の内部に備えられた各マクロ（図示しないマクロを含む）に対して転送する。例えば、アンテナ３３を介して音声系のデータを含む無線信号を受信した場合には、音声系のデータを含むデジタル信号をＣＯＤＥＣマクロ２０に対して転送する。
【００８５】
ＡＰＬチップ３６は、携帯端末３０の内部に備えられた各マクロ（図示しないマクロを含む）を制御する。具体的には、ＡＰＬチップ３６は、各種アプリケーションを実行するＣＰＵ（Central Processing Unit）に相当し、ＣＯＤＥＣマクロ２０によるアナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換する処理を制御し、ＤＢＢマクロ３４による各種情報の通信処理を制御する。
【００８６】
［実施例３の効果］
上記したように、実施例３によれば、実施例２に係るＣＯＤＥＣマクロ２０を携帯端末３０に搭載することができ、無音の通話時間における出力雑音を低減することが可能である。
【実施例４】
【００８７】
さて、これまで実施例１〜３について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、実施例４として、他の実施例を説明する。
【００８８】
例えば、実施例１では、微小減少部１３ａ、ｂによって積分器１２ａ、ｂから加算器１１ａ、ｂに返還される積分信号に乗算される係数である「α」および「β」を「２のマイナス１６乗」とする場合を説明したが、本発明はこれに限定されるものではなく、第一の係数「α」および第二の係数「β」が式（３）および式（４）を同時に満たす場合であれば本発明を適用することが可能である。例えば、「α」を「２のマイナス１６乗」とし、「β」を「０」とするようにしてもよい。
【００８９】
また、実施例１では、微小減少部１３ａ、ｂによって積分器１２ａ、ｂから加算器１１ａ、ｂに返還される積分信号に対して所定の係数を乗算して、積分信号を微小減少するための微小減少信号を生成する場合を説明したが、本発明はこれに限定されるものではなく、積分信号を微小減少するための微小減少信号を生成する場合であれば本発明を適用することが可能である。例えば、積分信号に含まれている情報の符号を判定して、同符号の微小減少信号（例えば、デジタル回路構成における加算器ビット幅のＬＳＢ：Least Significant Bit 程の一定レベル信号）を生成するようにしてもよい。
【００９０】
また、実施例１では、２次の信号変調装置１０に本発明を適用する場合について説明したが、本発明はこれに限定されるものではない。例えば、ｎ次の信号変調装置１０であっても、短いビット数からなるランダムな信号を入力信号に加算することで実聴による音質を向上する信号変調装置であっても、積分信号に対して乗算する係数を変更することで本発明を適用することが可能である。
【００９１】
また、実施例２では、プリフィルタ２３、信号変調装置１０ａおよびポストフィルタ２５は、ハードウェア処理によって各処理を実行し、信号変調装置１０ｂおよびデジタルフィルタ２４ａ、２４ｂは、コンピュータで所定のアルゴリズムを実行するソフトウェア処理によって処理を実行するものとして説明したが、本発明はこれに限定されるものではなく、例えば、ハードウェア処理によって全ての処理を実行するようにしてもよいし、ソフトウェア処理によって処理を実行するようにしてもよい。
【００９２】
（装置構成等）
また、本実施例において説明した文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータなどについては、特記する場合を除いて任意に変更することができる。
【００９３】
また、図２、図４、図５に示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
【００９４】
例えば、図２において、積分器１２ａは、前回自己が生成して保持した第一の積分信号を加算器１１ａと、微小減少部１３ａとに返還する構成としたが、第一の積分信号を微小減少部１３ａに返還し、微小減少部１３ａが第一の積分信号を微小減少して、加算器１１ａに対して第一の積分信号を変換するようにしてもよい。また、図４において、信号変調装置１０ａと、デジタルフィルタ２４ａとを統合することや、図５においてＣＯＤＥＣマクロ２０と、ＡＰＬチップ３６とを統合することができる。
【００９５】
さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵやＭＣＵ（Micro Controller Unit）、ＭＰＵ（Micro Processing Unit）およびＣＰＵ、ＭＣＵ、ＭＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００９６】
なお、本実施例で説明した信号変調方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。
【００９７】
ここで、図６を用いて、加算信号を生成する加算器と、加算信号を積分する積分器と、積分信号を量子化する量子化器と、積分器から加算器に返還される積分信号を微小減少させる微小減少部とを有する信号変調装置としてのコンピュータに入力信号を量子化信号に変調する信号変調方法を実行させる信号変調プログラムについて説明する。図６は、信号変調プログラムによって信号変調装置としてのコンピュータが実行する処理の流れを示すフローチャートである。
【００９８】
図６に示すように、信号変調装置としてのコンピュータは、信号変調プログラムを起動すると、処理を終了する割り込みがあったか否かを判定する（ステップＳ２００１）。
【００９９】
ここで、処理を終了する割り込みがないと判定すると（ステップＳ２００１否定）、信号変調装置としてのコンピュータは、入力信号を受け付けたか否かを判定する（ステップＳ２００２）。
【０１００】
入力信号を受け付けていないと判定すると（ステップＳ２００２否定）、信号変調装置としてのコンピュータは、処理を終了する割り込みがあったか否かを判定する（ステップＳ２００１）。
【０１０１】
一方では、信号変調装置としてのコンピュータは、入力信号を受け付けたと判定すると（ステップＳ２００２肯定）、前回加算器によって生成した積分信号のレベル値を所定の記憶部から読み出し、前回量子化器によって生成した量子化信号のレベル値を所定の記憶部から読み出す（ステップＳ２００３）。なお、この積分信号および量子化信号のレベル値を所定の記憶部から読み出す処理を最初に実行する場合には、ユーザによって設定された積分信号および量子化信号の初期値（例えば、「０」）を所定の記憶部から読み出すものとする。
【０１０２】
続いて、信号変調装置としてのコンピュータは、積分信号のレベル値を微小減少させる微小減少値を演算するとともに、加算器によって差し引かれるべきレベル値に量子化信号のレベル値を変換する（ステップＳ２００４）。
【０１０３】
続いて、信号変調装置としてのコンピュータは、入力信号のレベル値から微小減少値と変換された量子化信号のレベル値とを差し引くとともに、積分信号のレベル値を加算して加算信号のレベル値を算出する（ステップＳ２００５）。
【０１０４】
続いて、信号変調装置としてのコンピュータは、加算信号のレベル値から新たな積分信号のレベル値を算出し（ステップＳ２００６）、新たな積分信号のレベル値から新たな量子化信号のレベル値を算出する（ステップＳ２００７）。
【０１０５】
続いて、信号変調装置としてのコンピュータは、算出した新たな量子化信号のレベル値に基づいて量子化信号を出力し（ステップＳ２００８）、算出した新たな積分信号のレベル値と、新たな量子化信号のレベル値とを所定の記憶部に格納する（ステップＳ２００９）。
【０１０６】
続いて、信号変調装置としてのコンピュータは、再び処理を終了する割り込みがあったか否かを判定し（ステップＳ２００１）、処理を終了する割り込みがあったと判定するまで（ステップＳ２００１肯定）、上記の処理（ステップＳ２００１〜Ｓ２００９）を繰り返し実行する。
【０１０７】
この信号変調プログラムは、インターネットなどのネットワークを介して配布することができる。また、この信号変調プログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
【産業上の利用可能性】
【０１０８】
以上のように、本発明に係る信号変調方法、信号変調装置、電子装置および信号変調プログラムは、入力信号を量子化信号に変調する場合に有用であり、例えば、無音の信号の受け付けを原因として発生する出力雑音を低減することに適する。
【図面の簡単な説明】
【０１０９】
【図１】実施例１に係る信号変調装置の概要および特徴を説明するための図である。
【図２】信号変調装置の構成を示すブロック図である。
【図３】信号変調装置による処理の流れを示すフローチャートである。
【図４】ＣＯＤＥＣマクロの構成を示すブロック図である。
【図５】携帯端末の構成を示すブロック図である。
【図６】信号変調プログラムによって信号変調装置としてのコンピュータが実行する処理の流れを示すフローチャートである。
【図７】従来の信号変調装置の概要を説明するための図である。
【符号の説明】
【０１１０】
１０、１０ａ、１０ｂ  信号変調装置
１１ａ、１１ｂ  加算器
１２ａ、１２ｂ  積分器
１３ａ、１３ｂ  微小減少部
１４  量子化器
１５  返還値生成器
２０  ＣＯＤＥＣマクロ
２１  アナログデジタル変換部
２２  デジタルアナログ変換部
２３  プリフィルタ
２４ａ、２４ｂ  デジタルフィルタ
２５  ポストフィルタ
３０  携帯端末
３１  アナログ信号入力部
３２  アナログ信号出力部
３３  アンテナ
３４  ＤＢＢマクロ
３５  送受信処理部
３６  ＡＰＬチップ
【図１】
2009088924.tif 000015
【図２】
2009088924.tif 000016
【図３】
2009088924.tif 000017
【図４】
2009088924.tif 000018
【図５】
2009088924.tif 000019
【図６】
2009088924.tif 000020
【図７】
2009088924.tif 000021
【手続補正書】
【提出日】平成20年9月2日(2008.9.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
続いて、信号変調装置１０は、第二の微小減少信号を生成し、量子化信号を変換する（ステップＳ１００８）。具体的には、微小減少部１３ｂは、第二の微小減少信号を生成し、返還値生成器１５は、加算器１１ｂにおいて差し引かれるべき形式に量子化信号を変換する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
続いて、信号変調装置１０は、第二の加算信号を生成する（ステップＳ１００９）。具体的には、加算器１１ｂは、新たな第一の積分信号に対して、量子化器１４によって返還された量子化信号と、微小減少部１３ｂによって生成された第二の微小減少信号とを差し引くとともに、積分器１２ｂから返還された第二の積分信号を足し合わせて第二の加算信号を生成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
一方では、信号変調装置としてのコンピュータは、入力信号を受け付けたと判定すると（ステップＳ２００２肯定）、前回積分器によって生成した積分信号のレベル値を所定の記憶部から読み出し、前回量子化器によって生成した量子化信号のレベル値を所定の記憶部から読み出す（ステップＳ２００３）。なお、この積分信号および量子化信号のレベル値を所定の記憶部から読み出す処理を最初に実行する場合には、ユーザによって設定された積分信号および量子化信号の初期値（例えば、「０」）を所定の記憶部から読み出すものとする。