(57)【要約】【課題】インダクタンス手段を設けることなく、素子特性のばらつきによる電流のアンバランスを低減することができる半導体駆動装置の提供。【解決手段】本発明は、並列接続された複数の半導体素子を同期して駆動する半導体駆動装置５０において、前記複数の半導体素子Ｑ２Ａ，Ｑ２Ｂのそれぞれの閾値電圧の差異に基づいて、前記複数の半導体素子Ｑ２Ａ，Ｑ２Ｂがオン／オフするタイミングを相対的に調整する調整手段５６を備えることを特徴とする。【選択図】図４
2009225531.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数の半導体素子を同期して駆動する半導体駆動装置において、
前記複数の半導体素子のそれぞれの閾値電圧の差異に基づいて、前記複数の半導体素子がオン／オフするタイミングを相対的に調整する調整手段を備えることを特徴とする、半導体駆動装置。
【請求項２】
並列接続された複数の半導体素子を同期して駆動する半導体駆動装置において、
前記複数の半導体素子のそれぞれの電気特性に関する情報を記憶する電気特性情報記憶手段と、
前記記憶手段に記憶された各半導体素子の電気特性情報に基づいて、前記複数の半導体素子がオン／オフするタイミングを相対的に調整する調整手段を備えることを特徴とする、半導体駆動装置。
【請求項３】
前記電気特性情報は、前記半導体素子の閾値電圧に関する情報であることを特徴とする、請求項２に記載の半導体駆動装置。
【請求項４】
前記複数の半導体素子にオン信号を同時に供給し始めた場合に前記複数の半導体素子のうちの最も遅く導通状態となる半導体素子を基準半導体素子としたとき、
前記調整手段は、前記基準半導体素子が導通状態となるタイミングに他の半導体素子が導通状態となるタイミングが近づくように、該他の半導体素子に対してオン信号を供給し始めるタイミングを、基準半導体素子に対してオン信号を供給し始めるタイミングに対して相対的に遅らせることを特徴とする、請求項１〜３のうちのいずれか１項に記載の半導体駆動装置。
【請求項５】
前記調整手段は、前記基準半導体素子の導通状態が解除されるタイミングに他の半導体素子の導通状態が解除されるタイミングが近づくように、該他の半導体素子に対してオフ信号を供給し始めるタイミングを、基準半導体素子に対してオフ信号を供給し始めるタイミングに対して相対的に早めることを特徴とする、請求項４に記載の半導体駆動装置。
【請求項６】
前記調整手段は、前記基準半導体素子が導通状態となるタイミングに他の半導体素子が導通状態となるタイミングが一致するように、該他の半導体素子に対してオン信号を供給し始めるタイミングを、基準半導体素子に対してオン信号を供給し始めるタイミングに対して相対的に遅らせることを特徴とする、請求項４に記載の半導体駆動装置。
【請求項７】
前記調整手段は、前記基準半導体素子の導通状態が解除されるタイミングに他の半導体素子の導通状態が解除されるタイミングが一致するように、該他の半導体素子に対してオフ信号を供給し始めるタイミングを、基準半導体素子に対してオフ信号を供給し始めるタイミングに対して相対的に早めることを特徴とする、請求項６に記載の半導体駆動装置。
【請求項８】
前記調整手段は、前記複数の半導体素子のそれぞれの発熱量の差が減少するように、前記複数の半導体素子がオン／オフするタイミングを相対的に調整することを特徴とする、請求項１〜３のうちのいずれか１項に記載の半導体駆動装置。
【請求項９】
前記複数の半導体素子のそれぞれは、ＩＧＢＴとフライホイルダイオードからなることを特徴とする、請求項１〜８のうちのいずれか１項に記載の半導体駆動装置。
【請求項１０】
前記調整手段は、前記複数のＩＧＢＴに供給される駆動信号のオンパルス幅を相対的に調整することで、前記複数のＩＧＢＴがオン／オフするタイミングを相対的に調整することを特徴とする、請求項９に記載の半導体駆動装置。
【請求項１１】
前記複数の半導体素子は、電圧変換器で用いられることを特徴とする、請求項１〜１０のうちのいずれか１項に記載の半導体駆動装置。
【請求項１２】
請求項１〜１０のうちのいずれか１項に記載の半導体駆動装置により制御される前記複数の半導体素子と、リアクトルと、平滑コンデンサとを備えることを特徴とする昇圧コンバータ。
【請求項１３】
請求項１〜１０のうちのいずれか１項に記載の半導体駆動装置により制御される前記複数の半導体素子を備えることを特徴とするインバータ。
【請求項１４】
バッテリと、前記バッテリに接続された請求項１２に記載の昇圧コンバータと、前記昇圧コンバータに接続された請求項１３に記載のインバータと、前記インバータに接続された交流モータとを備えることを特徴とする、電気自動車用駆動装置。
【請求項１５】
並列接続された複数の半導体素子を同期して駆動する半導体駆動装置の製造方法であって、
前記複数の半導体素子のそれぞれの電気特性に関する電気特性情報を前記半導体駆動装置のメモリに格納する段階と、
前記メモリに格納された各半導体素子の電気特性情報に基づいて各半導体素子に供給される駆動信号の供給パターンを変化させる回路又はプログラムを実装する段階とを備えることを特徴とする、半導体駆動装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された複数の半導体素子を同期して駆動する半導体駆動装置及び電気自動車用駆動装置等に関する。
【背景技術】
【０００２】
従来から、並列接続された複数の半導体素子を同期して駆動する半導体駆動装置において、各半導体素子のエミッタ側にインダクタンス手段を設けることによって、オン時に閾値電圧の低い素子のゲート−エミッタ間の電圧を低下させて、素子特性のばらつきによる電流のアンバランスを低減する技術が知られている（例えば、特許文献１参照）。
【特許文献１】特開平１１−４１９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の特許文献１に記載の構成では、各半導体素子のエミッタ側にインダクタンス手段を設ける必要があり、また、インダクタンス手段に起因して制御のタイミングが遅れてしまうという問題がある。
【０００４】
そこで、本発明は、かかるインダクタンス手段を設けることなく、素子特性のばらつきによる電流のアンバランスを低減することができる半導体駆動装置及び電気自動車用駆動装置等の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、第１の発明は、並列接続された複数の半導体素子を同期して駆動する半導体駆動装置において、
前記複数の半導体素子のそれぞれの閾値電圧の差異に基づいて、前記複数の半導体素子がオン／オフするタイミングを相対的に調整する調整手段を備えることを特徴とする。
【０００６】
第２の発明は、並列接続された複数の半導体素子を同期して駆動する半導体駆動装置において、
前記複数の半導体素子のそれぞれの電気特性に関する情報を記憶する電気特性情報記憶手段と、
前記記憶手段に記憶された各半導体素子の電気特性情報に基づいて、前記複数の半導体素子がオン／オフするタイミングを相対的に調整する調整手段を備えることを特徴とする。
【０００７】
第３の発明は、第２の発明に係る半導体駆動装置において、
前記電気特性情報は、前記半導体素子の閾値電圧に関する情報であることを特徴とする。
【０００８】
第４の発明は、第１〜３のうちのいずれかの発明に係る半導体駆動装置において、
前記複数の半導体素子にオン信号を同時に供給し始めた場合に前記複数の半導体素子のうちの最も遅く導通状態となる半導体素子を基準半導体素子としたとき、
前記調整手段は、前記基準半導体素子が導通状態となるタイミングに他の半導体素子が導通状態となるタイミングが近づくように、該他の半導体素子に対してオン信号を供給し始めるタイミングを、基準半導体素子に対してオン信号を供給し始めるタイミングに対して相対的に遅らせることを特徴とする。
【０００９】
第５の発明は、第４の発明に係る半導体駆動装置において、
前記調整手段は、前記基準半導体素子の導通状態が解除されるタイミングに他の半導体素子の導通状態が解除されるタイミングが近づくように、該他の半導体素子に対してオフ信号を供給し始めるタイミングを、基準半導体素子に対してオフ信号を供給し始めるタイミングに対して相対的に早めることを特徴とする。
【００１０】
第６の発明は、第４の発明に係る半導体駆動装置において、
前記調整手段は、前記基準半導体素子が導通状態となるタイミングに他の半導体素子が導通状態となるタイミングが一致するように、該他の半導体素子に対してオン信号を供給し始めるタイミングを、基準半導体素子に対してオン信号を供給し始めるタイミングに対して相対的に遅らせることを特徴とする。
【００１１】
第７の発明は、第６の発明に係る半導体駆動装置において、
前記調整手段は、前記基準半導体素子の導通状態が解除されるタイミングに他の半導体素子の導通状態が解除されるタイミングが一致するように、該他の半導体素子に対してオフ信号を供給し始めるタイミングを、基準半導体素子に対してオフ信号を供給し始めるタイミングに対して相対的に早めることを特徴とする。
【００１２】
第８の発明は、第１〜３のうちのいずれかの発明に係る半導体駆動装置において、
前記調整手段は、前記複数の半導体素子のそれぞれの発熱量の差が減少するように、前記複数の半導体素子がオン／オフするタイミングを相対的に調整することを特徴とする。
【００１３】
第９の発明は、第１〜８のうちのいずれかの発明に係る半導体駆動装置において、
前記複数の半導体素子のそれぞれは、ＩＧＢＴとフライホイルダイオードからなることを特徴とする。
【００１４】
第１０の発明は、第９の発明に係る半導体駆動装置において、
前記調整手段は、前記複数のＩＧＢＴに供給される駆動信号のオンパルス幅を相対的に調整することで、前記複数のＩＧＢＴがオン／オフするタイミングを相対的に調整することを特徴とする。
【００１５】
第１１の発明は、第１〜１０のうちのいずれかの発明に係る半導体駆動装置において、
前記複数の半導体素子は、電圧変換器で用いられることを特徴とする。
【００１６】
第１２の発明は、昇圧コンバータに関し、第１〜１０のうちのいずれかの発明に係る半導体駆動装置により制御される前記複数の半導体素子と、リアクトルと、平滑コンデンサとを備えることを特徴とする。
【００１７】
第１３の発明は、インバータに関し、第１〜１０のうちのいずれかの発明に係る半導体駆動装置により制御される前記複数の半導体素子を備えることを特徴とする。
【００１８】
第１４の発明は、電気自動車用駆動装置に関し、バッテリと、前記バッテリに接続された第１２の発明に係る昇圧コンバータと、前記昇圧コンバータに接続された第１３の発明に係るインバータと、前記インバータに接続された交流モータとを備えることを特徴とする。
【００１９】
第１５の発明は、並列接続された複数の半導体素子を同期して駆動する半導体駆動装置の製造方法であって、
前記複数の半導体素子のそれぞれの電気特性に関する電気特性情報を前記半導体駆動装置のメモリに格納する段階と、
前記メモリに格納された各半導体素子の電気特性情報に基づいて各半導体素子に供給される駆動信号の供給パターンを変化させる回路又はプログラムを実装する段階とを備えることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、インダクタンス手段を設けることなく、素子特性のばらつきによる電流のアンバランスを低減することができる半導体駆動装置及び電気自動車用駆動装置等が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００２２】
図１は、本発明による電気自動車用駆動装置１の一実施例の概略構成を示す図である。電気自動車用駆動装置１は、バッテリ１０の電力を用いて走行用モータ４０を駆動することにより車両を駆動させる装置である。尚、電気自動車は、電力を用いて走行用モータ４０を駆動して走行するものであれば、その方式や構成の詳細は任意である。電気自動車は、典型的には、動力源がエンジンと走行用モータ４０であるハイブリッド自動車（ＨＶ），動力源が走行用モータ４０のみである電気自動車を含む。
【００２３】
電気自動車用駆動装置１は、図１に示すように、バッテリ１０、ＤＣ／ＤＣコンバータ２０、インバータ３０、走行用モータ４０、及び、制御装置５０を備える。
【００２４】
バッテリ１０は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性負荷から構成されてもよい。
【００２５】
ＤＣ／ＤＣコンバータ２０は、双方向のＤＣ／ＤＣコンバータ（可逆チョッパ方式の昇圧ＤＣ／ＤＣコンバータ）であり、例えば１４Ｖから４２Ｖへの昇圧変換、及び、４２Ｖから１４Ｖへの降圧変換が可能である。ＤＣ／ＤＣコンバータ２０は、スイッチング素子Ｑ１，Ｑ２，ダイオードＤ１，Ｄ２、リアクトルＬ１を含む。
【００２６】
スイッチング素子Ｑ１，Ｑ２は、本例ではＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）であるが、ＭＯＳＦＥＴ（metal  oxide  semiconductor  field−effect  transistor）のような他のスイッチング素子が用いられてもよい。ＤＣ／ＤＣコンバータ２０は、マルチフェーズ（本例では２相）タイプのＤＣ／ＤＣコンバータであり、スイッチング素子Ｑ１は、２つの並列接続されたスイッチング素子Ｑ１Ａ及びＱ１Ｂとからなり、スイッチング素子Ｑ２は、２つの並列接続されたスイッチング素子Ｑ２Ａ及びＱ２Ｂとからなる。
【００２７】
スイッチング素子Ｑ１，Ｑ２は、インバータ３０の電源ラインとアースラインとの間に直列に接続される。上アームのスイッチング素子Ｑ１のコレクタは電源ラインに接続され、下アームのスイッチング素子Ｑ２のエミッタはアースラインに接続される。スイッチング素子Ｑ１，Ｑ２の中間点、即ちスイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ２のコレクタの接続点にはリアクトルＬ１の一端が接続される。このリアクトルＬ１の他端は、電源ラインを介してバッテリ１０の正極に接続される。また、スイッチング素子Ｑ２のエミッタは、アースラインを介してバッテリ１０の負極に接続される。また、各スイッチング素子Ｑ１，Ｑ２のコレクタ−エミッタ間には、エミッタ側からコレクタ側に電流を流すようにダイオード（フライホイルダイオード）Ｄ１，Ｄ２が配置される。ダイオードＤ１は、２つの並列接続されたダイオードＤ１Ａ及びＤ１Ｂとからなり、ダイオードＤ２は、２つの並列接続されたダイオードＤ２Ａ及びＤ２Ｂとからなる。また、リアクトルＬ１の他端とアースラインとの間には平滑用コンデンサＣ１が接続され、スイッチング素子Ｑ１のコレクタとアースラインとの間には平滑用コンデンサＣ２が接続される。
【００２８】
インバータ３０は、電源ラインとアースラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ３，Ｑ４の直列接続からなり、Ｖ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ５，Ｑ６の直列接続からなり、Ｗ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ７，Ｑ８の直列接続からなる。また、各スイッチング素子Ｑ３〜Ｑ８のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオードＤ３〜Ｄ８が配置される。
【００２９】
走行用モータ４０は、３相の永久磁石モータであり、Ｕ，Ｖ，Ｗ相の３つのコイルの一端が中点で共通接続されている。Ｕ相コイルの他端は、スイッチング素子Ｑ３，Ｑ４の中間点に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ５，Ｑ６の中間点に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ７，Ｑ８の中間点に接続される。
【００３０】
制御装置５０は、ＤＣ／ＤＣコンバータ２０及びインバータ３０を制御する。制御装置５０は、例えばＣＰＵ，ＲＯＭ、メインメモリなどを含み、制御装置５０の各種機能は、ＲＯＭ等に記録された制御プログラムがメインメモリに読み出されてＣＰＵにより実行されることによって実現される。但し、制御装置５０の一部又は全部は、ハードウェアのみにより実現されてもよい。また、制御装置５０は、物理的に複数の装置により構成されてもよい。
【００３１】
次に、上述の電気自動車用駆動装置１における基本動作としての力行動作と回生動作について概説する。
【００３２】
［力行動作］
ＤＣ／ＤＣコンバータ２０は、制御装置５０による制御下で、バッテリ１０の出力電圧を昇圧変換して、インバータ３０に供給する。具体的には、制御装置５０は、上アームのスイッチング素子Ｑ１をオフ状態として、下アームのスイッチング素子Ｑ２をオン／オフさせることにより、バッテリ１０の出力電圧を昇圧してインバータ３０に供給する。より具体的には、スイッチング素子Ｑ２がオン状態になると、スイッチング素子Ｑ２を介してリアクトルＬ１に電流が流れ、バッテリ１０からの直流電力がリアクトルＬ１に蓄積される。そして、スイッチング素子Ｑ２がオフ状態となると、リアクトルＬ１に蓄積された直流電圧がダイオードＤ１を介してインバータ３０側に出力される。
【００３３】
この昇圧動作時、制御装置５０は、下アームのスイッチング素子Ｑ２を構成するスイッチング素子Ｑ２Ａ及びＱ２Ｂを同期駆動させる（実質的に同時にオン／オフさせる）が、後に詳説する如く、スイッチング素子Ｑ２Ａ及びＱ２Ｂの電気的特性の相違を補償すべく、スイッチング素子Ｑ２Ａ及びＱ２Ｂがオン／オフするタイミングを相対的に調整する。
【００３４】
インバータ３０は、制御装置５０による制御下で、スイッチング素子Ｑ３〜Ｑ８をオン／オフすることにより、ＤＣ／ＤＣコンバータ２０から供給される直流電力を交流電力に変換し、変換した交流電力を走行用モータ４０に供給する。これにより、走行用モータ４０が回転駆動される。
【００３５】
尚、上記説明では、上アームのスイッチング素子Ｑ１をオフ状態としているが、スイッチング素子Ｑ２がオン状態のときにスイッチング素子Ｑ１がオフ状態となりスイッチング素子Ｑ２がオフ状態のときにスイッチング素子Ｑ１がオン状態となるように、上アームのスイッチング素子Ｑ１及び下アームのスイッチング素子Ｑ２を交互にオン／オフさせてもよい。この場合でも、昇圧動作時においては、上アームのスイッチング素子Ｑ１及び下アームのダイオードＤ２には電流は流れない。
【００３６】
［回生動作］
電気自動車の制御時や減速時において、走行用モータ４０は、発電機として動作し、交流電力を発生してインバータ３０に出力する。
【００３７】
インバータ３０は、制御装置５０による制御下で、スイッチング素子Ｑ３〜Ｑ８をオン／オフすることにより、走行用モータ４０で発電された交流電力を直流電力に変換し変換した直流電力をＤＣ／ＤＣコンバータ２０に供給する。
【００３８】
ＤＣ／ＤＣコンバータ２０は、制御装置５０による制御下で、インバータ３０からの直流電圧を降圧変換してバッテリ１０を充電する。具体的には、制御装置５０は、下アームのスイッチング素子Ｑ２をオフ状態として、上アームのスイッチング素子Ｑ１をオン／オフさせることにより、インバータ３０からの出力電圧を降圧してバッテリ１０に供給する。より具体的には、スイッチング素子Ｑ１がオン状態になると、スイッチング素子Ｑ１を介してリアクトルＬ１に電流が流れ、インバータ３０からの直流電力がリアクトルＬ１に蓄積される。そして、スイッチング素子Ｑ１がオフ状態となると、リアクトルＬ１の起電力によりダイオードＤ２を介して電流が還流し、これによりリアクトルＬ１に蓄積された直流電圧がバッテリ１０に供給され、バッテリ１０が充電される。
【００３９】
この降圧動作時、制御装置５０は、上アームのスイッチング素子Ｑ１を構成するスイッチング素子Ｑ１Ａ及びＱ１Ｂを同期駆動させる（実質的に同時にオン／オフさせる）が、後に詳説する如く、スイッチング素子Ｑ１Ａ及びＱ１Ｂの電気的特性の相違を補償すべく、スイッチング素子Ｑ１Ａ及びＱ１Ｂがオン／オフするタイミングを相対的に調整する。
【００４０】
尚、上記説明では、下アームのスイッチング素子Ｑ２をオフ状態としているが、スイッチング素子Ｑ１がオン状態のときにスイッチング素子Ｑ２がオフ状態となりスイッチング素子Ｑ１がオフ状態のときにスイッチング素子Ｑ２がオン状態となるように、上アームのスイッチング素子Ｑ１及び下アームのスイッチング素子Ｑ２を交互にオン／オフさせてもよい。この場合でも、降圧動作時においては、下アームのスイッチング素子Ｑ２及び上アームのダイオードＤ１には電流は流れない。
【００４１】
ところで、上記の構成では、ＤＣ／ＤＣコンバータ２０は、スイッチング素子Ｑ１が、２つの並列接続されたスイッチング素子Ｑ１Ａ及びＱ１Ｂとからなり、スイッチング素子Ｑ２が、２つの並列接続されたスイッチング素子Ｑ２Ａ及びＱ２Ｂとからなる。このように並列接続された２つ以上のスイッチング素子を同期駆動する場合、各スイッチング素子の電気的特性の相違に起因して、各スイッチング素子間で電流のアンバランスが生じ、ひいては各スイッチング素子間で発熱量の差（発熱アンバランス）が生じる。
【００４２】
この点、従来では、このような並列接続されたスイッチング素子間の発熱バランスを抑えるために、電気的特性の揃ったスイッチング素子同士を選別して組み立てを行っており、製造コストの面で問題があった。或いは、従来では、発熱バランスを設計的に見積もり、最悪のアンバランスになっても、保証温度内で収まるようなスイッチング素子の設計となっていた。かかる設計においては、アンバランスが小さいものは不必要に大きいマージンがあることとなり、コストの増大をもたらす点で問題があった。
【００４３】
そこで、本実施例では、制御装置５０は、以下で詳説する如く、並列接続された各スイッチング素子の電気的特性の相違を補償すべく、各スイッチング素子がオン／オフするタイミングを相対的に調整する機能を備える。以下では、一例として、スイッチング素子Ｑ１Ａ及びＱ１Ｂがオン／オフするタイミングを相対的に調整する例について説明するが、スイッチング素子Ｑ２Ａ及びＱ２Ｂがオン／オフするタイミングを相対的に調整する場合についても同様である。
【００４４】
図２は、各スイッチング素子間の特性差を補償するタイミング調整機能を実現するための制御装置５０の要部構成の一例を示す構成図である。制御装置５０は、図２に示すように、指示されたデューティ比に従った駆動信号（ＰＷＭ信号）を生成するＰＷＭ生成部５２と、駆動信号に応じてスイッチング素子Ｑ１Ａ及びＱ１Ｂの各ゲートに電圧を印加するドライブＩＣ５４と、ＰＷＭ生成部５２で生成された駆動信号を補正してオン／オフタイミングを調整するタイミング調整部５６と、スイッチング素子Ｑ１Ａ及びＱ１Ｂの各電気的特性を記憶する特性記憶部５８とを備える。尚、タイミング調整部５６や特性記憶部５８の機能の一部又は全部は、ドライブＩＣ５４内に組み込まれてもよい。
【００４５】
特性記憶部５８には、スイッチング素子Ｑ１Ａ及びＱ１Ｂの各電気的特性に関する特性情報が予め格納される。スイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性情報は、スイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性試験結果に基づいて作成され格納されてよい。特性記憶部５８に格納されるスイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性情報は、スイッチング素子Ｑ１Ａ及びＱ１Ｂのそれぞれのオン／オフタイミングの相違を直接的又は間接的に表す情報であればよく、典型的には、スイッチング素子Ｑ１Ａ及びＱ１Ｂのそれぞれの閾値電圧である。本例では、スイッチング素子Ｑ１Ａ及びＱ１Ｂのそれぞれの閾値電圧に関する情報が特性情報として格納されることとし、スイッチング素子Ｑ１Ａ及びＱ１Ｂのそれぞれの閾値電圧を、それぞれ、閾値電圧Ｖｔｈ（Ａ）及び閾値電圧Ｖｔｈ（Ｂ）とも称する。ここでは、前提として、スイッチング素子Ｑ１Ａ及びＱ１Ｂの各電気的特性に有意な相違があるものとする。即ちＶｔｈ（Ａ）≠Ｖｔｈ（Ｂ）であり、Ｖｔｈ（Ａ）>Ｖｔｈ（Ｂ）（例えばＶｔｈ（Ａ）＝７［Ｖ］、Ｖｔｈ（Ｂ）＝６［Ｖ］）とする。
【００４６】
タイミング調整部５６は、特性記憶部５８に記憶されたスイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性情報に基づいて、スイッチング素子Ｑ１Ｂがオン／オフするタイミングを調整する。タイミング調整部５６は、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち上がりエッジ／立ち下りエッジのタイミング（位相）を調整することにより、スイッチング素子Ｑ１Ｂがオン／オフするタイミングを調整する。
【００４７】
この際、タイミング調整部５６は、スイッチング素子Ｑ１Ａ及びＱ１Ｂが略同一のタイミングでオンするように、スイッチング素子Ｑ１Ｂがオンするタイミングを調整する。具体的には、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオンするタイミングに、スイッチング素子Ｑ１Ｂがオンするタイミングが近づくように、スイッチング素子Ｑ１Ａに対する駆動信号の立ち上がりエッジのタイミング（即ちオン信号を供給し始めるタイミング）に対して、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち上がりエッジのタイミング（即ちオン信号を供給し始めるタイミング）を遅くする。より好ましくは、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオンするタイミングに、スイッチング素子Ｑ１Ｂがオンするタイミングが一致するように、スイッチング素子Ｑ１Ａに対する駆動信号の立ち上がりエッジのタイミングに対して、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち上がりエッジのタイミングを遅くする。
【００４８】
同様に、タイミング調整部５６は、スイッチング素子Ｑ１Ａ及びＱ１Ｂが略同一のタイミングでオフするように、スイッチング素子Ｑ１Ｂがオフするタイミングを調整する。具体的には、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオフするタイミングに、スイッチング素子Ｑ１Ｂがオフするタイミングが近づくように、スイッチング素子Ｑ１Ａに対する駆動信号の立ち下がりエッジのタイミング（即ちオフ信号を供給し始めるタイミング）に対して、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち下がりエッジのタイミング（即ちオフ信号を供給し始めるタイミング）を早くする。より好ましくは、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオフするタイミングに、スイッチング素子Ｑ１Ｂがオフするタイミングが一致するように、スイッチング素子Ｑ１Ａに対する駆動信号の立ち下がりエッジのタイミングに対して、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち下がりエッジのタイミングを早くする。
【００４９】
ここで、タイミング調整部５６によるタイミング調整機能の詳細及び具体例について説明する。
【００５０】
図３は、対照例に示す図であり、タイミング調整部５６が存在しない場合におけるスイッチング素子Ｑ１Ａ及びＱ１Ｂのオン／オフ状態の変化態様を概略的に示す図である。即ち、図３には、同一の駆動信号が供給されたときのスイッチング素子Ｑ１Ａ及びＱ１Ｂのオン／オフ状態の変化態様が示されている。図３においては、（Ａ）は、駆動信号の時系列波形を示し、（Ｂ）は、スイッチング素子Ｑ１Ａのゲート−エミッタ間の電圧の時系列波形を概略的に示し、（Ｃ）は、スイッチング素子Ｑ１Ｂのゲート−エミッタ間の電圧の時系列波形を概略的に示す。
【００５１】
図３に示すように、時刻ｔ０にて同時にスイッチング素子Ｑ１Ａ及びＱ１Ｂにオン信号が供給されると（即ち時刻ｔ０に駆動信号の立ち上がりエッジが生じると）、スイッチング素子Ｑ１Ａ及びＱ１Ｂのゲート電圧は同時に増加し始めて同様に増加していくが、スイッチング素子Ｑ１Ａの方がスイッチング素子Ｑ１Ｂよりも閾値電圧が大きいので、スイッチング素子Ｑ１Ａの方がスイッチング素子Ｑ１Ｂよりも遅くオンする。即ち、スイッチング素子Ｑ１Ｂは時刻ｔ１でオンするのに対して、スイッチング素子Ｑ１Ａは時刻ｔ１よりもΔｔ１だけ遅れた時刻ｔ２にオンする。同様に、時刻ｔ３にて同時にスイッチング素子Ｑ１Ａ及びＱ１Ｂにオフ信号が供給されると（即ち時刻ｔ３に駆動信号の立ち下がりエッジが生じると）、スイッチング素子Ｑ１Ａ及びＱ１Ｂのゲート電圧は同様に減少していくが、スイッチング素子Ｑ１Ａの方がスイッチング素子Ｑ１Ｂよりも閾値電圧が大きいので、スイッチング素子Ｑ１Ａの方がスイッチング素子Ｑ１Ｂよりも早くオフする。即ち、スイッチング素子Ｑ１Ｂは時刻ｔ５でオフするのに対して、スイッチング素子Ｑ１Ａは時刻ｔ５よりもΔｔ２だけ早い時刻ｔ４にオフする。従って、一回のオンパルスが供給される際に、スイッチング素子Ｑ１Ａは、スイッチング素子Ｑ１Ｂと異なるタイミングでオン／オフし、それに応じて電流量及び発熱量のアンバランスが生ずる。
【００５２】
図４は、本実施例におけるスイッチング素子Ｑ１Ａ及びＱ１Ｂのオン／オフ状態の変化態様を概略的に示す図である。図４においては、（Ａ）は、スイッチング素子Ｑ１Ａに対する駆動信号の時系列波形を示し、（Ｂ）は、スイッチング素子Ｑ１Ａのゲート−エミッタ間の電圧の時系列波形を概略的に示し、（Ｃ）は、スイッチング素子Ｑ１Ｂに対する駆動信号の時系列波形、即ちタイミング調整部５６により補正された駆動信号の時系列波形を示し、（Ｄ）は、スイッチング素子Ｑ１Ｂのゲート−エミッタ間の電圧の時系列波形を概略的に示す。
【００５３】
図４に示す例では、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオンするタイミングに、スイッチング素子Ｑ１Ｂがオンするタイミングが一致するように、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち上がりエッジを、スイッチング素子Ｑ１Ａに対する駆動信号の立ち上がりエッジよりもΔｔ１だけ遅らせている。また、同様に、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオフするタイミングに、スイッチング素子Ｑ１Ｂがオフするタイミングが一致するように、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち下がりエッジを、スイッチング素子Ｑ１Ａに対する駆動信号の立ち下がりエッジよりもΔｔ２だけ早まらせている。尚、このタイミング補正量Δｔ１及びΔｔ２は、上述のスイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性情報から導出されるが（例えばタイミング補正量Δｔ１及びΔｔ２と、閾値電圧Ｖｔｈ（Ａ）と閾値電圧Ｖｔｈ（Ｂ）との差との関係を予め定義したマップや、タイミング補正量Δｔ１及びΔｔ２と、閾値電圧Ｖｔｈ（Ａ）及び閾値電圧Ｖｔｈ（Ｂ）との関係を予め定義したマップから導出されるが）、スイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性情報として、タイミング補正量Δｔ１及びΔｔ２が格納されてもよい。
【００５４】
図４に示すように、本実施例では、時刻ｔ６にてスイッチング素子Ｑ１Ａにオン信号が供給され（即ち時刻ｔ６に駆動信号の立ち上がりエッジが生じ）、その後、Δｔ１遅れた時刻ｔ７にてスイッチング素子Ｑ１Ｂにオン信号が供給される（即ち時刻ｔ７に駆動信号の立ち上がりエッジが生じる）。従って、スイッチング素子Ｑ１Ａ及びスイッチング素子Ｑ１Ｂのそれぞれのゲート−エミッタ間の電圧は、時刻ｔ８にて同時にそれぞれの閾値電圧Ｖｔｈ（Ａ）、Ｖｔｈ（Ｂ）に達してオンする。また、本実施例では、時刻ｔ９にてスイッチング素子Ｑ１Ｂにオフ信号が供給され（即ち時刻ｔ９に駆動信号の立ち下がりエッジが生じ）、その後、Δｔ２遅れた時刻ｔ１０にてスイッチング素子Ｑ１Ａにオフ信号が供給される（即ち時刻ｔ１０に駆動信号の立ち下がりエッジが生じる）。従って、スイッチング素子Ｑ１Ａ及びスイッチング素子Ｑ１Ｂのそれぞれのゲート−エミッタ間の電圧は、時刻ｔ１１にて同時にそれぞれの閾値電圧Ｖｔｈ（Ａ）、Ｖｔｈ（Ｂ）に降下してオフする。従って、一回のオンパルスが供給される際に、スイッチング素子Ｑ１Ａは、スイッチング素子Ｑ１Ｂと同一のタイミングでオン／オフし、電流量及び発熱量のアンバランスが防止される。
【００５５】
以上説明した本実施例によれば、とりわけ、以下のような優れた効果が奏される。
【００５６】
上述の如く、電気的特性に有意差がある２個以上のスイッチング素子を並列接続して同期駆動した場合でも、電気的特性の相違に応じて各スイッチング素子のオン／オフタイミングが相対的に調整されるので、各スイッチング素子間での電流量及び発熱量のアンバランスを防止することができる。この結果、電気的特性の揃ったスイッチング素子同士を選別して組み立てる必要が無くなり、また、不必要に大きいマージンを有するスイッチング素子が生じうる設計を行う必要が無くなり、製造コスト及び製品コストを低減することができる。
【００５７】
図５は、本実施例による制御装置５０の製造方法の要部を示すフローチャートである。ステップ１００では、上述のタイミング調整機能を実現するハードウェア構成（及び／又はソフトウェア構成）を実装する。ステップ１１０では、制御装置５０により同期駆動される、並列接続される各スイッチング素子（例えばスイッチング素子Ｑ１Ａ及びスイッチング素子Ｑ１Ｂ）の特性データを入手する。特性データは、各スイッチング素子のメーカーから入手してもよいし、試験を行って入手してもよい。ステップ１２０では、入手した特性データに基づいて、上述の特性情報を、特性記憶部５８を構成するメモリに格納（書き込み）する。ステップ１３０では、制御装置５０により各スイッチング素子を駆動させて動作状態を確認する。この際、例えば各スイッチング素子のオン／オフタイミングが一致しているか否かを確認し、ずれがある場合には、特性記憶部５８に格納される特性情報を適宜修正してもよい。
【００５８】
図６は、タイミング調整機能を実現するための制御装置５０の要部構成のその他の一例を示す構成図である。図６に示す例では、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオン／オフするタイミングを調整する点で、図２に示した例と異なり、調整の考え方は同様である。即ち、スイッチング素子Ｑ１Ａ及びＱ１Ｂの各特性情報からＶｔｈ（Ａ）＞Ｖｔｈ（Ｂ）であるとすると、タイミング調整部５６は、以下のような調整を行う。即ち、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオンするタイミングに、スイッチング素子Ｑ１Ｂがオンするタイミングが近づくように、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち上がりエッジのタイミング（即ちオン信号を供給し始めるタイミング）に対して、スイッチング素子Ｑ１Ａに対する駆動信号の立ち上がりエッジのタイミング（即ちオン信号を供給し始めるタイミング）を早くする。より好ましくは、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオンするタイミングに、スイッチング素子Ｑ１Ｂがオンするタイミングが一致するように、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち上がりエッジのタイミングに対して、スイッチング素子Ｑ１Ａに対する駆動信号の立ち上がりエッジのタイミングを早くする。同様に、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオフするタイミングに、スイッチング素子Ｑ１Ｂがオフするタイミングが近づくように、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち下がりエッジのタイミング（即ちオフ信号を供給し始めるタイミング）に対して、スイッチング素子Ｑ１Ａに対する駆動信号の立ち下がりエッジのタイミング（即ちオフ信号を供給し始めるタイミング）を遅くする。より好ましくは、タイミング調整部５６は、スイッチング素子Ｑ１Ａがオフするタイミングに、スイッチング素子Ｑ１Ｂがオフするタイミングが一致するように、スイッチング素子Ｑ１Ｂに対する駆動信号の立ち下がりエッジのタイミングに対して、スイッチング素子Ｑ１Ａに対する駆動信号の立ち下がりエッジのタイミングを遅くする。
【００５９】
図７は、タイミング調整機能を実現するための制御装置５０の要部構成の更なるその他の一例を示す構成図である。図７に示す例では、タイミング調整部５６は、スイッチング素子Ｑ１Ａ及びスイッチング素子Ｑ１Ｂのそれぞれについてオン／オフタイミングを調整する点で、図２に示した例と異なり、調整の考え方は同様である。図７に示す例では、例えば基準となる基準閾値電圧Ｔｔｈ（ｒｅｆ）を設定しておき、当該基準閾値電圧Ｔｔｈ（ｒｅｆ）でオン／オフする仮想的なスイッチング素子と略同一のタイミングでスイッチング素子Ｑ１Ａ及びＱ１Ｂがオン／オフするように、スイッチング素子Ｑ１Ａ及びＱ１Ｂのオン／オフタイミングが調整される。
【００６０】
図８は、図１に示したインバータ３０の代替例を示し、この代替例のインバータ３０は、マルチフェーズ（本例では２相）タイプのインバータである。尚、フェーズ数は任意である。
【００６１】
図８に示す代替例では、Ｕ相アームにおいて、スイッチング素子Ｑ３は、２つの並列接続されたスイッチング素子Ｑ３Ａ及びＱ３Ｂとからなり、スイッチング素子Ｑ４は、２つの並列接続されたスイッチング素子Ｑ４Ａ及びＱ４Ｂとからなり、ダイオードＤ３は、２つの並列接続されたダイオードＤ３Ａ及びＤ３Ｂとからなり、ダイオードＤ４は、２つの並列接続されたダイオードＤ４Ａ及びＤ４Ｂとからなる。同様に、Ｖ相アームにおいて、スイッチング素子Ｑ５は、２つの並列接続されたスイッチング素子Ｑ５Ａ及びＱ５Ｂとからなり、スイッチング素子Ｑ６は、２つの並列接続されたスイッチング素子Ｑ６Ａ及びＱ６Ｂとからなり、ダイオードＤ５は、２つの並列接続されたダイオードＤ５Ａ及びＤ５Ｂとからなり、ダイオードＤ６は、２つの並列接続されたダイオードＤ６Ａ及びＤ６Ｂとからなる。同様に、Ｗ相アームにおいて、スイッチング素子Ｑ７は、２つの並列接続されたスイッチング素子Ｑ７Ａ及びＱ７Ｂとからなり、スイッチング素子Ｑ８は、２つの並列接続されたスイッチング素子Ｑ８Ａ及びＱ８Ｂとからなり、ダイオードＤ７は、２つの並列接続されたダイオードＤ７Ａ及びＤ７Ｂとからなり、ダイオードＤ８は、２つの並列接続されたダイオードＤ８Ａ及びＤ８Ｂとからなる。
【００６２】
図８に示す代替例では、制御装置５０のタイミング調整部５６は、Ｕ相アームにおいて、２つの並列接続されたスイッチング素子Ｑ３Ａ及びＱ３Ｂがオン／オフするタイミングを相対的に調整し、２つの並列接続されたスイッチング素子Ｑ４Ａ及びＱ４Ｂがオン／オフするタイミングを相対的に調整する。また、制御装置５０のタイミング調整部５６は、Ｖ相アームにおいて、２つの並列接続されたスイッチング素子Ｑ５Ａ及びＱ５Ｂがオン／オフするタイミングを相対的に調整し、２つの並列接続されたスイッチング素子Ｑ６Ａ及びＱ６Ｂがオン／オフするタイミングを相対的に調整する。また、制御装置５０のタイミング調整部５６は、Ｗ相アームにおいて、２つの並列接続されたスイッチング素子Ｑ７Ａ及びＱ７Ｂがオン／オフするタイミングを相対的に調整し、２つの並列接続されたスイッチング素子Ｑ８Ａ及びＱ８Ｂがオン／オフするタイミングを相対的に調整する。調整方法については、上述のＤＣ／ＤＣコンバータ２０に対してと同様の考え方であってよく、詳細な説明は省略する。
【００６３】
尚、以上の実施例においては、添付の特許請求の範囲における「半導体駆動装置」は、制御装置５０により実現され、同特許請求の範囲における「調整手段」は、制御装置５０のタイミング調整部５６により実現され、同特許請求の範囲における「電気特性情報記憶手段」は、特性記憶部５８により実現されている。
【００６４】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００６５】
例えば、上述の実施例では、並列接続されるスイッチング素子の個数（即ちフェーズ数）は２であったが、３以上の場合も適用可能である。３個以上のスイッチング素子が並列接続されて同期駆動される場合、最も閾値電圧が高いスイッチング素子を基準として、他のスイッチング素子がオン／オフするタイミングを調整してもよいし、最も閾値電圧が低いスイッチング素子を基準として、他のスイッチング素子がオン／オフするタイミングを調整してもよいし、或いは、その他の中間の閾値電圧のスイッチング素子を基準として、他のスイッチング素子がオン／オフするタイミングを調整してもよい。或いは、理想的な閾値電圧の仮想スイッチング素子を基準として、全てのスイッチング素子についてそれぞれのオン／オフタイミングを調整してもよい。
【００６６】
また、上述の実施例は、電気自動車用駆動装置１に関するものであったが、本発明は、電気自動車以外にも適用可能である。本発明は、例えば、図９に示すように２電源システムにおけるＤＣ／ＤＣコンバータ２０の駆動制御に適用されてもよい。要するに、本発明は、２個以上のスイッチング素子が並列接続されて同期駆動される回路を有する限り、任意の構成に適用可能である。尚、図９に示す２電源システム２では、バッテリ９０は、例えば定格電圧が１４Ｖの低電圧系のバッテリであり、発電機により代替されてもよいし、発電機を含んでもよい。また、負荷７０は、低圧系の負荷であり、例えば各種ランプや、メータ類、各種ＥＣＵ（電子制御ユニット）である。バッテリ８０は、例えば４２Ｖの定格電圧の高圧系電源であり、鉛バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性負荷から構成されてもよい。負荷６０は、高圧系の負荷であり、４２Ｖで動作してエンジンを始動させるスターターや、その他、動作時に一時的に大電流が流れる負荷を含み、例えば、ブロアモータ、デフォッガ、ブレーキアクチュエータ、パワーステアリング装置（アシストモータ）等を含む。かかる２電源システム２においては、ＤＣ／ＤＣコンバータ２０の力行動作（昇圧動作）は、バッテリ８０の充電時や高圧系の負荷６０の動作時に実現され、ＤＣ／ＤＣコンバータ２０の回生動作（降圧動作）は、バッテリ９０の充電時や低圧系の負荷７０の動作時に実現されてもよい。
【００６７】
また、上述の実施例において、例えばスイッチング素子Ｑ１Ａ及びＱ１Ｂとして、駆動信号（パルス）の立ち上がりエッジでオンする特性のスイッチング素子を例示しているが、駆動信号（パルス）の立ち下がりエッジでオンする特性のスイッチング素子が使用されてもよい。
【００６８】
また、上述の実施例では、並列接続されて同期駆動される各スイッチング素子の閾値電圧の差（オン／オフタイミングの差）を補償するように、各スイッチング素子のオン／オフタイミングを相対的に調整しているが、１回のオン動作あたりの各スイッチング素子の発熱量ないし電流量の差を補償するように、各スイッチング素子のオン／オフタイミングを相対的に調整してもよい。即ち、上述の実施例では、スイッチング素子の発熱量がスイッチング素子のオン／オフタイミングに主に依存することを考慮して、各スイッチング素子のオン／オフタイミングが同一となるように調整されているが、スイッチング素子の発熱量が他の因子にも依存しうること考慮して、各スイッチング素子の発熱量（温度）が同一となるように、各スイッチング素子のオン／オフタイミングを相対的に調整してもよい。従って、この場合、調整後の各スイッチング素子のオン／オフタイミングは必ずしも一致しない。尚、この場合、特性情報は、例えばオン時間に対する発熱特性を表す情報であってよい。
【００６９】
また、上述の実施例では、好ましい実施例として、並列接続されて同期駆動される各スイッチング素子のオンタイミング及びオフタイミングの双方を一致ないし近接させているが、並列接続されて同期駆動される各スイッチング素子のオンタイミングのみを一致ないし近接させることとしてもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明による電気自動車用駆動装置１の一実施例の概略構成を示す図である。
【図２】タイミング調整機能を実現するための制御装置５０の要部構成の一例を示す構成図である。
【図３】対照例として、タイミング調整部５６が存在しない場合におけるスイッチング素子Ｑ１Ａ及びＱ１Ｂのオン／オフ状態の変化態様を概略的に示す図である。
【図４】本実施例におけるスイッチング素子Ｑ１Ａ及びＱ１Ｂのオン／オフ状態の変化態様を概略的に示す図である。
【図５】本実施例による制御装置５０の製造方法の要部を示すフローチャートである。
【図６】タイミング調整機能を実現するための制御装置５０の要部構成のその他の一例を示す構成図である。
【図７】タイミング調整機能を実現するための制御装置５０の要部構成の更なるその他の一例を示す構成図である。
【図８】図１に示したインバータ３０の代替例を示す図である。
【図９】本発明が適用可能な２電源システムの一例を示す図である。
【符号の説明】
【００７１】
１    電気自動車用駆動装置
２    ２電源システム
１０    バッテリ
２０    ＤＣ／ＤＣコンバータ
３０    インバータ
４０    走行用モータ
５０    制御装置
５２    ＰＷＭ生成部
５４    ドライブＩＣ
５６    タイミング調整部
５８    特性記憶部
６０    高圧系の負荷
７０    低圧系の負荷
８０    高圧系のバッテリ
９０    低圧系のバッテリ
Ｑ１〜Ｑ８    スイッチング素子
Ｄ１〜Ｄ８    ダイオード
Ｃ１、Ｃ２    平滑用コンデンサ
【図１】
2009225531.tif 000003
【図２】
2009225531.tif 000004
【図３】
2009225531.tif 000005
【図４】
2009225531.tif 000006
【図５】
2009225531.tif 000007
【図６】
2009225531.tif 000008
【図７】
2009225531.tif 000009
【図８】
2009225531.tif 000010
【図９】
2009225531.tif 000011