(57)【要約】【課題】ＥＳＤ耐量が高く、逆方向漏れ電流の少ないショットキーバリアダイオードを提供する。【解決手段】本発明のショットキーバリアダイオードは、表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層の表面から所定の深さに設けられたジャンクションバリアとしての複数の第２導電型の半導体層と、前記第１導電型の半導体層の表面で前記第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリングと、前記第１導電型の半導体層及び前記第２導電型の半導体層とに接するように配設された金属層とを具備したショットキーバリアダイオードであって、前記ガードリングの不純物濃度が前記ジャンクションバリアの不純物濃度よりも高いことを特徴とする。【選択図】図１
2009059765.tif 000002
【特許請求の範囲】
【請求項１】
表面に第１導電型の半導体層を有する半導体基板と、
前記第１導電型の半導体層の表面から所定の深さに設けられたジャンクションバリアとしての複数の第２導電型の半導体層と、
前記第１導電型の半導体層の表面で前記第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリングと、
前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように配設された金属層とを具備したショットキーバリアダイオードであって、
前記ガードリングの不純物濃度が前記ジャンクションバリアの不純物濃度よりも高いことを特徴とするショットキーバリアダイオード。
【請求項２】
請求項１に記載のショットキーバリアダイオードであって、
前記ガードリングの不純物濃度が１ｅ１７ｃｍ−３より大であることを特徴とするショットキーバリアダイオード。
【請求項３】
請求項１または２に記載のショットキーバリアダイオードであって、
前記ジャンクションバリアと前記ガードリングは同一工程で形成されることを特徴とするショットキーバリアダイオード。
【請求項４】
請求項１に記載のショットキーバリアダイオードであって、
前記ジャンクションバリアの前記第１導電型の半導体層上での幅は前記ガードリングの幅の１０分の１以下であるショットキーバリアダイオード。
【請求項５】
請求項１乃至４のいずれかに記載のショットキーバリアダイオードであって、
前記ジャンクションバリアの不純物濃度が前記ガードリングの不純物濃度の１０分の１以下であるショットキーバリアダイオード。
ここで、ジャンクションバリアの不純物濃度をＣｓＪＢ、ガードリングの不純物濃度をＣｓＧＲとし、以下の式で表されるものとする。
ＣｓＪＢ／ＣｓＧＲ＝ΔＣｓ＝２×Ｃｓｎ／ＣｓＧＲ≦１／１０
Ｃｓｎ：第１導電型半導体層の不純物濃度
【請求項６】
請求項１乃至５のいずれかに記載のショットキーバリアダイオードであって、
前記半導体基板は、第１導電型の半導体層としてのＮ−エピタキシャル成長層を形成したＮ＋シリコン基板であり、
前記ジャンクションバリアは、逆方向電圧印加時にジャンクションバリアからの空乏層の広がりによってＮ−エピタキシャル成長層をピンチオフし得る程度の不純物濃度に設定されたショットキーバリアダイオード。
【請求項７】
請求項１乃至６のいずれかに記載のショットキーバリアダイオードであって、
前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるショットキーバリアダイオード。
【請求項８】
表面に第１導電型の半導体層を有する半導体基板と、
前記第１導電型の半導体層の表面から所定の深さに設けられたジャンクションバリアとしての複数の第２導電型の半導体層と、
前記第１導電型の半導体層の表面で前記第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリングと、
前記第１導電型の半導体層及び前記第２導電型の半導体層とに接するように配設された金属層とを具備したショットキーバリアダイオードの製造方法であって、
前記ジャンクションバリアおよびガードリングを形成する工程が、
前記第１導電型の半導体層の表面に、ジャンクションバリアおよびガードリングの形成領域に開口をもつように、マスクパターンを形成し、斜めイオン注入を行うことで、
前記ガードリングの不純物濃度が前記ジャンクションバリアの不純物濃度よりも高くなるように不純物を注入する工程を含むショットキーバリアダイオードの製造方法。
【請求項９】
請求項８に記載のショットキーバリアダイオードの製造方法であって、
前記斜めイオン注入は、マスクパターン中のイオンの飛行距離Ｌｍが次式を満たすように、
【数１】
2009059765.tif 000007
設定されたショットキーバリアダイオードの製造方法。
【請求項１０】
請求項８または９に記載のショットキーバリアダイオードの製造方法であって、
前記ジャンクションバリアおよびガードリングを形成する工程が、
前記ジャンクションバリアを形成するための開口幅が前記ガードリングを形成するための開口幅の１０分の１以下であるマスクパターンを用いて斜めイオン注入を行う工程を含むショットキーバリアダイオードの製造方法。
【請求項１１】
請求項８または９に記載のショットキーバリアダイオードの製造方法であって、
前記ジャンクションバリアおよびガードリングを形成する工程が、
前記ジャンクションバリアを形成するために次式を満たすマスクパターンを用いて斜めイオン注入を行う工程を含むショットキーバリアダイオードの製造方法。
【数２】
2009059765.tif 000008
【請求項１２】
請求項８乃至１１のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記ジャンクションバリアおよびガードリングを形成する工程が、
前記ジャンクションバリアの不純物濃度が前記ガードリングの不純物濃度の１０分の１以下となるように決定された注入角でイオン注入を行う工程であるショットキーバリアダイオードの製造方法。
【請求項１３】
請求項８乃至１２のいずれかに記載のショットキーバリアダイオードの製造方法であって、
前記半導体基板は、第１導電型の半導体層としてのＮ−エピタキシャル成長層を形成したＮ＋シリコン基板であり、
前記ジャンクションバリアおよびガードリングを形成する工程が、
前記ジャンクションバリアが、逆方向電圧印加時にジャンクションバリアからの空乏層の広がりによってＮ−エピタキシャル成長層をピンチオフし得る程度の不純物濃度となるように、注入する不純物の濃度を設定するようにしたショットキーバリアダイオードの製造方法。
【請求項１４】
請求項８乃至１３のいずれかに記載のショットキーバリアダイオードであって、
前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とを順次成膜する工程を含むショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードおよびその製造方法に関し、特に耐圧特性の改善に係わるものである。
【背景技術】
【０００２】
仕事関数の異なる半導体（基板）と金属（層）との接触により形成されるショットキー接合は、その障壁により整流作用を有するため、ショットキーバリアダイオードとしてよく知られており、このショットキーバリアダイオードは、順方向の電圧降下が低く高速応答特性に優れていることからスイッチング電源として広く用いられている。また、スイッチング電源では、整流を行うショットキーバリアダイオードの順方向降下電圧が電源効率を決定する大きな要因となっており、この順方向電圧の降下をできる限り小さくすることが望まれている。さらに、回路設計上、定格電圧以上の耐圧がショットキーバリアダイオードに要求されることが多い。
【０００３】
例えば、図１０に示すように、ｎ＋型半導体基板３１にｎ−型半導体層３２を積層し、その表面とショットキー接合を形成するショットキー金属層３６を設けたショットキーバリアダイオードを想定する。この金属層は例えばＴｉである。更に金属層全面を覆うようにアノード電極３７となるＡｌ層を設ける。半導体基板外周には耐圧を確保するためにｐ＋型不純物を拡散したガードリング３４が設けられ、その一部がショットキー金属層３６とコンタクトする。
【０００４】
ところで、このショットキー接合におけるショットキー障壁の高さ、すなわち仕事関数差（以下この仕事関数差をφＢｎと称する）は、ショットキーバリアダイオードの特性を決定する要因となる。また、このφＢｎは金属に固有の値である。
【０００５】
ショットキーバリアダイオードの金属層側に正の電圧を印加すると電流が流れ、このときの電圧が順方向電圧ＶＦである。一方その逆方向、すなわちｎ型シリコン側に正、金属層側に負の電圧を印加すると電流は流れないあるショットキーバリアダイオードについて考えた場合、φＢｎが大きくなると、ショットキーバリアダイオードの順方向電圧ＶＦが高くなり、逆に逆方向電圧時のリーク電流ＩＲは低減する。すなわち順方向電圧ＶＦとリーク電流ＩＲはトレードオフの関係にある。
【０００６】
そこで、図１１に示すように、ｎ−型半導体層２に複数のｐ＋型領域１０７を設けた構造が広く用いられている。これはｐｎ接合により逆方向電圧印加時に空乏層を広げ、これによりショットキー接合領域でリーク電流が発生してもカソード側への漏れを抑制できるものである。
【０００７】
例えば耐圧が４０Ｖ程度の場合はｎ−型半導体層２は１Ω・ｃｍ程度、６００Ｖ程度の装置の場合はｎ−型半導体層２は３０Ω・ｃｍ程度の比抵抗が必要となる。ｐ＋型領域１０７の深さは耐圧によるがいずれの場合も１μｍ程度である。（例えば、特許文献１参照。）。
【０００８】
前述の如く図１０のショットキーバリアダイオードにおいては、φＢｎが高ければＶＦは高くなり、ＩＲは下がるトレードオフの関係にある。また、φＢｎが同じ場合、ショットキー接合面積により、ＶＦおよびＩＲの値が変動する。
【０００９】
そこで、ｎ−型半導体層３２の比抵抗ρを下げることにより電流経路の抵抗値を低減し、低ＶＦ化を図ることができる。
しかし、この方法では、耐圧を決定するｐ＋型領域３４下方のｎ−型半導体層３２の比抵抗も下がることになる。従って空乏層の延びが不十分となり、所定の耐圧が確保できない問題となる。
【００１０】
このように、ショットキーバリアダイオードではショットキー接合面積、ショットキー金属層、半導体層の比抵抗等を適宜選択し、所望の特性に近づけている。しかし、所定のＶＦ特性およびＩＲ特性が得られ、かつ所定の耐圧を確保するということは非常にコントロールが困難であり、いずれかを多少犠牲にして設計がなされるというのが実情である。
【００１１】
そこで、ｎ＋型半導体基板に達するｎ−型半導体層に複数のピラー状のｐ型半導体領域（ジャンクションバリア）を、基板に到達する深さで所定の間隔で設けることにより、逆方向電圧印加時にはｐ型半導体領域から空乏層が基板の水平方向に広がるようにした構造が提案されている（特許文献２）。この構造では、ｐ型半導体領域の内部へも空乏層が広がるため、ｎ−型半導体層２はほぼ空乏化した領域となる。空乏層はｐ型半導体領域の深さ方向（基板垂直方向）に沿ってほぼ均一に広がってピンチオフし、電界強度を一定に保つことが出来る。そしてショットキー接合界面にかかる電界を緩和して逆方向の漏れ電流を抑制することができる。
【００１２】
また、図１１の構造においては、ｐ＋型領域１０７はその深さは例えば１μｍ程度とｎ−型半導体層２の深さに対して十分浅い。また、所定の耐圧を確保するためにｎ−型半導体層２の不純物濃度は低くしてあり、ｐ＋型領域１０７を設けることにより電流経路が狭まると低ＶＦ化が進まないという問題もある。
【００１３】
【特許文献１】特開２０００−２６１００４号公報 （第２−４頁、第１、３図
【特許文献２】特開２００５−２４３７１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、前記従来の構成ではジャンクションバリアによるピンチオフ効果を高めるためには、空乏層の伸びを確実にするために、ｐ型半導体領域の濃度をｎ−型半導体層濃度と同程度まで低減しなければならない。しかしながらそれにより、素子のＥＳＤ（静電破壊）耐量が低下するという問題があった。
【００１５】
本発明は、前記実情に鑑みてなされたもので、ＥＳＤ耐量が高く、逆方向漏れ電流の少ないショットキーバリアダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１６】
そこで本発明のショットキーバリアダイオードは、表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層の表面から所定の深さに設けられたジャンクションバリアとしての複数の第２導電型の半導体層と、前記第１導電型の半導体層の表面で前記第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリングと、前記第１導電型の半導体層及び前記第２導電型の半導体層とに接するように配設された金属層とを具備したショットキーバリアダイオードであって、前記ガードリングの不純物濃度が前記ジャンクションバリアの不純物濃度よりも高いことを特徴とする。ショットキーバリアダイオードはＥＳＤをガードリングで吸収する。また、ガードリングの濃度が高いほどＥＳＤ耐量が高くなる。従って、本初も名の構造は、ジャンクションバリアによるピンチオフ効果を高めると同時に、ＥＳＤ耐量を高めることが出来る。
【００１７】
また本発明は、上記ショットキーバリアダイオードにおいて、前記ガードリングの不純物濃度が１ｅ１７ｃｍ−３より大であることを特徴とする。ショットキバリアダイオードはＥＳＤをガードリングで吸収する。また、ガードリングの濃度が高いほどＥＳＤ耐量が高くなる（図６参照）。特に、１ｅ１７ｃｍ−３より大きくなることでＥＳＤ耐量が高くなる。
これによりＥＳＤ耐量を確保することができる。
【００１８】
また本発明は、上記ショットキーバリアダイオードにおいて、前記ジャンクションバリアと前記ガードリングは同一工程で形成されるものを含む。
【００１９】
また本発明は、上記ショットキーバリアダイオードにおいて、前記ジャンクションバリアの前記第１導電型の半導体層上での幅は前記ガードリングの幅の１０分の１以下であるものを含む。
ＥＳＤ耐量は、ガードリングの面積に比例する。そのためガードリング幅は、１０ｕｍ以上が望ましい。一方で、ジャンクションバリアの幅は小さいほど、ショットキーバリアを形成する有効面積が増える。そのため、ジャンクションバリアの幅は、１ｕｍ以下が望ましい。これにより、ＥＳＤ耐量が高く、逆方向漏れ電流の少ないショットキーバリアダイオードを提供することができる。
【００２０】
また本発明は、上記ショットキーバリアダイオードにおいて、前記ジャンクションバリアの不純物濃度が前記ガードリングの不純物濃度の１０分の１倍以下であるものを含む。
ここで、ジャンクションバリアの不純物濃度ＣｓＪＢとガードリングの不純物濃度ＣｓＧＲとは，以下の式で表され
ＣｓＪＢ／ＣｓＧＲ＝ΔＣｓ＝２×Ｃｓｎ／ＣｓＧＲ≦１／１０
Ｃｓｎ：Ｎ−層の不純物濃度
後述するが、実験結果から、ジャンクションバリアの不純物濃度がガードリングの不純物濃度の１００分の１倍以下であるとき、特に有効である。
【００２１】
また本発明は、上記ショットキーバリアダイオードにおいて、前記半導体基板は、第１導電型の半導体層としてのＮ−エピタキシャル成長層を形成したＮ＋シリコン基板であり、前記ジャンクションバリアは、逆方向電圧印加時にジャンクションバリアからの空乏層の広がりによってＮ−エピタキシャル成長層をピンチオフし得る程度の不純物濃度に設定されたものを含む。
【００２２】
また本発明は、上記ショットキーバリアダイオードにおいて、前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるものを含む。
【００２３】
また本発明は、表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層の表面から所定の深さに設けられたジャンクションバリアとしての複数の第２導電型の半導体層と、前記第１導電型の半導体層の表面で前記第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリングと、前記第１導電型の半導体層及び前記第２導電型の半導体層とに接するように配設された金属層とを具備したショットキーバリアダイオードの製造方法であって、前記ジャンクションバリアおよびガードリングを形成する工程が、前記第１導電型の半導体層の表面に、ジャンクションバリアおよびガードリングの形成領域に開口をもつように、マスクパターンを形成し、斜めイオン注入を行うことで、前記ガードリングの不純物濃度が前記ジャンクションバリアの不純物濃度よりも高くなるように不純物を注入する工程を含む。
【００２４】
また本発明は、上記ショットキーバリアダイオードの製造方法であって、
前記斜めイオン注入は、マスクパターン中のイオンの飛行距離Ｌｍが次式を満たすように、実行される。
【数３】
2009059765.tif 000003
これにより、形成のためのマスクパターンの開口幅の十分に小さいジャンクションバリア中ではガードリングに比べて遮蔽効果による減衰の影響を受け、不純物濃度が小さく設定されるが、上記式により正確に濃度調整を実現することができる。
【００２５】
また本発明は、上記ショットキーバリアダイオードの製造方法であって、前記ジャンクションバリアおよびガードリングを形成する工程が、
前記ジャンクションバリアを形成するために次式を満たすマスクパターンを用いて斜めイオン注入を行う工程を含む。
【数４】
2009059765.tif 000004
この構成によれば、マスク中での減衰により、ジャンクションバリア部では不純物濃度がガードリング部よりも十分に低い設定値となることで、順方向電圧および逆方向漏れ電流の両方の特性を良好に維持しつつＥＳＤの向上をはかることができる。
【００２６】
また本発明は、上記ショットキーバリアダイオードにおいて、前記ジャンクションバリアおよびガードリングを形成する工程が、前記ジャンクションバリアを形成するための開口幅が前記ガードリングを形成するための開口幅の１０分の１以下であるマスクパターンを用いて斜めイオン注入を行う工程を含むものを含む。
【００２７】
また本発明は、上記ショットキーバリアダイオードにおいて、前記ジャンクションバリアおよびガードリングを形成する工程が、前記ジャンクションバリアの不純物濃度が前記ガードリングの不純物濃度の１０分の１以下となるように決定された注入角でイオン注入を行う工程であるものを含む。
【００２８】
また本発明は、上記ショットキーバリアダイオードにおいて、前記半導体基板は、第１導電型の半導体層としてのＮ−エピタキシャル成長層を形成したＮ＋シリコン基板であり、前記ジャンクションバリアおよびガードリングを形成する工程が、前記ジャンクションバリアが、逆方向電圧印加時にジャンクションバリアからの空乏層の広がりによってＮ−エピタキシャル成長層をピンチオフし得る程度の不純物濃度となるように、注入する不純物の濃度を設定するようにしたものを含む。
【００２９】
また本発明は、上記ショットキーバリアダイオードにおいて、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とを順次成膜する工程とを含む。
【発明の効果】
【００３０】
上記構成によれば、ジャンクションバリアの濃度は低いままで、ショットキー接合部周辺のガードリングの濃度を高くすることでＥＳＤ耐量を高めることができる。また、この構成ではジャンクションバリアの濃度を低くしたままであるため、空乏層の広がりによってＮ−層をピンチオフし、ショットキー接合界面にかかる電界を緩和して逆方向漏れ電流を抑制することができる。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００３２】
図１は、本発明の実施の形態に係るショットキーバリアダイオードの断面図である。本実施の形態のショットキーバリアダイオードは、表面に第１導電型の半導体層として低濃度であるｎ−シリコン層２を有するｎ＋シリコン基板１と、前記ｎ−シリコン層２の表面から所定の深さに設けられたジャンクションバリア７としての複数の第２導電型の半導体層と、前記ｎ−シリコン層２の表面でジャンクションバリア７を囲むように環状に形成された第２導電型の半導体層からなるガードリング６と、前記ｎ−シリコン層２及びジャンクションバリア７に接するように配設されたショットキーメタル４およびこの上層に形成された電極層５としての金属層とを具備したショットキーバリアダイオードであって、ガードリング６の不純物濃度がジャンクションバリア７の不純物濃度よりも高いことを特徴とする。ここでガードリングの幅は３０μｍ、ストライプ状に複数形成されたジャンクションバリアの幅は０．３μｍとした。
【００３３】
ここでは、ｎ＋シリコン基板１の表面に形成されたｎ−シリコン層２上に開口部を備えたシリコン酸化膜３がその開口部からｎ−シリコン層２表面が露出するよう形成され、露出したｎ−シリコン層２表面にニッケル、チタン、モリブデンなどからなるショットキーメタル４を蒸着しショットキー接触状態を構成している。またｎ−シリコン層２の表面にはイオン注入法などでボロンを注入することで形成された高濃度ｐ型半導体層であるガードリング６が環状に形成され、アルミニウムからなる電極５がショットキーメタル４上を被覆している。さらに、ｎ＋型シリコン基板１のｎ−シリコン層２と相対向する側にはオーミック接続された金、銀などからなる電極８が形成されている。
【００３４】
次にこのショットキーバリアダイオードの製造方法について説明する。
図２（ａ）乃至（ｃ）はこのショットキーバリアダイオードの製造工程を示す図である。なお、本実施の形態では、ガードリング６とジャンクションバリア７とを同一の斜めイオン注入工程で形成し、イオン注入の傾斜角によって影になることでガードリング６の方がより高濃度となるようにしたことを特徴とする。他の工程は通例の方法に従うためここでは簡単に説明する。
まず、図２（ａ）に示すように、ｎ＋シリコン基板１表面にエピタキシャル成長法により、低濃度であるｎ−シリコン層２を形成し、この上層にレジストＲを塗布しフォトリソグラフィによりレジストパターンを形成する。
【００３５】
この後図２（ｂ）に示すように、このレジストパターンをマスクとして、ガードリング６およびジャンクションバリア７を形成するための斜めイオン注入を行う。
ここで、ジャンクションバリア７は低濃度、ガードリング６とジャンクションバリア７とは同一の斜めイオン注入工程で形成され、図３に示すように、イオン注入の傾斜角によって影になることでジャンクションバリア７は低濃度となるように設定される。そしてイオン注入後レジストパターンＲを除去し、拡散のためのアニール工程を経て、ガードリング６とジャンクションバリア７とを形成する。ここで高濃度のｐ型シリコン層であるガードリング６は幅３０μｍ深さ２μｍ、不純物濃度１×１０20／ｃｍ3〜６×１０21／ｃｍ3、高濃度のｐ型シリコン層であるジャンクションバリア７は幅０．３μｍ深さ２μｍ、不純物濃度１×１０16／ｃｍ3〜６×１０17／ｃｍ3としている。
【００３６】
さらに図２（ｃ）に示すように、表面に酸化シリコン膜３を形成しこれをフォトリソグラフィによりパターニングし、開口を形成しガードリング６とジャンクションバリア７の形成された、ｎ−シリコン層２にコンタクトするようにショットキーメタル４および電極５を形成しパターニングする。そして必要に応じて保護膜（図示せず）を形成し、ショットキーバリアダイオードを完成した。
【００３７】
他の工程については前記実施の形態と同様に形成される。従来例のショットキーバリアダイオードを図１１に示したように、ガードリング１０６とジャンクションバリア１０７の不純物濃度が同一である点が異なるのに対し、本実施の形態のショットキーバリアダイオードではガードリング６がジャンクションバリア７よりも高濃度である点のみである。他は従来例と同様に形成されている。
【００３８】
前記ジャンクションバリアおよびガードリングを形成する工程では、
前記ジャンクションバリアを形成するために次式を満たすマスクパターンを用いて斜めイオン注入を行う。
【数５】
2009059765.tif 000005
この構成によれば、マスク中での減衰により、ジャンクションバリア部では不純物濃度がガードリング部よりも十分に低い設定値となることで、順方向電圧および逆方向漏れ電流の両方の特性を良好に維持しつつＥＳＤの向上をはかることができる。マスクとしてはフォトレジストや酸化シリコン、窒化シリコンなどを用いる。
【００３９】
例えば、ボロンを100keVでシリコンにイオン注入した場合、
ΔＣｓ=1/100となる為には、
Ｒｐ = 0.3um
ΔＲp = 0.099 um
Ｍ１ = 11     
Ｍ２ = 14     
ΔＣｓ =      0.0099        
Ｌｍ =        0.644  um
とすればよい。下記3つのパラメータの組合せにする。
製造パラメータは、
X = 2um
θ = 7°
なら
Ｗｐ = 0.32 um
以下にする。
【００４０】
図４は注入加速電圧と平均飛程距離との関係を示す図である。ボロンＢ、リンＰ、砒素Ａｓについてそれぞれ実線はシリコン中の平均飛程距離、破線は酸化シリコン中の平均飛程距離を示す。この破線と実線との差に起因して、マスクによる遮蔽効果から斜めイオン注入の場合には、ジャンクションバリア部のようにマスクパターン幅の小さい領域では遮蔽効果の影響を受け、注入量が少なくなり、ガードリングよりもジャンクションバリアでの不純物濃度を小さくすることができる。
【００４１】
なお、以下の条件でガードリング濃度とＥＳＤとの関係を測定した。
N-層不純物濃度=3e15cm-3
N-層厚み=3.5um
ショットキー障壁=0.6eV
チップサイズ=1×1mm
有効面積=90% (チップサイズ比)
ESD測定条件：R=0Ω, C=200pF (マシーンモデル条件)
その結果を表１および図５および６に示す。
【００４２】
【表１】
2009059765.tif 000006
【００４３】
この結果からガードリングの不純物濃度は１ｅ１７ｃｍ−３以上であるのが望ましいことがわかる。このときＥＳＤも大きくすることができる。また図５からあきらかなようにこの領域ではＶＢＲが大きく変化していない。
【００４４】
またジャンクションバリアの不純物濃度と順方向電圧降下ＶＦと逆方向漏れ電流ＩＲとの関係を測定した結果を表２および図７および８に示す。図７中ａは最適なトレードオフライン、ｂは濃度をあげたときの順方向電圧降下ＶＦと逆方向漏れ電流ＩＲとの関係を示す。
【００４５】
図６から最適なガードリングの不純物濃度ＣＧＲは、
ＣＧＲ＞１０17ｃｍ-3（さらに望ましくは、ＣＧＲ＞１０18ｃｍ-3
また、図７，８から最適なジャンクションバリアの不純物濃度ＣＪＢは、
ＣＪＢ＜１０16ｃｍ-3
従って、ΔＣｓは１／１０以下、さらに望ましくは、１／１００以下である。
このようにして、前記ジャンクションバリアの不純物濃度が前記ガードリングの不純物濃度の１／１０以下、さらに望ましくは、１００分の１以下である。
【００４６】
さらにまた、図６に示すように、ガードリングの濃度が高いほどＥＳＤ耐量が高くなる（図６参照）。特に、１ｅ１７ｃｍ−３より大きくなることでＥＳＤ耐量が高くなる。ショットキバリアダイオードはＥＳＤをガードリングで吸収することができる。
【００４７】
また、図９にガードリング幅とガードリング面積およびＥＳＤ耐量との関係を測定した結果を示すように、ＥＳＤ耐量は、ガードリングの面積に比例することがｗかる。そのためガードリング幅は、１０ｕｍ以上が望ましい。一方で、ジャンクションバリアの幅は小さいほど、ショットキーバリアを形成する有効面積が増える。そのため、ジャンクションバリアの幅は、１ｕｍ以下が望ましい。これによって、ＥＳＤ耐量が高く、逆方向漏れ電流の少ないショットキーバリアダイオードを提供できる。
従って、前記ジャンクションバリアの前記第１導電型の半導体層上での幅は前記ガードリングの幅の１０分の１以下であるのが望ましい。
【００４８】
以上説明したように、上記構成によれば、ガードリング６とジャンクションバリア７とを同一工程で形成することができ、斜めイオン注入により、濃度差を形成し、逆方向電圧印加時には、より低濃度ｐ型シリコン層であるジャンクションバリア７からは良好に空乏層が伸び耐圧を高くすることが可能となる。さらに、より高濃度であるガードリング６により静電気サージ耐量を確保することができる。
【００４９】
本実施の形態により、静電気サージ耐量の低下を防ぎ、且つ、耐圧を高くすることが可能となる。
【００５０】
なお、前記実施の形態では、ガードリングとジャンクションバリアとを同一工程で形成したが、別途イオン注入あるいは不純物蒸着などで形成してもよい。
【００５１】
また、前記実施の形態では、ショットキーメタル層として、ニッケル、モリブデン、チタンを用いたがこのほか、バナジウム、クロム、タングステン、パラジウム、白金等の各種金属から選択可能であり、また成膜方法についても、真空蒸着やスパッタリングなどの方法が適用可能である。
【００５２】
また、前記実施の形態では、ショットキーメタル４と電極５との２層構造で構成したが、材料の選択により、低抵抗でかつ最適範囲の仕事関数を持つ材料を選択することができれば単層構造で構成することも可能である。
【００５３】
以上、本発明の実施例を示したが、本発明の実施の形態は上述した図面及び記述に限定されるものではない。
【産業上の利用可能性】
【００５４】
本発明は、耐圧を確実に確保しながら、逆方向漏れ電流を低減することができるショットキーバリアダイオードとして有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態に係るショットキーバリアダイオードの構成を示す断面図
【図２】本発明の実施の形態に係るショットキーバリアダイオードの製造工程を示す断面図
【図３】本発明の実施の形態に係るショットキーバリアダイオードの製造工程の要部拡大説明図
【図４】注入加速電圧と平均飛程距離との関係を示す図
【図５】ガードリング濃度とＶＢＲとの関係を示す図
【図６】ガードリング濃度とＥＳＤとの関係を示す図
【図７】順方向電圧降下と逆方向漏れ電流との関係を示す図
【図８】ガードリング濃度と評価式との関係を示す図
【図９】ガードリング幅とＥＳＤ耐量およびガードリング面積との関係を示す図
【図１０】従来のショットキーバリアダイオードの構成を示す断面図
【図１１】従来のショットキーバリアダイオードの構成を示す断面図
【符号の説明】
【００５６】
１  ｎ＋型シリコン基板
２  ｎ−型エピタキシャル層
３  シリコン酸化膜
４  ショットキーメタル
５  電極
６  ガードリング
７  ジャンクションバリア
８  電極
１０６  ガードリング
１０７  ジャンクションバリア
【図１】
2009059765.tif 000009
【図２】
2009059765.tif 000010
【図３】
2009059765.tif 000011
【図４】
2009059765.tif 000012
【図５】
2009059765.tif 000013
【図６】
2009059765.tif 000014
【図７】
2009059765.tif 000015
【図８】
2009059765.tif 000016
【図９】
2009059765.tif 000017
【図１０】
2009059765.tif 000018
【図１１】
2009059765.tif 000019