(57)【要約】      （修正有）【課題】個々の電流成分における干渉、特にノイズを劇的に減少させる集積回路を提供する。【解決手段】各場合において固定された態様で予め定められており且つアナログ電流信号を形成するために使用される電流成分Ｉ１〜Ｉ８を供給するために互いに並列して配置されている複数個の電流源トランジスタＮ１〜Ｎ８を具備している少なくとも１個のデジタル・アナログ変換器１２を有しており、電流源トランジスタの制御入力は調節電位線１４により共用される調節電位へ露呈させることが可能であり、その調節電位は個々の電流成分を定義し、且つ調節電位線に調節電位を供給する調節回路１６を有している。【選択図】図２
2009044714.tif 000002
【特許請求の範囲】
【請求項１】
各場合において固定された態様で予め定められており且つアナログ電流信号を形成するために使用される電流成分（Ｉ１−Ｉ８）を供給するために互いに並列に配置されている複数の電流源トランジスタ（Ｎ１−Ｎ８）を具備する少なくとも１個のデジタル・アナログ変換器（１２）を有しており、該電流源トランジスタ（Ｎ１−Ｎ８）の制御入力は調節電位線（１４）によって共用される調節電位へ露呈させることが可能であり、その調節電位は個々の電流成分（Ｉ１−Ｉ８）を定義するものであり且つ該調節電位を該調節電位線（１４）に供給するための調節回路（１６）を有している集積回路装置において、該集積回路装置が、外部コンデンサ（Ｃ０）へ接続するために該調節電位線（１４）へ接続されている外部接続（１８）を有していることを特徴とする集積回路装置。
【請求項２】
請求項１において、更に、該集積回路装置の基準電位線（２２）へ接続されている更なる外部接続（２０）を有している集積回路装置。
【請求項３】
請求項１において、該調節回路（１６）から該複数個の電流源トランジスタ（Ｎ１−Ｎ８）へ通じる該調節電位線（１４）のセクションにおいて、抵抗要素（Ｒ０）が配置されている集積回路装置。
【請求項４】
請求項１において、各々が複数個の電流源トランジスタ（Ｎ１−Ｎ８）を有している複数個のデジタル・アナログ変換器（ＤＡＣ１−ＤＡＣ４）を有しており、該調節回路（１６）及び該調節電位線（１４）が該複数個のデジタル・アナログ変換器（ＤＡＣ１−ＤＡＣ４）によって共用されるべく設けられている集積回路装置。
【請求項５】
請求項１において、該デジタル・アナログ変換器（１２；ＤＡＣ１−ＤＡＣ４）が該集積回路により形成されているデルタ・シグマアナログ・デジタル変換器（ＡＤＣ１−ＡＤＣ４）のフィードバック装置内に配置されている集積回路装置。
【請求項６】
請求項１において、各場合において該デルタ・シグマアナログ・デジタル変換器（ＡＤＣ１−ＡＤＣ４）のフィードバック装置内に少なくとも１個のデジタル・アナログ変換器（ＤＡＣ１−ＤＡＣ４）を有している複数個のデルタ・シグマアナログ・デジタル変換器（ＡＤＣ１−ＡＤＣ４）を有しており、該調節回路（１６）及び該調節電位線（１４）が該複数個のデジタル・アナログ変換器（ＤＡＣ１−ＤＡＣ４）により共有されるべく設けられている集積回路装置。
【請求項７】
請求項６において、該複数個のデルタ・シグマアナログ・デジタル変換器（ＡＤＣ１−ＡＤＣ４）が共有されているアナログ入力信号（Ｖｉｎ）の冗長なアナログ・デジタル変換のために設けられており、且つ該個々のデルタ・シグマアナログ・デジタル変換器（ＡＤＣ１−ＡＤＣ４）のデジタル出力信号（ＯＵＴ１−ＯＵＴ４）が該集積回路装置のデジタル信号処理装置（２４）へ供給される集積回路装置。
【請求項８】
アナログ測定信号（Ｖｉｎ）のアナログ・デジタル変換のための請求項５に基づく集積回路装置の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１個のデジタル・アナログ変換器を有する集積回路装置に関するものである。
【背景技術】
【０００２】
特に、本発明は、各場合において固定された態様で予め定められており且つアナログ電流信号を形成するために使用される電流成分を供給するために互いに並列に配置されている複数個の電流源トランジスタを具備する少なくとも１個のデジタル・アナログ変換器を有しており、該電流源トランジスタの制御入力は調節電位線によって共用される調節電位へ露呈させることが可能であり、その調節電位は該個々の電流成分を定義するものであり、且つ該調節電位を該調節電位線へ供給する調節回路を有している装置に関するものである。
【０００３】
このような回路装置、特に、以後「ＤＡＣ」として省略するデジタル・アナログ変換器又は複数個の変換器のアーキテクチャは従来既知である。
【０００４】
図１は本発明を理解するのに基本的な従来のデジタル・アナログ変換器の幾つかのコンポーネントを示している。
【０００５】
図１に示されているＤＡＣの部分は、並列に配置されている複数個（この例においては８個）のＦＥＴ  Ｎ１−Ｎ８（「電流源トランジスタ」）を有している。ＤＡＣの動作期間中に、トランジスタＮ１−Ｎ８は、固定された態様で予め定められており且つアナログ電流信号を形成するために使用される電流コンポーネント即ち成分Ｉ１−Ｉ８を供給するために使用される。図１に示されていないＤＡＣの一部によって、これらの電流成分Ｉ１−Ｉ８は、入力デジタル信号の状態に依存して、単一の電流成分の付加により得られるアナログ電流信号に貢献する。この構成においては、特定の電流成分をスイッチオン及びオフさせることは、夫々の電流源のトランジスタと直列に配置されているスイッチングトランジスタによってそれ自身知られている態様で行うことが可能である。デジタル信号により実際に選択された電流成分は、電流信号を出力することにより直接的に、又は例えば、電流信号が抵抗要素によって供給される場合に得ることが可能な電圧信号を出力することによって間接的にＤＡＣのアナログ出力信号に貢献する。
【０００６】
図１に示したように、トランジスタＮ１−Ｎ８の制御入力（ここではゲート接続）が互いに且つ以後「調節電位線」として指定する線接続によって接続されており、電流調節トランジスタとしてそれ自身知られている態様でスイッチされるＦＥＴのゲート接続Ｎｂｉａｓへ接続されている。
【０００７】
従って図示した構成は、基準トランジスタＮｂｉａｓを介して電流源トランジスタＮ１−Ｎ８の複数個の電流経路へ流れる基準電流Ｉｂｉａｓをミラー動作するカレントミラーを実現している。トランジスタＮｂｉａｓにおける基準電流Ｉｂｉａｓに基づいて発生するゲート電位は、ＤＡＣ出力信号に貢献する個々の電流成分Ｉ１−Ｉ８の値を決定する。
【０００８】
この調節電位を発生し且つ送信する区域においてのどのような干渉も、理想的な場合においては固定された態様で予め定められている電流成分Ｉ１−Ｉ８の対応する干渉となり、増大される場合もある。この点に関して、例えば、基準電流Ｉｂｉａｓにおけるノイズ、例えばサーマルノイズは、電流成分Ｉ１−Ｉ８に関して非常に不利益的な効果を有している。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的とするところは、前述したタイプの集積回路装置を提供することであり、その場合に、個々の電流成分における如何なる干渉も（特に、ノイズ）劇的に減少させることが可能なものである。
【課題を解決するための手段】
【００１０】
本目的は、本発明に基づく集積回路装置により充足される。本発明の場合には、集積回路装置が、外部コンデンサへ接続するために、調節電位線へ接続されている外部接続を有している。このように、該調節電位線に存在する調節電位は、非常に効果的な態様で確立することが可能であり、従ってこのように、ＤＡＣの出力信号の品質を改善することが可能である。
【００１１】
本発明は、集積回路装置自身の領域内において仮にあったとしてもかなりの困難性を持ってのみ可能であるような比較的大きな容量を具備する外部コンデンサを使用することを可能とする。
【００１２】
本発明の文脈においては、「外部コンデンサ」という用語は広義に解釈されるべきであり、それは電気的な容量を提供し、且つ集積回路装置の製造において使用される技術（例えば、ＣＭＯＳ技術）によって直接的に製造されたものではない全ての装置を包含している。外部コンデンサと呼称されるこの装置は、例えば、回路装置がエンケース（ｅｎｃａｓｅ）即ちケース内に閉じ込められているか否かに拘わらずに、半導体基板即ちダイの外部接続において直接的に設けることが可能である。その回路装置がエンケースされている場合には、例えば、標準的な方法に従って形成されたチップパッケージである場合には、該外部コンデンサはケーシング（例えば、シール用化合物）内に容易に配置させることが可能である。然しながら、別の実施例においては、本発明の意味における「外部接続」は集積回路装置のケーシング外側の接続であり、その接続は半導体基板のパッドへの線接続（例えば、ボンドワイヤ）によってそれ自身知られている態様で確立される。
【００１３】
ＤＡＣの品質改善、は本発明で達成することが可能なものであるが、それは内部に包含されているＤＡＣの制限されている品質の結果として現在までのところその回路概念が成功しなかった新規な集積回路装置を実現することを効果的に可能とさせる。
【００１４】
好適な例示的実施例においては、本集積回路装置は、更に、集積回路装置の基準電位線へ接続されている更なる外部接続を有している。このように、集積回路装置への外部コンデンサの電気的接続によってのみ発生される全ての軽度の干渉は効果的に減少させることが可能である。該基準電位線は、例えば、集積回路装置の供給電位（又はそれから派生された電位）が存在する線とすることが可能である。好適には、該基準電位線は、全ての電流源トランジスタのチャンネル接続へ接続されている。
【００１５】
１実施例によれば、調節回路から複数個の電流源トランジスタへ通じる該調節電位線のセクション即ち一部において、抵抗要素が配置されている。この手段は、又、干渉減少に関する限り有益的である。該調節電位線の残りのセクション即ち部分は、可及的に低抵抗セクションであるように設計されるべきである。
【００１６】
本発明の第一の改良は、複数個のデジタル・アナログ変換器を有する集積回路装置を提供するものであり、その各々は複数個の電流源トランジスタを有しており、該調節回路及び該調節電位線は、該複数個のデジタル・アナログ変換器により共用されるべく設けられている。このように、外部的に配置したコンデンサは、同時に、複数個のＤＡＣの品質を効果的に改善することが可能である。
【００１７】
本発明の第二の改良は、集積回路により形成されているデルタ・シグマ（Δ・Σ）アナログ・デジタル変換器のフィードバック装置内に配置されるべきデジタル・アナログ変換器を提供している。
【００１８】
一般的には、デルタ・シグマアナログ・デジタル変換器においては、アナログ入力信号と量子化したデジタル出力信号のアナログ表示との間の積分した（「シグマ」）差（「デルタ」）が量子化器（アナログ・デジタル変換器ステージ）へ供給される。このような変換器の別の実施例においては、「デルタ変調器」とも指定されるより狭い意味において、アナログ入力信号と量子化したデジタル出力信号の積分（「シグマ」）との間の差（「デルタ」）が量子化器へ供給される。フィードバック装置（少なくとも１個のＤＡＣを有している）によって、該量子化器は出力ビットストリームを発生し、その時間にわたっての平均値はアナログ入力信号のものに追従する。時間離散態様で動作するデルタ・シグマアナログ・デジタル変換器と比較して、時間連続的態様で動作するデルタ・シグマアナログ・デジタル変換器は、通常、より低い電力消費の利点と通常関連しており、又は、所定の電力消費の場合には、より大きな信号帯域幅の利点と関連している。本発明は、任意のタイプのデルタ・シグマアナログ・デジタル変換器のフィードバック装置においてデジタル・アナログ変換器を実現するのに適している。
【００１９】
上述した本発明の２つの改良の特に好適な結合は、各場合においてデルタ・シグマアナログ・デジタル変換器のフィードバック装置において少なくとも１個のデジタル・アナログ変換器を有している複数個のデルタ・シグマアナログ・デジタル変換器を有している集積回路装置からなるものであり、その場合に、調節回路及び調節電位線が該複数個のデジタル・アナログ変換器により共用されるべく設けられている。
【００２０】
以後「ＡＤＣ」と省略するアナログ・デジタル変換器の一部を形成するＤＡＣ（又は幾つかのＤＡＣ）を実現するための本発明の使用は、関係するＡＤＣの品質を改善する。この事実は、実際の適用例において極めて有益的である回路概念を実現することを可能とし、その回路概念は、幾つかの個別的なＡＤＣの冗長な配置によりアナログ・デジタル変換の精度を改善するというものである。理論的には、例えば、並列的に動作するＡＤＣの数を２倍にすることは、３ｄＢだけ信号対ノイズ比（ＳＮＲ）を増加させるべきである。然しながら、この改良は、干渉振幅が「幾何学的に加算」する非相関型干渉となるに過ぎない。実際的な適用例においては、このような回路概念は通常崩壊する。何故ならば、実際の適用例において遭遇する干渉の相関型インスタンスは究極的にＳＮＲが改善されることがない態様で加算するからである。
【００２１】
特に、相関型干渉を抑圧することにより、この問題を解消することが可能である。１つの実施例は、例えば、複数個のデルタ・シグマアナログ・デジタル変換器を共用されるアナログ入力信号の冗長なアナログ・デジタル変換に対して設け、且つ個々のデルタ・シグマアナログ・デジタル変換器のデジタル出力信号を集積回路装置のデジタル信号処理装置へ供給させることである。デジタル信号処理装置は、例えば、該複数個の変換器から得られたデジタル信号を平均化させるために設計することが可能である。
【００２２】
本発明の結果として劇的に改善されているアナログ・デジタル変換の品質は、特に、高い精度でアナログ測定信号をデジタル化させるために計測学の分野において効果的に使用することが可能である。本発明の文脈においては特に好適である適用例の特別の分野は、例えば、変換に関するものであり、且つ適用可能である場合には、超音波センサー（例えば、医学的技術に関連する装置において）によって供給されるアナログ測定信号の爾後的な評価に関するものである。特に、この適用分野においては、本発明は混合型信号チップを提供することを可能とし、それにより、単一の集積回路装置の使用でもって、精密なアナログ・デジタル変換ばかりでなく、その後のデジタル信号処理をも実現することが可能である。このことは、特に、レーダー適用例（例えば、超音波レーダー）の場合に興味のあることである。
【発明を実施するための最良の形態】
【００２３】
図２はＣＭＯＳ技術で集積化した回路装置１０を示しており、それはデジタル・アナログ変換器（ＤＡＣ）１２を有しており、その中で図８の右側の部分は、電流源トランジスタＮ１−Ｎ８（この実施例においてはＦＥＴ）を示しており、それらは互いに並列に配置されており、各場合において固定された態様で予め定められている電流成分Ｉ１−Ｉ８を供給する。
【００２４】
図１を参照して既に説明したように、電流源トランジスタＮ１−Ｎ８のゲート接続は、トランジスタ特性に従って個々の電流成分Ｉ１−Ｉ８を定義する共通の調節電位へ露呈される。
【００２５】
調節電位は、その図の左側部分に示した調節回路１６によって与えられる。図示した例示的実施例においては、該調節電位は基準電流源として作用する電界効果トランジスタＮｂｉａｓのゲート接続部において発生され、その場合に該電界効果トランジスタＮｂｉａｓはそのゲート接続とそのドレイン接続との接続によりそれ自身知られている態様で飽和状態で動作される。
【００２６】
回路装置１０は、外部接続（「接続経路」）１８を有しており、それは回路分岐点Ｋ０によって調節電位線１４へ接続されており、外部コンデンサＣ０が外部接続１８へ接続されている。図２において点線内に示してある部分は、対応する製造技術（この場合においてはＣＭＯＳ技術）で製造されている。従って、この例においては、外部接続１８及び以下に説明する外部接続２０は、この技術において製造される。これと対比して、外部コンデンサＣ０は、上述した電子的コンポーネント（ＦＥＴ等）を与える基板の外部に形成される。回路装置１０が所謂エンケースされたチップとして提供される場合、即ちその基板が、例えば、エポキシシール用化合物内に封止されている場合には、好適な例示的実施例は、そのケーシング内に包含された外部コンデンサＣ０を与える。
【００２７】
そうであった場合には、このコンデンサＣ０は「バッファコンデンサ」として作用し、それは、ＤＡＣ１２が動作している場合に、調節電位線１４に存在する電位を安定化させ、従って調節回路１６及び／又は調節電位線１４の領域において実際的な適用例において発生する何等かの干渉、特に基準電流Ｉｂｉａｓにおける何等かのノイズは、電流源トランジスタＮ１−Ｎ８への調節電位の通過期間中に効果的に減衰され、且つ電流成分Ｉ１−Ｉ８は対応的に顕著により安定した態様で供給される。
【００２８】
更に、調節電位線１４に沿って配置された抵抗Ｒ０は、図示した実施例においては、基準トランジスタＮｂｉａｓのゲート接続と回路分岐点Ｋ０との間に配置されているものであるが、それはこの干渉の抑圧に貢献する。
【００２９】
干渉の抑圧に鑑みて有益的である１つの特性は、コンデンサＣ０の第二接続が外部的に基準電位へ接続されているものではなく、集積回路装置１０の更なる外部接続２０が集積回路装置１０の基準電位線２２へ接続されているということにある。好適には、該更なる外部接続２０は基準トランジスタＮｂｉａｓから電流源トランジスタＮ１−Ｎ８（本実施例においては、それらのソース接続へ）へ通じる電気的線接続の１つのセクション即ち一部へ接続されている。
【００３０】
コンデンサＣ０の外部的配置のために、それは比較的大きな容量値（例えば、少なくとも１００ｎＦ）でもって何等問題なく設けることが可能である。
【００３１】
図３は、再度、ＤＡＣ１２のコンポーネントの一部を示しており、それらのコンポーネントは図２に示してあり、その場合にも、１例として、電圧信号Ｖｏｕｔを発生するコンポーネントが示されており、それはＤＡＣ１２のアナログ出力信号を表わしている。
【００３２】
図３に示したように、デジタル的に動作される電界効果トランジスタＮｉ１−Ｎｉ８の形態における制御可能なスイッチが設けられており、その各々は電流源トランジスタＮ１−Ｎ８のうちの１つと直列に接続されている。これらのスイッチングトランジスタＮｉ１−Ｎｉ８のチャンネル接続（ドレイン接続）はトランジスタＮ１−Ｎ８から反対側の接続であるが、該接続は互いに接続されており且つ抵抗Ｒの第一接続部へ接続されており、抵抗Ｒの第二接続部は基準電位（例えば、回路装置の供給電位）へ接続されている。
【００３３】
ＤＡＣ１２が動作している場合には、各々の場合において固定された態様で予め定められている電流成分Ｉ１−Ｉ８から、スイッチングトランジスタＮｉ１−Ｎｉ８のスイッチング状態に依存して、抵抗Ｒによって供給される電流が形成され、その電流は現在スイッチオンされている電流コンポーネントの和に対応している。抵抗Ｒにおける電圧降下としての変換器出力信号Ｖｏｕｔは、この全体的な電流に比例する信号である。
【００３４】
図示した例示的実施例においては、スイッチングトランジスタＮｉ１−Ｎｉ８のゲート接続へ供給される電位ｉｎ１−ｉｎ８の総合がＤＡＣ１２のデジタル入力信号を表わし、その入力信号は温度計コードに従って表示される。図示した例示的実施例においては、個々の電流成分Ｉ１−Ｉ８は電流源トランジスタＮ１−Ｎ８の同一の構成に起因して同一である。
【００３５】
勿論、図示した例示的実施例のものと異なる態様において、例えば、個々のトランジスタＮ１−Ｎ８の対応的に段階的とさせた寸法構成により異なる寸法（例えば、１：２：４：８：．．．等の比）の電流成分Ｉ１−Ｉ８を使用すること、及び／又はデジタル入力信号ｉｎ１−ｉｎ８に対してその他のタイプのコーディングを使用することも考えることが可能である。
【００３６】
調節電位線１４によって供給される調節電位が、特に良好に定義された電流成分Ｉ１−Ｉ８を発生させるために上述した態様で安定化させることが重要である（これらの個別的な電流成分の寸法に拘わらずに、且つこれらの成分がアナログ出力信号を形成するために使用される態様に拘わらずに）。
【００３７】
図４は超音波センサー（不図示）に関連して使用する回路装置１０の例示的実施例を示しており、該超音波センサーから１つ又は幾つかのアナログセンサー出力信号が集積回路装置１０により評価される。
【００３８】
この図は、集積回路装置１０の入力信号Ｖｉｎのようなセンサー出力信号を示している。このセンサー信号Ｖｉｎを測定又は評価する目的のために、回路装置１０は、並列且つ冗長な配置である４個のアナログ・デジタル変換器ＡＤＣ１−ＡＤＣ４を有している。この複数個のＡＤＣは４個の冗長なデジタル表示ＯＵＴ１−ＯＵＴ４を形成し、それらはデジタル処理ユニット２４へ入力され、該ユニットはこれらのデジタル信号を平均化させ且つそれらをデジタル出力信号ＯＵＴとして出力する。
【００３９】
ＡＤＣの冗長な配置は、センサー信号Ｖｉｎのデジタル化において信号対ノイズ比における顕著な減少を効果的にもたらす。然しながら、このような変換品質における改善は、ＡＤＣの領域における相関型干渉が可及的に低く維持されていることを必要とする。図示した実施例においては、このことは、各場合においてデジタル・アナログ変換器（ＤＡＣ１−ＤＡＣ４）を有している同一のデルタ・シグマアナログ・デジタル変換器として構成されている変換器ＡＤＣ１−ＡＤＣ４のフィードバック装置において達成され、そのフィードバック装置に対し、上述した外部コンデンサによる干渉抑圧が与えられる。
【００４０】
特に有益的なことであるが、この構成においては、全てのＤＡＣにより使用される調節電位を確立するための単一の外部コンデンサＣ０が使用されている。従って、これらの変換器ＤＡＣ１−ＤＡＣ４の変換品質は単純な態様で著しく改善され、そのことは、実際の適用例において、それらにより形成されるＡＤＣの並列接続を特に有益的なものとさせる。
【００４１】
説明の便宜上図４には示していないが、更なるＡＤＣ装置は、調節電位線１４によって安定化させた調節電位を供給することが可能である。このように、「マルチチャンネルアナログ・デジタル変換」を簡単な態様で実現することが可能である（例えば、幾つかのセンサー信号を処理するため）。
【図面の簡単な説明】
【００４２】
【図１】従来のデジタル・アナログ変換器（ＤＡＣ）の電流源装置の概略図。
【図２】本発明の１実施例を示しているということを除いて図１に示した装置に対応する電流源装置の概略図。
【図３】電圧の形態でのＤＡＣ出力信号の供給を説明するための概略図。
【図４】本発明の好適適用例を説明するための概略図。
【図１】
2009044714.tif 000003
【図２】
2009044714.tif 000004
【図３】
2009044714.tif 000005
【図４】
2009044714.tif 000006
【外国語明細書】
2009044714000001.pdf