(57)【要約】【課題】  本発明によれば製造コストを抑え、かつ信頼性の高い物理量センサ及びその製造方法を提供することができる。【解決手段】  本発明に係る物理量センサの製造方法は、半導体基板上に開口を有するマスクを形成する工程と、前記開口により露出した前記半導体基板に、熱拡散法により複数のピエゾ抵抗素子を形成する工程と、前記ピエゾ抵抗素子を形成した後、前記マスクを除去する工程と、前記半導体基板上に、前記ピエゾ抵抗素子の少なくとも一部を覆う絶縁層を形成する工程と、前記ピエゾ抵抗素子の形成領域内における前記絶縁層を開孔してコンタクトホールを形成する工程と、を含むことを特徴とする。【選択図】図７
2009257869.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に開口を有するマスクを形成する工程と、
前記開口により露出した前記半導体基板に、熱拡散法により複数のピエゾ抵抗素子を形成する工程と、
前記ピエゾ抵抗素子を形成した後、前記マスクを除去する工程と、
前記半導体基板上に、前記ピエゾ抵抗素子の少なくとも一部を覆う絶縁層を形成する工程と、
前記ピエゾ抵抗素子の形成領域内における前記絶縁層を開孔してコンタクトホールを形成する工程と、
を含むことを特徴とする物理量センサの製造方法。
【請求項２】
前記複数のピエゾ抵抗素子の相互間の距離を６μｍより大きくすることを特徴とする請求項１記載の物理量センサの製造方法。
【請求項３】
前記複数のピエゾ抵抗素子間に溝部を形成する工程を含むことを特徴とする請求項１または２記載の物理量センサの製造方法。
【請求項４】
前記絶縁層の形成をＣＶＤ法により行なうことを特徴とする請求項１乃至３のいずれか１項記載の物理量センサの製造方法。
【請求項５】
外周部に位置するフレーム部と、
前記フレーム部の内側に配置された錘部と、
前記フレーム部と前記錘部とを接続し、かつ前記フレーム部よりも厚みが薄い可撓部と、
前記可撓部に形成され、物理量変動を検出するための複数のピエゾ抵抗素子と、を備え、
前記複数のピエゾ抵抗素子の相互間の距離を６μｍより大きくすることを特徴とする物理量センサ。
【請求項６】
前記ピエゾ抵抗素子の間に溝部を有することを特徴とする請求項５記載の物理量センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度や圧力などの物理量を検出するための物理量センサ及びその製造方法に関し、特にピエゾ抵抗素子を検出素子としたタイプのセンサに関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術を用いて小型で単純な構造を有するセンサとして、ピエゾ抵抗を検出素子としたセンサが実用化されている。例えば、特許文献１にはピエゾ抵抗素子を検出素子とした加速度センサが開示されており、加わった加速度に応じて重錘体部が変位し、この変位に応じて可撓部が撓む。可撓部に形成したピエゾ抵抗素子は、可撓部の撓み量（応力）に応じて抵抗値を変化させる。そしてピエゾ抵抗素子に電圧を印加し、抵抗変化に伴う電圧値を参照することで加速度を検出している。
【特許文献１】特開２００６−９８３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１における加速度センサの製造では、不純物の注入量と注入深さを正確にコントロールできることから、イオン注入法を用いてピエゾ抵抗素子を形成している。しかしながら、イオン注入装置は非常に高価であり、安価にセンサを製造するためには製造コストの増加は避けるべきである。
【０００４】
また、イオン注入法では数ＭｅＶの高いエネルギーをもった注入イオンを半導体層に注入する。このため、注入イオンの衝突により半導体層の結晶内に損傷（結晶欠陥）が発生する。結晶欠陥は、後のアニール工程である程度回復するものの、完全には回復しないことから、半導体層に残存することになる。上記のような欠陥は、ピエゾ抵抗素子が配設された薄肉状の可撓部（梁あるいはダイアフラム部を含む）の強度の劣化などを招き、信頼性の低下の原因になる（Sensors and actuators A,110（2004） pp.150-156などに報告あり）。
【０００５】
そこで上記に鑑み、本発明の目的は製造コストを抑え、かつ信頼性の高い物理量センサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る物理量センサは、外周部に位置するフレーム部と、前記フレーム部の内側に配置された錘部と、前記フレーム部と前記錘部とを接続し、かつ前記フレーム部よりも厚みが薄い可撓部と、前記可撓部に形成され、物理量変動を検出するための複数のピエゾ抵抗素子と、を備え、前記複数のピエゾ抵抗素子の相互間の距離を６μｍより大きくすることを特徴とする。
【０００７】
本発明に係る物理量センサの製造方法は、半導体基板上に開口を有するマスクを形成する工程と、前記開口により露出した前記半導体基板に、熱拡散法により複数のピエゾ抵抗素子を形成する工程と、前記ピエゾ抵抗素子を形成した後、前記マスクを除去する工程と、前記半導体基板上に、前記ピエゾ抵抗素子の少なくとも一部を覆う絶縁層を形成する工程と、前記ピエゾ抵抗素子の形成領域内における前記絶縁層を開孔してコンタクトホールを形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば熱拡散法を用いてピエゾ抵抗素子を形成することで製造コストを抑え、かつ信頼性の高い物理量センサの製造方法を提供することができる。
また、半導体基板に対して不純物拡散により形成した複数のピエゾ抵抗素子の相互間距離を６μｍより大きくすることで、ピエゾ抵抗素子間の電流リークを低減することができる。複数のピエゾ抵抗素子間の半導体層に溝部を形成することで電流リークをさらに低減することができる。したがって、信頼性の高い物理量センサを提供することができる。
【０００９】
以下、図面を参照して本発明の実施態様に係る半導体３軸加速度センサに関して説明する。図１は本発明に係る加速度センサの全体斜視図である。
図１に示すように加速度センサ１は略直方体であり、半導体基板からなるセンサ本体２と、ガラスからなる支持基板３により構成されている。説明のため、図では加速度センサの面内に直交する２軸（Ｘ軸とＹ軸）を設定し、この２軸に垂直な方向をＺ軸と定めている。センサ本体２はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板１１０からなり、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０が順に積層して構成されている。そして開口を有するフレーム（フレーム部１２１およびフレーム部１４１）内に重錘体（錘部１４２）が配置され、この重錘体を可撓性の梁（可撓部１２３）によって支持して構成されている。支持基板３はセンサ本体２を支持する台座としての機能と、重錘体の下方（Ｚ軸負方向）への過剰な変位を規制するストッパ基板としての機能を併せもっている。なお、センサ本体２をパッケージ基板（図示しない）へ直接実装する場合には、支持基板３を必ずしも必要としない。また、支持基板２はガラス以外に、シリコン、絶縁性樹脂板、金属板などを用いることも可能である。
【００１０】
図２は加速度センサの分解斜視図である。シリコン膜１２０は、固定されたフレーム部１２１（フレーム上部）と、フレーム部１２１内側に配置された錘接合部１２２と、フレーム部１２１と錘接合部１２２とを接続する２対（計４本）の可撓部１２３を備えている。フレーム部１２１、錘接合部１２２、可撓部１２３は開口１２４によって画定されている。フレーム部１２１はシリコン酸化膜１３０を介してフレーム部１４１（フレーム下部）と接合されている。また、錘接合部１２２はシリコン酸化膜１３０を介して鉛直視略クローバー形状の錘部１４２と接合されている。錘部１４２はフレーム部１４１内側に離間して配置されている。
支持基板３は例えば、ガラス基板からなりセンサ本体２と陽極接合により接合されている。
【００１１】
図３はセンサ本体の平面図及び断面図である。図３（Ａ）はセンサ本体の平面図であり、４本の可撓部１２３上には３軸（ＸＹＺ）方向の加速度を検出するための検出部Ｒｘ〜Ｒｚが配設されている。検出部は、可撓部１２３がフレーム部１２１および錘接合部１２２と接続する領域近傍に配置されている。図面ではＸ軸に沿った方向に配置した１対の可撓部には、Ｘ方向およびＺ方向の加速度を検出するために検出部Ｒｘ１〜Ｒｘ４およびＲｚ１〜Ｒｚ４が配置される。一方、Ｙ軸に沿った方向に配置した１対の可撓部にはＹ方向の加速度を検出するための検出部Ｒｙ１〜Ｒｙ４が配置されている。なお、Ｙ軸に沿った方向に配置した１対の可撓部に検出部Ｒｚ１〜Ｒｚ４を配置してもよい。
図３（Ｂ）はセンサ本体をＸ−Ｘに沿った断面図であり、錘部１４２の下面はフレーム部１４１の下端よりも高くされており、ガラス基板３との間にギャップによりＺ負方向に一定量の変位可能なように設定されている。図３（Ｃ）はセンサ本体をＹ−Ｙに沿った断面図であり、可撓部１２３は可撓性をもった自立薄膜である。
【００１２】
図４は検出部の詳細を説明する図面であり、平面図と断面図（Ａ−Ａ断面）を示している。検出部Ｒは、シリコン膜１２０にＢ（ボロン）やＰ（リン）などの不純物を拡散して形成したピエゾ抵抗素子であり、可撓部１２３とフレーム部１２１の境界、および可撓部１２３と錘接合部１２２の境界近傍に配置されている。検出部Ｒは可撓部１２３とフレーム部１２１が接続する境界線に接するように配置されているが、当該境界線を跨ぐように配置してもよい。
検出部Ｒは絶縁層１５０に覆われており、配線（後述する）との接続箇所にコンタクトホール１５１を有している。接続抵抗を下げるためにコンタクトホール１５１によって露出した検出部に、高濃度拡散領域（検出部よりも１〜３桁程度濃度が高い不純物拡散領域）を設けて接続してもよい。なお、Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４の計１２個の検出部は検出方向ごとに接続されて、ブリッジ回路を形成している。なお、ブリッジ回路接続に関しては本出願人の特許出願である特開２００７−３２２２９７号公報を参考にできる。フレーム部１２１上には、外部回路と接続するための電極パッド（図示しない）を有し、配線１５２の延長部分が当該電極パッドと接続して、加速度に伴う電気信号を外部回路へ取り出している。
【００１３】
次に図７を参照して、第１の実施形態に係る加速度センサの製造方法について述べる。図７は本発明に係る第１の実施形態の製造方法を示す図面である。
第１の実施形態に係る加速度センサの製造方法
（１）ＳＯＩ基板の準備（図７（Ａ）参照）
シリコン膜１２０、酸化シリコン膜１３０、シリコン基板１４０を積層してなるＳＯＩ基板１１０を用意する。上述したように、シリコン膜１２０はフレーム部１２１、錘接合部１２２、可撓部１２３を構成する層である。酸化シリコン膜１３０は、シリコン膜１２０とシリコン基板１４０とを接合する層であり、かつエッチングストッパ層として機能する層である。シリコン基板１４０はフレーム部１４１、錘部１４２を構成する層である。ＳＯＩ基板１１０は、ＳＩＭＯＸないし、貼り合せ法等により作成される。ＳＯＩ基板１１０は、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０の厚みがそれぞれ、１０μｍ、２μｍ、６００μｍである。なお、外形が約１〜３ｍｍ正方の小型の加速度センサ１が直径１５０ｍｍ〜３００ｍｍのウエハに多面付けで複数個配置されている。ウエハが大口径化することで多くのセンサチップを一括して製造することで高い生産性を有している。将来、さらにウエハが大口径化することも考えられる。
【００１４】
（２）拡散用マスクの形成（図７（Ｂ）参照）
ＳＯＩ基板１１０のシリコン膜１２０側に不純物拡散用のマスクである拡散用マスクＭを形成する。このマスク材としては、例えばシリコン窒化膜（Ｓｉ3Ｎ4）やシリコン酸化膜（ＳｉＯ2）、レジストなどを用いることができる。ここではシリコン酸化膜をシリコン膜１２０全面に熱酸化あるいはプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法により成膜した後、シリコン窒化膜を成膜し、シリコン窒化膜上にレジストパターン（図示せず）を形成し、シリコン窒化膜、シリコン酸化膜に検出部Ｒに対応する開口をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）及びフッ酸などのウエットエッチングにより形成する。拡散用マスクＭはシリコン膜１２０側からシリコン酸化膜、シリコン窒化膜の２層構造になっている（図面では特に区別して記載していない）。なお、シリコン窒化膜は後述する拡散剤の拡散防止用のために用いている。
【００１５】
（３）検出部の形成（図７（Ｃ）参照）
検出部（ピエゾ抵抗素子）を熱拡散法により形成する方法として、（ａ）塗布拡散法あるいは（ｂ）気相拡散法が挙げられる。
（ａ）塗布拡散法
Ｂ（ボロン）を含む拡散剤をスピンコートなどで塗布する。拡散剤を所定の厚さにするため回転数を適宜調整する。塗布後、６５０℃〜９００℃の温度下の炉中で酸素雰囲気または大気雰囲気中で拡散剤中のドーパント（不純物）をシリコン膜１２０中に拡散する。その後、フッ酸などの酸薬液によって表面の高い濃度の部分を除去し、８００℃程度の温度で表面を酸化させてシリサイドを形成する。シリサイド化した箇所をフッ酸などの酸薬液によって除去を行なった後、所定の濃度１０17〜１０19（ａｔｏｍｓ／ｃｍ3）になるように１０００℃程度の熱処理を行い、シリコン膜１２０内にドライブインさせ、検出部Ｒを形成する。所望の濃度に応じて８００℃と１０００℃の異なる温度の熱処理を適宜組み合わせて行なってもよい。なお、熱処理の時間を短くすると、検出部の不純物分布の面内方向への広がりを抑えることができる。
その後、拡散用マスクＭを（シリコン窒化膜は熱燐酸で、シリコン酸化膜はフッ酸によって）完全にエッチング除去する。熱酸化膜である拡散用マスクＭにはボロンが含まれており、不純物拡散用のマスクとして用いた後は完全に除去することが好ましい。拡散用マスクＭを残し、そのまま絶縁層として用いた場合には後述する製造工程（特に加熱を要する工程）において不純物の再拡散が起こるためである。
【００１６】
検出部の不純物分布が面内方向に広がっているため、隣接する検出部Ｒを過度に近接して配置すると検出部間で電流リークが発生する。そのため検出部Ｒは、互いに６μｍよりも大きい距離だけ離間させて配置させている。また、検出部Ｒの離間距離は可撓部１２３の幅の１／２未満であることが好ましい。検出部Ｒが離間しすぎて、可撓部１２３の中心線から離れるほど検出したくない捻れによる出力（いわゆる他軸感度）を検出してしまうためである。検出部Ｒは、検出したくない方向の捻れ（いわゆる他軸感度）を抑えるためには、可撓部１２３の中心線に近づけて配置することが好ましい。
【００１７】
（ｂ）気相拡散法
気相拡散はＢ、Ｐ等を含んだガスをＳｉ基板にさらすことによってなされる。Ｂを拡散する場合、７５０℃〜９００℃の温度下の拡散炉中でＢＢｒ3などのドーパントガス（Ｏ2をともに流すこともある）を開口にさらし、ドーパント（不純物）を拡散する。その後、フッ酸などの酸薬液によって表面の高い濃度のガス成分を除去し、８００℃程度の温度で表面を酸化させてシリサイドを形成する。シリサイド化した箇所をフッ酸などの酸薬液によって除去を行なった後、所定の濃度１０17〜１０19（ａｔｏｍｓ／ｃｍ3）になるように１０００℃程度の熱処理を行い、不純物濃度の調整をする。所望の濃度に応じて８００℃と１０００℃の異なる温度の熱処理を適宜組み合わせて行なってもよい。なお、熱処理の時間を短くすると、検出部の不純物分布の面内方向への広がりを抑えることができる。
上述した熱拡散法によれば、イオン注入法を用いないため可撓部１２３を構成するシリコン膜１２０に結晶欠陥を発生させず、熱拡散法を用いて製造された物理量センサは長期安定性を有している。
【００１８】
（４）絶縁層およびコンタクトホールの形成（図７（Ｄ）参照）
シリコン膜１２０上に絶縁層１５０を形成する。絶縁層１５０はプラズマＣＶＤ法や低圧ＣＶＤ法で成膜を行えばよい。例えば、シリコン膜１２０の表面にプラズマＣＶＤ法によりＳｉＯ2の層を形成する。プラズマＣＶＤでの成膜例を以下に示す。ＳｉＯ2はＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）／Ｏ2、ＳｉＨ4／Ｎ2Ｏなどのガスを用いればよく、応力の範囲は−２００ＭＰａ〜＋２００ＭＰａ、膜厚は３０ｎｍ〜１μｍの範囲であればセンサの感度やオフセット電圧に影響を少なくできる点で好ましい。絶縁層１５０上にレジストをマスクとしたＲＩＥによってコンタクトホール１５１を形成する。プラズマＣＶＤ法により新たに絶縁層１５０を形成することで、不純物汚染のない絶縁層１５０を形成できる。なお、膜応力は膜付けしたウエハの反り変化量を光学的に計測して算出した値である（例えば、レーザー光線を用いて、成膜前後の基板の反り（曲率半径）の変化量を測った値を算術変換した値を膜応力の値とできる）。
シリコン膜１２０の表面を熱酸化して絶縁層１５０を形成することもできるが、熱処理した際に不純物の拡散を誘引するため好ましくない。
また、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ  ｓｉｌｉｃａｔｅｄ  ｇｌａｓｓ）を絶縁層１５０上に積層してもよい。ＰＳＧ膜は可動イオンのゲッタリング効果を有している。
【００１９】
（５）配線の作成（図７（Ｅ）参照）
配線１５２を形成する。配線１５２はＡｌ，Ａｌ−Ｓｉ，Ａｌ−Ｎｄなどの金属材料をスパッタ法などにより成膜し、それをパターニングすることで得られる。なお、配線１５２と検出部Ｒの間でオーミックコンタクトを形成するために、熱処理（３８０℃〜４２０℃）を施す。なお、配線１５２上に保護膜としてシリコン窒化膜（Ｓｉ3Ｎ4）などの膜を設けてもよい。
【００２０】
（６）シリコン膜の加工（図７（Ｆ）参照）
シリコン膜１２０をシリコン酸化膜１３０の上面が露出するまでＲＩＥなどによりエッチングして開口１２４を形成して、フレーム部１２１、錘接合部１２２、可撓部１２３を画定する。
【００２１】
（７）ギャップ形成（図７（Ｇ）参照）
フレーム部１４１の内枠に沿った開口を有するマスクを用いて、シリコン基板１４０をエッチングしてギャップ１６０を形成する。ギャップ１６０は、錘部１４２が下方（ガラス基板３側）へ変位するために必要な間隔であり、例えば、５〜１０μｍである。
【００２２】
（８）シリコン基板の加工（図７（Ｈ）参照）
次に、フレーム部１４１、錘部１４２に画定するためのマスクをシリコン基板１４０の下面に形成する。このマスクを用いてシリコン基板１４０をシリコン酸化膜１３０の下面が露出するまでエッチングを行なう。エッチングにはＤＲＩＥ（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を用いるのが好適である。
【００２３】
ＤＲＩＥでは材料層を厚み方向に侵食しながら掘り進むエッチングステップと、彫った穴の側壁にポリマーの壁を形成するデポジションステップと、を交互に繰り返す。掘り進んだ穴の側壁は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ侵食を進ませることが可能である。エッチングガスとしてＳＦ6等のイオン・ラジカル供給ガスを用い、デポジションガスとしてＣ4Ｆ8等を用いることができる。
【００２４】
（９）不要なシリコン酸化膜の除去（図７（Ｉ）参照）
エッチングストッパとして用いた部分の不要なシリコン酸化膜をＲＩＥ、ウェットエッチング、蒸気フッ酸処理などにより除去する。これにより、シリコン酸化膜１３０は、フレーム部１２１とフレーム部１４１、錘接合部１２２と錘部１４２の間に存在している。
【００２５】
（１０）ガラス基板の接合（図７（Ｊ）参照）
センサ本体２とガラス基板３とを接合する。ガラス基板３は、Ｎａイオンなどの可動イオンを含む、いわゆるパイレックス（登録商標）ガラスであって、ＳＯＩ基板１１０との接合には陽極接合を用いる。なお、陽極接合時の静電引力により錘部１４２がガラス基板３の上面にスティッキングするのを防ぐために、ガラス基板３の上面にスパッタ法によりＣｒなどのスティッキング防止膜（図示せず）を形成しておいてもよい。これによりセンサ本体２とガラス基板３が接合され、加速度センサ１が構成される。
【００２６】
（１１）個片化
加速度センサ１をダイシングソー等でダイシングし、個々の加速度センサ１に個片化する。本明細書ではウエハに多面付け配置された「加速度センサ」と、個片化された「加速度センサ」とを特に区別せず加速度センサ１と呼んでいる。以上、半導体基板を用いて、外周部に位置するフレーム部と、フレーム部の内側に配置された錘部と、フレーム部と錘部とを接続し、かつフレーム部よりも厚みが薄い可撓部と、可撓部に形成され、物理量変動を検出するための複数のピエゾ抵抗素子とを備えた加速度センサを製造する方法に関して説明した。
【００２７】
（第２の実施形態）
図５を参照して第２の実施形態について説明する。検出部Ｒ間に溝部１７０を形成している点を除き、第１の実施形態と略同一である。図５は第２の実施形態を表す図面である。
図５（Ａ）は、可撓部１２３の上面図であり、複数の検出部Ｒ間にハッチング領域で示した溝部１７０が形成されている。図５（Ｂ）は、図５（Ａ）のＺ−Ｚにおける可撓部１２３の断面を示している。検出部Ｒの間に少なくとも１つの溝部１７０を形成することにより、検出部の素子分離を図ることができる。不純物拡散領域は検出部Ｒの外縁領域にわたってある程度広がっている。そのため、溝部１７０により不純物拡散領域の重なりを防ぐことができる。なお、イオン注入法を用いて形成したピエゾ抵抗素子においても不純物拡散領域に広がりがあるため、本実施形態は有効である。検出部間に溝部１７０を形成することで、本実施形態は、検出部間での不純物拡散領域の重なりによる電流リークを防ぐことができ、好適である。溝部１７０は、可撓部１２３の強度を損なわない範囲において検出部間だけではなく、検出部の周囲にわたって形成してもよい。溝部１７０はシリコン膜１２０をエッチングして数μｍ掘り込んで形成する。溝部１７０はピエゾ抵抗素子の不純物深さ（基板厚み方向における不純物拡散領域の深さ）よりも深く形成しておくことが電流リークを抑制する点で好ましい。例えば溝の深さは０．３μｍ以上、かつシリコン膜１２０の厚みの１／３以下であることが好ましい。０．３μｍ以下であると電流リークを抑制する効果を得にくく、またシリコン膜１２０の厚みの１／３より大きいと可撓部１２３の強度を低下させてしまう。
【００２８】
（変形例）
図６を参照して第１、第２の実施形態の変形例を示す（変形例１〜変形例２）。
§変形例１
Ｘ、Ｙ、Ｚ方向の加速度を検出するための検出部Ｒを、複数対のピエゾ抵抗素子を直列に接続して構成し、さらに各方向検出用のピエゾ抵抗素子が可撓部１２３の中心線に対称に配置されている。上記の構成とすることで、可撓部１２３の中心線に対称にピエゾ抵抗素子を配置すると検出したくない捻れが発生したときに、ピエゾ抵抗素子にはそれぞれ逆方向の応力が加わることになるため、応力の影響を相殺することができる。他軸感度の影響を抑えることができるため、検出精度を向上させることができる。また、短いピエゾ抵抗素子を応力集中部に配置し、それらを直列に接続して抵抗長を稼ぐことによって高感度化と低消費電力化を両立したセンサを提供できる。なお後述するが、隣接するピエゾ抵抗素子間の距離Ｌ1が６μｍより大きいことがピエゾ抵抗素子間でのリーク電流値が少ない点で好ましい。
【００２９】
§変形例２
Ｘ、Ｙ、Ｚ方向の加速度を検出するための検出部Ｒを、折り返し形状を有するピエゾ抵抗素子で構成して可撓部１２３に配置している。ピエゾ抵抗素子を応力集中部に配置し、折り返し形状で一体に形成して抵抗長を稼ぐことによって高感度化と低消費電力化を両立したセンサを提供できる。なお、後述するが隣接するピエゾ抵抗素子部の距離Ｌ1が６μｍより大きいことがピエゾ抵抗素子間でのリーク電流値が少ない点で好ましい。
【実施例】
【００３０】
以下、上記の第１の実施形態に係る物理量センサ（ピエゾ抵抗型加速度センサ）につき、検出部間の距離を変化させた際のＲｘ−Ｒｚ間のリーク電流値を測定した。リーク電流値は、Ｒｘ−Ｒｚ間に電圧を印加し、その検出部間に流れる電流値を計測することで測定を行なった。図８は検出部間の距離とリーク電流との関係を表す図面である。なお、ピエゾ抵抗素子は、不純物の表面濃度を約３．２×１０17ａｔｏｍｓ／ｃｍ3、不純物拡散深さを１．５μｍとなるように熱拡散法により形成した。検出部間の距離が６μｍよりも大きい場合には、印加電圧が０Ｖ〜１０Ｖの範囲で検出部間のリーク電流は非常に小さかった。検出部の相互間距離を７μｍ、８μｍ、１０μｍ、１２μｍ、１５μｍ、３０μｍとしたときにリーク電流が所定の値よりも小さいことを確認した。一方、複数の検出部間の距離が６μｍ以下（相互間距離を５μｍ、６μｍとした）の場合には、検出部間のリーク電流が計測された。
【００３１】
以上、本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る加速度センサの全体斜視図である。
【図２】加速度センサの分解斜視図である。
【図３】センサ本体の平面図および断面図である。
【図４】本発明に係る第１の実施形態を表す図面である。
【図５】本発明に係る第２の実施形態を表す図面である。
【図６】本発明の変形例を表す図面である。
【図７】本発明に係る第１の実施形態の製造方法を表す図面である。
【図８】検出部間の距離とリーク電流との関係を表す図面である。
【符号の説明】
【００３３】
１：加速度センサ
２：センサ本体
３：支持基板
１１０：ＳＯＩ基板
１２０：シリコン膜
１２１：フレーム部
１２２：錘接合部
１２３：可撓部
１２４：開口
１３０：シリコン酸化膜
１４０：シリコン基板
１４１：フレーム部
１４２：錘部
１５０：絶縁層
１５１：コンタクトホール
１５２：配線
１６０：ギャップ
１７０：溝部
Ｒ：検出部（ピエゾ抵抗素子）
Ｒｘ１〜Ｒｘ４：（Ｘ軸方向の加速度を検出するための）検出部
Ｒｙ２〜Ｒｙ４：（Ｙ軸方向の加速度を検出するための）検出部
Ｒｚ１〜Ｒｚ４：（Ｚ軸方向の加速度を検出するための）検出部
Ｍ：拡散用マスク
【図１】
2009257869.tif 000003
【図２】
2009257869.tif 000004
【図３】
2009257869.tif 000005
【図４】
2009257869.tif 000006
【図５】
2009257869.tif 000007
【図６】
2009257869.tif 000008
【図７】
2009257869.tif 000009
【図８】
2009257869.tif 000010