(57)【要約】【課題】半導体装置用配線基板上の半導体チップ搭載領域における凹凸を軽減することによって、半導体チップ搭載時の半導体チップと半導体装置用配線基板との間における気泡（ボイド）の発生を抑制し、半導体チップと半導体装置用配線基板との間で剥離を発生させない品質の安定した半導体装置用配線基板とその製造方法を提供する。【解決手段】プリント配線板１−１は、基板コア７の上下両面にパターニングされた導体層２が積層され、さらに、ソルダーレジスト４が積層されている。プリント配線板１−１の上面に積層されたソルダーレジスト４は、半導体チップ搭載領域おいて凸部４０を形成し、半導体チップ搭載領域以外に積層されたソルダーレジスト４の厚さより厚くなっているため、半導体チップ搭載領域の表面は平坦となる。【選択図】図１Ｂ
2009194079.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置用配線基板であって、
平板状絶縁材料である基板コアと、
前記基板コアの上下両面にパターニングされて積層された導体層と、
前記導体層が積層された基板コアの上下両面を貫通するビアと、
前記基板コアの上下両面に積層された導体層を電気的に接続するために、前記貫通した基板コアのビア表面部に塗布された銅箔メッキと、
前記基板コアの上面において、前記積層された導体層上に配置されたボンディングパッドと、
前記基板コアの上面において、前記ボンディングパッドが配置されるボンディングパッド配置領域と、前記基板コアの下面において、半田ボールによって外部電極と接続するボール配置領域とを除いて、前記導体層が積層された基板コアの上下両面に、さらに積層され、かつ、前記基板コアが貫通した部分を埋める、ソルダーレジストとを備え、
前記基板コアの上面に積層されたソルダーレジストは、前記ボンディングパッド配置領域より前記半導体装置用配線基板の中心側である中央部分において、厚みが最も厚く、かつ上面が平坦な凸部を形成することを特徴とする、半導体装置用配線基板。
【請求項２】
前記中央部分は、半導体チップ搭載領域であることを特徴とする、請求項１に記載の半導体装置用配線基板。
【請求項３】
前記ボンディングパッド配置領域と前記中央部分との間の領域であるハーフエッチング領域に積層されたソルダーレジストの厚みは、前記中央部分に積層されたソルダーレジストの厚みよりも薄いことを特徴とする、請求項１に記載の半導体装置用配線基板。
【請求項４】
前記半導体チップ搭載領域は、搭載する半導体チップの外周の各辺より１５０μｍ以上大きいことを特徴とする、請求項１〜３のいずれかに記載の半導体装置用配線基板。
【請求項５】
半導体装置用配線基板の製造方法であって、
平板状絶縁材料である基板コアの上下両面に導体層を積層する工程と、
前記導体層が積層された基板コアの少なくとも１箇所以上において、前記導体層が積層された基板コアの上下両面を貫通して、少なくとも１つ以上のビアを形成する工程と、
前記基板コアが貫通しているビアの表面に銅箔メッキを施す工程と、
前記基板コアの上下両面に積層されている導体層の一部をエッチングによって削除し、配線パターンを形成する工程と、
前記パターニングされた導体層が積層されている基板コアの上面において、中央部分において、厚みが最も厚く、かつ上面が平坦な凸部を形成するように、さらにソルダーレジストを積層する工程と、
前記パターニングされた導体層が積層されている基板コアの下面において、さらにソルダーレジストを積層する工程と、
前記基板コアの上面において、前記積層された導体層上にボンディングパッドを配置するボンディングパッド配置領域を形成するために、当該ボンディングパッド配置領域のソルダーレジストを取り除く工程と、
前記基板コアの下面において、前記積層された導体層上に半田ボールによって外部電極と接続するボール配置領域を形成するために、当該ボール配置領域のソルダーレジストを取り除く工程と、
前記ボンディングパッド配置領域に前記ボンディングパッドを配置する工程とを実行し、
前記中央部分は、前記ボンディングパッド配置領域より前記半導体装置用配線基板の中心側であることを特徴とする、半導体装置用配線基板の製造方法。
【請求項６】
前記基板コアの上面にソルダーレジストを積層する工程は、
前記凸部を形成する厚さで、前記基板コアの上面全体にソルダーレジストを積層する工程と、
前記基板コアの上面全体に積層されたソルダーレジストのうち、前記中央部分以外に積層されたソルダーレジストの一部を、エッチングによって取り除く工程とから構成される、請求項５に記載の半導体装置用配線基板の製造方法。
【請求項７】
前記基板コアの上面にソルダーレジストを積層する工程は、
前記凸部を形成する厚みより薄い厚さで、前記基板コアの上面全体にソルダーレジストを積層する工程と、
前記中央部分に少なくともさらに１回以上、ソルダーレジストを積層する工程とから構成される、請求項５に記載の半導体装置用配線基板の製造方法。
【請求項８】
前記中央部分は、半導体チップ搭載領域であることを特徴とする、請求項６〜７のいずれかに記載の半導体装置用配線基板の製造方法。
【請求項９】
前記基板コアの上面にソルダーレジストを積層する工程は、
前記凸部を形成する厚さで、前記基板コアの上面全体にソルダーレジストを積層する工程と、
前記ボンディングパッド配置領域と前記中央部分との間の領域であるハーフエッチング領域に積層されたソルダーレジストの一部を、ハーフエッチングによって取り除く工程とから構成される、請求項５に記載の半導体装置用配線基板の製造方法。
【請求項１０】
前記積層されたソルダーレジストを取り除く際、化学的手法よって取り除くことを特徴とする、請求項６または９のいずれかに記載の半導体装置用配線基板の製造方法。
【請求項１１】
前記積層されたソルダーレジストを取り除く際、機械的手法よって取り除くことを特徴とする、請求項６または９のいずれかに記載の半導体装置用配線基板の製造方法。
【請求項１２】
半導体装置であって、
半導体チップと、
前記半導体チップを搭載する半導体装置用配線基板と、
前記半導体チップと前記半導体装置用配線基板とを接続する接着部材と、
前記半導体チップと前記半導体装置用配線基板とを電気的に接続する金属細線と、
前記半導体チップと、前記半導体装置用配線基板と、前記接着部材と、前記金属細線とを一体的に封止する封止樹脂とを備え、
前記半導体装置用配線基板が、請求項１〜４のいずれかに記載の半導体装置用配線基板であることを特徴とする、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びその製造方法に関し、より特定的には、ＢＧＡなどの半導体装置に用いられる配線基板及びその製造方法に関する。
【背景技術】
【０００２】
近年の電子機器は、小型化・薄型化に加え、高性能化・多機能化が進んでいる。そのような電子機器の仕様を実現させるために、電子機器において最も重要な構成要素である半導体装置についても、小型化・薄型化が進み、さらに端子数も増加する傾向にある。このような状況下における半導体装置の構造として、従来のＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）型パッケージのように封止樹脂部分の外周に突出していた外部リードをなくした、いわゆるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｌｌａｙ）型のパッケージやＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｌｌａｙ）型のパッケージなどが一般的によく知られている。これらのパッケージは、半導体装置の下面側に、電気的接続を行うための外部電極としての半田ボールをマトリクス状に配置している。
【０００３】
ここで、一般的な半導体装置用配線基板について、説明する。図１１は、一般的な半導体装置用配線基板であるプリント配線板１０１を示す図である。図１１（ａ）は、プリント配線板１０１の上面図である。図１１（ａ）において、プリント配線板１０１は、導体層１０２がパターニングされており、ビア１０３を通して電気的に下層にある導体層に接続される。プリント配線板１０１のボンディングパッド配置領域１０５には、導体層１０２と接続されたボンディングパッド１０６が配置され、ボンディングパッド１０６と導体層１０２との表面部分は、ＮｉメッキとＡｕメッキとが施されている。プリント配線板１０１のボンディングパッド配置領域１０５以外の部分には、ソルダーレジスト１０４が塗布されている。
【０００４】
図１１（ｂ）は、図１１（ａ）に示すプリント配線板１０１をＡ−Ｂ線で切断したときの断面図であり、さらに、図１２は、図１１（ｂ）におけるＣ部の拡大図である。図１１（ｂ）および図１２を参照しながら、プリント配線板１０１の断面の構成を詳しく説明する。基板コア１０７の上下両面には、パターニングされた導体層１０２が積層されている。また、基板コア１０７には、穴が開けられて貫通している部分があり、ビア１０３を形成している。基板コア１０７が貫通しているビア１０３の表面には、銅箔メッキが施されているため、基板コア１０７の上下両面の導体層１０２は、電気的に接続される。プリント配線板１０１の上面のボンディングパッド配置領域１０５以外の部分、およびプリント配線板１０１の下面のボール配置領域１１０以外の部分には、ソルダーレジスト１０４が塗布されている。ボール配置領域１１０は、プリント配線板１０１が半田ボールによって外部電極と接続するための領域である。また、基板コア１０７の表面に銅箔メッキが施されたビア１０３は、ソルダーレジスト１０４で埋められている。一方、開口されたボンディングパッド配置領域１０５には、ボンディングパッド１０６が配置され、さらに、ボンディングパッド１０６の表面は、Ｎｉメッキ１０８とＡｕメッキ１０９とで被服されている。また、ボール配置領域１１０の導体層１０２の表面は、Ｎｉメッキ１０８とＡｕメッキ１０９とで被服されている。
【０００５】
次に、一般的な半導体装置用配線基板の製造方法について、説明する。図１３は、図１１で示したプリント配線板１０１の製造方法を示す図である。図１３（ａ）〜（ｇ）は、順に、各製造工程（ａ）〜（ｇ）におけるプリント配線板１０１の断面を示す図である。
【０００６】
工程（ａ）において、基板コア１０７の上下両面の全面に導体層１０２が積層される。
工程（ｂ）において、上下両面に導体層１０２が塗布された基板コア１０７の所定の箇所（例えば、図１３では６箇所）をドリルやレーザなどによって貫通させ、ビア１０３を形成する。工程（ｃ）において、基板コア１０７が貫通しているビア１０３の表面に銅箔メッキを施す。工程（ｄ）において、基板コア１０７の上下両面に積層されている導体層１０２の一部をエッチングによって削除し、配線パターンを形成する。工程（ｅ）において、パターニングされた導体層１０２が積層されている基板コア１０７の上下両面に、ソルダーレジスト１０４を塗布する。また、基板コア１０７の表面に銅箔メッキが施されたビア１０３をソルダーレジスト１０４で埋める。工程（ｆ）において、プリント配線板１０１の上面のボンディングパッド配置領域１０５、およびプリント配線板１０１の下面のボール配置領域１１０のソルダーレジスト１０４をエッチングによって取り除く。工程（ｇ）において、ボンディングパッド配置領域１０５に露出している導体層１０２の表面に、ボンディングパッド１０６を配置し、Ｎｉメッキ１０８とＡｕメッキ１０９とで被服する。さらに、ボール配置領域１１０に露出している導体層１０２の表面をＮｉメッキ１０８とＡｕメッキ１０９とで被服する。
【０００７】
次に、図１１および図１３で示したプリント配線板１０１を使用した半導体装置の一例について、説明する。図１４は、プリント配線板１０１を使用した半導体装置２００を示す図である。なお、図１４において、図１１および図１３で示した同様の構成要素については、同様の参照符号を付して、説明を省略する。
【０００８】
プリント配線板１０１の上面の中心部において、半導体チップ１１３がペースト１１２によってソルダーレジスト１０４に接着されている。半導体チップ１１３上の電極パッド（図示せず）に電気的に接続された金属細線であるＡｕワイヤー１１１が、ボンディングパッド配置領域１０５のボンディングパッド１０６に接続される。これにより、半導体チップ１１３とボンディングパッド１０６とが電気的に接続される。また、半導体チップ１１３と、プリント配線板１０１と、ペースト１１２と、Ａｕワイヤー１１１とは、封止樹脂１１７によって一体的に封止されている。
【０００９】
なお、半導体装置用配線基板の表面に塗布するソルダーレジストの塗布回数は、１回である。半導体装置の製造工程において、当該塗布するソルダーレジストと、金属細線の接続（ワイヤーボンディング）に使用するボンディングツール（キャピラリ）のソルダーレジストとの接触による汚染や金属細線の変形などの問題がある。これらの問題を回避するため、一般的には、半導体装置用配線基板の表面に塗布するソルダーレジストの厚みは３０μｍ程度に抑えられている。また、特許文献１のように、封止樹脂の塗布範囲を抑制することを目的として、封止樹脂の外周のソルダーレジストを厚塗りする構造も公開されている。
【特許文献１】特開平１０−２９４５４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の半導体装置用配線基板では、半導体チップ搭載領域におけるビアや配線による凹凸が顕著であるため、半導体チップ搭載の際に、半導体装置用配線基板と接着部材との間、あるいは接着部材と半導体チップとの間に、気泡（ボイド）が発生しやすい構造となっている。このため、製造工程、検査工程、または実使用環境などにおいて、高温状態となった場合、半導体チップと半導体装置用配線基板との間で剥離を発生するなどの問題がある。
【００１１】
それ故に、本発明の目的は、上記課題を解決するものであり、半導体装置用配線基板上の半導体チップ搭載領域における凹凸を軽減することによって、半導体チップ搭載時の半導体チップと半導体装置用配線基板との間における気泡（ボイド）の発生を抑制し、半導
体チップと半導体装置用配線基板との間で剥離を発生させない品質の安定した半導体装置用配線基板とその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成させるために、本発明の半導体装置用配線基板は、半導体装置用配線基板であって、平板状絶縁材料である基板コアと、基板コアの上下両面にパターニングされて積層された導体層と、導体層が積層された基板コアの上下両面を貫通するビアと、基板コアの上下両面に積層された導体層を電気的に接続するために、貫通した基板コアのビア表面部に塗布された銅箔メッキと、基板コアの上面において、積層された導体層上に配置されたボンディングパッドと、基板コアの上面において、ボンディングパッドが配置されるボンディングパッド配置領域と、基板コアの下面において、半田ボールによって外部電極と接続するボール配置領域とを除いて、導体層が積層された基板コアの上下両面に、さらに積層され、かつ、基板コアが貫通した部分を埋める、ソルダーレジストとを備え、基板コアの上面に積層されたソルダーレジストは、ボンディングパッド配置領域より半導体装置用配線基板の中心側である中央部分において、厚みが最も厚く、かつ上面が平坦な凸部を形成することを特徴とする。
【００１３】
好ましい中央部分は、半導体チップ搭載領域であることを特徴とする。
また、好ましくは、ボンディングパッド配置領域と中央部分との間の領域であるハーフエッチング領域に積層されたソルダーレジストの厚みは、中央部分に積層されたソルダーレジストの厚みよりも薄いことを特徴とする。
さらに、好ましい半導体チップ搭載領域は、搭載する半導体チップの外周の各辺より１５０μｍ以上大きいことを特徴とする、
【００１４】
上記目的を達成させるために、本発明の半導体装置用配線基板の製造方法は、半導体装置用配線基板の製造方法であって、平板状絶縁材料である基板コアの上下両面に導体層を積層する工程と、導体層が積層された基板コアの少なくとも１箇所以上において、導体層が積層された基板コアの上下両面を貫通して、少なくとも１つ以上のビアを形成する工程と、基板コアが貫通しているビアの表面に銅箔メッキを施す工程と、基板コアの上下両面に積層されている導体層の一部をエッチングによって削除し、配線パターンを形成する工程と、パターニングされた導体層が積層されている基板コアの上面において、中央部分において、厚みが最も厚く、かつ上面が平坦な凸部を形成するように、さらにソルダーレジストを積層する工程と、パターニングされた導体層が積層されている基板コアの下面において、さらにソルダーレジストを積層する工程と、基板コアの上面において、積層された導体層上にボンディングパッドを配置するボンディングパッド配置領域を形成するために、当該ボンディングパッド配置領域のソルダーレジストを取り除く工程と、基板コアの下面において、積層された導体層上に半田ボールによって外部電極と接続するボール配置領域を形成するために、当該ボール配置領域のソルダーレジストを取り除く工程と、ボンディングパッド配置領域にボンディングパッドを配置する工程とを実行し、中央部分は、ボンディングパッド配置領域より半導体装置用配線基板の中心側であることを特徴とする。
【００１５】
好ましい基板コアの上面にソルダーレジストを積層する工程は、凸部を形成する厚さで、基板コアの上面全体にソルダーレジストを積層する工程と、基板コアの上面全体に積層されたソルダーレジストのうち、中央部分以外に積層されたソルダーレジストの一部を、エッチングによって取り除く工程とから構成される。
また、好ましい基板コアの上面にソルダーレジストを積層する工程は、凸部を形成する厚みより薄い厚さで、基板コアの上面全体にソルダーレジストを積層する工程と、中央部分に少なくともさらに１回以上、ソルダーレジストを積層する工程とから構成される。
さらに、好ましい中央部分は、半導体チップ搭載領域であることを特徴とする。
また、好ましい基板コアの上面にソルダーレジストを積層する工程は、凸部を形成する
厚さで、基板コアの上面全体にソルダーレジストを積層する工程と、ボンディングパッド配置領域と中央部分との間の領域であるハーフエッチング領域に積層されたソルダーレジストの一部を、ハーフエッチングによって取り除く工程とから構成される。
【００１６】
さらに、好ましくは、積層されたソルダーレジストを取り除く際、化学的手法よって取り除くことを特徴とする。
また、好ましくは、積層されたソルダーレジストを取り除く際、機械的手法よって取り除くことを特徴とする。
【００１７】
上記目的を達成させるために、本発明の半導体装置は、半導体装置であって、半導体チップと、半導体チップを搭載する半導体装置用配線基板と、半導体チップと半導体装置用配線基板とを接続する接着部材と、半導体チップと半導体装置用配線基板とを電気的に接続する金属細線と、半導体チップと、半導体装置用配線基板と、接着部材と、金属細線とを一体的に封止する封止樹脂とを備え、半導体装置用配線基板が、請求項１〜４のいずれかに記載の半導体装置用配線基板であることを特徴とする。
【発明の効果】
【００１８】
上述のように、本発明の半導体装置用配線基板およびその製造方法によれば、半導体装置用配線基板上の半導体チップ搭載領域における凹凸を軽減することによって、半導体チップ搭載時の半導体チップと半導体装置用配線基板との間における気泡（ボイド）の発生を抑制し、半導体チップと半導体装置用配線基板との間で剥離を発生させない品質の安定した半導体装置用配線基板とその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１Ａは、本発明の第１の実施形態における半導体装置用配線基板であるプリント配線板１−１を示す図である。図１Ａ（ａ）は、プリント配線板１−１の上面図である。図１Ａ（ａ）において、プリント配線板１−１は、導体層２がパターニングされており、ビア３を通して電気的に下層にある導体層に接続される。プリント配線板１−１のボンディングパッド配置領域５には、導体層２と接続されたボンディングパッド６が配置され、ボンディングパッド６と導体層２との表面部分は、ＮｉメッキとＡｕメッキとが施されている。プリント配線板１−１のボンディングパッド配置領域５以外の部分には、ソルダーレジスト４が塗布されている。ここまで、プリント配線板１−１を上面から見た構成は、図１１（ａ）に示した従来のプリント配線板１０１の構成と同様である。
【００２０】
図１Ａ（ｂ）は、図１Ａ（ａ）に示すプリント配線板１−１をＡ−Ｂ線で切断したときの断面図である。さらに、図１Ｂは、図１Ａ（ｂ）に示したプリント配線板１−１の断面拡大図である。図１Ｂにおいて、基板コア７の上下両面には、パターニングされた導体層２が積層されている。また、基板コア７には、穴が開けられて貫通している部分があり、ビア３を形成している。基板コア７が貫通しているビア３の表面には、銅箔メッキが施されているため、基板コア７の上下両面の導体層２は、電気的に接続される。プリント配線板１−１の上面のボンディングパッド配置領域５以外の部分、およびプリント配線板１−１の下面のボール配置領域１０以外の部分には、ソルダーレジスト４が塗布されている。また、基板コア７の表面に銅箔メッキが施されたビア３は、ソルダーレジスト４で埋められている。ここで、ソルダーレジスト４は、ボンディングパッド配置領域５よりプリント配線板１−１の中心側である中央部分において凸部４０を形成している。つまり、プリント配線板１−１の中央部分において、塗布されたソルダーレジスト４の厚みは、ソルダーレジスト４が塗布されるその他の領域よりも厚くなっている。一方、開口されたボンディングパッド配置領域５には、ボンディングパッド６が配置され、さらに、ボンディングパ
ッド６の表面は、Ｎｉメッキ１０８とＡｕメッキ１０９とで被服されている。また、ボール配置領域１０の導体層２の表面は、Ｎｉメッキ８とＡｕメッキ９とで被服されている。このように、図１Ａおよび図１Ｂに示すプリント配線板１−１は、図１１に示す従来のプリント配線板１０１に比べて、ソルダーレジスト４が形成する凸部４０を構成する点で異なる。
【００２１】
ソルダーレジスト４が中央部分に形成する凸部４０の範囲について、以下に説明する。図２は、プリント配線板１−１における半導体チップ搭載領域を示す図である。図２に示すプリント配線板１−１において、半導体チップの理想搭載位置は、プリント配線板１−１の中心である（図２に示す半導体チップ理想搭載位置１４）。しかし、半導体装置の製造過程において、製造装置のばらつき等によって、半導体チップ理想搭載位置１４からずれた位置に半導体チップが搭載されることがある。このずれの要素は、平行なずれと角度のずれとがある。平行なずれとは、Ｘ方向およびＹ方向に平行なずれ（図２に示す半導体チップ搭載平行ずれ位置１５）であり、角度のずれとは、前述の半導体チップ搭載平行ずれ位置１５から、さらに、回転を伴うずれ（図２に示す半導体チップ搭載ずれ位置１６）である。このときの最大のずれとなるずれ量Ｓ分を考慮し、半導体チップ理想搭載位置１４の各辺をそれぞれ拡張して、半導体チップ搭載領域を定める。このように、当該拡張された半導体チップ搭載領域をソルダーレジスト４が形成する凸部４０の範囲とすればよい。
【００２２】
例えば、具体的には、Ｘ方向およびＹ方向に平行なずれを、Ｘ方向およびＹ方向にそれぞれ１００μｍとし、さらに、角度のずれとして、角度が１度時計方向に回転した場合を考える。この場合のずれ量Ｓは、半導体チップの大きさにも依存するが、約１５０μｍ程度となる。そこで、半導体チップ理想搭載位置１４の各辺を、それぞれずれ量Ｓ分である約１５０μｍ拡張して、半導体チップ搭載領域を定める。このように、半導体チップ理想搭載位置１４の各辺がそれぞれ約１５０μｍ拡張された半導体チップ搭載領域に、ソルダーレジスト４を厚く塗布し凸部４０を形成する。
【００２３】
次に、本発明の第１の実施形態における半導体装置用配線基板の製造方法について、説明する。図３は、図１Ａで示したプリント配線板１−１の製造方法を示す図である。図３（ａ）〜（ｈ）は、順に、各製造工程（ａ）〜（ｈ）におけるプリント配線板１−１の断面を示す図である。
【００２４】
工程（ａ）において、基板コア７の上下両面の全面に導体層２が積層される。工程（ｂ）において、上下両面に導体層２が塗布された基板コア７の所定の箇所（例えば、図３では６箇所）をドリルやレーザなどによって貫通させ、ビア３を形成する。工程（ｃ）において、基板コア７が貫通しているビア３の表面に銅箔メッキを施す。工程（ｄ）において、基板コア７の上下両面に積層されている導体層２の一部をエッチングによってを削除し、配線パターンを形成する。工程（ｅ）において、パターニングされた導体層２が積層されている基板コア７の上下両面に、ソルダーレジスト４を塗布する。ここで、基板コア７の上面に塗布するソルダーレジスト４の厚みは、従来技術で述べたような３０μｍ程度ではなく、ビアや配線の影響により表面が凹凸にならない程度の厚さである。また、基板コア７の表面に銅箔メッキが施されたビア３をソルダーレジスト４で埋める。工程（ｆ）において、上述した半導体チップ搭載領域のソルダーレジスト４を残し、それ以外の領域のソルダーレジスト４を研磨などによって取り除くことによって、凸部４０を形成する。工程（ｇ）において、プリント配線板１−１の上面のボンディングパッド配置領域５、およびプリント配線板１−１の下面のボール配置領域１０のソルダーレジスト４をエッチングによって取り除く。工程（ｈ）において、ボンディングパッド配置領域５に露出している導体層２の表面に、ボンディングパッド６を配置し、Ｎｉメッキ８とＡｕメッキ９とで被服する。さらに、ボール配置領域１０に露出している導体層２の表面をＮｉメッキ８とＡ
ｕメッキ９とで被服する。
【００２５】
次に、図１Ａおよび図３で示したプリント配線板１−１を使用した半導体装置の一例について、説明する。図４は、プリント配線板１−１を使用した半導体装置２０を示す図である。なお、図４において、図１Ａおよび図３で示した同様の構成要素については、同様の参照符号を付して、説明を省略する。
【００２６】
プリント配線板１−１の上面の半導体チップ搭載領域であるソルダーレジスト４が厚く積層された凸部４０において、半導体チップ１３がペースト１２によってソルダーレジスト４に接着されている。半導体チップ１３上の電極パッド（図示せず）に電気的に接続された金属細線であるＡｕワイヤー１１が、ボンディングパッド配置領域５のボンディングパッド６に接続される。これにより、半導体チップ１３とボンディングパッド６とが電気的に接続される。また、半導体チップ１３と、プリント配線板１−１と、ペースト１２と、Ａｕワイヤー１１とは、封止樹脂１７によって一体的に封止されている。
【００２７】
このように、半導体チップ搭載領域において、プリント配線板１−１の上面にソルダーレジスト４が厚く塗布されるため、ビア３の凹みにもソルダーレジスト４が十分に充填される。その結果として、半導体チップ搭載領域において、ソルダーレジスト４表面の凹みが抑えられ、半導体チップ１３搭載の際に、ソルダーレジスト４とペースト１２との間、あるいはペースト１２と半導体チップ１３との間に、気泡（ボイド）が混入しにくくなり、ソルダーレジスト４とペースト１２、あるいはペースト１２と半導体チップ１３とが剥離しにくくなる。また、プリント配線板１−１の上面全体にソルダーレジスト４を厚く塗布した後、半導体チップ搭載領域以外のソルダーレジスト４は取り除くため、Ａｕワイヤー１１とソルダーレジスト４との接触を回避できる。
【００２８】
以上のように、本発明の第１の実施形態における半導体装置用配線基板およびその製造方法によれば、半導体チップ搭載領域にソルダーレジストが厚く積層された凸部を形成することによって、半導体装置用配線基板上の半導体チップ搭載領域における凹凸を軽減でき、半導体チップ搭載時の半導体チップと半導体装置用配線基板との間における気泡（ボイド）の発生を抑制し、半導体チップと半導体装置用配線基板との間で剥離を発生させない品質の安定した半導体装置用配線基板を実現することができる。
【００２９】
（第２の実施形態）
図５は、本発明の第２の実施形態における半導体装置用配線基板であるプリント配線板１−２を示す図である。図５（ａ）は、プリント配線板１−２の上面図であり、図５（ｂ）は、図５（ａ）に示すプリント配線板１−２をＡ−Ｂ線で切断したときの断面図である。プリント配線板１−２の構成は、本発明の第１の実施形態におけるプリント配線板１−１の構成とほぼ同様であるため、図５において、図１Ａで示した同様の構成要素については、同様の参照符号を付して、説明を省略する。本実施形態では、プリント配線板１−２がプリント配線板１−１と相違する点について、詳しく説明する。
【００３０】
図１Ａに示すように本発明の第１の実施形態におけるプリント配線板１−１において、ソルダーレジスト４は、プリント配線板１−１の半導体チップ搭載領域において凸部４０を形成している。一方、図５に示すように本発明の第２の実施形態におけるプリント配線板１−２は、当該部分（図１Ａに示す凸部４０の部分）を、ソルダーレジスト４とは別工程で生成される第２のソルダーレジスト４１で形成している。第２のソルダーレジストの塗布範囲は、図２で述べた半導体チップ搭載領域と同様である。
【００３１】
次に、本発明の第２の実施形態における半導体装置用配線基板の製造方法について、説明する。図６は、図５で示したプリント配線板１−２の製造方法を示す図である。図６（
ａ）〜（ｈ）は、順に、各製造工程（ａ）〜（ｈ）におけるプリント配線板１−２の断面を示す図である。ここで、工程（ａ）〜（ｄ）は、図３に示した本発明の第１の実施形態における工程（ａ）〜（ｄ）と同様であるため、説明を省略し、ここでは工程（ｅ）以降を説明する。
【００３２】
工程（ｅ）において、基板コア７の上下両面にパターニングされた導体層２に、ソルダーレジスト４を塗布する。ここで積層されるソルダーレジスト４の厚さは、図３に示した本発明の第１の実施形態における工程（ｅ）で示したビアや配線の影響により表面が凹凸にならない程度の厚さを必要とせず、従来技術で述べたように、ビアや配線の影響により表面が凹凸であっても構わない。また、基板コア７の表面に銅箔メッキが施されたビア３をソルダーレジスト４で埋める。工程（ｆ）において、プリント配線板１−２の上面のボンディングパッド配置領域５のソルダーレジスト４をエッチングによって取り除く。工程（ｇ）において、ソルダーレジスト４が積層されているプリント配線板１−２の上面の半導体チップ搭載領域に、さらに第２のソルダーレジスト４１を積層する。ここで、ソルダーレジスト４の積層量が少なく、ビアや配線の影響により表面が凹凸であった半導体チップ搭載領域は、第２のソルダーレジスト４１を積層することによって、平坦になる。また、プリント配線板１−２の下面のボール配置領域１０のソルダーレジスト４をエッチングによって取り除く。工程（ｈ）において、ボンディングパッド配置領域５に露出している導体層２の表面に、ボンディングパッド６を配置し、Ｎｉメッキ８とＡｕメッキ９とで被服する。さらに、ボール配置領域１０に露出している導体層２の表面をＮｉメッキ８とＡｕメッキ９とで被服する。
【００３３】
次に、図５および図６で示したプリント配線板１−２を使用した半導体装置の一例について、説明する。図７は、プリント配線板１−２を使用した半導体装置２１を示す図である。なお、図７において、図５および図６で示した同様の構成要素については、同様の参照符号を付して、説明を省略する。
【００３４】
プリント配線板１−２の上面に積層されているソルダーレジスト４の半導体チップ搭載領域において、上述したように第２のソルダーレジスト４１が、さらに積層されている。従って、半導体チップ１３がペースト１２によって第２のソルダーレジスト４１に接着されている。半導体チップ１３上の電極パッド（図示せず）に電気的に接続された金属細線であるＡｕワイヤー１１が、ボンディングパッド配置領域５のボンディングパッド６に接続される。これにより、半導体チップ１３とボンディングパッド６とが電気的に接続される。また、半導体チップ１３と、プリント配線板１−２と、ペースト１２と、Ａｕワイヤー１１とは、封止樹脂１７によって一体的に封止されている。
【００３５】
このように、半導体チップ搭載領域において、プリント配線板１−２の上面に積層されたソルダーレジスト４に、さらに第２のソルダーレジスト４１を積層することによって、ビア３の凹みに第２のソルダーレジスト４１が充填される。その結果として、半導体チップ搭載領域において、ソルダーレジスト４表面の凹みが抑えられ、半導体チップ１３搭載の際に、第２のソルダーレジスト４１とペースト１２との間、あるいはペースト１２と半導体チップ１３との間に、気泡（ボイド）が混入しにくくなり、第２のソルダーレジスト４１とペースト１２、あるいはペースト１２と半導体チップ１３とが剥離しにくくなる。また、プリント配線板１−２の上面全体に第２のソルダーレジスト４１を塗布するのではなく、半導体チップ１３の搭載領域のみに第２のソルダーレジスト４１を塗布するため、Ａｕワイヤー１１とソルダーレジスト４との接触を回避できる。
【００３６】
以上のように、本発明の第２の実施形態における半導体装置用配線基板およびその製造方法によれば、ソルダーレジストが積層されたプリント配線板の上面において、半導体チップ搭載領域に、さらに第２のソルダーレジストを積層することによって、半導体装置用
配線基板上の半導体チップ搭載領域における凹凸を軽減でき、半導体チップ搭載時の半導体チップと半導体装置用配線基板との間における気泡（ボイド）の発生を抑制し、半導体チップと半導体装置用配線基板との間で剥離を発生させない品質の安定した半導体装置用配線基板を実現することができる。
【００３７】
なお、本発明の第２の実施形態における半導体装置用配線基板は、図６で示したように、第２のソルダーレジスト４１を別工程で塗布する。このため、本発明の第２の実施形態における半導体装置用配線基板は、ソルダーレジスト４を厚塗りして不要な箇所をエッチングで取り除く本発明の第１の実施形態における半導体装置用配線基板と比較して、半導体装置用配線基板の製造工程におけるソルダーレジストの使用量の削減を図ることができる。このように、半導体装置用配線基板を安価に製造できる効果も得られる。
【００３８】
ただし、第２のソルダーレジスト４１の生成に関しては、半導体チップ搭載領域のみに塗布する方法に限定するものではない。例えば、本発明の第１の実施形態で説明したように、第２のソルダーレジスト４１をプリント配線板の上面全体に塗布した後、半導体チップ搭載領域以外の箇所において、第２のソルダーレジスト４１をエッチングによって削除しても構わない。
【００３９】
（第３の実施形態）
図８は、本発明の第３の実施形態における半導体装置用配線基板であるプリント配線板１−３を示す図である。図８（ａ）は、プリント配線板１−３の上面図であり、図８（ｂ）は、図８（ａ）に示すプリント配線板１−３をＡ−Ｂ線で切断したときの断面図である。プリント配線板１−３の構成は、本発明の第１の実施形態におけるプリント配線板１−１および本発明の第２の実施形態におけるプリント配線板１−２の構成とほぼ同様であるため、図８において、図１Ａおよび図５で示した同様の構成要素については、同様の参照符号を付して、説明を省略する。図８（ｂ）において、プリント配線板１−３は、ハーフエッチング領域１８を形成する点で、プリント配線板１−１およびプリント配線板１−２と相違している。本実施形態では、プリント配線板１−３がプリント配線板１−１およびプリント配線板１−２と相違する点について、詳しく説明する。
【００４０】
図９は、本発明の第３の実施形態におけるプリント配線板１−３を使用した半導体装置２２の断面の一部を示す図である。ソルダーレジスト４が塗布されたプリント配線板１−３の上面において、半導体チップ１３がペースト１２によってソルダーレジスト４に接着されている。半導体チップ１３上の電極パッドに電気的に接続された金属細線であるＡｕワイヤー１１が、ボンディングパッド配置領域５のボンディングパッド６に接続される。これにより、半導体チップ１３とボンディングパッド６とが電気的に接続される。ここで、プリント配線板１−３の上面は、本発明の第１および第２の実施形態におけるプリント配線板１−１および１−２と同様に、ボンディングパッド配置領域５以外の部分には、ソルダーレジスト４が塗布されている。本実施形態におけるプリント配線板１−３においては、さらに、ボンディングパッド配置領域５のレジスト開口周縁部のうち、プリント配線板１−３の中心側（半導体チップ１３の搭載領域側）部分において、ハーフエッチング領域１８を形成している。ハーフエッチング領域１８には、プリント配線板１−３の上面にソルダーレジスト４が積層されているが、当該積層されているソルダーレジスト４の厚さは、その他の部分に積層されているソルダーレジスト４の厚さよりも薄い。
【００４１】
次に、本発明の第３の実施形態における半導体装置用配線基板の製造方法について、説明する。図１０は、図８および図９で示したプリント配線板１−３の製造方法を示す図である。図１０（ａ）〜（ｈ）は、順に、各製造工程（ａ）〜（ｈ）におけるプリント配線板１−３の断面を示す図である。ここで、工程（ａ）〜（ｄ）は、図３に示した本発明の第１の実施形態における工程（ａ）〜（ｄ）と同様であるため、説明を省略し、ここでは
工程（ｅ）以降を説明する。
【００４２】
工程（ｅ）において、基板コア７の上下両面にパターニングされた導体層２に、ソルダーレジスト４を塗布する。ここで、基板コア７の上面に塗布するソルダーレジスト４の厚みは、図３に示した本発明の第１の実施形態における工程（ｅ）と同様に、ビアや配線の影響により表面が凹凸にならない程度の厚さである。また、基板コア７の表面に銅箔メッキが施されたビア３をソルダーレジスト４で埋める。工程（ｆ）において、プリント配線板１−３の上面に積層されたソルダーレジスト４が、後述するハーフエッチング領域１８を形成するためのハーフエッチ処理領域１８０において、ハーフエッチ処理が施される。ハーフエッチ処理領域１８０におけるハーフエッチ処理とは、プリント配線板１−３の上面に積層されたソルダーレジスト４をすべて取り除くのではなく、基板コア７およびパターニングされた導体層２が露出しないように、積層されたソルダーレジスト４の上層部をエッチングによって取り除くことをいう。工程（ｇ）において、プリント配線板１−３の上面のボンディングパッド配置領域５のソルダーレジスト４をエッチングによって取り除く。ここで、ボンディングパッド配置領域５は、ハーフエッチ処理領域１８０の一部であり、ボンディングパッド配置領域５において、ハーフエッチ処理が施されたソルダーレジスト４をエッチングによって削除することにより、ボンディングパッド配置領域５のレジスト開口周縁部のうち、プリント配線板１−３の中心側（半導体チップ１３の搭載領域側）部分において、ハーフエッチング領域１８が形成されることになる。また、プリント配線板１−３の下面のボール配置領域１０のソルダーレジスト４をエッチングによって取り除く。工程（ｈ）において、ボンディングパッド配置領域５に露出している導体層２の表面に、ボンディングパッド６を配置し、Ｎｉメッキ８とＡｕメッキ９とで被服する。さらに、ボール配置領域１０に露出している導体層２の表面をＮｉメッキ８とＡｕメッキ９とで被服する。
【００４３】
このように、半導体チップ搭載領域において、プリント配線板１−３の上面にソルダーレジスト４が厚く塗布されるため、ビア３の凹みにもソルダーレジスト４が十分に充填される。その結果として、半導体チップ搭載領域において、ソルダーレジスト４表面の凹みが抑えられ、半導体チップ１３搭載の際に、ソルダーレジスト４とペースト１２との間、あるいはペースト１２と半導体チップ１３との間に、気泡（ボイド）が混入しにくくなり、ソルダーレジスト４とペースト１２、あるいはペースト１２と半導体チップ１３とが剥離しにくくなる。また、ボンディングパッド配置領域５のレジスト開口周縁部のうち、プリント配線板１−３の中心側（半導体チップ１３の搭載領域側）部分において、ハーフエッチング領域１８を形成することによって、Ａｕワイヤー１１とソルダーレジスト４との接触を回避できる。
【００４４】
以上のように、本発明の第３の実施形態における半導体装置用配線基板およびその製造方法によれば、半導体チップ搭載領域にソルダーレジストが厚く積層されることによって、半導体装置用配線基板上の半導体チップ搭載領域における凹凸を軽減でき、半導体チップ搭載時の半導体チップと半導体装置用配線基板との間における気泡（ボイド）の発生を抑制し、半導体チップと半導体装置用配線基板との間で剥離を発生させない品質の安定した半導体装置用配線基板を実現することができる。
【産業上の利用可能性】
【００４５】
本発明の半導体装置用配線基板およびその製造方法は、半導体装置用配線基板上の半導体チップ搭載領域における凹凸を軽減することによって、半導体装置用配線基板と半導体チップとが剥離しにくい品質の安定した半導体装置等を可能とし、小型化・薄型化が求められている高性能・多機能な電子機器に用いられる半導体装置等に有用である。
【図面の簡単な説明】
【００４６】
【図１Ａ】本発明の第１の実施形態におけるプリント配線板１−１を示す図
【図１Ｂ】本発明の第１の実施形態におけるプリント配線板１−１の断面拡大図
【図２】本発明の第１の実施形態におけるプリント配線板１−１における半導体チップ搭載領域を示す図
【図３】本発明の第１の実施形態におけるプリント配線板１−１の製造方法を示す図
【図４】本発明の第１の実施形態におけるプリント配線板１−１を使用した半導体装置２０を示す図
【図５】本発明の第２の実施形態におけるプリント配線板１−２を示す図
【図６】本発明の第２の実施形態におけるプリント配線板１−２の製造方法を示す図
【図７】本発明の第２の実施形態におけるプリント配線板１−２を使用した半導体装置２１を示す図
【図８】本発明の第３の実施形態におけるプリント配線板１−３を示す図
【図９】本発明の第３の実施形態におけるプリント配線板１−３を使用した半導体装置２２の断面の一部を示す図
【図１０】本発明の第３の実施形態におけるプリント配線板１−３の製造方法を示す図
【図１１】従来技術におけるプリント配線板１０１を示す図
【図１２】従来技術におけるプリント配線板１０１のＣ部の拡大図
【図１３】従来技術におけるプリント配線板１０１の製造方法を示す図
【図１４】従来技術におけるプリント配線板１０１を使用した半導体装置２００を示す図
【符号の説明】
【００４７】
１−１、１−２、１−３、１０１    プリント配線板
２、１０２    導体層
３、１０３    ビア
４、４１、１０４    ソルダーレジスト
５、１０５    ボンディングパッド配置領域
６、１０６    ボンディングパッド
７、１０７    基板コア
８、１０８    Ｎｉメッキ
９、１０９    Ａｕメッキ
１０、１１０    ボール配置領域
１１、１１１    Ａｕワイヤー
１２、１１２    ペースト
１３、１１３    半導体チップ
１４    半導体チップ理想搭載位置
１５    半導体チップ搭載平行ずれ位置
１６    半導体チップ搭載ずれ位置
１７、１１７    封止樹脂
１８    ハーフエッチング領域
２０、２１、２２、２００    半導体装置
４０    凸部
１８０    ハーフエッチ処理領域
Ａ−Ｂ    切断面
Ｃ    拡大部
Ｓ    ずれ量
【図１Ａ】
2009194079.tif 000003
【図１Ｂ】
2009194079.tif 000004
【図２】
2009194079.tif 000005
【図３】
2009194079.tif 000006
【図４】
2009194079.tif 000007
【図５】
2009194079.tif 000008
【図６】
2009194079.tif 000009
【図７】
2009194079.tif 000010
【図８】
2009194079.tif 000011
【図９】
2009194079.tif 000012
【図１０】
2009194079.tif 000013
【図１１】
2009194079.tif 000014
【図１２】
2009194079.tif 000015
【図１３】
2009194079.tif 000016
【図１４】
2009194079.tif 000017