(57)【要約】【課題】ＭＯＳトランジスタを製造するのに複雑かつ高度な製造プロセスが必要であった。【解決手段】直列接続されている複数の抵抗器と、複数のＭＯＳトランジスタと、複数のスイッチと、を含み、制御信号が、ＭＯＳトランジスタを導通にするオン電圧であるとき、スイッチは、ＭＯＳトランジスタのバックゲートにソースの電圧を印加し、かつ、第ｉのＭＯＳトランジスタは、ゲートに印加されたオン電圧に応答して導通し、制御信号が、第ｉのＭＯＳトランジスタを遮断にするオフ電圧であるとき、スイッチは、ＭＯＳトランジスタのバックゲートに基板電圧を印加し、かつ、ＭＯＳトランジスタは、ゲートに印加されたオフ電圧に応答して遮断する。【選択図】図１
2009253330.tif 000002
【特許請求の範囲】
【請求項１】
（１）第１の端子と第２の端子との間の抵抗値を変更可能にすべく、
（２）直列接続されている第１の抵抗器〜第ｎの抵抗器（ｎは２以上の整数。以下同様
。）であって、前記第１の抵抗器の一端が前記第２の端子に接続されており、第ｉの抵抗
器（ｉは１以上（ｎ−１）以下の整数。以下同様。）の他端と第（ｉ＋１）の抵抗器の一
端とが接続されている前記第１の抵抗器〜第ｎの抵抗器と、
（３）第ｉのＭＯＳトランジスタが、ドレインが前記第ｉの抵抗器と前記第（ｉ＋１）
の抵抗器との接続点に接続されており、ソースが前記第１の端子に接続されており、ゲー
トが第１の制御信号〜第ｎの制御信号のうちの第ｉの制御信号の入力を受け、かつ、第ｎ
のＭＯＳトランジスタが、ドレインが前記第ｎの抵抗器の他端に接続されている、第１の
ＭＯＳトランジスタ〜第ｎのＭＯＳトランジスタと、
（４）第ｉのスイッチが、一方の入力端が、前記第ｉのＭＯＳトランジスタのソースに
接続されており、他方の入力端が、所定電圧に接続されており、出力端が前記第ｉのＭＯ
Ｓトランジスタのバックゲートに接続されており、前記第ｉの制御信号による制御下で、
前記一方の入力端及び前記他方の入力端のいずれかと前記出力端とを接続する第１のスイ
ッチ〜第ｎのスイッチと、を含み、
（５）（５ａ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを導通にするオ
ン電圧であるとき、前記第ｉのスイッチは、前記他方の入力端と前記出力端とを接続する
ことにより、前記第ｉのＭＯＳトランジスタのバックゲートに前記ソースの電圧を印加し
、かつ、前記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オン電圧に応答
して導通し、
（５ｂ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを遮断にするオフ電圧
であるとき、前記第ｉのスイッチは、前記一方の入力端と前記出力端とを接続することに
より、前記第ｉのＭＯＳトランジスタのバックゲートに前記所定電圧を印加し、かつ、前
記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オフ電圧に応答して遮断す
ることを特徴とする可変抵抗アレイ。
【請求項２】
（１）第１の端子と第２の端子との間の抵抗値を変更可能にすべく、
（２）並列接続されている第１の抵抗器〜第ｎの抵抗器（ｎは２以上の整数。以下同様
。）であって、前記第１の抵抗器〜第ｎの抵抗器の一端が前記第２の端子に接続されてい
る、前記第１の抵抗器〜第ｎの抵抗器と、
（３）第ｉのＭＯＳトランジスタ（ｉは１以上（ｎ−１）以下の整数。以下同様。）が
、ドレインが第ｉの抵抗器の他端に接続されており、ソースが前記第１の端子に接続され
ており、ゲートが第１の制御信号〜第ｎの制御信号のうちの第ｉの制御信号の入力を受け
る、第１のＭＯＳトランジスタ〜第ｎのＭＯＳトランジスタと、
（４）第ｉのスイッチが、一方の入力端が、前記第ｉのＭＯＳトランジスタのソースに
接続されており、他方の入力端が、所定電圧に接続されており、出力端が前記第ｉのＭＯ
Ｓトランジスタのバックゲートに接続されており、前記第ｉの制御信号による制御下で、
前記一方の入力端及び前記他方の入力端のいずれかと前記出力端とを接続する第１のスイ
ッチ〜第ｎのスイッチと、を含み、
（５）（５ａ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを導通にするオ
ン電圧であるとき、前記第ｉのスイッチは、前記一方の入力端と前記出力端とを接続する
ことにより、前記第ｉのＭＯＳトランジスタのバックゲートに前記ソースの電圧を印加し
、かつ、前記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オン電圧に応答
して導通し、
（５ｂ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを導通にするオフ電圧
であるとき、前記第ｉのスイッチは、前記他方の入力端と前記出力端とを接続することに
より、前記第ｉのＭＯＳトランジスタのバックゲートに前記所定電圧を印加し、かつ、前
記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オフ電圧に応答して遮断す
ることを特徴とする可変抵抗アレイ。
【請求項３】
請求項１、請求項２記載の可変抵抗アレイと、
入力端及び出力端の一方が前記可変抵抗アレイの前記第１の端子に接続されており、他
方が前記可変抵抗アレイの前記第２の端子に接続されている増幅器と、を有することを特
徴とする増幅回路。
【請求項４】
請求項３記載の増幅回路を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反転増幅回路のような増幅回路、当該増幅回路等に用いられる、増幅度（利
得）等を調整するための可変抵抗アレイ、及び、前記増幅回路を含む電子機器に関する。
【背景技術】
【０００２】
下記の特許文献１に記載された「反転増幅器の利得の大きさを切り換えるためのスイッ
チ」に関連して、図４に図示された増幅回路ＡＭＰにおける、可変抵抗アレイＲVARは、
図５（Ａ）に示されるように、例えば、抵抗器Ｒ１の抵抗値Ｒ１と、抵抗器Ｒ１の抵抗値
Ｒ１と抵抗器Ｒ２の抵抗値Ｒ２との合成抵抗値（Ｒ１＋Ｒ２）とを切り換えるべく、第１
のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２を有する。
【０００３】
第１、第２のＮＭＯＳトランジスタＮ１、Ｎ２は、排他的に導通（オン）し又は遮断（
オフ）し、例えば、第１のＮＭＯＳトランジスタＮ１が導通（オン）のとき、第２のＮＭ
ＯＳトランジスタＮ２は遮断（オフ）し、反対に、第１のＮＭＯＳトランジスタＮ１が遮
断（オフ）のとき、第２のＮＭＯＳトランジスタＮ２は導通（オン）する。
【０００４】
第１のＮＭＯＳトランジスタＮ１は、図５（Ｂ）に示されるように、導通（オン）のと
きの抵抗値がＲｏｎであるオン抵抗素子Ｒｏｎと、遮断（オフ）のときの抵抗値がＲｏｆ
ｆであるオフ抵抗素子Ｒｏｆｆとを有する第１のスイッチＳＷ１により等価的に表すこと
ができる。同様にして、第２のＮＭＯＳトランジスタＮ２は、図５（Ｂ）に示されるよう
に、前記オン抵抗素子Ｒｏｎと前記オフ抵抗素子Ｒｏｆｆとを有する第２のスイッチＳＷ
２により等価的に表すことができる。
【０００５】
前者の抵抗値Ｒ１を高精度で得るためには、第１のスイッチＳＷ１が導通（オン）であ
るときの第１のスイッチＳＷ１のオン抵抗素子Ｒｏｎのオン抵抗値Ｒｏｎと、抵抗器Ｒ１
の抵抗値Ｒ１との関係は、Ｒ１＞＞Ｒｏｎであることが必要となる。
【０００６】
また、後者の合成抵抗値（Ｒ１＋Ｒ２）を高精度で得るためには、合成抵抗値（Ｒ１＋
Ｒ２）と、第１のスイッチＳＷ１のオフ抵抗素子Ｒｏｆｆのオフ抵抗値Ｒｏｆｆとの関係
は、Ｒｏｆｆ＞＞Ｒ１＋Ｒ２（＞Ｒ１）であることが必要である。
【０００７】
上記した２つの関係式を要約すれば、Ｒｏｆｆ＞＞Ｒｏｎの関係を満足する必要がある
。当該関係は、図６に図示された、図５の可変抵抗アレイＲVARを一般した可変抵抗アレ
イＲVAR、即ち、ｎ個の抵抗器Ｒ１〜Ｒｎ及びｎ個のスイッチＳＷ１〜ＳＷｎからなる可
変抵抗アレイＲVARについても求められる。
【０００８】
【特許文献１】特開２００７−２５８７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来では、オン抵抗素子Ｒｏｎのオン抵抗値Ｒｏｎ（例えば、数百Ω）
、及び、オフ抵抗素子Ｒｏｆｆのオフ抵抗値Ｒｏｆｆ（例えば、数百ＭΩ）を有するＭＯ
Ｓトランジスタを製造するには、複雑かつ高度な製造プロセスを必要とするという問題が
あり、換言すれば、前記ＭＯＳトランジスタを容易に製造することができないという問題
があった。
【課題を解決するための手段】
【００１０】
本発明は、上記した課題を解決すべく、以下の適用例により実現される。
【００１１】
［適用例１］
（１）第１の端子と第２の端子との間の抵抗値を変更可能にすべく、
（２）直列接続されている第１の抵抗器〜第ｎの抵抗器（ｎは２以上の整数。以下同様
。）であって、前記第１の抵抗器の一端が前記第２の端子に接続されており、第ｉの抵抗
器（ｉは１以上（ｎ−１）以下の整数。以下同様。）の他端と第（ｉ＋１）の抵抗器の一
端とが接続されている前記第１の抵抗器〜第ｎの抵抗器と、
（３）第ｉのＭＯＳトランジスタが、ドレインが前記第ｉの抵抗器と前記第（ｉ＋１）
の抵抗器との接続点に接続されており、ソースが前記第１の端子に接続されており、ゲー
トが第１の制御信号〜第ｎの制御信号のうちの第ｉの制御信号の入力を受け、かつ、第ｎ
のＭＯＳトランジスタが、ドレインが前記第ｎの抵抗器の他端に接続されている、第１の
ＭＯＳトランジスタ〜第ｎのＭＯＳトランジスタと、
（４）第ｉのスイッチが、一方の入力端が、前記第ｉのＭＯＳトランジスタのソースに
接続されており、他方の入力端が、所定電圧に接続されており、出力端が前記第ｉのＭＯ
Ｓトランジスタのバックゲートに接続されており、前記第ｉの制御信号による制御下で、
前記一方の入力端及び前記他方の入力端のいずれかと前記出力端とを接続する第１のスイ
ッチ〜第ｎのスイッチと、を含み、
（５）（５ａ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを導通にするオ
ン電圧であるとき、前記第ｉのスイッチは、前記他方の入力端と前記出力端とを接続する
ことにより、前記第ｉのＭＯＳトランジスタのバックゲートに前記ソースの電圧を印加し
、かつ、前記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オン電圧に応答
して導通し、
（５ｂ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを遮断にするオフ電圧
であるとき、前記第ｉのスイッチは、前記一方の入力端と前記出力端とを接続することに
より、前記第ｉのＭＯＳトランジスタのバックゲートに前記所定電圧を印加し、かつ、前
記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オフ電圧に応答して遮断す
ることを特徴とする可変抵抗アレイ。
【００１２】
［適用例２］
（１）第１の端子と第２の端子との間の抵抗値を変更可能にすべく、
（２）並列接続されている第１の抵抗器〜第ｎの抵抗器（ｎは２以上の整数。以下同様
。）であって、前記第１の抵抗器〜第ｎの抵抗器の一端が前記第２の端子に接続されてい
る、前記第１の抵抗器〜第ｎの抵抗器と、
（３）第ｉのＭＯＳトランジスタ（ｉは１以上（ｎ−１）以下の整数。以下同様。）が
、ドレインが第ｉの抵抗器の他端に接続されており、ソースが前記第１の端子に接続され
ており、ゲートが第１の制御信号〜第ｎの制御信号のうちの第ｉの制御信号の入力を受け
る、第１のＭＯＳトランジスタ〜第ｎのＭＯＳトランジスタと、
（４）第ｉのスイッチが、一方の入力端が、前記第ｉのＭＯＳトランジスタのソースに
接続されており、他方の入力端が、所定電圧に接続されており、出力端が前記第ｉのＭＯ
Ｓトランジスタのバックゲートに接続されており、前記第ｉの制御信号による制御下で、
前記一方の入力端及び前記他方の入力端のいずれかと前記出力端とを接続する第１のスイ
ッチ〜第ｎのスイッチと、を含み、
（５）（５ａ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを導通にするオ
ン電圧であるとき、前記第ｉのスイッチは、前記一方の入力端と前記出力端とを接続する
ことにより、前記第ｉのＭＯＳトランジスタのバックゲートに前記ソースの電圧を印加し
、かつ、前記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オン電圧に応答
して導通し、
（５ｂ）前記第ｉの制御信号が、前記第ｉのＭＯＳトランジスタを導通にするオフ電圧
であるとき、前記第ｉのスイッチは、前記他方の入力端と前記出力端とを接続することに
より、前記第ｉのＭＯＳトランジスタのバックゲートに前記所定電圧を印加し、かつ、前
記第ｉのＭＯＳトランジスタは、前記ゲートに印加された前記オフ電圧に応答して遮断す
ることを特徴とする可変抵抗アレイ。
【００１３】
適用例１及び適用例２の可変抵抗アレイによれば、前記第１〜第ｎのＭＯＳトランジス
タが導通すると共に、前記バックゲートが前記ソース電圧に接続されることに起因して前
記第１〜第ｎのＭＯＳトランジスタの抵抗値が減少され、他方で、前記第１〜第ｎのＭＯ
Ｓトランジスタが遮断すると共に、前記バックゲートが前記所定電圧に接続されることに
起因して前記第１〜第ｎのＭＯＳトランジスタの抵抗値が増大されることから、従来のよ
うな複雑かつ高度な製造プロセスを経て製造することなく、従来と同様に、抵抗値を高精
度で規定することが可能となる。
【００１４】
［適用例３］
適用例１、適用例２の可変抵抗アレイと、
入力端及び出力端の一方が前記可変抵抗アレイの前記第１の端子に接続されており、他
方が前記可変抵抗アレイの前記第２の端子に接続されている増幅器と、を有することを特
徴とする増幅回路。
【００１５】
［適用例４］
適用例３の増幅回路を備えることを特徴とする電子機器。
【発明を実施するための最良の形態】
【００１６】
実施例の増幅回路について図面を参照して説明する。
【００１７】
図１は、実施例１の可変抵抗アレイの構成を示す。また、図４は、実施例１、実施例２
の可変抵抗アレイを含む実施例の増幅回路の構成を示す。可変抵抗アレイの説明に先立ち
、増幅回路について説明する。
【００１８】
《実施例１》
〈構成〉
増幅回路ＡＭＰは、図４に示されるように、基本的に従来と同様に、入力端Ｔ１に入力
された信号を増幅して出力端Ｔ２から出力すべく、増幅器ＯＰと、抵抗器Ｒ０と、可変抵
抗器（以下、「可変抵抗アレイ」という。）ＲVARと、を含む。
【００１９】
増幅器ＯＰは、例えば、オペアンプであり、非反転入力端子（＋）が接地電位より高い
電位に接続されており、反転入力端子（−）と前記入力端Ｔ１の間に、抵抗器Ｒ０が接続
されており、反転入力端子（−）と出力端との間に、可変抵抗アレイＲVARが接続されて
おり、出力端が、前記出力端Ｔ２に接続されている。
【００２０】
以下では、説明の便宜上、増幅器ＯＰの反転入力端子（−）の位置を「点Ａ」といい、
また、増幅器ＯＰの出力端の位置を「点Ｂ」という。点Ａは、直流的に「接地電位ＧＮＤ
より高い電圧」にあることを想定する。
【００２１】
図１に戻り、可変抵抗アレイＲVARは、制御回路Ｃによる制御下で複数の抵抗値を選択
的に規定すべく、図１に示されるように、４個の抵抗器Ｒ１〜Ｒ４と、４個のスイッチＳ
Ｗ１〜ＳＷ４と、４個のＮＭＯＳトランジスタＮ１〜Ｎ４（以下、「トランジスタＮ１〜
Ｎ４」と略称する。）と、を含む。可変抵抗アレイＲVARは、換言すれば、４つの組を含
み、各組は、１つの抵抗器（例えば、抵抗器Ｒ１）と、１つのスイッチ（例えば、スイッ
チＳＷ１）と、１つのトランジスタ（例えば、トランジスタＮ１）とからなる。
【００２２】
４個の抵抗器Ｒ１〜Ｒ４は、直列接続されており、それぞれ、抵抗値Ｒ１〜Ｒ４を有す
る。例えば、抵抗器Ｒ１のみを選択することにより、可変抵抗アレイＲVAR全体として抵
抗値Ｒ１を規定し、また、抵抗器Ｒ１及び抵抗器Ｒ２を選択することにより、可変抵抗ア
レイＲVAR全体として合成抵抗値（Ｒ１＋Ｒ２）を規定し、さらには、４つの抵抗器Ｒ１
〜Ｒ４の全てを選択することにより、可変抵抗アレイＲVAR全体として合成抵抗値（Ｒ１
＋Ｒ２＋Ｒ３＋Ｒ４）を規定する。
【００２３】
要約すれば、可変抵抗アレイＲVARは、４個の抵抗器Ｒ１〜Ｒ４の選択の如何により、
全体として、抵抗値Ｒ１、抵抗値Ｒ２、抵抗値Ｒ３、抵抗値Ｒ４、合成抵抗値（Ｒ１＋Ｒ
２）、．．．、合成抵抗値（Ｒ２＋Ｒ３＋Ｒ４）、合成抵抗値（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４
）という、「直列合成抵抗値」のいずれかを規定することを目的とする。
【００２４】
４個のトランジスタＮ１〜Ｎ４は、４個の抵抗器Ｒ１〜Ｒ４を選択するか否かを規定す
るために用いられ、例えば、トランジスタＮ１は、当該トランジスタＮ１が導通（オン）
になることにより抵抗器Ｒ１を選択し、反対に、当該トランジスタＮ１が遮断（オフ）に
なることにより抵抗器Ｒ１を選択しない。ここで、トランジスタＮ１〜Ｎ４は、バックゲ
ートに基板電圧と異なる電圧を印加可能とすべく、例えば、トリプルウェルの構造の下に
形成されている。
【００２５】
図２は、トランジスタのバックゲートに印加される電圧と、トランジスタのゲートに印
加される電圧（制御回路Ｃから出力される制御信号ＳＣＮＴ１〜ＳＣＮＴ４）と、トラン
ジスタの抵抗値との関係を示す。前記バックゲートの電圧が「ソース電圧」にあるとき、
ゲートに印加される電圧とトランジスタの抵抗値との関係は、実線の曲線ＣＶ１のように
なる。
【００２６】
他方で、トランジスタＮ１〜Ｎ４のバックゲートの電圧が「接地電位」にあるとき、ゲ
ートに印加される電圧の大きさとトランジスタの抵抗値との関係は、点線の曲線ＣＶ２の
ようになる。
【００２７】
可変抵抗アレイＲVARでは、ゲートに「電源電位ＶDD」（オン電圧）を印加することに
よって、（１）トランジスタＮ１〜Ｎ４を導通（オン）にするとともに、（２）バックゲ
ートを「ソース電圧（接地電位ＧＮＤより高い電圧）」にすることによりトランジスタＮ
１〜Ｎ４の抵抗値を曲線ＣＶ１上のオン抵抗値Ｒｏｎに減少させる。
【００２８】
他方で、ゲートに「接地電位ＧＮＤ」（オフ電圧）を印加することによって、（１）ト
ランジスタＮ１〜Ｎ４を遮断（オフ）にするとともに、（２）バックゲートを「接地電圧
ＧＮＤ」にすることによりトランジスタＮ１〜Ｎ４の抵抗値を曲線ＣＶ２上のオフ抵抗値
Ｒｏｆｆに増大させる。
【００２９】
上記した「直列合成抵抗値」について、トランジスタＮ１〜Ｎ４のオン抵抗値Ｒｏｎ及
びオフ抵抗値Ｒｏｆｆを用いてより正確に説明すると、可変抵抗アレイＲVAR全体として
「抵抗器Ｒ１の抵抗値Ｒ１」を規定しようとするときの直列合成抵抗値は、（１）抵抗器
Ｒ１の抵抗値Ｒ１と、（２）トランジスタＮ１のオン抵抗値ＲｏｎとトランジスタＮ２の
オフ抵抗値ＲｏｆｆとトランジスタＮ３のオフ抵抗値ＲｏｆｆとトランジスタＮ４のオフ
抵抗値Ｒｏｆｆの並列合成抵抗値と、の直列合成抵抗値となる。
【００３０】
４個のスイッチＳＷ１〜ＳＷ４は、トランジスタＮ１〜Ｎ４のバックゲートの電位を規
定するために用いられ、例えば、スイッチＳＷ１は、トランジスタＮ１のバックゲートを
、ソース電圧（点Ａの電位）また接地電位ＧＮＤに接続する。
【００３１】
４個の抵抗器Ｒ１〜Ｒ４、４個のトランジスタＮ１〜Ｎ４、４個のスイッチＳＷ１〜Ｓ
Ｗ４、及び、制御回路Ｃの接続関係は、以下の通りである。
【００３２】
抵抗器Ｒ１は、一端が、点Ｂに接続されており、他端が、抵抗器Ｒ２の一端に接続され
ており、かつ、トランジスタＮ１のドレインに接続されている。トランジスタＮ１は、ゲ
ートが、制御回路Ｃの制御端ＣＮＴ１に接続されており、ソースが、点Ａに接続され、か
つ、スイッチＳＷ１の入力端ＩＮ１に接続されており、バックゲートが、スイッチＳＷ１
の出力端ＯＵＴに接続されている。スイッチＳＷ１の入力端ＩＮ０は、接地電位ＧＮＤに
接続されている。
【００３３】
抵抗器Ｒ２は、他端が、抵抗器Ｒ３の一端に接続されており、かつ、トランジスタＮ２
のドレインに接続されている。トランジスタＮ２は、ゲートが、制御回路Ｃの制御端ＣＮ
Ｔ２に接続されており、ソースが、点Ａ及びスイッチＳＷ２の入力端ＩＮ１に接続されて
おり、バックゲートが、スイッチＳＷ２の出力端ＯＵＴに接続されている。スイッチＳＷ
２の入力端ＩＮ０は、接地電位ＧＮＤに接続されている。
【００３４】
抵抗器Ｒ３は、他端が、抵抗器Ｒ４の一端に接続されており、かつ、トランジスタＮ３
のドレインに接続されている。トランジスタＮ３は、ゲートが、制御回路Ｃの制御端ＣＮ
Ｔ３に接続されており、ソースが、点Ａ及びスイッチＳＷ３の入力端ＩＮ１に接続されて
おり、バックゲートが、スイッチＳＷ３の出力端ＯＵＴに接続されている。スイッチＳＷ
３の入力端ＩＮ０は、接地電位ＧＮＤに接続されている。
【００３５】
抵抗器Ｒ４は、他端が、トランジスタＮ４のドレインに接続されている。トランジスタ
Ｎ４は、ゲートが、制御回路Ｃの制御端ＣＮＴ４に接続されており、ソースが、点Ａ及び
スイッチＳＷ４の入力端ＩＮ１に接続されており、バックゲートが、スイッチＳＷ４の出
力端ＯＵＴに接続されている。スイッチＳＷ４の入力端ＩＮ０は、接地電位ＧＮＤに接続
されている。
【００３６】
制御回路Ｃは、例えば、ＣＰＵ及び論理回路であり、制御端ＣＮＴ１〜ＣＮＴ４から、
抵抗器Ｒ１〜Ｒ４のうちのいずれを選択するか（換言すれば、トランジスタＮ１〜Ｎ４を
導通（オン）及び遮断（オフ）のいずれに切り換えるか）、及び、スイッチＳＷ１〜ＳＷ
４の接続状態をどのようにするか（入力端ＩＮ０及び入力端ＩＮ１のいずれを選択するか
）、という２つの内容を同時に規定する制御信号ＳＣＮＴ１〜ＳＣＮＴ４を出力する。
【００３７】
制御回路Ｃは、例えば、トランジスタＮ１の導通（オン）及び遮断（オフ）の切り換え
、並び、スイッチＳＷ１の入力端ＩＮ０、ＩＮ１の選択については、制御端ＣＮＴ１から
以下のような制御信号ＳＣＮＴ１を出力する。
【００３８】
制御回路Ｃは、「１」（電源電位ＶDD）、即ち、オン電圧である制御信号ＳＣＮＴ１を
出力することにより、トランジスタＮ１を導通（オン）に切り換える。同時に、出力端Ｏ
ＵＴに入力端ＩＮ１を接続させ、これにより、バックゲートが「ソース電位」に接続され
、その結果として、導通（オン）状態にあるトランジスタＮ１の抵抗値をオン抵抗値Ｒｏ
ｎ（図２に図示。）に減少させる。
【００３９】
制御回路Ｃは、上記とは対照的に、「０」（接地電位ＧＮＤ）、即ち、オフ電圧である
制御信号ＳＣＮＴ１を出力することにより、トランジスタＮ１を遮断（オフ）に切り換え
る。同時に、出力端ＯＵＴに入力端ＩＮ０を接続させ、これにより、バックゲートが「接
地電位ＧＮＤ」に接続され、その結果として、遮断（オフ）状態にあるトランジスタＮ１
の抵抗値をオフ抵抗値Ｒｏｆｆ（図２に図示。）に増大させる。
【００４０】
〈動作〉
実施例１の可変抵抗アレイの動作について説明する。以下では、可変抵抗アレイＲVAR
が全体として「抵抗値Ｒ１」を規定すべきことを想定する。
【００４１】
制御回路Ｃは、制御端ＣＮＴ１〜ＣＮＴ４から、「１」（オン電圧である電源電位ＶDD
）の制御信号ＳＣＮＴ１、及び、「０」（オフ電圧である接地電位ＧＮＤ）の制御信号Ｓ
ＣＮＴ２〜ＳＣＮＴ４を出力する。これにより、トランジスタＮ１は、導通（オン）状態
に切り換わり、かつ、トランジスタＮ２〜Ｎ４は、遮断（オフ）状態に切り換わる。その
結果、抵抗器Ｒ１のみが選択され、即ち、他の抵抗器Ｒ２〜Ｒ４は選択されない。
【００４２】
同時に、スイッチＳＷ１では、出力端ＯＵＴに入力端ＩＮ１が接続され、これにより、
トランジスタＮ１のバックゲートは、「ソース電位」に接続され、その結果として、上記
した導通（オン）状態に切り換わったトランジスタＮ１の抵抗値は、オン抵抗値Ｒｏｎ（
図２に図示。）に低減される。
【００４３】
他方で、スイッチＳＷ２〜ＳＷ４では、出力端ＯＵＴに入力端ＩＮ０が接続され、これ
により、トランジスタＮ２〜Ｎ４のバックゲートは、「接地電位ＧＮＤ」に接続され、そ
の結果として、上記した遮断（オフ）状態に切り換わったトランジスタＮ２〜Ｎ４の抵抗
値は、オフ抵抗値Ｒｏｆｆ（図２に図示。）へ増大される。
【００４４】
〈効果〉
上述したように、実施例１の可変抵抗アレイＲVARでは、可変抵抗アレイＲVAR全体とし
て「抵抗値Ｒ１」を規定しようとするとき、抵抗器Ｒ１に対応するトランジスタＮ１が導
通（オン）になることにより、抵抗器Ｒ１が選択され、かつ、当該導通（オン）状態にあ
るトランジスタＮ１の抵抗値が、トランジスタＮ１のバックゲートが「ソース電圧」にあ
ることに起因してオン抵抗値Ｒｏｎにまで低減される。対照的に、他の抵抗器Ｒ２〜Ｒ４
に対応するトランジスタＮ２〜Ｎ４が遮断（オフ）になることにより、抵抗器Ｒ２〜Ｒ４
が選択されず、かつ、当該遮断（オフ）状態にあるトランジスタＮ２〜Ｎ４の抵抗値が、
トランジスタＮ２〜Ｎ４のバックゲートが「接地電位ＧＮＤ」にあることに起因してオフ
抵抗値Ｒｏｆｆにまで増大される。これにより、従来のような可変抵抗器ＲVAR（図５、
図６に図示。）を複雑かつ高度な製造プロセスを経て製造することなく、可変抵抗アレイ
ＲVAR全体として規定すべき「抵抗値Ｒ１」を従来と同様に高精度に規定することが可能
となる。
【００４５】
《実施例２》
図３は、実施例２の可変抵抗アレイの構成を示す。実施例２の可変抵抗アレイＲVARは
、実施例１の可変抵抗アレイＲVARと同様に、図４に図示された増幅回路ＡＭＰにおける
点Ａ及び点Ｂ間に設けられており、図３に示されるように、４個の抵抗器Ｒ１〜Ｒ４と、
４個のスイッチＳＷ１〜ＳＷ４と、４個のトランジスタＮ１〜Ｎ４と、を含む。
【００４６】
実施例２の可変抵抗アレイＲVARでは、実施例１の可変抵抗アレイＲVARと異なり、４個
の抵抗器Ｒ１〜Ｒ４は、並列接続されている。４個の抵抗器Ｒ１〜Ｒ４は、一端が、点Ｂ
に接続されており、他端が、トランジスタＮ１〜Ｎ４のドレインに接続されている。トラ
ンジスタＮ１〜Ｎ４のゲート、バックゲート、及びソース、並びに、スイッチＳＷ１〜Ｓ
Ｗ４の入力端ＩＮ０、入力端ＩＮ１、出力端ＯＵＴの接続関係は、実施例１での接続関係
と同様である。
【００４７】
実施例２の可変抵抗アレイＲVARは、４個の抵抗器Ｒ１〜Ｒ４の選択の如何により、全
体として、抵抗値Ｒ１、抵抗値Ｒ２、抵抗値Ｒ３、抵抗値Ｒ４、合成抵抗値（Ｒ１／／Ｒ
２）、．．．、合成抵抗値（Ｒ２／／Ｒ３／／Ｒ４）、合成抵抗値（Ｒ１／／Ｒ２／／Ｒ
３／／Ｒ４）という、「並列合成抵抗値」のいずれかを規定することを目的とする。ここ
で、例えば、「Ｒ１／／Ｒ２」は、並列接続されている抵抗器Ｒ１と抵抗器Ｒ２との合成
抵抗値を意味する。
【００４８】
〈動作〉
実施例２の可変抵抗アレイの動作について説明する。以下では、可変抵抗アレイＲVAR
が全体として「抵抗値Ｒ１」を規定すべきことを想定する。
【００４９】
制御回路Ｃは、実施例１と同様に、制御端ＣＮＴ１〜ＣＮＴ４から、「１」（オン電圧
である電源電位ＶDD）の制御信号ＳＣＮＴ１、「０」（オフ電圧である接地電位ＧＮＤ）
の制御信号ＳＣＮＴ２〜ＳＣＮＴ４を出力する。これにより、トランジスタＮ１は、導通
（オン）状態になり、かつ、トランジスタＮ２〜Ｎ４は、遮断（オフ）状態になる。その
結果、抵抗器Ｒ１のみが選択され、他の抵抗器Ｒ２〜Ｒ４は選択されない。
【００５０】
同時に、実施例１と同様に、スイッチＳＷ１では、出力端ＯＵＴに入力端ＩＮ１が接続
され、それにより、トランジスタＮ１のバックゲートは、「ソース電位」に接続され、そ
の結果として、上記した導通（オン）状態にあるトランジスタＮ１の抵抗値は、オン抵抗
値Ｒｏｎ（図２に図示。）にまで低減される。
【００５１】
他方で、スイッチＳＷ２〜ＳＷ４では、出力端ＯＵＴに入力端ＩＮ０が接続され、それ
により、トランジスタＮ２〜Ｎ４のバックゲートは、「接地電位ＧＮＤ」に接続され、そ
の結果として、上記した遮断（オフ）状態にあるトランジスタＮ２〜Ｎ４の抵抗値は、オ
フ抵抗値Ｒｏｆｆ（図２に図示。）にまで増大される。
【００５２】
〈効果〉
上述したように、実施例２の可変抵抗アレイＲVARでは、可変抵抗アレイＲVAR全体とし
て「抵抗値Ｒ１」を規定しようとするとき、実施例１と同様に、抵抗器Ｒ１に対応するト
ランジスタＮ１が導通（オン）になることにより、抵抗器Ｒ１が選択され、かつ、当該導
通（オン）状態にあるトランジスタＮ１の抵抗値が、トランジスタＮ１のバックゲートが
「ソース電位」にあることに起因してオン抵抗値Ｒｏｎにまで低減される。他方で、他の
抵抗器Ｒ２〜Ｒ４に対応するトランジスタＮ２〜Ｎ４が遮断（オフ）になることにより、
抵抗器Ｒ２〜Ｒ４が選択されず、かつ、当該遮断（オフ）状態にあるトランジスタＮ２〜
Ｎ４の抵抗値が、トランジスタＮ２のバックゲートが「接地電位ＧＮＤ」にあることに起
因してオフ抵抗値Ｒｏｆｆにまで増大される。これにより、実施例１と同様に、従来のよ
うな複雑かつ高度を製造プロセスを用いて製造することなく、可変抵抗アレイＲVAR全体
として規定すべき「抵抗値Ｒ１」を従来と同様に高精度に規定することが可能となる。
【００５３】
《変形例》
実施例１及び実施例２の変形例の可変抵抗アレイは、実施例１及び実施例２における上
記した４個の組（抵抗器、スイッチ、トランジスタ）に代えて、ｎ（ｎは２以上の整数）
個の組から構成することによっても、上記したと同様な効果を得ることができる。
【００５４】
変形例の可変抵抗アレイは、上記したＮＭＯＳトランジスタに代えて、ＰＭＯＳトラン
ジスタを用い、かつ、スイッチＳＷ１〜ＳＷ４の入力端ＩＮ０を「電源電位ＶDD」に接続
することによっても、上記したと同様な効果を得ることができる。
【図面の簡単な説明】
【００５５】
【図１】実施例１の可変抵抗アレイの構成を示す。
【図２】実施例１、実施例２のトランジスタの動作特性を示す図。
【図３】実施例２の可変抵抗アレイの構成を示す。
【図４】増幅回路の構成を示す図。
【図５】従来の可変抵抗アレイの構成を示す図。
【図６】従来の可変抵抗アレイの等価回路を示す図。
【符号の説明】
【００５６】
ＲVAR…可変抵抗アレイ、Ｒ１〜Ｒ４…抵抗器、ＳＷ１〜ＳＷ４…スイッチ、Ｎ１〜Ｎ
４…トランジスタ、Ｃ…制御回路。
【図１】
2009253330.tif 000003
【図２】
2009253330.tif 000004
【図３】
2009253330.tif 000005
【図４】
2009253330.tif 000006
【図５】
2009253330.tif 000007
【図６】
2009253330.tif 000008