(57)【要約】【課題】  この発明は、高温動作に強い温度ＭＯＳトランジスタの仕事関数差を引き出す回路を利用することと、半導体素子全体の高温リーク電流を抑えることを目的とするものである。【解決手段】  この発明の半導体装置は、ゲート電極の仕事関数が異なる一対のＭＯＳトランジスタＭ１、Ｍ２を有し、ＭＯＳトランジスタＭ１、Ｍ２のゲート電極２１の仕事関数差を電圧として取り出す電圧検出回路を備え、ＭＯＳトランジスタＭ１、Ｍ２のソース及びドレインの拡散領域２２のボトム容量をフリンジ容量に比べて無視できるように構成したこ。【選択図】    図３
2009044002.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極の仕事関数が異なるＭＯＳトランジスタを複数個有し、前記ＭＯＳトランジスタのゲート電極の仕事関数差を電圧として取り出す電圧検出回路を備え、前記ＭＯＳトランジスタのソース及びドレインの拡散領域のボトム容量をフリンジ容量に比べて無視できるように構成したことを特徴とする半導体装置。
【請求項２】
前記複数のＭＯＳトランジスタは、ゲート電極の不純物の極性が逆またはゲート電極の不純物の濃度が異なることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ＭＯＳトランジスタを含む素子がＳＯＩ基板上に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ＭＯＳトランジスタのソース及びドレインの拡散領域がＳＯＩ基板の埋め込み酸化膜まで到達していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記一対のＭＯＳトランジスタのチャネル長の比を崩し、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差の電圧を用いて基準電圧源回路を形成したことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
前記一対のＭＯＳトランジスタのチャネル長を等しくし、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差の電圧の温度特性を用いて温度センサ回路を形成したことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項７】
一対のＭＯＳトランジスタのチャネル長の比を崩し、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差の電圧を用いて所定の基準電圧を生成する基準電圧源回路と、一対のＭＯＳトランジスタのチャネル長を等しくし、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差を用いて温度特性を有する電圧を生成する温度センサ回路と、前記温度センサ回路の出力と基準電圧源回路の出力とを減算を行い、この差分を増幅する演算回路と、を備え、前記各回路を構成するＭＯＳトランジスタのソース及びドレインの拡散領域のボトム容量をフリンジ容量に比べて無視できるように構成したことを特徴とする温度検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳトランジスタを用いた半導体装置及びそれを用いた温度検出装置に係り、特に、１５０℃以上でも安定動作する半導体装置に関し、例えば、高温状態で用いられる基準電圧源回路や温度検出回路に好適である。
【背景技術】
【０００２】
従来、シリコン（Ｓｉ）半導体基板で作成した半導体装置は、素子の分離や電極の分離のためにｐｎ接合を有効に活用している。ｐｎ接合では接合破壊が起きない条件を保ちながら逆バイアス状態を維持して動作をさせている。従って、いわゆるリーク電流はｐｎ接合のダイオードの逆方向電流で決定されている。通常の動作範囲では非常に小さい値で保たれているが、大きな温度依存性を持ち、５０℃上昇すると約１桁強リーク電流が上昇する。
【０００３】
また、トランジスタやダイオード素子といった能動素子の電流はｐｎ接合の順方向電流で支配される場合が多い。順方向電流も逆方向電流と同様大きな温度依存性を持っている。例えば一般的な基準電圧源や温度センサなどは積極的にダイオードの順方向電流の温度特性を利用した素子である。高温になるほど電流値は指数関数的に増大する。
【０００４】
電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路が提案されている（例えば、特許文献１参照。）この特許文献１に記載のものは、基準電圧、電圧比較器の温度補償回路、温度センサ、リニアな温度特性を持つ抵抗と組み合わせた電流源などに利用可能な電圧発生回路に関するもので、特に、８０℃以上でも安定動作し、絶対温度に比例する電圧（ＰＴＡＴ：Proportional-To-Absolute-Temperature）を発生する電界効果トランジスタを用いた電圧発生回路である。また、この文献１には、アナログ回路などに用いられる基準電圧源回路においても８０℃以上でも安定動作し、絶対温度に比例する電圧（ＰＴＡＴ）を発生する電界効果トランジスタを用いて所望の温度特性を持たせるようにした電界効果トランジスタを用いた基準電圧源回路が開示されている。
【０００５】
一方、低電圧動作や低消費電力を図ることができる高精度な温度検出回路を本出願人は先に提案している（特許文献２参照。）この温度検出回路は、２つの電界効果トランジスタのゲート電極の仕事関数差を用いて形成される環境温度の変化に対して正または負の温度係数を有する電圧を出力する第１の電圧源回路と、２つ又はそれ以上の電界効果トランジスタのゲート電極の仕事関数差を用いて形成される温度変化に依存しない基準電圧を発生する第２の電圧源回路と、前記正または負の温度係数を有する電圧と前記基準電圧とを減算し、かつその差分を増幅するための演算増幅回路とで構成されている。
【特許文献１】特開２００１−２８４４６４号公報
【特許文献２】特開２００６−２４２８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、Ｓｉ半導体基板で作成した半導体装置においては、素子分離や能動素子のいずれも温度の上昇が半導体素子の消費電流を指数関数的に上昇させることを示している。１５０℃以上の動作条件においては、半導体素子の消費電流の増大がシステムの消費電流を増加させる、半導体自身が過剰な基板電流のためにラッチアップ等の異常動作を引き起こしやすくなるなどの理由から一般的に半導体素子の動作保証温度は１５０℃程度以下となっている。また、素子の内部においても本来流れないパスにリーク電流による大電流が流れることで回路の誤動作を引き起こすという問題があった。
【０００７】
そこで、この発明では、温度に依存したリーク電流の原因となるｐｎジャンクションを軽減することで高温動作時にも安定した特性の半導体素子を供給することを目的とする。
【０００８】
また、半導体素子の内部でも特に温度特性を配慮した、もしくは温度特性を積極的に利用した回路に関しては、電流の過剰な上昇は温度精度制御の観点から望ましくない。上記した特許文献１に記載の従来例においては、ＣＭＯＳトランジスタを用いた温度検出回路を構成することでバイポーラが持つ種々の問題点を解決し、かつ、ＣＭＯＳプロセスを用いることで安価な半導体温度センサを実現することできる。また、特許文献２に記載のように、複数のＭＯＳトランジスタの仕事関数差を引き出す回路を構成することで、ジャンクションリークに依存しない１００℃以上の温度検出回路を実現することができる。しかしながら、これら特許文献１または２に記載のものにおいては、基準電圧源、もしくは温度センサ以外の部分の高温時のリーク電流については考慮されていない。
【０００９】
そこで、この発明は、特許文献２に記載のような高温動作に強い温度ＭＯＳトランジスタの仕事関数差を引き出す回路を利用することと、半導体素子全体の高温リーク電流を抑えることで、ＭＯＳトランジスタを用いた半導体装置で、特に１５０℃以上でも安定動作する半導体装置、例えば、基準電圧源や温度センサを提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
この発明の半導体装置は、ゲート電極の仕事関数が異なるＭＯＳトランジスタを複数個有し、前記ＭＯＳトランジスタのゲート電極の仕事関数差を電圧として取り出す電圧検出回路を備え、前記ＭＯＳトランジスタのソース及びドレインの拡散領域のボトム容量をフリンジ容量に比べて無視できるように構成したことを特徴とする。
【００１１】
また、前記複数のＭＯＳトランジスタは、ゲート電極の不純物の極性が逆またはゲート電極の不純物の濃度が異ならせて、ゲート電極の仕事関数が異なるように構成できる。
【００１２】
また、この発明は、前記ＭＯＳトランジスタを含む素子がＳＯＩ基板上に形成するとよい。
【００１３】
さらに、前記ＭＯＳトランジスタのソース及びドレインの拡散領域がＳＯＩ基板の埋め込み酸化膜まで到達するように構成するとよい。
【００１４】
また、前記一対のＭＯＳトランジスタのチャネル長の比を崩し、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差の電圧を用いて基準電圧源回路を形成することができる。
【００１５】
また、前記一対のＭＯＳトランジスタのチャネル長を等しくし、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差の電圧の温度特性を用いて温度センサ回路を形成することができる。
【００１６】
この発明の温度検出装置は、一対のＭＯＳトランジスタのチャネル長の比を崩し、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差の電圧を用いて所定の基準電圧を生成する基準電圧源回路と、一対のＭＯＳトランジスタのチャネル長を等しくし、前記一対のＭＯＳトランジスタのゲート電極の仕事関数差を用いて温度特性を有する電圧を生成する温度センサ回路と、前記温度センサ回路の出力と基準電圧源回路の出力とを減算を行い、この差分を増幅する演算回路と、を備え、前記各回路を構成するＭＯＳトランジスタのソース及びドレインの拡散領域のボトム容量をフリンジ容量に比べて無視できるように構成したことを特徴とする。
【発明の効果】
【００１７】
この発明によれば、高温動作に強い温度ＭＯＳトランジスタの仕事関数差を引き出す回路を利用することと、半導体素子全体の高温リーク電流を抑えることで、ＭＯＳトランジスタを用いた半導体装置で、特に１５０℃以上でも安定動作する半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００１９】
この発明は、温度検出回路または基準電圧源発生回路に仕事関数の異なるゲートを有したＭＯＳトランジスタを用い、ＳＯＩ基板にＣＭＯＳプロセスを適用することで高温動作可能な回路を実現するものである。
【００２０】
この発明の実施形態を説明する前に、この発明に用いた仕事関数差を電圧として取り出す回路の原理を説明する。
【００２１】
ＭＯＳトランジスタを強反転させるためのスレッショルド電圧Ｖｔは、次の（１）式で表せる。
【００２２】
Ｖｔ＝φｍｓ−Ｑｆ／Ｃｏｘ＋２φｆ−Ｑｂ／Ｃｏｘ    （１）
【００２３】
ここで、φｍｓはゲートの仕事関数φｍと基板の仕事関数φｓの差、Ｑｆは酸化膜中の固定電荷、φｆは基板のフェルミ準位、Ｑｂは反転層と基板間の空乏層内電荷、Ｃｏｘは酸化膜の単位面積当たりの静電容量である。
【００２４】
この発明に用いられる一対のＭＯＳトランジスタは、ゲートの導電型の極性が逆であるか、極性は同じであるが濃度が異なるというようにゲートの条件が異なるが、それ以外は全く同じ構造をなしている。
【００２５】
従って、２つのトランジスタのスレッショルド電圧Ｖｔの差ΔＶｔは（１）式の第２項より右はすべて同じなので次の（２）式のようにゲート電極の材料の仕事関数差で表される。
【００２６】
ΔＶｔ＝Ｖｔ（Ｍ１）‐Ｖｔ（Ｍ２）  ＝φｍｓ（Ｍ１）‐φｍｓ（Ｍ２） ＝φｍ（Ｍ１）‐φｍ（Ｍ２）    （２）
【００２７】
すなわち、ゲート電極の仕事関数差をΔＶｔとして電圧で取り出すことができる。基準電圧源や温度センサとしての回路はどのような不純物濃度の条件の時のゲート電極の仕事関数差を扱うかで決めることができる。
【００２８】
さて、以上の説明から分かるように、この発明に用いた仕事関数差を用いた回路はデバイスの電流特性、特にリーク電流の影響を受けることなく出力として電圧（ΔＶｔ）を扱うことができるため、高温動作に適した回路ということができる。
【００２９】
次に、ｐｎ接合の逆方向リーク電流について考察する。先に述べたように素子の分離や電極の分離のためにｐｎ接合を有効に活用している。ｐｎ接合では接合破壊が起きない条件を保ちながら逆バイアス状態を維持して動作をさせている。したがって、いわゆるリーク電流はｐｎ接合のダイオードの逆方向電流で決定されている。通常の動作範囲では非常に小さい値で保たれているが、大きな温度依存性を持ち、５０℃上昇すると約１桁強上昇する。
【００３０】
リーク電流はダイオードの面積に比例する。そこでリーク電流を抑える手段の一つとしてこの発明に適用したＳＯＩ（Silicon On Insulator）基板を用いたＭＯＳトランジスタについて説明する。図２にＳＯＩ基板に形成したＭＯＳトランジスタの概略断面図を示した。従来のＢｕｌｋのＳｉ基板に形成したＭＯＳトランジスタ（図１）と対比しながら説明する。
【００３１】
従来の図１に示すＭＯＳトランジスタはゲート電極１１、ソース・ドレイン領域１２、１２で構成される。ＭＯＳトランジスタは基板１６に形成されたＬＯＣＯＳ等の素子分離領域１８により素子分離されている。ソース・ドレイン領域１２、１２はＮＭＯＳであれば、ｐ型基板１６（ｐ型ウェル）にリンなどのｎ型半導体を形成する不純物をイオン注入プロセスを適用して作成する。
【００３２】
図２に示すＳＯＩ基板を用いたＭＯＳトランジスタは、シリコン基板２６上に埋め込み酸化膜層２３を設け、その上にシリコン薄膜２９が形成され、このシリコン薄膜２９にＭＯＳトランジスタが形成される。シリコン薄膜２９上にゲート電極２１、ソース・ドレイ領域２２が設けられる。トランジスタはシリコン薄膜２９に形成された素子分離領域２８により素子分離されている。
【００３３】
このＳＯＩ基板を用いたＭＯＳトランジスタにおいてもソース・ドレイン領域２２、２２は、ＮＭＯＳであればリンなどのｎ型半導体を形成する不純物をイオン注入プロセスを適用して作成する。
【００３４】
さて、Ｂｕｌｋ基板の場合、ｎ型のソース・ドレインの領域１２とｐ型の基板１６の間にｐｎ接合が存在する。それらは、図１に示すように、しばしばフリンジ領域１４とボトム領域１５の二つの成分に分けて扱われる。ｐｎジャンクションのリーク電流はこの２つの領域の面積に依存した値となる。
【００３５】
次に、図２に示したＳＯＩ基板の場合を見ると、フリンジ領域２４はチャネル領域２７との間に存在するが、ボトム領域２５は埋め込み酸化膜層２３に接しており、リークの原因となるｐｎ接合を形成していないことが分かる。
【００３６】
プロセスやレイアウトによるがフリンジ面積とボトム面積は１０倍〜１００倍程度異なる。このため、ＳＯＩ基板に作成したＭＯＳトランジスタは１／１０〜１／１００のｐｎ接合面積となり、ソース及びドレインの拡散領域２２、２２のボトム容量をフリンジ容量に比べて無視できる。この結果、リーク電流もそれに比例して低減される。
【００３７】
次に、この発明の実施形態につき説明する。図３は、この発明に用いられる半導体装置の一対のＭＯＳトランジスタの構造を示す概略断面図である。
【００３８】
図３に示すように、この発明のトランジスタは、シリコン基板２６上に埋め込み酸化膜層２３を設け、その上にシリコン薄膜２９が形成されたＳＯＩ基板を用いる。このＳＯＩ基板のシリコン薄膜２９に一対のＭＯＳトランジスタＭ１、Ｍ２が形成される。これらＭＯＳトランジスタＭ１、Ｍ２は素子分離領域２８により分離されている。各ＭＯＳトランジスタＭ１、Ｍ２は、シリコン薄膜２９上にゲート電極２１、ソース・ドレイ領域２２が設けられる。これらＭＯＳトランジスタＭ１、Ｍ２は、図３に示すようにゲート電極２１の仕事関数が異なること以外は全く同じ構造の２個のＭＯＳトランジスタである。
【００３９】
２つのトランジスタの仕事関数の差はゲート電極２１の不純物の極性が逆、またはゲート電極の不純物の濃度が異なる条件にすることで発生させる。Ｍ１がｎ型のゲート電極２１を持ち、Ｍ２のゲート電極２１が不純物の極性が逆、またはＭ１のゲート電極２１の不純物とは濃度が異なる条件にする。この実施形態においては、ｐ型のゲート電極としている。この実施形態においては、Ｍ１、Ｍ２共にＮＭＯＳトランジスタであり、チャネル領域２７は薄いｎ型、ソース・ドレイン領域２２はｎ型である。
【００４０】
前記ＭＯＳトランジスタのゲート電極の仕事関数差を電圧として取り出す回路を図４に示す。図４に示すように、電源電圧ＶＤＤと接地の間にＭＯＳトランジスタＭ１、Ｍ２が直列に接続され、基板電圧はソース電圧と等しくなるように接続されている。互いのゲート電極は接続されている。ＭＯＳトランジスタＭ１は、ｎ型のゲート電極を持ち、ソースとゲートが接続されている。そして、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２の接続部からゲート電極の仕事関数の差が電圧（Ｖｏｕｔ）として出力される。
【００４１】
ここで、一対のＭＯＳトランジスタのゲート電極の仕事関数差を電圧として取り出す方法を説明する。
【００４２】
飽和領域（ＶＤＳ＞ＶＧＳ−Ｖｔ）にあるＭＯＳトランジスタのドレイン電流Ｉｄは、次の（５）式で表される。
【００４３】
Ｉｄ＝（β／２）（ＶＧＳ−Ｖｔ）２                （５）
【００４４】
従って、ゲートの仕事関数が異なる一対のＭＯＳトランジスタＭ１、Ｍ２のドレイン電流Ｉｄ１、Ｉｄ２は、次の（６）、（７）となる。
【００４５】
Ｉｄ１＝（β１／２）（ＶＧＳ１−Ｖｔ１）２            （６）
Ｉｄ２＝（β２／２）（ＶＧＳ２−Ｖｔ２）２            （７）
【００４６】
ここで、ＶＧＳ１とＶＧＳ１、Ｖｔ１とＶｔ２は、それぞれＭＯＳトランジスタＭ１とＭ２のゲート−ソース間電圧、スレッショルド電圧である。また、β１、β２は、それぞれＭＯＳトランジスタＭ１、Ｍ２の導電係数であり、次の（８）式の形で表される。
【００４７】
β＝μ（εｏｘ／Ｔｏｘ）（Ｗｅｆｆ／Ｌｅｆｆ）            （８）
【００４８】
ここで、μ；キャリア移動度、εｏｘ；酸化膜の誘電率、Ｔｏｘ；酸化膜厚、Ｗｅｆｆ；実効チャネル幅、Ｌｅｆｆ；実効チャネル長である。
【００４９】
もし２つのＭＯＳトランジスタが全くペアのＭＯＳトランジスタであれば、キャリア移動度μ、酸化膜の誘電率εｏｘ、酸化膜厚Ｔｏｘ、実効チャネル幅Ｗｅｆｆ、実効チャネル長Ｌｅｆｆが等しいのでβ１＝β２となり、２つのトランジスタに同じ電流を流す場合を考えると（６）式（７）式の右辺が等しくなり、結果として次の（９）式が得られる。
【００５０】
ＶＧＳ１−ＶＧＳ２＝Ｖｔ１−Ｖｔ２      （９）
【００５１】
従って、（２）式で表したごとく２つのトランジスタのＶＧＳの差がスレッショルド電圧Ｖｔの差、すなわち仕事関数の差となる。
【００５２】
図４に示す回路では、ｎ型のゲート電極を持つＭ１トランジスタがデプレッション動作をするようにチャネルドープ工程でチャネル領域の不純物濃度をコントロールし、ゲートとソースを接続することで定電流源を構成している。
【００５３】
上記のように、ＭＯＳトランジスタＭ２はｐ型のゲート電極以外はＭＯＳトランジスタＭ１と全く同じデバイス構造を持つＮＭＯＳである。ＭＯＳトランジスタＭ１とＭ２は電源（ＶＤＤ）と接地の間に直列に接続されている。従って、同じ電流が流れるので、（９）式が成立する。ＭＯＳトランジスタのＭ１のＶＧＳ１＝０Ｖであるので、ＭＯＳトランジスタＭ２のＶＧＳは次のようになる。
【００５４】
ＶＧＳ２＝Ｖｔ２−Ｖｔ１
【００５５】
従って、図４のＶｏｕｔに、ゲート電極の仕事関数差が２つのＭＯＳトランジスタＭ１、Ｍ２のＶｔの差の電圧として現れる。この回路構成においては仮に高温になってｐｎ接合に逆方向リーク電流が発生してもＭＯＳトランジスタＭ１とＭ２が同じ基板構造を持ち尚且つ直列に接続されているのでＶｏｕｔと回路動作への影響はない。
【００５６】
本実施形態においては、上記した図４に示す回路構成と同じ回路構成で、温度検出回路と基準電圧源回路を設計する。図４に示す回路構成において、導電型の極性が異なるゲート電極を有する一対のＭＯＳトランジスタＭ１、Ｍ２において、チャネル長の比を変えることにより、Ｖｏｕｔの温度係数を変えることができる。そこで、この実施形態においては、図４の回路構成と同じで、ＭＯＳトランジスタＭ１、Ｍ２のチャネル長を等しく設計して、温度係数を有する温度センサ検出回路を構成する。そして、図４の回路構成と同じで、ＭＯＳトランジスタＭ１、Ｍ２のチャネル長の比を崩して、Ｖｏｕｔの温度特性を調整し、温度変化に依存しない所定の基準電圧を生成する基準電圧源回路を設計した。前者の温度センサ検出回路の出力ＶｏｕｔをＶＴＥＭＰ、後者の基準電圧源回路の出力ＶｏｕｔをＶＲＥＦ、とする。この温度センサ検出回路の出力電圧と基準電圧回路の基準電圧との減算を行い、この差分を増幅演算することで高温の温度検出装置が構成できる。
【００５７】
すなわち、この発明の実施形態における高温の温度検出装置は、上述したように、温度センサ検出回路と基準電圧源回路とオペアンプを含んだ回路で構成される。図５にオペアンプで構成した増幅減算回路の回路図を示した。オペアンプの入力が前述した温度センサ検出回路と基準電圧源回路の出力ＶｏｕｔであるＶＴＥＭＰ、ＶＲＥＦ、となる。
【００５８】
温度センサ検出回路と基準電圧源回路は高温動作時にも影響を受けにくいことは先に説明したが、図５に示すオペアンプは１５０℃以上の高温動作時にはリーク電流の影響を受ける。
【００５９】
図６に図５のオペアンプに一定電圧の入力を入れたときのＶｏｕｔ、Ｉｃｃと温度の関係を示した。１５０℃を越えて急にジャンクションリークに起因する消費電流Ｉｃｃが上昇し、正常動作できなくなり、出力電圧Ｖｏｕｔが０Ｖに落ちるのが分かる。尚、図６において、黒菱形が電圧、黒四角が電流を示している。
【００６０】
そこで、この実施形態において、ｐｎ接合のリーク電流を軽減するために前述した回路をＳＯＩ基板上に形成した。図７に図５のオペアンプをＳＯＩ基板に形成して、一定電圧の入力を入れたときのＶｏｕｔ、Ｉｃｃと温度の関係を示した。図７に示すように、ＳＯＩ基板上に形成することで、リーク電流が抑えられ２５０℃までオペアンプが正常に動作していることが分かる。尚、図７において、黒菱形が電圧、黒四角が電流を示している。
【００６１】
なお、ＳＯＩ基板上にトランジスタを形成する場合、ジャンクションのボトムの接合による容量が形成されないことが重要である。従って、ＳＯＩ膜厚とジャンクション深さの関係をデバイス設計のスタートで考慮し、ソース、ドレインの拡散領域がＳＯＩ基板の埋め込み酸化膜まで到達するようにしなければならない。
【００６２】
続いて、この発明の実施形態における高温動作の温度検出装置の結果を図８に示す。BULK基板に形成したものにおいては、１５０℃を越えて急に正常動作できなくなり、出力電圧Ｖｏｕｔが０Ｖに落ちるのが分かる。これに対して、ＳＯＩ基板に形成したこの実施形態においては、２５０℃まで良好な線形特性を出力する温度検出装置を実現することができた。
【００６３】
なお、上記した実施形態では、温度検出装置（温度センサ）について述べたが、上記したＶＲＥＦの出力利用した基準電圧源も同様に実現可能である。
【００６４】
また、ゲート電極の極性が異なる例で実施形態を説明したが、不純物濃度が異なるゲート電極を持ったペアトランジスタ構成でも同様の回路が実現できる。
【００６５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６６】
【図１】従来のＢｕｌｋのＳｉ基板に形成したＭＯＳトランジスタを示す概略断面図である。
【図２】ＳＯＩ基板に形成したＭＯＳトランジスタを示す概略断面図である。
【図３】この発明に用いられる半導体装置の一対のＭＯＳトランジスタの構造を示す概略断面図である。
【図４】この発明のＭＯＳトランジスタのゲート電極の仕事関数差を電圧として取り出す回路を示す回路図である。
【図５】この発明を用いた温度検出装置の回路例を示す回路図である。
【図６】図５のオペアンプに一定電圧の入力を入れたときのＶｏｕｔ、Ｉｃｃと温度の関係を示す特性図である。
【図７】図５のオペアンプをＳＯＩ基板に形成して、一定電圧の入力を入れたときのＶｏｕｔ、Ｉｃｃと温度の関係を示す特性図である。
【図８】この発明の実施形態における高温動作の温度検出装置の温度と出力の関係を示す特性図である。
【符号の説明】
【００６７】
２１  ゲート電極、２２  ソース、ドレイン領域、２３  埋め込み酸化層、２６  基板、２９  シリコン薄膜２９。
【図１】
2009044002.tif 000003
【図２】
2009044002.tif 000004
【図３】
2009044002.tif 000005
【図４】
2009044002.tif 000006
【図５】
2009044002.tif 000007
【図６】
2009044002.tif 000008
【図７】
2009044002.tif 000009
【図８】
2009044002.tif 000010