(57)【要約】【課題】プラズマダメージによる弊害を回避するための対策を採りつつ、同時に、多層配線構造の平坦化のための対策を採るような半導体集積回路のレイアウト設計を提供する。【解決手段】本発明の半導体集積回路レイアウト設計方法は、自動配置配線のうちの第１配線層の配線に対して、基板領域にて且つ上記配線の直下にて、複数のダミー拡散パターンを配置することを特徴とする。【選択図】図１
2009059865.tif 000002
【特許請求の範囲】
【請求項１】
自動配置配線のうちの第１配線層の配線に対して、
基板領域にて且つ上記配線の直下にて、複数のダミー拡散パターンを配置することを特徴とする半導体集積回路レイアウト設計方法。
【請求項２】
上記ダミー拡散パターンと、その直上の上記第１配線層の配線とをコンタクトにより接続して、上記第１配線層の配線に対してダイオードを構成することを特徴とする請求項１に記載の半導体集積回路レイアウト設計方法。
【請求項３】
複数のダミー拡散パターンの夫々が、他のダミー拡散パターンに対してＤＲＣを満たすように、複数のダミー拡散パターンが配置されていることを特徴とする請求項２に記載の半導体集積回路レイアウト設計方法。
【請求項４】
上記コンタクトが、上記ダミー拡散パターンと、上記第１配線層の配線と、第２配線層の配線とを接続することを特徴とする請求項３に記載の半導体集積回路レイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体集積回路のレイアウト設計方法に関する。
【背景技術】
【０００２】
多層配線構造を有する半導体集積回路の製造において配線形成工程では、パターニングのためにプラズマエッチング技術が広く利用されている。ところが、それら半導体集積回路におけるトランジスタそのものの微細化と、トランジスタのゲート酸化膜（ゲート絶縁膜）の薄膜化との進行に伴い、プラズマエッチング工程で生じてしまうプラズマダメージが、現在問題となっている。
【０００３】
プラズマダメージとは、プラズマ中に存在するイオン、電子、あるいはフォトンとの物理的・電気的反応により、デバイス加工表面・内部に欠陥層が形成されたり、また、デバイス特性が劣化したりする現象の総称である。プラズマダメージは、帯電によるもの（チャージング）、イオンなどの物理的衝撃によるもの、及び、プラズマからの光照射によるものに大きく分類される。本明細書では、特に、帯電によるプラズマダメージを取り上げる。
【０００４】
プラズマダメージによる弊害を回避するために、半導体集積回路のレイアウト設計において、配線長や配線面積に対する規制を加えるようにしたり、ダイオードを配置するようにしたりする対策が採られている。
【０００５】
ところで、自動配置配線後の下層配線（第１配線層）において、トランジスタ間の配線長が長くなると製造工程で段差や凹凸部が発生し、それらが上層部分の層間絶縁膜や配線に影響して、半導体集積回路全体として不都合が生じてしまうことがある。これら不都合を生じさせない（多層配線構造における）平坦化技術として、下層配線にはダミー拡散パターンを配置すること、及び、上層配線には各層のダミーパターンを配置することが、通常行われている。
【０００６】
しかしながら、プラズマダメージの弊害を回避する対策と、多重配線構造における平坦化対策は、現状、別々に独立して施されている。作業効率向上のためにも、両対策が同時に施されることが望ましいといえる。
【０００７】
なお、特許文献１は、プラズマエッチング技術を用いる半導体集積回路製造工程において、アンテナ効果によるゲート絶縁膜へのダメージを最小限に抑制しつつ、他の配線のレイアウトへの妨害をも抑制して、配線性の低下を最小限に留め、集積度向上とタイミング設計が容易になるレイアウト設計方法を開示する。また、特許文献２は、半導体集積回路のレイアウト設計に際するＬＶＳ（Ｌａｙｏｕｔ  Ｖｅｒｓｕｓ  Ｓｃｈｅｍａｔｉｃ）やＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ；デザインルールチェック）の検証時においてエラー個所を容易に発見し製造プロセス生成の効率化を可能とするレイアウト検証ルール装置、レイアウト検証ルール作成方法、及びレイアウト検証ルール作成プログラムを開示する。
【特許文献１】特開２００１−２１０７１６公報
【特許文献２】特開２００５−１４８９９９公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、プラズマダメージによる弊害を回避するための対策を採りつつ、同時に、多層配線構造の平坦化のための対策を採るような、半導体集積回路のレイアウト設計を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載の半導体集積回路レイアウト設計方法は、
自動配置配線のうちの第１配線層の配線に対して、
基板領域にて且つ上記配線の直下にて、複数のダミー拡散パターンを配置することを特徴とする。
【００１０】
本発明に係る請求項２に記載の半導体集積回路レイアウト設計方法は、
上記ダミー拡散パターンと、その直上の上記第１配線層の配線とをコンタクトにより接続して、上記第１配線層の配線に対してダイオードを構成することを特徴とする請求項１に記載の半導体集積回路レイアウト設計方法である。
【００１１】
本発明に係る請求項３に記載の半導体集積回路レイアウト設計方法は、
複数のダミー拡散パターンの夫々が、他のダミー拡散パターンに対してＤＲＣを満たすように、複数のダミー拡散パターンが配置されていることを特徴とする請求項２に記載の半導体集積回路レイアウト設計方法である。
【００１２】
本発明に係る請求項４に記載の半導体集積回路レイアウト設計方法は、
上記コンタクトが、上記ダミー拡散パターンと、上記第１配線層の配線と、第２配線層の配線とを接続することを特徴とする請求項３に記載の半導体集積回路レイアウト設計方法である。
【発明の効果】
【００１３】
本発明を利用することにより、多層配線構造の半導体集積回路のレイアウト設計において、生成したダミー拡散パターンを下層配線の平坦化のために利用し、同時に、プラズマダメージの弊害を回避するためのダイオードの一部部材として利用することが、可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して、本発明に係る好適な実施形態を説明する。
【００１５】
図１は、本発明の好適な実施形態に係る半導体集積回路のレイアウト設計のフローチャートである。本発明におけるレイアウト設計は、適切なコンピュータ、（入力装置、表示装置、及び記憶装置などの）周辺機器、及びそのコンピュータに搭載される適切なコンピュータプログラムを利用して実施されるものである。
【００１６】
図１に示すレイアウト設計では、まず、レイアウト設計の自動配置配線後のデータと、ダミー拡散形成のための格子状の仮パターンとが準備される（ステップＳ０２）。図２（１）は、自動配置配線の例を示す図であり、図２（２）は、ダミー拡散形成のための格子状の仮パターンの例を示す図である。
【００１７】
なお、本明細書における「拡散」はＮ拡散領域を想定するものであり、その背景のＰ基板（ウエル）を想定するものである。
【００１８】
上述の、レイアウト設計の自動配置配線後のデータと、ダミー拡散形成のための格子状の仮パターンとが合成される（ステップＳ０４）。図２（３）は、レイアウト設計の自動配置配線後のデータとダミー拡散形成のための格子状の仮パターンとの合成の例を示す図である。
【００１９】
次に、セル部ａ又はロジック部ｂ以外での、下層配線直下のダミー拡散形成個所が抽出される。即ち、下層配線部分と格子状仮パターンとが交わる部分が抽出される（ステップＳ０６）。図３は、そのような交わる部分が抽出された、自動配置配線と格子状仮パターンとの合成の例を示す図である。
【００２０】
次に、ステップＳ０６で抽出した部分を、ダイオードを形成できる面積にまで拡張して拡散レイヤに変換する（即ち、ダミー拡散パターンを生成する）（ステップＳ０８）。例えば、図４（１）の符号２は、ダミー拡散パターンの一つの例である。
【００２１】
ここで、ＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ；デザインルールチェック）が行われる（ステップＳ１０）。ＤＲＣは、商業的に入手可能なＤＲＣのためのツールを用いて為されてよい。ＤＲＣによるエラーが有れば（ステップＳ１２・有り）、いずれかのダミー拡散パターンが少なくとも一つ削除され（ステップＳ１４）、ＤＲＣがＤＣＲエラーの無くなるまで繰り返される。そして、ＤＲＣによるエラーが無くなれば（ステップＳ１２・無し）、次の工程に進む。図４（１）、図４（２）、及び、図５は、ＤＲＣが為された後の、ダミー拡散パターンを伴う自動配置配線の例を示す図である。図４（１）、図４（２）、及び図５に示すように、ダミー拡散パターンの配置は特定のものに限定されるものではない。
【００２２】
これらダミー拡散パターンの配置により、多層配線構造における平坦化が実現されることになる。
【００２３】
次に、アンテナルールによる配線のチェックが行われる（ステップＳ１６）。ここでのアンテナルールとは、プラズマダメージの生じる可能性がある配線長・配線面積を有する配線を、エラーとして摘出するルールのことである。アンテナルールのチェックでエラーが有れば（ステップＳ１８・有り）、ダミー拡散パターンのいずれか一つにコンタクト６が配置される（ステップＳ２０）。このコンタクト６はダイオードを形成し、該ダイオードはプラズマダメージによる弊害、即ちチャージング（帯電）を回避するための部位となる。
【００２４】
アンテナルール・エラーが無くなるまで、アンテナルールによるチェック及びコンタクト６配置が繰り返される。そして、アンテナルールによるエラーが無くなれば（ステップＳ１８・無し）、次のマスク製作の工程に進む（Ｓ２２）。図６（１）、及び図６（２）は、アンテナルールによりエラーが含まれると判定された配線に対して、コンタクト６が配置された回路の例を示す図である。図６（１）と図６（２）は、夫々、図４（１）と図４（２）に対応する回路図である。
【００２５】
このように、ダミー拡散パターンを配置し、更にそれらダミー拡散パターンの一部にコンタクト６を配置することにより、下層配線の平坦化とプラズマダメージの弊害の回避とを両立できることになる。
【００２６】
コンタクト６は、第１配線層（メタル１）だけでなく第２配線層（メタル２）も接続するものであってもよい。コンタクト６が第２配線層（メタル２）も接続すれば、上層配線における平坦化と上層配線のプラズマダメージの弊害の回避とを両立できることになる。
【図面の簡単な説明】
【００２７】
【図１】本発明の好適な実施形態に係る半導体集積回路のレイアウト設計のフローチャートである。
【図２】自動配置配線の例を示す図（図２（１））と、ダミー拡散形成のための格子状の仮パターンの例を示す図（図２（２）と、レイアウト設計の自動配置配線後のデータとダミー拡散形成のための格子状の仮パターンとの合成の例を示す図８図２（３））である。
【図３】下層配線部分と格子状仮パターンとが交わる部分が抽出された、自動配置配線と格子状仮パターンとの合成の例を示す図である。
【図４】ＤＲＣが為された後の、ダミー拡散パターンを伴う自動配置配線の例を示す図（図４（１）、図４（２））である。
【図５】ＤＲＣが為された後の、ダミー拡散パターンを伴う自動配置配線の例を示す図である。
【図６】アンテナルールによりエラーが含まれると判定された配線に対して、コンタクトが配置された回路の例を示す図（図６（１）、図６（２））である。図６（１）と図６（２）は、夫々、図４（１）と図４（２）に対応する回路図である。
【符号の説明】
【００２８】
ａ・・・セル部、ｂ・・・ロジック部、２・・・ダミー拡散パターン、４・・・アンテナエラー配線、６・・・コンタクト。
【図１】
2009059865.tif 000003
【図２】
2009059865.tif 000004
【図３】
2009059865.tif 000005
【図４】
2009059865.tif 000006
【図５】
2009059865.tif 000007
【図６】
2009059865.tif 000008