(57)【要約】【課題】事前に位相ずれの評価や調整を行うことなく、フレームパルスとクロックとの間の位相変化を自動調整することができる。【解決手段】位相制御部３０により、位相調整部１０での入力クロックＣＬＫinに対する位相調整量を変化させて、レーシング検出部２０により、このような危険なレーシング状態を検出し、位相制御部３０により、その時の最悪位相調整量に基づいて、入力フレームパルスＦＰinを安定してラッチできる最適位相調整量を決定する。【選択図】  図１
2009194741.tif 000002
【特許請求の範囲】
【請求項１】
任意の位相調整量に基づき入力クロックの位相を調整した出力クロックと、この出力クロックにより入力フレームパルスをラッチして位相を調整した出力フレームパルスとの位相関係に起因して、前記出力フレームパルスに発生するレーシング状態を検出するレーシング検出ステップと、
前記レーシング状態が検出された際の最悪位相調整量に基づいて前記入力フレームパルスをラッチするための最適位相調整量を決定する位相制御ステップと
を備えることを特徴とするパルス位相調整方法。
【請求項２】
請求項１に記載のパルス位相調整方法において、
前記レーシング検出ステップは、前記レーシング状態発生時に変化しうる前記出力フレームパルスの時間位置のうち、少なくとも２つの隣接する時間位置ごとに、当該時間位置と同期した前記出力フレームパルスをカウントし、両カウント値がともにしきい値を超えたか否かに基づきレーシング状態の発生を検出することを特徴とするパルス位相調整方法。
【請求項３】
請求項１に記載のパルス位相調整方法において、
前記最悪位相調整量から１８０度位相がずれた位相調整量を前記最適位相調整量とすることを特徴とするパルス位相調整方法。
【請求項４】
指示された位相調整量に基づき入力クロックの位相を調整した出力クロックを生成するとともに、この出力クロックにより入力フレームパルスをラッチして位相を調整した出力フレームパルスを生成する位相調整部と、
前記出力フレームパルスと前記出力クロックとの位相関係に起因して前記出力フレームパルスに発生するレーシング状態を検出するレーシング検出部と、
前記位相調整部に対して異なる位相調整量を順次選択して指示し、前記レーシング検出部でレーシング状態が検出された際の最悪位相調整量に基づいて、前記入力フレームパルスをラッチするための最適位相調整量を決定して前記位相調整部へ指示する位相制御部と
を備えることを特徴とするパルス位相調整装置。
【請求項５】
請求項４に記載のパルス位相調整装置において、
前記レーシング検出部は、
前記出力クロックをカウントすることにより、前記レーシング状態発生時に変化しうる前記出力フレームパルスの時間位置のうち、少なくとも２つの隣接する時間位置を示す位置パルスを複数生成するフレーム周期カウンタと、
前記時間位置ごとに設けられて、当該位置パルスと同期した前記出力フレームパルスを検出してカウントする複数の同期カウンタと、
前記同期カウンタのカウント値の両方がしきい値を超えたか否かに基づきレーシング状態の発生を検出するカウント出力比較部と
を含むことを特徴とするパルス位相調整装置。
【請求項６】
請求項４に記載のパルス位相調整装置において、
前記位相制御部は、前記最悪位相調整量から１８０度位相がずれた位相調整量を前記最適位相調整量とすることを特徴とするパルス位相調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス位相調整技術に関し、特に入力フレームパルスをラッチするクロックの最適位相調整量を決定する技術に関する。
【背景技術】
【０００２】
電子回路の高速化や複雑化に伴って、電子回路の制御に用いるシステムクロック周波数が高くなる傾向にあり、プリント配線基板間あるいは装置間でデジタル信号の受け渡しを行う場合、デジタル信号の位相変化に関する許容誤差が厳しくなる。
一般に、クロックを用いてデジタル信号の受け渡しを行う場合、例えば、周期的に変化するフレームパルスを受け渡しする場合、より周波数の高い同期用のクロックをフレームパルスと並行して受け渡しし、受信側でこのクロックを用いてフレームパルスをラッチすることにより、クロックと同期したフレームパルスを生成する。
【０００３】
このような受け渡し方法では、フレームパルスとクロックに対する位相変化にずれが生じて、フレームパルスの変化点とクロックによるラッチタイミングとが重なった場合、ラッチしたフレームパルスの時間位置が１クロック分だけ前後に変化するというレーシング状態が発生し、本来の周期を持つフレームパルスを生成できなくなる。
【０００４】
レーシング状態の発生を回避する受け渡し方法として、フレームパルスを遅延させる遅延挿入回路を設け、クロックと所定分だけ遅延させたクロックとで選択された所望範囲で、フレームパルスがラッチされているか否かに基づいて、遅延挿入回路での遅延量を調整する技術が提案されている（例えば、特許文献１など参照）。
【０００５】
【特許文献１】特開平０６−３０３２２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような背景技術では、デジタル信号の受け渡しに伴う位相変化を調整する際、フレームパルスとクロックとの間の位相変化量として、当該受け渡しに固有の位相変化量を予め把握した上で、クロックの遅延量を決定する必要があるため、位相変化量がそれぞれ異なるケースに対して共通に適用することができず、評価や調整に膨大な作業負担を要するという問題点があった。
【０００７】
また、すべてのケースに共通して適用する方法としては、図１３に示すような自動位相調整方法が考えられる。図１３は、自動位相調整方法を示す説明図である。この自動位相調整方法は、受信側にクロックの位相を調整する位相調整回路９１を設け、この位相調整量を順に変化させて、位相調整後のクロックに基づきラッチ９２でラッチしたフレームパルスを確認し、フレームパルスが安定してラッチできた位相量を選択している。
【０００８】
しかしながら、この方法では、位相調整回路８１でクロックを１周期分、すなわち３６０度変化させて最適位相点を見つける必要があり、評価や調整に時間がかかる。また、最適位相点をどこに設定するかを感覚的な判断で決めているため、自動化しにくい。さらには、評価を短時間で終わらせるため、プリント配線基板の配線長に制限を設けて、設計時の位相変動量を最低限に抑えることが一般的に求められるため、プリント配線基板の設計が難しくなる。
【０００９】
本発明はこのような課題を解決するためのものであり、その目的とするところは、事前に位相ずれの評価や調整を行うことなく、フレームパルスとクロックとの間の位相変化を自動調整することができるパルス位相調整方法および装置を提供することである。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明にかかるパルス位相調整方法は、任意の位相調整量に基づき入力クロックの位相を調整した出力クロックと、この出力クロックにより入力フレームパルスをラッチして位相を調整した出力フレームパルスとの位相関係に起因して、出力フレームパルスに発生するレーシング状態を検出するレーシング検出ステップと、レーシング状態が検出された際の最悪位相調整量に基づいて入力フレームパルスをラッチするための最適位相調整量を決定する位相制御ステップとを備えている。
【００１１】
また、本発明にかかるパルス位相調整装置は、指示された位相調整量に基づき入力クロックの位相を調整した出力クロックを生成するとともに、この出力クロックにより入力フレームパルスをラッチして位相を調整した出力フレームパルスを生成する位相調整部と、出力フレームパルスと出力クロックとの位相関係に起因して出力フレームパルスに発生するレーシング状態を検出するレーシング検出部と、位相調整部に対して異なる位相調整量を順次選択して指示し、レーシング検出部でレーシング状態が検出された際の最悪位相調整量に基づいて、入力フレームパルスをラッチするための最適位相調整量を決定して位相調整部へ指示する位相制御部とを備えている。
【発明の効果】
【００１２】
本発明によれば、フレームパルスとクロックとの間の位相変化を自動調整することができる。このため、個々のプリント配線基板や回路に固有の特性に左右されることなくデジタル信号の位相変化量がそれぞれ異なるケースに対して共通に適用することができる。
これにより、事前に位相ずれの評価や調整を行う必要がなくなり、例えばプリント配線基板や回路の設計、製作、品質管理などに要する作業負担を大幅に削減することが可能となる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
まず、図１を参照して、本発明の第１の実施形態にかかるパルス位相調整装置について説明する。図１は、本発明の第１の実施形態にかかるパルス位相調整装置の構成を示すブロック図である。
【００１４】
本実施形態にかかるパルス位相調整装置１は、入力クロックＣＬＫの位相を調整して、入力フレームパルスを最適なタイミングでラッチ出力する機能を有しており、主な機能部として、位相調整部１０、レーシング検出部２０、および位相制御部３０が設けられている。
【００１５】
位相調整部１０は、指示された位相調整量に基づき入力クロックＣＬＫの位相を調整した出力クロックＣＬＫoutを生成するクロック位相調整機能と、出力クロックＣＬＫoutにより入力フレームパルスＦＰをラッチして位相を調整した出力フレームパルスを生成するラッチ機能とを有している。図１において、クロック位相調整機能は、ＰＬＬ回路などの位相調整回路１１から実現されており、ラッチ機能は、一般的なラッチ回路１２から実現されている。
【００１６】
レーシング検出部２０は、出力フレームパルスＦＰoutと出力クロックＣＬＫoutとの位相関係に起因して出力フレームパルスＦＰoutに発生するレーシング状態を検出する機能を有している。
位相制御部３０は、位相調整部１０に対して異なる位相調整量を順次選択して指示する機能と、レーシング検出部２０でレーシング状態が検出された際の最悪位相調整量（危険位相調整量）に基づいて、入力フレームパルスをラッチするための最適位相調整量を決定して位相調整部１０へ指示する機能とを有している。
【００１７】
図２は、レーシング状態を示す説明図である。レーシング状態とは、入力フレームパルスＦＰの変化点と出力クロックＣＬＫoutによるラッチタイミングとが重なった場合、ラッチした出力フレームパルスＦＰoutの時間位置が１クロック分だけ前後に変化し、出力フレームパルスＦＰoutのフレーム周期が１クロック分だけ変化する状態をいう。
このレーシング状態が発生する期間は、出力クロックＣＬＫoutの立ち上がりタイミングの前後に位置する期間で発生する可能性が高く、その期間幅は１００〜２００ｐｓｅｃと非常に狭い。この期間をレーシング発生範囲といい、レーシング発生範囲以外の区間が、入力フレームパルスＦＰを安定してラッチできるラッチ有効期間となる。
【００１８】
本実施形態は、位相調整部１０での入力クロックＣＬＫに対する出力クロックの位相調整量を順次変化させて、このような危険なレーシング状態を検出し、その時の最悪位相調整量に基づいて、入力フレームパルスＦＰを安定してラッチできる最適位相調整量を決定している。
【００１９】
次に、図３を参照して、本発明の第１の実施形態にかかるパルス位相調整装置の動作について説明する。図３は、本発明の第１の実施形態にかかるパルス位相調整動作を示すフローチャートである。
【００２０】
パルス位相調整動作の開始を示すリセット信号などの制御信号（図示せず）に応じて、位相制御部３０は、所定の位相制御信号３０Ｓを出力することにより位相調整回路１１の位相調整量を例えばゼロに初期化する（ステップ１００）。これにより、位相調整回路１１からは入力クロックＣＬＫinに対して位相調整量がゼロの出力クロックＣＬＫoutが出力される。また、ラッチ回路１２は、この出力クロックＣＬＫoutにより入力フレームパルスＦＰinをラッチし、出力フレームパルスＦＰoutとして出力する。
【００２１】
レーシング検出部２０は、出力クロックＣＬＫoutに基づいて監視することにより、出力フレームパルスＦＰoutにレーシング状態が発生しているか否か検出する（ステップ１０１）。
【００２２】
ここで、位相調整回路１１での位相調整量の変更後から所定フレーム数にわたる検出期間において、レーシング検出部２０からレーシング状態の検出を示す検出出力２０Ｓが出力されなかった場合（ステップ１０２：ＮＯ）、位相制御部３０は、所定の位相制御信号３０Ｓを出力することにより単位量だけ位相調整回路１１の位相調整量を変更し（ステップ１０３）、ステップ１０１へ戻る。
【００２３】
一方、上記検出期間において、レーシング検出部２０からレーシング状態の検出を示す検出出力２０Ｓが出力された場合（ステップ１０２：ＹＥＳ）、位相制御部３０は、位相調整回路１１における現在の位相調整量、すなわち最悪位相調整量に基づいて最適位相調整量を算出し（ステップ１０４）、所定の位相制御信号３０Ｓを出力することにより位相調整回路１１の位相調整量を最適位相調整量に設定する（ステップ１０５）。これにより、一連のパルス位相調整動作が終了する。
【００２４】
図２に示したように、入力フレームパルスＦＰinの有意期間長が１クロック周期長に相当する場合、レーシング状態が発生した時点で、入力フレームパルスＦＰinの立ち上がり／立ち下がりタイミングとクロックＣＬＫoutの立ち上がりタイミングとが同期した位相関係となる。したがって、最悪位相調整量からクロックの半周期分、すなわち１８０度ずれた位相が、入力フレームパルスＦＰinの有意期間長の中央となり、このタイミングでラッチすることにより安定したラッチ動作が得られる。したがって、最悪位相調整量からクロックの半周期分、すなわち１８０度ずれた位相が最適位相調整量となる。なお、最適位相調整量は、これに限定されるものではなく、図２のレーシング発生範囲を除くデータラッチ有効期間のいずれに設定してもよい。
【００２５】
［第１の実施形態の効果］
このように、本実施形態では、出力クロックの位相調整量を順次変化させてレーシング状態を発生させ、このレーシング状態が発生した最悪位相調整量を基準として最適位相調整量を算出するようにしたので、事前に評価や調整を行うことなく、フレームパルスとクロックとの間の位相変化を自動調整することができる。このため、個々のプリント配線基板や回路に固有の特性に左右されることなく、いずれのケースにも容易に適用することができる。これにより、事前に位相ずれの評価や調整を行う必要がなくなり、例えばプリント配線基板や回路の設計、製作、品質管理などに要する作業負担を大幅に削減することが可能となる。特に、クロック周波数が高い高周波帯用のプリント配線基板であっても、パタン設計に対する制約を極めて少なくすることが可能となる。
【００２６】
また、レーシング状態を検出するまでに要する時間は、平均してクロックの半周期分、すなわち１８０度変化させるのに要する時間で済むため、クロックの１周期分、すなわち３６０度変化させる場合と比較して、自動調整に要する時間を半減できる。また、レーシング状態は非常に狭い範囲の位相関係でしか発生しないため、最悪位相調整量は一意に検出することができる。したがって、これを基準とした最適位相点も一意に決定することができ、位相調整を容易に自動化できる。また、評価を短時間で終わらせるため、プリント配線基板の配線長に制限を設けて、設計時の位相変動量を最低限に抑えるという設計上の制約も無くなるため、プリント配線基板設計の自由度が拡がる。
【００２７】
［第２の実施形態］
次に、図４を参照して、本発明の第２の実施形態にかかるパルス位相調整装置について説明する。図４は、本発明の第２の実施形態にかかるパルス位相調整装置のレーシング検出部を示すブロック図である。
本実施形態では、レーシング検出部２０の具体例について説明する。パルス位相調整装置１におけるその他の構成については、第１の実施形態と同様でありここでの詳細な説明は省略する。
【００２８】
このレーシング検出部２０は、図４に示すように、フレーム周期カウンタ２１、パルス同期カウンタ２３、およびカウント出力比較部２５から構成されている。
フレーム周期カウンタ２１は、例えば位相調整動作開始後に最初にラッチ回路１２から出力された出力フレームパルスＦＰoutなどを用いて、出力フレームパルスＦＰoutの１周期分にわたり出力クロックＣＬＫoutのパルス数をカウントする機能と、このカウント結果に基づいてレーシング状態発生時に変化しうる出力フレームパルスＦＰoutの各時間位置を示す位置パルス２２をそれぞれ生成して出力する機能とを有している。
【００２９】
パルス同期カウンタ２３は、上記時間位置ごとに設けられて、当該位置パルス２２と同期した出力フレームパルスＦＰoutを検出してカウントし、そのカウント値２４を出力する機能を有している。
カウント出力比較部２５は、パルス同期カウンタ２３のカウント値２４のうち、隣接する２つの時間位置のカウント値２４の両方がしきい値を超えたか否かに基づきレーシング状態の発生を検出する機能と、レーシング状態の検出に応じて検出出力２０Ｓを出力する機能とを有している。
【００３０】
図５は、クロックとフレームパルスの位相関係を示す説明図である。図６は、フレームパルスのラッチ成功回数を示す説明図である。
クロックＣＬＫの立ち上がりタイミングｔ0付近にフレームパルスＦＰの立ち下がりタイミングが位置する場合、フレームパルスＦＰのラッチタイミングはｔ0の前後にふらつき、レーシング状態が発生する。例えば、フレームパルスＦＰの立ち下がりタイミングがタイミングｔ0よりわずかに前に位置する場合、フレームパルスＦＰはｔ0より１つ前のクロックＣＬＫの立ち上がりタイミングでラッチされ、フレームパルスＦＰ−のタイミングで出力される。一方、フレームパルスＦＰの立ち下がりタイミングがタイミングｔ0よりわずかに後に位置する場合、フレームパルスＦＰはｔ0でラッチされ、フレームパルスＦＰ＋のタイミングで出力される。
【００３１】
出力クロックＣＬＫoutの立ち上がりタイミングｔ0を中心として、これらフレームパルスＦＰの立ち下がりタイミングを、−ｄｔから＋ｄｔまで変化させた場合、フレームパルスＦＰがフレームパルスＦＰ−またはフレームパルスＦＰ＋としてラッチされるラッチ成功率は、それぞれ図６のような分布になる。すなわち、フレームパルスＦＰの立ち下がりタイミングが−ｄｔからｔ0に近づくに連れて、そのラッチ成功回数はＮmaxから低減してｔ0で半値となり、ｔ0を越えた後はゼロまで低減する。一方、フレームパルスＦＰ＋については、その立ち上がりタイミングが−ｄｔからｔ0に近づくに連れて、そのラッチ成功回数はゼロから上昇してｔ0で半値となり、ｔ0を越えた後はＮmaxまで上昇する。
【００３２】
したがって、これらフレームパルスＦＰ−，ＦＰ＋のラッチ成功回数をカウントすることにより、フレームパルスＦＰの立ち下がりタイミングが出力クロックＣＬＫoutの立ち上がりタイミングｔ0に近いことを検出できる。
本実施形態では、図６に示すように、出力クロックＣＬＫoutの立ち上がりタイミングｔ0付近において、フレームパルスＦＰ−，ＦＰ＋のラッチ成功回数の両方が、ある程度の値を示していることに着目し、フレームパルスＦＰ−，ＦＰ＋のラッチ成功回数が両方とも所定のしきい値Ｎthを越えた場合、レーシング状態が発生していると判断している。
【００３３】
次に、図７を参照して、本発明の第２の実施形態にかかるパルス位相調整装置の動作について説明する。図７は、本発明の第２の実施形態にかかるパルス位相調整動作を示すフローチャートである。
【００３４】
パルス位相調整動作の開始を示すリセット信号などの初期化信号（図示せず）に応じて、位相制御部３０は、所定の位相制御信号３０Ｓを出力することにより位相調整回路１１の位相調整量を例えばゼロに初期化する（ステップ２００）。この位相調整量の初期化に応じて、位相調整回路１１からは入力クロックＣＬＫinに対して位相調整量がゼロの出力クロックＣＬＫoutが出力される。また、ラッチ回路１２は、この出力クロックＣＬＫoutにより入力フレームパルスＦＰinをラッチし、出力フレームパルスＦＰoutとして出力する。
また、フレーム周期カウンタ２１およびパルス同期カウンタ２３は、上記初期化信号に応じて、自己のカウント値をそれぞれゼロに初期化する（ステップ２０１）。
【００３５】
その後、レーシング検出部２０のフレーム周期カウンタ２１は、パルス位相調整動作の開始後、ラッチ回路１２から最初にラッチ出力された出力フレームパルスＦＰoutを契機として、出力クロックＣＬＫoutに基づきフレーム周期のカウントを開始し、次の出力フレームパルスＦＰoutが出力されうる個々の時間位置の到来に応じて、それぞれの位置パルス２２を生成して順次出力する（ステップ２０２）。これら時間位置は、少なくともフレーム周期と同期する基準時間位置とその前または後に１クロック分だけずれた時間位置を含む。
【００３６】
この際、位相調整回路１１での位相調整方向が遅延増大方向であれば、基準時間位置とその後に１クロック分だけずれた後続時間位置を用い、位相調整回路１１での位相調整方向が遅延減少方向であれば、基準時間位置とその前に１クロック分だけずれた先行時間位置を用いればよい。また、位相調整回路１１での位相調整方向が遅延と減少の両方向であれば、基準時間位置とその前後に１クロック分だけずれた後続時間位置および先行時間位置の両方を用いればよい。また、位相調整量に応じて、基準時間位置から数クロック分ずれた範囲まで後続時間位置や先行時間位置を用いてもよい。
【００３７】
各パルス同期カウンタ３２は、出力クロックＣＬＫoutに基づいて、出力フレームパルスＦＰoutとフレーム周期カウンタ２１からの位置パルス２２とを比較し、両者が同期した回数をカウントしてカウント値２４として出力する（ステップ２０３）。
このようにして、出力フレームパルスＦＰoutのラッチ出力と、これに対する各パルス同期カウンタ２３での動作を繰り返し実行する。
【００３８】
フレーム周期カウンタ２１は、上記初期化信号に応じて、出力フレームパルスＦＰout数のカウントを開始しており、そのカウント数が検出期間に相当する所定フレーム数に達した時点で、判定タイミングを示す判定タイミング信号ＦＰｃを出力する。
カウント出力比較部２５は、出力クロックＣＬＫoutに応じて、これらパルス同期カウンタ２３からのカウント値２４を読み込んで、時間位置が隣接する２つのカウント値２４の組をそれぞれ比較することにより、レーシング状態の発生有無を判定する（ステップ２０４）。
【００３９】
ここで、いずれの組についても両方のカウント値２４がしきい値に達しておらず、検出期間の終了を示す判定タイミング信号ＦＰｃが出力されている場合（ステップ２０４：ＮＯ）、カウント出力比較部２５は、レーシング状態の未検出を示す検出出力２０Ｓを出力する。これに応じて、位相制御部３０は、所定の位相制御信号３０Ｓを出力することにより単位位相量だけ位相調整回路１１の位相調整量を変更し（ステップ２０５）、ステップ２０１へ戻る。
【００４０】
一方、いずれかの組について両方のカウント値２４がしきい値に達している場合（ステップ２０４：ＹＥＳ）、カウント出力比較部２５は、レーシング状態の検出を示す検出出力２０Ｓを出力する。これに応じて、位相制御部３０は、位相制御部３０は、位相調整回路１１における現在の位相調整量、すなわちレーシング状態が発生する最悪位相調整量に基づいて最適位相調整量を算出し（ステップ２０６）、所定の位相制御信号３０Ｓを出力することにより位相調整回路１１の位相調整量を最適位相調整量に設定する（ステップ２０７）。これにより、一連のパルス位相調整動作が終了する。
【００４１】
［第２の実施形態の効果］
このように、本実施形態では、レーシング状態発生時に変化しうる出力フレームパルスの時間位置のうち、少なくとも２つの隣接する時間位置ごとに、当該時間位置と同期した出力フレームパルスをカウントし、両カウント値がともにしきい値を超えたか否かに基づきレーシング状態の発生を検出するようにしたので、比較的簡素な回路構成で、レーシング状態を確実に検出することが可能となる。
【００４２】
［第３の実施形態］
次に、図８および図９を参照して、本発明の第３の実施形態にかかるパルス位相調整装置について説明する。図８は、本発明の第３の実施形態にかかるパルス位相調整装置の構成を示すブロック図であり、図４と同じまたは同等部分には同一符号を付してある。図９は、本発明の第３の実施形態にかかるパルス位相調整装置の動作を示すタイミングチャートである。
【００４３】
本実施形態は、第２の実施形態のうち、レーシング検出部２０において、基準時間位置とその前に１クロック分だけずれた先行時間位置を用いてレーシング状態を検出する場合について説明する。
【００４４】
本実施形態では、図８に示すように、第２の実施形態と比較して、レーシング検出部２０に２つのパルス同期カウンタ２３Ａ，２３Ｂが設けられており、フレーム周期カウンタ２１は、基準時間位置から前に１クロック分だけずれた先行時間位置を示す位置パルス２２Ａと、基準時間位置を示す位置パルス２２Ｂとを生成して出力する。
また、本実施形態では、レーシング検出部２０のカウント出力比較部２５と位相制御部３０とが、１つのＣＰＵ４０から構成されている。
【００４５】
図９では、入力フレームパルスＦＰinとして、入力フレームパルスＦＰ５１，５２，５３が順に入力され、これと並行して入力クロックＣＬＫinが入力された場合の動作が示されている。
入力フレームパルスＦＰ５１が入力された時点において、位相調整回路１１での位相調整量はΔｔに設定されており、入力クロックＣＬＫinに対してΔｔだけ遅延した出力クロックＣＬＫoutが位相調整回路１１から出力されている。
【００４６】
このような位相関係において、ラッチ回路１２は、出力クロックＣＬＫoutに基づき入力フレームパルスＦＰ５１，５２，５３を順次ラッチし、出力フレームパルスＦＰ６１，６２，６３として出力する。
【００４７】
一方、フレーム周期カウンタ２１は、基準時間位置から前に１クロック分だけずれた先行時間位置を示す位置パルス２２Ａと、基準時間位置を示す位置パルス２２Ｂとを、フレーム周期ごとに順次出力している。
【００４８】
この際、入力フレームパルスＦＰ５１の立ち上がりタイミング付近で出力クロックＣＬＫoutの立ち上がりタイミングによりラッチされた場合、先行時間位置ＴS-1に同期したタイミングで出力フレームパルスＦＰ６１が出力される。パルス同期カウンタ２３Ａは、位置パルス２２Ａと出力フレームパルスＦＰ６１との同期を検出し、カウント値Ｎaを＋１する。
【００４９】
その後、入力フレームパルスＦＰ５２が入力されて、その立ち下がりタイミング付近で出力クロックＣＬＫoutの立ち上がりタイミングによりラッチされた場合、後続時間位置ＴS+1に同期したタイミングで出力フレームパルスＦＰ６２が出力される。パルス同期カウンタ２３Ｂは、位置パルス２２Ｂと出力フレームパルスＦＰ６２との同期を検出し、カウント値Ｎbを＋１する。
【００５０】
カウント出力比較部２５は、これらパルス同期カウンタ２３Ａ，２３Ｂから出力されたカウント値２４Ａ，２４Ｂを監視しており、これらカウント値２４Ａ，２４Ｂの両方がしきい値Ｎthに達した場合、レーシング状態の検出を示す検出出力２０Ｓを出力する。
【００５１】
位相制御部３０は、この検出出力２０Ｓに基づいて、現在の位相調整量Δｔ、すなわちレーシング状態が発生する最悪位相調整量に基づいて最適位相調整量Δｔａを算出し、位相調整回路１１へ設定する。これにより、入力クロックＣＬＫinに対して最適位相調整量Δｔａだけ遅延した出力クロックＣＬＫoutが位相調整回路１１から出力される。したがって、その後の入力フレームパルスＦＰ５３は、出力クロックＣＬＫoutの立ち上がりタイミングに応じて、パルス中央付近という安定したタイミングでラッチされることになる。
【００５２】
［第３の実施形態の効果］
このように、本実施形態では、レーシング状態発生時に変化しうる出力フレームパルスの時間位置のうち、基準時間位置と基準時間位置から前に１クロック分だけずれた先行時間位置とついて、当該時間位置と同期した出力フレームパルスをカウントし、両カウント値がともにしきい値を超えたか否かに基づきレーシング状態の発生を検出するようにしたので、極めて簡素な回路構成で、レーシング状態を確実に検出することが可能となる。
【００５３】
［第４の実施形態］
次に、図１０および図１１を参照して、本発明の第４の実施形態にかかるパルス位相調整装置について説明する。図１０は、本発明の第４の実施形態にかかるパルス位相調整装置の構成を示すブロック図であり、図８と同じまたは同等部分には同一符号を付してある。図１１は、本発明の第４の実施形態にかかるパルス位相調整装置の動作を示すタイミングチャートである。
【００５４】
本実施形態は、第２の実施形態のうち、レーシング検出部２０において、基準時間位置とその前後にそれぞれ１クロック分だけずれた先行時間位置および後続時間位置を用いてレーシング状態を検出する場合について説明する。
【００５５】
本実施形態では、図１０に示すように、第２の実施形態と比較して、レーシング検出部２０に２つのパルス同期カウンタ２３Ａ，２３Ｂ，２３Ｃが設けられており、フレーム周期カウンタ２１は、基準時間位置から前に１クロック分だけずれた先行時間位置ＴS-1を示す位置パルス２２Ａと、基準時間位置ＴSを示す位置パルス２２Ｂと、基準時間位置から後に１クロック分だけずれた後続時間位置ＴS+1を示す位置パルス２２Ｃとを生成して出力する。
また、本実施形態では、レーシング検出部２０のカウント出力比較部２５と位相制御部３０とが、１つのＣＰＵ４０から構成されている。
【００５６】
図１１では、入力フレームパルスＦＰinとして、入力フレームパルスＦＰ５１，５２，５３が順に入力され、これと並行して入力クロックＣＬＫinが入力された場合の動作が示されている。
入力フレームパルスＦＰ５１が入力された時点において、位相調整回路１１での位相調整量はΔｔに設定されており、入力クロックＣＬＫinに対してΔｔだけ遅延した出力クロックＣＬＫoutが位相調整回路１１から出力されている。
【００５７】
このような位相関係において、ラッチ回路１２は、出力クロックＣＬＫoutに基づき入力フレームパルスＦＰ５１，５２，５３を順次ラッチし、出力フレームパルスＦＰ６１，６２，６３として出力する。
【００５８】
一方、フレーム周期カウンタ２１は、基準時間位置から前に１クロック分だけずれた先行時間位置を示す位置パルス２２Ａと、基準時間位置を示す位置パルス２２Ｂと、基準時間位置から後に１クロック分だけずれた後続時間位置ＴS+1を示す位置パルス２２Ｃとを、フレーム周期ごとに順次出力している。
【００５９】
この際、入力フレームパルスＦＰ５１の立ち下がりタイミング付近で出力クロックＣＬＫoutの立ち上がりタイミングによりラッチされた場合、後続時間位置ＴS+1に同期したタイミングで出力フレームパルスＦＰ６１が出力される。パルス同期カウンタ２３Ｃは、位置パルス２２Ｃと出力フレームパルスＦＰ６１との同期を検出し、カウント値Ｎcを＋１する。
【００６０】
その後、入力フレームパルスＦＰ５２が入力されて、その立ち上がりタイミング付近で出力クロックＣＬＫoutの立ち上がりタイミングによりラッチされた場合、基準時間位置ＴSに同期したタイミングで出力フレームパルスＦＰ６２が出力され、位置パルス２２Ｂと同期する。パルス同期カウンタ２３Ｂは、これら位置パルス２２Ｂと出力フレームパルスＦＰ６２との同期を検出し、カウント値Ｎbを＋１する。
【００６１】
カウント出力比較部２５は、これらパルス同期カウンタ２３Ａ，２３Ｂ，２３Ｃから出力されたカウント値２４Ａ，２４Ｂ，２４Ｃを監視しており、例えば出力フレームパルスＦＰ６２の出力後、カウント値２４Ｂ，２４Ｃの両方がしきい値Ｎthに達した場合、レーシング状態の検出を示す検出出力２０Ｓを出力する。
【００６２】
位相制御部３０は、この検出出力２０Ｓに基づいて、現在の位相調整量Δｔ、すなわちレーシング状態が発生する最悪位相調整量に基づいて最適位相調整量Δｔａを算出し、位相調整回路１１へ設定する。これにより、入力クロックＣＬＫinに対して最適位相調整量Δｔａだけ遅延した出力クロックＣＬＫoutが位相調整回路１１から出力される。したがって、その後の入力フレームパルスＦＰ５３は、出力クロックＣＬＫoutの立ち上がりタイミングに応じて、パルス中央付近という安定したタイミングでラッチされることになる。
【００６３】
［第４の実施形態の効果］
このように、本実施形態では、レーシング状態発生時に変化しうる出力フレームパルスの時間位置のうち、基準時間位置と基準時間位置から前に１クロック分だけずれた先行時間位置と、基準時間位置から後に１クロック分だけずれた後続時間位置とについて、当該時間位置と同期した出力フレームパルスをカウントし、両カウント値がともにしきい値を超えたか否かに基づきレーシング状態の発生を検出するようにしたので、位相調整量の調整方向として遅延と減少のいずれの方向に制御する場合であっても対応することができ、位相調整回路１１の自由度が拡がる。
【００６４】
［実施形態の拡張］
以上の各実施形態では、異なるプリント配線基板や装置との間でフレームパルスの受け渡しを行う場合を例として説明したが、複数本のデータ信号を受け渡すことも可能である。図１２は、本発明にかかるパルス位相調整装置の実施例を示す説明図である。
【００６５】
図１２では、送側ユニット８Ａのラッチ回路８１，８２により、クロックＣＬＫに基づきデータ信号ＤおよびフレームパルスＦＰをラッチし、互いに同期した状態でｎ本のデータ信号とフレームパルスを並行して出力するとともにクロックＣＬＫを出力する。一方、受側ユニット８Ｂでは、本発明のパルス位相調整装置１の位相調整回路１１で位相調整した出力クロックＣＬＫoutに基づいて、ラッチ回路１２により入力フレームパルスＦＰinをラッチ出力するとともに、ラッチ回路１３により入力データ信号Ｄｉｎをラッチ出力する。これにより、フレームパルスで位相が最適化された出力クロックＣＬＫoutにより、複数本の入力データ信号Ｄｉｎを正確にラッチ出力することができる。
【００６６】
また、第３および第４の実施形態では、２つまたは３つのパルス同期カウンタを用いた場合を例として説明したが、これに限定されるものではなく、４つ以上のパルス同期カウンタを用いて、それぞれの時間位置に同期位置した出力フレームパルスをカウントするようにしてもよい。
【００６７】
また、第３および第４の実施形態では、レーシング検出部２０のカウント出力比較部２５と位相制御部３０とを１つのＣＰＵ４０から構成したので、パルス位相調整装置１の回路構成を簡素化することができる。なお、これらカウント出力比較部２５と位相制御部３０については、専用の回路部で構成してもよい。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態にかかるパルス位相調整装置の構成を示すブロック図である。
【図２】レーシング状態を示す説明図である。
【図３】本発明の第１の実施形態にかかるパルス位相調整動作を示すフローチャートである。
【図４】本発明の第２の実施形態にかかるパルス位相調整装置のレーシング検出部を示すブロック図である。
【図５】クロックとフレームパルスの位相関係を示す説明図である。
【図６】フレームパルスのラッチ成功率を示す説明図である。
【図７】図７は、本発明の第２の実施形態にかかるパルス位相調整動作を示すフローチャートである。
【図８】本発明の第３の実施形態にかかるパルス位相調整装置の構成を示すブロック図である。
【図９】本発明の第３の実施形態にかかるパルス位相調整装置の動作を示すタイミングチャートである。
【図１０】本発明の第４の実施形態にかかるパルス位相調整装置の構成を示すブロック図である。
【図１１】本発明の第４の実施形態にかかるパルス位相調整装置の動作を示すタイミングチャートである。
【図１２】本発明にかかるパルス位相調整装置の実施例を示す説明図である。
【図１３】自動位相調整方法を示す説明図である。
【符号の説明】
【００６９】
１…パルス位相調整装置、１０…位相調整部、１１…位相調整回路、１２，１３…ラッチ回路、２０…レーシング検出部、２０Ｓ…検出出力、２１…フレーム周期カウンタ、２２，２２Ａ，２２Ｂ，２２Ｃ…位置パルス、２３，２３Ａ，２３Ｂ，２３Ｃ…パルス同期カウンタ、２４，２４Ａ，２４Ｂ，２４Ｃ…カウント値、２５…カウント出力比較部、３０…位相制御部、３０Ｓ…位相制御信号、４０…ＣＰＵ、ＣＬＫin…入力クロック、ＣＬＫout…出力クロック、ＦＰin，５１，５２，５３…入力フレームパルス、ＦＰout，６１，６２，６３…出力フレームパルス。
【図１】
2009194741.tif 000003
【図２】
2009194741.tif 000004
【図３】
2009194741.tif 000005
【図４】
2009194741.tif 000006
【図５】
2009194741.tif 000007
【図６】
2009194741.tif 000008
【図７】
2009194741.tif 000009
【図８】
2009194741.tif 000010
【図９】
2009194741.tif 000011
【図１０】
2009194741.tif 000012
【図１１】
2009194741.tif 000013
【図１２】
2009194741.tif 000014
【図１３】
2009194741.tif 000015