(57)【要約】【課題】通信中に入力信号を止めずに、ＡＧＣのゲイン制御を行いながらＤＣオフセットを計算し、随時ＤＣオフセットキャンセルを行え、更にＤＣオフセットキャンセラの引き込み時に発生する受信信号の歪みによりＡＧＣが誤動作しないように、ＤＣオフセットキャンセルとＡＧＣを精確に連動させて制御可能な無線通信の受信装置を提供する。【解決手段】直交復調器から復調部への受信信号を時間平均してＤＣオフセット値を検出し、ＤＣオフセット値を直交復調器から復調部への信号路にフィードバックするオフセット値計算部１８と、直交復調器から復調部への受信信号のパワーを算出かつ時間平均してＡＧＣ信号を生成し、増幅器の利得を制御する自動利得制御部１９と、オフセット値計算部のＤＣオフセット値検出動作と自動利得制御部のＡＧＣ信号算出動作とを連動（同期）させて制御する制御部２０と、を具備する。【選択図】図１
2009088972.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を直交復調する直交復調器、直交復調された受信信号からシンボルを復調する復調部、並びに該復調部より前の段に設けられ受信信号を増幅する増幅器を備えた無線通信の受信装置において、
前記直交復調器から前記復調部への受信信号を時間平均してＤＣオフセット値を検出し、そのＤＣオフセット値をキャンセルするために該ＤＣオフセット値を前記直交復調器から前記復調部への信号路にフィードバックするオフセット値計算部と、
前記直交復調器から前記復調部への受信信号のパワーを算出かつ時間平均してＡＧＣ信号を生成し、前記増幅器の利得を制御する自動利得制御部と、
前記オフセット値計算部のＤＣオフセット値検出動作と前記自動利得制御部のＡＧＣ信号算出動作とを連動（同期）させて制御する制御部と、
を具備したことを特徴とする無線通信の受信装置。
【請求項２】
前記オフセット値計算部は、
受信信号を第１の周波数特性を持つローパスフィルタで平均してＤＣオフセット値を検出する高速平均部と、
前記受信信号を前記第１の周波数特性よりも狭帯域な第２の周波数特性を持つローパスフィルタで平均してＤＣオフセット値を検出する通常平均部と、
前記高速平均部で検出されたＤＣオフセット値と前記通常平均部で検出されたＤＣオフセット値とを前記制御部からの高速平均と通常平均の切り替え信号に応じて選択する選択部と、
を備えたことを特徴とする請求項１に記載の無線通信の受信装置。
【請求項３】
前記自動利得制御部は、
受信信号のパワーを計算するパワー計算部と、
計算したパワーを時間平均する平均部と、
時間平均されたパワー値に基づき前記増幅器のゲイン調整に対応したＡＧＣ信号を算出するゲイン計算部とを備え、
前記平均部は、
通信を開始する初期引き込み時は前記パワー計算部からのパワー値を第３の周波数特性を持つローパスフィルタで平均する高速平均部と、
通常モード時は前記パワー計算部からのパワー値を前記第３の周波数特性よりも狭帯域な第４の周波数特性を持つローパスフィルタで平均する通常平均部とを備え、
前記高速平均部からの平均値と前記通常平均部からの平均値とを、前記制御部からの初期引き込みと通常モードの切替制御信号により選択的に切り替え可能とし、前記平均部のパワー平均動作の開始と停止を、前記制御部の平均開始と停止の制御信号により制御可能とすることを特徴とする請求項１に記載の無線通信の受信装置。
【請求項４】
前記自動利得制御部は、前記自動利得制御部の前記平均部のパワー平均動作を開始及び停止させるレジスタ部を備え、
前記制御部からの前記自動利得制御部のパワー平均動作の開始と停止の制御信号は、ハイレベル／ローレベルの信号とし、ハイレベルのとき前記レジスタ部に前記受信信号のパワー値をラッチ及び出力させてパワー平均動作を実行可能とし、ローレベルのとき前記レジスタ部に前記受信信号のパワー値をラッチさせずに一定値を出力させて実態質的にパワー平均動作を停止可能とすることを特徴とする請求項１乃至３のいずれ１つに記載の無線通信の受信装置。
【請求項５】
前記制御部は、操作部からの通信開始を示す信号及び前記自動利得制御部からのＡＧＣ信号に基づいて制御動作を行うものであって、
前記ＡＧＣ信号が大きくなるように変化することによって前記ＤＣオフセット値が大きくなった場合、前記オフセット値計算部で高速平均動作によるＤＣオフセット値の検出を行い、その高速平均期間は前記自動利得制御部でのパワー平均動作を停止し、高速平均化にてＤＣオフセットが除去されたところで、前記自動利得制御部でのパワー平均動作を開始すると同時に前記オフセット値計算部で通常平均動作に切り替える制御を行うことを特徴とする請求項１乃至４のいずれか１つに記載の無線通信の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信システムで使用可能な無線端末に組み込まれる受信装置に係り、特にＲＦ(高周波)部のアナログ部に発生する不要な直流成分である直流オフセット（以下、ＤＣオフセットという）を除去する機能とＡＧＣ(自動利得制御)機能を備えた受信装置に関するものである。
【背景技術】
【０００２】
無線通信システムにおける無線装置の受信装置では、ＲＦ部のアナログ部で受信した信号をベースバンドに変換する。そして、ＲＦ部によって周波数変換された信号をデジタル信号に変換し、そのデジタル信号のレベルを測定することによってＲＦ部のアナログ部で発生するＤＣオフセットを検出しそのオフセットをアナログ部にフィードバックしてＤＣオフセットをキャンセルしたり受信信号の強弱に伴って信号レベルの適正化を行っている。
【０００３】
ところで、このような無線通信の受信装置において、ＲＦ部のアナログ部で発生するＤＣオフセットを検出しそのオフセットをアナログ部にフィードバックしてＤＣオフセットをキャンセルするＤＣオフセットキャンセラは、通信開始時などの初期引き込み時やＶＧＡ(可変利得増幅器)の利得が大きく変化した場合、出力信号に大きな振幅やパルス状の振幅を生じる場合がある。この大きな振幅によりＡＧＣが行っているパワー平均の計算に誤差が生じ正しくＡＧＣ動作が行われない問題が生じる。
【０００４】
従来の無線通信システムにおける自動ゲイン制御技術として、ある受信感度を超える信号を受信すると、ゲイン制御回路がアンプのゲイン粗制御を行った後、ＤＣオフセットをキャンセルし、アンプのゲインを高精度に設定し、オートゲインコントロール処理を終了することによって、ベースバンド処理部に負担をかけることなく、オートゲインコントロール処理を短時間で、かつ高精度に行うものが開示されている（特許文献１参照）。
【０００５】
また、入力信号とフィードバック信号との差信号を増幅するオフセット除去機能を備えた可変利得増幅回路において、増幅回路の出力信号の周波数成分のうち所定の低域成分のみを増幅回路の反転端子にフィードバックすることによって、増幅回路の利得を変化させても、この利得の変化に伴う下限周波数の変動を抑えかつ良好なオフセットキャンセルを可能とした可変利得増幅器が開示されている（特許文献２参照）。
【０００６】
さらに、電源が投入された直後所定期間に亘り、直交検波器より前段に設けられている利得調整回路例えばＰＩＮアッテネータやＡＧＣアンプの減衰率又は増幅率を制御して、直交検波器への無入力状態を発生させ、無入力状態が続いている間における復調器への入力を平均化し、復調器におけるＤＣオフセット調整量を決定することによって、高安定の受信感度、隣接チャネル選択度特性、オフセット調整量を決定するに要する時間の短縮を実現するＤＣオフセット調整回路が開示されている（特許文献３参照）。
【０００７】
しかしながら、特許文献１及び２のいずれの文献にも、ＤＣオフセットキャンセラの引き込み時に発生する受信信号の歪みによりＡＧＣが誤動作しないように、ＡＧＣのゲインの制御により、ＤＣオフセット値を求める平均の時定数を切り替えるようにすることで、ＤＣオフセットキャンセルとＡＧＣを精確に連動（同期）させて制御するものではなかった。  
また、特許文献３は、直交検波器２４の前段の入力信号を無入力状態にして復調器２６でＤＣオフセットを計算しており、無入力状態にするため、ＡＧＣのゲインを最小ゲインとしなければならない。このときは、通信はできなくなる。つまり、ＤＣオフセットを計算するためには、通信を開始する前に行わなければならないという制約がある。
【特許文献１】特開２００４−６４５０５号公報
【特許文献２】特開２００３−１７４３４０号公報
【特許文献３】特開２０００−２１６８３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は上記の問題に鑑み、通信中に入力信号を止めずに、さらにＡＧＣのゲイン制御を行いながらＤＣオフセットを計算し、随時ＤＣオフセットキャンセルを行うことができる無線通信の受信装置を提供することを目的とするものである。  
また、本発明の目的は、ＤＣオフセットキャンセラの引き込み時に発生する受信信号の歪みによりＡＧＣが誤動作しないように、ＡＧＣのゲインの制御により、ＤＣオフセット値を求める平均の時定数を切り替えるようにすることで、ＤＣオフセットキャンセルとＡＧＣを精確に連動（同期）させて制御することができる無線通信の受信装置を提供することである。
【課題を解決するための手段】
【０００９】
本願発明の一態様によれば、受信信号を直交復調する直交復調器、直交復調された受信信号からシンボルを復調する復調部、並びに該復調部より前の段に設けられ受信信号を増幅する増幅器を備えた無線通信の受信装置において、前記直交復調器から前記復調部への受信信号を時間平均してＤＣオフセット値を検出し、そのＤＣオフセット値をキャンセルするために該ＤＣオフセット値を前記直交復調器から前記復調部への信号路にフィードバックするオフセット値計算部と、前記直交復調器から前記復調部への受信信号のパワーを算出かつ時間平均してＡＧＣ信号を生成し、前記増幅器の利得を制御する自動利得制御部と、前記オフセット値計算部のＤＣオフセット値検出動作と前記自動利得制御部のＡＧＣ信号算出動作とを連動（同期）させて制御する制御部と、を具備したことを特徴とする無線通信の受信装置が提供される。
【発明の効果】
【００１０】
本発明によれば、通信中に入力信号を止めずに、さらにＡＧＣのゲイン制御を行いながらＤＣオフセットを計算し、随時ＤＣオフセットキャンセルを行うことができる無線通信の受信装置を提供することができる。  
また、本発明によれば、ＤＣオフセットキャンセラの引き込み時に発生する受信信号の歪みによりＡＧＣが誤動作しないように、ＡＧＣのゲインの制御により、ＤＣオフセット値を求める平均の時定数を切り替えるようにすることで、ＤＣオフセットキャンセルとＡＧＣを正確に連動（同期）させて制御することができる無線通信の受信装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
発明の実施の形態について図面を参照して説明する。本発明の実施形態では、無線により通信を行う無線装置（例えば携帯電話機）の受信装置について説明する。
【００１２】
図１は本発明の一実施形態の無線通信の受信装置のブロック図を示している。  
図１において、無線通信の受信装置１００は、アンテナ１１により受信されたデジタル変調信号を含んだ高周波信号は、利得(ゲイン)切替え可能な低雑音増幅器（以下、ＬＮＡと略記）１２により増幅され、直交復調器１３によりベースバンド信号（基本波と同相成分のＩ信号および直交成分のＱ信号）に変換され、ノイズや干渉波を除去するためのローパスフィルタ１４によりフィルタリングされ、加算器１５においてオフセットを除去するためにＤＣオフセット値が加算され、可変利得増幅器（以下、ＶＧＡと略記）１６により増幅される。
【００１３】
ＬＮＡ１２は自動利得制御部（以下、ＡＧＣ部と略記）１９の制御によって数段階（例えば２段階）にゲイン調整されるものであり、ＶＧＡ１６はＡＧＣ部１９の制御によって連続的にゲイン調整されるものである。
【００１４】
ＶＧＡ１６により増幅された信号は、Ａ／Ｄ変換部（以下、ＡＤＣと略記）１７によりアナログ信号がデジタル信号に変換される。デジタル信号に変換された信号は、オフセット値計算部１８で、ＤＣオフセット値が計算され、ＡＤＣ１７より前段のアナログ部に設けられた加算器１５にフィードバックされ、ＤＣオフセット値が減算されることによってオフセットの除去を行う。また、デジタル信号に変換された信号は、ＡＧＣ部１９でゲインが計算され、ＶＧＡ１６，ＬＮＡ１２の利得の制御を行う。
【００１５】
オフセット値計算部１８は、ＡＤＣ１７からのデジタル変換された信号をある期間平均化することによってＤＣオフセット値を生成し、加算器１５にネガティブフィードバックにするものである。また、ＡＧＣ部１９は、ＡＤＣ１７からのデジタル変換された信号に基づきパワー計算し、ある期間平均化した後、ＶＧＡ１６及びＬＮＡ１２それぞれのゲイン調整に対応した利得制御信号（以下、ＡＧＣ信号）を算出するものである。
【００１６】
制御部２０は、操作部２３からの通信開始を示す信号及びＡＧＣ部１９からのＡＧＣ信号に基づいて制御動作を行うものであって、オフセット値計算部１８のＤＣオフセット値検出動作とＡＧＣ部１９のＡＧＣ信号算出動作とを連動（同期）させて制御する機能を有するものである。
【００１７】
そして、ＡＤＣ１７により変換されたデジタル信号はデジタルフィルタ２１でフィルタリングされ、復調部２２で、デジタル化したベースバンド信号に含まれるシンボル０，１の本来のデジタル情報の信号に最終的に復調される。
【００１８】
図２はオフセット値計算部のブロック図を示している。  
図２において、オフセット値計算部１８は、受信信号を第１の周波数特性をもつローパスフィルタで平均してＤＣオフセット値を検出する高速平均部１８１と、受信信号を第１の周波数特性よりも狭帯域な第２の周波数特性を持つローパスフィルタで平均してＤＣオフセット値を検出する通常平均部１８２と、高速平均部１８１で検出されたＤＣオフセット値と通常平均部１８２で検出されたＤＣオフセット値とを制御部２０からの高速平均と通常平均の切り替え信号に応じて選択する選択部１８３とを備えている。
【００１９】
オフセット値計算部１８は、ＡＤＣ１７からの受信信号を時間平均しＤＣオフセット値を求める。受信信号は、高速に平均を求める高速平均部１８１、又は、通常の速度で平均を求める通常平均部１８２により平均される。高速平均は時間平均するための時間（時定数）が短く、高速に平均を求めることができるが、時定数が短いため平均値が揺らいでしまう。通常の平均は、時間平均するための時間（時定数）が長いため、平均を求めるまでの時間がかかるが、平均値は安定する。これら２つの時間に応じた平均を求めるモードを制御部２０により切り替える。具体的には、高速平均部１８１から出力される平均値と通常平均部１８２から出力される平均値とを選択部１８３に入力し、制御部２０からの高速平均／通常平均切り替え信号によりいずれか一方の平均値に選択的に切り替えて出力する。
【００２０】
図３はＡＧＣ部のブロック図を示している。  
図３において、ＡＧＣ部１９は、ＡＤＣ１７からの受信信号のパワーを計算するパワー計算部１９１と、計算したパワーを時間平均する平均部１９２と、平均化されたパワーに基づきＶＧＡ１６とＬＮＡ１２それぞれのゲイン調整に対応したＡＧＣ信号を算出するゲイン計算部１９３とを備えている。連続的にゲイン調整することが必要とされるＶＧＡ１６のＡＧＣ信号は、制御部２０へも供給される。
【００２１】
平均部１９２は、図示していないが、通信を開始する初期引き込み時はパワー計算部１９１からのパワー値を第３の周波数特性を持つローパスフィルタで平均することにより、初期引き込み時に時間(時定数)が短い高速のパワー平均を行う高速平均部と、通常モード時はパワー計算部１９１からのパワー値を第３の周波数特性よりも狭帯域な第４の周波数特性を持つローパスフィルタで平均することにより、通常モード時に時間(時定数)が長い通常のパワー平均を行う通常平均部とを備え、これら２つの平均部を制御部２０からの初期引き込み／通常モード切替制御信号により切り替え可能としている。また、平均部１９２は、平均動作の開始と停止が、制御部２０の平均開始／停止制御信号により制御可能とされている。
【００２２】
図４は制御部のブロック図を示している。  
図４において、制御部２０は、ＡＧＣ部１９からのＡＧＣ信号を入力し、ＡＧＣ信号の時間的な変化量をしきい値と比較することによってゲイン変化量の大小を検出するゲイン可変計算部２０１と、通信開始を示す信号を入力し、通信開始を示す信号の有無に応じたＡＧＣ初期引き込み／通常モード切替信号をＡＧＣ部１９に供給するＡＧＣ初期引き込み／通常モード切替部２０２と、ゲイン可変計算部２０１からの出力とＡＧＣ初期引き込み／通常モード切替部２０２からの出力とを入力し、高速平均／通常平均切り替え信号を生成してオフセット値計算部１８へ供給するオフセット値計算部１８の高速平均／通常平均切り替え部２０３と、ゲイン可変計算部２０１からの出力とＡＧＣ初期引き込み／通常モード切替部２０２からの出力とを入力し、平均開始／停止制御信号を生成してＡＧＣ部１９へ供給するＡＧＣ平均開始／停止切り替え部２０４と、を備えている。
【００２３】
制御部２０は、通信開始時(ここでは受信開始時)は、ＡＧＣ初期引き込みを行うため、ＡＧＣ部１９及びオフセット値計算部１８を初期引き込みに制御する。  
制御部２０は、通常モードでは、ＡＧＣ部１９はゲインを更新するごとに(これは受信信号の大小に応じてゲインが一定期間ごとに変更されることを言う)更新したゲインを制御部２０に報告し、制御部２０は報告されたゲインから、ＤＣオフセット値が大きくなるか否か判定し、ＤＣオフセット値が大きくなる場合、オフセット値計算部１８を高速平均に制御し、かつＡＧＣ部１９の平均動作を停止する。なお、ゲインの更新では、一定期間ごとのゲイン変化に対する更新を行うが、ゲイン変動がなければ結果的に同じ値となる。受信信号の大きさの変動、例えば受信電波の大きさに急激な変動が生じた時などにはゲインが一定期間ごとに更新(変更)されることになる。
【００２４】
図５は制御部のフローチャートを示している。  
図５において、通信開始は、例えば受信装置の受信ボタンが操作されたときに行われる（ステップＳ1）。この通信開始によって、初期引き込みが開始される（ステップＳ2）。初期引き込み開始時は、オフセット値計算部１８を高速平均に切り替え（ステップＳ3）、かつＡＧＣ部１９の平均部１９２の平均動作を停止する（ステップＳ4）。そして、オフセット値計算部１８の高速平均が収束する時間経過したら（ステップＳ5）、オフセット値計算部１８を通常平均に設定し（ステップＳ6）、ＡＧＣ部１９の初期引き込みに入る（ステップＳ7）。そして、ＡＧＣ部１９の初期引き込み時間を経過したら（ステップＳ8）、ＡＧＣ部１９の平均部１９２を通常モードに設定し（ステップＳ9）、通信状態に入る（ステップＳ10）。
【００２５】
通常の通信時でＡＧＣ部１９のゲインが更新されたとき（ステップＳ11）、前に設定されていたゲインと更新されたゲインを比較し（ステップＳ12）、比較結果からＤＣオフセット値が大きくなるか否か判定し（ステップＳ13）、ＤＣオフセット値が大きくなる場合、オフセット値計算部１８を高速平均に設定し（ステップＳ14）、ＡＧＣ部１９の平均部１９２の平均動作を停止する（ステップＳ15）。そして、オフセット値計算部１８の平均値が収束するまでの時間が経過したら（ステップＳ16）、オフセット値計算部１８を通常平均に設定し（ステップＳ17）、ＡＧＣ部１９の平均部１９２の平均動作を開始させる（ステップＳ18）。
【００２６】
なお、上記のステップＳ4及びＳ15におけるＡＧＣ部１９の平均動作停止というのは、受信信号の時間変動を反映した実質的なパワー平均動作を停止することであり、この停止期間にはパワー値出力として一定のパワー値を出力し続けるようにしてある。
【００２７】
従来では、ＤＣオフセット値が大きい場合、ＡＧＣ部１９のパワー平均が正しく計算できずＡＧＣ部１９が正しく制御されない瞬間が生じ受信品質が劣化する場合があった。しかし、本実施形態のように、ゲインの変化時や初期引き込みの際、ＤＣオフセット値が大きくなった場合、そのまま、受信信号のパワー平均を取るのでなく、オフセット値計算部１８で高速平均をとりその期間はＡＧＣ部１９でのパワー平均を停止し、ＤＣオフセット値が除去されたところで、ＡＧＣ部１９のパワー平均を開始することによって、ＤＣオフセットの影響をなくし、受信品質を良好に保ったままＤＣオフセットを除去することができる。言い換えれば、利得が大きくなるように変化するとＤＣオフセットも大きくなるという現象が生じるので、ＡＧＣ部とオフセット値計算部とを連動(同期)させて制御することによって、ＡＧＣの誤動作及びＤＣオフセットによる受信品質の劣化を無くすことができる。
図６はパワー平均停止方法を示すＡＧＣ部のブロック図を示している。  
図６において、ＡＧＣ部１９は、図３で説明したのと同様に、パワー計算部１９１と、平均部１９２と、ゲイン計算部１９３とを備えている。
【００２８】
平均部１９２は、パワー計算部１９１から供給される入力データを、平均開始／停止制御信号のハイレベル／ローレベルに応じてハイレベルの時はクロックＣＫの周期でデータをラッチして出力し、ローレベルの時はデータのラッチを停止して停止前にラッチしたデータを出力し続けるレジスタ部１９２-1と、レジスタ部１９２-1から出力されるパワー値をある期間ごとに平均するパワー平均部１９２-2とを備えている。なお、平均開始／停止制御信号がローレベルの期間は、平均部１９２はパワー計算されたデータの取り込みを停止して停止前のデータを出力し続けるので、実質的にパワー平均計算の動作を停止している状態、と言うことができる。
【００２９】
ゲイン計算部１９３は、図３と同様に、平均部１９２からの時間的に平均化されたパワー値をＶＧＡ１６及びＬＮＡ１２のそれぞれのゲイン調整に対応したゲイン制御値であるＡＧＣ信号に変換して、ＶＧＡ１６及びＬＮＡ１２に供給する。なお、ＶＧＡ１６へ供給されるＡＧＣ信号は制御部２０へも供給される。
【００３０】
上記の構成では、パワー計算部１９１でパワー計算された信号は一旦レジスタ部１９２-1によりラッチされた後、パワー平均部１９２-2でパワー平均計算される。制御部２０からの平均開始／停止制御信号は、ハイレベル／ローレベルの信号とし、ハイレベルのときレジスタ部１９２-1をラッチさせるイネーブル(enable)信号となり、ローレベルのときレジスタ部１９２-1にラッチさせないデジスエイブル(disable)信号となる。このようにすることで、パワー平均の開始／停止を制御することができる。レジスタ部１９２の詳細な動作については図７及び図８で説明する。
【００３１】
なお、図３の平均部の説明で述べたのと同様に、パワー平均部１９２-２では初期引き込み／通常モード切り替え制御を行って、図示しない高速平均部と通常平均部の切り替えを行えるようになっているが、ここでは本実施形態の主旨ではないので説明を省略している。
【００３２】
図７はレジスタ部１９２-1の具体的な構成例を示している。レジスタ部１９２-1は、選択回路３１と、Ｄ形のフリップフロップ（以下、Ｆ／Ｆ）３２とを備えている。  
選択回路３１は、パワー計算部１９１から供給される入力データの端子‘１’とＦ／Ｆ３２からの出力データを入力する端子‘０’を、平均開始／停止制御信号のハイレベル，ローレベルに応じて選択的に切り替える。平均開始／停止制御信号がハイレベルのときは入力データの端子‘１’が選択されて、パワー計算部１９１から供給されるデータが選択回路３１から出力される。平均開始／停止制御信号がローレベルのときは端子‘０’が選択されて、Ｆ／Ｆ３２からの出力データが選択回路３１から出力される。選択回路３１で選択されたデータは、Ｆ／Ｆ３２の端子Ｄに入力される。
【００３３】
Ｆ／Ｆ３２は、選択回路３１からのデータが入力する端子Ｄと、クロックＣＫが入力するクロック端子と、出力端子Ｑと、反転出力端子/Ｑを備え、例えばクロックの立ち上がりタイミングで端子Ｄに入力するデータをクロック周期ごとにラッチして出力端子Ｑから出力する。Ｆ／Ｆ３２の出力データは、選択回路３１の端子‘０’に入力されており、端子‘０’が選択されたときにはクロック周期ごとにＦ／Ｆ３２の出力データがＦ／Ｆ３２の端子Ｄに供給されることになり、常に同じデータ(選択回路３１が切り替わる前のラッチデータ)がＦ／Ｆ３２から出力され続けることになる。
【００３４】
図８は図７の回路動作を説明するタイミングチャートである。  
選択回路３１では制御部２０からの平均開始／停止制御信号のハイレベル及びローレベルに応じてＦ／Ｆ３２の端子Ｄへ出力する信号が切り替えられるので、平均開始制御信号（ハイレベル）が供給されているときは、パワー計算部１９１からのパワー計算されたデータ（このデータは受信信号の時間変動を反映したデータであり、図ではパワー計算されたデータ列をａ，ｂ，ｃ，…としてある）が入力データとしてＦ／Ｆ３２の端子Ｄへ供給され、Ｆ／Ｆ３２ではクロックＣＫの立ち上がりのタイミングで入力データをラッチ（取り込み）し、Ｆ／Ｆ３２からはそのクロック周期でラッチ（取り込まされた）されたデータが出力端子Ｑから順次出力される。つまり、ＡＧＣ部１９での平均開始動作時には、レジスタ部１９２-1の出力データはクロック周期ごとに更新されて出力されることになる。
【００３５】
その後、平均停止制御信号（ローレベル）が供給されると、選択回路３１の出力データが入力データとしてＦ／Ｆ３２の端子Ｄへ供給され、Ｆ／Ｆ３２ではＦ／Ｆ３２の平均動作停止前の出力データが選択回路３１を通してＦ／Ｆ３２の入力側にクロックＣＫの周期で順次帰還され再入力され続ける結果、Ｆ／Ｆ３２は平均動作停止前にラッチしたのと同じデータ(受信信号の変動を反映しない一定値)を出力し続けることになる。つまり、ＡＧＣ部１９での平均停止動作時には、レジスタ部１９２-1の出力データは更新されることなく一定のデータが出力されることになる。
【００３６】
なお、以上述べた本発明の実施形態の構成で、ＡＧＣの平均開始／停止制御信号をＤＣオフセット値の高速平均／通常平均切り替え信号と共通化して使用することもできる。共通化した制御信号として使用する場合は、制御信号がハイレベルのときＡＧＣ部１９の平均開始とオフセット値計算部１８の通常平均を選択し、制御信号がローレベルのときＡＧＣ部１９の平均停止とオフセット値計算部１８の高速平均を選択するようにする。
【００３７】
図９は制御信号をこのように共通化した場合のＤＣオフセット値と制御信号の関係を示している。制御信号がローレベルの時、すなわち、オフセット値計算部１８が高速平均で、ＡＧＣ部１９のパワー平均部１９２-2が停止している期間は、ＤＣオフセット値が高速に収束され、収束後は制御信号をハイレベルにしてＡＧＣ部１９のパワー平均部１９２-2の平均動作を開始し、ＤＣオフセット値は通常平均を選択する。このように制御することで、ハイレベル／ローレベルだけの制御信号で制御することが可能となり、制御部２０の構成及び動作を簡単にすることができる。
【００３８】
本実施形態によれば、通信中に入力信号を止めずに、さらにＡＧＣのゲイン制御を行いながらＤＣオフセットを計算し、随時ＤＣオフセットキャンセルを行うことができる。また、ＤＣオフセットキャンセラの引き込み時に発生する受信信号の歪みによりＡＧＣが誤動作しないように、ＡＧＣのゲインの制御により、ＤＣオフセット値を求める平均の時定数を切り替えるようにすることで、ＤＣオフセットキャンセルとＡＧＣを精確に連動（同期）させて制御することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態の無線通信の受信装置を示すブロック図。
【図２】図１におけるオフセット値計算部の構成を示すブロック図。
【図３】図１におけるＡＧＣ部の構成を示すブロック図。
【図４】図１における制御部の構成を示すブロック図。
【図５】図１における制御部の動作を説明するフローチャート。
【図６】ＡＧＣ部におけるパワー平均停止方法を示すブロック図。
【図７】図６におけるレジスタ部の構成例を示すブロック図。
【図８】図７の動作を説明するタイミングチャート。
【図９】ＡＧＣの平均開始／停止制御信号とＤＣオフセット値の通常平均／高速平均切り替え信号を共通化して使用する場合のＤＣオフセット値と制御信号の時間関係を示すタイミングチャート。
【符号の説明】
【００４０】
１２…低雑音増幅器(増幅器)
１３…直交復調器
１５…加算器
１６…可変利得増幅器(増幅器)
１８…オフセット値計算部
１９…自動利得制御部
２０…制御部
２２…復調部
【図１】
2009088972.tif 000003
【図２】
2009088972.tif 000004
【図３】
2009088972.tif 000005
【図４】
2009088972.tif 000006
【図５】
2009088972.tif 000007
【図６】
2009088972.tif 000008
【図７】
2009088972.tif 000009
【図８】
2009088972.tif 000010
【図９】
2009088972.tif 000011