(57)【要約】【課題】供給されたデータ信号をデータ線に遅延してサンプリングするのを防止する。【解決手段】水平帰線期間において基準パルスＲefをモニタ信号線１７３に供給し、当該基準パルスＲefと同一タイミングにてパルスＭaをパルス信号線１４３に供給する。ダミー回路１８０におけるＴＦＴ１８４は、信号ＢrとパルスＭaとをＡＮＤ回路１８２によって論理演算された信号に基づいて、パネル１００におけるモニタ信号線１７３の入力側の一端に供給された基準パルスＲefをダミーデータ線１１５にサンプリングして、検出信号Ｄetを得る。基準パルスＲefに対する検出信号Ｄetの遅延量は、データ信号Ｖid1〜Ｖid6の供給タイミングに対するサンプリングタイミングの遅延量を模擬しているので、電源回路２０６は、遅延量が予め設定されたしきい値よりも大きいと判断した場合に、電源電圧（Ｖdd−Ｖss）を現状の設定値よりも１段高い値に設定し直す。【選択図】図２
2009216806.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差部に対応して設けられ、前記走査線および前記データ線が選択されたときに、当該選択されたデータ線にサンプリングされたデータ信号に応じた階調を表示させる画素と、
前記走査線を選択する走査線駆動回路と、
前記走査線が選択される期間にわたって、前記データ線を選択させるパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、
前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と、
を有する電気光学装置の駆動回路であって、
基準パルスを前記データ線またはダミーデータ線にサンプリングしたときの遅延量を検出する遅延量検出回路と、
前記遅延量検出回路によって検出された遅延量が予め定められた閾値よりも大きくなったとき、前記シフトレジスタまたは前記論理回路の少なくとも一方に対する電源電圧を高くする電源回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項２】
前記基準パルスは、前記走査線および前記データ線のいずれも選択されない帰線期間に出力され、
前記電源回路は、当該帰線期間の後の有効表示期間において前記電源電圧を一定とする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記電源回路は、前記遅延量が予め定められた閾値を越える毎に、前記電源電圧を段階的に高くする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
複数の走査線と複数のデータ線との各交差部に対応して設けられ、前記走査線および前記データ線が選択されたときに、当該選択されたデータ線にサンプリングされたデータ信号に応じた階調を表示させる画素と、
前記走査線を選択する走査線駆動回路と、
前記走査線が選択される期間にわたって、前記データ線を選択させるパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、
前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と
を有する電気光学装置の駆動方法であって、
基準パルスを前記データ線またはダミーデータ線にサンプリングしたときの遅延量を検出し、
検出した遅延量が予め定められた閾値よりも大きくなったとき、前記シフトレジスタまたは前記論理回路の少なくとも一方に対する電源電圧を高くする
ことを特徴とする電気光学装置の駆動方法。
【請求項５】
複数の走査線と複数のデータ線との各交差部に対応して設けられ、前記走査線および前記データ線が選択されたときに、当該選択されたデータ線にサンプリングされたデータ信号に応じた階調を表示させる画素と、
前記走査線を選択する走査線駆動回路と、
前記走査線が選択される期間にわたって、前記データ線を選択させるパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、
前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と
基準パルスを前記データ線またはダミーデータ線にサンプリングしたときの遅延量を検出する遅延量検出回路と、
前記遅延量検出回路によって検出された遅延量が予め定められた閾値よりも大きくなったとき、前記シフトレジスタまたは前記論理回路の少なくとも一方に対する電源電圧を高くする電源回路と、
を具備することを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示品位の低下等を防止する技術に関する。
【背景技術】
【０００２】
近年では、液晶などの表示用のパネルによって縮小画像を形成するとともに、この縮小画像を光学系によってスクリーンや壁面等に拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から映像データ（または映像信号）の供給を受ける。この映像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素の垂直走査および水平走査した形式で供給されるので、プロジェクタに用いられるパネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられるパネルでは、走査線を順番に選択する一方、１行の走査線が選択される期間（一水平走査期間）にわたって、データ線を順番に選択するとともに、データ信号を選択したデータ線にサンプリングする、という駆動方式が一般的である。なおここでいう、データ信号とは、映像データを液晶の駆動に適するように変換した信号である。
【０００３】
このような駆動方式を採用するパネルは、データ信号を供給する画像信号線と各データ線との間にサンプリングスイッチがそれぞれ設けられるとともに、当該サンプリングスイッチがサンプリング信号にしたがってオンすることによって、データ信号がデータ線にサンプリングされる構成となっている。このような構成において互いに隣接するデータ線に対応するサンプリング信号のパルス幅が重複すると、本来とは異なるデータ信号がデータ信号にサンプリングされるので、表示品位が低下する。
そこで近年では、サンプリング信号のパルス幅を、イネーブルパルスによって狭めて、時間的に相前後して出力されるサンプリング信号同士が互いにオーバーラップさせないようにする技術がある。
【０００４】
ところで、なんらかの理由により、データ信号に対するサンプリング信号の出力タイミングが遅れると、サンプリング信号のパルス幅が重複したときと同様に、本来とは異なるデータ信号がデータ線にサンプリングされるので、表示品位が低下する、という問題がある。
そこで  この問題を解消するために、イネーブルパルスに同期したモニタ信号をパネルに供給して、パネルでの遅延または進みのズレ量を検出するとともに、そのズレ量に応じてイネーブルパルスの位相を調整し、イネーブルパルスの位相ズレを修正する技術も提案されている（特許文献１参照）。
【特許文献１】特開２００３−１５７０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この技術では、位相を複数段階でシフトした信号を１つセレクトしてパネルに供給するので、多段の遅延回路が必要となって複雑化し、また、実際にはパネルに供給しない信号も生成するので、消費電力の面でも好ましいということができない。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、構成の複雑化を回避することが可能な電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために本発明に係る電気光学装置の駆動回路は、複数の走査線と複数のデータ線との各交差部に対応して設けられ、前記走査線および前記データ線が選択されたときに、当該選択されたデータ線にサンプリングされたデータ信号に応じた階調を表示させる画素と、前記走査線を選択する走査線駆動回路と、前記走査線が選択される期間にわたって、前記データ線を選択させるパルス信号を生成するシフトレジスタと、前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と、を有する電気光学装置の駆動回路であって、基準パルスを前記データ線またはダミーデータ線にサンプリングしたときの遅延量を検出する遅延量検出回路と、前記遅延量検出回路によって検出された遅延量が予め定められた閾値よりも大きくなったとき、前記シフトレジスタまたは前記論理回路の少なくとも一方に対する電源電圧を高くする電源回路と、を具備することを特徴とする。本発明によれば、例えば論理回路等の構成素子が劣化して、データ信号がデータ線にサンプリングされるタイミングが遅延したときに、電源電圧を高くされて、応答特性の改善が図られる。
【０００７】
また、本発明において、前記基準パルスは、前記走査線および前記データ線のいずれも選択されない帰線期間に出力され、前記電源回路は、当該帰線期間の後の有効表示期間において前記電源電圧を一定とする構成が好ましい。この構成によれば、電源電圧の変更は帰線期間でなされ、有効表示期間では一定であるので、表示に悪影響を与えない。
一方、遅延量の増加が構成素子の劣化によるものであれば、その劣化の進行は極めて緩やかである。このため、前記電源回路は、前記遅延量が予め定められた閾値を越える毎に、前記電源電圧を段階的に高くする構成としても良い。この構成によれば、緩やかな劣化の進行に対して適切に電源電圧を高くすることができる。
なお、本発明は、電気光学装置の駆動回路のほか、駆動方法、電気光学装置、さらには当該電気光学装置を有する電子機器としても概念することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０とパネル１００とに大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであり、パネル１００に対して図示省略したＦＰＣ（Flexible Printed Circuit）基板等によって接続され、各種の信号を供給する一方、後述する検出信号Ｄetを受信する。
【０００９】
処理回路５０は、走査制御回路２０２、遅延量検出回路２０４、電源回路２０６およびデータ信号供給回路３００とから構成される。
このうち、データ信号供給回路３００は、さらにＳ／Ｐ変換回路３１０、Ｄ／Ａ変換回路群３２０および増幅・反転回路３３０を有する。Ｓ／Ｐ変換回路３１０は、垂直走査信号Ｖsおよび水平走査信号Ｈsおよびドットクロック信号Ｄclkに同期するとともに、図示しない上位装置から供給されるディジタルの映像データＶidを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長（シリアル−パラレル変換または相展開ともいう）して、映像データＶd1d〜Ｖd6dとして出力するものである。
【００１０】
ここで、映像データＶidは、画素の階調レベル（明るさ）等を指定するデータである。詳細には、映像データＶidは、水平有効表示期間において水平走査される画素の階調を指定する一方、水平帰線期間では、画素の階調を最低値（黒色）に指定するデータである。
なお、水平帰線期間において画素の階調を最低値に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。また、映像データＶidをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル＆ホールド時間および充放電時間を確保するためである。
【００１１】
Ｄ／Ａ変換回路群３２０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、映像データＶd1d〜Ｖd6dを、それぞれ画素の階調に応じた電圧のアナログ信号に変換するものである。
増幅・反転回路３３０は、アナログ変換された信号を極性反転または正転した後、適宜、増幅してデータ信号Ｖid1〜Ｖid6としてパネル１００に供給するものである。
極性反転については、（ａ）走査線毎、（ｂ）データ線毎、（ｃ）画素毎、（ｄ）面（フレーム）毎などの態様があるが、この実施形態にあっては（ａ）走査線毎の極性反転（１Ｈ反転）であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、データ信号の電圧を極性反転とするときの振幅中心電圧であり、対向電極に印加される電圧ＬＣcomとほぼ等しい。また、本実施形態では、便宜上、振幅中心電圧Ｖcよりも高位電圧を正極性と、低位電圧を負極性と、それぞれ称している。
また、この実施形態では、映像データＶidをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
【００１２】
次に、パネル１００の構成について説明する。このパネル１００は、電気−光学的な変化によって所定の画像を形成するものであり、図２は、パネル１００の電気的な構成を示すブロック図である。また、図３は、パネル１００の画素の詳細な構成を示す図である。
図２に示されるように、パネル１００には、複数本の走査線１１２が横方向（Ｘ方向）に延接される一方、複数本のデータ線１１４が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するように画素１１０がそれぞれ設けられて、表示領域１００ａを構成している。
本実施形態では、走査線１１２の本数（行数）を「ｍ」とし、データ線の本数（列数）を「６ｎ」（６の倍数）として、画素１１０が、縦ｍ行×横６ｎ列のマトリクス状に配列する構成を想定する。
【００１３】
６本の画像信号線１７１には、増幅・反転回路３３０からのデータ信号Ｖid1〜Ｖid6がそれぞれ供給される。
各データ線１１４の一端には、画像信号線１７１に供給されるデータ信号Ｖid1〜Ｖid6の各々を、データ線１１４にサンプリングするためサンプリングスイッチとして機能するＴＦＴ１５０がそれぞれ設けられている。各ＴＦＴ１５０は、本実施形態では、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）であり、そのドレイン電極がデータ線１１４に接続される一方、そのゲート電極が６本のデータ線１１４を１単位として共通接続されている。
ここで、ＴＦＴ１５０のゲート電極が共通接続されているデータ線１１４を１つのブロックとして考える。そして、このようなブロックを考えた場合、図２において左から数えてｊ列目のデータ線１１４の一端にドレイン電極が接続されたＴＦＴ１５０は、ｊを６で割った余りが「１」であるならば、そのソース電極が、データ信号Ｖid1が供給される画像信号線１７１に接続される。同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレイン電極が接続されたＴＦＴ１５０の各々は、そのソース電極が、データ信号Ｖid2〜Ｖid6が供給される画像信号線１７１にそれぞれ接続されている。
例えば、図２において左から数えて１１列目のデータ線１１４にドレイン電極が接続されたＴＦＴ１５０のソース電極は、「１１」を６で割った余りが「５」であるから、データ信号Ｖid5が供給される画像信号線１７１に接続される。なお、ここでいう「ｊ」は、データ線１１４を一般化して説明するためのものであって、１≦ｊ≦６ｎを満たす正整数である。
【００１４】
走査線駆動回路１３０は、走査制御回路２０２によって生成されるスタートパルスＤyおよびクロック信号Ｃlyに基づいて走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍを出力するものである。詳細には、走査線駆動回路１３０は、図５に示されるように、垂直有効表示期間の最初に供給されるスタートパルスＤyを、クロック信号Ｃlyのレベルが遷移する（立ち上がる又は立ち下がる）タイミングで取り込むとともに順次シフトし、水平走査期間（１Ｈ）だけＨレベルになる走査信号Ｇ１、Ｇ２、…、Ｇｍとして順次排他的に出力する。
【００１５】
また、ブロック選択回路１４０は、シフトレジスタ１４２およびＡＮＤ回路１４４を有する。このうち、シフトレジスタ１４２は、走査制御回路２０２によって生成されるスタートパルスＤxおよびクロック信号Ｃlxに基づいて信号Ｓａ１、Ｓａ２、…、Ｓａ（ｎ−１）、Ｓａｎを出力するものである。詳細には、走査線駆動回路１３０は、図６に示されるように、水平有効表示期間の最初に供給されるスタートパルスＤxを、クロック信号Ｃlxのレベルが遷移するタイミングで取り込むとともに順次シフトし、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａ（ｎ−１）、Ｓａｎとして出力する。したがって、信号Ｓａ１、Ｓａ２、…、Ｓａ（ｎ−１）、Ｓａｎは、それぞれクロック信号Ｃlxの半周期のパルス幅を有することになる。
【００１６】
ＡＮＤ回路１４４は、シフトレジスタ１４２の各出力段にそれぞれ設けられ、当該出力段からの信号とパルス信号線１４３に供給される信号Ｅnbとの論理積信号を求め、当該論理積信号をそれぞれサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。
なお、ＡＮＤ回路１４４は、図４に示されるような周知回路である。すなわち、ＮＡＮＤ回路とＮＯＴ回路とを組み合わせた負論理構成であり、高位側電圧Ｖddと低位側電圧Ｖssとを電源電圧としている。
【００１７】
また、信号Ｅnbは、走査制御回路２０によってパルス信号線１４３に供給され、図６に示されるような波形を有する。すなわち、信号Ｅnbは、水平帰線期間ではクロック信号Ｃlxと同期し、かつ、例えばクロック信号Ｃlxの半周期分のパルスＭaを含む。なお、信号Ｅnbは、平有効表示期間ではクロック信号Ｃlxの半周期よりも狭いパルス幅のイネーブルパルスを含む。このため、水平有効表示期間において、クロック信号Ｃlxの半周期のパルス幅を有する信号Ｓａ１、Ｓａ２、…、Ｓａ（ｎ−１）、Ｓａｎが、イネーブルパルスによってパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
【００１８】
なお、これらのサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、図２においてブロック化されたデータ線１１４に対応するＴＦＴ１５０のゲート電極に共通に供給される。例えば、左から数えて２番目のブロックには、７列目〜１２列目のデータ線１１４に対応するので、これらに対応するＴＦＴ１５０のゲート電極には、サンプリング信号Ｓ２が共通に供給される。また、ＴＦＴ１５０については、本実施形態ではｎチャネル型としているが、ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。
【００１９】
本実施形態では、データ信号Ｖid1〜Ｖid6がそれぞれ供給される画像信号線１７１に隣接し、かつ、略並行となるように、モニタ信号線１７３が設けられている。なお、モニタ信号線１７３は、画像信号線１７１と同様の条件（材質、長さ、幅など）で形成されることが望ましい。このモニタ信号線１７３の入力端である一端には、基準パルスＲefが供給される。なお、基準パルスＲefは、走査制御回路２０によって、信号Ｅnbのうち、パルスＭaと同一タイミングであって同一パルス幅で出力される。
【００２０】
一方、ダミー回路１８０は、モニタ信号線１７３の入力側とは反対（下流）側に設けられ、ＡＮＤ回路１８２とＴＦＴ１８４とを有する。このうち、ＡＮＤ回路１８２はＡＮＤ回路１４４と同一構成であり、また、ＴＦＴ１８４はＴＦＴ１５０と同一特性である。
このＡＮＤ回路１８２における入力端の一方は、パルス信号線１４３に接続され、入力端の他方には、水平帰線期間においてのみ電圧Ｖdd（Ｈレベル）となる信号Ｂrが供給される。また、ＴＦＴ１８４は、ＴＦＴ１５０と同様にｎチャネル型であり、そのゲート電極がＡＮＤ回路１８２の出力端に接続され、そのソース電極がモニタ信号線１７３の他端に接続され、そのドレイン電極がダミーデータ線１１５に接続されている。
そして、このダミーデータ線１１５に現れる信号が検出信号Ｄetとして、処理回路５０にフィードバックされる構成となっている。
【００２１】
次に、画素１１０について説明する。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ドレイン電極が画素電極１１８に接続される一方、ゲート電極が走査線１１２に接続されている。
また、画素電極１１８に対向するように対向電極１０８が全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomに維持される。そして、これらの画素電極１１８と対向電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、対向電極１０８および液晶層１０５からなる液晶容量が構成されることになる。
【００２２】
このような構成の液晶容量を通過する光の透過率は、画素電極１１８と対向電極１０８とで保持される電圧実効値に応じて変化する。ここで、説明の便宜上、液晶容量に保持される電圧実効値がゼロに近ければ、透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過率が減少するノーマリーホワイトモードとしている。
また、液晶容量において電荷をリークしにくくさせるために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続される一方、その他端は、全画素にわたって共通接続されて、一定の電位、例えば対向電極１０８と同じ電圧ＬＣcomに保たれている。
なお、画素１１０におけるＴＦＴ１１６は、走査線駆動回路１３０、シフトレジスタ１４２、ＡＮＤ回路１４４、１８２の構成素子や、ＴＦＴ１５０、ＴＦＴ１８４と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００２３】
再び説明を図１に戻す。
走査制御回路２０２は、垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｄcl kに基づいて、上述したスタートパルスＤxおよびクロック信号Ｃlxを生成してブロック選択回路１４０による水平走査を制御するとともに、スタートパルスＤyおよびクロック信号Ｃlyを生成して、走査線駆動回路１３０による垂直走査を制御するものである。
さらに、走査制御回路２０２は、水平帰線期間において基準パルスＲefを出力するとともに、この基準パルスrefと同じ幅のパルスＭaとイネーブルパルスとを含む信号Ｅnbを出力する。
くわえて、走査制御回路２０２は、垂直走査および水平走査の制御に合わせてデータ信号供給回路３００における相展開動作や極性反転動作も制御する。
【００２４】
遅延量検出回路２０４は、基準パルスＲefに対する検出信号Ｄetの遅延量を検出する。電源回路２０６は、遅延量検出回路２０４によって検出された遅延量に基づいてＡＮＤ回路１４４、１８２の電源や、信号Ｂrに用いられる電圧Ｖdd、Ｖssを出力する。具体的には、電源回路２０６は、後述するように、検出された遅延量が予め定められたしきい値を越えると、電圧Ｖdd、Ｖssの差が１段階高くなるように設定する。
なお、パネル１００における走査線駆動回路１３０およびシフトレジスタ１４２についても電源を必要とするが、本実施形態では、説明の便宜上、電源回路２０６とは別電源としている。
【００２５】
次に、電気光学装置の動作について説明する。まず、基準パルスＲefに対する検出信号Ｄetの遅延量を考慮しないで説明する。
図５は、電気光学装置における垂直走査を説明するためのタイミングチャートであり、図６は、水平走査を説明するためのタイミングチャートであり、図７は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
【００２６】
垂直有効表示期間の最初において、スタートパルスＤyが走査線駆動回路１３０に供給される。この供給によって、図５に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次排他的にＨレベルになる。そこでまず、走査信号Ｇ１がＨレベルになる水平走査期間について着目して説明する。
なお、本実施形態では、上述したように走査線毎の極性反転としているので、この垂直走査期間では、奇数（１、３、５、…）行に対して正極性書込が指定され、偶数（２、４、６、…）行に対して負極性書込が指定されるものとする。
【００２７】
水平走査期間は、水平帰線期間とこれに続く水平有効表示期間とに分けられる。水平有効表示期間では、水平走査に同期して供給される映像データＶidが、第１に、Ｓ／Ｐ変換回路３１０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長され、第２に、Ｄ／Ａ変換回路群３２０によってそれぞれアナログ信号に変換され、第３に、さらに、増幅・反転回路３３０によって正極性書込に対応して電圧Ｖcを基準に正転して出力される。このため、増幅・反転回路３３０によるデータ信号Ｖid1〜Ｖid6の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる。
【００２８】
一方、走査信号Ｇ１がＨレベルとなる水平走査期間の水平有効表示期間では、図６に示されるように、スタートパルスＤxがシフトレジスタ１４２によってクロック信号Ｃlxにしたがって順次シフトされて、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎが順番にＨレベルとなる。
ここでは、基準パルスＲefに対して検出信号Ｄetの遅延していない状態（後述するように、データ信号Ｖid1〜Ｖid6の供給に対してデータ線１１４へのサンプリングが遅延していない状態）を想定しているので、図６に示されるように、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎは、信号ＥnbによりそれぞれＨレベルとなるパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ（ｎ−１）、Ｓｎとして出力される。
【００２９】
いま、サンプリング信号Ｓ１がＨレベルになると、左から１番目のブロックに属する６本のデータ線１１４には、データ信号Ｖid1〜Ｖid6のうち対応するものがそれぞれサンプリングされる。そして、走査信号Ｇ１がＨレベルになっているので、サンプリングされたデータ信号Ｖid1〜Ｖid6は、図２において上から数えて１行目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれデータ信号Ｖid1〜Ｖid6がサンプリングされて、これらのデータ信号Ｖid6〜Ｖid6が、１行目の走査線１１２と当該６本（左から数えて７〜１２列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
【００３０】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈレベルになると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にデータ信号Ｖid1〜Ｖid6のうち対応するものがサンプリングされ、当該データ信号Ｖid1〜Ｖid6が、１行目の走査線１１２と当該６本のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素のすべてに対して階調に応じた正極性電圧の書き込みが完了することになる。
【００３１】
続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、走査信号Ｇ２がＨレベルとなる水平走査期間においては、負極性書込が指定されることになる。
一方、水平帰線期間において映像データＶidは画素の黒色を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Ｖid1〜Ｖid6は、図７に示されるように、この水平帰線期間の略中心タイミングにおいて、画素１１０における画素電極１１８に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
ここで、電圧Ｖb(+)、Ｖb(-)は、電圧Ｖcを基準としてみたときに互いに対称関係にある。また、図７において電圧Ｖw(+)、Ｖw(-)は、画素１１０における画素電極１１８に印加された場合に当該画素を最高階調の白色とさせる正極性電圧、負極性電圧であり、電圧Ｖcを基準としてみたときに互いに対称関係にある。
なお、走査信号Ｇ１、Ｇ２、Ｇ３、Ｇ４、…、Ｇｍの電圧関係については、そのＬレベルが電圧Ｖb(-)よりも低く、走査信号のＨレベルが電圧Ｖb(+)よりも高い。
【００３２】
走査信号Ｇ２がＨレベルとなる水平有効表示期間の動作は、走査信号Ｇ１がＨレベルになる水平有効表示期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次Ｈレベルになって、第２行目の画素のすべてに対して階調に応じた電圧の書き込みが完了することになる。ただし、走査信号Ｇ２がＨレベルとなる期間では負極性書込が指定されるので、増幅・反転回路３３０は、６チャネルに分配されて、時間軸に対して６倍に伸長された信号を、負極性書込に対応して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖid1〜Ｖid6の電圧は、図７に示されるように、画素を暗くさせるほど、電圧Ｖcよりも低位となる。
【００３３】
以下同様にして、走査信号Ｇ３、Ｇ４、…、ＧｍがＨレベルになって、第３行目、第４行目、…、第ｍ行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間においては、第１行目から第ｍ行目までの画素のすべてにわたって書き込みが完了することになる。
なお、データ信号Ｖid1〜Ｖid6は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層１０５に直流成分が印加されることがなくなり、液晶層１０５の劣化が防止される。
【００３４】
ところで、処理回路５０は、データ信号Ｖid1〜Ｖid6や信号Ｅnbなどの各種信号を、タイミングを揃えて出力する。ここで、各種信号は、処理回路５０からパネル１００へＦＰＣ基板を介して供給されるが、トランジスタなどの能動素子が存在しないので、ＦＰＣ基板におけるタイミングズレは問題にならない。
しかしながら、パネル１００において、データ信号Ｖid1〜Ｖid6は、信号Ｓａ１〜Ｓａｎと信号Ｅnbとの論理演算によるサンプリング信号Ｓ１〜Ｓｎによって各データ線１１４にサンプリングされることから、シフトレジスタ１４２やＡＮＤ回路１４４の構成素子、さらにはＴＦＴ１５０などの能動素子の特性等が劣化していると、データ信号Ｖid1〜Ｖid6の供給タイミングに対してデータ線１１４へのサンプリングタイミングが遅延してしまう。
ここで、データ信号Ｖid1〜Ｖid6の供給タイミングに対してデータ線１１４へのサンプリングタイミングが遅延しても、その遅延量ΔＴが小さければ、図８（ａ）に示されるように、各データ線１１４には、本来の画素に対応するデータ信号をサンプリングすることはできる。
しかしながら、遅延量ΔＴが大ききなると、図８（ｂ）に示されるように、各データ線１１４には、本来の画素に対応するデータ信号がサンプリングされた後に、違う画素に対応するデータ信号がサンプリングされてしまうので、表示品位が著しく低下する。
なお、図８（ａ）、図８（ｂ）では、便宜上、データ信号Ｖid1〜Ｖid6の供給タイミングを、アナログ信号に変換する前であって映像データＶd1d〜Ｖd6dへの相展開タイミングとして説明している。
【００３５】
このような表示品位の低下を防止するためには、まず、データ信号Ｖid1〜Ｖid6の供給タイミングに対するサンプリングタイミングの遅延量を検出する必要がある。
ただし、イネーブルパルスの立ち上がりおよび立ち下がりタイミングはクロック信号Ｃlxのそれと一致せず、また、アナログ信号であるデータ信号Ｖid1〜Ｖid6の供給タイミングに対するサンプリングタイミングの遅延を直接的に検出することは困難である。
【００３６】
そこで、本実施形態では、走査制御回路２０２が、水平帰線期間において基準パルスＲefをモニタ信号線１７３に供給し、当該基準パルスＲefと同一タイミングにてパルスＭaをパルス信号線１４３に供給するとともに、ダミー回路１８０を有する構成としている。この構成においてＴＦＴ１８４は、信号ＢrとパルスＭaとをＡＮＤ回路１８２によって論理演算された信号に基づいて、パネル１００におけるモニタ信号線１７３の入力側の一端に供給された基準パルスＲefをダミーデータ線１１５にサンプリングする。
ダミー回路１８０におけるＡＮＤ回路１８２およびＴＦＴ１８４は、それぞれＡＮＤ回路１４４およびＴＦＴ１５０を模擬したものであるので、ダミーデータ線１１５にサンプリングして得られる検出信号Ｄetは、画像信号線１７１に供給されるデータ信号Ｖid1〜Ｖid6を、信号Ｓa1〜Ｓanと信号ＥnbとをＡＮＤ回路１４４によって論理演算したサンプリング信号Ｓ1〜Ｓnに基づいてＴＦＴ１５０がデータ線１１４にサンプリングしたときと同様な遅延量を有すると考えられる。
したがって、本実施形態において、遅延量検出回路２０４によって検出される遅延量、すなわち、走査制御回路２０２によって出力された基準パルスＲefに対する検出信号Ｄetの遅延量は、データ信号Ｖid1〜Ｖid6の供給タイミングに対するサンプリングタイミングの遅延量を模擬したものとなる。
【００３７】
電源回路２０６は、遅延量検出回路２０４によって検出された遅延量が予め設定されたしきい値よりも大きいと判断した場合に、電源電圧（Ｖdd−Ｖss）を現状の設定値よりも１段高い値に設定し直すので、当該電圧（Ｖdd−Ｖss）を電源とするＡＮＤ回路１４４の応答特性が改善される。さらに、ＡＮＤ回路１４４の電源電圧が高くなると、その出力レベルの論理振幅（ＨレベルとＬレベルとの差）も高くなることから、ＡＮＤ回路１４４の出力であるサンプリング信号をゲート電極に入力するＴＦＴ１５０の応答特性も改善される。
【００３８】
このため、電源回路２０６が電源電圧（Ｖdd−Ｖss）を１段高い値に設定し直すと、ＡＮＤ回路１４４、ＴＦＴ１５０の応答特性が改善され、遅延量が減少する。電源回路２０６は、遅延量が減少してもしきい値よりも大きければ、電源電圧を再度高くするので、やがて、遅延量がしきい値以下となって、遅延による表示品位の低下が防止されることとなる。
また、時間が経過するにつれて特性の劣化が進行するので、再び遅延量がしきい値よりも大きくなるが、このときも同様な動作となって遅延量が減少するので、表示品位の低下が防止される。
【００３９】
したがって、本実施形態によれば、特に能動素子の特性劣化に起因する表示品位の低下を防止することが可能となる。また、本実施形態では、基準パルスＲef、パルスＭa以外に余計な信号を生成する必要がないので、その分、構成を簡略化することができる。
なお、電源電圧を水平有効表示期間の途中で変更すると、データ線へのサンプリングの遅延量がデータ線の位置に依存してばらつくことになるが、本実施形態では、電源電圧の変更を水平帰線期間内で行い、その後の水平有効表示期間では一定とするので、遅延量がデータ線の位置に依存してばらつくことによる表示むらを防止することができる。
また、本実施形態では、検出された遅延量がしきい値よりも大きいと判断された場合に電源電圧（Ｖdd−Ｖss）を１段高く設定する構成であるため、工場出荷時において表示品位を損ない程度に電源電圧を低く抑えて、その後の劣化に対応しておくことが望ましい。初期状態においては電源電圧が低いので、構成の簡略化と相俟って、消費される電力を抑えることも可能となる。
【００４０】
ところで、シフトレジスタ１４２は、周知のように電源電圧を必要とするクロックドインバータやＮＯＴ回路によって構成される。これらの構成素子が劣化すると、信号Ｓa1〜Ｓanの出力が遅れるので、データ信号Ｖid1〜Ｖid6の供給に対してデータ線１１４へのサンプリングが遅延すると考えられる。このため、電源回路２０６は、シフトレジスタ１４２の電源電圧についても遅延に応じて高くする構成としても良い。
なお、データ信号の供給に対するデータ線へのサンプリングの遅延を減少させる、という観点からいえば、検出される遅延量がしきい値よりも大きくなったときに、少なくともシフトレジスタ１４２またはＡＮＤ回路１４４のいずれか一方の電源電圧を高くする構成で十分である、と考えられる。
【００４１】
なお、上記実施形態では、電源電圧を１段階ずつ変化させる構成としたが、検出された遅延量に応じた段数分だけ電源電圧を高くするような構成としても良い。また、段階的ではなく、連続的に変化させても良い。
また、実施形態では、信号ＥnbにパルスＭaを含ませたが、スタートパルスＤxをパルスＭaとしてモニタ信号線１７３に供給する構成としても良い。ただし、スタートパルスＤxで代用する場合には、スタートパルスＤxが供給されてからイネーブルパルスが供給されるまで、ある程度時間が空くような構成に変更する必要がある。
また、データ信号Ｖid1〜Ｖid6の供給に対するデータ線のサンプリング遅延量を間接的に検出するのではなく、例えば、帰線期間においてデータ信号Ｖid1〜Ｖid6に検出用ダミー信号を挿入するとともに、当該ダミー信号をデータ線にサンプリングさせて得られる検出信号の遅延を直接的に検出する構成としても良い。
【００４２】
また、上述した実施形態にあっては、映像データＶidを６チャネルの映像データＶd1d〜Ｖd6dに展開する構成したが、展開するチャネル数は、「６」に限られるものではない。また、相展開する構成に限られず、点順次方式であってもイネーブルパルスによってサンプリング信号を狭める構成であれば適用可能である。
一方、上述した実施形態において、データ信号供給回路３００は、ディジタルの映像信号Ｖidを処理するものとしたが、アナログの画像信号を処理する構成としても良い。また、データ信号供給回路３００においては、Ｓ／Ｐ展開の後にアナログ変換する構成としたが、最終的な出力が同じアナログ信号であるならば、アナログ変換した後にＳ／Ｐ展開する構成としても良い。
【００４３】
さらに、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
また、液晶表示装置に限られず、映像データ（映像信号）を、画像信号線１７１を介して供給する構成であれば、例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気詠動素子、デジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
【００４４】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述したパネル１００をライトバルブとして用いたプロジェクタについて説明する。
図９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４５】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態におけるパネル１００と同様であり、処理回路（図１５では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度で屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００４６】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
【００４７】
また、電子機器としては、図９を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置におけるパネルの構成を示す図である。
【図３】同パネルにおける画素の構成を示す図である。
【図４】同電気光学装置におけるＡＮＤ回路の構成を示す図である。
【図５】同電気光学装置の垂直走査を説明するための図である。
【図６】同電気光学装置の水平走査を説明するための図である。
【図７】同電気光学装置の水平走査による電圧の書き込みを説明するための図である。
【図８】同電気光学装置において遅延による表示むらを説明するための図である。
【図９】同電気光学装置を適用したプロジェクタの構成を示す図である。
【符号の説明】
【００４９】
１００…パネル、１３０…走査線駆動回路、１４２…シフトレジスタ、１４３…パルス信号線、１４４…ＡＮＤ回路、１５０…サンプリングスイッチ、１７１…画像信号線、１７３…モニタ信号線、２０２…走査制御回路、２０４…遅延量検出回路、２０６…電源回路、２１００…プロジェクタ
【図１】
2009216806.tif 000003
【図２】
2009216806.tif 000004
【図３】
2009216806.tif 000005
【図４】
2009216806.tif 000006
【図５】
2009216806.tif 000007
【図６】
2009216806.tif 000008
【図７】
2009216806.tif 000009
【図８】
2009216806.tif 000010
【図９】
2009216806.tif 000011