(57)【要約】      （修正有）【課題】突入電流防止回路の動作完了後に負荷を起動し負荷異常時の過電流を保護する。【解決手段】入力コンデンサ１５と、ＭＯＳＦＥＴ８と、直流入力電源１の＋端子と−端子間電圧を分圧し時定数を設けて出力する分圧抵抗２、３及び第１のコンデンサ４を有する時定数回路を備え、ＭＯＳＦＥＴ８のゲートは時定数回路２、３、４の出力に接続され、ＭＯＳＦＥＴ８のゲートに一端が接続された定電圧素子５と、定電圧素子５の他端とＭＯＳＦＥＴ８のソースとの間に接続された抵抗６と、コレクタが起動信号端子１３に接続されエミッタがＭＯＳＦＥＴ８のソースに接続されベーが定電圧素子５と抵抗６の接続点に接続されたバイポーラトランジスタ７と、過電流検出回路１６と、過電流検出回路１６で過電流を検出すると、これをラッチし、スイッチ（トランジスタ）１８をオンさせ、ＭＯＳＦＥＴ８をカットオフし過電流保護を行うラッチ回路１７と、を備える。【選択図】図１
2009189206.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止回路であって、
突入電流制限動作が完了した後に前記負荷へ起動信号を送出する手段と、
前記負荷異常時の過電流を検出した場合、これをラッチし、過電流の保護を行う手段と、
を備えている突入電流防止回路。
【請求項２】
前記入力コンデンサへの突入電流を制限する第１のトランジスタと、
前記直流電源からの入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記負荷に接続する側の端子に接続され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、オン状態とされ、前記負荷を起動するための起動信号を活性状態として出力する第２のトランジスタと、
前記第１のトランジスタの流れる過電流を検出する過電流検出回路と、
前記過電流検出回路の出力を受け、前記過電流検出回路で過電流検出時、これをラッチするラッチ回路と、
前記ラッチ回路の出力により制御され、前記過電流検出回路で過電流が一旦検出されると、前記第１のトランジスタの制御端子の端子電圧を、前記第１のトランジスタをオフさせる電圧に設定するスイッチ回路と、
を備えている、ことを特徴とする請求項１記載の突入電流防止回路。
【請求項３】
活性状態の前記起動信号が出力された後に、前記第１のトランジスタの制御端子の電圧を所定の電圧に保つように制御する回路を備えている、ことを特徴とする請求項２記載の突入電流防止回路。
【請求項４】
前記第１のトランジスタの制御端子と前記第２のトランジスタの制御端子との間に挿入された定電圧素子と、
前記第２のトランジスタの制御端子と、前記第１のトランジスタの前記直流電源に接続する側の端子との間に接続された抵抗と、
を備えている、ことを特徴とする請求項１乃至３のいずれか１項に記載の突入電流防止回路。
【請求項５】
直流電源の第１と第２の電源出力端子にそれぞれ接続される第１と第２の入力端子と、
負荷の第１と第２の電源入力端子にそれぞれ接続される第１と第２の出力端子と、
前記負荷に起動信号を供給する起動信号端子と、
を備え、
前記負荷の前記第１と第２の電源入力端子に並列に入力コンデンサが接続され、
前記第１の入力端子と前記第１の出力端子同士が接続され、
前記第２の入力端子と前記第２の出力端子との間に接続された第１のトランジスタと、
前記第１と第２の入力端子間の入力電圧を分圧する第１、第２の抵抗と、前記第２の抵抗に並列に接続された第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記第２の出力端子に接続する側の端子に接続されており、
前記第１のトランジスタの制御端子に一端が接続された定電圧素子と、
前記定電圧素子の他端と前記第２の入力端子の間に接続された抵抗と、
前記起動信号端子と前記第２の入力端子間に挿入され、制御端子が前記定電圧素子と前記抵抗の接続点に接続された第２のトランジスタと、
前記第１のトランジスタと前記第２入力端子間に接続され、前記第１のトランジスタに流れる過電流を検出する過電流検出回路と、
前記過電流検出回路の出力を受け、前記過電流検出回路で過電流検出時、これをラッチするラッチ回路と、
前記ラッチ回路の出力によりオン・オフ制御され、前記過電流検出回路で過電流が一旦検出されると、オン状態とされ、前記第１のトランジスタの制御端子の端子電圧を、前記第１のトランジスタをオフさせる電圧に設定するスイッチ回路と、
を備えている、ことを特徴とする請求項２記載の突入電流防止回路。
【請求項６】
前記スイッチ回路が、前記第２の抵抗に並列に接続され、制御端子に前記ラッチ回路の出力を受けるトランジスタよりなる、ことを特徴とする請求項２又は５記載の突入電流防止回路。
【請求項７】
前記第１のトランジスタの制御端子の電圧から前記定電圧素子の端子間電圧を差し引いた電圧が、前記第２のトランジスタがオンする電圧に達すると前記第２のトランジスタがオンし、前記起動信号端子から、前記負荷に対して出力される起動信号が活性化される、ことを特徴とする請求項５又は６記載の突入電流防止回路。
【請求項８】
直流電源の印加時、前記第１のトランジスタの制御端子には、前記時定数回路により生成される分圧電圧波形が印加され、前記第１のトランジスタの制御端子の電圧が閾値に達すると前記第１のトランジスタがオンし、前記第１のトランジスタの前記第２の出力端子に接続する側の端子の電圧が低下し始めると、前記帰還回路を介して、前記第１のトランジスタの制御端子が一定に保たれる制御が行われ、前記第１のトランジスタに流れる電流は一定値に制御される、ことを特徴とする請求項５又は６記載の突入電流防止回路。
【請求項９】
前記過電流検出回路で過電流検出時、前記第１のトランジスタの制御端子が前記第１のトランジスタがオフする電位に設定され、前記第２のトランジスタがオフとされ、前記起動信号端子からの前記起動信号が非活性化される、ことを特徴とする請求項２記載の突入電流防止回路。
【請求項１０】
前記第１のトランジスタがＭＯＳＦＥＴよりなる、ことを特徴とする請求項２又は５記載の突入電流防止回路。
【請求項１１】
前記第２のトランジスタがバイポーラトランジスタよりなる、ことを特徴とする請求項２又は５記載の突入電流防止回路。
【請求項１２】
前記帰還回路が、前記第２のコンデンサに直列に接続された抵抗を含む、ことを特徴とする請求項２又は５記載の突入電流防止回路。
【請求項１３】
直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止方法であって、
突入電流制限動作が完了した後に前記負荷へ起動信号を送出し、
前記負荷異常時の過電流を検出した場合、これをラッチし、過電流保護を行う、
各工程を含む、ことを特徴とする突入電流防止方法。
【請求項１４】
前記直流電源と前記負荷の間に挿入され前記入力コンデンサへの突入電流を制限する第１のトランジスタの制御端子に、直流電源からの電圧を分圧し時定数を設けた分圧電圧を与え、
前記入力コンデンサと前記負荷の接続点に接続する、前記第１のトランジスタの端子電圧が、前記第１のトランジスタの制御端子に負帰還され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、前記負荷を起動するための起動信号を出し、
起動後の前記負荷の異常時の過電流を検出した場合、これをラッチし、前記第１のトランジスタをオフさせた状態に保つことで、過電流保護を行う、
各工程を含む、ことを特徴とする請求項１３記載の突入電流防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源で動作する装置の電源入力に用いられる突入電流防止回路に関する。
【背景技術】
【０００２】
この種の突入電流防止回路は、直流電流印加時に発生する突入電流を抑制するために、電源回路等に設けられる。図４は、関連技術をなす突入電流防止回路の構成の一例を示す図である（特許文献１参照）。図４において、直流入力電源２９の印加時、ＭＯＳＦＥＴ１９のゲートは、遅延回路２０により、徐々にゲート電圧が上昇する。ＭＯＳＦＥＴ１９のゲート・ソース間電圧が閾値（ＶＴＨ）に達すると、ＭＯＳＦＥＴ１９がオンとなり、ドレイン・ソース間電流が流れ始めると共に、ドレイン・ソース間電圧が低下し始めるが、ＭＯＳＦＥＴ１９のゲート電圧は上昇し続けるため、電流は急激に増加し始める。この結果、過電流検出回路２１が制限電流以上の電流を検出すると、ＭＯＳＦＥＴ１９は一旦カットオフとなり、リセット回路２４により、ＭＯＳＦＥＴ１９のカットオフ動作がリセットされ、再び、ＭＯＳＦＥＴ１９がオンとなり電流が流れ始める。そして、過電流検出回路２１が再び過電流を検出し、ＭＯＳＦＥＴ１９をカットオフするという一連の動作を繰り返す。この動作を繰り返しながら、負荷への充電を行なっている。
【０００３】
また特許文献２には、図５に示すような構成が開示されている。図５を参照すると、このスイッチング電源装置において、直流・直流コンバータ（ＤＣ／ＤＣコンバータ）４１に電源を与える投入回路は、直流・直流コンバータ４１の正負電子入力端子に並列に接続されたコンデンサ３９（入力コンデンサ）を有し、直流・直流コンバータ４１は、コンデンサ３９を充電完了を示す充電完了信号を入力する信号入力端子ｄを有する。投入回路は、直流電源４０の正負電位端子間に直列に接続された抵抗３１及びツェナーダイオード３６と、ツェナーダイオード３６の端子間に並列に接続された、フォトカプラの一次側素子３７とｎｐｎ型のバイポーラトランジスタ３４の直列回路と、直流電源４０の負電位端子と投入回路の負電位端子間に接続されたＭＯＳＦＥＴ３５と、ＭＯＳＦＥＴ３５のドレイン・ソース間に接続された抵抗３３を備えている。トランジスタ３４のベースは抵抗３２を介してコンデンサ３９に負側端子に接続され、フォトカプラの二次素子３８の出力が充電完了信号として直流・直流コンバータ４１の充電完了信号端子に接続されている。
【０００４】
図５に示した投入回路の動作の概略を以下に説明する。スイッチング電源装置にステップ状の直流電圧を印加すると、図５のｃ点には、ステップ状の直流電圧を微分した電圧波形が現れ、トランジスタ３４がオンし、ＭＯＳＦＥＴ３５のゲート端子を閾値以下とし、ＭＯＳＦＥＴ３５がオフする。トランジスタ３４によりフォトカプラ（３７、３８）はオン状態となり、直流・直流コンバータ４１の充電完了信号端子をＬＯＷレベルに保持し、コンデンサ３９の充電が未了であることを伝達する。ｃ点の電位が減少し、トランジスタ３４のベース・エミッタ間電圧（VBE）よりも低下した時点でトランジスタ３４はオフし、抵抗３１を通してツェナーダイオード３６に電流が供給され、ツェナーダイオード３６の端子間電圧（ツェナー電圧）がＭＯＳＦＥＴ３５のゲート・ソース間電圧として印加される。このときコンデンサ３９の充電は完了しており、トランジスタ３４がオフになった時点で、フォトカプラ（３７、３８）もオフ状態となり、直流・直流コンバータ４１の充電完了信号端子をＨＩＧＨレベルとする。
【０００５】
【特許文献１】特開昭６３−３９４１８号公報
【特許文献２】特開平０４−８８８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１、２の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
【０００７】
図４の突入電流防止回路２０１においては、負荷２７への起動信号を有していない。このため、負荷２７が、例えばＤＣ／ＤＣコンバータ等の場合、突入電流防止回路２０１がコンデンサ２８へ充電動作中であり、コンデンサ２８の電圧が入力電圧に達していない状態で、負荷２７が動作を開始することがある。この時、突入電流防止回路２０１のＭＯＳＦＥＴ１９は、過電流検出回路２１による過電流保護を受けながらコンデンサ２８に充電動作を行うことになる。このため、負荷２７のＤＣ／ＤＣコンバータ動作により、過電流検出回路２１の制限電流以上の電流が発生すると、ＭＯＳＦＥＴ１９はカットオフとなり、負荷２７の動作に十分な電流を供給することができず、負荷コンデンサ２８の電圧低下が発生し、負荷２７のＤＣ／ＤＣコンバータが正常動作しない、あるいは起動に失敗する、といった問題が生じることになる。
【０００８】
さらに、図４の突入電流防止回路においては、負荷２７の異常で過電流が発生した場合、過電流検出回路２１で過電流を検出後ＭＯＳＦＥＴ１９を一旦カットオフするが、リセット回路２４により、ＭＯＳＦＥＴ１９のカットオフ動作がリセットされ、再び、ＭＯＳＦＥＴ１９がオンとなり、負荷２７の過電流が発生する動作を繰り返すことになり、負荷２７の異常に対して適切な保護を行うことができない、という問題点がある。
【０００９】
一方、負荷へ起動信号を出力する構成の図５の回路においては、負荷に障害発生時に過電流が流れたときの保護回路が設けられていない。図５において、ＦＥＴ３５のバイアス回路でドレイン・ソース間を流れる突入電流を制御する構成とされており、突入電流のピーク値を低く抑えることができず、負荷によっては、電源投入時に負荷に対して高ピーク電流が発生し、フォトカプラ（３７、３８）がオン状態とされ、投入回路が誤動作し、負荷が起動しない、あるいは起動に失敗する場合がある。
【００１０】
さらに図５に示した構成の場合、直流電源４０から直流・直流コンバータ４１への電源端子への電圧印加時に、直流・直流コンバータ４１の内部回路へのバイアス電流等による微小電流が流れていると、該電流が投入回路の抵抗３２を介してトランジスタ３４のベースに流れ込み、トランジスタ３４をオンさせる可能性がある。この場合、コンデンサ３９の充電後もトランジスタ３４はオフとはならず、フォトカプラ（３７、３８）はオン状態とされ、充電完了信号端子がＬＯＷレベルを保持する、という誤動作が生じることになる。すなわち、コンデンサ３９の充電後にも、充電完了信号が活性状態（ＨＩＧＨレベル）に設定されない可能性がある。
【００１１】
したがって、本発明の目的は、突入電流防止回路の動作完了後に負荷を起動し負荷異常時の過電流を保護する突入電流防止回路を提供することにある。
【課題を解決するための手段】
【００１２】
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
【００１３】
本発明によれば、直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止回路であって、突入電流制限動作が完了した後に前記負荷へ起動信号を送出する手段と、前記負荷異常時の過電流を検出した場合、これをラッチし、過電流の保護を行う手段と、を備えている突入電流防止回路が提供される。
【００１４】
本発明において、前記入力コンデンサへの突入電流を制限する第１のトランジスタと、
前記直流電源からの入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記負荷に接続する側の端子に接続され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、オン状態とされ、前記負荷を起動するための起動信号を活性状態として出力する第２のトランジスタと、
前記第１のトランジスタの流れる過電流を検出する過電流検出回路と、
前記過電流検出回路の出力を受け、前記過電流検出回路で過電流検出時、これをラッチするラッチ回路と、
前記ラッチ回路の出力により制御され、前記過電流検出回路で過電流が一旦検出されると、前記第１のトランジスタの制御端子の端子電圧を、前記第１のトランジスタをオフさせる電圧に設定するスイッチ回路と、備えている。
【００１５】
本発明においては、活性状態の前記起動信号が出力された後に、前記第１のトランジスタの制御端子の電圧を所定の電圧に保つように制御する回路を備えている。
【００１６】
本発明においては、前記第１のトランジスタの制御端子と前記第２のトランジスタの制御端子との間に挿入された定電圧素子と、前記第２のトランジスタの制御端子と、前記第１のトランジスタの前記直流電源に接続する側の端子との間に接続された抵抗と、を備えている。
【００１７】
本発明においては、直流電源の第１と第２の電源出力端子にそれぞれ接続される第１と第２の入力端子と、
負荷の第１と第２の電源入力端子にそれぞれ接続される第１と第２の出力端子と、
前記負荷に起動信号を供給する起動信号端子と、
を備え、
前記負荷の前記第１と第２の電源入力端子に並列に入力コンデンサが接続され、
前記第１の入力端子と前記第１の出力端子同士が接続され、
前記第２の入力端子と前記第２の出力端子との間に接続された第１のトランジスタと、
前記第１と第２の入力端子間の入力電圧を分圧する第１、第２の抵抗と、前記第２の抵抗に並列に接続された第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記第２の出力端子に接続する側の端子に接続されており、
前記第１のトランジスタの制御端子に一端が接続された定電圧素子と、
前記定電圧素子の他端と前記第２の入力端子の間に接続された抵抗と、
前記起動信号端子と前記第２の入力端子間に挿入され、制御端子が前記定電圧素子と前記抵抗の接続点に接続された第２のトランジスタと、
前記第１のトランジスタと前記第２入力端子間に接続され、前記第１のトランジスタに流れる過電流を検出する過電流検出回路と、
前記過電流検出回路の出力を受け、前記過電流検出回路で過電流検出時、これをラッチするラッチ回路と、
前記ラッチ回路の出力によりオン・オフ制御され、前記過電流検出回路で過電流が一旦検出されると、オン状態とされ、前記第１のトランジスタの制御端子の端子電圧を、前記第１のトランジスタをオフさせる電圧に設定するスイッチ回路と、を備えている。本発明において、前記スイッチ回路が、前記第２の抵抗に並列に接続され、制御端子に前記ラッチ回路の出力を受けるトランジスタよりなる。
【００１８】
本発明においては、前記第１のトランジスタの制御端子の電圧から前記定電圧素子の端子間電圧を差し引いた電圧が、前記第２のトランジスタがオンする電圧に達すると前記第２のトランジスタがオンし、前記起動信号端子から、前記負荷に対して出力される起動信号が活性化される。
【００１９】
本発明においては、直流電源の印加時、前記第１のトランジスタの制御端子には、前記時定数回路により生成される分圧電圧波形が印加され、前記第１のトランジスタの制御端子の電圧が閾値に達すると前記第１のトランジスタがオンし、前記第１のトランジスタの前記第２の出力端子に接続する側の端子の電圧が低下し始めると、前記帰還回路を介して、前記第１のトランジスタの制御端子が一定に保たれる制御が行われ、前記第１のトランジスタに流れる電流は一定値に制御される。
【００２０】
本発明においては、前記第１のトランジスタがＭＯＳＦＥＴよりなる。本発明において、前記第２のトランジスタがバイポーラトランジスタよりなる。
【００２１】
本発明においては、前記帰還回路が、前記第２のコンデンサに直列に接続された抵抗を含む。
【００２２】
本発明においては、直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止方法であって、
突入電流制限動作が完了した後に前記負荷へ起動信号を送出し、
前記負荷異常時の過電流を検出した場合、これをラッチし、過電流保護を行う、
各工程を含む。
【００２３】
本発明においては、前記直流電源と前記負荷の間に挿入され前記入力コンデンサへの突入電流を制限する第１のトランジスタの制御端子に、直流電源からの電圧を分圧し時定数を設けた分圧電圧を与え、前記入力コンデンサと前記負荷の接続点に接続する、前記第１のトランジスタの端子電圧が、前記第１のトランジスタの制御端子に負帰還され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、前記負荷を起動するための起動信号を出し、
起動後の前記負荷の異常時の過電流を検出した場合、これをラッチし、前記第１のトランジスタをオフさせた状態に保つことで、過電流保護を行う、
各工程を含む。
【発明の効果】
【００２４】
本発明によれば、突入電流防止回路の動作完了後に負荷を起動し、起動後の負荷異常時の過電流を保護することができる。
【発明を実施するための最良の形態】
【００２５】
上記した本発明についてさらに詳細に説明すべく添付図面を参照して説明する。本発明は、突入電流防止回路の動作完了後に負荷を起動し、負荷の異常時の過電流の保護を行うものである。本発明に係る突入電流防止回路（１０１）は、直流電源（１）の第１と第２の電源出力端子にそれぞれ接続される第１と第２の入力端子と、負荷（１４）の第１と第２の電源入力端子にそれぞれ接続される第１と第２の出力端子（１１、１２）と、負荷（１４）に起動信号を供給する起動信号端子（１３）と、負荷（１４）の第１と第２の電源入力端子に負荷と並列に接続された入力コンデンサ（１５）と、を備え、突入電流防止回路（１０１）の第１の入力端子と第１の出力端子（１１）同士が接続されている。
【００２６】
さらに、突入電流防止回路（１０１）は、回路（１０１）の第２の入力端子と第２の出力端子（１２）との間に接続され、第１のトランジスタをなすＭＯＳＦＥＴ（８）と、
回路（１０１）の第１と第２の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗（２、３）及び第１のコンデンサ（４）を有する時定数回路と、
を備えている。ＭＯＳＦＥＴ（８）のゲート端子（制御端子）は、時定数回路（２、３、４）の出力に接続されるとともに、第２のコンデンサ（９）を含む帰還回路を介して、ＭＯＳＦＥＴ（８）の第２の出力端子（１２）に接続する側の端子（ドレイン）に接続されている。
【００２７】
突入電流防止回路（１０１）は、ＭＯＳＦＥＴ（８）のゲート端子に一端が接続された定電圧素子（ツエナーダイオード）（５）と、定電圧素子（５）の他端と、ＭＯＳＦＥＴ（８）の第２の入力端子に接続する側の端子（ソース）との間に接続された抵抗（６）と、起動信号端子（１３）と、ＭＯＳＦＥＴ（８）の第２の入力端子に接続する側の端子（ソース）との間に挿入され、ベース（制御端子）が定電圧素子（５）と抵抗（６）の接続点に接続され、第２のトランジスタをなすバイポーラトランジスタ（７）と、突入電流防止回路（１０１）の第２の電源入力端子とＭＯＳＦＥＴ（８）の第２の入力端子との間の挿入された過電流検出回路（１６）と、過電流検出回路（１６）における過電流の検出結果をラッチするラッチ回路（１７）と、抵抗（３）に並列に接続され、制御端子（ベース）がラッチ回路（１７）の出力に接続されたスイッチ回路（例えばｎｐｎバイポーラトランジスタ）（１８）と、を備え、過電流検出回路（１６）で過電流を検出した場合、ラッチ回路（１７）の制御のもと、スイッチ回路（１８）により、ＭＯＳＦＥＴ（８）はカットオフ状態に保持され、負荷異常時の過電流保護が行われる。
【００２８】
本発明に係る突入電流防止回路（１０１）においては、直流入力電源（１）の印加時に、入力コンデンサ（１５）に対して発生する突入電流を制限すると共に、入力コンデンサ（１５）への充電が完了してから、負荷（１４）に対して起動信号を送出し、負荷（１４）の異常時の過電流を検出してラッチ動作し、ＭＯＳＦＥＴ（８）のゲート電圧をカットオフとし、突入電流防止回路を停止する。過電流検出回路（１６）において過電流検出時、ラッチ回路（１７）は、スイッチ（１８）をオンするが、その後に、手動、パワーオンリセット等によりリセットされるまで、スイッチ回路（１８）は、ラッチ回路（１７）によりオン状態を保持し、突入電流防止回路は停止状態に保持される。以下実施例に即して説明する。
【実施例】
【００２９】
図１は、本発明の一実施例の構成を示す図である。本実施例の突入電流防止回路１０１においては、直流入力電源１の正電位端子（＋側端子）に、抵抗２の一端と出力端子１１が共通に接続される。抵抗２の他端には、抵抗３の一端と、コンデンサ４の一端と、定電圧素子として機能するツェナーダイオード５の一端（カソード）と、ＭＯＳＦＥＴ８のゲートと、スイッチとして機能するバイポーラトランジスタ１８のコレクタとが共通に接続される。ツェナーダイオード５の他端（アノード）には、抵抗６の他端と、ｎｐｎ型バイポーラトランジスタ７のベースが共通に接続される。直流入力電源１の負電位端子（−側端子）に、過電流検出回路１６の一端が接続され、過電流検出回路１６の出力端子はラッチ回路１７の入力端子に接続される。過電流検出回路１６の他端は、抵抗３の他端と、コンデンサ４の他端と、抵抗６の他端と、バイポーラトランジスタ７のエミッタと、ＭＯＳＦＥＴ８のソースとの共通接続点に接続される。ＭＯＳＦＥＴ８のゲートは、コンデンサ９の一端に接続され、コンデンサ９の他端は、抵抗１０の一端に接続され、ＭＯＳＦＥＴ８のドレインは抵抗１０の他端と出力端子１２に接続される。バイポーラトランジスタ７のコレクタは信号端子１３に接続される。
【００３０】
過電流検出回路１６は、電流パスに挿入された抵抗と抵抗の端子間電圧を所定の電圧値（閾値）と比較し、所定の電圧値（過電流値）以上の場合、過電流検出信号を活性状態とする回路からなる。過電流検出信号は２値信号（ロジック信号）としてもよい。ラッチ回路１７は、例えばＳＲラッチ等で構成され、過電流検出回路１６からの過電流検出信号をセット端子に入力し、出力がバイポーラトランジスタ１８のベースに接続され、過電流検出信号が活性状態のときに、セットされ、バイポーラトランジスタ１８をオンさせる。特に制限されないが、ラッチ回路１７は負荷１４の異常（障害）が復旧し、異常電流が解消された場合、あるいは、パワーオンリセット時等にリセットされ、バイポーラトランジスタ１８をオフさせる。
【００３１】
本実施例の突入電流防止回路１０１においては、入力直流電源１の印加時に、入力コンデンサ１５に対して発生する突入電流を制限すると共に、入力コンデンサ１５への充電が完全に完了してから負荷に対して信号端子１３から起動信号を送出し、さらに起動後の負荷１４の異常時の過電流に対して、突入電流防止回路１０１の動作を停止し過電流保護を行う。
【００３２】
負荷１４は、突入電流防止回路１０１の出力端子１１、１２に正電位端子、負電位端子が接続され、端子１３を起動信号として入力する。本発明において、負荷１４はＤＣ／ＤＣコンバータに限定されるものでないことは勿論である。
【００３３】
図１において、ＭＯＳＦＥＴ８のドレインとゲート間の帰還回路として、コンデンサ９のみを備えた構成としてもよい。なお、スイッチ回路１８は、バイポーラトランジスタにのみに限定されるものでなく、ＭＯＳＦＥＴを用いてもよい。
【００３４】
次に、図１に示す本実施例の動作について、図２及び図３に示すタイミング波形を参照して説明する。
【００３５】
直流入力電源１の印加時、突入電流防止回路１０１の入力には、図２のａのようなステップ状の電圧が印加されるが、ＭＯＳＦＥＴ８のゲート電圧は、抵抗２からコンデンサ４への充電動作により、図２のｂに示すようなランプ波形となる（図２のＴ１期間の電圧波形ｂ参照）。
【００３６】
次に、ＭＯＳＦＥＴ８のゲート電圧が閾値（VTH）に達すると、ＭＯＳＦＥＴ８はオン状態となり、ドレイン・ソース間に電流が流れ始めると共に、ＭＯＳＦＥＴ８のオン抵抗の減少に伴いＭＯＳＦＥＴ８のドレイン・ソース間電圧が低下し始める（図２のＴ２期間の電圧波形ｃ参照）。その際、ＭＯＳＦＥＴ８のゲート端子には、コンデンサ９と抵抗１０を介して、ドレイン・ソース間電圧の低下変動が帰還され、ＭＯＳＦＥＴ８のゲート電圧はほぼ一定値に保たれる（図２の期間Ｔ２の電圧波形ｂ参照）。よって、ＭＯＳＦＥＴ８のドレイン・ソース間電流はほぼ一定値に制御されることになり（図２の期間Ｔ２の電流波形ｄ参照）、入力コンデンサ１５への充電電流は一定に保たれる（突入電流制限動作）。この結果、入力コンデンサ１５の充電電圧波形もランプ波形となる。
【００３７】
入力コンデンサ１５への充電完了後（すなわち突入電流制限動作の後）、ＭＯＳＦＥＴ８のゲート電圧は再び上昇を開始し（図２の期間Ｔ３の電圧波形ｂ参照）、ＭＯＳＦＥＴ８のゲート電圧がツェナーダイオード５の動作電圧（ツェナー電圧VZ）とトランジスタ７のベース−エミッタ間電圧（VBE）の和の値に達すると（図２の期間Ｔ４以降）、バイポーラトランジスタ７がオンし、起動信号端子１３の電位をＬＯＷレベルとし、負荷１４に対して、ＬＯＷレベル（活性状態）の起動信号が送出される。なお、特に制限されないが、この例では、バイポーラトランジスタ７のコレクタが接続する起動信号端子１３は、例えば負荷１４側でＨＩＧＨ電位にプルアップされているものとし、バイポーラトランジスタ７のオン時に起動信号端子１３はＬＯＷレベルに遷移するものとする。なお、図１の回路構成を適宜変形し、起動信号の活性状態をＨＩＧＨレベルとする構成としてもよいことは勿論である。
【００３８】
図３は、本発明の一実施例における過電流保護動作を示すタイミング波形図である。負荷１４の異常時に、図３の回路電流ｄ（図１の電流ｄ）に示すように、過電流が発生するが（Ｔ５期間）、この過電流を過電流検出回路１６で検出し、ラッチ回路１７がスイッチ（バイポーラトランジスタ１８）をオンさせることで、ＭＯＳＦＥＴ８のゲート電圧（図３の電圧波形ｂ）を強制的にＬｏｗ電位（グランド電位）とし、ＭＯＳＦＥＴ８をカットオフさせ、電流ｄを０とし、過電流の発生を抑止する。このとき、バイポーラトランジスタ７はオフし、端子１３の起動信号ｅの電圧はＨｉｇｈとなり、負荷１４は動作を停止する。本実施例においては、図３の波形ｂ（図１のＭＯＳＦＥＴ８のゲート電位）に示すように、過電流検出回路１６で一旦過電流を検出した場合（図３のｄの過電流検出）、ＬＯＷ電位に保持される。
【００３９】
以上説明したように、本発明においては、突入電流を制限するＭＯＳＦＥＴ８のゲート電圧をツェナーダイオード５、抵抗６、トランジスタ７で検出し、ＭＯＳＦＥＴ８での突入電流制限動作が完了しゲート電圧が十分にバイアスされ突入電流防止回路の動作が完了してから負荷に対して起動信号を送出することにより、突入電流防止回路の動作途中で負荷が動作することを防止し、負荷が正常起動しない、あるいは起動が失敗するという事態の発生を回避することができる。さらに、過電流検出回路１６にて、負荷１４が異常時の過電流を検出し、ラッチ回路１７の制御により、ＭＯＳＦＥＴ８をカットオフにすることで、適切な過電流保護を行うことができる。すなわち、負荷１４の異常時の過電流に対してＭＯＳＦＥＴ８のカットオフが解除され、ＭＯＳＦＥＴがオンとなり、過電流が発生する動作を繰り返すことが回避され、負荷１４の異常に対して適切な保護を行うことができる。
【００４０】
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明する波形図である。
【図３】本発明の一実施例の動作を説明する波形図である。
【図４】関連技術（特許文献１）の突入電流防止回路の構成を示す図である。
【図５】関連技術（特許文献２）の投入回路の構成を示す図である。
【符号の説明】
【００４２】
１、１６  直流電源
２、３、６、１０、１７、１８、２２  抵抗
４、９、１９、２１  コンデンサ
５  ツェナーダイオード
７  ｎｐｎ型バイポーラトランジスタ
８  ＭＯＳＦＥＴ
１１  出力端子（正電位端子）
１２  出力端子（負電位端子）
１３  起動信号端子
１４  負荷
１５  入力コンデンサ
１６  過電流検出回路
１７  ラッチ回路
１８  スイッチ（ｎｐｎ型バイポーラトランジスタ）
１９  ＭＯＳＦＥＴ
２０  遅延回路
２１  過電流検出回路
２２  発光素子
２３  フォトサイリスタ
２４  リセット回路
２５  出力端子（正電位端子）
２６  出力端子（負電位端子）
２７  負荷
２８  コンデンサ
２９  直流入力電源
３１、３２、３３、３６  抵抗
３４  ｎｐｎ型バイポーラトランジスタ
３５  ＭＯＳＦＥＴ（Ｎチャネル型ＭＯＳＦＥＴ）
３６  ツェナーダイオード
３７、３８  フォトカプラ
３９  コンデンサ
４０  直流電源
４１  直流・直流コンバータ
４２  負荷
１０１、２０１  突入電流防止回路
【図１】
2009189206.tif 000003
【図２】
2009189206.tif 000004
【図３】
2009189206.tif 000005
【図４】
2009189206.tif 000006
【図５】
2009189206.tif 000007