(57)【要約】【課題】ＲＦデバイスの耐圧、Ｐｏ特性などの特性劣化や素子間のばらつきを抑え、良好な高周波特性を実現することが可能な化合物半導体装置の製造方法を提供する。【解決手段】化合物半導体基板（ｓｕｂ．）またはこの化合物半導体基板（ｓｕｂ．）上に形成された動作層１１上に、膜厚ｔが、       ｔ＝ｎ×λ／２（λ：ホトレジスト膜内露光波長、ｎ：整数）となるホトレジスト膜１８を形成し、このホトレジスト膜１８の所定領域を、ホトレジスト内露光波長λで露光し、現像して、マスク１８’を形成し、このマスク１８’を用いて、化合物半導体基板ｓｕｂ．または動作層１１をエッチングして、リセス１４を形成し、このマスク１８’を用いて、リフトオフ法によりリセス１４上にゲート電極１７を形成する。【選択図】図７
2009246155.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板またはこの化合物半導体基板上に形成された動作層上に、膜厚ｔが、
ｔ＝ｎ×λ／２（λ：ホトレジスト膜内露光波長、ｎ：整数）
となるホトレジスト膜を形成し、
このホトレジスト膜の所定領域を、前記ホトレジスト内露光波長λで露光し、現像して、マスクを形成し、
このマスクを用いて、前記化合物半導体基板または前記動作層をエッチングして、リセスを形成し、
前記マスクを用いて、リフトオフ法により前記リセス上にゲート電極を形成することを特徴とする化合物半導体装置の製造方法。
【請求項２】
前記ゲート電極は、蒸着により形成されることを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項３】
前記露光において、ｉ線ステッパが用いられることを特徴とする請求項１または請求項２に記載の化合物半導体装置の製造方法。
【請求項４】
前記リセスのエッジと前記ゲート電極のエッジ間に間隙を有することを特徴とする請求項１から請求項３のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項５】
前記ホトレジストの膜厚は、塗布回転数または塗布濃度を制御することにより、制御されることを特徴とする請求項１から請求項４のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波パワーデバイス（以下ＲＦデバイスと記す）などとして用いられる化合物半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、マイクロ波通信の高度化に伴い、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（ＭｅｔａｌＦｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）といった、ＲＦデバイスとして用いられる電界効果型トランジスタにおいて、さらなる高出力化、高耐圧化、高速化が要求されている。
【０００３】
高耐圧を実現するために、近年、化合物半導体基板上に形成された動作層をエッチングしたリセス上にゲート電極を設け、電流調整を行うリセス構造が用いられている。このような構造により、半導体層表面に存在する表面準位の影響を軽減し、半導体層表面からチャネル層を遠ざけ、半導体層内部に電流を制御することができるため、ゲート電極への電界集中が緩和され、高耐圧、高出力で高速動作が可能となる。
【０００４】
このようなリセス構造において、先ずホトレジストを塗布してパターニングを行い、これをマスクとして動作層をエッチングすることによりリセスが形成される。そして、リフトオフ法、すなわち電極材料を蒸着した後、ホトレジストを除去することによりゲート電極が形成される。このとき、ホトレジストが大きくテーパを有する断面形状となってしまうため、これをマスクとしてゲート電極を蒸着形成すると、斜め蒸着成分が生じるため、設計寸法よりゲート電極のエッジのすそが広がってしまう。そのため、耐圧、入出力特性、高周波特性などの劣化、素子間のばらつきなどを生じるという問題がある。
【０００５】
このようなすそ引き部分は、洗浄工程において若干除去されるものの、十分ではなく、さらに薬液などにより完全に除去すると、動作層にダメージが生じるために、チャネル抵抗が高くなるという問題が生じる。
【０００６】
一方、ホトレジストの垂直加工性を向上する技術として、例えば特許文献１に半導体発光素子における加工技術が開示されている。しかしながら、硬化工程など、工程の追加が必要となり、プロセスコストが上昇するという問題がある。
【特許文献１】特許３６２５３０９号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ＲＦデバイスの耐圧、Ｐｏ特性などの特性劣化や素子間のばらつきを抑え、良好な高周波特性を実現することが可能な化合物半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、化合物半導体基板またはこの化合物半導体基板上に形成された動作層上に、膜厚ｔが、
ｔ＝ｎ×λ／２（λ：ホトレジスト膜内露光波長、ｎ：整数）
となるホトレジスト膜を形成し、このホトレジスト膜の所定領域を、ホトレジスト内露光波長λで露光し、現像して、マスクを形成し、このマスクを用いて、化合物半導体基板または動作層をエッチングして、リセスを形成し、マスクを用いて、リフトオフ法によりリセス上にゲート電極を形成することを特徴とする化合物半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明の一態様の化合物半導体装置の製造方法によれば、ＲＦデバイスの耐圧、Ｐｏ特性などの特性劣化や素子間のばらつきを抑え、良好な高周波特性を実現することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施形態について、図を参照して説明する。
【００１１】
図１に本実施形態により形成されるＦＥＴ素子の断面図を示す。図に示すように、ＧａＡｓなどの化合物半導体基板（ｓｕｂ．）上に、ＧａＡｓなどからなる動作層１１が形成されている。動作層１１には、ソース領域１２、ドレイン領域１３と、これらの間にリセス１４が形成されている。ソース領域１２、ドレイン領域１３上には、それぞれソース電極１５、ドレイン電極１６が形成され、リセス１４上に、ゲート電極１７が形成されている。
【００１２】
このようなＦＥＴ素子は、以下のようにして形成される。先ず、図２に示すように、化合物半導体基板（ｓｕｂ．）上に動作層１１を形成し、その表面に、不純物を注入してース領域１２、ドレイン領域１３を形成した後、ソース電極１５、ドレイン電極１６を形成する。そして、レジストコーターを用いて、塗布回転数、あるいは塗布濃度を調整することにより所定の膜厚ｔに制御されたポジ型ホトレジスト膜１８を塗布する。
【００１３】
塗布されたホトレジスト膜を、ステッパを用いて例えばｉ線（波長：３６５ｎｍ）で露光すると、ｉ線は、ホトレジスト膜内を進行し、ホトレジストと動作層の界面で固定端の反射を起こし、進行波と反射波により定在波が生じる。
【００１４】
このとき、図３に示すように、この定在波がホトレジスト膜１８表面位で腹を形成すると、ホトレジスト膜１８表面における開口寸法は安定せず、現像後、図４に示すように大きなテーパを有するパターン（マスク２８’）が形成される。そして、このようなマスク２８’を用いて、図５に示すように動作層１１をエッチングしてリセス２４を形成し、メタル膜（ゲート電極材料）３０を蒸着させ、ゲート電極２７を形成する際、図６に示すように、斜め蒸着成分３１によるすそ引き３２が生じてしまう。なお、このすそ引きは、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）や、ＥＰＭ（Ｅｎｅｒｇｙ−ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）などによる分析や、ＤＣ特性を測定することにより検出することができる。
【００１５】
一方、図７に示すように、ホトレジスト膜１８表面位で定在波が節を形成すると、最も開口寸法が安定する。そこで、ホトレジスト膜１８表面位で定在波が節を形成するように、ホトレジスト膜厚ｔを、
ｔ＝ｎ×λ／２・・・（１）
となるように制御する。ここで、λは、ホトレジスト膜内におけるｉ線の波長、ｎは整数である。ｉ線は、ホトレジスト膜内において、波長がλ＝２５９ｎｍとなるため（ホトレジストの屈折率を１．４１とした場合）、このｉ線のホトレジスト膜内露光波長の１／２の整数倍となるように、ホトレジスト膜厚を制御することにより、開口寸法を安定化させ、図８に示すように、開口部１９が垂直に加工されたマスク１８’を形成することが可能となる。
【００１６】
そして、このように開口部１９が垂直に加工されたマスク１８’を用いて、図９に示すように、リセス１４を形成する。さらに、このマスク１８’を用いて、図１０に示すようにメタル膜（ゲート電極材料）２０を蒸着させ、ゲート電極１７が形成される。このとき、開口部１９が垂直形状であるため、斜め蒸着成分が生じることはない。そして、マスク１８’を除去することにより、マスク１８’上のメタル膜をリフトオフする。
【００１７】
従って、このようにして形成されたゲート電極１７において、すそ引きはなく、設計寸法通りのゲート長のゲート電極を形成することができる。そして、ＲＦデバイスにおいて、耐圧、Ｐｏ特性などの特性劣化や素子間のばらつきを抑え、良好な高周波特性を実現することが可能となる。
【００１８】
尚、本実施形態において、基板上に形成された動作層にリセスを形成したが、これはイオン注入法によるＦＥＴの形成方法であって、動作層をエピタキシャル成長させたＨＥＭＴ用ウェハなどの化合物半導体基板を用いて、同様の構造を形成することも可能である。
【００１９】
また、基板としては、ＧａＡｓの他、ＧａＮや、ＳｉＣ、ダイヤモンドなどの基板を用いることができる。
【００２０】
また、本実施形態において露光の光源としてｉ線を用いたが、ｇ線や、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザなどの短波長光源を用いてもよい。
【００２１】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一態様により形成される化合物半導体装置を示す断面図。
【図２】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図３】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図４】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図５】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図６】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図７】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図８】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図９】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【図１０】本発明の一態様における化合物半導体装置の製造工程を示す断面図。
【符号の説明】
【００２３】
ｓｕｂ．…基板
１１…動作層
１２…ソース領域
１３…ドレイン領域
１４、２４…リセス
１５…ソース電極
１６…ドレイン電極
１７、２７…ゲート電極
１８、２８…ホトレジスト膜
１８’、２８’…マスク
１９…開口部
２０、３０…メタル膜
３１…斜め蒸着成分
３２…すそ引き
【図１】
2009246155.tif 000003
【図２】
2009246155.tif 000004
【図３】
2009246155.tif 000005
【図４】
2009246155.tif 000006
【図５】
2009246155.tif 000007
【図６】
2009246155.tif 000008
【図７】
2009246155.tif 000009
【図８】
2009246155.tif 000010
【図９】
2009246155.tif 000011
【図１０】
2009246155.tif 000012