(57)【要約】【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。【選択図】図１
2009088194.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、
前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続されることを特徴とする半導体装置。
【請求項２】
基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、
隣接するトランジスタセル間の前記エッチング溝が、前記第１層に設けられた第２エッチング溝によって繋がっており、複数のトランジスタセル間の前記第１電極が、前記第２エッチング溝に設けられた第２電極によって接続されていることを特徴とする半導体装置。
【請求項３】
前記基板、第１層、ベース層、及び、第２層の少なくとも１層が化合物半導体よりなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１層が、ＧａＡｓよりなる層であり、前記エッチング溝の長手方向が、前記第１層の［０１−１］方向に平行な方向であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１層がコレクタ層とサブコレクタ層からなり、前記エッチング溝が前記コレクタ層を貫通し、前記第１の電極が前記サブコレクタ層と接触していることを特徴とする請求項１〜４のいずれかに記載の半導体層。
【請求項６】
請求項１〜５のいずれかに記載の半導体装置を第１半導体装置とし、該第１半導体装置のトランジスタセルと同じ基板の上に形成され、前記第１半導体装置のトランジスタセルのエッチング溝に対し、基板に平行な平面で略９０°回転したエッチング溝を備えた複数の第２トランジスタセルを有する第２半導体装置を含むことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のトランジスタセルにより構成される半導体装置、および、この半導体装置を含む半導体集積回路装置に関する。
【背景技術】
【０００２】
図１３は、従来のトランジスタセルの例として示す化合物半導体バイポーラトランジスタセル１’の断面図である。この従来のトランジスタセルは、以下のように製造される。まず、化合物半導体基板１０に、サブコレクタ層２０、コレクタ層３０、ベース層４０、エミッタ層５０、および、上部エミッタ層６０をエピタキシャル成長により形成する。そして、エミッタ層５０、ベース層４０等を所望の形状に加工した後、コレクタ層３０を部分的にウエットエッチングし、サブコレクタ層２０の表面を露出させるエッチング溝３５’を形成し、このエッチング溝３５’の内部にコレクタ電極１３０を形成する。
【０００３】
このように、エッチング溝を形成してコレクタ電極を形成する場合には、後述するように、エッチングレートの結晶方位依存性を考慮してトランジスタセル構造を設計する必要がある。例えば、ＩＩＩ−Ｖ属化合物半導体であるＧａＡｓをウエットエッチングすると、図１２（ａ）、（ｂ）に示すように、ミラー指数で表される結晶方向［０１−１］（図１２（ａ）、（ｂ）の−Ｘ方向）に垂直なエッチング部の断面は、順メサ形状となる。一方、図１２（ｃ）、（ｄ）に示すように、９０°回転した方向のエッチング部の断面、すなわち結晶方向［０１１］（図１２（ｃ）、（ｄ）の−Ｙ方向）に垂直な断面は、逆メサ構造となる。ＧａＡｓに代表される多くの化合物半導体は、結晶方位依存性があり、その断面形状がメサ形状および逆メサ形状になることが知られている。
【０００４】
なお、本明細書ではミラー指数を表す際にマイナス符号「−」を例えば［−１−１−１］のように数字の前に記載しているが、このマイナス符号は、ミラー指数において本来数字の上に表記されるマイナス符号を意味する。
【０００５】
この逆メサ面に引き出し配線を形成すると断線等が生じやすくなるので、逆メサ面の存在は、エッチング溝内に設けられたコレクタ電極またはエミッタ電極の引き出し配線の配置を制限する。そこで、従来のトランジスタセル１’は、例えば、図１０に示すような構造となっていた。
【０００６】
このトランジスタセル１’では、エッチング溝３５’の両端面が順メサ形状（順メサ面）となっており、その順メサ面に引き出し配線１３５’が形成されている（図１０（ｂ））。なお、このトランジスタセル１’のエッチング溝３５’の長手方向に垂直な断面は、逆メサ形状（長手方向に沿った側面が逆メサ面）となっているが（図１３参照）、そこには引き出し配線が形成されていないので問題にはならない。
【０００７】
しかしながら、このトランジスタセル１’を９０°回転させたトランジスタセル１’’では、エッチング溝３５’’の長手方向に垂直な断面は順メサ形状となるが、図１１（ｂ）に示すように、エッチング溝３５’’の端面は逆メサ形状（逆メサ面）となる。
【０００８】
したがって、トランジスタセル１’を９０°回転させた図１１（ａ）に示すトランジスタセル１’’では、この逆メサ面に引き出し配線１３５’’が形成されることになり、楔状に折れ曲がった部分でクラック等を生じて（図１１（ｂ）のＣ’部）、断線および電気抵抗増大等の導通不良を引き起こす場合がある。
【０００９】
このため、図１０（ａ）に示す従来のトランジスタセル１’では、エッチング溝の長手方向の端面が順メサ形状を為している必要があることから、エッチング溝の長手方向が１つの方向（順メサ方向（詳細は後述））に限定される。
【００１０】
このように、従来のトランジスタセル１’では、エッチング溝が常に、一定の方向に形成される必要があることから、トランジスタセル（基本トランジスタセル）の向きも制限され、それらを集積した半導体集積回路装置のパターンレイアウトが制約され、高集積化が困難で小型化及び低コスト化を阻む要因となっていた。
【００１１】
このような、問題に対処するために、例えば、非特許文献１には、コレクタ層のエッチング溝の長手方向の端面に生じる逆メサ部分を平坦化することが開示されている。このように平坦化工程を追加することにより、例えば、図１０（ａ）に示すトランジスタセル１’であっても９０°回転させて配置することが可能になる。
【非特許文献１】Bob Yeats et al. 2000 GaAsMANTECH 131-135 (2000)
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、非特許文献１の方法では、平坦化のために新たな工程を導入する必要があり、生産性の低下、および、コストの上昇等が問題となる。
【００１３】
そこで、本発明は、半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供することを第２の目的とする。
【課題を解決するための手段】
【００１４】
本発明は、従来のトランジスタセル１’のエッチング溝の長手方向に直交する長手方向を有するエッチング溝を含みかつそのエッチング溝の順メサ面上にまとめ配線を形成することができる小型のトランジスタセル構造を提供し、上記目的を達成するものである。
すなわち、本発明に係る第１の半導体装置は、基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続されることを特徴とする。
【００１５】
また、本発明に係る第２の半導体装置は、基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、隣接するトランジスタセル間の前記エッチング溝が、前記第１層に設けられた第２エッチング溝によって繋がっており、複数のトランジスタセル間の前記第１電極が、前記第２エッチング溝に設けられた第２電極によって接続されていることを特徴とする。
【発明の効果】
【００１６】
本発明により、引き出し配線の設置が困難なことに起因し、トランジスタセルを配置するのが困難な、例えば、従来のトランジスタセルと９０°の角度を為す方向のような、方向に、逆メサ部の平坦化等の新たな工程を伴わずに、トランジスタセルを配置した半導体装置の提供が可能となる。
したがって、本発明によれば、半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することができる。
また、本発明に係る半導体装置を用いることによりレイアウトの自由度が向上し、高集積化された小型で安価な半導体集積回路装置の提供が可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
【００１８】
１．半導体装置の実施形態
・実施の形態１
図３（ａ）〜（ｆ）は、本発明に係るトランジスタセルの一例である実施の形態１のヘテロバイポーラトランジスタ一(HBT、Hetero Junction Bipolar Transistor)セル１の製造方法を示す断面図であり、図１はバイポーラトランジスタ１を含む半導体装置２５０の上面図であり、図２Ａは、図１のＩＩＡ−ＩＩＡ断面を、図２Ｂは、図１のＩＩＢ−ＩＩＢ断面を示す。
【００１９】
本実施の形態１のトランジスタセルでは、まず、コレクタ層に設けるエッチング溝の長手方向を、従来と異なる逆メサ方向（エッチング溝の長手方向の端面が逆メサ形状となる方向）としている。そして、エッチング溝の長手方向に沿った順メサ面となった側面に交差するように設けたまとめ配線によって複数のトランジスタセル間のコレクタ電極が接続されている。このようにして、従来通り、エッチング溝の長手方向の端部（逆メサ形状となった端面）に沿って引き出し配線を配置したときに生じる虞のある導通不良を防止している。
【００２０】
すなわち、本実施の形態１では、エッチング溝とエッチング溝内に配置されるコレクタ電極をエミッタ電極より長く延在させる。そして、複数のトランジスタセル間のコレクタ電極を接続する、まとめ配線を、順メサ面であるエッチング溝の長手方向に沿った側面と交差させ、まとめ配線と第一電極の電気的接続をこの交差部にて確保する。この構造により、導通不良のリスクを大きく低減した半導体装置を提供できる。
【００２１】
以下に、図面を用いて本発明にかかる実施の形態１の化合物半導体ヘテロバイポーラトランジスタ１の構成を詳細に説明する。
＜実施の形態１のヘテロバイポーラトランジスタ１の製造工程＞
ＧａＡｓの化合物半導体基板１０の上に、順に、高濃度ｎ型ＧａＡｓよりなる厚さ約０．５μｍのサブコレクタ層２０と、ｎ型ＧａＡｓよりなる厚さ０．５μｍ〜１．５μｍのコレクタ層３０と、ｐ型ＧａＡｓよりなる厚さ０．０５μｍ〜０．１５μｍのベース層４０と、ｎ型ＩｎＧａＰよりなるエミッタ層５０と、ＧａＡｓおよびＩｎＧａＡｓよりなるエミッタ上部層６０を形成する。
【００２２】
サブコレクタ層２０はオーミック抵抗を下げ、コレクタ層３０とともにコレクタとして機能する。また、エミッタ上部層６０は、例えば、ＧａＡｓ層、ＩｎｘＧａ１−ｘＡｓ層およびＩｎ０．５Ｇａ０．５Ａｓ層からなる積層構造であっても良い。
【００２３】
そして、エミッタ電極１６０を、例えばＷＳｉにより形成し、エミッタ上部層６０のうちエミッタ電極１６０に覆われていない部分をエミッタ層５０の表面が露出するまで、エッチングする（図３（ａ）の状態）。なお、エミッタ電極１６０およびその下部に位置するエミッタ上部層６０の主面は、図１より判るように、図中のＸ軸に平行な方向に延在した長方形の形状を有している。
【００２４】
次にバイポーラトランジスタ１の周囲の絶縁を確保するように原子分離注入領域１００を設けた後（図３（ｂ））、ベース電極１４０をベース層４０に接するように形成（図３（ｃ））する。ベース電極１４０は、好ましくは、Ａｕ、Ｔｉ、Ｐｔの積層構造よりなる。
【００２５】
さらに、ベース半導体層４０およびコレクタ層３０の上部０．１〜０．４μｍ程度をエッチングし、ベース・コレクタ接合部（ベースメサ）領域を形成する（図３（ｄ））。
【００２６】
そして、コレクタ層３０を例えばウエットエッチングにより、サブコレクタ領域２０までエッチングし、エッチング溝３５を形成した後に、好ましくは、Ａｕ、Ｎｉ、ＡｕＧｅの積層膜よりなるコレクタ電極（第一電極）１３０を、エッチング溝３５の底部にリフトオフ法により形成する（図３（ｅ））。
【００２７】
エミッタ電極１６０およびエミッタ上部層６０同様に、Ｘ軸方向に延在するコレクタ電極１３０を収容できるように、エッチング溝３５は、Ｘ軸方向に延在した直方体形状となっている。エッチング溝３５は、延在方向に垂直な断面（図１および図３中のＹ−Ｚ面に平行な面）が順メサ形状（図３（ｅ）参照）であり、Ｘ軸の延在方向に沿った側面が順メサ面になっている。また、エッチング溝３５は、延在方向に平行で、かつ、コレクタ層３０の主面に垂直な断面（図１および図３中のＸ−Ｚ面に平行な面）の形状が逆メサ形状（図２Ａ参照）となっている。
【００２８】
本発明では、エッチング溝３５の延在する方向（長手方向（図１および図３のＸ軸方向））をＧａＡｓよりなるコレクタ層３０の結晶方向［０１−１］と平行にし、エッチング溝３５の延在方向に垂直で、かつ、コレクタ層３０の主面に平行な方向（図１および図３中のＹ軸方向）をコレクタ層３０の結晶方向［０１１］と平行にすることで、このような、エッチング溝３５の断面形状を得ている。
【００２９】
そして、保護絶縁膜２００を形成し、さらに例えば厚さ１μｍ〜２μｍの第１配線層からなる引き出し配線１３５をリストオフ法により形成し、トランジスタセル１を得る（図３（ｆ）参照）。なお隣り合うコレクタ電極上の保護絶縁膜２００の開口部２００Ｂは1つの大きな開口にまとめる（図１参照）。
【００３０】
この後、図２Ａないし図２Ｂにあるように、さらに第２保護絶縁膜２１０を形成し、第２配線層１３７’を形成する。まとめ配線１３７は、本例では２重の配線となっており、第１配線の配線１３７’とその上部の第２配線の配線１３７’’とからなっている。
【００３１】
ところで、本明細書では、図１０（ａ）（ｂ）に示すように、エッチング溝３５’が延在する方向（長手方向）の端面が順メサ構造を為す場合、このエッチング溝が延在する方向を順メサ方向という。
【００３２】
このような順メサ方向に延在するエッチング溝３５’を有し、かつ、エッチング溝３５’の長手方向に垂直な断面が逆メサ形状であるトランジスタ（トランジスタセル）を逆メサトランジスタ（逆メサトランジスタセル）という。また、このエッチング溝が延在する方向を順メサ方向という。
【００３３】
一方、図１、図２Ａに示すように、エッチング溝３５が延在する方向（長手方向）の端面が逆メサ構造を為す場合、このエッチング溝が延在する方向を逆メサ方向という。
【００３４】
このような逆メサ方向に延在するエッチング溝３５を有し、かつ、エッチング溝３５の長手方向に垂直な断面が順メサ形状であるトランジスタ（トランジスタセル）を順メサトランジスタ（順メサトランジスタセル）という。
【００３５】
また、順メサ方向、および、逆メサ方向の結晶方位は、半導体の種類により異なる。
【００３６】
次に、複数のバイポーラ基本トランジスタセル１を同じ方向にならべて形成する半導体装置２５０の詳細について示す。理解を容易にするために、複数の逆メサバイポーラ基本トランジスタセル１’を複数含む従来の半導体装置２５０’と、半導体２５０’と同様の構成を、順メサバイポーラトランジスタを用いて形成した半導体装置２５０’’を説明する。
【００３７】
図１４は、同じ方向を向いた逆メサバイポーラ基本トランジスタセル１’を３つ有する半導体装置２５０’の上面図である。それぞれの基本トランジスタセル１’の２つのエッチング溝３５’（図１４では不図示。図１０（ｂ）および図１３参照）は、コレクタ層の〔０１１〕方向と平行に、すなわち、順メサ方向に延在している。このためコレクタ電極１３０の上から順メサ形状をなすエッチング溝３５’の長手方向の端面を通り、エッチング溝の外に至る引き出し配線１３５’は断線等の導通不良のリスクは少ない。
【００３８】
隣接するトランジスタセル１’間の引き出し配線１３５’を互いに電気的に接続する目的で、エッチング溝３５’が延在する方向に垂直な方向に延在する、まとめ配線１３７が設けられている。まとめ配線１３７は、上からみて図１０の基本トランジスタセル１’の引き出し配線１３５’のうち、エッチング溝３５’より外にある部分（図１４でＸ軸に平行な部分）と接触するように配置されている。
【００３９】
なお、まとめ配線１３７は、引き出し配線１３５’と同一の第１配線層を延長してまとめ配線１３７’単独で形成してもよい。また必要に応じ大電流を流せるように第２の配線層をまとめ配線１３７’ ’としてまとめ配線１３７’の上部に重ねても良い。第１配線層および、第２配線層はそれぞれ例えばＡｕ、Ｔｉの積層膜からなり、リフトオフ等により形成される。
【００４０】
これにより、まとめ配線１３７を流れるコレクタ電流は、矢印Ｄに沿って引き出し配線１３５’を介し、コレクタ電極１３０に達する。しかし、半導体装置２５０’では、逆メサバイポーラ型トランジスタセルしか使用できず、従って、全ての基本トランジスタの向きは同じ方向、または、主面上で１８０°回転した方向（レイアウト上は実施的に同じ方向）を向いている。
【００４１】
図１５は、同じ方向を向いた順メサバイポーラ基本トランジスタセル１’’を３つ有する半導体装置２５０’’の上面図である。この図１５に示す半導体装置２５０’’は、コレクタ電極１３０とまとめ配線１３７を図１４と同様なパターンにして構成したものである。図１６（ａ）と図１６（ｂ）には、それぞれ、図１５のＸＶＩａ−ＸＶＩａ断面と、ＸＶＩｂ−ＸＶＩｂ断面とを示す。それぞれの基本トランジスタセル１’’の２つのエッチング溝３５’’（図１６（ａ）参照）は、コレクタ層３０の〔０１−１〕方向と平行に、すなわち、逆メサ方向に延在している。
【００４２】
このため、図１６（ａ）に示すように、コレクタ電極１３０の上から、エッチング溝の延在する方向の端面（逆メサ形状を為している）に沿って、エッチング溝３５’’の外に至る引き出し配線１３５’は、矢印Ｇで示す部分で楔形状に折れ曲がり、断線等の導通不良を生じるリスクを内在している。従って、図１５の矢印Ｅに沿って、まとめ配線１３７から、引き出し配線１３５’’を介し、コレクタ電極１３０に安定してコレクタ電流を流すことは困難であり、このようなまとめ配線構造はとることができないことがわかる。なお、図１６（ａ）に示すまとめ配線１３７は、第１配線層のまとめ配線１３７’の上部に第２配線層からなるまとめ配線１３７’’を重ねた構造の例となっている。
【００４３】
この不具合を解決するために、図１７に示す半導体装置２６０が従来用いられている。半導体２６０装置のトランジスタセル１Ｂでは、コレクタ電極１３０から、順メサ形状を形成している、エッチング溝３５’’の長手方向に沿った側壁に沿って（図１７のＹ方向）、引き出し配線１３５Ｂをエッチング溝３５’’の外まで引き出す。そして、引き出し配線と接続するように、引き出し配線１３５Ｂには、エッチング溝３５’’（コレクタ電極１３０）に平行（図１７のＸ方向）に延在する溝外延在部が設けられている。
【００４４】
半導体装置２６０では、通電不良の不具合を生じずに、コレクタ電流を、まとめ配線１３７から、矢印Ｆと矢印Ｈに沿って、引き出し配線１３５Ｂを介し、コレクタ電極１３０に流すことができる。
【００４５】
しかし、引き出し配線１３５Ｂの溝外延在部は通常５〜１０μｍの幅（図１７のＹ軸方向）を必要とし、この幅の分だけ、バイポーラ型基本トランジスタセル１Ｂ間の間隔が広くなる。このことは、逆メサバイポーラトランジスタを使用する場合に比べ、必要な面積が増大することを意味し、レイアウト面積を低減した半導体集積回路装置を提供するという本発明の目的と反する。
【００４６】
次に、本発明の実施の形態１にかかる半導体装置２５０の詳細を説明する。
トランジスタセル１’’と同じく、トランジスタセル１のエッチング溝３５の延在方向（Ｘ方向）に垂直な断面（Ｙ−Ｚ面）の断面形状は順メサ形状となっている。
【００４７】
しかしながら、基本トランジスタセル１は、基本トランジスタセル１’’と異なり、エッチング溝３５およびコレクタ電極１３０が、まとめ配線１３７の下部まで延在している（図２Ａと図１６（ａ）を参照）。このようにエッチング溝３５およびコレクタ電流を延在することは、従来の工程の中で実施可能である。
【００４８】
これにより、図２Ａに示す断面（エッチング溝３５の延在方向に平行で、かつ、コレクタ層３０の主面に垂直な面）において、エッチング溝３５の延在方向の逆メサ形状をなす端面のうち、右側（図２ＡのＸ方向側）の端面は、まとめ配線１３７より右側（図２Ａで示した範囲よりさらに右側（Ｘ方向））に位置する。
【００４９】
まとめ配線１３７は、エッチング溝３５が延在する方向に垂直な方向に延在している。このため、まとめ配線１３７が延在する方向（図１の−Ｙ方向）については、図２Ｂに示すように、エッチング溝３５の長手方向に沿った側面は順メサ形状（順メサ面）を形成している。まとめ配線１３７および引き出し配線１３５は、この順メサ面を交差し、コレクタ電極１３０を接続されていることから、半導体装置２５０では、断線等による導通不良の発生を抑制できる。
【００５０】
なお、図２Ｂでは、まとめ配線１３７は、第１配線層のまとめ配線１３７’の上部に第２配線層からなるまとめ配線１３７’’を重ねた構造の例となっている。まとめ配線１３７は、は第１配線層からなる引き出し配線１３５を介してコレクタ電極と接続されている。まとめ配線１３７は、まとめ配線１３７’とまとめ配線１３７’’を重ねた構造となっているのでまとめ配線１３７が延在する方向への電流容量が増加する利点がある。しかし、まとめ配線１３７は、第２配線層からなるまとめ配線１３７’’を設けずに、第１配線層のまとめ配線１３７’のみでもよい。
【００５１】
従って、半導体装置２５０は、この順メサバイポーラトランジスタセル１を用いることで、順メサバイポーラトランジスタを用いても従来の逆メサバイポーラトランジスタを用いる半導体装置２５０’同様の低い導通不良のリスクと、同様の少ない面積を得ることができる。
【００５２】
これにより、１つの基板上に形成される１つの半導体集積回路装置内に、逆メサバイポーラトランジスタを用いる半導体装置２５０’と順メサバイポーラトランジスタ用いる半導体装置２５０の両方を用いることで、９０°向きの違うバイポーラトランジスタが同時に使用可能となる。すなわち、半導体集積回路装置において、半導体装置のレイアウトの自由度が向上し、より低面積の半導体集積回路装置を得ることを可能にする。
【００５３】
・実施の形態２
図４は、本発明の実施の形態２に係る半導体装置２５０Ａの上面図である。図５は、図４のＶ−Ｖ断面を示す。なお、図４のＩＩａ−ＩＩａ断面は、図１に示す実施の形態１にかかる半導体装置２５０のＩＩａ−ＩＩａ断面（図２Ａ）と同じである。
【００５４】
半導体装置２５０Ａでは、半導体装置２５０と異なり、エッチング溝３５およびコレクタ電極１３０は、それぞれ第１エッチング溝および第１電極として溝内エミッタ電極１６０の長手方向（図４では、Ｘ軸方向）に延在するだけでなく、まとめ配線１３７の下部において、まとめ配線１３７と平行な方向（図４および図５では、Ｙ軸方向）に、第２エッチング溝および第２電極として延在している。コレクタ電極上の保護絶縁膜２００の開口部２００Ｃはまとめ配線１３７などとの導通を取り易くするために、1つの大きな開口にまとめてもよい（図４参照）。
【００５５】
このようにエッチング溝３５およびコレクタ電極１３０を延在させることは、従来の工程において、エッチング溝３５のエッチングおよびコレクタ電極１３０のリフトオフを行う範囲を変更するだけで実施することができる。
【００５６】
図５に示すように、まとめ配線１３７は、端部を除き、エッチング溝３５の側面の上部を通ることがなくなる。なお、図５では、まとめ配線１３７は、第１配線層のまとめ配線１３７’の上部に第２配線層からなるまとめ配線１３７’’を重ねた構造となっている。必要に応じてまとめ配線１３７は、第１配線層のみもしくは第２配線層のみとしてもよい。
【００５７】
これにより、エッチング溝３５のエミッタ電極１６０の長手方向（図４および図５のＸ軸方向）沿った側面が順メサ形状を形成していなくても、導通不良のリスクを低減できる利点がある。
【００５８】
従って、実施の形態２の半導体装置２５０Ａのバイポーラ型基本トランジスタセル１は、順メサバイオーラ型基本トランジスタセル、または、逆メサバイポーラ型基本トランジスタセルのどちらでもよい。さらには、半導体基板１０に平行な平面内で任意の方向に向いたバイポーラ型トランジスタセルであってもよい。
【００５９】
この半導体装置２５０Ａを用いると、同一の方向を向いた複数のバイポーラ型トランジスタセルを用いた半導体装置の半導体集積回路装置内でのレイアウトの自由度をさらに高め、半導体集積回路装置の面積低減を行うことができる。
【００６０】
なお、図５に示す実施の形態では、コレクタ電極１３０のエミッタ電極１６０の長手方向に平行な部分（第１電極）同士を接続する第２電極として、まとめ配線１３７、およびコレクタ電極のＹ軸方向に延在する部分が、配置されているが、必要に応じ、まとめ配線１３７を配置しなくてもよい。
【００６１】
２．半導体集積回路装置の実施形態
・実施の形態３
次に、上述した半導体装置２５０を用いた、半導体集積回路装置の詳細を以下に例示する。
図６は、実施の形態３で示す半導体集積回路装置の回路図である。３段のヘテロバイポーラトランジスタ（ＨＢＴ）装置よりなるアンプ回路を２個含む。アンプ回路の一方は、動作周波数が０．９ＧＨｚ付近のＬｏバンド用であり、他方は、動作周波数が１．８ＧＨｚ付近のＨｉバンド用となっている。
【００６２】
図７は、本発明にかかる半導体集積回路装置３００の平面図を示す。半導体装置３１０には、Ｌｏバンド用の１段目のアンプと２段目のアンプをそれぞれ構成する複数のＨＢＴと、Ｈｉバンド用の１段目のアンプと２段目のアンプをそれぞれ構成する複数のＨＢＴとが配置されている。
【００６３】
３段アンプでは、Ｌｏバンド、Ｈｉバンドとも１段目、２段目は流れる電流が小さく、使用されるＨＢＴも１段目が１〜２個程度、２段目が６〜１０個程度であり、従って、両バンドの１段目と２段目がこの半導体装置３１０に収納可能である。
【００６４】
そして、３段目は流れる電力が大きく、Ｌｏバンド用では６０個のＨＢＴが必要であり、Ｘ方向３４０μｍ、Ｙ方向７００μｍの半導体装置３３０に配置されている。４８個のＨＢＴが必要なＨｉバンド用の３段目は、Ｘ方向５６０μｍ、Ｙ方向３４０μｍの半導体装置３２０に配置されている。
【００６５】
これ以外に半導体集積回路装置３００には、受動素子１（記号３５０）と、受動素子２（記号３６０）と、半導体装置３２０用のコレクタパッド３８０と、半導体装置３３０用のコレクタパッド３７０が配置されているが、これらは、面積も小さくレイアウト上の制約となるものではない。
【００６６】
図８は、半導体装置３２０に配置されたＨＢＴ（ヘテロバイポーラトランジスタセル）の詳細を示す上面図である。構成は、前述の半導体装置２５０と同じである。半導体装置３２０で使用するＨＢＴは、順メサへテロバイポーラトランジスタセル１である。実施の形態３におけるＨＢＴ１は、ＨＢＴとして、標準的なサイズのひとつであるＸ＝７０μｍ、Ｙ＝４０μｍの寸法を有している。
【００６７】
図のＹ方向には、間にＶＩＡホール電極３２１を挟んで３個ずつの合計６個のＨＢＴ１が並んでいる。そしてコレクタ電流のまとめ配線１３７以外に、ベース電流のまとめ配線１４７と、エミッタ電流のまとめ配線１６７も配置され、それぞれ、ベース電極１４０とエミッタ電極１６０とに電気的に接続されている。
【００６８】
図８の左から（Ｘ方向の近方から）１段目と２段目が同じＶＩＡホール電極３２１を共通で使用している。１段目と２段目ともＨＢＴ１は順メサＨＢＴであるが、２段目のＨＢＴ１は、１段目のＨＢＴ１に対し、１８０°回転した配置となっており、お互いのベース電流のまとめ配線１４７が近接している。
【００６９】
このように横方向（Ｘ方向）には２つのＨＢＴ１が１組となり合計４組、すなわち８個のＨＢＴ１が並んでいる（図８ではその一部しか示していない）。これにより、４８個のＨＢＴ１が配置されている。
【００７０】
ＶＩＡホール電極３２１は、Ｘ＝１００μｍ、Ｙ＝１００μｍの寸法を有し、エミッタ取りまとめ配線１６７が接続されている。ＶＩＡホール電極３２１は、半導体集積回路装置３００の裏面まで貫通した開口部を有し、裏面に全面形成されたＡｕめっきの配線に接続している。この結果、エミッタ電極１６０は全て半導体集積回路装置３００の裏面のめっきと同電位になる。
【００７１】
図９は、半導体装置３３０に配置されたＨＢＴの詳細を示す上面図である。構成は、本発明に係る半導体装置２５０’と同じである。半導体装置３３０で使用するＨＢＴは、逆メサへテロバイポーラトランジスタセル１’である。半導体装置３３０のＨＢＴ１’は、半導体装置３２０で使用するＨＢＴ１’とＸとＹの値が逆（面積は同じ）となるＸ＝４０μｍ、Ｙ＝７０μｍの寸法を有している。
【００７２】
図のＸ方向には、間にＶＩＡホール電極３２１を挟んで３個ずつの合計６個のＨＢＴ１’が並んでいる。そして半導体装置３２０と同様に、コレクタ電流のまとめ配線１３７以外に、ベース電流のまとめ配線１４７と、コレクタ電流のまとめ配線１６７とが配置されている。
【００７３】
図９の上から（Ｙ方向の遠方から）１段目と２段目が同じＶＩＡホール電極３２１を共通で使用している。上から１段目と２段目ともＨＢＴ１’はどちらも逆メサＨＢＴであるが、２段目のＨＢＴ１は、１段目のＨＢＴ１に対し、１８０°回転した配置となっており、お互いのベース電流のまとめ配線１４７が近接している。
【００７４】
このように縦方向（Ｙ方向）には２つのＨＢＴ１が１組となり合計５組、すなわち１０個のＨＢＴ１’が並んでいる（図９ではその一部しか示していない）。これにより、半導体装置３３０には、６０個の逆メサＨＢＴ１’が配置されている。
【００７５】
図１８は、比較のために、従来技術により、構成した半導体集積回路装置３００’を示す。半導体集積回路装置３００’では、逆メサ方向のＨＢＴ１’しか、配置できないため、順メサＨＢＴ１により構成される半導体装置３２０の代わりに、逆メサＨＢＴ１’により構成される半導体装置３２０’を用いる。なお、半導体集積回路装置３００’は、半導体装置３２０’以外の部分は、半導体集積回路装置３００と同じである。
【００７６】
図１９は、半導体装置３２０’の詳細を示す上面図である。図１９のＸ方向には、間にＶＩＡホール電極３２１を挟んで４個ずつの合計８個のＨＢＴ１’が並んでいる。
【００７７】
図９の上から（Ｙ方向の遠方から）１段目と２段目が同じＶＩＡホール電極３２１を共通で使用している。上から１段目と２段目ともＨＢＴ１’は逆メサＨＢＴであるが、２段目のＨＢＴ１’は、１段目のＨＢＴ１’に対し、１８０°回転した配置となっており、お互いのベース電流のまとめ配線１４７が近接している。
【００７８】
このように縦方向（Ｙ方向）には２つのＨＢＴ１が１組となり合計３組、すなわち６個のＨＢＴ１’が並んでいる（図１９ではその一部しか示していない）。これにより、半導体装置３２０’には、４８個の逆メサＨＢＴ１’が配置されている。
【００７９】
この結果、半導体装置３２０’はＸ＝４２０μｍ、Ｙ＝４２０μｍの寸法を有しており、Ｙ方向のサイズが半導体装置３２０より８０μｍ大きい。この８０μｍの差は、そのまま半導体集積回路装置３００と半導体集積回路装置３００’のＹ方向の寸法の差となる。一方、半導体装置３２０’のＸ方向のサイズは半導体３２０より小さいが、図７と図１８からわかるように、よりＸ方向のサイズの大きい半導体装置３１０があることから、この差は、半導体集積回路装置３００’のＸ方向の寸法を減少させることにはならない。
【００８０】
また、半導体装置３２０’では、ＶＩＡホール電極３２１をはさんでＸ方向に４個ずつＨＢＴ１’が配置されることから、ＶＩＡホール電極３２１から最も遠い４個目のＨＢＴ１’のエミッタの抵抗が高くなるという問題もある。
【００８１】
そこでエミッタの抵抗を下げるために、半導体装置３２０’において、Ｘ方向のＨＢＴ１’を、ＶＩＡホール電極３２１をはさんでＸ方向に３個ずつの計６個とし、Ｙ方向に２つのＨＢＴ１が１組となり合計４組、すなわち８個のＨＢＴ１’を並べて、４８個のＨＢＴ１’を配置する方法も可能である。
【００８２】
しかし、この方法では、半導体装置３２０’のＹ方向の寸法が５６０μｍとなり、半導体装置３２０と比較して、２２０μｍも大きくなってしまう。これは、半導体集積回路装置３００’のＹ方向の寸法が、半導体集積回路装置３００のそれより２２０μｍも大きくなることを意味する。
【００８３】
また、逆メサＨＢＴ１’を、図１７に示す半導体装置２６０の引き出し配線１３５Ｂに溝外延在部を設けた順メサＨＢＴ１Ｂとすることが従来技術により可能である。この場合は、半導体装置３２０と同様にＸ方向に６個、Ｙ方向に８個のバイポーラトランジスタ１Ｂが配置可能である。
【００８４】
しかし、引き出し配線１３５Ｂに溝外延在部を設けたことにより、Ｙ方向に、バイポーラトランジスタ１Ｂが１個当たり１０μｍの寸法増加となり、半導体装置３２０としては、Ｘ方向に６０μmの寸法増加となってしまう。これは、そのまま、半導体集積回路装置３００のＹ方向が６０μｍ大きくなることを意味する。
【００８５】
このように、順メサＨＢＴ１より構成された半導体装置３２０と逆メサＨＢＴ１’より構成された半導体装置３３０とを用いる、半導体集積回路装置３００は、レイアウトの自由度が高く、素子面積を減少させることが可能となる。
【００８６】
以上の実施の形態および添付の図で示す、バイポーラトランジスタは、サブコレクタ層、コレクタ層が下部に配置し、コレクタ層にエッチング溝を形成し、さらにコレクタ層より上に位置するベース層の上部にエミッタ層を備えた構成となっている。
【００８７】
しかし、全体の構成の上下を逆にした、すなわち、サブエミッタ層とエミッタ層を下部に配置し、エミッタ層にエッチング溝を形成し、さらにエミッタ層より上に位置するベース層の上部にコレクタ層を設けた構成のトランジスタセルにも、本発明を適用することができる。従って、当然にこれらの構成のトランジスタセルを有する半導体装置および半導体集積回路装置も本発明の範囲に含まれる。
【図面の簡単な説明】
【００８８】
【図１】本発明にかかる半導体装置２５０の上面図である。
【図２Ａ】図１のＩＩＡ−ＩＩＡ断面を示す断面図である。
【図２Ｂ】図１のＩＩＢ−ＩＩＢ断面を示す断面図である。
【図３】本発明にかかるトランジスタセル１の製造工程を示す断面図である。
【図４】本発明にかかる半導体装置２５０Ａの上面図である。
【図５】図４のＶ−Ｖ断面を示す断面図である。
【図６】本発明にかかる半導体集積回路装置３００の回路図である。
【図７】本発明にかかる半導体集積回路装置３００の平面図である。
【図８】本発明にかかる半導体集積回路装置３００に用いる半導体装置３２０の上面図である。
【図９】本発明にかかる半導体集積回路装置３００に用いる半導体装置３３０の上面図である。
【図１０】従来の逆メサトランジスタセル１’の（ａ）平面図、および、（ｂ）（ａ）のＸｂ−Ｘｂ断面を示す断面図である。
【図１１】従来の順メサトランジスタセル１’’の（ａ）平面図、および、（ｂ）（ａ）のＸＩｂ−ＸＩｂ断面を示す断面図である。
【図１２】（ａ）半導体層の結晶方位［０１−１］を示す平面図、（ｂ）（ａ）のＸＩＩｂ−ＸＩＩｂ断面を示す断面図、（ｃ）半導体層の結晶方位［０１１］を示す平面図、および、（ｄ）（ｃ）のＸＩＩｄ−ＸＩＩｄ断面を示す断面図である。
【図１３】従来の半導体セル１’の断面図である。
【図１４】従来の半導体装置２５０’の上面図である。
【図１５】従来の半導体装置２５０’’の上面図である。
【図１６】（ａ）図１５のＸＶＩａ−ＸＶＩａ断面を示す断面図、および、（ｂ）図１５のＸＶＩｂ−ＸＶＩｂ断面を示す断面図である。
【図１７】従来の半導体装置２６０を示す上面である。
【図１８】従来の半導体集積回路装置３００’を示す平面図である。
【図１９】従来の半導体集積回路装置３００’に用いる半導体装置３２０’の上面図である。
【符号の説明】
【００８９】
１，１’，１’’，１Ｂ  トランジスタセル、１０  化合物半導体（ＧａＡＳ）基板、２０  サブコレクタ層、３０  コレクタ層、３５，３５’，３５’’  エッチング溝、４０  ベース層、５０  エミッタ層、６０  上部エミッタ層、１３０  コレクタ電極、１３５，１３５’，１３５’’，１３５Ｂ  引き出し配線、１３７，１３７’、１３７’’  まとめ配線、１４０  ベース電極、１６０  エミッタ電極、２００  保護絶縁膜、２５０，２５０’，２５０’’，２５０Ａ，２６０  半導体装置、３００，３００’  半導体集積回路装置、３１０、３２０，３２０’，３３０、３５０，３６０  受動素子、３７０，３８０  コレクタパッド
【図１】
2009088194.tif 000003
【図２Ａ】
2009088194.tif 000004
【図２Ｂ】
2009088194.tif 000005
【図３】
2009088194.tif 000006
【図４】
2009088194.tif 000007
【図５】
2009088194.tif 000008
【図６】
2009088194.tif 000009
【図７】
2009088194.tif 000010
【図８】
2009088194.tif 000011
【図９】
2009088194.tif 000012
【図１０】
2009088194.tif 000013
【図１１】
2009088194.tif 000014
【図１２】
2009088194.tif 000015
【図１３】
2009088194.tif 000016
【図１４】
2009088194.tif 000017
【図１５】
2009088194.tif 000018
【図１６】
2009088194.tif 000019
【図１７】
2009088194.tif 000020
【図１８】
2009088194.tif 000021
【図１９】
2009088194.tif 000022