(57)【要約】【課題】  抵抗損失の増加を極力抑制しつつ、機械的強度を向上させた半導体装置及びその製造方法を提供する。【解決手段】  第１層間絶縁膜１１上において、第１領域内の所定領域に第１導電膜によって第１配線１７を形成し、第１領域よりも要求される機械的強度が低い第２領域内の所定領域に、第１導電膜よりも融点が低く導電率が高い導電性材料で第２配線２０を形成し、第２層間絶縁膜２４を成膜し、コンタクトプラグを形成し、第２層間絶縁膜２４上において、第１領域内の所定領域に第３導電膜によって第１電極２９を形成し、第２領域内の所定領域に、第３導電膜よりも融点が低く導電率が高い導電性材料で第２電極３０を形成する。【選択図】        図５
2009088324.tif 000002
【特許請求の範囲】
【請求項１】
要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置の製造方法であって、
第１層間絶縁膜上に第１導電膜を全面に堆積後、パターニング処理を行って基板上の第１領域内の所定領域に第１配線を形成する第１工程と、
前記第１層間絶縁膜上に、前記第１導電膜よりも融点が低く導電率が高い金属または金属化合物を含む構成である第２導電膜を全面に堆積し、パターニング処理を行って、要求される機械的強度が前記第１領域よりも低い第２領域内の所定領域に第２配線を形成する第２工程と、
前記第１工程及び前記第２工程の何れか一方を他方の後に実行後、第２層間絶縁膜を形成した後、前記第１領域内及び前記第２領域内の所定の領域にそれぞれコンタクトプラグを形成する第３工程と、を有するとともに、
前記第３工程終了後に、
前記第２層間絶縁膜上に第３導電膜を全面に堆積後、パターニング処理を行って、前記第１配線と前記コンタクトプラグを介して電気的に接続される第１電極を前記第１領域内の所定領域に形成するとともに、前記第２領域内に堆積された前記第３導電膜を除去する第４工程と、
前記第２層間絶縁膜上に、前記第３導電膜よりも融点が低く、導電率が高い金属または金属化合物を含む構成である第４導電膜を全面に堆積後、パターニング処理を行って、前記第２配線と前記コンタクトプラグを介して電気的に接続される第２電極を前記第２領域内の所定領域に形成するとともに、前記第１領域内に堆積された前記第４導電膜を除去する第５工程と、を有し、
前記第４工程及び前記第５工程の内、何れか一方を他方の後に実行することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１工程が、
前記第２工程終了後に実行される工程であって、パターニング処理を行うことで、前記第１領域内の所定領域に前記第１導電膜を残存させて前記第１配線を形成するとともに、前記第２配線の外側壁に前記第１導電膜をサイドウォール状に残存させる工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４工程が、
前記第５工程終了後に実行される工程であって、パターニング処理を行うことで、前記第１領域内の所定領域に前記第３導電膜を残存させて前記第１電極を形成するとともに、前記第２電極の外側壁に前記第３導電膜をサイドウォール状に残存させる工程であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置の製造方法であって、
第１層間絶縁膜上に第１導電膜を全面に堆積後、パターニング処理を行って基板上の第１領域内の所定領域に第１配線を形成する第１工程と、
前記第１工程終了後、前記第１層間絶縁膜上に、前記第１導電膜よりも融点が低く導電率が高い金属または金属化合物を含む構成である第２導電膜を全面に堆積し、パターニング処理を行って、要求される機械的強度が前記第１領域よりも低い第２領域内の所定領域に第２配線を形成する第２工程と、
前記第２工程終了後、第２層間絶縁膜を形成した後、前記第１領域内及び前記第２領域内の所定の領域にそれぞれコンタクトホールを形成する第３工程と、
前記第３工程終了後、前記第２層間絶縁膜上に、少なくとも前記コンタクトホール内を完全に充填可能な膜厚条件下で第３導電膜を全面に堆積した後、パターニング処理を行うことで、前記コンタクトホール内に前記第３導電膜で構成されるコンタクトプラグを形成するとともに、前記第１領域内に形成されるコンタクトプラグと一体化されて前記第１配線と電気的に接続される第１電極を前記第１領域内の所定領域に形成し、前記第２領域内に堆積された前記第３導電膜を除去する第４工程と、
前記第４工程終了後、前記第３導電膜よりも融点が低く導電率が高い金属または金属化合物を含む構成である第４導電膜を全面に堆積後、パターニング処理を行うことで、前記第２領域内の所定領域に第２電極を形成するとともに、前記第１領域内に堆積された前記第４導電膜を除去する第５工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第１工程並びに前記第２工程の何れの工程よりも前に、
基板上の前記第１領域並びに前記第２領域に下層配線を形成する第６工程と、
その後に、前記第１層間絶縁膜を堆積した後、前記第６工程で形成された前記下層配線の上方領域の一部に下層配線用コンタクトホールを形成する第７工程と、
その後に、少なくとも前記下層配線用コンタクトホール内を完全には充填しない膜厚条件下でバリアメタル用材料膜を全面に堆積した後、前記下層配線用コンタクトホール内を充填可能な膜厚条件下でコンタクトプラグ用材料膜を全面に堆積し、平坦化処理を行うことで下層配線用コンタクトプラグを形成する第８工程と、を有し、
前記第８工程終了後に、前記第１工程及び前記第２工程を実行することで、前記第１配線と前記第１領域内の前記下層配線とを前記第１領域内の前記下層配線用コンタクトプラグを介して電気的に接続させ、前記第２配線と前記第２領域内の前記下層配線とを前記下層配線用コンタクトプラグを介して電気的に接続させることを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１工程並びに前記第２工程の何れの工程よりも前に、
基板上の前記第１領域並びに前記第２領域に下層配線を形成する第６工程と、
その後に、前記第１層間絶縁膜を堆積した後、前記第６工程で形成された前記下層配線の上方領域の一部に下層配線用コンタクトホールを形成する第７工程と、
その後に、少なくとも前記下層配線用コンタクトホール内を完全には充填しない膜厚条件下でバリアメタル用材料膜を全面に堆積する第８工程と、を有し、
前記第８工程終了後に前記第１工程を実行することで、前記第１導電膜で前記下層配線用コンタクトホール内を完全に充填して下層配線用コンタクトプラグを形成するとともに、前記第１配線と前記第１領域内の前記下層配線とを前記下層配線用コンタクトプラグを介して電気的に接続させることを特徴とする請求項１または４に記載の半導体装置の製造方法。
【請求項７】
前記第１導電膜と前記第３導電膜が同一の導電性材料で構成され、前記第２導電膜と前記第４導電膜が同一の導電性材料で構成されることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【請求項８】
前記第１導電膜及び前記第３導電膜が、Ｔｉ、Ｔａ、Ｗ、Ｍｏの少なくとも何れか一の金属または金属化合物を含む構成であることを特徴とする請求項１〜７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記第２導電膜及び前記第４導電膜が、Ａｌ、Ｃｕの少なくとも何れか一の金属または金属化合物を含む構成であることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
請求項
【請求項１０】
前記第１工程と前記第２工程の内の少なくとも後で行われる工程内のパターニング処理が、前記第１導電膜と前記第２導電膜の内のパターニング対象となる導電膜に対するエッチングレートが他方の導電膜に対するエッチングレートよりも大きいエッチングガスを利用して行われることを特徴とする請求項１〜９の何れか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第４工程と前記第５工程の内の少なくとも後で行われる工程内のパターニング処理が、前記第３導電膜と前記第４導電膜の内のパターニング対象となる導電膜に対するエッチングレートが他方の導電膜に対するエッチングレートよりも大きいエッチングガスを利用して行われることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
【請求項１２】
要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置であって、
第１層間絶縁膜と、
前記第１層間絶縁膜上において第１導電膜で形成された第１配線と、
前記第１層間絶縁膜上において前記第１導電膜よりも融点が低く、導電率の高い金属または金属化合物を含む構成である第２導電膜で形成された第２配線と、
前記第１層間絶縁膜、前記第１配線、並びに前記第２配線の上層に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上において第３導電膜で形成された第１電極と、
前記第２層間絶縁膜上において前記第３導電膜よりも融点が低く、導電率の高い金属または金属化合物を含む構成である第４導電膜で形成された第２配線と、
前記第２層間絶縁膜内において、前記第１配線と前記第１電極、並びに前記第２配線と前記第２電極をそれぞれ電気的に接続する、所定のコンタクトプラグ用材料膜で形成されたコンタクトプラグと、を備えてなり、
前記第１配線及び前記第１電極が、基板上の第１領域内の所定領域に形成され、
前記第２配線及び前記第２電極が、要求される機械的強度が前記第１領域よりも低い第２領域内の所定領域に形成されていることを特徴とする半導体装置。
【請求項１３】
前記第２配線の外側壁に、前記第１導電膜がサイドウォール状に形成されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第２電極の外側壁に、前記第３導電膜がサイドウォール状に形成されていることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項１５】
前記第１導電膜または前記第３導電膜の内の少なくとも何れか一方が、前記コンタクトプラグ用材料膜と同一の材料で構成されることを特徴とする請求項１２〜１４の何れか１項に記載の半導体装置。
【請求項１６】
前記第１導電膜と前記第３導電膜が同一の導電性材料で構成され、前記第２導電膜と前記第４導電膜が同一の導電性材料で構成されることを特徴とする請求項１２〜１５の何れか１項に記載の半導体装置。
【請求項１７】
前記第１導電膜及び前記第３導電膜が、Ｔｉ、Ｔａ、Ｗ、Ｍｏの少なくとも何れか一の金属または金属化合物を含む構成であることを特徴とする請求項１２〜１６の何れか１項に記載の半導体装置。
【請求項１８】
前記第２導電膜及び前記第４導電膜が、Ａｌ、Ｃｕの少なくとも何れか一の金属または金属化合物を含む構成であることを特徴とする請求項１２〜１７の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、セキュリティ向上のために、個人認証技術の開発が進められている。個人認証方法としては、指紋、顔、声紋、虹彩などを検出して個人の認証を行う方法が挙げられるが、この中でも特に指紋認証は比較的安価で、小型化が容易であることから数多くの技術開発がなされている。
【０００３】
指紋の形状を検出する方式としては、一般に光学方式と静電容量方式に大別される。このうち、光学方式の一部を除き、通常、指を検出面に接触させて指紋の形状を検出する。
【０００４】
例えば、上記静電容量方式の指紋検証手段の場合、指紋の形状を検出するセンサ表面が露出している。このため、この露出したセンサ表面に検出対象物である指以外のもの、例えば、ボールペンやコイン等が接触する可能性がある。このように、指以外のものがセンサ表面に接触すると、接触物の硬度や接触頻度によっては、当該センサ表面やその下層に形成された層間絶縁膜、配線等に損傷を生じさせる可能性がある。このため、センサ表面のみならず、配線や層間絶縁膜においても高い機械的強度が要求される。
【０００５】
半導体プロセスで一般に用いられる配線材料としては、アルミニウムや銅が挙げられる。これらの材料は、保護膜や層間絶縁膜に用いられる窒化シリコンや酸化シリコンに比べて硬度が小さい。このため、センサ表面にストレスが加わると、配線がたわみ、金属膜の上に形成された保護膜や層間絶縁膜にクラックが発生する可能性が考えられる。センサ表面にストレスが加わって配線間の層間絶縁膜にクラックが発生した場合、配線材料のアルミニウムや銅は、窒化シリコンや酸化シリコンに比べて硬度が小さいため容易に湾曲し、層間絶縁膜に発生したクラックに向かって押し出される。これにより、配線間で短絡が発生してしまうという課題がある。
【０００６】
上記課題を解決する方法として、従来、センサ電極やセンサ電極直下の配線をＴｉやＷ等の高融点金属、またはこれら高融点金属の化合物で形成することで、センサ電極並びに直下の配線の硬度を上げ、表面へのストレスに対する機械的強度を向上させる方法が開示されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００３−９３３７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載の方法のように、センサ電極やセンサ電極直下の配線を、通常用いられているアルミニウムや銅から高融点金属に替えることにより、硬度が上がり、これによって、機械的強度が向上する。
【０００９】
しかしながら、高融点金属は、アルミニウムや銅と比較して抵抗率が数倍以上を示すため、特許文献１に記載の方法では電極や配線内での抵抗損失が増加してしまう。
【００１０】
本発明は、上記の問題点に鑑み、抵抗損失の増加を極力抑制しつつ、機械的強度を向上させた半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明に係る半導体装置の製造方法は、要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置の製造方法であって、第１層間絶縁膜上に第１導電膜を全面に堆積後、パターニング処理を行って基板上の第１領域内の所定領域に第１配線を形成する第１工程と、前記第１層間絶縁膜上に、前記第１導電膜よりも融点が低く導電率が高い金属または金属化合物を含む構成である第２導電膜を全面に堆積し、パターニング処理を行って、要求される機械的強度が前記第１領域よりも低い第２領域内の所定領域に第２配線を形成する第２工程と、前記第１工程及び前記第２工程の何れか一方を他方の後に実行後、第２層間絶縁膜を形成した後、前記第１領域内及び前記第２領域内の所定の領域にそれぞれコンタクトプラグを形成する第３工程と、を有するとともに、前記第３工程終了後に、前記第２層間絶縁膜上に第３導電膜を全面に堆積後、パターニング処理を行って、前記第１配線と前記コンタクトプラグを介して電気的に接続される第１電極を前記第１領域内の所定領域に形成するとともに、前記第２領域内に堆積された前記第３導電膜を除去する第４工程と、前記第２層間絶縁膜上に、前記第３導電膜よりも融点が低く、導電率が高い金属または金属化合物を含む構成である第４導電膜を全面に堆積後、パターニング処理を行って、前記第２配線と前記コンタクトプラグを介して電気的に接続される第２電極を前記第２領域内の所定領域に形成するとともに、前記第１領域内に堆積された前記第４導電膜を除去する第５工程と、を有し、前記第４工程及び前記第５工程の内、何れか一方を他方の後に実行することを第１の特徴とする。
【００１２】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、製造される半導体装置は、第１層間絶縁膜上において、要求される機械的強度が高い第１領域内には、融点の高い導電性材料で形成された第１配線を有し、第１領域よりも要求される機械的強度が低い第２領域内には、第１配線よりも融点が低く導電率が高い導電性材料で形成された第２配線を有する構成となる。また、第２層間絶縁膜上において、前記第１領域内には、融点の高い導電性材料で形成された第１電極を有し、前記第２領域内には、第１電極よりも融点が低く導電率が高い導電性材料で形成された第２電極を有する構成となる。
【００１３】
このように、本発明に係る半導体装置の製造方法に則して製造された半導体装置は、要求される機械的強度が高い第１領域内において形成される配線や電極の材料として融点の高い導電性材料が用いられるため、当該第１領域内における配線や電極の硬度が高められ、これによって表面への外的ストレスに対する耐性を高めることができる。また、このような融点の高い導電性材料を装置全体の配線や電極の材料として用いるのではなく、要求される機械的強度が高い第１領域内にのみ用い、第１領域よりも要求される機械的強度の低い第２領域内においては、導電性の高い導電性材料を用いることで、配線抵抗や電極抵抗の上昇を最小限に抑制することができる。すなわち、本発明に係る半導体装置の製造方法によれば、抵抗損失の増加を極力抑制しつつ、機械的強度を向上させた半導体装置が実現できる。
【００１４】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第１工程が、前記第２工程終了後に実行される工程であって、パターニング処理を行うことで、前記第１領域内の所定領域に前記第１導電膜を残存させて前記第１配線を形成するとともに、前記第２配線の外側壁に前記第１導電膜をサイドウォール状に残存させる工程であることを第２の特徴とする。
【００１５】
本発明に係る半導体装置の製造方法の上記第２の特徴によれば、第２領域内に形成される第２配線の外側壁に、融点の高い導電性材料がサイドウォール状に形成されるため、第２配線の外側壁が硬度の高い材料で覆われることとなる。このため、融点が低い材料、すなわち比較的硬度の低い材料からなる第２配線の外側壁が、比較的硬度の高い材料によって覆われることで、第２配線のたわみに対する強度が向上し、これによって第２配線に対する外的ストレス耐性が向上する。従って、本特徴構成によれば、要求される機械的強度の高い第１領域内の配線や電極に対する外的ストレス耐性を高めつつ、さらに、要求される機械的強度が第１領域よりは低い第２領域内の配線に対する外的ストレス耐性についても高めることができる。また、あくまで第２配線の材料は導電性の高い材料を用い、その外側壁にのみ、融点の高い材料をサイドウォール状に形成することで、第２配線の配線抵抗の上昇を最小限に抑制しながら、第２配線に対する外的ストレス耐性を高めることができる。
【００１６】
また、本発明に係る半導体装置の製造方法は、上記第１または第２の特徴に加えて、前記第４工程が、前記第５工程終了後に実行される工程であって、パターニング処理を行うことで、前記第１領域内の所定領域に前記第３導電膜を残存させて前記第１電極を形成するとともに、前記第２電極の外側壁に前記第３導電膜をサイドウォール状に残存させる工程であることを第３の特徴とする。
【００１７】
本発明に係る半導体装置の製造方法の上記第３の特徴によれば、第２領域内に形成される第２電極の外側壁に、融点の高い導電性材料がサイドウォール状に形成されるため、第２電極の外側壁が硬度の高い材料で覆われることとなる。このため、融点が低い材料、すなわち比較的硬度の低い材料からなる第２電極の外側壁が、比較的硬度の高い材料によって覆われることで、第２電極のたわみに対する強度が向上し、これによって第２電極に対する外的ストレス耐性が向上する。従って、本特徴構成によれば、要求される機械的強度の高い第１領域内の配線や電極に対する外的ストレス耐性を高めつつ、さらに、要求される機械的強度が第１領域よりは低い第２領域内の配線に対する外的ストレス耐性についても高めることができる。また、あくまで第２電極の材料は導電性の高い材料を用い、その外側壁にのみ、融点の高い材料をサイドウォール状に形成することで、第２電極の電極抵抗の上昇を最小限に抑制しながら、第２電極に対する外的ストレス耐性を高めることができる。
【００１８】
また、本発明に係る半導体装置の製造方法は、要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置の製造方法であって、第１層間絶縁膜上に第１導電膜を全面に堆積後、パターニング処理を行って基板上の第１領域内の所定領域に第１配線を形成する第１工程と、前記第１工程終了後、前記第１層間絶縁膜上に、前記第１導電膜よりも融点が低く導電率が高い金属または金属化合物を含む構成である第２導電膜を全面に堆積し、パターニング処理を行って、要求される機械的強度が前記第１領域よりも低い第２領域内の所定領域に第２配線を形成する第２工程と、前記第２工程終了後、第２層間絶縁膜を形成した後、前記第１領域内及び前記第２領域内の所定の領域にそれぞれコンタクトホールを形成する第３工程と、前記第３工程終了後、前記第２層間絶縁膜上に、少なくとも前記コンタクトホール内を完全に充填可能な膜厚条件下で第３導電膜を全面に堆積した後、パターニング処理を行うことで、前記コンタクトホール内に前記第３導電膜で構成されるコンタクトプラグを形成するとともに、前記第１領域内に形成されるコンタクトプラグと一体化されて前記第１配線と電気的に接続される第１電極を前記第１領域内の所定領域に形成し、前記第２領域内に堆積された前記第３導電膜を除去する第４工程と、前記第４工程終了後、前記第３導電膜よりも融点が低く導電率が高い金属または金属化合物を含む構成である第４導電膜を全面に堆積後、パターニング処理を行うことで、前記第２領域内の所定領域に第２電極を形成するとともに、前記第１領域内に堆積された前記第４導電膜を除去する第５工程と、を有することを第４の特徴とする。
【００１９】
本発明に係る半導体装置の製造方法の上記第４の特徴によれば、前述した上記第１の特徴と同様、第１層間絶縁膜上において、要求される機械的強度が高い第１領域内には、融点の高い導電性材料で形成された第１配線を有し、第１領域よりも要求される機械的強度が低い第２領域内には、第１配線よりも融点が低く導電率が高い導電性材料で形成された第２配線を有する構成となる。また、第２層間絶縁膜上において、前記第１領域内には、融点の高い導電性材料で形成された第１電極を有し、前記第２領域内には、第１電極よりも融点が低く導電率が高い導電性材料で形成された第２電極を有する構成となる。このため、要求される機械的強度が高い第１領域内において形成される配線や電極の材料として融点の高い導電性材料が用いられるため、当該第１領域内における配線や電極の硬度が高められ、これによって表面への外的ストレスに対する耐性を高めることができる。また、要求される機械的強度が高い第１領域内にのみ用い、第１領域よりも要求される機械的強度の低い第２領域内においては、導電性の高い導電性材料を用いることで、配線抵抗や電極抵抗の上昇を最小限に抑制することができる。
【００２０】
さらに、本特徴によれば、第１電極の電極材料となる第３導電膜が、コンタクトプラグのプラグ材料を兼ねる構成となる。すなわち、前記第４工程において、第３導電膜によってコンタクトプラグと第１電極とを一時に形成することができるため、第１の特徴と比較して工程数を削減することができる。
【００２１】
また、本発明に係る半導体装置の製造方法は、上記第１〜第４の何れか一の特徴に加えて、前記第１工程並びに前記第２工程の何れの工程よりも前に、基板上の前記第１領域並びに前記第２領域に下層配線を形成する第６工程と、その後に、前記第１層間絶縁膜を堆積した後、前記第６工程で形成された前記下層配線の上方領域の一部に下層配線用コンタクトホールを形成する第７工程と、その後に、少なくとも前記下層配線用コンタクトホール内を完全には充填しない膜厚条件下でバリアメタル用材料膜を全面に堆積した後、前記下層配線用コンタクトホール内を充填可能な膜厚条件下でコンタクトプラグ用材料膜を全面に堆積し、平坦化処理を行うことで下層配線用コンタクトプラグを形成する第８工程と、を有し、前記第８工程終了後に、前記第１工程及び前記第２工程を実行することで、前記第１配線と前記第１領域内の前記下層配線とを前記第１領域内の前記下層配線用コンタクトプラグを介して電気的に接続させ、前記第２配線と前記第２領域内の前記下層配線とを前記下層配線用コンタクトプラグを介して電気的に接続させることを第５の特徴とする。
【００２２】
本発明に係る半導体装置の製造方法の上記第５の特徴によれば、第１領域内において下層配線と第１配線とを下層配線用コンタクトプラグを介して電気的に接続させ、第２領域内において下層配線と第２配線とを下層配線用コンタクトプラグを介して電気的に接続させることができる。また、第１電極と第１配線、第２電極と第２配線は、それぞれ第２層間絶縁膜内の第１領域内及び第２領域内において形成されたコンタクトプラグを介して電気的に接続される。従って、第１電極及び第２電極に対してそれぞれ下層配線から電気的にアクセスすることが可能となる。
【００２３】
また、本発明に係る半導体装置の製造方法は、上記第１または第４の特徴に加えて、前記第１工程並びに前記第２工程の何れの工程よりも前に、基板上の前記第１領域並びに前記第２領域に下層配線を形成する第６工程と、その後に、前記第１層間絶縁膜を堆積した後、前記第６工程で形成された前記下層配線の上方領域の一部に下層配線用コンタクトホールを形成する第７工程と、その後に、少なくとも前記下層配線用コンタクトホール内を完全には充填しない膜厚条件下でバリアメタル用材料膜を全面に堆積する第８工程と、を有し、前記第８工程終了後に前記第１工程を実行することで、前記第１導電膜で前記下層配線用コンタクトホール内を完全に充填して下層配線用コンタクトプラグを形成するとともに、前記第１配線と前記第１領域内の前記下層配線とを前記下層配線用コンタクトプラグを介して電気的に接続させることを第６の特徴とする。
【００２４】
本発明に係る半導体装置の製造方法の上記第６の特徴によれば、前述の第４の特徴の場合と同様、第１電極及び第２電極に対してそれぞれ下層配線から電気的にアクセスすることが可能となる。さらに、本特徴によれば、第１配線の電極材料となる第１導電膜が、下層配線用コンタクトプラグのプラグ材料を兼ねる構成となる。すなわち、前記第８工程終了後、第１工程を実行することで、第１導電膜によって下層配線用コンタクトプラグと第１配線とを一時に形成することができるため、第５の特徴と比較して工程数を削減することができる。
【００２５】
また、本発明に係る半導体装置の製造方法は、上記第１〜第６の何れか一の特徴に加えて、前記第１導電膜と前記第３導電膜が同一の導電性材料で構成され、前記第２導電膜と前記第４導電膜が同一の導電性材料で構成されることを第７の特徴とする。
【００２６】
また、本発明に係る半導体装置の製造方法は、上記第１〜第７の何れか一の特徴に加えて、前記第１導電膜及び前記第３導電膜が、Ｔｉ、Ｔａ、Ｗ、Ｍｏの少なくとも何れか一の金属または金属化合物を含む構成であることを第８の特徴とする。
【００２７】
また、本発明に係る半導体装置の製造方法は、上記第１〜第８の何れか一の特徴に加えて、前記第２導電膜及び前記第４導電膜が、Ａｌ、Ｃｕの少なくとも何れか一の金属または金属化合物を含む構成であることを第９の特徴とする。
【００２８】
また、本発明に係る半導体装置の製造方法は、上記第１〜第９の何れか一の特徴に加えて、前記第１工程と前記第２工程の内の少なくとも後で行われる工程内のパターニング処理が、前記第１導電膜と前記第２導電膜の内のパターニング対象となる導電膜に対するエッチングレートが他方の導電膜に対するエッチングレートよりも大きいエッチングガスを利用して行われることを第１０の特徴とする。
【００２９】
また、本発明に係る半導体装置の製造方法は、上記第１〜第１０の何れか一の特徴に加えて、前記第４工程と前記第５工程の内の少なくとも後で行われる工程内のパターニング処理が、前記第３導電膜と前記第４導電膜の内のパターニング対象となる導電膜に対するエッチングレートが他方の導電膜に対するエッチングレートよりも大きいエッチングガスを利用して行われることを第１１の特徴とする。
【００３０】
本発明に係る半導体装置の製造方法の上記第１０並びに第１１の特徴によれば、エッチング対象ではない導電膜の膜減りを最小限に抑制しながら、エッチング対象の導電膜のみをエッチング除去することができる。
【００３１】
また、本発明に係る半導体装置は、要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置であって、第１層間絶縁膜と、前記第１層間絶縁膜上において第１導電膜で形成された第１配線と、前記第１層間絶縁膜上において前記第１導電膜よりも融点が低く、導電率の高い金属または金属化合物を含む構成である第２導電膜で形成された第２配線と、前記第１層間絶縁膜、前記第１配線、並びに前記第２配線の上層に形成された第２層間絶縁膜と、前記第２層間絶縁膜上において第３導電膜で形成された第１電極と、前記第２層間絶縁膜上において前記第３導電膜よりも融点が低く、導電率の高い金属または金属化合物を含む構成である第４導電膜で形成された第２配線と、前記第２層間絶縁膜内において、前記第１配線と前記第１電極、並びに前記第２配線と前記第２電極をそれぞれ電気的に接続する、所定のコンタクトプラグ用材料膜で形成されたコンタクトプラグと、を備えてなり、前記第１配線及び前記第１電極が、基板上の第１領域内の所定領域に形成され、前記第２配線及び前記第２電極が、要求される機械的強度が前記第１領域よりも低い第２領域内の所定領域に形成されていることを第１の特徴とする。
【００３２】
本発明に係る半導体装置の上記第１の特徴構成によれば、要求される機械的強度が高い第１領域内において形成される配線や電極の材料として融点の高い導電性材料が用いられるため、当該第１領域内における配線や電極の硬度が高められ、これによって表面への外的ストレスに対する耐性を高めることができる。また、このような融点の高い導電性材料を装置全体の配線や電極の材料として用いるのではなく、要求される機械的強度が高い第１領域内にのみ用い、第１領域よりも要求される機械的強度の低い第２領域内においては、導電性の高い導電性材料を用いることで、配線抵抗や電極抵抗の上昇を最小限に抑制することができる。すなわち、本発明に係る半導体装置によれば、抵抗損失の増加を極力抑制しつつ、機械的強度を向上させた半導体装置を実現することができる。
【００３３】
また、本発明に係る半導体装置は、上記第１の特徴構成に加えて、前記第２配線の外側壁に、前記第１導電膜がサイドウォール状に形成されていることを第２の特徴とする。
【００３４】
また、本発明に係る半導体装置は、上記第１または第２の特徴構成に加えて、前記第２電極の外側壁に、前記第３導電膜がサイドウォール状に形成されていることを第３の特徴とする。
【００３５】
本発明に係る半導体装置の上記第２並びに第３の特徴構成によれば、第２領域内に形成される第２配線あるいは第２電極の外側壁に、融点の高い導電性材料がサイドウォール状に形成されるため、第２配線あるいは第２電極の外側壁が硬度の高い材料で覆われることとなる。このため、融点が低い材料、すなわち比較的硬度の低い材料からなる第２配線あるいは第２電極の外側壁が、比較的硬度の高い材料によって覆われることで、第２配線あるいは第２電極のたわみに対する強度が向上し、これによって第２配線あるいは第２電極に対する外的ストレス耐性が向上する。従って、本特徴構成によれば、要求される機械的強度の高い第１領域内の配線や電極に対する外的ストレス耐性を高めつつ、さらに、要求される機械的強度が第１領域よりは低い第２領域内の配線に対する外的ストレス耐性についても高めることができる。また、あくまで第２配線あるいは第２電極の材料は導電性の高い材料を用い、その外側壁にのみ、融点の高い材料をサイドウォール状に形成することで、第２配線の配線抵抗あるいは第２電極の電極抵抗の上昇を最小限に抑制しながら、第２配線あるいは第２電極に対する外的ストレス耐性を高めることができる。
【００３６】
また、本発明に係る半導体装置は、上記第１〜第３の何れか一の特徴構成に加えて、前記第１導電膜または前記第３導電膜の内の少なくとも何れか一方が、前記コンタクトプラグ用材料膜と同一の材料で構成されることを第４の特徴とする。
【００３７】
また、本発明に係る半導体装置は、上記第１〜第４の何れか一の特徴構成に加えて、前記第１導電膜と前記第３導電膜が同一の導電性材料で構成され、前記第２導電膜と前記第４導電膜が同一の導電性材料で構成されることを第５の特徴とする。
【００３８】
また、本発明に係る半導体装置は、上記第１〜第５の何れか一の特徴構成に加えて、前記第１導電膜及び前記第３導電膜が、Ｔｉ、Ｔａ、Ｗ、Ｍｏの少なくとも何れか一の金属または金属化合物を含む構成であることを第６の特徴とする。
【００３９】
また、本発明に係る半導体装置は、上記第１〜第６の何れか一の特徴構成に加えて、前記第２導電膜及び前記第４導電膜が、Ａｌ、Ｃｕの少なくとも何れか一の金属または金属化合物を含む構成であることを第７の特徴とする。
【発明の効果】
【００４０】
本発明の構成によれば、抵抗損失の増加を極力抑制しつつ、要求される機械的強度が高い領域に対して機械的強度を向上させることができる。従って、本発明に係る半導体装置の製造方法に基づいてセンサ電極を備える指紋センサを製造した場合、抵抗損失の増大を抑制しながらセンサ部分並びにその下層の配線領域のストレス耐性を高めることができる。
【発明を実施するための最良の形態】
【００４１】
以下において、本発明に係る半導体装置（以下、適宜「本発明装置」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の各実施形態について図面を参照して説明する。
【００４２】
本発明装置は、要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える構成である。以下の各実施形態では、かかる半導体装置の一例として、センサ部と周辺回路部を備えたセンサ装置を想定し、要求される機械的強度が高いセンサ部領域（第１領域）と、センサ部領域よりも要求される機械的強度が低い周辺回路部領域（第２領域）を備える構成であるとする。ただし、あくまでセンサ装置は本発明装置の一態様に過ぎず、要求される機械的強度の異なる少なくとも２つの実装領域を基板上に備える半導体装置であれば、センサ装置以外であっても本発明の想定する範囲内である。
【００４３】
［第１実施形態］
本発明装置及び本発明方法の第１実施形態（以下、適宜「本実施形態」と称する）につき、図１〜図７の各図を参照して説明する。図１〜図５の各図は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に分けて図示している（紙面の都合上５図面に分けている）。また、図６及び図７は本実施形態の製造工程をフローチャートにしたものであり（紙面の都合上２図面に分けている）、以下の文中の各ステップ＃１〜＃２５は図６及び図７に示されるフローチャートの各ステップを表すものとする。
【００４４】
なお、図１〜図５に示される各概略断面構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。以下の各実施形態においても同様とする。
【００４５】
また、前記のように、本発明装置は、要求される機械的強度の高いセンサ部領域と、要求される機械的強度がそれよりも低い周辺回路領域とを備える構成である。以下の各概略断面構造図では、各領域における断面構造図を工程毎に並べて図示している。
【００４６】
まず、図１（ａ）に示すように、メタル配線１２（以下、「下層配線１２」と記載）が形成された基板上に例えば酸化シリコンからなる層間絶縁膜１１（以下、「第１層間絶縁膜１１」と記載）を成膜した後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法等を用いて平坦化を行う（ステップ＃１）。
【００４７】
次に、図１（ｂ）に示すように、第１層間絶縁膜１１上に、公知のフォトリソグラフィ技術を用いてコンタクトホール形成予定領域を開口したレジスト１３を形成する（ステップ＃２）。
【００４８】
次に、図１（ｃ）に示すように、公知のドライエッチング技術により、コンタクトホール１４（下層配線用コンタクトホールに相当）を形成し、レジスト１３を剥離する（ステップ＃３）。
【００４９】
次に、図１（ｄ）に示すように、例えばＴｉＮ／Ｔｉの多層構造からなるバリアメタル１５を例えばスパッタ法にてコンタクトホール１４を完全には充填しない膜厚条件下で成膜した後（ステップ＃４）、例えばＷ（タングステン）からなるコンタクトプラグ用材料膜１６（以下、適宜「プラグ材料膜１６」と略記）を公知のＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によって成膜する（ステップ＃５）。本ステップによって、コンタクトホール１４は、バリアメタル１５及びプラグ材料膜１６によって充填される。
【００５０】
次に、図１（ｅ）に示すように、第１層間絶縁膜１１上に堆積されたプラグ材料膜１６及びバリアメタル１５を、第１層間絶縁膜１１の上面が露出するまでＣＭＰ法にて研磨することで平坦化し、コンタクトプラグを形成する（ステップ＃６）。すなわち、コンタクトプラグは、ステップ＃３で形成されたコンタクトホール１４内において、外側をバリアメタル１５で覆われた内側にプラグ材料膜１６が充填されて形成される。
【００５１】
なお、ステップ＃６における平坦化処理は、ＣＭＰ法の他、ドライエッチング技術を用いたエッチバック法によって行うものとしても良い。しかしながら、ドライエッチング時に発生するパーティクルの影響で、第１層間絶縁膜１１上の表面にプラグ材料膜１６を構成する導電性材料（Ｗ）が残存する可能性がある。このような状態の下でそのまま後の工程を進行させると、隣接するコンタクトプラグ同士が第１層間絶縁膜１１上に残存する導電性材料を介して短絡するおそれがある。従って、コンタクトプラグ間の短絡、すなわち配線間の短絡を確実に防止する観点から、ステップ＃６に係る平坦化処理はＣＭＰ法によって行う方が好ましい。
【００５２】
次に、図２（ａ）に示すように、第１層間絶縁膜１１上に、所定の導電膜１７（以下、適宜「第１導電膜１７」と記載）を全面に堆積する（ステップ＃７）。この第１導電膜１７は、後述する第２導電膜２０に比べて融点が高い導電性材料を用いるものとし、一例としてはＷを採用することができる。
【００５３】
次に、図２（ｂ）に示すように、センサ部領域（以下、適宜「第１領域」と記載）内において、配線形成予定領域内に形成された第１導電膜１７上に公知のフォトリソグラフィ技術を用いてレジスト１８を形成する（ステップ＃８）。
【００５４】
次に、図２（ｃ）に示すように、公知のドライエッチング技術を用いて、第１領域内のレジスト１８下層以外に形成された第１導電膜１７を除去した後、レジスト１８を剥離する（ステップ＃９）。これにより、第１領域内において、第１導電膜１７からなる配線（以下、適宜「第１配線１７」と記載）が形成される。なお、本ステップ＃９におけるドライエッチング処理に用いるエッチングガスとしては、例えばＳＦ６とＡｒの混合ガスが利用可能である。
【００５５】
次に、図２（ｄ）に示すように、バリアメタル１９及び２２によって導電膜２１を上下層に挟んで構成される多層の導電膜２０（以下、適宜「第２導電膜２０」と記載）を全面に堆積する（ステップ＃１０）。バリアメタル１９及び２２は、バリアメタル１５と同様、例えばＴｉＮ／Ｔｉの多層構造膜を採用することができる。また、第２導電膜２０は、少なくとも第１導電膜１７よりも導電率が高く、また上述したように第１導電膜１７に比べて融点が低い導電性材料を用いるものとする。一例としては、導電膜２１をＡｌＣｕとすることで、第２導電膜２０をＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉからなる多層構造膜によって第１導電膜１７より融点が低く導電率が高い導電性材料として実現することができる。
【００５６】
次に、図２（ｅ）に示すように、周辺回路部領域（以下、適宜「第２領域」と記載）内において、配線形成予定領域内に形成された第２導電膜２０上に公知のフォトリソグラフィ技術を用いてレジスト２３を形成する（ステップ＃１１）。
【００５７】
次に、図３（ａ）に示すように、公知のドライエッチング技術を用いて、第２領域内のレジスト２３下層以外に形成された第２導電膜２０を除去した後、レジスト２３を剥離する（ステップ＃１２）。このとき、本ステップ＃１２におけるドライエッチング処理に用いるエッチングガスとしては、少なくとも第２導電膜２０に対するエッチングレートが第１導電膜１７に対するエッチングレートよりも大きい原料ガスを利用するものとする。これにより、第１領域内に形成された第１配線１７はほとんどエッチングされることなく、第１領域内、及び第２領域内におけるレジスト２３下層以外に形成されていた第２導電膜２０がエッチング除去される。これにより、第２領域内において、第２導電膜２０からなる配線（以下、適宜「第２配線２０」と記載）が形成される。なお、本ステップ＃１２におけるドライエッチング処理に用いるエッチングガスとしては、例えばＣｌ２、ＢＣｌ３、ＣＨＦ３、及びＡｒからなる混合ガスが利用可能である。
【００５８】
次に、図３（ｂ）に示すように、例えば酸化シリコンからなる層間絶縁膜２４（以下、「第２層間絶縁膜２４」と記載）を全面に成膜する（ステップ＃１３）。
【００５９】
次に、図３（ｃ）に示すように、第２層間絶縁膜２４上に、公知のフォトリソグラフィ技術を用いてコンタクトホール形成予定領域を開口したレジスト２５を形成する（ステップ＃１４）。
【００６０】
次に、図３（ｄ）に示すように、公知のドライエッチング技術により、コンタクトホール２６を形成し、レジスト２５を剥離する（ステップ＃１５）。
【００６１】
次に、図３（ｅ）に示すように、ステップ＃４と同様、例えばＴｉＮ／Ｔｉの多層構造からなるバリアメタル２７を例えばスパッタ法にてコンタクトホール２６を完全には充填しない膜厚条件下で成膜した後（ステップ＃１６）、ステップ＃５と同様、例えばＷ（タングステン）からなるコンタクトプラグ用材料膜２８（以下、適宜「プラグ材料膜２８」と略記）を公知のＣＶＤ法によって成膜する（ステップ＃１７）。本ステップ＃１６及び＃１７によって、コンタクトホール２６は、バリアメタル２７及びプラグ材料膜２８によって充填される。
【００６２】
次に、図４（ａ）に示すように、ステップ＃６と同様、第２層間絶縁膜２４上に堆積されたプラグ材料膜２８及びバリアメタル２７を、第２層間絶縁膜２４の上面が露出するまでＣＭＰ法にて研磨することで平坦化し、コンタクトプラグを形成する（ステップ＃１８）。すなわち、コンタクトプラグは、ステップ＃１５で形成されたコンタクトホール２６内において、外側をバリアメタル２７で覆われた内側にプラグ材料膜２８が充填されて形成される。
【００６３】
次に、図４（ｂ）に示すように、第２層間絶縁膜２４上に、所定の導電膜２９（以下、適宜「第３導電膜２９」と記載）を全面に堆積する（ステップ＃１９）。この第３導電膜２９は、後述する第４導電膜３０に比べて融点が高い導電性材料を用いるものとし、一例としてはＷを採用することができる。
【００６４】
次に、図４（ｃ）に示すように、第１領域内において、電極形成予定領域内に形成された第３導電膜２９上に、公知のフォトリソグラフィ技術を用いてレジスト３１を形成する（ステップ＃２０）。なお、このとき、レジスト３１の下層に例えばＳｉＯＮからなる反射防止膜を形成した後に、レジスト３１を形成するものとしても良い。
【００６５】
次に、図４（ｄ）に示すように、公知のドライエッチング技術により、レジスト３１下層以外の第３導電膜２９を除去した後、レジスト３１を（レジスト３１下層に反射防止膜を形成している場合には反射防止膜も併せて）剥離する（ステップ＃２１）。これにより、第１領域内において、第３導電膜２９からなる電極（以下、適宜「第１電極２９」と記載）が形成される。なお、本ステップ＃２１におけるドライエッチング処理に用いるエッチングガスとしては、例えばＳＦ６とＡｒの混合ガスが利用可能である。
【００６６】
次に、図５（ａ）に示すように、バリアメタル３２及び３４によって導電膜３３を上下層に挟んで構成される多層の導電膜３０（以下、適宜「第４導電膜３０」と記載）を全面に堆積する（ステップ＃２２）。バリアメタル３２及び３４は、バリアメタル１５と同様、例えばＴｉＮ／Ｔｉの多層構造膜を採用することができる。また、第４導電膜３０は、少なくとも第３導電膜２９よりも導電率が高く、また上述したように第３導電膜２９に比べて融点が低い導電性材料を用いるものとする。一例としては、導電膜３３をＡｌＣｕとすることで、第４導電膜３０をＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉからなる多層構造膜によって第３導電膜２９より融点が低く導電率が高い導電性材料を実現することができる。
【００６７】
次に、図５（ｂ）に示すように、第２領域内において、電極形成予定領域内に形成された第４導電膜３０上に、公知のフォトリソグラフィ技術を用いてレジスト３５を形成する（ステップ＃２３）。
【００６８】
次に、図５（ｃ）に示すように、公知のドライエッチング技術を用いて、第２領域内のレジスト３５下層以外に形成された第４導電膜３０を除去した後、レジスト３５を剥離する（ステップ＃２４）。このとき、本ステップ＃２４におけるドライエッチング処理に用いるエッチングガスとしては、少なくとも第４導電膜３０に対するエッチングレートが第３導電膜２９に対するエッチングレートよりも大きい原料ガスを利用するものとする。これにより、第１領域内に形成された第１電極２９はほとんどエッチングされることなく、第１領域内、及び第２領域内におけるレジスト２３下層以外に形成されていた第４導電膜３０がエッチング除去される。これにより、第２領域内において、第４導電膜３０からなる電極（以下、適宜「第２電極３０」と記載）が形成される。なお、本ステップ＃２４におけるドライエッチング処理に用いるエッチングガスとしては、例えばＣｌ２、ＢＣｌ３、ＣＨＦ３、及びＡｒからなる混合ガスが利用可能である。
【００６９】
次に、図５（ｄ）に示すように、第２層間絶縁膜２４、第１電極２９、第２電極３０を覆うように例えばＳｉＮからなるパッシベーション膜３６を形成する（ステップ＃２５）。このパッシベーション膜３６は、センサ容量膜としても機能する。なお、本ステップ＃２５終了後、さらなる保護膜としてポリイミド膜を形成しても良い。
【００７０】
上記各ステップ＃１〜＃２５を経ることにより、本発明装置は、第１層間絶縁膜１１上において、要求される機械的強度が高い第１領域内には、融点の高い導電性材料で形成された第１配線１７を有し、第１領域よりも要求される機械的強度が低い第２領域内には、第１配線１７よりも融点が低く導電率が高い導電性材料で形成された第２配線２０を有する構成となる。また、本発明装置は、同様に第２層間絶縁膜２４上において、第１領域内には、融点の高い導電性材料で形成された第１電極２９を有し、第２領域内には第１電極２９よりも融点が低く導電率が高い導電性材料で形成された第２電極３０を有する構成となる。
【００７１】
また、第１領域内では、第１電極２９が、第２層間絶縁膜２４内においてプラグ材料膜２８及びバリアメタル２７で形成されたコンタクトプラグを介して第１配線１７と電気的に接続し、第１配線１７が、第１層間絶縁膜１１内においてプラグ材料膜１６及びバリアメタル１５で形成されたコンタクトプラグを介して下層配線１２と電気的に接続する構成である。同様に、第２領域内では、第２電極３０が、第２層間絶縁膜２４内においてプラグ材料膜２８及びバリアメタル２７で形成されたコンタクトプラグを介して第２配線２０と電気的に接続し、第２配線２０が、第１層間絶縁膜１１内においてプラグ材料膜１６及びバリアメタル１５で形成されたコンタクトプラグを介して下層配線１２と電気的に接続する構成である。
【００７２】
このように、要求される機械的強度が高い第１領域内において、形成される配線や電極の材料として融点の高い導電性材料を用いることで、第１領域内における配線や電極の硬度を高め、これによって表面への外的ストレスに対する耐性を高めることができる。また、このような融点の高い導電性材料を装置全体の配線や電極の材料として用いるのではなく、要求される機械的強度が高い第１領域内にのみ用い、第１領域よりも要求される機械的強度の低い第２領域内においては、導電性の高い導電性材料を用いることで、配線抵抗や電極抵抗の上昇を最小限に抑制することができる。すなわち、本発明装置によって、抵抗損失の増加を極力抑制しつつ、機械的強度を向上させることが可能となる。
【００７３】
そして、上述したステップ＃１〜＃２５の各ステップを経ることで、要求される機械的強度の高い第１領域内においてのみ、配線や電極の材料として融点の高い導電性材料を用い、第１領域よりも要求される機械的強度の低い第２領域内においては、機械的強度の向上措置を施していない従来の半導体装置と同様、導電性の高い導電性材料を用いて形成される半導体装置を、工程数の増加を最小限に抑制しながら実現することができる。すなわち、本発明方法によれば、工程数の増加を最小限に留めながら、抵抗損失の増加を極力抑制しつつ、機械的強度を向上させた半導体装置を実現することができる。
【００７４】
なお、本実施形態において、ステップ＃６でプラグ材料膜１６及びバリアメタル１５に対して平坦化処理を実行後、ステップ＃７で第１導電膜１７を成膜するものとしたが、第１導電膜１７をプラグ材料膜１６と兼用とすることで、ステップ＃６及び＃７を省略するものとしても良い。すなわち、ステップ＃４でバリアメタル１５を成膜後、ステップ＃５としてＷ膜をコンタクトホール１４を完全に充填し、さらに、第１層間絶縁膜１１上において第１導電膜１７として機能するために必要な膜厚分堆積する。その後は、上述したステップ＃８のように、配線形成予定領域内に形成されたプラグ材料膜１６（兼第１導電膜１７）上に公知のフォトリソグラフィ技術を用いてレジスト１８を形成する。これにより、ステップ＃６に係る平坦化処理、並びにステップ＃７に係る第１導電膜１７の成膜工程を省略することができるので、工程数を削減することができる。この場合、製造された本発明装置は、第１層間絶縁膜１１上にバリアメタル１５が残存した状態となる。すなわち、バリアメタル１５としてＴｉＮ／Ｔｉを成膜し、プラグ材料膜１６としてＷを成膜した場合には、本発明装置が備える第１配線１７は、Ｗ／ＴｉＮ／Ｔｉからなる多層膜構造を有することとなる。
【００７５】
また、このとき、プラグ材料膜１６の成膜工程時において、少なくとも第１層間絶縁膜１１上において第１導電膜１７として機能するために必要な膜厚以上の膜厚を堆積した後、この第１層間絶縁膜１１上に堆積されたプラグ材料膜１６（兼第１導電膜１７）に対して平坦化処理を行って所定の膜厚まで膜厚を薄くするものとしても良いが、工程数を削減するという観点からは、前記のように、第１導電膜１７として機能するために必要な膜厚分を堆積した後、ステップ＃８に係るレジスト形成工程を行うことが好ましい。
【００７６】
同様に、本実施形態では、ステップ＃１８でプラグ材料膜２８及びバリアメタル２７に対して平坦化処理を実行後、ステップ＃１９で第３導電膜２９を成膜するものとしたが、第３導電膜２９をプラグ材料膜２８と兼用とすることで、ステップ＃１８及び＃１９を省略するものとしても良い。すなわち、ステップ＃１６でバリアメタル２７を成膜後、ステップ＃１７としてＷ膜をコンタクトホール２６を完全に充填し、さらに、第２層間絶縁膜２４上において第３導電膜２９として機能するために必要な膜厚分堆積する。その後は、上述したステップ＃２０のように、電極形成予定領域内に形成されたプラグ材料膜２８（兼第３導電膜２９）上に公知のフォトリソグラフィ技術を用いてレジスト３１を形成する。これにより、ステップ＃１８に係る平坦化処理、並びにステップ＃１９に係る第３導電膜２９の成膜工程を省略することができるので、工程数を削減することができる。なお、この場合、製造された本発明装置は、第２層間絶縁膜２４上にバリアメタル２７が残存した状態となる。すなわち、バリアメタル２７としてＴｉＮ／Ｔｉを成膜し、プラグ材料膜２８としてＷを成膜した場合には、本発明装置が備える第１電極２９は、Ｗ／ＴｉＮ／Ｔｉからなる多層膜構造を有することとなる。
【００７７】
［第２実施形態］
本発明装置及び本発明方法の第２実施形態（以下、適宜「本実施形態」と称する）につき、図８〜図１２の各図を参照して説明する。図８〜図１１の各図は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に分けて図示している（紙面の都合上４図面に分けている）。また、図１２は本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃３０〜＃４５は図１２に示されるフローチャートの各ステップを表すものとする。
【００７８】
なお、本実施形態は、第１実施形態と比較して、第１配線１７と第２配線２０の形成順序、並びに、第１電極２９と第２電極３０の形成順序が異なるのみであり、他の工程は同一である。また、かかる工程順序の相違により、本実施形態の本発明装置は、第１実施形態の本発明装置と比較して、一部の構成が相違する。以下の説明では、第１実施形態と同一の構成要素については、同一の符号を付すことでその説明を簡略化するとともに、第１実施形態の各ステップと同様の処理によるステップについては、その旨を記載して詳細な説明を割愛する。
【００７９】
まず、ステップ＃１〜ステップ＃６と同様の処理により、第１層間絶縁膜１１、下層配線１２、及びバリアメタル１５及びプラグ材料膜１６からなるコンタクトプラグを夫々形成する（ステップ＃３０、図１（ｅ）参照）。
【００８０】
次に、図８（ａ）に示すように、ステップ＃１０と同様、バリアメタル１９及び２２によって導電膜２１を上下層に挟んで構成される多層の第２導電膜２０を全面に堆積する（ステップ＃３１）。第１実施形態と同様、この第２導電膜２０は、後のステップで堆積される第１導電膜１７と比較して、融点がより低く、導電率がより高い材料で構成されるものとする。
【００８１】
次に、図８（ｂ）に示すように、ステップ＃１１と同様、第２領域（周辺回路部領域）内において、配線形成予定領域内に形成された第２導電膜２０上に公知のフォトリソグラフィ技術を用いてレジスト２３を形成する（ステップ＃３２）。
【００８２】
次に、図８（ｃ）に示すように、ステップ＃１２と同様、公知のドライエッチング技術を用いて、第２領域内のレジスト２３下層以外に形成された第２導電膜２０を除去した後、レジスト２３を剥離して、第２領域内に第２配線２０を形成する（ステップ＃３３）。
【００８３】
次に、図８（ｄ）に示すように、ステップ＃７と同様、第１導電膜１７を全面に堆積する（ステップ＃３４）。なお、このとき、ステップ＃７と異なり、第２領域内にはステップ＃３３によって第２配線２０が形成されているため、第１層間絶縁膜１１及び第２配線２０を覆うように第１導電膜１７が成膜される。すなわち、図８（ｄ）に示すように、第２領域内において、第２配線２０の形成領域と非形成領域との間で第１導電膜１７上面位置には段差が生じる。また、この第１導電膜１７は、第１実施形態と同様、前記第２導電膜２０よりも融点が高い材料で構成される。
【００８４】
次に、図８（ｅ）に示すように、ステップ＃８と同様、第１領域（センサ部領域）内において、配線形成予定領域内に形成された第１導電膜１７上に公知のフォトリソグラフィ技術を用いてレジスト１８を形成する（ステップ＃３５）。
【００８５】
次に、図９（ａ）に示すように、ステップ＃９と同様、公知のドライエッチング技術を用いて、第１領域内のレジスト１８下層以外に形成された第１導電膜１７を除去した後、レジスト１８を剥離して、第１領域内に第１配線１７を形成する（ステップ＃３６）。このとき、第１実施形態の場合とは異なり、ステップ＃３４によって第２領域内の第２配線２０形成領域上において第１導電膜１７の成膜上面位置に段差が設けられているため、本ステップ＃３６に係るエッチング工程によって、図９（ａ）に示されるように第２配線２０の外側壁にサイドウォール状に第１導電膜１７が残存する。
【００８６】
次に、図９（ｂ）に示すように、ステップ＃１３と同様、第２層間絶縁膜２４を全面に成膜する（ステップ＃３７）。
【００８７】
次に、図９（ｃ）〜（ｅ）及び図１０（ａ）に示すように、ステップ＃１４〜＃１８と同様、第２層間絶縁膜２４内の所定領域にバリアメタル２７及びプラグ材料膜２８からなるコンタクトプラグを形成する（ステップ＃３８）。
【００８８】
次に、図１０（ｂ）に示すように、ステップ＃２２と同様、バリアメタル３２及び３４によって導電膜３３を上下層に挟んで構成される多層の第４導電膜３０を全面に堆積する（ステップ＃３９）。第１実施形態と同様、この第４導電膜３０は、後のステップで堆積される第３導電膜２９と比較して、融点がより低く、導電率がより高い材料で構成されるものとする。
【００８９】
次に、図１０（ｃ）に示すように、ステップ＃２３と同様、第２領域内において、電極形成予定領域内に形成された第４導電膜３０上に、公知のフォトリソグラフィ技術を用いてレジスト３５を形成する（ステップ＃４０）。
【００９０】
次に、図１０（ｄ）に示すように、ステップ＃２４と同様、公知のドライエッチング技術を用いて、第２領域内のレジスト３５下層以外に形成された第４導電膜３０を除去した後、レジスト３５を剥離して、第２領域内に第２電極３０を形成する（ステップ＃４１）。
【００９１】
次に、図１１（ａ）に示すように、ステップ＃１９と同様、第３導電膜２９を全面に堆積する（ステップ＃４２）。なお、このとき、ステップ＃１９と異なり、第２領域内にはステップ＃４１によって第２電極３０が形成されているため、第２層間絶縁膜２４及び第２電極３０を覆うように第３導電膜２９が成膜される。すなわち、図１１（ａ）に示すように、第２領域内において、第２電極３０の形成領域と非形成領域との間で第３導電膜２９上面位置には段差が生じる。また、この第３導電膜２９は、第１実施形態と同様、前記第４導電膜３０よりも融点が高い材料で構成される。
【００９２】
次に、図１１（ｂ）に示すように、ステップ＃２０と同様、第１領域（センサ部領域）内において、電極形成予定領域内に形成された第３導電膜２９上に公知のフォトリソグラフィ技術を用いてレジスト３１を形成する（ステップ＃４３）。
【００９３】
次に、図１１（ｃ）に示すように、ステップ＃２１と同様、公知のドライエッチング技術を用いて、第１領域内のレジスト３１下層以外に形成された第３導電膜２９を除去した後、レジスト３１を剥離して、第１領域内に第１電極２９を形成する（ステップ＃４４）。このとき、第１実施形態の場合とは異なり、ステップ＃４２によって第２領域内の第２電極３０形成領域上において第３導電膜２９の成膜上面位置に段差が設けられているため、本ステップ＃４４に係るエッチング工程によって、図１１（ｃ）に示されるように第２電極３０の外側壁にサイドウォール状に第３導電膜２９が残存する。
【００９４】
次に、図１１（ｄ）に示すように、ステップ＃２５と同様、第２層間絶縁膜２４、第１電極２９、第２電極３０（及びサイドウォール状に形成された第３導電膜２９）を覆うように例えばＳｉＮからなるパッシベーション膜３６を形成する（ステップ＃４５）。
【００９５】
上記各ステップ＃３０〜＃４５を経ることにより、本発明装置は、第１実施形態と同様、第１層間絶縁膜１１上において、要求される機械的強度が高い第１領域内には、融点の高い導電性材料で形成された第１配線１７を有し、第１領域よりも要求される機械的強度が低い第２領域内には、第１配線１７よりも融点が低く導電率が高い導電性材料で形成された第２配線２０を有する構成となる。また、本発明装置は、同様に第２層間絶縁膜２４上において、第１領域内には、融点の高い導電性材料で形成された第１電極２９を有し、第２領域内には第１電極２９よりも融点が低く導電率が高い導電性材料で形成された第２電極３０を有する構成となる。
【００９６】
従って、第１実施形態と同様、要求される機械的強度が高い第１領域内において、形成される配線や電極の材料として融点の高い導電性材料を用いることで、第１領域内における配線や電極の硬度を高め、これによって表面への外的ストレスに対する耐性を高めることができる。また、このような融点の高い導電性材料を装置全体の配線や電極の材料として用いるのではなく、要求される機械的強度が高い第１領域内にのみ用い、第１領域よりも要求される機械的強度の低い第２領域内においては、導電性の高い導電性材料を用いることで、配線抵抗や電極抵抗の上昇を最小限に抑制することができる。すなわち、本発明装置によって、抵抗損失の増加を極力抑制しつつ、機械的強度を向上させることが可能となる。
【００９７】
また、本実施形態の場合、図１１（ｄ）に示されるように、第１実施形態（図５（ｄ）参照）と比較して、第２配線２０の外側壁に融点の高い導電性材料からなる第１導電膜１７がサイドウォール状に形成される。また、同様に、第２電極３０の外側壁に融点の高い導電性材料からなる第３導電膜２９がサイドウォール状に形成される。すなわち、本構成により、比較的硬度の低い導電性材料からなる第２配線２０の外側壁に、比較的硬度の高い第１導電膜１７が形成されることで、第２配線２０のたわみに対する強度が向上し、これによって第２配線２０に対する外的ストレス耐性が向上するという効果が得られる。同様に、比較的硬度の低い導電性材料からなる第２電極３０の外側壁に、比較的硬度の高い第３導電膜２９が形成されることで、第２電極３０のたわみに対する強度が向上し、これによって第２電極３０に対する外的ストレス耐性が向上するという効果が得られる。
【００９８】
なお、本実施形態では、第２配線２０並びに第２電極３０の双方の外側壁に、それぞれサイドウォール状に、比較的硬度の高い（融点の高い）導電性材料を成膜する構成としたが、何れか一方の外側壁にのみかかる導電性材料（第１導電膜１７、または第３導電膜２９）を成膜する構成としても良い。例えば、第２配線２０の外側壁には第１導電膜１７を成膜せず、第２電極３０の外側壁には第３導電膜２９を成膜する場合には、ステップ＃１〜＃１８をこの順に実行後、ステップ＃３９〜＃４５をこの順に実行すれば良い。また、逆に、第２電極３０の外側壁には第３導電膜２９を成膜せず、第２配線２０の外側壁には第１導電膜１７を成膜する場合には、ステップ＃３０〜＃３７をこの順に実行後、ステップ＃１４〜＃２５をこの順に実行すれば良い。これらいずれの方法による場合でも、第１領域内には融点の高い導電性材料で形成された第１配線１７を有し、第１領域よりも要求される機械的強度が低い第２領域内には、第１配線１７よりも融点が低く導電率が高い導電性材料で形成された第２配線２０を有する構成となるため、上述した本実施形態と同様の効果が得られる。また、第２配線２０或いは第２電極３０の外側壁の何れか一方に、比較的硬度の高い（融点の低い）導電性材料が成膜されるため、これらの何れか一方の外的ストレス耐性を高めることができるという効果を有する。
【００９９】
［別実施形態］
以下、別実施形態につき、説明する。
【０１００】
〈１〉  上述の各実施形態では、第１導電膜１６と第３導電膜２９の材料として、何れもＷを用いるものとしたが、Ｗを含む金属化合物であっても構わないし、Ｔｉ、Ｔａ、Ｍｏ、並びに少なくともこれらの何れか一を含む化合物であっても構わない。更には、第１導電膜１６と第３導電膜２９とが、夫々異なる導電性材料で構成されるものとしても構わない。
【０１０１】
〈２〉  上述の各実施形態では、第２導電膜２０及び第４導電膜３０の材料として、何れもＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉからなる多層構造膜を用いるものとしたが、このうち、バリアメタルに挟まれた導電膜（２１、３３）については、ＡｌＣｕの代わりに、Ａｌ、Ｃｕの少なくとも何れか一の金属または金属化合物を含む構成であれば良い。また、第２導電膜２０及び第４導電膜３０を、バリアメタルによって導電膜２１または３３が上下層に挟まれて構成される多層構造膜としたが、これらのバリアメタルは必ずしも必要であるという訳ではない。すなわち、例えば、第２導電膜２０の場合、導電膜２１のみで構成されるものとしても構わないし、導電膜２１とバリアメタル１９或いは２２の何れか一方とで構成されるものとしても構わない。第４導電膜３０についても同様とする。
【０１０２】
また、上述の各実施形態では、第２導電膜２０と第４導電膜３０を夫々同一の材料で構成されるものとしたが、少なくとも第２導電膜２０が第１導電膜１６よりも導電率が高く、融点が低い導電性材料であり、第４導電膜３０が第３導電膜２９よりも導電率が高く、融点が低い導電性材料であれば良く、必ずしも第２導電膜２０と第４導電膜３０が同一の導電性材料で構成される必要がある訳ではない。
【図面の簡単な説明】
【０１０３】
【図１】本発明に係る半導体装置の製造方法の第１実施形態の工程毎の概略断面構造図（１）
【図２】本発明に係る半導体装置の製造方法の第１実施形態の工程毎の概略断面構造図（２）
【図３】本発明に係る半導体装置の製造方法の第１実施形態の工程毎の概略断面構造図（３）
【図４】本発明に係る半導体装置の製造方法の第１実施形態の工程毎の概略断面構造図（４）
【図５】本発明に係る半導体装置の製造方法の第１実施形態の工程毎の概略断面構造図（５）
【図６】本発明に係る可変抵抗素子の製造方法の第１実施形態の製造工程を示すフローチャート（１）
【図７】本発明に係る可変抵抗素子の製造方法の第１実施形態の製造工程を示すフローチャート（２）
【図８】本発明に係る半導体装置の製造方法の第２実施形態の工程毎の概略断面構造図（１）
【図９】本発明に係る半導体装置の製造方法の第２実施形態の工程毎の概略断面構造図（２）
【図１０】本発明に係る半導体装置の製造方法の第２実施形態の工程毎の概略断面構造図（３）
【図１１】本発明に係る半導体装置の製造方法の第２実施形態の工程毎の概略断面構造図（４）
【図１２】本発明に係る可変抵抗素子の製造方法の第２実施形態の製造工程を示すフローチャート
【符号の説明】
【０１０４】
１１：    第１層間絶縁膜
１２：    下層配線
１３：    レジスト
１４：    コンタクトホール（下層配線用コンタクトホール）
１５：    バリアメタル
１６：    コンタクトプラグ用材料膜
１７：    第１導電膜、第１配線
１８：    レジスト
１９：    バリアメタル
２０：    第２導電膜、第２配線
２１：    導電膜
２２：    バリアメタル
２３：    レジスト
２４：    第２層間絶縁膜
２５：    レジスト
２６：    コンタクトホール
２７：    バリアメタル
２８：    プラグ材料膜
２９：    第３導電膜、第１電極
３０：    第４導電膜、第２電極
３１：    レジスト
３２：    バリアメタル
３３：    導電膜
３４：    バリアメタル
３５：    レジスト
３６：    パッシベーション膜
【図１】
2009088324.tif 000003
【図２】
2009088324.tif 000004
【図３】
2009088324.tif 000005
【図４】
2009088324.tif 000006
【図５】
2009088324.tif 000007
【図６】
2009088324.tif 000008
【図７】
2009088324.tif 000009
【図８】
2009088324.tif 000010
【図９】
2009088324.tif 000011
【図１０】
2009088324.tif 000012
【図１１】
2009088324.tif 000013
【図１２】
2009088324.tif 000014