(57)【要約】【課題】接続不良と信頼性低下の解決が図られた半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、キャリア基板３と、キャリア基板３の上面上に載置された第１の半導体チップ２と、キャリア基板３の裏面上に形成された第１の金属ボール５とを有する第１の半導体パッケージ１と、上面上に第１の金属ボール５と接続する電極ランド６が形成された基板７と、第１の半導体パッケージ１と基板７の間に配置され、第１の金属ボールに合５わせた位置に設けられ、第１の金属ボール５を収納する穴が形成されたプレート９とを備えている。プレート９は熱伝導性の良好な材料で構成される。【選択図】図２
2009253175.tif 000002
【特許請求の範囲】
【請求項１】
キャリア基板と、前記キャリア基板の上面上に載置された第１の半導体チップと、前記キャリア基板の裏面上に形成された第１の金属ボールとを有する第１の半導体パッケージと、
上面上に前記第１の金属ボールと接続する電極ランドが形成された基板と、
前記第１の半導体パッケージと前記基板の間に配置され、前記第１の金属ボールに合わせた位置に設けられ、前記第１の金属ボールを収納する穴が形成されたプレートとを備えている半導体装置。
【請求項２】
前記プレートの熱伝導率は少なくとも前記キャリア基板よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記プレートの熱伝導率は、１０１３２５Ｐａ下で２００Ｗｍ−１Ｋ−１以上であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記プレートのうち前記第１の金属ボールと接触する部分の表面には絶縁膜が形成されていることを特徴とする請求項１〜３のうちいずれか１つに記載の半導体装置。
【請求項５】
前記基板はマザー基板であり、前記第１の金属ボールは前記キャリア基板の裏面全体に形成されていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
【請求項６】
前記基板の上面上に載置された第２の半導体チップと、
前記基板の裏面に形成された第２の金属ボールとをさらに備え、
前記基板と、前記第２の半導体チップと、前記第２の金属ボールは第２の半導体パッケージを構成し、
前記プレートには、前記第２の半導体チップを収納する開口部が形成されていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
【請求項７】
前記プレートの厚みは、前記第１の金属ボールの直径より小さいことを特徴とする請求項１〜６のうちいずれか１つに記載の半導体装置。
【請求項８】
裏面に第１の電極ランドが形成された半導体パッケージと、上面上の前記第１の電極ランドと合う位置に第２の電極ランドを有する基板とを準備する工程（ａ）と、
前記第１の電極ランドに合う位置に穴が形成されたプレートを、前記第１の電極ランドが前記穴に入るように前記プレートを前記半導体パッケージの裏面上に載置する工程（ｂ）と、
前記穴内に前記第１の電極ランドと接続する第１の金属ボールを形成する工程（ｃ）と、
加熱して前記第２の電極パッドと前記第１の金属ボールとを接続させる工程（ｄ）とを備えている半導体装置の製造方法。
【請求項９】
前記プレートの熱伝導率は１０１３２５Ｐａ下で２００Ｗｍ−１Ｋ−１以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記基板はマザー基板であり、前記第１の金属ボールは前記半導体パッケージの裏面全体に形成されていることを特徴とする請求項８または９に記載の半導体装置の製造方法。
【請求項１１】
前記工程（ｄ）において、前記基板の上面上には半導体チップが形成され、前記基板の裏面上には第２の金属ボールが形成されており、
前記第１の金属ボールおよび前記第１の電極ランドは前記半導体パッケージの裏面の周辺領域上に形成されており、
前記プレートには平面サイズが前記半導体チップよりも大きい開口部が形成されており、
前記工程（ｄ）では、前記プレートの前記開口部内に前記半導体チップが納まるように前記半導体パッケージと前記基板とを接続することを特徴とする請求項８または９に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｃ）で形成される前記第１の金属ボールの直径は、前記プレートの厚みよりも大きいことを特徴とする請求項８〜１１のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
裏面に第１の電極ランドが形成された半導体パッケージと、上面上の前記第１の電極ランドと合う位置に第２の電極ランドを有する基板とを準備する工程（ａ）と、
前記第２の電極ランドに合う位置に穴が形成されたプレートを、前記第２の電極ランドが前記穴に入るように前記プレートを前記半導体パッケージの裏面上に載置する工程（ｂ）と、
前記穴内に前記第２の電極ランドと接続する金属ボールを形成する工程（ｃ）と、
加熱して前記第２の電極パッドと前記金属ボールとを接続させる工程（ｄ）とを備えている半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを含む半導体パッケージがマザー基板または他の半導体パッケージと電気的に接続されてなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯情報機器等の小型化、軽量化が進むにつれて、それに搭載される半導体パッケージの高密度化、小型化、薄型化が要求され、ＢＧＡ（Ball Grid Array）形態の半導体デバイスが主流になってきている。このＢＧＡ半導体パッケージは、半導体パッケージとマザー基板との間に金属ボールを配置し、これをリフロー炉装置などにより加熱、溶融することでマザー基板と半導体パッケージとを接続させたものである。
【０００３】
ところで、金属ボールを溶融して、このＢＧＡ半導体装置とマザー基板とを接続させる際、従来の半導体パッケージの実装構造では、電極のピッチが微細化するにつれ、隣り合う半田バンプどうしが接触し、ショートする事がある。また、半導体パッケージをマザー基板に搭載する際に、半導体パッケージが傾く場合がある。そこで、特許文献１では、半導体パッケージと電子回路基板との間に金属ボールを個々に区切ることができる網状スペーサを設けることが提案されている。
【０００４】
図１０は、従来の半導体装置を模式的に示す断面図である。同図の上側に示すように、従来の半導体装置では、マザー基板１０７と、半導体パッケージ１０８とが金属ボール１０５により接続される場合に、マザー基板１０７と半導体パッケージ１０８との間に、金属ボール１０５に対応する位置に開口が形成された網状のスペーサ１２８を挟む。このようにして、金属ボール１０５間のショート、及び金属ボール１０５の変形を防止するとともに、半導体パッケージの傾き、設置される高さの不揃いを無くした信頼性の高い半導体パッケージの実装構造が提案されている。
【特許文献１】特開平６−２３２２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体パッケージ１０８の樹脂部、半導体チップおよび半導体パッケージ１０８のキャリア基板などの線膨張係数の違いにより、従来の半導体装置では図１０の下側に示すように、リフロー加熱の際に半導体パッケージ１０８が反って一部でマザー基板１０７と半導体パッケージ１０８との接続不良が発生する場合があった。さらに、マザー基板１０７の表裏の配線パターンの違い等によってマザー基板１０７が反る場合もある。
【０００６】
また、図１１に示すように、金属ボール１２３、パッケージ基板１２２、半導体チップ１１９および電極ランド１２０を有する半導体パッケージと、封止樹脂１２５、キャリア基板１１５、及び金属ボール１１７を有する半導体パッケージとを接続して積層型半導体装置を構成する場合にも同様の接続不良が発生する。
【０００７】
また、半導体パッケージをマザー基板に実装する際に、半導体装置全体がリフロー加熱されるため、半導体チップや半導体パッケージの温度が金属ボールの融点近くまで上がり、半導体チップの電気特性や半導体パッケージ強度が劣化し、信頼性が低下する場合があった。
【０００８】
本発明は上記半導体装置における接続不良と信頼性低下の解決が図られた半導体装置の実装体、または積層型の半導体装置、及びこれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の半導体装置は、キャリア基板と、前記キャリア基板の上面上に載置された第１の半導体チップと、前記キャリア基板の裏面上に形成された第１の金属ボールとを有する第１の半導体パッケージと、上面上に前記第１の金属ボールと接続する電極ランドが形成された基板と、前記半導体パッケージと前記基板の間に配置され、前記第１の金属ボールに合わせた位置に設けられ、前記第１の金属ボールを収納する穴が形成されたプレートとを備えている。
【００１０】
この構成によれば、半導体パッケージと基板との間にプレートが挟まれているので、第１の金属ボール同士が短絡するのが防がれている。また、第１の電極ボールを溶融して第１の半導体パッケージと基板とを接続する際にはプレートを介して加熱することで、従来の半導体装置よりも低い温度でリフローを行うことができる。そのため、第１の半導体チップ等に熱によるダメージが入りにくくなっている。また、第１の半導体パッケージと基板とを接続させる際にあらかじめプレートを第１の半導体パッケージまたは基板に貼り付けておけば、第１の半導体パッケージまたは基板の剛性が上がるので、半導体装置の反りを抑え、接続不良の発生を抑えることができる。
【００１１】
また、本発明の半導体装置の第１の製造方法は、裏面に第１の電極ランドが形成された半導体パッケージと、上面上の前記第１の電極ランドと合う位置に第２の電極ランドを有する基板とを準備する工程（ａ）と、前記第１の電極ランドに合う位置に穴が形成されたプレートを、前記第１の電極ランドが前記穴に入るように前記プレートを前記半導体パッケージの裏面上に載置する工程（ｂ）と、前記穴内に前記第１の電極ランドと接続する第１の金属ボールを形成する工程（ｃ）と、加熱して前記第２の電極パッドと前記第１の金属ボールとを接続させる工程（ｄ）とを備えている。
【００１２】
この方法によれば、工程（ｄ）で半導体パッケージと基板とを接続する前に半導体パッケージにプレートを貼り付けておくことで、半導体パッケージの反りを抑え、接続不良の発生が抑えられた半導体装置を製造することができる。
【００１３】
また、工程（ｄ）ではプレートを介して第１の金属ボールに熱を加えることができるので、従来に比べてリフロー時の温度を低くすることができる。
【００１４】
また、本発明の半導体装置の第２の製造方法は、裏面に第１の電極ランドが形成された半導体パッケージと、上面上の前記第１の電極ランドと合う位置に第２の電極ランドを有する基板とを準備する工程（ａ）と、前記第２の電極ランドに合う位置に穴が形成されたプレートを、前記第２の電極ランドが前記穴に入るように前記プレートを前記半導体パッケージの裏面上に載置する工程（ｂ）と、前記穴内に前記第２の電極ランドと接続する金属ボールを形成する工程（ｃ）と、加熱して前記第２の電極パッドと前記金属ボールとを接続させる工程（ｄ）とを備えている。
【００１５】
この方法によれば、工程（ｄ）の前に基板にプレートを貼り付けておくことによって基板の剛性を高めることができるので、基板の反りを抑え、接続不良の発生を抑えることができる。
【発明の効果】
【００１６】
本発明の半導体装置及びその製造方法によれば、半導体パッケージとマザー基板、または第２の半導体パッケージとの間に穴が形成されたプレートを配置するので、金属ボール間の短絡が防がれ、基板の反りが抑えられ、接続不良の発生が抑えられる。また、金属ボールの溶融時にプレートを介して金属ボールに熱を加えることができるので、リフロー時の温度を従来よりも下げることができ、半導体チップが熱による損傷を受けにくくなっている。また、半導体パッケージ、またはマザー基板あるいは第２の半導体パッケージにプレートを貼り付けた状態で半導体パッケージとマザー基板または第２の半導体パッケージと接続させることにより、半導体パッケージ、マザー基板、または第２の半導体パッケージの剛性を高めることができ、反りを抑えることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置（半導体実装体）を構成する半導体パッケージ及びマザー基板を示す図であり、図２は、本実施形態の半導体実装体を示す断面図である。また、図３は、本実施形態の半導体実装体に用いられるプレートを示す斜視図である。図４は、本実施形態のプレートの構造を示す断面図である。本実施形態の半導体実装体は、半導体パッケージ１とマザー基板７とが、金属ボール５を介して接合された半導体実装体である。
【００１９】
図１、図２に示すように、本実施形態の半導体実装体において、半導体パッケージ１はＢＧＡ型であり、キャリア基板３と、キャリア基板３の上面上に載置された半導体チップ２と、キャリア基板３の裏面上に形成された複数の電極ランド４と、各電極ランド４上に設けられた、マザー基板７との実装用の金属ボール５と、キャリア基板３の上面上に形成され、半導体チップ２を封止する封止樹脂８とを有している。封止樹脂８はエポキシ樹脂などの熱硬化樹脂などで構成され、モールド成型により形成される。
【００２０】
マザー基板７の上面上の電極ランド４に対応する位置には電極６が設けられている。キャリア基板３やマザー基板７としては、ガラス布積層エポキシ基板（ガラエポ基板） やガラス布積層ポリイミド基板、アラミド不織布基板などが用いられる。半導体パッケージ１に内蔵されている半導体チップ２としては、アナログＩＣ、ロジックＩＣ、メモリＩＣ等が用いられるが、特に限定されるものではない。金属ボール５の材料としては、Ｓｎ−Ａｇ−ＣｕやＳｎ−Ａｇ、Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ等が用いられる。
【００２１】
また、半導体パッケージ１とマザー基板７との間には、一枚以上のプレート９が配置され、半導体パッケージ１及びマザー基板７と隙間無く接触している。プレート９には半導体パッケージ１の電極ランド４の位置に合わせて平面形状が円形の穴１０が形成されており、半導体実装体においては穴１０内に金属ボール５、電極ランド４、及び電極６が収まっている。
【００２２】
本実施形態の半導体実装体の特徴は、プレート９がＣｕ、Ａｌ、あるいはＦｅなどの熱伝導率が１０１３２５Ｐａ下で２００Ｗ・ｍ−１・Ｋ−１以上の材料で構成されることにある。従って、プレート９内部の熱伝導率は、半導体チップ２やマザー基板７、キャリア基板３よりも大きい。さらに、プレート９の熱伝導率は、従来の半導体実装体で用いられた網状スペーサよりも大きい。なお、プレート９がＣｕあるいはＦｅなどの空気中で酸化されるもので構成される場合にはその表面はＮｉめっき処理される。穴１０内に金属ボール５を含む接続部分を収めるために、プレート９の厚みは金属ボール５の直径以下であることが望ましい。
【００２３】
プレート９の穴１０を形成するための加工方法は三つある。１つ目は、鋳型により穴１０を含めたプレート９全体を一体的に成型する方法である。２つ目は、金型を用いてプレス加工を行う方法である。３つ目は、化学薬品によるエッチングを用いる方法である。これらいずれかの方法を適宜用いることで本実施形態のプレート９を形成することができる。
【００２４】
また、図４に示すように、プレート９のうち、少なくとも電極ランド４、金属ボール５、及び電極６と接する部分の表面には絶縁膜１１が形成されており、半導体パッケージ１及びマザー基板７の電極同士がプレート９を通して短絡するのが防がれている。
【００２５】
本実施形態の半導体実装体において、後述のようにリフロー等により半導体パッケージ１の電極ランド４とマザー基板７の電極６とを接続する際に、プレート９が介在することにより、隣り合う金属ボール５が潰れて金属ボール５同士が短絡するのを防ぐことができる。また、リフローの際にプレート９をあらかじめ半導体パッケージ１またはマザー基板７に貼り付けておくことで、半導体パッケージ１またはマザー基板７の剛性を高くすることができ、半導体パッケージ１またはマザー基板７の反りを低減することができる。そのため、半導体実装体での接続不良の発生を抑え、信頼性を向上させることができる。また、プレート９は熱伝導性の高い材料で構成されているため、リフローの際に加えられた熱が金属ボール５に速やかに伝達され、過剰な熱を加える必要がなくなるので、熱によるキャリア基板３やマザー基板７の反りを低減することができる。また、半導体パッケージ１とマザー基板７とを従来よりも低い温度で接続させることが可能であるので、半導体チップが熱により損傷を受けるのを防ぐことができ、半導体パッケージ１の信頼性を大きく向上させることができる。
【００２６】
次に、本実施形態の半導体実装体の製造方法について説明する。図８（ａ）〜（ｇ）は、本実施形態の半導体実装体の製造方法を示す断面図である。
【００２７】
まず、図８（ａ）、（ｂ）に示すように、所定の位置に穴１０が形成され、絶縁膜１１が表面に形成されたプレート９の一方の面上に導熱性ペースト２７を塗布し、プレート９を半導体パッケージ１の裏面に接触させてから熱を加えて導熱性ペースト２７を硬化させる。導熱性ペースト２７の材料はたとえばＡｇペーストであってもよい。また、プレート９は半導体パッケージ１ではなくマザー基板７に接続させてもよい。なお、穴１０の直径は半導体パッケージ１の電極ランド４の直径以上、金属ボール５の直径以下であることが望ましい。
【００２８】
次いで、図８（ｃ）、（ｄ）に示すように、半導体パッケージ１の電極ランド４にフラックスを塗布してから、金属ボール５を電極ランド４上に搭載する。フラックスの塗布方式はピン転写方式であることが好ましい。本工程において、金属ボール５を一括して電極ランド４上に搭載してもよいし、例えば、プレート９の穴１０に金属ボール５を一個一個入れてもよい。
【００２９】
次に、図８（ｅ）に示すように、金属ボール５が搭載された半導体パッケージ１をリフロー装置などにより加熱し、金属ボール５を溶かし、半導体パッケージ１の電極ランド４と金属ボール５とを接続させる。プレート９の穴１０の直径は金属ボール５の直径より小さいので、金属ボール５溶融後、金属ボール５がプレート９の穴壁と密接する。
【００３０】
次に、図８（ｆ）、（ｇ）に示すように、マザー基板７の電極６に、フラックス、あるいははんだペーストを塗布し、半導体パッケージ１をマザー基板７に搭載する。ここでは、電極６と金属ボール５との位置を合わせておく。この際、例えば、フラックスあるいははんだペーストを塗布する前に、マザー基板７にプレート９と同様な、穴が形成された高い熱伝導性を有するプレートを貼り付けてもよい。そうすることにより、印刷方式によりフラックスあるいは金属ペーストを塗布する際、プレート９にはマザー基板７の電極６の位置と一致している穴１０が形成されているので、印刷マスクを使用する必要がなくなる。最後に、加熱装置２６により、半導体パッケージ１に貼り付けているプレート９を通して金属ボール５を加熱し、金属ボール５を融点以上の温度にして半導体パッケージ１とマザー基板７とを接続する。この際、例えばマザー基板７にもプレート９が貼り付けている場合は、マザー基板７に付着しているプレートにも熱をかければよい。
【００３１】
以上の方法によれば、金属ボール５を溶融させる際に熱伝導率の高いプレート９を介して金属ボール５を加熱することができるので、従来の半導体実装体に比べて加熱温度を下げることができる。そのため、半導体チップ２の損傷が抑えられ、各基板の反りが抑えられた信頼性の高い半導体実装体を形成することができる。
【００３２】
（第２の実施形態）
図５ は本発明の第２の実施形態に係る半導体装置を構成する第１の半導体パッケージ及び第２の半導体パッケージを示す断面図であり、図６は、本実施形態の半導体装置を示す断面図である。図７は、第１の半導体パッケージと第２の半導体パッケージの間に配置されたプレートを示す斜視図である。この半導体装置は、第１の半導体パッケージ１２と第２の半導体パッケージ１８とが金属ボール１７を介して接合された積層型半導体装置である。
【００３３】
図５、図６に示すように、第１の半導体パッケージ１２は、キャリア基板１５と、キャリア基板１５の上面上に載置された第１の半導体チップ１４と、キャリア基板１５の裏面上に形成された複数の電極ランド１６と、各電極ランド１６上に設けられた、第２の半導体パッケージ１８との接続用の金属ボール１７と、キャリア基板１５の上面上に形成され、第１の半導体チップを封止する封止樹脂１３とを有している。封止樹脂８はエポキシ樹脂などの熱硬化樹脂などで構成され、モールド成型により形成される。なお、金属ボール１７は、第２の半導体チップ１９の搭載領域を避けるように配置される。これと同様に、電極ランド１６も第２の半導体チップ１９を搭載するための領域を避けるように配置されている。
【００３４】
第２の半導体パッケージ１８は、上面上に複数の電極ランド２０が形成され、裏面上に複数の金属ボール２３が形成されたパッケージ基板２２と、パッケージ基板２２の上面上にフリップチップ実装され、パッケージ基板２２上の配線に接続される突起電極２１を有する第２の半導体チップ１９とを有している。フリップチップ実装のための工法は特に制限されず、例えば、絶縁性のフィルムを介して熱圧着する工法でもよいし、半田バンプを突起電極としてアンダーフィルを行う工法であってもよい。電極ランド２０は第１の半導体パッケージ１２の金属ボール１７に対応する位置に設けられ、平面的に見て第２の半導体チップ１９の周囲に配置されている。なお、図示しないが、電極ランド２０や突起電極２１と導通する電極ランドがパッケージ基板２２の裏面上に形成されており、金属ボール２３はこの電極ランド上に設けられている。
【００３５】
なお、キャリア基板１５及びパッケージ基板２２としては、ガラス布積層エポキシ基板（ガラエポ基板）やガラス布積層ポリイミド基板、アラミド不織布基板などが用いられる。第１の半導体チップ１４および第２の半導体チップ１９としては、アナログＩＣ、ロジックＩＣ、メモリＩＣ等が用いられるが、特に限定されるものではない。金属ボール５としては、Ｓｎ−Ａｇ−ＣｕやＳｎ−Ａｇ、Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ等が用いられる。
【００３６】
また、本実施形態の半導体装置は、第１の半導体パッケージ１２と第２の半導体パッケージ１８との間に少なくとも一枚のプレート２４が配置されている。図７に示すように、プレート２４には金属ボール１７に対応する位置に平面形状が円形の穴１０が形成されている。プレート２４のうち、少なくとも電極ランド１６、金属ボール１７、及び電極ランド２０と接する部分の表面には絶縁膜が形成されており、第１の半導体パッケージ１２及び第２の半導体パッケージ１８の電極同士がプレート２４を通して短絡するのが防がれている。プレート２４は第１の実施形態のプレート９と同様にＣｕ、Ａｌ、あるいはＦｅなどの熱伝導率が２００Ｗ・ｍ−１・Ｋ−１以上の材料で構成される。また、プレート２４には第２の半導体チップ１９を収めるための開口部２５が形成されている。この開口部２５の平面サイズは第２の半導体チップ１９より大きくなっている。
【００３７】
本実施形態の半導体実装体において、リフロー等により第１の半導体パッケージ１２の電極ランド１６と第２の半導体パッケージ１８の電極ランド２０とを接続する際に、プレート２４が介在することにより、隣り合う金属ボール１７が潰れて金属ボール１７同士が短絡するのを防ぐことができる。また、リフローの際にプレート２４をあらかじめ第１の半導体パッケージ１２または第２の半導体パッケージ１８に貼り付けておくことで、第１の半導体パッケージ１２または第２の半導体パッケージ１８の剛性を高くすることができ、第１の半導体パッケージ１２または第２の半導体パッケージ１８の反りを低減することができる。そのため、半導体装置での接続不良の発生を抑え、信頼性を向上させることができる。特に、プレート２４は熱伝導性の高い材料で構成されているため、リフローの際に加えられた熱が金属ボール１７に速やかに伝達されるので、過剰な熱を加える必要がなくなるので、熱によるキャリア基板１５やパッケージ基板２２などの反りを低減することができる。また、第１の半導体パッケージ１２と第２の半導体パッケージ１８とを従来よりも低い温度で接続させることが可能であるので、第１の半導体チップ１４及び第２の半導体チップ１９が熱により損傷を受けるのを防ぐことができ、半導体装置の信頼性を大きく向上させることができる。
【００３８】
次に、本実施形態の半導体装置の製造方法について説明する。図９（ａ）〜（ｇ）は、本実施形態の半導体実装体の製造方法を示す断面図である。
【００３９】
まず、図９（ａ）、（ｂ）に示すように、所定の位置に穴１０が形成され、絶縁膜１１が表面に形成されたプレート２４の一方の面上に導熱性ペースト２７を塗布し、プレート２４を第１の半導体パッケージ１２の裏面に接触させてから熱を加えて導熱性ペースト２７を硬化させる。導熱性ペースト２７の材料はたとえばＡｇペーストであってもよい。また、プレート２４は第１の半導体パッケージ１２ではなく第２の半導体パッケージ１８に接続させてもよい。なお、穴１０の直径は電極ランド１６の直径以上、金属ボール１７の直径以下であることが望ましい。また、第１の半導体パッケージ１２は公知の方法で前もって作製しておく。プレート２４の厚みは金属ボール１７の直径より小さくしておく。
【００４０】
次いで、図９（ｃ）、（ｄ）に示すように、第１の半導体パッケージ１２の電極ランド１６にフラックスを塗布し、電極ランド１６上に金属ボール１７を搭載する。フラックス塗布方式はピン転写方式であることが好ましい。また、全ての金属ボール１７を一括して電極ランド１６上に搭載してもよいし、例えば、プレート２４の円状の穴１０に一個一個入れてもよい。
【００４１】
次に、図９（ｅ）に示すように、金属ボール１７が搭載された第１の半導体パッケージ１２をリフロー装置などにより加熱し、金属ボール１７を溶かし、電極ランド１６と金属ボール１７とを接続する。プレート２４の穴１０の直径は第１の半導体パッケージ１２の電極ランド１６の直径より小さく設けるとよい、結果として、金属ボール１７溶融後、金属ボール１７がプレートの穴壁と密接する。
【００４２】
次に、第１の半導体パッケージ１２と接続する第２の半導体パッケージ１８の電極ランド２０に、フラックス、あるいははんだペーストを塗布し、第１の半導体パッケージ１２を第２の半導体パッケージ１８上に搭載する。ここでは、金属ボール１７と電極ランド２０とが接続するように第１の半導体パッケージ１２を搭載する。この際、たとえば、フラックスあるいははんだペーストを塗布する前に、第２の半導体パッケージ１８にプレート２４と同様のプレートを貼り付けてもよい。そうすることにより、印刷方式によってフラックスあるいははんだペースト塗布する際、プレート２４には第２の半導体パッケージ１８の電極ランド２０の位置と一致している穴１０が形成されているので、印刷マスクは使用しなくてもよくなる。最後に、加熱装置２６により、第１の半導体パッケージ１２に貼り付けているプレート２４を通し、金属ボール１７を融点以上の温度まで熱し、第１の半導体パッケージ１２と第２の半導体パッケージ１８とを接続する。結果として、第１の半導体パッケージ１２と第２の半導体パッケージ１８とを接続する際、金属ボール１７付近のみ加熱されるので、半導体パッケージ同士をより低い温度で接続することが可能となり、従来の方法で作製された半導体装置に比べて半導体チップへの負担が低減し、半導体装置の信頼性が向上している。
【産業上の利用可能性】
【００４３】
本発明の半導体装置は、ＢＧＡ型の半導体パッケージを実装または積層してなる種々の半導体装置に利用することが可能であり、携帯機器など、種々の電子機器に有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態に係る半導体装置（半導体実装体）を構成する半導体パッケージ及びマザー基板を示す図である。
【図２】第１の実施形態に係る半導体実装体を示す断面図である。
【図３】第１の実施形態に係る半導体実装体に用いられるプレートを示す斜視図である。
【図４】第１の実施形態に係るプレートの構造を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置を構成する第１の半導体パッケージ及び第２の半導体パッケージを示す断面図である。
【図６】第２の実施形態に係る半導体装置を示す断面図である。
【図７】第２の実施形態に係る半導体装置において、第１の半導体パッケージと第２の半導体パッケージの間に配置されたプレートを示す斜視図である。
【図８】（ａ）〜（ｇ）は、第１の実施形態に係る半導体実装体の製造方法を示す断面図である。
【図９】（ａ）〜（ｇ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】従来の半導体装置を模式的に示す断面図である。
【図１１】従来の積層型半導体装置の変形例を示す断面図である。
【符号の説明】
【００４５】
１      半導体パッケージ
２      半導体チップ
３、１５      キャリア基板  
４、１６、２０      電極ランド
５、１７、２３      金属ボール
６      電極
７      マザー基板
８、１３      封止樹脂
９、２４      プレート
１０      穴
１１      絶縁膜
１２      第１の半導体パッケージ
１４      第１の半導体チップ
１８      第２の半導体パッケージ
１９      第２の半導体チップ
２１      突起電極
２２      パッケージ基板
２５      開口部
２６      加熱装置
２７      導熱性ペースト
【図１】
2009253175.tif 000003
【図２】
2009253175.tif 000004
【図３】
2009253175.tif 000005
【図４】
2009253175.tif 000006
【図５】
2009253175.tif 000007
【図６】
2009253175.tif 000008
【図７】
2009253175.tif 000009
【図８】
2009253175.tif 000010
【図９】
2009253175.tif 000011
【図１０】
2009253175.tif 000012
【図１１】
2009253175.tif 000013