(57)【要約】【課題】瞬低装置に備えられたサイリスタのゲートドライブ回路においては、通常運転時における信頼性をさらに向上させることが要求される。【解決手段】瞬低装置に備えられたサイリスタＳ１，Ｓ２を制御するサイリスタのゲートドライブ回路に、１次側が制御用電源３に接続され、２次側が前記サイリスタＳ１，Ｓ２と並列に接続されたフォトカプラＰＣ１，ＰＣ２を設ける。前記サイリスタＳ１，Ｓ２の制御方法としては、前記サイリスタＳ１，Ｓ２をオン状態とする場合、前記フォトカプラＰＣ１，ＰＣ２をオフにし、商用電源１から出力された電流をサイリスタＳ１，Ｓ２のゲートに印加する。一方、前記サイリスタＳ１，Ｓ２をオフとする場合、前記フォトカプラＰＣ１，ＰＣ２をオンにし、商用電源１から出力された電流をサイリスタのゲートに印加させないようにする。【選択図】図１
2009207241.tif 000002
【特許請求の範囲】
【請求項１】
商用電源と負荷との間に介挿されたサイリスタをオンオフ制御することにより、負荷と商用電源とを電気的に接続または非接続させるサイリスタのゲートドライブ回路であって、
１次側が制御用電源に接続され、２次側が前記サイリスタに対して並列に接続されるフォトカプラを備え、
前記サイリスタをオン制御とする場合、前記フォトカプラをオフ制御にし、商用電源から出力された電流をサイリスタのゲートに印加し、前記サイリスタをオフ制御とする場合、前記フォトカプラをオン制御にし、商用電源から出力された電流をサイリスタのゲートに印加させないことを特徴とするサイリスタのゲートドライブ回路。
【請求項２】
前記制御用電源と前記商用電源との出力信号を入力し、前記フォトカプラに接続された論理回路と、
入力端子が前記商用電源に接続され、制御端子が前記フォトカプラの２次側と前記入力端子との間に介挿され、出力端子が前記サイリスタのゲートに接続されたトランジスタと、を備え、
前記フォトカプラがオフ状態のとき、商用電源から出力された電流がトランジスタの制御端子に印加され、前記トランジスタがオン状態となることを特徴とする請求項１記載のサイリスタのゲートドライブ回路。
【請求項３】
前記論理回路は、ＮＡＮＤ回路であることを特徴とする請求項１または２記載のサイリスタのゲートドライブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、瞬時電圧低下補償装置（以下、瞬低装置と称する）に備えられたサイリスタのゲートドライブ回路に関する。
【背景技術】
【０００２】
通常、商用電源は±５％以内の電圧変動の範囲で電力会社から供給されているが、自然災害（例えば、落雷）等の影響により、電圧が瞬断あるいは低下する現象（以下、瞬低と称する）が生じることがある。実際に起こっている一般的な瞬低のうち約８０％は、瞬低時間が０．２秒以下のものである。瞬低が発生すると、その電源に接続された負荷は運転状態の停止などの障害を受けるため、例えば電源環境が悪く、安定した電源が供給できない環境、もしくは、瞬低時のシステムダウン等により被害を受け易いシステムでは、その被害を回避するための対策として、瞬低装置が多く採用されている（例えば特許文献１）。
【０００３】
一般的に瞬低装置は、瞬低が発生すると数ミリ秒程度で瞬低状況を検出し、事前に蓄電素子（例えば、コンデンサや蓄電池等）に蓄えられたエネルギーで瞬低を補償し、前述した負荷に必要な周波数の電圧を供給する装置である。瞬低装置の補償時間においては、通常１秒間程度のものが多くを占めるが、蓄電池を適用した装置では１０分間以上補償する装置も採用されている。
【０００４】
図２は、従来の一般的な瞬低装置の一例を示す回路図である。瞬低装置は、商用電源１と該商用電源１から出力された電圧によって運転する負荷２との間に介挿されたサイリスタＳ１，Ｓ２と、商用電源１から出力されたエネルギーを蓄える蓄電素子（例えば、コンデンサ）Ｃ１と、インバータ（例えば、単相インバータ）ＩＮＶを構成するスイッチング素子（例えば、ＩＧＢＴ）Ｔｕ，Ｔｖ，Ｔｘ，Ｔｙと、を主な構成としている。
【０００５】
商用電源１が瞬低と判断されない場合においては、インバータＩＮＶを構成するスイッチング素子Ｔｕ，Ｔｖ，Ｔｘ，Ｔｙを全てオフ状態にし、サイリスタＳ１，Ｓ２をオン状態にすることで、商用電源１から出力された電圧はそのまま負荷２に供給される。またこの場合、充電回路（図示せず）によって蓄電素子Ｃ１にエネルギーが蓄えられる（以下、このような動作を通常運転と称する）。
【０００６】
商用電源１が瞬低と判断された場合、検出回路（図示せず）において瞬低を検出し、サイリスタＳ１，Ｓ２をオフ状態にし、インバータＩＮＶを構成するスイッチング素子Ｔｕ，Ｔｖ，Ｔｘ，Ｔｙをスイッチング制御することで、蓄電素子Ｃ１から出力された直流電圧は交流電圧に変換され、負荷２にエネルギーが供給される（以下、このような動作を瞬低補償と称する）。
【０００７】
図３は前記サイリスタＳ１，Ｓ２を制御する従来のサイリスタのゲートドライブ回路の一例を示す回路構成図であり、符号３は瞬低装置の制御用電源（例えば、＋５Ｖで瞬低装置全体を制御する制御用電源）、符号４はバックアップ電源（例えば、＋５Ｖでサイリスタのゲートドライブ制御専用に使用されるバックアップ電源）を示し、前記制御用電源３に異常が生じた場合、バックアップ電源４から電圧が出力される。Ｄ１，Ｄ２は、アノード側がそれぞれ制御用電源３とバックアップ電源４に接続された（制御用電源３とバックアップ電源４のうち、どちらか１つでも正常であれば電圧をトランスＴ１および後述する発信器ＩＣ１，ＡＮＤ回路ＩＣ２に供給する）ダイオード、Ｔ１は１次側が該ダイオードＤ１，Ｄ２のカソード側に接続された絶縁トランス、Ｔｒ１は該トランスＴ１の一次側に接続されたトランジスタ、ＩＣ１は前記トランジスタＴｒ１のベースに接続された発信器、ＩＣ２は前記発信器ＩＣ１の入力側に接続されたＡＮＤ回路を示し、前記発信機ＩＣ１はローレベル（以下、Ｌレベルと称する）の信号が入力されるとトランジスタＴｒ１をスイッチング制御させる。ＤＢ１，ＤＢ２はトランスＴ１の２次側に接続され交流電流を整流するダイオードブリッジ（例えば単相のダイオードブリッジ）、ＣＮ１，ＣＮ２はコネクタを示すものである。このコネクタＣＮ１，ＣＮ２は、前記ダイオードブリッジＤＢ１，ＤＢ２と前記サイリスタＳ１，Ｓ２のゲートとを接続する。
【０００８】
前記ＡＮＤ回路ＩＣ２の一方の入力端子（以下、入力端子Ｕと称する）において、制御用電源３に異常が生じた場合にはＬレベルの信号が入力され、正常な場合にはハイレベル（以下、Ｈレベルと称する）の信号が入力される。またＡＮＤ回路の他方の入力端子（以下、入力端子Ｖと称する）において、商用電源１が瞬低と判断されない場合にはＬレベルの信号が入力され、商用電源１が瞬低と判断された場合にはＨレベルの信号が入力される。
【０００９】
次に、商用電源１および制御用電源３，バックアップ電源４の各状態において、図３に示すようなサイリスタのゲートドライブ回路の動作について説明する。
【００１０】
〈条件１〉
バックアップ電源４が正常で制御用電源３に異常が生じた場合、以下のようになる。
【００１１】
制御用電源３が異常になると瞬低装置の制御が不能になり、入力端子ＶのレベルはＨまたはＬの不定となるが、ＡＮＤ回路ＩＣ２の入力端子ＵにＬレベルの信号が入力されるため、ＡＮＤ回路ＩＣ２の出力端子からＬレベルの信号が出力される。ＡＮＤ回路ＩＣ２から出力されたＬレベルの信号が発信器ＩＣ１に入力されると、該発信器ＩＣ１はトランジスタＴｒ１をオンオフ制御し、バックアップ電源４から出力された電流は絶縁トランスＴ１，ダイオードブリッジＤＢ１，ＤＢ２を介してサイリスタＳ１，Ｓ２のゲートに印加され、サイリスタＳ１，Ｓ２はオン状態となる。
【００１２】
〈条件２〉
制御用電源３が正常に動作し、商用電源１が瞬低と判断されない場合、以下のようになる。
【００１３】
ＡＮＤ回路ＩＣ２の入力端子ＵにＨレベルの信号が入力され、入力端子ＶにＬレベルの信号が入力されるため、ＡＮＤ回路ＩＣ２の出力信号はＬレベルとなり、条件１と同様にサイリスタＳ１，Ｓ２はオン状態となる。
【００１４】
〈条件３〉
制御用電源３が正常に動作し、商用電源１が瞬低と判断された場合、以下のようになる。
【００１５】
ＡＮＤ回路ＩＣ２の入力端子ＵにＨレベルの信号が入力され、入力端子ＶにＨレベルの信号が入力されるため、ＡＮＤ回路ＩＣ２の出力端子からはＨレベル信号が出力され、トランジスタＴｒ１はオフ状態となる。そのため、サイリスタＳ１，Ｓ２のゲートに電流は印加されず、サイリスタＳ１，Ｓ２はオフ状態となる。また本条件３の場合、瞬低補償動作が開始され、商用電源１の電圧が低下した分は、通常運転時に図２の蓄電素子Ｃ１に蓄えられたエネルギーが負荷２に出力されることによって補償される。
【００１６】
このような瞬低装置に備えられたサイリスタのゲートドライブ回路に要求される特性としては、高い信頼性が挙げられる。
【００１７】
すなわち、瞬低装置の役割は、商用電源１に瞬低が生じた場合においても、負荷２に電圧を供給し、負荷２の運転状態を継続することであり、瞬低が発生した時に正常に動作することは当然であるが、通常運転時においても、当然サイリスタＳ１，Ｓ２をオン状態にし、負荷２に電圧を供給し続けなければならない。
【００１８】
例えば、制御用電源３のみの構成の場合（バックアップ電源４がない構成の場合）、その制御用電源３に異常が生じると、瞬低が発生した時に瞬低補償動作ができないだけでなく、通常運転時においてもサイリスタＳ１，Ｓ２がオフ状態となり、負荷２の運転状態に支障をきたすことになる。
【００１９】
そのため図３のように、制御用電源３の他にバックアップ電源４を設け、制御用電源３に異常が生じた場合でも、バックアップ電源４から電流が供給される構成が採用されている。
【００２０】
なお、バックアップ電源４が設けられた構成においても、制御用電源３に異常が生じた場合、瞬低時には瞬低補償動作ができないので負荷２の運転状態に支障をきたすことになる。
【００２１】
また、商用電源１における瞬低にはさまざまな電圧低下のレベルがあり、一般的な商用電源における瞬低の約６０％は、電圧低下２０％以下のものである。また、電気機器の場合は、電圧低下１０％以下の瞬低における動作を保証しているが、電圧低下２０％程度の瞬低でも、その電気機器の負荷の状態等に応じて運転を継続できるものが多くある。
【００２２】
したがって本条件１のように、瞬低装置の制御用電源３に異常が生じた状態で、商用電源１に瞬低が発生した場合は、サイリスタＳ１，Ｓ２をオン状態にして瞬低補償動作に移行させないほうが、負荷２の運転状態を継続できる可能性が高くなる。図３では、制御用電源３に異常が発生したとき、バックアップ電源４から電流が供給されるため、サイリスタＳ１，Ｓ２をオン状態にすることができ、商用電源１から負荷２に対する電圧供給を継続することが可能となる。
【００２３】
以上の理由で、サイリスタのゲートドライブ回路は、図３のように制御用電源を二重化（バックアップ電源４を備える）すると共に、制御用電源３に異常が生じた場合にはサイリスタＳ１，Ｓ２をオン状態にして通常運転させることが可能な構成とし、回路の信頼性を高めることが検討されている。
【００２４】
また、サイリスタのゲートドライブ回路においては、例えば、主サイリスタの逆回復時に流れる順方向ゲート電流を防止あるいは低減するため、ゲート電流供給路にスイッチング素子を設けたものが知られている（例えば、特許文献２）。
【特許文献１】特開２０００−３５０３８３号公報（段落［００１５］〜［００２７］、図１）
【特許文献２】特開平５−２６０７２３号公報（段落［０００２］〜［０００４］、図３）
【発明の開示】
【発明が解決しようとする課題】
【００２５】
以上のように、従来の一般的な瞬低装置に備えられたサイリスタのゲートドライブ回路においては、信頼性を高めた回路が採用されていたが、コネクタＣＮ１またはＣＮ２が接触不良になった場合，制御用電源３およびバックアップ電源４の両方に異常が生じた場合，サイリスタのゲートドライブ回路の何れかの部品に異常が生じた場合のことは、何ら想定されていないものであった。そのため、通常運転時に上記のような問題が生じた場合、サイリスタがオフ状態となり、負荷の運転に支障をきたすことがあった。
【００２６】
以上示したようなことから、瞬低装置に備えられたサイリスタのゲートドライブ回路においては、通常運転時における信頼性をさらに向上させることが要求される。
【課題を解決するための手段】
【００２７】
本発明は、前記従来の問題に鑑み、案出されたもので、請求項１記載の発明は、商用電源と負荷との間に介挿されたサイリスタをオンオフ制御することにより、負荷と商用電源とを電気的に接続または非接続させるサイリスタのゲートドライブ回路であって、１次側が制御用電源に接続され、２次側が前記サイリスタに対して並列に接続されるフォトカプラを備え、前記サイリスタをオン制御とする場合、前記フォトカプラをオフ制御にし、商用電源から出力された電流をサイリスタのゲートに印加し、前記サイリスタをオフ制御とする場合、前記フォトカプラをオン制御にし、商用電源から出力された電流をサイリスタのゲートに印加させないことを特徴とする。
【００２８】
請求項２記載の発明は、請求項１記載の発明において、前記制御用電源と前記商用電源との出力信号を入力し、前記フォトカプラに接続された論理回路と、入力端子が前記商用電源に接続され、制御端子が前記フォトカプラの２次側と前記入力端子との間に介挿され、出力端子が前記サイリスタのゲートに接続されたトランジスタと、を備え、前記フォトカプラがオフ状態のとき、商用電源から出力された電圧がトランジスタの制御端子に印加され、前記トランジスタがオン状態となることを特徴とする。
【００２９】
請求項３記載の発明は、請求項１または２記載の発明において、前記論理回路は、ＮＡＮＤ回路であることを特徴とする。
【００３０】
請求項１〜３記載の発明のような構成によれば、制御用電源やフォトカプラ，論理回路に不具合が生じたり、コネクタに接触不良および外れる等の予期せぬ不具合が生じても、商用電源からサイリスタのゲートに電流を印加することができる。また、制御用電源に異常が生じてもサイリスタのゲートに電流を印加することが可能となるため、バックアップ電源が不要となる。
【発明の効果】
【００３１】
以上の説明で明らかなように、請求項１〜３記載の発明によれば、制御用電源やフォトカプラ，論理回路に不具合が生じたり、コネクタに接触不良および外れる等の予期せぬ不具合が生じても、サイリスタのゲートに電流を印加することができるため、通常運転時における信頼性の向上を図ることが可能となる。また回路部品点数も従来と比較して減少させることができるため、故障の確率や製造コストの減少を図ることが可能となる。
【発明を実施するための最良の形態】
【００３２】
以下本発明の実施形態に係るサイリスタのゲートドライブ回路を実施例に基づいて詳細に説明する。なお、図２，３と同様なものについては同一符号等を用い、その詳細な説明を適宜省略する。
【００３３】
本実施形態の瞬低装置に備えられたサイリスタのゲートドライブ回路は、商用電源と負荷との間に介挿されたサイリスタをオンオフ制御することにより、負荷と商用電源とを電気的に接続または非接続させるサイリスタのゲートドライブ回路であって、１次側が制御用電源に接続され、２次側が前記サイリスタに対して並列に接続されるフォトカプラを備えたものである。
【００３４】
前記サイリスタの制御方法としては、該サイリスタをオン状態とする場合、前記フォトカプラをオフ状態にし、商用電源から出力された電流をサイリスタのゲートに印加し、一方、前記サイリスタをオフ状態とする場合、前記フォトカプラをオン状態にし、商用電源から出力された電流をサイリスタのゲートに印加させないようにする。
【００３５】
［実施例］
図１は、本実施例に係るサイリスタのゲートドライブ回路の回路図である。図１において、符号５はサイリスタＳ１用のゲートドライブ回路を示し、符号６はサイリスタＳ２用のゲートドライブ回路を示す。
【００３６】
図１において、Ｒ１は制御用電源３に接続された抵抗、ＰＣ１は１次側が該抵抗Ｒ１に接続され２次側がコネクタＣＮ３とコネクタＣＮ４との間に介挿されたフォトカプラ、ＰＣ２は１次側が該フォトカプラＰＣ１に接続され２次側がコネクタＣＮ５とコネクタＣＮ６との間に介挿されたフォトカプラ、ＩＣ３は前記フォトカプラＰＣ２に接続された論理回路（本実施例ではＮＡＮＤ回路；以下ＮＡＮＤ回路と称する）を示し、前記フォトカプラＰＣ１，ＰＣ２は１次側に信号が入力されると２次側がオン状態となる。Ｄ３は、商用電源１に接続された逆電圧カット用のダイオード（例えば、高速ダイオード）、Ｒ２，Ｒ３はダイオードＤ３とコネクタＣＮ１との間に介挿され電流を制限する抵抗、Ｔｒ２は電流増幅用のトランジスタ、Ｒ４はトランジスタＴｒ２の漏れ電流等の微小電流が流れた場合にサイリスタＳ１のゲートに電流が流れないようにサイリスタＳ１のカソード側にバイパスする抵抗を示す。前記トランジスタＴｒ２は、制御端子がコネクタＣＮ１に接続され、入力端子が抵抗Ｒ２とＲ３との間に接続され、出力端子がサイリスタＳ１のゲート端子に接続される。なおサイリスタＳ２用のゲートドライブ回路６は、サイリスタＳ１用のゲートドライブ回路５と同様な構成のため、ここでの詳細な説明は省略する。
【００３７】
前記ＮＡＮＤ回路ＩＣ３の一方の入力端子（以下、入力端子Ｘと称する）には、制御用電源３に異常が生じた場合、Ｌレベルの信号が入力され、制御用電源３が正常な場合、Ｈレベルの信号が入力される。ＮＡＮＤ回路ＩＣ３の他方の入力端子（以下、入力端子Ｙと称する）には、商用電源１が瞬低と判断されない場合、Ｌレベルの信号が入力され、商用電源１が瞬低と判断された場合、Ｈレベルの信号が入力される。また、前記ＮＡＮＤ回路ＩＣ３の出力信号がＬレベル場合、フォトカプラＰＣ１，ＰＣ２の一次側に制御用電源３からの入力信号が印加される。
【００３８】
次に、商用電源１および制御用電源３の各状態における図１に示したサイリスタのゲートドライブ回路の動作について説明する。また、サイリスタＳ２用のゲートドライブ回路６は、サイリスタＳ１用のゲートドライブ回路５と同様の構成のため、詳細な説明は省略する。
【００３９】
〈具体例１〉
制御用電源３に異常が生じ、商用電源１が通常に動作している場合、以下のようになる。
【００４０】
ＮＡＮＤ回路ＩＣ３の入力端子Ｘおよび入力端子ＹにＬレベルの信号が入力され、ＮＡＮＤ回路ＩＣ３の出力信号はＨレベルとなる。そのため、フォトカプラＰＣ１の１次側に制御用電源３からの信号が印加されず、フォトカプラＰＣ１の２次側がオフ状態となる。フォトカプラＰＣ１の２次側がオフ状態になると、サイリスタＳ１のアノード側がプラスの時、商用電源１から出力された電流は、ダイオードＤ３，抵抗Ｒ２，Ｒ３を介し、トランジスタＴｒ２の制御端子に流れ込むため、トランジスタＴｒ２はオン状態となる。その後、商用電源１から出力された電流は、ダイオードＤ３，抵抗器Ｒ２，トランジスタＴｒ２の入力端子，出力端子を介し、サイリスタＳ１のゲートに印加され、サイリスタＳ１はオン状態となる。
【００４１】
以上のように本具体例１の場合は、制御用電源３に異常が生じても、商用電源１でサイリスタＳ１をオン状態にすることができるため、商用電源１から負荷２に対する電圧供給を継続できる。
【００４２】
〈具体例２〉
制御用電源３に異常が生じ、商用電源１が瞬低と判断された場合、以下のようになる。
【００４３】
ＮＡＮＤ回路ＩＣ３の入力端子ＸにＬレベルの信号が入力され、入力端子ＹにＨレベルの信号が入力されて、ＮＡＮＤ回路ＩＣ３の出力信号はＨレベルとなる。そのため、フォトカプラＰＣ１がオフ状態となり、前述の具体例１と同様にサイリスタＳ１はオン状態となる。
【００４４】
以上のように本具体例２の場合も具体例１の場合と同様に、制御用電源３に異常が生じても、商用電源１でサイリスタＳ１をオン状態にすることができるため、商用電源１から負荷２に対する電圧供給を継続できる。
【００４５】
〈具体例３〉
制御用電源３が正常に動作し、商用電源１が瞬低と判断されない場合、以下のようになる。
【００４６】
ＮＡＮＤ回路ＩＣ３の入力端子ＸにＨレベルの信号が入力され、入力端子ＹにＬレベルの信号が入力されて、ＮＡＮＤ回路ＩＣ３の出力信号はＨレベルとなる。そのため、フォトカプラＰＣ１がオフ状態となり、前述の具体例１，２と同様にサイリスタＳ１はオン状態となる。
【００４７】
以上のように本具体例３の場合、制御用電源３と商用電源１が正常に動作されているため、商用電源１から負荷２に対して電圧が供給される。
【００４８】
〈具体例４〉
制御用電源３が正常に動作し、商用電源１が瞬低と判断された場合、以下のようになる。
【００４９】
ＮＡＮＤ回路ＩＣ３の入力端子Ｘおよび入力端子ＹにＨレベルの信号が入力されるため、ＮＡＮＤ回路ＩＣ３の出力信号はＬレベルとなり、フォトカプラＰＣ１の１次側に制御用電源３からの信号が印加され２次側がオン状態となる。フォトカプラＰＣ１がオン状態になると、サイリスタＳ１のアノード側がプラスの時、商用電源１から出力された電圧は、ダイオードＤ３，抵抗Ｒ２，Ｒ３，フォトカプラＰＣ１の２次側を介して負荷２に供給される。したがって、トランジスタＴｒ２の制御端子に電流が流れないためトランジスタＴｒ２はオフ状態となり、サイリスタＳ１のゲートには電流が印加されずサイリスタＳ１はオフ状態となる。
【００５０】
以上のように本具体例４の場合は、サイリスタＳ１はオフ状態となり商用電源１から出力された電圧は、抵抗Ｒ２，Ｒ３，サイリスタＳ１のカソード側を介して負荷２に供給される。またこの時、蓄電素子Ｃ１から出力されたエネルギーが、スイッチング素子Ｔｕ，Ｔｖ，Ｔｘ，Ｔｙで構成されたインバータＩＮＶを介して、負荷２に供給される。
【００５１】
以上のように、本実施例におけるサイリスタのゲートドライブ回路は、フォトカプラＰＣ１がオフ状態のとき、トランジスタＴｒ１の制御端子に電流（商用電源１から出力された電流）が印加されるため、トランジスタＴｒ１がオン状態となり、商用電源１から出力された電流を、前記トランジスタＴｒ１の入力端子と出力端子を介してサイリスタのゲートに印加し、サイリスタをオン状態にさせるものである。これに対し、従来のサイリスタのゲートドライブ回路は、トランジスタＴｒ１がスイッチング制御されたとき、制御用電源３またはバックアップ電源３から出力された電流を、絶縁トランスＴを介してサイリスタのゲートに印加してサイリスタをオン状態にさせるものと言える。
【００５２】
本実施例のような構成により、たとえ制御用電源３やフォトカプラＰＣ１，ＮＡＮＤ回路ＩＣ３に不具合が生じたり、コネクタＣＮ１，ＣＮ２に接触不良および外れる等の予期せぬ不具合が生じる可能性はあっても、商用電源１から出力された電流をサイリスタＳ１，Ｓ２のゲートに印加することができるため、通常運転時における信頼性の向上を図ることが可能となる。
【００５３】
また、制御用電源３に異常が生じても、サイリスタＳ１，Ｓ２は正常に動作するため、バックアップ電源は不要になる。さらに、本実施例の構成は従来の構成と比べると、回路部品点数がはるかに少ないため、故障の確率や製造コストの減少を図ることが可能となる。
【００５４】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００５５】
例えば、本実施例のサイリスタゲートドライブ回路は、商用電源が低下した分だけ蓄電素子からエネルギーを補償する構成（サイリスタがオフ状態となった時、インバータと商用電源とが直列接続される構成）の瞬低装置に適用されたものであるが、例えば、瞬低が発生したとき蓄電素子からのみ負荷にエネルギーを供給する構成（インバータと商用電源とが並列に接続された構成）等、種々の構成の瞬低装置に、適宜適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本実施例におけるサイリスタのゲートドライブ回路の回路図。
【図２】従来の一般的な瞬低装置の一例を示す回路図。
【図３】従来の一般的なサイリスタのゲートドライブ回路の一例を示す回路図。
【符号の説明】
【００５７】
１…商用電源
２…負荷
Ｓ１，Ｓ２…サイリスタ
ＰＣ１，ＰＣ２…フォトカプラ
Ｔｒ１，Ｔｒ２…トランジスタ
ＩＣ３…ＮＡＮＤ回路
ＣＮ１，ＣＮ２，ＣＮ３，ＣＮ４，ＣＮ５，ＣＮ６…コネクタ
【図１】
2009207241.tif 000003
【図２】
2009207241.tif 000004
【図３】
2009207241.tif 000005