(57)【要約】【課題】凹部に微細なパターンが形成できるパターン形成方法および凹部に微細なパターンを有する半導体装置の製造方法を提供する。【解決手段】リセス１２ａを埋めるようにレジスト膜１４を形成する工程と、リセス１２ａの開口面から所定の深さＬ２までのレジスト膜１４が感光し、且つ所定の深さＬ２からリセス１２ａの底面までのレジスト膜１４は感光しないように光量を調節して、レジスト膜１４に光を照射する工程と、レジスト膜１４を現像処理し、感光しなかったレジスト膜１４ａを前記凹部の底面に残置する工程と、残置されたレジスト膜１４ａに、フォトリソグラフィ法によりパターン１６を形成する工程と、を具備する。パターン１６を有するレジスト膜１４ａをマスクとして、リセス１２ａの底面をエッチングし、パターン１６を転写する。【選択図】図１
2009044076.tif 000002
【特許請求の範囲】
【請求項１】
凹部を埋めるようにレジスト膜を形成する工程と、
前記凹部の開口面から所定の深さまでの前記レジスト膜が感光し、且つ前記所定の深さから前記凹部の底面までの前記レジスト膜は感光しないように光量を調節して、前記レジスト膜に光を照射する工程と、
前記レジスト膜を現像処理し、感光しなかった前記レジスト膜を前記凹部の底面に残置する工程と、
残置された前記レジスト膜に、フォトリソグラフィ法によりパターンを形成する工程と、
を具備することを特徴とするパターン形成方法。
【請求項２】
前記レジスト膜は、ポジ型のレジスト膜であることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
基板の主面に、凹部を有する被エッチング膜を形成する工程と、
前記被エッチング膜に、前記凹部を埋めるようにレジスト膜を形成する工程と、
前記凹部の開口面から所定の深さまでの前記レジスト膜が感光し、且つ前記所定の深さから前記凹部の底面までの前記レジスト膜は感光しないように光量を調節して、前記レジスト膜に光を照射する工程と、
前記レジスト膜を現像処理し、感光しなかった前記レジスト膜を前記凹部の底面に残置する工程と、
残置された前記レジスト膜に、フォトリソグラフィ法によりパターンを形成する工程と、
パターンが形成された前記レジスト膜をマスクとして、前記凹部の底面をエッチングする工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
前記凹部は、前記被エッチンク膜に開口を有するレジスト膜を形成し、前記レジスト膜をマスクとして、異方性エッチングにより、前記被エッチング膜を途中まで掘り下げたリセスであることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記パターンがドットであり、パターンが形成された前記レジスト膜を熱処理し、前記レジスト膜の形状をドーム状にする工程と、
前記被エッチング膜が透明な誘電体膜であり、前記ドーム状の前記レジスト膜をマスクとして、前記誘電体膜を異方性エッチングし、前記ドーム形状を前記誘電体膜に転写する工程と、
を具備することを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に対応して、半導体基板の凹部の底面にパターンを正確かつ容易に形成できるパターン形成方法が求められている。
【０００３】
従来、スピンコート法により凹部を有する半導体基板にレジストを塗布すると、凹部の回転内縁側にレジストが塗布されない、凹部の回転外縁側にレジストが溜るなどのレジストの塗布ムラが生じるので、凹部の側壁を開口に向かって末広がり状に傾斜させることにより、凹部の底面に目的の厚さのレジスト膜を形成していた。
【０００４】
然しながら、凹部の底面に塗布するレジスト膜厚が薄くなるほど、傾斜を緩やかにしなければならないので、凹部の占める面積が増加する問題がある。  
傾斜した側壁が占める領域には何も形成することができないので、無駄な領域となり、チップサイズが大きくなるという問題がある。
【０００５】
また、凹部全体が覆われるようにレジストを塗布して厚いレジスト膜を形成し、このレジスト膜にフォトリソグラフィ法によりパターンを形成しているものがある（例えば、特許文献１参照。）。
【０００６】
特許文献１に開示された半導体装置の製造方法は、凸部の高さ以上の厚さを有する第１絶縁膜を形成する工程と、第１絶縁膜上に凹部が覆われるようにレジストを形成する工程と、凸部間の間隔以下の線幅をもつパターンを有する露光マスクを用いてレジストを露光する工程と、露光されたレジストを現像し、凹部にレジストパターンを形成する工程と、レジストパターンをマスクにして、第１絶縁膜の凸部を第１絶縁膜の凹部と同程度の高さまでエッチングする工程と、前記第１絶縁膜上に第２絶縁膜を形成する工程と、を具備している。
【０００７】
然しながら、特許文献１に開示された半導体装置の製造方法は、レジスト膜の厚さが凹部の高さとほぼ等しいので、凹部の高さより薄いレジスト膜を自由に形成することができないという問題がある。
【０００８】
そのため、凹部に微細化、高集積化されたパターンを形成することが難しいという問題がある。
【特許文献１】特開平９−３２１０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
凹部に微細なパターンが形成できるパターン形成方法および凹部に微細なパターンを有する半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様のパターン形成方法は、凹部を埋めるようにレジスト膜を形成する工程と、前記凹部の開口面から所定の深さまでの前記レジスト膜が感光し、且つ前記所定の深さから前記凹部の底面までの前記レジスト膜は感光しないように光量を調節して、前記レジスト膜に光を照射する工程と、前記レジスト膜を現像処理し、感光しなかった前記レジスト膜を前記凹部の底面に残置する工程と、残置された前記レジスト膜に、フォトリソグラフィ法によりパターンを形成する工程と、を具備することを特徴としている。
【００１１】
本発明の一態様の半導体装置の製造方法は、基板の主面に、凹部を有する被エッチング膜を形成する工程と、前記被エッチング膜に、前記凹部を埋めるようにレジスト膜を形成する工程と、前記凹部の開口面から所定の深さまでの前記レジスト膜が感光し、且つ前記所定の深さから前記凹部の底面までの前記レジスト膜は感光しないように光量を調節して、前記レジスト膜に光を照射する工程と、前記レジスト膜を現像処理し、感光しなかった前記レジスト膜を前記凹部の底面に残置する工程と、残置された前記レジスト膜に、フォトリソグラフィ法によりパターンを形成する工程と、パターンが形成された前記レジスト膜をマスクとして、前記凹部の底面をエッチングする工程と、を具備することを特徴としている。
【発明の効果】
【００１２】
本発明によれば、凹部に微細なパターンが形成できるパターン形成方法および凹部に微細なパターンを有する半導体装置の製造方法が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例】
【００１４】
本発明の実施例に係るパターン形成方法について、図１を用いて説明する。図１はパターン形成方法を工程順に示す断面図である。
【００１５】
図１（ａ）に示すように、基板、例えば半導体基板１１上に、被エッチング膜として絶縁膜１２、例えばＣＶＤ（Chemical Vapor Deposition）法により厚さＬ１、例えば５μｍ程度のシリコン酸化膜を形成し、スピントコート法により絶縁膜１２上にレジスト膜１３を形成する。
【００１６】
次に、フォトリソグラフィ法によりレジスト膜１３に開口１３ａを形成し、レジスト膜１３をマスクとして絶縁膜１２を、例えばＲＩＥ（Reactive Ion Etching）法により異方性エッチングして絶縁膜１２を途中まで掘り下げる。
【００１７】
次に、図１（ｂ）に示すように、レジスト膜１３を、例えばアッシャーを用いて除去し、半導体基板１１に対してほぼ垂直な側壁を有するリセス１２ａ（凹部）を形成する。
【００１８】
次に、図１（ｃ）に示すように、リセス１２ａを埋めるように、レジスト膜１４を形成する。  
具体的には、スピンコート法により、リセス１２ａの回転内縁側および回転外縁側にレジストが浸入するように半導体基板１１の回転数を低く設定して、レジストを塗布する。ここで、レジスト膜１４には、感光すると、現像液に可溶となるポジ型のレジストを用いることが必要である。
【００１９】
次に、図１（ｄ）に示すように、リセス１２ａの開口面から所定の深さＬ２、例えば４μｍまでのレジスト膜１４が感光し、且つ所定の深さＬ２からリセス１２ａの底面までのレジスト膜１４は感光しないように、例えばＮＤ（Neutral Density）フィルタを用いて光量を調節して、レジスト膜１４に光１５を照射する。  
レジスト膜１４は光１５を吸収して感光する。感光するレジスト膜１４の厚さは、光量（光の強度と照射時間の積）に比例する。
【００２０】
次に、図１（ｅ）に示すように、レジスト膜１４を現像処理し、リセス１２ａの開口面から所定の深さＬ２までの感光したレジスト膜１４を除去し、所定の深さＬ２からリセス１２ａの底面までの感光しなかったレジスト膜１４をリセス１２ａの底面に残置する。  
このとき、リセス１２ａ以外の領域に形成されたレジスト膜１４は、全て感光しているので、同時に除去される。
【００２１】
これにより、リセス１２ａの底面に、厚さＬ３＝Ｌ１−Ｌ２が１μｍ程度のレジスト膜１４ａを形成することが可能である。
【００２２】
次に、図１（ｆ）に示すように、リセス１２ａの上方に、例えば０．２μｍ程度の微細なパターンが形成されたフォトマスク（図示せず）を配置し、フォトリソグラフィ法によりレジスト膜１４ａにフォトマスクのパターンを結像させて露光し、現像処理して、レジスト膜１４ａにフォトマスクのパターンを転写する。
【００２３】
これにより、半導体基板１１に対してほぼ垂直な側壁を有するリセス１２ａの底面に、高さがＬ３の微細なパターン１６を形成することが可能である。
【００２４】
次に、本実施例のパターン形成方法を用いて、半導体装置を製造する場合について説明する。図２は半導体装置の要部を示す断面図、図３は半導体装置の製造工程の要部を順に示す断面図である。  
本実施例は、入射する光を半導体基板に形成されたフォトダイオードに集光するためのマイクロレンズを有するＣＭＯＳイメージセンサの場合の例である。
【００２５】
図２に示すように本実施例の半導体装置３０は、半導体基板１１に形成され、マトリックス状に配列されたフォトダイオード３１と、フォトダイオード３１の光電流を読み出すために、フォトダイオード３１を順に選択するスイッチング素子となるＭＯＳトランジスタ（図示せず）と、フォトダイオード３１、ＭＯＳトランジスタを読み出し回路（図示せず）に接続するための配線層３２と、フォトダイオード３１の上方に形成されたカラーフィルタ３３と、カラーフィルタ３３上に形成され、フォトダイオード３１に入射する光３４を集光するマイクロレンズ３５と、を具備している。
【００２６】
配線層３２は、層間絶縁膜（図示せず）で覆われている。層間絶縁膜にはフォトダイオード３１と対向する領域にリセス（図示せず）が形成され、リセスの底面にカラーフィルタ３３およびマイクロレンズ３５が形成されている。
【００２７】
リセスの底面にマイクロレンズ３５を形成するのは、フォトダイオード３１とマイクロレンズ３５との距離を最適化して、マイクロレンズ３５の集光効率を高めるためである。
【００２８】
図３（ａ）に示すように、半導体基板１１上に、例えばＣＶＤ法により可視光に対して透明なＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜４１を形成し、ＴＥＯＳ膜４１上に、例えばＣＶＤ法により可視光に対して透明なシリコン窒化膜４２（誘電体膜）を形成する。次に、図１に示す工程に従って、シリコン窒化膜４２上にドット状のパターンを有するレジスト膜４３形成する。
【００２９】
次に、図３（ｂ）に示すように、レジスト膜４３を加熱して、レジスト膜４３をメルトさせる。メルトしたレジスト膜４３は表面張力により自然に丸まり、ドーム状のレジスト膜４３ａが形成される。
【００３０】
次に、図３（ｃ）に示すように、ドーム状のレジスト膜４３ａをマスクとして、ＲＩＥ法によりシリコン窒化膜４２を異方性エッチングし、ドーム形状を転写することにより、ドーム状のシリコン窒化膜４２ａを形成する。ドーム状のシリコン窒化膜４２ａがマイクロレンズ３５になる。  
シリコン窒化膜４２の異方性エッチングは、フッ素系のガス、例えばＣＨ３Ｆ／Ｏ２／Ｈｅガスを用いたＲＩＥ法により行う。
【００３１】
以上説明したように、本実施例ではリセス１２ａを埋めるようにレジスト膜１４を形成し、光量を調節してレジスト膜１４を露光・現像処理し、リセス１２ａの底面に残置されたレジスト膜１４ａに、フォトリソグラフィ法により微細なパターン１６を形成している。
【００３２】
その結果、レジスト膜１４ａをマスクとして、リセス１２ａの底面に微細なパターン１６を転写することができる。  
従って、凹部に微細なパターンが形成できるパターン形成方法および凹部に微細なパターンを有する半導体装置の製造方法が得られる。
【００３３】
更に、半導体基板１１に対してほぼ垂直な側壁を有するリセス１２ａの底面にパターンを形成できるので、リセスの占有面積が最小になり、無駄な領域をなくしてチップ面積を有効に利用することができる。
【００３４】
ここでは、スピンコート法により、リセス１２ａを覆うようにレジスト膜１４を形成する場合について説明したが、リセスが半導体基板に局所的に配置されているなどの場合に、リセスの上方からレジストを滴下するポッティング法により、リセスを覆うようにレジスト膜を形成することも可能である。
【００３５】
ＮＤフィルタを用いて光量を調節する場合について説明したが、解像限界以下の白黒比を有するマスク（グレーティングマスク）を用いて光量調節を行っても構わない。
【００３６】
被エッチング膜が、絶縁膜、誘電体膜である場合について説明したが、シリコン、金属などの導電性を有する膜でも同様である。
【００３７】
半導体装置がＣＭＯＳイメージセンサである場合について説明したが、ＣＣＤ（Charge Coupled Device）であっても構わない。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例に係るパターン形成工程を順に示す断面図。
【図２】本発明の実施例に係る半導体装置の要部を示す断面図。
【図３】本発明の実施例に係る半導体装置の製造工程の要部を順に示す断面図。
【符号の説明】
【００３９】
１１  半導体基板（基板）
１２  絶縁膜（被エッチング膜）
１２ａ  リセス（凹部）
１３、１４、１４ａ、４３、４３ａ  レジスト膜
１３ａ  開口
１５、３４  光
１６  パターン
３０  半導体装置
３１  フォトダイオード
３２  配線層
３３  カラーフィルタ
３５  マイクロレンズ
４１  ＴＥＯＳ膜
４２、４２ａ  シリコン窒化膜
【図１】
2009044076.tif 000003
【図２】
2009044076.tif 000004
【図３】
2009044076.tif 000005