(57)【要約】【課題】絶縁膜の破損を抑制しつつ、静電容量を低減できるジャンクションアップ型の光半導体素子を提供する。【解決手段】半導体レーザ素子１は、基板１１と、基板１１上に形成され、ストライプ部が形成された半導体積層部１２と、ストライプ部２８が露出するように半導体積層部１２上に形成された絶縁膜１３と、絶縁膜１３から露出したストライプ部２８と電気的に接続されたｐ側電極部１５、及び、絶縁膜１３上に互いに間隔を開けて形成された複数のボンディング部１６、１７とを有するボンディングパッド１８とを備えている。【選択図】図１
2009194307.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、ストライプ部が形成された半導体積層部と、
前記ストライプ部が露出するように前記半導体積層部上に形成された絶縁膜と、
前記絶縁膜から露出した前記ストライプ部と電気的に接続された電極部、及び、前記絶縁膜上に互いに間隔を開けて形成された複数のボンディング部とを有するボンディングパッドとを備えていることを特徴とするジャンクションアップ型の光半導体素子。
【請求項２】
前記ボンディング部は、前記電極部と間隔を開けて配置され、前記電極部と電気的に絶縁されていることを特徴とする請求項１に記載のジャンクションアップ型の光半導体素子。
【請求項３】
前記複数のボンディング部は、間隔を開けてマトリックス状に配置されていることを特徴とする請求項１または請求項２のいずれか１項に記載のジャンクションアップ型の光半導体素子。
【請求項４】
前記電極部と前記ボンディング部は、同じ材料からなることを特徴とする請求項１〜請求項３のいずれか１項に記載のジャンクションアップ型の光半導体素子。
【請求項５】
前記複数のボンディング部は、前記電極部の両側に配置されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のジャンクションアップ型の光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ストライプ部側がワイヤーボンディングされるジャンクションアップ型の光半導体素子に関する。
【背景技術】
【０００２】
従来、ストライプ部が形成された半導体積層部を有する半導体レーザ素子等の光半導体素子が知られている。このような光半導体素子の一つとして、ストライプ部側をワイヤーボンディングするジャンクションアップ型がある（特許文献１参照）。
【０００３】
図１４及び図１５に示すジャンクションアップ型の光半導体素子１００は、基板１０１と、半導体積層部１０２と、絶縁膜１０３と、サブマウントとダイボンディングされるｎ側電極１０４と、ワイヤー１１０がボンディングされるボンディングパッド１０５とを備えている。半導体積層部１０２は、基板１０１上に形成され、電流を狭窄させるためのストライプ部１０６を有する。絶縁膜１０３は、半導体積層部１０２の上面に形成されるとともに、ストライプ部１０６が露出するように開口部１０３ａが形成されている。ｎ側電極１０４は、基板１０１の裏面を覆うように形成されている。ボンディングパッド１０５は、ストライプ部１０６と電気的に接続されたｐ側電極部１０５ａと、ワイヤー１１０がボンディングされるボンディング部１０５ｂとを有する。ｐ側電極部１０５ａは、ストライプ部１０６の全長にわたって形成されている。ボンディング部１０５ｂは、絶縁膜１０３の一部を覆うように形成されている。
【０００４】
上述した光半導体素子１００では、ｎ側電極１０４とボンディングパッド１０５との間に電圧が印加されると、ボンディングパッド１０５の下方のストライプ部１０６及びその近傍の積層方向にのみ電流が流れる。これにより、半導体積層部１０２が、反転分布状態となり誘導放出が生じて光が出射される。
【特許文献１】特開２００１−３５８４０４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１４及び図１５に示すジャンクションアップ型の光半導体素子１００では、ボンディングパッド１０５の全面と半導体積層部１０２とがコンデンサ構造となり、不要な静電容量が生じるといった課題がある。特に、ワイヤー１１０がボンディングされていない領域のボンディングパッド１０５は、何の機能も有していないにも関わらず、静電容量を生じさせている。そこで、図１６に示すように、ワイヤー１１０の底面に合わせて、ボンディング部１０５ｂの平面積を小さくすることが考えられる。しかしながら、このようにボンディング部１０５ｂを小さくすると、ワイヤー１１０が所望の位置からずれた場合に、絶縁膜１０３が破損するといった課題がある。更に、絶縁膜１０３と接しているワイヤー１１０の領域には静電容量が生じるので、ボンディング部１０５ｂを小さくした効果がなくなる。
【０００６】
本発明は、上述した課題を解決するために創案されたものであり、絶縁膜の破損を抑制しつつ、静電容量を低減できるジャンクションアップ型の光半導体素子を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発明は、基板と、前記基板上に形成され、ストライプ部が形成された半導体積層部と、前記ストライプ部が露出するように前記半導体積層部上に形成された絶縁膜と、前記絶縁膜から露出した前記ストライプ部と電気的に接続された電極部、及び、前記絶縁膜上に互いに間隔を開けて形成された複数のボンディング部とを有するボンディングパッドとを備えていることを特徴とするジャンクションアップ型の光半導体素子である。
【０００８】
また、請求項２に記載の発明は、前記ボンディング部は、前記電極部と間隔を開けて配置され、前記電極部と電気的に絶縁されていることを特徴とする請求項１に記載のジャンクションアップ型の光半導体素子である。
【０００９】
また、請求項３に記載の発明は、前記複数のボンディング部が、間隔を開けてマトリックス状に配置されていることを特徴とする請求項１または請求項２のいずれか１項に記載のジャンクションアップ型の光半導体素子である。
【００１０】
また、請求項４に記載の発明は、前記電極部と前記ボンディング部は、同じ材料からなることを特徴とする請求項１〜請求項３のいずれか１項に記載のジャンクションアップ型の光半導体素子である。
【００１１】
また、請求項５に記載の発明は、前記複数のボンディング部は、前記電極部の両側に配置されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のジャンクションアップ型の光半導体素子である。
【発明の効果】
【００１２】
本発明によれば、複数のボンディング部の間に間隔を形成しているので、ボンディング部の間では、ボンディングされたワイヤーが絶縁膜から浮いた状態となる。従って、ワイヤーに電圧が印加されても、当該間隔が形成されている領域では静電容量がほとんど生じない。これにより、ボンディングパッドが形成されている領域を小さくすることなく、静電容量を低減できる。また、ボンディングパッドが形成されている領域を小さくする必要がないので、ワイヤーがボンディングパッドから外れて、絶縁膜上にボンディングされることを抑制できる。これにより、絶縁膜の破損を抑制できる。この結果、絶縁膜の破損を抑制しつつ、静電容量を低減できる。
【発明を実施するための最良の形態】
【００１３】
（第１実施形態）
以下、図面を参照して本発明を半導体レーザ素子に適用した第１実施形態について説明する。尚、第１実施形態による半導体レーザ素子は、光ディスク装置、レーザプリンタ、光通信機器等に適用可能である。
【００１４】
図１は、第１実施形態による半導体レーザ素子の全体斜視図である。図２は、半導体レーザ素子の平面図である。図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、図２のＩＶ−ＩＶ線に沿った断面図である。
【００１５】
図１に示すように、第１実施形態による半導体レーザ素子１は、後述するストライプ部２８側にワイヤー３１がボンディングされるジャンクションアップ型である。図１〜図４に示すように、半導体レーザ素子１は、基板１１と、半導体積層部１２と、絶縁膜１３と、ｎ側電極１４と、ｐ側電極部１５及びボンディング部１６、１７を有するボンディングパッド１８とを備えている。尚、ｐ側電極部１５が、請求項１に記載の電極部に相当する。
【００１６】
基板１１は、導電性を有するｎ型ＧａＮからなる。平面視において、基板１１は、約２００μｍのＸ方向側の幅と、約４００μｍのＹ方向側の長さとを有する。
【００１７】
図４に示すように、半導体積層部１２は、基板１１の＋Ｚ方向側の面（以下、主面）１１ａに形成されている。半導体積層部１２には、ｎ型クラッド層２１と、ｎ型ガイド層２２と、活性層２３と、ｐ型電子ブロック層２４と、ｐ型ガイド層２５と、ｐ型クラッド層２６と、ｐ型コンタクト層２７とが基板１１側から順に積層されている。
【００１８】
ｎ型クラッド層２１は、活性層２３で発光された光を閉じ込めるためのものである。ｎ型クラッド層２１は、ｎ型の不純物としてＳｉがドープされたｎ型ＡｌＧａＮ層からなる。
【００１９】
ｎ型ガイド層２２は、活性層２３で発光された光をガイドするためのものである。ｎ型ガイド層２２は、ｎ型の不純物としてＳｉがドープされたｎ型ＧａＮ層からなる。
【００２０】
活性層２３は、誘導放出により光を発光するためのものである。活性層２３は、ノンドープのＩｎＧａＮ層（井戸層）とＧａＮ層（バリア層）とが交互に複数積層されたＭＱＷ（多重量子井戸：multiple quantum wells）構造を有する。
【００２１】
ｐ型電子ブロック層２４は、ｎ側電極１４から注入された電子がｐ型半導体側に達することを抑制するためのものである。ｐ型電子ブロック層２４は、ｐ型の不純物としてＭｇがドープされたｐ型ＡｌＧａＮ層からなる。
【００２２】
ｐ型ガイド層２５は、活性層２３で発光された光をガイドするためのものである。ｐ型ガイド層２５は、ｐ型の不純物としてＭｇがドープされたｐ型ＧａＮ層からなる。ｐ型ガイド層２５のＸ方向の中央部は、凸状の凸部２５ａが形成されている。
【００２３】
ｐ型クラッド層２６は、活性層２３で発光された光を閉じ込めるためのものである。ｐ型クラッド層２６は、ｐ型ガイド層２５の凸部２５ａ上に形成されている。ｐ型クラッド層２６は、ｐ型の不純物としてＭｇがドープされたｐ型ＡｌＧａＮ層からなる。
【００２４】
ｐ型コンタクト層２７は、ｐ側電極部１５と半導体積層部１２との間の電気的な抵抗を低減するためのものである。ｐ型コンタクト層２７は、ｐ型の不純物としてＭｇがドープされたｐ型ＧａＮ層からなる。
【００２５】
半導体積層部１２の＋Ｚ方向側には、リッジ状のストライプ部２８が形成されている。ストライプ部２８は、電流を狭窄させるためのものである。ストライプ部２８は、Ｘ方向の中央部に形成されている。ストライプ部２８は、５μｍ以下のＸ方向の幅と、数μｍのＺ方向の高さを有する。ストライプ部２８は、Ｙ方向の全長にわたって延びるように形成されている。ストライプ部２８は、ｐ型ガイド層２５の凸部２５ａと、ｐ型クラッド層２６と、ｐ型コンタクト層２７とによって構成されている。
【００２６】
半導体積層部１２のＹ方向の両端面には、一対の反射膜（図示略）を有するファブリペロー共振器が設けられている。
【００２７】
絶縁膜１３は、ストライプ部２８以外の領域でボンディングパッド１８と半導体積層部１２とが電気的に接続されることを防ぐためのものである。絶縁膜１３は、ＺｒＯ２からなる。尚、絶縁膜１３は、Ａｌ２Ｏ３やＳｉＯ２等の絶縁材料により構成してもよい。絶縁膜１３は、半導体積層部１２の＋Ｚ方向側の面の略全域を覆うように形成されている。絶縁膜１３のＸ方向の中央部には、ストライプ部２８の上面を露出させるための開口部１３ａが形成されている。開口部１３ａは、Ｙ方向の全長にわたって形成されている。
【００２８】
ｎ側電極１４は、基板１１を介して半導体積層部１２へと電子を注入するためのものである。ｎ側電極１４には、サブマウント（図示略）の電極を介して外部に接続される。ｎ側電極１４は、基板１１とオーミック接続されたＡｌからなる。ｎ側電極１４は、基板１１の−Ｚ方向側の面（以下、裏面）１１ｂを覆うように形成されている。
【００２９】
ボンディングパッド１８には、ワイヤー３１がボンディングされる。以下、ボンディングパッド１８のｐ側電極部１５及びボンディング部１６、１７について説明する。
【００３０】
ｐ側電極部１５は、ストライプ部２８から半導体積層部１２に正孔を注入するためのものである。ｐ側電極部１５は、Ａｕ、Ｐｔ（またはＭｏ、Ｗ等のバリアメタル）、Ａｕの積層構造からなる。ｐ側電極部１５は、ストライプ部２８及びその近傍に形成されている。ｐ側電極部１５は、約５μｍのＸ方向の幅と、約４００μｍのＹ方向の長さとを有する。即ち、ｐ側電極部１５は、Ｙ方向の全長にわたって形成されている。ｐ側電極部１５は、絶縁膜１３から露出したストライプ部２８の上面とオーミック接続されている。
【００３１】
ボンディング部１６、１７は、ワイヤー３１による絶縁膜１３の破損を抑制するためのものである。ボンディング部１６、１７は、ｐ側電極部１５と同様に、Ａｕ、Ｐｔ（またはＭｏ、Ｗ等のバリアメタル）、Ａｕの積層構造を有する。ボンディング部１６、１７は、絶縁膜１３上に形成されている。ボンディング部１６とボンディング部１７は、ｐ側電極部１５を挟み対称な位置に対称な形状で形成されている。各ボンディング部１６（１７）は、約６２．５μｍのＸ方向の長さと、約１８μｍのＹ方向の幅とを有する。隣接する各ボンディング部１６（１７）の間には、Ｙ方向に約１０μｍの間隔が形成されている。ここで、隣接する各ボンディング部１６（１７）の間の間隔は、特に限定されるものではないが、図３に示すように、ボンディングされたワイヤー３１が絶縁膜１３と接触することがない程度の間隔が好ましい。
【００３２】
次に、上述した半導体レーザ素子１の動作について説明する。
【００３３】
まず、ワイヤー３１とサブマウントの電極とを介してｎ側電極１４とｐ側電極部１５とに電圧が印加される。これにより、ｎ側電極１４から半導体積層部１２に電子が注入され、ｐ側電極部１５から半導体積層部１２に正孔が注入される。半導体積層部１２に注入された電子と正孔は、活性層２３で再結合して光を発光する。発光した光は、反転分布状態の活性層２３を導波する。そして、Ｙ方向に導波する光は、端面間を往復して誘導放出を生じさせた後、一方の端面からレーザ光として出射される。
【００３４】
次に、上述した半導体レーザ素子１の製造方法について説明する。図５〜図１０は、第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【００３５】
まず、図５に示すように、基板１１をＭＯＣＶＤ（有機金属化学気相蒸着）装置（図示略）のチャンバーに導入して、基板１１の主面１１ａに半導体積層部１２を順次積層する。具体的には、シランガス、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニアガスのいずれかを所望の流量でＭＯＣＶＤ装置のチャンバーに供給して、ｎ型半導体層２１、２２を成長させる。次に、ＴＭＩ（トリメチルインジウム）、ＴＭＧ、アンモニアガスのいずれかを所望の流量でチャンバーに供給して活性層２３を成長させる。その後、Ｃｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）ガス、ＴＭＡ、ＴＭＧ、アンモニアガスのいずれかを所望の流量でチャンバーに供給してｐ型半導体層２４〜２７を形成する。
【００３６】
次に、図６に示すように、ゾルゲル法によりＳｉＯ２からなる第１マスク層４５を形成する。その後、スパッタリング法により、ＳｉＮ層からなる第２マスク層４６を形成する。ここで、ゾルゲル法により形成された第１マスク層４５は、スパッタリング法により形成された第２マスク層４６よりもエッチングレートが高い。その後、フォトリソグラフィー法によりパターニングされたレジスト膜４７を形成する。
【００３７】
次に、図７に示すように、レジスト膜４７から露出している領域の第２マスク層４６及び第１マスク層４５をエッチングする。その後、レジスト膜４７を除去する。
【００３８】
次に、図８に示すように、マスク層４５、４６から露出している領域のｐ型コンタクト層２７、ｐ型クラッド層２６、ｐ型ガイド層２５の途中部までをドライエッチングする。これにより、ストライプ部２８が形成される。
【００３９】
次に、図９に示すように、１−水素２−フッ化アンモニウム溶液であるバッファドフッ酸により、第１マスク層４５の側面を選択的にエッチングして、ｐ型コンタクト層２７の上面の一部を露出させる。その後、スパッタリング法により、ＺｒＯ２層からなる絶縁膜１３を形成する。その後、再度、バッファドフッ酸にストライプ部２８を浸すことにより、第２マスク層４６及び第１マスク層４５を、第２マスク層４６上の絶縁膜１３ｂとともに除去する。
【００４０】
次に、フォトリソグラフィー法によりレジスト膜（図示略）を形成する。そして、図１０に示すように、スパッタリング法によりＡｕ、Ｐｔ、Ａｕの積層構造を有するｐ側電極部１５及びボンディング部１６、１７を有するボンディングパッド１８を形成する。その後、レジスト膜をその上の金属層とともに除去する。
【００４１】
次に、基板１１の裏面１１ｂを研磨した後、基板１１の裏面１１ｂの全面にＡｌからなるｎ側電極１４を形成する。その後、素子単位に分割する。これにより、図１に示す半導体レーザ素子１が完成する。
【００４２】
この後、サブマウントにｎ側電極１４が接合された後、ボンディングパッド１８のボンディング部１６、１７が形成された領域にワイヤー３１がボンディングされる。
【００４３】
上述したように第１実施形態による半導体レーザ素子１では、隣接する複数のボンディング部１６（１７）の間に間隔を形成している。従って、ワイヤー３１は隣接するボンディング部１６（１７）の間を跨ぐようにボンディングされる。これにより隣接するボンディング部１６（１７）の間では、ワイヤー３１が絶縁膜１３から浮いた状態となる。このため、ワイヤー３１に電圧が印加されても、ボンディング部１６（１７）が形成されていない領域（６２．５［μｍ］×１０［μｍ］×８≒５．０×１０３［μｍ２］）には、静電容量がほとんど生じない。この結果、不要な静電容量を低減できる。
【００４４】
また、半導体レーザ素子１では、ボンディングパッド１８が形成されている領域を小さくする必要がないので、ワイヤー３１をボンディングする際に、高度な位置精度が要求されない。このため、ワイヤー３１がボンディングパッド１８から外れて、絶縁膜１３上にボンディングされることを抑制できるので、絶縁膜１３の破損を抑制できる。更に、隣接するボンディング部１６（１７）の間においても、ワイヤー３１が浮いた状態となるので、絶縁膜１３が破損することを抑制できる。
【００４５】
これらの結果、半導体レーザ素子１では、絶縁膜１３の破損を抑制しつつ、静電容量を低減できる。
【００４６】
また、半導体レーザ素子１では、ｐ側電極部１５を挟み、ボンディング部１６とボンディング部１７とを線対称に形成しているので、ボンディングのバランスを向上させることができる。
【００４７】
また、半導体レーザ素子１では、ｐ側電極部１５とボンディング部１６、１７とを同じ材料により構成しているので、同じ製造工程で形成することができる。これにより、製造工程の複雑化を抑制できる。
【００４８】
（第２実施形態）
次に、上述した第１実施形態の一部を変更した第２実施形態について、図面を参照して説明する。図１１は、第２実施形態による半導体レーザ素子の全体斜視図である。図１２及び図１３は、半導体レーザ素子の平面図である。尚、第１実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【００４９】
図１１及び図１２に示すように、第２実施形態による半導体レーザ素子１Ａのボンディングパッド１８Ａでは、各ボンディング部１６Ａ、１７Ａが、平面視にて、一辺が約２０μｍの正方形状に形成されている。また、ボンディング部１６Ａ（１７Ａ）は、Ｘ方向及びＹ方向にそれぞれ３個×１０個のマトリックス状に配置されている。ここで隣接するボンディング部１６Ａ（１７Ａ）の間には、約５μｍの間隔が形成されている。また、ｐ側電極部１５とボンディング部１６Ａ（１７Ａ）との間にも、約５μｍの間隔が形成されている。これにより、ｐ側電極部１５とボンディング部１６Ａ（１７Ａ）は、電気的に絶縁される。
【００５０】
ここで、図１２に示すように、ワイヤー３１の先端のワイヤーボールの中心が、ｐ側電極部１５上になるように、ワイヤー３１がボンディングされた場合、ワイヤー３１と接触しているボンディング部１６Ａ、１７Ａ（図１２のハッチング参照）及びｐ側電極部１５と半導体積層部１２との間には、静電容量が生じる。しかしながら、ワイヤー３１と接触していないボンディング部１６Ａ、１７Ａと半導体積層部１２との間には、静電容量が生じない。即ち、１８個のボンディング部１６Ａ、１７Ａとｐ側電極部１５が形成されている領域（２０［μｍ］×２０［μｍ］×１８＋４００［μｍ］×５［μｍ］＝９．２×１０３［μｍ２］）にのみ静電容量が生じる。
【００５１】
また、図１３に示すように、ワイヤー３１の中心が、ｐ側電極部１５からずれた場合でも、静電容量はほとんど変わらない。更に、ボンディング部１６Ａ、１７Ａが形成されている領域を小さくする必要はないので、ワイヤー３１の位置がずれても、ワイヤー３１が絶縁膜１３上にボンディングされることを抑制できる。
【００５２】
これらの結果、第２実施形態による半導体レーザ素子１Ａでは、絶縁膜１３の破損を抑制しつつ、静電容量の低減を実現できる。
【００５３】
また、ワイヤー３１と接触しない、ボンディング部１６Ａ、１７Ａは、静電容量を生じさせないので、絶縁膜１３上の全域にボンディング部１６Ａ、１７Ａを形成することもできる。この結果、ワイヤー３１のボンディングする際の位置精度に余裕ができる。
【００５４】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００５５】
例えば、上述した実施形態の形状、材料、数値等は、一例であって、適宜変更可能である。
【００５６】
また、上述した実施形態では、半導体レーザ素子に本発明を適用した例について説明したが、本発明を他の光半導体装置に適用してもよい。例えば、端面に反射膜の代わりに一対の反射防止膜が形成された半導体光増幅器（ＳＯＡ）等に本発明を適用してもよい。
【００５７】
また、上述した実施形態では、ＧａＮ系半導体を例として挙げたが、その他のＧａＡｓ系半導体、Ｓｉ系半導体、ＩｎＧａＰ系半導体等を適用してもよい。
【００５８】
また、上述した実施形態では、リッジ状のストライプ部を有する光半導体素子について説明したが、埋め込み型のストライプ部を有する光半導体素子に本発明を適用してもよい。
【図面の簡単な説明】
【００５９】
【図１】第１実施形態による半導体レーザ素子の全体斜視図である。
【図２】半導体レーザ素子の平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図２のＩＶ−ＩＶ線に沿った断面図である。
【図５】第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【図６】第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【図７】第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【図８】第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【図９】第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【図１０】第１実施形態の半導体レーザ素子の製造工程を説明する図である。
【図１１】第２実施形態による半導体レーザ素子の全体斜視図である。
【図１２】半導体レーザ素子の平面図である。
【図１３】半導体レーザ素子の平面図である。
【図１４】従来の半導体レーザ素子の全体斜視図である。
【図１５】従来の半導体レーザ素子の平面図である。
【図１６】従来の半導体レーザ素子の平面図である。
【符号の説明】
【００６０】
１、１Ａ      半導体レーザ素子
１１   基板
１１ａ 主面
１１ｂ 裏面
１２   半導体積層部
１３   絶縁膜
１３ａ 開口部
１３ｂ 絶縁膜
１４   ｎ側電極
１５   ｐ側電極部
１６、１６Ａ、１７、１７Ａ  ボンディング部
１８、１８Ａ  ボンディングパッド
２１   ｎ型クラッド層
２２   ｎ型ガイド層
２３   活性層
２４   ｐ型半導体層
２４   ｐ型電子ブロック層
２５ａ 凸部
２５   ｐ型ガイド層
２６   ｐ型クラッド層
２７   ｐ型コンタクト層
２８   ストライプ部
３１   ワイヤー
【図１】
2009194307.tif 000003
【図２】
2009194307.tif 000004
【図３】
2009194307.tif 000005
【図４】
2009194307.tif 000006
【図５】
2009194307.tif 000007
【図６】
2009194307.tif 000008
【図７】
2009194307.tif 000009
【図８】
2009194307.tif 000010
【図９】
2009194307.tif 000011
【図１０】
2009194307.tif 000012
【図１１】
2009194307.tif 000013
【図１２】
2009194307.tif 000014
【図１３】
2009194307.tif 000015
【図１４】
2009194307.tif 000016
【図１５】
2009194307.tif 000017
【図１６】
2009194307.tif 000018