(57)【要約】【課題】  従来よりも高い精度でＥＳＲを制御することができる積層電子部品及びその製造方法を提案する。【解決手段】  外部電極５は、電子部品素体２に密着し内部電極４と電気的に接続する下地導電層５ａと、該下地導電層５ａ上に形成される絶縁層５ｂと該絶縁層５ｂ上に形成された被覆導電層５ｃとを有する。また、外部電極５中は、絶縁層５ｂを貫通して下地導電層５ａに達しており、被覆導電層５ｃによって閉塞された穴部７に埋設された抵抗体６を有する。この抵抗体６は絶縁層５ｂとともに被覆導電層５ｃに覆われている。【選択図】  図１
2009088319.tif 000002
【特許請求の範囲】
【請求項１】
略直方体形状の素体内部に内部電極が埋め込まれた電子部品素体と、前記電子部品素体の前記内部電極が露出している表面に形成されかつ前記内部電極と電気的に接続する外部電極と、を有する積層電子部品において、
前記外部電極は、前記内部電極と電気的に接続する下地導電層と、前記下地導電層を覆うように形成された絶縁層と、前記絶縁層を覆うように形成された被覆導電層と、を有し、前記絶縁層を貫通して前記下地導電層に達しており、かつ前記被覆導電層によって閉塞された穴部に抵抗体が埋設されている
ことを特徴とする積層電子部品。
【請求項２】
略直方体形状の素体内部に内部電極が埋め込まれた電子部品素体と、前記電子部品素体の前記内部電極が露出している表面に形成されかつ前記内部電極と電気的に接続する外部電極と、を有する積層電子部品の製造方法において、
前記下地導電層が形成された前記電子部品素体を用意するステップと、
前記下地導電層上に絶縁層を形成するステップと、
前記絶縁層上にレーザ光を照射して、前記絶縁層を貫通して前記下地導電層に達する穴部を形成するステップと、
前記穴部に抵抗体を充填するステップと、
前記絶縁層及び抵抗体上に被覆導電層を形成するステップと、
を有することを特徴とする積層電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ、積層コンデンサアレイまたは積層ＬＣＲ複合部品等の積層電子部品とその製造方法に関するもので、ＥＳＲ（等価直列抵抗）の調整が可能な積層電子部品に関するものである。
【背景技術】
【０００２】
積層セラミックコンデンサをはじめとする表面実装型電子部品は、略直方体形状の素体内部に内部電極が埋め込まれた電子部品素体と、前記電子部品素体の前記内部電極が露出している表面に形成されかつ前記内部電極と電気的に接続する少なくとも一対の外部電極とを有しており、外部電極は内部電極と接続する下地金属層のほか、下地金属層の保護や半田濡れ性を向上するためのメッキ金属層など、複数の導電層で構成されている。
【０００３】
近年の積層セラミックコンデンサの薄層大容量化に伴い、積層体内部における内部電極の比率が高まってきており、等価直列抵抗（ＥＳＲ）が低減される傾向にある。積層セラミックコンデンサは低ＥＳＲを特徴としており、これをメリットとした用途に用いられてきた。しかしながら、このような低ＥＳＲの積層セラミックコンデンサを大量に使って回路を形成すると、その回路全体のインピーダンスが必要以上に低下してしまい、特に高周波領域に使用する回路においては、ある周波数で共振を起してしまって使用周波数領域が狭まってしまうという問題が顕在化しつつある。
【０００４】
そこで、例えば特開２００６−０４９７５３号公報に開示されているように、内部電極と接続する接続部と抵抗体層の間に非導電部を備えた端子電極を有し、非導電部に形成された窓によって抵抗値を制御する積層電子部品が提案されている。このような積層電子部品は、非導電部に形成された窓の面積を調整することによってＥＳＲを制御するものである。  
【０００５】
【特許文献１】特開２００６−０４９７５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、抵抗体層の抵抗値Ｒは、抵抗体の抵抗率をρ、抵抗体の電流が流れる部分の断面積をＳ、抵抗体電流が流れる部分の長さをＬとすると、                Ｒ＝ρ×Ｌ／Ｓで表すことができる。すなわち抵抗体層の抵抗値Ｒは、抵抗率ρ、断面積Ｓ及び長さＬを制御することによって決定される。前出の特開２００６−０４９７５３号公報では、抵抗率ρについては抵抗体ペーストに含まれる材料によって制御し、断面積Ｓについては非導電部に形成された窓の面積によって制御することが開示されている。  
【０００７】
しかしながら、特開２００６−０４９７５３号公報では、長さＬの制御についての開示が特になく、抵抗体層の厚みバラツキの影響を抑えるために窓の位置を非導電部の中央部にする旨の記載があるのみである。このことから、特開２００６−０４９７５３号公報に開示されている手段では、長さＬ（抵抗体層の厚さ）の制御について言及されていないことがわかる。  
【０００８】
特開２００６−０４９７５３号公報に開示されている手段では、抵抗体層は抵抗体ペーストを塗布することによって形成される。抵抗体層の厚さを制御するには抵抗体ペーストの塗布厚みを制御する必要がある。抵抗体ペーストの塗布厚みを制御するには、抵抗体ペーストの粘度を制御する必要がある。抵抗体ペーストの粘度は、ペースト中に含まれる導電体材料や絶縁体材料の含有率、バインダーの種類、溶媒の含有率や塗布時の温度等によって変化する。これらの条件を精度良く調整することは非常に困難であるため、抵抗体層の厚さを精度良く調整することは非常に困難である。よってＥＳＲの制御についても精度良く調整することは非常に困難である。
【０００９】
本発明は、このような問題点を解決して、従来よりも高い精度でＥＳＲを制御することができる積層電子部品を提案するものである。また、本発明は、従来よりも高い精度でＥＳＲを制御することができる積層電子部品の製造方法を提案するものである。
【課題を解決するための手段】
【００１０】
本発明では第一の解決手段として、略直方体形状の素体内部に内部電極が埋め込まれた電子部品素体と、前記電子部品素体の前記内部電極が露出している表面に形成されかつ前記内部電極と電気的に接続する外部電極と、を有する積層電子部品において、前記外部電極は、前記内部電極と電気的に接続する下地導電層と、前記下地導電層を覆うように形成された絶縁層と、前記絶縁層を覆うように形成された被覆導電層と、を有し、前記絶縁層を貫通して前記下地導電層に達しており、かつ前記被覆導電層によって閉塞された穴部に抵抗体が埋設されている積層電子部品を提案する。なお、ここで「埋設」とは、抵抗体が外部電極を構成する下地導電層、絶縁層及び被覆導電層以外と接触せずに外部電極中に埋め込まれている状態を示すものとする。
【００１１】
上記第一の解決手段では、本発明の構成の外部電極を流れる電流は絶縁層によって導通経路を制限され、下地導電層から抵抗体を通って被覆導電層へ、または被覆導電層から抵抗体を通って下地導電層に流れるようになる。抵抗体は絶縁層を貫通して下地導電層に達しており、かつ被覆導電層によって閉塞された穴部に埋設される。抵抗体の断面積は穴部の開口面積によって制御できる。また、抵抗体の長さは穴部の深さによって制御される。そしてこの穴部が被覆導電層によって閉塞されることで抵抗体の長さの上限が決定される。これにより、従来制御が可能であった抵抗率と断面積に加えて、これまで困難であった長さの制御がなされた状態で抵抗体が外部電極中に埋設される。そのため従来よりも高い精度で容易にＥＳＲの制御が可能になる。
【００１２】
また、本発明では第ニの解決手段として、前記下地導電層が形成された前記電子部品素体を用意するステップと、前記下地導電層上に絶縁層を形成するステップと、前記絶縁層上にレーザ光を照射して、前記絶縁層を貫通して前記下地導電層に達する穴部を形成するステップと、前記穴部に抵抗体を充填するステップと、前記絶縁層及び抵抗体上に被覆導電層を形成するステップと、を有する積層電子部品の製造方法を提案する。
【００１３】
上記第二の解決手段によれば、抵抗体を埋設するための穴部の断面積及び深さ（長さ）が制御可能になる。そのため、従来困難であった抵抗体の長さの制御が可能になるので、従来よりも高い精度でＥＳＲの制御が容易になる。
【発明の効果】
【００１４】
本発明によれば、従来よりも高い精度でＥＳＲを制御することができる積層電子部品を得ることができる。
【発明を実施するための最良の形態】
【００１５】
本発明に係る積層電子部品の実施形態を、積層セラミックコンデンサを例にとって説明する。なお、本発明は積層セラミックコンデンサの他、積層コンデンサアレイや積層ＬＣフィルタ等の、積層型の複合電子部品に適用可能である。
【００１６】
図１は、本発明に係る積層セラミックコンデンサを示す模式的な縦断面図である。この積層セラミックコンデンサ１は、チタン酸バリウムを主成分とするセラミック誘電体３を介して内部電極４が交互に積み重ねられている電子部品素体２を有しており、この電子部品素体２の内部電極が露出している表面に外部電極５が形成された構造を有する。この外部電極５は、電子部品素体２に密着し内部電極４と電気的に接続する下地導電層５ａと、該下地導電層５ａ上に形成される絶縁層５ｂと該絶縁層５ｂ上に形成された被覆導電層５ｃとを有する。また、外部電極５は、絶縁層５ｂを貫通して下地導電層５ａに達しており被覆導電層５ｃによって閉塞された穴部７に埋設された抵抗体６を有する。この抵抗体６は絶縁層５ｂとともに被覆導電層５ｃに覆われている。被覆導電層５ｃ上には保護層として設けられる第一のメッキ金属層（図示せず）及びその上に半田濡れ性を向上させる第二のメッキ金属層（図示せず）を有する。
【００１７】
下地導電層５ａは、内部電極４と電気的に接続する役目を持っている。この下地導電層５ａは、未焼成の電子部品素体２に導電ペーストを塗布して、電子部品素体２の焼成と同時に焼きつけるか、または焼成後の電子部品素体２に導電ペーストを塗布して焼きつけるか、の方法で形成される。下地導電層５ａに用いられる導電材料としては、Ｎｉ、Ｃｕ、Ａｇ等が挙げられる。
【００１８】
絶縁層５ｂは、下地導電層５ａ全体を覆い、外部電極５を流れる電流の導通経路を制限する役目を持っている。この絶縁層５ｂは、下地導電層５ａ上に絶縁性樹脂を塗布するか、または下地導電層５ａの表面を酸化することによって形成される。絶縁層５ｂに用いられる材料としては、絶縁性樹脂を用いる場合は、エポキシ樹脂、アクリル樹脂、メラミン樹脂、ポリイミド樹脂、フェノール樹脂、レゾール型フェノール樹脂、不飽和ポリエステル樹脂、フッ素樹脂、シリコーン樹脂等の熱硬化性樹脂または紫外線硬化性樹脂等の硬化性樹脂が挙げられる。
【００１９】
抵抗体６は、絶縁層５ｂを貫通して下地導電層５ａに達する穴部７に抵抗体材料を充填することによって形成される。抵抗を形成する材料としては、チップ抵抗器等に用いられる抵抗体ペーストや導電性樹脂が用いられる。抵抗体ペーストの場合は、酸化ルテニウム等を含有したペーストを穴部７に充填した後焼き付けることによって抵抗体６が形成される。導電性樹脂の場合は、導電性樹脂を穴部７に充填した後硬化させることによって抵抗体６が形成される。導電性樹脂としては、Ａｇ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ａｕ等の金属粒子またはカーボンと、エポキシ樹脂、アクリル樹脂、メラミン樹脂、ポリイミド樹脂、フェノール樹脂、レゾール型フェノール樹脂、不飽和ポリエステル樹脂、フッ素樹脂、シリコーン樹脂等の熱硬化性樹脂または紫外線硬化性樹脂等の硬化性樹脂とを、所望の抵抗率が得られるように混合したものが挙げられる。
【００２０】
被覆導電層５ｃは、穴部７の開口部を閉塞するようにして絶縁層５ｂ及び抵抗体６を覆って、下地導電層５ａと抵抗体６を介して電気的に接続されている。この被覆導電層７ｃは、抵抗体６の材料として用いられている導電性樹脂の耐熱性や、酸化ルテニウムの熱変動の問題により、抵抗体６を３００℃以上に加熱することが困難であるため、スパッタ、蒸着、無電解メッキまたは導電性樹脂の塗布等の方法で形成される。スパッタ、蒸着や無電解メッキの場合は、被覆導電層５ｃを形成しない部分をレジスト等で保護する必要があるため、比較的低コストで工程が簡略になる導電性樹脂を用いる方法が好ましい。導電性樹脂としては、抵抗体６に用いたものと基本的に同じであるが、抵抗体６に用いたものよりも金属粒子やカーボンの含有率が高いものを使用する。
【００２１】
このような構成の外部電極５は、抵抗体６が下地導電層５ａ、絶縁層５ｂ及び被覆導電層５ｃによって囲まれた穴部７に埋め込まれた状態すなわち埋設された状態となる。抵抗体６は、穴部７の形状によって抵抗値が決定される。すなわち、抵抗値を決定するパラメータのうち、断面積Ｓは穴部７の開口の大きさＷによって決定され、長さＬは穴部７の深さＤによって決定される。これは抵抗体ペーストや導電性樹脂の粘度等に左右されないため、抵抗体の抵抗値を従来と比較して高い精度で制御することが可能となる。なお、穴部７の断面形状については円形、四角形など、特に制限はない。
【００２２】
なお、下地導電層５ａについては、図２に示すように、第二の下地導電層５ａ’を設けても良い。この第二の下地導電層５ａ’は、Ｃｕ電解メッキまたはＮｉ電解メッキによって形成される。この第二の下地導電層５ａ’は、下地導電層５ａの保護の役目を有する。また、穴部７を形成するときに、絶縁層５ｂと第二の下地導電層５ａ’を貫通するようにすれば、絶縁層５ｂと第二の下地導電層５ａ’の厚みによって穴部７の深さＤを制御することができる。この第二の下地導電層５ａ’は、下地導電層５ａと異なる金属でも良いし同じ金属でも良い。なお、下地導電層５ａがＡｇ等の貴金属で形成されている場合、下地導電層５ａの表面を酸化して絶縁層５ｂを形成する方法が使えない。そこでＣｕまたはＮｉで第二の下地導電層５ａ’を形成すれば、この表面を酸化することによって絶縁層５ｂを形成することができるようになる。
【００２３】
次に本発明の積層セラミックコンデンサの製造方法について説明する。まず図３に示すように、下地導電層５ａが形成された電子部品素体２を用意する。
【００２４】
この電子部品素体２は次のようにして得られる。まずチタン酸バリウムを主成分とする耐還元性を有するセラミック粉末を有機バインダーと混練してスラリーを形成し、これをドクターブレード等でシート状に形成してセラミックグリーンシートを得る。このセラミックグリーンシートにスクリーン印刷によってＮｉ導電ペーストを所定のパターンで塗布して内部電極パターンを形成する。内部電極パターンを形成したセラミックグリーンシートを所定の形状に打ち抜いて、この打ち抜いたセラミックグリーンシートを、静電容量を形成できるように所定枚数積み重ねて熱圧着して積層体を得る。この積層体を、所定の個別チップサイズ（例えば４．０ｍｍ×２．０ｍｍ）に切断分割して電子部品素体２の未焼成体を得る。この未焼成体の内部電極露出面に、共材を含むＮｉ導電ペーストを浸漬塗布し、１１００〜１３００℃の窒素−水素雰囲気で焼成して、下地導電層５ａが形成された所定サイズ（例えば３．２ｍｍ×１．６ｍｍサイズ）の電子部品素体２が得られる。なお、下地導電層５ａは、焼成後の電子部品素体２にガラスフリットを含むＣｕあるいはＡｇ等の導電ペーストを浸漬塗布し、７００〜８００℃の窒素雰囲気中で焼付けても良い。
【００２５】
続いて図４に示すように、下地導電層５ａ上に第二の下地導電層５ａ’を形成する。この第二の下地導電層５ａ’は、Ｃｕ電解メッキまたはＮｉ電解メッキによって形成される。第二の下地導電層５ａ’は下地導電層５ａの保護が目的であるため、厚さは１０μｍ程度であれば好ましい。なお、このステップは特に必須ではなく、必要に応じて行えばよい。
【００２６】
続いて図５にしめすように、第二の下地導電層５ａ’上に絶縁層５ｂを形成する。なお、第二の下地導電層５ａ’が形成されない場合は下地導電層５ａ上に絶縁層５ｂを形成する。この絶縁層５ｂを絶縁性樹脂層で形成する場合は次のようにして形成される。まず、第二の下地導電層５ａ’上に絶縁性樹脂をディップ法により塗布する。塗布した絶縁性樹脂を１５０℃の窒素雰囲気中で１０分間加熱して硬化させて、絶縁層５ｂを形成する。絶縁層５ｂの厚みは、絶縁性樹脂の粘度やディップした後で除去する絶縁性樹脂の量によって調整する。絶縁層５ｂは導通経路を制限する役目を有するので、充分な絶縁性を得るために２０μｍ以上の厚さがあれば好ましい。
【００２７】
続いて図６に示すように、絶縁層５ｂ及び第二の下地導電層５ａ’を貫通して下地導電層５ａに達する穴部７を形成する。この穴部７は絶縁層５ｂ上にレーザ光を照射して形成する。用いるレーザは、ＣＯ２レーザやＹＡＧレーザが挙げられる。穴部７の断面積及び深さはレーザ光の焦点距離、レーザ出力および照射時間によって調整することができる。
【００２８】
続いて図７に示すように、穴部７に抵抗体材料を充填して、抵抗体６を形成する。絶縁層５ｂが絶縁性樹脂を用いている場合は、抵抗体材料として導電性樹脂を用いる。導電性樹脂を用いる場合は、シリンジやノズルで導電性樹脂を吐出して穴部７に充填する方法や、スクリーン印刷等で塗布して充填する等の方法が挙げられる。導電性樹脂を充填したら、１５０℃で１０分間加熱して硬化させて抵抗体６を形成する。抵抗体６の断面積及び長さは穴部７の形状によって制御される。
【００２９】
続いて図８に示すように、絶縁層５ｂおよび抵抗体６を覆うように、被覆導電層５ｃを形成する。この被覆導電層５ｃは導電性樹脂で形成される。被覆導電層５ｃに用いられる導電性樹脂は、金属粒子が８０％以上含有されているものが好ましい。この被覆導電層５ｃはディップ法により塗布する。塗布した導電性樹脂を１５０℃の窒素雰囲気中で１０分間加熱して硬化させて被覆導電層５ｃを形成する。被覆導電層５ｃは充分な導電性が得られれば良いので、１０μｍ以上の厚さがあれば好ましい。
【００３０】
次いで図示していないが、被覆導電層５ｃ上に、電解メッキ法によってメッキ金属層を形成する。メッキ金属層は一層でも良いが、下地の保護を目的としたＣｕ、Ｎｉ等で構成される第一のメッキ金属層及び半田ぬれ性の向上を目的としたＳｎ等で構成される第二のメッキ金属層の複数層のメッキ金属を形成しても良い。
【００３１】
以上のような方法で得られた積層セラミックコンデンサは、従来困難であった抵抗体の長さの制御が可能になるので、ＥＳＲの制御がより高い精度で行うことができるようになる。
【００３２】
以上本発明の積層電子部品について説明してきたが、本発明の範囲内であれば、例えば一対の外部電極のうち、一方の外部電極だけが本発明の構造を有する外部電極であってもかまわない。
【図面の簡単な説明】
【００３３】
【図１】本発明の積層セラミックコンデンサを模式的に示す部分断面図である。
【図２】本発明の積層セラミックコンデンサの変形例を模式的に示す部分断面図である。
【図３】本発明の積層電子部品の製造プロセスを示す部分断面図である。
【図４】本発明の積層電子部品の製造プロセスを示す部分断面図である。
【図５】本発明の積層電子部品の製造プロセスを示す部分断面図である。
【図６】本発明の積層電子部品の製造プロセスを示す部分断面図である。
【図７】本発明の積層電子部品の製造プロセスを示す部分断面図である。
【図８】本発明の積層電子部品の製造プロセスを示す部分断面図である。
【符号の説明】
【００３４】
１  積層セラミックコンデンサ
２  電子部品素体
３  セラミック誘電体
４  内部電極
５  外部電極
５ａ  下地導電層
５ａ’  第ニの下地導電層
５ｂ  絶縁層
５ｃ  被覆導電層
６  抵抗体
７  穴部
【図１】
2009088319.tif 000003
【図２】
2009088319.tif 000004
【図３】
2009088319.tif 000005
【図４】
2009088319.tif 000006
【図５】
2009088319.tif 000007
【図６】
2009088319.tif 000008
【図７】
2009088319.tif 000009
【図８】
2009088319.tif 000010