(57)【要約】【課題】電流検出による損失を大幅に低減しながら、高精度に過電流検出を行う。【解決手段】スイッチ部ＳＷは、ヒステリシスコンパレータ８の出力信号とプリドライバ９の出力信号との論理積信号によって、電流検出用抵抗１３の両端部の電圧を出力する。この電圧は、静電容量素子Ｃと抵抗Ｒとによってフィルタリングされ、コンパレータ４に入力される。コンパレータ４は、２つの入力端子に入力された信号を比較し、その比較結果をデジタルフィルタ３に出力する。電源装置１に過電流が流れはじめると、コンパレータ４は、２つの入力端子に入力される電圧レベルが逆転し、反転信号をデジタルフィルタ３に出力する。デジタルフィルタ３は、任意の時間が経過すると過電流検出回路２に検出信号を出力する。【選択図】図１
2009207242.tif 000002
【特許請求の範囲】
【請求項１】
安定化電源を生成する安定化電源部と、
前記安定化電源部が生成した安定化電源の平均負荷電流検出を行う電流検出部とを有し、
前記電流検出部は、
電流検出を行う電流検出用抵抗と、
任意の周期毎に制御信号を出力する制御部と、
前記制御部の制御信号に基づいて、任意の期間毎に前記電流検出用抵抗の両端電圧を保持するサンプル／ホールド部と、
前記サンプル／ホールド部がサンプリングした信号に含まれるＰＷＭ周期の脈動を減衰させるフィルタ部とを備えたことを特徴とする電源装置。
【請求項２】
請求項１記載の電源装置において、
前記安定化電源部は、
電圧変換を行う第１、および第２のスイッチング素子を有し、
前記電流検出用抵抗は、一方の接続部が入力電源電圧に接続され、
前記第１のスイッチング素子、および前記第２のスイッチング素子は、
前記電流検出用抵抗の他方の接続部と基準電位との間に直列接続された構成よりなることを特徴とする電源装置。
【請求項３】
請求項２記載の電源装置において、
前記制御部は、
前記第１のスイッチング素子がＯＮする期間に、前記サンプル／ホールド部が前記電流検出用抵抗の両端電圧をサンプリングするように制御信号を生成することを特徴とする電源装置。
【請求項４】
入力電源電圧と基準電位との間に直列接続され、電圧変換を行う第１、および第２のスイッチング素子を有し、安定化電源を生成する安定化電源部と、
前記安定化電源部が生成した安定化電源の平均負荷電流検出を行う電流検出部とを有し、
前記電流検出部は、
任意の周期毎に制御信号を出力する制御部と、
前記制御部の制御信号に基づいて、任意の期間毎に前記第１のスイッチング素子の両接続部に発生する両端電圧を保持するサンプル／ホールド部と、
前記サンプル／ホールド部がサンプリングした信号に含まれるＰＷＭ周期の脈動を減衰させるフィルタ部とを備えたことを特徴とする電源装置。
【請求項５】
請求項４記載の電源装置において、
前記制御部は、
前記第１のスイッチング素子がＯＮする期間に、前記サンプル／ホールド部が前記電流検出用抵抗の両端電圧をサンプリングするように制御信号を生成することを特徴とする電源装置。
【請求項６】
請求項１〜５のいずれか１項に記載の電源装置において、
前記安定化電源部は、
ＤＣ−ＤＣコンバータであることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置の効率向上化の技術に関し、特に、ＤＣ−ＤＣコンバータにおける過電流検出による損失発生の低減に有効な技術に関する。
【背景技術】
【０００２】
ハードディスクドライブなどの電子装置には、安定化直流電源などとして、たとえば、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式のＤＣ−ＤＣコンバータが用いられているものがある。
【０００３】
この種のＤＣ−ＤＣコンバータには、負過電流が異常状態となっても、インダクタや該ＤＣ−ＤＣコンバータの出力素子などが破壊することを防止する過電流検出機能を備えるものがある。
【０００４】
負荷電流の異常状態は、負荷となる半導体集積回路装置、パワーＭＯＳＦＥＴの破壊、平滑化容量のパンクなど様々な要因が考えられ、異常負過電流のパターンも負荷短絡状態や経時的に重負荷になるなど様々な状態が想定される。
【０００５】
そのため、検出する負過電流が通常時に半導体集積回路装置に供給すべき電流であるか、なんらかの異常が発生した場合の電流であるかを精度よく判別できなければ、負荷の半導体集積回路装置やパワーＭＯＳＦＥＴは、ＤＣ−ＤＣコンバータの電流能力に対してオーバーマージンの破壊耐圧が必要になるか、逆に過電流を検出できずに素子が破壊に至る可能性がある。このため、高精度の平均負過電流検出手法が必要となる。
【０００６】
この平均負過電流検出する技術として、平均負荷電流を検出するものや、平均負荷電流を検出するものなどが知られている。
【０００７】
まず、平均負荷電流の検出技術では、平滑化インダクタと平滑化容量との間に直列に検出用抵抗を挿入し、該検出用抵抗の両端電圧をローパスフィルタによりｆＰＷＭ（可変パルス変調の周波数）周期の脈動を減衰させて負荷電流に近似させて、コンパレータで比較することで平均負荷電流を判別する。
【０００８】
続いて、コンパレータの判別結果を後段のデジタルフィルタにより検出時間をカウントし、設定時間に達したら、後段のＯＣ（Ｏｖｅｒ  Ｃｕｒｒｅｎｔ）回路でレギュレータをシャットダウンさせている。
【０００９】
また、平均負荷電流を検出する場合、電源とパワーＭＯＳＦＥＴのソースとの間に検出抵抗を挿入し、該検出用抵抗の両端電圧をローパスフィルタによりｆＰＷＭ周期の脈動を減衰させ、コンパレータで比較することで等価的に平均負荷電流を判別している。
【００１０】
電源電流は、スイッチング周期のＯＮ期間のみ流れるので矩形波状となり、上述したローパスフィルタよりフィルタリングを行うことにより負荷電流に近似させている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが、上記のようなＤＣ−ＤＣコンバータにおける異常電流の検出技術では、次のような問題点があることが本発明者により見い出された。
【００１２】
平均負荷電流を検出する場合には、平滑化インダクタに直列に検出抵抗を挿入しているため、常に負過電流×検出抵抗の損失が発生してしまうことになり、ＤＣ−ＤＣコンバータの高効率化の妨げになってしまうという問題がある。
【００１３】
また、電源電流を検出する場合、負荷電流を直接検出するよりも精度が劣ってしまうという問題がある。さらに、電源電流を平均化するためには、比較的大きなローパスフィルタが必要となり、ＤＣ−ＤＣコンバータの小型化の妨げとなってしまうという問題がある。
【００１４】
本発明の目的は、電流検出による損失を大幅に低減しながら、高精度に過電流検出を行うことのできる技術を提供することにある。
【００１５】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明は、安定化電源を生成する安定化電源部と、該安定化電源部が生成した安定化電源の平均負荷電流検出を行う電流検出部とを有し、該電流検出部は、電流検出を行う電流検出用抵抗と、任意の周期毎に制御信号を出力する制御部と、該制御部の制御信号に基づいて、任意の期間毎に電流検出用抵抗の両端電圧を保持するサンプル／ホールド部と、該サンプル／ホールド部がサンプリングした信号に含まれるＰＷＭ周期の脈動を減衰させるフィルタ部とを備えたものである。
【００１８】
また、本発明は、前記安定化電源部が、電圧変換を行う第１、および第２のスイッチング素子を有し、電流検出用抵抗は、一方の接続部が入力電源電圧に接続され、第１のスイッチング素子、および第２のスイッチング素子は、電流検出用抵抗の他方の接続部と基準電位との間に直列接続された構成よりなるものである。
【００１９】
さらに、本発明は、前記制御部が、第１のスイッチング素子がＯＮする期間に、サンプル／ホールド部が電流検出用抵抗の両端電圧をサンプリングするように制御信号を生成するものである。
【００２０】
また、本願のその他の発明の概要を簡単に示す。
【００２１】
本発明は、入力電源電圧と基準電位との間に直列接続され、電圧変換を行う第１、および第２のスイッチング素子を有し、安定化電源を生成する安定化電源部と、該安定化電源部が生成した安定化電源の平均負荷電流検出を行う電流検出部とを有し、該電流検出部は、任意の周期毎に制御信号を出力する制御部と、該制御部の制御信号に基づいて、任意の期間毎に第１のスイッチング素子の両接続部に発生する両端電圧を保持するサンプル／ホールド部と、該サンプル／ホールド部がサンプリングした信号に含まれるＰＷＭ周期の脈動を減衰させるフィルタ部とを備えたものである。
【００２２】
また、本発明は、前記制御部が、第１のスイッチング素子がＯＮする期間に、サンプル／ホールド部が電流検出用抵抗の両端電圧をサンプリングするように制御信号を生成するものである。
【００２３】
さらに、本発明は、前記安定化電源部が、ＤＣ−ＤＣコンバータよりなるものである。
【発明の効果】
【００２４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２５】
（１）電流検出の損失を低減しながら、高精度な電流検出を実現することができる。
【００２６】
（２）また、上記（１）により、電源装置の効率を向上させることができ、性能を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１によるＤＣ−ＤＣコンバータの構成例を示す説明図、図２は、図１のＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【００２９】
本実施の形態１において、電源装置１は、たとえば、ピーク電流モード制御方式のＤＣ−ＤＣコンバータからなり、半導体集積回路装置などに安定した電源を供給する。
【００３０】
電源装置１は、図１に示すように、過電流検出回路２、デジタルフィルタ３、コンパレータ４、オフセット電源回路５、電流検出モニタ部６、エラーアンプ７、ヒステリシスコンパレータ８、プリドライバ９、および電源生成部１０から構成されている。
【００３１】
電流検出モニタ部６は、静電容量素子Ｃ、抵抗Ｒ、スイッチ部ＳＷ、および論理積回路ＡＤからなる。電流検出部となる静電容量素子Ｃ、および抵抗Ｒは、フィルタ部となるローパスフィルタを構成し、同じく電流検出部となるスイッチ部ＳＷはサンプル／ホールド部となる。また、制御部となる論理積回路ＡＤは、スイッチ部ＳＷをＯＮ／ＯＦＦ制御する制御信号を生成する。
【００３２】
これら過電流検出回路２、デジタルフィルタ３、コンパレータ４、オフセット電源回路５、電流検出モニタ部６、エラーアンプ７、ヒステリシスコンパレータ８、ならびにプリドライバ９は、たとえば、半導体集積回路装置内に設けられた回路であり、電源生成部１０は、該半導体集積回路装置の外部に設けられた回路である。
【００３３】
電源生成部１０は、トランジスタ１１，１２、電流検出用抵抗１３、ローパスフィルタ部１４、平滑用コイル１５、フィードバック回路１６、および平滑用コンデンサ１７から構成されている。また、これらエラーアンプ７、ヒステリシスコンパレータ８、プリドライバ９、および電源生成部１０によって、ＤＣ−ＤＣコンバータである安定化電源部が構成されている。
【００３４】
第１のスイッチング素子であるトランジスタ１１は、ＰチャネルＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）−ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなる。第２のスイッチング素子であるトランジスタ１２は、ＮチャネルＭＯＳ−ＦＥＴからなる。
【００３５】
電流検出モニタ部６、静電容量素子Ｃの一方の接続部、およびコンパレータ４の正（＋）側入力端子には、半導体集積回路装置の外部端子Ｖｉｎを介して、入力電源電圧である電源電圧ＶＣＣが入力されるように接続されている。
【００３６】
また、半導体集積回路装置の外部端子ＩＳには、スイッチ部ＳＷの一方の接続部が接続されており、該スイッチ部ＳＷの他方の接続部には、抵抗Ｒの一方の接続部が接続されている。
【００３７】
抵抗Ｒの他方の接続部には、静電容量素子Ｃの他方の接続部、およびオフセット電源回路５の入力部が接続されている。オフセット電源回路５の出力部には、コンパレータ４の負（−）側入力端子が接続されている。オフセット電源回路５は、任意のオフセット電圧を生成し、コンパレータ４の負（−）側入力端子に印加する。
【００３８】
このコンパレータ４の出力部には、デジタルフィルタ３の入力部が接続されており、該デジタルフィルタ３の出力部には、過電流検出回路２が接続されている。
【００３９】
また、エラーアンプ７の負（−）側入力端子には、半導体集積回路装置の外部端子ＦＢが接続されており、該エラーアンプ７の正（＋）側入力端子には、半導体集積回路装置に設けられた基準電圧生成回路ＣＶが生成した基準電圧Ｖｒｅｆが入力されるように接続されている。
【００４０】
エラーアンプ７の出力部には、ヒステリシスコンパレータ８の正（＋）側入力端子が接続されており、該ヒステリシスコンパレータ８の負（−）側入力端子には、半導体集積回路装置の外部端子ＰＣが接続されている。
【００４１】
ヒステリシスコンパレータ８の出力部には、プリドライバ９の入力部、および論理積回路ＡＤの一方の入力部がそれぞれ接続されている。プリドライバ９の出力部には、半導体集積回路装置の外部端子ＯＵＴＰ，ＯＵＴＮ、ならびに論理積回路ＡＤの他方の入力部がそれぞれ接続されている。論理積回路ＡＤは、ヒステリシスコンパレータ８の出力信号とプリドライバ９の出力信号との論理積をとって、制御信号としてスイッチ部ＳＷの制御端子に出力する。
【００４２】
半導体集積回路装置の外部端子Ｖｉｎには、電流検出用抵抗１３の一方の接続部が接続されており、半導体集積回路装置の外部端子ＩＳには、電流検出用抵抗１３の他方の接続部が接続されている。
【００４３】
また、外部端子ＩＳには、トランジスタ１１の一方の接続部が接続されており、該トランジスタ１１の他方の接続部には、トランジスタ１２の一方の接続部が接続されている。このトランジスタ１２の他方の接続部には、基準電位ＶＳＳが接続されている。
【００４４】
トランジスタ１１のゲートには、外部端子ＯＵＴＰが接続されており、トランジスタ１２のゲートには、外部端子ＯＵＴＮが接続されている。トランジスタ１１とトランジスタ１２との接続部には、平滑用コイル１５の一方の接続部、およびローパスフィルタ部１４が接続されている。
【００４５】
ローパスフィルタ部１４は、抵抗Ｒｆ１，Ｒｆ２、および静電容量素子Ｃｆから構成されており、平滑用コイル１４に流れる電流に相似な電圧を出力する。
【００４６】
抵抗Ｒｆ１の一方の接続部には、平滑用コイル１５の一方の接続部が接続されており、該抵抗Ｒｆ１の他方の接続部には、静電容量素子Ｃｆの一方の接続部、ならびに抵抗Ｒｆ２の一方の接続部がそれぞれ接続されている。
【００４７】
静電容量素子Ｃｆの他方の接続部には、平滑用コイル１５の他方の接続部が接続されている。また、抵抗Ｒｆ２の一方の接続部には、外部端子ＰＣが接続されており、該抵抗Ｒｆ２の他方の接続部には、基準電位ＶＳＳが接続されている。
【００４８】
平滑用コイル１５の他方の接続部には、抵抗Ｒａ，Ｒｂからなるフィードバック回路１６、および平滑用コンデンサ１７の一方の接続部がそれぞれ接続されている。また、この平滑用コイル１５の他方の接続部が、電源装置１の出力部ＶＯＵＴとなる。
【００４９】
抵抗Ｒａの一方の接続部には、平滑用コイル１５の他方の接続部が接続が接続されており、該抵抗Ｒａの他方の接続部には、抵抗Ｒｂの一方の接続が接続されている。抵抗Ｒｂの他方の接続には、基準電位ＶＳＳが接続されており、抵抗Ｒａと抵抗Ｒｂとの接続には、外部端子ＰＣが接続されている。フィードバック回路１６は、電源装置１の出力電圧を抵抗Ｒａ，Ｒｂによって分圧して検出電圧として出力する。
【００５０】
エラーアンプ７は、基準電圧Ｖｒｅｆとフィードバック回路１５から出力されたフィードバック電圧とを比較して、その誤差を増幅して出力する。ヒステリシスコンパレータ８は、エラーアンプ７から出力された出力信号とローパスフィルタ部１４から出力された出力信号とを比較してその比較結果をプリドライバ９に出力する。
【００５１】
プリドライバ９は、ヒステリシスコンパレータ８から出力される出力信号に基づいて、トランジスタ１１，１２をそれぞれ駆動する制御信号を、該トランジスタ１０，１１のゲートに出力する。トランジスタ１１，１２は、プリドライバ９の制御信号に基づいて、ＯＮ／ＯＦＦを行い、任意の電圧を出力する。
【００５２】
次に、本実施の形態による電源装置１における過電流の検出の動作について説明する。
【００５３】
図２は、電源装置１における各部信号のタイミングチャートである。
【００５４】
図２においては、上方から下方にかけて、ヒステリシスコンパレータ８の出力信号ｃｏｍｐｏｕｔ、プリドライバ９の出力信号ＯＵＴｐｄ、論理積回路ＡＤの出力信号ＣＴ、平滑用コイル１５に流れる電流ＩＬ、電流検出用抵抗１３の両端部の電圧ＶＲｓ、スイッチ部ＳＷから出力されるサンプル／ホールド信号Ｓ／Ｈｏｕｔ、コンパレータ４の正（＋）側入力端子に入力される信号ｉｎｎ、コンパレータ４の負（−）側入力端子に入力される信号ｉｎｐ、出力部ＶＯＵＴから出力される電流Ｉｏ、および出力部ＶＯＵＴから出力される電圧Ｖｏの信号タイミングをそれぞれ示している。
【００５５】
始めに、正常動作が行われている図２の期間ｔ１における動作について説明する。
【００５６】
まず、期間ｔ１において、論理積回路ＡＤは、ヒステリシスコンパレータ８の出力信号ｃｏｍｐｏｕｔとプリドライバ９の出力信号ＯＵＴｐｄとの論理積である出力信号ＣＴをスイッチ部ＳＷに出力する。
【００５７】
サンプル／ホールド部となるスイッチ部ＳＷは、Ｈｉレベルの出力信号ＣＴが制御端子に入力されると導通（ＯＮ）状態となり、電流検出用抵抗１３の両端部の電圧ＶＲｓと同じ信号（インダクタ電流と等価な電源電流）をサンプル／ホールド信号Ｓ／Ｈｏｕｔとして出力する。
【００５８】
この場合、スイッチ部ＳＷを、出力信号ｃｏｍｏｕｔと出力信号ＯＵＴｐｄとの論理積信号によってＯＮさせることにより、トランジスタ１１，１２の動作時に発生するノイズなどをスイッチ部ＳＷが出力することを防止することができる。これによって、インダクタ電流相当分のみを精度よく検出することが可能となる。
【００５９】
スイッチ部ＳＷから出力されたサンプル／ホールド信号Ｓ／Ｈｏｕｔは、静電容量素子Ｃと抵抗Ｒとによって構成されたローパスフィルタによってフィルタリングされ、オフセット電源回路５によってオフセット電圧が印加されて信号ｉｎｎとしてコンパレータ４に入力される。
【００６０】
このように、サンプル／ホールド信号Ｓ／Ｈｏｕｔにローパスフィルタによるフィルタリングを行うことにより、インダクタ電流のｆＰＷＭ周期の脈動成分を減衰させることができ、判別精度を高くすることができる。
【００６１】
また、スイッチ部ＳＷは、出力信号ＣＴがＬｏレベルとなると、非導通（ＯＦＦ）状態となり、スイッチ部ＳＷがＯＦＦとなる直前の最終値を保持することで電源電流からインダクタ電流を近似的に再現する。
【００６２】
コンパレータ４は、信号ｉｎｎと信号ｉｎｐとを比較し、その比較結果をデジタルフィルタ３に出力する。正常の動作状態では、オフセット電圧が印加された信号ｉｎｎは、信号ｉｎｐよりも高い電圧レベルとなっている。
【００６３】
その後、図２の期間ｔ２において、何らかの理由によって、電源装置１に過電流が流れはじめると、出力部ＶＯＵＴから出力される電流Ｉｏが増加するに従って、電流検出用抵抗１３の両端部の電圧ＶＲｓの電圧レベルも大きくなる。
【００６４】
電圧ＶＲｓの電圧レベルが大きくなると、スイッチ部ＳＷから出力されるサンプル／ホールド信号Ｓ／Ｈｏｕｔの電圧レベルが低下し、最終的に信号ｉｎｐと信号ｉｎｎとの電圧レベルが逆転することになる。
【００６５】
それにより、コンパレータ４は、信号ｉｎｐが信号ｉｎｎよりも電圧レベルが高いことを示す反転信号をデジタルフィルタ３に出力する。デジタルフィルタ３は、任意の時間が経過しても、コンパレータ４の出力信号に変化がなければ、過電流検出回路２に検出信号を出力する。
【００６６】
続いて、図２の期間ｔ３において、過電流検出回路２は、デジタルフィルタ３からの検出信号を受けると、電源装置１に過電流が流れていると判断し、基準電圧生成回路ＣＶに対して制御信号を出力する。
【００６７】
基準電圧生成回路ＣＶは、制御信号を受けてエラーアンプ７に出力する基準電圧Ｖｒｅｆを供給停止とし、電源装置１の動作が停止する。
【００６８】
それにより、本実施の形態によれば、電流検出用抵抗１３を、電源電圧ＶＣＣとトランジスタ１１の一方の接続部（ソース端子）との間に設けたことにより、該電流検出用抵抗１３による損失が、トランジスタ１１のＯＮ期間のみとなるので、電流検出による損失を低減することができる。
【００６９】
また、サンプル／ホールド部とローパスフィルタとで構成される電流検出モニタ部６を設けたことにより、過電流検出を高精度で検出することができる。
【００７０】
（実施の形態２）
図３は、本発明の実施の形態２による電源装置の構成例を示す説明図である。
【００７１】
本実施の形態２において、電源装置１は、図３に示すように、過電流検出回路２、デジタルフィルタ３、コンパレータ４、オフセット電源回路５、電流検出モニタ部６、エラーアンプ７、ヒステリシスコンパレータ８、プリドライバ９、および電源生成部１０からなる前記実施の形態１と同様の構成に、インバータ１８とセンス用のＮチャネルＭＯＳからなるトランジスタ１９とが新たに追加された構成となっている。
【００７２】
電流検出モニタ部６の構成も前記実施の形態１と同様に、静電容量素子Ｃ、抵抗Ｒ、スイッチ部ＳＷ、および論理積回路ＡＤからなり、電源生成部１０も同様に、トランジスタ１１，１２、電流検出用抵抗１３、ローパスフィルタ部１４、平滑用コイル１５、フィードバック回路１６、および平滑用コンデンサ１７から構成されている。
【００７３】
また、本実施の形態２では、過電流検出回路２、デジタルフィルタ３、コンパレータ４、オフセット電源回路５、電流検出モニタ部６、エラーアンプ７、ヒステリシスコンパレータ８、プリドライバ９、インバータ１８、トランジスタ１９、および電源生成部１０のうちのトランジスタ１１，１２、電流検出用抵抗１３が、たとえば、半導体集積回路装置内に設けられた回路であり、残りの電源生成部１０であるローパスフィルタ部１４、平滑用コイル１５、フィードバック回路１６、および平滑用コンデンサ１７が、該半導体集積回路装置の外部に設けられた回路となっている。
【００７４】
半導体集積回路装置の外部端子Ｖｉｎには、電流検出用抵抗１３の一方の接続部が接続されており、該電流検出用抵抗１３の他方の接続部には、トランジスタ１９の一方の接続部が接続されている。
【００７５】
トランジスタ１９の他方の接続部には、トランジスタ１１とトランジスタ１２との接続部が接続されており、この接続部には、半導体集積回路装置の外部端子ＯＵＴが接続されている。この外部端子ＯＵＴには、平滑用コイル１５の一方の接続部が接続されている。
【００７６】
インバータ１８の入力部には、プリドライバ９の出力部が接続されており、該インバータ１８の出力部には、トランジスタ１２のゲートが接続されている。プリドライバ９の出力部には、論理積回路ＡＤの他方の入力部、トランジスタ１９のゲート、およびトランジスタ１１のゲートがそれぞれ接続されている。
【００７７】
トランジスタ１１は、前記実施の形態１ではＰチャネルのＭＯＳＦＥＴであったが、ここでは、ＮチャネルＭＯＳＦＥＴからなる。また、その他の接続構成については、前記実施の形態１の図１と同様であるので、説明は省略する。
【００７８】
この場合、トランジスタ１９は、トランジスタ１１と同期してＯＮ／ＯＦＦし、該トランジスタ１９のＯＮ期間のみ、電流検出用抵抗１３に検出用の電流が流れることになる。
【００７９】
それにより、本実施の形態２においても、電流検出用抵抗１３による損失を低減しながら、過電流を高精度に検出することができる。
【００８０】
（実施の形態３）
図４は、本発明の実施の形態３による電源装置の構成例を示す説明図、図５は、図４の電源装置における各部信号のタイミングチャートである。
【００８１】
本実施の形態３において、電源装置１は、図４に示すように、前記実施の形態２の過電流検出回路２、デジタルフィルタ３、コンパレータ４、電流検出モニタ部６、エラーアンプ７、プリドライバ９、電源生成部１０、およびインバータ１８からなる構成に、エラーアンプ２０、コンパレータ２１、三角波発生器２２が新たに追加された構成となっており、平均電流モード制御方式のＤＣ−ＤＣコンバータからなる。また、電流検出モニタ部６には、コンパレータ２３が新たに追加されている。
【００８２】
また、電源生成部１０は、平滑用コイル１５、フィードバック回路１６、および平滑用コンデンサ１７から構成されている。
【００８３】
半導体集積回路装置の外部端子Ｖｉｎには、トランジスタ１１の一方の接続部、コンパレータ２３の正（＋）側入力端子、および静電容量素子Ｃの一方の接続部がそれぞれ接続されている。
【００８４】
また、スイッチ部ＳＷの一方の接続には、半導体集積回路装置の外部端子ＯＵＴが接続されている。この外部端子ＯＵＴには、トランジスタ１１，１２の接続部、および平滑用コイル１５の一方の接続部がそれぞれ接続されている。
【００８５】
スイッチ部ＳＷの他方の接続部には、抵抗Ｒの一方の接続部が接続されており、該抵抗Ｒの他方の接続部には、コンパレータ２３の負（−）側入力端子が接続されている。このコンパレータ２３の正（＋）側入力端子と負（−）側入力端子とには、静電容量素子Ｃが並列接続されている。
【００８６】
そして、コンパレータ２３の出力部には、コンパレータ４の正（＋）側入力端子、ならびにエラーアンプ２０の負（−）側入力端子がそれぞれ接続されている。コンパレータ２３は、正（＋）側入力端子と負（−）側入力端子とに入力される電圧差を増幅して出力する。コンパレータ４の負（−）側入力端子には、基準電圧生成回路ＶＣが生成した基準電圧Ｖｒｅｆが入力されるように接続されている。
【００８７】
コンパレータ２１の正（＋）側入力端子には、三角波発生器２２が生成した三角波が入力されるように接続されており、該コンパレータ２１の負（−）側入力端子には、エラーアンプ２０の出力信号が入力されるように接続されている。
【００８８】
さらに、本実施の形態３では、フィードバック回路１６が、半導体集積回路装置の内部に設けられた構成となっている。その他の接続構成については、前記実施の形態２の図３と同様であるので、説明は省略する。
【００８９】
図５は、図４の電源装置１における各部信号のタイミングチャートである。図５においては、上方から下方にかけて、平滑用コイル１５に流れる電流ＩＬ、コンパレータ２３の負（−）側入力端子に入力される信号ｉｎｐ、スイッチ部ＳＷから出力されるサンプル／ホールド信号Ｓ／Ｈｏｕｔ、コンパレータ２３の正（＋）側入力端子に入力される信号ｉｎｎ、コンパレータ２３から出力される出力信号ｃｏｍｐｏｕｔ１、三角波発生器２２が生成する三角波、コンパレータ２１から出力される出力信号ｃｏｍｐｏｕｔ、出力部ＶＯＵＴから出力される電流Ｉｏ、および出力部ＶＯＵＴから出力される電圧Ｖｏの信号タイミングをそれぞれ示している。
【００９０】
始めに、正常動作が行われている図５の期間ｔ４における動作について説明する。
【００９１】
まず、期間ｔ４において、エラーアンプ７は、基準電圧Ｖｒｅｆとフィードバック回路１６から出力されたフィードバック電圧とを比較して、その誤差を増幅してエラーアンプ２０に出力する。
【００９２】
エラーアンプ２０は、エラーアンプ７の出力信号とコンパレータ２３の出力信号ｃｏｍｐｏｕｔ１との誤差を増幅し、コンパレータ２１に出力する。コンパレータ２１は、エラーアンプ２０の出力信号ｇｍｏｕｔと三角波発生器２２から出力される三角波とを比較し、三角波の電圧レベルがエラーアンプ２０の出力信号の電圧レベルよりも高ければ、Ｈｉレベルの出力信号ｃｏｍｐｏｕｔを出力し、低ければ、Ｌｏレベルの出力信号ｃｏｍｐｏｕｔを出力する。
【００９３】
また、論理積回路ＡＤは、ヒステリシスコンパレータ８の出力信号ｃｏｍｐｏｕｔとインバータ１８の出力信号との論理積をとり、その演算結果の信号をスイッチ部ＳＷに出力する。
【００９４】
サンプル／ホールド部となるスイッチ部ＳＷは、Ｈｉレベルの信号が制御端子に入力されると導通（ＯＮ）状態となり、トランジスタ１１の両接続部（ソース−ドレイン間）に発生する電圧をサンプル／ホールド信号Ｓ／Ｈｏｕｔとして出力する。
【００９５】
スイッチ部ＳＷから出力されたサンプル／ホールド信号Ｓ／Ｈｏｕｔは、静電容量素子Ｃと抵抗Ｒとによって構成されたローパスフィルタによってフィルタリングされ、オフセット電源回路５によってオフセット電圧が印加されて信号ｉｎｎとしてコンパレータ４に入力される。
【００９６】
コンパレータ２３は、信号ｉｎｎと信号ｉｎｐとの差を増幅して出力信号ｇｍｏｕｔとしてコンパレータ４に出力する。電源装置１が正常動作している場合には、たとえば、出力信号ｇｍｏｕｔが基準電圧Ｖｒｅｆよりも低くなっており、コンパレータ４の出力信号は、Ｌｏレベルとなっている。
【００９７】
その後、図５の期間ｔ５において、何らかの理由によって、電源装置１に過電流が流れはじめると、出力部ＶＯＵＴから出力される電流Ｉｏが増加するに従って、トランジスタ１１のソース−ドレイン間に発生する電圧も大きくなり、信号ｉｎｐと信号ｉｎｎとの電位差も大きくなる。
【００９８】
よって、コンパレータ２３の出力信号の電圧レベルも高くなっていき、出力信号ｇｍｏｕｔが基準電圧Ｖｒｅｆよりも高くなると、コンパレータ４の出力信号が反転してＨｉレベルとなる。デジタルフィルタ３は、任意の時間が経過しても、コンパレータ４の出力信号に変化がなければ、過電流検出回路２に検出信号を出力する。
【００９９】
そして、図５の期間ｔ６において、過電流検出回路２は、デジタルフィルタ３からの検出信号を受けると、電源装置１に過電流が流れていると判断し、基準電圧生成回路ＣＶに対して制御信号を出力し、基準電圧Ｖｒｅｆの生成を強制停止させる。
【０１００】
それにより、本実施の形態３によっても、電流検出用抵抗１３による損失を低減しながら、過電流を高精度に検出することができる。
【０１０１】
また、ピーク電流モード制御方式に比べて、サブハーモニック発振がなく、出力脈動の少ない広いＰＷＭ変調の範囲を得ることが可能となる。
【０１０２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０３】
本発明は、電子装置に安定化電源を供給するＤＣ−ＤＣコンバータなどの電源装置に適している。
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施の形態１による電源装置の構成例を示す説明図である。
【図２】図１の電源装置における各部信号のタイミングチャートである。
【図３】本発明の実施の形態２による電源装置の構成例を示す説明図である。
【図４】本発明の実施の形態３による電源装置の構成例を示す説明図である。
【図５】図４の電源装置における各部信号のタイミングチャートである。
【符号の説明】
【０１０５】
１  電源装置
２  過電流検出回路
３  デジタルフィルタ
４  コンパレータ
５  オフセット電源回路
６  電流検出モニタ部
７  エラーアンプ
８  ヒステリシスコンパレータ
９  プリドライバ
１０  電源生成部
１１，１２  トランジスタ
１３  電流検出用抵抗
１４  ローパスフィルタ部
１５  平滑用コイル
１６  フィードバック回路
１７  平滑用コンデンサ
１８  インバータ
１９  トランジスタ
２０  エラーアンプ
２１  コンパレータ
２２  三角波発生器
２３  コンパレータ
Ｃ  静電容量素子
Ｒ  抵抗
ＳＷ  スイッチ部
ＡＤ  論理積回路
Ｒｆ１，Ｒｆ２  抵抗
Ｃｆ  静電容量素子
Ｒａ，Ｒｂ  抵抗
【図１】
2009207242.tif 000003
【図２】
2009207242.tif 000004
【図３】
2009207242.tif 000005
【図４】
2009207242.tif 000006
【図５】
2009207242.tif 000007