(57)【要約】【課題】素子搭載用基板に半導体素子を搭載したときの接続信頼性を高める。【解決手段】半導体モジュール１０は、素子搭載用基板２０およびこれに搭載された半導体素子５０を備える。樹脂基板２２の一方の主表面Ｓ１には、半導体素子５０に設けられた外部電極５２の位置に対応して複数箇所に基板電極２８が設けられている。基板電極２８には樹脂基板２２を貫通する貫通孔２４が形成されている。貫通孔２４は、基板電極２８の中央部分に開口部を有する。はんだボール４０の一部は、貫通孔２４に入り込んでいる。【選択図】図１
2009088023.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の一方の主表面の複数箇所に設けられ、半導体素子を接続するための基板電極と、
を備え、
前記基板電極の領域内に前記基板の主表面より下方に達する凹部が設けられていることを特徴とする素子搭載用基板。
【請求項２】
前記凹部が前記基板を貫通していることを特徴とする請求項１に記載の素子搭載用基板。
【請求項３】
前記基板の他方の主表面に設けられた配線層と、
前記凹部を通じて前記基板電極と前記配線層とを電気的に接続する導体と、
をさらに備えることを特徴とする請求項２に記載の素子搭載用基板。
【請求項４】
前記基板電極の周縁部分と前記基板の前記主表面との間に隙間が設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の素子搭載用基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の素子搭載用基板と、
前記素子搭載用基板に設けられた前記電極と接合部材によって電気的に接続された外部電極が設けられた半導体素子と、
を備えることを特徴とする半導体モジュール。
【請求項６】
前記接合部材の一部が前記素子搭載用基板の一方の主表面より下方にあることを特徴とする請求項５に記載の半導体モジュール。
【請求項７】
基板の一方の主表面の複数箇所に凹部を形成する工程と、
前記凹部が開口するように前記凹部の周囲の前記主表面に基板電極を形成する工程と、
前記基板電極の上に接合部材を介して半導体素子を載置する工程と、
加熱により前記接合部材を溶融させ、前記凹部に余分な接合部材を入り込ませた状態で前記半導体素子に設けられた外部電極と前記基板電極とを電気的に接続する工程と、
を備えることを特徴とする半導体モジュールの製造方法。
【請求項８】
前記基板電極の周縁部分と前記基板の前記主表面との間に隙間を形成した後、前記接合部材を用いて前記半導体素子に設けられた前記外部電極と前記基板電極とを電気的に接続することを特徴とする請求項７に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板に半導体素子が搭載された半導体モジュールに関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型薄型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。
【０００３】
図１０は、樹脂基板に半導体素子（ＬＳＩチップ）が実装された半導体モジュールの従来構造を示す。樹脂基板９００の一方の主表面に半導体素子９１０を実装するための端子９０２が設けられている。また、樹脂基板９００の他方の主表面には、配線層９０４がパターニングされている。端子９０２と配線層９０４とは、樹脂基板９００に設けられた貫通孔に形成されたビア９０６によって電気的に接続されている。半導体素子９１０に設けられた外部電極９１２と、端子９０２とは、はんだボール９２０により電気的に接続されている。半導体素子９１０と樹脂基板９００との間にはアンダーフィル９３０が充填されている。
【０００４】
半導体素子９１０を樹脂基板９００に実装する工程では、リフローによりはんだボール９２０を溶融させることにより、半導体素子９１０に設けられた外部電極９１２と、端子９０２とが接続される。
【特許文献１】特開２００５−１８３４６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の半導体モジュールでは、樹脂基板の熱膨張係数が半導体素子に比べて大きいため、リフロー工程において熱が加わると、樹脂基板に反りが生じることがある。樹脂基板に反りが生じた状態では、半導体素子と樹脂基板との間の距離に場所によってばらつきが生じてしまう。このため、半導体素子と樹脂基板との間の距離が相対的に長くなっている場所において、はんだボールの径が足りなくなり、半導体素子の外部電極と、樹脂基板の端子との接続信頼性が低下するという問題がある。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、ろう材を用いて基板に半導体素子を実装する際の接続信頼性を向上させることができる技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、基板と、基板の一方の主表面の複数箇所に設けられ、半導体素子を接続するための基板電極と、を備え、基板電極の領域内に基板の主表面より下方に達する凹部が設けられていることを特徴とする。
【０００８】
これによれば、素子搭載用基板に半導体素子を実装したときに、基板と半導体素子との間隔が相対的に狭い部分では、より多くのはんだが凹部の中に入り込む。これにより、半導体素子と基板との間隔が全体的に近くなり、基板に設けられた基板電極と半導体素子との間隔が相対的に広がっている部分では、間隔が縮まる。この結果、基板に反りが生じた場合にも、基板の基板電極と半導体素子との電気な接続をより確実にすることができる。
【０００９】
上記態様の素子搭載用基板において、凹部が基板を貫通していてもよい。また、基板の他方の主表面に設けられた配線層と、凹部を通じて基板電極と配線層とを電気的に接続する導体と、をさらに備えもよい。また、電基板極の周縁部分と基板の主表面との間に隙間が設けられていてもよい。
【００１０】
本発明の他の態様は、半導体モジュールである。当該半導体モジュールは、上記いずれかの態様の素子搭載用基板と、当該素子搭載用基板に設けられた電極と接合部材によって電気的に接続された外部電極が設けられた半導体素子と、を備えることを特徴とする。
【００１１】
これによれば、基板と半導体素子との間隔が相対的に狭い部分では、より多くのはんだが凹部の中に入り込む。これにより、半導体素子と基板との間隔が全体的に近くなり、基板に設けられた基板電極と半導体素子との間隔が相対的に広がっている部分では、間隔が縮まる。この結果、基板に反りが生じた場合にも、基板の基板電極と半導体素子との電気な接続をより確実にし、半導体モジュールの接続信頼性を向上させることができる。
【００１２】
なお、上記態様の半導体モジュールにおいて、接合部材の一部が素子搭載用基板の一方の主表面より下方にあってもよい。
【００１３】
本発明の他の態様は、半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、基板の一方の主表面の複数箇所に凹部を形成する工程と、凹部が開口するように凹部の周囲の主表面に基板電極を形成する工程と、基板電極の上に接合部材を介して半導体素子を載置する工程と、加熱により接合部材を溶融させ、凹部に余分な接合部材を入り込ませた状態で半導体素子に設けられた外部電極と基板電極とを電気的に接続する工程と、を備えることを特徴とする。
【００１４】
上記態様の半導体モジュールの製造方法において、基板電極の周縁部分と基板の主表面との間に隙間を形成した後、接合部材を用いて半導体素子に設けられた外部電極と基板電極とを電気的に接続してもよい。
【００１５】
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
【発明の効果】
【００１６】
本発明によれば、素子搭載用基板に半導体素子を搭載したときの接続信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
（実施の形態１）
図１は、実施の形態１に係る素子搭載用基板２０およびこれを用いた半導体モジュール１０の構成を示す概略断面図である。半導体モジュール１０は、素子搭載用基板２０およびこれに搭載された半導体素子５０を備える。
【００１９】
素子搭載用基板２０は、絶縁樹脂で形成された樹脂基板２２を有する。樹脂基板２２を形成する絶縁樹脂として、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。半導体モジュール１０の放熱性向上の観点から、絶縁樹脂は高熱伝導性を有することが望ましい。このため、樹脂基板２２は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有することが好ましい。
【００２０】
樹脂基板２２の一方の主表面Ｓ１には、複数箇所に基板電極２８が設けられている。基板電極２８は、たとえば、銅などの金属により形成されている。基板電極２８が設けられる位置は、搭載すべき半導体素子５０に設けられた外部電極５２の位置に対応している。基板電極２８の設置位置に対応して、樹脂基板２２を貫通する貫通孔２４が形成されている。貫通孔２４は、基板電極２８の中央部分に開口部を有する。
【００２１】
樹脂基板２２の他方の主表面Ｓ２には、所定パターンの配線層３０が設けられている。配線層３０は、たとえば、銅などの金属により形成されている。基板電極２８と配線層３０とは、貫通孔２４の内壁に設けられた銅などの金属からなるビア３２により電気的に接続されている。
【００２２】
半導体素子５０は、たとえば、ＬＳＩチップなどの能動素子である。半導体素子５０の裏面の所定位置には、電気接続用の外部電極５２が設けられている。外部電極５２と基板電極２８とは、はんだボール４０を介して電気的に接続されている。はんだボール４０の一部は、貫通孔２４に入り込んでいる。
【００２３】
半導体素子５０と樹脂基板２２との間にはアンダーフィル６０が充填されている。アンダーフィル６０として、エポキシ樹脂などの熱硬化性樹脂を用いることができる。アンダーフィル６０により、基板電極２８、外部電極５２およびはんだボール４０が保護されるとともに、半導体素子５０と樹脂基板２２との間に働く応力が緩和されるため、半導体モジュール１０の接続信頼性がより向上する。
【００２４】
（製造方法）
図２および図３は、実施の形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【００２５】
まず、図２（Ａ）に示すように、絶縁樹脂で形成された樹脂基板２２を用意する。絶縁樹脂としては、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。半導体モジュールの放熱性向上の観点から、絶縁樹脂は高熱伝導性を有することが望ましい。このため、樹脂基板２２は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有することが好ましい。樹脂基板２２の厚さは、特に限定されないが、たとえば、１００μｍである。
【００２６】
次に、図２（Ｂ）に示すように、樹脂基板２２の所定位置に貫通孔２４を形成する。貫通孔２４を形成する方法としては、レーザ加工、ドリル等による機械加工が挙げられる。貫通孔２４の径は、たとえば、１００μｍである。なお、貫通孔２４が形成される位置は、実装される半導体素子に設けられた外部電極の位置に対応するように設計される。
【００２７】
次に、図２（Ｃ）に示すように、樹脂基板２２の両主表面の上および貫通孔２４の内壁上に金属膜２６を形成する。具体的には、金属膜２６は、無電解めっきで数μｍの薄膜を成膜した後、電解めっきにて厚膜化することにより形成される。金属膜２６に用いられる金属は、導電性が高い性質を有することが望ましく、銅が好適に用いられる。金属膜２６の厚さは、たとえば、１５μｍである。これにより、貫通孔２４の内径は７０μｍとなる。
【００２８】
次に、図２（Ｄ）に示すように、リソグラフィ法およびエッチング法を用いて金属膜２６を加工することにより、樹脂基板２２の一方の主表面に所定パターンの基板電極（ランド）２８を形成する。金属膜２６をエッチングする手法としては、塩化鉄などによるウェットエッチングが好ましい。より具体的には、基板電極２８は、樹脂基板２２の一方の主表面において、貫通孔２４の開口部分の周囲の金属膜２６を選択的に残存させることにより形成される。なお、樹脂基板２２の他方の主表面に関しては、樹脂基板２２の一方の主表面と同様な基板電極を形成してもよく、所定パターンの配線層を形成してもよい。本実施の形態では、樹脂基板２２の他方の主表面に所定パターンの配線層３０を形成する。
【００２９】
なお、貫通孔２４の内壁上に形成された金属膜は、エッチング時にマスクにより保護され、基板電極２８と配線層３０とを電気的に接続するビア３２となる。以上の工程により、素子搭載用基板２０が製造される。
【００３０】
次に、図３（Ａ）に示すように、基板電極２８の上にはんだボール４０および半導体素子５０を載置する。はんだボール４０の径は、たとえば、３００μｍである。半導体素子５０は、たとえば、ＬＳＩチップである。半導体素子５０には、電気的な接続を取るための外部電極５２が形成されている。外部電極５２の径は、たとえば、１００μｍである。接合部材としてのはんだボール４０は、基板電極２８および外部電極５２の両方に接するように配設される。
【００３１】
続いて、基板電極２８の上にはんだボール４０および半導体素子５０を載置した状態で、半導体素子５０と素子搭載用基板２０とを押圧する。押圧時の加重は、たとえば１００ｇｆである。樹脂基板２２に設けられた基板電極２８とはんだボール４０、および半導体素子５０の外部電極５２とはんだボール４０とが確実に位置決めされる。
【００３２】
次に、図３（Ｂ）に示すように、樹脂基板２２の上にはんだボール４０および半導体素子５０を搭載した状態で加熱処理を施し、リフロー工程を実施する。リフロー工程では、たとえば、２２０℃を４０秒間保持した後、約１０秒間かけて２４０℃に到達させ、その後は、加熱を終了する。リフロー工程では半導体素子５０には加重がかけられておらず、半導体素子５０は自重のみで樹脂基板２２に搭載されている。ここでは、リフロー工程での加熱処理により樹脂基板２２に反りが発生する場合が例示されている。この場合には、樹脂基板２２上の基板電極２８と半導体素子５０の外部電極との間隔にばらつきが生じる。このため、従来の半導体モジュールでは、基板に設けられた電極と半導体素子に設けられた電極との間隔が広がる箇所では、はんだボールによる電気的な接続が途切れる場合がある。ところが、本実施の形態の半導体モジュールでは、樹脂基板２２と半導体素子５０との間隔が相対的に狭い部分において、より多くのはんだが貫通孔２４の中に入り込むことにより、半導体素子５０と樹脂基板２２との間隔が全体的に近くなる。半導体素子５０と樹脂基板２２との平均間隔は約７０μｍである。これにより、樹脂基板２２に設けられた基板電極２８と半導体素子５０の外部電極５２との間隔が相対的に広がっている部分においても間隔が縮まるため、はんだボール４０による電気な接続をより確実にすることができる。また、言い換えると、基板電極２８と外部電極５２との間に接続に十分なはんだが残存し、貫通孔２４に余分なはんだが入り込むことにより、はんだボール４０による電気な接続がより確実となる。
【００３３】
次に、図３（Ｃ）に示すように、半導体素子５０と樹脂基板２２との間にアンダーフィル６０を充填する。アンダーフィル６０としては、エポキシ樹脂などの熱硬化性樹脂を用いることができる。
【００３４】
以上の工程により、実施の形態１に係る半導体モジュールを製造することができる。本実施の形態の素子搭載用基板および半導体モジュールによれば、樹脂基板２２と半導体素子５０との間隔が相対的に狭い部分では、より多くのはんだが貫通孔２４の中に入り込んでいる。これにより、半導体素子５０と樹脂基板２２との間隔が全体的に近くなり、樹脂基板２２に設けられた基板電極２８と半導体素子５０の外部電極５２との間隔が相対的に広がっている部分では、間隔が縮まっている。この結果、樹脂基板２２に反りが生じた場合にも、樹脂基板２２の基板電極２８と半導体素子５０の外部電極５２との電気な接続をより確実にし、半導体モジュールの接続信頼性を向上させることができる。
【００３５】
（実施の形態２）
図４は、実施の形態２に係る素子搭載用基板２０およびこれを用いた半導体モジュール１０の構成を示す概略断面図である。実施の形態２に係る素子搭載用基板２０およびこれを用いた半導体モジュール１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態２の説明では、実施の形態１と同様な構成については同様な符号を付し、説明を適宜省略する。
【００３６】
実施の形態２に係る素子搭載用基板２０では、主表面Ｓ１側の貫通孔２４の端部が開口部となっているのに対して、主表面Ｓ２の側の貫通孔２４の端部が配線層３０により塞がれている。すなわち、ビア３２は、いわゆるブラインドビアである。
【００３７】
本実施の形態の素子搭載用基板および半導体モジュールによれば、実施の形態１と同様な効果を得ることができる。また、本実施の形態の素子搭載用基板を多層配線基板の上層部分に適用することにより、多層配線基板を有する半導体モジュールの接続信頼性を向上させることができる。
【００３８】
（製造方法）
まず、図５（Ａ）に示すように、両方の主表面が銅などの金属膜２６で被覆された樹脂基板２２を用意する。
【００３９】
次に、図５（Ｂ）に示すように、樹脂基板２２の一方の主表面に設けられた金属膜２６をリソグラフィ法およびエッチング法を用いて選択的に除去することにより、所定位置において樹脂基板２２が露出するような開口部２００を形成する。なお、開口部２００が形成される位置は、実装される半導体素子に設けられた外部電極の位置に対応するように設計される。金属膜２６をエッチングする手法としては、塩化鉄などによるウェットエッチングが好ましい。
【００４０】
次に、図５（Ｃ）に示すように、樹脂基板２２の所定位置に開口部２００を一方の端部とし、他方の端部が金属膜２６で塞がれた貫通孔２４を形成する。貫通孔２４を形成する方法としては、レーザ加工、ドリル等による機械加工が挙げられる。開口部２００から樹脂基板２２を徐々に掘削し、掘削により生じた孔が樹脂基板２２の他方の主表面の金属膜２６に達した時点で掘削を停止させることにより貫通孔２４を形成することができる。貫通孔２４の径は、たとえば、１００μｍである。
【００４１】
次に、図５（Ｄ）に示すように、貫通孔２４の内壁上に無電解めっき等の方法を用いて金属膜２６をさらに形成する。金属膜２６に用いられる金属は、導電性が高い性質を有することが望ましく、銅が好適に用いられる。金属膜２６の厚さは、たとえば、１５μｍである。これにより、貫通孔２４の内径は７０μｍとなる。
【００４２】
次に、図５（Ｅ）に示すように、リソグラフィ法およびエッチング法を用いて金属膜２６を加工することにより、樹脂基板２２の一方の主表面に所定パターンの基板電極（ランド）２８を形成する。金属膜２６をエッチングする手法としては、塩化鉄などによるウェットエッチングが好ましい。より具体的には、基板電極２８は、樹脂基板２２の一方の主表面において、貫通孔２４の開口部分の周囲の金属膜２６を選択的に残存させることにより形成される。一方、樹脂基板２２の他方の主表面において、所定パターンの配線層３０を形成する。配線層３０は、貫通孔２４の他方の端部が塞がれるようにパターニングされる。以上の工程により実施の形態２に係る素子搭載用基板２０が製造される。
【００４３】
この素子搭載用基板２０を用いて、実施の形態１で説明した図３（Ａ）〜図３（Ｂ）と同様な工程を実施することにより、図４に示す半導体モジュールを製造することができる。また、図５（Ｅ）の工程の後、得られた素子搭載用基板２０を別途用意した樹脂基板および配線層からなる（多層）配線基板の上に積層することにより、素子搭載用基板２０を多層化することが可能である。多層化された素子搭載用基板２０を用いて、実施の形態１で説明した図３（Ａ）〜図３（Ｂ）と同様な工程を実施することにより、図６に示すような、多層化された素子搭載用基板２０を有する半導体モジュール１０を製造することができる。なお、多層化された素子搭載用基板２０では、樹脂基板２２を介して設けられた配線層３０どうしがビア（図示せず）により接続される。
【００４４】
（実施の形態３）
図７は、実施の形態３に係る素子搭載用基板２０およびこれを用いた半導体モジュール１０の構成を示す概略断面図である。実施の形態３に係る素子搭載用基板２０およびこれを用いた半導体モジュール１０の基本的な構成は、実施の形態１と同様である。このため、実施の形態２の説明では、実施の形態１と同様な構成については同様な符号を付し、説明を適宜省略する。
【００４５】
実施の形態３に係る素子搭載用基板２０では、基板電極２８の周縁部分と樹脂基板２２の主表面Ｓ１との間に隙間３００が設けられている。言い換えると、基板電極２８の裏面において、樹脂基板２２に段差が設けられている。隙間３００には、はんだボール４０がまわり込んでいる。これによれば、隙間３００にまわり込んだはんだによりアンカー効果が働くため、はんだボール４０と基板電極２８との間の接続強度が向上する。
【００４６】
（製造方法）
図８は、実施の形態３に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。実施の形態３に係る半導体モジュールの製造方法では、まず、実施の形態１で説明した図２（Ａ）〜図２（Ｄ）と同様な工程が実施される。
【００４７】
この後、図８（Ａ）に示すように、樹脂基板２２の主表面Ｓ１をウエットエッチングすることにより、主表面Ｓ１の高さが基板電極２８の裏面より低くなるように加工する。このとき、基板電極２８の周縁部分の裏面側にある樹脂基板２２の一部もエッチングされるため、基板電極２８の周縁部分の裏面と樹脂基板２２の主表面Ｓ１との間に隙間３００が形成される。言い換えると、基板電極２８の周縁部分の裏面側の樹脂基板２２に段差が設けられている。
【００４８】
次に、図８（Ｂ）に示すように、基板電極２８の上にはんだボール４０および半導体素子５０を載置する。はんだボール４０の径は、たとえば、３００μｍである。半導体素子５０は、たとえば、ＬＳＩチップである。半導体素子５０には、電気的な接続を取るための外部電極５２が形成されている。接合部材としてのはんだボール４０は、基板電極２８および外部電極５２の両方に接するように配設される。
【００４９】
次に、図８（Ｃ）に示すように、樹脂基板２２の上にはんだボール４０および半導体素子５０を搭載した状態で加熱処理を施し、リフロー工程を実施する。ここでは、リフロー工程での加熱処理により樹脂基板２２に反りが発生する場合が例示されている。この場合には、樹脂基板２２上の基板電極２８と半導体素子５０の外部電極との間隔にばらつきが生じる。このため、従来の半導体モジュールでは、基板に設けられた電極と半導体素子に設けられた電極との間隔が広がる箇所では、はんだボールによる電気的な接続が途切れる場合がある。ところが、本実施の形態の半導体モジュールでは、樹脂基板２２と半導体素子５０との間隔が相対的に狭い部分において、より多くのはんだが貫通孔２４の中に入り込むことにより、半導体素子５０と樹脂基板２２との間隔が全体的に近くなる。これにより、樹脂基板２２に設けられた基板電極２８と半導体素子５０の外部電極５２との間隔が相対的に広がっている部分においても間隔が縮まるため、はんだボール４０による電気な接続をより確実にすることができる。また、言い換えると、基板電極２８と外部電極５２との間に接続に十分なはんだが残存し、貫通孔２４に余分なはんだが入り込むことにより、はんだボール４０による電気な接続がより確実となる。
【００５０】
また、本実施の形態では、リフロー工程において溶融したはんだボール４０の一部が、基板電極２８の周縁部分と樹脂基板２２との間の隙間３００にまわり込む。これによれば、隙間３００にまわり込んだはんだによりアンカー効果が働くため、はんだボール４０と基板電極２８との間の接続強度が向上する。
【００５１】
次に、図８（Ｄ）に示すように、半導体素子５０と樹脂基板２２との間にアンダーフィル６０を充填する。アンダーフィル６０としては、エポキシ樹脂などの熱硬化性樹脂を用いることができる。以上の工程により、実施の形態３に係る半導体モジュールを製造することができる。
【００５２】
なお、上述の各実施の形態において、貫通孔の径は一定でもよいが、主表面Ｓ１から主表面Ｓ２に向けて径が徐々に小さくなっていてもよい。これによれば、リフロー工程において、溶融したはんだが貫通孔に入り込むにつれて、はんだの先端部分の径が徐々に狭まるため、はんだが貫通孔に入りにくくなる。このため、所定量のはんだが貫通孔に入り込むことにより、貫通孔に入り込むはんだの量が減少するので、半導体素子と樹脂基板との間の距離を微調整することができる。
【００５３】
（実施の形態４）
図９は、実施の形態４に係る素子搭載用基板２０およびこれを用いた半導体モジュール１０の構成を示す概略断面図である。実施の形態１乃至３に係る素子搭載用基板２０では、基板電極２８がビア３２の上方に設けられている。これに対して、実施の形態４に係る素子搭載用基板２０では、主表面Ｓ１側の配線層３０と主表面Ｓ２側の配線層３０とを接続するビア３２からずれた位置に基板電極２８が設けられている。基板電極２８の中央部分には凹部２９が設けられている。凹部２９の底面は、樹脂基板２２の主表面Ｓ１より下に位置している。すなわち、樹脂基板２２の主表面Ｓ１には凹部２９の一部となる溝が形成されている。凹部２９の側面および底面は、基板電極２８で被覆されている。
【００５４】
これによれば、ビア３２を半導体素子５０の外部電極５２の位置に合わせる必要がないため、半導体モジュール１０の設計上の自由度が向上する。また、基板電極２８に凹部２９を設けることにより、半導体素子５０と樹脂基板２２との距離が近いところほど、凹部２９に入り込むはんだの量が多くなるため、半導体素子５０と樹脂基板２２との距離が遠いところにおいて、その距離が縮まる。このため、半導体素子５０と樹脂基板２２との距離が遠いところにおけるはんだ接続をより確実にすることができる。すなわち、樹脂基板２２に反りが生じた場合であっても、半導体モジュール１０の接続信頼性を確保することができる。なお、凹部２９および基板電極２８は、レーザ加工、ドリル加工などの切削加工により樹脂基板２２の主表面Ｓ１に溝を形成した後、基板電極２８および配線層３０をパターニングすることにより形成することができる。
【００５５】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【図面の簡単な説明】
【００５６】
【図１】実施の形態１に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図２】実施の形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図３】実施の形態１に係る半導体モジュールの製造方法を示す工程断面図である。
【図４】実施の形態２に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図５】実施の形態２に係る半導体モジュールの製造方法を示す工程断面図である。
【図６】多層化された素子搭載用基板を有する半導体モジュールの構成を示す概略断面図である。
【図７】実施の形態３に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図８】実施の形態３に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図９】実施の形態４に係る素子搭載用基板およびこれを用いた半導体モジュールの構成を示す概略断面図である。
【図１０】樹脂基板に半導体素子（ＬＳＩチップ）が実装された半導体モジュールの従来構造を示す図である。
【符号の説明】
【００５７】
１０  半導体モジュール、２０  素子搭載用基板、２２  樹脂基板、２４  貫通孔、２６  金属膜、２８  基板電極、３０  配線層、３２  ビア、４０  はんだボール、５０  半導体素子、５２  外部電極  
【図１】
2009088023.tif 000003
【図２】
2009088023.tif 000004
【図３】
2009088023.tif 000005
【図４】
2009088023.tif 000006
【図５】
2009088023.tif 000007
【図６】
2009088023.tif 000008
【図７】
2009088023.tif 000009
【図８】
2009088023.tif 000010
【図９】
2009088023.tif 000011
【図１０】
2009088023.tif 000012