(57)【要約】【課題】終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることが可能な半導体集積回路を提供する。【解決手段】半導体集積回路１００の制御回路は、終端抵抗の抵抗値を測定するテスト動作モード時は、第１のスイッチ回路および第２のスイッチ回路をオンし、通常動作する通常動作モード時は、第１のスイッチ回路および第２のスイッチ回路をオフする。【選択図】図１
2009216565.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路を伝搬した信号を受信するための半導体集積回路であって、
論理演算する論理回路と、
出力が前記論理回路に接続され、前記伝送線路を伝搬した信号を受信し前記論理回路に出力するための差動入力レシーバ回路と、
前記伝送線路とインピーダンス整合するため、前記差動入力レシーバ回路の非反転入力端子と反転入力端子との間に接続された終端抵抗と、
前記差動入力レシーバ回路の前記非反転入力端子に接続され、前記信号を受信するための第１の入出力端子と、
前記差動入力レシーバ回路の前記反転入力端子に接続され、前記信号を受信するための第２の入出力端子と、
電源と前記第１の入出力端子との間に接続された第１のスイッチ回路と、
接地と前記第２の入出力端子との間に接続された第２のスイッチ回路と、
前記第１のスイッチ回路および第２のスイッチ回路のオン/オフを制御する制御回路と、を備え、
前記制御回路は、
前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオンし、
通常動作する通常動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオフする
ことを特徴とする半導体集積回路。
【請求項２】
前記第１のスイッチ回路と前記第１の入出力端子との間に接続された第１の抵抗と、
前記第２のスイッチ回路と前記第２の入出力端子との間に接続された第２の抵抗と、をさらに備え、
前記第１のスイッチ回路および前記第２のスイッチ回路は、それぞれ前記制御回路から入力される信号によりオン/オフが制御されるトランジスタで構成される
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記電源と前記第１のスイッチ回路との間、または、前記接地と前記第２のスイッチ回路との間の少なくとも何れかに電流源が接続されている
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
伝送線路を伝搬した信号を送信するための半導体集積回路であって、
論理演算する論理回路と、
入力が前記論理回路に接続され、前記論理回路が出力した信号を前記伝送線路に送信するための差動出力ドライバ回路と、
前記伝送線路とインピーダンス整合するため、前記差動出力ドライバ回路の非反転出力端子と反転出力端子との間に接続された終端抵抗と、
前記差動出力ドライバ回路の前記非反転出力端子に接続され、前記信号を送信するための第１の入出力端子と、
前記差動出力ドライバ回路の前記反転出力端子に接続され、前記信号を送信するための第２の入出力端子と、
電源と前記第１の入出力端子との間に接続された第１のスイッチ回路と、
接地と前記第２の入出力端子との間に接続された第２のスイッチ回路と、
前記第１のスイッチ回路および第２のスイッチ回路のオン/オフを制御する制御回路と、を備え、
前記制御回路は、
前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオンし、
通常動作する通常動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオフする
ことを特徴とする半導体集積回路。
【請求項５】
前記テスト動作モード時に、前記電源と前記接地との間に流れるテスト電流により生じた、前記第１の入出力端子と前記第２の入出力端子との間の電位差が測定され、
前記電位差を前記テスト電流の電流値で除算することにより、前記終端抵抗の抵抗値が得られる
ことを特徴とすることを特徴とする請求項１ないし４に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部の終端抵抗の抵抗値を測定することが可能な半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、大量の信号を伝送する手段の一つとして、電流を信号伝送の手段として用いた半導体集積回路であるＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)インターフェイス回路が用いられている。
【０００３】
このＬＶＤＳ回路は、レシーバ回路の入力直前に１００Ωの終端抵抗が接続される。この終端抵抗は、製品の部品数削減のため、半導体集積回路に内蔵されることがある。この終端抵抗の抵抗値は、製品として決められた仕様が定義されている。この仕様として、例えば、１００Ω±１５Ωといった範囲が決められている。
【０００４】
上記抵抗値を製品で保証するために、ダイソーターテスト工程時にウエハ上で抵抗値を測定し、また最終テスト工程時にアセンブリされた製品をソケットに入れて測定を行う必要がある。
【０００５】
ここで、従来の抵抗の測定方法には、抵抗の両端を測定器に接続し、該抵抗に電圧を印加し、流れる電流値から抵抗を求める。この測定方法の場合、２端子で測定を行うため、測定器と抵抗の間になんらかの抵抗が付随した場合には測定誤差が発生する（例えば、特許文献１参照。）。
【０００６】
例えば、ウエハ上の測定ではパッドと測定器の針の間、ソケットによる測定ではアセンブリ製品とソケットのピンとの間に接触抵抗が付随することがある。これにより、抵抗値が仕様内に製造できていたとしても、テスト上の問題で歩留まりを落とし得る。
【０００７】
この接触抵抗の影響を受けない測定方法として、４端子で抵抗値の測定を行う方法がある。この４端子で測定する方法では、被測定抵抗の両端に接続された第１、第２の端子間に電流を印加し、該被測定抵抗の両端に別途接続された第３、第４の端子間に発生する電位差を、印加した該電流で割る。これにより、該被測定抵抗の抵抗値が求められる。
【０００８】
上記４端子法では第３、第４の端子間に電流が流れない。このため、第３、第４の端子と該被測定抵抗との間に接触抵抗が付随しても、この接触抵抗の影響を受けることなく該被測定抵抗の抵抗値を求めることができる。
【０００９】
しかしながら、既述のＬＶＤＳ回路において、上記４端子法を適用するためには、終端抵抗に接続された２つの入出力端子以外に、テスト用の入出力端子が２つ必要になる。したがって、入出力端子数の削減を図ることができないという問題があった。
【特許文献１】特開２００４−１９８１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る実施例に従った半導体集積回路は、伝送線路を伝搬した信号を受信するための半導体集積回路であって、論理演算する論理回路と、出力が前記論理回路に接続され、前記伝送線路を伝搬した信号を受信し前記論理回路に出力するための差動入力レシーバ回路と、前記伝送線路とインピーダンス整合するため、前記差動入力レシーバ回路の非反転入力端子と反転入力端子との間に接続された終端抵抗と、前記差動入力レシーバ回路の前記非反転入力端子に接続され、前記信号を受信するための第１の入出力端子と、前記差動入力レシーバ回路の前記反転入力端子に接続され、前記信号を受信するための第２の入出力端子と、電源と前記第１の入出力端子との間に接続された第１のスイッチ回路と、接地と前記第２の入出力端子との間に接続された第２のスイッチ回路と、前記第１のスイッチ回路および第２のスイッチ回路のオン/オフを制御する制御回路と、を備え、前記制御回路は、前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオンし、通常動作する通常動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオフすることを特徴とする。
【００１２】
本発明の他の態様に係る実施例に従った半導体集積回路は、伝送線路を伝搬した信号を送信するための半導体集積回路であって、論理演算する論理回路と、入力が前記論理回路に接続され、前記論理回路が出力した信号を前記伝送線路に送信するための差動出力ドライバ回路と、前記伝送線路とインピーダンス整合するため、前記差動出力ドライバ回路の非反転出力端子と反転出力端子との間に接続された終端抵抗と、前記差動出力ドライバ回路の前記非反転出力端子に接続され、前記信号を送信するための第１の入出力端子と、前記差動出力ドライバ回路の前記反転出力端子に接続され、前記信号を送信するための第２の入出力端子と、電源と前記第１の入出力端子との間に接続された第１のスイッチ回路と、接地と前記第２の入出力端子との間に接続された第２のスイッチ回路と、前記第１のスイッチ回路および第２のスイッチ回路のオン/オフを制御する制御回路と、を備え、前記制御回路は、前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオンし、通常動作する通常動作モード時は、前記第１のスイッチ回路および前記第２のスイッチ回路をオフすることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１５】
図１、図２は、本発明の一態様である実施例１に係る半導体集積回路１００の要部の構成を示す図である。なお、図１は、半導体集積回路１００が、後述するテスト動作モードの状態を示す。また、図２は、半導体集積回路１００が、後述する通常動作モードの状態を示す。
【００１６】
図１、図２に示すように、伝送線路（図示せず）を伝送した信号を受信するための半導体集積回路１００は、論理演算する論理回路１と、差動入力レシーバ回路２と、終端抵抗３と、第１の入出力端子４と、第２の入出力端子５と、第１のスイッチ回路６と、第２のスイッチ回路７と、第１の抵抗８と、第２の抵抗９と、制御回路１０と、を備える。
【００１７】
差動入力レシーバ回路２は、出力が論理回路１に接続され、該伝送線路を伝搬した信号を受信し論理回路１に出力するようになっている。
【００１８】
終端抵抗３は、該伝送線路とインピーダンス整合するため、差動入力レシーバ回路２の非反転入力端子と反転入力端子との間に接続されている。この終端抵抗３の抵抗値は、製品として決められた仕様が定義されている。この仕様として、例えば、１００Ω±１５Ωといった範囲が決められている。
【００１９】
第１の入出力端子４は、差動入力レシーバ回路２の非反転入力端子に接続され、信号を受信するようになっている（信号が入力される）。
【００２０】
第２の入出力端子５は、差動入力レシーバ回路２の反転入力端子に接続され、信号を受信するようになっている（信号が入力される）。
【００２１】
第１のスイッチ回路６は、電源ＶＤＤと第１の入出力端子４との間に接続されている。
【００２２】
第２のスイッチ回路７は、接地ＧＮＤと第２の入出力端子５との間に接続されている。
【００２３】
制御回路１０は、第１のスイッチ回路６および第２のスイッチ回路７のオン/オフを制御するようになっている。
【００２４】
第１の抵抗８は、第１のスイッチ回路６と第１の入出力端子４との間に接続されている。
【００２５】
第２の抵抗９は、第２のスイッチ回路７と第２の入出力端子５との間に接続されている。
【００２６】
なお、第１のスイッチ回路６および第２のスイッチ回路７は、テスト電流Ｉｔを流すので、オン抵抗が低いアナログスイッチ回路であることが望ましい。本実施例では、第１のスイッチ回路６および第２のスイッチ回路７は、それぞれ制御回路１０から入力される信号によりオン/オフが制御されるＭＯＳトランジスタやバイポーラトランジスタ等のトランジスタで構成される。
【００２７】
既述のように、第１、第２のスイッチ回路６、７は、それぞれトランジスタで構成される。しかし、第１のスイッチ回路６は、第１の抵抗８を介して第１の入出力端子４と接続されている。また、第２のスイッチ回路７は、第２の抵抗９を介して第２の入出力端子５と接続されている。
【００２８】
このため、該トランジスタの静電破壊（ＥＳＤ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）等を防止することができるようになっている。
【００２９】
ここで、以上のような構成を有する半導体集積回路１００の動作（半導体集積回路１００の終端抵抗３の測定方法）について説明する。
【００３０】
制御回路１０は、終端抵抗３の抵抗値を測定するテスト動作モード時は、図１に示すように、第１のスイッチ回路６および第２のスイッチ回路７をオンする。
【００３１】
この時、電源ＶＤＤと接地ＧＮＤとの間に、終端抵抗３を介してテスト電流Ｉｔを流す経路ができる。さらに、終端抵抗３の両端の電位差は、第１の入出力端子４と第２の入出力端子５とを用いて測定可能である。これにより、終端抵抗３に対して、抵抗値の測定が可能となる。
【００３２】
すなわち、このテスト動作モード時は、式（１）に示すように、電源ＶＤＤと接地ＧＮＤとの間に流れるテスト電流Ｉｔにより生じた、第１の入出力端子４と第２の入出力端子５との間の電位差ΔＶを測定する。なお、Ｖ１は第１の入出力端子４で測定された電位であり、Ｖ２は第２の入出力端子５で測定された電位である。
ΔＶ＝Ｖ１−Ｖ２・・・式（１）
【００３３】
そして、式（２）に示すように、電位差ΔＶをテスト電流Ｉｔで除算することにより、終端抵抗３の抵抗値Ｒを得る。
Ｒ＝ΔＶ／Ｉｔ・・・式（２）
【００３４】
なお、テスト電流Ｉｔの電流値は、第１のスイッチ回路６および第２のスイッチ回路７をオフしたときの電源ＶＤＤの消費電流と、第１のスイッチ回路６および第２のスイッチ回路７をオンしたときの電源の消費電流との差を求めることにより得ることができる。
【００３５】
一方、制御回路１０は、通常動作する通常動作モード時は、図２に示すように、第１のスイッチ回路６および第２のスイッチ回路７をオフする。
【００３６】
この時、第１、第２の入出力端子４、５は、差動入力レシーバ回路２が、伝送線路を伝送した信号を受信するための入出力端子として機能する。
【００３７】
このように、半導体集積回路１００は、テスト動作モード時と通常動作モード時において、同じ端子を用いる。このため、半導体集積回路１００は、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００３８】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【実施例２】
【００３９】
実施例１では、伝送線路を伝送した信号を受信する差動入力レシーバ回路を有する構成について述べた。
【００４０】
本実施例２では、特に、より正確に終端抵抗の抵抗値を測定するための構成の一例について述べる。
【００４１】
図３は、本発明の一態様である実施例２に係る半導体集積回路２００の要部の構成を示す図である。なお、図３は、半導体集積回路２００が、テスト動作モードの状態を示す。また、半導体集積回路２００の通常動作モードの状態（スイッチ回路の状態）は、図２の半導体集積回路１００の通常動作モードの状態（スイッチ回路の状態）と同様である。
【００４２】
図３に示すように、伝送線路（図示せず）を伝送した信号を受信するための半導体集積回路２００は、実施例１の半導体集積回路１００と比較して、第１の電流源１１と、第２の電流源１２と、をさらに備える。なお、半導体集積回路２００のその他の構成は、実施例１の半導体集積回路１００と同様である。
【００４３】
第１の電流源１１は、電源ＶＤＤと第１のスイッチ回路６との間に接続されている。
【００４４】
第２の電流源１２は、接地ＧＮＤと第２のスイッチ回路７との間に接続されている。
【００４５】
以上のような構成を有する半導体集積回路２００の動作（半導体集積回路２００の終端抵抗３の測定方法）は、実施例１の半導体集積回路１００の動作（半導体集積回路１００の終端抵抗３の測定方法）と同様である。
【００４６】
したがって、半導体集積回路２００は、テスト動作モード時と通常動作モード時において、同じ端子を用いる。このため、半導体集積回路２００は、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００４７】
また、第１、第２の電流源１１、１２により、テスト動作モード時、終端抵抗３により安定してテスト電流Ｉｔを流すことができる。すなわち、テスト電流Ｉｔに対する電源ＶＤＤの変動の影響を低減することができる。
【００４８】
したがって、テスト動作モード時、終端抵抗３により安定してテスト電流Ｉｔを流すことができるので、より正確に終端抵抗３の抵抗値を測定することができる。
【００４９】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【実施例３】
【００５０】
実施例２では、より正確に終端抵抗の抵抗値を測定するために電流源を２つ備えた構成の一例について述べた。この電流源は１つであってもよい。
【００５１】
そこで、本実施例３では、より正確に終端抵抗の抵抗値を測定するために電流源を１つ備えた構成の一例について述べる。
【００５２】
図４は、本発明の一態様である実施例３に係る半導体集積回路３００の要部の構成を示す図である。なお、図４は、半導体集積回路３００が、テスト動作モードの状態を示す。また、半導体集積回路３００の通常動作モードの状態（スイッチ回路の状態）は、図２の半導体集積回路１００の通常動作モードの状態（スイッチ回路の状態）と同様である。
【００５３】
図４に示すように、伝送線路（図示せず）を伝送した信号を受信するための半導体集積回路３００は、実施例１の半導体集積回路１００と比較して、電流源１１をさらに備える。なお、半導体集積回路３００のその他の構成は、実施例１の半導体集積回路１００と同様である。
【００５４】
電流源１１は、電源ＶＤＤと第１のスイッチ回路６との間に接続されている。
【００５５】
以上のような構成を有する半導体集積回路３００の動作（半導体集積回路３００の終端抵抗３の測定方法）は、実施例１の半導体集積回路１００の動作（半導体集積回路１００の終端抵抗３の測定方法）と同様である。
【００５６】
したがって、半導体集積回路３００は、テスト動作モード時と通常動作モード時において、同じ端子を用いる。このため、半導体集積回路３００は、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００５７】
また、電流源１１により、テスト動作モード時、終端抵抗３により安定してテスト電流Ｉｔを流すことができる。すなわち、テスト電流Ｉｔに対する電源ＶＤＤの変動の影響を低減することができる。
【００５８】
したがって、テスト動作モード時、終端抵抗３により安定してテスト電流Ｉｔを流すことができるので、より正確に終端抵抗３の抵抗値を測定することができる。
【００５９】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【実施例４】
【００６０】
実施例３では、より正確に終端抵抗の抵抗値を測定するために電流源を１つ備えた構成の一例について述べた。
【００６１】
本実施例４では、より正確に終端抵抗の抵抗値を測定するために電流源を１つ備えた構成の他の例について述べる。
【００６２】
図５は、本発明の一態様である実施例４に係る半導体集積回路４００の要部の構成を示す図である。なお、図５は、半導体集積回路４００が、テスト動作モードの状態を示す。また、半導体集積回路４００の通常動作モードの状態（スイッチ回路の状態）は、図２の半導体集積回路１００の通常動作モードの状態（スイッチ回路の状態）と同様である。
【００６３】
図５に示すように、伝送線路（図示せず）を伝送した信号を受信するための半導体集積回路４００は、実施例１の半導体集積回路１００と比較して、電流源１２をさらに備える。なお、半導体集積回路４００のその他の構成は、実施例１の半導体集積回路１００と同様である。
【００６４】
電流源１２は、接地ＧＮＤと第２のスイッチ回路７との間に接続されている。
【００６５】
以上のような構成を有する半導体集積回路４００の動作（半導体集積回路４００の終端抵抗３の測定方法）は、実施例１の半導体集積回路１００の動作（半導体集積回路１００の終端抵抗３の測定方法）と同様である。
【００６６】
したがって、半導体集積回路４００は、テスト動作モード時と通常動作モード時において、同じ端子を用いる。このため、半導体集積回路４００は、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００６７】
また、電流源１２により、テスト動作モード時、終端抵抗３により安定してテスト電流Ｉｔを流すことができる。すなわち、テスト電流Ｉｔに対する電源ＶＤＤの変動の影響を低減することができる。
【００６８】
したがって、テスト動作モード時、終端抵抗３により安定してテスト電流Ｉｔを流すことができるので、より正確に終端抵抗３の抵抗値を測定することができる。
【００６９】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【実施例５】
【００７０】
実施例１ないし４では、伝送線路を伝送した信号を受信する差動入力レシーバ回路を有する構成について述べた。
【００７１】
本実施例では、伝送線路に伝搬させる信号を送信（出力）する差動出力ドライバ回路を有する構成について述べる。
【００７２】
図６、図７は、本発明の一態様である実施例５に係る半導体集積回路５００の要部の構成を示す図である。なお、図６は、半導体集積回路５００が、後述するテスト動作モードの状態を示す。また、図７は、半導体集積回路５００が、後述する通常動作モードの状態を示す。また、図において、実施例１と同様の符号は、実施例１と同様の構成を示す。
【００７３】
図６、図７に示すように、伝送線路（図示せず）に伝搬させる信号を送信するための半導体集積回路５００は、論理演算する論理回路１と、差動出力ドライバ回路５０２と、終端抵抗５０３と、第１の入出力端子５０４と、第２の入出力端子５０５と、第１のスイッチ回路６と、第２のスイッチ回路７と、第１の抵抗８と、第２の抵抗９と、制御回路１０と、を備える。
【００７４】
差動出力ドライバ回路５０２は、入力が論理回路１に接続され、論理回路１が出力した信号を該伝送線路に送信するようになっている。
【００７５】
終端抵抗５０３は、該伝送線路とインピーダンス整合するため、差動出力ドライバ回路５０２の非反転入力端子と反転入力端子との間に接続されている。この終端抵抗５０３の抵抗値は、製品として決められた仕様が定義されている。この仕様として、例えば、１００Ω±１５Ωといった範囲が決められている。
【００７６】
第１の入出力端子５０４は、差動出力ドライバ回路５０２の非反転入力端子に接続され、信号を送信するようになっている（信号が出力される）。
【００７７】
第２の入出力端子５０５は、差動出力ドライバ回路５０２の反転入力端子に接続され、信号を送信するようになっている（信号が出力される）。
【００７８】
第１のスイッチ回路６は、電源ＶＤＤと第１の入出力端子５０４との間に接続されている。
【００７９】
第２のスイッチ回路７は、接地ＧＮＤと第２の入出力端子５０５との間に接続されている。
【００８０】
制御回路１０は、第１のスイッチ回路６および第２のスイッチ回路７のオン/オフを制御するようになっている。
【００８１】
第１の抵抗８は、第１のスイッチ回路６と第１の入出力端子５０４との間に接続されている。
【００８２】
第２の抵抗９は、第２のスイッチ回路７と第２の入出力端子５０５との間に接続されている。
【００８３】
なお、第１のスイッチ回路６および第２のスイッチ回路７は、実施例１と同様に、テスト電流Ｉｔを流すので、オン抵抗が低いアナログスイッチ回路であることが望ましい。本実施例では、第１のスイッチ回路６および第２のスイッチ回路７は、それぞれ制御回路１０から入力される信号によりオン/オフが制御されるＭＯＳトランジスタやバイポーラトランジスタ等のトランジスタで構成される。
【００８４】
既述のように、第１、第２のスイッチ回路６、７は、それぞれトランジスタで構成される。しかし、第１のスイッチ回路６は、第１の抵抗８を介して第１の入出力端子５０４と接続されている。また、第２のスイッチ回路７は、第２の抵抗９を介して第２の入出力端子５０５と接続されている。
【００８５】
このため、該トランジスタの静電破壊（ＥＳＤ）等を防止することができるようになっている。
【００８６】
以上のように、半導体集積回路５００は、基本的には、差動入力レシーバ回路２を差動出力ドライバ回路５０２に置き換えた以外は、実施例１の半導体集積回路１００と同様の構成を有する。
【００８７】
ここで、以上のような構成を有する半導体集積回路５００の動作（半導体集積回路５００の終端抵抗５０３の測定方法）について説明する。
【００８８】
制御回路１０は、終端抵抗５０３の抵抗値を測定するテスト動作モード時は、図６に示すように、第１のスイッチ回路６および第２のスイッチ回路７をオンする。
【００８９】
この時、電源ＶＤＤと接地ＧＮＤとの間に、終端抵抗５０３を介してテスト電流Ｉｔを流す経路ができる。さらに、終端抵抗５０３の両端の電位差は、第１の入出力端子５０４と第２の入出力端子５０５とを用いて測定可能である。これにより、終端抵抗５０３に対して、抵抗値の測定が可能となる。
【００９０】
すなわち、このテスト動作モード時は、既述の式（１）に示すように、電源ＶＤＤと接地ＧＮＤとの間に流れるテスト電流Ｉｔにより生じた、第１の入出力端子５０４と第２の入出力端子５０５との間の電位差ΔＶを測定する。なお、本実施例では、Ｖ１は第１の入出力端子５０４で測定された電位であり、Ｖ２は第２の入出力端子５０５で測定された電位である。
【００９１】
そして、既述の式（２）に示すように、電位差ΔＶをテスト電流Ｉｔで除算することにより、終端抵抗５０３の抵抗値Ｒを得る。
【００９２】
なお、テスト電流Ｉｔの電流値は、実施例１と同様に、第１のスイッチ回路６および第２のスイッチ回路７をオフしたときの電源ＶＤＤの消費電流と、第１のスイッチ回路６および第２のスイッチ回路７をオンしたときの電源の消費電流との差を求めることにより得ることができる。
【００９３】
一方、制御回路１０は、通常動作する通常動作モード時は、図７に示すように、第１のスイッチ回路６および第２のスイッチ回路７をオフする。
【００９４】
この時、第１、第２の入出力端子５０４、５０５は、差動出力ドライバ回路５０２が出力した信号を該伝送線路に送信するための入出力端子として機能する。
【００９５】
このように、半導体集積回路５００は、実施例１と同様に、テスト動作モード時と通常動作モード時において、同じ端子を用いる。このため、半導体集積回路５００は、実施例１と同様に、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００９６】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【００９７】
なお、本実施例５においては、実施例２ないし実施例４と同様に、電流源を追加して、より正確に終端抵抗の抵抗値を測定するようにしてもよい。
【図面の簡単な説明】
【００９８】
【図１】本発明の一態様である実施例１に係る半導体集積回路１００の要部構成を示す図である。
【図２】本発明の一態様である実施例１に係る半導体集積回路１００の要部構成を示す図である。
【図３】本発明の一態様である実施例２に係る半導体集積回路２００の要部の構成を示す図である。
【図４】本発明の一態様である実施例３に係る半導体集積回路３００の要部の構成を示す図である。
【図５】本発明の一態様である実施例４に係る半導体集積回路４００の要部の構成を示す図である。
【図６】本発明の一態様である実施例５に係る半導体集積回路５００の要部の構成を示す図である。
【図７】本発明の一態様である実施例５に係る半導体集積回路５００の要部の構成を示す図である。
【符号の説明】
【００９９】
１  論理回路
４、５０４  第１の入出力端子
５、５０５  第２の入出力端子
２  差動入力レシーバ回路
３、５０３  終端抵抗
６  第１のスイッチ回路
７  第２のスイッチ回路
８  第１の抵抗
９  第２の抵抗
１０  制御回路
１１  第１の電流源
１２  第２の電流源
１００、２００、３００、４００、５００  半導体集積回路
５０２  差動出力ドライバ回路
【図１】
2009216565.tif 000003
【図２】
2009216565.tif 000004
【図３】
2009216565.tif 000005
【図４】
2009216565.tif 000006
【図５】
2009216565.tif 000007
【図６】
2009216565.tif 000008
【図７】
2009216565.tif 000009