(57)【要約】【課題】周辺温度の変化による周波数特性の変化を抑えた増幅回路を提供する。【解決手段】増幅回路１ａは、入力信号が供給されるオペアンプ１０と、オペアンプ１０の出力端と入力端とを抵抗１６−１又は２を介して接続する帰還回路と、抵抗素子１６−１又は２の温度特性と互いに逆関係にある温度特性を有する容量素子と、を備える。これにより、これらの素子にかかるＲＣ時定数の周辺温度の変化に対する変化が抑制される。増幅回路１ａのポール周波数ｆｐとゼロ周波数ｆｚはＲＣ時定数によって決まるので、周辺温度の変化に対するこれらの変化も抑制される。したがって、周辺温度の変化による周波数特性の変化を抑えた増幅回路の提供が実現される。【選択図】図１
2009088584.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が供給されるオペアンプと、
前記オペアンプの出力端と入力端とを抵抗素子を介して接続する帰還回路と、
前記抵抗素子の温度特性と互いに逆関係にある温度特性を有する容量素子と、
を備えることを特徴とする増幅回路。
【請求項２】
前記抵抗素子の温度特性は負の特性であり、
前記容量素子の温度特性は正の特性である、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記容量素子は前記抵抗素子と並列接続されている、
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項４】
前記オペアンプは、
入力信号が供給される差動増幅回路と、
前記差動増幅回路の出力を受ける出力回路と、
を備え、
前記容量素子は、一端が前記差動増幅回路の出力端と前記出力回路の入力端の間に接続され、他端が接地されている、
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項５】
前記オペアンプは、
入力信号が供給される差動増幅回路と、
前記差動増幅回路の出力を受ける出力回路と、
を備え、
前記容量素子は、一端が前記差動増幅回路の出力端と前記出力回路の入力端の間に接続され、他端が前記抵抗素子と前記差動増幅回路の入力端の間に接続されている、
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項６】
前記出力回路はソースフォロア回路である、
ことを特徴とする請求項４又は５に記載の増幅回路。
【請求項７】
当該増幅回路は、
前記オペアンプからの出力信号を外部に出力する出力端子、
を備え、
前記容量素子は、一端が前記オペアンプと前記出力端子との間に接続され、他端が接地されている、
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項８】
前記入力信号がフォトダイオードの出力信号であることを特徴とする請求項１乃至７のいずれか１項に記載の増幅回路。
【請求項９】
レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、
前記増幅回路は、
入力信号が供給されるオペアンプと、
前記オペアンプの出力端と入力端とを抵抗素子を介して接続する帰還回路と、
前記抵抗素子の温度特性と互いに逆関係にある温度特性を有する容量素子と、
を備える、
ことを特徴とする光ピックアップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に用いることが好適な増幅回路に関する。また、本発明はこのような増幅回路を備えた光ピックアップに関する。
【背景技術】
【０００２】
ＣＤ、ＤＶＤ、ブルーレイディスク等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備えている。光ピックアップには、光源であるレーザーダイオードや、光ディスクにて反射したレーザービームを受光するフォトダイオードなどが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる。
【０００３】
しかしながら、フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。特許文献１には、このような増幅回路の一例が示されている。
【０００４】
ところで、この種の増幅回路は、回路内にいくつかの抵抗及び容量を有しており、これらに起因する周波数特性を示す。すなわち、抵抗と容量は、その組み合わせによりローパスフィルタやハイパスフィルタを構成するため、増幅回路は、これらのフィルタの周波数特性を総合した周波数特性を示す。
【０００５】
なお、ローパスフィルタは、低周波数域では入力信号の周波数を変化させても出力信号の振幅は一定であるが、低周波数域を超えて入力信号の周波数を上げていくと出力信号の振幅が下がり始めるという周波数特性を有する回路である。この下がり始めの周波数（ポール周波数ｆｐ）は、ローパスフィルタを構成する抵抗Ｒ及び容量Ｃを用いてｆｐ＝１／（２πＲＣ）で表される。なお、式中のＲとＣの積はＲＣ時定数と呼ばれる。
【０００６】
また、ハイパスフィルタは、高周波数域では入力信号の周波数を変化させても出力信号の振幅は一定であるが、高周波数域を超えて入力信号の周波数を下げていくと出力信号の振幅が下がり始めるという周波数特性を有する回路である。この下がり始めの周波数（ゼロ周波数ｆｚ）は、ハイパスフィルタを構成する抵抗Ｒ及び容量Ｃを用いて、ポール周波数ｆｐと同様にｆｚ＝１／（２πＲＣ）で表される。
【特許文献１】特開２０００−３３２５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のような増幅回路の周波数特性は、周辺温度によらず常に一定であることが望ましい。しかしながら、抵抗や容量には温度によって変化するという性質があるため、周辺温度の変化に伴って上記ポール周波数や上記ゼロ周波数が変化し、結果として増幅回路の周波数特性が、周辺温度の変化に伴って変化してしまうという問題があった。
【０００８】
したがって、本発明の目的は、周辺温度の変化による周波数特性の変化を抑えた増幅回路を提供することにある。
【０００９】
また、本発明の他の目的は、フォトダイオード用の改良された増幅回路を提供することにある。
【００１０】
また、本発明のさらに他の目的は、このような増幅回路を備える光ピックアップを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明にかかる増幅回路は、入力信号が供給されるオペアンプと、前記オペアンプの出力端と入力端とを抵抗素子を介して接続する帰還回路と、前記抵抗素子の温度特性と互いに逆関係にある温度特性を有する容量素子と、備えることを特徴とする。
【００１２】
本発明によれば、抵抗素子と容量素子の温度特性が逆なので、これらの素子にかかるＲＣ時定数の周辺温度の変化に対する変化が抑制される。上述したように、ポール周波数ｆｐとゼロ周波数ｆｚはＲＣ時定数によって決まるので、周辺温度の変化に対するこれらの変化も抑制される。したがって、周辺温度の変化による周波数特性の変化を抑えた増幅回路の提供が実現される。
【００１３】
また、上記増幅回路において、前記抵抗素子の温度特性は負の特性であり、前記容量素子の温度特性は正の特性である、こととしてもよい。これによれば、負の温度特性を示す抵抗材料と、正の温度特性を示す容量素子材料と、を用いて増幅回路を構成することができる。
【００１４】
また、上記各増幅回路において、前記容量素子は前記抵抗素子と並列接続されている、こととしてもよいし、前記オペアンプは、入力信号が供給される差動増幅回路と、前記差動増幅回路の出力を受ける出力回路と、を備え、前記容量素子は、一端が前記差動増幅回路の出力端と前記出力回路の入力端の間に接続され、他端が接地されている、こととしてもよいし、前記オペアンプは、入力信号が供給される差動増幅回路と、前記差動増幅回路の出力を受ける出力回路と、を備え、前記容量素子は、一端が前記差動増幅回路の出力端と前記出力回路の入力端の間に接続され、他端が前記抵抗素子と前記差動増幅回路の入力端の間に接続されている、こととしてもよい。これらによれば、帰還抵抗と位相補償用容量素子の温度特性を互いに逆関係とすることができる。なお、前記出力回路はソースフォロア回路であってよい。
【００１５】
また、上記各増幅回路において、当該増幅回路は、前記オペアンプからの出力信号を外部に出力する出力端子、を備え、前記容量素子は、一端が前記オペアンプと前記出力端子との間に接続され、他端が接地されている、こととしてもよい。これによれば、帰還抵抗と負荷容量制御用容量素子の温度特性を互いに逆関係とすることができる。
【００１６】
また、上記各増幅回路において、前記入力信号がフォトダイオードの出力信号であることとしてもよい。これによれば、フォトダイオードの出力信号を増幅するための増幅回路において、周辺温度の変化による周波数特性の変化を抑えることができる。
【００１７】
また、本発明にかかる光ピックアップは、レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、前記増幅回路は、入力信号が供給されるオペアンプと、前記オペアンプの出力端と入力端とを抵抗素子を介して接続する帰還回路と、前記抵抗素子の温度特性と互いに逆関係にある温度特性を有する容量素子と、を備える、ことを特徴とする。これによれば、光ピックアップ内の増幅回路において、周辺温度の変化による周波数特性の変化を抑えることができる。
【発明の効果】
【００１８】
このように、本発明によれば、周辺温度の変化による周波数特性の変化を抑えた増幅回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００２０】
［実施形態１］
本実施形態では、差動増幅回路とソースフォロア回路が従属接続されてなるオペアンプと、帰還抵抗用の抵抗素子と、該抵抗素子の温度特性と逆の温度特性を有する位相補償用容量素子と、を有する増幅回路を取り上げる。そして、本実施形態では特に、位相補償用容量素子として、抵抗素子と並列接続される容量素子と、一端が差動増幅回路の出力端とソースフォロア回路の入力端の間に接続され、他端が接地された容量素子と、を採用した例について説明する。
【００２１】
図１は、本実施形態にかかる増幅回路１ａ及びフォトダイオード２の基本構成を示す回路図である。
【００２２】
図１に示すように、増幅回路１ａはオペアンプ１０を備えて構成される。このオペアンプ１０は差動増幅回路２０及びソースフォロア回路３０からなり、これらが従属接続された構成を有している。つまり、差動増幅回路２０が第１段の増幅回路を、ソースフォロア回路３０が第２段の増幅回路をそれぞれ構成している。ソースフォロア回路３０は、増幅回路１ａの出力回路を構成している。
【００２３】
差動増幅回路２０の反転入力端子（−）にはフォトダイオード２が接続され、差動増幅回路２０の非反転入力端子（＋）には基準電圧源１４が接続されている。また、増幅回路１ａは、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続する帰還回路を備えている。この帰還回路は、増幅回路１ａのゲイン決定用抵抗としての帰還抵抗（ここでは抵抗１６−１と抵抗１６−２の２つ）を含んで構成される。これらの構成により、増幅回路１ａは所謂反転増幅回路を構成している。
【００２４】
また、増幅回路１ａは、抵抗１６及びキャパシタ１７の複数の組み合わせと、複数の組み合わせの中から少なくとも１つを選択するスイッチ手段と、を備えている。ここでは、この組み合わせは、抵抗１６−１、キャパシタ１７−１−１、及びキャパシタ１７−１−２からなる第１の組み合わせと、抵抗１６−２、キャパシタ１７−２−１、及びキャパシタ１７−２−２からなる第２の組み合わせと、を含んで構成される。また、スイッチ手段は、スイッチ１８−１−１，１８−１−２，１８−２−１，及び１８−２−２により構成される。これらの構成の詳細については後述する。
【００２５】
一方、フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、このバイアス電圧は１．６５Ｖであるとする。
【００２６】
フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力がソースフォロア回路３０に供給される。これらの構成により、増幅回路１ａは、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１ａの出力Ｖｏｕｔには、受光したレーザービームの強度に応じた出力が得られる。
【００２７】
図２は、本実施形態による増幅回路１ａをより詳細に示す回路図である。
【００２８】
図２に示すように、差動増幅回路２０は、カレントミラー接続されたＰチャンネルＭＯＳトランジスタ２１，２２と、トランジスタ２１，２２にそれぞれ直列接続されたＮチャンネルＭＯＳトランジスタ２３，２４と、トランジスタ２３，２４のソースに接続された定電流源２５によって構成されている。トランジスタ２３のゲートはフォトダイオード２に接続され、トランジスタ２４のゲートは基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（ここでは１．６５Ｖ。）を発生する。差動増幅回路２０の出力は、トランジスタ２１とトランジスタ２３の接続点から取り出される。
【００２９】
ソースフォロア回路３０は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１と、トランジスタ３１のソースに接続された定電流源３２によって構成されている。ソースフォロア回路３０の出力は、トランジスタ３１のソースから取り出され、増幅回路１ａの出力Ｖｏｕｔとなる。トランジスタ３１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、トランジスタ３１のしきい値電圧Ｖｔｈはゼロ又はマイナス値である。
【００３０】
なお、トランジスタ２１，２２の各ソース，及びトランジスタ３１のドレインには電源電圧Ｖｄｄが供給されている。
【００３１】
ここで、増幅回路１ａの電圧増幅度（ゲイン）は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅度にかかわらず、ソースフォロア回路３０の出力電圧（トランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。
【００３２】
トランジスタ３１のしきい値電圧をＶｔｈとすると、トランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられるが、本実施形態においてはトランジスタ３１がデプレッション型であるため、Ｖｔｈ≦０である。したがって、トランジスタ３１のゲート電圧は、ソース電圧とほぼ同じか、寧ろこれよりも低くなる。例えば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、トランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧とほぼ一致することになる。その結果、例えば出力Ｖｏｕｔの電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。
【００３３】
これにより、カレントミラー回路を構成するトランジスタ２１，２２のソースドレイン間電圧が、トランジスタ３１としてエンハンスメント型のトランジスタを用いる場合に比べて拡大される。つまり、トランジスタ３１としてエンハンスメント型のトランジスタを用いると、トランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧よりもしきい値電圧分高くなり、その結果、トランジスタ２１，２２のソースドレイン間電圧が低下し、ダイナミックレンジが狭くなる。このため、ダイナミックレンジを十分に確保するためには、上述したように、電源電圧Ｖｄｄを高くする必要が生じる。
【００３４】
これに対し、本実施形態では、トランジスタ３１としてデプレッション型のトランジスタを用いていることから、電源電圧Ｖｄｄが比較的低くてもダイナミックレンジを十分に確保することが可能となる。例えば、電源電圧Ｖｄｄが３．３Ｖであるとすると、トランジスタ２１，２２のソースドレイン間電圧の振幅の最大値（差動増幅回路２０が出力し得る信号の振幅の最大値）は約１．６５Ｖ（＝３．３Ｖ−１．６５Ｖ（フォトダイオード２のバイアス電圧の電圧値））となり、十分な振幅が確保される。なお、この場合における増幅回路１ａのダイナミックレンジの上限値は３．３Ｖとなる。
【００３５】
なお、本実施形態ではトランジスタ３１としてデプレッション型のＭＯＳトランジスタを用いているが、エンハンスメント型のＭＯＳトランジスタをトランジスタ３１として用いることも可能である。
【００３６】
次に、各抵抗１６、各キャパシタ１７、及び上記スイッチ手段の構成について、以下で詳細に説明する。
【００３７】
まず、図１及び図２に示すように、キャパシタ１７−１−１及び１７−２−１は、それぞれ対応する抵抗１６（同じ組み合わせ内の抵抗１６）と並列回路を構成している。一方、キャパシタ１７−１−２及び１７−２−２については、一端が接地され、他端が差動増幅回路２０の出力端とソースフォロア回路３０の入力端との間に接続されている。
【００３８】
キャパシタ１７−１−１及び１７−２−１についてより詳しく説明する。まず、抵抗１６−１は、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続している。抵抗１６−２は、ソースフォロア回路３０の出力端及び抵抗１６−１の間と、差動増幅回路２０の反転入力端子（−）及び抵抗１６−１の間と、に接続されている。なお、以下では、抵抗１６−１から差動増幅回路２０の反転入力端子（−）に至る回路と、抵抗１６−２から差動増幅回路２０の反転入力端子（−）に至る回路との接続点を接続点Ａと称する。また、抵抗１６−２からソースフォロア回路３０の出力端に至る回路と、抵抗１６−２からソースフォロア回路３０の出力端に至る回路との接続点を接続点Ｃと称する。
【００３９】
キャパシタ１７−１−１は、抵抗１６−１と差動増幅回路２０の入力端の間の回路上の接続点Ａより抵抗１６−１側と、抵抗１６−１とソースフォロア回路３０の出力端の間の回路上の接続点Ｃより抵抗１６−１側と、に接続されている。なお、以下では、抵抗１６−１から接続点Ａに至る回路と、キャパシタ１７−１−１から接続点Ａに至る回路の接続点を接続点Ｂ１と称する。
【００４０】
同様に、キャパシタ１７−２−１は、抵抗１６−２と差動増幅回路２０の入力端の間の回路上の接続点Ａより抵抗１６−２側と、抵抗１６−２とソースフォロア回路３０の出力端の間の回路上の接続点Ｃより抵抗１６−２側と、に接続されている。なお、以下では、抵抗１６−２から接続点Ａに至る回路と、キャパシタ１７−２−１から接続点Ａに至る回路の接続点を接続点Ｂ２と称する。
【００４１】
次に、スイッチ手段について説明する。上述したように、スイッチ手段はスイッチ１８−１−１，１８−１−２，１８−２−１，及び１８−２−２により構成されており、このうち、スイッチ１８−１−１は接続点Ａと接続点Ｂ１の間に、スイッチ１８−２−１は接続点Ａと接続点Ｂ２の間に、それぞれ設けられている。また、スイッチ１８−１−２は、差動増幅回路２０の出力端とソースフォロア回路３０の入力端との間と、キャパシタ１７−１−２と、に接続されている。さらに、スイッチ１８−２−２は、差動増幅回路２０の出力端とソースフォロア回路３０の入力端との間と、キャパシタ１７−２−２と、に接続されている。
【００４２】
スイッチ手段は、各スイッチ１８の動作により、上述した第１の組み合わせ又は第２の組み合わせのいずれかを選択する。この動作の結果、選択された組み合わせは回路に組み入れられ、選択されなかった組み合わせは回路から外される。
【００４３】
具体的には、外部からロー信号が入力されたときに、スイッチ手段は第１の組み合わせを選択する。すなわち、外部からロー信号が入力されたときに、スイッチ１８−１−１及びスイッチ１８−１−２がともにオンとなり、スイッチ１８−２−１及びスイッチ１８−２−２がともにオフとなる。この動作の結果、抵抗１６−１が帰還抵抗となり、キャパシタ１７−１−１が進み位相補償を、キャパシタ１７−１−２がゼロ点調節による位相補償を、それぞれ行うことになる。
【００４４】
一方、ハイ信号が入力されたときには、スイッチ手段は第２の組み合わせを選択する。すなわち、外部からロー信号が入力されたときに、スイッチ１８−１−１及びスイッチ１８−１−２がともにオフとなり、スイッチ１８−２−１及びスイッチ１８−２−２がともにオンとなる。この動作の結果、抵抗１６−２が帰還抵抗となり、キャパシタ１７−２−１が進み位相補償を、キャパシタ１７−２−２がゼロ点調節による位相補償を、それぞれ行うことになる。
【００４５】
このように、増幅回路１ａでは、外部信号によって帰還抵抗が切り替わることによって電圧増幅度を切り替えることができるようにされている。そしてその際、帰還抵抗のみでなく位相補償用のキャパシタも切り替えることができるので、帰還抵抗の抵抗値を変化させても最適な位相補償結果を得ることが可能となっている。
【００４６】
さて、以上のような構成を有する増幅回路１ａにおいて、本実施形態では、各抵抗１６及び各キャパシタ１７の具体的材料として、上記組み合わせごとに、抵抗素子と容量素子の温度特性が互いに逆の関係となるものを用いる。すなわち、キャパシタ１７−１−１及びキャパシタ１７−１−２の温度特性が抵抗１６−１の温度特性と逆関係となり、キャパシタ１７−２−１及びキャパシタ１７−２−２の温度特性が抵抗１６−２の温度特性と逆関係となるように、各素子の材料を選択する。より具体的に言うと、各キャパシタ１７には温度特性が正（温度上昇とともに容量が大きくなる。）のものを用い、各抵抗１６には温度特性が負（温度上昇とともに抵抗が小さくなる。）のものを用いる。
【００４７】
図３は、抵抗素子と容量素子の温度特性を互いに逆関係にしたことの効果を示すための図である。なお、同図では、スイッチ手段が上記第１の組み合わせを選択している場合を取り上げる。また、同図では、一例として増幅回路１のカットオフ周波数（増幅回路１全体としての出力が下がり始める周波数）を取り上げる。
【００４８】
図３（ａ）の実線は、キャパシタ１７−１−１及びキャパシタ１７−１−２に正の温度特性を示す材料を用い、抵抗１６−１に負の温度特性を示す材料を用いた場合の、増幅回路１ａのカットオフ周波数の温度特性を示している。一方、図３（ｂ）の点線は、キャパシタ１７−１−１及びキャパシタ１７−１−２に図３（ａ）と同じものを用い、抵抗１６−１に正の温度特性を有する材料を用いた場合の、増幅回路１ａのカットオフ周波数の温度特性を示している。図３（ａ）と図３（ｂ）を比較すると明らかなように、図３（ａ）では、図３（ｂ）に比べて、温度変化に対するカットオフ周波数の変化が小さくなっている。
【００４９】
以上のように、本実施形態では、抵抗素子と位相補償用容量素子の温度特性が互いに逆関係となるようにしたことにより、抵抗素子と位相補償用容量素子による構成されるＲＣ時定数の温度変化が、抵抗素子と位相補償用容量素子の温度特性が互いに逆関係でない場合に比べて抑制されている。したがって、周辺温度の変化による増幅回路１ａの周波数特性の変化を抑えることが実現されている。
【００５０】
なお、本実施形態では帰還抵抗を切り替え可能に構成しているが、フォトダイオード２の内部抵抗を切り替え可能に構成してもよい。この場合においても、内部抵抗の抵抗値に応じた容量の位相補償キャパシタを予め用意しておき、内部抵抗の切り替えとともにキャパシタも切り替えるようにすることで、内部抵抗の抵抗値を変化させても最適な位相補償結果を得ることが可能となる。そして、この場合においても、帰還抵抗の温度特性を負とし、各キャパシタの温度特性を正とすることにより、周辺温度の変化の変化による増幅回路の周波数特性の変化を抑えることができる。
【００５１】
また、増幅回路１ａは、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ）と呼ばれる。以下、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明しておく。
【００５２】
まず、図４は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ(Compact Disc)／ＤＶＤ／ＢＤ(Blu-ray Disc(登録商標))コンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備えている。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。
【００５３】
受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用に用いられるものである。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤ又はＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤ又はＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤ又はＤＶＤで反射したサブビームＳＢ２を受光する。
【００５４】
受光部Ｒ−４〜６はＣＤ記録再生用に用いられるものである。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。
【００５５】
図５及び図６は、増幅回路１ａを含む上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図５及び図６は、２つの図で１つのＰＤＯＣ１００の内部回路構成を示しており、実際には図５の下部と図６の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。
【００５６】
図５に示す回路４０は、フォトダイオードＡ及びフォトダイオードａの他、上記増幅回路１ａを含み、さらにスイッチ４１及びリミッタ回路４２を含んで構成される。
【００５７】
増幅回路１ａの反転入力端子（−）（＝差動増幅回路２０の反転入力端子（−））には、外部からの制御に応じたスイッチ４１の動作により、記録再生対象メディアがＢＤ又はＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、増幅回路１ａの非反転入力端子（＋）（＝差動増幅回路２０の非反転入力端子（＋））には、所定電圧の電源Ｖｓが接続される。これらの構成により、増幅回路１ａは、フォトダイオードの出力信号に増幅処理を施す。
【００５８】
増幅回路１ａ内のスイッチ１８−１−１、スイッチ１８−１−２、スイッチ１８−２−１、及びスイッチ１８−２−２（図５では図示していない）のオンオフは、ゲイン制御部５０により制御される。ゲイン制御部５０は、外部からの指示に従ってハイ信号又はロー信号を生成することにより各スイッチ１８を制御する。
【００５９】
リミッタ回路４２は、増幅回路１ａから出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。
【００６０】
リミッタ回路４２の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６０にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。
【００６１】
合成回路６０には、上記リミッタ回路４２の出力信号の他、フォトダイオードＢ，Ｃ，Ｄ又はフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰ及び端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰ及び端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。
【００６２】
次に、図７は、上記ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。
【００６３】
図７に示すように、光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射する１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。
【００６４】
なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。
【００６５】
［実施形態２］
本実施形態では、増幅回路１ａの位相補償用の容量素子（キャパシタ１７−１−１、キャパシタ１７−１−２等）を、上記組み合わせごとに、一端が差動増幅回路の出力端とソースフォロア回路の入力端の間に接続され、他端が抵抗素子と差動増幅回路の入力端の間に接続された容量素子に置き換えた例について説明する。
【００６６】
図８は、本実施形態にかかる増幅回路１ｂの詳細構成を示す回路図である。同図において、図２と同一である構成要素には、図２と同一の符号を付している。
【００６７】
図８に示すように、増幅回路１ｂは、抵抗１６とキャパシタ１７の組み合わせを２つ備えている。すなわち、抵抗１６−１とキャパシタ１７−１の組み合わせと、抵抗１６−２とキャパシタ１７−２の組み合わせと、を備えている。
【００６８】
抵抗１６−１は、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続する。抵抗１６−２は、ソースフォロア回路３０の出力端及び抵抗１６−１の間と、差動増幅回路２０の反転入力端子（−）及び抵抗１６−１の間と、に接続されている。なお、抵抗１６−１から差動増幅回路２０の反転入力端子（−）に至る回路と、抵抗１６−２から差動増幅回路２０の反転入力端子（−）に至る回路との接続点は、上記接続点Ａである。
【００６９】
キャパシタ１７−１は、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、抵抗１６−１と差動増幅回路２０の入力端の間の回路上の接続点Ａより抵抗１６−１側と、に接続されている。なお、抵抗１６−１から接続点Ａに至る回路と、キャパシタ１７−１から接続点Ａに至る回路の接続点は、上記接続点Ｂ１である。
【００７０】
同様に、キャパシタ１７−２は、差動増幅回路２０の出力端及びソースフォロア回路３０の入力端の間と、抵抗１６−２と差動増幅回路２０の入力端の間の回路上の接続点Ａより抵抗１６−１側と、に接続されている。なお、抵抗１６−２から接続点Ａに至る回路と、キャパシタ１７−２から接続点Ａに至る回路の接続点は、上記接続点Ｂ２である。
【００７１】
さらに、増幅回路１ｂは、上記組み合わせのいずれか少なくとも１つと差動増幅回路２０との接続を解放するスイッチ手段を備えている。このスイッチ手段はスイッチ１８−１及びスイッチ１８−２により構成され、スイッチ１８−１は接続点Ａと接続点Ｂ１の間に、スイッチ１８−２は接続点Ａと接続点Ｂ２の間に、それぞれ設けられている。
【００７２】
図９は、増幅回路１ｂ（図８）及び増幅回路１ａ（図２）のボード線図である。ただし、同図において、実線（ａ）は増幅回路１ｂの周波数対振幅特性を、点線（ｂ）は増幅回路１ａの周波数対振幅特性を、実線（ｃ）は増幅回路１ｂの周波数対位相特性を、点線（ｄ）は増幅回路１ａの周波数対位相特性を、それぞれ示している。なお、図９のボード線図では、横軸（周波数軸）を対数軸としている。
【００７３】
実線（ａ）と点線（ｂ）、実線（ｃ）と点線（ｄ）をそれぞれ比較すると分かるように、増幅回路１ｂは、位相補償用のキャパシタの数が１つ少ないにも関わらず、増幅回路１ａと同等の特性を示している。
【００７４】
なお、キャパシタ１７−１の最適な容量Ｃｆｂ１及びキャパシタ１７−２の最適な容量Ｃｆｂ２は、それぞれ式（１）及び式（２）で表される。ここで、Ｒｆｂ１及びＲｆｂ２は、それぞれ抵抗１６−１及び抵抗１６−２の抵抗値、ＣＴはフォトダイオードの容量、ωはピーク周波数である。
【数１】
2009088584.tif 000003
【数２】
2009088584.tif 000004
【００７５】
スイッチ手段は、外部信号によって制御される。具体的には、外部からロー信号が入力されたときに、スイッチ１８−１がオン、スイッチ１８−２がオフとなる。このとき、抵抗１６−１が帰還抵抗となり、キャパシタ１７−１が位相補償を行う。一方、ハイ信号が入力されたときには、スイッチ１８−１がオフ、スイッチ１８−２がオンとなる。このとき、抵抗１６−２が帰還抵抗となり、キャパシタ１７−２が位相補償を行う。このように、増幅回路１ｂでは、外部信号によって帰還抵抗が切り替わることによって電圧増幅度を切り替えることができるようにされている。また、併せて位相補償用のキャパシタも切り替わるようにしているので、帰還抵抗の抵抗値に応じた容量の位相補償用キャパシタを利用することが可能となっている。
【００７６】
さて、以上のような構成を有する増幅回路１ｂにおいて、本実施形態では、各抵抗１６及び各キャパシタ１７の具体的材料として、上記組み合わせごとに、抵抗素子と容量素子の温度特性が互いに逆の関係となるものを用いる。すなわち、キャパシタ１７−１の温度特性が抵抗１６−１の温度特性と逆関係となり、キャパシタ１７−２の温度特性が抵抗１６−２の温度特性と逆関係となるように、各素子の材料を選択する。より具体的に言うと、各キャパシタ１７には温度特性が正（温度上昇とともに容量が大きくなる。）のものを用い、各抵抗１６には温度特性が負（温度上昇とともに抵抗が小さくなる。）のものを用いる。
【００７７】
さらに、本実施形態では、各キャパシタ１７の最適容量は式（１）及び式（２）で決定される値である。したがって、これらの式も満たすように、各キャパシタ１７及び各抵抗１６の材料を選択することが好ましい。ただし、完全に式（１）及び式（２）を満たすようにすると、ＲＣ時定数が抵抗Ｒの１／２乗に比例する温度変化を示すことになってしまうので、ＲＣ時定数の温度変化の許容量と、キャパシタ１７の最適容量からのずれの許容量と、を適宜考慮しながら、実態に合った材料を選択するようにすることが好ましい。
【００７８】
以上のように、本実施形態では、抵抗素子と位相補償用容量素子の温度特性が互いに逆関係となるようにしたことにより、抵抗素子と位相補償用容量素子による構成されるＲＣ時定数の温度変化が、抵抗素子と位相補償用容量素子の温度特性が互いに逆関係でない場合に比べて抑制されている。したがって、周辺温度の変化による増幅回路１ｂの周波数特性の変化を抑えることが実現されている。
【００７９】
［実施形態３］
本実施形態では、差動増幅回路とソースフォロア回路が従属接続されてなるオペアンプと、帰還抵抗用の抵抗素子と、該抵抗素子の温度特性と逆の温度特性を有する負荷容量制御用容量素子と、を有する増幅回路を取り上げる。
【００８０】
図１０は、本実施形態にかかる増幅回路１ｃの詳細構成を示す回路図である。同図においても、図２と同一である構成要素には、図２と同一の符号を付している。
【００８１】
図１０に示すように、増幅回路１ｃは、上記オペアンプ１０からの出力信号を外部に出力する出力端子ＯＴと、出力端子ＯＴに接続される負荷の容量を制御する負荷容量制御手段１２と、を含んで構成される。
【００８２】
負荷容量制御手段１２は、一端が増幅部（オペアンプ１０＋帰還回路）と出力端子ＯＴとの間に接続され、他端が接地された１又は複数の負荷容量上方制御器により構成されている。各負荷容量上方制御器はキャパシタ７１とスイッチ７２とが、接地端側からこの順で直列接続された構成を有する。図２には、特に２つの負荷容量上方制御器を備えた負荷容量制御手段１２の例を示している。すなわち、図２に示した負荷容量制御手段１２は、キャパシタ７１−１及びスイッチ７２−１により構成される負荷容量上方制御器と、キャパシタ７１−２及びスイッチ７２−２により構成される負荷容量上方制御器と、を備えている。
【００８３】
スイッチ７２の制御は外部信号によって行われる。スイッチ７２がオンとなっている場合、対応するキャパシタ７１はオペアンプ１０と出力端子ＯＴとの間に接続され、増幅回路１ｃの出力端に接続される容量性負荷ＬＣと並列回路を構成する。したがって、例えばキャパシタ７１−１の容量をＣ１、キャパシタ７１−２の容量をＣ２、容量性負荷ＬＣの容量値をＣＬとすると、スイッチ７２−１及び７２−２のオンオフに伴って表１のように全体としての負荷容量が変動する。
【表１】
2009088584.tif 000005
【００８４】
このことは、適切な容量のキャパシタ７１を有する負荷容量上方制御器を適当数予め準備しておけば、スイッチ７２の制御により、出力端（出力端子ＯＴ）に接続される容量性負荷ＬＣの容量値に関わらず増幅回路１ｃの負荷容量を一定値に保つことができる、ということを意味している。つまり、増幅回路１ｃでは、負荷容量制御手段１２を用いることにより、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。
【００８５】
そして、以上のような構成を有する増幅回路１ｃにおいて、本実施形態では、各抵抗１６及び各キャパシタ７１の具体的材料として、抵抗素子と容量素子の温度特性が互いに逆の関係となるものを用いる。すなわち、キャパシタ７１−１及び２の温度特性が抵抗１６の温度特性と逆関係となるように、各素子の材料を選択する。より具体的に言うと、各キャパシタ７１には温度特性が正（温度上昇とともに容量が大きくなる。）のものを用い、抵抗１６には温度特性が負（温度上昇とともに抵抗が小さくなる。）のものを用いる。
【００８６】
以上のように、本実施形態では、抵抗素子と負荷容量制御用容量素子の温度特性が互いに逆関係となるようにしたことにより、抵抗素子と負荷容量制御用容量素子による構成されるＲＣ時定数の温度変化が、抵抗素子と負荷容量制御用容量素子の温度特性が互いに逆関係でない場合に比べて抑制されている。したがって、周辺温度の変化による増幅回路１ｃの周波数特性の変化を抑えることが実現されている。
【００８７】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００８８】
例えば、上記実施形態では、本発明による増幅回路をＰＤＩＣに適用した場合を例に説明したが、本発明の適用範囲がこれに限定されるものではない。
【００８９】
また、差動増幅回路の構成についても図２、図８、図１０に示した構成に限定されず、これとは異なる回路構成を有していても構わない。
【００９０】
また、上記各実施形態ではソースフォロア回路を出力回路として用いたが、本発明はこのような場合に限って適用されるものではなく、他の種の出力回路を用いる場合に適用されることも可能である。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施形態１にかかる増幅回路の基本構成を示す回路図である。
【図２】本発明の実施形態１にかかる増幅回路をより詳細に示す回路図である。
【図３】本発明の実施形態１にかかる増幅回路のポール周波数及びゼロ周波数の温度特性を示す図であり、（ａ）は温度特性が互いに逆関係にある抵抗素子と容量素子を採用した場合を、（ｂ）は温度特性が互いに逆関係にない抵抗素子と容量素子を採用した場合を、それぞれ示している。
【図４】本発明の実施形態１にかかるＰＤＩＣの外観例を示す図である。
【図５】本発明の実施形態１にかかるＰＤＩＣの内部回路構成を示す図である。
【図６】本発明の実施形態１にかかるＰＤＩＣの内部回路構成を示す図である。
【図７】本発明の実施形態１にかかるＰＤＩＣを備える光ピックアップの構成を示す模式図である。
【図８】本発明の実施形態２にかかる増幅回路の構成を示す回路図である。
【図９】（ａ）（ｃ）は本発明の実施形態２にかかる増幅回路のボード線図である。（ｂ）（ｄ）は本発明の実施形態１にかかる増幅回路のボード線図である。
【図１０】本発明の実施形態３にかかる増幅回路の構成を示す回路図である。
【符号の説明】
【００９２】
１ａ，１ｂ，１ｃ    増幅回路
２，Ａ，Ｂ，Ｃ，Ｄ，ａ，ｂ，ｃ，ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ｅ１，ｅ２，ｆ１，ｆ２  フォトダイオード
１０    オペアンプ
１４    基準電圧源
１６    抵抗
１７，７１    キャパシタ
１８，４１，７２    スイッチ
２０    差動増幅回路
２１，２２    ＰチャンネルＭＯＳトランジスタ
２３，２４    ＮチャンネルＭＯＳトランジスタ
３１    デプレッション型トランジスタ
２５，３２    定電流源
３０    ソースフォロア回路
４０    回路
４２    リミッタ回路
５０    ゲイン制御部
６０    合成回路
１０１  光ピックアップ
１０２  レーザ光源
１０３  回折格子
１０４  コリメートレンズ
１０５  ミラー
１０６  対物レンズ
１０７  ビームスプリッタ
１０８  アナモフィックレンズ
１０９  対物レンズ駆動装置
１１０  １／４波長板
２００  光ディスク
【図１】
2009088584.tif 000006
【図２】
2009088584.tif 000007
【図３】
2009088584.tif 000008
【図４】
2009088584.tif 000009
【図５】
2009088584.tif 000010
【図６】
2009088584.tif 000011
【図７】
2009088584.tif 000012
【図８】
2009088584.tif 000013
【図９】
2009088584.tif 000014
【図１０】
2009088584.tif 000015