(57)【要約】      （修正有）【課題】ビアを無くす事によって、配線の線幅を太くする必要を無くし、サイズを縮小した半導体装置の提供。【解決手段】第１の配線の一部ＭＴ１ｅと第２の配線の一部ＭＴ２ｄとが交差しなければならない箇所で、前記第１の配線の前記一部ＭＴ１ｅ及び前記第２の配線の前記一部ＭＴ２ｄ間に絶縁層ＤＥｂが形成されており、前記第１の配線の前記一部が、前記絶縁層の一の面に接して設けられており、前記第２の配線の前記一部が、前記絶縁層の他の面に接して設けられている。【選択図】図２
2009194056.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線の一部と第２の配線の一部とが交差しなければならない箇所で、前記第１の配線の前記一部及び前記第２の配線の前記一部間に絶縁層が形成されており、
前記第１の配線の前記一部が、前記絶縁層の一の面に接して設けられており、前記第２の配線の前記一部が、前記絶縁層の他の面に接して設けられていることを特徴とする配線構造。
【請求項２】
第１の配線の一部と第２の配線の一部とが交差しなければならない箇所で、前記第２の配線の前記一部が、前記第１の配線の前記一部の上に底面が当該第１の配線の前記一部と接して形成されている絶縁層の前記底面以外の面に沿って前記第１の配線の前記一部を跨ぐように形成されていることを特徴とする配線構造。
【請求項３】
平衡型信号の入力又は出力に用いられるべく、仮想中心線について線対称の関係にある、渦巻状の第１の巻き線及び渦巻状の第２の巻き線を含み、
前記第１の巻き線の一部と前記第２の巻き線の一部とが交差しなければならない箇所で、前記第１の巻き線の前記一部及び前記第２の巻き線の前記一部間に絶縁層が形成されており、
前記第１の巻き線の前記一部が、前記絶縁層の一の面に接して設けられており、前記第２の巻き線の前記一部が、前記絶縁層の他の面に接して設けられていることを特徴とするインダクタ。
【請求項４】
平衡型信号の入力又は出力に用いられるべく、仮想中心線について線対称の関係にある、渦巻状の第１の巻き線及び渦巻状の第２の巻き線を含み、
前記第１の巻き線の一部と前記第２の巻き線の一部とが交差しなければならない箇所で、前記第２の巻き線の前記一部が、前記第１の巻き線の前記一部の上に底面が当該第１の巻き線の前記一部と接して形成されている絶縁層の前記底面以外の面に沿って前記第１の巻き線の前記一部を跨ぐように形成されていることを特徴とするインダクタ。
【請求項５】
請求項３、４記載のインダクタを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２本の配線が交差しなければならない箇所での配線構造、当該配線構造を用いたインダクタ、及び当該インダクタを備える半導体装置に関する。
【背景技術】
【０００２】
従来、図４に図示されている、下記の特許文献１〜４に記載されているような、インダクタを有するＷＳＣＰ（Wafer Level Chip Size Package）の半導体装置ＳＤ１０では、インダクタＬ１０は、２つの渦巻状の第１の巻き線Ｗ１０と第２の巻き線Ｗ２０とを含む。第１の巻き線Ｗ１０は、例えば、配線ＭＴ１０Ａ、ＭＴ１０Ｂ、ＭＴ１０Ｃを有し、また、第２の巻き線Ｗ２０は、例えば、配線ＭＴ２０Ａ、ＭＴ２０Ｂ、ＭＴ２０Ｃを有する。第１の巻き線Ｗ１０と第２の巻き線Ｗ２０とは、図４に示されるように、交差しなければならない箇所（４箇所）があり、例えば、配線ＭＴ１０Ｂと配線ＭＴ２０Ｂとが交差しなければならない。
【０００３】
配線ＭＴ１０Ｂと配線ＭＴ２０Ｂとが交差しなければならない箇所では、前者の配線ＭＴ１０Ｂは、配線ＭＴ１０Ａ及び配線ＭＴ１０Ｃが形成されている平面（上層）と同一の平面（上層）内に形成されており、他方で、後者の配線ＭＴ２０Ｂは、配線ＭＴ２０Ａ及び配線ＭＴ２０Ｃが形成されている平面（上層）と異なる平面（下層）に形成されており、これにより、前者の配線ＭＴ１０Ｂと後者の配線ＭＴ２０Ｂとが、立体交差されている。
【０００４】
【特許文献１】特許第３９３９５０４号公報
【特許文献２】特許第３８９６８３８号公報
【特許文献３】特許第３５４０７２９号公報
【特許文献４】特許第３８７１６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、２つの配線ＭＴ１０Ｂ、ＭＴ２０Ｂを立体交差させるためには、配線ＭＴ２０Ａと配線ＭＴ２０Ｂとを接続するためのビアＶ２０ＡＢを、配線ＭＴ２０Ａの端部と配線ＭＴ２０Ｂの一方の端部との間に設けなければならず、同様にして、配線ＭＴ２０Ｂと配線ＭＴ２０Ｃとを接続するためのビアＶ２０ＢＣを、配線ＭＴ２０Ｂの端部の他方の端部と配線ＭＴ２０Ｃの端部との間に設けなければならない。当該ビアＶ２０ＡＢ、２０ＢＣを設けるためのスペースを確保するには、配線ＭＴ２０Ａ、ＭＴ２０Ｂ、ＭＴ２０Ｃの線幅を太くする必要があり、その結果、半導体装置ＳＤ１０のサイズが大きくなるという問題があった。
【課題を解決するための手段】
【０００６】
本発明は、上記した課題を解決すべく、以下の適用例により実現される。
【０００７】
［適用例１］
第１の配線の一部と第２の配線の一部とが交差しなければならない箇所で、前記第１の配線の前記一部及び前記第２の配線の前記一部間に絶縁層が形成されており、
前記第１の配線の前記一部が、前記絶縁層の一の面に接して設けられており、前記第２の配線の前記一部が、前記絶縁層の他の面に接して設けられていることを特徴とする配線構造。
【０００８】
［適用例２］
第１の配線の一部と第２の配線の一部とが交差しなければならない箇所で、前記第２の配線の前記一部が、前記第１の配線の前記一部の上に底面が当該第１の配線の前記一部と接して形成されている絶縁層の前記底面以外の面に沿って前記第１の配線の前記一部を跨ぐように形成されていることを特徴とする配線構造。
【０００９】
［適用例３］
平衡型信号の入力又は出力に用いられるべく、仮想中心線について線対称の関係にある、渦巻状の第１の巻き線及び渦巻状の第２の巻き線を含み、
前記第１の巻き線の一部と前記第２の巻き線の一部とが交差しなければならない箇所で、前記第１の巻き線の前記一部及び前記第２の巻き線の前記一部間に絶縁層が形成されており、
前記第１の巻き線の前記一部が、前記絶縁層の一の面に接して設けられており、前記第２の巻き線の前記一部が、前記絶縁層の他の面に接して設けられていることを特徴とするインダクタ。
【００１０】
［適用例４］
平衡型信号の入力又は出力に用いられるべく、仮想中心線について線対称の関係にある、渦巻状の第１の巻き線及び渦巻状の第２の巻き線を含み、
前記第１の巻き線の一部と前記第２の巻き線の一部とが交差しなければならない箇所で、前記第２の巻き線の前記一部が、前記第１の巻き線の前記一部の上に底面が当該第１の巻き線の前記一部と接して形成されている絶縁層の前記底面以外の面に沿って前記第１の巻き線の前記一部を跨ぐように形成されていることを特徴とするインダクタ。
【００１１】
［適用例５］
適用例３、４のインダクタを有することを特徴とする半導体装置。
【発明を実施するための最良の形態】
【００１２】
実施例のインダクタについて図面を参照して説明する。
【００１３】
図１は、実施例のインダクタを含む半導体装置の構成を示す平面図及び側面図であり、図２は、実施例の半導体装置の立体交差の箇所の構造を示す斜視図である。
【００１４】
実施例の半導体装置ＳＤ１は、図１（Ａ）に示されるように、インダクタＬ１を含み、インダクタＬ１は、平衡型（差動型）の信号の入出力に用いられるべく、第１の巻き線Ｗ１と、第２の巻き線Ｗ２とを有する。第１の巻き線Ｗ１、第２の巻き線Ｗ２は、基本的に、図１（Ｂ）に図示された第２の層ＬＹ２に形成されている。例外として、図１（Ａ）中の二点鎖線ｃで示されるように、第１の巻き線Ｗ１と第２の巻き線Ｗ２とが立体的に交差している箇所では、例えば、図２に示されるように、下側の配線ＭＴ２ｄ、及び、当該配線ＭＴ２ｄに隣接する配線ＭＴ２ｃ、ＭＴ２ｅが第１の層ＬＹ１に形成されている。加えて、配線ＭＴ１ｃ、ＭＴ１ｇもまた、第１の層ＬＹ１に形成されている。
【００１５】
第１の巻き線Ｗ１は、巻き線本体ＷＢ１と、接続用配線ＬＮ１とを有し、同様にして、第２の巻き線Ｗ２は、巻き線本体ＷＢ２と、接続用配線ＬＮ２とを有する。接続用配線ＬＮ１、ＬＮ２は、例えば、パッドＰＤに接続されている。
【００１６】
巻き線本体ＷＢ１、ＷＢ２は、渦巻状であり、仮想中心線ＶＬについて線対称の関係にある。また、二点鎖線ａで示されるように、巻き線本体ＷＢ１の一方の端部と巻き線本体ＷＢ２の一方の端部とが接続されており、二点鎖線ｂ１に示されるように、巻き線本体ＷＢ１の他方の端部と接続用配線ＬＮ１とが接続されており、同様にして、二点鎖線ｂ２に示されるように、巻き線本体ＷＢ２の他方の端部と接続用配線ＬＮ２とが接続されている。
【００１７】
半導体装置ＳＤ１は、図１（Ｂ）に示されるように、例えばシリコン基板である基板ＳＢ上に回路ＣＫＴが形成されており、当該回路ＣＫＴの上方にパシベーション層ＰＶを隔てて第１の層ＬＹ１、第２の層ＬＹ２が形成されている。第１の層ＬＹ１中には、図１（Ａ）、（Ｂ）に示されるように、絶縁層ＤＥａ、ＤＥｂ、ＤＥｃが形成されている。さらに、第２の層ＬＹ２上にソルダーレジストＳＲを介してハンダボールＨＢが形成されている。
【００１８】
実施例の半導体装置ＳＤ１における、第１の巻き線Ｗ１と第２の巻き線Ｗ２とが交差しなければならない箇所、例えば、図１（Ａ）の二点鎖線ｃで示される箇所では、図２に示されるように、第１の巻き線Ｗ１を構成する配線ＭＴ１ａ〜ＭＴ１ｉのうちの配線ＭＴ１ｄ、ＭＴ１ｅ、ＭＴ１ｆと、第２の巻き線Ｗ２を構成する配線ＭＴ２ａ〜ＭＴ２ｇのうちの配線ＭＴ２ｄとが立体的に交差している。
【００１９】
より具体的には、前者の配線ＭＴ１ａ〜ＭＴ１ｉについて、第２の層ＬＹ２中では、配線ＭＴ１ａが、絶縁層ＤＥａの表面（底面に対峙する面。以下、同様。）に形成されており、配線ＭＴ１ｂが、絶縁層ＤＥａの側面に形成されており、配線ＭＴ１ｄが、絶縁層ＤＥｂの一方の側面（絶縁層ＤＥａの前記側面に対峙する側面）に形成されており、配線ＭＴ１ｅが、絶縁層ＤＥｂの表面に形成されており、配線ＭＴ１ｆが、絶縁層ＤＥｂの他方の側面（絶縁層ＤＥｃの側面（後述）に対峙する側面）に形成されており、配線ＭＴ１ｈが、絶縁層ＤＥｃの側面に形成されており、配線ＭＴ１ｉが、絶縁層ＤＥｃの表面に形成されており、他方で、第１の層ＬＹ１中には、配線ＭＴ１ｃ、ＭＴ１ｇが形成されている。
【００２０】
また、後者の配線ＭＴ２ａ〜ＭＴ２ｇについて、第２の層ＬＹ２中では、配線ＭＴ２ａが、絶縁層ＤＥａの表面に形成されており、配線ＭＴ２ｂが、絶縁層ＤＥａの側面に形成されており、配線ＭＴ２ｆが、絶縁層ＤＥｃの側面に形成されており、配線ＭＴ２ｇが、絶縁層ＤＥｃの表面に形成されており、他方で、第１の層ＬＹ１中には、配線ＭＴ２ｃ、ＭＴ２ｅが形成されており、かつ、配線ＭＴ２ｄが、絶縁層ＤＥｂの底面に形成されている（製造プロセスの観点から正確に説明すれば、配線ＭＴ２ｄの上に絶縁層ＤＥｂが形成されている。）。
【００２１】
第１の巻き線Ｗ１を構成する配線、ＭＴ１ｃ、ＭＴ１ｄ、ＭＴ１ｅと、第２の巻き線Ｗ２を構成する配線ＭＴ２ｄと、絶縁層ＤＥｂとの関係について詳述すれば、配線ＭＴ１ｃ、ＭＴ１ｄ、ＭＴ１ｅが、絶縁層ＤＥｂの一方の側面、表面、他方の側面にそれぞれ形成されており、また、配線ＭＴ２ｄが、絶縁層Ｄｅｂの底面に形成されていることにより、第１の巻き線Ｗ１と第２の巻き線Ｗ２とが立体交差することが可能となっている。
【００２２】
上述したように、実施例の半導体装置ＳＤ１では、第１の巻き線Ｗ１を構成する配線ＭＴ１ｃ、ＭＴ１ｄ、ＭＴ１ｅが、絶縁層ＤＥｂの一方の側面、表面、他方の側面という、絶縁層ＤＥｂの底面以外の面に亘って形成されており、他方で、第２の巻き線Ｗ２を構成する配線ＭＴ２ｄが、絶縁層ＤＥｂの底面に形成されていることから、第１の巻き線Ｗ１と第２の巻き線Ｗ２との立体交差を、従来のようなビアＶ２０ＡＢ、Ｖ２０ＢＣ（図４に図示。）を用いることなく実現することができ、その結果、配線ＭＴ２ａ〜ＭＴ２ｇの線幅を従来の配線ＭＴ２０Ａ、２０Ｂ、２０Ｃに比して狭くすることができ、これにより、半導体装置ＳＤ１のサイズを従来の半導体装置ＳＤ１０に比して小さくすることが可能となる。
【００２３】
図３は、変形例の半導体装置ＳＤ２の構成を示す断面図である。図３と、実施例の半導体装置ＳＤ１の構成を示す図１（Ｂ）との比較から明らかなように、変形例の半導体装置ＳＤ２は、基本的に、実施例の半導体装置ＳＤ１と同様な構成を有し、他方で、実施例の半導体装置ＳＤ１と異なり、絶縁層ＤＥ０を更に含む。
【００２４】
絶縁層ＤＥ０は、図３に示されるように、パシベーション層ＰＶ上に形成されている。このような構成によっても、上記したと同様な効果を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】実施例の半導体装置の構成を示す平面図及び側面図。
【図２】実施例の半導体装置の構成を示す斜視図。
【図３】変形例の半導体装置の構成を示す断面図。
【図４】従来の半導体装置の構成を示す平面図。
【符号の説明】
【００２６】
ＳＤ１…半導体装置、ＤＥａ，ＤＥｂ，ＤＥｃ…絶縁層、Ｗ１…第１の巻き線、Ｗ２…第２の巻き線、ＭＴ１ａ〜ＭＴ１ｉ，ＭＴ２ａ〜ＭＴ２ｇ…配線。
【図１】
2009194056.tif 000003
【図２】
2009194056.tif 000004
【図３】
2009194056.tif 000005
【図４】
2009194056.tif 000006