(57)【要約】【課題】受動部品を内蔵した状態であっても基板の対称性が保たれ、反りの無い電子部品内蔵基板を実現することができ、且つ、合金形成を伴う材料による受動部品の接続により、安定した接続信頼性を実現することができる電子部品内蔵基板を提供する。【解決手段】複数層の配線を有する樹脂基板内に受動部品を内蔵してなる電子部品内蔵基板であって、前記受動部品は前記受動部品と電気的に接続される第１配線層と前記第１配線層に近接する第２配線層との間に存在する絶縁層内に配置され、前記第２配線層は少なくとも前記受動部品の実装面積より大きな開口部を有する電子部品内蔵基板である。【選択図】図１
2009246144.tif 000002
【特許請求の範囲】
【請求項１】
複数層の配線を有する樹脂基板内に受動部品を内蔵してなる電子部品内蔵基板であって、前記受動部品は前記受動部品と電気的に接続される第１配線層と前記第１配線層に近接する第２配線層との間に存在する絶縁層内に配置され、前記第２配線層は少なくとも前記受動部品の実装面積より大きな面積の開口部を有する電子部品内蔵基板。
【請求項２】
前記絶縁層は前記電子部品内蔵基板の前記複数層の中央の層に配置されている請求項１に記載の電子部品内蔵基板。
【請求項３】
前記受動部品は少なくとも２種類以上の金属材料が合金を形成して電気的及び機械的に接続する材料を用いて前記第１配線層に接続されている請求項１または２に記載の電子部品内蔵基板。
【請求項４】
前記絶縁層の厚さは前記受動部品の厚さより厚い請求項１〜３のいずれか１つに記載の電子部品内蔵基板。
【請求項５】
前記受動部品がチップコンデンサである請求項１〜４のいずれか１つに記載の電子部品内蔵基板。
【請求項６】
前記受動部品がチップコンデンサとチップ抵抗である請求項１〜４のいずれか１つに記載の電子部品内蔵基板。
【請求項７】
請求項１〜６のいずれか１つに記載の受動部品を内蔵してなる電子部品内蔵基板の表層配線層に半導体を実装した半導体装置。
【請求項８】
前記複数層の配線はｎ層の偶数層からなり、前記半導体を実装する前記表層配線層を第１層として前記ｎ層まで各々の層を順番付けしたときｎ／２番目の層に前記受動部品が配置されている請求項７に記載の半導体装置。
【請求項９】
前記受動部品がチップコンデンサである請求項７または請求項８に記載の半導体装置。
【請求項１０】
前記受動部品がチップコンデンサとチップ抵抗である請求項７または請求項８に記載の半導体装置。
【請求項１１】
前記第１配線層が主に電気的接地層が形成された層である請求項７〜１０のいずれか１つに記載の半導体装置。
【請求項１２】
前記第２配線層が主に電源ラインが形成された層である請求項７〜１１のいずれか１つに記載の半導体装置。
【請求項１３】
銅箔上に受動部品実装用材料を塗布する工程と、
前記受動部品実装用材料上に受動部品を実装する工程と、
前記受動部品を実装済みの前記銅箔上に前記受動部品より大きな空間を有する絶縁材料を重ねる工程と、
前記絶縁材料上に前記受動部品より大きな空間を有する第２の銅箔を重ねる工程と、
前記銅箔及び前記絶縁材料及び前記第２の銅箔を加熱しながら加圧して一体化させた後、前記銅箔を所望の第１配線層に加工するとともに前記第２の銅箔を所望の第２配線層に加工して２層配線板を形成する工程と、前記２層配線板を中心部に配置して多層配線層を形成する工程とを備えた電子部品内蔵基板の製造方法。
【請求項１４】
前記多層配線層はスルーホール接続により電気的に接続されている請求項１３に記載の電子部品内蔵基板の製造方法。
【請求項１５】
前記受動部品実装用材料は少なくとも２種類以上の金属材料が合金を形成して電気的及び機械的に接続する材料である請求項１３または請求項１４に記載の電子部品内蔵基板の製造方法。
【請求項１６】
前記受動部品がチップコンデンサである請求項１５に記載の電子部品内蔵基板の製造方法。
【請求項１７】
前記受動部品がチップコンデンサとチップ抵抗である請求項１５に記載の電子部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受動部品を内蔵する電子部品内蔵基板及びその製造方法と、電子部品内蔵基板を用いた半導体装置に関するものである。
【背景技術】
【０００２】
近年、電子機器の高機能化に伴い、半導体素子駆動周波数の高機能化が進んでいる。この高周波化が進むと、電源から離れた回路でスイッチングを行うと電源配線のコイル成分や抵抗成分で一時的に電圧が下がるという現象が発生しやすくなり、半導体素子の誤動作を引き起こす原因となる。そこで、半導体素子が実装される基板上の電源ラインとグランドライン間にデカップリングコンデンサを配置することにより、安定した電源電圧を確保し、半導体素子の正常な動作を実現している。ところが、このデカップリングコンデンサの効果を最大限に発揮させるためには配線のコイル・抵抗成分の影響を受けないように、半導体素子にできるだけ近い位置に配置させなければならず、従来は半導体素子が実装された基板やそれが更に実装されるマザー基板にコンデンサを配置することで対応してきたが、機器の高性能化の進展により、たとえ半導体素子の周辺に配置したとしても、半導体素子とデカップリングコンデンサ間の配線の引き回しでさえ影響を及ぼす状態になってきた。
【０００３】
そこで、基板内にコンデンサ部品を埋設し、短配線を試みた電子部品内蔵基板が提案されている。
【０００４】
以下、従来の電子部品内蔵基板について、図６を用いて説明する。図６は、従来の電子部品内蔵基板の断面図である。
【０００５】
図６において、従来の電子部品内蔵基板１は、多層配線基板の任意の絶縁層４に電子部品２が内蔵され、内蔵された電子部品２は導電性接着剤３により配線層５に接続したり、超音波接続工法により直接配線層５に接続されている。
【０００６】
なお、この技術の先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
【特許文献１】特開平１１−２２０２６２号公報
【特許文献２】特表２００６−５１９４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような従来の電子部品内蔵基板の製造工程において、内蔵する電子部品がチップコンデンサやチップ抵抗のようなチップ型の受動部品の場合、受動部品を埋め込む層は受動部品の厚さに起因して厚くなるのであるが、受動部品を完全に埋め込むためには受動部品より更に厚い厚さが必要となり、その結果電子部品内蔵基板の厚さも厚くなるので、近年求められている薄型化に答えられなくなるという問題点も有していた。また、受動部品を内蔵する層を可能な限り薄くする目的で、近接する受動部品を実装していない配線層を受動部品に接近させると、受動部品と接近した配線層間で電気的結合を引き起こし、浮遊容量として電気特性を劣化させてしまうという問題を引き起こすため、受動部品を内蔵する層は薄くできない状態であった。
【０００８】
そこで、本発明は上記従来の問題を解決し、電気的特性に優れ、且つコスト・量産性に優れた電子部品内蔵基板とこれを用いた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の電子部品内蔵基板は、複数層の配線を有する樹脂基板内に受動部品を内蔵してなる電子部品内蔵基板であって、前記受動部品は前記受動部品と電気的に接続される第１配線層と前記第１配線層に近接する第２配線層との間に存在する絶縁層内に配置され、前記第２配線層は少なくとも前記受動部品の実装面積より大きな面積の開口部を有する電子部品内蔵基板とするものである。
【発明の効果】
【００１０】
上記構成により、第２配線層に受動部品の実装面積より大きな空間を形成することで、受動部品を絶縁層内に配置する際に、第２配線層を受動部品に接触しないので、第２配線層と受動部品間の電気的結合を引き起こさずに絶縁層の厚みを受動部品の厚みと略同等の厚みにまで薄くすることが可能となり、電気的特性に優れると共に厚みの薄い電子部品内蔵基板を実現することができる。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下に、本発明の電子部品内蔵基板及びその製造方法とこれを用いた半導体装置の実施の形態について、図面を参照して説明する。
【００１２】
図１は本発明の実施の形態１による電子部品内蔵基板の断面図である。
【００１３】
実施の形態１の電子部品内蔵基板１００は、図１に示すように、第１配線層１０１に、チップコンデンサやチップ抵抗などの受動部品１０３が実装用材料１０５により電気的及び機械的に接続されており、第１配線層１０１と第２配線層１０２に挟まれた絶縁層１０６内に配置されている。ただし、受動部品１０３は第１配線層１０１と第２配線層１０２に対して、決して挟まれる位置には配置されていない。つまり、第１配線層１０１から見て受動部品１０３の上面部分の第２配線層１０２に相当する部分には、配線パターンは存在せず、絶縁層１０６のみが存在している構造となっている。このため、受動部品１０３を絶縁層１０６内に配置する際に、第２配線層１０２を受動部品１０３に接触させること無く、且つ、絶縁層１０６を介して第２配線層１０２と受動部品１０３が電気的に結合する設計外の浮遊容量を引き起こさずに絶縁層１０６の厚みを受動部品１０３の厚みと略同等の厚みにまで薄くすることが可能となり、電気的特性に優れると共に厚みの薄い電子部品内蔵基板を実現することができるのである。
【００１４】
なお、第１配線層１０１、第２配線層１０２は電気導電性を有する物質から成り、例えば、銅（Ｃｕ）箔や導電性樹脂組成物から成る。本発明においてはＣｕ箔を所望の形状にパターニングして形成している。絶縁層１０６に用いる絶縁材料としては、ガラス織布に熱硬化性のエポキシ樹脂を含浸させたガラスエポキシプリプレグ、ガラス織布に熱硬化性のビスマレイミド・トリアジン樹脂を含浸させたＢＴレジンプリプレグ、アラミド不織布に熱硬化性のエポキシ樹脂を含浸させたアラミドプリプレグ等を使用することが可能であるが、織布または不織布に熱硬化性樹脂を含浸させた構造であれば、様々な材料を使用することが可能である。また、織布または不織布に熱硬化性樹脂を含浸させたプリプレグ材料以外にも、二酸化珪素やアルミナ等の無機フィラーと熱硬化性樹脂との混合物を用いる事も可能である。
【００１５】
受動部品１０３はチップコンデンサやチップ抵抗のような所望の特性を予め形成され、外面に接続電極１０４を有するチップ型の電子部品である。実装用材料１０５としては、少なくとも２種類以上の金属元素が配合され、各金属同士による合金接続を伴って電気的及び機械的に接続できる材料であり、例えば錫（Ｓｎ）−銀（Ａｇ）系、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系、錫（Ｓｎ）−亜鉛（Ｚｎ）系、金（Ａｕ）−亜鉛（Ｚｎ）系、錫（Ｓｎ）−アンチモン（Ｓｂ）系などの材料が使用可能であるが、これらの材料に限らず受動部品１０３を実装できる材料であるなら何れの材料も使用可能である。また、材料中の合金の融点が、接合後に高温側へシフトする融点変化型の材料組成であっても良い。
【００１６】
実装用材料１０５に合金接続可能な材料を用いている理由は、受動部品１０３を第１配線層１０１に安定して接続させるためである。つまり、近年、チップコンデンサやチップ抵抗のようなチップ型の電子部品の電極１０４は、環境問題への配慮から、最表面部にＳｎめっきが施されているものが主流となっているため、Ａｇ粉を主成分とする導電性接着剤を実装用材料１０５に用いた場合、導電性接着剤による受動部品１０３の接続方式は、導電性接着剤中の熱硬化性樹脂の硬化収縮による圧接接続のみであるので、導電性接着剤中のＡｇと受動部品１０３の電極１０４のＳｎとが単に接触し合って電気的に接続されるものであるが、Ｓｎの融点である２３２℃を超えると簡単にＡｇはＳｎ中に拡散され、導電性接着剤中のＡｇが消失し、接続信頼性を劣化させてしまう。また、比較的低融点金属であるＳｎが施された電極１０４を超音波を用いて直接第１配線層１０１に接続することも非常に難易度の高い技術である。
【００１７】
しかしながら、これらの接続技術に対して、実装用材料１０５に電極１０４表面のＳｎと金属結合をともなって接続できる材料を選択することで、２３２℃を超える温度環境下にさらされても、導電性接着剤のような電極１０４側のＳｎへの拡散が起こることなく、接続信頼性を安定化することが可能となるものである。そして、この実装用材料１０５に少なくとも２種類以上の金属元素を配合することで、受動部品１０３を実装するために単一金属では実現不可能な実装用材料１０５の所望の融点を実現することができるものである。
【００１８】
ただし、何れの材料であっても、第１配線層１０１に対して濡れ広がり性が悪い材料が必要である。第１配線層１０１上に受動部品１０３を実装するためには、実装用材料１０５が確実に第１配線層１０１上に止まっていなければ接続できないためである。なお、実装用材料１０５は、環境汚染物質である鉛（Ｐｂ）を含有しない材料であることが重要である。
【００１９】
この第１配線層１０１、絶縁層１０６及び第２配線層１０２で構成される２層配線板を中心材料として、さらに外側両面に絶縁層１０７及び表層配線層１０８、裏面配線層１０９を形成して多層化する。多層化する際には、スルーホール１１０により表層配線層１０８、第１配線層１０１、第２配線層１０２及び裏面配線層１０９を電気的に接続する。
【００２０】
なお、本実施の形態１では４層基板の例を示しているが、４層基板に固定されるものではなく、必要に応じて更なる偶数層の多層化が可能である。ただし、その際においても受動部品１０３を内蔵する２層配線板を中心材料として両面同時に配線層を形成している。外側に形成する絶縁層１０７に用いる絶縁材料は絶縁層１０６と同様に、ガラス織布に熱硬化性のエポキシ樹脂を含浸させたガラスエポキシプリプレグ、ガラス織布に熱硬化性のビスマレイミド・トリアジン樹脂を含浸させたＢＴレジンプリプレグ、アラミド不織布に熱硬化性のエポキシ樹脂を含浸させたアラミドプリプレグ等を使用することが可能であるが、織布または不織布に熱硬化性樹脂を含浸させた構造であれば、様々な材料を使用することが可能である。また、織布または不織布に熱硬化性樹脂を含浸させたプリプレグ材料以外にも、二酸化珪素やアルミナ等の無機フィラーと熱硬化性樹脂との混合物を用いる事も可能である。
【００２１】
なお、積層後の基板の反りを防止するためには、各材料の線膨張係数に配慮することが非常に重要である。また、表層配線層１０８及び裏面配線層１０９においても第１配線層１０１、第２配線層１０２と同様に、電気導電性を有する物質から成り、例えば、Ｃｕ箔や導電性樹脂組成物から成る。本発明においてはＣｕ箔を下地として、スルーホール１１０を形成する際に付着したＣｕめっき膜を下地Ｃｕ箔と同時にパターニングして所望の配線パターンを形成している。
【００２２】
表層配線層１０８、裏面配線層１０９上には、必要に応じてソルダーレジスト１１１を形成している。なお、ソルダーレジスト１１１を形成する場合には、スルーホール１１０の内部に空間が残らないように導電性材料や絶縁性材料で埋めることが重要である。本実施の形態１では、スルーホール１１０内をソルダーレジスト１１１で直接埋める構造としているが、ソルダーレジスト１１１に限定されるものではなく、低吸湿率、低線膨張係数材料であれば様々な材料を用いることが可能である。
【００２３】
次に本発明の電子部品内蔵基板の製造方法の実施の形態について、図面を参照して説明する。
【００２４】
図２は、本発明の実施の形態１による電子部品内蔵基板の製造工程断面図である。
【００２５】
図２（ａ）に示すように、Ｃｕ箔２０１を準備する。Ｃｕ箔２０１は少なくとも片面側が適度に粗化されていることが望ましい。これは、以後の工程で絶縁層１０６を形成する絶縁材料１１２と接着する際に、絶縁材料１１２へのアンカー効果を発現させるためであり、全く粗化されていない光沢面と絶縁材料１１２との接着では、接着力がほとんど期待できないからである。
【００２６】
次に、図２（ｂ）に示すように、Ｃｕ箔２０１の粗化面上に、孔版印刷やディスペンサ等を用いて実装用材料１０５を所望の間隔で塗布する。なお、Ｃｕ箔２０１上に実装用材料１０５を塗布する工程において、Ｃｕ箔２０１単体では取り扱いが困難な場合には、Ｃｕ箔２０１の実装用材料１０５を塗布しない面側にフィルムや基板等の補強材料（図示せず）を接着剤等を用いて貼り付けて、Ｃｕ箔２０１の平面性を安定化させる。ただし、補強材料を貼り付ける場合においては、Ｃｕ箔２０１の補強材料を貼り付ける面は光沢性を有する表面状態であることが望ましい。なぜなら、補強材料は後の工程で取り外す必要があるが、この面が粗化されていると、補強材料の取り外しが困難になるからである。
【００２７】
次に、図２（ｃ）に示すように、Ｃｕ箔２０１上の実装用材料１０５の所望の位置にチップコンデンサやチップ抵抗などの受動部品１０３を実装し、リフロー等の熱処理によりＣｕ箔２０１、実装用材料１０５及び受動部品１０３の電極１０４を合金接続を伴って電気的及び機械的に接続する。この時、実装用材料１０５は図２（ｂ）に示す塗布位置から濡れ広がらないようにしなければならない。
【００２８】
次に、図２（ｄ）に示すように、受動部品１０３を実装したＣｕ箔２０１上に、空間２０６を形成した絶縁材料１１２と空間２１２を形成したＣｕ箔２０２を所定の位置に重ね合わせる。この時、絶縁材料１１２と受動部品１０３が必ず接触しないように、空間２０６は受動部品１０３を実装する面積より大きく形成することが重要である。なお、複数の受動部品１０３が隣接している場合には、空間２０６は隣接する全ての受動部品１０３を囲むように１つの大きな空間２０６としても良い。また、Ｃｕ箔２０２に形成する空間２１２も受動部品１０３に接することが無いように受動部品１０３を実装する面積より大きく形成することが重要である。そして、空間２１２は空間２０６と同様に、隣接する全ての受動部品１０３を囲むように１つの大きな空間２１２としても良い。また、絶縁材料１１２は、受動部品１０３を完全に埋め込むようにその厚さを設定するのであるが、受動部品１０３上に配置するＣｕ箔２０２に空間２１２があるため、受動部品１０３とＣｕ箔２０２を接触させること無く、Ｃｕ箔２０１に実装した受動部品１０３のＣｕ箔２０１上からの高さと略同等の厚みに絶縁材料１１２を設定することが可能である。なお、絶縁材料１１２は厚さの厚い材料を１枚重ね合わせる形態も可能であるが、複数枚の材料を重ね合わせて所望の厚みを確保する方法を採用することも可能である。また、Ｃｕ箔２０２はＣｕ箔２０１と同様に、少なくとも片面側が適度に粗化されており、粗化面側が絶縁材料１１２側に配置することが望ましい。これは、以後の工程で絶縁材料１１２と接着する際に、絶縁材料１１２へのアンカー効果を発現させるためであり、全く粗化されていない光沢面と絶縁材料１１２との接着では、接着力がほとんど期待できないからである。
【００２９】
次に、図２（ｅ）に示すように、図２（ｄ）で重ね合わせたものを熱盤プレス装置（図示せず）を用いて加熱しながら加圧して一体化させ、絶縁材料１１２を加熱加圧して形成した絶縁層１０６内に受動部品１０３を埋め込む。この時、一体化後に受動部品１０３が完全に絶縁層１０６内に埋め込まれるように絶縁層１０６の厚さを設定すると共に、熱盤プレス装置（図示せず）の圧力条件を設定しなければならない。また、受動部品１０３の周囲に気泡を発生することなく受動部品１０３を完全に絶縁層１０６で覆うことも重要である。なお、Ｃｕ箔２０１に補助材料（図示せず）を貼り付けている場合には、図２（ｃ）に示す受動部品１０３実装後または図２（ｅ）のＣｕ箔２０１と絶縁層１０６の接着後に、補助材料（図示せず）をＣｕ箔２０１から剥離する。
【００３０】
次に、図２（ｆ）に示すように、Ｃｕ箔２０１及びＣｕ箔２０２を所望の形状に加工して、第１配線層１０１及び第２配線層１０２を形成し２層配線板を作製する。なお、Ｃｕ箔２０１及びＣｕ箔２０２に片面粗化箔を使用している場合には、第１配線層１０１及び第２配線層１０２の外側に面している面を粗化する等、後の絶縁材料１１３との接続を良好に行える状態に調整しておくことが重要である。
【００３１】
次に、図３（ａ）に示すように、図２（ｆ）で作製した２層配線板を中心として、表裏面にそれぞれ絶縁材料１１３及びＣｕ箔２０８を重ね合わせ、図３（ｂ）に示すように、熱盤プレス装置（図示せず）を用いて加熱しながら加圧して一体化させる。なお、Ｃｕ箔２０８においても、Ｃｕ箔２０１、２０２と同様に、少なくとも片面側が適度に粗化されており、粗化面側が絶縁材料１１３側に配置することが望ましい。
【００３２】
次に、図３（ｃ）に示すように、所望の位置に貫通孔２１０を形成し、図３（ｄ）に示すように、めっき２２０を施し、スルーホール１１０により表裏面のＣｕ箔２０８及び絶縁材料１１３を加熱加圧して形成した絶縁層１０７内に閉じ込められた第１配線層１０１及び第２配線層１０２を電気的に接続する。
【００３３】
その後、図４（ａ）に示すように、表面にめっき２２０が形成されたＣｕ箔２０８をめっき２２０と同時に所望の形状に加工して、表層配線層１０８と裏面配線層１０９を形成し、電子部品内蔵基板１００を形成する。また、必要に応じて、図４（ｂ）に示すように電子部品内蔵基板１００の表裏面にソルダーレジスト１１１を形成しても良い。ただし、ソルダーレジスト１１１を形成する場合には、スルーホール１１０の内部に空間が残らないように導電性材料や絶縁性材料で埋めることが重要である。なお、スルーホール１１０内部に充填する材料は、表裏面に形成するソルダーレジスト１１１と同一材料でも構わない。
【００３４】
以下、実施の形態１に示す電子部品内蔵基板およびその製造方法の特徴について説明する。
【００３５】
本発明の電子部品内蔵基板およびその製造方法においては、第２配線層に受動部品の実装面積より大きな空間を形成することで、受動部品を絶縁層内に配置する際に、第２配線層を受動部品に接触させること無く、且つ、絶縁層を介した第２配線層と受動部品が電気的に結合する設計外の浮遊容量を引き起こさずに絶縁層の厚みを受動部品の厚みと略同等の厚みにまで薄くすることが可能であり、電気的特性に優れると共に厚みの薄い電子部品内蔵基板を実現することができる。また、Ｃｕ箔２０１を出発材料とすることにより、一般的なプリント配線板と略同等の製造工程で電子部品内蔵基板１００を製造することができ、内蔵する受動部品１０３を電子部品内蔵基板１００の積層方向に対して中央の絶縁層内に配置しているため、受動部品１０３を内蔵した電子部品内蔵基板１００であっても基板の対称性が保たれ、反りの無い電子部品内蔵基板１００を実現することができ、更には合金形成を伴う材料による受動部品１０３の接続により、安定した接続信頼性を実現することができるものである。
【００３６】
（実施の形態２）
以下、本発明に係る実施の形態２について図を用いて説明する。図５は本発明の実施の形態２による半導体装置の断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。
【００３７】
実施の形態２における半導体装置２００は、図５に示すように、実施の形態１で作製した電子部品内蔵基板１００の表層配線層１０８上の所望の位置に半導体１２１を実装した後、封止樹脂１２３で半導体表面を覆っている。なお、本実施の形態２では、半導体１２１はバンプ１２２を介したフリップチップ実装構造を示しているが、半導体１２１の実装方法はフリップチップ実装に限定されるものではなく、ワイヤボンド方式やその他様々な接続方式を用いても良い。
【００３８】
本実施の形態２に示す半導体装置２００において重要なことは、電子部品内蔵基板１００の受動部品１０３が接続されている第１配線層１０１が、半導体１２１を実装している表層配線層１０８を第１層として裏面配線層１０９までの全層数をｎ層とした時、第１層からｎ／２番目の層であるということである。図５では、４層基板であるため２番目の層が該当する。そして、ｎ／２層は主にグランド配線パターンが形成された層であり、表層配線層１０８から（ｎ／２＋１）番目の層（図５では３番目の層）である第２配線層１０２は、主に電源ラインが形成された層として構成することである。
【００３９】
こうすることで、電子部品内蔵基板１００の反りを防止しながら、半導体１２１に対して最も短配線で受動部品１０３を配置することが可能となり、受動部品１０３がチップコンデンサの場合には、半導体の高速スイッチング動作に対して配線長からくるコイル・抵抗成分を低減させ、更に、受動部品１０３と第２配線層１０２との不必要な電気的結合を回避することが可能となり、効果的なデカップリングコンデンサとして機能させることができ、半導体装置２００としての機能を向上させることができる。
【００４０】
なお、受動部品１０３を実装するｎ／２番目の層をグランド層、（ｎ／２＋１）番目の層を電源層としているのは、グランド層は電気的に安定した基準となる層であるため、不用意な断線部分を形成することは、電気特性の劣化を招くので、配線ターンの形成方法には特に注意を払う必要があるためで、それに対して、電源層については、近年の半導体は多機能化が進み、１つの半導体であっても異なる複数の駆動電圧を必要とするようになってきているため、複数の電源電圧に配慮した配線パターンが必要となっている。従って、第２配線層１０２のように受動部品１０３上の配線エリアを削除しても、削除部分を電源分割のための断線部として使用することで、電源特性の劣化を引き起こすことは無く、むしろ受動部品１０３と電源層である第２配線層１０２との不必要な電気的結合を回避できることができるため、その効果は絶大である。
【産業上の利用可能性】
【００４１】
本発明における電子部品内蔵基板とこれを用いた半導体装置、およびその製造方法は、低コストで量産性に優れるため、実用化しやすく、半導体の駆動周波数の高周波化に対応できる半導体装置として有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１における電子部品内蔵基板の断面図
【図２】（ａ）〜（ｆ）本発明の実施の形態１における電子部品内蔵基板の製造工程断面図
【図３】（ａ）〜（ｄ）本発明の実施の形態１における電子部品内蔵基板の製造工程断面図
【図４】（ａ）、（ｂ）本発明の実施の形態１における電子部品内蔵基板の製造工程断面図
【図５】本発明の実施の形態２における半導体装置の断面図
【図６】従来の電子部品内蔵基板の断面図
【符号の説明】
【００４３】
１００  電子部品内蔵基板
１０１  第１配線層
１０２  第２配線層
１０３  受動部品
１０４  電極
１０５  実装用材料
１０６  絶縁層
１０７  絶縁層
１０８  表層配線層
１０９  裏面配線層
１１０  スルーホール
１１１  ソルダーレジスト
１１２  絶縁材料
１１３  絶縁材料
１２１  半導体
１２２  バンプ
１２３  封止樹脂
２００  半導体装置
２０１  銅箔
２０２  銅箔
２０６  空間
２０８  銅箔
２１０  貫通孔
２１２  空間
２２０  めっき
【図１】
2009246144.tif 000003
【図２】
2009246144.tif 000004
【図３】
2009246144.tif 000005
【図４】
2009246144.tif 000006
【図５】
2009246144.tif 000007
【図６】
2009246144.tif 000008