(57)【要約】【課題】ブロック順次駆動方式を用いたときの、ブロック境界付近の表示ムラの発生を、比較的簡易な構成で抑制することができる電気光学装置及び電気光学装置の駆動方法を提供する。【解決手段】信号線を複数本毎にまとめたブロック単位で順次駆動するブロック順次駆動方式を行う電気光学装置において、赤系（Ｒ）と緑系（Ｇ）とに共通したガンマ設定と、青系（Ｂ）のガンマ設定と、青系（Ｂ）の補正用ガンマ設定とを記憶し、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって次に選択されるブロックに最も接近している末尾信号線に対応する画素に対して、入力表示データの階調レベルを前記補正用ガンマ設定で補正したデータに応じた階調表示電圧を供給する。【選択図】図４
2009216851.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との交差に対応して設けられた複数の画素と、前記走査線に対して所定の順番で選択電圧を供給する走査線駆動回路と、前記走査線に対して前記選択電圧が供給される１水平走査期間に、前記信号線を複数本毎にまとめたブロック単位で、各信号線に対応する前記画素にそれぞれ入力表示データに応じた階調表示電圧を供給する信号線駆動回路と、を備える電気光学装置であって、
前記複数の画素は、複数の表示色のそれぞれに対応した画素よりなり、
前記信号線駆動回路は、
前記複数の表示色の少なくとも２つの表示色に共通したガンマ設定と、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた補正用ガンマ設定と、を少なくとも記憶する記憶回路と、
前記入力表示データ及び前記記憶回路に記憶したガンマ設定に応じた階調表示電圧を選択する電圧選択回路と、を有し、
前記電圧選択回路は、前記末尾信号線に対応する画素に供給する前記階調表示電圧として、当該末尾信号線の入力表示データ及び前記補正用ガンマ設定に応じた電圧を選択することを特徴とする電気光学装置。
【請求項２】
前記記憶回路は、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた別のガンマ設定を記憶し、
前記電圧選択回路は、前記末尾信号線に対応する画素の表示色と同一の表示色が前記末尾信号線以外に対応する画素に供給する前記階調表示電圧として、当該画素の入力表示データ及び前記別のガンマ設定に応じた電圧を選択することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記電圧選択回路は、前記入力表示データの階調レベルを前記記憶回路に記憶したガンマ設定をもとに補正する補正回路と、前記補正回路で補正した入力表示データに対応する前記階調表示電圧を選択する選択回路と、を備えることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記電圧選択回路は、前記記憶回路に記憶したガンマ設定に応じた複数の基準階調電圧を生成する基準階調電圧生成回路と、前記基準階調電圧生成回路で生成した複数の基準階調電圧の中から前記入力表示データの階調レベルに応じた前記階調表示電圧を選択する選択回路と、を備えることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項５】
前記複数の表示色は、赤系、緑系及び青系の表示色を含み、
前記共通したガンマ設定に対応する表示色は、赤系及び緑系の表示色であることを特徴とする請求項１乃至４の何れか１項に記載の電気光学装置。
【請求項６】
前記補正用ガンマ設定に対応する表示色は、青系の表示色であることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
走査線に対して所定の順番で選択電圧を供給し、前記走査線に対して前記選択電圧が供給される１水平走査期間に、信号線を複数本毎にまとめたブロック単位で、各信号線に対応する画素にそれぞれ入力表示データに応じた階調表示電圧を供給する電気光学装置の駆動方法であって、
複数の表示色の少なくとも２つの表示色に共通したガンマ設定と、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた補正用ガンマ設定と、を少なくとも記憶し、
前記末尾信号線に対応する画素に、当該末尾信号線の入力表示データ及び前記補正用ガンマ設定に応じた前記階調表示電圧を供給することを特徴とする電気光学装置の駆動方法。
【請求項８】
互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた別のガンマ設定を記憶し、
前記末尾信号線に対応する画素の表示色と同一の表示色が前記末尾信号線以外に対応する画素に、当該画素の入力表示データ及び前記別のガンマ設定に応じた前記階調表示電圧を供給することを特徴とする請求項７に記載の電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブロック単位で画素に表示データを供給する電気光学装置及び電気光学装置の駆動方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置では、複数の走査信号線と複数のデータ信号線とを用いてマトリクス状に配置された各表示領域に所望の表示を行う。このような表示装置では、複数の走査信号線について順次選択を行い、また、選択されている走査信号線に対応する各画素へ、映像信号を、データ信号線を介して順次供給するために、シフトレジスタ回路技術が用いられる。
【０００３】
シフトレジスタは、走査信号線やデータ信号線の数に応じた段数のフリップフロップ等のシフトレジスタ回路要素を有するが、フリップフロップ等のシフトレジスタ回路要素の動作周波数には限界があり、例えば、現状では数ＭＨｚ程度である。このため、特に本数の多いデータ信号線の場合には、データ信号線を複数のブロックに分割し、ブロック毎に駆動するブロック順次駆動方式が採用される。
【０００４】
しかしながら、このようなブロック順次駆動方式においては、ブロックの境界付近で表示ムラが生じることがある。
この表示ムラが発生する原因の一つとして、境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の遥動を受けることで、書き込んだデータに誤差が生じるということが挙げられる。
【０００５】
そこで、互いに隣接する信号線をそれぞれ有する１組のブロックにおいて、データ信号の印加終了時期が早い方のブロックをＢＬ１、遅い方のブロックをＢＬ２とし、ブロックＢＬ１，ＢＬ２にそれぞれ属し、互いに隣接する信号線をそれぞれＳＬ１，ＳＬ２とするとき、１水平走査期間内に、その行で、ＢＬ１への正規の導通としてのデータ信号の印加終了時期に先立って予行の導通としてＳＬ２を導通させるデータ伝送方法が知られている（例えば、特許文献１参照）。
【０００６】
また、上記ブロックＢＬ２に属する信号線ＳＬ２の電圧変化を予測し、その予測結果に基づいてＳＬ２に隣接する信号線ＳＬ１に対応する画像信号を補正して、当該ＳＬ１に供給することで、ＳＬ２の電圧変化によって発生するノイズが結合容量を介してＳＬ１に混入した場合でも、そのノイズ成分を上記画像信号の補正によって相殺する電気光学装置の駆動方法が知られている（例えば、特許文献２参照）。ここでは、ＳＬ２の電圧変化を、ＳＬ２に対応する画像信号とプリチャージ電圧とに基づいて予測している。
【０００７】
さらに、上記信号線ＳＬ２に隣接する信号線ＳＬ１に、ＳＬ２と同じタイミングで再びデータ信号を供給することで、ＳＬ１とＳＬ２との結合容量による電圧変化を防止する半導体装置が知られている（例えば、特許文献３参照）。
【特許文献１】特開２００１−２５５８５２号公報
【特許文献２】特開２００１−３４３９２３号公報
【特許文献３】特開２００３−３３０４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記各特許文献に記載の電気光学装置にあっては、パネル内部の動作を複雑に制御する必要がある。
そこで、本発明は、ブロック順次駆動方式を用いたときの、ブロック境界付近の表示ムラの発生を、比較的簡易な構成で抑制することができる電気光学装置及び電気光学装置の駆動方法を提供することを課題としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、第１の発明に係る電気光学装置は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との交差に対応して設けられた複数の画素と、前記走査線に対して所定の順番で選択電圧を供給する走査線駆動回路と、前記走査線に対して前記選択電圧が供給される１水平走査期間に、前記信号線を複数本毎にまとめたブロック単位で、各信号線に対応する前記画素にそれぞれ入力表示データに応じた階調表示電圧を供給する信号線駆動回路と、を備える電気光学装置であって、前記複数の画素は、複数の表示色のそれぞれに対応した画素よりなり、前記信号線駆動回路は、前記複数の表示色の少なくとも２つの表示色に共通したガンマ設定と、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた補正用ガンマ設定と、を少なくとも記憶する記憶回路と、前記入力表示データ及び前記記憶回路に記憶したガンマ設定に応じた階調表示電圧を選択する電圧選択回路と、を有し、前記電圧選択回路は、前記末尾信号線に対応する画素に供給する前記階調表示電圧として、当該末尾信号線の入力表示データ及び前記補正用ガンマ設定に応じた電圧を選択することを特徴としている。
【００１０】
これにより、ブロック順次駆動方式を採用する場合において、互いに隣接する２つのブロックのうち後に駆動されるブロックに接近している信号線を補正対象の信号線とし、当該補正対象の信号線の入力データに対して階調補正を行うことができるので、ブロック境界付近の表示ムラの発生を抑制することができる。
また、新たに前記補正対象の信号線に対応する色の補正用ガンマ設定を設けるので、複雑な演算を行うことなく、当該補正対象の信号線の入力データに対する階調補正を行うことができる。
【００１１】
さらに、複数の画素にそれぞれ対応した複数の表示色のうち、２つの表示色のガンマ設定を共通化することで、そこで余ったガンマ設定用のスペースを補正用ガンマ設定用として使用することができる。したがって、新たに補正用ガンマ設定を設けても、大幅な回路構成の変更や記憶領域の増大等の必要がないので、コストの増大を抑制することができる。
このように、比較的簡易な構成で画質の向上を実現することができる。
【００１２】
また、第２の発明は、第１の発明において、前記記憶回路は、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた別のガンマ設定を記憶し、前記電圧選択回路は、前記末尾信号線に対応する画素の表示色と同一の表示色が前記末尾信号線以外に対応する画素に供給する前記階調表示電圧として、当該画素の入力表示データ及び前記別のガンマ設定に応じた電圧を選択することを特徴としている。
【００１３】
これにより、補正対象の信号線以外に対応する画素のうち、表示色が補正対象の信号線に対応する画素の表示色と同一である画素に対する階調補正と、補正対象の信号線に対応する画素に対する階調補正とを異ならせることができる。
また、第３の発明は、第１又は第２の発明において、前記電圧選択回路は、前記入力表示データの階調レベルを前記記憶回路に記憶したガンマ設定をもとに補正する補正回路と、前記補正回路で補正した入力表示データに対応する前記階調表示電圧を選択する選択回路と、を備えることを特徴としている。
【００１４】
これにより、レジスタ等に記憶した各ガンマ設定を用いて入力表示データの階調レベルを補正するので、各色のガンマ設定に応じた階調補正を行うことができる。また、２つの表示色のガンマ設定を共通化することで、そこで余ったレジスタを補正用ガンマ設定の記憶用として使用することができるので、例えば、ＲＧＢ３色のカラー表示を行う場合、新たに補正用ガンマ設定を設けても、記憶領域はＲＧＢ各色に対応する３つのガンマ設定を持つ場合と同等で済み、ＥＥＰＲＯＭ容量の増大を抑制することができる。
【００１５】
さらに、第４の発明は、第１又は第２の発明において、前記電圧選択回路は、前記記憶回路に記憶したガンマ設定に応じた複数の基準階調電圧を生成する基準階調電圧生成回路と、前記基準階調電圧生成回路で生成した複数の基準階調電圧の中から前記入力表示データの階調レベルに応じた前記階調表示電圧を選択する選択回路と、を備えることを特徴としている。
【００１６】
これにより、各ガンマ設定に応じた複数の基準階調表示電圧を生成し、これら基準階調表示電圧から入力表示データの階調レベルに対応した階調表示電圧を選択するので、各色のガンマ設定に応じた階調補正を行うことができる。
また、２つの表示色のガンマ設定を共通化、即ち当該２つの表示色用の基準階調表示電圧を生成するための回路を共通化することができるので、そこで余った回路を補正用ガンマ設定用として使用することができ、ＥＥＰＲＯＭ容量の増大や回路規模の増大を抑制することができる。
【００１７】
また、第５の発明は、第１乃至第４の何れかの発明において、前記複数の表示色は、赤系、緑系及び青系の表示色を含み、前記共通したガンマ設定に対応する表示色は、赤系及び緑系の表示色であることを特徴としている。
これにより、適正なカラー表示を行うことができる。また、赤系のガンマ設定と緑系のガンマ設定とは特性が似通っており、共通化しても表示上の不具合を発生させることがない。
【００１８】
さらに、第６の発明は、第５の発明において、前記補正用ガンマ設定に対応する表示色は、青系の表示色であることを特徴としている。
これにより、行方向に３色の画素がＲＧＢの順に配置され、列方向に同じ色の画素が配置されるストライプ型の画素配置を適用し、補正対象の信号線に対応する色がＢ（青系）となる場合の階調補正を適正に行うことができる。
【００１９】
また、第７の発明の電気光学装置の駆動方法は、走査線に対して所定の順番で選択電圧を供給し、前記走査線に対して前記選択電圧が供給される１水平走査期間に、信号線を複数本毎にまとめたブロック単位で、各信号線に対応する画素にそれぞれ入力表示データに応じた階調表示電圧を供給する電気光学装置の駆動方法であって、複数の表示色の少なくとも２つの表示色に共通したガンマ設定と、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた補正用ガンマ設定と、を少なくとも記憶し、前記末尾信号線に対応する画素に、当該末尾信号線の入力表示データ及び前記補正用ガンマ設定に応じた前記階調表示電圧を供給することを特徴としている。
これにより、比較的簡易な構成で、ブロック順次駆動方式におけるブロック境界付近の表示ムラを抑制することができる電気光学装置の駆動方法とすることができる。
【００２０】
さらに、第８の発明は、第７の発明において、互いに隣接する１組のブロックのうち、先に選択されるブロックに属する信号線であって、次に選択されるブロックに接近している末尾信号線に対応する画素の表示色に応じた別のガンマ設定を記憶し、前記末尾信号線に対応する画素の表示色と同一の表示色が前記末尾信号線以外に対応する画素に、当該画素の入力表示データ及び前記別のガンマ設定に応じた前記階調表示電圧を供給することを特徴としている。
これにより、ブロック順次駆動方式におけるブロック境界付近の表示ムラを抑制しつつ、ブロック境界付近以外の階調補正を適正に行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本実施形態の電気光学装置としての液晶表示装置１０の構成を示すブロック図である。
この図１に示すように、液晶表示装置１０は、表示領域１４を有しており、この表示領域１４の周囲に、制御回路２０、走査線駆動回路１６、信号線駆動回路３０が配置されている。
【００２２】
このうち、表示領域１４は、複数の画素が配列する領域であり、本実施形態では、４８０行の走査線が行（Ｘ）方向に延在すると共に、２４００列の信号線が列（Ｙ）方向に延在しており、これらの４８０行の走査線と２４００列の信号線との交差に対応して、画素がそれぞれ配列しているものとする。
本実施形態の液晶表示装置１０は、ガラス基板１２の上に薄型トランジスタ（ＴＦＴ）等の半導体素子が低温ポリシリコン技術で形成されたものを用い、カラーフィルタ等が形成されたもう１枚のガラス基板との間に液晶分子が挟持されて構成される。これにより、カラー表示が可能となっている。
【００２３】
上記カラーフィルタは、各画素に対応して原色の着色が施された着色領域を有する。本実施形態におけるカラーフィルタは、Ｒ（赤系）、Ｇ（緑系）、Ｂ（青系）の３色の着色領域を有し、行方向に３色の画素がＲＧＢの順に配置され、列方向には同じ色の画素が配置されるストライプ型の画素配置となっているものとする。
なお、本実施形態の液晶表示装置１０として、画素が表示領域１４において、縦４８０行×横２４００列（ＲＧＢの３色分を含め、３×８００＝２４００）でマトリクス状に配列している、所謂フルカラーＷＶＧＡを採用する場合について説明するが、本発明をこの配列に限定する趣旨ではない。
【００２４】
走査線駆動回路１６と信号線駆動回路３０とは、ＳＯＧ（System On Glass）技術として上記の低温ポリシリコン技術で形成されたものを用いることができるほか、高速性等の要求のために、別チップのＩＣをＣＯＧ（Chip On Glass）技術を用いて搭載したものを用いることができる。
制御部２０は、映像信号（デジタルＲＧＢ表示データ）２１や制御信号２４を走査線駆動回路１６や信号線駆動回路３０に出力する。この制御部２０は、液晶表示装置１０の構成要素の１つとしてもよく、或いは別の外部装置として構成してもよい。
【００２５】
走査線駆動回路１６は、適当な入力信号を入力し、クロック信号の変化に同期させて、入力信号と同様な信号を、時間を順次ずらして出力する機能を有するシフトレジスタを内蔵する回路であり、例えば、４８０段のシフトレジスタの場合、入力信号と同様な信号を、クロック信号の変化毎に順次４８０個出力する。この順次シフトして出力される信号を、表示領域１４の走査線選択信号２６として用いることで、クロック信号の変化に同期して、４８０本の走査線を順次選択することができる。
【００２６】
信号線駆動回路３０もシフトレジスタを含むが、ここでは信号線の数が２４００本と多いため、２４００段のシフトレジスタを用いると、走査に時間がかかる。そこで、２４００本の信号線をｍ＝２４本毎にｎ＝１００個のブロックに分割し、１００段のシフトレジスタを用いる。
そして、信号線駆動回路３０は、制御部２０から供給される映像信号２１を受け取り、２４００本の信号線に相当する１水平走査期間の映像信号を１００分割し、ブロック毎にまとめたブロック単位のデータ２８として各信号線に供給する機能を有する。すなわち、信号線駆動回路３０は、制御部２０からの制御信号２４の制御の下で、ｎ＝１００段のシフトレジスタの作動と、ｎ＝１００群の選択スイッチ群の作動とに合わせて、ブロック単位のデータ２８をｍ＝２４本毎の信号線に順次供給することで、結果としてｎ×ｍ＝２４００本の信号線にそれぞれ映像信号を供給する。
【００２７】
図２は、信号線駆動回路３０の構成を示す図である。この信号線駆動回路３０は、ドライバ部３２と、シフトレジスタ３８と、選択スイッチ群４０とを含んで構成される。なお、ドライバ部３２を信号線駆動回路３０の構成要素とせずに、別チップのドライバＩＣとして構成することもできる。例えば、シフトレジスタ３８と選択スイッチ群４０とをＳＯＧ技術によってガラス基板上に形成し、ドライバ部３２を別チップとしてＣＯＧ技術によってガラス基板上に実装することもできる。
【００２８】
ドライバ部３２は、図１の制御部２０から供給される映像信号２１を処理する映像信号処理回路３４と、映像信号処理回路３４で処理した映像信号データ２２を１水平走査期間単位で記憶するラインメモリ３５と、ラインメモリ３５に記憶される映像信号データの一部であって、ブロック単位で抜き出した映像信号データを記憶するブロック分メモリ３６とを含んで構成される。
【００２９】
映像信号処理回路３４は、２５６階調表示の場合、映像信号２１としてＲＧＢ各８ビットのデジタルＲＧＢ表示データを受け取り、この映像信号２１に対して後述する階調補正等の信号処理を施して、各信号線に供給する１水平走査期間の映像信号データをラインメモリ３５に転送する。
１水平走査期間の映像信号データは、ｎ×ｍ＝２４００本の信号線に分けて供給されるので、各信号線に対応する映像信号データを信号線毎データと呼ぶことにすると、ラインメモリ３５は、ｎ×ｍ＝２４００個の信号線毎データを並べて記憶するメモリということになる。また、ブロック分メモリ３６は、各ブロック用にｍ＝２４個の信号線毎データを記憶する。
【００３０】
ラインメモリ３５の２４００個の信号線毎データから、任意のブロック用の信号線毎データを抜き出して記憶するには、制御部２０からの制御信号の指令による。例えば、１００ブロックを区別するため、Ｂ１からＢ１００まで番号を付すものとすると、制御部２０が信号線駆動回路３０に対してＢ１からＢ１００までのブロック番号を順次指定することで、指定されたブロック番号に対応する２４個の信号線毎データがラインメモリ３５から順次抜き出されてブロック分メモリ３６に転送される。
【００３１】
転送されたデータは、一旦ブロック分メモリ３６に記憶された後、２４個のデータ４２（ＶＤ１〜ＶＤ２４）として選択スイッチ群４０に供給される。
したがって、制御部２０がブロック番号をＢ１からＢ１００まで順次指定することで、選択スイッチ群４０には、ブロックＢ１からＢ１００までブロック毎にまとまったデータ４２が順次供給されることになる。
【００３２】
シフトレジスタ３８は、上記のように、適当な入力信号を入力し、クロック信号の変化に同期させて、入力信号と同様の信号を、時間を順次ずらして出力する機能を有し、ここでは１００段で構成されている。これにより、入力信号と同様な信号を、クロック信号の変化毎に順次１００個出力することになる。図２では、この順次出力する信号を、順次シフト信号４４（ＳＲ）として示している。そして、この順次シフト信号４４を、１００個のブロックであるＢ１からＢ１００の各ブロックの選択信号とすることで、クロック信号の変化に同期して、１００個のブロックをＢ１からＢ１００まで順次選択することができる。
【００３３】
かかるシフトレジスタ３８としては、例えば複数のデータフリップフロップ等を直列に接続し、これをクロック信号で駆動し、データを前段から後段に順次転送する方式が知られている。また、抵抗負荷型のインバータ回路を用いる方式、抵抗負荷に代えてＭＩＳトランジスタを用いた方式等も知られている。
選択スイッチ群４０は、１００個のブロックにそれぞれ対応して設けられる１００群の選択スイッチ群であり、各選択スイッチ群４０は、それぞれ複数の選択スイッチ５０から構成される。各群を構成する選択スイッチ５０の数は、対応するブロックにおけるブロック分メモリ３６の信号線毎データの数と同じである。すなわち、各ブロックに対応する選択スイッチ群４０はそれぞれ２４個の選択スイッチ５０で構成され、１００個の選択スイッチ群４０を構成する選択スイッチの総数は２４００個となる。
【００３４】
この選択スイッチ群４０は、ブロック分メモリ３６から順次供給されるデータ４２を、シフトレジスタ３８からの順次シフト信号４４によって順次選択されるブロックに対応する信号線に、それぞれブロック単位のデータ２８として供給する。なお、図２では、選択スイッチ群４０の出力に数字の１から２４００を付し、表示領域の２４００本の信号線に対応することを示している。
【００３５】
図３は、選択スイッチ群４０と表示領域１４との構成を一部拡大して示す図である。
この図３に示すように、順次シフト信号４４は、ＳＲ１からＳＲ１００として、各ブロックに対応する１００組の信号線に供給される。また、選択スイッチ群４０の出力は、Ｂ１からＢ１００のブロック毎にまとまって、表示領域１４の信号線Ｄ１からＤ２４００に供給される。
【００３６】
順次シフト信号４４は、シフトレジスタ３８の各段の出力に対応し、上述したように１００組の信号線に供給される。各信号線にはそれぞれ選択スイッチ５０が接続されており、１組の信号線には同じ順次シフト信号が供給されるので、１組の信号線に接続される各選択スイッチ５０は同時にオン、オフすることになる。
選択スイッチ５０は、ｐチャネルトランジスタとｎチャネルトランジスタとを組み合わせたトランスミッションゲート型のスイッチで、ｐチャネルトランジスタとｎチャネルトランジスタとを同時にオン、オフさせるために、シフト信号を反転させるインバータが各選択スイッチ５０に設けられている。各選択スイッチ５０は、一端が、データ４２（ＶＤ１〜ＶＤ２４）が供給される信号線の何れかに接続され、他端が表示領域１４の信号線Ｄ１からＤ２４００の何れかに接続される。
【００３７】
例えば、図３の破線丸印で囲まれた選択スイッチ５０は、順次シフト信号ＳＲ１によってオン、オフし、一端がデータＶＤ３、他端が信号線Ｄ３に接続される。したがって、順次シフト信号ＳＲ１によってこの選択スイッチ５０がオンすると、信号線Ｄ３にデータＶＤ３が供給されることになる。
表示領域１４には、２４００本の信号線Ｄ１〜Ｄ２４００と、４８０本の走査線Ｇ１〜Ｇ４８０とが直交して配置され、信号線と走査線との各交差に対応して画素が配置される。
【００３８】
各画素は、スイッチング素子として機能するｎチャンネル型の薄型トランジスタ（以下、ＴＦＴと称す）５６と、画素電極５８とを有する。また、各信号線と画素電極との間には、配線間容量等に起因する容量６０，６２が存在する。
【００３９】
次に、ブロック順次駆動方式の動作について説明する。ここでは、ブロック順次駆動の方向、即ちブロックを選択する方向を図３における左側から右側とし、Ｂ１、Ｂ２、…、Ｂ１００の順に選択するものとする。
【００４０】
まず、最初のブロックＢ１は次のように動作する。このブロックＢ１は、表示領域１４において、信号線Ｄ１〜Ｄ２４を１つのブロックとしたものである。
制御部２０からの制御信号２４によってブロックＢ１が指定されると、ラインメモリ３５からブロックＢ１に対応する信号線毎データが抜き出されてブロック分メモリ３６に転送され、これらが選択スイッチ群４０にＶＤ１〜ＶＤ２４として供給される。
【００４１】
また、制御部２０からの制御信号２４によって、シフトレジスタ３８よりブロックＢ１を選択するための順次シフト信号ＳＲ１が出力されると、信号線Ｄ１〜Ｄ２４に接続された２４個の選択スイッチ５０が一斉にオンする。これにより、データＶＤ１は信号線Ｄ１に、データＶＤ２は信号線Ｄ２に、以下同様に、データＶＤ２４は信号線Ｄ２４に供給される。
【００４２】
このようにして、ブロックＢ１に属する２４本の信号線Ｄ１〜Ｄ２４に、それぞれに対応する信号線毎データが供給される。
そして、次に、ブロックＢ２に対応する順次シフト信号ＳＲ２が出力されることになるが、その前に、ラインメモリ３５からブロックＢ２に対応する信号線毎データが抜き出されてブロック分メモリ３６に転送され、これらが選択スイッチ群４０にＶＤ１〜ＶＤ２４として供給される。
【００４３】
ブロックＢ２に対応する選択スイッチ群も、ブロックＢ１に対応する選択スイッチ群と同様の構成であり、図３では図示を省略しているが、２４個の選択スイッチ５０はそれぞれ表示領域１４の信号線Ｄ２５からＤ４８に接続されている。
したがって、ブロックＢ１用の順次シフト信号ＳＲ１がオフとなり、次の順次シフト信号ＳＲ２がオンとなると、ブロックＢ２用のデータＶＤ１は信号線Ｄ２５に、データＶＤ２は信号線Ｄ２６に、以下同様に、データＶＤ２４は信号線Ｄ４８に供給される。
【００４４】
このようにして、ブロックＢ２に属する２４本の信号線Ｄ２５〜Ｄ４８に、それぞれに対応する信号線毎データが供給される。この動作を、ブロックＢ１００に対応する順次シフト信号ＳＲ１００が出力されるまで繰り返すことで、走査線駆動回路１６で選択した行に対応する２４００本の信号線Ｄ１〜Ｄ２４００にそれぞれ信号線毎データが供給され、１行分のデータ書き込みが完了する。
【００４５】
図４は、第１の実施形態における映像信号処理回路３４の構成を示すブロック図である。
第１の実施形態では、入力表示データ（映像信号２１）の階調レベルを各色のガンマ設定に応じて補正することで、各色の階調補正を行うものである。
この映像信号処理回路３４は、入力ラッチ回路３４ａと、ガンマ設定レジスタ３４ｂと、画像処理回路３４ｃと、データラッチ回路３４ｄと、レベルシフタ回路３４ｅと、ＤＡ変換回路３４ｆと、出力バッファ回路３４ｇと、階調電圧発生回路３４ｈと、を備えている。
【００４６】
なお、ガンマ設定レジスタ３４ｂが記憶回路に対応し、画像処理回路３４ｃが補正回路に対応し、ＤＡ変換回路３４ｆが選択回路に対応している。
制御部２０から供給された映像信号２１としてのＲＧＢ各８ビットのデジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢは、入力ラッチ回路３４ａにおいて時分割で内部にラッチされる。そして、その入力表示データは、ガンマ設定レジスタ３４ｂのレジスタ値をもとに画像処理回路３４ｃで処理され、データラッチ回路３４ｄ、レベルシフタ回路３４ｅを経て、階調電圧発生回路３４ｈから供給される基準階調電圧Ｖ０〜Ｖ２５５をもとに、ＤＡ変換回路３４ｆによりＤＡ変換される。
【００４７】
ＤＡ変換回路３４ｆは、階調電圧発生回路３４ｈから供給される基準階調電圧Ｖ０〜Ｖ２５５から、レベルシフタ回路３４ｅでレベル変換された表示データに応じたアナログ電圧（階調表示電位）を選択する。この階調表示を表すアナログ電圧は、出力バッファ回路３４ｇを介して上述したラインメモリ３５に転送される。
ここで、ガンマ設定レジスタ３４ｂは、３つのガンマ設定（Ｒ及びＧ用、Ｂ用、Ｂ補正（Ｂ´）用）に対応するレジスタ値を記憶している。そして、画像処理回路３４ｃでは、Ｒ又はＧの入力表示データについては、Ｒ及びＧ用ガンマ設定をもとにその階調レベルを補正し、ブロックＢ１００を除く各ブロックの末尾信号線（Ｄ２４、Ｄ４８、…、Ｄ２３７６）に対応するＢの入力表示データについては、Ｂ補正用ガンマ設定をもとにその階調レベルを補正し、それ以外のＢの入力表示データについては、Ｂ用ガンマ設定をもとにその階調レベルを補正する。
【００４８】
ところで、信号線をブロック毎に駆動するブロック順次駆動方式を採用した場合、ブロックの境界付近において表示ムラが生じることがある。以下、これについて説明する。
図３で説明したように、表示領域１４には、複数の信号線Ｄ１〜Ｄ２４００と、複数の走査線Ｇ１〜Ｇ４８０とが直交して配置され、信号線と走査線との各交差に対応して、スイッチング素子５６と画素電極５８とが配置される。そして、各信号線と画素電極との間には容量６０，６２が存在する。
【００４９】
このような構成により、ある信号線の電位が変化すると、容量６０，６２を介して他の信号線の電位に変化が生じる。特に、外部から電位が供給されていない信号線はフローティング状態にあるので、他の信号線における電位変化の影響を受け易い。
例えば、今、順次シフト信号ＳＲ２が出力されているものとすると、ブロックＢ２に属する信号線Ｄ２５からＤ４８までの信号線には、それぞれ対応する信号線毎データに応じた階調表示電位が供給されているので、他の信号線からの影響は受け難い。
【００５０】
一方、順次シフト信号ＳＲ２が出力されているときには、すでに順次シフト信号ＳＲ１の出力は完了しており、ブロックＢ１に属する信号線Ｄ１からＤ２４への階調表示電位の供給は行われていないため、信号線Ｄ１〜Ｄ２４はフローティング状態となっており、ブロックＢ２に属する信号線Ｄ２５〜Ｄ４８の電位の影響を受け易い状態となっている。
ブロックＢ１に属する信号線Ｄ１〜Ｄ２４に対応する画素は、ＳＲ１によって供給された階調表示電位によって充電されて画像表示に必要な電位を保持しているが、信号線Ｄ２５〜Ｄ４８の電位の影響があると、その画像表示のための電位が変動し、表示状態が変化してしまう。このようにして、ブロックＢ２に信号線毎データが書き込まれるとき、隣接するブロックＢ１に既に書き込まれた信号線毎データが変動し、表示ムラが生じることがある。
【００５１】
この容量結合による影響は、電位が変動する信号線から離れるにしたがって弱くなる。そのため、最も表示ムラが生じ易いのは、隣接するブロックにおいて、データ書き込みが行われているブロックに隣接する信号線との間である。ＳＲ２が出力されている場合、ブロックＢ２の先頭信号線Ｄ２５の影響は、ブロックＢ１の末尾信号線Ｄ２４が最も受け易く、信号線Ｄ２４とＤ２５との間で表示ムラが最も生じ易い。そして、信号線Ｄ２５によって受ける影響は、信号線Ｄ２４よりも信号線Ｄ２３の方が少なく、信号線Ｄ２２が受ける影響はさらに少ない。
【００５２】
したがって、まずは隣接するブロックにおいて、最も隣接する信号線との間での表示ムラを抑制するようにする。
そのためには、信号線毎データが供給されるブロックの信号線のうち、当該ブロックに隣接し、且つ次に信号線毎データが供給されるブロックに最も隣接する信号線、すなわち、順次シフト信号ＳＲ１が出力されているときには、ブロックＢ１の信号線Ｄ２４について、上述した容量結合による影響を考慮した信号線毎データを供給することが好ましい。
【００５３】
そこで、第１の実施形態では、画像処理回路３４ｃで、ブロックＢ１００を除く各ブロックの末尾信号線に対応するＢの入力表示データについては、Ｂ補正用ガンマ設定をもとに、その階調レベルを、上記影響を考慮した階調レベルに補正するようにする。
図５は、各階調における最適な階調補正値の一例を示す表であり、丸印（○）はブロック境界付近での表示ムラが目視できないことを示し、バツ印（×）は上記表示ムラが目視できることを示している。
【００５４】
この図５に示すように、入力表示データに対して各階調において３〜４階調加算補正することで、各階調ともほぼブロック境界付近での表示ムラが目視できなくなることがわかる。ただし、図中二重丸印（◎）及び太破線に示すように、各階調における最適な階調補正値は異なる。この例では、低階調レベル（例えば、３１階調）や高階調レベル（例えば、２２３階調）では、最適な階調補正値は２〜３階調であるが、中階調レベル（例えば、１２７階調）では、最適な階調補正値は４階調程度となる。
【００５５】
これは、図６に示すように、電圧（Ｖ）に対する輝度（Ｔ）の特性を示すＶ−Ｔ曲線の傾きが中間階調付近で急峻になっていることに起因する。中間階調では少しの電圧変化でも輝度が大きく変化する。そのため、この中間階調（例えば、１２７階調）付近では、他の階調レベルと比較して階調補正値を比較的大きく設定し、入力表示データの階調補正を大きく行う必要がある。
【００５６】
図７は、通常のＢ用ガンマ設定とＢ補正用ガンマ設定とを示す図である。
破線で示すＢ補正用ガンマ設定には、実線で示すＢ用ガンマ設定に対して、図５の各階調における最適な階調補正値が付加されている。そのため、画像処理回路３４ｃで、Ｂ補正用ガンマ設定を用いて処理したＮ階調の入力表示データの出力は、Ｎ階調での最適な階調補正値をＮ´とすると、（Ｎ＋Ｎ´）階調の入力表示データを、Ｂ用ガンマ設定を用いて処理したときの出力と同等の値となる。
【００５７】
このようにして、ブロックＢ１００を除く各ブロックの末尾信号線（容量結合による影響を最も受け易い信号線）に対応する入力表示データの階調補正が行われる。
図８は、本実施形態のような階調補正を行わない一般的なブロック順次駆動方式において、各信号線に供給されるデータについて説明する図である。
この一般的なブロック順次駆動方式では、ガンマ設定として、ＲＧＢそれぞれに対応する３つのガンマ設定を有している。そして、Ｒの画素にはＲ用ガンマ設定（設定Ａ）に応じた階調表示電位を供給し、Ｇの画素にはＧ用ガンマ設定（設定Ｂ）に応じた階調表示電位を供給し、Ｂの画素には、ブロックの末尾信号線に対応する画素か否かにかかわらず、Ｂ用ガンマ設定（設定Ｃ）に応じた階調表示電位を供給する。
【００５８】
これに対して、本実施形態では、図９に示すように、ガンマ設定として、Ｒ用ガンマ設定とＧ用ガンマ設定とを共通化したＲ，Ｇ用ガンマ設定、Ｂ用ガンマ設定、及びＢ補正用ガンマ設定の３つのガンマ設定を有している。なお、Ｒ用ガンマ設定とＧ用ガンマ設定とは特性が似かよっており、共通化しても表示上あまり問題とならない。
そして、Ｒの画素にはＲ，Ｇ用ガンマ設定（設定Ａ）に応じた階調表示電位を供給し、Ｇの画素にも、Ｒの画素と同様に、Ｒ，Ｇ用ガンマ設定（設定Ａ）に応じた階調表示電位を供給する。また、Ｂの画素については、ブロックＢ１００を除く各ブロックの末尾信号線に対応する画素の場合、Ｂ補正用ガンマ設定（設定Ｄ）に応じた階調表示電位を供給し、それ以外のＢの画素にはＢ用ガンマ設定（設定Ｃ）に応じた階調表示電位を供給する。
【００５９】
すなわち、順次シフト信号ＳＲ１がオンすると、ブロックＢ１に属する信号線Ｄ１〜Ｄ２４には、信号線毎データに相当する階調表示電位がそれぞれ供給されるが、このとき、信号線Ｄ２４には、Ｂ補正用ガンマ設定を用いて階調補正された信号線毎データに相当する階調表示電位が供給される。
その後、順次シフト信号ＳＲ１がオフし、順次シフト信号ＳＲ２がオンすると、ブロックＢ２に属する信号線Ｄ２５〜Ｄ４８に、信号線毎データに相当する階調表示電位がそれぞれ供給される。
【００６０】
このとき、ブロックＢ１に属する信号線Ｄ１〜Ｄ２４はフローティング状態となっており、ブロックＢ２に属する信号線Ｄ２５〜Ｄ４８の電位供給が行われると、ブロックＢ２に隣接する信号線Ｄ２４の電位が、信号線Ｄ２５の電位変動の影響を受けて変動する。
しかしながら、信号線Ｄ２４には、上述したようにＢ補正用ガンマ設定を用いて階調補正された信号線毎データに相当する階調表示電位が供給されているので、信号線Ｄ２５の電位供給の影響を受けても、表示上は影響を受けていないかのように見える。
【００６１】
このように、第１の実施形態では、ブロック順次駆動方式を採用する場合において、駆動中のブロックに属する信号線のうち、当該ブロックに隣接し且つ次に駆動されるブロックに最も接近している信号線を補正対象の信号線とし、当該補正対象の信号線については入力表示データの階調レベルを補正するので、容量結合の影響によるブロック境界付近の表示ムラの発生を抑制することができる。
【００６２】
また、新たに前記補正対象の信号線に対応する色（本実施形態ではＢ）の補正用ガンマ設定を設け、当該補正対象の信号線については、入力表示データの階調レベルをこの補正用ガンマ設定を用いて補正するので、複雑な演算を行うことなく、ブロック境界付近の表示ムラの発生を抑制することができる。
さらに、ＲとＧのガンマ設定を共通化するので、そこで余ったレジスタを補正用ガンマ設定の記憶用として使用することができる。したがって、新たに補正用ガンマ設定を設けても、記憶領域はＲＧＢ各色に対応する３つのガンマ設定を持つ場合と同等で済むので、ＥＥＰＲＯＭ容量の増大を抑制してコスト増大を抑制することができる。
【００６３】
次に、本発明の第２の実施形態について説明する。
この第２の実施形態は、前述した第１の実施形態において、制御部２０から供給される映像信号２１の階調レベルを補正することで、各ガンマ設定に応じた階調補正を行っているのに対し、階調電圧発生回路３４ｈで３つのガンマ設定に応じた３組の基準階調表示電圧Ｖ０〜Ｖ２５５をそれぞれ生成することで、各ガンマ設定に応じた階調補正を行うようにしたものである。
【００６４】
図１０は、第２の実施形態における映像信号処理回路３４の構成を示すブロック図である。
この図１０に示すように、本実施形態の映像信号処理回路３４は、入力ラッチ回路３４ａと、サンプリングメモリ３４ｋと、データラッチ回路３４ｄと、レベルシフタ回路３４ｅと、ＤＡ変換回路３４ｆと、出力バッファ回路３４ｇと、階調電圧発生回路３４ｈと、を備えている。
【００６５】
そして、ＤＡ変換回路３４ｆで、階調電圧発生回路３４ｈから供給される３組の基準階調表示電圧Ｖ０RG〜Ｖ２５５RG、Ｖ０B〜Ｖ２５５B、Ｖ０B´〜Ｖ２５５B´から、レベルシフタ回路３４ｅでレベル変換された表示データに応じた階調表示電位を選択する。
すなわち、Ｒ又はＧの入力表示データについては、基準階調表示電圧Ｖ０RG〜Ｖ２５５RGから入力表示データに応じた階調表示電位を選択し、ブロックＢ１００を除く各ブロックの末尾信号線に対応するＢの入力表示データについては、基準階調表示電圧Ｖ０B´〜Ｖ２５５B´から入力表示データに応じた階調表示電位を選択し、その他のＢの入力表示データについては、基準階調表示電圧Ｖ０B〜Ｖ２５５Bから入力表示データに応じた階調表示電位を選択する。
【００６６】
階調電圧発生回路３４ｈは、抵抗分圧比を等間隔に刻んだラダー抵抗３４ｉと、ガンマ設定レジスタ３４ｊとを有する。
ラダー抵抗３４ｉは、刻みが細かくなるように、例えば１０２４分割するように設計する。
また、ガンマ設定レジスタ３４ｊは、３つのガンマ設定（Ｒ及びＧ用、Ｂ用、Ｂ補正（Ｂ´）用）に対応するレジスタ値を記憶する。このガンマ設定レジスタ３４ｊは、例えば、ラダー抵抗３４ｉによって均等分割された１０２４個の電圧から、各ガンマ設定に合うように２５６箇所選択するためのレジスタ値を保持するように設計する。
【００６７】
そして、ラダー抵抗３４ｉから生成された１０２４個の電圧から、Ｒ，Ｇ用ガンマ設定をもとに２５６個選択したものを基準階調電圧Ｖ０RG〜Ｖ２５５RG、Ｂ用ガンマ設定をもとに選択したものを基準階調電圧Ｖ０B〜Ｖ２５５B、Ｂ補正用ガンマ設定をもとに選択したものを基準階調電圧Ｖ０B´〜Ｖ２５５B´としてＤＡ変換回路３４ｆへ出力する。
このようにして、階調電圧発生回路３４ｈは、各ガンマ設定に対応した基準階調電圧を生成する。
なお、ＤＡ変換回路３４ｆが選択回路に対応し、ラダー抵抗３４ｉが基準階調電圧生成回路に対応し、ガンマ設定レジスタ３４ｊが記憶回路に対応している。
【００６８】
次に、第２の実施形態における動作について説明する。
順次シフト信号ＳＲ１がオンすると、ブロックＢ１に属する信号線Ｄ１〜Ｄ２４には、信号線毎データに相当する階調表示電位がそれぞれ供給されるが、このとき、信号線Ｄ２４には、Ｂ補正用ガンマ設定を用いて生成された基準階調電圧Ｖ０B´〜Ｖ２５５B´の中から選択された信号線毎データに相当する階調表示電位が供給される。
【００６９】
その後、順次シフト信号ＳＲ１がオフし、順次シフト信号ＳＲ２がオンすると、ブロックＢ２に属する信号線Ｄ２５〜Ｄ４８に、信号線毎データに相当する階調表示電位がそれぞれ供給される。
このとき、ブロックＢ１に属する信号線Ｄ１〜Ｄ２４はフローティング状態となっており、ブロックＢ２に属する信号線Ｄ２５〜Ｄ４８の電位供給が行われると、ブロックＢ２に隣接する信号線Ｄ２４の電位が、信号線Ｄ２５の電位変動の影響を受けて変動する。
【００７０】
しかしながら、信号線Ｄ２４には、上述したようにＢ補正用ガンマ設定を用いて階調補正された基準階調電圧Ｖ０B´〜Ｖ２５５B´から選択された信号線毎データに相当する階調表示電位が供給されているので、信号線Ｄ２５の電位供給の影響を受けても、表示上は影響を受けていないかのように見える。
【００７１】
このように、第２の実施形態では、等間隔に刻まれたラダー抵抗と複数のガンマ設定を記憶するレジスタとを有する階調電圧発生回路によって、各ガンマ設定に対応した基準階調電圧を生成し、この基準階調電圧の中から表示データに応じた階調表示電圧を選択して供給する。このとき、新たに補正用のガンマ設定を設けるので、駆動中のブロックに属する信号線のうち、当該ブロックに隣接し且つ次に駆動されるブロックに最も接近している信号線を補正対象の信号線とし、当該補正対象の信号線の入力表示データに対しては、補正用ガンマ設定をもとに生成された基準階調電圧を用いて階調表示を行うことで、ブロック境界付近の表示ムラの発生を抑制することができる。
【００７２】
さらに、ＲとＧのガンマ設定を共通化することで、そこで余ったレジスタを補正用ガンマ設定の記憶用として使用することができる。したがって、新たに補正用ガンマ設定を設けても、記憶領域はＲＧＢ各色に対応する３つのガンマ設定を持つ場合と同等で済むので、ＥＥＰＲＯＭ容量の増大を抑制してコスト増大を抑制することができる。
なお、上記第２の実施形態においては、階調電圧発生回路３４ｈを、抵抗分圧比が等間隔に刻まれた１つのラダー抵抗と、３つのガンマ設定が記憶されたレジスタとで構成する場合について説明したが、３つのガンマ設定に応じてそれぞれ抵抗分圧比が設計された３つのラダー抵抗で構成することもできる。
【００７３】
このとき、上記３つのラダー抵抗として、Ｒ，Ｇ用ガンマ設定に応じた抵抗分圧比に設計されたラダー抵抗と、Ｂ用ガンマ設定に応じた抵抗分圧比に設計されたラダー抵抗と、Ｂ補正用ガンマ設定に応じた抵抗分圧比に設計されたラダー抵抗とを用意し、これら３つのラダー抵抗を用いて３組の基準階調電圧Ｖ０RG〜Ｖ２５５RG、Ｖ０B〜Ｖ２５５B、Ｖ０B´〜Ｖ２５５B´を生成するようにする。
【００７４】
この場合、ラダー抵抗の数は、ＲＧＢ各色のガンマ設定に応じた抵抗分圧比に設計されたラダー抵抗を持つ場合と同等で済むので、回路規模の増大を抑制してコスト増大を抑制することができる。
なお、上記各実施形態においては、補正対象の信号線に対応する色がＢ（青系）となる画素配置について説明したが、例えば、補正対象の信号線に対応する色がＲ（赤系）となる場合には、Ｂ補正用ガンマ設定に代えてＲ補正用ガンマ設定を設け、このＲ補正用ガンマ設定を用いて補正対象の信号線の入力表示データを階調補正することもできる。
【００７５】
また、上記各実施形態においては、ブロック順次駆動の方向を図３の左側から右側とする場合について説明したが、各ブロックを図３の右側から左側に順次選択する、すなわちブロックＢ１００、Ｂ９９、…、Ｂ１の順に選択することもできる。この場合、補正対応の信号線に対応する色はＲとなるので、ガンマ設定レジスタ３４ｂに、Ｂ補正用ガンマ設定に代えてＲ補正用ガンマ設定に対応するレジスタ値を記憶し、ブロックＢ１を除く各ブロックの末尾信号線（Ｄ２３７７、Ｄ２３５３、…、Ｄ２５）に対して、上記Ｒ補正用ガンマ設定を用いた階調補正を施せばよい。
【００７６】
さらに、上記各実施形態においては、ＲＧＢ３色のカラーフィルタを採用する場合について説明したが、ＲＧＢＣ（シアン）やＲＧＢＷ（白）等、４色のカラーフィルタを採用することもできる。
また、上記各実施形態においては、本発明を、液晶を用いた電気光学装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた電気光学装置に適用することもできる。例えば、有機ＥＬや発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネルなど、各種の電気光学装置に対して本発明を適用することができる。
【図面の簡単な説明】
【００７７】
【図１】本実施形態における液晶表示装置の構成を示すブロック図ある。
【図２】信号線駆動回路の構成を示す図である。
【図３】選択スイッチ群の構成と表示領域の構成とを一部拡大して示す図である。
【図４】第１の実施形態における映像信号処理回路の構成を示すブロック図である。
【図５】各階調における最適な階調補正値を示す図である。
【図６】Ｖ−Ｔ曲線である。
【図７】通常のＢ用ガンマ設定とＢ補正用ガンマ設定とを示す図である。
【図８】一般的なブロック順次駆動方式において、各信号線に供給されるデータについて説明する図である。
【図９】第１の実施形態のブロック順次駆動方式において、各信号線に供給されるデータについて説明する図である。
【図１０】第２の実施形態における映像信号処理回路の構成を示すブロック図である。
【符号の説明】
【００７８】
１０…液晶表示装置、１２…ガラス基板、１４…表示領域、１６…走査線駆動回路、２０…制御部、２１…映像信号、２４…制御信号、３０…信号線駆動回路、３２…ドライバ部、３４…映像信号処理回路、３４ａ…入力ラッチ回路、３４ｂ…ガンマ設定レジスタ、３４ｃ…画像処理回路、３４ｄ…データラッチ回路、３４ｅ…レベルシフタ回路、３４ｆ…ＤＡ変換回路、３４ｇ…出力バッファ回路、３４ｈ…階調電圧発生回路、３４ｉ…ラダー抵抗、３４ｊ…ガンマ設定レジスタ、３５…ラインメモリ、３６…ブロック分メモリ、３８…シフトレジスタ、４０…選択スイッチ群、５０…選択スイッチ、５６…ＴＦＴ、５８…画素電極、６０，６２…容量
【図１】
2009216851.tif 000003
【図２】
2009216851.tif 000004
【図３】
2009216851.tif 000005
【図４】
2009216851.tif 000006
【図５】
2009216851.tif 000007
【図６】
2009216851.tif 000008
【図７】
2009216851.tif 000009
【図８】
2009216851.tif 000010
【図９】
2009216851.tif 000011
【図１０】
2009216851.tif 000012