(57)【要約】【課題】本発明は、画質の劣化を招くことなく、電荷の再分配に伴う信号ロスを低減することが可能な光電変換装置を提供することを目的とする。【解決手段】本発明に係る光電変換装置は、フォトダイオード１と、その光電流量に応じた光電流検出信号、及び、その暗電流量に応じた暗電流検出信号を各々保持する信号保持回路（スイッチ４〜７、及び、キャパシタ８、９）と、前記信号保持回路から順次入力される光電流検出信号と暗電流検出信号を各々緩衝増幅して順次出力するバッファ１０と、バッファ１０から順次入力される光電流検出信号と暗電流検出信号の差分信号を生成する信号減算回路１２と、前記差分信号を保持して出力するサンプルホールド回路１４と、を有して成る構成とされている。【選択図】図１
2009253930.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換装置と、前記複数の光電変換装置に共通して接続される共通信号線と、前記共通信号線を介して順次供給される前記複数の光電変換装置の出力信号に所定のアナログ信号処理を施す共通アナログ回路と、を有して成るイメージセンサであって、
前記複数の光電変換装置は、それぞれ、光電変換素子と、前記光電変換素子の光電流量に応じた光電流検出信号、及び、前記光電変換素子の暗電流量に応じた暗電流検出信号を各々保持する信号保持回路と、前記信号保持回路から順次入力される前記光電流検出信号と前記暗電流検出信号を各々緩衝増幅して、前記共通信号線に順次出力するバッファと、を有して成り、
前記共通アナログ回路は、前記共通信号線を介して順次入力される前記光電流検出信号と前記暗電流検出信号の差分信号を生成する信号減算回路と、前記差分信号を保持して出力するサンプルホールド回路と、を有して成ることを特徴とするイメージセンサ。
【請求項２】
前記信号減算回路は、キャパシタとスイッチから成る相関二重抽出回路であることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
請求項１または請求項２に記載のイメージセンサと、前記イメージセンサを制御する制御回路と、を有して成ることを特徴とする画像処理装置。
【請求項４】
光電変換素子と、前記光電変換素子の光電流量に応じた光電流検出信号、及び、前記光電変換素子の暗電流量に応じた暗電流検出信号を各々保持する信号保持回路と、前記信号保持回路から順次入力される前記光電流検出信号と前記暗電流検出信号を各々緩衝増幅して順次出力するバッファと、前記バッファから順次入力される前記光電流検出信号と前記暗電流検出信号の差分信号を生成する信号減算回路と、前記差分信号を保持して出力するサンプルホールド回路と、を有して成ることを特徴とする光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、イメージセンサ、及び、画像処理装置に関するものである。
【背景技術】
【０００２】
図４及び図５は、それぞれ、イメージセンサの一従来例を示す回路図である。
【０００３】
図４及び図５に示した従来のイメージセンサは、差動アンプ１１４を用いて、キャパシタ１０８の充電電圧（フォトダイオード１０１の暗電流量に相当する電圧信号）と、キャパシタ１０９の充電電圧（フォトダイオード１０１の受光量に相当する電圧信号）との差動増幅出力を行う構成とされていた。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【特許文献１】特開２００６−１０９５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
確かに、上記従来のイメージセンサであれば、フォトダイオード１０１の暗電流に起因するノイズをキャンセルして、イメージセンサの精度を高めることが可能となる。
【０００６】
しかしながら、図４に示した従来のイメージセンサでは、スイッチ１０５、１０６がオンされると、キャパシタ１０８と共通信号線１１０に付随する寄生キャパシタＣｓ１との間、並びに、キャパシタ１０９と共通信号線１１１に付随する寄生キャパシタＣｓ２との間で、それぞれ電荷を再分配しながら、キャパシタ１０８、１０９に保持された電圧信号の読み出しが行われるため、信号ロスが生じていた。
【０００７】
一方、図５に示した従来のイメージセンサは、キャパシタ１０８と共通信号線１１０との間、並びに、キャパシタ１０９と共通信号線１１１との間に、それぞれ、バッファ１１５、１１６を設け、各々の出力電流で寄生容量Ｃｓ１、Ｃｓ２をドライブする構成とされているので、上記の信号ロスを低減することが可能である。しかしながら、このような構成では、バッファ１１５とバッファ１１６との間でオフセットばらつきが生じた場合、差動アンプ１１４を用いても、上記のオフセットばらつきをキャンセルすることができないため、各画素毎の出力ばらつきとなり、画質劣化の原因となっていた。
【０００８】
本発明は、上記の問題点に鑑み、画質の劣化を招くことなく、電荷の再分配に伴う信号ロスを低減することが可能な光電変換装置、イメージセンサ、及び、画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係るイメージセンサは、複数の光電変換装置と、前記複数の光電変換装置に共通して接続される共通信号線と、前記共通信号線を介して順次供給される前記複数の光電変換装置の出力信号に所定のアナログ信号処理を施す共通アナログ回路と、を有して成るイメージセンサであって、前記複数の光電変換装置は、それぞれ、光電変換素子と、前記光電変換素子の光電流量に応じた光電流検出信号、及び、前記光電変換素子の暗電流量に応じた暗電流検出信号を各々保持する信号保持回路と、前記信号保持回路から順次入力される前記光電流検出信号と前記暗電流検出信号を各々緩衝増幅して、前記共通信号線に順次出力するバッファと、を有して成り、前記共通アナログ回路は、前記共通信号線を介して順次入力される前記光電流検出信号と前記暗電流検出信号の差分信号を生成する信号減算回路と、前記差分信号を保持して出力するサンプルホールド回路と、を有して成る構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成るイメージセンサにおいて、前記信号減算回路は、キャパシタとスイッチから成る相関二重抽出回路である構成（第２の構成）にするとよい。
【００１１】
また、本発明に係る画像処理装置は、上記第１または第２の構成から成るイメージセンサと、前記イメージセンサを制御する制御回路と、を有して成る構成（第３の構成）とされている。
【００１２】
また、本発明に係る光電変換装置は、光電変換素子と、前記光電変換素子の光電流量に応じた光電流検出信号、及び、前記光電変換素子の暗電流量に応じた暗電流検出信号を各々保持する信号保持回路と、前記信号保持回路から順次入力される前記光電流検出信号と前記暗電流検出信号を各々緩衝増幅して順次出力するバッファと、前記バッファから順次入力される前記光電流検出信号と前記暗電流検出信号の差分信号を生成する信号減算回路と、前記差分信号を保持して出力するサンプルホールド回路と、を有して成る構成（第４の構成）とされている。
【発明の効果】
【００１３】
本発明に係る光電変換装置、イメージセンサ、及び、画像処理装置であれば、画質の劣化を招くことなく、電荷の再分配に伴う信号ロスを低減することが可能となる。
【発明を実施するための最良の形態】
【００１４】
まず、本発明に係るイメージセンサの第１実施形態（概略構成）について説明する。
【００１５】
図１は、本発明に係るイメージセンサの第１実施形態を示す回路図である。
【００１６】
図１に示すように、本実施形態のイメージセンサは、フォトダイオード１と、フォトダイオード１のカソード電圧を所定のバイアス電圧ＢＩＡＳにリセットするためのスイッチ２と、フォトダイオード１のカソード電圧を電流信号として読み出す信号読出回路３と、信号読出回路３で読み出された信号を保持する信号保持回路（スイッチ４〜７、及び、キャパシタ８、９）と、キャパシタ８、９で共有されるバッファ１０と、上記の回路要素１〜１０で形成される光電変換装置が複数接続される共通信号線１１と、共通信号線１１を介して順次入力される光電流検出信号と暗電流検出信号の差分信号を生成する信号減算回路１２と、差分信号を所定のゲインで増幅するアンプ１３と、アンプ１３を介して入力される差分信号を保持して出力するサンプルホールド回路１４と、サンプルホールド回路１４の出力信号を増幅（ないしは緩衝増幅）するアンプ１５と、を有して成る。
【００１７】
本実施形態のイメージセンサでは、スイッチ４〜７とキャパシタ８、９を用いて、フォトダイオード１の暗電流量に応じた暗電流検出信号、及び、フォトダイオード１の光電流量に応じた光電流検出信号を各々蓄積する信号保持回路が形成されている。
【００１８】
なお、キャパシタ８、９と共通信号線１１との間には、キャパシタ８、９で共有されるバッファ１０が設けられており、バッファ１０は、前記信号保持回路から順次入力される光電流検出信号と暗電流検出信号を各々緩衝増幅して、共通信号線１１に順次出力する。このように、バッファ１０の出力電流を用いて共通信号線１１に付随する寄生容量Ｃｓをドライブする構成であれば、電荷の再配分に伴う信号ロスを低減することが可能となる。
【００１９】
すなわち、本実施形態のイメージセンサであれば、キャパシタ８、９の容量値を小さくしても、共通信号線１１に出力される信号レベルに影響を及ぼすことがないので、キャパシタ８、９の容量値を小さくして、チップサイズを縮小することが可能となる。
【００２０】
また、キャパシタ８、９に個別のバッファを設けた従来構成と異なり、キャパシタ８、９で共有されるバッファ１０を設けた本実施形態の構成であれば、バッファ１０のオフセットばらつきが生じた場合でも、各画素毎の出力ばらつきを低減することが可能となり、延いては、画質の劣化を最小限に抑えることが可能となる。
【００２１】
また、上記した光電流検出信号と暗電流検出信号は、信号減算回路１２で時系列的に差分演算処理を施される。このような構成とすることにより、フォトダイオード１の暗電流に起因するノイズや、バッファ１０のオフセットばらつきをキャンセルして、イメージセンサの精度を高めることが可能となる。
【００２２】
なお、本実施形態のイメージセンサでは、１画素分の信号出力期間中に、光電流検出信号の出力と暗電流検出信号の出力を時分割で行う必要があるため、信号減算回路１２で得られる差分信号の出力期間としては、従来の半分しか割り当てることができない。
【００２３】
そこで、本実施形態のイメージセンサは、信号減算回路１２の後段にサンプルホールド回路１４を有して成り、信号減算回路１２で得られた差分信号を保持して出力する構成とされている。このような構成とすることにより、従来構成と同様、１画素分の信号出力期間だけ、信号減算回路１２で得られた差分信号を出力することが可能となる。
【００２４】
次に、本発明に係るイメージセンサの第２実施形態について、詳細な説明を行う。
【００２５】
図２は、本発明に係るイメージセンサの第２実施形態を示す回路図である。
【００２６】
本実施形態のイメージセンサは、第１〜第ｘ（例えばｘ＝８６４）の光電変換装置を一列に複数並べて成るラインセンサ部（ただし、図２では、説明を簡単とするために、第１の光電変換装置のみを描写）と、第１〜第ｘの光電変換装置に共通して接続される共通信号線ＬＤ１と、共通信号線ＬＤ１を介して供給される前記ラインセンサ部の出力信号にアナログ信号処理を施す共通アナログ回路（図２の例では、アンプＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂ、ＡＭＰ３、キャパシタＣ１、Ｃ２、及び、スイッチＳＷ１〜ＳＷ３を含む）と、を有して成る。
【００２７】
図２に示すように、本実施形態のイメージセンサにおいて、第１の光電変換装置は、フォトダイオードＰＤ１と、Ｐチャネル型ＭＯＳ［Metal-Oxide-Semiconductor］電界効果トランジスタＰ１〜Ｐ３と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ５と、定電流源Ｉ１、Ｉ２と、キャパシタＣＬ１、ＣＤ１と、を有して成る。
【００２８】
トランジスタＰ１のソースは、バイアス電圧ＢＩＡＳの印加端に接続されている。トランジスタＰ１のドレインは、フォトダイオードＰＤ１のカソードに接続されている。フォトダイオードＰＤ１のアノードは、接地端に接続されている。トランジスタＰ１のゲートは、リセット信号ＶＢの印加端に接続されている。トランジスタＰ１のバックゲートは電源端に接続されている。トランジスタＮ１のドレインは、電源端に接続されている。トランジスタＮ１のゲートは、フォトダイオードＰＤ１のカソードに接続されている。トランジスタＮ１のソースは、定電流源Ｉ１の電流引込端に接続されている。トランジスタＮ１のバックゲートは、接地端に接続されている。
【００２９】
トランジスタＮ２のドレインは、トランジスタＮ１のソースに接続されている。トランジスタＮ２のソースは、キャパシタＣＤ１の一端に接続されている。キャパシタＣＤ１の他端は、接地端に接続されている。トランジスタＮ２のゲートは、ライト信号ＷＴＤの印加端に接続されている。トランジスタＮ２のバックゲートは接地端に接続されている。トランジスタＮ３のドレインは、キャパシタＣＤ１の一端に接続されている。トランジスタＮ３のソースは、トランジスタＰ２のゲートに接続されている。トランジスタＮ３のゲートは、リード信号ＲＤＤ１の印加端に接続されている。トランジスタＮ３のバックゲートは、接地端に接続されている。
【００３０】
トランジスタＮ４のドレインは、トランジスタＮ１のソースに接続されている。トランジスタＮ４のソースは、キャパシタＣＬ１の一端に接続されている。キャパシタＣＬ１の他端は、接地端に接続されている。トランジスタＮ４のゲートは、ライト信号ＷＴＬの印加端に接続されている。トランジスタＮ４のバックゲートは、接地端に接続されている。トランジスタＮ５のドレインは、キャパシタＣＬ１の一端に接続されている。トランジスタＮ５のソースは、トランジスタＰ２のゲートに接続されている。トランジスタＮ５のゲートは、リード信号ＲＤＬ１の印加端に接続されている。トランジスタＮ５のバックゲートは、接地端に接続されている。
【００３１】
トランジスタＰ２のソースは、定電流源Ｉ２の電流出力端に接続されている。トランジスタＰ２のドレインは、接地端に接続されている。トランジスタＰ２のバックゲートは、トランジスタＰ２のソースに接続されている。
【００３２】
トランジスタＰ３のソースは、トランジスタＰ２のソースに接続されている。トランジスタＰ３のドレインは、共通信号線ＬＤ１に接続されている。トランジスタＰ３のゲートは、リード信号ＲＤ１の印加端に接続されている。トランジスタＰ３のバックゲートは、電源端に接続されている。
【００３３】
上記構成から成る第１の光電変換装置において、フォトダイオードＰＤ１は、所定の周期で出力信号がリセットされる光電変換素子に相当する。また、トランジスタＮ１と定電流源Ｉ１により、フォトダイオードＰＤ１の出力信号を読み出す信号読出回路（Ｎ型ソースフォロワ）が形成されている。また、キャパシタＣＬ１、ＣＤ１とトランジスタＮ２〜Ｎ５により、フォトダイオードＰＤ１の光電流量に応じた光電流検出信号、及び、フォトダイオードＰＤ１の暗電流量に応じた暗電流検出信号を各々保持する信号保持回路が形成されている。また、トランジスタＰ２と定電流源Ｉ２により、前記信号保持回路から順次入力される光電流検出信号と暗電流検出信号を各々緩衝増幅して、共通信号線ＬＤ１に順次出力するバッファ（Ｐ型ソースフォロワ）が形成されている。
【００３４】
なお、第１〜第ｘの光電変換装置は、いずれも同様の構成から成り、合計でｘ個（例えばｘ＝８６４個）のフォトダイオードＰＤ１、ＰＤ２、…、ＰＤｘが一列に配列されたレイアウトとなっている。ただし、第１〜第ｘの光電変換装置に各々入力されるリード信号ＲＤ１〜ＲＤｘ、ＲＤＬ１〜ＲＤＬｘ、及び、ＲＤＤ１〜ＲＤＤｘについては、互いにパルス生成タイミングの異なる個別の信号とされている（後出の図３を参照）。
【００３５】
図２に示した共通アナログ回路では、キャパシタＣ１とスイッチＳＷ１により、相関二重抽出回路（ＣＤＳ［Correlated Double Sampling］回路）が形成されている。これは、図１の信号減算回路１２に相当する。また、図２に示した共通アナログ回路では、キャパシタＣ２とスイッチＳＷ２により、サンプルホールド回路が形成されている。これは、図１のサンプルホールド回路１４に相当する。
【００３６】
また、図２には明示していないが、上記構成から成るイメージセンサを搭載した画像処理装置には、上記のリード信号ＲＤ１〜ＲＤｘ、ＲＤＬ１〜ＲＤＬｘ、ＲＤＤ１〜ＲＤＤｘなど、種々の制御信号を生成してイメージセンサを制御する制御回路（マイコンなど）や、原稿を照明する光源（例えば白色やＲＧＢのＬＥＤ［Light Emitting Diode］光源）が当然に搭載されている。なお、上記構成から成るイメージセンサを搭載した画像処理装置としては、ファクシミリ、プリンタ複合機、デジタル複写機、スキャナなどを一例に挙げることができる。
【００３７】
図３は、上記構成から成るイメージセンサの動作（特に、スキャン解像度１２００［ｄｐｉ］の場合）を説明するためのタイミングチャートであり、上から順番に、スタートパルス信号ＳＰ、基準クロック信号ＣＬＫ、定電流制御信号ＩＳＥＬ、ライト信号ＷＴＬ（光電流用）、リセット信号ＶＢ、ライト信号ＷＴＤ（暗電流用）、クランプ信号ＣＬＡＭＰ、サンプルホールド信号Ｓ／Ｈ、リード信号（ＲＤ１、ＲＤＤ１、ＲＤＬ１、ＲＤ２、ＲＤＤ２、ＲＤＬ２、…、ＲＤ８６４）、リードイネーブル信号ＲＤ＿ＥＮＡ、及び、出力信号ＶＯＵＴが示されている。
【００３８】
以下では、第１〜第ｘの光電変換装置の各動作に関して、特に断らない限り、第１の光電変換装置の動作を例に挙げて詳細な説明を行う。
【００３９】
基準クロック信号ＣＬＫの１パルス目に同期して、スタートパルス信号ＳＰにパルスが立ち上げられると、これに同期して定電流制御信号ＩＳＥＬがローレベルとされ、定電流源Ｉ１がオンされる。なお、定電流制御信号ＩＳＥＬは、後述するキャパシタＣＬ１、ＣＤ１への信号保持動作が完了した後に、基準クロック信号ＣＬＫの７５パルス目に同期してハイレベルとされ、定電流源Ｉ１がオフされる。このような構成であれば、不要な電流を消費せずに済む。
【００４０】
定電流制御信号ＩＳＥＬがローレベルとされた後、基準クロック信号ＣＬＫの５パルス目に同期して、リードイネーブル信号ＲＤ＿ＥＮＡがハイレベルとされ、出力スイッチＳＷ３がオンされる。これにより、イメージセンサは、出力信号ＶＯＵＴを後段に出力可能な状態となる。
【００４１】
リードイネーブル信号ＲＤ＿ＥＮＡがハイレベルとされた後、基準クロック信号ＣＬＫの２５パルス目に同期して、ライト信号ＷＴＬがハイレベルとされる。これにより、トランジスタＮ４がオンされ、Ｎ型ソースフォロワから出力される電流信号によってキャパシタＣＬ１が充電される。なお、フォトダイオードＰＤ１のカソード電圧は、フォトダイオードＰＤ１の受光量（露光期間に生じた光電流量）が大きいほど低下する。従って、Ｎ型ソースフォロワから出力される電流信号は、フォトダイオードＰＤ１の受光量が大きいほど小さくなり、延いては、キャパシタＣＬ１の充電電圧が低くなる。
【００４２】
このように、フォトダイオードＰＤ１の受光量は、Ｎ型ソースフォロワの電流信号として読み出され、キャパシタＣＬ１の充電電圧として保持される。なお、ライト信号ＷＴＬは、基準クロック信号ＣＬＫの３７パルス目に同期して、ローレベルとされる。
【００４３】
キャパシタＣＬ１が充電された後、基準クロック信号ＣＬＫの４３パルス目に同期してリセット信号ＶＢがローレベルとされる。これにより、トランジスタＰ１がオンされて、フォトダイオードＰＤ１のカソード電圧が所定のバイアス電圧ＢＩＡＳまで引き上げられる。なお、リセット信号ＶＢは、基準クロック信号ＣＬＫの５５パルス目に同期して、ハイレベルとされる。
【００４４】
フォトダイオードＰＤ１のカソード電圧がリセットされた後、基準クロック信号ＣＬＫの６１パルス目に同期して、ライト信号ＷＴＤがハイレベルとされる。これにより、トランジスタＮ２がオンされて、Ｎ型ソースフォロワから出力される電流信号によってキャパシタＣＤ１が充電される。なお、フォトダイオードＰＤ１のカソード電圧は、理想的にはバイアス電圧ＢＩＡＳまで引き上げられるが、実際には、フォトダイオードＰＤ１の非露光期間に生じる暗電流の分だけ、バイアス電圧ＢＩＡＳよりも低くなる。従って、Ｎ型ソースフォロワから出力される電流信号は、フォトダイオードＰＤ１の暗電流量が大きいほど小さくなり、延いては、キャパシタＣＤ１の充電電圧が低くなる。
【００４５】
このように、フォトダイオードＰＤ１の暗電流量は、Ｎ型ソースフォロワの電流信号として読み出され、キャパシタＣＤ１の充電電圧として保持される。
【００４６】
キャパシタＣＬ１、ＣＤ１への信号保持動作が完了された後、基準クロック信号ＣＬＫの８１パルス目より以降、クランプ信号ＣＬＡＭＰとサンプルホールド信号Ｓ／Ｈが互いに排他的な論理でパルス駆動される。なお、クランプ信号ＣＬＡＭＰがハイレベルのときには、スイッチＳＷ１がオンとなり、ローレベルのときには、スイッチＳＷ１がオフとなる。一方、サンプルホールド信号Ｓ／Ｈがハイレベルのときには、スイッチＳＷ２がオンとなり、ローレベルの時には、スイッチＳＷ２がオフとなる。
【００４７】
クランプ信号ＣＬＡＭＰとサンプルホールド信号Ｓ／Ｈのパルス駆動が開始された後、基準クロック信号ＣＬＫの１周期分だけ、リード信号ＲＤ１がローレベルとされる。これにより、トランジスタＰ３がオンされ、Ｐ型ソースフォロワから共通信号線ＬＤ１に電流信号を出力可能な状態となる。
【００４８】
一方、基準クロック信号ＣＬＫの１周期中に、光電流検出信号の出力と暗電流検出信号の出力を時分割で行うべく、リード信号ＲＤＤ１は、リード信号ＲＤ１のローレベル期間のうち、前半１／２（基準クロック信号ＣＬＫの１／２周期分）だけハイレベルとされ、当該期間中には、トランジスタＮ３がオンされる。また、リード信号ＲＤＬ１は、リード信号ＲＤ１のローレベル期間のうち、後半１／２（基準クロック信号ＣＬＫの１／２周期分）だけハイレベルとされ、当該期間中には、トランジスタＮ５がオンされる。
【００４９】
なお、リード信号ＲＤＤ１がハイレベルとされている間、クランプ信号ＣＬＡＭＰはハイレベルとされており、また、サンプルホールド信号Ｓ／Ｈはローレベルとされている。従って、当該期間中には、フォトダイオードＰＤ１の暗電流量に相当する電流信号がＰ型ソースフォロワからアンプＡＭＰ１を介して、キャパシタＣ１に供給される。その結果、キャパシタＣ１には、フォトダイオードＰＤ１の暗電流量に相当する電荷が蓄積される。
【００５０】
次に、リード信号ＲＤＬ１がハイレベルとされている間、クランプ信号ＣＬＡＭＰはローレベルとされており、また、サンプルホールド信号Ｓ／Ｈはハイレベルとされている。従って、当該期間中には、フォトダイオードＰＤ１の光電流量に相当する電流信号がＰ型ソースフォロワから出力される。このとき、キャパシタＣ１には、既にフォトダイオードＰＤ１の暗電流量に相当する電荷が蓄積されているので、キャパシタＣ２には、アンプＡＭＰ２Ａを介して、両者の差分信号に相当する電荷が蓄積される。
【００５１】
その後は、リード信号ＲＤ２がローレベルとされ、フォトダイオードＰＤ２の信号読み出し動作に移行されるが、リード信号ＲＤ２のローレベル期間のうち、前半１／２は、リード信号ＲＤ１のローレベル期間と同様、クランプ信号ＣＬＡＭＰがハイレベルとされ、サンプルホールド信号Ｓ／Ｈがローレベルとされる。
【００５２】
そのため、当該期間中には、フォトダイオードＰＤ２の信号読み出し動作と並行して、キャパシタＣ２に蓄積されている充電電圧（すなわち、フォトダイオードＰＤ１で得られた光電流検出信号と暗電流検出信号との差分信号）が後段回路にホールド出力される。
【００５３】
このような構成とすることにより、従来と同様、１画素分の信号出力期間（基準クロック信号ＣＬＫの１周期分）だけ、光電流検出信号と暗電流検出信号との差分信号をアンプＡＭＰ２Ｂに出力することが可能となる。
【００５４】
アンプＡＭＰ２Ｂは、サンプルホールド回路の出力信号を所定のゲインで増幅して、アンプＡＭＰ３に出力する。なお、アンプＡＭＰ２Ｂのゲインは、原稿のスキャン速度に応じて可変制御される。具体的には、原稿のスキャン速度が速いほど、フォトダイオードＰＤ１の露光時間が短くなり、出力信号ＶＯＵＴが低レベルとなることに鑑み、アンプＡＭＰ２Ｂのゲインが大きい値に設定される。このような構成とすることにより、原稿のスキャン速度に依らず、常に所望レベルの出力信号ＶＯＵＴを得ることが可能となる。
【００５５】
アンプＡＭＰ３は、アンプＡＭＰ２Ｂの出力信号を緩衝増幅し、これを出力信号ＶＯＵＴとして後段に出力する。また、リード信号ＲＤ１、ＲＤＤ１、及び、ＲＤＬ１に上記パルスが立ち上げられて以降、リード信号ＲＤ２〜ＲＤ８６４、ＲＤＤ２〜ＲＤＤ８６４、及び、リード信号ＲＤＬ２〜ＲＤＬ８６４にも順次パルスが立ち上げられて、出力信号ＶＯＵＴが順次生成される。
【００５６】
上記したように、本実施形態のイメージセンサにおいて、複数の光電変換装置は、それぞれ、フォトダイオードＰＤ１と、フォトダイオードＰＤ１の光電流量に応じた光電流検出信号、及び、フォトダイオードＰＤ１の暗電流量に応じた暗電流検出信号を各々保持する信号保持回路（トランジスタＮ２〜Ｎ５、及び、キャパシタＣＬ１、ＣＤ１）と、信号保持回路から順次入力される光電流検出信号と暗電流検出信号を各々緩衝増幅して、共通信号線ＬＤ１に順次出力するバッファ（トランジスタＰ２、及び、定電流源Ｉ２）と、を有して成り、共通アナログ回路は、共通信号線ＬＤ１を介して順次入力される光電流検出信号と暗電流検出信号の差分信号を生成する信号減算回路（キャパシタＣ１、及び、スイッチＳＷ１）と、前記差分信号を保持して出力するサンプルホールド回路（キャパシタＣ２、及び、スイッチＳＷ２）と、を有して成る構成とされている。
【００５７】
このように、キャパシタＣＬ１、ＣＤ１に個別のバッファを設けるのではなく、キャパシタＣＬ１、ＣＤ１で共有されるバッファ（Ｐ型ソースフォロワ）を設けることにより、バッファのオフセットばらつきが生じた場合でも、各画素毎の出力ばらつきを低減することが可能となり、延いては、画質の劣化を最小限に抑えることが可能となる。
【００５８】
なお、図２の例では、第１〜第ｘの光電変換装置を全て共通信号線ＬＤ１に接続する構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば第１〜第８６４の光電変換装置を２つのグループに区分した上で、第１のグループ（第１〜第４３２の光電変換装置）が接続される第１の共通信号線ＬＤ１と、第２のグループ（第４３３〜第８６４の光電変換装置）が接続される第２の共通信号線ＬＤ２とを選択的に用いる構成としても構わない。このような構成とすることにより、共通信号線に付随する寄生容量を低減して、信号ロスを抑制することが可能となる。
【００５９】
また、イメージセンサのスキャン解像度を６００［ｄｐｉ］に切り替える場合には、第１〜第ｘの光電変換装置を１ビットおきに選択して信号を読み出せばよい。より具体的には、リード信号ＲＤ１、ＲＤ３、ＲＤ５、…という具合に、順次パルスを立ち上げる構成とすればよい。リード信号ＲＤＤ１〜ＲＤＤｘ、及び、リード信号ＲＤＬ１〜ＲＤＬｘについても、上記と同様である。なお、スキャン解像度６００［ｄｐｉ］では、１ライン毎に４３２ビットの出力信号ＶＯＵＴが生成される。
【００６０】
また、イメージセンサのスキャン解像度を３００［ｄｐｉ］に切り替える場合には、第１〜第ｘの光電変換装置を３ビットおきに選択して信号を読み出せばよい。より具体的には、リード信号ＲＤ１、ＲＤ５、ＲＤ９、…という具合に、順次パルスを立ち上げる構成とすればよい。リード信号ＲＤＤ１〜ＲＤＤｘ、及び、リード信号ＲＤＬ１〜ＲＤＬｘについても、上記と同様である。なお、スキャン解像度３００［ｄｐｉ］では、１ライン毎に２１６ビットの出力信号ＶＯＵＴが生成される。
【００６１】
なお、上記の実施形態では、ファクシミリ、プリンタ複合機、デジタル複写機、スキャナなどの画像処理装置に搭載されるイメージセンサ（ラインセンサ）に本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の光電変換装置、固体撮像装置、画像入力装置にも広く適用することが可能である。
【００６２】
例えば、本発明を単体の光電変換装置に適用する場合には、図１に示した回路要素のうち、少なくとも、フォトダイオード１と、その光電流量に応じた光電流検出信号、及び、その暗電流量に応じた暗電流検出信号を各々保持する信号保持回路（スイッチ４〜７、及び、キャパシタ８、９）と、前記信号保持回路から順次入力される光電流検出信号と暗電流検出信号を各々緩衝増幅して順次出力するバッファ１０と、バッファ１０から順次入力される光電流検出信号と暗電流検出信号の差分信号を生成する信号減算回路１２と、前記差分信号を保持して出力するサンプルホールド回路１４と、を具備すればよい。
【００６３】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６４】
本発明は、画質の劣化を招くことなく、電荷の再分配に伴う信号ロスを低減する上で有用な技術であり、例えば、ファクシミリ、プリンタ複合機、デジタル複写機、スキャナなどに好適な技術である。
【図面の簡単な説明】
【００６５】
【図１】は、本発明に係るイメージセンサの第１実施形態を示す回路図である。
【図２】は、本発明に係るイメージセンサの第２実施形態を示す回路図である。
【図３】は、第２実施形態のイメージセンサの動作タイミングチャートである。
【図４】は、イメージセンサの一従来例を示す回路図である。
【図５】は、イメージセンサの別の一従来例を示す回路図である。
【符号の説明】
【００６６】
１    フォトダイオード（光電変換素子）
２、４、５、６、７    スイッチ
３    信号読出回路
８、９    キャパシタ
１０    バッファ
１１    共通信号線
１２    信号減算回路
１３、１５  アンプ
１４    サンプルホールド回路
ＰＤ１    フォトダイオード（光電変換素子）
Ｐ１〜Ｐ３    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１〜Ｎ５    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｉ１、Ｉ２    定電流源
ＣＬ１、ＣＤ１    キャパシタ
ＬＤ１    共通信号線
ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂ、ＡＭＰ３    アンプ
Ｃ１、Ｃ２    キャパシタ
ＳＷ１、ＳＷ２、ＳＷ３    スイッチ
【図１】
2009253930.tif 000003
【図２】
2009253930.tif 000004
【図３】
2009253930.tif 000005
【図４】
2009253930.tif 000006
【図５】
2009253930.tif 000007