(57)【要約】      （修正有）【課題】ブロック順次駆動方式を採用する場合において、表示ムラを低減する。【解決手段】電気光学装置１００は、１水平走査期間のうちの有効書込期間において、連続するｍ列のデータ線からなるブロックＢ１〜Ｂ１９２を順次選択するブロック選択回路１５１と、画像信号をｍ列のデータ線毎の画像信号群に変換する信号変換回路と、(i)有効書込期間においてオン状態に切り替わることで、画像信号群をＤ／Ａ変換すると共に、ブロック選択回路に対してデータバス線を介して供給し、(ii)非書込期間においてオフ状態に切り替わることで画像信号群の供給を停止するＤ／Ａ変換回路と、非書込期間のうちの一部の期間においてＤ／Ａ変換回路をオン状態に切り替えるようにＤ／Ａ変換回路を制御すると共に、信号変換回路に対して所定の信号を供給する制御回路とを備える。【選択図】図２
2009216853.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられる複数の画素部と、
１水平走査期間のうちの有効書込期間において、前記複数のデータ線のうち連続するｍ
（但し、ｍは２以上の整数）列のデータ線からなるブロックを順次選択するブロック選択
回路と、
外部から入力される画像信号を前記ｍ列のデータ線毎の画像信号群に変換する信号変換
回路と、
(i)前記有効書込期間においてオン状態に切り替わることで、前記画像信号群をＤ／Ａ
変換すると共に、前記ブロック選択回路に対してデータバス線を介して供給し、(ii)１水
平走査期間のうちの前記有効書込期間に続く非書込期間においてオフ状態に切り替わるこ
とで前記画像信号群の供給を停止するＤ／Ａ変換回路と、
前記非書込期間のうちの一部の期間において前記Ｄ／Ａ変換回路を前記オン状態に切り
替えるように前記Ｄ／Ａ変換回路を制御すると共に、前記信号変換回路に対して所定の信
号を供給する制御回路と
を備えることを特徴とする電気光学装置。
【請求項２】
前記非書込期間において、前記データ線をプリチャージ電位にプリチャージするプリチ
ャージ回路を更に備え、
前記所定の信号は、前記データバス線の電位を前記プリチャージ電位と同電位にするこ
とが可能な信号であることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記所定の信号は、前記画素部が表示する中間階調の信号であることを特徴とする請求
項１又は２に記載の電気光学装置。
【請求項４】
前記所定の信号は、前記非書込期間に続く次の１水平走査期間における前記有効書込期
間の最初に選択される前記ブロックに対して供給される前記画像信号と同一の信号である
ことを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記画素部への書込電圧の極性は１水平走査期間毎に反転されることを特徴とする請求
項１から４のいずれかに記載の電気光学装置。
【請求項６】
前記所定の信号は、少なくとも２つの１水平走査期間において、異なることを特徴とす
る請求項５に記載の電気光学装置。
【請求項７】
前記一部の期間は、前記非書込期間のうちの最後の所定期間であることを特徴とする請
求項１から６のいずれか一項に記載に電気光学装置。
【請求項８】
前記一部の期間は、少なくとも１つの前記ブロックが選択される期間であることを特徴
とする請求項１から７のいずれか一項に記載に電気光学装置。
【請求項９】
請求項１から８のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機
器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びこのような電気光学装置を備える電子
機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置として、一対の素子基板及び対向基板間に、電気光学物質の一例
である液晶が挟持される液晶装置が一例としてあげられる。素子基板上における複数の画
素が配列されてなる表示領域（画素領域）には、走査線及びデータ線の交差に対応して画
素電極を含む画素部が形成されることにより、複数の画素部がマトリクス状に平面配列さ
れる。そして、各画素部には、画素スイッチング素子として、例えば薄膜トランジスタ（
Thin Film Transistor；以下適宜、「ＴＦＴ」と称する）が含まれる。電気光学装置の駆
動時、各画素部において、走査線より走査信号が供給されることにより画素スイッチング
素子がオン状態となると、データ線より画素スイッチング素子を介して画素電極に画像信
号が供給される。また、典型的には、複数の画素電極に対応して、表示領域の概ね全体に
、複数の画素部に共通に共通電極（或いは、対向電極）が形成されている。そして、液晶
装置の駆動時には、画素電極と共通電極との間の電位差に基づく印加電圧が液晶に印加さ
れる。その結果、液晶の配向や秩序が制御され、画像表示が可能となる。
【０００３】
近年、このような液晶装置においては、表示画像の高精細化が進行している。高精細化
は、走査線の行数及びデータ線の列数を増加させることによって比較的容易に達成するこ
とができる。他方で、液晶装置の駆動周波数（例えば、フレーム周波数等）は固定である
ため、走査線の行数の増加によって、１水平走査期間が短縮してしまう。更には、点順次
駆動方式では、高精細化が進行するにつれて、データ線の列数が増加する。このため、デ
ータ線に画像信号を供給するための時間を十分に確保することが困難になってきている。
このような状況を打破するために、例えば特許文献１に開示されたブロック順次駆動方式
が開発されている。ブロック順次駆動方式では、表示画面を複数のエリアに分割し且つ各
エリアを複数のブロックに分割すると共に、エリア毎に１ブロックずつ順に駆動している
。例えば、データ線を所定数の列毎にブロック化すると共に、１水平走査期間においてブ
ロックを１つずつ所定の順番で駆動する方式が一般的には知られている。これにより、走
査線の行数或いはデータ線の列数が増加してしまったとしても、データ線に画像信号を供
給する時間を十分に確保することができる。
【０００４】
【特許文献１】特開２００１−２７８８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したブロック順次駆動方式では、表示画面上において表示ムラが発
生してしまうという技術的な問題点を有している。具体的に、データ線を所定数の列毎に
ブロック化すると共に、１水平走査期間においてブロックを１つずつ所定の順番で駆動す
る場合を例にあげて説明する。この場合、１水平走査期間の帰線期間（ブランキング期間
）においては、例えば低消費電力化等を実現するために、画像信号を供給するための駆動
回路（例えば、Ｄ／Ａコンバータ等）の出力を停止している（つまり、オフ状態に切り替
えている）。従って、１水平走査期間の最初の時点では、駆動回路からデータ線に至るま
でのデータバス線の電位は、１つ前の水平走査期間の最後に選択されるブロックの書込み
を行った時点での電位がそのまま保持されている。このため、１水平走査期間の最初に選
択されるブロックでは、１つ前の水平走査期間の最後に選択されるブロックへの書込みを
行った時点の電位から画像信号の書込みを行う必要がある。従って、１水平走査期間の最
初に選択されるブロックでは、１水平走査期間の２番目以降に選択されるブロックと比較
して、データ線への画像信号の書込みが遅れてしまう。その結果、１水平走査期間の最初
に選択されるブロックでは、当該ブロック選択が終了するまでに（言い換えれば、当該ブ
ロックへの書込みが終了するまでに）、データ線の電位（更には、データ線に接続されて
いる画素電極の電位）が、書込みに必要な電位に到達しなくなってしまいかねない。この
画像信号の書込みの遅れは、液晶装置のパネル負荷（例えば、配線負荷等）が大きければ
大きいほど顕著になってしまう。これにより、１水平走査期間の最初に選択されるブロッ
クと、１水平走査期間の２番目以降に選択されるブロックとの間での表示ムラが発生して
しまう。上述した特許文献１に開示されて技術においても、画像信号を供給する駆動回路
（例えば、Ｄ／Ａコンバータ等）の出力を停止する構成を考慮していないため、依然とし
て表示ムラが発生するという技術的な問題点を有している。
【０００６】
また、近年では、より一層の低消費電力化を図るために、例えば本願出願人によって出
願された特願２００６−１８３０５１に開示されたように、共通電極を行毎に分割すると
共に、隣接する行の共通電極の電位を異ならしめる極性反転駆動（いわゆる、ＣＯＭ反転
駆動）が行われることがある。具体的には、ある水平走査期間（つまり、ある行の画素部
が選択される期間）には、共通電圧の電位が相対的に高く且つ画像信号の電位が共通電圧
の電位に対して負極性となる負極性書込みが行われ、続く水平走査期間（つまり、次段の
行の画素部が選択される期間）には、共通電圧の電位が相対的に低く且つ画像信号の電位
が共通電圧の電位に対して正極性となる正極性書込みが行われる。この場合、正極性書込
みを行うべき１水平走査期間の最初に選択されるブロックでは、負極性書込みが行われて
いた１つ前の水平走査期間の最後に選択されるブロックへの書込みを行った時点での電位
（つまり、相対的に低い電位）から相対的に高い電位を有する画像信号の書込みを行う必
要がある。このため、１水平走査期間の最初に選択されるブロックでは、１水平走査期間
の２番目以降に選択されるブロックと比較して、データ線への画像信号の書込みがますま
す遅れてしまう。つまり、表示ムラが発生するという技術的な問題点がより顕著になって
しまう。
【０００７】
本発明は、例えば上述した従来の問題点に鑑みなされたものであり、例えばブロック順
次駆動方式を採用する場合において、表示ムラを低減する電気光学装置、及びこのような
電気光学装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
（電気光学装置）
本発明の電気光学装置は、複数の走査線と複数のデータ線との交差に対応して設けられ
る複数の画素部と、１水平走査期間のうちの有効書込期間において、前記複数のデータ線
のうち連続するｍ（但し、ｍは２以上の整数）列のデータ線からなるブロックを順次選択
するブロック選択回路と、外部から入力される画像信号を前記ｍ列のデータ線毎の画像信
号群に変換する信号変換回路と、(i)前記有効書込期間においてオン状態に切り替わるこ
とで、前記画像信号をＤ／Ａ変換すると共に、前記ブロック選択回路に対してデータバス
線を介して供給し、(ii)１水平走査期間のうちの前記有効書込期間に続く非書込期間にお
いてオフ状態に切り替わることで前記画像信号群の供給を停止するＤ／Ａ変換回路と、前
記非書込期間のうちの一部の期間において前記Ｄ／Ａ変換回路を前記オン状態に切り替え
るように前記Ｄ／Ａ変換回路を制御すると共に、前記信号変換回路に対して所定の信号を
供給する制御回路とを備える。
【０００９】
本発明の電気光学装置によれば、走査線に対して例えばハイレベルの走査信号が供給さ
れることで、当該走査線と同一行の画素部が選択される。この状態で、データ線に対して
画像信号が供給されることで、ハイレベルの走査信号が供給される走査線と同一行の画素
部に対する画像信号の書込みが行われる。その結果、画素部が備える画素電極及び共通電
極の間の電位差に起因した電圧が、画素部が備える電気光学物質に印加される。これによ
り、画像表示等が行われる。
【００１０】
本発明では特に、複数のデータ線は、ｍ列のデータ線毎にブロック化されている。つま
り、本発明では、ｍ列のデータ線を構成要素とするブロックを複数備えている。複数のブ
ロックは、１水平走査期間のうちの有効書込期間において、ブロック選択回路の動作によ
って順次選択される。尚、本発明における「有効書込期間」とは、有効な画像の書込みが
行われる期間（言い換えれば、有効な画像を表示することを直接的な目的とする書込動作
が行われる期間）を示す趣旨である。従って、有効書込期間において、ハイレベルの走査
信号が供給される走査線と同一行の画素部に対して、ブロック毎に順次画像信号の書込み
が行われる。具体的には、例えば、ハイレベルの走査信号が供給される第１の走査線と同
一行の画素部のうちの第１のブロックに属する画素部に対する書込みが行われ、続いて第
１の走査線と同一行の画素部のうちの第２のブロックに属する画素部に対する書込みが行
われ、以降、同様の動作が第１の走査線と同一行のブロックの夫々に対して順次行われる
。その後は、各行毎に同様の動作が行われる。
【００１１】
ここで、画像信号は、ブロック毎に（つまり、ｍ列のデータ線毎に）まとめてデータ線
に対して供給される。このとき、外部から入力される画像信号は、信号変換回路において
、ｍ列のデータ線の夫々に供給される画像信号をまとめた画像信号群に変換される。例え
ば、信号変換回路においては、外部からシリアルな信号として供給される画像信号が、ｍ
列のデータ線に同時に供給されるパラレルな画像信号である画像信号群に変換される。変
換された画像信号群は、信号変換回路からＤ／Ａ変換回路へと供給される。
【００１２】
Ｄ／Ａ変換回路は、有効書込期間においてオン状態に切り替わると共に、１水平走査期
間のうちの非書込期間においてオフ状態に切り替わる。尚、本発明における「非書込期間
」とは、有効書込期間に続く期間（言い換えれば、１水平走査期間のうちの有効書込期間
以外の期間）を示す趣旨であって、典型的には有効な画像の書込みが行われない水平帰線
期間（言い換えれば、水平ブランキング期間）を示す。オン状態に切り替わったＤ／Ａ変
換回路は、信号変換回路から入力される画像信号群をＤ／Ａ変換する（つまり、アナログ
信号に変換する）。他方で、オフ状態に切り替わったＤ／Ａ変換回路は、その動作を停止
しており、信号変換回路から入力される画像信号群をＤ／Ａ変換することはない。
【００１３】
その後、Ｄ／Ａ変換された画像信号群は、Ｄ／Ａ変換回路からデータバス線を介してブ
ロック選択回路に供給されると共に、ブロック選択回路から選択されたブロックに対して
データ線を介して供給される。つまり、本発明においては、いわゆるブロック順次駆動を
行いながら上述した画像表示が行われる。
【００１４】
本発明では特に、制御回路の動作により、非書込期間のうちの一部の期間において、Ｄ
／Ａ変換回路がオン状態に切り替えられる。加えて、制御回路の動作により、信号変換回
路に対して、所定の信号が供給される。その結果、信号変換回路は、所定の信号を画像信
号群に変換すると共に、該画像信号群をＤ／Ａ変換回路へと供給する。また、通常はＤ／
Ａ変換回路からの画像信号群の供給が行われない非書込期間の一部の期間において、Ｄ／
Ａ変換回路は、所定の信号を変換することで得られる画像信号群をＤ／Ａ変換すると共に
、該Ｄ／Ａ変換した画像信号群を、データバス線を介してブロック選択回路に対して供給
する。
【００１５】
これにより、１水平走査期間における書込み動作に着目すれば、１水平走査期間の有効
書込期間が始まる前に（つまり、１つ前の水平走査期間の非書込期間のうちの一部の期間
において）、データバス線（言い換えれば、少なくとも信号変換回路ないしはＤ／Ａ変換
回路からブロック選択回路に至るまでの間の配線）の電位は、制御回路から供給される所
定の信号に準じた電位となっている。つまり、１水平走査期間の最初の時点で、信号変換
回路ないしはＤ／Ａ変換回路からブロック選択回路に至るまでのデータバス線の電位が、
１つ前の水平走査期間の最後に選択されるブロックへの書込みを行った時点での電位から
所定の信号に準じた電位へと遷移している。このため、１水平走査期間の最初に選択され
るブロックでは、１つ前の水平走査期間の最後に選択されるブロックへの書込みを行った
時点での電位に関わらず、データバス線の電位が所定の信号に準じた電位となっている状
態から画像信号の書込みを開始することができる。従って、所定の信号を適切に設定する
ことで、１水平走査期間の最初に選択されるブロックであっても、１水平走査期間の２番
目以降に選択されるブロックと同様の態様で、データバス線及びデータ線を介した画素部
への画像信号の書込みを行うことができる。つまり、１水平走査期間の最初に選択される
ブロックであっても、１水平走査期間の２番目以降に選択されるブロックと比較して、画
像信号の書込みが遅れてしまうという不都合を好適に防止することができる。その結果、
１水平走査期間の最初に選択されるブロックであっても、画素部が備える画素電極の電位
は、書込みに必要な電位に到達することになる。これにより、１水平走査期間の最初に選
択されるブロックと、１水平走査期間の２番目以降に選択されるブロックとの間での表示
ムラが発生してしまうことはなくなる。
【００１６】
特に、非書込期間のうちの一部の期間だけはＤ／Ａ変換回路をオン状態に切り替える構
成を採用しているため、低消費電力化の観点からＤ／Ａ変換回路をオフ状態に切り替える
場合であっても、表示ムラを好適になくすことができる。
【００１７】
尚、所定の信号は、１水平走査期間の最初に選択されるブロックと１水平走査期間の２
番目以降に選択されるブロックとの間での表示ムラがユーザの視認性に悪影響を与えなく
なる程度の電位をデータバス線に対して付与することができる信号であることが好ましい
。このような条件を満たしていれば、所定の信号は任意の信号であってよい。
【００１８】
本発明の電気光学装置の一の態様では、前記非書込期間において、前記データ線をプリ
チャージ電位にプリチャージするプリチャージ回路を更に備え、前記所定の信号は、前記
データバス線の電位を前記プリチャージ電位と同電位にすることが可能な信号である。
【００１９】
この態様によれば、１水平走査期間の開始前に、データバス線の電位とデータ線の電位
とを概ね同一にすることができる。従って、１水平走査期間の最初に選択されるブロック
であっても、１水平走査期間の２番目以降に選択されるブロックと同様の態様で、データ
バス線を介したデータ線への画像信号の書込みを行うことができる。従って、上述した効
果をより好適に享受することができる。
【００２０】
本発明の電気光学装置の他の態様では、前記所定の信号は、前記画素部が表示する中間
階調の信号である。
【００２１】
この態様によれば、１水平走査期間の開始前に、データバス線の電位を、中間会長の信
号に準じた電位にすることができる。従って、１水平走査期間の最初に選択されるブロッ
クであっても、１水平走査期間の２番目以降に選択されるブロックと同様の態様で、デー
タバス線を介したデータ線への画像信号の書込みを行うことができる。従って、上述した
効果をより好適に享受することができる。
【００２２】
本発明の電気光学装置の他の態様では、前記所定の信号は、前記画像信号と同一フォー
マットの信号である。
【００２３】
この態様によれば、信号変換回路は、通常の動作の一部として所定の信号を画像信号群
に変換することができると共に、Ｄ／Ａ変換回路は、通常の動作の一部として該画像信号
群をＤ／Ａ変換すると共にブロック選択回路に対してデータバス線を介して供給すること
ができる。従って、画像信号の入力源から信号変換回路及びＤ／Ａ変換回路を経てブロッ
ク選択回路へと至る信号処理系の構成を大きく変えることなく、上述した制御回路による
制御を行なうことができる。
【００２４】
本発明の電気光学装置の他の態様では、前記所定の信号は、前記非書込期間に続く次の
１水平走査期間における前記有効書込期間の最初に選択される前記ブロックに対して供給
される前記画像信号と同一の信号である。
【００２５】
この態様によれば、１水平走査期間の開始前に、データバス線の電位を、これから書き
込むべき画像信号（画像信号群）の電位と概ね同一にすることができる。従って、１水平
走査期間の最初に選択されるブロックであっても、１水平走査期間の２番目以降に選択さ
れるブロックと比較して、画像信号の書込みが遅れてしまうという不都合を確実に防止す
ることができる。これにより、上述した効果をより好適に享受することができる。
【００２６】
本発明の電気光学装置の他の態様では、前記画素部への書込電圧の極性は１水平走査期
間毎に反転される。
【００２７】
この態様によれば、行毎に、書き込み電圧の極性を反転させる極性反転駆動が行われる
。この場合であっても、上述したように１水平走査期間の有効書込期間が始まる前に、デ
ータバス線の電位は、所定の信号に準じた電位となっているため、１水平走査期間の最初
に選択されるブロックであっても、１水平走査期間の２番目以降に選択されるブロックと
同様の態様で、データバス線を介したデータ線への画像信号の書込みを行うことができる
。従って、上述した効果をより好適に享受することができる。
【００２８】
上述の如く画素部への書込電圧の極性が１水平走査期間毎に反転する電気光学装置の態
様では、前記所定の信号は、少なくとも２つの１水平走査期間において異なるように構成
してもよい。
【００２９】
このように構成すれば、極性反転駆動が行われる場合であっても、書込電圧の極性に応
じた所定の信号を信号変換回路に対して供給することができる。従って、極性反転駆動が
行われる場合であっても、少なくとも２つの行（特に、連続する２つの行）の夫々におい
て、１水平走査期間の最初に選択されるブロックと１水平走査期間の２番目以降に選択さ
れるブロックとに対して、同様の態様でデータバス線を介したデータ線への画像信号の書
込みを行うことができる。従って、上述した効果をより好適に享受することができる。
【００３０】
本発明の電気光学装置の他の態様では、前記一部の期間は、前記非書込期間のうちの最
後の所定期間である。
【００３１】
この態様によれば、Ｄ／Ａ変換回路の状態の切替（具体的には、オン状態からオフ状態
又はオフ状態からオン状態への切替）の回数を最小限に抑えつつ、上述した制御回路によ
る制御を行なうことができる。
【００３２】
本発明の電気光学装置の他の態様では、前記一部の期間は、少なくとも１つの前記ブロ
ックが選択される期間である。
【００３３】
この態様によれば、非書込期間のうちの必要最小限の期間だけＤ／Ａ変換回路をオン状
態に切り替えることができるため、低消費電力化の効果を最大限に享受しつつも、表示ム
ラを好適になくすことができる。
【００３４】
（電子機器）
上記課題を解決するために、本発明の電子機器は、上述した本発明の電気光学装置（但
し、その各種態様を含む）を備える。
【００３５】
本発明の電子機器によれば、上述した本発明の電気光学装置（或いは、その各種態様）
備えているため、上述した本発明の電気光学装置が享受する各種効果と同様の効果を享受
することができる。つまり、上述した本発明の電気光学装置が享受する各種効果と同様の
効果を享受することができる投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーデ
ィオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視
型のビデオレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど
の各種電子機器を実現することができる。
【００３６】
本発明の作用及び他の利得は次に説明する実施の形態から更に明らかにされよう。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態を、図面に基づいて説明する。尚、以下では
、本発明に係る電気光学装置の一例として、液晶装置を用いて説明を進める。
【００３８】
（１）液晶装置の基本構成
はじめに、図１を参照して、本実施形態に係る液晶装置の基本構成について説明する。
ここに、図１は、本実施形態に係る液晶装置の基本構成を概念的に示すブロック図である
。
【００３９】
図１に示すように、本実施形態に係る液晶装置１は、液晶パネル１００と、処理回路５
０とを備えている。処理回路５０は、プリント基板に形成された回路モジュールであって
、液晶パネル１００とはＦＰＣ（Flexible Printed Circuit）を介して電気的に接続され
る。但し、処理回路５０は、液晶パネル１００上に形成されるように構成してもよい。
【００４０】
処理回路５０は、シフトレジスタ５１０と、Ｄ／Ａ変換回路群５２０と、コントローラ
５３０と、プリチャージ信号供給回路５４０と、ブランキングデータ供給回路５５０とを
備えている。
【００４１】
シフトレジスタ５１０は、本発明における「信号変換回路」の一具体例を構成しており
、不図示の外部装置から供給されるデジタルの画像データＶｄを、例えば垂直同期信号Ｖ
ｓｙｎｃや水平同期信号Ｈｓｙｎｃやドットクロック信号ＤｏｔＣＬＫに同期してシフト
することにより並列化する。その結果、シフトレジスタ５１０は、画像データＶｄを、ｍ
（但し、ｍは２以上であり且つ液晶パネル１００が備えるデータ線の総数未満である整数
）本のデータ線１１４（図２参照）にまとめて供給される画像データ毎に並列化すると共
に、ｍ本のデータ線１１４に夫々供給される画像データＶｄ＿（１ｄ）からＶｄ＿（ｍｄ
）としてＤ／Ａ変換回路群５２０へ出力する。尚、本実施形態では、説明の簡略化のため
に、シフトレジスタ５１０において、画像データＶｄが、６本のデータ線１１４に夫々供
給される画像データＶｄ＿（１ｄ）からＶｄ＿（６ｄ）として出力される例について説明
する。
【００４２】
Ｄ／Ａ変換回路群５２０は、シフトレジスタ５１０の出力数に応じた数のＤ／Ａコンバ
ータ５２１（つまり、６個のＤ／Ａコンバータ５２１）を備えている。各Ｄ／Ａコンバー
タ５２１には、画像データＶｄ＿（１ｄ）からＶｄ＿（６ｄ）のいずれかが入力される。
各Ｄ／Ａコンバータ５２１は、入力された画像データＶｄ＿（１ｄ）からＶｄ＿（６ｄ）
のいずれかを、階調値に応じた電圧のアナログ信号に変換する。
【００４３】
尚、後に詳述するが、本実施形態に係る液晶装置１では、１水平走査期間毎に（言い換
えれば、１行ごとに）液晶パネル１００の画素部１１０（図２参照）への書込み電圧の極
性を反転させる極性反転駆動が行われる。このため、アナログ変換された信号は、不図示
の反転回路等において、共通電極１１（図３参照）の電位に対して正極性又は負極性を有
する信号に適宜変換された後、画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）として、デー
タバス配線５１を介して液晶パネル１００に供給されることが好ましい。
【００４４】
コントローラ５３０は、液晶パネル１００に対して各種制御信号を供給すると共に、処
理回路５０全体の動作を制御する。その詳細な動作については、後に詳述する。
【００４５】
プリチャージ信号供給回路５４０は、本発明における「プリチャージ回路」の一具体例
を構成しており、１水平走査期間における画像信号画像信号Ｖｉｄ＿（１）からＶｉｄ＿
（６）の書込みが開始される前に、所定の期間プリチャージ信号ＰＣＧを液晶パネル１０
０に対して供給する。
【００４６】
ブランキングデータ供給回路５５０は、コントローラ５３０と共に本発明における「制
御回路」の一具体例を構成しており、１水平走査期間のうちの水平帰線期間（水平ブラン
キング期間）に、シフトレジスタ５１０に対して、ブランキングデータＶｂｌを供給する
。ブランキングデータＶｂｌは、プリチャージ信号ＰＣＧの電位と同じ電位を有する画像
信号に変換されるデジタルの画像データである。より具体的には、ブランキングデータＶ
ｂｌは、シフトレジスタ５１０及びＤ／Ａ変換回路群５２０に入力されることで、プリチ
ャージ信号ＰＣＧのプリチャージ電位と同じ電位を有する画像信号Ｖｉｄ＿（１）からＶ
ｉｄ＿（６）に変換される画像データである。
【００４７】
ブランキングデータＶｂｌがブランキングデータ供給回路５５０からシフトレジスタ５
１０へ供給される場合には、コントローラ５３０からスイッチＳＷをオン状態に切り替え
るためのスイッチ制御信号がスイッチＳＷに対して供給される。これにより、シフトレジ
スタ５１０がブランキングデータ供給回路５５０に電気的に接続される。他方で、ブラン
キングデータＶｂｌがブランキングデータ供給回路５５０からシフトレジスタ５１０へ供
給されない場合には、コントローラ５３０からスイッチＳＷをオン状態に切り替えるため
のスイッチ制御信号がスイッチＳＷに対して供給されない。これにより、シフトレジスタ
５１０がブランキングデータ供給回路５５０から電気的に切り離される。
【００４８】
続いて、図２を参照して、液晶パネル１００の構成について説明する。ここに、図２は
、液晶パネル１００の構成を概念的に示すブロック図である。
【００４９】
図２に示すように、液晶パネル１００は、８６４行の走査線１１２がＸ方向（水平方向
）に延在する一方、１１５２列（１９２×６）列のデータ線１１４がＹ方向（垂直方向）
に延在している。そして、走査線１１２とデータ線１１４との交差部分に対応するように
、画素部１１０が設けられている。従って、本実施形態においては、画素部１１０は、縦
８６４行×横１１５２列のマトリクス状に設けられている。
【００５０】
尚、本実施形態では、説明の便宜上、縦８６４行×横１１５２列のマトリクス状に設け
られる画素部１１０を備える液晶パネル１００（つまり、いわゆるＸＧＡの解像度を有す
る液晶パネル）について説明するが、もちろん任意の数の画素部１１０が設けられた液晶
パネルであってもよいことは言うまでもない。
【００５１】
本実施形態に係る液晶パネル１１０では、１１５２列のデータ線１１４は、上述したシ
フトレジスタ５１０の出力数と同じ列数（つまり、本実施形態では６列）毎にブロック化
されている。ここでは、液晶パネル１１０の左端（つまり、列の先頭）から１、２、・・
・、１９２番目のブロックを、夫々ブロックＢ１、ブロックＢ２、・・・、ブロックＢ１
９２と称する。
【００５２】
ここで、図３を参照して、画素部１１０の構成についてより詳細に説明する。ここに、
図３は、画素部１１０の構成を概念的に示す回路図である。
【００５３】
図３に示すように、画素部１１０は、画素スイッチング用のＴＦＴ１１６、液晶素子１
１８及び蓄積容量１１９を備えている。
【００５４】
ＴＦＴ１１６は、ソース端子がデータ線１１４に電気的に接続され、ゲート端子が走査
線１１２に電気的に接続され、ドレイン端子が液晶素子１１８（特に、液晶素子１１８が
備える画素電極）に電気的に接続されている。
【００５５】
液晶素子１１８は、不図示の画素電極、不図示の共通電極並びに画素電極及び共通電極
間に位置する液晶から構成されている。画素電極は、ＴＦＴ１１６を介してデータ線１１
４と電気的に接続されている。共通電極は、共通線１０６と電気的に接続されている。
【００５６】
蓄積容量１１９は、液晶素子１１８に保持された画像信号がリークするのを防ぐために
、液晶素子１１８と並列に付加されている。蓄積容量１１９を構成する一方の電極は、画
素電極に電気的に接続され、他方の電極は、容量線１０７に電気的に接続されている。
【００５７】
再び図２において、画素部１１０が設けられる画素領域の周辺領域には、走査線駆動回
路１０１や、ブロック選択回路１５１や、プリチャージ回路１６１等の周辺回路が設けら
れている。
【００５８】
走査線駆動回路１０１は、上述したコントローラから供給される制御信号に基づいて、
走査信号Ｇ１からＧ８６４を８６４行の走査線に対して順に供給する。具体的には、コン
トローラ５３０からは、制御信号として、Ｙ開始パルスとＹクロック信号とが供給される
。Ｙ開始パルスは、１垂直走査期間の最初に供給される、Ｙクロック信号の半周期程度の
パルス幅を有するパルスである。走査線駆動回路１０１は、Ｙ開始パルスを、Ｙクロック
信号のレベルが遷移する（つまり、立ち上がる又は立ち下がる）タイミングで順次シフト
することで得られる走査信号Ｇ１からＧ８６４を、８６４行の走査線１１２に対して順に
供給する。
【００５９】
ブロック選択回路１５１は、ブロックＢ１からブロックＢ１９２のいずれかに対応する
ように複数個設けられており、走査信号Ｇ１からＧ８６４のいずれかがハイレベルとなっ
ている期間に渡って、対応するブロックＢ１からＢ１９２のいずれかを選択する。各ブロ
ック選択回路１５１は、例えばデータバス配線５１にソース端子が電気的に接続され、デ
ータ線１１４にドレイン端子が電気的に接続され且つコントローラ５３０から供給される
ブロック選択制御信号Ｓ１からＳ１９２のいずれかがゲート端子に入力されるＴＦＴ素子
を、各ブロック選択回路１５１に入力される６本のデータバス配線５１に対応するように
６個備えている。ブロック選択制御信号Ｓｋ（但し、１≦ｋ≦１９２）は、ブロックＢｋ
が選択されるタイミングでハイレベルになる信号である。従って、ハイレベルのブロック
選択制御信号Ｓｋが入力されるブロック選択回路１５１においては、画像信号Ｖｉｄ＿（
ｊ（但し、１≦ｊ≦６）が供給されるデータバス配線５１と（６×（ｋ−１）＋ｊ）列目
のデータ線１１４とが電気的に接続される。これにより、ブロックＢｋにおける６列のデ
ータ線に対して画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）が夫々供給される。
【００６０】
プリチャージ回路１６１は、１１５２列のデータ線１１４の夫々に対応するＴＦＴ素子
１６２を備えている。各ＴＦＴ素子１６２は、プリチャージ信号ＰＣＧが供給されるプリ
チャージ線１６３にソース端子が電気的に接続され、データ線１１４にドレイン端子が電
気的に接続され、且つコントローラ５３０から供給されるプリチャージ制御信号が供給さ
れるプリチャージ制御線１６４にゲート端子が電気的に接続されている。プリチャージ制
御信号は、データ線１１４へのプリチャージを行うタイミングでハイレベルに切り替わる
信号である。
【００６１】
（２）液晶装置の基本動作
続いて、図４を参照して、本実施形態に係る液晶装置１の基本動作について説明する。
ここに、図４は、本実施形態に係る液晶装置１の基本動作の流れを概略的に示すタイミン
グチャートである。
【００６２】
まず、図４に示すように、まず、走査線駆動回路１０４から８６４行の走査線１１２に
対して順に走査信号Ｇ１からＧ８６４が供給される。走査信号Ｇ１からＧ８６４は、１垂
直走査期間（例えば、１フレーム期間ないしは１フィールド期間等）の間で夫々排他的な
タイミングでハイレベルとなる。その結果、ハイレベルとなった走査信号ＧＹ（但し、１
≦Ｙ≦８６４）が供給されるＹ行目の走査線１１２に接続された全ての画素部１１０が選
択される。
【００６３】
尚、本実施形態では、ハイレベルの走査信号Ｇ１が供給されている１行目の共通電極に
供給される共通電圧信号ＶＣＯＭの電位レベルがハイレベルである場合には、続いてハイ
レベルの走査信号Ｇ２が供給される２行目の共通電極に供給される共通電圧信号ＶＣＯＭ
の電位レベルはローレベルとなる。同様に、続いてハイレベルの走査信号Ｇ３が供給され
る３行目の共通電極に供給される共通電圧信号ＶＣＯＭの電位レベルはハイレベルとなる
。つまり、隣接する行の共通電極の電位が異なる電位となるように、各行の共通電極に対
して共通電圧信号ＶＣＯＭが供給される。また、各行の共通電極に供給される共通電圧信
号ＶＣＯＭの電位レベルは、１垂直走査期間毎にハイレベルからローレベルへと又はロー
レベルからハイレベルへと切り替わる。例えば、ある１垂直走査期間においてハイレベル
の電位レベルを有する共通電圧信号ＶＣＯＭが１行目の共通電極に供給されている場合に
は、続く１垂直走査期間においては、ローレベルの電位レベルを有する共通電圧信号ＶＣ
ＯＭが１行目の共通電極に供給される。共通電極にハイレベルの電位レベルを有する共通
電圧信号ＶＣＯＭが供給されている場合には、画素電極には、共通電圧信号ＶＣＯＭの電
位レベルに対して負極性の画像信号が供給されることで、負極性書込みが行われる。他方
、共通電極にローレベルの電位レベルを有する共通電圧信号ＶＣＯＭが供給されている場
合には、画素電極には、共通電圧信号ＶＣＯＭの電位レベルに対して正極性の画像信号が
供給されることで、正極性書込みが行われる。このように、本実施形態に係る液晶装置１
では、１水平走査期間毎に液晶パネル１００の画素部１１０への書込み電圧の極性を反転
させる極性反転駆動が行われる。
【００６４】
また、走査線１１２に係る画素部１１０の選択に同期して、コントローラ５３０からは
、ブロック選択制御信号Ｓ１からＳ１９２が、ブロック選択回路１５１に対して供給され
る。ブロック選択制御信号Ｓ１からＳ１９２は、１水平走査期間の間で夫々排他的なタイ
ミングでハイレベルとなる。従って、１水平走査期間の間、ブロック１からブロック１９
２に対して順番に画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の書込みが行われる。また
、データバス配線５１からは、６列のデータ線１１４に対応する画像信号Ｖｉｄ＿（１）
からＶｉｄ＿（６）が同時に出力されるため、各ブロックに属する６列のデータ線１１４
（更には、画素部１１０）に対しては同時に書込みが行われる。具体的には、ブロック選
択制御信号Ｓ１の電位レベルがハイレベルとなっている期間は、ブロックＢ１に属する１
列目から６列目の画素部１１０に対して、夫々、画像信号Ｖｉｄ＿（１）からＶｉｄ＿（
６）の書込みが同時に行われる。続いて、ブロック選択制御信号Ｓ２の電位レベルがハイ
レベルとなっている期間は、ブロックＢ１に属する７列目から１２列目の画素部１１０に
対して、夫々、画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の書込みが同時に行われる。
ブロックＢ３からブロックＢ１９２についても同様の動作が行われる。
【００６５】
また、１水平走査期間のうちのブロックＢ１からＢ１９２への書込みが終了した後の期
間である水平帰線期間（水平ブランキング期間）において、プリチャージ制御信号の電位
レベルがハイレベルとなると共に、プリチャージ信号ＰＣＧの電位レベルが所定のプリチ
ャージ電位（例えば、中間階調に相当する電位）へと切り替わる。このため、水平帰線期
間において、プリチャージ回路１６１に含まれる全てのＴＦＴ素子１６２がオン状態とな
るため、１１５２列のデータ線１１４の全てとプリチャージ線１６３と電気的に接続され
る。その結果、１１５２列のデータ線１１４の全ての電位が、プリチャージ電位となる。
このようなデータ線１１４へのプリチャージは、液晶パネル１００の高精細化等を要因と
して発生し得る画像信号の書込能力不足を補うために行われる。
【００６６】
本実施形態では、水平帰線期間において、上述したデータ線１１４へのプリチャージに
加えて、処理回路５０からブロック選択回路１５１へ至るデータバス配線５１（更には、
シフトレジスタ５１０からＤ／Ａ変換回路群５２０及びデータバス配線５１を経てブロッ
ク選択回路１５１へ至る配線経路）へのプリチャージが行われる。以下、その動作の詳細
について説明する。
【００６７】
（３）液晶装置の詳細な動作
ここでは、図５及び図６を参照して、本実施形態に係る液晶装置１の詳細な動作（特に
、処理回路５０からブロック選択回路１５１へ至るデータバス配線１のプリチャージ動作
）について説明する。ここに、図５は、本実施形態に係る液晶装置１の詳細な動作の流れ
を概念的に示すタイミングチャートであり、図６は、データバス配線５１へのプリチャー
ジ動作を行わない比較例に係る液晶装置の詳細な動作の流れを概念的に示すタイミングチ
ャートである。
【００６８】
図５に示すように、ある水平走査期間（ここでは、“水平走査期間＃１”とする）にお
けるブロックＢ１からブロックＢ１９２への書込み動作（具体的には、正極性書込動作）
が終了するとする。この場合、水平帰線期間を挟んで次の水平走査期間＃２へと移行する
。
【００６９】
ここで、水平帰線期間においては、処理回路５０の低消費電力化を図るために、Ｄ／Ａ
変換回路群５２０が備えるＤ／Ａコンバータ５２１がオン状態からオフ状態へと切り替え
られる。その後、水平走査期間＃２の開始時刻ｔ２よりも１つのブロックの書込みに要す
る時間だけ前の時刻ｔ１において、コントローラ５３０の制御の下に、Ｄ／Ａ変換回路群
５２０が備えるＤ／Ａコンバータ５２１がオフ状態からオン状態に切り替えられる。同時
に、コントローラ５３０からスイッチＳＷをオン状態に切り替えるためのスイッチ制御信
号がスイッチＳＷに対して供給される。加えて、コントローラ５３０の制御の下に、ブラ
ンキングデータ供給回路５５０から、ブランキングデータＶｂｌがシフトレジスタ５１０
に対して供給される。
【００７０】
従って、時刻ｔ１の時点から、ブランキングデータＶｂｌをシフトすることで得られる
画像データＶｄ＿（１ｄ）からＶｄ＿（６ｄ）がシフトレジスタ５１０からＤ／Ａ回路群
５２０に対して供給される。また、Ｄ／Ａ変換回路群５２０が備えるＤ／Ａコンバータ５
２１がオフ状態からオン状態に切り替えられているため、プリチャージ電位を有する画像
信号Ｖｉｄ＿（１）からＶｉｄ＿（６）がＤ／Ａ変換回路群からデータバス配線５１に対
して出力される。
【００７１】
その結果、図５に示すように、水平走査期間＃１の水平帰線期間が終了するまでには、
データバス配線５１の電位（更には、シフトレジスタ５１０からＤ／Ａ変換回路群５２０
及びデータバス配線５１を経てブロック選択回路１５１へ至る配線経路の電位）は、水平
走査期間＃１におけるブロックＢ１からＢ１９２への書込みが終了した時点での電位から
プリチャージ電位へと遷移している。その後、水平走査期間＃２が開始する時刻ｔ２にな
ると共に、水平走査期間＃２におけるブロックＢ１からＢ１９２への書込み（具体的には
、負極性書込）が引き続き行われる。
【００７２】
その後、水平走査期間＃２におけるブロックＢ１からＢ１９２への書込みが終了した時
点（つまり、時刻ｔ３）で、コントローラ５２０の制御の下に、Ｄ／Ａ変換回路群５２０
が備えるＤ／Ａコンバータ５２１がオン状態からオフ状態へと切り替えられる。
【００７３】
その後、次の水平走査期間＃３の開始時刻ｔ５よりも１つのブロックの書込みに要する
時間だけ前の時刻ｔ４において、再びコントローラ５３０の制御の下に、Ｄ／Ａ変換回路
群５２０が備えるＤ／Ａコンバータ５２１がオフ状態からオン状態に切り替えられる。同
時に、コントローラ５３０からスイッチＳＷをオン状態に切り替えるためのスイッチ制御
信号がスイッチＳＷに対して供給される。加えて、コントローラ５３０の制御の下に、ブ
ランキングデータ供給回路５５０から、ブランキングデータＶｂｌがシフトレジスタ５１
０に対して供給される。このため、水平走査期間＃２の水平帰線期間が終了するまでには
、データバス配線５１の電位（更には、シフトレジスタ５１０からＤ／Ａ変換回路群５２
０及びデータバス配線５１を経てブロック選択回路１５１へ至る配線経路の電位）は、水
平走査期間＃２におけるＢ１９２への書込みが終了した時点での電位からプリチャージ電
位へと遷移している。その後、時刻ｔ５になると共に、水平走査期間＃３におけるブロッ
クＢ１からＢ１９２への書込み（具体的には、正極性書込）が引き続き行われる。
【００７４】
このように、本実施形態に係る液晶装置１によれば、１水平走査期間におけるブロック
Ｂ１からＢ１９２への書込みが開始される前に、Ｄ／Ａコンバータ５２１をオン状態に切
り替えることで、データバス配線５１の電位（更には、シフトレジスタ５１０からＤ／Ａ
変換回路群５２０及びデータバス配線５１を経てブロック選択回路１５１へ至る配線経路
の電位）を、プリチャージ電位へと遷移させることができる。このため、１つ前の水平走
査期間（例えば、水平走査期間＃１）の最後に選択されるブロックＢ１９２への書込みを
行った時点での電位がどのようなレベルである場合であっても、１水平走査期間（例えば
、水平走査期間＃２）の最初に選択されるブロックＢ１に対して、データバス配線５１の
電位がプリチャージ電位となっている状態から画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６
）の書込みを行うことができる。
【００７５】
ここで、水平帰線期間にＤ／Ａ変換回路群５２０が備えるＤ／Ａコンバータ５２１がオ
フ状態からオン状態に切り替えない比較例に係る液晶装置について考察する。この場合、
図６に示すように、水平走査期間＃２が開始する時刻ｔ２においては、データバス配線５
１の電位は、水平走査期間＃１におけるＢ１９２への書込みが終了した時点での電位とな
っている。また、プリチャージ回路１６１の動作によりデータ線１１４の電位をプリチャ
ージ電位へと遷移させているものの、ブロック選択回路１５１においてデータバス配線５
１とデータ線１１４とが電気的に分断されているため、データ線１１４へのプリチャージ
がデータバス配線５１の電位の変化に対して影響を与えることはない。このため、水平走
査期間＃１におけるブロックＢ１への書込みは、データバス配線５１の電位が相対的に高
い信号レベルにある状態から相対的に低い信号レベルにある状態へと変える必要がある。
加えて、プリチャージ電位となっているデータ線１１４についても、ブロックＢ１への書
込みの開始と同時にデータバス配線５１の電位に誘導されて相対的に上昇してしまうため
、データ線１１４へのプリチャージの効果も薄れてしまう。このため、ブロックＢ１への
書込みに遅れが生じてしまいかねない。その結果、ブロックＢ１への書込みが終了するま
でに、データバス配線５１（言い換えれば、データバス配線５１及びデータ線１１４に接
続される画素電極）の電位が、ブロックＢ１への書込みに本来必要な電位に到達しなくな
ってしまう。他方で、ブロックＢ２からブロックＢ１９２への書込み時には、ブロックＢ
１への書込み動作によってデータバス配線５１の電位が相対的に下げられているため、ブ
ロックＢ２からブロックＢ１９２の夫々への書込みが終了するまでに、データバス配線５
１（言い換えれば、データバス配線５１及びデータ線１１４に接続される画素電極）の電
位は、ブロックＢ２からブロックＢ１９２の夫々への書込みに本来必要な電位に到達する
。これは、ブロックＢ１とブロックＢ２からブロックＢ１９２との間での表示ムラの発生
の原因ともなる。このような表示ムラは、負極性書込時のみならず正極性書込時において
も発生するため、結果として、液晶パネル１００の表示画面の左端に表示ムラが発生する
ことになる。
【００７６】
しかるに、本実施形態に係る液晶装置１によれば、上述したように、１水平走査期間（
例えば、水平走査期間＃２）の最初に選択されるブロックＢ１に対して、データバス配線
５１の電位がプリチャージ電位となっている状態から画像信号Ｖｉｄ＿（１）からＶｉｄ
＿（６）の書込みを行うことができる。従って、ブロックＢ１への書込みであっても、ブ
ロックＢ１への書込みが終了するまでに、データバス配線５１（言い換えれば、データバ
ス配線５１及びデータ線１１４に接続される画素電極）の電位は、ブロックＢ１への書込
みに本来必要な電位に到達する。つまり、１水平走査期間の最初に選択されるブロックＢ
１であっても、１水平走査期間の２番目以降に選択されるブロックＢ２からブロックＢ１
９２と比較して、画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の書込みが遅れてしまうと
いう不都合を好適に防止することができる。これにより、１水平走査期間の最初に選択さ
れるブロックＢ１と１水平走査期間の２番目以降に選択されるブロックＢ２からブロック
Ｂ１９２との間での表示ムラが発生してしまうことはなくなる。
【００７７】
更には、水平帰線期間のうちの必要最小限の時間（つまり、１ブロックの書込みに要
する時間）だけＤ／Ａコンバータ５２１をオフ状態からオン状態に切り替えている。従っ
て、Ｄ／Ａコンバータ５２１をオフ状態にする期間を最大限に確保することで低消費電力
化の効果を最大限に享受しつつも、表示ムラを好適になくすことができる。但し、上述し
た表示ムラをなくすという効果を享受するという観点から見れば、水平帰線期間のうちの
任意の期間だけＤ／Ａコンバータ５２１をオフ状態からオン状態に切り替えるように構成
してもよい。要は、ブロックＢ１への書込みが開始されるまでにデータバス配線５１の電
位の電位を、少なくともプリチャージ電位（或いは、所望の電位）に遷移させることがで
きる期間だけＤ／Ａコンバータ５２１をオフ状態からオン状態に切り替えるように構成す
れば、表示ムラをなくすという効果を享受することができる。
【００７８】
また、水平帰線期間の最後の期間においてＤ／Ａコンバータ５２１をオフ状態からオン
状態に切り替えている。従って、その後は、Ｄ／Ａコンバータ５２１の状態を切り替える
ことなくブロックＢ１からブロックＢ１９２への書き込みを連続して行うことができる。
つまり、水平帰線期間の途中の任意の期間にＤ／Ａコンバータ５２１をオフ状態からオン
状態に切り替える構成と比較して、Ｄ／Ａ変換回路群５２０が備えるＤ／Ａコンバータ５
２１をオフ状態からオン状態に切り替える回数を少なくすることができる。但し、水平帰
線期間の途中の任意の期間にＤ／Ａコンバータ５２１をオフ状態からオン状態に切り替え
たとしても、上述した表示ムラをなくすという効果を享受することができることは言うま
でもない。
【００７９】
更に、本実施形態では、水平帰線期間にデータバス配線５１の電位をプリチャージ電位
に遷移させている。このため、１水平走査期間の書き込みの開始時には、データバス配線
５１の電位とデータ線１１４の電位と揃えることができる。従って、１水平走査期間の最
初に選択されるブロックＢ１であっても、１水平走査期間の２番目以降に選択されるブロ
ックＢ２からブロックＢ１９２と同様の態様で、データバス配線５１及びデータ線１４１
を介した画素部１１０への画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の書込みを行うこ
とができる。
【００８０】
また、本実施形態では、データバス配線５１の電位をプリチャージ電位に遷移させるた
めに、ブランキングデータ信号を画像信号としてシフトレジスタ５１０に供給している。
つまり、画像信号と同一形式の（同一フォーマットの）ブランキングデータ信号をシフト
レジスタ５１０に供給している。このため、シフトレジスタ５１０が、通常の動作の一部
としてブランキングデータ信号を画像信号Ｖｄ＿（１ｄ）からＶｄ＿（６ｄ）に変換する
と共に、Ｄ／Ａ変換回路群５２０が、通常の動作の一部として画像信号Ｖｄ＿（１ｄ）か
らＶｄ＿（６ｄ）を画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）ニ変換すれば足りる。こ
のため、処理回路５０の内部の回路構成を大きく変えることなく、データバス配線５１の
電位をプリチャージ電位に遷移させることができる。但し、データバス配線５１の電位を
プリチャージ電位に遷移させるという観点から見れば、直接プリチャージ信号ＰＣＧをデ
ータバス配線５１に供給するように構成してもよい。
【００８１】
（４）変形動作例
続いて、図７を参照して、本実施形態に係る液晶装置１の変形動作例について説明する
。ここに、図７は、本実施形態に係る液晶装置１の変形動作例の流れを概念的に示すタイ
ミングチャートである。
【００８２】
上述の例では、水平帰線期間の一部の期間において、データバス配線５１の電位を、デ
ータ線１１４に供給されるプリチャージ信号ＰＣＧのプリチャージ電位に遷移させている
。他方で、変形動作例においては、図７に示すように、水平帰線期間の一部の期間におい
て、データバス配線５１の電位を、次の水平走査期間の最初に選択されるブロックＢ１に
供給される画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の電位に遷移させている。具体的
には、例えば、水平走査期間＃１の水平帰線期間の一部において、データバス配線５１の
電位を、次の水平走査期間＃２の最初に選択されるブロックＢ１に供給される画像信号Ｖ
ｉｄ＿（１）からＶｉｄ＿（６）の電位に遷移させている。同様に、水平走査期間＃２の
水平帰線期間の一部において、データバス配線５１の電位を、次の水平走査期間＃３の最
初に選択されるブロックＢ１に供給される画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の
電位に遷移させている。
【００８３】
このような変形動作例を行うために、シフトレジスタ５１０は、次の水平走査期間の最
初に選択されるブロックＢ１に供給される画像データＶｄ＿（１ｄ）からＶｄ＿（６ｄ）
を重複的に（言い換えれば、２回連続して）Ｄ／Ａ変換回路５２０に対して供給してもよ
い。或いは、Ｄ／Ａ変換回路群５２０は、次の水平走査期間の最初に選択されるブロック
Ｂ１に供給される画像信号Ｖｉｄ＿（１）からＶｉｄ＿（６）を重複的に（言い換えれば
、２回連続して）データバス配線５１に対して供給してもよい。
【００８４】
このような変形動作例においても、ブロックＢ１への書込みを開始してからブロックＢ
１への書込みが終了するまでに、データバス配線５１（言い換えれば、データバス配線５
１及びデータ線１１４に接続される画素電極）の電位は、ブロックＢ１への書込みに本来
必要な電位に到達する。従って、上述したように、１水平走査期間の最初に選択されるブ
ロックＢ１と１水平走査期間の２番目以降に選択されるブロックＢ２からブロックＢ１９
２との間での表示ムラが発生してしまうことはなくなる。
【００８５】
尚、上述の説明では、データバス配線５１の電位を、プリチャージ電位又は実際の画像
信号Ｖｉｄ＿（１）からＶｉｄ＿（６）の電位に遷移させている。しかしながら、データ
バス配線５１の電位を、これら以外の電位に遷移させるように構成してもよい。例えば、
データバス配線５１の電位を、１水平走査期間の最初に選択されるブロックＢ１と１水平
走査期間の２番目以降に選択されるブロックＢ２からブロックＢ１９２との間で発生し得
る表示ムラがユーザの視認性に悪影響を与えなくなる程度の電位に遷移させるように構成
してもよい。このように構成したとしても、上述した効果を好適に享受することができる
。
【００８６】
（５）電子機器
続いて、図８及び図９を参照しながら、上述の液晶装置１を具備してなる電子機器の例
を説明する。
【００８７】
図８は、上述した液晶装置１が適用されたモバイル型のパーソナルコンピュータの斜視
図である。図８において、コンピュータ１２００は、キーボード１２０２を備えた本体部
１２０４と、上述した液晶装置１を含んでなる液晶表示ユニット１２０６とから構成され
ている。液晶表示ユニット１２０６は、液晶装置１の背面にバックライトを付加すること
により構成されている。
【００８８】
次に、上述した液晶装置１を携帯電話に適用した例について説明する。図９は、電子機
器の一例である携帯電話の斜視図である。図９において、携帯電話１３００は、複数の操
作ボタン１３０２とともに、半透過反射型の表示形式を採用し、且つ上述した液晶装置１
と同様の構成を有する液晶装置１００５を備えている。
【００８９】
これらの電子機器においても、上述した液晶装置１を含んでいるため、上述した各種効
果を好適に享受することができる。
【００９０】
尚、図８及び図９を参照して説明した電子機器の他にも、液晶テレビ、ビューファイン
ダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電
子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッ
チパネルを備えた直視型の表示装置や、液晶プロジェクタ等の投射型の表示装置等が挙げ
られる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９１】
本発明は、上述した実施例に限られるものではなく、請求の範囲及び明細書全体から読
み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を
伴なう電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９２】
【図１】本実施形態に係る液晶装置の基本構成を概念的に示すブロック図である。
【図２】液晶パネルの構成を概念的に示すブロック図である。
【図３】画素部の構成を概念的に示す回路図である。
【図４】本実施形態に係る液晶装置の基本動作の流れを概略的に示すタイミングチャートである。
【図５】本実施形態に係る液晶装置の詳細な動作の流れを概念的に示すタイミングチャートである。
【図６】データバス配線へのプリチャージ動作を行わない比較例に係る液晶装置の詳細な動作の流れを概念的に示すタイミングチャートである。
【図７】本実施形態に係る液晶装置の変形動作例の流れを概念的に示すタイミングチャートである。
【図８】液晶装置が適用されたモバイル型のパーソナルコンピュータの斜視図である。
【図９】液晶装置が適用された携帯電話の斜視図である。
【符号の説明】
【００９３】
１…液晶装置、５０…処理回路、５１…データバス配線、５１０…シフトレジスタ、５
２０…Ｄ／Ａ変換回路群、５３０…コントローラ、５４０…プリチャージ信号供給回路、
５５０…ブランキングデータ供給回路、１００…液晶パネル、１１０…画素部、１０１…
走査線駆動回路、１１２…走査線、１１４…データ線、１５１…ブロック選択回路、１６
１…プリチャージ回路
【図１】
2009216853.tif 000003
【図２】
2009216853.tif 000004
【図３】
2009216853.tif 000005
【図４】
2009216853.tif 000006
【図５】
2009216853.tif 000007
【図６】
2009216853.tif 000008
【図７】
2009216853.tif 000009
【図８】
2009216853.tif 000010
【図９】
2009216853.tif 000011