(57)【要約】【課題】導体パターンの寸法精度を向上させることができる薄膜電子部品の製造方法を提供する。【解決手段】セラミック基板１上に、第１樹脂からなる樹脂パターン３を形成する工程、樹脂パターン３及びセラミック基板１上にシード層１５を形成する工程、シード層１５上に、第２樹脂からなる樹脂層１６を形成する工程、樹脂層１６を、樹脂パターン３をトレースするように露光し、現像により樹脂層１６の一部を除去してシード層１５を露出させる工程、露出したシード層１５上に導体パターン２を形成する工程、樹脂層１６の残部を除去してシード層１５を露出させる工程、露出したシード層１５を除去する工程を含む薄膜電子部品の製造方法。【選択図】図６
2009059942.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板上に、第１樹脂からなる樹脂パターンを形成する樹脂パターン形成工程と、
前記樹脂パターン及び前記セラミック基板上にシード層を形成するシード層形成工程と、
前記シード層上に、第２樹脂からなる樹脂層を形成する樹脂層形成工程と、
前記樹脂層を、前記樹脂パターンをトレースするように露光し、現像により前記樹脂層の一部を除去して前記シード層を露出させる露光現像工程と、
露出した前記シード層上に導体パターンを形成する導体パターン形成工程と、
前記樹脂層の残部を除去して前記シード層を露出させる樹脂層除去工程と、
露出した前記シード層を除去するシード層除去工程と、
を含む薄膜電子部品の製造方法。
【請求項２】
前記シード層除去工程の後、前記シード層の除去により露出した前記樹脂パターンを除去せずその樹脂パターン上に第３樹脂からなる樹脂膜を形成する樹脂膜形成工程をさらに含む、請求項１に記載の薄膜電子部品の製造方法。
【請求項３】
前記シード層形成工程において、前記シード層がスパッタリング法によって前記樹脂パターンの上に連続して形成される、請求項１又は２に記載の薄膜電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜電子部品の製造方法に関する。
【背景技術】
【０００２】
パーソナルコンピュータや携帯電話等の電子機器には、薄膜インダクタや配線基板など、種々の薄膜電子部品が用いられており、これら薄膜電子部品においては、薄膜形成技術を用いて導体パターンが形成されている。このような導体パターンは、例えばフェライト焼結基板等のセラミック基板上に下地めっき層を形成し、その表面上にフォトレジストを形成した後、フォトリソグラフィによって所望のパターンとなるように露光・現像した後、電気めっきにより金属層を形成し、フォトレジストを剥離し、最後にエッチングにより下地めっきを除去することによって形成される（下記特許文献１参照）。
【特許文献１】特開２００５−２４４１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、薄膜電子部品に対して小型化が要求されている。そのため、コイル等の導体パターンについても微細なパターンとすることが要求されている。例えば、薄膜インダクタにおいては、コイル間のピッチを２０μｍ以下程度とすることが要求されている。
【０００４】
しかしながら、上記特許文献１に記載の薄膜電子部品の製造方法では、下地めっき層を形成するフェライト焼結基板等のセラミック基板の表面が荒れている。このため、その表面上に形成される下地めっき層はその表面に凹凸を有する。その結果、下地めっき層とセラミック基板との密着性は良好であるものの、下地めっき層の表面上にフォトレジストを形成した後、フォトリソグラフィによって所望のパターンとなるように露光する際、下地めっき層の表面凹凸による光の乱反射により、露光部周囲における露光予定のない部分までもが露光される。その結果、形成される導体パターンの寸法精度が低下し、設計通りの特性を持った薄膜電子部品を得ることが困難となる。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、導体パターンの寸法精度を向上させることができる薄膜電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者らは上記課題を解決するため鋭意検討を重ねた結果、セラミック基板上に導体パターンを形成する場合、セラミック基板上に樹脂を形成してからシード層を形成すると、樹脂によりセラミック基板表面の凹凸が吸収され、その上に形成されるシード層の凹凸が小さくなり、露光時の光の乱反射が十分に抑制され、上記課題が解決されうることを見出し、本発明を完成するに至った。
【０００７】
即ち本発明は、セラミック基板上に、第１樹脂からなる樹脂パターンを形成する樹脂パターン形成工程と、前記樹脂パターン及び前記セラミック基板上にシード層を形成するシード層形成工程と、前記シード層上に、第２樹脂からなる樹脂層を形成する樹脂層形成工程と、前記樹脂層を、前記樹脂パターンをトレースするように露光し、現像により前記樹脂層の一部を除去して前記シード層を露出させる露光現像工程と、露出した前記シード層上に導体パターンを形成する導体パターン形成工程と、前記樹脂層の残部を除去して前記シード層を露出させる樹脂層除去工程と、露出した前記シード層を除去するシード層除去工程と、を含む薄膜電子部品の製造方法である。
【０００８】
この製造方法によれば、セラミック基板表面に凹凸があっても、その上に形成する樹脂パターンによりセラミック基板表面の凹凸が吸収される。このため、その樹脂パターンの上にシード層が形成されると、シード層の凹凸がセラミック基板の表面の凹凸よりも小さくなる。従って、シード層上に第２樹脂からなる樹脂層を形成し、樹脂層を、樹脂パターンをトレースするように露光すると、シード層表面での光の乱反射が十分に抑えられ、露光予定のない部分まで露光されることが十分に防止される。このため、現像により樹脂層の一部を除去してシード層を露出させ、そのシード層上に導体パターンを形成し、樹脂層の残部を除去し、続いて露出したシード層を除去すると、寸法精度の向上した導体パターンが得られる。このため、設計通りの特性を持った薄膜電子部品を得ることができる。
【０００９】
上記製造方法は、シード層除去工程の後、シード層の除去により露出した樹脂パターンを除去せずその樹脂パターン上に第３樹脂からなる樹脂膜を形成する樹脂膜形成工程をさらに含むことが好ましい。
【００１０】
この場合、樹脂パターンを除去せず樹脂パターン上に樹脂膜を形成するため、樹脂パターンを除去してから樹脂膜を形成する場合に比べて、導体パターン同士の間の隙間に樹脂膜をしっかりと埋め込むことができ、その隙間へのボイドの入り込みをより抑制することができる。そのため、設計通りの特性を持った薄膜電子部品を容易に得ることができる。
【００１１】
上記シード層形成工程において、シード層がスパッタリング法によって樹脂パターンの上に連続して形成されることが好ましい。この場合、シード層と樹脂パターンとの密着性が高められ、シード層と樹脂パターンとの間の隙間の形成を阻止することができる。即ち、シード層と樹脂パターンとの間の隙間を伝って侵入する水分のパスを遮断することができる。このため、導体パターンの酸化防止、ひいては得られる薄膜電子部品の特性劣化を十分に防止することができる。
【発明の効果】
【００１２】
本発明によれば、導体パターンの寸法精度を向上させることができる薄膜電子部品の製造方法が提供される。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について詳細に説明する。
【００１４】
〔第１実施形態〕
（薄膜電子部品）
まず本発明に係る薄膜電子部品の製造方法の第１実施形態について図１〜図１０を用いて説明する。図１は、本発明の薄膜電子部品の製造方法の第１実施形態により形成される薄膜電子部品としての薄膜インダクタの一例を示す断面図、図２〜図１０は、本発明に係る薄膜電子部品の製造方法の第１実施形態の一連の工程を示す端面図である。
【００１５】
図1に示すように、薄膜インダクタ１００は、セラミック基板１と、セラミック基板１の一面側に配置されるスパイラル状の導体パターン２とを備えている。スパイラル状の導体パターン２の内周側部分と外周側部分との隙間には、セラミック基板１上に直接設けられ第１樹脂からなるスパイラル状の樹脂パターン３が設けられ、樹脂パターン３上には第３樹脂からなるスパイラル状の樹脂膜４が設けられている。即ち樹脂パターン３も樹脂膜４も導体パターン２に沿って設けられている。セラミック基板１上には下地金属層５が直接且つ導体パターン２に沿ってスパイラル状に設けられている。
【００１６】
導体パターン２は、その延び方向に直交する断面が略矩形状となっている。詳細に述べると、導体パターン２においては、その幅に対するセラミック基板１の表面からの高さの比（以下、アスペクト比という）が１より大きい断面形状を有している。なお、樹脂パターン３も樹脂膜４も、その延び方向に直交する断面が略矩形状となっている。但し、導体パターン２の断面形状は、略矩形である必要はなく、アスペクト比が１以下の断面形状でもよい。
【００１７】
下地金属層５は、セラミック基板１と導体パターン２との間に挟まれる本体部５ａと、本体部５ａの両縁部から導体パターン２の側面２ａに沿って起立する起立部５ｂとで構成され、起立部５ｂは、導体パターン２の側面及び樹脂パターン３の側面に密着している。
【００１８】
導体パターン２は、例えばＣｕで構成され、下地金属層５は例えばＴｉ、Ｃｒ、Ｗなどで構成され、樹脂パターン３は例えばポリイミド樹脂、樹脂膜４も例えばポリイミド樹脂で構成されている。
【００１９】
（薄膜電子部品の製造方法）
次に、上述した薄膜インダクタ１００の製造方法について説明する。
【００２０】
まず図２に示すように、セラミック基板１を準備する。セラミック基板１としては、例えばアルミナ（Ａｌ２Ｏ３）、フェライト焼結基板などを用いることができる。これらのうち、薄膜インダクタ１００の磁気特性を向上させる観点からは、フェライト焼結基板が好ましい。
【００２１】
次に、セラミック基板１の表面１ａ上に、第１樹脂として例えばポリイミド樹脂を塗布して樹脂層１３を形成する（図２）。
【００２２】
（樹脂パターン形成工程）
続いて、樹脂層１３を露光によりスパイラル形状にパターニングし、非露光部分を例えば現像液を用いて除去する。これにより、樹脂層１３のうち露光された部分が残って樹脂パターン３を形成する（図３）。また、樹脂パターン３の断面形状は、例えば略矩形状となるようにする。
【００２３】
（シード層形成工程）
次に、樹脂パターン３の表面上に、例えばスパッタリング法により、例えばＣｕからなるシード層１５を形成する（図４）。このとき、シード層１５は、断面矩形状の樹脂パターン３の上面及びセラミック基板１の表面のみならず、樹脂パターン３の上面とセラミック基板１の表面とを結ぶ部分、即ち樹脂パターン３の側面にも形成されるようにする。言い換えると、１枚のシード層１５が連続的に形成されるようにする。
【００２４】
（樹脂層形成工程）
次に、シード層１５の上に樹脂層１６を形成する（図５）。樹脂層１６としては、第２樹脂として感光性樹脂（フォトレジスト）からなるドライフィルム（DF:Dry Film）が好ましく用いられる。これは、感光性樹脂を繰り返し塗布することなく容易に厚さの大きい感光性樹脂層を形成できるためである。なお、樹脂層１６としては、感光性を有するものであればよく、ドライフィルムに限定されない。例えば、厚さを大きくする必要がなければ、感光性樹脂を塗布し乾燥することによっても樹脂層１６を形成することができる。
【００２５】
（露光現像工程）
次に、マスク１７を通して樹脂層１６を露光する（図６）。このとき、露光は、樹脂パターン３をトレースするように行う。具体的には、露光は、樹脂パターン３の形状に沿ってスパイラル状に行えばよい。そして、露光後の樹脂層１６を、現像液を用いて現像する。現像液としては、露光されていない部分を溶解可能なネガ型フォトレジストが用いられる。このため、現像により、樹脂層１６のうち、露光されていない部分が除去され、露光された部分が残る。こうしてシード層１５の一部が露出されるとともに、樹脂層１６の残部であるレジストフレーム１８が形成される（図７）。
【００２６】
（導体パターン形成工程）
次に、電解めっき法により、露出したシード層１５上に金属層を成長させ、導体パターン２を形成する（図８）。
【００２７】
（樹脂層除去工程）
次に、レジストフレーム１８を、例えば剥離液を用いて除去してシード層１５の一部を露出させる（図９）。
【００２８】
（シード層除去工程）
続いて、露出したシード層１５の一部を除去して、スパイラル状の下地金属層５を得る（図１０）。シード層１５の除去は、エッチングやスパッタリング法などにより行うことができる。エッチングは、ドライエッチングでもウェットエッチングでもよいが、ウェットエッチング、特にスプレー式のウェットエッチングが好ましい。ここで、セラミック基板１の表面１ａと導体パターン２との間の部分が本体部５ａとなり、樹脂パターン３と導体パターン２の側面２ａとの間の部分が起立部５ｂとなる。
【００２９】
最後に、スパイラル状の導体パターン２の隙間に沿って、樹脂パターン３の上に第３樹脂からなる樹脂膜４を形成する。こうして薄膜インダクタ１００の製造が完了する。
【００３０】
本実施形態の薄膜インダクタ１００の製造方法によれば、セラミック基板１の表面に凹凸があっても、その上に形成する樹脂パターン３によりセラミック基板１の表面の凹凸が吸収される。このため、その樹脂パターン３の上にシード層１５が形成されると、シード層１５の凹凸がセラミック基板１の表面の凹凸よりも小さくなる。従って、シード層１５上に第２樹脂からなる樹脂層１６を形成し、樹脂層１６を、樹脂パターン３をトレースするように露光すると、シード層１５の表面での光の乱反射が十分に抑えられ、露光予定のない部分まで露光されることが十分に防止される。このため、現像により樹脂層１６の一部を除去してシード層１５を露出させ、そのシード層１５上に導体パターン２を形成し、樹脂層１６の残部であるレジストフレーム１８を除去し、続いて露出したシード層１５を除去すると、寸法精度の向上した導体パターン２が得られる。このため、設計通りの特性を持った薄膜インダクタ１００を得ることができる。
【００３１】
なお、本実施形態のように、セラミック基板１の表面上に樹脂パターン３を形成せず直接シード層１５を形成する場合、セラミック基板１の表面が凹凸を有すると、その凹凸表面に従ってシード層１５も凹凸を有するようになる。この場合、図１１に示すように、シード層１５上に設けられた樹脂層１６をセラミック基板１の表面に対して垂直露光しても、光が樹脂層１６を透過しシード層１５の表面に達したときに乱反射される。その結果、図１１における２点鎖線で示す領域Ａ内のみを露光しようとしても、当該領域Ａの周囲にある露光予定のない部分（図１１の斜線領域）Ｂまでもが露光されてしまう。そのため、現像したときに斜線領域Ｂが除去されなくなり、その後、電解めっきにより導体パターン２を形成したときに導体パターン２の寸法精度に影響が出るのである。
【００３２】
また本実施形態では、シード層１５を除去した後、シード層１５の除去により露出した樹脂パターン３を除去せずその樹脂パターン３上に第３樹脂からなる樹脂膜４を形成している（樹脂膜形成工程）。この場合、樹脂パターン３を除去せず樹脂パターン３上に樹脂膜４を形成するため、樹脂パターン３を除去してから樹脂膜４を形成する場合に比べて、導体パターン２同士の間の隙間に樹脂膜４をしっかりと埋め込むことができ、その隙間へのボイドの入り込みをより抑制することができる。そのため、設計通りの特性を持った薄膜インダクタ１００を容易に得ることができる。また樹脂パターン３を除去せずその樹脂パターン３上に第３樹脂からなる樹脂膜４を形成する場合、樹脂膜４の埋込みが、樹脂パターン３がない場合に比べて容易になるという利点もある。
【００３３】
さらに、本実施形態では、シード層１５を形成するに際し、シード層１５がスパッタリング法によって樹脂パターン３の上に連続して形成されている。この場合、シード層１５と樹脂パターン３との密着性が高められ、薄膜インダクタ１００の製造過程においてシード層１５と樹脂パターン３との間の隙間の形成が阻止される。即ち、シード層１５と樹脂パターン３との間の隙間を伝って侵入する水分のパスを遮断することができる。このため、導体パターン２の酸化が防止され、より高い特性を持った薄膜インダクタ１００を得ることができる。
【００３４】
〔第２実施形態〕
次に、本発明に係る薄膜電子部品の製造方法の第２実施形態について図１２〜図１６を用いて説明する。
【００３５】
図１２は、本発明の薄膜電子部品の製造方法の第２実施形態により形成される薄膜電子部品としての薄膜インダクタの一例を示す部分断面図、図１３〜図１６は、本発明に係る薄膜電子部品の製造方法の第２実施形態の一連の工程を示す部分端面図である。なお、図１２〜図１６において、第１実施形態と同一または同等の構成要素には同一符号を付し、重複する説明を省略する。
【００３６】
図１２に示すように、本実施形態により形成される薄膜インダクタ２００は、次の点で薄膜インダクタ１００と相違する。即ち、樹脂パターン３の両縁部がそれぞれ導体パターン２に食い込んでいる。言い換えると、導体パターン２は、下地金属層５の本体部５ａから真っすぐに延びる本体部２ｂと、本体部２ｂの両側に張り出している張出し部２ｃとで構成され、樹脂パターン３の両縁部は、張出し部２ｃとセラミック基板１とによって挟まれている。
【００３７】
この薄膜インダクタ２００においては、樹脂パターン３及びセラミック基板１間の熱膨張係数差が、下地金属層５及びセラミック基板１間の熱膨張係数差より大きいため、薄膜インダクタ２００が高温環境下におかれた場合に、樹脂パターン３が剥離して浮き上がりやすくなる。その点、本実施形態では、樹脂パターン３の両縁部が導体パターン２に食い込んでいるため、樹脂パターン３の剥離による浮上りが十分に抑制される。
【００３８】
次に、薄膜インダクタ２００の製造方法について説明する。
【００３９】
まず第１実施形態と同様にして、セラミック基板１の表面上にスパイラル状の樹脂パターン３を形成し、樹脂パターン３の表面上に、スパッタリング法によりシード層１５を形成する。次に、シード層１５の上に樹脂層１６を形成する。
【００４０】
次に、マスク１７を通して樹脂層１６を露光する。このとき、露光は、樹脂パターン３をトレースするように行う。具体的には、露光は、樹脂パターン３の形状に沿ってスパイラル状に行えばよい。但し、露光領域の幅は樹脂パターン３の幅よりも小さくなるようにする。これにより、現像後に、樹脂パターン３よりも幅の狭いレジストフレーム１８が得られる（図１３）。
【００４１】
次に、電解めっき法により、露出したシード層１５上に金属層を成長させ、導体パターン２を形成する（図１４）。
【００４２】
次に、レジストフレーム１８を、例えば剥離液を用いて除去してシード層１５の一部を露出させる（図１５）。
【００４３】
続いて、露出したシード層１５の一部を除去して、スパイラル状の下地金属層５を得る（図１６）。
【００４４】
最後に、スパイラル状の導体パターン２の隙間に沿って、樹脂パターン３の上に第３樹脂からなる樹脂膜４を形成する（図１２）。こうして薄膜インダクタ２００の製造が完了する。
【００４５】
〔第３実施形態〕
次に、本発明に係る薄膜電子部品の製造方法の第３実施形態について図１７〜図２１を用いて説明する。
【００４６】
図１７は、本発明の薄膜電子部品の製造方法の第３実施形態により形成される薄膜電子部品としての薄膜インダクタの一例を示す部分断面図、図１８〜図２１は、本発明に係る薄膜電子部品の製造方法の第３実施形態の一連の工程を示す部分端面図である。なお、図１８〜図２１において、第１実施形態と同一または同等の構成要素には同一符号を付し、重複する説明を省略する。
【００４７】
図１７に示すように、本実施形態により形成される薄膜インダクタ３００は、下地金属層５の起立部５ｂが除去され、導体パターン２と樹脂パターン３との間の隙間に樹脂膜４が食い込んでいる点で薄膜インダクタ１００と相違する。
【００４８】
この薄膜インダクタ３００においては、導体パターン２と樹脂パターン３との間の隙間に樹脂膜４が食い込んでいる。このため、樹脂膜４の剥離が十分に防止される。特に、薄膜インダクタ３００が高温環境下に置かれると、樹脂パターン３は、セラミック基板１の表面に沿って膨張する。具体的には、樹脂パターン３は、導体パターン２に向かって膨張する。このとき、樹脂膜４のうち、導体パターン２と樹脂パターン３との間の隙間に食い込んでいる部分が強い力で挟まれるため、樹脂膜４の剥離が一層十分に抑制されることとなる。
【００４９】
次に、薄膜インダクタ３００の製造方法について説明する。
【００５０】
まず第１実施形態と同様にして、セラミック基板１の表面上にスパイラル状の樹脂パターン３を形成し、樹脂パターン３の表面上に、スパッタリング法によりシード層１５を形成する。次に、シード層１５の上に樹脂層１６を形成する。
【００５１】
次に、マスク１７を通して樹脂層１６を露光する。このとき、露光は、樹脂パターン３をトレースするように行う。具体的には、露光は、樹脂パターン３の形状に沿ってスパイラル状に行えばよい。但し、露光領域の幅は樹脂パターン３の幅よりも大きくなるようにする。これにより、現像後に、樹脂パターン３よりも幅の広いレジストフレーム１８が得られる（図１８）。
【００５２】
次に、電解めっき法により、露出したシード層１５上に金属層を成長させ、導体パターン２を形成する（図１９）。
【００５３】
次に、レジストフレーム１８を、例えば剥離液を用いて除去してシード層１５の一部を露出させる（図２０）。
【００５４】
続いて、露出したシード層１５の一部を除去して、スパイラル状の下地金属層５を得る（図２１）。
【００５５】
最後に、スパイラル状の導体パターン２の隙間に沿って、樹脂パターン３の上に第３樹脂からなる樹脂膜４を形成する（図１７）。こうして薄膜インダクタ３００の製造が完了する。
【００５６】
本実施形態では、樹脂層１６の露光時に、樹脂パターン３上のシード層１５のみならず、セラミック基板１の表面上のシード層１５の一部までも露光されている。しかし、その場合でも、樹脂パターン３上のシード層１５の表面の凹凸は小さくなっており、そのシード層１５の表面からの光の乱反射は十分に抑制されている。このため、その乱反射による露光予定のない部分への露光が十分に抑制され、樹脂パターン３がない場合に比べると、導体パターン２の寸法精度を十分に向上させることができる。
【００５７】
本発明は、上記実施形態に限定されるものではない。例えば上記実施形態では、樹脂パターン３を構成する樹脂としてポリイミド樹脂が用いられているが、樹脂パターン３を構成する樹脂として、エポキシ系樹脂、フェノール系樹脂などのほか、フォトレジストを用いることもできる。但し、フォトレジストは、シード層１５の一部をスパッタリング法で除去する場合には、そのときの熱で変質し剥離液で剥離しにくくなる。一方、ポリイミド樹脂、エポキシ系樹脂、フェノール系樹脂は、硬化時に発生する応力が低いという点で信頼性が高く、剥離の必要もない。そのため、樹脂パターン３を構成する樹脂としては、ポリイミド樹脂、エポキシ系樹脂、フェノール系樹脂を用いることが好ましい。
【００５８】
また上記実施形態では、シード層１５の上に形成する樹脂層１６を構成する第２樹脂として、感光性樹脂（フォトレジスト）からなるドライフィルム（DF:Dry Film）が用いられており、このフォトレジストについては、現像によって露光部分が残り、非露光部分が除去されるとしているが、逆であってもよい。即ち、フォトレジストは、現像によって露光部分が除去され、非露光部分が残るものであってもよい。この場合、露光部分が除去され、そのとき露出したシード層１５上に電解めっき法により金属層が形成される。その後、フォトレジストのうち非露光部分が除去され、シード層１５が露出する。このシード層１５は、セラミック基板１の表面１ａ上に直接設けられているものであり、このシード層１５は、例えばエッチングによって除去することができる。その後、導体パターン２の隙間に樹脂膜４を埋め込むことによって薄膜インダクタが得られることになる。
【００５９】
また、上記実施形態では、薄膜電子部品として薄膜インダクタを例にして説明したが、本発明の製造方法が対象とする薄膜電子部品は、薄膜インダクタに限られるものではなく、導体パターンについて高い寸法精度が要求されるものであれば、いかなる薄膜電子部品にも適用可能である。このような薄膜電子部品としては、例えば、ＬＣ回路、配線基板、静電ＭＥＭＳ（Micro Electro Mechanical Systems）、ＭＥＭＳを用いた光スイッチ、圧力センサなどが挙げられる。
【実施例】
【００６０】
次に、実施例及び比較例を挙げて本発明の内容をより具体的に説明する。
【００６１】
（実施例１）
以下のようにして薄膜インダクタを作製した。このとき、導体パターンについては、幅４０μｍ、高さ６０μｍの寸法となるように薄膜インダクタの作製を試みた。
【００６２】
まずフェライト焼結基板を準備した。このフェライト焼結基板について表面粗さ（Ｒａ）をＪＩＳ  Ｂ  ０６０１−１９９４に基づいて測定したところ、０．４μｍであり、最大値と最小値の高低差（ＰＶ：Peak to Valley）は３．７μmであった。
【００６３】
次に、上記のように表面に凹凸を有するフェライト焼結基板の表面上に、ポリイミド樹脂を塗布して厚さ５μｍの樹脂層を形成した。このとき、塗布したポリイミド樹脂としては東レ製のポリイミド樹脂を使用した。
【００６４】
続いて、上記樹脂層を垂直露光によりピッチ２０μｍでスパイラル形状にパターニングした。このとき、露光に際しては、露光強度及び露光時間はそれぞれ１４００ｍＪ／ｃｍ２、１００秒とした。そして、非露光部分をＴＭＡＨ(水酸化テトラメチルアンモニウム水溶液)からなるＳＳＦＤ−２３８を用いて除去した。こうして、樹脂層のうち露光された部分が残り、幅２０μｍのスパイラル状の樹脂パターンが得られた。また樹脂パターンの断面形状は矩形状とした。
【００６５】
次に、樹脂パターンの表面上に、スパッタリング法により、Ｃｒ／Ｃｕからなる厚さ０．０１／０．１μｍのシード層を形成した。このとき、シード層は、断面矩形状の樹脂パターンの上面及びセラミック基板の表面のみならず、樹脂パターンの上面とセラミック基板の表面とを結ぶ部分、即ち樹脂パターンの側面にも形成されるようにした。
【００６６】
次に、シード層の上にフォトレジストからなる厚さ５６μｍのドライフィルム（日立化成HM-4056）を設けた。
【００６７】
次に、マスクを通してドライフィルムレジストを露光した。このときの露光条件は、上記と同様とした。このとき、露光は、樹脂パターン３の直上に開口を有するマスクを介して行い、樹脂パターンの形状に沿ってスパイラル状に行った。また露光領域の幅は樹脂パターンの幅と同一とした。
【００６８】
そして、露光後のドライフィルムを、現像液を用いて現像した。現像液としては、炭酸ナトリウム水溶液を用いた。こうして、ドライフィルムのうち、非露光部分が除去され、露光部分が残った。こうしてシード層の一部が露出されるとともに、ドライフィルムの残部であるレジストフレームが形成された。このとき、レジストフレームの断面を、ＳＥＭで観察したところ、レジストパターンに形成された溝は、設計しようとする導体パターンとほぼ同じサイズであった。
【００６９】
次に、電解めっき法により、露出したシード層上にＣｕからなる層を成長させ、幅４０μｍ、高さ５０μｍの導体パターンを形成した。
【００７０】
次に、レジストフレームを、剥離液を用いて除去してシード層の一部を露出させた。
【００７１】
続いて、露出したシード層の一部をスプレーウェットエッチングにより除去し、スパイラル状の下地金属層を得た。
【００７２】
最後に、スパイラル状の導体パターンの隙間に沿って、樹脂パターンの上にポリイミド樹脂を埋め込んだ。こうして薄膜インダクタを得た。こうして得られた薄膜インダクタの断面を、ＳＥＭで観察したところ、導体パターンは、設計しようとする導体パターンとほぼ同じサイズであった。
【００７３】
（比較例１）
まずフェライト焼結基板の表面上に樹脂パターンを形成せず、シード層を直接形成した。このとき、フェライト焼結基板としては、実施例１と同様のものを用い、シード層は実施例１と同様にして形成した。次に、実施例１と同様にして、シード層の上にＤＦを設け、ＤＦレジストを露光した後、露光後のＤＦを、現像液を用いて現像した。しかしながら、本比較例では、露光後のＤＦは現像液によって十分に現像されず、シード層を露出させることができなかった。このため、その後の電解めっきによる導体パターンの形成まで行うことができなかった。
【００７４】
以上より、本発明に係る薄膜電子部品の製造方法によれば、導体パターンの寸法精度を向上させることができることが確認された。
【図面の簡単な説明】
【００７５】
【図１】本発明に係る薄膜電子部品の製造方法の第１実施形態により製造された薄膜インダクタを示す断面図である。
【図２】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図３】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図４】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図５】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図６】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図７】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図８】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図９】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図１０】本発明に係る薄膜電子部品の製造方法の第１実施形態の一工程を示す端面図である。
【図１１】セラミック基板上にシード層及び樹脂層を形成した場合に樹脂層を露光したときのシード層表面における光の乱反射の様子を示す図である。
【図１２】本発明に係る薄膜電子部品の製造方法の第２実施形態により製造された薄膜インダクタを示す部分断面図である。
【図１３】本発明に係る薄膜電子部品の製造方法の第２実施形態の一工程を示す部分端面図である。
【図１４】本発明に係る薄膜電子部品の製造方法の第２実施形態の一工程を示す部分端面図である。
【図１５】本発明に係る薄膜電子部品の製造方法の第２実施形態の一工程を示す部分端面図である。
【図１６】本発明に係る薄膜電子部品の製造方法の第２実施形態の一工程を示す部分端面図である。
【図１７】本発明に係る薄膜電子部品の製造方法の第３実施形態により製造された薄膜インダクタを示す部分断面図である。
【図１８】本発明に係る薄膜電子部品の製造方法の第３実施形態の一工程を示す部分端面図である。
【図１９】本発明に係る薄膜電子部品の製造方法の第３実施形態の一工程を示す部分端面図である。
【図２０】本発明に係る薄膜電子部品の製造方法の第３実施形態の一工程を示す部分端面図である。
【図２１】本発明に係る薄膜電子部品の製造方法の第３実施形態の一工程を示す部分端面図である。
【符号の説明】
【００７６】
１…セラミック基板、２…導体パターン、２ｂ…本体部、２ｃ…張出し部、３…樹脂パターン、４…樹脂膜、５…下地金属層、５ａ…本体部、５ｂ…起立部、１５…シード層、１６…樹脂層、Ａ…領域、Ｂ…斜線領域、１００〜３００…薄膜インダクタ。
【図１】
2009059942.tif 000003
【図２】
2009059942.tif 000004
【図３】
2009059942.tif 000005
【図４】
2009059942.tif 000006
【図５】
2009059942.tif 000007
【図６】
2009059942.tif 000008
【図７】
2009059942.tif 000009
【図８】
2009059942.tif 000010
【図９】
2009059942.tif 000011
【図１０】
2009059942.tif 000012
【図１１】
2009059942.tif 000013
【図１２】
2009059942.tif 000014
【図１３】
2009059942.tif 000015
【図１４】
2009059942.tif 000016
【図１５】
2009059942.tif 000017
【図１６】
2009059942.tif 000018
【図１７】
2009059942.tif 000019
【図１８】
2009059942.tif 000020
【図１９】
2009059942.tif 000021
【図２０】
2009059942.tif 000022
【図２１】
2009059942.tif 000023