(57)【要約】【課題】製造プロセスによる特性バラツキの発生を抑制するとともに小型のモジュールを提供できるようにすること。【解決手段】本発明は、フェライト１から構成される磁性体領域と、非磁性体２から構成される非磁性体領域とが同一基板内に混載しているハイブリッド基板１００である。また、本発明は、このハイブリッド基板１００におけるフェライト１から構成される磁性体領域と非磁性体領域との各々に対応して導体３のコイルによるインダクタを設けたインダクタモジュールＭ１でもある。【選択図】図１
2009246326.tif 000002
【特許請求の範囲】
【請求項１】
磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載している
ハイブリッド基板。
【請求項２】
磁性体から構成される支持基板と、
前記支持基板内に形成される非磁性体領域と
を備えるハイブリッド基板。
【請求項３】
非磁性体から構成される支持基板と、
前記支持基板内に形成される磁性体領域と
を備えるハイブリッド基板。
【請求項４】
前記磁性体は、ＭｎＺｎ系フェライト、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライト、Ｂａ系フェライト、ＣｏＦｅ系軟磁性合金、Ｆｅ系軟磁性合金、Ｃｏ系軟磁性合金、ＮｉＦｅ系軟磁性合金のいずれかである
請求項１から３のうちいずれか１項に記載のハイブリッド基板。
【請求項５】
前記非磁性体は、ポリイミド、エポキシ、ＢＣＢ（ベンゾシクロブテン）、フッ素系樹脂、ガラス系、ＳｉＯ2系のいずれかである
請求項１から４のうちいずれか１項に記載のハイブリッド基板。
【請求項６】
磁性体から構成される支持基板に貫通孔もしくは凹部を形成する工程と、
前記支持基板に形成された貫通孔もしくは凹部に非磁性体を埋め込む工程と
を備えるハイブリッド基板の製造方法。
【請求項７】
非磁性体から構成される支持基板に貫通孔もしくは凹部を形成する工程と、
前記支持基板に形成された貫通孔もしくは凹部に磁性体を埋め込む工程と
を備えるハイブリッド基板の製造方法。
【請求項８】
磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載しているハイブリッド基板と、
前記ハイブリッド基板における前記磁性体領域と前記非磁性体領域との各々に対応して設けられるインダクタと
を備えるインダクタモジュール。
【請求項９】
前記磁性体領域および前記非磁性体領域の少なくとも一方には、前記インダクタと導通する取り出し用電極が設けられている
請求項８記載のインダクタモジュール。
【請求項１０】
前記磁性体領域と前記非磁性体領域とのいずれか一方に、前記磁性体領域と前記非磁性体領域との各々に対応して設けられる各インダクタと各々導通する複数の取り出し用電極が設けられている
請求項８記載のインダクタモジュール。
【請求項１１】
前記インダクタは、絶縁材料を介して多層に形成されている
請求項８記載のインダクタモジュール
【請求項１２】
前記磁性体は、ＭｎＺｎ系フェライト、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライト、Ｂａ系フェライト、ＣｏＦｅ系軟磁性合金、Ｆｅ系軟磁性合金、Ｃｏ系軟磁性合金、ＮｉＦｅ系軟磁性合金のいずれかである
請求項８から１１のうちいずれか１項に記載のインダクタモジュール。
【請求項１３】
前記非磁性体は、ポリイミド、エポキシ、ＢＣＢ（ベンゾシクロブテン）、フッ素系樹脂、ガラス系、ＳｉＯ2系のいずれかである
請求項８から１２のうちいずれか１項に記載のインダクタモジュール。
【請求項１４】
前記取り出し用電極は、Ａｇ、Ｃｕ、Ａｕ、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｔのうちいずれか用いた単層、もしくは少なくとも一つを用いた積層導電膜から成る
請求項９または１０記載のインダクタモジュール。
【請求項１５】
磁性体から構成される支持基板に貫通孔もしくは凹部を形成する工程と、
前記支持基板に形成された貫通孔もしくは凹部に非磁性体を埋め込む工程と、
前記磁性体の領域と前記非磁性体の領域との各々に対応してインダクタを形成する工程と
を備えることを特徴とするインダクタモジュールの製造方法。
【請求項１６】
前記磁性体の領域と前記非磁性体の領域とのいずれか一方に、前記磁性体領域と前記非磁性体領域との各々に対応して設けられる各インダクタと各々導通する複数の取り出し用電極を設ける工程を備える
ことを特徴とする請求項１５記載のインダクタモジュールの製造方法。
【請求項１７】
絶縁材料を介して表裏で導通するインダクタを複数形成する工程と、
一の前記インダクタに対応して磁性体の領域を形成し、他の前記インダクタに対応して非磁性体の領域を形成する工程と
を有するインダクタモジュールの製造方法。
【請求項１８】
前記絶縁材料を介して表示で導通するインダクタを多段で積層し、各段のインダクタを導通させる
請求項１７記載のインダクタモジュールの製造方法。
【請求項１９】
前記磁性体の領域および前記非磁性体の領域を前記絶縁材料の表裏両面に形成する
請求項１７または１８記載のインダクタモジュールの製造方法。
【請求項２０】
前記磁性体は、ＭｎＺｎ系フェライト、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライト、Ｂａ系フェライト、ＣｏＦｅ系軟磁性合金、Ｆｅ系軟磁性合金、Ｃｏ系軟磁性合金、ＮｉＦｅ系軟磁性合金のいずれかである
請求項１５から１９のうちいずれか１項に記載のインダクタモジュールの製造方法。
【請求項２１】
前記非磁性体は、ポリイミド、エポキシ、ＢＣＢ（ベンゾシクロブテン）、フッ素系樹脂、ガラス系、ＳｉＯ2系のいずれかである
請求項１５から２０のうちいずれか１項に記載のインダクタモジュールの製造方法。
【請求項２２】
前記絶縁材料は、フェノール樹脂系、エポキシ樹脂系、ポリイミド樹脂系、トリアジン樹脂系、メラミン樹脂系、フッ素樹脂系、ポリフェニレンエーテル（ＰＰＥ）樹脂系のいずれか若しくは複数含有している有機バインダを使用する
請求項１７から１９のうちいずれか１項に記載のインダクタモジュールの製造方法。
【請求項２３】
前記有機バインダは、ガラス不織布やガラスクロスの繊維材が含まれる
請求項２２記載のインダクタモジュールの製造方法。
【請求項２４】
磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載しているハイブリッド基板と、前記ハイブリッド基板における前記磁性体領域と前記非磁性体領域との各々に対応して設けられるインダクタとを備えるインダクタモジュールと、
前記インダクタモジュールのインダクタと導通する集積回路と、
前記インダクタモジュールと前記集積回路とを実装する実装基板と
を備えることを特徴とする回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電気回路等に使用される磁性体および非磁性体を用いたハイブリッド基板、このハイブリッド基板の製造方法基板、およびハイブリッド基板の磁性体領域および非磁性体領域にインダクタが設けられたインダクタモジュールおよびインダクタモジュールの製造方法ならびに回路モジュールに関する。
【背景技術】
【０００２】
近年、ＳｉやＳｉＧｅなどの半導体にアナログ高周波回路を集積することで、テレビ放送を受信する機能を実現したシリコンチューナの開発が盛んに行われている。シリコンチューナは、従来のボックス型モジュール「ＣＡＮチューナ」と比べ、容積を大幅に小さくできるのが特徴である。ＣＡＮチューナの容積が大きいのは、シールド用の金属の中にミキサやＰＬＬ（Phase Locked Loop）回路などのＩＣ（Integrated Circuit）のほか、フィルタなどのアナログ部を構成する直径数ｍｍの空芯コイル、バラクタ・ダイオードといった数多くのアナログ部品を実装しているためである。
【０００３】
シリコンチューナは、これらのアナログ部をＩＣに集積することで小型化を実現する。ただし、ＩＣにフィルタ機能を集積する場合、ＩＣに集積できるコイルの直径が数μｍと小さいことなどから、ＣＡＮチューナと比べてフィルタの性能を高めるのが難しい。このため、不要信号をフィルタで十分に除去するのが難しいといった理由から、受信感度を高めるのが困難である。
【０００４】
そこで、フィルタ部のコイルとしては巻き線インダクタ等の外付け部品を用いるようにすることで、受信感度を高めることができる。また、シリコンチューナの利点であるチッププログラムにより感度調整を行うことが可能となる。ただし、感度調整は半導体側で行うことはできず、テレビセット側で行う必要がある。
【０００５】
テレビセット側としては、せっかく１つに集約されたチューナモジュールを適用するのに、巻き線インダクタの感度調整を行い、不良部品があった場合、実装し直さなくてはならないという問題がある。
【０００６】
この問題を解決すべく、半導体チップとしてフィルタ部のコイルを実現することにより、半導体側での感度調整が可能になる（例えば、特許文献１参照。）。また、個々の巻き線インダクタを取り込むのではなく、必要とされる複数個のインダクタを同時に形成するインダクタモジュールを用いることで、特性ばらつきの傾向が同じインダクタを実現することができる。すなわち、チッププログラム変更により感度調整が容易になるという利点がある。
【０００７】
しかしながら、インダクタモジュールの実現は容易ではない。テレビチューナは非常に広い帯域をカバーしなければならない。例えば、携帯電話なら数十ＭＨｚで済むのに対し、テレビチューナは１ＧＨｚもの帯域に対応する必要がある。
【０００８】
このような状況の中、近年はチップの小型化や高Ｌ値・Ｑ値の必要性が高まり、磁性体を用いたインダクタを使用するケースが増えてきている。そのフェライトは数十〜５００ＭＨｚ程度以下の周波数帯のインダクタではＢａ系フェライトの磁性体を使用している。
【０００９】
しかし、それ以上の周波数帯になると共振周波数の悪化に伴ってＬ値が得られない。そこで、高周波帯（５００ＭＨｚ以上）では非磁性体の材料を用いている。図２５、２６は、従来のインダクタの製法について説明する模式平面図である。このうち図２５は、フェライト基板を用いたインダクタ、図２６は、非磁性体を用いたインダクタの例を示している。このように、磁性体、非磁性体のそれぞれの基板にフォトリソグラフィ技術を用いて複数のインダクタを形成し、各インダクタについてダイシングカットしてチップ部品とした後、各々実装基板上に実装している。
【００１０】
テレビチューナでは、その使用周波数帯域が前述の通り１ＧＨｚもの帯域をカバーする必要があり、高いＬ値・Ｑ値が求められるＶＨＦ−Ｌ帯（４２〜２２２ＭＨｚ）では磁性体を用いインダクタチップ、低いＬ値で高いＱ値を実現すれば良いＶＨＦ−Ｈ帯（１９２〜５７０ＭＨｚ）およびＵＨＦ帯（５１９〜９７０ＭＨｚ）では非磁性体を用いたインダクタチップを用いている。
【００１１】
【特許文献１】特開２００７−２５０９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のように各々異なる材料から成る別の基板を用いてそれぞれの設計、製造プロセスを経てインダクタが形成されることから、磁性体基板を用いたインダクタチップと非磁性体基板を用いたインダクタチップとの間の特性のバラツキが生じる。そのため、テレビチューナのようなモジュール内で複数のインダクタチップを使用する場合、インダクタチップの絶対バラツキ、相対バラツキによる信頼性低下が問題となる。また、必要に応じたインダクタチップを別個に製造する必要があり、チップ点数も増加すると共に実装時のリード長（接続導体）の延長によって寄生抵抗が増えることによる特性の低下、実装面積の拡大による小型化への阻害も問題となる。
【００１３】
したがって、本発明は、製造プロセスが異なることによる特性バラツキを抑えること、および小型化、バラツキ調整を無調整化することが可能となるハイブリッド基板、ハイブリッド基板の製造方法、インダクタモジュールおよびインダクタモジュールの製造方法ならびに回路モジュールの提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明は、磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載しているハイブリッド基板である。このように、磁性体領域と非磁性体領域とが同一基板内に混載していることで、磁性体および非磁性体を用いた回路の製造を同一プロセスで行うことができるようになる。
【００１５】
ここで、磁性体領域と非磁性体領域とが同一基板内に混載しているハイブリッド基板としては、磁性体から構成される支持基板内に非磁性体領域を形成したものや、非磁性体から構成される支持基板内に磁性体領域を形成したものが挙げられる。
【００１６】
また、磁性体としては、ＭｎＺｎ系フェライト、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライト、Ｂａ系フェライト、ＣｏＦｅ系軟磁性合金、Ｆｅ系軟磁性合金、Ｃｏ系軟磁性合金、ＮｉＦｅ系軟磁性合金のいずれかを用いる。
【００１７】
また、非磁性体としては、ポリイミド、エポキシ、ＢＣＢ（ベンゾシクロブテン）、フッ素系樹脂、ガラス系、ＳｉＯ2系のいずれかを用いる。
【００１８】
また、本発明は、磁性体から構成される支持基板に貫通孔もしくは凹部を形成する工程と、支持基板に形成された貫通孔もしくは凹部に非磁性体を埋め込む工程とを備えるハイブリッド基板の製造方法である。
【００１９】
また、本発明は、非磁性体から構成される支持基板に貫通孔もしくは凹部を形成する工程と、支持基板に形成された貫通孔もしくは凹部に磁性体を埋め込む工程とを備えるハイブリッド基板の製造方法でもある。
【００２０】
また、本発明は、磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載しているハイブリッド基板と、ハイブリッド基板における磁性体領域と非磁性体領域との各々に対応して設けられるインダクタとを備えるインダクタモジュールである。
【００２１】
このように、ハイブリッド基板における磁性体領域と非磁性体領域との各々に対応してインダクタを備えることにより、磁性体を用いたインダクタと非磁性体を用いたインダクタとを同一プロセスによって製造でき、磁性体および非磁性体といった異なる材料を用いるインダクタの製造工程に起因する特性バラツキを抑制できるようになる。
【００２２】
また、本発明は、上記インダクタモジュールにおいて、磁性体領域と非磁性体領域とのいずれか一方に、磁性体領域と非磁性体領域との各々に対応して設けられる各インダクタと各々導通する複数の取り出し用電極が設けられているものである。
【００２３】
これにより、各インダクタと導通する複数の取り出し用電極を磁性体領域もしくは非磁性体領域のいずれかにまとめることができ、異なる材料の領域が混載されていてもいずれか一方の材料についてのみ取り出し用電極を形成すればよく、製造工程を簡素化できるようになる。
【００２４】
また、本発明は、磁性体から構成される支持基板に貫通孔もしくは凹部を形成する工程と、支持基板に形成された貫通孔もしくは凹部に非磁性体を埋め込む工程と、磁性体の領域と非磁性体の領域との各々に対応してインダクタを形成する工程とを備えるインダクタモジュールの製造方法である。
【００２５】
また、本発明は、絶縁材料を介して表裏で導通するインダクタを複数形成する工程と、一のインダクタに対応して磁性体の領域を形成し、他のインダクタに対応して非磁性体の領域を形成する工程とを有するインダクタモジュールの製造方法である。
【００２６】
これにより、磁性体の領域と非磁性体の領域との両方に対応したインダクタを備えるインダクタモジュールを製造することができるようになる。
【００２７】
また、本発明は、磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載しているハイブリッド基板と、ハイブリッド基板における磁性体領域と非磁性体領域との各々に対応して設けられるインダクタとを備えるインダクタモジュールと、インダクタモジュールのインダクタと導通する集積回路と、インダクタモジュールと集積回路とを実装する実装基板とを備える回路モジュールである。
【００２８】
これにより、磁性体の領域と非磁性体の領域との両方に対応したインダクタを備えるインダクタモジュールによって、種々の組み合わせによる回路モジュールを特性バラツキなく構成できるようになる。
【発明の効果】
【００２９】
本発明によれば、同一基板内にて磁性体および非磁性体を用いた複数のインダクタを形成することができ、生産性向上を図ることが可能となるとともに、高い集積度で信頼性の高いモジュールを製造することが可能となる。また、複数のインダクタの製造工程に起因する特性バラツキも抑えることが可能となり、これまで行っていた感度調整も不要とすることが可能となる。また、チップ点数減による実装面積の縮小および適用製品の小型化が可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図に基づき説明する。
【００３１】
＜ハイブリッド基板およびインダクタモジュール＞
図１は、本実施形態に係るハイブリッド基板およびインダクタモジュールを説明する図（その１）、図２は、本実施形態に係るハイブリッド基板およびインダクタモジュールを説明する図（その２）である。
【００３２】
本実施形態に係るハイブリッド基板は、磁性体から構成される磁性体領域と、非磁性体から構成される非磁性体領域とが同一基板内に混載しているものである。このようなハイブリッド基板の態様として、図１および図２に示す例が挙げられる。
【００３３】
図１に示すハイブリッド基板１００は、フェライト（磁性体）１から構成される支持基板内に非磁性体２の領域が形成されたもの、図２に示すハイブリッド基板１００は、非磁性体２から構成される支持基板内にフェライト（磁性体）１の領域が形成されたものである。
【００３４】
ここで、磁性体としては、ＭｎＺｎ系フェライト、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライト、Ｂａ系フェライト、ＣｏＦｅ系軟磁性合金、Ｆｅ系軟磁性合金、Ｃｏ系軟磁性合金、ＮｉＦｅ系軟磁性合金のいずれかを用いる。また、非磁性体としては、ポリイミド、エポキシ、ＢＣＢ（ベンゾシクロブテン）、フッ素系樹脂、ガラス系、ＳｉＯ2系のいずれかを用いる。
【００３５】
このように、磁性体領域と非磁性体領域とが同一基板内に混載しているハイブリッド基板１００を用いることで、磁性体および非磁性体を用いた各種の回路の製造を同じ基板によって同一プロセスで行うことができるようになり、製造した回路の特性バラツキを抑制できるようになる。
【００３６】
なお、上記説明した図１および図２に示すハイブリッド基板の態様のほか、ベースとなる支持基板内に磁性体から構成される磁性体領域と非磁性体から構成される非磁性体領域とが各々部分的に埋め込まれた態様のハイブリッド基板も考えられる。
【００３７】
本実施形態では、このハイブリッド基板１００を用いて複数のインダクタを形成し、一つの機能部品としたインダクタモジュールＭ１を構成している。図１に示す例では、フェライト１の支持基板に非磁性体２の領域を埋め込み、フェライト１の領域と非磁性体２の領域との各々に対応して、導体（例えば、銅）３を平面でパターニングした平面コイルから成るインダクタをそれぞれ形成した構成となっている。図１（ｂ）は図１（ａ）における一点鎖線での断面図である。平面コイルは絶縁膜内に形成され、フェライト１の領域および非磁性体２の領域にそれぞれキャップされた構造となっている。
【００３８】
図２に示す例では、非磁性体２の支持基板にフェライト１の領域を埋め込み、非磁性体２の領域とフェライト１の領域との各々に対応して、導体（例えば、銅）３を平面でパターニングした平面コイルから成るインダクタをそれぞれ形成した構成となっている。図２（ｂ）は図２（ａ）における一点鎖線での断面図である。平面コイルは絶縁膜内に形成され、非磁性体２の領域およびフェライト１の領域にそれぞれキャップされた構造となっている。
【００３９】
なお、図１、図２に示すいずれの例でも、１つのフェライト１の領域および１つの非磁性体２の領域の各々にインダクタが設けられた合計２つのインダクタによるモジュールを示しているが、フェライト１および非磁性体２の各々を含む３つ以上の領域にインダクタが設けられたモジュールの構成であってもよい。また、フェライト１および非磁性体２の各々に形成したインダクタのうち、１つのインダクタ単位で分割したモジュールを構成してもよい。さらには、複数のインダクタによってモジュールを構成するにあたり、フェライト１および非磁性体２の複数の領域およびインダクタの配列は一列に限定されず、複数列や不規則な配列で構成してもよい。
【００４０】
本実施形態のハイブリッド基板を用いてインダクタモジュールを形成することにより、磁性体および非磁性体の異なる領域に同一製造工程でインダクタを形成でき、どのように分割しても製造上のバラツキを抑制できた機能部品を提供することが可能となる。
【００４１】
図３、図４は、本実施形態のハイブリッド基板にインダクタを形成した全体を示す平面図である。本実施形態のハイブリッド基板１００Ｗは、例えばウェハ形状となっていて半導体製造装置への導入に適したものとなっている。なお、ハイブリッド基板１００Ｗの形状はウェハ形状以外（例えば、矩形）であってもよい。
【００４２】
図３に示す例では、フェライト１から構成される支持基板がウェハ形状となっており、この支持基板に複数箇所に非磁性体２の領域が埋め込まれている。また、図４に示す例では、非磁性体２から構成される支持基板がウェハ形状となっており、この支持基板の複数箇所にフェライト１の領域が埋め込まれている。
【００４３】
このウェハ形状のハイブリッド基板１００Ｗを用いて複数のインダクタを形成した状態で、所望のサイズに分割することにより、インダクタモジュールを構成することができる。このようなウェハ形状のハイブリッド基板１００Ｗを用いて複数のインダクタをフェライト１の領域および非磁性体２の領域に形成すると、半導体製造装置を利用して全てのインダクタの形成を同一工程で同時にできることから、コイル線幅、厚さ等のバラツキを非常に少なくすることができ、相対バラツキも格段に少なくなって安定した特性を実現することができる。
【００４４】
ハイブリッド基板１００Ｗにインダクタを形成した後は、１つ以上のインダクタを含む所定の大きさで分割してインダクタモジュールを構成することになる。
【００４５】
＜本実施形態に係るインダクタの製造方法（その１）＞
次に、本発明の製造方法の一実施の形態として、図１に示したハイブリッド基板およびインダクタモジュールの製造方法を、図面を用いて説明する。なお、以下では本発明の代表的な製造要領について説明するが、本発明の製造条件は、これに限定されるものではない。
【００４６】
図５〜図６は、本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その１）を説明する模式断面図である。先ず、図５（ａ）に示すように、Ｂａ系のフェライト１１を大気中９５０℃で焼成する。焼成後の膜厚は４００μｍである。
【００４７】
次に、図５（ｂ）に示すように、非磁性体として使用したい非磁性体領域１２のフェライト１１をドリルもしくはレーザ、ブラストなどによって貫通させる。なお、貫通させなくても凹部を形成してもよい。また、フェライト１１の焼成前に孔を加工しておき、その後で焼成するようにしてもよい。
【００４８】
次いで、図５（ｃ）に示すように、貫通させた非磁性体領域１２に絶縁性からなる樹脂（例えば、エポキシ樹脂１３）を塗布し、熱処理を施したあとにバフまたはグラインディングにて研磨し、貫通孔にだけ充填された状態にする。なお、ここで非磁性体領域１２に埋め込む樹脂は、エポキシ樹脂１３以外にもポリイミド、フッ素系樹脂材を用いてもよい。また、フェライト１１を使用する領域のインダクタ特性が満足する場合には貫通孔以外にエポキシ樹脂１３を残してもよい。また、充填の状態によってバフまたはグラインディングによる研磨も行なわなくてもよい。
【００４９】
エポキシ樹脂１３を塗布する際には非磁性体領域１２が孔サイズによっては孔内部に留まらず、抜け落ちてしまう恐れがあるが、底面側に支持板を用いて抜け落ち防止を施してもよい。以上の工程で磁性体、非磁性体の混在したハイブリッド基板が形成される。
【００５０】
次に、図５（ｄ）に示すように、コイル形成にかかる工程で、ハイブリッド基板にスパッタ装置を用いてシードメタル１４としてＮｉ／Ｃｕを形成する。厚さはＮｉ／Ｃｕ＝約１００ｎｍ／約５００ｎｍである。スパッタ装置ではなく、蒸着装置を用いて形成してもよい。続いて、レジストを塗布、パターニングを行い、コイルとなる部分のみ露出させ、レジストパターン１５を形成する。開口の形状は平面コイルの形状と対応しており、スパラルコイル型が一般的である。続いて、電解メッキ法にてＣｕメッキ１６を２０μｍ析出させる。これにより、パターン開口されている部分にのみ露出される。
【００５１】
次いで、図５（ｅ）に示すように、レジストを有機系のレジスト除去液にて剥離したのち、シードメタルＴｉ／Ｃｕをウェットエッチングにて除去し、Ｃｕコイル１７を形成する。ウェットエッチング以外に反応性イオンエッチング、プラズマエッチング、イオンミリングを用いてもよい。以上の形成方法でコイル部分が完成となる。
【００５２】
次に、図６（ａ）に示すように、塗布系の絶縁膜（例えば、ポリイミド１８）をコーティング、熱硬化処理を施して平滑化させる。ここでの絶縁膜は、後の工程で重ね合わせるハイブリッド基板と接合するための接着剤を使用してもよい。
【００５３】
次いで、図６（ｂ）に示すように、コイルが形成された下側のハイブリッド基板に上側のハイブリッド基板を重ね合わせるため、上側のハイブリッド基板に磁性材の含有した接着シートを仮圧着にて固定し、下側のハイブリッド基板と重ね合わせ、加重をかけて約２００℃程度で熱硬化する。これにより、下側のハイブリッド基板と上側のハイブリッド基板とが接合され、Ｃｕコイル１７は下側のエポキシ樹脂１３と上側のエポキシ２０との間、および下側のフェライト１１と上側のフェライト１９との間に挟まれる状態となる。なお、この接着として、磁性樹脂接着剤や非磁性樹脂接着剤のどちらを用いてもよい。
【００５４】
次いで、図６（ｃ）に示すように、上側のハイブリッド基板のフェライト１９およびエポキシをレーザ加工等の方法によって加工し、端子孔２１を形成する。ここではブラスタおよびＷｅｔエッチング液を用いて加工してもよい。
【００５５】
その後、図６（ｄ）に示すように、先に開口された端子孔２１にＮｉ／Ａｕ（約５μｍ／０．０５μｍ）の金属を無電解メッキ法にて成膜し、バンプ２２を形成する。その後、ダイシングすることによって、プレーナ型のインダクタモジュールを製造することができる。
【００５６】
＜本実施形態に係るインダクタの製造方法（その２）＞
図７は、本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その２）を説明する模式断面図である。この製造方法（その２）は、先に説明した製造方法（その１）におけるコイル形成の製造工程は同じであるが、ハイブリッド基板の製造方法が異なっている。
【００５７】
先ず、図７（ａ）に示すように、フェライト３１の支持基板に非磁性体領域となる貫通孔もしくは凹部を形成し、非磁性体であるエポキシ３２を埋め込む。ここまでの工程は、図５（ａ）〜（ｃ）に示す製造方法（その１）と同じである。
【００５８】
次に、図７（ｂ）に示すように、レーザよってコンタクトホールとして必要とするサイズの貫通孔３３を形成する。レーザはＣＯ2、ＹＡＧ、エキシマなど基板を加工できるレーザ種であればどれでもよい。レーザ以外にもドリル、ブラスタ、ドライエッチング、ウェットエッチング液を用いても良い。
【００５９】
続いて、図７（ｃ）に示すように、貫通孔３３に例えば、Ａｇペーストを充填し、熱処理を施すことでＡｇ電極３４を形成する。Ａｇマイグレーション防止として無電解Ｎｉ／Ａｕメッキを施しても良い。
【００６０】
その後、図７（ｄ）に示すように、Ａｇ電極３４が形成されたハイブリッド基板を用いてコイルの形成および上側のハイブリッド基板の貼り合わせを行う。図７（ｄ）に示すコイルの形成および上側のハイブリッド基板の貼り合わせは、図５（ｄ）〜（ｅ）、図６（ａ）〜（ｂ）までの工程と同様である。
【００６１】
図７に示す製造方法（その２）では、上側のハイブリッド基板を貼り合わせる前に下側のハイブリッド基板にＡｇ電極３４を形成しておくことから、コイル形成や貼り合わせを容易に行うことができる。つまり、予め下側のハイブリッド基板にＡｇ電極３４が設けられていることから、このＡｇ電極３４を位置合わせの基準としてコイルを形成することができる。また、貼り合わせた後にＡｇ電極３４のための貫通孔を形成することになると、コイルと貫通孔との位置合わせが難しく、しかも貫通孔形成時には深さをコイルの上面で正確に止める必要がある。予め下側のハイブリッド基板にＡｇ電極３４を設けておくことで、このような問題なく容易に形成することが可能となる。
【００６２】
＜本実施形態に係るインダクタの製造方法（その３）＞
図８は、本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その３）を説明する模式断面図である。この製造方法（その３）は、先に説明した製造方法（その１）におけるコイル形成の製造方法が異なるため、コイル形成以降の工程について説明する。
【００６３】
先ず、図８（ａ）に示すように、フェライト４１の支持基板に非磁性体領域となる貫通孔もしくは凹部を形成し、非磁性体であるエポキシ４２を埋め込む。ここまでの工程は、図５（ａ）〜（ｃ）に示す製造方法（その１）と同じである。その後、コイル形成にかかる工程でフェライト４１および非磁性体であるエポキシ４２が形成されている上に感光性からなる樹脂（ここではポリイミド４３）を塗布、露光、現像処理を行い、所定のパターン（溝）４４を形成する。樹脂の厚さはここでは２０μｍである。開口の形状は平面コイルの形状と対応しており、スパラルコイル型が一般的である。
【００６４】
次いで、図８（ｂ）に示すように、スパッタ装置を用いてシードメタル４５としてＮｉ／Ｃｕを形成する。厚さはＮｉ／Ｃｕ＝約１００ｎｍ／約５００ｎｍである。続いて電解メッキ法にてコイル導体材料であるＣｕメッキ４６を所定の膜厚まで形成する。ここで、Ｃｕ膜厚としては後工程である平坦化処理のため、加工深さ以上の膜厚に設定する必要があり、３０μｍ以上としている。
【００６５】
次に、図８（ｃ）に示すように、Ｃｕメッキ４６の表面を平坦化する処理を行う。ここでは、ＣＭＰ（Chemical mechanical Polish）装置を用いてパターン形成されたパターン（溝）４４だけにシードメタル４５であるＮｉ／Ｃｕおよびコイル導体材料であるＣｕメッキ４６が残るよう平坦化加工し、Ｃｕコイル４７を形成する。これにより、Ｃｕコイル４７がパターン（溝）４４に埋め込まれた状態となる。
【００６６】
次に、図８（ｄ）に示すように、Ｃｕコイル４７が形成された下側となるハイブリッド基板に上側となるハイブリッド基板を貼り合わせる。上側となるハイブリッド基板の貼り合わせは、上側となるハイブリッド基板の下に磁性材の含有した接着シートを仮圧着にて固定し、下側となるハイブリッド基板と重ね合わせ、荷重をかけて約２００℃程度で熱硬化することにより行う。なお、この接着として、磁性樹脂接着剤や非磁性樹脂接着剤のどちらを用いてもよい。
【００６７】
次いで、上側となるハイブリッド基板のフェライト４８および非磁性体であるエポキシ４９をレーザ加工等の方法によって加工し、端子孔５０を形成する。ここではブラスタおよびＷｅｔエッチング液を用いて加工してもよい。
【００６８】
その後、図８（ｅ）に示すように、先に開口された端子孔５０にＮｉ／Ａｕ（約５μｍ／０．０５μｍ）の金属を無電解メッキ法にて成膜し、バンプ５１を形成する。その後、ダイシングすることによって、プレーナ型のインダクタモジュールを製造することができる。
【００６９】
図８に示す製造方法（その３）では、Ｃｕコイル４７を半導体の先端プロセスで用いられるダマシンの形成方法を用いていることから、コイル線幅を精度良く形成することが可能である。
【００７０】
＜本実施形態に係るインダクタの製造方法（その４）＞
図９〜図１０は、本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その４）を説明する模式断面図である。先に説明した製造方法（その１）〜（その３）では、フェライトの支持基板に非磁性体の領域を形成していたが、この製造方法（その４）では、コイル形成およびフェライトの支持基板を接合したのちに非磁性体領域を形成する方法である。
【００７１】
先ず、図９（ａ）に示すように、フェライト６１から構成される支持基板の上に感光性からなる樹脂（ここではポリイミド６８）を塗布、露光、現像処理を行い、所定のパターン（溝）６５を形成する。樹脂の厚さはここでは２０μｍである。開口の形状は平面コイルの形状と対応しており、スパラルコイル型が一般的である。
【００７２】
次いで、図９（ｂ）に示すように、スパッタ装置を用いてシードメタル６４としてＮｉ／Ｃｕを形成する。厚さはＮｉ／Ｃｕ＝約１００ｎｍ／約５００ｎｍである。続いて、電解メッキ法にてコイル導体材料であるＣｕメッキ６６を所定の膜厚まで形成する。ここで、Ｃｕ膜厚としては後工程である平坦化処理のため、加工深さ以上の膜厚に設定する必要があり、３０μｍ以上としている。
【００７３】
次に、図９（ｃ）に示すように、Ｃｕメッキ６６の表面を平坦化する処理を行う。ここでは、ＣＭＰ（Chemical mechanical Polish）装置を用いてパターン形成されたパターン（溝）６５だけにシードメタル６４であるＮｉ／Ｃｕおよびコイル導体材料であるＣｕメッキ６６が残るよう平坦化加工し、Ｃｕコイル６７を形成する。これにより、Ｃｕコイル７７が溝６４に埋め込まれた状態となる。
【００７４】
次に、図９（ｄ）に示すように、フェライト６９から構成される上側の支持基板の下に磁性材の含有した接着シートを仮圧着にて固定し、下側の支持基板６１と重ね合わせ、荷重をかけて約２００℃程度で熱硬化することにより、下側の支持基板と上側の支持基板とを接合する。なお、この接着として、磁性樹脂接着剤や非磁性樹脂接着剤のどちらを用いてもよい。
【００７５】
次いで、図９（ｅ）に示すように、上側の支持基板および下側の支持基板において非磁性体として使用したい領域６２を、Dry Filmからなるレジスト７０を用いて露光、現像を行う。
【００７６】
次に、図１０（ａ）に示すように、ブラスタ加工等の方法によって加工し、フェライトの支持基板のフェライト６１、６９を除去して非磁性領域６２を形成する。ここではレーザおよびＷｅｔエッチング液を用いて加工してもよい。その後にレジスト７０を剥離する。
【００７７】
次に、図１０（ｂ）に示すように、非磁性体領域６２に絶縁性からなる樹脂（例えば、エポキシ樹脂６３、７１）を塗布し、熱処理を施したあとにバフおよびグラインディングにて研磨して非磁性体領域にのみ充填する。また、ここでのエポキシ樹脂６３、７１はそれ以外にもポリイミド、フッ素系樹脂材を用いてもよい。フェライトを使用する領域のインダクタ特性が満足する場合には貫通孔以外にエポキシ樹脂６３、７１を残してもよい。また、充填の状態によってバフおよびグラインディングによる研磨も行なわなくてもよいものとする。また、インダクタ特性およびインダクタチップ強度の問題がなければ若しくは補強すれば、樹脂を充填せずにそのままの状態でもよい。
【００７８】
次いで、図１０（ｃ）に示すように、上側の支持基板におけるフェライト６９およびエポキシ７１をレーザ加工等の方法によって加工し、端子孔７２を形成する。ここではブラスタおよびＷｅｔエッチング液を用いて加工してもよい。
【００７９】
その後、図１０（ｄ）に示すように、先に開口した端子孔７２にバンプ７３を形成する。その後、ダイシングすることによって、プレーナ型のインダクタモジュールを製造することができる。
【００８０】
図９〜図１０に示す製造方法（その４）では、基板の貼り合わせを行う際、同じ材質から成る支持基板の貼り合わせとなることから、貼り合わせ時の熱膨張係数の差による歪みやクラックの発生を起こすことがなくなる。
【００８１】
なお、上記説明したハイブリッド基板およびインダクタモジュールの製造方法では、磁性体から構成される支持基板に貫通孔もしくは凹部を形成し、そこに非磁性体を埋め込むようにしたが、反対に非磁性体から構成される支持基板に貫通孔もしくは凹部を形成し、そこに磁性体を埋め込むようにしてもよい。
【００８２】
＜取り出し電極の実施形態＞
次に、本実施形態に係るインダクタモジュールの取り出し電極の実施形態を説明する。本実施形態のインダクタモジュールにおいて、コイルが基板内に設けられている構成では、コイルの入出力端の各々との電気的な導通をとるため、基板表面に取り出し電極を露出させる必要がある。本実施形態に係るインダクタモジュールの取り出し電極の態様としては、図１１に示す磁性体領域と非磁性体領域との各々に取り出し電極を設ける態様（第１の態様）、図１２に示す非磁性体領域のみに取り出し電極を設ける態様（第２の態様）、図１３に示す磁性体領域のみに取り出し電極を設ける態様（第３の態様）が挙げられる。
【００８３】
ハイブリッド基板の磁性体領域および非磁性体領域の各々にインダクタを形成する場合、１つのインダクタについて入力端と出力端との２つの取り出し電極が必要となる。磁性体領域および非磁性体領域の各々に形成したインダクタについて取り出し電極を設ける際、入力端および出力端の各々の位置から最短で取り出し電極を設けると、各取り出し電極はインダクタと対応する磁性体領域もしくは非磁性体領域と対応する面から露出する状態となる。これが図１１に示す第１の態様となる。一方、取り出し電極をインダクタの入出力端と導通させるためには、コンタクトホールを設ける必要がある。このコンタクトホールを設けるにあたり、同じ材質の部分で孔を開けるようにすれば工程を簡素化できる。このような観点から、非磁性体領域のみにコンタクトホールを設けて取り出し電極を配置したものが図１２に示す第２の態様であり、反対に磁性体領域のみにコンタクトホールを設けて取り出し電極を配置したものが図１３に示す第３の態様である。
【００８４】
（第１の態様）
図１１は第１の態様を説明する図で、（ａ）は第１の態様を説明するインダクタモジュールの構造図、（ｂ）はコイル部における平面図である。第１の態様では、磁性体（例えば、フェライト）１’の領域および非磁性体（例えば、エポキシ樹脂）２’の領域の各々に形成されたコイルの入力端および出力端から基板表面までほぼ鉛直にコンタクトホールが形成され、基板表面から露出する位置に取り出し電極Ｄが設けられている。これにより、取り出し電極Ｄは各コイルの導体３が設けられる磁性体領域および非磁性体領域の各々から露出する状態となり、コイルの入出力端から最短で取り出し電極を配置できるようになる。なお、取り出し電極Ｄの配置は基板の表面側であっても裏面側であってもよく、また、基板の表面側および裏面側にそれぞれ取り出し電極Ｄを配置してもよい。
【００８５】
図１４〜図１５は、第１の態様による取り出し電極の製造方法を説明する模式断面図である。ここで、図１４〜図１５は、図１１（ｂ）におけるＡ−Ａ’線断面図である。また、ここではハイブリッド基板の裏面側に取り出し電極を配置する例を示している。先ず、磁性体１’から構成される支持基板に貫通孔（もしくは凹部、以下、貫通孔で説明する。）１２’を形成し、非磁性体２’を埋め込む領域を形成する（図１４（ａ））。その後、形成した貫通孔１２’に非磁性体２’を埋め込み、平坦化する（図１４（ｂ））。
【００８６】
次に、支持基板の磁性体領域および非磁性体領域の所定位置に端子孔２１をドリル加工によって形成する（図１４（ｃ））。そして、この端子孔２１にＡｇペーストを充填し、熱処理を施すことでＡｇ電極６を形成する（図１４（ｄ））。Ａｇ電極６を形成した後、無電界Ｎｉ／Ａｕめっき処理を施すことにより、Ｎｉ／Ａｕ層７を形成する。これにより取り出し電極Ｄが構成される。
【００８７】
次に、接着剤１０付きの銅箔９を貼り付ける（図１４（ｅ））。これをＣＯ2レーザ等により一部取り除き、無電解Ｃｕめっきと電解Ｃｕめっきとを施す。その後、ドライフイルムを露光現像し、銅箔９をウェットエッチすることで所望のパターンにする（図１４（ｆ））。
【００８８】
次に、樹脂１３をコートした後（図１５（ａ））、バフ研磨を施すことで、銅箔９の無い部分にのみ樹脂を充填する。その後、接着剤１１付きの銅箔１２を貼り付ける。これをＣＯ2レーザ等により一部取り除き、無電解Ｃｕめっきと電解Ｃｕめっきを施す。そして、ドライフイルムを露光現像し、銅箔１２をウェットエッチすることで所望のパターンにする（図１５（ｂ））。
【００８９】
次に、樹脂１５をコートした後（図１５（ｃ））、バフ研磨を施すことで、銅箔１２の無い部分にのみ樹脂を充填する。次に接着シート１６を貼り合わせる。最後に、上側のハイブリッド基板を貼り合わせることにより、インダクタモジュールが形成される（図１５（ｄ））。
【００９０】
（第２の態様）
図１２は第２の態様を説明する図で、（ａ）は第２の態様を説明するインダクタモジュールの構造図、（ｂ）はコイル部における平面図である。第２の態様では、磁性体１’の領域および非磁性体２’の領域の各々に形成されたコイルの入力端および出力端と導通する取り出し電極Ｄが、非磁性体２’の領域に形成されたコンタクトホールを介して非磁性体２’の領域の表面から露出する位置に設けられたものである。これにより、取り出し電極Ｄは非磁性体２’の領域の表面のみから露出する状態となり、非磁性体２’の領域のみにスルーホールを形成すればよいことになる。なお、取り出し電極Ｄの配置は基板の表面側であっても裏面側であってもよく、また、基板の表面側および裏面側にそれぞれ取り出し電極Ｄを配置してもよい。
【００９１】
図１６〜図１７は、第２の態様による取り出し電極の製造方法を説明する模式断面図である。ここで、図１６〜図１７は、図１２（ｂ）におけるＡ−Ａ’線断面図である。また、ここではハイブリッド基板の裏面側に取り出し電極を配置する例を示している。先ず、磁性体１’から構成される支持基板に貫通孔（もしくは凹部、以下、貫通孔で説明する。）１２’を形成し、非磁性体２’を埋め込む領域を形成する（図１６（ａ））。その後、形成した貫通孔１２’に非磁性体２’を埋め込み、平坦化する（図１６（ｂ））。
【００９２】
次に、支持基板の非磁性体２’の領域の所定位置に端子孔２１をドリル加工によって形成する（図１６（ｃ））。第２の態様では、非磁性体２’の領域のみに端子孔２１を開ければよいため、単一の孔開けの加工で済むことになる。そして、この端子孔２１にＡｇペーストを充填し、熱処理を施すことでＡｇ電極６を形成する（図１６（ｄ））。Ａｇ電極６を形成した後、無電界Ｎｉ／Ａｕめっき処理を施すことにより、Ｎｉ／Ａｕ層７を形成する。これにより取り出し電極Ｄが構成される。
【００９３】
次に、接着剤１０付きの銅箔９を貼り付ける（図１６（ｅ））。これをＣＯ2レーザ等により一部取り除き、無電解Ｃｕめっきと電解Ｃｕめっきとを施す。その後、ドライフイルムを露光現像し、銅箔９をウェットエッチすることで所望のパターンにする（図１６（ｆ））。
【００９４】
次に、樹脂１３をコートした後（図１７（ａ））、バフ研磨を施すことで、銅箔９の無い部分にのみ樹脂を充填する。その後、接着剤１１付きの銅箔１２を貼り付ける。これをＣＯ2レーザ等により一部取り除き、無電解Ｃｕめっきと電解Ｃｕめっきを施す。そして、ドライフイルムを露光現像し、銅箔１２をウェットエッチすることで所望のパターンにする（図１７（ｂ））。この際、磁性体１’の領域に対応して形成されたコイルの入出力端から引き回し配線のパターンＰを形成し、非磁性体２’の領域に設けたＡｇ電極６と接続するようにする。
【００９５】
次に、樹脂１５をコートした後（図１７（ｃ））、バフ研磨を施すことで、銅箔１２の無い部分にのみ樹脂を充填する。次に接着シート１６を貼り合わせる。最後に、上側のハイブリッド基板を貼り合わせることにより、インダクタモジュールが形成される（図１７（ｄ））。
【００９６】
このように、インダクタモジュールを形成する際に、非磁性体２’の領域側に取り出し電極Ｄを寄せて設けることにより、取り出し電極Ｄの形成のためのドリル加工を単一化でき、加工作業の簡素化および加工時間の短縮化を図ることが可能となる。
【００９７】
なお、上記製造工程において、非磁性体２’の領域に設ける端子孔２１の形成はドリル加工以外であっても、問題無く貫通電極を形成できる技術であれば他の加工方法であってもよい。例えば、ブラスト加工が挙げられる。
【００９８】
（第３の態様）
図１３は第３の態様を説明する図で、（ａ）は第３の態様を説明するインダクタモジュールの構造図、（ｂ）はコイル部における平面図である。第３の態様では、磁性体１’の領域および非磁性体２’の領域の各々に形成されたコイルの入力端および出力端と導通する取り出し電極Ｄが、磁性体１’の領域に形成されたコンタクトホールを介して磁性体１’の領域の表面から露出する位置に設けられたものである。これにより、取り出し電極Ｄは磁性体１’の領域の表面のみから露出する状態となり、磁性体１’の領域のみにスルーホールを形成すればよいことになる。なお、取り出し電極Ｄの配置は基板の表面側であっても裏面側であってもよく、また、基板の表面側および裏面側にそれぞれ取り出し電極Ｄを配置してもよい。
【００９９】
図１８〜図１９は、第３の態様による取り出し電極の製造方法を説明する模式断面図である。ここで、図１８〜図１９は、図１３（ｂ）におけるＡ−Ａ’線断面図である。また、ここではハイブリッド基板の裏面側に取り出し電極Ｄを配置する例を示している。先ず、磁性体１’から構成される支持基板に貫通孔（もしくは凹部、以下、貫通孔で説明する。）１２’を形成し、非磁性体２’を埋め込む領域を形成する（図１８（ａ））。その後、形成した貫通孔１２’に非磁性体２’を埋め込み、平坦化する（図１８（ｂ））。
【０１００】
次に、支持基板の磁性体１’の領域の所定位置に端子孔２１をドリル加工によって形成する（図１８（ｃ））。第３の態様では、磁性体１’の領域のみに端子孔２１を開ければよいため、単一の孔開けの加工で済むことになる。そして、この端子孔２１にＡｇペーストを充填し、熱処理を施すことでＡｇ電極６を形成する（図１８（ｄ））。Ａｇ電極６を形成した後、無電界Ｎｉ／Ａｕめっき処理を施すことにより、Ｎｉ／Ａｕ層７を形成する。これにより取り出し電極Ｄが構成される。
【０１０１】
次に、接着剤１０付きの銅箔９を貼り付ける（図１８（ｅ））。これをＣＯ2レーザ等により一部取り除き、無電解Ｃｕめっきと電解Ｃｕめっきとを施す。その後、ドライフイルムを露光現像し、銅箔９をウェットエッチすることで所望のパターンにする（図１８（ｆ））。
【０１０２】
次に、樹脂１３をコートした後（図１９（ａ））、バフ研磨を施すことで、銅箔９の無い部分にのみ樹脂を充填する。その後、接着剤１１付きの銅箔１２を貼り付ける。これをＣＯ2レーザ等により一部取り除き、無電解Ｃｕめっきと電解Ｃｕめっきを施す。そして、ドライフイルムを露光現像し、銅箔１２をウェットエッチすることで所望のパターンにする（図１９（ｂ））。この際、非磁性体２’の領域に対応して形成されたコイルの入出力端から引き回し配線のパターンＰを形成し、磁性体１’の領域に設けたＡｇ電極６と接続するようにする。
【０１０３】
次に、樹脂１５をコートした後（図１９（ｃ））、バフ研磨を施すことで、銅箔１２の無い部分にのみ樹脂を充填する。次に接着シート１６を貼り合わせる。最後に、上側のハイブリッド基板を貼り合わせることにより、インダクタモジュールが形成される（図１９（ｄ））。
【０１０４】
このように、インダクタモジュールを形成する際に、磁性体１’の領域側に取り出し電極Ｄを寄せて設けることにより、取り出し電極Ｄの形成のためのドリル加工を単一化でき、加工作業の簡素化および加工時間の短縮化を図ることが可能となる。
【０１０５】
なお、上記製造工程において、磁性体１’の領域に設ける端子孔２１の形成はドリル加工以外であっても、問題無く貫通電極を形成できる技術であれば他の加工方法であってもよい。例えば、ブラスト加工が挙げられる。
【０１０６】
また、上記説明した各種製造方法によるインダクタモジュールでは、インダクタとなるコイルを上下のハイブリッド基板で挟持する構成となっているが、本発明はこれに限定されず、コイルの片側のみにハイブリッド基板がある構成や、コイルとハイブリッド基板との間に別な層が介在している構成であっても適用可能である。また、上記の説明では、磁性体（フェライト）の支持基板に非磁性体（エポキシ樹脂）が埋め込まれたハイブリッド基板を用いる例を示したが、非磁性体の支持基板に磁性体が埋め込まれたハイブリッド基板を用いる場合であっても同様である。
【０１０７】
＜他のインダクタモジュール＞
図２０は、本実施形態に係る他のインダクタモジュールを説明する模式断面図である。このインダクタモジュールは、先に説明したインダクタモジュールに対し、インダクタが多層に設けられている点で相違する。このような構成を実現するため、図２０に示すインダクタモジュールでは、絶縁材料２０１０を介して表裏で導通するインダクタ（Ｃｕコイル２０１１’、２０１２’、２０１６’、２０１７’）を複数形成し、必要に応じてこれを多段に積層し（図２０に示す例では、２層２段のコイル）、インダクタの位置に対応して磁性体の領域（フェライト２０２２））と非磁性体の領域（エポキシ２０２３）とを設けるようにしている。
【０１０８】
＜他のインダクタモジュールの製造方法＞
次に、他のインダクタモジュールの製造方法を図２１〜図２３の模式断面図に沿って順に説明する。先ず、図２１（ａ）に示すように、絶縁材料２０１０を介して表裏に導体２０１１、２０１２を形成する。絶縁材料２０１０としては、例えば、フェノール樹脂系、エポキシ樹脂系、ポリイミド樹脂系、トリアジン樹脂系、メラミン樹脂系、フッ素樹脂系、ポリフェニレンエーテル（ＰＰＥ）樹脂系のいずれか若しくは複数含有している有機バインダを使用する。また有機バインダとしては、ガラス不織布やガラスクロスの繊維材を用いる。本実施形態では、ガラスクロス入り樹脂を用いている。また、導体２０１１、２０１２としては、例えば銅箔を用いている。
【０１０９】
次に、図２１（ｂ）に示すように、絶縁材料２０１０の表裏の導体２０１１、２０１２の導通を得るために、銅箔から成る導体２０１１、２０１２の表面の黒化処理を行い、ＣＯ２レーザによって銅箔から成る導体２０１１、２０１２およびガラスクロス入り樹脂から成る絶縁材料２０１０の一部を除去し、接続孔２０１３を形成する。
【０１１０】
続いて、図２１（ｃ）に示すように、表裏にＣｕ（銅）めっき２０１４を形成し、接続孔２０１３にＣｕめっき２０１４を埋め込むことで、表裏の導体２０１１、２０１２の導通を得る。
【０１１１】
次いで、図２１（ｄ）に示すように、表裏の導体２０１１、２０１２の両面にＤｒｙ Ｆｉｌｍからなるレジストを用いて露光、現像処理を行い、コイルとなる部分にレジストパターン２０１５を形成する。
【０１１２】
次に、図２１（ｅ）に示すように、レジストパターン２０１５（図２１（ｄ）参照）をマスクとして銅箔から成る導体２０１１、２０１２をウェットエッチングにて除去し、表裏にコイル２０１１’、２０１２’を形成する。なお、導体２０１１、２０１２は、ウェットエッチング以外に反応性イオンエッチング、プラズマエッチング、イオンミリングによって除去してもよい。その後、レジストパターン１５を有機系のレジスト除去液にて剥離すると、コイル形成が完了となる。
【０１１３】
次に、図２２（ａ）に示すように、コイル形成した表裏面に、ガラスクロス入り樹脂から成る絶縁材料２０１０が形成された導体２０１６、２０１７を貼り合わせる。貼り合わせた後は、約２００℃の温度にて熱硬化させる。
【０１１４】
次に、図２２（ｂ）に示すように、表裏面の導体２０１６、２０１７の導通を得るために、銅箔から成る導体２０１６、２０１７の表面の黒化処理を行い、ＣＯ2レーザによって導体２０１６、２０１７およびガラスクロス入り樹脂から成る絶縁材料１０の一部を除去し、接続孔２０１８を形成する。
【０１１５】
続いて、図２２（ｃ）に示すように、表裏に電解めっきによってＣｕめっき２０１９、２０２０を形成し、接続孔２０１８にＣｕめっき２０１９、２０２０を埋め込むことで、表裏の導体２０１６、２０１７の導通を得る。
【０１１６】
次に、図２２（ｄ）に示すように、Ｃｕめっき２０１９、２０２０の両面にＤｒｙ Ｆｉｌｍからなるレジストを用いて露光、現像処理を行い、コイルとなる部分にレジストパターン２１を形成する。
【０１１７】
その後、図２３（ａ）に示すように、レジストパターン２１（図２２（ｄ）参照）をマスクとして銅箔から成る導体２０１６、２０１７およびＣｕめっき２０１９、２０２０をウェットエッチングにて除去し、Ｃｕコイル２０１６’、２０１７’を形成する。なお、ウェットエッチング以外に反応性イオンエッチング、プラズマエッチング、イオンミリングを用いてもよい。そして、レジストパターン２０２１を有機系のレジスト除去液にて剥離すると、コイル形成が完了となる。
【０１１８】
本実施形態では、絶縁材料２０１０の表裏に形成した２層のコイルを導通させ、これを２段に積層した構成を用いているが、２層のコイルの段は１段でも、３段以上でもよい。
【０１１９】
次に、図２３（ｂ）に示すように、Ｃｕコイルを形成する過程と同じような方法で表裏面にガラスクロス入り樹脂から成る絶縁材料１０を形成し、銅箔の代わりにフェライト２０２２を重ねてから荷重をかけて約２００℃程度で熱硬化することにより接合する。
【０１２０】
その際に、Ｃｕコイルの位置に対応して非磁性体であるエポキシ２０２３を形成してもよい。ここで、磁性体は、ＭｎＺｎ系フェライト、ＮｉＺｎ系フェライト、ＮｉＺｎＣｕ系フェライト、Ｂａ系フェライト、ＣｏＦｅ系軟磁性合金、Ｆｅ系軟磁性合金、Ｃｏ系軟磁性合金、ＮｉＦｅ系軟磁性合金のいずれかを用いる。また、非磁性体は、ポリイミド、エポキシ、ＢＣＢ（ベンゾシクロブテン）、フッ素系樹脂、ガラス系、ＳｉＯ2系のいずれかを用いる。また、この接着として、磁性樹脂接着剤や非磁性樹脂接着剤を用いてもよい。
【０１２１】
このような本実施形態によれば、非常に少ない工程数によって磁性体および非磁性体が混在するインダクタモジュールを製造することが可能となる。また、絶縁材料２０１０を用いたビルドアップ製法によって安価にインダクタモジュールを製造することが可能となる。さらに、絶縁材料２０１０を用いたビルドアップ製法によって、基板サイズを大きくすることができ、基板当たりのモジュール数を増やすことができ、モジュール単価も安価にすることができる。特に、基板サイズは半導体プロセスと違い、最大で半導体基板（ウェハ）の４倍くらいのサイズにすることができるとともに、円状の基板ではなく、正方形や長方形の基板を用いることができ、インダクタモジュールのレイアウト自由度も高まる。
【０１２２】
＜回路モジュール＞
本実施形態のインダクタモジュールは、図２４（ａ）に示すような回路モジュールに適用可能である。この回路モジュール１０００は、所定の集積回路から成るＬＳＩと本実施形態に係るインダクタモジュールＭ１とが実装基板Ｋ上に搭載されたものである。この回路モジュール１０００では、実装基板ＫにおけるＬＳＩの周辺部分に所定個数のインダクタを備えたインダクタモジュールＭ１を実装している。
【０１２３】
ここで、図２４（ａ）に示すように、ハイブリッド基板を用いたインダクタモジュールＭ１を用いて回路モジュール１０００を構成する場合、同じ数のインダクタを個別のインダクタチップで実装する場合に比べて回路モジュール全体の大きさを小さくすることができる。
【０１２４】
図２４（ｂ）は、個別のインダクタチップを実装した回路モジュールの例を示している。例えば、６つのインダクタを実装する回路モジュールの場合、図２４（ｂ）に示す例では６つのインダクタチップＣ１をＬＳＩの周辺部分に配置する必要がある。１つのインダクタチップＣ１の大きさが例えば２ｍｍ角、隣接するインダクタチップとの間隔（スペース）を０．５ｍｍとした場合、インダクタ部品の専有面積は３７．５ｍｍ2となる。
【０１２５】
一方、図２４（ａ）に示すように、ハイブリッド基板を用いて２つのインダクタによるインダクタモジュールＭ１を３つ用いて上記と同じに６つのインダクタを実装する回路モジュールでは、１つのインダクタモジュールＭ１の大きさが２×４ｍｍとなり、同じ間隔で配置したとすると、インダクタ部品の専有面積は３３．７５ｍｍ2となる。したがって、個別のインダクタチップＣ１を６つ実装する図２４（ｂ）の場合に比べ、１０％程度実装面積を削減することが可能となる。
【０１２６】
なお、回路モジュール１０００で用いるインダクタモジュールＭ１の構成は図２４（ａ）に示すような２つのインダクタによって１つのインダクタモジュールＭ１を構成する場合に限定されず、必要に応じた個数のインダクタを有するインダクタモジュールを構成してもよい。例えば、実装基板Ｋに実装する全てのインダクタ（図２４（ａ）の例では６つのインダクタ）によって１つのインダクタモジュールを構成してもよい。
【図面の簡単な説明】
【０１２７】
【図１】本実施形態に係るハイブリッド基板およびインダクタモジュールを説明する図（その１）である。
【図２】本実施形態に係るハイブリッド基板およびインダクタモジュールを説明する図（その２）である。
【図３】本実施形態のハイブリッド基板にインダクタを形成した全体を示す平面図（その１）である。
【図４】本実施形態のハイブリッド基板にインダクタを形成した全体を示す平面図（その２）である。
【図５】本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その１）を説明する模式断面図である。
【図６】本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その１）を説明する模式断面図である。
【図７】本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その２）を説明する模式断面図である。
【図８】本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その３）を説明する模式断面図である。
【図９】本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その４）を説明する模式断面図である。
【図１０】本実施形態に係るハイブリッド基板およびインダクタモジュールの製造方法（その４）を説明する模式断面図である。
【図１１】磁性体領域と非磁性体領域との各々に取り出し電極を設ける第１の態様を説明する図である。
【図１２】非磁性体領域のみにコンタクトホールを設けて取り出し電極を配置した第２の態様を説明する図である。
【図１３】磁性体領域のみにコンタクトホールを設けて取り出し電極を配置した第３の態様を説明する図である。
【図１４】第１の態様による取り出し電極の製造方法を説明する模式断面図（その１）である。
【図１５】第１の態様による取り出し電極の製造方法を説明する模式断面図（その２）である。
【図１６】第２の態様による取り出し電極の製造方法を説明する模式断面図（その１）である。
【図１７】第２の態様による取り出し電極の製造方法を説明する模式断面図（その２）である。
【図１８】第３の態様による取り出し電極の製造方法を説明する模式断面図（その１）である。
【図１９】第３の態様による取り出し電極の製造方法を説明する模式断面図（その２）である。
【図２０】本実施形態に係る他のインダクタモジュールを説明する模式断面図である。
【図２１】他のインダクタモジュールの製造方法を説明する模式断面図（その１）である。
【図２２】他のインダクタモジュールの製造方法を説明する模式断面図（その２）である。
【図２３】他のインダクタモジュールの製造方法を説明する模式断面図（その３）である。
【図２４】回路モジュールを説明する平面図である。
【図２５】従来例を説明する平面図（その１）である。
【図２６】従来例を説明する平面図（その２）である。
【符号の説明】
【０１２８】
１…フェライト、２…非磁性体、３…導体、４…絶縁膜、１００…ハイブリッド基板、Ｄ…取り出し電極、Ｍ１…インダクタモジュール
【図１】
2009246326.tif 000003
【図２】
2009246326.tif 000004
【図３】
2009246326.tif 000005
【図４】
2009246326.tif 000006
【図５】
2009246326.tif 000007
【図６】
2009246326.tif 000008
【図７】
2009246326.tif 000009
【図８】
2009246326.tif 000010
【図９】
2009246326.tif 000011
【図１０】
2009246326.tif 000012
【図１１】
2009246326.tif 000013
【図１２】
2009246326.tif 000014
【図１３】
2009246326.tif 000015
【図１４】
2009246326.tif 000016
【図１５】
2009246326.tif 000017
【図１６】
2009246326.tif 000018
【図１７】
2009246326.tif 000019
【図１８】
2009246326.tif 000020
【図１９】
2009246326.tif 000021
【図２０】
2009246326.tif 000022
【図２１】
2009246326.tif 000023
【図２２】
2009246326.tif 000024
【図２３】
2009246326.tif 000025
【図２４】
2009246326.tif 000026
【図２５】
2009246326.tif 000027
【図２６】
2009246326.tif 000028