(57)【要約】【課題】  半導体装置の耐圧を向上させることができる半導体装置とその製造方法を提供する。【解決手段】  半導体装置１００は、ｎ+型のバッファ領域１７と、ｎ型のドリフト領域１６と、ｐ型のベース領域２と、ゲート電極８と、ソース電極４と、ガードリング１２ａ、１２ｂと、チャネルストッパ領域１４と、ドレイン電極１８を備えている。半導体装置１００はさらに、半導体装置１００の内部の終端部分に流体経路９を備えている。流体経路９は壁面が絶縁膜１０で覆われており、内部にマイナス電位に調整されている低温の流体１１が流動している。半導体装置１００の内部に流体経路１１を形成することによって、流体経路１１の周辺の等電位線が伸ばされ、空乏層が広がる。半導体装置１００の耐圧を向上させることができる。【選択図】  図１
2009044064.tif 000002
【特許請求の範囲】
【請求項１】
電位調整装置と組合せて用いる半導体装置であり、
半導体装置の内部に、電位調整装置によって電位が調整されている流体が流動するとともに、壁面が絶縁膜で覆われている流体経路が形成されていることを特徴とする半導体装置。
【請求項２】
前記流体経路が、前記半導体装置の終端部分に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体装置の作動時に発生する発熱量が、前記半導体装置内で不均一に分布しており、
前記流体経路が、前記半導体装置内の高発熱量領域に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体装置によってスイッチング動作する電流が通過する電極が、主電極と計測用電極に分割されており、
前記流体経路が、前記半導体装置内であって、前記主電極と前記計測用電極を分離する領域に対向する範囲に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体装置が基板の表面に固定されたときに、前記流体経路が、前記半導体装置と前記基板の間に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置を製造する方法であり、
前記半導体装置の側面から異方性エッチングして前記流体経路を形成する工程を備えていることを特徴とする半導体装置の製造方法。
【請求項７】
電位を調整する手段を備えている半導体システムであり、
その半導体システムは半導体装置と電位調整装置を備えており、
前記半導体装置の内部に、壁面が絶縁膜で覆われている流体経路が形成されており、
前記電位調整装置が、前記流体経路を流動する流体の電位を調整する、
ことを特徴とする半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電位調整装置と組合せて用いる半導体装置とその製造方法に関する。特に、半導体装置の内部に流体経路が形成されている半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等の大電流を制御できる耐圧特性の高い半導体装置が開発されている。技術の進展に伴い、このような半導体装置のさらなる高耐圧化が望まれている。半導体装置の高耐圧化を実現するために、例えば、ガードリング構造を備えている半導体装置が提案されている。
【０００３】
図１６に、ガードリング構造を備えている従来の半導体装置２００の断面図の一例を示す。半導体装置２００は、プレーナーゲート型の縦型パワーＭＯＳＦＥＴである。半導体装置２００は、ドレイン電極６８と、ドレイン電極６８の上面に接触しているｎ+型のバッファ領域６７と、バッファ領域６７の表面に形成されているｎ−型のドリフト領域６６と、ドリフト領域６６の表面の一部に形成されているｐ型のベース領域５２と、ベース領域５２の表面の一部に形成されているｎ+型のソース領域５３と、ドリフト領域６６とソース領域５３を分離している範囲のベース領域５２にゲート絶縁膜５６を介して対向しているゲート電極５８と、ソース領域５３に接しているとともにゲート絶縁膜５６によってゲート電極５８から絶縁されているソース電極５４を備えている。半導体装置２００の終端部分では、ソース電極５４に電気的に接続されているとともに素子形成領域を一巡しているｐ型の拡散領域５９と、拡散領域５９の外周において複数本形成されている（図中では２本のみ図示する）ｐ型のガードリング６２ａ、６２ｂと、最外周のガードリング６２ｂの外周に形成されているｎ+型のチャネルストッパ領域６４と、終端領域のドリフト領域６６の表面に形成されている層間絶縁膜６３を備えている。
【０００４】
ガードリング６２ａ、６２ｂが存在していると、半導体装置２００のオフ時に、空乏層が終端領域のドリフト領域６６に広く拡がり、電界集中が緩和される。ガードリング６２ａ、６２ｂの存在によって、半導体装置２００の耐圧特性が向上する。このような半導体装置２００が、例えば特許文献１に開示されている。
【０００５】
【特許文献１】特開平６−２９１３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の半導体装置２００によると、ガードリング６２ａ、６２ｂの形成位置や形成本数によって空乏層の広がり方が決まってしまうために、半導体装置２００の内部構造の形成後に空乏層の広がり方を調整することができない。ガードリング６２ａ、６２ｂを形成するのみでは、十分な耐圧を確保することができないこともある。
【０００７】
本発明では、半導体装置の内部構造の形成後でも空乏層の広がり方を調整することができ、耐圧をさらに向上させることができる半導体装置を提供することを目的とする。またそのような半導体装置の製造方法を提供することをも目的とする。
【課題を解決するための手段】
【０００８】
本発明は、電位調整装置と組合せて用いる半導体装置に関する。
本発明の半導体装置は、半導体装置の内部に、電位調整装置によって電位が調整されている流体が流動するとともに、壁面が絶縁膜で覆われている流体経路が形成されている。流体は液体に限定されない。気体であってもよい。
【０００９】
本発明者は、半導体装置の内部に流体を流動させるとともに、その流体の電位を調整することによって、半導体装置の耐圧特性を調整できることを見出した。本発明ではその知見を利用する。
流体経路の壁面を絶縁膜で覆っておくと、流体経路を流れる流体と半導体装置の間で電流が流れることがなく、半導体装置は意図したとおりに作動する。
流体経路の壁面が絶縁膜で覆われていても、流体経路を流れる流体の電位を調整することによって、流体経路の周囲に位置している半導体の電位が調整される。流体経路の周囲に位置している半導体の電位を調整することによって、空乏層の拡がる範囲を調整することができ、電界集中を緩和することができる。流体経路を流れる流体の電位を調整することによって、半導体装置の耐圧特性を調整することができる。
必要であれば、半導体装置の内部に流体を流動させることによって、半導体装置の温度を調整することもできる。半導体装置の温度は、半導体装置の耐圧特性に影響する。半導体装置の内部に流体を流動させることによって、温度を介して半導体装置の耐圧特性を調整することもできる。
本発明は、既存の耐圧向上技術と組合せて用いることもできる。既存の耐圧向上技術では必要な耐圧を確保することが困難な場合でも、本発明を利用することによって必要な耐圧を確保することが可能となる。
【００１０】
本発明の半導体装置では、半導体装置の終端部分に流体経路が形成されていることが好ましい。
半導体装置の耐圧特性は、終端部分で低下することが多い。その場合、終端部分に流体経路を形成することによって、半導体装置全体の耐圧特性を向上させることができる。
例えばｎチャネル型の半導体装置の場合、マイナス電位又は接地電位に調整されている流体を流動させる流体経路を終端部分に形成することによって、等電位線が伸ばされ、空乏層が終端部分に広がる。終端部分の耐圧を向上させることができる。
【００１１】
半導体装置の作動時に発生する発熱量が、半導体装置内で不均一に分布していることがある。この場合、流体経路が、半導体装置内の高発熱量領域に形成されていることが好ましい。
前記したように、流体経路に低温の流体を流すことによって半導体を冷却することができる。一般に半導体は、加熱されると耐圧特性が低下する。高発熱量領域に、電位が調整されている低温の流体を流すと、電界集中を緩和する効果と、半導体を冷却することによって耐圧特性を向上する効果の両者が得られる。半導体装置の耐圧特性を顕著に向上させることができる。
【００１２】
半導体装置の中には、半導体装置によってスイッチング動作する電流が通過する電極が、主電極と計測用電極に分割されていることがある。この場合、主電極と計測用電極を分離する領域（以下、分離領域と記載する）に対向する範囲の半導体装置内に、流体経路が形成されていることが好ましい。
【００１３】
半導体装置によってスイッチング動作している電流の大きさを検出したい場合がある。この場合、主電極と計測用電極に分割し、計測用電極を電流計に接続する技術が採用されることがある。この場合、主電極を流れる電流と計測用電極を流れる電流の比を予め測定しておくことによって、電流計による検出値から主電極を流れている電流を計測することが可能となる。
上記の計測で高精度を得るためには、主電極を流れる電流と計測用電極を流れる電流の比が安定している必要がある。
主電極と計測用電極を分離する領域（分離領域）に対向する範囲の半導体の表面には電極が形成されていない。分離領域に対向する範囲の半導体を流れる電流は、主電極に流れるのか計測用電極に流れるのかが不安定となりやすい。
分離領域に対向する範囲の半導体装置内に流体経路が形成されていると、その流体経路が電流の分岐路となり、主電極に流れるのか計測用電極に流れるのかが不安定になる現象の発生を防止する。分離領域に対向する範囲の半導体装置内に流体経路を形成することによって主電極を流れる電流と計測用電極を流れる電流の比が安定し、電流の計測精度が向上する。
【００１４】
基板の表面に固定されたときに、半導体装置と基板の間に流体経路が形成されるようにしてもよい。半導体装置に窪みを形成しておけば、実質的には半導体装置の内部と評価できる位置に流体経路を形成することができる。
【００１５】
上記の場合、半導体装置を貫通する流体経路を形成するのに代えて、半導体装置の表面に露出している溝を形成することによって、基板の表面に固定されたときに半導体装置と基板の間に流体経路を形成する半導体装置を製造することができる。半導体装置を簡単に製造することが可能となる。
また、半導体装置の基板に固定する面に裏面電極が形成されている場合、半導体装置と基板の間に壁面が絶縁膜で覆われている流体経路を形成することによって、リカバリ特性の改善効果を得ることもできる。流体の電位を制御することによって、裏面電極周辺を流れるキャリアの流れを遅くすることができる。その結果、サージ電圧の発生を抑制することができる。
なおこの場合、半導体装置と流体が絶縁されていればよく、流体と基板の間は必ずしも絶縁されている必要がない。
【００１６】
本発明の半導体装置を製造する方法は特に限られないが、半導体装置の側面から異方性エッチングして流体経路を形成する工程を備えていることが好ましい。
異方性エッチングによって深くて細い孔を加工することができる。すなわち、異方性エッチングによって流体経路に利用できる孔を加工することができる。
異方性エッチングして貫通孔を形成した後に、貫通孔の壁面を熱酸化することによって貫通孔の壁面に酸化膜を形成してもよい。酸化膜によって流体経路の外部と内部の間が絶縁される。本方法を用いると、流体経路を容易に形成することができる。
【００１７】
本発明は、電位を調整する手段を備えている半導体システムとすることもできる。
本発明の半導体システムは、半導体装置と電位調整装置を備えている。半導体装置の内部には、壁面が絶縁膜で覆われている流体経路が形成されている。電位調整装置は、流体経路を流動する流体の電位を調整する。
電位調整装置は、半導体装置の外部に形成されていてもよいし、半導体装置の内部に形成されていてもよい。電位調整装置によって流体の電位を調整することによって、半導体装置の耐圧特性を調整することができる。
【発明の効果】
【００１８】
本発明によると、半導体装置内の電位を局所的に制御することによって、半導体装置の耐圧特性を向上させることができる。必要であれば、半導体装置の放熱特性を高めることによって、半導体装置の耐圧特性をさらに向上させることもできる。
【発明を実施するための最良の形態】
【００１９】
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）  循環装置を用いて低温の流体を流体経路内に循環させる。
（第２特徴）  流体経路の壁面の絶縁膜を厚く形成する。
【実施例】
【００２０】
（第１実施例）
図１に、本発明の第１実施例である半導体装置１００の断面図を示す。半導体装置１００は、トレンチゲート型の縦型パワーＭＯＳＦＥＴである。
半導体装置１００は、金属のドレイン電極１８と、ドレイン電極１８の上面に接触しているｎ+型のバッファ領域１７と、バッファ領域１７の表面に形成されているｎ型のドリフト領域１６と、ドリフト領域１６の表面の一部に形成されているｐ型のベース領域２と、ベース領域２の表面の一部に形成されているｎ+型のソース領域３と、ドリフト領域１６とソース領域３を分離している範囲のベース領域２にトレンチゲート絶縁膜７を介して対向しているトレンチゲート電極８と、ソース領域３に接しているとともにゲート絶縁膜６によってゲート電極８から絶縁されているソース電極４を備えている。
半導体装置１００の終端領域には、ベース領域２の外周を一巡するｐ型のガードリング１２ａ、１２ｂと、最外周のガードリング１２ｂの外周に形成されているｎ+型のチャネルストッパ領域１４と、終端領域のドリフト領域１６の表面に形成されている層間絶縁膜１３を備えている。図中では２本のガードリング１２ａ、１２ｂのみが図示されているが、その本数はもっと多くてもよい。
半導体装置１００はさらに、その終端部分においてベース領域２の外周を一巡する流体経路９を備えている。流体経路９は、ベース領域２よりも外側であり、最内周のガードリング１２ａよりも内側である範囲を、実質的に一巡している。流体経路９は壁面を絶縁膜１０で覆われており、その内部にマイナス電位に調整されている低温の流体１１が流動している。流体は気体であってもよいし、液体であってもよい。流体経路９の周辺は冷却され、放熱特性が向上する。
【００２１】
図２に、半導体装置１００に流体経路９が形成されていない状態での終端部分における等電位線２０の様子を模式的に示す（図２ではベース領域２とドリフト領域１６とバッファ領域１７のみ図示する）。半導体装置１００の終端部分は等電位線２０の間隔が狭く、電界が集中している。半導体装置１００の終端部分は耐圧が低い。
図３に、半導体装置１００に流体経路９が形成されており、その内部に存在している流体１１の電位がマイナス電位に調整されている状態での終端部分における等電位線２２の様子を模式的に示す（図３ではベース領域２とドリフト領域１６とバッファ領域１７のみ図示する）。
半導体装置１００は、ｎチャネル型のＭＯＳＦＥＴであるため、流体１１がマイナス電位又は接地電位に調整されていると、図３に示すように、流体経路９周辺の等電位線２２が外側に伸ばされる。等電位線２２が外側に伸ばされることによって終端部分での電界集中が緩和され、空乏層が終端部分に広がる。その結果、半導体装置１００の終端部分における耐圧が向上する。マイナス電位又は接地電位に調整されている流体１１を流体経路９に流すとともに、流体経路９を耐圧特性が低下しやすい終端部分に形成することによって、終端部分の耐圧特性を向上させ、半導体装置１００の耐圧特性を向上させることができる。
【００２２】
図４（１）〜（４）に、半導体装置１００に流体経路９を形成する方法の一例を示す。
図４（１）に示すように、内部構造を完成させた半導体層３０の表面から異方性エッチングして溝２７を形成する。
次に、図４（２）に示すように、溝２７の表面に酸化膜２８を形成する。酸化膜２８は、熱酸化法によって形成する。ＣＶＤ法によってＣＶＤ膜を形成してもよい。
次に、図４（３）に示すように、酸化膜２８の表面にＨＴＯ（High Temperature Oxide）２６を形成する。ＨＴＯ２６は被覆性が悪いため、溝２７の内部にボイド２４が形成される。ボイド２４は、溝２７が形成されている方向に連続して形成される。被覆性が悪い材料であれば、ＨＴＯ２６以外を用いてボイド２４を形成してもよい。
次に、図４（４）に示すように、半導体層３０表面の酸化膜２８とＨＴＯ２６を除去してからアニール処理を行う。ボイド２４によって流体経路９が形成される。ボイド２４の内部を流体が流動し、ボイド２４周辺の酸化膜２８によって流体が半導体層３０から絶縁される。
【００２３】
図５に、半導体装置１００に流体経路を形成する他の方法を示す。
図５に示すように、半導体層３０の側面から異方性エッチングをし、貫通孔３２を形成する。貫通孔３２によって流体経路が形成される。次に、熱酸化によって貫通孔３２の壁面に酸化膜を形成する。貫通孔３２は酸化膜によって半導体層３０から絶縁される。本方法を用いると、図４で示した方法に比べて流体経路を容易に形成することができる。
【００２４】
図６に、第１実施例の半導体装置１００の一部の斜視図を模式的に示す。半導体装置１００の一部の領域にＭＯＳＦＥＴ素子３４が形成されている。半導体装置１００の他の領域には、例えばスイッチング素子や温度計測素子など他の素子が形成されている。図６では、ベース領域２とドリフト領域１６とバッファ領域１７のみ図示しているが、図１に示したように、ＭＯＳＦＥＴ素子３４の外周にはガードリングやチャネルストッパ領域が形成されている。流体経路９は、ＭＯＳＦＥＴ素子３４の終端部分を貫通して形成されている。
【００２５】
図７に、第１実施例の半導体装置１００の斜視図を模式的に示す。半導体装置１００のＭＯＳＦＥＴ素子３４の外側の領域には、図示はしないが他の半導体素子３６が形成されている。流体経路９は、半導体装置１００の外部に形成されているパイプ３９に接続されている。流体経路９とパイプ３９の内部には導電性の流体が流動している。パイプ３９は電位調整装置３８に接続されている。電位調整装置３８によって、流体経路９とパイプ３９内を流動している流体の電位が一定の値に調整される。
【００２６】
（第２実施例）
図８に、本発明の第２実施例である半導体装置１２０の断面図を示す。半導体装置１２０の構造は、流体経路９が設けられている位置を除いて半導体装置１００の構造と同じであるため説明を省略する。半導体装置１２０では、流体経路９がｐ型のガードリング１２ａ内に形成されている。流体１１がマイナス電位又は接地電位に調整されていると、流体経路９周辺の等電位線２０が終端領域側に伸ばされる。ガードリング１２ａ周辺の電界集中を緩和することができ、半導体装置１２０の耐圧を向上させることができる。
なお、半導体装置１２０における流体経路９の形成方法は、半導体装置１００における流体経路９の形成方法と同じであるため、説明を省略する。
【００２７】
（第３実施例）
図９に、本発明の第３実施例である半導体装置１３０の断面図を示す。半導体装置１３０の構造は、流体経路９が設けられている位置を除いて半導体装置１００の構造と同じであるため説明を省略する。半導体装置１３０では、流体経路９がｐ型のベース領域２内に形成されている。流体１１がマイナス電位又は接地電位に調整されていると、ベース領域２周辺の電界集中を緩和することができるため、半導体装置１３０の耐圧を向上させることができる。
なお、半導体装置１２０における流体経路９の形成方法は、半導体装置１００における流体経路９の形成方法と同じであるため、説明を省略する。
【００２８】
（第４実施例）
図１０に、本発明の第４実施例である半導体装置１４０の断面図を模式的に示す。半導体装置１４０は、半導体装置１４０内のＭＯＳＦＥＴ素子３４と、他のスイッチング素子４２の間の素子分離部４０に流体経路９が形成されている。素子分離部４０には絶縁体が充填されている。
ＭＯＳＦＥＴ素子３４の構造は、半導体装置１００の構造と同じであるため説明を省略する（図１０では、電極など詳細部分を省略して図示している）。
このように、素子分離部４０に流体経路９が形成されている場合であっても、一定電位に調整された流体１１を流体経路９に流動させることよって周辺の電界に影響を及ぼすことができる。ＭＯＳＦＥＴ素子３４内の空乏層の広がりを伸ばすことができ、耐圧を向上させることができる。
【００２９】
図１１に、第４実施例の半導体装置１４０の一部の斜視図を模式的に示す（図１１では電極など詳細部分を省略して図示している）。ＭＯＳＦＥＴ素子３４と他のスイッチング素子４２の間の素子分離部４０を貫通して流体経路９が形成されている。
流体経路９を形成する素子分離部４０は、ＭＯＳＦＥＴ素子３４とスイッチング素子４２の間に限定されない。周辺の電界に影響を及ぼすことによって、耐圧を向上させることができれば、例えばＭＯＳＦＥＴ素子３４と他のＭＯＳＦＥＴ素子の間に形成してもよい。
【００３０】
（第５実施例）
図１２に、本発明の第５実施例である半導体装置１５０の断面図を示す。半導体装置１５０は縦型のＭＯＳＦＥＴであり、主領域Ａと計測領域Ｂに分割されている。主領域Ａと計測領域Ｂの間には、主領域Ａと計測領域Ｂを分離する分離領域Ｃが形成されている。
図１３に、半導体装置１５０のＭＯＳＦＥＴ素子３４部分の主電極４４と計測用電極４８の斜視図を示す。ＭＯＳＦＥＴ素子３４は、ソース電極が主電極４４と計測用電極４８に分割されている。主電極４４と計測用電極４８の間は絶縁膜４６で絶縁されている。
【００３１】
主領域Ａと計測領域Ｂの間の分離領域Ｃには流体経路９が形成されている。流体経路９の内部にはプラス電位に調整されている流体１１が流動している。流体経路９が電流の分岐路となり、分離領域Ｃ内の電流が主電極４４に流れるのか計測用電極４８に流れるのかが不安定になる現象の発生を防止する。その結果、主電極４４を流れる電流と計測用電極４８を流れる電流の比が安定する。主電極４４を流れている電流を高精度に計測することができる。
【００３２】
（第６実施例）
図１４に、本発明の第６実施例である半導体装置１６０の断面図を示す。半導体装置１６０は裏面で基板５０に固定されている。流体経路９は半導体装置１６０と基板５０の間に形成されている。半導体装置１６０の構造は、流体経路９が設けられている位置を除いて半導体装置１６０の構造と同じであるため説明を省略する。
半導体装置１６０は、ｎチャネル型の縦型パワーＭＯＳＦＥＴである。流体経路９が半導体装置１６０と基板５０の間に形成されている場合、流体経路９にマイナスの電位に調整されている流体を流動させると、ドレイン電極１８周辺を流れる電子の流れを遅くすることができる。その結果、サージ電圧の発生を抑制することができ、リカバリ特性の改善効果を得ることができる。
【００３３】
図１５に（１）〜（４）に、半導体装置１６０に形成されている流体経路９を形成する方法の一例を示す。
まず、図１５（１）に示すように、内部構造形成後の半導体層３０を用意する。
次に、図１５（２）に示すように、ドレイン電極１８の表面にエッチングによって溝２７を形成する。
次に、図１５（３）に示すように、形成した溝２７の表面に酸化膜２８を形成する。酸化膜２８は、熱酸化法によって形成する。ＣＶＤ法によってＣＶＤ膜を形成してもよい。
次に、図１５（４）に示すように、基板５０の表面に溝を形成し、溝を形成した基板５０をドレイン電極１８の表面に形成した溝２７と重ね合わせて固定させる。
本方法によって、半導体層３０と基板５０の間を貫通する貫通孔３２が形成される。ドレイン電極１８と貫通孔３２の間は酸化膜２８によって絶縁されているため、貫通孔３２に流体が流動しても短絡することはない。貫通孔３２によって流体経路９が形成される。
【００３４】
本発明の半導体装置では、循環装置を用いて低温の流体を流体経路内に循環させることが好ましい。低温の流体を半導体装置内に循環させることによって、半導体装置を効率良く冷却させることができる。
【００３５】
本発明の半導体装置では、流体経路の壁面の絶縁膜を厚く形成することが好ましい。流体経路の壁面の絶縁膜が薄い場合、流体でブレークダウンが生じやすい。絶縁膜を厚く形成することで、ブレークダウンの発生を抑制することができる。
【００３６】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではｎチャネル型の半導体装置を記載したが、ｐチャネル型の半導体装置であってもよい。ｐチャネル型の場合、耐圧を向上させるためにあるいは装置の性能を向上させるために調整すべき流体の電位は、ｎチャネル型の場合と反対の極性になる。また、実施例では、縦型のＭＯＳＦＥＴについて記載したが、ＩＧＢＴなど他の半導体装置であってもよいし、横型の半導体装置であってもよい。
本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施例である半導体装置１００の断面図を示す。
【図２】流体経路が形成されていない半導体装置１００の等電位線の様子を示す。
【図３】流体経路が形成されている半導体装置１００の等電位線の様子を示す。
【図４】半導体装置１００の流体経路の形成方法を示す。
【図５】半導体装置１００の流体経路の他の形成方法を示す。
【図６】半導体装置１００の半導体素子部分の斜視図を示す。
【図７】半導体装置１００の装置全体の斜視図を示す。
【図８】本発明の第２実施例である半導体装置１２０の断面図を示す。
【図９】本発明の第３実施例である半導体装置１３０の断面図を示す。
【図１０】本発明の第４実施例である半導体装置１４０の断面図を示す。
【図１１】半導体装置１４０の一部の斜視図を示す。
【図１２】本発明の第５実施例である半導体装置１５０の断面図を示す。
【図１３】半導体装置１５０の表面電極の斜視図を示す。
【図１４】本発明の第６実施例である半導体装置１６０の断面図を示す。
【図１５】半導体装置１６０の流体経路の形成方法を示す。
【図１６】従来の半導体装置２００の断面図を示す。
【符号の説明】
【００３８】
２、５２：ベース領域
３、５３：ソース領域
４、５４：ソース電極
６、５６：ゲート絶縁膜
７：トレンチゲート絶縁膜
８、５８：ゲート電極
９：流体経路
１０、４６：絶縁膜
１１：流体
１２ａ、１２ｂ、６２ａ、６２ｂ：ガードリング
１３、６３：層間絶縁膜
１４、６４：チャネルストップ領域
１６、６６：ドリフト領域
１７、６７：バッファ領域
１８、６８：ドレイン電極
２０、２２：等電位線
２４：ボイド
２６：ＨＴＯ
２７：溝
２８：酸化膜
３０：半導体層
３２：貫通孔
３４：ＭＯＳＦＥＴ素子
３６：半導体素子
３８：電位調整装置
３９：パイプ
４０：素子分離部
４２：スイッチング素子
４４：主電極（ソース電極）
４８：計測用電極（ソース電極）
５０：基板
５９：拡散領域
１００、１１０，１２０、１３０、１４０、１５０、１６０、２００：半導体装置
Ａ：主領域
Ｂ：計測領域
Ｃ：分離領域
【図１】
2009044064.tif 000003
【図２】
2009044064.tif 000004
【図３】
2009044064.tif 000005
【図４】
2009044064.tif 000006
【図５】
2009044064.tif 000007
【図６】
2009044064.tif 000008
【図７】
2009044064.tif 000009
【図８】
2009044064.tif 000010
【図９】
2009044064.tif 000011
【図１０】
2009044064.tif 000012
【図１１】
2009044064.tif 000013
【図１２】
2009044064.tif 000014
【図１３】
2009044064.tif 000015
【図１４】
2009044064.tif 000016
【図１５】
2009044064.tif 000017
【図１６】
2009044064.tif 000018