(57)【要約】【課題】半導体デバイスにおけるビアホールのドライエッチ処理において、ビアホール内に残渣が発生しない半導体装置の製造方法を提供する。【解決手段】ＧａＡｓ半導体基板２上に含シリコン薄膜１を堆積し、含シリコン薄膜１上に光を照射することにより親水化するシラン誘導体被膜３を形成し、該シラン誘導体被膜３の所望の部位を露光して親水化部４の被膜を形成する。この親水化部４上にレジスト５を塗布し、該レジスト５の所望の部位に開口部を形成し、フッ素を含む薬液によりレジスト開口部内の親水化部４および含シリコン薄膜１に、開口部を形成してＧａＡｓ半導体基板２の表面を露出し、ドライエッチ法によりＧａＡｓ半導体基板２にビアホール６をエッチング形成する。【選択図】図１
2009059757.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にレジストマスクを用いたドライエッチ処理によりビアホールを形成する半導体装置の製造方法であって、
前記半導体基板上にシリコンを含む含シリコン薄膜を堆積し、
前記含シリコン薄膜上に光を照射することにより親水化する被膜を形成し、
前記被膜の所望の部位を露光により親水化して親水化被膜を形成し、
前記被膜上にレジストを塗布し、前記レジストの所望の部位にマスクを介して開口部を形成し、
薬液により前記親水化被膜および前記含シリコン薄膜に開口部を形成して前記半導体基板の表面を露出し、
ドライエッチ処理を行って前記半導体基板にビアホールをエッチング形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記含シリコン薄膜が、シリコン酸化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記含シリコン薄膜が、シリコン窒化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記被膜が、シラン誘導体被膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記シラン誘導体被膜が、感光性の疎水基を有する被膜であることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項６】
前記シラン誘導体被膜が、クロロシラン系の被膜であることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項７】
前記薬液が、フッ素を含有する薬液であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記薬液が、フッ酸を含有する薬液であることを特徴とする請求項第1項記載の半導体装置、または、半導体装置の製造方法。
【請求項９】
前記半導体基板が、ＧａＡｓであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記ドライエッチ法が、ＢＣｌ３またはＳｉＣｌ４またはＣｌ２、またはＢＣｌ３とＣｌ２の混合ガス、またはＳｉＣｌ４とＣｌ２の混合ガスを含むプラズマ法によるドライエッチ処理であることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に化合物半導体デバイスにおけるビアホールの形成方法に関するものである。
【背景技術】
【０００２】
ＧａＡｓに代表される化合物半導体を使用する電界効果トランジスタ（ＦＥＴ）やヘテロバイポーラトランジスタ（ＨＢＴ）は、移動体通信携帯端末用の高周波半導体デバイスとして広く実用化している。ＦＥＴやＨＢＴのトランジスタの電極には、実装基板に導通する配線が形成されており、一般には、半導体基板の表面や裏面に形成する貫通孔（ビアホール）を通じてトランジスタの電極と導通する配線が形成される場合が多い。
【０００３】
図２（ａ）〜（ｃ）は従来のＧａＡｓ半導体デバイスにおけるビアホールをドライエッチ処理を行って形成する製造工程の一例を示す断面図であり、先ず、図２（ａ）に示すように、ＧａＡｓ半導体基板２上にレジスト５を塗布し、ビアホールを形成する部位のレジスト５に開口部を露光形成する。
【０００４】
前記レジスト５としては、数１０μｍから１００μｍ以上程度の厚みに薄板化されるＧａＡｓ半導体基板２をドライエッチ工程でビアホール形成するに際、ＧａＡｓ半導体基板２のドライエッチレートとレジスト膜のエッチレートとの比率（選択比）を考慮して、一般的に５０μｍ厚以上の厚膜ネガ型レジストが使用される場合が多い。
【０００５】
次に、ＢＣｌ３とＣｌ２の混合ガス、またはＳｉＣｌ４とＣｌ２の混合ガスなどのプラズマを使用するドライエッチ処理を行うことによりレジストをマスクにしてＧａＡｓ半導体基板にビアホール６を形成する（図２（ｂ））。ドライエッチ後に不要となるレジストマスクを剥離液により除去洗浄した後に（図示せず）、スパッタ法などによりメッキシード層となる金属膜（Ｔｉ／Ａｕ）をビアホール内に形成し（図２（ｃ））、続いて、電界メッキ法によりビアホール内壁にＡｕなどから成る金属配線７を形成する。
【特許文献１】特開２００２−１６９３０３号公報
【非特許文献１】A Simple approach to eliminate occasional grass formation in ICP backside via etch process. GCS Inc. GaAsMantech2005
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図２に示すように、従来のドライエッチ処理によるビアホール形成方法は、半導体基板上に形成するレジストをマスクとして、ＢＣｌ３およびＣｌ２の混合ガス、あるいはＳｉＣｌ４およびＣｌ２の混合ガスなどを用いたプラズマ法により、ビアホールをエッチング形成して、ビアホール内にＴｉ／Ａｕなどの金属から成るメッキシード層を形成した後に、ビアホール内壁にメッキ被膜を形成する工程を経る。
【０００７】
非特許文献１には、ＧａＡｓ半導体基板において、ビアホールをドライエッチ形成する際に、しばしば、柱状を呈するエッチング残渣（柱状残渣）が発生するという従来の課題についての開示がある。
【０００８】
非特許文献１において、前記柱状残渣の発生は、ドライエッチ前のＧａＡｓ表面状態に依存するとされており、レジスト残渣やスカムなどの表面汚染物質が柱状残渣発生の主要因であるため、適切な薬液洗浄と酸素プラズマディスカム処理をドライエッチ前に施すことにより柱状残差発生を抑制できると記載されている。
【０００９】
通常、ＧａＡｓデバイスにおけるビアホールのドライエッチ形成においては、基板厚数１０μｍ〜１００μｍ以上の基板を穿つ必要があり、基板ドライエッチとの選択性を考慮し、レジスト膜厚は５０μｍを超えるような厚膜レジストを使用してビアホール形成を行う。
【００１０】
そのために、厚膜レジストのレジスト開口部底面に残存する微小なレジスト残渣，スカムなどの有機物、あるいは表面汚染物質を、薬液洗浄あるいは酸素プラズマディスカム処理により洗浄除去することができずに、表面汚染物質がＧａＡｓ半導体基板表面に残存した場合に、マイクロマスクとなって半導体基板のドライエッチ形成時に柱状残渣異常が発生する場合があると推察される。
【００１１】
このような柱状残渣は、ビアホール内壁にメッキ被膜を形成するに際し、良好なメッキ被膜形成を阻害して、デバイスの歩留低下の要因となることは言うまでもない。
【００１２】
本発明の目的は、ＧａＡｓデバイスにおけるビアホールのドライエッチ形成において、以上説明したような、ビアホール内で発生する残渣発生を解決することを可能にする半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の半導体装置の製造方法は、半導体基板上にシリコンを含む含シリコン薄膜を堆積し、前記含シリコン薄膜上に光を照射することにより親水化する被膜を形成し、前記被膜の所望の部位を露光により親水化して親水化被膜を形成し、前記被膜上にレジストを塗布し、前記レジストの所望の部位にマスクを介して開口部を形成し、薬液により前記親水化被膜および前記含シリコン薄膜に開口部を形成して前記半導体基板の表面を露出し、ドライエッチ処理を行い前記半導体基板にビアホールをエッチング形成することを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置の製造方法では、半導体基板上に含シリコン薄膜を堆積し、この含シリコン薄膜上に光を照射することにより親水化する被膜を形成して所望の部位を露光により親水化し、前記被膜上にレジストを塗布して該レジストの所望の部位に開口部を形成し、薬液によりレジスト開口部内の親水化被膜膜および含シリコン薄膜に開口部を形成して半導体基板表面を露出することにより、レジスト膜厚が５０μｍを超えるような厚膜レジストを使用するＧａＡｓ半導体デバイスのビアホール形成工程のような場合であっても、レジスト開口部底面に親水化性の単分子被膜が存在するために薬液によるレジスト開口部内の有機物の除去・洗浄作用が十分に確保される。そのため、従来のレジスト開口部底面に残存する微小なレジストスカムや有機物が、マイクロマスクとなって半導体基板のドライエッチ形成時のエッチング残渣の発生を抑制することができるため、高歩留まりで産業上優位な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図１を参照しながら具体的に説明する。
【００１６】
図１（ａ）〜（ｆ）は本発明の実施形態である半導体装置の製造工程の一例を示す断面図である。
【００１７】
先ず、図１（ａ）に示すように、ＧａＡｓ半導体基板２上にシリコン酸化膜などの含シリコン薄膜１をＰＥ−ＣＶＤ法などにより堆積する。含シリコン薄膜１としてはシリコン酸化膜以外でもシリコン窒化膜であってもよい。この含シリコン薄膜１上にシラン誘導体から成る単分子被膜であるシラン誘導被膜３を形成する（図１（ｂ））。このシラン誘導被膜３は、感光性の疎水基を有するクロロシラン系の物質であり、含シリコン薄膜基板表面の水酸基と反応し、単分子被膜を形成して光照射により親水性に変化する特質を備えている。
【００１８】
特許文献１の記載のパターン形成方法に開示されているように、シラン誘導体としては、オクタデシルトリクロロシランなどが好適である。オクタデシルトリクロロシランを含有する溶液中への基板の浸漬、あるいは、オクタデシルトリクロロシランを含有する溶液の基板への塗布を行って、余分に付着する溶液を有機薬液洗浄あるいは水洗処理によって除去し、約１００℃程度でベーク・乾燥処理を施すことにより単分子被膜を形成することができる。
【００１９】
次に、図１（ｃ）に示すように、ＧａＡｓ半導体基板２上にオクタデシルトリクロロシランから成るシラン誘導被膜体３に対して、露光装置によりマスクを介してビアホールを形成する所望の部位に対して照射光を当てて、単分子被膜の所望の部位のみを親水化被膜（シラン誘導被膜体３の親水化部）４とする。特許文献１にも記載されているように、照射光を当てることにより、疎水性のメチル基が親水性のシラノール基に変成することにより、単分子被膜は所望の部位のみ親水化することが可能である。
【００２０】
次に、図１（ｄ）に示すように、ＧａＡｓ半導体基板２上に形成された単分子被膜上にレジスト５を塗布して、ビアホールを形成する所望の部位のレジスト５にマスクを介して開口部を形成する。レジスト５における開口部底面には、図１（ｃ）に示す単分子被膜の親水化部４が露出する（図１（ｄ）には図示せず）。そして、フッ酸を含む薬液により単分子被膜の親水化部４および含シリコン薄膜１を開口して、ＧａＡｓ半導体基板２の表面を露出する。
【００２１】
このとき、レジスト５の表面の親水性向上を目的とした酸素プラズマディスカム処理を加えた後に、フッ酸を含む薬液による洗浄処理を行ってもよい。
【００２２】
従来ではレジストの開口部底面に残存してドライエッチ時のマイクロマスクとなっていた微小なレジストスカムや有機物は、本実施形態のレジスト開口部底面に露出する親水性の単分子被膜を通じてフッ酸を含む薬液により洗浄することによって効果的に除去される。
【００２３】
そして、ＢＣｌ３とＣｌ２の混合ガス、またはＳｉＣｌ４とＣｌ２の混合ガスなどのプラズマ法を使用するドライエッチ処理を行うことによりビアホール６を開口形成する（図１（ｅ））。不要となったレジストマスクを剥離液により除去・洗浄した後に（図示せず）、スパッタ処理によりメッキシード層７となる金属膜（Ｔｉ／Ａｕ）をビアホール６内に形成し（図１（ｆ））、電界メッキ法などによりビアホール６内壁にＡｕなどからなる金属配線を形成する工程を経て、本実施形態の半導体装置が完成する。
【００２４】
なお、本実施形態の製造方法による半導体装置において、ＧａＡｓ半導体基板上に形成するシリコン酸化膜などの含シリコン薄膜あるいはシラン誘導体から成る被膜は、メッキシード層となる金属膜（Ｔｉ／Ａｕ）とＧａＡｓ半導体基板との間に残置されたままでもよい。形成するビアホールは、ＧａＡｓ半導体基板の表面あるいはＧａＡｓ半導体基板の裏面の何れにあってもよい。
【産業上の利用可能性】
【００２５】
本発明は、半導体基板上にビアホールをドライエッチ処理して形成する場合に、ビアホール内で発生する残渣発生を解決するために有効であり、ＧａＡｓ半導体のみならずＩｎＰなどの化合物半導体基板、あるいはシリコンやサファイヤ基板から形成される半導体デバイスにおけるビアホール形成に適用可能である。
【図面の簡単な説明】
【００２６】
【図１】（ａ）〜（ｆ）は本発明の実施形態である半導体装置の製造工程の一例を示す断面図
【図２】（ａ）〜（ｃ）は従来のＧａＡｓ半導体デバイスにおけるビアホールをドライエッチ処理を行って形成する製造工程の一例を示す断面図
【符号の説明】
【００２７】
１  含シリコン薄膜
２  ＧａＡｓ半導体基板
３  シラン誘導体被膜
４  シラン誘導体被膜（親水化部）
５  レジスト
６  ビアホール
７  メッキシード層（Ｔｉ／Ａｕ）
【図１】
2009059757.tif 000003
【図２】
2009059757.tif 000004