(57)【要約】【課題】ＣＭＡを利用してマルチパス信号を除去する際に、簡易な処理手順にて発散を防止して定包絡性を回復できるマルチパス等化装置およびデジタル受信機を提供する。【解決手段】マルチパス等化装置５は、等化部１１と、ウエイト更新部１２と、誤差平滑フィルタ１３と、比較器１４と、ウエイト初期化部１５とを有する。ウエイト更新部１２は、第１の乗算器３１と、第１の加算器３２と、リミッタ３３と、第２の乗算器３４と、複素乗算器３５と、第３の乗算器３６と、第２の加算器３７と、遅延器３８とを有する。リミッタ３３にて、ＣＭＡの最急降下法に基づくウエイト更新式の誤差信号の信号レベルを制限するため、ウエイト更新式の右辺第二項の発散を防止でき、異常信号が等化部１１に入力されても、等化部１１の出力信号とウエイト更新部１２の出力信号とが発散しなくなる。【選択図】図１
2009253904.tif 000002
【特許請求の範囲】
【請求項１】
デジタルＲＦ信号を１サンプルずつ遅延させる縦続接続されたｍ個（ｍは１以上の整数）の遅延手段と、前記ｍ個の遅延器の各出力信号を重み係数にて重み付けするｍ個の重み付け手段と、前記ｍ個の重み付け手段の各出力を加算する加算手段と、を有する等化手段と、
前記加算手段の出力信号に基づいて、前記ｍ個の重み付け手段のそれぞれに対応する重み係数を更新する重み更新手段と、を備え、
前記重み更新手段は、
前記加算手段の出力信号と予め定めた目標振幅信号とに基づく誤差信号の値を所定値以内に制限するか、あるいは前記誤差信号の値が所定値以内でない場合にＣＭＡ（Constant Modulus Algorism）で使用されるステップサイズパラメータを調整する信号レベル制限手段と、
前記信号レベル制限手段で制限した誤差信号、または前記信号レベル制限手段で調整したステップサイズパラメータを用いて、前記ｍ個の重み付け手段のそれぞれに対応する新たな重み係数を生成する重み係数生成手段と、を有することを特徴とするマルチパス等化装置。
【請求項２】
ｎ個（ｎは２以上の整数）のデジタルＲＦ信号のそれぞれを遅延させずに、あるいは遅延させた状態で所定の重み係数にて重み付けするｍ個（ｍはｎ以上の整数）の重み付け手段と、前記ｍ個の重み付け手段の出力信号を加算する加算手段と、を有する等化手段と、
前記加算手段の出力信号に基づいて、前記ｍ個の重み付け手段のそれぞれに対応する前記重み係数を更新する重み更新手段と、を備え、
前記重み更新手段は、
前記加算手段の出力信号と予め定めた目標振幅信号とに基づく誤差信号の値を所定値以内に制限するか、あるいは前記誤差信号の値が所定値以内でない場合にＣＭＡ（Constant Modulus Algorism）で使用されるステップサイズパラメータを調整する信号レベル制限手段と、
前記信号レベル制限手段で制限した誤差信号、または前記信号レベル制限手段で調整したステップサイズパラメータを用いて、前記ｍ個の重み付け手段のそれぞれに対応する新たな重み係数を生成する重み係数生成手段と、を有することを特徴とするマルチパス等化装置。
【請求項３】
前記重み更新手段は、前記ｍ個の重み付け手段に対応するｍ個の重み係数と、前記ｍ個の重み付け手段への入力信号と、前記加算手段の出力信号と、前記目標振幅信号と、前記ステップサイズパラメータとに基づいて、前記新たな重み係数を生成し、
前記誤差信号は、前記加算手段の出力信号および前記目標振幅信号のみで生成される信号であることを特徴とする請求項１または２に記載のマルチパス等化装置。
【請求項４】
前記誤差信号は、前記加算手段の出力信号の二乗と前記目標振幅信号の二乗との差分の絶対値であることを特徴とする請求項３に記載のマルチパス等化装置。
【請求項５】
ｎ個（ｎは２以上の整数）のアンテナのそれぞれで受信されたＲＦ信号をＩＦ信号に変換するＩＦ変換手段と、
前記ＩＦ信号をＡ／Ｄ変換してｎ個のデジタルＲＦ信号を生成するｎ個のＡ／Ｄ変換手段と、
前記ｎ個のデジタルＲＦ信号から所望の周波数成分を抽出するｎ個の選択フィルタリング手段と、
前記ｎ個の選択フィルタリング手段の出力信号に含まれるマルチパス信号を除去するマルチパス等化装置と、
前記マルチパス等化装置の出力信号に基づいて復調処理を行う復調手段と、を備え、
前記マルチパス等化装置は、
前記ｎ個のデジタルＲＦ信号のそれぞれを遅延させずに、あるいは遅延させた状態で所定の重み係数にて重み付けするｍ個（ｍはｎ以上の整数）の重み付け手段と、前記ｍ個の重み付け手段の出力信号を加算する加算手段と、を有する等化手段と、
前記加算手段の出力信号に基づいて、前記ｍ個の重み付け手段のそれぞれに対応する前記重み係数を更新する重み更新手段と、を備え、
前記重み更新手段は、
前記加算手段の出力信号と予め定めた目標振幅信号とに基づく誤差信号の値を所定値以内に制限するか、あるいは前記誤差信号の値が所定値以内でない場合に、ＣＭＡ（Constant Modulus Algorism）で使用されるステップサイズパラメータを調整する信号レベル制限手段と、
前記信号レベル制限手段で制限した誤差信号、または前記信号レベル制限手段で調整したステップサイズパラメータを用いて、前記ｍ個の重み付け手段のそれぞれに対応する新たな重み係数を生成する重み係数生成手段と、を有することを特徴とするデジタル受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＡ（Constant Modulus Algorism）を利用してマルチパス信号を除去するマルチパス等化装置と、このマルチパス等化装置を内蔵するデジタル受信機とに関する。
【背景技術】
【０００２】
ＦＭ信号は、本来的には振幅が一定の定包絡信号であるが、複数の伝搬経路（マルチパス）を経由して伝搬すると、ＦＭ信号にマルチパス信号が重畳されて定包絡性が損なわれてしまう。定包絡性を回復する等化アルゴリズムの一つに、ＣＭＡ（Constant Modulus Algorism：定包絡性アルゴリズム）がある。例えば、特許文献１には、ＣＭＡを用いた等化器の一例が記載されている。
【０００３】
ＣＭＡは、ＦＭ信号のレベルが急増する異常入力（例えば、モータから発生するトラムノイズなどのインパルス性ノイズや電界急増）に弱く、異常信号が入力されると、ＣＭＡが収束できずに発散し、出力が異常に大きくなって復帰しないという不具合が発生する。従来は、このような不具合に対処するために、ＣＭＡによる出力信号を所定のダイナミックレンジ内でクリップしていたが、このようなクリップでは信号の劣化が大きくなり、後段のＦＭ検波段の出力も異常波形となり、その結果、オーディオ出力にノイズが発生してしまう。
【０００４】
従来は、発散時の復帰対策として、ＣＭＡで利用する重み係数（ウエイト）を初期値に戻すリセット機能を設けていたが、ＦＭチューナはリアルタイムで絶えず復調処理をして音声信号を出力するため、復調処理の途中で重みを初期化すると、音声信号の位相が不連続となり、ポップノイズが発生するという問題がある。
【特許文献１】特開平３−６２６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ＣＭＡを利用してマルチパス信号を除去する際に、簡易な処理手順にて発散を防止して定包絡性を回復できるマルチパス等化装置およびデジタル受信機を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、デジタルＲＦ信号を１サンプルずつ遅延させる縦続接続されたｍ個（ｍは１以上の整数）の遅延手段と、前記ｍ個の遅延器の各出力信号を重み係数にて重み付けするｍ個の重み付け手段と、前記ｍ個の重み付け手段の各出力を加算する加算手段と、を有する等化手段と、前記加算手段の出力信号に基づいて、前記ｍ個の重み付け手段のそれぞれに対応する重み係数を更新する重み更新手段と、を備え、前記重み更新手段は、前記加算手段の出力信号と予め定めた目標振幅信号とに基づく誤差信号の値を所定値以内に制限するか、あるいは前記誤差信号の値が所定値以内でない場合にＣＭＡ（Constant Modulus Algorism）で使用されるステップサイズパラメータを調整する信号レベル制限手段と、前記信号レベル制限手段で制限した誤差信号、または前記信号レベル制限手段で調整したステップサイズパラメータを用いて、前記ｍ個の重み付け手段のそれぞれに対応する新たな重み係数を生成する重み係数生成手段と、を有することを特徴とするマルチパス等化装置が提供される。
【０００７】
また、本発明の一態様によれば、ｎ個（ｎは２以上の整数）のデジタルＲＦ信号のそれぞれを遅延させずに、あるいは遅延させた状態で所定の重み係数にて重み付けするｍ個（ｍはｎ以上の整数）の重み付け手段と、前記ｍ個の重み付け手段の出力信号を加算する加算手段と、を有する等化手段と、前記加算手段の出力信号に基づいて、前記ｍ個の重み付け手段のそれぞれに対応する前記重み係数を更新する重み更新手段と、を備え、前記重み更新手段は、前記加算手段の出力信号と予め定めた目標振幅信号とに基づく誤差信号の値を所定値以内に制限するか、あるいは前記誤差信号の値が所定値以内でない場合にＣＭＡ（Constant Modulus Algorism）で使用されるステップサイズパラメータを調整する信号レベル制限手段と、
前記信号レベル制限手段で制限した誤差信号、または前記信号レベル制限手段で調整したステップサイズパラメータを用いて、前記ｍ個の重み付け手段のそれぞれに対応する新たな重み係数を生成する重み係数生成手段と、を有することを特徴とするマルチパス等化装置が提供される。
【０００８】
また、本発明の一態様によれば、ｎ個（ｎは２以上の整数）のアンテナのそれぞれで受信されたＲＦ信号をＩＦ信号に変換するＩＦ変換手段と、
前記ＩＦ信号をＡ／Ｄ変換してｎ個のデジタルＲＦ信号を生成するｎ個のＡ／Ｄ変換手段と、
前記ｎ個のデジタルＲＦ信号から所望の周波数成分を抽出するｎ個の選択フィルタリング手段と、
前記ｎ個の選択フィルタリング手段の出力信号に含まれるマルチパス信号を除去するマルチパス等化装置と、
前記マルチパス等化装置の出力信号に基づいて復調処理を行う復調手段と、を備え、
前記マルチパス等化装置は、
前記ｎ個のデジタルＲＦ信号のそれぞれを遅延させずに、あるいは遅延させた状態で所定の重み係数にて重み付けするｍ個（ｍはｎ以上の整数）の重み付け手段と、前記ｍ個の重み付け手段の出力信号を加算する加算手段と、を有する等化手段と、
前記加算手段の出力信号に基づいて、前記ｍ個の重み付け手段のそれぞれに対応する前記重み係数を更新する重み更新手段と、を備え、
前記重み更新手段は、
前記加算手段の出力信号と予め定めた目標振幅信号とに基づく誤差信号の値を所定値以内に制限するか、あるいは前記誤差信号の値が所定値以内でない場合に、ＣＭＡ（Constant Modulus Algorism）で使用されるステップサイズパラメータを調整する信号レベル制限手段と、
前記信号レベル制限手段で制限した誤差信号、または前記信号レベル制限手段で調整したステップサイズパラメータを用いて、前記ｍ個の重み付け手段のそれぞれに対応する新たな重み係数を生成する重み係数生成手段と、を有することを特徴とするデジタル受信機が提供される。
【発明の効果】
【０００９】
本発明によれば、ＣＭＡを利用してマルチパス信号を除去する際に、簡易な処理手順にて発散を防止して定包絡性を回復できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１１】
（第１の実施形態）
図１は本発明の第１の実施形態によるマルチパス等化装置の内部構成を示すブロック図、図２は図１のマルチパス等化装置を内蔵するデジタル受信機の内部構成の一例を示すブロック図である。
【００１２】
図１を説明する前に、まず図２のデジタル受信機について説明する。図２のデジタル受信機は、ＦＭ信号を受信可能な受信機であり、ＦＭ信号の他にＡＭ信号を受信する機能を備えていてもよい。
【００１３】
図２のデジタル受信機は、アンテナ１と、チューナ２と、ＡＤＣ（アナログ−デジタル変換器）３と、選択フィルタ４と、図１に詳細構成を示すマルチパス等化装置５と、ＦＭ検波器６と、ステレオ復調器７と、オーディオ処理装置８とを備えている。
【００１４】
チューナ２は、アンテナ１で受信されたＦＭ信号をＩＦ信号に変換する。ＡＤＣ３は、ＩＦ信号をデジタル信号に変換する。選択フィルタ４は、デジタル信号の中から所望の周波数成分を抽出する。マルチパス等化装置５は、後述するように、選択フィルタ４の出力信号に含まれるマルチパス信号成分を除去する。ＦＭ検波器６は、マルチパス等化装置５の出力信号に対してＦＭ検波処理を行って、コンポジット信号を生成する。ステレオ復調器７は、コンポジット信号をＬ／Ｒ信号に分離する。オーディオ処理装置８は、Ｌ／Ｒ信号に対して、ブレンド、高域カット、ソフトミュート等の処理を行って、オーディオ信号を生成する。
【００１５】
次に、図１に基づいてマルチパス等化装置５の内部構成を説明する。図１のマルチパス等化装置５は、等化部（等化手段）１１と、ウエイト更新部（重み更新手段）１２と、誤差平滑フィルタ１３と、比較器１４と、ウエイト初期化部１５とを有する。
【００１６】
等化部１１は、選択フィルタ４で抽出された選局信号を１サンプルずつ順に遅延させる縦続接続された複数の遅延器（遅延手段）２１と、各遅延器２１の出力信号に対して重み付けを行う複数の複素乗算器（重み付け手段）２２と、これら複数の複素乗算器２２の出力信号を加算して等化信号を生成する加算器（加算手段）２３とを有する。図１では、遅延器２１と複素乗算器２２を（ｋ＋１）個（ｋは０以上の整数）設ける例を示している。
【００１７】
ウエイト更新部１２は、後に詳述するように、第１の乗算器３１と、第１の加算器３２と、リミッタ（信号レベル制限手段）３３と、第２の乗算器３４と、複素乗算器３５と、第３の乗算器３６と、第２の加算器３７と、遅延器３８とを有する。第２の乗算器３４と、複素乗算器３５と、第３の乗算器３６と、第２の加算器３７と、遅延器３８とは、重み係数生成手段に対応する。
【００１８】
誤差平滑フィルタ１３は、リミッタ３３の出力である誤差信号を平滑化する。比較器１４は、誤差平滑フィルタ１３の出力信号と発散防止用の閾値Ｖthとを比較する。ウエイト初期化部１５は、誤差平滑フィルタ１３の出力信号が閾値電圧よりも大きい場合には、ウエイトを初期化する。
【００１９】
等化部１１内に複素乗算器２２が設けられている理由は、等化部１１の入力信号はＩ信号成分とＱ信号成分を含んでおり、ウエイトを乗算する演算処理は複素演算になるためである。
【００２０】
図１のマルチパス等化装置５は、ＣＭＡを利用してマルチパス信号を除去する。ＣＭＡは、以下の（１）式で表される評価関数Ｑ(Ｗ)が最小となるような制御を行う。
Ｑ(Ｗ)≒Ｅ［||ｙ(ｔ)|ｐ−σｐ|ｑ］
＝Ｅ［||Ｗ・Ｘ(ｔ)|ｐ−σｐ|ｑ］    …（１）
上記（１）式において、ｙ(ｔ)は等化部１１の出力信号、Ｗはウエイト、Ｘ(ｔ)は等化部１１内の各遅延器２１の出力信号、σは目標となる包絡線値、Ｅ[ｆ(ｔ)]はｆ(ｔ)の期待値、ｐ，ｑは正の整数で通常１または２である。
【００２１】
図１のマルチパス等化装置５内の等化部１１では、（１）式の右辺第１項の演算処理を行う。等化部１１は、縦続接続されたｎ個（ｎは２以上の整数）の遅延器２１を有し、複素乗算器２２は各遅延器２１の出力信号にウエイトを掛ける。これにより、ウエイトの値が最適化されていれば、等化部１１内の加算器２３からは、マルチパス信号を除去した信号が出力され、その値はσの値と略等しくなる。
【００２２】
ウエイト更新部１２は、最適なウエイトを求めるための漸近的手法として最急降下法を利用して、ウエイトを更新する。ウエイトを更新する式として、以下の（２）〜（５）の４つの更新式があり、いずれの更新式を用いてもよい。
ａ）ｐ＝１、ｑ＝１のときの更新式：
【数１】
2009253904.tif 000003
ｂ）ｐ＝２、ｑ＝１のときの更新式：
ｗ(ｎ＋１)＝ｗ(ｎ)−μＸ(ｎ)ｙ＊(ｎ)sgn(|ｙ(ｎ)|２−σ２)    …（３）
ｃ）ｐ＝１、ｑ＝２のときの更新式：
【数２】
2009253904.tif 000004
ｄ）ｐ＝２、ｑ＝２のときの更新式：
ｗ(ｎ＋１)＝ｗ(ｎ)−μＸ(ｎ)ｙ(ｎ)＊(ｙ(ｎ)２−σ２）    …（５）
上記（２）および（３）において、sgn(ｘ)は、ｘの値によって以下のような値を取る。
ｘ＞０のとき、sgn(ｘ)＝１
ｘ＝０のとき、sgn(ｘ)＝０
ｘ＜０のとき、sgn(ｘ)＝−１
また、上記（２）〜（５）において、ｙ＊(ｎ)はｙの複素共役であり、Ｉ信号成分とＱ信号成分を含んでいることを示す。
【００２３】
上記（２）〜（５）式のいずれの更新式に基づいてウエイトを更新してもよいが、図１は（５）式に基づいてウエイトを更新する例を示している。
【００２４】
上記（５）式の右辺の最後の項(ｙ(ｎ)２−σ２）は、誤差信号と呼ばれ、（１）式の評価関数の値を決定するものである。
【００２５】
図３は（５）式の更新式に対応する評価関数（ｙ(ｎ)２−σ２）２の誤差曲面を示すグラフである。図３のＲｅ[ｙ]軸はＩ信号成分、Ｉｍ[ｙ]軸はＱ信号成分、Ｅ軸は評価関数の値である。図３では、Ｉ、Ｑ信号成分の代表点Ａ，Ｂ，Ｃに対応する評価関数の値をプロットしている。Ａ点は、評価関数の値（すなわち誤差信号）が最小になる点であり、この場合はσ≒ｙとなる。Ａ点はＣＭＡの収束点である。Ｂ点は、ｙ＝０で、評価関数値が(−σ２)となる点である。このＢ点でも評価関数値は小さくなる。Ｂ点は、ＣＭＡの収束点ではないが、（５）式の更新式の右辺第二項の値がそれほど大きくないことから、評価関数値の値自体もそれほど大きな値にはならない。
【００２６】
一方、Ｃ点は、ｙ＞σの点であり、ｙが大きいほど評価関数値は限りなく大きくなる。このＣ点では、（５）式の更新式の右辺第二項の値が限りなく大きくなるおそれがある。したがって、Ｃ点の近傍は非常に不安定な領域であり、発散しやすいと言える。
【００２７】
このように、図３のＢ点であれば、評価関数値が発散するおそれはない。そこで、本実施形態では、（５）式の更新式の右辺第二項の中の誤差信号(ｙ(ｎ)２−σ２）の値を制限して、Ａ点かＢ点になるようにする。より具体的には、ウエイト更新部１２内にリミッタ３３を設けて、誤差信号(ｙ(ｎ)２−σ２）の値が所定の閾値電圧Ｖthを超えないようにする。誤差信号(ｙ(ｎ)２−σ２）の値を制限すれば、評価関数の値も制限され、ＣＭＡが発散するおそれがなくなる。
【００２８】
（５）式の更新式の右辺第二項は、μＸ(ｎ)ｙ(ｎ)＊(ｙ(ｎ)２−σ２）であり、この第二項の全体の値に対して制限をかけることも考える。ところが、この第二項内にはＸ(ｎ)の項も含まれている。図２では省略しているが、実際には、図２のＡＤＣ３と選択フィルタ４の間にミキサが設けられ、このミキサによりＩ信号成分とＱ信号成分に分けられる。（５）式の更新式の右辺第二項内のＸ(ｎ)の値はＩ信号成分とＱ信号成分ではそれぞれ値が異なるため、もし、右辺第二項の全体の値に対して制限をかけようとすると、Ｉ信号成分用のリミッタ３３とＱ信号成分用のリミッタ３３とを別個に設ける必要があり、リミッタ３３が余計にもう一つ必要になってしまう。また、Ｉ信号成分とＱ信号成分を個別に制限することにより、Ｉ成分とＱ成分とで形成されるウエイトの位相角を意図しない方向に動かしてしまうことになって、制御系が不安定になってしまう。
【００２９】
これに対して、図１のように、（５）式の更新式の右辺第二項の一部である誤差信号(ｙ(ｎ)２−σ２）に制限をかければ、Ｉ信号成分とＱ信号成分でリミッタ３３を共用できて回路規模を削減できる。また、ウエイトのスカラー成分をリミッタ３３で制限することにより、位相角の向きは最急降下法によるウエイト最適化方法に従わせることができ、制御系の安定な動作が期待できる。このような理由で、本実施形態では、誤差信号(ｙ(ｎ)２−σ２）の信号レベルをリミッタ３３で制限する。
【００３０】
図１のウエイト更新部１２は、（５）式のｙ(ｎ)として、等化部１１の出力ｙ＊を利用する。この出力ｙ＊はＩ信号成分とＱ信号成分を含んでおり、複素共役信号である。以下、ウエイト更新部１２の動作を説明する。ウエイト更新部１２内の第１の乗算器３１は、等化部１１の出力信号ｙを二乗してｙ２を計算する。第１の加算器３２は、 (ｙ２−σ２)を計算する。リミッタ３３は、第１の加算器３２の出力信号の値を閾値振幅Ｖth以下に制限する。第２の乗算器３４は、リミッタ３３の出力信号にｙを乗じて、ｙ(ｙ２−σ２)を計算する。
【００３１】
第１の乗算器３１から第２の乗算器３４までは一つずつ設けられるが、その後段の複素乗算器３５から遅延器３８までは、遅延器２１の数分（図１の場合はｋ＋１個）設けられる。そして、(ｋ＋１)個の複素乗算器３５のそれぞれには、対応する遅延器２１の出力Ｘ(ｎ)が入力される（ｎ＝０，…，ｋ）。
【００３２】
各複素乗算器３５は、第２の乗算器３４の出力信号に、対応する遅延器２１の出力信号Ｘ(ｎ)を乗じてＸ(ｎ) ｙ(ｙ２−σ２)を計算する。第３の乗算器３６は、複素乗算器３５の出力信号にステップサイズパラメータμを乗じて、μＸ(ｎ) ｙ(ｙ２−σ２)を計算する。第２の加算器３７は、対応する遅延器２１の出力信号ｗ(ｎ)の１サンプル前の値から第３の乗算器３６の出力信号を減じて、ｗ(ｎ)−μＸ(ｎ) ｙ(ｙ２−σ２)を計算する。遅延器３８は、第２の加算器３７の出力信号を１サンプル分遅延させて、更新されたウエイトｗ(ｎ＋１)を出力する。このウエイトｗ(ｎ＋１)は、等化部１１の対応する複素乗算器２２に供給される。
【００３３】
このように、ウエイト更新部１２は、等化部１１内の対応するウエイトｗ(ｎ)と、ステップサイズパラメータμと、対応する遅延器２１の出力信号Ｘ(ｎ)と、等化部１１の出力信号ｙと、目標となる包絡線値σとに基づいて、次のサンプル時のウエイトｗ(ｎ＋１)を計算して、対応する複素乗算器２２に供給する。
【００３４】
図１のマルチパス等化装置５は、発散防止用の比較器１４も備えている。この比較器１４は、リミッタ３３の出力信号を誤差平滑フィルタ１３で平滑化した後の信号を、発散防止用の閾値Ｖthと比較し、同信号が閾値Ｖthを超えた場合には、ウエイト初期化部１５にて初期ウエイトを選択して、等化部１１の対応する乗算器に供給する。これにより、発散した場合にはすべてのウエイトがリセットされる。
【００３５】
図４は図１のマルチパス等化装置５のシミュレーション結果を示す図であり、図４（ａ）はウエイト更新部１２内のリミッタ３３の出力信号ＭＳＥ(ｙ２−σ２)の波形図、図４（ｂ）は等化部１１の出力信号ｙの波形図である。ここで、ＭＳＥとは、平均二乗誤差（Mean Square Error）である。図４（ａ）の縦軸は(ｙ２−σ２)を時間軸上で平均化した値である。図４（ａ）と図４（ｂ）の横軸は時間である。
【００３６】
図４では、等化部１１にインパルス性のノイズを意図的に与えたものであるが、図４（ａ）に示すように、リミッタ３３の出力信号は、MSE(ｙ２−σ２)の最大値を示す破線と(−σ２)を示す破線との間に収まっており、信号レベルが確実に制限されることがわかる。また、等化部１１の出力信号ｙは、周期的にインパルス性のノイズが発生するものの、発散は確実に防止される。
【００３７】
一方、図５は図１のリミッタ３３を設けない場合のシミュレーション結果を示す図であり、図４と同じ条件で等化部１１にインパルス性のノイズを与えたものである。図５の場合、０．７秒辺りで誤差信号(ｙ２−σ２)と出力信号ｙがともに最大値に張り付いてしまい、時間が経過しても信号レベルが元に戻らないことから、発散していることがわかる。
【００３８】
上述した図１では、（５）式の更新式に基づいて誤差信号(ｙ２−σ２)の信号レベルを制限しているが、リミッタ３３を設ける代わりに、ステップサイズパラメータμの値を制限するμ制限器（信号レベル制限手段）３９を設けてもよい。図６は図１の変形例を示すマルチパス等化装置５のブロック図である。図６のマルチパス等化装置５は、ウエイト更新部１２内にリミッタ３３がない代わりに、ステップサイズパラメータμの値を制限するμ制限器３９を有する。このμ制限器３９は、（５）式の更新式における誤差信号(ｙ２−σ２)が所定の閾値Ｖthより大きければ、ステップサイズパラメータμを、以下の（６）式に基づいて更新する。
【数３】
2009253904.tif 000005
【００３９】
上述した図１では、（５）式の更新式における誤差信号(ｙ２−σ２)の信号レベルを制限しているが、ＣＭＡのウエイト更新式は上記（５）式に限らない。例えば、上記（２）〜（４）式のいずれかの更新式を用いて誤差信号の信号レベルを制限してもよい。（２）式の更新式を採用する場合、右辺第二項内のsgn(|ｙ(ｎ)|−σ)に着目して、||ｙ|−σ|＞Ｖthのときに、ステップサイズパラメータμを、以下の（７）式のように制限する。
【数４】
2009253904.tif 000006
【００４０】
この場合は、図１のようなリミッタ３３を設ける代わりに、図６のようなμ制限器３９にて（７）式の計算を行う。
【００４１】
また、（３）式の更新式の場合、右辺第二項内のsgn(|ｙ(ｎ)|２−σ２)に着目して、(|ｙ(ｎ)|２−σ２)＞Ｖthのときに、ステップサイズパラメータμを、以下の（８）式のように制限する。この場合も、図６のようなμ制限器３９を用いて（８）式の計算を行う。
【数５】
2009253904.tif 000007
【００４２】
また、（４）式の更新式の場合、右辺第二項内の(|ｙ(ｎ)|−σ）に着目して、(|ｙ(ｎ)|−σ）＞Ｖthのときに、ステップサイズパラメータμを、以下の（９）式のように制限する。
【数６】
2009253904.tif 000008
【００４３】
また、(|ｙ(ｎ)|−σ）＜−Ｖthのときに、ステップサイズパラメータμを、以下の（１０）式のように制限する。
【数７】
2009253904.tif 000009
【００４４】
上記（９）式と（１０）式の計算はμ制限器３９にて行われるが、μ制限器３９の代わりにリミッタ３３を設けて、(|ｙ(ｎ)|−σ）の値の最大値をＶthで制限し、最小値を−Ｖthで制限するようにしてもよい。
【００４５】
このように、第１の実施形態では、ＣＭＡの最急降下法に基づくウエイト更新式の誤差信号の信号レベルを制限するか、あるいはステップサイズパラメータμの値を制限して、ウエイト更新式の右辺第二項が発散しないようにしたため、異常信号が等化部１１に入力された場合であっても、等化部１１の出力信号とウエイト更新部１２の出力信号とが発散するおそれがなくなり、短時間で等化部１１の出力信号を収束させることができる。
【００４６】
（第２の実施形態）
第１の実施形態は、図２に示すようにチューナ２を一つ設けて選局を行っているが、複数のチューナ２を設けてもよい。この場合、マルチパス等化装置５の内部構成も図１とは異なったものになる。
【００４７】
図７は本発明の第２の実施形態によるマルチパス等化装置５の内部構成を示すブロック図、図８は図７のマルチパス等化装置５を内蔵するデジタル受信機の内部構成の一例を示すブロック図である。
【００４８】
図８のデジタル受信機は、２組のアンテナ１ａ，１ｂと、チューナ２ａ，２ｂと、ＡＤＣ３ａ，３ｂと、選択フィルタ４ａ，４ｂを有し、選択フィルタ４ａ，４ｂの出力信号はいずれもマルチパス等化装置５に入力される。なお、図８では２組だけを備えているが、３組以上のアンテナ、チューナ、ＡＤＣおよび選択フィルタを設けてもよい。３組以上設けても、マルチパス等化装置５以降は１組だけでよい。
【００４９】
マルチパス等化装置５は、図７に内部構成を示すように、等化部１１と、ウエイト更新部１２と、誤差平滑フィルタ１３と、比較器１４と、ウエイト初期化部１５ａ，１５ｂとを有する。図７の等化部１１とウエイト更新部１２の内部構成は、図１とは異なっている。
【００５０】
等化部１１は、遅延器を省略した代わりに、選択フィルタ４ａの出力信号にウエイトＷm0を乗算する複素乗算器２２ａと、選択フィルタ４ｂの出力信号にウエイトＷs0を乗算する複素乗算器２２ｂと、これら複素乗算器２２ａ，２２ｂの乗算結果を加算する加算器２３とを有する。
【００５１】
なお、等化部１１の内部に、図１と同様に、縦続接続された複数の遅延器と、各遅延器に対応した複素乗算器とを設けてもよい。この場合、複数のチューナ２のそれぞれに対して、複数の遅延器と複数の乗算器とを設ける必要がある。
【００５２】
図７の等化部１１が遅延器２１を省略している理由は、２つのアンテナ１ａ，１ｂで別個にＦＭ信号を受信して選局することで、マルチパス信号を互いに相殺できるためであり、図７のような等化部１１の構成にすることで、図１の等化部１１よりも内部構成を簡略化できる。ただし、マルチパス信号をよりよく除去するためには、各チューナ２に対応して、図１と同様の遅延器２１と複素乗算器２２を設けた方がよい。
【００５３】
図７のウエイト更新部１２は、第１の乗算器３１と、第１の加算器３２と、リミッタ３３と、第２の乗算器３４と、複素乗算器３５ａ，３５ｂと、第３の乗算器３６ａ，３６ｂと、第２の加算器３７ａ，３７ｂと、遅延器３８ａ，３８ｂとを有する。
【００５４】
第１の乗算器３１は、等化部１１の出力信号ｙ(ｎ)を二乗する。このｙ(ｎ)は複共役であるため、図７ではｙ＊と記載している。第１の加算器３２は、(ｙ(ｎ)２−σ２)を計算する。リミッタ３３は、加算器の出力信号の最大値を所定の最大閾値Ｖthに制限し、最小値を最小値Ｖthに制限する。第２の乗算器３４は、ｙ(ｎ)(ｙ(ｎ)２−σ２)を計算する。
【００５５】
複素乗算器３５ａ，３５ｂと、第３の乗算器３６ａ，３６ｂと、第２の加算器３７ａ，３７ｂと、遅延器３８ａ，３８ｂはチューナ２ａ，２ｂのそれぞれに対応して設けられる。複素乗算器３５ａ，３５ｂは、第２の乗算器３４の出力信号に選択フィルタ４の出力信号Ｘ(ｎ)を乗じて、Ｘ(ｎ)ｙ(ｎ)(ｙ(ｎ)２−σ２)を計算する。第３の乗算器３６ａ，３６ｂは、複素乗算器３５ａ，３５ｂの出力信号にステップサイズパラメータμを乗じて、μＸ(ｎ)ｙ(ｎ)(ｙ(ｎ)２−σ２)を計算する。第２の加算器３７ａ，３７ｂは、１サンプル前のウエイトｗ(ｎ)から第２の加算器３７ａ，３７ｂの出力を減じたｗ(ｎ)−μＸ(ｎ)ｙ(ｎ)(ｙ(ｎ)２−σ２)を計算する。遅延器３８ａ，３８ｂは、第２の加算器３７ａ，３７ｂの出力を１サンプル遅延させて次のサンプルでのウエイトｗ(ｎ＋１)を生成し、これを等化部１１に供給する。
【００５６】
誤差平滑フィルタ１３と比較器１４の動作は第１の実施形態と同様であり、ウエイトを初期化する際には、２つの乗算器用のウエイトを同時に初期化する。
【００５７】
図７では、ウエイト更新部１２内にリミッタ３３を設けて誤差信号(ｙ(ｎ)２−σ２）の値を制限したが、第１の実施形態で説明したように、リミッタ３３の代わりにμ制限器３９を設けてウエイト更新式の右辺第二項の値を制限してもよい。
【００５８】
このように、第２の実施形態は、複数のチューナ２を設けた場合であっても、ウエイト更新部１２内にリミッタまたはμ制限器３９を設けることにより、等化部１１の出力信号とウエイト更新部１２の出力信号とが発散するおそれがなくなり、短時間で等化部１１の出力信号を収束させることができる。また、複数のチューナ２を設けることにより、マルチパス信号を相殺できるという効果が得られ、第１の実施形態よりもマルチパス信号の除去効果を高めることが可能となる。さらには、第２の実施形態のような複数のチューナを設けた構成で、かつ第１の実施形態と同様の遅延器２２を等化部１１内に設けることにより、マルチパス信号の除去効果をさらにいっそう向上できる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態によるマルチパス等化装置の内部構成を示すブロック図。
【図２】図１のマルチパス等化装置を内蔵するデジタル受信機の内部構成の一例を示すブロック図。
【図３】（５）式の更新式に対応する評価関数（ｙ(ｎ)２−σ２）２の誤差曲面を示すグラフ。
【図４】図１のマルチパス等化装置５のシミュレーション結果を示す図であり、図４（ａ）はウエイト更新部１２内のリミッタ３３の出力信号ＭＳＥ(ｙ２−σ２)の波形図、図４（ｂ）は等化部１１の出力信号ｙの波形図。
【図５】図１のリミッタ３３を設けない場合のシミュレーション結果を示す図。
【図６】図１の変形例を示すマルチパス等化装置５のブロック図。
【図７】本発明の第２の実施形態によるマルチパス等化装置５の内部構成を示すブロック図。
【図８】図７のマルチパス等化装置５を内蔵するデジタル受信機の内部構成の一例を示すブロック図。
【符号の説明】
【００６０】
１、１ａ、１ｂ  アンテナ
２、２ａ、２ｂ  チューナ
３、３ａ、３ｂ  ＡＤＣ
４、４ａ、４ｂ  選択フィルタ
５  マルチパス等化装置
６  ＦＭ検波器
７  ステレオ復調器
８  オーディオ処理装置
１１  等化部
１２  ウエイト更新部
１３  誤差平滑フィルタ
１４  比較器
１５  ウエイト初期化部
２１、３８  遅延器
２２、３５  複素乗算器
２３、３２、３７  加算器
３１、３４、３６  乗算器
３３  リミッタ
３９  μ制限器
【図１】
2009253904.tif 000010
【図２】
2009253904.tif 000011
【図３】
2009253904.tif 000012
【図４】
2009253904.tif 000013
【図５】
2009253904.tif 000014
【図６】
2009253904.tif 000015
【図７】
2009253904.tif 000016
【図８】
2009253904.tif 000017