(57)【要約】【課題】複数の回路を搭載する場合において、回路間のノイズ伝播などの誤動作を抑制することが可能な半導体装置を提供すること。【解決手段】支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられ第１回路を有する第１半導体層と、前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁され、電気的に接地された容量領域を有する分離層とを備える。【選択図】図１
2009194030.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板上に設けられた絶縁層と、
前記絶縁層上に設けられ第１回路を有する第１半導体層と、
前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、
前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁され、電気的に接地された容量領域を有する分離層と
を備えることを特徴とする半導体装置。
【請求項２】
前記第１回路及び前記第２回路のうち少なくとも一方が高周波回路である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１回路及び前記第２回路のうち少なくとも一方が高電圧回路である
ことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１回路及び前記第２回路のうち少なくとも一方が高耐圧回路である
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載の半導体装置。
【請求項５】
前記分離層は半導体からなり、
前記容量領域は前記分離層の他の領域に比べて不純物濃度が高くなっている
ことを特徴とする請求項１から請求項４のうちいずれか一項に記載の半導体装置。
【請求項６】
前記容量領域には、ｐ型の不純物を有するｐ型領域と、当該ｐ型領域に接合されｎ型の不純物を有し電圧源の正極側に接続されたｎ型領域とが設けられている
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ｐ型領域は電気的に接地されている
ことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１回路は高電圧回路であり、
前記ｎ型領域は前記第１半導体層との間の絶縁部分に接するように配置されている
ことを特徴とする請求項６又は請求項７に記載の半導体装置。
【請求項９】
前記第１回路は高電圧回路であり、
前記分離層のうち前記容量領域以外の領域はｐ型の不純物を有しており、
前記容量領域はｎ型の不純物を有しており、
前記容量領域は前記第１半導体層との間の絶縁部分に接するように配置されている
ことを特徴とする請求項６又は請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路などの半導体装置において、ディジタル回路、アナログ回路、高電圧回路、低電圧回路、高周波回路、低周波回路などによって構成される回路ブロックを、１つのチップに混載する技術が知られている。半導体装置は微細化、高集積化、高機能化、多機能化、多電源化が進んでいる。例えばディジタル回路、アナログ回路の電源は低電圧化が進み、高周波回路の周波数は高周波化が進んでいる。このような半導体装置において、複数の回路ブロックを１つのチップに混載することにより、ラッチアップの問題や回路ブロック間のノイズ伝播によるクロストークなどの誤動作が問題になっている。
【０００３】
以前の混載技術では、互いの距離を十分に確保するように回路ブロックを配置した構成や、ガードリングエリアのレイアウトを工夫するようにした構成などによって、回路ブロック間のノイズ伝播、クロストーク等を抑制してきた。一方、半導体基板自体が導電性をもっているため、ノイズの伝播やラッチアップ、クロストークなどの誤動作の抑制には限界があった。
【０００４】
このような誤動作の抑制の限界に対して、例えば特許文献１に示すようなＳＯＩ基板上に回路ブロックを混載する技術が用いられるようになった。ＳＯＩ基板は、各回路ブロックの間に分離絶縁物を配置した構成になっており、当該分離絶縁物によって回路ブロックが完全に囲い込まれた状態になっている。この構成により、回路ブロック間を完全に絶縁分離することが可能となり、ラッチアップフリーが実現可能となるため、一定の誤動作については抑制することができるようになった。  
【特許文献１】特開平８−２０４１３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のＳＯＩ基板を用いた混載技術では、回路ブロック間の埋め込み絶縁膜が各回路ブロックに接続されたコンデンサとして作用するため、十分なクロストークの抑制効果が得ることができない。例えば、１つの半導体装置において高耐圧素子と低耐圧素子とが同一基板上に混載され複数種類の電源電圧が供給される場合、電圧パルス状のノイズが埋め込み絶縁膜を介して容量結合で低耐圧回路領域に伝播し、回路ブロックの誤動作を招くことがある。また、高周波回路を有する半導体装置においては、高周波領域におけるノイズが回路ブロック間を伝播してしまい、クロストークの抑制が非常に困難になっている。これらの問題に加えて、近年では１つの半導体チップに混載する回路がさらに高電圧化、高周波数化しており、ノイズ伝播の抑制が一層困難になってきている。
【０００６】
以上のような事情に鑑み、本発明の目的は、複数の回路を搭載する場合において、回路間のノイズ伝播などの誤動作を抑制することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る半導体装置は、支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられ第１回路を有する第１半導体層と、前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁され、電気的に接地された容量領域を有する分離層とを備えることを特徴とする。
【０００８】
本発明によれば、ＳＯＩ基板に複数の半導体層が混載される半導体装置において、第１半導体層と第２半導体層との間に配置される分離層が電気的に接地された容量領域を有することとしたので、第１半導体層、分離層及び第２半導体層の間でローパスフィルタ回路が構成されることになる。これにより、高周波をカットすることができるので、回路間のノイズ伝播を抑制することができる。
【０００９】
上記の半導体装置は、前記第１回路及び前記第２回路のうち少なくとも一方が高周波回路であることを特徴とする。  
本発明によれば、第１回路及び第２回路のうち少なくとも一方が高周波回路であることとしたので、当該高周波回路において発生する高周波のノイズが伝播するのをローパスフィルタ回路によって防ぐことができる。
【００１０】
上記の半導体装置は、前記第１回路及び前記第２回路のうち少なくとも一方が高電圧回路であることを特徴とする。  
高電圧回路では、高電圧を印加する際にパルス状の信号として印加することがあり、このパルス状の信号は高周波成分のノイズを発生することがある。本発明によれば、第１回路及び第２回路のうち少なくとも一方が高電圧回路であることとしたので、当該高電圧回路において例えばパルス状の信号を印加した場合であっても、ローパスフィルタによって当該パルス状の信号で発生するノイズが伝播するのを防ぐことができる。
【００１１】
上記の半導体装置は、前記第１回路及び前記第２回路のうち少なくとも一方が高耐圧回路であることを特徴とする。  
高耐圧回路を有する半導体装置には、当該高耐圧回路の耐圧まで電圧が印加されることが多い。高耐圧回路を有する半導体装置に低耐圧回路が形成されていることもあり、高耐圧回路に印加された高電圧の影響が低耐圧回路にも及んでしまう虞がある。上述したように高電圧を印加する場合にはパルス状の信号として印加することがある。これに対して、本発明によれば、第１回路及び第２回路のうち少なくとも一方が高耐圧回路であることとしたので、高耐圧回路にパルス状の高電圧が印加された場合であっても、ローパスフィルタによって当該パルス状の信号で発生するノイズが伝播するのを防ぐことができる。
【００１２】
上記の半導体装置は、前記分離層は半導体からなり、前記容量領域は前記分離層の他の領域に比べて不純物濃度が高くなっていることを特徴とする。  
本発明によれば、分離層は半導体からなり、容量領域は分離層の他の領域に比べて不純物濃度が高くなっていることとしたので、分離層全体を電気的に接続されやすくすることができる。
【００１３】
上記の半導体装置は、前記容量領域には、ｐ型の不純物を有するｐ型領域と、当該ｐ型領域に接合されｎ型の不純物を有し電圧源の正極側に接続されたｎ型領域とが設けられていることを特徴とする。  
本発明によれば、容量領域には、ｐ型の不純物を有するｐ型領域と、当該ｐ型領域に接合されｎ型の不純物を有し電圧源の正極側に接続されたｎ型領域とが設けられていることとしたので、ｐ型領域とｎ型領域との間にｐｎ接合が形成されることになる。ｐｎ接合が形成されることにより、接合容量が発生することになるため、当該接合容量をローパスフィルタの容量として利用することができる。
【００１４】
上記の半導体装置は、前記ｐ型領域は電気的に接地されている。  
本発明によれば、ｐ型領域は電気的に接地されているので、ｐｎ接合の接合容量をローパスフィルタの容量として利用することができる。
【００１５】
上記の半導体装置は、前記第１回路は高電圧回路であり、前記ｎ型領域は前記第１半導体層との間の絶縁部分に接するように配置されていることを特徴とする。  
絶縁された半導体層の一方に電圧を印加すると、当該電圧の影響により絶縁層を介して他方の半導体層が空乏化し、反転層が形成される（寄生ＭＯＳ構造）。本発明によれば、第１回路は高電圧回路であり、ｎ型領域は第１半導体層との間の絶縁部分に接するように配置されていることとしたので、反転層が形成された場合であっても、当該反転層とｎ型領域とが接合されることになる。ｐ型半導体の反転層はｎ型半導体と同様の電気的特性を示すため、ｎ型半導体同士で接合されることになり、ｎ型領域と反転層とが電気的に接続されることになる。このため、分離層の電圧源の正極側への電気的接続経路を確保することができる。
【００１６】
上記の半導体装置は、前記第１回路は高電圧回路であり、前記分離層のうち前記容量領域以外の領域はｐ型の不純物を有しており、前記容量領域はｎ型の不純物を有しており、前記容量領域は前記第１半導体層との間の絶縁部分に接するように配置されていることを特徴とする。  
本発明によれば、高電圧回路に高電圧を印加したときに、絶縁部分を挟んで分離層が空乏化し、分離層の一部に反転層が発生する。ｐ型半導体である分離層（容量領域以外の部分）の反転層であるため、ｎ型半導体と同様の電気的特性を示す。形成された反転層はｎ型半導体である容量領域と接合して電気的に接続されることになる。このため、容量層のうち反転層が形成された領域は容量領域を介して設置されることになる。このように分離層の電圧源の正極側への電気的接続経路を確保することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施の形態を説明する。  
［第１実施形態］  
図１は、本実施形態に係る半導体装置の一部の構成を模式的に示す断面図である。  
同図に示すように、半導体装置１は、支持基板２と、絶縁層３と半導体層４とを有しており、支持基板２上のほぼ全面に絶縁層３が積層され、絶縁層３上に半導体層４が積層されたＳＯＩ基板の構成になっている。
【００１８】
半導体層４は、例えばシリコンなどの半導体を主成分とする第１半導体層５、第２半導体層６及び分離層７と、これら各層を絶縁する分離絶縁層８とを有している。この半導体層４の厚さｔは１０μｍ程度になっている。
【００１９】
第１半導体層５は高周波回路が形成された回路ブロックである。第２半導体層６は例えば低周波回路が形成された回路ブロックである。分離層７はｎ型半導体層からなるブロックである。分離層７には例えばｎ型の不純物が２×１０１６ｃｍ−３程度の濃度でドーピングされている。分離層７の表面側には高濃度領域９が形成されている。
【００２０】
高濃度領域９は、ｎ型の不純物が高濃度にドーピングされたｎ型高濃度領域９ｎと、ｐ型の不純物が高濃度にドーピングされたｐ型高濃度領域９ｐとが設けられている。例えばｎ型高濃度領域９ｎは第１半導体層５側に配置されており、ｐ型高濃度領域９ｐは第２半導体層６側に配置されている。ｎ型高濃度領域９ｎにはｎ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされており、ｐ型高濃度領域９ｐにはｐ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされている。ｎ型高濃度領域９ｎは電圧源１０の正極側に接続されており、当該電圧源１０を介して電気的に接地されている。ｐ型高濃度領域９ｐは電圧源などには接続されておらず、直接電気的に接地されている。ｎ型高濃度領域９ｎは電圧源１０によって電圧が印加されたときにｐ型高濃度領域９ｐとの間で容量を形成すると共に、分離層７のうち高濃度領域９が形成されていない領域（低濃度領域）１１とｐ型高濃度領域９ｐとの界面で容量を形成している。
【００２１】
分離絶縁層８は第１半導体層５と分離層７との間、第２半導体層６と分離層７との間にそれぞれ設けられている。第１半導体層５、第２半導体層６及び分離層７が分離絶縁層８で囲まれた状態になっている。分離絶縁層８の幅（図中横方向の寸法）は１μｍ程度に形成されている。第１半導体層５、第２半導体層６、分離層７及び分離絶縁層８は絶縁層３上に同一層として形成されている。
【００２２】
図２は、本実施形態に係る半導体装置の他の構成を模式的に示す断面図である。  
同図に示すように、半導体装置２１は、支持基板２２と、絶縁層２３と半導体層２４とを有しており、支持基板２２上のほぼ全面に絶縁層２３が積層され、絶縁層２３上に半導体層２４が積層された構成になっている。
【００２３】
半導体層２４は、例えばシリコンなどの半導体を主成分とする第１半導体層２５、第２半導体層２６及び分離層２７と、これら各層を絶縁する分離絶縁層２８とを有している。この半導体層２４の厚さは１０μｍ程度になっている。
【００２４】
第１半導体層２５は高周波回路が形成された回路ブロックである。第２半導体層２６は例えば低周波回路が形成された回路ブロックである。分離層２７はｐ型半導体層からなるブロックである。分離層２７には例えばｐ型の不純物が２×１０１６ｃｍ−３程度の濃度でドーピングされている。分離層２７の表面側には高濃度領域２９が形成されている。
【００２５】
高濃度領域２９は、ｎ型の不純物が高濃度にドーピングされたｎ型高濃度領域２９ｎと、ｐ型の不純物が高濃度にドーピングされたｐ型高濃度領域２９ｐとが設けられている。例えばｎ型高濃度領域２９ｎは第２半導体層２６側に配置されており、ｐ型高濃度領域２９ｐは第１半導体層２５側に配置されている。ｎ型高濃度領域２９ｎにはｎ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされており、ｐ型高濃度領域２９ｐにはｐ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされている。ｎ型高濃度領域２９ｎは電圧源３０の正極側に接続されており、当該電圧源３０を介して電気的に接地されている。ｐ型高濃度領域２９ｐは電圧源などには接続されておらず、直接電気的に接地されている。ｎ型高濃度領域２９ｎは電圧源３０によって電圧が印加されたときにｐ型高濃度領域２９ｐとの間で容量を形成すると共に、分離層２７のうち高濃度領域２９が形成されていない領域（低濃度領域）３１との界面で容量を形成している。
【００２６】
分離絶縁層２８は第１半導体層２５と分離層２７との間、第２半導体層２６と分離層２７との間にそれぞれ設けられている。第１半導体層２５、第２半導体層２６及び分離層２７が分離絶縁層２８で囲まれた状態になっている。分離絶縁層２８の幅（図中横方向の寸法）は１μｍ程度に形成されている。第１半導体層２５、第２半導体層２６、分離層２７及び分離絶縁層２８は絶縁層２３上に同一層として形成されている。
【００２７】
図３は図１及び図２に記載の半導体装置１、２１の回路構成を示す図である。  
同図に示すように、上記の半導体装置１、２１の回路構成は２つのハイパスフィルタで１つのローパスフィルタを挟むように接続された同一の回路構成として表すことができる。
【００２８】
具体的な対応関係について説明する。図１内に電気記号として書き込まれているように、第１半導体層５は電気抵抗Ｒ１に相当する。第２半導体層６は電気抵抗Ｒ２に相当する。分離絶縁層８のうち第１半導体層５と分離層７との間に設けられている部分がコンデンサＣ１に相当する。分離絶縁層８のうち第２半導体層６と分離層７との間に設けられている部分がコンデンサＣ２に相当する。分離層７のうち低濃度領域１１は電気抵抗Ｒ３に相当する。分離層７のうち高濃度領域９については、ｐ型高濃度領域９ｐの界面、すなわちｐ型高濃度領域９ｐと低濃度領域１１との界面及びｎ型高濃度領域９ｎとｐ型高濃度領域９ｐとの界面における接合容量がコンデンサＣ３に相当する。
【００２９】
上記半導体装置１は、電気抵抗Ｒ１とコンデンサＣ１とでハイパスフィルタＨ１が構成されており、電気抵抗Ｒ２とコンデンサＣ２とでハイパスフィルタＨ２が構成されている。これに加えて、電気抵抗Ｒ３とコンデンサＣ３とでローパスフィルタＬ３が構成されている。
【００３０】
また、図２内に電気記号として書き込まれているように、第１半導体層２５は電気抵抗Ｒ１に相当する。第２半導体層２６は電気抵抗Ｒ２に相当する。分離絶縁層２８のうち第１半導体層２５と分離層２７との間に設けられている部分がコンデンサＣ１に相当する。分離絶縁層２８のうち第２半導体層２６と分離層２７との間に設けられている部分がコンデンサＣ２に相当する。分離層２７のうち低濃度領域３１は電気抵抗Ｒ３に相当する。分離層２７のうち高濃度領域２９については、ｎ型高濃度領域２９ｎの界面、すなわちｎ型高濃度領域２９ｎと低濃度領域３１との界面及びｐ型高濃度領域２９ｐとｎ型高濃度領域２９ｎとの界面における接合容量がコンデンサＣ３に相当する。
【００３１】
上記半導体装置２１は、半導体装置１と同様、電気抵抗Ｒ１とコンデンサＣ１とでハイパスフィルタＨ１が構成されており、電気抵抗Ｒ２とコンデンサＣ２とでハイパスフィルタＨ２が構成されている。これに加えて、電気抵抗Ｒ３とコンデンサＣ３とでローパスフィルタＬ３が構成されている。
【００３２】
このように、本実施形態によれば、ＳＯＩ基板に複数の回路が混載される半導体装置において、第１半導体層５、２５と第２半導体層６、２６との間に配置される分離層７、２７が電気的に接地されたｐ型高濃度領域９ｐ及びｎ型高濃度領域２９ｎを有することとしたので、第１半導体層５、２５、分離層７、２７及び第２半導体層６、２６の間でローパスフィルタ回路Ｌ３が構成されることになる。これにより、高周波をカットすることができるので、回路間のノイズ伝播を抑制することができる。
【００３３】
［第２実施形態］  
次に、本発明の第２実施形態を説明する。図４は本実施形態に係る半導体装置１０１の一部の構成を示す平面図である。  
同図に示すように、半導体装置１０１には、平面視で第１半導体層１０５が設けられた領域と、第２半導体層１０６が設けられた領域と、分離層１０７が設けられた領域と、分離絶縁層１０８が設けられた領域とが設けられている。
【００３４】
第１半導体層１０５と第２半導体層１０６とは隣接した領域に配置されており、第１半導体層１０５の周囲を囲うように分離層１０７が矩形環状に配置されている。この分離層１０７はｎ型の不純物が高濃度にドーピングされた半導体層を有するｎ型分離層１０７ｎと、ｐ型の不純物が高濃度にドーピングされた半導体層を有するｐ型分離層１０７ｐとが環方向に交互に配列されている。分離絶縁層１０８は第１半導体層１０５、第２半導体層１０６及び分離層１０７を絶縁するように、各部の周囲を埋めるように設けられている。
【００３５】
図５は図４におけるＡ−Ａ断面に沿った構成を示している。図５では分離層１０７のうちｎ型分離層１０７ｎの断面構成を示すものである。図６は図４におけるＢ−Ｂ断面に沿った構成を示している。図６では分離層１０７のうちｐ型分離層１０７ｐの断面構成を示している。
【００３６】
図５及び図６に示すように、半導体装置１０１は、支持基板１０２と、絶縁層１０３と、半導体層１０４とを有しており、支持基板１０２上のほぼ全面に絶縁層１０３が積層され、絶縁層１０３上に半導体層１０４が積層された構成になっている。すなわち、第１実施形態と同様のＳＯＩ基板の構成になっている。第１半導体層１０５には第１回路としての高電圧回路が形成されており、１００Ｖ程度の高電圧に耐圧可能となっている。第２半導体層１０６には第２回路としての低電圧回路が形成されている。第１半導体層１０５、第２半導体層１０６、分離層１０７（ｎ型分離層１０７ｎ、ｐ型分離層１０７ｐ）及び分離絶縁層１０８は半導体層１０４に同一層として設けられている。
【００３７】
ｎ型分離層１０７ｎは、図５に示すように、低濃度領域１１１及び高濃度領域１０９ｎを有している。低濃度領域１１１は、このｎ型分離層１０７ｎとｐ型分離層１０７ｐとの両領域に亘って設けられており、例えばｐ型の不純物が２×１０１６ｃｍ−３程度の濃度でドーピングされている。高濃度領域１０９ｎにはｎ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされている。高濃度領域１０９ｎは配線などを介して電気的に接地されている。ｐ型半導体である低濃度領域１１１とｎ型半導体である高濃度領域１０９ｎとの間には、ｐｎ接合による接合容量が形成されている。高濃度領域１０９ｎは、第１半導体層１０５側の分離絶縁層１０８及び第２半導体層１０６側の分離絶縁層１０８にそれぞれ接するように設けられている。
【００３８】
ｐ型分離層１０７ｐは、図６に示すように、低濃度領域１１１及び高濃度領域１０９ｐを有している。高濃度領域１０９ｐにはｐ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされている。高濃度領域１０９ｐは配線などを介して電気的に接地されている。ｐ型半導体である高濃度領域１０９ｐと、当該高濃度領域１０９ｐに隣接するｎ型半導体の高濃度領域１０９ｎとの間には、ｐｎ接合による接合容量が形成されている。したがって、本実施形態に係る半導体装置１０１の回路構成は、第１実施形態（図３）と同様、２つのハイパスフィルタで１つのローパスフィルタが挟まれるように接続された回路構成として表すことができる。高濃度領域１０９ｎは、第１半導体層１０５側の分離絶縁層１０８及び第２半導体層１０６側の分離絶縁層１０８にそれぞれ接するように設けられている。
【００３９】
次に、上記の半導体装置１０１を作動させたときの様子を説明する。  
半導体装置１０１を作動させる場合、第１半導体層１０５に形成された高電圧回路及び第２半導体層１０６に形成された低電圧回路にそれぞれ電圧を印加する。第１半導体層１０５に高電圧が印加されたとき、図７及び図８に示すように、高電圧回路に印加された電圧によって分離層１０７の低濃度領域１１１が空乏化し、反転層１１１ａが形成されることになる。反転層１１１ａは、低濃度領域１１１のうち第１半導体層１０５側の分離絶縁層１０８に接する部分に形成される。この反転層１１１ａはｐ型半導体である低濃度領域１１１に形成されるため、ｎ型半導体と同様の電気的特性を示す。
【００４０】
図７に示すように、ｎ型分離層１０７ｎが形成された領域では、高濃度領域１０９ｎと反転層１１１ａとの間が導通されることになり、反転層１１１ａの形成された領域は高濃度領域１０９ｎを介して接地されることになる。一方、図８に示すように、ｐ型分離層１０７ｐが形成された領域では、高濃度領域１０９ｐと反転層１１１ａとの間はｐｎ接合となり接合容量が発生するのみであり、電気的に導通されることはない。
【００４１】
このように、本実施形態によれば、高電圧回路に高電圧を印加した場合に分離層１０７が空乏化し反転層１１１ａが形成された場合であっても、当該反転層１１１ａと同様の電気的特性を示す高濃度領域１０９ｎとの間で電気的に接続されるので、分離層１０７の接地が確保されることになる。
【００４２】
［第３実施形態］  
次に、本発明の第３実施形態を説明する。図９は本実施形態に係る半導体装置２０１の一部の構成を示す平面図である。  
同図に示すように、半導体装置２０１には、平面視で第１半導体層２０５が設けられた領域と、第２半導体層２０６が設けられた領域と、分離層２０７が設けられた領域と、分離絶縁層２０８が設けられた領域とが設けられている。
【００４３】
第２実施形態と同様、第１半導体層２０５と第２半導体層２０６とは隣接した領域に配置されており、第１半導体層２０５の周囲を囲うように分離層２０７が矩形環状に配置されている。分離絶縁層２０８は第１半導体層２０５、第２半導体層２０６及び分離層２０７を絶縁するように、各部の周囲を埋めるように設けられている。
【００４４】
図１０は図９におけるＣ−Ｃ断面に沿った構成を示している。  
図１０に示すように、半導体装置２０１は、第２実施形態と同様、支持基板２０２と、絶縁層２０３と、半導体層２０４とを有しており、支持基板２０２上のほぼ全面に絶縁層２０３が積層され、絶縁層２０３上に半導体層２０４が積層されたＳＯＩ基板の構成になっている。第１半導体層２０５には第１回路としての高電圧回路が形成されており、１００Ｖ程度の高電圧に耐圧可能となっている。第２半導体層２０６には第２回路としての低電圧回路が形成されている。第１半導体層２０５、第２半導体層２０６、分離層２０７及び分離絶縁層２０８は半導体層２０４に同一層として設けられている。
【００４５】
分離層２０７は、図１０に示すように、低濃度領域２１１及び高濃度領域２０９を有している。低濃度領域２１１は、例えばｐ型の不純物が２×１０１６ｃｍ−３程度の濃度でドーピングされている。
【００４６】
高濃度領域２０９は、図９及び図１０に示すように、ｎ型の不純物が高濃度にドーピングされた半導体層を有するｎ型高濃度領域２０９ｎと、ｐ型の不純物が高濃度にドーピングされた半導体層を有するｐ型高濃度領域２０９ｐとが径方向に順に配列されている。すなわち、分離層２０７の内側の領域にｎ型高濃度領域２０９ｎが配置されており、分離層２０７の外側の領域にｐ型高濃度領域２０９ｐが配置されている。ｎ型高濃度領域２０９ｎにはｎ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされている。ｐ型高濃度領域２０９ｐにはｐ型の不純物が例えば２×１０１９ｃｍ−３程度の濃度でドーピングされている。
【００４７】
図１０に示すように、ｎ型高濃度領域２０９ｎは第１半導体層２０５側の分離絶縁層２０８に接するように設けられている。ｎ型高濃度領域２０９ｎは第１半導体層２０５側の分離絶縁層２０８から２μｍ程度の幅を有しており、ｐ型高濃度領域２０９ｐの幅よりも大きく形成されている。ｐ型高濃度領域２０９ｐは第２半導体層２０６側の分離絶縁層２０８に接するように設けられている。ｎ型高濃度領域２０９ｎ及びｐ型高濃度領域２０９ｐは配線などを介して電気的に接地されている。ｎ型半導体であるｎ型高濃度領域２０９ｎとｐ型半導体であるｐ型高濃度領域２０９ｐとがｐｎ接合されていることで、接合容量が形成されている。また、ｎ型半導体であるｎ型高濃度領域２０９ｎとｐ型半導体である低濃度領域２１１との間にも、ｐｎ接合による接合容量が形成されている。したがって、本実施形態に係る半導体装置２０１の回路構成は、第１実施形態（図３）と同様、２つのハイパスフィルタで１つのローパスフィルタが挟まれるように接続された回路構成として表すことができる。
【００４８】
次に、上記の半導体装置２０１を作動させたときの様子を説明する。  
半導体装置２０１を作動させる場合、第１半導体層２０５に形成された高電圧回路及び第２半導体層２０６に形成された低電圧回路にそれぞれ電圧を印加する。第１半導体層２０５に高電圧が印加されたとき、図１１に示すように、高電圧回路に印加された電圧によって分離層２０７の低濃度領域２１１が空乏化し、反転層２１１ａが形成されることになる。反転層２１１ａは、低濃度領域２１１のうち第１半導体層２０５側の分離絶縁層２０８に接する部分に形成される。この反転層２１１ａはｐ型半導体である低濃度領域２１１に形成されるため、ｎ型半導体と同様の電気的特性を示す。
【００４９】
反転層２１１ａが形成されると、高濃度領域２０９のうちｎ型高濃度領域２０９ｎが形成された領域においてｎ型領域２０９ｎと反転層２１１ａとの間が導通されることになり、当該反転層２１１ａが形成された領域において分離層２０７の接地が確保される。分離層２０７の接地が確保されることで、当該分離層２０７によって高電圧回路の影響を分離することができる。
【００５０】
このように、本実施形態によれば、高電圧回路に高電圧を印加した場合に分離層２０７が空乏化し反転層２１１ａが形成された場合であっても、当該反転層２１１ａと同様の電気的特性を示すｎ型高濃度領域２０９ｎとの間で電気的に接続されるので、分離層２０７の接地が確保されることになる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】本実施形態に係る半導体装置の他の構成を示す断面図。
【図３】本実施形態に係る半導体装置の回路構成を示す回路図。
【図４】本発明の第２実施形態に係る半導体装置の平面構成を示す図。
【図５】本実施形態に係る半導体装置の構成を示す断面図。
【図６】本実施形態に係る半導体装置の構成を示す断面図。
【図７】本実施形態に係る半導体装置の動作時の様子を示す図。
【図８】本実施形態に係る半導体装置の動作時の様子を示す図。
【図９】本発明の第３実施形態に係る半導体装置の平面構成を示す図。
【図１０】本実施形態に係る半導体装置の構成を示す断面図。
【図１１】本実施形態に係る半導体装置の動作時の様子を示す図。
【符号の説明】
【００５２】
１、２１、１０１、２０１…半導体装置  ２…支持基板  ３…絶縁層  ４…半導体層  ５…第１半導体層  ６…第２半導体層  ７…分離層  ８…分離絶縁層  ９…高濃度領域  ９ｎ…ｎ型高濃度領域  ９ｐ…ｐ型高濃度領域  １０…電圧源  １１…低濃度領域  １１１ａ、２１１ａ…反転層
【図１】
2009194030.tif 000003
【図２】
2009194030.tif 000004
【図３】
2009194030.tif 000005
【図４】
2009194030.tif 000006
【図５】
2009194030.tif 000007
【図６】
2009194030.tif 000008
【図７】
2009194030.tif 000009
【図８】
2009194030.tif 000010
【図９】
2009194030.tif 000011
【図１０】
2009194030.tif 000012
【図１１】
2009194030.tif 000013