(57)【要約】【課題】負荷電流が急激に減少する場合であっても、トランスの飽和を抑えることが可能なトランス飽和抑止回路を提供する。【解決手段】上記課題を解決するために、ＤＣ−ＤＣコンバータ１００に、一定時間前に電圧変換部により変換された電圧のピーク電圧を保持するピーク電圧保持部と、前記電圧変換部により変換された電圧が前記ピーク電圧保持部が保持する電圧を超えると第１のトランス飽和抑止信号を生成する第１トランス飽和抑止信号生成部と、２次側回路に流れる直流電圧が前記基準電圧を超えると第２のトランス飽和抑止信号を生成する第２トランス飽和抑止信号生成部と、前記直流電圧が一定となるようなパルス信号を生成するとともに、前記第１または第２のトランス飽和抑止信号を検出すると前記パルス信号をオフにするパルス生成部と、を備える。【選択図】図１
2009207303.tif 000002
【特許請求の範囲】
【請求項１】
１次側コイルと２次側コイルとを有するトランスと、
任意のパルス信号に応じてスイッチング素子を切り替えることにより第１の交流電圧を前記１次側コイルに発生させる１次側回路と、
前記２次側コイルに発生する前記第１の交流電圧に対応する電圧を直流電圧に変換する２次側回路とを有する直流電圧変換回路の前記トランスの飽和を抑止するトランス飽和抑止回路であって、
前記１次側回路に流れる電流を電圧に変換する電圧変換部と、
一定時間前に前記電圧変換部により変換された電圧のピーク電圧を保持するピーク電圧保持部と、
該ピーク電圧保持部が保持する電圧と前記電圧変換部により変換された電圧とを比較し、前記電圧変換部により変換された電圧が前記ピーク電圧保持部が保持する電圧を超えると第１のトランス飽和抑止信号を生成する第１トランス飽和抑止信号生成部と、
あらかじめ決められた基準電圧と前記直流電圧とを比較し、該直流電圧が前記基準電圧を超えると第２のトランス飽和抑止信号を生成する第２トランス飽和抑止信号生成部と、
前記直流電圧を監視し、該直流電圧が一定となるような前記パルス信号を生成するとともに、前記第１または第２のトランス飽和抑止信号を検出すると前記パルス信号をオフにするパルス生成部と、
を備えるトランス飽和抑止回路。
【請求項２】
前記パルス生成部は、任意の三角波信号を生成し、該三角波信号と前記直流電圧との比較から前記パルス信号を生成する、
ことを特徴とする請求項１に記載のトランス飽和抑止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置などに用いられるＤＣ−ＤＣコンバータ等に使用するトランスの飽和を抑止するトランス飽和抑止回路に関する。
【背景技術】
【０００２】
従来、電源装置などに用いられるＤＣ−ＤＣコンバータは、ＰＷＭ制御（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ  ｃｏｎｔｒｏｌ）等を用いて安定した出力電圧を出力するように構成されている。しかし、例えば、ＤＣ−ＤＣコンバータをモータの電源に使用する場合、負荷が変動するため２次側電流が変動する。その結果、出力電圧が不安定になる場合がある。
【０００３】
そこで、２次側電流を検出して出力電圧が一定となるように制御が行なわれる。例えば、ＤＣ−ＤＣコンバータには、ＰＷＭ制御に用いるパルス信号（以下、「ＰＷＭ信号」という）のパルス幅を１周期毎に制御するパルスバイパルス方式の回路（以下、「電流パルスバイパルス回路」という）が備えられる場合がある。
【０００４】
図３は、電流パルスバイパルス回路を備えるＤＣ−ＤＣコンバータの従来例を示す図である。
図３に示すＤＣ−ＤＣコンバータ３００は、直流電圧を交流に変換する交流変換部１１０と、交流電圧の昇降圧を行なう電圧変換部１２０と、昇降圧された交流電圧の整流・平滑化を行なう整流平滑部１３０と、ＤＣ−ＤＣコンバータ３００の動作を制御する動作制御回路１４０と、トランス飽和を抑制するトランス飽和抑止回路３０１と、を備えるハーフブリッジ方式のＤＣ−ＤＣコンバータである。
【０００５】
交流変換部１１０は、動作制御回路１４０からのＰＷＭ信号に応じて、トランジスタ１１１および１１４とトランジスタ１１２および１１３とを交互にスイッチングすることにより入力電圧Ｖｉｎを直流から交流に変換する。電圧変換部１２０は、交流変換部１１０が生成する交流電圧の昇降圧を行なう。整流平滑部１３０は、電圧変換部１２０が昇降圧した交流電圧を整流した後平滑化を行なって出力電圧Ｖｏｕｔを出力する。
【０００６】
一方、動作制御回路１４０は、三角波生成回路１４１とコンパレータ１４２と論理積回路１４３とドライブ回路１４４とで構成され、コンパレータ１４２からの出力信号（三角波信号と出力電圧Ｖｏｕｔとの比較結果であるパルス信号）とトランス飽和抑止回路３０１の出力信号の反転信号との論理積よりＰＷＭ信号を生成して各トランジスタ１１１〜１１４に出力する。
【０００７】
ここで、トランス飽和抑止回路３０１は、１次側電流ｉ１をトランス１５１を介して取得する。そして、ピークホールド回路１５６が、１次側電流ｉ１により節点ｐに発生する電圧Ｖ１を監視し、電圧Ｖ１のピーク電圧Ｖｐ（以下、「ピークホールド電圧Ｖｐ」という）を保持する。
【０００８】
また、コンパレータ１５７は、ピークホールド回路１５６が保持するピークホールド電圧Ｖｐと、節点ｒから得る電圧Ｖ２（以下、「トランス参照電圧Ｖ２」という））と、を比較して、トランス参照電圧Ｖ２がピークホールド電圧Ｖｐを超えるとＨｉｇｈ信号をパルスバイパルス回路１６２に出力する。
【０００９】
パルスバイパルス回路１６２は、コンパレータ１５７の出力信号をパルス毎に論理積回路１４３に出力する（以下、この時の出力信号を「パルス幅制限信号」という）。その結果、論理積回路１４３では、コンパレータ１４２から出力されるパルス信号とパルスバイパルス回路１６２が出力するパルス幅制限信号の反転信号との論理積が行われるため、ドライブ回路１４４が出力するＰＷＭ信号のパルス幅はパルス幅制限信号により制限される。
【００１０】
例えば、トランス飽和抑止回路３０１による制御を行なわない場合、ＤＣ−ＤＣコンバータ３００の負荷が急激に減少し、２次側電流ｉ２が急激に増大すると、動作制御回路１４０は急激な２次側電流ｉ２の増大を検知することが出来ず、増大する前の２次側電流ｉ２の値に基づいて各トランジスタ１１１〜１１４を制御してしまう。その結果、トランス１２０が飽和してしまう。
【００１１】
一方、上述のように、トランス飽和抑止３０１は、ピークホールド電圧Ｖｐを超えるトランス参照電圧Ｖ２を検出するとパルス幅制限信号を生成し、ＰＷＭ信号のパルス幅を制限する。その結果、トランス１２０の飽和を抑えることができる。
【００１２】
上述した技術に関連して、特許文献１には、スイッチング素子の電流を監視する規定電流検出回路と、スイッチング素子の電圧を監視する規定電圧検出回路を備え、当該電流または電圧が基準値を超えると、スイッチング素子を駆動するパルス幅を制限するスイッチング素子破壊防止回路について開示されている。
【００１３】
また、特許文献２には、定格値を大幅に超える第１過電流値の負荷電流を検出すると直ちにスイッチング素子を駆動するパルス幅変調信号のオンデューティを小さくして負荷電流を抑える第１過電流保護回路と、定格値を超える度合いが小さい第２過電流値が所定時間流れたことを検出するとパルス幅変調信号を生成する三角波信号の生成を停止して電源出力を停止する第２過電流保護回路と、を備えるスイッチング電源装置について開示されている。
【００１４】
また、特許文献３には、過電流を検出すると内部素子（トランジスタＱ１）に流れる電流値を制限する過電流保護回路（図９）と、過電圧を検出すると内部素子（トランジスタＱ１）をオフにして当該内部素子に流れる電流を遮断する過電圧保護回路（図１０）と、について開示されている。
【特許文献１】特開平０２−０５５５７０号公報
【特許文献２】特開２００１−１４５３３８公報
【特許文献３】特開２００２−１５３０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、ＤＣ−ＤＣコンバータ３００の負荷が急激に増加し、２次側電流ｉ２が急激に減少すると、図４に示すように、急激にトランス１２１の１次側電流ｉ１が減少する。この時、ピークホールド回路を使用したトランス飽和抑止回路の場合、ピークホールド回路は時定数を持っているため、急激な電流の変化に瞬時に追従出来ず、急激な電流の変化から一定時間は負荷変動前のピークホールド電圧Ｖｐを出力してしまう。その結果、トランス参照電圧Ｖ２が飽和するような電圧まで上昇してもピークホールド電圧Ｖｐに達さないため、トランス飽和抑止３０１によるパルスバイパルス制御が有効に機能しない。そのため、トランス１２０の飽和を抑えることができないという問題がある。
【００１６】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、負荷電流が急激に減少する場合であっても、トランスの飽和を抑えることが可能なトランス飽和抑止回路を提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本トランス飽和抑止回路は、１次側コイルと２次側コイルとを有するトランスと、任意のパルス信号に応じてスイッチング素子を切り替えることにより第１の交流電圧を前記１次側コイルに発生させる１次側回路と、前記２次側コイルに発生する前記第１の交流電圧に対応する電圧を直流電圧に変換する２次側回路とを有する直流電圧変換回路の前記トランスの飽和を抑止するトランス飽和抑止回路であって、前記１次側回路に流れる電流を電圧に変換する電圧変換部と、一定時間前に前記電圧変換部により変換された電圧のピーク電圧を保持するピーク電圧保持部と、該ピーク電圧保持部が保持する電圧と前記電圧変換部により変換された電圧とを比較し、前記電圧変換部により変換された電圧が前記ピーク電圧保持部が保持する電圧を超えると第１のトランス飽和抑止信号を生成する第１トランス飽和抑止信号生成部と、あらかじめ決められた基準電圧と前記直流電圧とを比較し、該直流電圧が前記基準電圧を超えると第２のトランス飽和抑止信号を生成する第２トランス飽和抑止信号生成部と、前記直流電圧を監視し、該直流電圧が一定となるような前記パルス信号を生成するとともに、前記第１または第２のトランス飽和抑止信号を検出すると前記パルス信号をオフにするパルス生成部と、を備える。
【００１８】
本トランス飽和抑止回路によると、前記第１トランス飽和抑止信号生成部は、前記ピーク電圧保持部が保持する電圧と前記電圧変換部により変換された電圧とを比較し、前記電圧変換部により変換された電圧が前記ピーク電圧保持部が保持する電圧を超えると第１のトランス飽和抑止信号を生成するので、例えば、前記１次側回路に流れる電流が増加しても、前記パルス生成部が第１のトランス飽和抑止信号を検出している間はパルス信号をオフにするので、前記１次側回路で発生する過渡電流を抑止する。
【００１９】
また、前記第２トランス飽和抑止信号生成部は、あらかじめ決められた基準電圧と前記直流電圧とを比較し、該直流電圧が前記基準電圧を超えると第２のトランス飽和抑止信号を生成するので、例えば、前記直流電圧変換回路の負荷電流が急激に減少して第１のトランス飽和抑止信号が当該変化に追従できない場合でも、前記パルス生成部が第２のトランス飽和抑止信号を検出している間はパルス信号をオフにするので、前記１次側回路で発生する過渡電流を抑止する。
【００２０】
その結果、負荷が急激に減少する場合であっても、トランスの飽和を抑えることが可能となる。
また、前記パルス生成部は、任意の三角波信号を生成し、該三角波信号と前記直流電圧との比較から前記パルス信号を生成する、ようにしても同様の効果を得る。
【発明の効果】
【００２１】
以上に説明したように、本発明によると、負荷が急激に増加し、負荷電流が急激に減少する場合であっても、トランスの飽和を抑えることが可能な過電流制御回路を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について、図１および図２に基づいて説明する。
図１は、本実施例に係るパルスバイパルス制御を行なうトランス飽和抑止回路を備えるＤＣ−ＤＣコンバータの構成例を示す図である。
【００２３】
図１に示すＤＣ−ＤＣコンバータ１００は、直流電圧を交流に変換する交流変換部１１０と、交流電圧の昇降圧を行なう電圧変換部１２０と、昇降圧された交流電圧の整流・平滑化を行なう整流平滑部１３０と、ＤＣ−ＤＣコンバータ１００の動作を制御する動作制御回路１４０と、トランスの飽和を抑制するトランス飽和抑止回路１５０と、を備えるフルブリッジ方式のＤＣ−ＤＣコンバータである。
【００２４】
ここで、交流変換部１１０は、直列に接続したｎ型ＭＯＳトランジスタ１１１および１１２と、同じく直列に接続したｎ型ＭＯＳトランジスタ１１３および１１４と、を入力端子ａｂ間に並列に接続した回路で構成される。
【００２５】
電圧変換部１２０は、トランス１２１で構成される。トランス１２１の１次側には、交流変換部１１０の節点ｍ−ｎ間から得る交流電圧が入力される。なお、図１に示すように、トランジスタ１１１−１１２間を節点ｍ、トランジスタ１１３−１１４間を節点ｎとする。
【００２６】
整流平滑部１３０は、カソード側をそれぞれトランス１２１の２次側端子に接続し、アノード側を出力端子ｄに接続するダイオード１３１および１３２と、トランス１２１のセンタータップ−出力端子ｃ間に接続されるコイル１３３と、出力端子ｃ−ｄ間に接続されるコンデンサ１３４と、で構成される。
【００２７】
動作制御回路１４０は、三角波信号を生成する三角波生成回路１４１と、三角波信号と出力電圧Ｖｏｕｔとを比較するコンパレータ１４２と、コンパレータ１４２の出力とトランス飽和抑止回路１５０の反転出力との論理積の結果を出力する論理積回路１４３と、論理積回路１４３の出力信号に同期してトランジスタ１１１〜１１４のＯＮ／ＯＦＦを制御するＰＷＭ信号を各トランジスタのゲートに出力するドライブ回路１４４と、で構成される。
【００２８】
トランス飽和抑止回路１５０は、端子ｍ−トランス１２１間に挿入されたトランス１５１と、トランス１５１の２次側一方の端子とカソード側を接続するダイオード１５２と、ダイオード１５２のアノード側とアノード側を接続するツェナダイオード１５３と、ツェナダイオード１５３のカソード−グランド間に挿入される抵抗１５４と、ダイオード１５２−ツェナダイオード１５３間の節点ｏとグランドとの間に挿入された抵抗１５５と、ダイオード１５２−ツェナダイオード１５３間の節点ｐと入力側を接続し節点ｐから得る電圧のピーク電圧を保持するピークホールド回路１５６（ピーク電圧保持部）と、ピークホールド回路１５６から得るピークホールド電圧とツェナダイオード１５３と抵抗１５４との間の節点ｒから得る電圧とを比較するコンパレータ１５７（第１トランス飽和抑止信号生成部）と、出力電圧Ｖｏｕｔを分圧するために直列に接続した抵抗１５８および１５９と、節点ｓから得る電圧Ｖ３（以下、「出力参照電圧Ｖ３」という）とパルス幅制限基準電圧Ｖｒｅｆとを比較するコンパレータ１６０（第２トランス飽和抑止信号生成部）と、コンパレータ１５７と１６０の出力の論理和をパルスバイパルス回路１６２に出力する論理和回路１６１と、論理和回路１６１からの出力に応じてパルス幅を制限するパルス幅制限信号を生成し論理積回路１４３に出力するパルスバイパルス回路１６２と、で構成される。
【００２９】
なお、動作制御回路１４０と論理和回路１６１とパルスバイパルス回路１６２とでパルス生成回路を形成している。
交流変換部１１０は、動作制御回路１４０が生成するＰＷＭ信号が、トランジスタ１１１および１１４のゲートと、トランジスタ１１２および１１３のゲートと、に入力される。そして、トランジスタ１１１および１１４とトランジスタ１１２および１１３とＯＮ／ＯＦＦを交互に切り替えることにより直流の入力電圧Ｖｉｎから交流電圧を生成する。
【００３０】
電圧変換部１２０は、節点ｍ−ｎ間から得る交流電圧を一定の割合で昇圧する。整流平滑部１３０は、電圧変換部１２０が昇圧した交流電圧を全波整流し平滑化して出力電圧Ｖｏｕｔを出力する。
【００３１】
一方、動作制御回路１４０は、出力電圧Ｖｏｕｔに基づいてＰＷＭ信号を生成して交流変換部１１０のトランジスタ１１１〜１１４のＯＮ／ＯＦＦを操作する。コンパレータ１４２は、三角波生成回路１４１が生成する三角波信号と出力電圧Ｖｏｕｔとを比較し、三角波振幅＞出力電圧Ｖｏｕｔの場合にＨｉｇｈとなるパルス信号を生成する。さらに、論理積回路１４３は、コンパレータ１４２が出力するパルス信号と、トランス飽和抑止回路１５０が出力するパルス幅制限信号の反転信号と、の論理積によりＰＷＭ信号を生成する。ドライブ回路１４４は、各トランジスタ１１１〜１１４のゲートにＰＷＭ信号を出力する。
【００３２】
ここで、トランス飽和抑止回路１５０は、ＰＷＭ信号のパルス幅を制限するパルス幅制限信号を生成する。ピークホールド回路１５６が、１次側電流ｉ１をトランス１５１を介して得ると、ピークホールド回路１５６は、トランス１５１を介して得る１次側電流ｉ１により節点ｐで発生する電圧ｖ１を監視し、電圧Ｖ１のピーク電圧（ピークホールド電圧Ｖｐ）を保持する。なお、本実施例では、抵抗とコンデンサとで構成する一般的なピークホールド回路を使用する。
【００３３】
コンパレータ１５７は、ピークホールド回路１５６が保持するピークホールド電圧Ｖｐと、節点ｒから得るトランス参照電圧Ｖ２と、を比較して、トランス参照電圧Ｖ２がピークホールド電圧Ｖｐを超えるとＨｉｇｈ信号を出力する。
【００３４】
一方、コンパレータ１６０は、出力電圧Ｖｏｕｔを抵抗１５８および１５９により所定の割合に分圧して得る節点ｓの出力参照電圧Ｖ３と、パルス幅制限基準電圧Ｖｒｅｆと、を比較し、出力参照電圧Ｖ３がパルス幅制限基準電圧Ｖｒｅｆを超えるとＨｉｇｈ信号を出力する。
【００３５】
論理和回路１６１は、コンパレータ１５７の出力信号とコンパレータ１６０の出力信号との論理和の結果をパルスバイパルス回路１６２に出力する。パルスバイパルス回路１６２は、論理和回路１６１からの出力信号を、コンパレータ１４２から出力されるパルス信号に同期して、動作制御回路１４０に出力する。  なお、図１に示したトランス飽和抑止回路１５０では、チェナーダイオード１５３を使用した場合を示したが、チェナーダイオード１５３を使用しなくても動作可能である。チェナーダイオード１５３を使用しない場合でも、本実施例に係るＤＣ−ＤＣコンバータ１００と同様の効果を得ることができる。
【００３６】
次に、本実施例に係るトランス飽和抑止回路１５０の動作を説明する。
図２の（ａ）に示す波形は、本実施例に係るトランス飽和抑止回路１５０によるパルスバイパルス制御を行なわない場合に、ＤＣ−ＤＣコンバータ１００の負荷が急激に増大し、２次側電流ｉ２が急激に減少したときのトランス参照電圧Ｖ２の波形を示している。また、（ｂ）は、本実施例に係るトランス飽和抑止回路１５０による制御を行なった場合に、ＤＣ−ＤＣコンバータ１００の負荷が急激に増大し、２次側電流ｉ２が急激に減少したときのトランス参照電圧Ｖ２の波形を示している。
【００３７】
なお、図２の（ａ）および（ｂ）における一点波線はピークホールド電圧Ｖｐを示し、二点波線はパルス幅制限基準電圧Ｖｒｅｆを示す。また、波線は出力参照電圧Ｖ３を示す。
【００３８】
ＤＣ−ＤＣコンバータ１００の負荷が急激に減少した場合は、従来と同様に、第１トランス飽和抑止信号生成部としてのコンパレータ１５７によりトランス１２１の飽和を防止する。
【００３９】
具体的には、第１のピークホールド回路１５６が保持するピークホールド電圧Ｖｐと、節点ｒから得るトランス参照電圧Ｖ２と、を比較して、トランス参照電圧Ｖ２がピークホールド電圧Ｖｐを超えるとＨｉｇｈ信号を出力する。その結果、パルスバイパルス回路１６２からＨｉｇｈ信号が出力されて、反転されたＬｏｗ信号が論理積回路１４３に入力されるため、それ以後のＰＷＭ信号は強制的にＬｏｗとなる。すなわち、強制的にトランジスタ１１１および１１４または１１２および１１３がＯＦＦになるので、トランス１２１の飽和を抑えることができる。
【００４０】
ＤＣ−ＤＣコンバータ１００の負荷が急激に増大した場合は、図２の（ａ）に示すように、過渡的に負荷電圧すなわち出力電圧Ｖｏｕｔが上昇することからコンパレータ１６０によりトランス１２１の飽和を防止する。
【００４１】
具体的には、コンパレータ１６０が、パルス幅制限基準電圧Ｖｒｅｆと出力参照電圧Ｖ３とを比較し、出力参照電圧Ｖ３がパルス幅制限基準電圧Ｖｒｅｆを超えると、Ｈｉｇｈ信号を出力する。その結果、パルスバイパルス回路１６２からＨｉｇｈ信号が出力されて、反転されたＬｏｗ信号が論理積回路１４３に入力されるため、それ以後のＰＷＭ信号は強制的にＬｏｗとなる。そして、強制的にトランジスタ１１１および１１４または１１２および１１３がＯＦＦになる。
【００４２】
以上のように、本実施例に係るトランス飽和抑止回路１５０では、負荷が急激に低下する場合でも、トランス１２１の飽和を抑えることが可能となる。
以上の説明では、本実施例に係るトランス飽和抑止回路をフルブリッジ方式のＤＣ−ＤＣコンバータに使用した場合について説明したが、例えば、シングルエンディッドフォワード方式、プッシュプル方式、ハーフブリッジ方式、シングルエンディッドフライバック方式、降圧チョッパ方式、昇圧チョッパ方式などのＤＣ−ＤＣコンバータにも適用できるのは当然である。
【図面の簡単な説明】
【００４３】
【図１】本実施例に係るパルスバイパルス制御を行なうトランス飽和抑止回路を備えるＤＣ−ＤＣコンバータの構成例を示す図である。
【図２】本実施例に係るトランス飽和抑止回路の動作を説明する図である。
【図３】電流パルスバイパルス回路を備えるＤＣ−ＤＣコンバータの従来例を示す図である。
【図４】図３に示したトランス飽和抑止回路の動作を説明する図である。
【符号の説明】
【００４４】
１００    ・・・  ＤＣ−ＤＣコンバータ
１１０    ・・・  交流変換部１１０
１２０    ・・・  電圧変換部
１３０    ・・・  整流平滑部
１４０    ・・・  動作制御回路
１５０    ・・・  トランス飽和抑止回路
【図１】
2009207303.tif 000003
【図３】
2009207303.tif 000004
【図４】
2009207303.tif 000005
【図２】
2009207303.tif 000006