(57)【要約】【課題】  簡易な製造方法で且つ工程数の増加を最小限に抑制しながらも、半導体基板中への金属の拡散防止を可能とする半導体装置の製造方法を提供する。【解決手段】  半導体基板１の外周部に、金属拡散の防止機能を有する第１材料膜２及び第２材料膜３、第１薬液に対するエッチングレートが第１材料膜２よりも十分遅く、且つ、第２薬液に対するエッチングレートが第２材料膜３よりも十分遅い第３材料膜４、をこの順に順次成膜する。その後、溝構造を形成した後、埋め込み用絶縁膜６を成膜し、平坦化処理を行う。その後、第２薬液を用いて主面側に形成された第１材料膜２が露出するまで主面側の第２材料膜３をウェットエッチング除去し、さらに第１薬液を用いて主面側に半導体基板面が露出するまで主面側の第１材料膜２をウェットエッチング除去する。【選択図】        図１
2009059903.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の少なくとも主面側と裏面側に、金属拡散の防止機能を有する第１材料膜と、金属拡散の防止機能を有し、前記第１材料膜とは材料の異なる第２材料膜と、第１薬液に対するエッチングレートが前記第１材料膜よりも遅く、且つ、第２薬液に対するエッチングレートが前記第２材料膜よりも遅い第３材料膜と、をこの順に順次成膜する第１工程と、
前記第１工程終了後、前記第１材料膜、前記第２材料膜、及び前記第３材料膜の積層構造を前記半導体基板の主面側において所定のパターニング形状にパターニングして、前記主面側において一部の前記半導体基板面を露出させる第２工程と、
前記第２工程終了後、前記主面側に残存された前記第３材料膜をエッチング除去するとともに、前記主面側において露出された前記半導体基板に対してドライエッチング処理を行って溝構造を形成する第３工程と、
前記第３工程終了後、前記主面側の全面に、前記第２材料膜とは材料の異なる埋め込み用絶縁膜を成膜する第４工程と、
前記第４工程終了後、前記主面側において前記第２材料膜の表面が露出するまで前記主面側に対して平坦化処理を行う第５工程と、
前記第５工程終了後、前記第２薬液を用いてウェットエッチング処理を行って、前記主面側に形成された前記第１材料膜が露出するまで前記主面側の前記第２材料膜をエッチング除去する第６工程と、
前記第６工程終了後、前記第１薬液を用いてウェットエッチング処理を行って、前記主面側に前記半導体基板面が露出するまで前記主面側の前記第１材料膜をエッチング除去する第７工程と、を有し、
前記第１工程が、前記第６工程及び前記第７工程によって前記第３材料膜がエッチングされる膜厚よりも厚く、前記第３材料膜を成膜することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１材料膜がシリコン酸化膜であり、
前記第２材料膜がシリコン窒化膜であり、
前記第３材料膜がポリシリコン膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１工程が、
前記第１材料膜を熱酸化法で成膜し、
前記第２材料膜及び前記第３材料膜を減圧ＣＶＤ法で成膜することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１薬液が低濃度のＨＦ水溶液であり、
前記第２薬液がリン酸溶液であることを特徴とする請求項２または３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に半導体基板の裏面からの重金属汚染を防止する構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば半導体集積回路であるＣＰＵ（中央演算処理装置）、メモリ素子および固体撮像素子などの半導体デバイスは、単結晶シリコンを素材とする半導体基板主面に各種回路素子（半導体装置）を形成することによって製造されている。このような従来の半導体デバイスの製造において、半導体基板内部に金属、特に重金属などの不純物が混入していると、製造された半導体デバイスの品質や特性が著しく低下してしまう。例えば、固体撮像素子においては、半導体基板中に重金属汚染物が存在すると欠陥を生成・誘発し、固体撮像素子のトランジスタ特性、暗時特性を劣化させる要因となる。
【０００３】
特に、近年では、配線抵抗の低減化を図るべく、配線材料として従来のＡｌ（アルミニウム）に替えてＣｕ（銅）が利用される傾向にある。ＣｕはＡｌに比べて抵抗率が低いため、Ｃｕを配線材料に用いることで、配線抵抗を小さくすることができる反面、拡散係数が大きいため、半導体基板中にＣｕが拡散し、前述の特性劣化を誘発する懸念が高まる。従って、特に拡散係数が大きい金属材料を用いて半導体装置を製造する場合に際しては、当該金属材料が半導体基板内に拡散しないように措置を施す必要がある。かかる措置を施した従来の半導体装置の製造方法の一例として、下記特許文献１及び２に記載の方法が開示されている。以下、これらの方法につき、図面を参照して説明する。
【０００４】
図３は、下記特許文献１に記載の半導体装置の製造方法を製造工程順に示した概略断面図である。
【０００５】
図３（ａ）に示すように、まず、主面側にＳＴＩ（Shallow Trench Isolation）構造の素子分離領域とチップ領域を形成した半導体基板１０１の全表面に熱酸化などによりシリコン酸化膜１０２を形成する。次に、シリコン酸化膜１０２上にシリコン窒化膜１０３を例えばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により堆積させる。次に、シリコン窒化膜１０３上にポリシリコン膜１０４をＬＰＣＶＤ法などにより堆積させ、さらにポリシリコン膜１０４上にシリコン窒化膜１０５をＬＰＣＶＤ法などにより堆積させる。
【０００６】
次に、図３（ｂ）に示すように、半導体基板１０１主面のシリコン窒化膜１０５上にフォトレジスト１０６を塗布し、これをパターニングして半導体基板１０１の周辺部のフォトレジスト１０６を除去する。そして、このパターニングされたフォトレジスト１０６をマスクにして、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法などの異方性エッチングにより半導体基板１０１の主面周辺部、外周面及び裏面に露出したシリコン窒化膜１０５を除去する。すなわち、主面の周辺部を除いたチップ形成領域にはシリコン窒化膜１０５及びその上のフォトレジスト１０６が被覆されている（図３（ｂ）参照）。
【０００７】
次に、図３（ｃ）に示すように、フォトレジスト１０６を除去した後、熱処理工程によって半導体基板１０１の主面周辺部、外周面及び裏面のポリシリコン膜１０４を酸化させてシリコン酸化膜１０７を形成する。
【０００８】
次に、図３（ｄ）に示すように、シリコン窒化膜１０５を除去した後、ドライエッチング法などによってシリコン窒化膜１０５に被覆されていた当該シリコン窒化膜１０５下層のポリシリコン膜１０４を除去し、シリコン窒化膜１０３を部分的に露出させる。
【０００９】
次に、図３（ｅ）に示すように、半導体基板１０１の主面周辺部、外周面及び裏面に被覆されたシリコン酸化膜１０７をマスクとし、露出されたシリコン窒化膜１０３をリン酸等を用いて除去する。
【００１０】
かかる工程を経ることで、主面側のチップ領域を除く半導体基板１０１の主面周辺部、外周面及び裏面には、シリコン窒化膜１０３並びにシリコン酸化膜１０７が残存する。これらのシリコン窒化膜１０３及びシリコン酸化膜１０７によって、Ｃｕ等の金属が半導体基板１０１内に拡散するのを防止することができる。すなわち、当該膜１０３及び１０７は、金属汚染を防止する保護絶縁膜として機能する。
【００１１】
また、図４は、下記特許文献２に記載の半導体装置の製造方法を製造工程順に示した概略断面図である。
【００１２】
まず、図４（ａ）に示す半導体基板２０１上に、１０〜２０ｎｍ程度のシリコン酸化膜２０２を形成し、さらにその上に３００ｎｍ程度のシリコン窒化膜２０３を形成する。このとき、図４（ｂ）に示すように、シリコン酸化膜２０２及びシリコン窒化膜２０３を半導体基板２０１の主面だけでなく裏面にも形成させる（便宜上、図面上半導体基板２０１の上方を主面側、下方を裏面側とする）。
【００１３】
次に、図４（ｃ）に示すように、半導体基板２０１の主面側のシリコン窒化膜２０３上にフォトレジスト２０４を形成し、これをパターニングする。
【００１４】
次に、図４（ｄ）に示すように、ＲＩＥ等のドライエッチング法により、フォトレジスト２０４をマスクとして主面側のシリコン窒化膜２０３とシリコン酸化膜２０２と半導体基板２０１をエッチングし、フォトレジスト２０４を剥離して溝パターンを形成した後、全面にシリコン酸化膜２０５を堆積し、溝パターンにシリコン酸化膜２０５を埋め込む。
【００１５】
次に、図４（ｅ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）技術を使って、シリコン窒化膜２０３が露出後所定の膜厚になるまでシリコン酸化膜２０５及びシリコン窒化膜２０３をエッチング・研磨することにより表面を平坦化する。
【００１６】
次に、図４（ｆ）に示すように、シリコン窒化膜２０３を選択的にエッチング除去する。このとき、シリコン酸化膜２０５を除去せずにシリコン窒化膜２０３のみを選択的に除去すべく、高温のリン酸溶液に所定の時間浸漬する。この際、主面側のシリコン窒化膜２０３だけでなく、裏面側のシリコン窒化膜２０３もエッチング除去されるが、シリコン窒化膜２０３の膜厚は主面側に比べて裏面側の方が３倍程度厚いために、前述した所定の時間のリン酸溶液によるエッチングを行っても裏面のシリコン窒化膜２０３はすべてエッチング除去されずに１００ｎｍ程度残存する。
【００１７】
最後に、図４（ｇ）に示すように、低濃度のＨＦ水溶液などにより表面のシリコン酸化膜２０２をエッチング除去し、半導体基板２０１上にＳＴＩ構造を形成する。この際、半導体基板２０１の裏面はシリコン酸化膜２０２及びシリコン窒化膜２０３によって被覆されている。
【００１８】
特許文献２に記載の方法を用いた場合においても、半導体基板２０１の裏面側にシリコン酸化膜２０２及びシリコン窒化膜２０３を残存させることができる。これによって、Ｃｕ等の金属が半導体基板２０１内に拡散するのを防止することができる。
【００１９】
【特許文献１】特開２０００−９１１７５号公報
【特許文献２】特開２００１−４４１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上述した特許文献１及び２の方法によれば、半導体基板内に金属が拡散するのを防止することができる。
【００２１】
しかしながら、特許文献１に記載の方法の場合、半導体基板の主面周辺部、外周面及び裏面をシリコン窒化膜１０３並びにシリコン酸化膜１０７によって被覆させるために、ポリシリコン膜１０４、シリコン窒化膜１０５、フォトレジスト１０６を塗布して行うフォトリソグラフィ工程、その後のポリシリコン膜１０４の酸化工程が必要であり、通常のＳＴＩ構造の形成方法に対して追加的に多くの工程を必要とするという問題を有する。特に、特許文献１に記載の方法は、あらかじめＳＴＩ構造を形成した後に、ポリシリコン膜１０４及びシリコン窒化膜１０５の形成を必要とするものであるところ、これらの膜１０４及び１０５の成膜工程は、ＳＴＩ構造を形成する際に必要とされるものではなく、保護絶縁膜の形成のためだけに必要な工程であり、これらの工程の存在により製造コスト増加に繋がる要因ともなり得る。
【００２２】
また、特許文献２に記載の方法の場合、主面側に成膜されたシリコン酸化膜２０５の表面を平坦化した後、図４（ｆ）に示すように、主面側のシリコン窒化膜２０３を完全にエッチング除去しながら、裏面側のシリコン窒化膜２０３については完全には除去することなく所定の膜厚分残存させる必要がある。このため、半導体基板２０１の主面側と裏面側のシリコン窒化膜２０３の膜厚バランスに対して相当の膜厚制御性が必要とされる問題点を有している。特に主面側のシリコン窒化膜２０３の膜厚はＣＭＰ研磨時の表面パターン密度により影響を受け易く、局所的に残膜量が大きいパターンに対してリン酸浸漬時間の下限時間が律速される。すなわち、裏面側のシリコン窒化膜２０３の残膜量が上記下限時間によるエッチング量により一意的に決定される。従って、エッチング時において、金属汚染物の半導体基板内への拡散防止効果の発現に必要な膜厚を残存させる制御を行うのが困難となる。
【００２３】
本発明は、上記の問題点に鑑み、簡易な製造方法で且つ工程数の増加を最小限に抑制しながらも、半導体基板中への金属の拡散防止を可能とする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体基板の少なくとも主面側と裏面側に、金属拡散の防止機能を有する第１材料膜と、金属拡散の防止機能を有し、前記第１材料膜とは材料の異なる第２材料膜と、第１薬液に対するエッチングレートが前記第１材料膜よりも十分遅く、且つ、第２薬液に対するエッチングレートが前記第２材料膜よりも十分遅い第３材料膜と、をこの順に順次成膜する第１工程と、前記第１工程終了後、前記第１材料膜、前記第２材料膜、及び前記第３材料膜の積層構造を前記半導体基板の主面側において所定のパターニング形状にパターニングして、前記主面側において一部の前記半導体基板面を露出させる第２工程と、前記第２工程終了後、前記主面側に残存された前記第３材料膜をエッチング除去するとともに、前記主面側において露出された前記半導体基板に対してドライエッチング処理を行って溝構造を形成する第３工程と、前記第３工程終了後、前記主面側の全面に前記第２材料膜とは材料の異なる埋め込み用絶縁膜を成膜する第４工程と、前記第４工程終了後、前記主面側において前記第２材料膜の表面が露出するまで前記主面側に対して平坦化処理を行う第５工程と、前記第５工程終了後、前記第２薬液を用いてウェットエッチング処理を行って、前記主面側に形成された前記第１材料膜が露出するまで前記主面側の前記第２材料膜をエッチング除去する第６工程と、前記第６工程終了後、前記第１薬液を用いてウェットエッチング処理を行って、前記主面側に前記半導体基板面が露出するまで前記主面側の前記第１材料膜をエッチング除去する第７工程と、を有し、前記第１工程が、前記第６工程及び前記第７工程によって前記第３材料膜がエッチングされる膜厚よりも厚く、前記第３材料膜を成膜することを第１の特徴とする。
【００２５】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、第１工程において主面側のみならず裏面側にも第１、第２、及び第３材料膜が成膜される。そして、第２工程において主面側をパターニングした後、第３工程において半導体基板上に溝構造を形成する。このとき、半導体基板の主面側以外の領域、例えば裏面側には、依然として第１〜第３材料膜が成膜された状態を維持する。一方、主面側の第３材料膜は第３工程において除去されるため、溝構造が形成されていない領域には第１及び第２材料膜が成膜される状態となる。
【００２６】
その後、第４工程において溝構造内を含む全面に埋め込み絶縁膜を成膜した後、第５工程において平坦化処理を実行する。この時点においても、依然として、半導体基板の主面側以外の領域、例えば裏面側には、第１〜第３材料膜が成膜された状態が維持されている。そして、第６工程において主面側の第２材料膜を、第７工程において主面側の第１材料膜をそれぞれウェットエッチング処理によってエッチング除去する。
【００２７】
ここで、上記の通り、第５工程実行後において、主面側以外の領域には、第１〜第３材料膜が成膜されており、これらのうち最も外側には第３材料膜が、以下内側、すなわち半導体基板側に向かって、第２材料膜、第１材料膜、の順に成膜されている。一方、主面側においては、溝構造部分には埋め込み用絶縁膜が成膜され、溝構造以外の部分には第２材料膜及び第１材料膜が外側から内側（半導体基板側）に向かってこの順に成膜されている。このような状態の下で、第２薬液を用いてウェットエッチング処理を行って主面側の第２材料膜をエッチング除去すると、主面側以外の領域には、最も外側に第２薬液に対するエッチングレートが第２材料膜よりも遅い第３材料膜が成膜されているため、第３材料膜の内側に成膜されている第２材料膜の膜厚の減少を気にすることなく、第６工程に係るエッチング処理を行うことができる。
【００２８】
これにより、第６工程終了後には、依然として主面側以外の領域に第３材料膜が残存した状態が維持される。このような状態の下で、第７工程において、第１薬液を用いてウェットエッチング処理を行って主面側の第１材料膜をエッチング除去すると、主面側以外の領域には、最も外側に第１薬液に対するエッチングレートが第１材料膜よりも遅い第３材料膜が未だ残存して成膜されているため、第３材料膜の内側に成膜されている第１材料膜の膜厚の減少を気にすることなく、第７工程に係るエッチング処理を行うことができる。
【００２９】
すなわち、本発明に係る半導体装置の製造方法の上記第１の特徴によれば、金属拡散防止用の材料膜を成膜するためだけに追加的にフォトリソグラフィ工程等を別途追加する必要がなく、従来のＳＴＩ構造を形成する工程と同様の工程で半導体基板の側面及び裏面側に金属拡散防止用の材料膜を成膜することができる。
【００３０】
また、第６工程及び第７工程に係るウェットエッチング処理工程において、主面側の最も外側に成膜されている本来エッチング除去したい膜材料（第６工程の場合は第２材料膜、第７工程の場合は第１材料膜）と、側面及び裏面側の最も外側に成膜されている膜材料（第３材料膜）とが異なる材料である。このため、これらの膜材料のエッチングレートの相違を利用することで、残存させたい側面並びに裏面側の膜材料の膜減りを厳密に注意しながらエッチング制御を行うことなく、エッチング除去したい主面側の膜材料のみを選択的にエッチング除去することができる。すなわち、側面及び裏面側において第３材料膜の内側に成膜されている第１及び第２材料膜の膜減りを考慮する必要がない。従って、特許文献２に記載の方法のように、拡散防止機能を奏するのに必要な膜厚を裏面側に残存させるための細かいエッチング制御が不要となる。
【００３１】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第１材料膜がシリコン酸化膜であり、前記第２材料膜がシリコン窒化膜であり、前記第３材料膜がポリシリコン膜であることを第２の特徴とする。
【００３２】
また、本発明に係る半導体装置の製造方法は、上記第２の特徴に加えて、前記第１工程が、前記第１材料膜を熱酸化法で成膜し、前記第２材料膜及び前記第３材料膜を減圧ＣＶＤ法で成膜することを第３の特徴とする。
【００３３】
本発明に係る半導体装置の製造方法の上記第３の特徴によれば、半導体基板の主面側のみならず側面、及び裏面側にも第１〜第３材料膜を成膜させることができる。
【００３４】
また、本発明に係る半導体装置の製造方法は、上記第２または第３の特徴に加えて、前記第１薬液が低濃度のＨＦ水溶液であり、前記第２薬液がリン酸溶液であることを第４の特徴とする。
【発明の効果】
【００３５】
本発明の構成によれば、簡易な製造方法で且つ工程数の増加を最小限に抑制しながらも、半導体基板中への金属の拡散防止効果を有する半導体装置を製造することができる。従って、例えば拡散係数の高いＣｕ等の金属材料を配線材料に利用した場合であっても、半導体基板内への金属拡散が生じるのを容易に防ぐことができる。
【発明を実施するための最良の形態】
【００３６】
以下において、本発明に係る半導体装置の製造方法（以下、適宜「本発明方法」と称する）の実施形態について図１及び図２を参照して説明する。
【００３７】
図１は、本発明方法に基づいて半導体装置を製造する際の各工程における概略断面構造図であり、工程毎に図１（ａ）〜（ｉ）に分けて図示している。また、図２は、本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図２に示されるフローチャートの各ステップを表すものとする。
【００３８】
なお、図１に示される概略断面構造図は、模式的に図示されたものであり、図面上の縮尺と実際の縮尺とは必ずしも一致するものではない。
【００３９】
まず、図１（ａ）に示される半導体基板１上に、８００〜１０００℃の熱酸化によって１０〜２０ｎｍ程度のシリコン酸化膜２を成膜し（ステップ＃１）、さらにその上にＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition：減圧ＣＶＤ）法によって１００〜２５０ｎｍ程度のシリコン窒化膜３を成膜し（ステップ＃２）、さらにその上にＬＰＣＶＤ法によって５０〜１００ｎｍ程度のポリシリコン膜４を形成する（ステップ＃３）。ステップ＃１〜＃３を経ることで、図１（ｂ）に示されるように、シリコン酸化膜２、シリコン窒化膜３、並びにポリシリコン膜４はそれぞれ半導体基板１の主面側だけでなく、側面及び裏面側にも形成される。なお、以下では、便宜上図１において、紙面上半導体基板１の上方を主面側、下方を裏面側と称する。
【００４０】
次に、図１（ｃ）に示すように、主面側に形成されたのポリシリコン膜４上にフォトレジスト５を形成し、所望のパターンを形成する。（ステップ＃４）。なお、ステップ＃３とステップ＃４の間に、ポリシリコン膜４上に無機物又は有機物で構成されるフォト露光処理用反射防止膜を成膜した後、フォトレジスト５を形成し、パターニング処理を行っても良い。
【００４１】
次に、図１（ｄ）に示すように、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチング法を用いて、フォトレジスト５をマスクとして主面側のポリシリコン膜４、シリコン窒化膜３、並びにシリコン酸化膜２をそれぞれエッチング除去する（ステップ＃５）。
【００４２】
次に、図１（ｅ）に示すように、フォトレジスト５を除去した後（ステップ＃６）、全面をドライエッチングする。なお、実際には、半導体基板１とシリコン窒化膜３上のポリシリコン膜４が同時にエッチングされ、ポリシリコン膜４が完全に除去された後、当該ポリシリコン膜４の下層に形成されていたシリコン窒化膜３並びにその下層のシリコン酸化膜２がマスク材料として機能する。そして、これらのシリコン窒化膜３及びシリコン酸化膜２をマスクとして半導体基板１をドライエッチングによりエッチングすることで、溝パターンを形成する（ステップ＃７）。
【００４３】
次に、図１（ｆ）に示すように、シリコン酸化膜６を、例えば高密度プラズマＣＶＤ法により主面側全面に堆積し、溝パターンにシリコン酸化膜６を埋め込む（ステップ＃８）。ステップ＃８において、シリコン酸化膜６を高密度プラズマＣＶＤ法により堆積することで、半導体基板１の裏面側には堆積させずに主面側にのみシリコン酸化膜６を堆積させることができる。
【００４４】
次に、図１（ｇ）に示すように、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法によりシリコン酸化膜６及びシリコン窒化膜３を研磨処理することにより表面を平坦化する（ステップ＃９）。
【００４５】
次に、図１（ｈ）に示すように、リン酸溶液に浸漬することで、主面側のシリコン窒化膜３をウェットエッチング法により除去する（ステップ＃１０）。図１（ｇ）に示すように、ステップ＃９終了時点においては、側面及び裏面側にはポリシリコン膜４が残存している。ポリシリコン膜４及びシリコン酸化膜６は、シリコン窒化膜３に比べてリン酸溶液に対するエッチングレートが十分遅いため、ステップ＃１０を経ることで、ポリシリコン膜４が成膜されていない主面側のシリコン窒化膜３のみが選択的にエッチングされる。
【００４６】
次に、図１（ｉ）に示すように、低濃度のＨＦ水溶液に浸漬することで、主面側のシリコン酸化膜２をウェットエッチング法により除去し、ＳＴＩ（Shallow Trench Isolation）構造を形成する（ステップ＃１１）。ポリシリコン膜４は、シリコン酸化膜２に比べて低濃度のＨＦ水溶液に対するエッチングレートが十分遅いため、ステップ＃１１を経ることで、側面及び裏面側のポリシリコン膜４のエッチングは進行せず、主面側のシリコン酸化膜２のみが選択的にエッチング除去される。これにより、ＳＴＩ形成後においても、半導体基板１の側面及び裏面側にはシリコン酸化膜２、シリコン窒化膜３及びポリシリコン膜４の堆積膜が残存することとなる。
【００４７】
ステップ＃１１終了後、半導体基板１の側面及び裏面側には、シリコン窒化膜３及びポリシリコン膜４が、ステップ＃２及び＃３によって成膜された成膜時の膜厚とほぼ同程度の膜厚が残存することとなり、プロセスマージンが確保できることとなる。
【００４８】
本発明方法によれば、上述したステップ＃１〜＃１１の各工程を行うことで、特許文献１に記載の方法のようにＳＴＩ構造を形成する以外の工程を別途追加することなく、半導体基板１の側面及び裏面側に金属拡散防止用の絶縁膜を成膜することができる。また、本発明方法によれば、ステップ＃１０及び＃１１に係るウェットエッチング処理工程において、主面側の最も外側に成膜されている本来エッチング除去したい膜材料と、側面及び裏面側の最も外側に成膜されている膜材料とが異なる材料である。このため、これらの膜材料のエッチングレートの相違を利用することで、本来残存させたい側面並びに裏面側の膜材料の膜減りを厳密に注意しながらエッチング制御を行うことなく、エッチング除去したい主面側の膜材料のみを選択的にエッチング除去することができる。すなわち、特許文献２に記載の方法のように、拡散防止機能を奏するのに必要な膜厚を裏面側に残存させるたの細かいエッチング制御が不要となる。
【００４９】
なお、上述の実施形態では、ステップ＃１でシリコン酸化膜２を、ステップ＃２でシリコン窒化膜３を、ステップ＃３でポリシリコン膜４を、それぞれ成膜するものとして説明を行ったが、ステップ＃１で成膜する膜を「第１材料膜２」、ステップ＃２で成膜する膜を「第２材料膜３」、ステップ＃３で成膜する膜を「第３材料膜４」、とそれぞれ称するとすれば、第３材料膜４が、ステップ＃１０に係るウェットエッチング処理に用いられる薬液に対するエッチングレートが第２材料膜３よりも十分遅く、且つ、ステップ＃１１に係るウェットエッチング処理に用いられる薬液に対するエッチングレートが第１材料膜２よりも十分遅い関係にあり、更に、第１材料膜２及び第２材料膜３がそれぞれ金属拡散の防止機能を有する材料であれば、上記の材料に限定されるものではない。ただし、第３材料膜４としてポリシリコン膜を成膜した場合には、ステップ＃７に係る半導体基板１に対するドライエッチング工程によって主面側のポリシリコン膜４を同時にエッチング除去することができるため、工程数の削減が図られる点において好ましい。
【００５０】
また、上述の実施形態では、ステップ＃８でシリコン酸化膜６を成膜するものとしたが、トレンチ内に埋め込むのに適した絶縁膜材料であって、且つ、ステップ＃２で成膜する第３材料膜３と異なる材料であれば、シリコン酸化膜に限られるものではない。
【００５１】
また、上述の実施形態では、ステップ＃１〜＃３においてシリコン酸化膜２、シリコン窒化膜３、ポリシリコン膜４を半導体基板１の主面側のみならず、裏面側及び側面側にも成膜する構成としたが、主面側及び裏面側にのみ成膜される場合であっても本発明の効果は十分に奏されるものである。すなわち、少なくとも半導体基板１の主面側と裏面側にこれらの膜２〜４が成膜される構成であれば良い。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る半導体装置の製造方法を製造工程順に示した概略断面図
【図２】本発明に係る半導体装置の製造方法の工程を示すフローチャート
【図３】従来の半導体装置の製造方法を製造工程順に示した概略断面図
【図４】従来の別の半導体装置の製造方法を製造工程順に示した概略断面図
【符号の説明】
【００５３】
１：    半導体基板
２：    シリコン酸化膜
３：    シリコン窒化膜
４：    ポリシリコン膜
５：    フォトレジスト
６：    シリコン酸化膜
１０１：    半導体基板
１０２、２０２：    シリコン酸化膜
１０３、２０３：    シリコン窒化膜
１０４：    ポリシリコン膜
１０５：    シリコン窒化膜
１０６、２０４：    フォトレジスト
１０７、２０５：    シリコン酸化膜 
【図１】
2009059903.tif 000003
【図２】
2009059903.tif 000004
【図３】
2009059903.tif 000005
【図４】
2009059903.tif 000006