(57)【要約】      （修正有）【課題】基板上の膜にプラズマエッチングにより平行なライン状のパターンを形成するエッチング方法において、前記パターンの微細化を図ること。【解決手段】基板上のラインと溝とからなるパターンが形成されたレジストマスクに対して、薄膜の成膜、当該薄膜の異方性エッチングによるラインの両側壁への堆積物の形成、ラインの除去及び堆積物をマスクとした堆積物の下方膜のエッチングからなるダブルパターン形成工程を行って当該下方膜にラインと溝とからなるパターンを形成し、次いで堆積物を除去して更に上記ダブルパターン形成工程を行う。この時、当初のラインの幅と溝の開口幅との比を３：５に設定し、また溝に対応する薄膜の開口幅と、ラインの側壁を覆うように成膜された傾斜部分の幅と、の比がダブルパターン形成工程の１回目においては３：１、２回目においては１：１となるように薄膜を成膜する。【選択図】図１
2009194248.tif 000002
【特許請求の範囲】
【請求項１】
基板上の膜にプラズマエッチングにより多数の平行なラインからなるパターンを形成するパターン形成方法において、
下段側から被エッチング膜及び犠牲膜が積層された基板を用い、
前記犠牲膜の上に多数のラインからなる第１のマスクパターンを前記ラインの幅と前記ラインの間隔寸法との比が３：５となるように形成する工程と、
次いで、前記第１のマスクパターンの表面に薄膜を成膜した後、プラズマにより前記犠牲膜が露出するまで当該薄膜の異方性エッチングを行って、前記ラインの両側壁に前記第１のマスクパターンのラインの幅の１／３の幅となる前記薄膜からなる末広がりの堆積物を形成する工程と、
その後、前記ラインを除去して前記堆積物を残し、当該堆積物をマスクとして前記犠牲膜をプラズマによりエッチングし、更に当該堆積物を除去することによって、当該犠牲膜に多数のラインからなる第２のマスクパターンを形成する工程と、
次に、前記第２のマスクパターンの表面に薄膜を成膜した後、プラズマにより前記被エッチング膜が露出するまで当該薄膜の異方性エッチングを行って、前記ラインの両側壁に前記第２のマスクパターンのラインの幅と同じ幅となる前記薄膜からなる末広がりの堆積物を形成する工程と、
その後、前記第２のマスクパターンにおけるラインを除去して前記薄膜を残し、当該堆積物をマスクとして前記被エッチング膜をプラズマによりエッチングし、更に当該堆積物を除去することによって、当該被エッチング膜に多数のラインからなるパターンを形成する工程と、を含むことを特徴とするパターン形成方法。
【請求項２】
前記第１のマスクパターンは有機物を含むフォトレジストマスクにより形成され、前記犠牲膜は有機物を含む反射防止膜であることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
基板を収納したキャリアが載置され、このキャリア内の基板のロード、アンロードが行われるローダモジュールと、
このローダモジュールを介して基板が搬入される真空搬送室モジュールと、
前記真空搬送室モジュールを介して搬入される基板に成膜処理を行う成膜モジュールと、
前記真空搬送室モジュールを介して搬入される基板にエッチング処理を行うエッチングモジュールと、
前記搬送室、ローダモジュール、成膜モジュール及びエッチングモジュール間で基板を搬送する基板搬送手段と、
請求項１または２に記載のパターン形成方法を実施するように前記基板搬送手段の動作を制御する制御手段と、を備えたことを特徴とする半導体製造装置。
【請求項４】
コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、請求項１または２に記載のパターン形成方法を実施するようにステップ群が組まれていることを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法、半導体製造装置及び前記方法を実行するコンピュータプログラムを格納した記憶媒体に関する。
【背景技術】
【０００２】
一般に半導体装置の製造工程においては、フォトリソグラフィ技術を利用して多層化された微細な配線構造を被処理基板である半導体ウエハ（以下、ウエハという。）上に形成している。このフォトリソグラフィでは、ウェハ上の例えば絶縁膜などの被エッチング膜の上層に例えば感光性の樹脂からなるレジスト膜を塗布し、露光工程及び現像工程を経てこのレジスト膜に上述の配線構造に対応した開口部をパターニングしてマスクを形成し、次いでこのマスクを介して被エッチング膜をエッチングすることにより配線構造をパターニングしている。そのため、露光工程に用いられる露光装置の解像度が高くなるほど、つまり露光装置の光源である例えばレーザ光の波長が短くなるほど、マスクのパターン密度が高くなり、微細な配線構造を形成できることになる。
【０００３】
このことから、１３０ｎｍ程度の線幅で露光を行うＫｒＦエキシマレーザを備えた従来の露光装置に替えて、７０ｎｍ程度の線幅のパターンを形成できるＡｒＦエキシマレーザを備えた露光装置が用いられるようになっている。また、ウエハ表面に液膜を形成し、この液膜を介してＡｒＦエキシマレーザをウェハに照射することで、更に短波長化したＡｒＦレーザにより露光を行う液浸露光と呼ばれる手法を用いて、４０〜５０ｎｍ程度の線幅でパターンを形成する技術が開発されている。
【０００４】
ところで、今後は配線の微細化の要求が進み、３０ｎｍ程度ないしは２０ｎｍ程度の線幅で露光することが求められると考えられており、そのためにはさらに波長の短い光源を備えた露光装置が必要になると予想される。しかし、一般に露光装置は高価であり、要求される配線の線幅が微細になる度に露光装置を変えると投資がかさむという問題がある。そこで、ダブルパターニングと呼ばれる手法を用いて配線構造を形成する技術が検討されている。
【０００５】
このようなダブルパターニングが適用される配線構造の一例として、ＮＡＮＤ型フラッシュメモリの回路構造について説明する。図１６（ａ）は上側から前記回路構造を見た図であり、図１６（ｂ）は同図（ａ）におけるＡ−Ａ矢視断面図である。図中１０１はエッチング処理によりウェハ１００表面に直線状に複数形成されたワード線と呼ばれる積層構造を有する膜であり、上側から見ると互いに並行するように形成されている。このワード線１０１は、図１６（ｂ）に示すように、例えば酸化シリコン膜１０５、ポリシリコン膜１０６、ＯＮＯ膜１０７、ポリシリコン膜１０８が下からこの順に積層されている。
【０００６】
またウェハ１００表面には、ワード線１０１間を跨いでこのワード線１０１と直交するように、導体であるシリコン膜１０２が多数配列されており、これらシリコン膜１０２は、アクティブと呼ばれる互いに並行する電気が流れる複数のライン１０２Ａを形成している。そして、図１６（ａ）において点線で囲ったシリコン膜１０２の配列方向とワード線１０１との交差部分１０９は、当該交差部分１０９におけるＯＮＯ膜１０７に電荷が蓄積されて、トランジスタの役割を有するように構成されている。
【０００７】
ここで、ワード線１０１の幅、隣り合うワード線１０１間における溝１０１Ａの幅を夫々Ｌ１、Ｌ２とすると、Ｌ１に対してＬ２が大きすぎる場合は十分にＯＮＯ膜１０７に電荷が蓄積されないおそれがある。また、Ｌ２に対してＬ１が大きすぎる場合にはワード線１０１間における隣り合う酸化シリコン膜１０６，１０６間及びポリシリコン膜１０８，１０８間の寄生容量が大きくなり、これらの膜間に電荷が蓄積されてしまったり、これら膜１０６，１０６間及び１０８，１０８間で電気が流れてしまったりすることで、デバイスとしての機能が果たせなくなるおそれがある。そこで、概ねＬ１：Ｌ２＝１：１となるように溝１０１Ａを形成する必要がある。また、シリコン膜１０２によるライン１０２Ａの幅、隣り合う前記ライン１０２Ａの間隔を夫々Ｌ３、Ｌ４とすると、デバイスの機能を担保するためにこれらＬ３及びＬ４がＬ１，Ｌ２と略同じ大きさとなるようにライン１０２Ａが形成される。
【０００８】
このＮＡＮＤ型フラッシュメモリにおいては、ワード線１０１とアクティブのライン１０２Ａとを高密度に形成するほどトランジスタの機能を有する前記交差部分１０９の高集積化を図ることができ、それによって記憶量の増加を図ることができる。そこで、Ｌ１、Ｌ２、Ｌ３、Ｌ４が夫々小さくなるように、既述のダブルパターニングを利用したパターニング方法が検討されている。具体的には、このウェハ１００をエッチングする前に、ポリシリコン膜１０８の表面にＳｉＮなどの無機膜とパターニングされたレジストマスクとを下側からこの順番で積層する。次いで、このレジストマスクを介して無機膜をエッチングしてパターンマスクとして形成し、続いてそのパターンマスクの側壁の左右両側にサイドウォールと呼ばれる堆積物を形成する。そして、無機膜を除去してこの堆積物をマスクとしてポリシリコン膜１０８をエッチングすると、無機膜に形成された１つのパターンから２つのパターンがポリシリコン膜１０８に形成される。この手法によれば、レジストマスクにおけるパターンの線幅の略半分の線幅を持ったパターンをその略２倍の密度でポリシリコン膜１０８に形成することができる。
【０００９】
ところで、露光装置により形成されるレジストパターンは、通常はマスク部分（ライン）の線幅と溝の幅とが概ね１対１になる。そのため、レジストマスクの下層の無機膜においても、このレジストパターンが転写されるので、マスク部分の線幅と溝の幅とが概ね１対１になる。そこで、上述のように最終的にポリシリコン膜１０８に形成されるパターンの幅（Ｌ１、Ｌ２（Ｌ３、Ｌ４））が概ね同じ幅となるように、つまり既述の堆積物からなるパターンのマスク部分の線幅と溝幅とが同程度となるように、図１７（ａ）に示すように無機膜１１０にライン１１１と溝とをパターニングした後、エッチングによりライン１１１の幅を狭めるトリミングやシュリンクと呼ばれる処理を行うようにしている。
【００１０】
しかし、このトリミングを行った場合、ライン１１１の側壁の形状を垂直に制御することが難しく、図１７（ｂ）のようにライン１１１の側壁の上部側が先細るいわゆる肩落ち形状となってしまう。そのため、同図（ｃ）のようにこの側壁の形状に合わせてサイドウォールである堆積物１１２が形成されてしまう。このような形状の堆積物１１２が形成されると、ポリシリコン膜１０８をエッチングしたときに配線構造の形状が崩れてしまうおそれがある。  
また、上記ダブルパターニングを用いても、既述の露光装置を用いてレジストパターンの露光を行っている場合には、ポリシリコン膜１０８に形成されるパターンの線幅は３０ｎｍ程度が限界と考えられており、従って配線の微細化の要請がさらに進み、例えば１０ｎｍ程度の配線を形成する場合には対応できないと考えられている。
【００１１】
そこで、このようなダブルパターニングを２回繰り返すことにより、微細なパターンを形成する方法が検討されている。この方法は、予め無機膜１１０とポリシリコン膜１０８との間に更に例えばＳｉＯ2などからなる無機系の膜を介在させておき、既述の堆積物１１２を形成した後、無機膜１１０をエッチングにより除去して、堆積物１１２をマスクとして上記の無機系の膜のエッチングを行ってパターンを形成し、次いで堆積物１１２を除去してパターンが形成された無機系の膜に対して再度トリミングと堆積物の形成とを繰り返すことによって当該無機系の膜の下層のポリシリコン膜１０８に微細なパターン（レジストマスクの線幅の１／４のパターン）を形成する方法である。しかし、このようにダブルパターニングを２回繰り返す場合には、１度目のトリミングに極めて高い精度が必要となるし、また上記のように堆積物１１２の形状が下層側のパターンの形状に大きな影響を及ぼすことからも、このような方法による微細なパターンの形成は困難である。  
尚、特許文献１にはこのダブルパターニングを利用した半導体装置の製造方法について記載されているが、このような問題を解決できるものではない。
【００１２】
また、レジスト膜のレジストパターンに沿ってレジスト膜の下層の犠牲膜にパターンを形成した後、レジスト膜を除去し、さらに前記パターンとずれるように新たなレジストパターンを備えたレジスト膜を形成し、そのレジストパターンに沿ってさらに前記犠牲膜にパターンを形成することで犠牲膜の下層の被エッチング膜に密なパターンを形成することも知られているが、そのようにパターンの形成を行うためには基板の位置合わせが難しいという問題がある。
【００１３】
【特許文献１】特開２００６−２６１３０７（図３〜図５）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、このような事情に基づいてなされたものであり、基板上の膜にプラズマエッチングにより平行なライン状のパターンを形成するパターン形成方法において、前記パターンの微細化を図ることができるパターン形成方法、半導体製造装置及び記憶媒体を提供することである。
【課題を解決するための手段】
【００１５】
本発明のパターン形成方法は、
基板上の膜にプラズマエッチングにより多数の平行なラインからなるパターンを形成するパターン形成方法において、
下段側から被エッチング膜及び犠牲膜が積層された基板を用い、
前記犠牲膜の上に多数のラインからなる第１のマスクパターンを前記ラインの幅と前記ラインの間隔寸法との比が３：５となるように形成する工程、
次いで、前記第１のマスクパターンの表面に薄膜を成膜した後、プラズマにより前記犠牲膜が露出するまで当該薄膜の異方性エッチングを行って、前記ラインの両側壁に前記第１のマスクパターンのラインの幅の１／３の幅となる前記薄膜からなる末広がりの堆積物を形成する工程と、
その後、前記ラインを除去して前記堆積物を残し、当該堆積物をマスクとして前記犠牲膜をプラズマによりエッチングし、更に当該堆積物を除去することによって、当該犠牲膜に多数のラインからなる第２のマスクパターンを形成する工程と、
次に、前記第２のマスクパターンの表面に薄膜を成膜した後、プラズマにより前記被エッチング膜が露出するまで当該薄膜の異方性エッチングを行って、前記ラインの両側壁に前記第２のマスクパターンのラインの幅と同じ幅となる前記薄膜からなる末広がりの堆積物を形成する工程と、
その後、前記第２のマスクパターンにおけるラインを除去して前記薄膜を残し、当該堆積物をマスクとして前記被エッチング膜をプラズマによりエッチングし、更に当該堆積物を除去することによって、当該被エッチング膜に多数のラインからなるパターンを形成する工程と、を含むことを特徴とする。  
前記第１のマスクパターンは有機物を含むフォトレジストマスクにより形成され、前記犠牲膜は有機物を含む反射防止膜であることが好ましい。
【００１６】
本発明の半導体製造装置は、
基板を収納したキャリアが載置され、このキャリア内の基板のロード、アンロードが行われるローダモジュールと、
このローダモジュールを介して基板が搬入される真空搬送室モジュールと、
前記真空搬送室モジュールを介して搬入される基板に成膜処理を行う成膜モジュールと、
前記真空搬送室モジュールを介して搬入される基板にエッチング処理を行うエッチングモジュールと、
前記搬送室、ローダモジュール、成膜モジュール及びエッチングモジュール間で基板を搬送する基板搬送手段と、
上記パターン形成方法を実施するように前記基板搬送手段の動作を制御する制御手段と、を備えたことを特徴とする。
【００１７】
本発明の記憶媒体は、
コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、上記パターン形成方法を実施するようにステップ群が組まれていることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、多数のラインとラインの間隔寸法との比がほぼ１：１となるパターン、即ちいわゆる１：１のラインアンドスペースのパターンを形成するにあたり、被エッチング膜及び犠牲膜が下からこの順に積層された基板を用い、パターンのダブル化を２回行っている。この時犠牲膜上にラインの幅とラインの間隔寸法が３：５のマスクパターンを形成し、次いでラインの両側壁に、ラインの幅の１／３の幅のサイドウォール（堆積物）を形成している。そのため、このサイドウォールのパターンを犠牲膜に転写することで、その幅と間隔寸法とが１：３のラインパターンが形成される。更にこのパターンのラインの両側壁に、当該ラインの幅と同じ幅のサイドウォールを形成し、このサイドウォールを被エッチング膜に転写することで、前記マスクパターンのラインの４倍（２倍×２倍）数のパターンを形成することができる。従って、広い線幅のラインアンドスペースのパターンから狭い線幅の１：１のラインアンドスペースのパターンを得ることができるので、本発明は半導体装置のパターンの微細化に有効な技術である。
【発明を実施するための最良の形態】
【００１９】
（第１の実施の形態：パターンの４倍化）
本発明の半導体装置の製造方法の第１の実施の形態が適用される基板である半導体ウェハ（以下「ウェハ」という）Ｗについて図１（ａ）を用いて説明する。ウエハＷの表面には上段側から例えばシリコンを含む有機系の膜であるフォトレジストマスク２４、例えばシリコンを含む有機系の犠牲膜である反射防止膜（ＢＡＲＣ）２３、被エッチング膜である窒化シリコン膜（以下「ＳｉＮ膜」という）２２、ＳｉＯ2膜（シリコン酸化膜）２１がこの順に積層されており、フォトレジストマスク２４には例えば背景技術の欄で説明したように、例えば光源としてＡｒＦエキシマレーザを用いたフォトリソグラフィにより多数のライン２６からなる第１のマスクパターン２５が形成されている。尚、互いに隣接するライン２６、２６間のスペース部分を溝２７と呼ぶこととする。図１ではその断面のみを示しているが、このライン２６と溝２７とは紙面の表裏方向に長く伸びるように平行に形成されており、また第１のマスクパターン２５の底部には反射防止膜２３が露出している。
【００２０】
また、第１のマスクパターン２５は、例えばライン２６の幅Ｍ１と溝２７の開口幅Ｍ２とが夫々例えば６０ｎｍ、１００ｎｍとなるように形成されている。従って、幅Ｍ１と開口幅Ｍ２との比は３：５となっている。Ｈ１、Ｈ２、Ｈ３で示すＳｉＮ膜２２、反射防止膜２３、フォトレジストマスク２４の膜厚は夫々例えば２７ｎｍ、２７ｎｍ、２７ｎｍである。
【００２１】
このウェハＷに対して、先ず処理ガスとして例えばＳｉＨ4（モノシラン）ガスを供給すると共に、ウエハＷを３００℃以下の温度例えば１００℃に加熱して熱ＣＶＤによる成膜処理を行う。この成膜処理により、初めは第１のマスクパターン２５の形状に沿ってウェハＷの表面を覆うようにアモルファスシリコン膜３１が成膜されていくので、図２（ａ）に示すように、ライン２６の側壁付近では下側に向かうにつれて広がるようになだらかにアモルファスシリコン膜３１が成膜される。そして、その後も成膜を続けていくと、上記のライン２６の側壁付近における傾斜部分を含むウェハＷの表面を更に覆うようにアモルファスシリコン膜３１が成膜され、ライン２６の側壁においてもウェハＷの表面と同じ厚さでアモルファスシリコン膜３１が成膜されていくので、同図（ｂ）に示すように、見かけ上のライン２６の幅が大きくなっていき、溝２７に対応するアモルファスシリコン膜３１の凹部３２の開口幅Ｍ３が徐々に狭くなっていく。そこで、図１（ｂ）に示すように、アモルファスシリコン膜３１の凹部３２の開口幅Ｍ３とアモルファスシリコン膜３１の傾斜部分（肩部分）の寸法Ｍ４との比が３：１となる膜厚になるまで、つまり開口幅Ｍ３とアモルファスシリコン膜３１の膜厚との比が３：１となるまで当該アモルファスシリコン膜３１の成膜を行う。成膜後のアモルファスシリコン膜３１の膜厚としては、例えば２０ｎｍとなる。
【００２２】
続いて、ウエハＷに処理ガスとして例えばＯ2（酸素）ガスとＨＢｒ（臭化水素）ガスとを供給し、これらの処理ガスをプラズマ化して、アモルファスシリコン膜３１を下方に向けて異方性エッチングする。このエッチングをフォトレジストマスク２４の表層が露出するまで続けると、図１（ｃ）に示すように、ライン２６の両側壁には、当該側壁からなだらかに下側へ向かって広がるように、アモルファスシリコン膜３１が堆積物（サイドウォール）３３ａ、３３ｂの組３３として残る。また、このエッチングにより、隣り合う組３３、３３の間に溝２７の底面（反射防止膜２３の表面）が露出する。この時アモルファスシリコン膜３１が異方性エッチングにより均一に下方側に向かってエッチングされていくので、この堆積物３３ａ（３３ｂ）の幅Ｍ６は、既述のアモルファスシリコン膜３１の傾斜部分の寸法Ｍ４とほぼ等しくなる。従って、組３３、３３の間に露出した反射防止膜２３の開口幅Ｍ５についても既述の幅Ｍ３とほぼ等しくなり、開口幅Ｍ５と堆積物３３ａ（３３ｂ）の幅Ｍ６との比が３：１となる。
【００２３】
次いで、処理ガスとして例えばＯ2ガス及びＡｒ（アルゴン）ガスをウエハＷに供給し、これらの処理ガスをプラズマ化してフォトレジストマスク２４をエッチングして除去する。反射防止膜２３は、既述のようにフォトレジストマスク２４と組成が似通っているので、フォトレジストマスク２４と共に堆積物３３ａ、３３ｂをマスクとして除去されていく（図１（ｄ））。そして、図３（ａ）に示すように、堆積物３３ａ、３３ｂ間の反射防止膜２３が除去されてＳｉＮ膜２２が露出するまでエッチングを続ける。
【００２４】
その後、処理ガスとして例えばＯ2ガスとＨＢｒガスとをウエハＷに供給し、これら処理ガスをプラズマ化してアモルファスシリコン膜３１からなる堆積物３３ａ，３３ｂをエッチングして除去する（図３（ｂ））。このエッチングにより、堆積物３３ａ，３３ｂにより形成されたパターンが反射防止膜２３に転写されて、ライン状の反射防止膜２３がＳｉＮ膜２２上に第２のマスクパターンとして残る。以上のダブルパターン形成工程により、このＳｉＮ膜２２に形成されたパターンの数が既述の図１（ａ）に示すフォトレジストマスクに形成されていた第１のマスクパターン２５のパターン（ライン２６及び溝２７）の数の２倍になる。
【００２５】
続いて、上記のパターンの数を２倍化するダブルパターン形成工程を再度行う。先ず、ウエハＷに処理ガスとして例えばＳｉＨ4ガスを供給すると共に、ウエハＷを３００℃以下の温度例えば１００℃に加熱して熱ＣＶＤなどによる成膜処理を行う。この成膜処理により、ＳｉＮ膜２２の表面及び反射防止膜２３の露出面がアモルファスシリコン膜３５により被覆されていき、既述の例（図１（ｂ））と同様に成膜処理を続けていくと、アモルファスシリコン膜３５の膜厚が厚くなるにつれてライン状の反射防止膜２３の幅が大きくなっていく。そこで、図３（ｃ）に示すように、このアモルファスシリコン膜３５の凹部３６の開口幅Ｍ７とアモルファスシリコン膜３５の傾斜部分（肩部分）の寸法Ｍ８との比が１：１となる膜厚まで（開口幅Ｍ７とアモルファスシリコン膜３５の膜厚とが等しくなるまで）アモルファスシリコン膜３５の成膜を行う。成膜後のアモルファスシリコン膜３５の膜厚としては、例えば２０ｎｍとなる。
【００２６】
しかる後、処理ガスとして例えばＯ2ガスとＨＢｒガスとをウエハＷに供給し、これらの処理ガスをプラズマ化してアモルファスシリコン膜３５を下方に向けて異方性エッチングする。このエッチングをライン状の反射防止膜２３の表層が露出するまで続けると、当該反射防止膜２３の両側壁には、アモルファスシリコン膜３５からなる堆積物３７ａ、３７ｂの組３７が形成される。また、この組３７、３７の間には、ＳｉＮ膜２２が露出する。この堆積物３７ａ、３７ｂの幅Ｍ１０は、既述のように、この異方性エッチングにより上記の寸法Ｍ８とほぼ等しくなる。また、組３７、３７の間の寸法Ｍ９についても、凹部３６の幅Ｍ７とほぼ等しくなるので、寸法Ｍ９と幅Ｍ１０との比が１：１となる。  
そして、処理ガスとして例えばＯ2ガス及びＡｒガスをウエハＷに供給し、これらの処理ガスをプラズマ化して、反射防止膜２３をエッチングにより除去して堆積物３７ａ、３７ｂの間のＳｉＮ膜２２を露出させる（図３（ｅ））。このエッチングにより、堆積物３７ａ（３７ｂ）の幅Ｍ１２と、堆積物３７ａ、３７ｂ間の幅Ｍ１１と、は夫々２０ｎｍとなり、従って両者の比がほぼ１：１となる。
【００２７】
その後、処理ガスとして例えばＣＦ4ガス、ＣＨＦ3ガス、Ａｒガス、Ｏ2ガス、ＣＨ2Ｆ2ガス及びＦ2ガスをウエハＷに供給する。そして、これらの処理ガスをプラズマ化し、アモルファスシリコン膜３５の堆積物３７ａ、３７ｂをマスクとしてＳｉＯ2膜２１が露出するまでＳｉＮ膜２２を下方に向けて異方性エッチングする。このエッチングにより、堆積物３７ａ、３７ｂのパターンがＳｉＮ膜２２に転写され、図４（ａ）に示すように、ライン２８と溝２９とからなるパターン３０がＳｉＮ膜２２に形成される。既述のように、堆積物３７ａ（３７ｂ）の幅Ｍ１２と、堆積物３７ａ、３７ｂ間の幅Ｍ１１と、の比がほぼ１：１となっているので、これらの寸法がパターン３０に転写され、ライン２８の幅Ｍ１４と溝２９の開口幅Ｍ１３とが夫々２０ｎｍとなり、従って両者の比もほぼ１：１となる。以上の２回のダブルパターン形成工程により、パターン３０に形成されるライン２８及び溝２９の数は、第１のマスクパターン２５のライン２６及び溝２７の数の４倍となる。  
そして、処理ガスとして例えばＯ2ガスとＨＢｒガスとをウエハＷに供給し、これらの処理ガスをプラズマ化して、前記堆積物３７ａ，３７ｂをエッチングして除去する（図４（ｂ））。
【００２８】
この第１の実施の形態によれば、多数のライン２８の幅Ｍ１４と溝２９の開口幅Ｍ１３との比がほぼ１：１となるパターン３０をＳｉＮ膜２２に形成するにあたり、既述の多層構造のウェハＷに対してパターンのダブル化（ダブルパターン形成工程）を２回行っている。この時ライン２６の幅Ｍ１と溝２７の開口幅Ｍ２との比が３：５となるようにフォトレジストマスク２４の第１のマスクパターン２５を形成すると共に、開口幅Ｍ５と堆積物３３ａ（３３ｂ）の幅Ｍ６との比が３：１となるようにアモルファスシリコン膜３１を成膜している。そのため、この堆積物３３ａ（３３ｂ）のパターンを反射防止膜２３に転写することでその幅と間隔寸法とが１：３のラインパターンが形成される。更にこのパターンの両側壁に、当該ラインの幅と同じ幅のサイドウォール（堆積物３７ａ、３７ｂ）を形成し、このサイドウォールをＳｉＮ膜２２に転写することで、前記マスクパターン２５のライン２６の４倍（２倍×２倍）数のパターン３０を形成することができる。従って、広い線幅のマスクパターン２５から、狭い線幅の１：１のパターン３０を得ることができる。  
この結果、露光装置の光源の波長では形成困難な微細な線幅であっても、即ち露光装置の線幅の限界よりも小さい線幅でパターン３０を形成でき、半導体装置のパターン３０の微細化に寄与することができる。また、例えばＫｒＦのエキシマレーザーなど、波長の長い露光装置を用いながら、微細なパターン３０を作り出せるので、製造コストの低廉化も図ることができる。
【００２９】
また、フォトリソグラフィによりフォトレジストマスク２４に第１のマスクパターン２５を形成するにあたって、上記のように幅Ｍ１と開口幅Ｍ２との比が３：５といった１：１に近い値となるので、後述するように、パターン３０を１回のダブルパターン形成工程により形成する場合（幅Ｍ１と開口幅Ｍ２との比が１：３）よりも第１のマスクパターン２５を容易に作製できる。更に、背景の項にて説明したトリミング工程（シュリンクプロセス）が不要になるので、パターン３０の寸法を精度高く設定することができる。また、このトリミング工程が不要になることから、ウェハＷの表層にフォトレジストマスク２４や反射防止膜２３といった有機系の膜が形成された従来の積層構造のウェハＷに対して上記の方法を適用できる。
【００３０】
また、既述のように、アモルファスシリコン膜３１（３５）を熱ＣＶＤにより成膜するにあたり、３００℃以下の低温例えば１００℃にて行うようにしているので、上記の有機系の膜に対してこのアモルファスシリコン膜３１（３５）を成膜できる。尚、このように低温でアモルファスシリコン膜３１（３５）を成膜する手法としては、既述の熱ＣＶＤ以外にも、例えばバッチ式の縦型熱処理装置において、処理ガスをプラズマ化したプラズマを用いて行うようにしても良い。
【００３１】
尚、第１のマスクパターン２５の前記Ｍ１とＭ２との比は、既述のように３：５になるように設計されるが、加工誤差を考慮して、デバイスの製造において影響を与えないように例えば３：４．７５〜５．２５（±５％）であれば良い。同様に、アモルファスシリコン膜３１、３５の膜厚についても、開口幅Ｍ５と幅Ｍ６との比、寸法Ｍ９と幅Ｍ１０との比の夫々が上記の誤差範囲（±５％）内に収まれば良い。以下の実施の形態においても、夫々のマスクパターンの寸法に応じて、同様の加工誤差内に収まるようにマスクパターン寸法やアモルファスシリコン膜の膜厚が設定される。また、上記のＳｉＮ膜２２を被エッチング膜として説明したが、このＳｉＮ膜２２に形成されたパターン３０をマスクとしてその下層膜であるＳｉＯ2膜２１にパターン３０を転写するようにしても良い。
【００３２】
（第１の実施の形態の変形例１：反射防止膜の除去）
上記の実施の形態では、１回目のダブルパターン形成工程（図３（ａ））において、堆積物３３ａ（３３ｂ）を反射防止膜２３上に形成するようにしたが、この反射防止膜２３が有機系の膜であるため、当該反射防止膜２３の強度の不足により堆積物３３ａ（３３ｂ）の倒れが生じる場合などには、例えば以下のようにしても良い。
【００３３】
図５（ａ）に示すように、既述の図１（ａ）に示す反射防止膜２３とＳｉＮ膜２２との間に膜厚が例えば２７ｎｍのＳｉＯ2膜３８が介在するように、ウェハＷ上に各膜２１〜２４、３８を積層する。そして、処理ガスとして例えばＯ2ガス及びＡｒガスをウエハＷに供給し、これらの処理ガスをプラズマ化してフォトレジストマスク２４をマスクとして反射防止膜２３をエッチングして除去する。このプラズマにより、図５（ｂ）に示すように、フォトレジストマスク２４もエッチングされていくので、反射防止膜２３の上面はフォトレジストマスク２４が僅かに残って覆われるか、あるいは当該反射防止膜２３が露出する。そして、このエッチングによりＳｉＯ2膜３８が露出したウェハＷに対して、既述の例と同様に図５（ｃ）〜図６（ａ）のダブルパターン形成工程を行う。この時、アモルファスシリコン膜３１の膜厚（堆積物３３ａ（３３ｂ）の幅Ｍ３、Ｍ４については上記の実施の形態と同じ寸法に設定される。この堆積物３３ａ、３３ｂは、既述のように、ＳｉＯ2膜３８上に形成される。尚、エッチング処理や成膜処理については、上記の実施の形態と同じ工程となるため省略する。
【００３４】
そして、ウエハＷに処理ガスとして例えばＣＦ4ガス、ＣＨＦ3ガス、Ａｒガス、Ｏ2ガス、ＣＨ2Ｆ2ガス及びＦ2ガスを供給し、これらの処理ガスをプラズマ化して、ＳｉＮ膜２２が露出するまでＳｉＯ2膜３８を下方に向けて異方性エッチングする（図６（ｂ））。  
次いで、堆積物３３ａ、３３ｂを除去して（図６（ｃ））、図６（ｄ）〜図７（ｄ）のダブルパターン形成工程を行う。ＳｉＯ2膜３８をエッチングするとき（図７（ｂ））には、上記のように、処理ガスとして例えばＣＦ4ガス、ＣＨＦ3ガス、Ａｒガス、Ｏ2ガス、ＣＨ2Ｆ2ガス及びＦ2ガスが用いられる。この時も、アモルファスシリコン膜３５の膜厚（堆積物３７ａ（３７ｂ）の幅Ｍ７、Ｍ８）については上記の実施の形態と同じ寸法に設定される。以上の工程により、上記の実施の形態と同様の寸法（Ｍ１３、Ｍ１４）のパターン３０が形成される。
【００３５】
この実施の形態によれば、上記の実施の形態と同様の効果が得られる。また、この例では、１回目のダブルパターン形成工程において、既述の反射防止膜２３よりも強度の強いＳｉＯ2膜３８上に堆積物３３ａ（３３ｂ）を形成しているので、堆積物３３ａ（３３ｂ）が当該ＳｉＯ2膜３８を介してウェハＷに強固に固定され、従って堆積物３３ａ、３３ｂ間の寸法誤差を極めて少なくすることができ、パターン３０の寸法の精度を高めることができる。
【００３６】
（第１の実施の形態の変形例２：無機膜積層構造）
上記の例においては、ウェハＷの表層側の膜としてフォトレジストマスク２４と反射防止膜２３とを用いたが、図８に示すように、これらの各膜２４、２３に替えて、無機物からなる膜である例えばＳｉＮ膜４０とＳｉＯ2膜３９とを用いても良い。この例においても上記の変形例と同様のパターン３０が形成され、同様の効果が得られる。また、アモルファスシリコン膜３１、３５を成膜する時には、成膜温度を例えば２００℃程度に高くすることによって、より緻密で形状精度の高い堆積物３３ａ（３３ｂ）、３７ａ（３７ｂ）を形成できる。
【００３７】
（第２の実施の形態：パターンの８倍化）
上記の変形例２においてＳｉＮ膜４０に第１のマスクパターン２５を形成するにあたって、この第１のマスクパターン２５の幅Ｍ１、Ｍ２と同じパターンのレジスト膜をＳｉＮ膜４０の表層に形成し、このレジスト膜のパターンをＳｉＮ膜４０にエッチングにより転写するようにしても良いが、以下のようにＳｉＮ膜４０に第１のマスクパターン２５を形成するようにしても良い。
【００３８】
図９（ａ）に示すように、ＳｉＮ膜４０、ＳｉＯ2膜３９、ＳｉＮ膜２２、ＳｉＯ2膜２１が上側からこの順に積層されたウェハＷの表面に、４層目の膜であるレジストマスク４１を形成する。また、このレジストマスク４１に対して、例えばフォトリソグラフィによりライン４２と溝４３とからなる第３のマスクパターン４４を形成する。この例では、第３のマスクパターン４４は、ライン４２の幅Ｎ１と溝４３の開口幅Ｎ２とが夫々例えば１００ｎｍ、２２０ｎｍとなるように形成されている。従って、幅Ｎ１と開口幅Ｎ２との比は５：１１となっている。尚、レジストマスク４１の膜厚は２７ｎｍである。
【００３９】
先ず、ウエハＷに処理ガスとして例えばＳｉＨ4ガスを供給すると共に、ウエハＷを３００℃以下の温度例えば１００℃に加熱して熱ＣＶＤによる成膜処理を行い、アモルファスシリコン膜４５を成膜する。この時、アモルファスシリコン膜４５の凹部４６の開口幅Ｎ３とアモルファスシリコン膜４５の傾斜部分（肩部分）の寸法（アモルファスシリコン膜４５の膜厚）Ｎ４との比が５：３となるまで当該アモルファスシリコン膜４５の成膜を行う。成膜後のアモルファスシリコン膜４５の膜厚としては、例えば６０ｎｍとなる（図９（ｂ））。
【００４０】
続いて、ウエハＷに処理ガスとして例えばＯ2ガスとＨＢｒガスとを供給し、これらの処理ガスをプラズマ化して、フォトレジストマスク２４の表面が露出するまでアモルファスシリコン膜４５を下方に向けて異方性エッチングする。このエッチングにより、図９（ｃ）に示すように、ライン４２の両側壁にアモルファスシリコン膜４５からなる堆積物４７ａ、４７ｂの組４７が形成され、この組４７、４７間には下層のＳｉＮ膜４０が露出する。また、この堆積物４７ａ（４７ｂ）の幅Ｎ６、組４７、４７間におけるＳｉＮ膜４０の開口幅Ｎ５が夫々寸法Ｎ４及び幅Ｎ３とほぼ等しくなり、開口幅Ｎ５と堆積物４７ａ（４７ｂ）の幅Ｎ６との比が５：３となる。
【００４１】
次いで、処理ガスとして例えばＯ2ガス及びＡｒガスをウエハＷに供給し、これらの処理ガスをプラズマ化してレジストマスク４１をエッチングして除去する（図１０（ａ））。このエッチングにより、堆積物４７ａ、４７ｂ間におけるＳｉＮ膜４０が露出する。  
そして、処理ガスとして例えばＣＦ4ガス、ＣＨＦ3ガス、Ａｒガス、Ｏ2ガス、ＣＨ2Ｆ2ガス及びＦ2ガスを用いて、これらの処理ガスをプラズマ化して、堆積物４７ａ、４７ｂをマスクとしてＳｉＯ2膜３９が露出するまでＳｉＮ膜４０をエッチングする（図１０（ｂ））。  
その後、処理ガスとして例えばＯ2ガスとＨＢｒガスとをウエハＷに供給し、これら処理ガスをプラズマ化してアモルファスシリコン膜４５からなる堆積物４７ａ，４７ｂをエッチングして除去する（図１０（ｃ））。
【００４２】
以上のダブルパターン形成工程により、ＳｉＮ膜４０には既述の図８に示すライン２６と溝２７とからなる第１のマスクパターン２５が形成され、このライン２６の幅Ｍ１と溝２７の開口幅Ｍ２とが夫々例えば６０ｎｍ、１００ｎｍとなるので、幅Ｍ１と開口幅Ｍ２との比は３：５となる。また、この第１のマスクパターン２５に形成されたパターンの数が第３のマスクパターン４４に形成されたパターン（ライン４２及び溝４３）の数の２倍になる。  
その後、このウェハＷに対して既述のようにダブルパターン形成工程を２回繰り返して行うことにより、ＳｉＮ膜２２にパターン３０が形成される。従って、パターン３０に形成されるライン２８及び溝２９の数は、第３のマスクパターン４４のライン４２及び溝４３の数の８倍となる。
【００４３】
この第２の実施の形態によれば、既述の多層構造のウェハＷに対して１：１のパターン３０を形成するにあたり、ライン４２の幅Ｎ１と溝４３の開口幅Ｎ２との比が５：１１となるようにレジストマスク４１の第３のマスクパターン４４を形成すると共に、開口幅Ｎ５と堆積物４７ａ（４７ｂ）の幅Ｎ６との比が５：３となるようにアモルファスシリコン膜４５を成膜している。従って、このウェハＷに対してダブルパターン形成工程を３回行うことにより、パターン３０におけるライン２８及び溝２９の数を第３のマスクパターン４４のライン４２及び溝４３の数の８倍に増やすことができ、そのため極めて微細な寸法のパターン３０を形成することができる。
【００４４】
尚、既述の図１（ａ）に示すウェハＷに対してこのようなダブルパターン形成工程を３回行う場合には、上記のレジストマスク４１としては、例えばＳｉＮ膜などの無機膜を用いて、この無機膜の上層に第３のマスクパターン４４がパターニングされたフォトレジストマスクを形成し、このフォトレジストマスクを介して第３のマスクパターン４４を無機膜に転写するようにしても良い。また、既述の変形例１において説明したように、反射防止膜２３を除去するようにしても良い。
【００４５】
（第３の実施の形態：パターンの１６倍化）
上記の第２の実施の形態においてレジストマスク４１に第３のマスクパターン４４を形成するにあたって、既述のように、このレジストマスク４１に直接フォトリソグラフィによりパターンを形成しても良いが、以下のようにしても良い。  
図１１（ａ）に示すように、レジストマスク４１、ＳｉＮ膜４０、ＳｉＯ2膜３９、ＳｉＮ膜２２、ＳｉＯ2膜２１が上側からこの順に積層されたウェハＷの表面に、例えばＳｉＮからなる無機系の５層目の膜であるレジストマスク５１を形成する。また、このレジストマスク５１に対して、ライン５２と溝５３とからなる第４のマスクパターン５４を形成する。この例では、第４のマスクパターン５４は、ライン５２の幅Ｐ１と溝５３の開口幅Ｐ２とが夫々例えば２２０ｎｍ、４２０ｎｍとなるように形成されている。従って、幅Ｎ１と開口幅Ｎ２との比は１１：２１となっている。尚、レジストマスク５１の膜厚は２７ｎｍである。このレジストマスク５１は、例えば当該レジストマスク５１の表面に形成された図示しないフォトレジストマスクを介して、フォトリソグラフィにより第４のマスクパターン５４が形成される。
【００４６】
先ず、ウエハＷに処理ガスとして例えばＳｉＨ4ガスを供給すると共に、ウエハＷを３００℃以下の温度例えば１００℃に加熱して熱ＣＶＤによる成膜処理を行い、アモルファスシリコン膜５５を成膜する。この時、既述のようにアモルファスシリコン膜５５の膜厚を調整することで、アモルファスシリコン膜５５の凹部５６の開口幅Ｐ３とアモルファスシリコン膜５５の傾斜部分（肩部分）の寸法Ｐ４との比が１１：５となるまで当該アモルファスシリコン膜５５の成膜を行う。成膜後のアモルファスシリコン膜５５の膜厚としては、例えば１００ｎｍとなる（図１１（ｂ））。
【００４７】
続いて、ウエハＷに処理ガスとして例えばＯ2ガスとＨＢｒガスとを供給し、これらの処理ガスをプラズマ化して、レジストマスク５１の表面が露出するまでアモルファスシリコン膜５５を下方に向けて異方性エッチングする。このエッチングにより、図１１（ｃ）に示すように、ライン５２の両側壁に堆積物５７ａ、５７ｂの組５７が形成され、この組５７、５７間には下層のレジストマスク４１が露出する。また、この堆積物５７ａ（５７ｂ）の幅Ｐ６、組５７間におけるレジストマスク４１の開口幅Ｐ５が夫々寸法Ｐ４及び幅Ｐ３とほぼ等しくなり、開口幅Ｐ５と堆積物５７ａ（５７ｂ）の幅Ｐ６との比が１１：５となる。
【００４８】
その後、処理ガスとして例えばＣＦ4ガス、ＣＨＦ3ガス、Ａｒガス、Ｏ2ガス、ＣＨ2Ｆ2ガス及びＦ2ガスをウエハＷに供給する。そして、これらの処理ガスをプラズマ化し、レジストマスク５１をエッチングにより除去する（図１２（ａ））。  
次いで、処理ガスとして例えばＯ2ガス及びＡｒガスをウエハＷに供給し、これらの処理ガスをプラズマ化して堆積物５７ａ、５７ｂをマスクとしてレジストマスク４１をエッチングして除去する（図１２（ｂ））。このエッチングにより、堆積物５７ａ、５７ｂ間におけるＳｉＮ膜４０が露出する。  
その後、処理ガスとして例えばＯ2ガスとＨＢｒガスとをウエハＷに供給し、これら処理ガスをプラズマ化してアモルファスシリコン膜５５からなる堆積物５７ａ，５７ｂをエッチングして除去する（図１２（ｃ））。
【００４９】
以上のダブルパターン形成工程により、レジストマスク４１には既述の図９に示すライン４２と溝４３とからなる第３のマスクパターン４４が形成され、このライン４２の幅Ｎ１と溝４３の開口幅Ｎ２とが夫々例えば１００ｎｍ、２２０ｎｍとなるので、幅Ｎ１と開口幅Ｎ２との比は５：１１となる。また、この第３のマスクパターン４４のパターンの数がレジストマスク５１に形成されたパターンの数の２倍になる。  
その後、このウェハＷに対して既述のようにダブルパターン形成工程を３回繰り返して行うことにより、ＳｉＮ膜２２にパターン３０が形成される。パターン３０に形成されるライン２８及び溝２９の数は、第４のマスクパターン５４のライン５２及び溝５３の数の１６倍となる。
【００５０】
この第３の実施の形態によれば、既述の多層構造のウェハＷに対してパターン３０を形成するにあたり、ライン５２の幅Ｐ１と溝５３の開口幅Ｐ２との比が１１：２１となるようにレジストマスク５１の第４のマスクパターン５４を形成すると共に、開口幅Ｐ５と堆積物５７ａ（５７ｂ）の幅Ｐ６との比が１１：５となるようにアモルファスシリコン膜５５を成膜している。従って、このウェハＷに対してダブルパターン形成工程を４回行うことにより、パターン３０におけるライン２８及び溝２９の数を第４のマスクパターン５４のライン５２及び溝５３の数の１６倍に増やすことができ、そのため極めて微細な寸法のパターン３０を形成することができる。  
尚、既述の第１の実施の形態の変形例１、２において説明したように、レジストマスク４１を無機膜により形成するようにしても良い。
【００５１】
（第４の実施の形態：パターンの２ｎ倍化）
上記の各例にて説明したように、ウェハＷの積層膜数を増やすと共にダブルパターン形成工程を２回、３回、４回行うことにより、パターン３０の数をウェハＷの表層に形成されていたパターン（２５、４４、５４）の数の４（２２）倍、８（２３）倍、１６（２４）倍に増やすことができる。このことから、ダブルパターン形成工程を更に５回、６回、、、、、（ｎ−１）回、ｎ（ｎ：５以上の正数）回行うことによって、パターン３０の数をウェハＷの表層のパターンの数の３２（２５）倍、６４（２６）倍、、、２ｎ−１倍、２ｎ倍に増やすことができると考えられる。そこで、このようにダブルパターン形成工程を繰り返すにあたり、ウェハＷの表層のレジストマスク６０に形成する第ｎのマスクパターン６１（２５、４４、５４）のライン６２（２６、４２、５２）の寸法及び溝６３（２７、４３、５３）の寸法の設定方法について、図１３及び図１４を参照して説明する。図１３には、上段側に最終的にＳｉＮ膜２２に形成するパターン３０を示しており、後段側に向かうつれてダブルパターン形成工程の回数を増やした場合のウェハＷの表層のレジストマスク６０を模式的に示している。この場合において、図示を省略しているが、ダブルパターン形成工程をｎ回繰り返す場合には、ＳｉＮ膜２２上には（ｎ＋１）層の膜が積層されている。
【００５２】
図１３及び図１４に示すように、後段側のライン６２の寸法は上段側の溝６３の幅と同じ寸法に設定され、後段側の溝５３の幅の開口幅は（上段側のライン６２の幅×２＋上段側の溝６２の開口幅）に設定されることが分かる。また、後段側のライン６２の側壁に形成する堆積物の幅は、上段側のライン６２の幅と同じ値となることが分かる。そこで、このような計算を順次行っていくことにより、ダブルパターン形成工程をｎ回繰り返してパターン３０を２ｎ倍化する時に必要なマスクパターン６１の寸法及び堆積物の寸法が算出され、従ってその算出結果に基づいて上記のダブルパターン形成を繰り返していくことにより、ウェハＷの表面に形成されたパターン６１の数の２ｎ倍の数のパターン３０を形成することができる。尚、ウェハＷに最終的にパターン３０を形成する膜としては、ＳｉＮ膜２２以外にも、ＳｉＯ２膜などの無機膜であっても良い。  
尚、既述の第１の実施の形態において説明したように、パターン３０を４倍化するときの溝２７÷ライン２６の比が０．６となり、最も１．０に近づくことから（図１４参照）、フォトリソグラフィによりこのマスクパターン６１（２４）を容易に形成できることが分かる。
【００５３】
この例において、既述の図１３及び図１４に示したように、便宜的にＳｉＮ膜２２のパターン３０の寸法が一定であり、ダブルパターン形成工程の回数が増える毎にウェハＷの表面のマスクパターン６１（２５、４４、５４）の寸法が大きくなるように説明したが、実際にはライン６２（２６、４２、５２）の寸法と溝６３（２７、４３、５３）の寸法とを既述の比率に保ちつつ、このマスクパターン６１の形成密度を同レベルにすることで、ＳｉＮ膜２２に極めて寸法の小さいパターン３０を形成することができる。
【００５４】
続いて、上述の半導体装置の製造方法を実施する半導体製造装置の一例について図１５を参照しながら説明する。この半導体製造装置は、第１の基板搬送手段８１ａを備えたローダモジュールである第１の搬送室８１と、ロードロック室８２，８２と、第２の基板搬送手段８３ａを備えた真空搬送室モジュールである第２の搬送室８３と、を備えている。第１の搬送室８１の手前側には、内部に複数枚のウエハＷが収納された密閉型のキャリアＣを載置するためのロードポート８５が複数箇所例えば３カ所に設けられており、またこの第１の搬送室８１の側面には、ウエハＷの向きや偏心の調整を行うアライメント室８６が接続されている。
【００５５】
第２の搬送室８３には、熱ＣＶＤによる成膜処理を行う成膜モジュール８７，８７と、プラズマエッチング処理を行うエッチングモジュール８８，８８と、が気密に接続されている。この成膜モジュール８７は、内部にウェハＷを載置する載置台と、このウェハＷを例えば３００℃以下に加熱する加熱する手段、成膜モジュール８７内に既述のアモルファスシリコン膜を成膜するための処理ガス例えばＳｉＨ4ガスを供給する手段及び真空排気手段（いずれも図示せず）を備えている。また、エッチングモジュール８８は、平行平板型のプラズマエッチング装置であり、ウエハＷを載置する載置台及びその載置台の上方に対向するように設けられたガスシャワーヘッドを兼用する上部電極、このガスシャワーヘッドを介してウェハＷに既述のエッチング用の処理ガスを供給する手段、真空排気手段及び処理ガスをプラズマ化する手段（いずれも図示せず）を備え、エッチングモジュール８８内にガスシャワーヘッドから処理ガスを供給し、載置台と上部電極との間に高周波を印加して処理ガスをプラズマ化することによって、既述のプラズマエッチング処理が行われるように構成されている。図中Ｇはゲートバルブ（仕切り弁）、ＧＴはゲートドアである。
【００５６】
この半導体製造装置には、例えばコンピュータからなる制御手段である制御部８０Ａが設けられている。この制御部８０Ａは図示しないプログラム、ＣＰＵ及びメモリを備えており、前記プログラムには制御部８０Ａから半導体製造装置の各部に制御信号を送り、ウエハの搬送及び処理を進行させるように命令（各ステップ）が組み込まれている。また、例えばメモリには各モジュールの処理圧力、処理温度、処理時間、ガス流量または電力値などの処理パラメータの値が書き込まれる領域を備えており、ＣＰＵがプログラムの各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこの半導体製造装置８０の各部に送られることになる。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）などからなる記憶部８０Ｂに格納されて制御部８０Ａにインストールされる。
【００５７】
次に、この半導体製造装置におけるウェハＷの流れについて簡単に説明する。先ず、キャリアＣをロードポート８５に載置して、キャリアＣ内のウエハＷを第１の基板搬送手段８１ａにより第１の搬送室８１を介してロードロック室８２に搬送する。そして、第２の基板搬送手段８３ａによりロードロック室８２を介してウエハＷを第２の搬送室８３内に搬入する。そして、この第２の搬送室８３を介して成膜モジュール８７及びエッチングモジュール８８に上記の処理の流れに合わせて順次ウェハＷを搬送し、成膜モジュール８７においては上述の実施形態の各アモルファスシリコン膜の成膜処理を行い、エッチングモジュール８８においては各エッチング処理を行う。各処理終了後、ウエハＷは搬入された順序と逆の順序でキャリアＣに戻される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態における半導体装置の製造工程の一例を示した工程図である。
【図２】上記の製造工程を示した工程図である。
【図３】上記の製造工程を示した工程図である。
【図４】上記の製造工程を示した工程図である。
【図５】上記の実施形態の変形例における半導体装置の製造工程の一例を示した工程図である。
【図６】上記の製造工程を示した工程図である。
【図７】上記の製造工程を示した工程図である。
【図８】上記の実施形態の変形例における半導体装置の一例を示した工程図である。
【図９】本発明の第２の実施形態における半導体装置の製造工程の一例を示した工程図である。
【図１０】上記の製造工程を示した工程図である。
【図１１】本発明の第３の実施形態における半導体装置の製造工程の一例を示した工程図である。
【図１２】上記の製造工程を示した工程図である。
【図１３】本発明の第４の実施形態における半導体装置の一例を示した模式図である。
【図１４】上記の第４の実施形態におけるパターンの寸法の一例を示した模式図である。
【図１５】上記半導体装置を製造するための半導体製造装置の一例を示す平面図である。
【図１６】半導体装置の一例であるＮＡＮＤ型フラッシュメモリの膜構造を示した説明図である。
【図１７】トリミングを行った後に形成されるマスクの一例である。
【符号の説明】
【００５９】
２１  ＳｉＯ2膜
２２  ＳｉＮ膜
２３  反射防止膜
２５  マスクパターン
３０  パターン
３１  アモルファスシリコン膜
３２  凹部
３３ａ  堆積物
３３ｂ  堆積物
３５  アモルファスシリコン膜
３６  凹部
３７ａ  堆積物
３７ｂ  堆積物
【図１】
2009194248.tif 000003
【図２】
2009194248.tif 000004
【図３】
2009194248.tif 000005
【図４】
2009194248.tif 000006
【図５】
2009194248.tif 000007
【図６】
2009194248.tif 000008
【図７】
2009194248.tif 000009
【図８】
2009194248.tif 000010
【図９】
2009194248.tif 000011
【図１０】
2009194248.tif 000012
【図１１】
2009194248.tif 000013
【図１２】
2009194248.tif 000014
【図１３】
2009194248.tif 000015
【図１４】
2009194248.tif 000016
【図１５】
2009194248.tif 000017
【図１６】
2009194248.tif 000018
【図１７】
2009194248.tif 000019