(57)【要約】【課題】レジストのサイドエッチングの発生が抑制され、下地膜を所望の形状に良好に加工することが可能なドライエッチング方法、及びそれを用いた半導体装置の製造方法を提供する。【解決手段】下層レジスト１２０、中間層１３０、及び上層レジスト１４０が下から順に積層されてなる多層レジストを用いて下地膜１１０をエッチングするドライエッチング方法であって、下地膜１１０上に多層レジストを形成した後、上層レジスト１４０及び中間層１３０をマスクとして、第１のガス及び第２のガスを含むエッチングガスを用いて下層レジスト１２０をエッチングする工程（ａ）と、工程（ａ）の後、下層レジスト１２０をマスクとして、第２のガスを含むエッチングガスを用いて下地膜１１０をエッチングする工程（ｂ）とを備えている。第２のガスは、下地膜１１０をエッチングするためのガスである。【選択図】図１
2009059855.tif 000002
【特許請求の範囲】
【請求項１】
下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、
前記下地膜上に前記多層レジストを形成した後、前記上層レジスト及び前記中間層をマスクとして、第１のガス、及び前記下地膜をエッチングするための第２のガスを含むエッチングガスを用いて前記下層レジストをエッチングする工程（ａ）と、
前記工程（ａ）の後、前記下層レジストをマスクとして、前記第２のガスを含むエッチングガスを用いて前記下地膜をエッチングする工程（ｂ）とを備えているドライエッチング方法。
【請求項２】
前記工程（ａ）では、前記下層レジストとともに前記下地膜の一部もエッチングされる請求項１に記載のドライエッチング方法。
【請求項３】
前記下地膜は、絶縁膜からなり、
前記第２のガスは、フッ素を含むガスである請求項１又は２に記載のドライエッチング方法。
【請求項４】
前記下地膜は、シリコン膜からなり、
前記第２のガスは、塩素ガス又は臭素ガス、あるいは、塩素元素を含むガス又は臭素元素を含むガスである請求項１又は２に記載のドライエッチング方法。
【請求項５】
前記下地膜は、金属膜からなり、
前記第２のガスは、塩素元素を含むガス又は臭素元素を含むガスである請求項１又は２に記載のドライエッチング方法。
【請求項６】
下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、
前記下地膜上に前記多層レジストを形成した後、前記上層レジストをマスクとして、第１のガスを含むエッチングガスを用いて前記中間層をエッチングする工程（ａ）と、
前記工程（ａ）の後、前記中間層をマスクとして、第２のガスを含むエッチングガスを用いて前記下層レジストを所定の膜厚になるまでエッチングする工程（ｂ）と、
前記工程（ｂ）の後、前記中間層をマスクとして、前記第１のガス及び前記第２のガスを含むエッチングガスを用いて、前記下地膜が露出するまで前記下層レジストをさらにエッチングする工程（ｃ）とを備えているドライエッチング方法。
【請求項７】
前記工程（ｃ）では、前記下層レジストとともに前記中間層もエッチングされる請求項６に記載のドライエッチング方法。
【請求項８】
前記中間層は、シリコンを含む膜からなり、
前記第１のガスは、フッ素元素を含むガス又は塩素元素を含むガスである請求項６又は７に記載のドライエッチング方法。
【請求項９】
下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、
前記下地膜上に前記多層レジストを形成した後、前記上層レジストをマスクとして、前記中間層をエッチングする工程（ａ）と、
前記工程（ａ）の後、前記上層レジスト及び前記中間層をマスクとして、前記下地膜が露出するまで前記下層レジストをエッチングするとともに、前記上層レジスト及び前記中間層が除去される工程（ｂ）とを備え、
前記工程（ｂ）において、前記下地膜が露出するまでの間に前記上層レジスト及び前記中間層が除去されるドライエッチング方法。
【請求項１０】
前記工程（ａ）では、前記中間層とともに前記上層レジストの上部も除去される請求項９に記載のドライエッチング方法。
【請求項１１】
下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、
前記下地膜上に保護膜、前記下層レジスト、前記中間層、及び前記上層レジストを順次形成する工程（ａ）と、  
前記上層レジストをマスクとして前記中間層をエッチングした後、前記上層レジスト及び前記中間層をマスクとして、エッチングガスを添加しながら前記保護膜が露出するまで前記下層レジストをエッチングする工程（ｂ）とを備え、
前記工程（ｂ）において、前記露出した保護膜は、前記エッチングガスを吸着又は消費するドライエッチング方法。
【請求項１２】
前記エッチングガスは、酸素ラジカルを含むガスであり、
前記保護膜は、チタン又はチタンを含む化合物からなる請求項１１に記載のドライエッチング方法。
【請求項１３】
前記エッチングガスは、酸素ラジカルを含むガスであり、
前記保護膜は、炭素を含む化合物からなり、
前記工程（ｂ）において、前記保護膜は前記エッチングガスを吸着する請求項１１に記載のドライエッチング方法。
【請求項１４】
前記エッチングガスは、酸素ラジカルを含むガスであり、
前記保護膜は、高分子金属錯体又は前記高分子金属錯体を含む化合物からなり、
前記工程（ｂ）において、前記保護膜は前記エッチングガスを吸着する請求項１１に記載のドライエッチング方法。
【請求項１５】
請求項１〜１４のうちいずれか１つに記載のドライエッチング方法を用いて、前記下地膜をパターニングする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層レジストを用いたドライエッチング方法、及びそれを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、パターン形成に用いられるレジストの薄膜化が進んでいる。例えば、６５ｎｍデザインルールプロセスにおいては、約２００ｎｍの膜厚でＡｒＦ（フッ化アルゴン）からなるレジストを用いて露光及び現像を行い、パターニングしていた。しかし、４５ｎｍデザインルールプロセスにおいては、使用するレジストを約１５０ｎｍ程度の膜厚までさらに薄膜化する必要がある。
【０００３】
このため、特に、パターニングしたレジストをマスクとして下地膜をドライエッチングにより加工する工程では、所望の選択比を有するレジストを準備するのが難しい。そこで、従来の単層のレジストを用いたドライエッチング方法に替わり、多層のレジストを用いてエッチングを行う多層レジストプロセスが検討されている。
【０００４】
従来の多層レジストプロセスを用いたパターン形成方法について、図５を用いて説明する。図５（ａ）〜（ｄ）は、従来の多層レジストを用いたドライエッチング方法を示す断面図である。
【０００５】
まず、図５（ａ）に示すように、半導体基板５００上にパターニングを行う下地膜（被加工膜）５１０を形成した後、下地膜５１０上に下層レジスト５２０、中間層５３０、及び上層レジスト５４０を順次形成する。続いて、露光及び現像により上層レジスト５４０をパターニングする。
【０００６】
次に、図５（ｂ）に示すように、上層レジスト５４０をマスクとして、中間層５３０をドライエッチングにより加工することで、中間層５３０にパターンを転写する。
【０００７】
次に、図５（ｃ）に示すように、中間層５３０をマスクとして、下層レジスト５２０をドライエッチングにより加工することで、下層レジスト５２０にパターンを転写する。
【０００８】
最後に、図５（ｄ）に示すように、下層レジスト５２０をマスクとして、下地膜（被加工膜）５１０をドライエッチングにより加工することで、下地膜５１０に所望のパターンを形成する。
【０００９】
一方、一般的にドライエッチングを用いて加工を行う際には、エッチング速度の面内分布やバラツキを考慮して、また、下地である基板に段差が存在しても安定的に所望の加工形状を得ることができるように、一定量のオーバーエッチングを行う。
【００１０】
しかしながら、図５（ｃ）に示すように、従来のドライエッチング方法では、下層レジスト５２０の加工を行う際に酸素ラジカルなどのエッチャントが過剰となり、過剰なエッチャントにより下層レジスト５２０にサイドエッチングが発生するという不具合があった。
【００１１】
下層レジスト５２０にサイドエッチングが発生すると、下層レジスト５２０の下に設けられた下地膜５１０を加工する際の寸法精度が悪くなったり、所望の寸法が得られない等の不具合が生じる恐れがある。このサイドエッチングが生じる理由として、下層レジスト５２０をエッチングする際に、下層レジスト５２０に対する下地膜５１０及び中間層５３０の選択比が大きく、下地膜５１０及び中間層５３０がエッチングされにくいことが挙げられる。具体的には、上述の選択比の違いにより、上層レジスト５４０及び下層レジスト５２０のエッチングが終了して、下地膜５１０及び中間層５３０の露出面積が大きくなるに連れて、エッチャントが過剰になる。そして、この過剰なエッチャントにより、下層レジスト５２０のサイドエッチングが進行する。
【００１２】
上述の不具合を解決する方法としては、例えば、下層レジスト５２０をエッチングする際にガスを添加して、下層レジスト５２０の側壁に保護膜を形成する方法が考案されている（例えば、特許文献１参照）。この方法によれば、保護膜により下層レジスト５２０が保護されるため、サイドエッチングの進行を抑制することができる。
【特許文献１】特開平５−２８３３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、エッチャントが過剰になるのはオーバーエッチング時であるため、上述の従来の解決法では、下層レジストの側壁に保護膜を形成しようとすると、オーバーエッチングの工程以前に保護膜が過剰に形成される結果、下層レジストが順テーパ形状となり、レジストパターンの垂直形状が維持できないという不具合が生じる。
【００１４】
本発明は、上記の不具合を鑑み、多層レジストを用いたドライエッチング方法において
、レジストのサイドエッチングの発生が抑制され、下地膜を所望の形状に良好に加工することが可能なドライエッチング方法、及びそれを用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の第１のドライエッチング方法は、下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、前記下地膜上に前記多層レジストを形成した後、前記上層レジスト及び前記中間層をマスクとして、第１のガス、及び前記下地膜をエッチングするための第２のガスを含むエッチングガスを用いて前記下層レジストをエッチングする工程（ａ）と、前記工程（ａ）の後、前記下層レジストをマスクとして、前記第２のガスを含むエッチングガスを用いて前記下地膜をエッチングする工程（ｂ）とを備えている。
【００１６】
この第１の方法によれば、工程（ａ）で下層レジストをエッチングするための第１のガスに加えて、下地膜をエッチングするための第２のガスを添加することで、下層レジストのエッチングが終了しても、第２のガスにより下地膜がエッチングされる。これにより、過剰なエッチャントにより下層レジストのサイドエッチングが発生するのを防ぐことができる。従って、本発明の第１のドライエッチング方法を用いれば、レジストのサイドエッチングが発生することなく、精度良く下地膜を所望の形状に加工することができる。
【００１７】
また、本発明の第２のドライエッチング方法は、下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、前記下地膜上に前記多層レジストを形成した後、前記上層レジストをマスクとして、第１のガスを含むエッチングガスを用いて前記中間層をエッチングする工程（ａ）と、前記工程（ａ）の後、前記中間層をマスクとして、第２のガスを含むエッチングガスを用いて前記下層レジストを所定の膜厚になるまでエッチングする工程（ｂ）と、前記工程（ｂ）の後、前記中間層をマスクとして、前記第１のガス及び前記第２のガスを含むエッチングガスを用いて、前記下地膜が露出するまで前記下層レジストをさらにエッチングする工程（ｃ）とを備えている。
【００１８】
この第２の方法によれば、互いにエッチングガスが異なる工程（ｂ）、（ｃ）を用いて、下層レジストを２ステップでエッチングする。具体的には、最初のステップである工程（ｂ）で、第２のガスを用いて下層レジストのみをエッチングした後、２つ目のステップである工程（ｃ）で、第２のガスと中間層をエッチングするための第１のガスを用いて、下層レジストを完全にエッチングする。これにより、２つ目のステップで下層レジストのエッチングが終了しても、第１のガスにより中間層のエッチングが進行するため、過剰なエッチャントによって下層レジストのサイドエッチングが発生するのを防ぐことができる。従って、本発明の第２のドライエッチング方法によれば、レジストのサイドエッチングが発生することなく、精度良く下地膜を所望の形状に加工することが可能となる。
【００１９】
また、本発明の第３のドライエッチング方法は、下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、前記下地膜上に前記多層レジストを形成した後、前記上層レジストをマスクとして、前記中間層をエッチングする工程（ａ）と、前記工程（ａ）の後、前記上層レジスト及び前記中間層をマスクとして、前記下地膜が露出するまで前記下層レジストをエッチングするとともに、前記上層レジスト及び前記中間層が除去される工程（ｂ）とを備え、前記工程（ｂ）において、前記下地膜が露出するまでの間に前記上層レジスト及び前記中間層が除去されることを特徴とする。
【００２０】
この第３の方法によれば、工程（ｂ）で上層レジスト、中間層、及び下層レジストのエッチング速度を考慮して、下層レジストのエッチングを行う。これにより、エッチング速度の違いにより、下層レジストをエッチングして下地膜を露出させた時点で、下層レジストの上に設けられた中間層及び上層レジストは完全に除去されている。そのため、下層レジストを所望の形状にエッチングした後も、引き続き下層レジストのエッチングが進行するため、エッチャントが過剰になるのを抑制することができる。従って、本発明の第３のドライエッチング方法においても、上述と同様にして、レジストのサイドエッチングの発生を抑制でき、良好に下地膜を加工することができる。
【００２１】
また、本発明の第４のドライエッチング方法は、下層レジスト、中間層、及び上層レジストが下から順に積層されてなる多層レジストを用いて下地膜をエッチングするドライエッチング方法であって、前記下地膜上に保護膜、前記下層レジスト、前記中間層、及び前記上層レジストを順次形成する工程（ａ）と、前記上層レジストをマスクとして前記中間層をエッチングした後、前記上層レジスト及び前記中間層をマスクとして、エッチングガスを添加しながら前記保護膜が露出するまで前記下層レジストをエッチングする工程（ｂ）とを備え、前記工程（ｂ）において、前記露出した保護膜は、前記エッチングガスを吸着又は消費することを特徴とする。
【００２２】
この第４の方法によれば、下層レジストと下地膜との間に保護膜を設けることで、工程（ｂ）で保護膜が露出するまで下層レジストを所望の形状に加工した後は、添加されたエッチングガスは露出した保護膜に消費又は吸着され、下層レジストに作用しなくなる。その結果、下層レジストのエッチング終了後に、エッチャントが過剰になるのを防止でき、下層レジストのサイドエッチングを抑制できる。
【００２３】
また、本発明の半導体装置の製造方法は、上述の本発明の第１〜第４のドライエッチング方法を用いて、下地膜をパターニングする。この方法を用いれば、下地膜として例えばゲート電極形成膜を用いてパターニングすると、良好な精度で加工されたゲート電極を得ることができる。従って、本発明の半導体装置の製造方法によれば、微細化されても、所望の位置に精度良く半導体素子などを作製することができ、信頼性の高い半導体装置を実現することができる。
【発明の効果】
【００２４】
本発明のドライエッチング方法、及び半導体装置の製造方法によれば、レジストのサイドエッチングの発生を抑制することができ、所望の寸法に精度良く加工された下地膜を得ることができる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
以下、本発明の第１の実施形態に係るドライエッチング方法について、図１（ａ）〜（ｅ）を参照しながら説明する。図１（ａ）〜（ｅ）は、本実施形態のドライエッチング方法を示す断面図である。
【００２６】
まず、図１（ａ）に示すように、半導体基板１００上に例えばポリシリコンからなる下地膜（被加工膜）１１０を例えば１４０ｎｍの膜厚で堆積する。次に、下地膜１１０上に例えば２００ｎｍの膜厚で、カーボン含有レジストなどからなる下層レジスト１２０を塗布により成膜した後、下層レジスト１２０上に例えば８０ｎｍの膜厚で、シリコン含有レジストなどからなる中間層１３０を塗布により成膜する。次いで、中間層１３０上に例えば膜厚が１５０ｎｍで、ポリアクリル酸系樹脂材料などからなる上層レジスト１４０を塗布する。これにより、下層レジスト１２０、中間層１３０、及び上層レジスト１４０からなる多層レジストを形成することができる。続いて、露光及び現像を行うことで、上層レジスト１４０をパターニングする。
【００２７】
次に、図１（ｂ）に示すように、半導体基板１００をＵＨＦ−ＥＣＲ（Ultra High Frequency−Electron Cyclotron Resonance）プラズマをプラズマ源に用いたエッチング装置（図示せず）内に設置し、上層レジスト１４０をマスクとして例えばＣＦ４などのフッ素系ガスを用いて中間層１３０をエッチングする。この時、下層レジスト１２０の上面がオーバーエッチングにより除去されてもよい。
【００２８】
次に、図１（ｃ）に示すように、上層レジスト１４０及び中間層１３０をマスクとして、下層レジスト１２０の加工を行う。この時、エッチングガス１５０として、Ｎ２とＣＯ２の混合ガス（第１のガス）にＨＢｒ（第２のガス）を添加したものを用いる。ＨＢｒ（第２のガス）は下地膜１１０をエッチングするガスである。具体的なエッチングの条件としては、例えば、圧力を０．８Ｐａ、プラズマ生成用電力（ＵＨＦ）を８００Ｗ、バイアスパワーを４０Ｗ、流量をＨＢｒ／Ｎ２／ＣＯ２＝２０／７０／１００［ｍＬ／ｍｉｎ］、コイル電流をＨＢｒ／Ｎ２／ＣＯ２＝４／０／７［Ａ］、ステージ温度を中央部／周辺部＝３５／２０［℃］とする。
【００２９】
ここで、本工程で用いるエッチングガス１５０は、Ｎ２及びＣＯ２など、下層レジスト１２０のエッチングガス（第１のガス）に加えて、ＨＢｒなど、下地膜１１０のエッチングガス（第２のガス）を含んでいる。これにより、下層レジスト１２０のエッチングが終了しても、エッチングガス１５０にＨＢｒが含まれていることで、下地膜１１０のエッチングが進行する。そのため、エッチャントが過剰になるのを抑制することができるため、過剰なエッチャントによる下層レジスト１２０のサイドエッチングを防止することができる。なお、本工程では、下層レジスト１２０を下地膜１１０が露出するまでエッチングした後、オーバーエッチングにより、露出した下地膜１１０の上面が除去されてもよい。
【００３０】
続いて、図１（ｄ）に示すように、中間層１３０及び下層レジスト１２０をマスクとして、例えばＨＢｒ（第２のガス）とＣｌ２の混合ガスを用いて、下地膜１１０をエッチングする。その後、図１（ｅ）に示すように、アッシングにより下層レジスト１２０を除去する。以上の方法により、シリコン膜からなる下地膜１１０を所望の形状に加工することができる。なお、図１（ｃ）に示す工程で下地膜１１０の上面が除去されていても、最終的に本工程で下地膜１１０がパターニングされるため、何ら問題はない。
【００３１】
本実施形態のドライエッチングの方法の特徴は、図１（ｃ）に示す工程で、下層レジスト１２０のエッチングガスに加えて、下地膜１１０のエッチングガスであるＨＢｒを添加したことにある。これにより、下層レジスト１２０のエッチングが終了しても、ＨＢｒにより下地膜１１０がエッチングされるため、過剰なエッチャントによって下層レジスト１２０のサイドエッチングが発生するのを防ぐことができる。従って、本実施形態のドライエッチングの方法によれば、レジストのサイドエッチングが発生することなく、精度良く下地膜を所望の形状に加工することが可能となる。
【００３２】
また、本実施形態のドライエッチング方法を用いれば、図１（ｃ）に示す工程のエッチングガス１５０を変更するだけで下層レジスト１２０のサイドエッチングを防ぐことができ、従来のドライエッチング方法に比べて、複雑な工程を用いなくても比較的容易に下地膜を加工することができる。
【００３３】
なお、本実施形態のドライエッチング方法において、下地膜１１０としてシリコン膜を用いた場合、図１（ｂ）、（ｃ）で用いる下地膜１１０のエッチングガス（第２のガス）は、塩素ガス又は臭素ガス、あるいは、塩素を含むガス又は臭素を含むガスであると好ましい。また、下地膜１１０として絶縁膜を用いた場合、第２のガスはフッ素を含むガスであると好ましい。一方、下地膜１１０として金属膜を用いた場合、第２のガスは塩素元素を含むガス又は臭素元素を含むガスであると好ましい。
【００３４】
（第２の実施形態）
以下、本発明の第２の実施形態に係るドライエッチング方法について、図２（ａ）〜（ｅ）を参照しながら説明する。図２（ａ）〜（ｅ）は、本実施形態のドライエッチング方法を示す断面図である。
【００３５】
まず、図２（ａ）に示すように、半導体基板２００上に例えば窒化膜からなる下地膜（被加工膜）２１０を例えば１３０ｎｍの膜厚で堆積する。次に、下地膜２１０上に例えば２５０ｎｍの膜厚で、カーボン含有レジストなどからなる下層レジスト２２０を塗布により成膜した後、下層レジスト２２０上に例えば８０ｎｍの膜厚で、例えばＳｉを含むＳＯＧ（Spin On Glass）膜からなる中間層２３０を塗布により成膜する。次いで、中間層２３０の上に例えば膜厚が１５０ｎｍで、ポリアクリル酸系樹脂材料などからなる上層レジスト２４０を塗布する。これにより、下層レジスト２２０、中間層２３０、及び上層レジスト２４０からなる多層レジストを形成することができる。続いて、露光及び現像を行うことで、上層レジスト２４０をパターニングする。
【００３６】
次に、図２（ｂ）に示すように、半導体基板２００を２周波励起の容量結合型プラズマエッチング装置（図示せず）内に設置し、上層レジスト２４０をマスクとして、例えばＣＦ４とＣＨＦ３の混合ガス（第１のガス）を用いて中間層２３０をエッチングする。次に、上層レジスト２４０及び中間層２３０をマスクとして、下層レジスト２２０の加工を行う。この際、最初に、例えばＣＯとＯ２の混合ガス（第２のガス）を用いて、膜厚モニターなどで観察しながら、下層レジスト２２０の膜厚が２０ｎｍ程度になるまでエッチングを行う。
【００３７】
続いて、図２（ｃ）に示すように、エッチングガス２５０として、第２のガスにＣＦ４を添加した、ＣＯ、Ｏ２、及びＣＦ４の混合ガスを用いて、下地膜２１０が露出するまで、残存する下層レジスト２２０をエッチングする。ＣＦ４は、中間層２３０をエッチングするガスである。具体的なエッチング条件としては、例えば、圧力を０．８Ｐａ、上部電極パワーを９００Ｗ、下部電極パワーを６００Ｗ、流量をＣＯ／Ｏ２／ＣＦ４＝１００／５０／５０［ｍＬ／ｍｉｎ］、下部電極の温度を中心部／周辺部＝５５／４５［℃］とする。この条件でエッチングを行うと、残存する下層レジスト２２０だけでなく、中間層２３０も一緒にエッチングされる。従って、下層レジスト２２０のエッチングが終了しても、中間層２３０のエッチングが進行することでエッチャントが過剰にならず、下層レジスト２２０のサイドエッチングの発生を防ぐことができる。なお、ＣＦ４を添加せずに第１のガスのみを用いて下層レジスト２２０をエッチングした場合、下層レジスト２２０に１５ｎｍ程度のサイドエッチングが発生したが、本実施形態のドライエッチング方法を用いると、下層レジスト２２０のサイドエッチング量はほぼ０ｎｍになり、サイドエッチング量を改善することができた。
【００３８】
続いて、図２（ｄ）に示すように、中間層２３０及び下層レジスト２２０をマスクとして、例えばＣＦ４とＣＨＦ３の混合ガスを用いて、下地膜２１０をエッチングする。その後、図２（ｅ）に示すように、アッシングにより下層レジスト２２０を除去する。以上の方法により、窒化膜からなる下地膜２１０を所望の形状に加工することができる。
【００３９】
本実施形態のドライエッチング方法の特徴は、図２（ｂ）、（ｃ）に示す工程で互いにエッチングガスが異なる２つのステップを用いて、下層レジスト２２０をエッチングすることにある。この方法によれば、最初のステップで、第２のガスを用いて下層レジスト２２０のみをエッチングした後、２つ目のステップで、第２のガスに中間層２３０をエッチングするガスが添加されたエッチングガス２５０を用いて、下層レジスト２２０を完全にエッチングする。これにより、２つ目のステップで下層レジスト２２０のエッチングが終了しても、ＣＦ４により中間層２３０のエッチングが進行するため、過剰なエッチャントによって下層レジスト２２０のサイドエッチングが発生するのを防ぐことができる。従って、本実施形態のドライエッチングの方法によれば、レジストのサイドエッチングが発生することなく、精度良く下地膜を所望の形状に加工することが可能となる。
【００４０】
なお、本実施形態のドライエッチング方法では、中間層２３０としてシリコンを含む膜を用いた場合、図２（ｂ）、（ｃ）で中間層２３０をエッチングするためのガス（第１のガス）は、フッ素元素を含むガス又は塩素元素を含むガスであると好ましい。
【００４１】
（第３の実施形態）
以下、本発明の第３の実施形態に係るドライエッチング方法について、図３（ａ）〜（ｃ）を参照しながら説明する。図３（ａ）〜（ｃ）は、本実施形態のドライエッチング方法を示す断面図である。
【００４２】
まず、図３（ａ）に示すように、半導体基板３００上に例えばＴＥＯＳ（Tetraethoxysilane）膜からなる下地膜（被加工膜）３１０を例えば１３０ｎｍの膜厚で堆積する。次に、下地膜３１０上に例えば４００ｎｍの膜厚で、カーボン含有レジストなどからなる下層レジスト３２０を塗布により成膜した後、下層レジスト３２０上に例えば７０ｎｍの膜厚で、シリコン含有レジストなどからなる中間層３３０を塗布により成膜する。次いで、中間層３３０上に例えば膜厚が１５０ｎｍで、ポリアクリル酸系樹脂材料などからなる上層レジスト３４０を塗布する。これにより、下層レジスト３２０、中間層３３０、及び上層レジスト３４０からなる多層レジストを形成することができる。続いて、露光及び現像を行うことで、上層レジスト３４０をパターニングする。
【００４３】
次に、図３（ｂ）に示すように、半導体基板３００をＵＨＦ−ＥＣＲプラズマをプラズマ源に用いたエッチング装置（図示せず）内に設置し、上層レジスト３４０をマスクとして、例えばＣＦ４とＣＨＦ３の混合ガスを用いて中間層３３０をエッチングする。この時、中間層３３０とともに上層レジスト３４０もエッチングされ、上層レジスト３４０の膜厚は５０ｎｍ程度となる。
【００４４】
次に、図３（ｃ）に示すように、上層レジスト３４０及び中間層３３０をマスクとして、下層レジスト３２０のエッチングを行う。具体的なエッチング条件としては、例えば、圧力を１．５Ｐａ、プラズマ生成用電力（ＵＨＦ）を４００Ｗ、バイアスパワーを１００Ｗ、流量をＡｒ／Ｎ２／ＣＯ２＝２００／２００／１００［ｍＬ／ｍｉｎ］、ステージ温度を２０℃とする。この条件下では、上層レジスト３４０、中間層３３０、及び下層レジスト３２０のエッチング速度が、それぞれ１３０ｎｍ／ｍｉｎ、２０ｎｍ／ｍｉｎ、及び１００ｎｍ／ｍｉｎとなる。従って、本工程では、下層レジスト３２０を下地膜３１０が露出するまでエッチングするのに必要な時間（４ｍｉｎ）内に、中間層３３０及び残存する上層レジスト３４０が除去され、下層レジスト３２０は完全に露出した状態となる。ここで、下層レジスト３２０が十分な膜厚で、且つ、下地膜３１０を加工するためのパターン形状を有していれば、中間層３３０が除去されても問題はない。
【００４５】
次に、下層レジスト３２０をマスクとして、例えばＣＦ４等のフルオロカーボンを含むガスを用いて下地膜３１０をエッチングする。その後、アッシングにより下層レジスト３２０を除去する。以上の方法により、窒化膜からなる下地膜３１０を所望の形状に加工することができる。
【００４６】
本実施形態のドライエッチング方法の特徴は、図３（ｃ）に示す工程において、上層レジスト３４０、中間層３３０、及び下層レジスト３２０のエッチング速度を考慮して、下層レジスト３２０のエッチングを行うことにある。この方法によれば、エッチング速度の違いにより、下層レジスト３２０をエッチングして下地膜３１０を露出させた時点で、下層レジスト３２０の上に設けられた中間層３３０及び上層レジスト３４０が完全に除去されている。これにより、下層レジスト３２０を所望の形状にエッチングした後も、引き続き下層レジスト３２０のエッチングが進行するため、エッチャントが過剰になるのを抑制することができる。また、従来の方法と違って、下層レジスト３２０の上には選択比の異なる膜が形成されていないため、下層レジスト３２０の側面がエッチングされるのをより確実に防ぐことができる。従って、本実施形態のドライエッチング方法を用いれば、過剰なエッチャントによりサイドエッチングが発生するのを防ぐことができ、精度良く下地膜を所望の形状に加工することができる。
【００４７】
（第４の実施形態）
以下、本発明の第４の実施形態に係るドライエッチング方法について図４（ａ）〜（ｄ）を参照しながら説明する。図４（ａ）〜（ｄ）は、本実施形態のドライエッチング方法を示す断面図である。
【００４８】
まず、図４（ａ）に示すように、半導体基板４００に、例えば半導体装置に形成される配線層間の層間絶縁膜として用いられる下地膜（被加工膜）４１０を例えば膜厚が４００ｎｍで堆積する。次に、下地膜４１０上に例えばＴｉＮからなる保護膜４２０を２０ｎｍの膜厚で堆積する。その後、保護膜４２０上に、例えば２００ｎｍの膜厚でカーボン含有レジストなどからなる下層レジスト４３０を塗布により成膜した後、下層レジスト４３０上に例えば８０ｎｍの膜厚で、シリコン含有レジストなどからなる中間層４４０を塗布により成膜する。次いで、中間層４４０上に例えば膜厚が１５０ｎｍでポリアクリル酸系樹脂材料などからなる上層レジスト４５０を塗布する。これにより、下層レジスト４３０、中間層４４０、及び上層レジスト４５０からなる多層レジストを形成することができる。続いて、露光および現像の工程を行うことで、上層レジスト４５０をパターニングする。
【００４９】
次に、図４（ｂ）に示すように、半導体基板４００をＵＨＦ−ＥＣＲ（Ultra High Frequency−Electron Cyclotron Resonance）プラズマをプラズマ源に用いたエッチング装置（図示せず）内に設置し、上層レジスト４５０をマスクとして、例えばＣＦ４ガスを用いて中間層４４０をエッチングする。この時、下層レジスト４３０の上面がオーバーエッチングにより除去されてもよい。
【００５０】
次に、上層レジスト４５０及び中間層４４０をマスクとして、下層レジスト４３０の加工を行う。この時、例えばエッチャントが酸素ラジカルとなる、Ｏ２とＡｒの混合ガスなどをエッチングガス４６０として用いる。これにより、ＴｉＮからなる保護膜４２０は酸素ラジカルをゲッタリングする作用を有するため、下層レジスト４３０を保護膜４２０の上面が露出するまでエッチングすると、酸素ラジカルが保護膜４２０に吸着される結果、過剰な酸素ラジカルが発生するのを抑制できる。そのため、過剰なエッチャントによる下層レジスト４３０のサイドエッチングを防止することができる。
【００５１】
続いて、図４（ｃ）に示すように、中間層４４０及び下層レジスト４３０をマスクとして、保護膜４２０及び下地膜４１０をそれぞれ塩素を含むガス、及びフッ素を含むガスを用いてエッチングする。なお、この時、保護膜４２０及び下地膜４１０とともに、中間層４４０もエッチングにより除去される。
【００５２】
次に、図４（ｄ）に示すように、例えばアッシングにより、下層レジスト４３０を除去した後、例えばＡＰＭ（Ammonia Peroxide Mixture ／アンモニア−過酸化水素水混合液）を用いて洗浄処理によりＴｉＮからなる保護膜４２０を除去する。以上の方法により、配線層間膜用の下地膜４１０を所定の形状に加工することができる。
【００５３】
本実施形態のドライエッチング方法の特徴は、下層レジスト４３０と下地膜４１０との間に、下層レジスト４３０のエッチングガスが吸着又は消費される保護膜４２０を設けたことにある。これにより、図４（ｂ）に示す工程で、下層レジスト４３０のエッチングが終了した後は、添加されたエッチャントは保護膜４２０に消費又は吸着されるため、エッチャントとして下層レジスト４３０に作用しなくなる。その結果、下層レジスト４３０のエッチング終了後にエッチャントが過剰になるのを防止でき、下層レジスト４３０のサイドエッチングを抑制できる。従って、本実施形態のドライエッチング方法を用いれば、微細化されても、多層レジストのサイドエッチングが防止され、精度良く下地膜を所望の形状に加工することが可能となる。              
【００５４】
本実施形態のドライエッチング方法では、保護膜４２０としてＴｉＮを用いたがこれに限定されるものではない。下層レジスト４３０のエッチャントとして酸素ラジカルを用いた場合、保護膜４２０としては、チタン又はチタンを含む化合物であってもよいし、カーボンナノチューブなどの炭素を含む化合物であってもよい。また、ポルフィリン錯体などの高分子金属錯体又は高分子金属錯体を含む化合物であってもよい。これらの材料は、酸素ラジカルを吸着する効果があるため、上述と同様の効果が得られる。
【００５５】
なお、下層レジスト４３０のエッチャントとしては、酸素ラジカルに限定されるものではなく、アンモニアガスなどのガスを用いてもよい。この場合、用いるエッチャントに応じて、該エッチャントを消費又は吸着するなどの作用を有する材料を保護膜４２０として用いることで、上述と同様の効果が得られる。
【００５６】
また、本発明の第１の実施形態、第２の実施形態、第３の実施形態、及び第４の実施形態に係るドライエッチング方法において、例えば下地膜としてゲート電極形成膜を用いてパターニングすれば、良好な精度で加工されたゲート電極を得ることができる。従って、本発明のドライエッチング方法を用いれば、微細化されても、ゲート電極などを備えた半導体装置を精度良く製造することができる。
【００５７】
また、下地膜として層間絶縁膜を用いる場合には、コンタクトホールなどを精度良く所望の位置に形成することが可能になる。
【産業上の利用可能性】
【００５８】
本発明のドライエッチング方法、およびそれを用いた半導体装置の製造方法は、半導体装置の微細化に有用である。
【図面の簡単な説明】
【００５９】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態に係るドライエッチング方法を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の第２の実施形態に係るドライエッチング方法を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の第３の実施形態に係るドライエッチング方法を示す断面図である。
【図４】（ａ）〜（ｄ）は、本発明の第４の実施形態に係るドライエッチング方法を示す断面図である。
【図５】（ａ）〜（ｄ）は、従来の多層レジストを用いたドライエッチング方法を示す断面図である。
【符号の説明】
【００６０】
１００      半導体基板 
１１０      下地膜 
１２０      下層レジスト 
１３０      中間層 
１４０      上層レジスト 
１５０      エッチングガス 
２００      半導体基板 
２１０      下地膜 
２２０      下層レジスト 
２３０      中間層 
２４０      上層レジスト 
２５０      エッチングガス 
３００      半導体基板 
３１０      下地膜 
３２０      下層レジスト 
３３０      中間層 
３４０      上層レジスト 
４００      半導体基板 
４１０      下地膜 
４２０      保護膜 
４３０      下層レジスト 
４４０      中間層 
４５０      上層レジスト 
４６０      エッチングガス
【図１】
2009059855.tif 000003
【図２】
2009059855.tif 000004
【図３】
2009059855.tif 000005
【図４】
2009059855.tif 000006
【図５】
2009059855.tif 000007