(57)【要約】【課題】デプレッション型ＭＯＳトランジスタで形成された電荷検出部の電荷転送素子（リセットトランジスタ）において、リセット時にオン抵抗を低減させて残存信号電荷を確実に排出すると共に、信号電荷蓄積時に電荷転送素子を確実にオフ状態として、リセット特性と低ノイズ特性とを両立させた電荷転送素子および固体撮像素子並びに撮像装置を提供する。【解決手段】電荷転送素子７０は、電荷注入部（浮遊拡散層）７８と、リセットドレイン部８０と、電荷注入部７８の電位をリセットするリセットゲート部９０とを有し、空乏層９４深さを制限するためのチャネル深さ抑制層９２が、リセットゲート部９０下方で、導電型ウェル層７２より浅い位置、または導電型ウェル層７２よりも不純物濃度を高くして配置される。【選択図】図２
2009088288.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷が注入され電位変化が検知される電荷注入部と、
前記電荷注入部に注入された信号電荷を受け取るリセットドレイン部と、
前記電荷注入部に注入された信号電荷を前記リセットドレイン部に排出して前記電荷注入部の電位をリセットするリセットゲート部と、を有する電荷転送素子であって、
前記リセットゲート下方には、電荷転送チャネル層と、高抵抗の導電型ウェル層とがこの順で形成され、
前記電荷転送チャネル層の空乏層深さを制限するためのチャネル深さ抑制層が、前記リセットゲート下方で、前記導電型ウェル層より浅い位置に配置すること、または前記導電型ウェル層よりも不純物濃度を高くして配置することの少なくともいずれか一方を満たすように形成された電荷転送素子。
【請求項２】
請求項１記載の電荷転送素子であって、
前記リセットゲート下方の前記チャネル深さ抑制層が、前記電荷注入部から前記リセットドレインまでの間の長さ全体にわたって形成された電荷転送素子。
【請求項３】
請求項１記載の電荷転送素子であって、
前記リセットゲート下方の前記チャネル深さ抑制層は、前記電荷注入部から前記リセットドレインへの信号電荷の転送方向に沿った長さの中央が、前記リセットゲートの中心から前記電荷注入部側に偏って配置された電荷転送素子。
【請求項４】
請求項１〜請求項３のいずれか1項記載の電荷転送素子であって、
前記電荷注入部および前記リセットドレイン部がＮ型半導体層、
前記導電型ウェル層および前記チャネル深さ抑制層がＰ型半導体層からなる電荷転送素子。
【請求項５】
前記リセットゲート、前記電荷注入部、前記リセットドレインで構成されるリセットトランジスタが、デプレッション型ＭＯＳトランジスタからなる電荷転送素子。
【請求項６】
複数の光電変換部を有する受光部と、前記複数の光電変換部から読み出された信号電荷を列方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部を転送されてきた信号電荷を前記列方向に直交する行方向に転送する水平電荷転送部と、前記水平電荷転送部の電荷転送方向下流側に接続された出力部と、を有する固体撮像素子であって、
前記出力部は請求項１〜請求項５のいずれか1項記載の電荷転送素子を備え、前記電荷注入部が前記水平電荷転送部内を転送されてきた信号電荷を検出するフローティングディフュージョンである固体撮像素子。
【請求項７】
請求項５記載の固体撮像素子と、
前記固体撮像素子に光学像を結像させる光学系と、
を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷転送素子および固体撮像素子並びに撮像装置に関し、より詳細には、優れたリセット特性と低ノイズ特性とを兼ね備えるための技術に関する。
【背景技術】
【０００２】
従来、ＣＣＤ（Charge Coupled Device）型固体撮像素子などの固体撮像素子においては、電荷転送部からの信号電荷を信号電圧に変換して出力する電荷検出部のリセットトランジスタ（電荷転送素子）として、デプレッション型のＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いたものが知られている（例えば、特許文献１参照。）。
【０００３】
このような電荷検出部は、図７に示すように、Ｐウェル層１０上のＮ型半導体層１２の表面に形成されたＮ＋型半導体領域１６からなる。Ｎ＋型半導体領域１６は浮遊拡散層（フローティングディフュージョン：ＦＤ）を構成し、この浮遊拡散層１６には、出力増幅器２０が接続されている。この出力増幅器２０には、ＭＯＳトランジスタを使用したソースフォロワが使用されている。なお、図中、ＶＦＤは、浮遊拡散層１６の電位を表している。また、Ｎ＋型半導体領域１６から信号電荷を受け取るＮ＋型半導体領域１８はリセットドレイン（ＲＤ）を構成し、このリセットドレイン（ＲＤ）１８は、リセットドレイン電位ＶＲＤに設定される。また、電極２２はリセットゲート（ＲＧ）を構成し、このリセットゲート（ＲＧ）２２には、リセットゲート信号φＲＧが印加される。即ち、浮遊拡散層１６、リセットドレイン（ＲＤ）１８、及びリセットゲート（ＲＧ）２２によってデプレッションモードで動作する電荷転送素子（リセットトランジスタ）３２が形成されている。
【０００４】
水平電荷転送部の電極２４，２８には駆動パルスφ１が印加され、電極２６には駆動パルスφ２が印加される。また、電極３０は水平転送出力ゲートであり、この電極３０には所定の直流電圧ＶＯＧが常時印加される。なお、図中、点線で示されるＱは信号電荷であり、矢印は、その信号電荷Ｑの移動（転送）の様子を示している。
【０００５】
外部から固体撮像素子に印加する各信号（φ１,φ２）の電圧を、所定の制御手順に従って順次に切り替えることにより、信号電荷Ｑは図７中に矢印で示すように、水平電荷転送部を浮遊拡散層１６に向かって転送され、浮遊拡散層１６の位置に転送された信号電荷は、出力増幅器２０から信号電荷Ｑの量に対応する電圧として出力される。
【０００６】
上記構成の電荷転送素子３２は、リセットゲート２２に印加されるリセットゲート信号φＲＧのタイミングに従ってオン／オフ制御される。リセットゲート２２に電圧が印加されていないオン時には、電荷転送素子３２のオン抵抗を介して浮遊拡散層１６の信号電荷Ｑがリセットドレイン（ＲＤ）１８に排出され、リセットゲート２２に負電圧が印加されるオフ時には、該負電圧により形成される空乏層で電荷転送素子３２がオフ状態となる。すなわち、ノーマリーオンの素子として制御される。
【０００７】
【特許文献１】特開平８−２３０３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、デプレッションモードで動作する電荷転送素子３２は、電荷のリセット時に確実に残存信号電荷を排出することが可能である一方、信号電荷蓄積時に完全にオフ状態とし難い特性を有する。常時オン状態（ノーマリーオン）にある電荷転送素子３２をオフ状態にするには、リセットゲート２２に負電圧を印加することにより行われる。このスイッチング動作を図８及び図９を用いて説明する。図８に示すように、リセットゲート２２に負電圧が印加されると、浮遊拡散層１６とリセットドレイン（ＲＤ）１８間のＮ型半導体層１２内に空乏層３４が形成されて電荷転送素子３２がオフ状態となる。
【０００９】
しかし、デプレッションモードの電荷転送素子３２は電流パスが深いところにあるため、リセットゲート２２に印加される負電圧（−Ｖａ）が小さいと、図８（ａ）に示すように空乏層３４が小さく、リークが生じてオフ状態が不十分となる。確実にオフ状態とするためには、図８（ｂ）に示すように、リセットゲート２２に大きな負電圧（−Ｖｂ）を印加する必要がある。
【００１０】
図９は、図７に示すＢ１−Ｂ２断面おけるポテンシャル電位である。図９に示すように、リセットゲート２２はＮ型半導体層１２の表面側に設けられているので、リセットゲート２２に印加する負電圧によってＮ型半導体層１２の深い位置のポテンシャル電位を引き上げて（負電位側に変化させる）確実にオフ状態とするには、大きな負電圧（−Ｖｂ）を印加しなければならない。
【００１１】
リセットゲート２２に大きな負電圧（−Ｖｂ）を印加すると、図８（ｂ）に示すように、電荷転送素子３２の寄生容量Ｆに応じた余分な充放電が発生し、この放電による信号電荷が浮遊拡散層１６に蓄積されてノイズの発生源となる問題があった。また、この問題に対処するため、電源電圧レベルにバイアスされたリセットドレイン電位ＶＲＤを、リセットゲート信号φＲＧに同期させて低下させる（信号電荷蓄積時に低下させる）ように制御することも可能ではあるが、信号制御が煩雑となる問題があった。
【００１２】
本発明は、上記事情に鑑みてなされたもので、その目的は、デプレッション型ＭＯＳトランジスタで形成された電荷検出部の電荷転送素子（リセットトランジスタ）において、リセット時にオン抵抗を低減させて残存信号電荷を確実に排出すると共に、信号電荷蓄積時に電荷転送素子を確実にオフ状態として、リセット特性と低ノイズ特性とを両立させた電荷転送素子、及び該電荷転送素子を有する固体撮像素子、並びにこれを備えた撮像装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の上記目的は、下記構成の電荷転送素子および固体撮像素子並びに撮像装置によって達成される。
（１）  信号電荷が注入され電位変化が検知される電荷注入部と、
前記電荷注入部に注入された信号電荷を受け取るリセットドレイン部と、
前記電荷注入部に注入された信号電荷を前記リセットドレイン部に排出して前記電荷注入部の電位をリセットするリセットゲート部と、を有する電荷転送素子であって、
前記リセットゲート下方には、電荷転送チャネル層と、高抵抗の導電型ウェル層とがこの順で形成され、
前記電荷転送チャネル層の空乏層深さを制限するためのチャネル深さ抑制層が、前記リセットゲート下方で、前記導電型ウェル層より浅い位置に配置すること、または前記導電型ウェル層よりも不純物濃度を高くして配置することの少なくともいずれか一方を満たすように形成された電荷転送素子。
【００１４】
この電荷転送素子によれば、リセットゲート下方に電荷転送チャネル層と高抵抗の導電型ウェル層とがこの順で形成され、更にリセットゲート下方に配置されたチャネル深さ抑制層が、導電型ウェル層より浅い位置、または導電型ウェル層よりも不純物濃度を高くして配置されている。これにより、リセットゲートに印加する負電圧を小さくしても、電荷転送素子を確実にオフ状態とすることができ、電荷転送素子の寄生容量に起因するノイズを抑制してリセット特性と低ノイズ特性とを両立させた電荷転送素子が得られる。
【００１５】
（２）  （１）記載の電荷転送素子であって、
前記リセットゲート下方の前記チャネル深さ抑制層が、前記電荷注入部から前記リセットドレインまでの間の長さ全体にわたって形成された電荷転送素子。
【００１６】
この電荷転送素子によれば、チャネル深さ抑制層が、電荷注入部からリセットドレインまでの間の長さ全体にわたって形成されているので、イオン注入処理などによってチャネル深さ抑制層を形成する際、高い位置合わせ精度を必要とせず、電荷転送素子を容易に製造することができる。
【００１７】
（３）  （１）記載の電荷転送素子であって、
前記リセットゲート下方の前記チャネル深さ抑制層は、前記電荷注入部から前記リセットドレインへの信号電荷の転送方向に沿った長さの中央が、前記リセットゲートの中心から前記電荷注入部側に偏って配置された電荷転送素子。
【００１８】
この電荷転送素子によれば、チャネル深さ抑制層が、リセットゲートの中心から電荷注入部側に偏って配置されているので、チャネル深さ抑制層をリセットドレインから離間して配置することができ、これによって耐圧性能を向上させると共に、寄生容量を低減させてノイズの発生を抑制することができる。
【００１９】
（４）  （１）〜（３）のいずれか1項記載の電荷転送素子であって、
前記電荷注入部および前記リセットドレイン部がＮ型半導体層、
前記導電型ウェル層および前記チャネル深さ抑制層がＰ型半導体層からなる電荷転送素子。
【００２０】
この電荷転送素子よれば、電荷注入部およびリセットドレイン部がＮ型半導体層であり、導電型ウェル層およびチャネル深さ抑制層がＰ型半導体層からなるので、電荷転送素子をデプレッション型のＮチャネルＭＯＳトランジスタとして構成することができる。
【００２１】
（５）  前記リセットゲート、前記電荷注入部、前記リセットドレインで構成されるリセットトランジスタが、デプレッション型ＭＯＳトランジスタからなる電荷転送素子。
【００２２】
この電荷転送素子によれば、リセットゲート、電荷注入部、リセットドレインで構成されるリセットトランジスタが、デプレッション型ＭＯＳトランジスタからなるので、電子をチャネルの深いところで流すことができ、ノイズを低減させてＳ／Ｎ比の高い電荷転送素子とすることができる。
【００２３】
（６）  複数の光電変換部を有する受光部と、前記複数の光電変換部から読み出された信号電荷を列方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部を転送されてきた信号電荷を前記列方向に直交する行方向に転送する水平電荷転送部と、前記水平電荷転送部の電荷転送方向下流側に接続された出力部と、を有する固体撮像素子であって、
前記出力部は上記（１）〜（５）のいずれか１項記載の電荷転送素子を備え、前記電荷注入部が前記水平電荷転送部内を転送されてきた信号電荷を検出するフローティングディフュージョンである固体撮像素子。
【００２４】
この固体撮像素子によれば、受光部と、垂直電荷転送部と、水平電荷転送部と、出力部とを備え、該出力部の電荷転送素子の電荷注入部が、フローティングディフュージョンであるので、ノイズの少ない出力が得られる固体撮像素子とすることができる。
【００２５】
（７）  （５）記載の固体撮像素子と、
前記固体撮像素子に光学像を結像させる光学系と、
を備えた撮像装置。
【００２６】
この撮像装置によれば、ノイズの少ない固体撮像素子と、固体撮像素子に光学像を結像させる光学系とを備えるので、ノイズの少ない高品質画像の撮像が可能となる。
【発明の効果】
【００２７】
本発明によれば、デプレッション型ＭＯＳトランジスタで形成された電荷検出部の電荷転送素子（リセットトランジスタ）において、リセット時にオン抵抗を低減させて残存信号電荷を確実に排出すると共に、信号電荷蓄積時に電荷転送素子を確実にオフ状態として、リセット特性と低ノイズ特性とを両立させた電荷転送素子および固体撮像素子並びに撮像装置を提供できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係る電荷転送素子および固体撮像素子並びに撮像装置の好適な実施の形態について、図面を参照して詳細に説明する。
（第１実施形態）
図１は本発明に係る固体撮像素子の平面模式図、図２は図１に示す固体撮像素子におけるフローティングディフュージョンアンプの構造を示す模式的な断面図である。
【００２９】
図１に示すように、ＣＣＤ型の固体撮像素子１００は、撮像素子形成領域５２と、その周囲に設けられた外部接続端子５４とを備える。
【００３０】
撮像素子形成領域５２には、受光領域５６と、水平電荷転送部５８と、アンプ６０と、信号出力端子６２とが設けられている。受光領域５６は、光電変換部（フォトセンサ）６４と、電荷読み出し部６６と、垂直電荷転送部６８とを備える。
【００３１】
図２に水平電荷転送部５８の電荷転送方向下流側を模式的に示すように、電荷転送素子７０は、導電型ウェル層（Ｐ型ウェル層）７２に形成されたＮ型半導体領域（電荷転送チャネル層）７４の表面に、Ｎ＋型半導体領域７８，８０が形成されている。また、水平電荷転送部５８の領域にはＮ−型半導体領域７６が形成されている。Ｎ＋型半導体領域７８は浮遊拡散層（フローティングディフュージョン）であり、信号電荷が注入される電荷注入部となる。この浮遊拡散層７８にはアンプ６０が接続されている。このアンプ６０には、通常、ＭＯＳトランジスタを使用したソースフォロワが使用されている。なお、図中のＶＦＤは、浮遊拡散層７８の電位を表す。また、Ｎ＋型半導体領域７８から信号電荷を受け取るＮ＋型半導体領域８０はリセットドレイン（ＲＤ）を構成し、このリセットドレイン（ＲＤ）８０は、リセットドレイン電位ＶＲＤに固定されている。
【００３２】
また、８２〜９０は電極であり、水平電荷転送部３８の電極８２，８４，８６に対しては駆動パルスφ１、φ２が印加される。また、電極８８は水平転送出力ゲート（ＯＧ）であり、この電極８８には所定の直流電圧ＶＯＧが常時、印加される。また、電極９０はリセットゲート（ＲＧ）を構成し、このリセットゲート部９０には、リセットゲート信号φＲＧが印加される。
【００３３】
図３は図２に示すデプレッション型ＭＯＳリセットトランジスタ（電荷転送素子）の拡大図である。図３に示すように、このリセットゲート部９０の下方には、電荷転送チャネル層７４とＰ型ウェル層７２とがこの順で形成されている。また、電荷転送チャネル層７４の空乏層深さを制限するためのＰ型半導体領域であるチャネル深さ抑制層９２が、Ｐ型ウェル層７２より浅い位置に形成されている。チャネル深さ抑制層９２は、浮遊拡散層７８とリセットドレイン部８０間の全長に亘って形成されている。換言すれば、チャネル深さ抑制層９２は、信号電荷の転送方向に沿った長さＷ２の中央が、リセットゲート部９０の長さＷ１の中央と略一致する位置に配置されている。
【００３４】
チャネル深さ抑制層９２は、Ｐ型ウェル層７２よりも不純物濃度を高く形成する構成とすることもでき、Ｐ型ウェル層７２より浅い位置に配置するか、Ｐ型ウェル層７２よりも不純物濃度を高くして配置するか、少なくとも、いずれか一方を満たすように形成される。
【００３５】
Ｎ型半導体領域７４に形成される浮遊拡散層７８、リセットドレイン部８０、及びリセットゲート部９０は、デプレッション型ＭＯＳリセットトランジスタ７０を構成し、リセットゲート部９０に印加される電圧（負電圧）によって、浮遊拡散層７８からリセットドレイン部８０へ排出される信号電荷Ｑの転送がオン／オフ制御される。
【００３６】
次に、本実施形態の作用を説明する。
外部から固体撮像素子１００に印加する各信号（φ１,φ２）の電圧を、所定の制御手順に従って順次に切り替えることにより、信号電荷Ｑは図２中に矢印で示すように、水平電荷転送部を浮遊拡散層７８に向かって転送され、浮遊拡散層７８の位置に転送された信号電荷は、アンプ６０を介して信号出力端子６２から信号電荷Ｑの量に対応する電圧として出力される。
【００３７】
すなわち、電荷転送素子７０では、先ずリセットゲート部９０にゼロ電圧が印加されて電荷転送素子７０がオン状態となって浮遊拡散層７８の信号電荷Ｑがリセットドレイン部８０に排出されて電荷がリセットされると共に、φ１が印加される電極８６下に信号電荷Ｑが転送される。そして、リセットゲート部９０に負電圧が印加されて電荷転送素子７０がオフ状態とされた後、信号電荷Ｑが浮遊拡散層７８に転送される。
【００３８】
このとき、図３に示すように、デプレッション型ＭＯＳリセットトランジスタ（電荷転送素子）７０は、リセットゲート部９０に印加されるリセットゲート信号φＲＧのタイミングに従ってオン／オフ制御される。即ち、リセットゲート部９０に電圧が印加されていないオン状態では、リセットトランジスタ７０のオン抵抗を介して浮遊拡散層７８の信号電荷Ｑはリセットドレイン部８０に排出されてリセットされる。
【００３９】
また、リセットゲート部９０に負電圧（リセットゲート信号φＲＧ）が印加されると、リセットゲート部９０下方のＮ型領域（電荷転送チャネル層）７４内のホール９５がリセットゲート部９０に、自由電子９６がチャネル深さ抑制層９２に引き寄せられて電荷転送チャネル層７４に空乏層９４が形成され、リセットトランジスタ７０がオフする。
【００４０】
図４は、図２に示すＡ１−Ａ２断面におけるポテンシャル電位を示す図で、各部のポテンシャル電位を、チャネル深さ抑制層を備えない従来の電荷転送素子のポテンシャル電位（二点鎖線で示す）と共に示したものである。図４に示すように、オン状態における本発明の電荷転送素子７０のポテンシャル電位（図中、破線で示す）は、チャネル深さ抑制層９２がＰ型ウェル層７２より浅い位置で、かつＰ型ウェル層７２よりも不純物濃度を高くして配置されているので、二点鎖線で示す従来の電荷転送素子のポテンシャル電位より高くなっている。従って、リセットゲート部９０に印加する小さな負電圧（−Ｖａ）によって、容易且つ確実にポテンシャル電位を引き上げることができ、リセットトランジスタ７０が確実にオフする。なお、チャネル深さ抑制層９２がＰ型ウェル層７２より浅い位置にあること、またはＰ型ウェル層７２よりも不純物濃度を高くして配置されることのいずれか一方だけでも上記効果が得られるが、双方の条件を満たすことで、より一層のリセットトランジスタ７０の安定動作が可能となる。
【００４１】
本実施形態の電荷転送素子７０によれば、電荷転送素子７０でのリークを防止するため、リセットゲート部９０に印加する負電圧を大きくしたり、リセットドレイン部８０に印加するリセットドレイン電位ＶＲＤを、リセットゲート信号φＲＧに同期させて低下させる必要がない。これにより、リセット時にオン抵抗を低減させて残存信号電荷を確実にリセットドレイン部８０に排出すると共に、信号電荷蓄積時に小さな負電圧をリセットゲート部９０に印加することによって電荷転送素子７０を確実にオフ状態とし、リセット特性と低ノイズ特性とを両立させた電荷転送素子７０とすることができる。
【００４２】
（第２実施形態）
次に、本発明の第２実施形態について図５を参照して説明する。図５は本発明の第２実施形態である電荷転送素子（デプレッション型ＭＯＳリセットトランジスタ）の、拡大図である。
【００４３】
第２実施形態の電荷転送素子は、チャネル深さ抑制層が浮遊拡散層側に偏って配置されている以外は、本発明の第１実施形態の電荷転送素子と同様であるので、同一部分には同一符号又は相当符号を付して説明を簡略化又は省略する。
【００４４】
図５に示すように、第２実施形態の電荷転送素子７０のチャネル深さ抑制層９２は、信号電荷の転送方向に沿った長さＷ２の中央が、リセットゲート部９０の長さＷ１の中央より、ΔＬだけ浮遊拡散層７８側に偏って配置されている。これにより、チャネル深さ抑制層９２をリセットドレイン部８０から離間した位置に配置することができ、チャネル深さ抑制層９２とリセットドレイン部８０間の耐電圧性能を高め、寄生容量Ｆ１を小さくすることができる。なお、浮遊拡散層７８とチャネル深さ抑制層９２間の寄生容量Ｆ２は、浮遊拡散層７８の電位が低いために電荷転送素子７０の特性に大きな影響を及ぼさない。
【００４５】
従って、耐電圧性能を高めながら、電荷転送素子７０のオン時の抵抗を低減させると共に、オフ時に確実にオフ状態としてリセットドレイン部８０への電荷のリークを抑制し、バイアス条件などにより発生する寄生容量に対する余分な充放電を抑えて低ノイズの電荷転送素子７０とすることができる。その他の作用、効果は、第１実施形態の電荷転送素子７０と同様であるので説明を省略する。
【００４６】
なお、本発明の電荷転送素子及び該電荷転送素子を備えた固体撮像素子は、フォトマスクやイオン注入法など、従来の製造技術により容易に製造することができ、特別の設備投資を必要としないので製造コストの抑制が可能である。
【００４７】
次に、本発明に係る固体撮像素子が搭載された撮像装置について説明する。図６は本発明の実施形態であるＣＣＤ固体撮像素子１００を搭載したデジタルカメラ（撮像装置）のブロック図である。
【００４８】
図６に示すように、本実施形態のデジタルカメラ２００は、撮影レンズ１０２と、固体撮像素子（ＣＣＤ固体撮像素子）１００と、この両者の間に設けられた絞り１０４と、赤外線カットフィルタ１０６と、光学ローパスフィルタ１０８とを備える。デジタルカメラ２００の全体を統括制御するＣＰＵ１１０は、フラッシュ発光部１１２及び受光部１１４を制御し、レンズ駆動部１１６を制御して撮影レンズ１０２の位置をフォーカス位置に調整し（ＡＦ制御）、絞り駆動部１１８を介して絞り１０４の開口量を制御（ＡＥ制御）して露光量調整を行う。撮像レンズ１０２、絞り１０４、赤外線カットフィルタ１０６、光学ローパスフィルタ１０８は固体撮像素子１００に光学像を結像させる光学系として機能する。
【００４９】
また、ＣＰＵ１１０は、撮像素子駆動部１２０を介して固体撮像素子１００を駆動し、撮影レンズ１０２を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ１１０には、操作部１２２を通してユーザからの指示信号が入力され、ＣＰＵ１１０はこの指示にしたがって各種制御を行う。
【００５０】
デジタルカメラ２００の電気制御系は、固体撮像素子１００の出力に接続されたアナログ信号処理部１２４と、このアナログ信号処理部１２４から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路１２６とを備え、これらはＣＰＵ１１０によって制御される。
【００５１】
さらに、このデジタルカメラ２００の電気制御系は、メインメモリ（フレームメモリ）１２８に接続されたメモリ制御部１３０と、ガンマ補正演算，ＲＧＢ／ＹＣ変換処理，画像合成処理等の画像処理を行うデジタル信号処理部１３２と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部１３４と、測光データを積算しデジタル信号処理部１３２が行うホワイトバランス補正のゲインを求める積算部１３６と、着脱自在の記録媒体１３８が接続される外部メモリ制御部１４０と、カメラ背面等に搭載された表示部１４２が接続される表示制御部１４４と、を備え、これらは、制御バス１４６及びデータバス１４８によって相互に接続され、ＣＰＵ１１０からの指令によって制御される。
【００５２】
本発明の撮像装置２００は、既に図１から図５において説明済みの電荷転送素子７０を有する固体撮像素子１００を備えるので、ノイズ発生が抑制された高品質の画像を撮像することが可能となる。
【００５３】
なお、本発明は、前述した各実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。
【産業上の利用可能性】
【００５４】
本発明は、デプレッション型ＭＯＳトランジスタで形成された電荷検出部の電荷転送素子（リセットトランジスタ）において、リセット時にオン抵抗を低減させて残存信号電荷を確実に排出すると共に、信号電荷蓄積時に電荷転送素子を確実にオフ状態として、リセット特性と低ノイズ特性とを両立させた電荷転送素子、及び該電荷転送素子を有する固体撮像素子、並びにこれを備えた撮像装置に適用でき、例えば、電子カメラやビデオカメラ、或いは携帯端末などへの利用に有効である。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施形態に係る固体撮像素子の平面模式図である。
【図２】図１に示す固体撮像素子におけるフローティングディフュージョンアンプの構造を示す模式的な断面図である。
【図３】図２に示すデプレッション型ＭＯＳリセットトランジスタ（電荷転送素子）の拡大図である。
【図４】図２に示すＡ１−Ａ２断面におけるポテンシャル電位を示す図である。
【図５】本発明の第２実施形態に係るデプレッション型ＭＯＳリセットトランジスタの拡大図である。
【図６】本発明の固体撮像素子が用いられた撮像装置の構成図である。
【図７】従来のリセットトランジスタの模式的な断面拡大図である。
【図８】図７に示すリセットトランジスタのリセットゲートに負電圧が印加された状態を示し、（ａ）は印加電圧が小さくオフ状態が不十分な状態、（ｂ）は大きな電圧が印加されてオフ状態となった図である。
【図９】図７に示すＢ１−Ｂ２断面におけるポテンシャル電位を示す図である。
【符号の説明】
【００５６】
５６  受光領域（受光部）
５８  水平電荷転送部
６０  アンプ（出力部）
６４  光電変換部
６８  垂直電荷転送部
７０  電荷転送素子（デプレッション型ＭＯＳトランジスタ、リセットトランジスタ）
７２  Ｐ型ウェル層（導電型ウェル層）
７４  電荷転送チャネル層
７８  浮遊拡散層（電荷注入部）
８０  リセットドレイン部
９０  リセットゲート部
９２  チャネル深さ抑制層
９４  空乏層
１００  固体撮像素子
２００  デジタルカメラ（撮像装置）
Ｑ  信号電荷
【図１】
2009088288.tif 000003
【図２】
2009088288.tif 000004
【図３】
2009088288.tif 000005
【図４】
2009088288.tif 000006
【図５】
2009088288.tif 000007
【図６】
2009088288.tif 000008
【図７】
2009088288.tif 000009
【図８】
2009088288.tif 000010
【図９】
2009088288.tif 000011