(57)【要約】【課題】Ｒｕ材料をＣｕ配線のバリアメタル膜として使用した際、ＣＭＰ時にＣｕ溶出の発生しないＣｕ配線形成方法を提供する。【解決手段】層間絶縁膜上面の第１のバリアメタル上に形成された第２のバリアメタル膜（Ｒｕ膜）を除去する工程（ｄ）と、前記工程（ｄ）の後に、前記第１及び第２のバリアメタル膜上にシード銅（Ｃｕ）膜を堆積する工程（ｅ）とを有する。このように、シード銅膜を形成する前に、上面の第２のバリアメタル膜を除去してしまうことにより、この第２のバリアメタル膜と銅との電池効果で、銅がスラリー中に溶出することを防ぐ。【選択図】図１
2009194195.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の層間絶縁膜に形成された配線溝と、
前記配線溝の側壁及び底面に形成された第１のバリアメタル膜と、
前記配線溝の側壁において、第１のバリアメタル膜の上に形成された第２のバリアメタル膜と、
前記配線溝内に設けられ、銅膜を有する配線を有し、
前記配線溝の上端が上方へ向けて広がった傾斜形状であることを特徴とする、半導体装置。
【請求項２】
半導体基板上の層間絶縁膜に形成された配線溝と、
前記配線溝の側壁及び底面に形成された第１のバリアメタル膜と、
前記配線溝の側壁において、第１のバリアメタル膜の上に形成された第２のバリアメタル膜と、
前記配線溝内に設けられ、銅膜を有する配線を有し、
前記第２のバリアメタル膜の上端は、前記配線溝側壁の上端よりも低く、
前記配線溝側壁の上端で、前記第１のバリアメタル膜と前記銅膜が接していることを特徴とする、半導体装置。
【請求項３】
前記第１のバリアメタル膜の標準電極電位が銅の標準電極電位以下であり、前記第２のバリアメタル膜の標準電極電位は銅の標準電極電位より大きい、請求項１または２に記載の半導体装置。
【請求項４】
前記第２のバリアメタル膜が不連続に形成されている、請求項１から３のいずれか１つに記載の半導体装置。
【請求項５】
前記第２のバリアメタル膜が、ルテニウム、またはルテニウムを主成分とする合金である、請求項１から４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１のバリアメタル膜が、タンタル、またはタンタルと窒素、炭素、シリコンのうち少なくとも１つ以上との化合物である導電膜、あるいはタンタルと該化合物との積層膜である、請求項１から５のいずれか１つに記載の半導体装置。
【請求項７】
半導体基板上の層間絶縁膜に配線溝を形成する工程（ａ）と、
前記工程（ａ）の後に、前記配線溝の側壁及び底部、及び前記層間絶縁間上に第１のバリアメタル膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１のバリアメタル膜上に第２のバリアメタル膜を堆積する工程（ｃ）と、
前記工程（ｃ）の後に、前記層間絶縁膜上面の前記第１のバリアメタル上に形成された前記第２のバリアメタル膜を除去する工程（ｄ）と、
前記工程（ｄ）の後に、前記第１及び第２のバリアメタル膜上にシード銅膜を堆積する工程（ｅ）と、
前記工程（ｅ）の後に、前記シード銅膜上にめっき銅膜を堆積する工程（ｆ）と、
前記工程（ｆ）の後に、化学機械研磨法により前記配線溝外の前記銅膜及び前記第１バリアメタル膜を除去して銅配線を形成する工程（ｇ）と
を有することを特徴とする、半導体装置の製造方法。
【請求項８】
前記工程（ｄ）が、前記配線溝側壁の前記第２のバリアメタル膜の上端が、前記配線溝側壁の上端よりも低くなるように、該第２のバリアメタル膜を除去する工程である、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１のバリアメタル膜の標準電極電位は、銅の標準電極電位以下であり、前記第２のバリアメタル膜の標準電極電位は銅の標準電極電位より大きいことを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｃ）において、前記第２のバリアメタル膜を不連続に形成することを特徴とする請求項７から９のいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記第２のバリアメタル膜は、ルテニウムあるいはルテニウムを主成分とする合金である、請求項７から１０のいずれか１つに記載の半導体装置の製造方法。
【請求項１２】
前記第１のバリアメタル膜が、タンタル、またはタンタルと窒素、炭素、シリコンのうち少なくとも１つ以上との化合物である導電膜、あるいはタンタルと該化合物との積層膜である、請求項７から１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｂ）から前記工程（ｅ）までを、同一装置内で大気に開放することなく行う、請求項７から１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｄ）が異方性エッチングである、請求項７から１３のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高信頼性配線を有する半導体装置に関し、詳しくは埋め込み配線形成技術における微細パターン埋め込みに関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化及び高速化のために、アルミニウムよりも低抵抗であると共に、高エレクトロマイグレーション（ＥＭ）耐性を有する銅（Ｃｕ）が配線材料として注目されている。Ｃｕ材料はドライエッチングが困難であるため、あらかじめ絶縁膜に配線用の溝とホールを形成し、バリアメタル層及びＣｕシード層を順次形成する。そして、めっき法によってＣｕを埋め込んだ後に、化学機械研磨（ＣＭＰ）でバリアメタル層を除去することにより配線を形成する方法が提案されている。
【０００３】
従来は、Ｃｕのバリアメタルとして、スパッタ法で形成されたタンタル（Ｔａ）薄膜などが主に使用されてきた。しかしながら、３２nmノードのデバイス以降では、配線幅が約４５nm程度になり、スパッタ法では十分なカバレジ（被覆性）が得られず、めっき時に埋め込み不良が発生するようになってきた。そこで、化学気相成長（Chemical Vapor Deposition:ＣＶＤ）法で成膜が可能であるルテニウム（Ｒｕ）やイリジウム（Ｉｒ）などをバリアメタルとする方法が提案されている（特許文献１参照）。
【０００４】
特に、Ｒｕ材料は、Ｃｕとの密着性が良く、Ｔａやその窒化膜（ＴａＮ）などに比べ、信頼性の向上が期待できる。図８を用いて、その製造方法の一例について説明する。
【０００５】
図８（１）に示されるように、第２の層間絶縁膜１０４には、第１のＣｕ配線１０３に接続するビアホール１０６と配線溝１０７が形成されている。そして、配線溝１０７とビアホール１０６内を含む全面に化学気相成長法によりバリアメタル膜であるＲｕ膜１０５が形成されている。
【０００６】
次に、ＣＶＤ法によりＣｕ膜１０８を、配線溝１０７とビアホール１０６内に埋め込む（図８（２））。
【０００７】
引き続き、化学機械研磨（Chemical Mechanical Polishing:ＣＭＰ）により余剰のＣｕ膜１０８とＲｕ膜１０５を除去することによりＣｕ配線及びビアを形成する（図８（３））。
【特許文献１】特開平１０−２２９０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、発明者らがバリアメタル膜としてＲｕ膜を用いて、Ｃｕ膜に対しＣＭＰを行う実験をした結果、後述する電池効果によって配線材料であるＣｕ膜が溶出してしまう現象を見出した。このＣｕ膜の溶出は、半導体装置の歩留まり及び信頼性を劣化させる大きな問題となる。
【０００９】
ここで、Ｃｕの標準電極電位（２５℃、ｐH=0、Ｅ0Ｃｕと呼ぶことにする。）は０．３３７Vであり、Ｒｕの標準電極電位（２５℃、ｐH=0、Ｅ0Ｒｕと呼ぶことにする。）は０．４６０Vである。また、ＣｕとＲｕの電気化学平衡の式は、化１及び化２の通りとなる。
【００１０】
【化１】
2009194195.tif 000003
【００１１】
【化２】
2009194195.tif 000004
【００１２】
ここで、ＳＨＥ（standard hydrogen electrode（標準水素電極））とは、pH=0の水溶液に白金線を浸し、1atmの水素を吹き込んだ電極系のことを意味しており、反応が進む際の基準の電位として使用される。
【００１３】
従って、「０．３３７V vs. SHE」とは、標準水素電極を０Ｖとした場合に、０．３３７Ｖの電位でＣｕの還元反応が開始することを意味している。この電位を標準電極電位と呼ぶ。一般的に、標準電極電位が低い物質と標準電極電位が高い物質が混在する溶液中では、標準電極電位が低い物質がイオン化する傾向がある。これが電池効果である。
【００１４】
そのため、図９に示すように、図８（３）に示す工程においてＣｕ−ＣＭＰをする場合には、Ｃｕが電子ｅ-を放出して、溶液中にＣｕ2+として溶け出す反応が進み、一方で標準電極電位の高い物質（Ｒｕ）が析出する。
【００１５】
また、図１０に示すように、図８（３）に示すＣＭＰ工程において、Ｃｕ−ＣＭＰ後、バリアメタル膜−ＣＭＰをする場合にも、Ｃｕが電子を放出して、溶液中に溶け出す反応が進み、一方で標準電極電位の高い物質（Ｒｕ）が析出する。
【００１６】
ここで、Ｃｕ−ＣＭＰとはスラリー溶液（研磨剤）に含まれる電解質により、銅を機械的強度の低い脆弱な酸化銅に変化させ、機械的圧力で酸化銅を研磨する研磨手法を指す。また、バリアメタル膜−ＣＭＰとは、スラリー溶液（研磨剤）に含まれる電解質により、バリアメタル膜を機械的強度の低い脆弱なバリアメタル膜の酸化物に変化させ、機械的圧力でバリアメタル膜の酸化物を研磨する研磨手法を指す。
【００１７】
以下、バリアメタル膜として、Ｒｕを使用するのであれば、バリアメタル膜を除去するＣＭＰ法をＲｕ−ＣＭＰと表現し、バリアメタル膜として、ＴａＮを使用するのであれば、バリアメタル膜を除去するＣＭＰ法をＴａＮ−ＣＭＰと表現する。このような表記法は、バリアメタル膜の材料として、上記材料以外の材料を使用する場合にも同様とする。
【００１８】
実際のＣＭＰスラリー溶液中の電極電位は、上記標準電極電位の値とは一致しないが、ＣＭＰ時にＣｕ溶出が発生したことを鑑みると、スラリー中での電極電位は上記関係（Ｅ0Ｒｕ＞E0Ｃｕ）を維持しているものと考えられる。スラリーの溶液を工夫することにより、E0Ｒｕ≒E0Ｃｕとすることは可能かもしれないが、実際にはＣＭＰ特性からスラリー溶液の組成などが決まってしまう。このため、スラリー溶液を調整することによってＣｕ溶出を防止することは困難である。
【００１９】
このような課題を鑑み、本発明では、Ｒｕ材料をＣｕ配線のバリアメタル膜として使用した際、ＣＭＰ時にＣｕ溶出の発生しないＣｕ配線形成方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
前記の目的を達成するために、本発明では以下のような手段を採用している。
【００２１】
まず、本発明の半導体装置は、半導体基板上の層間絶縁膜に形成された配線溝と、この配線溝の側壁及び底面に形成された第１のバリアメタル膜と、この配線溝の側壁において、第１のバリアメタル膜の上に形成された第２のバリアメタル膜とを有している。また、この配線溝内に設けられた銅膜を有する配線を有している。
【００２２】
そして、このような半導体装置において、前記配線溝の上端が上方へ向けて広がった傾斜形状となっている。あるいは、前記第２のバリアメタル膜の上端は、前記配線溝側壁の上端よりも低く、前記配線溝側壁の上端で、前記第１のバリアメタル膜と前記銅膜が接している。
【００２３】
次に、本発明の半導体装置の製造方法は、半導体基板上の層間絶縁膜に配線溝を形成する工程（ａ）と、前記工程（ａ）の後に、前記配線溝の側壁及び底部、及び前記層間絶縁間上に第１のバリアメタル膜を堆積する工程（ｂ）とを有する。また、前記工程（ｂ）の後に、前記第１のバリアメタル膜上に第２のバリアメタル膜を堆積する工程（ｃ）を有する。
【００２４】
そして、前記工程（ｃ）の後に、前記層間絶縁膜上面の前記第１のバリアメタル上に形成された前記第２のバリアメタル膜を除去する工程（ｄ）と、前記工程（ｄ）の後に、前記第１及び第２のバリアメタル膜上にシード銅（Ｃｕ）膜を堆積する工程（ｅ）とを有する。このように、シード銅膜を形成する前に、上面の第２のバリアメタル膜を除去してしまうことにより、この第２のバリアメタル膜と銅との電池効果で、銅がスラリー中に溶出することを防ぐのである。
【００２５】
さらに、本発明の半導体装置の製造方法は、前記工程（ｅ）の後に、前記シード銅膜上にめっき銅膜を堆積する工程（ｆ）と、前記工程（ｆ）の後に、化学機械研磨法により前記配線溝外の前記銅膜及び前記第１バリアメタル膜を除去して銅配線を形成する工程（ｇ）とを有する。
【００２６】
ここで、前記工程（ｄ）は、前記配線溝側壁の前記第２のバリアメタル膜の上端が、前記配線溝側壁の上端よりも低くなるように、この第２のバリアメタル膜を除去する工程とすることもできる。これにより、銅のＣＭＰにおいて、第２のバリアメタル膜が研磨表面に露出することがなくなるため、より確実に配線溝内の銅が電池効果で溶出することを防止できる。
【００２７】
また、前記第１のバリアメタル膜の標準電極電位は、銅のそれ以下とし、前記第２のバリアメタル膜の標準電極電位は銅のそれより大きくする。これにより、バリアメタルのＣＭＰにおいても、銅が電池効果で溶出することを防止できる。
【００２８】
さらに、  前記工程（ｃ）において、前記第２のバリアメタル膜を不連続に形成することもできる。これにより、スラリーとの接触面積が小さいため？銅の腐食は一層発生しにくいという効果がある。
【００２９】
なお、前記第２のバリアメタル膜は、ルテニウム（Ｒｕ）あるいはルテニウムを主成分とする合金とする。また、前記第１のバリアメタル膜は、タンタル、またはタンタルと窒素、炭素、シリコンのうち少なくとも１つ以上との化合物である導電膜、あるいはタンタルと該化合物との積層膜とする。
【００３０】
そして、前記工程（ｂ）から前記工程（ｅ）までを、同一装置内で大気に開放することなく行う。これが、形成される各膜の表面の酸化を防止し、各膜間の密着性を確保するためにも望ましい。また、特に、前記工程（ｄ）は異方性エッチングとする。
【発明の効果】
【００３１】
以上のように、本発明によるとＣｕをスラリー中に溶出させることなく、Ｒｕバリア膜を用いたＣｕ膜をＣＭＰ加工できるので、半導体装置の高い歩留まりと信頼性の向上を得ることができる。
【発明を実施するための最良の形態】
【００３２】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法について、図１（１）〜（４）及び図２（１）〜（３）を用いて説明する。
【００３３】
まず、図１（１）に示すように、半導体基板１上に第１の層間絶縁膜２を２５０ｎｍの膜厚で形成し、その後、従来のリソグラフィー技術及びドライエッチング技術を用いて、第１の層間絶縁膜２に配線溝５を形成する。図面上では省略しているが、配線溝５は半導体基板上に形成された半導体素子、容量素子、抵抗素子などと接続し、ＬＳＩ(Large Scale Integrated Circuit)を形成する。本構造は、３２ｎｍノード以細のデバイスを想定しており、配線溝５の幅は、５０ｎｍ以下である。ここで、第１の層間絶縁膜２の材料としては誘電率の低い絶縁膜、例えば、ＳｉＯＣ膜や、膜中に空孔を有するポーラスＳｉＯＣ膜などを使用することができる。
【００３４】
次に、図１（２）に示すように、配線溝５の側壁及び底部を含む第１の層間絶縁膜２上に、第１のバリアメタル膜３と第２のバリアメタル膜４を順に成膜する。ここで、第１のバリアメタル膜３としては、窒化タンタル（ＴａＮ）膜を使用する。また、第２のバリアメタル膜４としては、ルテニウム（Ｒｕ）膜を使用する。バリアメタル膜の形成方法としては、例えば、微細パターンにもカバレジ（被覆性）良く成膜可能な化学気相成長法（Chemical Vapor Deposition : CVD法）を用いることができる。
【００３５】
ＴａＮ膜３は、例えば、基板温度を200℃から400℃に昇温し、プリカーサー（前駆物質）としてPDMAT（ペンタキスジメチルアミドタンタル：構造式 Ta[N(CH3)2]5）を数秒間チャンバーに導入し、引き続き還元ガスとしてアンモニア（NH3）ガスをチャンバーに数秒間導入する工程を繰り返すことによって成膜される。第１の層間絶縁膜２の上に形成されるＴａＮ膜３の膜厚は、２ｎｍ以上１０ｎｍ以下である。カバレジが良く形成されるので、配線溝側壁及び底部においても同等の膜厚となっている。
【００３６】
また、Ｒｕ膜４は、例えば、基板温度を200℃から400℃に昇温し、ルテニウムカルボニウム[Ru(CO)4]3を導入して、基板上での熱分解により、カバレジ良く成膜される。ＴａＮ膜の上に形成されるＲｕ膜４の膜厚は、２ｎｍ以上１０ｎｍ以下である。これもカバレジが良く形成されるので、配線溝側壁及び底部においても同等の膜厚となっている。
【００３７】
なお、上記の方法以外にも、原子層蒸着法（Atomic Layer Deposition ： ALD法）を用いても、上記第１及び第２のバリアメタル膜３，４を形成することができる。
【００３８】
次に、図１（３）に示すように、第１の層間絶縁膜２上のＴａＮ膜３の上に形成されたＲｕ膜４を、エッチバックにより除去する。この除去方法としては、例えば、Ａｒイオンによるスパッタエッチング（Ａｒエッチバック）を用いることができる。Ａｒエッチバックの場合、Ｒｕ膜のエッチングレートはＴａＮ膜に比べ、約２倍以上大きいのでＴａＮ膜を残した状態で表面のＲｕ膜のみを除去できる。そして、Ａｒエッチバックなどの異方性エッチバックでは、表面に比べ配線溝５の間口部分でのエッチングレートが大きく、配線溝５の上端は上方へ向けて広がった傾斜形状となる（図１（３）の円Ｃの位置）。
【００３９】
このように、以下で述べるめっきＣｕ膜を形する前に、ＴａＮ膜３の上面に堆積したＲｕ膜４を除去することが本発明の最大の特徴である。
【００４０】
次に、図１（４）に示すように、第１の層間絶縁膜２上のＴａＮ膜３の上及び配線溝５の側壁及び底部に、Ｃｕ電解めっき時のシード層として機能するシードＣｕ膜６を堆積する。シードＣｕ膜６を成膜するには、例えば、スパッタリング法を用いる。特に、微細パターンを形成する場合には指向性の強いイオン化スパッタリング法を用いるのが良い。
【００４１】
このシードＣｕ膜６は、Ｃｕ電解めっきでボイドを形成することなく配線溝５を埋め込むために、配線溝５の側壁で連続な膜となるように形成される必要がある。特に、Ｒｕ材料はＣｕとの濡れ性・密着性が良いので、シードＣｕ膜６を薄膜化（Ｒｕ膜の上に形成されている膜厚：３nm以上）しても配線溝５の側壁部での連続性は確保でき、良好なＣｕ電解めっきを実施することができる。
【００４２】
なお、ここで上記の「濡れ性」という言葉について、一言説明しておく。バリアメタル膜上でＣｕが集まる現象を凝集という。熱処理を行うとＴａなどの従来から使用されているバリアメタル膜上でＣｕが凝集を起こし、不連続なＣｕ膜になりやすい。しかし、バリアメタル膜がＲｕの場合には、熱処理を行ってもＣｕは凝集を起こさず、連続なＣｕ膜を形成することができる。後者のように凝集が起こらないとき、Ｃｕとバリアメタル膜の濡れ性がよいという。
【００４３】
また、ＴａＮ膜３の堆積、Ｒｕ膜４の堆積、Ａｒエッチバック、シードＣｕ膜６の堆積の各処理の間は、半導体基板１を同一装置内で真空中あるいは不活性ガス中で搬送し、大気に開放することなく連続的に処理することが、各膜の表面の酸化を防止し、各膜間の密着性を確保するためにも望ましい。
【００４４】
なお、図１（２）に示す工程において、ＴａＮ膜３とＲｕ膜４の合計の膜厚が配線溝５内で所望の膜厚、例えば３ｎｍ以上の膜厚が得られるのであれば、これらの膜３,４はイオン化スパッタ法などで成膜してもよい。イオン化スパッタ法でＲｕ膜４を成膜した場合、引き続きＲｕスパッタチャンバー内で基板にバイアスを印加することによって、堆積速度よりもＡｒイオンによるエッチング速度を大きくすることにより、エッチバックを行うことも可能である。そうすることにより、Ａｒエッチング（Ａｒエッチバック）用のチャンバーが不要となるので、低コストで高スループットの処理が可能になる。
【００４５】
次に、図２（１）に示すように、電解めっき法により、配線溝５内を含むＴａＮ膜３及びＲｕ膜４上にめっきＣｕ膜を堆積し、１００℃以上４００℃以下の温度でアニール処理を行い、シードＣｕ膜６とめっきＣｕ膜を一体化させて、Ｃｕ膜７を形成する。
【００４６】
次に、図２（２）に示すように、化学機械研磨（Chemical Mechanical Polishing : CMP法）で配線溝５外の余剰のＣｕ膜７を研磨除去する。このとき、Ｃｕの標準電極電位（０．３３７V vs. SHE）は、Ｒｕの標準電極電位（０．４６０V vs. SHE）に比べて小さい。しかし、本発明では上述の通り、ＴａＮ膜３の上面に堆積したＲｕ膜４を既に除去してしまっている。このため、研磨表面に露出するＲｕの面積は非常に小さい（膜厚分の断面しか露出していない）ので、電池効果によってＣｕ−ＣＭＰ中に配線溝５内のＣｕが溶出する腐食現象は起きない。
【００４７】
次に、図２（３）に示すように、バリアメタル膜−ＣＭＰ法よって、配線溝５外の余剰のＴａＮ膜３を研磨除去する。ＴａＮ膜３の標準電極電位は、Ｃｕの標準電極電位に比べて小さいため、バリアメタル膜−ＣＭＰ中に配線溝５内のＣｕが電池効果によって溶出する腐食現象は起きない。また、Ｃｕ−ＣＭＰをする時と同様に、研磨面に露出するＲｕの面積は非常に小さいので、バリアメタル膜−ＣＭＰ中に配線溝５内のＣｕが溶出する腐食現象は起きない。ここで、配線溝５の外にわずかに存在するＣｕ膜及びＲｕ膜は、バリアメタル膜−ＣＭＰ時に機械的に研磨除去される。
【００４８】
以上のように、本発明の第１の実施形態に係る半導体装置の製造方法では、図１（３）に示すように、標準電極電位がＣｕよりも高い第２のバリアメタル膜を除去している。そのため、図２（２）及び図２（３）に示すように、Ｃｕ−ＣＭＰ時及びバリアメタル膜−ＣＭＰ時において、電池効果によって配線溝５内のＣｕが溶出する腐食現象が起きない。その結果、歩留まりが高くかつ信頼性の高い半導体装置を製造することができるという効果がある。
【００４９】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法について、図３（１）〜（３）、図４（１）〜（３）及び図５（１）〜（３）を用いて説明する。
【００５０】
まず、図３（１）に示すように、半導体基板１１上に第１の層間絶縁膜１２を２５０ｎｍの膜厚で形成し、その後、第１の層間絶縁膜１２に第１のＣｕ配線１３を形成する。その後、第１の層間絶縁膜１２及び第１のＣｕ配線１３上にライナー膜１４を形成する。その後、ライナー膜１４の上に第２の層間絶縁膜１５を形成する。その後、ライナー膜１４及び第２の層間絶縁膜１５に、第１のＣｕ配線１３に達するビアホール１６と第２のＣｕ配線を形成するための配線溝１７を形成する。ここで、第１の層間絶縁膜１２及び第２の層間絶縁膜１５の材料としては、第１の実施形態と同様にＳｉＯＣ膜やポーラスＳｉＯＣ膜などを使用することができる。
【００５１】
次に、図３（２）に示すように、ビアホール１６底の第１のＣｕ配線１３の表面をクリーニングし、配線溝１７の側壁及び底部とビアホール１６の側壁及び底部を含む第２の層間絶縁膜１５上に、第１のバリアメタル膜１８と第２のバリアメタル膜１９を順に成膜する。ここで、第１のバリアメタル膜１８としては、窒化タンタル（ＴａＮ）膜を使用する。また、第２のバリアメタル膜１９としては、ルテニウム（Ｒｕ）膜を使用する。ここで、ビアホール底の第１のＣｕ配線表面のクリーニングは、例えば水素雰囲気中での２５０℃から４００℃程度の温度でのアニール処理や、アルゴン（Ａｒ）と水素（Ｈ2）を含むガスからなるプラズマ処理により行う。ＴａＮ膜１８およびＲｕ膜１９は、上記第１の実施形態と同様に、ALD法やCVD法で形成する。また、配線溝１７側壁又はビアホール１６側壁におけるＴａＮ膜１８及びＲｕ膜１９の合計の膜厚が所望の膜厚（例えば３nm以上）になるのであれば、これらバリアメタル膜１８,１９はイオン化スパッタ法などで成膜してもよい。
【００５２】
次に、図３（３）に示すように、第２の層間絶縁膜１５上のＴａＮ膜１８（表面）の上に形成されたＲｕ膜１９を、異方性のエッチングにより除去する。異方性エッチングとしては例えばＡｒエッチバックなどがある。第１の実施形態と同様に、Ａｒエッチバックの場合、Ｒｕ膜のエッチングレートはＴａＮ膜に比べ、約２倍以上大きいのでＴａＮ膜を残した状態で表面のＲｕ膜のみを除去できる。そして、Ａｒエッチバックなどの異方性エッチバックでは、表面に比べ配線溝１７の間口部分でのエッチングレートが大きく、配線溝１７上端は傾斜形状となる（図３（３）の円Ｃの位置）。
【００５３】
本実施形態では表面のＲｕ膜が除去された後もさらにＡｒエッチバックを行い、Ｒｕ膜の表面高さ（図３（３）の点線Ａ）が、第２の層間絶縁膜１５と第１のバリアメタル膜が接する位置の高さ（図３（３）の点線Ｂ）よりも低い位置になるようにする。
【００５４】
次に、図４（１）に示すように、シードＣｕ層２０aを堆積する。シードＣｕ層２０aは、イオン化スパッタリング法で堆積し、１０ｎｍ以上４０ｎｍ以下の膜厚である。Ｃｕとの密着性が良いＲｕ膜１９が配線溝１７又はビアホール１６の側壁に存在しているので、上述の凝集などによってシードＣｕ層２０aが不連続な膜とはならない。その結果、シードＣｕ層２０aの薄膜化が可能となる。シードＣｕ層２０aが薄膜化できれば、シードＣｕ層２０aの堆積後の配線溝１７やビアホール１６の開口幅が広く確保できるため、次工程のＣｕ電解めっきでの埋め込みが容易になる。
【００５５】
次に、図４（２）に示すように、電解めっき法により配線溝１７及びビアホール１６内を含むバリアメタル膜１８上にめっきＣｕ膜を堆積し、１００℃から４００℃程度の温度でアニール処理を行い、シードＣｕ層２０aとめっきＣｕ膜を一体化させて、Ｃｕ膜２０bを形成する。
【００５６】
次に、図４（３）に示すように、Ｃｕ−ＣＭＰによって、配線溝１７及びビアホール１６外の余剰のＣｕ膜２０bを研磨除去する。このとき、Ｃｕの標準電極電位は、Ｒｕの標準電極電位に比べて小さいが、研磨面にＲｕ膜１９が露出することがないので、電池効果によってＣｕ−ＣＭＰ中に配線溝５内のＣｕが溶出する腐食現象は起きない。
【００５７】
次に、図５（１）に示すように、ＴａＮ−ＣＭＰによって、配線溝１７及びビアホール１６外の余剰のＴａＮ膜を研磨除去する。この場合も、Ｃｕ−ＣＭＰをする場合と同様に、研磨表面にＲｕ膜１９が露出することがないので、電池効果によってＴａＮ−ＣＭＰ中に配線溝５内のＣｕが溶出する腐食現象は起きない。
【００５８】
次に、図５（２）に示すように、第２の層間絶縁膜１５の上に、第２のライナー膜２１および第３の層間絶縁膜２２を順次堆積し、従来のリソグラフィー技術及びドライエッチング技術を用いて、第２のビアホール２３及び第２の配線溝２４を形成する。このとき、第２のライナー膜２１を開口して第２のＣｕ配線が露出した後に洗浄処理されるが、Ｒｕ膜１９が露出していないので、この洗浄工程においても電池効果によって配線溝５内のＣｕが溶出する腐食現象は起きない。
【００５９】
なお、第１の実施形態において同様な洗浄を行う場合も、洗浄液とＲｕ膜４の接触面積が極めて小さいので、配線溝内のＣｕが溶出する腐食現象が起きにくい。従って、第１の実施形態においても、配線と接続するようにビアを形成する場合には同じことが言える。
【００６０】
次に、図３（２）〜図５（１）で説明した方法と同様の方法により、第３の層間絶縁膜２２に第３のＣｕ配線２５を形成する。その結果、図５（３）に示す構造が形成される。
【００６１】
以上のように、本発明の第２の実施形態に係る半導体装置の製造方法によると、図３（３）に示すように、標準電極電位がＣｕよりも高いＲｕ膜１９を除去している。そして、さらに、Ｒｕ膜１９の表面高さ（図３（３）のＡ）が、第２の層間絶縁膜１５とＴａＮ膜１８が接する位置の高さ（図３（３）のＢ）よりも低い位置になるようにＲｕ膜１９をエッチングしている。その結果、図４（３）及び図５（１）に示すように、Ｃｕ−ＣＭＰ時及びバリアメタル膜−ＣＭＰ時において、Ｒｕ膜１９が研磨表面に露出することがなくなる。そのため、第１の実施形態に係る半導体装置の製造方法と比較して、Ｃｕ−ＣＭＰ時及びバリアメタル膜−ＣＭＰ時において、より確実に配線溝５内のＣｕが溶出する腐食現象（電池効果）が起きないという効果がある。
【００６２】
なお、第１及び２の実施の形態では、純Ｃｕ配線について説明したが、Ｃｕ合金膜でも良い。また、第１及び２の実施形態では、第２のバリアメタル膜としてＲｕ膜を例に説明したが、Ｒｕ膜の代わりにＣｕ膜より大きい標準電極電位を有する金属（例えば、Ｒｈ、Ｐｄ、Ａｇ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ）を使用する場合にも、本発明は有効である。また、第１のバリアメタル膜としてＴａＮ膜を例に説明したが、バリアメタル膜として使用可能な他の材質を使用してもよい。このような材質としては、例えば、Ｔａ、またはＴａに窒素、炭素、シリコンのうち少なくとも１つ以上を添加した導電膜、あるいはＴａと窒素、炭素、シリコンのうち少なくとも１つ以上との積層膜などが挙げられる。
【００６３】
（第３の実施形態）
第１及び第２の実施の形態では、第２のバリアメタル膜４、１９を連続な膜となるように形成する場合について説明したが、これを不連続な膜となるように形成する場合について、図６及び７を参照しながら説明する。なお、不連続な膜を形成する方法としては、連続膜となる前に試料ガスの供給をストップすればよい。
【００６４】
即ち、図６（１）に示すように、まず、半導体基板１上に第１の層間絶縁膜２を２５０ｎｍの膜厚で形成し、その後、第１の層間絶縁膜２に配線溝５を形成する。これは第１の実施形態と同様である。
【００６５】
次に、図６（２）に示すように、配線溝５の側壁及び底部を含む第１の層間絶縁膜２上に、第１のバリアメタル（ＴａＮ）膜３を形成した後、上述のように試料ガスの調整をすることで、ＴａＮ膜３上に、Ｒｕの点在する不連続な膜２６を形成することができる。
【００６６】
次に、図６（３）に示すように、Ｒｕ膜２６上にシードＣｕ層２７aをイオンスパッタリング法により堆積する。そして、図６（４）に示すように、電解めっき法により配線溝５及びビアホール１６内を含むバリア膜上にめっきＣｕ膜を堆積し、１００℃から４００℃程度の温度でアニール処理を行い、シードＣｕ層２７aとめっきＣｕ膜を一体化させて、Ｃｕ膜２７bを形成する。これも第１の実施形態と同様である。
【００６７】
次に、図７（１）に示すように、Ｃｕ−ＣＭＰで配線溝５外の余剰のＣｕ膜２７bを研磨除去する。このとき、第２のバリアメタル膜２６が不連続な膜となることで、Ｃｕ−ＣＭＰ中に、研磨表面に存在するＲｕは不連続であるので、スラリーとの接触面積が小さいためＣｕ−ＣＭＰ中の腐食は発生しないという効果がある。
【００６８】
最後に、図７（２）に示すように、ＴａＮ−ＣＭＰ法よって、配線溝５外の余剰のＴａＮ膜３を研磨除去する。このＴａＮ−ＣＭＰ中には研磨表面に存在するＲｕはほとんどないので、ＴａＮ−ＣＭＰ中においてもＣｕの腐食は発生しないという効果がある。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明の半導体装置の製造方法は高歩留まりかつ高信頼性を得ることができる。従って、半導体装置の微細敗戦形成等に有用である。
【図面の簡単な説明】
【００７０】
【図１】第１の実施形態に係る半導体装置の製造方法の工程図。
【図２】第１の実施形態に係る半導体装置の製造方法の工程図。
【図３】第２の実施形態に係る半導体装置の製造方法の工程図。
【図４】第２の実施形態に係る半導体装置の製造方法の工程図。
【図５】第２の実施形態に係る半導体装置の製造方法の工程図。
【図６】第３の実施形態に係る半導体装置の製造方法の工程図。
【図７】第３の実施形態に係る半導体装置の製造方法の工程図。
【図８】従来の半導体装置の製造方法の工程図。
【図９】Ｃｕ−ＣＭＰ時の腐食の説明図。
【図１０】Ｃｕ−ＣＭＰ時の腐食の説明図。
【符号の説明】
【００７１】
１  半導体基板
２  第１の層間絶縁膜
３  第１のＴａＮ膜
４  第１のＲｕ膜
５  第１のＣｕ配線
６  シードＣｕ層
７  Ｃｕ膜
１１  半導体基板
１２  第１の層間絶縁膜
１３  第１のＣｕ配線
１４  第１のライナー膜
１５  第２の層間絶縁膜
１６  第１のビアホール
１７  配線溝
１８  ＴａＮ膜
１９  Ｒｕ膜
２０a  シードＣｕ層
２０b  Ｃｕ膜
２１  第２のライナー膜
２２  第３の層間絶縁膜
２３  第２のビアホール
２４  第２の配線溝
２５  第３のＣｕ配線
２６  不連続な第２のバリアメタル膜
２７a  シードＣｕ層
２７b  Ｃｕ膜
１００  半導体基板
１０１  第１の層間絶縁膜
１０２  第１のバリア膜
１０３  第１のＣｕ膜
１０４  第２の層間絶縁膜
１０５  Ｒｕ膜
１０６  Ｃｕ膜
【図１】
2009194195.tif 000005
【図２】
2009194195.tif 000006
【図３】
2009194195.tif 000007
【図４】
2009194195.tif 000008
【図５】
2009194195.tif 000009
【図６】
2009194195.tif 000010
【図７】
2009194195.tif 000011
【図８】
2009194195.tif 000012
【図９】
2009194195.tif 000013
【図１０】
2009194195.tif 000014