(57)【要約】【課題】  固体撮像素子からの出力に含まれるダミー画素や無効画素の信号を効率良く取り除く。また、有効な画素から、切り出しを選択した画素を効率良く取り出す。【解決手段】  固体撮像素子のＮ個置きの画素信号を取り出し、これをＮ＋１回繰り返して読取るとき、有効画素と無効画素の設定を同様にＮ＋１回繰り返して、有効画素のみの画素データを取り出す。【選択図】  図４
2009044578.tif 000002
【特許請求の範囲】
【請求項１】
１列に並んだ複数の受光素子で光電変換された電荷を、Ｎ個置きにＣＣＤシフトレジスタで転送して読み出す制御をＮ＋１回繰り返すことで、読み出して画素信号を出力するラインセンサと、
前記ラインセンサから出力される前記画素信号の画素数をカウントする画素カウンタと、
前記画素信号を入力とするマスク処理回路であって、前記Ｎ個置きに読み出す制御を行うときに無効画素に設定されたカウント値に対応した前記ラインセンサからの入力をマスクする処理を、前記Ｎ＋１回繰り返し、有効画素に設定されたカウント値に対応した前記画素信号を出力するマスク処理回路とを有することを特徴とする画像読取装置。
【請求項２】
前記マスク処理回路はさらに、前記Ｎ個置きに読み出す制御を行うときに前記画素カウンタのカウント値の切り出し指定外画素に設定されたカウント値に対応した前記画素信号をマスクする処理を、前記Ｎ＋１回繰り返し、切り出し指定画素に設定されたカウント値に対応した前記画素信号を出力する切り出しマスク処理回路とを有することを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記画像読取装置はさらに、前記ラインセンサからの画素信号をＡ／Ｄ変換するＡ／Ｄ変換器を有し、前記Ａ／Ｄ変換器の出力を前記マスク処理回路に入力することを特徴とする請求項１に記載の画像読取装置。
【請求項４】
前記マスク処理回路はさらに、前記ラインセンサの１ラインの前記画素信号の初めの所定数をマスクする遅延回路を有することを特徴とする請求項１に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子を備えた画像読取装置に関する。
【背景技術】
【０００２】
従来から固体撮像素子を用いた画像読取装置が多数ある。近年、光電変換素子よりも少ない転送レジスタを有し、複数回の分割の読み出しを行うラインイメージセンサが提案されている（特許文献１参照）。
【特許文献１】特開２００７−２７４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、通常、固体撮像素子の受光素子列端部は、受光素子の製造上の問題や、光学系のケラレ等、安定出力が得られないことが多く、受光素子列の両端部の一定領域を無効画素として扱う。しかし、固体撮像素子からの出力は、受光素子の先頭の信号から順番に出力するようになっており、無効画素も有効画素と同様に出力される。また、出力される転送信号の先頭部分には、対応する受光素子が無いダミーの信号が含まれる。
【０００４】
そのため、実際には使用しない無効画素が転送領域を使用し、また、画像処理部のメモリにも書き込まれてしまう。その後、無効画素として処理する必要がある。
【０００５】
上記の分割読み出し方式の固体撮像素子から出力される画素情報は、分割数の個数のパケット情報として転送される。パケットとパケットの間には、一定の無効画素が発生してしまう。そのため、従来方式の固体撮像素子からの出力情報よりもより多くの無効画素を含み、無駄な転送帯域とメモリを消費してしまうという問題点がある。
【０００６】
本発明は上記問題点を鑑みてなされたものであり、分割読み出し方式の固体撮像素子から出力された画素情報を、ラインバッファや一時記憶領域に蓄えることなく、有効画素読み出し制御とユーザ指定の画素領域読み出し制御を行うことを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明の画像読取装置は、１列に並んだ複数の受光素子で光電変換された電荷を、Ｎ個置きにＣＣＤシフトレジスタで転送して読み出す制御をＮ＋１回繰り返すことで、読み出すラインセンサと、前記ラインセンサからの出力される画素数をカウントする画素カウンタと、前記ラインセンサからの出力を入力とするマスク処理回路であって、前記Ｎ個置きに読み出す制御を行うときに有効画素と無効画素に設定された前記画素カウンタのカウント値の前記無効画素に設定されたカウント値に対応した前記ラインセンサからの入力をマスクする処理を、前記Ｎ＋１回繰り返し、前記有効画素に設定されたカウント値に対応した前記ラインセンサからの入力を出力するマスク処理回路とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、分割読み出し方式の固体撮像素子を用いた画像読取装置において、固体撮像素子から出力された画素情報から直接、有効画素読み出しと、ユーザ指定の画素領域読み出しを行うことができる。
【発明を実施するための最良の形態】
【０００９】
（実施例）
以下に、図面に基づいて本発明を適用した画像読取装置の実施形態を具体的に説明する。
【００１０】
図１は本発明における１つ実施例の全体構成図である。全体ブロックは、ラインセンサ、Ａ／Ｄ変換器、画像処理回路（パッキング処理、シェーディング補正、γ変換、画像切り出し，画素並び替え）、カラープリンタ、ホストＩ／Ｆから構成され、ホストＩ／Ｆにはホストコンピュータが接続される。
【００１１】
各部の処理内容を簡単に説明すると、まずラインセンサ１０１はカラーの画像の読み取りを行い、画素の輝度値の画素信号をアナログデータで出力する。次にＡ／Ｄ変換器１０２でアナログのＲＧＢデータはデジタルに変換され、ＲＧＢ各１６ｂｉｔのデジタルデータに変換される。次に画素データは画像処理回路１０３に入力される。ここでラインセンサ出力データの処理を行う。画像処理されたデータは、コピーモードのときにはプリンタ部に送信され、プリントアウトされる。スキャナモードのときにはホストＩ／Ｆ１０６を介してホストコンピュータに出力する。
【００１２】
図２は画像処理回路の詳細を現した構成ブロック図である。
【００１３】
パッキング処理部２０１で入力データに含まれる無効画素を切り取る処理を行う。シェーディング補正部２０２でラインセンサの感度バラツキや光源の補正を行う。次にγ変換部２０３にて輝度のカーブを調整する。その後、画像切り出し処理部２０４にてユーザ設定とおりに画像を切り取る処理を行う。この出力データが内部メモリに蓄えられ、出力される。
【００１４】
図３は４分割読み出し方式のラインセンサの構成とその駆動タイミングを表した模式図である。ここでは、端部の１２画素のみを記している。
【００１５】
３０１はフォトダイオード部で複数の受光素子が１列に並んで光電変換を行う部分。３０２はフォトダイオードで蓄積された電荷をストレージゲートに移動させるためのシフトゲート。３０３はフォトダイオードで蓄積された電荷を一時的に蓄えておくストレージゲート部。３０４は３０３のストレージゲートに蓄えられた電荷を電荷転送部に移動させるためのバリアゲート。３０５は電荷転送を行うＣＣＤシフトレジスタを表す。フォトダイオードに蓄えられた電荷は、ＳＨ信号の立ち上がるタイミングでストレージゲートに移動し、ストレージゲートの信号電荷はＳＴ１、ＳＴ２、ＢＧ１、ＢＧ２信号の立ち上がりのタイミングによって、４つのパケットでシフトレジスタへ転送される。各パケットは、３個置きの画素が転送される。すなわち、第一パケットは１，５，９，…，４ｎ−３番目の画素が、第二パケットは２，６，１０，…，４ｎ−２番目の画素が転送される。第三パケットは３，７，１１，…，４ｎ−１番目の画素が、第四パケットは４，８，１２，…，４ｎ番目の画素が転送される（ただし、ｎ＝１，２，３，…）様に制御される。ここでは４分割で示したが、８分割であれば、７個置きで８パケット分すなわち８回繰り返すことになる。一般に、Ｎ個置きの出力を、１画素づつずらしながらＮ＋１回繰り返す。
【００１６】
図４は前記画像処理回路の中のパッキング処理部のマスク処理を表した模式図である。ここでは、説明のために、１ライン１２画素で構成され、同時に３チャンネルの出力がある簡単な構成のＣＣＤからの信号のマスク処理回路の例である。３チャンネルは、ＲＧＢの３色に対応している。
【００１７】
図４のＳｅｎｓｏｒ出力は、１ラインの１２画素が４分割読み出し方式で３画素ずつ出力され、Ａ／Ｄ変換器でデジタル信号に変換された１ラインの画素情報である。３チャンネルの画素情報は、それぞれ、イネーブル信号の位相で識別される。図の上半分がパッキング処理部２０１への入力データとサンプリング信号で、図の下半分が、パッキング処理部２０１からの出力信号である。
【００１８】
４つのパケットの前後には、同じ画素数だけダミー画素が画像情報と共に出力される。ここでは、後の１画素がダミー画素となる。また、第一パケットの前には、ブランク画素が所定数だけ画素出力されるため、他の部分よりも長い無効領域となっている。ここでは、所定数は３である。この所定数は、ＣＣＤと制御回路の構成から定められる。この第一パケットの前の無効画素は、ｄｅｌａｙ値を設定することで出力しないようにする。ＳＨ信号の立ち上がるタイミングで画素カウンタを０とし、以後、出力画素数をカウントする。画素カウンタがｄｅｌａｙ設定値（３画素）より小さい値の間は画素情報を出力しないようにする。これが遅延回路である。つまり、基本的な構成は、初めに３画素のｄｅｌａｙがあり、その後３画素で一つのパケットが４回繰り返される。
【００１９】
画素カウンタのカウント値がｄｅｌａｙ設定値になった画素以降は、有効画素（ｅｆｆｅｃｔｉｖｅ）、無効画素（ｄｕｍｍｙ）がパケット毎に同じ画素数で出力される。この有効画素の画素数と無効画素の画素数とは、装置の構成により予め設定される。このため、パケットの数の回数、つまり、分割数の回数だけ、ｅｆｆｅｃｔｉｖｅ設定値（２画素）を出力、ｄｕｍｍｙ設定値（１画素）をマスクする処理を繰り返す。このとき、ループカウンタを設定し、ループカウンタが０となったパケットに関しては、ｅｆｆｅｃｔｉｖｅ設定値を出力した時点でループを脱出している。これは、最終パケットの有効画素を出力した時点で、それ以降の画素は無効画素であることがわかっているためであり、以降の画素についてはマスクする処理に切り替えている。
【００２０】
図５は前記画像処理回路の中の画像切り出し処理部２０４でのユーザが切り出し処理を選択したときのマスク処理を表した模式図である。ここでは、図４のＣＣＤとは異なり、１ラインをもっと多くの画素で構成するラインセンサの出力に対応している模式図である。パケット数は４で、図３と同じである。図の上半分は、画像切り出し処理部への入力データと、その３チャネル分のサンプリング信号を示す。図の下半分は、３チャネル分のサンプリング信号の切り出し選択範囲以外をマスクしたサンプリング信号を示す。マスクされたサンプリングパルスを破線で示している。
【００２１】
パッキング処理で読み出した有効画素から切り出し指定画素の領域を読み出すために、切り出し指定外画素の情報をマスクする切り出しマスク処理のタイミングを示す。各パケットは同じ画素数で構成されているため、ループカウンタを設けることで、ひとつのパケットに対して行う処理をループ処理している。
切り出し指定画素の範囲をｗｉｄｔｈ、パケットの先頭からマスクする部分をｄｅｌａｙ、パケットの画素数をｌｉｎｅｗｉｄｔｈとして値を設定し、パケットの先頭画素からｄｅｌａｙの範囲をマスクし、ｗｉｄｔｈの範囲を読み出す。また、ｗｉｄｔｈの範囲を読み出し終わった後、画素カウンタがｌｉｎｅｗｉｄｔｈになるまではマスクする。
【００２２】
ｄｅｌａｙとｗｉｄｔｈの設定はチャンネル毎に行える。ここでは、０チャンネルは、初めｄｅｌａｙ０のマスクがあり、ｗｉｄｔｈ０のデータを取り出す。１チャンネルは、ｌｉｎｅｗｉｄｔｈと同じｗｉｄｔｈ１のデータを取り出す。２チャンネルは、初めのｗｉｄｔｈ２のデータを取り出す。このパケットの処理を４回繰り返す。
【００２３】
この回路でマスクされなかった画素のデータが後段のメモリ２０５に格納される。
【図面の簡単な説明】
【００２４】
【図１】本発明の分割読み出し方式の固体撮像素子を備えた画像読取装置の構成図
【図２】本発明の画像処理回路の構成図
【図３】本発明における４分割読み出し方式のラインセンサの構成図と駆動タイミング
【図４】本発明における画像処理回路のパッキング処理の模式図
【図５】本発明における画像処理回路の画像切り出し処理の模式図
【符号の説明】
【００２５】
１０１  ラインセンサ
１０２  Ａ／Ｄ変換器
１０３  画像処理回路
１０４  プリント部
１０５  画像読取装置
２０１  パッキング処理部（マスク処理回路）
２０４  画像切り出し処理部（切り出しマスク処理回路）
【図１】
2009044578.tif 000003
【図２】
2009044578.tif 000004
【図３】
2009044578.tif 000005
【図４】
2009044578.tif 000006
【図５】
2009044578.tif 000007