(57)【要約】【課題】製造工程の複雑さを低減する光センサの製造方法の開発する。【解決手段】光センサの製造方法である。この種の製造工程の方式では、一回のリソグラフィ・エッチングのみで、ダイオード構造を形成することができる。しかも、この方式ではソース／ドレイン極をゲート極誘電層上に直接形成することができるため、従来のプラグ構造を廃止でき、しかもソース／ドレイン極の一方の上にダイオード積層構造を形成し、光センサの構造をより簡素化できる。【選択図】図１
2009088462.tif 000002
【特許請求の範囲】
【請求項１】
光センサの製造方法であって、少なくとも、
スイッチング素子領域と、電子素子領域とを備えた基板を準備する工程と、
前記基板の前記スイッチング素子領域上にゲート極を形成する工程と、
ゲート極誘電層、半導体層および電気特性向上層の順でこれらを形成し、前記ゲート極および前記基板を被覆する工程と、
前記電気特性向上層および前記半導体層をパターンニングし、前記ゲート極上方の前記ゲート極誘電層上にチャネル領域を形成する工程と、
第１の導電層、複層の素子機能層および第２の導電層の順でこれらを形成し、前記ゲート極誘電層および前記チャネル領域を被覆する工程と、
前記第２の導電層および前記複層の素子機能層をパターンニングし、パターンニング後の前記複層の素子機能層が前記電子素子領域における第１の導電層上にダイオード積層構造を形成し、パターンニング後の前記第２の導電層が前記ダイオード積層構造上に光電極を形成する工程と、
前記第１の導電層をパターンニングし、前記チャネル領域の上方両側にソース／ドレイン極を形成するとともに、前記電気特性向上層の一部分を露出させる工程と、
絶縁層を形成し、前記ソース／ドレイン極、前記ダイオード積層構造および前記光電極を被覆する工程と、
前記絶縁層をパターンニングし、前記絶縁層中に、前記光電極を露出させる開口部を形成する工程と、
第３の導電層を形成し、前記絶縁層および前記光電極を被覆する工程と、
前記第３の導電層をパターンニングし、パターンニング後の前記第３の導電層が前記ソース／ドレイン極上方の前記絶縁層の一部分を被覆するとともに、前記開口部に沿って前記光電極のソース／ドレイン極近傍側に接続される工程と、を含む、ことを特徴とする光センサの製造方法。
【請求項２】
前記第３の導電層のパターンニング工程の後に、前記絶縁層、前記第３の導電層および前記光電極を被覆する保護層を形成するものを更に含む、ことを特徴とする請求項１に記載の光センサの製造方法。
【請求項３】
前記保護層をパターンニングし、パターンニング後の前記保護層が前記第３の導電層を被覆するとともに、前記ダイオード積層構造の上方に、前記光電極の一部分を露出させる光照射開口部を形成するものを更に含む、ことを特徴とする請求項２に記載の光センサの製造方法。
【請求項４】
前記複層の素子機能層が、第１の不純物層と、真性半導体層と、第２の不純物層とを備えた、ことを特徴とする請求項１に記載の光センサの製造方法。
【請求項５】
前記電気特性向上層が、Ｎ型ドープドシリコン層である、ことを特徴とする請求項１に記載の光センサの製造方法。
【請求項６】
前記第１の導電層の前記パターンニング工程の後の、前記絶縁層の形成工程の前に、前記電気特性向上層をエッチングし、前記半導体層の一部分を露出させるものを更に含む、ことを特徴とする請求項１に記載の光センサの製造方法。
【請求項７】
前記絶縁層の厚さが、少なくとも０.５μｍである、ことを特徴とする請求項１に記載の光センサの製造方法。
【請求項８】
前記絶縁層の材質が、窒化シリコン、窒酸化シリコンまたはフォトマスクである、ことを特徴とする請求項１に記載の光センサの製造方法。
【請求項９】
基板の上に配置されている少なくとも一つのスイッチング素子領域と少なくとも一つの電子素子領域とを備えた光センサであって、少なくとも、
前記基板の前記スイッチング素子領域上に配設されているゲート極と、
前記ゲート極および前記基板を被覆しているゲート極誘電層と、
前記ゲート上方の前記ゲート極誘電層上に配設されているチャネル領域と、
前記チャネル領域の両端上に配設されるとともに、前記チャネル領域下方両側の前記ゲート極誘電層を被覆しているソース／ドレイン極と、
前記電子素子領域における前記ソース／ドレイン極のうちの一方の上に配設されているダイオード積層構造と、
前記ダイオード積層構造の上方に配設されている光電極と、
前記ソース／ドレイン極、前記チャネル領域、前記ダイオード積層構造および前記光電極を被覆するとともに、前記ダイオード積層構造の上方の前記光電極の一部分を露出させる開口部を備えている絶縁層と、
前記ソース／ドレイン極上方の前記絶縁層の一部分上に配設されるとともに、前記開口部に沿って前記光電極の前記ソース／ドレイン極近傍側に接続されているバイアス電極と、を具備した、ことを特徴とする光センサ。
【請求項１０】
前記バイアス電極および前記電子素子領域における前記絶縁層上に配設されるとともに、前記光電極の一部分を露出させる光照射開口部を有する保護層を更に具備した、ことを特徴とする請求項９に記載の光センサ。
【請求項１１】
前記チャネル領域が、
半導体層と、
前記半導体層の両端上方に配設されている電気特性向上層と、を具備した、ことを特徴とする請求項９に記載の光センサ。
【請求項１２】
前記絶縁層の材質が、窒化シリコン、窒酸化シリコンまたはフォトマスクである、ことを特徴とする請求項９に記載の光センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関し、しかも特に光センサおよびその製造方法に関する。
【背景技術】
【０００２】
いわゆる「センサ（Ｓｅｎｓｏｒ）」は、熱、光または磁界などの外界の変化状況を検知するとともに、これを電子信号に変換する素子である。センサが発生した信号により、使用者はこの中から関連する情報を読み取ることができる。
【０００３】
これによれば、光センサは光照射後に発生した電流により、情報を取得する目的を達成するものである。光センサは主に、トランジスタとダイオードの二つの部分に分けることができ、そしてその動作原理であるが、まず光をダイオードに照射して電流を発生させ、出力した電流は更にダイオードの後方に設けられたトランジスタにより数十から数百倍に増幅されて、強い信号が発生するというものである。一般的に光センサ内に多用されるダイオードはＰＩＮ型ダイオードであり、ＰＩＮ型ダイオードと一般的なダイオードとの相違点は、Ｐ型半導体層とＮ型半導体層との間に真性半導体層（ｉｎｔｒｉｎｓｉｃ ｌａｙｅｒ）を増設して、Ｐ型半導体層とＮ型半導体層との間の空乏層を広げることで、光が照射された後に、大きな電流を励起させるようにしたものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の製造工程においては、光センサの公知の製造方法では、通常少なくとも７工程以上のリソグラフィ・エッチングの工程を経なければ完成せず、場合によっては１１工程にも達するものもある。このうちでも、少なくとも二つのリソグラフィ・エッチング工程を経なければ光センサのＰＩＮ型ダイオードは形成されない。また、従来の光センサにおけるソース／ドレイン極の多くはプラグ構造であり、この種の構造ではリソグラフィ・エッチングの回数も増えてしまう。これから理解できるように、従来の製造工程では工程が複雑となるばかりでなく、数回のリソグラフィ・エッチング工程で使用されるフォトマスクの数も増えてしまい、コストが嵩んでいた。したがって、製造工程の複雑さを低減する光センサの製造方法の開発が待たれていた。
【課題を解決するための手段】
【０００５】
したがって、本発明の目的は、製造工程の複雑さを低減する光センサの製造方法を提供するところにある。
【０００６】
本発明の上記目的によれば、光センサの製造方法を提供するものである。まず、スイッチング素子領域と、電子素子領域とを備えた基板を準備する。続いて、基板のスイッチング素子領域上にゲート極を形成する。更にゲート極誘電層、半導体層および電気特性向上層の順でこれらを形成し、ゲート極および基板を被覆する。この後、電気特性向上層および半導体層をパターンニングし、ゲート極上方のゲート極誘電層上にチャネル領域を形成する。そして、第１の導電層、複層の素子機能層および第２の導電層の順でこれらを形成し、ゲート極誘電層およびチャネル領域を被覆する。この後、第２の導電層および素子機能層をパターンニングし、パターンニング後の素子機能層が電子素子領域における第１の導電層上にダイオード積層構造を形成し、第２の導電層がダイオード積層構造上に光電極を形成する。そして、第１の導電層をパターンニングし、チャネル領域の上方両側にソース／ドレイン極を形成するとともに、電気特性向上層の一部分を露出させる。この後、絶縁層を形成し、ソース／ドレイン極、ダイオード積層構造および光電極を被覆する。更に、絶縁層をパターンニングし、絶縁層中に、光電極を露出させる開口部を形成する。この後、第３の導電層を形成し、絶縁層および光電極を被覆する。最後に、第３の導電層をパターンニングし、パターンニング後の第３の導電層がソース／ドレイン極上方の絶縁層の一部分を被覆するとともに、開口部に沿って光電極のソース／ドレイン極近傍側に接続される。
【０００７】
本発明の他の目的は、基板の上に配置されている少なくとも一つのスイッチング素子領域と少なくとも一つの電子素子領域とを備えた光センサを提供するものである。この光センサは、ゲート極と、ゲート極誘電層と、チャネル領域と、ソース／ドレイン極と、ダイオード積層構造と、光電極と、絶縁層と、バイアス電極と、を備えている。このうちゲート極は基板のスイッチング素子領域上に配設されている。ゲート極誘電層はゲート極および基板を被覆している。チャネル領域はゲート極上方のゲート極誘電層上に配設されている。ソース／ドレイン極はチャネル領域の両端上に配設されるとともに、チャネル領域下方両側のゲート極誘電層を被覆している。ダイオード積層構造は電子素子領域におけるソース／ドレイン極上に配設されている。光電極はダイオード積層構造の上方に配設されている。絶縁層はソース／ドレイン極、チャネル領域、ダイオード積層構造および光電極を被覆するとともに、ダイオード積層構造の上方の光電極の一部分を露出させる開口部を備えている。バイアス電極については、ソース／ドレイン極上方の絶縁層の一部分上に配設されるとともに、開口部に沿って光電極のソース／ドレイン極近傍側に接続されている。
【発明の効果】
【０００８】
上記によれば、この種の製造工程の方式では、一回のリソグラフィ・エッチングのみで、ダイオード構造を形成することができる。しかも、この方式ではソース／ドレイン極をゲート極誘電層上に直接形成することができるため、従来のプラグ構造を廃止でき、同時にソース／ドレイン極の上にダイオード積層構造を形成し、光センサの構造をより簡素化でき、そしてリソグラフィ・エッチングの回数を６〜７回に減らして、フォトマスクの数量を減らし、コストを削減できる。
【発明を実施するための最良の形態】
【０００９】
本発明に係る実施例における光センサの断面概略図を示す図１を参照する。図１に示すように、この光センサ１００は、スイッチング素子領域１０４および電子素子領域１０６といった二つの部分に分けることができる基板１２０上に配設されている。光センサ１００は主に、ゲート極１０８と、ゲート極誘電層１１０と、チャネル領域１１２と、ソース／ドレイン極１１４と、ダイオード積層構造１１６と、光電極１１８と、絶縁層１２０と、バイアス電極１２２とを備えている。このうち、ゲート極１０８は基板１０２におけるスイッチング素子領域１０４上に配設され、ゲート極誘電層１１０はゲート極１０８および基板１０２上を被覆している。チャネル領域１１２はゲート極１０８上方のゲート極誘電層１１０上に配設され、チャネル領域１１２は半導体層１２６と、半導体層１２６の両端上方に配設されている電気特性向上層１２８といった二つの部分を含んでいる。ソース／ドレイン極１１４はチャネル領域１１２の電気特性向上層１２８上に配設されるとともに、チャネル領域１１２下方のゲート極誘電層１１０を被覆している。
【００１０】
ダイオード積層構造１１６は基板１０２の電子素子領域１０６におけるソース／ドレイン極１１４の一方の上に配設され、光電極１１８はダイオード積層構造１１６の上方に配設されている。絶縁層１２０はソース／ドレイン極１１４、チャネル領域１１２、ダイオード積層構造１１６および光電極１１８の両側を被覆するとともに、絶縁層１２０はダイオード積層構造１１６上方の光電極１１８の一部分を露出させる開口部１２４を備えている。バイアス電極１２２はソース／ドレイン極１１４上方の絶縁層１２０の一部分上に配設されるとともに、開口部１２４に沿って光電極１１８近傍側１０８ａに接続されている。
【００１１】
次に、本発明に係る上記図１に示す光センサ１００の製造工程の各段階における断面概略図を示す図２Ａないし図２Ｊを参照する。図２Ａに示すように、まず、スイッチング素子領域１０４と、電子素子領域１０６とを備えた基板１０２を準備する。続いて、基板１０２上にゲート極金属層（図示しない）を形成するとともに、このゲート極金属層をパターンニングし、基板１０２のスイッチング素子領域１０４上にゲート極１０８を形成する。基板１０２は、ガラス基板または合成樹脂製の基板といった透明基板である。そしてゲート極金属層を形成する方法は物理気相成長法とすることができ、そしてその材質は例えばモリブデン（Ｍｏ）、クロム（Ｃｒ）、モリブデン−クロム（ＭｏＣｒ）合金、モリブデン−タングステン（ＭｏＷ）合金、モリブデン−アルミニウム−モリブデン（Ｍｏ−Ａｌ−Ｍｏ）複合材質またはクロム−アルミニウム−クロム（Ｃｒ−Ａｌ−Ｃｒ）複合材質とすることができ、厚さは約２０００〜４０００Åである。
【００１２】
図２Ｂを参照する。次に、ゲート極１０８および基板１０２上方に、ゲート極誘電層１１０、半導体層１２６および電気特性向上層１２８の順でこれらを形成する。この三つの層を形成する方法は化学気相成長法とすることができ、このうちゲート極誘電層１１０の厚さは約２５００〜４０００Åであり、材質は窒化シリコンとすることができる。そして半導体層１２６の厚さは約４０００〜１５００Åであり、材質はアモルファスシリコンとすることができる。電気特性向上層１２８の厚さについては約１０００〜１００Åであり、その材質はドープドシリコン層とすることができる。
【００１３】
図２Ｃを参照する。この後、電気特性向上層１２８および半導体層１２６をパターンニングし、ゲート極１０８上方のゲート極誘電層１１０上にチャネル領域１１２を形成する。
【００１４】
更に、図２Ｄを参照する。ゲート極誘電層１１０およびチャネル領域１１２上に、第１の導電層１０７、複層の素子機能層１１６ａ、１１６ｂ、１１６ｃおよび第２の導電層１１７の順でこれらを形成する。このうち、素子機能層１１６ａ、１１６ｂ、１１６ｃは第１の不純物層、真性半導体層および第２の不純物層に分けることができる。この実施例において、素子機能層１１６ａ、１１６ｂ、１１６ｃの形成方法は化学気相成長法とすることができるうえ、素子機能層１１６ａはＮ型ドープドシリコン層であり、厚さは２５０〜５００Åである。素子機能層１１６ｂはアモルファスシリコン層であり、厚さは４５００〜８０００Åである。そして素子機能層１１６ｃはＰ型ドープドシリコン層であり、厚さは１１０〜２００Åである。しかしながら、この実施例において、素子機能層１１６ａおよび１１６ｃは例示用に過ぎず、素子機能層１１６ａおよび１１６ｃはそれぞれＰ型ドープドシリコン層およびＮ型ドープドシリコン層としてもよい。第１の導電層１０７および第２の導電層１１７を形成する方法については物理気相成長法とすることができ、このうち第１の導電層１０７の材質は、例えば銅またはその合金といった金属とすることができ、厚さは２０００〜４０００Åであり、第２の導電層１１７の材質は、インジウム−スズ酸化物、アルミニウム−亜鉛酸化物、インジウム−亜鉛酸化物、カドミウム−スズ酸化物または上記の組合わせといった透明材質とすることができ、厚さは３００〜５００Åである。そして下記製造工程において、第１の導電層１０７および素子機能層１１６ａ、１１６ｂ、１１６ｃは更にソース／ドレイン極およびダイオード積層構造をそれぞれ形成する。
【００１５】
次に、図２Ｅを参照する。第２の導電層１１７および素子機能層１１６ａ、１１６ｂ、１１６ｃをパターンニングし、素子機能層１１６ａ、１１６ｂ、１１６ｃが電子素子領域１０６における第１の導電層１０７上にダイオード積層構造１１６を形成し、そして第２の導電層１１７がダイオード積層構造１１６上に光電極１１８を形成する。光電極１１８の材質は透明材質であるので、光センサ１００を使用に際しては、光線は光電極１１８を直接透過してダイオード積層構造１１６内に照射され、ひいては電流を発生させる。
【００１６】
図２Ｆを参照する。その後、第１の導電層１０７をパターンニングし、チャネル領域１１２上方両側にソース／ドレイン極１１４を形成するとともに、電気特性向上層１２８の一部分を露出させる。そして前記チャネル領域１１２中の電気特性向上層１２８は主に半導体層１２６およびソース／ドレイン極１１４との間の抵抗値を低減させ、オーミック接触（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）特性を高めるためのものである。いわゆるオーミック接触とは、二つの異なる材質の間で比較的小さく一定の接触抵抗を持つというものであり、この抵抗値は電圧の変化に伴って変化することはない。半導体層１２６のアモルファスシリコン材料と、ソース／ドレイン極１１４に用いられる金属材料の両者はエネルギーレベル上の相違により、接触抵抗が上昇してしまうので、半導体層１２６とソース／ドレイン極１１４との間に、不純物を高濃度でドーピングした電気特性向上層１２８を増設して、電子が金属と半導体材質との間で流れやすくして、オーミック接触（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）特性を改善することができる。同じ理由から、この実施例において、素子機能層１１６ａ（Ｎ型ドープドシリコン層）と素子機能層１１６ｃ（Ｐ型ドープドシリコン層）をそれぞれ用いて、素子機能層１１６ｂと第１の導電層１０７および光電極１１８との間のオーミック接触特性を改善することができる。
【００１７】
図２Ｇを参照する。第１の導電層１０７のパターンニング工程が完了した後、更に電気特性向上層１２８を選択的にエッチングし、半導体層１２６の一部分を露出させる。
【００１８】
続いて、図２Ｈを参照する。ソース／ドレイン極１１４、チャネル領域１１２、ダイオード積層構造１１６および光電極１１８を被覆する絶縁層１２０を形成する。その後絶縁層１２０をパターンニングし、絶縁層１２０内に、光電極１１８の一部分を露出させる開口部１２４を形成する。この実施例において、絶縁層１２０の厚さは０.５〜１.６μｍであり、材質は窒化シリコン、窒酸化シリコン、例えばフェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ） といった一般的なフォトマスク、またはエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ、Ｎｏｖｏｌａｃ）もしくはアクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）を含有するフォトマスクといった樹脂タイプのブラックマトリクスフォトマスクとすることができる。
【００１９】
図２Ｉを参照する。絶縁層１２０および開口部１２４における第２の導電層１１７上方に、第３の導電層１２１を形成する。この実施例において、第３の導電層１２１の厚さは２０００〜４０００Åであり、その材質は例えば銅といった金属である。
【００２０】
図２Ｊを参照する。この後、第３の導電層１２１をパターンニングし、パターンニング後の第３の導電層１２１がバイアス電極１２２を形成する。図に示すように、バイアス電極１２２はソース／ドレイン極１１４上方の絶縁層１２０の一部分を被覆するとともに、開口部１２４に沿って光電極１１８のソース／ドレイン極１１４近傍側１１８ａに接続される。バイアス電極１２２はダイオード積層構造１１６に外部のバイアス電圧を印加する以外に、同時に遮光効果も提供することができる。
【００２１】
さて、本発明の他の実施例における光センサ１００の断面概略図を示す図３を参照する。この実施例において、光センサ１００に充分な保護を提供するために、更に絶縁層１２０、バイアス電極１２２および光電極１１８上に、保護層１２３を形成するとともに、保護層１２３をパターンニングし、パターンニング後の保護層１２３がバイアス電極１２２および電子素子領域１０６における絶縁層１２０上を被覆して、更にダイオード積層構造１１６上方に、光電極１１８の一部分を露出させる光照射開口部１３０を形成する。この実施例において、保護層１２３の材質は絶縁層１２０に応じて決定する。例えば、もし絶縁層１２０の材質が窒化シリコンまたは窒酸化シリコンである場合には、保護層１２３の材質を窒化シリコン、窒酸化シリコン、一般的なフォトマスクまたは樹脂タイプのブラックマトリクスフォトマスクを選択することができる。もし絶縁層１２０の材質が一般的なフォトマスクまたは樹脂タイプのブラックマトリクスフォトマスクである場合には、保護層１２３の材質を絶縁層１２０と同じにしなければならない。
【００２２】
上記から理解できるように、この種の製造工程の方式では、一回のリソグラフィ・エッチングのみで、ダイオード構造を形成することができる。これ以外にも、この方式で製造されたソース／ドレイン極では従来のプラグ構造を廃止できるうえ、同時にダイオード積層構造をソース／ドレイン極の一方の上に配設して、光センサの素子構造をより簡素化できる。よって、従来技術に比べて、リソグラフィ・エッチングの回数を６〜７回（図１、２Ｃ、２Ｅ、２Ｆ、２Ｈ、２Ｊおよび図３に示すとおり）にまで大幅に減らして、工程の複雑さおよびフォトマスクの使用を減らし、コストを削減し、時間を短縮できる。
【００２３】
確かに本発明では好ましい実施例を上記のように開示したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の技術的思想および範囲を逸脱することなく、各種の変更および付加を行うことができるので、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なすべきである。
【図面の簡単な説明】
【００２４】
本発明の上記およびその他目的、特徴、長所および実施例をより明確に理解できるよう、添付の図面の詳細な説明を下記のとおり行う。
【図１】本発明に係る実施例における光センサの断面概略図である。
【図２Ａ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｂ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｃ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｄ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｅ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｆ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｇ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｈ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｉ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図２Ｊ】図１に示す光センサの製造工程の各段階における断面概略図である。
【図３】本発明の他の実施例における保護層を有する光センサの断面概略図である。
【符号の説明】
【００２５】
１００    光センサ
１０２    基板
１０４    スイッチング素子領域
１０６    電子素子領域
１０７    第１の導電層
１０８    ゲート極
１１０    ゲート極誘電層
１１２    チャネル領域
１１４    ソース／ドレイン極
１１６    ダイオード積層構造
１１６ａ  素子機能層
１１６ｂ  素子機能層
１１６ｃ  素子機能層
１１７    第２の導電層
１１８    光電極
１１８ａ  側
１２０    絶縁層
１２１    第３の導電層
１２２    バイアス電極
１２３    保護層
１２４    開口部
１２６    半導体層
１２８    電気特性向上層
１３０    光照射開口部
【図１】
2009088462.tif 000003
【図２Ａ】
2009088462.tif 000004
【図２Ｂ】
2009088462.tif 000005
【図２Ｃ】
2009088462.tif 000006
【図２Ｄ】
2009088462.tif 000007
【図２Ｅ】
2009088462.tif 000008
【図２Ｆ】
2009088462.tif 000009
【図２Ｇ】
2009088462.tif 000010
【図２Ｈ】
2009088462.tif 000011
【図２Ｉ】
2009088462.tif 000012
【図２Ｊ】
2009088462.tif 000013
【図３】
2009088462.tif 000014