(57)【要約】【課題】ゲインを最適な値に調整（チューニング）して画像品質を向上させる画像形成装置を提供することを目的とする。【解決手段】誤差検出部において周波数誤差があるか否かを判断する（ステップＳ６）。周波数誤差があると判断される場合には、さらに目標誤差範囲内であるか否かを判断する（ステップＳ７）。目標誤差範囲内であると判断される場合（ステップＳ７においてＹ）には、Ｐゲインを減少させる（ステップＳ８）。目標誤差範囲内で無い場合（ステップＳ７においてＮ）には、Ｐゲインを増加する（ステップＳ１３）。そして、設定されたゲインに基いて周波数ＰＩＤ演算処理を実行する。【選択図】図６
2009148082.tif 000002
【特許請求の範囲】
【請求項１】
直流ブラシレスモータと、
前記直流ブラシレスモータを駆動させるために、前記直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、
前記モータドライバ回路から出力される回転信号の入力を受けて、前記モータドライバ回路が前記目標速度に追従するようにＰＩＤ演算制御処理により出力する前記指令信号を調整する制御回路とを備え、
前記制御回路は、前記目標速度を示す基準パルス信号と前記回転信号である回転パルス信号との比較に基いて目標誤差を検知して、検知した誤差に基いて前記ＰＩＤ演算制御処理で用いるゲインを調整する画像形成装置。
【請求項２】
前記制御回路は、前記目標速度に対応して変化する所定の線形関数を用いて前記ゲインを調整する、請求項１に記載の画像形成装置。
【請求項３】
前記制御回路は、前記目標誤差が所定の範囲内であるか否かを判断して、判断結果に基いて前記ゲインを調整する、請求項１に記載の画像形成装置。
【請求項４】
前記制御回路は、前記目標誤差が所定の範囲内である場合には、前記ゲインの値を小さくし、前記目標誤差が所定の範囲外である場合には、前記ゲインの値を大きくする、請求項３に記載の画像形成装置。
【請求項５】
前記ゲインの値は、ゲイン最小値とゲイン最大値の範囲内で設定される、請求項４に記載の画像形成装置。
【請求項６】
前記制御回路は、前記目標速度に対応して予め設けられた複数のゲイン値に基いて、前記ゲインを調整する、請求項１に記載の画像形成装置。
【請求項７】
直流ブラシレスモータと、
前記直流ブラシレスモータを駆動させるために、前記直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、
前記モータドライバ回路から出力される回転信号の入力を受けて、前記モータドライバ回路が前記目標速度に追従するようにＰＩＤ演算制御処理により出力する前記指令信号を調整する制御回路とを備え、
前記制御回路は、駆動シーケンスに従って前記ＰＩＤ演算制御処理で用いるゲインを調整する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は画像形成装置に関し、特に、駆動機構にＤＣブラシレスモータが用いられている画像形成装置に関する。
【背景技術】
【０００２】
複写機やプリンタやそれらの複合機であるＭＦＰ（Multi Function Peripheral）などの画像形成装置において、駆動構成にＤＣブラシレスモータ、ＡＣモータあるいはステッピングモータをそれぞれ目的に応じて選択して用いられている場合がある。
【０００３】
駆動構成にＤＣブラシレスモータを用いる場合、ＤＣブラシレスモータのモータ制御基板内でハード的にフィードバックゲインおよび位相補償定数等が設定されている場合がある。
【０００４】
図９は、従来のＤＣブラシレスモータの構成を説明する図である。
図９を参照して、制御基板１０００内のコントロール回路１００５は、目標速度（回転数）に設定するために指令信号であるコントロール信号（クロック信号）を出力する。モータ制御基板１０１０内のモータドライバ回路１０２０は、コントロール信号（クロック信号）の入力を受けて目標速度となるようにＤＣブラシレス（ＤＣＢＬ）モータ部１０１５に供給する電流を制御する。そして、モータ制御基板１０１０内において、ＤＣブラシレスモータが一定回転するようにフィードバック制御が実行される。
【０００５】
図１０は、モータ制御基板内の構成を説明する図である。
図１０を参照して、モータ制御基板内においては、ＤＣブラシレスモータ部１０１５と、モータドライバ回路１０２０が設けられるとともに、抵抗素子および容量素子を外付けでモータドライバ回路１０２０と接続できるように設計されている。
【０００６】
ＤＣブラシレスモータ部１０１５は、モータ１０１６と、モータ１０１６の回転速度（回転数）を検出するためのＦＧセンサ１０１７とを含む。ＦＧセンサ１０１７は、モータ１０１６の回転子の回転速度（回転数）に従う磁束変化に基いて回転信号であるＦＧ信号（ＦＧパルス）を生成する。
【０００７】
ＦＧパルス周波数＝モータ回転数（ｒｐｍ）÷６０×ＦＧパルス数
ここで、ＦＧパルス数は、モータ１回転当たりのいわゆるＦＧパターンから出力されるパルス数である。
【０００８】
モータドライバ回路１０２０は、モータ１０１６の回転信号であるＦＧセンサ１０１７からのＦＧパルスを検出する速度検出部１０２５と、速度検出部１０２５の検出結果を受けてＦＧパルスの周波数と目標速度に対応するコントロール回路から入力されるコントロール信号（クロック信号）との周波数偏差信号を生成する速度偏差信号生成部１０２２と、速度検出部１０２５の検出結果を受けてＦＧパルスの位相とコントロール回路から入力されるコントロール信号（クロック信号）の位相との位相偏差信号を生成する位相偏差信号生成部１０２４と、オペアンプＡＭＰと、オペアンプＡＭＰの出力信号を受けて電流供給部１０２８に供給する電流量を設定するためのＰＷＭ（Pules Width Modulation）信号を生成するＰＷＭチョッパ部１０２６と、ＰＷＭチョッパ部１０２６のＰＷＭ信号に従ってモータ１０１６に供給する電流を調整する電流供給部１０２８とを含む。
【０００９】
オペアンプＡＭＰは、外付けで抵抗素子および容量素子を接続することにより比例積分回路を形成する。具体的には、抵抗素子Ｒ１，Ｒ２が速度偏差信号生成部１０２２および位相偏差信号生成部１０２４とオペアンプの入力ノードとの間にそれぞれ並列に設けられる。また、抵抗素子Ｒ３と容量素子Ｃ１とが直列に接続され、オペアンプの入力ノードと出力ノードとの間に接続される。また、並列に容量素子Ｃ２が入力ノードと出力ノードとの間に接続される。オペアンプの他方の入力ノードは基準電圧Ｖｒｅｆの供給を受ける。
【００１０】
当該構成により、比例積分回路１０３０が形成されいわゆるフィードバック制御手法の一つであるＰＩ（propotional and integral）制御が実行される。
【００１１】
具体的には、速度偏差信号および位相偏差信号が加算されて偏差が増幅され、ＰＷＭチョッパ部１０２６のＰＷＭ信号のＤＵＴＹ比が調整されてモータ１０１６に供給される電流量が制御される。
【００１２】
従来のＤＣブラシレスモータにおいては、例えば回転数に応じて、部品を変更して比例積分回路のゲインチューニングが実行されていた。図示しないが例えば比例積分回路１０３０を形成する外付けの抵抗素子および容量素子の抵抗値を切り替える回路等を設けてゲインチューニングを実行していた。
【００１３】
図１１は、回転数に従ってゲインチューニングする場合を説明する図である。
図１１に示されるように、従来においては回転数に従って比例積分制御であるＰＩ制御の比例項Ｐのゲイン（以下、Ｐゲインとも称する）についてゲインＨとゲインＬとを切り替える方式を採用していた。本例においては、例えば１５００ｒｐｍ以上か未満かに従って、ゲインを切り替える方式を採用していた。
【００１４】
しかしながら、このような２段階でゲインチューニングした場合、ゲイン切り替えの低回転領域ではゲイン過多になり、画像品質が悪化したり、画像形成装置の駆動時の騒音が大きくなるという問題がある。
【００１５】
また、特開２００２−２４５２７８号公報においては、用途に見合った駆動テーブルを選択して、選択された駆動テーブルのパラメータを用いてモータに対してフィードバック制御であるＰＩＤ（propotional integral and differential）制御する方式が開示されている。
【特許文献１】特開２００２−３４５２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記公報においては、駆動中にゲインチューニングする方式については何ら開示されていない。また、経時変化により負荷変動した場合であっても適切なゲインにチューニングすることはできない。
【００１７】
本発明は、上記のような問題を解決するためになされたものであって、ゲインを最適な値に調整（チューニング）して画像品質を向上させる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の請求項に係る画像形成装置は、直流ブラシレスモータと、直流ブラシレスモータを駆動させるために、直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、モータドライバ回路から出力される回転信号の入力を受けて、モータドライバ回路が目標速度に追従するようにＰＩＤ演算制御処理により出力する指令信号を調整する制御回路とを備える。制御回路は、目標速度を示す基準パルス信号と回転信号である回転パルス信号との比較に基いて目標誤差を検知して、検知した誤差に基いてＰＩＤ演算制御処理で用いるゲインを調整する。
【００１９】
好ましくは、制御回路は、目標速度に対応して変化する所定の線形関数を用いてゲインを調整する。
【００２０】
好ましくは、制御回路は、目標誤差が所定の範囲内であるか否かを判断して、判断結果に基いてゲインを調整する。
【００２１】
特に、制御回路は、目標誤差が所定の範囲内である場合には、ゲインの値を小さくし、目標誤差が所定の範囲外である場合には、ゲインの値を大きくする。
【００２２】
特に、ゲインの値は、ゲイン最小値とゲイン最大値の範囲内で設定される。
好ましくは、制御回路は、目標速度に対応して予め設けられた複数のゲイン値に基いて、ゲインを調整する。
【００２３】
本発明の他の請求項に係る画像形成装置は、直流ブラシレスモータと、直流ブラシレスモータを駆動させるために、直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、モータドライバ回路から出力される回転信号の入力を受けて、モータドライバ回路が目標速度に追従するようにＰＩＤ演算制御処理により出力する指令信号を調整する制御回路とを備え、制御回路は、駆動シーケンスに従ってＰＩＤ演算制御処理で用いるゲインを調整する。
【発明の効果】
【００２４】
上記画像形成装置は、制御回路において、目標速度を示す基準パルス信号と回転信号である回転パルス信号との比較に基いて目標誤差を検知して、検知した誤差に基いてＰＩＤ演算制御処理で用いるゲインを調整するため駆動中にＰＩＤ演算処理で用いるゲインを適切な値にチューニングして画像品位を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下に、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品および構成要素には同一の符号を付してある。それらの名称および機能も同じである。
【００２６】
本実施の形態においては、本発明にかかる画像形成装置をタンデム方式のデジタルカラー複写機（以下、複写機という）で適用する場合について説明する。
しかしながら、本発明にかかる画像形成装置は複写機に限定されず、駆動機構にＤＣブラシレスモータが用いられる画像形成装置であれば、プリンタやファクシミリ装置やそれらの複合機であるＭＦＰ（Multi Function Peripheral）などであってもよい。また、印刷方式もタンデム方式に限定されるものではなく、さらにデジタル方式に限定されるものでもない。さらに、カラー機でなくモノクロ機であってもよい。
【００２７】
カラータンデム方式の画像形成装置は、各々現像器を含んだ４色の作像部が中間転写体である中間転写ベルトに沿って列設されて構成され、それぞれに形成された各色のトナー画像を上記中間転写ベルトに転写し（一次転写）、各色トナーの重ね合わせにより多色画像を形成する。さらに、中間転写ベルト上で重ね合わされた画像を印刷媒体である用紙上に転写し（二次転写）、定着工程を経て出力する。
【００２８】
図１は、本発明にかかる画像形成装置が適用される、本実施の形態にかかる複写機１のハードウェア構成の概略を示す模式的断面図である。複写機１は、タンデム方式のデジタルカラー複写機であって、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、およびブラック（Ｋ）の４色のトナーを順次重ね合わせることによってカラー画像を形成する。
【００２９】
図１を参照して、本実施の形態にかかる複写機１は、画像読取部１０と、用紙搬送部２０と、画像形成部３０と、用紙格納部４０とを含む。
【００３０】
画像読取部１０は、原稿をセットするための戴荷台３と、原稿台ガラス１１と、戴荷台３にセットされた原稿を原稿台ガラス１１に自動的に１枚ずつ搬送する搬送部２と、読取られた原稿を排出するための排出台４とを含む。さらに、原稿読取部１０は、図示しないスキャナを含む。スキャナは、スキャンモータによって原稿台ガラス１１と平行移動する。スキャナには、原稿を照射する露光ランプ、原稿からの反射光の向きを変える反射ミラー、反射ミラーからの光路を変えるミラー、反射光を集光するレンズ、および受光した反射光に応じて電気信号を発生する３列（Ｒ，Ｇ，Ｂ）のＣＣＤ（Charge Coupled Device
）などの光電変換素子が含まれる。
【００３１】
搬送部２によって搬送された原稿は原稿台ガラス１１上にセットされ、スキャナが原稿台ガラス１１と平行に移動するとき露光走査される。原稿からの反射光は光電変換素子によって電気信号に変換され、画像形成部３０に入力される。
【００３２】
画像形成部３０は、複数のローラ３２，３３，３４により弛まないように懸架され、これらのローラが図１中で反時計回り（図１中の矢印Ａ方向）に回転することで、所定速度で同方向に回転する無端ベルトである中間転写ベルト３１と、中間転写ベルト３１に沿って所定間隔で配置されるイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、およびブラック（Ｋ）各色トナーに対応する作像部２１Ｙ，２１Ｍ，２１Ｃ，２１Ｋ（これらを代表させて作像部２１とする）と、各作像部２１に含まれる現像器と、感光体と中間転写ベルト３１を介して対をなす転写ローラ２５Ｙ，２５Ｍ，２５Ｃ，２５Ｋ（これらを代表させて転写ローラ２５とする）と、中間転写ベルト３１に転写されたトナー像が用紙に転写された後に定着させる定着器３６と、図示しないがＣＰＵ（Central Processing Unit）などを含むコントローラ１００と、コントローラ１００で実行されるプログラムなどを記憶するメモリ１０１とを含む。
【００３３】
用紙格納部４０は、印刷媒体である用紙Ｓを収納する給紙カセット４１を含み、用紙搬送部２０は、給紙カセット４１から用紙Ｓを搬送するためのローラ４２，４３，３５，３７、および印刷された用紙を排出する排紙トレイ３８を含む。
【００３４】
コントローラ１００は、図示しない操作パネル等から入力される指示信号に基づいてメモリ１０１からプログラムを読出して実行し、上記各部を制御する。また、コントローラ１００は内部にタイマなどの計時手段を備えて、所定時間が計時されたときにプログラムを実行してもよい。なお、コントローラ１００およびメモリ１０１は画像形成部３０以外の画像読取部１０や用紙搬送部２０などに備えられてもよい。
【００３５】
コントローラ１００は上記プログラムを実行することで、画像読取部１０や外部装置などから入力された画像信号に対して所定の画像処理を施し、イエロー、マゼンタ、シアン、およびブラックの各色に色変換したデジタル信号を作成する。コントローラ１００で作成された、上記画像を形成するための、シアン用の画像色データ、マゼンタ用の画像色データ、イエロー用の画像色データ、およびブラック用の画像色データは、各色に応じてコントローラ１００から作像部２１の露光器に出力される。
【００３６】
露光器が、コントローラ１００から入力された画像データに基づいて、感光体にレーザビームを出力することで、均一に帯電された感光体の表面が画像データに応じて露光され、静電潜像が形成される。現像ローラには現像バイアス電圧が印加されて、感光体の潜像電位との間に電位差が発生する。その状態において電荷を帯びたトナーが供給されることによって、感光体の表面にトナー像が形成される。感光体の表面に形成されたトナー像は、定電圧もしくは定電流の転写ローラ２５によって、像担持体である中間転写ベルト３１に転写される。これを一次転写と言う。
【００３７】
中間転写ベルト３１に一次転写されたトナー像は、ローラ３４によって、給紙カセット４１から搬送された用紙Ｓに転写される。これを二次転写と言う。用紙に二次転写されたトナー像は、定着器３６によって用紙に定着され、電子写真画像として排紙トレイ３８に排紙される。
【００３８】
複写機１の上記構成のうち、駆動機構として、たとえば作像部２１内の感光体や各種のローラを駆動させる機構や定着器３６を駆動させる機構や用紙搬送部２０のローラ４２，４３，３５，３７を駆動させる機構などにＤＣブラシレスモータが用いられ得る。本発明においては、ＤＣブラシレスモータがいずれの駆動機構で用いられるかについては限定されず、いずれで用いられていてもよい。また、その他の機構で用いられていてもよい。
【００３９】
本実施の形態にかかる複写機１では、コントローラ１００内のＣＰＵ２００でＤＣブラシレスモータの駆動が制御される。
【００４０】
図２は、コントローラ１００内のＣＰＵ２００によりＤＣブラシレスモータの駆動が制御される構成を説明する図である。
【００４１】
図２を参照して、ＣＰＵ２００に示される機能は、ＣＰＵ２００がメモリ１０１からプログラムを読出して実行することによって主にＣＰＵ２００に形成される機能であるが、その中の少なくとも一部が図１に示されたハードウェア構成によって形成されてもよい。
【００４２】
そして、ＣＰＵ２００により制御されるモータ部６０と、モータ部６０のモータ（ＤＣブラシレスモータ）６２を駆動するためのモータドライバ回路５０とがハードウェア構成として示されている。
【００４３】
モータ部６０は、モータ６２と、モータ６２の回転子の回転速度に従う磁束変化に基いて回転信号であるＦＧパルスを生成するＦＧセンサ６４とを含む。
【００４４】
モータドライバ回路５０は、ＣＰＵ２００からのコントロール信号の入力を受けて、ＰＷＭ（Pules Width Modulation）信号を生成するＰＷＭチョッパ部５４と、ＰＷＭチョッパ部５４のＰＷＭ信号に従ってモータ６２に供給する電流を調整する電流供給部５２とを含む。
【００４５】
ＣＰＵ２００は、ＦＧセンサ６４からのＦＧパルスを検出するパルス検出部２１５と、外部から入力される目標速度信号（周期時間信号）とパルス検出部２１５において検出されるＦＧパルスとを比較して、誤差値を検出する誤差検出部２０５と、入力される誤差値に従って比例項Ｐ、積分項Ｉおよび微分項Ｄに対して演算処理するＰＩＤ演算処理部２１０と、誤差値に基いてＰＩＤ演算処理する際のゲインを調整するゲイン調整部２２５と、ＰＩＤ演算処理した結果をモータドライバ回路に出力するための信号を生成する信号出力部２２０とを含む。
【００４６】
なお、図示しないがコントローラ１００に内蔵された発振回路等を用いてクロック信号を生成し、当該クロック信号に基いて目標速度信号である周期時間信号が生成されＣＰＵ２００に入力されるものとする。ＣＰＵ２００内部で目標速度信号である周期時間信号を生成することも可能であるし、コントローラ１００の外部から入力することも可能である。なお、目標速度信号である周期時間信号を生成するために必要な情報は、メモリ１０１に格納されているものとする。
【００４７】
図３は、本発明の実施の形態に従うサーボ機構のブロック線図を説明する図である。
図３を参照して、ここで示されるようにフィードバック制御系で構成される。具体的には、目標速度信号に対応する、ＣＰＵ内部のクロック信号のカウント期間に相当する周期時間信号が入力されて、現在のモータのＦＧパルスの立ち下がりから立ち上がりまでの期間をＣＰＵ内部のクロックでカウントしたカウント数に基いて速度偏差（誤差）を算出し、当該速度偏差（誤差）が速度ＰＩＤブロック７０に与えられる。
【００４８】
そして、速度ＰＩＤブロック７０からＰＩＤ演算処理された処理結果がデジタルフィルタである信号出力部２２０に含まれているローパスフィルタ７２を介してモータ出力指示としてモータブロック７４に与えられる。ローパスフィルタ７２は、ノイズ除去手段として設けられている。なお、ここでは、デジタルフィルタとしては、ＦＩＲフィルタあるいはＩＩＲフィルタあるいはノッチフィルタで形成されているものとする。
【００４９】
そして、モータブロック７４から回転速度（Ｎ（ｒｐｍ））が出力される。そして、フィードバック処理としてモータブロック７４からの回転速度がＦＧブロック７６によりＦＧパルスに変換される。そして、上述したようにＦＧパルスの立ち下がりから立ち上がりまでの期間をＣＰＵ内部のクロックでカウントしたカウント数に基いて、目標速度信号と実際の速度を示すＦＧパルスとの間の速度偏差が算出される。
【００５０】
図４は、モータブロック７４の内部のブロック線図である。
図４を参照して、ローパスフィルタ７２を介して入力されるモータ出力指示がＰＷＭチョッピングゲインにより電圧値に変換される。
【００５１】
そして、誘起電圧係数ＫEにより算出されたフィードバック電圧とＰＷＭチョッピングゲインにより変換された電圧値の差分を算出して、電圧値の差分値に基いて駆動巻線インピーダンス（１／Ｒａ）／（１＋ｓτE）により電流に変換される。そして、変換された電流値とトルク定数ＫTにしたがって出力トルクに変換される。そして、出力トルクは、回転子イナーシャ（ｋｊ／ｓＴM）により回転速度に変換される。変換された回転速度は、上述したように誘起電圧係数ＫEによりフィードバック電圧に変換される。
【００５２】
図５は、本発明の実施の形態に従う回転速度（回転数）に従って調整するゲインを説明する図である。
【００５３】
図５を参照して、本例においては、一例として回転数に従ってＰＩＤ制御の比例項であるＰゲインが調整される方式について説明する。
【００５４】
具体的には、回転数に従って変化する上限Ｐゲインおよび下限Ｐゲインを規定する線形関数が設定されているものとする。
【００５５】
一例として、上限Ｐゲインは線形関数Ｌ４に従うものとする。また下限Ｐゲインは線形関数Ｌ５に従うものとする。なお、この上限あるいは下限Ｐゲインは、回転数に従ってゲイン過多あるいはゲイン過少とならない範囲に設定されているものとする。
【００５６】
また、初期時あるいは通常時においては線形関数Ｌ１に従ってＰゲインが設定されるものとする。
【００５７】
当該線形関数の設定方式としては、最低回転数（例えば６００ｒｐｍ）と、最高回転数（例えば２５００ｒｐｍ）の回転変動をモニタリングして、最適なＰゲインをそれぞれ算出し、最低回転数と、最高回転数のＰゲインに基いて、線形関数Ｌ１を規定することが可能である。
【００５８】
そして、一例として、線形関数Ｌ１に基いて、線形関数Ｌ１を基準に所定量増減させた線形関数Ｌ２〜Ｌ５を規定することが可能である。
【００５９】
図６は、本発明の実施の形態に従うゲイン調整方式を説明するフロー図である。
図６を参照して、まず目標速度が設定される（ステップＳ０）。具体的には、目標速度信号（周期時間信号）が入力される。
【００６０】
次に、モータの速度が目標速度に追従する誤差範囲と考えられる目標誤差範囲を設定する（ステップＳ１）。当該範囲は、予め定められた範囲に設定することも可能であるし、目標速度（回転数）に従って範囲を調整することも可能である。例えば、当該範囲については、メモリ１０１に格納されているものとする。
【００６１】
次に、上限・下限Ｐゲインを設定する（ステップＳ２）。上限Ｐゲインおよび下限Ｐゲインは、上述したように図４に従う線形関数Ｌ４およびＬ５により目標速度（回転数）に従って算出されるものとする。
【００６２】
そして、モータ駆動を開始する（ステップＳ３）。開始時においては、目標速度（回転数）となるようにコントロール信号がＣＰＵ２００から出力されるものとする。例えば、メモリ１０１において、目標速度とコントロール信号のレベルとの対応テーブル等を記憶させておいて、対応テーブルを参照して入力された目標速度信号に対応するコントロール信号のレベルに設定することが可能である。
【００６３】
そして、次に速度誤差の検出を開始し（ステップＳ４）、ＦＧパルスの速度誤差（速度偏差）を検出する（ステップＳ５）。具体的には、パルス検出部２１５で検出したＦＧパルスを誤差検出部２０５に出力し、誤差検出部２０５において、ＣＰＵ内部のクロック信号のカウント期間に相当する周期時間信号が入力されて、現在のモータのＦＧパルスの立ち下がりから立ち上がりまでの期間をＣＰＵ内部のクロックでカウントしたカウント数とのカウント数差に基く速度誤差の演算処理を実行する。
【００６４】
そして、誤差検出部２０５において速度誤差があるか否かを判断する（ステップＳ６）。なお、速度誤差については目標値とのある程度の誤差余裕（マージン）を見て、誤差余裕を越える範囲の誤差が有る場合に速度誤差があると判断することも可能である。
【００６５】
そして、誤差検出部２０５は、ステップＳ６において速度誤差があると判断される場合には、さらに目標誤差範囲内であるか否かを判断する（ステップＳ７）。
【００６６】
ステップＳ７において目標誤差範囲内であると判断される場合（ステップＳ７においてＹ）には、Ｐゲインを減少させる（ステップＳ８）。すなわち、目標誤差範囲内であると判断された場合、誤差が小さいため誤差値を増幅させて信号変化量を大きくするＰゲインを増加させるよりもＰゲインを小さくして誤差値を減少させて信号変化量を小さくして目標速度に高速に追従するように調整する。具体的には、誤差検出部２０５は、ゲイン調整部２２５に所定量のＰゲインの調整を指示する。
【００６７】
次に、調整した値が下限ゲインより小さくなるか判定する（ステップＳ９）。具体的には、ゲイン調整部２２５は、誤差検出部２０５からのＰゲインの調整指示（Ｐゲイン減少指示）に基づき現在設定されているＰゲインの値から所定量のＰゲイン減少させた場合に、下限ゲインより小さくなるか否かを判断する。
【００６８】
そして、下限ゲインより小さくなると判断される場合には、ゲイン調整部２２５は、ＰＩＤ演算処理部２１０のゲイン値を上述した下限ゲインに設定する（ステップＳ１０）。  
【００６９】
なお、下限ゲインを設けている理由は、それ以下に下限ゲインを設定するとゲイン過少となり、外乱等が入力された場合に目標速度を維持することができなくなるためである。
【００７０】
そして、次に、設定されたゲインに基いて速度ＰＩＤ演算処理が実行される（ステップＳ１２）。
【００７１】
一方、ステップＳ９において、下限ゲインより小さくないと判定された場合には、ゲイン調整部２２５は、現在のゲインの値から所定量減少させたゲインに設定する（ステップＳ１１）。そして、当該設定されたゲインに基いて速度ＰＩＤ演算処理が実行される（ステップＳ１２）。
【００７２】
ステップＳ７において、目標誤差範囲内で無い場合（ステップＳ７においてＮ）には、Ｐゲインを増加する（ステップＳ１３）。すなわち、目標誤差範囲内でないと判断された場合、誤差が未だ過大であるため誤差値を増幅させて信号変化量を大きくするためにＰゲインを増加させる。具体的には、誤差検出部２０５は、ゲイン調整部２２５に所定量のＰゲインの調整を指示する。
【００７３】
そして、調整した値が上限ゲインより大きくなるか否か判定する（ステップＳ１４）。具体的には、ゲイン調整部２２５は、誤差検出部２０５からのＰゲインの調整指示（Ｐゲイン増加指示）に基づき現在設定されているＰゲインの値から所定量のＰゲイン増加させた場合に、上限ゲインより大きくなるか否かを判断する。
【００７４】
そして、上限ゲインより大きくなると判断される場合には、上限ゲインに設定する（ステップＳ１５）。なお、上限ゲインを設けている理由は、それ以上に上限ゲインを設定するとゲイン過多となり、画像品質が悪化したり、画像形成装置の駆動時の騒音が大きくなることを防止するためである。
【００７５】
そして、当該設定されたゲインに基いて速度ＰＩＤ演算処理を実行する（ステップＳ１２）。
【００７６】
ステップＳ１４において、上限ゲインより大きくならないと判定された場合には、ゲイン調整部２２５は、現在のゲインの値から所定量増加させたゲインに設定する（ステップＳ１６）。そして、当該設定されたゲインに基いて速度ＰＩＤ演算処理を実行する（ステップＳ１２）。
【００７７】
そして、速度ＰＩＤ演算処理された結果と前回時の速度ＰＩＤ演算処理した演算結果とを加算処理する（ステップＳ１７）。そして、ＰＩＤ演算処理部２１０の処理結果である加算結果に基いて信号出力部２２０からモータドライバ回路に対してコントロール信号が出力指示される（ステップＳ１８）。
【００７８】
一方、ステップＳ６において、誤差検出部２０５において速度誤差が無いと判定された場合には、ステップＳ１７に進む。この場合、速度誤差が無いため新たな誤差演算結果は無いすなわち０として前回時の速度ＰＩＤ演算処理した演算結果と加算処理される。すなわち前回時と同じ結果が出力される。
【００７９】
そして、加算結果に基いてモータドライバ回路に対してコントロール信号が出力指示される。
【００８０】
そして、モータの停止指示が入力された否かが判断され（ステップＳ１９）、モータの停止指示が入力されるまで上述のステップＳ４〜Ｓ１９の処理を繰り返す。
【００８１】
そして、モータの停止指示が入力された場合、終了する（ステップＳ２０）。なお、一例としてモータの停止指示は、目標速度信号の入力が停止した場合にモータの停止指示が入力されたと判断することが可能である。なお、特に、モータの停止指示は目標速度信号の入力に従うものではなく、モータの停止指示を認識できさえすればいずれの手段を用いることも可能である。
【００８２】
本発明の実施の形態に従うゲイン調整方式に従うことにより、駆動中にＰＩＤ演算処理で用いるゲインを適切な値にチューニングすることが可能である。
【００８３】
したがって、ゲイン過多、ゲイン過少による回転むらの悪化等を防ぐとともに最適なゲインチューニングを実行することにより画像品位を向上させることができる。
【００８４】
また、経時変化により負荷変動が発生した場合であっても、負荷変動が大きい場合には、ゲインを上げ、負荷変動が小さい場合にはゲインを下げて適切なゲインにチューニングするため安定した速度制御を実現することが可能である。
【００８５】
また、外乱の入力に対しても適切なゲインにチューニングされるため外乱に強いサーボ制御を実現することが可能である。
【００８６】
また、図５においては、回転数に従ってＰゲインを調整する方式について説明したが、回転数のみならず駆動シーケンスに従ってＰゲインを調整することも可能である。
【００８７】
例えば、画像形成中は、線形関数Ｌ２に従ってＰゲインを高ゲインに設定して突発負荷変動による回転変動を抑制し、画像品位を向上させ、画像形成後は、線形関数Ｌ３に従ってＰゲインを低ゲインに設定して駆動音の低減を図ることができる。
【００８８】
また、比例項Ｐのゲインのみならず積分項Ｉのゲインおよび微分項Ｄのゲインについても同様に調整可能である。具体的には、比例項Ｐ、積分項Ｉ、微分項Ｄのゲインにおいては相関関係を有するものとする。例えば、比例項Ｐ、積分項Ｉ、微分項Ｄのゲインの比を予め設けておくことにより、比例項Ｐのゲイン調整とともに積分項Ｉ、微分項Ｄのゲイン調整も可能である。
【００８９】
（実施の形態の変形例）
図７は、本発明の実施の形態の変形例に従うサーボ機構のブロック線図を説明する図である。
【００９０】
図７を参照して、ここで示されるようにフィードバック制御系で構成される。具体的には、現在のモータのＦＧパルスとの速度偏差が速度ＰＩＤブロックに与えられるともに、現在のモータのＦＧパルスとの位相偏差が位相ＰＩＤブロック７８に与えられる。
【００９１】
そして、速度ＰＩＤブロック７０からＰＩＤ演算処理された処理結果と、位相ＰＩＤブロック７８からＰＩＤ演算処理された処理結果とが加算処理されデジタルフィルタであるローパスフィルタ７２を介してモータブロック７４に与えられる。
【００９２】
モータブロック７４からの速度信号（Ｎ（ｒ／ｍ））が出力され、モータブロック７４の速度がＦＧブロック７６によりＦＧパルスに変換されて目標速度信号に基く偏差（誤差）が算出される。
【００９３】
すなわち、本発明の実施の形態の変形例に従う構成は、位相ＰＩＤブロック７８をさらに設けた構成である。位相ＰＩＤブロック７８を設けて位相偏差をさらに加算処理することによりさらに精度の高いサーボ制御が可能である。
【００９４】
図８は、本発明の実施の形態の変形例に従うゲイン調整方式を説明するフロー図である。
【００９５】
図８を参照して、図６のフロー図と異なる点は、ステップＳ２０〜ステップＳ２７を新たに追加した点である。また、ステップＳ１７をステップＳ１７＃に置換した点が異なる。
【００９６】
具体的には、速度誤差の検出を開始（ステップＳ４）した後、ＦＧパルスの位相誤差を検出する（ステップＳ２０）。具体的には、パルス検出部２１５で検出したＦＧパルスを誤差検出部２０５に出力し、誤差検出部２０５において、目標速度信号に対するＦＧパルスの位相誤差の検出を実行する。
【００９７】
次に、位相誤差があるか否かを判断する（ステップＳ２１）。なお、位相誤差については目標値とのある程度の誤差余裕（マージン）を見て、誤差余裕を越える範囲の誤差が有る場合に位相誤差があると判断することも可能である。
【００９８】
そして、誤差検出部２０５は、ステップＳ２１において位相誤差があると判断される場合には、次に目標誤差範囲内であるか否かを判断する（ステップＳ２２）。
【００９９】
ステップＳ２２において目標誤差範囲内であると判断される場合（ステップＳ２２においてＹ）には、上述したのと同様にＰゲインを減少させる（ステップＳ２３）。すなわち、目標誤差範囲内であると判断された場合、誤差が小さいため誤差値を増幅させて信号変化量を大きくするＰゲインを増加させるよりもＰゲインを小さくして誤差値を減少させて信号変化量を小さくして目標速度に高速に追従するように調整する。
【０１００】
次に、調整した値が下限ゲインよりも小さいか否かを判定する（ステップＳ２４）。
そして、下限ゲインよりも小さいと判断される場合には、ゲイン調整部２２５は、下限ゲインに設定する（ステップＳ２５）。
【０１０１】
そして、当該設定されたゲインに基いて位相ＰＩＤ演算処理を実行する（ステップＳ２７）。
【０１０２】
ステップＳ２４において、下限ゲインよりも小さくないと判定された場合には、減少させたゲインに設定する（ステップＳ２６）。そして、当該ゲインに基いて位相ＰＩＤ演算処理を実行する（ステップＳ２７）。
【０１０３】
ステップＳ２２において、目標誤差範囲内で無い場合（ステップＳ２２においてＮ）には、Ｐゲインを増加する（ステップＳ２８）。
【０１０４】
すなわち、目標誤差範囲内でないと判断された場合、誤差が未だ過大であるため誤差値を増幅させて信号変化量を大きくするためにＰゲインを増加させる。
【０１０５】
そして、次に調整した値が上限ゲインよりも大きいか否かを判定する（ステップＳ２９）。
【０１０６】
そして、上限ゲインよりも大きいと判断される場合には、上限ゲインに設定する（ステップＳ３０）。
【０１０７】
そして、当該ゲインに基いて位相ＰＩＤ演算処理を実行する（ステップＳ２７）。
ステップＳ２９において、上限ゲインよりも大きくないと判定された場合には、増加させたゲインに設定する（ステップＳ３１）。そして、当該ゲインに基いて位相ＰＩＤ演算処理を実行する（ステップＳ２７）。
【０１０８】
そして、位相ＰＩＤ演算処理された結果と速度ＰＩＤ演算処理された結果とを加算処理する（ステップＳ１７＃）。なお、速度誤差が無い場合には前回時の速度ＰＩＤ演算処理した演算結果が用いられ、位相誤差が無い場合には、前回時の位相ＰＩＤ演算処理した演算結果が用いられるものとする。
【０１０９】
そして、ＰＩＤ演算処理部２１０の処理結果である加算結果に基いて信号出力部２２０からモータドライバ回路に対してコントロール信号が出力指示される（ステップＳ１８）。
【０１１０】
一方、ステップＳ２１において、位相誤差が無いと判定された場合には、ステップＳ１７＃に進む。この場合、位相誤差が無いため新たな演算結果は０として加算処理に進む。
【０１１１】
すなわち、他の加算処理結果に基いてモータドライバ回路に対してコントロール信号が出力指示される。
【０１１２】
そして、上述したようにモータの停止指示が入力されたか否かが判断され（ステップＳ１９）、モータの停止指示が入力されない場合には、ステップＳ４に進み、停止するまで上述のステップの処理を繰り返す。
【０１１３】
モータの停止指示が入力された場合、終了する（ステップＳ２０）。
したがって、本発明の実施の形態の変形例に従う構成においては、位相ＰＩＤブロック７８をさらに設けて、位相偏差をさらに加算処理することによりさらに精度の高いサーボ制御が可能である。
【０１１４】
また、位相ＰＩＤブロックについてもゲインを駆動中に適切な値にチューニングすることにより、最適なゲインチューニングを実行することにより高速な速度制御を実行することが可能である。
【０１１５】
なお、位相ＰＩＤブロックにおける比例項のＰゲインと速度ＰＩＤブロックにおける比例項のＰゲインの値は同一である必要は無く、それぞれの誤差特性に従って適切な値に設定されるものとする。また、図５においては、速度ＰＩＤブロックにおいて調整するＰゲインについて説明したが、位相ＰＩＤブロックにおいて調整するＰゲインを別に設けることも当然に可能である。
【０１１６】
また、本例においては、線形関数を用いてＰゲインを調整する方式について説明したが、線形関数に限られず、別の方式でＰゲインを調整することも可能である。例えば、必要回転数に対応するＰゲインについてのみ調整用のＰゲインを複数設けて、ゲインチューニングを実行することも可能である。また、必要回転数に対応する調整用の複数のＰゲインが格納された図示しないテーブルから参照して、ゲインチューニングを実行することも可能である。
【０１１７】
さらに、画像形成装置を制御するコントローラとしてコンピュータを機能させて、上述の制御を実行させるプログラムを提供することもできる。このようなプログラムは、コンピュータに付属するフレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disk-Read Only Memory）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードなどのコンピュータ読取り可能な記録媒体にて記録させて、プログラム製品として提供することもできる。あるいは、コンピュータに内蔵するハードディスクなどの記録媒体にて記録させて、プログラムを提供することもできる。また、ネットワークを介したダウンロードによって、プログラムを提供することもできる。
【０１１８】
なお、上記プログラムは、コンピュータのオペレーションシステム（ＯＳ）の一部として提供されるプログラムモジュールのうち、必要なモジュールを所定の配列で所定のタイミングで呼出して処理を実行させるものであってもよい。その場合、プログラム自体には上記モジュールが含まれずＯＳと協働して処理が実行される。このようなモジュールを含まないプログラムも、本発明にかかるプログラムに含まれ得る。
【０１１９】
また、上記プログラムは他のプログラムの一部に組込まれて提供されるものであってもよい。その場合にも、プログラム自体には上記他のプログラムに含まれるモジュールが含まれず、他のプログラムと協働して処理が実行される。このような他のプログラムに組込まれたプログラムも、本発明にかかるプログラムに含まれ得る。
【０１２０】
提供されるプログラム製品は、ハードディスクなどのプログラム格納部にインストールされて実行される。なお、プログラム製品は、プログラム自体と、プログラムが記録された記録媒体とを含む。
【０１２１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１２２】
【図１】本発明にかかる画像形成装置が適用される、本実施の形態にかかる複写機１のハードウェア構成の概略を示す模式的断面図である。
【図２】コントローラ１００内のＣＰＵ２００によりＤＣブラシレスモータの駆動が制御される構成を説明する図である。
【図３】本発明の実施の形態に従うサーボ機構のブロック線図を説明する図である。
【図４】モータブロック７４の内部のブロック線図である。
【図５】本発明の実施の形態に従う回転速度（回転数）に従って調整するゲインを説明する図である。
【図６】本発明の実施の形態に従うゲイン調整方式を説明するフロー図である。
【図７】本発明の実施の形態の変形例に従うサーボ機構のブロック線図を説明する図である。
【図８】本発明の実施の形態の変形例に従うゲイン調整方式を説明するフロー図である。
【図９】従来のＤＣブラシレスモータの構成を説明する図である。
【図１０】モータ制御基板内の構成を説明する図である。
【図１１】回転数に従ってゲインチューニングする場合を説明する図である。
【符号の説明】
【０１２３】
１  複写機、３  戴荷台、２  搬送部、４  排出台、１０  画像読取部、１１  原稿台ガラス、２０  用紙搬送部、２１，２１Ｙ，２１Ｍ，２１Ｃ，２１Ｋ  作像部、２５，２５Ｙ，２５Ｍ，２５Ｃ，２５Ｋ  転写ローラ、３０  画像形成部、３１  中間転写ベルト、３２，３３，３４，３５，３７，４２，４３  ローラ、３８  排紙トレイ、４０  用紙格納部、４１  給紙カセット、５０，１０２０  モータドライバ回路、５２  電流供給部、５４  ＰＷＭチョッパ部、６０  モータ部、６２  モータ、６４  ＦＧセンサ、７０  速度ＰＩＤブロック、７２  ローパスフィルタ、７４  モータブロック、７６  ＦＧブロック、７８  位相ＰＩＤブロック、１００  コントローラ、１０１  メモリ、２００  ＣＰＵ、２０５  誤差検出部、２１０  ＰＩＤ演算処理部、２１５  パルス検出部、２２０  信号出力部、２２５  ゲイン調整部、１０００  制御基板、１００５  コントロール回路、１０１０  モータ回路基板、１０１５  ＤＣＢＬモータ部。
【図１】
2009148082.tif 000003
【図２】
2009148082.tif 000004
【図３】
2009148082.tif 000005
【図４】
2009148082.tif 000006
【図５】
2009148082.tif 000007
【図６】
2009148082.tif 000008
【図７】
2009148082.tif 000009
【図８】
2009148082.tif 000010
【図９】
2009148082.tif 000011
【図１０】
2009148082.tif 000012
【図１１】
2009148082.tif 000013