(57)【要約】【課題】半導体チップの接着面の気泡の残留を抑制する半導体装置を提供する。【解決手段】半導体チップ３１と、半導体チップ３１の裏面に着けられた接着材３３と、面上に配設された上部配線１３を有し、上部配線１３を被い、接着材３３と接続し、接着材３３に対向した位置から接着材３３の側部の外側の位置に延在する溝２１が上面に配設されたソルダレジスト１７を有する配線基板１１とを備えている。【選択図】図１
2009246282.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの１面に着けられた接着材と、
面上に配設された配線を有し、前記配線を被い、前記接着材と接続し、前記接着材に対向
した位置から前記接着材の側部の外側の位置に延在する溝が上面に配設されたソルダレジ
ストを有する配線基板と、
を備えていることを特徴とする半導体装置。
【請求項２】
前記溝は、前記ソルダレジストの上面に、直交する格子状に形成されていることを特徴
とする請求項１に記載の半導体装置。
【請求項３】
前記溝は、前記配線の間隔と同様な間隔で配置されていることを特徴とする請求項１ま
たは２に記載の半導体装置。
【請求項４】
前記溝は、断面がＶ字状、Ｕ字状、コ字状、またはこれらの組み合わせ形状に形成され
ていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記溝は、前記溝の底面の位置が一定、または、前記溝の深さが一定であることを特徴
とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に接着される半導体チップを有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、大容量化、多機能化、省電力化、小型化等が求められ、同時に、高信頼
性、低価格等も要求されている。これらの特性は、半導体チップの特性の他に、半導体チ
ップの特性を十分引き出すことができる配線基板等を使用することにより達成可能となる
場合が少なくない。
【０００３】
低価格化を求めて、例えば、板状をなす配線基板は、最も外側の面である上面及び反対
側の底面に配線を形成することが一般的である。表面及び底面に配線を形成することは、
配線基板内に形成するより簡単であることが多い。また、小型化の要求に対しては、半導
体チップの大きさにできるだけ近付けた配線基板が使われる傾向にあり、隣接する配線の
間隔は狭く、複雑になりつつある。そして、複雑な配線を行うと配線領域として利用でき
ない領域（デッドスペース）の発生を避けることが難しくなる。
【０００４】
配線基板上に形成される複雑な配線の間に発生するデッドスペースは、配線を被うよう
に形成されるソルダレジストに凹部を発生させることになる。デッドスペースを少なくす
るために、例えば、ダミーパターンを形成し、導電パターン（配線）の厚みによるソルダ
レジストの凹部の形成を防止する方法が開示されている（例えば、特許文献１参照。）。
【０００５】
この開示されたダミーパターンは、回路素子（半導体チップ）の中央部の接着面下に比
較的広く分布する凹部に対して、空気の取り込みを防止する効果を有することになるが、
半導体チップの接着面の所々に分散して発生する比較的小さな凹部に対しては、対応し切
れないという問題を有している。つまり、小さな凹部が形成されて、そこに気泡等が局部
的に閉じ込められると、熱工程時に閉じ込められた気泡が体積膨張することによって、半
導体チップの密着性の悪化、半導体チップのクラック等の問題が発生することになるが、
開示されたダミーパターンは、この局部的な気泡の取り込みを抑制することが難しいとい
う問題を有している。
【特許文献１】特開２００６−４１０１９号公報（第６頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、半導体チップの接着面の気泡の残留を抑制する半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、半導体チップと、前記半導体チップの１面に着けられ
た接着材と、面上に配設された配線を有し、前記配線を被い、前記接着材と接続し、前記
接着材に対向した位置から前記接着材の側部の外側の位置に延在する溝が表面に配設され
たソルダレジストを有する配線基板とを備えていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、半導体チップの接着面の気泡の残留を抑制する半導体装置を提供する
ことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について、図面を参照しながら説明する。なお、図において、同
一の構成要素には同一の符号を付す。
【実施例】
【００１０】
本発明の実施例に係る半導体装置について、図１及び図２を参照して説明する。図１は
半導体装置の構成を模式的に示す図で、図１（ａ）は一部を切り欠いて内部を示す平面図
、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図２は半導体装置の部分的
な構成を模式的に示す図で、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線に
沿った断面図である。
【００１１】
図１に示すように、半導体装置１は、半導体チップ３１と、半導体チップ３１の１面で
ある裏面に着けられた接着材３３と、面上に配設された上部配線１３を有し、上部配線１
３を被い、接着材３３と接続し、接着材３３に対向した位置から接着材３３の側部の外側
の位置に延在する溝２１が表面に配設されたソルダレジスト１７を有する配線基板１１と
を備えている。なお、配線基板１１に対して半導体チップ３１がある方向を上、上側の面
を上面といい、反対の方向を下、下側の面を下面、裏面、底面という。
【００１２】
半導体装置１は、また、上部配線１３に接続された接続端子１４と、接続端子１４と半
導体チップ３１とを接続する金属細線４１と、ソルダレジスト１７、半導体チップ３１、
及び金属細線４１等を被う封止樹脂４３と、封止樹脂４３とは反対側の配線基板１１のラ
ンド１５と、ランド１５に接続されたバンプ電極４７と、ランド１５等を被うソルダレジ
スト１８とを備えている。
【００１３】
配線基板１１は、半導体チップ３１を載置する上面と、対向する下面を有する板状をな
した絶縁性基板、例えば、エポキシ樹脂、ポリイミド樹脂、ガラス・エポキシ材、または
、セラミクス等である。なお、配線基板１１は、多層構造をなして、内部に配線が設置さ
れることは可能である。
【００１４】
図２に示すように、配線基板１１の上面は、導電体、例えば、Ｃｕ（銅）またはＣｕを
主成分とする上部配線１３が配置されている。上部配線１３の一部は、半導体チップ３１
の下側、すなわち、半導体チップ３１の裏面と配線基板１１の上面との間に配置され、上
部配線１３の一部は、半導体チップ３１が載置される位置（２点鎖線で示した半導体チッ
プ境界線３１ａ）の外側に引き出されている。
【００１５】
外側に引き出された上部配線１３の一部は、金属細線４１と接続するために、ソルダレ
ジスト１７が開口されて接続端子１４が形成されている。上部配線１３の一部は、配線基
板１１を上下方向に貫通したスルーホール４５を介して、ランド１５と接続されている。
なお、スルーホール４５とランド１５との間に、下部配線（図示略）を配設することは可
能である。
【００１６】
ソルダレジスト１７、１８は、絶縁性の樹脂であり、熱硬化性を有している。ソルダレ
ジスト１７、１８は、上部配線１３及びランド１５を電気的に保護するために、それぞれ
、これらの配線の上面及び下面から外側、すなわち、上方または下方に、例えば、約２０
μｍの膜厚を有するように形成されている。ソルダレジスト１７は、接続端子１４の部分
が開口され、また、ソルダレジスト１８は、ランド１５に開口部を有している。ソルダレ
ジスト１７、１８の側面は、例えば、配線基板１１の側面とほぼ面一に形成されている。
【００１７】
ソルダレジスト１７は、例えば、室温の粘性の小さい状態で、配線基板１１の表面に塗
布され、その後、加熱によって硬化される。上部配線１３の上方のソルダレジスト１７の
表面は、上部配線１３の間の隙間の上方のソルダレジスト１７の表面の位置より高くなる
。つまり、ソルダレジスト１７は、上部配線１３の隙間の上方、且つ半導体チップ境界線
３１ａの内側に、凹部２３ａ、２３ｂが形成される。
【００１８】
凹部２３ｂは、半導体チップ境界線３１ａに面しているもの、一方、凹部２３ａは、半
導体チップ境界線３１ａより内部に入り込んで存在するものを示す。凹部２３ａは、上部
配線１３の隙間の形状が同じなら、一定範囲内で、隙間の面積が大きいほど深くなる傾向
を有している。凹部２３ａ、２３ｂは、例えば、上部配線１３の間にスルーホール４５が
挟まれている場所等に形成される。
【００１９】
ソルダレジスト１７の表面の溝２１は、例えば、矩形を画くように縦横に格子状に形成
されている。溝２１の端部は、ソルダレジスト１７の側面に達しているが、溝２１は、半
導体チップ境界線３１ａより内側、すなわち、半導体チップ３１の下部に当たる位置の凹
部２３ａに一端を有し、半導体チップ境界線３１ａより外側に他端を有するように延在し
ていればよい。隣接する溝２１同士の間隔（ピッチ）は、上部配線１３の間隔と同程度で
あることが目安であるが、縦横に形成されるので、上部配線１３のパターンに合わせて、
適宜、変更することが可能である。隣接する溝２１のピッチは、必ずしも等しくする必要
はない。
【００２０】
また、溝２１の形状は、底に丸みを有するＶ字状であるが、その他、Ｕ字状、上部に開
口を有するコ字状、またはこれらの組み合わせからなる形状等が可能である。溝２１の幅
は、例えば、約５μｍ、溝２１の底面の位置は、配線基板１１の表面からほぼ同じ高さに
あるように形成されている。つまり、溝２１の深さは、例えば、ソルダレジスト１７の表
面の位置が高いところで約５μｍであり、凹部２３ａ、２３ｂでは、溝２１の深さは、例
えば、約５μｍより小さい。約５μｍより深い凹部２３ａ、２３ｂとなる場合、溝２１が
刻まれる程度に、溝２１の深さを調整することが可能である。また、接着材３３の厚さ及
び接着時の粘度等により、溝２１の深さを調整することが好ましい。なお、凹部２３ａ、
２３ｂの深いところで溝２１が消失していても、凹部２３ａ、２３ｂに通ずる溝２１は形
成されるので、残留する気泡を少なくすることは可能である。
【００２１】
溝２１は、例えば、ソルダレジスト１７が、硬化する前に、所望の溝２１となるように
形成した型（金型、プラスチック金型等、図示略）を使用して、ソルダレジスト１７の表
面に刻みを入れて、その後、硬化させることにより形成することが可能である。型を使用
することによって、溝２１の底面の位置をほぼ一定とすることが可能である。溝２１の底
面は、同形の型で押して形成しようとしても、溝の近傍に発生する応力等の違いにより、
型を取り除いたときに押し戻される量が異なり、必ずしも同一平面に形成されるとは限ら
ない。
【００２２】
また、例えば、感光性のソルダレジスト１７を使用することは可能で、フォトリソグラ
フィ法のマスクパターンを転写する方法によって、所望の溝２１を形成することができる
。フォトリソグラフィ法では、深い凹部２３ａ、２３ｂの上面にも、ほぼ同じ深さの溝２
１を形成することが可能である。
【００２３】
半導体チップ３１は、裏面、すなわち接着面に着けられた、例えば、熱硬化性のフィル
ム状の接着材３３を介して、ソルダレジスト１７の上面の所定の位置に固着されている。
接着材３３の厚さは、例えば、約１０μｍ、接着材３３の側面は、半導体チップ３１の側
面とほぼ面一乃至側面より少し外側に張り出すように形成されている。
【００２４】
接続端子１４と半導体チップ３１とは、例えば、Ａｕ（金）またはＡｕを主成分とする
金属細線４１によって接続されている。
【００２５】
封止樹脂４３は、ソルダレジスト１７の上面、接着材３３の側面、半導体チップ３１の
側面及び上面、金属細線４１を被い、外形がほぼ直方体状に形成されている。封止樹脂４
３は、モールド成形により形成することができ、配線基板１１の側面とほぼ面一の側面を
有している。
【００２６】
配線基板１１の下面は、下部配線と接続されたランド１５に、例えば、半田からなるバ
ンプ電極４７が形成されている。ソルダレジスト１８は、ランド１５及びランド１５とバ
ンプ電極４７との接続部近傍を被うように形成されている。
【００２７】
上述の構成を有する半導体装置１は、半導体チップ３１の裏面の接着材３３とソルダレ
ジスト１７との間に一時的に残される気泡を、次に述べるように、最終的に低減すること
が可能となる。
【００２８】
半導体装置１は、ソルダレジスト１７、１８が形成された配線基板１１に、接着材３３
が接着された半導体チップ３１の裏面を接着する方法で作製される。ソルダレジスト１７
の表面は、上部配線１３の隙間に凹部２３ａ、２３ｂが存在し、一方の半導体チップ３１
に接着された接着材３３は、ほぼ平面をなしている。
【００２９】
配線基板１１と半導体チップ３１とがほぼ平行になるように並置されて、両者は平行関
係を維持するように接触し、押圧されて、接着材３３の一部は変形し、仮接着される。こ
の押圧により、凹部２３ｂに存在した空気は、半導体チップ境界線３１ａから外側に、ソ
ルダレジスト１７及び接着材３３の表面に沿って、一部は溝２１を通って、比較的簡単に
排出される。
【００３０】
一方、凹部２３ａ等に存在した空気は、当初、一部はソルダレジスト１７の表面と接着
材３３の表面との隙間を通って排出される。しかし、次第に両表面間の間隔が狭められる
ので、閉じられた凹部２３ａに残された気泡は、溝２１を通って、半導体チップ境界線３
１ａから外側に排出される。溝２１の一部が閉じられても、溝２１はネット状に形成され
ているので、単独に形成された溝よりも通路を見出す可能性は高い。
【００３１】
半導体装置１は、また、封止樹脂４３のモールド成形時に、比較的大きな圧力を受ける
。このとき、残された空気の一部が溝２１を通って排出され、溝２１の一部が更に閉じら
れることになる。そして、半導体チップ境界線３１ａから外側にあった溝２１は、封止樹
脂４３によって、封止される。
【００３２】
上述したように、半導体装置１は、ソルダレジスト１７の上面に溝２１を形成すること
により、上部配線１３の隙間にできる凹部２３ａから、接着材３３との接着面の外側に空
気を排出することができ、残留する気泡を抑制可能となる。
【００３３】
その結果、リフロー半田付け等の熱工程時において、半導体装置１は、閉じ込められた
空気の体積膨張及び水分の気化が起こることによって発生する、局部的な半導体チップ３
１の密着性の悪化、半導体チップ３１のクラック、半導体チップ３１上に形成された素子
特性の変化等を低減することが可能となる。半導体装置１の信頼性が向上することになる
。
【００３４】
また、上部配線１３に影響されることなく、ソルダレジスト１７の上面に溝２１が形成
できるので、複雑な上部配線１３を比較的容易に設計可能となる。
【００３５】
また、溝２１が形成されたソルダレジスト１７と接着材３３とは、一部が接着されてか
らも、閉じ込められた空気を抜くことが可能なので、接着材３３のソルダレジスト１７側
の面の平坦性は幾分緩和でき、材料コストの削減が可能となる。
【００３６】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲
内で、種々、変形して実施することができる。
【００３７】
例えば、実施例では、ソルダレジストの上面の溝は、矩形を画くように縦横に格子状に
形成されている例を示したが、交わることのない直線または曲線の溝とすることは可能で
ある。また、網状に交差した曲線からなる溝とすることは可能である。
【００３８】
また、実施例では、半導体チップは、その対向する２辺から、金属細線を介して、配線
の接続端子に接続される例を示したが、半導体チップの４辺から、金属細線を介して、そ
れぞれの辺に対向する位置に形成された配線の接続端子に接続されることは可能である。
【００３９】
また、実施例では、１つの半導体チップがソルダレジストの上面に固着される例を示し
たが、複数の半導体チップが積層された状態で、複数の半導体チップが並列された状態で
、または、複数の半導体チップが積層と並列を組み合わせた状態で、ソルダレジストの上
面に固着されることは可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例に係る半導体装置の構成を模式的に示す図で、図１（ａ）は一部を切り欠いて内部を示す平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図。
【図２】本発明の実施例に係る半導体装置の部分的な構成を模式的に示す図で、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線に沿った断面図。
【符号の説明】
【００４１】
１  半導体装置
１１  配線基板
１３  上部配線
１４  接続端子
１５  ランド
１７、１８  ソルダレジスト
２１  溝
２３ａ、２３ｂ  凹部
３１  半導体チップ
３１ａ  半導体チップ境界線
３３  接着材
４１  金属細線
４３  封止樹脂
４５  スルーホール
４７  バンプ電極
【図１】
2009246282.tif 000003
【図２】
2009246282.tif 000004