(57)【要約】【課題】従来の半導体装置では、パワー用半導体素子としての縦型ＰＮＰトランジスタが飽和領域で用いられることで、基板へのリーク電流が発生するという問題があった。【解決手段】本発明の半導体装置では、コレクタ領域としてのＰ型の拡散層２２、２３が、ベース領域としてのＮ型の拡散層２４の周囲に形成される。そして、Ｐ型の拡散層２３は、Ｐ型の拡散層２２よりも不純物濃度が低く、その拡散幅が狭く形成される。この構造により、縦型ＰＮＰトランジスタがオン動作した際に、Ｐ型の拡散層２３が形成された領域が、主に、寄生電流の経路となる。そして、基板１４、Ｎ型の埋込層１６、Ｐ型の埋込層１８から成る寄生トランジスタのオン動作を抑止し、基板１４へのリーク電流が防止される。【選択図】  図２
2009194301.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一導電型のベース拡散層と、前記ベース拡散層と重畳して形成される一導電型のベース導出拡散層と、前記ベース拡散層と重畳して形成される逆導電型のエミッタ拡散層と、前記ベース拡散層の周囲に形成される逆導電型のコレクタ拡散層とが形成される半導体層を有する半導体装置において、
前記コレクタ拡散層は、逆導電型の第１の拡散層と、前記第１の拡散層よりも不純物濃度が濃く形成される逆導電型の第２の拡散層とを有し、
前記第１の拡散層は、前記エミッタ拡散層を介さず前記ベース導出拡散層と対向する領域を有することを特徴とする半導体装置。
【請求項２】
前記第２の拡散層は、前記第１の拡散層よりも拡散幅が広く形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の拡散層と前記ベース導出拡散層との間には、前記エミッタ拡散層が配置されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体層上には絶縁層が形成され、
前記第２の拡散層上の絶縁層にのみコレクタ電極と接続するためのコンタクトホールが形成されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
前記ベース拡散層、前記ベース導出拡散層及び前記エミッタ拡散層は、それぞれ前記第２の拡散層に対して対称に配置され、
前記ベース導出拡散層は、前記第２の拡散層に対し前記エミッタ拡散層よりも離れた領域に配置されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項６】
前記半導体層には、前記コレクタ拡散層の周囲に形成される一導電型の拡散層と、前記一導電型の拡散層と連結する一導電型の埋込拡散層と、前記コレクタ拡散層と連結する逆導電型の埋込拡散層とが形成され、
前記一導電型の拡散層には前記コレクタ拡散層よりも高い電位が印加され、且つ、前記一導電型の埋込拡散層と前記逆導電型の埋込拡散層とは重畳して形成されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項７】
少なくとも一導電型のベース拡散層と、前記ベース拡散層と重畳して形成される一導電型のベース導出拡散層と、前記ベース拡散層と重畳して形成される逆導電型のエミッタ拡散層と、前記ベース拡散層の周囲に形成される逆導電型のコレクタ拡散層とが形成される半導体層を有する半導体装置において、
前記コレクタ拡散層は、逆導電型の第１の拡散層と、前記第１の拡散層よりも拡散幅が広く形成される逆導電型の第２の拡散層とを有し、
前記第１の拡散層は、前記エミッタ拡散層を介さず前記ベース導出拡散層と対向する領域を有することを特徴とする半導体装置。
【請求項８】
前記第２の拡散層と前記ベース導出拡散層との間には、前記エミッタ拡散層が配置されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体層上には絶縁層が形成され、
前記第２の拡散層上の絶縁層にのみコレクタ電極と接続するためのコンタクトホールが形成されることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記ベース拡散層、前記ベース導出拡散層及び前記エミッタ拡散層は、それぞれ前記第２の拡散層に対して対称に配置され、
前記ベース導出拡散層は、前記第２の拡散層に対し前記エミッタ拡散層よりも離れた領域に配置されることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記半導体層には、前記コレクタ拡散層の周囲に形成される一導電型の拡散層と、前記一導電型の拡散層と連結する一導電型の埋込拡散層と、前記コレクタ拡散層と連結する逆導電型の埋込拡散層とが形成され、
前記一導電型の拡散層には前記コレクタ拡散層よりも高い電位が印加され、且つ、前記一導電型の埋込拡散層と前記逆導電型の埋込拡散層とは重畳して形成されることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー用半導体素子として用いられる縦型ＰＮＰトランジスタの基板へのリーク電流を低減する半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置の一実施例として、下記の縦型ＰＮＰトランジスタが知られている。そして、図８は、従来の縦型ＰＮＰトランジスタを説明するための断面図である。
【０００３】
図８に示す如く、Ｐ型のシリコン基板１１１上には、Ｎ型のエピタキシャル層１１２が形成される。シリコン基板１１１とエピタキシャル層１１２には、Ｎ型の埋込拡散層（以下、埋込層と呼ぶ。）１１３とＰ型の埋込層１１４とが重畳して形成される。そして、エピタキシャル層１１２には、コレクタ領域としてのＰ型の拡散層１１５、１１６及びベース領域としてのＮ型の拡散層１１７が形成される。Ｐ型の拡散層１１５、１１６は、Ｐ型の埋込層１１４と連結する。そして、Ｎ型の拡散層１１７には、エミッタ領域としてのＰ型の拡散層１１８及びベース導出領域としてのＮ型の拡散層１１９が形成される。
【０００４】
そして、エピタキシャル層１１２上には、酸化膜１２０が形成される。コンタクトホール１２１、１２２、１２３、１２４、１２５が、酸化膜１２０に形成される。コンタクトホール１２１〜１２５を介して、電極１２６、コレクタ電極１２７、１２８、エミッタ電極１２９及びベース電極１３０が形成される（例えば、特許文献１参照。）。
【特許文献１】特開２００４−２０７７０２号公報（第６−７頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図８に示す縦型ＰＮＰトランジスタを飽和領域にて使用する場合に発生する問題を説明する。例えば、エミッタ電極１２９に電源電圧（１３．０Ｖ）が印加され、コレクタ電極１２７、１２８に電源電圧とほぼ同等な電圧（電源電圧との電位差が０．３Ｖ以下の電圧（１２．９Ｖ））が印加され、ベース電極１３０には所望な電圧が印加される。尚、Ｐ型の拡散層１１５、１１６の外側に位置するエピタキシャル層１１２と接続する電極１２６には、電源電圧（１３．０Ｖ）が印加される。
【０００６】
先ず、ベース電極１３０に１２．３Ｖを印加し、エミッタ−ベース領域間が順方向電圧となることで、縦型ＰＮＰトランジスタがオン動作する。そして、ベース電極１３０に印加される電圧（１２．１Ｖ）を下げ、ベース電流を増大させると、Ｎ型の埋込層１１３、Ｐ型の埋込層１１４及びＮ型の拡散層１１７から成る寄生ＮＰＮトランジスタＴｒ１１（以下、寄生Ｔｒ１１と呼ぶ。）がオン動作する。このとき、ベース領域としてのＰ型の埋込層１１４には１２．９Ｖが印加され、エミッタ領域としてのＮ型の拡散層１１７には１２．１Ｖが印加され、コレクタ領域としてのＮ型の埋込層１１３には１３．０Ｖが印加される。
【０００７】
一方、Ｎ型の拡散層１３１、１３２（Ｐ型の拡散層１１５の外側に位置するエピタキシャル層１１２を含む）、Ｐ型の拡散層１１５及びＮ型の拡散層１１７から成る寄生ＮＰＮトランジスタＴｒ１２（以下、寄生Ｔｒ１２と呼ぶ。）にも、実質、寄生Ｔｒ１１と同等な電圧が印加される。しかしながら、寄生Ｔｒ１２では、トランジスタ動作を阻害する２つの要因が存在する。第１の要因は以下の通りである。Ｎ型の拡散層１１９の周囲にＰ型の拡散層１１８が配置されることで、寄生Ｔｒ１２のエミッタ領域での寄生抵抗が高くなる。そして、エミッタ領域とベース領域とのＰＮ接合領域に印加される電圧が低下することである。第２の要因は以下の通りである。Ｐ型の拡散層１１５は、縦型ＰＮＰトランジスタのコレクタ領域として用いられるため、その不純物濃度は高くなる。そして、寄生Ｔｒ１２のエミッタ領域としてのＮ型の拡散層１１７から注入された電子は、ベース領域としてのＰ型の拡散層１１５内の正孔と再結合する確立が高いことである。こうした要因により、寄生Ｔｒ１１が、寄生Ｔｒ１２よりも優先的にオン動作する。
【０００８】
次に、寄生Ｔｒ１１がオン動作することで、Ｎ型の埋込層１１３では電位降下（１３．０Ｖから１１．５Ｖへと電位降下）が起こる。そして、Ｐ型の半導体基板１１１、Ｎ型の埋込層１１３及びＰ型の埋込層１１４から成る寄生ＰＮＰトランジスタＴｒ１３（以下、寄生Ｔｒ１３と呼ぶ。）がオン動作する。このとき、ベース領域としてのＮ型の埋込層１１３には１１．５Ｖが印加され、エミッタ領域としてのＰ型の埋込層１１４には１２．９Ｖが印加され、コレクタ領域としてのＰ型の半導体基板１１１には０Ｖが印加される。その結果、寄生Ｔｒ１３は、オン動作し続ける。
【０００９】
つまり、縦型ＰＮＰトランジスタを飽和領域にて使用することで、電源ラインからグランドラインへと電流がリークし、グランド電位に設定された半導体基板１１１の電位が変動してしまう。そして、同一の半導体基板１１１に形成された周辺回路のラッチアップによる誤動作を招く恐れがある。その結果、高出力用回路では、図８に示す構造の縦型ＰＮＰトランジスタは、上記リーク電流により使用し難いという問題がある。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、上述した各事情に鑑みて成されたものであり、少なくとも一導電型のベース拡散層と、前記ベース拡散層と重畳して形成される一導電型のベース導出拡散層と、前記ベース拡散層と重畳して形成される逆導電型のエミッタ拡散層と、前記ベース拡散層の周囲に形成される逆導電型のコレクタ拡散層とが形成される半導体層を有する半導体装置において、前記コレクタ拡散層は、逆導電型の第１の拡散層と、前記第１の拡散層よりも不純物濃度が濃く形成される逆導電型の第２の拡散層とを有し、前記第１の拡散層は、前記エミッタ拡散層を介さず前記ベース導出拡散層と対向する領域を有することを特徴とする。従って、本発明では、コレクタ拡散層が、不純物濃度及び拡散幅の異なる２つの拡散層から構成されることで、半導体層表面近傍で寄生トランジスタをオン動作させ、基板へのリーク電流が防止される。
【発明の効果】
【００１１】
本発明では、コレクタ拡散層が、ベース拡散層の周囲に形成され、コレクタ拡散層は、不純物濃度及び拡散幅の異なる２つの拡散層から構成される。この構造により、寄生電流が半導体層表面近傍を流れ、基板を含む寄生トランジスタのオン動作を防止し、基板へのリーク電流が防止される。
【００１２】
また、本発明では、縦型ＰＮＰトランジスタのコレクタ領域として用いる拡散層が、エミッタ領域として用いる拡散層の近傍に配置されることで、寄生抵抗が低減され、縦型ＰＮＰトランジスタの電流能力が向上される。
【００１３】
また、本発明では、縦型ＰＮＰトランジスタのコレクタ領域として用いる拡散層上にのみコンタクトホールが配置される。この構造により、縦型ＰＮＰトランジスタの寄生抵抗を低減させつつ、半導体層表面近傍に寄生電流を発生させる。
【００１４】
また、本発明では、縦型ＰＮＰトランジスタのコレクタ領域として用いる拡散層において、ベース導出領域としての拡散層の周囲に寄生トランジスタとして用いる拡散層がコの字形状に配置される。この構造により、寄生電流が、優先的に半導体層表面近傍を流れ、基板へのリーク電流が防止される。
【００１５】
また、本発明では、電源電圧が印加されたＮ型の拡散層により、Ｐ型の半導体基板とコレクタ拡散層とを分離することで、基板へのリーク電流が防止される。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の一実施の形態である半導体装置について、図１〜図４を参照し、詳細に説明する。図１は、本実施の形態における縦型ＰＮＰトランジスタを説明するための平面図である。図２（Ａ）は、本実施の形態における縦型ＰＮＰトランジスタを説明するための図であり、図１に示すＡ−Ａ線方向の断面図である。図２（Ｂ）は、本実施の形態における縦型ＰＮＰトランジスタを説明するための図であり、図１に示すＢ−Ｂ線方向の断面図である。図３（Ａ）は、本実施の形態における縦型ＰＮＰトランジスタが用いられる回路を説明するための回路図である。図３（Ｂ）は、本実施の形態における縦型ＰＮＰトランジスタ内の寄生トランジスタ動作を説明するための断面図である。図４は、本実施の形態における縦型ＰＮＰトランジスタでの基板へのリーク電流を説明するための図である。
【００１７】
図１に示す如く、実線１は、分離領域の端部を示し、実線１により囲まれた領域が縦型ＰＮＰトランジスタの形成領域となる。点線２、３により囲まれる領域は、分離領域とコレクタ領域との間のエピタキシャル層に形成されるＮ型の拡散層を示す。実線４により囲まれる領域及び実線４、一点鎖線５、６により囲まれる領域は、コレクタ領域としてのＰ型の拡散層を示す。二点鎖線７により囲まれる領域は、ベース領域としてのＮ型の拡散層を示す。実線８により囲まれる領域は、エミッタ領域としてのＰ型の拡散層を示す。そして、実線９により囲まれる領域は、ベース導出領域としてのＮ型の拡散層を示す。
【００１８】
図示したように、コレクタ領域としてのＰ型の拡散層は、ベース領域としてのＮ型の拡散層（二点鎖線７により囲まれる領域）を囲むように配置される。そして、コレクタ領域では、Ｐ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）の拡散幅Ｗ１、Ｗ２、Ｗ３が、Ｐ型の拡散層（実線４により囲まれる領域）の拡散幅Ｗ４よりも狭くなる。更に、Ｐ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）が、Ｎ型の拡散層（二点鎖線７により囲まれる領域）の３辺１０、１１、１２に対応して配置され、Ｐ型の拡散層（実線４により囲まれる領域）が、Ｎ型の拡散層（二点鎖線７により囲まれる領域）の１辺１３に対応して配置される。そして、エミッタ領域としてのＰ型の拡散層（実線８により囲まれる領域）は、上記１辺１３を介してＰ型の拡散層（実線４により囲まれる領域）と対峙するように配置される。この構造により、ベース導出領域としてのＮ型の拡散層（実線９により囲まれる領域）とＰ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）とが、上記３辺１０〜１２を介して対峙する領域が増大される。詳細は後述するが、縦型ＰＮＰトランジスタがオン動作することで、寄生ＮＰＮトランジスタＴｒ１（以下、寄生Ｔｒ１と呼ぶ。）（図３（Ｂ）参照）がオン動作する。そして、エピタキシャル層１５（図２（Ａ）参照）表面近傍に位置するＰ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）が、主に、寄生Ｔｒ１の電流経路となる。
【００１９】
次に、長方形内に×印が記載された領域は、コンタクトホールの形成領域を示す。そして、コレクタ領域では、Ｐ型の拡散層（実線４により囲まれる領域）上にはコンタクトホールは配置されるが、Ｐ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）上にはコンタクトホールは配置されない。この構造により、上記Ｐ型の拡散層の拡散幅Ｗ４は、上記Ｐ型の拡散層の拡散幅Ｗ１〜Ｗ３よりも広くなる。詳細は後述するが、上記Ｐ型の拡散層の拡散幅Ｗ１〜Ｗ３が狭められることで、Ｐ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）は、寄生Ｔｒ１（図３（Ｂ）参照）の電流経路となる。
【００２０】
その一方で、Ｐ型の拡散層（実線４により囲まれる領域）は、高不純物濃度であり、拡散幅が広い拡散層となることで、主に、縦型ＰＮＰトランジスタのコレクタ領域として機能する。そして、縦型ＰＮＰトランジスタのコレクタ領域では、コンタクト抵抗の低減、寄生抵抗の低減が実現される。更に、上方にコンタクトホールが配置されるＰ型の拡散層（実線４により囲まれる領域）が、エミッタ領域としてのＰ型の拡散層（実線８により囲まれる領域）の近傍に配置される。この構造により、縦型ＰＮＰトランジスタの電流経路が短くなり、縦型ＰＮＰトランジスタの寄生抵抗が低減され、電流能力が向上される。
【００２１】
図２（Ａ）では、図１に示すＡ−Ａ線方向の断面図を示し、縦型ＰＮＰトランジスタは、主に、Ｐ型の単結晶シリコン基板１４と、Ｎ型のエピタキシャル層１５と、Ｎ型の埋込拡散層（以下、埋込層と呼ぶ。）１６と、Ｐ型の埋込層１７と、コレクタ領域として用いられるＰ型の埋込層１８、１９と、ベース領域として用いられるＮ型の埋込層２０と、Ｎ型の埋込層２１と、コレクタ領域として用いられるＰ型の拡散層２２、２３と、ベース領域として用いられるＮ型の拡散層２４、２５と、エミッタ領域として用いられるＰ型の拡散層２６と、Ｎ型の拡散層２７から構成される。
【００２２】
Ｎ型のエピタキシャル層１５は、Ｐ型の単結晶シリコン基板１４上に形成される。尚、基板１４の比抵抗値は、４０〜６０Ω・ｃｍ程度であり、Ｐ型不純物濃度としては、３．０×１０１４程度のものが使用される。
【００２３】
Ｎ型の埋込層１６は、基板１４とエピタキシャル層１５とに渡り形成される。Ｎ型の埋込層１６は、Ｐ型の埋込層１８よりも基板１４の深部まで形成される。そして、Ｎ型の埋込層１６は、基板１４とＰ型の埋込層１８のそれぞれとＰＮ接合領域を形成し、基板１４とＰ型の埋込層１８とをＰＮ接合分離する。
【００２４】
Ｐ型の埋込層１７が、チップ全面に形成され、例えば、基板１４表面から１５〜２０μｍ程度の深さまで形成される。Ｐ型の埋込層１７は、Ｐ型不純物、例えば、ホウ素（Ｂ）を導入量１．０×１０１２〜１．０×１０１４／ｃｍ２でイオン注入し、形成される。そのため、Ｐ型の埋込層１７は、低不純物濃度の拡散領域であり、Ｎ型の拡散領域と重畳する領域では、その重畳領域はＮ型領域となる。そして、基板１４にＰ型の埋込層１７を形成することでグランド抵抗の増大を防ぎ、ラッチアップ等の問題を解決する。Ｐ型の埋込層１７の不純物濃度は、所望のグランド抵抗となるように、種々の設計変更が可能である。
【００２５】
Ｐ型の埋込層１８は、基板１４とエピタキシャル層１５に渡り形成される。そして、Ｐ型の埋込層１８が、基板１４及びエピタキシャル層１５に形成され、コレクタ抵抗が低減される。
【００２６】
Ｐ型の埋込層１９は、エピタキシャル層１５に形成される。Ｐ型の埋込層１９は、Ｐ型の埋込層１８の端部近傍に一環状に形成され、Ｐ型の埋込層１８と重畳して形成される。
【００２７】
Ｎ型の埋込層２０は、少なくともＰ型の埋込層１８の上面からエピタキシャル層１５表面側へと這い上がる。一方、Ｎ型の埋込層２１は、Ｎ型の埋込層１６の端部に一環状に形成される。そして、Ｎ型の埋込層２０の周囲には、Ｐ型の埋込層１９が配置され、Ｎ型の埋込層２０とＰ型の埋込層１９とは一部領域が重畳する。また、Ｎ型の埋込層２１は、Ｐ型の埋込層１８、１９の周囲に配置される。
【００２８】
この構造により、Ｎ型の埋込層２０の形成領域では、Ｐ型の埋込層１８の這い上がり幅を１．５〜３．５μｍ程度抑制し、所望のベース領域幅を確保した縦型ＰＮＰトランジスタが形成される。所望のベース領域幅を確保することで縦型ＰＮＰトランジスタの耐圧特性を維持しつつ、エピタキシャル層１５の膜厚を薄くすることも可能である。そして、デバイスサイズ（厚み方向サイズ）の縮小が実現される。
【００２９】
Ｐ型の拡散層２２、２３は、例えば、イオン注入法により、エピタキシャル層１５に形成される。Ｐ型の拡散層２２、２３は、Ｐ型の埋込層１９と連結する。図示したように、Ｐ型の拡散層２２の拡散幅は、Ｐ型の拡散層２３の拡散幅よりも広く、Ｐ型の拡散層２２の不純物濃度は、Ｐ型の拡散層２３の不純物濃度よりも高くなる。具体的には、Ｐ型の拡散層２２の表面近傍では、その拡散幅Ｗ４（図１参照）が１４μｍ程度であり、その不純物濃度が５．０×１０１８〜２．０×１０２０／ｃｍ３程度である。また、Ｐ型の拡散層２３の表面近傍では、その拡散幅Ｗ２（図１参照）が７μｍ程度であり、その不純物濃度が５．０×１０１７〜１．０×１０１９／ｃｍ３程度である。尚、Ｐ型の拡散層２２は、図１の実線４により囲まれる領域に対応し、Ｐ型の拡散層２３は、図１の実線４、一点鎖線５、６により囲まれる領域に対応する。
【００３０】
Ｎ型の拡散層２４、２５は、エピタキシャル層１５に形成される。Ｎ型の拡散層２５は、ベース導出領域として用いられる。Ｎ型の拡散層２５を形成することで、コンタクト抵抗が低減される。尚、Ｎ型の拡散層２４は、図１の二点鎖線７により囲まれる領域に対応し、Ｎ型の拡散層２５は、図１の実線９により囲まれる領域に対応する。
【００３１】
Ｐ型の拡散層２６は、Ｎ型の拡散層２４に形成される。尚、Ｐ型の拡散層２６は、図１の実線８により囲まれる領域に対応する。
【００３２】
Ｎ型の拡散層２７は、エピタキシャル層１５に形成される。Ｎ型の拡散層２７は、Ｐ型の拡散層２２、２３を取り囲むように一環状に形成される。Ｎ型の拡散層２７とＮ型の埋込層２１とは連結する。つまり、Ｎ型の拡散層２７が、コレクタ領域であるＰ型の拡散層２２、２３の外周に配置されることで、エピタキシャル層１５表面が反転し、コレクタ電流が分離領域を介して基板１４へと流れることを防止する。尚、Ｎ型の拡散層２７は、図１の点線２、３により囲まれる領域に対応する。
【００３３】
絶縁層２８が、エピタキシャル層１５上に形成される。そして、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層２８にコンタクトホール２９〜３３が形成される。
【００３４】
コンタクトホール２９〜３３には、アルミ合金、例えば、Ａｌ−Ｓｉ膜が選択的に形成され、電極３４、３８、コレクタ電極３５、エミッタ電極３６及びベース電極３７が形成される。
【００３５】
図２（Ｂ）では、図１に示すＢ−Ｂ線方向の断面図を示し、図２（Ａ）を用いて説明した縦型ＰＮＰトランジスタの構成要素には同一の符番を付し、その説明を割愛する。そして、図２（Ｂ）に示す断面構造では、ベース領域としてのＮ型の拡散層２４とコレクタ領域としてのＰ型の拡散層２３との間にエミッタ領域としてのＰ型の拡散層２６（図２（Ａ）参照）が配置されない領域を有する構造が、図２（Ａ）に示す断面構造と異なる。
【００３６】
縦型ＰＮＰトランジスタでは、Ｐ型の拡散層２３とＮ型の拡散層２４との間に、エミッタ領域としてのＰ型の拡散層２６（図２（Ａ）参照）が配置されない領域を有する。詳細は後述するが、この領域において、縦型ＰＮＰトランジスタがオン動作する際に、Ｎ型の拡散層２７（Ｐ型の拡散層２３の外側に位置するＮ型のエピタキシャル層１５を含む）、Ｐ型の拡散層２３及びＮ型の拡散層２４、２５（Ｐ型の拡散層２３の内側に位置するＮ型のエピタキシャル層１５を含む）により成る寄生Ｔｒ１（図３（Ｂ）参照）を積極的にオン動作させることで、基板１４へのリーク電流を防止できる。
【００３７】
尚、絶縁層２８には、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、コンタクトホール３９、４０が形成される。そして、コンタクトホール３９、４０には、アルミ合金、例えば、Ａｌ−Ｓｉ膜が選択的に形成され、Ｎ型の拡散層２７と接続する電極４１、４２が形成される。
【００３８】
図３（Ａ）に示す如く、図１及び図２を用いて説明した縦型ＰＮＰトランジスタが、飽和領域で用いられる回路について説明する。尚、図３（Ｂ）を、適宜、参照し、縦型ＰＮＰトランジスタ及び縦型ＰＮＰトランジスタ内で駆動する寄生トランジスタについて説明する。そして、図３（Ｂ）は、図２（Ａ）と同様に、図１のＡ−Ａ線方向の断面を図示している。
【００３９】
図示したように、縦型ＰＮＰトランジスタのエミッタ電極３６には、電源電圧Ｖ１（例えば、１３．０Ｖ）が印加される。コレクタ電極３５には、抵抗Ｒ１（例えば、１２ｋΩ）により電圧調整され、電源電圧Ｖ１とほぼ同等な電圧（電源電圧Ｖ１との電位差が０．３Ｖ以下の電圧（例えば、１２．９Ｖ））が印加される。そして、ベース電極３７には、可変電圧Ｖ２により所望の電圧（例えば、１２．３Ｖ）が印加され、縦型ＰＮＰトランジスタがオン動作する。尚、Ｐ型の拡散層２２、２３の外側に位置するエピタキシャル層１５と接続する電極３４、３８には、電源電圧Ｖ１が印加される。
【００４０】
次に、縦型ＰＮＰトランジスタがオン動作し、ベース電極３７に印加される電圧（１２．１Ｖ）を下げ、ベース電流を増大させると、Ｎ型の拡散層２７（Ｐ型の拡散層２３の外側に位置するＮ型のエピタキシャル層１５を含む）、Ｐ型の拡散層２３及びＮ型の拡散層２４、２５（Ｐ型の拡散層２３の内側に位置するＮ型のエピタキシャル層１５を含む）から成る寄生Ｔｒ１がオン動作する。
【００４１】
このとき、Ｎ型の埋込層１６、Ｐ型の埋込層１８及びＮ型の埋込層２０から成る寄生ＮＰＮトランジスタＴｒ２（以下、寄生Ｔｒ２と呼ぶ。）にも寄生Ｔｒ１とほぼ同等な電圧が印加される。しかしながら、寄生Ｔｒ１は、寄生Ｔｒ２よりもベース幅が狭く、ベース領域での不純物濃度も低いため、ベース電流が低減されることで、電流増幅率（ｈＦＥ）が高くなる。この構造により、寄生Ｔｒ１がオン動作し、Ｐ型の拡散層２３が配置されるエピタキシャル層１５表面近傍領域が、主に、寄生Ｔｒ１の電流経路となる。
【００４２】
同様に、Ｎ型の拡散層２７（Ｐ型の拡散層２２の外側に位置するＮ型のエピタキシャル層１５を含む）、Ｐ型の拡散層２２及びＮ型の拡散層２４、２５（Ｐ型の拡散層２２の内側に位置するＮ型のエピタキシャル層１５を含む）から成る寄生ＮＰＮトランジスタＴｒ３（以下、寄生Ｔｒ３と呼ぶ。）にも寄生ＴＲ１とほぼ同等な電圧が印加される。図１にて上述したようにＰ型の拡散層２２の拡散幅は、Ｐ型の拡散層２３の拡散幅よりも広く、Ｐ型の拡散層２２の不純物濃度は、Ｐ型の拡散層２３の不純物濃度よりも高い。そのため、寄生Ｔｒ３では、エミッタ領域としてのＮ型の拡散層２７から注入された電子が、ベース領域としてのＰ型の拡散層２２内の正孔と再結合する確立が高くなる。そして、寄生Ｔｒ３は、寄生Ｔｒ１よりもベース電流が増大し、寄生Ｔｒ３は、寄生Ｔｒ１よりも電流増幅率（ｈＦＥ）が低くなる。この構造により、寄生Ｔｒ１がオン動作し、Ｐ型の拡散層２３が配置されるエピタキシャル層１６表面近傍領域が、主に、寄生電流経路となる。
【００４３】
更に、寄生Ｔｒ３のエミッタ電極は、縦型ＰＮＰトランジスタのベース電極３７となるが、Ｎ型の拡散層２５とＰ型の拡散層２２との間には、Ｐ型の拡散層２６が配置される。そのため、寄生Ｔｒ３のエミッタ領域での寄生抵抗が高くなり、エミッタ領域とベース領域とのＰＮ接合領域に印加される電圧が低下する。そして、寄生Ｔｒ１が、寄生Ｔｒ３よりも優先的にオン動作することとなる。その一方で、縦型ＰＮＰトランジスタでは、主に、Ｐ型の拡散層２２が電流経路となることで、コレクタ領域でのコンタクト抵抗値の低減、寄生抵抗値の低減を実現できる。
【００４４】
つまり、寄生Ｔｒ１では、Ｐ型の拡散層２３とＮ型の拡散層２５との間にＰ型の拡散層２６が配置されない領域を有する。そして、Ｐ型の拡散層２３とＮ型の拡散層２５とが対峙する領域が、主に、寄生電流の経路となる。上述したＰ型の拡散層２３の不純物濃度、その拡散形状及び配置領域により、寄生Ｔｒ１は、寄生Ｔｒ２、Ｔｒ３よりも優先的にオン動作する。
【００４５】
上述したように、縦型ＰＮＰトランジスタがオン動作する際、寄生Ｔｒ１がオン動作し、寄生Ｔｒ２がオン動作することを抑止できる。そして、寄生Ｔｒ２のＮ型の埋込層１６に電流が流れることを抑止し、Ｎ型の埋込層１６での電位降下が抑止できる。その結果、Ｐ型のシリコン基板１４、Ｎ型の埋込層１６及びＰ型の埋込層１８から成る寄生ＰＮＰトランジスタＴｒ４（以下、寄生Ｔｒ４と呼ぶ。）では、ベース領域としてのＮ型の埋込層１６とエミッタ領域としてのＰ型の埋込層１８とのＰＮ接合領域に、この接合領域が動作する順方向電圧が印加されることがない。そして、寄生Ｔｒ４のオン動作が抑止されることで、基板１４へのリーク電流を防止できる。つまり、電源ラインからグランドラインへと電流がリークすることを防止し、グランド電位に設定された基板１４の電位が変動することを防止できる。そして、同一の基板１４に形成された周辺回路のラッチアップによる誤動作が防止される。
【００４６】
図４では、実線で示す本実施の形態の縦型ＰＮＰトランジスタと点線で示す従来の実施の形態の縦型ＰＮＰトランジスタにおいて、それぞれ飽和領域にて駆動させた場合の基板へのリーク電流を示す。そして、横軸は、縦型ＰＮＰトランジスタのベース電流を示し、縦軸は、縦型ＰＮＰトランジスタでの基板へのリーク電流を示す。そして、それぞれの縦型ＰＮＰトランジスタサイズや印加される電圧等の測定条件は、実質、同等である。
【００４７】
尚、本実施の形態の縦型ＰＮＰトランジスタの構造は、図１〜図３を用いて上述した構造である。一方、従来の実施の形態の縦型ＰＮＰトランジスタの構造は、図８を用いて説明したように、エミッタ領域としてのＰ型拡散層１１８が、ベース導出領域としてのＮ型の拡散層１１９の周囲を一環状に囲む構造である。更に、コレクタ領域としてのＰ型の拡散層１１５、１１６の不純物濃度及び拡散幅が、実質、同一となる構造である。
【００４８】
図示したように、本実施の形態の縦型ＰＮＰトランジスタでは、寄生Ｔｒ１（図３（Ｂ）参照）がオン動作することで、寄生Ｔｒ４（図３（Ｂ）参照）のオン動作を抑止し、基板１４（図３（Ｂ）参照）へのリーク電流を防止することができる。一方、従来の実施の形態の縦型ＰＮＰトランジスタでは、例えば、ベース電流が３０ｍＡまでは基板１１１（図８参照）へのリーク電流を防止することができる。しかしながら、ベース電流を増大させるにつれて、基板１１１へのリーク電流が増大する。これは、縦型ＰＮＰトランジスタのベース電流が増大することで、Ｎ型の埋込層１１３（図８参照）での電位降下が起こる。そして、寄生Ｔｒ１３（図８参照）のベース電位が低下することで、寄生Ｔｒ１３がオン動作し、寄生Ｔｒ１３の電流値が増大する動作に起因するからである。
【００４９】
つまり、本実施の形態の縦型ＰＮＰトランジスタでは、Ｐ型の拡散層２２、２３（図３（Ｂ）参照）の不純物濃度、拡散幅を変えることで、エピタキシャル層１５（図３（Ｂ）参照）表面近傍が寄生電流経路となる。そして、Ｎ型の埋込層１６での電位低下を抑止し、寄生Ｔｒ４のオン動作を抑止することで、基板１４へのリーク電流を防止できる。
【００５０】
尚、本実施の形態では、コレクタ領域としてのＰ型の拡散層（実線４により囲まれる領域）が、コレクタ領域としてのＰ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）よりも、その拡散幅が広く、その不純物濃度が高い場合について説明したが、この場合に限定するものではない。例えば、コレクタ領域としてのＰ型の拡散層（実線４により囲まれる領域）が、コレクタ領域としてのＰ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）よりも、その拡散幅が広くなる構造のみにおいて、上記基板１４へのリーク電流を防止する効果を得る場合でも良い。あるいは、コレクタ領域としてのＰ型の拡散層（実線４により囲まれる領域）が、コレクタ領域としてのＰ型の拡散層（実線４、一点鎖線５、６により囲まれる領域）よりも、その不純物濃度が高くなる構造のみにおいて、上記基板１４へのリーク電流を防止する効果を得る場合でも良い。
【００５１】
また、本実施の形態では、ベース領域としてのＮ型の拡散層（二点鎖線７により囲まれる領域）の１辺１３に対応して、コレクタ領域としてのＰ型の拡散層（実線４により囲まれる領域）が配置される場合について説明したが、この場合に限定するものではない。例えば、コレクタ領域としてのＰ型の拡散層（実線４により囲まれる領域）が、Ｎ型の拡散層（二点鎖線７により囲まれる領域）の２辺１０、１２側において、エミッタ領域としてのＰ型の拡散層（実線８により囲まれる領域）と対向する領域にまで配置される場合でも良い。この場合には、縦型ＰＮＰトランジスタのコレクタ領域としてのＰ型の拡散層（実線４により囲まれる領域）の形成領域が増大し、コレクタ領域での寄生抵抗が低減し、電流能力が向上される。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００５２】
以下に、本発明の他の実施の形態である半導体装置について、図５〜図７を参照し、詳細に説明する。本実施の形態では、ベース導出領域としてのＮ型の拡散層及びエミッタ領域としてのＰ型の拡散層が、コレクタ領域としてのＰ型の拡散層を挟むように、それぞれ対称に配置され、縦型ＰＮＰトランジスタの電流能力を増大させた点が、図１〜図４を用いて上述した一実施の形態の縦型ＰＮＰトランジスタと異なる。しかしながら、図３（Ａ）に示す回路図のように、縦型ＰＮＰトランジスタを飽和領域で用いた際に、電源ラインからグランドラインへのリーク電流を防止する特徴は同様である。そして、図５は、本実施の形態における縦型ＰＮＰトランジスタを説明するための平面図である。図６は、本実施の形態における縦型ＰＮＰトランジスタを説明するための図であり、図５に示すＣ−Ｃ線方向の断面図である。図７は、本実施の形態における縦型ＰＮＰトランジスタを説明するための図であり、図５に示すＤ−Ｄ線方向の断面図である。尚、本実施の形態の説明の際に、適宜、図３（Ａ）に示す回路図を参照する。
【００５３】
図５に示す如く、実線５１は、分離領域の端部を示し、実線５１により囲まれた領域が縦型ＰＮＰトランジスタの形成領域となる。点線５２、５３により囲まれる領域は、分離領域とコレクタ領域との間のエピタキシャル層に形成されるＮ型の拡散層を示す。実線５４により囲まれる領域及び実線５４、一点鎖線５５〜５８により囲まれる領域は、コレクタ領域としてのＰ型の拡散層を示す。二点鎖線５９、６０により囲まれる領域は、ベース領域としてのＮ型の拡散層を示す。実線６１、６２により囲まれる領域は、エミッタ領域としてのＰ型の拡散層を示す。そして、実線６３、６４により囲まれる領域は、ベース導出領域としてのＮ型の拡散層を示す。
【００５４】
図示したように、コレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）は、縦型ＰＮＰトランジスタの形成領域の中央領域に配置される。ベース領域としてのＮ型の拡散層（二点鎖線５９、６０）は、上記Ｐ型の拡散層（実線５４により囲まれる領域）に対して対称に配置される。同様に、エミッタ領域としてのＰ型の拡散層（実線６１、６２により囲まれる領域）及びベース導出領域としてのＮ型の拡散層（実線６３、６４により囲まれる領域）も上記Ｐ型の拡散層（実線５４により囲まれる領域）に対して対称に配置される。
【００５５】
コレクタ領域では、Ｐ型の拡散層（実線５４、一点鎖線５５、５６により囲まれる領域）とＰ型の拡散層（実線５４、一点鎖線５７、５８により囲まれる領域）とが、上記Ｐ型の拡散層（実線５４により囲まれる領域）に対して対称に配置される。そして、Ｐ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）の拡散幅Ｗ６、Ｗ７、Ｗ８、Ｗ９、Ｗ１０、Ｗ１１が、Ｐ型の拡散層（実線５４により囲まれる領域）の拡散幅Ｗ５よりも狭くなる。
【００５６】
更に、Ｐ型の拡散層（実線５４、一点鎖線５５、５６により囲まれる領域）が、Ｎ型の拡散層（二点鎖線５９により囲まれる領域）の３辺６５、６６、６７に対応して配置され、Ｐ型の拡散層（実線５４により囲まれる領域）が、Ｎ型の拡散層（二点鎖線５９により囲まれる領域）の１辺６８に対応して配置される。そして、エミッタ領域としてのＰ型の拡散層（実線６１により囲まれる領域）は、上記１辺６８を介してＰ型の拡散層（実線５４により囲まれる領域）と対峙するように配置される。この構造により、ベース導出領域としてのＮ型の拡散層（実線６３により囲まれる領域）とＰ型の拡散層（実線５４、一点鎖線５５、５６により囲まれる領域）とが、上記３辺６５〜６７を介して対峙する領域が増大される。同様に、Ｐ型の拡散層（実線５４、一点鎖線５７、５８により囲まれる領域）においても、ベース導出領域としてのＮ型の拡散層（実線６４により囲まれる領域）とＰ型の拡散層（実線５４、一点鎖線５７、５８により囲まれる領域）とが、３辺６９、７０、７１を介して対峙する領域が増大される。
【００５７】
そして、詳細は後述するが、縦型ＰＮＰトランジスタがオン動作することで、寄生ＮＰＮトランジスタＴｒ５、Ｔｒ６、Ｔｒ７、Ｔｒ８（以下、寄生Ｔｒ５、寄生Ｔｒ６、寄生Ｔｒ７、寄生Ｔｒ８と呼ぶ。）（図６及び図７参照）がオン動作する。そして、エピタキシャル層７３（図６参照）表面近傍に位置するＰ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）が、主に、寄生Ｔｒ５〜Ｔｒ８の電流経路となる。
【００５８】
次に、長方形内に×印が記載された領域は、コンタクトホールの形成領域を示す。そして、コレクタ領域では、Ｐ型の拡散層（実線５４により囲まれる領域）上にはコンタクトホールが配置される。一方、Ｐ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）上にはコンタクトホールは配置されない。この構造により、上記Ｐ型の拡散層の拡散幅Ｗ５は、上記Ｐ型の拡散層の拡散幅Ｗ６〜Ｗ１１よりも広くなる。詳細は後述するが、上記Ｐ型の拡散層の拡散幅Ｗ６〜Ｗ１１が狭められることで、Ｐ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）は、主に、寄生Ｔｒ５〜Ｔｒ８の電流経路となる。
【００５９】
その一方で、Ｐ型の拡散層（実線５４により囲まれる領域）は、高不純物濃度であり、拡散幅が広い拡散層となることで、主に、縦型ＰＮＰトランジスタのコレクタ領域として機能する。そして、縦型ＰＮＰトランジスタのコレクタ領域でのコンタクト抵抗の低減、寄生抵抗の低減が実現される。更に、コンタクトホールが配置されるコレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）が、それぞれエミッタ領域としてのＰ型の拡散層（実線６１、６２により囲まれる領域）の近傍に配置される。この構造により、縦型ＰＮＰトランジスタの電流経路が短くなり、寄生抵抗が低減され、電流能力が向上される。
【００６０】
図６では、図５に示すＣ−Ｃ線方向の断面図を示し、縦型ＰＮＰトランジスタは、主に、Ｐ型の単結晶シリコン基板７２と、Ｎ型のエピタキシャル層７３と、Ｎ型の埋込層７４と、Ｐ型の埋込層７５と、コレクタ領域として用いられるＰ型の埋込層７６、７７と、ベース領域として用いられるＮ型の埋込層７８と、Ｎ型の埋込層７９と、コレクタ領域として用いられるＰ型の拡散層８０〜８２と、ベース領域として用いられるＮ型の拡散層８３〜８６と、エミッタ領域として用いられるＰ型の拡散層８７、８８と、Ｎ型の拡散層８９から構成される。
【００６１】
Ｎ型のエピタキシャル層７３は、Ｐ型の単結晶シリコン基板７２上に形成される。尚、基板７２の比抵抗値は、４０〜６０Ω・ｃｍ程度であり、Ｐ型不純物濃度としては、３．０×１０１４程度のものが使用される。
【００６２】
Ｎ型の埋込層７４は、基板７２とエピタキシャル層７３とに渡り形成される。Ｎ型の埋込層７４は、Ｐ型の埋込層７６よりも基板７２の深部まで形成される。そして、Ｎ型の埋込層７４は、基板７２とＰ型の埋込層７６のそれぞれとＰＮ接合領域を形成し、基板７２とＰ型の埋込層７６とをＰＮ接合分離する。
【００６３】
Ｐ型の埋込層７５が、チップ全面に形成され、例えば、基板７２表面から１５〜２０μｍ程度の深さまで形成される。Ｐ型の埋込層７５は、Ｐ型不純物、例えば、ホウ素（Ｂ）を導入量１．０×１０１２〜１．０×１０１４／ｃｍ２でイオン注入し、形成される。そのため、Ｐ型の埋込層７５は、低不純物濃度の拡散領域であり、Ｎ型の拡散領域と重畳する領域では、その重畳領域はＮ型領域となる。そして、基板７２にＰ型の埋込層７５を形成することでグランド抵抗の増大を防ぎ、ラッチアップ等の問題を解決する。Ｐ型の埋込層７５の不純物濃度は、所望のグランド抵抗となるように、種々の設計変更が可能である。
【００６４】
Ｐ型の埋込層７６は、基板７２とエピタキシャル層７３に渡り形成される。そして、Ｐ型の埋込層７６が、基板７２及びエピタキシャル層７３まで形成され、コレクタ抵抗が低減される。
【００６５】
Ｐ型の埋込層７７は、エピタキシャル層７３に形成される。Ｐ型の埋込層７７は、Ｐ型の埋込層７６の端部近傍に一環状に形成され、Ｐ型の埋込層７６と重畳して形成される。
【００６６】
Ｎ型の埋込層７８は、少なくともＰ型の埋込層７６の上面からエピタキシャル層７３表面側へと這い上がる。一方、Ｎ型の埋込層７９は、Ｎ型の埋込層７４の端部に一環状に形成される。そして、Ｎ型の埋込層７８の周囲及びその中央領域には、Ｐ型の埋込層７７が配置され、Ｎ型の埋込層７８とＰ型の埋込層７７とは一部領域が重畳する。また、Ｎ型の埋込層７９は、Ｐ型の埋込層７６、７７の周囲に配置される。
【００６７】
この構造により、Ｎ型の埋込層７８の形成領域では、Ｐ型の埋込層７６の這い上がり幅を１．５〜３．５μｍ程度抑制し、所望のベース領域幅を確保した縦型ＰＮＰトランジスタが形成される。所望のベース領域幅を確保することで縦型ＰＮＰトランジスタの耐圧特性を維持しつつ、エピタキシャル層７３の膜厚を薄くすることも可能である。そして、デバイスサイズ（厚み方向サイズ）の縮小が実現される。
【００６８】
Ｐ型の拡散層８０〜８２は、例えば、イオン注入法により、エピタキシャル層７３に形成される。Ｐ型の拡散層８０〜８２は、Ｐ型の埋込層７７と連結する。図示したように、Ｐ型の拡散層８０の拡散幅は、Ｐ型の拡散層８１、８２の拡散幅よりも広く、Ｐ型の拡散層８０の不純物濃度は、Ｐ型の拡散層８１、８２の不純物濃度よりも高くなる。具体的には、Ｐ型の拡散層８０の表面近傍では、その拡散幅Ｗ５（図５参照）が１４μｍ程度であり、その不純物濃度が５．０×１０１８〜２．０×１０２０／ｃｍ３程度である。また、Ｐ型の拡散層８１、８２の表面近傍では、その拡散幅Ｗ７、Ｗ１０（図５参照）が７μｍ程度であり、その不純物濃度が５．０×１０１７〜１．０×１０１９／ｃｍ３程度である。尚、Ｐ型の拡散層８０は、図５の実線５４により囲まれる領域に対応し、Ｐ型の拡散層８１、８２は、図５の実線５４、一点鎖線５５〜５８により囲まれる領域に対応する。
【００６９】
Ｎ型の拡散層８３〜８６は、エピタキシャル層７３に形成される。Ｎ型の拡散層８５、８６は、ベース導出領域として用いられる。Ｎ型の拡散層８５、８６を形成することで、コンタクト抵抗が低減される。尚、Ｎ型の拡散層８３、８４は、図５の二点鎖線５９、６０により囲まれる領域に対応し、Ｎ型の拡散層８５、８６は、それぞれ図５の実線６３、６４により囲まれる領域に対応する。
【００７０】
Ｐ型の拡散層８７、８８は、それぞれＮ型の拡散層８３、８４に形成される。尚、Ｐ型の拡散層８７、８８は、それぞれ図５の実線６１、６２により囲まれる領域に対応する。
【００７１】
Ｎ型の拡散層８９は、エピタキシャル層７３に形成される。Ｎ型の拡散層８９は、Ｐ型の拡散層８１、８２を取り囲むように一環状に形成される。Ｎ型の拡散層８９とＮ型の埋込層７９とは連結する。つまり、Ｎ型の拡散層８９が、コレクタ領域であるＰ型の拡散層８１、８２の外周に一環状に配置されることで、エピタキシャル層７３表面が反転し、コレクタ電流が分離領域を介して基板７２へと流れることを防止する。尚、Ｎ型の拡散層８９は、図５の点線５２、５３により囲まれる領域に対応する。
【００７２】
絶縁層９０が、エピタキシャル層７３上に形成される。そして、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層９０にコンタクトホール９１〜９７が形成される。
【００７３】
コンタクトホール９１〜９７には、アルミ合金、例えば、Ａｌ−Ｓｉ膜が選択的に形成され、電極９８、１０４、コレクタ電極１０１、エミッタ電極１００、１０２及びベース電極９９、１０３が形成される。
【００７４】
図７では、図５に示すＤ−Ｄ線方向の断面図を示し、図６を用いて説明した縦型ＰＮＰトランジスタの構成要素には同一の符番を付し、その説明を割愛する。そして、図７に示す断面構造では、ベース導出領域としてのＮ型の拡散層８６とコレクタ領域としてのＰ型の拡散層８２との間にエミッタ領域としてのＰ型の拡散層８７、８８（図６参照）が配置されない構造が、図６に示す断面構造と異なる。
【００７５】
コンタクトホール１０５、１０６が、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層９０に形成される。そして、コンタクトホール１０５、１０６には、アルミ合金、例えば、Ａｌ−Ｓｉ膜が選択的に形成され、Ｎ型の拡散層８９と接続する電極１０７、１０８が形成される。図示したように、Ｐ型の拡散層８２上にはコレクタ電極が形成されることがなく、Ｐ型の拡散層８２は、主に、寄生Ｔｒ７、８の電流経路となる。
【００７６】
図３（Ａ）を用いて上述したように、図５〜図７を用いて説明した縦型ＰＮＰトランジスタが、飽和領域で用いられる場合について説明する。
【００７７】
図６に示すように、縦型ＰＮＰトランジスタのエミッタ電極１００、１０２には、電源電圧Ｖ１（例えば、１３．０Ｖ）が印加される。コレクタ電極１０１には、抵抗Ｒ１（例えば、１２ｋΩ）により電圧調整され、電源電圧Ｖ１とほぼ同等な電圧（電源電圧Ｖ１との電位差が０．３Ｖ以下の電圧（例えば、１２．９Ｖ））が印加される。そして、ベース電極９９、１０３には、可変電圧Ｖ２により所望の電圧（例えば、１２．３Ｖ）が印加され、縦型ＰＮＰトランジスタがオン動作する。尚、Ｐ型の拡散層８１、８２の外側に位置するエピタキシャル層７３と接続する電極９８、１０４には、電源電圧Ｖ１が印加される。
【００７８】
次に、縦型ＰＮＰトランジスタがオン動作し、ベース電極９９、１０３に印加される電圧（１２．１Ｖ）を下げ、ベース電流を増大させると、Ｎ型の拡散層８９（Ｐ型の拡散層８１、８２の外側に位置するＮ型のエピタキシャル層７３を含む）、Ｐ型の拡散層８１、８２及びＮ型の拡散層８３〜８６（Ｐ型の拡散層８１、８２の内側に位置するＮ型のエピタキシャル層７３を含む）から成る寄生Ｔｒ５、６がオン動作する。
【００７９】
このとき、Ｎ型の埋込層７４、Ｐ型の埋込層７６及びＮ型の埋込層７８から成る寄生ＮＰＮトランジスタＴｒ９（以下、寄生Ｔｒ９と呼ぶ。）にも寄生Ｔｒ５、６とほぼ同等な電圧が印加される。しかしながら、寄生Ｔｒ５、６は、寄生Ｔｒ９よりもベース幅が狭く、ベース領域での不純物濃度も低いため、ベース電流が低減されることで、電流増幅率（ｈＦＥ）が高くなる。この構造により、寄生Ｔｒ５、６がオン動作し、Ｐ型の拡散層８１、８２が配置されるエピタキシャル層７３表面近傍領域が、寄生Ｔｒ５、６の電流経路となる。
【００８０】
上述したように、縦型ＰＮＰトランジスタがオン動作する際、寄生Ｔｒ５〜８がオン動作し、寄生Ｔｒ９が駆動することを抑止できる。そして、寄生Ｔｒ９のＮ型の埋込層７４に電流が流れることを抑止し、Ｎ型の埋込層７４での電位降下が抑止できる。その結果、基板７２、Ｎ型の埋込層７４及びＰ型の埋込層７６から成る寄生ＰＮＰトランジスタＴｒ１０（以下、寄生Ｔｒ１０と呼ぶ。）では、ベース領域としてのＮ型の埋込層７４とエミッタ領域としてのＰ型の埋込層７６とのＰＮ接合領域に、この接合領域が動作する順方向電圧が印加されることがない。そして、寄生Ｔｒ１０のオン動作が抑止されることで、基板７２へのリーク電流を防止できる。つまり、電源ラインからグランドラインへと電流がリークすることを防止し、グランド電位に設定された基板７２の電位が変動することを防止することができる。
【００８１】
尚、本実施の形態では、コレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）が、コレクタ領域としてのＰ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）よりも、その拡散幅が広く、その不純物濃度が高い場合について説明したが、この場合に限定するものではない。例えば、コレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）が、コレクタ領域としてのＰ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）よりも、その拡散幅が広くなる構造のみにおいて、上記基板７２へのリーク電流を防止する効果を得る場合でも良い。あるいは、コレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）が、コレクタ領域としてのＰ型の拡散層（実線５４、一点鎖線５５〜５８により囲まれる領域）よりも、その不純物濃度が高くなる構造のみにおいて、上記基板７２へのリーク電流を防止する効果を得る場合でも良い。
【００８２】
また、本実施の形態では、ベース領域としてのＮ型の拡散層（二点鎖線５９、６０により囲まれる領域）の２辺６８、１０９に対応してコレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）が配置される場合について説明したが、この場合に限定するものではない。例えば、コレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）が、Ｎ型の拡散層（二点鎖線５９、６０により囲まれる領域）の辺６５、６７、６９、７１側において、エミッタ領域としてのＰ型の拡散層（実線６１、６２により囲まれる領域）と対向する領域にまで配置される場合でも良い。この場合には、縦型ＰＮＰトランジスタのコレクタ領域としてのＰ型の拡散層（実線５４により囲まれる領域）の形成領域が増大し、コレクタ領域での寄生抵抗値が低減し、電流能力が向上される。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施の形態における半導体装置を説明するための平面図である。
【図２】本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。
【図３】本発明の実施の形態における（Ａ）半導体装置が用いられる回路を説明するための回路図であり、（Ｂ）半導体装置内の寄生トランジスタ動作を説明するための断面図である。
【図４】本発明の実施の形態における基板へのリーク電流を説明するための図である。
【図５】本発明の実施の形態における半導体装置を説明するための平面図である。
【図６】本発明の実施の形態における半導体装置を説明するための断面図である。
【図７】本発明の実施の形態における半導体装置を説明するための断面図である。
【図８】従来の実施の形態である半導体装置を説明するための断面図である。
【符号の説明】
【００８４】
１４  Ｐ型の単結晶シリコン基板
１５  Ｎ型のエピタキシャル層
２２  Ｐ型の拡散層
２３  Ｐ型の拡散層
２５  Ｎ型の拡散層
【図１】
2009194301.tif 000003
【図２】
2009194301.tif 000004
【図３】
2009194301.tif 000005
【図４】
2009194301.tif 000006
【図５】
2009194301.tif 000007
【図６】
2009194301.tif 000008
【図７】
2009194301.tif 000009
【図８】
2009194301.tif 000010