(57)【要約】【課題】積層された半導体素子にワイヤボンディングを適用するにあたって、金属ワイヤのループ高さを低減する。【解決手段】積層型半導体装置は、配線基板２上に積層して搭載された複数の半導体素子５、８、１１を備える。複数の半導体素子５、８、１１の電極パッド６、９、１２はそれぞれ金属ワイヤ７、１０、１３を介して配線基板２の接続パッド４と電気的に接続されている。金属ワイヤの少なくとも一部はワイヤ押え機構１６でループ形状およびループ高さが矯正されている。ワイヤ押え機構１６は、金属ワイヤ１３を挟持しつつ支持する下部支持体と、それに支持された金属ワイヤ１３を押圧する上部押圧体とを有する。【選択図】図３
2009088083.tif 000002
【特許請求の範囲】
【請求項１】
素子搭載部と接続部とを有する回路基材と、
前記回路基材の素子搭載部上に積層して搭載された複数の半導体素子を備え、前記複数の半導体素子はそれぞれ電極パッドを有する半導体素子群と、
前記回路基材の接続部と前記複数の半導体素子の前記電極パッドとを電気的に接続する複数群の金属ワイヤと、
前記半導体素子上に配置された中継用素子または前記半導体素子上に設けられ、前記複数群の金属ワイヤの少なくとも一部を挟持しつつ支持する下部支持体と、前記下部支持体に支持された前記金属ワイヤを押圧するように形成された上部押圧体とを有するワイヤ押え機構と、
前記半導体素子群を前記複数群の金属ワイヤと共に封止する樹脂封止部と
を具備することを特徴とする積層型半導体装置。
【請求項２】
請求項１記載の積層型半導体装置において、
前記金属ワイヤの一端は前記回路基材の接続部にボール接続されており、かつ他端は前記半導体素子の電極パッド上に形成された金属バンプに接続されていることを特徴とする積層型半導体装置。
【請求項３】
請求項１または請求項２記載の積層型半導体装置において、
前記ワイヤ押え機構は、前記中継用素子または前記半導体素子に設けられた中継用パッドと、前記中継用パッド上に前記下部支持体として形成された複数個の下側金属バンプと、前記上部押圧体として前記金属ワイヤを挟んで前記複数個の下側金属バンプと接合するように形成された上側金属バンプとを備えることを特徴とする積層型半導体装置。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の積層型半導体装置において、
前記半導体素子群のうちの最上段の前記半導体素子に接続された金属ワイヤの少なくとも一部は、前記ワイヤ押え機構でループ形状およびループ高さが矯正されていることを特徴とする積層型半導体装置。
【請求項５】
請求項４記載の積層型半導体装置において、
前記最上段の半導体素子が積層された下段側の半導体素子上には前記中継用素子が配置されており、前記ワイヤ押え機構は前記中継用素子上に設けられていることを特徴とする積層型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型半導体装置に関する。
【背景技術】
【０００２】
半導体装置の小型化や高密度実装化等を実現するために、１つのパッケージ内に複数の半導体素子を積層して封止した積層型半導体装置が実用化されている。積層型半導体装置において、複数の半導体素子は配線基板やリードフレーム等の回路基材上に順に積層される。各半導体素子の電極パッドは、回路基材の接続パッドと金属ワイヤを介して電気的に接続される。このような積層体を樹脂封止することによって、スタック型マルチチップパッケージ（Ｓｔ−ＭＣＰ）等の積層型半導体装置が構成される。
【０００３】
このような積層型半導体装置において、最上段の半導体素子に接続された金属ワイヤはそのループ高さを低くしないと封止樹脂からはみ出すおそれがある。ワイヤループの高さを低くすることが可能なボンディング方法としては、例えば半導体素子の電極パッド上に金属ボールによるバンプを形成した後、回路基材の接続パッドに金属ワイヤの一端をボール接続すると共に、他端を電極パッド上の金属バンプに圧着して接続する方法（リバースボンディング法（例えば特許文献１参照））が知られている。
【０００４】
リバースボンディングを適用した場合において、金属ワイヤのループ形状は回路基材側に形成される屈曲点の位置と半導体素子にボンディングされた位置とが水平になる形状が理想であるが、実際にはループ形状は膨らみを持っている。このため、封止樹脂の厚さは最上段の半導体素子に接続された金属ワイヤのループ形状の分だけ厚くする必要がある。膨らみを持ったループ形状に基づく封止樹脂厚の増加はパッケージ厚を増大させる要因となっており、１つのパッケージ内により多くの半導体素子を積層して収容したい場合や同一の素子数（積層数）でパッケージ厚を薄くしたい場合に問題となる。
【０００５】
金属ワイヤのループ形状やループ高さのばらつきを抑えるために、中継チップや中継パッドを用いることによって、本来１本の金属ワイヤを分割することが検討されている（特許文献２，３参照）。中継パッドに新たに金属ワイヤをボンディングする場合には、ワイヤループの立ち上がり部分が必要になるため、金属ワイヤ全体としての高さを低くすることはできない。また、金属ワイヤを切断せずに中継パッドにボンディングし、１本の金属ワイヤで中継チップを介して半導体素子と回路基材とを接続することも検討されている（特許文献３参照）。しかし、この場合にもループ形状の膨らみをなくすことはできないため、ループ高さを十分に低くすることは難しい。
【特許文献１】特開２００５−３２８００５号公報
【特許文献２】特開平２−２１６８３９号公報
【特許文献３】特開平２−３０３０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、積層された半導体素子に対してワイヤボンディングを適用するにあたって、金属ワイヤのループ高さを再現性よく低減することを可能にした積層型半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の態様に係る積層型半導体装置は、素子搭載部と接続部とを有する回路基材と、前記回路基材の素子搭載部上に積層して搭載された複数の半導体素子を備え、前記複数の半導体素子はそれぞれ電極パッドを有する半導体素子群と、前記回路基材の接続部と前記複数の半導体素子の前記電極パッドとを電気的に接続する複数群の金属ワイヤと、前記半導体素子上に配置された中継用素子または前記半導体素子上に設けられ、前記複数群の金属ワイヤの少なくとも一部を挟持しつつ支持する下部支持体と、前記下部支持体に支持された前記金属ワイヤを押圧するように形成された上部押圧体とを有するワイヤ押え機構と、前記半導体素子群を前記複数群の金属ワイヤと共に封止する樹脂封止部とを具備することを特徴としている。
【発明の効果】
【０００８】
本発明の態様に係る積層型半導体装置は、中継用素子や半導体素子に設けられたワイヤ押え機構で金属ワイヤを押圧することによって、金属ワイヤのループ形状を平坦化している。従って、金属ワイヤのループ高さを再現性よく低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の第１の実施形態による積層型半導体装置の構成を示す平面図、図２はその断面図、図３はその一部を拡大して示す断面図である。これらの図に示す積層型半導体装置１は、素子搭載用の回路基材として配線基板２を有している。配線基板２は半導体素子を搭載することが可能で、かつ表面や内部に設けられた配線網を有するものであればよい。回路基材はリードフレームのような素子搭載部と回路部とを一体化したものであってもよい。
【００１０】
配線基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板を適用することができる。配線基板２の具体例としては、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が挙げられる。配線基板２の下面側には外部接続端子３が設けられている。ここではＢＧＡパッケージに適用する積層型半導体装置１を示しているため、配線基板２の下面に外部接続端子３として半田バンプを設けている。積層型半導体装置１はＬＧＡパッケージ等にも適用可能であり、この場合には外部接続端子３として金属ランドが適用される。
【００１１】
配線基板２の上面には素子搭載部が設けられており、その周囲には外部接続端子３と配線網を介して電気的に接続された接続パッド４が設けられている。接続パッド４はワイヤボンディング時の接続部となる。配線基板２の素子搭載面には第１の半導体素子５が接着層（図示せず）を介して接着されている。第１の半導体素子５はその表面（トランジスタを含む集積回路の形成面（素子形成面））に配置された第１の電極パッド６を有している。第１の電極パッド６はＡｕワイヤやＣｕワイヤ等の金属細線からなる第１の金属ワイヤ７を介して配線基板２の接続パッド４と電気的に接続されている。
【００１２】
第１の電極パッド６は第１の半導体素子５の外形を構成する一辺、具体的には一方の短辺に沿って配列されている。第１の半導体素子５は短辺片側パッド構造を有している。配線基板２の接続パッド４の一部は第１の電極パッド６と対応するように配置されている。第１の金属ワイヤ７は第１のワイヤ群を構成しており、それらの各端部はそれぞれ接続パッド４と第１の電極パッド６とに接続されている。第１の金属ワイヤ７は接続パッド４から第１の電極パッド６に向けてワイヤリング（ルーピング）されている。
【００１３】
第１の半導体素子５上には第２の半導体素子８が接着層（図示せず）を介して接着されている。第２の半導体素子８はその表面（素子形成面）に配置された第２の電極パッド９を有している。第２の電極パッド９はＡｕワイヤやＣｕワイヤ等の金属細線からなる第２の金属ワイヤ１０を介して配線基板２の接続パッド４と電気的に接続されている。第２の半導体素子８は第１の半導体素子５と同様に短辺片側パッド構造を有している。第２の金属ワイヤ１０は第２のワイヤ群を構成しており、それらの各端部はそれぞれ接続パッド４と第２の電極パッド９とに接続されている。第２の金属ワイヤ１０は接続パッド４から第２の電極パッド９に向けてワイヤリング（ルーピング）されている。
【００１４】
第２の半導体素子８上には第３の半導体素子１１が接着層（図示せず）を介して接着されている。第３の半導体素子１１はその表面（素子形成面）に配置された第３の電極パッド１２を有している。第３の電極パッド１２はＡｕワイヤやＣｕワイヤ等の金属細線からなる第３の金属ワイヤ１３を介して配線基板２の接続パッド４と電気的に接続されている。第３の金属ワイヤ１３は第３のワイヤ群を構成しており、それらの各端部はそれぞれ接続パッド４と第３の電極パッド１２とに接続されている。第３の金属ワイヤ１３は接続パッド４から第３の電極パッド１２に向けてワイヤリング（ルーピング）されている。
【００１５】
第３の電極パッド１２は第３の半導体素子１１の外形を構成する辺のうち、隣接する二辺に沿って配列されている。第３の半導体素子１１はＬ型パッド構造を有している。なお、半導体素子の積層数は３個に限られるものではなく、第１および第２の半導体素子５、８と同様な半導体素子をさらに積層したり、第１の半導体素子５と第３の半導体素子１１のみとしてもよい。この実施形態は第１、第２および第３半導体素子５、８、１１で半導体素子群を構成している。半導体素子群を構成する素子数は特に限定されるものではなく、半導体素子群は積層された２個以上の半導体素子で構成することができる。
【００１６】
第１、第２および第３の金属ワイヤ７、１０、１３は、ループ高さを低減することが可能なリバースボンディングを適用して接続されている。すなわち、第１、第２および第３の電極パッド６、９、１２上には、予め金属ボールをボンディングして金属バンプが形成されている。第１、第２および第３の金属ワイヤ７、１０、１３の一端はそれぞれ配線基板２の接続パッド４にボール接続されており、他端はそれぞれ第１、第２および第３の電極パッド６、９、１２上に形成された金属バンプに接続されている。
【００１７】
第１および第２の半導体素子５、８の具体例としては、ＮＡＮＤ型フラッシュメモリのような半導体メモリ素子が挙げられる。第３の半導体素子１１の具体例としては、半導体メモリ素子より小さい外形形状を有するコントローラ素子が挙げられる。第３の半導体素子１１はこれに限られるものではなく、ＮＡＮＤ型フラッシュメモリに比べて小形なＰＳＲＡＭ（Ｐｓｅｕｄｏ Ｓｔａｔｉｃ ＲＡＭ）等であってもよい。
【００１８】
そして、配線基板２上に積層されて搭載された第１、第２および第３の半導体素子５、８、１１を第１、第２および第３の金属ワイヤ７、１０、１３と共に、エポキシ樹脂のような封止樹脂で封止して樹脂封止部１４を形成することによって、スタック型マルチチップパッケージ構造を有する積層型半導体装置１が構成されている。なお、図１では樹脂封止部１４の図示を省略している。図３では外部接続端子３および樹脂封止部１４の図示を省略している。積層型半導体装置１は半導体メモリ装置等に適用されるスタック型マルチチップパッケージに限らず、メモリ素子とロジック素子とを組合せたＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）等であってもよい。
【００１９】
上述したように、第３の半導体素子１１はＬ型パッド構造を有している。Ｌ字状に配置された第３の電極パッド１２のうち、配線基板２の長辺に沿って配列された電極パッド１２は接続パッド４までの距離が比較的短いため、通常のリバースボンディングを適用した第３の金属ワイヤ１３を介して接続パッド４と接続されている。一方、配線基板２の短辺に沿って配列された電極パッド１２は、第１および第２の電極パッド６、９、さらには第１および第２の金属ワイヤ７、１０に接続された接続パッド４を跨ぐことになるため、接続パッド４までの距離が長くなる。
【００２０】
すなわち、配線基板２の短辺に沿って配列された電極パッド１２と接続パッド４とを接続する第３の金属ワイヤ１３はループ長が長くなる。特に、最上段の第３の半導体素子１１は第１および第２の半導体素子５、８に比べて外形が小さいため、第３の金属ワイヤ１３のループ長さは必然的に長くなる。ループ長が長い第３の金属ワイヤ１３はワイヤループの直進性を保つことが困難であり、ループ形状が上方に向けて膨らみやすい。さらに、ループ長が長い第３の金属ワイヤ１３は樹脂封止時の樹脂流で偏移しやすく、これにより隣接する異電位ワイヤ間の接触によるショート不良等も発生しやすい。
【００２１】
ここで、リバースボンディングを適用した第３の金属ワイヤ１３は接続パッド４側に屈曲点を有する。ループ形状の膨らみは、ループ長（ルーピングした金属ワイヤの直線距離）が２ｍｍ以上と長く、かつ屈曲点の高さｈ1が第３の電極パッド１２へのボンディング高さｈ2と同等または低い場合に顕著となる。屈曲点の高さｈ1を第３の電極パッド１２へのボンディング高さｈ2より高くした場合、ワイヤループの直進性を保つことができるものの、これでは第３の金属ワイヤ１３の高さ自体を十分に低くすることはできない。
【００２２】
そこで、この実施形態の積層型半導体装置１においては、第３の金属ワイヤ（ループ長が長い金属ワイヤ）１３のルーピング経路（配置経路）に予め中継用素子１５を配置すると共に、中継用素子１５上にワイヤ押え機構１６を設けることによって、第３の金属ワイヤ１３のループ形状およびループ高さを矯正している。すなわち、第２の半導体素子８上には第３の半導体素子１１に加えて中継用素子１５が接着されている。中継用素子１５は第３の半導体素子１１と同等の高さを有し、第３の金属ワイヤ１３の経路の下側に位置するように配置される。中継用素子１５上にはワイヤ押え機構１６が設けられている。
【００２３】
ワイヤ押え機構１６は図４ないし図６に示すように、中継用素子１５上に形成された中継用パッド（Ａｌパッド等）１７を有している。中継用パッド１７上には下部支持体として下側金属バンプ１８が形成されている。下部支持体は金属ワイヤ１３を押圧してループ形状およびループ高さを矯正する際に、金属ワイヤ１３が逃げないように挟持しつつ支持するものである。このため、下側金属バンプ１８は２個の金属バンプ１８Ａ、１８Ｂを有している。下側金属バンプ１８の個数は２個に限られるものではなく、金属ワイヤ１３を挟持しつつ支持することが可能な個数（２個以上／複数個）であればよい。
【００２４】
２個の下側金属バンプ１８Ａ、１８Ｂは、それらの間に金属ワイヤ１３が挟まれるように配置されている。下側金属バンプ１８Ａ、１８Ｂに挟まれた金属ワイヤ１３上には、上部押圧体として上側金属バンプ１９が形成されており、これにより上方から押圧されている。上側金属バンプ１９は下側金属バンプ１８Ａ、１８Ｂに支持された金属ワイヤ１３を押圧することによって、ループ形状およびループ高さを矯正するものであり、下側金属バンプ１８Ａ、１８Ｂと金属ワイヤ１３とに接合されている。
【００２５】
このように、金属ワイヤ１３は下側金属バンプ１８Ａ、１８Ｂと上側金属バンプ１９とで挟み込まれていると共に、上側金属バンプ１９の接合時の圧力で押圧されている。これによって、第３の金属ワイヤ１３のループ形状およびループ高さが矯正されている。すなわち、第３の金属ワイヤ１３はワイヤ押え機構１６でルーピング時の膨らみが矯正されて平坦化されている。第３の金属ワイヤ１３のループ形状およびループ高さを、ワイヤ押え機構１６で矯正する工程について、図７Ａ〜図７Ｃを参照して説明する。
【００２６】
まず、図７Ａに示すように、中継用パッド１７上に下側金属バンプ１８Ａ、１８Ｂを形成する。下側金属バンプ１８Ａ、１８Ｂは、例えばＡｕワイヤの先端に形成されたＡｕボールを中継用パッド１７に接合した後、ＡｕワイヤをＡｕボール上で切断することにより形成される。下部支持体は金属バンプ１８に代えて金属層で構成してもよい。下部支持体としての金属層には、例えばＡｕの印刷層やメッキ層等を適用することができる。
【００２７】
次に、図７Ｂに示すように、第３の金属ワイヤ１３を接続パッド４および第３の電極パッド１２に対して接続する。第３の金属ワイヤ１３は通常のループ形状で形成する。平面的に見た場合、第３の金属ワイヤ１３は下側金属バンプ１８Ａ、１８Ｂの間に位置するように配置される。第３の金属ワイヤ１３は上方に向けて膨らんだ状態でルーピングされるため、この段階では下側金属バンプ１８Ａ、１８Ｂと接触していない。第３の金属ワイヤ１３をリバースボンディングするにあたって、屈曲点の高さｈ1は第３の電極パッド１２へのボンディング高さｈ2と同等もしくはそれより低くすることが好ましい。
【００２８】
ルーピングした段階では第３の金属ワイヤ１３が上方に膨らんでいるため、その上から上側金属バンプ１９を接合する（図７Ｃ）ことによって、第３の金属ワイヤ１３のループ形状およびループ高さを矯正する。上側金属バンプ１９は第３の金属ワイヤ１３を挟んで下側金属バンプ１８Ａ、１８Ｂと接合される。上側金属バンプ１９は下側金属バンプ１８と同様にして形成される。下側金属バンプ１８の高さは２０〜１００μｍになるため、第３の金属ワイヤ１３のループ高さ（中継用素子１５上での高さ）ｈ3はバンプ高さより若干高い２０〜２００μｍの範囲とすることが好ましい。また、そのような高さになるように中継用素子１５の中継用パッド１７の位置を調整することが好ましい。
【００２９】
中継用パッド１７を形成するにあって、図７Ａに示したように１個の中継用パッド１７を１個の下側金属バンプ１８に対応させて形成してもよいが、中継用パッド１７の配置はこれに限られるものではない。図８に示すように、中継用パッド１７は細分化して形成してもよい。これら中継用パッド１７はそれぞれ独立していればよく、その形状は特に限定されるものではない。図９に示すように、細分化した中継用パッド１７上に下側金属バンプ１８を形成することによって、下側金属バンプ１８の形成位置の制約が少なくなるため、金属ワイヤ１３の狭ピッチ化等に対応することが可能となる。
【００３０】
上述したように、最上段に位置する第３の半導体素子１１に接続された第３の金属ワイヤ１３のループ形状をワイヤ押え機構１６で矯正することによって、ループ高さを下げることができる。さらに、ループ高さのばらつきも軽減することができる。これらによって、樹脂封止部１４の厚さ（パッケージ厚）を低減することが可能となる。従って、１つのパッケージに収容する半導体素子数（積層数）の増加、あるいは同一の半導体素子数（積層数）におけるパッケージ厚の低減等を図ることが可能となる。
【００３１】
さらに、ループ長が長い金属ワイヤ１３はループ途中でワイヤ押え機構１６に保持されるため、ボンディング時やモールド時に発生するワイヤ曲がりを軽減することができる。例えば、トランスファー成形等を適用して樹脂封止部１４を作製する際の樹脂流によるワイヤ流れを防止することができる。これによって、異電位ワイヤ間の接触によるショート不良の発生等を抑制することが可能となる。従って、積層型半導体装置１の薄型化を図ることができるだけでなく、その製造歩留りや信頼性を高めることが可能となる。
【００３２】
次に、本発明の第２の実施形態による積層型半導体装置について、図１０を参照して説明する。図１０に示す積層型半導体装置２１は、第１の実施形態と同様に、配線基板２上に積層されて搭載された第１、第２および第３の半導体素子５、８、１１を備えている。第３の半導体素子１１は第３の電極パッド１２に加えて中継用パッド１７を有している。中継用パッド１７は電気的に独立しており、素子内配線とは接続されていない。
【００３３】
第３の電極パッド１２に接続された第３の金属ワイヤ１３の一部は、中継用パッド１７上に設けられたワイヤ押え機構１６でループ形状やループ高さが矯正されている。ワイヤ押え機構１６の具体的な構成や機能等は第１の実施形態に示した通りである。第３の半導体素子１１の電極パッド１２のうち、例えば電源用パッドは他の信号用パッドとは離れた位置に配置されている場合がある。このような電極パッド１２に接続された金属ワイヤ１３は長ループ化およびそれに基づく膨らみ形状が避けられない。
【００３４】
このような場合においても、第３の半導体素子１１上に設けられたワイヤ押え機構１６でループ形状やループ高さを矯正することによって、ループ高さの削減やワイヤ曲がりの軽減等を図ることが可能となる。ワイヤ押え機構１６は半導体素子の配置や積層構造、また電極パッドの配置等に応じて適宜に設けることができ、その配置位置は中継用素子上または半導体素子のいずれであってもよい。このようなワイヤ押え機構１６を利用することによって、配線の引き回しデザインの自由度が向上するため、積層する半導体素子の組合せ等を多様化することが可能となる。
【００３５】
図１１および図１２は第２の半導体素子８と第３の半導体素子１１との間にスペーサ２２を介在させた積層型半導体装置２１を示している。第２の半導体素子８は第３の半導体素子１１と同様に、他の電極パッドとは離れた位置に配置され、スペーサ２２による空間に基づいてワイヤボンディングが可能とされた電極パッド９を有している。このような電極パッド９に接続された金属ワイヤ１０についても、第３の半導体素子１１の電極パッド１２に接続された金属ワイヤ１３と同様に、第２の半導体素子８上に設けられたワイヤ押え機構１６でループ形状やループ高さを矯正している。
【００３６】
このように、中段に位置する半導体素子８に接続された金属ワイヤ１０についても、ワイヤ押え機構１６でループ形状を矯正することによって、ループ高さの削減やワイヤ曲がりの軽減等を図ることができる。これによって、スペーサ２２の厚さを削減することができる。スペーサ２２の厚さの削減は半導体素子の積層厚、ひいてはパッケージ厚の低減に寄与する。従って、積層型半導体装置２１の薄型化を図りつつ、その製造歩留りや信頼性を高めることが可能となる。さらに、積層する半導体素子の組合せ等を多様化することができ、各種構成や機能を有する積層型半導体装置２１を提供することが可能となる。
【００３７】
なお、本発明は上記した各実施形態に限定されるものではなく、回路基材上に複数の半導体素子を積層して搭載すると共に、回路基材と半導体素子との接続にワイヤボンディングを適用した各種構造の積層型半導体装置に適用することができる。そのような積層型半導体装置も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態による積層型半導体装置を示す平面図である。
【図２】図１に示す積層型半導体装置の断面図である。
【図３】図１に示す積層型半導体装置の一部を拡大して示す断面図である。
【図４】図１に示す積層型半導体装置におけるワイヤ押え機構を示す平面図である。
【図５】図４に示すワイヤ押え機構の正面図である。
【図６】図４に示すワイヤ押え機構の側面図である。
【図７Ａ】図４に示すワイヤ押え機構による金属ワイヤのループ矯正工程を示す図であって、下部支持体を形成した状態を示す平面図である。
【図７Ｂ】図４に示すワイヤ押え機構による金属ワイヤのループ矯正工程を示す図であって、下部支持体上に金属ワイヤを配置した状態を示す平面図である。
【図７Ｃ】図４に示すワイヤ押え機構による金属ワイヤのループ矯正工程を示す図であって、上部押圧体で金属ワイヤを押圧した状態を示す平面図である。
【図８】中継用パッドの変形例を示す平面図である。
【図９】図８に示す中継用パッドを用いたワイヤ押え機構を示す平面図である。
【図１０】本発明の第２の実施形態による積層型半導体装置を示す断面図である。
【図１１】図１０に示す積層型半導体装置の変形例を示す平面図である。
【図１２】図１１に示す積層型半導体装置の断面図である。
【符号の説明】
【００３９】
１，２１…積層型半導体装置、２…配線基板、４…接続パッド、５…第１の半導体素子、６…第１の電極パッド、７…第１の金属ワイヤ、８…第２の半導体素子、９…第２の電極パッド、１０…第２の金属ワイヤ、１１…第３の半導体素子、１２…第３の電極パッド、１３…第３の金属ワイヤ、１４…樹脂封止部、１５…中継用素子、１６…ワイヤ押え機構、１７…中継用パッド、１８…下側金属バンプ、１９…上側金属バンプ。
【図１】
2009088083.tif 000003
【図２】
2009088083.tif 000004
【図３】
2009088083.tif 000005
【図４】
2009088083.tif 000006
【図５】
2009088083.tif 000007
【図６】
2009088083.tif 000008
【図７Ａ】
2009088083.tif 000009
【図７Ｂ】
2009088083.tif 000010
【図７Ｃ】
2009088083.tif 000011
【図８】
2009088083.tif 000012
【図９】
2009088083.tif 000013
【図１０】
2009088083.tif 000014
【図１１】
2009088083.tif 000015
【図１２】
2009088083.tif 000016