(57)【要約】【課題】消費電力を低減することができる分周回路を提供する。【解決手段】論理反転回路の出力をリング状に接続したリングオシレータとして動作させ、論理反転回路をクロックドインバータで動作させる。【選択図】図１
2009194560.tif 000002
【特許請求の範囲】
【請求項１】
論理反転回路の出力をリング状に接続するリングオシレータを用いた分周回路において、
少なくとも１つの論理反転回路は、互いに相補的な関係にある第１のクロック信号及び第２のクロック信号で制御するクロックドインバータであることを特徴とする分周回路。
【請求項２】
上記クロックドインバータは、第１導電型ＭＯＳＦＥＴからなる差動対と、第２導電型ＭＯＳＦＥＴからなる差動対とを備え、差動入出力することを特徴とする請求項１記載の分周回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い周波数のクロックを低周波のクロックに変換する分周回路に関するものである。
【背景技術】
【０００２】
従来の分周回路は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを抵抗により電源に吊るす構造がほとんどであった（例えば、特許文献１参照。）。このため抵抗値と寄生容量により波形がなまってしまい、ＯＳＣ（発振）速度に追いつくために抵抗値を小さくしなくてはならなかった。
【０００３】
【特許文献１】特開２００４−２０１１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、抵抗値を小さくしても振幅が得られるようにするためには大きな電流を流さなければならず、しかも低速の入力の場合でも高速の入力に対応するための電流を常に流さなければならず、消費電力が大きくなっていた。
【０００５】
本発明は、これらの問題点を鑑みてなされたものであり、消費電力を低減することができる分周回路を提供する。
【課題を解決するための手段】
【０００６】
本発明に係る分周回路は、論理反転回路の出力をリング状に接続するリングオシレータを用いた分周回路において、少なくとも１つの論理反転回路は、互いに相補的な関係にある第１のクロック信号及び第２のクロック信号で制御するクロックドインバータであることを特徴としている。
【発明の効果】
【０００７】
本発明によれば、電流が流れるのはインバータが反転する時だけであるため、入力信号が低周波数である場合には、それに伴って消費電力を低下させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の具体的な実施の形態について、図面を参照しながら詳細に説明する。本発明の具体例として示す分周器は、論理反転回路の出力をリング状に接続するリングオシレータを用いたものである。
【０００９】
図１は、本発明の一実施形態に係る分周器の構成例を示す図である。この分周器は、３段の論理反転回路（インバータ）の出力をリング状に接続したリングオシレータを２組有している。すなわち、各リングオシレータは、互いに相補的な２つのクロック信号ＣＬＫ１，ＣＬＫ￣１で制御する第１のクロックドインバータ１ａ，１ｂと、互いに相補的な２つのクロック信号ＣＬＫ２，ＣＬＫ￣２で制御する第２のクロックドインバータ２ａ，２ｂと、インバータ３ａ，３ｂとを備え、インバータ３ａ，３ｂの出力が第１のクロックドインバータ１ａ，１ｂの入力に帰還される。ここで、入力信号ｉｎ１，ｉｎ２と出力信号ｏｕｔ１，ｏｕｔ２とは相補的な関係である。
【００１０】
クロック信号ＣＬＫ１，ＣＬＫ２は、例えば、２段のクロックドインバータの縦続接続の入力信号のＬｏｗレベルの時間を３段分の遅延時間とし、Ｈｉレベルの時間を１段分の遅延時間となるように制御する。これにより、出力信号ｏｕｔ１,ｏｕｔ２は、それぞれ入力信号ｉｎ１，ｉｎ２を２分周したものとなる。
【００１１】
また、クロック信号ＣＬＫ１，ＣＬＫ２は、互いに相補的な関係にあることが好ましい。これにより回路規模を小さくすることができる。
【００１２】
図２は、上記第１のクロックドインバータの構成例を示す図である。クロックドインバータは、第１導電型（例えばＰチャンネル）ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)Ｔ１１，Ｔ１２及び第２導電型（例えばＮチャンネル）ＭＯＳＦＥＴＴ１３，Ｔ１４の４個のＭＯＳＦＥＴが電源電圧Ｖｃｃから接地ＧＮＤに直列に接続されている。ＰチャンネルＭＯＳＦＥＴＴ１１のゲートには、逆位相のクロック信号ＣＬＫ￣１が入力され、ＮチャンネルＭＯＳＦＥＴＴ１４のゲートには、クロック信号ＣＬＫ１が入力される。また、ＰチャンネルＭＯＳＦＥＴＴ１２とＮチャンネルＭＯＳＦＥＴＴ１３とを用いてＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータを構成しており、出力のダイナミックレンジを広く確保している。
【００１３】
このクロックドインバータにおいて、クロック信号ＣＬＫ１がＨｉレベルのとき、ＰチャンネルＭＯＳＦＥＴＴ１１及びＮチャンネルＭＯＳＦＥＴＴ１４が共にオン状態となり、ＰチャンネルＭＯＳＦＥＴＴ１２とＮチャンネルＭＯＳＦＥＴＴ１３とで構成されたインバータとみなすことができる。一方、クロック信号ＣＬＫ１がＬｏｗレベルのときは、ＰチャンネルＭＯＳＦＥＴＴ１１及びＮチャンネルＭＯＳＦＥＴＴ１４が共にオフ状態となり、入力信号ｉｎ１に関わらず、出力信号ｏｕｔ１は、電源電圧Ｖｃｃ、接地ＧＮＤ双方から切り離されたハイインピーダンスの状態となる。
【００１４】
このようにリングオシレータにクロックドインバータを用いることにより、電流が流れるのはクロック信号の制御によってインバータが反転するときだけであり、低周波の入力の場合はそれに従って消費電力を低下させることができる。
【００１５】
また、分周器は、２組のリングオシレータを２つの差動入力クロックドインバータを用いて構成してもよい。図３は、差動入力クロックドインバータの構成例を示す図である。差動入力クロックドインバータは、ＰチャンネルＭＯＳＦＥＴＴ２１，Ｔ２２，Ｔ２５と、ＮチャンネルＭＯＳＦＥＴＴ２３，Ｔ２４，Ｔ２６とから構成されている。
【００１６】
ＰチャンネルＭＯＳＦＥＴＴ２１のゲートには、逆位相のクロック信号ＣＬＫ￣１が入力され、ソースには電源電圧Ｖｃｃが印加されている。また、ＮチャンネルＭＯＳＦＥＴＴ２４のゲートには、クロック信号ＣＬＫ１が入力され、ソースは接地ＧＮＤに接続されている。
【００１７】
また、一対のＰチャンネルＭＯＳＦＥＴＴ２１，Ｔ２５から差動対を構成すると共に、一対のＮチャンネルＭＯＳＦＥＴＴ２３，Ｔ２６から差動対を構成している。また、ＰチャンネルＭＯＳＦＥＴＴ２２とＮチャンネルＭＯＳＦＥＴＴ２３とを用いてＣＭＯＳインバータを構成すると共に、ＰチャンネルＭＯＳＦＥＴＴ２５とＮチャンネルＭＯＳＦＥＴＴ２６とを用いてＣＭＯＳインバータを構成している。このような差動タイプのクロックドインバータにより、差動出力信号ｏｕｔ１，ｏｕｔ２を出力することができる。
【００１８】
この差動入力クロックドインバータにおいて、クロック信号ＣＬＫ１がＨｉレベルのときは、ＰチャンネルＭＯＳＦＥＴＴ２１と、ＮチャンネルＭＯＳＦＥＴＴ２４とは、共にオン状態となり、ＰチャンネルＭＯＳＦＥＴＴ２２とＮチャンネルＭＯＳＦＥＴＴ２３とで構成されたインバータ、及びＰチャンネルＭＯＳＦＥＴＴ２５とＮチャンネルＭＯＳＦＥＴＴ２６とで構成されたインバータが同時に動作する。一方、クロック信号ＣＬＫ１がＬｏｗレベルのときは、ＰチャンネルＭＯＳＦＥＴＴ２１とＮチャンネルＭＯＳＦＥＴＴ２４とが共にオフ状態となり、入力信号ｉｎ１,ｉｎ２に関わらず、出力信号ｏｕｔ１，ｏｕｔ２は、電源電圧Ｖｃｃ、接地ＧＮＤ双方から切り離されたハイインピーダンスの状態となる。
【００１９】
このように差動入力クロックドインバータを用いて分周器を構成することにより、ＭＯＳＦＥＴの数を減少させ、回路を小型化させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る分周器の構成例を示す図である。
【図２】クロックドインバータの構成を示す図である。
【図３】差動入力クロックドインバータの構成を示す図である。
【符号の説明】
【００２１】
１ａ，１ｂ  クロックドインバータ、２ａ，２ｂ  クロックドインバータ、３ａ，３ｂ  インバータ
【図１】
2009194560.tif 000003
【図２】
2009194560.tif 000004
【図３】
2009194560.tif 000005