(57)【要約】【課題】マスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる半導体装置の製造方法を得る。【解決手段】ＧａＡｓ基板１０（半導体基板）上に半導体膜１１を形成する。半導体膜１１上にＳｉＯ２膜１５（絶縁膜）を形成し、このＳｉＯ２膜１５をパターニングする。ＳｉＯ２膜１５をマスクとして半導体膜１１をエッチングしてメサ構造１６を形成する。ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる。表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、メサ構造１６をIII―Ｖ族化合物半導体膜１７で選択的に埋め込む。【選択図】図７
2009088074.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体膜を形成する工程と、
前記半導体膜上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、
前記絶縁膜をマスクとして前記半導体膜をエッチングしてメサ構造を形成する工程と、
前記絶縁膜の表面をフッ素で終端させる工程と、
表面をフッ素で終端した前記絶縁膜をマスクとして、前記メサ構造をIII―Ｖ族化合物半導体膜で選択的に埋め込む工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記メサ構造を形成する工程において、前記半導体膜をウェットエッチング又はドライエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、
前記絶縁膜の表面をフッ素で終端させる工程と、
表面をフッ素で終端した前記絶縁膜をマスクとして、前記半導体基板上にIII―Ｖ族化合物半導体膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に半導体膜を形成する工程と、
前記半導体膜上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、
前記絶縁膜の表面をフッ素で終端させる工程と、
表面をフッ素で終端した前記絶縁膜をマスクとして、前記半導体膜上にIII―Ｖ族化合物半導体膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
前記絶縁膜の表面をフッ素で終端させる工程において、前記絶縁膜の表面をフッ素系ガスで処理することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記フッ素系ガスとして、六フッ化硫黄、四フッ化炭素、トリフルオロメタンの何れかを用いることを特徴とす請求項５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜の表面をフッ素で終端させる工程において、前記絶縁膜の表面をフッ素系溶液で処理することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【請求項８】
前記フッ素系溶液として、バッファードフッ酸又はフッ化水素酸を用いることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記III―Ｖ族化合物半導体膜として、Ａｌを含む半導体材料を用いることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
前記III―Ｖ族化合物半導体膜として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜＝１）、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜＝１）の何れかを用いることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記絶縁膜として、ＳｉＯ２又はＳｉＮを用いることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体レーザ素子や変調器などの半導体装置において、活性層へ光や電流を効率良く閉じ込めるために、メサ構造を形成して電流注入領域を限定することが多い。この場合、放熱性の向上、電気容量の低減、メサ形状の保護などの観点から、メサ構造を半導体膜で選択的に埋め込む埋込型構造を採用する場合がある。
【０００３】
このような埋込型の半導体装置の製造工程において、パターニングした絶縁膜をマスクとして半導体膜をエッチングしてメサ構造を形成し、この絶縁膜を埋め込み時のマスクとして用いてメサ構造を半導体膜で埋め込む。
【０００４】
しかし、メサ構造をIII―Ｖ族化合物半導体膜で埋め込むと、成長条件によっては絶縁膜上に結晶成長し、その後の絶縁膜除去の阻害要因となる。特に、III―Ｖ族化合物半導体膜としてＡｌＩｎＡｓやＡｌＩｎＰなどのＡｌを含む半導体材料を用いた場合、絶縁膜上での結晶成長が顕著である。また、パターニングした絶縁膜をマスクとして、半導体基板上にIII―Ｖ族化合物半導体膜を選択的に形成する場合にも、同様の問題が生じる。
【０００５】
従来は、成長温度の調整（例えば、特許文献１参照））や、ＨＣｌなどエッチング効果のあるガスを半導体材料ガスと同時に結晶成長中の反応炉へ導入すること（例えば、特許文献２参照）により、絶縁膜上にIII―Ｖ族化合物半導体膜が成長されるのを防いでいた。
【０００６】
【特許文献１】“Selective growth of InAlAs by low pressure metalorganic vapor phase epitaxy”, M. Tsuji, K. Makita, T. Takeuchi, K.Taguchi, Jornal of Crystal Growth 162 (1996) p.25.
【特許文献２】“Novel Selective area growth of AlGaAs and AlAs with HCl gas by MOVPE”,K. Shimoyama, Y. Inoue, K. Fujii, H. Gotoh, Journal of Crystal Growth 124 (1992) p.235.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来の方法では成長条件が限定されるため、埋込成長や選択成長を行うIII―Ｖ族化合物半導体膜の成長条件として適切でない場合や、成長条件が複雑になる場合があった。従って、良好な埋込成長や選択成長を行うことができないという問題があった。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的はマスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、半導体基板上に半導体膜を形成する工程と、半導体膜上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、絶縁膜をマスクとして半導体膜をエッチングしてメサ構造を形成する工程と、絶縁膜の表面をフッ素で終端させる工程と、表面をフッ素で終端した絶縁膜をマスクとして、メサ構造をIII―Ｖ族化合物半導体膜で選択的に埋め込む工程とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１０】
本発明により、マスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、本発明の実施の形態１に係る埋込型半導体レーザ素子（半導体装置）の製造方法について、図１に示すフローチャートに従って説明する。
【００１２】
まず、図２に示すように、ｐ型のＧａＡｓ基板１０（半導体基板）上に、半導体膜１１として、ｐ型の下クラッド層１２、アンドープのＭＱＷ(Multiple Quantum Well)活性層１３、ｎ型の上クラッド層１４をＭＯＰＶＥ（Metalorganic Vapor Phase Epitaxy）法により形成する（ステップＳ１）。
【００１３】
次に、図３に示すように、半導体膜１１上にＳｉＯ２膜１５（絶縁膜）を形成し、写真製版技術によりＳｉＯ２膜１５をパターニングする（ステップＳ２）。
【００１４】
次に、図４に示すように、パターニングされたＳｉＯ２膜１５をマスクとして半導体膜１１をウェットエッチングしてメサ構造１６を形成する（ステップＳ３）。
【００１５】
次に、図５に示すように、ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる（ステップＳ４）。図６は、ＳＦ６ガスでアッシング処理したか否かによるＳｉＯ２膜の表面のＸＰＳ(X-ray Photoelectron Spectroscopy)分析結果である。アッシング処理したＳｉＯ２膜の表面ではＳｉ−Ｆ結合に起因するピークが見られるため、フッ素で終端されていることがわかる。
【００１６】
次に、図７に示すように、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、メサ構造１６をIII―Ｖ族化合物半導体膜１７でＭＯＶＰＥ法により選択的に埋め込む（ステップＳ５）。その他の一般的な工程を経て、半導体レーザ素子が製造される。
【００１７】
図８は、ＳＦ６ガスを用いたアッシング処理を行った場合のメサ埋込成長後の断面ＳＥＭ(scanning electron microscope)像であり、図９は、ＳＦ６ガスを用いたアッシング処理を行わなかった場合のメサ埋込成長後の断面ＳＥＭ像である。III―Ｖ族化合物半導体膜１７は、表面をフッ素で終端したＳｉＯ２膜１５上には成長しないことがわかる。
【００１８】
本実施の形態では、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、メサ構造１６をIII―Ｖ族化合物半導体膜１７で選択的に埋め込むことにより、マスクとして用いたＳｉＯ２膜１５上にIII―Ｖ族化合物半導体膜１７を成長させることなく良好な埋込成長を行うことができる。
【００１９】
なお、本実施の形態ではメサ構造１６を形成する際に半導体膜１１をウェットエッチングしたが、メサ構造１６を形成する際に半導体膜１１をドライエッチングしてもよい。また、本実施の形態ではメサ構造１６を形成した後にＳｉＯ２膜１５の表面をフッ素で終端させる処理を実施したが、メサ構造１６を形成する前に当該処理を実施しても良い。また、本実施の形態ではIII―Ｖ族化合物半導体膜１７の結晶成長において、ＭＯＶＰＥ法を用いたが、他のエピタキシャル成長法を用いてもよい。
【００２０】
ＳｉＯ２膜１５の表面をフッ素で終端させる工程において、本実施の形態ではＳｉＯ２膜１５の表面をＳＦ６ガス（六フッ化硫黄）でアッシング処理したが、ＣＦ４（四フッ化炭素）、ＣＨＦ３（トリフルオロメタン）などの他のフッ素系ガスを用いてもよい。また、ＳｉＯ２膜１５の表面をバッファードフッ酸又はフッ化水素酸の希釈溶液などのフッ素系溶液で処理してもよい。
【００２１】
III―Ｖ族化合物半導体膜１７として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜＝１）、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜＝１）などのＡｌを含む半導体材料を一部又は全てに含む積層構造を形成する。また、本実施の形態では絶縁膜としてＳｉＯ２膜１５を用いたが、絶縁膜としてＳｉＮなど他の絶縁膜を用いてもよい。
【００２２】
本実施の形態では半導体レーザ素子の製造について示したが、本発明は、変調器、ダイオード、トランジスタ、受光素子などのあらゆる半導体素子の製造に適用することができる。
【００２３】
本実施の形態では半導体基板としてＧａＡｓ基板を用いたが、ＩｎＰ基板やＧａＮ基板を用いてもよい。ただし、III―Ｖ族化合物半導体膜１７のＡｌを含む半導体材料は、半導体基板と格子定数が合うものを選ぶ必要がある。従って、III―Ｖ族化合物半導体膜１７のＡｌを含む半導体材料として、ＧａＡｓ基板の場合はＡｌＧａＩｎＰやＡｌＧａＡｓ、ＩｎＰ基板の場合はＡｌＧａＩｎＡｓやＡｌＩｎＡｓ、ＧａＮ基板の場合はＡｌＧａＮを用いる。
【００２４】
実施の形態２．
以下、本発明の実施の形態２に係る選択成長半導体レーザ素子（半導体装置）の製造方法について、図１０に示すフローチャートに従って説明する。
【００２５】
まず、図１１に示すように、ｐ型のＧａＡｓ基板１０上にＳｉＯ２膜１５（絶縁膜）を形成し、写真製版技術によりＳｉＯ２膜１５をパターニングする（ステップＳ１１）。
【００２６】
次に、図１２に示すように、ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる（ステップＳ１２）。
【００２７】
次に、図１３に示すように、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、ＧａＡｓ基板１０上に、III―Ｖ族化合物半導体膜２０として、ｐ型の下クラッド層２１、アンドープのＭＱＷ活性層２２、ｎ型の上クラッド層２３をＭＯＶＰＥ法により選択的に形成する（ステップＳ１３）。その他の一般的な工程を経て、半導体レーザ素子が製造される。
【００２８】
本実施の形態では、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、ＧａＡｓ基板１０上にIII―Ｖ族化合物半導体膜２０を選択的に形成することにより、マスクとして用いたＳｉＯ２膜１５上にIII―Ｖ族化合物半導体膜２０を成長させることなく良好な選択成長を行うことができる。
【００２９】
なお、本実施の形態ではIII―Ｖ族化合物半導体膜２０の結晶成長において、ＭＯＶＰＥ法を用いたが、他のエピタキシャル成長法を用いてもよい。
【００３０】
ＳｉＯ２膜１５の表面をフッ素で終端させる工程において、本実施の形態ではＳｉＯ２膜１５の表面をＳＦ６ガス（六フッ化硫黄）でアッシング処理したが、ＣＦ４（四フッ化炭素）、ＣＨＦ３（トリフルオロメタン）などの他のフッ素系ガスを用いてもよい。また、ＳｉＯ２膜１５の表面をバッファードフッ酸やフッ化水素酸の希釈溶液などのフッ素系溶液で処理してもよい。
【００３１】
III―Ｖ族化合物半導体膜２０として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜＝１）、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜＝１）などのＡｌを含む半導体材料を一部又は全てに含む積層構造を形成する。また、本実施の形態では絶縁膜としてＳｉＯ２膜１５を用いたが、絶縁膜としてＳｉＮなど他の絶縁膜を用いてもよい。
【００３２】
本実施の形態では半導体レーザ素子の製造について示したが、本発明は、変調器、ダイオード、トランジスタ、受光素子などのあらゆる半導体素子の製造に適用することができる。
【００３３】
本実施の形態では半導体基板としてＧａＡｓ基板を用いたが、ＩｎＰ基板やＧａＮ基板を用いてもよい。ただし、III―Ｖ族化合物半導体膜２０のＡｌを含む半導体材料は、半導体基板と格子定数が合うものを選ぶ必要がある。従って、III―Ｖ族化合物半導体膜２０のＡｌを含む半導体材料として、ＧａＡｓ基板の場合はＡｌＧａＩｎＰやＡｌＧａＡｓ、ＩｎＰ基板の場合はＡｌＧａＩｎＡｓやＡｌＩｎＡｓ、ＧａＮ基板の場合はＡｌＧａＮを用いる。
【００３４】
実施の形態３．
以下、本発明の実施の形態３に係る選択成長半導体レーザ素子（半導体装置）の製造方法について説明する。
【００３５】
まず、図１４に示すように、ｐ型のＧａＡｓ基板１０上に半導体膜２４を形成する。そして、半導体膜２４上にＳｉＯ２膜１５（絶縁膜）を形成し、写真製版技術によりＳｉＯ２膜１５をパターニングする。
【００３６】
次に、図１５に示すように、ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる（ステップＳ１２）。
【００３７】
次に、図１６に示すように、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、半導体膜２４上に、III―Ｖ族化合物半導体膜２０として、ｐ型の下クラッド層２１、アンドープのＭＱＷ活性層２２、ｎ型の上クラッド層２３をＭＯＶＰＥ法により選択的に形成する。その他の一般的な工程を経て、半導体レーザ素子が製造される。
【００３８】
本実施の形態３は、ＧａＡｓ基板１０とIII―Ｖ族化合物半導体膜２０との間に半導体膜２４を形成する点以外は、実施の形態２と同様である。これにより、実施の形態２と同様の効果を得ることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図６】ＳＦ６ガスでアッシング処理したか否かによるＳｉＯ２膜の表面のＸＰＳ分析結果である。
【図７】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図８】ＳＦ６ガスを用いたアッシング処理を行った場合のメサ埋込成長後の断面ＳＥＭ像である。
【図９】ＳＦ６ガスを用いたアッシング処理を行わなかった場合のメサ埋込成長後の断面ＳＥＭ像である。
【図１０】本発明の実施の形態２に係る半導体装置の製造方法を説明するためのフローチャートである。
【図１１】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１２】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１３】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１４】本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図１５】本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図１６】本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００４０】
１０  ＧａＡｓ基板（半導体基板）
１１  半導体膜
１５  ＳｉＯ２膜（絶縁膜）
１６  メサ構造
１７，２０  III―Ｖ族化合物半導体膜 
【図１】
2009088074.tif 000003
【図２】
2009088074.tif 000004
【図３】
2009088074.tif 000005
【図４】
2009088074.tif 000006
【図５】
2009088074.tif 000007
【図６】
2009088074.tif 000008
【図７】
2009088074.tif 000009
【図８】
2009088074.tif 000010
【図９】
2009088074.tif 000011
【図１０】
2009088074.tif 000012
【図１１】
2009088074.tif 000013
【図１２】
2009088074.tif 000014
【図１３】
2009088074.tif 000015
【図１４】
2009088074.tif 000016
【図１５】
2009088074.tif 000017
【図１６】
2009088074.tif 000018