(57)【要約】【課題】端面での光強度密度を低減でき、端面の劣化を抑制することが可能な半導体発光素子を提供する。【解決手段】基板１０上に設けられた第１導電型の第１クラッド層１４と、第１クラッド層１４上に設けられた活性層１８と、活性層１８上に設けられ、一方向に延伸するリッジ３２を有する第２導電型の第２クラッド層２６と、リッジ３２の延伸方向に沿ってリッジ３２を挟んで第２クラッド層２６上に設けられた一対の第１電流ブロック層４と、活性層１８の発光ピーク波長において第１電流ブロック層４より大きな屈折率を有し、第２クラッド層２６の上で第１電流ブロック層４に接し、リッジの一方の端部を含む領域を挟んで対向する一対の第２電流ブロック層６とを備える。【選択図】図２
2009059933.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた第１導電型の第１クラッド層と、
該第１クラッド層上に設けられた活性層と、
該活性層上に設けられ、一方向に延伸するリッジを有する第２導電型の第２クラッド層と、
前記リッジの延伸方向に沿って前記リッジを挟んで前記第２クラッド層上に設けられた一対の第１電流ブロック層と、
前記活性層の発光ピーク波長において前記第１電流ブロック層より大きな屈折率を有し、前記第２クラッド層の上で前記第１電流ブロック層に接し、前記リッジの一方の端部を含む領域を挟んで対向する一対の第２電流ブロック層
とを備えることを特徴とする半導体発光素子。
【請求項２】
前記第２電流ブロック層は、前記発光ピーク波長において前記第２クラッド層に比べて同じか小さい屈折率を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第２電流ブロック層と前記第２クラッド層との屈折率差の絶対値が、０．４以下であることを特徴とする請求項２に記載の半導体発光素子。
【請求項４】
前記延伸方向に直交する方向において前記リッジの側壁から前記第２電流ブロック層の端までの寸法が、０．２μｍ以上であることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子。
【請求項５】
前記延伸方向における前記第２電流ブロック層の寸法が、５μｍから１００μｍの範囲であることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子。
【請求項６】
前記第１電流ブロック層が、前記発光ピーク波長において前記活性層よりも小さな屈折率を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
前記第１クラッド層と前記活性層との間に設けられた第１導電型の第１ガイド層と、
前記活性層と前記第２クラッド層との間に設けられた第２導電型の第２ガイド層
とを更に備えることを特徴とする請求項１〜６のいずれか１項に記載の半導体発光素子。
【請求項８】
前記活性層、前記第１及び第２クラッド層、並びに前記第１及び第２ガイド層が、窒化物系化合物半導体であることを特徴とする請求項７に記載の半導体発光素子。
【請求項９】
前記第１電流ブロック層が、酸化シリコン膜であることを特徴とする請求項１〜８のいずれか１項に記載の半導体発光素子。
【請求項１０】
前記第２電流ブロック層が、酸化ジルコニウム膜又は酸化チタンを含む絶縁膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体発光素子。
【請求項１１】
基板上に設けられた第１導電型の第１クラッド層と、
該第１クラッド層上に設けられた活性層と、
該活性層上に設けられ、一方向に延伸するリッジを有する第２導電型の第２クラッド層と、
前記活性層の発光ピーク波長において前記活性層よりも小さな屈折率を有し、前記リッジの延伸方向に沿って前記リッジを挟んで前記第２クラッド層上に設けられた一対の第１電流ブロック層と、
前記活性層の発光ピーク波長において、前記第１電流ブロック層より大きく、かつ前記第２クラッド層に比べて同じか小さい屈折率を有し、前記第２クラッド層の上で前記第１電流ブロック層に接し、前記リッジの一方の端部を含む領域を挟んで対向する一対の第２電流ブロック層
とを備えることを特徴とする半導体発光素子。
【請求項１２】
前記第２電流ブロック層と前記第２クラッド層との屈折率差の絶対値が、０．４以下であることを特徴とする請求項１１に記載の半導体発光素子。
【請求項１３】
前記延伸方向に直交する方向において前記リッジの側壁から前記第２電流ブロック層の端までの寸法が、０．２μｍ以上であることを特徴とする請求項１１又は１２に記載の半導体発光素子。
【請求項１４】
前記延伸方向における前記第２電流ブロック層の寸法が、５μｍから１００μｍの範囲であることを特徴とする請求項１１〜１３のいずれか１項に記載の半導体発光素子。
【請求項１５】
前記第１クラッド層と前記活性層との間に設けられた第１導電型の第１ガイド層と、
前記活性層と前記第２クラッド層との間に設けられた第２導電型の第２ガイド層
とを更に備えることを特徴とする請求項１１〜１４のいずれか１項に記載の半導体発光素子。
【請求項１６】
前記活性層、前記第１及び第２クラッド層、並びに前記第１及び第２ガイド層が、窒化物系化合物半導体であることを特徴とする請求項１５に記載の半導体発光素子。
【請求項１７】
前記第１電流ブロック層が、酸化シリコン膜であることを特徴とする請求項１１〜１６のいずれか１項に記載の半導体発光素子。
【請求項１８】
前記第２電流ブロック層が、酸化ジルコニウム膜又は酸化チタンを含む絶縁膜であることを特徴とする請求項１１〜１７のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザダイオード等の半導体発光素子に関するものであり、特に窒化物系半導体発光素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）等の窒化物系III‐V族化合物半導体はワイドバンドギャップを有する半導体である。窒化物系半導体の特徴を活かし、高輝度の紫外〜青色及び緑色発光ダイオード（ＬＥＤ）や青紫色レーザダイオード（ＬＤ）等の半導体発光素子が研究開発されている。
【０００３】
結晶成長技術やプロセス技術等の進歩により、窒化物系半導体発光素子の高光出力化が進んでいる。しかし、高光出力下においては、パルス動作であっても半導体発光素子の端面での光強度密度が増加して、端面が破壊される（例えば、非特許文献１参照。）。
【０００４】
半導体発光素子の高光出力化のためには、端面破壊に対する対策が必要である。例えば、インジウムガリウムアルミニウムリン（ＩｎＧａＡｌＰ）系ＬＤでは、端面に窓構造を施すことにより、端面での光吸収を抑制し、高光出力かつ高信頼性のＬＤを実現している。しかしながら、端面付近の量子井戸の膜厚を薄くしたり、不純物を拡散させたりすることは、窒化物系半導体においては難しい。
【０００５】
高光出力下におけるレーザ特性を改善するために、例えばＧａＮ系半導体層における光閉じ込め係数を端面付近で変化させることが提案されている（例えば、特許文献１参照。）。また、クラッド層の屈折率を端面付近で変化させることが提案されている（例えば、特許文献２参照。）。しかしながら、半導体層の光閉じ込め係数やクラッド層の屈折率を端面付近で変化させることにより、半導体層の抵抗率が変化する。その結果、活性層への注入電流密度も変化させることになり、レーザ特性に悪影響を与える。
【非特許文献１】コザキ、他（T. Kozaki et al.）、“高出力及び高波長範囲ＧａＮ系レーザダイオード（High-power and wide wavelength range GaN-based laser diodes）”、 プロシーディングズ・オブ・エス・ピー・アイ・イー（Proc. SPIE）、２００６年、第６１３３巻、ｐ．６１３３０６
【特許文献１】特開２００５−３０２８４３号公報
【特許文献２】特許第３７８６０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、端面での光強度密度を低減でき、端面の劣化を抑制することが可能な、高光出力かつ高信頼性の半導体発光素子を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の第１の態様は、（イ）基板上に設けられた第１導電型の第１クラッド層と、（ロ）第１クラッド層上に設けられた活性層と、（ハ）活性層上に設けられ、一方向に延伸するリッジを有する第２導電型の第２クラッド層と、（ニ）リッジの延伸方向に沿ってリッジを挟んで第２クラッド層上に設けられた一対の第１電流ブロック層と、（ホ）活性層の発光ピーク波長において第１電流ブロック層より大きな屈折率を有し、第２クラッド層の上で第１電流ブロック層に接し、リッジの一方の端部を含む領域を挟んで対向する一対の第２電流ブロック層とを備える半導体発光素子であることを要旨とする。
【０００８】
本発明の第２の態様は、（イ）基板上に設けられた第１導電型の第１クラッド層と、（ロ）第１クラッド層上に設けられた活性層と、（ハ）活性層上に設けられ、一方向に延伸するリッジを有する第２導電型の第２クラッド層と、（ニ）活性層の発光ピーク波長において活性層よりも小さな屈折率を有し、リッジの延伸方向に沿ってリッジを挟んで第２クラッド層上に設けられた一対の第１電流ブロック層と、（ホ）活性層の発光ピーク波長において、第１電流ブロック層より大きく、かつ第２クラッド層に比べて同じか小さい屈折率を有し、第２クラッド層の上で第１電流ブロック層に接し、リッジの一方の端部を含む領域を挟んで対向する一対の第２電流ブロック層とを備える半導体発光素子であることを要旨とする。
【発明の効果】
【０００９】
本発明によれば、端面での光強度密度を低減でき、端面の劣化を抑制することが可能な、高光出力かつ高信頼性の半導体発光素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１１】
本発明の実施の形態に係る半導体発光素子は、図１〜図３に示すように、端面発光型ＬＤである、半導体発光素子は、ｎ型（第１導電型）基板１０の上に、ｎ型バッファ層１２、ｎ型第１クラッド層１４、ｎ型第１ガイド層１６、活性層１８、ｐ型（第２導電型）第２ガイド層２０、ｐ型電子オーバーフロー防止層２２、ｐ型第３ガイド層２４、ｐ型第２クラッド層２６、及びｐ型コンタクト層２８のそれぞれを順次積層した構造である。第２クラッド層２６には、対向する第１及び第２端の間の一方向に延伸するリッジ３２が設けられる。
【００１２】
第２クラッド層２６上で、一対の第１電流ブロック層４がリッジ３２の延伸方向に沿ってリッジ３２を挟んで対向して設けられる。また、第２クラッド層２６上で第１電流ブロック層４に接して、幅Ｗ及び長さＬの一対の第２電流ブロック層６が、リッジ３２の第１及び第２端を含む領域を挟んで対向して設けられる。第１及び２電流ブロック層４、６は、それぞれ第２クラッド層２６の露出面及びリッジ３２の側面に設けられる。ここで、幅Ｗは、リッジ３２の延伸方向に直交する方向において、リッジ３２の側壁から第２電流ブロック層６の端までの寸法である。長さＬは、リッジ３２の延伸方向における第２電流ブロック層６の寸法である。なお、第１及び第２電流ブロック層４、６は、互いに側面を接して設けられるているが、第２電流ブロック層６が第１電流ブロック層４上に重なるように設けてもよい。
【００１３】
ｐ側電極４０が、リッジ３２のコンタクト層２８、第１及び第２電流ブロック層４、６の表面に設けられる。ｎ側電極４２が、基板１０の裏面に設けられる。また、第１及び第２端それぞれの端面には、保護膜３４、３６が設けられる。
【００１４】
なお、第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下の説明では、便宜上、ｎ型を第１導電型、ｐ型を第２導電型としているが、ｐ型を第１導電型、ｎ型を第２導電型としても良いことは勿論である。
【００１５】
例えば、基板１０として、［０００１］面のＧａＮ基板が用いられる。バッファ層１２として、ｎ型不純物のシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等を約２×１０18ｃｍ-3添加したＧａＮ層が用いられる。第１クラッド層１４として、膜厚が約１．５μｍで、ｎ型不純物を約１×１０18ｃｍ-3添付したＧａ0.95Ａｌ0.05Ｎ層が用いられる。第１ガイド層１６として、膜厚が約０．１μｍで、ｎ型不純物を約１×１０18ｃｍ-3添付したＧａＮ層が用いられる。なお、第１ガイド層１６として、Ｉｎ0.01Ｇａ0.99Ｎ層を用いてもよい。
【００１６】
活性層１８は、発光層である。例えば、活性層１８として、膜厚が約３．５ｎｍのアンドープＩｎ0.1Ｇａ0.9Ｎ量子井戸層と、量子井戸層を挟んで膜厚が約７ｎｍのアンドープＩｎ0.01Ｇａ0.99Ｎバリア層を交互に積層した多層量子井戸層（ＭＱＷ）である。このＭＱＷは、室温において測定されたフォトルミネッセンスのピーク波長が約４０５ｎｍである。
【００１７】
第２ガイド層２０として、膜厚が約９０ｎｍで、ｐ型不純物のマグネシウム（Ｍｇ）や亜鉛（Ｚｎ）等を約４×１０18ｃｍ-3添加したＧａＮ層が用いられる。なお、第１ガイド層１６として、膜厚が約０．１ｎｍのＩｎ0.01Ｇａ0.99Ｎ層を用いてもよい。電子オーバーフロー防止層２２として、膜厚が約１０ｎｍで、ｐ型不純物を約４×１０18ｃｍ-3添加したＧａ0.8Ａｌ0.2Ｎ層が用いられる。第３ガイド層２４として、膜厚が約５０ｎｍで、ｐ型不純物を約１×１０19ｃｍ-3添付したＧａＮ層が用いられる。
【００１８】
第２クラッド層２６として、膜厚が約０．６μｍで、ｐ型不純物を約１×１０19ｃｍ-3添付したＧａ0.95Ａｌ0.05Ｎ層が用いられる。コンタクト層２８として、として、膜厚が約６０ｎｍで、ｐ型不純物を約１×１０20ｃｍ-3添付したＧａＮ層が用いられる。
【００１９】
リッジ３２の延伸方向は、〈１−１００〉方向であり、共振器ミラーとして用いる端面である｛１−１００｝へき開面に直交する。リッジ３２は、幅が約１μｍ〜約３μｍで、高さが約０．２μｍ〜約０．６μｍである。
【００２０】
なお、括弧｛｝は面を表し、｛１−１００｝面を例にとって説明すると、｛１−１００｝面は（１−１００）の面を意味し、（１−１００）の面は（１０−１０）、（−１１００）、（−１０１０）、（０１−１０）、（０−１１０）の面と等価であり、これらの面を包括的に定義するために便宜上｛１−１００｝という表記を用いる。ここで、−（バー）はその直後の数字に付随して用いられる記号である。また、＜１−１００＞方向とは、[１−１００]の方向を意味し、[１−１００]の方向は、[１０−１０]、[−１１００]、[−１０１０]、[０１−１０]、[０−１１０]の方向と等価であり、これらの方向を包括的に定義するために便宜上＜１−１００＞という表記を用いる。
【００２１】
第１電流ブロック層４には、レーザの発光ピーク波長における屈折率が活性層１８よりも小さな膜が用いられる。リッジ３２を挟むようにリッジ３２側面及び第２クラッド層２６表面に設けられた第１電流ブロック層４により、発振したレーザ光の横モードが制御される。第１電流ブロック層４として、酸化シリコン（ＳｉＯ2）やＳｉＯ２と酸化ジルコニウム（ＺｒＯ2）との混合物の絶縁膜や、ＡｌＮやＧａＡｌＮ等の高抵抗半導体膜あるいはプロトン照射半導体膜等が用いられる。第１電流ブロック層４の膜厚は、約０．１μｍ〜約０．６μｍである。
【００２２】
例えば、活性層１８のＩｎ0.1Ｇａ0.9Ｎは、発光ピーク波長約４０５ｎｍにおいて屈折率が約２．６である。波長約４０５ｎｍにおいて、ＳｉＯ2、ＡｌＮ、及びＧａ0.8Ａｌ0.2Ｎの屈折率は、それぞれ約１．４９、２．１６、及び２．４４である。
【００２３】
なお、第１電流ブロック層４として、絶縁膜や高抵抗膜の代わりに、ＧａＮやＧａＡｌＮ等のｎ型半導体層を用いてもよい。この場合、ｎ型半導体層は、ｐｎ接合分離により電流ブロック層として機能する。
【００２４】
第２電流ブロック層６には、レーザの発光ピーク波長において第１電流ブロック層４より大きな屈折率を有する膜が用いられる。第１電流ブロック層４に対して第２電流ブロック層６の屈折率を大きくすることにより、共振器ミラーとして用いる端面においてレーザ光を広がらせて光強度密度を低減させることができる。
【００２５】
第２電流ブロック層６として、酸化ジルコニウム（ＺｒＯ2）や酸化タンタル（Ｔａ2Ｏ5）等の絶縁膜が用いられる。あるいは、第２電流ブロック層６として、酸化チタン（ＴｉＯ2）とＳｉＯ2、アルミナ（Ａｌ2Ｏ3）、窒化シリコン（Ｓｉ3Ｎ4）、酸化ハフニウム（ＨｆＯ2）、ＡｌＮ、ＺｒＯ2等との混合物の絶縁膜を用いてもよい。
【００２６】
第２電流ブロック層６が設けられた端面での光強度密度は、発光ピーク波長における第２クラッド層２６と第２電流ブロック層６との屈折率差の絶対値（以下において、「屈折率差」と称す。）Δｎ、第２電流ブロック層６の幅Ｗ、及び長さＬに依存する。図４は、長さＬを約５０μｍとして光強度密度と幅Ｗとの関係を屈折率差Δｎを変えて計算した結果である。図５は、幅Ｗを約１μｍとして光強度密度と長さＬとの関係を屈折率差Δｎを変えて計算した結果である。
【００２７】
光強度密度が小さいほど、端面でのダメージが少ない。しかし、光強度密度を下げすぎると、利得が小さくなりすぎてレーザ発振が困難になる。その結果、レーザ発振のしきい値電流の上昇を招き、ひいてはレーザ発振が起きなくなってしまう。したがって、光強度密度に関して、第２電流ブロック層６を用いない場合の約０．７〜約０．９９倍、望ましくは約０．７〜約０．９５倍の範囲とすればよい。
【００２８】
図４に示すように、第２電流ブロック層６の幅Ｗは、約０．２μｍ以上、望ましくは約０．５μｍ以上、さらに望ましくは約１μｍ以上であればよい。図５に示すように、第２電流ブロック層６の長さＬは、約５μｍ以上、約１００μｍ以下、望ましくは約２０μｍ以上、約８０μｍ以下、さらに望ましくは約４０μｍ以上、約７０μｍ以下であればよい。第２電流ブロック層６の膜厚に関しては、第１電流ブロック層４と同じように約０．１μｍ〜約０．６μｍの範囲にすればよい。
【００２９】
図４及び図５に示すように、屈折率差Δｎが、約０．４以下、望ましくは約０．３３以下、さらに望ましくは約０．０２以上、約０．２５以下、さらに望ましくは約０．０５以上、約０．１５以下となるように、第２電流ブロック層６の材料を選択すればよい。例えば、第２クラッド層２６に用いるＧａ0.95Ａｌ0.05Ｎの波長４０５ｎｍにおける屈折率は２．５２である。したがって、第２電流ブロック層６の屈折率は約２．１２〜約２．５２の間にあれば良い。具体的には、第２電流ブロック層６として、屈折率が約２．２８のＺｒＯ2を用いることができる。また、第２電流ブロック層６として、約８４％のＺｒＯ2に、屈折率が約２．９５のＴｉＯ2を約１６％混合して、屈折率を約２．３９とした膜を用いてもよい。
【００３０】
ｐ側電極４０として、例えばパラジウム／白金／金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜が用いられる。ｎ側電極として、例えばチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜が用いられる。共振器ミラーとなる端面の保護膜３４、３６として、誘電体が用いられる。例えば、保護膜３４が設けられた端面をレーザ光の出射端面とする場合、保護膜３４、３６それぞれの反射率を約１０％、及び約９５％とすることが望ましい。
【００３１】
本発明の実施の形態に係る半導体発光素子では、発光ピーク波長において、第１電流ブロック層４より大きく、第２クラッド層２６と同じか小さい屈折率を有する第２電流ブロック層６が端面を含む領域に設けてある。したがって、端面での光強度密度を低減することができる。その結果、端面の劣化を抑制することが可能な、高光出力かつ高信頼性の半導体発光素子を実現することが可能となる。
【００３２】
次に、本発明の実施の形態に係る半導体発光素子の製造方法を、図６〜図１１に示す断面図及び平面図を用いて説明する。なお、説明に使用する工程断面図には、図１に示すＡ−Ａ線に相当する断面が示されている。
【００３３】
（イ）図６に示すように、有機金属気相成長法（ＭＯＣＶＤ）等により、（０００１）面のｎ型ＧａＮ基板１０上に、ｎ型バッファ層１２、ｎ型第１クラッド層１４、ｎ型第１ガイド層１６、活性層１８、ｐ型（第２導電型）第２ガイド層２０、ｐ型電子オーバーフロー防止層２２、ｐ型第３ガイド層２４、ｐ型第２クラッド層２６、及びｐ型コンタクト層２８のそれぞれを順次成長する。
【００３４】
バッファ層１２として、Ｓｉを約２×１０18ｃｍ-3添加したｎ型ＧａＮ層を成長させる。第１クラッド層１４として、Ｓｉを約１×１０18ｃｍ-3添加したｎ型Ｇａ0.95Ａｌ0.05Ｎ層を約１．５μｍの厚さで成長させる。第１ガイド層１６として、Ｓｉを約１×１０18ｃｍ-3添加したｎ型ＧａＮ層を約０．１μｍの厚さで成長させる。バッファ層１２、第１クラッド層１４、及び第１ガイド層１６の成長温度はいずれも約１０００℃〜約１１００℃である。なお、第１ガイド層として、ｎ型Ｉｎ0.01Ｇａ0.99Ｎ層を約０．１μｍの厚さで成長させてもよい。ｎ型Ｉｎ0.01Ｇａ0.99Ｎ層の成長温度は約７００℃〜約８００℃である。
【００３５】
活性層１８として、膜厚が約３．５ｎｍのアンドープＩｎ0.1Ｇａ0.9Ｎ量子井戸層と、量子井戸層を挟んで膜厚が約７ｎｍのアンドープＩｎ0.01Ｇａ0.99Ｎバリア層を交互に積層したＭＱＷを成長させる。活性層１８の成長温度は、約７００℃〜約８００℃である。
【００３６】
第２ガイド層２０として、Ｍｇを約４×１０18ｃｍ-3添加したｐ型ＧａＮ層を約９０ｎｍの厚さで成長させる。第２ガイド層２０の成長温度は約１０００℃〜約１１００℃である。なお、第２ガイド層２０として、ｐ型Ｉｎ0.01Ｇａ0.99Ｎ層を約０．１μｍの厚さで成長させてもよい。ｐ型Ｉｎ0.01Ｇａ0.99Ｎ層の成長温度は約７００℃〜約８００℃である。
【００３７】
電子オーバーフロー防止層２２として、Ｍｇを約４×１０18ｃｍ-3添加したｐ型Ｇａ0.8Ａｌ0.2Ｎ層を約１０ｎｍの厚さで成長させる。電子オーバーフロー防止層２２の成長温度は約１０００℃〜約１１００℃である。なお、電子オーバーフロー防止層２２の成長温度を約７００℃〜約８００℃としてもよい。
【００３８】
第３ガイド層２４として、Ｍｇを約１×１０19ｃｍ-3添付したｐ型ＧａＮ層を約５０ｎｍの厚さで成長させる。第３ガイド層２４の成長温度は約１０００℃〜約１１００℃である。
【００３９】
第２クラッド層２６として、Ｍｇを約１×１０19ｃｍ-3添付したｐ型Ｇａ0.95Ａｌ0.05Ｎ層を約０．６μｍの厚さで成長させる。コンタクト層２８として、Ｍｇを約１×１０20ｃｍ-3添付したｐ型ＧａＮ層を約６０ｎｍの厚さで成長させる。
【００４０】
（ロ）図７に示すように、フォトリソグラフィ等により、コンタクト層２８の表面に｛１−１００｝方向に延伸する幅が約２μｍのストライプ状のレジスト膜５０を形成する。ドライエッチング等により、レジスト膜５０をマスクとしてコンタクト層２８及び第２クラッド層２６を選択的に除去してリッジ３２を形成する。その後、レジスト膜５０を除去する。なお、リッジ３２の断面形状は、垂直側壁を有する矩形状に限定されず、斜面側壁を有する台形状であってもよい。
【００４１】
（ハ）図８に示すように、ＣＶＤ等により、リッジ３２が形成された表面にＳｉＯ2等の第１電流ブロック層４を約０．５μｍの厚さで堆積する。
【００４２】
（ニ）図９に示すように、フォトリソグラフィ及びドライエッチング等により、第１電流ブロック層４を選択的に除去して開口部を形成する。電子サイクロトロン共鳴（ＥＣＲ）スパッタリング等により、ＺｒＯ2及びＴｉＯ2をそれぞれ約８４％及び約１６％で混合した膜を選択的に開口部に約０．５μｍの厚さで堆積して第２電流ブロック層６を形成する。第２電流ブロック層６は、共振器の両端面となる位置において、リッジ３２の両側壁からそれぞれ約１μｍの幅、及びリッジ３２の延伸方向に約５０μｍの長さを有する。
【００４３】
（ホ）図１０に示すように、フォトリソグラフィ、及びドライエッチング等により、第１及び第２電流ブロック層４、６を選択的に除去してコンタクト層２８表面を露出させる。フォトリソグラフィ、及び蒸着等により、Ｐｄ、Ｐｔ，及びＡｕをそれぞれ約０．０５μｍ、約０．０５μｍ、及び約１μｍの厚さでコンタクト層２８の表面に堆積してｐ側電極４０を形成する。
【００４４】
（ヘ）図１１に示すように、基板１０を裏面側から研磨して、厚さを約１５０μｍにする。蒸着等により、Ｔｉ、Ｐｔ、及びＡｕをそれぞれ約０．０５μｍ、約０．０５μｍ、及び約１μｍの厚さで基板１０の裏面に堆積してｎ側電極４２を形成する。ｎ側電極４２を形成後、ヘキ開により共振器を形成する。共振器長は、約６００μｍである。共振器の対向する端面に誘電体保護膜３４、３６（図１参照）をそれぞれ形成する。レーザ光の出射端面の保護膜３４の反射率を約１０％、及び出射端面に対向する端面の保護膜３６の反射率を約９５％とする。その後、約２００μｍ〜約６００μｍの幅でチップに分離する。チップをパッケージ等にマウントして図１〜図３に示した半導体発光素子が製造される。
【００４５】
このようにして製造された半導体発光素子の電流対光出力特性が評価されている。比較例として、ＳｉＯ2膜だけを電流ブロック層に用いた半導体発光素子を用いて同様の評価を行っている。電流対光出力特性は、環境温度約２５℃において、約５０ｎｓのパルス電流で測定された。
【００４６】
比較例の半導体発光素子では、パルス電流を注入していき、光出力が約５００ｍＷを超えたところで、突然光出力が０ｍＷとなった。端面における光強度密度が増加して、半導体発光素子の端面が破壊されたためである。一方、実施の形態に係る半導体発光素子では、光出力が約１０００ｍＷを超えても、動作していた。第２電流ブロック層６を端面に設けることにより実効的な窓構造が形成され、端面での光強度密度が緩和されたためである。
【００４７】
このように、実施の形態に係る半導体発光素子によれば、端面での光強度密度を低減することができる。その結果、端面の劣化を抑制して、高光出力かつ高信頼性の半導体発光素子を実現することが可能となる。
【００４８】
なお、図１２に示すように、第２電流ブロック層６をレーザ光の出射端側だけに設けてもよい。通常、レーザ光の出射端面の保護膜３４に比べて、出射端面に対向する端面の保護膜３６の反射率を高くする。このような場合、共振器内部の光強度密度は、出射端面に対向する端面に比べて出射側端面で高くなるような分布を示すことが知られている。したがって、出射端面側に第２電流ブロック層６を設けて、出射端面での光強度密度を低減させればよい。
【００４９】
（応用例）
本発明の実施の形態に係る半導体発光素子の応用例として、照明器具、液晶表示装置のバックライト、及び自動車のライト等の発光装置について説明する。
【００５０】
図１３に示すように、実施の形態の応用例に係る発光装置は、ＬＤ６０と、蛍光体６２とを備える。ＬＤ６０には、実施の形態に係る半導体発光素子が用いられる。ＬＤ６０及び蛍光体６２は実装基板７０の上に互いに離間して配置される。実装基板７０は、配線７２、７４と、反射体６４とを備える。ＬＤ６０と配線７４は、ボンディングワイヤ７６により接続される。
【００５１】
ＬＤ６０には、配線７２、７４、及びボンディングワイヤ７６を介して電力が供給される。ＬＤ６０は、レーザ光Ｌｅを蛍光体６２に向けて出射する。蛍光体６２は、ＬＤ６０から出射されたレーザ光Ｌｅを吸収して可視光Ｌｆを放出する。反射体６４は、蛍光体６２から反射体に向かって放出される可視光Ｌｆを反射する。
【００５２】
ＬＤ６０から出射される高エネルギのレーザ光Ｌｅのほとんどは、蛍光体６２で吸収される。したがって、実施の形態の応用例に係る発光装置では、高エネルギの励起光を安全に利用することができ、高輝度の可視光を出力することが可能となる。
【００５３】
（その他の実施の形態）
上記のように、本発明の第１及び第２の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施の形態及び運用技術が明らかとなろう。
【００５４】
本発明の実施の形態においては、窒化物半導体を用いた半導体発光素子を示している。しかし、他のIII‐Ｖ族化合物半導体、あるいはセレン化亜鉛（ＺｎＳｅ）、酸化亜鉛（ＺｎＯ）等のII‐VI族化合物半導体を用いた半導体発光素子であってもよい。
【００５５】
また、各種の半導体層をＭＯＣＶＤにより成長している。しかし、半導体層の成長方法はＭＯＣＶＤに限定されない。例えば、分子線エピタキシ（ＭＢＥ）等を用いることもできる。
【００５６】
また、半導体発光素子の応用例として、可視光の発光装置を示している。しかし、本発明の実施の形態に係る半導体発光素子の他の用途として、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等の光ディスク装置のピックアップ等に使用することができる。
【００５７】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態に係る半導体発光素子の一例を示す平面概略図である。
【図２】図１に示した半導体発光素子のＡ−Ａ断面を示す概略図である。
【図３】図１に示した半導体発光素子のＢ−Ｂ断面を示す概略図である。
【図４】本発明の実施の形態に係る半導体発光素子の光強度密度と第２電流ブロック層の幅との関係の一例を示す図である。
【図５】本発明の実施の形態に係る半導体発光素子の光強度密度と第２電流ブロック層の長さとの関係の一例を示す図である。
【図６】本発明の実施の形態に係る半導体発光素子の製造方法の一例を示す断面図（その１）である。
【図７】本発明の実施の形態に係る半導体発光素子の製造方法の一例を示す断面図（その２）である。
【図８】本発明の実施の形態に係る半導体発光素子の製造方法の一例を示す断面図（その３）である。
【図９】本発明の実施の形態に係る半導体発光素子の製造方法の一例を示す平面図（その４）である。
【図１０】本発明の実施の形態に係る半導体発光素子の製造方法の一例を示す断面図（その５）である。
【図１１】本発明の実施の形態に係る半導体発光素子の製造方法の一例を示す断面図（その６）である。
【図１２】本発明の実施の形態に係る半導体発光素子の他の例を示す平面概略図である。
【図１３】本発明の実施の形態の応用例に係る発光装置の一例を示す断面概略図である。
【符号の説明】
【００５９】
４…第１電流ブロック層
６…第２電流ブロック層
１０…基板
１２…バッファ層
１４…第１クラッド層
１６…第１ガイド層
１８…活性層
２０…第２ガイド層
２２…電子オーバーフロー防止層
２４…第３ガイド層
２６…第２クラッド層
２８…コンタクト層
３２…リッジ
３４…保護膜
３６…保護膜
４０…ｐ側電極
４２…ｎ側電極
【図１】
2009059933.tif 000003
【図２】
2009059933.tif 000004
【図３】
2009059933.tif 000005
【図４】
2009059933.tif 000006
【図５】
2009059933.tif 000007
【図６】
2009059933.tif 000008
【図７】
2009059933.tif 000009
【図８】
2009059933.tif 000010
【図９】
2009059933.tif 000011
【図１０】
2009059933.tif 000012
【図１１】
2009059933.tif 000013
【図１２】
2009059933.tif 000014
【図１３】
2009059933.tif 000015