(57)【要約】【課題】外付抵抗の抵抗値をもとに、出力バッファの抵抗値を調整する。【解決手段】外付抵抗と、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ１で検知し、コード生成部ＣＧ１にて、その検知結果に応じて抵抗調整用のコード信号ＰＵ１／ＰＤ１を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、各抵抗調整部の抵抗値が外付抵抗の抵抗値に合わせ込まれたコード信号ＰＵ１／ＰＤ１によって、出力バッファの抵抗値の抵抗調整を行う。【選択図】図２
2009246725.tif 000002
【特許請求の範囲】
【請求項１】
外付抵抗を接続するパッドと、
第１のコード信号に応じて抵抗値が調整される第１の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第２の第１型抵抗調整部と、
第１の補正コード信号に応じて抵抗値が調整される第３の第１型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第１の第２型抵抗調整部と、
前記第２のコード信号に応じて抵抗値が調整される第２の第２型抵抗調整部と、
前記外付抵抗と、前記第１の第１型抵抗調整部との抵抗比によって定まる第１のノードの電位を参照電位と比較し、比較結果に応じた第１のコード信号を調整し、
前記第１のコード信号に基づく第１の補正コードを調整し、
前記第２の第１型抵抗調整部と前記第３の第１型抵抗調整部との合成抵抗と、前記第１の第２型抵抗調整部と前記第２の第２型抵抗調整部との合成抵抗とによって定まる第２のノードの電位を参照電位と比較し、比較結果に応じた第２のコード信号を調整する、コード生成部と、を備える半導体装置。
【請求項２】
外付抵抗を接続するパッドと、
第１のコード信号に応じて抵抗値が調整される第１の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第２の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第３の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第４の第１型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第１の第２型抵抗調整部と、
第３のコード信号に応じて抵抗値が調整される第２の第２型抵抗調整部と、
前記第３のコード信号に応じて抵抗値が調整される第３の第２型抵抗調整部と、
第４のコード信号に応じて抵抗値が調整される第５の第１型抵抗調整部と、
前記外付抵抗と、前記第１の第１型抵抗調整部との抵抗比によって定まる第１のノードの電位を参照電位と比較し、比較結果に応じた第１のコード信号を調整し、
前記第２の第１型抵抗調整部と、前記第１の第２型抵抗調整部との抵抗比によって定まる第２のノードの電位を参照電位と比較し、比較結果に応じた第２のコード信号を調整し、
前記第３の第１型抵抗調整部と前記第４の第１型抵抗調整部との合成抵抗と、前記第２の第２型抵抗調整部との抵抗比によって定まる第３のノードの電位を参照電位と比較し、比較結果に応じた第３のコード信号を調整し、
前記第５の第１型抵抗調整部と、前記第４の第２型抵抗調整部との抵抗比によって定まる第４のノードの電位を参照電位と比較し、比較結果に応じた第４のコード信号を調整するコード生成部と、を備える半導体装置。
【請求項３】
外付抵抗を接続するパッドと、
第１のコード信号に応じて抵抗値が調整される第１の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第２の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第３の第１型抵抗調整部と、
第１の補正コード信号に応じて抵抗値が調整される第４の第１型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第１の第２型抵抗調整部と、
前記第２のコード信号に応じて抵抗値が調整される第２の第２型抵抗調整部と、
第３のコード信号に応じて抵抗値が調整される第３の第２型抵抗調整部と、
第２の補正コード信号に応じて抵抗値が調整される第４の第２型抵抗調整部と、
第４のコード信号に応じて抵抗値が調整される第５の第１型抵抗調整部と、
前記外付抵抗と、前記第１の第１型抵抗調整部との抵抗比によって定まる第１のノードの電位を参照電位と比較し、比較結果に応じた前記第１のコード信号を調整し、
前記第１のコード信号に基づく前記第１の補正コードを調整し、
前記第２の第１型抵抗調整部と、前記第１の第２型抵抗調整部との抵抗比によって定まる第２のノードの電位を参照電位と比較し、比較結果に応じた第２のコード信号を調整し、
前記第２のコード信号に基づく前記第２の補正コードを調整し、
前記第３の第１型抵抗調整部と前記第４の第１型抵抗調整部との合成抵抗と、前記第３の第２型抵抗調整部との抵抗比によって定まる第３のノードの電位を参照電位と比較し、比較結果に応じた前記第３のコード信号を調整し、
前記第５の第１型抵抗調整部と、第２の第２型抵抗調整部と前記第４の第２型抵抗調整部との合成抵抗との抵抗比によって定まる第４のノードの電位を参照電位と比較し、比較結果に応じた前記第４のコード信号を調整するコード生成部と、を備える半導体装置。
【請求項４】
外付抵抗を接続するパッドと、
第１のコード信号に応じて抵抗値が調整される第１の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第２の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第３の第１型抵抗調整部と、
第１の補正コード信号に応じて抵抗値が調整される第４の第１型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第１の第２型抵抗調整部と、
前記第２のコード信号に応じて抵抗値が調整される第２の第２型抵抗調整部と、
第３のコード信号に応じて抵抗値が調整される第３の第２型抵抗調整部と、
第４のコード信号に応じて抵抗値が調整される第５の第１型抵抗調整部と、
前記外付抵抗と、前記第１の第１型抵抗調整部との抵抗比によって定まる第１のノードの電位を参照電位と比較し、比較結果に応じた第１のコード信号を調整し、
前記第１のコード信号に基づく第１の補正コードを調整し
前記第２の第１型抵抗調整部と、前記第２の第１型抵抗調整部との抵抗比によって定まる第２のノードの電位を参照電位と比較し、比較結果に応じた第２のコード信号を調整し、
前記第３の第１型抵抗調整部と前記第４の第１型抵抗調整部との合成抵抗と、前記第３の第２型抵抗調整部との抵抗比によって定まる第３のノードの電位を参照電位と比較し、比較結果に応じた第３のコード信号を調整し、
前記第５の第１型抵抗調整部と、前記外付抵抗と前記第１の第２型抵抗調整部との合成抵抗との抵抗比によって定まる第４のノードの電位を参照電位と比較し、比較結果に応じた第４のコード信号を調整するコード生成部と、を備える半導体装置。
【請求項５】
外付抵抗を接続するパッドと、
第１のコード信号に応じて抵抗値が調整される第１の第１型抵抗調整部と、
前記第１のコード信号に応じて抵抗値が調整される第２の第１型抵抗調整部と、
第１の補正コード信号に応じて抵抗値が調整される第３の第１型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第１の第２型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第２の第２型抵抗調整部と、
第２のコード信号に応じて抵抗値が調整される第３の第２型抵抗調整部と、
第３のコード信号に応じて抵抗値が調整される第４の第２型抵抗調整部と、
第４のコード信号に応じて抵抗値が調整される第４の第１型抵抗調整部と、
前記外付抵抗と、前記第１の第１型抵抗調整部との抵抗比によって定まる第１のノードの電位を参照電位と比較し、比較結果に応じた第１のコード信号を調整し、
前記第１のコード信号に基づく第１の補正コードを調整し
前記第２の第１型抵抗調整部と前記第３の第１型抵抗調整部との合成抵抗と、前記第２の第２型抵抗調整部と前記第３の第２型抵抗調整部との合成抵抗との抵抗比によって定まる第２のノードの電位を参照電位と比較し、比較結果に応じた第２のコード信号を調整し、
前記第２の第１型抵抗調整部と前記第３の第１型抵抗調整部との合成抵抗と、前記第４
の第２型抵抗調整部との抵抗比によって定まる第３のノードの電位を参照電位と比較し、比較結果に応じた第３のコード信号を調整し、
前記第４の第１型抵抗調整部と、前記外付抵抗と前記第１の第２型抵抗調整部との合成抵抗との抵抗比によって定まる第４のノードの電位を参照電位と比較し、比較結果に応じた第４のコード信号を調整するコード生成部と、を備える半導体装置。
【請求項６】
前記第１型の抵抗調整部は、Ｐチャネル型ＭＯＳトランジスタと抵抗素子を直列に接続した抵抗調整素子が並列に複数接続され、前記対応するそれぞれのコード信号に応じてＰチャネル型ＭＯＳトランジスタがオン／オフ制御され抵抗値が調整され、
前記第２型の抵抗調整部は、Ｎチャネル型ＭＯＳトランジスタと抵抗素子を直列に接続した抵抗調整素子が並列に複数接続され、前記対応するそれぞれのコード信号に応じてＮチャネル型ＭＯＳトランジスタがオン／オフ制御され抵抗値が調整される、請求項１から請求項５のいずれかに記載の半導体装置。
【請求項７】
前記コード生成部にて調整される各コード信号に応じて抵抗値が調整される出力ドライバをさらに有する請求項１から請求項６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インピーダンスの調整が可能な出力バッファを備えた半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置間のデータ通信が高速化しており、高速通信時に発生する反射ノイズを低減させる必要がある。そのため、出力バッファのインピーダンスを外部接続の抵抗値に対して調整するインピーダンス調整方法が開発されている。
【０００３】
例えば、特許文献１（特開２０００−１８３７１８号公報）においては、出力バッファのインピーダンスを精度良く外付け抵抗の抵抗値に合わせ込む方法が示されている。
【０００４】
特許文献１の図１においては、プルダウン用出力バッファのインピーダンスは、プルダウン用カウンタがプルダウン用ダミーバッファのインピーダンスを構成する複数のトランジスタのオン／オフ制御によりその合計チャネル幅を調整して外付け抵抗の抵抗値に合わせた際の情報を用いて、外付け抵抗値の整数倍に合わせ込まれる。また、プルアップ用出力バッファのインピーダンスは、プルアップ用カウンタがプルアップ用ダミーバッファのインピーダンスに合わせた際の情報を用いて、外付け抵抗値の整数倍に合わせ込まれる。なお、プルアップ用カウンタによるプルアップ用ダミーバッファのインピーダンスの合わせこみは、プルダウン用カウンタの合わせこみ動作の情報を利用する。
【０００５】
また、例えば特許文献２（特開２００６−３１９９６８号公報）においては、プルアップ素子とプルダウン素子との間の抵抗ミスマッチを減らすことができるインピーダンス制御回路およびその制御方法が示されている。
【０００６】
具体的には、プルアップ及びプルダウン制御コードデータの量子化エラーを補償するために、出力ドライバ内に補償ユニットを備えることによってプルアップ素子とプルダウン素子との間の抵抗ミスマッチを減らしている。
【０００７】
【特許文献１】特開２０００−１８３７１８号公報
【特許文献２】特開２００６−３１９９６８号公報
【特許文献３】特開２００４−３２０７０号公報
【特許文献４】特開平１１−２７１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１における出力バッファのインピーダンスはそれぞれ、プルダウン用カウンタがプルダウン用ダミーバッファをインピーダンス外付け抵抗の抵抗値に合わせ込んだ抵抗値の整数倍に限定される。
【０００９】
さらに、複数のトランジスタのオン／オフ制御によりその合計チャネル幅を調整し合わせ込みをするため、トランジスタのチャネル幅のばらつきが出力バッファのインピーダンスの調整に影響し、インピーダンスに誤差が生じる。
【００１０】
また、特許文献２では量子化エラーの補償を目的として、出力ドライバ内に補償ユニットを配置するため回路面積が大きくなる。
【００１１】
それゆえ、この発明の目的は、外付抵抗を基に抵抗値の抵抗調整を可能とするインピーダンスの調整方法およびインピーダンスの調整が可能な出力バッファを備えた半導体装置を提供することである。
【００１２】
また、この発明の他の目的は、１つの外付抵抗を基に２種類の抵抗値の抵抗調整を可能とするインピーダンスの調整方法およびインピーダンスの調整が可能な出力バッファを備えた半導体装置を提供することである。
【００１３】
さらに、この発明の他の目的は、外付抵抗値と抵抗調整後の抵抗値との誤差を低減したインピーダンスの調整方法およびインピーダンスの調整が可能な出力バッファを備えた半導体装置を提供することである。
【００１４】
さらに、この発明の他の目的は、低面積な回路構成によってインピーダンスの調整が可能な出力バッファを備えた半導体装置を提供することである。
【課題を解決するための手段】
【００１５】
本発明の一実施例によれば、この発明に係る半導体装置において外部抵抗と、各抵抗調整部との抵抗比による電位をコード生成部で検知し、コード生成部にて、その検知結果に応じて抵抗調整用のコード信号を調整し、各抵抗調整部の抵抗値を外付抵抗に合わせこむ。さらに、各抵抗調整部の抵抗値が外付抵抗の抵抗値に合わせ込まれたコード信号によって、出力バッファの抵抗値の抵抗調整を行う。
【発明の効果】
【００１６】
上記実施例の半導体装置によれば、出力バッファの抵抗値を、コード信号を用いて調整することにより、外付抵抗の抵抗値に合わせこむことが可能となる。
【発明を実施するための最良の形態】
【００１７】
ＤＤＲ等の高速ＩＦでは、データ転送時に発生するノイズ・反射等を抑制するため出力ドライバインピーダンス(出力抵抗)と、その伝送線路に接続されたターミネーション抵抗とのインピーダンスマッチングをとる必要がある。しかし、実使用ではＰＶＴ変動(プロセス・電圧・温度)によりチップ側の出力ドライバのインピーダンスが変動しマッチングがとれず、ノイズ・反射の原因になってしまう。キャリブレーション回路は、ＰＶＴ変動にかかわらず出力ドライバのインピーダンスを一定にするため外付抵抗と同じ抵抗値の内部参照抵抗を生成し、比較して抵抗値が外付抵抗値と同じになるよう制御信号を出力する。
【００１８】
図１に本発明に係る半導体装置ＳＤの概略図を示す。半導体装置ＳＤは外付抵抗ＥＲをもとにインピーダンス調整部ＩＡＣにて外付抵抗ＥＲと同じ抵抗値の内部参照抵抗を生成する。このとき、内部参照抵抗の抵抗値はインピーダンス調整部ＩＡＣにて生成する各コード信号（ＰＭＯＳＣＯＤＥ，ＮＭＯＳＣＯＤＥ）を調整して外付抵抗ＥＲの抵抗値に合わせ込んでいく。
【００１９】
さらに内部参照抵抗の抵抗値が外付抵抗ＥＲの抵抗値に合わせこまれたときの各コード信号を用いて、出力ドライバＤＲを構成する各出力抵抗ＯＲ１−ＯＲ２の抵抗値を外付抵抗ＥＲの抵抗値と同じになるように調整する。
【００２０】
ここで、内部参照抵抗および各出力抵抗ＯＲ１−ＯＲ２は例えば、抵抗素子とＭＯＳトランジスタを直列に接続した構成を１ペア（抵抗調整素子）とし、複数のペアを並列に接続した構成である。このＭＯＳトランジスタのオン／オフを、コード信号を用いて切り替えることによってその抵抗値を調整する。なお、以後の実施の形態においては、出力ドライバＤＲは省略し、インピーダンス調整部ＩＡＣを中心に説明していく。
【００２１】
実施の形態１．
図２に、実施の形態１に係る半導体装置ＳＤ１の概略図を示す。半導体装置ＳＤ１は、インピーダンス調整部ＩＡＣ１と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ１は、外付抵抗を接続するパッドＰＡＤ１、各抵抗調整部ＲＡ１−１ａ，ＲＡ１−２ａ，ＲＡ１−２ｂおよびコード生成部（コード調整部）ＣＧ１から構成される。
【００２２】
本実施の形態においては、コード生成部ＣＧ１にて外付抵抗（外部抵抗、参照抵抗）ＥＲと抵抗調整部ＲＡ１−１ａとの抵抗比によって定まるノードＮＤ１の電位を参照電位と比較し、比較結果に応じたコード信号（プルアップコードＰＵ１）を生成し、コード信号に応じて各抵抗調整部の抵抗値調整を行う。また、抵抗調整部ＲＡ１−２ａの抵抗値は抵抗調整部ＲＡ１−１ａの抵抗値の調整に用いたコード信号を用いて抵抗調整を行う。さらに、抵抗調整部ＲＡ１−２ｂの抵抗値はコード信号（プルダウンコードＰＤ１）をもとに抵抗調整を行う。プルダウンコードＰＤ１は、コード生成部ＣＧ１において抵抗調整部ＲＡ１−２ａと抵抗調整部ＲＡ１−２ｂとの抵抗比によって定まるノードＮＤ２の電位と参照電位との比較結果に応じて生成される。
【００２３】
このように設定されるコード信号を用いて、出力ドライバの抵抗値を調整する（図１参照）。次に具体的な各回路構成および動作について説明する。
【００２４】
図３に第１型の抵抗調整部ＲＡ−ａの構成を示す。図２に示す抵抗調整部ＲＡ１−１ａ，ＲＡ１−２ａが第１型の抵抗調整部ＲＡ−ａの構成である。ここでは一例として、第１型の抵抗調整部ＲＡ−ａを７ビットの構成で示す。以後、説明がなくともＲＡｘ−ｙａ，ＲＡｘ−ｙａｚ（ｘ，ｙ，ｚは自然数）と記載の抵抗調整部は第１型の抵抗調整部ＲＡ−aに該当する。
【００２５】
第１型の抵抗調整部ＲＡ−ａは、電源電圧ＶＤＤとノードＮＤ−ａ１との間に接続されるＰチャネルＭＯＳトランジスタＰＴ０−ＰＴ６（ＰＴｎとも示す）と抵抗素子ＰＲ０−ＰＲ６（ＰＲｎとも示す）の組み合わせを１ペアとして、７ペア（７Ｂｉｔ）を有する。ノードＮＤ−ａ１は、図１の抵抗調整部ＲＡ１−１ａであればノードＮＤ１に、抵抗調整部ＲＡ１−２ａであればノードＮＤ２に接続される。また、プルアップコードＰＵ１を受けて各ＰチャネルＭＯＳトランジスタＰＴｎに対してオン/オフの駆動をするプリドライバ回路ＰＤＣ１を備えている。
【００２６】
第１型の抵抗調整部ＲＡ−ａはノードＮＤ−２ａから入力されるプルアップコードＰＵ１によって抵抗値が調整される。このプルアップコードＰＵ１は、プリドライバ回路ＰＤＣ１により対応の各ビットに入力される。なお、ＢａｓｅのＰチャネルＭＯＳトランジスタＰＴ６は常にオンと設定し、プルアップコードＰＵ１は６ビットとした場合を説明する。
【００２７】
第１型の抵抗調整部ＲＡ−ａにおける抵抗調整は、ｂｉｔ[０］−ｂｉｔ［５］の６ｂｉｔに入力されるプルアップコードＰＵ１（ＰＵ〈０〉−ＰＵ〈５〉）によって、対応するＰチャネルＭＯＳトランジスタＰＴ０−ＰＴ５をビット毎にオン/オフさせることで行う。なおここでは、プルアップコードＰＵ〈６〉が入力されるＢａｓｅのビット（ＰチャネルＭＯＳトランジスタＰＴ６）は、常にオンさせる。
【００２８】
例えば、各ビットｂｉｔ[０］−ｂｉｔ［５］に入力されるプルアップコードＰＵ〈０〉−ＰＵ〈５〉がハイレベルであれば、各ＰチャネルＭＯＳトランジスタＰＴ０−ＰＴ５がオフとなり、Ｂａｓｅビットのみの抵抗値となる。一方、各ビットｂｉｔ[０］−ｂｉｔ［５］に入力されるプルアップコードＰＵ〈０〉−ＰＵ〈５〉がローレベルであれば、各ＰチャネルＭＯＳトランジスタＰＴ０−ＰＴ５がオンとなり、各ビットにおける抵抗の合成抵抗値となる。
【００２９】
使用するＰチャネルＭＯＳトランジスタＰＴｎのゲート長はプロセス変動及びＥＳＤを考慮したサイズを用い、抵抗素子ＰＲｎはプロセス変動・温度依存性ができるだけ小さい素子を用いる。なおここでは、プルアップコードＰ〈ｎ〉が０のときにＰチャネルＭＯＳトランジスタＰＴｎがオフ、プルアップコードＰ〈ｎ〉が１のときにＰチャネルＭＯＳトランジスタＰＴｎがオンとした。
【００３０】
図４にプルアップコードＰＵ１と第１の抵抗調整部ＲＡ１（抵抗調整部Ｒ１−１ａ）を構成するＰチャネルＭＯＳトランジスタＰＴｎと抵抗素子ＰＲｎとの各ペアの合成抵抗値との関係をグラフに示す。横軸はプルアップコードＰＵ１、縦軸は抵抗値をそれぞれ示している。
【００３１】
図１に示すインピーダンス調整部ＩＡＣでは、外付抵抗ＥＲの抵抗値と半導体装置ＳＤ１内部にある第１の抵抗調整部ＲＡ１（ＰチャネルＭＯＳトランジスタＰＴｎと抵抗素子ＰＲｎ）のプルアップコードＰＵ１を小から大（図４中ａ→ｂ→ｃ→ｄ→ｅ→ｆ→ｇ）に変更させた場合の抵抗値とを比較し、抵抗調整部ＲＡ１の抵抗値が外付抵抗ＥＲの抵抗値よりも最初に小さくなった時点（図中ｅ）で検知信号を出力する。この時のコードが目標のプルアップコードとなる。
【００３２】
また、ＰチャネルＭＯＳトランジスタＰＴｎと抵抗素子ＰＲｎの組み合わせは、図４に示すように連続性（単調性）があるようにサイズ調整を行う。
【００３３】
第１の抵抗調整部ＲＡ１において、上述の抵抗調整を行っているときに、第２の抵抗調整部ＲＡ２（抵抗調整部ＲＡ１−２ａ）においても同様の抵抗調整が行われる。第２の抵抗調整部ＲＡ２は、第１の抵抗調整部ＲＡ１と同様の構成を有しており、また同一のプルアップコードＰＵ＜６：０＞を受けて、外付抵抗ＥＲの抵抗値に合わせこまれる。
【００３４】
図５に第２型の抵抗調整部ＲＡ−ｂの構成を示す。図２に示す抵抗調整部ＲＡ１−２ｂが第２型の抵抗調整部ＲＡ−ｂの構成である。ここでは一例として、第１の抵抗調整部ＲＡ−ｂを７ビットの構成で示す。以後、説明がなくともＲＡｘ−ｙｂ，ＲＡｘ−ｙｂｚ（ｘ，ｙ，ｚは自然数）と記載の抵抗調整部は第２型の抵抗調整部ＲＡ−ｂに該当する。
【００３５】
第２型の抵抗調整部ＲＡ−ｂは、基準電圧ＧＮＤとノードＮＤ−ｂ２との間に接続されるＮチャネルＭＯＳトランジスタＮＴ０−ＮＴ６（ＮＴｎとも示す）と抵抗素子ＮＲ０−ＮＲ６（ＮＲｎとも示す）それぞれの組み合わせを１ペアとして、７ペア（７Ｂｉｔ）を持つ。また、プルダウンコードＰＤを受けて各ＮチャネルＭＯＳトランジスタＮＴｎに対してオン/オフの駆動をするプリドライバ回路ＰＤＣ２を備えている。
【００３６】
この第２型の抵抗調整部ＲＡ−ｂにおける抵抗調整は、ｂｉｔ[５］〜ｂｉｔ［０］の６ｂｉｔのプルダウンコードによりＮチャネルＭＯＳトランジスタＮＴ０−ＮＴ５をビット毎にオン/オフさせることで行う。Ｂａｓｅのビット（ＮチャネルＭＯＳトランジスタＮＴ６）は常にオンさせる。つまりプルダウンコードＰＤ１が０の時はＢａｓｅビットのみの抵抗値となる。また、使用するＮチャネルＭＯＳトランジスタＮＴｎのゲート長はプロセス変動及びＥＳＤを考慮したサイズを用い、抵抗素子ＮＲｎはプロセス変動・温度依存性ができるだけ小さい素子を用いる。
【００３７】
図６にプルダウンコードＰＤ１と第２型の抵抗調整部ＲＡ−ｂを構成するＮチャネルＭＯＳトランジスタＮＴｎと抵抗素子ＮＲｎとの各ペアの合成抵抗値との関係をグラフに示す。横軸はプルダウンコードＰＤ１、縦軸は抵抗値をそれぞれ示している。
【００３８】
図２に示すインピーダンス調整部ＩＡＣ１では、プルアップコードＰＵ１を受けて生成した抵抗値（第１の抵抗調整部ＲＡ１および第２の抵抗調整部ＲＡ２の抵抗値）と第３の抵抗調整部ＲＡ３（抵抗調整部ＲＡ１−２ｂ）とのプルダウンコードＰＤ１を小から大（図５中ａ→ｂ→ｃ→ｄ→ｅ→ｆ→ｇ）に変更させた場合の抵抗値とを比較し、抵抗調整部ＲＡ３の抵抗値がプルアップコードＰＵ１を受けて生成した抵抗値よりも最初に小さくなった時点（ｅの時点）で検知信号を出力する。この時のコードが目標のプルダウンコードとなる。
【００３９】
また、ＮチャネルＭＯＳトランジスタＮＴｎと抵抗素子ＮＲｎの組み合わせは、図６に示すように連続性（単調性）があるようにサイズ調整を行う。
【００４０】
図７にコード生成部ＣＧ１の構成を示す。コード生成部ＣＧ１は、第１のノードＮＤ１の電位と基準電位発生回路ＲＶＧにおいて生成される参照電位ＶＲＥＦとを比較する第１の比較回路Ｃ１と、第２のノードＮＤ２の電位と基準電位発生回路ＲＶＧにおいて生成される参照電位ＶＲＥＦとを比較する第２の比較回路Ｃ２を有する。また、第１の比較回路Ｃ１の比較結果に応じてプルアップコードＰＵ１を調整する第１の論理回路ＬＣ１と、第２の比較回路Ｃ２の比較結果に応じてプルダウンコードＰＤ１を調整する第２の論理回路ＬＣ２とをさらに有する。この第１の論理回路ＬＣ１は例えば、比較結果に応じてプルアップコードＰＵ１に１加算／１減算する演算機能を持った回路を使用する。また、プルアップコードＰＵ１の経路にはインバータＩＮＶが、プルダウンコードＰＤ１の経路にはバッファＢＵが挿入されている。これは、各論理回路から出力された信号を、抵抗調整部を構成する各トランジスタの型（Ｐチャネル型／Ｎチャネル型）に合わせた信号レベルにするためである。以後のインバータ、バッファ回路に関しても同様の目的である。
【００４１】
第１の比較回路Ｃ１および第１の論理回路ＬＣ１によって生成されるプルアップコードＰＵ１によって、第１の抵抗調整部ＲＡ１と第２の抵抗調整部ＲＡ２の抵抗値が外付抵抗ＥＲの抵抗値に合わせこまれる。また、第２の比較回路Ｃ２および第２の論理回路ＬＣ２によって生成されるプルダウンコードＰＤ１によって、第３の抵抗調整部ＲＡ３の抵抗値がプルアップコードＰＵ１によって調整された抵抗値に合わせこまれる。このときのプルアップコードＰＵ１およびプルダウンコードＰＤ１を用いて、出力バッファの抵抗値を調整することによって、外付抵抗の抵抗値に合わせこむことが可能となる。
【００４２】
実施の形態１によれば、外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ１で検知し、コード生成部ＣＧ１にて、その検知結果に応じて抵抗調整用のコード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、各抵抗調整部の抵抗値が外付抵抗ＥＲの抵抗値に合わせ込まれたコード信号によって、出力バッファの抵抗値の抵抗調整を行う。このことにより出力バッファの抵抗値を調整することによって、外付抵抗の抵抗値に合わせこむことが可能となる。
【００４３】
実施の形態２．
図８に、実施の形態２に係る半導体装置ＳＤ２の概略図を示す。半導体装置ＳＤ２は、インピーダンス調整部ＩＡＣ２と外付抵抗ＥＲから構成される。また半導体装置ＳＤ２は、抵抗調整部ＲＡ２−１ａ，ＲＡ２−２ａ，ＲＡ２−２ｂ，ＲＡ２−３ａ，ＲＡ２−３ｂおよびコード生成部ＣＧ２から構成される。
【００４４】
実施の形態１のインピーダンス調整部ＩＡＣ１においては、抵抗調整回路部ＲＡ１−１ａ，ＲＡ１−２ａのプルアップコードＰＵ１による抵抗値の階調精度により、外付抵抗ＥＲの抵抗値との誤差が生じる。その誤差をもった抵抗調整回路部ＲＡ１−２ａの抵抗値に対して抵抗調整回路ＲＡ１−２ｂで抵抗値を合わせこむ。抵抗調整回路ＲＡ１−２ｂについてもプルダウンコードＰＤ１による抵抗値の階調精度により、抵抗調整回路部ＲＡ１−２ａの抵抗値との誤差が生じる。よって最終的に抵抗調整回路ＲＡ１−２ｂの抵抗値と外付抵抗ＥＲの抵抗値との誤差が大きくなり、結果として外付抵抗ＥＲと抵抗調整後の抵抗値との誤差が大きくなる。そこで、本実施の形態のインピーダンス調整部ＩＡＣ２では、実施の形態１における抵抗値の調整誤差を改善させる。
【００４５】
本実施の形態においては、コード生成部ＣＧ２にて外付抵抗（外部抵抗、参照抵抗）ＥＲと抵抗調整部ＲＡ２−１ａとの抵抗比によって定まるノードＮＤ２−１の電位を参照電位と比較し、比較結果に応じたコード信号（プルアップコードＰＵ２）を生成し、コード信号に応じて各抵抗調整部の抵抗値調整を行う。また、抵抗調整部ＲＡ２−２ａの抵抗値は抵抗調整部ＲＡ２−１ａの抵抗値の調整に用いたコード信号（プルアップコードＰＵ）を用いて抵抗調整を行う。一方、抵抗調整部ＲＡ２−３ａにはプルアップコードＰＵ２から１減算した補正コードＣＣ２が与えられる。
【００４６】
図９にプルアップコードＰＵ２と補正コードＣＣ２の関係を示す。抵抗調整部ＲＡ２−１ａの抵抗値が外付抵抗値よりも小さくなったときのコードが目標のプルアップコードとなるので、抵抗調整部ＲＡ２−２ａの抵抗値は外付抵抗値よりも小さくなる。一方、アップコードから1減算した補正コードＣＣを与える抵抗調整部ＲＡ２−３ａの抵抗値は外付抵抗値よりも大きくなる。よって、抵抗調整部ＲＡ２−２ａの抵抗値と抵抗調整部ＲＡ２−３ａの抵抗値とを並列接続による合成抵抗値にすることで、外付け抵抗値ＥＲとの誤差を小さくすることが可能である。
【００４７】
さらに、抵抗調整部ＲＡ２−２ｂ，ＲＡ２−３ｂの抵抗値はコード信号（プルダウンコードＰＤ２）をもとに抵抗調整を行う。プルダウンコードＰＤ２は、コード生成部ＣＧ２において抵抗調整部ＲＡ２−２ａと抵抗調整部ＲＡ２−３ａの合成抵抗値と、抵抗調整部ＲＡ２−２ｂの抵抗値と抵抗調整部ＲＡ２−３ｂとの合成抵抗値との比によって定まるノードＮＤ２−２の電位と参照電位との比較結果に応じて生成される。
【００４８】
図１０にコード生成部ＣＧ２の構成を示す。コード生成部ＣＧ２は、第１のノードＮＤ２−１の電位と基準電位発生回路ＲＶＧにおいて生成される参照電位ＶＲＥＦとを比較する第１の比較回路Ｃ１と、第２のノードＮＤ２−２の電位と基準電位発生回路ＲＶＧにおいて生成される参照電位ＶＲＥＦとを比較する第２の比較回路Ｃ２を有する。また、第１の比較回路Ｃ１の比較結果に応じてプルアップコードＰＵ２を調整する第１の論理回路ＬＣ２−１と、第２の比較回路Ｃ２の比較結果に応じてプルダウンコードＰＤ２を調整する第２の論理回路ＬＣ２−２とをさらに有する。また、プルアップコードＰＵ２、補正コードＣＣ２の経路にはインバータＩＮＶ２−１，ＩＮＶ２−２が、プルダウンコードＰＤ２の経路にはバッファＢＵ２が挿入されている。
【００４９】
また第１の論理回路ＬＣ２−１は、プルアップコードＰＵ２から１減算した補正コードＣＣ２も生成する。この第１の論理回路ＬＣ２−１は例えば、比較結果に応じて、プルアップコードに１加算１／減算し、また補正コード生成として、プルアップコードに対して１減算させる演算機能を持った回路を使用する。
【００５０】
ここで、抵抗調整部ＲＡ２−１ａ，ＲＡ２−２ａ、ＲＡ２−３ａは第１型の抵抗調整部ＲＡ−ａの構成、抵抗調整部ＲＡ２−３ｂ、ＲＡ２−２ｂは第２型の抵抗調整部ＲＡ−ｂの構成である。また、プルアップコード・プルダウンコードを用いた抵抗値の調整方法については、実施の形態１と同様であり詳細な説明は省略する。
【００５１】
実施の形態２によれば、外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ２で検知し、コード生成部ＣＧ２にて、その検知結果に応じて抵抗調整用のコード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。コード信号としては、コード生成部ＣＧ２にてプルアップコードＰＵ２、プルダウンコードＰＤ２、補正コードＣＣ２を生成する。プルアップコードＰＵ２により調整した外付抵抗ＥＲの抵抗値より低い抵抗値と補正コードＣＣ２により調整した外付抵抗ＥＲの抵抗値より高い抵抗値との合成抵抗値を用いて、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。
【００５２】
さらに各抵抗調整部の抵抗値が外付抵抗ＥＲの抵抗値に合わせ込まれたコード信号によって、出力バッファの抵抗値の抵抗調整を行う。このことにより出力バッファの抵抗値を調整することによって、外付抵抗の抵抗値に合わせこむことが可能となる。さらに実施の形態２では、プルアップコードにより調整した外付抵抗値より低い抵抗値と補正コードにより調整した外付抵抗値より高い抵抗値との合成抵抗値を用いるため、外付抵抗値に対して誤差の少ない抵抗調整が行える。
【００５３】
実施の形態３．
実施の形態１のインピーダンス調整部ＩＡＣ１においては、１つの外付抵抗を基に１種類の抵抗値の抵抗調整のみが可能である。しかし、例えばＤＤＲ３であれば、複数の出力ドライバインピーダンス、及びターミネーション抵抗の規定があり、最低３種類の抵抗値の組み合わせが必要になり、そのうち２種類の抵抗値に対して抵抗調整をかける必要がある。このような２種類の抵抗値に対して抵抗調整をする回路の実現方法として、外付抵抗を２個接続し、実施の形態１のインピーダンス調整部ＩＡＣ１でそれぞれ個別に抵抗調整する方法も考えられるが外付抵抗のコスト、チップに対するインピーダンス調整部の面積ペナルティを考慮するとあまり実用的ではない。
【００５４】
図１１に出力ドライバの一例を示す。出力ドライバＤＲ２は、コード信号ＣＳ１に応じて２４０Ωに調整可能なドライバＤＲ２−１と、コード信号ＣＳ２に応じて１２０Ωに調整可能なドライバＤＲ２−２と、コード信号ＣＳ２に応じて６０Ωに調整可能なドライバＤＲ２−３とを並列に接続した構成である。なお、ドライバＤＲ２−３は生成すべきコード信号数を少なくするために、１２０Ωに調整可能なドライバを並列に接続したものを示す。
【００５５】
図１２に各ドライバＤＲ２−１−ＤＲ２−３のオン／オフ（○／×）による組み合わせで実現可能な出力ドライバＤＲ２の抵抗値を示す。例えば、全てのドライバＤＲ２−１−ＤＲ２−３をオンとし、コード信号によって抵抗調整を行えば、出力ドライバＤＲ２は、３４．２Ωの抵抗値に調整可能となる。このように各トランジスタのオン／オフの組み合わせによって、この図１１の構成であれば７種の抵抗値が実現可能となる。
【００５６】
つまり、外付抵抗の抵抗値をもとに２種類の抵抗値を調整するコード信号を作成することによって複数の抵抗値を合わせこむことが可能となる。そこで、本実施の形態では、１つの外付抵抗を基に、２つの抵抗値について抵抗調整を行うインピーダンス調整部を提供する。
【００５７】
図１３に、実施の形態３に係る半導体装置ＳＤ３の概略図を示す。半導体装置ＳＤ３は、インピーダンス調整部ＩＡＣ３と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ３は、抵抗調整部ＲＡ３−１ａ，ＲＡ３−２ａ，ＲＡ３−２ｂ，ＲＡ３−３ａ（ＲＡ３−３ａ１，ＲＡ３−３ａ２），ＲＡ３−３ｂ，ＲＡ３−４ａ，ＲＡ３−４ｂおよびコード生成部ＣＧ３から構成される。
【００５８】
本実施の形態においては、コード生成部ＣＧ３にて外付抵抗（外部抵抗、参照抵抗）ＥＲと抵抗調整部ＲＡ３−１ａとの抵抗比によって定まるノードＮＤ３−１の電位を参照電位と比較し、比較結果に応じたコード信号（プルアップコードＰＵ３−１）を生成し、コード信号に応じて各抵抗調整部の抵抗値調整を行う。抵抗調整部ＲＡ３−２ａの抵抗値は、抵抗調整部ＲＡ３−１ａの抵抗値の調整に用いたコード信号（プルアップコードＰＵ３−１）を用いて抵抗調整を行う。
【００５９】
抵抗調整部ＲＡ３−２ｂの抵抗値はコード信号（プルダウンコードＰＤ３−１）をもとに抵抗調整を行う。プルダウンコードＰＤ３−１は、コード生成部ＣＧ３において抵抗調整部ＲＡ３−２ａと抵抗調整部ＲＡ３−２ｂとの抵抗比によって定まるノードＮＤ３−２の電位と参照電位との比較結果に応じて生成される。
【００６０】
抵抗調整部ＲＡ３−３ａの抵抗値は、抵抗調整部ＲＡ３−１ａの抵抗値の調整に用いたコード信号（プルアップコードＰＵ３−１）を用いて抵抗調整を行う。ここで抵抗調整部ＲＡ３−１ａ，ＲＡ３−２ａの構成は第１型の抵抗調整部ＲＡ−ａの構成であり、抵抗調整部ＲＡ３−３ａは、第１型の抵抗調整部ＲＡ−ａである抵抗調整部ＲＡ３−３ａ１，ＲＡ３−３ａ２を並列に接続した構成とする。つまり、抵抗調整部ＲＡ３−３ａの抵抗値は、抵抗調整部ＲＡ３−１ａや抵抗調整部ＲＡ３−２ａの抵抗値の１／２倍の値とする。
【００６１】
そして抵抗調整部ＲＡ３−３ａと抵抗調整部ＲＡ３−３ｂとの抵抗比によって定まるノードＮＤ３−３の電位を参照電位と比較し、比較結果に応じたコード信号（プルダウンコードＰＤ３−２）を生成し、コード信号に応じて抵抗調整部ＲＡ３−３ｂの抵抗値調整を行う。また、抵抗調整部ＲＡ３−４ｂの抵抗値は、抵抗調整部ＲＡ３−３ｂの抵抗値の調整に用いたコード信号（プルダウンコードＰＤ３−２）を用いて抵抗調整を行う。さらに、抵抗調整部ＲＡ３−４ａの抵抗値はコード信号（プルアップコードＰＵ３−２）をもとに抵抗調整を行う。プルアップコードＰＵ３−２は、コード生成部ＣＧ３において抵抗調整部ＲＡ３−４ａと抵抗調整部ＲＡ３−４ｂとの抵抗比によって定まるノードＮＤ３−４の電位と参照電位との比較結果に応じて生成される。
【００６２】
このようにして、外付抵抗ＥＲの抵抗値と同じ抵抗値に合わせ込むためのコード信号（プルアップコードＰＵ３−１，プルダウンコードＰＤ３−１）と外付抵抗ＥＲの抵抗値の１／２倍の抵抗値に合わせ込むためのコード信号（プルアップコードＰＵ３−２，プルダウンコードＰＤ３−２）を作成することができる。
【００６３】
図１４にコード生成部ＣＧ３の構成を示す。コード生成部ＣＧ３は、それぞれ対応する第１から第４のノードＮＤ３−１−ＮＤ３−４の電位と基準電位発生回路ＲＶＧにおいて生成される参照電位ＶＲＥＦとを比較する第１から第４の比較回路Ｃ３−１−Ｃ３−４を有する。また、それぞれが対応する第１から第４の比較回路Ｃ３−１−Ｃ３−４の比較結果に応じて各プルアップコードまたはプルダウンコードを調整する第１から第４の論理回路ＬＣ３−１−ＬＣ３−４をさらに有する。このコード生成部ＣＧ３を用いて各抵抗調整部の抵抗値（コード信号）を調整する。
【００６４】
ここで、抵抗調整部ＲＡ３−１ａ，ＲＡ３−２ａ，ＲＡ３−３ａ１，ＲＡ３−３ａ２，ＲＡ３−４ａは第１型の抵抗調整部ＲＡ−ａの構成、抵抗調整部ＲＡ３−２ｂ，ＲＡ３−３ｂ，ＲＡ３−４ｂは第２型の抵抗調整部ＲＡ−ｂの構成である。また、プルアップコード・プルダウンコードを用いた抵抗値の調整方法については、実施の形態１と同様であり詳細な説明は省略する。なお、プルアップコードＰＵ３−１，ＰＵ３−２の経路にはインバータＩＮＶ３−１，ＩＮＶ３−２が、プルダウンコードＰＤ３−１，ＰＤ３−２の経路にはバッファＢＵ３−１，ＢＵ３−２が挿入されている。
【００６５】
本実施の形態では、外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ３で検知し、コード生成部ＣＧ３にて、その検知結果に応じて抵抗調整用の第１種コード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、この並列に複数接続した抵抗調整部の抵抗値を、第１種コード信号をもとに調整し、この並列に接続した抵抗調整部の抵抗値をもとに、外付抵抗ＥＲとは異なる抵抗値に調整する第２種コード信号を生成する。
【００６６】
このように本実施の形態にかかる抵抗調整では、１つの外付抵抗を基に、それぞれ２種類のコード信号（プルアップコード/プルダウンコード）が生成でき、２つの抵抗値（例えば、外付抵抗ＥＲの抵抗値と、外付抵抗ＥＲの抵抗値の１／２倍の抵抗値）の調整が可能となる。また、抵抗調整部ＲＡ３−３ａにおいて並列接続する第１型の抵抗調整部ＲＡ−ａの数を変更することによって調整する抵抗値を変更することが可能となる。
【００６７】
実施の形態４．
図１５に、実施の形態４に係る半導体装置ＳＤ４の概略図を示す。半導体装置ＳＤ４は、インピーダンス調整部ＩＡＣ４と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ４は、抵抗調整部ＲＡ４−１ａ，ＲＡ４−２ａ，ＲＡ４−２ｂ，ＲＡ４−３ａ（ＲＡ４−３ａ１，ＲＡ４−３ａ２），ＲＡ４−３ｂ，ＲＡ４−４ａ，ＲＡ４−４ｂおよびコード生成部ＣＧ４から構成される。
【００６８】
インピーダンス調整部ＩＡＣ４は、実施の形態３にて示したインピーダンス調整部ＩＡＣ３の変形例であり、コード生成部ＣＧ３がコード生成部ＣＧ４へと変更されている。そのためここでは、コード生成部ＣＧ４についてのみ説明し、変更のない構成についての詳細な説明は省略する。
【００６９】
コード生成部ＣＧ４においては、コード生成部ＣＧ３に対して比較回路の数を減らすことによって回路面積の削減を図っている。つまりＮＡＮＤ回路ＮＡＮＤ４−１−ＮＡＮＤ４−３、ＡＮＤ回路ＡＮＤ４−１−ＡＮＤ４−２、トランスファーゲートＴＧを追加し、かつプルダウンコードの系は比較回路Ｃ４−２と論理回路ＬＣ４−２を、プルアップコードの系は比較回路Ｃ４−１と論理回路ＬＣ４−１を共有させ相補のセレクト信号ＳＥＬ／ＳＥＬによって接続を切り換えて２種類の抵抗値の調整を個別に行う。
【００７０】
抵抗調整部ＲＡ４−１ａ，ＲＡ４−２ａ，ＲＡ４−２ｂの抵抗値を調整する場合（第１の調整段階）は、セレクト信号ＳＥＬはＬレベルの信号に設定する。このとき、ＮＡＮＤ回路ＮＡＮＤ４−１、ＡＮＤ回路ＡＮＤ４−１はそれぞれ対応のコード信号を抵抗調整部ＲＡ４−１ａ，ＲＡ４−２ａ，ＲＡ４−２ｂに伝達し、抵抗調整部ＲＡ４−１ａ，ＲＡ４−２ａ，ＲＡ４−２ｂの抵抗調整（コード信号の調整）を行う。一方、ＮＡＮＤ回路ＮＡＮＤ４−２は抵抗調整部ＲＡ４−３ａにＨレベルの信号、ＮＡＮＤ回路ＮＡＮＤ４−３は抵抗調整部ＲＡ４−４ａにＨレベルの信号、ＡＮＤ回路ＡＮＤ４−２は抵抗調整部ＲＡ４−３ｂ，ＲＡ４−４ｂにＬレベルの信号を伝え、抵抗調整部ＲＡ４−３ａ，ＲＡ４−３ｂ，ＲＡ４−４ａ，ＲＡ４−４ｂでは抵抗調整を行わない。
【００７１】
次に、抵抗調整部ＲＡ４−３ａ，ＲＡ４−３ｂ，ＲＡ４−４ａ，ＲＡ４−４ｂの抵抗値を調整する場合（第２の調整段階）は、セレクト信号ＳＥＬはＨレベルの信号に設定する。このとき、ＮＡＮＤ回路ＮＡＮＤ４−２−ＮＡＮＤ４−３、ＡＮＤ回路ＡＮＤ４−２はそれぞれ対応のコード信号を抵抗調整部ＲＡ４−３ａ，ＲＡ４−３ｂ，ＲＡ４−４ａ，ＲＡ４−４ｂに伝達し、抵抗調整部ＲＡ４−３ａ，ＲＡ４−３ｂ，ＲＡ４−４ａ，ＲＡ４−４ｂの抵抗調整を行う。一方、ＮＡＮＤ回路ＮＡＮＤ４−１は抵抗調整部ＲＡ４−１ａ．ＲＡ４−２ａにＨレベルの信号、ＡＮＤ回路ＡＮＤ４−１は抵抗調整部ＲＡ４−２ｂにＬレベルの信号を伝え、抵抗調整部ＲＡ４−１ａ，ＲＡ４−２ａ，ＲＡ４−２ｂでは抵抗調整を行わない。
【００７２】
このようにセレクト信号を用いることによって、比較回路と論理回路を共有化することが可能となり、全体の面積を削減することが可能となる。
【００７３】
本実施の形態では、実施の形態３と同様に１つの外付抵抗を基に、それぞれ２種類のプルアップコード/プルダウンコード（抵抗調整用コード）が生成でき、２つの抵抗値（外付抵抗ＥＲの抵抗値と、外付抵抗ＥＲの抵抗値の１／２倍の抵抗値）の調整が可能となる。かつ、セレクト信号を用いることにより、２種類の抵抗値の調整を個別に制御することで比較回路の共有化が可能となり面積縮小が図れる。
【００７４】
実施の形態５．
図１６に、実施の形態５に係る半導体装置ＳＤ５の概略図を示す。半導体装置ＳＤ５は、インピーダンス調整部ＩＡＣ５と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ５は、抵抗調整部ＲＡ５−１ａ，ＲＡ５−２ａ，ＲＡ５−２ｂ，ＲＡ５−３ａ１，ＲＡ５−３ａ２，ＲＡ５−３ｂ，ＲＡ５−４ａ，ＲＡ５−４ｂ，ＲＡ５−４ｂ２およびコード生成部ＣＧ５から構成される。
【００７５】
本実施の形態では実施の形態１における抵抗値の調整誤差を改善させ、かつ１つの外付抵抗を基に、２つの抵抗値について抵抗調整を行うインピーダンス調整部を提供する。つまり実施の形態２の回路と実施の形態３の回路との利点を組み合わせた回路である。
【００７６】
インピーダンス調整部ＩＡＣ５では、コード生成部ＣＧ５にて外付抵抗ＥＲと抵抗調整部ＲＡ５−１ａとの抵抗比によって定まるノードＮＤ５−１の電位を参照電位と比較し、比較結果に応じてプルアップコードＰＵ５−１を調整し、各抵抗調整部の抵抗値調整を行う。
【００７７】
抵抗調整部ＲＡ５−２ａの抵抗値は、抵抗調整部ＲＡ５−１ａの抵抗値の調整に用いたプルアップコードＰＵ５−１を用いて抵抗調整を行う。さらに、抵抗調整部ＲＡ５−２ｂの抵抗値はプルダウンコードＰＤ５−１を用いて抵抗調整を行う。プルダウンコードＰＤ５−１は、コード生成部ＣＧ５において抵抗調整部ＲＡ５−２ａと抵抗調整部ＲＡ５−２ｂとの抵抗比によって定まるノードＮＤ５−２の電位と参照電位との比較結果に応じて調整される。
【００７８】
また、抵抗調整部ＲＡ５−３ａ１の抵抗値は、抵抗調整部ＲＡ５−１ａの抵抗値の調整に用いたプルアップコードＰＵ５−１を用いて抵抗調整を行う。また、抵抗調整部ＲＡ５−３ａ２の抵抗値はプルアップコードＰＵ５−１から１減算した補正コードＣＣ５−１を用いて抵抗調整を行う。
【００７９】
抵抗調整部ＲＡ５−３ａ１と抵抗調整部ＲＡ５−３ａ２の構成は、抵抗調整部ＲＡ５−１ａ，ＲＡ５−２ａと同様に第１型の抵抗調整部ＲＡ−ａの構成である。つまり抵抗調整部ＲＡ５−３ａ１と抵抗調整部ＲＡ５−３ａ２の合成抵抗である抵抗調整部ＲＡ５−３ａ（図示せず）は外付け抵抗の抵抗値の約１／２倍の値となる。
【００８０】
また、抵抗調整部ＲＡ５−３ａ１の抵抗値と抵抗調整部ＲＡ５−３ａ２の抵抗値とを並列接続による合成抵抗値にすることで、外付け抵抗値ＥＲとの誤差を小さくすることが可能である。
【００８１】
この抵抗値をもとに、抵抗調整部ＲＡ５−３ｂの抵抗値をプルダウンコードＰＤ５−２を用いて抵抗調整を行う。プルダウンコードＰＤ５−２は、コード生成部ＣＧ５において抵抗調整部ＲＡ５−３ａ（ＲＡ５−３ａ１とＲＡ５−３ａ２との合成抵抗）と抵抗調整部ＲＡ５−３ｂとの抵抗比によって定まるノードＮＤ５−３の電位と参照電位との比較結果に応じて調整される。
【００８２】
また、抵抗調整部ＲＡ５−４ｂ１の抵抗値は、抵抗調整部ＲＡ５−２ｂの抵抗値の調整に用いたプルダウンコードＰＤ５−１を用いて抵抗調整を行う。また、抵抗調整部ＲＡ５−４ｂ２の抵抗値はプルダウンコードＰＤ５−１から１減算した補正コードＣＣ５−２を用いて抵抗調整を行う。
【００８３】
抵抗調整部ＲＡ５−４ｂ１と抵抗調整部ＲＡ５−４ｂ２の構成は、抵抗調整部ＲＡ５−２ｂと同様に第２型の抵抗調整部ＲＡ−ｂの構成である。つまり抵抗調整部ＲＡ５−４ｂ１と抵抗調整部ＲＡ５−４ｂ２の合成抵抗である抵抗調整部ＲＡ５−４ｂ（図示せず）は外付け抵抗の抵抗値の約１／２倍の値となる。
【００８４】
また、抵抗調整部ＲＡ５−４ｂ１の抵抗値と抵抗調整部ＲＡ５−４ｂ２の抵抗値とを並列接続による合成抵抗値にすることで、外付け抵抗値ＥＲとの誤差を小さくすることが可能である。
【００８５】
この抵抗値をもとに、抵抗調整部ＲＡ５−４ａの抵抗値をプルアップコードＰＵ５−２を用いて抵抗調整を行う。プルアップコードＰＵ５−２は、コード生成部ＣＧ５において抵抗調整部ＲＡ５−４ｂ（ＲＡ５−４ｂ１とＲＡ５−４ｂ２との合成抵抗）と抵抗調整部ＲＡ５−４ａとの抵抗比によって定まるノードＮＤ５−４の電位と参照電位との比較結果に応じて調整される。
【００８６】
ここで、プルアップコード・プルダウンコードを用いた抵抗値の調整方法については、これまでに説明した各実施の形態と同様であり詳細な説明は省略する。
【００８７】
本実施の形態では、外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ５で検知し、コード生成部ＣＧ５にて、その検知結果に応じて抵抗調整用の第１種コード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、並列に複数接続した抵抗調整部の抵抗値を、第１種コード信号と補正コードをもとに調整し、この並列に接続した抵抗調整部の抵抗値をもとに、外付抵抗ＥＲとは異なる抵抗値に調整する第２種コード信号を生成する。また、コード生成部ＣＧ５においては、プルアップコードＰＵ５−１，ＰＵ５−２、補正コードＣＣ５−１の経路にはインバータＩＮＶ５−１，ＩＮＶ５−２，ＩＮＶ５−３が、プルダウンコードＰＤ５−１，ＰＤ５−２、補正コードＣＣ５−２の経路にはバッファＢＵ５−１，ＢＵ５−２，ＢＵ５−３が挿入されている。
【００８８】
そのため本実施の形態においては、外付抵抗ＥＲの抵抗値に調整する第１種コード信号（プルアップコードＰＵ５−１／プルダウンコードＰＤ５−１）と外付抵抗ＥＲの約１／２倍の抵抗値に調整する第２種コード信号（プルアップコードＰＵ５−２／プルダウンコードＰＤ５−２）を生成することができる。またさらに第２種コード信号（プルアップコードＰＵ５−２／プルダウンコードＰＤ５−２）は補正コードを用いて調整しているためより精度の高い抵抗値の調整が可能となる。
【００８９】
実施の形態６．
図１７に、実施の形態６に係る半導体装置ＳＤ６の概略図を示す。半導体装置ＳＤ６は、インピーダンス調整部ＩＡＣ６と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ６は、抵抗調整部ＲＡ６−１ａ，ＲＡ６−２ａ，ＲＡ６−２ｂ，ＲＡ６−３ａ１，ＲＡ６−３ａ２，ＲＡ６−３ｂ，ＲＡ６−４ａ，ＲＡ６−４ｂ１，ＲＡ６−４ｂ２およびコード生成部ＣＧ６から構成される。
【００９０】
インピーダンス調整部ＩＡＣ６は、実施の形態５にて示したインピーダンス調整部ＩＡＣ５の変形例であり、コード生成部ＣＧ５とコード生成部ＣＧ６の構成を変更している。そのためここでは、コード生成部ＣＧ６についてのみ説明し、変更のない構成についての詳細な説明は省略する。
【００９１】
コード生成部ＣＧ６においては、コード生成部ＣＧ５に対して比較回路の数を減らすことによって回路面積の削減を図っている。つまりＮＡＮＤ回路ＮＡＮＤ６−１−ＮＡＮＤ６−４、ＡＮＤ回路ＡＮＤ６−１−ＡＮＤ６−４、トランスファーゲートＴＧ６を追加し、かつプルダウンコードの系は比較回路Ｃ６−１と論理回路ＬＣ６−１を、プルアップコードの系は比較回路Ｃ６−２と論理回路ＬＣ６−２を共有させ相補のセレクト信号ＳＥＬ／ＳＥＬによって接続を切り換えて２種類の抵抗値の調整を個別に行う。
【００９２】
本実施の形態では、実施の形態５と同様に外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ６で検知し、コード生成部ＣＧ６にて、その検知結果に応じて抵抗調整用の第１種コード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、並列に複数接続した抵抗調整部の抵抗値を、第１種コード信号と補正コードをもとに調整し、この並列に接続した抵抗調整部の抵抗値をもとに、外付抵抗ＥＲとは異なる抵抗値に調整する第２種コード信号を生成する。
【００９３】
そのため本実施の形態においては、外付抵抗ＥＲの抵抗値に調整する第１種コード信号（プルアップコードＰＵ６−１／プルダウンコードＰＤ６−１）と外付抵抗ＥＲの約１／２倍の抵抗値に調整する第２種コード信号（プルアップコードＰＵ６−２／プルダウンコードＰＤ６−２）を生成することができる。またさらに第２種コード信号（プルアップコードＰＵ６−２／プルダウンコードＰＤ６−２）は補正コードを用いて調整しているためより精度の高い抵抗値の調整が可能となる。またさらに、相補のセレクト信号を用いることにより、２種類の抵抗値の調整を個別に制御することで比較回路の共有化が可能となり面積の縮小化が図れる。
【００９４】
実施の形態７．
図１８に、実施の形態７に係る半導体装置ＳＤ７の概略図を示す。半導体装置ＳＤ７は、インピーダンス調整部ＩＡＣ７と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ７は、抵抗調整部ＲＡ７−１ａ，ＲＡ７−１ｂ，ＲＡ７−２ａ，ＲＡ７−２ｂ，ＲＡ７−３ａ１，ＲＡ７−３ａ２，ＲＡ７−３ｂ，ＲＡ７−４ａおよびコード生成部ＣＧ７から構成される。
【００９５】
第１の調整段階では、セレクト信号はＬレベルの信号に設定され、外部抵抗ＥＲの抵抗値をもとに抵抗調整部ＲＡ７−１ａ，ＲＡ７−２ａ，ＲＡ７−２ｂ（プルアップコードＰＵ７−１，プルダウンコードＰＤ７−１）を調整する。つまりセレクト信号はＬレベルの信号のときは、ＮＡＮＤ回路ＮＡＮＤ７−１とＡＮＤ回路ＡＮＤ７−２がそれぞれプルアップコードＰＵ７−１，プルダウンコードＰＤ７−１を各抵抗調整部ＲＡ７−１ａ，ＲＡ７−２ａ，ＲＡ７−２ｂに伝える。
【００９６】
このとき、コード生成部ＣＧ７にて外付抵抗ＥＲと抵抗調整部ＲＡ７−１ａとの抵抗比によって定まるノードＮＤ７−１の電位を参照電位と比較し、比較結果に応じてプルアップコードＰＵ７−１を調整する。次に、プルアップコードＰＵ７−１をもとに、抵抗調整部ＲＡ７−２ａの抵抗値が調整される。さらに、コード生成部ＣＧ７にて抵抗調整部ＲＡ７−２ａと抵抗調整部ＲＡ７−２ｂとの抵抗比によって定まるノードＮＤ７−２の電位を参照電位と比較し、比較結果に応じてプルダウンコードＰＤ７−２を調整する。
【００９７】
第２の調整段階では、セレクト信号はＨレベルの信号に設定され、抵抗調整部ＲＡ７−１ｂ，ＲＡ７−３ａ１，ＲＡ７−３ａ２，ＲＡ７−３ｂ，ＲＡ７−４ａ（プルアップコードＰＵ７−２，プルダウンコードＰＤ７−２）を調整する。つまりセレクト信号はＨレベルの信号のときは、ＮＡＮＤ回路ＮＡＮＤ７−２−ＮＡＮＤ７−４，ＡＮＤ回路ＡＮＤ７−１，ＡＮＤ７−３がそれぞれコード信号を各抵抗調整部ＲＡ７−１ｂ，ＲＡ７−３ａ１，ＲＡ７−３ａ２，ＲＡ７−３ｂ，ＲＡ７−４ａに伝える。
【００９８】
このとき、まず第１の調整段階にて調整されたプルダウンコードＰＤ７−１をもとに、抵抗調整部ＲＡ７−１ｂ、プルアップコードＰＵ７−１をもとに抵抗調整部ＲＡ７−３ａ２、プルアップコードＰＵ７−１から１減算した補正コードＣＣ７−２をもとに抵抗調整部ＲＡ７−３ａ１の抵抗値がそれぞれ調整される。
【００９９】
次に、抵抗調整部ＲＡ７−３ｂ，ＲＡ７−４ａ（プルアップコードＰＵ７−２／プルダウンコードＰＤ７−２）の調整を行う。ここで抵抗調整部ＲＡ７−３ａ１と抵抗調整部ＲＡ７−３ａ２の構成は、抵抗調整部ＲＡ７−１ａ，ＲＡ７−２ａと同様第１型の抵抗調整部ＲＡ−ａの構成である。つまり抵抗調整部ＲＡ７−３ａ１と抵抗調整部ＲＡ７−３ａ２の合成抵抗である抵抗調整部ＲＡ７−３ａ（図示せず）は外付け抵抗の抵抗値の約１／２倍の値となる。
【０１００】
ここで、抵抗調整部ＲＡ７−３ａ１の抵抗値と抵抗調整部ＲＡ７−３ａ２の抵抗値とを並列接続による合成抵抗値にすることで、外付け抵抗値ＥＲとの誤差を小さくすることが可能である。
【０１０１】
この抵抗値をもとに、抵抗調整部ＲＡ７−３ｂの抵抗値をプルダウンコードＰＤ７−２を用いて抵抗調整を行う。プルダウンコードＰＤ７−２は、コード生成部ＣＧ７において抵抗調整部ＲＡ７−３ａ（ＲＡ７−３ａ１とＲＡ７−３ａ２との合成抵抗）と抵抗調整部ＲＡ７−３ｂとの抵抗比によって定まるノードＮＤ７−３の電位と参照電位との比較結果に応じて調整される。
【０１０２】
また、抵抗調整部ＲＡ７−４ａ（プルアップコードＰＵ７−２）は、外付抵抗ＥＲと抵抗調整部ＲＡ７−１ｂの合成抵抗をもとに調整される。つまり、プルアップコードＰＵ７−２は、コード生成部ＣＧ７において外付抵抗ＥＲと抵抗調整部ＲＡ７−１ｂ１の合成抵抗と、抵抗調整部ＲＡ７−４ａとの抵抗比によって定まるノードＮＤ７−４の電位と参照電位との比較結果に応じて調整される。
【０１０３】
このとき、抵抗調整部ＲＡ７−４ａの抵抗調整には外付抵抗ＥＲを用いているため、より外付抵抗ＥＲの抵抗値の約１／２倍の抵抗値への合わせこみの精度が高くなる。
【０１０４】
ここで、プルアップコード・プルダウンコードを用いた抵抗値の調整方法については、これまでに説明した各実施の形態と同様であり詳細な説明は省略する。
【０１０５】
本実施の形態では、外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ７で検知し、コード生成部ＣＧ７にて、その検知結果に応じて抵抗調整用の第１種コード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、並列に複数接続した抵抗調整部の抵抗値を、第１種コード信号と補正コードをもとに調整し、この並列に接続した抵抗調整部の抵抗値をもとに、外付抵抗ＥＲとは異なる抵抗値に調整する第２種コード信号を生成する。さらに第１、第２種コード信号のうちプルアップ側のコードを調整する場合は、外付抵抗ＥＲを用いて調整を行う。
【０１０６】
そのため本実施の形態においては、外付抵抗ＥＲの抵抗値に調整する第１種コード信号（プルアップコードＰＵ７−１／プルダウンコードＰＤ７−１）と外付抵抗ＥＲの約１／２倍の抵抗値に調整する第２種コード信号（プルアップコードＰＵ７−２／プルダウンコードＰＤ７−２）を生成することができる。またさらに第２種コード信号（プルアップコードＰＵ７−２／プルダウンコードＰＤ７−２）は補正コードを用いて調整しているためより精度の高い抵抗値の調整が可能となる。さらに、第１、第２種コード信号のうちプルアップ側のコード信号（プルアップコードＰＵ７−１−ＰＵ７−２）には外付抵抗ＥＲの抵抗値を直接用いて調整しているため、より高精度に外付抵抗ＥＲの抵抗値または抵抗値の１／２倍に合わせこむことが可能となる。
【０１０７】
実施の形態８．
図１９に、実施の形態８に係るインピーダンス調整部ＩＡＣ８の概略図を示す。インピーダンス調整部ＩＡＣ８は、半導体装置ＳＤ８と外付抵抗ＥＲから構成される。また半導体装置ＳＤ８は、抵抗調整部ＲＡ８−１ａ，ＲＡ８−１ｂ，ＲＡ８−２ａ，ＲＡ８−２ｂ，ＲＡ８−３ａ１，ＲＡ８−３ａ２，ＲＡ８−３ｂ，ＲＡ８−４ａおよびコード生成部ＣＧ８から構成される。
【０１０８】
インピーダンス調整部ＩＡＣ８は、実施の形態７にて示したインピーダンス調整部ＩＡＣ７の変形例であり、コード生成部ＣＧ７の構成をコード生成部ＣＧ８の構成へと変更している。そのためここでは、コード生成部ＣＧ８についてのみ説明し、変更のない構成についての詳細な説明は省略する。
【０１０９】
コード生成部ＣＧ８においては、コード生成部ＣＧ７に対して比較回路の数を減らすことによって回路面積の削減を図っている。つまりプルダウンコードの系は比較回路Ｃ８−２と論理回路ＬＣ８−２を共有、プルアップコードの系は比較回路Ｃ８−１と論理回路ＬＣ８−１を共有させセレクト信号ＳＥＬによって接続を切り換えて２種類の抵抗値の調整を個別に行う。詳細は省略するが、この共有化にはセレクト信号ＳＥＬを用いて各ＮＡＮＤ回路ＮＡＮＤ８−１，ＮＡＮＤ８−２，ＮＡＮＤ８−３，ＮＡＮＤ８−４、各ＡＮＤ回路ＡＮＤ８−１，ＡＮＤ８−２，ＡＮＤ８−３を制御して行う。
【０１１０】
本実施の形態では、実施の形態７の効果に加えてさらに、セレクト信号により比較回路の共有化することによって面積の縮小が可能となる。
【０１１１】
実施の形態９．
図２０に、実施の形態９に係る半導体装置ＳＤ９の概略図を示す。半導体装置ＳＤ９は、インピーダンス調整部ＩＡＣ９と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ９は、抵抗調整部ＲＡ９−１ａ，ＲＡ９−１ｂ，ＲＡ９−２ａ１，ＲＡ９−２ｂ１，ＲＡ９−２ａ２，ＲＡ９−２ｂ２，ＲＡ９−３ｂ，ＲＡ９−４ａおよびコード生成部ＣＧ９から構成される。
【０１１２】
第１の調整段階では、セレクト信号はＬレベルの信号に設定され、外部抵抗ＥＲの抵抗値をもとに抵抗調整部ＲＡ９−１ａ，ＲＡ９−２ａ１，ＲＡ９−２ｂ１，ＲＡ９−２ａ２，ＲＡ９−２ｂ２（プルアップコードＰＵ９−１，プルダウンコードＰＤ９−１）を調整する。つまりセレクト信号はＬレベルの信号のときは、ＮＡＮＤ回路ＮＡＮＤ９−１とＡＮＤ回路ＡＮＤ９−２、インバータＩＮＶ９−１−ＩＮＶ９−２がそれぞれ対応のプルアップコードＰＵ９−１，プルダウンコードＰＤ９−１，補正コードＣＣ９−１を各抵抗調整部ＲＡ９−１ａ，ＲＡ９−２ａ１，ＲＡ９−２ｂ１，ＲＡ９−２ａ２，ＲＡ９−２ｂ２に伝える。
【０１１３】
まず、コード生成部ＣＧ９にて外付抵抗ＥＲと抵抗調整部ＲＡ９−１ａとの抵抗比によって定まるノードＮＤ９−１の電位を参照電位と比較し、比較結果に応じてプルアップコードＰＵ９−１を調整する。また、プルアップコードＰＵ９−１をもとに、抵抗調整部ＲＡ９−２ａ２の抵抗値が調整される。また、プルアップコードＰＵ９−１から１減算した補正コードＣＣ９−１をもとに抵抗調整部ＲＡ９−２ａ１の抵抗値がそれぞれ調整される。
【０１１４】
次に、抵抗調整部ＲＡ９−２ｂ１と抵抗調整部ＲＡ９−２ｂ２（プルダウンコードＰＤ９−１）の調整を行う。つまりコード生成部ＣＧ９にて抵抗調整部ＲＡ９−２ａ１と抵抗調整部ＲＡ９−２ａ２との合成抵抗と、抵抗調整部ＲＡ９−２ｂ１と抵抗調整部ＲＡ９−２ｂ２との合成抵抗の抵抗比によって定まるノードＮＤ９−２の電位を参照電位と比較し、比較結果に応じてプルダウンコードＰＤ９−１を調整する。
【０１１５】
第２の調整段階では、セレクト信号はＨレベルの信号に設定され、抵抗調整部ＲＡ９−３ｂ，ＲＡ９−４ａ（プルアップコードＰＵ９−２，プルダウンコードＰＤ９−２）を調整する。つまりセレクト信号がＨレベルの信号のときは、ＮＡＮＤ回路ＮＡＮＤ９−２，ＡＮＤ回路ＡＮＤ９−３，インバータＩＮＶ９−１−ＩＮＶ９−２がそれぞれコード信号を各抵抗調整部ＲＡ９−１ｂ，ＲＡ９−２ａ１，ＲＡ９−２ａ２，ＲＡ９−３ｂ，ＲＡ９−４ａに伝える。
【０１１６】
このとき、抵抗調整部ＲＡ９−３ｂ，ＲＡ９−４ａ（プルアップコードＰＵ９−２／プルダウンコードＰＤ９−２）の調整を行う。ここで抵抗調整部ＲＡ９−２ａ１と抵抗調整部ＲＡ９−２ａ２の構成は、抵抗調整部ＲＡ９−１ａと同様第１型の抵抗調整部ＲＡ−ａの構成である。つまり抵抗調整部ＲＡ９−２ａ１と抵抗調整部ＲＡ９−２ａ２の合成抵抗である抵抗調整部ＲＡ９−２ａ（図示せず）は外付け抵抗の抵抗値の約１／２倍の値となる。
【０１１７】
ここで、補正コードを用いて調整した抵抗調整部ＲＡ９−２ａ１の抵抗値と抵抗調整部ＲＡ９−２ａ２の抵抗値とを並列接続による合成抵抗値にすることで、外付け抵抗値ＥＲとの誤差を小さくすることが可能である。
【０１１８】
この抵抗値をもとに、抵抗調整部ＲＡ９−３ｂの抵抗値をプルダウンコードＰＤ９−２を用いて抵抗調整を行う。プルダウンコードＰＤ９−２は、コード生成部ＣＧ９において抵抗調整部ＲＡ９−２ａ（ＲＡ９−２ａ１とＲＡ９−２ａ２との合成抵抗）と抵抗調整部ＲＡ９−３ｂとの抵抗比によって定まるノードＮＤ９−３の電位と参照電位との比較結果に応じて調整される。
【０１１９】
また、抵抗調整部ＲＡ９−４ａ（プルアップコードＰＵ９−２）は、外付抵抗ＥＲと抵抗調整部ＲＡ９−１ｂの合成抵抗をもとに調整される。つまり、プルアップコードＰＵ９−２は、コード生成部ＣＧ９において外付抵抗ＥＲと抵抗調整部ＲＡ９−１ｂ１の合成抵抗と、抵抗調整部ＲＡ９−４ａとの抵抗比によって定まるノードＮＤ９−４の電位と参照電位との比較結果に応じて調整される。
【０１２０】
このとき、抵抗調整部ＲＡ９−４ａの抵抗調整には外付抵抗ＥＲを用いているため、より外付抵抗ＥＲの抵抗値への合わせこみの精度が高くなる。
【０１２１】
ここで、プルアップコード・プルダウンコードを用いた抵抗値の調整方法については、これまでに説明した各実施の形態と同様であり詳細な説明は省略する。
【０１２２】
本実施の形態では、外部抵抗（外付抵抗、参照抵抗）ＥＲと、各抵抗調整部との抵抗比による電位をコード生成部ＣＧ９で検知し、コード生成部ＣＧ９にて、その検知結果に応じて抵抗調整用の第１種コード信号を調整し、各抵抗調整部の抵抗値を外付抵抗ＥＲに合わせこむ。さらに、並列に複数接続した抵抗調整部の抵抗値を、第１種コード信号と補正コードをもとに調整し、この並列に接続した抵抗調整部の抵抗値をもとに、外付抵抗ＥＲとは異なる抵抗値に調整する第２種コード信号を生成する。さらに第１、第２種コード信号のうちプルアップ側のコードを調整する場合は、外付抵抗ＥＲを用いて調整を行う。
【０１２３】
そのため本実施の形態においては、外付抵抗ＥＲの抵抗値に調整する第１種コード信号（プルアップコードＰＵ９−１／プルダウンコードＰＤ９−１）と外付抵抗ＥＲの約１／２倍の抵抗値に調整する第２種コード信号（プルアップコードＰＵ９−２／プルダウンコードＰＤ９−２）を生成することができる。またさらにプルダウンコードＰＤ９―１，プルダウンコードＰＤ９−２は補正コードを用いて調整しているためより精度の高い抵抗値の調整が可能となる。さらに、第１、第２種コード信号のうちプルアップ側のコード信号（プルアップコードＰＵ９−１−ＰＵ９−２）には外付抵抗ＥＲの抵抗値を直接用いて調整しているため、より高精度に外付抵抗ＥＲの抵抗値または抵抗値の１／２倍に合わせこむことが可能となる。
【０１２４】
実施の形態１０．
図２１に、実施の形態１０に係る半導体装置ＳＤ１０の概略図を示す。半導体装置ＳＤ１０は、インピーダンス調整部ＩＡＣ１０と外付抵抗ＥＲから構成される。またインピーダンス調整部ＩＡＣ１０は、抵抗調整部ＲＡ１０−１ａ，ＲＡ１０−１ｂ，ＲＡ１０−２ａ１，ＲＡ１０−２ｂ１，ＲＡ１０−２ａ２，ＲＡ１０−２ｂ２，ＲＡ１０−３ｂ，ＲＡ１０−４ａおよびコード生成部ＣＧ１０から構成される。
【０１２５】
インピーダンス調整部ＩＡＣ１０は、実施の形態９にて示したインピーダンス調整部ＩＡＣ９の変形例であり、コード生成部ＣＧ９の構成をコード生成部ＣＧ１０の構成へと変更している。そのためここでは、コード生成部ＣＧ１０についてのみ説明し、変更のない構成についての詳細な説明は省略する。
【０１２６】
コード生成部ＣＧ１０においては、コード生成部ＣＧ１０に対して比較回路の数を減らすことによって回路面積の削減を図っている。つまりプルダウンコードの系は比較回路Ｃ１０−２と論理回路ＬＣ１０−２を共有、プルアップコードの系は比較回路Ｃ１０−１と論理回路ＬＣ１０−１を共有させている。またセレクト信号ＳＥＬによって各比較回路・論理回路の動作を切り換えて２種類の抵抗値の調整を個別に行う。具体的には、このセレクト信号ＳＥＬを用いて、各ＮＡＮＤ回路ＮＡＮＤ１０−１，ＮＡＮＤ１０−２、各ＡＮＤ回路ＡＮＤ１０−１，ＡＮＤ１０−２，ＡＮＤ１０−３を制御して行う。また各インバータ回路ＩＮＶ１０−１，ＩＮＶ１０−２はセレクタ信号ＳＥＬにかかわらず、それぞれ補正コードＣＣ９−１、プルアップコード９−１を対応の抵抗調整部に伝える。
【０１２７】
本実施の形態では、実施の形態９と同様の効果に加えて、さらに相補のセレクト信号を用いて比較回路の共有を行っており、面積の縮小が図れる。
【０１２８】
実施の形態１１．
図２２に、実施の形態１１に係る半導体装置ＳＤ１１の概略図を示す。半導体装置ＳＤ１１はレイアウトの簡易化について考慮した半導体装置ＳＤ１０の変形例である。半導体装置ＳＤ１１においては、半導体装置ＳＤ１０と対応する構成には同じ記号を付し、説明は省略する。
【０１２９】
ここで、半導体装置ＳＤ１１には、半導体装置ＳＤ１０に対して抵抗調整部ＲＡ１０−３ａ，ＲＡ１０−４ｂを追加している。抵抗調整部ＲＡ１０−３ａのコード信号は電源電圧ＶＤＤ（Ｈレベルの信号）に固定、抵抗調整部ＲＡ１０−４ｂのコード信号は基準電圧ＧＮＤ（Ｌレベルの信号）に固定されオフ状態となっている。
【０１３０】
このようなダミーの抵抗調整部ＲＡ１０−３ａ，ＲＡ１０−４ｂを追加する理由は第１型の抵抗調整部と第２型の抵抗調整部をペアで配置するためである。つまり、繰り返しのレイアウトとすることによって、レイアウトを簡略にしている。
【０１３１】
このようなダミーの抵抗調整部の追加によるレイアウトの簡略化はこれまでに示した実施例に対しても適用可能である。
【産業上の利用可能性】
【０１３２】
この発明は、インピーダンス調整部に適用することにより、外部抵抗との抵抗調整を実現することができる。
【図面の簡単な説明】
【０１３３】
【図１】本発明に係る半導体装置ＳＤの概略図を示す。
【図２】実施の形態１に係る半導体装置ＳＤ１の概略図を示す図である。
【図３】第１型の抵抗調整部ＲＡ−aの構成を示す図である。
【図４】プルアップコードＰＵと第１の抵抗調整部ＲＡ−aの合成抵抗値との関係を示す図である。
【図５】第２型の抵抗調整部ＲＡ−ｂの構成を示す図である。
【図６】プルダウンコードと第２の抵抗調整部の合成抵抗値との関係を示す図である。
【図７】コード生成部ＣＧの構成を示す図である。
【図８】実施の形態２に係る半導体装置ＳＤ２の概略図を示す図である。
【図９】プルアップコードＰＵ２と補正コードＣＣ２の関係を示す図である。
【図１０】コード生成部ＣＧ２の構成を示す図である。
【図１１】出力ドライバの一例を示す図である。
【図１２】各ドライバＤＲ２−１−ＤＲ２−３のオン／オフによる組み合わせで実現可能な出力ドライバＤＲ２の抵抗値を示す図である。
【図１３】実施の形態３に係る半導体装置ＳＤ３の概略図を示す図である。
【図１４】コード生成部ＣＧ３の構成を示す図である。
【図１５】実施の形態４に係る半導体装置ＳＤ４の概略図を示す図である。
【図１６】実施の形態５に係る半導体装置ＳＤ５の概略図を示す図である。
【図１７】実施の形態６に係る半導体装置ＳＤ６の概略図を示す図である。
【図１８】実施の形態７に係るイ半導体装置ＳＤ７の概略図を示す図である。
【図１９】実施の形態８に係る半導体装置ＳＤ８の概略図を示す図である。
【図２０】実施の形態９に係る半導体装置ＳＤ９の概略図を示す図である。
【図２１】実施の形態１０に係る半導体装置ＳＤ１０の概略図を示す図である。
【図２２】実施の形態１１に係る半導体装置ＳＤ１１の概略図を示す図である。
【符号の説明】
【０１３４】
ＩＡＣ１−ＩＡＣ１０  インピーダンス調整部、  ＣＧ１−ＣＧ１０  コード生成部、  ＥＲ  外付抵抗、  ＰＡＤ，ＰＡＤ１，ＰＡＤ２  パッド、  ＰＵ  プルアップコード、ＰＤ  プルダウンコード、ＲＡ１−１ａ，ＲＡ１−２ａ，ＲＡ１−２ｂ  抵抗調整部、  ＶＲＧ  基準電位発生回路、  Ｃ１，Ｃ２  比較回路、  ＬＣ１，ＬＣ２  論理回路、  ＮＤ１，ＮＤ２  ノード、  ＰＴ１−ＰＴ６  ＰチャネルＭＯＳトランジスタ、  ＮＴ１−ＮＴ６  ＮチャネルＭＯＳトランジスタ、  ＰＲ，ＮＲ  抵抗素子、  ＰＤＣ１，ＰＤＣ２  プリドライバ回路。
【図１】
2009246725.tif 000003
【図２】
2009246725.tif 000004
【図３】
2009246725.tif 000005
【図４】
2009246725.tif 000006
【図５】
2009246725.tif 000007
【図６】
2009246725.tif 000008
【図７】
2009246725.tif 000009
【図８】
2009246725.tif 000010
【図９】
2009246725.tif 000011
【図１０】
2009246725.tif 000012
【図１１】
2009246725.tif 000013
【図１２】
2009246725.tif 000014
【図１３】
2009246725.tif 000015
【図１４】
2009246725.tif 000016
【図１５】
2009246725.tif 000017
【図１６】
2009246725.tif 000018
【図１７】
2009246725.tif 000019
【図１８】
2009246725.tif 000020
【図１９】
2009246725.tif 000021
【図２０】
2009246725.tif 000022
【図２１】
2009246725.tif 000023
【図２２】
2009246725.tif 000024