(57)【要約】      （修正有）【課題】複数の電源層の分割がパターニングで実現でき、ファインで設計自由度のある電源分割パターンを提供する。【解決手段】少なくとも表面に有機高分子誘電体層２２が形成された多孔質部を有する弁作用金属２１の一部において、第１の絶縁層２３からなる陽陰極分離部を有し、前記陽陰極分離部形状で規定された前記誘電体層上に導電性高分子からなる固体電解層２５を有し、さらに前記固体電解層上に集電体層２６を有し、前記集電体層と接続される金属配線パターンが形成されたコンデンサ素子を内蔵した基板において、前記金属配線パターンがパターニングによって電気的に複数に分割された多電源系対応コンデンサ内蔵基板２０である。【選択図】図２
2009253136.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面に有機高分子誘電体層が形成された多孔質部を有する弁作用金属の一部において、第１の絶縁層からなる陽陰極分離部を有し、前記陽陰極分離部形状で規定された前記誘電体層上に導電性高分子からなる固体電解層を有し、さらに前記固体電解層上に集電体層を有し、前記集電体層と接続される金属配線パターンが形成されたコンデンサ素子を内蔵した基板において、前記金属配線パターンがパターニングによって電気的に複数に分割された多電源系対応コンデンサ内蔵基板。
【請求項２】
前記電源層である金属配線パターンがエッチングによって電源分割されている請求項１記載のコンデンサ内蔵基板。
【請求項３】
電源層として機能する金属配線パターンと集電体層とは、導電性インナービアペーストを介して接続されている請求項１記載のコンデンサ内蔵基板。
【請求項４】
電源層として機能する金属配線パターンと集電体層とは、スルーホールめっきを介して接続されている請求項１記載のコンデンサ内蔵基板。
【請求項５】
多孔質部を有する弁金属がエッチドアルミニウム箔またはタンタルの焼結体であることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項６】
有機高分子誘電体が電着によって形成されたものであることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項７】
有機高分子誘電体が、アクリル樹脂であることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項８】
アクリル樹脂が、スチレンとアクリル酸とアクリル酸エステルあるいはメタクリル酸エステルとの共重合体であることを特徴とする請求項７記載のコンデンサ内蔵基板。
【請求項９】
有機高分子誘電体が、ポリイミドであることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項１０】
ポリイミドがカルボン酸基を有することを特徴とする請求項９記載のコンデンサ内蔵基板。
【請求項１１】
導電性高分子がポリピロールまたはポリエチレンジオキシチオフェンのいずれかを少なくとも一つ以上含むものであることを特徴とする請求項１に記載のコンデンサ内蔵基板。
【請求項１２】
集電体層がグラファイト層および導電性接着剤層が積層されたものであることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項１３】
集電体層が導電性接着剤層のみで形成されたものであることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項１４】
集電体層を構成する導電性接着剤層が耐めっき性を有し、集電体層と電源層として機能する金属配線パターンとが、めっきで接続されている請求項１２あるいは１３記載のコンデンサ内蔵基板。
【請求項１５】
誘電体層は、三角波電圧を印加したものであることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項１６】
誘電体層は、正弦波電圧を印加したものであることを特徴とする請求項１記載のコンデンサ内蔵基板。
【請求項１７】
弁作用金属表面の一方の面における固体電解層を形成する以外の領域に弁金属箔の重合法によって第１の絶縁層を形成する工程と、
前記固体電解層を形成する領域に有機高分子誘電体を形成する工程と、
前記弁作用金属の他方の面に第３の絶縁層を形成する工程と、
前記弁金属箔に第１の貫通孔を形成する工程と、
前記第１の貫通孔に第２の絶縁層を充填、形成する工程と、
前記弁作用金属上の第１の絶縁層を形成しない部位に重合法によって固体電解層を形成する工程と、
前記固体電解質層の表面を覆う形で導電性ペーストを形成し、硬化することにより集電体層を形成する工程と、
前記集電体層上に層間接続ビアを介して第３の絶縁層及び金属層を積層し、加熱硬化工程を経た後、前記金属層をパターニングする工程と、
前記第３の絶縁層および金属層上に更に絶縁層及び金属層を積層し、加熱硬化工程を経ることで、金属箔貼りの４層基板工程を形成する工程と、
前記第３の絶縁層、前記弁作用金属、前記第２の絶縁層、前記第３の絶縁層を貫通する第２の貫通孔、および前記第１の貫通孔内に形成された第１の絶縁層、および第３の絶縁層を貫通する第３の貫通孔を形成する工程と、
前記第２および第３の貫通孔にスルーホールめっきを行い、前記金属層と電気的に接続する工程と、
前記金属層をパターニングし、前記第２の貫通孔と第３の貫通孔を電気的に絶縁することで電源層、接地層、信号層をそれぞれに電気的に分離する工程と、
前記誘電体層の集電体を有する電極側が正の、前記弁金属箔が接地電極の印加電圧となるように電圧を一定時間印加させる工程を少なくとも有するコンデンサ内蔵基板の製造方法。
【請求項１８】
請求項１に記載の実装基板と、
前記実装基板の前記第１電極と前記第２電極とに電気的に接続された半導体素子と、を有する実装体と、
前記実装体を内部に配置した筐体と、を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に用いられる実装基板、特に半導体素子用実装基板に関するものである。
【背景技術】
【０００２】
近年、テレビ、ビデオのデジタル化、高精細化に伴い画像信号を高速に処理するＬＳＩが求められている。このＬＳＩは、ＣＰＵコア、メモリーコントローラ、インターフェイスなどと共にパッケージされ、システムＬＳＩとして各種電子機器に実装されている。
【０００３】
ＣＰＵコアは、外部の交流電源からＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータを介し電源ラインにより給電されている。例えば、ＣＰＵの処理スピードが３００ＭＨｚの場合、約３０ｎｓの間にＣＰＵはオン／オフ（ＯＦＦ／ＯＮ）を１回繰り返している。しかしながら、ＯＦＦからＯＮへスイッチングするとき、ＣＰＵは瞬間的に電源ラインからの電流だけでは充分に電圧を復帰することができない。その結果、ＣＰＵの処理スピードが実質的に低下する。そのため、ＣＰＵへの瞬間的な電流不足を補い、ＣＰＵの速やかな電圧復帰を促すため、電源ラインに並列にコンデンサが接続される。
【０００４】
このコンデンサには、主として大容量と、過渡応答性、すなわち低ＥＳＬ性能が要求されると同時に、複数の電圧の異なる電源系を網羅する必要がある。また近年の電子機器の小型化に伴い薄型化も求められている。そのためこのようにコンデンサを実装した実装基板にも薄型化が求められている。この要求を満たすため、表面実装部品としてのシート状の機能性アルミ電解コンデンサを実装基板中に埋設する方法も提案されている。このような方法は例えば、特許文献１に開示されている。
【特許文献１】特開２００６−２１６７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
通常、固体アルミ電解質コンデンサでは、粗化されたアルミ箔を化成処理することで酸化膜を形成し、その大きな比表面積と併せて大容量の誘電体層を形成するが、本構成で形成された固体アルミ電解質コンデンサは、極性を反転させることが困難である。従って、アルミ化成箔に代表されるコンデンサ素子を形成する弁金属箔をシステムＬＳＩに代表される多電源系用途に対応するためには、アルミ箔そのものを分割加工する必要があるが、粗化されたアルミ化成箔をコンデンサ素子に損傷を与えずに分割加工するためには高度な要素技術が求められる。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明のコンデンサ内蔵回路基板は、少なくとも表面に有機高分子誘電体層が形成された多孔質部を有する弁金属の一部において、第１の絶縁層からなる陽陰極分離部を有し、前記陽陰極分離部形状で規定された前記誘電体層上に導電性高分子層を有し、さらに前記導電性高分子層上に集電体層を有し、前記集電体層と接続される金属配線パターンが形成されたコンデンサ素子を内蔵した基板において、前記誘電体層は、少なくとも前記集電体を有する電極側が正の印加電圧となるように一定時間印加されたものであり、前記弁金属箔が接地電極として、前記金属配線パターンが電源層として機能することを特徴とする。
【０００７】
この構成により、複数の電源層の分割がＣｕ箔に代表される金属箔のフォトリソ工程によるパターニングで実現できるため、ファインで設計自由度のある電源分割パターンを実現する事ができる。
【発明の効果】
【０００８】
本発明は、多数の電源系に対応する固体電解質のコンデンサを内蔵した、薄型実装基板である。本発明の実装基板は弁作用金属製のコンデンサ構成シートと回路基板構成体と第１電極と第２電極と引出電極と導電性高分子体とを有する。前記基板内蔵コンデンサ構成シートは、少なくとも一回以上極性を反転させた電圧を一定時間印加させて、前記弁金属箔が接地電極、パターニングされた金属層が電源層となるように反転させたコンデンサ構成となっている。従って、任意形状に電源分割パターニングされることが求められる電極層がＣｕ箔に代表される構成物で形成できるため、何ら内蔵コンデンサ素子への損傷ダメージを懸念することなくフォトリソのエッチングでファインなパターニング分割形成を行う事ができる。
【発明を実施するための最良の形態】
【０００９】
（実施の形態１）
以下、本発明の実装基板、実装体とそれを用いた電子機器について図面を用いて説明する。なお、実装体として画像処理用ＬＳＩを実装した実装基板、電子機器としてデジタルテレビを例に説明する。
【００１０】
図１は、本発明の実施の形態１における電子機器であるデジタルテレビの多電源系画像処理用ＬＳＩのブロック図である。アンテナ１から入力された信号は、チューナ２によりチューニングされ、画像処理用のＬＳＩ１０のＩ／Ｏ部８を経て、ＣＰＵ３に入力される。ＬＳＩ１０は、ＣＰＵ３と、ＣＰＵ３と信号ラインで接続されたメモリーコントローラ４とを含む。メモリーコントローラ４のＩ／Ｏ部５はＬＳＩ１０と別に設けられたメモリー７に接続されている。ＣＰＵ３とメモリー７は、大容量の画像処理演算を行う。処理された画像信号は、ＣＰＵ３よりＩ／Ｏ部８を経て、ディスプレイ１１に出力される。
【００１１】
ＣＰＵ３、メモリーコントローラ４のＩ／Ｏ部５とコア部６、Ｉ／Ｏ部８は、それぞれ異なる電圧で駆動されている。例えば、ＣＰＵ３は１．２Ｖ、Ｉ／Ｏ部５は１．８Ｖ、コア部６は１Ｖ、インターフェイスＩ／Ｏ部８は３．３Ｖで駆動されている。これらの電力は、外部交流電源１２からＡＣ−ＤＣコンバータ１３を経て、それぞれの電圧に変換するＤＣ−ＤＣコンバータ１４、１５、１６、１７から供給される。これらの部品は筐体の内部に配置されている。
【００１２】
即ち、パッケージ基板であるコンデンサを内蔵したインターポーザ基板においても、これら異なる電圧に対応するように、電源層を互いに分割され、内蔵されたコンデンサと接続された構造をとる必要がある。
【００１３】
ここでＣＰＵ３へ電力を供給する回路について詳述する。ＤＣ−ＤＣコンバータ１７は電源ライン１８を介してＣＰＵ３に電力を供給する。コンデンサ１９Ａは電源ライン１８に並列に接続されている。コンデンサ１９Ａは、ＯＦＦ／ＯＮ時のＣＰＵ３の速やかな電圧復帰を補助するために電流を供給する。
【００１４】
電源ライン１８は、ライン長に起因するインダクタンス成分を有している。そのため、できるだけこのライン長を短くし、インダクタンス成分（特に高周波領域でのＥＳＬ成分）を低減してＣＰＵ３の駆動性能を向上させることが望ましい。また同様の理由から、コンデンサ１９ＡはＣＰＵ３付近に接続されるとともに自身が低ＥＳＬであることが望ましい。また電流供給の際のロスを低減するため、コンデンサ１９Ａは低ＥＳＲであることが望ましい。さらに、電源ライン１８には、コンデンサ１９Ａ以外に、ＤＣ−ＤＣコンバータ１７付近にコンデンサ１９Ａより大容量のコンデンサ１９Ｂを配置することが好ましい。
【００１５】
次に半導体素子であるＬＳＩ１０を搭載する実装基板と、この両者で構成された実装体について説明する。図２は、本実施の形態における実装体の断面図である。一例としてＬ１〜Ｌ４の４層構造の実装基板が示されている。
【００１６】
例えばアルミニウム（Ａｌ）からなる弁作用金属２１の第１面にはエッチングあるいは、蒸着方法等によって粗面化された表面状態が形成されている。
【００１７】
言い換えれば、弁作用金属２１は内層であり、有機高分子誘電体からなる誘電体層２２はこの内層上に設けられている。なお、弁作用金属２１はＡｌ以外にタンタル（Ｔａ）、ニオブ、チタン、およびこれらを基質とする合金等、弁作用を有する金属であっても構わない。
【００１８】
また、電着によって誘電体層２２として形成された有機高分子誘電体においては、有機高分子がスチレンやメタクリル酸などのアクリル樹脂、ポリカルボン酸系樹脂、ポリアミン系樹脂、ポリイミド系樹脂のいずれかであることから、可撓性の高いコンデンサとすることができる。
【００１９】
例えば、表面を酸化アルミで親水化処理した酸化チタン微粒子（平均粒径０．１μｍ）を２．５重量％含む酸化チタン懸濁水溶液（ポリアミン系バインダーを０．２５重量％含有）に銅箔を浸漬し、その銅箔をカソード、炭素板をアノードとして１０Ｖ印加することによりコンデンサの電極部分の銅箔上に酸化チタン微粒子を析出させた。次にこの酸化チタン微粒子層を乾燥させずにそのままＵＶ硬化型カチオン系樹脂塗料中に浸漬し、銅箔をカソード、炭素板をアノードとして１５Ｖ印加し、酸化チタン微粒子層上に有機高分子を析出させ、予備乾燥の後、ＵＶ照射により硬化させて誘電体層２２を形成した。
【００２０】
なお、酸化チタン微粒子および有機高分子を析出させる際、図２の誘電体層２２で示されるように、所定の弁作用金属２１のある部分にのみ析出させるが、これは、電着したくない部分にはマスクをして行う。マスキング剤としては、レジスト、マスキングシール等を用いる。
【００２１】
また、上述の表面に誘電体層を設けた回路基板と他の回路基板とを誘電体層２２を介して接着しても、機械的ストレスに強いため、より加熱・積層工程を経てもコンデンサ特性が悪化しない特徴を有する。
【００２２】
例えば、本デバイスがモバイル等、曲げ、落下等の機械的ストレスを受ける環境下で用いる場合も、可撓性を有する物質で構成された本基板は、機能を損傷することなく動作させることができる。
【００２３】
弁作用金属２１に接続して設けられた引出電極２８となる第１のスルーホール電極は基板積層体を貫通して表裏面にそれぞれ表出し、表（Ｌ１面）側の第１の電極３０と、裏（Ｌ４面）側の第２の電極３１とに接続されている。また、電着によって形成された誘電体層（有機高分子誘電体膜）２２に接続された導電性高分子体（固体電解層）２５は集電体層（カーボン及び銀ペーストなどの導電性接着剤からなる電極）２６を介して実装基板の表面に表出し、第２の電極３１に電気的に導通している。
【００２４】
弁作用金属２１と集電体層（カーボン及び銀ペースト電極）２６とは第２の絶縁層２４（重合用レジスト層形成）によって絶縁されている。引出電極２７となる第２のスルーホール電極、弁作用金属２１、三角波電圧または正弦波電圧を印加した電着によって形成された誘電体層（有機高分子誘電体膜）２２、導電性高分子体（固体電解層）２５は、図２に示す基板に内蔵されるコンデンサを構成している。
【００２５】
本コンデンサ構成によれば、もともと極性を有しない物性を示すが、どちら側に印加しても漏れ電流を少なくするためには、少なくとも前記集電体層２６を有する電極側が正となるように印加電圧をかけておくことが好ましい。例えば、弁作用金属２１にアルミ化成箔を用いたコンデンサの場合は、引出電極２８と弁作用金属２１とが本コンデンサの陽極に相当し、導電性高分子体（固体電解層）２５と集電体層（カーボン及び銀ペースト電極）２６とは陰極に相当するが、本発明のコンデンサでは、電極構成を反転させた構成が可能となっている。
【００２６】
前記集電体を有する電極側が正として電荷を印加しても漏れ電流が少なくするためには、金属箔が銅箔で構成されている場合は、塩化第二鉄溶液によって銅箔の不要部分をエッチングし、コンデンサの一方の電極を含む回路パターンを形成し、任意の電界をかけられるようにしておく事が好ましい。
【００２７】
次に、前記集電体を有する電極側が正として電荷を印加しても漏れ電流が少なくするために行う電圧印加方法を記載する。
【００２８】
図１３に示すように集電体を有する電極側が正極となるように電界を１サイクル、１０秒程度で数Ｖ印加する。印加電圧は、ＬＳＩの仕様電圧に依存し、２〜３Ｖ、場合により５〜１０Ｖ程度かけることが好ましい。印加する時間は２から３時間程度、高温、高湿下、例えば、８５℃、８５ＲＨ％程度の環境下で実施する事が好ましい。
【００２９】
引出電極２７は、最短距離で第１の電極３０に電気的に導通され、固体電解層２５、集電体層２６は、最短距離で第２の電極３１に電気的に導通している。半導体パッケージを想定すると、図２に示すように、第１の電極３０、第２の電極３１は、ボンディングワイヤー３９によりモールド樹脂４０中のＬＳＩ３８と接続されている。このような構造により、ＬＳＩ３８までの配線長が最短になる。その結果、内蔵コンデンサとＬＳＩ３８との接続が低ＥＳＬ化される。
【００３０】
第１の電極３０、第２の電極３１は、銅（Ｃｕ）または銅を含む合金で構成することが好ましい。銅は金属の中で銀に次いで電気伝導度が高いため電気的ロスを低くすることができる。引出電極２７、２９は何れもスルーホールめっき、または導電ペーストの塗布・乾燥にて形成することができる。前記引出電極をスルーホールめっきによって形成すると、第１の電極３０への接続信頼性が向上するため好ましい。図２に示すように層間接続ビア３２は、銀ペーストまたは銅めっきにて形成することができる。
【００３１】
また、導電性高分子体（固体電解質）２５は、ポリピロール類、ポリアニリン類、ポリチオフェン類を単独、もしくは組み合わせて用いることができる。これらの材料は粗面誘電体層２２となじみがよいため、粗面誘電体層２２と導電性高分子体（固体電解質）２５との界面抵抗を下げることができる。その結果、特に、高周波領域でのＥＳＲをより低減することができる。
【００３２】
中間電極（集電体層）２６を設ける場合は導電性高分子体（固体電解質）２５と銀ペーストとの間にカーボン層（グラファイト層、図示せず）を設けることが好ましい場合がある。このカーボン層は導電性高分子体（固体電解質）２５と銀ペーストとの界面抵抗を下げると同時に陽陰極分離の信頼性向上を図ることができる。その結果、特に、高周波領域でのＥＳＲをより低減することができる。但し、銀ペーストによっては、直接、導電性高分子体（固体電解質）２５上に形成することで低ＥＳＲが得られることもある。
【００３３】
ＬＳＩ３８のパッドが狭ピッチの場合は、図３に示すように配線基板層３５を介してコンデンサ内蔵基板２０とＬＳＩ３８とを接続すればよい。この場合、配線基板層３５を表層に設けたコンデンサ内蔵基板２０は従来からあるインターポーザと同様に取り扱うことができ、ユーザーに対する汎用的なメリットがある。
【００３４】
また、図４に示すように、コンデンサ内蔵基板２０の表層にビルドアップ層３３を設けてブラインドビア５２を形成し、ファインピッチ対応させる事も可能である。さらに、図５に示すようにコンデンサ内蔵基板２０表層のビルドアップ層３３にブラインドビア５２内に電解めっきを施して、配線層として用いてもよい。この配線層を用いてファインピッチ対応させる事も可能である。ブラインドビア５２は、ダイレクトまたはコンフォーマルレーザ孔加工により形成されている。なお、ブラインドビア５２内にフィルドビアが形成されていてもよい。
【００３５】
次に、図６〜図７を用いて本発明のコンデンサ内蔵基板の製造方法の一例について説明する。図６〜図７はそれぞれコンデンサ内蔵基板２０の製造工程を示す断面図である。
【００３６】
まず、図６（ａ）に於いては、弁作用金属２１を薬液処理して弁作用金属２１の表裏面（第１面、第２面）に多孔質な粗面を形成する。次に図６（ｂ）に示すように、粗面膜の表面に樹脂を用いて第２の絶縁層２４を形成する。
【００３７】
重合エリアを明確にするレジストの役割を担う第２の絶縁層２４を形成した後、電着法によって、図６（ｃ）に示すように、誘電体層２２を形成する。その後図６（ｄ）に示すように、アルミ化成箔の裏面に第３の絶縁層３６を形成する。本図面では、レジスト層である第２の絶縁層２４を形成後、誘電体層２２を形成しているが、予め、粗面化したアルミ化成箔全面に誘電体層２２を形成した後、レジスト層である第２の絶縁層２４を形成しても構わない。第３の絶縁層３６を形成後、貫通孔３７を形成し、この貫通孔３７を第１の絶縁層２３で埋める。
【００３８】
次に、図６（ｅ）に示すように、粗面誘電体膜表面の所定の箇所、すなわち、導電性高分子体（固体電解質）２５を形成する部位を残し樹脂にてさらに第２の絶縁層２４を形成する。即ち、前記絶縁層２４は、液状の絶縁樹脂のみならず、厚みを稼ぐため、さらに二重に絶縁樹脂を印刷形成あるいは、シート状絶縁物を積層することで、その役割をより強化する事が出来る。
【００３９】
続いて、化学重合法により孔の内周囲面と底面とに導電性高分子体（固体電解質）２５を形成する。固体電解質層２５は、例えばチオフェンなどの導電性高分子の粉を薄く塗布するか、あるいは化学重合法によって導電性高分子の薄い層を形成される。
【００４０】
この構成では、複数の固体電解コンデンサを同一平面上に近接して配置することができるので、実装効率がより向上する。またこの構成では、シート状樹脂が硬化された以降は、第３の絶縁層３６が弁金属シート体等を固定するのに十分な強度を有する。そのため複数の固体電解コンデンサを大面積で一括して形成することができる。
【００４１】
ここで集電体層２６として、銀ペーストを塗布する。銀ペーストを塗布するまえにカーボンを塗布してレベリングをしておいても構わない。さらに、第３の絶縁層３６の表面に第１の電極を構成するＬ１層に銅箔５０を形成する。
【００４２】
次に、図７（ｆ）に示すように、銀ペーストを主とする集電体層２６の表面にビアを形成し、銀ペーストあるいはめっきビアを流し込んで層間接続ビア３２を形成し、銅箔で構成される中間電極３４を形成、配置する。
【００４３】
次に図７（ｇ）に示すように、第３の絶縁層３６をさらに積層して、この第３の絶縁層３６にビアを形成し、銀ペーストあるいはめっきビアを流し込んだ後、積層した第３の絶縁層３６上に第２の電極を構成するためのＬ４層として銅箔５０を形成する。
【００４４】
次に図７（ｈ）に示すように所定の位置に貫通孔４２を形成し、図７（ｉ）に示すように、銅めっきにてスルーホール接続を完成させ、図２に示す信号ライン、ＧＮＤライン、ＶＤＤライン、引出電極を形成するための貫通電極を形成する。最後に、銅箔をエッチングなどによりパターニングして第１の電極３０、第２の電極３１を形成する。
【００４５】
以上の製造工程によりコンデンサ内蔵基板２０が作製される。
このように薄型化したコンデンサ内蔵基板２０を用いることにより、半導体パッケージである実装体も薄型化することができると同時に多電源系に対応した、即ち、電源層が任意形状に分割形成された大容量のコンデンサ内蔵基板を形成することができる。コンデンサ容量は、アルミ粗化箔、タンタル粗化箔等、及び誘電体層の材料選定、厚みにより任意に制御する事ができるが、例えば、１０μＦ／ｃｍ２の容量を確保できている。また、分割された電源パターン間のアイソレーションは、例えば６０ｄＢ程度と、十分に確保できている。さらに実装体を電子機器に用いることで電子機器を薄型化することもできる。
【００４６】
（実施の形態２）
以下、本発明の実施の形態２について、図面を参照しながら説明する。
【００４７】
図８、図９は、本発明の実施の形態２における実装基板の製造工程を示す断面図である。本実施の形態におけるコンデンサ内蔵基板２０が実施の形態１の実装基板２０と異なる点は、コンデンサ構成シートを分割したコンデンサ構成素体に形成されている銀ペーストを主とする集電体層２６の表面に実施の形態１の様に中間電極３４を形成するのではなく、直接、銀ペースト上に銅めっきを施し、ＧＮＤ電極５１を形成するものである。
【００４８】
即ち、実施の形態１では、中間電極３４が設けられた構成を説明したが、中間電極３４は必要に応じて設けることができ必須ではない。ただし、導電性高分子体２２と第２の電極３１との間に中間電極３４を介在させることによって、導電性高分子体２２と第２の電極３１との間の電気的接続について設計の自由度が向上するため好ましい。
【００４９】
銅めっき工程時には、めっき液に固体電解質２５が浸積、損傷を与えることを回避するため、銀ペーストには、耐めっき性、即ち、緻密性が求められる。同様に、電源分割パターニングに相当する銅エッチング工程時には、エッチング液に固体電解質２５が浸積、損傷を与えることを回避するため、銀ペーストには、耐エッチング性も求められる。
【００５０】
図８（ａ）〜（ｄ）の工程については、実施の形態１と同様であるため、説明を省略する。その後、図９（ｅ）に示すように、めっきビアを形成して、コンデンサ素子電極のみならず配線基板の電極としての接続機能を実現する。その後、図９（ｆ）〜（ｈ）に示すように、実施の形態１と同様に多層化、貫通電極を形成してコンデンサ内蔵基板を完成する。
【００５１】
本構成によれば、コンデンサ素子を内蔵した４層板構成で、例えば、厚み３６０μｍを実現する事ができ、部品内蔵に伴う厚み増を殆ど回避する事ができている。
【００５２】
それ以外の基本的な構成は実施の形態１と同様である。導電性高分子体（固体電解質）２５もまた実施の形態１と同様の材料で構成される。銅めっき層をパターニングした後、コンデンサ素子の極性を反転させて、銅パターニング層を電源層側へ切り換えるのも同様である。
【００５３】
また、本図面では示していないが、弁作用金属２１の両面の所定箇所に誘電体層に加え、重合層、集電体層を形成して両面コンデンサ素子を形成して、基板に内蔵しても良い。コンデンサとしての設計自由度が向上すると同時に容量を２倍に増加させることができる。
【００５４】
（実施の形態３）
以下、本発明の実施の形態３について、図面を参照しながら説明する。
【００５５】
図１０、図１１、図１２は、本発明の実施の形態３における実装基板の製造工程を示す断面図である。本実施の形態におけるコンデンサ内蔵基板２０が実施の形態１及び２の実装基板２０と異なる点は、コンデンサ構成シートを分割したコンデンサ構成素体に形成されている銀ペーストを主とする集電体層２６の表面に実施の形態１の様に中間電極３４を形成する構成ではあるものの、薄い樹脂付き銅箔を積層し、レーザーでビア加工した後、めっき接続を行うことで厚み増を殆ど伴わない点である。一方、実施の形態２で示したように、直接、銀ペースト上に銅めっきを施して、ＧＮＤ電極５１を形成する構成も踏襲するため、ビアペーストで電極を引き出す場合と比較して、より小径の層間ビア接続に好適である。
【００５６】
銅めっき工程時には、実施の形態２と同様にめっき液に固体電解質２５が浸漬、損傷を与えることを回避するため、銀ペーストには、耐めっき性、即ち、緻密性が求められる。同様に、電源分割パターニングに相当する銅エッチング工程時には、エッチング液に固体電解質２５が浸積、損傷を与えることを回避するため、銀ペーストには、耐エッチング性も求められる。
【００５７】
図１０〜図１２に本実施の形態の説明図を示す。図１０の（ａ）〜（ｄ）の工程は、実施の形態１，２と同様であるため、その説明を省略する。次に図１１（ｅ）に示すように第３の絶縁層３６とＧＮＤ電極５１を形成する銅箔が一体化してなる樹脂付き銅箔を積層する。しかる後に図１１（ｆ）に示すようにレーザー等を用いてコンフォーマルビア加工を行う。次に図１１（ｇ）に示すように電解Ｃｕめっきにてフィルドめっきビア３２処理あるいは、コンフォーマルビアめっきにより層間接続ビア３２を形成する。しかる後に図１１（ｈ）に示すようにめっきで銅厚が厚くなったパネル銅めっき層をフォトリソにてパターニングを行い、結果的に次工程以降で行う電源分割を実現する。その後図１２（ｉ）〜（ｋ）に示すように、実施の形態１，２と同様に多層化、貫通電極を形成してコンデンサ内蔵基板を完成する。
【００５８】
本構成によれば、コンデンサ素子を内蔵した４層板構成で、例えば、厚み４００μｍを実現する事ができ、部品内蔵に伴う厚み増を殆ど回避する事ができている。
【００５９】
それ以外の基本的な構成は実施の形態１と同様である。導電性高分子体（固体電解質）もまた導電性高分子体と同様の材料で構成される。銅めっき層をパターニングした後、コンデンサ素子の極性を反転させて、銅パターニング層を電源層側へ切り換えるのも同様である。
【００６０】
また、本図面では示していないが、弁作用金属２１の両面の所定箇所に誘電体層に加え、重合層、集電体層を形成して両面コンデンサ素子を形成して、基板に内蔵しても良い。コンデンサとしての設計自由度が向上すると同時に容量を２倍に増加させることができる。
【産業上の利用可能性】
【００６１】
本発明のコンデンサ内蔵基板は、大容量のシート状コンデンサを任意設計、配置できることで有用である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態１における多電源系画像処理用ＬＳＩのブロック図
【図２】本発明の実施の形態１におけるコンデンサ内蔵基板を示す断面図
【図３】本発明の実施の形態１におけるコンデンサ内蔵基板の他の構成を示す断面図
【図４】本発明の実施の形態１におけるコンデンサ内蔵基板の他の構成を示す断面図
【図５】本発明の実施の形態１におけるコンデンサ内蔵基板の他の構成を示す断面図
【図６】本発明の実施の形態１におけるコンデンサ内蔵基板の製造工程を示す断面図
【図７】本発明の実施の形態１におけるコンデンサ内蔵基板の製造工程を示す断面図
【図８】本発明の実施の形態２におけるコンデンサ内蔵基板の製造工程を示す断面図
【図９】本発明の実施の形態２におけるコンデンサ内蔵基板の製造工程を示す断面図
【図１０】本発明の実施の形態３におけるコンデンサ内蔵基板の製造工程を示す断面図
【図１１】本発明の実施の形態３におけるコンデンサ内蔵基板の製造工程を示す断面図
【図１２】本発明の実施の形態３におけるコンデンサ内蔵基板の製造工程を示す断面図
【図１３】本発明の実施の形態１におけるコンデンサ内蔵基板の電圧印加方法を示す図
【符号の説明】
【００６３】
１  アンテナ
２  チューナ
３  ＣＰＵ
４  メモリーコントローラ
５  Ｉ／Ｏ部
６  コア部
７  メモリー
８  Ｉ／Ｏ部
１０  画像処理用ＬＳＩ
１１  ディスプレイ
１２  外部交流電源
１３  ＡＣ−ＤＣコンバータ
１４，１５，１６，１７  ＤＣ−ＤＣコンバータ
１８  電源ライン
１９Ａ，１９Ｂ  コンデンサ
２０  コンデンサ内蔵基板
２１  弁作用金属
２２  誘電体層
２３  第１の絶縁層
２４  第２の絶縁層
２５  固体電解層
２６  集電体層
２７，２８，２９  引出電極
３０  第１の電極
３１  第２の電極
３２  層間接続ビア
３３  ビルドアップ層
３４  中間電極
３５  配線基板層
３６  第３の絶縁層
３７  貫通孔
３８  ＬＳＩ
３９  ボンディングワイヤー
４０  モールド樹脂
５１  ＧＮＤ電極
５２  ブラインドビア
【図１】
2009253136.tif 000003
【図２】
2009253136.tif 000004
【図３】
2009253136.tif 000005
【図４】
2009253136.tif 000006
【図５】
2009253136.tif 000007
【図６】
2009253136.tif 000008
【図７】
2009253136.tif 000009
【図８】
2009253136.tif 000010
【図９】
2009253136.tif 000011
【図１０】
2009253136.tif 000012
【図１１】
2009253136.tif 000013
【図１２】
2009253136.tif 000014
【図１３】
2009253136.tif 000015