(57)【要約】      （修正有）【課題】銅配線層を電解メッキ法で形成する際に電極となるシード層の溶解に起因する銅メッキ層の欠陥の発生を抑制する電解メッキ液及び該メッキ液を用いた電解メッキ方法を提供する。【解決手段】電解メッキ液として、極性溶媒と、前記極性溶媒中に溶解した硫酸銅を含み、さらに添加剤として、硫黄化合物よりなるアクセラレータと、前記アクセラレータよりも小さい分子量を有する還元剤とを添加した電解メッキ液を使う。【選択図】図１１Ｂ
2009228078.tif 000002
【特許請求の範囲】
【請求項１】
極性溶媒と、
前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、
前記アクセラレータよりも小さい分子量を有する還元剤と、
を含む電解メッキ液。
【請求項２】
前記還元剤は、グルコースを含む請求項１記載の電解メッキ液。
【請求項３】
前記アクセラレータは、ジスルフィドプロパンスルホン酸を含む請求項１または２記載の電解メッキ液。
【請求項４】
さらにポリエチレングリコールをサプレッサとして添加した請求項１〜３のうち、いずれか一項記載の電解メッキ液。
【請求項５】
銅シード層を形成された被処理基板を、電解メッキ液中に浸漬する工程と、
前記電解メッキ液に浸漬された被処理基板に銅層を電解メッキにより堆積する工程と、を含み、
前記電解メッキ液が、
極性溶媒と、
前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、
前記アクセラレータよりも小さい分子量を有する還元剤と、
を含む電解メッキ方法。
【請求項６】
被処理基板上の絶縁膜中に凹部を形成する工程と、
前記絶縁膜上に、前記凹部の側壁面および底面を連続して覆うようにバリアメタル膜を、前記凹部の形状に整合した形状で成膜する工程と、
前記絶縁膜上に、前記バリアメタル膜を覆って銅シード層を、前記凹部の形状に整合した形状で成膜する工程と、
前記銅シード層を電極とした電解メッキ法により、前記凹部を銅層により充填する工程と、
前記絶縁膜上において前記銅層を、前記絶縁膜表面が露出するまで化学機械研磨法により除去する工程と、
を含み、
前記銅層形成に用いる電解メッキ液が、
極性溶媒と、
前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、
前記アクセラレータよりも小さい分子量を有する還元剤と、
を含む半導体装置の製造方法。
【請求項７】
前記電解メッキ法は、前記被処理基板を前記電解メッキ液中に浸漬する工程と、前記電解メッキ液中において前記銅シード層を電極に通電を行う工程とを含み、前記通電は、前記被処理基板が前記電解メッキ液中に浸漬した後で開始される請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に電解メッキ法、および電解メッキ法を使った半導体装置の製造方法に関する。
【背景技術】
【０００２】
今日の超微細化半導体集積回路装置では、基板上に形成された莫大な数の半導体素子を相互接続するために、低抵抗金属を配線パターンとした多層配線構造が使われている。特に銅（Ｃｕ）を配線パターンとした多層配線構造では、シリコン酸化膜、あるいはより比誘電率の低い、いわゆる低誘電率（ｌｏｗ−Ｋ）材料よりなる層間絶縁膜中に配線溝あるいはビアホールをあらかじめ形成しておく。このビアホールに抵抗率が低くエレクトロマイグレーション耐性の高いＣｕ層で充填し、余剰のＣｕ層部分を化学機械研磨（ＣＭＰ）により除去するダマシン法あるいはデュアルダマシン法が一般に使われている。
【０００３】
ダマシン法あるいはデュアルダマシン法では、層間絶縁膜中に形成された配線溝あるいはビアホールの表面を、典型的にはＴａやＴａＮなどの高融点金属あるいはその窒化物よりなるバリアメタル膜で覆う。その上に薄いＣｕシード層をＰＶＤ法あるいはＣＶＤ法により形成し、かかるＣｕシード層を電極として電解メッキを行うことにより、前記配線溝あるいはビアホールをＣｕ層により充填している。
【特許文献１】特開２００２−１４６５８５号公報
【特許文献２】特開２００１−２４０９９５号公報
【特許文献３】特開２００２−３１７２７４号公報
【特許文献４】特開２００１−２３０２５２号公報
【特許文献５】特開２００１−４９４９１号公報
【特許文献６】特開２０００−１７３９４９号公報
【特許文献７】特開２００６−２６１２６８号公報
【特許文献８】特開２００７−２２０８８２号公報
【特許文献９】特許第３２０８４１０号
【特許文献１０】特開２００６−２９９３６６号公報
【特許文献１１】特開２００１−２５１０８５号公報
【特許文献１２】特許第３３３２６６８号
【特許文献１３】特開２００２−４０８１号公報
【特許文献１４】特開２００1−３５８１２号公報
【特許文献１５】特開２００1−２７１１９６号公報
【特許文献１６】特開２００３−１０５５８４号公報
【特許文献１７】特許第３３６７６５５号
【特許文献１８】特許第３３８１１７０号
【特許文献１９】特許第３９３８３５６号
【特許文献２０】特開２００７−１９７８０９号公報
【特許文献２１】特開２００４−２２５１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
Ｃｕ層の電解メッキ工程では、一般的に硫酸銅などの銅塩を水などの極性溶媒に溶解した硫酸銅水溶液などの電解メッキ液が使われる。電解メッキ液には一般に微細な配線溝やビアホールを充填するため、数種類の添加物が組みあわせて添加される。これらの添加物には、配線溝やビアホールを、積極的に底部から上部に向かって充填（ボトムアップ充填）するために、硫黄系化合物よりなるアクセラレータ（ブライトナ、光沢剤とも呼ばれる）と、ポリエチレングリコールやポリプロピレングリコールなど、分子量が１０００〜６０００程度のポリマよりなるサプレッサ（抑制剤とも呼ばれる）とが添加されている。これにさらに、分子量が１００００を超え、多くは環状構造を有するポリマよりなるレベラが添加されることもある。アクセラレータとサプレッサは、いずれが欠けても、所望のボトムアップ充填は得られない。
【０００５】
図１Ａ〜１Ｅは、典型的なダマシン法によるＣｕ配線パターンの形成工程を、図２は、かかるＣｕ配線パターン形成の際の理想的なボトムアップ充填の例を示す。
【０００６】
図１Ａにおいて、絶縁膜１１に配線溝あるいはビアホールを構成する凹部１２を形成する。次に図１Ｂに示すように、前記凹部１２の側壁面および底面に、典型的にはＴａやＴｉなどの高融点金属、あるいはＴａＮやＴｉＮなど、その導電性窒化物よりなるバリアメタル膜１３が、前記凹部１２に整合した形状で形成される。
【０００７】
さらに図１Ｃに示すように、前記バリアメタル膜１３の表面にはＣｕシード層１４が、ＰＶＤ法あるいはＣＶＤ法により、前記凹部１２に整合した形状で形成される。さらに図１Ｄに示すように、前記Ｃｕシード層１４を電極とした電解メッキにより、前記凹部１２にＣｕ層１５を充填する。
【０００８】
その際、使われる電解メッキ液に、先に説明したアクセラレータとサプレッサを添加する。これにより、図２に示すように、Ｃｕ層１５の充填が、前記凹部１２の底部から上方に向かって生じる（ボトムアップ充填）。
【０００９】
さらに図１Ｅに示すように、前記層間絶縁膜１１表面の不要なＣｕ層１５をＣＭＰ法により除去する。これにより、ボイドの少ない、ストレスマイグレーションやエレクトロマイグレーションに対する耐性の高いＣｕ配線パターン１５Ａが得られる。
【００１０】
ところが、最近の最小ビアあるいは溝径が９０ｎｍ、あるいはそれ以下の超微細化多層配線構造を有する半導体装置では、電解メッキ液として、ｐＨ１以下の強酸性の液が使われるのが一般的である。この場合、薄いＣｕシード層１４がメッキ液の作用により、溶解してしまう問題が生じることが知られている。
【００１１】
図４は、図３Ａおよび３Ｂに示すシード層１４の、前記図１Ｄに示す電解メッキ工程初期における状態を示す。ただし図４は、前記図３Ａの構造において前記凹部１２の側壁面を覆うシード層１４を、図３Ｂに矢印で示す方向から見た図である。図４では、１０秒間の電解メッキ工程により、前記シード層１４上に薄いＣｕ層が形成されている。
【００１２】
図４を参照するに、（Ａ），（Ｂ）の図では前記凹部１２の下部においてシード層１４が溶解している。また図４（Ｃ）の図では中央部のシード層１４が溶解しているのがわかる。なお図４の（Ａ）〜（Ｃ）において、凹部１２の下部に見える明るい部分は、前記凹部１２の底部を覆うシード層１４の断面を示す。試料作成時のへき開の結果、前記シード層１４が塑性変形しているのがわかる。
【００１３】
このように図１Ｃの構造においてシード層１４が部分的に溶解すると、かかるシード層１４を電極に図１Ｄの工程で電解メッキを行った場合、前記シード層１４が欠如している部分にはＣｕ層１５の成膜は生じない。このため、図５に示すように、前記凹部１２を充填するＣｕ配線パターン１５Ａにボイドなどの欠陥が発生してしまう。
【００１４】
従来、前記メッキシード層１４の電解メッキ工程における溶解を抑制するため、被処理基板を電解メッキ液に浸漬する際に、予め被処理基板に電圧を印加することが行われている。一方、被処理基板を電解メッキ液に浸漬する場合には、気泡の発生を抑制するため、被処理基板を電解メッキ液の液面に対して斜めに傾けた状態で浸漬している。そこで、このようにバイアス電圧を印加した被処理基板を液面に対して斜めに傾けた状態で浸漬すると、浸漬された部分からＣｕ層の堆積が直ちに開始されてしまう。その結果、図１Ｄに示すＣｕ層１５の成膜を最適に制御することが困難になってしまう。この問題は、特にビア径が７０ｎｍ以下の超微細化半導体装置製造において顕著になる。
【００１５】
また従来、このようなメッキシード層１４の電解メッキ工程における溶解を抑制するため、特許文献１には、ｐＨ値の大きい弱酸性、あるいはアルカリ性のメッキ液を使う提案もなされている。しかし、このような技術では、特殊なメッキ液を使う必要がある。また最適な成膜条件も限られる。このため、超微細化半導体装置の製造に一般的に使用するのは困難である。
【００１６】
また、上記Ｃｕシード層の電解メッキ工程における溶解を抑制するため、電解メッキ液に高濃度のサプレッサを添加する技術も提案されている。
【００１７】
図６（Ａ）は、前記図１Ｃの構造に対し、アクセラレータもサプレッサも含まない硫酸銅水溶液よりなる電解メッキ液（バージンメークアップソリューション：ＶＭＳ）を使ってＣｕ層１５の成膜を１０秒程度行った場合についての、前記Ｃｕシード層１４の状態を示す図である。
【００１８】
図６（B）は、前記図１Ｃの構造に対し、前記ＶＭＳにアクセラレータとして一般的に使われているジスルフィドプロパンスルホン酸（ＳＰＳ）のみを添加して同様な電解メッキを短時間行った場合についての、前記Ｃｕシード層１４の状態を示す図である。
【００１９】
図６（Ｃ）は、前記図１Ｃの構造に対し、前記ＶＭＳにサプレッサとして一般的に使われているポリエチレングリコール（ＰＥＧ）のみを添加して同様な電解メッキを短時間行った場合についての、前記Ｃｕシード層１４の状態を示す図である。
【００２０】
図６（Ａ）〜（Ｃ）は、前記図４（Ａ）〜（Ｃ）と同様に、前記凹部１２の側壁面を見た状態の図となっている。
【００２１】
図６（Ａ）〜（Ｃ）を参照するに、ＶＭＳを使った図６（Ａ）の場合には、前記凹部１２の下部においてＣｕシード層１４の溶解が認められ、これにアクセラレータを添加した図６（Ｂ）の場合、前記Ｃｕシード層１４の溶解がさらに促進されていることがわかる。一方、図（Ｃ）に示すサプレッサのみを添加した場合には、Ｃｕシード層１４の溶解が減少しているのがわかる。ただし、溶解の問題は、図６（Ｃ）の場合でも、完全に解消しているわけではない。そこで、前記Ｃｕシード層１４の溶解の問題だけを解消するためには、電解メッキ中に高濃度のサプレッサを添加することが考えられる。しかし、サプレッサだけを添加した場合には、先に図２で説明したようなＣｕ層による凹部１２のボトムアップ充填が不可能となる。また、前記凹部１２の幅が７０ｎｍ以下になると、図７（Ａ），（Ｂ）に示すように、電解メッキ液にサプレッサを添加していても、凹部１２の底部におけるＣｕシード層１４の溶解は回避できない。ただし図７（Ａ），（Ｂ）は、前記Ｃｕシード層１４の、図１Ｄの工程において短時間Ｃｕ層１５の電解メッキを行った状態を、異なった倍率で示す。
【課題を解決するための手段】
【００２２】
一の側面によれば、電解メッキ液は、極性溶媒と、前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、前記アクセラレータよりも小さい分子量を有する還元剤と、を含む。
【００２３】
他の側面によれば、電解メッキ方法は、銅シード層を形成された被処理基板を、電解メッキ液中に浸漬する工程と、前記電解メッキ液に浸漬された被処理基板に銅層を電解メッキにより堆積する工程と、を含み、前記電解メッキ液が、極性溶媒と、前記極性溶媒中に溶解した硫酸銅と、硫黄化合物よりなるアクセラレータと、前記アクセラレータよりも小さい分子量を有する還元剤と、を含む。
【００２４】
他の側面によれば半導体装置の製造方法は、被処理基板上の絶縁膜中に凹部を形成する工程と、前記絶縁膜上に、前記凹部の側壁面および底面を連続して覆うようにバリアメタル膜を、前記凹部の形状に整合した形状で成膜する工程と、前記絶縁膜上に、前記バリアメタル膜を覆って銅シード層を、前記凹部の形状に整合した形状で成膜する工程と、前記銅シード層を電極とした電解メッキ法により、前記凹部を銅層により充填する工程と、前記絶縁膜上において前記銅層を、前記絶縁膜表面が露出するまで化学機械研磨法により除去する工程と、を含み、前記銅層形成に用いる電解メッキ液が、極性溶媒と、前記極性溶媒中に溶解した硫酸銅と、硫黄化合物よりなるアクセラレータと、前記アクセラレータよりも小さい分子量を有する還元剤と、を含む。
【発明の効果】
【００２５】
本発明によれば、電解メッキ液を使った銅層の電解メッキ工程において、電極として使われる銅シード層に生じる溶解の問題が、前記電解メッキ液に添加された、分子量がアクセラレータの分子量よりも小さい還元剤により効果的に抑制される。その結果、前記銅層により微細な凹部を下部から上部へと、順次充填することが可能となる。
【発明を実施するための最良の形態】
【００２６】
［第１の実施形態］
本発明の発明者は、本発明の基礎となる研究において、先に説明したＣｕシード層１４の溶解の問題に対するアクセラレータおよびサプレッサの効果について検討した。その結果、電解メッキ液に、さらに前記アクセラレータとして使われる化合物よりも分子量の小さい例えばグルコースを還元剤として添加した場合に、前記Ｃｕシード層１４の溶解が非常に効果的に抑制されることが見出された。
【００２７】
以下、本発明を実施例について説明する。
【実施例】
【００２８】
図８は、実験に使われた電解メッキ装置１の概略的構成を、図９Ａ〜９Ｄは、本発明の発明者が行った実験の概要を示す。
【００２９】
最初に図８を参照する。
【００３０】
前記電解メッキ装置１は電解液２Ａ中にアノード２Ｂを保持する容器２を備え、前記電解液２Ａ中には被処理基板Ｗが浸漬される。
【００３１】
前記容器２にはタンク３が配管３Ａ，３Ｂを介して接続され、前記電解液２Ａは、前記容器２とタンク３の間を、前記配管３Ａ，３Ｂを通って循環している。
【００３２】
さらに前記タンク３にはＶＭＳを供給するユニット４Ａと、アクセラレータを供給するユニット４Ｂと、サプレッサを供給するユニット４Ｃと、レベラを供給するユニット４Ｄと、還元剤を供給するユニット４Ｅが、それぞれのラインを介して接続されている。また前記タンク３中における電解液２Ａの濃度を測定する濃度測定器５が結合されている。さらに電解メッキ処理の際には、前記被処理基板Ｗとアノード２Ｂに直流電源ＤＣが接続される。
【００３３】
図９Ａを参照するに、絶縁膜２１中には配線溝あるいはビアホールを構成する凹部２２が７０ｎｍの幅および深さで形成される。さらに前記凹部２２の側壁面および底面には図９Ｂに示すように、Ｔａ膜よりなるバリアメタル膜２３が、前記凹部２２に整合した形状で、５〜６ｎｍの膜厚で形成される。さらに図９Ｃに示すように、前記バリアメタル膜２３の表面にはＣｕシード層２４が、ＰＶＤ法により、前記凹部１２に整合した形状で、４０〜１００ｎｍの膜厚で形成される。
【００３４】
さらに図９Ｄの工程において、前記Ｃｕシード層２４を電極とした電解メッキを短時間、前記電解メッキ装置１を使って典型的には１０秒間行う。これにより、前記Ｃｕシード層２４の表面にＣｕ層２５を約１０ｎｍの膜厚に形成する。このようにＣｕシード層２４の表面に薄くＣｕ層２５を形成することにより、Ｃｕシード層２４中の欠陥を、より鮮明に検出することが可能となる。
【００３５】
実施例１において本発明の発明者は、前記電解液２Ａとして、Ｃｕイオンを６０ｇ／Ｌの濃度で、また硫酸（Ｈ2ＳＯ4）を１０ｇ／Ｌの濃度で含み、さらに塩素（Ｃｌ）を５０ｐｐｍの濃度で含む硫酸銅水溶液をＶＭＳとして作製した。その際、実施例１ではさらに前記ＶＭＳに、アクセラレータとして化学式ＨＯ3Ｓ−ＣＨ2ＣＨ2ＣＨ2−Ｓ−Ｓ−ＣＨ2ＣＨ2ＣＨ2−ＳＯ3Ｈを有する分子量Ｍが３１０のジスルフィドプロパンスルホン酸（ＳＰＳ）を２０ｍｇ／Ｌの濃度で添加し、またサプレッサとして分子量が４００，２０００または６０００のポリエチレングリコール（ＰＥＧ）を添加し、サプレッサの重合度がそれぞれ異なった三種類の電解メッキ液を作製した。一方、実施例１の実施例では、Ｃｕ層による凹部２２の埋込には余り影響しないため、レベラは使用していない。
【００３６】
さらに実施例１においては、前記電解液２Ａに前記還元剤として、分子量が１８０のＤ（＋）グルコースを１０〜２０ｐｐｍの割合で添加している。
【００３７】
図１０（Ａ），（Ｂ）は、前記図８の電解メッキ装置１において前記図９Ｃの構造上にＣｕ層２５を約１０ｎｍの膜厚に形成した試料を、図９Ｄに示すように矢印の方向から観察した図を示す。ここで図１０（Ａ）の試料は、グルコースを添加しなかった対照標準を示すのに対し、図１０（Ｂ）の試料は、グルコースを添加した実施例１の試料を示している。ただし図１０（Ａ），（Ｂ）のいずれの試料でも、サプレッサとして分子量が２０００のポリエチレングリコールを、３００ｇ／Ｌの割合で添加している。
【００３８】
また図１０（Ａ），（Ｂ）の実験では、前記図８の装置１において、前記被処理基板Ｗを前記電解メッキ液２Ａに浸漬する際にはバイアス電圧を印加せず、浸漬された後、５〜１０ｍＡ／ｃｍ2の電流密度で通電を行っている。メッキ液の温度は２５℃(常温：室温)に設定している。
【００３９】
図１０（Ａ），（Ｂ）を比較すると、グルコースを添加しなかった場合には、前記Ｃｕシード層２４の溶解が、先に図４（Ａ）〜（Ｃ）で説明したのと同様に生じているのに対し、グルコースを添加することにより、かかるＣｕシード層２４の溶解が完全に止まっていることがわかる。
【００４０】
図１０（Ａ），（Ｂ）の結果は、Ｃｕシード層の溶解について、以下のメカニズムを示唆している。
【００４１】
図１１Ａに概略的に示すように、電解メッキ液２Ａ中にグルコースなどの還元剤が含まれてない場合、電解メッキ液２Ａ中の溶存酸素によりＣｕシード層２４が酸化され、形成されたＣｕＯあるいはＣｕ2Ｏなどの銅酸化物が、電解メッキ液２Ａにより溶解される。その際、前記電解メッキ液２Ａにアクセラレータが含まれていると、前記Ｃｕシード層２４の酸化が促進され、結果として、Ｃｕシード層２４の溶解が促進される。
【００４２】
ところが電解メッキ液２Ａ中にグルコースなどの還元剤が存在する場合、図１１Ｂに概略的に示すように、電解メッキ液中の溶存酸素により形成された銅酸化物は直ちにＣｕに還元され、このため、電解メッキ液２Ａ中にアクセラレータが含まれていても、Ｃｕシード層２４の溶解が抑制される。
【００４３】
このようなメカニズムから考えて、前記還元剤はグルコースに限定されるものではなく、アルデヒド基あるいはケトン基を含み還元作用を示す糖類、アルデヒド基類、ケトン基類であってもよいことが考えられる。
【００４４】
そこで、前記図１１Ａ，１１Ｂの考察からは、前記電解メッキ液２２Ａ中に、アクセラレータに加えて還元剤を添加することで、Ｃｕシード層２４の電解メッキ液による溶解を抑制することが考えられる。
【００４５】
しかし、微細な、例えば図１２に示す最小線幅Ｗが７０ｎｍ以下の凹部２２をＣｕ層の電解メッキにより充填するような場合を考えると、上に説明したメカニズムでは、前記還元剤は、アクセラレータよりも前記凹部２２の破線で囲んだ底部２２Ａに、同等か、より高い効率で輸送されることが望ましい。このためには、前記還元剤は、アクセラレータと同等、あるいはそれ以下の分子量を有する化合物であることが望ましいことになる。なお図１２の例では、前記絶縁膜２１の下には、バリアメタル膜３２を介して、下層の絶縁膜３１が形成されている。本実施例で使われているアクセラレータＳＰＳは、約３１０の分子量を有している。このため、前記還元剤は、例えば３００以下の分子量を有するのが望ましい。グルコースは、約１８０の分子量を有しており、上記の条件を満たしている。
【００４６】
このようなアルデヒド基あるいはケトン基を有し、３００以下の分子量を有する還元剤としては、分子量が１８０のグルコースの他に、分子量が９０のグリセルアルデヒド、分子量が１２０のエリトロース、分子量が１２０のトレオース、分子量が１５０のリボース、分子量が１５０のアラビノース、分子量が１５０のキシロース、分子量が１５０のリキソース、分子量が１８０のアロース、分子量が１８０のアルトロース、分子量が１８０のマンノース、分子量が１８０のグロース、分子量が１８０のイドース、分子量が１８０のガラクトース、分子量が１８０のタロースなどの単糖類が挙げられる。
【００４７】
さらに前記還元剤としては、分子量が３０のホルムアルデヒド、分子量が４４のアセトアルデヒド、分子量が５８のプロピオンアルデヒド、分子量が５６のビニルアルデヒド、分子量が１０６のベンズアルデヒド、分子量が１３２のシンナムアルデヒド、分子量が１５０のペリルアルデヒドなどのアルデヒド基類、さらに分子量が５９のアセトン、分子量が７２のメチルエチルケトン、分子量が８６のジエチルケトンなどのケトン基類が挙げられる。
【００４８】
特にアクセラレータとして、ＳＰＳの代わりに分子量が１５５のメルカプトプロパンスルホン酸（ＭＰＳ）を使うような場合には、上記の分子量が１５５以下の還元剤を使うことにより、先に説明したのと同様な効果を得ることが可能である。
【００４９】
次に、本発明の発明者は、上記還元剤の作用・効果を確認するため、電解メッキ液２Ａに、前記グルコースの代わりに、還元性を有さないポリエチレングリコールを、様々な分子量（４００，２０００，６０００）および濃度（３００ｍｇ／Ｌ，３０００ｍｇ／Ｌ）で添加し、Ｃｕシード層２４の溶解抑制効果が生じるか否かを、先の図１０（Ａ），（Ｂ）の実験と同じ条件での実験により検討した。その結果を図１３に示す。
【００５０】
図１３を参照するに、いずれの場合においても、前記Ｃｕシード層２４に顕著な溶解が生じているのがわかる。
【００５１】
図１３より、単にアクセラレータの分子量よりも小さい分子量の添加剤を電解メッキ液２Ａに添加しても、その添加剤が還元作用を示さないならば、先に図１０（Ａ），（Ｂ）で得られたＣｕシード層２４の溶解抑制効果は得られないことが結論される。
【００５２】
さらに本発明の発明者は、上記還元剤の作用・効果を確認するため、サプレッサとして分子量が２０００あるいは６０００のポリエチレングリコールを使い、さらに還元剤の代わりに分子量が２００のポリエチレングリコールを添加した電解メッキ液２Ａを使い、Ｃｕシード層２４の溶解抑制効果が生じるか否かを、先の図１０（Ａ），（Ｂ）の実験と同じ条件での実験により検討した。その結果を図１４に示す。
【００５３】
図１４中、（Ａ）は前記分子量２００のポリエチレングリコールを添加しない対照標準を、（Ｂ）は、前記分子量２００のポリエチレングリコールを添加した例を示す。
【００５４】
図１０（Ａ），（Ｂ）を参照するに、分子量２００のポリエチレングリコールを添加しても、Ｃｕシード層２４には穴が形成されており、電解メッキ液による溶解を十分に抑制することができないことを示している。
【００５５】
以上より、アクセラレータを添加された電解メッキ液によるＣｕシード層の溶解の問題は、前記電解メッキ液にさらに還元剤を添加し、その際、前記還元剤として、前記アクセラレータの分子量以下の分子量のものを選んで使うことにより、解決できるとの知見が示された。
【００５６】
なお、このように電解メッキ液に還元剤を添加して、例えば図９Ｄの電解メッキ工程を、図８の電解メッキ装置１を使って行う場合、従来Ｃｕシード層２４の溶解を抑制するために行われていた、電解メッキ液２Ａへの浸漬前の被処理基板Ｗに電圧印加を行うことが必要なくなる。すなわち、前記被処理基板Ｗへの通電を、前記電解メッキ液２Ａに被処理基板Ｗが浸漬された後で開始することが可能となる。その結果、前記凹部２２のＣｕ層２５による充填を最適な電流条件下で行うことが可能となる。その結果、最小線幅が７０ｎｍ以下の微細なビアホールは配線溝を、図２で示したようなボトムアッププロセスにより、欠陥なく形成することが可能となる。
【００５７】
なお、本実施例の電解メッキ液２Ａにおいて、硫酸銅を溶解する溶媒は水に限定されるものではなく、他の極性溶媒、例えばメタノール、エタノールなどのアルコール類、エチレンカーボネート、プロピレンカーボネートなどの環状カーボネート類、ジメチルカーボネート、エチルメチルカーボネート、ジエチルカーボネートなどの直鎖状カーボネート類、またはこれらの混合溶媒を使うことも可能である。
［第２の実施形態］
図１５Ａ〜１５Ｅは、本発明の第２の実施形態によるＣｕ配線パターンの形成方法を示す。
【００５８】
図１５Ａを参照する。
【００５９】
絶縁膜４１中には配線溝あるいはビアホールを構成する凹部４２が７０ｎｍの幅および深さで形成される。前記凹部４２の側壁面および底面には図１５Ｂに示すように、Ｔａ膜よりなるバリアメタル膜４３が、前記凹部４２に整合した形状で、例えば５〜６ｎｍの膜厚で形成される。さらに図１０Ｃに示すように、前記バリアメタル膜４３の表面にはＣｕシード層４４が、ＰＶＤ法により、前記凹部４２に整合した形状で、４０〜１００ｎｍの膜厚で形成される。
【００６０】
さらに図１５Ｄの工程において、前記Ｃｕシード層４４を電極とした電解メッキを、前記電解メッキ装置１において行い、前記Ｃｕシード層２４の表面から前記凹部２２をＣｕ層２５により、ボトムアップ充填する。その際、前記電解メッキ液２Ａとして、先の実施形態で説明したように、硫酸銅水溶液にアクセラレータとしてＳＰＳを、サプレッサとしてポリエチレングリコールを添加し、さらに還元剤としてグルコースを添加したものを使う。
【００６１】
さらに図１５Ｅの工程において、前記層間絶縁膜４１表面の不要なＣｕ層４５をＣＭＰ法により除去することにより、ボイドの少ない、従ってストレスマイグレーションやエレクトロマイグレーションに対する耐性の高いＣｕ配線パターン４５Ａが得られる。
【００６２】
本実施形態では、電解メッキ液２Ａにグルコースが還元剤として添加されている。このため、電解メッキ液２ＡにＳＰＳなどのアクセラレータが添加さいれていてもＣｕシード層４４の溶解が抑制される。その結果、図１５Ｄの電解メッキ工程において前記凹部４２をＣｕ層４５により、ボトムアップ充填することができ、Ｃｕ配線パターン４５Ａ中のボイドなどの欠陥発生を効果的に抑制することができる。
【００６３】
また先に説明したように、図１５Ｄの電解メッキ工程を、図８の電解メッキ装置１を使って行う場合、従来Ｃｕシード層４４の溶解を抑制するために行われていた、電解メッキ液２Ａへの浸漬前の被処理基板Ｗに電圧印加を行うことが必要なくなる。すなわち、前記被処理基板Ｗへの通電を、前記電解メッキ液２Ａに被処理基板Ｗが浸漬された後で開始することが可能となる。その結果、前記凹部４２のＣｕ層４５による充填を最適な電流条件下で行うことが可能となる。よって、最小線幅が７０ｎｍ以下の微細なビアホールは配線溝を、図２で示したようなボトムアッププロセスにより、欠陥なく形成することが可能となる。
【００６４】
なお、本実施形態では、前記電解メッキ液２Ａに、必要に応じて例えばＡＴＭＩ社より商品名Viaform Levelerで市販されているレベラを添加してもよい。
［第３の実施形態］
次に、本発明の第３の実施形態による多層配線構造を有する半導体装置の製造工程を、図１６Ａ〜図１６Ｌを参照しながら説明する。
【００６５】
図１６Ａを参照するに、シリコン基板（図示せず）上の絶縁膜３０１上にはＳｉＮ膜３０２を介してＳｉＯ2などよりなる層間絶縁膜３０３が形成されている。前記層間絶縁膜３０３上には、所望の配線パターンに対応したレジストパターンＲ１が形成されている。
【００６６】
次に図１６Ｂの工程において前記層間絶縁膜３０３が前記レジストパターンＲ１をマスクにパターニングされる。その結果、前記層間絶縁膜３０３中には所望の配線パターニングに対応した配線溝が形成される。さらにこのようにパターニングされた層間絶縁膜３０３をＴａバリアメタル膜３０４で覆った後、前記図１５Ａ〜１５Ｄの工程を実行する。これにより銅層３０５が、前記配線溝を充填するように、電解めっき法により形成される。この電解メッキ法では、硫酸銅水溶液にアクセラレータとしてＳＰＳを、サプレッサとしてポリエチレングリコールを、還元剤としてグルコースを添加した電解メッキ液を使う。
【００６７】
さらに図１６Ｃの工程において前記銅層３０５およびその下のバリアメタル膜３０４が、前記層間絶縁膜３０３の表面が露出するまでＣＭＰ法により研磨・除去される。さらにこのようにして形成された構造上にＳｉＮバリア膜３０５を介してＳｉＯ2などよりなる次の層間絶縁膜３０６が形成される。
【００６８】
図１６Ｃの工程ではさらに前記層間絶縁膜３０６上にＳｉＮバリア膜３０７を介してＳｉＯ2などよりなる次の層間絶縁膜３０８が形成されている。さらに前記層間絶縁膜３０８上には所望のコンタクトホールに対応したレジストパターンＲ２が形成されている。
【００６９】
次に図１６Ｄの工程において前記レジストパターンＲ２をマスクに前記層間絶縁膜３０８，バリア膜３０７および層間絶縁膜３０６を順次パターニングしてコンタクトホール３０８Ｃを前記ＳｉＮバリア膜３０５が低部において露出するように形成する。その後、非感光性樹脂膜を塗布することにより、前記コンタクトホール３０８Ｃを前記樹脂膜により充填する。さらに前記層間絶縁膜３０８上の樹脂膜を溶解除去することにより、前記コンタクトホール３０８Ｃ中に樹脂保護部３０８Ｒを残す。
【００７０】
さらに図１６Ｄの工程では、前記層間絶縁膜３０８上に、前記層間絶縁膜３０８中に形成したい配線溝に対応したレジストパターンＲ３を形成する。
【００７１】
次に図１６Ｅの工程において前記樹脂保護部３０８Ｒによりコンタクトホール３０８Ｃの内壁面を保護した状態で前記レジストパターンＲ３をマスクに前記層間絶縁膜３０８を前記ＳｉＮバリア膜３０７が露出するまでパターニングする。これにより、前記層間絶縁膜３０８中に所望の配線溝３０８Ｇを形成する。
【００７２】
さらに図１６Ｅの工程では前記層間絶縁膜３０８のパターニングの後、前記樹脂保護部３０８Ｒをアッシングプロセスにより除去する。
【００７３】
さらに図１６Ｆの工程で、前記層間絶縁膜３０８を自己整合マスクに前記ＳｉＮバリア膜３０７および３０５を、それぞれ前記配線溝３０８Ｇおよびコンタクトホール３０８Ｃの底部から除去する。さらにこのようにして得られた構造の表面をＴａバリアメタル膜３０９で覆った後、前記コンタクトホール３０８Ｃおよび配線溝３０８Ｇを充填するように銅層３１０を、先の図１５Ａ〜１５Ｄの工程を実行する。これにより、硫酸銅水溶液にアクセラレータとしてＳＰＳを、サプレッサとしてポリエチレングリコールを、還元剤としてグルコースを添加した電解メッキ液を使った電解めっき法により形成する。
【００７４】
次に図１６Ｇの工程において図１６Ｆの銅層３１０およびその下のＴａバリアメタル膜３０９を、前記層間絶縁膜３０８の表面が露出するまでＣＭＰ法により除去する。さらにこのようにして得られた構造上にＳｉＮバリア膜３１１とＳｉＯ2などよりなる層間絶縁膜３１２を形成する。
【００７５】
さらに図１６Ｇの工程では前記層間絶縁膜３１２上に、前記層間絶縁膜３１２中に形成したいビアホールに対応したレジストパターンＲ４が形成されている。
【００７６】
さらに図１６Ｈの工程において前記層間絶縁膜３１２およびその下のＳｉＮバリア膜３１１が前記レジストパターンＲ４をマスクにパターニングされる。その結果、前記層間絶縁膜３１２中に所望のビアホール３１２Ｖが形成される。
【００７７】
さらに図１６Ｉの工程において、前記図１６Ｈの構造に、ＴａＮ膜よりなるバリアメタル層３１３が、前記層間絶縁膜３１２上に前記ビアホール３１２Ｖの側壁面および底面を連続して覆うように、反応性スパッタにより形成される。さらに前記ＴａＮバリアメタル膜３１３上にＴｉＮバリアメタル膜３１４がやはり反応性スパッタにより形成される。さらに図１６Ｊの工程において前記図１６Ｉの構造上にタングステン膜３１５をＣＶＤ法により、前記タングステン膜３１５が前記ビアホール３１２Ｖを充填するように形成する。
【００７８】
さらに図１６（Ｋ）の工程において前記タングステン膜３１５およびその下のＴｉＮ膜３１４、ＴａＮ３１３を前記層間絶縁膜３１２の表面が露出するまでＣＭＰ法により研磨・除去し、前記ビアホール３１２Ｖ中にタングステンビアプラグ３１５Ｗを形成する。
【００７９】
さらに図１６Ｋの工程では前記層間絶縁膜３１２上にＴｉＮバリアメタル膜３１６ａを介してアルミニウムあるいはアルミニウム−銅合金よりなる導体膜３１６ｂを形成する。さらに前記導体膜３１６ｂ上に別のＴｉＮバリアメタル膜３１６ｃを形成する。前記導体膜３１６ｂは、前記ＴｉＮバリアメタル膜３１６ａおよび３１６ｃとともに、配線層３１６を形成する。
【００８０】
図１６Ｋの状態では、さらに形成したい配線パターンに対応したレジストパターンＲ５が前記配線層３１６上に形成されている。さらに図１６Ｌの工程において前記配線層３１６が前記レジストパターンＲ５をマスクにドライエッチング等によりパターニングされ、配線パターン３１６Ａ，３１６Ｂが、前記タングステンプラグ３１５Ｗ上に形成される。
【００８１】
さらに図１６Ｌの工程では、前記層間絶縁膜３１２上に前記配線パターン３１６Ａ，３１６Ｂを覆うようにＳｉＯ2などの層間絶縁膜３１７が堆積され、前記層間絶縁膜３１７の表面にはＳｉＮなどのパッシベーション膜３１８が形成されている。
【００８２】
本実施形態においては、前記図１６Ｂあるいは図１６ＦのＣｕ層３０５あるいは３１０の電解メッキ工程を、先に図１５Ａ〜１５Ｄで説明したように硫酸銅水溶液よりなり、アクセラレータとしてＳＰＳを、サプレッサとしてポリエチレングリコールを添加され、さらに還元剤としてグルコースを添加した電解メッキ液を使って実行する。これにより、前記Ｃｕ層３０５あるいは３１０により配線溝を、図示していないＣｕシード層を溶解することなくボトムアップ充填することができる。その結果、ボイドなどの欠陥の発生を効果的に抑制することができる。
【００８３】
本実施形態においても、図１６Ｂあるいは図１６Ｆの電解メッキ工程を、図８の電解メッキ装置１を使って行う場合、従来Ｃｕシード層の溶解を抑制するために行われていた、電解メッキ液２Ａへの浸漬前の被処理基板Ｗに電圧印加を行うことが必要なくなる。このため、前記被処理基板Ｗへの通電を、前記電解メッキ液２Ａに被処理基板Ｗが浸漬された後で開始することが可能となる。その結果、前記凹部のＣｕ層３０５あるいは３１０による充填を最適な電流条件下で行うことが可能となる。これにより、最小線幅が７０ｎｍ以下の微細なビアホールは配線溝を、図２で示したようなボトムアッププロセスにより、欠陥なく形成することが可能となる。
［第４の実施形態］
図１７は、このようにして形成された多層配線構造を有する本発明の第４の実施形態による半導体装置の構成を示す図である。
【００８４】
図１７を参照するに、シリコン基板４０１上にはＳＴＩ構造４０２により素子領域４０１Ａが画成されている。前記素子領域４０１Ａ中には前記シリコン基板４０１上にゲート電極４０３がゲート絶縁膜４０３Ａを介して形成されている。
【００８５】
前記ゲート電極４０３の両側壁面上には側壁絶縁膜が形成されている。さらに前記シリコン基板４０１中には前記ゲート電極４０３の両側にＬＤＤ領域４０１ａ，４０１ｂが形成されている。また前記シリコン基板４０１中には前記側壁絶縁膜の外側にソース領域あるいはドレイン領域を形成する拡散領域４０１ｃ、４０１ｄが形成されている。また前記シリコン基板４０１の表面は、前記ゲート電極４０３およびその側壁絶縁膜の形成部分を除き、ＳｉＮ膜４０４により一様に覆われている。
【００８６】
さらに前記ＳｉＮ膜４０４上には前記ゲート電極４０３および側壁絶縁膜を覆うようにＳｉＯ2などよりなる層間絶縁膜４０５が形成されている。前記層間絶縁膜４０５中には前記拡散領域４０１ｃ，４０１ｄを露出するコンタクトホール４０５Ａ，４０５Ｂが形成されている。
【００８７】
前記コンタクトホール４０５Ａ，４０５Ｂの側壁面および底面はＴａＮ膜およびＴｉＮ膜を積層したバリアメタル膜４０６により覆われている。さらに前記コンタクトホール４０５Ａ，４０５Ｂは前記バリアメタル膜を介してタングステンプラグ４０７により充填されている。
【００８８】
さらに前記層間絶縁膜４０５上には先の実施例で説明したようなダマシン法あるいはデュアルダマシン法により、層間絶縁膜中に銅配線パターンが埋め込まれた銅配線構造４０８，４０９，４１０が順次形成されている。前記銅配線構造４１０上には層間絶縁膜４１１中にＴａＮ膜とＴｉＮ膜とを積層した導電性窒化物膜よりなるバリアメタル膜４１２で側壁面および底面が連続的に覆われたビアホール中に、タングステンよりなる導電性プラグ４１３が形成されている。
【００８９】
さらに前記層間絶縁膜４１１上にはアルミニウムあるいはアルミニウム合金よりなる導体膜をＴｉＮバリアメタル膜で狭持した構成の配線パターン４１４Ａ，４１４Ｂが形成されておいる。さらに前記層間絶縁膜４１１上には前記配線パターン４１４Ａ，４１４Ｂを覆うように層間絶縁膜４１５が形成されている。
【００９０】
さらに前記層間絶縁膜４１５の表面は、ＳｉＮなどよりなるパッシベーション膜４１６により覆われている。
【００９１】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００９２】
（付記１）
極性溶媒と、
前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、
前記アクセラレータよりも小さい分子量を有する還元剤と、
を含む電解メッキ液。
（付記２）
前記還元剤は、水溶性のアルデヒド基あるいはケトン基を持つ化合物であることを特徴とする付記１記載の電解メッキ液。
（付記３）
前記還元剤は、３００以下の分子量を有する付記１または２記載の電解メッキ液。
（付記４）
前記還元剤は、単糖類である付記１〜３のうち、いずれか一項記載の電解メッキ液。
（付記５）
前記還元剤は、グルコースを含む付記１〜４のうち、いずれか一項記載の電解メッキ液。
（付記６）
前記アクセラレータは、ジスルフィドプロパンスルホン酸を含む付記１〜５のうち、いずれか一項記載の電解メッキ液。
（付記７）
さらにポリエチレングリコールをサプレッサとして添加した付記１〜６のうち、いずれか一項記載の電解メッキ液。
（付記８）
銅シード層を形成された被処理基板を、電解メッキ液中に浸漬する工程と、
前記電解メッキ液に浸漬された被処理基板に銅層を電解メッキにより堆積する工程と、を含み、
前記電解メッキ液が、
極性溶媒と、
前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、
前記アクセラレータよりも小さい分子量を有する還元剤と、
を含む電解メッキ方法。
（付記９）
前記通電は、前記被処理基板が前記電解メッキ液に浸漬された後で開始されることを特徴とする付記８記載の電解メッキ方法。
(付記１０)
被処理基板上の絶縁膜中に凹部を形成する工程と、
前記絶縁膜上に、前記凹部の側壁面および底面を連続して覆うようにバリアメタル膜を、前記凹部の形状に整合した形状で成膜する工程と、
前記絶縁膜上に、前記バリアメタル膜を覆って銅シード層を、前記凹部の形状に整合した形状で成膜する工程と、
前記銅シード層を電極とした電解メッキ法により、前記凹部を銅層により充填する工程と、
前記絶縁膜上において前記銅層を、前記絶縁膜表面が露出するまで化学機械研磨法により除去する工程と、
を含み、
前記銅層形成に用いる電解メッキ液が、
極性溶媒と、
前記極性溶媒中に溶解した硫酸銅と、
硫黄化合物よりなるアクセラレータと、
前記アクセラレータよりも小さい分子量を有する還元剤と、
を含む半導体装置の製造方法。
（付記１１）
前記電解メッキ法は、前記被処理基板を前記電解メッキ液中に浸漬する工程と、前記電解メッキ液中において前記銅シード層を電極に通電を行う工程とを含み、前記通電は、前記被処理基板が前記電解メッキ液中に浸漬した後で開始されることを特徴とする付記１０記載の半導体装置の製造方法。
【図面の簡単な説明】
【００９３】
【図１Ａ】ダマシン法によるＣｕ配線パターンの形成工程を説明する図（その１）である。
【図１Ｂ】ダマシン法によるＣｕ配線パターンの形成工程を説明する図（その２）である。
【図１Ｃ】ダマシン法によるＣｕ配線パターンの形成工程を説明する図（その３）である。
【図１Ｄ】ダマシン法によるＣｕ配線パターンの形成工程を説明する図（その４）である。
【図１Ｅ】ダマシン法によるＣｕ配線パターンの形成工程を説明する図（その５）である。
【図２】理想的なボトムアップ充填の例を示す図である。
【図３Ａ】本発明の課題を説明する図（その１）である。
【図３Ｂ】本発明の課題を説明する図（その２）である。
【図４】本発明の課題を説明する図である。
【図５】本発明の課題を説明する図である。
【図６】本発明の課題を説明する図である。
【図７】本発明の課題を説明する図である。
【図８】本発明の実施形態で使われる電解メッキ装置の構成を示す図である。
【図９Ａ】第１の実施形態において行われた実験を説明する図（その１）である。
【図９Ｂ】第１の実施形態において行われた実験を説明する図（その２）である。
【図９Ｃ】第１の実施形態において行われた実験を説明する図（その３）である。
【図９Ｄ】第１の実施形態において行われた実験を説明する図（その４）である。
【図１０】前記実験の結果を示す図である。
【図１１Ａ】前記実験の解釈を示す図である。
【図１１Ｂ】前記実験の解釈を示す図である。
【図１２】前記実験の解釈を示す図である。
【図１３】前記実験についてさらに説明する図である。
【図１４】前記実験についてさらに説明する図である。
【図１５Ａ】第１の実施形態によるＣｕ配線パターンのダマシン法による形成工程を説明する図（その１）である。
【図１５Ｂ】第１の実施形態によるＣｕ配線パターンのダマシン法による形成工程を説明する図（その２）である。
【図１５Ｃ】第１の実施形態によるＣｕ配線パターンのダマシン法による形成工程を説明する図（その３）である。
【図１５Ｄ】第１の実施形態によるＣｕ配線パターンのダマシン法による形成工程を説明する図（その４）である。
【図１５Ｅ】第１の実施形態によるＣｕ配線パターンのダマシン法による形成工程を説明する図（その５）である。
【図１６Ａ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その１）である。
【図１６Ｂ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その２）である。
【図１６Ｃ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その３）である。
【図１６Ｄ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その４）である。
【図１６Ｅ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その５）である。
【図１６Ｆ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その６）である。
【図１６Ｇ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その７）である。
【図１６Ｈ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その８）である。
【図１６Ｉ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その９）である。
【図１６Ｊ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その１０）である。
【図１６Ｋ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その１１）である。
【図１６Ｌ】第２の実施形態によるＣｕ配線パターンのデュアルダマシン法による形成工程を説明する図（その１２）である。
【図１７】第３の実施形態による半導体装置の構成を示す図である。
【符号の説明】
【００９４】
１  電解メッキ装置
２  容器
２Ａ  電解メッキ液
２Ｂ  アノード
３  タンク
３Ａ，３Ｂ  配管
４Ａ  バージンメークアップソリューション
４Ｂ  アクセラレータ
４Ｃ  サプレッサ
４Ｄ  レベラ
４Ｅ  還元剤
５  濃度測定部
１１，２１，４１  絶縁膜
１２，２２，４２  凹部
１３，２３，４３  バリアメタル膜
１４，２４，４４  Ｃｕシード層
１５，２５，４５  Ｃｕ層
３０１  絶縁膜
３０２，３０５，３０７  ＳｉＮ膜
３０３，３０６，３０８，３１２，３１７，４０５，４１１，４１５  層間絶縁膜
３０４，３０９  Ｔａバリアメタル膜
３０５，３１０  銅層
３０８Ｃ  コンタクトホール
３０８Ｇ  配線溝
３０８Ｒ  樹脂保護部
３１２Ｖ  ビアホール
３１３  ＴａＮバリアメタル膜
３１４  ＴｉＮバリアメタル膜
３１５  タングステン膜
３１５Ｗ  タングステンプラグ
３１６  配線層
３１６Ａ，３１６Ｂ，４１４Ａ，４１４Ｂ  アルミニウム配線パターン
３１６ａ，３１６ｃ  ＴｉＮバリアメタル膜
３１６ｂ  アルミニウム膜
３１８，４１６  パッシベーション膜
４０１  シリコン基板
４０１Ａ  素子領域
４０１ａ，４０１ｂ  ＬＤＤ構造
４０１ｃ，４０１ｄ  ソース・ドレイン拡散領域
４０２  素子分離構造
４０３  ゲート電極
４０３Ａ  ゲート絶縁膜
４０４  ＳｉＮ膜
４０５  絶縁膜
４０５Ａ，４０５Ｂ  コンタクトホール
４０６，４１２  ＴａＮ／ＴｉＮバリアメタル膜
４０７，４１３  タングステンプラグ
４０８〜４１０  銅配線層
Ｒ１〜Ｒ５  レジストパターン
【図１Ａ】
2009228078.tif 000003
【図１Ｂ】
2009228078.tif 000004
【図１Ｃ】
2009228078.tif 000005
【図１Ｄ】
2009228078.tif 000006
【図１Ｅ】
2009228078.tif 000007
【図３Ｂ】
2009228078.tif 000008
【図８】
2009228078.tif 000009
【図９Ａ】
2009228078.tif 000010
【図９Ｂ】
2009228078.tif 000011
【図９Ｃ】
2009228078.tif 000012
【図９Ｄ】
2009228078.tif 000013
【図１１Ｂ】
2009228078.tif 000014
【図１２】
2009228078.tif 000015
【図１５Ａ】
2009228078.tif 000016
【図１５Ｂ】
2009228078.tif 000017
【図１５Ｃ】
2009228078.tif 000018
【図１５Ｄ】
2009228078.tif 000019
【図１５Ｅ】
2009228078.tif 000020
【図１６Ａ】
2009228078.tif 000021
【図１６Ｂ】
2009228078.tif 000022
【図１６Ｃ】
2009228078.tif 000023
【図１６Ｄ】
2009228078.tif 000024
【図１６Ｅ】
2009228078.tif 000025
【図１６Ｆ】
2009228078.tif 000026
【図１６Ｇ】
2009228078.tif 000027
【図１６Ｈ】
2009228078.tif 000028
【図１６Ｉ】
2009228078.tif 000029
【図１６Ｊ】
2009228078.tif 000030
【図１６Ｋ】
2009228078.tif 000031
【図１６Ｌ】
2009228078.tif 000032
【図１７】
2009228078.tif 000033
【図２】
2009228078.tif 000034
【図３Ａ】
2009228078.tif 000035
【図４】
2009228078.tif 000036
【図５】
2009228078.tif 000037
【図６】
2009228078.tif 000038
【図７】
2009228078.tif 000039
【図１０】
2009228078.tif 000040
【図１１Ａ】
2009228078.tif 000041
【図１３】
2009228078.tif 000042
【図１４】
2009228078.tif 000043