(57)【要約】【課題】ＩＣチップ等の半導体装置を接着剤によって基板に接着する構成において、接着剤による基板と半導体装置との接着が強固になり過ぎることを防止することにより、半導体装置に損傷が発生することを防止する。【解決手段】接着剤４によって基板２上に接着されたＩＣチップ３を有する半導体実装構造１である。ＩＣチップ３の基板２に接着された面は矩形状であり、接着剤４は、ＩＣチップ３の基板２に接着された面の４辺（少なくとも１辺）に沿った領域及び４つの（少なくとも１つの）角部に対応する領域おいて、ＩＣチップ３の基材７の側面と基板２の表面とに架橋しない形状、すなわち基材７の側面と基板２の表面とをつながない形状に形成されている。基板２が撓んでも基材７の辺部の側面及び角部の側面には応力が発生せず、よって、基材７にクラックが発生しない。【選択図】図２
2009088093.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
接着剤によって前記基板上に接着された半導体装置と、を有し、
前記半導体装置の前記基板に接着された面である接着面は矩形状であり、
前記接着剤は、前記半導体装置の接着面の少なくとも１辺に沿った領域において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されている
ことを特徴とする半導体実装構造。
【請求項２】
請求項１記載の半導体実装構造において、
前記接着剤は、前記半導体装置の接着面の前記少なくとも１辺に沿った領域において、平面視で前記半導体装置の側面よりも内側に配置されている
ことを特徴とする半導体実装構造。
【請求項３】
基板と、
接着剤によって前記基板上に接着された半導体装置と、を有し、
前記半導体装置の前記基板に接着された面である接着面は矩形状であり、
前記接着剤は、前記半導体装置の接着面の少なくとも１つの角部において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されている
ことを特徴とする半導体実装構造。
【請求項４】
請求項３記載の半導体実装構造において、
前記接着剤は、前記半導体装置の接着面の前記少なくとも１つの角部において、平面視で前記半導体装置の側面よりも内側に配置されている
ことを特徴とする半導体実装構造。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体実装構造において、
前記接着剤は、前記半導体装置の接着面の全ての辺に沿った領域において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されている
ことを特徴とする半導体実装構造。
【請求項６】
請求項１から請求項４のいずれか１つに記載の半導体実装構造において、
前記半導体装置の接着面は長方形状であり、
前記接着剤は、前記半導体装置の接着面の短辺に沿った領域において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されている
ことを特徴とする半導体実装構造。
【請求項７】
請求項１から請求項６のいずれか１つに記載の半導体実装構造において、前記基板は可撓性を有することを特徴とする半導体実装構造。
【請求項８】
基板上に接着剤を配置する工程と、
前記接着剤を挟んで前記基板上に半導体装置を配置する工程と、
前記半導体装置を前記接着剤によって前記基板に圧着する工程と、を有し、
前記基板上に接着剤を配置する工程では、平面視で前記半導体装置の接着面より小さい形状の前記接着剤を前記基板上に載せ、
前記半導体装置を圧着する工程では、前記半導体装置を前記基板に圧着したときに前記半導体装置の接着面の少なくとも１辺に沿った領域において、前記接着剤が前記半導体装置の側面と前記基板とに架橋しない
ことを特徴とする半導体の実装方法。
【請求項９】
基板上に接着剤を配置する工程と、
前記接着剤を挟んで該基板上に半導体装置を配置する工程と、
前記半導体装置を前記接着剤によって前記基板に圧着する工程と、を有し、
前記基板上に接着剤を配置する工程では、平面視で前記半導体装置の接着面より小さい形状の前記接着剤を前記基板上に載せ、
前記半導体装置を圧着する工程では、前記半導体装置を前記基板に圧着したときに前記半導体装置の接着面の少なくとも１つの角部において、前記接着剤が前記半導体装置の側面と前記基板とに架橋しない
ことを特徴とする半導体の実装方法。
【請求項１０】
請求項９記載の半導体の実装方法において、
前記基板上に接着剤を配置する工程では、
少なくとも１つの角部が切り欠かれた形状の前記接着剤が前記基板上に載せられる
ことを特徴とする半導体の実装方法。
【請求項１１】
請求項１から請求項７のいずれか１つに記載の半導体実装構造を有することを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ＩＣ（Integrated Circuit：集積回路）チップ等といった半導体装置を接着剤によって基板に実装してなる半導体実装構造、及び半導体装置を基板上に実装する方法に関する。また、本発明は、液晶表示装置、有機ＥＬ装置等といった電気光学装置に関する。
【背景技術】
【０００２】
液晶表示装置等といった電気光学装置は、一般に、表示を行うための電気光学要素である電気光学パネルを有する。この電気光学パネルは、例えば、互いに対向して配置された一対の電極を有し、これらの電極は平面的に見て複数のドット領域（すなわち島状領域）で互いに対向し、それらのドット領域は平面内で所定の配列、例えばマトリクス状に並べられている。それら複数のドット領域から選択された、いくつかのものに選択的に所定の電圧を印加することにより、それらのドット領域の光学的状態を変化させ、そのようなドット領域ごとの光学的状態変化に基づいて、所望の画像を表示する。
【０００３】
この電気光学装置においては、所望のドット領域を選択するために、上記一対の電極の一方へ走査信号が供給され、他方へデータ信号が供給される。走査信号及びデータ信号は所定の回路構成を有する駆動回路によって生成される。この駆動回路は、例えば、半導体装置である駆動用ＩＣの内部に形成される。この駆動用ＩＣは、例えば、シリコンウエハに対して周知の半導体製造方法を施すことによって製造される。この駆動用ＩＣは、電気光学パネルを構成するガラス製又はプラスチック製の硬質基板上に実装されたり、それらの硬質基板に接続された配線基板上に実装されたりする。駆動用ＩＣが実装された硬質基板及び配線基板には、駆動用ＩＣへ信号及び電力を供給するための配線や、駆動用ＩＣによって生成された走査信号及びデータ信号を電気光学パネル内の電極へ伝送するための配線等といった各種の配線が形成される。配線の形成は、例えば、フォトエッチング法に基づいて行われる。
【０００４】
駆動用ＩＣの基板上への実装は、例えば、フリップチップ実装によって行われる。フリップチップ実装は、バンプと呼ばれる接続用電極を駆動用ＩＣの回路面、すなわち能動面、すなわち実装面に形成し、それらの接続用電極を基板上の配線端子に導電接続させる、という実装方法である。フリプチップ実装を用いた半導体実装構造は、例えば特許文献１及び特許文献２に開示されている。
【０００５】
特許文献１には、ＩＣチップとガラス基板との間に補強用の樹脂を充填する技術が開示されている。樹脂はＩＣチップの周辺からはみ出してフィレット（はみ出し部）を形成している。特許文献１に開示された技術では、フィレットのはみ出し長さを調整することにより、ガラス基板に余分な応力が発生することを防止して、ガラス基板にクラックが発生することを防止している。
【０００６】
特許文献２には、基板とＩＣチップとを絶縁性封止樹脂によって圧着する技術が開示されている。特許文献２によれば、絶縁性封止樹脂は圧着時に辺の隅部から辺の中央部へ流動する性質を有しているとされている。特許文献２では、絶縁性封止樹脂の上記性質を考慮して、予め絶縁性封止樹脂の辺の中央部を凹部形状に形成し（換言すれば絶縁性封止樹脂の隅部には十分量の絶縁性封止樹脂を確保しておき）、圧着処理の終了後にもＩＣチップの隅部に絶縁性封止樹脂が十分に残るようにしている。そしてこれにより、ＩＣチップの隅部での強度不足を解消して、ＩＣチップのクラックの発生を防止している。
【０００７】
【特許文献１】特開平７−６６３２６号公報（第２〜３頁、図１）
【特許文献２】特開２００４−８７６７０号公報（第３〜５頁、図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、近年では、電気光学装置の厚さを薄くすることが要求されている。この要求に応えるため、半導体実装構造において基板及びＩＣチップ（すなわち半導体装置）のそれぞれの厚さを薄くすることが要求されている。上記の特許文献１及び特許文献２に開示された技術は、基板とＩＣチップとの間を樹脂によって十分に充填することにより、基板及びＩＣチップを補強してそれらの損傷を防止しようとするものであるが、上記のように基板及びＩＣチップが薄くなった場合に特許文献１及び特許文献２に開示された技術を適用すると、ＩＣチップに損傷が発生することが、しばしば見受けられた。
【０００９】
本発明者は、そのようなＩＣチップの損傷の原因を見つけるために種々の実験を行い、その結果、基板及びＩＣチップが薄くなってそれらが外力に応じて撓む性質を有するようになると、基板とＩＣチップとを樹脂によって強固に固定することが、かえってＩＣチップの損傷を招くことを知見した。そしてさらに、ある場合にはＩＣチップの辺部の側面から損傷が起こることがあり、ある場合にはＩＣチップの角部の側面からＩＣチップの損傷が起こることを知見した。
【００１０】
本発明は、上記の知見に基づいてなされたものであって、ＩＣチップ等といった半導体装置を接着剤によって基板に接着する構成において、接着剤による基板と半導体装置との接着が強固になり過ぎることを防止することにより、半導体装置に損傷が発生することを防止することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る第１の半導体実装構造は、基板と、接着剤によって前記基板上に接着された半導体装置とを有し、前記半導体装置の前記基板に接着された面である接着面は矩形状であり、前記接着剤は、前記半導体装置の接着面の少なくとも１辺に沿った領域において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されていることを特徴とする。
【００１２】
上記構成において、半導体装置は例えばＩＣチップのことである。半導体装置は、例えば、シリコンウエハ等といった半導体ウエハ上に半導体素子を形成して内部回路を形成し、その内部回路を保護膜であるパシベーション膜によって覆うと共に該パシベーション膜に複数の開口を形成することによって内部回路の入出力端子であるパッドを設け、さらにダイシングによって複数のチップ状に切断することによって形成される。半導体装置において、パシベーション膜で被覆されていて複数のパッドが配置された面は能動面と呼ばれる。複数のパッドには、通常、外部配線の端子と接続をとるための突出した端子、いわゆるバンプが形成される。半導体装置を基板上に実装する際には、一般に、この能動面が基板に接着される。つまり、通常は半導体装置の能動面が接着面となる。
【００１３】
上記構成において、接着剤は特定の構成の接着剤に限られない。接着剤としては、例えば、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）、ＮＣＦ（Non Conductive Film：非導電膜）、ＡＣＰ（Anisotropic Conductive Paste：異方性導電ペースト）、ＮＣＰ（Non Conductive Paste：非導電ペースト）等を適用できる。
【００１４】
本発明において、接着剤は、半導体装置の接着面の少なくとも１辺に沿った領域において、半導体装置の側面と基板の表面とに架橋しない形状に形成されている。接着剤が半導体装置の側面と基板の表面とに架橋しない形状とは、接着剤が半導体装置の側面と基板の表面とにわたって設けられていないこと、あるいは、接着剤が半導体装置の側面と基板の表面とをつないでいないことである。なお、半導体装置の接着面の少なくとも１辺に沿った領域において、接着剤が平面視で半導体装置の側面よりも内側に配置されていれば、当該１辺においては、接着剤が半導体装置の側面と基板表面とに架橋しないという状態を確実に実現できる。
【００１５】
また、半導体装置の接着面が４つの辺を持った四辺形状であるならば、接着剤が半導体装置の側面と基板の表面とに架橋しない辺は、１辺だけであっても良いし、２辺だけであっても良いし、３辺であっても良いし、４辺全てで架橋しない形状であっても良い。半導体装置に過剰な応力が生じることを防止するという観点からすれば、接着剤の架橋が生じていない辺の数は多い程、好ましいと考えられる。但しその場合には、半導体装置と基板との間の接着力が低下することが考えられるので、接着剤の架橋を形成させない辺の数は、必要に応じて適宜に選定する。
【００１６】
図１０（a）に示すように接着剤４が半導体装置３の側面と基板２の表面に架橋する状態であると、基板２が撓んだ場合に半導体装置３の側面に大きな応力が生じることが考えられる。半導体装置３はその厚さが薄くなった場合、その側面からクラックが発生することが多い。従って、従来のように基板２の撓みに応じて半導体装置３の側面に大きな応力が生じると、半導体装置３が側面から破損することがある。これに対し、本発明のように、半導体装置の少なくとも１つの辺に沿った領域において、接着剤が半導体装置の側面と基板の表面とに架橋しない領域を設けておけば、少なくともこの辺の側面から半導体装置が破損することを防止できる。
【００１７】
なお、半導体装置の接着面の少なくとも１辺に沿った領域において、接着剤が半導体装置の側面と基板とに架橋しないというのは、基本的には、当該１辺の一方の角部から他方の角部までの全域にわたって架橋がないということであるが、製造誤差等によってわずかな領域で架橋が発生する場合も含むものである。このような誤差によって生じる架橋領域の当該１辺全体に対する割合は最大で２０％程度である。つまり、１辺のうちの２０％程度の領域において接着剤の半導体装置側面と基板との間での架橋が生じていても、半導体装置のクラックを防止できるという本発明の効果を得ることができる。
【００１８】
また、半導体装置の接着面の少なくとも１辺に沿った領域において、接着剤が平面視で半導体装置の側面よりも内側に配置されていれば、当該１つの辺においては、接着剤が半導体装置の側面と基板表面とに架橋しないという状態を確実に実現できる。
【００１９】
次に、本発明に係る第２の半導体実装構造は、基板と、接着剤によって前記基板上に接着された半導体装置とを有し、前記半導体装置の前記基板に接着された面である接着面は矩形状であり、前記接着剤は、前記半導体装置の接着面の少なくとも１つの角部において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されていることを特徴とする。
ここで角部とは、一般に、２つの辺が交差した部分である。本発明において１つの角部において接着剤の架橋が無いというのは、角部を形成している２つの交差辺の両方に接着剤の架橋が無いということである。仮に、接着剤の架橋が角部を形成している２つの辺のいずれか一方に有り、他方には無い場合は、当該角部には接着剤の架橋が有るものとする。
【００２０】
第１の半導体実装構造では、半導体装置の接着面の少なくとも１辺に沿った領域において、接着剤の形状を、半導体装置の側面と基板とに架橋しない形状に形成した。これに対し、本第２の半導体実装構造では、半導体装置の接着面の少なくとも１つの角部において、接着剤の形状を、半導体装置の側面と基板とに架橋しない形状に形成した。この構成によれば、基板の厚さが薄くなってその基板に撓みが生じた場合でも、接着剤が半導体装置の側面と基板とに架橋していない角部においては、当該角部において大きな応力が発生することを防止できる。その結果、当該角部から半導体装置にクラックが入ることを防止でき、ひいては半導体装置が損傷することを防止できる。特に、半導体装置に対角線を中心とするねじり荷重が加わった場合に、半導体装置の角部からクラックが入ることを効果的に防止できる。
【００２１】
なお、半導体装置の接着面の少なくとも１つの角部において、接着剤が平面視で半導体装置の側面よりも内側に配置されていれば、当該１つの角部においては、接着剤が半導体装置の側面と基板表面とに架橋しないという状態を確実に実現できる。
【００２２】
半導体装置の接着面が４つの辺を持った四辺形状であるならば、接着剤が半導体装置の側面と基板の表面とに架橋しない角部は、１つの角部だけであっても良いし、２つの角部だけであっても良いし、３つの角部であっても良いし、４つの角部全てで架橋しない形状であっても良い。半導体装置に過剰な応力が生じることを防止するという観点からすれば、接着剤の架橋が生じていない角部の数は多い程、好ましいと考えられる。但しその場合には、接着力が低下することが考えられるので、接着剤の架橋を形成させない角部の数は、必要に応じて適宜に選定する。
【００２３】
次に、本発明に係る半導体実装構造において、前記半導体装置の接着面は長方形状とすることができ、その場合には、前記接着剤は、前記半導体装置の接着面の短辺に沿った領域において、前記半導体装置の側面と前記基板とに架橋しない形状に形成されていることが望ましい。発明者の観察によれば、半導体装置の破損は短辺の側面内の点を起点として発生することの方が、長辺の側面内の点を起点として発生することよりも多かった。従って、接着剤が半導体側面と基板とに架橋しない辺は、長方形の接着面の短辺とすることが望ましい。
【００２４】
次に、本発明に係る第１の半導体の実装方法は、基板上に接着剤を配置する工程と、前記接着剤を挟んで前記基板上に半導体装置を配置する工程と、前記半導体装置を前記接着剤によって前記基板に圧着する工程とを有し、前記基板上に接着剤を配置する工程では、平面視で前記半導体装置の接着面より小さい形状の前記接着剤を前記基板上に載せ、前記半導体装置を圧着する工程では、前記半導体装置を前記基板に圧着したときに前記半導体装置の接着面の少なくとも１辺に沿った領域において、前記接着剤が前記半導体装置の側面と前記基板とに架橋しないことを特徴とする。
【００２５】
この第１の半導体の実装方法によれば、半導体装置の基板に対する接着面の少なくとも１辺に沿った領域において、接着剤が半導体装置の側面と基板とに架橋しない構成を有する上記の第１の半導体実装構造を製造することができる。
【００２６】
また、本発明に係る第２の半導体の実装方法は、基板上に接着剤を配置する工程と、前記接着剤を挟んで該基板上に半導体装置を配置する工程と、前記半導体装置を前記接着剤によって前記基板に圧着する工程とを有し、前記基板上に接着剤を配置する工程では、平面視で前記半導体装置の接着面より小さい形状の前記接着剤を前記基板上に載せ、前記半導体装置を圧着する工程では、前記半導体装置を前記基板に圧着したときに前記半導体装置の接着面の少なくとも１つの角部において、前記接着剤が前記半導体装置の側面と前記基板とに架橋しないことを特徴とする。
【００２７】
この第２の半導体の実装方法によれば、半導体装置の基板に対する接着面の少なくとも１つの角部において、接着剤が半導体装置の側面と基板とに架橋しない構成を有する上記の第２の半導体実装構造を製造することができる。
【００２８】
この第２の半導体の実装方法において、前記基板上に接着剤を配置する工程では、少なくとも１つの角部が切り欠かれた形状の前記接着剤が前記基板上に載せられることが望ましい。この構成によれば、半導体装置の角部において接着剤を半導体装置側面と基板とに架橋させないという構造を、簡単且つ確実に実現できる。
【００２９】
次に、本発明に係る電気光学装置は、以上に記載した構成の本発明に係る半導体実装構造を有することを特徴とする。電気光学装置は、その内部に液晶等といった電気光学物質を備えていて、その電気光学物質への電気的な入力条件を制御することにより、その電気光学物質の光学的な状態を変化させることできる装置である。このような電気光学装置としては、例えば、液晶装置、エレクトロルミネッセンス装置等がある。本発明に係る半導体実装構造によれば、その半導体実装構造が大きな負荷が加わる環境に設置された場合でも、半導体装置に損傷が発生することを長期間にわたって安定して防止することができる。従って、その半導体実装構造を用いた本発明に係る電気光学装置によれば、その電気光学装置が大きな負荷が加わる環境下に置かれた場合でも、半導体装置によって実施される電気的な制御を長期間にわたって安定して行うことができる。
【発明を実施するための最良の形態】
【００３０】
（半導体実装構造の実施形態）
以下、本発明に係る半導体実装構造を実施形態に基づいて説明する。なお、本発明がこの実施形態に限定されないことはもちろんである。また、これからの説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった相対的な寸法で示す場合がある。
【００３１】
図１は、本発明に係る半導体実装構造の一実施形態を分解状態で示している。図２（ａ）は図１の半導体実装構造の平面構成を示し、図２（ｂ）は図２（ａ）の矢印Ｚｂ−Ｚｂに従って半導体実装構造の断面構造を示している。
【００３２】
図１に示す半導体実装構造１は、基板２と、半導体装置としてのＩＣチップ３とを有している。ＩＣチップ３は、接着剤であるＡＣＦ４を挟んで基板２上のＩＣ実装領域Ａに載せられ、さらに、熱圧着処理を受けることにより、ＡＣＦ４によって図２（ｂ）に示すように基板２上に実装される。基板２は、ガラス、プラスチック等によって形成されている。従来のガラス基板は０．５ｍｍ〜１．０ｍｍの厚さを持っていて容易には撓まない性質を持っていたが、本実施形態で用いる基板２は、その厚さが０．３ｍｍ程度又は０．３ｍｍ以下と薄くなっているため、撓み変形が可能な性質を持っている。
【００３３】
図１において、基板２の表面には複数の配線５及び６が周知のパターニング手法、例えばフォトエッチング処理によって形成されている。配線５，６は、例えば、アルミニウム、アルミニウム合金等といった金属や、ＩＴＯ（Indium Tin Oxide：インジウム・スズ酸化物）、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）等といった透光性の金属酸化膜等によって形成される。基板２の辺端側の配線５はＩＣチップ３にとっての入力側の配線であり、反対側の配線６はＩＣチップ３にとっての出力側の配線である。各配線５，６のＩＣ実装領域Ａ側の先端は当該ＩＣ実装領域Ａ内に臨み出ている。各配線５，６の先端部分は、他の配線と電気的な接続をとるための端子を構成している。
【００３４】
ＩＣチップ３は、半導体素子を含んで構成された内部回路を内蔵した基材７を有している。基材７は、シリコンウエハに内部回路を作り込み、その内部回路の表面にパシベーション膜を被覆し、そしてシリコンウエハをダイシングによって切断した後に出来上がった複数のチップのうちの１つである。内部回路は周知の半導体製造プロセスによって形成されている。内部回路は、例えば、ＭＯＳトランジスタを含んで構成されている。基材７の６個の外周面のうち内部回路が形成された上でパシベーション膜で被覆された面が、いわゆる能動面であり、図１ではその能動面が基板２に対向する状態で下向きに配置されている。
【００３５】
基材７の能動面上には、基材７内の内部回路のための端子である複数のバンプ８が一定間隔で直線状に設けられている。バンプ８は能動面を覆うパシベーション膜の上に設けられるものであるが、バンプ８が設けられた部分のパシベーション膜にはバンプ８よりも少し小さい開口が予め設けられており、その開口の底部には内部回路に導通した端子、すなわちパッドが設けられている。バンプ８はパシベーション膜内に設けた上記の開口を金属膜で島状（すなわちドット状）に覆うことによって凸形状に形成されており、パッドと電気的に導通している。
【００３６】
図２（ｂ）において、ＡＣＦ４は、熱硬化性樹脂１１の中に多数の導電粒子１２を分散することによって形成されている。ＡＣＦ４を間に挟んで基板２とＩＣチップ３とを熱圧着、すなわち加熱状態下で押圧すると、熱硬化した樹脂１１によって基材７が基板２に接着され、同時に、基材７上のバンプ８が導電粒子１２を介して基板２上の配線５，６の端子に導電接続される。
【００３７】
図１において、基板２の辺端部分に他の基板、例えばＦＰＣ（Flexible Printed Circuit：可撓性プリント回路）基板１３が導電接着要素、例えばＡＣＦによって接続されている。ＦＰＣ基板１３の辺端部分には配線パターン１４が適宜のパターニング手法、例えばフォトエッチング処理によって形成されている。そして、これらの配線パターン１４が基板２上の配線５に導電接続している。
【００３８】
本実施形態の半導体実装構造１は以上のように構成されているので、ＦＰＣ基板１３から配線パターン１４、基板側配線５、及び入力側バンプ８を介してＩＣチップ３へ信号や電力が供給される。そして、ＩＣチップ３内の内部回路が所定の電気処理を行って出力信号を生成し、その出力信号が出力側バンプ８及び基板側配線６を介して他の電子回路へ伝送される。
【００３９】
図２（ａ）及び図２（ｂ）に示すように、本実施形態で用いるＡＣＦ４の外周縁は、平面的に見て（すなわち平面視で）、ＩＣチップ３の構成要素である基材７の外周側面の内側に位置している。つまり、ＡＣＦ４の平面形状は基材７の平面形状よりもわずかに小さく規定されていて、しかも、ＡＣＦ４の全体が基材７の平面領域内に収まっている。換言すれば、ＡＣＦ４は、ＩＣチップ３の構成要素である基材７の接着面の４つの辺に沿った領域において、基材７の側面と基板２の表面とに架橋しない形状となっている。さらには、ＡＣＦ４は、基材７の接着面の４つの角部において、基材７の側面と基板２の表面とに架橋しない形状となっている。
【００４０】
従来の半導体実装構造においては、図１０（ａ）に示すように、熱圧着処理を受けたＡＣＦ４がＩＣチップ３の基材７の外周領域へ溢れ出て、基材７の側面と基板２の表面とにわたって存在する状態、すなわち両者に架橋する状態となっていた。この架橋状態は、基板２及び基材７の厚さが厚くて、それらが容易には撓まない状態にある場合には、基材７が基板２に強固に固着されるためにそれらが損傷することを防止することに関して有利である。
【００４１】
しかしながら、本実施形態のように、基板２及び基材７の厚さが非常に薄く設定されると、基板２は容易に撓む状態となり、さらに基材７は容易にクラックが発生し得る状態となる。このような状態において、図１０（ａ）のようにＡＣＦ４が基材７の側面と基板２とに架橋して両者を強固に固着すると、基板２に撓みが発生した場合、基材７の側面及び角部に大きな応力が加わり、そのため、例えば図１０（ｂ）に示すように、基材７にクラックＣが生じ、ＩＣチップ３が破損するおそれがある。なお、図示のクラックＣは理解を助けるために模式的に示したものであり、実際のクラックの発生状態を示すものではない。本発明者の知見によれば、基材７の側面に大きな応力が加わった場合及び基材７の角部に大きな効力が加わった場合に、基材７にクラックが発生し易いことが分かった。
【００４２】
これに対し、図２（ａ）及び図２（ｂ）に示すように本実施形態においては、ＩＣチップ３の基材７の接着面の４つの辺に沿った領域及び４つの角部に対応する領域のいずれの領域においても、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状となっている。このため、仮に基板２に撓みが発生した場合であっても、基材７の側面及び角部にはほとんど応力が発生しない。それ故、基板２に撓みが発生した場合であっても、基材７にはほとんどクラックが生じなくなり、ＩＣチップ３の損傷を長期間にわたって防止できるようになった。
【００４３】
以下、ＩＣチップ３の製造方法との関係で本実施形態を考察する。
本実施形態のＩＣチップ３は図３において、半導体材料、例えばシリコンのウエハ１５内の複数のチップ領域内に半導体素子を含んだ内部回路を形成し、その内部回路をパシベーション膜で被覆し、表面を研磨によって清浄し、そしてダイシングによって個々のＩＣチップ３へと切り出す。上記の研磨が終了すると、切り出し前のＩＣチップ３の表面には微細な間隔の複数のスジ状の研磨キズＫが形成される。半導体実装構造１の構成要素としてのＩＣチップ３にクラックが生じるのは、これらの研磨キズが原因となっている場合があると考えられる。そして、そのクラックは、ＩＣチップ３の基材７の側面内の点を起点として発生することが多いと考えられる。また、発明者の実験によれば、クラックは、基材７の長辺ではなく短辺側の側面内の点を起点として発生することが多いことが分かった。
【００４４】
発明者のさらなる考察によれば、ＩＣチップ３の表面には、上記のダイシングの際にも微細でランダム（不規則）なキズが形成されることがある。そして、そのキズがクラックの原因になり得ることも分かった。このダイシングに起因するキズを原因とするクラックもＩＣチップ３の側面、特にＩＣチップ３の短辺の側面内の点を起点として発生することが多いことが分かった。
【００４５】
本実施形態においては、図２（ａ）及び図２（ｂ）に示したように、ＩＣチップ３の基材７の基板２に対する接着面の４つの辺に沿った領域において、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状となっている。このため、基板２に撓みが発生してもＩＣチップ３の側面に過剰な応力が加わることが無くなり、側面内の任意の点を起点とするクラックの発生を未然に防止することが可能となった。
【００４６】
また、本実施形態においては、ＩＣチップ３の接着面の４つの角部に対応する領域においても、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状となっている。このため、仮に基板２に撓みが発生した場合であっても、基材７の角部の側面に過剰な応力が加わることが無くなり、角部領域内の任意の点を起点とするクラックの発生を未然に防止することが可能となった。特に、角部から発生するクラックは、ＩＣチップ３の対角線を中心とするねじり応力がそのＩＣチップ３に加わった場合にしばしば発生するものである。従って、ＩＣチップ３の接着面の角部に対応する領域においてＡＣＦ４を基材７の側面と基板２の表面とを架橋しない形状にすることは、特に、ＩＣチップ３にねじり応力が加わる場合にクラックの発生を防止することに関して有利である。
【００４７】
（変形例１）
なお、本実施形態では、図２（ａ）及び図２（ｂ）に示したように、ＩＣチップ３の基材７の基板２に対する接着面の４つの辺に沿った領域において、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状とした。従って、ＡＣＦ４は、結果的に、ＩＣチップ３の接着面の４つの角部に対応する領域においても、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状となっている。この構成に代えて、図４（ａ）に示すように、ＩＣチップ３の基材７の基板２に対する接着面の１つの短辺Ｈに沿った領域においてだけ、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状としても良い。この場合でも、ＡＣＦ４が存在しない基材７の側面からのクラックの発生を防止できる。
【００４８】
なお、本変形例の場合には、短辺Ｈの両端の角部に関しては、短辺Ｈ側の領域ではＡＣＦ４の外部へのはみ出し（すなわち架橋）がなく、短辺Ｈに隣接する２つの長辺側の領域ではＡＣＦ４の外部へのはみ出しが形成されている。従って、本変形例では、基材７の接着面の１つの短辺Ｈに沿った領域において、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状となっているが、基材７の角部の領域においては、ＡＣＦ４が基材側面と基板２とに架橋する形状、特に部分的に架橋する形状となっている。
【００４９】
（変形例２）
図４（ｂ）は他の変形例を示している。本変形例では、ＩＣチップ３の基材７の基板２に対する接着面の互いに対向する２つの短辺Ｈ，Ｈに沿った領域において、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない形状としている。この場合でも、ＡＣＦ４が存在しない基材７の短辺Ｈ，Ｈ側の側面からのクラックの発生を防止できる。本変形例では、基材７の４つの角部の領域において、ＡＣＦ４が基材側面と基板２とに架橋する形状、特に部分的に架橋する形状となっている。
【００５０】
（変形例３）
図４（ａ）及び図４（ｂ）に示した変形例では基材７の短辺Ｈに対してＡＣＦ４の架橋が生じないように設定したが、これに代えて、あるいはこれに加えて、基材７の長辺に対してＡＣＦ４の架橋が生じないように設定しても良い。
【００５１】
（変形例４）
図５（ａ）はさらに他の変形例を示している。本変形例では、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない領域が、基材７の２つの短辺Ｈ，Ｈ及び４つの角部に対応する領域に設定されている。この変形例によれば、短辺Ｈ，Ｈからのクラックの発生及び４つの角部からのクラックの発生を防止できる。
【００５２】
（変形例５）
図５（ｂ）はさらに他の変形例を示している。本変形例では、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない領域が、基材７の左側の短辺Ｈ及び４つの角部に対応する領域に設定されている。この変形例によれば、１つの短辺Ｈからのクラックの発生及び４つの角部からのクラックの発生を防止できる。
【００５３】
（変形例６）
図５（ｃ）はさらに他の変形例を示している。本変形例では、ＡＣＦ４が基材７の側面と基板２の表面とを架橋しない領域が、基材７の各辺に対応する領域には設定されておらず、基材７の４つの角部に対応する領域のそれぞれに設定されている。この変形例によれば、基材７の４つの角部からのクラックの発生を防止できる。
【００５４】
（変形例７）
以上の実施形態及び各変形例においては、導電粒子を含んだフィルム状の導電接着剤であるＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を接着剤として用いた。これに代えて、導電粒子を含まないフィルム状の接着剤である非導電膜（ＮＣＦ：Non Conductive Film）や、導電粒子を含んだペースト状の導電接着剤であるＡＣＰ（異方性導電ペースト）や、導電粒子を含まないペースト状の接着剤であるＮＣＰ（非導電ペースト）等を適用できる。
また、以上の実施形態及び各変形例においては、ＩＣチップ３の実装相手である基板２をガラスやプラスチックによって形成したが、これに代えて、基板２をガラスエポキシ樹脂によって形成しても良い。
【００５５】
（半導体の実装方法の第１実施形態）
図６（ａ）から図６（ｃ）は本発明に係る半導体の実装方法の一実施形態の主要工程を示している。この実施形態は、図１、図２（ａ）及び図２（ｂ）に示した半導体実装構造を製造するのに好適な方法である。なお、図６（ａ）から図６（ｃ）において、左図は側面図又は側面断面図であり、右図は平面図である。
【００５６】
本実施形態に係る半導体の実装方法では、まず、図６（ａ）において、配線５及び６が形成されている基板２を圧着装置のテーブル上の所定位置に載置する。次に、基板２上のＩＣ実装領域Ａ内の中央部分にＡＣＦ４を載せる。このとき、ＡＣＦ４の平面形状はＩＣチップ３の構成要素である基材７の平面形状よりも小さい形状に設定されている。具体的には、後述する熱圧着処理を施すことにより、ＡＣＦ４が平面的に広がった後でも、そのＡＣＦ４の外周線がＩＣ実装領域Ａ（すなわちＩＣチップ３の基材７の外周縁）を越えない程度に小さい平面形状に設定されている。
【００５７】
次に、図６（ｂ）において、ＩＣチップ３をその能動面を基板２へ向けた状態でＡＣＦ４の上に載せる。ＩＣチップ３及び基板２のそれぞれには、予め、位置調整用のマーク（いわゆるアライメントマーク）が設けられており、ＩＣチップ３を基板２上へ載せる際には、それらのマークを基準としてはＩＣチップ３の位置がＩＣ実装領域Ａに一致するように調整される。次に、内蔵したヒータによって所定温度に加熱されている圧着ヘッド１６によってＩＣチップ３を基板２へ押し付ける。これにより、ＡＣＦ４は加熱状態下で所定の圧力で押圧される。これが、ＩＣチップ３、ＡＣＦ４及び基板２に対する熱圧着処理である。
【００５８】
ＡＣＦ４は、熱圧着処理を受けることにより基板２上で平面的に広がった後に硬化して、図６（ｃ）に示すように、ＩＣチップ３を基板２に接着し、同時に、ＩＣチップ３のバンプ８と基板２上の配線５，６の端子とを内蔵する導電粒子１２によって導電接続する。ＡＣＦ４は図６（ａ）に示すように、予め、ＩＣ実装領域Ａよりも所定の長さだけ小さい平面形状に形成されているので、ＡＣＦ４は熱圧着処理を受けることによって面積が広がっても、その外周線はＩＣチップ３の基材７の外周側面を越えないように、すなわち、ＡＣＦ４の外縁部分が基材７の側面と基板２の表面とに架橋しないようになっている。
【００５９】
こうして完成した半導体実装構造１においては、ＡＣＦ４の外縁部分が基材７の側面と基板２の表面とに架橋しないので、基板２に撓みが生じても、ＩＣチップ３の基材７の側面には過剰な応力が発生せず、従って、基材７にクラックが生じることを防止できる。
【００６０】
（半導体の実装方法の第２実施形態）
図７（ａ）から図７（ｃ）は本発明に係る半導体の実装方法の他の実施形態の主要工程を示している。この実施形態は、図５（ｃ）に示した半導体実装構造を製造する際に好適な方法である。なお、図７（ａ）から図７（ｃ）において、左図は側面図又は側面断面図であり、右図は平面図である。
【００６１】
本実施形態に係る半導体の実装方法では、まず、図７（ａ）において、配線５及び６が形成されている基板２を圧着装置のテーブル上の所定位置に載置する。次に、基板２上のＩＣ実装領域Ａ内の中央部分にＡＣＦ４を載せる。このとき、ＡＣＦ４の平面形状はＩＣチップ３の基材７の平面形状よりも小さい形状であって、しかも４つの角部が長方形状に切り欠かれた形状に設定されている。具体的には、後述する熱圧着処理を施すことによりＡＣＦ４が平面的に広がった後、そのＡＣＦ４の外周線がＩＣ実装領域Ａの４つの辺の中央部分ではそのＩＣ実装領域Ａを越えるが、ＩＣ実装領域Ａの４つの角部に対応する領域ではＩＣ実装領域Ａを越えない程度に小さい平面形状に、ＡＣＦ４の平面形状が設定されている。次に、図７（ｂ）において、ＩＣチップ３を、その能動面を基板２へ向けた状態でＩＣ実装領域Ａに対して位置決めしながら、ＡＣＦ４の上に載せる。次に、加熱されている圧着ヘッド１６によってＩＣチップ３を基板２へ押し付けて熱圧着処理を実行する。
【００６２】
ＡＣＦ４は、熱圧着処理を受けることにより基板２上で平面的に広がった後に硬化して、図７（ｃ）に示すように、ＩＣチップ３を基板２に接着し、同時に、ＩＣチップ３のバンプ８と基板２上の配線５，６の端子とを内蔵する導電粒子１２によって導電接続する。ＡＣＦ４は図７（ａ）に示すように、予め、ＩＣ実装領域Ａよりも所定の長さだけ小さい平面形状であって４つの角部が長方形状に切り欠かれた形状に形成されているので、ＡＣＦ４は圧着処理を受けることによって面積が広がったとき、その外周線の中央部分がＩＣチップ３の基材７の外周側面を越えて延在し、４つの角部ではその外周線が基材７の外周側面を越えないように、すなわち、４つの角部領域においてＡＣＦ４の外縁部分が基材７の側面と基板２の表面とに架橋しないようになっている。
【００６３】
こうして完成した半導体実装構造１においては、ＩＣチップ３の４つの角部においてＡＣＦ４の外縁部分が基材７の側面と基板２の表面とに架橋しないので、基板２に撓みが生じても、ＩＣチップ３の基材７の側面には過剰な応力が発生せず、従って、基材７にクラックが生じることを防止できる。特に、ＩＣチップ３の基材７の対角線を中心とするねじり応力を発生させるような基板２の撓みが生じた場合でも、基材７にクラックが生じることを防止できる。
【００６４】
（電気光学装置の実施形態）
次に、本発明に係る電気光学装置を実施形態に基づいて説明する。図８は、本発明に係る電気光学装置の一実施形態である液晶装置５１を示している。この液晶装置５１は、電気光学パネルとしての液晶パネル５２と、接着剤であるＡＣＦ（異方性導電膜）５４によって液晶パネル５２に取り付けられた半導体装置としての駆動用ＩＣ５３とを有している。
【００６５】
液晶パネル５２は、互いに対向している第１基板５６及び第２基板５７を有している。第１基板５６の外側面に第１偏光板５８ａが貼着されている。第２基板５７の外側面に第２偏光板５８ｂが貼着されている。これらの偏光板は偏光を選択的に通過させるための光学要素であり、第１偏光板５８ａの偏光透過軸と第２偏光板５８ｂの偏光透過軸は適宜の角度で交差している。第１基板５６と第２基板５７は周辺領域においてシール材（図示せず）によって互いに貼り合わされている。これらの基板の間には、例えば５μｍ程度の間隙、いわゆるセルギャップが形成されており、このセルギャップ内に電気光学物質としての液晶が封入されて液晶層を構成している。
【００６６】
第１基板５６及び第２基板５７は、いずれも、透光性ガラス又は透光性プラスチックによって形成されている。これらの基板の厚さは、液晶装置５１の薄型化を達成するために０．３ｍｍ以下に規定されている。そのため、基板５６，５７は外力に応じて撓む性質を持っている。第１基板５６は第２基板５７の外側へ張り出す張出し部を有しており、その張出し部上に駆動用ＩＣ５３が実装されている。本実施形態では、駆動用ＩＣ５３、ＡＣＦ５４、及び第１基板５６によって半導体実装構造が構成されている。
【００６７】
液晶パネル５２は任意の液晶駆動方式、例えば、単純マトリクス方式、アクティブマトリクス方式によって駆動される。また、液晶パネル５２の動作モードは任意の動作モード、例えば、ＴＮ（Twisted Nematic）、ＳＴＮ（Super Twisted Nematic）、ＶＡ（Vertical Aligned Nematic：垂直配向）、ＥＣＢ（Electrically Controlled Birefringence：電界制御複屈折）、ＩＰＳ（In-Plain Switching）、ＦＦＳ（Fringe Field Switching）等の各モードを選定できる。また、液晶パネル５２は任意の採光方式、例えば反射型、透過型、又は半透過反射型を採用できる。半透過反射型は、画素の一部を反射領域として用い、他の一部を透過領域として用いることにより、必要に応じて反射型と透過型とを選択的に採用する方式である。透過型又は半透過反射型の液晶パネルを構成する場合には照明装置（図示せず）が液晶パネル５２に付設される。
【００６８】
単純マトリクス方式は、各画素に能動素子を持たず、走査電極とデータ電極との交差部が画素又はドットに対応し、駆動信号が直接に印加されるマトリクス方式である。この方式に対して好適に用いられる動作モードとしてはＴＮ、ＳＴＮ、ＶＡ、ＥＣＢ等がある。アクティブマトリクス方式は、画素又はドットごとに能動素子が設けられ、書き込み期間では能動素子がオン状態となってデータ電圧が書き込まれ、他の期間では能動素子がオフ状態になって電圧が保持されるマトリクス方式である。この方式で使用する能動素子には３端子型と２端子型がある。３端子型の能動素子には、例えばＴＦＴ（Thin Film Transistor：薄膜トランジスタ）がある。２端子型の能動素子には、例えばＴＦＤ（Thin Film Diode：薄膜ダイオード）がある。
【００６９】
液晶パネル５２として、ＴＦＴ素子をスイッチング素子として用いたアクティブマトリクス方式の液晶パネルを採用するものとすれば、液晶パネル５２の内部には、第１基板５６の張出し部の長手方向に対して直角方向に延びる複数の直線状の走査線６０及び走査線６０に直交して配置された複数の直線状のデータ線６１が設けられる。走査線６０及びデータ線６１は絶縁層を挟んだ状態で第１基板５６上に設けられている。第１基板５６の張出し部上には入力側の配線６４及び出力側の配線６５がフォトエッチング処理によって形成されている。出力側の配線６５の中央領域のものは走査線６０につながっている。出力側の配線６５の左右両端領域のものはデータ線６１につながっている。
【００７０】
走査線６０とデータ線６１との各交差部の近傍にＴＦＴ素子が設けられる。走査線６０は例えばＴＦＴ素子のゲートにつながり、データ線６１はＴＦＴ素子のソースにつながっている。走査線６０とデータ線６１とによって囲まれた微小領域内にＩＴＯ（Indium Tin Oxide：インジウム・スズ酸化物）、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）等といった透光性の金属酸化膜によってドット状すなわち島状の画素電極が形成される。この画素電極はＴＦＴ素子のドレインにつながっている。第１基板５６に対向する第２基板５７の液晶側表面には面状の電極である共通電極が設けられる。液晶パネル５２を平面的に見た場合にドット状の画素電極と面状の共通電極とが重なり合う微小領域がドットマトリクス状に複数個、形成される。これらの微小領域が画素を形成する領域である。
【００７１】
第１基板５６の辺端部にＦＰＣ基板６６がＡＣＦ６７によって接続されている。ＦＰＣ基板６６には、片面実装の状態で回路部品及び配線が形成されている。具体的には、図示の裏側の片面に複数の配線６８が形成され、さらに同じ裏側面に回路部品（図示せず）が実装されている。回路部品としては、抵抗、コンデンサ、コイル、ＩＣ等が用いられる。第１基板５６上の入力側の配線６４は、ＦＰＣ基板６６が第１基板５６の辺端に接続されたときに、ＦＰＣ基板６６側の配線６８に導電接続する。
【００７２】
本実施形態において、熱圧着処理を行うことによってＡＣＦ５４によって駆動用ＩＣ５３を基板５６上に実装すると、図２（ａ）及び図２（ｂ）に示すような半導体実装構造が得られる。図２（ａ）及び図２（ｂ）において括弧で示した符号は図８における対応部品を示している。図２（ａ）及び図２（ｂ）に示すように、本実施形態では、ＡＣＦ５４は、駆動用ＩＣ５３の構成要素である基材７の接着面の４つの辺に沿った領域において、基材７の側面と基板５６の表面とに架橋しない形状となっている。さらには、ＡＣＦ５４は、駆動用ＩＣ５３の基材７の接着面の４つの角部において、基材７の側面と基板５６の表面とに架橋しない形状となっている。そのため、仮に基板５６に撓みが発生した場合であっても、基材７の側面及び角部にはほとんど応力が発生しない。それ故、基板５６に撓みが発生した場合であっても、基材７にはほとんどクラックが生じなくなり、駆動用ＩＣ５３の損傷を長期間にわたって防止できる。
【００７３】
なお、図８では液晶装置５１に対して本発明を適用したが、本発明はその他の電気光学装置、例えば有機ＥＬ（Electro Luminescence）装置、無機ＥＬ装置、プラズマディスプレイ装置（ＰＤＰ：Plasma Display）、電気泳動表示装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：Field Emission Display：電界放出表示装置）にも適用できる。
【００７４】
本発明に係る電気光学装置は、各種の電子機器の構成要素として用いることができる。好ましくは、電子機器に関する画像を表示する表示装置として用いることができる。このような電子機器としては、例えば、携帯電話機、携帯情報端末機（ＰＤＡ：パーソナル・デジタル・アシスタント）、パーソナルコンピュータ、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話装置、ＰＯＳ端末、デジタルスチルカメラ、電子ブック、等がある。
【００７５】
例えば、携帯電話機は図９に示す外観形状に構成することができる。ここに示す携帯電話機１１０は、本体部１１１と、この本体部１１１に対して開閉可能に設けられた表示体部１１２とを有する。表示体部１１２には表示装置１１３及び受話部１１４が設けられる。電話通信に関する各種表示は、表示装置１１３の表示画面１１５に表示される。表示装置１１３の動作を制御するための制御部は、携帯電話機の全体の制御を司る制御部の一部として、又はその制御部とは別に、本体部１１１又は表示体部１１２の内部に格納される。本体部１１１には操作ボタン１１６及び送話部１１７が設けられる。
【００７６】
表示装置１１３は、例えば、図８に示した液晶装置５１を用いて構成する。この液晶装置５１によれば、基板５６に撓みが発生した場合でも、ＩＣチップ５３の基材７にクラックが生じることがなく、駆動用ＩＣ５３の損傷を長期間にわたって防止できる。従って、その液晶装置５１を用いた携帯電話機１１０は、曲げやねじりの外力が加わる条件下で使用されても、長期間にわたって安定した表示を液晶装置５１によって行うことができる。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る半導体実装構造の一実施形態を分解状態で示す斜視図である。
【図２】（ａ）は図１の半導体実装構造を示す平面図であり、（ｂ）はその半導体実装構造の側面断面図である。
【図３】半導体ウエハ及びその表面に形成された研磨キズを模式的に示す平面図である。
【図４】（ａ）及び（ｂ）は、それぞれ、本発明に係る半導体実装構造の他の実施形態の要部を示す平面図である。
【図５】（ａ）、（ｂ）及び（ｃ）は、それぞれ、本発明に係る半導体実装構造の他の実施形態の要部を示す平面図である。
【図６】本発明に係る半導体の実装方法の一実施形態の主要工程を示す図である。
【図７】本発明に係る半導体の実装方法の他の実施形態の主要工程を示す図である。
【図８】本発明に係る電気光学装置の一実施形態を示す斜視図である。
【図９】本発明に係る電気光学装置の応用例である携帯電話機を示す斜視図である。
【図１０】（ａ）は従来の半導体実装構造の一例を示す側面断面図、（ｂ）は半導体装置にクラックが生じた状態を模式的に示す図である。
【符号の説明】
【００７８】
１．半導体実装構造、  ２．基板、  ３．ＩＣチップ（半導体装置）、
４．ＡＣＦ（接着剤）、  ５，６．配線、  ７．基材、  ８．バンプ、
１１．熱硬化性樹脂、  １２．導電粒子、  １３．ＦＰＣ基板、  １４．配線パターン、
１５．ウエハ、  １６．圧着ヘッド、  ５１．液晶装置（電気光学装置）、
５２．液晶パネル、  ５３．駆動用ＩＣ（半導体装置）、  ５４．ＡＣＦ（接着剤）、
５６．第１基板、  ５７．第２基板、  ５８ａ，５８ｂ．偏光板、  ６０．走査線、
６１．データ線、  ６４，６５，６８．配線、  ６６．ＦＰＣ基板、  ６７．ＡＣＦ、
１１０．携帯電話機、  Ａ．ＩＣ実装領域、  Ｋ．研磨キズ、  Ｈ．辺
【図１】
2009088093.tif 000003
【図２】
2009088093.tif 000004
【図３】
2009088093.tif 000005
【図４】
2009088093.tif 000006
【図５】
2009088093.tif 000007
【図６】
2009088093.tif 000008
【図７】
2009088093.tif 000009
【図８】
2009088093.tif 000010
【図９】
2009088093.tif 000011
【図１０】
2009088093.tif 000012