(57)【要約】【課題】専用のテスト用端子を設ける必要がなくチップのコストアップを回避できるとともに、通常端子をテスト端子として兼用するように構成した場合にＤＣテストなどその兼用端子に関するテストができなくなって全体のテスト時間が長くなるのを回避できる半導体集積回路のテスト技術を提供する。【解決手段】タイマー回路（１４）と、通常動作状態では電源電圧よりも低い所定の範囲の電圧しか印加されない外部端子（ＴＨ，ＰＲＯＧ）と、該外部端子に接続され所定のレベル以上または所定のレベル以下の電圧が印加されたことを判定可能なレベル判定手段（ＩＮＶ１）を有するテストモード判定回路（１６）と、該レベル判定手段が前記外部端子に通常動作状態では印加されない電圧が印加されたことを判定すると前記タイマー回路を検査するためのテストモードが設定されるように構成した。【選択図】図１
2009257897.tif 000002
【特許請求の範囲】
【請求項１】
タイマー回路と、通常動作状態では電源電圧よりも低い所定の範囲の電圧しか印加されない外部端子と、該外部端子に接続され所定のレベル以上または所定のレベル以下の電圧が印加されたことを判定可能なレベル判定手段を有するテストモード判定回路と、該レベル判定手段が前記外部端子に通常動作状態では印加されることのない電圧が印加されたと判定すると前記タイマー回路を検査するためのテストモードが設定されるように構成されていることを特徴とする半導体集積回路。
【請求項２】
通常動作状態では電源電圧よりも低い所定の範囲の電圧しか印加されない外部端子を複数備え、前記複数の外部端子に対応してそれぞれ前記テストモード判定回路が接続されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記テストモード判定回路は、前記レベル判定手段の出力が所定の時間以上継続したか否かを計時するタイマーと、該タイマーの出力をラッチするラッチ回路とを備えることを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
電源電圧が所定のレベル以下に下がった場合にリセット信号を出力するリセット回路を備え、前記テストモード判定回路内の前記ラッチ回路は前記リセット信号によりラッチ状態が解除されるように構成されていることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
電源電圧が前記所定のレベルよりも高い第２の所定のレベル以下に下がったことを検出可能な電圧検出回路と、該電圧検出回路が電源電圧の低下を検出した場合には前記レベル判定手段の判定出力を無効にする無効化手段とを備えることを特徴とする請求項１〜４のいずれかに記載の半導体集積回路。
【請求項６】
前記レベル判定手段は、所定のレベル以上の電圧が印加されたことを論理しきい値で判定するものであり、電源電圧を基準にした論理しきい値を有する論理ゲート回路により構成されていることを特徴とする請求項１〜５のいずれかに記載の半導体集積回路。
【請求項７】
前記論理ゲート回路は、電源電圧端子と接地点との間に直列形態に接続されたＰチャネル型電界効果トランジスタと定電流源とからなることを特徴とする請求項６に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイマー回路を内蔵したＩＣ（半導体集積回路）のテスト技術に関し、例えば二次電池の充電制御回路を搭載した充電制御用ＩＣに利用して有効な技術に関する。
【背景技術】
【０００２】
近年、二次電池の充電制御回路を搭載した充電制御用ＩＣが提供されており、例えばリチウムイオン電池の充電制御回路を搭載した充電制御用ＩＣにおいては、３０分程度に設定される予備充電時間や１０時間程度に設定される急速充電時間を管理するため、タイマーが搭載されている。
【０００３】
ところで、ＩＣに内蔵されるタイマー回路としては、ＣＲ時定数回路を利用したものやクロック信号を計数するカウンタを使用するもの等があるが、充電制御回路に用いられるような比較的長い時間を計時するタイマーには、複数のフリップフロップ（２値素子）を直列に接続してなるタイマーカウンタが一般に使用されている。本発明者らは、充電制御用ＩＣの開発に当たり、内蔵タイマーカウンタのテスト方法について検討した。
【０００４】
充電制御回路のタイマーカウンタは計時時間が長いので、通常の使用状態でテストすると膨大なテスト時間が必要となり、実用的でない。また、タイマーカウンタのテスト時間を短縮する方法としては、通常状態でのクロック信号よりも周波数の高いクロック信号を使用することもひとつの方法である。しかし、テストのためにそのようなクロック信号を生成する回路を別途設けなくてはならないという煩わしさや、通常状態のクロック信号では動作上何ら問題がないのに周波数の高いクロック信号を使用することでタイマーカウンタが不良と判定されるおそれもある。
【０００５】
なお、タイマーカウンタを内蔵したＩＣにおけるテスト時間を短縮するための技術として、タイマーカウンタを前段と後段の２つに分け、テストモードではクロック信号を後段部分に直接入力できるような切替え回路を設けるようにした発明が提案されている（特許文献１）。
【特許文献１】特開平１１−２６５６００号公報
【特許文献２】特開２００５−０１２８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されているような方法を適用することで一応テスト時間を短縮することは可能であるが、かかる方法ではタイマーカウンタの前段部分の故障を検出できないという不具合がある。また、クロック信号の伝達経路を切り替える切替え回路を制御するため、テスト用端子を設ける必要がり、ＩＣの外部端子ピン数が増加してコストアップを招くという不具合がある。
【０００７】
そこで、本発明者らは、テスト用端子と通常動作時に使用される端子とを共用させることについて検討した。なお、通常端子をテスト端子と兼用させる技術は、例えば特許文献２になどにも開示されている。
【０００８】
しかしながら、通常端子をテスト端子と兼用させるようにした場合、タイマーカウンタの時短テストモードへ入るため、テスト兼用端子に通常使用状態では印加されないような電圧を印加していると、その間、その兼用端子に関するＤＣテストなどをすることができなくなるという課題がある。
【０００９】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、専用のテスト用端子を設ける必要がなくチップのコストアップを回避できるとともに、通常端子をテスト端子として兼用するように構成した場合にＤＣテストなどその兼用端子に関するテストができなくなって全体のテスト時間が長くなるのを回避できる半導体集積回路のテスト技術を提供することにある。
【００１０】
この発明の他の目的は、通常動作時に印加される可能性のある電圧がテスト兼用端子に印加されたり外部からノイズが入ることで誤ってテストモードに入ったりすることがない信頼性の高い半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、この発明は、タイマー回路と、通常動作状態では電源電圧よりも低い所定の範囲の電圧しか印加されない外部端子と、該外部端子に接続され所定のレベル以上または所定のレベル以下の電圧が印加されたことを判定可能なレベル判定手段を有するテストモード判定回路と、該レベル判定手段が前記外部端子に通常動作状態では印加されることのない電圧が印加されたと判定すると前記タイマー回路を検査するためのテストモードが設定されるように構成したものである。
【００１２】
このような構成によれば、通常動作で使用される端子をテストモードへ入るための指令を与える端子として兼用するため、専用のテスト用端子を設ける必要がないとともに、テストモードへ入るため所定の端子に電圧を印加したことにより並行して他のテストができなくなってテスト時間が長くなったりするのを回避できる。
【００１３】
ここで、望ましくは、通常動作状態では電源電圧よりも低い所定の範囲の電圧しか印加されない外部端子を複数備え、前記複数の外部端子に対応してそれぞれ前記テストモード判定回路が接続するように構成する。これにより、タイマー回路の複数種類の時短テストを行なうことができるようになる。
【００１４】
また、前記テストモード判定回路は、前記レベル判定手段の出力が所定の時間以上継続したか否かを計時するタイマーと、該タイマーの出力をラッチするラッチ回路とを備えるように構成する。これにより、電源ノイズ等によってタイマー回路が誤って時短テストモードに入ってしまうのを回避することができる。
【００１５】
さらに、望ましくは、電源電圧が所定のレベル以下に下がった場合にリセット信号を出力するリセット回路を備え、前記テストモード判定回路内の前記ラッチ回路は前記リセット信号によりラッチ状態が解除されるように構成する。これにより、ラッチ回路があっても、一旦タイマー回路のテストモードに入った後に電源電圧を一時的に下げてやることで、当該テストモードを解除して改めて別のテストモードを設定したりすることができる。
【００１６】
また、電源電圧が前記所定のレベルよりも高い第２の所定のレベル以下に下がったことを検出可能な電圧検出回路と、該電圧検出回路が電源電圧の低下を検出した場合には前記レベル判定手段の判定出力を無効にする無効化手段とを備えるようにしてもよい。これにより、通常動作状態で入力電圧（電源電圧）が下がった状態で前記外部端子に所定レベル以上の電圧が入ることによって誤ってタイマー回路の時短テストモードに入ってしまうのを防止することが可能となる。
【００１７】
さらに、前記レベル判定手段は、所定のレベル以上の電圧が印加されたことを論理しきい値で判定するものであり、電源電圧を基準にした論理しきい値を有する論理ゲート回路により構成する。これにより、電源電圧が変動しても相対的な判定レベルを一定にすることができ、誤ってタイマー回路の時短テストモードに入りにくくすることができる。ここで、電源電圧を基準にした論理しきい値を有する前記論理ゲート回路は、電源電圧端子と接地点との間に直列形態に接続されたＰチャネル型電界効果トランジスタと定電流源とから構成することができる。
【発明の効果】
【００１８】
本発明によると、タイマーを内蔵した半導体集積回路において、専用のテスト用端子を設ける必要がなくチップのコストアップを回避できるとともに、通常端子をテスト端子として兼用するように構成した場合にＤＣテストなどその兼用端子に関するテストができなくなって全体のテスト時間が長くるのを回避できる。また、通常動作時に印加される可能性のある電圧がテスト兼用端子に印加されたり外部からノイズが入ることで誤ってテストモードに入ったりすることがない信頼性の高い半導体集積回路を実現できるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は、本発明を適用して好適な二次電池の充電制御用ＩＣの一実施形態の概略構成を示す。
【００２１】
図１に示されているように、この実施形態の充電制御用ＩＣ１０には、外部のＡＣアダプタのような直流電源２０からの直流電圧が入力される電圧入力端子ＶＩＮと、充電対象のリチウムイオン電池のような二次電池４０が接続されるバッテリ端子ＢＡＴと、前記電圧入力端子ＶＩＮとバッテリ端子ＢＡＴとの間に設けられた電流制御用トランジスタＱ１と、定電圧制御を行うためバッテリ電圧Ｖbatと参照電圧Ｖref1とを比較してＱ１のゲート制御電圧を生成する定電圧制御アンプＡＭＰ１とを備えている。
【００２２】
また、トランジスタＱ１に流される電流に比例した電流を検出して電流制御を行うため、Ｑ１の１／Ｎの大きさを有しソース端子が前記電圧入力端子ＶＩＮに接続されＱ１と同一の電圧が制御端子（ゲート端子）に印加されたモニタ用トランジスタＱ２と、Ｑ２のドレイン端子が接続され外部には外付け抵抗Ｒｐが接続可能な外部端子ＰＲＯＧと、定電流制御を行うため該端子ＰＲＯＧの電圧と参照電圧Ｖcrefとを比較してＱ１のゲート制御電圧を生成する定電流制御アンプＡＭＰ２とを備えている。
【００２３】
さらに、この実施形態の充電制御用ＩＣ１０には、外部から前記電圧入力端子ＶＩＮに入力される直流電圧Ｖｉｎからチップを保護するため、例えば５．８Ｖのような参照電圧Ｖref2とＶｉｎとを比較して異常電圧を検出するコンパレータＣＭＰ１と、バッテリ端子ＢＡＴの電圧と参照電圧Ｖref3とを比較するコンパレータＣＭＰ２と、電池近傍の温度を検知するサーミスタなどの温度センサ５０が接続される外部端子ＴＨの電圧と参照電圧Ｖref4とを比較するコンパレータＣＭＰ３と、これらのコンパレータＣＭＰ１〜ＣＭＰ３の出力に基いて監視対象の電圧が異常な電圧になっているか否か判定し、異常な電圧の場合には電流制御用トランジスタＱ１をオフ状態にすべくＱ１のゲートにドレインが接続されたオープンコレクタのトランジスタＱ３のゲートを制御する電圧を生成して出力する内部制御回路１１を備える。
【００２４】
また、温度依存性のない定電圧Ｖregを生成するレギュレータ１２と、入力電圧Ｖｉｎと参照電圧Ｖref5とを比較して、Ｖｉｎが所定電圧（例えば２．５Ｖ）以下に低下するとハイレベルに変化し、Ｖｉｎが上記所定電圧以上に上昇するとロウレベルに変化するリセット信号ＲＥＳを出力するコンパレータＣＭＰ４を有するリセット回路１３とが設けられている。リセット回路１３により生成されたリセット信号ＲＥＳは、内部制御回路１１に供給されて低電源電圧時に電流制御用トランジスタＱ１をオフにしたり内部回路をリセットするなどの制御が行なわれる。
【００２５】
上記参照電圧Ｖref4は、レギュレータ１２により生成された定電圧Ｖregを抵抗Ｒ１，Ｒ２で分圧することで生成される。また、定電圧Ｖregは、温度センサ５０と直列に接続される外付け抵抗Ｒｔの他方の端子が接続される外部端子ＶＲＥＧに出力される。さらに、予備充電時間や急速充電時間等を管理するための時間を計時するカウンタなどからなるタイマー回路１４と、例えば６４ｋＨｚのような周波数の発振信号を生成する発振回路１５とが設けられている。
【００２６】
端子ＦＳＣは、発振回路１５の発振周波数を設定するための外付け抵抗Ｒｏを接続するための端子で、抵抗値を変えることで発振周波数を変更できるように構成されている。端子ＴＭＳは、タイマー回路１４の動作を停止したり有効にしたりするための信号を入力する端子で、この端子がハイレベルにされるとタイマーが停止され、ロウレベルまたはオープン状態にされるとタイマーが動作されるように構成されている。
【００２７】
さらに、この実施形態のＩＣには、入力電圧Ｖｉｎと参照電圧Ｖref6とを比較して、Ｖｉｎが例えば３．８Ｖ以下のときに出力がハイレベルとなり、Ｖｉｎが３．８Ｖ以上のとき出力がロウレベルになるコンパレータＣＭＰ５と、２つの時短テストモード判定回路１６ａおよび１６ｂが設けられている。
【００２８】
時短テストモード判定回路１６ａは、前記温度センサ５０が接続される外部端子ＴＨの電圧がゲート端子に印加されるＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）Ｍ１と定電流源ＣＳ１とからなるインバータＩＮＶ１と、該インバータＩＮＶ１の出力と前記コンパレータＣＭＰ５の出力とを入力とするＮＯＲゲートＧＴ１と、該ＮＯＲゲートＧＴ１の出力によって起動され例えば２０ｍ秒のような時間を計時するタイマーＴＭＲ１と、タイマーＴＭＲ１の出力をラッチするラッチ回路ＬＡＴ１とによって構成され、テストモードが設定されたことを検出すると検出信号ＤＴ１を前記タイマー回路１４へ出力する。
【００２９】
タイマーＴＭＲ１は発振回路から供給されるクロックＣＫ０を計数して２０ｍ秒を計時するように構成されている。定電流源とコンデンサとを有するアナログタイマーを使用しても良い。ラッチ回路ＬＡＴ１は、リセット回路１３からのリセット信号ＲＥＳによりリセットされるように構成されている。従って、時短テストモードを終了させるには、入力電圧Ｖｉｎを一時的に２．５Ｖ以下に下げてリセット信号ＲＥＳを発生させてやればよい。
【００３０】
前記レギュレータ１２は２Ｖの定電圧Ｖregを生成して出力するため、外部端子ＴＨには２Ｖ以上の電圧が入力されないように構成されているので、通常状態では外部端子ＴＨに２Ｖ以下の電圧が印加されることで、時短テストモード判定回路１６ａ内のＰチャネルＭＯＳＦＥＴ  Ｍ１がオン状態とされ、ＮＯＲゲートＧＴ１の出力がロウレベルとなって検出信号ＤＴ１がロウレベルにされる。そのため、タイマー回路１４は通常動作を行ない、時短テスト動作に入ることはない。
【００３１】
一方、入力電圧Ｖｉｎが３．８Ｖ以上で外部端子ＴＨに（Ｖｉｎ−１Ｖ）以上の電圧（例えば４Ｖ）が入力されると、ＭＯＳＦＥＴ  Ｍ１がオフ状態となり、コンパレータＣＭＰ５の出力とインバータＩＮＶ１の出力が共にロウレベルになって、ＮＯＲゲートＧＴ１の出力がハイレベルに変化する。これによって、タイマーＴＭＲ１が起動され、ハイレベルが２０ｍ秒以上継続するとラッチ回路ＬＡＴ１がラッチ動作して検出信号ＤＴ１がハイレベルに変化する。
【００３２】
ここで、３．８Ｖを判定レベルとするコンパレータＣＭＰ５を設けているのは、この実施例のＩＣは所定電圧（例えば２．５Ｖ）を判定レベルとするリセット回路１３によって入力電圧Ｖｉｎが２．５Ｖ以下に下がらないとリセットがかからず通常に動作するため、仮に外部端子ＴＨに最大の２Ｖの電圧が印加されている状態で入力電圧Ｖｉｎが２．５Ｖ近くまで下がると、ＭＯＳＦＥＴ  Ｍ１がオフ状態となって誤って時短テストモードに入ってしまうおそれがあるためである。
【００３３】
また、外部端子ＴＨのレベル判定手段としてＣＭＯＳインバータを使用することも可能であるが、本実施形態でＰ−ＭＯＳＦＥＴ  Ｍ１と定電流源ＣＳ１とからなるインバータを使用しているのは、ＣＭＯＳインバータの場合、電源電圧（入力電圧Ｖｉｎ）が低下すると判定レベルとしての論理しきい値も大きく下がってしまい、通常時に外部端子ＴＨの最大電圧である２Ｖが印加された際に誤ってテストモードと判定するおそれがあるためである。Ｐ−ＭＯＳＦＥＴ  Ｍ１と定電流源ＣＳ１とからなるインバータは、論理しきい値が電源電圧基準に決まるため、電源電圧が下がったときに判定レベルは電源電圧の降下分以上下がらないので、ＣＭＯＳインバータに比べて誤判定が少なくなる。定電流源ＣＳ１は抵抗で置き換えてもよい。
【００３４】
さらに、ＮＯＲゲートＧＴ１の次段にタイマーＴＭＲ１を設けているのは、ノイズにより誤ってＭＯＳＦＥＴ  Ｍ１がオフされてテストモードに入るのを回避するためである。タイマーＴＭＲ１の計時時間を２０ｍ秒にしているのは、このＩＣの使用環境を考えると、最も周波数の低いノイズは５０Ｈｚの電源ノイズであるので、このノイズによる誤動作を回避するためである。タイマーＴＭＲ１の計時時間は２０ｍ秒以上にしても良いが、例えばタイマー回路１４の実質的なテスト時間が例えば１秒であるとすると、テスト時間の２％に相当するので、あまり長くするのはコストの面から妥当ではない。
【００３５】
本実施形態のＩＣのように通常時に電源電圧以下で印加されることのない電圧範囲がある端子を２つ以上有するＩＣであれば、時短テストの間ずっとテスト兼用端子（ここではＴＨ）を（Ｖｉｎ−１Ｖ）以上の電圧に保持することで、タイマーＴＭＲ１およびラッチ回路ＬＡＴ１を省略した構成も可能である。省略した場合、該端子ＴＨに関するＤＣテストなどは、テストモードに入るため、他のテスト兼用端子（ＰＲＯＧ）に通常時に印加されることのない電圧を印加してタイマー回路の時短テストを行なっている間に実行すればよい。
【００３６】
時短テストモード判定回路１６ｂは、１６ａと同じ構成を備えており入力として外部端子ＴＨの電圧の代わりに、外部端子ＰＲＯＧの電圧としている点が異なるのみで、動作は同じであるので、図示および説明は省略する。この実施形態のＩＣにおいては、外部端子ＰＲＯＧは出力電流値を検出するための抵抗Ｒｐが接続される端子であり、温度センサが接続される外部端子ＴＨと同様に通常時に２Ｖ以上になることはないので、例えば３〜５Ｖの電圧を印加すると時短テストモード判定回路１６ｂがこれを検出して時短テストモードに入ることができる。
【００３７】
ここで、タイマーカウンタが図２のような構成を有する場合には、外部端子ＴＨを使用して第１の時短テストを実行した後に、外部端子ＰＲＯＧを使用して第２の時短テストに入る前に、入力電圧Ｖｉｎを一時的に下げてリセット信号ＲＥＳを発生させ、時短テストモード判定回路１６ａ内のラッチ回路ＬＡＴ１をリセットさせる必要がある。タイマーカウンタの構成によっては、ラッチ回路ＬＡＴ１をリセットせずに時短テストモード判定回路１６ｂを使用した時短テストに移行することも可能である。
【００３８】
図２には、タイマー回路１４内のタイマーカウンタの具体的な回路構成例が示されている。
【００３９】
図２に示されているように、タイマーカウンタは、例えば「０」と「１」の２つの状態をとり得る２値素子としてのトリガ型フリップフロップＦＦ１〜ＦＦ２０を直列、すなわち前段のＦＦiの出力が後段のＦＦi+1の入力端子に入力されるように接続して構成されている。そして、１段目のフリップフロップＦＦ１にクロックＣＫ０が入力され、１６段目のフリップフロップＦＦ１６の出力が、予備充電時間の経過を知らせる信号ＴＵ１として出力され、２０段目のフリップフロップＦＦ２０の出力が、急速充電時間の経過を知らせる信号ＴＵＱ２として出力されるように構成されている。
【００４０】
このタイマーカウンタは、周期が例えば５５ｍｓのような適当な値に設定されたクロックＣＫ０が入力されると、およそ３０分後に出力ＴＵ１がハイレベルに変化し、およそ１０時間後に出力ＴＵ２がハイレベルに変化するように動作する。なお、ここでは、一例としてトリガ型フリップフロップを使用したカウンタを示したが、遅延型フリップフロップを使用した同期式カウンタであっても良いことはいうまでもない。
【００４１】
特に限定されるものではないが、この実施例のタイマーカウンタには、ＦＦ１〜ＦＦ５を飛ばしてＦＦ１の入力クロックＣＫ０をＦＦ６へ入力可能にするための短縮パス（信号線）２１およびその途中に挿入された伝達制御手段としてのオン／オフ・スイッチＳＷ１と、ＦＦ７〜ＦＦ１５を飛ばしてＦＦ６の出力をＦＦ１６へ入力可能にするための短縮パス２２およびその途中に挿入されたオン／オフ・スイッチＳＷ２とが設けられている。スイッチＳＷ１，ＳＷ２はＭＯＳＦＥＴ（電界効果トランジスタ）などで構成される。
【００４２】
そして、上記オン／オフ・スイッチＳＷ１とＳＷ２が、前記時短テストモード判定回路１６ａと１６ｂの出力ＤＴ１，ＤＴ２に応じて、オン状態またはオフ状態に設定される。図３に、出力ＤＴ１，ＤＴ２の状態とオン／オフ・スイッチＳＷ１，ＳＷ２の状態との関係を示す。図３において、“Ｈ”は対応する信号がハイレベルであることを、また、“Ｌ”は対応する信号がロウレベルであることを意味している。この実施例の場合、出力ＤＴ１でオン／オフ・スイッチＳＷ１を、また出力ＤＴ２でオン／オフ・スイッチＳＷ２を、それぞれ制御するように構成されている。
【００４３】
図２のタイマーカウンタは、ＤＴ１とＤＴ２が共に“Ｌ”の場合は、ＳＷ１，ＳＷ２が共にオフ状態に設定される。これにより、図２のタイマーカウンタに入力されたクロックＣＫ０は、全フリップフロップＦＦ１〜ＦＦ２０を通過する本来の１０時間タイマーとして動作する。
【００４４】
一方、ＤＴ１が“Ｌ”、ＤＴ２が“Ｈ”の場合は、ＳＷ１がオフ状態，ＳＷ２がオン状態に設定される（第１テストモード）。これにより、図２のタイマーカウンタに入力されたクロックＣＫ０は、ＦＦ１〜ＦＦ６およびＦＦ１６〜ＦＦ２０を通過する１１段のカウンタとして動作する。また、ＤＴ１が“Ｈ”、ＤＴ２が“Ｌ”の場合は、ＳＷ１がオン状態，ＳＷ２がオフ状態に設定される（第２テストモード）。これにより、図２のタイマーカウンタに入力されたクロックＣＫ０は、ＦＦ６〜ＦＦ２０を通過する１５段のカウンタとして動作可能となる。
【００４５】
ここで、テスタが、第１テストモードではＦＦ２０の出力ＴＵ２を監視し、第２テストモードではＦＦ１６の出力ＴＵ１を監視するものとすると、第１テストモードのＦＦ２０の出力ＴＵ２はクロックＣＫ０がＦＦ１〜ＦＦ６およびＦＦ１６〜ＦＦ２０を通過した１１段のカウンタの出力、第２テストモードのＦＦ１６の出力ＴＵ１はクロックＣＫ０がＦＦ６〜ＦＦ１６を通過した１１段のカウンタの出力となる。
【００４６】
従って、テスタは、第１テストモードではＦＦ２０の出力ＴＵ２を監視することでＦＦ１〜ＦＦ６およびＦＦ１６〜ＦＦ２０が正常に動作したか否か、また、第２テストモードではＦＦ１６の出力ＴＵ１を監視することで、ＦＦ６〜ＦＦ１６が正常に動作したか否かを、同一の所要時間で判定することができる。しかも、第１テストモードによるテストと第２テストモードによるテストの２回ですべてのフリップフロップが正常に動作するか否か知ることができる（一部のＦＦは重複している）。
【００４７】
そのため、それぞれ異なる時間で監視する場合に比べてテスタの負担を減らすことができる。さらに、タイマーカウンタがもともと備えている予備充電と急速充電のタイマー出力ＴＵ１，ＴＵ２を利用してテスト信号の監視をできるので、テストのための信号を取り出す新たな信号線を設ける必要がないという利点がある。
【００４８】
なお、前記実施形態の時短テストモード判定回路１６ａ，１６ｂのように、タイマーＴＭＲ１とラッチ回路ＬＡＴ１を有する場合には、図３のように、スイッチＳＷ１とＳＷ２の両方を同時にオンさせた時短テストも可能であり、時短テスト中にテスト兼用端子ＴＨ，ＰＲＯＧに関するテストを並行して行なうことができる。時短テストモード判定回路１６ａ，１６ｂのように、タイマーＴＭＲ１とラッチ回路ＬＡＴ１を有していない場合にも、一方の端子ＴＨ（またはＰＲＯＧ）でテストモードを指令して実行している間に他方の端子ＰＲＯＧ（またはＴＨ）に関するテストを行なうことで、トータルのテスト時間の短縮が可能となる。
【００４９】
また、前記実施形態では、タイマーカウンタに設ける短縮パス上の伝達制御手段としてオン／オフ・スイッチを使用したが、ＡＮＤゲートなどの論理回路を用いるようにしてもよい。
（変形例）
図４に、上記実施形態のタイマーカウンタの変形例を示す。この変形例のタイマーカウンタは、ＦＦ１〜ＦＦ９を飛ばしてＦＦ１の入力クロックＣＫ０をＦＦ１０へ入力可能にするための短縮パス２１およびその途中に挿入されたオン／オフ・スイッチＳＷ１と、ＦＦ７〜ＦＦ１５を飛ばしてＦＦ６の出力をＦＦ１６へ入力可能にするための短縮パス２２およびその途中に挿入されたオン／オフ・スイッチＳＷ２と、ＦＦ１〜ＦＦ６を飛ばしてＦＦ１の入力クロックＣＫ０をＦＦ７へ入力可能にするための短縮パス２３およびその途中に挿入されたオン／オフ・スイッチＳＷ３と、ＦＦ１０〜ＦＦ１６を飛ばしてＦＦ９の出力をＦＦ１７へ入力可能にするための短縮パス２４およびその途中に挿入されたオン／オフ・スイッチＳＷ４と、を設けたものである。
【００５０】
上記オン／オフ・スイッチＳＷ１とＳＷ２とＳＷ３，ＳＷ４は、前記時短テストモード判定回路１６ａ，１６ｂの出力ＤＴ１，ＤＴ２の状態に応じて、オン状態またはオフ状態に設定される。出力ＤＴ１，ＤＴ２の状態とオン／オフ・スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の状態との関係は、図５に示すように設定する。従って、この変形例では、出力ＤＴ１，ＤＴ２の論理積をとってスイッチＳＷ３，ＳＷ４の制御信号を生成するＡＮＤゲートが必要である。スイッチＳＷ１とＳＷ２は、出力ＤＴ１，ＤＴ２で直接制御するように構成することができる。
【００５１】
図４のような構成を採用した場合には、第１テストモードではＦＦ１６の出力ＴＵ１を監視することでＦＦ１〜ＦＦ６およびＦＦ１６が正常に動作したか否か、また、第２テストモードではＦＦ１６の出力ＴＵ１を監視することでＦＦ１０〜ＦＦ１６が正常に動作したか否か、さらに、第３テストモードではＦＦ２０の出力ＴＵ２を監視することで、ＦＦ７〜ＦＦ９およびＦＦ１７〜ＦＦ２０が正常に動作したか否か判定する。これにより、３回のテストで全部のフリップフロップを検査することができる。しかも、第１と第２と第３テストモードでそれぞれ７段ずつフリップフロップを動作させるため、同一の所要時間でテストを行なうことができる。
【００５２】
図４のような構成を有するタイマーカウンタを使用する場合にも、外部端子ＴＨ，ＰＲＯＧに３Ｖ以上の電圧を２０ｍ秒以上印加して時短テストモード判定回路１６ａ，１６ｂのラッチ回路ＬＡＴ１をそれぞれセットさせて時短テストを行なっている間に、端子ＴＨとＰＲＯＧに関するテストを行なうことができる。また、電源電圧以下で通常状態では印加されない電圧範囲を有する外部端子が３個以上あるＩＣでは、時短テストモード判定回路１６ａ，１６ｂ内にラッチ回路ＬＡＴ１を設けなくても、いずれかの端子でテストモードを指令している間に他の端子に関するテストを行なうことでトータルのテスト時間を短縮することが可能である。
【００５３】
以上本発明の一実施形態について述べたが、本発明は上記実施形態に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能である。例えば、前記実施形態においては、温度検出素子が接続される外部端子ＴＨと、出力電流検出用の抵抗が接続される外部端子ＰＲＯＧとを利用して、タイマーカウンタのテストモードを設定するようにしたものを説明したが、入力電圧よりも低くかつ通常動作状態では比較的限られた範囲の電圧しか印加されない端子を備えるものがあれば、その端子を使用してタイマーカウンタのテストモードを設定するように構成しても良い。
【００５４】
さらに、前記実施形態では、通常状態では印加されない電圧範囲が電源電圧に近い電圧範囲である端子をテスト兼用端子として利用するようにした場合を説明したが、通常状態では印加されない電圧範囲が接地電位に近い電圧範囲である端子をテスト兼用端子として利用することも可能である。その場合、レベル判定手段として、定電流源とＮ−ＭＯＳＦＥＴが直列に接続され接地点を基準に論理しきい値が決まるインバータを使用すると良い。
【産業上の利用可能性】
【００５５】
以上の説明では、本発明を充電制御用ＩＣに適用した例を説明したが、本発明にそれに限定されるものではない。例えば、近年、二次電池の充電制御回路の他に、ＤＣ−ＤＣコンバータやＬＤＯ（低飽和型シリーズレギュレータ）のような直流電源回路、ＷＬＥＤ（ホワイト発光ダイオード）ドライバ回路等複数の電源系回路を搭載したパワーマネージメントＩＣと呼ばれる多機能ＩＣが提供されている。本発明は、このような多機能ＩＣを始めタイマーカウンタを内蔵する半導体集積回路に広く利用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明を適用して好適なＩＣの一例としての充電制御用ＩＣの概略構成を示す回路構成図である。
【図２】タイマー回路内のタイマーカウンタの具体例を示す回路構成図である。
【図３】実施例のタイマーカウンタにおける時短テストモード判定回路からの出力ＤＴ１，ＤＴ２とオン／オフ・スイッチＳＷ１，ＳＷ２の状態との関係を示す説明図である。
【図４】タイマーカウンタの変形例を示す回路構成図である。
【図５】図４の変形例のタイマーカウンタにおける時短テストモード判定回路からの出力ＤＴ１，ＤＴ２とオン／オフ・スイッチＳＷ１〜ＳＷ４の状態との関係を示す説明図である。
【符号の説明】
【００５７】
１０  充電制御用ＩＣ
１１  内部制御回路
１２  レギュレータ
１３  リセット回路
１４  タイマー回路
１５  発振回路
１６ａ，１６ｂ  時短テストモード判定回路
２０  直流電源
４０  二次電池
５０  電池温度センサ（サーミスタ）
ＴＨ  外部端子（温度センサ接続用端子）
ＰＲＯＧ  外部端子（出力電流検出用抵抗の接続端子）
【図１】
2009257897.tif 000003
【図２】
2009257897.tif 000004
【図３】
2009257897.tif 000005
【図４】
2009257897.tif 000006
【図５】
2009257897.tif 000007