(57)【要約】【課題】半導体デバイスのレジスタをリアルタイムに制御する。【解決手段】複数のレジスタと、レジスタを制御する複数のコマンドを格納するコマンドバッファと、コマンドバッファに格納されたコマンドを順次実行するコマンド実行回路と、外部からの制御とコマンド実行回路からの制御を切り替える実行部選択回路と、を含み、アドレスのレジスタのデータからビット幅かつ有効ビットのデータを読み出すデータ読み出しコマンドと、アドレスのレジスタのデータの有効ビットを書き込みデータに書き換えるデータ書き込みコマンドと、外部からのクロック信号の数がクロック数に達するまで待機する単純ウェイトコマンドと、アドレスのレジスタのデータと比較データの有効ビットが等しくなるまで待機する状態ウェイトコマンドと、を含み、複数のコマンドを１つ以上組み合わせてレジスタを制御する。【選択図】図１
2009009264.tif 000002
【特許請求の範囲】
【請求項１】
複数のレジスタを含む半導体デバイスであって、
前記レジスタを制御する複数のコマンドを格納するコマンドバッファと、
前記コマンドバッファに格納された前記コマンドを順次実行するコマンド実行回路と、
外部からの制御と前記コマンド実行回路からの制御を切り替える実行部選択回路と、
を含む、
ことを特徴とする半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスにおいて、
前記複数のコマンドは、
前記レジスタのアドレスと、データ幅と、有効ビットと、を指定し、前記アドレスが示す前記レジスタから前記データ幅かつ前記有効ビットが示すビットの値を読み出すデータ読み出しコマンドと、
前記レジスタのアドレスと、書き込みデータと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値を前記書き込みデータの前記有効ビットが示すビットの値に書き換えるデータ書き込みコマンドと、
次のコマンドを実行するまで待機するクロック数を指定し、外部からのクロック信号の数が前記クロック数に達するまで待機する単純ウェイトコマンドと、
前記レジスタのアドレスと、比較データと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値と前記比較データの前記有効ビットが示すビットの値とが等しくなるまで待機する状態ウェイトコマンドと、
を含む、
ことを特徴とする半導体デバイス。
【請求項３】
複数のレジスタと、
前記レジスタを制御する複数のコマンドを格納するコマンドバッファと、
前記コマンドバッファに格納された前記コマンドを順次実行するコマンド実行回路と、
外部からの制御と前記コマンド実行回路からの制御を切り替える実行部選択回路と、
を含む半導体デバイスの自動制御方法であって、
前記複数のコマンドとして、
前記レジスタのアドレスと、データ幅と、有効ビットと、を指定し、前記アドレスが示す前記レジスタから前記データ幅かつ前記有効ビットが示すビットの値を読み出すデータ読み出しコマンドと、
前記レジスタのアドレスと、書き込みデータと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値を前記書き込みデータの前記有効ビットが示すビットの値に書き換えるデータ書き込みコマンドと、
次のコマンドを実行するまで待機するクロック数を指定し、外部からのクロック信号の数が前記クロック数に達するまで待機する単純ウェイトコマンドと、
前記レジスタのアドレスと、比較データと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値と前記比較データの前記有効ビットが示すビットの値とが等しくなるまで待機する状態ウェイトコマンドと、
を含み、
前記複数のコマンドを１つ以上組み合わせて前記レジスタを制御する、
ことを特徴とする半導体デバイスの自動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のレジスタを含む半導体デバイス及び半導体デバイスの自動制御方法に関する。
【背景技術】
【０００２】
ＵＳＢ規格のコントローラなどの半導体デバイスは、複数のレジスタを有し、レジスタにトランザクション及びエンドポイントなどの制御情報を保有することにより動作を実現している。従来、これらの半導体デバイスが有するレジスタからデータを読み出す動作や、レジスタへデータを書き込む動作をチェックするためには、ＰＣにインストールされたソフトウェアをＣＰＵで動作させることにより処理していたため、本来の半導体デバイスだけで動作させた場合に比べて動作時間が遅くなり、時間制約が厳しい場合に規定時間を守ることが難しかった。特に、高機能なＯＳなどリアルタイム制御機能を持たないソフトウェアを用いる場合、リアルタイム制御が必要となるハードウェアの制御ができなかった。
【０００３】
この問題を解決するために、例えば特許文献１には、半導体デバイス間のデータをトレースする方法が記載されている。
【０００４】
【特許文献１】特開２００１−１５４９３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、装置間の送受信データをトレースすることを主眼としており、半導体デバイス単体での動作確認には向かないという課題がある。また、ソフトウェアによりレジスタを書き換える場合、ビット単位での書き換えができないという課題もある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］
複数のレジスタを含む半導体デバイスであって、前記レジスタを制御する複数のコマンドを格納するコマンドバッファと、前記コマンドバッファに格納された前記コマンドを順次実行するコマンド実行回路と、外部からの制御と前記コマンド実行回路からの制御を切り替える実行部選択回路と、を含む、ことを特徴とする半導体デバイス。
【０００８】
この構成によれば、レジスタを制御するコマンドを半導体デバイス内部のコマンドバッファに格納し実行することができるので、半導体デバイスとソフトウェアの動作速度の違いによる動作時間の無駄を減らすことができる。
【０００９】
［適用例２］
上記記載の半導体デバイスにおいて、前記複数のコマンドは、前記レジスタのアドレスと、データ幅と、有効ビットと、を指定し、前記アドレスが示す前記レジスタから前記データ幅かつ前記有効ビットが示すビットの値を読み出すデータ読み出しコマンドと、前記レジスタのアドレスと、書き込みデータと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値を前記書き込みデータの前記有効ビットが示すビットの値に書き換えるデータ書き込みコマンドと、次のコマンドを実行するまで待機するクロック数を指定し、外部からのクロック信号の数が前記クロック数に達するまで待機する単純ウェイトコマンドと、前記レジスタのアドレスと、比較データと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値と前記比較データの前記有効ビットが示すビットの値とが等しくなるまで待機する状態ウェイトコマンドと、を含む、ことを特徴とする半導体デバイス。
【００１０】
この構成によれば、レジスタデータの読み出し、書き込み、待ち状態を自動実行することで、半導体デバイスとソフトウェアの動作速度の違いによる動作時間の無駄を減らすことができる。また、レジスタデータのビット毎の読み出し、書き込み、比較を半導体デバイスが行なうため、ソフトウェアがこれらの処理を行なうときに比べ半分以下の動作時間で処理を終えることができる。
【００１１】
［適用例３］
複数のレジスタと、前記レジスタを制御する複数のコマンドを格納するコマンドバッファと、前記コマンドバッファに格納された前記コマンドを順次実行するコマンド実行回路と、外部からの制御と前記コマンド実行回路からの制御を切り替える実行部選択回路と、を含む半導体デバイスの自動制御方法であって、前記複数のコマンドとして、前記レジスタのアドレスと、データ幅と、有効ビットと、を指定し、前記アドレスが示す前記レジスタから前記データ幅かつ前記有効ビットが示すビットの値を読み出すデータ読み出しコマンドと、前記レジスタのアドレスと、書き込みデータと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値を前記書き込みデータの前記有効ビットが示すビットの値に書き換えるデータ書き込みコマンドと、次のコマンドを実行するまで待機するクロック数を指定し、外部からのクロック信号の数が前記クロック数に達するまで待機する単純ウェイトコマンドと、前記レジスタのアドレスと、比較データと、有効ビットと、を指定し、前記アドレスが示す前記レジスタの前記有効ビットが示すビットの値と前記比較データの前記有効ビットが示すビットの値とが等しくなるまで待機する状態ウェイトコマンドと、を含み、前記複数のコマンドを１つ以上組み合わせて前記レジスタを制御する、ことを特徴とする半導体デバイスの自動制御方法。
【００１２】
この構成によれば、レジスタデータの読み出し、書き込み、待ち状態を自動実行することで、半導体デバイスとソフトウェアの動作速度の違いによる動作時間の無駄を減らすことができる。また、レジスタデータのビット毎の読み出し、書き込み、比較を半導体デバイスが行なうため、ソフトウェアがこれらの処理を行なうときに比べ半分以下の動作時間で処理を終えることができる。
【発明を実施するための最良の形態】
【００１３】
以下、半導体デバイスの実施形態について図面に従って説明する。
【００１４】
（第１実施形態）
＜半導体デバイスの構成＞
まず、第１実施形態に係る半導体デバイスの構成について、図１を参照して説明する。図１は、第１実施形態に係る半導体デバイスの構成を示すブロック図である。
【００１５】
図１に示すように、半導体デバイス１は、複数のレジスタを含み個々のレジスタにアクセスするためのアドレスが割り振られたレジスタ群１００と、外部のＣＰＵ２００からのアドレス信号ＡＤＲＳと制御信号ＣＮＴＬとデータ信号ＤＡＴＡとを入出力するＣＰＵインターフェース１１０と、コマンドバッファ１２０と、コマンド実行回路１３０と、実行部選択回路１４０と、コマンド実行回路１３０の作業用の記憶域として使われるＲＡＭ１５０と、から構成されている。
【００１６】
ＣＰＵインターフェース１１０は、コマンドバッファ１２０に複数のコマンドを書き込むために、コマンド書き込み信号ｃＷＥと、コマンド信号ＣＭＮＤを出力する。また、ＣＰＵインターフェース１１０は、コマンドバッファ１２０からデータを読み出すために、データ読み出し信号ｄＲＥを出力し、データ信号ＤＡＴＡを入力する。さらに、ＣＰＵインターフェース１１０は、コマンドバッファ１２０に格納したコマンドを実行するために、コマンド実行回路１３０と実行部選択回路１４０にコマンド実行信号ＲＵＮを出力する。
【００１７】
コマンド実行回路１３０は、コマンド実行信号ＲＵＮがイネーブル（enable、有効）の時、コマンドバッファ１２０の複数のコマンドを実行するために、コマンド読み出し信号ｃＲＥをコマンドバッファ１２０に出力し、コマンドバッファ１２０からコマンド信号ＣＭＮＤを入力する。コマンド実行回路１３０は、外部からのクロック信号ＣＬＫに基づき、コマンドを実行し、実行部選択回路１４０を介してレジスタ群１００にアドレス信号ＡＤＲＳと制御信号ＣＮＴＬとデータ信号ＤＡＴＡを入出力する。
【００１８】
実行部選択回路１４０は、コマンド実行信号ＲＵＮがイネーブルの時、コマンド実行回路１３０からのアドレス信号ＡＤＲＳと制御信号ＣＮＴＬとデータ信号ＤＡＴＡとをレジスタ群１００に入出力し、コマンド実行信号ＲＵＮがディセーブル（disable、無効）の時、ＣＰＵインターフェース１１０からのアドレス信号ＡＤＲＳと制御信号ＣＮＴＬとデータ信号ＤＡＴＡとをレジスタ群１００に入出力する。
【００１９】
＜コマンドバッファの構成＞
次に、コマンドバッファの構成について図２を参照して説明する。図２（Ａ）は、コマンドバッファの構成を示すブロック図であり、図２（Ｂ）は、コマンドの構成を示すブロック図である。
【００２０】
コマンドバッファ１２０は、書き込んだデータをその順番に読み出すＦＩＦＯ（first-in first-out）回路で構成されている。コマンドバッファ１２０は、複数のコマンドを格納するコマンド領域１２１と、レジスタ群１００から読み出した複数のデータＤＯを格納するデータ領域１２２と、から構成されている。
【００２１】
コマンド領域１２１は、１つのコマンドに対して４つの領域ＡＤ，ＤＳ，ＶＢ，ＣＴを有する。領域ＡＤ，ＤＳ，ＶＢ，ＣＴのサイズは任意であり、例えば領域ＡＤ，ＤＳ，ＶＢは１６ビットで構成され、領域ＣＴは２ビットで構成されている。
【００２２】
コマンドは、図２（Ｂ）に示すように、データ読み出しコマンドと、データ書き込みコマンドと、単純ウェイトコマンドと、状態ウェイトコマンドと、から構成されている。
【００２３】
データ読み出しコマンドは、領域ＣＴに０が設定され、領域ＡＤにレジスタ群１００のアドレスが設定され、領域ＤＳに読み込むデータ幅が設定され、領域ＶＢに実際に読み出しを行なう有効ビットが設定されている。有効ビットは、有効とするビットに１、無効とするビットに０を設定する。例えば、最下位ビットを０ビット目とし、領域ＶＢに１６進数で０ｘ００４２と指定すると、１ビット目と６ビット目が有効なビットとなる。また、０ｘＦＦＦＦと指定すると、すべてのビットが有効なビットとなる。
【００２４】
データ書き込みコマンドは、領域ＣＴに１が設定され、領域ＡＤにレジスタ群１００のアドレスが設定され、領域ＤＳに書き込みデータが設定され、領域ＶＢに実際に書き込みを行なう有効ビットが設定されている。
【００２５】
単純ウェイトコマンドは、領域ＣＴに２が設定され、領域ＡＤに次のコマンドを実行するまで待機するクロック数が設定され、領域ＤＳと領域ＶＢは０ｘ００００が設定されている。
【００２６】
状態ウェイトコマンドは、領域ＣＴに３が設定され、領域ＡＤにレジスタ群１００のアドレスが設定され、領域ＤＳに比較データが設定され、領域ＶＢに実際に比較を行なう有効ビットが設定されている。
【００２７】
＜コマンド実行回路の動作＞
次に、コマンド実行回路の動作の構成について図３を参照して説明する。図３は、コマンド実行回路の動作を示すフローチャートである。コマンド実行回路１３０は、ＦＩＦＯ回路で構成されたコマンドバッファ１２０のコマンド領域１２１から順次コマンドを読み込んで実行する。
【００２８】
先ず、ステップＳ１００では、コマンド実行回路１３０は、コマンドバッファ１２０のコマンド領域１２１からコマンドを読み込む。
【００２９】
次に、ステップＳ１１０では、領域ＣＴの値が０であるか否かを判定し、０である場合は、ステップＳ２００に移行し、０でない場合は、ステップＳ２１０に移行する。
【００３０】
次に、ステップＳ２００では、データ読み出しコマンドを実行し、ステップＳ１００に移行する。
【００３１】
一方、ステップＳ２１０では、領域ＣＴの値が１であるか否かを判定し、１である場合は、ステップＳ３００に移行し、１でない場合は、ステップＳ３１０に移行する。
【００３２】
次に、ステップＳ３００では、データ書き込みコマンドを実行し、ステップＳ１００に移行する。
【００３３】
一方、ステップＳ３１０では、領域ＣＴの値が２であるか否かを判定し、２である場合は、ステップＳ４００に移行し、２でない場合は、ステップＳ５００に移行する。
【００３４】
次に、ステップＳ４００では、単純ウェイトコマンドを実行し、ステップＳ１００に移行する。
【００３５】
一方、ステップＳ５００では、状態ウェイトコマンドを実行し、ステップＳ１００に移行する。
【００３６】
＜データ読み出しコマンドの動作＞
次に、データ読み出しコマンドの動作の構成について図４を参照して説明する。図４は、データ読み出しコマンド（図３のステップＳ２００）の動作を示すフローチャートである。
【００３７】
先ず、ステップＳ２０２では、領域ＡＤに設定されたアドレスが示すレジスタに移動する。
【００３８】
次に、ステップＳ２０４では、レジスタの値から領域ＤＳに設定されたデータ幅の値をＲＡＭ１５０の記憶域ＤＩに書き込む。
【００３９】
次に、ステップＳ２０６では、記憶域ＤＩの値と領域ＶＢに設定された有効ビットとの論理積（ａｎｄ）をＲＡＭ１５０の記憶域ＤＴに書き込む。
【００４０】
次に、ステップＳ２０８では、記憶域ＤＴの値をコマンドバッファ１２０のデータ領域１２２に書き込む。
【００４１】
＜データ書き込みコマンドの動作＞
次に、データ書き込みコマンドの動作の構成について図５を参照して説明する。図５は、データ書き込みコマンド（図３のステップＳ３００）の動作を示すフローチャートである。
【００４２】
先ず、ステップＳ３０２では、領域ＡＤに設定されたアドレスが示すレジスタに移動する。
【００４３】
次に、ステップＳ３０４では、レジスタの値をＲＡＭ１５０の記憶域ＤＩに書き込む。
【００４４】
次に、ステップＳ３０６では、記憶域ＤＩの値と領域ＶＢの値を反転した値（ｎｏｔ  ＶＢ）との論理積（ａｎｄ）をＲＡＭ１５０の記憶域Ｄ１に書き込む。
【００４５】
次に、ステップＳ３０８では、領域ＤＳの値と領域ＶＢに設定された有効ビットとの論理積（ａｎｄ）をＲＡＭ１５０の記憶域Ｄ２に書き込む。
【００４６】
次に、ステップＳ３１０では、記憶域Ｄ１と記憶域Ｄ２との論理和（ｏｒ）をＲＡＭ１５０の記憶域ＤＴに書き込む。
【００４７】
次に、ステップＳ３１２では、記憶域ＤＴの値をレジスタに書き込む。
【００４８】
＜単純ウェイトコマンドの動作＞
次に、単純ウェイトコマンドの動作の構成について図６を参照して説明する。図６は、単純ウェイトコマンド（図３のステップＳ４００）の動作を示すフローチャートである。
【００４９】
先ず、ステップＳ４０２では、現在のクロック数ｉに０を設定する。
【００５０】
次に、ステップＳ４０４では、現在のクロック数ｉに１を加算する。
【００５１】
次に、ステップＳ４０６では、現在のクロック数ｉが領域ＡＤに設定した値を越えているか否かを判定し、超えている場合は、単純ウェイトコマンドの処理を終了し、越えていない場合は、ステップＳ４０４に移行する。
【００５２】
＜状態ウェイトコマンドの動作＞
次に、状態ウェイトコマンドの動作の構成について図７を参照して説明する。図７は、状態ウェイトコマンド（図３のステップＳ５００）の動作を示すフローチャートである。
【００５３】
先ず、ステップＳ５０２では、領域ＡＤに設定されたアドレスが示すレジスタに移動する。
【００５４】
次に、ステップＳ５０４では、レジスタの値をＲＡＭ１５０の記憶域ＤＩに書き込む。
【００５５】
次に、ステップＳ５０６では、領域ＤＳに設定された比較データと領域ＶＢに設定された有効ビットとの論理積（ａｎｄ）をＲＡＭ１５０の記憶域Ｄ１に書き込む。
【００５６】
次に、ステップＳ５０８では、記憶域ＤＩの値と領域ＶＢに設定された有効ビットとの論理積（ａｎｄ）をＲＡＭ１５０の記憶域Ｄ２に書き込む。
【００５７】
次に、ステップＳ５１０では、記憶域Ｄ１の値と記憶域Ｄ２の値とが等しいか否かを判定し、等しい場合、状態ウェイトコマンドの処理を終了し、等しくない場合、ステップＳ５０２に移行する。
【００５８】
＜コマンドの実行例＞
次に、コマンドの実行例について図８を参照して説明する。図８は、コマンドの実行例を示すブロック図である。
【００５９】
コマンドバッファ１２０のコマンド領域１２１には、図８に示すように３つのコマンドＣＭＤ１〜ＣＭＤ３が格納されているものとする。また、レジスタ群１００は、アドレス０ｘ００００のレジスタにデータＤ（１）＝０ｘＦＦＦＦが、アドレス０ｘ０００１のレジスタにデータＤ（２）＝０ｘ０４０１が、アドレス０ｘ０００２のレジスタにデータＤ（３）＝０ｘ０００Ｆが、それぞれ設定されているものとする。
【００６０】
先ず、コマンドＣＭＤ１が読み込まれ（図３のステップＳ１００）、領域ＣＴ＝０なのでデータ読み出しコマンドが実行され（図３のステップＳ２００）、レジスタ群１００のアドレス（領域ＡＤ＝）０ｘ００００のレジスタに移動し（図４のステップＳ２０２）、データ幅（領域ＤＳ＝）０ｘ００１０＝１６ビットでデータＤ（１）＝０ｘＦＦＦＦをＲＡＭ１５０の記憶域ＤＩに書き込む（図４のステップＳ２０４）。有効ビットが（領域ＶＢ＝）０ｘ００４２なので、記憶域ＤＩの１ビット目と６ビット目が有効となり、記憶域ＤＴの値０ｘ００４２がコマンドバッファ１２０のデータ領域１２２のＤＯ（１）に書き込まれる（図４のステップＳ２０６〜Ｓ２０８）。
【００６１】
次に、コマンドＣＭＤ２が読み込まれ、領域ＣＴ＝３なので状態ウェイトコマンドが実行され（図３のステップＳ５００）、レジスタ群１００のアドレス（領域ＡＤ＝）０ｘ０００１のレジスタに移動し（図７のステップＳ５０２）、データＤ（２）＝０ｘ０４０１をＲＡＭ１５０の記憶域ＤＩに書き込む（図７のステップＳ５０４）。有効ビットが（領域ＶＢ＝）０ｘ０４０１、比較データが（領域ＤＳ＝）０ｘ０００１なので、記憶域ＤＩの１０ビット目が１から０に推移した時点で次のコマンドＣＭＤ３が読み込まれる（図７のステップＳ５０４〜Ｓ５１０）。
【００６２】
次に、コマンドＣＭＤ３が読み込まれ、領域ＣＴ＝１なのでデータ書き込みコマンドが実行され（図３のステップＳ３００）、レジスタ群１００のアドレス（領域ＡＤ＝）０ｘ０００２のレジスタに移動し（図５のステップＳ３０２）、データＤ（３）＝０ｘ０００ＦをＲＡＭ１５０の記憶域ＤＩに書き込む（図５のステップＳ３０４）。有効ビットが（領域ＶＢ＝）０ｘ００２８、書き込みデータが（領域ＤＳ＝）０ｘ００２０なので、記憶域ＤＩの３ビット目を０に、５ビット目を１に設定した記憶域ＤＴの値０ｘ００２７がレジスタ群１００のアドレス０ｘ０００２に書き込まれる（図５のステップＳ３０６〜Ｓ３１２）。
【００６３】
以上に述べた前記実施形態によれば、以下の効果が得られる。
【００６４】
本実施形態では、レジスタデータの読み出し、書き込み、待ち状態を自動実行することで、半導体デバイスとソフトウェアの動作速度の違いによる動作時間の無駄を減らすことができる。また、レジスタデータのビット毎の読み出し、書き込み、比較を半導体デバイスが行なうため、ソフトウェアがこれらの処理を行なうときに比べ半分以下の動作時間で処理を終えることができる。
【００６５】
以上、半導体デバイスの実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００６６】
（変形例１）半導体デバイスの変形例１について説明する。前記第１実施形態では、ＣＰＵインターフェース１１０がコマンド実行回路１３０と実行部選択回路１４０にコマンド実行信号ＲＵＮを出力するように説明したが、ＣＰＵインターフェース１１０はコマンド実行回路１３０にコマンド実行信号ＲＵＮを出力し、コマンド実行回路１３０が実行部選択回路１４０に切り替え信号を出力するようにしてもよい。
【図面の簡単な説明】
【００６７】
【図１】第１実施形態に係る半導体デバイスの構成を示すブロック図。
【図２】コマンドバッファの構成を示すブロック図。
【図３】コマンド実行回路の動作を示すフローチャート。
【図４】データ読み出しコマンドの動作を示すフローチャート。
【図５】データ書き込みコマンドの動作を示すフローチャート。
【図６】単純ウェイトコマンドの動作を示すフローチャート。
【図７】状態ウェイトコマンドの動作を示すフローチャート。
【図８】コマンドの実行例を示すブロック図。
【符号の説明】
【００６８】
１…半導体デバイス、１００…レジスタ群、１１０…ＣＰＵインターフェース、１２０…コマンドバッファ、１２１…コマンド領域、１２２…データ領域、１３０…コマンド実行回路、１４０…実行部選択回路、２００…ＣＰＵ。
【図１】
2009009264.tif 000003
【図２】
2009009264.tif 000004
【図３】
2009009264.tif 000005
【図４】
2009009264.tif 000006
【図５】
2009009264.tif 000007
【図６】
2009009264.tif 000008
【図７】
2009009264.tif 000009
【図８】
2009009264.tif 000010