(57)【要約】【課題】ＳｉＯＮ膜およびプラズマＳｉＮ膜を残さず除去することにより、プラズマＳｉＮ膜に起因する入射光の外部への反射およびその透過量を減少させると共にマイクロレンズから基板表面間距離を更に縮小して、受光感度を向上でき、しかも、マイクロレンズから基板表面間での光の多重反射を更に低減して色むらや感度むらを抑制する。【解決手段】各色のフィルタ２３の直下に第４絶縁膜２２が平坦化されて設けられており、フィルタ２３と第４絶縁膜２２との間に、従来のような反射防止用のＳｉＯＮ膜や、パッシベーションおよび水素シンター用のプラズマＳｉＮ膜２５を残さず設けていない。【選択図】図１
2009059824.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面部に複数の受光素子が配列されて設けられ、該複数の受光素子の上方に層間絶縁膜を介して、該複数の受光素子にそれぞれ対応するように各色のカラーフィルタが設けられ、該各色のカラーフィルタ上に、該複数の受光素子に入射光をそれぞれ集光させる複数のマイクロレンズが設けられた固体撮像素子において、
該層間絶縁膜上から、パッシベーションおよび水素シンター処理用膜が除去された状態で、該各色のカラーフィルタの直下に該層間絶縁膜が設けられている固体撮像素子。
【請求項２】
前記層間絶縁膜内に複数層の多層配線層が埋設されている請求項１に記載の固体撮像素子。
【請求項３】
前記層間絶縁膜は、前記多層配線層の最上層の表面まで平坦化処理されている請求項２に記載の固体撮像素子。
【請求項４】
前記層間絶縁膜は、前記多層配線層の最上層の表面との間に所定膜厚だけ残した状態で平坦化処理されている請求項２に記載の固体撮像素子。
【請求項５】
前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とが同一チップ上に設けられており、該周辺回路領域では前記各色のカラーフィルタと前記層間絶縁膜との間に前記パッシベーションおよび水素シンター処理用膜が除去されずに設けられ、該画素領域では、該層間絶縁膜上の該パッシベーションおよび水素シンター処理用膜が除去されて該各色のカラーフィルタの直下に該層間絶縁膜が設けられている請求項１に記載の固体撮像素子。
【請求項６】
前記カラーフィルタとその直下の前記層間絶縁膜との屈折率差をｎとした場合に、０.４＞ｎ≧０とする請求項１に記載の固体撮像素子。
【請求項７】
前記層間絶縁膜は、前記カラーフィルタと同等の屈折率を有する透明材料とする請求項６に記載の固体撮像素子。
【請求項８】
前記層間絶縁膜は、シリコン酸化膜または低誘電体膜である請求項７に記載の固体撮像素子。
【請求項９】
前記パッシベーションおよび水素シンター処理用膜は、プラズマＳｉＮ膜である請求項１または５に記載の固体撮像素子。
【請求項１０】
ＣＭＯＳ型の固体撮像素子であって、前記多層配線層によって互いに接続されて前記受光素子の選択および該受光素子からの信号出力に係る信号読出回路が単位画素部毎に設けられている請求項１〜４のいずれかに記載の固体撮像素子。
【請求項１１】
前記信号読出回路として、前記半導体基板側に、マトリクス状に配列された複数の受光素子のうち、所定の受光素子を選択するための選択トランジスタと、該選択トランジスタに直列接続され、選択された受光素子から前記転送トランジスタを介して前記電荷検出部に信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、該増幅トランジスタからの信号出力後に、該電荷検出部の電位を所定電位にリセットするリセットトランジスタとが設けられた請求項１０に記載の固体撮像素子。
【請求項１２】
前記信号読出回路として、前記半導体基板側に、マトリクス状に配列された複数の受光素子のうち、周辺回路より選択された受光素子から前記転送トランジスタを介して前記電荷検出部に信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、該増幅トランジスタからの信号出力後に、該電荷検出部の電位を所定電位にリセットするリセットトランジスタとが設けられた請求項１０に記載の固体撮像素子。
【請求項１３】
前記受光素子上にのみ絶縁膜を介して反射防止膜が設けられ、該反射防止膜上に前記層間絶縁膜が設けられている請求項１に記載の固体撮像素子。
【請求項１４】
前記受光素子上に絶縁膜を介して前記層間絶縁膜が直に設けられている請求項１に記載の固体撮像素子。
【請求項１５】
前記受光素子上の前記層間絶縁膜に、前記マイクロレンズからの光を該受光素子に導くための導波路管が設けられている請求項１３または１４に記載の固体撮像素子。
【請求項１６】
ＣＣＤ型の固体撮像素子であって、前記複数の受光素子が画素領域に２次元状に設けられ、該受光素子で光電変換された信号電荷が電荷転送部に読み出されて所定方向に順次電荷転送される請求項１に記載の固体撮像素子。
【請求項１７】
半導体基板の表面部に複数の受光素子が配列されて設けられ、該複数の受光素子の上方に層間絶縁膜を介して、該複数の受光素子にそれぞれ対応するように各色のカラーフィルタが設けられ、該各色のカラーフィルタ上に、該複数の受光素子に入射光をそれぞれ集光させる複数のマイクロレンズが設けられた固体撮像素子の製造方法において、
該層間絶縁膜上にパッシベーションおよび水素シンター処理用膜を形成して水素シンター処理を行うかまたは、該層間絶縁膜上に該パッシベーションおよび水素シンター処理用膜を形成せずに水素雰囲気中で水素シンター処理を行い、該層間絶縁膜上に該パッシベーションおよび水素シンター処理用膜を形成した場合は、該パッシベーションおよび水素シンター処理用膜を除去する固体撮像素子の製造方法。
【請求項１８】
前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を最上の配線層の表面まで研磨して平坦化する平坦化処理工程と、
平坦化処理された絶縁層および配線層上にパッシベーションおよび水素シンター処理用膜を基板全面に形成して熱処理により水素シンター処理を行う水素シンター処理工程と、
該水素シンター処理後に、該パッシベーションおよび水素シンター処理用膜を該周辺回路領域のみ残すように、該画素領域における該パッシベーションおよび水素シンター処理用膜をエッチングにより除去するパッシベーションおよび水素シンター処理用膜除去工程と、
該画素領域において、平坦化された絶縁層および配線層上に直に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する請求項１７に記載の固体撮像素子の製造方法。
【請求項１９】
前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を、該最上の配線層の表面に対して所定の膜厚だけ残すように研磨して平坦化する平坦化処理工程と、
平坦化処理された絶縁層上にパッシベーションおよび水素シンター処理用膜を基板全面に形成して熱処理により水素シンター処理を行う水素シンター処理工程と、
該水素シンター処理後に、該パッシベーションおよび水素シンター処理用膜を該周辺回路領域のみ残すように、該画素領域における該パッシベーションおよび水素シンター処理用膜をエッチングにより除去するパッシベーションおよび水素シンター処理用膜除去工程と、
該画素領域において、平坦化された絶縁層上に直に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する請求項１７に記載の固体撮像素子の製造方法。
【請求項２０】
前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を、該最上の配線層の表面に対して所定の膜厚だけ残すように研磨して平坦化する平坦化処理工程と、
平坦化処理された絶縁層上にパッシベーションおよび水素シンター処理用膜を該周辺回路領域のみ形成した状態で、水素雰囲気中で熱処理により水素シンター処理を行う水素シンター処理工程と、
該水素シンター処理後に、該画素領域において、平坦化された絶縁層上に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する請求項１７に記載の固体撮像素子の製造方法。
【請求項２１】
前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を、該最上の配線層の表面に対して所定の膜厚だけ残すように研磨して平坦化する平坦化処理工程と、
該周辺回路領域および該画素領域でパッシベーションおよび水素シンター処理用膜を形成することなく、水素雰囲気中で熱処理により水素シンター処理を行う水素シンター処理工程と、
該水素シンター処理後に、該画素領域において、平坦化された絶縁層上に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する請求項１７に記載の固体撮像素子の製造方法。
【請求項２２】
請求項１〜１６のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された例えばＣＭＯＳ型イメージセンサやＣＣＤ型イメージセンサなどの半導体イメージセンサである固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器に関する。
【背景技術】
【０００２】
従来、例えばＣＭＯＳ型イメージセンサやＣＣＤ型イメージセンサなどの半導体イメージセンサは、量産性に優れているため、例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラやカメラ付き携帯電話器などの携帯型電子情報機器において、画像入力デバイスとして利用されている。
【０００３】
このような従来の携帯型電子情報機器は、電池により駆動するため、駆動電力の低電圧化および低消費電力化を図ることが重要であり、さらに、低コスト化およびモジュールサイズの縮小化を実現することも重要である。
【０００４】
このため、このような携帯型電子情報機器に利用される固体撮像素子の分野において、ＣＭＯＳ型イメージセンサは、ＣＣＤ型イメージセンサに比べて、消費電力がより少なく、また、従来のＣＭＯＳプロセス技術を利用することによって低コスト化が可能であり、センサ素子を含む画素領域と、その周囲の駆動回路（ドライバ）を含む周辺回路領域とを同一チップ上に作製することによってモジュールサイズの縮小化が可能となるなどの利点を有することから、ＣＭＯＳ型イメージセンサが見直されている。このＣＭＯＳイメージセンサを特許文献１として図２３に示している。
【０００５】
図２３は、特許文献１に記載されている従来のＣＭＯＳイメージセンサの要部縦断面図である。
【０００６】
図２３に示すように、従来のＭＯＳ型イメージセンサ１００において、Ｎ型半導体基板１０１にＰ型ウェル領域１０２が設けられ、このＰ型ウェル領域１０２内に複数の光電変換蓄積部（各画素部）としての複数の受光部１０３が所定間隔を置いて２次元状でマトリクス状に配置されている。
【０００７】
このＮ型半導体基板１０１上に、複数の受光部１０３上を避けるように、アルミニュウムなどの金属層からなる複数の配線層１０４〜１０６が設けられ、この配線層１０４および１０５は、ＳｉＯ２などの透明な層間絶縁膜１０７内に設けられ、最も上層の配線層１０６は層間絶縁膜１０７上に設けられている。これらの配線層１０６および層間絶縁膜１０７上に、反射防止用のＳｉＯＮ膜１０８が設けられ、その上に、シンター処理時に、暗電流低減のための水素供給源となるプラズマＳｉＮ膜１０９が設けられている。このプラズマＳｉＮ膜１０９は、水分や陽イオン（ＮａイオンやＫイオンなど）などトランジスタ領域に悪影響を与えるような物質を通さないパッシベーション膜としても機能するため、基板全面に設けられるのが好ましい。このように、層間絶縁膜１０７とプラズマＳｉＮ膜１０９との間にその中間の屈折率を有するＳｉＯＮ膜１０８が反射防止膜として設けられている。
【０００８】
さらに、プラズマＳｉＮ膜１０９上に各受光部１０３とそれぞれ対応するように各色のカラーフィルタ１１０がそれぞれ設けられ、さらにその上に各受光部１０３に入射光を集光させるように各マイクロレンズ１１１がそれぞれ設けられている。
【０００９】
一方、入射光の受光面での反射を低減させるための反射防止膜として、基板全面に形成されたＳｉＯ２膜１１２上に積層され、各受光部１０３にそれぞれ対応した位置にＳｉＮ膜１１３が設けられている。
【００１０】
以上の配線層１０４〜１０６によって互いに接続されて、複数の受光部１０３のうち、表示画面上の１ライン毎の各受光部１０３の選択および各受光部１０３からの信号出力に係る信号読出回路が単位画素部毎に設けられている。この信号読出回路の上下の配線層間や、最も下の配線層と、後述する電荷検出部（フローティングディヒュージョンＦＤ）など、基板側の不純物拡散領域（図示せず）とを電気的に繋ぐためにコンタクト部（図示せず）が設けられている。これらの配線層１０４〜１０６とコンタクト部（図示せず）とは、層間絶縁膜１０７によって埋設されて、ここでは３層の多層配線層となっている。
【００１１】
Ｎ型半導体基板１０１の表面上に設けられたＳｉＯ２膜１１２上の所定位置には、信号読出回路を構成する転送ＭＯＳトランジスタなどのゲート電極（図示せず）が形成されている。この転送ＭＯＳトランジスタのゲート電極（図示せず）下のｐ型ウェル領域１０２をトランジスタチャネル領域として間に挟んで光電変換蓄積部としての受光部１０３側とは反対側（対向側）にｎ型（高濃度ｎ型：ｎ＋）半導体領域からなる電荷検出部（フローティングディヒュージョンＦＤ）が形成されている。
【特許文献１】特開２００６−１５６６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記従来の構成では、基板表面のＳｉ／ＳｉＯ２膜１１２の界面での反射を抑制するために、反射防止膜として受光部１０３上にＳｉＮ膜１１３が設けられている。また、水素シンター効果増大のために、水分や陽イオンなどトランジスタ領域に悪影響を与えるような物質を通さないパッシベーション膜にプラズマＳｉＮ膜１０９を用い、ＳｉＮ膜１１３からプラズマＳｉＮ膜１０９間の多重反射による色ムラ（感度ムラ）を抑制するために、プラズマＳｉＮ膜１０９の直下に更にＳｉＯＮ膜１０８（屈折率１.７）が反射防止膜として設けられている。
【００１３】
ところが、カラーフィルタ１１０（屈折率１.６）からプラズマＳｉＮ膜１０９（屈折率２.０）間で入射光が外側に反射することにより入射光の利用効率が悪く、上記ＳｉＯＮ膜１０８およびプラズマＳｉＮ膜１０９の存在によって、入射光の透過量も減少すると共に、マイクロレンズ１１１から基板表面（受光部１０３）の距離もその分だけ増大して受光感度が低下している。さらに、上記従来技術では、層間絶縁膜１０７上の配線層１０６間の凹部にカラーフィルタ１１０が埋め込まれて表面が平坦化されているため、カラーフィルタ１１０自体も膜厚が厚くなって、入射光の透過量が減少して受光感度が更に低下している。また、プラズマＳｉＮ膜１０９下の反射防止用のＳｉＯＮ膜１０８により、プラズマＳｉＮ膜１０９と基板面間での多重反射が和らげられているものの、その多重反射がなお多少は存在してそれが互いに干渉し、層間絶縁膜１０７の膜厚のバラツキにより、その干渉する光の波長が特定波長だけ強調されて現れたりして、色むらや感度むらが発生している。
【００１４】
本発明は、上記従来の問題を解決するもので、プラズマＳｉＮ膜を残さず除去することにより、プラズマＳｉＮ膜に起因する入射光の外部への反射およびその透過量を減少させると共にマイクロレンズから基板表面間距離を更に縮小して、受光感度を向上でき、しかも、マイクロレンズから基板表面間での光の多重反射を更に低減して色むらや感度むらを抑制することができる固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた携帯電話装置などの電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の固体撮像素子は、半導体基板の表面部に複数の受光素子が配列されて設けられ、該複数の受光素子の上方に層間絶縁膜を介して、該複数の受光素子にそれぞれ対応するように各色のカラーフィルタが設けられ、該各色のカラーフィルタ上に、該複数の受光素子に入射光をそれぞれ集光させる複数のマイクロレンズが設けられた固体撮像素子において、該層間絶縁膜上から、パッシベーションおよび水素シンター処理用膜が除去された状態で、該各色のカラーフィルタの直下に該層間絶縁膜が設けられているものであり、そのことにより上記目的が達成される。
【００１６】
また、本発明の固体撮像素子における層間絶縁膜内に複数層の多層配線層が埋設されている。
【００１７】
さらに、本発明の固体撮像素子における層間絶縁膜は、前記多層配線層の最上層の表面まで平坦化処理されている。
【００１８】
さらに、本発明の固体撮像素子における層間絶縁膜は、前記多層配線層の最上層の表面との間に所定膜厚だけ残した状態で平坦化処理されている。
【００１９】
さらに、本発明の固体撮像素子において、前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とが同一チップ上に設けられており、該周辺回路領域では前記各色のカラーフィルタと前記層間絶縁膜との間に前記パッシベーションおよび水素シンター処理用膜が除去されずに設けられ、該画素領域では、該層間絶縁膜上の該パッシベーションおよび水素シンター処理用膜が除去されて該各色のカラーフィルタの直下に該層間絶縁膜が設けられている。
【００２０】
さらに、本発明の固体撮像素子におけるカラーフィルタとその直下の前記層間絶縁膜との屈折率差をｎとした場合に、０.４＞ｎ≧０とする。
【００２１】
さらに、本発明の固体撮像素子における層間絶縁膜は、前記カラーフィルタと同等の屈折率を有する透明材料とする。
【００２２】
さらに、本発明の固体撮像素子における層間絶縁膜は、シリコン酸化膜または低誘電体膜である。
【００２３】
さらに、本発明の固体撮像素子におけるパッシベーションおよび水素シンター処理用膜は、プラズマＳｉＮ膜である。
【００２４】
さらに、本発明の固体撮像素子はＣＭＯＳ型の固体撮像素子であって、前記多層配線層によって互いに接続されて前記受光素子の選択および該受光素子からの信号出力に係る信号読出回路が単位画素部毎に設けられている。
【００２５】
さらに、本発明の固体撮像素子における信号読出回路として、前記半導体基板側に、マトリクス状に配列された複数の受光素子のうち、所定の受光素子を選択するための選択トランジスタと、該選択トランジスタに直列接続され、選択された受光素子から前記転送トランジスタを介して前記電荷検出部に信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、該増幅トランジスタからの信号出力後に、該電荷検出部の電位を所定電位にリセットするリセットトランジスタとが設けられている。
【００２６】
さらに、本発明の固体撮像素子における信号読出回路として、前記半導体基板側に、マトリクス状に配列された複数の受光素子のうち、周辺回路より選択された受光素子から前記転送トランジスタを介して前記電荷検出部に信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、該増幅トランジスタからの信号出力後に、該電荷検出部の電位を所定電位にリセットするリセットトランジスタとが設けられている。
【００２７】
さらに、本発明の固体撮像素子において、前記受光素子上にのみ絶縁膜を介して反射防止膜が設けられ、該反射防止膜上に前記層間絶縁膜が設けられている。
【００２８】
さらに、本発明の固体撮像素子において、前記受光素子上に絶縁膜を介して前記層間絶縁膜が直に設けられている。
【００２９】
さらに、本発明の固体撮像素子において、前記受光素子上の前記層間絶縁膜に、前記マイクロレンズからの光を該受光素子に導くための導波路管が設けられている。
【００３０】
さらに、本発明の固体撮像素子はＣＣＤ型の固体撮像素子であって、前記複数の受光素子が画素領域に２次元状に設けられ、該受光素子で光電変換された信号電荷が電荷転送部に読み出されて所定方向に順次電荷転送される。
【００３１】
本発明の固体撮像素子の製造方法は、半導体基板の表面部に複数の受光素子が配列されて設けられ、該複数の受光素子の上方に層間絶縁膜を介して、該複数の受光素子にそれぞれ対応するように各色のカラーフィルタが設けられ、該各色のカラーフィルタ上に、該複数の受光素子に入射光をそれぞれ集光させる複数のマイクロレンズが設けられた固体撮像素子の製造方法において、該層間絶縁膜上にパッシベーションおよび水素シンター処理用膜を形成して水素シンター処理を行うかまたは、該層間絶縁膜上に該パッシベーションおよび水素シンター処理用膜を形成せずに水素雰囲気中で水素シンター処理を行い、該層間絶縁膜上に該パッシベーションおよび水素シンター処理用膜を形成した場合は、該パッシベーションおよび水素シンター処理用膜を除去するものであり、そのことにより上記目的が達成される。
【００３２】
また、本発明の固体撮像素子の製造方法であって、前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を該最上の配線層の表面まで研磨して平坦化する平坦化処理工程と、平坦化処理された絶縁層および配線層上にパッシベーションおよび水素シンター処理用膜を基板全面に形成して熱処理により水素シンター処理を行う水素シンター処理工程と、該水素シンター処理後に、該パッシベーションおよび水素シンター処理用膜を該周辺回路領域のみ残すように、該画素領域における該パッシベーションおよび水素シンター処理用膜をエッチングにより除去するパッシベーションおよび水素シンター処理用膜除去工程と、該画素領域において、平坦化された絶縁層および配線層上に直に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する。
【００３３】
さらに、本発明の固体撮像素子の製造方法であって、前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を、該最上の配線層の表面に対して所定の膜厚だけ残すように研磨して平坦化する平坦化処理工程と、平坦化処理された絶縁層上にパッシベーションおよび水素シンター処理用膜を基板全面に形成して熱処理により水素シンター処理を行う水素シンター処理工程と、該水素シンター処理後に、該パッシベーションおよび水素シンター処理用膜を該周辺回路領域のみ残すように、該画素領域における該パッシベーションおよび水素シンター処理用膜をエッチングにより除去するパッシベーションおよび水素シンター処理用膜除去工程と、該画素領域において、平坦化された絶縁層上に直に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する。
【００３４】
さらに、本発明の固体撮像素子の製造方法であって、前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を、該最上の配線層の表面に対して所定の膜厚だけ残すように研磨して平坦化する平坦化処理工程と、平坦化処理された絶縁層上にパッシベーションおよび水素シンター処理用膜を該周辺回路領域のみ形成した状態で、水素雰囲気中で熱処理により水素シンター処理を行う水素シンター処理工程と、
該水素シンター処理後に、該画素領域において、平坦化された絶縁層上に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する。
【００３５】
さらに、本発明の固体撮像素子の製造方法であって、前記複数の受光素子を含む画素領域と、該画素領域の周囲に配設され、該複数の受光素子の選択および信号読み出しを行うための駆動回路を含む周辺回路領域とにおいて、前記層間絶縁膜内に埋設された多層配線層を形成後、該層間絶縁膜の最上の絶縁層を、該最上の配線層の表面に対して所定の膜厚だけ残すように研磨して平坦化する平坦化処理工程と、該周辺回路領域および該画素領域でパッシベーションおよび水素シンター処理用膜を形成することなく、水素雰囲気中で熱処理により水素シンター処理を行う水素シンター処理工程と、該水素シンター処理後に、該画素領域において、平坦化された絶縁層上に、前記各色のカラーフィルタを形成し、更にその上に前記マイクロレンズを形成するカラーフィルタ・マイクロレンズ形成工程とを有する。
【００３６】
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
【００３７】
上記構成により、以下、本発明の作用を説明する。
【００３８】
本発明にあっては、層間絶縁膜上にパッシベーションおよび水素シンター処理用膜を形成して水素シンター処理を行うかまたは、この層間絶縁膜上にパッシベーションおよび水素シンター処理用膜を形成せずに水素雰囲気中で水素シンター処理を行い、層間絶縁膜上にパッシベーションおよび水素シンター処理用膜を形成した場合は、パッシベーションおよび水素シンター処理用膜を除去する。この結果、複数の受光素子を有する半導体基板上に設けられた層間絶縁膜上から、パッシベーションおよび水素シンター処理用膜が除去された状態で、各色のカラーフィルタの直下に層間絶縁膜が設けられる。
【００３９】
このように、従来のような反射防止用のＳｉＯＮ膜や、その上のパッシベーションおよび水素シンター処理用膜としての例えばプラズマＳｉＮ膜を設けないため、それ自体による入射光の透過率が向上すると共に、屈折率の高いプラズマＳｉＮ膜に起因する入射光の外部への反射により入射光の利用効率が低下するのを解消することが可能となって、マイクロレンズから基板表面間距離をも、従来のＳｉＯＮ膜やプラズマＳｉＮ膜を設けない分だけ更に縮小可能となり、エアリーディスク半径が小さくなって集光率も向上して、受光感度を向上させることが可能となる。しかも、このプラズマＳｉＮ膜を残さないかまたは設けないため、マイクロレンズから基板表面間での、プラズマＳｉＮ膜に起因した光の多重反射をも無くすことができて色むらや感度むらが更に抑制される。
【発明の効果】
【００４０】
以上により、本発明のよれば、反射防止用のＳｉＯＮ膜および、パッシベーションおよび水素シンター処理用膜としての例えばプラズマＳｉＮ膜を残さないかまたは設けないため、屈折率の高いプラズマＳｉＮ膜に起因する入射光の外部への反射およびプラズマＳｉＮ膜自体による透過量の減少を解消させると共にマイクロレンズから基板表面間距離を更に縮小して、受光感度を向上でき、しかも、マイクロレンズから基板表面間での光の多重反射を更に低減して色むらや感度むらを抑制することができる。
【発明を実施するための最良の形態】
【００４１】
以下に、本発明の固体撮像素子およびその製造方法の実施形態１〜３としてＣＭＯＳ型イメージセンサに適用した場合を説明し、本発明の固体撮像素子およびその製造方法の実施形態４としてＣＣＤ型イメージセンサに適用した場合を説明し、これらの実施形態１〜４のいずれかの固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器を実施形態５として、図面を参照しながら詳細に説明する。
【００４２】
なお、ここで、ＣＭＯＳイメージセンサとＣＣＤイメージセンサの特徴について簡単に説明する。
【００４３】
ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサのように、垂直転送部により各受光部からの信号電荷をそれぞれ電荷転送し、垂直転送部からの信号電荷を水平転送部により水平方向に電荷転送するＣＣＤを使用せず、メモリデバイスのようにアルミニュウム配線などで構成される選択制御線によって、画素毎に受光部から信号電荷を読み出してそれを電圧変換し、その変換電圧に応じて信号増幅した撮像信号を、選択された画素から順次読み出すようになっている。一方、ＣＣＤイメージセンサは、ＣＣＤの駆動のために正負の複数の電源電圧を必要とするが、ＣＭＯＳイメージセンサは、単一電源で駆動が可能であり、ＣＣＤイメージセンサに比べ、低消費電力化や低電圧駆動が可能である。さらに、ＣＣＤイメージセンサの製造には、ＣＣＤ独自の製造プロセスを用いているために、ＣＭＯＳ回路で一般的に用いられる製造プロセスをそのまま適用することが難しい。これに対して、ＣＭＯＳイメージセンサは、ＣＭＯＳ回路で一般的に用いられる製造プロセスを使用しているために、表示制御用のドライバー回路や撮像制御用のドライバー回路、ＤＲＡＭなどの半導体メモリ、論理回路などの製造で多用されているＣＭＯＳプロセスにより、論理回路やアナログ回路、アナログデジタル変換回路などを同時に形成してしまうことができる。つまり、ＣＭＯＳイメージセンサは、半導体メモリ、表示制御用のドライバー回路および撮像制御用のドライバー回路と同一の半導体チップ上に形成することが容易であり、また、その製造に対しても、半導体メモリや表示制御用のドライバー回路および撮像制御用のドライバー回路と生産ラインを共有することが容易にできる。
（実施形態１）
図１は、本発明の実施形態１に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。
【００４４】
図１において、本実施形態１のＣＭＯＳ型イメージセンサ１０において、そのＮ型半導体基板１１に、Ｐ型ウェル領域１２が設けられ、このＰ型ウェル領域１２内にＮ型の複数の光電変換蓄積部（各画素部；受光素子）としての複数の受光部１３が所定間隔を置いて２次元状でマトリクス状に配置されている。この受光部１３の表面上には暗電流防止用の表面Ｐ+層１３ａが設けられて受光素子（フォトダイオード）の埋め込み構造になっている。基板全面には、ＳｉＯ２膜であるゲート絶縁膜１４が設けられ、このゲート絶縁膜１４上に、受光部１３の受光面上での反射を低減させるための反射防止膜として、各受光部１４にのみそれぞれ対応するようにＳｉＮ膜１５が設けられている。
【００４５】
この受光部１３に隣接して、ここでは図示していないが、受光部１３で光電変換された信号電荷を電荷検出部（電荷電圧変換部）としてのフローティングディヒュージョンＦＤに電荷転送するための電荷転送トランジスタのチャネル領域としての電荷転送領域（Ｐ型ウェル領域１２）が設けられている。この電荷転送領域上には、ゲート絶縁膜１４を介して転送ゲート電極（図示せず）が設けられている。
【００４６】
この転送ゲート電極（図示せず）上には、受光部１３上を避けるように信号読出回路の配線層が設けられている。この信号読出回路部は、受光部１３からフローティングディフュージョンＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として信号線に読み出す機能を有している。
【００４７】
この信号読出回路の配線層は、基板全面に第１絶縁膜１６が形成され、その上に第１配線１７が形成され、その上に第２絶縁膜１８が形成され、その上に第２配線１９が形成され、同様に、その上に、第３絶縁膜２０、第３配線２１さらに第４絶縁膜２２がこの順に形成されている。これらの第１絶縁膜１６、第２絶縁膜１８、第３絶縁膜２０および第４絶縁膜２２は、層間絶縁膜として、各配線層を埋め込んだ後にその表面が平坦化されている。特に、第４絶縁膜２２は、第３配線２１の表面まで研磨されて、第３配線２１と第４絶縁膜２２とが面一に平坦化されている。また、ここでは図示していないが、第１絶縁膜１６には第１コンタクトプラグが形成されて、フローティングディヒュージョンＦＤなどの基板側の不純物拡散領域、基板側でトランジスタを構成するドレイン領域、ソース領域およびゲート電極と第１配線１７との間が必要に応じて電気的に接続され、第２絶縁膜１８には第２コンタクトプラグが形成されて、第１配線１７と第２配線１９との間が必要に応じて電気的に接続され、第３絶縁膜２０には第３コンタクトプラグが形成されて第２配線１９と第３配線２１との間が必要に応じて電気的に接続されて、上記信号読出回路の配線が上下で電気的に接続されている。
【００４８】
また、平坦化処理された第３配線２１および第４絶縁層２２上には、従来のような反射防止用のＳｉＯＮ膜や、パッシベーションおよび水素シンター用のプラズマＳｉＮを介さずに、受光部１３毎に対応して配置されたＲ，Ｇ，Ｂの各色のカラーフィルタ２３が直に設けられ、その上には、各受光部１３への集光用のマイクロレンズ２４が設けられている。このように、従来のようなＳｉＯＮ膜およびプラズマＳｉＮを設けないことにより、プラズマＳｉＮ膜に起因する入射光の外部への反射およびその透過量を減少させると共にマイクロレンズから基板表面間距離を更に縮小して、受光感度を向上することができる。しかも、マイクロレンズ２４から基板表面間で、プラズマＳｉＮに起因した光の多重反射を無くして色むらや感度むらを抑制することができる。
【００４９】
本実施形態１のＣＭＯＳ型イメージセンサ１０は、例えば以下のようにして製造することができる。
【００５０】
まず、そのＮ型半導体基板１１に、基板全面にゲート絶縁膜１４を形成し、その上から不純物イオンを注入してＰ型ウェル領域１２を形成し、所定位置に転送ゲート電極（図示せず）などのゲート電極を形成し、このＰ型ウェル領域１２内の所定位置に不純物イオンを注入して、Ｎ型の複数の受光部１３および、これに転送ゲート電極下のＰ型ウェル領域１２を介して対向配置されるフローティングディヒュージョンＦＤなどの不純物拡散領域を形成し、さらに受光部１３の表面側を覆うように暗電流防止用の表面Ｐ+層１３ａを形成する。さらに、ゲート絶縁膜１４上で、受光部１３の受光面に対応した位置にのみ、反射防止膜としてのＳｉＮ膜１５を形成する。
【００５１】
次に、ゲート電極（図示せず）およびＳｉＮ膜１５を含む基板全面に、第１絶縁膜１６として、ＢＰＳＧ(ホウ素リンシリケートガラス)や高密度プラズマＳｉＯ２(ＨＤＰ−ＳｉＯ２)などのＳｉＯ２系材料によってＳｉＯ２膜を膜成長させる。
【００５２】
さらに、第１コンタクトプラグを形成するために、第１絶縁膜１６上に感光性レジスト材料を塗布して露光および現像により所定形状にパターニングし、そのパターニングしたレジスト膜をマスクとして第１絶縁膜１６に対して異方性エッチングを行う。このレジストマスク膜のパターンとして、第１コンタクトプラグのための形状を加工する。レジストマスク膜を用いた第１絶縁膜１６に対するエッチング後、その上にメタルスパッタリングによりコンタクトプラグ用のアルミニュウムやタングステンなどの金属膜を成長させる。コンタクトプラグ用の金属膜は、例えばアルミニュウムやタングステンなどＣＶＤによっても膜成長させることができる。また、下地とのシリサイド化を防ぐために、メタルスパッタリング前にバリアメタル膜がスパッタリングされる。その後、第１絶縁膜１６の全面をエッチングすることにより第１絶縁膜１６上のスパッタリング膜を除去して、第１絶縁膜の穴（コンタクトホール）内に充填された第１コンタクトプラグ（図示せず）が形成される。
【００５３】
さらに、これらの第１コンタクトプラグが形成された基板部上に、第１配線１７を形成するために、メタルスパッタリングにより例えばアルミニュウムなどの金属膜を膜成長させ、その後、その上に感光性レジスト膜を塗布して露光および現像により所定形状にパターニングし、そのパターニングしたレジスト膜をマスクとしてその金属膜に対して異方性エッチングを行って、第１配線１７を形成する。
【００５４】
同様にして、第２絶縁膜１８と、第２コンタクトプラグ（図示せず）と、第２配線１９と、さらに、第３絶縁膜２０と、第３コンタクトプラグ（図示せず）と、第３配線２１と、第４絶縁膜２２とをこの順にそれぞれ形成する。
【００５５】
続いて、図２に示すように、信号読出回路をトランジスタ駆動制御するためのドライバ回路を含む周辺回路領域と、この周辺回路領域の内側にあって、受光部１３および、この受光部１３から信号を読み出す信号読出回路を含む画素領域において、層間絶縁膜内に埋設された３層の多層配線層を形成後、ＣＭＰ処理により第４絶縁膜２２を第３配線２１の表面まで研磨して第３配線２１と第４絶縁膜２２とが面一になるように平坦化する。
【００５６】
その後、図３に示すように、平坦化処理された第４絶縁膜２２および第３配線２１上に、水分や陽イオンなどトランジスタ領域に悪影響を与えるような物質を通さないパッシベーション膜としての機能を有し、水素シンター処理時に暗電流低減のための水素供給源となるパッシベーションおよび水素シンター処理用膜としてのプラズマＳｉＮ膜２５を基板全面（第４絶縁膜２２および第３配線２１上）に形成して、雰囲気温度が摂氏４００度から摂氏５００度程度の熱処理により水素シンター処理を行う。これによって、プラズマＳｉＮ膜２５からの水素がシリコン基板表面のシリコンダングリングボンドに吸着して暗電流を低減させることができると共に、第１配線１７と基板側不純物拡散領域（例えばフローティングディヒュージョンＦＤなど）とのオーミックコンタクトを取ることができる。
【００５７】
さらに、その水素シンター処理後は、図４に示すように、周辺回路領域のみ残すように、画素領域における第４絶縁膜２２および第３配線２１上のプラズマＳｉＮ膜２５をエッチングにより除去する。
【００５８】
さらに、図５に示すように、画素領域において、平坦化された第４絶縁膜２２および第３配線２１上に、各受光部１３にそれぞれ対応するように、各色毎に配置されたカラーフィルタ２３が直に形成され、その上にマイクロレンズ２４が直に形成される。このとき、周辺回路領域でも、平坦化された第４絶縁膜２２、第３配線２１およびプラズマＳｉＮ膜２５上には、各色のうちの１色のカラーフィルタ２３が形成され、その上に各色のうちの別の１色のカラーフィルタ２３が形成される。この場合、周辺回路領域のプラズマＳｉＮ膜２５上に、例えば赤と青の２層のカラーフィルタ２３が積層されて遮光される。このようにして、本実施形態１のＣＭＯＳ型イメージセンサ１０が作製される。なお、周辺回路領域のプラズマＳｉＮ膜２５上に形成された赤と青の２層のカラーフィルタ２３は、各色（赤、青、緑）のうちの別の色の２層のカラーフィルタ２３であってもよいし、各色のうちの１層のカラーフィルタ２３であってもよい。また、赤と青の２層のカラーフィルタ２３の代わりに、黒色の１層のカラーフィルタが周辺回路領域のプラズマＳｉＮ膜２５上に積層されていてもよい。
【００５９】
以上により、本実施形態１によれば、従来のような反射防止用のＳｉＯＮ膜や、パッシベーションおよび水素シンター用のプラズマＳｉＮ膜２５を設けないため、プラズマＳｉＮ膜２５自体による入射光の透過がなくなって透過率が向上すると共にプラズマＳｉＮ膜２５により外部への入射光の反射もなくなり、しかも、マイクロレンズ２４から基板表面間距離を、従来のＳｉＯＮ膜やプラズマＳｉＮ膜を設けない分だけ更に縮小できて、エアリーディスク半径が小さくなって集光率が向上して、受光感度を向上させることができる。また、マイクロレンズ２４から基板表面間での、プラズマＳｉＮ膜２５に起因した光の多重反射を無くして色むらや感度むらを抑制することができる。
【００６０】
このプラズマＳｉＮ膜２５による外部への入射光の反射について説明する。プラズマＳｉＮ膜２５があると、マイクロレンズ２４からカラーフィルタ２３（屈折率１.６）を通過した光がプラズマＳｉＮ膜２５（屈折率２.０）で反射して外部に無駄に入射光を捨てていたが、プラズマＳｉＮ膜２５を残さずに設けなければ、カラーフィルタ２３（屈折率１.６）の直下の第４絶縁膜２２（シリコン酸化膜；屈折率１.５）との界面での反射はほとんどなく、このような無駄に外部への反射光が発生せず、入射光を有効利用することができる。この場合、従来のようにプラズマＳｉＮ膜２５を有する場合に比べて、屈折率差をｎとした場合に、０.４＞ｎ≧０であれば、従来の場合よりも入射光を有効利用することができる。カラーフィルタ２３と同等の屈折率を持つ材料として低誘電体膜をシリコン酸化膜の代わりに第１〜４絶縁膜（層間絶縁膜）として用いることができる。これによっても、更に受光感度を向上させることができる。
【００６１】
さらに、プラズマＳｉＮ膜２５を形成後、水素シンター処理して、その後、画素領域上だけ（光を取り込む領域だけ）プラズマＳｉＮ膜２５を除去するので、暗電流抑制効果は維持されて損なわれない。また、画素領域上は、パッシベーション膜としてのプラズマＳｉＮ膜２５がなくても、パッシベーション効果を持つカラーフィルタ２３およびマイクロレンズ２４があるので、基板側への水分の遮断効果に問題はない。
【００６２】
さらに、従来のカラーフィルタの場合には、膜厚が厚いだけではなく、段が付いており、その段部分で入射光が外側にも乱反射して入射光を無駄にすると共に、隣接画素へのクロストークにもなる。
【００６３】
なお、本実施形態１では、第３配線２１の表面まで平坦化した第４絶縁膜２２および第３配線２１上に、各色毎に配置されたカラーフィルタ２３を直に形成したが、これに限らず、第４絶縁膜２２の表面から第３配線２１の表面までに所定厚さを残すように平坦化した第４絶縁膜２２上に、各色毎に配置されたカラーフィルタ２３を直に形成してもよい。この場合には、第３配線２１上の第４絶縁膜２２の膜厚が、従来のＳｉＯＮ膜や、プラズマＳｉＮ膜２５の厚さを合計した膜厚よりも薄ければ、マイクロレンズ２４から基板表面間距離を縮小できて受光感度を向上させることができる。この場合を次の実施形態２に示している。
（実施形態２）
図６は、本発明の実施形態２に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。なお、図１の構成部材と同一の作用効果を奏する構成部材には同一の部材番号を付けて説明する。
【００６４】
図６において、本実施形態２のＣＭＯＳ型イメージセンサ１０Ａの受光部１３からの信号電荷を電荷電圧に変換し、その変換した電荷電圧に応じて増幅された撮像信号を信号線に読み出すための信号読出回路の配線層は、基板部上に第１絶縁膜１６が形成され、その上に第１配線１７が形成され、その上に第２絶縁膜１８が形成され、その上に第２配線１９が形成され、同様に、その上に、第３絶縁膜２０、第３配線２１さらに第４絶縁膜２２Ａがこの順に形成されて３層の多層配線層が構成されている。このように、画素領域では３層の多層配線層が設けられるが、画素領域の周囲の周辺回路領域で、上記実施形態１では３層の多層配線層を設けたが、本実施形態２では、図７に示すように、画素領域の周囲の周辺回路領域で、４層の多層配線層を設けている。上記加えて、第４絶縁膜２２Ａ上に第４配線２６が形成され、その上に第５絶縁膜２７Ａが形成され、その表面が平坦化されている。これらの第４絶縁膜２２Ａおよび第５絶縁膜２７Ａにより層間絶縁膜２７が構成されている。
【００６５】
また、平坦化処理された第５配線２７Ａ上には、画素領域で、従来のような反射防止用のＳｉＯＮ膜や、パッシベーションおよび水素シンター用のプラズマＳｉＮ膜を介さずに、受光部１３毎に対応して配置されたＲ，Ｇ，Ｂの各色のカラーフィルタ２３が直に設けられ、その上には、各受光部１３への集光用のマイクロレンズ２４が設けられている。このように、従来のようなＳｉＯＮ膜およびプラズマＳｉＮを除去することによりマイクロレンズ２４から基板表面間で、プラズマＳｉＮ膜に起因した光の多重反射を低減して色むらや感度むらを抑制すると共に、プラズマＳｉＮ膜による外側への入射光の反射や透過を無くして、マイクロレンズ２４から基板表面間距離を、ＳｉＯＮ膜およびプラズマＳｉＮ膜の膜厚分だけ更に縮小して受光部１３の受光感度を向上させることができる。この場合、マイクロレンズ２４から基板表面間距離を更に縮小するためには、画素領域の層間絶縁膜２７を掘り下げて、上記実施形態１のように、第３配線２１の表面と第４絶縁膜２２Ａの表面とを面一になるように平坦化してもよいが、ここでは、第３配線２１の表面まで第４絶縁膜２２Ａの膜厚を所定の膜厚だけ残している。いずれにせよ、第４絶縁膜２２Ａを所定の膜厚だけ残す方が、より良好な平坦化が達成できて、各色のカラーフィルタ２３が形成しやすい。
【００６６】
本実施形態２のＣＭＯＳ型イメージセンサ１０Ａは、例えば以下のようにして製造することができる。
【００６７】
図７に示すように、信号読出回路をトランジスタ駆動制御するためのドライバ回路を含む周辺回路領域と、この周辺回路領域の内側にあって、画素毎の受光部１３および信号読出回路を含む画素領域において、層間絶縁膜内に埋設された４層の多層配線層を形成後、ＣＭＰ処理により第５絶縁膜２７Ａを平坦化するように研磨する。
【００６８】
その後、図８に示すように、平坦化処理された第５絶縁膜２７Ａ上に、水分や陽イオン（ＮａイオンやＫイオンなどによりトランジスタ特性が悪化）などトランジスタ領域に悪影響を与えるような物質を通さないパッシベーション膜としての機能を有し、水素シンター処理時に暗電流低減のための水素供給源となるプラズマＳｉＮ膜２５を基板全面に形成して、雰囲気温度が摂氏４００度から摂氏５００度程度の熱処理により水素シンター処理を行う。これによって、プラズマＳｉＮ膜２５からの水素がシリコン基板のシリコンダングリングボンドに吸着して暗電流を低減させることができると共に、第１配線１７と基板側不純物拡散領域（例えばフローティングディヒュージョンＦＤなど）とのオーミックコンタクトを取ることができる。
【００６９】
さらに、その水素シンター処理後は、図９に示すように、プラズマＳｉＮ膜２５を周辺回路領域のみ残すように、画素領域における第５絶縁膜２７Ａ上のプラズマＳｉＮ膜２５のみをエッチングにより除去する。
【００７０】
さらに、図１０に示すように、画素領域において、平坦化された第５絶縁膜２７Ａ上に、各色毎に配置されたカラーフィルタ２３が直に形成され、その上にマイクロレンズ２４が直に形成される。このとき、周辺回路領域でも、平坦化された第５絶縁膜２７ＡおよびプラズマＳｉＮ膜２５上に、各色のうちの１色のカラーフィルタ２３が形成され、その上に各色のうちの別の１色のカラーフィルタ２３が形成される。この場合、周辺回路領域のプラズマＳｉＮ膜２５上には、例えば赤と青の２層のカラーフィルタ２３が積層されて遮光される。このようにして、本実施形態２のＣＭＯＳ型イメージセンサ１０Ａが作製される。なお、周辺回路領域のプラズマＳｉＮ膜２５上に形成される赤と青の２層のカラーフィルタ２３は、各色（赤、青、緑）のうちの別の色の２層のカラーフィルタ２３であってもよいし、各色のうちの１層のカラーフィルタ２３であってもよい。また、赤と青の２層のカラーフィルタ２３の代わりに、黒色の１層のカラーフィルタが周辺回路領域のプラズマＳｉＮ膜２５上に積層されていてもよい。
【００７１】
以上により、本実施形態２によれば、従来のような反射防止用のＳｉＯＮ膜や、パッシベーションおよび水素シンター用のプラズマＳｉＮ膜２５を設けないため、マイクロレンズ２４から基板表面間での、プラズマＳｉＮ膜（図示せず）に起因した光の多重反射を更に低減して色むらや感度むらを抑制することができ、さらに、プラズマＳｉＮ膜２５がない分だけ、入射光の透過率が向上すると共に入射光の外部への反射がなく、マイクロレンズ２４から基板表面間距離を、従来のＳｉＯＮ膜やプラズマＳｉＮ膜（図示せず）を設けない分だけ更に縮小できて受光感度を向上させることができる。
【００７２】
入射光の外部への反射について説明する。プラズマＳｉＮ膜２５が存在すると、マイクロレンズ２４からカラーフィルタ２３（屈折率１.６）を通過した光がプラズマＳｉＮ膜２５（屈折率２.０）で外側に反射するため、無駄に光を捨てていたが、プラズマＳｉＮ膜２５を設けなければ、カラーフィルタ２３（屈折率１.６）の直下の第４絶縁膜２２（シリコン酸化膜；屈折率１.５）との界面での反射はほとんどなく、このような無駄に反射光が発生せず、入射光を有効利用できる。この場合、従来のようにプラズマＳｉＮ膜２５を有する場合に比べて、屈折率差をｎとした場合に、０.４＞ｎ≧０であれば、従来の場合よりも入射光を有効利用することができる。カラーフィルタ２３と同等の屈折率を持つ材料として低誘電体膜をシリコン酸化膜の代わりに第１〜５絶縁膜（層間絶縁膜）として用いることができる。これによっても、更に受光感度（ｍＶ）を向上させることができる。
【００７３】
以上の受光感度の向上について、プラズマＳｉＮ膜２５が有る場合とプラズマＳｉＮ膜２５がない場合とで検証すると、図１１に示すように、プラズマＳｉＮ膜２５がなければ、プラズマＳｉＮ膜２５が有る場合に比べて、約１１パーセントから１２パーセント程度の受光感度（ｍＶ）の向上が得られる。
【００７４】
さらに、本実施形態２のように、第４絶縁膜２２の表面から第３配線２１の表面までに所定厚さを残すように平坦化処理した第４絶縁膜２２上に、各色毎に配置されたカラーフィルタ２３を直に形成する場合の方が、上記実施形態１のように、第３配線２１の表面まで平坦化処理した第４絶縁膜２２および第３配線２１上に、各色毎に配置されたカラーフィルタ２３を直に形成する場合よりも、平坦化がより良好に為されているため、カラーフィルタ２３がより良好に形成され得る。
【００７５】
なお、上記実施形態１、２では、プラズマＳｉＮ膜２５を設けて水素シンター処理を行った後にプラズマＳｉＮ膜２５を画素領域だけ取り除くようにしたが、これに限らず、プラズマＳｉＮ膜２５を設けずに水素シンター処理を行ってもよい。この場合について次の実施形態３に示している。
（実施形態３）
本実施形態３のＣＭＯＳ型イメージセンサ１０Ｂは、例えば以下のようにして製造することもできる。
【００７６】
図１２に示すように、信号読出回路をトランジスタ駆動制御するためのドライバ回路を含む周辺回路領域と、この周辺回路領域の内側にあって、画素毎の受光部１３および信号読出回路を含む画素領域において、層間絶縁膜２７内に埋設された４層の多層配線層を形成後、ＣＭＰ処理により第５絶縁膜２７Ａを平坦化するように研磨する。
【００７７】
その後、図１３に示すように、プラズマＳｉＮ膜２５を周辺回路領域のみ形成して、画素領域において、水素雰囲気中で、雰囲気温度が摂氏４００度から摂氏５００度程度の熱処理により水素シンター処理を行う。これによって、水素がシリコン基板側まで浸透してシリコンダングリングボンドに吸着し、これによって、暗電流を低減させることができると共に、第１配線１７と基板側不純物拡散領域（例えばフローティングディヒュージョンＦＤなど）とのオーミックコンタクトを取ることができる。
【００７８】
さらに、その水素シンター処理後は、図１４に示すように、画素領域において、平坦化された第５絶縁膜２７Ａ上に、各色毎に配置されたカラーフィルタ２３が直に形成され、その上にマイクロレンズ２４が直に形成される。このとき、周辺回路領域でも、平坦化された第５絶縁膜２７ＡおよびプラズマＳｉＮ膜２５上に、各色のうちの１色のカラーフィルタ２３が形成され、その上に各色のうちの別の１色のカラーフィルタ２３が形成される。この場合、周辺回路領域のプラズマＳｉＮ膜２５上には、例えば赤と青の２層のカラーフィルタ２３が積層されて遮光される。このようにして、本実施形態３のＣＭＯＳ型イメージセンサ１０Ｂが作製される。なお、周辺回路領域のプラズマＳｉＮ膜２５上に形成される赤と青の２層のカラーフィルタ２３は、各色（赤、青、緑）のうちの別の色の２層のカラーフィルタ２３であってもよいし、各色のうちの１層のカラーフィルタ２３であってもよい。また、赤と青の２層のカラーフィルタ２３の代わりに、黒色の１層のカラーフィルタが周辺回路領域のプラズマＳｉＮ膜２５上に積層されていてもよい。
【００７９】
また、本実施形態３のＣＭＯＳ型イメージセンサ１０Ｂ’は、上記とは別の方法として、例えば以下のようにしても製造することができる。
【００８０】
図１５に示すように、信号読出回路をトランジスタ駆動制御するためのドライバ回路を含む周辺回路領域と、この周辺回路領域の内側にあって、画素毎の受光部１３および信号読出回路を含む画素領域において、層間絶縁膜２７内に埋設された４層の多層配線層を形成後、ＣＭＰ処理により第５絶縁膜２７Ａの表面を研磨して平坦化処理する。その後、周辺回路領域および画素領域でプラズマＳｉＮ膜２５を形成することなく、水素雰囲気中で、雰囲気温度が摂氏４００度から摂氏５００度程度の熱処理により水素シンター処理を行う。これによって、水素がシリコン基板表面側まで浸透してシリコンダングリングボンドに吸着し、これによって、暗電流を低減させることができると共に、第１配線１７と基板側不純物拡散領域（例えばフローティングディヒュージョンＦＤなど）とのオーミックコンタクトを取ることができる。
【００８１】
さらに、その水素シンター処理後は、図１６に示すように、画素領域において、平坦化された第５絶縁膜２７Ａ上に、各色毎に配置されたカラーフィルタ２３が直に形成され、その上にマイクロレンズ２４が直に形成される。このとき、周辺回路領域でも、平坦化された第５絶縁膜２７ＡおよびプラズマＳｉＮ膜２５上に、各色のうちの１色のカラーフィルタ２３が形成され、その上に各色のうちの別の１色のカラーフィルタ２３が形成される。この場合、周辺回路領域のプラズマＳｉＮ膜２５上には、例えば赤と青の２層のカラーフィルタ２３が積層されて遮光される。このようにして、本実施形態３のＣＭＯＳ型イメージセンサ１０Ｂ’が作製される。なお、周辺回路領域のプラズマＳｉＮ膜２５上に形成される赤と青の２層のカラーフィルタ２３は、各色（赤、青、緑）のうちの別の色の２層のカラーフィルタ２３であってもよいし、各色のうちの１層のカラーフィルタ２３であってもよい。また、赤と青の２層のカラーフィルタ２３の代わりに、黒色の１層のカラーフィルタが周辺回路領域のプラズマＳｉＮ膜２５上に積層されていてもよい。
【００８２】
以上により、本実施形態３によれば、プラズマＳｉＮ膜２５を設けずに、水素雰囲気中で水素シンター処理を行う場合には、プラズマＳｉＮ膜２５の形成工程を省いて工程数を削減できて低コスト化することができる。その他は、上記実施形態１，２の場合と同様に、マイクロレンズ２４から基板表面間での、プラズマＳｉＮ膜に起因した光の多重反射を低減して色むらや感度むらを抑制すると共に、プラズマＳｉＮ膜による外部への入射光の反射や透過がなく、マイクロレンズ２４から基板表面間距離を、従来のＳｉＯＮ膜やプラズマＳｉＮ膜（図示せず）を設けない分だけ更に縮小できて受光感度を向上させることができる。
（実施形態４）
図１７は、本発明の実施形態４に係るＣＣＤ型イメージセンサにおける固体撮像素子の単位画素を模式的に示す縦断面図である。
【００８３】
図１７において、本実施形態４のＣＣＤ型イメージセンサ３０の各単位画素にはそれぞれ、Ｎ型半導体基板３１の基板部上にＰ型ウェル領域３２が設けられ、Ｐ型ウェル領域３２に受光部３３のＮ型層が設けられている。これらのＰ型ウェル領域３２およびＮ型層により、入射光を光電変換して信号電荷を生成する光電変換部としてのフォトダイオードが形成されている。また、この受光部３３のＮ型層の表面上には暗電流防止用の表面Ｐ+層３３ａが設けられて、受光部３３のＮ型層が埋め込み構造になっている。この受光素子としてのフォトダイオードに隣接して、信号電荷が受光部３３から電荷転送部ＴＦに電荷転送するための電荷読み出し部３２ａ（トランジスタチャネル部）がＰ型ウェル領域３２により形成されている。
【００８４】
これらの電荷転送部ＴＦおよび電荷読み出し部３２ａ上には、ゲート絶縁膜３４を介して、受光部３３からの信号電荷を読み出して所定方向に電荷転送制御するためのＣＣＤ構成の電荷転送電極としてのゲート３６が所定方向（垂直転送方向）に順次配置されている。
【００８５】
さらに、受光部３３およびゲート３６からなる単位画素の領域周りに沿って囲むように、Ｐ型ウェル領域３２よりも不純物濃度が高い素子分離用の高濃度Ｐ型層３７（ストッパ部）およびその幅方向中央部に素子分離用絶縁領域のＳＴＩ３７ａが表面側から所定深さだけ埋め込まれて設けられている。
【００８６】
これによって、受光部３３のＮ型層は、表面Ｐ＋層３４、ゲート３６および高濃度Ｐ型層３７により内部に埋め込まれている。
【００８７】
ゲート３６上には、絶縁膜３８を介してタングステンなどの金属材料からなる遮光膜３９が、受光部３３のＮ型層上を開口するように設けられており、その上に透明な層間絶縁膜４０が設けられて平坦化されている。
【００８８】
この平坦化された層間絶縁膜４０上に、各色毎に配置されたカラーフィルタ４１が直に設けられ、その上にマイクロレンズ４２が直に設けたれている。
【００８９】
本実施形態４のＣＣＤ型イメージセンサ３０は、例えば以下のようにして製造することができる。
【００９０】
まず、前述した受光部３３のＮ型層、電荷転送部ＴＦ、ゲート３６、素子分離用の高濃度Ｐ型層３７（ストッパ部）および遮光膜３９などが形成された基板部上に、層間絶縁膜４０を形成する。このとき、層間絶縁膜４０は、ゲート３６および遮光膜３９による凹凸形状を埋め込んで平坦化処理される。その層間絶縁膜４０上に、層間絶縁膜４０として酸化シリコン膜（ＳｉＯ２膜）を形成する。
【００９１】
即ち、所定方向（垂直方向と水平方向）に電荷転送制御するためのＣＣＤ構成の電荷転送電極を駆動制御するためのドライバ回路を含む周辺回路領域と、この周辺回路領域の内側にあって、画素毎の受光部１３およびＣＣＤ構成の電荷転送電極を含む画素領域において、ＣＭＰ処理により層間絶縁膜４０の表面を研磨して平坦化する。
【００９２】
その後、平坦化処理された層間絶縁膜４０上に、水分や陽イオンなどトランジスタ領域に悪影響を与えるような物質を通さないパッシベーション膜としての機能を有し、水素シンター処理時に暗電流低減のための水素供給源となるプラズマＳｉＮ膜（図示せず）を形成して、雰囲気温度が摂氏４００度から摂氏５００度程度の熱処理により水素シンター処理を行う。これによって、プラズマＳｉＮ膜（図示せず）からの水素がシリコン基板のシリコンダングリングボンドに吸着して基板表面における暗電流の発生を低減することができる。
【００９３】
さらに、その水素シンター処理後は、プラズマＳｉＮ膜（図示せず）を周辺回路領域のみ残すように、画素領域におけるプラズマＳｉＮ膜（図示せず）をエッチングにより除去する。
【００９４】
さらに、画素領域において、平坦化された層間絶縁膜４０上に、各色毎に配置されたカラーフィルタ４１が直に形成され、その上にマイクロレンズ４２が直に形成されて、本実施形態４のＣＣＤ型イメージセンサ３０が作製される。
【００９５】
以上により、本実施形態４によれば、従来のような反射防止用のＳｉＯＮ膜や、パッシベーションおよび水素シンター用のプラズマＳｉＮ膜を設けないため、マイクロレンズ４２から基板表面間での、プラズマＳｉＮ膜（図示せず）に起因した光の多重反射を更に低減して色むらや感度むらを抑制することができ、さらに、入射光の透過率が向上すると共に入射光の外部への反射を無くして、マイクロレンズ４２から基板表面間距離を、従来のＳｉＯＮ膜やプラズマＳｉＮ膜（図示せず）を設けない分だけ更に縮小できて、エアリーディスク半径が小さくなって集光率が向上して受光感度を向上させることができる。
【００９６】
この入射光の外部への反射について説明する。プラズマＳｉＮ膜（図示せず）を設けると、マイクロレンズ４２からカラーフィルタ４１（屈折率１.６）を通過した光がプラズマＳｉＮ膜（屈折率２.０）で反射して無駄に外部に入射光を捨てていたが、プラズマＳｉＮ膜２５を設けなければ、カラーフィルタ４１（屈折率１.６）の直下の層間絶縁膜４０（シリコン酸化膜；屈折率１.５）との界面での反射はほとんどなく、このような無駄に反射光が発生せず、入射光を有効利用できる。この場合、従来のようにプラズマＳｉＮ膜を有する場合に比べて、カラーフィルタ４１とその直下の層間絶縁膜４０との屈折率差をｎとした場合に、０.４＞ｎ≧０であれば、従来の場合よりも入射光を有効利用することができる。カラーフィルタ４１と同等の屈折率を持つ材料として透明の低誘電体膜をシリコン酸化膜の代わりに層間絶縁膜４０として用いることができる。これによっても、更に受光感度を向上させることができる。
【００９７】
さらに、プラズマＳｉＮ膜を用いて水素シンター処理するので、暗電流抑制効果は維持されて損なわれない。また、画素領域上は、パッシベーション膜としてのプラズマＳｉＮ膜がなくても、パッシベーション効果を持つカラーフィルタ４１およびマイクロレンズ４２が設けられているので、基板側への水分の遮断効果に問題はない。
【００９８】
さらに、従来のカラーフィルタの場合には、膜厚が厚いだけではなく、下側に段が付いており、その段部分で入射光が外部に乱反射して入射光を無駄にすると共に、隣接画素へのクロストークにもなっていたが、本発明ではこのような段部分はなく全て平坦化されているので、その段部分による入射光の外部への乱反射や隣接画素へのに乱反射して、入射光を無駄にしたり、隣接画素へのクロストークもない。
【００９９】
本実施形態４では、特に説明しなかったが、プラズマＳｉＮ膜を用いて水素シンター処理せずに、水素雰囲気中で水素シンター処理する上記実施形態３を適用させることもできる。
（実施形態５）
図１８は、本発明の実施形態５に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。なお、図１の構成部材と同一の作用効果を奏する構成部材には同一の部材番号を付けて説明する。
【０１００】
図１８において、本実施形態５のＣＭＯＳ型イメージセンサ１０’において、そのＮ型半導体基板１１に、Ｐ型ウェル領域１２が設けられ、このＰ型ウェル領域１２内にＮ型の複数の光電変換蓄積部（各画素部；受光素子）としての複数の受光部１３が所定間隔を置いて２次元状でマトリクス状に配置されている。この受光部１３の表面上には暗電流防止用の表面Ｐ+層１３ａが設けられて受光素子（フォトダイオード）の埋め込み構造になっている。基板全面には、ＳｉＯ２膜であるゲート絶縁膜１４が設けられ、このゲート絶縁膜１４上には、図１や図６のように、受光部１３の受光面上での反射を低減させるための反射防止膜として、各受光部１４にのみそれぞれ対応するようにＳｉＮ膜１５が設けられていない。この反射防止膜としてのＳｉＮ膜１５は、受光部１３の受光面上になくてもよい。
【０１０１】
層間絶縁膜２２上から、パッシベーションおよび水素シンター処理用のプラズマＳｉＮ膜２５が除去された状態で、各色のカラーフィルタ２３の直下に第３配線２１および層間絶縁膜２２、または層間絶縁膜２２が設けられていれば、プラズマＳｉＮ膜２５に起因する入射光の外部への反射およびその透過量を減少させると共にマイクロレンズ２４から基板表面間距離を更に縮小して、受光感度を向上させることができる。
（実施形態６）
本実施形態６では、ＣＭＯＳ型イメージセンサの層間絶縁膜に導波路管構造（光ファイバー構造）を設けた場合について説明する。
【０１０２】
図１９〜図２１はそれぞれ、本発明の実施形態６に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。なお、図１および図１８の構成部材と同一の作用効果を奏する構成部材には同一の部材番号を付けて説明する。
【０１０３】
図１９において、本実施形態６のＣＭＯＳ型イメージセンサ１０Ｄは、図１のＣＭＯＳ型イメージセンサ１０の層間絶縁膜１６に導波路管ＸＸが設けられている場合である。フォトダイオードを構成する受光部１３上のＳｉＮ膜１５とカラーフィルタ２３の間の層間絶縁膜１６、１８，２０および２２に、層間絶縁膜１６、１８，２０および２２よりも屈折率の高い透明材料、例えば酸化シリコンなどからなる光導波路管ＸＸが形成されている。この導波路管ＸＸの側壁に、ボイド（隙間）を設けてその内面で全反射させて受光部１３にマイクロレンズ２４から入射光を導いたり、多層膜や金属材料膜を設けてその内面で反射させてマイクロレンズ２４から受光部１３に入射光を導いたりすることができる。
【０１０４】
例えば、マイクロレンズ２４の中央部直下の層間絶縁膜１６、１８，２０および２２の屈折率を、マイクロレンズ２４の外周部直下の層間絶縁膜１６、１８，２０および２２の屈折率よりも高く構成して導波路管ＸＸとすることができる。例えばプラズマＣＶＤで透明な酸化シリコン膜を形成する際に、処理温度や流量ガス条件などの成膜条件を変更することにより、同じ酸化シリコン膜であっても屈折率を上げることができる。
【０１０５】
図２０の場合は、変形例のＣＭＯＳ型イメージセンサ１０Ｅとして、ＳｉＮ膜１５上に所定膜厚だけ層間絶縁膜１６を残して導波路管ＸＸを設けている場合である。また、図２１の場合は、別の変形例のＣＭＯＳ型イメージセンサ１０Ｆとして、ＳｉＮ膜１５が設けられていない場合の図１８のＣＭＯＳ型イメージセンサ１０’において、受光部１３上のゲート絶縁膜１４に所定膜厚だけ層間絶縁膜１６を残して導波路管ＸＸを設けた場合である。いずれにせよ、所定膜厚だけ層間絶縁膜１６を残すように導波路用のホールをエッチング形成した方がホールを深く掘り過ぎないので好ましい。
（実施形態７）
図２２は、本発明の実施形態７として、本発明の実施形態１〜６のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１０６】
図２２において、本実施形態５の電子情報機器５０は、上記実施形態１〜４のいずれかの例えば固体撮像素子６１からのカラー撮像信号を所定の信号処理をする固体撮像装置６０と、固体撮像装置６０からのカラー画像信号を記録用に所定の信号処理をした後にデータ記録可能とする記録メディアなどのメモリ部７０と、この固体撮像装置６０からのカラー画像信号を表示用に所定の信号処理をした後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段８０と、この固体撮像装置６０からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９０とを有している。なお、本実施形態５の電子情報機器５０では、これらのメモリ部７０、表示手段８０および通信手段９０を全て設ける場合の他に、メモリ部７０、表示手段８０および通信手段９０のいずれかが設けられていればよい。
【０１０７】
この電子情報機器５０としては、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子機器が考えられる。
【０１０８】
したがって、本実施形態５によれば、固体撮像装置６０からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置により良好にプリントアウトしたり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部７０に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
【０１０９】
なお、上記実施形態１〜６では、選択トランジスタについては特に説明しなかったが、信号読出回路として、半導体基板側に、マトリクス状に配列された複数の受光素子のうち、所定の受光素子を選択するための選択トランジスタと、選択トランジスタに直列接続され、選択された受光素子から転送トランジスタを介して電荷検出部に信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、増幅トランジスタからの信号出力後に、電荷検出部の電位を所定電位にリセットするリセットトランジスタとが設けられている。これに限らず、ＣＭＯＳイメージセンサでは、選択トランジスタを設けない場合もあり、この場合には、信号読出回路として、半導体基板側に、マトリクス状に配列された複数の受光素子のうち、周辺回路からの選択信号により選択された受光素子から転送トランジスタを介して電荷検出部に信号電荷が転送されて電圧変換された信号電圧に応じて信号増幅する増幅トランジスタと、増幅トランジスタからの信号出力後に、電荷検出部の電位を所定電位にリセットするリセットトランジスタとが設けられていてもよい。
【０１１０】
以上のように、本発明の好ましい実施形態１〜７を用いて本発明を例示してきたが、本発明は、この実施形態１〜５に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜７の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１１】
本発明は、本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された例えばＣＭＯＳ型イメージセンサやＣＣＤ型イメージセンサなどの半導体イメージセンサである固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、反射防止用のＳｉＯＮ膜および、パッシベーションおよび水素シンター処理用膜としての例えばプラズマＳｉＮ膜を残さないかまたは設けないため、屈折率の高いプラズマＳｉＮ膜に起因する入射光の外部への反射およびプラズマＳｉＮ膜自体による透過量の減少を解消させると共にマイクロレンズから基板表面間距離を更に縮小して、受光感度を向上でき、しかも、マイクロレンズから基板表面間での光の多重反射を更に低減して色むらや感度むらを抑制することができる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施形態１に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。
【図２】図１のＣＭＯＳ型イメージセンサの層間絶縁膜の平坦化処理工程を模式的に示す要部縦断面図である。
【図３】図１のＣＭＯＳ型イメージセンサのプラズマＳｉＮ膜形成・水素シンター処理工程を模式的に示す要部縦断面図である。
【図４】図１のＣＭＯＳ型イメージセンサのプラズマＳｉＮ膜除去工程を模式的に示す要部縦断面図である。
【図５】図１のＣＭＯＳ型イメージセンサのカラーフィルタ・マイクロレンズ形成工程を模式的に示す要部縦断面図である。
【図６】本発明の実施形態２に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。
【図７】図６のＣＭＯＳ型イメージセンサの層間絶縁膜の平坦化処理工程を模式的に示す要部縦断面図である。
【図８】図６のＣＭＯＳ型イメージセンサのプラズマＳｉＮ膜形成・水素シンター処理工程を模式的に示す要部縦断面図である。
【図９】図６のＣＭＯＳ型イメージセンサのプラズマＳｉＮ膜除去工程を模式的に示す要部縦断面図である。
【図１０】図６のＣＭＯＳ型イメージセンサのカラーフィルタ・マイクロレンズ形成工程を模式的に示す要部縦断面図である。
【図１１】図６のＣＭＯＳ型イメージセンサにおいて、プラズマＳｉＮ膜がない場合の受光感度をプラズマＳｉＮ膜がある場合の受光感度と比較した図である。
【図１２】本発明の実施形態３に係るＣＭＯＳ型イメージセンサの平坦化処理工程を模式的に示す要部縦断面図である。
【図１３】本発明の実施形態３に係るＣＭＯＳ型イメージセンサのプラズマＳｉＮ膜形成・水素シンター処理工程を模式的に示す要部縦断面図である。
【図１４】本発明の実施形態３に係るＣＭＯＳ型イメージセンサのカラーフィルタ・マイクロレンズ形成工程を模式的に示す要部縦断面図である。
【図１５】本発明の実施形態３の変形例に係るＣＭＯＳ型イメージセンサの平坦化処理・水素シンター処理工程を模式的に示す要部縦断面図である。
【図１６】本発明の実施形態３の変形例に係るＣＭＯＳ型イメージセンサのカラーフィルタ・マイクロレンズ形成工程を模式的に示す要部縦断面図である。
【図１７】本発明の実施形態４に係るＣＣＤ型イメージセンサにおける固体撮像素子の単位画素を模式的に示す縦断面図である。
【図１８】本発明の実施形態５に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。
【図１９】本発明の実施形態６に係るＣＭＯＳ型イメージセンサの要部構成例を示す縦断面図である。
【図２０】本発明の実施形態６に係るＣＭＯＳ型イメージセンサの変形例の要部構成例を示す縦断面図である。
【図２１】本発明の実施形態６に係るＣＭＯＳ型イメージセンサの別の変形例の要部構成例を示す縦断面図である。
【図２２】本発明の実施形態５として、本発明の実施形態１〜４のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図２３】特許文献１に記載されている従来のＣＭＯＳイメージセンサの要部縦断面図である。
【符号の説明】
【０１１３】
１０、１０Ａ、１０Ｂ、１０Ｂ’  ＣＭＯＳ型イメージセンサ
１１、３１  Ｎ型半導体基板
１２、３２  Ｐ型ウェル領域
１３、３３  受光部（受光素子）
１３ａ、３３ａ  表面Ｐ+層
１４、３４  ゲート絶縁膜
１５  ＳｉＮ膜
１６  第１絶縁膜
１７  第１配線
１８  第２絶縁膜
１９  第２配線
２０  第３絶縁膜
２１  第３配線
２２、２２Ａ  第４絶縁膜（層間絶縁膜）
２３、４１  カラーフィルタ
２４、４２  マイクロレンズ
２５  プラズマＳｉＮ膜
２６  第４配線
２７Ａ  第５絶縁膜
２７、４０  層間絶縁膜
３０  ＣＣＤ型イメージセンサ
３２ａ  電荷読み出し部（トランジスタチャネル部）
３６  ゲート
３７  高濃度Ｐ型層（ストッパ部）
３７ａ  ＳＴＩ
３８  絶縁膜
３９  遮光膜
ＴＦ  電荷転送部
５０  電子情報機器
６０  固体撮像装置
６１  固体撮像素子
７０  メモリ部
８０  表示手段
９０  通信手段
【図１】
2009059824.tif 000003
【図２】
2009059824.tif 000004
【図３】
2009059824.tif 000005
【図４】
2009059824.tif 000006
【図５】
2009059824.tif 000007
【図６】
2009059824.tif 000008
【図７】
2009059824.tif 000009
【図８】
2009059824.tif 000010
【図９】
2009059824.tif 000011
【図１０】
2009059824.tif 000012
【図１１】
2009059824.tif 000013
【図１２】
2009059824.tif 000014
【図１３】
2009059824.tif 000015
【図１４】
2009059824.tif 000016
【図１５】
2009059824.tif 000017
【図１６】
2009059824.tif 000018
【図１７】
2009059824.tif 000019
【図１８】
2009059824.tif 000020
【図１９】
2009059824.tif 000021
【図２０】
2009059824.tif 000022
【図２１】
2009059824.tif 000023
【図２２】
2009059824.tif 000024
【図２３】
2009059824.tif 000025