(57)【要約】【課題】ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができ、光入力が無い状態において不要なノイズが出力されるのを防ぐことができる光受信回路を得る。【解決手段】差動増幅回路１１の非反転出力に第１の容量１３の一端が接続され、反転出力に第２の容量１４の一端が接続されている。ＤＣバイアス回路１５は、第１，第２の容量１３，１４の他端にＤＣバイアスを与える。コンパレータ１６は、第１，第２の容量１３，１４を介して差動増幅回路１１の差動出力信号を入力する。ＳＲ型フリップフロップ１７は、コンパレータ１６の出力信号をセット端子Ｓから入力し、リセット信号をリセット端子Ｒから入力する。出力制御回路１８は、ＳＲ型フリップフロップ１７の出力信号に応じて差動増幅回路１１の差動出力を出力するかどうかを制御する。【選択図】図１
2009044228.tif 000002
【特許請求の範囲】
【請求項１】
受信した光信号を電気信号に変換するフォトダイオードと、
前記フォトダイオードから出力された電気信号を増幅する差動増幅回路と、
前記差動増幅回路の非反転出力に一端が接続された第１の容量と、
前記差動増幅回路の反転出力に一端が接続された第２の容量と、
前記第１，第２の容量の他端にＤＣバイアスを与えるＤＣバイアス回路と、
前記第１，第２の容量を介して前記差動増幅回路の差動出力信号を入力するコンパレータと、
前記コンパレータの出力信号をセット端子から入力し、リセット信号をリセット端子から入力するＳＲ型フリップフロップと、
前記ＳＲ型フリップフロップの出力信号に応じて前記差動増幅回路の差動出力を出力するかどうかを制御する出力制御回路とを備えることを特徴とする光受信回路。
【請求項２】
前記ＤＣバイアス回路は、
第１の電源と前記第１の容量の他端との間に接続された第１の抵抗と、
前記第１の容量の他端と前記第２の容量の他端との間に接続された第２の抵抗と、
前記第２の容量の他端と第２の電源との間に接続された第３の抵抗とを有することを特徴とする請求項１に記載の光受信回路。
【請求項３】
前記コンパレータは、
前記第１，第２の容量を介して前記差動増幅回路の差動出力信号を入力端子からそれぞれ入力し、差動対を構成する一対のトランジスタと、
前記一対のトランジスタの出力端子と電源との間にそれぞれ接続された一対の負荷抵抗とを有し、
前記一対の負荷抵抗の抵抗値は互いに異なることを特徴とする請求項１に記載の光受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができ、光入力が無い状態において不要なノイズが出力されるのを防ぐことができる光受信回路に関するものである。
【背景技術】
【０００２】
経済的高速広帯域光伝送方式としてＦＴＴＨ（Fiber To The Home）システムに採用されているＰＯＮ（Passive Optical Network）方式では、局側で複数ユーザを収容するＯＬＴ（Optical Line Terminal）とユーザ側で光加入者線を終端するＯＮＵ（Optical Network Unit）との間が光ファイバで結ばれ、信号が双方向伝送される（例えば、特許文献１参照）。
【０００３】
ＯＬＴの光受信回路において、光入力が無い状態において不要なノイズが出力されるのを防ぐノイズマスク機能が無い場合は、新たなＯＮＵが接続された際に、アナログフロントエンドの後段に接続されたアクセスコントローラは、受信した光信号がノイズなのか新たに接続されたＯＮＵからの光信号なのかを特定のアルゴリズムにより判別しなければならない。従って、上位レイヤの複雑化に伴ってコストがアップし、通信制御として効率的ではない。
【０００４】
そこで、トランスインピーダンスアンプ（トランスインピーダンスアンプ: Trans Impedance Amplifier）のＲＳＳＩ（Received Signal Strength Indicator）信号を使って、光入力が無い状態において不要なノイズが出力されるのを防ぐ受信装置が使用されていた。このような従来の光受信回路を図５に示す。
【０００５】
フォトダイオード１０は、受信した光信号を電気信号に変換する。トランスインピーダンスアンプ１１は、フォトダイオード１０から出力された電気信号を増幅する。リミッタ回路１２は、トランスインピーダンスアンプ１１の出力信号の振幅を設定電圧以下に抑える。
【０００６】
コンパレータ１６は、トランスインピーダンスアンプ１１から出力されたＲＳＳＩ信号と、定電圧源１９からの閾値電圧Ｖｔｈとを入力する。ＳＲ型フリップフロップ１７は、コンパレータ１６の出力信号をセット端子Ｓから入力し、リセット信号ＲＥＳＥＴをリセット端子Ｒから入力する。
【０００７】
ＳＲ型フリップフロップ１７の出力信号は出力バッファ１８の制御端子に入力される。そして、出力バッファ１８は、ＳＲ型フリップフロップ１７の出力信号に応じてトランスインピーダンスアンプ１１の差動出力を出力するかどうかを制御する。
【０００８】
【特許文献１】特開２００６−２５４０６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の光受信回路では、ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができなかった。このため、ノイズマスク機能を解除する応答性がトランスインピーダンスアンプ１１のＲＳＳＩ信号の応答性で決定され、トランスインピーダンスアンプ１１のＲＳＳＩ信号の応答性が悪いと、光信号を入力してからコンパレータ１６を介して差動出力を制御する信号を出力するまでの時間が長くなる。この結果として、データの伝送効率が悪くなっていた。また、一般的に、フォトダイオード１０とトランスインピーダンスアンプ１１は同一パッケージに収容される場合が多く、トランスインピーダンスアンプ１１のＲＳＳＩ信号を取り出すために専用の端子をパッケージに設けなくてはならず、コストが増加し、小型化に反していた。
【００１０】
また、微弱な光信号でもノイズマスクを解除するような設定を行った場合（例えば図５の閾値電圧ＶｔｈをＲＳＳＩ信号の電圧に近づけて高感度化した場合）に、電源電圧や温度などの外部変動によりＲＳＳＩ信号のＤＣバイアスが変動するたびに、コンパレータ１６の閾値電圧Ｖｔｈを再調整しなければならないという問題があった。
【００１１】
本発明は、上述のような課題を解決するためになされたもので、その第１の目的は、ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができ、光入力が無い状態において不要なノイズが出力されるのを防ぐことができる光受信回路を得るものである。
【００１２】
本発明の第２の目的は、外部変動があっても再調整を必要としない光受信回路を得るものである。
【課題を解決するための手段】
【００１３】
本発明に係る光受信回路は、受信した光信号を電気信号に変換するフォトダイオードと、フォトダイオードから出力された電気信号を増幅する差動増幅回路と、差動増幅回路の非反転出力に一端が接続された第１の容量と、差動増幅回路の反転出力に一端が接続された第２の容量と、第１，第２の容量の他端にＤＣバイアスを与えるＤＣバイアス回路と、第１，第２の容量を介して差動増幅回路の差動出力信号を入力するコンパレータと、コンパレータの出力信号をセット端子から入力し、リセット信号をリセット端子から入力するＳＲ型フリップフロップと、ＳＲ型フリップフロップの出力信号に応じて差動増幅回路の差動出力を出力するかどうかを制御する出力制御回路とを備える。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１４】
本発明により、ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができ、光入力が無い状態において不要なノイズが出力されるのを防ぐことができる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１は、本発明の実施の形態１に係る光受信回路を示すブロック図である。フォトダイオード１０は、受信した光信号を電気信号に変換する。トランスインピーダンスアンプ１１（差動増幅回路）は、フォトダイオード１０から出力された電気信号を増幅する。リミッタ回路１２は、トランスインピーダンスアンプ１１の出力信号の振幅を設定電圧以下に抑える。
【００１６】
トランスインピーダンスアンプ１１の非反転出力に第１の容量１３の一端が接続されている。また、トランスインピーダンスアンプ１１の反転出力に第２の容量１４の一端が接続されている。
【００１７】
ＤＣバイアス回路１５は、接地点（第１の電源）と第１の容量１３の他端との間に接続された第１の抵抗Ｒ１と、第１の容量１３の他端と第２の容量１４の他端との間に接続された第２の抵抗Ｒ２と、第２の容量１４の他端と電源ＶＣＣ（第２の電源）との間に接続された第３の抵抗Ｒ３とを有する。そして、ＤＣバイアス回路１５は、第１，第２の容量１３，１４の他端にＤＣバイアスを与える。
【００１８】
コンパレータ１６は、第１，第２の容量１３，１４を介してトランスインピーダンスアンプ１１の差動出力信号を入力する。この際、トランスインピーダンスアンプ１１の差動出力信号のＤＣ成分は第１，第２の容量１３，１４で濾過され、ＡＣ成分だけがコンパレータ１６に入力される。ＳＲ型フリップフロップ１７は、コンパレータ１６の出力信号をセット端子Ｓから入力し、リセット信号ＲＥＳＥＴをリセット端子Ｒから入力する。
【００１９】
ＳＲ型フリップフロップ１７の出力信号は、出力バッファ１８（出力制御回路）の制御端子に入力される。そして、出力バッファ１８は、ＳＲ型フリップフロップ１７の出力信号に応じてトランスインピーダンスアンプ１１の差動出力を出力するかどうかを制御する。具体的には、制御端子からハイの信号が入力された場合はトランスインピーダンスアンプ１１の差動出力を出力し、ローの信号が入力された場合はトランスインピーダンスアンプ１１の差動出力を出力しない。
ここではＳＲ型フリップフロップを適用する例について述べたが、ＳＲフリップフロップに換えてＪＫ型フリップフロップを適用し、Ｓ，Ｒ入力をそれぞれＪ，Ｋ入力としても、同様の動作を実現することができる。
【００２０】
図２は、本発明の実施の形態１に係るＤＣバイアス回路及びコンパレータを示す回路図である。ＤＣバイアス回路１５の抵抗Ｒ１，Ｒ３の抵抗値は１ｋΩ、抵抗Ｒ２の抵抗値は１００Ωである。
【００２１】
コンパレータ１６は、トランジスタＱ１〜Ｑ６と、抵抗Ｒ４〜Ｒ９と、定電流源Ｉ１〜Ｉ４とを有する。なお、本実施の形態ではトランジスタＱ１〜Ｑ６はバイポーラトランジスタで構成されているが、電界効果トランジスタで構成することもできる。
【００２２】
一対のトランジスタＱ１，Ｑ２は差動対を構成し、それぞれ第１，第２の容量１３，１４を介してトランスインピーダンスアンプ１１の差動出力信号をベース（入力端子）から入力する。トランジスタＱ１，Ｑ２のコレクタ（出力端子）と電源ＶＣＣとの間に一対の抵抗Ｒ４，Ｒ５がそれぞれ接続されている。トランジスタＱ１，Ｑ２のエミッタはそれぞれ抵抗Ｒ６，Ｒ７を介して定電流源Ｉ１の一端に接続され、定電流源Ｉ２の他端は接地されている。抵抗Ｒ４，Ｒ５の抵抗値は共に１ｋΩである。
【００２３】
トランジスタＱ３，Ｑ４のベースには、それぞれトランジスタＱ１，Ｑ２のコレクタが接続されている。トランジスタＱ３，Ｑ４のコレクタは電源ＶＣＣに接続されている。トランジスタＱ３，Ｑ４のエミッタはそれぞれ定電流源Ｉ２，Ｉ３の一端に接続され、定電流源Ｉ２，Ｉ３の他端は接地されている。
【００２４】
トランジスタＱ５，Ｑ６のベースは、それぞれトランジスタＱ３，Ｑ４のエミッタに接続されている。トランジスタＱ５，Ｑ６のコレクタは、それぞれ抵抗Ｒ８，Ｒ９を介して電源ＶＣＣに接続されている。トランジスタＱ５，Ｑ６のエミッタは定電流源Ｉ４の一端に接続され、定電流源Ｉ４の他端は接地されている。コンパレータ１６の出力信号は、トランジスタＱ５のコレクタからＳＲ型フリップフロップ１７のセット端子Ｓに出力される。
【００２５】
ＤＣバイアス回路１５により、トランジスタＱ１のベース端子よりもトランジスタＱ２のベース端子の方が、定常的に電位が高くなる（図３に示すＤＣバイアスの差電位に相当）。これにより不要なノイズを遮断する効果が生じる。
【００２６】
次に、本発明の実施の形態１に係る光受信回路の動作について説明する。図３は、本発明の実施の形態１に係る光受信回路内の各点における信号の波形である。なお、フォトダイオードの暗電流や各回路の帯域や遅延などにより、実際の波形はもっと複雑である。しかし、説明の簡略化のため、本発明の原理と関係のない効果による波形の変化は省略する。
【００２７】
フォトダイオード１０に光パルスＰ１が１つ入った場合を想定する。Ｖ１は、トランスインピーダンスアンプ１１の非反転出力からの出力電圧である。Ｖ２は、トランスインピーダンスアンプ１１の反転出力からの出力電圧であり、Ｖ１の波形を上下に反転した波形となる。Ｖ１の最初のパルスＰ２はトランスインピーダンスアンプ１１の不要なノイズである。Ｖ１の２つ目のパルスＰ３は、必要な光信号によるパルスを表す。従って、１つ目のパルスＰ２を遮断し、２つ目のパルスＰ３を通過させる必要がある。
【００２８】
Ｖ３，Ｖ４は、コンデンサー１４，１３によりＤＣ成分を濾過されたいわゆる微分波形である。不要なノイズによるパルスＰ２は小さな振幅の微分波形となり、必要な光信号によるパルスＰ３は振幅の大きな微分波形となる。なお、Ｖ３，Ｖ４のＤＣバイアス電位は抵抗Ｒ１〜Ｒ３の抵抗値により決まる。
【００２９】
Ｖ５は、コンパレータ１６の出力電圧である。コンパレータ１６は、Ｖ３の微分波形とＶ４の微分波形が最初に交わる時間にハイレベルに変化し、次に交わる時間にロウレベルに変化するパルスを発生する。このパルスは、必要な光信号を検出したことを意味する。Ｖ５は、ＳＲ型フリップフロップ１７のセット端子に入力されラッチされる。
【００３０】
ＳＲ型フリップフロップ１７の出力電圧Ｖ６は、ノイズをマスクする期間と信号を通過させる期間を決定する。通過期間の開始タイミングは、コンパレータ１６からパルスが出力された時点であり、通過期間の終了タイミングは、リセット端子ＲＥＳＥＴからリセット信号Ｖ７が入力された時点である。
【００３１】
Ｖ６は出力バッファ１８の制御端子に入力される。そして、Ｖ６がＨの場合に、出力バッファ１８はトランスインピーダンスアンプ１１の差動出力を通過させる。これにより、出力バッファ１８の出力電圧Ｖ８として、光パルスＰ１に対応する必要な信号パルスＰ４が出力される。
【００３２】
このように、本実施の形態に係る光受信回路によれば、光入力が無い状態において不要なノイズが出力されるのを防ぐことができる。ここで、トランスインピーダンスアンプ１１の出力電圧Ｖ１，Ｖ２に現れるパルスの内、振幅がどの程度の大きさのパルスまでをノイズとみなすかは、例えば抵抗Ｒ２の抵抗値により調整することができる。抵抗Ｒ２の抵抗値を小さくすると、Ｖ３とＶ４のＤＣバイアス差が減少し、より小さな微分波形でもコンパレータ１６がパルスを出力するようになる。
【００３３】
また、ＲＳＳＩ信号出力機能の無い通常のトランスインピーダンスアンプを用いることができる。これにより、データの伝送効率がトランスインピーダンスアンプ１１のＲＳＳＩ信号の応答性に左右されないため、データ伝送効率を向上することができる。そして、トランスインピーダンスアンプ１１のＲＳＳＩ信号を取り出すために専用の端子をパッケージに設ける必要が無いため、コストを削減し、小型化することができる。
【００３４】
なお、本実施の形態に係る光受信回路では、隣接した２つの光パケットの空隙（いわゆるガードタイム）に発生する不要パルスを完全に除去することは期待できない。しかし、後段に接続されるＣＤＲがクロックパルスの再生を目的にした光信号（いわゆるプリアンブル）よりも前に不要なパルスがあっても誤動作しない方式のものであれば、特に問題とはならない。      
【００３５】
実施の形態２．
図４は、本発明の実施の形態２に係るＤＣバイアス回路及びコンパレータを示す回路図である。
【００３６】
ＤＣバイアス回路１５は、電源ＶＣＣと第１の容量１３の他端との間に接続された抵抗Ｒ１０と、第１の容量１３の他端と接地点との間に接続された抵抗Ｒ１１と、電源ＶＣＣと第２の容量１４の他端との間に接続された抵抗Ｒ１２と、第２の容量１４の他端と接地点との間に接続された抵抗Ｒ１３とを有する。抵抗Ｒ１０〜Ｒ１３の抵抗値は全て１ｋΩである。即ち、コンパレータ１６に入力されるＶ３，Ｖ４のＤＣバイアス電位を同じにしている。
【００３７】
本実施の形態２では、一対の抵抗Ｒ４，Ｒ５（負荷抵抗）の抵抗値は、それぞれ９００Ω，１ｋΩであり、互いに異なる。これにより、コンパレータ１６の入力にオフセットが生じるため、コンパレータ１６の２つの差動出力信号の間にＤＣレベル差を与えることができる。
【００３８】
実施の形態１では、ＤＣバイアスの差電位は抵抗Ｒ１〜Ｒ３の抵抗比と電源電圧の積で決まっていた。このため、電源電圧が変動するとコンパレータ１６の差動出力信号のＤＣレベル差が変動するため、ノイズをマスクする閾値も変動し、ノイズと信号レベルを高精度に分離できなくなるという問題があった。
【００３９】
これに対し、実施の形態２では抵抗Ｒ１０〜Ｒ１３が同じであるため、電源電圧の変動があってもコンパレータ１６に入力される差動信号のＤＣレベルは理想的には同じとなる。また、コンパレータ１６の差動出力信号のＤＣレベル差は、抵抗Ｒ４，Ｒ５とそれに流れる電流の積の差で決まる。そして、差動回路の定電流源が理想的であれば抵抗Ｒ４，Ｒ５に流れる電流は電源電圧の変動に対してほとんど変動しない。従って、電源電圧が変動しても、コンパレータ１６の差動出力信号のＤＣレベル差は、変動しない。よって、本実施の形態２に係る光受信回路は、外部変動があっても再調整を必要としない。
【００４０】
本実施の形態により、１．２５Ｇｂｐｓのバースト伝送にて、トランスインピーダンスアンプからの出力ノイズと光バースト信号（連続での電力換算で−３２ｄＢｍ、消光比９ｄＢ）とを先頭の３ビット以内に判別することが可能となった。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１に係る光受信回路を示すブロック図である。
【図２】本発明の実施の形態１に係るＤＣバイアス回路及びコンパレータを示す回路図である。
【図３】本発明の実施の形態１に係る光受信回路内の各点における信号の波形である。
【図４】本発明の実施の形態２に係るＤＣバイアス回路及びコンパレータを示す回路図である。
【図５】従来の光受信回路を示すブロック図である。
【符号の説明】
【００４２】
１０  フォトダイオード
１１  トランスインピーダンスアンプ（差動増幅回路）
１３  第１の容量
１４  第２の容量
１５  ＤＣバイアス回路
１６  コンパレータ
１７  ＳＲ型フリップフロップ
１８  出力バッファ（出力制御回路）
Ｑ１，Ｑ２  トランジスタ
Ｒ１  第１の抵抗
Ｒ２  第２の抵抗
Ｒ３  第３の抵抗
Ｒ４，Ｒ５  抵抗（負荷抵抗）
【図１】
2009044228.tif 000003
【図２】
2009044228.tif 000004
【図３】
2009044228.tif 000005
【図４】
2009044228.tif 000006
【図５】
2009044228.tif 000007