(57)【要約】      （修正有）【課題】アライメントマークの検出が可能であるとともに、チャージアップしにくいハードマスクおよびこのハードマスクを用いた半導体装置の製造方法を提供する。【解決手段】半導体デバイスが形成された半導体基板上に被加工膜１０２を形成し、この被加工膜上にハードマスク１１０を形成してから前記被加工膜をパターニングする工程を含む半導体装置の製造方法において、前記ハードマスクとして、前記被加工膜上に順次積層された導電性カーボン膜１０３及び透光性カーボン膜からなる透明積層膜１０４を用いることを特徴とする半導体装置の製造方法を提供する。【選択図】図５
2009059804.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスが形成された半導体基板上に被加工膜を形成し、この被加工膜上にハードマスクを形成してから前記被加工膜をパターニングする工程を含む半導体装置の製造方法において、
前記ハードマスクとして、前記被加工膜上に順次積層された導電性カーボン膜及び透光性カーボン膜からなる透明積層膜を用いることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上の前記被加工膜上に前記導電性カーボン膜と前記透光性カーボン膜とを順次積層し、次いで、前記透光性カーボン膜上に中間層及びレジスト層を順次積層し、次いで、前記レジスト層をパターニングし、次いで、パターニング後の前記レジスト層をマスクにして前記中間層をパターニングし、次いで、パターニング後の前記中間層をマスクにして前記透光性カーボン膜及び前記導電性カーボン膜をパターニングすることによって、前記ハードマスクを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電性カーボン膜の膜厚が２００ｎｍ以下であることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記導電性カーボン膜及び前記透光性カーボン膜をプラズマ励起ＣＶＤ法で形成すると共に、前記導電性カーボン膜の成膜温度を５００℃以上とし、前記透光性カーボン膜の成膜温度を３５０℃以上、４００℃以下とすることを特徴とする請求項１乃至３のいずれか一項に記載の半導体の製造方法。
【請求項５】
半導体デバイスが形成された半導体基板上に被加工膜を形成し、この被加工膜をパターニングする際に用いるハードマスクであって、
前記被加工膜上に第１および第２のカーボン膜を順次積層して形成したカーボン積層膜からなり、前記カーボン積層膜は可視光を透過することができ、
前記第１のカーボン膜の電気抵抗率が前記第２のカーボン膜の電気抵抗率よりも低いことを特徴とするハードマスク。
【請求項６】
カーボン膜中にカーボン二重結合を含有する割合が、前記第１のカーボン膜の方が前記第２のカーボン膜よりも多いことを特徴とする、請求項５に記載のハードマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびハードマスクに関するものである。
【背景技術】
【０００２】
近年、高アスペクト比のコンタクトホール等を形成するに際して、アッシングによって容易に除去が可能なハードマスク（アッシャブルハードマスク）が使用されるようになってきた。このようなアッシャブルハードマスクは、プラズマ励起ＣＶＤ法（以下、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）という）で形成したカーボン膜が用いられている。
以下、図面を用いて、従来の半導体装置の製造方法を説明する。図７〜図１２は、カーボン膜をアッシャブルハードマスクとして用いる従来の半導体装置の製造方法を示す工程図である。
【０００３】
先ず、図７に示すように、図示しないトランジスタ等が形成された半導体基板２０１（ウェハ）上に、加工対象となる膜２０２（例えばシリコン酸化膜）を形成し、さらにシリコン酸化膜２０２上に、アッシャブルハードマスクとなるカーボン膜２０３を成膜する。
次いで、カーボン膜２０３上に、中間層２０５として、珪素と酸素とを含む酸化膜等の無機系の膜をＰＥ−ＣＶＤ法を用いて形成する。ここで、中間層２０５に、リソグラフィー工程での反射防止を目的として光学的な吸収を持たせたい場合には、カーボンまたは窒素を導入して、ＳｉＯＣ膜またはＳｉＯＮ膜を形成したり、これらの膜と酸化膜との積層膜などを形成する。また、化学増感レジストの酸の失活が問題になる場合には、中間層２０５としてＳｉＯＣ膜などを用いる。このように、光学的な特性は中間層２０５の組成比を調節することで、ある程度の対応が可能になっている。
【０００４】
次に、図８に示すように、中間層２０５の上にレジスト層２０６を形成し、露光、現像工程を経て、レジスト層２０６に開口部２０６ａを設けることでレジスト層２０６をパターニングする。
次に、図９に示すように、パターニング後のレジスト層２０６をマスクとして、既知のドライエッチング法によって、中間層２０５をパターニングする。
次に、図１０に示すように、パターニング後の中間層２０５をマスクとして、カーボン膜２０３をエッチングする。この際、レジスト層２０６はカーボン膜２０３よりもエッチングされやすいので、カーボン膜２０３のエッチングと同時にエッチング除去される。
【０００５】
次に、図１１に示すように、エッチングによりパターニングされたカーボン膜２０３をマスクとして、加工対象のシリコン酸化膜２０２をエッチングする。
この際、カーボン膜２０３のマスクとして用いられた中間層２０５は、シリコン酸化膜２０２を加工している間に、同時にエッチング除去されるので、中間層２０５の除去工程を別に設ける必要はない。
最後に、図１２に示すように、シリコン酸化膜２０２のエッチングが完了したら、アッシング処理を行って、カーボン膜２０３を除去することで、シリコン酸化膜２０２の加工を完了する。
【０００６】
ところで、上記従来の半導体装置の製造方法において、露光装置を用いてレジスト層２０６のパターニングを行う際に、下地として既に形成されているパターン（配線層等）とのアライメント（位置合わせ）が必要になる場合がある。ここで、アライメントは、半導体基板上の所定の場所に、下地のパターンを用いて形成されているアライメントマークの位置を、可視光を用いて検出することによって行うのが一般的である。したがってカーボン膜２０３をマスクとして使用する場合には、下地アライメントマークの信号強度を充分に得る為に、従来は可視光領域で透明なカーボン膜が用いられていた（例えば、特許文献１）。
【特許文献１】特表２００７−５０５４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、透明なカーボン膜は、比較的絶縁性が高いので、チャージアップしやすい性質がある。チャージアップは、ウェハの面内において不均一に発生する場合があり、このような不均一なチャージアップが発生すると、ウェハ面内で電位差が生じ、これがウェハ面内でのトランジスタのゲート電極の電位差となる。さらに、このゲート電極の電位差が基板とゲート電極間との電位差となり、この電位差が大きくなると、カーボン膜の成膜よりも前の工程において既に形成されているトランジスタ等のゲート絶縁膜を、絶縁破壊してしまう。
このように、カーボン膜２０３をアッシャブルハードマスクとして用いる従来の半導体装置の製造方法では、透明なカーボン膜の成膜時に、トランジスタのゲート絶縁膜が絶縁破壊され、デバイスが破損する等の問題があった。
【０００８】
そこで、本発明者らはチャージアップしにくいカーボン膜として導電性の高いカーボン膜の形成を試みたが、導電性の高いカーボン膜は、光の透過性が悪くなることが判明した。したがって、単に導電性の高いカーボン膜を成膜しても、成膜されたカーボン膜ではアライメントマークの信号強度が得られず、このためアライメントを伴う場合において、導電性の高いカーボン膜にエッチング耐性を持たせて、アッシャブルハードマスクとして適用することは困難であった。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、アライメントマークの検出が可能であるとともに、チャージアップしにくいハードマスクおよびこのハードマスクを用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は以下の構成を採用した。
すなわち、本発明の半導体装置の製造方法は、半導体デバイスが形成された半導体基板上に被加工膜を形成し、この被加工膜上にハードマスクを形成してから前記被加工膜をパターニングする工程を含む半導体装置の製造方法において、前記ハードマスクとして、前記被加工膜上に順次積層された導電性カーボン膜及び透光性カーボン膜からなる透明積層膜を用いることを特徴とする。
【００１１】
また、本発明の半導体装置の製造方法においては、半導体基板上の前記被加工膜上に前記導電性カーボン膜と透光性カーボン膜とを順次積層し、次いで、前記透光性カーボン膜上に中間層及びレジスト層を順次積層し、次いで、前記レジスト層をパターニングし、次いで、パターニング後の前記レジスト層をマスクにして前記中間層をパターニングし、次いで、パターニング後の前記中間層をマスクにして前記透光性カーボン膜及び導電性カーボン膜をパターニングすることによって、前記ハードマスクを形成することが好ましい。
【００１２】
さらに、本発明の半導体装置の製造方法においては、前記導電性カーボン膜の膜厚が２００ｎｍ以下であることが好ましい。
更にまた、本発明の半導体装置の製造方法においては、前記導電性カーボン膜及び前記透光性カーボン膜をプラズマ励起ＣＶＤ法で形成すると共に、前記導電性カーボン膜の成膜温度を５００℃以上とし、前記透光性カーボン膜の成膜温度を３５０℃以上４００℃以下とすることが好ましい。
【００１３】
次に、本発明のハードマスクは、半導体デバイスが形成された半導体基板上に被加工膜を形成し、この被加工膜をパターニングする際に用いるハードマスクであって、前記被加工膜上に第１および第２のカーボン膜を順次積層して形成したカーボン積層膜からなり、前記カーボン積層膜は可視光を透過することができ、前記第１のカーボン膜の電気抵抗率が前記第２のカーボン膜の電気抵抗率よりも低いことを特徴とする。
また、本発明のハードマスクは、カーボン膜中にカーボン二重結合を含有する割合が、前記第１のカーボン膜の方が前記第２のカーボン膜よりも多いことが好ましい。
【発明の効果】
【００１４】
本発明によれば、導電性カーボン膜を形成することによって、ハードマスク及び半導体基板のチャージアップを防止し、これにより半導体基板上の半導体デバイスにおける絶縁破壊を防止できる。また、透光性カーボン膜を形成することによって、ハードマスクの下にアライメントマークが形成された場合でも、ハードマスクを介して可視光によってアライメントマークを検出することができ、ハードマスクをパターニングする際の露光時のアライメント作業を容易に行うことができる。更に、ハードマスクがカーボン膜から構成されるので、アッシャブルハードマスクとして用いることができる。
また、ハードマスクと中間層とレジスト層とからなる多層マスク構造を採用することによって、高解像度のパターニングが可能になり、例えば高アスペクト比のコンタクトホールを容易に形成できる。
【００１５】
このように本発明によれば、アライメントマークの検出が可能であるとともに、チャージアップしにくいハードマスクおよびこのハードマスクを用いた半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態である半導体装置の製造方法およびハードマスクの一例について、具体的に説明する。なお、本発明はこれらの実施形態にのみ限定されるものではない。
【００１７】
図１〜図６は、本発明の実施形態に係る半導体装置の製造方法を示す工程断面図であって、半導体装置のコンタクトホールの形成工程の一例を示す工程断面図である。
以下、前記製造工程を順に追って説明する。
【００１８】
（被加工膜の形成工程）
先ず、図１に示すように半導体デバイス（図示せず）が形成された半導体基板１０１上に加工対象となる被加工膜１０２を形成する。
なお、半導体デバイスとしては、ゲート絶縁膜及びゲート電極を有するＭＯＳトランジスタ、トレンチゲートトランジスタ、フィン型トランジスタ、容量電極間に絶縁薄膜を有するキャパシタなどを例示することができるが、本発明に係る半導体デバイスはこれらに限定されるものではない。
被加工膜１０２は例えばシリコン酸化膜（ＳｉＯ２）であり、ＰＥ−ＣＶＤ法やシリコン基板の表面を熱処理する等の公知の方法を用いて形成する。
なお、被加工膜１０２は、シリコン酸化膜（ＳｉＯ２）に限定されるものではなく、シリコン窒化膜（Ｓｉ３Ｎ４）や、それらの積層膜であってもよい。さらに、絶縁体などのチャージアップしやすい加工対象膜を被加工膜１０２として用いることができる。
【００１９】
（導電性カーボン膜の形成工程）
次に、被加工膜１０２の上に、ハードマスクとなる透明積層膜を構成する導電性カーボン膜１０３を形成する。導電性カーボン膜１０３は、ＰＥ−ＣＶＤ装置（例えば、アプライドマテリアル社製、ＰｒｏｄｕｃｔｏｒＳＥ）を用い、例えば、ＡＰＦ（Advanced patterning film）と呼ばれる高温条件（ウェハを載せるサセプタのヒータ設定温度５５０℃）で形成できる。
ＰＥ−ＣＶＤ装置を用いた導電性カーボン膜１０３の成膜は、例えば、以下の条件を適用することができる。原料ガスとしては、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、アセチレン（Ｃ２Ｈ２）、プロピレン（Ｃ３Ｈ６）、プロピン（Ｃ３Ｈ４）などの炭化水素化合物ガス、及びこれらの混合物を用いることができ、特にメタンを用いることができる。また、キャリアガスとしては、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）などの不活性ガスを用いることができる。また、原料ガスの流量は、約５０ｓｃｃｍ〜約５００ｓｃｃｍを、キャリアガスの流量は、約２５ｓｃｃｍ〜約１５０ｓｃｃｍを用いることができる。
【００２０】
チャンバ圧力は、１ｔｏｒｒ〜１０ｔｏｒｒ（１３３Ｐａ〜１３３３Ｐａ）の範囲に設定し、好ましくは３ｔｏｒｒ〜７ｔｏｒｒ（４００Ｐａ〜９３３Ｐａ）の範囲に設定する。また、高周波出力は、０．５Ｗ／ｃｍ２〜３．５Ｗ／ｃｍ２の範囲に設定し、好ましくは２．０Ｗ／ｃｍ２〜２．５Ｗ／ｃｍ２の範囲に設定する。低周波出力は、０．５Ｗ／ｃｍ２〜２．０Ｗ／ｃｍ２の範囲に設定し、好ましくは１．０Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２の範囲に設定する。
なお、ＰＥ−ＣＶＤの成膜温度は、５００℃以上であることが好ましい。成膜温度は高ければ高い程よいが、成膜装置の制約上、成膜温度の上限は例えば、５５０℃程度に設定される。成膜温度が５００℃以上であると、カーボン（炭素）の二重結合を比較的多く含む膜を成膜することができ、導電性を高められる。カーボンの二重結合を比較的多く含む膜は、光学的な吸収率は高いが、導電性を有するため、好ましい。
【００２１】
また、導電性カーボン膜１０３の膜厚は、２００ｎｍ以下とすることが好ましく、１００ｎｍ以下とすることがより好ましい。カーボンの二重結合を比較的多く含む膜は、可視光領域の波長（約３８０〜７８０ｎｍ）の吸収係数が０．５以上と高いため、膜厚が２００ｎｍを超えると、後述するハードマスク１１０の下に形成したアライメントマークの検出が困難になり、好ましくない。一方、膜厚が２００ｎｍ以下であると、アライメントマークの検出に十分な可視光を透過することが可能であるため、好ましい。
なお、成膜された導電性カーボン膜１０３の四端子法による抵抗率は、たとえば、０．７Ω・ｃｍ程度となる。この程度の抵抗率であれば、透光性カーボン膜１０４の形成時に生じるウェハ表面のチャージアップを均一化でき、既に形成されているトランジスタ等のゲート絶縁膜破壊を抑制することができるため好ましい。
【００２２】
（透光性カーボン膜形成工程）
次に、導電性カーボン膜１０３の上に、ハードマスクとなる透明積層膜を構成する透光性カーボン膜１０４を形成する。透光性カーボン膜１０４は、導電性カーボン膜と同様に、ＰＥ−ＣＶＤ装置（例えば、アプライドマテリアル社製、ＰｒｏｄｕｃｔｏｒＳＥ）を用い、例えば、ＡＰＦｅ（Advanced patterning film enhanced）と呼ばれる低温条件（ウェハを載せるサセプタのヒータ設定温度３５０℃乃至４００℃）で形成することができる。
ＰＥ−ＣＶＤ装置を用いた透光性カーボン膜１０４は、成膜温度を除いて、導電性カーボン膜１０３とほぼ同様の条件を使用することができる。
【００２３】
透光性カーボン膜１０４を成膜する際の成膜温度は、３５０℃以上、４００℃以下が好ましい。成膜温度が３５０℃未満であると、カーボン膜を形成できないために好ましくなく、４５０℃を越えると、カーボンの二重結合を比較的多く含み、可視光領域の波長の吸収率が高い膜が形成されるために好ましくない。一方、成膜温度が上記の範囲であればカーボンの二重結合の割合が比較的少ない膜を成膜することができる。カーボンの二重結合の割合が比較的少ない膜は、約３８０〜７８０ｎｍである可視光領域の波長の光学的な吸収率が低く、可視光透明であるため、好ましい。
また、透光性カーボン膜１０４は可視光透明であり、露光の際のアライメントに影響を与えることが無いため、透光性カーボン膜１０４の膜厚は、被加工膜１０２のドライエッチングに際して十分な耐性を有する厚さに設定すればよい。本実施形態においては２００ｎｍ程度の膜厚の透過性カーボン膜１０４を形成したものとする。なお、成膜された透光性カーボン膜１０４の四端子法による抵抗率は測定不能であり、このことから透光性カーボン膜１０４は、導電性カーボン膜１０３に比べて抵抗率が極めて高い絶縁膜であるといえる。
【００２４】
（中間層形成工程）
次に、透光性カーボン膜１０４の上に、中間層１０５を形成する。中間層１０５は、ＰＥ−ＣＶＤ装置を用いて、シリコン酸化膜（ＳｉＯ２）等の無機系の膜を、２０〜９０ｎｍの膜厚となるように形成する。後述するレジスト層形成工程において、リソグラフィー工程での反射防止を目的として、この中間層１０５に光学的な吸収を持たせたい場合は、カーボンや窒素を導入して、炭素含有シリコン酸化膜（ＳｉＯＣ）や酸化窒化シリコン膜（ＳｉＯＮ）を中間層１０５として形成する。また中間層１０５としては、は、ＳｉＯＣ膜やＳｉＯＮ膜とシリコン酸化膜との積層膜などを用いてもよい。
また、後述するレジスト層１０６が化学増感型のフォトレジストであり、酸の失活が問題になるような場合では、中間層１０５に炭素含有シリコン酸化膜（ＳｉＯＣ）などを用いてもよい。
【００２５】
（レジスト層形成工程）
次に、中間層１０５の上に膜厚２００ｎｍとなるようにフォトレジストを塗布して、レジスト層１０６を形成する。その後、図２に示すように、レジスト層１０６を露光、現像して、レジスト層１０６に開口パターン１１１を形成する。なお、本実施形態では、導電性カーボン膜１０３が可視光の透過を妨げない程度に薄く形成されているので、レジスト層１０６の露光に際してアライメントマークの検出を容易に行うことができる。
【００２６】
（中間層マスク形成工程）
次に、図３に示すように、パターニング後のレジスト層１０６をマスクとして、中間層１０５を公知の方法によってドライエッチングすることにより、レジスト層１０６と中間層１０５とを貫通する開口パターン１１２を形成する。
【００２７】
（ハードマスク形成工程）
次に、図４に示すように、パターニング後の中間層１０５をマスクとして、透光性カーボン膜１０４および導電性カーボン膜１０３を公知の方法によってドライエッチングすることにより、開口パターン１１３を有するハードマスク１１０を形成する。ハードマスク１１０は、導電性カーボン膜（第１のカーボン膜）１０３及び透光性カーボン膜（第２のカーボン膜）１０４からなるカーボン積層膜から構成され、可視光を透過することができる。また、第１のカーボン膜１０３の電気抵抗率は、第２のカーボン膜１０４の電気抵抗率よりも低い。さらに、第１のカーボン膜１０３のカーボン二重結合を含有する割合は、第２のカーボン膜１０４のカーボン二重結合を含有する割合よりも多い。
尚、レジスト層１０６は透光性カーボン膜１０４および導電性カーボン膜１０３よりもエッチングレートが高いため、ハードマスク１１０を形成している際に、同時にエッチング除去される。このため、レジスト層１０６の除去工程を別途設ける必要はない。
【００２８】
（被加工膜パターニング工程）
次に、図５に示すように、ハードマスク１１０をマスクにして、被加工膜１０２を公知の方法を用いてドライエッチングして、コンタクトホール１２０を形成する。
被加工膜のパターニングは、コンタクトホールの形成を目的とするものに限らず、例えば導電膜上に絶縁膜を設けた積層構造の配線の形成などを目的とするものが挙げられる。
尚、ハードマスク１１０のエッチングマスクとして用いられた、パターニング後の中間層１０５は、被加工膜１０２（例えばシリコン酸化膜）を加工している際に、同時にエッチング除去されるため、中間層１０５の除去工程を別に設ける必要はない。
【００２９】
最後に、加工対象である被加工膜１０２のエッチングが完了後、アッシング処理を行い、ハードマスク１１０を除去して被加工膜１０２の加工が完了する。
アッシング処理は具体的には、プラズマアッシング装置を用いることが可能である。また、アッシング用の反応ガスとしては、酸素もしくは酸素を含有するガスを用いることが好ましい。さらには、アッシング用の反応ガスとして、カーボン膜と反応し、揮発性の酸化炭素、窒化炭素、水素化炭素等を生成しうるガスを用いることもできる。
酸素プラズマ等を用いたアッシングではシリコン酸化膜等はエッチングされないため、加工対象の被加工膜１０２にダメージを与えることなく、ハードマスク１１０を構成する導電性カーボン膜１０３および透光性カーボン膜１０４を選択的に除去することができる。
【００３０】
以上説明したように、導電性カーボン膜１０３を成膜温度５００℃以上で形成することで、カーボンの二重結合を比較的多く含む膜を形成することができる。これによって、光学的な吸収率は高いが、導電性を有するカーボン膜を形成することができる。
また、透光性カーボン膜１０４を成膜温度３５０℃以上４００℃以下で形成することで、カーボンの二重結合の割合が比較的少ない膜を形成することができる。これによって、可視光透明なカーボン膜を形成することができる。
【００３１】
さらに、本実施形態の半導体装置の製造方法によれば、導電性カーボン膜を形成することによって、半導体基板のチャージアップを防止し、これにより半導体基板上の半導体デバイスの絶縁破壊を防止できる。
すなわち、ハードマスクを形成する際に、導電性カーボン膜１０３を被加工膜１０２上に形成してから絶縁性の透光性カーボン膜１０４を形成することで、透光性カーボン膜１０４の形成時における被加工膜１０２のチャージアップが導電性カーボン膜１０３によって抑制され、これによりウェハの面内におけるチャージアップが均一化され、ウェハ面内で電位差が生じることがなく、これにより半導体基板上の半導体デバイスの絶縁破壊を防止できる。
また、露光時のアライメントにおいて光学的に邪魔にならない程度の薄い膜厚に形成した導電性カーボン膜と、可視光透明な透光性カーボン膜からなる透明積層膜によってハードマスクを構成したことによって、ドライエッチングに際してのハードマスクの耐性を低下させず、チャージアップを抑制し、かつ露光時のアライメント精度の悪化を防止できる。
更に、ハードマスクがカーボン膜から構成されるので、アッシャブルハードマスクとして用いることができる。
また、ハードマスクと中間層とレジスト層とからなる多層マスク構造を採用することによって、高解像度のパターニングが可能になり、例えば高アスペクト比のコンタクトホールを容易に形成できる。
【実施例】
【００３２】
以下、実施例により本発明をより詳細に説明する。本実施例では、コンタクトホールの開孔を例に説明する。
【００３３】
＜実施例１＞
実施例１のコンタクトホールを有する半導体装置を以下のようにして製造した。
先ず、膜厚４ｎｍのシリコン酸化膜からなるゲート絶縁膜を備えたＭＯＳトランジスタが形成された半導体基板上に、加工対象となる被加工膜として、層間絶縁膜となるシリコン酸化膜を形成した。
次に、シリコン酸化膜の上に導電性カーボン膜を形成した。成膜は、ＰＥ−ＣＶＤ装置として、アプライドマテリアルズ製のＰｒｏｄｕｃｅｒＳＥを用いた。原料ガスは、メタン（ＣＨ４）を使用し、ＡＰＦ（Ａｄｖａｎｃｅｄ  ｐａｔｔｅｒｎｉｎｇ  ｆｉｌｍ）と呼ばれる高温条件（ウェハを載せるサセプタのヒータ設定温度５５０℃）で、膜厚１００ｎｍとなるように成膜した。
この導電性カーボン膜の抵抗率を四端子法で測定したところ、抵抗率は０．７Ω・ｃｍであった。
【００３４】
次に透光性カーボン膜を形成した。成膜には、上記と同じＰＥ−ＣＶＤ装置を用いた。原料ガスは、メタン（ＣＨ４）を使用し、ＡＰＦｅ（Ａｄｖａｎｃｅｄ  ｐａｔｔｅｒｎｉｎｇ  ｆｉｌｍ  ｅｎｈａｎｃｅｄ）と呼ばれる低温条件（ウェハを載せるサセプタのヒータ設定温３５０〜４００℃）で、膜厚２００ｎｍとなるように成膜した。
成膜されたカーボン膜はほぼ絶縁体であり、抵抗率については四端子法では測定不能であった。また、吸収係数はおよそ０．１であった。
【００３５】
次に、透光性カーボン膜の上に、前記ＰＥ−ＣＶＤ装置を用いて、中間層としてシリコン酸化膜を膜厚２０〜９０ｎｍとなるように形成した。さらに、中間層の上にレジスト層を２００ｎｍ形成し、露光、現像して、レジスト層のパターンを形成した。
次に、形成されたレジスト層をマスクに中間層をパターニングした。さらにパターニングされた中間層をマスクにして透光性カーボン膜および導電性カーボン膜をエッチングし、ハードマスクを形成した。更にまた、ハードマスクをマスクにして、被加工膜をエッチングしてコンタクトホールを形成した。
最後に、酸素プラズマ装置を用いてアッシング処理し、ハードマスクを除去することによって、層間絶縁膜にコンタクトホールを設けた。
【００３６】
＜比較例１＞
比較例１のコンタクトホールを有する半導体装置を以下のようにして製造した。
実施例１と相違する点は、導電性カーボン膜を形成することなく、層間絶縁膜となるシリコン酸化膜の上に透光性カーボン膜を膜厚３００ｎｍとなるように成膜した点、および、被加工膜のパターニングに際して、透光性カーボン膜単層のハードマスクを用いた点である。
それ以外は、実施例１と同じ条件で、層間絶縁膜にコンタクトホールを設けた。
【００３７】
＜比較評価＞
上記のように、２層構造のハードマスクを用いてコンタクトホールを形成した場合（実施例１）と、従来の透明カーボン膜単層のハードマスクを用いてコンタクトホールを形成した場合（比較例１）とについて、ＭＯＳトランジスタのゲート絶縁膜に対するチャージアップの影響について比較評価を行った。比較評価は、比較例１の場合と実施例１との場合で、コンタクトホール形成前後におけるＭＯＳトランジスタの良品率（歩留）の調査を実施した。
その結果、比較例１では、チャージアップによってゲート絶縁膜が絶縁破壊され、６％ほど歩留を悪化させたが、実施例１では、カーボン膜成膜工程によるゲート絶縁膜の絶縁破壊は、ほぼ完全に抑制出来た。
また、実施例１および比較例１のいずれの場合においても、フォトレジストのアライメント時に、アライメントマークが検出できないという問題は発生しなかった。
【産業上の利用可能性】
【００３８】
本発明の活用例として、絶縁体などのチャージアップしやすい加工対象膜上にカーボン膜をハードマスクとしてパターン形成する場合全般に用いることができる。
本発明は、ＤＲＡＭ等のメモリーデバイスやパワーＭＯＳ等を有する半導体装置の製造産業、および前記半導体装置を用いる電子情報産業等において産業上の利用可能性がある。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図２】本発明の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図３】本発明の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図４】本発明の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図５】本発明の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図６】本発明の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図７】従来の半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図８】従来の半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図９】従来の半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図１０】従来の半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図１１】従来の半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【図１２】従来の半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。
【符号の説明】
【００４０】
１０１、２０１・・・半導体基板、１０２、２０２・・・被加工膜、１０３・・・導電性カーボン膜（第１のカーボン膜）、１０４・・・透光性カーボン膜（第２のカーボン膜）、１０５、２０５・・・中間層、１０６、２０６・・・レジスト層、１１０・・・ハードマスク、２０３・・・カーボン膜
【図１】
2009059804.tif 000003
【図２】
2009059804.tif 000004
【図３】
2009059804.tif 000005
【図４】
2009059804.tif 000006
【図５】
2009059804.tif 000007
【図６】
2009059804.tif 000008
【図７】
2009059804.tif 000009
【図８】
2009059804.tif 000010
【図９】
2009059804.tif 000011
【図１０】
2009059804.tif 000012
【図１１】
2009059804.tif 000013
【図１２】
2009059804.tif 000014