(57)【要約】【課題】更なるノイズ低減などの高性能化および高機能化を実現しつつ、同時に高機能化による機能増加によっても機能端子の増加を抑制することができ、装置全体の小型化を実現することができるスイッチング制御装置及びそれに用いる半導体装置を提供する。【解決手段】スイッチング電源において、フォトカプラ７の発光部７−１、受光部７−２を介した出力電圧検出回路６からのフィードバック信号と、トランス１の３次巻線１−３の出力電圧信号ＶＡを合成し、制御回路５のＦＢ端子に入力する。【選択図】図１
2009148012.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をオン／オフするスイッチング素子と、
複数の異なる入力信号から合成信号を生成する合成信号生成回路と、
前記スイッチング素子のオン／オフ動作を前記合成信号生成回路からの合成信号により制御する制御回路とを含む
ことを特徴とするスイッチング制御装置。
【請求項２】
直流電圧が入力される入力端子と、
前記入力端子に１次巻線の一端が接続され他端がスイッチング素子の高電位側端子に接続され、２次巻線が整流・平滑回路を介して出力電圧検出回路に接続され、前記出力電圧検出回路の出力端子が接続されて合成信号を生成する合成信号生成回路に３次巻線が接続されたトランスと、
前記スイッチング素子の前記直流電圧に対するオン／オフ動作を前記合成信号生成回路からの合成信号により制御する制御回路とを含む
ことを特徴とするスイッチング制御装置。
【請求項３】
前記合成信号生成回路は、
複数の異なる入力信号から前記スイッチング素子のオン期間とオフ期間のそれぞれの期間を利用して、それぞれの信号が干渉しない合成信号を生成し、
前記制御回路は、
前記合成信号生成回路からの合成信号に対して前記スイッチング素子のオン期間とオフ期間のそれぞれの期間で処理し、その処理信号に基づいて前記スイッチング素子のオン／オフ動作を制御する
ことを特徴とする請求項１または請求項２に記載のスイッチング制御装置。
【請求項４】
前記合成信号生成回路は、少なくともダイオードを含む
ことを特徴とする請求項３に記載のスイッチング制御装置。
【請求項５】
前記合成信号生成回路は、少なくともダイオードとショットキーダイオードを含む
ことを特徴とする請求項３に記載のスイッチング制御装置。
【請求項６】
前記合成信号生成回路は、少なくともダイオードとショットキーダイオードとフォトカプラを含む
ことを特徴とする請求項３に記載のスイッチング制御装置。
【請求項７】
前記制御回路は、
前記合成信号生成回路からの合成信号に基づいて、
前記スイッチング素子のオン期間には、前記出力電圧検出回路からの出力信号により前記スイッチング素子に流れる電流を調整し、
前記スイッチング素子のオフ期間には、前記トランスの３次巻線からの出力信号により前記スイッチング素子のターンオンのタイミングを調整するように、
前記スイッチング素子のオン／オフ動作を制御する
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング制御装置。
【請求項８】
前記制御回路は、
前記合成信号生成回路からの合成信号に基づいて、
前記スイッチング素子のオン期間には、前記出力電圧検出回路からの出力信号により前記スイッチング素子に流れる電流を調整し、
前記スイッチング素子のオフ期間には、前記スイッチングのタイミングを生成する発振器からの基準信号と前記トランスの３次巻線からの出力信号とにより前記スイッチング素子のターンオンのタイミングを調整するように、
前記スイッチング素子のオン／オフ動作を制御する
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング制御装置。
【請求項９】
前記制御回路は、
前記スイッチング素子に流れる電流を検出し且つ検出電流の最大値を設定する過電流検出回路と、
前記スイッチング素子に流れる電流が前記過電流検出回路の検出電流最大値となった検出回数により前記出力端子の過負荷状態を検出する過負荷検出回路とを有する
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング制御装置。
【請求項１０】
前記制御回路は、
前記スイッチング素子のオン期間における前記合成信号生成回路からの合成信号により前記出力端子の無負荷又は軽負荷状態を検出し、前記スイッチング素子の発振状態を調整する調整回路を有する
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング制御装置。
【請求項１１】
前記調整回路は、前記スイッチング素子の発振周波数を変える
ことを特徴とする請求項１０に記載のスイッチング制御装置。
【請求項１２】
前記調整回路は、前記スイッチング素子のオン／オフ制御を停止又は休止させる
ことを特徴とする請求項１０に記載のスイッチング制御装置。
【請求項１３】
前記発振器は、
前記スイッチング素子のオン期間における前記合成信号生成回路からの合成信号に基づいて変化する三角波を前記基準信号とする
ことを特徴とする請求項１から請求項３のいずれかに記載のスイッチング制御装置。
【請求項１４】
請求項１から請求項１３のいずれかに記載のスイッチング制御装置において、
前記スイッチング素子及び前記制御回路を、同一の半導体基板上に集積回路として形成、又は同一パッケージに組み込んで形成し、少なくとも４つ以上の端子を設けた
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばスイッチング方式の電源装置におけるスイッチングを制御するスイッチング制御装置及びそれに用いる半導体装置に関するものである。
【背景技術】
【０００２】
上記のような従来のスイッチング制御装置について、図面を用いて以下に説明する。
図２４は従来のスイッチング制御装置（例えば、特許文献１を参照）の構成を示す回路図であり、図２５は図２４のスイッチング制御装置における動作を示す波形図である。
【０００３】
図２４において、１０１、１０２は交流電源入力端子、１０３は整流平滑回路、１０４、１０５は直流電源入力端子、１０６はスイッチング素子、１０７はコンデンサ、１０８は起動抵抗、１０９は１次巻線、１１０は２次巻線、１１１はトランス、１１２は整流平滑回路、１１３はダイオード、１１４はコンデンサ、１１５、１１６は出力端子、１１７は負荷、１１８は出力直流電圧検出回路、１１９は補助巻線、１２０はリンギング発生回路、１２１はダイオード、１２２は抵抗、１２３はコンデンサ、１２４は抵抗、１２５は出力平滑回路、１２６はコンデンサ、１２７はダイオード、１２８は制御回路、１２９はコンパレータ、１３０は基準電圧、１３１はコンパレータ回路、１３２はＯＮ期間制御回路、１３３はボトムカウンタ回路、１３４は遅延回路、１３５はパルス制御回路、１３６はドライブ回路、１３７はＯＲ回路、１３８、１３９、１４０はインバータである。
【０００４】
上記の構成要素からなるスイッチング制御装置では、図２４および図２５に示すように、スイッチング素子１０６のＶ１電圧が低い状態を検出してスイッチング素子をターンオンさせる。また、出力端子１１５、１１６間の電圧は、整流平滑回路１１２の出力電圧を出力直流電圧検出回路１１８により制御回路１２８へフィードバックしている。
【０００５】
以上のようなスイッチング制御装置において、スイッチング素子１０６のＶ１電圧が低い状態を検出してスイッチング素子をターンオンさせることにより、スイッチングによる電力損失の低減効果および発生ノイズの低減効果を得るようにしている。
【特許文献１】特開２００３−１８９６１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような出力直流電圧検出回路１１８を有する従来のスイッチング制御装置においては、以下のような問題がある。
（１）一般的に、スイッチング電源の省エネや低ノイズ化等の特性を向上させるに当たり、制御回路の高機能化を図る場合、その機能毎に、半導体装置からなる制御回路に外部から信号を入力させる機能端子を追加する必要があり、高機能化と共に制御回路の機能端子が増大するため、生産者側から見た場合、制御回路の外部端子となる機能端子数の増加による半導体チップ面積増大が発生し、多ピン・大型半導体パッケージが必要となり、電源の小型化や低価格化の支障となるという問題がある。
【０００７】
例えば、図２４の従来のスイッチング制御装置における制御回路１２８では、出力直流電圧検出回路１１８からのフィードバック信号を入力するための入力端子だけでスイッチング素子１０６のスイッチング制御が可能であるが、スイッチング電源の省エネ化や低ノイズ化等の特性向上のために、スイッチング素子１０６をターンオンさせるタイミングをスイッチング素子１０６のＶ１電圧が比較的低い状態でさせたい場合、フィードバック信号入力端子とは別に、リンギング発生回路１２０からの信号を入力するための入力端子を設ける必要がある。
（２）また、従来のスイッチング制御装置では、出力の負荷状態が変化すると、スイッチング素子の発振周波数も変化するため、トランス１１１のサイズは大きくなり、スイッチング制御装置の更なる小型化の支障となり、使用されるセットが大型のもの、即ちほとんど高出力スイッチング制御装置向けとなり限定的となる。
【０００８】
上記の（１）（２）により、従来のスイッチング制御装置では、スイッチング制御装置の小型化と更なるノイズ低減を同時に実現することが困難である。
本発明は、上記従来の問題点を解決するもので、更なるノイズ低減などの高性能化および高機能化を実現しつつ、同時に高機能化による機能増加によっても機能端子の増加を抑制することができ、装置全体の小型化を実現することができるスイッチング制御装置及びそれに用いる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の請求項１に記載のスイッチング制御装置は、直流電圧をオン／オフするスイッチング素子と、複数の異なる入力信号から合成信号を生成する合成信号生成回路と、前記スイッチング素子のオン／オフ動作を前記合成信号生成回路からの合成信号により制御する制御回路とを含むことを特徴とする。
【００１０】
以上により、制御回路に入力される信号を合成することにより、入力信号数を削減することができるため、信号が入力される制御回路の外部端子数を低減させることができる。これにより、スイッチング制御装置のサイズや価格が上昇することなく、スイッチング制御装置の特性改善を図ることができる。
【００１１】
また、本発明の請求項２に記載のスイッチング制御装置は、直流電圧が入力される入力端子と、前記入力端子に１次巻線の一端が接続され他端がスイッチング素子の高電位側端子に接続され、２次巻線が整流・平滑回路を介して出力電圧検出回路に接続され、前記出力電圧検出回路の出力端子が接続されて合成信号を生成する合成信号生成回路に３次巻線が接続されたトランスと、前記スイッチング素子の前記直流電圧に対するオン／オフ動作を前記合成信号生成回路からの合成信号により制御する制御回路とを含むことを特徴とする。
【００１２】
以上により、制御回路に入力される信号を合成することにより、入力信号数を削減することができるため、信号が入力される制御回路の外部端子数を低減させることができる。これにより、スイッチング制御装置のサイズや価格が上昇することなく、スイッチング制御装置の特性改善を図ることができる。
【００１３】
また、本発明の請求項３に記載のスイッチング制御装置は、請求項１または請求項２に記載のスイッチング制御装置であって、前記合成信号生成回路は、複数の異なる入力信号から前記スイッチング素子のオン期間とオフ期間のそれぞれの期間を利用して、それぞれの信号が干渉しない合成信号を生成し、前記制御回路は、前記合成信号生成回路からの合成信号に対して前記スイッチング素子のオン期間とオフ期間のそれぞれの期間で処理し、その処理信号に基づいて前記スイッチング素子のオン／オフ動作を制御することを特徴とする。
【００１４】
これにより、制御回路によるスイッチング素子の安定したオン／オフ動作を実現することができる。
また、本発明の請求項４に記載のスイッチング制御装置は、請求項３に記載のスイッチング制御装置であって、前記合成信号生成回路は、少なくともダイオードを含むことを特徴とする。
【００１５】
また、本発明の請求項５に記載のスイッチング制御装置は、請求項３に記載のスイッチング制御装置であって、前記合成信号生成回路は、少なくともダイオードとショットキーダイオードを含むことを特徴とする。
【００１６】
また、本発明の請求項６に記載のスイッチング制御装置は、請求項３に記載のスイッチング制御装置であって、前記合成信号生成回路は、少なくともダイオードとショットキーダイオードとフォトカプラを含むことを特徴とする。
【００１７】
また、本発明の請求項７に記載のスイッチング制御装置は、請求項１から請求項３のいずれかに記載のスイッチング制御装置であって、前記制御回路は、前記合成信号生成回路からの合成信号に基づいて、前記スイッチング素子のオン期間には、前記出力電圧検出回路からの出力信号により前記スイッチング素子に流れる電流を調整し、前記スイッチング素子のオフ期間には、前記トランスの３次巻線からの出力信号により前記スイッチング素子のターンオンのタイミングを調整するように、前記スイッチング素子のオン／オフ動作を制御することを特徴とする。
【００１８】
これにより、毎回のスイッチング素子のターンオンタイミングを僅かづつずらすことが可能となり、スイッチング素子のスイッチング動作により発生するノイズレベルを低減させることができる。
【００１９】
また、本発明の請求項８に記載のスイッチング制御装置は、請求項１から請求項３のいずれかに記載のスイッチング制御装置であって、前記制御回路は、前記合成信号生成回路からの合成信号に基づいて、前記スイッチング素子のオン期間には、前記出力電圧検出回路からの出力信号により前記スイッチング素子に流れる電流を調整し、前記スイッチング素子のオフ期間には、前記スイッチングのタイミングを生成する発振器からの基準信号と前記トランスの３次巻線からの出力信号とにより前記スイッチング素子のターンオンのタイミングを調整するように、前記スイッチング素子のオン／オフ動作を制御することを特徴とする。
【００２０】
これにより、毎回のスイッチング素子のターンオンタイミングを更に僅かづつずらすことが可能となり、スイッチング素子のスイッチング動作により発生するノイズレベルを更に低減させることができる。
【００２１】
また、本発明の請求項９に記載のスイッチング制御装置は、請求項１から請求項３のいずれかに記載のスイッチング制御装置であって、前記制御回路は、前記スイッチング素子に流れる電流を検出し且つ検出電流の最大値を設定する過電流検出回路と、前記スイッチング素子に流れる電流が前記過電流検出回路の検出電流最大値となった検出回数により前記出力端子の過負荷状態を検出する過負荷検出回路とを有することを特徴とする。
【００２２】
これにより、制御回路の機能端子を増加させることなく、過負荷検出機能を追加することができ、スイッチング制御装置としての安全性を高めることができる。
また、本発明の請求項１０に記載のスイッチング制御装置は、請求項１から請求項３のいずれかに記載のスイッチング制御装置であって、前記制御回路は、前記スイッチング素子のオン期間における前記合成信号生成回路からの合成信号により前記出力端子の無負荷又は軽負荷状態を検出し、前記スイッチング素子の発振状態を調整する調整回路を有することを特徴とする。
【００２３】
これにより、スイッチング制御装置の待機状態での省エネを実現することができる。
また、本発明の請求項１１に記載のスイッチング制御装置は、請求項１０に記載のスイッチング制御装置であって、前記調整回路は、前記スイッチング素子の発振周波数を変えることを特徴とする。
【００２４】
これにより、スイッチング制御装置の待機状態での省エネを実現することができる。
また、本発明の請求項１２に記載のスイッチング制御装置は、請求項１０に記載のスイッチング制御装置であって、前記調整回路は、前記スイッチング素子のオン／オフ制御を停止又は休止させることを特徴とする。
【００２５】
これにより、スイッチング制御装置の待機状態での省エネを実現することができる。
また、本発明の請求項１３に記載のスイッチング制御装置は、請求項１から請求項３のいずれかに記載のスイッチング制御装置であって、前記発振器は、前記スイッチング素子のオン期間における前記合成信号生成回路からの合成信号に基づいて変化する三角波を前記基準信号とすることを特徴とする。
【００２６】
これにより、スイッチング素子のターンオンタイミングを僅かづつずらすことが可能となり、スイッチング素子のスイッチング動作により発生するノイズレベルを低減させることができる。
【００２７】
また、本発明の請求項１４に記載の半導体装置は、請求項１から請求項１３のいずれかに記載のスイッチング制御装置において、前記スイッチング素子及び前記制御回路を、同一の半導体基板上に集積回路として形成、又は同一パッケージに組み込んで形成し、少なくとも４つ以上の端子を設けたことを特徴とする。
【００２８】
これにより、安定したスイッチング制御装置動作と、スイッチング制御装置の小型化・低価格化を実現することができる。
【発明の効果】
【００２９】
以上のように本発明によれば、スイッチング素子のオン状態とオフ状態において、それぞれの状態で干渉しない別々の信号を有する合成信号を、スイッチングを制御するための制御信号として、１つの機能端子に入力させることができる。
【００３０】
そのため、更なるノイズ低減などの高性能化および高機能化を実現しつつ、同時に高機能化による機能増加によっても機能端子の増加を抑制することができ、装置全体の小型化を実現することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を示すスイッチング制御装置及びそれに用いる半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング制御装置及びそれに用いる半導体装置を説明する。
【００３２】
図１は本実施の形態１のスイッチング制御装置を表し、図２は本実施の形態１のスイッチング制御装置の各点の波形を表す。図３は、スイッチング素子２に良好な内蔵ダイオード耐量性を有するスイッチング素子を使用した場合の本実施の形態１のスイッチング制御装置の各点の波形を表す。
【００３３】
図１中のＩＮＰＵＴ−ＮＴＲＬ間には、ＡＣ電源を整流・平滑された電圧又は直流電圧を入力する。ＩＮＰＵＴ−ＮＴＲＬ間には、トランス１の１次巻線１−１とスイッチング素子２が接続されている。トランス１の２次巻線１−２には整流・平滑回路３が、トランス１の３次巻線１−３には合成信号生成回路４がそれぞれ接続されている。
【００３４】
スイッチング素子２のオン／オフ制御は制御回路５により制御され、合成信号生成回路４の出力信号をＦＢ端子より入力することで、スイッチング制御装置として安定に制御させる。
【００３５】
合成信号生成回路４では、図２及び図３に示すように、出力電圧検出回路６から制御回路５のＦＢ端子へのフォトカプラ７（発光部：７−１、受光部：７−２）を介した出力信号伝達だけでなく、トランス１の３次巻線１−３の巻線電圧（フォワード接続）がＦＢ端子電圧よりも低い期間（即ち、スイッチング素子２のオフ期間）では、制御回路５のＦＢ端子とトランス１の３次巻線１−３の間にダイオード８を接続されていることで、図２及び図３のようなトランスの３次巻線１−３の電圧変動に比例した波形となる。
【００３６】
ここで、図１に示すように、ＦＢ端子にはショットキーダイオード９が接続されていることで、ＦＢ端子電圧がマイナス方向（例えば、−０．５Ｖ以下）に振れることがないようにクランプしている。そして、コンデンサ１０は、スイッチング素子２のターンオンのタイミングを調整するためのもので、スイッチング損失を低減させたい場合、ＤＲＡＩＮ端子電圧ＶＤが極力ボトム電圧となるときにスイッチング素子２をターンオンさせるように定数を設定する。
【００３７】
ここで、スイッチング素子２に良好な内蔵ダイオード耐量性を有するスイッチング素子を使用した場合、図３に示すように、スイッチング素子２のＤＲＡＩＮ端子電圧ＶＤをマイナス電圧にすることが可能となるため、コンデンサ１０によるスイッチング素子２のターンオンのタイミング調整をする必要がなくなるため、コンデンサ１０は不要である。また、トランス１の３次巻線１−３には、ダイオード１１とコンデンサ１２が接続され、コンデンサ１２の両端電圧を制御回路５のＢＹ端子電圧（電源電圧）としている。
【００３８】
１３は、スイッチング素子２と制御回路５は少なくとも１つ以上のチップから構成される半導体装置（例えば、スイッチング素子２と制御回路５がそれぞれ別々の半導体チップから構成される、又は、同一の半導体基板上に掲載され、後述する全ての実施の形態の半導体装置も同様である）を表す。出力端子ＯＵＴＰＵＴには負荷１４が、トランス１の１次巻線にはスナバ回路１５が接続されている。
【００３９】
図１の半導体装置１３に、図４で示す実施の形態の半導体装置の構成例１を使用した場合について、図５と図６を用いて説明する。ここで、図５は、図２の各点での電圧波形と図４の制御回路５内部の各点の電圧波形を表す。そして、図６は、図４に示す実施の形態の半導体装置の構成例１を使用した場合の出力負荷１４の負荷状態変化に対するＤＲＡＩＮ端子電流波形ＩＤとスイッチング制御状態を表し、ＩＤＭＡＸは過電流検出回路２３による過電流検出レベルの最大値（即ち、スイッチング素子２に流れる最大電流値）を表す。
【００４０】
制御回路５のＦＢ端子に入力された電圧信号ＶＦＢは、スイッチング素子２のオン期間において、フォトカプラ７によるフィードバック信号のみに影響されるため、通常の出力電圧検出回路６の出力信号による制御回路５によるスイッチング素子２のスイッチング制御となる。スイッチング素子２のオフ期間では、クロック信号生成回路２６に入力されて信号Ａ（波形：図５参照）を出力する（ここで、信号Ａを、ＤＲＡＩＮ端子電圧ＶＤが極力ボトム電圧となるように調整すると、スイッチング損失を低減したスイッチングが可能となる）。
【００４１】
このとき、整流・平滑回路３のダイオード導通期間の長さがスイッチング素子２のスイッチング動作毎のオフ期間毎に僅かずつ変化するために、三角波信号に対する信号Ａの発生するタイミングはスイッチング素子２のスイッチング動作毎に変化する。この信号Ａは、発振器１８の三角波に連動したフィルタ回路２７によりフィルタリングされ、発振器１８のＣＬＯＣＫ信号と合成させて、信号Ｂとなる。
【００４２】
スイッチング素子２のターンオンは信号Ｂにより成され、信号Ａが発生する場合（例えば、非連続モード）、スイッチング素子２のターンオンは信号Ａに依存し、信号Ａが発生しない場合（例えば連続モード）、スイッチング素子２のターンオンはＣＬＯＣＫ信号に依存する。
【００４３】
従って、スイッチング素子２の発振周波数は、図６に示すように、発振器１８のＣＬＯＣＫ信号による発振周波数に、フィルタ回路２７によりフィルタリングされた信号Ａによる発振周波数のゆらぎを有することとなり、制御回路５内部にジッター発生回路を使用しないで、ジッター効果を得ることができる。
【００４４】
更に、信号Ａをスイッチング素子２のＤＲＡＩＮ端子電圧ＶＤがボトムとなるように設定すれば、ボトムオン制御も可能となり、スイッチング損失の低減効果も同時に得ることができる。
【００４５】
以上より、本実施の形態１のスイッチング制御装置の出力電圧ＶＯＵＴとドレイン電流ＩＤの関係は図６のようになる。このような実施の形態の半導体装置の構成例１を本実施の形態１のスイッチング制御装置に使用した場合、以下のような効果がある。
【００４６】
合成信号生成回路４を用いることにより、１つの機能端子（ここでは、ＦＢ端子）で、通常のフィードバック信号によるスイッチング制御、ジッター効果、及びスイッチング損失低減のためのボトムオン制御が同時に実現可能となる。これにより、制御回路５の機能端子を増加させる必要がないため、制御回路規模およびサイズの増大や、スイッチング制御装置の小型化への支障は軽減される。
【００４７】
更に、スイッチング素子２の発振周波数は、出力の負荷状態に関係なく、有る一定の幅を有した発振周波数となるため、トランスの小型化を実現することが可能となり、スイッチング制御装置の小型化を実現する。特に高出力スイッチング制御装置において効果的である。
【００４８】
更に、低出力スイッチング制御装置へも使用できるため、出力によって限定的とはならない。
そして、更に、低出力スイッチング制御装置に使用した場合、ノイズ対策も更に容易になり、スイッチング制御装置設計の容易化にもつながる。更に、半導体装置１３を１つの半導体パッケージで構成された形態（内部の半導体チップ数は不問）にすることで、スイッチング制御装置としての小型化を実現することができる。
【００４９】
更に、図７の実施の形態の半導体装置の構成例２に示すように、制御回路５内部に過負荷検出回路２８を設ける。図８は実施の形態の半導体装置の構成例２を本実施の形態１のスイッチング制御装置に使用した場合の過負荷検出回路２８による動作説明図である。ここで、図８は、あくまで過負荷検出回路２８内部の動作の一例である。
【００５０】
過負荷検出回路２８は、負荷１４の負荷状態が過負荷において、図８に示すように、過電流検出回路２３により、スイッチング素子２のオン期間のスイッチング素子２に流れる電流が検出レベル最大値ＩＤＭＡＸとなる検出回数がある規定回数以上となると、過負荷状態として検出することで、スイッチング素子２のスイッチング動作を停止、又は休止させる。
【００５１】
これにより、更に、以下のような効果を得ることができる。
機能ピンを追加することなく、更に、過負荷検出機能を実現することができる。
更に、図９の実施の形態の半導体装置の構成例３に示すように、制御回路５内部に間欠発振制御回路２９を設ける。図１０は、図９に示す実施の形態の半導体装置の構成例３を使用した場合の出力負荷１４の負荷状態変化に対するＤＲＡＩＮ端子電流波形ＩＤとスイッチング制御状態を表す。
【００５２】
間欠発振制御回路２９は、ＦＢ端子電圧ＶＦＢにより負荷１４の負荷状態を無負荷（又は軽負荷）状態と検出すると、スイッチング素子２のスイッチングを停止、又は休止する間欠発振で動作させる。これにより、更に、以下のような効果を得ることができる。
【００５３】
更に、無負荷又は軽負荷状態におけるスイッチング損失を低減し、更なる省エネ効果を得ることができる。
更に、図１１の実施の形態の半導体装置の構成例４に示すように、制御回路５内部に三角波周波数調整回路３３を設ける。図１２は実施の形態の半導体装置の構成例４を本実施の形態１のスイッチング制御装置に使用した場合の三角波周波数調整回路３３による動作説明図である。
【００５４】
スイッチング素子２の発振周波数は発振器１８のＣＬＯＣＫ信号で規定され、スイッチング素子２の最大オンデューティーは発振器１８のＭＡＸ  ＤＵＴＹ信号で規定されている。この発振器１８の２つの信号（ＣＬＯＣＫ信号、ＭＡＸ  ＤＵＴＹ信号）は、発振器１８内部の三角波により規定されている。
【００５５】
三角波周波数調整回路３３は、ＦＢ端子電圧ＶＦＢに連動して、この発振器１８内部の三角波の周波数を変化させることで、スイッチング素子２の発振周波数にゆらぎを発生させ、制御回路５内部にジッター発生回路を使用しないで、ジッター効果を得ることができる。これにより、更に、以下のような効果を得ることができる。
【００５６】
図４に示す実施の形態の半導体装置の構成例１のジッター効果は、非連続モードのみであるが、三角波周波数調整回路３３を追加することにより、非連続モードと連続モードの両モードでジッター効果を得ることが可能となる。これにより、更なるジッター効果による低ノイズ化が実現可能である。
【００５７】
更に、実施の形態の半導体装置の構成例１〜４では、過電流検出回路２３によるスイッチング素子２に流れる電流をスイッチング素子２のオン電圧で検出させる形態であったが、図１３の実施の形態の半導体装置の構成例５では、スイッチング素子２を大電流導通部２−１と低電流導通部２−２に分け、且つ、低電流導通部２−２には抵抗３４を接続することで、スイッチング素子２に流れる電流をセンス方式で検出させている。これにより、上記実施の形態の半導体装置の構成例４と同様の効果を得ることができる。
（実施の形態２）
本発明の実施の形態２のスイッチング制御装置及びそれに用いる半導体装置を説明する。
【００５８】
図１４は本実施の形態２のスイッチング制御装置を表し、図１に示す実施の形態１のスイッチング制御装置の合成信号生成回路４内部に２つの抵抗３５、３６が追加された点が異なるが、得られる効果は同じであるため、この２つの抵抗の追加による効果についてのみ説明する。
【００５９】
この２つの抵抗３５、３６を追加することにより、それらの抵抗値比を利用して、スイッチング素子２のオフ期間中においてトランス１の３次巻線１−３に発生するリンギング電圧波形の振幅を調整することができるため、以下の効果を得ることができる。
【００６０】
スイッチング素子２のオフ期間中における合成信号生成回路４によるＦＢ端子電圧ＶＦＢ波形の振幅を調整することが可能となる。
（実施の形態３）
本発明の実施の形態３のスイッチング制御装置及びそれに用いる半導体装置を説明する。
【００６１】
図１５は本実施の形態３のスイッチング制御装置を表し、制御回路５への電力供給がスイッチング素子２のＤＲＡＩＮ端子からではなく、入力端子ＩＮＰＵＴに接続されたＶＩＮ端子から行う点が異なるが、得られる効果は同じであるため、説明を割愛する。
【００６２】
図１６は、図１５の本実施の形態３のスイッチング制御装置に使用する実施の形態の半導体装置の構成例６を表し、図１１の実施の形態の半導体装置の構成例４と比較して、レギュレータ１６がスイッチング素子２のＤＲＡＩＮ端子ではなく、制御回路５のＶＩＮ端子に接続されている点が異なるが、動作、及び得られる効果は同じであるため、説明を割愛する。
【００６３】
更に、図１７は、図１５の本実施の形態３のスイッチング制御装置に使用する実施の形態の半導体装置の構成例７を表し、図１３の実施の形態の半導体装置の構成例５と比較して、レギュレータ１６がスイッチング素子２のＤＲＡＩＮ端子ではなく、制御回路５のＶＩＮ端子に接続されている点が異なるが、動作、及び得られる効果は同じであるため、説明を割愛する。
（実施の形態４）
本発明の実施の形態４のスイッチング制御装置及びそれに用いる半導体装置を説明する。
【００６４】
図１８は本実施の形態４のスイッチング制御装置を表し、図１９は本実施の形態４のスイッチング制御装置の各点の波形を表す。図２０は、スイッチング素子２に良好な内蔵ダイオード耐量性を有するスイッチング素子を使用した場合の本実施の形態４のスイッチング制御装置の各点の波形を表す。
【００６５】
図１８の本実施の形態４のスイッチング制御装置は、図１に示す実施の形態１のスイッチング制御装置と比較して、合成信号生成回路４のダイオード８の接続極性が異なり、且つトランス１の３次巻線１−３がフライバック接続であるという点が異なるため、合成信号生成回路４によるＦＢ端子電圧ＶＦＢは、図１９に示すようになる。
【００６６】
図２１は、実施の形態の半導体装置の構成例１〜５を図１８の本実施の形態４のスイッチング制御装置に使用した場合の各部における電圧波形を示す。ここで、実施の形態の半導体装置の構成例１〜５のクロック信号生成回路２６から出力される信号Ａは、スイッチング素子２のオフ期間において、ＦＢ端子電圧ＶＦＢの立下りにより生成される点が、図５の場合と異なる。それ以外は、スイッチング制御装置としての動作、及び得られる効果は同じであるため、説明を割愛する。
（実施の形態５）
本発明の実施の形態５のスイッチング制御装置及びそれに用いる半導体装置を説明する。
【００６７】
図２２は本実施の形態５のスイッチング制御装置を表し、図１８の実施の形態４のスイッチング制御装置の合成信号生成回路４内部に２つの抵抗３５、３６が追加された点が異なるが、得られる効果は同じであり、また、この２つの抵抗３５、３６の追加による効果は、図１４で示す実施の形態２のスイッチング制御装置と同じあるため、説明を割愛する。
（実施の形態６）
本発明の実施の形態６のスイッチング制御装置及びそれに用いる半導体装置を説明する。
【００６８】
図２３は本実施の形態６のスイッチング制御装置を表し、制御回路５への電力供給がスイッチング素子２のＤＲＡＩＮ端子からではなく、入力端子ＩＮＰＵＴに接続されたＶＩＮ端子から行う点が異なるが、得られる効果は同じであり、また、制御回路５への電力供給がＶＩＮ端子からとなることによることは、図１５で示す実施の形態３のスイッチング制御装置と同じであるため、説明を割愛する。
【産業上の利用可能性】
【００６９】
本発明のスイッチング制御装置及びそれに用いる半導体装置は、更なるノイズ低減などの高性能化および高機能化を実現しつつ、同時に高機能化による機能増加によっても機能端子の増加を抑制することができ、装置全体の小型化を実現することができるもので、スイッチング制御装置を有する装置・機器全般に利用可能であり、特に、スイッチング制御装置の小型化と低ノイズ化を同時に必要とする装置・機器に有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施の形態１のスイッチング制御装置の構成を示す回路図
【図２】同実施の形態１のスイッチング制御装置における各部の電圧波形図
【図３】同実施の形態１のスイッチング制御装置において良好な内蔵ダイオード耐量性を有するスイッチング素子を使用した場合の各部の電圧波形図
【図４】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例１を示すブロック図
【図５】同実施の形態１のスイッチング制御装置において半導体装置の構成例１を使用した場合の各部の電圧波形図
【図６】同実施の形態１のスイッチング制御装置において半導体装置の構成例１を使用した場合の出力電圧ＶＯＵＴに対するスイッチング素子電流波形図
【図７】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例２を示すブロック図
【図８】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例２の過負荷保護回路による動作説明図
【図９】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例３を示すブロック図
【図１０】同実施の形態１のスイッチング制御装置において半導体装置の構成例３を使用した場合の出力電圧ＶＯＵＴに対するスイッチング素子電流波形図
【図１１】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例４を示すブロック図
【図１２】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例４の三角波周波数調整回路による動作説明図
【図１３】同実施の形態１のスイッチング制御装置において用いる半導体装置の構成例５を示すブロック図
【図１４】本発明の実施の形態２のスイッチング制御装置の構成を示す回路図
【図１５】本発明の実施の形態３のスイッチング制御装置の構成を示す回路図
【図１６】同実施の形態３のスイッチング制御装置において用いる半導体装置の構成例６を示すブロック図
【図１７】同実施の形態３のスイッチング制御装置において用いる半導体装置の構成例７を示すブロック図
【図１８】本発明の実施の形態４のスイッチング制御装置の構成を示す回路図
【図１９】同実施の形態４のスイッチング制御装置における各部の電圧波形図
【図２０】同実施の形態４のスイッチング制御装置において良好な内蔵ダイオード耐量性を有するスイッチング素子を使用した場合の各部の電圧波形図
【図２１】同実施の形態４のスイッチング制御装置において半導体装置の構成例１〜５を使用した場合の各部の電圧波形図
【図２２】本発明の実施の形態５のスイッチング制御装置の構成を示す回路図
【図２３】本発明の実施の形態６のスイッチング制御装置の構成を示す回路図
【図２４】従来のスイッチング制御装置の構成を示す回路図
【図２５】同従来例のスイッチング制御装置における動作を示す波形図
【符号の説明】
【００７１】
１    トランス
１−１    １次巻線
１−２    ２次巻線
１−３    ３次巻線
２    スイッチング素子
２−１    大電流導通部
２−２    低電流導通部
３    整流・平滑回路
４    合成信号生成回路
５    制御回路
６    出力電圧検出回路
７    フォトカプラ
７−１    発光部
７−２    受光部
８    ダイオード
９    ショットキーダイオード
１０    コンデンサ
１１    ダイオード
１２    コンデンサ
１３    半導体装置
１４    負荷
１５    スナバ回路
１６    レギュレータ
１７    起動・停止回路
１８    発振器
１９    ＯＲ回路
２０    ＡＮＤ回路
２１    Ｉ−Ｖ変換回路
２２    オン時ブランキングパルス回路
２３    過電流検出回路
２４    ＯＲ回路（ＭＡＸ  ＤＵＴＹ信号入力端子にインバータ有）
２５    ＲＳフリップフロップ
２６    クロック信号生成回路
２７    フィルタ回路
２８    過負荷検出回路
２９    間欠発振制御回路
３０    ＡＮＤ回路
３１    過熱保護回路
３２    ＯＲ回路
３３    三角波周波数調整回路
３４    抵抗
３５    抵抗
３６    抵抗
【図１】
2009148012.tif 000003
【図２】
2009148012.tif 000004
【図３】
2009148012.tif 000005
【図４】
2009148012.tif 000006
【図５】
2009148012.tif 000007
【図６】
2009148012.tif 000008
【図７】
2009148012.tif 000009
【図８】
2009148012.tif 000010
【図９】
2009148012.tif 000011
【図１０】
2009148012.tif 000012
【図１１】
2009148012.tif 000013
【図１２】
2009148012.tif 000014
【図１３】
2009148012.tif 000015
【図１４】
2009148012.tif 000016
【図１５】
2009148012.tif 000017
【図１６】
2009148012.tif 000018
【図１７】
2009148012.tif 000019
【図１８】
2009148012.tif 000020
【図１９】
2009148012.tif 000021
【図２０】
2009148012.tif 000022
【図２１】
2009148012.tif 000023
【図２２】
2009148012.tif 000024
【図２３】
2009148012.tif 000025
【図２４】
2009148012.tif 000026
【図２５】
2009148012.tif 000027