(57)【要約】【課題】コモン電圧の変動を抑制して、表示品位を向上させる。【解決手段】  第１及び第２の基板、第１及び第２の電極電極、第１の液晶による液晶装置の製造方法であって、第３の基板と第４の基板との間に第２の液晶が介在されたテストセルについて、第３又は第４の電極の各成膜条件と、第３及び第４の電極間に電圧を印加した場合におけるテストセルのコモン電圧の変動と、の関係を求める工程（Ｓ１）と、相互に同一の条件で第１及び第２の電極を成膜した場合における液晶装置のコモン電圧の変動を求める工程（Ｓ２）と、第３及び第４の電極の成膜条件とテストセルのコモン電圧の変動との関係と、液晶装置のコモン電圧の変動とに基づいて、第１及び第２の電極の成膜条件を決定する工程（Ｓ３）と、決定された第１及び第２の電極の成膜条件に基づいて、第１及び第２の基板上に第１及び第２の電極を成膜して、液晶装置を製造する工程（Ｓ４）とを具備する。【選択図】図１
2009216980.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と該第１の基板に対向する第２の基板との間に第１の液晶が介在され、前記第１の基板に形成された第１の電極と前記第２の基板に形成された第２の電極との間に前記第１の液晶を駆動する電圧を印加して表示を行う液晶装置の製造方法であって、
第３の基板と該第３の基板に対向し前記第３の基板と同一構造の第４の基板との間に第２の液晶が介在されたテストセルについて、前記第３及び第４の基板に夫々形成される同一形状の第３又は第４の電極の各成膜条件と、前記第３及び第４の電極間に前記第２の液晶を駆動する電圧を印加した場合における前記テストセルのコモン電圧の変動と、の関係を求める工程と、
相互に同一の条件で前記第１及び第２の電極を成膜した場合における前記液晶装置のコモン電圧の変動を求める工程と、
前記第３及び第４の電極の成膜条件と前記テストセルのコモン電圧の変動との関係と、前記液晶装置のコモン電圧の変動とに基づいて、前記第１及び第２の電極の成膜条件を決定する工程と、
決定された前記第１及び第２の電極の成膜条件に基づいて、前記第１及び第２の基板上に前記第１及び第２の電極を成膜して、前記液晶装置を製造する工程と
を具備したことを特徴とする液晶装置の製造方法。
【請求項２】
前記第１の電極は、第１の膜質が得られるように成膜条件が決定され、
前記第２の電極は、前記第１の膜質とは異なる第２の膜質が得られるように成膜条件が決定されることを特徴とする請求項１に記載の液晶装置の製造方法。
【請求項３】
前記第１及び第２の電極は、組成、ラフネス、膜厚及び表面状態の少なくとも１つの膜質が相互に異なるように成膜されることを特徴とする請求項２に記載の液晶装置の製造方法。
【請求項４】
前記第１の電極は、第１のスパッタ条件によって成膜され、
前記第２の電極は、前記第１のスパッタ条件とは異なる第２のスパッタ条件によって成膜されることを特徴とする請求項１に記載の液晶装置の製造方法。
【請求項５】
前記第１及び第２の電極は、温度及び酸素分圧のいずれか一方のスパッタ条件を相互に異ならせて成膜されることを特徴とする請求項４に記載の液晶装置の製造方法。
【請求項６】
前記第１の電極は、成膜後において第１の処理条件によって表面処理され、
前記第２の電極は、成膜後において前記第１の処理条件とは異なる第２の処理条件によって表面処理されることを特徴とする請求項１に記載の液晶装置の製造方法。
【請求項７】
前記第１及び第２の電極は、成膜後における加熱処理及びプラズマ処理のいずれか一方の表面処理を相互に異ならせて成膜されることを特徴とする請求項６に記載の液晶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモン電圧の変動を抑制するようにした液晶装置の製造方法に関する。
【背景技術】
【０００２】
液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。このような液晶装置は、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴという）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００３】
即ち、ＴＦＴ素子によってマトリクス状に配列された画素電極（ＩＴＯ）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の状態を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
電圧無印加時の液晶分子の配列を規定するために、一方の基板（アクティブマトリクス基板（素子基板ともいう））及び他方の基板（対向基板）の液晶層に接する面上に配向膜を形成する。配向膜として、プレチルト角に相当する所定の角度を以て対象基板に蒸着されて形成される無機配向膜が採用されることがある。このような無機配向膜の形成方法は、斜方蒸着法と称される。
【０００５】
液晶パネルの前面及び背面に偏光板を設けて、入出射する光のうち所定の偏光成分のみを通過させる。液晶に電圧を印加すると、液晶の状態が変化する。画像信号に応じた電圧を液晶に印加することで、画像信号に応じた透過率で光を透過させることができ、画像表示が可能となる。
【０００６】
ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素の駆動電圧の極性を、例えば画像信号におけるフィールド毎に反転させる、周知の反転駆動を行うことにより、表示画像の焼き付き等の表示不良を防止する技術が周知である。
【０００７】
また、液晶装置においては、周知のように、容量性を考慮して、画素電極には一定期間のみ駆動電圧を印加する。しかしながら、画素電極に駆動電圧が印加されない期間においては、結合容量の影響及び電荷のリークによって、画素に保持される電圧は徐々に低下する。
【０００８】
ところが、保持電圧の低下量は反転駆動における正極性駆動時と負極性駆動時とで異なり、正極性駆動の際における電極印加電圧の低下の方が、負極性駆動時における電極印加電圧の低下よりも大きくなる。このため、画素電極には、駆動極性に応じてマイナス又はプラスの電荷が蓄積されやすくなる。このような電荷の蓄積によって、上述した不純物のイオン（以下、不純物イオンという）が、画素電極、対向電極の部位と液晶との界面に残留しやすくなる。
【０００９】
一般的には、液晶層に直流成分を印加させないように、正極性画像信号と負極性画像信号の実効値が相互に一致するレベルに、対向電極に印加する電圧（以下、最適コモン電圧という）を設定する。ところが、不純物イオンの影響によって、実際に液晶容量に印加される電圧実効値が正極性書込と負極性書込とで異なってしまい、実質的なコモン電圧は最適コモン電圧に対して変動する。このため、交流駆動にも拘わらず、液晶容量には直流成分が印加されることになり、焼き付き現象が発生すると共に、正極性書込み時と負極性書込み時とで明滅（フリッカ）が発生して、表示品位が著しく低下する。
【００１０】
そこで、特許文献１においては、配向膜の組成等をＴＦＴ基板側と対向基板側とで変化させることで、液晶に直流成分が印加されることを防止する技術が開示されている。
【特許文献１】特開２００６−２６７８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の手法では、配向そのものに影響を与える虞があり、結果的に表示品位が低下してしまうことがあるという問題点があった。
【００１２】
本発明は、上記問題点に鑑みてなされたものであり、配向膜の下地材料であるＩＴＯ膜の成膜条件を一対の基板間で異ならせることにより、液晶に直流成分が印加されることを防止して、表示品位を向上させることができる液晶装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の液晶装置の製造方法は、第１の基板と該第１の基板に対向する第２の基板との間に第１の液晶が介在され、前記第１の基板に形成された第１の電極と前記第２の基板に形成された第２の電極との間に前記第１の液晶を駆動する電圧を印加して表示を行う液晶装置の製造方法であって、第３の基板と該第３の基板に対向し前記第３の基板と同一構造の第４の基板との間に第２の液晶が介在されたテストセルについて、前記第３及び第４の基板に夫々形成される同一形状の第３又は第４の電極の各成膜条件と、前記第３及び第４の電極間に前記第２の液晶を駆動する電圧を印加した場合における前記テストセルのコモン電圧の変動と、の関係を求める工程と、相互に同一の条件で前記第１及び第２の電極を成膜した場合における前記液晶装置のコモン電圧の変動を求める工程と、前記第３及び第４の電極の成膜条件と前記テストセルのコモン電圧の変動との関係と、前記液晶装置のコモン電圧の変動とに基づいて、前記第１及び第２の電極の成膜条件を決定する工程と、決定された前記第１及び第２の電極の成膜条件に基づいて、前記第１及び第２の基板上に前記第１及び第２の電極を成膜して、前記液晶装置を製造する工程とを具備したことを特徴とする。
【００１４】
このような構成によれば、テストセルの第３及び第４の電極の成膜条件を変化させることで、テストセルのコモン電圧が変動する。このような成膜条件とコモン電圧の変動との関係を求めておく。また、実セルについて第１及び第２の電極を同一成膜条件で成膜した場合におけるコモン電圧の変動を求める。そして、テストセルの成膜条件及びコモン電圧の変動と、実セルのコモン電圧の変動との関係に基づいて、実セルのコモン電圧の変動を相殺するように、実セルの第１及び第２の電極の成膜条件を決定する。決定した成膜条件に基づいて実セルの第１及び第２の電極を形成して実セルを製造することで、実セルのコモン電圧の変動を抑制することができる。これにより、実セルの第１の液晶に直流電圧が印加することを防止することができ、焼き付き及びフリッカの発生を抑制することができる。
【００１５】
また、前記第１の電極は、第１の膜質が得られるように成膜条件が決定され、前記第２の電極は、前記第１の膜質とは異なる第２の膜質が得られるように成膜条件が決定されることを特徴とする。
【００１６】
このような構成によれば、第１の電極は、第１の膜質を有し、第２の電極は第１の膜質とは異なる第２の膜質を有する。これにより、実セルのコモン電圧の変動は抑制される。
【００１７】
また、前記第１及び第２の電極は、組成、ラフネス、膜厚及び表面状態の少なくとも１つの膜質が相互に異なるように成膜されることを特徴とする。
【００１８】
このような構成によれば、組成、ラフネス、膜厚及び表面状態の少なくとも１つの膜質が相互に異なるので、実セルのコモン電圧の変動は抑制される。
【００１９】
また、前記第１の電極は、第１のスパッタ条件によって成膜され、前記第２の電極は、前記第１のスパッタ条件とは異なる第２のスパッタ条件によって成膜されることを特徴とする。
【００２０】
このような構成によれば、第１のスパッタ条件と第２のスパッタ条件とが異なるので、第１及び第２の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。
【００２１】
また、前記第１及び第２の電極は、温度及び酸素分圧のいずれか一方のスパッタ条件を相互に異ならせて成膜されることを特徴とする。
【００２２】
このような構成によれば、温度及び酸素分圧のいずれか一方のスパッタ条件が相互に異なるので、第１及び第２の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。
【００２３】
また、前記第１の電極は、成膜後において第１の処理条件によって表面処理され、前記第２の電極は、成膜後において前記第１の処理条件とは異なる第２の処理条件によって表面処理されることを特徴とする。
【００２４】
このような構成によれば、成膜後の第１及び第２の電極には、相互に異なる処理条件の第１又は第２の処理条件によって表面処理されるので、第１及び第２の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。
【００２５】
また、前記第１及び第２の電極は、成膜後における加熱処理及びプラズマ処理のいずれか一方の表面処理を相互に異ならせて成膜されることを特徴とする。
【００２６】
このような構成によれば、第１及び第２の電極は、成膜後における加熱処理及びプラズマ処理のいずれか一方の表面処理が相互に異なるので、第１及び第２の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２８】
（第１の実施の形態）
本実施の形態は、液晶装置として、光透過型の液晶装置を例に挙げて説明する。
【００２９】
図１は本発明の実施の形態に係る液晶装置の製造方法を示すフローチャートである。図２は図１中のステップＳ１の手順を具体的に示すフローチャートである。図３は図１に示す製造方法により製造される液晶装置の全体構成を示す平面図である。図４は図３中のＨ−Ｈ’線に沿って切断して示す断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３０】
図３及び図４において、液晶装置１００は、ガラス又は石英等からなるＴＦＴ基板１０と対向基板２０との間に液晶５０を挟持してなり、液晶５０の配向状態を変化させることにより、画像表示領域１０ａに対向基板２０側から入射する光を変調しＴＦＴ基板１０側から出射することで、画像表示領域１０ａにおいて画像を表示するものである。
【００３１】
液晶装置１００は、ＴＦＴ基板１０と対向基板２０とが対向配置されている。ＴＦＴ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されており、シール材５２によって、ＴＦＴ基板１０と対向基板２０との間に液晶５０が封入されている。また、シール材５２中には、ＴＦＴ基板１０と対向基板２０との間隔を所定値とするための図示しないグラスファイバあるいはガラスビーズ等のギャップ材が配設されている。
【００３２】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。なお、このような額縁遮光膜５３の一部又は全部は、ＴＦＴ基板１０側に内蔵遮光膜として設けられてもよい。
【００３３】
画像表示領域１０ａの周辺は非表示領域となっている。非表示領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。図示しないが、ＴＦＴ基板１０の表面に露出して設けられた実装端子１０２にフレキシブルプリント基板等を接続することにより、液晶装置１００と例えば電子機器の制御装置等の外部との電気的接続が行われる。
【００３４】
走査線駆動回路１０４は、データ線駆動回路１０１及び実装端子１０２が設けられたＴＦＴ基板１０の一辺に隣接する２辺に沿い、かつ額縁遮光膜５３に覆われるように設けられている。また、ＴＦＴ基板１０の残る一辺、すなわちデータ線駆動回路１０１及び実装端子１０２が設けられたＴＦＴ基板１０の一辺に対向する辺に沿って、額縁遮光膜５３に覆われるように複数の配線１０５が設けられる。この複数の配線１０５によって、二つの走査線駆動回路１０４は互いに電気的に接続されている。
【００３５】
また、対向基板２０のコーナー部の少なくとも一箇所においては、ＴＦＴ基板１０と対向基板２０との電気的接続を行う上下導通材１０６が配置されている。他方、ＴＦＴ基板１０にはこれらの上下導通材１０６に対応する領域において上下導通端子が設けられている。上下導通材１０６と上下導通端子を介して、ＴＦＴ基板１０と対向基板２０との間で電気的な接続が行われる。
【００３６】
図４において、ＴＦＴ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、無機配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３が形成され、更に最上層部分に無機配向膜２２が形成されている。ＴＦＴ基板１０及び対向基板２０のそれぞれ液晶５０と接する面に形成された無機配向膜１６及び２２は、ＳｉＯ２、ＳｉＯ、ＭｇＦ２等の無機材料によって構成された薄膜である。
【００３７】
これらの無機材料による薄膜は、蒸着法によって形成されるものである。液晶５０は、例えば一種又は数種類の液晶を混合したものであり、一対の無機配向膜１６及び２２の間で、所定の配向状態をとる。
【００３８】
また、対向基板２０の入射光が入射する側及びＴＦＴ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード、ＶＡ（垂直配向）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００３９】
このように、液晶装置１００においては、液晶分子を配向規制するための配向膜を、ＳｉＯ２、ＳｉＯ、ＭｇＦ２等の無機材料にて構成される薄膜である無機配向膜により形成している。無機材料によって構成される無機配向膜は、例えばポリイミド等の有機材料によって構成される配向膜に対して耐光性や耐熱性に優れるため、経年劣化がなく表示品位が低下することのない液晶装置を実現できる。
【００４０】
なお、本実施の形態においては、配向膜を無機材料によって構成した例を示したが、有機材料で構成してもよい。
【００４１】
また、ＴＦＴ基板１０の表示領域１０ａにおいては、複数本の図示しない走査線と複数本の図示しないデータ線とが交差するように配線され、走査線とデータ線とで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線とデータ線との各交差部分に対応して図示しない薄膜トランジスタ（ＴＦＴ）が設けられ、このＴＦＴ毎に画素電極９ａが電気的に接続されている。
【００４２】
ＴＦＴは走査線駆動回路１０４から走査線に供給されるＯＮ信号によってオンとなり、これにより、データ線駆動回路１０１からデータ線に供給された画像信号が画素電極９ａに供給される。こうして、画素電極９ａと対向電極２１との間の液晶５０に駆動電圧が印加される。
【００４３】
次に、液晶装置の製造方法について、図１、図２及び図５を参照して説明する。図５は図１のステップＳ４の具体的な手順を示すものである。
【００４４】
先ず、図５を参照して、実際に用いる液晶装置（以下、実セルともいう）の製造方法を説明する。
【００４５】
図５のステップＳ１１において、ＴＦＴ基板１０上に積層構造を形成する。例えばＣＶＤ法やスパッタリング等による成膜、フォトグラフィ等によるパターニング、熱処理などによって、データ線や走査線、ＴＦＴ等を形成する。次に、ステップＳ１２において、形成した積層構造上に層間絶縁膜を形成した後、ＩＴＯ膜によって画素電極９ａを形成する。
【００４６】
一方、ステップＳ２１においては、対向基板２０上に積層構造を形成する。例えばＣＶＤ法やスパッタリング等による成膜、フォトグラフィ等によるパターニング等によって、遮光膜２３を形成する。次に、ステップＳ２１において、形成した積層構造上にＩＴＯ膜によって対向電極２１を形成する。
【００４７】
次に、ＴＦＴ基板１０については、無機配向膜形成工程によって、ＴＦＴ基板１０の画素電極９ａ上に、例えばＳｉＯ２材料の蒸着を行い、パターニングによって無機配向膜１６を形成する（ステップＳ１３）。次に、洗浄工程において、ＴＦＴ基板１０上に形成された無機配向膜１６の表面上に洗浄液を供給し、無機配向膜１６の表面を洗浄する（ステップＳ１４）。
【００４８】
一方、対向基板２０に対して、対向電極２１上に、蒸着法によりＳｉＯ２からなる無機配向膜２２を形成する（ステップＳ２３）。これにより、無機配向膜１６と同様の構造を有する無機配向膜２２が形成される。次に無機配向膜２２の表面上に洗浄液を供給し、無機配向膜２２の表面を洗浄する（ステップＳ２３）。
【００４９】
そして、ＴＦＴ基板１０及び対向基板２０の前工程が終了した後、貼り合せ工程において、ＴＦＴ基板１０と対向基板２０とをシール材５２を介し、所定にアライメントを調整した状態で貼り合わせる（ステップＳ３１）。次に、液晶注入工程において、シール材５２を介して貼り合わされたＴＦＴ基板１０と対向基板２０とで形成された領域に液晶５０を注入し封止し、液晶装置１００が完成する（ステップＳ３２）。
【００５０】
本実施の形態においては、ステップＳ１２及びステップＳ２２において形成するＩＴＯ膜は、相互に異なる成膜条件にて、形成するようになっている。例えば、画素電極９ａ及び対向電極２１をスパッタリングによって形成することが可能である。この場合には、画素電極９ａを第１のスパッタ条件にて形成し、対向電極２１を第１のスパッタ条件とは異なる第２のスパッタ条件にて成膜する。
【００５１】
このような成膜条件の相違によって、画素電極９ａ及び対向電極２１のＩＴＯ膜の膜質、例えば、組成、ラフネス、膜厚、表面状態等が相互に異なるものとなる。これにより、コモン電圧の変動を抑制して液晶に直流成分が印加されることを防止することができる。
【００５２】
スパッタリングによってＩＴＯ膜を形成する場合には、成膜条件として、膜厚、酸素分圧、加熱等のパラメータの値を規定する必要があり、本実施の形態においては、これらの値を画素電極９ａ形成時と対向電極２１形成時とで変化させる。
【００５３】
本実施の形態においては、図１のステップＳ１において、このような成膜条件の最適な設定値について、テストセルを用いたテストによって事前に把握するようになっている。図６は最適なスパッタ条件を求めるためのテスト装置を示す説明図である。
【００５４】
スパッタ条件を求めるために、テストセル６１を用意する。テストセル６１としては、同一構造の第１及び第２の基板６２，６３を用いる。第１の基板６２上には、全面に電極６４を形成し、第２の基板６２上にも電極６４と同一形状の電極６５を全面に形成する。電極６４，６５は、成膜条件が適宜設定される。例えば、電極６４は、第１の基板６２の全面に第１のスパッタ条件にてＩＴＯ膜をスパッタリングすることで形成し、電極６５は、第２の基板６３の全面に第２のスパッタ条件にてＩＴＯ膜をスパッタリングすることで形成する。
【００５５】
電極６４，６５上の全面に夫々配向膜６６，６７を形成する。こうして積層構造が形成された第１及び第２の基板６２，６３をシール材６９を介して貼り合わせ、液晶６８を封入する。
【００５６】
仮に、第１のスパッタ条件と第２のスパッタ条件とが同一条件であり、電極６４，６５を構成するＩＴＯ膜の膜質が同一となった場合には、配向膜６６と液晶６８との界面に付着するイオンの量と配向膜６７と液晶６８との界面に付着するイオンの量とは同一となる。従って、テストセル６１を反転駆動した場合の電極６４，６５間のコモン電圧は最適コモン電圧に一致し、変動量は０Ｖとなる。
【００５７】
第１のスパッタ条件と第２のスパッタ条件とが異なる条件になると、条件に応じて電極６４，６５を構成するＩＴＯ膜の膜質が相互に異なるものとなる。これにより、テストセル６１を反転駆動した場合の電極６４，６５間のコモン電圧は、最適コモン電圧からずれる。即ち、電極６４，６５のスパッタ条件を適宜設定することで、コモン電圧を適宜の値に変動させることができるものと考えられる。
【００５８】
下記表１は電極６４，６５成膜時のスパッタ条件として、温度を変更した場合の表面粗さの特性の変化を示している。なお、下記表１は、配向膜として、無機配向膜を採用した場合の特性を示している。
【００５９】
［表１］
成膜時の温度                    表面粗さＲａ
室温                  １．８７０Ｅ＋００［ｎｍ］
４００°Ｃ              ２．２１０Ｅ＋００［ｎｍ］
電極６４，６５の膜質のうち表面粗さＲａ［ｎｍ］は、スパッタ条件のうちの温度の条件に応じて変化する。即ち、表１では、電極６４，６５の成膜時に、室温にてスパッタ処理を実施した場合に、表面粗さＲａとして、１．８７０Ｅ＋００［ｎｍ］が得られたことを示している。また、表１では、電極６４，６５の成膜時に、温度を４００°Ｃに設定したスパッタ処理を実施した場合に、表面粗さＲａとして、２．２１０Ｅ＋００［ｎｍ］が得られたことを示している。
【００６０】
このように、電極６４，６５の成膜時における温度条件を変更することによって、表面粗さＲａが異なる電極６４，６５を形成することができる。
【００６１】
仮に、図６のテストセルの第１及び第２の基板６２，６３の電極６４，６５の両方を室温で形成した場合には、コモン電圧のずれは０Ｖである。なお、これは形成する電極６４，６５の膜厚が、均一であり、例えば、約１５０ｎｍの場合である。
【００６２】
これに対し、第１の基板６２を室温でスパッタ処理し、第２の基板６３を４００°Ｃでスパッタ処理して図６のテストセルを形成した場合には、測定部７０における測定によって、コモン電圧が＋０．２Ｖ増加したことが分かった。
【００６３】
図２のステップＳ５では、テストセル６１の電極６４，６５の成膜条件を設定し、この成膜条件に従ってテストセル６１を構成する（ステップＳ６）。そして、測定部７０によってコモン電圧の変動を計測する（ステップＳ７）。以後、成膜条件を変化させながら順次新たなテストセルを構成して、コモン電圧の変動を求める。こうして、テストセルの成膜条件とコモン電圧の変動との関係を求めることができる。
【００６４】
一方、実セルについても、ＩＴＯ膜の成膜条件をＴＦＴ基板１０と対向基板２０とで同一に設定した場合におけるコモン電圧の変動を求める（ステップＳ２）。
【００６５】
実際の液晶装置１００においては、ＴＦＴ基板１０と対向基板２０との構造の相違によって、上述したように、コモン電圧は最適コモン電圧から正側にシフトするか又は負側にシフトする。コモン電圧の変動量は、液晶装置１００の構造によって決定され、同一構造の液晶装置１００については、同様にコモン電圧が変動するものと考えられる。そこで、画素電極９ａ及び対向電極２１のスパッタ条件を同一にして製造した液晶装置のコモン電圧の変動を求め、このコモン電圧の変動を相殺するように、第１及び第２のスパッタ条件を設定すればよい。
【００６６】
例えば、画素電極９ａ及び対向電極２１のスパッタ条件を同一にして製造した液晶装置が−０．２Ｖだけコモン電圧がシフトする場合には、上記表１に示すように、画素電極９ａを室温のスパッタ処理、対向電極２１を４００°Ｃのスパッタ処理によって成膜することで、コモン電圧の変動を抑制することができる。
【００６７】
ステップＳ３においては、ステップＳ２において求めた実セルのコモン電圧の変動量と、ステップＳ１の計測結果に基づいて、実セルのコモン電圧の変動を相殺するための、成膜条件（上述したステップＳ１２，Ｓ２２における第１及び第２のスパッタ条件）を設定する。そして、ステップＳ４において、上述したように、第１のスパッタ条件及び第２のスパッタ条件を適用して、ＩＴＯ膜を成膜して、画素電極９ａ及び対向電極２１を形成する。これにより、コモン電圧の変動を抑制した液晶装置を製造することができる。
【００６８】
なお、成膜条件としては、表１の加熱条件の外に、膜厚や酸素分圧の条件を変更することが考えられる。例えば、電極６４，６５の膜厚を厚く形成すると、コモン電圧を正側にシフトさせることができる。
【００６９】
このように本実施の形態においては、配向膜の下地材料であるＩＴＯ膜の膜質を、ＴＦＴ基板側と対向基板側とで異なる膜質に設定することによって、コモン電圧の変動を相殺して、液晶に直流成分が印加されることを防止することができる。これにより、焼き付き現象やフリッカの発生を防止して、表示品位を向上させることができる。
【００７０】
（第２の実施の形態）
図７は本発明の第２の実施の形態を示すフローチャートである。
【００７１】
第１の実施の形態においては、ＩＴＯ膜の成膜時の条件を変更することにより、ＩＴＯ膜の膜質を第１の基板と第２の基板との間で異なるものとした。これに対し、本実施の形態はＩＴＯ膜の成膜後において膜質改質のための表面処理を行うことで、ＩＴＯ膜の膜質を第１の基板と第２の基板との間で異なるものとする例である。
【００７２】
図７は、図５のステップＳ１２の処理に代えてステップＳ４２，Ｓ４３の工程を採用し、ステップＳ２２の処理に代えてステップＳ５２，Ｓ５３の工程を採用した点が第１の実施の形態と異なる。ステップＳ４２，Ｓ５２の処理は、通常のＩＴＯ膜の成膜処理であり、ＴＦＴ基板１０及び対向基板２０に対して同様のスパッタ条件にて、ＩＴＯ膜を形成するものである。
【００７３】
ステップＳ４３は成膜されたＩＴＯ膜に対して、第１の処理条件で表面処理を実施し、ステップＳ５３は成膜されたＩＴＯ膜に対して、第１の処理条件とは異なる第２の処理条件で表面処理を実施する。ＴＦＴ基板１０と対向基板２０とで異なる処理条件で表面処理を実施することによって、形成される画素電極９ａ及び対向電極２１のＩＴＯ膜の膜質を相互に異ならせることができる。これにより、コモン電圧の変動を抑制して液晶に直流成分が印加されることを防止することができる。
【００７４】
表面処理としては、例えば、加熱処理、ＵＶ照射処理、プラズマ処理等が考えられる。本実施の形態においては、これらの処理条件を画素電極９ａ形成時と対向電極２１形成時とで変化させる。これらの処理条件についても、図６のテストセルを用いたテストによって事前に把握することができる。
【００７５】
下記表２は電極６４，６５成膜後の表面処理としてＯ２プラズマ処理を採用し、プラズマ処理の有無に対するぬれ性及びＩＴＯ膜表面の仕事関数の変化を示している。なお、下記表２は、配向膜として、無機配向膜を採用した場合の特性を示している。
【００７６】
［表２］
プラズマ処理の実施        ぬれ性                仕事関数
有り                  ３２°                ５．３ｅＶ
無し                  ８５°                ４．８ｅＶ
電極６４，６５の膜質のうちぬれ性及び表面の仕事関数は、プラズマ処理の有無に応じて変化する。表２では、電極６４，６５の成膜後に、プラズマ処理を実施した場合には、ぬれ性が３２°で電極６４，６５の表面の仕事関数が５．３ｅＶの電極６４，６５が得られたことを示している。また、電極６４，６５の成膜後に、プラズマ処理を実施しない場合には、ぬれ性が８５°で仕事関数が４．８ｅＶの電極６４，６５が得られたことを示している。
【００７７】
このように、電極６４，６５の成膜後の表面処理の条件を変更することによって、ぬれ性、仕事関数が異なる電極６４，６５を形成することができる。
【００７８】
仮に、図６のテストセルの電極６４，６５の両方に同一のＯ２プラズマ処理を実施した場合には、コモン電圧のずれは０Ｖであった。これに対し、表２のプラズマ処理を第１の基板６２にのみ適用して図６のテストセルを形成した場合には、測定部７０における測定によって、コモン電圧が−０．２Ｖ変化したことが分かった。
【００７９】
従って、画素電極９ａ及び対向電極２１のスパッタ条件を同一にして製造した液晶装置が正側に０．２Ｖだけコモン電圧がシフトする場合には、画素電極９ａの成膜後にプラズマ処理を実施せず、対向電極２１の成膜後にＯ２プラズマ処理を実施することによって、コモン電圧の変動を抑制することができる。
【００８０】
なお、Ｏ２プラズマ処理だけでなく、オーブンやＵＶを用いた加熱処理によっても、膜質を変化させることが可能である。
【００８１】
このように本実施の形態においても、配向膜の下地材料であるＩＴＯ膜の膜質を、ＴＦＴ基板側と対向基板側とで異なる膜質に設定することによって、コモン電圧の変動を相殺して、液晶に直流成分が印加されることを防止することができる。これにより、焼き付き現象やフリッカの発生を防止して、表示品位を向上させることができる。
【００８２】
なお、上記各実施の形態においては、無機配向膜を形成する例について説明したが、有機配向膜を形成する場合においても、下地材料であるＩＴＯ膜の膜質に応じて、コモン電圧の変動を抑制する効果を有する。
【産業上の利用可能性】
【００８３】
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、ＴＦＴ（薄膜トランジスタ）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
【００８４】
さらに、液晶装置は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liquid Crystal On Silicon）等であっても構わない。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態に係る液晶装置の製造方法を示すフローチャート。
【図２】図１中のステップＳ１の手順を具体的に示すフローチャート。
【図３】図１に示す製造方法により製造される液晶装置の全体構成を示す平面図。
【図４】図３中のＨ−Ｈ’線に沿って切断して示す断面図。
【図５】図１のステップＳ４の具体的な手順を示すフローチャート。
【図６】最適なスパッタ条件を求めるためのテスト装置を示す説明図。
【図７】本発明の第２の実施の形態を示すフローチャート。
【符号の説明】
【００８６】
Ｓ１…成膜条件とのコモン電圧の変動との関係を求める工程、Ｓ２…実セルのコモン電圧の変動を求める工程、Ｓ３…実セルの成膜条件を設定する工程、Ｓ４…実セルの成膜工程、Ｓ１１，Ｓ２１…積層構造形成工程、Ｓ１２…第１のスパッタ条件でのＩＴＯ膜形成工程、Ｓ１３，Ｓ２３…配向膜形成工程、Ｓ２２…第２のスパッタ条件でのＩＴＯ膜形成工程。
【図１】
2009216980.tif 000003
【図２】
2009216980.tif 000004
【図３】
2009216980.tif 000005
【図４】
2009216980.tif 000006
【図５】
2009216980.tif 000007
【図６】
2009216980.tif 000008
【図７】
2009216980.tif 000009