(57)【要約】 【課題】  容易に画像処理機能の追加、変更ができる画像処理装置を提供する。【解決手段】  スキャナ２で読み取られた画像データは、システムバス７を経由して画像処理チップ４へと転送され、画像処理チップ４は、ＳｏＣ３からの指示に従ってスキャナ２から受信した画像データを自身が制御するイメージメモリ９に格納する（経路３０）。イメージメモリ９に格納された画像データは、予めＳｏＣ３から指示された画像処理を画像処理チップ４が実施した上で、画像処理完了後にＩ／Ｏチップ５内部のＨＤＤコントローラへシステムバス７経由で転送され、Ｉ／Ｏチップ５ではシステムバス７経由で画像処理チップ４から受信した画像データをＨＤＤ１１へ保存する（経路３１）。Ｉ／Ｏチップ５は、ＨＤＤ１１に保存した画像データを印字出力するためにプリントエンジン６へ転送する（経路３２）。【選択図】      図３
2009207014.tif 000002
【特許請求の範囲】
【請求項１】
装置全体の動作を制御する主制御部と、
印刷用画像処理を実施する画像処理部と、
画像表示用画像処理を実施するグラフィック処理部とを備え、
前記グラフィック処理部が、前記画像表示用画像処理と前記印刷用画像処理の一部の処理とを並列して実行可能に構成されることを特徴とする画像処理装置。
【請求項２】
前記印刷用画像処理の一部の処理は、前記画像処理部がすべき処理にさらに追加される処理であることを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記印刷用画像処理の一部の処理は、前記画像処理部がすべき処理の不具合を解消するための処理であることを特徴とする請求項１記載の画像処理装置。
【請求項４】
外部記憶装置との画像データの送受信を制御する外部記憶装置インターフェイス部を備え、
前記外部記憶装置インターフェイス部と前記グラフィック処理部とが同一の半導体チップ内に構成されることを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記主制御部は、前記画像処理部と前記グラフィック処理部とに指示することによってそれぞれで実施される印刷用画像処理の実施順序を変更可能に構成されることを特徴とする請求項１に記載の画像処理装置。
【請求項６】
装置全体の動作を制御する主制御部と、
印刷用画像処理を実施する画像処理部とを備え、
前記主制御部が、装置全体の制御と前記印刷用画像処理の一部の処理とを並列して実行可能に構成されることを特徴とする画像処理装置。
【請求項７】
外部記憶装置との画像データの送受信を制御する外部記憶装置インターフェイス部を備え、
前記外部記憶装置インターフェイス部と前記主制御部とが同一の半導体チップ内に構成されることを特徴とする請求項６に記載の画像処理装置。
【請求項８】
前記主制御部は、前記画像処理部と主制御部自身とに指示することによってそれぞれで実施される印刷用画像処理の実施順序を変更可能に構成されることを特徴とする請求項６に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷用画像処理を実施する画像処理部と、画像表示用画像処理を実施するグラフィック処理部とを備える画像処理装置に関する。
【背景技術】
【０００２】
スキャナ機能・プリント機能・ファクシミリ機能等を備えるディジタル複合機は、高速化・高解像度化・高機能化の要求に伴って、処理しなければならないデータ量や処理速度が日々増加し続けている。このような要求を満たすために、ディジタル複合機のハードウェア構成としては、ディジタル複合機に特化した専用のＡＳＩＣ（Application Specific Integrated Circuit）を複数個設ける構成とし、複合機全体としてのパフォーマンス向上を図ることが通常である。
【０００３】
ＡＳＩＣは、回路構成をプログラマブルに変更可能なＦＰＧＡ（Field Programmable  Gate Array）などと比べ、処理速度・規模・コスト面で有利である反面、一度完成すると容易には回路変更ができないため、細心の注意を払って設計・検証をし、開発を行わなければならない。
【０００４】
しかしながら、人間が作製するものである以上、バグなどの問題は常に発生するものであり、完全に避けることはできない。問題が発生した場合には、ハードウェアでの解決ができない限り、ファームウェアで制御方法を変更するなどして回避するしかなく、それでも回避できないような場合は、高いコストと時間をかけてＡＳＩＣを作り直す必要がある。
【０００５】
また、ディジタル複合機は、高機能、多機能が故にその操作も複雑化するおそれがあり、より操作しやすいユーザインターフェイスの改良が求められている。たとえば、入力装置としてタッチパネルなどのポインティングデバイスを備え、ＧＵＩ（Graphical User  Interface）を採用することにより、操作性を改良することができる。タッチパネルには、液晶ディスプレイや有機ＥＬ（electro-luminescence）ディスプレイが組み合わされ、ソフトウェアキーによる入力を行う。そのため、ディジタル複合機には、ユーザインターフェイス用ディスプレイの画像処理を行うための回路構成が必要であり、アニメーション表示ができるものになると、より高度な画像処理機能を有するグラフィックチップが必要となる。
【０００６】
特許文献１記載の表示装置は、ＧＰＵでの演算処理により映像構成要素ごとに画像データを形成し、対応する画素の記憶回路に形成した画像データを格納する。格納された画像データは、各画素の処理回路で合成処理され、表示処理回路で映像信号に変換される。
【０００７】
【特許文献１】特開２００３−１６７５５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ディジタル複合機に搭載されるＡＳＩＣの中でも画像処理用のＡＳＩＣに不具合が発生した場合は、装置全体の機能低下につながり、重要な問題となる。
【０００９】
本発明の目的は、容易に画像処理機能の追加、変更ができる画像処理装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、装置全体の動作を制御する主制御部と、
印刷用画像処理を実施する画像処理部と、
画像表示用画像処理を実施するグラフィック処理部とを備え、
前記グラフィック処理部が、前記画像表示用画像処理と前記印刷用画像処理の一部の処理とを並列して実行可能に構成されることを特徴とする画像処理装置である。
【００１１】
また本発明は、前記印刷用画像処理の一部の処理は、前記画像処理部がすべき処理にさらに追加される処理であることを特徴とする。
【００１２】
また本発明は、前記印刷用画像処理の一部の処理は、前記画像処理部がすべき処理の不具合を解消するための処理であることを特徴とする。
【００１３】
また本発明は、外部記憶装置との画像データの送受信を制御する外部記憶装置インターフェイス部を備え、
前記外部記憶装置インターフェイス部と前記グラフィック処理部とが同一の半導体チップ内に構成されることを特徴とする。
【００１４】
また本発明は、前記主制御部は、前記画像処理部と前記グラフィック処理部とに指示することによってそれぞれで実施される印刷用画像処理の実施順序を変更可能に構成されることを特徴とする。
【００１５】
また本発明は、装置全体の動作を制御する主制御部と、
印刷用画像処理を実施する画像処理部とを備え、
前記主制御部が、装置全体の制御と前記印刷用画像処理の一部の処理とを並列して実行可能に構成されることを特徴とする画像処理装置である。
【００１６】
また本発明は、外部記憶装置との画像データの送受信を制御する外部記憶装置インターフェイス部を備え、
前記外部記憶装置インターフェイス部と前記主制御部とが同一の半導体チップ内に構成されることを特徴とする。
【００１７】
また本発明は、前記主制御部は、前記画像処理部と主制御部自身とに指示することによってそれぞれで実施される印刷用画像処理の実施順序を変更可能に構成されることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、グラフィック処理部が、画像表示用画像処理と印刷用画像処理の一部の処理とを並列して実行することが可能に構成されている。
【００１９】
また本発明によれば、印刷用画像処理の一部の処理は、画像処理部がすべき処理にさらに追加される処理である。
【００２０】
また本発明によれば、前記印刷用画像処理の一部の処理は、前記画像処理部がすべき処理の不具合を解消するための処理である。
【００２１】
これにより、たとえば、新たな機能の追加や、バグなどの不具合を解消するための処理を容易に実行することができる。
【００２２】
また本発明によれば、外部記憶装置との画像データの送受信を制御する外部記憶装置インターフェイス部を備え、前記外部記憶装置インターフェイス部と前記グラフィック処理部とが同一の半導体チップ内に構成される。
【００２３】
これにより、画像データを効率よく転送することができ、処理速度を向上させることができる。
【００２４】
また本発明によれば、前記主制御部は、前記画像処理部と前記グラフィック処理部とに指示することによってそれぞれで実施される印刷用画像処理の実施順序を変更することができる。
【００２５】
これにより、前記グラフィック処理部が、効率よく印刷用画像処理の一部の処理を実行することができる。
【００２６】
また本発明によれば、主制御部が、装置全体の制御と印刷用画像処理の一部の処理とを並列して実行することが可能に構成されている。
【００２７】
これにより、たとえば、新たな機能の追加や、バグなどの不具合を解消するための処理を容易に実行することができる。
【００２８】
また本発明によれば、外部記憶装置との画像データの送受信を制御する外部記憶装置インターフェイス部を備え、前記外部記憶装置インターフェイス部と前記主制御部とが同一の半導体チップ内に構成される。
【００２９】
これにより、画像データを効率よく転送することができ、処理速度を向上させることができる。
【００３０】
また本発明によれば、前記主制御部は、前記画像処理部と主制御部自身とに指示することによってそれぞれで実施される印刷用画像処理の実施順序を変更することができる。
【００３１】
これにより、前記主制御部が、効率よく印刷用画像処理の一部の処理を実行することができる。
【発明を実施するための最良の形態】
【００３２】
図１は、本発明の実施の一形態である画像処理装置１の構成を示すブロック図である。画像処理装置１は、主制御部であるＳｏＣ（System On a Chip）３と、画像処理部である画像処理チップ４と、Ｉ／Ｏ（Input/Output）チップ５と、プリントエンジン６と、システムバス７とからなる。
【００３３】
スキャナ２は、画像処理装置１に接続されていて、原稿画像の読み取りと、シェーディングや光量補正などの画像処理を行うものである。
【００３４】
ＳｏＣ３は、メインメモリ８をワークメモリ領域として使用し、画像処理装置１の制御を行う主制御部である。
【００３５】
画像処理チップ４は、スキャナ２や外部のパーソナルコンピュータ（以下「ＰＣ（    Personal Computer）」という）から受信した画像データに画像処理を行うものであり、内部には、入力階調補正部、領域分離処理部、色補正部、黒生成下色除去部、空間フィルタ処理部、出力階調補正部、カラーモノクロ変換部、画像圧縮処理、画像解凍処理、および回転処理部を含む。画像処理チップ４としては、画像処理専用に開発された専用ＡＳＩＣ（Application Specific Integrated Circuit）または画像処理機能を持った汎用ＩＣ（Integrated Circuit）が一般的に利用される。画像処理チップ４は、主制御部であるＳｏＣ３からの指示に従って、受信した画像データを、自身が制御するイメージメモリ９に格納し、画像処理を実施することができる。
【００３６】
Ｉ／Ｏチップ５は、外部デバイスとのインターフェイスを行うものであり、一例として、ユーザインターフェイスを表示するためＬＣＤＣ（Liquid Crystal Display          Controller）機能を持つＧＰＵ（Graphics Processing Unit）２３を含んで構成され、３Ｄグラフィックスの表示に必要な計算処理を行う。またＨＤＤ（Hard disk drive）コントローラやＮＩＣ（Network Interface Card）等も併せ持つ。Ｉ／Ｏチップ５は受信した画像データを、自身が制御するＬＣＤＣメモリ１０またはＨＤＤ１１に格納する。
【００３７】
またＩ／Ｏチップ５は、ＬＡＮ（Local Area Network）１２経由で外部装置との間でデータを送受信することもできる。Ｉ／Ｏチップ５はＬＡＮ１２のみならず、ファクシミリ装置、ＵＳＢ（Universal Serial Bus）等、数種の外部インターフェイスを有することが一般的であり、コピー動作だけでなくプリント動作やファクシミリ動作などを実現することが可能になる。
【００３８】
プリントエンジン６は、画像処理後のデータを受信し、プリント処理を実行する。
システムバス（System Bus）７は、ＰＣＩ（Peripheral Component Interconnect）やＰＣＩ−Ｅｘｐｒｅｓｓや専用バスなど、汎用システムバスで構成され、制御データや画像データの内部送受信に用いられる。
【００３９】
図２は、Ｉ／Ｏチップ５の構成を示すブロック図である。Ｉ／Ｏチップ５は、システムバスＩ／Ｆ（Interface）２１と、ローカルバスＩ／Ｆ２２と、ＧＰＵ２３と、ＨＤＤＩ／Ｆ２４と、ネットワークＩ／Ｆ２５と、ＬＣＤＣメモリＩ／Ｆ２６とからなる。
【００４０】
システムバスＩ／Ｆ２１は、各ＩＣとの間での画像データなどの送受信を制御するブロックである。
【００４１】
ローカルバスＩ／Ｆ２２は、ＳｏＣ３との通信を行うことによってＩ／Ｏチップ５の動作を制御するブロックである。ＳｏＣ３に直結されたローカルバス２７に接続し、ＳｏＣ３からの指示に従ってＩ／Ｏチップ５を制御する。
【００４２】
ＧＰＵ２３は、液晶ディスプレイ表示と、表示するための画像データの画像処理とを行う。ＬＣＤＣメモリＩ／Ｆ２６は、液晶ディスプレイ表示を行うために、画像データを格納するＬＣＤＣメモリ１０を備えるためのメモリコントロール機能を含む。
【００４３】
ＨＤＤＩ／Ｆ２４は、ＨＤＤコントローラ機能と、インターフェース機能とを備えるものである。ネットワークＩ／Ｆ２５は、ＬＡＮ１２経由で外部装置との間でデータを送受信するものである。
【００４４】
システム構成が異なり、異なる処理を行う画像処理チップが複数個搭載される場合や、Ｉ／Ｏチップ機能を分割してＧＰＵ機能を独立にする場合等、複数個のＩＣで構成されることも考えられる。
【００４５】
図３は、コピー動作中の画像データの流れを図１のブロック図に重ねて示す図である。画像処理装置１のコピー動作を一例に挙げ、画像処理について説明を行う。
【００４６】
ユーザ操作によってユーザインターフェースに備えられたコピーボタンが押されると、スキャナ２が原稿台に載せられた原稿を読み取り、アナログ画像データからデジタル画像データへ変換後、システムバス７を経由して画像処理チップ４へと画像データを転送するとともに、画像処理チップ４は、ＳｏＣ３からの指示に従ってスキャナ２から受信した画像データを自身が制御するイメージメモリ９に格納する（経路３０）。
【００４７】
イメージメモリ９に格納された画像データは、予めＳｏＣ３から指示された画像処理を画像処理チップ４が実施した上で、画像処理完了後にＩ／Ｏチップ５内部のＨＤＤコントローラ（不図示）へシステムバス７経由で転送され、Ｉ／Ｏチップ５ではシステムバス７経由で画像処理チップ４から受信した画像データをＨＤＤ１１へ保存する（経路３１）。
【００４８】
Ｉ／Ｏチップ５は、ＨＤＤ１１に保存した画像データを印字出力するためにプリントエンジン６へ転送する（経路３２）。
【００４９】
プリントエンジン６は、Ｉ／Ｏチップ５から画像データを受信し、記録媒体への印字動作を実行する。このときＳｏＣ３が、Ｉ／Ｏチップ５やプリントエンジン６を制御する。
【００５０】
なお、コピー動作以外の動作例として、外部装置から受信したデータを出力するプリント動作があるが、この場合にはＬＡＮ１２経由で画像データが転送されるため、画像データ入力経路は、コピー動作の例における経路３０とは異なり、Ｉ／Ｏチップ５からシステムバス７を経由して画像処理チップ４へと画像データを転送するとともに、画像処理チップ４が、ＳｏＣ３からの指示に従ってＩ／Ｏチップ５から受信した画像データを自身が制御するイメージメモリ９に格納する（経路３３）。
【００５１】
その後の画像データの転送、画像処理などはコピー同差の場合と同じである。ただし、画像処理の詳細な内容については、入力された画像データの種類によって異なる。
【００５２】
図４は、Ｉ／Ｏチップ５における画像データの流れを図２のブロック図に重ねて示す図である。
【００５３】
図３に示した経路３１および経路３２のデータ転送経路の場合、Ｉ／Ｏチップ５内部では、経路４０に示すように、ＨＤＤＩ／Ｆ２４とシステムバスＩ／Ｆ２１間でのやり取りとなる。
【００５４】
ＨＤＤ１１への書き込み動作時は、システムバスＩ／Ｆ２１から入力する画像データをＩ／Ｏチップ５の内部バスを介してＨＤＤＩ／Ｆ２４へと転送する。ＨＤＤＩ／Ｆ２４は受信したデータを外部記憶装置であるＨＤＤ１１へ保存する。ＨＤＤ１１からの読み出し動作時はＨＤＤ１１より読み出す画像データをＩ／Ｏチップ５の内部バスを介してシステムバスＩ／Ｆ２１へと転送する。システムバスＩ／Ｆ２１は受信した画像データをシステムバスからＩ／Ｏチップ５の外部へと出力する。
【００５５】
次に、表示装置であるＬＣＤ２８に表示する画像データを転送する流れについて説明する。
【００５６】
経路４１は、ＳｏＣ３がＬＣＤＣメモリ１０から画像データをリード・ライトする際の流れであり、経路４２は、ＧＰＵ２３がＬＣＤＣメモリ１０から画像データをリード・ライトする際の流れであり、経路４３は、ＬＣＤＣメモリＩ／Ｆ２６がＬＣＤ２８に表示する画像データを転送する流れである。
【００５７】
これらの画像データの転送は、ＬＣＤ２８に表示される画像データを書き換えるために発生する。したがって、コピー動作で発生する画像データの転送とは独立して処理されるものである。
【００５８】
Ｉ／Ｏチップ５の内部バスについては、コピー動作で転送される画像データとＬＣＤ表示動作で転送される画像データの転送パフォーマンスを向上するため、それぞれ独立した２つの内部バスで構成することも考えられる。
【００５９】
さて、ＬＣＤ表示動作などに用いられ、グラフィックス用画像処理を実現するＧＰＵ２３は、高速周波数動作や高機能化が進み、非常に幅広いパフォーマンスを持ったものから選択できるようになっている。高速・高機能なＧＰＵはファームウェアプログラムを作成することにより高度な画像処理を実現することが可能となる。このような高機能ＧＰＵで画像処理を実行可能とすることで、画像処理チップ４で実行している画像処理に加えて他の画像処理を行ったり、画像処理チップ４で実行している画像処理の一部を肩代わりし手助けをすることが可能となる。
【００６０】
例えば、各ＩＣチップの回路構成が決定した製品完成後に画像処理の機能を向上させる必要が生じた場合、画像処理チップ４は、前述のようにコスト・速度面で有利となるＡＳＩＣで構成させることが多いため、機能として予め実装されていない機能を追加したり、変更したりすることが非常に困難である。
【００６１】
したがって、このような場合に、画像処理チップ４ですべき画像処理を完了した後、ＧＰＵ２３でさらに画像処理を実行することが可能なように構成すれば画像処理の機能を向上させることが可能となる。もちろん、ＧＰＵ２３は、画像処理専用のＡＳＩＣと比較すると画像処理速度が遅くなるため、機能を向上させることができても、装置全体としての処理速度や画像データの転送能力が低下してしまうと、結果的に装置全体としての機能低下につながるので、装置全体としての処理速度や画像データの転送能力を満たすことも必要である。画像処理速度および画像データの転送能力を満足するためには、図２に示したように、ＧＰＵ２３と、ＨＤＤＩ／Ｆ２４およびＬＣＤＣメモリＩ／Ｆ２６とが同一のＩＣチップ内に構成されることが望ましい。なお、装置全体としての処理速度や画像データの転送能力を満たす構成であれば、これらの機能を独立したそれぞれのＩＣチップに分割する構成であってもよい。
【００６２】
また、ＧＰＵ２３は、上記のように機能付加による機能の向上だけでなく、画像処理チップ４の作製後に、画像処理の一部に不具合が発覚し、修正する必要が生じた場合にも利用することができる。このような場合、画像処理チップ４で不具合が生じた一部の処理については、ＧＰＵ２３が代わりにその一部の処理を引き受けて代替処理することによって不具合を解決することが可能となる。
【００６３】
さらなる機能の付加、不具合の解決いずれにしても、ＧＰＵ２３が実行する画像処理は、画像処理チップ４が実行すべき画像処理フローの開始前または完了後に実施する場合と、画像処理フローの途中段階で実施しなければならない場合とが想定される。
【００６４】
以下では、それぞれの場合について画像データの流れを説明する。
第１の実施形態では、画像処理チップ４ですべき画像処理を実行完了した後、ＧＰＵ２３で追加の画像処理を実施する場合の画像データの流れを図５に示す。ＧＰＵ２３で追加される画像処理は、さらに機能を追加するための処理であってもよいし、画像処理チップ４ですべき画像処理の不具合を解消するための処理であってもよい。
【００６５】
図３に示した経路３０、経路３２は、画像処理フローよりも前処理および後処理であるため図５の説明では省略している。
【００６６】
画像処理チップ４でするべき画像処理が完了すると、画像処理チップ４は、画像データをＩ／Ｏチップ５に対して、システムバス７を介して転送する（経路５０）。通常であれば画像処理の完了した画像データは、図３に示した経路３１のように直接ＨＤＤ１１へ格納されるが、ＧＰＵ２３で追加の画像処理を実施するために、画像処理チップ４から転送される画像データはＬＣＤＣメモリ１０へ格納される。その後、ＧＰＵ２３によって追加の画像処理を実施した後、ＨＤＤ１１へ格納される（経路５１）。
【００６７】
図６は、第１実施形態におけるＩ／Ｏチップ５内部の処理を詳細に説明するための図である。画像処理チップ４ですべき画像処理を完了した画像データは経路６０で、システムバスＩ／Ｆ２１から内部バス、ＬＣＤＣメモリＩ／Ｆ２６を介してＬＣＤＣメモリ１０へと格納される。格納された画像データは、ＧＰＵ２３で追加の画像処理を実行するために、順次ＬＣＤＣメモリ１０から内部バスを介して読み出され、ＧＰＵ２３で追加の画像処理を実行した後、内部バスを介してＬＣＤＣメモリ１０へと戻される（経路６１）。
【００６８】
ＬＣＤＣメモリ１０を共用するために、ＬＣＤＣメモリＩ／Ｆ２６とＧＰＵ２３との間で処理状況を相互に通信しながら画像データの転送を実行する。ＧＰＵ２３での画像処理が完了した画像データは、必要な全ての画像処理を施されたこととなるので、経路６２によってＨＤＤ１１へ格納されて一連の処理が完了となる。
【００６９】
第２の実施形態では、画像処理チップ４ですべき画像処理を実行している途中に一時的にＧＰＵ２３で追加の画像処理を実施する場合の画像データの流れを図７に示す。
【００７０】
ＧＰＵ２３で追加される画像処理は、さらに機能を追加するための処理であってもよいし、画像処理チップ４ですべき画像処理の不具合を解消するための処理であってもよい。
【００７１】
画像処理チップ４で予め処理すべきステップまでの画像処理が終了すると、画像処理チップ４は、イメージメモリ９内の画像データをＩ／Ｏチップ５に対してシステムバス７を介して転送する（経路７０）。通常であれば画像処理の完了した画像データは図３に示した経路３１のように直接ＨＤＤ１１へ格納されるが、ＧＰＵ２３で追加の画像処理を実施するため、画像処理チップ４から転送される画像データは、ＬＣＤＣメモリ１１へと格納される。その後、ＧＰＵ２３によって追加の画像処理を実施した後、イメージメモリ９へ画像データをもう一度転送する（経路７１）。画像データを受信した画像処理チップ４は、残りの画像処理を実施し、再度Ｉ／Ｏチップ５へ画像データを転送する。このとき、すべき画像処理は全て完了しているためＨＤＤ１１へ格納される（経路７２）。
【００７２】
図８は、第２実施形態におけるＩ／Ｏチップ５内部の処理を詳細に説明するための図である。画像処理チップ４で予め処理すべきステップまでの画像処理が終了すると、画像データは経路８０で内部バス、ＬＣＤＣメモリＩ／Ｆ２６を介してＬＣＤＣメモリ１０へ格納される。格納された画像データは、ＧＰＵ２３で追加の画像処理を実行するために、順次ＬＣＤＣメモリから読み出され、ＧＰＵ２３で追加の画像処理を実行した後、同じく内部バスを介してＬＣＤＣメモリ１０へと戻される（経路８１）。ＬＣＤＣメモリ１０を共用するためにＬＣＤＣメモリＩ／Ｆ２６とＧＰＵ２３との間で処理状況を相互に通信しながら画像データの転送を実行する。ＧＰＵ２３での追加の画像処理が完了した画像データは、再び画像処理チップ４で残りの画像処理を実施するために、経路８０で画像データを転送する。画像処理チップ４で残りの画像処理が完了した画像データは、経路８２によってＨＤＤ１１へ格納されて一連の処理が完了となる。
【００７３】
第３の実施形態は、画像処理チップ４ですべき画像処理を実行する前に、ＧＰＵ２３で追加の画像処理を実施する場合であり、その画像データの流れを図９に示す。ＧＰＵ２３で追加される画像処理は、さらに機能を追加するための処理であってもよいし、画像処理チップ４ですべき画像処理の不具合を解消するための処理であってもよい。
【００７４】
ユーザ操作によってユーザインターフェイスに備えられたコピーボタンが押されると、スキャナ２が原稿台に載せられた原稿を読み取り、アナログ画像データからデジタル画像データへ変換後、システムバス７を経由してＩ／Ｏチップ５へと画像データを転送するとともに、ＩＯチップ５は、ＳｏＣ３からの指示に従ってスキャナ２から受信した画像データを自身が制御するＬＣＤＣメモリ１０に格納する（経路９０）。
【００７５】
ＧＰＵ２３によって追加の画像処理を実施した後、Ｉ／Ｏチップ５は、システムバス７を介して画像処理チップ４に追加の画像処理が施された画像データを転送し、画像処理チップ４は、画像データを自身が制御するイメージメモリ９に格納する（経路９１）。
【００７６】
画像処理チップ４は、画像処理チップ４がするべき画像処理を完了すると、Ｉ／Ｏチップ５へ画像データを転送する。このとき、すべき画像処理は全て完了しているためＨＤＤ１１へ格納される（経路９２）。
【００７７】
図１０は、第３実施形態におけるＩ／Ｏチップ５内部の処理を詳細に説明するための図である。
【００７８】
スキャナ２で読み取られた画像データは、経路１００で、システムバスＩ／Ｆ２１から内部バス、ＬＣＤＣメモリＩ／Ｆ２６を介してＬＣＤＣメモリ１０へと格納される。格納された画像データは、ＧＰＵ２３で追加の画像処理を実行するために、順次ＬＣＤＣメモリ１０から内部バスを介して読み出され、ＧＰＵ２３で追加の画像処理を実行した後、内部バスを介してＬＣＤＣメモリ１０へと戻される（経路１０１）。
【００７９】
ＬＣＤＣメモリ１０を共用するためにＬＣＤＣメモリＩ／Ｆ２６とＧＰＵ２３との間で処理状況を相互に通信しながら画像データの転送を実行する。ＧＰＵ２３での追加の画像処理が完了した画像データは、画像処理チップ４がするべき画像処理を実施するために、経路１００で画像データを転送する。画像処理チップ４ですべき画像処理が完了した画像データは、必要な全ての画像処理を施されたこととなるので、経路１０２によってＨＤＤ１１へ格納されて一連の処理が完了となる。
【００８０】
さらに、ＧＰＵ２３と同様、ＣＰＵはＳｏＣ３に代表されるように近年、高速周波数動作や高機能化が進み、非常に幅広いパフォーマンスを持ったものから選択できるようになっている。高速・高機能なＳｏＣ３を利用するとファームウェアプログラムを作成することにより高度な画像処理を実現することが可能となる。このような高機能ＳｏＣで画像処理を実行することで、上記ＧＰＵ２３を使用した画像処理システム同様に画像処理の機能追加や画像処理ＡＳＩＣの不具合の解決などが可能になる。つまり、ＧＰＵ２３が画像処理を実施する場合は、ＬＣＤ表示用画像データの画像処理と、原稿画像データの画像処理とを並列して行うが、ＳｏＣ３が画像処理を実施する場合は、画像処理装置１の全体制御と原稿画像データの画像処理とを並列して行うことになる。
【００８１】
ＧＰＵ２３と同様に、ＳｏＣ３で画像処理を実施する場合は、ＨＤＤＩ／Ｆ２４をＳｏＣ３の内部に持つ構成がパフォーマンス向上に有効な手段となるが、装置全体として満足するのであればＳｏＣ３内部にＨＤＤＩ／Ｆ２４を必ずしも備える必要はない。ＧＰＵ２３を利用するのと同様に実施可能であるので特に図示はしないが、ＳｏＣ３で、画像処理チップ４がすべき画像処理の一部の画像処理を追加して実施する場合、画像処理チップ４ですべき画像処理が完了後に追加する構成であっても、画像処理途中に追加の画像処理を実施する構成でもどちらでも対応可能であり、画像処理の順番はＳｏＣ３からの指示によって決定される。
【００８２】
図１１は、画像処理装置１の画像処理を示すフローチャートである。一例として、画像処理チップ４のすべき画像処理完了後にＧＰＵ２３で追加の画像処理を実施する第１実施形態のフローを示す。
【００８３】
まずステップＳ１では、ＳｏＣ３が、印刷部ジョブの開始を認識する。具体的には、スキャナで読み取られた画像データの印字ジョブ（コピージョブ）や外部装置から受信した画像データの印刷ジョブ（プリントジョブ）の起動を認識し、ＰＣなどの外部装置からネットワーク経由で起動がかかる場合や、入力装置を介してユーザインターフェイスから起動がかかる場合がある。
【００８４】
ステップＳ２では、ＳｏＣ３が各部位の動作設定を指示する。各部位の動作設定の指示は、部位ごとの動作方法をレジスタ設定することによって行う。動作設定の内容としてはたとえば、実行するべき画像処理の種類、その順序、処理サイズなどを指示する。
【００８５】
ステップＳ３では、ＳｏＣが各部位に対して画像処理の開始を指示する。実際には、画像データフローの下流側から順番に起動するため、プリントエンジン６、Ｉ／Ｏチップ５、画像処理チップ４の順番で起動させる。
【００８６】
ステップＳ４では、指示された動作設定に基づいて、各部位が画像処理を実行する。
ステップＳ５では、ＳｏＣ３が最終処理である印字処理終了後にプリントエンジン６から処理完了通知を受信すると一連のジョブの終了を認識する。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の一形態である画像処理装置１の構成を示すブロック図である。
【図２】Ｉ／Ｏチップ５の構成を示すブロック図である。
【図３】コピー動作中の画像データの流れを図１のブロック図に重ねて示す図である。
【図４】Ｉ／Ｏチップ５における画像データの流れを図２のブロック図に重ねて示す図である。
【図５】画像処理チップ４で画像処理を実行完了した後、ＧＰＵ２３で追加の画像処理を実施する場合の画像データの流れを示す図である。
【図６】第１実施形態におけるＩ／Ｏチップ５内部の処理を詳細に説明するための図である。
【図７】画像処理チップ４ですべき画像処理を実行している途中に一時的にＧＰＵ２３で追加の画像処理を実施する場合の画像データの流れを示す図である。
【図８】第２実施形態におけるＩ／Ｏチップ５内部の処理を詳細に説明するための図である。
【図９】画像処理チップ４ですべき画像処理を実行する前に一時的にＧＰＵ２３で追加の画像処理を実施する場合の画像データの流れを示す図である。
【図１０】第３実施形態におけるＩ／Ｏチップ５内部の処理を詳細に説明するための図である。
【図１１】画像処理装置１の画像処理を示すフローチャートである。
【符号の説明】
【００８８】
１  画像処理装置
２  スキャナ
３  ＳｏＣ
４  画像処理チップ
５  Ｉ／Ｏチップ
６  プリントエンジン
７  システムバス
８  メインメモリ
９  イメージメモリ
１０  ＬＣＤＣメモリ
１１  ＨＤＤ
２１  システムバスＩ／Ｆ
２２  ローカルバスＩ／Ｆ
２３  ＧＰＵ
２４  ＨＤＤＩ／Ｆ
２５  ネットワークＩ／Ｆ
２６  ＬＣＤＣメモリＩ／Ｆ
【図１】
2009207014.tif 000003
【図２】
2009207014.tif 000004
【図３】
2009207014.tif 000005
【図４】
2009207014.tif 000006
【図５】
2009207014.tif 000007
【図６】
2009207014.tif 000008
【図７】
2009207014.tif 000009
【図８】
2009207014.tif 000010
【図９】
2009207014.tif 000011
【図１０】
2009207014.tif 000012
【図１１】
2009207014.tif 000013