(57)【要約】【課題】誤動作の原因となるグリッチを除去すると共に転送スループットを悪化させることなく通信することが可能なグリッチ除去回路を実現する。【解決手段】バスを使用して通信を行う信号のグリッチを除去するグリッチ除去回路において、信号が入力されクロック信号に同期して出力する第１のフリップフロップと、第１のフリップフロップの出力が入力されクロック信号に同期して出力する第２のフリップフロップと、第１のフリップフロップおよび第２のフリップフロップのそれぞれの出力がハイレベルまたはローレベルであることを検出してイネーブル信号を有効にする一致検出回路と、イネーブル信号が有効な時は第２のフリップフロップの出力をクロック信号に同期して出力し、イネーブル信号が無効な時は出力を保持する第３のフリップフロップとを備える。【選択図】  図１
2009225153.tif 000002
【特許請求の範囲】
【請求項１】
バスを使用して通信を行う信号のグリッチを除去するグリッチ除去回路において、
前記信号が入力されクロック信号に同期して出力する第１のフリップフロップと、
この第１のフリップフロップの出力が入力され前記クロック信号に同期して出力する第２のフリップフロップと、
前記第１のフリップフロップおよび前記第２のフリップフロップのそれぞれの出力がハイレベルまたはローレベルであることを検出してイネーブル信号を有効にする一致検出回路と、
前記イネーブル信号が有効な時は前記第２のフリップフロップの出力を前記クロック信号に同期して出力し、前記イネーブル信号が無効な時は出力を保持する第３のフリップフロップと
を備えたことを特徴とするグリッチ除去回路。
【請求項２】
前記第２のフリップフロップが、
ｎ個（ｎは２以上の整数）あり、１番目のフリップフロップの入力に前記第１のフリップフロップの出力が接続され、ｎ番目のフリップフロップの出力が前記第３のフリップフロップの入力に接続され、（ｎ−１）番目のフリップフロップの出力がｎ番目のフリップフロップの入力に接続されることを特徴とする
請求項１記載のグリッチ除去回路。
【請求項３】
半導体試験装置に用いたことを特徴とする
請求項１または請求項２に記載のグリッチ除去回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスを使用して通信を行う信号のグリッチを除去するグリッチ除去回路に関し、特に転送スループットを悪化させることなく通信することが可能なグリッチ除去回路に関する。
【背景技術】
【０００２】
図６は従来のパラレルバスでのカード間通信を示す構成ブロック図である。ここで、カードとは特定の機能を有するカード型のモジュールのことをいう。このような構成は、例えば、半導体試験装置に用いられる。
【０００３】
半導体試験装置に用いられるカードには、パターンと呼ばれる信号を発生させるパターン発生カード、被試験デバイスへ印加する信号を発生させるピンエレクトロニクスカード、被試験デバイスへ電源を供給したり、電圧／電流等を測定するＤＣカード、これらのカードへのデータを分配／中継を行うＩ／Ｆカード、演算制御部（ＣＰＵ：Central Processing Unit）を有して試験を統括的に制御するＣＰＵカード等がある。
【０００４】
図６において、マスターカード１はバスの制御権を持ち、スレーブカード２〜スレーブカード４を制御する。図６に示すパラレルバスはアドレス／データ、制御信号Ａ、制御信号Ｂおよびクロック信号から構成されている。アドレス／データは３２ビットの幅を持ち、制御信号Ａはマスターカード１から各スレーブカードへ出力されるアドレスストローブ信号、データストローブ信号およびライト／リード信号等である。
【０００５】
制御信号Ｂは各スレーブカードからマスターカード１へ出力されるデータアクノリッジ信号等である。クロック信号はマスターカード１から各スレーブカードへ出力され、バス上の信号はこのクロック信号に同期して動作している。
【０００６】
従来のグリッチ除去回路に関連する先行技術文献としては次のようなものがある。
【０００７】
【特許文献１】特開２００２−２０８８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図６に示すように、アドレス／データ、制御信号、クロック信号をそれぞれ別のラインで構成しているパラレルバスを用いて通信を行うと、信号間のクロストーク等の影響により、グリッチが発生して誤動作を起こすことがあるという問題点があった。
【０００９】
また、近年、このようなカード間通信に使用されるバスの転送速度は速くなってきている。このため、グリッチを除去する時には転送スループットを悪化させないという要求が強くなっている。
従って本発明が解決しようとする課題は、誤動作の原因となるグリッチを除去すると共に転送スループットを悪化させることなく通信することが可能なグリッチ除去回路を実現することにある。
【課題を解決するための手段】
【００１０】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
バスを使用して通信を行う信号のグリッチを除去するグリッチ除去回路において、
前記信号が入力されクロック信号に同期して出力する第１のフリップフロップと、この第１のフリップフロップの出力が入力され前記クロック信号に同期して出力する第２のフリップフロップと、前記第１のフリップフロップおよび前記第２のフリップフロップのそれぞれの出力がハイレベルまたはローレベルであることを検出してイネーブル信号を有効にする一致検出回路と、前記イネーブル信号が有効な時は前記第２のフリップフロップの出力を前記クロック信号に同期して出力し、前記イネーブル信号が無効な時は出力を保持する第３のフリップフロップとを備えたことを特徴とする。
【００１１】
請求項２記載の発明は、
請求項１記載のグリッチ除去回路において、
前記第２のフリップフロップが、
ｎ個（ｎは２以上の整数）あり、１番目のフリップフロップの入力に前記第１のフリップフロップの出力が接続され、ｎ番目のフリップフロップの出力が前記第３のフリップフロップの入力に接続され、（ｎ−１）番目のフリップフロップの出力がｎ番目のフリップフロップの入力に接続されることを特徴とする。
【００１２】
請求項３記載の発明は、
請求項１または請求項２に記載のグリッチ除去回路において、
半導体試験装置に用いたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、バスを使用して通信を行う信号のグリッチを除去するグリッチ除去回路において、前記信号が入力されクロック信号に同期して出力する第１のフリップフロップと、この第１のフリップフロップの出力が入力され前記クロック信号に同期して出力する第２のフリップフロップと、前記第１のフリップフロップおよび前記第２のフリップフロップのそれぞれの出力がハイレベルまたはローレベルであることを検出してイネーブル信号を有効にする一致検出回路と、前記イネーブル信号が有効な時は前記第２のフリップフロップの出力を前記クロック信号に同期して出力し、前記イネーブル信号が無効な時は出力を保持する第３のフリップフロップとを備えたことにより、誤動作の原因となるグリッチを除去すると共に転送スループットを悪化させることなく通信することが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を図面を用いて詳細に説明する。図１は本発明に係るグリッチ除去回路の一実施例を示す構成ブロック図である。
【００１５】
図１において、フリップフロップ５およびフリップフロップ６はクロック信号の立ち上がりエッジのタイミングで入力信号のレベルを出力する。一致検出回路７は入力される複数の信号のレベルが全てハイレベルまたは全てローレベルとなった時にイネーブル信号を出力する。フリップフロップ８はイネーブル端子が付いており、このイネーブル端子に入力される信号が有効な時にクロック信号の立ち上がりエッジのタイミングで入力信号のレベルを出力する。イネーブル端子に入力される信号が無効な時には、クロック信号が入力されても出力はそのまま保持される。
【００１６】
入力信号はフリップフロップ５のデータ入力端子に接続され、フリップフロップ５のデータ出力端子はフリップフロップ６のデータ入力端子および一致検出回路７の一方の入力端子にそれぞれ接続される。フリップフロップ６のデータ出力端子はフリップフロップ８のデータ入力端子および一致検出回路７の他方の入力端子にそれぞれ接続され、フリップフロップ８のデータ出力は出力信号として出力される。
【００１７】
クロック信号はフリップフロップ５のクロック端子、フリップフロップ６のクロック端子およびフリップフロップ８のクロック端子にそれぞれ接続され、一致検出回路７のイネーブル信号出力端子はフリップフロップ８のイネーブル端子に接続される。フリップフロップ５、フリップフロップ６、一致検出回路７およびフリップフロップ８はグリッチ検出回路５０を構成している。
【００１８】
図１に示す実施例の動作を図２を用いて説明する。図２はグリッチを検出した時の動作を示すタイミングチャートである。
【００１９】
図２に示すように、入力信号ＩＮにグリッチが発生し、偶然にクロック信号の立ち上がりエッジで拾ってしまった場合、フリップフロップ５の出力Ｑ１およびフリップフロップ６の出力Ｑ２に順次出力される。
【００２０】
一致検出回路７はフリップフロップ５の出力Ｑ１およびフリップフロップ６の出力Ｑ２がそれぞれハイレベルまたはローレベルの時にイネーブル信号をハイレベルにし、フリップフロップ５の出力Ｑ１およびフリップフロップ６の出力Ｑ２がそれぞれ異なるレベルの時にはイネーブル信号をローレベルにする。
【００２１】
そして、フリップフロップ８はイネーブル信号がハイレベル（有効）の時にクロック信号の立ち上がりエッジのタイミングで入力信号のレベル、すなわち、フリップフロップ６が出力するレベルを出力する。一方、フリップフロップ８はイネーブル信号がローレベル（無効）の時にクロック信号が入力されても出力はそのまま保持される。
【００２２】
図２のタイミングＴ２およびタイミングＴ３ではイネーブル信号がローレベルのため、フリップフロップ８の出力は前の状態、すなわち、ハイレベルの状態を保持しているので、出力信号ＯＵＴにはグリッチは現れず、除去されている。
【００２３】
また、クロック信号が入力信号の動作周波数よりも十分に高い場合、入力信号の転送スループットを悪化させることなく通信することが可能になる。例えば、入力信号がパラレルバス構造を採っている場合、そのパラレルバスの動作周波数が１５．６２５ＭＨｚとし、本発明のグリッチ除去回路５０のクロック信号の周波数が１２５ＭＨｚとすると、グリッチ除去回路５０でのレイテンシは３クロック分、すなわち、２４ｎｓとなり、パラレルバスのクロックは１周期６４ｎｓよりも短く、転送スループットに大きな影響を与えることなく通信できる。
【００２４】
この結果、一致検出回路７がフリップフロップ５およびフリップフロップ６の出力をそれぞれモニタし、それぞれの出力がハイレベルおよびローレベルの時にイネーブル信号を有効にし、それぞれの出力が異なるレベルの時にはイネーブル信号を無効にする。そして、フリップフロップ８はこのイネーブル信号が有効な時にクロック信号の立ち上がりエッジのタイミングで入力信号のレベルを出力し、イネーブル信号がローレベル（無効）の時に出力を保持することにより、誤動作の原因となるグリッチを除去すると共に転送スループットを悪化させることなく通信することが可能になる。
【００２５】
なお、図１に示す実施例において、２つのフリップフロップの出力を一致検出回路７でモニタしているが、必ずしもこのように限定される必要はなく、３つ以上のフリップフロップの出力を一致検出回路７でモニタするようにしてもよい。
【００２６】
この場合の構成ブロック図を図３に示す。図１に示す実施例と異なる点は、フリップフロップ６が複数個（ｎ個：ｎは２以上の整数）あり、一致検出回路７はその複数個のフリップフロップ６１〜６ｎのそれぞれの出力をモニタしていることである。フリップフロップ５、フリップフロップ６１〜６ｎ、一致検出回路７およびフリップフロップ８はグリッチ検出回路５１を構成している。
【００２７】
フリップフロップ６が複数個になることで幅の長いグリッチを除去することが可能になる。図４および図５を用いて説明する。図４および図５はそれぞれグリッチを検出した時の動作を示すタイミングチャートである。
【００２８】
図４は図１の実施例でグリッチの幅が２クロック分ある場合の動作を示している。この場合、グリッチ除去回路５０はグリッチを除去しきれずにグリッチ波形を出力してしまっている。一方、図５はフリップフロップ６が２個ある場合で、図５中のＱ２は図３に示すフリップフロップ６２の出力を示している。
【００２９】
図５に示すように、フリップフロップ６を２個にして一致検出回路７で各フリップフロップの出力をモニタすることで、２クロック幅のグリッチを除去することが可能になる。このように、一致検出回路７がモニタするフリップフロップの数が増えるほど、幅の長いグリッチを除去することが可能になる。
【００３０】
また、図１に示す実施例において、一致検出回路７から出力されるイネーブル信号がハイレベルを有効とし、ローレベルを無効としているが、必ずしもこのように限定される必要はなく、ハイレベルを無効とし、ローレベルを有効としてもよい。
【図面の簡単な説明】
【００３１】
【図１】本発明に係るグリッチ除去回路の一実施例を示す構成ブロック図である。
【図２】グリッチを検出した時の動作を示すタイミングチャートである。
【図３】本発明に係るグリッチ除去回路の他の実施例を示す構成ブロック図である。
【図４】グリッチを検出した時の動作を示すタイミングチャートである。
【図５】グリッチを検出した時の動作を示すタイミングチャートである。
【図６】従来のパラレルバスでのカード間通信を示す構成ブロック図である。
【符号の説明】
【００３２】
１  マスターカード
２，３，４  スレーブカード
５，６，８，６１，６２，６ｎ  フリップフロップ
７  一致検出回路
５０，５１  グリッチ除去回路
【図１】
2009225153.tif 000003
【図２】
2009225153.tif 000004
【図３】
2009225153.tif 000005
【図４】
2009225153.tif 000006
【図５】
2009225153.tif 000007
【図６】
2009225153.tif 000008