(57)【要約】【課題】同一の符号化方式で符号化され、かつ伝送速度が任意の複数種存在する受信信号のいずれに対してもデューティ比を補正可能にする。【解決手段】符号化された受信信号の“Ｈ”または“Ｌ”の継続時間を観測する観測手段と、受信信号の符号シンボル周期に関する長パルス用設定値と短パルス用設定値に基づいて、観測された“Ｈ”または“Ｌ”の継続時間から波形歪みを検出する波形歪み検出手段と、波形歪みが検出された場合に、波形歪み発生期間の受信信号を反転することにより波形の補正を行う波形補正手段と、受信信号の立上りまたは立下りを検出し、その次の立上りまたは立下り検出までの間隔に基づいて判定した現在の受信信号の符号シンボル周期に基づいて上記長パルス用設定値と短パルス用設定値を設定する符号シンボル周期判定手段を備えた。【選択図】図１
2009253532.tif 000002
【特許請求の範囲】
【請求項１】
受信手段で受信された符号化方式による受信信号の“Ｈ”レベルまたは“Ｌ”レベルの継続時間を観測する観測手段と、
受信信号の符号シンボル周期に関する長パルス用設定値と短パルス用設定値に基づいて、前記観測手段で観測された“Ｈ”レベルまたは“Ｌ”レベルの継続時間から波形歪みを検出する波形歪み検出手段と、
前記波形歪み検出手段で波形歪みが検出された場合に、波形歪み発生期間の受信信号を反転することにより波形の補正を行う波形補正手段と、
受信信号の立上りまたは立下りを検出し、その次の立上りまたは立下り検出までの間隔に基づいて現在の受信信号の符号シンボル周期を判定し、判定した符号シンボル周期に基づいて前記波形歪み検出手段の長パルス用設定値と短パルス用設定値を設定する符号シンボル周期判定手段を備えたことを特徴とするデューティ補正装置。
【請求項２】
符号シンボル周期判定手段に入力する受信信号にあるインパルスノイズを除去する多数決回路を備えたことを特徴とする請求項１記載のデューティ補正装置。
【請求項３】
受信信号の符号化方式を、ＦＭ０符号化としたことを特徴とする請求項１または請求項２記載のデューティ補正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、通信における符号化された受信信号のデューティ比を補正するデューティ補正装置に関するものである。
【背景技術】
【０００２】
一般的な通信の場合、送信機と受信機が非同期のクロックで動作するため、通常、復調部は受信信号を用いて送信機のクロックに相当する再生クロックを作成し、復調データとセットで出力する必要がある。しかし、受信信号に波形歪みがあり、デューティ比が５０％を維持できない場合があると、作成する再生クロックは精度が低下する。そのため、精度の低い再生クロックと波形歪みを持つ受信信号を用いて復調を行った場合、ビット誤り率が高くなってしまうという問題がある。このため、復調を行う前に受信信号のデューティ比を補正するデューティ補正装置が提案されている（例えば特許文献１参照）。
【０００３】
特許文献１に記載された従来のデューティ補正装置は、マンチェスタ符号化された受信信号を対象としたもので、図２０に示すような構成を持つ。マンチェスタ符号化された受信信号が入力端子１に入力されると、エッジ検出回路２とセレクタ５に与えられる。また、セレクタ５には、反転回路７で反転された受信信号も与えられる。エッジ検出回路２では、受信信号のエッジを検出し、エッジが検出された場合に後段に接続されたカウンタ３にリセットパルスを出力し、また、後段に接続された波形歪み検出回路４にエッジ検出パルスを出力する。カウンタ３は、常時動作し、前段に接続されたエッジ検出回路２から出力されるリセットパルスを用いてリセットを行う。波形歪み検出回路４では、カウンタ３の出力値と内部に設定された設定値とエッジ検出回路２から出力されるエッジ検出パルスを用いて波形歪みと判断した場合に“Ｈ”をセレクタ信号として出力し、その他の場合には“Ｌ”を出力する。セレクタ５では、波形歪み検出回路４から出力されるセレクタ信号に基づいて受信信号またはその反転信号を選択することで波形歪みを補正し、波形歪みが補正された受信信号（以下、補正信号と呼ぶ）を出力端子６から出力する。
【０００４】
図２１は上記従来のデューティ補正回路の動作を示すもので、例えば信号に歪みがない場合の１符号シンボル周期（または１ビット）あたりのカウント数が”８”のとき、入力信号に対して立上りまたは立下りのエッジ検出後、次のエッジまでのカウント数が“３”以下または“９”以上の場合に歪み有りと判定し、受信信号を反転させ出力する形で補正して出力する。
【０００５】
【特許文献１】特開２００２−３５４０５５号公報（図１〜図３、２頁、３頁）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来のデューティ補正装置は、単一の伝送速度（符号シンボル周期）でマンチェスタ符号化された受信信号のデューティを補正する回路であり、予めシステム上で設定された単一の伝送速度で送信することとし、受信手段においても、その伝送速度が分っていることを前提として構成されたものである。
ところで、例えば国際標準規格ＥＰＣ  Ｇｌｏｂａｌ  Ｃ１Ｇ２に準拠したＦＭ０符号化方式による微弱電波を使用するＮＦＣ（Near Field Communication；近距離通信）方式として、例えば１０６ｋｂｐｓ、２１２ｋｂｐｓ、４２４ｋｂｐｓのように、伝送速度を複数種設定できるものがある。このため、受信装置としては、１台で複数種の伝送速度（例えば１０６ｋｂｐｓと２１２ｋｂｐｓ）の受信信号のいずれをも受信できるシステムが要求される。しかし、従来のデューティ補正装置の場合は、受信信号の任意の伝送速度のいずれにも対応できるようになっていないため、上記のような複数種の伝送速度に対応可能な受信装置のデューティ補正には適用できなかった。
【０００７】
この発明は、上記問題点を解決するためになされたもので、同一の符号化方式で符号化され、かつ伝送速度が任意の複数種存在する通信方式の受信信号のいずれに対してもデューティ比を補正可能にするデューティ補正装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るデューティ補正装置は、受信手段で受信された符号化方式による受信信号の“Ｈ”レベルまたは“Ｌ”レベルの継続時間を観測する観測手段と、受信信号の符号シンボル周期に関する長パルス用設定値と短パルス用設定値に基づいて、観測手段で観測された“Ｈ”レベルまたは“Ｌ”レベルの継続時間から波形歪みを検出する波形歪み検出手段と、波形歪み検出手段で波形歪みが検出された場合に、波形歪み発生期間の受信信号を反転することにより波形の補正を行う波形補正手段と、受信信号の立上りまたは立下りを検出し、その次の立上りまたは立下り検出までの間隔に基づいて現在の受信信号の符号シンボル周期を判定し、判定した符号シンボル周期に基づいて波形歪み検出手段の長パルス用設定値と短パルス用設定値を設定する符号シンボル周期判定手段を備えたものである。
【発明の効果】
【０００９】
この発明によれば、任意の伝送速度の受信信号の立上りまたは立下りの検出間隔を基にデータの符号シンボル周期、すなわち伝送速度を判定し、受信データを構成する長パルスと短パルスの波形歪みを検出するための設定値を、判定した符号シンボル周期に合わせて自動的に変更設定するようにしたので、１台で複数種の伝送速度の受信信号に対して受信可能とする受信装置に適用して、任意で複数の伝送速度の信号に対してもデューティ補正をすることが可能となる。したがって、マンチェスタ符号化以外に、伝送速度が複数存在するＦＭ０符号化による受信信号に対してもデューティ補正を行うことができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
この実施の形態１では、伝送速度が複数存在するＦＭ０符号化による受信信号を例に説明するものとする。図１は、この発明の実施の形態１によるデューティ補正装置の機能構成を示すブロック図である。
図１において、デューティ補正装置は、入力端子１、エッジ検出回路２、カウンタ３、波形歪み検出回路４、セレクタ５、出力端子６、反転回路７および符号シンボル周期判定手段１２を備えている。入力端子１には、前段の受信手段（図示せず）で受信したＦＭ０符号化による受信信号が入力されるものとする。
ここで、エッジ検出回路２とカウンタ３は、受信手段で受信された符号化方式による受信信号の“Ｈ”レベルまたは“Ｌ”レベルの継続時間を観測する観測手段を形成する。受信信号の符号シンボル周期に関する長パルス用設定値と短パルス用設定値に基づいて、波形歪み検出回路４は、観測手段で観測された“Ｈ”レベルまたは“Ｌ”レベルの継続時間から波形歪みを検出する波形歪み検出手段を形成する。反転回路７とセレクタ５は、波形歪み検出手段で波形歪みが検出された場合に、波形歪み発生期間の受信信号を反転することにより波形の補正を行う波形補正手段を形成している。また、符号シンボル周期判定手段１２は、受信信号の立上りまたは立下りを検出し、その次の立上りまたは立下り検出までの間隔に基づいて現在の受信信号の符号シンボル周期を判定し、判定した符号シンボル周期に基づいて波形歪み検出手段の長パルス用設定値と短パルス用設定値を設定するもので、符号立上り点検出回路８、カウンタ９は、符号立上り点周期検出回路１０、符号シンボル周期判定回路１１および符号立上り点周期保存メモリ１４から構成される。
なお、符号シンボル周期判定手段１２において、符号の立上り点を基準にした処理について説明するが、符号の立下り点を基準にしても同じ処理プロセス、処理結果となる。したがって、符号の立下りを用いる構成の場合は、符号立上り点検出回路８は符号立下り点検出回路に、符号立上り点周期検出回路１０は符号立下り点周期検出回路に、また符号立上り点周期保存メモリ１４は符号立下り点周期保存メモリに置き換えるものとする。また、実施の形態２を含めた以下に述べる処理プロセスの記載において、「立上り」を「立下り」と置き換えることで、対応した説明となる。したがって、以下、符号立上りを例として、この発明を説明することにする。
【００１１】
図２は、デューティ補正装置に入力する受信信号のタイミングチャートである。図において、受信信号２１に対して、符号シンボル周期判定手段２２、歪検出と歪補正２３の動作タイミングが位置づけられている。
図３は、デューティ補正装置に入力する受信信号の始めの部分（プリアンブルパターン前半）の符号シンボル周期判定を立上り検出により行う場合のタイミングチャートである。図３において、符号等について説明すると、次のようになる。
３１    ４２４ｋｂｐｓ受信信号Ａ（歪なし）
３２    ４２４ｋｂｐｓ受信信号Ｂ（歪なし）
３３    ４２４ｋｂｐｓ受信信号Ａ（歪あり）
３４    ４２４ｋｂｐｓ受信信号Ｂ（歪あり）
３５    ２１２ｋｂｐｓ受信信号Ａ（歪なし）
３６    ２１２ｋｂｐｓ受信信号Ｂ（歪なし）
３７    ２１２ｋｂｐｓ受信信号Ａ（歪あり）
３８    ２１２ｋｂｐｓ受信信号Ｂ（歪あり）
３９    １０６ｋｂｐｓ受信信号Ａ（歪なし）
３０１    １０６ｋｂｐｓ受信信号Ｂ（歪なし）
３０２    １０６ｋｂｐｓ受信信号Ａ（歪あり）
３０３    １０６ｋｂｐｓ受信信号Ｂ（歪あり）
ここで、受信信号Ａは伝送データ「０００」に対応し、受信信号Ｂは伝送データ「０１０」に対応する。
また、３０４〜３１２は立上りエッジである。また、“８”、“１６”、“３２”などの数はカウンタ９によるカウント数を示す。
【００１２】
図４は、デューティ補正装置に入力する受信信号の始めの部分（プリアンブルパターン前半）の符号シンボル周期判定を立上り検出により行う場合で、“Ｌ”で開始する信号のタイミングチャートである。図４において、符号等について説明すると、次のようになる。
４１    ４２４ｋｂｐｓ受信信号Ａ（歪なし）
４２    ４２４ｋｂｐｓ受信信号Ｂ（歪なし）
４３    ４２４ｋｂｐｓ受信信号Ａ（歪あり）
４４    ４２４ｋｂｐｓ受信信号Ｂ（歪あり）
４５    ２１２ｋｂｐｓ受信信号Ａ（歪なし）
４６    ２１２ｋｂｐｓ受信信号Ｂ（歪なし）
４７    ２１２ｋｂｐｓ受信信号Ａ（歪あり）
４８    ２１２ｋｂｐｓ受信信号Ｂ（歪あり）
４９    １０６ｋｂｐｓ受信信号Ａ（歪なし）
４０１    １０６ｋｂｐｓ受信信号Ｂ（歪なし）
４０２    １０６ｋｂｐｓ受信信号Ａ（歪あり）
４０３    １０６ｋｂｐｓ受信信号Ｂ（歪あり）
ここで、受信信号Ａは伝送データ「０００」に対応し、受信信号Ｂは伝送データ「０１０」に対応する。
また、４０４〜４１６は立上りエッジである。また、“８”、“１６”、“３２”などの数はカウンタ９によるカウント数を示す。
【００１３】
図５は、４２４ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。図５において、５１は４２４ｋｂｐｓの受信信号、５２は４２４ｋｂｐｓの補正信号、５Ａ〜５Ｄはエッジである。
図６は、２１２ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。図６において、６１は２１２ｋｂｐｓの受信信号、６２は２１２ｋｂｐｓの補正信号、６Ａ〜６Ｄはエッジである。
図７は、１０６ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。図７において、７１は１０６ｋｂｐｓの受信信号、７２は１０６ｋｂｐｓの補正信号、７Ａ〜７Ｄはエッジである。
図８は、ＮＲＺ（NonReturn to Zero；非ゼロ復帰）符号とＦＭ０符号の対応関係を示す説明図である。ＦＭ０符号は符号シンボル毎にゼロクロス点がありゼロクロス点間隔が１符号シンボル周期または０．５符号シンボル周期と決まっている。ＦＭ０符号の信号は、図に示すように、短パルスと長パルスで構成されている。伝送速度が、例えば４２４ｋｂｐｓの場合、カウンタ９によるカウント数は、短パルスは“８”、長パルス“１６”とする。
【００１４】
次に動作について、図９のフローチャートに従って説明する。
ここでは、データの伝送速度は任意とし、伝送速度が４２４ｋｂｐｓ、２１２ｋｂｐｓ、１０６ｋｂｐｓの３種類の受信信号に対して符号シンボル周期を確定し、その上でデューティ補正をすると仮定する。また、伝送速度４２４ｋｂｐｓ、２１２ｋｂｐｓ、１０６ｋｂｐｓのデータの符号シンボル周期を各々Ｔ１、Ｔ２、Ｔ３とする。
【００１５】
ステップＳＴ１０１：符号シンボル周期判定手段１２において、カウンタ９を動かしながら、符号立上り点検出回路８は、クロックを用いて、入力端子１から入力された受信信号２１（図２）、すなわち図３、図４に示す受信信号に対して、 “Ｌ”から“Ｈ”への立上り点の検出を行う。ここで、クロックとカウンタ９は周期Ｔｃ（＝Ｔ１／１６、周波数６．７８ＭＨｚ）で動作するものとし、カウンタ９の値をＮとする。
立上り点検出を行う対象の受信信号は、図３における３１〜３９，３０１〜３０３、図４における“Ｌ”で始まる信号４１〜４９，４０１〜４０３である。受信信号３１〜３９，３０１〜３０３，４１〜４９，４０１〜４０３は共に同時動作するものとする。検出される立上りエッジは、３０４〜３１２，４０４〜４１５である。
【００１６】
ステップＳＴ１０２：符号立上り点検出回路８が立上り点の検出を行うと、カウンタ９により前に検出した立上り点との間隔をとり、符号立上り点周期検出回路１０で立上り点周期の検出を行う。
ステップＳＴ１０３：符号立上り点周期保存メモリ１４に、符号立上り点検出回路８による立上り点周期カウント数Ｎを保存する。
ステップＳＴ１０４：符号シンボル周期判定回路１１では、符号立上り点周期保存メモリ１４に保存された立上り点周期カウント数Ｎ、ならびに符号立上り点検出回路８による立上り点周期カウント数Ｎから、立上り点周期の最小値を算出する。
【００１７】
ステップＳＴ１０５：符号シンボル周期判定回路１１では、ステップＳＴ１０４における立上り点周期の最小値から符号シンボル周期を判定する。
ここで、立上り点周期は、受信信号２１が伝送速度４２４ｋｂｐｓで、歪なしの場合、伝送データ「００」に対応している４２４ｋｂｐｓ受信信号Ａ（歪なし）３１（図３）、および４２４ｋｂｐｓ受信信号Ａ（歪なし）４１（図４）においては、立上り点周期はＴ１となる。一方、伝送データ「０１」に対応している４２４ｋｂｐｓ受信信号Ａ（歪なし）３２（図３）、および４２４ｋｂｐｓ受信信号Ａ（歪なし）４２（図４）においては、立上り点周期は１．５×Ｔ１となる。すなわち、立上り点周期は、Ｔ１と１．５×Ｔ１の２通りであり、カウンタ９のカウント数Ｎは、Ｔ１／Ｔｃ、（１．５×Ｔ１）／Ｔｃである。ゆえに、符号シンボル周期判定回路１１による立上り点周期の最小値はＴ１であり、カウンタ９のカウント数Ｎの最小値はＴ１／Ｔｃである。
【００１８】
さらに、立上り点周期は、受信信号２１が伝送速度２１２ｋｂｐｓで歪なしの場合、伝送データ「００」に対応している２１２ｋｂｐｓ受信信号Ａ（歪なし）３５（図３）、および２１２ｋｂｐｓ受信信号Ａ（歪なし）４５（図４）においては、立上り点周期はＴ２（＝２×Ｔ１）となる。一方、伝送データ「０１」に対応している２１２ｋｂｐｓ受信信号Ａ（歪なし）３６（図３）、および２１２ｋｂｐｓ受信信号Ａ（歪なし）４６（図４）においては、立上り点周期は１．５×Ｔ２（＝３×Ｔ１）となる。すなわち、立上り点周期は、２×Ｔ１と３×Ｔ１の２通りであり、カウンタ９のカウント数Ｎは、（２×Ｔ１）／Ｔｃ、（３×Ｔ１）／Ｔｃである。ゆえに、符号シンボル周期判定回路１１による立上り点周期の最小値は、Ｔ２であり、カウンタ９のカウント数Ｎの最小値は、Ｔ２／Ｔｃである。
【００１９】
さらに、立上り点周期は、受信信号２１が伝送速度１０６ｋｂｐｓで歪なしの場合、伝送データ「００」に対応している１０６ｋｂｐｓ受信信号Ａ（歪なし）３９（図３）、および１０６ｋｂｐｓ受信信号Ａ（歪なし）４９（図４）においては、立上り点周期はＴ３（＝４×Ｔ１）となる。一方、伝送データ「０１」に対応している１０６ｋｂｐｓ受信信号Ａ（歪なし）３０１（図３）、および１０６ｋｂｐｓ受信信号Ａ（歪なし）４０１（図４）においては、立上り点周期は１．５×Ｔ３（＝４×Ｔ１）となる。すなわち、立上り点周期は、４×Ｔ１と６×Ｔ１の２通りであり、カウンタ９のカウント数Ｎは、（４×Ｔ１）／Ｔｃ、（６×Ｔ１）／Ｔｃである。ゆえに、符号シンボル周期判定回路１１による立上り点周期の最小値は、Ｔ３であり、カウンタ９のカウント数Ｎの最小値は、Ｔ３／Ｔｃである。
【００２０】
さらに、ＦＭ０符号の受信信号の始めの部分（プリアンブルパターン前半）において任意の伝送速度に対する立上り点周期は２通りで、立上り点周期の最小値は各伝送速度に対して固有であり、複数の伝送速度において互いにオーバーラップすることはない。これらより、符号シンボル周期は、カウンタ９のカウント数Ｎの最小値がＴ１／Ｔｃ（Ｎ＝１６）のときＴ１、Ｔ２／Ｔｃ（Ｎ＝３２）のときＴ２、Ｔ３／Ｔｃ（Ｎ＝６４）のときＴ３と判定し、各々の伝送速度を４２４ｋｂｐｓ、２１２ｋｂｐｓ、１０６ｋｂｐｓと判定する。
歪ありの受信信号２１である、図３、図４の３３，３４，３７，３８，３０１，３０３，４３，４４，４７，４８，４０１，４０３の符号シンボル周期Ｔ１、Ｔ２、Ｔ３と、伝送速度を立上り点周期におけるカウンタ９のカウント数Ｎから前記の関係より判定する。受信信号のデューティ比に歪があっても、立上り点周期が変わることはない。
【００２１】
ステップＳＴ１０５：符号シンボル周期判定回路１１により、立上り点周期のカウンタ９のカウント数Ｎの最小値から符号シンボル周期を判定する。いま、カウンタ９のカウント数Ｎの最小値がＴ１／Ｔｃ（Ｎ＝１６）であれば、ステップＳＴ１０８に進む。それ以外の場合であれば、ステップＳＴ１０６に進む。
ステップＳＴ１０６：ステップＳＴ１０５と同様に、符号シンボル周期判定回路１１により、立上り点周期のカウンタ９のカウント数Ｎの最小値から符号シンボル周期を判定する。カウンタ９のカウント数Ｎの最小値がＴ２／Ｔｃ（Ｎ＝３２）であれば、ステップＳＴ１１１に進む。それ以外の場合であればステップＳＴ１０７に進む。
ステップＳＴ１０７：ステップＳＴ１０６と同様に、符号シンボル周期判定回路１１により、立上り点周期のカウンタ９のカウント数Ｎの最小値から符号シンボル周期を判定する。カウンタ９のカウント数Ｎの最小値がＴ３／Ｔｃ（Ｎ＝６４）であれば、ステップＳＴ１１４に進む。それ以外の場合であればステップＳＴ１１７に進む。
【００２２】
ステップＳＴ１０８：符号シンボル周期判定回路１１では、符号シンボル周期の最小値Ｔ１、すなわち伝送速度４２４ｋｂｐｓであるとの判定２２（図２）を行い、波形歪検出回路４に対して、長パルス用設定値“１６”、短パルス用設定値“８”を設定する。
図３、図４において、伝送速度４２４ｋｂｐｓの受信信号は、３１〜３４，４１〜４４であり、歪のない受信信号は３１，３２，４１，４２である。図８を参照のとおり、受信信号の始めの部分（プリアンブルパターン前半）のＦＭ０符号のカウンタ９によるカウントによる立上り点間隔は、４２４ｋｂｐｓの場合、Ｔ１／Ｔｃ、（１．５×Ｔ１）／Ｔｃ、すなわち１６または２４の２通りのみである。受信信号３３，３４には歪があるが、歪が有っても、ＦＭ０符号の立上り点間隔はＴ１／Ｔｃ、（１．５×Ｔ１）／Ｔｃ、すなわち１６または２４の２通りである。
【００２３】
ステップＳＴ１０９：図２において、符号シンボル周期判定２２後の受信信号２１に対して、伝送速度４２４ｋｂｐｓにおけるデューティ補正（歪検出と歪補正）２３を行う。詳細な処理は次のようになる。
まず、パルス幅が、波形歪検出回路４における長パルス用設定値“１６”より大きくなった場合について説明する。
エッジ検出回路２により、図５に示すように、受信信号５１の立上りエッジ５Ｃが検出されたとする。カウンタ３は、エッジ検出回路２から出力されるリセットパルス（ＲＥＳＥＴ）によりリセットされる。カウンタ出力が“１”〜“１６”の間は波形歪み検出回路４からは、セレクタ５に対してセレクタ信号“Ｌ”が出力される。セレクタ５では、このセレクタ信号“Ｌ”に応答して、受信信号をそのまま選択して出力する。そして、次に立下りエッジ５Ｄが検出される前にカウンタ３の出力が“２０”となった場合、波形歪み検出回路４では、カウンタ出力が長パルス用設定値“８”以上となったことから波形歪みと判断し、セレクタ信号“Ｈ”を出力する。セレクタ５では、このセレクタ信号“Ｈ”を受けると、反転回路７を通った受信信号の反転信号を選択し、補正信号５２として補正端子６より出力する。これにより、受信信号の“Ｈ”が強制的に“Ｌ”となるため、補正信号では受信信号のデューティ比が改善されたことになる。
【００２４】
次に、パルス幅が、波形歪検出回路４における短パルス用設定値“８”より小さくなった場合について説明する。
エッジ検出回路２により、図５に示すように、受信信号５１の立上りエッジ５Ａが検出されたとする。カウンタ３は、エッジ検出回路２から出力されるリセットパルス（ＲＥＳＥＴ）によりリセットされる。カウンタ出力が“１”〜“７”の間は波形歪み検出回路４からは、セレクタ５に対してセレクタ信号“Ｌ”が出力される。セレクタ５では、このセレクタ信号“Ｌ”に応答して、受信信号をそのまま選択して出力する。そして、次に立下りエッジ５Ｂが検出されると、エッジ検出回路２からエッジ検出パルスが出力され、カウンタ３がリセットされる。波形歪み検出回路４では、カウンタが“６”（短パルス用設定値“８”以下）の時に次エッジが来たと判断し、波形歪みと判断してセレクタ信号“Ｈ”を出力する。セレクタ５では、このセレクタ信号“Ｈ”を受けると、反転回路７を通った受信信号の反転信号を選択し、補正信号５２として補正端子６より出力する。これにより、受信信号の“Ｌ”が強制的に“Ｈ”となるため、補正信号では受信信号のデューティ比が改善されたことになる。また、この場合、歪み補正を行っている間、カウンタ３の動作を停止させるために、波形歪み検出回路４からはカウンタ３に対してＤＩＳＡＢＬＥ信号を出力する。
ステップＳＴ１１０：したがって、受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ１０９で得られた補正信号５２（図５）を受信する。
【００２５】
ステップＳＴ１１１：符号シンボル周期判定回路１１では、符号シンボル周期Ｔ２、すなわち伝送速度２１２ｋｂｐｓであるとの判定２２（図２）を行い、波形歪検出回路４に対して、長パルス用設定値“３２”、短パルス用設定値“１６”を設定する。
図３、図４において、伝送速度２１２ｋｂｐｓの受信信号は、３５〜３８，４５〜４８であり、歪のない受信信号は３５，３６，４５，４６である。ＦＭ０符号のカウンタ９によるカウントの立上り点間隔は、２１２ｋｂｐｓの場合、（２×Ｔ１）／Ｔｃ、（３×Ｔ１）／Ｔｃ、すなわち３２または４８の２通りのみである。受信信号３７，３８には歪があるが、歪が有っても、ＦＭ０符号の立上り点間隔は（２×Ｔ１）／Ｔｃ、（３×Ｔ１）／Ｔｃ、すなわち３２または４８の２通りである。
【００２６】
ステップＳＴ１１２：図２において、符号シンボル周期判定２２後の受信信号２１に対して、伝送速度２１２ｋｂｐｓにおけるデューティ補正（歪検出と歪補正）２３を行う。詳細な処理は次のようになる。
まず、パルス幅が、波形歪検出回路４における長パルス用設定値“３２”より大きくなった場合について説明する。
エッジ検出回路２により、図６に示すように、受信信号６１の立上りエッジ６Ｃが検出されたとする。カウンタ３は、エッジ検出回路２から出力されるリセットパルス（ＲＥＳＥＴ）によりリセットされる。カウンタ出力が“１”〜“３２”の間は波形歪み検出回路４からは、セレクタ５に対してセレクタ信号“Ｌ”が出力される。セレクタ５では、このセレクタ信号“Ｌ”に応答して、受信信号をそのまま選択して出力する。そして、次に立下りエッジ６Ｄが検出される前にカウンタ３の出力が“４０”となった場合、波形歪み検出回路４では、カウンタ出力が長パルス用設定値“３２”以上となったことから波形歪みと判断し、セレクタ信号“Ｈ”を出力する。セレクタ５では、このセレクタ信号“Ｈ”を受けると、反転回路７を通った受信信号の反転信号を選択し、補正信号６２として補正端子６より出力する。これにより、受信信号の“Ｈ”が強制的に“Ｌ”となるため、補正信号では受信信号のデューティ比が改善されたことになる。
【００２７】
次に、パルス幅が、波形歪検出回路４における短パルス用設定値“１６”より小さくなった場合について説明する。
エッジ検出回路２により、図６に示すように、受信信号６１の立上りエッジ６Ａが検出されたとする。カウンタ３は、エッジ検出回路２から出力されるリセットパルス（ＲＥＳＥＴ）によりリセットされる。カウンタ出力が“１”〜“１５”の間は波形歪み検出回路４からは、セレクタ５に対してセレクタ信号“Ｌ”が出力される。セレクタ５では、このセレクタ信号“Ｌ”に応答して、受信信号をそのまま選択して出力する。そして、次に立下りエッジ６Ｂが検出されると、エッジ検出回路２からエッジ検出パルスが出力され、カウンタ３はリセットされる。波形歪み検出回路４では、カウンタが“１４”（短パルス用設定値“１６”以下）の時に次エッジが来たと判断し、波形歪みと判断してセレクタ信号“Ｈ”を出力する。セレクタ５では、このセレクタ信号“Ｈ”を受けると、反転回路７を通った受信信号の反転信号を選択し、補正信号６２として補正端子６より出力する。これにより、受信信号の“Ｌ”が強制的に“Ｈ”となるため、補正信号では受信信号のデューティ比が改善されたことになる。また、この場合、歪み補正を行っている間、カウンタ３の動作を停止させるために、波形歪み検出回路４からはカウンタ３に対してＤＩＳＡＢＬＥ信号を出力する。
ステップＳＴ１１３：したがって、受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ１１２で得られた補正信号６２（図６）を受信する。
【００２８】
ステップＳＴ１１４：符号シンボル周期判定回路１１では、符号シンボル周期Ｔ３、すなわち伝送速度１０６ｋｂｐｓであるとの判定２２（図２）を行い、波形歪検出回路４に対して、長パルス用設定値“６４”、短パルス用設定値“３２”を設定する。
図３、図４において、伝送速度１０６ｋｂｐｓの受信信号は、３９，３０１〜３０３，４９，４０１〜４０３であり、歪のない受信信号は３９，３０１，４９，４０１である。ＦＭ０符号のカウンタ９によるカウントの立上り点間隔は、１０６ｋｂｐｓの場合、（４×Ｔ１）／Ｔｃ、（６×Ｔ１）／Ｔｃ、すなわち６４または９６の２通りのみである。受信信号３０２，３０３，４０２，４０３には歪があるが、歪が有っても、ＦＭ０符号の立上り点間隔は（４×Ｔ１）／Ｔｃ、（６×Ｔ１）／Ｔｃ、すなわち６４または９６の２通りである。
【００２９】
ステップＳＴ１１５：図２において、符号シンボル周期判定２２後の受信信号２１に対して、伝送速度１０６ｋｂｐｓにおけるデューティ補正（歪検出と歪補正）２３を行う。詳細な処理は次のようになる。
まず、パルス幅が、波形歪検出回路４における長パルス用設定値“６４”より大きくなった場合について説明する。
エッジ検出回路２により、図７に示すように、受信信号７１の立上りエッジ７Ｃが検出されたとする。カウンタ３は、エッジ検出回路２から出力されるリセットパルス（ＲＥＳＥＴ）によりリセットされる。カウンタ出力が“１”〜“６４”の間は波形歪み検出回路４からは、セレクタ５に対してセレクタ信号“Ｌ”が出力される。セレクタ５では、このセレクタ信号“Ｌ”に応答して、受信信号をそのまま選択して出力する。そして、次に立下りエッジ７Ｄが検出される前にカウンタ３の出力が“８０”となった場合、波形歪み検出回路４では、カウンタ出力が長パルス用設定値“６４”以上となったことから波形歪みと判断し、セレクタ信号“Ｈ”を出力する。セレクタ５では、このセレクタ信号“Ｈ”を受けると、反転回路７を通った受信信号の反転信号を選択し、補正信号７２として補正端子６より出力する。これにより、受信信号の“Ｈ”が強制的に“Ｌ”となるため、補正信号では受信信号のデューティ比が改善されたことになる。
【００３０】
次に、パルス幅が、波形歪検出回路４における短パルス用設定値“３２”より小さくなった場合について説明する。
エッジ検出回路２により、図７に示すように、受信信号７１の立上りエッジ７Ａが検出されたとする。カウンタ３は、エッジ検出回路２から出力されるリセットパルス（ＲＥＳＥＴ）によりリセットされる。カウンタ出力が“１”〜“３１”の間は波形歪み検出回路４からは、セレクタ５に対してセレクタ信号“Ｌ”が出力される。セレクタ５では、このセレクタ信号“Ｌ”に応答して、受信信号をそのまま選択して出力する。そして、次に立下りエッジ７Ｂが検出されると、エッジ検出回路２からエッジ検出パルスが出力され、カウンタ３はリセットされる。波形歪み検出回路４では、カウンタが“２８”（短パルス用設定値“３２”以下）の時に次エッジが来たと判断し、波形歪みと判断してセレクタ信号“Ｈ”を出力する。セレクタ５では、このセレクタ信号“Ｈ”を受けると、反転回路７を通った受信信号の反転信号を選択し、補正信号７２として補正端子６より出力する。これにより、受信信号の“Ｌ”が強制的に“Ｈ”となるため、補正信号では受信信号のデューティ比が改善されたことになる。また、この場合、歪み補正を行っている間、カウンタ３の動作を停止させるために、波形歪み検出回路４からはカウンタ３に対してＤＩＳＡＢＬＥ信号を出力する。
ステップＳＴ１１６：したがって、受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ１１５で得られた補正信号７２を受信する。
【００３１】
ステップＳＴ１１７：ステップＳＴ１０５、ＳＴ１０６およびＳＴ２０７において判定した伝送速度以外の受信信号に対して、符号シンボル周期判定回路１１により、他の伝送速度と判定する。この動作は、上記ステップＳＴ１０８、ＳＴ１１１、ＳＴ１１４と同様にして行われる。
ステップＳＴ１１８：ステップＳＴ１１７において判定された伝送速度に基づいてデューティ補正を行う。この動作は、上記ステップＳＴ１０９、ＳＴ１１２、ＳＴ１１５と同様にして行われる。
ステップＳＴ１１９：受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ１１８で得られた補正信号を受信する。
【００３２】
以上のように、この実施の形態１によれば、符号シンボル周期判定手段１２を設けたことにより、任意の伝送速度の受信信号の立上りまたは立下りの検出間隔を基にデータの符号シンボル周期、すなわち伝送速度を判定し、受信データを構成する長パルスと短パルスの波形歪みを検出するため設定値を判定した符号シンボル周期に合わせて自動的に変更設定するようにしている。したがって、１台で複数種の伝送速度の受信信号に対して受信可能とする受信装置に適用して、任意で複数の伝送速度の信号に対してもデューティ補正をすることが可能となる。これにより、マンチェスタ符号化以外に、伝送速度が複数存在するＦＭ０符号化による受信信号に対してもデューティ補正を行うことができる。
また、デューティ比が５０％を維持できない場合でも、本デューティ補正装置を使用することで、補正信号は５０％近傍となるため、より精度の高い再生クロックを作成することができる。したがって、精度の高い再生クロックと波形歪みが補正された信号を用いて復調を行うことで、ビット誤り率の低い復調が可能となり、受信装置の機能が向上すると共に、より多種類の用途やアプリケーションに対応できるという効果がある。
【００３３】
実施の形態２．
図１０は、この発明の実施の形態２によるデューティ補正装置の機能構成を示すブロック図である。図において、図１に相当する部分には同一符号を付し、その説明は原則として省略する。この実施の形態２は、符号シンボル周期判定手段１２の入力側に多数決回路（ＬＰＦ）１５を設けた点が、実施の形態１の構成と異なっている。
図１１は、多数決回路（ＬＰＦ）１５の構成を示すブロック図である。図１１において、多数決回路（ＬＰＦ）１５は、受信信号に対して直列な８段のＤＦＦ（Delay Flip-Flop）１１１〜１１８と、各ＤＦＦの出力を受け取る多数決回路本体１１９から構成されている。
【００３４】
図１２は、多数決回路（ＬＰＦ）１５における各部信号のタイミングチャートである。図１２において、符号について説明すると、次のようになる。
１２０    入力信号（受信信号）
１２１    ＤＦＦ１１１出力信号
１２２    ＤＦＦ１１２出力信号
１２３    ＤＦＦ１１３出力信号
１２４    ＤＦＦ１１４出力信号
１２５    ＤＦＦ１１５出力信号
１２６    ＤＦＦ１１６出力信号
１２７    ＤＦＦ１１７出力信号
１２８    ＤＦＦ１１８出力信号
１２９    多数決回路本体出力信号
１３０    インパルスノイズ
ここで、多数決回路１５の動作について説明すると、入力する受信信号１２０に対して、各段のＤＦＦの出力信号１２１〜１２８を多数決回路本体１１９に取込み、５／８の多数決をとる形でインパルスノイズ１３０を除去し、多数決回路本体の出力信号１２９として出力する。
【００３５】
図１３は、デューティ補正装置に入る受信信号のタイミングチャートで、図２と同じである。
図１４は、多数決回路に入る受信信号の始めの部分（プリアンブルパターン前半）の符号シンボル周期判定を立上り検出により行う場合のタイミングチャートである。図１４において、符号等について説明すると、次のようになる。
１４１    ４２４ｋｂｐｓ受信信号Ａ（多数決回路前）
１４２    ４２４ｋｂｐｓ受信信号Ｂ（多数決回路前）
１４３    ２１２ｋｂｐｓ受信信号Ａ（多数決回路前）
１４４    ２１２ｋｂｐｓ受信信号Ｂ（多数決回路前）
１４５    １０６ｋｂｐｓ受信信号Ａ（多数決回路前）
１４６    １０６ｋｂｐｓ受信信号Ｂ（多数決回路前）
ここで、受信信号Ａは伝送データ「０００」に対応し、受信信号Ｂは伝送データ「０１０」に対応する。
また、１４０１〜１４１１は、立上りエッジである。１４２１〜１４３１は、インパルスノズである。また、“８”、“１６”、“３２”などの数はカウンタ９によるカウント数を示す。
【００３６】
図１５は、多数決回路から出力される受信信号の始めの部分（プリアンブルパターン前半）の符号シンボル周期判定を立上り検出により行う場合のタイミングチャートである。図１５において、符号等について説明すると、次のようになる。
１５１    ４２４ｋｂｐｓ受信信号Ａ（多数決回路後）
１５２    ４２４ｋｂｐｓ受信信号Ｂ（多数決回路後）
１５３    ２１２ｋｂｐｓ受信信号Ａ（多数決回路後）
１５４    ２１２ｋｂｐｓ受信信号Ｂ（多数決回路後）
１５５    １０６ｋｂｐｓ受信信号Ａ（多数決回路後）
１５６    １０６ｋｂｐｓ受信信号Ｂ（多数決回路後）
ここで、受信信号Ａは伝送データ「０００」に対応し、受信信号Ｂは伝送データ「０１０」に対応する。
また、１５０１〜１５１１は、立上りエッジである。“８”、“１６”、“３２”などの数はカウンタ９によるカウント数を示す。
図１６は、４２４ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートで、図５と同じである。図１７は、２１２ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートで、図６と同じである。図１８は、１０６ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートで、図７と同じである。
【００３７】
次に動作について、図１９のフローチャートに従って説明する。
いま、データの伝送速度は任意とし、伝送速度が４２４ｋｂｐｓ、２１２ｋｂｐｓ、１０６ｋｂｐｓの３種類の受信信号に対して符号シンボル周期を確定し、その上でデューティ補正をすると仮定する。また、伝送速度４２４ｋｂｐｓ、２１２ｋｂｐｓ、１０６ｋｂｐｓのデータの符号シンボル周期を各々Ｔ１、Ｔ２、Ｔ３とする。
【００３８】
ステップＳＴ２０１：入力端子１に入力された受信信号２１（図１３）に対して、クロックを用いて多数決回路１５によりインパルスノイズを除去する。
多数決回路１５には、図１４に示すように、入力端子１から、４２４ｋｂｐｓ受信信号Ａ（多数決回路前）１４１、４２４ｋｂｐｓ受信信号Ｂ（多数決回路前）１４２、２１２ｋｂｐｓ受信信号Ａ（多数決回路前）１４３、２１２ｋｂｐｓ受信信号Ｂ（多数決回路前）１４４、１０６ｋｂｐｓ受信信号Ａ（多数決回路前）１４５、１０６ｋｂｐｓ受信信号Ｂ（多数決回路前）１４６のいずれかが与えられる。図１２において上述したように、多数決回路１５では、受信信号１４１〜１４６に含まれるインパルスノイズ１４２１〜１４３１を除去する。これにより、多数決回路１５からは、図１５に示すような、各々、４２４ｋｂｐｓ受信信号Ａ（多数決回路後）１５１、４２４ｋｂｐｓ受信信号Ｂ（多数決回路後）１５２、２１２ｋｂｐｓ受信信号Ａ（多数決回路後）１５３、２１２ｋｂｐｓ受信信号Ｂ（多数決回路後）１５４、１０６ｋｂｐｓ受信信号Ａ（多数決回路後）１５５、１０６ｋｂｐｓ受信信号Ｂ（多数決回路後）１５６が出力される。この場合の多数決回路１５の入出力を対比すると、図１４における受信信号１４１〜１４６の立上り点エッジ１４０１〜１４１１は、図１５における受信信号１５１〜１５６の立上り点エッジ１５０１〜１５１１となる。
【００３９】
ステップＳＴ２０２：符号立上り点検出回路８は、クロックを用いて、入力する受信信号２１（図１３）、すなわち、図１５に示す信号に対して、“Ｌ”から“Ｈ”への立上り点の検出を行う。ここで、クロックとカウンタ９は周期Ｔｃ（＝Ｔ１／１６、周波数６．７８ＭＨｚ）で動作するものとし、カウンタ９の値をＮとする。
立上り点検出を行う対象の受信信号は、多数決回路１５の出力であるインパルスノイズを除去した信号１５１〜１５６である。１５１〜１５６の信号は共に同時動作するものとする。検出される立上りエッジは、１５０１〜１５１１である。
【００４０】
ステップＳＴ２０３：符号立上り点検出回路８がの立上り点の検出を行うと、カウンタ９により前に検出した立上り点との間隔をとり、符号立上り点周期検出回路１０で立上り点周期の検出を行う。
ステップＳＴ２０４：符号立上り点周期保存メモリ１４に、符号立上り点検出回路８による立上り点周期カウント数Ｎを保存する。
ステップＳＴ２０５：符号シンボル周期判定回路１１では、符号立上り点周期保存メモリ１４に保存された立上り点周期カウント数Ｎ、ならびに符号立上り点検出回路８による立上り点周期カウント数Ｎから、立上り点周期の最小値を算出する。
【００４１】
ステップＳＴ２０６：符号シンボル周期判定回路１１では、ステップＳＴ２０５における立上り点周期の最小値から符号シンボル周期を判定する。
ここで、立上り点周期は、受信信号２１、すなわち多数決回路１５の出力が伝送速度４２４ｋｂｐｓの場合、伝送データ「００」に対応している４２４ｋｂｐｓ受信信号Ａ（多数決回路後）１５１（図１５）においては、立上り点周期はＴ１となる。一方、伝送データ「０１」に対応している４２４ｋｂｐｓ受信信号Ｂ（多数決回路後）１５２（図１５）においては、立上り点周期は１．５×Ｔ１となる。すなわち、立上り点周期は、Ｔ１と１．５×Ｔ１の２通りであり、カウンタ９のカウント数Ｎは、Ｔ１／Ｔｃ、（１．５×Ｔ１）／Ｔｃである。ゆえに、符号シンボル周期判定回路１１による立上り点周期の最小値はＴ１であり、カウンタ９のカウント数Ｎの最小値はＴ１／Ｔｃである。
【００４２】
さらに、立上り点周期は、受信信号２１、すなわち多数決回路１５の出力が伝送速度２１２ｋｂｐｓで歪なしの場合、伝送データ「００」に対応している２１２ｋｂｐｓ受信信号Ａ（多数決回路後）１５３（図１５）においては、立上り点周期はＴ２（＝２×Ｔ１）となる。一方、伝送データ「０１」に対応している２１２ｋｂｐｓ受信信号Ｂ（多数決回路後）１５４（図１５）においては、立上り点周期は１．５×Ｔ２（＝３×Ｔ１）となる。すなわち、立上り点周期は、２×Ｔ１と３×Ｔ１の２通りであり、カウンタ９のカウント数Ｎは、（２×Ｔ１）／Ｔｃ、（３×Ｔ１）／Ｔｃである。ゆえに、符号シンボル周期判定回路１１による立上り点周期の最小値はＴ２であり、カウンタ９のカウント数Ｎの最小値は、Ｔ２／Ｔｃである。
【００４３】
さらに、立上り点周期は、受信信号２１、すなわち多数決回路１５の出力が伝送速度１０６ｋｂｐｓで歪なしの場合、伝送データ「００」に対応している１０６ｋｂｐｓ受信信号Ａ（多数決回路後）１５５（図１５）においては、立上り点周期はＴ３（＝４×Ｔ１）となる。一方、伝送データ「０１」に対応している１０６ｋｂｐｓ受信信号Ｂ（多数決回路後）１５６（図１５）においては、立上り点周期は１．５×Ｔ３（＝４×Ｔ１）となる。すなわち、立上り点周期は、４×Ｔ１と６×Ｔ１の２通りであり、カウンタ９のカウント数Ｎは、（４×Ｔ１）／Ｔｃ、（６×Ｔ１）／Ｔｃである。ゆえに、符号シンボル周期判定回路１１による立上り点周期の最小値はＴ３であり、カウンタ９のカウント数Ｎの最小値はＴ３／Ｔｃである。
【００４４】
さらに、ＦＭ０符号の受信信号の始めの部分（プリアンブルパターン前半）において任意の伝送速度に対する立上り点周期は２通りで、立上り点周期の最小値は各伝送速度に対して固有であり、複数の伝送速度において互いにオーバーラップすることはない。これらより、符号シンボル周期は、カウンタ９のカウント数Ｎの最小値がＴ１／Ｔｃ（Ｎ＝１６）のときＴ１、Ｔ２／Ｔｃ（Ｎ＝３２）のときＴ２、Ｔ３／Ｔｃ（Ｎ＝６４）のときＴ３と判定し、各々の伝送速度を４２４ｋｂｐｓ、２１２ｋｂｐｓ、１０６ｋｂｐｓと判定する。
歪ありの受信信号２１、すなわち多数決回路１５の出力１５１〜１５６（図１５）の符号シンボル周期Ｔ１、Ｔ２、Ｔ３と伝送速度も立上り点周期におけるカウンタ９のカウント数Ｎから前記の関係より判定する。受信信号のデューティに歪があっても、立上り点周期が変わることはない。
【００４５】
ステップＳＴ２０６：符号シンボル周期判定回路１１により、立上り点周期のカウンタ９のカウント数Ｎの最小値から符号シンボル周期を判定する。いま、カウンタ９のカウント数Ｎの最小値がＴ１／Ｔｃ（Ｎ＝１６）であれば、ステップＳＴ２０９に進む。それ以外の場合であれば、ステップＳＴ２０７に進む。
ステップＳＴ２０７：ステップＳＴ２０６と同様に、符号シンボル周期判定回路１１により、立上り点周期のカウンタ９のカウント数Ｎの最小値から符号シンボル周期を判定する。カウンタ９のカウント数Ｎの最小値がＴ２／Ｔｃ（Ｎ＝３２）であれば、ステップＳＴ２１２に進む。それ以外の場合であればステップＳＴ２０８に進む。
ステップＳＴ２０８：ステップＳＴ２０７と同様に、符号シンボル周期判定回路１１により、立上り点周期のカウンタ９のカウント数Ｎの最小値から符号シンボル周期を判定する。カウンタ９のカウント数Ｎの最小値がＴ３／Ｔｃ（Ｎ＝６４）であれば、ステップＳＴ２１５に進む。それ以外の場合であればステップＳＴ２１８に進む。
【００４６】
ステップＳＴ２０９：符号シンボル周期判定回路１１では、符号シンボル周期の最小値Ｔ１、すなわち伝送速度４２４ｋｂｐｓであるとの判定２２（図１３）を行い、波形歪検出回路４に対して、長パルス用設定値“１６”、短パルス用設定値“８”を設定する。
図１５において、伝送速度４２４ｋｂｐｓの受信信号は、１５１、１５２である。受信信号の始めの部分（プリアンブルパターン前半）のＦＭ０符号のカウンタ９によるカウントによる立上り点間隔は、４２４ｋｂｐｓの場合、Ｔ１／Ｔｃ、（１．５×Ｔ１）／Ｔｃ、すなわち１６または２４の２通りのみである。受信信号１５１、１５２には歪があるが、ＦＭ０符号の立上り点間隔は、歪が有っても、ＦＭ０符号の立上り点間隔はＴ１／Ｔｃ、（１．５×Ｔ１）／Ｔｃ、すなわち１６または２４の２通りである。
【００４７】
ステップＳＴ２１０：図１３において、符号シンボル周期判定２２後の受信信号２１、すなわち多数決回路１５の出力１５１、１５２に対して、伝送速度４２４ｋｂｐｓにおけるデューティ補正（歪検出と歪補正）２３を行う。この処理の詳細は、実施の形態１におけるステップＳＴ１０９（図９）と同じであるので、ここでは説明を省略する。
ステップＳＴ２１１：受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ２１０で得られた補正信号５２（図１６）を受信する。
【００４８】
ステップＳＴ２１２：符号シンボル周期判定回路１１では、符号シンボル周期Ｔ２、すなわち伝送速度２１２ｋｂｐｓであるとの判定２２（図１３）を行い、波形歪検出回路４に対して、長パルス用設定値“３２”、短パルス用設定値“１６”を設定する。
図１５において、伝送速度２１２ｋｂｐｓの受信信号は、１５３、１５４である。ＦＭ０符号のカウンタ９によるカウントの立上り点間隔は、２１２ｋｂｐｓの場合、（２×Ｔ１）／Ｔｃ、（３×Ｔ１）／Ｔｃ、すなわち３２または４８の２通りのみである。受信信号１５３、１５４は歪があるが、歪が有っても、ＦＭ０符号の立上り点間隔は（２×Ｔ１）／Ｔｃ、（３×Ｔ１）／Ｔｃ、すなわち３２または４８の２通りである。
【００４９】
ステップＳＴ２１３：図１３において、符号シンボル周期判定２２後の受信信号２１、すなわち多数決回路１５の出力１５３、１５４に対して、伝送速度２１２ｋｂｐｓにおけるデューティ補正（歪検出と歪補正）２３を行う。この処理の詳細は、実施の形態１におけるステップＳＴ１１２（図９）と同じであるので、ここでは説明を省略する。
ステップＳＴ２１４：受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ２１３で得られた補正信号６２（図１７）を受信する。
【００５０】
ステップＳＴ２１５：符号シンボル周期判定回路１１では、符号シンボル周期Ｔ３、すなわち伝送速度１０６ｋｂｐｓであるとの判定２２（図１３）を行い、波形歪検出回路４に対して、長パルス用設定値“６４”、短パルス用設定値“３２”を設定する。
図１５において、伝送速度１０６ｋｂｐｓの受信信号は、１５５、１５６である。ＦＭ０符号のカウンタ９によるカウントの立上り点間隔は、１０６ｋｂｐｓの場合、（４×Ｔ１）／Ｔｃ、（６×Ｔ１）／Ｔｃ、すなわち６４または９６の２通りのみである。受信信号１５５、１５６には歪があるが、歪が有っても、ＦＭ０符号の立上り点間隔は（４×Ｔ１）／Ｔｃ、（６×Ｔ１）／Ｔｃ、すなわち６４または９６の２通りである。
【００５１】
ステップＳＴ２１６：図１３において、符号シンボル周期判定２２後の受信信号２１、すなわち多数決回路１５の出力１５５、１５６に対して、伝送速度１０６ｋｂｐｓにおけるデューティ補正（歪検出と歪補正）２３を行う。この処理の詳細は、実施の形態１におけるステップＳＴ１１５（図９）と同じであるので、説明を省略する。
ステップＳＴ２１７：受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ２１６で得られた補正信号７２（図１８）を受信する。
【００５２】
ステップＳＴ２１８：ステップＳＴ２０６、ＳＴ２０７およびＳＴ２０８において判定した伝送速度以外の受信信号に対して、符号シンボル周期判定回路１１により、他の伝送速度と判定する。この動作は、上記ステップＳＴ２０９、ＳＴ２１２、ＳＴ２１５と同様にして行われる。
ステップＳＴ２１９：ステップＳＴ２１８において判定された伝送速度に基づいてデューティ補正を行う。この動作は、上記ステップＳＴ２１０、ＳＴ２１３、ＳＴ２１６と同様にして行われる。
ステップＳＴ２２０：受信装置（例えば後段の復調器）は、出力端子６に現れる、ステップＳＴ２１９で得られた補正信号を受信する。
【００５３】
以上のように、この実施の形態２によれば、多数決回路１５により、符号シンボル周期判定手段１２に入力する受信信号にあるインパルスノイズを除去するようにしたので、符号シンボル周期判定手段１２はインパルスノイズによる誤動作なく符号シンボル周期の判定を行うことができる。
【図面の簡単な説明】
【００５４】
【図１】この発明の実施の形態１によるデューティ補正装置の機能構成を示すブロック図である。
【図２】同実施の形態１に係る受信信号のタイミングチャートである。
【図３】同実施の形態１に係るデューティ補正装置に入力する受信信号の符号シンボル周期判定を立上り検出により行う場合のタイミングチャートである。
【図４】同実施の形態１に係るデューティ補正装置に入力する受信信号の符号シンボル周期判定を立上り検出により行う場合で、“Ｌ”で開始する信号のタイミングチャートである。
【図５】同実施の形態１に係る伝送速度４２４ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。
【図６】同実施の形態１に係る伝送速度２１２ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。
【図７】同実施の形態１に係る伝送速度１０６ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。
【図８】ＮＲＺ符号とＦＭ０符号の対応関係を表す説明図である。
【図９】同実施の形態１に係る動作例について示したフローチャートである。
【図１０】この発明の実施の形態２によるデューティ補正装置の機能構成を示すブロック図である。
【図１１】同実施の形態２に係る多数決回路の構成を示すブロック図である。
【図１２】同実施の形態２に係る多数決回路における各部信号のタイミングチャートである。
【図１３】同実施の形態２に係るデューティ補正装置に入る受信信号のタイミングチャートである。
【図１４】同実施の形態２に係る多数決回路に入る受信信号の始めの部分のタイミングチャートである。
【図１５】同実施の形態２に係る多数決回路から出力される受信信号の始めの部分のタイミングチャートである。
【図１６】同実施の形態２に係る伝送速度４２４ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャート
【図１７】同実施の形態２に係る伝送速度２１２ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。
【図１８】同実施の形態２に係る伝送速度１０６ｋｂｐｓの受信信号に対するデューティ補正のタイミングチャートである。
【図１９】同実施の形態２に係る動作例について示したフローチャートである。
【図２０】従来のデューティ補正装置の機能構成を示すブロック図である。
【図２１】従来のデューティ補正装置のデューティ補正のタイミングチャートである。
【符号の説明】
【００５５】
１  入力端子、２  エッジ検出回路、３，９  カウンタ、４  波形歪み検出回路、５  セレクタ、６  出力端子、７  反転回路、８  符号立上り点検出回路、１０  符号立上り点周期検出回路、１１  符号シンボル周期判定回路、１２  符号シンボル周期判定手段、１３  受信装置、１４  符号立上り点周期保存メモリ、１５  多数決回路（ＬＰＦ）。
【図１】
2009253532.tif 000003
【図２】
2009253532.tif 000004
【図３】
2009253532.tif 000005
【図４】
2009253532.tif 000006
【図５】
2009253532.tif 000007
【図６】
2009253532.tif 000008
【図７】
2009253532.tif 000009
【図８】
2009253532.tif 000010
【図９】
2009253532.tif 000011
【図１０】
2009253532.tif 000012
【図１１】
2009253532.tif 000013
【図１２】
2009253532.tif 000014
【図１３】
2009253532.tif 000015
【図１４】
2009253532.tif 000016
【図１５】
2009253532.tif 000017
【図１６】
2009253532.tif 000018
【図１７】
2009253532.tif 000019
【図１８】
2009253532.tif 000020
【図１９】
2009253532.tif 000021
【図２０】
2009253532.tif 000022
【図２１】
2009253532.tif 000023