(57)【要約】【課題】高速信号伝送において、高インピーダンス線路が不要で、損失の少ない線路長に対しても過補償による波形劣化が発生しない波形補償機能を有する波形補償回路を得る。【解決手段】第１の伝送線路２ａと、第１の伝送線路の終端部に接続されたインダクタ６と、インダクタを介して第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路２ｂと、第２の伝送線路の他端とグランド１００との間に接続された抵抗５と、抵抗に並列接続され、第２の伝送線路からグランドに向かう方向を順方向とするダイオード４とを備える。【選択図】図１
2009253423.tif 000002
【特許請求の範囲】
【請求項１】
第１の伝送線路と、
前記第１の伝送線路の終端部に接続されたインダクタと、
前記インダクタを介して前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路と、
前記第２の伝送線路の他端とグランドとの間に接続された抵抗と、
前記抵抗に並列接続され、前記第２の伝送線路から前記グランドに向かう方向を順方向とするダイオードと
を備えた波形補償回路。
【請求項２】
第１の伝送線路と、
前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路と、
前記第２の伝送線路の他端とグランドとの間に接続された抵抗と、
前記抵抗に並列接続され、前記第２の伝送線路から前記グランドに向かう方向を順方向とするダイオードと
を備えた波形補償回路。
【請求項３】
第１の伝送線路と、
前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路より高い特性インピーダンスを持つ第２の伝送線路と、
前記第２の伝送線路の他端とグランドとの間に接続された抵抗と、
前記抵抗に並列接続され、前記第２の伝送線路から前記グランドに向かう方向を順方向とするダイオードと
を備えた波形補償回路。
【請求項４】
第１の伝送線路と、
前記第１の伝送線路の終端部に接続されたインダクタと、
前記インダクタを介して前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路と、
前記第２の伝送線路の他端とグランドとの間に接続された第１の抵抗と、
前記インダクタと前記第２の伝送線路との接続部から前記グランドに向かう方向を順方向とするダイオードと、
前記ダイオードと前記グランドとの間に接続された第２の抵抗と
を備えた波形補償回路。
【請求項５】
請求項１に記載の波形補償回路において、
前記第１の伝送線路と前記終端部との間に挿入されたキャパシタと、
前記終端部に接続されたバイアス回路と
をさらに備えたことを特徴とする波形補償回路。
【請求項６】
請求項１から５までのいずれか１項に記載の波形補償回路において、
前記ダイオードを逆方向に置き換えた
ことを特徴とする波形補償回路。
【請求項７】
請求項１から５までのいずれか１項に記載の波形補償回路において、
前記ダイオードに、当該ダイオードとは逆方向に並列接続された他のダイオードをさらに備えた
ことを特徴とする波形補償回路。
【請求項８】
請求項１に記載の波形補償回路において、
前記ダイオードをキャパシタに置き換えた
ことを特徴とする波形補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、伝送路の周波数依存性の減衰による波形歪みの補償を行う波形補償回路に関するものである。
【背景技術】
【０００２】
近年の信号伝送レートの増加に伴って顕在化した伝送路の周波数依存性の減衰による波形歪みに対応するため、高い特性インピーダンスをもつ伝送線路で構成された終端回路を用い伝送路の周波数依存性を打ち消す特性を持つ回路を構成し、周波数依存性を平坦化して波形を補償する波形補償回路が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００６−２７０９３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の波形補償回路は伝送路の周波数依存性の減衰による波形歪みの補償を目的としたものであるが、インピーダンスミスマッチによる反射を利用する原理であるため、補償効果を高くしようとすると非常に高い特性インピーダンスの線路が必要となり、基板製造が困難になるという問題があった。また、伝送路の長さが短い場合など減衰が小さい場合では、波形補償回路により周波数特性の平坦さが損なわれ、逆に波形が劣化してしまうという問題点があった。このため、ケーブルによる伝送やバックプレーンによる伝送等の運用により配線長が変化するシステムに適用することが困難であった。
【０００５】
この発明は上記のような問題点を解決するためになされたもので、高速信号伝送において、高インピーダンス線路が不要で、損失の少ない線路長に対しても過補償による波形劣化が発生しない波形補償機能を有する波形補償回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る波形補償回路は、第１の伝送線路と、前記第１の伝送線路の終端部に接続されたインダクタと、前記インダクタを介して前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路と、前記第２の伝送線路の他端とグランドとの間に接続された抵抗と、前記抵抗に並列接続され、前記第２の伝送線路から前記グランドに向かう方向を順方向とするダイオードとを備えたものである。
【０００７】
また、第１の伝送線路と、前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路と、前記第２の伝送線路の他端とグランドとの間に接続された抵抗と、前記抵抗に並列接続され、前記第２の伝送線路から前記グランドに向かう方向を順方向とするダイオードとを備えたものである。
【０００８】
また、第１の伝送線路と、前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路より高い特性インピーダンスを持つ第２の伝送線路と、前記第２の伝送線路の他端とグランドとの間に接続された抵抗と、前記抵抗に並列接続され、前記第２の伝送線路から前記グランドに向かう方向を順方向とするダイオードとを備えたものである。
【０００９】
さらに、第１の伝送線路と、前記第１の伝送線路の終端部に接続されたインダクタと、前記インダクタを介して前記第１の伝送線路の終端部に一端が接続され、伝送されるディジタルデータパターンの１ｂｉｔ幅の半分の遅延時間と前記第１の伝送線路と同程度の特性インピーダンスを持つ第２の伝送線路と、前記第２の伝送線路の他端とグランドとの間に接続された第１の抵抗と、前記インダクタと前記第２の伝送線路との接続部から前記グランドに向かう方向を順方向とするダイオードと、前記ダイオードと前記グランドとの間に接続された第２の抵抗とを備えたものである。
【発明の効果】
【００１０】
この発明によれば、高速信号伝送において、高インピーダンス線路が不要で、損失の少ない線路長に対しても過補償による波形劣化が発生しない波形補償機能を有する波形補償回路を得ることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係る波形補償回路を示す構成図である。図１に示す波形補償回路は、信号を送出するドライバ１とレシーバ３との間に設けられた伝送線路２ａと、伝送線路２ａの終端部である、レシーバ３の入力端に接続されたインダクタ６と、インダクタ６を介して伝送線路２ａの終端部に一端が接続され、伝送線路２ａと同程度の特性インピーダンスと、伝送されるディジタルデータの１ｂｉｔ幅の半分に相当する遅延時間をもつ配線長を有する伝送線路２ｂと、伝送線路２ｂの他端とグランド１００との間に接続された抵抗５と、抵抗５に並列接続され、伝送線路２ｂからグラウンド１００に向かう方向を順方向とするダイオード４とを備えている。
【００１２】
次に動作について説明する。ドライバ１から送信されたデータパターンは伝送線路２ａを経由しレシーバ３に到達する。伝送線路２ａは導体損失や誘電体損失などの周波数に依存する損失があるため、レシーバ３に到達した信号は劣化している。信号の劣化は主に遷移ビットの立ち上がりが鈍るという形で現れる。入射した信号はインダクタ６を経由して伝送線路２ｂへ伝送されるが、インダクタ６により信号が遷移ビットの場合は信号の一部が正反射される。反射された信号はレシーバ３受信端で入射信号と重なり、立ち上がりを急峻化する。これにより、波形が改善される。
【００１３】
さらに、伝送線路２ｂへ伝送された信号は抵抗５およびダイオード４を並列接続した終端部へ到達する。ダイオード４は小さな電圧の信号に対しては、高インピーダンスとなり、並列に接続された抵抗５により終端される。大きな電圧の信号に対しては導通となりグラウンドへ短絡され、負反射が発生する。負の反射波は伝送線路２ｂを通りレシーバ３へと戻る。伝送線路２ｂの遅延時間が１ｂｉｔの半分の時間であるので、負の反射波が到達するのは最初の入射波からちょうど１ｂｉｔ遅れる。つまり、大きな電圧の信号に対して次のｂｉｔの信号電圧を低下させる効果がある。伝送線路２ａの波形劣化は、大きな電圧の信号の次にｂｉｔ遷移が起こった場合に次のｂｉｔの信号電圧が下がりきらないという傾向があり、これと逆の特性を持つ負の反射波によりこの波形劣化を補償できる。
【００１４】
以上のように、インダクタ６による正反射とダイオード４による負反射により劣化した波形を補償するように構成しているので、従来の波形補償回路のような高インピーダンス線路が不要で製造しやすい波形補償回路を実現できる。また、ダイオード４を用いることで入射電圧に応じた大きさの負反射を発生させるようにしているので、従来の固定的なインピーダンスミスマッチを用いた構成より効果が大きい。また、高インピーダンス線路が不要となるので、伝送線路２ｂを構成するにあたり高誘電率材料を利用しやすくなる。高誘電率材料を使用することで波長短縮により伝送線路２ｂの物理長を短くすることができ、回路の小型化が可能となる。
【００１５】
実施の形態２．
図２は、この発明の実施の形態２に係る波形補償回路を示す構成図である。図２に示す実施の形態２に係る波形補償回路は、図１の構成図において、インダクタ６を取り除いた構成を備える。インダクタ６による正反射がなくなるので、実施の形態１より効果は低くなるものの、部品点数を削減できる利点に加え、ダイオード４による負反射効果による波形補償効果が期待できる。
【００１６】
また、この構成図において、伝送線路２ｂの特性インピーダンスを伝送線路２ａより高くする構成とすれば、従来技術と同等の正反射および負反射が発生し、さらに、ダイオード４による負反射が加わるので、従来技術より良好な波形補償効果が得られる。
【００１７】
実施の形態３．
図３は、この発明の実施の形態３に係る波形補償回路を示す構成図である。図３に示す実施の形態３に係る波形補償回路は、図１の構成図において、ダイオード４の接続位置を伝送線路２ｂのレシーバ３に近い側にした構成である。抵抗５の抵抗値は伝送線路２ｂの特性インピーダンスより低いとする。インダクタ６による正反射と抵抗５の負反射により波形を補償するとともに、ある程度以上の大きな振幅の入射信号に対してはダイオード４が導通となり信号の一部がダイオード４とグランド１００との間に設けられた抵抗５ａにより終端され、伝送線路２ｂへ伝送される信号は小さくなり抵抗５による反射波は小さくなる。
【００１８】
以上のように、ダイオード４と抵抗５ａを組み合わせた終端を伝送線路２ａのレシーバ３よりに取り付けているので、伝送線路２ａの損失が小さい場合、一般的な波形補償回路では波形劣化が生じるが、入射波の振幅に応じて入射波の一部が終端される構成により、過補償が発生しにくい波形補償回路が実現できる。
【００１９】
実施の形態４．
図４は、この発明の実施の形態４に係る波形補償回路を示す構成図である。図４に示す実施の形態４に係る波形補償回路は、図１の構成図において、伝送線路２ａとインダクタ６の接続部との間にキャパシタ７を挿入し、ダイオード４を含む終端部分に適当なバイアス回路８を接続した構成である。キャパシタ７により信号のＤＣ成分を除去し、バイアス回路８によりダイオードに固定的にかかるＤＣ成分を調整できる。
【００２０】
以上の構成により、もともとの入射信号のＤＣ成分がダイオード４のスイッチする電圧と大きく異なっている条件でも波形補償回路を実現可能となる。
【００２１】
実施の形態５．
図５は、この発明の実施の形態５に係る波形補償回路を示す構成図である。図５に示す実施の形態５に係る波形補償回路は、図１の構成図において、ダイオード４の向きを逆にしたものである。ダイオード４は、逆降伏領域以下の逆電圧では電流がほとんど流れず、逆降伏領域以上の逆電圧になると電流が急激に流れる性質がある。つまり、実施の形態５も信号の大小の基準値が異なる実施の形態１と同様な波形補償が可能となる。なお、この実施の形態５は、実施の形態１の構成において、ダイオード４の向きを逆にしたものであるが、他の実施の形態２−４にも同様に適用できる。
【００２２】
実施の形態６．
図６は、この発明の実施の形態６に係る波形補償回路を示す構成図である。図６に示す実施の形態６に係る波形補償回路は、図１の構成図において、ダイオード４ａに対し逆方向のダイオード４ｂを並列接続して追加したものである。入射信号の電圧が０付近の場合ダイオード４ａ、４ｂともに高インピーダンスとなり、信号は抵抗５により終端され反射は発生しない。入射信号がある程度０から離れると、ダイオード４ａ、４ｂのどちらかが導通となり、負反射が発生する。なお、この実施の形態６は、実施の形態１の構成において、ダイオード４ａに対し逆方向のダイオード４ｂを並列接続して追加したものであるが、他の実施の形態２−４にも同様に適用できる。
【００２３】
以上のように、向きの異なるダイオードを並列に接続しているので、０Ｖを中心とした正負に電圧がふれるディジタル信号に対し波形補償効果を実現できる。
【００２４】
実施の形態７．
図７は、この発明の実施の形態７に係る波形補償回路を示す構成図である。図７に示す実施の形態７に係る波形補償回路は、図１の構成図において、ダイオード４をキャパシタ１０に置き換えたものである。インダクタ６による正反射とキャパシタ１０の負反射により今までの構成例と同様に波形を補償する効果がある。さらに、キャパシタ１０は基板パターン等で実現できるので低コスト化が可能となる。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１に係る波形補償回路を示す構成図である。
【図２】この発明の実施の形態２に係る波形補償回路を示す構成図である。
【図３】この発明の実施の形態３に係る波形補償回路を示す構成図である。
【図４】この発明の実施の形態４に係る波形補償回路を示す構成図である。
【図５】この発明の実施の形態５に係る波形補償回路を示す構成図である。
【図６】この発明の実施の形態６に係る波形補償回路を示す構成図である。
【図７】この発明の実施の形態７に係る波形補償回路を示す構成図である。
【符号の説明】
【００２６】
１  ドライバ、２ａ，２ｂ  伝送線路、３  レシーバ、４，４ａ，４ｂ  ダイオード、５，５ａ  抵抗、６  インダクタ、７  キャパシタ、８  バイアス回路、１０  キャパシタ、１００  グランド。
【図１】
2009253423.tif 000003
【図２】
2009253423.tif 000004
【図３】
2009253423.tif 000005
【図４】
2009253423.tif 000006
【図５】
2009253423.tif 000007
【図６】
2009253423.tif 000008
【図７】
2009253423.tif 000009