(57)【要約】【課題】ダイシング時に発生するクラックの基板平面内方向への進行を抑制して半導体チップ領域へのクラックの伝播を防止する。【解決手段】半導体基板２の主表面に配置された複数の半導体チップ領域１０と、半導体チップ領域１０間に設けられ、各半導体チップ領域１０に分離するためのスクライブライン１２と、を備え、スクライブライン１２の半導体基板２にはダイシングカッターの刃１４よりも幅の広い溝領域８が形成されており、溝領域８はダイシングカッターの刃１４の縁と接触する内側面８ａをもち、内側面８ａの幅方向断面形状は半導体チップ領域１０に近づくほど浅くなっている。【選択図】図１
2009044020.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面に配置された複数の半導体チップ領域と、半導体チップ領域間に設けられ、各半導体チップ領域に分離するためのスクライブラインと、を備えた半導体ウェハにおいて、
前記スクライブラインの半導体基板にはダイシングカッターの刃の厚みよりも幅の広い溝領域が形成されており、前記溝領域はダイシングカッターの刃の縁と接触する内側面をもち、
前記内側面の幅方向断面形状は半導体チップ領域に近づくほど浅くなっていることを特徴とする半導体ウェハ。
【請求項２】
前記溝領域は１本の溝からなる請求項１に記載の半導体ウェハ。
【請求項３】
前記溝領域は複数の穴又は複数の凹条からなり、前記穴又は凹条は半導体チップ領域に近づくほどその深さが浅くなっており、かつ半導体チップ領域に近づくほどその幅が狭くなっており、
前記内側面は前記穴の底面又は凹条の底面を結ぶ包絡線上の面である請求項１に記載の半導体ウェハ。
【請求項４】
前記穴又は凹条は酸化膜により埋められている請求項３に記載の半導体ウェハ。
【請求項５】
前記内側面がダイシングカッターの刃と接触する部分の傾斜角度は３０度から６０度の間である請求項１から４のいずれか一項に記載の半導体ウェハ。
【請求項６】
半導体基板に形成された半導体チップ領域間に設けられたスクライブライン上に、半導体チップ領域に近づくほどその幅が狭くなる複数の開口部からなるパターン形状をもつエッチングマスク層を形成するエッチングマスク形成工程と、
前記エッチングマスク層をマスクにしてエッチングを行なって前記半導体チップ領域に近づくほど浅くなっている複数の穴又は複数の凹条からなる溝領域を形成する溝領域形成工程と、を含む半導体ウェハの製造方法。
【請求項７】
前記半導体基板はシリコン基板であり、前記溝領域形成工程の後に、
酸化処理を行なって前記溝領域内で前記穴又は凹条間に残存するシリコン基板を完全に酸化してシリコン酸化膜とする酸化処理工程と、
前記シリコン酸化膜のみを除去するエッチング処理を行なって前記溝領域内のシリコン酸化膜を除去し、前記溝領域を１本の溝とするシリコン酸化膜除去工程と、をさらに含んでいる請求項６に記載の半導体ウェハの製造方法。
【請求項８】
前記溝領域形成工程の後で、前記穴又は溝を酸化膜で埋める請求項６に記載の半導体ウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の主表面にマトリクス状に配置された複数の半導体チップ領域及び各半導体チップ領域間に設けられ、各半導体チップ領域を分離する際にダイシングカッターにより切断されるスクライブラインを備えた半導体ウェハ及びその製造方法に関するものである。
【背景技術】
【０００２】
各種のウェハプロセス処理を経てウェハ上に複数の半導体チップ領域を完成させた後、各半導体チップ領域間に設けたスクライブラインをダイシングカッターにより切断（以下、ダイシングという。）することにより半導体チップ領域に分離する。ダイシングカッターは、厚さ数１０μｍ（マイクロメートル）の円形砥石の切断面にダイヤモンドが接着剤で固着されたものが一般的である。ダイシング時は、ダイシングカッターを数万ｒｐｍで高速回転させ、切断面のダイヤモンド粒子を半導体ウェハに押し当てながらスクライブラインに沿って切断する。
【０００３】
このダイシング時には、半導体ウェハの表面にクラック（亀裂）が発生し、そのクラックが半導体チップ領域に伝播して半導体チップの信頼性を低下させることが問題となっており、従来は、クラックが半導体チップまで伝播しないようにスクライブラインの幅を広くするなどしていた。しかし、スクライブラインを広くすると１枚の半導体ウェハで形成できる半導体チップの個数が減少し、半導体チップの製造コストが増大するという問題があった。
【０００４】
そこで、スクライブラインにクラックの伝播を抑制する構造を形成することが提案されている（例えば、特許文献１を参照。）。
特許文献１には、半導体チップ領域の外側に、互いに平行かつ屈曲部をもつ平面パターンの複数の埋込み層を設けることで、クラックの半導体チップ領域方向への進行を抑制することが開示されている。
【特許文献１】特開２００５−３０２９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示されている方法では、埋込み層となる溝の深さ方向に対して垂直方向、すなわち基板平面内方向にクラックが発生した場合はクラックの進行を抑制することができず、半導体チップ領域までクラックが伝播してしまう可能性がある。
【０００６】
そこで本発明は、ダイシング時に発生するクラックの基板平面内方向への進行を抑制して半導体チップ領域へのクラックの伝播を防止することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明にかかる半導体ウェハは、半導体基板の主表面に配置された複数の半導体チップ領域と、半導体チップ領域間に設けられ、各半導体チップ領域に分離するためのスクライブラインと、を備えたものであって、スクライブラインの半導体基板にはダイシングカッターの刃の厚みよりも幅の広い溝領域が形成されており、溝領域はダイシングカッターの刃の縁と接触する内側面をもち、内側面の幅方向断面形状は半導体チップ領域に近づくほど浅くなっていることを特徴としている。
ダイシングカッターの刃の縁と接触し、幅方向断面形状が半導体チップ領域に近づくほど浅くなっている内側面をもつ溝領域をスクライブラインに形成することにより、ダイシングカッターの刃の縁部分から発生したクラックを半導体基板の表面側に誘導し、クラックの基板平面内方向への進行を抑制することができる。
【０００８】
溝領域は１本の溝からなっていてもよい。
スクライブラインの表面が平坦面となっている場合、ダイシングカッターの刃はスクライブラインの半導体基板表面に対して垂直に入射する。そうすると、シリコンの結晶方位より、基板平面内方向と基板平面に対して垂直な方向に同じ大きさの応力が作用する。それに対し、スクライブラインの表面がダイシングカッターの縁に対して垂直でない角度で接触する構造となっていると、基板平面内方向に作用する応力が小さくなる。そこで、本発明の半導体ウェハの溝領域が１本の溝からなっていれば、ダイシングカッターの刃の縁が入射するスクライブラインの半導体基板表面の形状が傾斜していることになるので、基板平面内方向に作用する応力が小さくなり、クラックが基板平面内方向に伝播しにくくなって半導体チップ領域をクラックから保護することができる。
【０００９】
また、溝領域は複数の穴又は複数の凹条からなり、その複数の穴又は複数の凹条は半導体チップ領域に近づくほどその深さが浅くかつ幅が狭くなっていてもよい。その場合の溝領域の内側面とは、穴の底面又は凹条の底面を結ぶ包絡線上の面である。
溝領域として複数の穴又は複数の凹条が形成されている場合において、ダイシングカッターの縁と接触する内側面となる穴の底面又は凹条の底面を結ぶ包絡線上の面が半導体チップ領域に近づくほど浅くなっていることにより、ダイシングカッターの縁部分から発生したクラックは半導体基板の表面側に誘導されて基板平面内方向への進行が抑制されるので、半導体チップ領域をクラックから保護することができる。
【００１０】
溝領域が複数の穴又は複数の凹条からなっている場合、その穴又は凹条は酸化膜で埋められていることが好ましい。そうすれば、溝領域を形成した後の工程で、穴又は凹条の内側で剥き出しになった半導体基板に表面荒れが発生したりエッチングされてしまったりするなどの問題を防止することができる。穴又は凹条を埋めるための酸化膜としてＳＯＧ（Spin On Glass）膜を挙げることができる。
【００１１】
内側面がダイシングカッターの刃と接触する部分の傾斜角度は３０度から６０度の間であることが好ましい。そうすれば、効果的にクラックの基板平面内方向への進行を抑制することができる。
【００１２】
本発明にかかる半導体ウェハの製造方法は、半導体基板に形成された複数の半導体チップ領域間に設けられたスクライブライン上に、半導体チップ領域に近づくほどその幅が狭くなる複数の開口部からなるパターン形状をもつエッチングマスク層を形成するエッチングマスク形成工程と、エッチングマスク層をマスクにしてエッチングを行なって半導体チップ領域に近づくほど浅くなっている複数の穴又は複数の凹条からなる溝領域を形成する溝領域形成工程と、を含むものである。
【００１３】
図６に示されているグラフは、基板の上に配置されたエッチングマスクの開口部の幅（トレンチ幅）とそのエッチングマスクをマスクにして同じエッチング条件でドライエッチングを行なったときに形成される溝の深さ（トレンチ深さ）との関係を調べた結果を示したものである。このグラフからわかるように、トレンチ深さはトレンチ幅とほぼ比例関係にあるため、トレンチ幅を調節することによってトレンチ深さを制御することが可能である。本発明の半導体ウェハの製造方法はこの特性を利用したものである。すなわち、スクライブライン上に半導体チップ領域に近づくほどその幅が狭くなる複数の開口部からなる平面パターンのエッチングマスク層を形成し、そのエッチングマスク層をマスクにしてドライエッチングを行なうことで、半導体チップ領域に近づくほど浅くなる複数の穴又は複数の凹条をスクライブラインの半導体基板に形成することができる。
【００１４】
上記の製造方法において、半導体基板がシリコン基板である場合、溝領域形成工程の後に、酸化処理を行なって溝領域内の穴又は凹条間のシリコン基板を酸化させてシリコン酸化膜とする酸化処理工程と、シリコン酸化膜のみを除去するエッチング処理を行なって溝領域内のシリコン酸化膜を除去し、溝領域を１本の溝とするシリコン酸化膜除去工程と、をさらに順に含んでいてもよい。
【００１５】
また、上記のエッチング工程の後に、溝に液状のＳＯＧを流し込んで硬化させる埋込み工程をさらに含むようにしてもよい。そうすれば、溝の内側に半導体基板が露出した状態で次の工程に移行することを防止でき、溝の内側の半導体基板の表面荒れやエッチングなどの問題の発生を防止できる。
【発明の効果】
【００１６】
本発明の半導体ウェハでは、スクライブラインの半導体基板にはダイシングカッターの刃の厚みよりも幅の広い溝領域が形成されており、溝領域はダイシングカッターの刃の縁と接触する内側面をもち、内側面の幅方向断面形状は半導体チップ領域に近づくほど浅くなっているので、クラックの基板平面内方向への進行を抑制して半導体チップ領域までクラックが伝播することを防止することができる。これにより、ダイシング時のクラックの発生による半導体チップ領域の信頼性の低下を抑制し、半導体チップの製造における歩留まりの向上を図ることができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の半導体ウェハの構造を示す図であり、（Ａ）は平面図、（Ｂ）はスクライブラインの拡大断面図である。なお、図１（Ｂ）において、半導体チップ領域１０に形成されている素子や配線層などの図示は省略されている。また、この図では層間絶縁膜３ａ，３ｂのみが図示されているが、３層以上の層間絶縁膜や配線層が形成されていてもよい。
【００１８】
半導体ウェハ１は、シリコン基板２の主表面に複数の半導体チップ領域１０がマトリクス状に形成されたものである。各半導体チップ領域１０の間にはダイシング用のスクライブライン１２が設けられている。
【００１９】
スクライブライン１２の表面側に１本の溝からなる溝領域８が形成されている。溝領域８はダイシングカッターの刃１４の厚みよりも広い幅に形成されている。ダイシングカッター１４は図１（Ｂ）中に破線で示されるようにスクライブライン１２の半導体基板を切断する。溝領域８はダイシングカッター１４の縁１５に接触する内側面８ａをもっている。内側面８ａのダイシングカッター１４の縁１５との接触部分の傾斜角度が３０度〜６０度、例えば４５度になるように設定されている。半導体チップ領域１０には素子が形成され、さらにその上に層間絶縁膜３ａ，３ｂが形成されている。スクライブライン１２の半導体基板２上の層間絶縁膜３ａ，３ｂは除去されている。半導体ウェハ１の厚みは２５０μｍ〜４００μｍであり、溝領域８の半導体チップ領域１０方向の幅は例えば１００μｍ、深さは例えば５０μｍである。
なお、スクライブライン１２にも層間絶縁膜３ａ，３ｂが残されていてもよい。
【００２０】
スクライブライン１２の溝領域の形成方法を図２に示す。図２は溝領域８の形成方法を工程順に示す工程断面図である。以下の工程は、半導体チップ領域１０に素子を形成する前に行なう。
（Ａ）半導体ウェハ１をなすシリコン基板２の表面全体に例えばシリコン酸化膜からなるエッチングマスク層４を例えばプラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長法）や常圧ＣＶＤにより形成する。エッチングマスク層４の膜厚は例えば１μｍである。なお、エッチングマスク層４としてシリコン酸化膜に代えてシリコン窒化膜を形成してもよい。
【００２１】
（Ｂ）写真製版技術を用いてエッチングマスク層４を所定の形状にパターン化して開口部５を形成する。具体的には、エッチングマスク層４上にフォトレジスト層を塗布法などによって形成し、所望のパターンが形成されたフォトマスクを用いて露光処理を行なう。その後、現像処理を行なって所定パターンのレジストパターンをエッチングマスク層４上に形成する。レジストパターンをマスクにしてドライエッチングを行なうことにより、エッチングマスク層４をパターン化した後、レジストパターンを除去する。この工程では、パターン化されたエッチングマスク層４の開口部５は、スクライブライン１２となる領域の中央側で半導体チップ領域１０方向の幅が広く、半導体チップ領域１０に近づくほど幅が狭くなるように形成する。この工程では、スクライブライン１２の中央部に例えば３μｍの幅の開口部５を形成し、最も半導体チップ領域１０に近い位置に例えば１μｍの幅の開口部５を形成する。なお、ここでいう「幅」とは半導体チップ領域１０方向（図において左右方向）の幅を意味する。以下における「幅」も同じ意味である。
【００２２】
上記工程（Ｂ）で形成するエッチングマスク層４の平面パターンは例えば図５に示されるパターンである。エッチング部分が開口部５である。図５（Ａ）は、複数の開口部５を半導体チップ領域１０の周囲を囲うように形成した例を示している。開口部５の幅は半導体チップ領域１０に近いものほど狭くなっている。図５（Ｂ）は、複数の矩形開口部５をもつエッチングマスク層４を形成した例を示している。開口部５の大きさは半導体チップ領域１０に近いほど小さくなっている。図５（Ｃ）は、エッチングマスク層４を格子状に形成した例を示しており、この例でも開口部５の幅は半導体チップ領域１０に近いほど狭くなっている。
【００２３】
（Ｃ）エッチングマスク層４をマスクにしてドライエッチング処理を行なう。既述のように、トレンチ幅とトレンチ深さとの間にはほぼ比例の関係が成り立っていることから、このドライエッチング処理によってスクライブライン１２の表面にエッチングマスク層４の開口部５の幅にほぼ比例した深さの穴又は凹条６が形成される。例えばドライエッチング処理をＩＣＰエッチャーにて、カソードＰｏｗｅｒ：２００Ｗ、１００ｍＴ、ＳＦ6／Ｏ2／Ａｒ＝１００ｃｃ／８０ｃｃ／３４０ｃｃ、下部温度４０℃の条件で行なうことにより、幅３μｍの開口部５の位置に６０μｍの深さの穴又は凹条６を形成でき、幅１μｍの開口部５の位置に２０μｍの深さの穴又は凹条６を形成できる。
【００２４】
（Ｄ）酸化反応処理を行なってシリコン基板２の表面側領域７を酸化させる。
この酸化処理工程は、例えばＮ2（窒素）雰囲気下においてＯ2（酸素）/Ｈ2（水素）を供給しながら９００〜１０００℃の温度で加熱することにより行なう。
【００２５】
（Ｅ）シリコン基板２をフッ酸に浸漬させるなどして酸化された表面側領域７を除去する。これにより、スクライブライン１２の表面に半導体チップ領域１０に近づくほど浅くなる１本の溝からなる溝領域８が形成される。
【００２６】
その後、通常の半導体製造プロセスにより、半導体チップ領域１０に所定の素子を形成し、その上に層間絶縁膜３ａ，３ｂを形成する。上記工程（Ｅ）が終了した後に半導体チップ領域１０に素子を形成するのは、半導体チップ領域１０の素子が上記工程（Ｄ）の酸化反応処理の影響を受けないようにするためである。
【００２７】
この実施例の半導体ウェハ１は、スクライブライン１２の半導体基板２に、ダイシングカッターの刃１４の縁１５に接触し、かつ半導体チップ領域１０に近づくにつれて浅くなる内側面８ａをもつ１本の溝からなる溝領域８が形成されているので、ダイシング時にダイシングカッター１４の縁１５部分から発生したクラックの基板平面内方向への進行を抑制でき、半導体チップ領域１０へのクラックの伝播を防止することができる。
なお、この実施例では、溝領域８の内側面８ａのダイシングカッターの刃１４の縁１５との接触部分の傾斜角度が３０度〜６０度、例えば４５度になるように設定されているが、３０度よりも小さい又は６０度よりも大きい傾斜角度になっていてもよい。
【００２８】
次に、本発明の半導体ウェハの他の実施例を説明する。図３は他の実施例の半導体ウェハのスクライブラインの拡大断面図である。なお、この図において、半導体チップ領域１０ａに形成されている素子や配線層などの図示を省略している。
【００２９】
この実施例の半導体ウェハ１ａはスクライブライン１２ａの半導体基板２に、ダイシングカッターの刃の厚みよりも広い幅の溝領域１６が形成されている。溝領域１６は複数の埋込み層９からなる。埋込み層９はスクライブライン１２ａの半導体チップ領域１０ａ方向に形成された複数の溝に例えばＳＯＧなどの酸化膜が埋め込まれたものである。埋込み層９の幅は半導体チップ領域１０ａに近づくにつれて狭くなっており、埋込み層９の深さは半導体チップ領域１０ａに近づくにつれて浅くなっている。溝領域１６の内側面１６ａは埋込み層９の底面を通る包絡線上を通る面であり、内側面１６ａは縁半導体チップ領域１０ａに近づくにつれて浅くなっている。
【００３０】
半導体チップ領域１０ａ上に層間絶縁膜３ｃ，３ｄ，３ｅが形成されている。スクライブライン１２ａ上の層間絶縁膜３ｄと３ｅは除去されており、層間絶縁膜３ｃのみが残されている。なお、スクライブライン１２ａ上にも層間絶縁膜３ｃ，３ｄ，３ｅが形成されていてもよい。
スクライブライン１２ａの表面の凹凸が激しい場合には少なくとも１層の層間絶縁膜３ｃが残されていることが好ましい。スクライブライン１２ａの表面が例えばＣＭＰ（Chemical Mechanical Polishing）によって平坦化されている場合にはスクライブライン１２ａ上の層間絶縁膜３ｃも除去されていてもよい。なお、この実施例では３層の層間絶縁膜３ｃ，３ｄ，３ｅが形成されているが、２層以下又は４層以上の層間絶縁膜が半導体チップ領域１０ａ上に形成されていてもよい。
【００３１】
溝領域１６の形成方法について説明する。図４は溝領域１６の形成方法を工程順に示す工程断面図である。なお、以下の工程は、半導体チップ領域１０ａに素子を形成する前に行なってもよいし、素子を形成した後に行なってもよい。
【００３２】
（Ａ）半導体ウェハ１ａをなすシリコン基板２ａの表面全体に例えばシリコン酸化膜からなるエッチングマスク層４ａを例えば常圧ＣＶＤやプラズマＣＶＤにより形成する。エッチングマスク層４ａの膜厚は例えば１μｍである。なお、エッチングマスク層としてエッチングマスク層４ａに代えてシリコン窒化膜を形成してもよい。
【００３３】
（Ｂ）写真製版技術を用いてエッチングマスク層４ａを所定の形状にパターン化して開口部５を形成する。具体的には、エッチングマスク層４ａ上にフォトレジスト層を塗布法などによって形成し、所望のパターンが形成されたフォトマスクを用いて露光処理を行なう。その後、現像処理を行なってレジストパターンをエッチングマスク層４ａ上に形成する。レジストパターンをマスクにしてドライエッチングを行なうことにより、エッチングマスク層４ａを例えば図５に示された平面パターンにパターン化した後、レジストパターンを除去する。形成されたエッチングマスク層４ａの開口部５ａは、スクライブライン１２となる領域の中央側で幅が広く、半導体チップ領域１０に近づくほど半導体チップ領域１０方向の幅が狭くなっている。この工程では、スクライブライン１２の中央部に例えば３μｍの幅の開口部５を形成し、最も半導体チップ領域１０に近い位置に例えば１μｍの幅の開口部５を形成する。
【００３４】
（Ｃ）エッチングマスク層４ａをマスクにしてドライエッチング処理を行なう。このドライエッチング処理工程では、スクライブライン１２ａとなる領域にエッチングマスク層４ａの開口部５ａの幅寸法にほぼ比例した深さの穴又は凹条６ａが形成される。すなわち、スクライブライン１２となる領域の中央部に最も深い穴又は凹条６ａが形成され、その両側に半導体チップ領域１０に近い位置ほど浅い穴又は凹条６ａが形成される。例えばドライエッチング処理をＩＣＰエッチャーにて、カソードＰｏｗｅｒ：２００Ｗ、１００ｍＴ、ＳＦ6／Ｏ2／Ａｒ＝１００ｃｃ／８０ｃｃ／３４０ｃｃ、下部温度４０℃の条件で行なうことにより、幅３μｍの開口部５の位置に６０μｍの深さの穴又は凹条６が形成され、幅１μｍの開口部５の位置に２０μｍの深さの穴又は凹条６が形成される。
【００３５】
（Ｄ）シリコン基板２ａをフッ酸に浸漬させるなどしてエッチングマスク層４ａを除去する。その後、シリコン基板２ａの表面にＳＯＧをスピンコートして穴又は凹条６ａをＳＯＧで埋め、４００℃の温度で３０分間、加熱処理を施すことによりＳＯＧを硬化させる。これにより、スクライブライン１２ａの表面に半導体チップ領域１０ａに近づくにつれて浅くなる複数の埋込み層９が形成される。
【００３６】
半導体チップ領域１０ａに素子がまだ形成されていない場合には、上記工程（Ｄ）の後、半導体チップ領域１０ａに素子を形成し、さらにその上に層間絶縁膜３ｃ，３ｄ，３ｅやその間の配線層（図示は省略）を形成する。なお、半導体チップ領域１０に素子を形成する前にＣＭＰにより半導体ウェハの表面の平坦化処理を行なうこともできる。そうすれば、スクライブライン１２ａの表面が平坦になるので、スクライブライン１２ａ上の層間絶縁膜３ｃ，３ｄ，３ｅを全て除去することも可能になり、ダイシングの切断性が向上する。
また、半導体チップ領域１０ａにすでに素子が形成されている場合には、上記工程（Ｄ）の後、層間絶縁膜３ｃ，３ｄ，３ｅやその間の配線層（図示は省略）を形成する。この場合は、埋込み層９によってスクライブライン１２ａの表面に凹凸ができるため、少なくとも１層の層間絶縁膜３ｃをスクライブライン１２ａ上に残しておくことが好ましい。
【００３７】
この実施例の半導体ウェハ１ａは、スクライブライン１２ａに複数の埋込み層９からなる溝領域１６が形成され、かつ溝領域１６の内側面は半導体チップ領域１０ａに近づくほど浅くなっているので、ダイシング時に発生したクラックは内側面１６ａ方向、すなわちシリコン基板２ａの表面側に誘導され、クラックの基板平面内方向への進行が抑制される。これにより、クラックの半導体チップ領域１０ａへの伝播を防止でき、ダイシング時のクラック発生による半導体チップの信頼性の低下が抑制され、半導体チップの製造の歩留まりの向上を図ることができる。
【図面の簡単な説明】
【００３８】
【図１】半導体ウェハの一実施例を示す図であり、（Ａ）はその平面図、（Ｂ）はそのスクライブラインの拡大断面図である。
【図２】同実施例の半導体ウェハの製造方法を説明するための工程断面図である。
【図３】半導体ウェハの他の実施例を示す図であり、（Ａ）はその平面図、（Ｂ）はそのスクライブラインの拡大断面図である。
【図４】同実施例の半導体ウェハの製造方法を説明するための工程断面図である。
【図５】スクライブラインに形成された溝領域の平面的なレイアウトの例を示す図である。
【図６】トレンチ幅とトレンチ深さとの関係を示すグラフである。
【符号の説明】
【００３９】
１，１ａ    半導体ウェハ
２，２ａ    シリコン基板
４，４ａ    シリコン酸化膜
６，６ａ    穴又は凹条
７    スクライブライン表面側領域
８，１６    溝領域
８ａ，１６ａ    溝領域の内側面
９    埋込み層
１０，１０ａ    半導体チップ領域
１２，１２ａ    スクライブライン
１４    ダイシングカッター
１５    ダイシングカッターの縁
【図１】
2009044020.tif 000003
【図２】
2009044020.tif 000004
【図３】
2009044020.tif 000005
【図４】
2009044020.tif 000006
【図５】
2009044020.tif 000007
【図６】
2009044020.tif 000008