(57)【要約】【課題】分割工程における歩留まりを向上させることが可能な半導体素子の製造方法を提供する。【解決手段】この半導体レーザ素子（半導体素子）の製造方法では、サファイア基板１１を含む選択成長下地１５上に、複数の半導体レーザ素子領域となる部分を有する半導体レーザ素子部５０を形成する工程と、半導体レーザ素子部５０の少なくとも一部の領域上に、サファイア基板１１（選択成長下地１５）よりも平面的な大きさが小さい支持基板３１を接合する工程と、支持基板３１と接合された半導体レーザ素子部５０を選択成長下地１５から除去する工程とを備える。【選択図】図２１
2009253062.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に複数の半導体素子領域となる半導体素子部を配置する工程と、
前記半導体素子部の少なくとも一部の領域上に、前記第１基板よりも平面的な大きさが小さい第２基板を接合する工程と、
前記第２基板と接合された前記半導体素子領域を前記第１基板から剥離する工程とを備える、半導体素子の製造方法。
【請求項２】
前記第２基板を接合する工程は、前記半導体素子領域に、複数の前記第２基板を接合する工程を含み、
複数の前記第２基板間で前記半導体素子領域を分割する工程をさらに備える、請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第２基板を接合する工程は、第３基板上に配置された前記複数の前記第２基板を前記半導体素子領域に接合する工程を含む、請求項２に記載の半導体素子の製造方法。
【請求項４】
前記第２基板と接合された前記半導体素子領域を前記第１基板から剥離する工程に先立って、前記半導体素子部は、前記半導体素子領域毎に分離されている、請求項２または３に記載の半導体素子の製造方法。
【請求項５】
前記第２基板は、帯状の形状を有する、請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記半導体素子領域は、第１方向に延びる光導波路を有する半導体レーザ素子を含み、
前記第２基板を接合する工程は、前記第２基板を、前記第１方向と略直交する第２方向に帯状に延びるように前記半導体素子領域に接合する工程を含む、請求項５に記載の半導体素子の製造方法。
【請求項７】
前記第２基板の前記第１方向の幅は、前記半導体レーザ素子の共振器長と略等しい、請求項６に記載の半導体素子の製造方法。
【請求項８】
前記第２基板を接合する工程は、平面的に見て、前記複数の半導体素子領域となる各々の部分の平面形状と略同一の平面形状を有する前記第２基板を前記半導体素子領域に接合する工程を含む、請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
【請求項９】
半導体素子部と、
前記半導体素子部に接合され、前記半導体素子部よりも平面的な大きさが小さい支持基板とを備える、半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法および半導体素子に関し、特に、基板に半導体素子部が接合された半導体素子の製造方法および半導体素子に関する。
【背景技術】
【０００２】
従来、基板上に半導体レーザ素子部が接合された半導体レーザ素子の製造方法が知られている（たとえば、特許文献１参照）。上記特許文献１には、半導体基板上に所定の間隔を隔てて複数の第１レーザ発振部（半導体レーザ素子部）を形成する工程と、所定の間隔を隔てて複数の第２レーザ発振部が形成されたサファイア基板を、第２レーザ発振部が第１レーザ発振部と対向するように第１レーザ発振部に接合する工程と、サファイア基板を第２レーザ発振部から剥離する工程と、第１レーザ発振部が形成された半導体基板を第１レーザ発振部の大きさ毎に分割する工程とを備えた半導体レーザ素子の製造方法が開示されている。
【０００３】
【特許文献１】特開２００５−２０９９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された半導体レーザ素子の製造方法では、サファイア基板の剥離後に、第２レーザ発振部が接合された第２レーザ発振部の支持基板としての第１レーザ発振部側の半導体基板を、第１レーザ発振部および第２レーザ発振部を含む個々の半導体素子の大きさ毎に分割する必要がある。このため、分割工程における歩留まりが低下するという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、分割工程における歩留まりを向上させることが可能な半導体素子の製造方法および半導体素子を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の第１の局面による半導体素子の製造方法は、第１基板上に複数の半導体素子領域となる半導体素子部を配置する工程と、半導体素子部の少なくとも一部の領域上に、前記第１基板よりも平面的な大きさが小さい第２基板を接合する工程と、第２基板と接合された半導体素子領域を第１基板から剥離する工程とを備える。
【０００７】
この発明の第１の局面による半導体素子の製造方法では、上記のように、第１基板上に配置された半導体素子部の少なくとも一部の領域上に、第１基板よりも平面的な大きさが小さい第２基板を接合する工程を備えることによって、半導体素子部を分割する際に、第２基板を分割する箇所が少なくなるので、分割工程における歩留まりを向上させることができる。
【０００８】
上記第１の局面による半導体素子の製造方法において、好ましくは、第２基板を接合する工程は、半導体素子領域に、複数の第２基板を接合する工程を含み、複数の第２基板間で半導体素子領域を分割する工程をさらに備える。このように構成すれば、複数の第２基板が接合された半導体素子領域を第２基板間の境界領域で分割することによって、半導体素子部のみを分割するだけでよいので、複数の半導体素子領域を容易に形成することができる。
【０００９】
上記半導体素子領域に、複数の第２基板を接合する工程を含む構成おいて、好ましくは、第２基板を接合する工程は、第３基板上に配置された複数の第２基板を半導体素子領域に接合する工程を含む。このように構成すれば、複数の第２基板と半導体素子領域とを接合する工程を容易に行うことができる。
【００１０】
上記半導体素子領域に、複数の第２基板を接合する工程を含む構成おいて、好ましくは、第２基板と接合された半導体素子領域を第１基板から剥離する工程に先立って、半導体素子部は、前記半導体素子領域毎に分離されている。このように構成すれば、半導体素子領域の全面に第２基板を接合した後に、第２基板が接合された全面において同時に第１基板から半導体素子領域を剥離する場合と異なり、第１基板から第２基板と接合された半導体素子領域を一部分毎に剥離することが可能となる。これにより、一度に剥離する半導体素子領域の面積が小さくなるので、剥離工程の歩留まりを向上させることができる。
【００１１】
上記第１の局面による半導体素子の製造方法において、好ましくは、第２基板は、帯状の形状を有する。このように構成すれば、半導体レーザ素子を形成する際、複数の第２基板を、個々の第２基板の帯状の短手方向が半導体レーザ素子となる半導体素子部の共振器の延びる方向（導波路方向）に沿うように所定の間隔を隔てて半導体素子層に接合した場合、隣接する第２基板間の第２基板が接合されていない領域の半導体素子層の部分を劈開することにより、第２基板を劈開する必要がないので、良好に半導体レーザ素子の共振器端面を形成することができる。
【００１２】
上記第２基板が帯状の形状を有する構成において、好ましくは、半導体素子部は、第１方向に延びる光導波路を有する半導体レーザ素子を含み、第２基板を接合する工程は、第２基板を、第１方向と略直交する第２方向に帯状に延びるように半導体素子領域に接合する工程を含む。このように構成すれば、複数の第２基板を第１方向に沿って所定の間隔を隔てて半導体素子領域に接合した場合、第１方向に隣接する第２基板間の第２基板が接合されていない領域の半導体素子領域の部分を劈開することにより第２基板を劈開する必要がないので、個々の半導体レーザ素子に、良好に共振器端面を形成することができる。これにより、第２基板および半導体素子領域の両方を劈開する場合に比べて、共振器端面の形成工程の歩留まりを向上させることができる。また、半導体レーザ素子の共振器端面に対して誘電体多層膜などによる端面コート処理を容易に行うことができる。
【００１３】
上記半導体素子領域が光導波路を有する半導体レーザ素子を含む構成において、好ましくは、第２基板の第１方向の幅は、半導体レーザ素子の共振器長と略等しい。このように構成すれば、共振器端面を形成する劈開の際に、第２基板を共振器長に合わせて分割する必要がないので、劈開の歩留まりを向上させることができる。
【００１４】
上記第１の局面による半導体素子の製造方法において、好ましくは、第２基板を接合する工程は、平面的に見て、複数の半導体素子領域となる各々の部分の平面形状と略同一の平面形状を有する第２基板を半導体素子領域に接合する工程を含む。このように構成すれば、複数の半導体素子領域を形成する際に、複数の第２基板が接合された半導体素子領域のみを分割することにより個々の半導体素子領域を形成することができる。すなわち、第２基板を個々の半導体素子領域の大きさなどに合わせて分割する工程を必要としないので、第２基板の歩留まりが低下するのを抑制することができる。
【００１５】
この発明の第２の局面による半導体素子は、半導体素子部と、半導体素子部に接合され、半導体素子部よりも平面的な大きさが小さい支持基板とを備える。
【００１６】
この第２の局面による半導体素子では、上記のように、半導体素子部に接合され、半導体素子部よりも平面的な大きさが小さい支持基板を備えることによって、製造プロセス上、支持基板が接合されていない領域の半導体素子部の部分を分割することによって、支持基板が接合された複数の半導体素子部が形成される。これにより、半導体素子部を分割する際に、支持基板を分割する箇所が少なくなるので、分割工程における歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
【００１８】
図１は、本発明の半導体素子の製造方法を用いて形成した半導体発光素子の概略的な構造を説明するための斜視図である。図２〜図７は、図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。図１〜図７を参照して、本発明の具体的な実施形態を説明する前に、本発明による半導体素子の製造方法を用いて形成した半導体発光素子１０の概略的な構造および製造プロセスについて説明する。
【００１９】
まず、図１を参照して、本発明の半導体素子の製造方法を用いて形成した半導体発光素子１０の概略的な構造について説明する。
【００２０】
本発明の半導体素子の製造方法を用いて形成した半導体発光素子１０では、図１に示すように、支持基板７の表面（下面）上に、発光素子部６が固定されている。なお、発光素子部６は、本発明の「半導体素子領域」および「半導体素子部」の一例である。また、支持基板７は、本発明の「第２基板」の一例である。また、図１では、本発明の半導体素子の製造方法を用いて複数の半導体発光素子１０が形成されている状態を示している。
【００２１】
発光素子部６には、図１に示すように、下層から上層に向かって、第１半導体層３、半導体からなる発光層４および第２半導体層５の半導体層が形成されている。なお、第１半導体層３、発光層４および第２半導体層５は、それぞれ、本発明の「半導体素子領域」および「半導体素子部」の一例である。
【００２２】
発光層４は、単層あるいは単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造からなる。第１半導体層３は、発光層４よりもバンドギャップの大きいクラッド層などからなる。また、第１半導体層３の発光層４側に、第１半導体層３と発光層４との間のバンドギャップを有する光ガイド層を有していてもよい。第２半導体層５は、発光層４よりもバンドギャップの大きいクラッド層などからなる。また、第２半導体層５の発光層４側に、第２半導体層５と発光層４との間のバンドギャップを有する光ガイド層を有していてもよい。また、第２半導体層５の発光層４とは反対側（上面側）にコンタクト層を有していてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。
【００２３】
また、発光素子部６を構成する各半導体層（第１半導体層３、発光層４および第２半導体層５）は、ＡｌＧａＡｓ系、ＧａＩｎＡｓ系、ＡｌＧａＩｎＰ系、ＡｌＧａＩｎＮＡｓ系、ＡｌＧａＳｂ系、ＧａＩｎＡｓＰ系、窒化物系半導体、ＭｇＺｎＳＳｅ系およびＺｎＯ系などからなる。また、窒化物系半導体としては、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮ、または、これらの混晶を用いることが可能である。
【００２４】
また、半導体層（第１半導体層３、発光層４および第２半導体層５）をウルツ構造の窒化物系半導体により構成する場合、成長用基板は、窒化物系半導体基板または異種基板を用いることが可能である。異種基板としては、六方晶構造および菱面体構造のα−ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、Ｓｉ基板、サファイア基板、スピネル基板およびＬｉＡｌＯ３基板などを用いることが可能である。なお、窒化物系半導体基板を用いることにより、最も結晶性のよい窒化物系半導体層を得ることができる。窒化物系半導体基板、ＳｉＣ基板およびサファイア基板を用いる場合、基板の面方位は、｛１１−２０｝面および｛１−１００｝面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面（ここで、ＨおよびＫの少なくとも一方は０ではない）や、（０００１）面、｛１１−２２｝面、｛１−１０１｝面および（１−１０３）面などを用いる。ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板およびＳｉ基板を用いる場合、基板の｛１１１｝面などを用いる。また、半導体層をＡｌＧａＡｓ系、ＧａＩｎＡｓ系、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮＡｓ系の半導体により構成する場合、ＧａＡｓ基板およびＳｉ基板を用いることが可能であり、その面方位は、｛００１｝面、｛１１０｝面、｛１１１｝面および｛−１−１−１｝面などを用いる。また、半導体層をＧａＩｎＡｓＰ系の半導体により構成する場合、ＧａＡｓ基板およびＩｎＰ基板を用いることが可能であり、その面方位は、｛００１｝面、｛１１０｝面、｛１１１｝面および｛−１−１−１｝面などを用いる。
【００２５】
また、支持基板７としては、導電性を有する基板を用いてもよいし、絶縁性を有する基板を用いてもよい。導電性を有する基板としては、たとえば、Ｃｕ−Ｗ、ＡｌおよびＦｅ−Ｎｉなどの金属板や、単結晶のＳｉ、ＳｉＣ、ＧａＡｓおよびＺｎＯなどの半導体基板や、多結晶のＡｌＮ基板を用いてもよい。また、金属などの導電性の微粒子を分散させた導電性樹脂フィルムや、金属および金属酸化物の複合材料などを用いてもよいし、金属を含侵した黒鉛粒子焼結体で構成される炭素および金属の複合材料を用いてもよい。また、導電性を有する基板（支持基板７）を用いる場合、基板の半導体層（発光素子部６）を接合するのと反対側の表面（上面）上に電極を形成してもよい。
【００２６】
また、発光素子部６と支持基板７とは、接合層を介して接合されていてもよい。接合層としては、半田や導電性ペーストなどの材料からなる層を用いることができる。半田としては、ＡｕＳｎ、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉ、ＳｎＺｎＢｉなどからなる半田を用いることができる。
【００２７】
次に、図１〜図７を参照して、本発明の半導体素子の製造方法を用いて形成した半導体発光素子１０の概略的な製造プロセスについて説明する。
【００２８】
まず、図２に示すように、成長用基板１の上面上に、剥離層２を形成した後、第１半導体層３、発光層４および第２半導体層５を順次結晶成長させて発光素子部６（図１参照）となる半導体素子層６ａを形成する。この際、成長用基板１と第１半導体層３との間にバッファ層を形成してもよい。なお、成長用基板１は、本発明の「第１基板」の一例であり、半導体素子層６ａは、本発明の「半導体素子部」の一例である。また、成長用基板１の上面上に半導体素子層６ａを形成する工程は、本発明の、「第１基板上に複数の半導体素子領域となる半導体素子部を配置する工程」の一例である。
【００２９】
ここで、剥離層２は、半導体素子層６ａ（第１半導体層３、発光層４および第２半導体層５）と比較して除去されやすい層や、機械的に分離されやすい層からなる。除去されやすい層としては、たとえば、半導体層と比較して融点や沸点が低い材料、半導体層と比較して分解しやすい材料、半導体層と比較して溶解しやすい材料、および、半導体層と比較して反応しやすい材料などからなる層がある。
【００３０】
次に、図３に示すように、支持基板７を別の一時的な支持基板８に接合する。一時的な支持基板８として、たとえば、ポリエステルなどのフィルムの片面に熱剥離粘着材が形成された熱剥離シートを用い、フィルムの熱剥離粘着材が形成されている側を支持基板７に接合する。なお、一時的な支持基板８は、本発明の「第３基板」の一例である。
【００３１】
その後、図４に示すように、支持基板７をダイシングなどにより、所定の大きさ（この場合、図１に示した個々の半導体発光素子１０の発光素子部６と略等しい大きさの平面形状）に分割する。なお、図４では、分割された個々の支持基板を支持基板７ａとして示している。そして、図４に示すように、分割された各支持基板７ａを成長用基板１上の半導体素子層６ａに接合する。この際、後述するチップ化のプロセスにおいて半導体素子層６ａが個々の発光素子部６（図１参照）に分割される位置と、支持基板７の分割された位置とが一致するように接合する。その後、図５に示すように、加熱により、支持基板７から一時的な支持基板８（図４参照）を剥離する。ここで、一時的な支持基板８上に複数の支持基板７ａを接合した後、複数の支持基板７ａを半導体素子層６ａに接合することによって、複数の支持基板７ａと半導体素子層６ａとを接合する工程を容易に行うことが可能となる。
【００３２】
そして、図６に示すように、支持基板７ａが接合された半導体素子層６ａから成長用基板１を剥離する。この際、図６では、成長用基板１（図５参照）の下面側から剥離層２（図５参照）に向かってレーザ光照射を行い、剥離層２を蒸発させることによって半導体素子層６ａから成長用基板１を剥離する例を示している。なお、レーザ光照射を剥離層２（図５参照）の一部の半導体素子層６ａと接している領域にのみ行ってもよい。この場合、レーザ光が照射された部分の剥離層２のみが蒸発するので、半導体素子層６ａのうちの所定の領域の半導体素子層６ａのみを選択的に成長用基板１から剥離させることが可能である。
【００３３】
その後、図６に示すように、互いに隣接する支持基板７ａ間の半導体素子層６ａの部分において半導体素子層６ａのダイシングを行う。これにより、図１に示すように、半導体素子層６ａ（図６参照）が個々の支持基板７と略等しい大きさに分割された発光素子部６を有する複数の半導体発光素子１０が得られる。
【００３４】
本発明による半導体発光素子１０の製造プロセスでは、上記のように、成長用基板１上に配置された半導体素子層６ａの所定の領域上に、成長用基板１よりも平面的な大きさが小さい支持基板７（７ａ）を接合する工程を備えることによって、成長用基板１を半導体素子層６ａから剥離した後の製造プロセスにおいて、半導体素子層６ａを分割する際に、支持基板７を分割する箇所が少なくなるので、分割工程における歩留まりを向上させることができる。
【００３５】
また、本発明による半導体発光素子１０の製造プロセスでは、支持基板７を接合する工程が、半導体素子層６ａに複数の支持基板７ａを接合する工程を含み、複数の支持基板７ａ間で半導体素子層６ａを分割する工程を備えることによって、複数の支持基板７ａが接合された半導体素子層６ａのみを隣接する支持基板７ａ間の境界領域で分割するだけでよいので、複数の発光素子部６を容易に形成することができる。
【００３６】
また、本発明による半導体発光素子１０の製造プロセスでは、支持基板７を接合する工程が、平面的に見て、複数の発光素子部６となる各々の部分の平面形状と略同一の平面形状を有する支持基板７（７ａ）を半導体素子層６ａに接合する工程を含むことによって、複数の発光素子部６を形成する際に、複数の支持基板７ａが接合された半導体素子層６ａのみを分割することにより個々の発光素子部６を形成することができる。これにより、半導体素子層６ａを分割する際に、支持基板７ａを個々の発光素子部６の大きさに合わせて分割する必要がないので、支持基板７の歩留まりを向上させることができる。
【００３７】
また、本発明による半導体発光素子１０では、発光素子部６に接合され、発光素子部６よりも平面的な大きさが小さい支持基板７ａを備えることによって、製造プロセス上、支持基板７ａが接合されていない領域の半導体素子層６ａの部分を分割することによって、支持基板７ａが接合された複数の発光素子部６が形成される。これにより、半導体素子層６ａを分割する際に、支持基板７ａを分割する箇所が少なくなるので、分割工程における歩留まりを向上させることができる。
【００３８】
なお、上記製造プロセスでは、一時的な支持基板８に接合された支持基板７をダイシングして複数の支持基板７ａに分割した後に一度に半導体素子層６ａに接合したが、図７に示す変形例のように、予め所定の大きさ（平面形状が、チップ化後の個々の半導体発光素子１０（図１参照）と略等しい大きさ）に形成された複数の支持基板７ａを、所定の間隔を隔てて並べながら、１枚ずつ半導体素子層６ａ上に接合してもよい。この場合、個々の支持基板７ａは、チップ化直後の個々の半導体発光素子１０（図１参照）が平面的に隣接する際の支持基板７ａ同志の間隔であるように半導体素子層６ａ上に配置されるのが好ましい。このように構成しても、図５に示すように、複数の支持基板７ａが半導体素子層６ａ上に並べられた状態が形成される。その後、図５および図６に示した上述の製造プロセスと同様の製造プロセスにより、チップ化された複数の半導体発光素子１０（図１参照）が得られる。
【００３９】
（第１実施形態）
図８は、本発明の第１実施形態による製造方法を用いて形成した半導体レーザ素子の構造を示した平面図である。図９は、図８に示した第１実施形態による製造方法を用いて形成した半導体レーザ素子の１０００−１０００線に沿った断面図である。図１０は、図８に示した第１実施形態による製造方法を用いて形成した半導体レーザ素子の２０００−２０００線に沿った断面図である。図１１は、図８に示した第１実施形態による製造方法を用いて形成した半導体レーザ素子の発光層の構造を示した断面図である。まず、図８〜図１１を参照して、第１実施形態による製造方法を用いて形成した半導体レーザ素子の構造について説明する。
【００４０】
第１実施形態による製造方法を用いて形成した半導体レーザ素子では、図８に示すように、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板３１と半導体レーザ素子部５０とが、ＡｕＳｎからなる導電性の接合層４４（図９参照）を介して接合されている。また、図８および図９に示すように、半導体レーザ素子部５０には、劈開面からなる一対の共振器面６０が形成されている。なお、図８に示すように、半導体レーザ素子は、［１−１００］方向（図８のＡ方向）に約６００μｍの長さ（共振器長）Ｌ１を有するとともに、Ｂ方向に約４００μｍの幅Ｗ１を有する。なお、支持基板３１は、本発明の「第２基板」の一例であり、半導体レーザ素子部５０は、本発明の「半導体素子領域」および「半導体素子部」の一例である。
【００４１】
また、図９に示すように、支持基板３１のＡ方向の側面３１ａは、共振器面６０の延長線に対して、内側に約２０μｍの長さＬ２だけずれた位置に形成されている。したがって、支持基板３１は、Ａ方向に約５６０μｍの長さＬ３を有している。
【００４２】
また、共振器面９０上には、必要に応じて、誘電体多層膜（図示せず）が形成されていてもよい。ここで、誘電体多層膜の厚みおよび屈折率は、レーザ光の出射側で誘電体多層膜の反射率が低く、レーザ光の反射側で誘電体多層膜の反射率が高くなるように設計される。
【００４３】
また、図９および図１０に示すように、約５μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＧａＮからなるｎ型コンタクト層３２上に、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層３３が形成されている。ｎ型クラッド層３３上には、支持基板３１の幅Ｗ１（＝約４００μｍ）よりも小さい約４．５μｍの幅（Ｂ方向）を有する発光層３４が形成されている。
【００４４】
この発光層３４は、図１１に示すように、ｎ型クラッド層３３上に、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層３４ａが形成されている。ｎ型キャリアブロック層３４ａ上には、約１００ｎｍの厚みを有するＳｉがドープされたＧａＮからなるｎ型光ガイド層３４ｂが形成されている。ｎ型光ガイド層３４ｂ上には、約２０ｎｍの厚みを有するアンドープのＩｎ０．０２Ｇａ０．９８Ｎからなる４つの障壁層３４ｃと、約３ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子井戸層３４ｄとが交互に積層されたＭＱＷ活性層３４ｅが形成されている。そして、ｎ型キャリアブロック層３４ａ、ｎ型光ガイド層３４ｂおよびＭＱＷ活性層３４ｅによって、発光層３４が構成されている。
【００４５】
また、発光層３４の障壁層３４ｃ上には、図１０および図１１に示すように、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＧａＮからなるｐ型光ガイド層３５が形成されている。また、図１０に示すように、ｐ型光ガイド層３５上には、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＡｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層３６が形成されている。また、ｐ型キャップ層３６上には、凸部を有する約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層３７が形成されている。このｐ型クラッド層３７は、約４００ｎｍの厚みを有する凸部と、凸部の両側に約８０ｎｍの厚みを有する平坦部とによって構成されている。ｐ型クラッド層３７の凸部の上面上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＩｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層３８が形成されている。ｐ型クラッド層３７の凸部と、ｐ型コンタクト層３８とによって、電流通路となるリッジ部３９が構成されている。このリッジ部３９は、Ｂ方向に約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有している。また、このリッジ部３９はＡ方向に延びるとともに、リッジ部３９の下部の発光層３４にＡ方向に延びる光導波路が形成されている。ｐ型コンタクト層３８上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とから構成されるｐ側オーミック電極４０が形成されている。なお、ｎ型コンタクト層３２、ｎ型クラッド層３３、発光層３４、ｐ型光ガイド層３５、ｐ型キャップ層３６、ｐ型クラッド層３７およびｐ型コンタクト層３８は、それぞれ、本発明の「半導体素子領域」および「半導体素子部」の一例である。
【００４６】
また、図１０に示すように、ｎ型クラッド層３３の上面上と、発光層３４、ｐ型光ガイド層３５、ｐ型キャップ層３６、リッジ部３９およびｐ側オーミック電極４０の側面上とに、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜４１が形成されている。絶縁膜４１の上面およびｐ側オーミック電極４０の上面上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極４２が、約１２５μｍの幅Ｗ２で形成されている。ｐ側パッド電極４２上には、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜４３が形成されている。この絶縁膜４３は、接合層４４とｐ側オーミック電極４０との反応を抑制する機能を有している。このようにして、半導体レーザ素子部５０が構成されるとともに、半導体レーザ素子部５０と支持基板３１とが、接合層４４を介して接合されている。
【００４７】
また、図１０に示すように、ｎ型コンタクト層３２の下面上には、ｎ型コンタクト層３２側からｎ側オーミック電極、ｎ側バリア金属およびｎ側パッド金属からなるｎ側電極４５が形成されている。また、ｎ側電極４５を構成するｎ側オーミック電極は、Ａｌを用いており、ｎ側バリア金属は、ＰｔまたはＴｉなどを用いている。また、ｎ側バリア金属は、ｎ側オーミック電極とｎ側パッド電極との反応を抑制する機能を有している。
【００４８】
図１２〜図２３は、図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図８〜図２３を参照して、第１実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図１２、図１４〜図２０および図２２には、図１０と同じ方向（Ｂ方向）の断面形状が示されており、図２１および図２３には、図９と同じ方向（Ａ方向）の断面形状が示されている。
【００４９】
まず、図１２に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、成長用基板としてのサファイア基板１１上に、バッファ層１２およびＧａＮ層１３を順次成長させる。なお、サファイア基板１１は、本発明の「第１基板」の一例である。
【００５０】
具体的には、サファイア基板１１を約６００℃の成長温度に保持した状態で、サファイア基板１１の（０００１）面上に、約２０ｎｍの厚みを有するＧａＮからなるバッファ層１２を成長させる。次に、サファイア基板１１を約１０５０℃の成長温度に保持した状態で、バッファ層１２上に、約２μｍの厚みを有するＧａＮ層１３を成長させる。次に、図１２に示すように、ＧａＮ層１３上に、ＳｉＯ２膜からなるマスク１４を形成する。このマスク１４は、図１３に示すように、通常のリソグラフィ技術を用いて、直径約２μｍの開口部１４ａを約１０μｍの間隔の周期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板１１、バッファ層１２、ＧａＮ層１３およびマスク１４によって、選択成長下地１５（図１２参照）が構成されている。
【００５１】
次に、図１４に示すように、ＭＯＣＶＤ法を用いて、選択成長下地１５上に、サファイア基板１１を約１１００℃の成長温度に保持した状態で、ｎ型コンタクト層３２およびｎ型クラッド層３３を順次成長させる。次に、サファイア基板１１を約８００℃の成長温度に保持した状態で、ｎ型クラッド層３３上に発光層３４、ｐ型光ガイド層３５およびｐ型キャップ層３６を順次成長させる。次に、サファイア基板１１を約１１００℃の成長温度に保持した状態で、ｐ型キャップ層３６上に約４００ｎｍの厚みを有するｐ型クラッド層３７を成長させる。そして、サファイア基板１１を約８００℃の成長温度に保持した状態で、ｐ型クラッド層３７上にｐ型コンタクト層３８を成長させる。ここで、ＧａＮ層１３からｐ型コンタクト層３８までの各層は、サファイア基板１１側が窒素面の極性を有し、結晶成長の進む方向はＧａ面の極性を有している。また、ｎ型コンタクト層３２をマスク１４上に横方向成長させることにより、ｎ型コンタクト層３２の転位密度が低減する。その結果、ｎ型コンタクト層３２上に形成されるｎ型クラッド層３３からｐ型コンタクト層３８の転位密度が低減する。その後、サファイア基板１１を約８００℃の成長温度に保持した状態で、Ｎ２雰囲気中においてアニールすることにより、ｐ型窒化物系半導体層中のアクセプタを活性化し、所定の正孔濃度を得る。
【００５２】
次に、真空蒸着法などを用いて、ｐ型コンタクト層３８の表面上に、ｐ側オーミック電極４０および約０．２５μｍの厚みを有するＳｉＯ２からなる絶縁膜４１ａを順次形成した後、パターニングすることにより、図１５に示すような形状のｐ側オーミック電極４０および絶縁膜４１ａが得られる。
【００５３】
次に、図１６に示すように、サファイア基板１１を約２００℃に保持した状態で、絶縁膜４１ａをマスクとして、Ｃｌ２系ガスによるドライエッチングを行うことにより、ｐ型コンタクト層３８およびｐ型クラッド層３７の一部を除去することによって、リッジ部３９を形成する。これにより、リッジ部３９は、Ｂ方向に約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有するように形成される。次に、図１７に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層３４、光ガイド層５、ｐ型キャップ層３６およびｐ型クラッド層３７の平坦部の一部をエッチングすることにより、発光層３４、光ガイド層３５、ｐ型キャップ層３６およびｐ型クラッド層３７を幅約４．５μｍにパターニングする。その後、図１８に示すように、ｎ型クラッド層３３の上面、発光層３４の側面、ｐ型光ガイド層３５の側面、ｐ型キャップ層３６の側面およびｐ型クラッド層３７の平坦部の側面、ｐ型クラッド層３７の平坦部の上面、リッジ部３９の側面および絶縁膜４１ａの上面を覆うように、約２５０ｎｍの厚みを有するＳｉＮからなる絶縁膜４１を形成した後、ｐ側オーミック電極４０上の絶縁膜４１および絶縁膜４１ａ（図１７参照）のみを除去する。
【００５４】
次に、図１９に示すように、ｐ側オーミック電極４０および絶縁膜４１上に、ｐ側パッド電極４２を形成する。次に、ｐ側パッド電極４２上に、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜４３を形成する。その後、図２０に示すように、約５μｍの厚みを有するＡｕＳｎからなる接合層４４を介して、半導体層を支持基板３１に接合する。
【００５５】
ここで、第１実施形態による製造プロセスでは、図２１に示すように、予めＡ方向（共振器方向）に幅Ｌ３（＝５６０μｍ）を有する帯状（短冊状）に形成された複数の支持基板３１を、Ａ方向に約４０μｍの間隔を有するように略平行に配置しながら接合層４４を介して半導体層に接合する。これにより、Ａ方向に隣接する支持基板３１間（互いに対向する側面３１ａ間）に、支持基板３１が接合されない領域５１が形成される。その後、選択成長下地１５をドライエッチング技術により除去して、ｎ型コンタクト層３２の支持基板３１と反対側（下面側）の全面を露出させることにより、図２２に示すような形状が得られる。
【００５６】
その後、図２３に示すように、ｎ型コンタクト層３２の裏面に、ｎ型コンタクト層３２側から約１０ｎｍの厚みを有するＡｌからなるｎ型オーミック電極、約２０ｎｍの厚みを有するＰｔからなるｎ側バリア金属および約３００ｎｍの厚みを有するＡｕからなるｎ側パッド電極を含むｎ側電極４５を形成する。
【００５７】
そして、図２３に示すように、支持基板３１の主表面に対して垂直となる半導体レーザ素子部５０の面にスクライブ溝（図示せず）を設けて、超音波により半導体レーザ素子部５０の（１−１００）面で劈開を行うことにより、Ａ方向に約６００μｍの共振器長Ｌ１を有する複数の半導体レーザ素子部５０が接合された帯状の支持基板３１が形成される。ここで、第１実施形態による製造プロセスでは、半導体レーザ素子部５０の劈開は、支持基板３１が接合されていない領域５１の位置で、半導体レーザ素子部５０の劈開面に沿って行うようにする。
【００５８】
さらに、この複数の半導体レーザ素子部５０が接合された支持基板３１をＢ方向に幅Ｗ１の間隔で分割することにより、図９に示した第１実施形態による半導体レーザ素子が形成される。
【００５９】
第１実施形態による半導体レーザ素子の製造プロセスでは、上記のように、サファイア基板１１を含む選択成長下地１５上に形成された発光層３４などからなる半導体素子層の少なくとも一部の領域上に、サファイア基板１１よりも平面的な大きさが小さい支持基板３１を接合する工程を備えることによって、選択成長下地１５を半導体素子層から除去した後の製造プロセスにおいて、半導体素子層のみを分割（劈開）することによって、劈開面の形成された複数の半導体レーザ素子部５０が接合された支持基板３１を複数個、容易に形成することができる。これにより、半導体レーザ素子部５０を劈開する際に、支持基板３１を分割する必要がない。したがって、支持基板３１を分割する必要がある場合（たとえばサファイア基板１１と支持基板３１とが同じ大きさの場合）に比べて、劈開工程における歩留まりを向上させることができる。
【００６０】
また、第１実施形態による半導体レーザ素子の製造プロセスでは、支持基板３１を接合する工程が、発光層３４などからなる半導体素子層に、複数の支持基板３１を接合する工程を含むことによって、複数の支持基板３１が接合された半導体素子層を支持基板３１間の領域５１の位置で分割することによって、半導体素子層のみを分割するだけでよいので、複数の半導体レーザ素子部５０を容易に形成することができる。
【００６１】
また、第１実施形態による半導体レーザ素子の製造プロセスでは、帯状の形状を有する支持基板３１を用いることによって、複数の支持基板３１の短手方向が半導体レーザ素子部５０の共振器の延びる方向（導波路方向）に沿うように所定の間隔（＝約４０μｍ）を隔てて支持基板３１を半導体素子層に接合することができる。これにより、隣接する支持基板３１間の支持基板３１が接合されていない領域５１の半導体素子層の部分を劈開することにより、支持基板３１を劈開する必要がないので、良好に共振器面６０を形成することができる。また、支持基板３１を劈開する必要がないので、支持基板３１および半導体素子層の両方を劈開する場合に比べて、共振器面６０の形成工程の歩留まりを向上させることができる。
【００６２】
また、第１実施形態による半導体レーザ素子の製造プロセスでは、支持基板３１を接合する工程が、支持基板３１を、半導体レーザ素子部５０のリッジ部３９の延びるＡ方向と略直交するＢ方向に帯状に延びるように半導体レーザ素子部５０に接合する工程を含むことによって、複数の支持基板３１をＡ方向に沿って所定の間隔（約４０μｍ）を隔てて半導体レーザ素子部５０に接合した場合、Ａ方向に隣接する支持基板３１間の支持基板３１が接合されていない領域５１の半導体レーザ素子部５０の部分を劈開することにより支持基板３１を劈開する必要がないので、個々の半導体レーザ素子に、良好に共振器面６０を形成することができる。これにより、支持基板３１および半導体レーザ素子部５０の両方を劈開する場合に比べて、共振器面６０の形成工程の歩留まりを向上させることができる。また、半導体レーザ素子の共振器面６０に対して誘電体多層膜などによる端面コート処理を容易に行うことができる。
【００６３】
また、第１実施形態による半導体レーザ素子の製造プロセスでは、支持基板３１のＡ方向の長さＬ３（約５６０μｍ）を、半導体レーザ素子の共振器長（長さＬ１＝約６００μｍ）と略等しく構成することによって、共振器面６０を形成する劈開の際に、支持基板３１を共振器長（長さＬ１）に合わせて分割する必要がないので、劈開の歩留まりを向上させることができる。
【００６４】
（第２実施形態）
図２４は、本発明の第２実施形態による製造方法を用いて形成した半導体レーザ素子の底面図である。図２５は、図２４の１１００−１１００線に沿った断面図である。図２６は、図２４の２１００−２１００線に沿った断面図である。まず、図２４〜図２６を参照して、第２実施形態による製造方法を用いて形成した半導体レーザ素子では、上記第１実施形態と異なり、半導体レーザ素子部５０の支持基板３１とは反対側に成長用基板であるＧａＮ基板２５０が配置されている場合について説明する。なお、ＧａＮ基板２５０は、本発明の「半導体素子領域」および「半導体素子部」の一例である。
【００６５】
第２実施形態による製造方法を用いて形成した半導体レーザ素子は、図２４に示すように、Ａ方向に約６００μｍの長さ（共振器長）Ｌ１を有する半導体レーザ素子部５０と、Ａ方向に約５６０μｍの長さＬ３を有する支持基板３１とによって構成されている。また、支持基板３１のＢ方向の幅（長さ）Ｗ１１は、約４００μｍである。また、半導体レーザ素子部５０のＢ方向の幅（長さ）Ｗ１２は、約４０μｍである。すなわち、第２実施形態では、支持基板３１のＢ方向の幅（長さ）Ｗ１１は、半導体レーザ素子部５０のＢ方向の幅（長さ）Ｗ１２の約１０倍の幅（長さ）を有する。
【００６６】
また、上記第１実施形態による製造方法を用いて形成した半導体レーザ素子と同様に、支持基板３１と半導体レーザ素子部５０とが、接合層４４を介して接合されている。
【００６７】
ここで、第２実施形態による製造方法を用いて形成した半導体レーザ素子では、図２５に示すように、支持基板３１のＡ方向（短手方向）の側面３１ａは、共振器面６０の延長線に対して、内側に約２０μｍの長さＬ２だけずれた位置に、共振器面６０に略平行に形成されている。また、半導体レーザ素子部５０の支持基板３１とは反対側（下面側）には、成長用基板である約８０μｍの厚みを有するｎ型のＧａＮ基板２５０が配置されている。そして、ＧａＮ基板２５０の所定の領域上には、ｎ型コンタクト層３２が形成されている。
【００６８】
また、ｎ型コンタクト層３２上には、上記第１実施形態と同様に、ｎ型クラッド層３３、発光層３４、ｐ型光ガイド層３５、ｐ型キャップ層３６、ｐ型クラッド層３７およびｐ型コンタクト層３８が形成されている。また、ｐ型クラッド層３７の凸部と、ｐ型コンタクト層３８とによって、電流通路となるリッジ部３９が構成されている。また、ｐ型コンタクト層３８上には、ｐ側オーミック電極４０が形成されている。
【００６９】
また、ｎ型コンタクト層３２、ｎ型クラッド層３３、発光層３４、ｐ型光ガイド層３５、ｐ型キャップ層３６、リッジ部３９およびｐ側オーミック電極４０の側面上には、絶縁膜４１が形成されている。また、絶縁膜４１およびｐ側オーミック電極４０の上面上には、第１実施形態と同様に、ｐ側パッド電極４２および絶縁膜４３が形成されている。
【００７０】
また、図２６に示すように、ｎ型コンタクト層３２からｐ型コンタクト層３８までの一部の領域が除去されたｎ型のＧａＮ基板２５０の表面（上面）上には、ｎ側電極４５が形成されている。このようにして、半導体レーザ素子部５０が構成されるとともに、半導体レーザ素子部５０と支持基板３１とが、接合層４４を介して接合されている。
【００７１】
また、第２実施形態による製造方法を用いて形成した半導体レーザ素子では、ｎ側電極４５は、接合層４４を介して、支持基板３１の下面上の絶縁膜４７上に形成されたｎ側パッド電極４６と接続されている。したがって、ｎ側パッド電極４６は、半導体レーザ素子部５０の支持基板３１とは反対側の表面（下面側）と電気的に接続されている。
【００７２】
また、図２４に示すように、ｎ側パッド電極４６のＡ方向の中央部分には、Ｂ方向の一方側に突出する突出形状部４６ａが形成されている。また、突出形状部４６ａの表面上には、金属線４８がワイヤーボンディングされている。
【００７３】
また、図２４および図２５に示すように、半導体レーザ素子部５０の劈開面（共振器面６０）から支持基板３１のＡ方向の側面３１ａにわたって、誘電体多層膜４９が延びるように形成されている。ここで、図２４〜図２６に示すように、リッジ部３９の下部を形成することにより形成されたＡ方向に延びる導波路構造と共振器面６０とにより、Ａ方向に延びる共振器が構成されている。
【００７４】
なお、第２実施形態による製造方法を用いて形成した半導体レーザ素子のその他の構造は、上記第１実施形態と同様である。
【００７５】
図２７〜図３３は、図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２４〜図３３を参照して、第２実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図２７〜図３２には、図２６と同じ方向（Ｂ方向）の断面が示されており、図３３には、図２５と同じ方向（Ａ方向）の断面が示されている。
【００７６】
まず、図２７に示すように、上記第１実施形態と同様の製造プロセスを用いて、たとえば約４００μｍの厚みを有するｎ型のＧａＮ基板２５０上に、ｎ型コンタクト層３２からｐ型コンタクト層３８までを順次成長させる。その後、ｐ型窒化物系半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
【００７７】
次に、真空蒸着法などを用いて、ｐ型コンタクト層３８の表面上に、ｐ側オーミック電極４０および約０．２５μｍの厚みを有するＳｉＯ２からなる絶縁膜４１ｃを順次形成した後、パターニングすることにより、図２７に示すような形状のｐ側オーミック電極４０および絶縁膜４１ｃが得られる。
【００７８】
次に、図２８に示すように、ＧａＮ基板２５０を約２００℃に保持した状態で、絶縁膜４１ｃをマスクとして、Ｃｌ２系ガスによるドライエッチングを行うことにより、ｐ型コンタクト層３８およびｐ型クラッド層３７の一部を除去することによって、リッジ部３９をＢ方向に約１００μｍの周期で形成する。次に、図２９に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、ｎ型コンタクト層３２からｐ型クラッド層３７の平坦部の一部を約１０μｍの幅でエッチングすることにより、ＧａＮ基板２５０の表面（上面）が露出するように分離溝８１を形成して、ｎ型コンタクト層３２からｐ型クラッド層３７までを約４０μｍの幅にパターニングする。
【００７９】
その後、図２９に示すように、上記第１実施形態と同様の製造プロセスを用いて、ｎ型コンタクト層３２からｐ型クラッド層３７の側面、ｐ型クラッド層３７の平坦部の上面、リッジ部３９の側面および絶縁膜（図示せず）の上面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ２からなる絶縁膜４１を形成した後、ｐ側オーミック電極４０上の絶縁膜４１のみを除去する。そして、ｐ側オーミック電極４０および絶縁膜４１上に、上記第１実施形態と同様に、ｐ側パッド電極４２を形成する。
【００８０】
その後、ＧａＮ基板２５０の露出した表面の所定の領域に、上記第１実施形態と同様のｎ側電極４５を形成する。次に、ｐ側パッド電極４２上に、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜４３を形成する。
【００８１】
その後、図３０に示すように、半導体レーザ素子部５０を一時的な支持基板２５１に接合する。一時的な支持基板２５１として、たとえば、ポリエステルなどのフィルムの片面に熱剥離粘着材が形成された熱剥離シートを用い、フィルムの熱剥離粘着材が形成されている側を半導体レーザ素子部５０に接合する。その後、ＧａＮ基板２５０の裏面（下面）を機械研磨し、さらに化学機械研磨（ＣＭＰ）することによって、ＧａＮ基板２５０を約８０μｍの厚みにする。
【００８２】
その後、ＧａＮ基板２５０の下面を一時的な支持基板２５２に接合した後、一時的な支持基板２５１を剥離する。ここで、一時的な支持基板２５２として、第２実施形態では熱剥離シートを用いる。なお、一時的な支持基板２５２は、本発明の「第１基板」の一例である。また、一時的な支持基板２５２上にＧａＮ基板２５０の下面を接合する工程は、本発明の「第１基板上に複数の半導体素子領域となる半導体素子部を配置する工程」の一例である。なお、一時的な支持基板２５２として用いる熱剥離シートの剥離温度が、一時的な支持基板２５１として用いる熱剥離シートの剥離温度よりも高くなるように熱剥離粘着材を選択する。その後、図３１に示すように、ＧａＮ基板２５０をダイシングすることにより、分離溝８１で一時的な支持基板２５２の上面を露出させるとともに、Ｂ方向において、半導体レーザ素子部５０を完全に分離する。ここで、図３１では、分離溝８１は、半導体レーザ素子部５０同志を完全に分離するように形成されている。しかしこれに限らず、この剥離の工程において、一時的な支持基板２５２に接合されている半導体レーザ素子部５０が剥離され、隣の半導体レーザ素子部５０が剥離されないような深さであれば、分離溝８１が、半導体レーザ素子部５０同志を完全に分離しないように形成されていてもよい。
【００８３】
その後、図３２に示すように、一部の半導体レーザ素子部５０を、接合層４４を介して支持基板３１に接合する。
【００８４】
ここで、第２実施形態による製造プロセスでは、図３３に示すように、予めＡ方向に長さＬ３を有する帯状に形成された複数の支持基板３１を、Ａ方向に約４０μｍの間隔を有するように略平行に配置しながら、接合層４４（図３２参照）を介して半導体レーザ素子部５０に順次接合する。これにより、隣接する支持基板３１間に、支持基板３１が接合されていない領域５１（３箇所）が形成される。
【００８５】
また、各々の支持基板３１の下面上の絶縁膜４７の下面上に、ｎ側パッド電極４６（図３２参照）が予め形成されている。この際、ｐ側パッド電極４２が支持基板３１と電気的に接続されるとともに、ｎ側電極４５がｎ側パッド電極４６と電気的に接続されるように、接合する。その後、支持基板３１と接合した半導体レーザ素子部５０およびＧａＮ基板２５０のみを一時的な支持基板２５２（図３２参照）から剥離する。
【００８６】
そして、図３３に示す劈開位置において半導体レーザ素子部５０およびＧａＮ基板２５０を劈開することにより、Ａ方向に約６００μｍの共振器長Ｌ１を有する複数の半導体レーザ素子部５０が接合された帯状の支持基板３１が形成される。さらに、この複数の半導体レーザ素子部５０が接合された支持基板３１をＢ方向に幅Ｗ１１（図２６参照）の間隔で分割することにより、図２４および図２５に示した第２実施形態による半導体レーザ素子が得られる。
【００８７】
また、第２実施形態による製造プロセスでは、一部の半導体レーザ素子部５０を支持基板３１に接合する工程から、一部の半導体レーザ素子部５０を一時的な支持基板２５２から剥離する工程（図３２に示した状態を残りの３つの半導体レーザ素子部５０にも同様に行う）までを４回繰り返すことにより、劈開面（共振器面６０）の形成された複数の半導体レーザ素子部５０が接合された帯状の支持基板３１が複数得られる。
【００８８】
なお、第２実施形態のその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。
【００８９】
第２実施形態による半導体レーザ素子の製造プロセスでは、上記のように、支持基板３１を一部の半導体レーザ素子部５０に接合する工程から、支持基板３１が接合された一部の半導体レーザ素子部５０を一時的な支持基板２５２から剥離する工程を４回繰り返すことによって、支持基板２５２よりも平面的な大きさが小さい支持基板３１を、４回に分けて個々の半導体レーザ素子部５０に接合した後に、支持基板３１が接合された部分の半導体レーザ素子部５０のみを、支持基板２５２側から剥離することができる。これにより、１回の剥離工程で剥離される半導体レーザ素子部５０の領域を少なくすることができるので、剥離工程の際の歩留まりを向上させることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００９０】
（第３実施形態）
図３４および図３５は、それぞれ、本発明の第３実施形態による製造方法を用いて形成した半導体レーザ素子を示した断面図である。図３６〜図３９は、図３４に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。まず、図１、図３４および図３５を参照して、第３実施形態による製造方法を用いて形成した半導体レーザ素子では、上記第１実施形態と異なり、帯状（短冊状）の支持基板３１の長手方向が半導体レーザ素子部８０の共振器の延びる方向に沿って延びるように、支持基板３１を半導体レーザ素子部８０に接合する場合について説明する。なお、半導体レーザ素子部８０は、本発明の「半導体素子領域」および「半導体素子部」の一例である。
【００９１】
第３実施形態による製造方法を用いて形成した半導体レーザ素子は、図３４に示すように、支持基板３１の表面（下面）上に、導電性を有する接合層４４を介して半導体レーザ素子部８０が接合されている。また、半導体レーザ素子部８０の支持基板３１とは反対側（下面側）には、電極８５が形成されている。
【００９２】
ここで、第３実施形態による製造方法を用いて形成した半導体レーザ素子では、図３５に示すように、半導体レーザ素子部８０の共振器面９０と支持基板３１のＡ方向（長手方向）の側面３１ｂとが同一面を形成するように構成されている。したがって、半導体レーザ素子部８０および支持基板３１は、共にＡ方向に約６００μｍの長さ（共振器長）Ｌ１を有する。また、図３４に示すように、半導体レーザ素子部８０のＢ方向の幅Ｗ２２は、支持基板３１のＢ方向の幅Ｗ２１よりも若干小さく形成されている。
【００９３】
また、半導体レーザ素子部８０には、図３４に示すように、下層から上層に向かって、第１半導体層８１、半導体からなる活性層８２および第２半導体層８３の半導体層が形成されている。ここで、第１半導体層８１、活性層８２および第２半導体層８３は、それぞれ、図１に示した第１半導体層３、発光層４および第２半導体層５に対応する材料をおよび機能を有している。また、第１半導体層８１、活性層８２および第２半導体層８３の各層の関係は、図１に示した第１半導体層３、発光層４および第２半導体層５の各層の関係と同様の関係を有している。また、第２半導体層８３に電極８４が形成されている。また、半導体層には、Ａ方向に延びる導波路構造が形成されている。たとえば、導波路構造は、第２半導体層８３にＡ方向に延びるリッジ部８３ａを形成することにより形成される。また、導波路構造は、リッジ部８３ａを形成する方法に限らず、埋め込みヘテロ構造などの他の構造により形成してもよい。なお、第１半導体層８１、活性層８２および第２半導体層８３は、それぞれ、本発明の「半導体素子領域」および「半導体素子部」の一例である。
【００９４】
また、図３５に示すように、半導体レーザ素子部８０のＡ方向の端部には、劈開面からなる一対の共振器面９０が形成されている。この一対の共振器面９０と導波路構造により、Ａ方向に延びる共振器が構成される。
【００９５】
次に、図３４〜図３９を参照して、第３実施形態による半導体レーザ素子の製造プロセスについて説明する。
【００９６】
まず、図３６に示すように、成長用基板９１の上面上に、剥離層９２を形成した後、第１半導体層８１、半導体層からなる活性層８２および第２半導体層８３を順次結晶成長させる。このとき、成長用基板９１と第１半導体層８１との間にバッファ層を形成してもよい。なお、成長用基板９１は、本発明の「第１基板」の一例である。
【００９７】
その後、半導体層の、たとえば第２半導体層８３に、上面上に電極８４が形成されたリッジ部８３ａを形成する。そして、Ｂ方向に幅Ｗ２３を有する分離溝９３を形成することにより、共振器の延びる方向と交差するＢ方向に所定の間隔（Ｗ２３）を隔てて複数の半導体レーザ素子部８０を形成する。このとき、分離溝９３を、図３７に示すように、導波路構造と交差しないように形成する。すなわち、リッジ部８３ａの延びるＡ方向と実質的に平行に延びるように形成する。
【００９８】
そして、第３実施形態による製造プロセスでは、図３８に示すように、予め熱剥離シート９４に接合された複数の支持基板３１を、一度に、半導体レーザ素子部８０の共振器方向に延びるように設けられた接合層４４を介して、複数の半導体レーザ素子部８０に接合する。その後、成長用基板９１の下面側から剥離層９２に向かってレーザ光照射を行い剥離層９２を蒸発させて成長用基板９１を剥離する。これにより、複数の半導体レーザ素子部８０が接合された帯状の支持基板３１が、半導体レーザ素子部８０の幅方向（Ｂ方向）において分離される。そして、図３９に示すように、露出した個々の半導体レーザ素子部８０の第１半導体層８１の下面上に、電極８５を形成する。
【００９９】
そして、光導波路（リッジ部８３ａ）の延びる方向と垂直な面と略平行に、個々の支持基板３１を分離するとともに、半導体レーザ素子部８０を劈開して（１−１００）面からなる共振器面９０（図３５参照）を形成する。その後、熱剥離シート９４を剥離する。最後に、共振器面９０（図３５参照）に必要に応じて誘電体多層膜を形成する。このようにして、図３４に示した、第３実施形態による製造方法を用いて形成した個々の半導体レーザ素子が得られる。
【０１００】
第３実施形態による半導体レーザ素子の製造プロセスでは、上記のように、支持基板３１の短手方向の幅Ｗ２１を、半導体レーザ素子部８０の共振器面９０に沿った方向の幅Ｗ２２と略等しい長さに形成した状態で支持基板３１を半導体素子層に接合した場合、共振器方向（図３９のＢ方向）に支持基板３１を分割して、複数の半導体レーザ素子部８０が接合された帯状の支持基板３１を形成する工程が不要となる。これにより、半導体レーザ素子の製造プロセスが簡素化されるとともに、支持基板３１を分割する必要がないので支持基板３１の歩留まりを向上させることができる。なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【０１０１】
（第４実施形態）
図４０および図４１は、それぞれ、本発明の第４実施形態による製造方法を用いて形成した半導体レーザ素子を示した断面図である。図４２〜図４７は、図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。まず、図４０および図４１を参照して、第４実施形態による製造方法を用いて形成した半導体レーザ素子では、上記第３実施形態と異なり、成長用基板９１から帯状の支持基板３１に接合された半導体レーザ素子部８０を一つずつ剥離する工程を有する場合について説明する。また、第４実施形態では上記第３実施形態と異なり、支持基板３１が接合される前に、予め半導体レーザ素子部８０には劈開面（共振器面９０）が形成されている。
【０１０２】
第４実施形態による製造方法を用いて形成した半導体レーザ素子は、図４０に示すように、支持基板３１の表面（下面）上に、導電性を有する接合層４４を介して半導体レーザ素子部８０が接合されている。また、半導体レーザ素子部８０の支持基板３１とは反対側（下面側）には、電極８５が形成されている。なお、図４０に示した半導体レーザ素子では、支持基板３１のＢ方向の幅Ｗ４１は、半導体レーザ素子部８０のＢ方向の幅Ｗ４２よりも若干大きく形成された一例を示しているが、後述する製造プロセスにおいて、半導体レーザ素子部８０のＢ方向の一方の側端面が、支持基板３１のＢ方向の側面３１ｂと略同一面状に形成される場合もある。
【０１０３】
また、図４１に示すように、支持基板３１のＡ方向の側面３１ａは、共振器面９０の延長線に対して、内側に約２０μｍの長さＬ２だけずれた位置に形成されている。したがって、支持基板３１は、Ａ方向に約５６０μｍの長さＬ３を有している。なお、第４実施形態による製造方法を用いて形成した半導体レーザ素子のその他の構造は、上記第３実施形態による製造方法を用いて形成した半導体レーザ素子と同様である。
【０１０４】
次に、図３６、図３７、図４０および図４２〜図４７を参照して、第４実施形態による半導体レーザ素子の製造プロセスについて説明する。
【０１０５】
まず、図３６および図３７に示すように、上記第３実施形態と同様の製造プロセスにより、成長用基板９１の上面上に、複数の半導体レーザ素子部８０を形成する。
【０１０６】
次に、図３７の状態に形成されたウェハに対して、図４２に示すように、劈開などによりＢ方向に延びる分割面９５を形成する。これにより、ウェハは半導体素子層の部分がＢ方向にも分離されるので、各半導体レーザ素子部８０には、分割面９５からなる一対の共振器面９０が形成される。その後、図４３に示すように、帯状の支持基板３１の長手方向がＢ方向（図４２参照）に沿って延びるように、１枚の支持基板３１を、Ｂ方向に並ぶ半導体レーザ素子部８０の所定の領域上に接合層４４を介して接合する。
【０１０７】
その後、図４４に示すように、支持基板３１と接合された一部（一列分）の半導体レーザ素子部８０の下面上の剥離層９２のみに５３２ｎｍの波長のレーザ光を照射し、その剥離層９２を分解および蒸発させる。５３２ｎｍの波長のレーザ光は、剥離層９２において吸収される一方、基板（支持基板３１および成長用基板９１）や半導体層（導体レーザ素子部８０）では吸収されない。このようにして、図４４に示すように、支持基板３１と接合された一部の半導体レーザ素子部８０を成長用基板９１から選択的に剥離する。
【０１０８】
次に、支持基板３１に接合されたバー状態の複数の半導体レーザ素子部８０の各々の第１半導体層８１の下面上に、それぞれ、電極８５（図４０参照）を形成する。
【０１０９】
その後、第４実施形態による製造プロセスでは、図４５に示すように、複数の半導体レーザ素子部８０が接合された支持基板３１を、導波路構造の延びるＡ方向に沿った面で分割してチップ化する。この際、個々の半導体レーザ素子部８０は分離溝９３により予めＢ方向に分離されているので、支持基板３１のみがＡ方向に分割される。このようにして、図４０に示した、第４実施形態による製造方法を用いて形成した半導体レーザ素子が複数得られる。
【０１１０】
また、第４実施形態による製造プロセスでは、図４６および図４７に示すように、支持基板３１と接合された別の半導体レーザ素子部８０の下面上の剥離層９２のみに５３２ｎｍの波長のレーザ光を照射して、支持基板３１と接合された別の半導体レーザ素子部８０を成長用基板９１から剥離する。そして、半導体レーザ素子部８０が接合された支持基板３１を、導波路構造の延びるＡ方向に沿った面で分割してチップ化することを繰り返す。このようにして、図４０に示した第４実施形態による製造方法を用いて形成した半導体レーザ素子が多数得られる。
【０１１１】
第４実施形態による半導体レーザ素子の製造プロセスでは、上記のように、活性層８２などからなる半導体素子層を分割して複数の半導体レーザ素子を形成する工程が、予めＡ方向の分離溝９３（図４２参照）により複数の半導体レーザ素子部８０に分割された状態の半導体素子層（複数の半導体レーザ素子部８０）に接合された支持基板３１を分割する工程を含むことによって、成長用基板９１上で予め分離溝９３およびＢ方向の分割面９５により複数の半導体レーザ素子部８０に分割された状態の半導体素子層に接合された支持基板３１のうちの、半導体素子層に接合されていない領域の支持基板３１の位置（図４５の分割溝９３の位置）で支持基板３１を分割することができる。これにより、支持基板３１の分割のみによってチップ化された複数の半導体レーザ素子を容易に形成することができる。
【０１１２】
また、第４実施形態による半導体レーザ素子の製造プロセスでは、半導体素子層（複数の半導体レーザ素子部８０）の全面に支持基板３１を接合した後に、全面同時に成長用基板９１から半導体素子層を剥離するのではなく、成長用基板９１から、支持基板３１と接合した半導体レーザ素子部８０を一部分ずつ剥離する工程を複数回行うことによって、一度に剥離する半導体素子層の面積が小さくなる。これにより、剥離工程の歩留まりを向上させることができる。
【０１１３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１４】
たとえば、上記第４実施形態による半導体レーザ素子の製造プロセスでは、複数の半導体レーザ素子部８０が形成されたウェハに対して劈開を行うことによりＢ方向（図４２参照）に延びる分割面９５を形成した例について示したが、本発明はこれに限らず、エッチング技術を用いて、Ｂ方向に延びる溝部を形成することにより個々の半導体レーザ素子部８０の共振器面９０を形成してもよい。
【図面の簡単な説明】
【０１１５】
【図１】本発明の半導体素子の製造方法を用いて形成した半導体発光素子の概略的な構造を説明するための斜視図である。
【図２】図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。
【図３】図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。
【図４】図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。
【図５】図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。
【図６】図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。
【図７】図１に示した半導体発光素子の概略的な製造プロセスを説明するための図である。
【図８】本発明の第１実施形態による製造方法を用いて形成した半導体レーザ素子の構造を示した平面図である。
【図９】図８に示した第１実施形態による製造方法を用いて形成した半導体レーザ素子の１０００−１０００線に沿った断面図である。
【図１０】図８に示した第１実施形態による製造方法を用いて形成した半導体レーザ素子の２０００−２０００線に沿った断面図である。
【図１１】図８に示した第１実施形態による製造方法を用いて形成した半導体レーザ素子の発光層の構造を示した断面図である。
【図１２】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１３】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１４】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１５】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１６】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１７】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１８】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２０】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２１】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２２】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２３】図８に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２４】本発明の第２実施形態による製造方法を用いて形成した半導体レーザ素子の底面図である。
【図２５】図２４の１１００−１１００線に沿った断面図である。
【図２６】図２４の２１００−２１００線に沿った断面図である。
【図２７】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２８】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２９】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３０】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３１】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３２】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３３】図２４に示した第２実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３４】本発明の第３実施形態による製造方法を用いて形成した半導体レーザ素子を示した断面図である。
【図３５】図３４に示した第３実施形態による製造方法を用いて形成した半導体レーザ素子を示した断面図である。
【図３６】図３４に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３７】図３４に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図３８】図３４に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３９】図３４に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４０】本発明の第４実施形態による製造方法を用いて形成した半導体レーザ素子を示した断面図である。
【図４１】図４０に示した第４実施形態による製造方法を用いて形成した半導体レーザ素子を示した断面図である。
【図４２】図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図４３】図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４４】図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４５】図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図４６】図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４７】図４０に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【符号の説明】
【０１１６】
１、９１  成長用基板（第１基板）
３、８１  第１半導体層（半導体素子領域、半導体素子部）
４、３４  発光層（半導体素子領域、半導体素子部）
５、８３  第２半導体層（半導体素子領域、半導体素子部）
６  発光素子部（半導体素子領域、半導体素子部）
７、７ａ、３１  支持基板（第２基板）
８  一時的な支持基板（第３基板）
１１  サファイア基板（第１基板）
３１ａ、３１ｂ  側面
３２  ｎ型コンタクト層（半導体素子領域、半導体素子部）
３３  ｎ型クラッド層（半導体素子領域、半導体素子部）
３５  ｐ型光ガイド層（半導体素子領域、半導体素子部）
３６  ｐ型キャップ層（半導体素子領域、半導体素子部）
３７  ｐ型クラッド層（半導体素子領域、半導体素子部）
３８  ｐ型コンタクト層（半導体素子領域、半導体素子部）
５０、８０  半導体レーザ素子部（半導体素子領域、半導体素子部）
８２  活性層（半導体素子領域、半導体素子部）
２５０  ＧａＮ基板（半導体素子領域、半導体素子部）
２５２  支持基板（第１基板）
【図１】
2009253062.tif 000003
【図２】
2009253062.tif 000004
【図３】
2009253062.tif 000005
【図４】
2009253062.tif 000006
【図５】
2009253062.tif 000007
【図６】
2009253062.tif 000008
【図７】
2009253062.tif 000009
【図８】
2009253062.tif 000010
【図９】
2009253062.tif 000011
【図１０】
2009253062.tif 000012
【図１１】
2009253062.tif 000013
【図１２】
2009253062.tif 000014
【図１３】
2009253062.tif 000015
【図１４】
2009253062.tif 000016
【図１５】
2009253062.tif 000017
【図１６】
2009253062.tif 000018
【図１７】
2009253062.tif 000019
【図１８】
2009253062.tif 000020
【図１９】
2009253062.tif 000021
【図２０】
2009253062.tif 000022
【図２１】
2009253062.tif 000023
【図２２】
2009253062.tif 000024
【図２３】
2009253062.tif 000025
【図２４】
2009253062.tif 000026
【図２５】
2009253062.tif 000027
【図２６】
2009253062.tif 000028
【図２７】
2009253062.tif 000029
【図２８】
2009253062.tif 000030
【図２９】
2009253062.tif 000031
【図３０】
2009253062.tif 000032
【図３１】
2009253062.tif 000033
【図３２】
2009253062.tif 000034
【図３３】
2009253062.tif 000035
【図３４】
2009253062.tif 000036
【図３５】
2009253062.tif 000037
【図３６】
2009253062.tif 000038
【図３７】
2009253062.tif 000039
【図３８】
2009253062.tif 000040
【図３９】
2009253062.tif 000041
【図４０】
2009253062.tif 000042
【図４１】
2009253062.tif 000043
【図４２】
2009253062.tif 000044
【図４３】
2009253062.tif 000045
【図４４】
2009253062.tif 000046
【図４５】
2009253062.tif 000047
【図４６】
2009253062.tif 000048
【図４７】
2009253062.tif 000049