(57)【要約】【課題】高調波を抑制するスイッチング電源装置を提供する。【解決手段】商用電源装置２において、ＭＯＳＦＥＴ２０２のドレイン端子は、整流器１０６に接続され、ソース端子は電流検出抵抗２０４を介してダイオード１１０に接続され、ゲート端子は印加電圧制御部２０に接続される。ＭＯＳＦＥＴ２０２は、印加電圧制御部２０によって生成された印加電圧Ｖｇｓがゲート端子に印加されると、ドレイン端子とソース端子との間にドレイン電流を流す。印加電圧制御部２０は、入力電流Ｉinのピーク値を検出し、検出した入力電流Ｉinのピーク値を、高調波成分が抑制された電流のピーク値に変換する。さらに、印加電圧制御部２０は、変換された電流ピーク値に基づいて、ＭＯＳＦＥＴ２０２のゲート端子に印加する印加電圧Ｖｇｓを生成する。【選択図】図３
2009044944.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電力を整流する整流手段と、
前記整流手段から出力される電力をスイッチングして電圧を変換する変圧手段と、
前記整流手段と前記変圧手段との間に接続された検出手段と、
信号生成手段と、
前記整流手段と検出手段との間に接続された制御手段と
を有するスイッチング電源装置であって、
前記検出手段は、前記整流手段から出力される第１の電流の値を検出し、
前記信号生成手段は、前記検出された第１の電流の値の高調波成分を抑制した第２の電流の値を示す電流値信号を生成し、
前記制御手段は、前記生成された電流値信号に従って、前記整流手段から出力される電流の値が、前記第２の電流の値となるように制御する
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置において高調波を抑制する方法として、整流器と平滑コンデンサとの間にチョークコイルを接続する入力チョークコイル方式がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、チョークコイルがなくとも、高調波を抑制するスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係るスイッチング電源装置は、入力される交流電力を整流する整流手段と、前記整流手段から出力される電力をスイッチングして電圧を変換する変圧手段と、前記整流手段と前記変圧手段との間に接続された検出手段と、信号生成手段と、前記整流手段と検出手段との間に接続された制御手段とを有するスイッチング電源装置であって、前記検出手段は、前記整流手段から出力される第１の電流の値を検出し、前記信号生成手段は、前記検出された第１の電流の値の高調波成分を抑制した第２の電流の値を示す電流値信号を生成し、前記制御手段は、前記生成された電流値信号に従って、前記整流手段から出力される電流の値が、前記第２の電流の値となるように制御する。
【発明の効果】
【０００５】
本発明によれば、チョークコイルがなくとも、高調波を抑制するスイッチング電源装置を提供できる。
【発明を実施するための最良の形態】
【０００６】
［本発明の背景］
本発明の理解を助けるために、まず、本発明がなされるに至った背景を説明する。
図１は、高調波を抑制する方法としてアクティブフィルタ方式を採用した第１の商用電源装置１の構成を示す図である。
このアクティブフィルタ方式では、整流器で全波整流された脈流波形を数十ｋＨｚ以上の周波数で、全周期にわたってスイッチングが行われる。
これにより、入力電流波形は、各スイッチング波形の周期ごとの平均値となるため、負荷側にコンデンサがある場合でも正弦波状となり、高調波成分が低減される。
【０００７】
図１に示すように、第１の商用電源装置１は、交流電源１０２、ラインフィルタ１０４、整流器１０６、チョークコイル１０８、ダイオード１１０、平滑コンデンサ１１２、コンデンサ１１４、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor：金属酸化膜形電界効果トランジスタ）１１６、トランス１２０、ダイオード１２２、コンデンサ１２４、負荷１２６、ダイオード１２８および制御部１３０から構成される。
【０００８】
第１の商用電源装置１において、交流電源１０２は、ラインフィルタ１０４に接続されている。
ラインフィルタ１０４は、交流電源１０２からの入力電流に含まれるノイズを除去し、さらに、第１の商用電源装置１で発生したノイズが商用電源ラインに悪影響を及ぼさないような処理を行う。
整流器１０６は、たとえばブリッジ型の整流器であって、ラインフィルタ１０４を経由した入力電流を全波整流する。
【０００９】
図２は、整流器１０６前後の入力電圧および入力電流の波形を例示する図であり、図２（Ａ）は整流器１０６の前の入力電圧および入力電流の波形を、図２（Ｂ）は整流器１０６の後の入力電圧および入力電流の波形を、それぞれ例示する。
入力電圧および入力電流は、周期Ｔの正弦波で示される。
但し、入力電流は、高調波の影響によって、導通角Ａの区間のみ電流が流れるようにされている。
また、入力電流の最大値はＩin_maxで示されている。
整流器１０６は、図２（Ａ）で示される波形が、図２（Ｂ）で示される波形になるように全波整流する。
【００１０】
整流器１０６（図１）は、チョークコイル１０８およびダイオード１１０を介して平滑コンデンサ１１２に接続される。
チョークコイル１０８とダイオード１１０との接続点には、コンデンサ１１４を介してＭＯＳＦＥＴ１１６のドレイン端子が接続される。
また、ＭＯＳＦＥＴ１１６のソース端子は平滑コンデンサ１１２の負側に接続され、ゲート端子は制御部１３０に接続される。
平滑コンデンサ１１２の正側は、トランス１２０の１次側のコイルに接続され、トランス１２０の１次側コイルの他端は、ＭＯＳＦＥＴ１１６のドレイン端子に接続される。
【００１１】
トランス１２０の２次側は、ダイオード１２２を介してコンデンサ１２４に接続されるとともに、負荷１２６にも接続される。
また、トランス１２０の２次側には中間タップが設けられており、この中間タップは、コンデンサ１２４の負側に接続されるとともに、負荷１２６にも接続される。
トランス１２０の２次側の他端は、ダイオード１２８を介して、ダイオード１２２とコンデンサ１２４との接続点に接続される。
また、コンデンサ１２４の正側と負荷１２６との接続点には、制御部１３０が接続される。
【００１２】
制御部１３０は、ＭＯＳＦＥＴ１１６のゲート端子に電圧を印加して、脈流波形に対して数十ｋＨｚ以上の周波数でスイッチングが行われるように制御する。  ＭＯＳＦＥＴ１１６がオンであるとき、チョークコイル１０８を経由してコンデンサ１１４に電流が流れ、チョークコイル１０８およびコンデンサ１１４に電荷が蓄積される。
ＭＯＳＦＥＴ１１６がオフであるとき、チョークコイル１０８に蓄積された電荷は、ダイオード１１０を経由して平滑コンデンサ１１２に流れ、平滑コンデンサ１１２に電荷が蓄積する。
また、ＭＯＳＦＥＴ１１６がオンであるとき、平滑コンデンサ１１２に蓄積されていた電荷がトランス１２０に供給される。
ＭＯＳＦＥＴ１１６がオフであるとき、チョークコイル１０８およびコンデンサ１１４に蓄積されていた電荷が、トランス１２０に供給される。
【００１３】
このようにして、整流器１０６で全波整流された入力電力は、ダイオード１１０および平滑コンデンサ１１２などによって直流に平滑化され、直流電力としてＭＯＳＦＥＴ１１６に供給される。
この直流電力は、ＭＯＳＦＥＴ１１６によってパルス状の交流電力に変換され、トランス１２０に供給される。
トランス１２０は、この交流電力の電圧を変圧し、変圧された電力は、ダイオード１２２およびダイオード１２８に供給される。
【００１４】
２次側の変圧された交流電力は、ダイオード１２２、ダイオード１２８およびコンデンサ１２４によって直流に整流され、負荷１２６に供給される。
制御部１３０は、２次側の直流電圧のフィードバックを受け、この電圧が一定になるようにＭＯＳＦＥＴ１１６のスイッチングを制御する。
このような構成により、入力電流波形は、スイッチング波形の周期ごとの平均値となり、したがって、正弦波形とすることが可能となり、高調波の発生を抑制できる。
【００１５】
第１の商用電源装置１において効率的な高調波抑制を行うためには、入力電流の導通角を広げるためにインダクタンスの大きなチョークコイルが必要となる。
したがって、商用電源装置の小型化を行うためには適さない場合がある。
以下で説明する第２の商用電源装置２は、このような問題点を解消するように構成されている。
【００１６】
［本発明の実施形態］
以下、本発明の実施形態を説明する。
図３は、本発明の実施形態にかかる第２の商用電源装置２の構成を示す図である。
図３に示すように、第２の商用電源装置２は、交流電源１０２、ラインフィルタ１０４、整流器１０６、ＭＯＳＦＥＴ２０２、電流検出抵抗２０４、印加電圧制御部２０、ダイオード１１０、平滑コンデンサ１１２、コンデンサ１１４、ＭＯＳＦＥＴ１１６、トランス１２０、ダイオード１２２、コンデンサ１２４、負荷１２６、ダイオード１２８、制御部１３０、補助電源２０６、補助電源切替スイッチ２０８およびフィードバック（ＦＢ）部２１８から構成される。
なお、図３に示す第２の商用電源装置２の内、図１に示した第１の商用電源装置１の構成部分と実質的に同一のものには、同一の符号が付してある。
【００１７】
ＭＯＳＦＥＴ２０２のドレイン端子は、整流器１０６に接続され、ソース端子は電流検出抵抗２０４を介してダイオード１１０に接続され、ゲート端子は印加電圧制御部２０に接続される。
ＭＯＳＦＥＴ２０２は、印加電圧制御部２０によって生成された印加電圧Ｖｇｓがゲート端子に印加されると、ドレイン端子とソース端子との間にドレイン電流を流す。
電流検出抵抗２０４は、整流器１０６を通過した入力電流Ｉinを、電圧降下を利用して電圧に変換するために使用される。
ＦＢ部２１８は、コンデンサ１２４の正側と負荷１２６との接続点に接続され、印加電圧制御部２０に２次側電圧をフィードバックする。
【００１８】
ＭＯＳＦＥＴ１１６がオンであるとき、コンデンサ１１４に電流が流れ、コンデンサ１１４に電荷が蓄積される。
ＭＯＳＦＥＴ１１６がオフであるとき、かつ、ＭＯＳＦＥＴ２０２がオンであるとき、電流検出抵抗２０４およびダイオード１１０を経由して平滑コンデンサ１１２に電流が流れ、平滑コンデンサ１１２に電荷が蓄積する。
また、ＭＯＳＦＥＴ１１６がオンであるとき、平滑コンデンサ１１２に蓄積されていた電荷がトランス１２０に供給される。
ＭＯＳＦＥＴ１１６がオフであるとき、チョークコイル１０８およびコンデンサ１１４に蓄積されていた電荷が、トランス１２０に供給される。
【００１９】
トランス１２０は、交流に変換された電力の電圧を変圧し、変圧された電力は、ダイオード１２２およびダイオード１２８に供給される。
２次側の変圧された交流電力は、ダイオード１２２、ダイオード１２８およびコンデンサ１２４によって直流に整流され、負荷１２６に供給される。
制御部１３０は、２次側の直流電圧のフィードバックを受け、この電圧が一定になるようにＭＯＳＦＥＴ１１６のスイッチングを制御する。
【００２０】
印加電圧制御部２０は、図４等を用いて後述するように、入力電流Ｉinのピーク値を検出し、検出した入力電流Ｉinのピーク値を、高調波成分が抑制された電流のピーク値に変換する。
さらに、印加電圧制御部２０は、変換された電流ピーク値に基づいて、ＭＯＳＦＥＴ２０２のゲート端子に印加する印加電圧Ｖｇｓを生成する。
補助電源切替スイッチ２０８は、トランス１２０の２次側からの電圧の供給が安定するまでは、印加電圧制御部２０の各構成部分の動作に必要な電源を補助電源２０６から供給するように制御する。
さらに、補助電源切替スイッチ２０８は、トランス１２０の２次側からの電圧の供給が安定した場合は、印加電圧制御部２０の各構成部分の動作に必要な電源を２次側から供給するように制御する。
【００２１】
図４は、図３に示した印加電圧制御部２０の構成を示す図である。
図４に示すように、印加電圧制御部２０は、電流／電圧変換部２１０、電流ピーク検出部２２、電源周波数設定部２１２、ピーク値変換部２４、印加電圧生成部２１４および遅延補正部２６から構成される。
印加電圧制御部２０において、電流／電圧変換部２１０は、電流検出抵抗２０４に流れる入力電流Ｉinを電圧に変換し、変換した電圧の値を電流ピーク検出部２２に対して出力する。
電源周波数設定部２１２は、使用する電源周波数が、５０Ｈｚあるいは６０Ｈｚのいずれであるかを設定し、設定した周波数を電流ピーク検出部２２に対して出力する。
【００２２】
電流ピーク検出部２２は、後述するように、変換した電圧値を用いて、入力電流Ｉinのピーク値Ｉin_maxを検出し、検出した電流ピーク値Ｉin_maxを、ピーク値変換部２４に対して出力する。
電流ピーク検出部２２は、Ａ／Ｄ変換部２２０、ＦＰＧＡ（Field Programmable Gate Array）２２２、ＣＰＵ２２４およびメモリ２２６から構成される。
電流ピーク検出部２２において、Ａ／Ｄ変換部２２０は、電流／電圧変換部２１０からの電圧をアナログ値からディジタル値に変換する。
ＦＰＧＡ２２２、ＣＰＵ２２４およびメモリ２２６は、以下に説明するように、電圧のディジタル値から、Ｉin_maxを検出する。
【００２３】
Ａ／Ｄ変換部２２０は、電流／電圧変換部２１０からの電圧をアナログ値からディジタル値に変換する。
ＦＰＧＡ２２２は、ＣＰＵ２２４を利用して、電圧のディジタル値をメモリ２２６に格納する。
また、ＦＰＧＡ２２２は、ＣＰＵ２２４を利用して、メモリ２２６に格納した電圧のディジタル値（現在の電圧値）と、その前に格納した電圧のディジタル値（前の電圧値）とを比較する。
現在の電圧値が前の電圧値よりも小さい場合、ＦＰＧＡ２２２は、ピーク電流Ｉin_maxを検出し、その値をピーク値変換部２４に対して出力する。
【００２４】
ピーク値変換部２４（図４）は、導通角検出部２４０、積分値算出部２４２および電流ピーク値算出部２４４から構成される。
ピーク値変換部２４は、これらの構成部分により、電流ピーク検出部２２からの入力電流のピーク値を、高調波成分が抑制された電流のピーク値に変換する。
【００２５】
図５は、図４に示すピーク値変換部２４、印加電圧生成部２１４および遅延補正部２６の機能を説明するための波形図である。
図５（Ａ）は高調波抑制される前の入力電流および入力電圧の波形を例示し、図５（Ｂ）は高調波抑制された後の入力電流および入力電圧の波形を例示する。
図５（Ａ）において、入力電流は、最大値Ｉin_maxであり、導通角Ａを有する。また、入力電流波形の半周期における積分値Ｓ１が図５（Ａ）の斜線部の面積として示されている。
なお、電流／電圧変換部２１０および電流ピーク検出部２２における処理のため、ピーク値変換部２４に入力される入力電流および入力電圧は、電源よりもＴ１だけ遅延している。
【００２６】
図５（Ｂ）において、高調波抑制後の入力電流は、導通角は半周期まで広げられており、このときの電流ピーク値はＩpeakである。
また、この電流波形の半周期における積分値Ｓ２が図５（Ｂ）の斜線部の面積として示されている。
なお、ピーク値変換部２４における処理のため、高調波抑制後の入力電流および入力電圧は、高調波抑制前よりもＴ２だけ遅延している。
【００２７】
ピーク値変換部２４（図４）において、導通角検出部２４０は、高調波抑制前の入力電流の導通角Ａを検出する。
積分値算出部２４２は、積分値Ｓ１を算出する。
電流ピーク値算出部２４４は、Ｓ１＝Ｓ２となるようなＩpeakを算出し、印加電圧生成部２１４に対して出力する。
【００２８】
以下、Ｉpeakの算出方法について具体的に説明する。
導通角ＡがＡ＝（ｂ−ａ）Ｔ（０＜ａ＜ｂ＜０．５）で表される（図５（Ａ）参照）とすると、Ｓ１は、以下の式で表される。
【００２９】
【数１】
2009044944.tif 000003
【００３０】
また、Ｓ２は、以下の式で表される。
【００３１】
【数２】
2009044944.tif 000004
【００３２】
ここで、Ｓ１＝Ｓ２とすると、Ｉpeakは、以下の式で表される。
【００３３】
【数３】
2009044944.tif 000005
【００３４】
印加電圧生成部２１４（図４）は、ピーク値変換部２４からＩpeakを受け入れ、ＦＢ部２１８から２次側電圧のフィードバックを受け入れる。
また、印加電圧生成部２１４は、２次側電圧のフィードバックに基づいて、このＩpeakをＭＯＳＦＥＴ２０２のドレイン−ソート間に流すために必要な印加電圧Ｖｇｓを生成する。
また、印加電圧生成部２１４は、生成した印加電圧Ｖｇｓを、遅延補正部２６に対して出力する。
【００３５】
印加電圧生成部２１４は、図５（Ｂ）に示す入力電流を受け入れ、図５（Ｃ）に示す印加電圧Ｖｇｓを生成する。
しかしながら、生成された印加電圧Ｖｇｓは、前述したように、電源よりもＴ１＋Ｔ２だけ位相がずれている。
したがって、遅延補正部２６において、図５（Ｄ）に示すように遅延を補正して、この補正した印加電圧ＶｇｓをＭＯＳＦＥＴ２０２のゲート端子に印加する必要がある。
【００３６】
遅延補正部２６（図４）は、印加電圧微分部２６０、入力電圧微分部２６２、時間差算出部２６４および位相補正部２６６から構成される。
遅延補正部２６において、印加電圧微分部２６０は、印加電圧生成部２１４からの印加電圧Ｖｇｓの波形を微分した波形を生成する。
入力電圧微分部２６２は、ＭＯＳＦＥＴ２０２の１次側の入力電流波形を微分した波形を生成する。
【００３７】
図５（Ｅ）は入力電圧微分部２６２が入力電圧波形（図２（Ａ）の入力電圧）を微分して生成した波形であり、図５（Ｆ）は印加電圧微分部２６０が印加電圧Ｖｇｓの波形（図５（Ｃ）の印加電圧）を微分して生成した波形である。
時間差算出部２６４（図４）は、図５（Ｅ）および図５（Ｆ）に示す波形から、時間差Ｔ１＋Ｔ２を算出し、算出した値を位相補正部２６６に対して出力する。
位相補正部２６６は、時間差算出部２６４からの時間差Ｔ１＋Ｔ２から、印加電圧Ｖｇｓの位相を補正し、補正した印加電圧ＶｇｓをＭＯＳＦＥＴ２０２のゲート端子に供給する。
ＭＯＳＦＥＴ２０２は、印加電圧Ｖｇｓに応じて、高調波成分が抑制された入力電流を流す。
【００３８】
以上のように、ＭＯＳＦＥＴ２０２を使用して高調波を抑制するように構成したので、一般的な高調波抑制回路で使用されるチョークコイルが不要となり、したがって、商用電源装置の外形寸法および重量を軽減できる。
【産業上の利用可能性】
【００３９】
本発明は、スイッチング電源装置に利用可能である。
【図面の簡単な説明】
【００４０】
【図１】第１の商用電源装置の構成を示す図である。
【図２】整流器前後の入力電圧および入力電流の波形を例示する図である。
【図３】本発明の実施形態にかかる第２の商用電源装置の構成を示す図である。
【図４】図３に示した印加電圧制御部の構成を示す図である。
【図５】図４に示すピーク値変換部、印加電圧生成部および遅延補正部の機能を説明するための波形図である。
【符号の説明】
【００４１】
１・・・商用電源装置，
１０２・・・交流電源，
１０４・・・ラインフィルタ，
１０６・・・整流器，
１０８・・・チョークコイル，
１１０・・・ダイオード，
１１２・・・平滑コンデンサ，
１１４・・・コンデンサ，
１１６・・・ＭＯＳＦＥＴ，
１２０・・・トランス，
１２２・・・ダイオード，
１２４・・・コンデンサ，
１２６・・・負荷，
１２８・・・ダイオード，
１３０・・・制御部，
２・・・商用電源装置，
２０２・・・ＭＯＳＦＥＴ，
２０４・・・電流検出抵抗，
２０・・・印加電圧制御部，
２１０・・・電流／電圧変換部，
２１２・・・電源周波数設定部，
２１４・・・印加電圧生成部，
２２・・・電流ピーク検出部，
２２０・・・Ａ／Ｄ変換部，
２２２・・・ＦＰＧＡ，
２２４・・・ＣＰＵ，
２２６・・・メモリ，
２４・・・ピーク値変換部，
２４０・・・導通角検出部，
２４２・・・積分値算出部，
２４４・・・電流ピーク値算出部，
２６・・・遅延補正部，
２６０・・・印加電圧微分部，
２６２・・・入力電圧微分部，
２６４・・・時間差算出部，
２６６・・・位相補正部，
２０６・・・補助電源，
２０８・・・補助電源切替スイッチ，
２１８・・・ＦＢ部，
【図１】
2009044944.tif 000006
【図２】
2009044944.tif 000007
【図３】
2009044944.tif 000008
【図４】
2009044944.tif 000009
【図５】
2009044944.tif 000010