(57)【要約】【課題】ダミー画素を用いたスイッチング素子の特性検査を正確に行うことが可能な液晶表示装置を提供すること。【解決手段】本発明は、アレイ基板ＡＲに、表示領域ＤＡ内に形成された走査線１１及び信号線１２と、信号線及び走査線の交差部に設けられたスイッチング素子と、スイッチング素子上に形成された層間膜１７と、層間膜のスイッチング素子のドレイン電極Ｄ上に形成されたコンタクトホールＣＨを介してドレイン電極に電気的に接続された下電極１８と、下電極の表面を覆う電極間絶縁膜２２と、下電極に電極間絶縁膜を挟んで対向配置された上電極２１と、が設けられた液晶表示装置１において、走査線及び信号線で囲まれた複数の画素領域のうち、外縁部に位置する少なくとも１つの画素領域がダミー画素ＰＡＤを構成しており、ダミー画素に形成された電極間絶縁膜には開口部ＯＰが形成されて、開口部から下電極が外部に露出している。【選択図】図５
2009216963.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶を挟持してなり、前記一対の基板のうちの一方には、表示領域内にマトリクス状に形成された複数本の走査線及び信号線と、前記複数本の信号線及び走査線の交差部に設けられたスイッチング素子と、前記スイッチング素子上に形成された層間膜と、前記層間膜の前記スイッチング素子の電極上に形成されたコンタクトホールを介して前記スイッチング素子の電極に電気的に接続された第１電極と、前記第１電極の表面を覆う絶縁膜と、前記第１電極に前記絶縁膜を挟んで対向配置された第２電極と、が設けられた液晶表示装置において、
前記複数本の走査線及び信号線で囲まれてマトリクス状に配設された複数の画素領域のうち、外縁部に位置する少なくとも１つの前記画素領域がダミー画素を構成しており、前記ダミー画素に形成された前記絶縁膜には開口部が形成されて、前記開口部から前記第１電極が外部に露出していることを特徴とする液晶表示装置。
【請求項２】
前記ダミー画素は、表示領域外に配設されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記開口部から露出した前記第１電極上には、前記第２電極と同一材料からなる導電性材料が直接重畳されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１電極の前記開口部から露出した部分の面積は、前記ダミー画素の画素領域の半分以上の面積であることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１、第２電極は、それぞれくし歯状に形成されると共に、互いに所定の隙間を空けて対向配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第２電極には、前記画素領域毎に複数のスリットが形成されていることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型の液晶表示装置に関するものであり、詳しくは、スイッチング素子の特性検査を正確に行うことが可能な液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置は、軽量で高精細な画像を表示することが可能なことから様々な用途に使用されている。液晶表示装置は、表面に各種配線等が形成された一対の基板をその表面が互いに対向するように隙間を空けてシール材で貼り合わせた後、この隙間に液晶を封入することで形成される。両基板間に封入された液晶は、基板に形成された配線に所定の電圧を印加することで動作する。
【０００３】
液晶の駆動方法としては、主に２つの方式が知られている。１つ目は、一方の基板上に複数の走査線を設けると共に他方の基板上に走査線にクロスするように複数の信号線を設け、表示したい画素に対応する走査線及び信号線に電圧を印加することによって液晶を駆動するパッシブマトリクス方式と呼ばれるものである。２つ目は、一方の基板上にマトリクス状に複数の走査線及び信号線を設けると共に、走査線と信号線の交差部にＴＦＴ（Thin Film Transistor）等のスイッチング素子からなるアクティブ素子を設け、表示したい画素に対応する走査線に電圧を印加した状態で同じく表示したいが素に対応する信号線に所定の信号電圧を印加することで液晶を駆動するアクティブマトリクス式と呼ばれるものである。
【０００４】
この２つの駆動方式は、用途に応じて適宜選択して使用されるが、アクティブマトリクス式のものは実質的にスタティック駆動で液晶を駆動させることが可能である等の利点があるために、現在のほとんどの液晶表示装置にはこのアクティブマトリクス式の駆動方法が採用されている。
【０００５】
また、液晶表示装置における液晶の動作モードとして、従来からＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モードあるいはＭＶＡ（Multi-Vertical Alignment）モードなどが知られている。これらの動作モードは、何れも両基板に２つの電極をそれぞれ設け、これらの電極間に電界を形成することにより液晶を駆動するものである。加えて、近年このような液晶の動作モードに代えて、２つの電極を一方の基板にのみ設け、これらの電極間に基板延在方向に平行な電界を発生させることにより液晶を動作させるＩＰＳ（In-Plane Switching）モードあるいはＦＦＳ（Fringe Field Switching）モードなどの動作モードも使用されるようになってきている。これらのうち、前者は縦方向に電界を発生させるため縦電界方式といわれ、後者は横方向に電界を発生させるため横電界方式といわれている。
【０００６】
図７Ａは下記特許文献に開示された液晶表示装置の表示画素を示す拡大平面図、図７Ｂは図７ＡのVIIＢ−VIIＢ線で切断した断面図、図７Ｃはダミー画素を示す拡大平面図、図７ＣはVIIＤ−VIIＤ線で切断した断面図である。
下記特許文献１には、横電界方式の１つであるＩＰＳモードのアクティブマトリクス型液晶表示装置において、スイッチング素子の特性評価解析を容易に行うことが可能な構造が開示されている。詳しくは、表示画素１１０を構成する電極群と表示画素１１０を選択するスイッチング素子を少なくとも具備したアクティブ素子基板を有するアクティブマトリクス型液晶表示装置において、アクティブ素子基板１００上に二次元に配列された表示画素で構成した表示領域の外側に、表示領域の画素と異なる構成のダミー画素１２０を配置した構成が開示されている。
【０００７】
このうち、表示画素１１０は、図７Ａ及び図７Ｂに示すように、透明な基板１００上に、格子状に形成された走査信号線１００Ｇと映像信号線１００Ｓ、走査信号線１００Ｇから延びるゲート電極１０１Ｇ、映像信号線１００Ｓから延びる信号入力電極１０１Ｓ、スイッチング素子を形成する半導体層１０４、信号入力電極１０１Ｓと同層の出力電極１０１Ｄ、出力電極１０１Ｄを延在させてなる第１のくし歯電極１０２Ｄ、走査信号線１００Ｇの間に設けられた対向電極共通線１００Ｃ、対向電極共通線１００Ｃに接続された第２のくし歯電極１０２Ｃ、ゲート電極１０１Ｇを含む走査信号線１００Ｇと第２のくし歯電極１０２Ｃとを被覆するゲート絶縁膜１０３、上記各種配線等を覆う保護膜１０５を備えている。
【０００８】
また、ダミー画素１２０は、上記表示画素１１０と同時に形成されるものであり、図７Ｃ及び図７Ｄに示すように、表示画素１１０の構成と比較すると、対向電極共通線１００Ｃに代わってダミー画素用の対向電極線１００Ｄｍｙが形成され、第１、第２のくし歯電極１０２Ｄ、１０２Ｃがなく、更には出力電極１０１Ｄが保護膜１０５に形成されたコンタクトホール１０７を介して広い面積の電極１０６が形成されている。
【特許文献１】特開平１０−３３９８８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記特許文献１に開示された液晶表示装置によれば、ダミー画素１２０の電極１０６にプローブ針を接触させることで、表示画素１１０のスイッチング素子の特性検査を行うことができるようになる。
【００１０】
しかしながら、上記特許文献１の液晶表示装置では、プローブ針を接触させる部分をダミー画素１２０の電極１０６としている。この電極１０６は保護膜１０５に形成されたコンタクトホール１０７を介して出力電極１０１Ｄに接続されたものであって、スイッチング素子の特性検査を行うために特別に設けられたものであり、表示画素１１０には存在しない構成である。このように表示画素１１０にはない構成要素を介して検査を行った場合、表示画素１１０のスイッチング素子の特性検査を厳密に行ったとはいえない。すなわち、ダミー画素１２０は、例えば電極１０６と出力電極１０１Ｄとの接触部の接触抵抗や、コンタクトホール１０７をエッチング形成する場合に生じる出力電極１０１Ｄの劣化など、表示画素１１０にはない要因による影響を受ける恐れがある。したがって、このように条件の異なるダミー画素１２０の特性検査を行っても表示画素１１０の特性検査を厳密に行ったとは言えず、誤った良品判別を行ってしまう可能性がある。
【００１１】
本発明は上記問題点を解消するためになされたものであって、本発明の目的は、ダミー画素を用いたスイッチング素子の特性検査を行う場合に、表示画素と同一条件下でダミー画素の検査を行うことにより、正確な特性検査を行うことが可能な液晶表示装置を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の液晶表示装置は、一対の基板間に液晶を挟持してなり、前記一対の基板のうちの一方には、表示領域内にマトリクス状に形成された複数本の走査線及び信号線と、前記複数本の信号線及び走査線の交差部に設けられたスイッチング素子と、前記スイッチング素子上に形成された層間膜と、前記層間膜の前記スイッチング素子の電極上に形成されたコンタクトホールを介して前記スイッチング素子の電極に電気的に接続された第１電極と、前記第１電極の表面を覆う絶縁膜と、前記第１電極に前記絶縁膜を挟んで対向配置された第２電極と、が設けられた液晶表示装置において、
前記複数本の走査線及び信号線で囲まれてマトリクス状に配設された複数の画素領域のうち、外縁部に位置する少なくとも１つの前記画素領域がダミー画素を構成しており、前記ダミー画素に形成された前記絶縁膜には開口部が形成されて、前記開口部から前記第１電極が外部に露出していることを特徴とする。
【００１３】
上記発明によれば、実際に液晶を駆動させて所定の画像を表示する表示画素と全く同一の材料及び構成で形成されスイッチング素子と電気的に接続されたダミー画素の第１電極を開口部から露出させている。したがって、この露出されたダミー画素の第１電極に検査用の端子を接触させて所定の信号を検出すれば、表示画素のスイッチング素子（例えばＴＦＴ）の特性検査をこのダミー画素のスイッチング素子を検査することで代替的に行うことが可能となる。また、このダミー画素の第１電極及びＴＦＴの成膜構成は表示画素のものと同一となるので、従来のようにダミー画素の検査結果と表示画素の検査結果とが異なるような恐れがなく、正確な検査を行うことができる。
【００１４】
また、上記発明において、前記ダミー画素は、表示領域外に配設されていると好ましい。
【００１５】
上記好ましい態様によれば、ダミー画素を表示領域外に配設、例えばシール材塗布領域に配設すれば、画像の表示に悪影響を及ぼすことなくＴＦＴの特性検査を行うことができるようになる。
【００１６】
また、上記発明において、前記開口部から露出した前記第１電極上には、前記第２電極と同一材料からなる導電性材料が直接重畳されていると好ましい。
【００１７】
上記好ましい態様によれば、開口部から露出した第１電極を第２電極と同一材料からなる導電性材料により直接被覆することにより、この導電性材料を開口部より大きくすれば検査用の端子を接触させる面積を大きくすることが可能となる。ただし、この際第１電極と導電性材料との接触抵抗が無視できるほど小さい必要がある。
【００１８】
また、上記発明において、前記第１電極の前記開口部から露出した部分の面積は、前記ダミー画素の画素領域の半分以上の面積であると好ましい。
【００１９】
上記好ましい態様によれば、第１電極の開口部から露出した部分の面積をダミー電極の画素領域の面積の半分以上とすれば、検査時のプローブ針の接触が容易に行える。
【００２０】
また、上記発明において、前記第１、第２電極は、それぞれくし歯状に形成されると共に、互いに所定の隙間を空けて対向配置されていると好ましい。
【００２１】
上記好ましい態様によれば、いわゆるＩＰＳモードの液晶表示装置であっても上述する効果を得ることが可能となる。
【００２２】
また、上記発明において、前記第２電極には、前記画素領域毎に複数のスリットが形成されていると好ましい。
【００２３】
上記好ましい態様によれば、いわゆるＦＦＳモードの液晶表示装置であっても上述する効果を得ることが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。なお、以下の実施形態においてはＦＦＳモードで駆動する液晶表示装置について説明するが、他の駆動モード、例えばＩＰＳモードの液晶表示装置であっても同様に適応可能であることは明らかである。
【００２５】
図１は本発明の一実施形態に係る液晶表示装置を示す平面図である。図２は図１の液晶表示装置のアレイ基板に形成された表示画素とダミー画素の位置関係を示す概略説明図である。図３は図２のIII部分を拡大した断面図である。図４は図３のIV−IV線で切断した表示画素の断面図である。図５は図３のＶ−Ｖ線で切断したアレイ基板側のダミー画素の断面図である。図６は本発明の変形例に係るダミー画素の断面図である。なお、図６に示す断面図は図５に示す断面図に対応するように示したものである。
【００２６】
本発明の液晶表示装置１は、図１に示すように、ＦＦＳモードで駆動するアクティブマトリクス式の液晶表示装置である。また、この液晶表示装置１は、アレイ基板ＡＲ及びカラーフィルタ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるためのシール材２と、アレイ基板ＡＲ、カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶層４０（図４参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置である。この液晶表示装置１においては、シール材２により囲まれた領域内には表示領域ＤＡが形成されており、この表示領域ＤＡの外側は額縁領域となっている。さらに、シール材２の一部には液晶を注入するための液晶注入口２ａが形成されている。なお、これらアレイ基板ＡＲ及びカラーフィルタ基板ＣＦの外側表面には偏光板４１（図４参照）が配設されている。また、図１には表示領域ＤＡに当たる領域に格子状のハッチングが施されている。
【００２７】
アレイ基板ＡＲは、ガラス等からなる透明基板１０上に各種配線が設けられたものからなり、カラーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼り合わせた際に外部に延在する延在部１０ａが形成されるようになっており、この延在部１０ａには駆動信号を出力するＩＣチップあるいはＬＳＩからなるドライバＤｒが設けられている。そして、このアレイ基板ＡＲの額縁領域には、ドライバＤｒからの各種信号を後述する走査線１１及び信号線１２に送るために各種引回し線（図示省略）が形成されており、更には、後述する上電極２１に接続されるコモン配線Ｃｏｍも形成されている。
【００２８】
シール材２により区画された領域内には、図２に示すように、アレイ基板ＡＲに形成された走査線１１及び信号線１２により区画された画素領域が複数個マトリクス状に形成されている。そして、この走査線１１及び信号線１２によって区画されてなる画素領域のうち、表示領域ＤＡ内に配設されて表示に寄与する部分が表示画素ＰＡを形成している。この表示画素ＰＡは、例えばｍ行×ｎ列で配設されている。
【００２９】
また、平行に配列された複数本の走査線１１あるいは信号線１２の、例えば一方の外側には、隣接する走査線１１あるいは信号線１２に平行に延びるダミー走査線１１Ｄあるいはダミー信号線１２Ｄが配設されている。そして、このダミー走査線１１Ｄ又はダミー信号線１２Ｄに接続されたスイッチング素子を有するダミー画素ＰＡＤが、表示画素ＰＡの外縁部、詳しくは一方の短辺（図２における表示画素ＰＡ（１，１）、ＰＡ（１，２）、…ＰＡ（１，ｎ）の上方辺）及び長辺（図２における表示画素ＰＡ（１，１）、ＰＡ（２，１）、…ＰＡ（ｍ，１）の左方辺）に沿って配設されている。このダミー画素ＰＡＤは、好ましくは表示領域ＤＡの外縁部で、シール材２が塗布される領域に形成される。
【００３０】
次に、アレイ基板ＡＲ及びカラーフィルタ基板ＣＦの特に表示領域ＤＡ内に形成される各種配線構造について、図３及び図４を参照して以下に説明する。
アレイ基板ＡＲは、ガラス等からなる透明基板１０の表面に、例えばＭｏ／Ａｌの２層配線からなる複数の走査線１１が互いに平行になるように形成されている。この走査線１１の端部は、額縁領域を引回されてドライバＤｒまで延在されている。また、この走査線１１が形成された透明基板１０の表面全体に亘って窒化シリコン（ＳｉＮＸ）ないしは酸化シリコン（ＳｉＯ２）等の無機透明絶縁材料からなるゲート絶縁膜１４が被覆されている。更に、このゲート絶縁膜１４の表面のスイッチング素子、詳しくはＴＦＴ（Thin Film Transistor）が形成される領域には、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）あるいはＬＴＰＳ（Low Temperature Poly Silicon）等からなる半導体層１５が形成されている。また、この半導体層１５が形成されている位置の走査線１１の領域がＴＦＴのゲート電極Ｇを形成する。
【００３１】
また、ゲート絶縁膜１４の表面には、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層からなるソース電極Ｓを含む信号線１２及びドレイン電極Ｄが形成されている。このうち、信号線１２はゲート絶縁膜１４の下層に設けられている走査線１１と平面視で直交する方向に延在しており、その端部は走査線１１と同様に額縁領域を引回されてドライバＤｒまで延在されている。この信号線１２のソース電極Ｓ部分及びドレイン電極Ｄは、いずれも半導体層１５の表面に部分的に重なっている。そして上述したゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ及び半導体層１５によりＴＦＴが形成される。更に、この透明基板１０の表面全体には、さらに透明な無機絶縁材料からなるパッシベーション膜１６が形成されている。そして、このパッシベーション膜１６の表面全体に感光性材料からなる層間膜１７が被覆されており、加えて、この層間膜１７のドレイン電極Ｄの端部に対応する位置にはコンタクトホールＣＨが形成されている。なお、複数の走査線１１及び信号線１２により囲まれた領域が表示画素（サブ画素）ＰＡを構成している。なお、本発明の請求項に記載されている層間膜は、本実施形態においてはパッシベーション膜１６および層間膜１７のことを示しているが、例えば層間膜１７を設けずにパッシベーション膜１６だけが形成された構造であっても良い。
【００３２】
そして、図３に示したパターンとなるように、走査線１１及び信号線１２で囲まれた各表示画素ＰＡの層間膜１７上に、透明導電性材料、例えばＩＴＯないしＩＺＯからなる第１電極としての下電極（画素電極）１８が形成されている。この下電極１８はコンタクトホールＣＨを介してドレイン電極Ｄと電気的に接続されている。更に、この下電極１８上には電極間絶縁膜２２が形成されている。この電極間絶縁膜２２には、例えばＳｉＮＸ等の無機透明絶縁材料が使用される。
【００３３】
そして、この電極間絶縁膜２２上には、走査線１１及び信号線１２で囲まれた領域に複数のスリット２０を有する透明導電性材料、例えばＩＴＯないしＩＺＯからなる第２電極としての上電極（共通電極）２１が形成されている。また、この上電極２１は、額縁領域に配線されたコモン配線Ｃｏｍに電気的に接続されている。このコモン配線Ｃｏｍと上電極２１とは例えば図１のＸ部分で接続され、コモン配線Ｃｏｍの他端部はドライバＤｒに接続されている。上電極２１のスリット２０は、走査線１１及び信号線１２で囲まれた画素領域ＰＡ１単位で形成されており、所定角度に傾斜した楕円状の開口で形成されている。そして最後に、この基板の表示領域ＤＡ全体に亘り所定の配向膜１９が形成されている。
【００３４】
カラーフィルタ基板ＣＦは、図４に示すように、透明基板３０の表面に走査線１１、信号線１２、ＴＦＴ及びコンタクトホールＣＨに対応する位置を被覆するように遮光層３１が形成されている。更に、遮光層３１で囲まれた透明基板３０の表面には、複数色、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の３色からなるカラーフィルタ層３２が形成され、更に遮光層３１及びカラーフィルタ層３２の表面を被覆するように保護膜３３が形成されている。そして、この基板の表面全体に亘り所定の配向膜３５が形成されている。
【００３５】
次に、アレイ基板ＡＲの特に表示領域ＤＡの外縁部に形成されたダミー画素ＰＡＤの構成について、上述した表示領域ＤＡの構成に関連付けて、図５を参照して説明を行う。なお、図５においてはカラーフィルタ基板ＣＦは省略されている。
アレイ基板ＡＲの透明基板１０上の、表示領域ＤＡの外縁部の２辺に近接する位置には、ダミー画素ＰＡＤが複数個形成されている。このダミー画素ＰＡＤのうち、例えば表示領域ＤＡの列方向（図２における縦方向）に沿って配列されているものは、図５に示すように、表示画素ＰＡのＴＦＴに接続されたものと同様の走査線１１に接続されるとともに、このダミー画素ＰＡＤに所定の信号を送るためのダミー信号線１２Ｄに接続されたＴＦＴを備えている。ダミー信号線１２Ｄは表示画素ＰＡに接続された信号線１２と同一材料かつ同一工程で形成されるものであるが、その端部はドライバＤｒまで引回されておらず、図示しない所定位置に形成されたダミー信号線用プローブ端子に接続されている。このダミー信号線用プローブ端子は、ＴＦＴの特性検査を行う際に検査プローブが接触されて所定の信号を各ダミー画素ＰＡＤに送ることができるようになっている。また、ＴＦＴのその他の構成、詳しくは走査線１１、ゲート絶縁膜１４、半導体層１５、ソース電極Ｓ及びドレイン電極Ｄは、表示画素ＰＡの対応する各部材と同一材料かつ同一構成で形成されている。
【００３６】
ダミー画素ＰＡＤのＴＦＴ上を含むダミー画素ＰＡＤ表面全体は、表示画素ＰＡと同様に、パッシベーション膜１６により被覆されている。また、このパッシベーション膜１６の表面全体には層間膜１７が被覆されており、加えて、この層間膜１７のドレイン電極Ｄの端部に対応する位置にはコンタクトホールＣＨが形成されている。そして、図３に示したパターンとなるように、走査線１１及び信号線１２で囲まれた各画素領域ＰＡの層間膜１７上には、下電極１８が形成されている。また、この下電極１８はコンタクトホールＣＨを介してドレイン電極Ｄと電気的に接続されている。すなわち、ダミー画素ＰＡＤの構成は、上述の下電極１８までは表示画素ＰＡとほとんど同一である。
【００３７】
上述のように、下電極１８まではほぼ同一の構成を備えるダミー画素ＰＡＤと表示画素ＰＡであるが、下電極１８形成後は異なる構成となる。詳しくは、図５に示すように、ダミー画素ＰＡＤの上電極２１には、表示画素ＰＡのように電極間絶縁膜２２、スリット２０を有する上電極２１及び配向膜１９が形成されておらず、下電極１８表面が開口部ＯＰにより露出した構成となっている。この開口部ＯＰは、一旦透明基板１０上に一様に塗布された電極間絶縁膜２２の、ダミー画素ＰＡＤの下電極１８上に形成された部分をエッチングにより除去することにより形成される。なお、上電極２１及び配向膜１９は、その製造プロセスにおいてこの開口部ＯＰに配設されないようにすればよい。
【００３８】
ダミー画素ＰＡＤの下電極１８表面に上述のような開口部ＯＰを形成することにより、ダミー画素ＰＡＤの下電極１８はアレイ基板ＡＲ表面に露出することになる。また、このダミー画素ＰＡＤの下電極１８は複数のダミー画素ＰＡＤ全体にそれぞれ形成されているので、開口部ＯＰから露出する面積は、各ダミー画素ＰＡＤの面積とほぼ同様となる。ただし、開口部ＯＰに形成される電極の面積は、ダミー画素ＰＡＤの画素領域の面積の半分以上を占めていれば、例えば検査時のプローブ針の接触も容易に行えるため好ましい。
【００３９】
なお、上では列方向に沿って配列されたダミー画素ＰＡＤについて説明したが、行方向（図２における横方向）に沿って配列されたダミー画素ＰＡＤもほぼ同様の配線構造を備えている。ただし、列方向に沿って配列されたダミー画素ＰＡＤは表示画素ＰＡの信号線１２に代えてダミー信号線１２Ｄに接続された構成であったが、行方向に沿って配列されたダミー画素ＰＡＤは表示画素ＰＡの走査線１１に代えてダミー走査線１１Ｄに接続された構成を備えている点が異なる。ちなみに、このダミー走査線１１Ｄは表示画素ＰＡの走査線１１と同一材料かつ同一工程で形成されるものであり、その端部は図示しないダミー走査線用プローブ端子に接続されている。
【００４０】
上述の構成を有するダミー画素ＰＡＤを用いたＴＦＴの特性検査方法について説明すると、例えば列方向に沿って配列された複数個のダミー画素ＰＡＤにおいては、走査線１１に所定の電圧を印加することで所望のダミー画素ＰＡＤのＴＦＴをオン状態とし、この状態でダミー信号線用プローブ端子にプローブを接触させて信号を入力する。次いで、所望のダミー画素ＰＡＤのＴＦＴを介してドレイン電極Ｄ及び上電極１８に出力された出力信号を、開口部ＯＰを介して上電極１８に接触させた受け側端子（図示省略）で検出する。そして、この検出された信号を測定することによりＴＦＴの特性検査を行うものである。
【００４１】
このような方法により検査が行われたダミー画素ＰＡＤは、従来のように表示画素ＰＡとは異なる層構造からなるものではなく、ＴＦＴの構成に加えてその表面を覆う絶縁膜やＴＦＴに接続される電極まで表示画素ＰＡと同一条件で形成したものである。したがって、従来のようにダミー画素ＰＡＤの表示画素ＰＡにはない構成部分で何らかの障害が発生し、誤った特性検査が行われることがなく、高精度に表示画素ＰＡのＴＦＴ特性を検査することができるようになる。
【００４２】
なお、上記実施形態においてはダミー画素ＰＡＤを表示領域ＤＡの外縁部の２辺に沿って複数個形成した例について説明したが、このダミー画素ＰＡＤは、例えば表示領域ＤＡの四方の隅部に１つずつ設けても良いし、この四方の隅部のうちの１つの隅部に１つのみ形成するようにしてもよい。
【００４３】
［変形例］
上記実施形態においては開口部ＯＰから下電極１８を露出させ、この露出した下電極に受け側端子を接触させる構成について説明したが、この構成には限定されない。例えば、図６に示すように、ダミー画素ＰＡＤ'の電極間絶縁膜２２に形成された開口部ＯＰを覆うようにこの開口部ＯＰより大きな導電性材料２３を形成することで、受け側端子をこの導電性材料２３に接触させることで検査を行うことができるようにしてもよい。この導電性材料２３は、上電極２１と同一材料かつ同一工程で形成する。ただし、下電極１８と導電性材料２３との接触面の接触抵抗が十分小さい必要がある。
【図面の簡単な説明】
【００４４】
【図１】図１は本発明の一実施形態に係る液晶表示装置を示す平面図である。
【図２】図２は図１の液晶表示装置のアレイ基板に形成された表示画素とダミー画素の位置関係を示す概略説明図である。
【図３】図３は図２のIII部分を拡大した断面図である。
【図４】図４は図３のIV−IV線で切断した表示画素の断面図である。
【図５】図５は図３のＶ−Ｖ線で切断したアレイ基板側のダミー画素の断面図である。
【図６】図６は本発明の変形例に係るダミー画素の断面図である。
【図７】図７Ａは従来の液晶表示装置の表示画素を示す拡大平面図、図７Ｂは図７ＡのVIIＢ−VIIＢ線で切断した断面図、図７Ｃはダミー画素を示す拡大平面図、図７ＣはVIIＤ−VIIＤ線で切断した断面図である。
【符号の説明】
【００４５】
１：液晶表示装置  ２：シール材  １０、３０：透明基板  １１：走査線  １１Ｄ：ダミー走査線  １２：信号線  １２Ｄ：ダミー信号線  １４：ゲート絶縁膜  １５：半導体層  １６：パッシベーション膜  １７：層間膜  １８：下電極  １９、３５：配向膜  ２０：スリット  ２１：上電極  ２２：電極間絶縁膜  ２３：導電性材料  ３１：遮光層  ３２：カラーフィルタ層  ３３：保護膜  ＡＲ：アレイ基板  ＣＦ：カラーフィルタ基板  ＤＡ：表示領域  Ｓ：ソース電極  Ｄ：ドレイン電極  Ｇ：ゲート電極  ＣＨ：コンタクトホール  ＰＡ：表示画素  ＰＡＤ、ＰＡＤ'：ダミー画素  Ｄｒ：ドライバ  Ｃｏｍ：コモン配線
【図１】
2009216963.tif 000003
【図２】
2009216963.tif 000004
【図３】
2009216963.tif 000005
【図４】
2009216963.tif 000006
【図５】
2009216963.tif 000007
【図６】
2009216963.tif 000008
【図７】
2009216963.tif 000009