(57)【要約】 【課題】  ＰＮＰトランジスタの電源電圧が急激に上昇しても、オフ状態であるＰＮＰトランジスタが誤ってオン状態になることを防止することができる誤動作防止装置および電子機器を提供する。【解決手段】  誤動作防止回路１は、ＰＮＰ型のトランジスタＱ３および抵抗素子Ｒ４とを含んで構成される。抵抗素子Ｒ４の一端は電源電圧Ｖｃｃの電源に接続され、他端はトランジスタＱ３のベースに接続される。トランジスタＱ３のエミッタは電源電圧Ｖｃｃの電源に接続され、コレクタはスイッチング回路２のＰＮＰ型のトランジスタＱ２のベースに接続される。寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とが同じ容量で、かつ抵抗素子Ｒ４の抵抗値が抵抗素子Ｒ１の抵抗値よりも大きい値である。電源電圧Ｖｃｃが急激に上昇した場合、トランジスタＱ２がオフ状態からオン状態に変化する前に、トランジスタＱ３がオフ状態からオン状態に変化する。【選択図】      図３
2009207015.tif 000002
【特許請求の範囲】
【請求項１】
ベースが第１の抵抗を介して電源に接続され、エミッタが前記電源に接続され、コレクタが第２の抵抗を介してグランドに接続され、前記ベースがグランドとの間で寄生容量を形成するＰＮＰ型のトランジスタを備え、前記第１の抵抗に流れる電流を制御することによって、前記トランジスタのオン状態およびオフ状態を切り換えて、前記コレクタの電圧を出力する電子回路における前記トランジスタの誤動作を防止する誤動作防止装置であって、
前記ＰＮＰ型のトランジスタがオフ状態で前記電源の電圧が上昇したとき、ベースエミッタ間の電位差を、前記ＰＮＰ型のトランジスタをオフ状態からオン状態に変化させる電位差未満に保持することを特徴とする誤動作防止装置。
【請求項２】
一端が前記電源に接続される第３の抵抗と、
ベースが前記第３の抵抗の他端に接続され、エミッタが前記電源に接続され、かつコレクタが前記ＰＮＰ型のトランジスタのベースに接続されるＰＮＰ型の第２のトランジスタとを含んで構成されることを特徴とする請求項１に記載の誤動作防止装置。
【請求項３】
前記第２のトランジスタのベースとグランドとの間に第２の寄生容量が形成され、
前記第３の抵抗の抵抗値は、前記電源の電圧が上昇する過渡期に、前記第３の抵抗を流れる電流によって前記第２のトランジスタのベースエミッタ間に生じる電位差が、前記第１の抵抗を流れる電流によって前記ＰＮＰ型のトランジスタのベースエミッタ間に生じる電位差よりも大きくなるように決定されていることを特徴とする請求項２に記載の誤動作防止装置。
【請求項４】
前記第２の寄生容量の静電容量は、前記ＰＮＰ型のトランジスタのベースとグランドとの間に形成される寄生容量と同じ静電容量であり、
前記第３の抵抗の抵抗値は、前記第１の抵抗の抵抗値よりも大きい値であることを特徴とする請求項３に記載の誤動作防止装置。
【請求項５】
一端がグランドに接続され、他端が前記ＰＮＰ型の第２のトランジスタのベースに接続されるコンデンサをさらに含み、
前記第３の抵抗の抵抗値および前記コンデンサの静電容量値は、前記電源の電圧が上昇する過渡期に、前記第３の抵抗を流れる電流によって前記第２のトランジスタのベースエミッタ間に生じる電位差が、前記第１の抵抗を流れる電流によって前記ＰＮＰ型のトランジスタのベースエミッタ間に生じる電位差よりも大きくなるように決定されていることを特徴とする請求項２に記載の誤動作防止装置。
【請求項６】
請求項１〜５のいずれか１つに記載の誤動作防止装置およびその誤動作防止装置によって誤動作が防止される前記電子回路を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧が急激に変動しても回路の動作が異常になる誤動作を防止することができる誤動作防止装置および電子機器に関し、より詳細には、電源電圧が急激に上昇してもＰＮＰトランジスタの誤動作を防止することができる誤動作防止装置および電子機器に関する。
【背景技術】
【０００２】
図１は、ＰＮＰトランジスタを用いたスイッチング回路２０を示す図である。スイッチング回路２０は、２つのトランジスタＱ１，Ｑ２および３つの抵抗素子Ｒ１〜Ｒ３を含んで構成される。トランジスタＱ１のベースは入力端子Ｖｉｎに接続され、エミッタはグランドに接続され、かつコレクタは直列に接続される２つの抵抗素子Ｒ１，Ｒ２を介して電源電圧Ｖｃｃの電源に接続される。ＰＮＰ型のトランジスタＱ２のベースは抵抗素子Ｒ１と抵抗素子Ｒ２との接続点に接続され、エミッタは電源電圧Ｖｃｃの電源に接続され、かつコレクタは出力端子Ｖｏｕｔに接続されるとともに、抵抗素子Ｒ３を介してグランドに接続される。
【０００３】
入力端子Ｖｉｎに印加される電圧がトランジスタＱ１をオン状態にする電圧よりも低い電圧であると、トランジスタＱ１はオフ状態であり、トランジスタＱ２のベースに電流は流れないので、トランジスタＱ２もオフ状態であり、出力端子Ｖｏｕｔはグランドレベルとなる。
【０００４】
しかしながら、電源電圧Ｖｃｃが急激に上昇すると、オフ状態であるべきトランジスタＱ２が寄生容量によって誤ってオン状態になることがある。以下、ＰＮＰ型のトランジスタのことを「ＰＮＰトランジスタ」といい、ＮＰＮ型のトランジスタのことを「ＮＰＮトランジスタ」という。
【０００５】
図２は、集積回路内に形成されるＰＮＰトランジスタの素子構造を示す図である。グランドに接続されたＰ型半導体１５に空乏層１４からなる絶縁体を介してＮ型半導体のベース１２が形成され、そのベース１２にＰ型半導体のエミッタ１１およびＰ型半導体のコレクタ１３が形成されている。空乏層１４が、グランドに接続されているＰ型半導体１５とベース１２のＮ型半導体との間でコンデンサの役目を果たし、寄生容量が形成される。このように、集積回路内にＰＮＰ型のトランジスタを内蔵した場合、半導体素子を分離するための構造上、ＰＮＰトランジスタのベース１２とグランドに接続されたＰ型半導体１５との間には、比較的大きな寄生容量が形成される。
【０００６】
トランジスタＱ２がオフ状態で、スイッチング回路２の電源電圧Ｖｃｃが、上流回路の切り換わりあるいは電源にのった車両サージなどによって急激に上昇した場合、抵抗素子Ｒ１に電流が流れて寄生容量Ｃ１を充電するので、トランジスタＱ２のベースエミッタ間に電位差が生じ、その電位差がトランジスタＱ２をオフ状態からオン状態に切り換わる電位差に到達すると、トランジスタＱ２が一時的にオン状態となる。すなわち、トランジスタＱ２がオフ状態であるべきときに、電源電圧Ｖｃｃが急激に上昇することによって、トランジスタＱ２が一時的に誤ってオン状態となり、論理異常が発生することになる。この現象は、トランジスタＱ２によって供給する電流の値が大きくなるほど顕著に発生する。
【０００７】
この現象の発生を防止するためには、トランジスタＱ２のベースの電位を電源電圧Ｖｃｃの電圧変動に高速に追従させる必要がある。トランジスタＱ２のエミッタベース間のリークカット抵抗を小さくすることによって、トランジスタＱ２のベースの電位を電源電圧Ｖｃｃの変動に高速に追従させることも可能であるが、一時的に誤ってオン状態となっている時間を若干短縮することはできるが、論理異常をなくすことはできず、根本対策にはならない。
【０００８】
電源電圧が急激に変動しても動作が異常になることを防止することができる第１の従来の技術として、集積回路用保護装置がある。この集積回路用保護装置は、オン状態になることによって半導体集積回路の外部信号端子とグランドとの間を導通させるトランジスタと、このトランジスタのベースとエミッタとの間に接続される抵抗と、前記トランジスタに対して逆並列に接続されるダイオードとを備える。静電気などによって正極性のサージ電圧が外部信号端子に印加されると、コレクタとベースとの間に存在する寄生容量および前記抵抗を介した経路で電流が流れ、トランジスタのベースにも電流を流すことによって、トランジスタをオン状態にする。オン状態としたトランジスタを介してサージ電圧による電流をグランドへと流すことによって、サージ電圧による電流が半導体集積回路に流れ込むことを抑制し、誤動作の発生を防止するものである（たとえば特許文献１参照）。
【０００９】
電源電圧が急激に変動しても動作が異常になることを防止することができる第２の従来の技術として、静電破壊保護回路がある。この静電破壊保護回路は、ＮＰＮトランジスタのコレクタをバイポーラ型半導体集積回路の信号入力端子に接続し、エミッタをグランドに接続し、さらにベースエミッタ間に抵抗を接続したものである。信号入力端子に印加される正電圧が過度に上昇すると、ＮＰＮトランジスタが過電圧による異常電流をグランドに流し、トランジスタのバイポーラ型半導体集積回路の静電破壊を防止するものである（たとえば特許文献２参照）。
【００１０】
【特許文献１】特開２０００−２９９４３４号公報
【特許文献２】特開昭５９−１８１７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
第１の従来の技術は、半導体集積回路の外部信号端子に印加される正極性のサージ電圧による誤動作を防止するものであるが、ＰＮＰトランジスタのエミッタに接続される電源電圧が急激に上昇した場合の誤動作を防止することはできない。第２の従来の技術は、バイポーラ型半導体集積回路の信号入力端子に印加される正電圧が過度に上昇した場合に、バイポーラ型半導体集積回路の静電破壊を防止するものであるが、第１の従来の技術と同様に、ＰＮＰトランジスタのエミッタに接続される電源電圧が急激に上昇した場合の誤動作を防止することはできない。
【００１２】
本発明の目的は、ＰＮＰトランジスタの電源電圧が急激に上昇しても、オフ状態であるＰＮＰトランジスタが誤ってオン状態になることを防止することができる誤動作防止装置および電子機器を提供することである。
【課題を解決するための手段】
【００１３】
本発明（１）は、ベースが第１の抵抗を介して電源に接続され、エミッタが前記電源に接続され、コレクタが第２の抵抗を介してグランドに接続され、前記ベースがグランドとの間で寄生容量を形成するＰＮＰ型のトランジスタを備え、前記第１の抵抗に流れる電流を制御することによって、前記トランジスタのオン状態およびオフ状態を切り換えて、前記コレクタの電圧を出力する電子回路における前記トランジスタの誤動作を防止する誤動作防止装置であって、
前記ＰＮＰ型のトランジスタがオフ状態で前記電源の電圧が上昇したとき、ベースエミッタ間の電位差を、前記ＰＮＰ型のトランジスタをオフ状態からオン状態に変化させる電位差未満に保持することを特徴とする誤動作防止装置である。
【００１４】
また本発明（６）は、前記誤動作防止装置およびその誤動作防止装置によって誤動作が防止される前記電子回路を備えることを特徴とする電子機器である。
【発明の効果】
【００１５】
本発明（１）によれば、ベースが第１の抵抗を介して電源に接続され、エミッタが前記電源に接続され、コレクタが第２の抵抗を介してグランドに接続され、前記ベースがグランドとの間で寄生容量を形成するＰＮＰ型のトランジスタを備え、前記第１の抵抗に流れる電流を制御することによって、前記トランジスタのオン状態およびオフ状態を切り換えて、前記コレクタの電圧を出力する電子回路における前記トランジスタの誤動作を防止するにあたって、前記ＰＮＰ型のトランジスタがオフ状態で前記電源の電圧が上昇したとき、ベースエミッタ間の電位差を、前記ＰＮＰ型のトランジスタをオフ状態からオン状態に変化させる電位差未満に保持させる。
【００１６】
したがって、ＰＮＰトランジスタの電源電圧が急激に上昇しても、オフ状態であるＰＮＰトランジスタが誤ってオン状態になることを防止することができる。
【００１７】
また本発明（６）によれば、前記誤動作防止装置およびその誤動作防止装置によって誤動作が防止されるＰＮＰ型のトランジスタを備える前記電子回路を用いるので、電源電圧が急激に上昇しても誤動作し難い電子機器を実現することができる。
【発明を実施するための最良の形態】
【００１８】
図３は、本発明の実施の一形態である誤動作防止回路１およびスイッチング回路２の回路構成を示す図である。電子回路であるスイッチング回路２は、図１に示した従来の技術で用いられているスイッチング回路２０と同じ構成であり、同じ構成要素については、同じ参照符号を付している。
【００１９】
スイッチング回路２は、２つのトランジスタＱ１，Ｑ２および３つの抵抗素子Ｒ１〜Ｒ３を含んで構成される。トランジスタＱ１は、ＮＰＮ型のトランジスタであり、ベースは入力端子Ｖｉｎに接続され、エミッタはグランドに接続され、かつコレクタは直列に接続される２つの抵抗素子Ｒ１，Ｒ２を介して電源電圧Ｖｃｃの電源に接続される。本実施の形態では、グランドには、接地電位が与えられるが、接地電位ではなく、電源の電位よりも低い予め定める基準電位が与えられていてもよい。抵抗素子Ｒ１が電源に接続され、抵抗素子Ｒ２がトランジスタＱ１のコレクタに接続される。トランジスタＱ２は、ＰＮＰ型のトランジスタであり、ベースは第１の抵抗である抵抗素子Ｒ１と抵抗素子Ｒ２との接続点に接続され、エミッタは電源電圧Ｖｃｃの電源に接続され、かつコレクタは出力端子Ｖｏｕｔに接続されるとともに、第２の抵抗である抵抗素子Ｒ３を介してグランドに接続される。
【００２０】
誤動作防止装置である誤動作防止回路１は、トランジスタＱ３および抵抗素子Ｒ４を含んで構成される。第３の抵抗である抵抗素子Ｒ４の一端は、電源電圧Ｖｃｃの電源に接続され、他端は、トランジスタＱ３のベースに接続される。第２のトランジスタであるトランジスタＱ３は、ＰＮＰ型のトランジスタであり、エミッタが電源電圧Ｖｃｃの電源に接続され、コレクタがスイッチング回路２のトランジスタＱ２のベースに接続される。以下、ＰＮＰ型のトランジスタのことを「ＰＮＰトランジスタ」といい、ＮＰＮ型のトランジスタのことを「ＮＰＮトランジスタ」という。
【００２１】
トランジスタＱ２，Ｑ３は、同一の集積回路内に形成されるＰＮＰトランジスタであり、トランジスタＱ２のベースとグランドとの間には、寄生容量Ｃ１が形成され、トランジスタＱ３のベースとグランドとの間には、第２の寄生容量である寄生容量Ｃ２が形成される。寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とは、同じ容量であり、かつ抵抗素子Ｒ４の抵抗値は、抵抗素子Ｒ１の抵抗値よりも大きい値である。スイッチング回路２の抵抗素子Ｒ１〜Ｒ３の抵抗値が、たとえばいずれも５０ｋオーム（Ω）であるとき、抵抗素子Ｒ４の抵抗値は、たとえば１００ｋオーム（Ω）である。
【００２２】
入力端子Ｖｉｎに印加する電圧をトランジスタＱ２がオフ状態となる電位に維持した状態で、スイッチング回路２の電源電圧Ｖｃｃが、上流回路の切り替わりあるいは電源電圧Ｖｃｃの電源にのった車両サージなどによって急激に上昇した場合、電源電圧Ｖｃｃの電源に接続されているトランジスタＱ２のエミッタの電位およびトランジスタＱ３のエミッタの電位は、電源電圧Ｖｃｃとともに急激に上昇する。
【００２３】
トランジスタＱ２のエミッタの電位およびトランジスタＱ３のエミッタの電位が急激に上昇する過渡期では、抵抗素子Ｒ１に電流が流れて寄生容量Ｃ１を充電し、同時に抵抗素子Ｒ４に電流が流れて寄生容量Ｃ２を充電する。寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とが同じ容量で、かつ抵抗素子Ｒ４の抵抗値が抵抗素子Ｒ１の抵抗値の２倍であるので、ＣＲで決まる時定数は、トランジスタＱ２よりもトランジスタＱ３の方が大きく、寄生容量Ｃ２のベース側の電位の上昇する速度が寄生容量Ｃ１のベース側の電位の上昇する速度よりも遅い。
【００２４】
したがって、トランジスタＱ３のベースエミッタ間の電位差が、トランジスタＱ２のベースエミッタ間の電位差よりも先に、トランジスタＱ３をオフ状態からオン状態に変化させる電位差に到達する。すなわち、トランジスタＱ２がオフ状態からオン状態に変化する前に、トランジスタＱ３がオフ状態からオン状態に変化する。トランジスタＱ３がオン状態になると、トランジスタＱ３のエミッタからコレクタに流れる電流によって寄生容量Ｃ１が充電され、トランジスタＱ２のベースエミッタ間の電位差が、トランジスタＱ２がオフ状態からオン状態に変化する電位差に到達する前に、急速に減少し、トランジスタＱ２がオン状態になることはない。
【００２５】
このように、寄生容量Ｃ２の静電容量は、ＰＮＰ型のトランジスタＱ２のベースとグランドとの間に形成される寄生容量Ｃ１と同じ静電容量であり、抵抗素子Ｒ４の抵抗値は、抵抗素子Ｒ１の抵抗値よりも大きい値であるので、トランジスタＱ３を、誤動作を防止すべきＰＮＰ型のトランジスタＱ２が形成される集積回路と同じ集積回路上に形成することができる。
【００２６】
上述した実施の形態では、寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とが同じ容量である場合について説明したが、誤動作防止回路１は、寄生容量Ｃ２の静電容量が寄生容量Ｃ１の静電容量と同じ容量である場合に限定されるものではない。寄生容量Ｃ２の静電容量が寄生容量Ｃ１の静電容量と同じ容量でなくても、トランジスタＱ３の寄生容量Ｃ２と抵抗素子Ｒ４とで決まる時定数の値が、トランジスタＱ２の寄生容量Ｃ１と抵抗素子Ｒ１とで決まる時定数の値よりも大きくなるように抵抗素子Ｒ４の抵抗値を選択することによって、寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とが同じ容量で、かつ抵抗素子Ｒ４の抵抗値が抵抗素子Ｒ１の抵抗値の２倍である場合と、同様の効果を得ることができる。
【００２７】
このように、トランジスタＱ３のベースとグランドとの間に寄生容量Ｃ２が形成され、抵抗素子Ｒ４の抵抗値は、電源電圧Ｖｃｃが上昇する過渡期に、抵抗素子Ｒ４を流れる電流によってトランジスタＱ３のベースエミッタ間に生じる電位差が、抵抗素子Ｒ１を流れる電流によってＰＮＰ型のトランジスタＱ２のベースエミッタ間に生じる電位差よりも大きくなるように決定されているので、抵抗素子Ｒ４の抵抗値を寄生容量Ｃ２の静電容量に基づいて算出することができる。
【００２８】
さらに、誤動作防止回路１は、トランジスタＱ３として、ベースとグランドとの間に寄生容量Ｃ２が形成されないＰＮＰ型のトランジスタを用いて構成することもできる。ベースとグランドとの間に寄生容量Ｃ２が形成されないトランジスタを用いてトランジスタＱ３を構成する場合、トランジスタＱ３のベースとグランドとの間にコンデンサを接続することによって、接続したコンデンサを寄生容量Ｃ２の代わりに機能させることができる。コンデンサを寄生容量Ｃ２の代わりに用いる場合は、コンデンサと抵抗素子Ｒ４とで決まる時定数の値が、トランジスタＱ２の寄生容量Ｃ１と抵抗素子Ｒ１とで決まる時定数の値よりも大きくなるようにコンデンサの静電容量値と抵抗素子Ｒ４の抵抗値とを選択することによって、寄生容量Ｃ１の静電容量と寄生容量Ｃ２の静電容量とが同じ容量で、かつ抵抗素子Ｒ４の抵抗値が抵抗素子Ｒ１の抵抗値の２倍である場合と、同様の効果を得ることができる。
【００２９】
このように、コンデンサの一端がグランドに接続され、他端がＰＮＰ型のトランジスタＱ３のベースに接続され、抵抗素子Ｒ４の抵抗値および前記コンデンサの静電容量値は、電源電圧Ｖｃｃが上昇する過渡期に、抵抗素子Ｒ４を流れる電流によってトランジスタＱ３のベースエミッタ間に生じる電位差が、抵抗素子Ｒ１を流れる電流によってＰＮＰ型のトランジスタＱ２のベースエミッタ間に生じる電位差よりも大きくなるように決定されているので、トランジスタＱ３のベースとグランドとの間に寄生容量が形成されなくても、コンデンサを用いることによって実現することができる。
【００３０】
図４は、電源電圧Ｖｃｃの電源に正のサージ電圧を印加して出力端子Ｖｏｕｔの電圧を測定するための回路構成を示す図である。図４（ａ）は、誤動作防止回路１を用いていない測定対象の回路構成の例であり、スイッチング回路２０の電源電圧Ｖｃｃの電源として電源Ｖｂａｔｔを用い、入力端子ＶｉｎにトランジスタＱ１をオフ状態に維持するための電圧Ｖｏｆｆを印加している。抵抗素子Ｒ１〜Ｒ３の抵抗値は、いずれも５０ｋオーム（Ω）である。電源Ｖｂａｔｔは、電源電圧Ｖｃｃを６Ｖから１６Ｖまで１０Ｖ／μ秒で変化させることができる電源である。
【００３１】
図４（ｂ）は、誤動作防止回路１を用いた測定対象の回路構成であり、スイッチング回路２の電源電圧Ｖｃｃの電源として、図４（ａ）で用いる電源Ｖｂａｔｔと同じ電源を用い、入力端子Ｖｉｎに図４（ａ）で印加している電圧Ｖｏｆｆと同じ電圧を印加している。
【００３２】
図５は、図４に示した回路構成で測定した測定結果を示す図である。図５（ａ）は、図４（ａ）に示した回路構成で、電源電圧Ｖｃｃおよび出力端子Ｖｏｕｔを測定した測定結果を示すグラフであり、図５（ｂ）は、図４（ｂ）に示した回路構成で、電源電圧Ｖｃｃおよび出力端子Ｖｏｕｔを測定した測定結果を示すグラフである。グラフの横軸は時間（μ秒）であり、縦軸は電圧（Ｖ）である。
【００３３】
図５（ａ）では、時間１００μ秒の時点から時間１０１μ秒の時点までの間に、電源電圧Ｖｃｃが６Ｖから１６Ｖまで１０Ｖ／μ秒で上昇している。出力端子Ｖｏｕｔの電圧は、時間１００μ秒の時点から時間１０１μ秒の時点までの間に、０Ｖから８．６Ｖまで上昇した後、時間１０１μ秒の時点から時間１０２μ秒の時点にかけて、８．６Ｖから０Ｖまで下降している。出力端子Ｖｏｕｔに８．６Ｖのパルス状の電圧が出力され、出力端子Ｖｏｕｔに接続される回路が誤動作する可能性がある。
【００３４】
図５（ｂ）では、電源電圧Ｖｃｃが、図５（ａ）の場合と同様に、時間１００μ秒の時点から時間１０１μ秒の時点までの間に、６Ｖから１６Ｖまで１０Ｖ／μ秒で上昇しているが、出力端子Ｖｏｕｔの電圧は、時間１００μ秒の時点から時間１０１μ秒の時点にかけて、最大で０．４Ｖ上昇しているだけであり、出力端子Ｖｏｕｔに接続される回路の誤動作を防止することができる。
【００３５】
このように、ベースが抵抗素子Ｒ１を介して電源電圧Ｖｃｃの電源に接続され、エミッタが前記電源電圧Ｖｃｃの電源に接続され、コレクタが抵抗素子Ｒ３を介してグランドに接続され、前記ベースがグランドとの間で寄生容量を形成するＰＮＰ型のトランジスタを備え、抵抗素子Ｒ１に流れる電流を制御することによって、トランジスタＱ２のオン状態およびオフ状態を切り換えて、前記コレクタの電圧を出力するスイッチング回路２におけるＰＮＰ型のトランジスタＱ２の誤動作を防止するにあたって、ＰＮＰ型のトランジスタＱ２がオフ状態で電源電圧Ｖｃｃが上昇したとき、ベースエミッタ間の電位差を、ＰＮＰ型のトランジスタＱ２をオフ状態からオン状態に変化させる電位差未満に保持させる。したがって、ＰＮＰ型のトランジスタＱ２の電源電圧が急激に上昇しても、オフ状態であるトランジスタＱ２が誤ってオン状態になることを防止することができる。
【００３６】
さらに、抵抗素子Ｒ４の一端が電源電圧Ｖｃｃの電源に接続され、ＰＮＰ型のトランジスタＱ３のベースが抵抗素子Ｒ４の他端に接続され、エミッタが前記電源電圧Ｖｃｃの電源に接続され、かつコレクタがＰＮＰ型のトランジスタＱ２のベースに接続されるので、抵抗素子Ｒ４およびＰＮＰ型のトランジスタＱ３からなる簡単な回路構成で実現することができる。
【００３７】
誤動作防止回路１は、スイッチング回路２あるいはスイッチング回路２と同様のスイッチング回路を用いる電子機器、たとえば車両に搭載されるナビゲーション装置あるいはオーディオ装置などの機器に適用することができる。
【００３８】
このように、本発明に係る電子機器は、誤動作防止回路１およびその誤動作防止回路１によって誤動作が防止されるＰＮＰ型のトランジスタＱ２を備えるスイッチング回路２を用いるので、電源電圧が急激に上昇しても誤動作し難い電子機器を実現することができる。
【図面の簡単な説明】
【００３９】
【図１】ＰＮＰトランジスタを用いたスイッチング回路２０の回路構成を示す図である。
【図２】集積回路内に形成されるＰＮＰトランジスタの素子構造を示す図である。
【図３】本発明の実施の一形態である誤動作防止回路１およびスイッチング回路２の回路構成を示す図である。
【図４】電源電圧Ｖｃｃの電源に正のサージ電圧を印加して出力端子Ｖｏｕｔの電圧を測定するための回路構成を示す図である。
【図５】図４に示した回路構成で測定した測定結果を示す図である。
【符号の説明】
【００４０】
１  誤動作防止回路
２，２０  スイッチング回路
１１  エミッタ
１２  ベース
１３  コレクタ
１４  空乏層
１５  Ｐ型半導体
Ｑ１  ＮＰＮトランジスタ
Ｑ２，Ｑ３  ＰＮＰトランジスタ
Ｒ１〜Ｒ４  抵抗
Ｃ１，Ｃ２  寄生容量
【図１】
2009207015.tif 000003
【図２】
2009207015.tif 000004
【図３】
2009207015.tif 000005
【図４】
2009207015.tif 000006
【図５】
2009207015.tif 000007