(57)【要約】【課題】  半導体集積回路装置における電源電圧ドロップ検証方法及び半導体集積回路装置に関し、簡単な構成によって、実際のデバイス動作時の電圧ドロップを視覚的に容易に検証する。【解決手段】  半導体集積回路装置に形成したインバータチェーン３に電流を流し、その発光強度分布を取得するとともに、前記発光強度分布と前記半導体集積回路装置の電源網解析結果とを比較して電源電圧ドロップ箇所を特定する。【選択図】          図１
2009088092.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置に形成したインバータチェーンに電流を流し、その発光強度分布を取得するとともに、前記発光強度分布と前記半導体集積回路装置の電源網解析結果とを比較して電源電圧ドロップ箇所を特定することを特徴とする半導体集積回路装置における電源電圧ドロップ検証方法。
【請求項２】
半導体集積回路装置に形成された複数の素子の中から所定の素子を選択し、前記選択した素子の発光強度分布を取得するとともに、前記発光強度分布と前記半導体集積回路装置の電源網解析結果とを比較して電源電圧ドロップ箇所を特定することを特徴とする半導体集積回路装置における電源電圧ドロップ検証方法。
【請求項３】
前記発光強度分布を取得する素子に流す電流が交流の場合、シャッターを使用して前記発光強度分布を取得する素子からの発光のみを取得し、前記発光強度分布を取得する素子に流す電流が直流の場合、他の素子をスタンバイ状態にして前記発光強度分布を取得する素子のみに電流を流すことを特徴とする請求項１または２に記載の半導体集積回路装置における電源電圧ドロップ検証方法。
【請求項４】
発光素子として機能させるインバータチェーンを半導体基板に組み込んだことを特徴とする半導体集積回路装置。
【請求項５】
前記インバータチェーンが、前記半導体基板全面に蛇行状、格子状、櫛歯状、或いは、同心円状に配置されていることを特徴とする請求項４記載の半導体集積回路装置。
【請求項６】
前記インバータチェーンが、奇数段の閉じたインバータチェーンを構成していることを特徴とする請求項４または５に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置における電源電圧ドロップ検証方法及び半導体集積回路装置に関するものであり、特に、半導体集積回路装置の開発や量産立上げ時などで発生する電圧ドロップを速やかに検証するための構成に特徴のある半導体集積回路装置における電源電圧ドロップ検証方法及び半導体集積回路装置に関するものである。
【背景技術】
【０００２】
近年の半導体デバイスの高速化、多層化、微細化に伴い、半導体集積回路装置の駆動電圧は低電圧化が進んでいる。
特に、半導体デバイスの微細化・高集積化に伴って電源配線は細くなり、配線抵抗の増大を招いており、配線抵抗の低減が問題になっている。
【０００３】
一方、半導体デバイスの高速化によって消費電力は増大し、また、高集積化に伴った膨大な数のトランジスタを動作させる必要があるが、集積回路の内部のトランジスタに電流を供給するまでの間に電源電圧ドロップが発生し易くなっている。
この様に半導体デバイスに電源電圧ドロップが発生すると、半導体デバイスのパフォーマンスの低下や動作不良が生じるため深刻な問題となっている。
【０００４】
従来、半導体デバイスにおいて電圧ドロップの検証は通常、シミュレーションで行われるが、実際のデバイス動作時の検証は困難である（例えば、特許文献１参照）。
そのため電圧ドロップによる不良が発生した場合、原因を解明するのに時間を非常に要する問題がある。
【０００５】
一方、半導体集積回路装置内に電源電圧を検出する検出用セルを配置し、この検出用セルによって検出した電源電圧と基準電圧を比較して電源電圧のドロップを検証することも提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００４−２４６５５７号公報
【特許文献２】特開２００１−３３２６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述の特許文献２の検証方法では、実際のデバイス動作時の電圧ドロップを視覚的に検証することはできず、且つ、高密度で検出用セルを配置することができないため、微小領域で発生した電源電圧ドロップを精度良く検出することができないという問題がある。
【０００７】
一方、高密度で検出用セルを配置した場合には、検出した電源電圧と基準電圧を比較するための比較回路の構成や、比較回路まで検出電圧を伝達する配線に要する面積が増大するため、高集積化の流れに逆行することになる。
【０００８】
したがって、本発明は、簡単な構成によって、実際のデバイス動作時の電圧ドロップを視覚的に容易に検証することを目的とする。
【課題を解決するための手段】
【０００９】
図１は、本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号５は電源端子である。
図１参照
上記の課題を解決するために、本発明は、半導体集積回路装置における電源電圧ドロップ検証方法において、半導体集積回路装置に形成したインバータチェーン３に電流を流し、その発光強度分布を取得するとともに、前記発光強度分布と前記半導体集積回路装置の電源網解析結果とを比較して電源電圧ドロップ箇所を特定することを特徴とする。
【００１０】
この様に、素子構成が簡単なインバータチェーン３を電源電圧ドロップ検出用発光素子として半導体集積回路装置に組み込み、インバータ２の動作時の貫通電流による発光を観測して取得した発光強度分布図を半導体集積回路装置をシミュレーションして得た電源網解析結果と比較することで設計時に考慮していない電圧ドロップの検証が可能となる。
また、電圧ドロップの検証を発光素子を用いて行っているので、視覚的に容易に検証することが可能になる。
【００１１】
或いは、半導体集積回路装置に形成された素子の中から所定の素子、例えば、素子サイズの揃った素子、特に、ロジック回路を構成するＭＯＳＦＥＴ等を選択して発光素子として機能させ、前記選択した素子の発光強度分布を取得するとともに、前記発光強度分布と前記半導体集積回路装置の電源網解析結果とを比較して電源電圧ドロップ箇所を特定するようにしても良い。
【００１２】
この場合、半導体集積回路装置の動的（ＡＣ）時の電源電圧ドロップ検証を行う場合、動作時の発光強度分布観測時はデバイス全体が発光するので、観測したい発光領域を絞り込むことのできるシャッターを使用して前記発光素子からの発光のみを取得する必要がある。
【００１３】
一方、半導体集積回路装置の静的（ＤＣ）時の電源電圧ドロップ検証を行う場合、他の素子をスタンバイ状態にして前記発光素子のみに電流を流すようにすれば良い。
【００１４】
また、本発明は、半導体集積回路装置において、発光素子として機能させるインバータチェーン３を半導体基板１に組み込んだことを特徴とする。
【００１５】
この様に、半導体集積回路装置において発光素子として機能させるインバータチェーン３を半導体基板１に組み込むことによって、実際のデバイス動作時の電圧ドロップを視覚的に容易に検証することが可能になる。
【００１６】
なお、インバータ２の数は測定精度に応じて任意であるが、例えば、９０ｎｍテクノロジーの場合、１ｃｍ×１ｃｍサイズのチップの場合には１０２４個程度で良く、高集積化の妨げになることはない。
【００１７】
また、このインバータチェーン３は、半導体基板１全面に蛇行状、格子状、櫛歯状、或いは、同心円状に配置しても良いし、或いは、半導体基板１の電源電圧ドロップ要測定箇所のみに、交差状、斜め交差状、渦巻き状、或いは、ストライプ状に配置しても良い。
また、インバータチェーン３を奇数段の閉じたインバータチェーン３からなる発振回路として構成しても良い。
【００１８】
また、この様なインバータチェーン３は、前記半導体基板１に組み込んだ試験回路と併用しても良く、それによって、インバータ２を発光させるための入力端子４を試験回路用の入力端子４と併用することができる。
【発明の効果】
【００１９】
本発明によれば、実際のデバイス動作時の電圧ドロップを視覚的に検証することで、電圧ドロップ検証を非常に容易に行うことができ、そのため、電圧ドロップが発生した場合、製造・設計への早急な対応が可能となる。
【発明を実施するための最良の形態】
【００２０】
本発明は、半導体集積回路装置に形成した発光素子、例えば、発光素子として機能させるインバータチェーン、或いは、半導体集積回路装置に形成した素子の中から素子サイズの揃った素子、例えば、ロジック回路を構成するＭＯＳＦＥＴ等を発光素子として機能させ、発光素子に電流を流して発光強度分布を取得するとともに、発光強度分布と半導体集積回路装置をシミュレーションして得た電源網解析結果とを比較して電源電圧ドロップ箇所を特定するものである。
【００２１】
この場合、チップ内に設けるインバータの数は、
ａ．電圧ドロップをどの程度の分解能で観測するか（何ｍＶの精度で観測するか）？
ｂ．発光素子（インバータ）の発光点の大きさ（空間分解能）
ｃ．インバータ自体の電圧ドロップ量
ｄ．チップに使用するテクノロジ（トランジスタサイズ）
に依存するものである。
例えば、９０ｎｍテクノロジの場合、１ｃｍ×１ｃｍのサイズのチップの場合には、１０２４個設ける。
【００２２】
また、この場合のインバータチェーンは、半導体基板全面に蛇行状、格子状、櫛歯状、或いは、同心円状に配置しても良いし、或いは、半導体基板の電源電圧ドロップ要測定箇所のみに、交差状、斜め交差状、渦巻き状、或いは、ストライプ状に配置しても良く、さらには、奇数段の閉じたインバータチェーンからなる発振回路として構成しても良い。
なお、電源電圧ドロップ要測定箇所のみに設ける場合には、全面配置の場合に比べてインバータ数を減らすことができる。
【実施例１】
【００２３】
ここで、図２乃至図７を参照して、本発明の実施例１の電源電圧ドロップ検証方法を説明する。
図２参照  
図２は、本発明の実施例１の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図であり、ここでは、半導体チップ１１に発光素子として機能させるためのインバータ１２を蛇行形状に配置してインバータチェーン１３を構成しており、インバータチェーン１３の一端には発光素子用入力端子１４に接続されている。
【００２４】
また、半導体チップ１１の周辺には電源端子１５が設けられており、電源配線１６を介して半導体チップ１１に設けられた各内部回路及びインバータチェーン１３に電力が供給される。
【００２５】
図３参照  
図３は、本発明の実施例１における半導体集積回路装置の静的（ＤＣ）時の電源電圧ドロップ検証方法フロー図であり、
まず、半導体デバイスをスタンバイ状態にし、クロック等の信号を入力して発光素子のみ動作させる。
次に、電源電圧ドロップの判断基準とするためＩ／Ｏに最も近い発光素子の電圧−発光強度特性を取得する（図４参照）。
【００２６】
次いで、発光素子の発光観測を行い、取得した発光像から半導体チップの発光強度分布図を取得する。
この場合の発光観測は、インバータ１２からの発光波長は赤外線であるので、微小領域の観測を行う赤外線センサをスキャンさせることによって行う。
【００２７】
次いで、シミュレーションで求めた半導体チップの電源網解析結果と発光強度分布図とを比較し、設計時に考慮していないＤＣ電源電圧ドロップを検証する。
この場合、発光強度分布を取得した発光素子の電圧−発光強度特性から電圧分布に変換し、電源網において予想される電圧分布と比較し、電圧が対応していない箇所をＤＣ電源電圧ドロップ箇所とする。
【００２８】
図５参照  
図５は、作成した発光強度分布図であり、蛇行形状に配置したインバータチェーン１３に沿った発光が見られる。
【００２９】
図６参照  
図６は、半導体チップの電源網解析結果における電圧分布図であり、半導体チップ１１内に配置した各内部回路及びインバータチェーン１３の動作から予想される電圧の分布をシミュレーションしたものである。
【００３０】
図７参照  
図７は、異常電圧分布の説明図であり、電源網解析結果における電圧分布図と発光強度分布図から変換した電圧分布図との画像処理を行ってその差分を可視化して示したものであり、図の右上に異常電圧ドロップ箇所が確認された。
【００３１】
このように、本発明の実施例１においては、半導体チップに、半導体集積回路装置としての機能とは関係のないインバータチェーンを電源電圧ドロップを検証するために仕込んでいるので、実際のデバイス動作時の電圧ドロップを視覚的に容易に検証することができる。
【００３２】
なお、この様な電源電圧ドロップの検証後、半導体チップをパッケージ化するが、その場合には、発光素子用入力端子１４は電極端子として機能しないように樹脂等で被覆しておく。
【実施例２】
【００３３】
次に、図８及び図９を参照して、本発明の実施例２の電源電圧ドロップ検証方法を説明するが、使用する電源電圧がＡＣ電圧であるだけで、半導体チップの構成は全く同じであるので、電源電圧ドロップ検証方法フローのみを説明するが、まず、測定に使用するシャッターを説明する。
【００３４】
図８参照  
図８は、本発明の実施例２の電源電圧ドロップ検証方法に用いるシャッターの概念的構成図であり、２枚の遮蔽板からなるＸ軸方向絞り２１と２枚の遮蔽板からなるＹ軸方向絞り２２からなるシャッター２０により発光点２３の近傍を囲むようにし、Ｘ軸方向絞り２１及びＹ軸方向絞り２２を移動させながら赤外線センサにより発光点２３の近傍のみの発光観測を行う。
【００３５】
図９参照  
図９は、本発明の実施例２における半導体集積回路装置の動的（ＡＣ）時の電源電圧ドロップ検証方法フロー図であり、
まず、半導体デバイスと発光素子を動作状態にする。
次に、図８に示すシャッターを使用して赤外線センサをスキャンしながら発光素子周辺のみの発光観測を行う。
次に、電源電圧ドロップの判断基準とするためＩ／Ｏに最も近い発光素子の電圧−発光強度特性を取得する。
次に、取得した発光像から半導体チップの発光強度分布図を取得する。
【００３６】
次いで、シミュレーションで求めた半導体チップの電源網解析結果と発光強度分布図とを比較し、設計時に考慮していないＡＣ電源電圧ドロップを検証する。
この場合、発光強度分布を取得した発光素子の電圧−発光強度特性から電圧分布に変換し、電源網において予想される電圧分布と比較し、電圧が対応していない箇所をＡＣ電源電圧ドロップ箇所とする。
【００３７】
このように、本発明の実施例２においては、ＡＣ電圧を用いた半導体集積回路装置の動的（ＡＣ）時の電源電圧のドロップを検証する際に、シャッターを用いているので、他の半導体デバイスからの発光の影響を受けることなく、インバータからの発光のみを観測することができる。
【実施例３】
【００３８】
次に、図１０を参照して、本発明の実施例３の電源電圧ドロップ検証方法を説明するが、インバータの配置が異なるだけで、検証方法は上記の実施例１と同様であるのでインバータの配置のみ説明する。
図１０参照  
図１０は、本発明の実施例３の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図であり、ここでは、半導体チップ１１に発光素子として機能させるためのインバータ１２を格子状に配置してインバータチェーン１７を構成しており、インバータチェーン１７の一端には発光素子用入力端子１４に接続されている。
【００３９】
その他の構成は上記の実施例１と同様であり、半導体チップ１１の周辺には電源端子１５が設けられており、電源配線１６を介して半導体チップ１１に設けられた各内部回路及びインバータチェーン１７に電力が供給される。
この実施例３においても、実施例１と同様なＤＣ電源電圧ドロップ或いはＡＣ電源電圧ドロップの検証が可能になる。
【実施例４】
【００４０】
次に、図１１を参照して、本発明の実施例４の電源電圧ドロップ検証方法を説明するが、インバータの配置が異なるだけで、検証方法は上記の実施例１と同様であるのでインバータの配置のみ説明する。
図１１参照  
図１１は、本発明の実施例４の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図であり、ここでは、半導体チップ１１に発光素子として機能させるためのインバータ１２を櫛歯状に配置してインバータチェーン１８を構成しており、インバータチェーン１８の一端には発光素子用入力端子１４に接続されている。
【００４１】
その他の構成は上記の実施例１と同様であり、半導体チップ１１の周辺には電源端子１５が設けられており、電源配線１６を介して半導体チップ１１に設けられた各内部回路及びインバータチェーン１８に電力が供給される。
この実施例４においても、実施例１と同様なＤＣ電源電圧ドロップ或いはＡＣ電源電圧ドロップの検証が可能になる。
【実施例５】
【００４２】
次に、図１２を参照して、本発明の実施例５の電源電圧ドロップ検証方法を説明するが、インバータの配置が異なるだけで、検証方法は上記の実施例１と同様であるのでインバータの配置のみ説明する。
図１２参照  
図１２は、本発明の実施例５の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図であり、ここでは、半導体チップ１１に発光素子として機能させるためのインバータ１２を同心円状に配置してインバータチェーン１９を構成しており、インバータチェーン１９の一端には発光素子用入力端子１４に接続されている。
【００４３】
その他の構成は上記の実施例１と同様であり、半導体チップ１１の周辺には電源端子１５が設けられており、電源配線１６を介して半導体チップ１１に設けられた各内部回路及びインバータチェーン１９に電力が供給される。
この実施例５においても、実施例１と同様なＤＣ電源電圧ドロップ或いはＡＣ電源電圧ドロップの検証が可能になる。
【実施例６】
【００４４】
次に、図１３を参照して、本発明の実施例６の電源電圧ドロップ検証方法を説明するが、インバータの配置が異なるだけで、検証方法は上記の実施例１と同様であるのでインバータの配置のみ説明する。
図１３参照  
図１３は、本発明の実施例６の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの構成図であり、ここでは、奇数個（図の場合は５個）のインバータ１２からなる閉じたインバータチェーン３１で発振回路を構成したものである。
このインバータチェーン３１の出力はＡＮＤ回路３２の入力端に接続され、発光素子用入力端子１４からの信号入力との間でＡＮＤ論理動作により発光が行われる。
【実施例７】
【００４５】
次に、図１４を参照して、本発明の実施例７の電源電圧ドロップ検証方法を説明するが、インバータの配置が異なるだけで、検証方法は上記の実施例１と同様であるのでインバータの配置のみ説明する。
図１４参照  
図１４は、本発明の実施例７の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの構成図であり、基本的構成は上記の実施例６と同様であり、ここでは、奇数個（図の場合は５個）のインバータ１２からなるインバータチェーン３１で発振回路を構成したものである。
【００４６】
但し、ここでは、半導体デバイスの試験回路（ＢＩＳＴ：Ｂｕｉｌｔ−ｉｎ  Ｓｅｌｆ−ｔｅｓｔ）に併用して仕込んだものであり、試験時のみに使用する抵抗制御端子３３に入力が印加された場合には、他の内部回路３４の抵抗３５の抵抗値を制御電極３６で制御することによって、他の内部回路３４の試験を併せて行う。
なお、符号３７はデバイスの既存の電極端子である。
【００４７】
この実施例７においてはＢＩＳＴのための入力端子と電源電圧ドロップ検証のための入力端子を兼用しているので、電極端子の数を減らすことができる。
なお、この抵抗制御端子３３はパッケージ化に際しては樹脂等で被覆して電極端子として露出しないようにする。
【実施例８】
【００４８】
次に、図１５を参照して、本発明の実施例８の電源電圧ドロップ検証方法を説明するが、インバータの配置が異なるだけで、検証方法は上記の実施例１と同様であるのでインバータの配置のみ説明する。
図１５参照  
図１５は、本発明の実施例８の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの構成図であり、ここでは、インバータ１２からなる開いたインバータチェーン３８を構成している。
【００４９】
また、ここでは、半導体デバイスの試験回路（スキャン用のクロック信号）に併用して仕込んだものであり、試験時に試験モード端子３９に入力が印加されると、ＡＮＤ回路４０の他端に入力されるクロック信号とのＡＮＤ論理出力によりインバータ１２で発光が観測されることになる。
【００５０】
この実施例８においても試験回路（スキャン用のクロック信号）に併用して仕込んでいるので、電源電圧ドロップ検証のための単独の試験工程が不要になる。
なお、この試験モード端子３９もパッケージ化に際しては樹脂等で被覆して電極端子として露出しないようにする。
【実施例９】
【００５１】
次に、本発明の実施例９の電源電圧ドロップ検証方法を説明する。
この実施例９においては、図示を省略するが、半導体チップ内に設けた半導体装置としての機能を果たすための各種の内部回路、例えば、論理回路を構成するトランジスタの内、設計上のサイズが同じ大きさのトランジスタを適当な間隔で、例えば、１０００個程度選択して、この選択したトランジスタを発光素子として発光させて、発光強度分布を取得するものである。
【００５２】
なお、トランジスタの選択に際しては、ＧＤＳ（Ｇｌｏｂａｌ  Ｄａｔａ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）情報を基にして決定されるものである。
この場合には、選択したトランジスタからの発光のみを観測するために、上記の図８に示したシャッターを設けた赤外線センサをスキャンすることによって行う。
【００５３】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の実施例１及び実施例２においては、インバータチェーンを半導体チップ内に全面に配置しているが全面である必要はなく、デバイス配置状況から電源電圧ドロップが発生し易いことが予想される領域のみにインバータチェーンを配置しても良いものであり、その場合には、インバータチェーンを交差状、斜め交差状、渦巻き状、或いは、ストライプ状に配置すれば良い。
【産業上の利用可能性】
【００５４】
本発明の活用例としては、Ｓｉ集積回路装置が典型的なものであるが、Ｓｉ集積回路装置に限られるものではなく、ＧａＡｓ等の化合物半導体集積回路装置にも適用されるものである。
【図面の簡単な説明】
【００５５】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図である。
【図３】本発明の実施例１における半導体集積回路装置の静的（ＤＣ）時の電源電圧ドロップ検証方法フロー図である。
【図４】Ｉ／Ｏに最も近い発光素子の電圧−発光強度特性図である。
【図５】発光強度分布図である。
【図６】半導体チップの電源網解析結果における電圧分布図である。
【図７】異常電圧分布の説明図である。
【図８】本発明の実施例２の電源電圧ドロップ検証方法に用いるシャッターの概念的構成図である。
【図９】本発明の実施例２における半導体集積回路装置の動的（ＡＣ）時の電源電圧ドロップ検証方法フロー図である。
【図１０】本発明の実施例３の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図である。
【図１１】本発明の実施例４の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図である。
【図１２】本発明の実施例５の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの配置状態の説明図である。
【図１３】本発明の実施例６の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの構成図である。
【図１４】本発明の実施例７の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの構成図である。
【図１５】本発明の実施例８の電源電圧ドロップ検証方法に用いる半導体集積回路装置におけるインバータの構成図である。
【符号の説明】
【００５６】
１  半導体基板
２  インバータ
３  インバータチェーン
４  入力端子
５  電極端子
１１  半導体チップ
１２  インバータ
１３  インバータチェーン
１４  発光素子用入力端子
１５  電源端子
１６  電源配線
１７  インバータチェーン
１８  インバータチェーン
１９  インバータチェーン
２０  シャッター
２１  Ｘ軸方向絞り
２２  Ｙ軸方向絞り
２３  発光点
３１  インバータチェーン
３２  ＡＮＤ回路
３３  抵抗制御端子
３４  内部回路
３５  抵抗
３６  制御電極
３７  既存の電極端子
３８  インバータチェーン
３９  試験モード端子
４０  ＡＮＤ回路
【図１】
2009088092.tif 000003
【図２】
2009088092.tif 000004
【図３】
2009088092.tif 000005
【図４】
2009088092.tif 000006
【図５】
2009088092.tif 000007
【図６】
2009088092.tif 000008
【図７】
2009088092.tif 000009
【図８】
2009088092.tif 000010
【図９】
2009088092.tif 000011
【図１０】
2009088092.tif 000012
【図１１】
2009088092.tif 000013
【図１２】
2009088092.tif 000014
【図１３】
2009088092.tif 000015
【図１４】
2009088092.tif 000016
【図１５】
2009088092.tif 000017