(57)【要約】【課題】環境への負荷が小さく、安価な薄膜トランジスタ及びその製造方法を提供する。【解決手段】薄膜トランジスタは、ゲート電極１の表面に、絶縁膜２及びＡＺＯ半導体よりなるチャネル層３がこの順に形成されており、該チャネル層３の表面に、間隔をあけてソース電極４及びドレイン電極５が形成された構成となっている。チャネル層がＡＺＯ半導体よりなるため、安価であると共に環境への負荷が小さく、低温プロセスで製造することができる。ソース電極４及びドレイン電極５がＡＺＯ半導体よりなるため、チャネル層６と同一の成膜装置で製造することが可能である。【選択図】図１
2009088179.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜及びチャネル層を有する薄膜トランジスタにおいて、
該チャネル層がＡｌをドープしたＺｎＯ半導体よりなることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、前記ソース電極、前記ドレイン電極及び前記ゲート電極がＡｌをドープしたＺｎＯ半導体よりなることを特徴とする薄膜トランジスタ。
【請求項３】
請求項２において、前記ソース電極及びドレイン電極と前記チャネル層との間に、該ソース電極及びドレイン電極の側から該チャネル層の側に向かうに従い、該ソース電極及びドレイン電極の組成から該チャネル層の組成に徐々に変化する組成傾斜層が形成されていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１ないし３のいずれか１項の薄膜トランジスタを製造する方法において、
酸素ガスを含む雰囲気にて、ＡｌドープＺｎターゲット又はＡｌをドープしたＺｎＯターゲットをスパッタすることにより、前記チャネル層を成膜することを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項４において、酸素ガスを含む雰囲気にて、ＡｌドープＺｎターゲット又はＡｌをドープしたＺｎＯターゲットをスパッタすることにより、前記ソース電極及び前記ドレイン電極を成膜することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項４又は５において、前記ターゲットにパルス電圧を印加してスパッタすることを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項４ないし６のいずれか１項において、複数個の前記ターゲットにパルス電圧を交互に間欠的に印加することを特徴とする薄膜トランジスタの製造方法。
【請求項８】
請求項７において、各ターゲットに間欠的に正の電圧を印加することにより、該ターゲットのチャージングを防止することを特徴とする薄膜トランジスタの製造方法。
【請求項９】
請求項４ないし８のいずれか１項において、スパッタ時におけるＺｎ又はＡｌの少なくとも一つの放電の発光波長と発光強度をモニタリングすることを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソース電極、ドレイン電極、ゲート電極及びチャネル層を有する薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
Ｉ．  従来、薄膜トランジスタのチャネル層として、アモルファスシリコンが用いられている。しかしながら、アモルファスシリコンをチャネル層に用いる場合、アモルファスシリコンを高温プロセスで成膜する必要があるため、高価な成膜装置が必要であると共に、高分子基板等の表面に成膜することができなかった。
II．  近年、アモルファスシリコンに代えてＩｎ−Ｇａ−Ｚｎ−Ｏの酸化物半導体（ＩＧＺＯ）をチャネル層に用いる技術が開示されている（非特許文献１）。このＩＧＺＯをＰＥＴ基板状に形成することにより、フレキシブルであり、アモルファスシリコンに匹敵する特性を有し、かつフレキシブルな薄膜トランジスタを得ることができる。特開平２００７−０７３７０１号にも、ＩＧＺＯをチャネル層に用いた薄膜トランジスタが開示されている。
【特許文献１】特開平２００７−０７３７０１号
【非特許文献１】Ｎａｔｕｒｅ，ｖｏｌ．４３２（２００４），Ｐ．４８８
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記の通り、アモルファスシリコンをチャネル層に用いる場合、アモルファスシリコンを高温プロセスで成膜する必要があるため、高価な成膜装置が必要であると共に、高分子基板等の表面に成膜することができない。
【０００４】
また、ＩＧＺＯをチャネル層に用いる場合、有害なＧａが含まれるため環境への負荷が高く、また、高価なＩｎが含まれるため、コスト高となる。
【０００５】
本発明は、環境への負荷が小さく、安価な薄膜トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明（請求項１）の薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜及びチャネル層を有する薄膜トランジスタにおいて、該チャネル層がＡｌをドープしたＺｎＯ半導体よりなることを特徴とするものである。
【０００７】
請求項２の薄膜トランジスタは、請求項１において、前記ソース電極、前記ドレイン電極及び前記ゲート電極がＡｌをドープしたＺｎＯ半導体よりなることを特徴とする。
【０００８】
請求項３の薄膜トランジスタは、請求項２において、前記ソース電極及びドレイン電極と前記チャネル層との間に、該ソース電極及びドレイン電極の側から該チャネル層の側に向かうに従い、該ソース電極及びドレイン電極の組成から該チャネル層の組成に徐々に変化する組成傾斜層が形成されていることを特徴とする。
【０００９】
本発明（請求項４）の薄膜トランジスタの製造方法は、請求項１ないし３のいずれか１項の薄膜トランジスタを製造する方法において、酸素ガスを含む雰囲気にて、ＡｌドープＺｎターゲット又はＡｌをドープしたＺｎＯターゲットをスパッタすることにより、前記チャネル層を成膜することを特徴とするものである。
【００１０】
請求項５の薄膜トランジスタの製造方法は、請求項４において、酸素ガスを含む雰囲気にて、ＡｌドープＺｎターゲット又はＡｌをドープしたＺｎＯターゲットをスパッタすることにより、前記ソース電極及び前記ドレイン電極を成膜することを特徴とする。
【００１１】
請求項６の薄膜トランジスタの製造方法は、請求項４又は５において、前記ターゲットにパルス電圧を印加してスパッタすることを特徴とする。
【００１２】
請求項７の薄膜トランジスタの製造方法は、請求項４ないし６のいずれか１項において、複数個の前記ターゲットにパルス電圧を交互に間欠的に印加することを特徴とする。
【００１３】
請求項８の薄膜トランジスタの製造方法は、請求項７において、各ターゲットに間欠的に正の電圧を印加することにより、該ターゲットのチャージングを防止することを特徴とする。
【００１４】
請求項９の薄膜トランジスタの製造方法は、請求項４ないし８のいずれか１項において、スパッタ時におけるＺｎ又はＡｌの少なくとも一つの放電の発光波長と発光強度をモニタリングすることを特徴とする。
【発明の効果】
【００１５】
本発明（請求項１）の薄膜トランジスタは、チャネル層がＡＺＯ（ＡｌをドープしたＺｎＯ）半導体よりなるため、Ｉｎのような高価な成分が含まれておらず安価であると共に、Ｇａのような有害物質が含まれておらず環境への負荷が小さい。この薄膜トランジスタは、アモルファスシリコンをチャネル層に用いる場合と比べて、低温プロセスで製造することができる。
【００１６】
本発明において、ソース電極、ドレイン電極及びゲート電極がＡＺＯ（ＡｌをドープしたＺｎＯ）半導体よりなることが好ましい。この場合、原料コストを低減することができる。また、チャネル層と、ソース電極、ドレイン電極及びゲート電極とを、同一の成膜装置を用いて製造することができ、製造コストの低減が可能になる。
【００１７】
本発明において、ＡＺＯ半導体よりなるソース電極及びドレイン電極とＡＺＯ半導体よりなるチャネル層との間に、該ソース電極及びドレイン電極の側から該チャネル層の側に向かうに従い、該ソース電極及びドレイン電極の組成から該チャネル層の組成に徐々に変化する組成傾斜層が形成されていることが好ましい。この場合、これら電極とチャネル層との界面において電流の流れが阻害されることが防止される。
【００１８】
本発明の薄膜トランジスタを製造するに際しては、酸素ガスを含む雰囲気にて、ＡｌドープＺｎターゲット又はＡＺＯターゲットをスパッタすることにより、チャネル層を成膜すればよい。これにより、簡易かつ安価に薄膜トランジスタを製造することができる。
【００１９】
また、ソース電極及びドレイン電極も、酸素ガスを含む雰囲気にて、ＡｌドープＺｎターゲット又はＡＺＯターゲットをスパッタすることにより、成膜するのが好ましい。この場合、チャネル層とソース電極及びドレイン電極とを、同一の成膜装置を用いて製造することができ、製造コストの低減が可能になる。
【００２０】
本発明において、ターゲットにパルス電圧を印加してスパッタすることにより、安定した高速成膜が可能となる。
【００２１】
本発明において、複数個の前記ターゲットにパルス電圧を交互に間欠的に印加することが好ましい。この場合、各ターゲットに単一のパルスを印加するときと比べて一層大電流を流すことができ、安定した高速成膜が可能となる。
【００２２】
本発明において、各ターゲットに間欠的に正の電圧を印加することにより、該ターゲットのチャージングを防止することが好ましい。この場合、各ターゲットにより大電流を流すことができ、安定した高速成膜が可能となる。
【００２３】
本発明において、スパッタ時におけるＺｎ及びＡｌの少なくとも一つの放電の発光波長と発光強度をモニタリングすることが好ましい。この場合、Ｚｎ及びＡｌのスパッタ量を常時、正確に認識することができる。従って、このモニタリングの結果に基づいて成膜条件を制御することにより、薄膜トランジスタを正確かつ安定的に成膜することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極及びチャネル層を有する薄膜トランジスタにおいて、該チャネル層がＡＺＯ（Ａｌをドープした酸化亜鉛）半導体よりなることを特徴とするものである。
【００２５】
第１図は、本発明の薄膜トランジスタの一例を示す模式図である。
【００２６】
この薄膜トランジスタは、ゲート電極１の表面に、絶縁膜２及びＡＺＯ半導体よりなるチャネル層３がこの順に形成され、該チャネル層３の表面に、互いに間隔をあけてソース電極４及びドレイン電極５が形成された構成となっている。
【００２７】
基板としては、シリコンや石英ガラス、無アルカリガラス、ソーダガラスの他、ＰＥＴやポリイミドなどの高分子基材を用いることができる。
【００２８】
このゲート電極１としては、シリコンをドープしたものや、ＩＴＯなどの透明導電膜、ＡｌやＡｕといった金属膜、高分子導電膜を用いることができる。更にコストを下げるため、抵抗率を下げたＡＺＯ膜も使用できる。このゲート電極１の比抵抗は、例えば１×１０−４〜１×１０−２Ω・ｃｍ程度である。このゲート電極１の厚みは、例えば５〜２００ｎｍ程度である。
【００２９】
この絶縁膜２としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化チタン等の酸化物、ポリイミド、アクリル、ＰＶＰ、フッ素系樹脂等の有機系絶縁膜などが用いられる。シリコンウエハーを基材として用いた場合は、該シリコン基板の表面を酸素雰囲気中で加熱してなる熱酸化膜を用いることができる。この絶縁膜２の厚みは、５ｎｍ〜２μｍであることが好ましい。５ｎｍ未満であると、ゲートリーク電流の抑制を十分に行うことができない。２μｍ超であると、ゲート電極１に印加するゲート電圧を過大にする必要がある。この絶縁膜２の比抵抗は、１０１３Ω・ｃｍ以上であることが好ましい。
【００３０】
このチャネル層３のＡＺＯ半導体は、原子数比Ａｌ／（Ｚｎ＋Ａｌ）が０．０１〜３０ａｔｍ％、特に０．１〜５ａｔｍ％であることが好ましい。また、このＡＺＯ半導体は、比抵抗が１０−１〜１０７Ω・ｃｍ、特に１〜１０５Ω・ｃｍであることが好ましい。比抵抗がこの範囲であると、電界効果移動度及びオン／オフ比が十分に高い値となる。このＡＺＯ半導体の比抵抗の制御は、後述する通り、成膜時の酸素導入量の制御によって行うことができる。このチャネル層３の厚みは、例えば５〜１００ｎｍ程度である。
【００３１】
このソース電極４及びドレイン電極５としては、ＡＺＯ半導体、ＩＴＯなどの透明導電膜、ＡｌやＡｕといった金属膜、ＰＥＤＯＴ−ＰＳＳなどの導電性高分子が用いられるが、好ましくはＡＺＯ半導体が用いられる。このように、ソース電極４、ドレイン電極５及びゲート電極１をチャネル層３と同様にＡＺＯとすることにより、これらを同一の成膜装置で製造することが可能となり、低コストにて薄膜トランジスタを製造することができる。このＡＺＯ半導体は、原子数比Ａｌ／（Ｚｎ＋Ａｌ）が０．０１〜３０ａｔｍ％、特に０．１〜５ａｔｍ％であることが好ましい。また、このＡＺＯ半導体は、比抵抗が１０−２Ω・ｃｍ以下、特に１０−３Ω・ｃｍ以下であることが好ましい。このＡＺＯ半導体の比抵抗の制御も、成膜時の酸素導入量の制御によって行うことができる。このソース電極４及びドレイン電極５の厚みは、例えば５〜２００ｎｍ程度である。また、電極４，５間の距離は１μｍ〜２００μｍ程度である。
【００３２】
上記の薄膜トランジスタでは、ゲート電極１を基板として用いたが、基板上にゲート電極１が形成されていてもよい。
【００３３】
この基板としては、例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラスを使用することができる。また、チャネル層がＡＺＯよりなり、チャネル層を低温成膜することが可能であることから、アクリル等の種々のプラスチック基板等を使用することもできる。またＰＥＴなどの高分子フィルム基材も用いることができる。基板の厚さは０．０５〜１０ｍｍが一般的であり、０．１〜５ｍｍが好ましい。
【００３４】
また、上記の薄膜トランジスタにおいて、ソース電極４及びドレイン電極５がＡＺＯ半導体よりなる場合には、ソース電極４及びドレイン電極５とチャネル層３との間に、該電極４，５の側から該チャネル層３の側に向かうに従い、電極４，５の組成から該チャネル層３の組成に徐々に変化する、ＡＺＯ膜よりなる組成傾斜層が形成されていることが好ましい。この組成傾斜膜の組成は、電極４，５の組成から該チャネル層３の組成に徐々に変化しているため、チャネル層３と電極４，５との間のバリアを低減させることができ、薄膜トランジスタの電流−電圧特性が向上する。なお、この組成傾斜膜もＡＺＯよりなるため、チャネル層３、ソース電極４及びドレイン電極５と同一の装置で製造することが可能である。この組成傾斜膜の組成の制御も、成膜時の酸素導入量の制御によって行うことができる。この組成傾斜膜の厚みは、１０〜５００ｎｍ程度であることが好ましい。この範囲内であると、薄膜トランジスタの電流−電圧特性が良好なものとなる。
【００３５】
上記の薄膜トランジスタは、ゲート電極１の表面に熱酸化等によって絶縁膜２を形成させた後、チャネル層３、組成傾斜膜６、ソース電極４及びドレイン電極５を、ＤＣ反応性スパッタ法、ＲＦスパッタ法、パルスレーザー蒸着法などの物理的気相成長法によって成膜することにより、製造することができる。
【００３６】
次に、本発明の薄膜トランジスタの製造方法の一例について説明する。
【００３７】
第２図はデュアルカソード方式マグネトロンスパッタリング法により成膜する方法を説明するための概略図、第３図は第２図のターゲット電極に印加する電圧の一例を説明する図である。
【００３８】
第２図の通り、支持体２０ａ上に第１のターゲット２１ａを設けてなるターゲット電極２０Ａと、その下方に配置された磁石２２ａとから、第１のスパッタリング部が構成されている。また、支持体２０ｂ上に第２のターゲット２１ｂを設けてなるターゲット電極２０Ｂと、その下方に配置された磁石２２ｂとから、第２のスパッタリング部が構成されている。これら第１のスパッタリング部と第２のスパッタリング部とは隣接して設置され、これらのスパッタリング部に、スイッチングユニット２４を介して、交流電源２５が接続されている。第１のターゲット２１ａ及び第２のターゲット２１ｂは、ＡｌドープＺｎ又はＡＺＯよりなっている。
【００３９】
このＡｌドープＺｎとしては、原子数比Ａｌ／（Ｚｎ＋Ａｌ）が０．１〜５ａｔｍ％程度のものが用いられる。また、このＡＺＯとしては、原子数比Ａｌ／（Ｚｎ＋Ａｌ）が０．１〜５ａｔｍ％程度のものが用いられる。
【００４０】
これらターゲット電極２０Ａ，２０Ｂはカバー２６によって覆われている。カバー２６は排気口２８を介してポンプ（図示略）に接続されており、ガス導入口２７を介してガス供給源（図示略）に接続されている。
【００４１】
カバー２６内にコリメータ３０ａ，３０ｂが設けられており、これらコリメータ３０ａ，３０ｂは、それぞれ図示しないフィルタ及び光倍増幅管を介して、プラズマエミッションモニター（以下ＰＥＭと称することがある。）３１ａ，３１ｂに接続されている。これらコリメータ３０ａ，３０ｂ、フィルタ、光倍増幅管及びＰＥＭ３１ａ，３１ｂにより、第１、第２のモニタが構成されている。
【００４２】
ＰＥＭは、プラズマの発光をコリメータで集光し、光倍増幅管（ＰＭ）で光電変換した電気信号を監視する装置である。ＰＥＭはある一定の感度に設定されてプラズマの発光強度をモニタするようになっている。
【００４３】
ターゲット２１ａ用のフィルタ及びターゲット２１ｂ用のフィルタとしては、少なくともＺｎの発光スペクトルの波長２０２．５ｎｍ、２０６．２ｎｍ、２１３ｎｍ及び３３４ｎｍ等の波長と、Ａｌの発光スペクトルの波長２２６．９ｎｍ、２３７．３ｎｍ、３０８．２ｎｍ、３０９．３ｎｍ、３９４．４ｎｍ、３９６．２ｎｍ等の波長とを選択的に通過させることが可能なものが用いられる。
【００４４】
上記装置を用いてＡＺＯ半導体よりなるチャネル層３を成膜する際には、先ずカバー２６内部におけるターゲット２１ａ，２１ｂの上方に、絶縁膜２（第２図では絶縁膜２を省略）が下面となるようにしてゲート電極１を配置し、ポンプによってカバー２６内を真空にした後、アルゴン等の不活性ガス中に酸素を含有させた混合ガスをカバー２６内に導入し、カバー２６内を所定の圧力とする。
【００４５】
次いで、例えば、第３図の通り、ターゲット電極２０Ａ，２０Ｂに交互にパルスパケット状の電圧を印加して、グロー放電を形成させる。これにより、ターゲット２１ａ，２１ｂから粒子がスパッタされ、この粒子がターゲット２１ａ，２１ｂの上方の基板１上に付着する。この際、ターゲット２１ａ，２１ｂ又はスパッタされた粒子は、酸素ガスによって酸化される。
【００４６】
ターゲット２１ａ，２１ｂのスパッタ時におけるＺｎ及びＡｌの放電の発光波長と発光強度が、コリメータ３０ａ，３０ｂ、フィルタ及び光倍増幅管を介して電気信号となり、ＰＥＭ３１ａ，３１ｂによって検知される。これらの電気信号から第１のターゲット２１ａのスパッタ速度と第２のターゲット２１ｂのスパッタ速度が算出される。この算出結果に基づき、各ターゲット２１ａ，２１ｂに付与されるパルス電力、パルス量及びパルス幅、カバー２６内に導入する酸素量、並びにカバー内の圧力が制御される。
【００４７】
前記パルス電力、パルス量及びパルス幅は、ターゲットの面積、カバー２６内の体積、要求される成膜速度等によって異なるが、例えば１００ｍｍ×３００ｍｍ程度の大きさのターゲットを使用した場合、パルス電力は１ｋＷ〜２０ｋＷ、パルス量は５％〜５０％、パルス幅は０．１〜５００ｍｓｅｃの範囲内で制御される。パルス電力が５０ｋＷ以上であると異常放電が発生し、組成が精密に制御されたＡＺＯ膜を安定して成膜することができず、一方、パルス電力が５００Ｗ以下であると成膜速度が遅くなる。パルス量が９０％以上であると連続放電となってしまい、一方、１％以下であると、成膜速度が遅くなる。
【００４８】
前記酸素供給量は、例えば１〜５０ｓｃｃｍ程度である。酸素の導入量が過剰になると、ターゲット２１ａ，２１ｂの表面が完全に酸化され、成膜速度が非常に遅くなる。このような酸素の導入量が過剰な領域を「反応性スパッタ領域」と称する。一方、酸素の導入量が少な過ぎると、ターゲット表面が酸化されずに成膜が行われるために成膜速度は速くなるが、膜中の酸素量が不足し、半導体的な性質が失われる。このような領域を「金属的スパッタ領域」と称する。本実施の形態では、上記制御により、プラズマ中のＺｎ及びＡｌの密度に基づいて適切な量の酸素が導入される。
【００４９】
前記成膜時のカバー２６内の圧力は好ましくは０．０１〜３０Ｐａ特に０．１〜１０Ｐａの範囲内で制御される。
【００５０】
このようにして、ＡＺＯ膜を所定厚さに成膜することにより、チャネル層３が形成される。
【００５１】
次いで、このチャネル層３の表面近傍に、２個の方形の開口部を有するマスクを配置し、ターゲットとしてチャネル層３の成膜時と同一のターゲットを用い、チャネル層３の成膜時よりも酸素導入量を減少させた条件で、成膜を行う。これにより、チャネル層３の表面に、ＡＺＯ半導体よりなるソース電極４及びドレイン電極５が、互いに間隔をおいて形成される。このようにして、第１図に示す構造の薄膜トランジスタが形成される。
【００５２】
その後、スパッタを終了し、カバー２０内を大気圧にして、薄膜トランジスタを取り出す。
【００５３】
なお、チャネル層３と電極４，５との間に組成傾斜膜を設ける場合には、チャネル層３を成膜した後、酸素導入量を徐々に減少させながらＡＺＯ膜の成膜を継続する。このようにして、チャネル層３の表面に組成傾斜膜が形成される。この組成傾斜膜の表面近傍に上記マスクを配置し、組成傾斜膜の成膜後期と同一の条件で成膜を行う。このようにして製造された組成傾斜膜は、チャネル層３側から電極４，５側に向って酸素量が徐々に少なくなっており、チャネル層３との界面近傍の組成がチャネル層３の組成と略同一となり、電極４，５との界面近傍の組成が電極４，５の組成と略同一となる。
【００５４】
本実施の形態に係る薄膜トランジスタの製造方法にあっては、各ターゲット２１ａ，２１ｂに交互に間欠的な電圧を印加するため、ターゲット表面のチャージアップを防ぎ、大電流をターゲットに流し、安定した高速成膜を行うことができる。この方法を用いることによって異常放電を大幅に抑制できることから、安定した長時間の放電が可能となりダメージの少ない高品質の膜が作製可能となる。
【００５５】
また、各ターゲット２１ａ，２１ｂに単一のパルスを印加してもよいが、第３図の通り、各ターゲット２１ａ，２１ｂにパルスパケットを印加することにより、各ターゲット２１ａ，２１ｂに単一のパルスを印加するときと比べて一層大電流を流すことができ、安定した高速成膜が可能となる。
【００５６】
本実施の形態にあっては、ターゲット２１ａ，２１ｂと同数（２個）のモニタが設けられ、各ターゲット２１ａ，２１ｂにおけるＺｎ及びＡｌの放電の発光波長と発光強度を対応するモニタを用いてモニタリングするため、各ターゲット２１ａ，２１ｂの放電状況を個別に認識することができる。
【００５７】
本実施の形態にあっては、モニタリングに基づいて酸素供給量を制御することにより、酸素供給量を精密に制御することができる。このため、酸化数が精密に制御されたＡＺＯ膜を安定して供給することが可能となる。また、適切な量の酸素を供給することにより、「遷移領域」でのスパッタが可能となり、その結果、適切な量の酸素を含有した膜を高速で成膜することができる。
【００５８】
なお、従来の流量計を用いた酸素供給量制御でＡＺＯ膜を作製した場合、ＡＺＯ膜の酸化数を安定して制御することは難しい。その理由として、例えば、ターゲットの消耗が進むにつれて成膜レートが変化し、成膜時の酸素流量を初めとするスパッタ条件が変化するからである。本実施の形態では、成膜時に第１，第２のターゲット２１ａ，２１ｂにおけるＺｎ及びＡｌの発光波長と発光量をモニタリングし、プラズマ中のＺｎ及びＡｌの密度からチャンバー内に導入する酸素量を制御するPlasma  Emission  Monitor  Control（ＰＥＭコントロール）を用いるため、酸化数が制御されたＡＺＯ膜を安定して成膜することが可能となる。
【００５９】
上記実施の形態は本発明の一例であり、本発明は上記実施の形態に限定されるものではない。例えば、通常ターゲットには負の電圧を印加するが、ターゲットに間欠的に正の電圧を印加してターゲットのチャージングを防止することも有効である。この場合、負の電圧によってターゲットに蓄積された荷電が正の電圧により解消される。
【００６０】
上記実施の形態では、２つのスパッタリング部に交互に電圧を印加するバイポーラ型デュアルマグネトロンスパッタリング法を用いたが、各スパッタリング部に同じ位相で電圧を印加するユニポーラ型デュアルマグネトロンスパッタリング法を用いてもよい。
【実施例】
【００６１】
以下、実施例１について説明するが、本発明は実施例１に限定されるものではない。
【００６２】
実施例１  
ゲート電極及び絶縁膜として、熱酸化膜付きのシリコンウェハを用い、この熱酸化膜の表面に、チャネル層と、ソース電極及びドレイン電極とをこの順に成膜することにより、第１図に示す構造の薄膜トランジスタを製造した。次に、成膜方法の詳細について説明する。
【００６３】
熱酸化膜付きシリコンウェハとしては、縦３０ｍｍ、横５０ｍｍ、厚み０．８ｍｍ（このうち、熱酸化膜の厚み３００ｎｍ）の寸法のものを用いた。
【００６４】
＜チャネル層の成膜＞
この熱酸化膜付きシリコンウェハをスパッタ装置に導入し、ポンプによって装置内を５．０×１０−４Ｐａ以下の真空にした後、アルゴンと酸素の混合ガスを装置内に導入し、以下に示すスパッタ条件でＤＣマグネトロンスパッタ法によって成膜した。
【００６５】
ターゲット：ＡＺＯ焼結体  
（ターゲットサイズ：７５ｍｍΦ、Ａｌ含有量：２ｗｔ％）  
成膜時の圧力：０．５Ｐａ  
印加電圧：１５０Ｗ  
成膜時のガス流量：Ａｒ／Ｏ２＝９８／２ｓｃｃｍ  
＜ソース電極及びドレイン電極の成膜＞  
上記のチャネル層の表面近傍にメタルマスクを配置した後、成膜時のガス流量をＡｒ／Ｏ２＝９９／０．１ｓｃｃｍとしたことの他はチャネル層の成膜と同様にして、ソース電極及びドレイン電極を成膜した。
【００６６】
このようにして、チャネル長０．１ｍｍ、チャネル幅６．４ｍｍ、チャネル層の厚み３０ｎｍの薄膜トランジスタを製造した。
【００６７】
＜動作特性の評価＞
得られた薄膜トランジスタの動作特性を、Ａｇｉｌｅｎｔ社製の半導体パラメーターアナライザー４１５５Ｃを用いて測定した。その結果を第４図及び第５図に示す。
【００６８】
第４図は、ゲート電極に０Ｖ，１０Ｖ，２０Ｖ，３０Ｖ，４０Ｖ，５０Ｖ，６０Ｖ及び７０Ｖのゲート電圧（ＶＧ）を印加したときの、ドレイン電圧とドレイン電流との関係を示すグラフである。第５図は、ドレイン電圧（ＶＤ）が７０Ｖであるときの、ゲート電圧とドレイン電流との関係を示すグラフである。
【００６９】
得られた薄膜トランジスタは、ｏｎ／ｏｆｆ比が１０６以上、電界効果移動度が約０．２ｃｍ２／Ｖｓｅｃという良好な値を示した。
【図面の簡単な説明】
【００７０】
【図１】薄膜トランジスタの一例を示す模式的な断面図である。
【図２】デュアルカソード方式マグネトロンスパッタリング法を説明するための概略図である。
【図３】図１のターゲット電極に印加する電圧の一例を説明する図である。
【図４】薄膜トランジスタの動作特性を示すグラフである。
【図５】薄膜トランジスタの動作特性を示すグラフである。
【符号の説明】
【００７１】
１  ゲート電極
２  絶縁膜
３  チャネル層
４  ソース電極
５  ドレイン電極
２０ａ，２０ｂ  支持体
２０Ａ，２０Ｂ  ターゲット電極
２１ａ，２１ｂ  ターゲット
２２ａ，２２ｂ  磁石
２４  スイッチングユニット
２５  交流電源
２６  カバー
２７  ガス導入口
２８  排気口
３０ａ，３０ｂ  コリメータ
３１ａ，３１ｂ  ＰＥＭ
【図１】
2009088179.tif 000003
【図２】
2009088179.tif 000004
【図３】
2009088179.tif 000005
【図４】
2009088179.tif 000006
【図５】
2009088179.tif 000007