(57)【要約】【課題】  画像形成処理装置が再起動した場合には、処理を行うCPUにリセットがかかるため再起動の要因が何であるかを検知することができないことがあった。【解決手段】  電源を監視するためにＣＰＵの電源系を分離する手段と、リセットが接続されているユニットにアクセスし、リセットがかかっているかを確認する手段と、電源異常を検知した際に再起動要因を不揮発性メモリに書き込む手段と、再起動時に不揮発性メモリのデータを読み出し、通常の電源投入時かどうかを判断する手段と、操作部に再起動要因の内容を表示する手段とを備える。【選択図】  図１
2009088888.tif 000002
【特許請求の範囲】
【請求項１】
電源を監視するためにＣＰＵの電源系を分離する手段と、リセットが接続されているユニットにアクセスし、リセットがかかっているかを確認する手段と、電源異常を検知した際に再起動要因を不揮発性メモリに書き込む手段と、再起動時に不揮発性メモリのデータを読み出し、通常の電源投入時かどうかを判断する手段と、操作部に再起動要因の内容を表示する手段とを備えた画像形成処理装置。
【請求項２】
請求項１に記載された画像形成処理装置において、ユニットのレジスタにアクセスし、レジスタの値がデフォルト値であるかどうかで、リセットがかかっているか否かを判断する手段を備えた画像形成処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタや複写機といった画像形成処理装置に関し、より詳しくは、当該装置の正常動作が可能かどうかを正確に判断することができる画像形成処理装置に関する。
【背景技術】
【０００２】
プリンタや複写機といった画像形成処理装置では、装置に異常が発生し、正常な動作を確保できないときにリセットして、あらためて再起動するなどのためリセット回路が付設されている。
【０００３】
例えば、画像形成処理装置の制御を行うコントローラ部に電力を供給する電源の電圧が、正常動作を確保できない所定の低電圧になった場合には、低電圧検出部からの低電圧検出リセット信号がCPUに入力されて装置全体を再起動する。
【０００４】
また、ＷＤＴ（ウォッチドッグタイマ）異常検出回路部がＣＰＵからのＰ−ＲＵＮ信号を監視して、Ｐ−ＲＵＮ信号が途絶えたときには、ＣＰＵが暴走しているものとしてＷＤＴ異常検出リセット信号がCPUに入力されて装置全体を再起動する。
【０００５】
なおこのほか、コントローラ部への電源投入時には、電圧が所定値に達するまではコントローラ部の起動を抑えておくため、遅延回路からも遅延リセット信号がCPUへ入力されるようになっている。
【０００６】
上記の例として、下記特許文献１をあげることが出来る。
【特許文献１】実公平６−２４８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、画像形成処理装置が再起動した場合には、処理を行うCPUにリセットがかかるため再起動の要因が何であるかを検知することができないことがあった。
【０００８】
そのため、再起動処理に至った要因がわからず、サービスマンが修理を行うにしてもどこに故障があるかを判断することができなかった。
【０００９】
したがって本発明は、上記従来の問題点に鑑み、電源異常状態を確実に検知し、再起動要因を知ることができる画像形成処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の画像形成処理装置は次のような構成からなる。
【００１１】
電源を監視するためにＣＰＵの電源系を分離する手段と、リセットが接続されているユニットにアクセスし、リセットがかかっているかを確認する手段と、電源異常を検知した際に再起動要因を不揮発性メモリに書き込む手段と、再起動時に不揮発性メモリのデータを読み出し、通常の電源投入時かどうかを判断する手段と、操作部に再起動要因の内容を表示する手段とを備えたことを特徴とする。
【００１２】
また本発明は、前記画像形成処理装置において、ユニットのレジスタにアクセスし、レジスタの値がデフォルト値であるかどうかで、リセットがかかっているか否かを判断する手段を備えたことを特徴とする。
【発明の効果】
【００１３】
以上説明したように本実施形態では、装置の電源異常状態を確実に検知することが可能となり、再起動要因を知ることができる画像形成装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の詳細を実施例の記述に従って説明する。
【実施例１】
【００１５】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００１６】
図１は本発明の代表的な実施形態であるコピー機能、プリンタ機能、スキャナ機能等の複合機能を備えた画像形成処理装置（以下、ＭＦＰという）の概略構成を示すブロック図である。
【００１７】
図１において、１はＭＦＰコントローラ、２は例えば電子写真方式に従って画像形成を行なうプリンタ、３は原稿読み取りスキャナを示す。このような構成要素１〜構成要素３により、コピー機能、プリンタ機能、スキャナ機能等を有するＭＦＰが構成される。
【００１８】
なお、プリンタ２はシート状の記録媒体（例えば、記録紙）の両面に画像形成を可能なものであればその記録方式は電子写真方式に限定されるものではなく、他の記録方式、例えば、インクジェット方式や熱転写方式などを用いても良い。
【００１９】
図２は図１に示したＭＦＰコントローラ１、原稿読み取りスキャナ３の内部構成を示すブロック図である。
【００２０】
まず、ＭＦＰコントローラ１の内部構成について述べる。
【００２１】
図２において、１０１はＲＡＭ、１０２はＭＦＰコントローラ１の制御プログラムなどを格納したＲＯＭ、１０３はＭＦＰコントローラ１全体を制御するＣＰＵ、１０４は設定情報などを格納するための不揮発性メモリである。
【００２２】
１０５は主に画像データの画像処理を行うＣＰＵ、１０６はビデオバス、１０７はＩＯバスである。
【００２３】
１０８は画像データの解像度を変換する解像度変換ユニット、１０９は画像データを圧縮伸張する圧縮／伸張ユニット、１１０はビデオ出力インタフェース（Ｉ／Ｆ）、そして、１１１はビデオ入力インタフェース（Ｉ／Ｆ）である。
【００２４】
また、１１２はＬＡＮコントローラ（ＬＡＮcont）、１１３は例えばＴＣＰ／ＩＰプロトコルを採用したイーサネット（登録商標）ＬＡＮ、１１６はハードディスクコントローラ（ＨＤcont）、１１７はハードディスク（ＨＤ）、１１８はユーザインタフェース（ＵＩ）コントローラ（ＵＩcont）である。
【００２５】
そして、１１９はユーザからの指示を受け付けたり、ユーザに機器の状況を表示するなどのスイッチ、キーやディスプレイなどを備えたユーザインタフェース（ＵＩ）である。
【００２６】
なお、イーサネット（登録商標）ＬＡＮ１１３を介して別のコンピュータ（不図示）に接続されそのコンピュータからのプリントデータやプリント指示をＭＦＰコントローラに転送することもできる。
【００２７】
さらに、１１４はビデオ出力インタフェースからの画像信号を受信して画像処理を行い、その結果得られた画像信号をプリンタ２に出力するプリンタ画像処理ブロックである。
【００２８】
１１６は原稿読み取りスキャナ３からの画像信号を入力して画像処理を行い、その結果得られた画像信号をビデオ入力インタフェース１１１に出力するスキャナ画像処理ユニットである。
【００２９】
次に、原稿読み取りスキャナ３の内部構成について述べる。
【００３０】
図２において、３０１はＡ／Ｄコンバータ、３０２はＣＣＤであり、画像原稿の読み取りに用いられる。
【００３１】
図３は本発明の効果を説明する為に、ＭＦＰコントローラ１のリセット回路の接続図である。
【００３２】
図３において、１３０はＣＰＵ１０３と不揮発性メモリ１０４に電源を供給する電源系（１）であり、１３１はＣＰＵ１０５、解像度変換ユニット１０８、圧縮／伸張ユニット１０９、ビデオ出力インタフェースＩ／Ｆ １１０、ビデオ入力インタフェースＩ／Ｆ １１１に電源を供給する電源系（２）である。
【００３３】
１３２は電源系（２）の電源の状態を監視するリセットＩＣであり、リセットＩＣの出力信号はＣＰＵ１０３の汎用入力ポート１３３とバッファ１３４を解して各ユニットのリセット入力端子に接続されている。
【００３４】
次に図４を用いて電源異常検知回路の動作波形を示す。
【００３５】
図４において、電源系（２）１３１の電源が一時的に低下した場合は、リセットＩＣ１３２が電源低下を検知し、リセット出力信号をイネーブルにする（Ｌｏｗをドライブする）。
【００３６】
リセット信号がイネーブルに変化すると、バッファ１３４を介して各ユニットにリセットがかかる。
【００３７】
それに伴い、ＣＰＵ１０３の汎用入力ポートに接続されているリセット信号もイネーブルとなるため、ＭＦＰコントローラ１全体を制御するＣＰＵ１０３は電源に異常が発生したことを検知することができる。
【００３８】
次に図５を用いて電源異常検知回路が誤動作した時の動作波形を示す。
【００３９】
図５において、電源系（２）１３１に異常がない状態であっても、ＣＰＵ１０３の汎用入力ポートに接続されているリセット信号が外部からの影響（ノイズや静電気）により一時的に変化することがある。
【００４０】
この場合にＭＦＰコントローラ１全体を制御するＣＰＵ１０３は電源に異常が発生したと誤認識することがあった。
【００４１】
次に図６は本発明適用後の、電源の異常状態を検知する処理を示すフローチャートである。
【００４２】
まず、ＭＦＰコントローラ１全体を制御するＣＰＵ１０３は、ＣＰＵ１０３の汎用入力ポートに接続されているリセット信号が変化したかをポーリングしながら確認する（ステップＳ６０１）。
【００４３】
汎用入力ポートに接続されているリセット信号が変化した場合は、リセット信号がバッファ１３４を介してリセット入力端子に接続されている各ユニットのレジスタにアクセスする（ステップＳ６０２）。
【００４４】
リセット信号が接続されている各ユニットのレジスタの値がデフォルト値になっているかを判断し、レジスタ値がデフォルト値になっていない場合には、各ユニットのリセットはかかっておらず、外部からの影響（ノイズや静電気）により一時的にＣＰＵ１０３の汎用入力ポートが変化したものと判断し、再度汎用入力ポートが変化したかをポーリングする処理に戻る。
【００４５】
レジスタ値がデフォルト値になっている場合には、各ユニットにリセットがかかっており、電源に異常が発生したと判断する（ステップＳ６０３）。
【００４６】
電源異常が発生したと判断した場合は、ＣＰＵ１０３に接続されている不揮発性メモリ１０４に電源異常が発生したことを示すデータを書き込み（ステップＳ６０４）、再起動を行うためにＭＦＰの全て電源を一度すべて落とし（ステップＳ６０５）、再度電源を投入する（ステップＳ６０６）。
【００４７】
再起動処理時に不揮発性メモリ１０４のデータを読み出し、電源異常により再起動を行ったことを示すデータがあるか確認する（ステップＳ６０８）。
【００４８】
電源異常により再起動を行ったことを示すデータがなかった場合には、通常の電源投入時であると判断し、通常の動作を開始する（ステップＳ６０９）。
【００４９】
電源異常により再起動を行ったことを示すデータがあった場合には、電源に異常があったため再起動を行ったと判断し、ＵＩ１０９にその旨をエラーとして表示する（ステップＳ６１０）。
【図面の簡単な説明】
【００５０】
【図１】複合機能を備えた画像形成処理装置の概略構成を示すブロック図。
【図２】ＭＦＰコントローラ、原稿読み取りスキャナの内部構成を示すブロック図。
【図３】ＭＦＰコントローラ１のリセット回路の接続図。
【図４】電源異常検知時の動作波形。
【図５】電源異常検知回路が誤動作した時の動作波形。
【図６】電源の異常状態を検知する処理を示すフローチャート。
【図１】
2009088888.tif 000003
【図２】
2009088888.tif 000004
【図３】
2009088888.tif 000005
【図４】
2009088888.tif 000006
【図５】
2009088888.tif 000007
【図６】
2009088888.tif 000008