(57)【要約】【課題】端子配置における不具合を解消して、半導体装置上に圧電素子パッケージを良好に実装することができる、圧電発振器を提供する。【解決手段】振動子パッケージ３０と半導体装置１とを備える圧電発振器１００である。半導体装置１は、半導体基板１０の能動面１０ａ側に設けられる第１、第２の電極１２０、１２３と、第１、第２の電極１２０、１２３にそれぞれ導通される第１、第２の貫通電極１１２ａ、１１２ｂと、第１の貫通電極１１２ａに接続される第１の裏面電極１１５ａと、第２の貫通電極１１２ｂに接続される第２の裏面電極１１５ｂとを有し、第１、第２の裏面電極１１５ａ、１１５ｂの少なくとも一方は裏面１０ｂ側を引き回された引き回し配線１５０を介して対応する電極１１２ａ，１１２ｂに電気的に接続されており、半導体装置１と振動子パッケージ３０とは第１、第２の裏面電極１１５ａ、１１５ｂを介して電気的に接続される。【選択図】図２
2009088865.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動片を内部に収容して封止されてなる振動子パッケージと、半導体基板を有し前記振動子パッケージに電気的に接続される半導体装置と、を備える圧電発振器において、
前記半導体装置は、前記半導体基板の能動面側に設けられる第１の電極及び第２の電極と、
前記半導体基板の能動面側から該能動面の反対の裏面側に貫通した状態に設けられて前記第１の電極及び第２の電極にそれぞれ導通される第１の貫通電極及び第２の貫通電極と、
前記裏面側に設けられて前記第１の貫通電極に電気的に接続される第１の裏面電極と、
前記裏面側に設けられて前記第２の貫通電極に電気的に接続される第２の裏面電極と、を有し、
前記第１の裏面電極又は第２の裏面電極の少なくとも一方は、前記裏面側を引き回された引き回し配線を介して対応する貫通電極に電気的に接続されており、
前記半導体装置と前記振動子パッケージとは前記第１の裏面電極及び第２の裏面電極を介して電気的に接続されてなることを特徴とする圧電発振器。
【請求項２】
前記引き回し配線が前記半導体基板の外周部に沿って引き回されることを特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記引き回し配線が絶縁層で覆われてなることを特徴とする請求項１又は２に記載の圧電発振器。
【請求項４】
前記半導体基板の前記裏面側には、前記第１の裏面電極又は前記第２の裏面電極の少なくとも一方から延在するダミー配線が設けられ、該ダミー配線は前記絶縁層によって覆われてなることを特徴とする請求項３に記載の圧電発振器。
【請求項５】
前記ダミー配線が前記半導体基板の外周部に沿って形成されることを特徴とする請求項４に記載の圧電発振器。
【請求項６】
前記ダミー配線の長さは、前記第１の裏面電極及び前記第２の裏面電極にそれぞれ設けられた前記引き回し配線及び当該ダミー配線における長さの合計値に基づいて設定されることを特徴とする請求項４又は５に記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電発振器に関するものである。
【背景技術】
【０００２】
水晶振動子（圧電振動片）を含む圧電素子パッケージ（振動子パッケージ）とＩＣチップ（半導体装置）とを一体化した圧電発振器が知られている。
近年、携帯電話等の携帯機器は小型化、薄型化が進んでおり、この携帯機器に搭載される上記圧電発振器についても小型化が求められている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成されている。その半導体基板の一方の面に設けられた端子に圧電振動子が直接搭載されており、半導体基板の他方の面に設けられた端子は外部端子となっている（例えば、特許文献１参照）。
【特許文献１】特開２００４−１５４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、一般的に圧電発振器を構成する上記ＩＣチップとしては製造コスト等の問題から、上記特許文献に開示されるように圧電素子パッケージに対応した端子配置を有したものではなく、汎用チップを用いるのが望ましい。そこで、このような汎用チップの振動子接続用端子を、上記従来技術のような貫通電極を用いて裏面側に引き出すことが考えられる。
しかしながら、このような汎用チップは、振動子用端子がチップの一端辺に並んで配置されていることがあり、この場合、振動子用端子から裏面側に引き出された貫通電極は、チップ裏面に実装される圧電素子パッケージの同一端子に接触することで短絡が生じる可能性がある。
【０００４】
本発明はこのような事情に鑑みてなされたものであって、端子配置における不具合を解消して、半導体装置上に圧電素子パッケージを良好に実装することができる、圧電発振器を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の圧電発振器は、圧電振動片を内部に収容して封止されてなる振動子パッケージと、半導体基板を有し前記振動子パッケージに電気的に接続される半導体装置と、を備える圧電発振器において、前記半導体装置は、前記半導体基板の能動面側に設けられる第１の電極及び第２の電極と、前記半導体基板の能動面側から該能動面の反対の裏面側に貫通した状態に設けられて前記第１の電極及び第２の電極にそれぞれ導通される第１の貫通電極及び第２の貫通電極と、前記裏面側に設けられて前記第１の貫通電極に電気的に接続される第１の裏面電極と、前記裏面側に設けられて前記第２の貫通電極に電気的に接続される第２の裏面電極と、を有し、前記第１の裏面電極又は第２の裏面電極の少なくとも一方は、前記裏面側を引き回された引き回し配線を介して対応する貫通電極に電気的に接続されており、前記半導体装置と前記振動子パッケージとは前記第１の裏面電極及び第２の裏面電極を介して電気的に接続されてなることを特徴とする。
【０００６】
本発明の圧電発振器によれば、能動面側における第１、第２の電極の形成位置によらず、所望の位置に引き回し配線を形成することで第１、第２の裏面電極を任意の位置に配置することができる。したがって、任意の電極配置（第１、第２の電極）を有する半導体装置に対して振動子パッケージを実装することができる。
【０００７】
また、上記圧電発振器においては、前記引き回し配線が前記半導体基板の外周部に沿って引き回されるのが好ましい。
この構成によれば、基板の外周辺に沿って引き回し配線が形成されることで、第１、第２の裏面電極の形成領域を大きく確保することが可能となる。
【０００８】
また、上記圧電発振器においては、前記引き回し配線が絶縁層で覆われてなるのが好ましい。
この構成によれば、例えば振動子パッケージの接続端子と平面視で重なる領域に引き回し配線を形成した場合でも、引き回し配線が絶縁層で覆われているため、短絡が生じることがない。よって、所望の位置に配線を引き回すことが可能となり、配線の引き回し自由度を向上させることができる。
さらに、上記圧電発振器においては、前記半導体基板の前記裏面側には、前記第１の裏面電極又は前記第２の裏面電極の少なくとも一方から延在するダミー配線が設けられ、該ダミー配線は前記絶縁層によって覆われてなるのがより好ましい。
この構成によれば、ダミー配線を引き回すことで半導体基板の裏面側の絶縁層における膜厚の均一化を図ることができる。よって、半導体基板の裏面における表面形状の凹凸を抑えることで裏面に搭載された振動子パッケージが傾いてしまうといった不具合を防止できる。
【０００９】
また、上記圧電発振器においては、前記ダミー配線が前記半導体基板の外周部に沿って形成されるのが好ましい。
この構成によれば、基板の外周辺に沿ってダミー配線が形成されることで、第１、第２の裏面電極の形成領域を大きく確保することが可能となる。
【００１０】
また、上記圧電発振器においては、前記ダミー配線の長さは、前記第１の裏面電極及び前記第２の裏面電極にそれぞれ設けられた前記引き回し配線及び当該ダミー配線における長さの合計値に基づいて設定されるのが好ましい。
この構成によれば、例えば第１の裏面電極及び第２の裏面電極にそれぞれ接続される配線（引き回し配線及びダミー配線）の長さを略等しく設定することで、これら合計配線長に起因して生じる浮遊容量を低減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態について説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。また、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る圧電発振器の構成を示す正面図であり、圧電発振器を構成する半導体装置の能動面側から視た図である。また、図２は図１に示される圧電発振器１００における断面構造を示し、具体的に図２は図１中Ａ−Ａ´線矢視による断面構成に対応する図である。図３は半導体装置１を裏面側から視た平面構成図であり、図４は、圧電発振器に搭載されるパッケージの概略構成を示す図である。
【００１３】
図２に示されるように、圧電発振器１００は、水晶振動子（圧電振動片）を内部に収容して封止されてなる振動子パッケージ３０と、この振動子パッケージ３０に電気的に接続される半導体装置１とを有する。
【００１４】
上記半導体装置１は、素子基板１０を主体として構成される。素子基板１０は後述するようにシリコンウエハをダイシングすることで個片化されたものであり、半導体装置１としてはＩＣチップが例示できる。ここで、素子基板１０における例えばトランジスタ、メモリ素子を有する集積回路部（不図示）が形成される側の面を能動面１０ａとし、その反対の面を裏面１０ｂと称す。
【００１５】
素子基板１０は矩形形状から構成され、能動面１０ａ側にパッケージ接続用第１電極（第１の電極）１２０、上記パッケージ接続用第２電極（第２の電極）１２３、外部接続用電極１２２、及び外部との接続に寄与しない電極１２１が設けられている。また、上記パッケージ接続用第１電極１２０と上記パッケージ接続用第２電極１２３とは素子基板１０の一短辺方向に沿って配置されている。また、外部との接続に寄与しない電極１２１は、素子基板１０における上記パッケージ接続用電極１２０，１２３が配置される側と反対の短辺方向に沿って配置されている。また、上記外部接続用電極１２２は、素子基板１０の長辺方向に沿って配置されている。なお、外部との接続に寄与しない電極１２１はたとえば検査用電極または周波数調整用の書き込み電極またはダミー電極である。
【００１６】
上記外部接続用電極１２２の一部は、後述する再配置配線層により能動面１０ａ上の所定位置に引き回され、外部接続機器に電気的に接続されることで駆動電力や駆動信号等が供給されるものである。そして、半導体装置１は振動子パッケージ３０を駆動可能となっている。
【００１７】
また、素子基板１０は、能動面１０ａ側から裏面１０ｂ側に貫通した状態に設けられて前記パッケージ接続用第１電極１２０と前記パッケージ接続用第２電極１２３とにそれぞれ導通される第１の貫通電極１１２ａ及び第２の貫通電極１１２ｂとを備えている。
【００１８】
また、素子基板１０の裏面１０ｂ側には、前記パッケージ接続用第１電極１２０に電気的に接続される第１の裏面電極１１５ａと、前記パッケージ接続用第２電極１２３に電気的に接続される第２の裏面電極１１５ｂと、が設けられている。
【００１９】
具体的には、第１の貫通電極１１２ａは、その一端側がパッケージ接続用第１電極１２０の裏面と接続されており、その他端側が素子基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた配線（引き回し配線）１５０に接続されている。この配線１５０は第１の裏面電極１１５ａに接続されている。すなわち、配線１５０は第１の貫通電極１１２ａから第１の裏面電極１１５ａまで引き回されている。
【００２０】
また、第２の貫通電極１１２ｂは、その一端側がパッケージ接続用第２電極１２３の裏面と接続されており、その他端側が素子基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた第２の裏面電極１１５ｂに接触した状態に形成されている。
この構成により、本実施形態では、図３に示されるように第１、第２の裏面電極１１５ａ，１１５ｂがそれぞれ素子基板１０の短辺に沿って配置されたものとなっている。
【００２１】
このように配線１５０により能動面１０ａ上におけるパッケージ接続用第１電極１２０の裏面１０ｂ側に取り出し位置がパッケージ接続用第２電極１２３に対して反対の短辺側に移動されている。
【００２２】
また、上記配線１５０は絶縁層１８０によって覆われている。この絶縁層１８０は、図３に示されるように上記配線１５０、及び上記第１、第２の裏面電極１１５ａ，１１５ｂの一部を覆うようにして、素子基板１０の裏面１０ｂ上に枠状に形成されている。なお、絶縁層１８０から露出する第１、第２の裏面電極１１５ａ，１１５ｂは、振動子パッケージ３０の接続端子３５に対応しており、略同一面積となっている。
【００２３】
このような絶縁層１８０を設けることで、例えば振動子パッケージ３０の接続端子３５と平面視で重なる領域に配線１５０を配置した場合でも間に絶縁層１８０が設けられているため問題が無く、短絡が生じることがない。よって、所望の位置に配線１５０を引き回すことが可能となり、配線１５０の引き回し自由度を向上させることができる。
【００２４】
また、本実施形態では、上記配線１５０が前記素子基板１０の外周辺に沿って引き回されている。このように素子基板１０の外周部に沿って配線１５０が形成されることで、第１、第２の裏面電極１１５ａ，１１５ｂの形成領域を大きく確保することが可能となっている。
【００２５】
一方、素子基板１０の能動面１０ａ側には再配置配線層１３０が構成されている。
具体的に再配置配線層１３０は、図１，２（ｂ）に示したように下地膜１３９上に設けられた上記外部接続用電極１２２と、該外部接続用電極１２２の上面を露出させるようにして前記下地膜１３９上に設けられたパシベーション膜１３８と、前記外部接続用電極１２２と電気的に接続された第１配線１３１と、この第１配線１３１上に設けられた第１絶縁層１３３と、この第１絶縁層１３３上に形成されるとともに前記第１配線１３１と電気的に接続された第２配線１３４と、この第２配線１３４及び上記第１絶縁層１３３を覆う第２絶縁層１３５と、を備えて構成される。なお、第１絶縁層１３３は応力緩和層としての機能を有する。
【００２６】
さらに、第２配線１３４上には、プリント基板などの外部基板Ｐと接続するためのバンプ１３７が設けられている。第１配線１３１の一部が前記第１絶縁層１３３より露出してランド部１３６を形成しており、このランド部１３６と上記第２配線１３４とが電気的に接続されている。
【００２７】
また、再配置配線層１３０は、第１配線１３１に対して第２配線１３４が折り返されるように形成されており、バンプ１３７の一部が外部接続用電極１２２に平面視で重なる位置に配置されている。この構成によれば、再配置配線層１３０が２層の配線で形成されるので、バンプ１３７を例えば外部接続用電極１２２の直上のように種々の位置に配置することが可能となる。よって、バンプ１３７の配置可能領域を拡大することができ、実質的に外部接続用電極１２２間のピッチを拡げることができる。よって、圧電発振器１００を種々の端子形状を有した外部基板Ｐ上に実装することが可能となり、基板実装性を向上できる。
【００２８】
また、素子基板１０の能動面１０ａ側には、下地膜１３９上に上記電極１２０，１２１，１２２，１２３が設けられており、これら電極１２０，１２１，１２２，１２３を覆ってパシベーション膜１３８が設けられている。このパシベーション膜１３８は、パッケージ接続用第１電極１２０、パッケージ接続用第２電極１２３、及び外部との接続に寄与しない電極１２１の上面の一部を露出させた状態に形成されており、露出した部分を覆うように金属膜１２４が設けられている。
【００２９】
本実施形態に係る圧電発振器１００は、半導体装置１における上記第１、第２の裏面電極１１５ａ，１１５ｂと振動子パッケージ３０における上記接続端子３５とが不図示のハンダ等により接合されることで互いが電気的に接続されたものとなっている。
【００３０】
振動子パッケージ３０は、例えば図４に示されるように第１の蓋部材３１と第２の蓋部材３３との間に水晶振動子３２を挟持し、その状態で水晶振動子３２を封止したものであってもよい。第１の蓋部材３１は、ガラスや水晶などの透光性の基材によって形成されており、本実施形態ではガラス製のものを用いた。第２の蓋部材３３は、上記第１の蓋部材３１と同様にガラスや水晶などの透光性の基材によって形成される。
【００３１】
これら第１の蓋部材３１と第２の蓋部材３３とは、水晶振動子３２を挟持した状態で陽極接合、金―スズの合金接合、或いはプラズマ照射による共有結合によって接合され、気密封止されている。
また、振動子パッケージ３０は、掘り込みの形成されたセラミック基板内に水晶振動子が搭載され、ガラスリッドにより封止されたものであってもよい。
【００３２】
水晶振動子３２としては、例えば音叉型水晶振動子が用いた。この音叉型の水晶振動子３２は、基部から２つの腕部が同一方向に並列して延びる音叉型の平面形状を有した薄板状の水晶片からなるものである。基部には内部端子が形成されており、この内部端子に導通する接続端子３５が第１の蓋部材３１側に形成されている。
【００３３】
上記電極１２０，１２１，１２２，１２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
【００３４】
また、上記第１、第２配線１３１，１３４、及び上記配線１５０の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。これら配線１３１，１３４，１５０としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
【００３５】
また、金属膜１２４の材料は、上記配線形成材料と同一であることが好ましい。なお、金属膜（積層構造の場合、少なくとも１層）１２４は、電極１２０，１２１，１２２，１２３よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
【００３６】
また、上記パシベーション膜１３８は、上記下地膜１３９と同様に例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。また、上記第１，第２絶縁層１３３，１３５、及び絶縁層１８０は、樹脂（合成樹脂）によって形成されている。これら第１，第２絶縁層１３３，１３５、及び絶縁層１８０の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。なお、第１、第２絶縁層１３３，１３５の形成材料として、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料を用いてもよい。
【００３７】
ところで、一般にパッケージの接続端子は、実装時にその接続端子が半導体装置の短辺方向に沿って両端部に位置される。そのため、平面視した状態では、パッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３は、同一の接続端子内に含まれ、これらパッケージ接続用電極１２０，１２１と導通可能とする裏面電極１１５ａ，１１５ｂの位置関係が重要となる。
【００３８】
そこで本実施形態では、配線１５０を引き回すことで裏面１０ｂ側から視てパッケージ接続用電極１２０，１２３に導通可能とされる裏面電極１１５ａ，１１５ｂが図３に示したように素子基板１０の短辺に沿って両端部に離間配置されている。
【００３９】
したがって、上記パッケージ接続用電極１２０，１２３と導通される貫通電極１１２及び該貫通電極１１２に接続される裏面電極１１５が振動子パッケージ３０の実装時に、該振動子パッケージ３０における同一の接続端子３５に接触してしまい実装不良を招くといった不具合を防止できる。すなわち、能動面１０ａ側におけるパッケージ接続用電極１２０，１２３の形成位置によらず、所望の位置に引き回し配線を形成することで第１、第２の裏面電極１１５ａ，１１５ｂを任意の位置に配置することができる。
したがって、任意の電極配置（パッケージ接続用電極１２０，１２３）を有するような汎用半導体チップからなる半導体装置１に対して振動子パッケージ３０を良好に実装することができる。
【００４０】
（圧電発振器の製造方法）
次に図５〜８を参照しながら、圧電発振器１００を製造する工程について説明する。なお、本実施形態においては、半導体装置１は同一のシリコンウエハ２５０上に複数同時に一括して形成される（図７参照）が、簡単のため図５〜７においては１つの半導体装置１を形成する場合を示している。
【００４１】
まず、図５（ａ）に示すように、素子基板１０の表面（能動面）１０ａ上に下地膜１３９を形成した後、下地膜１３９上に電極１２０，１２１，１２２，１２３を形成する。そして、電極１２０，１２１，１２２，１２３上にパシベーション膜１３８を形成し、周知のフォトリソグラフィ法及びエッチング法により、前記電極１２０，１２１，１２２，１２３を覆う下地膜１３９を除去する。
【００４２】
ついで、上記パシベーション膜１３８から露出されるパッケージ接続用第１電極１２０、パッケージ接続用第２電極１２３、及び外部との接続に寄与しない電極１２１に接続される金属膜１２４を形成する。また、上記パシベーション膜１３８から露出される外部接続用電極１２２に接続される第１配線１３１を形成する。
【００４３】
次いで、金属膜１２４及び第１配線１３１を覆って第１絶縁層１３３を形成する。そして、第１配線１３１を覆う第１絶縁層１３３を周知のフォトリソグラフィ法によって選択的に除去し、ランド部１３６を露出させる。そして、ランド部１３６と導通させるように上記第１絶縁層１３３上に第２配線１３４を形成する。
【００４４】
ここで、上記第１、第２配線１３１、１３４の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
【００４５】
次に、第１配線１３１及び第１絶縁層１３３を覆うようにして第２絶縁層１３５を形成する。ここで、第２絶縁層１３５は、第２配線１３４上のバンプ１３７が形成される領域以外を覆うように形成する。これにより、図２に示したような再配置配線層１３０を素子基板１０の能動面１０ａ側に形成できる。
【００４６】
この後、図５（ａ）に二点鎖線で示すように素子基板１０の能動面１０ａ側を、接着層１６０を介してガラスウエハからなる支持部材２００に支持させる。なお、この支持部材としては、シリコンウエハ２５０（図７参照）と略同じ大きさのものを用いられる。これにより、素子基板１０を裏面１０ｂ側から薄厚加工する際に、素子基板１０に割れ等が発生するのを防止することができる。
【００４７】
また、前記接着層１６０としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、素子基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材２００を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材２００としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材２００の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【００４８】
このようにして、素子基板１０を支持部材２００に貼り付けた後、素子基板１０の裏面１０ｂ側から砥石等の研削部材を用いて素子基板１０を研削（バックグラインド）し、例えば１００μｍ程度の厚みまで薄厚化する。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として素子基板１０にヒビが入ったり、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いることも可能である。
【００４９】
続いて、素子基板１０を所定の厚みに形成した後、図５（ｂ）に示すように、素子基板１０の裏面１０ｂ側を上にして、素子基板１０の裏面１０ｂ上にフォトレジスト１７０をマスクとして形成する。そして、フォトレジスト１７０をマスクとしてドライエッチングにより、上記貫通電極１１２を形成するパッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３に対応した素子基板１０及び下地膜１３９を除去する。これにより、図６（ａ）に示すように、素子基板１０の裏面１０ｂから、能動面１０ａに設けられたパッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３の裏面が露出される。
【００５０】
なお、フォトレジスト１７０をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
【００５１】
次に、素子基板１０の開口部の内壁から裏面１０ｂに至る裏面絶縁膜１１４を形成する。この絶縁膜は、電流リークの発生、酸素及び水分等による素子基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、絶縁膜は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、上記パッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３の裏面部分に設けられた絶縁膜をドライエッチング或いはレーザ加工により除去することで、図６（ｂ）に示されるように素子基板１０の開口部側壁及び裏面１０ｂを覆う裏面絶縁膜１１４が形成される。
【００５２】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、図７（ａ）に示すように開口部の内部にめっき処理を施し、その開口部内に第１、第２の貫通電極１１２ａ，１１２ｂを形成するための導電性材料を配置する。これにより第１、第２の貫通電極１１２ａ，１１２ｂの下端部と露出したパッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３とが、パッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３の裏面で電気的に接続される。
【００５３】
これら貫通電極１１２ａ，１１２ｂを形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、これら貫通電極１１２ａ，１１２ｂは素子基板１０に設けられた開口部内に銅（Ｃｕ）が埋設されることで形成される。
【００５４】
本実施形態における貫通電極１１２ａ，１１２ｂを形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極１１２ａ，１１２ｂの形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
【００５５】
また、本実施形態では、開口部の内部に導電性材料で埋め込むことで貫通電極１１２ａ，１１２ｂを構成しているが、完全に埋め込むことなく開口部の内壁に導電材料を成膜して上記電極１２０，１２３の裏面で電気的に接続される形態とすることもできる。
【００５６】
貫通電極１１２ａ，１１２ｂを形成した後、素子基板１０の裏面１０ｂに第２の貫通電極１１２ｂと電気的に接続される配線１５０を形成する。この配線１５０の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
【００５７】
続いて、素子基板１０の裏面１０ｂに、第１の貫通電極１１２ａと電気的に接続される第１の裏面電極１１５ａ、及び上記配線１５０と電気的に接続される第２の裏面電極１１５ｂをめっき法で形成することにより、図７（ｂ）に示すような形態となる。
なお、めっき法（Ｃｕ）を用いて上記配線１５０を形成する場合、同一工程内で第１、第２の裏面電極１１５ａ，１１５ｂを形成することができる。
【００５８】
この裏面電極１１５ａ，１１５ｂの大きさは、上述したように振動子パッケージ３０における接続端子３５と、同一の位置に、且つ対向領域の大きさが略同一に形成される。また、裏面電極１１５ａ，１１５ｂは、裏面側にて貫通電極１１２ａ，１１２ｂと接触しており、めっき法で形成されることにより、中央部が縁部に対して凹んだ凹形状に形成される。このような凹形状を有する裏面電極１１５ａ，１１５ｂ上に、例えば鉛フリーはんだからなるハンダ（不図示）を搭載する。
【００５９】
そして、シリコンウエハの裏面１０ｂ側にダイシングテープを貼り付け、逆面に貼り付けられている支持部材２００を取り外す。さらに、支持部材２００を保持していた接着層１６０を除去する。なお、支持部材２００と接着層１６０の除去は溶剤などにより接着層１６０を軟化、または溶解させることにより同時に除去してもよい。その後、図８に示すように、ダイシング装置２１０によってシリコンウエハ２５０を半導体装置１毎にダイシング（切断）される。これにより、シリコンウエハ２５０から各半導体装置１を個片化できる。
【００６０】
続いて、半導体装置１の能動面１０ａ側に設けられた第２配線１３４が第２絶縁層１３５から露出して形成されたランド上に、図１に示したような、例えば鉛フリーハンダからなるバンプ１３７を搭載する。なお、バンプ１３７を設ける際には、ハンダボールを第２配線１３４上に印刷する形態や、塗布によって形成されるハンダコートでもよい。
なお、バンプ形成工程は図５における再配置配線形成が終了した後、支持部材２００を貼り付けるための接着層１６０を設ける前に形成してもよい。その場合、接着層１６０の厚みに関して、形成された端子の高さを覆う程度の厚みに形成することが望ましい。バンプの形成方法としては、はんだボールを搭載、または、はんだペーストを印刷によって供給しリフロー法などの加熱によって形成することができる。その場合、残留するフラックスを除去するために、洗浄することが望ましい。
以上の工程により半導体装置１が製造される。
【００６１】
続いて、従来公知の方法で形成された振動子パッケージ３０を用意し、上記各半導体装置１上に搭載する。そして、リフロー炉やプレート等の加熱手段によって振動子パッケージ３０及び半導体装置１を加熱することで、上記裏面電極１１５ａ，１１５ｂに設けられたハンダを溶融させた後、硬化させることで裏面電極１１５ａ，１１５ｂと接続端子３５とを接続する。
以上の工程により半導体装置１と振動子パッケージ３０とが貫通電極１１２ａ，１１２ｂを介して電気的に接続されてなる圧電発振器１００を製造することができる。
【００６２】
以上説明したように、本実施の形態では素子基板１０の裏面１０ｂ側に配線１５０を所望の位置に引き回すことで能動面１０ａ側におけるパッケージ接続用電極１２０，１２３の形成位置に関係なく、第１、第２の裏面電極１１５ａ，１１５ｂを任意の位置に配置されたものとすることができる。したがって、任意の電極配置（パッケージ接続用電極１２０，１２３）を有するような汎用半導体チップを半導体装置１として用いた場合でも、この半導体装置１上に振動子パッケージ３０を良好に実装できる。
【００６３】
（第２実施形態）
続いて、本発明の圧電発振器における他の実施形態について説明する。本実施形態に係る圧電発振器は、半導体装置１の裏面１０ｂ側における構成が上述した実施形態と異なっており、それ以外の構成は同じとなっている。したがって、以下の説明では上記実施形態と同一の構成については同一の符号を付し、その説明を省略若しくは簡略化する。
【００６４】
本実施形態では、半導体装置１における素子基板１０の裏面１０ｂ側には、第１の裏面電極１１５ａ及び第２の裏面電極１１５ｂから延在するダミー配線１１６ａ、１１６ｂが設けられている。ここで、ダミー配線１１６ａ，１１６ｂとは電気的接続に寄与しない配線である。
【００６５】
図９に示されるように第１の貫通電極１１２ａから第１の裏面電極１１５ａに引き回される配線１５０は半導体基板の外周部に沿って形成されている。さらに、上記ダミー配線１１６ａ，１１６ｂについても半導体基板の外周部に沿って形成されている。
【００６６】
そして、素子基板１０の裏面１０ｂ上には、上記配線１５０及びダミー配線１１６ａ，１１６ｂを覆うように絶縁層１８０が枠状に設けられている。したがって、本実施形態によれば絶縁層１８０下には配線１５０、ダミー配線１１６ａ，１１６ｂ、及び裏面電極１１５ａ，１１５ｂが設けられたものとなっているので、絶縁層１８０は素子基板１０の裏面１０ｂにおいて略均一な表面形状となる。
【００６７】
このようなダミー配線１１６ａ，１１６ｂを引き回す構成により、素子基板１０の裏面１０ｂ側の絶縁層１８０における膜厚の均一化を図ることができ、裏面１０ｂの表面形状の凹凸を抑えることで、素子基板１０の裏面１０ｂに振動子パッケージ３０を搭載する際に傾きが生じるのを防止できる。さらに上記ダミー配線１１６ａ，１１６ｂ、配線１５０、及びこれらを覆う絶縁層１８０を素子基板１０の外周部に沿って形成することで、第１、第２の裏面電極１１５ａ，１１５ｂの形成領域を損なうことがない。
【００６８】
（第３実施形態）
続いて、本発明の圧電発振器における他の実施形態について説明する。本実施形態に係る圧電発振器は、ダミー配線が上述した第２の実施形態とは異なっており、それ以外の構成は同じとなっている。したがって、以下の説明では上記実施形態と同一の構成については同一の符号を付し、その説明を省略若しくは簡略化する。
【００６９】
上記ダミー配線の長さは、第１の裏面電極１１５ａ及び第２の裏面電極１１５ｂにそれぞれ設けられた配線１５０及びこのダミー配線の長さの合計値に基づいて設定するのが好ましい。具体的には、第１、第２の裏面電極１１５ａ，１１５ｂそれぞれにおける合計長が略等しくなるように設定するのが好ましい。
【００７０】
本実施形態では、図１０に示されるように第２の裏面電極１１５ｂにのみダミー配線１１６ｂを設けている。この構成により、配線長の長い配線１５０が設けられている第１の貫通電極１１２ａに対して合計配線長（ダミー配線１１６ｂ及び配線１５０）の調整を行っている。よって、これら合計配線長に起因して生じる浮遊容量を低減することができる。
【００７１】
（第４実施形態）
続いて、本発明の圧電発振器における他の実施形態について説明する。本実施形態に係る圧電発振器は、ダミー配線の引き回しパターンが上述した第３の実施形態とは異なっており、それ以外の構成は同じとなっている。したがって、以下の説明では上記実施形態と同一の構成については同一の符号を付し、その説明を省略若しくは簡略化する。
【００７２】
本実施形態では、図１１に示されるように第１の貫通電極１１２ａ，第２の貫通電極１１２ｂ（パッケージ接続用第１電極１２０、パッケージ接続用第２電極１２３）が素子基板１０の長辺中央部に配置されている。
【００７３】
第１の貫通電極１１２ａ、及び第２の貫通電極１１２ｂからは配線１５０がそれぞれ素子基板１０の長辺に沿って延出している。これら配線１５０，１５０は、第１の裏面電極１１５ａ，第２の裏面電極１１５ｂにそれぞれ接続されている。なお、第１の貫通電極１１２ａ及び第１の裏面電極１１５ａ間を接続する配線１５０の長さは、第２の貫通電極１１２ｂ及び第２の裏面電極１１５ｂ間を接続する配線１５０の長さに比べて短くなっている。
【００７４】
本実施形態では、第１の裏面電極１１５ａ、及び第２の裏面電極１１５ｂからそれぞれダミー配線１１６ａ，１１６ｂが延在している。また、上記第１、第２の裏面電極１１５ａ，１１５ｂ及び上記第１、第２の貫通電極１１２ａ，１１２ｂを覆うようにして絶縁層１８０が素子基板１０の長辺に沿って設けられている。
【００７５】
上述したように上記ダミー配線の長さは、第１の裏面電極１１５ａ及び第２の裏面電極１１５ｂにそれぞれ設けられた配線１５０及びこのダミー配線の長さの合計値が略等しくなるように設定するのが望ましい。
【００７６】
本実施形態では、第１の裏面電極１１５ａから延在するダミー配線１１６ａの長さが、第２の裏面電極１１５ｂから延在するダミー配線１１６ｂの長さに比べて長くなっている。すなわち、図１１に示されるように第１の裏面電極１１５ａ及び第２の裏面電極１１５ｂにおける配線の合計長さが略等しい構成を有している。したがって、本実施形態に係る構成によれば、上記第３の実施形態に係る構成に比べてより浮遊容量を低減することができる。
【００７７】
（電子機器）
本発明の電子機器は、前記の圧電発振器１００が例えばプリント配線基板等の外部基板Ｐに実装された状態で備えられることにより構成される。具体的には、前記圧電発振器１００を備えた電子機器の一例として、図１２に示すような携帯電話３００を挙げることができる。
この携帯電話３００にあっても、上述したような汎用半導体チップからなる半導体装置１上に振動子パッケージ３０が良好に実装されてなる圧電発振器１００が実装されてなる外部基板Ｐを有しているので、低コストで高信頼性のものとなる。
【００７８】
また、本発明が適用される電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
【００７９】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【００８０】
【図１】第１の実施形態に係る圧電発振器の構成を示す正面図である。
【図２】圧電発振器における断面構造を示す図である。
【図３】半導体装置を裏面側から視た平面構成図である。
【図４】圧電発振器に搭載されるパッケージの概略構成を示す図である。
【図５】圧電発振器の製造工程を説明するための図である。
【図６】図５に続く圧電発振器の製造工程を説明するための図である。
【図７】図６に続く圧電発振器の製造工程を説明するための図である。
【図８】シリコンウエハのダイシング工程を説明する図である。
【図９】第２の実施形態に係る圧電発振器の構成を示す図である。
【図１０】第３の実施形態に係る圧電発振器の構成を示す図である。
【図１１】第４の実施形態に係る圧電発振器の構成を示す図である。
【図１２】電子機器の一実施形態である携帯電話の概略構成を示す図である。
【符号の説明】
【００８１】
１…半導体装置、１０…素子基板（半導体基板）、１０ａ…能動面、１０ｂ…裏面、３０…振動子パッケージ、３２…水晶振動子（圧電振動片）、１００…圧電発振器、１１２ａ…第１の貫通電極、１１２ｂ…第２の貫通電極、１１５ａ…第１の裏面電極、１１５ｂ…第２の裏面電極、１１６ａ…ダミー配線、１１６ｂ…ダミー配線、１２０…パッケージ接続用第１電極（第１の電極）、１２２…外部接続用電極、１２３…パッケージ接続用第２電極（第２の電極）、１３０Ｂ…再配置配線層、１３７…バンプ（外部接続端子）、１５０…第１配線（引き回し配線）、１８０…絶縁層
【図１】
2009088865.tif 000003
【図２】
2009088865.tif 000004
【図３】
2009088865.tif 000005
【図４】
2009088865.tif 000006
【図５】
2009088865.tif 000007
【図６】
2009088865.tif 000008
【図７】
2009088865.tif 000009
【図８】
2009088865.tif 000010
【図９】
2009088865.tif 000011
【図１０】
2009088865.tif 000012
【図１１】
2009088865.tif 000013
【図１２】
2009088865.tif 000014