(57)【要約】【課題】基板上の表面角の異なる領域を選択的に局所加熱することができる半導体製造装置を提供する。【解決手段】第１の領域と前記第１の領域と面方位が異なる第２の領域が形成された基板６の前記第２の領域へ偏光した光を入射する照射部１〜５と、前記第２の領域からの前記偏光した光の反射光が入射される回転検光子８と、回転検光子８を介して前記反射光を受光し、前記反射光の強度を検出する光検出器９と、回転検光子８の回転角度及び前記検出された強度に基づいて前記第２の領域の屈折率を算出する解析部１０と、基板６へレーザを照射するレーザ照射部１２、１３と、前記屈折率に基づいて前記第２の領域のブリュースター角を求め、前記第２の領域の表面に前記ブリュースター角で前記レーザが入射するようにレーザ照射部１２、１３を制御するコントローラ１１と、を備える。【選択図】図１
2009088332.tif 000002
【特許請求の範囲】
【請求項１】
第１の領域と、この第１の領域と面方位が異なる第２の領域が形成された基板の前記第２の領域へ偏光した光を入射する照射部と、
前記第２の領域からの前記偏光した光の反射光が入射される回転検光子と、
前記回転検光子を介して前記反射光を受光し、前記反射光の強度を検出する光検出器と、
前記回転検光子の回転角度及び前記検出された強度に基づいて前記第２の領域の屈折率を算出する解析部と、
前記基板へレーザを照射するレーザ照射部と、
前記屈折率に基づいて前記第２の領域のブリュースター角を求め、前記第２の領域の表面に前記ブリュースター角で前記レーザが入射するように前記レーザ照射部を制御するコントローラと、
を備える半導体製造装置。
【請求項２】
基板上に、第１の面及び前記第１の面と面方位が異なる第２の面を有する構造体を形成する工程と、
前記構造体の屈折率を算出する工程と、
前記屈折率に基づき前記構造体のブリュースター角を算出する工程と、
前記第２の面への入射角が前記ブリュースター角となるように前記構造体にレーザを照射する工程と、
を備える半導体装置の製造方法。
【請求項３】
前記第１の面は前記基板の表面と面方位が同じであることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
半導体基板のチャネル形成領域上にゲート絶縁膜及びゲート電極を形成する工程と、
前記半導体基板の前記チャネル形成領域の両側に形成するソース／ドレイン領域部分を除去する工程と、
前記ソース／ドレイン領域部分を除去した部分に前記半導体基板の格子定数と異なる格子定数の半導体材料を埋め込み、第１の面及び前記第１の面と面方位が異なる第２の面を有するソース／ドレイン領域を形成する工程と、
前記ソース／ドレイン領域上に金属膜を形成する工程と、
前記第１の面に対する入射角が前記半導体材料のブリュースター角となるようにレーザを照射して前記金属膜を加熱し、前記ソース／ドレイン領域表面部にシリサイド膜を形成する工程と、
を備える半導体装置の製造方法。
【請求項５】
前記半導体基板はシリコン基板であり、前記半導体材料はシリコンゲルマニウムであることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置製造の熱処理工程には高速熱アニール（ＲＴＡ）やレーザ熱処理などの様々な加熱方法がある。レーザ熱処理の際に使用するレーザはその波長によってシリコンウェーハ内への浸透深さが異なる。例えば、１μｍ未満の深さのソース・ドレイン領域をアニールする場合、その深さを超えてシリコンウェーハ内に吸収されないことが好ましい。しかし例えば０．８μｍの波長で動作する典型的なレーザダイオードに対する吸収長は、室温のシリコンでは約２０μｍとなる。このように、レーザが必要または所望の深さよりもかなり深くウェーハ内に浸透してしまい、必要とされるレーザの総パワーが増大するという問題があった。
【０００３】
このような問題を解決するために、レーザ入射材料の屈折率に基づくブリュースター角でレーザを照射することで、熱処理を行うために必要な単位面積当たりのエネルギーを減少させる方法が提案されている（例えば特許文献１参照）。光の入射角度をブリュースター角にした場合、入射面に平行な偏光成分であるＰ−偏光の反射率は最小となり、効率的に入射面を加熱することが出来るからである。
【０００４】
基板上には様々な面方位を有する構造体が形成され、異なる面方位を有する領域毎に選択的に加熱温度を変える方法が必要とされる。また、同じ面方位を有する領域でも下層の材料に応じて加熱温度を変える方法が必要とされる。
【０００５】
例えば、ソース／ドレイン領域に格子定数がＳｉ基板より大きいＳｉＧｅを埋め込んでｐＭＯＳＦＥＴのチャネル領域にストレスを与えてトランジスタの駆動力を向上させるｅＳｉＧｅ技術において、ＳｉＧｅのエピタキシャル成長後、Ｎｉ等のサリサイドプロセスを行う場合、素子分離領域上のＮｉがＳｉＧｅ側に流入し、素子分離領域端部においてＳｉＧｅ領域外のＳｉ領域に突き抜けたシリサイドが形成され、リーク電流の原因となる等の不具合が生じるおそれがある。また、ＳｉＧｅ領域は基板表面と同じ｛１００｝表面と、基板表面とは異なる｛１１１｝表面とを有し、｛１００｝表面と｛１１１｝表面に均一にシリサイドを形成するには、それぞれ異なる温度での熱処理が必要になる。
【０００６】
しかし、上記のような従来のレーザ照射方法は基板表面（｛１００｝表面）に対し、入射角度がブリュースター角となるようにレーザを照射するものであり、基板上のファセット面を有する領域を選択的に加熱するものではない。
【特許文献１】特開２００５−２４４１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は基板上の表面角の異なる領域を選択的に局所加熱することができる半導体製造装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様による半導体製造装置は、第１の領域と、この第１の領域と面方位が異なる第２の領域が形成された基板の前記第２の領域へ偏光した光を入射する照射部と、前記第２の領域からの前記偏光した光の反射光が入射される回転検光子と、前記回転検光子を介して前記反射光を受光し、前記反射光の強度を検出する光検出器と、前記回転検光子の回転角度及び前記検出された強度に基づいて前記第２の領域の屈折率を算出する解析部と、前記基板へレーザを照射するレーザ照射部と、前記屈折率に基づいて前記第２の領域のブリュースター角を求め、前記第２の領域の表面に前記ブリュースター角で前記レーザが入射するように前記レーザ照射部を制御するコントローラと、を備えるものである。
【０００９】
本発明の一態様による半導体装置の製造方法は、基板上に、第１の面及び前記第１の面と面方位が異なる第２の面を有する構造体を形成する工程と、前記構造体の屈折率を算出する工程と、前記屈折率に基づき前記構造体のブリュースター角を算出する工程と、前記第２の面への入射角が前記ブリュースター角となるように前記構造体にレーザを照射する工程と、を備えるものである。
【００１０】
また、本発明の一態様による半導体装置の製造方法は、半導体基板のチャネル形成領域上にゲート絶縁膜及びゲート電極を形成する工程と、前記半導体基板の前記チャネル形成領域の両側に形成するソース／ドレイン領域部分を除去する工程と、前記ソース／ドレイン領域部分を除去した部分に前記半導体基板の格子定数と異なる格子定数の半導体材料を埋め込み、第１の面及び前記第１の面と面方位が異なる第２の面を有するソース／ドレイン領域を形成する工程と、前記ソース／ドレイン領域上に金属膜を形成する工程と、前記第１の面に対する入射角が前記半導体材料のブリュースター角となるようにレーザを照射して前記金属膜を加熱し、前記ソース／ドレイン領域表面部にシリサイド膜を形成する工程と、を備えるものである。
【発明の効果】
【００１１】
本発明によれば、基板上の表面角の異なる領域を選択的に局所加熱することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態による半導体製造装置及び半導体装置の製造方法を図面に基づいて説明する。
【００１３】
図１に本発明の実施形態に係る半導体製造装置の概略構成を示す。半導体製造装置は、光源１、分光器２、チョッパ３、レンズ４、偏光子５、フィルタ７、回転検光子８、光検出器９、アナライザ（解析部）１０を有するブリュースター角検出部１４と、コントローラ１１と、レーザ光源１２と、対物光学系１３と、を備える。光源１、分光器２、チョッパ３、レンズ４、及び偏光子５が照射部であり、レーザ光源１２及び対物光学系１３がレーザ照射部を構成する。
【００１４】
分光器２は光源１から発生した光のうち任意の波長（波長帯）を取り出して出力する。光源１は例えばＸｅ（キセノン）ランプである。チョッパ３は、分光器２から出力された光を周期的にチョッピングして周波数に応じた光量変化を起こし、光量を調節する。チョッパ３は例えば回転シャッタである。
【００１５】
チョッパ３から出力された光をレンズ４が集光し、偏光子５はその集光された光をその透過軸に沿った直線偏光に変換しウェーハ６表面（に形成されている薄膜）へ照射する。ウェーハ６表面から反射された光はフィルタ７でノイズ除去され、回転検光子８を介して光検出器９に入力される。回転検光子８は光軸方向を向く軸を中心として回転する回転偏光子である。光検出器９は光強度を測定し、測定結果をアナライザ１０へ出力する。また回転検光子８は角度情報（回転角度）をアナライザ１０へ出力する。
【００１６】
本実施形態による半導体製造装置は偏光子５を固定し、検光子（回転検光子８）を回転させ、その光強度依存性から反射光の偏光状態を決定する回転検光子法を用いている。
【００１７】
アナライザ１０は角度情報及び光強度測定結果に基づいてウェーハ６への入射光、ウェーハ６からの反射光の偏光状態の変化を測定し、ウェーハ表面に形成されている薄膜の光学定数（屈折率、消衰係数）や膜厚を算出する。算出結果はコントローラ１１へ出力される。
【００１８】
コントローラ１１は検出された薄膜の屈折率に基づき、この薄膜のブリュースター角を算出し、この薄膜にブリュースター角でレーザが入射されるようにレーザ光源１２及び対物光学系１３の動作の制御を行う。
【００１９】
例えば図２に示すようにウェーハ６に｛１００｝面を有する領域２１と｛１１１｝面を有する領域２２があり、領域２２を優先的に加熱する場合、まず図２（ａ）に示すようにブリュースター角検出部１４により領域２２のブリュースター角θが求められる。領域２２を形成する材料、面方位についての情報は既に取得されているものとする。そして図２（ｂ）に示すように、コントローラ１１により、領域２２表面に対してレーザ光がブリュースター角θで入射するようレーザ光源１２及び対物光学系１３の動作制御が行われる。
【００２０】
光の入射角と反射率の関係を図３に示す。図３は一例として、屈折率１．０の物質から屈折率３．０の物体へ光が入射する際の入射角と反射率の関係を示す。入射光のうちＰ偏光はブリュースター角において反射率が最も低くなる、すなわち最も効率的に光入射面を加熱できることが分かる。
【００２１】
従って、図２に示す例では、領域２２表面に対してレーザ光がブリュースター角で入射するようにウェーハ６にレーザ光が照射されるため、｛１００｝面を有する領域２１より｛１１１｝面を有する領域２２を優先的に加熱することができる。
【００２２】
次に本実施形態による半導体装置の製造方法を図４〜図９を用いて説明する。
【００２３】
図４に示すように、公知の方法により、｛１００｝面方位を有するｎ型導電性のシリコン基板４０１の表面部にシリコン酸化膜による埋め込み型の素子分離領域４０２を形成し、シリコン基板４０１上にゲート絶縁膜４０３、ポリシリコン膜４０４、シリコン窒化膜４０５を順に積層し、パターニングによりゲート電極構造を形成する。
【００２４】
図５に示すように、約５ｎｍの薄いシリコン窒化膜を堆積し、ＲＩＥ（反応性イオンエッチング）等の異方性エッチングを行い、シリコン窒化膜側壁５０１を形成する。その後、ホウ素等の不純物をシリコン基板４０１表面にイオン注入し、ｐ型の不純物拡散層５０２を形成する。さらに、シリコン酸化膜を堆積し、ＲＩＥを行いシリコン酸化膜側壁５０３を形成する。
【００２５】
図６に示すように、ＲＩＥ等の異方性エッチング、又はＣＤＥ（化学ドライエッチング）等の等方性エッチング、又はこれら両方のエッチング技術を用い、シリコン酸化膜側壁５０３をマスクにして、シリコン基板４０１をエッチングし、溝６０１を形成する。
【００２６】
図７に示すように、１×１０１９〜１×１０２２ｃｍ−３程度の濃度のホウ素を含んだＳｉＧｅ膜７０１を溝６０１に形成する。ジクロルシラン（ＳｉＨ２Ｃｌ２）、ゲルマン（ＧｅＨ４）、ＨＣｌ及びジボラン（Ｂ２Ｈ６）を含んだＨ２ガスを使用するＬＰ−ＣＶＤ法により、Ｓｉが露出した領域、すなわち溝６０１にホウ素を含んだＳｉＧｅ膜を選択的にエピタキシャル成長させることができる。その後、熱リン酸を用いたエッチング処理によりシリコン窒化膜４０５を除去する。ＳｉＧｅ膜７０１は｛１００｝面７０１ａとファセット面７０１ｂを有する。
【００２７】
図８に示すように、ブリュースター角検出部１４（図示せず）によりＳｉＧｅ膜７０１のブリュースター角θを求め、その後、スパッタリングにより全面に膜厚４ｎｍのニッケル膜８０１を形成する。
【００２８】
図９に示すように、コントローラ１１（図示せず）によりレーザ光源１２及び対物光学系１３（共に図示せず）の動作制御を行い、ニッケル膜８０１の｛１００｝面に対し入射角θとなるようにニッケル膜８０１全面にＰ偏光レーザを照射する。ポリシリコン膜４０４及びＳｉＧｅ膜７０１とニッケル膜８０１が反応してニッケルシリサイド膜９０１が形成される。
【００２９】
｛１００｝面７０１ａはブリュースター角でレーザ照射され、ファセット面７０１ｂはブリュースター角から外れているため、ファセット面７０１ｂの方が｛１００｝面７０１ａより低温になり、｛１００｝面７０１ａ及びファセット面７０１ｂの両面においてシリサイド化反応が均一に行われる。
【００３０】
その後、未反応のニッケル膜８０１を除去し、公知の技術でコンタクト形成、配線等を行って半導体装置を製造する。このようにして、ソース・ドレイン領域にＳｉＧｅを埋め込み、その表面を均一にシリサイド化したＰＭＯＳトランジスタを形成することができる。
【００３１】
（比較例）比較例による半導体装置の製造方法を説明する。図８に示す工程までは上記実施形態と同様のため説明を省略する。
【００３２】
図１０に示すように、レーザを基板表面に垂直に照射し、全体に４００〜４５０℃程度の熱処理を加えることにより、ポリシリコン膜４０４及びＳｉＧｅ膜７０１とニッケル膜８０１とを反応させニッケルシリサイド膜１００１を形成する。
【００３３】
この時、素子分離領域４０２上のニッケル膜８０１はシリコン酸化膜と反応しないため、ＳｉＧｅ膜７０１のファセット面７０１ｂ領域に流入する場合がある。これによりファセット面７０１ｂ端部に過剰なニッケルが供給され、ＳｉＧｅ膜７０１領域外のシリコン領域に突き抜けたニッケルシリサイド膜１００２が形成されるおそれがある。このニッケルシリサイド膜１００２はリーク電流の原因となる。
【００３４】
また、４００〜４５０℃の温度はＳｉＧｅ膜７０１の｛１００｝面７０１ａでのシリサイド化反応を均一に行うのに適した温度である。しかし、ファセット面（｛１１１｝面）７０１ｂでの反応を均一に行う場合は４００℃未満の低温熱処理が必要であり、４００〜４５０℃の温度では反応が不均一になり、モフォロジ（表面形状）が劣化してしまう。
【００３５】
一方、上記実施形態による半導体装置の製造方法では、｛１００｝面７０１ａにブリュースター角でＰ偏光レーザを照射するため、｛１００｝面７０１ａは効率的に加熱され、ブリュースター角から外れた入射角でレーザが照射されるファセット面７０１ｂは｛１００｝面７０１ａよりも低温で加熱処理できる。このため、素子分離領域４０２上のニッケル膜８０１の流入を抑えることができ、ニッケルシリサイド膜がＳｉＧｅ膜７０１領域外のシリコン領域に突き抜けることを防止することができる。また、ＳｉＧｅ膜７０１の｛１００｝面７０１ａ及びファセット面（｛１１１｝面）７０１ｂにおけるシリサイド化反応を均一に行うことができ、モフォロジが良好となり、装置性能の良いＰＭＯＳトランジスタが得られる。
【００３６】
また、基板をＺ軸（基板表面に垂直な軸）回りに回転させれば、ファセット面にＳ偏光成分が出て、より反射効率が高まり、効果的な局所加熱を行うことが出来る。
【００３７】
このように本実施形態による半導体製造装置により、異なる面方位を有するウェーハ上の領域に対し選択的に局所加熱を行うことができる。またモフォロジが良好な性能の良い半導体装置を製造することができる。
【００３８】
上述した実施の形態は一例であって限定的なものではないと考えられるべきである。上記実施形態ではＰＭＯＳトランジスタを形成していたが、ＮＭＯＳトランジスタの形成に適用することもできる。この場合、上記実施形態と異なる点は、図５に示す工程においてリン等のＮ型の不純物をイオン注入し、図７に示す工程において溝６０１にリンを含んだＳｉＣ膜を形成する。そして、図９に示す工程にてＳｉＣ膜のブリュースター角θ１を求め、ニッケル膜８０１の｛１００｝面に対し入射角θ１となるようにニッケル膜８０１全面にＰ偏光レーザを照射する。ファセット面７０１ｂの方が｛１００｝面７０１ａより低温になり、｛１００｝面７０１ａ及びファセット面７０１ｂの両面においてシリサイド化反応を均一に行うことができる。
【００３９】
このようにして、図１１に示すようなモフォロジが良好で、装置性能の良いＮＭＯＳトランジスタが形成される。炭素の格子定数はＳｉより小さいため、チャネル領域１１０１に引っ張り応力が働き、伝導キャリア移動度が向上したＮＭＯＳトランジスタとなる。
【００４０】
また、上記実施形態による半導体装置の製造方法をＣＭＯＳトランジスタの製造に適用することもできる。まず、公知の方法でシリコン基板上にＮ型、Ｐ型領域を形成し、素子分離領域を形成し、Ｎ型、Ｐ型領域それぞれにゲート電極構造を形成し、シリコン酸化膜を全面に堆積する。続いて、Ｎ型領域をレジストによりマスクし、Ｐ型領域のシリコン酸化膜除去後、Ｐ型領域に図５、図６に示す工程と同様の処理を行う。
【００４１】
その後、Ｎ型領域のレジストを除去し、図７に示す工程と同様の処理を行う。Ｎ型領域はシリコン酸化膜に覆われているため、ＳｉＧｅ膜は堆積しない。そしてＮ型領域のシリコン酸化膜を除去し、リン等の不純物を注入し拡散層を形成した後、図８、図９に示す工程と同様の処理を行う。これにより図１２に示すような、ＰＭＯＳ領域にモフォロジが良好なＳｉＧｅ膜１２０１が形成された装置性能の良いＣＭＯＳトランジスタが形成される。
【００４２】
また、図１３に示すように、シリコン基板１３０１と、シリコン基板１３０１上に形成されシリコン基板１３０１表面とは面方位が異なる傾斜面１３０２ａ及び面方位が同じ表面１３０２ｂを含む絶縁膜１３０２と、を覆うアモルファスシリコン膜１３０３を結晶成長させる際に、絶縁膜１３０２材料のブリュースター角θ２を求め、傾斜面１３０２ａにブリュースター角θ２で入射するようにレーザ光を照射しても良い。絶縁膜１３０２は例えばシリコン酸化膜である。
【００４３】
シリコン基板１３０１が露出した領域１３０１ａではシード（seed:ここではシリコン）があるのでアモルファスシリコン膜１３０３の結晶化が早く、次いで、領域１３０１ａから絶縁膜１３０２の表面１３０２ｂへ乗り上げるように傾斜面１３０２ａにおいて結晶化される。これはブリュースター角でレーザ光が入射される傾斜面１３０２ａの方が表面１３０２ｂより優先的に加熱されるためである。
【００４４】
これによりシリコン基板１３０１の領域１３０１ａ、絶縁膜１３０２の傾斜面１３０２ａ、表面１３０２ｂという順にアモルファスシリコン膜１３０３を結晶化することができる。従来、結晶成長の遅れる傾斜面１３０１ａにおける結晶成長を、入射角をブリュースター角にしたレーザ加熱により促進することができ、長距離のラテラル固相成長を実現することが出来る。
【００４５】
また、レーザ加熱を行う際、溶融成長ではなく、シリコンの融点（約１４１０℃）以下の温度で固相成長を行い、アニール温度における固相成長速度Ｖｃよりも小さい速度でレーザをスキャンするようにしても良い。
【００４６】
レーザスキャンスピードＶｓ＜固相成長速度Ｖｃとすることにより、レーザ照射箇所は常に既に結晶化した箇所と隣接することになり、既結晶化領域の結晶性を引き継ぐため１つの単結晶として成長することが可能となる。
【００４７】
固相成長速度（結晶化速度）Ｖｃはアレニウスの式Ｖｃ＝Ｖ０×ｅｘｐ（−Ｅａ／ｋＢＴ）を用いて算出することが出来る。Ｔは絶対温度、Ｖ０はＴ→∞の時の結晶化速度、Ｅａは結晶化の活性化エネルギーである。例えばＶ０＝３．６８Ｅ＋１５（ｎｍ／ｓ）、Ｅａ＝２．７６ｅＶとし、温度が１３００℃の場合の各方向の結晶化速度はＶｃ，１１０＝１．７ｍｍ／ｓ、Ｖｃ，１００＝５．２ｍｍ／ｓ、Ｖｃ，１１１＝０．２ｍｍ／ｓとなる。温度が６００℃の場合はＶｃ，１１０＝０．１４ｎｍ／ｓ、Ｖｃ，１００＝０．４ｎｍ／ｓ、Ｖｃ，１１１＝０．０１ｎｍ／ｓとなる。従って、６００℃では実用的なレーザスキャンスピードよりも大きな結晶化速度が得られないが、１３００℃では結晶化速度より小さいスキャンスピードとなるように制御することが出来る。
【００４８】
レーザのスキャンスピードＶｓ＜固相成長速度Ｖｃとすることで、固相成長アニールに伴うアモルファスシリコン１３０３中や絶縁膜１３０２との界面における確率的な核成長の発生を防止することができ、固相成長距離をさらに伸ばすことができる。
【００４９】
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態による半導体製造装置の概略構成図である。
【図２】同実施形態による半導体製造装置の動作の一例を示す図である。
【図３】光の入射角と反射率の関係の一例を示すグラフである。
【図４】同実施形態による半導体装置の製造方法を説明する工程断面図である。
【図５】同実施形態による半導体装置の製造方法を説明する工程断面図である。
【図６】同実施形態による半導体装置の製造方法を説明する工程断面図である。
【図７】同実施形態による半導体装置の製造方法を説明する工程断面図である。
【図８】同実施形態による半導体装置の製造方法を説明する工程断面図である。
【図９】同実施形態による半導体装置の製造方法を説明する工程断面図である。
【図１０】比較例による半導体装置の製造方法を説明する工程断面図である。
【図１１】変形例による半導体装置の製造方法にて製造されるＮＭＯＳトランジスタの概略構成図である。
【図１２】変形例による半導体装置の製造方法にて製造されるＣＭＯＳトランジスタの概略構成図である。
【図１３】変形例による半導体装置の製造方法を説明する工程断面図である。
【符号の説明】
【００５１】
１  光源
２  分光器
３  チョッパ
４  レンズ
５  偏光子
６  ウェーハ
７  フィルタ
８  回転検光子
９  光検出器
１０  アナライザ
１１  コントローラ
１２  レーザ光源
１３  対物光学系
【図１】
2009088332.tif 000003
【図２】
2009088332.tif 000004
【図３】
2009088332.tif 000005
【図４】
2009088332.tif 000006
【図５】
2009088332.tif 000007
【図６】
2009088332.tif 000008
【図７】
2009088332.tif 000009
【図８】
2009088332.tif 000010
【図９】
2009088332.tif 000011
【図１０】
2009088332.tif 000012
【図１１】
2009088332.tif 000013
【図１２】
2009088332.tif 000014
【図１３】
2009088332.tif 000015