(57)【要約】【課題】Ｄ／Ａコンバータにおいて長尺領域内に効率的なレイアウトを行う。【解決手段】Ｄ／Ａコンバータの抵抗ストリング１０の直列抵抗をｎ個の直列抵抗群（１０Ｌ，１０Ｈ）に分ける。各抵抗群の長尺方向を、Ｄ／Ａ変換回路の形成領域の短尺方向に向け、Ｄ／Ａ変換回路形成領域の長尺方向に直列抵抗群を併設配置し、これに対応して電圧選択部２０も複数の選択群（２０Ｌ，２０Ｈ）に分け、対応する抵抗群と並べて配置する。多数の抵抗が直列接続された抵抗ストリング１０と、その抵抗数に対応したスイッチ数を要する電圧選択部２０とを、長尺形状のＤ／Ａ変換回路形成領域内であっても精度を損ねることなく、効率的に配置することができる。【選択図】図１
2009088885.tif 000002
【特許請求の範囲】
【請求項１】
入力デジタル信号をアナログ信号に変換するデジタルアナログ変換回路であって、
入力ビット数に応じた数の直列抵抗を備える抵抗ストリングと、
前記抵抗ストリングの各抵抗の接続点からの電圧を前記入力デジタル信号に応じて選択する電圧選択部と、を備え、
前記抵抗ストリングの前記直列抵抗はｎ個の直列抵抗群に分けられ、該直列抵抗群は、各直列抵抗群の長尺方向をデジタルアナログ変換回路形成領域の短尺方向に向け、該形成領域の長尺方向に沿って併設配置され、
前記電圧選択部は、前記ｎ個の直列抵抗群にそれぞれ対応してｎ個の選択群に分けられ、各選択群は、対応する該直列抵抗群に対して前記デジタルアナログ変換回路の形成領域の長尺方向に併設して配置され、対応する前記直列抵抗群の対応する抵抗の接続点からの電圧を入力デジタル信号の対応ビットに応じて選択することを特徴とするデジタルアナログ変換回路。
【請求項２】
請求項１に記載のデジタルアナログ変換回路において、
前記電圧選択部は、１つの前記抵抗ストリングを共用して複数設けられ、
前記複数の電圧選択部のそれぞれに対応して、該電圧選択部から得られる電圧信号を安定化させるバッファアンプが複数設けられ、
前記抵抗ストリングの１つの直列抵抗群には、前記複数の電圧選択部の対応する前記選択群が並列配置され、
前記複数のバッファアンプには、それぞれ対応する電圧選択部の前記ｎ個の選択群が接続され、前記ｎ個の選択群の前記バッファアンプへの配線長の合計が、前記複数の電圧選択部について互いに等しくなるように、各電圧選択部の各選択群が配置されていることを特徴とするデジタルアナログ変換回路。
【請求項３】
請求項２に記載のデジタルアナログ変換回路において、
前記入力デジタル信号に対して前記直列抵抗群は、ｎ＝２として、上位ビット用抵抗群と、下位ビット用抵抗群の２つを備え、
前記上位ビット用抵抗群と前記下位ビット用抵抗群とは、前記デジタルアナログ変換回路の形成領域の長尺方向の中央領域に隣接して併設配置され、
前記電圧選択部の選択群は、前記抵抗群に応じ、上位ビット用選択群と、下位ビット用選択群とが設けられ、１つの電圧選択部を構成する前記上位ビット用選択群と前記下位ビット用選択群とは、前記上位ビット用抵抗群及び前記下位ビット用抵抗群を間に挟んで、前記長尺方向の左右に配置されていることを特徴とするデジタルアナログ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
入力デジタル信号をアナログ信号に変換するデジタルアナログ変換回路（Ｄ／Ａコンバータ）に関する。
【背景技術】
【０００２】
従来より、特許文献１などに示されるように、デジタル信号をアナログ信号に変換するＤ／Ａコンバータが知られており、各種信号処理をデジタル処理で行う場合が多く、負荷を駆動するドライバ回路などに多く利用されている。例えば、液晶表示装置（ＬＣＤ）等の表示装置においても、ドライバ回路において、デジタル映像信号を各画素の液晶駆動用のアナログ信号に変換するＤ／Ａコンバータが利用されている。
【０００３】
表示装置では解像度の上昇が進み、用いる映像信号のビット数も大きくなってきている。例えば、６ビット程度であったものが、８ビットになり、最近では１０ビットの映像信号も採用されるようになってきている。さらに、画素数の増大に対応するために、表示データを各画素に出力するためのドライバ回路を、１行の画素を複数列毎に分割（複数チャネル化）し、各チャネルを並列して動作させる等が行われている。このチャネル数も増加しており、１０チャネル以上の場合も増えてきている。
【０００４】
【特許文献１】特開２００５−１２７８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような解像度の高い表示装置用のドライバ回路をＩＣ（集積回路）チップとして形成し、表示装置のパネル基板上にＣＯＧ（チップ・オン・グラス）方式で搭載する場合において、パネル基板の非表示領域となる周辺部分に残される細長い領域にこのドライバ回路を配置したいという要求がある。
【０００６】
しかし、Ｄ／Ａコンバータにおいて、１０ビットのデジタル信号を抵抗ストリングでアナログ信号に変換する場合には、２10＝１０２４個前後の抵抗を電源間に直列接続する必要がある。また、各抵抗の接続点から対応するビットに応じた電圧（抵抗ストリングによる分圧電圧）を取り出すための電圧選択部が必要となる。ところが、この１０２４個もの直列接続された抵抗及び各抵抗の接続点にスイッチが接続される電圧選択部を細長い領域に効率的に配置することは困難であった。
【０００７】
本発明では、長尺領域に効率的に配置されたＤ／Ａコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力デジタル信号をアナログ信号に変換するＤ／Ａ変換回路であって、入力ビット数に応じた数の直列抵抗を備える抵抗ストリングと、前記抵抗ストリングの各抵抗の接続点からの電圧を前記入力デジタル信号に応じて選択する電圧選択部と、を備え、前記抵抗ストリングの前記直列抵抗はｎ個の直列抵抗群に分けられ、該直列抵抗群は、各直列抵抗群の長尺方向をＤ／Ａ変換回路形成領域の短尺方向に向け、該形成領域の長尺方向に沿って併設配置され、前記電圧選択部は、前記ｎ個の直列抵抗群にそれぞれ対応してｎ個の選択群に分けられ、各選択群は、対応する該直列抵抗群に対して前記Ｄ／Ａ変換回路の形成領域の長尺方向に併設して配置され、対応する前記直列抵抗群の対応する抵抗の接続点からの電圧を入力デジタル信号の対応ビットに応じて選択する。
【０００９】
本発明の他の態様では、上記Ｄ／Ａ変換回路において、前記電圧選択部は、１つの前記抵抗ストリングを共用して複数設けられ、前記複数の電圧選択部のそれぞれに対応して、該電圧選択部から得られる電圧信号を安定化させるバッファアンプが複数設けられ、前記抵抗ストリングの１つの直列抵抗群には、前記複数の電圧選択部の対応する前記選択群が並列配置され、前記複数のバッファアンプには、それぞれ対応する電圧選択部の前記ｎ個の選択群が接続され、前記ｎ個の選択群の前記バッファアンプへの配線長の合計が、前記複数の電圧選択部について互いに等しくなるように、各電圧選択部の各選択群が配置されている。
【００１０】
本発明の他の態様では、上記Ｄ／Ａ変換回路において、前記入力デジタル信号に対して前記直列抵抗群は、ｎ＝２として、上位ビット用抵抗群と、下位ビット用抵抗群の２つを備え、前記上位ビット用抵抗群と前記下位ビット用抵抗群とは、前記Ｄ／Ａ変換回路の形成領域の長尺方向の中央領域に隣接して併設配置され、前記電圧選択部の選択群は、前記抵抗群に応じ、上位ビット用選択群と、下位ビット用選択群とが設けられ、１つの電圧選択部を構成する前記上位ビット用選択群と前記下位ビット用選択群とは、前記上位ビット用抵抗群及び前記下位ビット用抵抗群を間に挟んで、前記長尺方向の左右に配置されている。
【発明の効果】
【００１１】
本発明によれば、抵抗ストリングの直列抵抗をｎ個の直列抵抗群に分け、この直列抵抗群の長尺方向を、Ｄ／Ａ変換回路の形成領域の短尺方向に向けて、Ｄ／Ａ変換回路形成領域の長尺方向に直列抵抗群を併設配置し、これに対応して電圧選択部も複数の選択群に分けて対応する抵抗群と並べて配置する。よって、多数の抵抗が直列接続された抵抗ストリングと、その抵抗数に対応したスイッチ数を要する電圧選択部とを、長尺形状のＤ／Ａ変換回路形成領域内に効率的に配置することができる。
【００１２】
また、１つの抵抗ストリングに対して複数の電圧選択部を配する場合、各電圧選択部の複数の選択群を対応する抵抗群に並列配置することで長尺領域に配置することが可能であり、また、複数の選択群のバッファアンプへの合計配線長が各電圧選択部で等しくなるように配置することでＤ／Ａ変換回路の変換精度を高く維持することが容易となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１４】
図１は、実施形態に係るＤ／Ａコンバータの概略構成を示す図であり、図２は図１をより詳細に示す図である。Ｄ／Ａコンバータは、ｍ（ここではｍ＝１０）ビットの入力デジタル信号をアナログ信号に変換するもので、複数（ｋ）チャネルの入出力を有する。このＤ／Ａコンバータは、抵抗ストリング１０、電圧選択部２０及びバッファアンプ３０を備え、複数のチャネルにおいて抵抗ストリング１０は共用し、チャネル毎に電圧選択部２０とバッファアンプ３０が設けられている。
【００１５】
まず、各チャネルの１０ビットの入力デジタル信号は、それぞれ対応する電圧選択部２０に供給される。
【００１６】
抵抗ストリング１０は、電源Ｖｄｄとグランドとの間で２m（１０２４）ステップの電圧を作成するために必要な数の抵抗（例えば２m−１で、１０２３個）が、ＶｄｄとＧＮＤの間に直列接続されている。したがって、抵抗ストリング１０の各抵抗の接続点から１０２４の電圧が得られる。この抵抗ストリング１０は、複数（ｎ）の抵抗群に分割され、各抵抗群の長尺方向をＤ／Ａコンバータの形成領域の短尺方向に向けて、該Ｄ／Ａコンバータの長尺方向に並列配置されている。図１の例では、ｎ＝２で、２つの抵抗群に分けられ、電源Ｖｄｄ側の上位ビット用抵抗群１０Ｈと、グランド側の下位ビット用抵抗群１０Ｌを備え、抵抗ストリング１０が抵抗群１０Ｌと抵抗群１０Ｈとの間で折り返されるように配置されている。また、この抵抗群１０Ｌ，１０Ｈは、Ｄ／Ａコンバータの形成領域の長尺方向の中央領域に途中で折り返されるように併設配置されている。具体的には、１０ビットの入力データに対し、上位の２m-1＝５１２（２9）段階の電圧を作成する上位ビット（９ビット）用選択群１０Ｈ、下位の２m-1＝５１２（２9）段階の電圧を作成する下位ビット（９ビット）用選択群１０Ｌとに分割されて隣接して配置されている。
【００１７】
複数の電圧選択部２０は、それぞれ抵抗ストリング１０に対応して複数（ｎ）の選択群に分割されており、図１の例ではｎ＝２で、抵抗群１０Ｌに対応して下位ビット用選択群２０Ｌ、選択群１０Ｈに対応して上位ビット用選択群２０Ｈを備える。つまり、下位の２m-1＝５１２（２9）段階の電圧を作成する抵抗群１０Ｌに接続される選択群２０Ｌと、上位の２m-1＝５１２（２9）段階の電圧を作成する抵抗群１０Ｈに接続される選択群２０Ｈとが設けられている。
【００１８】
これら複数の電圧選択部２０の各選択群は、抵抗群１０Ｌ，１０Ｈを間に挟んで、Ｄ／Ａの長尺方向の左右に配置されており、下位ビット用選択群２０Ｌは対応する抵抗群１０Ｌに近接し、上位ビット用選択群２０Ｈは抵抗群１０Ｈに近接してそれぞれ並列配置されている。
【００１９】
複数の電圧選択部２０は、図２に示すように抵抗ストリング１０の対応する抵抗接続点に接続され、入力デジタル信号のビット数に応じたスイッチＳＷ１〜ＳＷｍを備え、各スイッチＳＷ１〜ＳＷｍは、それぞれに割り当てられたビットに応じて動作する。
【００２０】
各電圧選択部２０には対応してバッファアンプ３０が設けられ、各スイッチＳＷの出力側は対応するチャネルのバッファアンプ３０に共通接続されている。よって、スイッチＳＷがオンすると、対応する抵抗接続点から得られる電圧がそれぞれバッファアンプ３０に出力され、バッファアンプ３０には、入力デジタル信号に応じて対応するスイッチＳＷから得られる分圧電圧の加算値が供給されることとなり、バッファアンプ３０は、この加算値を安定化し、アナログ電圧信号として出力する。
【００２１】
図２の例では、電圧選択部２０の最下位ビット（１ビット目：ＬＳＢ）に対応するスイッチＳＷ１は、グランドと第１抵抗との接続点の間に接続されて０Ｖを出力可能であり、最上位ビット（ｍビット目：ＭＳＢ：ここでは１０ビット目）に対応するスイッチＳＷｍは、電源Ｖｄｄと２m−１番目の抵抗との接続点に接続されている。要求されるアナログ電圧レベルなどに応じて抵抗数はさらに多くてもよく、特に電源Ｖｄｄと２m−１番目の抵抗との間にさらに抵抗が設けられていてもよい。
【００２２】
ここで、抵抗ストリング１０の分割された抵抗群１０Ｌ，１０Ｈは、抵抗群間の配線抵抗によって各抵抗の接続点電圧がずれないように互いにできるだけ近接配置されている。なお、入力ビット数が１０ビット程度までであれば、図１に示すように抵抗群間を近接配置することで配線抵抗の影響が少なくアナログ電圧信号を得ることが可能であるが、入力ビット数がさらに高い場合等、より高い変換精度が要求される場合には、この抵抗群間の配線抵抗を考慮して、直列抵抗の各抵抗値を設定することが好適である。
【００２３】
また、本実施形態では、チャネル間でのばらつきをなくすため、各チャネルの電圧選択部２０で、分割された選択群からバッファアンプ３０への配線長さの合計が等しくなるように選択群を配列している。具体的には、図１に示すように、抵抗ストリング１０の下位ビット側抵抗群１０Ｌに対し、１番目〜ｋ番目のチャネルの電圧選択部２０について、遠い順に１番目からｎ番目まで下位ビット用選択群２０Ｌ1、２０Ｌ2、、、２０Ｌkを配置した場合、上位ビット用抵抗群１０Ｈに対しては、近い順に１番目〜ｎ番目の上位ビット側選択群２０Ｈ1、２０Ｈ2、、、２０Ｈkを配列する。このようにすることで、１からｎのチャネルの各電圧選択部２０において、対応するバッファアンプ３０1〜３０ｋへの配線合計長さを一致させることができ、チャネル間での変換精度のばらつきを防止することができる。なお、バッファ３０への各選択群２０Ｌ，２０Ｈからの出力は、別途スイッチを設け、上位側と下位側で切り替えることが好適である。
【００２４】
上述したように、抵抗ストリング１０及び電圧選択部２０を分割しない場合には、１０ビット入力デジタル信号に対し１０２４個の抵抗、スイッチＳＷを必要とするため、Ｄ／Ａコンバータを長尺形状とすることは困難である。しかし、本実施形態のように、抵抗ストリング１０を分割し、対応して電圧選択部２０も分割してそれぞれ長尺方向に並べて配置すれば、分割数ｎ＝２の場合、Ｄ／Ａコンバータの短尺方向において、上位ビット用、下位ビット用に、半分の５１２個の抵抗、スイッチＳＷを設ければよい。よって、細長い領域内にＤ／Ａコンバータを形成することが容易となる。
【００２５】
次に抵抗ストリング１０の分割数ｎをさらに多く、例えば３とした場合の構成例について図３を参照して説明する。この場合、抵抗群は上位ビット用抵抗群１２Ｈ、中位ビット用抵抗群１２Ｍ、下位ビット用抵抗群１２Ｌに分ける。ｎ＞２の場合、抵抗群１２のＤ／Ａコンバータの形成領域内は、対応ビットの連続する少なくとも２つの抵抗群を近接配置する方法が採用できる。図３の例では３つ抵抗群１２Ｈ，１２Ｍ，１２Ｌの内、対応ビットの連続する中位ビット用抵抗群１２Ｍと、下位ビット用抵抗群１２Ｌとをその長尺方向をＤ／Ａの短尺方向に向け、２つを並べて配置し、２つの抵抗群１２Ｍ，１２Ｌの両側に、対応してｎ分割された電圧選択部２０の中位ビット用選択群２２Ｍ、下位ビット用選択群２２Ｌを配置する。残りの１つ上位ビット用抵抗群１２Ｈは、中位ビット用選択群２０Ｍを間に挟んで上記中位ビット用抵抗群１２Ｍの側方に配置している。なお、この上位ビット用抵抗群１２Ｈに対応する上位ビット用選択群２２Ｈは、該抵抗群１２Ｈを間に挟んで中位ビット用選択群２２Ｍの側方に配置されている。３分割の場合、抵抗群及び選択群は、それぞれ対応する桁位置の２m-2段階の電圧を発生し、選択すれば良く、Ｄ／Ａコンバータの短尺方向の抵抗スイッチなどの回路数をさらに削減することが出来る。
【００２６】
なお、要求される変換精度に応じて、各抵抗群１２と、対応する選択群２２とを交互に配置し、つまり、連続する抵抗群についても間にそれぞれ選択群２２を配置し、Ｄ／Ａコンバータ内に平均的に抵抗群１２、選択群２２を形成してもよい。
【００２７】
以上、分割数ｎ＞２において、抵抗群及び選択群についてどの配置を採用する場合においても、離間して配置される抵抗群間の間の配線抵抗を考慮して各抵抗の抵抗値を設定することがより好ましい。
【００２８】
次に、本発明の実施形態に係るＤ／Ａコンバータを利用した表示装置について概要を説明する。図４は、本発明の実施形態に係るＤ／Ａコンバータを集積化駆動回路の一部に用いる表示装置の全体的な概略構成、図５は、集積化駆動回路の概略レイアウトを示している。表示装置は、ＬＣＤなどの平面表示装置であり、以下では、各画素にスイッチ素子としてＴＦＴを備え画素毎の表示制御を実行するアクティブマトリクス型ＬＣＤを例に説明する。
【００２９】
表示装置は、ＬＣＤパネル２００と、このＬＣＤパネル２００を駆動するための回路構成を備えた集積化駆動回路１００を備える。ＬＣＤパネル２００は、それぞれ対向面側に電極が形成された一対のガラスなどの基板を貼り合わせ、間に液晶を封入して構成されている。液晶層を挟んで電極が対向する位置には画素が構成され、パネルの表示部２３０において、このような画素が複数マトリクス状に配列されている。また、画素ＴＦＴなどの画素回路を駆動するためのシフトレジスタ回路などを備えたドライバ回路をパネル上に内蔵形成する場合、パネルの一方の基板上（画素ＴＦＴなどの形成された基板上）において、図４のように、表示部２３０の周縁部に、ゲートラインを順に制御する垂直方向ドライバ（Ｖドライバ）２１０、所定タイミングでデータラインに表示データを供給するための水平方向ドライバ（Ｈドライバ）２２０が形成される。Ｖドライバ２１０は、行方向に延びるゲートラインに順次、表示部の画素ＴＦＴのオンオフを制御するための走査信号（ゲート信号）を出力する。Ｈドライバ２２０は、後述する集積化駆動回路１００から供給されるアナログ表示データの列方向に延びるデータラインに対する供給を制御する。このような制御により、オン制御された画素ＴＦＴを介して各画素の液晶及び保持容量Ｃｓにアナログ表示データに応じた電圧が印加され、画素毎に液晶の配向が制御されて表示が行われる。
【００３０】
ここで、集積化駆動回路１００は、ＬＣＤパネル２００の表示部２３０の周縁部に、ＣＯＧ方式により搭載され、表示部２３０の例えば行方向（水平走査方向）に沿った長尺（細長）形状を備えている。この集積化駆動回路１００は、電源回路部１１０、ロジック回路素子から構成可能なロジック部１２０、Ｄ／Ａコンバータ１８０からなるＤＡ変換部等が１チップとして集積されている。さらに、この長尺状の集積化駆動回路１００の長辺方向の中央にロジック部１２０を配置し、このロジック部１２０と隣接するように、ロジック部１２０を挟んで長辺方向の左右の領域に、電源回路部１１０及びＤＡ変換部１８０が設けられている。
【００３１】
図５に、表示装置の駆動制御回路の構成を示す図である。ロジック部１２０は、主として、デジタルデータを処理することが可能なロジック回路素子（論理回路素子）などで構成され、表示データ処理部１２２、タイミング信号作成部１２４、ＣＰＵインターフェース（ＣＰＵ／ＩＦ）１２６、レジスタ設定部１２８を備える。表示データ処理部１２２は、外部からのカラー映像信号をＬＣＤパネルでの表示に適した表示信号にするための信号処理回路であり、外部から供給される例えばシリアルデジタル映像信号をパラレル信号に変換し、信号の種類に応じてマトリクス変換や間引き処理などを行い、また、γ補正などの画質調整処理を実行し、得られた処理済みのＲ，Ｇ，Ｂデジタル表示データを後述するＤＡ変換部１８０に出力する。
【００３２】
タイミング信号作成部１２４は、外部から供給されるドットクロック（DOTCLK）、同期信号（Hsync、Vsync）などに基づいて、Ｈ方向、Ｖ方向のクロックＣＫＨ、ＣＫＶ、水平、垂直スタート信号ＳＴＨ、ＳＴＶ等、Ｖドライバ２１０、Ｈドライバ２２０等で必要な各種タイミング信号を作成する。また、電源回路部１１０でパネルで用いる電源を作成するために必要な電源用クロック信号を作成する。さらに、ＬＣＤパネル２００では、液晶を交流駆動する必要があることから、表示データの極性を周期的に反転するための極性反転タイミング信号を作成し、これをＤＡ変換部１８０及びＶＣＯＭ出力部１８４に供給する。
【００３３】
ＣＰＵ／ＩＦ１２６は、ＬＣＤパネル２００を搭載する機器の図示しないＣＰＵ等から命令を受け取ってこれを解析し、レジスタ設定部１２８に供給する。レジスタ設定部１２８は、ＣＰＵからの命令を保持し、その内容に応じた制御信号をタイミング信号作成部１２４に供給する。なお、ＣＰＵから送出される命令としては、表示パネルでの表示位置の調整命令やコントラスト調整命令、或いはパワーセーブ制御命令等が存在する。
【００３４】
ＤＡ変換部１８０は、抵抗ストリング型の変換器を採用することができ、上記表示データ処理部１２２から出力されるＲ，Ｇ，Ｂデジタル表示データ信号に応じた電圧値のＲ，Ｇ，Ｂアナログ表示データに変換する。得られたアナログ表示データは、この集積化駆動回路１００の出力段に設けられた図示しないアンプを介し、ＬＣＤパネル２００の上記データラインに供給される。
【００３５】
ＶＣＯＭ出力部１８４は、ＬＣＤパネル２００の画素毎に個別の画素電極に対し、液晶層を挟んで対向配置される共通電極に供給する共通電極信号ＶＣＯＭ等を作成して出力する。そして、この共通電極の電位についても周期的に極性反転する駆動方式を採用しており、ＶＣＯＭ出力部１８４は、上記タイミング信号作成部１２４からの極性反転信号を受け、周期的に共通電極信号ＶＣＯＭの極性を反転している。なお、このＶＣＯＭ出力部１８４は、集積化駆動回路１００の中で、電源回路部１１０とは反対側でＤＡ変換部１８０と同じ側の領域に設けられており、ＤＡ変換部１８０と共に、ＬＣＤパネル２００へのアナログ電圧出力部（主としてＨドライバ、Ｖドライバへのドライバ出力部）を構成している。
【００３６】
電源回路部（ＤＣ／ＤＣ変換部）１１０は、チャージポンプ回路やスイッチングレギュレータ等から構成することができ、タイミング信号作成部１２４からの電源用クロック信号を用いて、３Ｖ程度の外部電源から、例えばＬＣＤパネル２００において必要とされるゲート信号のオン、オフレベルや、保持容量Ｃｓの制御電位レベルなどに用いられる高電圧（一例として８．５Ｖ）を発生し、これをパネル２００に供給する。
【００３７】
以上、図４及び図５に示されるように、本実施形態に係るＤ／Ａコンバータが搭載される集積化駆動回路は、非常に幅が狭く細長い形状となることが要求される。このため、本実施形態のように抵抗ストリングを複数の抵抗群に分割してＤ／Ａコンバータ内で折り返し配置し、同時に電圧選択部も複数の選択分に分割して配置することで、Ｄ／Ａコンバータ及びこれを搭載する集積化駆動回路のチップを長尺化することが容易となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係るＤ／Ａコンバータの概略構成を示す図である。
【図２】Ｄ／Ａコンバータの１チャネルについてのより詳細な構成を示す図である。
【図３】本発明の実施形態に係るＤ／Ａコンバータの他の概略構成を示す図である。
【図４】本実施形態のＤ／Ａコンバータを液晶表示装置に適用した場合の概略構成を示す図である。
【図５】図４の表示装置の駆動制御回路の概略構成を示す図である。
【符号の説明】
【００３９】
１０  抵抗ストリング、１０Ｌ  下位ビット用抵抗群、１０Ｈ  上位ビット用抵抗群、１２Ｌ  下位ビット用抵抗群、１２Ｍ  中位ビット用抵抗群、１２Ｈ  上位ビット用抵抗群、２０  電圧選択部、２０Ｌ  下位ビット用選択群、２０Ｈ  上位ビット用選択群、２２Ｌ  下位ビット用選択群、２２Ｍ  中位ビット用選択群、２２Ｈ  上位ビット用選択群、３０  バッファアンプ、１８０  Ｄ／Ａコンバータ。
【図１】
2009088885.tif 000003
【図２】
2009088885.tif 000004
【図３】
2009088885.tif 000005
【図４】
2009088885.tif 000006
【図５】
2009088885.tif 000007