(57)【要約】【課題】バイポーラトランジスタを含む半導体装置の特性を安定化させることが可能な半導体装置の製造方法を提供する。【解決手段】この半導体装置１００の製造方法は、シリコン基板１１にバイポーラトランジスタ１を形成する半導体装置の製造方法であって、シリコン基板１１の表面に、領域Ａを囲むようにＬＯＣＯＳ法により素子分離絶縁膜１２および絶縁膜１２ａを形成する工程と、所定の不純物が素子分離絶縁膜１２および絶縁膜１２ａに囲まれた領域Ａの形状を反映するように自己整合的に分布するような注入エネルギーにより、素子分離絶縁膜１２および絶縁膜１２ａをマスクとしてシリコン基板１１の表面に不純物をイオン注入する工程と、注入された不純物を拡散させることにより、バイポーラトランジスタ１の埋込コレクタ領域１３ｃと、プラグ１４とを接続するためのリーチスルー領域１３ｂを形成する工程とを備える。【選択図】図５
2009088141.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にバイポーラトランジスタを形成する半導体装置の製造方法であって、
前記半導体基板の表面に、第１領域を囲むように第１絶縁膜を形成する工程と、
所定の不純物が前記第１絶縁膜に囲まれた前記第１領域の形状を反映するように自己整合的に分布するような注入エネルギーにより、前記第１絶縁膜をマスクとして前記半導体基板の表面に前記不純物をイオン注入する工程と、
注入された前記不純物を拡散させることにより、前記バイポーラトランジスタのコレクタ領域と、外部の電極とを接続するための接続領域を形成する工程とを備える、半導体装置の製造方法。
【請求項２】
前記接続領域を形成する工程は、前記注入された不純物を前記コレクタ領域が形成される領域まで熱拡散させることによって、前記接続領域を形成する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１絶縁膜を形成した後、前記不純物をイオン注入する工程に先立って、少なくとも前記第１領域に対応する領域に開口を有するレジスト膜を形成する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記コレクタ領域は、前記半導体基板の所定の深さ領域に埋め込まれた埋込コレクタ領域を含み、
前記接続領域が形成される前または後に、イオン注入により前記埋込コレクタ領域を形成する工程をさらに備える、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１絶縁膜を形成する工程は、前記第１絶縁膜の厚みよりも小さい厚みを有する第２絶縁膜を前記第１絶縁膜により囲まれた前記第１領域の表面に形成する工程を含み、
前記不純物をイオン注入する工程は、前記第２絶縁膜を介して前記不純物をイオン注入する工程を含む、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板にバイポーラトランジスタを形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板にバイポーラトランジスタを形成する半導体装置の製造方法が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１に記載の半導体装置の製造方法では、まず、半導体基板の表面にＬＯＣＯＳ酸化膜を形成する。その後、ＬＯＣＯＳ酸化膜に囲まれた領域に対応する領域が開口されたレジスト膜を形成するとともに、そのレジスト膜をマスクとして、不純物をイオン注入する。この注入された不純物による不純物領域により、バイポーラトランジスタの埋込コレクタ領域と外部の電極とを接続するための接続領域を形成する。
【０００４】
【特許文献１】特開平８−１３９１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の半導体装置の製造方法では、レジスト膜をマスクとして不純物をイオン注入しているので、レジスト膜がずれた位置に形成された場合には、不純物がずれた位置に注入されてしまう。この場合、埋込コレクタ領域と外部の電極とを接続するための上記イオン注入された不純物からなる接続領域がずれた位置に形成されてしまう。したがって、レジスト膜の開口の位置を精度良く制御することが困難な場合には、接続領域の位置が安定しないので、バイポーラトランジスタの特性およびバイポーラトランジスタを含む半導体装置の特性を安定化させることが困難であるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、バイポーラトランジスタを含む半導体装置の特性を安定化させることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
この発明の半導体装置の製造方法は、半導体基板にバイポーラトランジスタを形成する半導体装置の製造方法であって、半導体基板の表面に、第１領域を囲むように第１絶縁膜を形成する工程と、所定の不純物が第１絶縁膜に囲まれた第１領域の形状を反映するように自己整合的に分布するような注入エネルギーにより、第１絶縁膜をマスクとして半導体基板の表面に前記不純物をイオン注入する工程と、注入された不純物を拡散させることにより、バイポーラトランジスタのコレクタ領域と、外部の電極とを接続するための接続領域を形成する工程とを備える。
【発明の効果】
【０００８】
本発明では、上記のように、所定の不純物が第１絶縁膜に囲まれた第１領域の形状を反映するように自己整合的に分布するような注入エネルギーにより、第１絶縁膜をマスクとして半導体基板の表面に不純物をイオン注入することによって、注入した不純物を第１絶縁膜に囲まれた第１領域の形状を反映するように自己整合的に分布させることができる。また、注入した不純物を拡散させることにより形成する接続領域も、第１絶縁膜に囲まれた第１領域の形状を反映するように形成される。したがって、レジスト膜の開口の位置に拘わらず、接続領域を第１絶縁膜の位置に合わせて形成することができるので、接続領域の位置が製品によってずれてしまうのを抑制することができる。これにより、バイポーラトランジスタの特性およびバイポーラトランジスタを含む半導体装置の特性を安定化させることができる。これにより、製品の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
【００１０】
図１は、本発明の一実施形態による半導体装置１００の断面図である。
【００１１】
本実施形態による半導体装置１００は、図１に示すように、ｐ型のシリコン基板１１にバイポーラトランジスタ１が形成されている。また、シリコン基板１１の表面には、約４１０ｎｍの厚みを有する素子分離絶縁膜１２および絶縁膜１２ａが形成されている。また、ｐ型のシリコン基板１１のバイポーラトランジスタ１が形成される領域の表面には、ｎ型のコレクタ領域１３ａと、ｎ＋型のリーチスルー領域１３ｂと、コレクタ領域１３ａおよびリーチスルー領域１３ｂの下方に位置するｎ＋型の埋込コレクタ領域１３ｃとが形成されている。リーチスルー領域１３ｂは、埋込コレクタ領域１３ｃとプラグ１４とを接続するために設けられている。なお、素子分離絶縁膜１２および絶縁膜１２ａは、本発明の「第１絶縁膜」の一例である。また、リーチスルー領域１３ｂは、本発明の「接続領域」の一例である。
【００１２】
また、コレクタ領域１３ａの表面上には、ｐ型の内部ベース層１５とｐ＋型の外部ベース層１６および１７とが形成されている。また、内部ベース層１５の表面には、ｎ型の不純物領域からなるエミッタ層１８が形成されている。また、エミッタ層１８の表面には、ポリシリコン膜からなるｎ＋型のエミッタ電極１９が形成されている。また、エミッタ電極１９の側面を覆うように、サイドウォール絶縁膜２０が形成されている。また、素子分離絶縁膜１２、絶縁膜１２ａ、リーチスルー領域１３ｂ、外部ベース層１６、外部ベース層１７、エミッタ電極１９およびサイドウォール絶縁膜２０の表面と、プラグ１４、２１および２２の側面とを覆うように、ＳｉＯ２からなる絶縁膜２３が形成されている。また、絶縁膜２３のリーチスルー領域１３ｂ、エミッタ電極１９および外部ベース層１６に対応する領域には、それぞれ、コンタクトホール２３ａ、２３ｂおよび２３ｃが形成されている。コンタクトホール２３ａ内には、リーチスルー領域１３ｂに電気的に接続するプラグ１４が埋め込まれている。また、コンタクトホール２３ｂ内には、エミッタ電極１９に電気的に接続するプラグ２１が埋め込まれている。また、コンタクトホール２３ｃ内には、外部ベース１６に電気的に接続するプラグ２２が埋め込まれている。また、素子分離絶縁膜１２の下方には、ｐ型の素子分離用不純物領域２４が形成されている。
【００１３】
図２〜図８は、本実施形態による半導体装置１００の製造プロセスを説明するための図である。次に、図１〜図８を参照して、本実施形態による半導体装置１００の製造プロセスを説明する。
【００１４】
まず、図２に示すように、ｐ型のシリコン基板１１の表面に、約１０ｎｍの厚みを有するＳｉＯ２からなる酸化シリコン膜３０を熱酸化法により形成する。また、酸化シリコン膜３０上に、Ｓｉ３Ｎ４からなる窒化シリコン膜３１をＬＰ−ＣＶＤ（減圧ＣＶＤ）法により形成する。
【００１５】
次に、図３に示すように、フォトリソグラフィ法により図示しないレジスト膜を形成した後、ドライエッチング法により酸化シリコン膜３０、窒化シリコン膜３１およびシリコン基板１１の所定の領域のエッチングを行う。この後、レジスト膜を除去する。
【００１６】
次に、図４に示すように、熱酸化を行うことにより、窒化シリコン膜３１の除去された領域に約４１０ｎｍの厚みを有するＳｉＯ２からなる素子分離絶縁膜１２および絶縁膜１２ａを形成する。この後、燐酸処理を行うことにより、窒化シリコン膜３１を除去する。
【００１７】
次に、図５に示すように、フォトリソグラフィ法により、少なくとも素子分離絶縁膜１２と絶縁膜１２ａとに囲まれた領域Ａに対応する領域に開口部３２ａを有するレジスト膜３２を形成する。図５では、レジスト膜３２の開口部３２ａは、領域Ａの中心線Ｘに対してずれた位置に形成されている。この後、レジスト膜３２をマスクとして、約１０ｎｍの厚みを有する酸化シリコン膜３０を介して領域Ａにリン（Ｐ）をイオン注入する。この時の注入エネルギーは、約１００ｋｅＶである。この比較的弱い１００ｋｅＶの注入エネルギーでは、約４１０ｎｍの厚みを有する素子分離絶縁膜１２および絶縁膜１２ａがマスクとなるため、リンは、素子分離絶縁膜１２および絶縁膜１２ａに囲まれた領域Ａの形状を反映するように、自己整合的にシリコン基板１１の表面に分布する。この後、レジスト膜３２を除去する。
【００１８】
その後、図６に示すように、約１０００℃で所定の時間熱処理することにより、注入したリンの熱拡散を行うことによって、ｎ＋型のリーチスルー領域１３ｂを形成する。また、この後、フォトリソグラフィ法により、図示しないレジスト膜を形成するとともに、素子分離絶縁膜１２の所定部分を介してホウ素（Ｂ）を高い注入エネルギーでイオン注入する。これにより、ｐ型の素子分離用不純物領域２４を形成する。この後、レジスト膜を除去する。
【００１９】
次に、図７に示すように、フォトリソグラフィ法により、レジスト膜３３を形成する。そして、レジスト膜３３をマスクとして、リン（Ｐ）を高い注入エネルギーによりイオン注入することによって、埋込コレクタ領域１３ｃを形成する。この後、レジスト膜３３を除去する。
【００２０】
そして、図８に示すように、フォトリソグラフィ法により、レジスト膜３４を形成する。そして、レジスト膜３４をマスクとして、リン（Ｐ）をイオン注入することによって、コレクタ領域１３ａを形成する。この後、レジスト膜３４を除去する。
【００２１】
その後、図１に示すように、エッチングによりシリコン酸化膜３０を除去するとともに、コレクタ領域１３ａ上に、ｐ型の内部ベース層１５と、ｐ＋型の外部ベース層１６および１７と、エミッタ層１８と、ｎ＋型のエミッタ電極１９と、エミッタ電極１９の側面を覆うサイドウォール絶縁膜２０とを形成する。このようにして、シリコン基板１１にバイポーラトランジスタ１が形成される。
【００２２】
その後、素子分離絶縁膜１２、絶縁膜１２ａ、リーチスルー領域１３ｂ、外部ベース層１６、外部ベース層１７、エミッタ電極１９およびサイドウォール絶縁膜２０の表面を覆うように、ＳｉＯ２からなる絶縁膜２３を形成する。そして、絶縁膜２３のリーチスルー領域１３ｂ、エミッタ電極１９および外部ベース層１６にそれぞれ対応する位置にコンタクトホール２３ａ、２３ｂおよび２３ｃを形成する。そして、コンタクトホール２３ａ、２３ｂおよび２３ｃに、それぞれ、プラグ１４、２１および２２を形成する。このようにして、本実施形態による半導体装置１００が形成される。
【００２３】
本実施形態では、上記のように、リンが素子分離絶縁膜１２および絶縁膜１２ａに囲まれた領域Ａの形状を反映するように自己整合的に分布するような注入エネルギーにより、素子分離絶縁膜１２および絶縁膜１２ａをマスクとしてシリコン基板１１の表面にリンをイオン注入することによって、注入したリンを素子分離絶縁膜１２および絶縁膜１２ａに囲まれた領域Ａの形状を反映するように自己整合的に分布させることができる。また、注入したリンを拡散させることにより形成するリーチスルー領域１３ｂも、素子分離絶縁膜１２および絶縁膜１２ａに囲まれた領域Ａの形状を反映するように形成される。したがって、レジスト膜３２の開口部３２ａの位置に拘わらず、リーチスルー領域１３ｂを素子分離絶縁膜１２および絶縁膜１２ａの位置に合わせて形成することができるので、リーチスルー領域１３ｂの位置が製品によってずれてしまうのを抑制することができる。これにより、バイポーラトランジスタ１の特性およびバイポーラトランジスタ１を含む半導体装置１００の特性を安定化させることができる。
【００２４】
また、本実施形態では、上記のように、注入されたリンを埋込コレクタ領域１３ｃが形成される領域まで熱拡散させることによりリーチスルー領域１３ｂを形成することによって、高い注入エネルギーによりイオン注入を行うことなく、埋込コレクタ領域１３ｃとシリコン基板１１の表面とを接続するリーチスルー領域１３ｂを形成することができる。これにより、高い注入エネルギーによりイオン注入を行う場合と異なり、シリコン基板１１にイオン注入によるダメージが発生するのを抑制することができる。これによっても、半導体装置１００の特性を安定化させることができる。
【００２５】
また、本実施形態では、上記のように、素子分離絶縁膜１２および絶縁膜１２ａをマスクとしてイオン注入することができるので、少なくとも素子分離絶縁膜１２および絶縁膜１２ａに囲まれた領域Ａに対応する領域に開口部３２ａを有するレジスト膜３２を形成すれば、リンを領域Ａの形状を反映するように自己整合的に分布するように注入することができる。したがって、レジスト膜３２の開口部３２ａの位置を精度良く制御することなく、リーチスルー領域１３ｂを位置ずれを抑制しながら形成することができる。
【００２６】
次に、上記した本実施形態の効果を確認するために行ったシミュレーション結果について説明する。
【００２７】
図９および図１０は、不純物が自己整合的に分布するような低い注入エネルギー（１００ｋｅＶ）によりイオン注入を行った本発明の上記した実施形態に対応するモデルのイオン注入直後（拡散前）のシミュレーション結果を示す図である。図１１および図１２は、図９および図１０に示した実施形態に対応するモデルに対して熱処理を行うことにより熱拡散を行った後のシミュレーション結果を示す図である。図１３および図１４は、高い注入エネルギー（７００ｋｅＶ）によりイオン注入を行った比較例によるモデルのイオン注入直後のシミュレーション結果を示す図である。
【００２８】
図９に示す実施形態に対応するモデルでは、半導体基板４０の表面上に絶縁膜４１が形成されている。絶縁膜４１には、開口部４１ａが形成されている。また、絶縁膜４１の表面上には、絶縁膜４１の開口部４１ａに対応する領域に開口部４２ａを有するレジスト膜４２が形成されている。このレジスト膜４２の開口部４２ａの中心は、絶縁膜４１の開口部４１ａの中心（中心線Ｘ）からずれている。この条件において、不純物を１００ｋｅＶの低い注入エネルギーでイオン注入を行った実施形態に対応するモデルのシミュレーション結果を図９に示す。なお、上記実施形態では、素子分離絶縁膜１２と絶縁膜１２ａとに囲まれた領域Ａ（図５参照）の表面上にシリコン酸化膜３０が形成された状態でイオン注入を行った場合を示したが、本シミュレーション（実施形態に対応するモデルおよび比較例によるモデル）では、絶縁膜４１の開口部４１ａにシリコン酸化膜が形成されていない状態でイオン注入を行った。
【００２９】
図９に示すように、絶縁膜４１の開口部４１ａの周縁部には、イオン注入により不純物が注入された不純物領域４１ｂが形成されている。この不純物領域４１ｂは、レジスト膜４２の開口部４２ａの形状を反映するように分布している。ここで、半導体基板４０には、イオン注入により不純物が注入された不純物領域４０ａが形成されている。この不純物領域４０ａは、絶縁膜４１の開口部４１ａの形状を反映するように自己整合的に分布している。これは、以下の理由によるものと考えられる。すなわち、１００ｋｅＶの低い注入エネルギーでは、不純物イオンが絶縁膜４１を通過することが困難であるので、不純物イオンは絶縁膜４１の開口部４１ａを介してのみ半導体基板４０に注入される。これにより、半導体基板４０の不純物領域４０ａが絶縁膜４１の開口部４１ａの形状を反映するように自己整合的に分布したと考えられる。また、低いエネルギーでイオン注入を行ったため、図１０に示すように、不純物は、半導体基板４０の表面近傍（深さ約０．１μｍ）に濃度のピーク（約２．５×１０２０ｃｍ−３）を有するように分布している。
【００３０】
また、図９および図１０に示した状態から約１０００℃で熱処理を行うことにより不純物を熱拡散させたシミュレーション結果を図１１および図１２に示す。
【００３１】
図１１に示すように、熱拡散後においても、不純物領域４０ａは絶縁膜４１の開口部４１ａに合わせて（中心線Ｘに対して略対象的に）分布している。また、図１２に示すように、不純物領域４０ａは、約０．２μｍの深さに約５×１０１９ｃｍ−３の濃度ピークを有するように拡散している。
【００３２】
また、上記実施形態に対応するモデルと同じ条件において、不純物を７００ｋｅＶの高い注入エネルギーでイオン注入を行った比較例によるモデルのシミュレーション結果を図１３および図１４に示す。
【００３３】
図１３に示すように、絶縁膜４１の開口部４１ａの周縁部には、イオン注入により不純物が注入された不純物領域４１ｃが形成されている。この不純物領域４１ｃは、レジスト膜４２の開口部４２ａの形状を反映するように分布している。ここで、半導体基板４０には、高い注入エネルギーにより不純物がイオン注入されることにより、不純物領域４０ｂが形成されている。この不純物領域４０ｂも、レジスト膜４２の開口部４２ａの形状を反映するように分布している。すなわち、絶縁膜４１の開口部４１ａからずれた位置に形成されたレジスト膜４２の開口部４２ａに合わせて、絶縁膜４１の開口部４１ａからずれた位置に不純物領域４０ｂが形成されている。これは、以下の理由によるものと考えられる。すなわち、７００ｋｅＶの高い注入エネルギーでは、不純物イオンが絶縁膜４１を貫通してしまうので、不純物イオンは絶縁膜４１の有無にあまり影響されることなく半導体基板４０に注入される。これにより、半導体基板４０の不純物領域４０ｂがレジスト膜４２の開口部４２ａに合わせて分布したと考えられる。また、高いエネルギーでイオン注入を行ったため、図１０に示すように、不純物は、半導体基板４０の表面から約０．９μｍの深さに濃度のピーク（約８．５×１０１９）を有するように分布している。
【００３４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３５】
たとえば、上記実施形態では、領域Ａにシリコン酸化膜３０を形成した状態でイオン注入を行った例を示したが、本発明はこれに限らず、シリコン酸化膜３０がない状態でイオン注入を行ってもよい。
【００３６】
また、上記実施形態では、ＬＯＣＯＳ法により形成した素子分離絶縁膜１２および絶縁膜１２ａをマスクとしたが、本発明はこれに限らず、厚みの大きい絶縁膜であれば、ＬＯＣＯＳ法により形成した素子分離絶縁膜１２および絶縁膜１２ａ以外の絶縁膜をマスクとして低い注入エネルギーでイオン注入を行ってもよい。
【００３７】
また、上記実施形態では、ＬＯＣＯＳ法により素子分離絶縁膜１２および絶縁膜１２ａを形成した例を示したが、本発明はこれに限らず、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により形成してもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態による半導体装置を示す断面図である。
【図２】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図３】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図４】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図５】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図６】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図７】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図８】本発明の一実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図９】１００ｋｅＶの注入エネルギーによるイオン注入直後のリーチスルー領域の不純物濃度分布を示す実施形態に対応するモデルのシミュレーション結果を示す図である。
【図１０】図９に示した実施形態に対応するモデルの不純物濃度分布を示すグラフである。
【図１１】１００ｋｅＶの注入エネルギーによるイオン注入の後、熱処理によるイオン拡散後のリーチスルー領域の不純物濃度分布を示す実施形態に対応するモデルのシミュレーション結果を示す図である。
【図１２】図１１に示した実施形態に対応するモデルの不純物濃度分布を示すグラフである。
【図１３】７００ｋｅＶの注入エネルギーによるイオン注入直後のリーチスルー領域の不純物濃度分布を示す比較例によるモデルのシミュレーション結果を示す図である。
【図１４】図１３に示した比較例によるモデルの不純物濃度分布を示すグラフである。
【符号の説明】
【００３９】
１  バイポーラトランジスタ
１１  シリコン基板（半導体基板）
１２  素子分離絶縁膜（第１絶縁膜）
１２ａ  絶縁膜（第１絶縁膜）
１３ｂ  リーチスルー領域（接続領域）  
１３ｃ  埋込コレクタ領域（コレクタ領域）
１４  プラグ（電極）
３０  シリコン酸化膜（第２絶縁膜）
３２  レジスト膜
３２ａ  開口部
１００  半導体装置  
【図１】
2009088141.tif 000003
【図２】
2009088141.tif 000004
【図３】
2009088141.tif 000005
【図４】
2009088141.tif 000006
【図５】
2009088141.tif 000007
【図６】
2009088141.tif 000008
【図７】
2009088141.tif 000009
【図８】
2009088141.tif 000010
【図９】
2009088141.tif 000011
【図１０】
2009088141.tif 000012
【図１１】
2009088141.tif 000013
【図１２】
2009088141.tif 000014
【図１３】
2009088141.tif 000015
【図１４】
2009088141.tif 000016