(57)【要約】【課題】  高周波応答性能と高周波ノイズ吸収性能を向上させることが可能となる、部品内蔵基板およびそれを用いた部品パッケージを提供する。【解決手段】  セラミック積層体と、複数の端子電極と、を有するチップコンデンサを内蔵する部品内蔵基板であって、第１の主面２３ａと第２の主面２３ｂを有する。端子電極１３ａと端子電極１４ａとが、内部電極１２ａを介して電気的に接続している。そして、第１の端子電極群のうち１３ａ、１３ｂの端子電極間で誘電体層１１を介して容量が形成され、かつ第２の端子電極群のうち１４ａ、１４ｂの端子電極間で誘電体層１１を介して容量が形成されている。そして、内部電極１２ａ、１２ｂの積層方向が部品内蔵基板の主面２３ａ、２３ｂと平行であることを特徴としている。【選択図】        図３
2009194096.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と、前記誘電体層に沿って積層される複数の内部電極と、を備えるセラミック積層体と、前記複数の内部電極を電気的に接続する複数の端子電極と、を有するチップコンデンサを内蔵し、かつ、第１の主面と第２の主面を有する部品内蔵基板であって、
前記複数の端子電極は前記第１の主面に接続される少なくとも２つ以上の第１の端子電極群を構成し、かつ、前記第２の主面に接続される少なくとも２つ以上の第２の端子電極群を構成し、
前記第１の端子電極群のうち少なくとも１つの端子電極と、前記第２の端子電極群のうち少なくとも１つの端子電極とが、内部電極を介して電気的に接続しており、
前記第１の端子電極群のうち少なくとも１組以上の端子電極間で前記誘電体層を介して容量が形成され、かつ、前記第２の端子電極群のうち少なくとも１組以上の端子電極間で前記誘電体層を介して容量が形成され、
前記内部電極の積層方向が前記部品内蔵基板の両主面と略平行であること
を特徴とした部品内蔵基板。
【請求項２】
前記内部電極を介して互いに電気的に接続する、前記第１の端子電極群のうち少なくとも１つの端子電極と、前記第２の端子電極群のうち少なくとも１つの端子電極とが、前記セラミック積層体の外表面に形成される接続電極も介して接続することを特徴とした請求項１に記載の部品内蔵基板。
【請求項３】
前記第１の端子電極群のうち、互いに最近接の端子電極を通過して流れる電流方向が逆であることを特徴とした請求項１または２に記載の部品内蔵基板。
【請求項４】
前記部品内蔵基板には前記チップコンデンサが複数内蔵されており、第１の端子電極群または第２の端子電極群が、前記複数のチップコンデンサにまたがって形成されることを特徴とする、請求項１乃至３に記載の部品内蔵基板。
【請求項５】
前記チップコンデンサの端子電極が、前記第１または第２の主面に形成された導電用ランドの上に導電性接着剤またははんだを介して電気的に接続しており、かつ、前記導電用ランドが前記部品内蔵基板の表面に露出していることを特徴とした請求項１乃至４に記載の部品内蔵基板。
【請求項６】
前記チップコンデンサの端子電極の表面が銅であることを特徴とした、請求項５に記載の部品内蔵基板。
【請求項７】
前記導電用ランドが銅であることを特徴とした、請求項５または６に記載の部品内蔵基板。
【請求項８】
請求項１乃至７に記載の前記部品内蔵基板と、前記部品内蔵基板の一方の主面が電気的に接続されている能動部品と、部品内蔵基板の他方の主面が電気的に接続されている電源と、を有する部品パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品内蔵基板に関し、より詳しくはチップコンデンサを内蔵した部品内蔵基板に関する。
【背景技術】
【０００２】
集積回路素子を搭載する部品内蔵基板には、デカップリング用のコンデンサを内蔵したものがある。例えば特許文献１には、チップコンデンサを基板に内蔵したプリント配線板が開示されている。具体的には、コア基板と、コア基板のキャビティに収容されたチップコンデンサを備えており、収容されたチップコンデンサはビアホールを介して、電源とＩＣチップとに接続している。
【特許文献１】特開２００２−１００８７４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１では、コンデンサの内部電極の積層方向が基板に対して垂直に内蔵されている。電源とＩＣチップとの間に流れる電流はチップコンデンサの外部電極を通るため、大きく迂回する経路を通る。したがって、コンデンサを通る経路のループインダクタンスが大きく、ＩＣチップに対する高周波応答性能が十分に発揮されない問題点が生じる。
【０００４】
さらに、コンデンサに流れ込む高周波の電流を考えると、電流は外部電極に迂回してからコンデンサ内部を流れるため、高周波の電流はコンデンサに吸収されにくい。したがって、コンデンサとしての高周波ノイズ吸収性能が良くないという問題点がある。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明では、誘電体層と、前記誘電体層に沿って積層される複数の内部電極と、を備えるセラミック積層体と、前記複数の内部電極を電気的に接続する複数の端子電極と、を有するチップコンデンサを内蔵し、かつ、第１の主面と第２の主面を有する部品内蔵基板であって、前記複数の端子電極は前記第１の主面に接続される少なくとも２つ以上の第１の端子電極群を構成し、かつ、前記第２の主面に接続される少なくとも２つ以上の第２の端子電極群を構成し、前記第１の端子電極群のうち少なくとも１つの端子電極と、前記第２の端子電極群のうち少なくとも１つの端子電極とが、内部電極を介して電気的に接続しており、前記第１の端子電極群のうち少なくとも１組以上の端子電極間で前記誘電体層を介して容量が形成され、かつ、前記第２の端子電極群のうち少なくとも１組以上の端子電極間で前記誘電体層を介して容量が形成され、前記内部電極の積層方向が前記部品内蔵基板の両主面と略平行であることを特徴としている。
【０００６】
また、本発明では、前記内部電極を介して互いに電気的に接続する、前記第１の端子電極群のうち少なくとも１つの端子電極と、前記第２の端子電極群のうち少なくとも１つの端子電極とが、前記セラミック積層体の外表面に形成される接続電極も介して接続することを特徴としている。
【０００７】
また、本発明では、前記第１の端子電極群のうち、互いに最近接の端子電極を通過して流れる電流方向が逆であることを特徴としている。
【０００８】
また、本発明では、前記部品内蔵基板には前記チップコンデンサが複数内蔵されており、第１の端子電極群または第２の端子電極群が、前記複数のチップコンデンサにまたがって形成されることを特徴としている。
【０００９】
また、本発明では、前記チップコンデンサの端子電極が、前記第１または第２の主面に形成された導電用ランドの上に導電性接着剤またははんだを介して電気的に接続しており、かつ、前記導電用ランドが前記部品内蔵基板の表面に露出していることを特徴としている。
【００１０】
また、本発明では、前記チップコンデンサの端子電極の表面が銅であることを特徴としている。
【００１１】
また、本発明では、前記導電用ランドが銅であることを特徴としている。
【００１２】
また、本発明は、前記部品内蔵基板と、前記部品内蔵基板の一方の主面が電気的に接続されている能動部品と、部品内蔵基板の他方の主面が電気的に接続されている電源と、を有する部品パッケージにも向けられる。
【発明の効果】
【００１３】
部品内蔵基板において上記構成をとることにより、電源−チップコンデンサ−ＩＣに至る経路のループインダクタンスが低下するため、高周波応答性能と高周波ノイズ吸収性能を向上させることが可能となる。また、この部品内蔵基板を用いた部品パッケージにより、高周波応答性能と高周波ノイズ吸収性能が良い回路素子を提供することが出来る。
【発明を実施するための最良の形態】
【００１４】
【実施例】
【００１５】
以下の実施例１において、本発明を実施するための最良の形態について詳細に説明する。
（実施例１）
図１は本発明のチップコンデンサを構成するセラミック積層体の、積層方向の断面図の例である。セラミック積層体1は、誘電体層１１と、前記誘電体層に沿って積層される複数の内部電極１２ａ、１２ｂと、を備える。
【００１６】
図２は本発明のチップコンデンサの、積層方向の断面図の例である。チップコンデンサ１０は、セラミック積層体１と、前記複数の内部電極を電気的に接続する複数の端子電極１３ａ、１３ｂ、１４ａ、１４ｂと、を有する。内部電極１２ａは内部電極１２ｂと誘電体層１１を介して対向している。そして、内部電極の重なり部分（図２の点線部分）において静電容量を形成する。
【００１７】
図３は本発明の実施の一例である、部品内蔵基板の断面図である。チップコンデンサは部品内蔵基板中に設置されており、チップコンデンサの周囲は樹脂２２によって覆われている。部品内蔵基板は、第１の主面２３ａと第２の主面２３ｂを有する。前記複数の端子電極は第１の主面２３ａに接続される第１の端子電極群１３と、第２の主面２３ｂに接続される第２の端子電極群１４と、を構成する。第１の端子電極群１３は端子電極１３ａ、１３ｂから構成され、第２の端子電極群１４は端子電極１４ａ、１４ｂから構成される。
【００１８】
本実施例では、第１の端子電極群のうち端子電極１３ａと、第２の端子電極群のうち端子電極１４ａとが、内部電極１２ａを介して電気的に接続している。そして、第１の端子電極群のうち１３ａ、１３ｂの端子電極間で誘電体層１１を介して容量が形成され、かつ第２の端子電極群のうち１４ａ、１４ｂの端子電極間で誘電体層１１を介して容量が形成されている。そして、内部電極１２ａ、１２ｂの積層方向が部品内蔵基板の主面２３ａ、２３ｂと平行であることを特徴としている。また、端子電極１３ａ、１３ｂと能動部品３１とが例えばビアホール２１を通じて電気的に接続しており、端子電極１４ａ、１４ｂと電源３２とが例えばビアホール２１を介して電気的に接続している。能動部品３１は、例えばＩＣやＬＳＩが該当する。
【００１９】
本実施例の構成では、電源−能動部品間の電流経路には、コンデンサが並列に接続している。また、内部電極の電流経路の途中にコンデンサの容量形成部分が設けられている。これにより、高周波ノイズ電流が電源−能動部品間を流れにくくなり、高周波ノイズ電流はコンデンサを介して除去されやすくなる。このとき、例えば１４ａ→１２ａ→１２ｂ→１４ｂと電流が流れることにより、インダクタンスが小さくなる。その結果、高周波領域におけるインピーダンスが低下し、高周波ノイズ吸収性能が改善される。
【００２０】
また、電源と能動部品の間を流れる高周波電流は、内部電極を介して最短距離を流れるため、インダクタンス成分及び電流経路の抵抗成分の値が非常に小さくなる。したがって、このデカップリング回路の能動部品に対する出力インピーダンス特性が高周波領域において改善されるため、能動部品に対する高周波応答性能が向上する。
（実施例２）
図４は本発明の一例である、部品内蔵基板の断面図である。実施例１と共通する部分についての説明は省略する。
【００２１】
図４のコンデンサの内部電極構造は実施例１のコンデンサと共通しているが、内部電極１２ａを介して互いに電気的に接続する端子電極１３ａと端子電極１４ａとが、内部電極１２ａだけでなく、前記セラミック積層体の外表面に形成される接続電極１５ａも介して接続することを特徴とする。同様に、端子電極１３ｂと、端子電極１４ｂとが、接続電極１５ｂも介して接続している。端子電極と接続電極は一体となっていてもよい。
【００２２】
上記構成をとることにより、実施例１と同様の効果が得られることに加えて、接続電極を流れることで電流の経路が増加し、電源−能動部品間の直流抵抗成分の値が小さくなる効果を有する。その結果、電源から能動部品に流れる際の直流電流による電圧降下及び発熱が抑えられる。
【００２３】
一方、高周波ノイズ電流はインダクタンス成分の小さい最短距離を流れようとするため、チップ端面の接続電極部分には流れにくく、高周波ノイズ吸収性能は低下しない。
【００２４】
また、本実施例では、第１の端子電極群のうち、互いに最近接の端子電極を通過して流れる電流方向が逆であることを特徴とする。例えば、１４ａ→１２ａ→１３ａと、１３ｂ→１２ｂ→１４ｂの電流方向が逆である。このような構成をとることで、電流磁界の相殺効果が生じ、インダクタンスが低下することで、高周波ノイズ吸収性能と高周波の能動部品の応答性能がより向上する効果が得られる。
（実施例３）
図５は本発明の実施例の一つである、部品内蔵基板中のチップコンデンサの配置図である。図５は上面図であり、チップコンデンサの上部にある樹脂を省略している。各端子電極の上には例えばビアホール２１が接続されている。
【００２５】
部品内蔵基板にはチップコンデンサが複数内蔵されており、本実施例では４個内蔵されている。そして、端子電極１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇ、１３ｈ、１３ｉ、１３ｊから構成される第１の端子電極群１３が、複数のチップコンデンサにまたがって形成されている。
【００２６】
上記構成をとることにより、実施例１あるいは実施例２の効果に加え、チップコンデンサを複数個配置することによってノイズ吸収性能が向上する。また、電流磁界の相殺効果が生じることによって、インダクタンスが低下し、高周波ノイズ吸収性能と高周波の能動部品の応答性能とがより向上する。
（実施例４）
図６は本発明の実施の一例であり、チップコンデンサを内蔵した部品内臓基板の断面図を示す。
【００２７】
本実施例では、チップコンデンサの端子電極が、部品内蔵基板の第２の主面２３ｂに形成された導電用ランド２８ａ、２８ｂの上に導電性接着剤またははんだである２７ａ、２７ｂを介して電気的に接続しており、かつ、導電用ランド２８ａ、２８ｂが部品内蔵基板の表面に露出していることを特徴としている。
【００２８】
上記の構成をとることにより、部品内蔵基板の少なくとも一方の主面側のビアホールが不要となり、チップコンデンサの端子電極から基板表面までのインダクタンスを更に小さくすることができる。さらに、基板の厚みを薄くすることができる。また、能動部品や電源に接続する前に、部品内蔵基板単体で良否判定検査が可能であるため、加工コスト及び歩留まりが改善される。
【００２９】
また、本実施例ではチップコンデンサの端子電極の表面が銅であることを特徴としている。部品内蔵基板においてコンデンサと能動部品を電気的に接続する場合、例えばビアホールの孔をＣＯ2レーザーで形成する。その場合、部品内臓基板の表面から端子電極に達するまで、樹脂を加工する必要がある。銅はＣＯ2レーザーの波長に対する吸収率が低いため、端子電極の表面が銅であれば、他の電極材料に比べてＣＯ2レーザーによる溶融が少なく、加工の制御が容易であるという利点を有する。同様の理由で、導電用ランドを銅とすることで、導電用ランドへのレーザー加工が容易になる。
（比較例１）
図７は、従来の汎用コンデンサを内蔵した場合の断面図である。コンデンサの内部電極の積層方向は部品内臓基板の両主面に対して垂直である。端子電極５３ａ、５４ａは接続電極５５ａを介して電気的に接続している。
（比較例２）
図８は従来の汎用コンデンサを内蔵した場合の断面図である。比較例２は比較例１と同仕様のコンデンサを使用しているが、コンデンサの内部電極の積層方向が部品内臓基板の両主面と平行である点が異なる。端子電極１１３ａ、１１４ａは接続電極１１５ａを介して電気的に接続しており、内部電極１１２ａを介しては直接電気的に接続していない構造である。
【００３０】
実施例２と比較例１、比較例２の周波数特性を電磁界解析シミュレーションにより比較した。入出力の電圧の減衰特性（Ｓ２１）及び能動部品への出力インピーダンス（Ｚ２２）の絶対値を算出し、それらの周波数特性を比較した。実施例２の寸法の設定を図９に示す。また、材料条件の設定を表１に示す。
【００３１】
シミュレーションには、Ｌ６００×Ｗ３００×Ｔ３００μｍサイズのチップコンデンサを使用した。内部電極と誘電体層を各６層ずつ交互に積層し、合計１２層の構造とした。誘電体層の厚みは２μｍ、内部電極の厚みは２μｍとした。さらに最外層に厚み５０μｍの誘電体層を２層設けた構造とした。
【００３２】
比較例１と比較例２のチップコンデンサは、内部電極の寸法が４９０×１５０×２μｍであるが、内部電極の形状以外の仕様は実施例２と同じである。比較例１では、内部電極の積層方向は部品内臓基板の両主面に対して垂直である。また比較例２では、内部電極の積層方向は部品内臓基板の両主面に対して平行である。
【００３３】
【表１】
2009194096.tif 000003
【００３４】
図１０はシミュレーションによる、周波数と電圧の減衰特性の関係である。比較例１と比較例２の減衰特性はほぼ重なる曲線となる。一方、比較例１、２と実施例２を比較すると、実施例２の減衰特性は１ＧＨｚで４ｄＢ改善しており、ノイズ吸収性能が優れていることが分かる。
【００３５】
図１１はシミュレーションによる、周波数と出力インピーダンスの関係である。比較例１と比較例２の出力インピーダンスはほぼ重なる曲線となる。比較例１、２と実施例２を比較すると、実施例２の出力インピーダンス特性は１ＧＨｚで２５％低下している。
【効果】
【００３６】
本発明により、チップコンデンサのインダクタンス成分が低減され、能動部品の高周波の応答性能及び高周波ノイズ吸収性能が向上する。またこれによって付帯的に、回路に必要なデカップリングコンデンサの数量を減らすことができる。
【００３７】
上記の実施例は本発明の一例であり、発明の要旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、上記実施例では部品内臓基板の上方の主面にて能動部品と接続しており、下方の主面にて電源と接続しているが、下方の主面にて能動部品と接続して、上方の主面にて電源と接続してもよい。また、内部電極の形状は上記実施例のようなＴ字型だけではなく、様々な形状が可能であり、内部電極の面積が異なっていてもよい。また、複数のチップコンデンサを内蔵する場合、チップコンデンサは同仕様のものである必要はない。例えば、サイズ、静電容量、温度特性など、形状、仕様の異なるチップコンデンサを同時に埋め込むことも可能である。また、使用するチップコンデンサのサイズは、搭載される能動部品の端子電極ピッチ間以下であることが望ましいが、内蔵方法によっては、端子電極ピッチ間より大きいサイズのチップコンデンサの使用も可能である。
【図面の簡単な説明】
【００３８】
【図１】セラミック積層体の断面図を示す。
【図２】チップコンデンサの断面図を示す。
【図３】チップコンデンサを内蔵した部品内臓基板の断面図と電気的な接続を示す。
【図４】チップコンデンサを内蔵した部品内臓基板の断面図と電気的な接続を示す。
【図５】チップコンデンサを複数内蔵した部品内臓基板の上面図を示す。
【図６】チップコンデンサを内蔵した部品内臓基板の断面図と電気的な接続を示す。
【図７】比較例として、チップコンデンサを内蔵した部品内臓基板の断面図と電気的な接続を示す。
【図８】比較例として、チップコンデンサを内蔵した部品内臓基板の断面図と電気的な接続を示す。
【図９】埋め込みモデルの寸法設定を示す。
【図１０】シミュレーションによる、周波数と減衰特性の関係を示す。
【図１１】シミュレーションによる、周波数と出力インピーダンスの関係を示す。
【符号の説明】
【００３９】
１１、５１、１１１  誘電体層
１２ａ、１２ｂ、５２ａ、５２ｂ、１１２ａ、１１２ｂ  内部電極
１３  第1の端子電極群
１４  第２の端子電極群
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇ、１３ｈ、１３ｉ、１３ｊ、１４ａ、１４ｂ、５３ａ、５３ｂ、５４ａ、５４ｂ、１１３ａ、１１３ｂ、１１４ａ、１１４ｂ  端子電極
１５ａ、１５ｂ、５５ａ、５５ｂ、１１５ａ、１１５ｂ  接続電極
２１、６１、１２１  ビアホール
２２、６２、１２２  樹脂
２３ａ  第１の主面
２３ｂ  第２の主面
２７ａ、２７ｂ  導電性接着剤またははんだ
２８ａ、２８ｂ  導電用ランド
３１、７１、１３１  能動部品
３２、７２、１３２  電源
【図１】
2009194096.tif 000004
【図２】
2009194096.tif 000005
【図３】
2009194096.tif 000006
【図４】
2009194096.tif 000007
【図５】
2009194096.tif 000008
【図６】
2009194096.tif 000009
【図７】
2009194096.tif 000010
【図８】
2009194096.tif 000011
【図９】
2009194096.tif 000012
【図１０】
2009194096.tif 000013
【図１１】
2009194096.tif 000014