(57)【要約】【課題】本発明の課題は、パワーアンプ、特に静電誘導トランジスタを最終段に用いたオーディオ用パワーアンプの最終段のトランジスタに流れる無信号時の電流（アイドリング電流）の電源電圧変動依存性を抑制するバイアス回路を提供することである。【解決手段】本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路では、電源電圧自体に比例した電圧を得る回路と、この比例電圧の一部を可変抵抗器で取り出し、この電圧で出力トランジスタのゲート・ソース間に接続したバイアス抵抗に流れる電流を決める回路を構成することで、電源電圧変動及びばらつきの影響を抑制したアイドリング電流を与えるようにしたバイアス電流設定回路となっている。【選択図】図１
2009194869.tif 000002
【特許請求の範囲】
【請求項１】
アナログオーディオ信号の正信号と負信号を各々増幅してスピーカへ出力するパワーアンプ回路の出力段として直列に接続した二つの静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路であって、前記二つの静電誘導トランジスタに印加された第１電源の変動分の影響を抑制するために、前記第１電源と、前記第１電源の端子１に接続した第１抵抗と、前記第１抵抗に直列に接続したエミッタ１を有し、ベースを前記第１電源の端子２に接続した第１バイポーラトランジスタと、前記第１電源の端子２に端子３を接続した第２電源と、前記第1バイポーラトランジスタのコレクタと前記第２電源の端子４の間に接続した第２抵抗と、前記第1バイポーラトランジスタのコレクタに一端子を接続した可変抵抗と、前記可変抵抗の他端子と前記第２電源の端子４の間に接続した第３電源と、前記可変抵抗の中間端子がベースに接続された第２バイポーラトランジスタ及び第３バイポーラトランジスタと、前記第２バイポーラトランジスタ及び第３バイポーラトランジスタの各々のエミッタ２と前記第２電源の端子４の間に接続した第３抵抗及び第４抵抗と、前記二つの静電誘導トランジスタの各々のゲート・ソース間に接続した第１バイアス抵抗及び第２バイアス抵抗と、を有し、前記二つの静電誘導トランジスタの各々のゲートと前記第２バイポーラトランジスタ及び第３バイポーラトランジスタの各々のコレクタの間を接続することで、前記第２抵抗の両端に前記第１電源と前記第１電源変動分に依存した電圧降下を得て、前記可変抵抗の中間端子電圧で決まった前記第２バイポーラトランジスタ及び第３バイポーラトランジスタのコレクタ電流により、前記二つの静電誘導トランジスタの前記ゲート・ソース電圧、従ってドレイン・ソース電流を前記第１電源と前記第１電源変動分に依存させ、前記二つの静電誘導トランジスタに流れるドレイン・ソース電流への前記第１電源変動分の影響を抑制したことを特徴とする静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路。
【請求項２】
前記、二つの静電誘導トランジスタの電圧増幅率をμ、前記第１電源の電圧をＥ１、前記第３電源の電圧をＥ４、前記ドレイン・ソース電流をＩＤＳ、第１抵抗の抵抗値Ｒ１、第２抵抗の抵抗値Ｒ２、第３抵抗及び第４抵抗の抵抗値Ｒ３、第１バイアス抵抗及び第２バイアス抵抗の抵抗値Ｒ４として、
所望のＩＤＳに対して、ＩＤＳ＝μ・Ｅ４・Ｒ４／Ｒ３とＥ４＝２Ｅ１・Ｒ２／Ｒ１に基づいて、Ｅ１、Ｒ１、Ｒ２からＥ４を決め、ＩＤＳとμからＲ３、Ｒ４を決めることを特徴とする請求項１記載の静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路。
【請求項３】
第１電源の電圧変動分Ｖ１の影響を抑制するために、前記ゲート・ソース電圧を設定するための前記可変抵抗の中間端子をμとＶ１に応じて調整したことを特徴とする請求項１又は請求項２記載の静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路。
【請求項４】
前記二つの静電誘導トランジスタは、各々Ｐチャネル静電誘導トランジスタとＮチャネル静電誘導トランジスタであり、Ｎチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路とＰチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路を各々別に構成し、Ｎチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路においては、第１バイポーラトランジスタをＰＮＰ型トランジスタ、第３バイポーラトランジスタをＮＰＮ型トランジスタ、Ｐチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路においては、第１バイポーラトランジスタをＮＰＮ型トランジスタ、第２バイポーラトランジスタをＰＮＰ型トランジスタで構成したことを特徴とする請求項１から請求項３のいずれかに記載の静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電誘導トランジスタ（ＳＩＴを略称）を用いた増幅器、特にオーディオ用パワーアンプ回路の出力段トランジスタを無信号に流れるバイアス電流（アイドリング電流と略称）の設定回路とこれを用いたパワーアンプ回路に関するものである。  
【背景技術】
【０００２】
従来、スピーカを代表する低インピーダンス負荷を駆動するオーディオ用パワーアンプの出力段は、二つのトランジスタの直列接続で構成されていて、オーディオ信号の正の部分と負の部分を各々受け持っようになっている。オーディオ信号が無い場合に出力段トランジスタを流れる電流が零であれば、消費電流的にはベターであるが、電流が零に近いところの近傍は入力信号に対する出力電流の直線性が良くないため、通常は、無信号時でも電流を流して使用することになっている。この無信号時の電流は、アイドリング電流と呼ばれているが、これが動作温度や電源電圧の変動により変動するとパワーアンプ出力に不要な歪が生ずることになる。従って、これらに対する変動を抑える対策が必要となる。特許文献１、特許文献２、特許文献３は、アイドリング電流の温度依存性を抑えるための回路が示されている。３つの先行例に共通する特徴は、温度依存性の制御のために、出力段の回路の二つのトランジスタの間に二つの抵抗を接続し、この両端の電圧を検知し、基準になる参照電圧と比較してアイドリング電流の温度による変動分を抑えるべく帰還をかけていることである。特許文献２の回路は、図５の５−Ａに示されているが、トランジスタＱ１とＱ２間の抵抗Ｒ１とＲ２間の電圧を電圧検知装置２０３で検知し、アイドリング電流を見るため、極小値をとって、これを参照電圧ＶＳと比較し、比較出力でトランジスタ２０１のコレクタ・エミッタ間電圧ＶＢＯを変えて、アイドリング電流を調整するものである。図５の５−Ｂでは、トランジスタ３とトランジスタ５の間の抵抗１０８、１０９間の電圧をアンプ１０１で受け、検出電圧に比例した出力をアンプ出力とし、この出力を積分器１１０を駆動し、積分出力により、ＦＥＴによる可動インピーダンスを可変することでアイドリング電流を安定化するものである。上記の２例は、二つの抵抗間の電圧を一つの検知器で検知していたが、図４では、二つの抵抗のトランジスタの接続部での電位を別々の検知器２１、２２で検出している。その電圧の最小値をホールド回路２７、２８でホールドし、その出力と参照電圧２９、３１と比較し、これにより可変電源７、８を調整してアイドリング電流を制御している。最小値のホールドがある点をみると基本的には、５−Ａの提案に近いものである。これの３者に共通するものは、出力段の二つのトランジスタの間に接続した二つの抵抗間の電圧を検知して、電流を見ているが、有信号時と無信号時が不明な信号からアイドリング電流を引き出すために極小値又は最小値をホールドして、アイドリング電流を設定するところに帰還していることである。これによりアイドリング電流の温度依存性を抑制している。これらの例では、トランジスタの間に接続した二つの抵抗間の電圧を検知していることから、極小値又は最小値をホールドをしなければアイドリング電流を検知できない制約がある。また、電源電圧による変動分は温度変化分を分離して検知できない欠点がある。アイドリング電流の電源電圧変動依存性も重要な項目であり、時間的な電源電圧変動と電源電圧の微小な定常的ばらつきに対して、安定な動作を保証できる回路が望まれるのであるが、前記の例では対応されていなかった。
【特許文献１】特開平８−６５０６１
【特許文献２】実公平４−１８２４９
【特許文献３】特公平４−２７７２５
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のような事情から、解決しようとする課題は、パワーアンプ、特に静電誘導トランジスタを最終段に用いたオーディオ用パワーアンプの最終段のトランジスタに流れる無信号時の電流（アイドリング電流）の電源電圧変動依存性を抑制する回路とこれを用いたパワーアンプ回路を提供することである。
【課題を解決するための手段】
【０００４】
上記の課題を解決するための手段として、本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路では、電源電圧自体に比例した電圧を得る回路と、この比例電圧の一部を可変抵抗器で取り出し、この電圧で出力トランジスタのゲート・ソース間に接続したバイアス抵抗に流れる電流を決める回路を構成することで、電源電圧変動及びばらつきの影響を抑制したアイドリング電流を与えるようにしたバイアス電流設定回路となっている。
以下、請求項に沿って説明する。
【０００５】
請求項１記載の発明は、アナログオーディオ信号の正信号と負信号を各々増幅してスピーカへ出力するパワーアンプ回路の出力段として直列に接続した二つの静電誘導トランジスタのバイアス電流を設定する静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路であって、前記二つの静電誘導トランジスタに印加された第１電源の変動分の影響を抑制するために、前記第１電源と、前記第１電源の端子１に接続した第１抵抗と、前記第１抵抗に直列に接続したエミッタ１を有し、ベースを前記第１電源の端子２に接続した第１バイポーラトランジスタと、前記第１電源の端子２に端子３を接続した第２電源と、前記第1バイポーラトランジスタのコレクタと前記第２電源の端子４の間に接続した第２抵抗と、前記第1バイポーラトランジスタのコレクタに一端子を接続した可変抵抗と、前記可変抵抗の他端子と前記第２電源の端子４の間に接続した第３電源と、前記可変抵抗の中間端子がベースに接続された第２バイポーラトランジスタ及び第３バイポーラトランジスタと、前記第２バイポーラトランジスタ及び第３バイポーラトランジスタの各々のエミッタ２と前記第２電源の端子４の間に接続した第３抵抗及び第４抵抗と、前記二つの静電誘導トランジスタの各々のゲート・ソース間に接続した第１バイアス抵抗及び第２バイアス抵抗と、を有し、前記二つの静電誘導トランジスタの各々のゲートと前記第２バイポーラトランジスタ及び第３バイポーラトランジスタの各々のコレクタの間を接続することで、前記第２抵抗の両端に前記第１電源と前記第１電源変動分に依存した電圧降下を得て、前記可変抵抗の中間端子電圧で決まった前記第２バイポーラトランジスタ及び第３バイポーラトランジスタのコレクタ電流により、前記二つの静電誘導トランジスタの前記ゲート・ソース電圧、従ってドレイン・ソース電流を前記第１電源と前記第１電源変動分に依存させ、前記二つの静電誘導トランジスタに流れるドレイン・ソース電流への前記第１電源変動分の影響を抑制したことを特徴とする。以上のことで、前記第１電源と前記第１電源変動分に応じて電源変動分の影響を抑制したバイアス電流の設定ができて、歪の少ないパワーアンプを得ることが出来る。
【０００６】
請求項２記載の発明は、請求項１記載の静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路において、前記、二つの静電誘導トランジスタの電圧増幅率をμ、前記第１電源の電圧をＥ１、前記第３電源の電圧をＥ４、前記ドレイン・ソース電流をＩＤＳ、第１抵抗の抵抗値Ｒ１、第２抵抗の抵抗値Ｒ２、第３抵抗及び第４抵抗の抵抗値Ｒ３、第１バイアス抵抗及び第２バイアス抵抗の抵抗値Ｒ４として、
所望のＩＤＳに対して、ＩＤＳ＝μ・Ｅ４・Ｒ４／Ｒ３とＥ４＝２Ｅ１・Ｒ２／Ｒ１に基づいて、Ｅ１、Ｒ１、Ｒ２からＥ４を決め、ＩＤＳとμからＲ３、Ｒ４を決めることを特徴とする。これにより、μのばらつきに対応してバイアス電流の設定が可能となる。
【０００７】
請求項３記載の発明は、請求項１又は請求項２記載の静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路において、第１電源の電圧変動分Ｖ１の影響を抑制するために、前記ゲート・ソース電圧を設定するための前記可変抵抗の中間端子をμとＶ１に応じて調整したことを特徴とする。これにより、電源変動分の影響の抑制が可能である。
【０００８】
請求項４記載の発明は、請求項１から請求項３のいずれかに記載の静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路において、前記二つの静電誘導トランジスタは、各々Ｐチャネル静電誘導トランジスタとＮチャネル静電誘導トランジスタであり、Ｎチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路とＰチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路を各々別に構成し、Ｎチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路においては、第１バイポーラトランジスタをＰＮＰ型トランジスタ、第３バイポーラトランジスタをＮＰＮ型トランジスタ、Ｐチャネル静電誘導トランジスタのバイアス電流を設定するバイアス電流設定回路においては、第１バイポーラトランジスタをＮＰＮ型トランジスタ、第２バイポーラトランジスタをＰＮＰ型トランジスタで構成したことを特徴とする。これにより、二つの静電誘導トランジスタが同じ導電型以外に異なる導電型の構成が可能である。
【発明の効果】
【０００９】
以上のように構成されているので、本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路では、電源電圧自体の変動、ばらつきを直接検知することができ、アイドリング電流への影響を抑制することが出来る。しかも極小値又は最小値ホールド回路も不要であり構成が簡単になる。特に静電誘導トランジスタは、３極管特性なので、アイドリング電流は電源電圧の変動に敏感なので、歪の少ないアンプとするためには特にこの対策が重要である。
【発明を実施するための最良の形態】
【００１０】
本発明による本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路では、電源電圧自体に比例した電圧を得る電源電圧比例回路とその比例電圧出力の内、電源電圧の一定部に比例する電源バイアス部と電源電圧の変動部に比例する電圧出力を与える可変抵抗部と、これら電源電圧の一定部に比例する電源バイアスと電源電圧の変動分に比例する電圧出力に応じた電流を出力する電流出力回路と、出力段静電誘導トランジスタのゲート・ソース間に接続したバイアス抵抗と、電流出力回路の出力電流によって、バイアス抵抗に電圧降下与えることで出力段静電誘導トランジスタに所望のアイドリング電流を与え、且つアイドリング電流の電源変動を抑制した回路を提供するものである。以下、実施例で説明する。
【００１１】
図１は、本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路の一実施態様を示す図である。パワーアンプの回路部を説明する。この例では、パワーアンプの入力段（初段）は、二つのＰＮＰトランジスタ１００１、１００２のエミッタを結合した差動増幅器構成になっていて、エミッタには定電流源１００３により２Ｉの電流が流れている。各々のトランジスタのコレクタ側には定電流源１００４、１００５が低電位電源ライン１００６との間で接続されている。ＰＮＰトランジスタ１００１、１００２のベースには、正転オーディオ信号１００７と反転オーディオ信号１００８が入力している。ＰＮＰトランジスタ１００１、１００２の各コレクタからは初段出力ライン１００９、１０１０が出ていて、Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２のゲートに接続されている。Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２はシリーズに接続され、これに二つの電源Ｅ１、１０１３が図のように接続されている。電源Ｅ１は一定部分であり、その変動部分を示すのが電源変動分Ｖ１、１０１４である。Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２のゲート・ソースの間にはバイアス抵抗Ｒ４、１０１５、１０１６があって、この抵抗に流れる電流によってゲート・ソース間電圧が設定され、ドレイン・ソース間電流１０１７（無信号時にはアイドリング電流）が決定される。Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２の間の出力端子１０１８と電源中間端子１０１９は、スピーカを接続する端子となっている。以上がパワーアンプ部の構成である。
【００１２】
両オーディオ信号が零即ち無信号では、ＰＮＰトランジスタ１００１、１００２のベースは同じ電位となるので、各ＰＮＰトランジスタのコレクタには同じ電流が流れる。即ち２Ｉの電流が２分されて、Ｉの電流が流れるので、初段出力ライン１００９、１０１０から流れ出す電流は零となって、バイアス抵抗１０１５、１０１６には、この出力電流による電圧降下は零なので、アイドリング電流をバイアスする回路による電圧降下分のみになっている。
【００１３】
以上のようなパワーアンプにおいて、一点鎖線で囲まれた部分はドレイン・ソース間電流（アイドリング電流）のバイアス電流設定回路１０２０であり、以下の構成となっている。先ず、点線で囲まれた電源電圧比例回路１０２１は、以下のようになっている。
抵抗Ｒ１、１０２２とＰＮＰトランジスタ１０２３が直列に接続され、抵抗Ｒ１、１０２２の他端は電源の高電位端子１０２４に、ＰＮＰトランジスタ１０２３のベースが電源の低電位端子１０２５に接続されている。このため、二つの電源Ｅ１，１０１３とその電源変動分Ｖ１、１０１４をこの回路で直接検知できる。従って、抵抗Ｒ１、１０２２を流れる電流Ｉ１は、
Ｉ１＝｛２（Ｖ１＋Ｅ１）−Ｖｂｅ｝／Ｒ１                            （１）
となる。Ｖｂｅは、ＰＮＰトランジスタ１０２３のベース・エミッタ間順方向電圧で、
約０．６Ｖ程度なので、無視することも可能である。
【００１４】
エミッタに流れる電流は、ほぼ同じ量でコレクタに流れるので、ＰＮＰトランジスタ１０２３のコレクタから同じ電流Ｉ１が流れ出て、コレクタと低電位電源ライン１００６の間に接続した抵抗Ｒ２、１０２６に流れ、抵抗Ｒ２、１０２６の両端の電圧が電源とその変動分に比例した電圧を出力する。この電圧ＶＡは、（１）式から、
ＶＡ＝Ｒ２×Ｉ１＝｛２（Ｖ１＋Ｅ１）−Ｖｂｅ｝・Ｒ２／Ｒ１              （２）
となる。尚、電源の低電位端子１０２５と低電位電源ライン１００６の間には、電源Ｅ３が接続されている。
【００１５】
ＶＡの電圧の端子と低電位電源ライン１００６の間には、バイアス電源Ｅ４、１０２７と可変抵抗ＲＶ１０２８が図示のように接続され、可変抵抗の出力端子１０２９が出ている。
ここで、Ｅ４の設定電圧として、
Ｅ４＝２Ｅ１・Ｒ２／Ｒ１                                                （３）
と設定する。
従って、可変抵抗ＲＶ１０２８の両端子間には、（２Ｖ１−Ｖｂｅ）・Ｒ２／Ｒ１の電圧がかかり、Ｖｂｅを無視すると、２Ｖ１・Ｒ２／Ｒ１がかかっていて、可変抵抗の出力端子１０２９の電圧ＶＢは、以下のようになる。
ＶＢ＝Ｅ４＋２Ｖ１・ｋ・Ｒ２／Ｒ１                                        （４）
ｋは、可変抵抗の調整で決まる定数で０から１の間の数である。
【００１６】
従って、ＮＰＮトランジスタ１０３０Ａ、１０３０Ｂのコレクタに流れる電流Ｉ４を求めると、
Ｉ４＝（ＶＢ−Ｖｂｅ）／Ｒ３＝ＶＢ／Ｒ３＝（Ｅ４＋２Ｖ１・ｋ・Ｒ２／Ｒ１）／Ｒ３
＝Ｅ４／Ｒ３＋２Ｖ１・ｋ・Ｒ２／Ｒ１／Ｒ３
（５）
となり、これが、バイアス抵抗Ｒ４、１０１５、１０１６に流れることで電圧降下が起こり、Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２のゲートソース間電圧を決める。従って、この電圧に依存して、ドレインソース間電流が決まるので、アイドリング電流Ｉidは、（５）式に依存して決まることになり、
第１項は、Ｅ４従って、（３）式からＥ１（電源の固定電圧）に依存して決まる部分と、第２項は、Ｖ１（電源変動分）に依存して決まる部分からなる。
更に、Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２のゲートソース間電圧ＶＧＳは、
ＶＧＳ＝Ｉ４×Ｒ４＝Ｅ４・Ｒ４／Ｒ３＋２Ｖ１・ｋ・Ｒ２・Ｒ４／Ｒ１／Ｒ３  （６）
となり、ドレイン・ソース間電流ＩＤＳ（＝Ｉid）は、
ＩＤＳ＝μ・ＶＧＳから、
ＩＤＳ＝μ・Ｅ４・Ｒ４／Ｒ３＋μ・２Ｖ１・ｋ・Ｒ２・Ｒ４／Ｒ１／Ｒ３      （７）
μは、Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２の電圧増幅率である。第１項から、所望のＩＤＳの値に対して、μを考慮してＥ４が決まるので、それとＥ１からＲ１、Ｒ２、Ｒ３、Ｒ４が決められる。同様に、第２項からμを考慮して調整値kを決めることが出来る。
【００１７】
第２項のＶ１（電源変動分）に依存して決まる部分は、以下の理由により、電源変動の影響を抑えるように働く。図１では、出力トランジスタが、Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２の二つのＮチャネルトランジスタでなっていた。図２は、Ｎチャネル静電誘導トランジスタとＰチャネル静電誘導トランジスタからなっていて、図３は、Ｎチャネル静電誘導トランジスタとＰチャネル静電誘導トランジスタの二つの静電誘導トランジスタの静特性を示す図である。図１に示すＮチャネル静電誘導トランジスタの静特性は、図３に示すＮチャネル静電誘導トランジスタの静特性と同じである。従って、このＮチャネル静電誘導トランジスタの静特性を用いて、第２項のＶ１（電源変動分）に依存して決まる部分は、電源変動の影響を抑えるように働くことを説明する。Ｎチャネル静電誘導トランジスタＡ１０１１、Ｎチャネル静電誘導トランジスタＢ１０１２のゲートソース間電圧で、電源変動Ｖ１に依存する分は、（５）式から、２Ｖ１・ｋ・Ｒ２／Ｒ１／Ｒ３に依存するので、Ｖ１が増えれば、ゲートソース間電圧も同じ極性で増える。そうすると、図３のＮチャネル静電誘導トランジスタの静特性から、ドレインソース電流Ｉｄｓは、減少する向きに動く。もともと、図１の回路に見るように電源変動分Ｖ１は、Ｎチャネル静電誘導トランジスタのドレインソース間にかかるので、電源変動分Ｖ１だけドレインソース間電圧が増えると、静特性から、ドレインソース間電流は増加する方向なので、以上の効果は逆向きに変動分を抑制する向きに働き、電源変動の影響を抑えることが出来る。同様にＥ４従って、（３）式からＥ１の固定電源分も極性が同様なので、固定分の差異に対するアイドリング電流の変化も抑制する回路となっている。
【００１８】
図２は、本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路の別の一実施態様を示す図であり、出力回路のトランジスタが、Ｎチャネル静電誘導トランジスタとＰチャネル静電誘導トランジスタからなっている例である。図１との違いのみ説明すると、出力トランジスタの一つが、Ｐチャネル静電誘導トランジスタ２０１１に変わっていることに対応して、ゲートソース間のバイアス抵抗Ｒ４ｐ２０１５、電源及び電源変動分を検知する抵抗Ｒ１ｐ２０２２とトランジスタここでは、ＮＰＮトランジスタ２０２３と、抵抗Ｒ２ｐ２０２６と、可変抵抗ＲＶｐ２０２８、設定電圧Ｅ４ｐ２０２７、ＰＮＰトランジスタ２０３０、抵抗Ｒ３ｐ２０３１がバイアス回路を形成している。ｐの文字を付記した各素子は、図１のｐの文字がない素子に対応して、同じ働きを行うので、説明は省略する。Ｐチャネル静電誘導トランジスタ２０１１の静特性は、図３の右下のものになるので、ゲートソース間の電圧Ｖｇｓは、マイナスで絶対値が大きくなると、ドレインソース電流の絶対値を小さくする向きなので、図１と同様に抑制効果が働いている。
【００１９】
尚、請求の範囲の表現では、二つの電源Ｅ１とその変動分Ｖ１を第一電源と第一電源変動分と、電源Ｅ２、電源Ｅ３を第２電源と、バイアス電源Ｅ４、Ｅ４ｐを第３電源と、抵抗Ｒ１を第１抵抗と、抵抗Ｒ２、Ｒ２ｐ、Ｒ２ｎを第２抵抗と、二つの抵抗Ｒ３又はＲ３ｐ、Ｒ３ｎを各々第３抵抗、第４抵抗と、二つの抵抗Ｒ４又はＲ４ｐ、Ｒ４ｎを各々第１バイアス抵抗、第２バイアス抵抗と、ＰＮＰトランジスタ１０２３又はＮＰＮトランジスタ２０２３を第1バイポーラトランジスタと、ＮＰＮトランジスタ１０３０Ａ、１０３０Ｂ、ＰＮＰトランジスタ２０３０を第２バイポーラトランジスタ及び第３バイポーラトランジスタと、可変抵抗ＲＶ、ＲＶｐ、ＲＶｎを可変抵抗と記述している。
【産業上の利用可能性】
【００２０】
以上、図１、図２で説明したように、本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路では、電源電圧の固定値の差異及び変動分の両方に対するアイドリング電流の影響を小さく抑制することができ、パワーアンプの出力の歪を抑えることが出来るので、産業上大きな利用性を有している。
【図面の簡単な説明】
【００２１】
【図１】本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路の一実施態様を示す図である。
【図２】本発明による静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路の別の一実施態様を示す図である。
【図３】本発明で使用しているＮチャネル静電誘導トランジスタとＰチャネル静電誘導トランジスタの二つの静電誘導トランジスタの静特性を示す図である。
【図４】従来のパワーアンプでのアイドリング電流を制御する回路図である。
【図５】従来のパワーアンプでのアイドリング電流を制御する回路図である。
【符号の説明】
【００２２】
１００１、１００２  ＰＮＰトランジスタ
１００３、１００４、１００５  定電流源
１００６  低電位電源ライン
１００７  正転オーディオ信号
１００８  反転オーディオ信号
１００９、１０１０  初段出力ライン
１０１１  Ｎチャネル静電誘導トランジスタＡ
１０１２  Ｎチャネル静電誘導トランジスタＢ
１０１３  電源Ｅ１
１０１４  電源変動分Ｖ１
１０１５、１０１６  バイアス抵抗
１０１７  ドレイン・ソース間電流
１０１８  出力端子
１０１９  電源中間端子
１０２０  バイアス電流設定回路
１０２１  電源電圧比例回路
１０２２  抵抗Ｒ１
１０２３  ＰＮＰトランジスタ
１０２４  電源の高電位端子
１０２５  電源の低電位端子
１０２６  抵抗Ｒ２
１０２７  バイアス電源Ｅ４
１０２８  可変抵抗ＲＶ
１０２９  可変抵抗の出力端子
１０３０Ａ、１０３０Ｂ  ＮＰＮトランジスタ
２０１１  Ｐチャネル静電誘導トランジスタ
２０１２  Ｎチャネル静電誘導トランジスタ
２０１５  バイアス抵抗Ｒ４ｐ
２０１６  バイアス抵抗Ｒ４ｎ
２０２２  抵抗Ｒ１ｐ
２０２３  ＮＰＮトランジスタ
２０２６  抵抗Ｒ２ｐ
２０２７  設定電圧Ｅ４ｐ
２０２８  可変抵抗ＲＶｐ
２０３０  ＰＮＰトランジスタ
２０３１  抵抗Ｒ３ｐ
３、５、２０１    トランジスタ
２０３    電圧検知装置
１０８、１０９  抵抗
１０１  アンプ
１１０  積分器
２１、２２  検知器
２７、２８  ホールド回路
２９、３１  参照電圧
７、８  可変電源
【図１】
2009194869.tif 000003
【図２】
2009194869.tif 000004
【図３】
2009194869.tif 000005
【図４】
2009194869.tif 000006
【図５】
2009194869.tif 000007