(57)【要約】      （修正有）【課題】エピタキシャル成長層の表面酸化やカーボン汚染を防ぐとともに、オーミック電極の腐食を防ぐ事で、コンタクト抵抗や電流などの特性に優れた、ＩＩＩ族窒化物半導体高電子移動度トランジスタ及びその製造方法を提供する。【解決手段】先ず、結晶成長基板１０上に、ＡｌＮバッファ層２２、ＧａＮチャネル層２４及びＡｌＧａＮキャリア供給層２６が積層されたエピタキシャル成長層２０を形成する。次に、エピタキシャル成長層上に、第１スペーサ層６２を形成する。次に、第１スペーサ層にエピタキシャル成長層の上面を露出する第１開孔部を形成する。次に、第１開孔部内にオーミック電極５４を形成する。次に、第１スペーサ層及びオーミック電極上に第２スペーサ層６６を形成する。次に、第１スペーサ層及び第２スペーサ層にエピタキシャル成長層の上面を露出する第２開孔部を形成する。次に、第２開孔部内にショットキー電極８２を形成する。【選択図】図５
2009194002.tif 000002
【特許請求の範囲】
【請求項１】
結晶成長基板と、
該結晶成長基板上に、ＡｌＮバッファ層、ＧａＮチャネル層及びＡｌＧａＮキャリア供給層が順に積層されて形成されたエピタキシャル成長層と、
該エピタキシャル成長層上に形成された第１スペーサ層と、
該第１スペーサ層に設けられた開孔であって、前記エピタキシャル成長層の上面を露出する第１開孔部内に、形成されたオーミック電極と、
前記第１スペーサ層及び前記オーミック電極上に形成された第２スペーサ層と、
前記第１スペーサ層及び前記第２スペーサ層に設けられた開孔であって、前記エピタキシャル成長層の上面を露出する第２開孔部内に、形成されたショットキー電極と
を備えることを特徴とするＩＩＩ族窒化物半導体高電子移動度トランジスタ。
【請求項２】
前記第１スペーサ層及び前記第２スペーサ層が窒化シリコンで形成されている
ことを特徴とする請求項１に記載のＩＩＩ族窒化物半導体高電子移動度トランジスタ。
【請求項３】
結晶成長基板上に、ＡｌＮバッファ層、ＧａＮチャネル層及びＡｌＧａＮキャリア供給層が積層されたエピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層上に、第１スペーサ層を形成する工程と、
前記第１スペーサ層に前記エピタキシャル成長層の上面を露出する第１開孔部を形成する工程と、
前記第１開孔部内にオーミック電極を形成する工程と、
前記第１スペーサ層及び前記オーミック電極上に第２スペーサ層を形成する工程と、
前記第１スペーサ層及び第２スペーサ層に前記エピタキシャル成長層の上面を露出する第２開孔部を形成する工程と、
前記第２開孔部内にショットキー電極を形成する工程と
を備えることを特徴とするＩＩＩ族窒化物半導体高電子移動度トランジスタの製造方法。
【請求項４】
前記第１スペーサ層及び前記第２スペーサ層を窒化シリコンで形成する
ことを特徴とする請求項３に記載のＩＩＩ族窒化物半導体高電子移動度トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＩＩ族窒化物半導体高電子移動度トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
図７及び図８を参照して、ＩＩＩ族窒化物半導体高電子移動度トランジスタであるＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）の従来の製造方法について、第１の例を説明する（例えば、非特許文献１又は２参照）。
【０００３】
先ず、結晶成長基板１１０を用意する。
【０００４】
次に、結晶成長基板１１０上に、エピタキシャル成長層１２０を形成する。エピタキシャル成長層１２０は、結晶成長基板１１０上に順次に積層された、ＡｌＮバッファ層１２２、ＧａＮチャネル層１２４及びＡｌＧａＮキャリア供給層１２６を備えて構成される。このエピタキシャル成長層１２０は、有機金属化学気相成長法、又は分子線エピタキシャル成長法により形成される（図７（Ａ））。
【０００５】
次に、フォトリソグラフィ法により、エピタキシャル成長層１２０上に、素子領域１１２を覆い、かつ素子間領域１１４を露出する素子分離用のレジストパターン１３０を形成する（図７（Ｂ））。
【０００６】
次に、露出している素子間領域１１４に窒素やアルゴン等のイオン注入を行い、素子間領域１１４のＡｌＧａＮキャリア供給層１２６と、ＧａＮチャネル層１２４の一部とを高抵抗化する。この高抵抗化された高抵抗部１２８により素子分離がなされる（図７（Ｃ））。
【０００７】
次に、リフトオフ法を用いて、オーミック電極１５２を形成する（図８（Ａ））。その後、エピタキシャル成長層１２０及びオーミック電極１５２上に、スペーサ層１６０を形成する（図８（Ｂ））。
【０００８】
次に、スペーサ層１６０に、エピタキシャル成長層１２０を露出する開孔部１６２を形成する。その後、この開孔部１６２内に、リフトオフ法を用いて、ショットキー電極１８２を形成して、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを得る（図８（Ｃ））。
【０００９】
また、図９及び図１０を参照して、従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法について、第２の例を説明する（例えば、非特許文献３参照）。
【００１０】
先ず、図７（Ａ）を参照して説明したのと同様に、結晶成長基板１１０上にエピタキシャル成長層１２０を形成する。その後、エピタキシャル成長層１２０上にスペーサ層１６４を形成する。スペーサ層１６４は例えばシリコン窒化膜で形成される（図９（Ａ））。
【００１１】
次に、図７（Ｂ）及び図７（Ｃ）を参照して説明したのと同様の工程により、高抵抗部１２９を形成して、素子分離を行う。このとき、スペーサ層１６４の厚みの分だけ、イオン注入条件が調整される（図９（Ｂ））。
【００１２】
次に、スペーサ層１６４にエピタキシャル成長層１２０を露出する第１開孔部１６６を形成する（図９（Ｃ））。
【００１３】
次に、第１開孔部１６６内及びその周囲のスペーサ層１６４上に渡って、リフトオフ法を用いて、オーミック電極１５４を形成する（図１０（Ａ））。
【００１４】
次に、スペーサ層１６４に、エピタキシャル成長層１２０を露出する第２開孔部１６８を形成する。その後、第２開孔部１６８内及びその周囲のスペーサ層１６４上に渡って、リフトオフ法を用いて、ショットキー電極１８４を形成して、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを得る（図１０（Ｂ））。
【非特許文献１】安藤裕二他著「フィールドプレート付き高耐圧ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴの評価」信学技報、Technical Report of IEICE, ED214(2002)p.29-34
【非特許文献２】J.W. Johnson et al.「MATERIAL, PROCESS, AND DEVICE DEVELOPMENT OF GaN-BASED HFETs ON SILICON SUBSTRATES」Electrochemical Society Proceedings (2004) p.405
【非特許文献３】大来英之他著「Ｓｉ基板上に作成したＡｌＧａＮ／ＧａＮ−ＨＥＭＴの高周波特性」信学技報、Vol.106, No.269, ED154(2006)p.13-18
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述した製造方法の第１の例によれば、エピタキシャル成長層の上面に、絶縁保護膜となるスペーサ層を形成せずに、素子分離工程やオーミック電極形成工程を行っている。このため、エピタキシャル成長層の表面が大気曝露されることによる表面酸化や、レジスト及びレジストを除去するのに用いられる有機溶剤等による半導体表面のカーボン汚染が起こる可能性が高い。
【００１６】
これら表面酸化やカーボン汚染により、高ドレイン電圧印加時に電子がトラップされドレイン電流が減少する、いわゆる電流コラプスの発生が懸念される。通常、これらの表面酸化やカーボン汚染は、酸洗浄等により除去できるが、オーミック電極にアルミニウム（Ａｌ）を用いている場合は、酸によりオーミック電極が腐食してしまう。
【００１７】
また、上述した第２の例の製造方法によれば、エピタキシャル成長層の表面に、絶縁保護膜となるスペーサ層を形成した後に、素子分離工程やオーミック電極形成工程を行っている。このため、エピタキシャル成長層の表面における表面酸化やカーボン汚染についは防ぐことが可能となる。しかしながら、この出願に係る発明者による測定によれば、第２の例の製造方法を用いて製造されたＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、コンタクト抵抗の高抵抗化や、電流の減少などが見られた。
【００１８】
この理由として、ショットキー電極の形成時にオーミック電極が露出しているので、ショットキー電極を形成するためのリフトオフ工程等の際に微量の酸が混入して、オーミック電極が腐食されてしまうことが考えられる。
【００１９】
そこで、この出願に係る発明者が鋭意研究を行ったところ、絶縁保護膜であるスペーサ層を２層構造として、素子分離工程やオーミック電極形成工程を行う前に第１スペーサ層を設け、さらに、第２スペーサ層を第１スペーサ層及びオーミック電極上に形成した後、ショットキー電極を形成することにより、エピタキシャル成長層の表面における表面酸化やカーボン汚染を防ぐとともに、オーミック電極の腐食を防ぐことができることを見出した。
【００２０】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、エピタキシャル成長層の表面酸化やカーボン汚染を防ぐとともに、オーミック電極の腐食を防ぐことで、コンタクト抵抗や電流などの特性に優れた、ＩＩＩ族窒化物半導体高電子移動度トランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【００２１】
上述した目的を達成するために、この発明の第１の要旨によれば、結晶成長基板と、エピタキシャル成長層と、第１スペーサ層と、オーミック電極と、第２スペーサ層と、ショットキー電極とを備えるＩＩＩ族窒化物半導体高電子移動度トランジスタが提供される。
【００２２】
エピタキシャル成長層は、結晶成長基板上に順に積層されて形成された、ＡｌＮバッファ層、ＧａＮチャネル層及びＡｌＧａＮキャリア供給層で構成される。第１スペーサ層は、エピタキシャル成長層上に形成されている。オーミック電極は、第１スペーサ層に設けられた開孔であって、エピタキシャル成長層の上面を露出する第１開孔部内に形成されている。第２スペーサ層は、第１スペーサ層及びオーミック電極上に形成されている。ショットキー電極は、第１スペーサ層及び第２スペーサ層に設けられた開孔であって、エピタキシャル成長層の上面を露出する第２開孔部内に形成されている。
【００２３】
上述したＩＩＩ族窒化物半導体高電子移動度トランジスタの実施に当たり、好ましくは、第１スペーサ層及び第２スペーサ層が窒化シリコンで形成されているのが良い。
【００２４】
また、上述した目的を達成するため、この発明の第２の要旨によれば、以下の工程を備えるＩＩＩ族窒化物半導体高電子移動度トランジスタの製造方法が提供される。
【００２５】
先ず、結晶成長基板上に、ＡｌＮ、ＧａＮ及びＡｌＧａＮを順次に成長させて、ＡｌＮバッファ層、ＧａＮチャネル層及びＡｌＧａＮキャリア供給層が積層されたエピタキシャル成長層を形成する。次に、エピタキシャル成長層上に、第１スペーサ層を形成する。次に、第１スペーサ層にエピタキシャル成長層の上面を露出する第１開孔部を形成する。次に、第１開孔部内にオーミック電極を形成する。次に、第１スペーサ層及びオーミック電極上に第２スペーサ層を形成する。次に、第１スペーサ層及び第２スペーサ層にエピタキシャル成長層の上面を露出する第２開孔部を形成する。次に、第２開孔部内にショットキー電極を形成する。
【００２６】
上述したＩＩＩ族窒化物半導体高電子移動度トランジスタの製造方法の実施に当たり、好ましくは、第１スペーサ層及び第２スペーサ層を窒化シリコンで形成するのが良い。
【発明の効果】
【００２７】
この発明のＩＩＩ族窒化物半導体高電子移動度トランジスタ及びその製造方法によれば、素子分離工程やオーミック電極形成工程が行われる前に第１スペーサ層を設けるため、エピタキシャル成長層の表面における表面酸化やカーボン汚染を防ぐことができる。また、オーミック電極を形成した後、第２スペーサ層をオーミック電極上に形成し、その後、ショットキー電極を形成するので、オーミック電極の腐食を防ぐことができる。
【発明を実施するための最良の形態】
【００２８】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２９】
図１〜５を参照して、この発明のＩＩＩ族窒化物半導体高電子移動度トランジスタの製造方法について、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ−Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）の例につき説明する。図１（Ａ）〜（Ｃ）、図２（Ａ）〜（Ｃ）、図３（Ａ）〜（Ｃ）、図４（Ａ）〜（Ｂ）及び図５（Ａ）〜（Ｂ）は、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法を説明するための図であって、それぞれ各工程における主要部の切断端面を示している。
【００３０】
先ず、結晶成長基板１０として、例えば、シリコンカーバイド（ＳｉＣ）基板を用意して、結晶成長基板１０上にエピタキシャル成長層２０を形成する。エピタキシャル成長層２０は、結晶成長基板１０上に順次に積層された、ＡｌＮバッファ層２２、ＧａＮチャネル層２４及びＡｌＧａＮキャリア供給層２６を備えて構成される。ＡｌＮバッファ層２２は、１０〜５００ｎｍ程度の厚みで形成される。ＧａＮチャネル層２４は、５００〜３０００ｎｍ程度の厚みで形成される。また、ＡｌＧａＮキャリア供給層２６は、５〜４０ｎｍ程度の厚みで形成される。
【００３１】
このエピタキシャル成長層１２０は、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、又は分子線エピタキシャル成長（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法により形成される。続いて、エピタキシャル成長層１２０を酸等により洗浄することにより、表面酸化膜やカーボンを除去する（図１（Ａ））。
【００３２】
次に、エピタキシャル成長層２０の上面２０ａ上に第１スペーサ層６２を形成する。第１スペーサ層６２は、絶縁保護膜を構成する層である。第１スペーサ層６２は、例えばプラズマＣＶＤ法により、窒化シリコン、酸化シリコン又は酸窒化シリコンなどを堆積させて形成することができる。ここで、透湿性の観点から、第１スペーサ層６２を、水分を透過させにくい窒化シリコンで形成するのが好適である（図１（Ｂ））。
【００３３】
次に、フォトリソグラフィ法により、第１スペーサ層６２上に素子分離用のレジストパターン３０を形成する。この素子分離用のレジストパターン３０は、素子領域１２の第１スペーサ層６２を覆い、かつ、素子間領域１４の第１スペーサ層６２を露出させる（図１（Ｃ））。
【００３４】
次に、レジストパターン３０から露出している素子間領域１４に窒素やアルゴン等のイオン注入を行い、素子間領域１４のＡｌＧａＮキャリア供給層２６と、ＧａＮチャネル層２４の一部とを高抵抗化する。このイオンが注入されて形成された高抵抗部２９により素子分離がなされる（図２（Ａ））。その後、アセトンやジメチルホルムアルデヒドなどの薬液を用いて、レジストパターン３０を除去する。
【００３５】
なお、素子分離を行うにあたり、反応性イオンエッチング（RIE：Reactive Ion Etching）法により、素子間領域１４のエピタキシャル成長層２０を、隣の素子と電気的に分離できる深さまで掘り込んでも良い。
【００３６】
次に、第１スペーサ層６２にエピタキシャル成長層２０の上面２０ａを露出する第１開孔部６４を形成する。
【００３７】
この工程では、先ず、フォトリソグラフィ法により、第１スペーサ層６２上に、オーミック電極形成用のレジストパターン３２を形成する。レジストパターン３２は、オーミック電極形成領域１５の第１スペーサ層６２を露出している。なお、後の工程でリフトオフ技術を用いるので、レジストパターン３２をネガレジストで形成して、レジストの端部（図中、Ｉで示す部分）を逆テーパ状にするのが良い（図２（Ｂ））。
【００３８】
レジストパターン３２を形成した後、このレジストパターン３２をマスクとして用いて、第１スペーサ層６２のエッチングを行う。
【００３９】
第１スペーサ層６２のエッチングは、ＲＩＥ法や、誘導結合プラズマRIE法（Inductive Coupled Plasma-RIE法）、あるいは、フッ酸などのエッチング液を用いたウェットエッチング法で行われる。このエッチングにより、第１スペーサ層６２の、オーミック電極形成領域１５の部分が除去されて、第１開孔部６４が形成される。第１開孔部６４は、オーミック電極形成領域１５のエピタキシャル成長層２０の上面２０ａを露出する（図２（Ｃ））。
【００４０】
第１スペーサ層６２に第１開孔部６４を形成した後、いわゆるリフトオフ法を用いてオーミック電極を形成する。
【００４１】
この工程では、先ず、オーミック電極形成用のレジストパターン３２上と、第１開孔部６４内に露出したエピタキシャル成長層２０上に、チタンおよびアルミニウムを積層したオーミック電極用の金属膜５０を、真空蒸着法などにより形成する（図３（Ａ））。
【００４２】
続いて、アセトンやジメチルホルムアルデヒドなどの薬液を用いて、レジストパターン３２を除去する。このとき、金属膜５０のレジストパターン３２上の部分もレジストパターン３２とともに除去され、金属膜５０の、第１開孔部６４内に露出したエピタキシャル成長層２０の上面２０ａ上に形成された部分が残存する。その後、急速アニール炉（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）等を用いて、金属膜を６００℃前後で１〜数分間、加熱する。その結果、第１開口部６４内に残存した金属膜の部分がオーミック電極５４として得られる。このオーミック電極５４は、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの主電極領域、すなわち、ソース又はドレインとして機能する（図３（Ｂ））。
【００４３】
なお、この形態では、オーミック電極５４は、第１開孔部６４内だけでなく、第１開口部６４の周囲の第１スペーサ層６２上に、第１スペーサ層６２に乗り上がるように形成されている。
【００４４】
オーミック電極５４を形成したのち、第１スペーサ層６２及びオーミック電極５４上に第２スペーサ層６６を形成する。第２スペーサ層６６は、第１スペーサ層６２と同様に、例えばプラズマＣＶＤ法により、窒化シリコン、酸化シリコン又は酸窒化シリコンなどを堆積させて形成することができる（図３（Ｃ））。
【００４５】
ここで、窒化シリコンなどの絶縁保護膜をプラズマＣＶＤ法により形成すると、例えば５０ｎｍ以下の膜厚では、微小な穴が発生し、保護膜としての機能が不十分となる恐れがある。そこで、第１スペーサ層６２と第２スペーサ層６６は、その膜厚の総和が１００ｎｍ以上になるように形成するのが良い。
【００４６】
次に、第１スペーサ層６２及び第２スペーサ層６６にエピタキシャル成長層２０の上面２０ａを露出する第２開孔部６８を形成する。
【００４７】
この工程では、先ず、フォトリソグラフィ法により、第２スペーサ層６６上に、ショットキー電極形成用のレジストパターン３４を形成する。レジストパターン３４は、ショットキー電極形成領域１７の第２スペーサ層６６を露出している。なお、後の工程でリフトオフ技術を用いるので、レジストパターン３４をネガレジストで形成して、レジストの端部（図中、ＩＩで示す部分）を逆テーパ状にするのが良い（図４（Ａ））。
【００４８】
レジストパターン３４を形成した後、このレジストパターン３４をマスクとして用いた、ＲＩＥ法や、ＩＣＰ−ＲＩＥ法、あるいは、フッ酸などのエッチング液を用いたウェットエッチング法を行うことにより、第１スペーサ層６２及び第２スペーサ層６６の、ショットキー電極形成領域１７の部分を除去して、第２開孔部６８を形成する。第２開孔部６８はショットキー電極形成領域１７のエピタキシャル成長層２０の上面２０ａを露出する（図４（Ｂ））。
【００４９】
この第２開孔部６８を形成するに当たり、第１スペーサ層６２のエッチング速度が、第２スペーサ層６６のエッチング速度よりも大きいと、第１スペーサ層６２がサイドエッチされる恐れがある（図４（Ｂ）中、ＩＩＩで示す部分）。この場合、後の工程で形成するショットキー電極と、第１スペーサ層６２との間に空隙が存在し、電極の腐食等の劣化を引き起こす原因となり得る。このため、第２スペーサ層６６は、第１スペーサ層６２とエッチング速度が等しいか、あるいは、第１スペーサ層６２よりもエッチング速度が大きい材質で形成するのが良い。第１スペーサ層６２を窒化シリコンで形成したときは、第２スペーサ層６６も窒化シリコンで形成するのが好適である。
【００５０】
第１スペーサ層６２及び第２スペーサ層６６に第２開孔部６８を形成した後、いわゆるリフトオフ法を用いてショットキー電極を形成する。
【００５１】
この工程では、先ず、ショットキー電極形成用のレジストパターン３４上と、第２開孔部６８内に露出したエピタキシャル成長層２０上に、ニッケル（Ｎｉ）や白金（Ｐｔ）と、金（Ａｕ）の多層構造の金属膜８０を、真空蒸着法などにより形成する（図５（Ａ））。
【００５２】
続いて、アセトンやジメチルホルムアルデヒドなどの薬液を用いて、レジストパターン３４を除去する。このとき、レジストパターン３４上の金属膜もレジストパターン３４とともに除去され、第２開孔部６８内に露出したエピタキシャル成長層２０の上面２０ａ上に形成された金属膜の部分が残存する。この残存した金属膜の部分がショットキー電極８２となり、ショットキー電極８２は、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの制御電極、すなわち、ゲートとして機能する（図５（Ｂ））。
【００５３】
なお、この形態では、ショットキー電極８２は、第２開孔部６８内だけでなく、第２開口部６８の周囲の第２スペーサ層６６上に乗り上げるように形成されている。
【００５４】
以上説明した方法により、結晶成長基板１０と、エピタキシャル成長層２０と、第１スペーサ層６２と、オーミック電極５４と、第２スペーサ層６６と、ショットキー電極８２とを備えるＩＩＩ族窒化物半導体高電子移動度トランジスタ（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）が製造される。
【００５５】
エピタキシャル成長層２０は、結晶成長基板１０上に順に積層されて形成された、ＡｌＮバッファ層２２、ＧａＮチャネル層２４及びＡｌＧａＮキャリア供給層２６で構成されている。第１スペーサ層６２は、エピタキシャル成長層２０上に形成されている。オーミック電極５４は、第１スペーサ層６２に設けられた開孔であって、エピタキシャル成長層２０の上面を露出する第１開孔部６４内に形成されている。第２スペーサ層６６は、第１スペーサ層６２及びオーミック電極５４上に形成されている。ショットキー電極８２は、第１スペーサ層６２及び第２スペーサ層６６に設けられた開孔であって、エピタキシャル成長層２０の上面を露出する第２開孔部６８内に形成されている。
【００５６】
図６に、上述した方法で作成したＡｌＧａＮ／ＧａＮ−ＨＥＭＴの断面の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）像を示す。図６では、オーミック電極とショットキー電極部分を拡大して示している。第１スペーサ層を形成した後に形成されたオーミック電極は、第１スペーサ層に乗り上げるように蒸着されている（図中、破線で囲んだＡで示す部分）。また、第２スペーサ層を形成した後に形成されたショットキー電極は、第２スペーサ層に乗り上がるように蒸着されている（図中、破線で囲んだＢで示す部分）。
【００５７】
上述した方法によれば、エピタキシャル成長層の表面を清浄に保ちつつ、オーミック電極の腐食等による電流劣化が起こらないＡｌＧａＮ／ＧａＮ−ＨＥＭＴが得られる。
【００５８】
続いて、表１及び表２を参照して、従来の製造方法の第２の例で製造したＡｌＧａＮ／ＧａＮ−ＨＥＭＴと、本発明の製造方法で製造したＡｌＧａＮ／ＧａＮ−ＨＥＭＴの特性について説明する。
【００５９】
ここでは、異なる２枚の３インチＳｉＣ基板上に、同時にエピタキシャル成長させた後、一方に従来の製造方法の第２の例を適用し、他方に本発明の製造方法を適用している。
【００６０】
表１は、ＨＥＭＴのしきい値電圧Ｖｔｈ（単位：Ｖ）、最大相互コンダクタンスｇｍ−ｍａｘ（単位：ｍＳ／ｍｍ）、最大ドレイン電流Ｉｄｓ−ｍａｘ（単位：ｍＡ／ｍｍ）及びソース抵抗Ｒｓ（単位：Ω・ｍｍ）を示している。これらの値は、面内２５点で測定された値の平均値である。
【００６１】
【表１】
2009194002.tif 000003
【００６２】
しきい値電圧Ｖｔｈについては、同じエピタキシャル層構造のウェハを用いているため、ほぼ同じ値となっている。最大相互コンダクタンスｇｍ−ｍａｘ及び最大ドレイン電流Ｉｄｓ−ｍａｘについては、本発明の結果は、従来の結果に比べて１５％程度向上している。また、ソース抵抗Ｒｓについては、本発明の結果は、従来の結果に比べて１５％程度低い値となっている。ソース抵抗Ｒｓは、オーミック電極のコンタクト抵抗と、エピタキシャル成長層の抵抗の和として測定される。ここでは、同じエピタキシャル層構造であるため、エピタキシャル成長層の抵抗値は等しいので、ソース抵抗Ｒｓの減少は、コンタクト抵抗の減少を意味する。
【００６３】
以上のことから、本発明の方法は、従来の方法に比べて、オーミック電極が劣化しておらず、その結果として、最大相互コンダクタンスｇｍ−ｍａｘ及び最大ドレイン電流Ｉｄｓ−ｍａｘの向上をもたらしたと考えられる。
【００６４】
表２は、ＨＥＭＴのしきい値電圧Ｖｔｈ、最大相互コンダクタンスｇｍ−ｍａｘ、最大ドレイン電流Ｉｄｓ−ｍａｘ及びソース抵抗Ｒｓの標準偏差を示している。
【００６５】
【表２】
2009194002.tif 000004
【００６６】
しきい値電圧Ｖｔｈについては、同じエピタキシャル層構造のウェハを用いているため、ほぼ同じ値となっている。最大相互コンダクタンスｇｍ−ｍａｘ、最大ドレイン電流Ｉｄｓ−ｍａｘ及びソース抵抗Ｒｓについては、本発明の結果は、従来の結果に比べて半分以下の値となっており、ウェハ面内で従来よりも均一にＨＥＭＴが製造できたことを示している。
【００６７】
以上説明してきたように、この発明のＩＩＩ族窒化物半導体高電子移動度トランジスタ及びその製造方法によれば、素子分離工程やオーミック電極形成工程が行われる前に第１スペーサ層を設けるため、エピタキシャル成長層の表面における表面酸化やカーボン汚染を防ぐことができる。また、オーミック電極を形成した後、第２スペーサ層をオーミック電極上に形成し、その後、ショットキー電極を形成するので、オーミック電極の腐食を防ぐことができる。
【図面の簡単な説明】
【００６８】
【図１】本発明のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（１）である。
【図２】本発明のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（２）である。
【図３】本発明のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（３）である。
【図４】本発明のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（４）である。
【図５】本発明のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（５）である。
【図６】ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの断面のＴＥＭ像を示す図である。
【図７】従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（１）である。
【図８】従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（２）である。
【図９】従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（３）である。
【図１０】従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造工程を示す図（４）である。
【符号の説明】
【００６９】
１０    結晶成長基板    
２０    エピタキシャル成長層    
２２    ＡｌＮバッファ層    
２４    ＧａＮチャネル層
２６     ＡｌＧａＮキャリア供給層
３０、３２、３４    レジストパターン
５０    金属膜
５４    オーミック電極
６２    第１スペーサ層
６４    第１開孔部
６６    第２スペーサ層
６８    第２開孔部
８２    ショットキー電極
【図１】
2009194002.tif 000005
【図２】
2009194002.tif 000006
【図３】
2009194002.tif 000007
【図４】
2009194002.tif 000008
【図５】
2009194002.tif 000009
【図７】
2009194002.tif 000010
【図８】
2009194002.tif 000011
【図９】
2009194002.tif 000012
【図１０】
2009194002.tif 000013
【図６】
2009194002.tif 000014