(57)【要約】【課題】電荷転送電極の構造にかかわらず、セルフアラインプロセスを実行することができ、歩留まりの低下をぼうしできる撮像素子及び撮像素子の製造方法を提供する。【解決手段】半導体基板１に形成された光電変換部ＰＤと、半導体基板１上に光電変換部ＰＤで生成された信号電荷を転送する電荷転送電極Ｐ１，Ｐ２とを備えた撮像素子１０の製造方法であって、半導体基板１上に絶縁膜２を介して電荷転送電極Ｐ１，Ｐ２を形成するための電極層Ｐ０を形成する工程と、電極層Ｐ０上にエッチング停止層３を形成する工程と、エッチング停止層３の上に、電荷転送電極Ｐ１，ｐ２のパターンと少なくとも一部が同じパターンを有し、且つ、同じ導電性材料で構成されたパターニング層Ｍ１を形成する工程と、電極層Ｐ０及びパターニング層Ｍ１，Ｍ２をエッチングし、エッチング停止層３で停止することで、電極層Ｐ０をパターニングして電荷転送電極Ｐ１，Ｐ２を形成する工程とを含む。【選択図】図８
2009088262.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板に形成された光電変換部と、前記半導体基板上に前記光電変換部で生成された信号電荷を転送する電荷転送電極とを備えた撮像素子の製造方法であって、
前記半導体基板上に絶縁膜を介して前記電荷転送電極を形成するための電極層を形成する工程と、
前記電極層上にエッチング停止層を形成する工程と、
前記エッチング停止層の上に、前記電荷転送電極のパターンと少なくとも一部が同じであるパターンを有し、且つ、同じ導電性材料で構成されたパターニング層を形成する工程と、
前記電極層及び前記パターニング層をエッチングし、前記エッチング停止層で停止することで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする撮像素子の製造方法。
【請求項２】
前記パターニング層をマスクとして前記半導体基板にイオン注入を行う工程を有することを特徴とする請求項１に記載の撮像素子の製造方法。
【請求項３】
前記電荷転送電極が前記半導体基板上に前記絶縁膜を介してそれぞれ所定のパターンで形成された第１電極と第２電極とを有し、前記第１電極のパターンと同じパターンを有する第１パターニング層を形成する工程と、
前記第１パターニング層をマスクとして前記半導体基板にイオン注入を行う工程と、
前記第１パターニング層上に、酸化膜を形成する工程と、
前記酸化膜上に前記第１パターニング層と同じ導電性材料の層を成膜し、その後、平坦化処理することで前記第２電極をパターニングするための第２パターニング層を形成する工程と、
前記酸化膜をエッチングする工程と、
前記第１パターニング層と前記第２パターニング層と前記電極層とをエッチングすることで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする請求項１又は２に記載の撮像素子の製造方法。
【請求項４】
前記第１パターニング層の下に形成された前記エッチング停止層と、前記第２パターニング層の下に形成された前記酸化膜とが同じ材料で構成され、該酸化膜及び前記エッチング停止層でエッチング停止させるように、前記電極層、前記第１パターニング層、前記第２パターニング層をエッチングし、前記電極層をパターニングする工程とを含むことを特徴とする請求項３に記載の撮像素子の製造方法。
【請求項５】
前記電荷転送電極が２つの電極を直線状に交互に並べてなる水平電荷転送電極であることを特徴とする請求項１から４のいずれか１つに記載の撮像素子の製造方法。
【請求項６】
前記電極層がシリコン系導電性材料からなることを特徴とする請求項１から５のいずれか１つに記載の撮像素子の製造方法。
【請求項７】
上記請求項１から６のいずれか１つに記載の撮像素子の製造方法によって製造された撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子及び撮像素子の製造方法に関し、特に、転送電極などを自己整合（セルフアライン）プロセスを用いて製造された撮像素子及びその撮像素子の製造方法に関する。
【背景技術】
【０００２】
撮像素子は、フォトダイオードなどの光電変換部と、光電変換部で生成された信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有している。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、各電荷転送電極に所定の駆動パルスを印加することで、順次駆動される。撮像素子の製造方法としては、例えば下記特許文献に示すものがある。
【０００３】
【特許文献１】特開平７−７４３３７号公報
【特許文献２】特開２００３−２０９２４１号公報
【特許文献３】特開２００４−３５６５７２号公報
【特許文献４】特開２００６−１００３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、電荷転送電極の構成としては、電荷転送電極が単一の層に並べられた単層構造と、電荷転送電極のうち一部が他の電荷転送電極上に積層された多層構造のものがある。多層電極構造の場合にはセルフアラインによってイオン注入することができるので転送電極の位置で電位差を形成できるが、単層電極構造の場合には、セルフアラインによってイオン注入することができないため、特性歩留まりが低下してしまう。例えば、固体撮像素子の水平電荷転送部では、電荷転送電極の位置によってポテンシャルの電位勾配を形成するのでイオン注入と転送電極の位置精度の要求が厳しくなる。このような部位を形成するときにセルフアラインを適用できない場合には、位置合わせが非常に困難であった。また、微細なLine/Spaceの電極を形成するため、微細加工に対応した装置や材料を導入すると、コストが高くなることが避けられなかった。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、電荷転送電極の構造にかかわらず、セルフアラインプロセスを実行することができ、歩留まりの低下を防止できる撮像素子及び撮像素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、下記構成によって達成される。
（１）半導体基板と、前記半導体基板に形成された光電変換部と、前記半導体基板上に前記光電変換部で生成された信号電荷を転送する電荷転送電極とを備えた撮像素子の製造方法であって、
前記半導体基板上に絶縁膜を介して前記電荷転送電極を形成するための電極層を形成する工程と、
前記電極層上にエッチング停止層を形成する工程と、
前記エッチング停止層の上に、前記電荷転送電極のパターンと少なくとも一部が同じであるパターンを有し、且つ、同じ導電性材料で構成されたパターニング層を形成する工程と、
前記電極層及び前記パターニング層をエッチングし、前記エッチング停止層で停止することで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする撮像素子の製造方法。
（２）前記パターニング層をマスクとして前記半導体基板にイオン注入を行う工程を有することを特徴とする上記（１）に記載の撮像素子の製造方法。
（３）前記電荷転送電極が前記半導体基板上に前記絶縁膜を介してそれぞれ所定のパターンで形成された第１電極と第２電極とを有し、前記第１電極のパターンと同じパターンを有する第１パターニング層を形成する工程と、
前記第１パターニング層をマスクとして前記半導体基板にイオン注入を行う工程と、
前記第１パターニング層上に、酸化膜を形成する工程と、
前記酸化膜上に前記第１パターニング層と同じ導電性材料の層を成膜し、その後、平坦化処理することで前記第２電極をパターニングするための第２パターニング層を形成する工程と、
前記酸化膜をエッチングする工程と、
前記第１パターニング層と前記第２パターニング層と前記電極層とをエッチングすることで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする上記（１）又は（２）に記載の撮像素子の製造方法。
（４）前記第１パターニング層の下に形成された前記エッチング停止層と、前記第２パターニング層の下に形成された前記酸化膜とが同じ材料で構成され、該酸化膜及び前記エッチング停止層でエッチング停止させるように、前記電極層、前記第１パターニング層、前記第２パターニング層をエッチングし、前記電極層をパターニングする工程とを含むことを特徴とする上記（３）に記載の撮像素子の製造方法。
（５）前記電荷転送電極が２つの電極を直線状に交互に並べてなる水平電荷転送電極であることを特徴とする上記（１）から（４）のいずれか１つに記載の撮像素子の製造方法。
（６）前記電極層がシリコン系導電性材料からなることを特徴とする上記（１）から（５）のいずれか１つに記載の撮像素子の製造方法。
（７）上記（１）から（６）のいずれか１つに記載の撮像素子の製造方法によって製造された撮像素子。
【０００７】
本発明の撮像素子の製造方法によれば、電荷転送電極を形成するための電極層を形成し、この電極層上にエッチング停止層を形成した後、エッチング停止層の上に、電荷転送電極のパターンと同じパターンを有し、且つ、同じ導電性材料で構成されたパターニング層を形成する。その後、電極層及びパターニング層をエッチングする。電極層とパターニング層とは同じ材料で構成されているため、エッチング時には同じ条件下で同じ量だけエッチング除去される。パターニング層の下方の電極層は、エッチング停止層によって除去されず残るため、上方にパターニング層が形成されていない領域の電極層のみエッチング除去される。すると、パターニング層のパターンと同じパターンで残存した電極層が、目的とするパターンを有する電荷転送電極となる。半導体基板へのイオン注入は、電極層上のパターニング層をマスクとして行うことで、電極層及びパターニング層をエッチングすることで、セルフアラインでイオンが注入された領域の位置に合わせて正確に電荷転送電極を形成することができる。こうすれば、単層電極構造を有する撮像素子の製造時に、多層電極構造と同様に、セルフアラインプロセスによるイオン注入を行うことができ、歩留まりの低下を防止することができる。特に、固体撮像素子の水平電荷転送電極のように、転送電極の位置を高い精度で形成する必要がある部位を、電極構造にかかわらずセルフアラインプロセスによって、歩留まりを低下させることなく高い精度で形成することができる。
【発明の効果】
【０００８】
本発明によれば、電荷転送電極の構造にかかわらず、セルフアラインプロセスを実行することができ、歩留まりの低下を防止できる撮像素子及び撮像素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる撮像素子の概略構成を示す図である。図２（ａ）は、図１の撮像素子の破線Ａで示す部位を示す拡大図であり、図２（ｂ）は、図１の撮像素子の破線Ｂで示す部位を示す拡大図である。なお、図２では、転送電極の形状を説明するため、その他の層や膜を図示せず、省略している。
【００１０】
撮像素子１０は、固体撮像素子の構成を有し、すなわち、半導体基板上の撮像領域１２に配列されたフォトダイオードなどの複数の光電変換部ＰＤと、各光電変換部ＰＤで生成された信号電荷を垂直方向に転送する垂直電荷転送部と、垂直電荷転送部の垂直方向端部に接続され、信号電荷を水平方向に転送する水平電荷転送部１４とを備えている。
【００１１】
垂直電荷転送部及び水平電荷転送部１４は、それぞれ複数の電荷転送電極Ｐ１，Ｐ２を備えている。電荷転送電極Ｐ１，Ｐ２は、ポリシリコンなどのシリコン系導電性材料によって所定のパターンで形成された第１電極（Ｐ１）と、第１電極Ｐ１と同じ材料で形成され、第１電極とは別のパターンで形成される第２電極（Ｐ２）とからなる。
【００１２】
本実施形態の撮像素子において、電荷転送電極Ｐ１，Ｐ２は、半導体基板上に同一の層（単層）に形成されている。図２（ａ）に示すように、垂直電荷転送部の電荷転送電極Ｐ１，Ｐ２はそれぞれ、水平方向（図２（ａ）中の左右方向）に蛇行したパターンで形成され、Ｐ１，Ｐ電荷転送電極２が垂直方向（図２（ａ）中の上下方向）に交互に形成されている。
【００１３】
また、図２（ｂ）に示すように、水平電荷転送部１４の電荷転送電極Ｐ１，Ｐ２が、水平方向に沿って直線状に交互に並べられている。水平電荷転送部の電荷転送電極Ｐ１，Ｐ２は、２つの組で一つの転送段を形成し、各転送段には水平駆動信号が印加されることで、各転送段の電荷転送電極Ｐ１，Ｐ２の電位ポテンシャルの高低が変化し、信号電荷が水平方向に隣り合う転送段へ順次転送される。水平電荷転送部の電荷転送電極Ｐ１，Ｐ２の位置に基づいて、ポテンシャルの勾配が決まるため、高い位置精度が要求される。
【００１４】
垂直電荷転送部及び水平電荷転送部の電荷転送電極Ｐ１，Ｐ２は、後述するように、製造時に同じ工程で同時に形成される。  
【００１５】
次に、本実施形態の撮像素子の製造手順を図面に基づいて説明する。図３から図９は、撮像素子の製造手順を示す簡略的な断面図である。なお、図３〜図９の各々の（ａ）は、図２（ａ）に示す垂直電荷転送部を矢印Ｃ−Ｃ方向にみた断面図を示し、図３〜図９の各々の（ｂ）は、図２（ｂ）に示す水平電荷転送部１４を矢印Ｄ−Ｄ方向にみた断面図を示している。
【００１６】
図３（ａ），（ｂ）に示すように、シリコン等からなる半導体基板１の上面に、ゲート絶縁膜２を形成する。ゲート絶縁膜２は、半導体基板１上に酸化シリコン（ＳｉＯ２）膜２ａを約２５０Åの厚さによって積層させ、酸化シリコン膜２ａ上に、窒化シリコン（ＳｉＮ）膜２ｂを約５００Åの厚さで積層させ、窒化シリコン膜２ｂ上に、酸化シリコン膜２ｃを約５０Åの厚さで積層させた構造を有する。酸化シリコン膜２ｃ及び窒化シリコン膜２ｂはそれぞれ、ＣＶＤ法によって形成する。酸化シリコン膜２ａは、熱酸化によって形成する。なお、ゲート絶縁膜２は上記構成に限定されず、例えば、１つ酸化シリコン膜と１つの窒化シリコン膜とからなる２層構造でもよく、また、酸化シリコン膜のみからなる構造としてもよい。
【００１７】
ゲート絶縁膜２上には、ポリシリコン等のシリコン系導電性材料からなる電極層Ｐ０がＣＶＤ法によって形成されている。ここで電極層Ｐ０の厚さは、約２０００Åとした。
【００１８】
電極層Ｐ０上に、ＣＶＤ法を用いて、酸化シリコン膜３を約４００Åの厚さで形成する。酸化シリコン膜３は、後述するエッチング工程においてエッチングを停止させるエッチング停止層として機能する。エッチング停止層としては、酸化シリコン膜３に限定されず、他のものを用いてもよい。
【００１９】
酸化シリコン膜３上に、電極層Ｐ０と同じ材料であるポリシリコン層をＣＶＤで形成し、マスクを用いたフォトリソグラフィ工程によって、パターニング層Ｍ２を形成する。なお、本実施形態では、パターニング層Ｍ２のパターンが、後工程によって形成される第２電極Ｐ２のパターンに相当する。しかし、パターニング層Ｍ２のパターンが、後工程によって形成される第１電極Ｐ１のパターンに相当するように形成することも可能である。
【００２０】
パターニング層Ｍ２を形成した後、図４（ｂ）に示すように、水平電荷転送部１４側において、パターニング層Ｍ２をマスクとして、半導体基板１に不純物イオンをイオン注入する。すると、半導体基板１の上面に対して、パターニング層Ｍ２が形成されていない領域の下方領域に水平電荷転送時の電荷蓄積領域等の不純物拡散領域１ａが形成される。一方、図４（ａ）に示す垂直電荷転送部側には、図示しないレジストを塗布して覆われるため、不純物イオンが注入されない。
【００２１】
図５（ａ），（ｂ）に示すよう、水平電荷転送部側に不純物拡散領域１ａを形成した後、水平電荷転送部側及び垂直電荷転送部側の酸化シリコン層３上の、パターニング層Ｍ２を含む全面に、同じ酸化シリコンからなる膜をＣＶＤ法を用いて、約８００Åの厚さで形成する。こうすることで、電極層Ｐ０上にパターニング層Ｍ２全体を覆う酸化シリコン層４が形成される。なお、酸化シリコン層４は、パターニング層Ｍ２の表面を熱酸化させることで形成することもできる。
【００２２】
次に、図６（ａ），（ｂ）に示すように水平電荷転送部側及び垂直電荷転送部側の酸化シリコン層４上に、パターニング層Ｍ２と同じ材料からなる層をＣＶＤ法を用いて形成し、その後、ＣＭＰ（Chemical Mechanical Polishing）によって平坦化処理することでパターニング層Ｍ１を形成する。このとき、パターニング層Ｍ２の上面に形成された酸化シリコン層４の面とパターニング層Ｍ１の上面とが同一面となるように形成する。ここで、パターニング層Ｍ１のパターンが、後工程によって形成される第１電極Ｐ１のパターンに相当する。なお、本実施形態では、パターニング層Ｍ１，Ｍ２のうち、第１電極Ｐ１のパターンと同じパターンで形成されたパターニング層を第１パターニング層Ｍ１とし、第２電極Ｐ２のパターンと同じパターンで形成されたパターニング層を第２パターニング層Ｍ２とし、第１パターニング層Ｍ１及び第２パターニング層Ｍ２とを総称して、パターニング層Ｍ１，Ｍ２ともいう。
【００２３】
図７（ａ），（ｂ）パターニング層Ｍ１及び酸化シリコン層４の上面に、撮像領域１２における光電変換部ＰＤを含む領域が開口したマスクを用いてレジスト層Ｒを形成する。そして、フォトリソグラフィ工程によってレジスト層Ｒの開口した領域のパターニング層Ｍ１を除去し、光電変換部ＰＤの開口を形成し、その後、レジスト層Ｒを除去する。
【００２４】
次に、図８（ａ），（ｂ）に示すように、水平電荷転送部側及び垂直電荷転送部側の酸化シリコン層４をエッチングする。こうすることで、パターニング層Ｍ１及びＭ２の上面及び側面の酸化シリコン層４が除去され、パターニング層Ｍ１及びＭ２と電極層Ｐ０との間にのみ酸化シリコン層３が残存する。
【００２５】
パターニング層Ｍ１及びＭ２を電極層Ｐ０上に露呈させた状態で、電極層Ｐ０、パターニング層Ｍ１、パターニング層Ｍ２をエッチングする。このとき、パターニング層Ｍ１、パターニング層Ｍ２をエッチングにより除去し、それぞれの下に形成された酸化シリコン層３でエッチングを停止させる。また、電極層Ｐ０において、その上方にパターニング層Ｍ１とパターニング層Ｍ２とのうちいずれも形成されて領域をエッチングにより除去し、ゲート絶縁膜２によってエッチングを停止させる。
【００２６】
エッチング後、図９（ａ），（ｂ）に示すように、ゲート絶縁膜２上に、第１電極Ｐ１と第２電極Ｐ２とがそれぞれ所定のパターンで形成される。
【００２７】
本発明の撮像素子１０の製造方法は、半導体基板１上にゲート絶縁膜２などの絶縁膜を介して電荷転送電極Ｐ１，Ｐ２を形成するための電極層Ｐ０を形成する工程と、電極層Ｐ０上にエッチング停止層を形成する工程と、エッチング停止層の上に、電荷転送電極Ｐ１，Ｐ２のパターンと少なくとも一部が同じパターン（本実施形態では、電荷転送電極Ｐ２のパターン）を有し、且つ、同じ導電性材料で構成されたパターニング層Ｍ２を形成する工程と、電極層Ｐ０及びパターニング層Ｍ１，Ｍ２をエッチングし、エッチング停止層で停止することで、電極層Ｐ０をパターニングして電荷転送電極Ｐ１，Ｐ２を形成する工程とを含むものである。また、電荷転送電極Ｐ２のパターニング層Ｍ２のみを形成した状態で、該パターニング層Ｍ２をマスクとして半導体基板１にイオン注入を行う工程を行うことで、セルフアラインによる位置合わせが実行できる。
【００２８】
上記に説明した撮像素子の製造方法によれば、電荷転送電極Ｐ１，Ｐ２を形成するための電極層Ｐ０を形成し、この電極層Ｐ０上にエッチング停止層として機能する酸化シリコン層３を形成した後、酸化シリコン層３の上に、電荷転送電極Ｐ１，Ｐ２のパターンと少なくとも一部が同じであるパターン（上記実施形態ではＰ２のパターン）を有し、且つ、同じ導電性材料で構成されたパターニング層（上記実施形態では第２パターニング層Ｍ２）を形成する。その後、電極層Ｐ０及びパターニング層をエッチングする。電極層Ｐ０とパターニング層とは同じ材料で構成されているため、エッチング時には同じ条件下で同じ量だけエッチング除去される。パターニング層の下方の電極層Ｐ０は、酸化シリコン層３によって除去されず残るため、上方にパターニング層が形成されていない領域の電極層Ｐ０のみエッチング除去される。すると、パターニング層のパターンと同じパターンで残存した電極層Ｐ０が、目的とするパターンを有する電荷転送電極Ｐ１，Ｐ２となる。ここで、電荷転送電極Ｐ２と同じパターニング層を形成した状態で、該パターニング層をマスクとして半導体基板１にイオン注入すると、電極層Ｐ０及びパターニング層をエッチングすることで、イオンが注入された領域の位置に合わせてセルフアラインで電荷転送電極Ｐ２を形成することができる。こうすれば、単層電極構造を有しない撮像素子の製造時に、多層電極構造と同様に、セルフアラインプロセスによるイオン注入を行うことができ、歩留まりの低下を防止することができる。特に、上記実施形態のような固体撮像素子の水平電荷転送電極のように、転送電極の位置を高い精度で形成する必要がある部位を、電極構造にかかわらずセルフアラインプロセスによって、歩留まりを低下させることなく高い精度で形成することができる。
【図面の簡単な説明】
【００２９】
【図１】撮像素子の概略構成を示す図である。
【図２】図１に示す撮像素子の部位を示す拡大図である。
【図３】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【図４】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【図５】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【図６】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【図７】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【図８】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【図９】撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。
【符号の説明】
【００３０】
１    半導体基板
２    ゲート絶縁膜
３    酸化シリコン層（エッチング停止層）
１０    撮像素子
Ｍ１    第１パターニング層（パターニング層）
Ｍ２    第２パターニング層（パターニング層）
Ｐ０    電極層
Ｐ１    第１電極（電荷転送電極）
Ｐ２    第２電極（電荷転送電極）
【図１】
2009088262.tif 000003
【図２】
2009088262.tif 000004
【図３】
2009088262.tif 000005
【図４】
2009088262.tif 000006
【図５】
2009088262.tif 000007
【図６】
2009088262.tif 000008
【図７】
2009088262.tif 000009
【図８】
2009088262.tif 000010
【図９】
2009088262.tif 000011