(57)【要約】【課題】半田ボールと半導体チップの回路ブロックとの間に生じる寄生容量の変動に起因する、回路ブロックの特性の悪化を抑制する。【解決手段】半導体チップの複数の電極パッド４を外部と電気的に接続するための再配線層２を備えるチップサイズパッケージにおいて、前記再配線層２内に、一端が外部接続用の複数の半田ボールの各々と接続され、他端がスルーホールを介して前記複数の電極パッドの各々と接続される外部配線層１０と、前記外部配線層と前記半導体チップの回路ブロック形成面との間に配置される内部配線層７と、を少なくとも備え、前記内部配線層７は、前記複数の半田ボールの各々に対向する位置に、半田ボールの投影面積と同等以上の面積を持つ複数の電極端子７ａを備え、前記複数の電極端子７ａは、前記半導体チップの前記複数の電極パッドのうちグランド電位の電極パッドに接続されている。【選択図】図１
2009194022.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの複数の電極パッドを外部と電気的に接続するための再配線層を備えるチップサイズパッケージにおいて、
前記再配線層内に、一端が外部接続用の複数の半田ボールの各々と接続され、他端がスルーホールを介して前記複数の電極パッドの各々と接続される外部配線層と、前記外部配線層と前記半導体チップの回路ブロック形成面との間に配置される内部配線層と、を少なくとも備え、
前記内部配線層は、前記複数の半田ボールの各々に対向する位置に、半田ボールの投影面積と同等以上の面積を持つ複数の電極端子を備え、前記複数の電極端子は、前記半導体チップの前記複数の電極パッドのうちグランド電位の電極パッドに接続されていることを特徴とするチップサイズパッケージ。
【請求項２】
請求項１記載のチップサイズパッケージにおいて、
前記半導体チップの回路ブロック形成面と前記内部配線層との間に、第１の絶縁層を備え、
前記内部配線層と前記外部配線層との間に、第２の絶縁層を備えることを特徴とするチップサイズパッケージ。
【請求項３】
請求項１又は２に記載のチップサイズパッケージにおいて、
前記内部配線層の前記複数の電極端子は、網の目状に形成された配線によって、互いに接続されていることを特徴とするチップサイズパッケージ。
【請求項４】
請求項１又は２に記載のチップサイズパッケージにおいて、
前記内部配線層の前記複数の電極端子の外周に、前記グランド電位の電極パッドに接続されるリング状の配線が形成され、各々の電極端子が、前記リング状の配線に接続されていることを特徴とするチップサイズパッケージ。
【請求項５】
請求項１乃至４のいずれか一に記載のチップサイズパッケージに、前記半導体チップが実装されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＳＰ（チップサイズパッケージ）及び半導体装置に関し、特に、ＷＬＣＳＰ（ウエハレベルチップサイズパッケージ）及びＷＬＣＳＰにチップが実装された半導体装置に関する。
【背景技術】
【０００２】
ＷＬＣＳＰはサイズがチップと同じで、実装面積が最小のパッケージとして携帯電話等の電子機器に広く使用されるようになってきた。従来は簡単なロジック回路や数個のレギュレータを内臓したピン数も数十ピンの小規模のＬＳＩに使用されていたが、最近は多くのレギュレータ、ＤＣＤＣコンバータ、ＣＯＤＥＣ等の大規模ロジック回路等を搭載し、ピン数も数百ピンにもなるＬＳＩにも使用されるようになってきた。図２は、ＷＬＣＳＰを半田ボール取り付け面から見た平面図であり、図５は、従来のＷＬＣＳＰの構造を示す断面図である。
【０００３】
図５に示すように、従来のＷＬＣＳＰは、半導体チップ１の回路ブロック３が形成される下面に、数μｍ厚の層間膜６ａを介して、外部接続のための再配線層２ａが形成されている。再配線層２ａ内には複数の外部配線層１０があり、各々の外部配線層１０の片方は半導体チップ１の各々の電極パッド４に接続され、残る一方の先にはポスト１１を介して外部接続用の半田ボール１３が形成されている。このようなチップサイズパッケージに関しては、例えば、下記特許文献１乃至５に記載されている。
【０００４】
【特許文献１】特開２００２−３１３９３０号公報
【特許文献２】特開２００３−２４３５７０号公報
【特許文献３】特開２００４−３１７９０号公報
【特許文献４】特開２００４−６４０１６号公報
【特許文献５】特開２００５−１８３８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、ＷＬＣＳＰは、外部接続用端子である半田ボール１３が半導体チップ１下面全体にグリッドアレイ状に配置されている。また、半田ボール１３は、半導体チップ１下面に形成される再配線層２ａ上に形成されている。この再配線層２ａは、ウエハ製造工程の延長上で形成されるため、厚さは多くても数μｍ程度となる。そのため、半田ボール１３と回路ブロック３との間に大きな寄生容量（図のＣｘ）が形成される。
【０００６】
この寄生容量の問題に対して、回路ブロック３の半導体チップ１内の位置を調整して、半田ボール１３が回路ブロック３上に配置されないようにすることはできるが、全ての回路ブロック３の位置を調整することは難しい。このため、寄生容量を予め見込んで設計を調整しているのが現状である。
【０００７】
しかしながら、半田ボール１３は信号が入出力されるため、その電位が固定でなく変化する。そして、半田ボール１３の電位が変化すると寄生容量も変化する。従って、寄生容量を見込んで設計しても、寄生容量値の変動により、回路ブロック３の特性が影響を受け、特性が悪化することが避けられない。特に、寄生容量の影響を受けやすい、抵抗アレイ、容量アレイ等の回路ブロック３は、寄生容量の変化でバランスが崩れ、特性が悪化し、最悪の場合は誤動作等が発生することがある。
【０００８】
上記寄生容量の影響を少なくするには、半田ボール１３と回路ブロック３と間の距離を離せばよいが、ウエハ製造工程で両者の間にある再配線層の厚さを厚くするのは不可能である。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、半田ボールと半導体チップの回路ブロックとの間に生じる寄生容量の変動に起因する、回路ブロックの特性の悪化を抑制することができるチップサイズパッケージ及びチップサイズパッケージにチップが実装された半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、半導体チップの複数の電極パッドを外部と電気的に接続するための再配線層を備えるチップサイズパッケージにおいて、前記再配線層内に、一端が外部接続用の複数の半田ボールの各々と接続され、他端がスルーホールを介して前記複数の電極パッドの各々と接続される外部配線層と、前記外部配線層と前記半導体チップの回路ブロック形成面との間に配置される内部配線層と、を少なくとも備え、前記内部配線層は、前記複数の半田ボールの各々に対向する位置に、半田ボールの投影面積と同等以上の面積を持つ複数の電極端子を備え、前記複数の電極端子は、前記半導体チップの前記複数の電極パッドのうちグランド電位の電極パッドに接続されているものである。
【発明の効果】
【００１１】
本発明のチップサイズパッケージ及び半導体装置によれば、半田ボールと半導体チップの回路ブロックとの間に生じる寄生容量の変動に起因する、回路ブロックの特性の悪化を抑制することができる。
【００１２】
その理由は、半導体チップの回路ブロック下面に配置される再配線層内に、半田ボールに接続される外部接続用配線とは別の内部配線層を、回路ブロックと外部接続用配線との間に設け、内部配線層に半田ボールの投影面積と同等以上の面積を持つ電極端子を形成し、この電極端子を半導体チップのグランド電位の電極パッドに接続することにより、半田ボールと回路ブロックとの間に生じる寄生容量を従来と同程度に維持したまま、寄生容量の変動に対する影響を防止することができるからである。
【発明を実施するための最良の形態】
【００１３】
背景技術で示したように、ＷＬＣＳＰでは、半田ボールと回路ブロックの間に大きな寄生容量が形成される。また、半田ボールは信号が入出力されるため、半田ボールの電位の変化に伴って寄生容量も変動する。そして、この寄生容量の変動により、回路ブロックの特性が悪化するという問題が生じる。
【００１４】
この寄生容量の問題に関して、特許文献１（特開２００２−３１３９３０号公報）には、チップのパッシベーション膜上にスリットのあるシールド層を形成し、このシールド層で、半田ボールの下だけでなく、金属配線の下も含めた全面を覆う構成が開示されている。このシールド層により、半田ボールの信号電圧の変動によるチップ内の回路への影響を緩和することができるが、上記シールド層は半田ボールの下だけでなく全面に敷かれているため、従来よりも大きな寄生容量が形成されてしまい、チップ内の回路に影響を与えてしまうという問題が生じる。
【００１５】
また、特許文献２（特開２００３−２４３５７０号公報）には、実施例４〜６で、配線（スパイラルインダクタ）とチップ内の回路との間にシールド層を形成する構成が開示されている。このシールド層により、配線の信号電圧の変動によるチップ内の回路への影響を緩和することができるが、上記シールド層はチップ全体を覆っているため、上記と同様に、従来よりも大きな寄生容量が形成されてしまい、チップ内の回路に影響を与えてしまうという問題が生じる。
【００１６】
また、特許文献３（特開２００４−３１７９０号公報）及び特許文献４（特開２００４−６４０１６号公報）には、チップ内の全回路ブロック、または一部回路ブロックをシールド層で覆う構成が開示されている。このシールド層で覆われている回路ブロックについては、半田ボールの信号電圧の変動による影響を緩和することができるが、シールド層で覆われていない回路ブロックは、半田ボールの信号電圧の変化の影響を受けてしまう。また、上記と同様に、このシールド層により、従来よりも大きな寄生容量が形成されてしまい、チップ内の回路に影響を与えてしまうという問題が生じる。
【００１７】
また、特許文献５（特開２００５−１８３８７０号公報）には、シールド層を半田ボールの径と同程度の大きさの矩形円形とする構成が開示されている。このシールド層により、半田ボールの信号電圧変動によるチップ内の回路への影響を緩和することができるが、上記シールド層は多層配線層上の電極パッドと同時、または多層配線層内に形成されるため、シールド層が回路に近接し、その結果、非常に大きな寄生容量が形成されてしまい、チップ内の回路に影響を与えてしまうという問題が生じる。
【００１８】
そこで、本発明では、半導体チップの外部接続用の再配線層内（半導体チップの回路ブロックと外部配線層との間）に、外部配線層とは別に内部配線層を設け、この内部配線層に、外部接続用の半田ボールの投影面積と同等以上の面積を持つ電極端子を形成すると共に、この電極端子をグランド電位のチップ内の電極パッドに接続する。これにより、外部配線層（半田ボール)とチップ内の回路ブロックとの間に生じる寄生容量の値を従来と同程度に保ったまま、外部接続端子（半田ボール)に入出力される信号電圧による寄生容量の変動が回路特性に及ぼす影響を防止することが可能となる。
【実施例１】
【００１９】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の第１の実施例に係るチップサイズパッケージ及び半導体装置について、図１乃至図３を参照して説明する。図１は、本発明の第１の実施例に係る半導体装置の構造を示す断面図であり、図２は、図１の半導体装置を半田ボール取り付け面から見た平面図である。また、図３は、本実施例のＷＬＣＳＰの再配線層内に形成される内部配線層の構造を示す平面図である。
【００２０】
図１乃至図３に示すように、本実施例の半導体装置は、半導体チップ１と半導体チップ１と同等のサイズのＷＬＣＳＰとで構成される。半導体チップ１内の複数の回路ブロック３が形成されている下面に、半導体チップ１の複数の電極パッド４と外部の半田ボール１３とを接続するための再配線層２が形成されている。この再配線層２には、内部配線層７、外部配線層１０、及びポスト１１が設けられている。
【００２１】
また、半導体チップ１と内部配線層２との間には、第１の層間膜６が形成され、内部配線層７と外部配線層１０との間には、第２の層間膜９が形成され、さらに外部配線層１０と半田ボール１３が取りつけられる面との間には、樹脂層１２（一般的にはエポキシ樹脂が使用される。）が形成されている。
【００２２】
上記内部配線層７には、半田ボール１３の投影面積と同等以上（好ましくは同等）の面積を持つ複数の電極端子７ａが設けられ、これらが網の目状に形成した配線により互いに接続されている。この複数の電極端子７ａは、複数の半田ボール１３の各々に対向する位置に形成されている。また、内部配線層７は、半導体チップ１の複数の電極パッド４のうち、グランド電位となる電極パッド４ａに第１のスルーホール５を介して接続されている。
【００２３】
外部配線層１０には、外部接続用の複数の配線が設けられ、複数の配線の一方の端には、外部接続用の半田ボール１３が取り付けられるポスト１１が設けられている。複数の配線の各々の他端は、第１の層間膜６に設けられた第１のスルーホール５、及び第２の層間膜９に設けられた第２のスルーホール８を介して、半導体チップ１の複数の電極パッド４の各々に接続されている。
【００２４】
上記構造では、半田ボール１３の電位が信号により変化すると、半田ボール１３と内部配線層７との間の寄生容量Ｃｘは変化するが、内部配線層７がグランド電位に固定されているため、内部配線層７と半導体チップ１の回路ブロック３との間の寄生容量Ｃｓは変化することはないため、信号による電位変化で回路ブロック３の特性が悪化することを防ぐことができる。また、内部配線層７の電極端子７ａは、全面を覆う構造ではないため、内部配線層７と半導体チップ１の回路ブロック３との間の寄生容量Ｃｓは従来と同等であり、従来のようにシールド層によって寄生容量が大きくなることはない。
【００２５】
次に、半導体チップ１の回路ブロック３が形成されている面に、本実施例の再配線層２を形成する方法を述べる。
【００２６】
まず、回路ブロック３が形成されている面に絶縁材の第１の層間膜６を形成し、第１の層間膜６の周辺領域に半導体チップ１の外部接続用の複数の電極パッド４と接続するための複数の第１のスルーホール５を形成する。
【００２７】
次に、内部配線層７用の導電膜（一般的には銅膜を使用）を形成し、エッチングにより必要な配線パターンを形成する。内部配線層７は、その一部が第１のスルーホール５を介して、半導体チップ１のグランド電位の電極パッド４ａに接続される。
【００２８】
その後、先ほどと同様に絶縁材の第２の層間膜９を形成し、第２の層間膜９の周辺領域に第２のスルーホール８を形成した後、外部配線層１０用の導電膜（ここでは銅膜）をスパッタにて形成し、エッチングにより複数の外部配線パターンを形成する。
【００２９】
複数の外部配線パターンの各々の一端は、第１のスルーホール５及び第２のスルーホール８を介して半導体チップ１の複数の電極パッド４の各々に接続され、他端には、外部接続用の半田ボール１３を取り付けるためのポスト１１を銅メッキにて形成する。ポスト１１は、Ｎｉ、Ａｕ等でバリアメタル処理後、エポキシ樹脂などからなる樹脂層１２を形成する。そして、ポスト１１に半田ボール１３を取り付けることにより、本実施例の半導体装置が完成する。
【００３０】
このように、半導体チップ１下面の再配線層２の内部に内部配線層７を設け、この内部配線層２に、半田ボール１３の投影面積と同等以上の面積を持つ複数の電極端子７ａを形成し、複数の電極端子７ａを互いに接続すると共に半導体チップ１のグランド電位パットに接続することにより、半田ボール１３と回路ブロック３との間の寄生容量を従来と同程度に保ったまま、寄生容量の変動に起因する回路ブロック３の特性の悪化を抑制することができる。
【実施例２】
【００３１】
次に、本発明の第２の実施例に係るチップサイズパッケージ及び半導体装置について、図４を参照して説明する。図４は、本実施例のＷＬＣＳＰの再配線層内に形成される内部配線層の構造を示す平面図である。
【００３２】
前記した第１の実施例では、内部配線層７の複数の電極端子７ａを網の目状に形成した配線で互いに接続する構成としたが、複数の電極端子７ａはグランド電位の電極パッド４ａに接続されていればよく、その接続構造は変更可能である。
【００３３】
そこで、本実施例では、図４に示すように、複数の電極端子７ａの周囲に、グランド電位の電極パッド４ａに接続されるリング状の配線を形成し、各々の電極端子７ａをこのリング状の配線に接続する構造としている。
【００３４】
この構造の場合、製造工程は第１の実施例と同様であるが、配線数を少なくすることができるため、この配線と半導体チップ１の回路ブロック３との寄生容量を、第１の実施例よりも小さくすることができ、これにより、回路ブロック３の特性の悪化を更に抑制することができる。
【００３５】
なお、本発明はＷＬＣＳＰの構造に特徴を有するものであり、再配線層２を構成する各部の材料や製造方法、膜厚、内部配線層７以外の形状等は特に限定されない。例えば、第１の層間膜６、第２の層間膜９、樹脂層１２は任意の絶縁部材を用いて形成することができ、内部配線層７、外部配線層１０、ポスト１１は任意の導電性材料を用いて形成することができる。また、ＷＬＣＳＰに実装する半導体チップ１の種類や構造、半導体チップ１内に配置される回路ブロック３の種類や機能も任意である。更に、外部配線層１０と外部機器とは半田ボール１３以外の導電体で接続してもよい。
【００３６】
また、上記各実施例では、ウエハレベルチップサイズパッケージについて記載したが、本発明は上記実施例に限定されるものではなく、任意のチップサイズパッケージに対して同様に適用することができる。
【産業上の利用可能性】
【００３７】
本発明は、チップサイズパッケージ、及び、特に、チップサイズパッケージにチップが実装された半導体装置に利用可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施例に係る半導体装置の構造を示す断面図である。
【図２】本発明の第１の実施例に係るＷＬＣＳＰを半田ボール面から見た平面図である。
【図３】本発明の第１の実施例に係るＷＬＣＳＰの再配線層内に形成される内部配線層の構造を示す平面図である。
【図４】本発明の第２の実施例に係るＷＬＣＳＰの再配線層内に形成される内部配線層の構造を示す平面図である。
【図５】従来のＷＬＣＳＰの構造を示す断面図である。
【符号の説明】
【００３９】
１  半導体チップ
２  再配線層
２ａ  再配線層
３  回路ブロック
４  電極パッド
４ａ  電極パッド（グランド電位）
５  第１のスルーホール
５ａ  スルーホール
６  第１の層間膜
６ａ  層間膜
７  内部配線層
７ａ  電極端子
８  第２のスルーホール
９  第２の層間膜
１０  外部配線層
１１  ポスト
１２  樹脂層
１３  半田ボール
【図１】
2009194022.tif 000003
【図２】
2009194022.tif 000004
【図３】
2009194022.tif 000005
【図４】
2009194022.tif 000006
【図５】
2009194022.tif 000007