(57)【要約】【課題】マッチ検出後のテストパターン転送において、マッチ検出までの本来のテストパターンを正常に発生させながら、マッチ検出後のテストパターンの転送も同時に行うことにより、テスト時間の短縮を実現するＬＳＩテストシステムを提供する。【解決手段】タイミング発生器１００からの動作信号１２に同期してパターン発生器２００からパターンデータ２１を発生してパイプラインにより転送し、波形整形器３００から試験波形３１を発生して試験対象デバイス５００に供給し、応答信号５１が所定の値になったことを論理値判定器４００によって検出後に、パターン発生器２００から条件成立後のパターンデータ２１を発生して転送するＬＳＩテストシステムであって、ユーザが設定したテスト周期クロックとは別の内部動作クロックを用いて、前記条件成立後のパターンデータ２１の前記パイプラインによる転送を高速に行うパイプライン制御回路を有する。【選択図】図１
2009041990.tif 000002
【特許請求の範囲】
【請求項１】
タイミング発生器、パターン発生器、波形整形器、論理値判定器から構成され、前記タイミング発生器からの信号に同期して前記パターン発生器からテストパターンを発生してパイプラインにより転送し、前記テストパターンに基づいて前記波形整形器から試験波形を発生して被試験対象ＬＳＩに供給し、前記被試験対象ＬＳＩからの応答信号が所定の値になったことを前記論理値判定器によって検出後に、前記パターン発生器から条件成立後のテストパターンを発生して前記パイプラインにより転送するＬＳＩテストシステムであって、
該ＬＳＩテストシステムのユーザが設定したテスト周期クロックとは別の内部動作クロックを用いて、前記条件成立後のテストパターンの前記パイプラインによる転送を高速に行うパイプライン制御回路を有することを特徴とするＬＳＩテストシステム。
【請求項２】
請求項１記載のＬＳＩテストシステムにおいて、
前記パイプライン制御回路では、前記条件成立後のテストパターンの前記パイプラインによる転送を、前記条件成立前までのテストパターンを正常に発生させながら同時に行うよう制御することを特徴とするＬＳＩテストシステム。
【請求項３】
請求項１または２記載のＬＳＩテストシステムにおいて、
前記パイプライン制御回路では、前記条件成立後のテストパターンの前記パイプラインによる転送が、該ＬＳＩテストシステムのユーザが設定したテスト周期内に完了しなかった場合は、前記テストパターンのパイプラインによる転送が完了するまで、前記被試験対象ＬＳＩに対するテストの実行を中断するよう制御することを特徴とするＬＳＩテストシステム。
【請求項４】
タイミング発生器、パターン発生器、波形整形器、論理値判定器から構成され、前記タイミング発生器からの信号に同期して前記パターン発生器からテストパターンを発生してパイプラインにより転送し、前記テストパターンに基づいて前記波形整形器から試験波形を発生して被試験対象ＬＳＩに供給し、前記被試験対象ＬＳＩからの応答信号が所定の値になったことを前記論理値判定器によって検出後に、前記パターン発生器から条件成立後のテストパターンを発生して前記パイプラインにより転送するＬＳＩテストシステムであって、
前記条件成立後のテストパターンを前記パイプラインにより転送する間のダミーサイクルを発生するための専用命令を有することを特徴とするＬＳＩテストシステム。
【請求項５】
請求項４記載のＬＳＩテストシステムにおいて、
前記専用命令は、該ＬＳＩテストシステムのユーザには公開せず、該ＬＳＩテストシステムによるテストプログラムのコンパイル時に、前記専用命令を自動で挿入することを特徴とするＬＳＩテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩテスティング技術に関し、特に、マッチ試験時におけるテスト時間の短縮と、マッチ試験のテストプログラム作成工数の低減を実現するＬＳＩテストシステムに適用して有効な技術に関するものである。
【背景技術】
【０００２】
マイコンに搭載されることが一般的となっているフラッシュメモリやＰＬＬ機能のテストにおいては、試験対象デバイスの応答信号の判定結果によりテストプログラムの分岐を行うマッチ処理が必須である。
【０００３】
図６は、従来のＬＳＩテストシステムの構成例を示した図である。ＬＳＩテストシステムは、タイミング発生器１００、パターン発生器２００、波形整形器３００、論理値判定器４００を有する構成となっている。タイミング発生器１００では、波形整形器３００から出力する試験波形の発生と論理値判定器４００で応答信号の良否の判定を行う為のエッジクロックを発生する。また、パターン発生器２００では試験波形の波形モードおよび期待値であるパターンデータを発生する。
【０００４】
タイミング発生器１００からは、ＬＳＩテストシステム全体の動作クロックを発生するが、ここではＬＳＩテストシステムのテスト周期クロックとする。また、パターン発生器２００からは、タイミング発生器１００に対して、テスト実行時のテスト周期やエッジクロック設定時間を指定するタイミングデータを発生する。
【０００５】
ここで、ＬＳＩテストシステムにおける試験波形や期待値比較を行う為のデータ演算回路は、一般的にはパイプライン設計を行う。図７に、従来のＬＳＩテストシステムにおけるパターン発生器２００のパイプライン構成例を示す。図７において、パイプラインはプログラムカウンタ２１０、メモリ２３０、ランダムロジック２４０と、それら機能ブロック間のパイプラインＰＬ１〜ＰＬｎ（２２０）を有する構成となっている。
【０００６】
プログラムカウンタ２１０は、テストパターンを発生する為のシーケンス制御を行うブロックである。メモリ２３０からは、プロクラムカウンタ２１０から発生されるアドレスデータで読み出されたパターンデータを出力する。ランダムロジック２４０は、試験波形を発生する為の波形デコードを行う回路などである。また、プログラムカウンタ２１０、及びパイプライン２２０は、タイミング発生器１００からの動作クロック（テスト周期信号）に同期して、データ演算や処理を行ってデータを転送する。
【０００７】
次に図８を用いて、従来のＬＳＩテストシステムにおけるテストを実行するためのテストプログラムについて説明する。図８において、（ａ）は、デバイス設計者やＬＳＩテストシステムのユーザが最初に作成するテストプログラムであり、（ｂ）は、実際にＬＳＩテストシステムで実行する際のテストプログラムを示している。また、それぞれのテストプログラムを実行した場合の動作チャートの例も示している。
【０００８】
図８の（ａ）のユーザ作成テストプログラムは、テストパターン発生用のインストラクションであり、Ｌ１、Ｌ２、Ｌ３は行番号を示し、ＮＯＰ（ノンオペレーション）命令、ＭＡＣ（マッチ処理）命令を実行することを示す。（ａ）の例におけるプログラム実行は、Ｌ１のＮＯＰ命令を実行後、Ｌ２のＭＡＣ命令を実行することを示している。
【０００９】
ここで、Ｌ２のＭＡＣ命令での分岐処理は、試験対象デバイス５００からの応答信号が期待する値になっていない場合は、未検出側（Ｌ１）に分岐し、試験対象デバイス５００からの応答信号が期待する値になっていた場合は、検出側（Ｌ３）に分岐して次の命令を実行するものである。図８の（ａ）の動作チャート例では、最初のテスト周期２サイクルがマッチ未検出であり、次の２サイクルでマッチが検出され、次のサイクルで検出後の命令であるＬ３を実行した場合を示している。通常、ＬＳＩテストシステムのユーザはこのような動作を期待してテストプログラムを記述する。
【００１０】
しかしながら、ＬＳＩテストシステムでは前述のパイプライン処理が行われており、通常は、図７で説明したパイプライン上にＬ１、Ｌ２の命令に対応したテストパターン発生用のデータが埋められており、マッチ検出後にＬ３の命令を実行する為には、パイプラインｎ段分の動作クロック（テスト周期信号）の発生が必要である。この為、従来技術ではダミーサイクルを挿入することで対応しており、図８の（ｂ）で示す様に、ダミーサイクルの為のＲＥＰ（リピート）命令をパイプラインｎ段分挿入することにより、マッチ検出後のテストパターンの転送を行う。
【００１１】
なお、上述した従来技術に関する発明としては、例えば特許第３４８１６８９号公報（特許文献１）、特許第３４１４８４１号公報（特許文献２）などの半導体試験装置が開示されている。
【特許文献１】特許第３４８１６８９号公報
【特許文献２】特許第３４１４８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述のように、従来技術では、マッチ検出後のパイプライン段数分のテストパターン転送の為に、本来のテストでは不要なテスト周期としてダミーサイクルが必要となる。このダミーサイクルの発生時間は、テスト時間を短縮する為には最小時間とすることが望ましいが、パイプラインをテスト周期信号に同期して動作させる為に、従来技術では新たな命令（インストラクション）を挿入することにより、パイプライン段数分のテストサイクル数だけ、ＭＡＣ命令未検出時のテストパターンをダミーで実施する等を行って対応している。
【００１３】
また、ダミーサイクル数は、使用するＬＳＩテストシステムによって異なる為、ＬＳＩテストシステムのユーザは、使用するＬＳＩテストシステムに対応した数のダミーサイクル挿入を考慮したテストプログラムの作成が必要であった。このダミーサイクルの数や挿入方法は、使用するＬＳＩテストシステム毎に異なる為、ダミーサイクル挿入の為のテストプログラム作成・変更工数や、ダミーサイクルの実行によるテスト時間の長時間化が問題となっている。
【００１４】
そこで本発明の目的は、マッチ検出後のテストパターン転送において、マッチ検出前までの本来のテストパターンを正常に発生させながら、マッチ検出後のテストパターンの転送も同時に行うことにより、テスト時間の短縮を実現するＬＳＩテストシステムを提供することにある。
【００１５】
また、テストプログラム作成時のＬＳＩテストシステム固有のパイプライン段数に起因するダミーサイクルの挿入や、既存ＬＳＩテストシステムからのテストプログラム載せ替え時のパイプライン段数が異なる為の新たなダミーサイクルの挿入といった作業をなくし、テストプログラムの作成・変換工数を削減するＬＳＩテストシステムを提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明の代表的な実施の形態によるＬＳＩテストシステムは、タイミング発生器、パターン発生器、波形整形器、論理値判定器から構成され、前記タイミング発生器からの信号に同期して前記パターン発生器からテストパターンを発生してパイプラインにより転送し、前記テストパターンに基づいて前記波形整形器から試験波形を発生して被試験対象ＬＳＩに供給し、前記被試験対象ＬＳＩからの応答信号が所定の値になったことを前記論理値判定器によって検出後に、前記パターン発生器から条件成立後のテストパターンを発生して前記パイプラインにより転送するものであって、該ＬＳＩテストシステムのユーザが設定したテスト周期クロックとは別の内部動作クロックを用いて、前記条件成立後のテストパターンの前記パイプラインによる転送を高速に行うパイプライン制御回路を有すること、または、前記条件成立後のテストパターンを前記パイプラインにより転送する間のダミーサイクルを発生するための専用命令を有することを特徴とするものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
本発明の代表的な実施の形態によれば、テストプログラムの実行の際にパイプライン処理を行うＬＳＩテストシステムにおいて、不要なダミーサイクルの時間を生じないので、テスト時間を短縮することが可能となる。
【００２１】
また、本発明の代表的な実施の形態によれば、マッチ検出後のテストパターン転送の専用命令を設けることで、ＬＳＩテストシステムのユーザはＬＳＩテストシステム固有のダミーサイクルを意識しなくて済み、テストプログラム変換や新規テストプログラム作成の作業工数を低減することが可能となる。  
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
＜実施の形態１＞
本発明の実施の形態１であるＬＳＩテストシステムは、マッチ検出後のテストパターンの転送を、ＬＳＩテストシステムのユーザが設定したテスト周期クロックとは別の内部動作クロックを用いて高速に行い、更に、ＬＳＩテストシステムのユーザが設定したテスト周期内に転送が完了しなかった場合は、転送が完了するまでテストを停止させるものである。
【００２４】
図１により、本発明の実施の形態１であるＬＳＩテストシステムの一例を説明する。図１は、ＬＳＩテストシステムの構成例を示しており、タイミング発生器１００、パターン発生器２００、波形整形器３００、論理値判定器４００を有する構成となっている。
【００２５】
タイミング発生器１００は、パターン発生器２００からのタイミングデータ２２を基に、波形整形器３００から出力する試験波形３１の発生と論理値判定器４００で応答信号５１の良否の判定を行う為のエッジクロック１１を発生する。また、パターン発生器２００は、タイミング発生器１００からの動作信号１２によりパターンデータ２１を発生する。また、パターン発生器２００からは、マッチ試験に関連する信号として、パイプライン上に転送されているパターンデータ２１がマッチ命令サイクルのデータであることを示すマッチ命令サイクル信号２４と、マッチ検出後のテストパターンの先頭データを示す先頭サイクル信号２３をタイミング発生器１００に対して発生する。
【００２６】
また、論理値判定器４００からのマッチ検出信号４１は、図６に示した従来技術のＬＳＩテストシステムの構成では、パターン発生器２００だけに接続していたが、本実施の形態ではタイミング発生器１００にも接続する。詳細な動作については後述するが、マッチ検出後は、本来のテスト周期信号を発生しながら、同時にマッチ検出後のテストパターンのパイプライン転送も同時に行うために、タイミング発生器１００から発生する動作信号１２を制御する為のトリガ信号とする為である。
【００２７】
次に、図２を用いて、マッチ検出時の動作について説明する。図２において、（ａ）は、テストプログラムの例を示しており、内容は前述した図８の（ａ）と同じであるため説明は省略する。図２の（ｂ）は、プログラムカウンタ動作信号、テスト周期信号、及びマッチ検出信号の例を示している。
【００２８】
プログラムカウンタ動作信号では、各動作信号で発生されるインストラクション（ＮＯＰ、ＭＡＣ）と、行番号（Ｌ１、Ｌ２、Ｌ３）を示している。また、テスト周期信号でも同様に、パイプラインｎ段後に実行されるインストラクション（ＮＯＰ、ＭＡＣ）と、行番号（Ｌ１、Ｌ２、Ｌ３）を示している。この例では、（１）のサイクルでプログラムカウンタ２１０で発生されたＬ１（ＮＯＰ）命令が、ｎ発の動作信号の発生後にテスト周期信号の（１）のサイクルで実行されている事を示している。
【００２９】
また、（２）のサイクルでは、マッチが成立しマッチ検出信号４１が発生される。このとき、プログラムカウンタ２１０でのＬ２番地の実行時にマッチ検出がされたので、次のサイクルでは、Ｌ３をそのまま実行することになる。この際、マッチ検出後のテストパターンは、パイプラインｎ段分をデータ転送する必要があり、ｎ段分のプログラムカウンタ動作信号（ｎ発）を発生する。さらに、ｎ段分がデータ転送されるまでは、テスト周期信号を発生しない様にする。その後、マッチ検出後のテストパターンがパイプラインの最後段まで到達後にテスト周期信号を発生させて、テストの実行を再開する。
【００３０】
図２の（ｃ）は、図２の（ｂ）とほぼ同じであるが、（２）のサイクルでのマッチ検出が行番号Ｌ１のＮＯＰ命令で検出された場合を示している。この場合、マッチが検出されてもＭＡＣ命令が次のサイクルであり、マッチ検出後のテストパターンを転送するためには、マッチ検出までのテストパターンであるＬ２のＭＡＣ命令を発生させたうえでマッチ検出後のテストパターンであるＬ３の命令を発生させる必要があり、ｎ＋１段分のプログラムカウンタ動作信号（ｎ＋１発）を発生することになる。
【００３１】
この様に、マッチが成立した際に、マッチ検出時のテストプログラムの実行行番号が異なっていても、マッチ検出後のテストパターンを転送するプログラムカウンタ動作信号の発生数を制御可能とする。これにより、マッチ検出のタイミングによらずに、マッチ検出までのテストパターンを正常に発生させながらマッチ検出後のテストパターンの転送が可能となる。
【００３２】
次に、本実施の形態の機能を実現する回路について、図３、図４を用いて説明する。図３は、パターン発生器２００と、タイミング発生器１００内に搭載したパイプライン制御回路１１０を示している。
【００３３】
パターン発生器２００は、図７で示した従来技術のＬＳＩテストシステムにおけるパターン発生器２００と同様の構成であるが、各パイプライン２２１をイネーブル動作フリップフロップとしている。各パイプライン２２１のクロック端子には、常時動作クロックを入力し、フリップフロップへのデータ取り込みが必要な場合に、動作信号１２ａ〜１２ｅによりイネーブル信号を入力するように構成されている。この動作クロックは、ユーザが設定した本来のテスト周期信号のクロックよりも高速なクロックである。
【００３４】
パイプライン制御回路１１０からは、パターン発生器２００のプログラムカウンタ２１０および各パイプラインＰＬ１ａ〜ＰＬ５ａ（２２１）へのイネーブル信号として、動作信号１２ａ〜１２ｅを発生する。なお、本実施の形態では、説明の便宜上、パイプライン２２１の段数を５段として構成しているが、段数はこれに限定されない。
【００３５】
次に、パイプライン制御回路１１０の構成について説明する。図３のパイプラインＰＬ１ｂ〜ＰＬ５ｂ（１７０）、ＰＬ１ｃ〜ＰＬ５ｃ（１８０）、および転送用イネーブル発生回路１３０は、前述のパイプライン２２１と同様なイネーブル動作フリップフロップである。また、フリップフロップ１２０は、セット（Ｓ）、リセット（Ｒ）のフリップフロップであり、このフリップフロップ１２０の出力により、動作信号のマスク処理を行い、動作信号１１１として出力する。ここで、動作信号１１１は、ユーザが設定した本来のテスト周期信号を示す信号である。
【００３６】
パイプライン１７０の各段は、パイプライン制御回路１１０内のＡＮＤ・ＯＲ群１５０からの出力信号により動作する。パイプライン１７０で転送するデータは、マッチ検出後のテストパターンの先頭を示す信号である先頭サイクル信号２３である。また、パイプライン１８０の各段は、動作信号１１１によって動作する。パイプライン１８０で転送するデータは、ＭＡＣ命令サイクルを示す信号であるマッチ命令サイクル信号２４である。
【００３７】
制御回路１４０は、マッチ成立が検出され、次の動作信号１１１が発生された時点で、各パイプライン１８０からの出力信号１８１ａ〜１８１ｅに基づいて、パイプライン１８０の最も後段にあるＭＡＣ命令サイクル（最終ＭＡＣ命令サイクル）を示すマッチ命令サイクル信号２４を検出する。これにより、パイプライン２２１の最も後段にあるＭＡＣ命令の位置を特定する。その後、制御信号１４１ａ〜１４１ｅにより、各パイプライン１８０における他のマッチ命令サイクル信号２４のデータを全て消す制御を行う。なお、パイプラインの後段とは、パイプラインの出口に近い方を指すものとする。
【００３８】
マッチ成立が検出され、パターン発生器２００でマッチ検出信号４１を受信後、プログラムカウンタ２１０でマッチ検出後のテストパターンを発生する。このパターンデータ２１を、動作信号１１１と、転送用イネーブル発生回路から出力される転送イネーブル信号１３１とによってパイプライン２２１で転送する。その際に、パイプライン２２１の最も後段にあるＭＡＣ命令が格納されているパイプライン２２１の１つ手前のパイプライン２２１までマッチ検出後のテストパターンを転送するために、前述したパイプライン１８０における最終ＭＡＣ命令サイクルの位置の特定を行う。
【００３９】
なお、パイプライン２２１上にＭＡＣ命令がない場合は、マッチ検出信号４１が出力されたことをパターン発生器２００およびタイミング発生器１００で一時保持し、プログラムカウンタ２１０でＭＡＣ命令を生成すると同時にマッチ成立を検出した場合の処理を行うようにする。
【００４０】
ＡＮＤ・ＯＲ群１６０は、パイプライン１７０におけるマッチ検出後のテストパターンの先頭を示す先頭サイクル信号２３の位置と、パイプライン１８０における最終ＭＡＣ命令サイクルを示すマッチ命令サイクル信号２４の位置とから、パイプライン２２１の最も後段にあるＭＡＣ命令が格納されている位置の１つ手前のパイプライン２２１まで、マッチ検出後のテストパターンが到達しているか否かを検出する回路である。
【００４１】
例えば、パイプライン１８０のＰＬ５ｃに最終ＭＡＣ命令サイクルが存在し、パイプライン１７０のＰＬ４ｂに先頭サイクル信号２３が到達した場合は、ＡＮＤ・ＯＲ群１６０において“ｈｉｇｈ”レベルが検出され、転送終了信号１６１が出力される。ここで、最終ＭＡＣ命令サイクルがパイプライン１８０のＰＬ５ｃに存在し、先頭サイクル信号２３がパイプライン１７０のＰＬ４ｂにまだ到達していない場合は、マッチ検出後のテストパターンが、パイプライン２２１の最も後段にあるＭＡＣ命令が格納されている位置の１つ手前のパイプライン２２１まで到達していないので、転送未終了信号１６２を発生する。
【００４２】
これによりフリップフロップ１２０がセットされ、動作信号１１１をマスクして出力することによって、テストパターンの転送を停止（テスト実行中断）する。ただし、転送用イネーブル発生回路１３０から転送イネーブル信号１３１が発生されるので、マッチ検出後のテストパターンの転送は実行される。その後、パイプライン１７０のＰＬ４ｂに先頭サイクル信号２３が到達した時点で、ＡＮＤ・ＯＲ群１６０から転送終了信号１６１が発生され、動作信号１１１のマスクを解除する。これと同時に、転送イネーブル信号１３１も停止する。
【００４３】
ＡＮＤ・ＯＲ群１５０は、動作信号１１１および転送イネーブル信号１３１に基づいて、プログラムカウンタ２１０、パイプライン２２１、およびパイプライン１７０に対するイネーブル信号を発生する回路である。
【００４４】
次に図４のタイミングチャートを用いて、図３に示す構成における動作例を説明する。まず動作クロックの（１）のサイクルでの動作信号１１１で、プログラムカウンタ２１０はＮＯＰ命令を発生する。このとき、パイプライン１８０のＰＬ１ｃ、ＰＬ３ｃ、ＰＬ５ｃにＭＡＣ命令サイクルが存在するものとする。
【００４５】
次に（３）のサイクル中にマッチ検出信号４１が検出される。次に（４）のサイクルでの動作信号１１１で、プログラムカウンタ２１０はＭＡＣ命令を実行する。このとき、マッチが成立しているので、前述した様に、パイプライン１８０の中で最も後段にあるＭＡＣ命令サイクルの位置を検出する。図４の例では、最も後段にあるパイプライン１８０のＰＬ４ｃの“ｈｉｇｈ”だけを残し、パイプライン１８０のＰＬ２ｃは“Ｌｏｗ”にする。これと同時に転送イネーブル信号１３１も“ｈｉｇｈ”にされる。
【００４６】
次に（５）のサイクルでは、転送イネーブル信号１３１によりプログラムカウンタ２１０は動作し、ＮＯＰ命令（マッチ検出後のテストパターン）を発生する。次に（６）のサイクルでは、転送イネーブル信号１３１が発生されているので、パイプライン１８０のＰＬ５ｃに最終ＭＡＣ命令サイクルを示すマッチ命令サイクル信号２４が転送され、同時にマッチ検出後のテストパターンの位置を示す先頭サイクル信号２３もパイプライン１７０のＰＬ１ｂに転送される。
【００４７】
次に（７）のサイクルでは、最終ＭＡＣ命令サイクルがパイプライン１８０の最後段であるＰＬ５ｃに到達しているが、先頭サイクル信号２３はまだパイプライン１７０のＰＬ４ｂに到達していないので、転送未終了信号（Ｂ）１１０ｂが発生される。これにより、フリップフロップ１２０から、動作信号１１１を次のサイクルからマスクするための動作イネーブルマスク信号１２１が出力され、テストの実行が中断される。このとき、先頭サイクル信号２３がパイプライン１７０のＰＬ４ｂに到達するまで、パイプライン２２１のＰＬ５ａにはＭＡＣ命令が留まることになる。
【００４８】
次に（８）、（９）のサイクルでは、動作信号１１１がマスクされているため、転送イネーブル信号１３１により動作する。（９）のサイクルでは、パイプライン１７０のＰＬ４ｂに先頭サイクル信号２３が到達するので、転送終了信号１６１が発生される。これにより、転送用イネーブル発生回路１３０は、転送イネーブル信号１３１を“Ｌｏｗ”にする。
【００４９】
図４の例では、（１０）のサイクルに動作信号１１１が発生されているので、（１１）のサイクルからは、マッチ検出後のテストパターンが実行されることになる。
【００５０】
以上に説明したように、本実施の形態のＬＳＩテストシステムによれば、マッチ検出後に、パイプライン２２１の中で最後段にあるＭＡＣ命令の位置を検出し、その１つ手前の位置のパイプライン２２１までマッチ検出後のテストパターンを転送するための、転送専用信号（転送イネーブル信号１３１）を発生する手段を有することで、ＭＡＣ命令以前のテストパターンも正常に発生させながら、無駄なダミーサイクルを低減でき、また、ＬＳＩテストシステムの持つ最速のデータ転送手段でテストパターンの転送ができるため、テスト時間の短縮が可能となる。
【００５１】
また、パイプラインの最後段のＭＡＣ命令の１つ手前の位置までマッチ検出後のテストパターンを自動的に転送するため、ＬＳＩテストシステムのユーザがＬＳＩテストシステム固有のパイプライン段数を考慮したテストプログラムを作成する必要がなくなり、テストプログラム作成の工数を低減することが可能となる。
【００５２】
＜実施の形態２＞
本発明の実施の形態２であるＬＳＩテストシステムは、テストプログラムにおいて、マッチ検出後に、マッチ検出後のテストパターン転送専用の命令を挿入して、マッチ検出後のテストパターンの転送を高速に行う。本専用命令の実行時には、ＬＳＩテストシステムで設定可能なテストレートではなく、テストパターン転送だけを行う為の最高動作速度でテストパターンを転送する。また、本専用命令は、ＬＳＩテストシステムのユーザがタイミング設定で使用するタイミング設定テーブル（On the Flyの実行等）を使用しない、マッチ検出後のテストパターン転送だけを行う為の専用命令でもある。
【００５３】
図５により、本発明の実施の形態２であるＬＳＩテストシステムの動作の例について説明する。図５において、（ａ）はテストプログラムの例を示しており、実施の形態１の図２の（ａ）に示したテストプログラムの例に対して“Ｌ＃”の行が新たに追加されている。このＬ＃の行のＭＲＰＴ命令は、マッチ検出後のテストパターン転送専用のリピート命令である。
【００５４】
本実施の形態においては、パイプライン段数分のｎ発のテストパターン転送用のクロック発生数をＬＳＩテストシステムのユーザが意識するのではなく、このＭＲＰＴ命令を挿入することで、マッチ検出後のテストパターンの転送を自動で行うものである。ただし、実施の形態１の図２の（ｃ）で説明したように、マッチが検出された時点のプログラムカウンタ２１０のインストラクションがＬ１のＮＯＰであった場合（ＭＡＣ命令でない場合）は、Ｌ１、Ｌ２行の命令を実施し、その後、ＭＲＰＴ命令によるマッチ検出後のテストパターンの転送を行う。転送用の動作クロックの発生は、マッチが検出された時点から行えばよい。
【００５５】
また、本実施の形態では、テストプログラムにＭＲＰＴ命令を挿入する例を示したが、本命令をテストプログラム上は記載せずに、テストプログラムをＬＳＩテストシステム向けにコンパイルする際に自動挿入してもよい。また、本実施の形態のＬＳＩテストシステム以外のＬＳＩテストシステム向けに作成された既存のテストプログラムで、既にダミーサイクル用の命令が挿入されている場合は、本専用命令を使用すれば、ダミーサイクル数やテスト周期を考慮することなく単純に置換するだけで済み、テストプログラムの変換工数も低減できる。
【００５６】
以上に説明したように、本実施の形態のＬＳＩテストシステムによれば、マッチ検出後のテストパターン転送用の専用命令を設けることにより、ＬＳＩテストシステムのユーザは、マッチ試験時の検出後パターンのテスト周期やサイクル数を考慮したテストプログラムの作成をする必要がなくなる。これにより、テストプログラム作成工数や、テストプログラム変換工数を低減でき、さらに、ＬＳＩテストシステムの持つ最も早いパターン転送手段をＬＳＩテストシステムが自動で選択することも可能になるため、不要なテスト時間を低減することも可能になる。
【００５７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５８】
本発明は、マッチ試験時におけるテスト時間の短縮と、マッチ試験のテストプログラム作成工数の低減を実現するＬＳＩテストシステムに利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１におけるＬＳＩテストシステムの構成例を示した図である。
【図２】本発明の実施の形態１におけるマッチ検出時の動作について説明する図である。
【図３】本発明の実施の形態１におけるパターン発生器とタイミング発生器内に搭載したパイプライン制御回路を示した図である。
【図４】本発明の実施の形態１における動作例を説明するタイミングチャートである。
【図５】本発明の実施の形態２におけるＬＳＩテストシステムの動作の例について説明する図である。
【図６】従来のＬＳＩテストシステムの構成例を示した図である。
【図７】従来のＬＳＩテストシステムにおけるパターン発生器のパイプライン構成例を示した図である。
【図８】従来のＬＳＩテストシステムにおけるテストを実行するためのテストプログラムについて説明する図である。
【符号の説明】
【００６０】
１１…エッジクロック、１２…動作信号、２１…パターンデータ、２２…タイミングデータ、２３…先頭サイクル信号、２４…マッチ命令サイクル信号、３１…試験波形、４１…マッチ検出信号、５１…応答信号、１００…タイミング発生器、２００…パターン発生器、３００…波形整形器、４００…論理値判定器、５００…試験対象デバイス、
１２ａ〜１２ｅ…動作信号、１１０…パイプライン制御回路、１１１…動作信号、１２０…フリップフロップ、１２１…動作イネーブルマスク信号、１３０…転送用イネーブル発生回路、１３１…転送イネーブル信号、１４０…制御回路、１４１ａ〜１４１ｅ…制御信号、１５０…ＡＮＤ・ＯＲ群、１６０…ＡＮＤ・ＯＲ群、１６１…転送終了信号、１６２…転送未終了信号、１７０…パイプライン、１８０…パイプライン、１８１ａ〜１８１ｅ…出力信号、２１０…プログラムカウンタ、２２１…パイプライン、２３０…メモリ、２４０…ランダムロジック、
２２０…パイプライン。
【図１】
2009041990.tif 000003
【図２】
2009041990.tif 000004
【図３】
2009041990.tif 000005
【図４】
2009041990.tif 000006
【図５】
2009041990.tif 000007
【図６】
2009041990.tif 000008
【図７】
2009041990.tif 000009
【図８】
2009041990.tif 000010