(57)【要約】【課題】半導体素子と接続される内部接続端子部をパッケージから露出させない。【解決手段】リードフレーム２２の実装面にハーフエッチングを行って受光チップ２４と接続するための内部接続端子部２２aと実装用接続端子部２２bと連結部２２cとを形成する。また、下部金型に凸部を設ける。そして、射出成型時には、上記下部金型の凸部によって内部接続端子部２２aの下面を支持して、リードフレーム２２を平らな状態で保持する。こうして、内部接続端子部２２aと上部金型および下部金型との間、および、実装用接続端子部２２bと下部金型との間に、隙間が形成さないようにして、バリの発生を防止する。さらに、外部に露出している上記内部接続端子部２２aの下面を封止剤２７で封止して内部接続端子封止部３４を形成する。こうして、内部接続端子部２２aの下面が外部に露出して、ショートの原因となるのを防止する。【選択図】図１
2009194057.tif 000002
【特許請求の範囲】
【請求項１】
リードフレームと、
上記リードフレームと一体成型されると共に、凹部を有する中空構造のパッケージと、
上記パッケージの上記凹部に内装された半導体素子と
を備え、
上記リードフレームは、
実装面となる第１の面がエッチングされて薄肉構造を有すると共に、上記第１の面とは反対側の第２の面が上記パッケージの上記凹部内に露出して、上記第２の面が上記半導体素子と電気的に接続された内部接続端子部と、
上記内部接続端子部に対して上記凹部側とは反対側に配置されると共に、上記内部接続端子部を介して上記半導体素子と上記第１の面との電気的導通を得るための実装用接続端子部と、
上記第１の面がエッチングされて薄肉構造を有すると共に、上記内部接続端子部と上記実装用接続端子部とを連結する連結部と
を含み、
上記パッケージは、
上記実装用接続端子部および上記連結部の上記第２の面に載置されると共に、上記凹部の周囲を取り囲むように形成された外周部と、
当該パッケージの底面を構成すると共に、上記連結部の上記第２の面に形成された上記外周部とで上記連結部を埋め込んで、上記リードフレームと当該パッケージとの結合度を高める底面部と、
当該パッケージの底面を構成すると共に、上記内部接続端子部のエッチング面が外部に露出しないように、上記内部接続端子部の上記エッチング面を封止する内部接続端子封止部と
を含んでいる
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記リードフレームは複数本在り、上記複数本の上記リードフレームにおける少なくとも上記内部接続端子部は互いに並列に配置されており、
上記内部接続端子封止部は、少なくとも上記互いに並列に配置された複数の上記内部接続端子部の配列長さと同じ長さを有しており、上記複数の上記内部接続端子部の上記エッチング面の全てを封止可能なように一続きに形成されている
ことを特徴とする半導体装置。
【請求項３】
請求項１あるいは請求項２に記載の半導体装置において、
上記内部接続端子部の上記エッチング面を封止する内部接続端子封止部は、上記パッケージを構成するパッケージ基材の熱膨張係数と略同じ熱膨張係数を有する封止剤によって構成されている
ことを特徴とする半導体装置。
【請求項４】
請求項１から請求項３までの何れか一つに記載の半導体装置において、
上記半導体素子は、入射された光を電気信号に変換する受光素子である
ことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティが形成された上部金型によって上記リードフレームを上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティ内に凸部が形成された上部金型における上記凸部によって上記リードフレームの上記実装用接続端子部における上記第２の面を上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から請求項４までの何れか一つに記載の半導体装置を搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子を中空構造のパッケージに内装した半導体装置およびその製造方法、並びに、上記半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
半導体用パッケージとして特開２００１‐７７２７７号公報(特許文献１)に開示された半導体パッケージがある。この半導体パッケージにおいては、図９に示すように、リードフレームのリード部に、リード露出面(外部電極部)１aおよびアイランド(ダイパッド)１bを残すようにハーフエッチング処理を施す。そして、図１０に示す状態でモールド金型２,３内に固定保持してパッケージ樹脂をキャビティ部分４a〜４eに射出充填し、中空部９を有する断面視略凹状のパッケージ本体５とリードフレームＬＦとを一体成形する。
【０００３】
その後、上記リードフレームＬＦからパッケージ本体５を個片にカットして互いに独立して電気的に絶縁されたインナーリード１を得、パッケージ本体５のアイランド(ダイパッド)１bにダイボンド剤を用いて半導体チップ６を固着する。そして、この半導体チップ６の電極パッド(図示せず)とインナーリード１とをワイヤ７によってボンディングし、シール材８aを介してパッケージ本体５の上端部とシールガラス８とを接合して中空部９を塞ぐことによって、図９に示すような構造の半導体パッケージを得るようにしている。
【０００４】
このように、上記特許文献１に開示された半導体パッケージにおいては、リードフレームＬＦにリード露出面(外部電極部)１aを残すようにハーフエッチング処理を施してインナーリード１を形成することによって、リードフレーム状態での曲げ加工やアウターリードの曲げ加工を不要にしている。
【０００５】
そして、図１０に示すように、上側のモールド金型２および下側のモールド金型３から成る金型には、パッケージの形状に対応するキャビティ部分４a〜４eが形成されており、パッケージを形成する際には、上述したように、上側のモールド金型２および下側のモールド金型３によってリードフレームＬＦを挟み込み、キャビティ部分４a〜４e内に上記パッケージ樹脂を射出することによって、リードフレームＬＦとパッケージ本体５とが一体成型される。
【０００６】
しかしながら、上記特許文献１に開示された従来の半導体パッケージには、以下のような問題がある。
【０００７】
すなわち、図９に示すように、上記インナーリード１におけるワイヤ７がボンディングされる内部接続端子部１cは、上記ハーフエッチング処理によって形成されているため薄肉になっている。そのため、図１０に示すように、モールド金型２およびモールド金型３によってリードフレームＬＦを挟み込んだ際に、内部接続端子部１cを、上側のモールド金型２で押さえることができるが、下側のモールド金型３で受けることができない。
【０００８】
したがって、上記リードフレームＬＦに撓みが発生して内部接続端子部１cと上側のモールド金型２との間に隙間が形成され、射出成型時に、上記キャビティ部分４d内に射出された上記パッケージ樹脂が内部接続端子部１cと上側のモールド金型２との間の隙間に入り込むのを、下側のモールド金型３で押さえることができない。そのため、上記隙間に入り込んだ上記パッケージ樹脂は、内部接続端子部１cの表面にバリを形成することになる。
【０００９】
このように、上記リードフレームＬＦの内部接続端子部１cの表面にバリが発生した場合には、金属のワイヤ７と内部接続端子部１cとの接着強度が弱くなったり、接着できなくなったりするという不具合が生じる。
【００１０】
また、上記したように、上記リードフレームＬＦに撓みが生じた場合には、実装用のリード露出面(外部電極部)１aと下側のモールド金型３との間にも隙間が形成されることになる。そして、この隙間に入り込んだ上記パッケージ樹脂も、内部接続端子部１cの場合と同様に、外部電極部１aの表面にバリを形成することになる。
【００１１】
従来、この外部電極部１aにバリが発生するのを抑制するために、予めテープ材を実装用の外部電極部１aに貼り付けた後に射出成型を行い、射出成型後に上記テープ材を剥がして外部電極部１aを露出させるようにしている。
【００１２】
そこで、上記中空部を有する中空構造の半導体パッケージにおける上記内部接続端子部および上記外部電極部に対するバリの発生を防止することが可能な半導体装置が提案されている。
【００１３】
このような半導体装置として、特許第３８９６９７５号公報(特許文献２)に開示された半導体装置がある。この半導体装置においては、図１１に示すように、リードフレーム１１には、半導体素子１２と電気的に接続するための内部接続端子部１１aと、内部接続端子部１１aを介して半導体素子１２と基板等との電気的導通を得るための実装用接続端子部１１bと、パッケージ１３内に埋め込まれてパッケージ１３との結合性を高める薄肉部１１cとが設けられている。ここで、リードフレーム１１は、所定の厚さのリードフレーム材に対して、薄肉部１１c以外の内部接続端子部１１aおよび実装用接続端子部１１bの部分にレジストを形成してハーフエッチングを行うことによって形成される。
【００１４】
上記構成を有するリードフレーム１１とパッケージ１３とは、モールド樹脂による射出成型工程により一体成型されている。但し、内部接続端子部１１aは、金属ワイヤ１４によって半導体素子１２と接続するために、パッケージ１３の中空部１３aに露出するように形成されている。さらに、内部接続端子部１１aは、パッケージ１３の底面にも露出している。一方、実装用接続端子部１１bは、基板上等への本半導体装置の実装を容易にするため、パッケージ１３の底面に露出している。
【００１５】
上記リードフレーム１１と一体成型されたパッケージ１３の中空部１３aには、半導体素子１２が接着剤によって接着され、半導体素子１２の外部接続パッド(図示せず)と中空部１３aに露出したリードフレーム１１の内部接続端子部１１aとが金属ワイヤ１４によって導通接続されている。また、パッケージ１３の中空部１３a上にガラス板１５がシール材(図示せず)によって接着されて、半導体素子１２がガラス封止されている。
【００１６】
ここで、上記リードフレーム１１の内部接続端子部１１aは、パッケージ１３の中空部１３aとパッケージ１３の底面との両側に露出している。したがって、上記射出成型工程においては、リードフレーム１１は、内部接続端子部１１aにおいて上部金型および下部金型によって隙間なく挟持される。したがって、上記上部金型および上記下部金型に形成されたキャビティ内にモールド樹脂が射出された際に、このモールド樹脂が内部接続端子部１１aと上記上部金型および上記下部金型との間に入り込むことがない。さらに、上記上部金型と上記下部金型とによってリードフレーム１１が平らな状態で支持されるため、実装用接続端子部１１bと上記下部金型との間に隙間が発生せず、上記モールド樹脂が実装用接続端子部１１bと上記下部金型との間へ入り込むことがない。
【００１７】
しかしながら、上記特許文献２に開示された従来の半導体装置には、以下のような問題がある。すなわち、上述したように、内部接続端子部１１aは、パッケージ１３の底面から露出しており、然も、図１２に示すように、内部接続端子部１１aの配列ピッチは実装用接続端子部１１bの配列ピッチよりも狭くなっている。そのため、内部接続端子部１１aのショートが懸念される。
【特許文献１】特開２００１‐７７２７７号公報
【特許文献２】特許第３８９６９７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
そこで、この発明の課題は、半導体素子と電気的に接続される内部接続端子部がパッケージから露出せず、且つ、射出成型工程において上記内部接続端子部を金型によって隙間なく挟持できる半導体装置を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、この発明の半導体装置は、
リードフレームと、
上記リードフレームと一体成型されると共に、凹部を有する中空構造のパッケージと、
上記パッケージの上記凹部に内装された半導体素子と
を備え、
上記リードフレームは、
実装面となる第１の面がエッチングされて薄肉構造を有すると共に、上記第１の面とは反対側の第２の面が上記パッケージの上記凹部内に露出して、上記第２の面が上記半導体素子と電気的に接続された内部接続端子部と、
上記内部接続端子部に対して上記凹部側とは反対側に配置されると共に、上記内部接続端子部を介して上記半導体素子と上記第１の面との電気的導通を得るための実装用接続端子部と、
上記第１の面がエッチングされて薄肉構造を有すると共に、上記内部接続端子部と上記実装用接続端子部とを連結する連結部と
を含み、
上記パッケージは、
上記実装用接続端子部および上記連結部の上記第２の面に載置されると共に、上記凹部の周囲を取り囲むように形成された外周部と、
当該パッケージの底面を構成すると共に、上記連結部の上記第２の面に形成された上記外周部とで上記連結部を埋め込んで、上記リードフレームと当該パッケージとの結合度を高める底面部と、
当該パッケージの底面を構成すると共に、上記内部接続端子部のエッチング面が外部に露出しないように、上記内部接続端子部の上記エッチング面を封止する内部接続端子封止部と
を含んでいる
ことを特徴としている。
【００２０】
上記構成によれば、リードフレームにおける実装面となる第１の面がエッチングされて薄肉構造を有すると共に、パッケージの凹部に内装された半導体素子と電気的に接続された内部接続端子部のエッチング面が、外部に露出しないように、内部接続端子封止部によって封止されている。したがって、上記内部接続端子部の配列ピッチが狭くとも、上記内部接続端子部がショートすることを防止することができる。
【００２１】
さらに、上記内部接続端子部の上記エッチング面が上記内部接続端子封止部によって封止されるまでは、上記内部接続端子部の上記エッチング面は外部に露出している。したがって、上記リードフレームを上部金型と下部金型とによって挟んで、パッケージの外周部と底面部とを射出成型する際に、上記上部金型と上記下部金型とによって上記リードフレームの上記内部接続端子部を隙間無く挟んで固定できる。したがって、上記内部接続端子部と上記上部金型および上記下部金型との間にモールド樹脂が入り込んでバリが発生することを防止でき、上記内部接続端子部と上記半導体素子との電気的接続を確実なものにすることができる。
【００２２】
また、１実施の形態の半導体装置では、
上記リードフレームは複数本在り、上記複数本の上記リードフレームにおける少なくとも上記内部接続端子部は互いに並列に配置されており、
上記内部接続端子封止部は、少なくとも上記互いに並列に配置された複数の上記内部接続端子部の配列長さと同じ長さを有しており、上記複数の上記内部接続端子部の上記エッチング面の全てを封止可能なように一続きに形成されている。
【００２３】
この実施の形態によれば、複数の上記内部接続端子部の上記エッチング面の全てを１つの上記内部接続端子封止部によって封止することができる。したがって、上記複数の内部接続端子部の上記エッチング面に対する封止を、１回で行うことができる。
【００２４】
また、１実施の形態の半導体装置では、
上記内部接続端子部の上記第１の面を封止する内部接続端子封止部は、上記パッケージを構成するパッケージ基材の熱膨張係数と略同じ熱膨張係数を有する封止剤によって構成されている。
【００２５】
この実施の形態によれば、上記内部接続端子封止部を構成する封止剤の熱膨張係数は、パッケージ基材の熱膨張係数と略同じ熱膨張係数を有している。したがって、以後の製造工程あるいは使用時における環境温度の上昇によって、上記封止剤と上記パッケージ基材との間に隙間が生じて上記内部接続端子封止部が剥離すること等を防止できる。
【００２６】
また、１実施の形態の半導体装置では、
上記半導体素子は、入射された光を電気信号に変換する受光素子である。
【００２７】
この実施の形態によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い受光装置を提供することができる。
【００２８】
また、この発明の半導体装置の製造方法は、
請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティが形成された上部金型によって上記リードフレームを上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴としている。
【００２９】
上記構成によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑えて製造することができる。
【００３０】
また、この発明の半導体装置の製造方法は、
請求項１に記載の半導体装置の製造方法であって、
所定厚さのリードフレーム材における上記第１の面に対して、上記内部接続端子部および上記連結部の形成領域以外の上記実装用接続端子部の形成領域にレジストを形成してハーフエッチングを行うことによって上記リードフレームを形成し、
上記パッケージの上記外周部を形成するためのキャビティ内に凸部が形成された上部金型における上記凸部によって上記リードフレームの上記実装用接続端子部における上記第２の面を上方から押さえる一方、上記パッケージの上記底面部を形成するためのキャビティ内に凸部が形成された下部金型における上記凸部によって上記リードフレームの上記内部接続端子部におけるエッチング面を下方から支持するようにして、上記リードフレームを上記上部金型と上記下部金型とによって挟んで固定し、
上記リードフレームを固定している上記上部金型と上記下部金型とのキャビティ内にモールド樹脂を射出して、上記リードフレームと一体成型された中空構造のパッケージを形成し、
上記パッケージを射出成型する際に、上記下部金型の上記凸部によって支持されていたために上記モールド樹脂でモールドされていない上記内部接続端子部の上記エッチング面に、封止剤を充填して上記内部接続端子封止部を形成する
ことを特徴としている。
【００３１】
上記構成によれば、射出成型を行う際に、上記上部金型における上記凸部によって、上記リードフレームの上記実装用接続端子部における上記第２の面を、上方から押さえるようにしている。したがって、上記リードフレームの上記実装用接続端子部と上記下部金型との間に隙間が発生するのを積極的に防止することができ、上記実装用接続端子部と上記下部金型との間に上記モールド樹脂が入り込んでバリが発生するのを確実に防止することができる。
【００３２】
したがって、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部および上記実装用接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型および上記上部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑えて製造することができる。
【００３３】
また、この発明の電子機器は、請求項１から請求項４までの何れか一つに記載の半導体装置を搭載したことを特徴としている。
【００３４】
上記構成によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を搭載しているので、信頼性の高い電子機器を提供することができる。
【発明の効果】
【００３５】
以上より明らかなように、この発明の半導体装置は、リードフレームにおける実装面となる第１の面がエッチングされて薄肉構造を有すると共に、半導体素子と電気的に接続された内部接続端子部のエッチング面が、外部に露出しないように、内部接続端子封止部によって封止されているので、上記内部接続端子部の配列ピッチが狭くとも、上記内部接続端子部がショートするのを防止することができる。
【００３６】
さらに、上記内部接続端子部の上記エッチング面が上記内部接続端子封止部によって封止されるまでは、上記内部接続端子部の上記エッチング面は外部に露出している。したがって、上記リードフレームを上部金型と下部金型とによって挟んで、パッケージの外周部と底面部とを射出成型する際に、上記上部金型と上記下部金型とによって上記リードフレームの上記内部接続端子部を隙間無く挟んで固定できる。したがって、上記内部接続端子部と上記上部金型および上記下部金型との間にモールド樹脂が入り込んでバリが発生することを防止でき、上記内部接続端子部と上記半導体素子との電気的接続を確実なものにすることができる。
【００３７】
また、この発明の半導体装置の製造方法によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑制して製造することができる。
【００３８】
また、この発明の半導体装置の製造方法によれば、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部および上記実装用接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を、上記下部金型および上記上部金型のキャビティ形状の変更と上記内部接続端子部のエッチング面に対する封止剤による封止工程の追加とによって、製造工程の大幅な変更と製造価格の大幅な上昇とを抑制して製造することができる。
【００３９】
また、この発明の電子機器は、上記内部接続端子部の配列ピッチが狭くとも上記内部接続端子部がショートするのを防止でき、且つ、上記内部接続端子部にバリが発生するのを防止できる信頼性の高い半導体装置を搭載しているので、信頼性の高い電子機器を提供することができる。
【発明を実施するための最良の形態】
【００４０】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４１】
・第１実施の形態
図１は、本実施の形態の半導体装置における縦断面図である。
【００４２】
図１において、本半導体装置２１は、リードフレーム２２と、リードフレーム２２とモールド樹脂によって一体成型されると共に上記凹部としての中空部３０を有するパッケージ２３と、パッケージ２３の中空部３０内に搭載された上記半導体素子としての受光チップ２４と、パッケージ２３の中空部３０をキャビティ封止するガラス板２５とで、概略構成されている。尚、受光チップ２４は、チップ状に形成された受光素子である。
【００４３】
上記リードフレーム２２には、受光チップ２４と電気的に接続するための内部接続端子部２２aと、内部接続端子部２２aを介して受光チップ２４と基板(図示せず)等との電気的導通を得るための実装用接続端子部２２bと、内部接続端子部２２aと実装用接続端子部２２bとを連結すると共に、パッケージ２３内に埋め込まれてパッケージ２３とリードフレーム２２との結合度を高める連結部２２cとが設けられている。ここで、リードフレーム２２は、所定厚さのリードフレーム材における後に上記実装面となる面(上記第１の面)に対して、内部接続端子部２２aおよび連結部２２c以外の実装用接続端子部２２bの領域にレジストを形成してハーフエッチングを行うことによって形成される。
【００４４】
以下、形成された内部接続端子部２２aおよび連結部２２cにおけるエッチング処理されたエッチング面と、実装用接続端子部２２bのレジスト形成面(上記第１の面)とを、内部接続端子部２２a,連結部２２cおよび実装用接続端子部２２b夫々の下面と言う。これに対して、内部接続端子部２２a,実装用接続端子部２２bおよび連結部２２cにおける上記下面とは反対側の面(上記第２の面)を、内部接続端子部２２a,連結部２２cおよび実装用接続端子部２２b夫々の上面と言う。
【００４５】
上記連結部２２cの上面および実装用接続端子部２２bの上面には、上記モールド樹脂によってパッケージ２３の外周部２３aが形成されている。尚、外周部２３aの平面形状は、図４に示すように、矩形状の半導体装置２１における外周部に沿って、受光チップ２４の搭載領域を取り囲むように形成されており、受光チップ２４の搭載領域が中空部３０となっている。また、リードフレーム２２における半導体装置２１の一側に位置する内部接続端子部２２aと他側に位置する内部接続端子部２２aとの間は空間２６(図１参照)となっており、このリードフレーム２２の空間２６と連結部２２cの下面とが上記モールド樹脂によってモールドされてパッケージ２３の一部を構成している。ここで、リードフレーム２２の空間２６と連結部２２cの下面とをモールドする上記モールド樹脂は、パッケージ２３の底面を構成する底面部２３bとなっている。そして、この底面部２３bのうち連結部２２cの下面に形成された底面部２３bは、連結部２２cの上面に形成された外周部２３aとで連結部２２cを埋め込んで、パッケージ２３とリードフレーム２２との結合度を高めるようにしている。
【００４６】
また、上記モールド樹脂によって周囲を囲まれた内部接続端子部２２aの下面には、封止剤２７が充填されている。
【００４７】
また、上記半導体装置２１の底面部２３bにおける上面には受光チップ２４がダイボンド剤２８によって接着されており、パッケージ２３における外周部２３aの上面には、ガラス板２５がシール剤２９によって接着されて、パッケージ２３の中空部３０がキャビティ封止されている。
【００４８】
図２および図３は、上記構成を有する半導体装置２１を製造する各工程での縦断面図である。以下、図２および図３に従って、半導体装置２１の製造工程について説明する。
【００４９】
図２(a)は、射出成型工程を示す図である。上部金型３１aおよび下部金型３１bで構成される金型３１には、パッケージ２３の形状に対応するキャビティ３２a,３２bが形成されている。下部金型３１bには、リードフレーム２２の底面部２３bを形成するために上記モールド樹脂を充填するためのキャビティ３２b内であって、内部接続端子部２２aの位置に、凸部３３が設けられている。これに対して、上部金型３１aにおける下部金型３１bの凸部３３に対向する領域には、キャビティも凸部も形成されずに平坦になっている。
【００５０】
そして、上記上部金型３１aおよび下部金型３１bによってリードフレー２２を挟む際には、下部金型３１bの凸部３３によって内部接続端子部２２aの下面を下側から支持し、下部金型３１bの凸部３３と上部金型３１aとによって内部接続端子部２２aを隙間なく挟み込むようになっている。
【００５１】
このように、上記内部接続端子部２２aが上部金型３１aおよび下部金型３１bの凸部３３によって隙間なく挟み込まれるため、リードフレーム２２は平らな状態で支持されて曲げ力が作用することがない。その結果、実装用接続端子部２２bと下部金型３１bとの間にも隙間が発生することがない。したがって、キャビティ３２a,３２b内に上記モールド樹脂を射出した際に、内部接続端子部２２aと上部金型３１aおよび下部金型３１bとの間、および、実装用接続端子部２２bと下部金型３１bとの間に、上記モールド樹脂が入り込むのを防止し、バリが発生するのを防止することができるのである。
【００５２】
図２(b)は、射出成型されて上記上部金型３１aおよび下部金型３１bが除去された直後のパッケージ２３を示す。連結部２２cの上面および実装用接続端子部２２bの上面と、連結部２２cの下面と、リードフレーム２２の空間２６とには、上記モールド樹脂がモールドされて、パッケージ２３がリードフレーム２２と一体成型されている。尚、この時点では、下部金型３１bの凸部３３によって下側から支持されていた内部接続端子部２２aの下面は、下部金型３１bが除去されたことによって外部に露出している。
【００５３】
次に、図２(c)に示すように、上記内部接続端子部２２aの下面に封止剤２７が充填されて、内部接続端子封止部３４が形成される。この場合、封止剤２７は、印刷等によって充填される。また、封止剤２７は、上記モールド樹脂と熱膨張係数が略同じ熱膨張係数を有することが望ましい。
【００５４】
次に、図３(d)に示すように、上記パッケージ２３の中空部３０内における底面部２３b上に、受光チップ２４がダイボンド剤２８によって固着される。
【００５５】
次に、図３(e)に示すように、上記受光チップ２４の外部接続パッド(図示せず)と中空部３０に露出しているリードフレーム２２の内部接続端子部２２aとが金属ワイヤ３５によって電気的に接続される。
【００５６】
その場合、上記受光チップ２４の上記外部接続パッドは、図４に示すように、受光チップ２４の両側部に複数個が一列に配列されており、リードフレーム２２の内部接続端子部２２aは、上記外部接続パッドに対向して、受光チップ２４の両側に上記外部接続パッドの数だけ分割されて所定のピッチで配置されている。そして、射出成型時に内部接続端子部２２aの下面を下側から支持する下部金型３１bの凸部３３も、内部接続端子部２２aと同じ数だけ形成されている。そのため、個々の内部接続端子部２２aの周囲は、上記モールド樹脂で取り囲まれて、互いに絶縁されることになる。そして、受光チップ２４の上記複数の外部接続パッドの夫々が、対応する内部接続端子部２２aに金属ワイヤ３５によって接続されるのである。
【００５７】
図５は、図４に示す半導体装置２１を上記底面側から見た底面図である。各内部接続端子部２２aの下面には封止剤２７が形成されて、各内部接続端子部２２aは外部に露出しないようになっている。そのために、内部接続端子部２２aのショートが防止されるのである。半導体装置２１の両側部には、内部接続端子部２２aの配列に対向して、内部接続端子部２２aと同数の実装用接続端子部２２bが、内部接続端子部２２aよりも広いピッチで配置されている。その他の領域には、上記モールド樹脂で成る底面部２３bが形成されている。
【００５８】
次に、図３(f)に示すように、上記パッケージ２３の外周部２３aの上面に、シール剤２９によってガラス板２５が接着される。こうして、パッケージ２３の中空部３０がキャビティ封止されるのである。
【００５９】
次に、図３(g)に示すように、上記パッケージ２３の外周部２３aの中間部で、図４および図５の平面視形状を有する個々の半導体装置２１に分離される。
【００６０】
以上のごとく、本実施の形態においては、上記空間２６を有するリードフレーム２２における後に実装面となる面に対して、内部接続端子部２２aおよび連結部２２c以外の実装用接続端子部２２bの領域にレジストを形成してハーフエッチングを行うことによって、受光チップ２４と電気的に接続するための内部接続端子部２２aと、内部接続端子部２２aを介して受光チップ２４と上記基板等との電気的導通を得るための実装用接続端子部２２bと、内部接続端子部２２aと実装用接続端子部２２bとを連結すると共に、パッケージ２３内に埋め込まれる連結部２２cとを形成する。
【００６１】
さらに、上記下部金型３１bには、リードフレーム２２の底面部２３bを形成するために上記モールド樹脂が充填されるキャビティ３２b内であって、内部接続端子部２２aの位置に、凸部３３を設ける。
【００６２】
そして、射出成型時には、上記下部金型３１bの凸部３３によって、リードフレーム２２における内部接続端子部２２aの下面を下側から支持して、下部金型３１bの凸部３３と上部金型３１aとによって内部接続端子部２２aを隙間なく挟み込むようにしている。したがって、内部接続端子部２２aと上部金型３１aおよび下部金型３１bとの間に上記モールド樹脂が入り込んで、バリが発生するのを防止できる。また、リードフレーム２２は平らな状態で支持されて曲げ力が作用することがない。その結果、実装用接続端子部２２bと下部金型３１bとの間にも隙間が発生することがない。したがって、実装用接続端子部２２bと下部金型３１bとの間に上記モールド樹脂が入り込むのを防止し、バリが発生するのを防止できる。
【００６３】
さらに、外部に露出している上記内部接続端子部２２aの下面を封止剤２７で封止し、内部接続端子封止部３４を形成するようにしている。したがって、内部接続端子部２２aの下面は外部に露出することがなく、内部接続端子部２２aの配列ピッチが狭くともショートすることを防止できる。
【００６４】
ここで、上記封止剤２７の熱膨張係数を、上記射出成型時に用いるモールド樹脂の熱膨張係数と略同一の値とすることによって、以後の製造工程あるいは使用時における環境温度の上昇によって、封止剤２７と上記モールド樹脂との間に隙間が生じて封止剤２７で成る内部接続端子封止部３４が剥離すること等を防止することができる。
【００６５】
上述したように、本実施の形態によれば、信頼性の高い半導体装置を提供することができる。したがって、上記構成を有する信頼性の高い半導体装置を、複写機やプリンタ等の電子機器の光結合装置の部品として用いることによって、上記電子機器の信頼性をも高めることができるのである。
【００６６】
尚、上記実施の形態においては、上記射出成型時に内部接続端子部２２aの下面を下側から支持する下部金型３１bの凸部３３を内部接続端子部２２aと同じ数だけ形成して、個々の内部接続端子部２２aの下面を、個々の凸部３３で支持するようにしている。しかしながら、この発明はこれに限定されるものではなく、凸部３３を内部接続端子部２２aの配列長さと同じ長さを有する１つの凸部で形成し、この１本の凸部３３で、１列に配列された総ての内部接続端子部２２aの下面を一度に支持するようにしても構わない。
【００６７】
その場合であっても、図６の底面図に示すように、総ての内部接続端子部２２aの下面を一連の封止剤２７で封止することによって、１列に配列された総ての内部接続端子部２２aの下面が、１つの内部接続端子封止部３６によって覆われる。したがって、内部接続端子部２２aがショートするのを防止することができる。
【００６８】
また、上記実施の形態においては、上記射出成型時に、上記リードフレーム２２に曲げ力が作用して実装用接続端子部２２bと下部金型３１bとの間に隙間が発生することがないように、内部接続端子部２２aを上部金型３１aおよび下部金型３１bの凸部３３によって隙間なく挟み込むようにしている。
【００６９】
・第２実施の形態
図７および図８は、上記第１実施の形態とは異なる他の実施の形態を示す。但し、図７は本実施の形態の半導体装置４１における縦断面図であり、図８は射出成型工程での縦断面図である。
【００７０】
本実施の形態において、射出成型時に用いる金型３１'は、上記第１実施の形態における上部金型３１aのキャビティ３２aの中間部にリードフレーム２２の実装用接続端子部２２bの上面を全幅に亘って上側から押さえる凸部を設けた形状を有する上部金型３１a'を有している。但し、金型３１'の下部金型は、上記第１実施の形態における下部金型３１bと同じ形状であり、図８(a)では上記第１実施の形態と同じ番号を付している。
【００７１】
このように、本実施の形態における上部金型３１a'には、実装用接続端子部２２bの上面を全幅に亘って上側から押さえる凸部４２を設けている。したがって、射出成型を行う際に、実装用接続端子部２２bを上側から押さえることができ、上記第１実施の形態の場合に比して、実装用接続端子部２２bと下部金型３１bとの間に隙間が発生するのを、より積極的に防止することができるのである。
【００７２】
その場合、上記第１実施の形態の場合には隣接する半導体装置同士において一続きに成型されていたパッケージ２３の外周部２３aが、本実施の形態においては、図８(b)に示すように、凸部４２によって分離された２つのキャビティ３２a'によって、互いに独立した外周部２３a'として成型されることになる。
【００７３】
図８(b)に続く製造工程は、上記第１実施の形態における図２(c)〜図３(g)と同じであり、詳細な説明は省略する。
【００７４】
尚、上記各実施の形態においては、搭載される半導体素子として受光チップ２４を用いる場合を例に上げて説明している。しかしながら、この発明はこれに限定されるものではなく、他の半導体チップを搭載しても一向に構わない。
【図面の簡単な説明】
【００７５】
【図１】この発明の半導体装置における縦断面図である。
【図２】図１に示す半導体装置の各製造工程での縦断面図である。
【図３】図２に続く各製造工程での縦断面図である。
【図４】図１に示す半導体装置の平面図である。
【図５】図１に示す半導体装置の底面図である。
【図６】図１とは異なる半導体装置の底面図である。
【図７】図１および図６とは異なる半導体装置の縦断面図である。
【図８】図７に示す半導体装置における射出成型工程での縦断面図である。
【図９】従来の半導体パッケージにおける縦断面図である。
【図１０】図９に示すリードフレームをモールド金型で固定保持した状態を示す図である。
【図１１】従来の半導体装置における縦断面図である。
【図１２】図１１に示す半導体装置の底面図である。
【符号の説明】
【００７６】
２１,４１…半導体装置、
２２…リードフレーム、
２２a…内部接続端子部、
２２b…実装用接続端子部、
２２c…連結部、
２３…パッケージ、
２３a,２３a'…パッケージの外周部、
２３b…パッケージの底面部、
２４…受光チップ、
２５…ガラス板、
２６…リードフレームの空間、
２７…封止剤、
２８…ダイボンド剤、
２９…シール剤、
３０…中空部、
３１,３１'…金型、
３１a,３１a'…上部金型、
３１b…下部金型、
３２a,３２a',３２b…キャビティ、
３３,４２…凸部、
３４,３６…内部接続端子封止部、
３５…金属ワイヤ。
【図１】
2009194057.tif 000003
【図２】
2009194057.tif 000004
【図３】
2009194057.tif 000005
【図４】
2009194057.tif 000006
【図５】
2009194057.tif 000007
【図６】
2009194057.tif 000008
【図７】
2009194057.tif 000009
【図８】
2009194057.tif 000010
【図９】
2009194057.tif 000011
【図１０】
2009194057.tif 000012
【図１１】
2009194057.tif 000013
【図１２】
2009194057.tif 000014