(57)【要約】【課題】信号電荷の増倍効率が低下することを抑制することが可能な撮像装置を提供する。【解決手段】このＣＭＯＳイメージセンサ（撮像装置）は、電子（信号電荷）を生成するフォトダイオード部４と、電子を蓄積するための電子蓄積部４ａと、電子蓄積部４ａに蓄積された電子を衝突電離させて増倍するための電子増倍部３ｂと、少なくとも電子の増倍動作および転送動作の際に、フォトダイオード部４の電位を制御する電位制御ゲート電極１０とを備える。【選択図】図２
2009059847.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を生成する光電変換部と、
信号電荷を蓄積するための蓄積部と、
前記蓄積部に蓄積された信号電荷を衝突電離させて増加するための電荷増加部と、
少なくとも信号電荷の増加動作および転送動作の際に、前記光電変換部の電位を制御する電位制御手段とを備えた、撮像装置。
【請求項２】
前記電位制御手段は、前記光電変換部の表面上に設けられるとともに、前記光電変換部の電位を制御するための第１電極を含む、請求項１に記載の撮像装置。
【請求項３】
前記第１電極は、信号電荷の増加動作および転送動作の際に、前記光電変換部を所定の電位に固定するための電圧を印加するように制御されるように構成されている、請求項２に記載の撮像装置。
【請求項４】
前記第１電極は、信号電荷の増加動作および転送動作の際に、前記光電変換部の電位を、前記蓄積部および前記電荷増加部の電位の変化の大きさに対応するような大きさで、かつ、前記蓄積部および前記電荷増加部の電位の変化する側の極性と反対の極性に変化させるような電圧を印加するように制御されるように構成されている、請求項２に記載の撮像装置。
【請求項５】
衝突電離により信号電荷を増加させる電界を前記電荷増加部に発生させるための第２電極と、
前記光電変換部と前記第２電極との間に形成されるとともに、信号電荷を転送させる電界を発生させるための第３電極とをさらに備え、
前記光電変換部は前記蓄積部としての機能を有し、
前記電位制御手段により前記蓄積部として機能する光電変換部の電位を制御するとともに、前記第２電極および前記第３電極をオンオフ制御することにより、信号電荷を前記蓄積部として機能する光電変換部から前記電荷増加部へ転送するように制御するように構成されている、請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記蓄積部として機能する光電変換部から前記電荷増加部への信号電荷の転送による増加と、前記電荷増加部から前記蓄積部として機能する光電変換部への信号電荷の転送とを交互に繰り返し行う、請求項５に記載の撮像装置。
【請求項７】
前記光電変換部の前記第３電極とは反対側に隣接するように形成された素子分離部と、
信号電荷を電圧に変換するための電圧変換部と、
前記第２電極と前記電圧変換部との間に設けられ、信号電荷を転送するための電界を発生させるための第４電極とをさらに備え、
前記第４電極は、光電変換部から前記電荷増加部への信号電荷の転送の際にオフ状態になるように制御されるように構成されている、請求項５または６に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に、信号電荷を増加するための領域を備えた撮像装置に関する。
【背景技術】
【０００２】
従来、電子（信号電荷）を増倍（増加）させるための領域を備えたＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサ（撮像装置）が知られている（たとえば、特許文献１参照）。
【０００３】
図２２は、上記特許文献１に開示された従来の増倍型ＣＣＤイメージセンサの構造を示した断面図である。まず、図２２を参照して、上記特許文献１に開示された従来の増倍型ＣＣＤイメージセンサの構造について説明する。
【０００４】
上記特許文献１に開示された従来の増倍型ＣＣＤイメージセンサでは、図２２に示すように、シリコン基板１０１の表面上にゲート酸化物１０２が形成されている。また、ゲート酸化物１０２の上面上の所定領域には、所定の間隔を隔てて４つのゲート電極１０３〜１０６が形成されている。このゲート電極１０３〜１０６には、４相のクロック信号Φ１１〜Φ１４が供給されるように構成されている。
【０００５】
また、ゲート電極１０３〜１０６下の転送チャネル１０７には、それぞれ、画素分離障壁、一時的蓄積井戸、電荷転送障壁および電荷集積井戸が形成されている。この画素分離障壁は、一時的蓄積井戸と隣接する画素の電荷集積井戸とを区分するとともに、隣接する電荷集積井戸の電子を一時的蓄積井戸に転送する機能を有している。また、一時的蓄積井戸は、電子（信号電荷）が転送される際に、電子を一時的に蓄積する機能を有している。また、電荷転送障壁は、一時的蓄積井戸と電荷集積井戸とを区分するとともに、一時的蓄積井戸に蓄積された電子を電荷集積井戸に転送する機能を有している。
【０００６】
また、電荷集積井戸は、一時的蓄積井戸から転送された電子を蓄積する機能を有するとともに、電界による衝突電離により電子を増倍するための増倍部としての機能も有している。すなわち、電荷転送障壁と電荷集積井戸との界面には、高い電位に調整された高電界領域１０８が形成されていることによって、高電界領域１０８に転送された電子が高電界領域１０８からエネルギを得る。そして、エネルギを得た電子は、高電界領域１０８を移動中にシリコン基板１０１の格子原子と衝突し、その衝突により、電子および正孔が生成される。生成された電子および正孔のうち、高電界領域１０８中の電界によって電子のみが電荷集積井戸に集められる。これにより、電子の増倍が行われる。なお、この電子の増倍は、受光領域のフォトダイオードにより生成された電子を転送する過程において行われている。
【０００７】
次に、図２２を参照して、従来の増倍型ＣＣＤイメージセンサの増倍動作について説明する。
【０００８】
まず、ゲート電極１０３にクロック信号Φ１１を供給してゲート電極１０３をオン状態にするとともに、ゲート電極１０３にクロック信号Φ１１を供給した時から所定時間経過後に、隣接する画素のゲート電極１０６をオフ状態にする。これにより、隣接する画素の電荷集積井戸に蓄積された電子（信号電荷）が画素分離障壁に転送される。
【０００９】
そして、ゲート電極１０４にクロック信号Φ１２を供給してゲート電極１０４をオン状態にするとともに、ゲート電極１０３をオフ状態にする。これにより、画素分離障壁に転送された電子が一時的蓄積井戸に転送される。
【００１０】
次に、ゲート電極１０６にクロック信号Φ１４を供給してゲート電極１０６をオン状態にする。これにより、ゲート電極１０６に高電圧が印加されて、電荷転送障壁と電荷集積井戸との界面に高電界領域１０８が形成される。その後、ゲート電極１０６をオン状態にしたまま、ゲート電極１０４をオフ状態にすることによって、一時的蓄積井戸に蓄積された電子が電荷転送障壁を越えて電荷集積井戸に転送される。これにより、転送された電子が高電界による衝突電離によって増倍されるとともに、増倍された電子が電荷集積井戸に蓄積される。なお、ゲート電極１０５には、クロック信号Φ１３は常に供給されず、ゲート電極１０５はオフ状態のまま一定である。
【００１１】
次に、従来の増倍型ＣＣＤイメージセンサの構造をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（撮像装置）に適用した場合について考えられる仮想上のＣＭＯＳイメージセンサの構造について説明する。
【００１２】
この仮想上のＣＭＯＳイメージセンサでは、シリコン基板の表面近傍の所定領域に電子（信号電荷）の転送領域である不純物領域（転送チャネル）が形成されるとともに、シリコン基板の表面上の不純物領域に対応する領域にゲート酸化物が形成される。また、ゲート酸化物の上面上の所定領域には、従来の増倍型ＣＣＤイメージセンサと同様の機能を有する４つのゲート電極に加えて、さらに、フローティングディフュージョン領域に電子を転送してデータを読み出すためのゲート電極が設けられる。また、この仮想上のＣＭＯＳイメージセンサは、従来の増倍型ＣＣＤイメージセンサと同様に、フォトダイオードにより生成された電子を不純物領域内の電荷集積井戸と一時的蓄積井戸との間を交互に転送させることにより増倍させるように構成される。そして、増倍させた電子を電荷集積井戸に蓄積するとともに、蓄積された電子をフローティングディフュージョン領域に転送するように構成される。
【００１３】
【特許文献１】特許第３４８３２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記のように、従来の増倍型ＣＣＤイメージセンサの構造を仮想上のＣＭＯＳイメージセンサに適用した場合、５本のゲート電極からなる構成であることにより、ＣＭＯＳイメージセンサを小型化するのが困難であるという不都合があると考えられる。一方で、この不都合を解決するための構成として、電子を、フォトダイオードおよび一時的蓄積井戸間において転送させることにより増倍させる構成が考えられる。これにより、電子を電荷集積井戸に蓄積させる電界を発生させるためのゲート電極と、電荷集積井戸に電子を転送させるためのゲート電極とが必要なくなるので、ゲート電極の本数を３本に減少させることが可能となる。その結果、ＣＭＯＳイメージセンサを小型化させることが可能であると考えられる。
【００１５】
しかしながら、上記のような仮想上のＣＭＯＳイメージセンサにおいて、３本のゲート電極による構成を適用した場合、フォトダイオードにより生成された電子（信号電荷）を不純物領域内に転送する際の一時的蓄積井戸における電位の変化に起因して、フォトダイオードの電位が変動する場合があると考えられる。したがって、フォトダイオードの電位が安定しないことにより、不純物領域に電子を完全に転送できない場合があると考えられる。その結果、撮像装置（ＣＭＯＳイメージセンサ）の増倍効率が低下するという問題点がある。
【００１６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、信号電荷の増倍効率が低下することを抑制することが可能な撮像装置を提供することである。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、この発明の一の局面における撮像装置は、信号電荷を生成する光電変換部と、信号電荷を蓄積するための蓄積部と、蓄積部に蓄積された信号電荷を衝突電離させて増加するための電荷増加部と、少なくとも信号電荷の増加動作および転送動作の際に、光電変換部の電位を制御する電位制御手段とを備える。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。また、図３は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。まず、図１〜図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。なお、第１実施形態では、撮像装置の一例であるアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
【００２０】
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
【００２１】
第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２および図３に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部（ＰＤ）４およびｎ＋型不純物領域からなるフローティングディフュージョン領域５が形成されている。なお、素子分離領域２は、本発明の「素子分離部」の一例である。また、フォトダイオード部４およびフローティングディフュージョン領域５は、それぞれ、本発明の「光電変換部」および「電圧変換部」の一例である。
【００２２】
フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。フローティングディフュージョン領域５は、転送チャネル３の不純物濃度（ｎ−）よりも高い不純物濃度（ｎ＋）を有する。また、フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。
【００２３】
また、転送チャネル３の上面上に、ゲート絶縁膜６が形成されている。また、ゲート絶縁膜６の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極７と、増倍ゲート電極８と、読出ゲート電極９とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。すなわち、転送ゲート電極７は、フォトダイオード部４と隣接するように形成されている。また、転送ゲート電極７は、フォトダイオード部４と増倍ゲート電極８との間に形成されている。また、読出ゲート電極９は、増倍ゲート電極８とフローティングディフュージョン領域５との間に形成されている。また、読出ゲート電極９は、フローティングディフュージョン領域５と隣接するように形成されている。なお、転送ゲート電極７、増倍ゲート電極８および読出ゲート電極９は、それぞれ、本発明の「第３電極」、「第２電極」および「第４電極」の一例である。
【００２４】
ここで、第１実施形態では、フォトダイオード部４の上面上には、ゲート絶縁膜６を介して、フォトダイオード部４の電位を制御するための電位制御ゲート電極１０が形成されている。また、電位制御ゲート電極１０は、撮像に用いられる露光光線を透過可能な透明な部材により形成されているとともに、電位制御ゲート電極１０の厚さ（図２のｔ１）は、電位制御ゲート電極１０以外のゲート電極の厚さ（図２のｔ２）よりも小さくなるように形成されている。なお、電位制御ゲート電極１０は、本発明の「第１電極」の一例である。
【００２５】
また、図４に示すように、転送ゲート電極７、増倍ゲート電極８、読出ゲート電極９、および、電位制御ゲート電極１０には、それぞれ、コンタクト部７ａ、８ａ、９ａおよび１０ａを介して、電圧制御のためのクロック信号Φ１、Φ２、Φ３およびΦ４を供給する配線層２０、２１、２２および２３が電気的に接続されている。なお、この配線層２０、２１、２２および２３は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極７、増倍ゲート電極８、読出ゲート電極９および電位制御ゲート電極１０にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、コンタクト部５ａを介して信号を取り出すための信号線２４が電気的に接続されている。なお、この信号線２４は、列毎に形成されているとともに、各列の複数の画素５０のフローティングディフュージョン領域５に電気的に接続されている。
【００２６】
また、図３に示すように、転送ゲート電極７および読出ゲート電極９に、それぞれ、配線層２０および２２を介してクロック信号Φ１およびΦ３のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極９に約２．９Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７および読出ゲート９にクロック信号Φ１およびΦ３のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７下および読出ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。
【００２７】
また、増倍ゲート電極８に配線層２１からクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極８に約２４Ｖの電圧が印加されるように構成されている。これにより、増倍ゲート電極８にクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極８下の転送チャネル３が約２５Ｖの高い電位に調整された状態になるように構成されている。
【００２８】
また、転送ゲート電極７、増倍ゲート電極８および読出ゲート電極９にクロック信号Φ１、Φ２およびΦ３のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７、増倍ゲート電極８および読出ゲート電極９に約０Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７下、増倍ゲート電極８下および読出ゲート電極９下の転送チャネル３が、約１Ｖの電位に調整された状態となるように構成されている。
【００２９】
ここで、第１実施形態では、電位制御ゲート電極１０には、フォトダイオード部４と転送ゲート電極７下の転送チャネル３との間における電子の転送動作時、および、転送ゲート電極７下の転送チャネル３と増倍ゲート電極８下の転送チャネル３との間における電子の転送動作時において、常にフォトダイオード部４の電位が約３Ｖに固定されるようなクロック信号Φ４が供給されるように構成されている。具体的には、電位制御ゲート電極１０に約０Ｖの電圧が印加されることにより、フォトダイオード部４は、約３Ｖの電位に調整された状態となるように構成されている。なお、フローティングディフュージョン領域５は、約５Ｖの電位になるように調整されている。
【００３０】
また、第１実施形態では、図２に示すように、フォトダイオード部４は、光電変換によって電子を生成するとともに、生成した電子を蓄積する電子蓄積部４ａとしての機能を有している。また、転送ゲート電極７は、オン信号が供給されることにより、フォトダイオード部４の電子蓄積部４ａに蓄積された電子を、転送ゲート電極７下の転送チャネル３を介して増倍ゲート電極８下の転送チャネル３に位置する電子増倍部３ｂに転送する機能を有している。また、フォトダイオード部４に蓄積された電子を増倍する際に、増倍ゲート電極８にオン信号を供給することにより、増倍ゲート電極８下の転送チャネル３に位置する電子増倍部３ｂに高電界が印加される。そして、フォトダイオード部４から転送された電子が、電子増倍部３ｂに発生した高電界により加速するとともに、不純物領域における格子原子との衝突電離によって増倍されるように構成されている。また、電子の衝突電離は、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）と転送ゲート電極７下の転送チャネル３との境界部で発生するように構成されている。なお、電子蓄積部４ａおよび電子増倍部３ｂは、それぞれ、本発明の「蓄積部」および「電荷増加部」の一例である。
【００３１】
また、転送ゲート電極７下の転送チャネル３は、転送ゲート電極７にオン信号（Ｈレベルの信号）が供給されている場合に、フォトダイオード部４の電子蓄積部４ａに蓄積された電子を増倍ゲート電極８下の転送チャネル３における電子増倍部３ｂに転送する機能を有する。また、転送ゲート電極７にオフ信号（Ｌレベルの信号）が供給されている場合には、フォトダイオード部４の電子蓄積部４ａと、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）とを区分する分離障壁として機能する。
【００３２】
また、読出ゲート電極９下の転送チャネル３は、読出ゲート電極９にオン信号（Ｈレベルの信号）が供給されている場合に、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積された電子をフローティングディフュージョン領域５に転送する機能を有するとともに、読出ゲート電極９にオフ信号（Ｌレベルの信号）が供給されている場合に、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）とフローティングディフュージョン領域５とを区分する機能を有する。
【００３３】
また、図４および図５に示すように、各々の画素５０は、転送ゲート電極７と、増倍ゲート電極８と、読出ゲート電極９と、電位制御ゲート電極１０と、リセットゲート電極１１を含むリセットゲートトランジスタＴｒ１と、増幅トランジスタＴｒ２と、画素選択トランジスタＴｒ３と、ＰＤ部リセットゲートトランジスタＴｒ４とを備えている。転送ゲート電極７には、フォトダイオード部４が接続されている。また、リセットゲートトランジスタＴｒ１のリセットゲート電極１１には、コンタクト部１１ａを介してリセットゲート線３０が接続されており、リセット信号が供給される。リセットゲートトランジスタＴｒ１のドレイン（リセットドレイン１２）は、コンタクト部１２ａを介して電源電位（ＶＤＤ）線３１に接続される。また、リセットゲートトランジスタＴｒ１のソースおよび読出ゲート電極９のソースを構成するフローティングディフュージョン領域５と増幅トランジスタＴｒ２のゲート４０とは、コンタクト部５ａおよび４０ａを介して信号線２４により接続されている。また、増幅トランジスタＴｒ２のソースには、画素選択トランジスタＴｒ３のドレインが接続されている。また、画素選択トランジスタＴｒ３のゲート４１には、コンタクト部４１ａを介して行選択線３２が接続されるとともに、ソースには、コンタクト部４２を介して出力線３３が接続されている。また、ＰＤ部リセットゲートトランジスタＴｒ４は、リセットゲート電極４３を含むとともに、リセットゲート電極４３には、リセット信号が供給される。第１実施形態では、以上の回路構成を行うことにより、読出ゲート電極９のオンオフ制御は行毎に行われる一方で、読出ゲート電極９以外のゲート電極のオンオフ制御は、画素５０全体に対して行われる。
【００３４】
図６は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するためのポテンシャル図である。図７は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するための信号波形図である。次に、図６および図７を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。
【００３５】
まず、図６に示すように、フォトダイオード部４に光が入射されると、光電変換により、フォトダイオード部４に電子が生成される。ここで、図７に示す期間Ａにおいては、転送ゲート電極７および増倍ゲート電極８には約０Ｖの電圧が印加されている。これにより、転送ゲート電極７下、および、増倍ゲート電極８下のそれぞれの転送チャネル３の電位が約１Ｖ（オフ状態）に調整されている。また、期間Ａにおいて、電位制御ゲート電極１０に約０Ｖの電圧が印加されていることにより、フォトダイオード部４は、約３Ｖに固定された状態に調整されている。
【００３６】
次に、図７に示す期間Ｂにおいて、増倍ゲート電極８に約２４Ｖの電圧が印加される。これにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）は、約２５Ｖの高い電位に調整された状態（オン状態）になる（図６参照）。なお、期間Ｂにおいても、期間Ａに引き続き、フォトダイオード部４と増倍ゲート電極８との間の転送ゲート電極７には約１Ｖの電圧が印加され続けるように制御される。つまり、転送ゲート電極７下の転送チャネル３はオフ状態にあるとともに、フォトダイオード部４と増倍ゲート電極８下の転送チャネル３との分離障壁として機能している。これにより、フォトダイオード部４における電子蓄積部４ａに蓄積された電子は、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）には転送されない。
【００３７】
次に、図７に示す期間Ｃにおいて、増倍ゲート電極８下の転送チャネル３がオン状態に維持された状態で、転送ゲート電極７に約２．９Ｖの電圧が印加されることにより、転送ゲート電極７下の転送チャネル３の電位が約４Ｖに調整されたオン状態になる。これにより、フォトダイオード部４の電子蓄積部４ａ（約３Ｖ）に蓄積された電子は、転送ゲート電極７下の転送チャネル３（約４Ｖ）を介して、より高電位（約２５Ｖ）である増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に転送される。そして、転送ゲート電極７下の転送チャネル３と増倍ゲート電極８下の転送チャネル３との境界において、電子が衝突電離することにより増倍される。
【００３８】
ここで、第１実施形態では、フォトダイオード部４の電子蓄積部４ａに蓄積された電子が増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）へ転送される間、電位制御ゲート電極１０にはフォトダイオード部４を約３Ｖに固定するための電圧（約０Ｖ）が供給される。
【００３９】
また、第１実施形態では、フォトダイオード部４の電子蓄積部４ａから増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）へ電子が転送される間、読出ゲート電極９下の転送チャネル３の電位は、約１Ｖに調整されたオフ状態に維持される。つまり、読出ゲート電極９には、約０Ｖのオフ電圧が印加され続ける。
【００４０】
図８は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の逆転送動作を説明するためのポテンシャル図である。図９は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。次に、図８および図９を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の逆転送動作について説明する。なお、逆転送動作とは、電子増倍部３ｂに蓄積された電子をフォトダイオード部４へ転送する動作をいう。
【００４１】
まず、図８および図９に示すように、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に電子が蓄積されている状態の際に、期間Ｄにおいて、転送ゲート電極７をオン状態にするとともに、増倍ゲート電極８をオフ状態にする。これにより、図８に示すように、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）が約１Ｖの電位に調整されるとともに、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整される状態になる。このため、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積された電子は、より高電位である転送ゲート電極７下の転送チャネル３に転送される。次に、図９の期間Ｅにおいて、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極７下の転送チャネル３の電位が約１Ｖに調整される。これにより、電子は、より高電位であるフォトダイオード部４の電子蓄積部４ａに転送される。なお、期間Ｄおよび期間Ｅにおいては、電位制御ゲート電極１０には、フォトダイオード部４の電位が約３Ｖに固定されるように約０Ｖの電圧が印加され続ける。
【００４２】
以上のように、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積された電子がフォトダイオード部４へと転送される。そして、フォトダイオード部４へと転送された電子は、再度、上記増倍動作により、フォトダイオード部４から増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積される。また、このとき、フォトダイオード部４は、電位制御ゲート電極１０により約３Ｖの電位に固定され続ける。なお、このように増倍されて蓄積された電子による電荷信号は、所望のレベルまで増幅された後、読出ゲート電極９（図２参照）を介してフローティングディフュージョン領域５（図２参照）に読み出されるとともに、電圧信号に変換されて画素毎に読み出される。
【００４３】
ここで、フォトダイオード部４の電位を制御することなく電子の増倍動作および転送動作を行った場合の電子の増倍効率について説明する。まず、フォトダイオード部４の電子蓄積部４ａと電子増倍部３ｂとにより電子の増倍動作および転送動作を繰り返し複数回行った場合、図１０に示すように、約１５．０Ｖの電荷に対して約５００回行うことにより、電子は約２０倍に増倍される。これに対して、フォトダイオード部４に電子蓄積部４ａを設けることなく、たとえば、電子増倍部３ｂと同様に、電子蓄積部を転送チャネル３内に設けることにより、フォトダイオード部４以外の部分で電子の増倍動作および転送動作を行う場合、図１１に示すように、約１５．０Ｖの電荷に対して約１８０回程度行うことにより電子は約２０倍に増倍される。これにより、フォトダイオード部４を利用して電子を増倍させる場合における電子の増倍効率は、フォトダイオード部４を利用することなく電子を増倍させる場合における電子の増倍効率に比べて約半分程度になる。これは、フォトダイオード部４を利用して電子を増倍させる際に、フォトダイオード部４の電位を制御していないことにより、フォトダイオード部４の電位が不安定になることに起因すると考えられる。
【００４４】
具体的には、電子の増倍動作（電子をフォトダイオード部４から電子増倍部３ｂへ転送させる動作）において、増倍ゲート電極８にオフ電圧が印加された状態からオン電圧を印加した際に、電子増倍部３ｂが低い電位の状態から高い電位の状態になることにより、電子増倍部３ｂの電位の大きな変化に起因して、フォトダイオード部４の電位も高くなる（ポテンシャルが低くなる）ように変化する。したがって、この状態において、転送ゲート電極７にオン電圧を印加することにより転送ゲート電極７下の転送チャネル３のポテンシャルが低い状態に変化したとしても、転送ゲート電極７下の転送チャネル３のポテンシャルの方が、電位の変化したフォトダイオード部４のポテンシャルよりも高い状態である場合がある。したがって、フォトダイオード部４の電子が、全て電子増倍部３ｂへ転送できないことにより、電子の増倍効率が低下する。
【００４５】
また、電子の逆転送動作（電子を電子増倍部３ｂからフォトダイオード部４へ転送させる動作）においても、増倍ゲート電極８にオン電圧が印加された状態からオフ電圧を印加した際に、電子増倍部３ｂが低い電位の状態から高い電位の状態になることにより、電子増倍部３ｂの電位の大きな変化に起因して、フォトダイオード部４の電位も低くなる（ポテンシャルが高くなる）ように変化する。したがって、この状態において、転送ゲート電極７にオン電圧を印加することにより転送ゲート電極７下の転送チャネル３のポテンシャルが高い状態に変化したとしても、転送ゲート電極７下の転送チャネル３のポテンシャルよりも、電位の変化したフォトダイオード部４のポテンシャルの方が高い状態になる場合がある。したがって、電子増倍部３ｂの電子が、全てフォトダイオード部４へ転送できない状態になる。以上により、図１０および図１１に示すように、フォトダイオード部４の電位を制御しない状態において、フォトダイオード部４を利用して電子を増倍させた場合の電子の増倍効率は、フォトダイオード部４を利用することなく電子を増倍させた場合の電子の増倍効率よりも低くなる。
【００４６】
第１実施形態では、上記のように、フォトダイオード部４と転送チャネル３との間において電子の増倍動作および転送動作を行う際に、フォトダイオード部４の電位を制御するための電位制御ゲート電極１０を備えるように構成することによって、電位制御ゲート電極１０に所定の電圧（約０Ｖ）を印加することによりフォトダイオード部４の電位を制御することができる。これにより、電子の増倍動作および転送動作における転送ゲート電極７下および増倍ゲート電極８下のそれぞれの転送チャネル３の電位の変化に起因して、フォトダイオード部４の電位が変動することを抑制することができる。したがって、フォトダイオード部４の電位が不安定になることを抑制することができるので、フォトダイオード部４に蓄積された電子を、転送チャネル３に完全に転送することができる。その結果、ＣＭＯＳイメージセンサの増倍効率が低下するのを抑制することができる。また、電子の増倍動作および転送動作の際に電位制御ゲート電極１０に所定の電圧（約０Ｖ）を印加し続けることにより、フォトダイオード部４を所定の電位（約３Ｖ）に固定し続けることができる。したがって、確実に転送チャネル３に電子を転送することができるので、ＣＭＯＳイメージセンサの増倍効率が低下するのを抑制することができる。
【００４７】
また、上記第１実施形態では、フォトダイオード部４に電子蓄積部４ａとしての機能を有するように構成することによって、電子蓄積部４ａに対応するゲート電極を別途設ける必要がないので、その分、ＣＭＯＳイメージセンサを小型化することができる。また、このとき、転送ゲート電極７および増倍ゲート電極８のオンオフ制御により、電子を電子蓄積部４ａから電子増倍部３ｂへと転送するように制御するとともに、電位制御ゲート電極１０により電子蓄積部４ａを有するフォトダイオード部４の電位を制御するように構成することによって、フォトダイオード部４を電子蓄積部４ａとしての機能を有するように構成しても、フォトダイオード部４の電位を不安定にすることなく、電位制御ゲート電極１０に電圧を印加することによってフォトダイオード部４の電位を確実に制御することができる。また、電位制御ゲート電極１０によりフォトダイオード部４の電位を確実に制御することができるので、電子蓄積部４ａから電子増倍部３ｂへの転送による電子の増倍動作と、電子増倍部３ｂから電子蓄積部４ａへの電子の逆転送動作とを交互に繰り返し行うように制御しても、フォトダイオード部４の電位を安定化させ続けることができる。したがって、ＣＭＯＳイメージセンサの増倍効率が低下するのを抑制することができる。
【００４８】
また、第１実施形態では、フォトダイオード部４に隣接するとともに、転送チャネル３とは反対側の領域に素子分離領域２を形成することによって、電子増倍部３ｂに蓄積された電子をフォトダイオード部４へ転送する際（逆転送動作）に、フォトダイオード部４へ転送された電子がフォトダイオード部４から漏れるのを抑制することができる。すなわち、画素分離領域２は、電子の逆転送動作時に起因した電子の漏洩に対する障壁として機能する。
【００４９】
また、第１実施形態では、電子をフォトダイオード部４の電子蓄積部４ａから電子増倍部３ｂへ転送する際（増倍動作）に、読出ゲート電極９にオフ電圧（約１Ｖ）を印加し続けるように制御するように構成することによって、電子の増倍動作が行われる際には読出ゲート電極９下の転送チャネル３の電位が約１Ｖの低い状態に維持される。これにより、電子の増倍動作の際には、読出ゲート電極９下の転送チャネル３におけるポテンシャルが高い状態に維持されるので、電子増倍部３ｂへ転送された電子が電子増倍部３ｂから漏れるのを抑制することができる。すなわち、読出ゲート電極９にオフ電圧が印加されることにより、読出ゲート電極９下の転送チャネル３は、電子の増倍動作時に起因した電子の漏洩に対する障壁として機能する。
【００５０】
（第２実施形態）
図１２および図１３は、本発明の第２実施形態によるＣＭＯＳイメージセンサの増倍動作および逆転送動作を説明するための信号波形図である。第２実施形態では、上記した第１実施形態とは異なり、電子の増倍動作時および逆転送動作時において、転送ゲート電極７下および増倍ゲート電極８下の転送チャネル３の電位の変化に対応して、電位制御ゲート電極１０からフォトダイオード部４へ印加する電圧を変化するように制御する例について説明する。なお、第２実施形態のＣＭＯＳイメージセンサにおける構成は、第１実施形態のＣＭＯＳイメージセンサにおける構成と同様である。
【００５１】
また、第２実施形態による電子の増倍動作時および逆転送動作時における転送ゲート電極７および増倍ゲート電極８についてのオンオフ制御は、図１２および図１３に示すように、上記した第１実施形態と同様である。
【００５２】
ここで、第２実施形態では、図１２に示すように、電子の増倍動作時において、転送ゲート電極７または増倍ゲート電極８に対してオン状態となる電圧が印加された際に、電位制御ゲート電極１０には、転送ゲート電極７および増倍ゲート電極８に印加される電圧の極性とは逆の極性（マイナス極性）に、所定の電圧を印加するように構成されている。
【００５３】
具体的には、図１２の期間Ａにおいて、転送ゲート電極７および増倍ゲート電極８にオフ状態となる電圧が印加されている状態においては、電位制御ゲート電極１０に、約０Ｖの電圧が印加される。これにより、期間Ａにおいて、第１実施形態と同様に、フォトダイオード部４が約３Ｖの電位に調整される。
【００５４】
そして、図１２の期間Ｂにおいて、増倍ゲート電極８にオン状態となる電圧が印加されるとともに、期間Ｃにおいては、転送ゲート電極７にオン状態となる電圧が印加される。この期間Ｂおよび期間Ｃにおいては、上記した期間Ａとは異なり、転送ゲート電極７および増倍ゲート電極８にオン状態となるような電圧が印加される一方で、電位制御ゲート電極１０には、約−２．９Ｖの電圧が印加される。
【００５５】
また、第２実施形態では、図１３に示すように、電子の逆転送動作時においても、転送ゲート電極７および増倍ゲート電極８にオン状態となる電圧が印加された際に、電位制御ゲート電極１０には、転送ゲート電極７および増倍ゲート電極８に印加される電圧の極性とは逆の極性（マイナス極性）に、所定の電圧を印加するように構成されている。
【００５６】
具体的には、図１３の期間Ｄにおいて、増倍ゲート電極８に対してオン状態となる電圧（約２４Ｖ）が印加されていた状態から、オフ状態となる電圧（約０Ｖ）が印加されるように切り替わる際に、電位制御ゲート電極１０においては、約−２．９Ｖの電圧が印加されていた状態から、約＋２．９Ｖの電圧が印加されるように調整される。そして、期間Ｅにおいて、転送ゲート電極７が、オン状態となる電圧（約２．９Ｖ）が印加されていた状態からオフ状態となる電圧（約０Ｖ）が印加される際には、電位制御ゲート電極１０に対しては、期間Ｄより引き続き約＋２．９Ｖの電圧が印加される。
【００５７】
第２実施形態では、上記のように、電子の増倍動作および転送動作の際に、フォトダイオード部４の電位を、電子蓄積部４ａおよび電子増倍部３ｂの電位の変化の大きさに対応するような大きさで、かつ、電子蓄積部４ａおよび電子増倍部３ｂの電位の変化する側の極性と反対の極性に変化させるように電位制御ゲート電極１０に所定の電圧を印加するように制御することによって、電子蓄積部４ａおよび電子増倍部３ｂの電位の変化に起因して、電子蓄積部４ａおよび電子増倍部３ｂの電位の変化する極性側にフォトダイオード部４の電位が変動するのを抑制することができる。したがって、フォトダイオード部４の電位を所定の電位（約３Ｖ）に維持することができる。その結果、電子を完全に転送することができるので、ＣＭＯＳイメージセンサの増倍効率が低下するのを抑制することができる。
【００５８】
また、上記第２実施形態では、電子蓄積部４ａおよび電子増倍部３ｂの電位が変化する毎に、フォトダイオード部４の電位も電子蓄積部４ａおよび電子増倍部３ｂの電位の変化と同じ極性側に変化するのを抑制することができるので、フォトダイオード部４の電位を所定の電位（約３Ｖ）により、安定的に維持することができる。また、電子蓄積部４ａおよび電子増倍部３ｂの電位が変化する毎に、電位制御ゲート電極１０に印加する電圧を制御するので、より短い時間における電子蓄積部４ａおよび電子増倍部３ｂの電位の変化に対しても、フォトダイオード部４の電位を所定の電位（約３Ｖ）に維持することができる。
【００５９】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００６０】
（第３実施形態）
図１４は、本発明の第３実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図１５は、本発明の第３実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。また、図１６は、図１４に示した第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１７は、図１４に示した第３施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図１８は、図１４に示した第３実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。第３実施形態では、上記第１実施形態とは異なり、上記第１実施形態におけるＣＭＯＳイメージセンサの構成に、増倍ゲート電極８下の電子増倍部３ｂにより増倍した電子を転送するための転送ゲート電極１３と、転送ゲート電極１３および読出ゲート電極９の間に形成されるとともに、電子を読出ゲート電極９を介してフローティングディフュージョン領域５へ転送するための転送ゲート電極１４とをさらに備えるとともに、転送ゲート電極１４下の転送チャネル３に、電子蓄積部３ａを設ける例について説明する。
【００６１】
本発明の第３実施形態によるＣＭＯＳイメージセンサは、図１５および図１６に示すように、転送チャネル３の上面上に形成されたゲート絶縁膜６の上面上の所定領域に、所定の間隔を隔てて、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極１３、転送ゲート電極１４および読出ゲート電極９が、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。図１７および図１８に示すように、転送ゲート電極１３および転送ゲート電極１４には、それぞれ、コンタクト部１３ａおよび１４ａを介して、電圧制御のためのクロック信号Φ５およびΦ６を供給する配線層２５および２６が電気的に接続されている。
【００６２】
また、図１６に示すように、転送ゲート電極１３および転送ゲート電極１４に、それぞれ、配線層２５および２６を介してクロック信号Φ５およびΦ６のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極１３および転送ゲート電極１４に約２．９Ｖの電圧が印加されるとともに、転送ゲート電極１３下および転送ゲート電極１４下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。
【００６３】
また、転送ゲート電極１３および転送ゲート電極１４に、それぞれ、配線層２５および２６を介してクロック信号Φ５およびΦ６のオン信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極１３および転送ゲート電極１４に約０Ｖの電圧が印加されるとともに、転送ゲート電極１３下および転送ゲート電極１４下の転送チャネル３が約１Ｖの電位に調整された状態になるように構成されている。なお、第３実施形態のその他の構成は、第１実施形態と同様である。
【００６４】
図１９は、第３実施形態における電子の転送動作を説明するための信号波形図である。図２０は、第３実施形態における電子の転送動作を説明するためのポテンシャル図である。次に、図１９および図２０を参照して、第３実施形態における電子の転送動作について説明する。
【００６５】
まず、図１９および図２０に示すように、期間Ａにおいて、増倍ゲート電極８にオン状態となる電圧（約２４Ｖ）が印加された後に、転送ゲート電極７にオン状態となる電圧（約２．９Ｖ）を印加することにより、フォトダイオード部４において生成された電子が転送ゲート電極７下の転送チャネル３を介して増倍ゲート電極８下の電子増倍部３ｂに転送される。
【００６６】
次に、期間Ｂにおいて、転送ゲート電極１３にオン状態となる電圧（約２．９Ｖ）を印加した後に、オン状態に調整されていた増倍ゲート電極８にオフ状態となる電圧（約０Ｖ）を印加する。これにより、電子は増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１３下の転送チャネル３へと転送される。
【００６７】
次に、期間Ｃにおいて、転送ゲート電極１４にオン状態となる電圧（約２．９Ｖ）を印加した後に、オン状態に調整されていた転送ゲート電極１３にオフ状態となる電圧（約０Ｖ）を印加する。これにより、電子は転送ゲート電極１３下の転送チャネル３から転送ゲート電極１４下の転送チャネル３（電子蓄積部３ａ）に転送される。
【００６８】
次に、期間Ｄにおいて、読出ゲート電極９にオン状態となる電圧（約２．９Ｖ）を印加した後に、オン状態に調整されていた転送ゲート電極１４にオフ状態となる電圧（約０Ｖ）を印加する。これにより、電子は転送ゲート電極１４下の転送チャネル３（電子蓄積部３ａ）から、読出ゲート電極９下の転送チャネル３を介してフローティングディフュージョン領域５に転送される。
【００６９】
ここで、第３実施形態では、フォトダイオード部４から転送チャネル３へ電子を転送する際に、電位制御ゲート電極１０には、約０Ｖの電圧が印加され続けるように構成されている。これにより、電子の転送動作時におけるフォトダイオード部４は、電位制御ゲート電極１０に印加された約０Ｖの電圧により、約３Ｖの電位に固定され続けるように制御される。
【００７０】
また、第３実施形態における電子の増倍動作は、増倍ゲート電極８、転送ゲート電極１３および転送ゲート電極１４をオンオフ制御することにより、電子は、転送ゲート電極１３下の転送チャネル３を介して、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）と転送ゲート電極１４下の転送チャネル３（電子蓄積部３ａ）との間を転送するように制御される。そして、電子蓄積部３ａと電子増倍部３ｂとの間を複数回（たとえば、約４００回）往復するように制御されることにより、フォトダイオード部４から転送された電子は約２０００倍に増倍される。
【００７１】
第３実施形態では、上記のように、フォトダイオード部４から転送チャネル３への電子の転送動作時に、フォトダイオード部４を所定の電位（約３Ｖ）に固定するために電位制御ゲート電極１０に所定の電圧（約０Ｖ）を印加するように制御することによって、フォトダイオード部４により生成された電子を転送チャネル３へ転送する際に、電子蓄積部３ａおよび電子増倍部３ｂの電位の変化に起因して、フォトダイオード部４の電位が変動することを抑制することができる。これにより、電子の転送時においてフォトダイオード部４の電位を安定させることができるので、電子を転送チャネル３に完全に転送することができる。
【００７２】
（第４実施形態）
図２１は、本発明の第４実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。第４実施形態では、上記した第３実施形態と同様の構成において、電子の転送動作時における転送ゲート電極７下および増倍ゲート電極８下の転送チャネル３の電位の変化に対応するように、電位制御ゲート電極１０に印加する電圧を制御する例について説明する。
【００７３】
ここで、第４実施形態では、図２１に示すように、フォトダイオード部４から転送チャネル３への電子の転送動作時において、転送ゲート電極７および増倍ゲート電極８にオン状態となる電圧が印加された際、電位制御ゲート電極１０に対して、転送ゲート電極７および増倍ゲート電極８に印加される電圧の極性とは逆の極性（第４実施形態ではマイナス極性）に、所定の電圧が印加される。
【００７４】
具体的には、図２１に示す期間Ａおよび期間Ｂにおいて、フォトダイオード部４に蓄積された電子を転送チャネル３に転送する際に、増倍ゲート電極８および転送ゲート電極７が、順次オン状態になる。この際、増倍ゲート電極８および転送ゲート電極７に、それぞれ、約２４Ｖおよび約２．９Ｖの電圧が印加される一方で、電位制御ゲート電極１０には、約−２．９Ｖの電位が印加される。
【００７５】
なお、第４実施形態のその他の構成および動作は、上記第１実施形態と同様である。
【００７６】
上記第４実施形態では、上記のように、フォトダイオード部４から転送チャネル３への電子の転送動作時における電子蓄積部３ａおよび電子増倍部３ｂの電位の変化に対応するように、電位制御ゲート電極１０に印加する電圧を制御することによって、フォトダイオード部４の電位が、電子蓄積部３ａおよび電子増倍部３ｂの電位の変化に伴って変動するのを抑制することができる。これにより、フォトダイオード部４により生成された電子を転送チャネル３へ転送する際に、フォトダイオード部４の電位を安定させることができるので、電子を転送チャネル３に完全に転送することができる。
【００７７】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７８】
たとえば、上記第１〜第４実施形態では、撮像装置の一例として各画素５０において電荷信号を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。
【００７９】
また、上記第１および第２実施形態では、転送ゲート電極７および読出ゲート電極９がオン状態の場合に、転送ゲート電極７および読出ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極７および読出ゲート電極９がオン状態の場合に、転送ゲート電極７および読出ゲート電極９下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。
【００８０】
また、上記第３および第４実施形態では、転送ゲート電極７、１３、１４および読出ゲート電極９がオン状態の場合に、転送ゲート電極７、１３、１４および読出ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極７、１３、１４および読出ゲート電極９がオン状態の場合に、転送ゲート電極７、１３、１４および読出ゲート電極９下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。
【００８１】
また、上記第１〜第４実施形態では、ｐ型シリコン基板１の表面に転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５を形成する例を示したが、本発明はこれに限らず、ｎ型シリコン基板の表面にｐ型ウェル領域を形成するとともに、そのｐ型ウェル領域の表面に転送チャネル、フォトダイオード部およびフローティングディフュージョン領域を形成するようにしてもよい。
【００８２】
また、上記第１〜第４実施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【００８３】
また、上記第１〜第４実施形態では、電位制御ゲート電極１０の厚さを、電位制御ゲート電極１０以外のゲート電極の厚さよりも小さくなるように形成する例を示したが、本発明はこれに限らず、電位制御ゲート電極１０の厚さを、電位制御ゲート電極１０以外のゲート電極の厚さと同程度の大きさにしてもよい。また、電位制御ゲート電極１０の厚さを、電位制御ゲート電極１０以外のゲート電極の厚さよりも大きくなるように形成してもよい。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。
【図２】図１に示した本発明の第１実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。
【図３】図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図４】図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。
【図５】図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。
【図６】本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するためのポテンシャル図である。
【図７】本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するための信号波形図である。
【図８】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の逆転送動作を説明するためのポテンシャル図である。
【図９】本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の逆転送動作を説明するための信号波形図である。
【図１０】フォトダイオード部と電子増倍部との間で電子を増倍させる動作を行った際における電子の増倍効率を説明するためのグラフである。
【図１１】転送チャネルに設けられた電子蓄積部と電子増倍部との間で電子を増倍させる動作を行った際における電子の増倍効率を説明するためのグラフである。
【図１２】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。
【図１３】本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の逆転送動作を説明するための信号波形図である。
【図１４】本発明の第３実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。
【図１５】本発明の第３実施形態によるＣＭＯＳイメージセンサにおけるポテンシャル図である。
【図１６】本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。
【図１７】本発明の第３実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。
【図１８】本発明の３実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。
【図１９】本発明の第３実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。
【図２０】本発明の第３実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するためのポテンシャル図である。
【図２１】本発明の第４実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。
【図２２】従来のＣＣＤイメージセンサの構造を示した断面図である。
【符号の説明】
【００８５】
２    素子分離領域（素子分離部）
３ｂ  電子増倍部（電荷増加部）
４    フォトダイオード部（光電変換部）
４ａ  電子蓄積部（蓄積部）
５    フローティングディフュージョン領域（電圧変換部）
７    転送ゲート電極（第３電極）
８    増倍ゲート電極（第２電極）
９    読出ゲート電極（第４電極）
１０  電位制御ゲート電極（第１電極）
【図１】
2009059847.tif 000003
【図２】
2009059847.tif 000004
【図３】
2009059847.tif 000005
【図４】
2009059847.tif 000006
【図５】
2009059847.tif 000007
【図６】
2009059847.tif 000008
【図７】
2009059847.tif 000009
【図８】
2009059847.tif 000010
【図９】
2009059847.tif 000011
【図１０】
2009059847.tif 000012
【図１１】
2009059847.tif 000013
【図１２】
2009059847.tif 000014
【図１３】
2009059847.tif 000015
【図１４】
2009059847.tif 000016
【図１５】
2009059847.tif 000017
【図１６】
2009059847.tif 000018
【図１７】
2009059847.tif 000019
【図１８】
2009059847.tif 000020
【図１９】
2009059847.tif 000021
【図２０】
2009059847.tif 000022
【図２１】
2009059847.tif 000023
【図２２】
2009059847.tif 000024