(57)【要約】【課題】軽負荷時のスイッチングロスを大幅に低減し、出力電圧の精度を向上させる。【解決手段】軽負荷時において、コイル電流ＩＬが０Ａよりも低くなり逆電流が発生すると、逆流検出回路７は、逆流検出信号ＲＣＰ＿ＤＥＴを出力する。ＰＦＭ制御回路２は、逆流検出信号ＲＣＰ＿ＤＥＴを受けてＰＦＭパルスを生成する。ロジック回路３は、ＰＦＭ制御回路２が生成するＰＦＭパルス信号のＨｉレベル期間がＰＷＭ信号のＨｉ期間よりも長くなると、ＰＦＭパルス信号を出力する。また、出力電圧ＶＯＵＴが上昇し、エラーアンプ８の誤差信号ＥＡＯの電圧レベルが低下して三角波ＳＬＯＰＥの電圧レベルよりも低くなり、ＰＷＭ信号がＨｉレベルとならない期間が発生すると、ロジック回路３のパルススキップ回路がスキップ信号を出力し、ＰＷＭ信号の出力を停止する。【選択図】図１
2009225642.tif 000002
【特許請求の範囲】
【請求項１】
直流の電源電圧を任意の直流電圧に変換する電源装置であって、
駆動信号に基づいて、スイッチングを行うドライバ部と、
前記電源装置の出力側から前記ドライバ部側に流れる逆電流を検出し、検出信号として出力する逆電流検出部と、
前記電源装置から出力される出力電圧をモニタし、そのモニタ信号に応じて前記ドライバ部に供給するＰＷＭ信号を生成する第１の駆動信号生成部と、
前記逆電流検出部が検出した検出信号に基づいて、前記ドライバ部に供給するＰＦＭ信号を生成する第２の駆動信号生成部と、
前記第１の駆動信号生成部が生成したＰＷＭ信号、または前記第２の駆動信号生成部が生成したＰＦＭ信号のいずれかを選択して前記ドライバ部に駆動信号として出力する信号制御部とを備え、
前記信号制御部は、
前記第２の駆動信号生成部からＰＦＭ信号が出力されていない期間は、前記第１の駆動信号生成部が生成したＰＷＭ信号を駆動信号として出力し、前記第２の駆動信号生成部からＰＦＭ信号が出力される期間は、ＰＦＭ信号を駆動信号として出力し、
前記ＰＦＭ信号が出力されている期間において、前記第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となると、前記ＰＦＭ信号の出力を停止することを特徴とする電源装置。
【請求項２】
請求項１記載の電源装置において、
前記信号制御部は、
前記第２の駆動信号生成部からＰＦＭ信号が出力されていない場合に、前記第１の駆動信号生成部が生成したＰＷＭ信号を出力し、前記第２の駆動信号生成部からＰＦＭ信号が出力される際にＰＦＭ信号を出力する信号選択部と、
前記第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となることを検出し、状態検出信号を出力する状態検出部と、
前記状態検出部が状態検出信号を出力した期間、ＰＷＭ信号、およびＰＦＭ信号のいずれの駆動信号の出力も停止する出力制御部とを有したことを特徴とする電源装置。
【請求項３】
請求項１または２記載の電源装置において、
前記電源装置は、
ＤＣ−ＤＣコンバータであることを特徴とする電源装置。
【請求項４】
直流の電源電圧を任意の直流電圧に変換する電源装置に用いられる半導体集積回路装置であって、
駆動信号に基づいて、スイッチングを行うドライバ部と、
前記電源装置の出力側から前記ドライバ部側に流れる逆電流を検出し、検出信号として出力する逆電流検出部と、
前記電源装置から出力される出力電圧をモニタし、そのモニタ信号に応じて前記ドライバ部に供給するＰＷＭ信号を生成する第１の駆動信号生成部と、
前記逆電流検出部が検出した検出信号に基づいて、前記ドライバ部に供給するＰＦＭ信号を生成する第２の駆動信号生成部と、
前記第１の駆動信号生成部が生成したＰＷＭ信号、または前記第２の駆動信号生成部が生成したＰＦＭ信号のいずれかを選択して前記ドライバ部に駆動信号として出力する信号制御部とを備え、
前記信号制御部は、
前記第２の駆動信号生成部からＰＦＭ信号が出力されていない期間は、前記第１の駆動信号生成部が生成したＰＷＭ信号を駆動信号として出力し、前記第２の駆動信号生成部からＰＦＭ信号が出力される期間は、ＰＦＭ信号を駆動信号として出力し、
前記ＰＦＭ信号が出力されている期間において、前記第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となると、前記ＰＦＭ信号の出力を停止することを特徴とする半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置において、
前記信号制御部は、
前記第２の駆動信号生成部からＰＦＭ信号が出力されていない場合に、前記第１の駆動信号生成部が生成したＰＷＭ信号を出力し、前記第２の駆動信号生成部からＰＦＭ信号が出力される際にＰＦＭ信号を出力する信号選択部と、
前記第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となることを検出し、状態検出信号を出力する状態検出部と、
前記状態検出部が状態検出信号を出力した期間、ＰＷＭ信号、およびＰＦＭ信号のいずれの駆動信号の出力も停止する出力制御部とを有したことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置の効率向上化の技術に関し、特に、ＤＣ−ＤＣコンバータにおけるスイッチングロスによる損失発生の低減に有効な技術に関する。
【背景技術】
【０００２】
電子装置には、安定化直流電源などとして、たとえば、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式のＤＣ−ＤＣコンバータが用いられているものがある。
【０００３】
この種のＤＣ−ＤＣコンバータには、出力電圧を安定化させるためにヒステリシスコンパレータを用いたものが知られている（たとえば、特許文献１参照）。
【０００４】
この場合、ＤＣ−ＤＣコンバータの出力電圧をモニタし、その出力電圧と基準電圧とをヒステリシスコンパレータによって比較し、モニタしている出力電圧が下限しきい値に達したら、出力電圧を生成するスイッチング素子をスイッチングさせ、該出力電圧が上限しきい値に達したら、該スイッチング素子のスイッチングを停止させる制御を行っている。
【特許文献１】特開平０６−３０３７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のようなＤＣ−ＤＣコンバータにおける出力電圧の制御技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
すなわち、ヒステリシスコンパレータを用いた出力電圧の制御では、該ヒステリシスコンパレータのヒステリシスの電圧精度に依存することになってしまい、出力電圧のリップルを小さくすることが困難であるという問題がある。
【０００７】
また、ヒステリシスコンパレータによる検出遅延も発生してしまうことになり、高精度な出力電圧の制御が難しいという問題がある。
【０００８】
本発明の目的は、軽負荷時のスイッチングロスを大幅に低減し、出力電圧の精度を向上させることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、直流の電源電圧を任意の直流電圧に変換する電源装置であって、駆動信号に基づいて、スイッチングを行うドライバ部と、電源装置の出力側からドライバ部側に流れる逆電流を検出し、検出信号として出力する逆電流検出部と、電源装置から出力される出力電圧をモニタし、そのモニタ信号に応じてドライバ部に供給するＰＷＭ信号を生成する第１の駆動信号生成部と、逆電流検出部が検出した検出信号に基づいて、ドライバ部に供給するＰＦＭ信号を生成する第２の駆動信号生成部と、第１の駆動信号生成部が生成したＰＷＭ信号、または第２の駆動信号生成部が生成したＰＦＭ信号のいずれかを選択してドライバ部に駆動信号として出力する信号制御部とを備え、該信号制御部は、第２の駆動信号生成部からＰＦＭ信号が出力されていない期間は、第１の駆動信号生成部が生成したＰＷＭ信号を駆動信号として出力し、第２の駆動信号生成部からＰＦＭ信号が出力される期間は、ＰＦＭ信号を駆動信号として出力し、ＰＦＭ信号が出力されている期間において、第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となると、ＰＦＭ信号の出力を停止するものである。
【００１２】
また、本発明は、前記信号制御部が、第２の駆動信号生成部からＰＦＭ信号が出力されていない場合に、第１の駆動信号生成部が生成したＰＷＭ信号を出力し、第２の駆動信号生成部からＰＦＭ信号が出力される際にＰＦＭ信号を出力する信号選択部と、第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となることを検出し、状態検出信号を出力する状態検出部と、該状態検出部が状態検出信号を出力した期間、ＰＷＭ信号、およびＰＦＭ信号のいずれの駆動信号の出力も停止する出力制御部とを有したものである。
【００１３】
さらに、本発明は、電源装置が、ＤＣ−ＤＣコンバータよりなるものである。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
【００１５】
本発明は、直流の電源電圧を任意の直流電圧に変換する電源装置に用いられる半導体集積回路装置であって、駆動信号に基づいて、スイッチングを行うドライバ部と、電源装置の出力側からドライバ部側に流れる逆電流を検出し、検出信号として出力する逆電流検出部と、電源装置から出力される出力電圧をモニタし、そのモニタ信号に応じてドライバ部に供給するＰＷＭ信号を生成する第１の駆動信号生成部と、逆電流検出部が検出した検出信号に基づいて、ドライバ部に供給するＰＦＭ信号を生成する第２の駆動信号生成部と、第１の駆動信号生成部が生成したＰＷＭ信号、または第２の駆動信号生成部が生成したＰＦＭ信号のいずれかを選択してドライバ部に駆動信号として出力する信号制御部とを備え、該信号制御部は、第２の駆動信号生成部からＰＦＭ信号が出力されていない期間は、第１の駆動信号生成部が生成したＰＷＭ信号を駆動信号として出力し、第２の駆動信号生成部からＰＦＭ信号が出力される期間は、ＰＦＭ信号を駆動信号として出力し、ＰＦＭ信号が出力されている期間において、第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となると、ＰＦＭ信号の出力を停止するものである。
【００１６】
また、本発明は、前記信号制御部が、第２の駆動信号生成部からＰＦＭ信号が出力されていない場合に、第１の駆動信号生成部が生成したＰＷＭ信号を出力し、第２の駆動信号生成部からＰＦＭ信号が出力される際にＰＦＭ信号を出力する信号選択部と、第１の駆動信号生成部から出力されるＰＷＭ信号が停止状態となることを検出し、状態検出信号を出力する状態検出部と、該状態検出部が状態検出信号を出力した期間、ＰＷＭ信号、およびＰＦＭ信号のいずれの駆動信号の出力も停止する出力制御部とを有したものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
（１）電源装置の電力変換効率を大幅に向上させることができる。
【００１９】
（２）また、低リップルで電圧精度の高い電源電圧を生成することできる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
図１は、本発明の一実施の形態による電源装置の構成例を示す説明図、図２は、図１の電源装置に設けられたロジック回路の構成例を示す説明図、図３は、図１の電源装置に設けられたＰＦＭ制御回路の構成例を示す回路図、図４は、図１の電源装置の各部における信号のタイミングチャート、図５は、図３のＰＦＭ制御回路における信号のタイミングチャートである。
【００２２】
本実施の形態において、電源装置１は、たとえば、ＤＣ−ＤＣコンバータからなり、半導体集積回路装置などに安定した電源を供給する。
【００２３】
電源装置１は、図１に示すように、ＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）制御回路２、ロジック回路３、ドライバ４、トランジスタ５，６、逆流検出回路７、エラーアンプ８、コンパレータ９、基準電圧回路１０、三角波発生器１１、平滑用コイル１２、平滑用コンデンサ１３、および抵抗１４，１５から構成されている。
【００２４】
また、これらＰＦＭ制御回路２、ロジック回路３、ドライバ４、トランジスタ５，６、逆流検出回路７、エラーアンプ８、コンパレータ９、基準電圧回路１０、ならびに三角波発生器１１は、たとえば、半導体集積回路装置内に設けられた回路であり、平滑用コイル１２、平滑用コンデンサ１３、および抵抗１４，１５は、該半導体集積回路装置の外部に設けられた回路である。
【００２５】
第２の駆動信号生成部となるＰＦＭ制御回路２は、逆電流検出部である逆流検出回路７から出力される逆流検出信号ＲＣＰ＿ＤＥＴに基づいて、デュティを制御するＰＦＭパルス信号を出力する。信号制御部であるロジック回路３は、逆流検出回路７、およびコンパレータ９から出力される比較信号ＣＯＭＰＯＵＴに基づいて、ＰＷＭ信号を生成して出力するとともに、逆流検出回路７が逆流電流を検出した際に、ドライバ部を構成するトランジスタ５，６を強制ＯＦＦする信号を出力する。
【００２６】
ドライバ４は、ロジック回路３から出力されたＰＷＭ信号ＰＷＭ＿ＯＵＴに基づいて、トランジスタ５，６をそれぞれ駆動する。トランジスタ５，６は、ＰチャネルＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）−ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなる。
【００２７】
トランジスタ５の一方の接続部には、電源電圧ＶＣＣが接続されており、該トランジスタ５の他方の接続部には、トランジスタ５の一方の接続部が接続されている。トランジスタ６の他方の接続部には、基準電位ＶＳＳが接続されている。
【００２８】
逆流検出回路７は、待機状態などの軽負荷時に、電源装置１の出力側から電源電圧ＶＣＣ、または基準電位ＶＳＳに電流が流れる、逆電流を検出し、逆流検出信号ＲＣＰ＿ＤＥＴを出力する。逆流検出回路７は、たとえば、コンパレータからなり、このコンパレータの正（＋）側入力端子には、トランジスタ５とトランジスタ６との接続部が接続されている。
【００２９】
第１の駆動信号生成部を構成するエラーアンプ８の一方の入力部には、フィードバック電圧ＶＦＢが入力されるように接続されており、他方の入力部には、第１の駆動信号生成部を構成する基準電圧回路１０が生成した基準電圧ＶＲＥＦが入力されるように接続されている。
【００３０】
エラーアンプ８は、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦとの誤差を増幅し、誤差信号ＥＡＯとして、コンパレータ９に出力する。第１の駆動信号生成部を構成するコンパレータ９の一方の入力部には、エラーアンプ８から出力された誤差信号ＥＡＯが入力されており、該コンパレータ９の他方の入力部には、第１の駆動信号生成部を構成する三角波発生器１１が生成した三角波ＳＬＯＰＥが入力されている。
【００３１】
コンパレータ９は、誤差信号ＥＡＯと三角波ＳＬＯＰＥとを比較して任意のデュティのＰＷＭ信号を生成し、比較信号ＣＯＭＰＯＵＴとして出力する。平滑用コイル１２の一方の接続部には、トランジスタ５とトランジスタ６との接続部が接続されており、該平滑用コイル１２の他方の接続部には、平滑用コンデンサ１３の一方の接続部、および抵抗１４の一方の接続部が接続されている。
【００３２】
抵抗１４の他方の接続部には、抵抗１５の一方の接続部が接続されている。また、抵抗１５の他方の接続部、ならびに平滑用コンデンサ１３の他方の接続部には、基準電位ＶＳＳがそれぞれ接続されている。
【００３３】
抵抗１４，１５によって分圧された電圧は、電源装置１の出力電圧ＶＯＵＴのモニタ電圧（フィードバック電圧ＶＦＢ）としてエラーアンプ８に入力される。
【００３４】
図２は、ロジック回路３の構成例を示す説明図である。
【００３５】
ロジック回路３は、ラッチ１６、論理和回路１７、論理積回路１８、およびパルススキップ回路１９が備えられている。ラッチ１６の制御端子には、ロジック回路３に入力される基準クロック信号に基づいて生成されたクロック信号であるクロック信号ＰＷＭ＿ＳＥＴが入力されている。
【００３６】
ラッチ１６の入力部には、コンパレータ９から出力される比較信号ＣＯＭＰＯＵＴが入力されるように接続されている。信号選択部である論理和回路１７の一方の入力部には、ＰＦＭ制御回路２から出力されるＰＦＭパルス信号が入力されるように接続されており、該論理和回路１７の他方の接続部には、ラッチ１６の出力部、およびパルススキップ回路１９の入力部がそれぞれ接続されている。
【００３７】
論理和回路１７の出力部には、出力制御部となる論理積回路１８の一方の入力部が接続されており、該論理積回路１８の他方の入力部には、パルススキップ回路１９の出力部が接続されている。論理和回路１７により、ラッチ１６から出力されるＰＷＭ信号とＰＦＭパルス信号との論理和をとり、デュティの高いパルスでのスイッチングを行う。
【００３８】
状態検出部であるパルススキップ回路１９は、ＰＷＭ信号の状態に基づいて状態制御信号であるスキップ信号Ｐ＿ＳＫＩＰを出力する。このパルススキップ回路１９は、ラッチ１６から出力されるＰＷＭ信号がスイッチングしない場合に、Ｌｏレベルのスキップ信号Ｐ＿ＳＫＩＰを出力し、論理積回路１８の出力を停止させる。論理積回路１８の出力部から出力される信号は、ＰＷＭ信号ＰＷＭ＿ＯＵＴとしてドライバ４に出力される。
【００３９】
図３は、ＰＦＭ制御回路２の構成例を示す回路図である。
【００４０】
ＰＦＭ制御回路２は、インバータ２０、定電流源２１，２２、トランジスタ２３，２４、スイッチ部２５、コンデンサ２６、およびコンパレータ２７から構成されている。
【００４１】
インバータ２０の入力部には、逆流検出回路７から出力される逆流検出信号ＲＣＰ＿ＤＥＴが入力されるように接続されている。このインバータ２０の出力部には、トランジスタ２３，２４のゲートが接続されている。
【００４２】
トランジスタ２３は、ＰチャネルＭＯＳからなり、トランジスタ２４は、ＮチャネルＭＯＳからなる。トランジスタ２３の一方の接続部には、定電流源２１を介して電源電圧ＶＣＣが接続されており、該トランジスタの他方の接続部には、トランジスタ２４の一方の接続部が接続されている。
【００４３】
トランジスタ２４の他方の接続部には、定電流源２２を介して基準電位ＶＳＳが接続されており、これらトランジスタ２３，２４によってインバータが構成されている。
【００４４】
トランジスタ２３とトランジスタ２４との接続部には、スイッチ部２５の入力部が接続されており、該スイッチ部２５の出力部には、コンパレータ２７の正（＋）側入力端子、ならびにコンデンサ２６の一方の接続部がそれぞれ接続されている。
【００４５】
スイッチ部２５の制御端子には、ロジック回路３に入力される基準クロック信号に基づいて生成されたクロック信号であるスイッチ信号ＳＷが入力されるように接続されている。
【００４６】
コンパレータ２７の負（−）側入力端子には、三角波発生器１１が生成した三角波ＳＬＯＰＥが入力されるように接続されている。また、コンデンサ２６の他方の接続部には、基準電位ＶＳＳが接続されている。
【００４７】
次に、本実施の形態による電源装置１における動作について説明する。
【００４８】
図４は、電源装置１の各部における信号のタイミングチャートである。図４において、上方から下方にかけては、電源装置１から出力される出力電圧ＶＯＵＴ、電源装置１から出力される出力電流Ｉｏｕｔ、平滑用コイル１２に流れるコイル電流ＩＬ、逆流検出回路７から出力される逆流検出信号ＲＣＰ＿ＤＥＴ、エラーアンプ８から出力される誤差信号ＥＡＯ、三角波発生器１１から出力される三角波ＳＬＯＰＥ、コンパレータ９から出力される比較信号ＣＯＭＰＯＵＴ、ラッチ１６の制御端子に入力されるクロック信号ＰＷＭ＿ＳＥＴ、ラッチ１６から出力されるＰＷＭ信号、パルススキップ回路１９から出力されるスキップ信号Ｐ＿ＳＫＩＰ、ＰＦＭ制御回路２から出力されるＰＦＭパルス信号、ロジック回路３から出力されるＰＷＭ信号ＰＷＭ＿ＯＵＴの信号タイミングをそれぞれ示している。
【００４９】
まず、通常動作時（重負荷時）においては、電源装置１がＰＷＭ信号によって動作しており、ロジック回路３から出力されるＰＷＭ信号ＰＷＭ＿ＯＵＴの信号立ち上がりのタイミングは、ラッチ１６の制御端子に入力されるクロック信号ＰＷＭ＿ＳＥＴの立ち上がりで決まり、該ＰＷＭ信号ＰＷＭ＿ＯＵＴの信号立ち下がりのタイミングは、コンパレータ９の比較信号ＣＯＭＰＯＵＴの立ち上がりで決まる。
【００５０】
この通常動作時のＰＷＭ信号による動作期間では、コイル電流ＩＬは逆流しないので、逆流検出回路７の逆流検出信号ＲＣＰ＿ＤＥＴは、Ｌｏレベルとなっている。
【００５１】
続いて、負荷が待機時などの軽負荷時となると、電源装置１はＰＦＭ信号によって動作するモードに移行する。重負荷時から軽負荷時に遷移した後、コイル電流ＩＬが０Ａよりも下限のレベル、すなわち、逆電流が発生すると、逆流検出回路７は、Ｈｉレベルの逆流検出信号ＲＣＰ＿ＤＥＴを出力する。
【００５２】
ＰＦＭ制御回路２は、Ｈｉレベルの逆流検出信号ＲＣＰ＿ＤＥＴが入力されると、ＰＦＭパルス信号を生成してロジック回路３に出力する。論理和回路１７は、ＰＦＭ制御回路２が生成するＰＦＭパルス信号のＨｉレベル期間がＰＷＭ信号のＨｉ期間よりも長くなると、ＰＦＭパルス信号を論理積回路１８に出力し、該論理積回路１８からＰＷＭ信号ＰＷＭ＿ＯＵＴとしてＰＦＭパルス信号が出力される。
【００５３】
また、軽負荷時には、出力電圧ＶＯＵＴが上昇し、それに伴い、エラーアンプ８の誤差信号ＥＡＯの電圧レベルが低下して、該誤差信号ＥＡＯの電圧レベルが三角波ＳＬＯＰＥの電圧レベルよりも低くなることによって、ＰＷＭ信号がＨｉレベルとならない期間が発生する。
【００５４】
このＰＷＭ信号がＨｉレベルとならない期間が発生すると、パルススキップ回路１９は、Ｌｏレベルのスキップ信号Ｐ＿ＳＫＩＰを出力する。これによって、Ｌｏレベルのスキップ信号Ｐ＿ＳＫＩＰが出力されている期間は、ＰＷＭ信号ＰＷＭ＿ＯＵＴの出力が停止され、ＰＦＭパルス信号がスキップされることになる。
【００５５】
次に、ＰＦＭ制御回路２における動作について、図５のタイミングチャートを用いて説明する。
【００５６】
図５において、上方から下方にかけては、平滑用コイル１２に流れるコイル電流ＩＬ、逆流検出回路７から出力される逆流検出信号ＲＣＰ＿ＤＥＴ、スイッチ部２５の制御端子に入力されるスイッチ信号ＳＷ、三角波発生器１１から出力される三角波ＳＬＯＰＥ、ならびにＰＦＭ制御回路２から出力されるＰＦＭパルス信号の信号タイミングをそれぞれ示している。
【００５７】
まず、逆流検出回路７が逆電流を検出し、Ｈｉレベルの逆流検出信号ＲＣＰ＿ＤＥＴを出力すると、トランジスタ２３がＯＮとなり、スイッチ信号ＳＷがＨｉレベルの期間にコンデンサ２６に電荷が充電される。
【００５８】
それによって、コンパレータ２７の正（＋）側入力端子に入力される参照電圧が上昇し、該コンパレータ２７から出力されるＰＦＭパルス信号のデュティが大きくなる。また、逆流検出回路７によって逆電流が検出されない期間は、逆流検出信号ＲＣＰ＿ＤＥＴがＬｏレベルとなるので、トランジスタ２４がＯＮすることになり、スイッチ信号ＳＷがＨｉレベルの期間にコンデンサ２６に充電された電荷が放電されることになり、コンパレータ２７の正（＋）側入力端子に入力される参照電圧が低下し、それに伴い、ＰＦＭパルス信号のデュティが小さくなる。
【００５９】
それにより、本実施の形態によれば、軽負荷時にＰＦＭパルス信号をスキップさせることができるので、トランジスタ５，６のスイッチングロスを低減し、電力変換効率を向上させることができる。
【００６０】
また、応答性の早いエラーアンプ８の誤差信号ＥＡＯに基づいて、ＰＦＭパルス信号をスキップさせるので、低リップルで電圧精度の高い電源電圧を生成することが可能となる。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６２】
前記実施の形態では、降圧型のＤＣ−ＤＣコンバータに適用する場合について記載したが、本発明は、昇圧型のＤＣ−ＤＣコンバータに適用することによっても、高精度な電源電圧を生成することができる。
【産業上の利用可能性】
【００６３】
本発明は、電子装置に安定化電源を供給するＤＣ−ＤＣコンバータなどの電源装置に適している。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施の形態による電源装置の構成例を示す説明図である。
【図２】図１の電源装置に設けられたロジック回路の構成例を示す説明図である。
【図３】図１の電源装置に設けられたＰＦＭ制御回路の構成例を示す回路図である。
【図４】図１の電源装置の各部における信号のタイミングチャートである。
【図５】図３のＰＦＭ制御回路における信号のタイミングチャートである。
【符号の説明】
【００６５】
１  電源装置
２  ＰＦＭ制御回路
３  ロジック回路
４  ドライバ
５，６  トランジスタ
７  逆流検出回路
８  エラーアンプ
９  コンパレータ
１０  基準電圧回路
１１  三角波発生器
１２  平滑用コイル
１３  平滑用コンデンサ
１４，１５  抵抗
１６  ラッチ
１７  論理和回路
１８  論理積回路
１９  パルススキップ回路
２０  インバータ
２１，２２  定電流源
２３，２４  トランジスタ
２５  スイッチ部
２６  コンデンサ
２７  コンパレータ
【図１】
2009225642.tif 000003
【図２】
2009225642.tif 000004
【図３】
2009225642.tif 000005
【図４】
2009225642.tif 000006
【図５】
2009225642.tif 000007