(57)【要約】【課題】高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成で多結晶シリコンＴＦＴに匹敵する特性を有する半導体装置を製造するための半導体製造方法。【解決手段】非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、動作半導体薄膜を化学気相成長方法あるいは物理蒸着成長方法において柱状構造を有する微結晶シリコンからなる半導体薄膜を成長する工程と、ソース・ドレイン領域が熱活性化あるいはエネルギービーム活性化により形成される工程と、かつ前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを形成する工程を含み、トップゲートをボトムゲートに自己整合的に形成させるために、裏面からボトムゲートをマスクとして露光することを特徴とする半導体製造方法。【選択図】図１
2009194348.tif 000002
【特許請求の範囲】
【請求項１】
非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜において、動作半導体薄膜のチャネル領域を化学気相成長方法あるいは物理気相成長方法において柱状構造を有している微結晶シリコンからなる半導体薄膜を成長し、ソース・ドレイン領域が熱活性化あるいはエネルギービーム活性化により形成された多結晶シリコンからなる半導体であって、かつ前記動作半導体薄膜の上下にそれぞれ絶縁膜を介してスパッタリング金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み、トップゲートをボトムゲートに自己整合的に形成させるために、裏面からボトムゲートをマスクとして露光することを特徴とする半導体製造方法。
【請求項２】
チャネル領域の微結晶シリコンの結晶粒径は、ソース・ドレイン領域の結晶粒よりも小さいことを特徴とする請求項１に記載の半導体製造方法。
【発明の詳細な説明】
【発明の詳細な説明】
【技術分野】
【０００１】本発明は、半導体製造方法に関し、特に非晶質透明基板に設けられる薄膜トランジスタ（ＴＦＴ）に関するものである。
【背景技術】
【０００２】近時では、無アルカリガラス基板上に多結晶半導体ＴＦＴ（特に多結晶シリコンＴＦＴ（ｐ−Ｓｉ  ＴＦＴ））からなる高精細デイスプレイが実現されている。ｐ−Ｓｉ  ＴＦＴの動作半導体薄膜となるｐ−Ｓｉ膜を形成する手法としては、先ずアモルファスシリコン（ａ−Ｓｉ）膜を成膜した後、紫外波長で短パルスのエキシマレーザ光を照射する。これにより、ガラス基板に影響を与えることなくａ−Ｓｉ膜のみを溶融結晶化させて多結晶シリコン膜を得る方法が主流となっている。
【発明が解決しようとする課題】
【０００３】上記の手法で多結晶シリコン膜を形成するに際して、大面積化に対応した高出力、線状ビームのエキシマレーザが利用されており、これによって結晶化した多結晶シリコン膜を用いたトップゲート型の薄膜トランジスタが開発されている。エキシマレーザ結晶化では、ランダムに発生した核から等方的に成長し、結晶粒径は１μｍに満たず、チャネル領域には結晶粒径が小さいために多数の結晶粒が含まれ、このＴＦＴの移動度は典型的には１００ｃｍ２／Ｖｓ程度である。この値は、ａ−Ｓｉに比較すれば１００倍ほど高いが、単結晶シリコン（Ｓｉ−ＭＯＳＦＥＴ）の移動度に比較すれば約１／６である。移動度は、結晶粒径が大きくチャネルの長さ方向に存在する粒界が少ない場合には大きく、チャネルとなった部分の結晶粒径が小さくチャネルの長さ方向に粒界が多数存在する場合には小さくなる。また、結晶粒界には欠陥が多く、チャネル内部に粒界が存在することにより特性が抑えられている。従って、多結晶シリコン半導体薄膜で高いｇｍを実現するためには、結晶粒径を大きくすること、または高いｇｍ（高いオン電流）を実現できる何らかのＴＦＴ構造を採用することが要求される。
【０００４】本発明は、前記課題に鑑みてなされたものであり、高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成でＳｉ−ＭＯＳＦＥＴに匹敵する特性を有する半導体装置を製造するための半導体製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００６】非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、動作半導体薄膜を化学気相成長方法あるいは物理気相成長方法において柱状構造を有している微結晶シリコンからなる半導体薄膜を成長する工程と、ソース・ドレイン領域が熱活性化あるいはエネルギービーム活性化により形成される工程と、かつ前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを形成する工程を含み、トップゲートをボトムゲートに自己整合的に形成させるために、裏面からボトムゲートをマスクとして露光することを特徴とする半導体製造方法。
【発明を実施するための最良の形態】
【０００７】−本発明の基本骨子−
本発明は、非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、動作半導体薄膜のチャネル領域を化学気相成長法あるいは物理気相成長法において柱状構造を有する微結晶シリコンからなる半導体薄膜を成長する工程と、ソース・ドレイン領域が熱活性化あるいはエネルギービーム活性化により形成される工程と、かつ前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを形成する工程を含み、トップゲートをボトムゲートに自己整合的に形成させるために、裏面からボトムゲートをマスクとして露光することを特徴とする半導体製造方法。【０００８】本発明者は、動作半導体薄膜のチャネル領域が柱状構造からなる微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなるダブルゲート構造を有する半導体構造を採用することにより、高い性能を有する薄膜トランジスタを低コストで形成できることに想到した。【０００９】このダブルゲート構造は、上下のゲート電極の位置合わせ等が極めて困難とされているため、Ｓｉ基板を用いるＳｉ−ＭＯＳＦＥＴでこれを実現することはできない。このような構造のＴＦＴを実現するには、ＴＦＴがガラス等の透明な非晶質基板を用いることを利用する。即ち、下部ゲート電極（ボトムゲート電極）をマスクとして基板側から背面露光し、自己整合的に上部ゲート電極（トップゲート電極）を形成する。【００１０】低温でダブルゲート構造を形成しようとする場合、上部あるいは下部のゲート電極は金属材料を利用することが必要である。【００１１】これを実現するためにはトップゲート電極となる金属膜を露光光が通過できる程度の薄い膜厚に、ボトムゲート電極を露光を遮断する程度の厚い膜厚に形成すれば良い。ここで、ボトムゲート電極とトップゲート電極とを金属材料で形成することにより、両者の接続を容易且つ確実に確保し、しきい値電圧の制御が容易となり、特性向上を図ることができる。これにより、通常の単一ゲートのＴＦＴに比して約２倍のｇｍ（移動度）を得ることが可能となる。。【００１２】更に、動作半導体薄膜となる微結晶シリコン半導体薄膜を形成するに際して、化学気相成長法や物理気相成長法を利用することにより、小さい粒径の柱状シリコン薄膜を形成する。このような小さい粒径の微結晶シリコン薄膜は、ゲート長が小さくなった場合の素子間のばらつきの抑制に効果を有する。また、微結晶シリコンは、アモルファスシリコンに比較して１０倍の電流駆動能力を有するためアモルファスＳｉに比較して大きなオン電流を確保することができる。【００１３】さらに本発明では、電流駆動能力を上げるために、ソース・ドレインを多結晶シリコンからなる構造を形成するため、熱活性化やエネルギービーム活性化を利用する半導体製造方法であることに特徴がある。ゲート長が短くなった場合に、ソース・ドレインの抵抗はデバイスの性能に強く影響を及ぼす。従って本発明は、非晶質透明基板上に形成される高速動作を必要とされる回路に最適である。【００１４】−本発明を適用した具体的な諸実施形態−
以下、本発明の具体的な諸実施形態について詳述する。
ここでは、微結晶シリコンの成膜にプラズマＣＶＤを利用し、ソース・ドレインの多結晶シリコンの形成のため、前記微結晶シリコンのソース・ドレイン領域にイオン注入を行い、引き続き連続波（ＣＷ）レーザーを使った活性化を利用した。レーザー波長は５３２ｎｍであり、出力は３Ｗである。エネルギービーム出力安定性は、０．１ｒｍｓ％以下のノイズ、出力の時間安定性は±１％／時間以下である。なお、レーザー波長はこの値に限定したものではなく、アモルファス半導体膜、あるいは微結晶シリコン半導体薄膜が結晶化できる波長を利用すれば良い。また、パルスのレーザーを利用しても良い。【００１５】非晶質透明基板には、ＮＡ３５ガラスを用いるが、基板材料はこれに限定したものではなく、他の無アルカリガラス、石英ガラスやプラスチックなどでも良い。【００１６】（実施形態１）
図１は、本実施形態によるＴＦＴの概略断面図である。【００１７】図２〜図９は、ＴＦＴの製造方法を工程順に示す概略断面模式図である。
先ず、図２に示すように、ガラス基板１上にバッファ層となるシリコン酸化膜２をプラズマＣＶＤにより膜厚４００ｎｍ程度に形成した後、シリコン酸化膜２上に金属材料、ここではＭｏ膜を、露光光（ここではｇ線）が遮断される程度の厚い膜厚、例えば２００ｎｍ程度にスパッタリングにより堆積形成し、これを電極形状にパターニングすることにより、ボトムゲート電極３を形成する。【００１８】続いて、図２に示すように、プラズマＣＶＤ法によりボトムゲート電極３を覆うようにシリコン酸化膜４を膜厚６０ｎｍ程度に形成する。【００１９】続いて、図２に示すように、シリコン酸化膜４上にプラズマＣＶＤにより微結晶シリコン膜５を膜厚７５ｎｍ程度に形成する。続いて、図２に示すように、微結晶シリコン膜５をパターニングし、島状の動作半導体薄膜５を形成する。【００２０】続いて、図２に示すように、シリコン酸化膜をプラズマＣＶＤにより膜厚６０ｎｍ程度に形成し、ゲート絶縁膜６を形成した後、ボトムゲート電極３と同一の金属材料、即ちここではＭｏ膜７を、露光光（ここではｇ線）が通過する程度の薄い膜厚、例えば５０ｎｍ程度にスパッタリング堆積形成する。【００２１】続いて、図３に示すように、Ｍｏ膜７上に例えばポジ型のフォトレジスト８を塗布し、ガラス基板１側から、ボトムゲート電極３をマスクとして背面露光する。露光光はボトムゲート電極３では遮断されるがＭｏ膜７は通過するため、ボトムゲート電極３に位置整合してこれと同一形状のレジストパターンが図４の８のように形成される。【００２２】そして、図４に示すように、このレジストパターン８をマスクとしてＭｏ膜７をエッチングし、レジストパターン８の形状に整ったトップゲート電極である図５中の電極７を自己整合的に形成する。【００２３】続いて、レジストパターン８を除去した後、図６中の７に示すように、トップゲート電極７をマスクとしてソース・ドレイン領域のゲート絶縁膜６を図７に示すようにエッチングする。次に、トップゲート電極７をマスクとして動作半導体薄膜５のソース・ドレイン領域に不純物として例えばリンをイオン注入する。【００２４】次に、これにＣＷレーザー照射することによりリンを活性化し、トップゲート絶縁膜６の両側に多結晶シリコンからなるソース／ドレイン領域１１、１２を形成する。なお、不純物の活性化としてはＣＷレーザー活性化に限定したものではなく、熱活性化やエネルギービームの活性化（たとえば、ランプ加熱活性化、パルスレーザー活性化）を用いても良い。【００２５】しかる後、図８中９に示すように全面を覆うように膜厚３００ｎｍ程度にプラズマＣＶＤによりＳｉＮを堆積して層間絶縁膜を形成した後、コンタクトホールの形成、コンタクトホールを介してソース／ドレイン等と接続する図９中の１０の金属電極の形成等を経て、ＴＦＴを完成させる。【００２６】以上説明したように、本実施形態によれば、高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成で多結晶シリコンに匹敵する特性を有するＴＦＴを実現する方法を提供できる。
【発明の効果】
【００２７】本発明により、透明非晶質基板上に、高いｇｍを実現できる微結晶シリコン半導体層と多結晶シリコンからなるソース・ドレインとメタルゲートを有するダブルゲート構造を組み合わせるにより、高い性能を有するＴＦＴを実現するための製造方法が提案される。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態による半導体製造方法を示す概略断面図である。
【図２】本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、本発明の実施形態による半導体製造方法を工程順に示す概略断面図である。
【符号の説明】
【００２９】１，１  ガラス基板
２，２  バッファー層酸化膜
３，３  ボトムゲート金属
４，４  ボトムゲート酸化膜
５，５  微結晶シリコンチャネル
６、６  トップゲート酸化膜
７、７  トップゲート金属
８、８  レジスト
９、９  層間絶縁膜
１０、１０  電極
１１、１１  多結晶シリコンからなるソース
１２  １２  多結晶シリコンからなるドレイン
【図１】
2009194348.tif 000003
【図２】
2009194348.tif 000004
【図３】
2009194348.tif 000005
【図４】
2009194348.tif 000006
【図５】
2009194348.tif 000007
【図６】
2009194348.tif 000008
【図７】
2009194348.tif 000009
【図８】
2009194348.tif 000010
【図９】
2009194348.tif 000011