(57)【要約】【課題】放射線検出素子にかかる熱応力を緩和しつつ、小型化および低価格化を実現することが可能な半導体放射線検出器を提供する。【解決手段】半導体基板１上には絶縁層３を介して配線層４ａ、４ｂ、４ｃが形成され、ダイオード構造が放射線検出素子５１として形成された半導体チップ２０をベア状態のままで半導体基板１上に実装し、半導体チップ２０が実装される半導体基板１の材質と半導体チップ２０の材質とを同一とする。【選択図】      図１
2009041942.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層を介して配線層が形成された半導体基板と、
前記半導体基板上にベア状態で実装され、ダイオード構造が放射線検出素子として形成された半導体チップと、
前記半導体チップと前記配線層とを接続するボンディングワイヤとを備え、
前記半導体基板の材質と前記半導体チップの材質とが同一であることを特徴とする半導体放射線検出器。
【請求項２】
絶縁層を介して配線層が形成された半導体基板と、
前記半導体基板上にベア状態で実装され、ダイオード構造が放射線検出素子として形成された半導体チップと、
前記半導体基板上に実装され、前記放射線検出素子にて検出された信号を積分するプリアンプとを備え、
前記半導体基板の材質と前記半導体チップの材質とが同一であることを特徴とする半導体放射線検出器。
【請求項３】
前記プリアンプは、
前記半導体基板上に実装されたトランジスタ素子と、
前記半導体基板上に実装され、前記トランジスタ素子とともに積分器を構成するコンデンサ素子と、
前記半導体基板上に実装され、前記プリアンプを構成する抵抗素子とを備えることを特徴とする請求項２記載の半導体放射線検出器。
【請求項４】
前記トランジスタ素子は、パッケージ化されたリード端子と前記配線層とが接続されるようにして、前記半導体基板上に実装されていることを特徴とする請求項３記載の半導体放射線検出器。
【請求項５】
前記コンデンサ素子は、前記半導体基板に形成された拡散層と、前記絶縁層を介して半導体基板上に形成された配線層とでキャパシタ電極が構成され、前記半導体基板上に形成された絶縁層を薄膜化することでキャパシタ絶縁層が構成されていることを特徴とする請求項３または４記載の半導体放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体放射線検出器に関し、特に、半導体放射線素子が形成された半導体チップの実装方法に適用して好適なものである。
【背景技術】
【０００２】
原子力発電所、加速器施設および放射線利用施設などにおいて、放射線業務従事者が被ばくした放射線の線量を検出したり管理したりするために、放射線業務従事者のポケットに収まる携帯用の半導体放射線検出器が用いられている。
ここで、放射線の検出方式として半導体式を用いた場合、放射線検出素子にて検出される信号の電荷量が１ｆＣオーダと非常に小さいため、マイクロフォニック雑音と呼ばれる振動により誤動作することがある。
【０００３】
このため、従来の半導体放射線検出器では、放射線検出素子と熱膨張率が近く、熱応力を受けにくいセラミックパッケージに放射線検出素子を搭載し、そのセラミックパッケージをプリント基板上に実装することで、放射線検出素子と台座との熱応力差による歪を受けにくくする構造が採られている。また、セラミックパッケージが搭載されるプリント基板との熱応力差は、セラミックパッケージのリード端子の変形で吸収させるようになっている。
【０００４】
図５は、従来の半導体放射線検出器の概略構成を示す断面図である。
図５において、半導体チップ２０には、ダイオード構造を構成するＰ型半導体層２１およびＮ型半導体層２２が放射線検出素子として形成されている。そして、Ｐ型半導体層２１の裏面にはＰ側電極２４が形成されるとともに、Ｎ型半導体層２２上には端部を避けるようにしてＮ側電極２３が形成されている。
【０００５】
一方、セラミックパッケージ１２１の内側には、インナー電極１２２、１２３が形成されるとともに、セラミックパッケージ１２１の外側にはリード端１２７ａ、１２７ｂが形成され、インナー電極１２２、１２３とリード端１２７ａ、１２７ｂとは内部配線１２４、１２５を介してそれぞれ接続されている。
そして、放射線検出素子は、導電性ペースト１２６にてセラミックパッケージ１２１内に接着固定され、Ｐ側電極２４は導電性ペースト１２６を介してインナー電極１２２に接続されるとともに、放射線検出素子のＮ側電極２３はボンディングワイヤ１２８を介してインナー電極１２３に接続されている。そして、セラミックパッケージ１２１には蓋１２８が取り付けられることで、放射線検出素子がセラミックパッケージ１２１内に封止されている。
【０００６】
また、プリント基板１１１上には、配線パターン１１４ａ〜１１４ｅが形成され、セラミックパッケージ１２１、抵抗素子１３１、トランジスタ素子１３２およびコンデンサ素子１３３がプリント基板１１１上に実装されている。ここで、セラミックパッケージ１２１のリード端子１２７ａ、１２７ｂは配線パターン１１４ａ、１１４ｂに接続され、抵抗素子１３１の端子は配線パターン１１４ｂ、１１４ｃに接続され、トランジスタ素子１３２のリード端子は配線パターン１１４ｃ、１１４ｄに接続され、コンデンサ素子１３３の端子は配線パターン１１４ｄ、１１４ｅに接続されている。
【０００７】
また、例えば、特許文献１には、衝撃などの振動や温度変化や湿度に強い半導体放射線検出器を提供するために、アルミ線の他端をそれぞれ基板上に形成された下部電極用パターン 及び上部電極用パターンに超音波ボンディングし、絶縁性の接着剤で放射線検出素子を強固に接着保持する方法が開示されている。
【特許文献１】特開平１０−３１９１２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の半導体放射線検出器では、放射線検出素子と台座との熱応力差による歪を緩和するために、放射線検出素子をセラミックパッケージ１２１に搭載する必要があるため、半導体放射線検出器の小型化に支障をきたすとともに、半導体放射線検出器の高価格化を招くという問題があった。
そこで、本発明の目的は、放射線検出素子にかかる熱応力を緩和しつつ、小型化および低価格化を実現することが可能な半導体放射線検出器を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、請求項１記載の半導体放射線検出器によれば、絶縁層を介して配線層が形成された半導体基板と、前記半導体基板上にベア状態で実装され、ダイオード構造が放射線検出素子として形成された半導体チップと、前記半導体チップと前記配線層とを接続するボンディングワイヤとを備え、前記半導体基板の材質と前記半導体チップの材質とが同一であることを特徴とする。
【００１０】
また、請求項２記載の半導体放射線検出器によれば、絶縁層を介して配線層が形成された半導体基板と、前記半導体基板上にベア状態で実装され、ダイオード構造が放射線検出素子として形成された半導体チップと、前記半導体基板上に実装され、前記放射線検出素子にて検出された信号を積分するプリアンプとを備え、前記半導体基板の材質と前記半導体チップの材質とが同一であることを特徴とする。
また、請求項３記載の半導体放射線検出器によれば、前記プリアンプは、前記半導体基板上に実装されたトランジスタ素子と、前記半導体基板上に実装され、前記トランジスタ素子とともに積分器を構成するコンデンサ素子と、前記半導体基板上に実装され、前記プリアンプを構成する抵抗素子とを備えることを特徴とする。
【００１１】
また、請求項４記載の半導体放射線検出器によれば、前記トランジスタ素子は、パッケージ化されたリード端子と前記配線層とが接続されるようにして、前記半導体基板上に実装されていることを特徴とする。
また、請求項５記載の半導体放射線検出器によれば、前記コンデンサ素子は、前記半導体基板に形成された拡散層と、前記絶縁層を介して半導体基板上に形成された配線層とでキャパシタ電極が構成され、前記半導体基板上に形成された絶縁層を薄膜化することでキャパシタ絶縁層が構成されていることを特徴とする。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、ダイオード構造が放射線検出素子として形成された半導体チップを、その半導体チップと材質が互いに同一の半導体基板上にベア状態で実装するようにしたので、半導体チップと半導体基板との熱膨張率を一致させることができる。このため、放射線検出素子にかかる熱応力を緩和しつつ、放射線検出素子を実装することができ、半導体放射線検出器の誤動作を低減しつつ、半導体放射線検出器の小型化および低価格化を実現することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る半導体放射線検出器について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体放射線検出器の概略構成を示すブロック図、図１（ｂ）は、図１（ａ）の放射線検出素子の実装状態を示す断面図である。
図１（ａ）において、半導体放射線検出器には、放射線を検出する放射線検出素子５１、放射線検出素子５２にて検出された信号を積分するプリアンプ５２およびコンデンサ５３、プリアンプ５２にて積分された信号を増幅するリニアアンプ５４、リニアアンプ５４から出力された信号を閾値と比較するコンパレータ５５、コンパレータ５５からの比較結果に基づいて被ばく放射線量を算出するＣＰＵ５６が設けられている。ここで、プリアンプ５２およびコンデンサ５３は、放射線検出素子５２にて検出された信号を積分する積分器を構成することができる。
【００１４】
また、図１（ｂ）において、放射線検出素子５１には、放射線の検出方式として半導体式を用いた場合、放射線を検出する半導体のダイオード構造を設けることができる。すなわち、半導体チップ２０には、ダイオード構造を構成するＰ型半導体層２１およびＮ型半導体層２２が放射線検出素子５１として形成されている。そして、Ｐ型半導体層２１の裏面にはＰ側電極２４が形成されるとともに、Ｎ型半導体層２２上には端部を避けるようにしてＮ側電極２３が形成されている。
【００１５】
一方、半導体基板１上には絶縁層３が形成され、絶縁層３上には配線層４ａ、４ｂ、４ｃが形成されている。そして、放射線検出素子５１は、Ｐ側電極２４を介して半導体基板１の配線層４ａ上に実装され、放射線検出素子５１のＮ側電極２３はボンディングワイヤ２６ａを介して配線層４ｂに接続されるとともに、配線層４ｂはボンディングワイヤ２６ｂを介して配線層４ｃに接続されている。
【００１６】
ここで、半導体基板１と半導体チップ２０の材質は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができ、半導体チップ２０が実装される半導体基板１の材質と半導体チップ２０の材質とは同一とすることができる。例えば、半導体基板１の材質がＳｉの場合、半導体チップ２０の材質としてＳｉを用いることができる。また、絶縁層３の材質としては、例えば、ＳｉＯ2、ＳｉＯＮまたはＳｉ3Ｎ4を用いることができる。また、配線層４ａ、４ｂ、４ｃの材質としては、例えば、ＡｌやＣｕなどを用いることができ、ボンディングワイヤ２６ｂとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。また、半導体チップ２０に形成されるダイオード構造としては、ＰＮ接合であってもよいし、ＰｉＮ接合であってもよいし、ヘテロ接合であってもよい。
【００１７】
そして、放射線検出素子５１のダイオード構造に逆バイアスが印加されると、電子はｎ側からｐ側に移動し、ダイオード構造の空乏層２５はさらに広がる。そして、放射線業務従事者が被ばくした放射線がダイオード構造の空乏層２５に入射すると、空乏層２５内で共有結合している電子が弾き飛ばされ、電子と正孔のペア（電子正孔対）が生成される。なお、放射線検出素子５１にて検出される信号の電荷量は非常に小さく、１ｆＣオーダである。
【００１８】
そして、電子と正孔のペアが空乏層２５内で生成されると、逆バイアスされている電界に向かって電子は＋方向に移動するとともに、正孔は−方向に移動し、ダイオード構造に入射した放射線の線量に対応した電流が流れる。
そして、放射線検出素子５１にて検出された信号は、プリアンプ５２に送られ、プリアンプ５２およびコンデンサ５３からなる積分器にて増幅される。なお、一般的なＩＣやＬＳＩの信号レベルが２．５〜５Ｖ程度であるのに対し、半導体放射線検出器では、放射線検出素５１子にて検出される信号の電荷量が１ｆＣオーダであるため、コンデンサ５３の容量が１ｐＦで１ｍＶ、コンデンサ５３の容量が１０ｐＦで０．１ｍＶと非常に小さな値になる。
【００１９】
そして、プリアンプ５２にて積分された信号はリニアアンプ回路５４に送られ、リニアアンプ回路５４にて増幅された後、コンパレータ５５に送られる。そして、リニアアンプ回路５４にて増幅された信号は、コンパレータ５５にて閾値と比較され、閾値以上のレベルの信号がパルス信号としてＣＰＵ５６に入力される。そして、ＣＰＵ５６は、コンパレータ５５からのパルス信号をカウントすることにより、放射線業務従事者の被ばく放射線量を算出することができる。
【００２０】
ここで、ダイオード構造が放射線検出素子５１として形成された半導体チップ２０を、その半導体チップ２０と材質が互いに同一の半導体基板１上にベア状態で実装することにより、半導体チップ２０と半導体基板１との熱膨張率を一致させることができる。このため、放射線検出素子５１にかかる熱応力を緩和しつつ、放射線検出素子５１を実装することができ、放射線検出素子５１にて検出される信号の電荷量が非常に小さい場合においても、半導体放射線検出器の誤動作を低減しつつ、半導体放射線検出器の小型化および低価格化を実現することが可能となる。
【００２１】
図２は、本発明の第２実施形態に係る半導体放射線検出器の概略構成を示す断面図である。
図２において、半導体チップ２０には、ダイオード構造を構成するＰ型半導体層２１およびＮ型半導体層２２が図１の放射線検出素子５１として形成されている。そして、Ｐ型半導体層２１の裏面にはＰ側電極２４が形成されるとともに、Ｎ型半導体層２２上には端部を避けるようにしてＮ側電極２３が形成されている。
また、半導体チップ３０には、コレクタ層３２、ベース層３３およびエミッタ層３４が形成され、コレクタ層３２の裏面にはコレクタ電極３１が形成され、ベース層３３上にはベース電極３５が形成され、エミッタ層３４上にはエミッタ電極３６が形成されている。
【００２２】
一方、半導体基板１１上には絶縁層１３が形成され、絶縁層１３上には配線層１４ａ〜１４ｆが形成されている。また、半導体基板１１には拡散層１２が形成され、拡散層１２上の絶縁層１３は薄膜化されることで、キャパシタ絶縁層１３ａが半導体基板１１上に形成されている。そして、キャパシタ絶縁層１３ａの上下にそれぞれ配置された配線層１４ｅおよび拡散層１２はキャパシタ電極を構成することで、キャパシタ絶縁層１３ａ、配線層１４ｅおよび拡散層１２からなるコンデンサが半導体基板１１上に形成されている。
【００２３】
ここで、拡散層１２上の絶縁層１３には開口部が形成され、この開口部を介して配線層１４ｆが拡散層１２に接続されることで、拡散層１２からの引き出し電極を構成することができる。また、半導体基板１１上には、配線層１４ｂ、１４ｃの間に跨るように配置された抵抗層１５が形成されている。なお、抵抗層１５は、Ｎｉなどを含む合金層から構成することができる。
【００２４】
そして、半導体チップ２０は、Ｐ側電極２４を介して半導体基板１１の配線層１４ａ上に実装され、半導体チップ３０は、コレクタ電極３１を介して半導体基板１１の配線層１４ｄ上に実装されている。そして、半導体チップ２０のＮ側電極２３はボンディングワイヤ４１ａを介して配線層１４ｂに接続されるとともに、配線層１４ｃはボンディングワイヤ４１ｂを介して半導体チップ３０のベース電極３５に接続され、半導体チップ３０のエミッタ電極３６はボンディングワイヤ４１ｃを介して配線層１４ｅに接続されている。
【００２５】
なお、半導体チップ３０および抵抗層１５は、図１のプリアンプ５２を構成することができ、キャパシタ絶縁層１３ａ、配線層１４ｅおよび拡散層１２は図１のコンデンサ５３を構成することができる。
ここで、半導体基板１１と半導体チップ２０の材質は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができ、半導体チップ２０が実装される半導体基板１１の材質と半導体チップ２０の材質とが同一とすることができる。例えば、半導体基板１１の材質がＳｉの場合、半導体チップ２０の材質としてＳｉを用いることができる。また、絶縁層１３の材質としては、例えば、ＳｉＯ2、ＳｉＯＮまたはＳｉ3Ｎ4を用いることができる。また、配線層１４ａ〜１４ｆの材質としては、例えば、ＡｌやＣｕなどを用いることができ、ボンディングワイヤ４１ａ〜４１ｃとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。
【００２６】
これにより、ダイオード構造が放射線検出素子５１として形成された半導体チップ２０を、その半導体チップ２０と材質が互いに同一の半導体基板１１上にベア状態で実装することが可能となるとともに、半導体チップ２０が実装された同一の半導体基板１１上に図１のプリアンプ５２を実装することができ、半導体チップ２０と半導体基板１１との熱膨張率を一致させることが可能となるとともに、放射線検出素子５１とプリアンプ５２との間の配線経路を短くすることができる。
【００２７】
このため、放射線検出素子５１にかかる熱応力を緩和しつつ、放射線検出素子５１を実装することが可能となるとともに、マイクロフォニック雑音と呼ばれる振動の影響を低減することができ、放射線検出素子５１にて検出される信号の電荷量が非常に小さい場合においても、半導体放射線検出器の誤動作を低減しつつ、半導体放射線検出器の小型化および低価格化を実現することが可能となる。
なお、図２の実施形態では、バイポーラトランジスタが形成された半導体チップ３０をベア状態で半導体基板１１上に実装する方法について説明したが、パッケージ化されたトランジスタ素子を半導体基板１１上に実装するようにしてもよい。
【００２８】
図３は、図２の半導体放射線検出器の製造方法を示す断面図である。
図３（ａ）において、フォトリソグラフィー技術およびイオン注入技術を用いて、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１１に選択的にイオン注入することにより、半導体基板１１に拡散層１２を形成する。
次に、図３（ｂ）に示すように、半導体基板１１の表面の熱酸化を行うことにより、半導体基板１１上に絶縁層１３を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて、絶縁層１３のハーフエッチングを行うことにより、絶縁層１３の一部を薄膜化し、半導体基板１１上にキャパシタ絶縁層１３ａを形成する。さらに、フォトリソグラフィー技術およびエッチング技術を用いて、絶縁層１３をパターニングすることにより、拡散層１２の一部を露出させる開口部を形成する。
【００２９】
次に、図３（ｃ）に示すように、ＣＶＤやスパッタなどの方法にて、Ａｌなどの金属膜を半導体基板１１上に積層する。そして、フォトリソグラフィー技術およびエッチング技術を用いて金属膜をパターニングすることにより、配線層１４ａ〜１４ｆを半導体基板１１上に形成する。
次に、図３（ｄ）に示すように、ＣＶＤやスパッタなどの方法にて、抵抗となる合金層を半導体基板１１上に積層する。そして、フォトリソグラフィー技術およびエッチング技術を用いて合金層をパターニングすることにより、配線層１４ｂ、１４ｃの間に跨るように配置された抵抗層１５を半導体基板１１上に形成する。
【００３０】
次に、図３（ｅ）に示すように、半導体基板１１の配線層１４ａ上に半導体チップ２０を実装するとともに、半導体基板１１の配線層１４ｄ上に半導体チップ３０を実装する。なお、半導体チップ２０、３０を半導体基板１１上に実装する場合、導電性ペーストなどによって半導体チップ２０、３０を半導体基板１１上に接着固定することができる。
次に、図３（ｆ）に示すように、ボンディングワイヤ４１ａを介して半導体チップ２０のＮ側電極２３を配線層１４ｂに接続し、ボンディングワイヤ４１ｂを介して配線層１４ｃを半導体チップ３０のベース電極３５に接続し、ボンディングワイヤ４１ｃを介して半導体チップ３０のエミッタ電極３６を配線層１４ｅに接続する。
【００３１】
図４は本発明の第３実施形態に係る半導体放射線検出器の概略構成を示す断面図である。
図４において、半導体チップ２０には、ダイオード構造を構成するＰ型半導体層２１およびＮ型半導体層２２が図１の放射線検出素子５１として形成されている。そして、Ｐ型半導体層２１の裏面にはＰ側電極２４が形成されるとともに、Ｎ型半導体層２２上には端部を避けるようにしてＮ側電極２３が形成されている。
一方、半導体基板５１上には絶縁層５３が形成されるとともに、絶縁層５３上には配線層５４ａ〜５４ｅが形成され、半導体チップ２０、抵抗素子６１、トランジスタ素子６２およびコンデンサ素子６３が半導体基板５１上に実装されている。
【００３２】
ここで、半導体チップ２０は、Ｐ側電極２４を介して半導体基板５１の配線層５４ａ上に実装され、半導体チップ２０のＮ側電極２３はボンディングワイヤ７１を介して配線層４４ｂに接続されている。また、抵抗素子６１の端子は配線パターン５４ｂ、５４ｃに接続され、トランジスタ素子６２のリード端子は配線パターン５４ｃ、５４ｄに接続され、コンデンサ素子６３の端子は配線パターン５４ｄ、５４ｅに接続されている。
なお、抵抗素子６１、トランジスタ素子６２およびコンデンサ素子６３はディスクリート素子を用いることができ、トランジスタ素子６２および抵抗層６１は、図１のプリアンプ５２を構成することができ、コンデンサ素子６３は図１のコンデンサ５３を構成することができる。
【００３３】
ここで、半導体基板５１と半導体チップ２０の材質は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができ、半導体チップ２０が実装される半導体基板５１の材質と半導体チップ２０の材質とが同一とすることができる。例えば、半導体基板５１の材質がＳｉの場合、半導体チップ２０の材質としてＳｉを用いることができる。また、絶縁層５３の材質としては、例えば、ＳｉＯ2、ＳｉＯＮまたはＳｉ3Ｎ4を用いることができる。また、配線層５４ａ〜５４ｅの材質としては、例えば、ＡｌやＣｕなどを用いることができ、ボンディングワイヤ７１としては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。
【００３４】
これにより、ダイオード構造が放射線検出素子５１として形成された半導体チップ２０を、その半導体チップ２０と材質が互いに同一の半導体基板５１上にベア状態で実装することが可能となるとともに、ディスクリート素子を用いてプリアンプ５２を実現しつつ、半導体チップ２０が実装された同一の半導体基板５１上に図１のプリアンプ５２を実装することができ、半導体チップ２０と半導体基板５１との熱膨張率を一致させることが可能となるとともに、放射線検出素子５１とプリアンプ５２との間の配線経路を短くすることができる。
【００３５】
このため、放射線検出素子５１にかかる熱応力を緩和しつつ、放射線検出素子５１を実装することが可能となるとともに、マイクロフォニック雑音と呼ばれる振動の影響を低減することができ、放射線検出素子５１にて検出される信号の電荷量が非常に小さい場合においても、半導体放射線検出器の誤動作を低減しつつ、半導体放射線検出器の小型化および低価格化を実現することが可能となる。
【図面の簡単な説明】
【００３６】
【図１】図１（ａ）は、本発明の第１実施形態に係る半導体放射線検出器の概略構成を示すブロック図、図１（ｂ）は、図１（ａ）の放射線検出素子の実装状態を示す断面図である。
【図２】本発明の第２実施形態に係る半導体放射線検出器の概略構成を示す断面図である。
【図３】図２の半導体放射線検出器の製造方法を示す断面図である。
【図４】本発明の第３実施形態に係る半導体放射線検出器の概略構成を示す断面図である。
【図５】従来の半導体放射線検出器の概略構成を示す断面図である。
【符号の説明】
【００３７】
５１  放射線検出素子
５２  プリアンプ
５３  コンデンサ
５４  リニアアンプ
５５  コンパレータ
５６  ＣＰＵ
１、１１、５１  半導体基板
１２  拡散層
３、１３、５３  絶縁層
１３ａ  キャパシタ絶縁層
４ａ、４ｂ、４ｃ、１４ａ〜１４ｆ、５４ａ〜５４ｅ  配線層
１５  抵抗層
２０、３０  半導体チップ
２１  Ｐ型半導体層
２２  Ｎ型半導体層
２３  Ｎ側電極
２４  Ｐ側電極
２５  空乏層
２６ａ、２６ｂ  ４１ａ〜４１ｃ、７１  ボンディングワイヤ
３１  コレクタ電極
３２  コレクタ層
３３  ベース層
３４  エミッタ層
３５  ベース電極
３６  エミッタ電極
６１  抵抗素子
６２  トランジスタ素子
６３  コンデンサ素子
【図１】
2009041942.tif 000003
【図２】
2009041942.tif 000004
【図３】
2009041942.tif 000005
【図４】
2009041942.tif 000006
【図５】
2009041942.tif 000007