(57)【要約】【課題】光電変換素子での画素出力信号の蓄積時間（露光時間）の短縮化を図ることができる光センサを提供する。【解決手段】行状のゲート線ＧＬ１〜ＧＬ３と、列状の信号線ＳＬ１〜ＳＬ３と、ゲート線ＧＬ１〜ＧＬ３と信号線ＳＬ１〜ＳＬ３の各交差部に配置された行列状の画素Ｐ１１〜Ｐ３３と、画素Ｐ１１〜Ｐ３３内のＴＦＴ２を制御するためのゲート信号Ｇ１〜Ｇ３をゲート線ＧＬ１〜ＧＬ３に出力する垂直走査回路１１とを備えるアクティブマトリックス型の光センサであって、垂直走査回路１１が、複数行の画素内のＴＦＴ２を、１水平走査期間内に行毎に異なるタイミングで制御可能であることを特徴とする光センサ。【選択図】図１
2009207062.tif 000002
【特許請求の範囲】
【請求項１】
行状の複数のゲート線と、列状の複数の信号線と、前記ゲート線と前記信号線の各交差部に配置された行列状の複数の画素と、前記画素内の能動素子を制御するためのゲート信号を前記ゲート線に出力する垂直走査回路とを備えるアクティブマトリックス型の光センサであって、
前記垂直走査回路が、複数行の前記画素内の能動素子を、１水平走査期間内に行毎に異なるタイミングで制御可能であることを特徴とする光センサ。
【請求項２】
前記垂直走査回路が複数のシフトレジスタを有する請求項１に記載の光センサ。
【請求項３】
読み出しを実行している行の出力信号がシリアルに読み出されている水平読み出し期間の少なくとも１つにおいて、読み出しを実行している行とは異なる行を含む少なくとも１行の前記画素内の光電変換素子をリセットする請求項１又は請求項２に記載の光センサ。
【請求項４】
列状の複数のサンプルホールド回路と、前記信号線と前記サンプルホールド回路との間に設けられる列状の複数のスイッチとを備え、
前記スイッチがオフ状態中に、前記画素内の能動素子をオン状態にする請求項１〜３のいずれか１項に記載の光センサ。
【請求項５】
各水平走査期間において、前記画素内の光電変換素子での画素出力信号の蓄積時間外である全ての行の前記画素内の光電変換素子をリセットする請求項４に記載の光センサ。
【請求項６】
前記画素内の光電変換素子をリセットする行の前記画素内の能動素子と読み出しを実行している行の前記画素内の能動素子とが１水平走査期間内に異なるタイミングで制御され、
前記画素内の光電変換素子をリセットする行の行番号と、読み出しを実行している行の行番号との相対関係が処理画像毎に変更可能である請求項１〜５のいずれか１項に記載の光センサ。
【請求項７】
前記画素内の光電変換素子が少なくも有機半導体材料を用いて形成されている請求項１〜６のいずれか１項に記載の光センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を有するアクティブマトリックス基板を用いた２次元光センサに関する。当該光センサの応用領域としては、例えば、スキャナー、コピー機、放射線画像読取装置等の密着型２次元画像読取装置がある。
【背景技術】
【０００２】
一般的な２次元光センサとして、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）アクティブセンサ、ＣＣＤ（Charge Coupled Device）等がある。例えば、ＣＭＯＳアクティブセンサの場合、画素は、フォトダイオードと、増幅トランジスタと、リセットトランジスタと、行選択トランジスタとを少なくとも有する構成である。
【０００３】
このように画素がリセットトランジスタを有していると、画素のリセット動作を画素の出力動作と独立に制御することができる。このことを利用した露光時間の制御が、特許文献１に開示されている。
【０００４】
上述した従来の光センサは、単結晶シリコン基板を用いて作製されるため、光センサのノイズ特性を決める要因の一つである暗電流は少ない。しかし、単結晶シリコン基板を用いた場合、ウェハーサイズによる制約のため大面積化が困難であり、また、基板価格が高いため低コスト化が困難である。
【０００５】
このため、大面積２次元光センサとして、アクティブマトリックス基板を用いた２次元光センサが提案されている。ここで、アクティブマトリックス基板を用いた従来の２次元光センサに関して、その構成（３行×３列の場合）を図７に示し、その概略タイミングチャートを図８に示す。
【０００６】
アクティブマトリックス基板を用いた従来の２次元光センサの構成について図７を参照して説明する。各画素Ｐ１１〜Ｐ３３はそれぞれ、フォトダイオード１と、１個のＴＦＴ（Thin Film Transistor）２とを有する構成であり、画素内にはリセットトランジスタが存在しない。出力回路は、オペアンプ３、キャパシタ４、及びスイッチ５によって構成されるチャージセンシングアンプを有する列出力回路１０−１〜１０−３からなる。
【０００７】
続いて、アクティブマトリックス基板を用いた従来の２次元光センサの駆動について図７及び図８を参照して説明する。図８は、図７に示す２次元光センサの概略タイミングチャートを示す図である。
【０００８】
ｔ１時点において、スイッチ５がオンになり、チャージセンシングアンプのリセットが行われる。
【０００９】
ｔ２時点において、スイッチ６がオンになり、リセットされたときのチャージセンシングアンプの出力がサンプルホールド回路８によってサンプルホールドされる。
【００１０】
ｔ３時点において、ＴＦＴ２が行単位でオンになり、１行分の画素出力信号が列出力回路１０−１〜１０−３の各チャージセンシングアンプによって読み出される。ここでは、１行目のＴＦＴ２がオンになり、１行目の画素出力信号が読み出される。
【００１１】
ｔ４時点において、スイッチ７がオンになり、画素出力信号を読み出したときのチャージセンシングアンプの出力がサンプルホールド回路９によってサンプルホールドされる。
【００１２】
ｔ５時点から、サンプルホールドした１行分の出力信号ＭＸｏｕｔ11,12,13がマルチプレクサ１３によって順次選択されてシリアルに読み出される。
【００１３】
上述した１水平走査期間で行われるｔ２時点以降の１行分の処理を全行に対して順次実施することで、２次元画像が得られる。すなわち、ｔ１’時点（＝ｔ５時点）でチャージセンシングアンプのリセットが行われた後、ｔ２’時点以降の２行目の処理が実施され、２行目の出力信号ＭＸｏｕｔ21,22,23がマルチプレクサ１３によって順次選択されてシリアルに読み出され、ｔ１’’時点でチャージセンシングアンプのリセットが行われた後、ｔ２’’時点以降の２行目の処理が実施され、３行目の出力信号ＭＸｏｕｔ31,32,33がマルチプレクサ１３によって順次選択されてシリアルに読み出される。
【００１４】
したがって、１枚の画像を得るためには、画素のリセット動作と画素出力信号の読み出し動作との計２フレーム（２垂直走査期間）の処理時間が必要となる。また、画素出力信号は、最低でも１垂直走査期間の画素出力信号読み出し期間の間、フォトダイオード１に蓄積されることになる。
【００１５】
【特許文献１】特表２００１−５０３９３５号公報
【特許文献２】特開２００６−７３８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
アクティブマトリックス基板を用いた２次元光センサのフォトダイオード１は、アモルファスシリコン等の無機半導体材料や導電性高分子化合物を含有する電子供与体とπ共有系化合物を含有する電子受容体を混合した層等の有機半導体材料で形成され、単結晶シリコンで形成されたフォトダイオードに比べ暗電流が大幅に大きくなる。暗電流の増加によるＳ／Ｎの劣化を抑制するために、例えばコピー機に応用する場合、照射光量を大きくすることで、信号レベルを稼ぎ、フォトダイオード１での画素出力信号の蓄積時間（露光時間）を短縮してノイズレベルを抑えるといった手法が大変有効である。このため、フォトダイオード１での画素出力信号の蓄積時間（露光時間）の短縮が望まれている。
【００１７】
また、多画素数化に伴い１フレーム（１垂直走査期間）に掛かる処理時間が増加しており、単位時間当たりの画像処理枚数を制限している。フォトダイオード１での画素出力信号の蓄積時間（露光時間）が短縮できれば単位時間当たりの画像処理枚数の増加が見込まれるため、フォトダイオード１での画素出力信号の蓄積時間（露光時間）の短縮が望まれている。
【００１８】
本発明は、上記の状況に鑑み、光電変換素子での画素出力信号の蓄積時間（露光時間）の短縮化を図ることができる光センサを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために本発明に係る光センサは、行状の複数のゲート線と、列状の複数の信号線と、前記ゲート線と前記信号線の各交差部に配置された行列状の複数の画素と、前記画素内の能動素子を制御するためのゲート信号を前記ゲート線に出力する垂直走査回路とを備えるアクティブマトリックス型の光センサであって、前記垂直走査回路が、複数行の前記画素内の能動素子を、１水平走査期間内に行毎に異なるタイミングで制御可能であるようにする。
【００２０】
このような構成によると、複数行の画素内の能動素子を、１水平走査期間内に行毎に異なるタイミングで制御することができるので、画素のリセット動作と画素出力信号の読み出し動作に２フレーム（２垂直走査期間）の処理時間を必要としない。したがって、光電変換素子での画素出力信号の蓄積時間（露光時間）の短縮化を図ることができる。
【００２１】
前記垂直走査回路の一構成例として、複数のシフトレジスタを有する構成がある。
【００２２】
また、上記各構成の光センサにおいて、読み出しを実行している行の出力信号がシリアルに読み出されている水平読み出し期間の少なくとも１つにおいて、読み出しを実行している行とは異なる行を含む少なくとも１行の前記画素内の光電変換素子をリセットするようにしてもよい。
【００２３】
また、上記各構成の光センサにおいて、列状の複数のサンプルホールド回路と、前記信号線と前記サンプルホールド回路との間に設けられる列状の複数のスイッチとを備え、前記スイッチがオフ状態中に、前記画素内の能動素子をオン状態にするようにしてもよい。さらに、光電変換素子のリセットレベルの安定化・完全化を図る観点から、各水平走査期間において、前記画素内の光電変換素子での画素出力信号の蓄積時間外である全ての行の前記画素内の光電変換素子をリセットするようにしてもよい。
【００２４】
また、上記各構成の光センサにおいて、前記画素内の光電変換素子をリセットする行の前記画素内の能動素子と読み出しを実行している行の前記画素内の能動素子とが１水平走査期間内に異なるタイミングで制御され、  前記画素内の光電変換素子をリセットする行の行番号と、読み出しを実行している行の行番号との相対関係が処理画像毎に変更可能であるようにしてもよい。これにより、処理画像毎に光電変換素子での画素出力信号の蓄積時間（露光時間）を変更することができる。
。
【００２５】
また、上記各構成の光センサにおいて、前記画素内の光電変換素子が少なくも有機半導体材料を用いて形成されているようにしてもよい。
【発明の効果】
【００２６】
本発明に係る光センサによると、複数行の画素内の能動素子を、１水平走査期間内に行毎に異なるタイミングで制御することができるので、画素のリセット動作と画素出力信号の読み出し動作に２フレーム（２垂直走査期間）の処理時間を必要としない。したがって、光電変換素子での画素出力信号の蓄積時間（露光時間）の短縮化を図ることができる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施形態について図面を参照して以下に説明する。本発明に係る光センサは、或るＡ行目の画素出力信号を読み出したときのチャージセンシングアンプの出力をサンプルホールドし、そのサンプルホールドした出力を読み出している期間（Ａ行目の水平読み出し期間）中に、その後読み出される任意のＢ行目のフォトダイオードをリセットする。これにより、フォトダイオードでの画素出力信号の蓄積時間は、以下の（１）式のようになる。ただし、ＫA,BはＡ行とＢ行との相対関係によって定まる時間係数である。
蓄積時間≒ＫA,B×水平走査時間  …（１）
【００２８】
上記（１）式より明らかな通り、本発明に係る光アンプでは、Ａ行とＢ行との相対関係を変えることで、フォトダイオードでの画素出力信号の蓄積時間を可変設定できる。
【００２９】
以下、本発明に係る光センサについてより詳細に説明する。まず、本発明に係る光センサの構成例（３行×３列の場合）を図１に示す。
【００３０】
各画素Ｐ１１〜Ｐ３３はそれぞれ、フォトダイオード１と、１個のＴＦＴ２とを有する構成であり、画素内にはリセットトランジスタが存在しない。
【００３１】
フォトダイオード１のカソードにはバイアス電圧ＶBIASが印加されている。１列目の画素Ｐ１１、Ｐ２１、及びＰ３１では、フォトダイオード１のアノードがＴＦＴ２を介して信号線ＳＬ１に接続されており、２列目の画素Ｐ１２、Ｐ２２、及びＰ３２では、フォトダイオード１のアノードがＴＦＴ２を介して信号線ＳＬ２に接続されており、３列目の画素Ｐ１３、Ｐ２３、及びＰ３３では、フォトダイオード１のアノードがＴＦＴ２を介して信号線ＳＬ３に接続されている。また、１行目の画素Ｐ１１、Ｐ１２、及びＰ１３では、ＴＦＴ２のゲートがゲート線ＧＬ１に接続されており、２行目の画素Ｐ２１、Ｐ２２、及びＰ２３では、ＴＦＴ２のゲートがゲート線ＧＬ２に接続されており、３行目の画素Ｐ３１、Ｐ３２、及びＰ３３では、ＴＦＴ２のゲートがゲート線ＧＬ３に接続されている。垂直走査回路１１は、ゲート線ＧＬ１にゲート信号Ｇ１を供給し、ゲート線ＧＬ２にゲート信号Ｇ２を供給し、ゲート線ＧＬ３にゲート信号Ｇ３を供給する。
【００３２】
列出力回路１０―１〜１０―３はそれぞれ、オペアンプ３、キャパシタ４、及びスイッチ５によって構成されるチャージセンシングアンプと、スイッチ６及び７と、サンプルホールド回路８及び９とを有している。
【００３３】
オペアンプ３の非反転入力端子に基準電圧ＶREFが印加され、オペアンプ３の反転入力端子と出力端子との間にキャパシタ４及びスイッチ５が並列接続される。また、列出力回路１０−１では、オペアンプ３の反転入力端子に信号線ＳＬ１が接続され、列出力回路１０−２では、オペアンプ３の反転入力端子に信号線ＳＬ２が接続され、列出力回路１０−３では、オペアンプ３の反転入力端子に信号線ＳＬ３が接続される。
【００３４】
オペアンプ３の出力端子は、スイッチ６を介してサンプルホールド回路８の入力端に接続され、スイッチ７を介してサンプルホールド回路９の入力端に接続される。サンプルホールド回路８及び９の出力端はマルチプレクサ１３の入力端に接続される。マルチプレクサ１３の出力信号ＭＸｏｕｔはＡ／Ｄ変換器１４によってＡ／Ｄ変換される。
【００３５】
タイミングジェネレータ１２は、垂直走査回路１１、列出力回路１０−１〜１０−３、マルチプレクサ１３、及びＡ／Ｄ変換器１４の動作タイミングを制御しており、信号φＡＲＳＴをスイッチ５に供給し、信号φＳＨＲをスイッチ６に供給し、信号φＳＨＳをスイッチ７に供給している。
【００３６】
図１に示す本発明に係る光センサでは、露光時間の短縮を可能とするために、垂直走査回路１１が、水平走査期間内において、少なくとも２行分のゲート線を異なるタイミングで選択するようにしている。
【００３７】
ここで、垂直走査回路１１の一構成例を図２に示す。図２に示す垂直走査回路は、２個のシフトレジスタ１５及び１６と、論理演算部１７とを有している。リセット行選択信号Ｓ２がシフトレジスタ１５においてシフトパルスＳ１を用いて走査され、読み出し行選択信号Ｓ３がシフトレジスタ１６においてシフトパルスＳ１を用いて走査される。論理演算部１７は、シフトレジスタ１５の出力（１行目リセット制御信号φＲＳＴ１、２行目リセット制御信号φＲＳＴ２、３行目リセット制御信号φＲＳＴ３）と、シフトレジスタ１６の出力（１行目読み出し制御信号φＲＥＡＤ１、２行目読み出し制御信号φＲＥＡＤ２、３行目読み出し制御信号φＲＥＡＤ３）とから、ゲート信号Ｇ１〜Ｇ３を生成している。
【００３８】
続いて、図２に示す垂直走査回路の駆動について図３を参照して説明する。図３は、図２に示す垂直走査回路の概略タイミングチャートである。リセット行選択信号Ｓ２のパルスが入力されてから所定の時間（遅延時間）が経過した後、読み出し行選択信号Ｓ３のパルスが入力される。これら２つの行選択信号Ｓ２及びＳ３のパルスは、シフトパルスＳ１によって、水平走査期間を周期として、次の行へと送られる。したがって、或る時刻ｔにおける行選択状態は以下のようになる。
リセット選択行＝TRUNC（ｔ／水平走査期間）  …（２）
読み出し選択行＝TRUNC｛（ｔ−遅延時間）／水平走査期間｝  …（３）
【００３９】
上記（２）式及び（３）式より明らかな通り、図２に示す垂直走査回路では、遅延時間の設定により、リセット選択行と読み出し選択行との相対関係を可変設定できる。本発明に係る光センサでは、フォトダイオードでの画素出力信号の蓄積時間の制御を水平走査期間で行っているため（上述した（１）式を参照）、遅延時間は水平走査期間を単位として設定する。また、遅延時間の設定は処理画像毎に変更可能であることが望ましい。
【００４０】
次に、本発明に係る光センサ全体の駆動について図１及び図４を参照して説明する。図４は、図１に示す本発明に係る光センサの概略タイミングチャートを示す図である。
【００４１】
ｔ１時点において、スイッチ５がオンになり、チャージセンシングアンプのリセットが行われる。
【００４２】
ｔ２時点において、スイッチ６がオンになり、リセットされたときのチャージセンシングアンプの出力がサンプルホールド回路８によってサンプルホールドされる。
【００４３】
ｔ３時点において、読み出し選択行のＴＦＴ２がオンになり、読み出し選択行の画素出力信号が列出力回路１０−１〜１０−３の各チャージセンシングアンプによって読み出される。ここでは、読み出し選択行は１行目である。
【００４４】
ｔ４時点において、スイッチ７がオンになり、画素出力信号を読み出したときのチャージセンシングアンプの出力がサンプルホールド回路９によってサンプルホールドされる。
【００４５】
ｔ５時点から、サンプルホールドした１行分の出力信号ＭＸｏｕｔ11,12,13がマルチプレクサ１３によって順次選択されてシリアルに読み出される。この水平読み出し期間中に、リセット選択行のＴＦＴ２がオンになり、リセット選択行のフォトダイオード１がリセットされる。ここでは、リセット選択行は３行目である。
【００４６】
上述した１水平走査期間で行われるｔ２時点以降の１行分の処理を全行に対して順次実施することで、２次元画像が得られる。すなわち、ｔ１’時点（＝ｔ５時点）でチャージセンシングアンプのリセットが行われた後、ｔ２’時点以降の２行目の処理が実施され、２行目の出力信号ＭＸｏｕｔ21,22,23がマルチプレクサ１３によって順次選択されてシリアルに読み出され、ｔ１’’時点でチャージセンシングアンプのリセットが行われた後、ｔ２’’時点以降の２行目の処理が実施され、３行目の出力信号ＭＸｏｕｔ31,32,33がマルチプレクサ１３によって順次選択されてシリアルに読み出される。ただし、１枚の画像処理の場合、２行目及び３行目の処理での水平読み出し期間中に、リセット選択行を設定しない。
【００４７】
このような駆動によると、読み出し選択行とリセット選択行との相対関係（上述した（３）式での遅延時間）を変えることで、フォトダイオード１での画素出力信号の蓄積時間を可変設定でき、フォトダイオード１での画素出力信号の蓄積時間（露光時間）の短縮化を図ることができる。
【００４８】
フォトダイオード１のリセット動作は、リセットレベルを安定化・完全化させるために長くすることが望ましい。かかる観点から、フォトダイオード１のリセット動作を複数の水平走査期間において実施してもよい。その場合の図２に示す垂直走査回路及び図１に示す本発明に係る光センサの概略タイミングチャートをそれぞれ図５Ａ、図５Ｂに示す。好ましくは、図５Ａに示すように、蓄積時間外である全ての行のフォトダイオード１をリセットする。シフトレジスタ１５において連続したＨｉｇｈレベルを出力するときは入力パルスが繋がっていてもよいので、リセット行選択信号Ｓ２を図５Ａに示す実線波形から波線波形に変更してもよい。
【００４９】
また、本発明に係る光センサの他の構成例として、図１に示す本発明に係る光センサのマルチプレクサ１３とＡ／Ｄ変換器１４とを入れ替えて、サンプルホールド回路８及び９の各出力をＡ／Ｄ変換器１４でＡ／Ｄ変換してからマルチプレクサ１３に入力する構成が挙げられる。
【００５０】
なお、フォトダイオード１やＴＦＴ２の半導体層は、無機材料、有機材料のいずれであってもよい。無機材料の場合は、例えば、アモルファスシリコンやアモルファスセレン等を用いるとよい。有機材料の場合は、例えば、導電性高分子化合物を含有する電子供与体とπ共有系化合物を含有する電子受容体を混合した層（特許文献２参照）等を用いるとよい。なお、導電性高分子化合物を含有する電子供与体とπ共有系化合物を含有する電子受容体を混合した層を用いる場合、好ましくは、上記導電性高分子化合物が、ポリフェニレンビニレンおよびその誘導体、ポリチオフェンおよびその誘導体、ポリ（チオフェンビニレン）およびその誘導体、ポリアセチレンおよびその誘導体、ポリピロールおよびその誘導体、ポリフルオレンおよびその誘導体、ポリ（ｐ−フェニレン）およびその誘導体、あるいはポリアニリンおよびその誘導体のうち、少なくとも１つを含有し、上記π共役系化合物が、フラーレンおよびその誘導体、カーボンナノチューブおよびその誘導体、ポルフィリンおよびその誘導体、フタロシアニンおよびその誘導体のうち、少なくとも１つを含有する。
【００５１】
最後に、本発明に係る光センサを用いた２次元画像読取装置について説明する。本発明に係る光センサの構成例及び駆動は、上記と同じであるため、ここでは説明を省略する。
【００５２】
２次元画像読取装置の１画素分の画素構造例を図６に示す。２次元画像読取装置の画素は、ゲート３１と、ゲート絶縁層１８と、活性層（半導体層）２９と、ドレイン２８と、ソース及びソースバス３０のソースとからなるＴＦＴ、透明電極２４と、光電変換層（半導体層）２５と、画素電極２６とからなるフォトダイオード、光源２１、並びにカラーフィルタ２２の光入射窓Ｗによって構成される。画素電極２６とドレイン２８とはコンタクト電極２７によって電気的に接続されており、画素電極２６と活性層（半導体層）２９並びにソース及びソースバス３０のソースとは層間絶縁層１９によって絶縁されている。また、フォトダイオードは保護膜２０によって保護されている。
【００５３】
図６に示す構造の画素を有する２次元画像読取装置における撮像は、光源２１から光入射窓Ｗを通りカラーフィルタ２２を通過した光が原稿２３に照射され、その反射光をフォトダイオードで受光することによって実施される。
【００５４】
光源２２は、面光源に限定されない。例えば、ライン光源をスキャンしてもよい。この場合、フォトダイオードで蓄積状態にある行（露光行）は垂直方向に移動するので、露光行の移動とライン光源のスキャンとを同期させる必要がある。
【００５５】
光源２２を光センサアレイ上に形成してもよい。この場合、光入射窓Ｗは不要となる。
【００５６】
光源２２は、白色光源に限定されない。単波長光源（モノクロ光源）でもよい。また、異なる波長の光源（例えば、ＲＧＢ）を、面積分割発光やフィールドシーケンシャル発光してもよい。
【図面の簡単な説明】
【００５７】
【図１】は、本発明に係る光センサの構成例を示す図である。
【図２】は、図１に示す光センサが備える垂直走査回路の一構成例を示す図である。
【図３】は、図２に示す垂直走査回路の概略タイミングチャートを示す図である。
【図４】は、図１に示す光センサの概略タイミングチャートを示す図である。
【図５Ａ】は、図２に示す垂直走査回路の他の概略タイミングチャートを示す図である。
【図５Ｂ】は、図１に示す光センサの他の概略タイミングチャートを示す図である。
【図６】は、２次元画像読取装置の１画素分の画素構造例を示す図である。
【図７】は、アクティブマトリックス基板を用いた従来の２次元光センサの構成を示す図である。
【図８】は、図７に示す２次元光センサの概略タイミングチャートを示す図である。
【符号の説明】
【００５８】
１    フォトダイオード
２    ＴＦＴ
３    オペアンプ
４    キャパシタ
５〜７    スイッチ
８、９    サンプルホールド回路
１０−１〜１０−３    列出力回路
１１    垂直走査回路
１２    タイミングジェネレータ
１３    マルチプレクサ
１４    Ａ／Ｄ変換器
１５、１６    シフトレジスタ
１７    論理演算部
１８    ゲート絶縁層
１９    層間絶縁層
２０    保護膜
２１    白色光源
２２    カラーフィルタ
２３    原稿
２４    透明電極
２５    光電変換層
２６    画素電極
２７    コンタクト電極
２８    ドレイン
２９    活性層
３０    ソース及びソースバス
３１    ゲート
【図１】
2009207062.tif 000003
【図２】
2009207062.tif 000004
【図３】
2009207062.tif 000005
【図４】
2009207062.tif 000006
【図５Ａ】
2009207062.tif 000007
【図５Ｂ】
2009207062.tif 000008
【図６】
2009207062.tif 000009
【図７】
2009207062.tif 000010
【図８】
2009207062.tif 000011