(57)【要約】【課題】集積回路（例えば、ＬＳＩ）は高性能化に伴い発熱量が増大しており、パッケージと基板との熱膨張差に起因した歪み増大による接合部の信頼性確保が難しかった。【解決手段】基板ユニットを、半導体装置（例えば、ＬＳＩ１０）と、前記半導体装置を搭載し、前記半導体装置を搭載する部位を加熱する加熱部（例えば、発熱層１１）を有するように構成した。また、基板は多層基板であり、加熱部は基板（配線板２）に内蔵されている層の１つであり電気を用いて加熱するように構成した。また、基板上に、加熱部を制御する制御回路１２を有するように構成した。【選択図】図１
2009194270.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置と、
前記半導体装置を搭載し、前記半導体装置を搭載する部位を加熱する加熱部を有する基板とを有することを特徴とする基板ユニット。
【請求項２】
前記基板は多層基板であり、前記加熱部は前記基板に内蔵されている層の１つであり電気を用いて加熱することを特徴とする請求項１記載の基板ユニット。
【請求項３】
前記基板上に、前記加熱部を制御する制御部を有することを特徴とする請求項１および２記載の基板ユニット。
【請求項４】
前記半導体装置内に、前記加熱部を制御する制御部を有することを特徴とする請求項１ないし２記載の基板ユニット。
【請求項５】
前記基板上の前記半導体外周部近辺に温度を測定する感温部を備えることを特徴とする請求項１乃至４いずれか１項に記載の基板ユニット。
【請求項６】
前記基板上の前記半導体外周部近辺に歪みを測定する歪み測定部を備えることを特徴とする請求項１乃至５いずれか１項に記載の基板ユニット。
【請求項７】
請求項１乃至６記載の基板ユニットを備えた電子装置。
【請求項８】
半導体装置搭載部を加熱する加熱層を内部に積層したことを特徴とする多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高発熱集積回路を有するパッケージと基板間の熱膨張差に起因する歪みを低減する集積回路パッケージ接合部の歪み低減構造及び基板ユニットに関する。
【背景技術】
【０００２】
§１：従来例１の説明
図５は従来例の説明図である。以下、図５に基づいて、従来例１を説明する。従来、図５に示したような集積回路パッケージ接合部の構造が知られていた。この例では、高発熱集積回路（例えば、ＬＳＩ１０）を有するパッケージが基板（以下「配線板２」と記す）上に、ＢＧＡはんだ接合部３を介して結合されている。
【０００３】
なお、前記パッケージは、高発熱集積回路（例えば、ＬＳＩ１０）と、該高発熱集積回路を搭載したパッケージ基板（以下、「配線板１」と記す）により構成され、該配線板１の下側にＢＧＡはんだ接合部３が設けてある。
【０００４】
このような構造の集積回路パッケージ接合部において、集積回路（例えば、ＬＳＩ１０）が動作することで高発熱となり、その熱が熱伝導により集積回路（例えば、ＬＳＩ１０）から配線板１を通り、ＢＧＡはんだ接合部３を介して配線板２の方向に熱伝導される。この時、パッケージ（配線板１）の温度をＴｐ、基板（配線板２）の温度をＴｓとし、パッケージ（配線板１）と基板（配線板２）の温度差をΔＴとすれば、ΔＴは、ΔＴ＝Ｔｐ−Ｔｓの式で表される。
【０００５】
そして、ΔＴの値が大きい程熱膨張が大となり、熱膨張差に起因した歪み増大により、ＢＧＡはんだ接合部３等の信頼性が低下し、剥離やクラックなどが発生する。
【０００６】
§２：従来例２の説明
以下、特許文献１を従来例２として説明する。従来例２には次のような内容が記載されている。
【０００７】
従来、マイクロプロセッサの性能向上により、熱設計がクリティカルになってきたという課題があった。その課題を解決する手段として、プロセッサのダイ裏面に平面上の中空ガラス板を接合し、中に冷媒を流す。赤外線カメラでダイを撮像し、熱検出部が温度分布を取得する。解析部はダイのいずれかの箇所が高温異常になったとき、ポンプの駆動力を高めるか、プロセッサに動作周波数を下げるように指示をする。
【特許文献１】特開２００５−３２８０９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
(1) ：従来の集積回路パッケージ接合部の構造において、パッケージの温度（配線板１の温度）と基板（配線板２）の温度差（ΔＴ）が増大すると、パッケージの温度と基板の熱膨張差による歪みが増大する。その結果、ＢＧＡはんだ接合部等の信頼性が低下する。すなわち、剥離やクラックの発生などが発生するという課題があった。このような課題の解決は難しく、十分に解決できなかった。
【０００９】
(2) ：従来、集積回路（例えば、ＬＳＩ）は高性能化に伴い発熱量が増大しており、パッケージと基板との熱膨張差に起因した歪み増大による接合部信頼性の確保が難しく、これを解決することが課題となっていた。
【００１０】
本発明は、前記従来の課題を解決するためになされたものであり、パッケージと基板間の熱膨張差に起因するひずみを低減することにより、高発熱集積回路を有するパッケージと基板接合部の高信頼化を達成することを目的としている。
【課題を解決するための手段】
【００１１】
本発明は前記の目的を達成するため、基板ユニットを、半導体装置と、前記半導体装置を搭載し、前記半導体装置を搭載する部位を加熱する加熱部を有するように構成した。また、前記基板は多層基板であり、前記加熱部は前記基板に内蔵されている層の１つであり電気を用いて加熱するように構成した。また、前記基板上に、前記加熱部を制御する制御部を有するように構成した。
【００１２】
（作用）
制御部は、測温素子からの情報を基に、予め設定された情報（例えば、制御条件テーブルの情報）に従い、加熱部の発熱制御を行う。この場合、制御部は、前記予め設定された情報として、温度−出力電流の情報を参照し、加熱部に導通する電流値を決定し、その電流値を加熱部に出力することで温度制御を行う。また、歪みゲージからの情報（例えば、制御条件テーブルの情報）を基に、前記予め設定された情報に従い、加熱部を発熱させる制御を行う。
【００１３】
このようにすれば、パッケージと基板間の温度差を少なくし、熱膨張差に起因するひずみを低減することにより、高発熱集積回路を有するパッケージと基板接合部の高信頼化を達成することができる。
【発明の効果】
【００１４】
請求項１乃至８により、次のような効果がある。
【００１５】
(1) ：パッケージと基板間の温度差を少なくし、熱膨張差に起因するひずみを低減することにより、高発熱集積回路を有するパッケージと基板接合部の高信頼化を達成することができる。
【００１６】
(2) ：前記(1) の効果により、大型配線板の適用が拡大する。
【発明を実施するための最良の形態】
【００１７】
§１：集積回路パッケージ接合部の歪み低減構造及び基板ユニットの説明
図１は基板ユニットの説明図である。図２は制御条件テーブル例であり、Ａ図は制御条件テーブル（温度−出力電流）、Ｂ図は制御条件テーブル（歪量−出力電流）である。図３は歪ゲージの他の配置例である。以下、図１乃至図３に基づいて、集積回路パッケージ接合部の歪み低減構造及び基板ユニットを説明する。
【００１８】
(1) ：概要
(a) ：半導体装置（例えば、ＬＳＩ１０）と、前記半導体装置を搭載し、前記半導体装置を搭載する部位を加熱する加熱部（発熱層１１）を有する基板（配線板２）とを有する基板ユニット。
【００１９】
(b) ：前記基板（配線板２）は多層基板であり、前記加熱部（発熱層１１）は前記基板（配線板２）に内蔵されている層の１つであり電気を用いて加熱する基板ユニット。
【００２０】
(c) ：前記基板（配線板２）上に、前記加熱部（発熱層１１）を制御する制御部（制御回路１２）を有する基板ユニット。
【００２１】
(d) ：前記半導体装置（ＬＳＩ１０）内に、前記加熱部（発熱層１１）を制御する制御部（制御回路１２）を有する基板ユニット。
【００２２】
(e) ：前記基板（配線板１及び配線板２）上の前記半導体外周部近辺に温度を測定する感温部（感温素子１３、測温素子層１４）を備える基板ユニット。
【００２３】
(f) ：前記基板（配線板２）上の前記半導体外周部近辺に歪みを測定する歪み測定部（歪みゲージ配置層１５）を備える基板ユニット。
【００２４】
(2) ：詳細な構成の説明
図１に示した基板ユニットは、図５に示した従来例の集積回路パッケージ接合部の構造と実質的に同じ構造の基板ユニットに対し、パッケージと基板間の熱膨張差に起因するひずみを低減するための構造を付加した例である。
【００２５】
すなわち、図１において、高発熱の集積回路（例えば、ＬＳＩ１０）を有するパッケージが基板（以下「配線板２」と記す）上に、ＢＧＡはんだ接合部３を介して結合されている。この場合、前記パッケージは、集積回路（例えば、ＬＳＩ１０）と、該集積回路を搭載したパッケージ基板（以下、「配線板１」と記す）により構成され、該配線板１の下側にＢＧＡはんだ接合部３が設けてある。以下、この構造の基板ユニットにおいて、以下のように構成した例を説明する。
【００２６】
(a) ：配線板１を含む集積回路パッケージが基板（配線板２）に接続されている構造において、配線板１には、測温素子としてサーミスタ１３をＬＳＩ１０の周辺部の複数位置にわたって設ける（複数個を離して設ける）と共に、配線板２の内部層、例えば、第２層（Ｌ＃２）には測温素子層１４として、ＬＳＩ１０の周辺に位置する部分に例えば、熱電対を積層パターン化して複数箇所に設ける（複数個を設ける）。
【００２７】
前記配線板２の第２層（Ｌ＃２）に設けた測温素子層１４は、熱電対を積層パターン化したものであり、例えば、Ｔ（Ｃｕ−コンスタンタン）、Ｋ（クロメル−アルメル）、Ｅ（クロメル−コンスタンタン）で構成する。
【００２８】
(b) ：配線板２のＬＳＩ１０の周辺に位置する部分には、加熱部（ヒータ）を設けた構造とする。この場合、前記加熱部（ヒータ）は配線板２を構成する多層基板の第１層（Ｌ＃１）に設けられた発熱層（基板外周にブロック化）１１からなり、発熱線を積層パターン化したもので構成する。この発熱線は、例えば、高抵抗金属パターンである、Ｎｉ−Ｃｒ合金などで構成され、ＬＳＩ１０の位置の外周部に配置される。
【００２９】
(c) ：配線板２の内部層、例えば、第３層（Ｌ＃３）上であって、ＬＳＩ１０の周辺部の複数位置にわたって歪ゲージ配置層１５を有する前記(a) の構造とする。この場合、例えば、配線板２の内部層に、歪ゲージを積層パターンとした歪みゲージ配置層１５を設けた構成とする。この歪みゲージの材料は、例えば、コンスタンタン線材、アドバンス線材などを用いる。
【００３０】
また、歪みゲージ配置層１５は、前記の他に、図３に示した歪ゲージ１８も合わせて使用することもできる。この歪ゲージ１８は、配線板１と配線板２に跨がるように配置した例である。この場合、歪ゲージ１８は、断面形状がＬ字状をしており、配線板１の側面側と、配線板２の表面上に密着するようにし、配線板１と配線板２の双方に接着する（詳細は後述する）。
【００３１】
(d) ：測温素子１３、測温素子層１４又は歪ゲージ配置層１５から得られた情報を処理し、配線板２の発熱体（ヒータ）を制御する制御回路１２を有する前記(a) の構造とする。例えば、制御回路１２は、ＣＰＵ、ＭＰＵ等のプロセッサと、該プロセッサが実行するプログラム等により構成されており、前記プログラムを前記プロセッサが実行することで前記発熱層１１の加熱制御を行うものとする。
【００３２】
なお、制御回路１２はＬＳＩ１０の内部に組み込んだ構造としてもよいが、配線板２の任意の位置に設けても良い。この場合、制御回路１２と測温素子１３、測温素子層１４、歪ゲージ配置層１５、歪ゲージ１８、増幅回路１６、発熱層１１等と配線１７等により電気的に接続する。
【００３３】
(e) ：制御回路１２における制御方法（詳細な制御方法は後述する）は以下の特徴を持つ。
【００３４】
１．制御回路１２は、配線板１の測温素子１３及び配線板２の測温素子層１４からの情報を基に、予め設定された制御条件テーブル（図２参照）に従い、配線板２に配置された発熱層１１を発熱させる制御を行う。この場合、制御回路１２から制御条件テーブルの情報を基に決定した出力電流を流し、配線板２に設けた増幅回路１６で増幅した後、発熱層１１へ電流を流すことで加熱制御を行う。
【００３５】
２．配線板２に配置された歪ゲージ配置層１５と図３に示した歪ゲージ１８からの情報を基に、予め設定された制御条件テーブル（図２参照）に従い、配線板２に配置された発熱層１１を発熱させる制御を行う。
【００３６】
(f) ：制御条件テーブル（図２参照）は、配線板１と配線板２の熱膨張差又は歪み量が意図した範囲となるように、予め設定しておく。
【００３７】
(3) ：その他の説明
(a) ：測温素子１３、測温素子層１４、歪ゲージ配置層１５及び発熱体（発熱層１１）の配置は、複数のブロックとして配置する。歪みが集中し易い配線板１の外周部やコーナ部のみでも良い。
【００３８】
(b) ：歪みゲージ１５の配置方法としては、配線板１と配線板２に跨がるように配置した方が良い。
【００３９】
(c) ：電源切断時にΔＴが大きくなる場合への対応方法として、電源ＯＦＦ時に蓄電池による制御切り替えを行なっても良い。
【００４０】
(d) ：配線板２にヒータを有することで、パッケージ温度の上昇が懸念されるが、配線板２側の発熱部はコーナ部であり、ＬＳＩ１０と距離が離れていること、配線板２から配線板１への熱伝導の多くはＢＧＡはんだ接合部３を介して伝わることから、ＬＳＩ１０の冷却への支障は軽微である。
【００４１】
(e) ：制御履歴や歪量の変化を保存することで、装置保守（交換時期の把握等）に活用することも可能である。
【００４２】
(4) ：制御条件テーブルの説明
Ａ：制御条件テーブル（温度−出力電流）
図２のＡ図に示した制御条件テーブル（温度−出力電流）には、配線板１の温度である配線板１温度（℃）と、配線板１の温度と配線板２の温度の温度差である配線板１温度−配線板２温度（℃）と、ヒータ出力（Ａ）の項目が設けてあり、これら各項目には予め値を設定しておく。
【００４３】
例えば、配線板１温度（℃）＝１０〜２０の場合、配線板１温度−配線板２温度（℃）が２未満であれば、ヒータ出力（Ａ）＝０とし、配線板１温度−配線板２温度（℃）が２以上５未満であれば、ヒータ出力（Ａ）＝１とし、配線板１温度−配線板２温度（℃）が５以上であれば、ヒータ出力（Ａ）＝２とするように制御を行う。
【００４４】
また、配線板１温度（℃）＝２０〜３０の場合、配線板１温度−配線板２温度（℃）が２未満であれば、ヒータ出力（Ａ）＝０とし、配線板１温度−配線板２温度（℃）が２以上５未満であれば、ヒータ出力（Ａ）＝１とし、配線板１温度−配線板２温度（℃）が５以上であれば、ヒータ出力（Ａ）＝２とするように制御を行う。以下、同様にして予め設定された値を用いて温度と出力電流の値を決定し、必要な制御を行う。
【００４５】
なお、前記制御条件テーブル（温度−出力電流）のデータは、例えば、ＲＯＭに格納し、そのＲＯＭをＬＳＩ１０内に設けるか、或いは配線板２上のどこか適当な場所に設けておき、制御回路１２と配線により接続しておく。このようにすれば、制御回路１２が発熱制御を行う場合、前記ＲＯＭ内のデータを参照しながら制御を行うことができる。
【００４６】
Ｂ：制御条件テーブル（歪量−出力電流）
図２のＢ図に示した制御条件テーブル（歪量−出力電流）には、歪みゲージからの情報を基に出力電流の制御を行う際に使用する制御条件テーブル（歪量−出力電流）の例が示されている。この制御条件テーブル（歪量−出力電流）には、歪量（％）と、ヒータ出力（Ａ）の項目が設けてあり、これら各項目には予め値を設定してあく。
【００４７】
例えば、歪量（％）＝０．２以上０．３未満であれば、ヒータ出力（Ａ）＝１とし、歪量（％）＝０．３以上０．４未満であれば、ヒータ出力（Ａ）＝１．５とし、歪量（％）＝０．４以上０．５未満であれば、ヒータ出力（Ａ）＝１．７とし、歪量（％）＝０．５以上０．６未満であれば、ヒータ出力（Ａ）＝１．８とするように制御を行う。以下、同様にして予め設定された値を用いて歪量と出力電流の値を決定し、必要な制御を行う。
【００４８】
なお、前記制御条件テーブル（歪量−出力電流）のデータは、例えば、ＲＯＭに格納し、そのＲＯＭをＬＳＩ１０内に設けるか、或いは配線板２上のどこか適当な場所に設けておき、制御回路１２と配線により接続しておく。このようにすれば、制御回路１２が発熱制御を行う場合、前記ＲＯＭ内のデータを参照しながら制御を行うことができる。
【００４９】
(5) ：歪ゲージの他の配置例の説明
図３は歪ゲージの他の配置例の説明図である。この例は、歪みゲージ１８の配置方法として、配線板１と配線板２に跨がるように配置した例である。この場合、歪ゲージ１８は、断面形状がＬ字状をしており、配線板１の側面側と、配線板２の表面上に密着するようにし、配線板１と配線板２の双方に接着する。
【００５０】
このような構造の歪ゲージ１８は、配線板１と配線板２の温度差により歪が生じると、その歪量に応じて電気抵抗値が変化し、その変化量の情報が制御回路１２に送られる。制御回路１２では前記歪量に応じて変化した値を基に発熱体の加熱制御を行う。
【００５１】
§２：発熱体の加熱制御の説明
図４は制御概念図であり、Ａ図は制御例１、Ｂ図は制御例２を示す。以下、図４に基づき、図２を参照しながら前記制御回路による発熱体の加熱制御の例を説明する。この場合、制御回路１２は、ＣＰＵ、ＭＰＵ等のプロセッサと、該プロセッサが実行するためのプログラム等により構成されており、前記プログラムを前記プロセッサが実行することで以下に説明する制御を行うものとする。また、制御回路１２は、前記制御部に対応する。
【００５２】
(1) ：制御例１
制御例１では、制御回路１２は、第１の配線板１及び第２の配線板２に配置された測温素子１３からの情報を基に、予め設定された制御条件テーブル（図２のＡ図参照）に従い、第２の配線板２に配置された発熱層１１を発熱させる制御を行う。
【００５３】
図４のＡ図に示したように、制御回路１２は、配線板１の測温素子１３からの温度情報と、配線板２の測温素子層１４からの温度情報を取り込み、制御条件テーブルの温度−出力電流の情報を参照し、配線板２の発熱層（ヒータ）１１を制御して温度制御を行う。
【００５４】
この場合、制御回路１２は、制御条件テーブル（図１３のＡ図参照）の温度−出力電流の情報を参照し、発熱層１１に導通する電流値を決定し、その電流値を発熱層１１に出力することで温度制御を行う。
【００５５】
例えば、配線板１の温度＝１０〜２０°Ｃで、配線板１の温度−配線板２の温度＝２未満であれば、ヒータ出力＝０Ａである。この場合、配線板１と配線板２との温度差がないのでヒータによる加熱はしない。
【００５６】
また、配線板１の温度＝１０〜２０°Ｃで、配線板１の温度−配線板２の温度＝２以上５未満であれば、ヒータ出力＝１Ａである。この場合、ヒータ出力＝１Ａとして、ヒータによる加熱を行う。また、配線板１の温度＝１０〜２０°Ｃで、配線板１の温度−配線板２の温度＝５以上であれば、ヒータ出力＝２Ａである。この場合、ヒータ出力＝２Ａとして、ヒータによる加熱を行う。
【００５７】
また、配線板１の温度＝２０〜３０°Ｃで、配線板１の温度−配線板２の温度＝２未満であれば、ヒータ出力＝０Ａである。この場合、ヒータによる加熱は行なわない。また、配線板１の温度＝２０〜３０°Ｃで、配線板１の温度−配線板２の温度＝２以上５未満であれば、ヒータ出力＝１Ａである。この場合、ヒータ出力＝１Ａとして、ヒータによる加熱を行う。以下、同様にして、ヒータによる加熱制御を行う。
【００５８】
このようにすれば、パッケージと基板間の温度差を少なくし、熱膨張差に起因するひずみを低減することにより、高発熱集積回路を有するパッケージと基板接合部の高信頼化を達成することができる。
【００５９】
(2) ：制御例２
制御例２では、第２の配線板２に配置された歪ゲージ配置層１５（図１参照）、又は第１の配線板１及び第２の配線板２に配置された歪ゲージ１８（図３参照）からの情報を基に、予め設定された制御条件テーブル（図２のＢ図参照）に従い、第２の配線板２に配置された発熱層１１を発熱させる制御を行う例である。
【００６０】
図４のＢ図に示したように、制御回路１２は、歪ゲージ配置層１５（又は図３に示した歪ゲージ１８）からの歪み量情報を取り込み、制御条件テーブル（図２のＢ図参照）の歪量−出力電流の情報を参照し、配線板２の発熱層（ヒータ）１１を制御して温度制御を行う。この場合、制御回路１２は、制御条件テーブルの歪量−出力電流の情報を参照し、発熱層１１に導通する電流値を決定し、その電流値を発熱層１１に出力することで温度制御を行う。
【００６１】
例えば、配線板１の温度＝１０〜２０°Ｃで、配線板１の温度−配線板２の温度＝２未満であれば、ヒータ出力＝０Ａである。この場合、配線板１と配線板２との温度差がないのでヒータによる加熱はしない。
【００６２】
また、歪量＝０．２以上０．３未満であれば、ヒータ出力＝１Ａである。この場合、ヒータ出力＝１Ａとして、ヒータによる加熱を行う。また、歪量＝０．３以上０．４未満であれば、ヒータ出力＝１．５Ａである。この場合、ヒータ出力＝１．５Ａとして、ヒータによる加熱を行う。また、歪量＝０．４以上０．５未満であれば、ヒータ出力＝１．７Ａである。この場合、ヒータ出力＝１．７Ａとして、ヒータによる加熱を行う。以下、同様にして、ヒータによる加熱制御を行う。
【００６３】
このようにすれば、パッケージと基板間の温度差を少なくし、熱膨張差に起因するひずみを低減することにより、高発熱集積回路を有するパッケージと基板接合部の高信頼化を達成することができる。
【００６４】
以上の制御例１及び２のような制御を行うことにより、第１の配線板１と第２の配線板２との熱膨張差による歪みの低減ができ、集積回路（例えば、ＬＳＩ）パッケージ接合部の信頼性が向上する。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態における基板ユニットの説明図である。
【図２】実施の形態における制御条件テーブル例であり、Ａ図は制御条件テーブル（温度−出力電流）、Ｂ図は制御条件テーブル（歪量−出力電流）である。
【図３】実施の形態における歪ゲージの他の配置例を示した図である。
【図４】実施の形態における制御概念図であり、Ａ図は制御例１、Ｂ図は制御例２である。
【図５】従来例の説明図である。
【符号の説明】
【００６６】
１  配線板
２  配線板
３  ＢＧＡはんだ接合部
１０  ＬＳＩ
１１  発熱層
１２  制御回路
１３  測温素子
１４  測温素子層
１５  歪ゲージ配置層
１６  増幅回路
１７  配線
【図１】
2009194270.tif 000003
【図２】
2009194270.tif 000004
【図３】
2009194270.tif 000005
【図４】
2009194270.tif 000006
【図５】
2009194270.tif 000007