(57)【要約】      （修正有）【課題】信頼性の高いデバイス、デバイスの製造方法及び電子機器を提供する。【解決手段】基板６０と、前記基板６０の第１面６０ａに設けられ、第１端子５４を有する第１機能素子５と、前記基板６０のうち前記第１面６０ａとは反対側の第２面６０ｂに設けられ、前記第１端子５４に電気的に接続される第２端子３を有する第２機能素子９７とを備える。第１機能素子５が基板の第１面６０ａに設けられており、第２機能素子９７が基板６０の第２面６０ｂに設けられている、すなわち、第１機能素子５と第２機能素子９７との間に基板６０が配置されているので、当該基板６０によって第１機能素子５と第２機能素子９７との間に生じる熱応力を緩和することができる。これにより、信頼性の高いデバイスを得ることができる。【選択図】図１
2009088226.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の第１面に設けられ、第１端子を有する第１機能素子と、
前記基板のうち前記第１面とは反対側の第２面に設けられ、前記第１端子に電気的に接続される第２端子を有する第２機能素子と
を備えることを特徴とするデバイス。
【請求項２】
前記基板の前記第１面に設けられ、前記第１端子に電気的に接続された第３端子と、
前記基板の前記第２面に設けられ、前記第２端子に電気的に接続された第４端子と、
前記基板を貫通して設けられ、前記第３端子と前記第４端子とを導通する導電部と
を更に備えることを特徴とする請求項１に記載のデバイス。
【請求項３】
前記第１機能素子は、発振回路を有する回路素子であり、
前記基板の前記第１面には、前記発振回路に電気的に接続された第５端子が設けられている
ことを特徴とする請求項１又は請求項２に記載のデバイス。
【請求項４】
前記第１機能素子と前記基板との間及び前記第２機能素子と前記基板との間のうち少なくとも一方を充填する充填部材が設けられている
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載のデバイス。
【請求項５】
前記基板には前記第１面と前記第２面との間を貫通する貫通孔が設けられており、
前記第１機能素子及び前記第２機能素子は、前記貫通孔に平面視で重なる位置に設けられており、
前記充填部材は、前記貫通孔を介して前記第１機能素子と前記第２機能素子との間に充填されている
ことを特徴とする請求項４に記載のデバイス。
【請求項６】
前記基板の平面視での面積は、前記第１機能素子の平面視での面積よりも大きくなっており、
前記充填部材は、前記基板と前記第１機能素子との間に設けられると共に平面視で前記第１機能素子の外側にはみ出し部分を有しており、
前記はみ出し部分は、前記第１機能素子の側面の少なくとも一部を覆っている
ことを特徴とする請求項４又は請求項５に記載のデバイス。
【請求項７】
前記基板の平面視での面積は、前記第２機能素子の平面視での面積よりも大きくなっており、
前記充填部材は、前記基板と前記第２機能素子との間に設けられると共に平面視で前記第２機能素子の外側にはみ出し部分を有しており、
前記はみ出し部分は、前記第２機能素子の側面の少なくとも一部を覆っている
ことを特徴とする請求項４から請求項６のうちいずれか一項に記載のデバイス。
【請求項８】
第１端子を有する第１機能素子を基板の第１面に実装し、
第２端子を有する第２機能素子を、前記第１端子と前記第２端子とが電気的に接続されるように前記基板の第２面に実装する
ことを特徴とするデバイスの製造方法。
【請求項９】
前記基板には、複数の実装領域が設けられており、
前記基板の前記第１面のうち前記複数の実装領域のそれぞれに前記第１機能素子を実装し、
前記基板の前記第２面のうち前記複数の実装領域のそれぞれに前記第２機能素子を実装し、
前記第１機能素子の実装及び前記第２機能素子の実装を行った後、前記実装領域ごとに前記基板を切断する
ことを特徴とする請求項８に記載のデバイスの製造方法。
【請求項１０】
前記第１機能素子は、発振回路を有する回路素子であり、
前記発振回路に信号を入力する第３端子を前記基板に形成し、
前記第１機能素子を実装し前記第３端子を形成した後、前記第３端子に前記信号を入力する
ことを特徴とする請求項８又は請求項９に記載のデバイスの製造方法。
【請求項１１】
前記基板には、複数の実装領域が設けられており、
前記基板の前記第１面のうち前記複数の実装領域のそれぞれに前記第１機能素子を実装し、
前記基板の前記第２面のうち前記複数の実装領域のそれぞれに前記第２機能素子を実装し、
前記第３端子を前記実装領域の外側の領域に形成し、
前記第３端子に前記信号を入力した後、前記実装領域ごとに前記基板を切断する
ことを特徴とする請求項１０に記載のデバイスの製造方法。
【請求項１２】
前記基板の前記第１面と前記第２面との間を貫通する貫通孔を形成し、
前記第１機能素子の実装及び前記第２機能素子の実装の後、前記貫通孔を介して前記第１機能素子と前記第２機能素子との間に充填部材を充填する
ことを特徴とする請求項１から請求項１１のうちいずれか一項に記載のデバイスの製造方法。
【請求項１３】
請求項１から請求項６のうちいずれか一項に記載のデバイスを搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイス、デバイスの製造方法及び電子機器に関する。
【背景技術】
【０００２】
近年、水晶振動子などの圧電振動子と発振回路を含む半導体装置とが一体的に接合された圧電発信器が知られている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成されている。その半導体基板の一方の面に設けられた端子に圧電振動子が直接搭載されており、半導体基板の他方の面に設けられた端子は外部端子となっている（例えば、特許文献１参照）。  
【特許文献１】特開２００４−１５４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、圧電振動子と半導体装置とでは構成材料が異なっており、それぞれ熱膨張率が異なっている。このため、圧電発振器が高温下で使用された場合などには、圧電振動子と半導体装置と接合面に異なる熱応力が発生し、当該熱応力によって端子の接続が切断される虞がある。
【０００４】
以上のような事情に鑑み、本発明の目的は、信頼性の高いデバイス、デバイスの製造方法及び電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係るデバイスは、基板と、前記基板の第１面に設けられ、第１端子を有する第１機能素子と、前記基板のうち前記第１面とは反対側の第２面に設けられ、前記第１端子に電気的に接続される第２端子を有する第２機能素子とを備えることを特徴とする。
【０００６】
本発明によれば、第１機能素子が基板の第１面に設けられており、第２機能素子が基板の第２面に設けられている、すなわち、第１機能素子と第２機能素子との間に基板が配置されているので、当該基板によって第１機能素子と第２機能素子との間に生じる熱応力を緩和することができる。これにより、信頼性の高いデバイスを得ることができる。
【０００７】
上記のデバイスは、前記基板の前記第１面に設けられ、前記第１端子に電気的に接続された第３端子と、前記基板の前記第２面に設けられ、前記第２端子に電気的に接続された第４端子と、前記基板を貫通して設けられ、前記第３端子と前記第４端子とを導通する導電部とを更に備えることを特徴とする。  
本発明によれば、基板の第１面に設けられた第３端子と基板の第２面に設けられた第４端子とが導電部によって基板を貫通するように導通しているので、第３端子と第４端子とを極力少ない電気抵抗によって導通することができる。
【０００８】
上記のデバイスは、前記第１機能素子は、発振回路を有する回路素子であり、前記基板の前記第１面には、前記発振回路に電気的に接続された第５端子が設けられていることを特徴とする。  
本発明によれば、基板の第１面に第５端子を配置することにより、例えば発振回路の周波数調整用の信号や、発振回路の電気特性検査用の信号等を入力することができる。このため、アセンブリ後の周波数調整や電機特性検査などが可能になる。
【０００９】
上記のデバイスは、前記第１機能素子と前記基板との間及び前記第２機能素子と前記基板との間のうち少なくとも一方を充填する充填部材が設けられていることを特徴とする。
本発明によれば、第１機能素子と基板との間及び第２機能素子と基板との間のうち少なくとも一方に充填部材が設けられているので、当該充填部材によって第１機能素子と基板との間、第２機能素子と基板との間に水分等の不純物が入り込むのを防ぐことができる。また、第１機能素子と基板、第２機能素子と基板を確実に固定することができる。
【００１０】
上記のデバイスは、前記基板には前記第１面と前記第２面との間を貫通する貫通孔が設けられており、前記第１機能素子及び前記第２機能素子は、前記貫通孔に平面視で重なる位置に設けられており、前記充填部材は、前記貫通孔を介して前記第１機能素子と前記第２機能素子との間に充填されていることを特徴とする。  
本発明によれば、充填部材が貫通孔を介して第１機能素子と第２機能素子との間を充填しているので、第１機能素子、第２機能素子及び基板が一体的に固定されることになる。これにより、外力等に対する強度を向上させることができる。
【００１１】
上記のデバイスは、前記基板の平面視での面積は、前記第１機能素子の平面視での面積よりも大きくなっており、前記充填部材は、前記基板と前記第１機能素子との間に設けられると共に平面視で前記第１機能素子の外側にはみ出し部分を有しており、前記はみ出し部分は、前記第１機能素子の側面の少なくとも一部を覆っていることを特徴とする。  
本発明によれば、充填部材のはみ出し部分が第１機能素子の側面の少なくとも一部を覆っているので、その分第１機能素子と基板との間の不純物の侵入経路が長くなる。これにより、不純物が第１機能素子と基板との間に浸入するのを抑制することができ、デバイスの信頼性を一層向上させることができる。
【００１２】
上記のデバイスは、前記基板の平面視での面積は、前記第２機能素子の平面視での面積よりも大きくなっており、前記充填部材は、前記基板と前記第２機能素子との間に設けられると共に平面視で前記第２機能素子の外側にはみ出し部分を有しており、前記はみ出し部分は、前記第２機能素子の側面の少なくとも一部を覆っていることを特徴とする。  
本発明によれば、充填部材のはみ出し部分が第２機能素子の側面の少なくとも一部を覆っているので、その分第２機能素子と基板との間の不純物の侵入経路が長くなる。これにより、不純物が第２機能素子と基板との間に浸入するのを抑制することができ、デバイスの信頼性を一層向上させることができる。
【００１３】
本発明に係るデバイスの製造方法は、第１端子を有する第１機能素子を基板の第１面に実装し、第２端子を有する第２機能素子を、前記第１端子と前記第２端子とが電気的に接続されるように前記基板の第２面に実装することを特徴とする。  
本発明によれば、基板を介して第１機能素子と第２機能素子とを電気的に接続させることとしたので、高温下においても当該電気的な接続が切断されるのを回避することができる。これにより、信頼性の高いデバイスを製造することができる。加えて、本発明によれば、第１機能素子及び第２機能素子を基板に実装することによって第１機能素子と第２機能素子とを電気的に接続することができるので、第１機能素子と第２機能素子との電気的接続、洗浄、モールド、検査などの各工程を基板単位で行うことができる。これにより、第１機能素子及び第２機能素子を個別に取り扱う煩雑さを回避することができ、デバイスの製造効率を向上させることができる。
【００１４】
上記のデバイスの製造方法は、前記基板には、複数の実装領域が設けられており、前記基板の前記第１面のうち前記複数の実装領域のそれぞれに前記第１機能素子を実装し、前記基板の前記第２面のうち前記複数の実装領域のそれぞれに前記第２機能素子を実装し、前記第１機能素子の実装及び前記第２機能素子の実装を行った後、前記実装領域ごとに前記基板を切断することを特徴とする。  
本発明によれば、基板の複数の実装領域にそれぞれ第１機能素子及び第２機能素子を実装し、その後実装領域ごとに基板を切断する（いわゆる多面取り）こととしたので、上記各工程を複数の実装領域について一括して行うことができる。これにより、生産効率を一層向上させることができる。
【００１５】
上記のデバイスの製造方法は、前記第１機能素子は、発振回路を有する回路素子であり、前記発振回路に信号を入力する第３端子を前記基板に形成し、前記第１機能素子を実装し前記第３端子を形成した後、前記第３端子に前記信号を入力することを特徴とする。  
本発明によれば、発振回路を有する回路素子である第１機能素子を基板の第１面に実装すると共に当該基板の第１面に第３端子を形成し、その後第３端子に信号を入力することとしたので、第１機能素子の発振回路に直接信号を入力する場合に比べて効率的に信号を入力することができる。特に、基板に複数の第１機能素子を実装する場合においては、第３端子を各第１機能素子ごとに形成し、信号の入力を一括して行うことができるので、製造効率を飛躍的に向上させることができる。
【００１６】
上記のデバイスの製造方法は、前記基板には、複数の実装領域が設けられており、前記基板の前記第１面のうち前記複数の実装領域のそれぞれに前記第１機能素子を実装し、前記基板の前記第２面のうち前記複数の実装領域のそれぞれに前記第２機能素子を実装し、前記第３端子を前記実装領域の外側の領域に形成し、前記第３端子に前記信号を入力した後、前記実装領域ごとに前記基板を切断することを特徴とする。  
第３端子は周波数調整や検査に用いられるものであり、デバイスの製品出荷時には不要となる。本発明によれば、いわゆる多面取りを行う場合において、第３端子を実装領域の外側に形成し、第３端子に信号を入力した後に切断することとしたので、最終的に不要となる第３端子を基板に残さないようにすることができる。
【００１７】
上記のデバイスの製造方法は、前記基板の前記第１面と前記第２面との間を貫通する貫通孔を形成し、前記第１機能素子の実装及び前記第２機能素子の実装の後、前記貫通孔を介して前記第１機能素子と前記第２機能素子との間に充填部材を充填することを特徴とする。  
本発明によれば、基板の第１面と第２面との間を貫通する貫通孔を形成し、第１機能素子の実装及び第２機能素子の実装の後、貫通孔を介して第１機能素子と第２機能素子との間に充填部材を充填することとしたので、一工程で第１機能素子と第２機能素子との間に充填部材を形成することができる。
【００１８】
本発明に係る電子機器は、上記のデバイスを搭載したことを特徴とする。  
本発明によれば、信頼性の高いデバイスを搭載したので、高品質な電子機器を得ることができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態を図面に基づき説明する。以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２０】
［第１実施形態］  
図１は、本実施形態に係る圧電発振器（デバイス）の構成を示す断面図である。  
同図に示すように、圧電発振器９０は、半導体装置（第１機能素子）５と、圧電振動子（第２機能素子）９７と、中継基板（基板）６０とを備えており、半導体装置５と圧電振動子９７とが中継基板６０に実装された構成になっている。
【００２１】
（半導体装置）  
半導体装置５は、基板６０の表面（第１面）６０ａに実装されており、半導体基板１０、ウエハレベルＣＳＰ層３０、バンプ３７及び接続端子（第１端子）５４を有している。
半導体基板１０は、例えばシリコン等からなる板状部材である。半導体基板１０には、当該半導体基板１０の表面１０ａ及び裏面１０ｂを貫通する導電部１２が設けられている。導電部１２は、例えば銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、ポリシリコンなどの導電性の高い材料からなる。導電部１２によって半導体基板１０の表面１０ａ側と裏面１０ｂ側とが導通されている。導電部１２と半導体基板１０との間には不図示の絶縁膜が形成されている。この導電部１２については、上記のように半導体基板１０を貫通する構成の他、半導体基板１０の側面に沿って形成された構成であっても構わない。
【００２２】
半導体基板１０の表面１０ａ側には、下地層２１、電極２２、電極２３、第１絶縁層２４が設けられている。  
下地層２１は、例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。下地層２１のうち複数の所定領域のそれぞれ電極２２及び２３が設けられており、これら電極２２及び電極２３が設けられた領域以外の領域には第１絶縁層２４が設けられている。下地層２１のうち導電部１２に平面視で重なる部分には開口部が設けられており、下地層２１の表面上に導電部１２が露出した状態になっている。下地層２１の表面には、例えばトランジスタ、メモリ素子を有する集積回路（不図示）が形成されており、この集積回路によって発振回路５０が構成されている。発振回路５０は、不図示の配線等を介して電極２２及び電極２３に電気的に接続されている。電極２２及び電極２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。電極２３は下地層２１の開口部を覆うように設けられており、電極２３の一部が当該開口部に露出している。電極２３は、導電部１２のうち半導体基板１０の表面１０ａ側の端部１２ａに電気的に接続されている。
【００２３】
ウエハレベルＣＳＰ層３０は、第１絶縁層２４上に形成されており、第１配線３１、金属膜３２、第２絶縁層３３、第２配線３４及び第３絶縁層３５を有している。第１配線３１は、電極２２に電気的に接続されている。金属膜３２は、電極２３の表面に設けられている。第２絶縁層３３は、第１配線３１上及び金属膜３２上を覆うように設けられている。第２配線３４は、第２絶縁層３３上に形成されており、第１配線３１に電気的に接続されている。第３絶縁層３５は、第２配線３４上に形成されている。第１配線３１の一部が第２絶縁層３３に対して露出しており、この露出部分においてランド部３６を形成している。ランド部３６は、第２配線３４に電気的に接続されている。第３絶縁層３５は、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように設けられている。金属膜３２の材料としては、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属を使用することができる。また、金属膜３２は、これらの金属を積層して形成することも可能である。なお、金属膜（積層構造の場合、少なくとも１層）３２は、電極よりも耐腐食性の高い材料、例えばＡｕ、ＴｉＷ、Ｃｒを用いて形成することが好ましい。
【００２４】
バンプ３７は、ウエハレベルＣＳＰ層３０の第２配線３４上に設けられた外部端子であり、例えばハンダボールなどからなる。このバンプ３７は、外部基板Ｐに電気的に接続されるようになっている。バンプ３７は、第１配線３１及び第２配線３４を介して電極２２に電気的に接続されている。
【００２５】
接続端子５４は、半導体基板１０の裏面１０ｂに複数設けられている。各接続端子５４の平面視での面積はほぼ等しくなっている。各接続端子５４は導電部１２のうち半導体基板１０の裏面１０ｂ側の端部１２ｂに接続されており、導電部１２によって電極２３と接続端子５４とが電気的に接続されている。これら両端子の対向領域の大きさは略同一に形成されている。この接続端子５４は、図１に示すように、断面視で図中左右方向の中央部が図中左右方向の端部に対して凹んだ凹形状（凹面形状）に形成されている。
【００２６】
（圧電振動子）  
圧電振動子９７は、水晶振動子９１、支持基板９２、封止部材９３、引出電極９４及び接続端子（第２端子）３を有しており、平面視で半導体装置５に重なる位置に配置されている。
【００２７】
水晶振動子９１は、支持基板９２によって保持されている。支持基板９２は、ガラスや石英等で形成された板状部材である。封止部材９３は例えばガラスや石英等などからなり、当該支持基板９２及び水晶振動子９１を封止している。支持基板９２の内面９２ａと封止部材９３の内面９３ａとで囲まれた内部空間９５が形成されており、当該内部空間９５は略密閉（気密封止）された状態になっている。引出電極９４は、封止部材９３のうち中継基板６０側に複数設けられている。接続端子３は、各引出電極９４の先端部に設けられている。
【００２８】
（中継基板）
中継基板６０は、基板６１、接続端子６２及び接続端子６３を備えている。基板６１は、例えばポリイミド、アラミド、セラミクス、ガラスエポキシ、紙フェノールなどの材料からなる板状部材である。基板６１の厚さは、０．１ｍｍ〜０．３ｍｍの範囲が好ましく、０．０５ｍｍ〜０．１７ｍｍの範囲にすると更に好ましく、０．０５ｍｍ〜０．１２５ｍｍ程度にすると一層好ましい。基板６１の平面視での面積は、半導体装置５の平面視での面積及び圧電振動子９７の平面視での面積よりも大きくなっている。
【００２９】
接続端子６２は中継基板６０の表面６０ａに複数設けられており、半導体装置５の接続端子５４に平面視で重なる位置に配置されている。接続端子６２と接続端子５４との間にはハンダ部８が形成されており、当該ハンダ部８によって接続端子６２と接続端子５４とが電気的に接続されている。
【００３０】
接続端子６３は中継基板６０の裏面６０ｂに複数設けられており、圧電振動子９７の接続端子３に平面視で重なる位置に配置されている。接続端子６３と接続端子３との間にはハンダ部７が形成されており、当該ハンダ部７によって接続端子６３と接続端子３とが電気的に接続されている。
【００３１】
中継基板６０のうち接続端子６２と接続端子６３との間には、表面６０ａと裏面６０ｂとを貫通する貫通孔６４が設けられている。貫通孔６４内には例えば銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの導電性の高い材料からなる導電部６５が形成されている。導電部６５を介して接続端子６２と接続端子６３とが電気的に接続されている。したがって、半導体装置５の接続端子５４と圧電振動子９７の接続端子３とが電気的に接続されていることになる。
【００３２】
中継基板６０と半導体装置５との間には充填部材９８が設けられている。充填部材９８は、例えばエポキシ樹脂、アクリル系樹脂、フェノール樹脂、シリコーン樹脂などの樹脂材料によって構成されており、中継基板６０と半導体装置５との間を封止している。充填部材９８は、平面視で半導体装置５の外側の領域にはみ出すように設けられており、はみ出し部９８ａの表面は半導体基板１０の側面１０ｃから中継基板６０の表面６０ａにかけて傾斜している。この半導体装置５の外側にはみ出した部分（はみ出し部）９８ａは、半導体基板１０の側面１０ｃの一部を覆うように設けられている。はみ出し部９８ａによって半導体基板１０の側面１０ｃまで覆われていることで、水分などの不純物が半導体装置５の内部に浸入しにくくなっている。
【００３３】
同様に、中継基板６０と圧電振動子９７との間にも充填部材９６が設けられている。充填部材９６は、充填部材９８と同様の樹脂材料によって構成されており、中継基板６０と圧電振動子９７との間を封止している。充填部材９６は、平面視で圧電振動子９７の外側の領域にはみ出すように設けられている。この圧電振動子９７の外側にはみ出した部分（はみ出し部）９６ａは支持基板９２の側面９２ｃの一部を覆うように設けられており、はみ出し部９６ａの表面は支持基板９２の側面９２ｃから中継基板６０の裏面６０ｂにかけて傾斜している。はみ出し部９６ａによって支持基板９２の側面９２ｃまで覆われていることで、水分などの不純物が圧電振動子９７の内部に浸入しにくくなっている。
【００３４】
図２は、圧電振動子９７を支持基板９２側（図１中の上側）から見た平面図である。図３は、半導体装置５を半導体基板１０側（図１中の上側）から見た平面図である。  
これらの図に示すように、圧電振動子９７における接続端子３と、半導体装置５における接続端子５４とがそれぞれ間隔をあけて複数、平面視で重なる位置で接続されている。接続端子３及び接続端子５４の対向領域の大きさは略同一に形成されている。
【００３５】
次に、図４から図１３を参照して、圧電発振器９０の製造方法について説明する。本実施形態においては、半導体装置５の製造についてシリコン基板１００上に複数同時に一括して形成される手法を採用するが、簡単のため以下の各図においては１つの半導体装置５を形成する場合が示されている。
【００３６】
図４（ａ）に示すように、まず半導体基板１０上にウエハレベルＣＳＰ層３０を形成する。半導体基板１０の表面（能動面）１０ａ上に下地層２１を形成し、下地層２１上に電極２２及び電極２３を形成する。電極２２及び電極２３を形成後、当該電極２２及び電極２３上には、第１絶縁層２４を形成し、周知のフォトリソグラフィ法及びエッチング法によって電極２２及び電極２３を覆う絶縁材料を除去する。電極２３を覆う絶縁材料は必ずしも除去しなくても良い。
【００３７】
絶縁材料を除去した後、電極２２を含む第１絶縁層２４上に第１配線３１を形成し、電極２３の表面に金属膜３２を形成する。第１配線３１の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
【００３８】
金属膜３２の形成後、第１配線３１及び金属膜３２を覆うように第２絶縁層３３を形成し、周知のフォトリソグラフィ法により、第２絶縁層３３の一部を除去し、第１配線３１の一部を露出させてランド部３６を形成する。ランド部３６の形成後、当該ランド部３６に接続するように第２絶縁層３３上に第２配線３４を形成し、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように第３絶縁層３５を設ける。このように、ウエハレベルＣＳＰ層３０が形成される。ここで、バンプ３７を形成してもよい。形成の手段としては、はんだボール搭載法、はんだペースト印刷法などによりはんだをバンプ形成３７領域に供給後、加熱により溶融させ、ランド部に固着させる。その後、フラックスを除去するために、洗浄を行う。
【００３９】
ウエハレベルＣＳＰ層３０の形成後、図４（ａ）に二点鎖線で示す接着層１５０を介して、ガラスウエハからなる支持部材２００に半導体基板１０の表面１０ａ側を支持させる。支持部材２００としては、例えばシリコン基板１００と略同じ大きさの部材を用いるようにする。接着層１５０としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。また、バンプ３７がすでに形成されている際には、接着層１５０はバンプ３７の高さより厚く塗布されていることが望ましい。
【００４０】
半導体基板１０を支持部材２００に貼り付けた後、砥石等の研削部材を用いて裏面１０ｂ側から半導体基板１０を研削（バックグラインド）し、例えば１００μｍ程度の厚みまで薄厚化する。スピンエッチング、又はドライポリッシュ等によって基板表面に形成される破砕層を取り除く。基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いることも可能である。
【００４１】
半導体基板１０を所定の厚みに研削した後、図４（ｂ）に示すように、半導体基板１０の裏面１０ｂにフォトレジスト４０を形成し、当該フォトレジスト４０をマスクとしてドライエッチングによって電極２３に対応した半導体基板１０及び下地層２１を除去する。下地層２１の除去後、図４（ｃ）に示すように、半導体基板１０の裏面１０ｂから、表面１０ａに設けられた電極２３の裏面が露出するまでエッチングを行い、溝１１を形成する。
【００４２】
溝１１の形成後、図５（ａ）に示すように半導体基板１０の裏面１０ｂ及び溝１１の内壁に裏面絶縁層１４及び絶縁膜１３を形成する。絶縁膜１３形成後、電極２３の裏面部分に設けられた絶縁膜１３をドライエッチングあるいはレーザ加工を行い、この部分の絶縁膜１３を除去する。図５（ｂ）に示すように、溝１１の側壁のみに絶縁膜１３が設けられた状態となる。溝１１内の絶縁膜１３を除去後、たとえば、スパッタ法によりパリア層としてＴｉＷ、ＴｉＮ、Ｔｉを成膜後、後の電気化学プレーティング（ＥＣＰ）のシード層としてＣｕを成膜する。その後、電気化学プレーティング法によって溝１１の内部にめっき処理を施し、溝１１の内側に導電性材料を配置して導電部１２を形成し、導電部１２の下端部と露出した電極２３とを電極２３の裏面で電気的に接続する。
【００４３】
導電部１２を形成後、半導体基板１０の裏面１０ｂに接続端子５４をめっき法で形成する。図５（ｃ）に示すように、接続端子５４と導電部１２とが電気的に接続された状態になる。接続端子５４をめっき法で形成することにより、中央部が縁部に対して凹んだ凹形状に形成されることになる。接続端子５４の対向領域の幅が３００μｍ〜１ｍｍであれば、凹み量は１０〜２０μｍとなる。接続端子５４の形成後、当該接続端子５４上に、例えば鉛フリーはんだからなるハンダ７を搭載する。このハンダ７は、例えば厚さ１０〜２０μｍで形成される。
【００４４】
この後、半導体基板１０の裏面１０ｂに対してダイシングテープを貼り付け、一方、半導体装置１０の能動面１０ａに貼り付けられている支持部材２００および支持部材２００を保持している接着層を取り除く。その後、図６に示すように、ダイシング装置１１０によってシリコンウエハ（基板）１０を半導体装置５毎にダイシング（切断）して個片化する。なお、ウエハレベルＣＳＰ層形成後にバンプ３７が形成されていない場合には半導体装置を個片化した後、半導体基板１０の表面１０ａ側に形成されたランド３６上に、例えば鉛フリーはんだからなるバンプ３７を搭載してもよい。バンプ３７を設ける際には、はんだボールを第２配線３４上に搭載する形態でもよいし、はんだペーストを第２配線３４上に印刷する形態や、塗布によって形成されるハンダコートでもよい。このような工程により、図１に示す半導体装置５が製造される。
【００４５】
一方、圧電振動子９７においては、大判のガラスウエハ（支持基板９２の集合体）２５０上に複数の水晶振動子９１を形成し、各水晶振動子９１を封止基板９３によって気密封止する。水晶振動子９１の封止後、封止部材９３上に水晶振動子９１に接続された引出電極９４を形成する。引き出し電極９４の形成後、半導体基板１０の接続端子５４と略同一の大きさとなるように引出電極９４の先端に接続端子３をパターニング形成する。
【００４６】
また、中継基板６０については、図７に示すように、ポリイミド、アラミド、セラミクス、ガラスエポキシ、紙フェノールなどの材料からなる大判の基板２６０を実装領域６０ｃと非実装領域（実装領域の外側の領域）６０ｄとに区画する。基板２６０のうち実装領域６０ｃには、半導体装置５の接続端子５４に接続するための接続端子６２や、圧電振動子９７の接続端子３に接続するための接続端子６３を形成する。基板２６０のうち半導体装置５を実装する面の非実装領域６０ｄには、半導体装置５に信号を供給するための入力端子（第５端子）６６を形成し、入力端子６６に接続する配線６７を形成する。配線６７は、例えば発振回路のゲート側又はドレイン側の接続端子６２に接続されるように形成する。
【００４７】
次に、図８に示すように、半導体装置５を基板２６０の表面２６０ａの実装領域６０ｃに実装する。例えばフラックスやソルダーペーストなどの粘着力で半導体装置５を実装領域６０ｃに保持させ、例えばリフロー炉やホットプレート等の加熱手段により、半導体装置５に形成されたハンダを充分に溶解させる。
【００４８】
半導体装置５の実装後、図９に示すように、圧電振動子９７を基板２６０の裏面２６０ｂの実装領域６０ｃに実装する。実装の手法については、半導体装置５の実装と同様に行う。圧電振動子９７の実装後、半導体装置５に設けられる発振回路の周波数調整や容量調整など、発振回路のデータ入力を行う。例えば図９に示すように、入力端子６６にデータ端子７１をプロービングさせ、基板２６０上に実装された複数の半導体装置５について一括して行う。
【００４９】
データ入力の後、図１０に示すように、半導体装置５と基板２６０との間に充填部材９８を形成する。例えば熱硬化樹脂をディスペンサ法や印刷法、トランスファモールド法などによって半導体装置５と基板２６０との間に流し込み、熱を加えて硬化させるようにする。熱硬化樹脂を流し込む際は、平面視で半導体装置５の外側の領域に熱硬化樹脂をはみ出させ、当該熱硬化樹脂のはみ出し部分によって半導体基板１０の側面１０ｃの一部に熱硬化樹脂が接するようにする。この状態で硬化させると、充填部材９８のはみ出し部９８ａが半導体基板１０の側面１０ｃの一部を覆うように形成されることになる。
【００５０】
充填部材９８の形成後、図１１に示すように、圧電振動子９７と基板２６０との間に充填部材９６を形成する。充填部材９８の形成時と同様の手法により圧電振動子９７と基板２６０との間に熱硬化樹脂を流し込み、加熱させて硬化させる。熱硬化樹脂を流し込む際は、平面視で圧電振動子９７の外側の領域にも熱硬化樹脂をはみ出させ、当該熱硬化樹脂のはみ出し部分によって支持基板９２の側面９２ｃの一部に熱硬化樹脂が接するようにする。この状態で硬化させると、充填部材９６のはみ出し部９６ａが支持基板９２の側面９２ｃの一部を覆うように形成されることになる。
【００５１】
充填部材９６の形成後、支持基板６１上に形成される発振回路５０の検査を行う。図１２に示すように、検査装置８０の検査端子８１を入力端子６６と半導体装置５のバンプ３７とに当接させ、基板２６０上に実装された複数の半導体装置５について一括して行う。
【００５２】
半導体装置５の検査後、基板２６０を実装領域６０ｃ毎に切断する。図１３に示すように、非実装領域６０ｄを基板２６０から切り落とすことにより、入力端子６６と半導体装置５との電気的接続が切断されることになる。切断後、半導体装置５及び圧電振動子９７が中継基板６０に実装された圧電発振器９０が完成することになる。
【００５３】
このように、本実施形態によれば、半導体装置５が中継基板６０の表面６０ａに設けられており、圧電振動子９７が中継基板６０の裏面６０ｂに設けられている、すなわち、半導体装置５と圧電振動子９７との間に中継基板６０が配置されているので、当該中継基板６０によって半導体装置５と圧電振動子９７との間に生じる熱応力を緩和することができる。これにより、信頼性の高い圧電発振器９０を得ることができる。
【００５４】
また、本実施形態によれば、半導体装置５及び圧電振動子９７を中継基板６０に実装することで両者を電気的に接続することができるので、半導体装置５と圧電振動子９７との電気的接続、洗浄、モールド、検査などの各工程を中継基板６０を一単位として行うことができる。これにより、半導体装置５及び圧電振動子９７を個別に取り扱う煩雑さを回避することができ、圧電発振器９０の製造効率を向上させることができる。
【００５５】
また、本実施形態によれば、基板２６０の複数の実装領域６０ｃにそれぞれ半導体装置５及び圧電振動子９７を実装し、その後実装領域６０ｃごとに基板２６０を切断する、いわゆる多面取りによって圧電発振器９０を製造することとしたので、上記各工程を複数の実装領域６０ｃについて一括して行うことができる。これにより、生産効率を一層向上させることができる。
【００５６】
［第２実施形態］  
次に、本発明の第２実施形態を説明する。本実施形態では、上記の圧電発振器９０を搭載した電子機器として、携帯電話を例に挙げて説明する。図１４は、携帯電話３００の構成を示す斜視図である。
【００５７】
圧電発振器９０は、例えばプリント配線基板Ｐ等に実装された状態で携帯電話３００に搭載されている。  
この携帯電話３００にあっても、圧電発振器９０がプリント配線基板Ｐなどに高精度に実装可能な構造となっているので、この圧電発振器９０を備えた電子機器において接合品質が保持され、小型、薄型化が実現された高品質の電子機器を得ることができる。なお、電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
【００５８】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。  
例えば、上記実施形態においては、半導体装置５と中継基板６０との間に設けられる充填部材９８のはみ出し部９８ａは半導体基板１０の側面１０ｃから中継基板６０の表面６０ａにかけて直線的に傾斜する構成であったが、これに限られることはない。例えば、図１５に示すように、はみ出し部９８ａが半導体基板１０の側面１０ｃから中継基板の表面６０ａにかけて凹状に傾斜する構成であっても構わない。この構成により、はみ出し部９８ａと半導体基板１０の側面１０ｃとの界面及びはみ出し部９８ａと中継基板６０の表面６０ａとの界面が鋭角になるため、水分などの不純物がこの界面から浸入しにくくなる。これにより、一層信頼性の高い圧電発振器９０を得ることができる。なお、圧電振動子９７と中継基板６０との間に設けられる充填部材９６についても同様である。  
また、図１５に示すように、圧電振動子９７は、内部に圧電振動片９７ａを収容して、蓋体９７ｂにより封止されているパッケージであってもよい。
【００５９】
また、上記実施形態においては、半導体装置５と圧電振動子９７との間が中継基板６０によって完全に仕切られた状態になっていたが、これに限られることは無い。例えば図１６に示すように、中継基板６０の表面６０ａと裏面６０ｂとを貫通する貫通孔７０を形成し、充填部材９９が貫通孔７０を介して半導体装置５と圧電振動子９７との間に一体的に充填されている構成としても構わない。これにより、半導体装置５、圧電振動子９７及び中継基板６０が一体的に固定されることになるため、外力等に対する強度を向上させることができる。また、図１７に示すように、例えば圧電振動子９７側に溶解した充填部材９９を流し込むだけで貫通孔７０を介して半導体装置５側にも充填部材９９を配置することができるので、一工程で半導体装置５と中継基板６０との間及び圧電振動子９７と中継基板６０との間に充填部材９９を形成することができる。
【００６０】
また、上記実施形態においては、半導体装置５に信号を入力する入力端子６６が基板２６０の非実装領域６０ｄに設けられている構成としたが、これに限られることは無く、基板２６０の実装領域６０ｃに設けられる構成としても構わない。この場合、基板２６０を切断した後、中継基板６０上に入力端子６６が形成された状態で圧電発振器９０が完成されることになる。
また、上記実施形態においては、半導体装置５、圧電振動子９７、中継基板６０の平面視での面積が異なる構成を例に挙げて説明したが、これらの平面視での面積を等しくした構成であっても構わない。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施形態に係る圧電発振器の構成を示す断面図。
【図２】本実施形態に係る圧電発振器の一部の構成を示す平面図。
【図３】本実施形態に係る圧電発振器の一部の構成を示す平面図。
【図４】本実施形態に係る圧電発振器の製造過程を示す工程図。
【図５】同、工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】同、工程図。
【図１２】同、工程図。
【図１３】同、工程図。
【図１４】本発明の第２実施形態に係る携帯電話の構成を示す斜視図。
【図１５】本発明に係る圧電発振器の他の構成を示す断面図。
【図１６】本発明に係る圧電発振器の他の構成を示す断面図。
【図１７】本発明に係る圧電発振器の製造過程を示す工程図。
【符号の説明】
【００６２】
Ｐ…外部基板  ３…接続端子（第２端子）  ５…半導体装置（第１機能素子）  ５４…接続端子（第１端子）  ６０…中継基板（基板）  ６０ａ…表面（第１面）  ６０ｂ…裏面（第２面）  ６２…接続端子（第３端子）  ６３…接続端子（第４端子）  ６６…入力端子（第５端子）  ９０…圧電発振器（デバイス）  ９７…圧電振動子（第２機能素子）  ３００…携帯電話（電子機器）
【図１】
2009088226.tif 000003
【図２】
2009088226.tif 000004
【図３】
2009088226.tif 000005
【図４】
2009088226.tif 000006
【図５】
2009088226.tif 000007
【図６】
2009088226.tif 000008
【図７】
2009088226.tif 000009
【図８】
2009088226.tif 000010
【図９】
2009088226.tif 000011
【図１０】
2009088226.tif 000012
【図１１】
2009088226.tif 000013
【図１２】
2009088226.tif 000014
【図１３】
2009088226.tif 000015
【図１４】
2009088226.tif 000016
【図１５】
2009088226.tif 000017
【図１６】
2009088226.tif 000018
【図１７】
2009088226.tif 000019