(57)【要約】【課題】より大きな電流ノイズを容易に発生させることが可能な半導体素子を提供する。【解決手段】本発明に係る半導体素子１００は、所定の物質により形成されるゲート電極１０１と、ゲート電極の少なくとも一部を覆うように所定の誘電体を用いて形成されるゲート絶縁膜１０３と、ゲート絶縁膜上に不純物及び／又は欠陥によるトラップを有する化合物を用いて形成されるチャネル形成領域１０５と、チャネル形成領域の端部に形成されるソース１０７／ドレイン１０９と、を備え、チャネル形成領域の幅は、不純物及び／又は欠陥によるトラップを有する化合物のデバイ長とする。【選択図】図１Ａ
2009194095.tif 000002
【特許請求の範囲】
【請求項１】
所定の物質により形成されるゲート電極と、
前記ゲート電極の少なくとも一部を覆うように所定の誘電体を用いて形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に不純物及び／又は欠陥によるトラップを有する化合物を用いて形成されるチャネル形成領域と、
前記チャネル形成領域の端部に形成されるソース／ドレインと、
を備え、
前記チャネル形成領域の幅は、前記不純物及び／又は欠陥によるトラップを有する化合物のデバイ長以下である
ことを特徴とする、半導体素子。
【請求項２】
前記不純物及び／又は欠陥によるトラップを有する化合物は、ポリシリコンである
ことを特徴とする、請求項１に記載の半導体素子。
【請求項３】
前記所定の誘電体は、シリコン酸化物、シリコン窒化物、酸化アルミニウムまたは酸化ハフニウムのいずれかである
ことを特徴とする、請求項１に記載の半導体素子。
【請求項４】
前記ゲート電極は、タングステン、モリブデンまたはドーピングされたポリシリコンを用いて形成される
ことを特徴とする、請求項１に記載の半導体素子。
【請求項５】
前記ソース／ドレインは、リンまたはホウ素がドーピングされたポリシリコンを用いて形成される
ことを特徴とする、請求項１に記載の半導体素子。
【請求項６】
前記不純物及び／又は欠陥によるトラップを有する化合物は、有機半導体化合物である
ことを特徴とする、請求項１に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関する。
【背景技術】
【０００２】
物理乱数生成器は、何らかの予測不可能な物理現象をデジタルデータとして抽出し、乱数ビット列を生成するものである。これまで、乱数性の根拠となる物理現象、つまり乱数源として、さまざまな方式が提案されている。それらの中で代表的な方式の一つとして、例えば、ランダムに電流を変動させるノイズ発生素子を利用する方式がある。
【０００３】
この電流ノイズ発生素子をとして代表的なものが、金属の抵抗体の熱雑音を乱数源とした電流ノイズ発生素子である。しかしながら、熱雑音を乱数源とした電流ノイズ発生素子は、乱数性の根拠とする抵抗体の熱雑音による電圧変動が非常に小さいために、実際の回路においてランダムな信号として電圧変動を取り出すために増幅器が必要となるという問題点がある。増幅器は、乱数生成器の実装規模を大きくする要因となり、ＩＣカード等への実装資源の少ない環境への搭載を考えた場合、大きなデメリットになる。さらに、この乱数源は電源や基板からのノイズの影響を受けやすいことも知られており、乱数源をシールドするなど実装上の工夫が必要になり、設計コストの増大を招く可能性がある。
【０００４】
そこで、近年、増幅器を用いることなく乱数生成器の乱数源として利用することが可能な新たな電流ノイズ発生素子が提案されている。この電流ノイズ発生素子は、例えば、Ｓｉドットを利用して電流ノイズを発生させる方式（例えば、特許文献１を参照。）と、Ｓｉリッチなシリコン窒化物膜のトラップを利用して電流ノイズを発生させる方式（例えば、非特許文献１を参照。）と、に大別される。
【０００５】
これらの電流ノイズ発生素子は、Ｓｉドットまたはシリコン窒化物膜のトラップと、チャネルを流れる電子とが相互作用することで、電流ノイズを発生させるものであるが、シリコン窒化物膜のトラップを利用する方式の方が、Ｓｉドットを利用する方式よりもより多くの電子と相互作用することができるため、優れた特性を示すことが知られている。
【０００６】
【特許文献１】特開２００５−１６７１６５号公報
【非特許文献１】松本麻里、大場竜二、牛島知巳、「ＳｉリッチＳｉＮ  ＭＯＳＦＥＴを用いた高速乱数発生器」、東芝レビュー、２００７年、Ｖｏｌ．６２、Ｎｏ．７、３９ページ
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、シリコン窒化物膜のトラップを利用する方式を用いた電流ノイズ発生素子において、より大きな電流ノイズを発生させるためには、トラップの存在するシリコン窒化物膜のトラップ密度や電流ノイズ発生素子を構成する膜の膜厚等の設計パラメータを調整する必要があり、実際の素子設計に手間がかかるという問題があった。
【０００８】
そこで、本発明は、このような問題に鑑みてなされたもので、その目的は、より大きな電流ノイズを容易に発生させることが可能な、新規かつ改良された半導体素子を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、所定の物質により形成されるゲート電極と、前記ゲート電極の少なくとも一部を覆うように所定の誘電体を用いて形成されるゲート絶縁膜と、前記ゲート絶縁膜上に不純物及び／又は欠陥によるトラップを有する化合物を用いて形成されるチャネル形成領域と、前記チャネル形成領域の端部に形成されるソース／ドレインと、を備え、前記チャネル形成領域の幅は、前記不純物及び／又は欠陥によるトラップを有する化合物のデバイ長以下である半導体素子が提供される。
【００１０】
前記不純物及び／又は欠陥によるトラップを有する化合物は、ポリシリコンであってもよい。
【００１１】
前記所定の誘電体は、シリコン酸化物、シリコン窒化物、酸化アルミニウムまたは酸化ハフニウムのいずれかであってもよい。
【００１２】
前記ゲート電極は、タングステン、モリブデンまたはドーピングされたポリシリコンを用いて形成されてもよい。
【００１３】
前記ソース／ドレインは、リンまたはホウ素がドーピングされたポリシリコンを用いて形成されてもよい。
【００１４】
前記不純物及び／又は欠陥によるトラップを有する化合物は、有機半導体化合物であってもよい。
【発明の効果】
【００１５】
本発明に係る半導体素子によれば、従来の電流ノイズ発生素子に比べてより大きな電流ノイズを容易に発生させることが可能である。
【発明を実施するための最良の形態】
【００１６】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１７】
＜従来のノイズ発生素子について＞
まず、本発明の実施形態について説明するのに先立ち、後述する本実施形態に係る半導体素子１００と従来のノイズ発生素子と間の構成上の相違点を明確にするため、従来のノイズ発生素子の構成例について、図５Ａ〜図６を参照しながら簡単に説明する。図５Ａおよび図５Ｂは、従来のＳｉドットを利用したノイズ発生素子を説明するための説明図である。また、図６は、従来のシリコン窒化物膜のトラップを利用したノイズ発生素子について説明するための説明図である。
【００１８】
［Ｓｉドットを利用したノイズ発生素子］
Ｓｉドットを利用したノイズ発生素子は、例えば図５Ａに示したように、所定の基板９０１上に形成されたシリコン酸化物膜（ＳｉＯ２膜）９０３と、シリコン酸化物膜９０３上に積層されるＳｉドット９０５が形成されたシリコンドット層９０７と、シリコンドット層９０７上に形成されるゲート電極９１１と、を主に備える。また、基板９０１上には、例えば図５Ｂに示したように、ソース９１３とドレイン９１５が形成されており、ソース−ドレイン間には、ゲート電極９１１に所定の電圧が印加されることでチャネル形成領域９１７が形成される。このチャネル形成領域９１７には、電子や正孔等のキャリアが流れる。
【００１９】
基板９０１上に形成されたシリコン酸化物膜９０３の膜厚は薄く、シリコンドット層９０５には、複数のシリコンドット９０５が形成されているため、ゲート電圧がゲート電極９１１に印加され、ソース−ドレイン間のチャネル形成領域９１７にチャネルが形成されてキャリアとして電子が流れ始めると、チャネルを流れる電子は容易にシリコンドット９０５にトラップされることとなる。また、シリコンドット９０５にトラップされた電子は、シリコンドット９０５からチャネルへと放出される場合もある。このような現象によって、シリコンドット９０５にトラップされた電子がチャネルのポテンシャルに影響を与え、この素子の電流は、ノイズを多く含むようになる。
【００２０】
また、図５Ｂに示したように、チャネルの幅が約０．１５μｍ程度に狭められているため、シリコンドット９０５から影響を受けるチャネル中の伝導電子が増加することとなる。
【００２１】
［シリコン窒化物膜のトラップを利用したノイズ発生素子］
シリコン窒化物膜のトラップを利用したノイズ発生素子は、例えば図６に示したように、所定の基板９０１上に形成されたシリコン酸化物膜９０３と、シリコン酸化物膜９０３上に形成されたシリコン窒化物膜９１９と、シリコン窒化物膜９１９上に形成されたシリコン酸化物膜９０９と、シリコン酸化物膜９０９上に形成されたゲート電極９１１と、を主に備える。また、基板９０１上には、例えば図５Ｂに示したようなソース９１３とドレイン９１５が形成されている。
【００２２】
ここで、シリコン酸化物膜９０３，９０９と、ゲート電極９１１と、ソース９１３と、ドレイン９１５とは、Ｓｉドットを利用したノイズ発生素子におけるシリコン酸化物膜９０３、ゲート電極９１１、ソース９１３およびドレイン９１５と同様の構成を有し、ほぼ同一の効果を奏するため、詳細な説明は省略する。
【００２３】
シリコン窒化物膜９１９には、シリコン窒化物のダングリングボンドに起因する多数のトラップ９２１が存在している。ゲート電圧がゲート電極９１１に印加され、ソース−ドレイン間のチャネル形成領域９１７にチャネルが形成され、キャリアとして電子が流れ始めると、チャネルを流れる電子は容易にシリコン窒化物膜９１９に存在するトラップ９２１にトラップされることとなる。また、トラップされた電子は、トラップ９２１からチャネルへと放出される場合もある。このような現象によって、トラップされた電子がチャネルのポテンシャルに影響を与え、この素子の電流は、ノイズを多く含むようになる。
【００２４】
Ｓｉドットを利用したノイズ発生素子と、シリコン窒化物膜のトラップを利用したノイズ発生素子とをトラップ密度に関して比較すると、シリコン窒化物膜のトラップを利用した素子の方がより大きな値を持つ。すなわち、シリコン窒化物膜のトラップを利用したノイズ発生素子の方がより多くの電子を捕獲することができるため、シリコン窒化物膜を利用した素子の方が大きなノイズを発生させることができ、優れている。
【００２５】
＜従来のノイズ発生素子の問題点＞
シリコン窒化物膜のトラップを利用したノイズ素子は、シリコン窒化物膜９１９のトラップ９２１に捕獲された電子とチャネル形成領域９１７に形成されたチャネルを流れる電子との相互作用にノイズ発生の根拠を置いている。このノイズ発生素子を例えば乱数生成器の乱数源として用いるためには、ノイズの大きさ、すなわち電流のゆらぎが大きい方が、乱数ビットとして抽出することが簡単になる。ここで、シリコン窒化物膜のトラップを利用したノイズ素子において、より大きなノイズを発生させるためには、原理的にはチャネル形成領域９１７とシリコン窒化物膜９１９中のトラップ９２１との距離を短くすること、すなわち、シリコン酸化物膜９０３の厚さを薄くしたり、シリコン窒化物膜９１９のトラップ密度を増加させたりすればよい。しかしながら、実際の素子設計上、これらの設計パラメータを調整してどこまで大きな電流のゆらぎを発生できるかについては、まだ明らかではない。
【００２６】
そこで、本願発明者は、上記の問題点を解決するために鋭意研究を行った結果、以下で説明するような、本発明の第１の実施形態に係る半導体素子に想到した。
【００２７】
（第１の実施形態）
＜半導体素子の構造について＞
まず、図１Ａおよび図１Ｂを参照しながら、本発明の第１の実施形態に係る半導体素子の構造について、詳細に説明する。図１Ａは、本実施形態に係る半導体素子を説明するための上面図であり、図１Ｂは、図１ＡをＡ−Ａ切断線で切断した場合の断面図である。なお、以下では、各図中に示した座標軸を用いながら、説明することとする。
【００２８】
本実施形態に係る半導体素子１００は、例えば図１Ａに示したように、ゲート電極１０１と、ゲート絶縁膜１０３と、チャネル形成領域１０５と、ソース１０７およびドレイン１０９と、を主に備える。
【００２９】
ゲート電極１０１は、所定の物質を用いて形成される電極であり、このゲート電極１０１に所定の値の電圧が印加されると、後述するソース１０７とドレイン１０９との間の領域に電子や正孔等のキャリアが誘起されチャネル領域１０５が形成される。ゲート電極１０１の形成に用いられる物質としては、例えば、タングステン（Ｗ）やモリブデン（Ｍｏ）といった金属や、所定の不純物がドーピングされたポリシリコン（多結晶シリコン）等を挙げることができる。ポリシリコンにドープされる不純物としては、ドーピングに用いられる一般的な元素や化合物を用いることが可能であり、ドーピング濃度も不純物の種類に応じて任意の値を設定することが可能である。
【００３０】
ゲート電極１０１の厚みＨＧ（ｚ軸方向の高さ）は、任意の値に設定することが可能であるが、例えば、５０ｎｍ〜５００ｎｍ程度にすることが好ましい。ゲート電極１０１の厚みＨＧが５０ｎｍ未満である場合には、ゲート電極１０１の抵抗値が高くなり高速の駆動が困難になる。また、ゲート電極１０１の厚みＨＧが５００ｎｍ超過である場合には、半導体素子１００全体の厚みが厚くなりすぎて、ゲート電極１０１そのものの形成に時間がかかるだけでなく、ゲート電極１０１上に形成が必要なパッシベーション膜も厚い膜である必要が生じ、成膜にも時間がかかる。さらに、パッシベーション膜の平坦化も困難になり、上部の構造に支障を生じる可能性が大きくなる。
【００３１】
ゲート絶縁膜１０３は、図１Ａに示したように、ゲート電極１０１の少なくとも一部を覆うように形成される層であり、ゲート電極１０１と、後述するチャネル形成領域１０５との間を絶縁する。このゲート絶縁膜１０３は、所定の誘電率を有する誘電体を用いて形成される。この誘電体として、例えば、シリコン酸化物（ＳｉＯ２）を用いてもよく、シリコン窒化物（ＳｉＮｘ）、酸化アルミニウム（ＡｌＯｘ）または酸化ハフニウム（ＨｆＯ２）のような高い誘電率を有する化合物を用いてもよい。また、上記誘電体化合物のいずれかを用いてもよく、これらの化合物を組み合わせて用いてもよい。
【００３２】
ゲート絶縁膜１０３の厚みＨＩ（ｚ軸方向の高さ）は、任意の値に設定することが可能であるが、例えば、１００ｎｍ程度にすることが好ましい。ここで、ゲート絶縁膜１０３の厚みＨＩは、例えば図１Ｂに示したように、ゲート電極１０１の上面と、ゲート絶縁膜１０３の上面との間の距離を意味する。
【００３３】
チャネル形成領域１０５は、ゲート絶縁膜１０３上に形成される層であり、ゲート電極１０１に所定の電圧（ゲート電圧）が印加されることでチャネルが形成される。このチャネル形成領域１０５は、不純物及び／又は欠陥によるトラップを有する化合物を用いて形成される。このような不純物及び／又は欠陥によるトラップを有する化合物の一例として、例えば、ポリシリコンや、有機半導体材料を挙げることが可能である。ポリシリコンは、単結晶のシリコンとは異なり、面方位の異なるシリコン結晶が集まった多結晶構造を有する物質である。ポリシリコンについては、以下で改めて詳細に説明する。また、有機半導体材料は、半導体の性質を示す有機化合物であり、例えば、縮合多環炭化水素を挙げることができる。この縮合多環炭化水素の一例としては、ペンタセンやテトラセン等のポリアセン（ｐｏｌｙａｃｅｎｅ）がある。
【００３４】
このチャネル形成領域１０５の長さＬＣ（図１Ａにおけるｘ軸方向の長さ）は、任意の値に設定することが可能であるが、例えば、０．０３μｍ〜５μｍ程度に設定することが好ましい。チャネル形成領域１０５の長さＬＣが０．０３μｍ未満の場合には、従来のフォトリソグラフィーでは再現性良く作製することが困難であり、チャネル形成領域１０５の長さＬＣが５μｍ超過の場合には、集積回路の中に占めるデバイスのサイズが大きくなりすぎ、好ましくない。
【００３５】
また、チャネル形成領域１０５の幅（図１Ａにおけるｙ軸方向の幅。以下、チャネル幅とも称する。）ＷＣは、例えば、チャネル形成領域１０５を形成する不純物及び／又は欠陥によるトラップを有する化合物のデバイ長ＬＤ以下とすることが好ましい。デバイ長とは、トラップ準位に捕獲された（トラップされた）電子の与える電気的な相互作用がどの距離まで及ぶのかを示す距離指標であり、以下の式１で与えられる。
【００３６】
【数１】
2009194095.tif 000003
【００３７】
ここで、上記式１におけるｋはボルツマン定数であり、Ｔは温度であり、ｅは素電荷である。また、上記式１におけるεは不純物及び／又は欠陥によるトラップを有する化合物の誘電率であり、ｎはキャリア密度である。
【００３８】
例えば、キャリア密度ｎが１０１５ｃｍ−３であるポリシリコンを用いた場合には、上記式１を用いて、デバイ長ＬＤは約０．１３μｍ程度となる。
【００３９】
また、チャネル形成領域１０５の厚みＨＣ（ｚ軸方向の高さ）は、任意の値に設定することが可能であるが、例えば、３０ｎｍ〜１００ｎｍ程度にすることが好ましい。チャネル形成領域１０５の厚みＨＣが３０ｎｍ未満の場合には、ソース・ドレインの抵抗が高くなり好ましくない。また、チャネル形成領域１０５の厚みＨＣが１００ｎｍ超過の場合には、チャネルが一部空乏化してしまいチャネル領域におけるキャリアの散乱を大きくすることができず、好ましくない。
【００４０】
ソース１０７およびドレイン１０９は、チャネル形成領域１０５の両端（図１Ａにおけるｘ方向の両端）に形成される端子であり、上述のゲート電極１０１にゲート電圧が印加されると、ソース１０７からドレイン１０９に向かってキャリアとして電子が流れる。ソース１０７およびドレイン１０９は、ポリシリコンに不純物としてリン（Ｐ）またはホウ素（Ｂ）を高濃度にドーピングしたものを用いて形成される。そのため、ソース１０７およびドレイン１０９の形状にポリシリコンを成膜しておき、ソース１０７およびドレイン１０９を形成する箇所に上記の不純物（ドーパント）をドーピングすることで、ソース１０７およびドレイン１０９を形成することができる。
【００４１】
なお、ゲート電極１０１、ゲート絶縁膜１０３、チャネル形成領域１０５、ソース１０７およびドレイン１０９は、当該技術分野における一般的な製膜方法を用いて形成することが可能である。
【００４２】
＜ポリシリコンについて＞
以上、図１Ａおよび図１Ｂを参照しながら、本実施形態に係る半導体素子１００の構造について詳細に説明した。続いて、図２Ａおよび図２Ｂを参照しながら、本実施形態に係るチャネル形成領域１０５の形成に用いられる化合物の一例であるポリシリコンについて、詳細に説明する。図２Ａおよび図２Ｂは、ポリシリコンの構造を模式的に示した説明図である。
【００４３】
ポリシリコンは、例えば図２Ａおよび図２Ｂに示したように、ある面方位を有するシリコン結晶１１１が多数集まった構造をしている。そのため、ポリシリコンには、結晶の面方位が変化する境界である結晶粒界１１３が多く存在する。ここで、図２Ａおよび図２Ｂにおける線１１３は、結晶粒界を表している。この結晶粒界１１３では、結晶界面が揃っていないために、シリコン原子のダングリングボンドが多く存在し、多数のトラップが存在する。また、上述の結晶粒界１１３だけではなく、ポリシリコンの各結晶中に存在する欠陥や不純物も、結晶粒界１１３と同様にトラップとして機能する。
【００４４】
図２Ａおよび図２Ｂ中に示した矢印は、電子の流れる方向を表している。例えば図中の左方向から流れてきた電子（伝導電子）は、これら結晶粒界１１３上のトラップに捕捉される場合があり、伝導電子が捕獲される影響でチャネル中を流れる伝導電子の移動度は低下する。
【００４５】
また、図２Ａおよび図２Ｂでは、トラップに捕捉された電子ｅが及ぼす影響の範囲を円１１５で模式的に表している。この円の半径は、デバイ長ＬＤとなる。
【００４６】
例えば図２Ａに示したように、チャネル幅がデバイ長ＬＤに比べて大きい場合には、捕捉された電子に影響を受けない伝導電子が存在し、界面トラップの影響による電流ノイズは小さい。
【００４７】
しかしながら、例えば図２Ｂに示した本実施形態に係るチャネル形成領域１０５のように、そのチャネル幅ＷＣがデバイ長ＬＤと同程度またはデバイ長以下である場合には、チャネル中を流れる伝導電子は、結晶粒界１１３上のトラップに捕捉された電子の影響を大きく受けることとなり、非常に大きな電流ノイズが発生する。
【００４８】
なお、本実施形態では意図的にチャネル幅ＷＣをデバイ長以下とした構造について説明を行っているが、半導体プロセスの微細化に伴い、チャネル幅を狭くしようと意図しなくとも半導体素子のチャネル幅がデバイ長と同程度以下となる場合も考えられる。この場合にも、本実施形態に係る半導体素子と同様のノイズ電流が発生すると考えられる。
【００４９】
ここで、ゲート絶縁膜１０３を、シリコン酸化物（ＳｉＯ２）ではなく、シリコン窒化物（ＳｉＮｘ：例えば、Ｓｉ３Ｎ４等）、酸化アルミニウム（ＡｌＯｘ）または酸化ハフニウム（ＨｆＯ２）のような高い誘電率を有する化合物を用いて形成することで、より大きな電流ノイズを発生させることができる。その理由は、以下の通りである。すなわち、上述のような高誘電率化合物を用いて形成した絶縁膜は、絶縁膜中に多数のトラップを含むことが知られている。そのため、これらの化合物を用いて形成された絶縁膜を備えた半導体素子のポテンシャルは、ポリシリコン等のチャネル領域を形成する化合物の不純物及び／又は欠陥によるトラップだけでなく、絶縁膜１０３のトラップからも影響を受けることとなる。従って、シリコン酸化物を用いて形成されたゲート絶縁膜１０３を備える半導体素子１００以上の電流ノイズが発生する。
【００５０】
＜シリコン窒化物膜のトラップを利用するノイズ発生素子との相違点＞
シリコン窒化物膜のトラップを利用するノイズ発生素子と、本実施形態に係る半導体素子とは、共にチャネル中を流れる伝導電子とトラップ準位に捕獲された電子との電気的相互作用に根拠を置いている。しかしながら、シリコン窒化物膜のトラップを利用するノイズ発生素子では、シリコン酸化物膜を介してシリコン窒化物膜のトラップ準位を利用するのに対して、本実施形態に係る半導体素子では、ポリシリコンや有機半導体化合物等の不純物及び／又は欠陥によるトラップを有する化合物のトラップ準位（すなわち、チャネル内部に存在するトラップ準位）を利用する点で相違している。
【００５１】
トラップ準位がチャネルから最も近い距離である内部に存在すれば、チャネルへより大きなポテンシャルの変化を与えることができるため、本実施形態に係る半導体素子は、シリコン窒化物膜のトラップを利用する方法に比べて、より大きな電流ノイズを発生することができる。電流の揺らぎはトンネル酸化膜が薄いほど指数関数的に揺らぎが大きくなることが報告されており、このことからも、トンネル酸化物を必要としない本実施形態に係る半導体素子の効果は明らかである。
【００５２】
このように、本実施形態に係る半導体素子は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）に類似した素子構造を有することにより、トラップの位置をチャネル内部という最も近い距離に持ち込むことができ、より大きなノイズによる電流の揺らぎを実現することができる。さらに、同様の理由から、本実施形態に係る半導体素子はトラップの影響を強めるためにチャネル幅をデバイ長以下に細くするだけでよいのに対して、シリコン窒化物膜のトラップを利用するノイズ発生素子はチャネル幅だけでなく、シリコン酸化物膜９０３も薄くしないと、トラップからの寄与をデバイ長のオーダにすることはできない。そのため、本実施形態に係る半導体素子は、設計上のメリットも大きい。さらに、本実施形態に係る半導体素子は、ＴＦＴに類似した素子構造を有するため、液晶や有機ＥＬディスプレイの表示装置や携帯電話等の電子機器に容易に混載することが可能である。
【００５３】
＜半導体素子の動作について＞
以上、本実施形態に係る半導体素子１００の構造について、詳細に説明した。続いて、本実施形態に係る半導体素子１００の動作について説明する。
【００５４】
まず、ゲート電極１０１に所定の電圧（ゲート電圧）が印加されると、チャネル形成領域１０５にチャネルが形成され、ソース１０７−ドレイン１０９間にドレイン電流として電子（伝導電子）が流れるようになる。この際に、チャネル形成領域１０５の幅ＷＣがチャネル形成領域１０５を形成している不純物及び／又は欠陥によるトラップを有する化合物のデバイ長ＬＤ以下となっているために、伝導電子がチャネル領域を形成する化合物の不純物及び／又は欠陥によるトラップに捕獲されたり、捕獲された電子がトラップからチャネルに放出されたりして、半導体素子のポテンシャルに影響を与え、電流ノイズ、すなわち、電流の揺らぎが多く発生することとなる。本実施形態に係る半導体素子１００では、この電流ノイズ（電流の揺らぎ）を出力して、様々な用途に利用することが可能である。
【００５５】
（第１変形例）
次に、図３Ａおよび図３Ｂを参照しながら、本発明の第１の実施形態に係る半導体素子１００の第１変形例について、詳細に説明する。図３Ａは、本変形例に係る半導体素子を説明するための上面図であり、図３Ｂは、図３ＡをＡ−Ａ切断線で切断した場合の断面図である。
【００５６】
本変形例に係る半導体素子１００は、例えば図３Ａに示したように、ゲート電極１０１と、ゲート絶縁膜１０３と、チャネル形成領域１０５と、ソース１０７と、ドレイン１０９とを主に備える。
【００５７】
本変形例に係る半導体素子１００は、例えば図３Ｂに示したように、ゲート電極１０１と、ゲート絶縁膜１０３と、チャネル形成領域１０５、ソース１０７およびドレイン１０９と、の位置関係が異なるのみであり、ゲート電極１０１、ゲート絶縁膜１０３、チャネル形成領域１０５、ソース１０７およびドレイン１０９の構成や奏する効果については、本発明の第１の実施形態に係る半導体素子１００と同様である。
【００５８】
本発明の第１の実施形態に係る半導体素子１００は、例えば図１Ａに示したように、ゲート電極１０１が下方に位置するボトムゲート方式と呼ばれる構造を有しているが、本変形例に係る半導体素子１００は、例えば図３Ｂに示したように、ゲート電極１０１が上方に位置するトップゲート方式と呼ばれる構造を有する。すなわち、チャネル形成領域１０５の少なくとも一部を覆うようにゲート絶縁膜１０３が形成され、ゲート絶縁膜１０３上にゲート電極１０１が形成される。また、チャネル形成領域１０５の両端（ｘ軸方向の両端）には、ソース１０７およびドレイン１０９が形成される。
【００５９】
上述のようなトップゲート方式と呼ばれる構造を有する場合であっても、本変形例に係る半導体素子１００は、本発明の第１の実施形態に係る半導体素子１００と同様の電流ノイズを発生させることが可能である。
【００６０】
＜本実施形態に係る半導体素子を用いた乱数発生器について＞
続いて、図４Ａおよび図４Ｂを参照しながら、本実施形態に係る半導体素子１００を用いた乱数発生器について、詳細に説明する。図４Ａおよび図４Ｂは、本実施形態に係る半導体素子１００を用いた乱数発生器の一例を説明するための回路図である。
【００６１】
本実施形態に係る乱数発生器１０は、本実施形態に係る半導体素子１００を乱数源として利用した装置である。本実施形態に係る乱数発生器１０は、例えば図４Ａに示したように、２つのキャパシタンスＣ１１、Ｃ１３と、２つのダイオードＤ１１、Ｄ１３と、２つのＮＡＮＤ素子ＴＤ１１、ＴＤ１３と、抵抗Ｒ１１とを備えるマルチバイブレータ回路に、本実施形態にかかる半導体素子１００を組み込んだものである。本実施形態に係る半導体素子１００は、発生する電流ノイズによって出力される電流が揺らぐ素子であって、図４Ａに示したように、可変抵抗としてみなすことができる。
【００６２】
マルチバイブレータ回路は、２つのキャパシタンスＣ１１、Ｃ１３に相互に充放電を繰り返すことによって発振する回路である。発振周期は、マルチバイブレータ回路の抵抗とキャパシタンスの値によって決まる固有の値（すなわち、回路の時定数）であり、この周期で規則的な発振を行う。本実施形態に係る乱数発生器では、回路を構成する抵抗の一つが本実施形態に係る半導体素子１００に置き換えられているため、抵抗値が絶えず揺らぐこととなる。そのため、半導体素子１００の揺らぎに応じて、回路の時定数も変動することとなる。その結果、発振周期をランダムに変動させ、乱数ビット列として抽出することが可能となる。
【００６３】
また、本実施形態に係る半導体素子１００を乱数源として利用し、例えば図４Ｂに示したような乱数発生器１１を製造することが可能である。図４Ｂに示した乱数発生器１１は、例えば図４Ｂに示したように、例えばＭＯＳＦＥＴ等のトランジスタＴ１１と、抵抗Ｒ２１と、本実施形態に係る半導体素子１００とを備える。
【００６４】
抵抗Ｒ２１に対して電源から所定の電圧を印加すると、地点ｘにおける電圧は、半導体素子１００の変動に応じて変化する。そのため、地点ｘにおける電圧を、トランジスタＴ１１のゲートの閾値電圧をまたいで変動するように設定することで、トランジスタＴ１１は、半導体素子１００の変動に対応してランダムにオン・オフを繰り返すこととなる。その結果、トランジスタＴ１１におけるキャリアの流れを、乱数ビット列として利用することが可能となる。
【００６５】
このように、本実施形態に係る半導体素子１００では、より大きな電流ノイズを発生することが可能となる。また、本実施形態に係る半導体素子１００を乱数源として利用することにより、マルチバイブレータ回路の発振周期の変動の揺らぎを大きくしたり、トランジスタのゲートのオン・オフを予測不可能に繰り返したりすることが可能となり、性能の良い乱数生成器を実現することが可能となる。更に、本実施形態に係る半導体素子１００は、出力を増幅器を用いて増幅させることが不要であるため、かかる半導体素子１００を用いることで、乱数生成器の実装面積を押さえることができる。
【００６６】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６７】
例えば、上述した実施形態においては、キャリアが電子である場合について説明したが、キャリアは正孔であってもよい。
【図面の簡単な説明】
【００６８】
【図１Ａ】本発明の第１の実施形態に係る半導体素子を説明するための上面図である。
【図１Ｂ】図１ＡをＡ−Ａ切断線で切断した場合の断面図である。
【図２Ａ】ポリシリコンの構造を模式的に示した説明図である。
【図２Ｂ】ポリシリコンの構造を模式的に示した説明図である。
【図３Ａ】同実施形態における半導体素子の第１変形例について説明するための上面図である。
【図３Ｂ】図３ＡをＡ−Ａ切断線で切断した場合の断面図である。
【図４Ａ】同実施形態に係る乱数生成器の一例について説明するための回路図である。
【図４Ｂ】同実施形態に係る乱数生成器の一例について説明するための回路図である。
【図５Ａ】従来のＳｉドットを利用したノイズ発生素子を説明するための説明図である。
【図５Ｂ】従来のＳｉドットを利用したノイズ発生素子を説明するための説明図である。
【図６】従来のシリコン窒化物膜のトラップを利用したノイズ発生素子について説明するための説明図である。
【符号の説明】
【００６９】
１０    乱数生成器
１００    半導体素子
１０１    ゲート電極
１０３    ゲート絶縁膜
１０５    チャネル形成領域
１０７    ソース
１０９    ドレイン
１１１    シリコン結晶
１１３    結晶粒界
１１５    デバイ半径
ｅ    捕獲された電子
【図１Ａ】
2009194095.tif 000004
【図１Ｂ】
2009194095.tif 000005
【図２Ａ】
2009194095.tif 000006
【図２Ｂ】
2009194095.tif 000007
【図３Ａ】
2009194095.tif 000008
【図３Ｂ】
2009194095.tif 000009
【図４Ａ】
2009194095.tif 000010
【図４Ｂ】
2009194095.tif 000011
【図５Ａ】
2009194095.tif 000012
【図５Ｂ】
2009194095.tif 000013
【図６】
2009194095.tif 000014