(57)【要約】      （修正有）【課題】製造工程数の増加を抑制でき、かつ半導体ウェハの周縁部に被エッチング膜が残ることを抑制できる半導体装置の製造方法を提供する。【解決手段】半導体ウェハ１の全面に、被エッチング膜１０及びフォトレジスト膜５０ｂを形成する。次いで中間領域１ｃ及び周縁部１ｄに位置するフォトレジスト膜５０ｂの全面を露光し、その後有効領域１ａに位置するフォトレジスト膜５０ｂにパターンを露光する。次いでフォトレジスト膜５０ｂを現像することにより、有効領域１ａにレジストパターン５０ｂを形成し、かつ半導体ウェハ１の周縁部１ｄ及び中間領域１ｃに位置するフォトレジスト膜５０ｂを除去する。次いで半導体ウェハ１の周縁部１ｄに、フォトレジスト膜５０ｂの残部５０ｄを除去する為の溶剤７２を滴下し、その後、レジストパターン５０ｂをマスクとして被エッチング膜１０をエッチングする。【選択図】図３
2009044032.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが切り出される有効領域、周縁部、及び前記有効領域と前記周縁部の間に位置していて前記周縁部に隣接する領域である中間領域それぞれを有する半導体ウェハに、被エッチング膜を形成する工程と、
前記被エッチング膜上にポジ型のフォトレジスト膜を形成する工程と、
前記中間領域及び前記周縁部に位置する前記フォトレジスト膜の全面を露光し、その後前記有効領域に位置する前記フォトレジスト膜にパターンを露光する工程と、
前記フォトレジスト膜を現像することにより、前記有効領域にレジストパターンを形成し、かつ前記半導体ウェハの周縁部に位置する前記フォトレジスト膜の一部及び前記中間領域に位置する前記フォトレジスト膜を除去する工程と、
前記半導体ウェハの周縁部に、該周縁部に位置する前記フォトレジスト膜の残部を除去する為の溶剤を滴下する工程と、
前記レジストパターンをマスクとして前記被エッチング膜をエッチングする工程と、
を具備する半導体装置の製造方法。
【請求項２】
半導体チップが切り出される有効領域、周縁部、及び前記有効領域と前記周縁部の間に位置していて前記周縁部に隣接する領域である中間領域それぞれを有する半導体ウェハに、被エッチング膜を形成する工程と、
前記被エッチング膜上にポジ型のフォトレジスト膜を形成する工程と、
前記有効領域に位置する前記フォトレジスト膜にパターンを露光し、その後前記中間領域及び前記周縁部に位置する前記フォトレジスト膜の全面を露光する工程と、
前記フォトレジスト膜を現像することにより、前記有効領域にレジストパターンを形成し、かつ前記半導体ウェハの周縁部に位置する前記フォトレジスト膜の一部及び前記中間領域に位置する前記フォトレジスト膜を除去する工程と、
前記半導体ウェハの周縁部に、該周縁部に位置する前記フォトレジスト膜の残部を除去する為の溶剤を滴下する工程と、
前記レジストパターンをマスクとして前記被エッチング膜をエッチングする工程と、
を具備する半導体装置の製造方法。
【請求項３】
前記半導体ウェハの周縁部に、前記フォトレジスト膜の残部を除去する為の溶剤を滴下する工程において、前記半導体ウェハを回転させる請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトレジスト膜を用いて被エッチング膜をエッチングする工程を有する半導体装置の製造方法に関する。特に本発明は、製造工程数の増加を抑制でき、かつ半導体ウェハの周縁部に被エッチング膜が残ることを抑制できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図５の各図は、従来の半導体装置の製造方法を説明するための断面図である。まず図５（Ａ）に示すように、複数の半導体素子（図示せず）が形成された半導体ウェハ１００を準備する。次いで、半導体ウェハ１００上に層間絶縁膜１０２を形成し、層間絶縁膜１０２にタングステンプラグ（図示せず）を埋め込む。次いで、層間絶縁膜１０２上にＡｌ合金膜１１０を形成する。次いで、Ａｌ合金膜１１０上にフォトレジスト膜１５０をスピンコーティング法により形成する。このときフォトレジスト膜１５０には、半導体ウェハ１００の周縁部上に位置する凸部１５０ａが形成される。例えばＡｌ合金膜１１０が高周波用のアナログ素子を形成するための膜である場合など、Ａｌ合金膜１１０を厚くする必要がある場合、フォトレジスト膜１５０を厚くする必要があり、これに伴って凸部１５０ａも高くなる。
【０００３】
次いで図５（Ｂ）に示すように、半導体ウェハ１００を回転させながら、半導体ウェハ１００の周縁部上に位置するフォトレジスト膜１５０に溶剤（図示せず）を滴下する。これにより、半導体ウェハ１００の周縁部上に位置するフォトレジスト膜が、凸部１５０ａも含めて除去される。これにより、半導体ウェハ１００を処理する装置の搬送系の爪等がフォトレジスト膜１５０に接触することが抑制でき、この結果、パーティクルの発生が抑制できる。なお、凸部１５０ａが除去された後のフォトレジスト膜１５０の縁は溶剤によって膨潤し、これによりフォトレジスト膜１５０の縁に位置する凸部１５０ｂが形成される（例えば特許文献１参照）。
【０００４】
次いで図５（Ｃ）に示すように、フォトレジスト膜１５０を露光及び現像する。これにより、フォトレジスト膜１５０は選択的に除去され、レジストパターン１５０ｃが形成される。なおこの工程において、凸部１５０ｂの底部には露光時の光が届かないことがあるが、この場合、凸部１５０ｂの一部が半導体ウェハ１００の周縁部に残る。
【０００５】
次いで図５（Ｄ）に示すように、レジストパターン１５０ｃをマスクとしてＡｌ合金膜１１０をドライエッチングする。これにより、Ａｌ合金膜１１０は選択的に除去され、Ａｌ合金パターン１１０ａが形成される。なお、凸部１５０ｂの一部が半導体ウェハ１００の周縁部に残った場合、半導体ウェハ１００の周縁部には、Ａｌ合金のリング状の残部１１０ｂが形成される。
【０００６】
【特許文献１】特開２００６−８０２９８号公報（図６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したようにフォトレジスト膜が厚くなってその縁に高い凸部が形成された場合、半導体ウェハの周縁部には被エッチング膜（図５に示した例ではＡｌ合金）の残部が形成される。この残部が導電膜である場合、その後の処理工程においてプラズマの異常放電が生じやすくなる。
【０００８】
この問題を生じさせない方法として、被エッチング膜に対して十分な選択比を有する膜をマスク膜として被エッチング膜上にある程度薄く形成し、このマスク膜をフォトレジスト膜で選択的に除去してマスクパターンを形成し、このマスクパターンを用いて被エッチング膜をエッチングする方法がある。しかしこの方法では製造工程数が増加してしまう。
【０００９】
本発明は上記のような事情を考慮してなされたものであり、その目的は、製造工程数の増加を抑制でき、かつ半導体ウェハの周縁部に被エッチング膜が残ることを抑制できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体チップが切り出される有効領域、周縁部、及び前記有効領域と前記周縁部の間に位置していて前記周縁部に隣接する領域である中間領域それぞれを有する半導体ウェハに、被エッチング膜を形成する工程と、
前記被エッチング膜上にポジ型のフォトレジスト膜を形成する工程と、
前記中間領域及び前記周縁部に位置する前記フォトレジスト膜の全面を露光し、その後前記有効領域に位置する前記フォトレジスト膜にパターンを露光する工程と、
前記フォトレジスト膜を現像することにより、前記有効領域にレジストパターンを形成し、かつ前記半導体ウェハの周縁部に位置する前記フォトレジスト膜の一部及び前記中間領域に位置する前記フォトレジスト膜を除去する工程と、
前記半導体ウェハの周縁部に、該周縁部に位置する前記フォトレジスト膜の残部を除去する為の溶剤を滴下する工程と、
前記レジストパターンをマスクとして前記被エッチング膜をエッチングする工程とを具備する。
【００１１】
本発明に係る他の半導体装置の製造方法は、半導体チップが切り出される有効領域、周縁部、及び前記有効領域と前記周縁部の間に位置していて前記周縁部に隣接する領域である中間領域それぞれを有する半導体ウェハに、被エッチング膜を形成する工程と、
前記被エッチング膜上にポジ型のフォトレジスト膜を形成する工程と、
前記有効領域に位置する前記フォトレジスト膜にパターンを露光し、その後前記中間領域及び前記周縁部に位置する前記フォトレジスト膜の全面を露光する工程と、
前記フォトレジスト膜を現像することにより、前記有効領域にレジストパターンを形成し、かつ前記半導体ウェハの周縁部に位置する前記フォトレジスト膜の一部及び前記中間領域に位置する前記フォトレジスト膜を除去する工程と、
前記半導体ウェハの周縁部に、該周縁部に位置する前記フォトレジスト膜の残部を除去する為の溶剤を滴下する工程と、
前記レジストパターンをマスクとして前記被エッチング膜をエッチングする工程とを具備する。
【００１２】
これらの半導体装置の製造方法によれば、前記有効領域に位置する前記フォトレジスト膜にパターンが露光され、かつ前記中間領域及び前記周縁部に位置する前記フォトレジスト膜の全面が露光されているため、現像工程において前記中間領域及び前記周縁部に位置する前記フォトレジスト膜は除去される。このとき、前記周縁部には、前記フォトレジスト膜の残部が形成される場合もあるが、この残部は、前記溶剤によって除去される。
このため、エッチング後に、前記半導体ウェハの周縁部に前記被エッチング膜が残ることを抑制できる。またレジストパターン以外のマスクパターンを形成する場合と比べて、製造工程数の増加を抑制できる。また、前記中間部に位置する前記フォトレジスト膜は除去されているため、前記周縁部と前記レジストパターンには一定の幅の空間が形成される。このため、前記溶剤が前記レジストパターンに触れて前記レジストパターンが膨潤して変形することを抑制できる。
【００１３】
前記半導体ウェハの周縁部に、前記フォトレジスト膜の残部を除去する為の溶剤を滴下する工程において、前記半導体ウェハを回転させてもよい。この場合、前記溶剤には、前記レジストパターンとは反対方向の遠心力が加わる為、前記溶剤が前記レジストパターンに触れることに起因した前記レジストパターンの膨潤及び変形をさらに抑制できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態について説明する。まず図１（Ａ）の平面図及び図１（Ｂ）の断面図に示すように、半導体ウェハ１（例えばシリコンウェハ）を準備する。半導体ウェハ１は、複数の半導体チップが切り出される有効領域１ａ、有効領域１ａの周囲に位置するバッファ領域１ｂ、半導体ウェハ１の縁から所定の幅の領域である周縁部１ｄ、及び周縁部１ｄとバッファ領域１ｂの間の領域であり周縁部１ｄに隣接している中間領域１ｃを有する。
【００１５】
周縁部１ｄは、例えば後述する溶剤滴下工程において溶剤が広がる領域と定義することができる。また中間領域１ｃは、例えば後述する周辺露光工程において露光される領域から周縁部１ｄを除いた領域と定義することができる。有効領域１ａの縁と半導体ウェハ１の縁の距離は、中間領域１ｃ及び周縁部１ｄそれぞれの幅の和に、これらの和の公差を加えた値より大きくする必要がある。また、バッファ領域１ｂの縁と半導体ウェハ１の縁の距離は、周縁部１ｄの幅にこの幅の公差を加えた値より大きくする必要がある。例えば有効領域１ａの縁と半導体ウェハ１の縁の距離は５ｍｍであり、バッファ領域１ｂ、中間領域１ｃ、及び周縁部１ｄの幅は、それぞれ２．５ｍｍ、１ｍｍ、及び１．５ｍｍである。中間領域１ｃ及び周縁部１ｄの位置の公差は、それぞれ例えば０．３ｍｍ及び０．５ｍｍである。
【００１６】
半導体ウェハ１の有効領域１ａには、複数のトランジスタ（図示せず）が形成されている。なお図１（Ｂ）は、図１（Ａ）のＡ−Ａ´断面を示している。また後述する図２（Ａ），（Ｂ）、図３の各図、及び図４の各図も、図１（Ａ）のＡ−Ａ´断面を示している。
【００１７】
次いで半導体ウェハ１の全面上に層間絶縁膜２をＣＶＤ法により形成する。次いで、層間絶縁膜２に、トランジスタ上に位置する接続孔（図示せず）を形成し、この接続孔にタングステンプラグ（図示せず）を埋め込む。
【００１８】
次いで、層間絶縁膜２上及びタングステンプラグ上に、Ａｌ合金膜１０をスパッタリング法により形成する。Ａｌ合金膜１０の厚さは、例えば５μｍ以上である。次いで、Ａｌ合金膜１０上にフォトレジスト膜５０を、スピンコーティング法を用いて形成する。このときフォトレジスト膜５０には、半導体ウェハ１の周縁部１ｄ上に位置する凸部５０ｄが形成される。凸部５０ｄの幅は、例えば０．５ｍｍである。またフォトレジスト膜５０は、ポジ型である。
【００１９】
次いで図２（Ａ）に示すように、フォトレジスト膜５０を周辺露光する。これにより、周縁部１ｄ及び中間領域１ｃに位置するフォトレジスト膜５０の全面が感光する。ただし凸部５０ｄの底部には露光の光が届かない場合もある。
【００２０】
次いで図２（Ｂ）に示すように、有効領域１ａ及びバッファ領域１ｂに位置するフォトレジスト膜５０を露光する。これにより、有効領域１ａ及びバッファ領域１ｂに位置するフォトレジスト膜５０には、感光した部分５０ａがパターン状に形成される。このとき図２（Ｃ）に示すように、有効領域１ａは、複数の部分領域６０に分割され、部分領域６０それぞれ毎に同一のレチクルを用いて露光される。
【００２１】
次いで図３（Ａ）に示すように、フォトレジスト膜５０を現像する。これにより、フォトレジスト膜５０のうち感光した部分が除去される。その結果、有効領域１ａに位置するレジストパターン５０ｂが形成され、また、周縁部１ｄ及び中間領域１ｃに位置するフォトレジスト膜５０が除去される。なお凸部５０ｄの底部には露光の光が届いていなかった場合、本工程において凸部５０ｄの底部が残る。
【００２２】
次いで図３（Ｂ）に示すように、半導体ウェハ１を回転させながら、半導体ウェハ１の周縁部１ｄ上に、フォトレジスト膜５０を除去する為の溶剤７２を滴下する。これにより、凸部５０ｄが残っていた場合、この凸部５０ｄが除去される。上記したように中間領域１ｃに位置するフォトレジスト膜５０は除去されているため、周縁部１ｄとレジストパターン５０ｂには一定の幅の空間が形成される。このため、溶剤７２がレジストパターン５０ｂに触れてレジストパターン５０ｂを膨潤させて変形させることを抑制できる。
【００２３】
特に本実施形態において、溶剤７２を滴下するときに半導体ウェハ１を回転させている為、溶剤７２にはレジストパターン５０ｂとは反対方向の遠心力が加わる。このため、溶剤７２がレジストパターン５０ｂに触れてレジストパターン５０ｂを膨潤させて変形させることをさらに抑制できる。
【００２４】
次いで図４（Ａ）に示すように、レジストパターン５０ｂをマスクとしてＡｌ合金膜１０をエッチングする。これによりＡｌ合金膜１０は選択的に除去され、層間絶縁膜２上に位置するＡｌ合金パターン１０ａが形成される。Ａｌ合金パターン１０ａは、層間絶縁膜２に埋め込まれたタングステンプラグを介して、トランジスタに接続する。Ａｌ合金パターン１０ａは、キャパシタやインダクタなどの高周波用のアナログ素子を構成する。Ａｌ合金パターン１０ａは５μｍ以上あるため、高周波素子の寄生抵抗は低くなる。また図３（Ｂ）を用いて説明した工程において凸部５０ｄが除去されている為、半導体ウェハ１の周縁部１ｄにＡｌ合金膜が残らない。
【００２５】
次いで図４（Ｂ）に示すように、層間絶縁膜２及びＡｌ合金パターン１０ａ上に、層間絶縁膜３を形成する。層間絶縁膜３を形成する工程にはプラズマＣＶＤ法が用いられるが、上記したように、半導体ウェハ１の周縁部１ｄにＡｌ合金膜が残っていないため、プラズマの異常放電が生じることが抑制される。
【００２６】
次いで、層間絶縁膜３の表面をＣＭＰ研磨して、層間絶縁膜３を平坦化する。上記したように、半導体ウェハ１の周縁部１ｄにＡｌ合金膜が残っていないため、本工程において、半導体ウェハ１の周縁部１ｄにおける層間絶縁膜３の平坦性が低下することを抑制できる。
【００２７】
以上、本実施形態によれば、有効領域１ａにレジストパターン５０ｂが形成され、かつ周縁部１ｄ及び中間領域１ｃに位置するフォトレジスト膜５０が除去された後に、半導体ウェハ１の周縁部１ｄ上に溶剤７２を滴下する。これにより、フォトレジスト膜５０が厚くて周縁部１ｄにフォトレジスト膜５０の凸部５０ｄが残っていても、凸部５０ｄを除去することができる。従って、半導体ウェハ１の周縁部１ｄにおいてＡｌ合金膜１０が残ることを防止できる。また製造工程数の増加も抑制できる。
【００２８】
また、半導体ウェハ１の周縁部１ｄ上に溶剤７２を滴下するときには、周縁部１ｄとレジストパターン５０ｂに一定の幅の空間が形成されているため、溶剤７２がレジストパターン５０ｂに触れてレジストパターン５０ｂを膨潤させて変形させることを抑制できる。また半導体ウェハ１を回転させている為、溶剤７２にはレジストパターン５０ｂとは反対方向の遠心力が加わる。これにより、溶剤７２がレジストパターン５０ｂに触れてレジストパターン５０ｂを膨潤させて変形させることを防止できる。
【００２９】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば図２（Ｂ）を用いて説明した工程を行った後に、図２（Ａ）を用いて説明した工程を行っても良い。この場合、有効領域１ａ及びバッファ領域１ｂに位置するフォトレジスト膜５０が露光された後、周縁部１ｄ及び中間領域１ｃに位置するフォトレジスト膜５０が露光される。
【００３０】
また、半導体ウェハ１と層間絶縁膜２の間に、層間絶縁膜及び配線層を交互に設けても良い。この場合、層間絶縁膜２に埋め込まれたタングステンプラグは、層間絶縁膜２の下層に位置する配線層に接続する。
【図面の簡単な説明】
【００３１】
【図１】（Ａ）本発明の実施形態に係る半導体装置の製造方法を説明するための半導体ウェハ１の平面図、（Ｂ）は（Ａ）のＡ−Ａ´断面図。
【図２】（Ａ）、（Ｂ）は図１の次の工程を説明するための断面図、（Ｃ）は（Ｂ）に示す工程を説明するための半導体ウェハ１の平面図。
【図３】各図は図２の次の工程を説明するための断面図。
【図４】各図は図３の次の工程を説明するための断面図。
【図５】各図は従来の半導体装置の製造方法を説明するための断面図
【符号の説明】
【００３２】
１，１００…半導体ウェハ、１ａ…有効領域、１ｂ…バッファ領域、１ｃ…中間領域、１ｄ…周縁部、２，３，１０２…層間絶縁膜、１０，１１０…Ａｌ合金膜、１０ａ，１１０ａ…Ａｌ合金パターン、５０，１５０…フォトレジスト膜、５０ａ…感光した部分、５０ｂ，１５０ｃ…レジストパターン、５０ｄ，１５０ａ，１５０ｂ…凸部、６０…部分領域、７２…溶剤、１１０ｂ…残部
【図１】
2009044032.tif 000003
【図２】
2009044032.tif 000004
【図３】
2009044032.tif 000005
【図４】
2009044032.tif 000006
【図５】
2009044032.tif 000007