(57)【要約】【課題】従来に比べて工程の簡略化と製造コストの低減を図ることができ、生産性の向上を図ることのできる半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体を提供する。【解決手段】有機膜１０２のパターンの上にＳｉＯ2膜１０５を成膜する成膜工程と、ＳｉＯ2膜１０５を有機膜１０２のパターンの側壁部にのみ残るようにエッチングするエッチング工程と、有機膜１０２のパターンを除去してＳｉＯ2膜１０５のパターンを形成する工程とを具備している。【選択図】図１
2009088085.tif 000002
【特許請求の範囲】
【請求項１】
フォトレジスト膜を露光、現像して得られたフォトレジストの第１パターンに基づいて、基板上の被エッチング層を所定のパターンにエッチングして、半導体装置を製造する半導体装置の製造方法であって、
前記フォトレジストの第１パターンに基づいて有機膜をパターニングする有機膜パターニング工程と、
パターニングした前記有機膜の上にＳｉＯ2膜を成膜する成膜工程と、
前記ＳｉＯ2膜を前記有機膜の側壁部にのみ残るようにエッチングするエッチング工程と、
前記有機膜を除去して前記ＳｉＯ2膜の第２パターンを形成する第２パターン形成工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記成膜工程を、加熱触媒体で成膜ガスを活性化させた化学気相成長によって行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の半導体装置の製造方法であって、
前記第２パターン形成工程の後、当該第２パターンをマスクとして下層のシリコン層又は窒化シリコン層又は酸窒化シリコン層又は二酸化シリコン層をエッチングすることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
前記フォトレジストの第１パターンをエッチングマスクとして下層の無機材料からなる反射防止膜をエッチングし、この後、前記無機材料からなる反射防止膜をエッチングマスクとして前記有機膜をエッチングすることにより、前記有機膜パターニング工程を行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法であって、
前記有機膜の上に前記無機材料からなる反射防止膜のエッチングマスクが形成された状態で当該有機膜のトリミングを行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５記載の半導体装置の製造方法であって、
前記無機材料からなる反射防止膜が、ＳＯＧ膜又はＳｉＯＮ膜又はＬＴＯ膜とＢＡＲＣの複合膜であることを特徴とする半導体装置の製造方法。
【請求項７】
基板上の被エッチング層を所定のパターンにエッチングして、半導体装置を製造する半導体装置の製造装置であって、
前記基板を収容する処理チャンバーと、
前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、
前記処理チャンバー内で請求項１から請求項６いずれか１項記載の半導体装置の製造方法が行われるように制御する制御部と
を備えたことを特徴とする半導体装置の製造装置。
【請求項８】
コンピュータ上で動作し、実行時に、請求項１から請求項６いずれか１項記載の半導体装置の製造方法が行われるよう半導体装置の製造装置を制御することを特徴とする制御プログラム。
【請求項９】
コンピュータ上で動作する制御プログラムが記憶されたプログラム記憶媒体であって、
前記制御プログラムは、実行時に請求項１から請求項６いずれか１項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とするプログラム記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトレジスト膜を露光、現像して得られたフォトレジストの第１パターンに基づいて、基板上の被エッチング層を所定のパターンにエッチングして、半導体装置を製造する半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体に関する。
【背景技術】
【０００２】
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、エッチングマスクを形成することが行われている。
【０００３】
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、第１のマスクパターン形成ステップと、この第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップの２段階のパターニングを行うことによって、１回のパターニングでエッチングマスクを形成する場合より微細な間隔のエッチングマスクを形成できるようにしたものである（例えば、特許文献１参照。）。
【０００４】
また、例えばＳｉＯ2膜やＳｉ3Ｎ4膜等を犠牲膜として使用し、１つパターンの両側側壁部分にマスクを形成して使用するＳＷＴ（side wall transfer）法を用いて、最初にフォトレジスト膜を露光、現像して得られたフォトレジストのパターンよりも微細なピッチでパターニングを行うことも知られている。すなわち、この方法では、まずフォトレジストのパターンを用いて例えばＳｉＯ2膜の犠牲膜をエッチングしてパターニングし、このＳｉＯ2膜のパターンの上にＳｉ3Ｎ4膜等を形成した後、ＳｉＯ2膜の側壁部分にのみＳｉ3Ｎ4膜が残るようにエッチバックし、この後、ウエットエッチングによりＳｉＯ2膜を除去して、残ったＳｉ3Ｎ4膜をマスクとして、下層のエッチングを行うものである。
【０００５】
また、成膜技術においては、より低温で成膜することが要求される場合があり、このように低温で成膜する技術としては、加熱触媒体で成膜ガスを活性化させた化学気相成長によって行う方法が知られている（例えば、特許文献２参照。）。
【特許文献１】特開２００７−０２７７４２号公報
【特許文献２】特開２００６−１７９８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したとおり、従来技術においては、工程数が多くなり、工程が複雑化するとともに製造コストが増大し、生産性が悪化するという課題がある。また、従来のＳＷＴ法では、ウエットエッチング工程が必要であるため、ドライエッチングとウエットエッチングが混在する工程となり、工程が煩雑化する要因となっている。
【０００７】
本発明は、かかる従来の事情に対処してなされたもので、従来に比べて工程の簡略化と製造コストの低減を図ることができ、生産性の向上を図ることのできる半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体を提供しようとするものである。
【課題を解決するための手段】
【０００８】
請求項１の半導体装置の製造方法は、フォトレジスト膜を露光、現像して得られたフォトレジストの第１パターンに基づいて、基板上の被エッチング層を所定のパターンにエッチングして、半導体装置を製造する半導体装置の製造方法であって、前記フォトレジストの第１パターンに基づいて有機膜をパターニングする有機膜パターニング工程と、パターニングした前記有機膜の上にＳｉＯ2膜を成膜する成膜工程と、前記ＳｉＯ2膜を前記有機膜の側壁部にのみ残るようにエッチングするエッチング工程と、前記有機膜を除去して前記ＳｉＯ2膜の第２パターンを形成する第２パターン形成工程と、を具備したことを特徴とする。
【０００９】
請求項２の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記成膜工程を、加熱触媒体で成膜ガスを活性化させた化学気相成長によって行うことを特徴とする。
【００１０】
請求項３の半導体装置の製造方法は、請求項１又は２記載の半導体装置の製造方法であって、前記第２パターン形成工程の後、当該第２パターンをマスクとして下層のシリコン層又は窒化シリコン層又は酸窒化シリコン（ＳｉＯＮ）層又は二酸化シリコン（ＳｉＯ2）層をエッチングすることを特徴とする。
【００１１】
請求項４の半導体装置の製造方法は、請求項１〜３いずれか１項記載の半導体装置の製造方法であって、前記フォトレジストの第１パターンをエッチングマスクとして下層の無機材料からなる反射防止膜をエッチングし、この後、前記無機材料からなる反射防止膜をエッチングマスクとして前記有機膜をエッチングすることにより、前記有機膜パターニング工程を行うことを特徴とする。
【００１２】
請求項５の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法であって、前記有機膜の上に前記無機材料からなる反射防止膜のエッチングマスクが形成された状態で当該有機膜のトリミングを行うことを特徴とする。
【００１３】
請求項６の半導体装置の製造方法は、請求項４又は５記載の半導体装置の製造方法であって、前記無機材料からなる反射防止膜が、ＳＯＧ（Spin On Glass）膜又はＳｉＯＮ（酸窒化シリコン）膜又はＬＴＯ（Low Temperature Oxide）膜とＢＡＲＣ（Bottom Anti-Reflective Coating ）の複合膜であることを特徴とする。
【００１４】
請求項７の半導体装置の製造装置は、基板上の被エッチング層を所定のパターンにエッチングして、半導体装置を製造する半導体装置の製造装置であって、前記基板を収容する処理チャンバーと、前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、前記処理チャンバー内で請求項１から請求項６いずれか１項記載の半導体装置の製造方法が行われるように制御する制御部とを備えたことを特徴とする。
【００１５】
請求項８の制御プログラムは、コンピュータ上で動作し、実行時に、請求項１から請求項６いずれか１項記載の半導体装置の製造方法が行われるよう半導体装置の製造装置を制御することを特徴とする。
【００１６】
請求項９のプログラム記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたプログラム記憶媒体であって、前記制御プログラムは、実行時に請求項１から請求項６いずれか１項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、従来に比べて工程の簡略化と製造コストの低減を図ることができ、生産性の向上を図ることのできる半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の一実施形態について図面を参照して説明する。
【００１９】
図１は、本発明の第１実施形態に係る半導体ウエハの一部を拡大して模式的に示し、第１実施形態にかかる半導体装置の製造方法の工程を示すものである。図１（ａ）に示すように、この第１実施形態では、パターニングを目的とする被エッチング層としてのポリシリコン層１０１の上には、有機膜１０２が形成されている。この有機膜１０２の上には、無機材料からなる反射防止膜としてＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３が形成され、ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３の上に、フォトレジスト１０４が形成されている。フォトレジスト１０４は、露光、現像工程により、パターニングされ、所定形状を有するパターンとされている。なお、図１において１００は、ポリシリコン層１０１の下側に設けられた下地層を示している。
【００２０】
図１（ｂ）は、例えば、酸素ガス又は窒素ガス等のプラズマを用いて上記のフォトレジスト１０４をトリミングして線幅を細くし、この後、ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３をエッチングした状態を示している。ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３のエッチングは、例えば、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【００２１】
次に、図１（ｃ）に示すように、上記のＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３をマスクとして、有機膜１０２をエッチングする。有機膜１０２のエッチングは、酸素ガス又は窒素ガス等のプラズマを用いたプラズマエッチングによって行うことができる。
【００２２】
次に、図１（ｄ）に示すように、ＳｉＯ2膜１０５を成膜する。この成膜工程では、有機膜１０２の上に成膜を行うが、一般的に有機膜１０２は、高温に弱いので、低温（例えば３００℃以下程度）で成膜することが好ましい。この場合、加熱触媒体で成膜ガスを活性化させた化学気相成長によって行うことができる。
【００２３】
次に、図１（ｅ）に示すように、ＳｉＯ2膜１０５をエッチングし、ＳｉＯ2膜１０５が、有機膜１０２のパターンの側壁部にのみ残った状態とする。この時、有機膜１０２のエッチングマスクとして使用したＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３もエッチングして除去する。このエッチングは、例えば、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【００２４】
次に、図１（ｆ）に示すように、酸素ガス又は窒素ガス等のプラズマを用いたエッチング等により、有機膜１０２のパターンを除去し、側壁部に残ったＳｉＯ2膜１０５によるパターンを形成する。
【００２５】
そして、図１（ｇ）に示すように、上記のＳｉＯ2膜１０５によるパターンをマスクとして、下層のポリシリコン層１０１をエッチングする。このエッチングは、例えば、ＨＢｒガス等のプラズマを用いて行うことができる。
【００２６】
上記の第１実施形態では、工程の途中でウエットエッチングを行うことなく、ＳＷＴ法による微細なパターンの形成を行うことができる。このように第１実施形態では、工程の途中でウエットエッチングを行うことなく、エッチング工程は全てドライエッチング工程によって実施できる。したがって、従来に比べて工程の簡略化と製造コストの低減を図ることができ、生産性の向上を図ることができる。
【００２７】
図２は、上記した第１実施形態におけるポリシリコン層１０１と有機膜１０２との間に、他の膜、例えばＳｉ3Ｎ4膜１２０が形成されている第２実施形態の半導体装置の製造工程を示すものである。この第２実施形態の場合、図１に示した第１実施形態の場合と同様にして図２（ａ）〜（ｆ）の工程を行う。そしてこの後、ＳｉＯ2膜１０５によるパターンをマスクとして、下層のＳｉ3Ｎ4膜１２０をエッチングし（ｇ）、このＳｉ3Ｎ4膜１２０等をマスクとしてポリシリコン層１０１をエッチングする（ｈ）。なお、図２の場合において、Ｓｉ3Ｎ4膜１２０に代えてＳｉＯＮ（酸窒化シリコン）膜を用いてもよい。また、Ｓｉ3Ｎ4膜１２０に代えてＳｉＯ2（二酸化シリコン）膜を用いてもよい。
【００２８】
図３は、上記した第１実施形態における工程の順序を一部変更した第３実施形態の工程を示すものである。図３（ａ）に示すように、この第３実施形態では、第１実施形態と同様に、パターニングを目的とする被エッチング層としてのポリシリコン層１０１の上には、有機膜１０２が形成されている。この有機膜１０２の上には、無機材料からなる反射防止膜としてＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３が形成され、ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３の上に、フォトレジスト１０４が形成されている。フォトレジスト１０４は、露光、現像工程により、パターニングされ、所定形状を有するパターンとされている。なお、図３において１００は、ポリシリコン層１０１の下側に設けられた下地層を示している。
【００２９】
図３（ｂ）に示すように、この第３実施形態では、まず、フォトレジスト１０４をマスクとして、ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３をエッチングする。このＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３のエッチングは、例えば、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【００３０】
次に、図３（ｃ）に示すように、ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３をマスクとして、例えば、酸素ガス又は窒素ガス等のプラズマを用いて有機膜１０２をプラズマエッチングする。引き続き、図３（ｄ）に示すように、有機膜１０２を上記プラズマ等によりトリミングして線幅を細くする。このトリミングでは、有機膜１０２の上側をマスクとしてのＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３によって覆った状態で行うため、有機膜１０２の垂直方向のエッチングが行われず膜厚が減少することなく、線幅のみを細くすることができ、かつ、トリミングが垂直に行われる。このため、後述するハードマスクとしてのＳｉＯ2膜１０５を垂直に厚く形成することができる。
【００３１】
次に、図３（ｅ）に示すように、ＳｉＯ2膜１０５を成膜する。この成膜工程では、有機膜１０２の上に成膜を行うため、前述したように、低温（例えば３００℃以下程度）で成膜することが好ましく、加熱触媒体で成膜ガスを活性化させた化学気相成長によって行うことが好ましい。
【００３２】
次に、図３（ｆ）に示すように、ＳｉＯ2膜１０５及びＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３をエッチングし、ＳｉＯ2膜１０５が、有機膜１０２のパターンの側壁部にのみ残った状態とする。このエッチングは、例えば、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。このように、有機膜１０２の上にＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３が形成された状態で、ＳｉＯ2膜１０５の成膜およびＳｉＯ2膜１０５及びＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３のエッチングを行うので、残ったＳｉＯ2膜１０５の側壁を垂直に形成することができる。
【００３３】
次に、図３（ｇ）に示すように、酸素ガス又は窒素ガス等のプラズマを用いたエッチング等により、有機膜１０２のパターンを除去し、側壁部に残ったＳｉＯ2膜１０５によるパターンを形成する。
【００３４】
そして、図３（ｈ）に示すように、上記のＳｉＯ2膜１０５によるパターンをマスクとして、下層のポリシリコン層１０１をエッチングする。このエッチングは、例えば、ＨＢｒガス等のプラズマを用いて行うことができる。
【００３５】
図４は、上記した第３実施形態におけるポリシリコン層１０１と有機膜１０２との間に、他の膜、例えばＳｉ3Ｎ4膜１２０が形成されている第４実施形態の半導体装置の製造工程を示すものである。この第４実施形態の場合、図３に示した第３実施形態の場合と同様にして図４（ａ）〜（ｇ）の工程を行う。そしてこの後、ＳｉＯ2膜１０５によるパターンをマスクとして、下層のＳｉ3Ｎ4膜１２０をエッチングし（ｈ）、このＳｉ3Ｎ4膜１２０等をマスクとしてポリシリコン層１０１をエッチングする（ｉ）。このように、有機膜１０２の上にＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３が形成された状態で、ＳｉＯ2膜１０５の成膜およびＳｉＯ2膜１０５及びＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）１０３のエッチングを行うので、残ったＳｉＯ2膜１０５の側壁を垂直に形成することができる。なお、第１〜第４実施形態において、膜１０３を無機材料からなる反射防止膜として説明したが、この膜１０３に反射防止膜としての機能が無くてもよい。例えば、膜１０３はＬＴＯ膜単独であってもよい。
【００３６】
図５は、上記の半導体装置の製造方法を実施するための半導体装置の製造装置の構成の一例を模式的に示す上面図である。半導体装置の製造装置１の中央部分には、真空搬送チャンバ１０が設けられており、この真空搬送チャンバ１０に沿って、その周囲には、複数（本実施形態では６個）の処理チャンバ１１〜１６が配設されている。これらの処理チャンバー１１〜１６は、内部でプラズマエッチング及び加熱触媒体で成膜ガスを活性化させた化学気相成長を行うものである。
【００３７】
真空搬送チャンバ１０の手前側（図中下側）には、２つのロードロックチャンバ１７が設けられ、これらのロードロックチャンバ１７のさらに手前側（図中下側）には、大気中で基板（本実施形態では半導体ウエハＷ）を搬送するための搬送チャンバ１８が設けられている。また、搬送チャンバ１８のさらに手前側（図中下側）には、複数枚の半導体ウエハＷを収容可能とされた基板収容ケース（カセット又はフープ）が配置される載置部１９が複数（図５では３つ）設けられており、搬送チャンバ１８の側方（図中左側）には、オリエンテーションフラット或いはノッチにより半導体ウエハＷの位置を検出するオリエンタ２０が設けられている。
【００３８】
ロードロックチャンバ１７と搬送チャンバ１８との間、ロードロックチャンバ１７と真空搬送チャンバ１０との間、真空搬送チャンバ１０と処理チャンバ１１〜１６との間には、夫々ゲートバルブ２２が設けられ、これらの間を気密に閉塞及び開放できるようになっている。また、真空搬送チャンバ１０内には真空搬送機構３０が設けられている。この真空搬送機構３０は、第１のピック３１と第２のピック３２を具備し、これらによって２枚の半導体ウエハＷを支持可能に構成されており、各処理チャンバ１１〜１６、ロードロック室１７に、半導体ウエハＷを搬入、搬出できるよう構成されている。
【００３９】
また、搬送チャンバ１８内には、大気搬送機構４０が設けられている。この大気搬送機構４０は、第１のピック４１と第２のピック４２とを具備しており、これらによって２枚の半導体ウエハＷを支持可能に構成されている。大気搬送機構４０は、載置部１９に載置された各カセット又はフープ、ロードロック室１７、オリエンタ２０に半導体ウエハＷを搬入、搬出できるよう構成されている。
【００４０】
上記構成の半導体装置の製造装置１は、制御部６０によって、その動作が統括的に制御される。この制御部６０には、ＣＰＵを備え半導体装置の製造装置１の各部を制御するプロセスコントローラ６１と、ユーザインターフェース部６２と、記憶部６３とが設けられている。
【００４１】
ユーザインターフェース部６２は、工程管理者が半導体装置の製造装置１を管理するためにコマンドの入力操作を行うキーボードや、半導体装置の製造装置１の稼働状況を可視化して表示するディスプレイ等から構成されている。
【００４２】
記憶部６３には、半導体装置の製造装置１で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース部６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、半導体装置の製造装置１での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なプログラム記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
【００４３】
上記構成の半導体装置の製造装置１を用いて、第１〜４実施形態に示した一連の工程を実施することができる。なお、成膜工程については、一旦半導体ウエハＷを上記の半導体装置の製造装置１から搬出して他の装置によって行ってもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態の工程を模式的に示す図。
【図２】本発明の第２実施形態の工程を模式的に示す図。
【図３】本発明の第３実施形態の工程を模式的に示す図。
【図４】本発明の第４実施形態の工程を模式的に示す図。
【図５】本発明の一実施形態に使用する装置の概略構成を模式的に示す図。
【符号の説明】
【００４５】
１００……下地層、１０１……ポリシリコン層、１０２……有機膜、１０３……ＳＯＧ膜（又はＳｉＯＮ膜、又はＬＴＯ膜とＢＡＲＣの複合膜）、１０４……フォトレジスト、１０５……ＳｉＯ2膜。
【図１】
2009088085.tif 000003
【図２】
2009088085.tif 000004
【図３】
2009088085.tif 000005
【図４】
2009088085.tif 000006
【図５】
2009088085.tif 000007