(57)【要約】【課題】ダイナミック型メモリに対する無駄なリフレッシュ動作回数を削減して、消費電力の抑制およびアクセス不能期間の短縮をさらに図ることができるリフレッシュ制御装置を提供する。【解決手段】リフレッシュ不要領域設定器１がＤＲＡＭ６へのアクセス信号とリフレッシュサイクル信号とに基づいて、ローアドレスが共通の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短いローアドレスを特定し、スキップ用アドレスレジスタ２に設定する。アドレス比較器４は、リフレッシュアドレスカウンタ３からのリフレッシュ候補アドレスと、スキップ用アドレスレジスタ２に設定されたアドレスとを比較して、一致した場合にはリフレッシュ動作をスキップする一方、不一致の場合にはリフレッシュすべきアドレス信号とＤＲＡＭ６に出力すると共に、リフレッシュ信号生成器５がリフレッシュ信号をＤＲＡＭ６に出力する。【選択図】図１
2009059412.tif 000002
【特許請求の範囲】
【請求項１】
ダイナミック型メモリにおける複数のメモリセルからなる各記憶領域に対し所定のリフレッシュサイクルに基づいてリフレッシュ動作を行うリフレッシュ制御装置であって、
前記各記憶領域内の複数のメモリセルへのアクセスサイクルと、前記リフレッシュサイクルとに基づいて、前記各記憶領域の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルが前記リフレッシュサイクルより短い記憶領域をリフレッシュ不要領域として設定するリフレッシュ不要領域設定手段と、
前記リフレッシュサイクルに基づいて前記リフレッシュ動作を行うリフレッシュ候補の前記記憶領域を順次指定するリフレッシュ候補指定手段と、
前記リフレッシュ候補指定手段によって指定されたリフレッシュ候補の前記記憶領域が、前記リフレッシュ不要領域設定手段によって設定された前記リフレッシュ不要領域であるかを判断し、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域である場合にはリフレッシュ信号を出力せず、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域でない場合は、前記リフレッシュサイクルに基づいてリフレッシュ信号を出力して前記リフレッシュ動作を制御するリフレッシュ動作制御手段と、
を有するリフレッシュ制御装置。
【請求項２】
前記データ書込セルへのアクセスサイクルとは、当該データ書込セルへのデータの書込みサイクルである、
請求項１に記載のリフレッシュ制御装置。
【請求項３】
前記データ書込セルへのアクセスサイクルとは、当該データ書込セルに書き込み動作を行ってから当該データを読み出すまでの時間である、
請求項１に記載のリフレッシュ制御装置。
【請求項４】
ダイナミック型メモリにおける複数のメモリセルからなる各記憶領域に対し所定のリフレッシュサイクルに基づいてリフレッシュ動作を行うリフレッシュ制御方法であって、
前記各記憶領域内の複数のメモリセルへのアクセスサイクルと、前記リフレッシュサイクルとに基づいて、前記各記憶領域の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルが前記リフレッシュサイクルより短い記憶領域をリフレッシュ不要領域として設定するステップと、
前記リフレッシュサイクルに基づいて前記リフレッシュ動作を行うリフレッシュ候補の前記記憶領域を順次指定するステップと、
リフレッシュ候補の前記記憶領域が、前記リフレッシュ不要領域であるかを判断し、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域である場合にはリフレッシュ信号を出力せず、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域でない場合は、前記リフレッシュサイクルに基づいてリフレッシュ信号を出力して前記リフレッシュ動作を制御するステップと、
を有するリフレッシュ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイナミック型メモリのリフレッシュ動作を制御するリフレッシュ制御装置およびその方法に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ等のダイナミック型メモリの内部にあるメモリセルは、電荷を蓄えることで記憶するため、一定サイクルでリフレッシュが必要である一方、リフレッシュ動作中はメモリセルにアクセスができないため、リフレッシュ動作はダイナミック型メモリのアクセス速度を低下させる要因や、リフレッシュ動作の過剰実行により無駄に電力を消費させる要因となっていた。
【０００３】
そのため、例えば、特許文献１に開示されたリフレッシュ制御装置では、リフレッシュ単位であるローアドレスについてアクセス履歴を格納しておき、リフレッシュタイミングにアクセスがあったローアドレスに対してはリフレッシュ動作を行わないようにしている。
【０００４】
つまり、図５（Ａ）に示すようにクロック周波数τのクロック信号ＣＫに基づいてローアドレス毎にリフレッシュタイミングを順次切替えてリフレッシュ動作を行っている場合に、同（Ｂ），（Ｃ）に示すように、リフレッシュタイミングに実際にアクセスがあったローアドレス「１１」については、同（Ｄ）に示すように、リフレッシュ信号を出さず、リフレッシュ動作を行わないようにしている。
【特許文献１】特開平７−５７４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来技術では、リフレッシュタイミングにアクセスのあったローアドレスについてのみリフレッシュ動作を行わないようにしていため、ローアドレスのリフレッシュタイミング以外にリフレッシュサイクルより短いサイクルで書込み等のアクセスがあった場合でも、リフレッシュ動作が行われるので、無駄なリフレッシュ動作が行われという、問題があった。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、ダイナミック型メモリにおいて無駄なリフレッシュ動作を削減して、アクセス不能期間の短縮および消費電力の抑制をさらに図ることができるリフレッシュ制御装置およびその方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明のリフレッシュ制御装置は、ダイナミック型メモリにおける複数のメモリセルからなる各記憶領域に対し所定のリフレッシュサイクルに基づいてリフレッシュ動作を行うリフレッシュ制御装置であって、前記各記憶領域内の複数のメモリセルへのアクセスサイクルと、前記リフレッシュサイクルとに基づいて、前記各記憶領域の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルが前記リフレッシュサイクルより短い記憶領域をリフレッシュ不要領域として設定するリフレッシュ不要領域設定手段と、前記リフレッシュサイクルに基づいて前記リフレッシュ動作を行うリフレッシュ候補の前記記憶領域を順次指定するリフレッシュ候補指定手段と、前記リフレッシュ候補指定手段によって指定されたリフレッシュ候補の前記記憶領域が、前記リフレッシュ不要領域設定手段によって設定された前記リフレッシュ不要領域であるかを判断し、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域である場合にはリフレッシュ信号を出力せず、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域でない場合は、前記リフレッシュサイクルに基づいてリフレッシュ信号を出力して前記リフレッシュ動作を制御するリフレッシュ動作制御手段と、を有する。
【０００８】
また、本発明のリフレッシュ制御方法は、ダイナミック型メモリにおける複数のメモリセルからなる各記憶領域に対し所定のリフレッシュサイクルに基づいてリフレッシュ動作を行うリフレッシュ制御方法であって、前記各記憶領域内の複数のメモリセルへのアクセスサイクルと、前記リフレッシュサイクルとに基づいて、前記各記憶領域の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルが前記リフレッシュサイクルより短い記憶領域をリフレッシュ不要領域として設定するステップと、前記リフレッシュサイクルに基づいて前記リフレッシュ動作を行うリフレッシュ候補の前記記憶領域を順次指定するステップと、リフレッシュ候補の前記記憶領域が、前記リフレッシュ不要領域であるかを判断し、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域である場合にはリフレッシュ信号を出力せず、リフレッシュ候補の前記記憶領域が前記リフレッシュ不要領域でない場合は、前記リフレッシュサイクルに基づいてリフレッシュ信号を出力して前記リフレッシュ動作を制御するステップと、を有する。
【発明の効果】
【０００９】
本発明によれば、リフレッシュ単位となる各記憶領域内の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短い記憶領域についてはリフレッシュ動作を行わないので、ダイナミック型メモリにおいて無駄なリフレッシュ動作を削減して、アクセス不能期間の短縮および消費電力の抑制をさらに図ることができる。
【発明を実施するための最良の形態】
【００１０】
＜第１実施形態＞
以下、本発明の実施形態に係るリフレッシュ制御装置および方法について説明する。
【００１１】
図１は、本発明の実施形態に係るリフレッシュ制御装置の構成例を示すブロック図である。
【００１２】
図１において、このリフレッシュ制御装置は、リフレッシュ不要領域設定器１、スキップ用アドレスレジスタ２、リフレッシュアドレスカウンタ３、アドレス比較器４、およびリフレッシュ信号生成器５を有しており、ダイナミック型メモリであるＤＲＡＭ６のリフレッシュ動作を制御するように構成されている。
ここで、リフレッシュ不要領域設定器１とスキップ用アドレスレジスタ２が本発明のリフレッシュ不要領域設定手段に相当し、リフレッシュアドレスカウンタ３が本発明のリフレッシュ候補指定手段、アドレス比較器４およびリフレッシュ信号生成器５が本発明のリフレッシュ動作制御手段に相当する。
【００１３】
なお、本実施形態においてリフレッシュの実行単位である記憶領域は、例えば、ロー（行）アドレスが共通のメモリセルであるローアドレス単位とするが、本発明では、コラム（列）アドレスが共通のメモリセルであるコラムアドレス単位でも、あるいはそれ以外の記憶領域単一でも勿論良い。また、本実施形態１では、記憶領域を構成する各メモリセルへのアクセスサイクルとして書込みサイクルとして説明する。
【００１４】
次にフローチャートを参照して動作を説明する。
【００１５】
図２は、本実施形態に係るリフレッシュ制御装置の動作であるリフレッシュ制御方法を示すフローチャートである。
【００１６】
まず、本実施形態では、リフレッシュ不要領域設定器１が、リフレッシュ不要領域設定手段として、ＤＲＡＭ６を構成するメモリセルへの書込み信号であるアクセス信号と、各記憶領域へのリフレッシュサイクルを示すリフレッシュサイクル信号とに基づいて、リフレッシュ単位であるローアドレス毎に、ローアドレスが共通の記憶領域内の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短いか否かを判断して、ローアドレス毎に、ローアドレスが共通の記憶領域内の複数のメモリセル全てへの書き込みサイクルがリフレッシュサイクルより短いローアドレスを特定し（ステップＳＴ１）、リフレッシュ動作をスキップ、すなわちリフレッシュ動作を行わないスキップ用アドレスとしてスキップ用アドレスレジスタ２に設定する（ステップＳＴ２）。なお、図３は、ローアドレスが共通の記憶領域内の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルＴ２がリフレッシュサイクルＴ１より短い状態を示している。
【００１７】
ここで、リフレッシュ不要領域設定器１は、リフレッシュ単位であるローアドレス毎に、ローアドレスが共通の記憶領域内の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短いか否かを判断するようにしたのは、リフレッシュ単位となるローアドレスが共通の記憶領域内の複数のメモリセルでは、全てのメモリセルが常に短い書込みサイクルにて書き換えられるとは限らず、例えば、短い書込みサイクルで動画像データが書き込まれるメモリセルと、比較的長い書込みサイクルで静止画像データが書き込まれるメモリセルとが混在する場合があるので、その記憶領域のうちで、１つのメモリセルの書込みサイクルがリフレッシュサイクルより長い場合には、リフレッシュ動作を行うようにしたためであり、これをＤＲＡＭ６を構成する各メモリセルへの書込み信号であるアクセス信号と、各記憶領域へのリフレッシュサイクルを示すリフレッシュサイクル信号とに基づいて判断する。
【００１８】
すると、アドレス比較器６５は、リフレッシュアドレスカウンタ３が生成したリフレッシュ候補アドレスと、スキップ用アドレスレジスタ２から読み出したスキップ用アドレスとを比較して（ステップＳＴ３）、一致するか否かを判断する（ステップＳＴ４）。
【００１９】
ここで、アドレス比較器６５は、リフレッシュ候補アドレスとスキップ用アドレスとが不一致の場合（ステップＳＴ４“Ｙ”）、そのリフレッシュ候補アドレスの記憶領域の複数のメモリセルのうち少なくとも一のメモリセルへの書込みサイクルがリフレッシュサイクルより長いため、その記憶領域へのリフレッシュ動作が必要な場合であるので、リフレッシュ候補アドレスをアドレス信号としてＤＲＡＭ６に出力すると共に、リフレッシュ信号生成器５に不一致であることを示す信号を出力する。
【００２０】
リフレッシュ信号生成器５は、アドレス比較器４からのリフレッシュ候補アドレスとスキップ用アドレスとの不一致であることを示す信号の入力により、リフレッシュ信号を生成してＤＲＡＭ６に出力する（ステップＳＴ６）。
【００２１】
これにより、ＤＲＡＭ６には、リフレッシュ信号生成器５からのリフレッシュ信号と、アドレス比較器４からリフレッシュすべきローアドレスのアドレス信号とが入力するので、そのアドレス信号が示すローアドレス、すなわちリフレッシュ単位である各記憶領域の複数のメモリセルのうち少なくとも一のメモリセルへの書込みサイクルがリフレッシュサイクルより長い記憶領域に対してはリフレッシュ動作が行われる。
【００２２】
その一方、アドレス比較器６５が、リフレッシュ候補アドレスとスキップ用アドレスとの一致を検出した場合には（ステップＳＴ４“Ｙ”）、そのリフレッシュ候補アドレスの記憶領域の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短いため、その記憶領域へのリフレッシュ動作を実行する必要がない場合であるので、リフレッシュ信号生成器５にスキップ用アドレスとの一致を示す信号を出力する。
【００２３】
リフレッシュ信号生成器５は、アドレス比較器４からの不一致であることを示す信号が入力すると、リフレッシュ信号をＤＲＡＭ６に出力することは行わないので、この場合にはリフレッシュ候補アドレスのローアドレスのメモリセルに対してのリフレッシュ動作はスキップされる（ステップＳＴ５）
【００２４】
そして、リフレッシュアドレスカウンタ３が、リフレッシュサイクル信号に基づいてリフレッシュすべき記憶領域のローアドレスであるリフレッシュ候補アドレスをカウントアップして、上述のＳＴ３の処理戻り、次のリフレッシュ候補アドレスについてＳＴ３以降の処理を繰り返す（ステップＳＴ７）。
【００２５】
以上説明したように、第１実施形態によれば、リフレッシュ単位である例えばローアドレスが共通である記憶領域の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短い記憶領域についてはリフレッシュ動作を行わないようにしたので、ＤＲＡＭ６における無駄なリフレッシュ動作を削減して、アクセス不能期間の短縮および消費電力の抑制をさらに図ることができる。
【００２６】
その結果、例えば、本装置をビデオカメラ等の撮像装置に適用し、カメラモジュールからの画像データをＤＲＡＭ６の同一アドレスにリフレッシュサイクルより短いサイクルで順次上書きで書き込み、それをコーデック１３が順次読み出して圧縮符号化してＨＤＤに転送する場合、当該アドレスについての不要なリフレッシュ動作を削減できる。
【００２７】
また、本実施形態では、不要なリフレッシュ動作を削減する際に、従来技術で説明したリフレッシュ制御回路のように、リフレッシュを行ったアドレスの履歴と実際にアクセスしたアドレスの履歴を記憶してリアルタイムにリフレッシュタイミングと書き込みタイミングとの時間差からリフレッシュの有無を決定する必要がないので、回路構成を簡単にできる。
【００２８】
＜第２実施形態＞
次に本発明の第２実施形態について説明する。第２実施形態のリフレッシュ制御装置は、アクセスサイクルの決定方法が第１実施形態とは異なる以外は、基本的に第１実施形態と同様である。よって、第１実施形態とは異なる部分のみ説明する。
【００２９】
つまり、上記第１実施形態では、図３（Ｂ）に示すようにリフレッシュ単位の記憶領域内の複数のメモリセルへのアクセスサイクルのうち最長の書込みサイクルＴ２をアクセスサイクルとし、その書込みサイクルＴ２が図３（Ａ）に示すリフレッシュサイクルＴ１より短いか否かによりリフレッシュ不要領域を設定して説明したが、第２実施形態では、図４（Ｂ），（Ｃ）に示すようにリフレッシュ単位の記憶領域内の複数のメモリセルへのアクセスサイクルのうち、書込みタイミングから読出しタイミングまでのサイクルが最長のサイクルＴ４が図４（Ａ）に示すリフレッシュサイクルＴ３より短いか否かによりリフレッシュ不要領域を設定して説明するものである。
【００３０】
そのため、この第２実施形態は、ある一定間隔でデータが入力され、ＤＲＡＭの決ったアドレス領域に対して書き込みが行われる一方、ある一定間隔でそのデータが読み出され、次に書き込みが行われるまでそのアドレス領域が必要でないような場合に有効である。
【００３１】
つまり、例えば、本装置を、レコーダ等に使用される動画データが入力する画像処理のシステムに適用し、動画データが一定間隔でＤＲＡＭの同じアドレス領域への書き込みが行われ、そのデータは圧縮符号化等の画像処理のために読み出される場合、一度読み出されたデータはもう必要でないため、ＤＲＡＭのそのアドレス部分のデータを示す電荷は消失しても問題ないことになる。
【００３２】
従って、上記のように一定間隔でデータが書込まれ、かつ、読み出されるアドレス領域に対するリフレッシュ動作は、データの読み出し後は、データがなくなっても良いので、スキップできる。
【００３３】
そのため、リフレッシュ単位であるローアドレスが共通である記憶領域の複数のメモリセルへのアクセスサイクルのうち書込みタイミングから次の読出しタイミングまでのＴ４の期間のみデータが保証されていればよく、Ｔ５の期間はデータが消去されてもシステムとしては問題ないので、この第２実施形態では、図４（Ａ）に示すリフレッシュサイクルＴ３より書込みタイミングから次の読出しタイミングまでのアクセスサイクルＴ４が短い場合には、リフレッシュ動作をスキップする
【００３４】
従って、第２実施形態によれば、例えば、ローアドレスが共通である記憶領域の複数のメモリセルへのアクセスサイクルのうち、書込みタイミングから読出しタイミングまでのアクセスサイクルが最長のものがリフレッシュサイクルより短い記憶領域についてはリフレッシュ動作を行わないようにしたので、ＤＲＡＭにおける無駄なリフレッシュ動作を削減して、アクセス不能期間の短縮および消費電力の抑制をさらに図ることができる。
【００３５】
なお、本発明は、上述した実施形態には限定されない。すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってよく、例えば、上記実施形態の変形例として、例えば、上述した第１実施形態および第２実施形態のいずれか一方において指定された非リフレッシュアドレスをスキップアドレス用レジスタ２に設定するようにしてもよい。
【００３６】
また、上記実施形態では、リフレッシュ不要領域設定器１が、ＤＲＡＭ６を構成するメモリセルへの書込み信号であるアクセス信号と、各記憶領域へのリフレッシュサイクルを示すリフレッシュサイクル信号とに基づいて、リフレッシュ単位であるローアドレス毎に、ローアドレスが共通の記憶領域内の複数のメモリセルへのアクセスサイクルのうち最長のアクセスサイクルがリフレッシュサイクルより短いか否かを判断して、リフレッシュ動作を行わない記憶領域のローアドレスであるスキップ用アドレスを設定するように説明したが、本発明では、これに限らず、予めアクセスサイクルがリフレッシュサイクルより短くリフレッシュ動作を行う必要のない記憶領域のローアドレスが分かっている場合には、リフレッシュ不要領域設定器１は、アクセス信号とリフレッシュサイクル信号とに基づかずにスキップ用アドレスレジスタ２にスキップ用アドレスを設定するようにしても勿論よい。この場合、リフレッシュ不要領域設定器１へのアクセス信号とリフレッシュサイクル信号との入力は不要である。
【００３７】
また、上述した実施形態では、本発明のダイナミック型メモリの一例としてＤＲＡＭ６を例示したが、それ以外のＥＤＲＡＭ等のダイナミック型メモリを用いても勿論よい。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態に係るリフレッシュ制御装置の構成例を示すブロック図である。
【図２】第１実施形態のリフレッシュ制御装置の動作例を示すフローチャートである。
【図３】第１実施形態のリフレッシュ制御装置においてリフレッシュ動作をスキップする場合のリフレッシュサイクルとアクセスサイクルとの関係を示す図である。
【図４】第２実施形態のリフレッシュ制御装置においてリフレッシュ動作をスキップする場合のリフレッシュサイクルとアクセスサイクルとの関係を示す図である。
【図５】従来技術のリフレッシュ動作を示すタイミングチャートである。
【符号の説明】
【００３９】
１…リフレッシュ不要領域設定器
２…スキップ用アドレスレジスタ
３…リフレッシュアドレスカウンタ
４…アドレス比較器
５…リフレッシュ信号生成器
６…ＤＲＡＭ
【図１】
2009059412.tif 000003
【図２】
2009059412.tif 000004
【図３】
2009059412.tif 000005
【図４】
2009059412.tif 000006
【図５】
2009059412.tif 000007