(57)【要約】【課題】低抵抗でかつ信頼性の高いコンタクトプラグを有する半導体装置およびその製造方法を提供する。【解決手段】半導体装置の製造方法は、コンタクトホール１０３が設けられた半導体基板１００上に絶縁膜１０２を形成する工程と、基板全面上に第１の導電膜１０４を形成する工程と、第１の導電膜１０４上に窒化金属膜１０６を形成する工程と、窒化金属膜１０６上にコンタクトホール１０３を埋める第２の導電膜１０７を形成する工程と、第２の導電膜１０７、窒化金属膜１０６、および第１の導電膜１０４の一部を除去することで、コンタクトプラグ１０９を形成する工程（ｅ）とを備える。（コンタクトホールの底面上に設けられた窒化金属膜の膜厚）／（コンタクトホールの底面上に設けられた第１の導電膜の膜厚）の値は０．８より大きく２．５より小さい。【選択図】図１
2009246178.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、
前記コンタクトホールの内面に設けられた第１の導電膜と、前記コンタクトホールの内面に沿って前記第１の導電膜上に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める第２の導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、
（前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）／（前記第１の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）の値が０．８より大きく２．５より小さい半導体装置。
【請求項２】
前記コンタクトホールの上端部の直径は、５０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計は、前記コンタクトホールの半径の１０％より大きく５０％よりも小さいことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、１．５ｎｍより大きく５ｎｍより小さいことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記コンタクトプラグと前記半導体基板との間に設けられたＮｉシリサイド層をさらに備えていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
【請求項６】
前記第１の導電膜はＴｉを含むことを特徴とする請求項１〜５のうちいずれか１つに記載の半導体装置。
【請求項７】
前記窒化金属膜はＴｉを含むことを特徴とする請求項１〜６のうちいずれか１つに記載の半導体装置。
【請求項８】
前記第２の導電膜はＷを含むことを特徴とする請求項１〜７のうちいずれか１つに記載の半導体装置。
【請求項９】
半導体基板と、
前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、
前記コンタクトホールの内面に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、
前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である（金属原子数）／（窒素原子数）の値は、１．４より大きく２．４より小さい半導体装置。
【請求項１０】
コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程（ａ）と、
前記コンタクトホールの内面および前記絶縁膜の上面上に第１の導電膜を形成する工程（ｂ）と、
前記コンタクトホールを含む領域において、前記第１の導電膜上に窒化金属膜を形成する工程（ｃ）と、
前記窒化金属膜上に前記コンタクトホールを埋める第２の導電膜を形成する工程（ｄ）と、
前記第２の導電膜、前記窒化金属膜、および前記第１の導電膜の一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程（ｅ）とを備え、
前記工程（ｃ）では、（前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）／（前記第１の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）の値が０．８より大きく２．５より小さい範囲内になるように前記窒化金属膜を形成する半導体装置の製造方法。
【請求項１１】
前記コンタクトホールの上端部の直径は５０ｎｍ以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計は、前記コンタクトホールの半径の１０％より大きく５０％よりも小さいことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｃ）で形成された前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、１．５ｎｍより大きく５ｎｍより小さいことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記半導体基板上、且つ前記絶縁膜の下にはＮｉシリサイド層がさらに形成されていることを特徴とする請求項１０〜１３のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
前記工程（ｂ）で形成された前記第１の導電膜はＴｉを含むことを特徴とする請求項１０〜１４のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｃ）で形成された前記窒化金属膜はＴｉを含むことを特徴とする請求項１０〜１５のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｄ）で形成された前記第２の導電膜はＷを含むことを特徴とする請求項１０〜１６のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１８】
コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程（ａ）と、
前記コンタクトホールの内面および前記絶縁膜の上面上に窒化金属膜を形成する工程（ｂ）と、
前記窒化金属膜上に前記コンタクトホールを埋める導電膜を形成する工程（ｃ）と、
前記導電膜および前記窒化金属膜のうち一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程（ｄ）とを備え、
前記工程（ｂ）で形成された前記窒化金属膜のうち、前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である（金属原子数）／（窒素原子数）の値は、１．４より大きく２．４より小さいことを特徴とする半導体装置の製造方法。
【請求項１９】
前記コンタクトホールの上端部の直径は５０ｎｍ以下であることを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記半導体基板上、且つ前記絶縁膜の下にはＮｉシリサイド層がさらに形成されていることを特徴とする請求項１０〜１９のうちいずれか１つに記載の半導体装置の製造方法。
【請求項２１】
前記窒化金属膜は、Ｔｉを含んでいることを特徴とする請求項１８〜２０のうちいずれか１つに記載の半導体装置の製造方法。
【請求項２２】
前記工程（ｄ）で形成された前記第２の導電膜はＷを含むことを特徴とする請求項１８〜２１のうちいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に微細なコンタクトホールにコンタクトプラグを形成する方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化に伴い、シリコン基板へコンタクトを取るためのコンタクトプラグの開口径についても微細化が進んでいる。
【０００３】
コンタクトプラグは、シリコン基板上に層間絶縁膜を堆積し、コンタクトパターンを持つ溝を形成した後、その溝にタングステン（Ｗ）を埋め込み、引き続いてＣＭＰ（Chemical Mechanical Polishing）法によりＷを研磨除去することにより形成する。ここで、Ｗを配線材料として用いる場合には、Ｗ膜の下層に密着層としてチタン（Ｔｉ）膜、または窒化チタン（ＴｉＮ）膜を用いている（特許文献１参照）。ここで、Ｔｉ膜は、基板とのオーミックコンタクトを取るために必要である。一方、ＴｉＮ膜は、Ｗ膜を堆積する際の反応ガス（ＷＦ６ガス）とＴｉ層との反応を防止するためのバリア膜としての機能を持つ。
【特許文献１】特開２００５‐２０３６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示されている技術は以下の課題を持っている。
【０００５】
現在、半導体装置全体の微細化に伴い、コンタクトプラグの開口径についても微細化が進行している。６５ｎｍ世代のデザインルールでは８０ｎｍ程度であったコンタクト径は、３２ｎｍ世代のデザインルールでは、５０ｎｍ程度に縮小する。このように微細なコンタクトホールに対して従来技術を適用した場合、６５ｎｍ世代では９０Ω程度であったコンタクト抵抗が、３２ｎｍ世代では１５００Ω程度まで急激に上昇する。一方、半導体デバイスの特性を維持するため、コンタクト抵抗は約２００Ω以下であることが望ましい。したがって、特許文献１に開示されている技術を用いて３２ｎｍ世代のコンタクトプラグを形成した場合、得られるデバイスの特性は低いものとなる。
【０００６】
特許文献１に開示されている技術を用いた場合にコンタクト抵抗が高くなってしまう原因は、用いられているＴｉＮ膜厚が最低１０ｎｍと厚いことに起因している。以下にこの事情について説明する。
【０００７】
図３（ａ）、（ｂ）は、それぞれ６５ｎｍ世代および３２ｎｍ世代のコンタクトプラグを従来技術により形成したものを示す断面図（水平断面図）である。コンタクトプラグを構成する各金属膜の比抵抗は、Ｗ膜５０１が１５μΩｃｍ、Ｔｉ膜が１５０μΩｃｍ、ＴｉＮ膜５０３が３００μΩｃｍである。図３（ａ）、（ｂ）から、コンタクトプラグの断面は、低抵抗なＷ膜を高抵抗なＴｉＮ膜が被う形状となっていることが分かる。ここで、コンタクトホールの側壁に形成されるＴｉ膜の膜厚はＴｉＮ膜５０３の膜厚と比較して薄いため、Ｔｉ膜の記載を省略している。従来技術において、ＴｉＮ膜５０３をコンタクトホールの底部に１０ｎｍ堆積した場合、側壁にはＴｉ膜を挟んで厚さ２０ｎｍのＴｉＮ膜５０３が堆積する。この場合、図３（ａ）、（ｂ）から、コンタクトホール側壁のＴｉＮ膜５０３の断面積がコンタクトプラグの断面積に占める割合（（ＴｉＮ膜の断面積）／（コンタクトプラグの断面積））は、６５ｎｍ世代では７５％であったものが、３２ｎｍ世代では９６％にまで増加するということが分かる。このように、コンタクトプラグの断面積に占める高抵抗なＴｉＮ膜の割合が増加することがコンタクト抵抗の急激な上昇を引き起こしている。
【０００８】
本発明は、上記の課題を鑑みてなされたものであって、低抵抗でかつ信頼性の高いコンタクトプラグを有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の半導体装置は、半導体基板と、前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、前記コンタクトホールの内面に設けられた第１の導電膜と、前記コンタクトホールの内面に沿って前記第１の導電膜上に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める第２の導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、（前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）／（前記第１の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）の値が０．８より大きく２．５より小さい。
【００１０】
この構成により、設計ルールが小さくなった場合であってもコンタクト抵抗が増加せず、且つコンタクトプラグの表面異常の発生が抑えられる。そのため、本発明の半導体装置は従来の半導体装置に比べて信頼性が大きく向上している。
【００１１】
本発明の半導体装置において、例えば前記コンタクトホールの上端部の直径が５０ｎｍ以下であってもよい。
【００１２】
特に、前記第１の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計が、前記コンタクトホールの半径の１０％より大きく５０％よりも小さければ、コンタクト抵抗の上昇を抑えることができる。
【００１３】
前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、１．５ｎｍより大きく５ｎｍより小さいことにより、コンタクト抵抗の上昇を抑えることができる。
【００１４】
前記コンタクトプラグと前記半導体基板との間に設けられたＮｉシリサイド層をさらに備えていればさらに半導体基板とコンタクトプラグとの接触抵抗を低減することができる。
【００１５】
前記第１の導電膜はＴｉを含んでいてもよい。
【００１６】
前記窒化金属膜はＴｉを含んでいてもよい。
【００１７】
前記第２の導電膜はＷを含んでいてもよい。
【００１８】
本発明の第２の半導体装置は、半導体基板と、前記半導体基板上に設けられ、上面側から下面側まで貫通するコンタクトホールが形成された絶縁膜と、前記コンタクトホールの内面に設けられた窒化金属膜と、前記窒化金属膜上に設けられ、前記コンタクトホールを埋める導電膜とを有し、前記半導体基板に接続されたコンタクトプラグとを備え、前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である（金属原子数）／（窒素原子数）の値は、１．４より大きく２．４より小さい。
【００１９】
この構成により、窒化金属膜が導電膜の密着層となるのに加え、導電膜を形成する際のバリア膜としても機能するので、コンタクト抵抗の上昇を防ぎつつ、コンタクトプラグの表面異常の発生を抑えることができる。
【００２０】
本発明の第１の半導体装置の製造方法は、コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程（ａ）と、前記コンタクトホールの内面および前記絶縁膜の上面上に第１の導電膜を形成する工程（ｂ）と、前記コンタクトホールを含む領域において、前記第１の導電膜上に窒化金属膜を形成する工程（ｃ）と、前記窒化金属膜上に前記コンタクトホールを埋める第２の導電膜を形成する工程（ｄ）と、前記第２の導電膜、前記窒化金属膜、および前記第１の導電膜の一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程（ｅ）とを備え、前記工程（ｃ）では、（前記窒化金属膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）／（前記第１の導電膜のうち前記コンタクトホールの底面上に設けられた部分の膜厚）の値が０．８より大きく２．５より小さい範囲内になるように前記窒化金属膜を形成する半導体装置の製造方法。
【００２１】
この方法により、微細化が進んだ場合であってもコンタクト抵抗の上昇を抑え、且つ工程（ｄ）で第２導電膜を形成する際にコンタクトプラグの表面異常が発生するのを防ぐことができる。
【００２２】
前記コンタクトホールの上端部の直径は例えば５０ｎｍ以下であることが好ましい。
【００２３】
前記第１の導電膜および前記窒化金属膜のうち前記コンタクトホールの側壁上に形成された部分の膜厚の合計は、前記コンタクトホールの半径の１０％より大きく５０％よりも小さいことが好ましい。
【００２４】
前記工程（ｃ）で形成された前記窒化金属膜のうち前記コンタクトホールの底部上に形成された部分の膜厚は、１．５ｎｍより大きく５ｎｍより小さいことが好ましい。
【００２５】
前記半導体基板上、且つ前記絶縁膜の下にはＮｉシリサイド層がさらに形成されていることが好ましい。
【００２６】
前記工程（ｂ）で形成された前記第１の導電膜がＴｉを含んでいてもよい。
【００２７】
前記工程（ｃ）で形成された前記窒化金属膜がＴｉを含んでいてもよい。
【００２８】
前記工程（ｄ）で形成された前記第２の導電膜はＷを含んでいてもよい。
【００２９】
本発明の第２の半導体装置の製造方法は、コンタクトホールが設けられた半導体基板上に絶縁膜を形成する工程（ａ）と、前記コンタクトホールの内面および前記絶縁膜の上面上に窒化金属膜を形成する工程（ｂ）と、前記窒化金属膜上に前記コンタクトホールを埋める導電膜を形成する工程（ｃ）と、前記導電膜および前記窒化金属膜のうち一部を除去することで、前記コンタクトホールに埋め込まれ、前記半導体基板に接続されたコンタクトプラグを形成する工程（ｄ）とを備え、前記工程（ｂ）で形成された前記窒化金属膜のうち、前記コンタクトホールの底面上に設けられた部分の金属原子と窒素原子との組成比である（金属原子数）／（窒素原子数）の値は、１．４より大きく２．４より小さい。
【００３０】
この方法によれば、コンタクト抵抗の上昇を防ぎつつ、コンタクトプラグの表面異常の発生を抑えることができる。
【００３１】
前記コンタクトホールの上端部の直径は、例えば５０ｎｍ以下であることが好ましい。
【００３２】
前記半導体基板上、且つ前記絶縁膜の下にはＮｉシリサイド層がさらに形成されていてもよい。
【００３３】
前記窒化金属膜は、Ｔｉを含んでいてもよい。
【００３４】
前記工程（ｄ）で形成された前記第２の導電膜はＷを含んでいてもよい。
【発明の効果】
【００３５】
本発明に係る半導体装置の製造方法によると、コンタクト抵抗の上昇やコンタクトプラグ形成時の表面異常の発生が抑制されるため、低抵抗で信頼性の高いコンタクトプラグを形成することができる。
【発明を実施するための最良の形態】
【００３６】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００３７】
図１（ａ）〜（ｆ）は、本実施形態に係る半導体装置の製造方法を示す断面図である。
【００３８】
まず、図１（ａ）に示すように、トランジスタなどの素子を形成した半導体基板１００の上に、物理的気相成長法により、ニッケル（Ｎｉ）を堆積する。その後、約５００℃での熱処理により、半導体基板１００の上にＮｉＳｉ層１０１を形成する。ＮｉＳｉ層１０１の膜厚は例えば３０ｎｍである。
【００３９】
次に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、半導体基板１００の上に膜厚３００ｎｍの層間絶縁膜１０２を形成する。ここで、層間絶縁膜１０２としては、例えばＵＳＧ（Undoped Silicade Glass）を用いる。
【００４０】
次に、層間絶縁膜１０２上にフォトレジストを用いて直径５０ｎｍの開口を有するコンタクトパターンを形成する。その後、当該コンタクトパターンを用いて層間絶縁膜１０２の一部をドライエッチング法により除去することにより、ＮｉＳｉ層１０１の上面に達するコンタクトホール１０３を形成する。つまり、コンタクトホール１０３上端部の直径は５０ｎｍとなる。その後、スパッタリング法によりコンタクトホール１０３底部のＮｉＳｉ層１０１にクリーニングを行う。
【００４１】
次に、図１（ｂ）に示すように、コンタクトホール１０３の内面に、指向性スパッタリング法を用いて、Ｔｉ膜１０４を形成する。このときのＴｉ膜１０４の成膜条件は、ＤＣパワー２３００ｋＷ、アルゴン（Ａｒ）流量４０ｓｃｃｍ（ｍＬ／ｍｉｎ）であり、Ｔｉ膜１０４の膜厚が１２ｎｍとなるように層間絶縁膜１０２の上面およびコンタクトホール１０３の内面にＴｉ膜１０４を形成する。この場合、コンタクトホール１０３の底部にはＴｉ膜１０４が例えば３ｎｍの厚さで形成されている。ここで、コンタクトホール１０３の底部のＴｉ膜の膜厚は、３ｎｍに限定されず、２ｎｍ以上であればよい。なお、指向性スパッタリング法を用いた場合には、コンタクトホール１０３の側壁にはＴｉ膜１０４はほとんど成膜されないか、形成されたとしても非常に薄くなっている。
【００４２】
次に、図１（ｃ）に示すように、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）を用いたＣＶＤ法により、炭素（Ｃ）を多く含む、抵抗の高いＴｉＮ膜１０５をＴｉ膜１０４上に堆積する。ここで、コンタクトホール１０３底部には、抵抗の高いＴｉＮ膜１０５を例えば１．５ｎｍ堆積する。その後、図１（ｄ）に示すように、ＴｉＮ膜１０５をＨ２及びＮ２のプラズマに暴露することにより、抵抗の高いＴｉＮ膜１０５膜中から炭素を除去して、抵抗の低いＴｉＮ膜１０６に改質する。ここで、抵抗の高いＴｉＮ膜１０５を形成した後に、抵抗の低いＴｉＮ膜１０６に改質するというサイクルを２度繰り返すことで、コンタクトホール１０３の底部には合計の厚さが３ｎｍの低抵抗なＴｉＮ膜１０６を形成する。このとき、コンタクトホール１０３の側壁には底部の約２倍、すなわち約６ｎｍの厚さでＴｉＮ膜１０６が形成される。
【００４３】
なお、ＴｉＮ膜１０６のうちコンタクトホール１０３底部に形成された部分の膜厚は３ｎｍ（コンタクトホール側壁に形成された部分の膜厚は６ｎｍ）に限定されないが、１．５ｎｍ（コンタクトホール側壁に形成された部分の膜厚は３ｎｍ）より大きく、５ｎｍ（コンタクトホール側壁に形成された部分の膜厚は１０ｎｍ）より小さい膜厚である必要がある。言い換えれば、コンタクトホール１０３側壁に形成されるＴｉ膜１０４の膜厚とＴｉＮ膜１０６の膜厚の合計の膜厚が、コンタクトホール１０３の半径の約１０％より大きく約５０％よりも小さい膜厚である必要がある。また、ＴｉＮ―Ｔｉ比率（コンタクトホール１０３の底部に形成されたＴｉ膜１０４の膜厚に対するコンタクトホール底部に形成されたＴｉＮ膜１０６の膜厚の比率（＝（ＴｉＮ膜の膜厚）／（Ｔｉ膜の膜厚））が０．８より大きく２．５より小さい範囲になるように設定することが好ましい。上記範囲設定の理由は下記で説明する。ここで、上述のように、コンタクトホール１０３の側壁に形成されるＴｉＮ膜１０６の膜厚は、コンタクトホール１０３の底部に形成されるＴｉＮ膜１０６の膜厚の約２倍となる。これは、コンタクトホール１０３の側壁部にはプラズマがかかりにくく、炭素が多く残留していることに起因している。すなわち、膜中の炭素が抜けると膜がシュリンクして薄くなるので、炭素が多く脱離するコンタクトホール１０３の底部では側壁部よりＴｉＮ膜１０６の膜厚が薄くなる。なお、ＴｉＮ膜１０５の改質工程におけるプラズマ処理条件は、例えばＨ２流量１８００ｓｃｃｍ（ｍＬ／ｍｉｎ）、Ｎ２流量１２００ｓｃｃｍ（ｍＬ／ｍｉｎ）、圧力１７３Ｐａ（１．３Ｔоｒｒ）、プラズマパワー１７５０Ｗ、処理時間３０秒とする。
【００４４】
次に、図１（ｅ）に示すように、Ｗ−ＣＶＤ法又はＷ−ＡＬＤ（Atomic Layer Deposition）法により、コンタクトホール１０３を埋め込むようにＷ膜１０７を形成する。Ｗ膜１０７の膜厚は２００ｎｍである。
【００４５】
次に、図１（ｆ）に示すように、ＣＭＰ法により、Ｗ膜１０７、Ｔｉ膜１０４、およびＴｉＮ膜１０６を研磨して、Ｗ膜１０７、Ｔｉ膜１０４、およびＴｉＮ膜１０６のうちコンタクトホール１０３の外部に形成された部分を除去し、コンタクトプラグ１０９を形成する。
【００４６】
上述した第１の実施形態の方法により形成されたコンタクトプラグ１０９は、従来例と比較して低抵抗で、かつ、形成時にコンタクトプラグ表面に異常が発生するのが抑制されている。以下にその理由を説明する。
【００４７】
特許文献１に記載の従来技術において、コンタクトホールの直径を５０ｎｍと仮定した場合、コンタクトホール側壁に形成されているＴｉＮ膜の膜厚は、約１０ｎｍである。また、ＴｉＮ膜とコンタクトホールとの間には、Ｔｉ膜が形成されているものの、ＴｉＮ―Ｔｉ比率については規定されていない。
【００４８】
これに対して、本実施形態の製造方法においては、コンタクトホール１０３底部、すなわちコンタクトプラグ１０９底部に形成されるＴｉＮ膜１０６の膜厚を１．５ｎｍ（コンタクトホール側壁の膜厚は３ｎｍ）より大きく、５ｎｍ（コンタクトホール側壁の膜厚は１０ｎｍ）より小さくなるようにしている。言い換えれば、コンタクトホール１０３側壁に形成されるＴｉ膜１０４の膜厚とＴｉＮ膜１０５の膜厚との合計膜厚が、コンタクトホール１０３の半径の約１０％より大きく約５０％よりも小さい膜厚としている。また、ＴｉＮ膜厚―Ｔｉ膜厚比率が０．８より大きく２．５より小さい範囲としている。上記範囲は、以下に示す３つの要素により決定される。
【００４９】
第一の要素は、コンタクト抵抗に対してＴｉ膜の膜厚が与える影響である。図４に、コンタクトプラグ底部に形成されたＴｉ膜の膜厚に対するコンタクト抵抗の測定データを示す。横軸はコンタクトプラグ底部に形成されたＴｉ膜の膜厚を示しており、縦軸は、それぞれのＴｉの膜厚に対するコンタクト抵抗値を示している。なお、本測定では、コンタクトホールの直径を約５０ｎｍとしている。
【００５０】
図４から分かるように、コンタクトプラグの底部のＴｉ膜厚が２ｎｍを下回ると、コンタクト抵抗が増大することが分かる。Ｔｉは、ＮｉＳｉの表面酸化膜を還元してオーミックコンタクトをとる役割を持っているが、Ｔｉが不足した場合には、この還元作用が不十分となるため、コンタクト抵抗が上昇するものと考えられる。なお、Ｔｉ膜厚は２ｎｍ以上が好ましいという結果は、コンタクトホールの直径に関係なく適用できると考えられる。
【００５１】
第二の要素は、コンタクト抵抗に対してＴｉＮ膜厚が与える影響である。図５に、コンタクト直径が約５０ｎｍ（４７ｎｍ）である場合における、コンタクト抵抗のＴｉＮ膜厚依存性についての測定データを示す。横軸はコンタクトプラグ底部に形成されたＴｉＮ膜の膜厚を示しており、縦軸はそれぞれのＴｉＮ膜の膜厚に対するコンタクト抵抗値Ｒｃを示している。
【００５２】
図５から分かるように、コンタクトプラグ底部のＴｉＮ膜厚が１．５ｎｍ（コンタクトホール側壁での膜厚は３ｎｍ）を下回った場合、および５ｎｍ（コンタクトホール側壁の膜厚は１０ｎｍ）を上回った場合にコンタクト抵抗値の上昇がみられた。ＴｉＮ膜厚が薄すぎる場合には、ＷＦ６に対するバリア性の低下からコンタクト抵抗が上昇しているものと考えられる。一方、ＴｉＮ膜厚が厚すぎる場合には、前述のように、コンタクトプラグの断面積に占める高抵抗なＴｉＮ膜の割合が増加するためにコンタクト抵抗が上昇する。なお、この結果は、コンタクトホールの直径に関係なく適用できると考えられる。
【００５３】
第三の要素は、コンタクトプラグ形成時の表面異常の発生に対してＴｉＮ、Ｔｉ膜厚が与える影響である。図６は、Ｔｉ膜厚及びＴｉＮ膜厚と表面異常の発生との関係を表した図である。横軸はコンタクトプラグ底部のＴｉ膜厚を表しており、縦軸はコンタクトプラグ底部のＴｉＮ膜厚を示している。○は、それぞれのＴｉ膜厚及びＴｉＮ膜厚に対してコンタクトプラグの表面に異常が発生していないことを示している。×は、それぞれのＴｉ膜厚及びＴｉＮ膜厚に対してコンタクトプラグの表面に異常が発生していることを示している。コンタクトプラグの表面異常は、ＴｉＮ膜のバリア性が不足したときにＷＦ６ガスとＴｉが反応してフッ化物が形成されることにより発生する。この表面異常は、コンタクトホール側壁に形成されたＴｉ膜厚に対してコンタクトホール側壁に形成されたＴｉＮ膜厚が薄いときに発生しやすい。図６から、ＴｉＮ―Ｔｉ比率が０．８を下回るときに発生することがわかる。コンタクトホール底部に形成するＴｉ膜が厚くなると、コンタクトホールの上端部におけるＴｉ膜のオーバーハングが大きくなる。その結果、コンタクトホール上端部でＴｉＮ膜の段差被覆性が悪くなり、部分的にＴｉ膜が露出する。そのため、Ｗ膜の堆積時にＷＦ６ガスがＴｉ膜の露出部と反応して表面異常が発生すると考えられる。また、コンタクトプラグの底部におけるＴｉＮ膜厚はコンタクトプラグの側壁におけるＴｉＮ膜厚とほぼ比例するので、コンタクトプラグの底部におけるＴｉＮ膜をコンタクトプラグの表面異常の指標とすることができる。よって、コンタクトプラグの底部において、ＴｉＮ膜厚／Ｔｉ膜厚の値が０．８以上であるとき、コンタクトプラグの表面以上の発生を抑制することができると考えられる。なお、この結果も、コンタクトホールの直径に関係なく適用できると考えられる。
【００５４】
以上の３つの要素を考慮して、コンタクト抵抗の上昇を抑制し、かつコンタクトプラグ形成時の表面異常の発生を抑制できるＴｉ、ＴｉＮの膜厚領域を図７の斜線部に示す。この領域は、ＴｉＮ膜厚―Ｔｉ膜厚の比率（＝ＴｉＮ膜厚／Ｔｉ膜厚）が０．８より大きく２．５より小さい範囲内に入っていることが分かる。従って、上述の本実施形態の製造方法によれば、コンタクトホールの直径が例えば５０ｎｍ以下に縮小する場合であっても、コンタクト抵抗の上昇を抑えつつ、コンタクトプラグ形成時の表面異常の発生を抑制することが可能となっている。なお、本発明のプラグ構造は、バリア膜として窒化金属膜を用いる場合、上層配線同士を接続するビアにも適用できる。
【００５５】
また、本実施形態の方法で作製された半導体装置は、図１（ｆ）に示すように、トランジスタ等の半導体素子が形成された半導体基板１００上に形成された金属シリサイド層であるＮｉＳｉ層１０１と、半導体基板１００上およびＮｉＳｉ層１０１上に形成された層間絶縁膜１０２と、層間絶縁膜１０２を貫通し、ＮｉＳｉ層１０１の上面に達するコンタクトホール１０３と、コンタクトホール１０３を埋め、導電体からなるコンタクトプラグ１０９とを備えている。コンタクトプラグ１０９は、例えばトランジスタのソース、ドレイン領域やゲート電極などに接続されている。
【００５６】
コンタクトプラグ１０９は、コンタクトホール１０３の内面上に設けられたＴｉ膜（第１の導電膜）１０４、コンタクトホール１０３の内面に沿うようにＴｉ膜１０４上に設けられたＴｉＮ膜１０６と、ＴｉＮ膜１０６上に設けられ、コンタクトホール１０３を埋めるＷ膜（第２の導電膜）１０７とで構成されている。ＴｉＮ膜１０６に代えて、Ｗ膜の原料ガスに対してバリア性を有する窒化金属膜を用いてもよい。
【００５７】
さらに、コンタクトプラグ１０９の底部において、（ＴｉＮ膜１０６の膜厚）／（Ｔｉ膜１０４の膜厚）が０．８より大きく、且つ２．５より小さい範囲内となっている。また、Ｔｉ膜１０４のうちコンタクトホール１０３の側壁に設けられた部分の膜厚と、ＴｉＮ膜１０６のうちコンタクトホール１０３の側壁に設けられた部分の膜厚との合計膜厚は、コンタクトホール１０３の半径の１０％より大きく５０％より小さくなっている。例えば、コンタクトホール１０３が直径５０ｎｍの場合、コンタクトホール１０３の底部に設けられたＴｉＮ膜１０６の膜厚は１．５ｎｍより大きく５ｎｍより小さいことが好ましい。また、ＮｉＳｉ層１０１を相の異なるＮｉシリサイドや他の金属シリサイドからなる層に代えてもよく、コンタクトプラグ１０９が設けられる場所によっては、ＮｉＳｉ層１０１が設けられていなくてもよい。なお、ＴｉＮ膜１０６中のＴｉ原子とＮ原子との比率は例えばほぼ１：１である。
【００５８】
本実施形態の半導体装置では、上述のように、設計ルールが微細化してコンタクトプラグの直径が小さくなった場合でも、コンタクトプラグ１０９の表面異常が発生しにくく、且つ従来技術を適用した場合に比べてコンタクト抵抗の上昇が大幅に抑えられている。
【００５９】
（第２の実施形態）
図２（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態の製造方法は、図４〜図６に示す測定結果に基づき、Ｔｉ膜を設けずにコンタクトプラグを形成する方法を検討して得られたものである。
【００６０】
まず、図２（ａ）に示すように、トランジスタなどの素子を形成した半導体基板２００の上に、物理的気相成長法により、Ｎｉを堆積する。その後、約５００℃での熱処理により、半導体基板２００の上にＮｉＳｉ層２０１を形成する。ＮｉＳｉ層２０１の膜厚は例えば３０ｎｍである。
【００６１】
次に、プラズマＣＶＤ法により、半導体基板２００の上に膜厚３００ｎｍの層間絶縁膜２０２を形成する。ここで、層間絶縁膜２０２としては、ＵＳＧを用いる。
【００６２】
次に、層間絶縁膜２０２上にフォトレジストを用いて直径５０ｎｍの開口を有するコンタクトパターンを形成する。その後、当該コンタクトパターンを用いて層間絶縁膜２０２の一部をドライエッチング法により除去することにより、ＮｉＳｉ層２０１の上面に達するコンタクトホール２０３を形成する。つまり、コンタクトホール２０３上端部の直径は、５０ｎｍとなる。その後、スパッタリング法によりコンタクトホール２０３底部のＮｉＳｉ層２０１にクリーニングを行う。
【００６３】
次に、図２（ｂ）に示すように、コンタクトホール２０３の内面に、スパッタリング法等を用いてＴｉＮ膜２０４を形成する。ＴｉＮ膜２０４のうちコンタクトホール底部に形成された部分の膜厚は３ｎｍであり、コンタクトホール側壁に形成された部分の膜厚はほぼその２倍（６ｎｍ）であるが、ＴｉＮ膜２０４の膜厚はこの値に限定されない。ただし、ＴｉＮ膜２０４のうちコンタクトホール２０３底部に形成された部分の膜厚は１．５ｎｍ（コンタクトホール２０３側壁に形成された部分の膜厚は３ｎｍ）より大きく、５ｎｍ（コンタクトホール２０３側壁に形成された部分の膜厚は１０ｎｍ）より小さい必要がある。言い換えれば、コンタクトホール２０３側壁に形成されるＴｉＮ膜２０４の膜厚は、コンタクトホールの半径（コンタクトホールの上端部の半径）の約１０％より大きく約５０％よりも小さい膜厚である必要がある。ここで、ＴｉＮ膜２０４中のＴｉ／Ｎ比（原子の組成比）は、１．４より大きく２．４より小さい範囲に入っている必要がある。この範囲設定の理由については下記で説明する。ＴｉＮ膜２０４中の窒素濃度は、成膜時のチャンバー内の窒素分圧を制御することにより制御することができる。なお、ＴｉＮ膜２０４をＭＯ−ＣＶＤ法で形成する場合には、Ｎ２／Ｈ２プラズマ等により形成後に膜質の改善を行う。
【００６４】
次に、図２（ｃ）に示すように、Ｗ−ＣＶＤ法又はＷ−ＡＬＤ法により、コンタクトホール２０３を埋め込むようにＷ膜２０５を堆積する。Ｗ膜２０５の膜厚は２００ｎｍである。
【００６５】
次に、図２（ｄ）に示すように、ＣＭＰ法により、Ｗ膜２０５、ＴｉＮ膜２０４のうちコンタクトホール２０３の外部に形成された部分を除去し、コンタクトプラグ２０７を形成する。
【００６６】
上述した第２の実施形態の方法により形成されたコンタクトプラグは、従来例と比較して低抵抗で、かつ、形成時にコンタクトプラグ表面に異常が発生するのが抑制されている。以下にその理由を説明する。
【００６７】
従来は、密着層としてＴｉＮからなる単層膜を用いた場合に、Ｔｉ／Ｎ比の値を規定しないのが常であった。これに対して本実施形態の製造方法においては、コンタクトホール２０３の底部、すなわちコンタクトプラグ２０７底部のＴｉＮ膜のＴｉ／Ｎ比を１．４より大きく２．４より小さい範囲とする。
【００６８】
第１の実施形態のように、密着層としてＴｉＮ／Ｔｉの積層膜を用いた場合、ＷＦ６に対するバリア性の役割はＴｉＮ膜中の窒素原子が担っていると考えられる。そのため、ＴｉＮ／Ｔｉの積層膜内のＴｉＮ膜中に窒素原子は偏在している必要はなく、積層膜全体に均一に分布していた場合にも同様なバリア性が得られると考えられる。これは、本実施形態のように、密着層としてＴｉＮの単層膜を用いた場合に対応する。第１の実施形態にて述べたように、コンタクト抵抗の上昇を抑制し、かつプラグ形成時の表面異常の発生を抑制できるＴｉ、ＴｉＮの膜厚領域は、ＴｉＮ―Ｔｉ比率が０．８より大きく２．５より小さい範囲内に入っている。この膜厚比率を、膜中のＴｉ／Ｎ比に換算すると１．４より大きく２．４より小さい範囲となる。
【００６９】
ここで、Ｔｉ膜とＴｉＮ膜とを用いる場合の膜中のＴｉの量は、
（１×チタンの密度／１mol当たりのチタンの質量）＋{ＴｉＮ／Ｔｉ比率×窒化チタンの密度／（１mol当たりのチタンの質量＋１mol当たりの窒素の質量）}    ・・・（１）
で求められ、Ｎの量は、
ＴｉＮ／Ｔｉ比率×窒化チタンの密度／（１mol当たりのチタンの質量＋１mol当たりの窒素の質量）    ・・・（２）
で求められる。ここで、Ｔｉ膜およびＴｉＮ膜を用いる場合でのＴｉＮ／Ｔｉ比率０．８は、ＴｉＮ膜のみを用いた場合での、ＴｉＮ膜中のＴｉ／Ｎ比２．４に相当する。また、Ｔｉ膜およびＴｉＮ膜を用いる場合でのＴｉＮ／Ｔｉ比率２．５は、ＴｉＮ膜のみを用いた場合での、ＴｉＮ膜中のＴｉ／Ｎ比１．４に相当する。従って、本実施形態のＴｉＮ膜２０４において、Ｔｉ／Ｎ比が１．４より大きく２．４より小さい範囲内であれば、第１の実施形態と同様のコンタクト特性が得られ、且つコンタクトプラグの表面異常の発生も抑えることができる。
【産業上の利用可能性】
【００７０】
以上説明したように、本発明は、コンタクトプラグを有する半導体装置全般に有用である。
【図面の簡単な説明】
【００７１】
【図１】（ａ）〜（ｆ）は、本実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】（ａ）、（ｂ）は、それぞれ６５ｎｍ世代および３２ｎｍ世代のコンタクトプラグを従来技術により形成したものを示す断面図（水平断面図）である。
【図４】コンタクトプラグ底部に形成されたＴｉ膜の膜厚に対するコンタクト抵抗の測定データを示す図である。
【図５】コンタクト抵抗のＴｉＮ膜厚依存性についての測定データを示す図である。
【図６】Ｔｉ膜厚及びＴｉＮ膜厚と表面異常の発生との関係を表す図である。
【図７】第１の実施形態の半導体装置におけるＴｉＮ膜及びＴｉ膜の膜厚領域を示す図である。
【符号の説明】
【００７２】
１００、２００      半導体基板 
１０１、２０１      ＮｉＳｉ層 
１０２、２０２      層間絶縁膜 
１０３、２０３      コンタクトホール 
１０４      Ｔｉ膜 
１０５、２０４      ＴｉＮ膜 
１０６、２０４      ＴｉＮ膜 
１０７、２０５      Ｗ膜  
１０９      コンタクトプラグ 
【図１】
2009246178.tif 000003
【図２】
2009246178.tif 000004
【図３】
2009246178.tif 000005
【図４】
2009246178.tif 000006
【図５】
2009246178.tif 000007
【図６】
2009246178.tif 000008
【図７】
2009246178.tif 000009