(57)【要約】【課題】フレーム長が可変の送信機及び送信タイミング補正処理方法に関し、フレーム長が可変の送信フレームに対して送信データを破壊することなく、送信タイミング信号に従って送信タイミングを補正する。【解決手段】基準タイミング信号の入力毎に、‘０’と‘１’を交互に出力するイネーブル信号生成部２１により、‘０’側及び‘１’側の一方のみを交互にイネーブル状態にし、パターン比較部２４でサイクリックプレフィックスの比較によりフレーム先頭か否かを判定する。基準タイミングと送信タイミングとの位相差を位相差検出部２８で検出し、送信タイミングの位相変動有りの信号により、切替え制御部２６はパターン比較部２４の比較結果を基に、タイミング生成部２９からの半フレーム分遅らせたタイミング信号をセレクタ３０で選択させ、該タイミング信号に従ってタイミング補正部３１でフレームの先頭位置で送信タイミングの補正を行う。【選択図】図１
2009207047.tif 000002
【特許請求の範囲】
【請求項１】
フレーム長が可変の送信フレームに対して、サイクリックプレフィックスのデータパターンを比較し、フレームの先頭位置か否かを判定するフレーム先頭位置判定手段と、
基準タイミング信号と送信タイミング信号との位相差を検出して送信タイミング信号に位相変動が発生したか否かを検出する送信タイミング信号位相変動検出手段と、
前記送信タイミング信号位相変動検出手段で送信タイミング信号の位相変動が検出されたタイミングが、前記フレーム先頭位置判定手段によりフレームの先頭位置でないと判定されたとき、該送信タイミング信号をフレーム長の半分のタイミングだけ遅らせた送信タイミング信号に基づいて、送信フレームの送信タイミングを補正する手段と、
を備えた送信タイミングを補正する送信機。
【請求項２】
送信フレームの各入力データを基準タイミング信号に同期してタイミング補正用のメモリに格納し、該基準タイミング信号と送信タイミング信号との位相差に基づいて送信タイミングを補正する送信機において、
第１及び第２の系統の構成要素に対して、一方の系統の構成要素をイネーブル状態に、他方の系統の構成要素を非イネーブル状態にし、前記基準タイミング信号が入力される毎にイネーブル状態と非イネーブル状態とを交互に切り替えるイネーブル信号を生成するイネーブル信号生成部と、
基準タイミング信号と送信タイミング信号との位相差を検出し、該位相差の変動の有無をイネーブル状態の系の構成要素に通知し、該位相差の変動量をタイミング生成部に通知する位相差検出部とを備え、
前記第１及び第２の系統には、それぞれ、
前記基準タイミング信号に同期して各入力データを先頭位置検出用のメモリに格納し、該先頭位置検出用のメモリに格納されたデータを、前記基準タイミングの周期の２倍のフレーム長の送信フレームのサイクリックプレフィックスの複写元のデータが入力されるタイミングで読み出す先頭データ読み出し手段と、
先頭データ読み出し手段で読み出されるデータのパターンを、該データの読み出しのタイミングで入力される入力データのパターンと比較するパターン比較部と、
前記パターン比較部でパターンの不一致が検出され、かつ、前記位相差検出部から位相差の変動の有りの通知を受けたとき、タイミング生成部から出力される生成タイミング信号を選択するよう指示する切替え制御信号を出力する切替え制御部とを備え、
前記位相差検出部から通知される位相差の変動量に、基準タイミングの１周期分の遅延を与えた生成タイミング信号を生成するタイミング生成部と、
前記切替え制御部から前記切替え制御信号が入力されたとき、前記タイミング生成部から入力される前記生成タイミング信号を選択し、前記切替え制御信号が入力されないときは前記送信タイミング信号を出力する送信タイミング選択部と、
前記送信タイミング選択部から出力される生成タイミング信号又は送信タイミング信号に従って、前記タイミング補正用のメモリの読み出しアドレスを生成して送信データを読み出すタイミング補正部と、
を備えた送信タイミングを補正する送信機。
【請求項３】
前記パターン比較部は、外部から設定されたデータ量のデータに対してパターンを比較する構成を有する請求項２に記載の送信タイミングを補正する送信機。
【請求項４】
前記位相差検出部は、外部から設定された位相差範囲の設定値を超える位相差変動を検出したとき、位相差の変動量をゼロとした通知を前記タイミング生成部に出力し、タイミング生成部は、該位相差変動の発生前の位相の送信タイミング信号を生成して出力する構成を有する請求項２に記載の送信タイミングを補正する送信機。
【請求項５】
前記位相差検出部は、前記外部から設定された位相差範囲の設定値を超える位相差変動の発生回数が、外部から設定された設定回数を超えたとき、該位相差の変動量の通知を前記タイミング生成部に出力し、タイミング生成部は、該変動量に従った送信タイミング信号を出力する構成を有する請求項４に記載の送信タイミングを補正する送信機。
【請求項６】
送信フレームの各入力データを基準タイミング信号に同期してタイミング補正用のメモリに格納し、該基準タイミング信号と送信タイミング信号との位相差に基づいて送信タイミングを補正する送信タイミング補正処理方法において、
第１及び第２の系統の構成要素に対して、一方の系統の構成要素をイネーブル状態に、他方の系統の構成要素を非イネーブル状態にし、前記基準タイミング信号が入力される毎にイネーブル状態と非イネーブル状態とを交互に切り替えるステップと、
基準タイミング信号と送信タイミング信号との位相差を検出し、該位相差の変動の有無をイネーブル状態の系の構成要素に通知し、該位相差の変動量をタイミング生成部に通知するステップと、
前記第１又は第２のイネーブル状態の系統において、前記基準タイミング信号に同期して各入力データを先頭位置検出用のメモリに格納し、該先頭位置検出用のメモリに格納されたデータを、前記基準タイミングの周期の２倍のフレーム長の送信フレームのサイクリックプレフィックスの複写元のデータが入力されるタイミングで読み出し、該先頭位置検出用のメモリから読み出したデータのパターンを、該データの読み出しのタイミングで入力される入力データのパターンと比較するステップと、
前記比較によりパターンの不一致が検出され、かつ、前記位相差の変動の有りの通知を受けたとき、タイミング生成部から出力される生成タイミング信号を選択するよう指示する切替え制御信号を出力するステップと、
前記タイミング生成部において、前記通知された位相差の変動量に、基準タイミングの１周期分の遅延を与えた生成タイミング信号を生成するステップと、
前記切替え制御信号が入力されたとき、前記タイミング生成部から入力される前記生成タイミング信号を選択し、前記切替え制御信号が入力されないときは前記送信タイミング信号を選択して出力するステップと、
前記選択して出力された生成タイミング信号又は送信タイミング信号に従って、前記タイミング補正用のメモリの読み出しアドレスを生成して送信データを読み出すステップと、を含む送信タイミング補正処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレーム長が可変の送信機及び送信タイミング補正処理方法に関し、詳しくは、サイクリックプレフィックス（ＣＰ：Cyclic Prefix）パターンを含み、フレーム長が可変の送信フレームを送信する移動無線通信システム等で使用される送信機に係り、また、該送信フレームの送信タイミングを補正するタイミング補正処理方法に係る。なおサイクリックプレフィックス（ＣＰ）は、送信フレームの最後尾のデータの数ビット分を送信フレームの先頭位置に複写（コピー）して挿入したものである。
【背景技術】
【０００２】
図５は従来の送信機における送信フレームタイミング補正部の構成例を示す。従来の送信フレームタイミング補正部は、ライトアドレス生成部１１、位相差検出部１２、リードアドレス生成部１３及びタイミング補正用のメモリ（ＲＡＭ）１４を備え、入力データをメモリ（ＲＡＭ）１４に一時的に格納し、該メモリ（ＲＡＭ）１４から送信データとして読み出すアドレスを補正することにより、送信フレームの送信タイミングの補正を行っている。
【０００３】
詳述すると、基準タイミング信号に同期して送信フレームの先頭の入力データから順にタイミング補正用のメモリ（ＲＡＭ）１４に格納するよう、ライトアドレスをライトアドレス生成部１１により生成して、入力データをタイミング補正用のメモリ（ＲＡＭ）１４に順々に格納する。
【０００４】
一方、送信タイミング信号と基準タイミング信号（即ち、先頭のライトアドレスの生成タイミング）との位相差を位相差検出部１２により検出し、該位相差をリードアドレス生成部１３に通知し、リードアドレス生成部１３は該位相差に従ってリードアドレスを生成し、該リードアドレスから送信データを読み出して出力することにより、送信タイミング信号に従うタイミングに補正して送信フレームが送信される。
【０００５】
上述の従来の送信フレームのタイミング補正の動作例のタイムチャートを図６及び図７に示す。ここで、フレーム長が例えば０．５ｍｓであるとすると、０．５ｍｓ毎に基準タイミング信号が入力され、従来は、この基準タイミング信号と送信タイミング信号との位相差を検出し、その位相差に応じてメモリ（ＲＡＭ）１４のリードアドレスを生成することのみによって、送信タイミング信号に位相を合わせて送信フレームを出力する構成であった。これは、送信フレームのフレーム長が変化しないことを前提にしたもので、１種類のフレーム長の送信フレームの送信タイミングの補正を行うものである。
【０００６】
図６及び図７を参照して従来の送信フレームタイミング補正の動作例を説明する。図６は送信タイミングが２ビット分プラス側に変動した（２ビット分遅れた）場合の動作例を示し、図７は送信タイミングが２ビット分マイナス側に変動した（２ビット分早まった）場合の動作例を示している。図６及び図７において、（ａ）は基準タイミング信号、（ｂ）は入力データ、（ｃ）は送信タイミング信号、（ｄ）はライトアドレス、（ｅ）はリードアドレス、（ｆ）は送信タイミング補正後の送信データを示している。
【０００７】
図６（ｃ）に示すように、送信タイミングが２ビット分プラス側に変動した（２ビット分遅れた）場合は、同図（ｅ）に示すように、フレームデータの最終アドレス（ｎ）を２回分繰り返して送出し、同図（ｆ）に示すように、フレームデータの最終ビット（ＤＴｎ）を２回繰り返して読み出し、該最終ビット（ＤＴｎ）を２ビット分フレームの最後尾に付加して送信データを出力する。
【０００８】
また、図７の（ｃ）に示すように、送信タイミングが２ビット分マイナス側に変動した（２ビット分早まった）場合は、図７（ｅ）に示すように、フレームの先頭位置のサイクリックプレフィックス（ＣＰ）のビット（ＤＴ１，ＤＴ２）のリードアドレスを跳ばして読み出し、同図（ｆ）に示すように、サイクリックプレフィックス（ＣＰ）の２ビット（ＤＴ１，ＤＴ２）を削除して送信データを出力する。なお、サイクリックプレフィックス（ＣＰ）のビットを削除しても、全く同一のデータがフレームデータの後部に存在するため、受信側でのデータの再現に影響はない。
【０００９】
このように、所定の書き込みアドレスにデータを書き込みつつ、所定の読み出しアドレスからデータを読み出すメモリを備え、所定の書き込み側初期アドレスからクロック毎にインクリメントしながら所定範囲内で巡回的に書き込みアドレスを更新し、所定の読み出し側初期アドレスからクロック毎にインクリメントしながら所定範囲内で巡回的に読み出しアドレスを更新して送信データの送信タイミングを補正する技術については、下記の特許文献１等に開示されている。
【特許文献１】特許第２８５０８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、フレーム長が従来の０．５ｍｓの送信フレームに加えて、フレーム長がその２倍の１．０ｍｓの送信チャネル（ＲＡＣＨ：Random Access Channel）が導入され、０．５ｍｓと１．０ｍｓの可変フレーム長の送信フレームに対しても、従来と同様に、送信タイミング信号の位相変動に従って、送信タイミングの補正を行う必要がある。
【００１１】
但し、図８に示すように、フレーム長が１．０ｍｓの場合であっても、入力される基準タイミング信号及び送信タイミング信号は、従来通りその半分の０．５ｍｓ毎の周期に入力されるため、送信タイミング信号の位相変動が発生したときに、該送信タイミング信号の位相変動がフレームの先頭付近のサイクリックプレフィックス（ＣＰ）が出現するタイミング（例えば、図８の（Ａ）のタイミング）で発生した場合、従来と同様の送信タイミング補正が可能である。
【００１２】
しかし、フレームの中央部データの送信中のタイミング（例えば、図８の（Ｂ）のタイミング）で、送信タイミング信号の位相変動が発生した場合には、サイクリックプレフィックス（ＣＰ）のビットの挿抜による送信タイミングの補正を行うことができず、フレームの中央部データビットの挿抜によって送信タイミングの補正を行おうとすると、送信データが破壊され、受信側で送信データを正常に復元することができなくなってしまうという問題があった。
【００１３】
本発明は、フレーム長が可変の送信フレームに対して、送信データを破壊することなく、送信タイミング信号の位相変動に従って、送信タイミングを補正することができる送信機及び送信タイミング補正処理方法を提供する。
【課題を解決するための手段】
【００１４】
上記課題を解決するこの送信フレームタイミング補正部は、フレーム長が可変の送信フレームに対して、サイクリックプレフィックスのデータパターンを比較し、フレームの先頭位置か否かを判定するフレーム先頭位置判定手段と、基準タイミング信号と送信タイミング信号との位相差を検出して送信タイミング信号に位相変動が発生したか否かを検出する送信タイミング信号位相変動検出手段と、前記送信タイミング信号位相変動検出手段で送信タイミング信号の位相変動が検出されたタイミングが、前記フレーム先頭位置判定手段によりフレームの先頭位置でないと判定されたとき、該送信タイミング信号をフレーム長の半分のタイミングだけ遅らせた送信タイミング信号に基づいて、送信フレームの送信タイミングを補正する手段とを備えたことを要件とする。
【００１５】
また、この送信タイミング補正処理方法は、送信フレームの各入力データを基準タイミング信号に同期してタイミング補正用のメモリに格納し、該基準タイミング信号と送信タイミング信号との位相差に基づいて送信タイミングを補正する送信タイミング補正処理方法において、第１及び第２の系統の構成要素に対して、一方の系統の構成要素をイネーブル状態に、他方の系統の構成要素を非イネーブル状態にし、前記基準タイミング信号が入力される毎にイネーブル状態と非イネーブル状態とを交互に切り替えるステップと、基準タイミング信号と送信タイミング信号との位相差を検出し、該位相差の変動の有無をイネーブル状態の系統の構成要素に通知し、該位相差の変動量をタイミング生成部に通知するステップと、前記第１又は第２のイネーブル状態の系統において、前記基準タイミング信号に同期して各入力データを先頭位置検出用のメモリに格納し、該先頭位置検出用のメモリに格納されたデータを、前記基準タイミングの周期の２倍のフレーム長の送信フレームのサイクリックプレフィックスの複写元のデータが入力されるタイミングで読み出し、該先頭位置検出用のメモリから読み出したデータのパターンを、該データの読み出しのタイミングで入力される入力データのパターンと比較するステップと、前記比較によりパターンの不一致が検出され、かつ、前記位相差の変動の有りの通知を受けたとき、タイミング生成部から出力される生成タイミング信号を選択するよう指示する切替え制御信号を出力するステップと、前記タイミング生成部において、前記通知された位相差の変動量に、基準タイミングの１周期分の遅延を与えた生成タイミング信号を生成するステップと、前記切替え制御信号が入力されたとき、前記タイミング生成部から入力される前記生成タイミング信号を選択し、前記切替え制御信号が入力されないときは前記送信タイミング信号を選択して出力するステップと、前記選択して出力された生成タイミング信号又は送信タイミング信号に従って、前記タイミング補正用のメモリの読み出しアドレスを生成して送信データを読み出すステップと、を含むことを要件とする。
【発明の効果】
【００１６】
本発明によれば、フレーム長が可変の送信フレームに対して、サイクリックプレフィックス（ＣＰ）を用いてフレームの先頭位置を認識し、フレームの先頭位置で送信タイミングの補正を行うことにより、フレーム長が可変の送信フレームに対しても、送信タイミング信号の位相変動に従って、送信タイミングを補正することができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明による送信機の送信フレームタイミング補正部の第１実施形態の構成例を示す。本発明による送信フレームタイミング補正部は、基準タイミング信号が入力される毎に、ハイレベルとローレベルの信号を交互に出力するイネーブル信号生成部２１を備える。
【００１８】
上記イネーブル信号に応じて、一方がイネーブル状態に、他方が非イネーブル状態となる２系統の構成要素を備える。該２系統の構成要素を、図１ではイネーブル‘０’側及びイネーブル‘１’側として表し、イネーブル‘０’側の各構成要素には、‘＿０’の符号を付し、イネーブル‘１’側の各構成要素には、‘＿１’の符号を付している。
【００１９】
該２系統の構成要素には、それぞれ、入力データを格納する先頭位置検出用のメモリ（ＲＡＭ）２４＿０，２４＿１、ライトアドレス生成部２２＿０，２２＿１、リードアドレス生成部２３＿０，２３＿１を備え、これらは先頭データ読み出し手段を構成する。
【００２０】
また、該２系統の構成要素には、先頭位置検出用のメモリ（ＲＡＭ）２４＿０，２４＿１からの読み出しデータと入力データとを比較するパターン比較部２５＿０，２５＿１と、セレクタ３０における送信タイミング信号と生成タイミング信号の選択を指示する切替え制御信号を生成する切替え制御部２６＿０，２６＿１とを備える。
【００２１】
そして、各切替え制御部２６＿０，２６＿１から出力される切替え制御信号の論理和（ＯＲ）信号を出力する論理和演算（ＯＲ）部２７と、基準タイミング信号と送信タイミング信号との位相差を検出し、送信タイミング信号の位相変動の有無及び位相変動量を検出する位相差検出部２８とを備える。
【００２２】
更に、送信タイミング信号の位相変動量に基準タイミングの１周期分の遅延を与えた生成タイミング信号を生成するタイミング生成部２９と、送信タイミング信号と生成タイミング信号の何れか一方を、切替え制御信号に従って選択して出力するセレクタ３０とを、従来の送信フレームタイミング補正部３１に付加したものである。
【００２３】
図２及び図３は、図１に示した本発明による送信タイミング補正処理の動作例のタイムチャートを示す。図２及び図３に示す動作例では、基準タイミング信号及び送信タイミング信号（１）〜（５）が０．５ｍｓ毎に入力され（同図の（ａ）及び（ｃ）参照）、送信フレームのフレーム長が１．０ｍｓであるものとする（同図の（ｂ）参照）。フレーム長が１．０ｍｓの場合でも、サイクリックプレフィックス（ＣＰ）が配置される位置はフレームの先頭部であり、１フレーム（１．０ｍｓ）の最後尾の数ビット分のデータを複写（コピー）したものがここに格納される（同図の（ｂ）参照）。
【００２４】
図２は、送信フレーム（１．０ｍｓ時）の中央部付近（約０．５ｍｓのタイミング位置）で送信タイミング信号の位相が変動し、一例として（４）の送信タイミング信号の位相変動が発生した場合の例を示している。イネーブル信号生成部２１は、基準タイミング（０．５ｍｓ）毎にハイレベル（‘１’）とローレベル（‘０’）のイネーブル信号を交互に出力し（同図（ｄ）参照）、イネーブル信号がローレベル（‘０’）のときは、‘０’側のライトアドレス生成部２２＿０が、イネーブル信号がハイレベル（‘１’）のときは、‘１’側のライトアドレス生成部２２＿１が、それぞれライトアドレスを生成出力し、基準タイミング信号に同期して入力データ（数ビット）を、先頭位置検出用のメモリ（ＲＡＭ）２４＿０，２４＿１にそれぞれ格納する。
【００２５】
メモリ（ＲＡＭ）２４＿０，２４＿１に格納されたデータは、サイクリックプレフィックス（ＣＰ）のデータ（１．０ｍｓフレームの最後尾の数ビット分をコピーしたデータ）か、或いは、１．０ｍｓフレームの中央部付近のデータである。そこで、リードアドレス生成部２３＿０，２３＿１により、１．０ｍｓフレームの最後尾の数ビットが入力データとして出現するタイミングで、メモリ（ＲＡＭ）２４＿０，２４＿１に格納されたデータを読み出すリードアドレスを生成出力する。
【００２６】
パターン比較部２５＿０，２５＿１は、メモリ（ＲＡＭ）２４＿０，２４＿１から読み出されるデータのパターンと入力データのパターンとを比較する。図２の動作例の場合、イネーブル‘０’側では、基準タイミング信号の入力と共にサイクリックプレフィックス（ＣＰ）が入力されるため、パターン比較部２５＿０で比較するパターンは一致する（同図（ｇ）参照）。しかし、イネーブル‘１’側では、基準タイミング信号の入力時に送信データが入力されるため、パターン比較部２５＿１で比較するパターンは不一致となる（同図（ｈ）参照）。
【００２７】
また、位相差検出部２８にて、基準タイミングと送信タイミングとの位相比較により、送信タイミングの位相変動の発生の有無（ｐ）を、イネーブル状態の切替え制御部２６＿０，２６＿１に通知する。例えば、イネーブル信号がローレベル（‘０’）のときに送信タイミングの位相変動が有るときはｐ＝‘０１’を出力し、イネーブル信号がハイレベル（‘１’）のときに送信タイミングの位相変動が有るときはｐ＝‘１０’を出力する。
【００２８】
図２の動作例の場合、（４）の送信タイミング信号に位相変動があり、そのとき、イネーブル信号がハイレベル（‘１’）であるので、ｐ＝‘１０’の信号が切替え制御部２６＿０，２６＿１に送出される。（４）の送信タイミング信号以外では変動が無いので、変動が無いことを示すｐ＝‘００’が送出される。また、位相差検出部２８は、基準タイミングと送信タイミングとの位相比較により、送信タイミングの位相変動量（ｑ）をタイミング生成部２９に通知する（同図（ｆ）参照）。
【００２９】
イネーブル状態の切替え制御部２６＿０，２６＿１は、前述の送信タイミング位相変動有りを示す情報（ｐ）と、パターン比較部２５＿０，２５＿１の比較結果とを入力する。イネーブル‘０’側の切替え制御部２６＿０は、イネーブル信号がローレベル（‘０’）のときに送信タイミングの位相変動が有ったことを示す情報（ｐ＝‘０１’）が入力され、かつ、パターン比較部２５＿０から不一致の比較結果が入力されたとき、送信タイミングを０．５ｍｓ分遅延させた生成タイミング信号を選択するための切替え制御信号（‘１’）を出力する。上記の条件が成立しないときは、切り替え制御信号として‘０’を出力する。
【００３０】
また、イネーブル‘１’側の切替え制御部２６＿１は、イネーブル信号がハイレベル（‘１’）のときに送信タイミングの位相変動が有ったことを示す情報（ｐ＝‘１０’）が入力され、かつ、パターン比較部２５＿１から不一致の比較結果が入力されたとき、送信タイミングを０．５ｍｓ分遅延させた生成タイミング信号を選択するための切替え制御信号（‘１’）を出力する。上記の条件が成立しないときは、切り替え制御信号として‘０’を出力する。
【００３１】
即ち、イネーブル状態の切替え制御部２６＿０，２６＿１は、それぞれ、イネーブル状態のときに送信タイミングの変動が発生し、かつ、該送信タイミングの変動が、サイクリックプレフィックス（ＣＰ）が現れるフレームの先頭付近ではなく、フレームの中央部で発生したときに、切替え制御信号（‘１’）を出力する。それ以外のときは、切り替え制御信号として‘０’を出力する。
【００３２】
図２の動作例で、（４）の送信タイミングに位相変動が生じているため、イネーブル信号‘１’のときに送信タイミング変動が起きたことになり、また、（４）の送信タイミングはフレームの中央部であるため、パターン比較部２５＿１によるパターン比較結果は不一致となり、イネーブル‘１’側切の替え制御部の２６＿１が切替え制御信号‘１’を出力する（図２の（ｊ）参照）。
【００３３】
イネーブル‘０’側切の替え制御部の２６＿０からは、切替え制御信号‘０’が出力されたままである（図２の（ｉ）参照）。論理和演算（ＯＲ）部２７は、替え制御部の２６＿０と替え制御部の２６＿１とから出力される切替え制御信号‘０’と‘１’の論理和を演算し、その演算結果‘１’がセレクタ３０に入力される。
【００３４】
一方、タイミング生成部２９は、位相差検出部２８にて検出された位相変動量の情報（ｑ）を入力し、該位相変動量に０．５ｍｓ分の遅延を与えた生成タイミング信号を生成し、該生成タイミング信号をセレクタ３０に出力する（図２（ｋ）参照）。セレクタ３０は、論理和演算（ＯＲ）部２７を経由して入力される切替え制御信号が‘１’のときは、生成タイミング信号を選択して出力し、切替え制御信号が‘０’のときは、従来通りの送信タイミング信号を選択して出力する。
【００３５】
セレクタ３０から出力される送信タイミング信号又は生成タイミング信号を、送信フレームタイミング補正部３１に与え、該送信フレームタイミング補正部３１は、図５で説明した従来と同様の送信タイミング補正を行い、常にフレームの境界で送信タイミングの補正を行う。
【００３６】
即ち、図２の動作例の場合、（４）の送信タイミングの変動に対して、生成タイミング信号により、同図の（ｋ）に示すように、フレームの境界の（６）のタイミング位置で送信タイミングの補正が行われる。これにより、サイクリックプレフィックスの挿抜で送信タイミングの補正を行うため、送信データを破壊することなく、送信タイミングの補正を行うことができる。
【００３７】
図３は、（３）の送信タイミングに変動が発生した場合、即ち入力データ（１．０ｍｓ時）のフレーム境界付近で送信タイミングの変動が発生した場合の動作例を示す。（３）のタイミング位置で送信タイミングが変動した場合は、上述の（４）の位置での送信タイミング変動の場合の動作とパターン比較までは同様である。
【００３８】
（３）のタイミング位置で送信タイミングが変動した場合は、イネーブル‘０’側の切替え制御部２６＿０で送信タイミングの変動を検出するが（図３（ｅ）参照）、このとき、パターン比較部２５＿０によるパターン比較結果は一致となるため（同図（ｇ）参照）、切替え制御部２６＿０から出力される切替え制御信号は‘０’となる（同図（ｉ）参照）。
【００３９】
また、イネーブル‘１’側の切替え制御部２６＿１では、送信タイミングの変動有の信号が入力されないため、切替え制御信号を‘０’出力する（同図（ｊ）参照）。切替え制御部２６＿０及び切替え制御部２６＿１からの各切替え制御信号‘０’の論理和‘０’が論理和演算（ＯＲ）部２７から出力され、セレクタ３０に切替え制御信号‘０’が入力される。
【００４０】
セレクタ３０は、該切替え制御信号‘０’により、従来通りの送信タイミング信号を選択して送信タイミング補正部３１に出力する（同図（ｋ）参照）。即ち、（３）の送信タイミングの変動に対して、同図の（ｋ）の（７）のタイミング位置で、即ちフレームの境界で送信タイミングの補正が行われる。
【００４１】
送信タイミング補正部３１は、該送信タイミング信号に従って、図５で説明した従来と同様の送信タイミング補正処理を行う。これにより、サイクリックプレフィックスの挿抜で送信タイミングの補正を行うため、送信データを破壊することなく、送信タイミングの補正を行うことができる。
【００４２】
図４は本発明の第２〜４の実施形態の送信フレームタイミング補正部の構成例を示す。図４に示す構成例は、図１に示した構成例に、パターン比較部２５＿０，２５＿１での比較データ量を設定し得るようにし、また、位相差検出部２８での位相差比較範囲を設定し得るようにし、更に、位相差検出部２８での位相差比較結果に応じた送信データ保護機能を追加したものである。
【００４３】
パターン比較部２５＿０，２５＿１での比較データ量を設定する構成は、比較データ量の設定情報（ｒ）をパターン比較部２５＿０，２５＿１に入力し、パターン比較部２５＿０，２５＿１は、先頭位置検出用のメモリ（ＲＡＭ）２４＿０，２４＿１から読み出されるデータと入力データとを、該設定情報（ｒ）で指定される比較データ量のデータについてパターン比較を行い、切替え制御部２６＿０，２６＿１に比較結果を出力する。これにより、比較データ量を該部から設定して比較データ量を変化させることができ、サイクリックプレフィックス（ＣＰ）の長さが変更された場合でも、柔軟に対応することができる。
【００４４】
また、位相差検出部２８における位相差比較範囲を設定する構成は、位相差比較を行うタイミング範囲の設定情報（ｓ）を位相差検出部２８に入力し、位相差検出部２８は、基準タイミングと送信タイミングとの位相差が該設定情報（ｓ）の値以上である場合に、位相変動量（ｑ）をゼロと見なし、タイミング生成部２９に対して、位相差変動量をゼロとした通知を出力する。
【００４５】
そして、送信タイミング変動量が設定情報（ｓ）の値以上である場合、タイミング生成部２９は、位相変動量（ｑ）をゼロとして、該位相差変動の発生前の位相の送信タイミング信号を生成して出力する。従ってセレクタ３０からは、送信タイミングの変動発生前の状態の送信タイミングが出力され、あたかも送信タイミングの変動が無かったように動作させる。但し、実際には送信タイミングが変動しているので、送信タイミングと送信データには位相差が生じるが、正常な送信データを受信側に送出することができる。
【００４６】
なお、この機能は、送信タイミングの位相変動が、サイクリックプレフィックス（ＣＰ）の範囲を超えて発生した場合、サイクリックプレフィックス（ＣＰ）のパターンの比較判定によるフレームの先頭位置の検出を行うことができなくなり、フレームの途中で送信タイミングの補正を行うと送信データが破壊されてしまうので、それを防ぐために送信データの保護機能を設けたものである。この機能以外は第１の実施の形態と同様である。
【００４７】
上述の送信データの保護機能を設けた場合、実際の送信タイミング信号と送信データと位相差が生じ、この位相差が長時間続くことは望ましくないため、位相差比較保護設定の情報（ｔ）を位相差検出部２８に入力し、位相差検出部２８における基準タイミング信号と送信タイミング信号との位相差が前述の設定情報（ｓ）の値以上となったフレーム数をカウントし、該フレーム数が位相差比較保護設定の設定値（ｔ）を超えた場合には、該位相差の変動量（ｑ）の通知をタイミング生成部２９に出力し、タイミング生成部２９は、該変動量（ｑ）に従った送信タイミング信号を出力する。他の機能は第１の実施の形態と同様ある。
【００４８】
このように、送信タイミング信号との位相差が前述の設定情報（ｓ）の値以上となったフレーム数が所定数（ｔ）以上となった場合には、セレクタ３０から出力される送信タイミング信号を、強制的に本来の送信タイミング信号となるようにし、本来の送信タイミング信号の位相に送信タイミング補正し、送信タイミング信号と送信データとの位相差を解消する。
【００４９】
但し、このようにサイクリックプレフィックスの範囲を超えて、強制的に送信タイミングの補正を行った場合には、該送信タイミング補正を行ったフレームでデータ破壊が発生するが、そのフレーム以降のフレームでは、送信タイミング信号と送信データとの位相差が解消され、長時間、送信データと送信タイミング信号との位相差が生じることを防ぐことができる。
【００５０】
なお、以上の実施形態において、フレーム長が１．０ｍｓの送信フレームの送信タイミング補正について説明したが、０．５ｍｓの送信フレームの場合は、パターン比較部２５＿０，２５＿１によるサイクリックプレフィックスの比較が、次フレームの最後尾のデータビットとの比較となるため、不一致の比較結果が出力され、切替え制御部２６＿０，２６＿１からの切替え制御信号として‘１’が出力され、０．５ｍｓ遅れた送信タイミング信号で送信タイミングの補正が行われることとなるが、送信タイミングの補正が基準タイミングの１周期分遅れるだけで実際の運用に支障は生じることは無く、送信データを破壊することなく、送信タイミングの補正処理を行うことができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の送信機の送信フレームタイミング補正部の第１実施形態の構成例を示す図である。
【図２】本発明による送信タイミング補正処理の動作例のタイムチャートである。
【図３】本発明による送信タイミング補正処理の動作例のタイムチャートである。
【図４】本発明の第２〜４の実施形態の送信フレームタイミング補正部の構成例を示す図である。
【図５】従来の送信機における送信フレームタイミング補正部の構成例を示す図である。
【図６】従来の送信フレームのタイミング補正の動作例のタイムチャートである。
【図７】従来の送信フレームのタイミング補正の動作例のタイムチャートである。
【図８】従来の送信フレームのタイミング補正の問題点の説明図である。
【符号の説明】
【００５２】
１１  ライトアドレス生成部
１２  位相差検出部
１３  リードアドレス生成部
１４  タイミング補正用のメモリ（ＲＡＭ）
２１  イネーブル信号生成部
２２＿０，２２＿１  ライトアドレス生成部
２３＿０，２３＿１  リードアドレス生成部
２４＿０，２４＿１  先頭位置検出用のメモリ（ＲＡＭ）
２５＿０，２５＿１  パターン比較部
２６＿０，２６＿１  切替え制御部
２７  論理和演算（ＯＲ）部
２８  位相差検出部
２９  タイミング生成部
３０  セレクタ
３１  送信フレームタイミング補正部
【図１】
2009207047.tif 000003
【図２】
2009207047.tif 000004
【図３】
2009207047.tif 000005
【図４】
2009207047.tif 000006
【図５】
2009207047.tif 000007
【図６】
2009207047.tif 000008
【図７】
2009207047.tif 000009
【図８】
2009207047.tif 000010