(57)【要約】【課題】単結晶シリコン基板を劈開して剥離を行う場合であっても、剥離面の平坦性を保持したまま剥離が可能であるＳＯＩ基板の製造方法を提供することを目的の一とする。【解決手段】半導体基板の表面に窒素含有層を形成し、窒素含有層を介して半導体基板の所定の深さにイオンを添加して剥離層を形成し、窒素含有層上に絶縁層を形成し、絶縁層の表面とベース基板の表面とを接合させ、半導体基板を、剥離層を劈開面として劈開させることにより、ベース基板上に絶縁層を介して単結晶半導体層を形成する工程を有し、イオンの添加は、線状又は矩形状のイオンビームを半導体基板に照射しながら、半導体基板をイオンビームの短尺方向に相対的に移動させて行う。【選択図】図１
2009088500.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、ベース基板とを用意し、
前記半導体基板の表面に窒素含有層を形成し、
前記窒素含有層を介して前記半導体基板に加速されたイオンを添加することにより、前記半導体基板の表面から所定の深さの領域に剥離層を形成し、
前記窒素含有層上に絶縁層を形成し、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記絶縁層の表面と前記ベース基板の表面とを接合させ、
前記半導体基板を、前記剥離層を劈開面として劈開させることにより、前記ベース基板上に前記窒素含有層及び前記絶縁層を介して単結晶半導体層を形成する工程を有し、
前記イオンの添加は、線状又は矩形状のイオンビームを前記半導体基板に照射しながら、前記半導体基板を前記イオンビームの短尺方向に相対的に移動させて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
半導体基板と、ベース基板とを用意し、
前記半導体基板にハロゲンを含む酸化雰囲気中で熱処理を行うことにより、前記半導体基板の表面に酸化膜を形成し、
前記酸化膜を介して前記半導体基板に加速されたイオンを添加することにより、前記半導体基板の表面から所定の深さの領域に剥離層を形成し、
前記酸化膜上に窒素含有層を形成し、
前記窒素含有層上に絶縁層を形成し、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記絶縁層の表面と前記ベース基板の表面とを接合させ、
前記半導体基板を、前記剥離層を劈開面として劈開させることにより、前記ベース基板上に前記絶縁層、窒素含有層及び酸化膜を介して単結晶半導体層を形成する工程を有し、
前記イオンの添加は、線状又は矩形状のイオンビームを前記半導体基板に照射しながら、前記半導体基板を前記イオンビームの短尺方向に相対的に移動させて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記絶縁層として、酸化シリコンを用いることを特徴とするＳＯＩ基板の作製方法。
【請求項４】
半導体基板と、ベース基板とを用意し、
前記半導体基板の表面に第１の絶縁層を形成し、
前記第１の絶縁層を介して前記半導体基板に加速されたイオンを添加することにより、前記半導体基板の表面から所定の深さの領域に剥離層を形成し、
前記ベース基板上に窒素含有層及び第２の絶縁層を積層して形成し、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記第１の絶縁層の表面と前記第２の絶縁層の表面とを接合させ、
前記半導体基板を、前記剥離層を劈開面として劈開させることにより、前記ベース基板上に前記窒素含有層、前記第１の絶縁層及び前記第２の絶縁層を介して単結晶半導体層を形成する工程を有し、
前記イオンの添加は、線状又は矩形状のイオンビームを前記半導体基板に照射しながら、前記半導体基板を前記イオンビームの短尺方向に相対的に移動させて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項４において、
前記第１の絶縁層及び前記第２の絶縁層として、酸化シリコンを用いることを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記半導体基板に照射するイオンとして、Ｈ３＋イオンを主成分とすることを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記半導体基板の表面を｛１１０｝面とすることを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に関する。また、ＳＯＩ基板を用いて製造される半導体装置に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量を低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、スマートカット法が知られている。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さにイオン注入層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。しかる後加熱処理を行うことで、該イオン注入層が劈開面となり、水素イオンを注入したウエハが薄膜状に剥離し、接合させたシリコンウエハ上にシリコン膜を形成する。スマートカット法は水素イオン注入剥離法と呼ぶこともある。
【０００４】
水素イオン注入剥離法は、イオンを質量ごとに分離し、イオンを電磁的に偏向させて固定した基板に走査（ラスタースキャン）させてイオンの注入を行うため、半導体基板に注入されるイオンの濃度や深さ等の注入分布にバラツキが生じ、劈開後の単結晶半導体層の表面に凹凸が生じる。単結晶半導体層の表面に大きな凹凸があると、その上にゲート絶縁膜を形成したときに、凹凸がゲート絶縁膜を突き破ってしまい、半導体層とゲート電極とがリークしてしまうという問題が生じる。
【０００５】
そのため、一般的に、劈開した後に凹凸を有する半導体層の表面に化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）が行われる。また、特許文献１には、劈開した後に水素雰囲気下で熱処理を行うことにより単結晶半導体層の表面を平坦化する技術が開示されている。
【０００６】
また、このようなスマートカット法を用いて単結晶シリコン薄膜をガラス基板上に形成する技術の一例として、本出願人によるものが知られている（例えば、特許文献２参照）。
【特許文献１】特開平１１−３０７４７２号公報
【特許文献２】特開平１１−１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ガラス基板はシリコンウエハよりも大面積でかつ安価な基板であり、主に、液晶表示装置の製造に用いられている。ガラス基板をベース基板に用いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。しかしながら、ガラス基板は、シリコンウエハと比較して耐熱性が低い。そのため、剥離された単結晶シリコン層を貼り付けた後のＳＯＩ基板はガラス基板の耐熱温度を超える温度で加熱することができなくなり、ＳＯＩ基板を製造するためのプロセス温度は制限される。
【０００８】
また、基板が大型であることから、おのずと使用できる装置や処理方法に制約がある。例えば、大面積ガラス基板に貼り付けた単結晶シリコン層をＣＭＰ等による研磨処理で凹凸を除去することは、ガラス基板とシリコンウエハとの形状や大きさが違うことなどの理由から、低コスト化の達成やスループット良く処理することは困難である。
【０００９】
上述した問題に鑑み、本発明は、半導体基板を劈開して剥離を行う場合であっても、剥離面の平坦性を保持したまま剥離が可能であるＳＯＩ基板の製造方法を提供することを目的の一とする。または、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる半導体層を備えたＳＯＩ基板の製造方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
本発明は、半導体基板へのイオンの添加を線状、楕円状又は矩形状のイオンビームを半導体基板に照射することにより行う。以下に、本発明の具体的な構成について説明する。
【００１１】
本発明のＳＯＩ基板の作製方法の一は、半導体基板と、ベース基板とを用意し、半導体基板の表面に窒素含有層を形成し、窒素含有層を介して半導体基板に加速されたイオンを添加することにより、半導体基板の表面から所定の深さの領域に剥離層を形成し、窒素含有層上に絶縁層を形成し、半導体基板の表面とベース基板の表面とを対向させ、絶縁層の表面とベース基板の表面とを接合させ、半導体基板を、剥離層を劈開面として劈開させることにより、ベース基板上に窒素含有層及び絶縁層を介して単結晶半導体層を形成する工程を有し、イオンの添加は、線状又は矩形状のイオンビームを半導体基板に照射しながら、半導体基板をイオンビームの短尺方向に相対的に移動させて行うことを特徴としている。
【００１２】
また、本発明のＳＯＩ基板の作製方法の一は、半導体基板と、ベース基板とを用意し、半導体基板にハロゲンを含む酸化雰囲気中で熱処理を行うことにより、半導体基板の表面に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを添加することにより、半導体基板の表面から所定の深さの領域に剥離層を形成し、酸化膜上に窒素含有層を形成し、窒素含有層上に絶縁層を形成し、半導体基板の表面とベース基板の表面とを対向させ、絶縁層の表面とベース基板の表面とを接合させ、半導体基板を、剥離層を劈開面として劈開させることにより、ベース基板上に絶縁層、窒素含有層及び酸化膜を介して単結晶半導体層を形成する工程を有し、イオンの添加は、線状又は矩形状のイオンビームを半導体基板に照射しながら、半導体基板をイオンビームの短尺方向に相対的に移動させて行うことを特徴としている。
【００１３】
また、本発明のＳＯＩ基板の作製方法の一は、半導体基板と、ベース基板とを用意し、半導体基板の表面に第１の絶縁層を形成し、第１の絶縁層を介して半導体基板に加速されたイオンを添加することにより、半導体基板の表面から所定の深さの領域に剥離層を形成し、ベース基板上に窒素含有層及び第２の絶縁層を積層して形成し、半導体基板の表面とベース基板の表面とを対向させ、第１の絶縁層の表面と第２の絶縁層の表面とを接合させ、半導体基板を、剥離層を劈開面として劈開させることにより、ベース基板上に窒素含有層、第１の絶縁層及び第２の絶縁層を介して単結晶半導体層を形成する工程を有し、イオンの添加は、線状又は矩形状のイオンビームを半導体基板に照射しながら、半導体基板をイオンビームの短尺方向に相対的に移動させて行うことを特徴としている。
【００１４】
また、本明細書において、イオンドーピング法とは質量分離を行わずにイオンを電界で加速して半導体に打ち込む技術を指す。
【００１５】
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【００１６】
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００１７】
本発明により、剥離面の平坦性を保持したまま半導体基板から半導体層を剥離することができる。また、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる半導体層を備えたＳＯＩ基板を作製することができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。具体的には、半導体基板に線状又は矩形状のイオンビームを照射した後に、ベース基板と貼り合わせて剥離するＳＯＩ基板の作製方法について説明する。以下の説明では、半導体基板へのイオンを添加する方法としてイオンドーピング法を用いる場合を示す。
【００２０】
まず、半導体基板１０１を準備し、当該半導体基板１０１の表面に窒素含有層１０２を形成する（図１（Ａ）参照）。
【００２１】
半導体基板１０１は、市販の半導体基板を用いることができ、例えば、単結晶のシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状に加工したシリコン基板を用いることも可能である。
【００２２】
窒素含有層１０２は、後に半導体基板１０１の一部をベース基板に貼り合わせて単結晶構造を有する半導体層（以下、「単結晶半導体層」と記す）を設けた際に、ベース基板に含まれる可動イオンや水分等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。従って、用いるベース基板の材料によっては、窒素含有層１０２を設けない構成としてもよい。
【００２３】
窒素含有層１０２は、ＣＶＤ法やスパッタリング法等を用いて窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を単層構造又は積層構造で形成する。窒素含有層１０２は、５０ｎｍ乃至２００ｎｍの範囲で設けることが好ましい。例えば、半導体基板１０１側から酸化窒化シリコン層、窒化酸化シリコン層を積層させて窒素含有層１０２とすることができる。
【００２４】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００２５】
次に、半導体基板１０１の表面から所定の深さに電界で加速されたイオンを添加して、剥離層１０３を形成する（図１（Ｂ）参照）。イオンの添加は断面が線状又は矩形状のイオンビーム１０５を半導体基板１０１に照射することにより行う。
【００２６】
また、ここでは、半導体基板１０１にイオンを添加する方法としてイオンドーピング装置を用いて行う。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで半導体基板１０１に添加するドーピング方式を用いる。
【００２７】
例えば、半導体基板１０１として円形のシリコンウエハを用いる場合には、シリコンウエハの直径より大きくなるように線状又は矩形状のイオンビーム１０５を形成し、イオンビーム１０５の短尺方向に半導体基板１０１を相対的に移動させることによって、半導体基板の所定の深さにイオンを添加することができる（図３（Ａ）参照）。また、半導体基板１０１の形状は円状に限られない。例えば、正方形又は長方形状に加工された複数のシリコンウエハを支持基板１０９上に配置させてベース基板への貼り合わせを行う場合には、複数のシリコンウエハに同時に線状のイオンビーム１０５を照射することによってイオンの添加を行ってもよい（図３（Ｂ）参照）。
【００２８】
線状又は矩形状のイオンビームを照射して半導体基板１０１にイオンを添加することによって、大面積に一括にイオンの添加を行う場合と比較して、イオンの添加分布を均一にすることができる。これは、大面積に一括にイオンの添加を行う場合には２次元（長尺方向及び短尺方向）でのイオンの添加分布の均一性が要求されるが、線状又は矩形状のイオンビームを走査してイオンの添加を行う場合には長尺方向における均一性のみが要求されるためである。
【００２９】
なお、半導体基板１０１に線状又は矩形状のイオンビーム１０５を照射する場合には、イオンビーム１０５の短尺方向に半導体基板１０１を相対的に移動させることにより半導体基板１０１の全面にイオンの添加を行うが、半導体基板１０１を移動させる構成としてもよいし、イオンビームを走査させる構成としてもよい。
【００３０】
イオンの添加工程のソースガスには、水素ガスを用いることができる。水素ガス（Ｈ２ガス）からＨ＋、Ｈ２＋、Ｈ３＋が生成されるが、水素ガスをソースガスに用いる場合は、Ｈ３＋が最も多く半導体基板１０１に照射されることが好ましい。Ｈ３＋イオンを照射することで、Ｈ＋、Ｈ２＋を照射するよりもイオンの照射効率が向上し、かつ照射時間を短縮することができる。また、剥離層１０３に亀裂が生じやすくなる。
【００３１】
イオンビーム１０５に、イオン種Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。Ｈ３＋イオンの割合は８０％以上がより好ましい。このようにＨ３＋の割合を高めておくことで、剥離層１０３には１×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を含ませることが可能である。剥離層１０３には、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を含ませることが好ましい。半導体基板１０１に局所的に高濃度の水素添加領域を形成すると、結晶構造が失われ微小な空孔が形成されるため、剥離層１０３は多孔質構造となっている。そのため、比較的低温（６００℃以下）の熱処理によって剥離層１０３に形成された微小な空洞の体積変化が起こり、剥離層１０３に沿って、半導体基板１０１を劈開することができる。
【００３２】
イオンの照射工程のソースガスには水素ガスの他に重水素、ヘリウム、アルゴンなどの希ガス、フッ素ガス、塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）等のハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高い線状又は矩形状のイオンビーム１０５を作り出すことができる。このようなイオンビーム１０５を半導体基板１０１に照射することで、効率良く、微小な空孔を剥離層１０３に形成することができる。
【００３３】
また、複数回のイオンドーピング工程を行うことで、剥離層１０３を形成することもできる。この場合、イオンドーピング工程ごとにプロセスガスを異ならせても、同じでもよい。例えば、まず、ソースガスに希ガスを用いてイオンのドープを行う。次に、水素ガスをプロセスガスに用いてイオンのドープを行う。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオンのドープを行い、次に、水素ガスを用いてイオンのドープを行うこともできる。
【００３４】
イオンのドープは、後に半導体基板１０１から分離されてベース基板に転置される単結晶半導体層の膜厚を考慮して行う。好ましくは、単結晶半導体層の膜厚が５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにする。イオンをドープする際の加速電圧及びイオンのドーズ量は、転置する単結晶半導体層の膜厚を考慮して適宜選択する。
【００３５】
次に、半導体基板１０１上に窒素含有層１０２を介して絶縁層１０４を形成する（図１（Ｃ）参照）。
【００３６】
絶縁層１０４は、ベース基板との接合層として機能し、半導体基板１０１がベース基板と接合を形成する面に設ける。単層構造としても積層構造としてもよいが、ベース基板と接合する面（以下、「接合面」とも記す）が平滑面を有し親水性表面となる絶縁層を用いることが好ましい。平滑面を有し親水性表面を形成できる絶縁層としては、酸化シリコン層が適している。特に、有機シランを用いて化学気相成長法により作製される酸化シリコン層が好ましい。有機シランを用いて形成された酸化シリコン層を用いることによって、ベース基板と単結晶半導体層との接合を強固にすることができるためである。なお、窒素含有層１０２を設けない場合には、半導体基板１０１にイオンを添加する前に絶縁層１０４を半導体基板１０１上に形成してもよい。
【００３７】
有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００３８】
ここでは、有機シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層を窒素含有層１０２上に形成する。他にも、シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層又は酸化窒化シリコン層を適用することもできる。化学気相成長法による成膜では、半導体基板１０１に形成した剥離層１０３から脱ガスが起こらない程度の温度を適用する。例えば、成膜温度を３５０℃以下とすることが好ましい。なお、半導体基板１０１から単結晶半導体層を剥離する加熱処理は、化学気相成長法による成膜温度よりも高い加熱処理温度が適用される。
【００３９】
次に、半導体基板１０１とベース基板１１０とを貼り合わせる（図１（Ｄ）参照）。半導体基板１０１上に形成された絶縁層１０４の表面とベース基板１１０の表面とを密着させることにより接合が形成される。この接合は、ファンデルワールス力が作用しており、ベース基板１１０と半導体基板１０１を圧接することにより水素結合による強固な接合を形成することが可能となる。
【００４０】
ベース基板１１０は、絶縁表面を有する基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。好ましくはベース基板１１０としてガラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いる。大面積のマザーガラス基板をベース基板１１０として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。その結果、１枚の基板から製造できる表示パネルの数（面取り数）を増大させることが可能となり、生産性を向上させることができる。
【００４１】
また、ベース基板１１０と絶縁層１０４との接合を良好に行うために、接合面を活性化しておいてもよい。例えば、接合を形成する面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。
【００４２】
また、絶縁層１０４を介してベース基板１１０と半導体基板１０１を貼り合わせた後（図２（Ａ）参照）は、加熱処理と加圧処理の一方又は両方を行うことが好ましい。加熱処理や加圧処理を行うことによりベース基板１１０と半導体基板１０１の接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１１０の耐熱温度以下で行う。加圧処理は、接合面に垂直な方向に圧力が加わるように行い、ベース基板１１０及び半導体基板１０１の耐圧性を考慮して行う。
【００４３】
次に、加熱処理を行い剥離層１０３を劈開面として半導体基板１０１をベース基板１１０から剥離する（図２（Ｂ）参照）。加熱処理の温度は絶縁層１０４の成膜温度以上、ベース基板１１０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、剥離層１０３に形成された微小な空洞の体積変化が起こり、当該剥離層１０３に沿って劈開する。絶縁層１０４はベース基板１１０と接合しているので、ベース基板１１０上には半導体基板１０１と同じ結晶性の単結晶半導体層１２１が残存することとなる。
【００４４】
以上の工程により、ベース基板１１０上に絶縁層１０４を介して単結晶半導体層１２１が設けられたＳＯＩ基板が得られる。
【００４５】
通常、イオン注入剥離法を用いた場合には、イオンの注入分布にバラツキが生じ剥離により得られる単結晶半導体層１２１の表面は凹凸が形成されるため、その表面を平坦化するために化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）又はガラス基板の耐熱温度以上で熱処理を行う必要がある。一方、本実施の形態で示したように、線状又は矩形状のイオンビームを照射して形成された剥離層を用いて半導体基板を劈開することにより得られた単結晶半導体層１２１の表面は平坦であるため、化学的機械研磨処理の工程や高温での熱処理を省略することができる。
【００４６】
従って、ベース基板としてガラス基板等の耐熱温度が低い基板を用いた場合であっても、実用に耐えうる単結晶半導体層を備えたＳＯＩ基板を得ることができる。また、大面積のガラス基板に単結晶半導体層を貼り合わせた場合であっても、ＣＭＰ工程を省略することができるため、低コスト化、スループットの向上を図ることができる。また、剥離した半導体基板１０１の剥離面も平坦であるため、化学的機械研磨処理の工程や高温での熱処理を行うことなく再利用することが可能となる。
【００４７】
なお、本実施の形態では、ＣＭＰ等の物理的研磨手段を用いなくとも平坦な表面が得られるが、必要に応じて単結晶半導体層１２１の表面にレーザビームを照射して平坦化を行ってもよい。レーザビームを照射する際は、酸素濃度が１０ｐｐｍ以下の不活性雰囲気下（例えば、窒素雰囲気下、希ガス雰囲気下等）で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと単結晶半導体層１２１の表面が荒れる恐れがあるからである。
【００４８】
また、大型のベース基板１１０に複数の半導体基板１０１を配列させて、ベース基板１１０上に単結晶半導体層１２１を設けることも可能である。この場合、半導体基板１０１の大きさに依存せず大型の半導体装置を作製することが可能となる。
【００４９】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
【００５０】
（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、ＳＯＩ基板の作製に用いる半導体基板の主表面としてシリコンウエハの｛１１０｝面を用いる場合に関して説明する。
【００５１】
はじめに、単結晶半導体の結晶面について簡単に説明する。図４は、単結晶シリコンの単位格子、シリコン原子、及び、結晶面の関係を示すものである。ここで、図４（Ａ）は｛１１０｝面のうち代表例として（１１０）面の様子を示しており、図４（Ｂ）は｛１００｝面のうち代表例として（１００）面の様子を示しているが、簡単のため、それぞれの結晶面に関与しないシリコン原子については、その一部を省略している。なお、図４においてはシリコンを例に挙げて説明しているが、これに限定して解釈されるものではない。
【００５２】
図４（Ａ）及び図４（Ｂ）より、単結晶シリコンの単位格子において、（１１０）面のシリコン原子の平面の面密度は、（１００）面のシリコン原子の面密度より大きいことが分かる。このため、（１１０）面を主表面として有する単結晶シリコン基板を用いてＳＯＩ基板を作製した場合には、絶縁層を構成する原子とシリコン原子との結合が密に形成されることになり、絶縁層と単結晶シリコン層との密着性が向上する。すなわち、単結晶シリコン層の剥離を抑制することができるようになる。
【００５３】
また、（１１０）面では上記のように原子が密に配列しているため、その他の面を用いる場合と比較して、作製したＳＯＩ基板における単結晶シリコン層の平坦性が向上する。すなわち、該単結晶シリコン層を用いて作製したトランジスタは優れた特性を有することになる。なお、（１１０）面は（１００）面と比較してヤング率が大きく、劈開しやすいというメリットも有している。
【００５４】
次に、半導体基板の｛１１０｝面を用いたＳＯＩ基板の作製方法に関して図面を参照して説明する。なお、ここでは、ベース基板側に接合層として機能する絶縁層を設ける場合について説明する。
【００５５】
はじめに、｛１１０｝面を主表面として有する半導体基板１０１を用意する。そして、半導体基板１０１上に保護層として機能する絶縁層１１２を形成した後、絶縁層１１２を介して、線状又は矩形状のイオンビーム１０５を半導体基板１０１に照射することによって、半導体基板１０１の表面から所定の深さにイオンを添加し、剥離層１０３を形成する（図５（Ａ）参照）。半導体基板１０１の詳細については実施の形態１を参照することができるため、ここでは省略する。
【００５６】
絶縁層１１２は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成することができる。絶縁層１１２は単層構造でも良いし積層構造でも良い。絶縁層１１２の形成方法としては、化学気相成長法（ＣＶＤ法）やスパッタ法、熱酸化法、熱窒化法等が挙げられるが、特にこれに限られるものではない。厚さは１０ｎｍ乃至２００ｎｍ程度とすることが好ましい。絶縁層１１２を設けることにより、イオンの照射による半導体基板１０１の表面（後の単結晶半導体層の表面）の荒れを防止できる。
【００５７】
また、剥離層１０３の形成方法の詳細については実施の形態１を参照できるため、ここでは省略する。剥離層１０３の形成後には、絶縁層１１２を除去しても良いが、絶縁層１１２を残存させた場合には下地絶縁層として機能させることが可能である。
【００５８】
次に、表面上に窒素含有層１１５と、接合層として機能する絶縁層１１４とが積層されたベース基板１１０と、表面上に絶縁層１１２が形成された半導体基板１０１とを貼り合わせる（図５（Ｂ）参照）。
【００５９】
窒素含有層１１５は、ベース基板に含まれる可動イオンや水分等の不純物が拡散することを防ぐためのバリア層として機能する。窒素含有層１１５は、ＣＶＤ法やスパッタリング法等を用いて窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を単層構造又は積層構造で形成する。窒素含有層１１５は、５０ｎｍ乃至２００ｎｍの範囲で設けることが好ましい。例えば、ベース基板１１０側から酸化窒化シリコン層、窒化酸化シリコン層を積層させて窒素含有層１１５とすることができる。
【００６０】
絶縁層１１４は、有機シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層を用いることができる。他にも、シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層又は酸化窒化シリコン層を適用することもできる。
【００６１】
また、絶縁層１１４と絶縁層１１２を接合させることによりベース基板１１０と半導体基板１０１を貼り合わせた後は、加熱処理と加圧処理の一方又は両方を行うことが好ましい。加熱処理や加圧処理を行うことによりベース基板１１０と半導体基板１０１の接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１１０の耐熱温度以下で行う。加圧処理は、接合面に垂直な方向に圧力が加わるように行い、ベース基板１１０及び半導体基板１０１の耐圧性を考慮して行う。
【００６２】
次に、加熱処理を行い剥離層１０３を劈開面として半導体基板１０１の一部をベース基板１１０から剥離する（図５（Ｃ）参照）。加熱処理の温度は絶縁層１１４の成膜温度以上、ベース基板１１０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、剥離層１０３に形成された微小な空洞の体積変化が起こり、当該剥離層１０３に沿って劈開する。絶縁層１１４はベース基板１１０と接合しているので、ベース基板１１０上には半導体基板１０１と同じ結晶性の単結晶半導体層１２１が残存することとなる。
【００６３】
以上により、｛１１０｝面を主表面とする単結晶半導体層１２１を有するＳＯＩ基板が得られる。｛１１０｝面における原子の面密度は、他の結晶面と比較して大きいため、絶縁層と単結晶半導体層との密着性が向上する。すなわち、単結晶半導体層の剥離を抑制することができる。
【００６４】
また、｛１１０｝面では上記のように原子が密に配列しているため、その他の面を用いる場合と比較して、作製したＳＯＩ基板における単結晶半導体層の平坦性が向上する。さらに、線状又は矩形状のイオンビームを用いて形成された剥離層を利用して半導体基板を劈開することによって、剥離された単結晶半導体層１２１の表面をより平坦にすることができる。その結果、化学的機械研磨処理の工程や高温での熱処理を行わない場合であっても、本実施の形態で示した単結晶半導体層１２１を用いて作製したトランジスタは優れた特性を有することになる。
【００６５】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
【００６６】
（実施の形態３）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。
【００６７】
まず、半導体基板１０１を硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを適宜使って洗浄した後、半導体基板１０１の熱酸化を行うことにより酸化膜１４１を形成する（図１０（Ａ）参照）。
【００６８】
熱酸化はドライ酸化で行っても良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。ハロゲンを含むものとしてはＨＣｌが代表例であり、その他にもＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。このような熱酸化の例としては、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００６９】
このような温度範囲で熱処理を行うことで、半導体基板１０１に対してハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリング効果としては、特に金属不純物を除去する効果が得られる。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１０１の表面を化学的機械研磨（ＣＭＰ）処理したものに対しては有効である。また、水素は半導体基板１０１と酸化膜１４１の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。
【００７０】
酸化膜１４１はハロゲンが含まれることにより、外因性不純物である重金属を捕集して単結晶半導体層が汚染されることを防止する効果を奏する。代用的な重金属としてはＦｅ、Ｃｒ、ＮｉでありＭｏがさらに含まれる場合があり、これらは単結晶半導体層に対し、質量分離されないイオンをドーピングして分離層を形成する過程で添加される。すなわち酸化膜１４１はＨＣｌ酸化などによって膜中にハロゲンを含ませることにより、重金属など単結晶半導体層に悪影響を与える不純物をゲッタリングする作用がある。酸化膜１４１を形成した後に行われる熱処理により、単結晶半導体層に含まれる不純物としての金属は酸化膜１４１に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１４１中に捕集した当該不純物を固定して半導体基板１０１の汚染を防ぐことができる。すなわち、酸化膜１４１は、半導体のライフタイムキラーとなる金属元素を捕獲して再拡散させないことにより、トランジスタの高性能化を図ることができる。
【００７１】
熱酸化により形成される酸化膜１４１中にはハロゲンが含まれる。ハロゲンは１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して半導体基板１０１の汚染を防止する保護膜としての機能を発現させることができる。
【００７２】
次に、酸化膜１４１を介して線状又は矩形状のイオンビーム１０５を半導体基板１０１に照射することによって、半導体基板１０１の表面から所定の深さにイオンを添加し、剥離層１０３を形成する（図１０（Ｂ）参照）。また、剥離層１０３の形成方法の詳細については実施の形態１を参照できるため、ここでは省略する。
【００７３】
イオンドーピング装置は質量分離をしないでイオンを照射することにより、ハロゲンイオン若しくは水素イオンの他に金属イオンも同時に半導体基板１０１に添加される。金属イオンは質量数が大きいので、イオンが照射される側の極表面に多く分布する。本形態では半導体基板１０１の表面に酸化膜１４１が形成されている。この酸化膜１４１の膜厚を金属イオンの添加深さよりも厚く形成することで、当該金属の分布を酸化膜１４１中に止めておくことができる。酸化膜１４１はＨＣｌ酸化などによって膜中にハロゲンを含ませることにより、重金属など半導体基板１０１に悪影響を与える不純物をゲッタリングする作用がある。それにより酸化膜１４１中に捕集した当該不純物を固定して半導体基板１０１の汚染を防ぐことができる。
【００７４】
次に、酸化膜１４１上に窒素含有層１０２を形成し、当該窒素含有層１０２上に接合層として機能する絶縁層１０４を形成する（図１０（Ｃ）参照）。窒素含有層１０２、絶縁層１０４は、上記実施の形態１で示した作製方法や材料を用いて形成すればよい。
【００７５】
次に、半導体基板１０１とベース基板１１０とを貼り合わせる（図１０（Ｄ）参照）。半導体基板１０１上に形成された絶縁層１０４の表面とベース基板１１０の表面とを密着させることにより接合が形成される。この接合は、ファンデルワールス力が作用しており、ベース基板１１０と半導体基板１０１を圧接することにより水素結合による強固な接合を形成することが可能となる。
【００７６】
その後、加熱処理を行い剥離層１０３を劈開面として半導体基板１０１の一部をベース基板１１０から剥離することによって、ＳＯＩ基板を作製することができる。
【００７７】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示した作製方法と適宜組み合わせることができる。
【００７８】
（実施の形態４）
本実施の形態では、上記実施の形態で示したＳＯＩ基板を用いた半導体装置の製造方法の一例について、図６乃至９を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、半導体装置は液晶表示装置に限られるものではない。
【００７９】
はじめに、実施の形態１に示した方法等を用いて、ベース基板上に、単結晶半導体層を形成する（図６（Ａ）参照）。ここでは、ベース基板１０００の上にバリア層として機能する窒素含有層１００２、接合層として機能する絶縁層１００４、単結晶半導体層１００６を順に設けた構成を用いて説明するが、これに限られるものではない。
【００８０】
次に、単結晶半導体層１００６及び絶縁層１００４を所望の形状にパターニングして、島状の単結晶半導体層を形成する。
【００８１】
なお、パターニングの際のエッチング加工としては、プラズマエッチング（ドライエッチング）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。
【００８２】
単結晶半導体層１００６及び絶縁層１００４をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例えば、ｐ型不純物として、硼素を５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。
【００８３】
ベース基板１０００上には、窒素含有層１００２として窒化シリコン膜と酸化シリコン膜が積層構造で形成されている。窒素含有層１００２を設けることで、単結晶半導体層１００６の可動イオンによる汚染を防止できる。なお、窒化シリコンに代えて、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムを適用しても良い。
【００８４】
次に、島状の単結晶半導体層を覆うゲート絶縁層１００８を形成する（図６（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層１０１０、単結晶半導体層１０１２、単結晶半導体層１０１４と呼ぶことにする。ゲート絶縁層１００８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層１００８は単層構造であっても良いし、積層構造としても良い。
【００８５】
さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁層を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
【００８６】
次に、ゲート絶縁層１００８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。
【００８７】
第１の導電膜及び第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造を用いて説明しているが、本発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。
【００８８】
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク１０１６ａ、マスク１０１６ｂ、マスク１０１６ｃ、マスク１０１６ｄ、及びマスク１０１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層１０１８ａ、第１のゲート電極層１０１８ｂ、第１のゲート電極層１０１８ｃ、第１のゲート電極層１０１８ｄ、第１の導電層１０１８ｅ、導電層１０２０ａ、導電層１０２０ｂ、導電層１０２０ｃ、導電層１０２０ｄ、及び導電層１０２０ｅを形成する（図６（Ｃ）参照）。
【００８９】
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス、又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
【００９０】
次に、マスク１０１６ａ、マスク１０１６ｂ、マスク１０１６ｃ、マスク１０１６ｄ、及びマスク１０１６ｅを用いて、導電層１０２０ａ、導電層１０２０ｂ、導電層１０２０ｃ、導電層１０２０ｄ、及び導電層１０２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層１０２２ａ、第２のゲート電極層１０２２ｂ、第２のゲート電極層１０２２ｃ、第２のゲート電極層１０２２ｄ、及び第２の導電層１０２２ｅを形成する。
【００９１】
本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状を有しているが、そのテーパー角は、第１のゲート電極層１０１８ａ、第１のゲート電極層１０１８ｂ、第１のゲート電極層１０１８ｃ、第１のゲート電極層１０１８ｄ、及び第１の導電層１０１８ｅの有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
【００９２】
以上の工程によって、周辺駆動回路領域１０８０に、ゲート電極層１０２４ａ、ゲート電極層１０２４ｂ、画素領域１０８２に、ゲート電極層１０２４ｃ、ゲート電極層１０２４ｄ、及び導電層１０２４ｅを形成することができる（図６（Ｄ）参照）。なお、マスク１０１６ａ、マスク１０１６ｂ、マスク１０１６ｃ、マスク１０１６ｄ、及びマスク１０１６ｅは、上記工程の後に除去する。
【００９３】
次に、ゲート電極層１０２４ａ、ゲート電極層１０２４ｂ、ゲート電極層１０２４ｃ、ゲート電極層１０２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域１０２６ａ、第１のｎ型不純物領域１０２６ｂ、第１のｎ型不純物領域１０２８ａ、第１のｎ型不純物領域１０２８ｂ、第１のｎ型不純物領域１０３０ａ、第１のｎ型不純物領域１０３０ｂ、第１のｎ型不純物領域１０３０ｃを形成する（図７（Ａ）参照）。
【００９４】
本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１６／ｃｍ３以上５×１０１９／ｃｍ３以下程度の濃度で含まれるようにする。
【００９５】
次に、単結晶半導体層１０１０、単結晶半導体層１０１４の一部を覆うマスク１０３２ａ、マスク１０３２ｂ、マスク１０３２ｃを形成する。そして、マスク１０３２ａ、マスク１０３２ｂ、マスク１０３２ｃ、及び第２のゲート電極層１０２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域１０３４ａ、第２のｎ型不純物領域１０３４ｂ、第３のｎ型不純物領域１０３６ａ、第３のｎ型不純物領域１０３６ｂ、第２のｎ型不純物領域１０４０ａ、第２のｎ型不純物領域１０４０ｂ、第２のｎ型不純物領域１０４０ｃ、第３のｎ型不純物領域１０４２ａ、第３のｎ型不純物領域１０４２ｂ、第３のｎ型不純物領域１０４２ｃ、第３のｎ型不純物領域１０４２ｄが形成される。
【００９６】
本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１７／ｃｍ３以上１×１０２１／ｃｍ３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域１０３６ａ、第３のｎ型不純物領域１０３６ｂには、第３のｎ型不純物領域１０４２ａ、第３のｎ型不純物領域１０４２ｂ、第３のｎ型不純物領域１０４２ｃ、第３のｎ型不純物領域１０４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域１０３８、チャネル形成領域１０４４ａ及びチャネル形成領域１０４４ｂが形成される（図７（Ｂ）参照）。
【００９７】
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１０３６ａ、第３のｎ型不純物領域１０３６ｂは、第１のゲート電極層１０１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域１０４２ａ、第３のｎ型不純物領域１０４２ｂ、第３のｎ型不純物領域１０４２ｃ、第３のｎ型不純物領域１０４２ｄはゲート電極層１０２４ｃ、ゲート電極層１０２４ｄと重なっておらず、オフ電流を低減する効果がある。
【００９８】
次に、マスク１０３２ａ、マスク１０３２ｂ、マスク１０３２ｃを除去し、単結晶半導体層１０１２、単結晶半導体層１０１４を覆うマスク１０４６ａ、マスク１０４６ｂを形成する。そして、マスク１０４６ａ、マスク１０４６ｂ、ゲート電極層１０２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域１０４８ａ、第１のｐ型不純物領域１０４８ｂ、第２のｐ型不純物領域１０５０ａ、第２のｐ型不純物領域１０５０ｂが形成される。
【００９９】
本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素である硼素（Ｂ）が１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下程度の濃度で含まれるようにする。また、チャネル形成領域１０５２が形成される（図７（Ｃ）参照）。
【０１００】
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。
【０１０１】
その後、マスク１０４６ａ、マスク１０４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
【０１０２】
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１０５４と絶縁膜１０５６の積層構造とする（図８（Ａ）参照）。絶縁膜１０５４として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜１０５６として酸化窒化シリコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜１０５４及び絶縁膜１０５６を、プラズマＣＶＤ法を用いて、大気に晒さずに連続的に形成する。なお、絶縁膜１０５４及び絶縁膜１０５６は上記材料に限定されるものではない。
【０１０３】
絶縁膜１０５４、絶縁膜１０５６は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基は、フルオロ基を含んでいてもよい。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。
【０１０４】
次いで、レジスト材料からなるマスクを用いて絶縁膜１０５４、絶縁膜１０５６、ゲート絶縁層１００８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化シリコン膜である絶縁膜１０５６と、窒化酸化シリコン膜である絶縁膜１０５４及びゲート絶縁層１００８と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１０５６を除去する。次に、第２のエッチングによって、絶縁膜１０５４及びゲート絶縁層１００８を除去し、ソース又はドレインに達する開口部を形成する。
【０１０５】
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１０５８ａ、ソース電極層又はドレイン電極層１０５８ｂ、ソース電極層又はドレイン電極層１０６０ａ、ソース電極層又はドレイン電極層１０６０ｂ、ソース電極層又はドレイン電極層１０６２ａ、ソース電極層又はドレイン電極層１０６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
【０１０６】
以上の工程で周辺駆動回路領域１０８０にｐチャネル型薄膜トランジスタ１０６４、及びｎチャネル型薄膜トランジスタ１０６６を、画素領域１０８２にｎチャネル型薄膜トランジスタ１０６８、容量配線１０７０が形成される（図８（Ｂ）参照）。
【０１０７】
次に第２の層間絶縁層として絶縁膜１０７２を形成する。絶縁膜１０７２としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。
【０１０８】
次に、画素領域１０８２の絶縁膜１０７２にコンタクトホールを形成し、画素電極層１０７４を形成する（図８（Ｃ）参照）。画素電極層１０７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。
【０１０９】
また、画素電極層１０７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１１０】
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。
【０１１１】
なお、有機樹脂は、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマー、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂及びこれらの共重合体等が挙げられる。
【０１１２】
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調節してもよい。
【０１１３】
アクセプタ性のドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸が挙げられる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げることができる。
【０１１４】
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等が挙げられる。
【０１１５】
上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等により画素電極層１０７４となる薄膜を形成することができる。
【０１１６】
次に、画素電極層１０７４及び絶縁膜１０７２を覆うように、配向膜と呼ばれる絶縁層１３０２を形成する（図９（Ｂ）参照）。絶縁層１３０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図９は、半導体装置の平面図及び断面図を示しており、図９（Ａ）は半導体装置の平面図、図９（Ｂ）は図９（Ａ）のＣ−Ｄにおける断面図である。半導体装置には、外部端子接続領域１０７６、封止領域１０７８、周辺駆動回路領域１０８０、画素領域１０８２が設けられる。
【０１１７】
絶縁層１３０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層１３０６についても、絶縁層１３０２と同様にして形成することができる。
【０１１８】
その後、対向基板１３００と、絶縁性表面を有するベース基板１０００とを、シール材１３１４及びスペーサ１３１６を介して貼り合わせ、その空隙に液晶層１３０４を設ける。なお、対向基板１３００には、配向膜として機能する絶縁層１３０６、対向電極として機能する導電層１３０８、カラーフィルターとして機能する着色層１３１０、偏光子１３１２（偏光板ともいう）等が設けられている。なお、絶縁性表面を有するベース基板１０００にも偏光子１３１８（偏光板）を設けるが、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
【０１１９】
続いて、画素領域と電気的に接続されている端子電極層１３２０に、異方性導電体層１３２２を介して、ＦＰＣ１３２４を接続する。ＦＰＣ１３２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。
【０１２０】
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、これに限られるものではない。他にも、上記実施の形態で示したＳＯＩ基板を用いて、発光素子を具備する発光装置における周辺回路や画素等を構成するトランジスタを形成することができる。
【０１２１】
本実施の形態は、上記実施の形態で示したＳＯＩ基板と適宜組み合わせて行うことができる。
【０１２２】
（実施の形態５）
本実施の形態では、上記実施の形態で示したＳＯＩ基板を用いて作製した電子機器について、図１１を参照して説明する。
【０１２３】
上記実施の形態で示したＳＯＩ基板を用いて作製される電子機器として、ビデオカメラやデジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０１２４】
図１１（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１７０１、支持台１７０２、表示部１７０３、スピーカー１７０４、ビデオ入力端子１７０５等を含む。表示部１７０３には、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【０１２５】
図１１（Ｂ）はデジタルカメラである。本体１７１１の正面部分には受像部１７１３が設けられており、本体１７１１の上面部分にはシャッターボタン１７１６が設けられている。また、本体１７１１の背面部分には、表示部１７１２、操作キー１７１４、及び外部接続ポート１７１５が設けられている。表示部１７１２には、上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能なデジタルカメラを提供することができる。
【０１２６】
図１１（Ｃ）はノート型パーソナルコンピュータである。本体１７２１には、キーボード１７２４、外部接続ポート１７２５、ポインティングデバイス１７２６が設けられている。また、本体１７２１には、表示部１７２３を有する筐体１７２２が取り付けられている。表示部１７２３には、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能なノート型パーソナルコンピュータを提供することができる。
【０１２７】
図１１（Ｄ）はモバイルコンピュータであり、本体１７３１、表示部１７３２、スイッチ１７３３、操作キー１７３４、赤外線ポート１７３５等を含む。表示部１７３２にはアクティブマトリクス表示装置が設けられている。表示部１７３２には、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能なモバイルコンピュータを提供することができる。
【０１２８】
図１１（Ｅ）は画像再生装置である。本体１７４１には、表示部Ｂ１７４４、記録媒体読み込み部１７４５及び操作キー１７４６が設けられている。また、本体１７４１には、スピーカー部１７４７及び表示部Ａ１７４３それぞれを有する筐体１７４２が取り付けられている。表示部Ａ１７４３及び表示部Ｂ１７４４それぞれには、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能な画像再生装置を提供することができる。
【０１２９】
図１１（Ｆ）は電子書籍である。本体１７５１には操作キー１７５３が設けられている。また、本体１７５１には複数の表示部１７５２が取り付けられている。表示部１７５２には、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能な電子書籍を提供することができる。
【０１３０】
図１１（Ｇ）はビデオカメラであり、本体１７６１には外部接続ポート１７６４、リモコン受信部１７６５、受像部１７６６、バッテリー１７６７、音声入力部１７６８、操作キー１７６９が設けられている、また、本体１７６１には、表示部１７６２を有する筐体１７６３が取り付けられている。表示部１７６２には、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能なビデオカメラを提供することができる。
【０１３１】
図１１（Ｈ）は携帯電話であり、本体１７７１、筐体１７７２、表示部１７７３、音声入力部１７７４、音声出力部１７７５、操作キー１７７６、外部接続ポート１７７７、アンテナ１７７８等を含む。表示部１７７３には、上記実施の形態で示したＳＯＩ基板が用いられている。上記実施の形態で示したＳＯＩ基板を用いることにより、信頼性が高く高性能な携帯電話を提供することができる。
【０１３２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図２】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図３】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図４】半導体の結晶格子を示す図。
【図５】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図６】本発明のＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図７】本発明のＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図８】本発明のＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図９】本発明のＳＯＩ基板を用いた半導体装置の作製方法の一例を示す図。
【図１０】本発明のＳＯＩ基板の作製方法の一例を示す図。
【図１１】本発明のＳＯＩ基板を用いた電子機器を示す図である。
【符号の説明】
【０１３４】
１０１    半導体基板
１０２    窒素含有層
１０３    剥離層
１０４    絶縁層
１０５    イオンビーム
１０９    支持基板
１１０    ベース基板
１１２    絶縁層
１１４    絶縁層
１１５    窒素含有層
１２１    単結晶半導体層
１４１    酸化膜
１０００    ベース基板
１００２    窒素含有層
１００４    絶縁層
１００６    単結晶半導体層
１００８    ゲート絶縁層
１０１０    単結晶半導体層
１０１２    単結晶半導体層
１０１４    単結晶半導体層
１０３８    チャネル形成領域
１０５２    チャネル形成領域
１０５４    絶縁膜
１０５６    絶縁膜
１０６４    ｐチャネル型薄膜トランジスタ
１０６６    ｎチャネル型薄膜トランジスタ
１０６８    ｎチャネル型薄膜トランジスタ
１０７０    容量配線
１０７２    絶縁膜
１０７４    画素電極層
１０７６    外部端子接続領域
１０７８    封止領域
１０８０    周辺駆動回路領域
１０８２    画素領域
１３００    対向基板
１３０２    絶縁層
１３０４    液晶層
１３０６    絶縁層
１３０８    導電層
１３１０    着色層
１３１２    偏光子
１３１４    シール材
１３１６    スペーサ
１３１８    偏光子
１３２０    端子電極層
１３２２    異方性導電体層
１３２４    ＦＰＣ
１７０１    筺体
１７０２    支持台
１７０３    表示部
１７０４    スピーカー部
１７０５    ビデオ入力端子
１７１１    本体
１７１２    表示部
１７１３    受像部
１７１４    操作キー
１７１５    外部接続ポート
１７１６    シャッターボタン
１７２１    本体
１７２２    筐体
１７２３    表示部
１７２４    キーボード
１７２５    外部接続ポート
１７２６    ポインティングデバイス
１７３１    本体
１７３２    表示部
１７３３    スイッチ
１７３４    操作キー
１７３５    赤外線ポート
１７４１    本体
１７４２    筐体
１７４３    表示部Ａ
１７４４    表示部Ｂ
１７４５    記録媒体読み込み部
１７４６    操作キー
１７４７    スピーカー部
１７５１    本体
１７５２    表示部
１７５３    操作キー
１７６１    本体
１７６２    表示部
１７６３    筐体
１７６４    外部接続ポート
１７６５    リモコン受信部
１７６６    受像部
１７６７    バッテリー
１７６８    音声入力部
１７６９    操作キー
１７７１    本体
１７７２    筐体
１７７３    表示部
１７７４    音声入力部
１７７５    音声出力部
１７７６    操作キー
１７７７    外部接続ポート
１７７８    アンテナ
１０１６ａ    マスク
１０１６ｂ    マスク
１０１６ｃ    マスク
１０１６ｄ    マスク
１０１６ｅ    マスク
１０１８ａ    ゲート電極層
１０１８ｂ    ゲート電極層
１０１８ｃ    ゲート電極層
１０１８ｄ    ゲート電極層
１０１８ｅ    導電層
１０２０ａ    導電層
１０２０ｂ    導電層
１０２０ｃ    導電層
１０２０ｄ    導電層
１０２０ｅ    導電層
１０２２ａ    ゲート電極層
１０２２ｂ    ゲート電極層
１０２２ｃ    ゲート電極層
１０２２ｄ    ゲート電極層
１０２２ｅ    導電層
１０２４ａ    ゲート電極層
１０２４ｂ    ゲート電極層
１０２４ｃ    ゲート電極層
１０２４ｄ    ゲート電極層
１０２４ｅ    導電層
１０２６ａ    ｎ型不純物領域
１０２６ｂ    ｎ型不純物領域
１０２８ａ    ｎ型不純物領域
１０２８ｂ    ｎ型不純物領域
１０３０ａ    ｎ型不純物領域
１０３０ｂ    ｎ型不純物領域
１０３０ｃ    ｎ型不純物領域
１０３２ａ    マスク
１０３２ｂ    マスク
１０３２ｃ    マスク
１０３４ａ    ｎ型不純物領域
１０３４ｂ    ｎ型不純物領域
１０３６ａ    ｎ型不純物領域
１０３６ｂ    ｎ型不純物領域
１０４０ａ    ｎ型不純物領域
１０４０ｂ    ｎ型不純物領域
１０４０ｃ    ｎ型不純物領域
１０４２ａ    ｎ型不純物領域
１０４２ｂ    ｎ型不純物領域
１０４２ｃ    ｎ型不純物領域
１０４２ｄ    ｎ型不純物領域
１０４４ａ    チャネル形成領域
１０４４ｂ    チャネル形成領域
１０４６ａ    マスク
１０４６ｂ    マスク
１０４８ａ    ｐ型不純物領域
１０４８ｂ    ｐ型不純物領域
１０５０ａ    ｐ型不純物領域
１０５０ｂ    ｐ型不純物領域
１０５８ａ    ドレイン電極層
１０５８ｂ    ドレイン電極層
１０６０ａ    ドレイン電極層
１０６０ｂ    ドレイン電極層
１０６２ａ    ドレイン電極層
１０６２ｂ    ドレイン電極層
【図１】
2009088500.tif 000003
【図２】
2009088500.tif 000004
【図３】
2009088500.tif 000005
【図４】
2009088500.tif 000006
【図５】
2009088500.tif 000007
【図６】
2009088500.tif 000008
【図７】
2009088500.tif 000009
【図８】
2009088500.tif 000010
【図９】
2009088500.tif 000011
【図１０】
2009088500.tif 000012
【図１１】
2009088500.tif 000013