(57)【要約】【課題】パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置を小型化することが可能なパワー半導体の駆動回路を提供する。【解決手段】ゲート駆動回路１００に、ＰチャネルＭＯＳＦＥＴ１１のスイッチング動作によりＩＧＢＴ２００をターンオンするオン側駆動回路２と、ＮチャネルＭＯＳＦＥＴ１２のスイッチング動作によりＩＧＢＴ２００をターンオフするオフ側駆動回路３と、ＮチャネルＭＯＳＦＥＴ１３のスイッチング動作によりＩＧＢＴ２００のターンオフ状態を保持するオフ保持回路５と、を具備し、オフ保持回路５に、ＮチャネルＭＯＳＦＥＴ１３のスイッチング動作によりターンオフ動作を開始し、ＰチャネルＭＯＳＦＥＴ１１およびＮチャネルＭＯＳＦＥＴ１３よりもターンオフ動作に要する時間が長いＰＮＰ型バイポーラトランジスタ１４を設けた。【選択図】図１
2009194514.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体のゲートに接続される第一スイッチング素子を有し、当該第一スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオンするオン側駆動回路と、
前記パワー半導体のゲートに接続される第二スイッチング素子を有し、当該第二スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオフするオフ側駆動回路と、
前記パワー半導体のゲートに接続される第三スイッチング素子を有し、当該第三スイッチング素子がスイッチング動作を行うことにより、前記パワー半導体がターンオフされた状態を保持するオフ保持回路と、
を具備し、
前記オフ保持回路は、
前記パワー半導体のゲートに接続され、前記第三スイッチング素子のスイッチング動作によりターンオフ動作を開始し、前記第一スイッチング素子および前記第三スイッチング素子がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長い第四スイッチング素子を有するパワー半導体のゲート駆動回路。
【請求項２】
前記第四スイッチング素子のターンオフ動作は、
前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも先に開始され、かつ前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも後に終了する請求項１に記載のパワー半導体のゲート駆動回路。
【請求項３】
前記第一スイッチング素子および第三スイッチング素子はいずれもＭＯＳＦＥＴからなり、
前記第四スイッチング素子はバイポーラトランジスタからなる請求項１または請求項２に記載のパワー半導体のゲート駆動回路。
【請求項４】
前記オフ保持回路は、
一端が前記第三スイッチング素子と第四スイッチング素子との間に接続され、他端が所定の電圧を発生する電源に接続される抵抗を有する請求項１から請求項３までのいずれか一項に記載のパワー半導体のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体のゲートを駆動するゲート駆動回路の技術に関する。
より詳細には、パワー半導体のサージ電圧の上昇を抑えつつ、パワー半導体のスイッチングに伴う発熱によるエネルギーロスを低減する技術に関する。
【背景技術】
【０００２】
従来、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＧＴＯサイリスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）等のパワー半導体を駆動するゲート駆動回路は公知となっている。
【０００３】
従来、パワー半導体のゲートを駆動するゲート駆動回路としては、パワー半導体のゲートをターンオンするための回路であるオン側駆動回路と、パワー半導体のゲートをターンオフするための回路であるオフ側駆動回路と、を具備するものが知られている。
従来のゲート駆動回路は、オン側駆動回路およびオフ側駆動回路にそれぞれＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子を具備し、オン側駆動回路およびオフ側駆動回路がそれぞれパワー半導体のゲートに対して並列的に接続される。
従来のゲート駆動回路は、オン側駆動回路のスイッチング素子を導通した状態（オン）にすることによりパワー半導体をターンオンし、オフ側駆動回路のスイッチング素子を導通した状態（オン）にすることによりパワー半導体をターンオフする。
【０００４】
このような従来のゲート駆動回路の実施の形態としては、図３に示すゲート駆動回路５００が挙げられる。
ゲート駆動回路５００は主として制御回路５０１、オン側駆動回路５０２、オフ側駆動回路５０３、ゲート電圧モニタ回路５０４およびオフ保持回路５０５を具備する。
制御回路５０１はゲート駆動回路５００を構成するスイッチング素子群（後述するＰチャネルＭＯＳＦＥＴ５１１、ＮチャネルＭＯＳＦＥＴ５１２およびＮチャネルＭＯＳＦＥＴ５１３）のスイッチング動作を制御する回路である。
【０００５】
オン側駆動回路５０２はＩＧＢＴ２００をターンオンする回路である。オン側駆動回路５０２は主としてＰチャネルＭＯＳＦＥＴ５１１、抵抗５２１および抵抗５２３を有する。
【０００６】
オフ側駆動回路５０３はＩＧＢＴ２００をターンオフする回路である。
オフ側駆動回路５０３は主としてＮチャネルＭＯＳＦＥＴ５１２、抵抗５２２および抵抗５２３を有する（抵抗５２３はオン側駆動回路５０２が有する部材とオフ側駆動回路５０３が有する部材とを兼ねる）。
【０００７】
ゲート電圧モニタ回路５０４はＩＧＢＴ２００のゲート電圧をモニタリングするための回路であり、抵抗５２２と抵抗５２３との接続部と、制御回路５０１と、を接続する配線からなる。
【０００８】
オフ保持回路５０５はＩＧＢＴ２００がＮチャネルＭＯＳＦＥＴ５１２のスイッチング動作によりターンオフされた状態を保持する回路である。
オフ保持回路５０５は主としてＮチャネルＭＯＳＦＥＴ５１３を有する。
【０００９】
図４に示す如く、ゲート駆動回路５００のＮチャネルＭＯＳＦＥＴ５１２およびＮチャネルＭＯＳＦＥＴ５１２がターンオフの状態でＰチャネルＭＯＳＦＥＴ５１１がターンオンすると、ＩＧＢＴ２００のゲート電圧が上昇してＩＧＢＴ２００がターンオンするが、特にＩＧＢＴ２００のターンオンの前半段階におけるゲート電圧の時間変化率（単位時間当たりのゲート電圧の上昇量）が大きいためにＩＧＢＴ２００には大きなサージ電圧が発生する。
【００１０】
一般に、パワー半導体のターンオン時のゲート抵抗が小さい場合、パワー半導体のコレクタ電流の時間変化率（単位時間当たりのコレクタ電流の変化量）が大きくなり、パワー半導体のエミッタ−コレクタ間のサージ電圧が上昇するが、パワー半導体のスイッチングに伴う発熱によるエネルギー損失（スイッチングロス）は小さい。
また、パワー半導体のターンオン時のゲート抵抗が大きい場合、パワー半導体のコレクタ電流の時間変化率が小さくなり、パワー半導体のエミッタ−コレクタ間のサージ電圧の上昇が抑えられるが、パワー半導体のスイッチングロスが大きい。
このように、「パワー半導体におけるサージ電圧の上昇を抑制すること」と「パワー半導体のスイッチングロスを低減すること」とはトレードオフの関係にある。
【００１１】
パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減するためのゲート駆動回路としては、特許文献１および特許文献２に記載のゲート駆動回路が知られている。
【００１２】
特許文献１に記載のゲート駆動回路は、従来のゲート駆動回路と同様にオン側駆動回路およびオフ側駆動回路を具備する。
特許文献１に記載のゲート駆動回路におけるオン側駆動回路は、ＭＯＳＦＥＴ、ワンショット回路およびインバータ回路を直列的に接続した系統を二つ有し、当該二つの系統をパワー半導体のゲートに対して並列的に接続したものである。
従って、特許文献１に記載のゲート駆動回路におけるオン側駆動回路は、パワー半導体素子のゲートに対して相互に並列的に接続された二つのＭＯＳＦＥＴを具備することとなる。
特許文献１に記載のゲート駆動回路は、サージ電圧への影響が大きいパワー半導体のターンオンの前半段階において、上記二つのＭＯＳＦＥＴのうち一方のＭＯＳＦＥＴのみを導通した状態（オン）にすることにより、パワー半導体のコレクタ電流の時間変化率を相対的に小さくし、サージ電圧の上昇を抑える。
また、特許文献１に記載のゲート駆動回路は、サージ電圧への影響が小さいパワー半導体のターンオンの後半段階において、上記二つのＭＯＳＦＥＴの両方を導通した状態（オン）にすることにより、パワー半導体のコレクタ電流の時間変化率を大きくしてターンオンの後半段階に要する時間を短縮し、ひいてはパワー半導体のスイッチングロスを低減する。
【００１３】
特許文献２に記載のゲート駆動回路は、従来のゲート駆動回路と同様にオン側駆動回路およびオフ側駆動回路を具備する。特許文献２に記載のゲート駆動回路におけるオン側駆動回路は、パワー半導体のゲートに対して並列的に接続された二つのスイッチング素子を具備する。
また、特許文献２に記載のゲート駆動回路は、パワー半導体のゲート電圧の時間変化率を検出するゲート電圧変化率検出回路と、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率と所定の閾値とを比較する比較回路と、オン側駆動回路およびオフ側駆動回路に設けられたスイッチング素子に信号を送信する制御回路と、を具備する。
【００１４】
特許文献２に記載のゲート駆動回路は、パワー半導体をターンオンにするとき、制御回路がオン側駆動回路の二つのスイッチング素子のうちの一方を、導通した状態（オン）にする。
また、特許文献２に記載のゲート駆動回路は、パワー半導体をターンオンにするとき、オン側駆動回路の二つのスイッチング素子のうちの他方を、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率が所定の閾値以下である場合には導通した状態（オン）にし、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率が所定の閾値よりも大きい場合には遮断した状態（オフ）にする。
このように、特許文献２に記載のゲート駆動回路は、ゲート電圧変化率検出回路により検出されるパワー半導体のゲート電圧の時間変化率に応じてオン側駆動回路に具備されるスイッチング素子のオン・オフを切り替えることにより、パワー半導体のゲートをターンオンするときのゲート電圧の時間変化率が過度に大きくなることを防止し、サージ電圧の上昇を抑える。
【００１５】
しかし、特許文献１に記載のゲート駆動回路は、従来のゲート駆動回路のオン側駆動回路に「ＭＯＳＦＥＴ、ワンショット回路およびインバータ回路を直列的に接続した系統」を一系統分追加した構成であり、特許文献２に記載のゲート駆動回路は、従来のゲート駆動回路のオン側駆動回路に「スイッチング素子、ゲート電圧変化率検出回路および比較回路からなる系統」を一系統分追加した構成である。
従って、これらのゲート駆動回路を実現するためにはこれらの追加された系統を構成する素子群（オペアンプ、抵抗とコンデンサを組み合わせたＣＲ微分回路等）をパワー半導体基板等に別途実装する必要が生じ、パワー半導体とゲート駆動回路とを合わせたもの（パワー半導体装置）が全体として大型化してしまうという問題がある。
【特許文献１】特許第３４３０８７８号公報
【特許文献２】特開２００６−２２２５９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は以上の如き状況に鑑みてなされたものであり、パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置（パワー半導体およびパワー半導体の駆動回路を合わせたもの）を小型化することが可能なパワー半導体の駆動回路を提供するものである。
【課題を解決するための手段】
【００１７】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【００１８】
即ち、請求項１においては、
パワー半導体のゲートに接続される第一スイッチング素子を有し、当該第一スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオンするオン側駆動回路と、
前記パワー半導体のゲートに接続される第二スイッチング素子を有し、当該第二スイッチング素子がスイッチング動作を行うことにより前記パワー半導体をターンオフするオフ側駆動回路と、
前記パワー半導体のゲートに接続される第三スイッチング素子を有し、当該第三スイッチング素子がスイッチング動作を行うことにより、前記パワー半導体がターンオフされた状態を保持するオフ保持回路と、
を具備し、
前記オフ保持回路は、
前記パワー半導体のゲートに接続され、前記第三スイッチング素子のスイッチング動作によりターンオフ動作を開始し、前記第一スイッチング素子および前記第三スイッチング素子がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長い第四スイッチング素子を有するものである。
【００１９】
請求項２においては、
前記第四スイッチング素子のターンオフ動作は、
前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも先に開始され、かつ前記パワー半導体をターンオンするための前記第一スイッチング素子のスイッチング動作よりも後に終了するものである。
【００２０】
請求項３においては、
前記第一スイッチング素子および第三スイッチング素子はいずれもＭＯＳＦＥＴからなり、
前記第四スイッチング素子はバイポーラトランジスタからなるものである。
【００２１】
請求項４においては、
前記オフ保持回路は、
一端が前記第三スイッチング素子と第四スイッチング素子との間に接続され、他端が所定の電圧を発生する電源に接続される抵抗を有するものである。
【発明の効果】
【００２２】
本発明は、パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置を小型化することが可能である、という効果を奏する。
【発明を実施するための最良の形態】
【００２３】
以下では、図１を用いて本発明に係るパワー半導体のゲート駆動回路の実施の一形態であるゲート駆動回路１００について説明する。
ゲート駆動回路１００はＩＧＢＴ２００のゲート電圧を制御することによりＩＧＢＴ２００のスイッチング動作を制御する回路である。
【００２４】
ＩＧＢＴ２００は本発明に係るパワー半導体の実施の一形態である。
本実施形態では、ＩＧＢＴ２００のコレクタは負荷３００の一端に接続され、ＩＧＢＴ２００のエミッタはグラウンドに接続される。負荷３００の他端は主電源（Ｖｍ）に接続される。
「パワー半導体」は比較的大きな電流を取り扱う半導体（半導体素子）を指す。パワー半導体の具体例としてはＩＧＢＴの他、ＧＴＯサイリスタ等が挙げられる。
「負荷」はパワー半導体が取り扱う電流の供給先を指す。負荷の具体例としては電気自動車の駆動用モータ、電車における駆動用モータ等が挙げられる。
【００２５】
ゲート駆動回路１００は主として制御回路１、オン側駆動回路２、オフ側駆動回路３、ゲート電圧モニタ回路４およびオフ保持回路５を具備する。
【００２６】
制御回路１はゲート駆動回路１００を構成するスイッチング素子群（後述するＰチャネルＭＯＳＦＥＴ１１、ＮチャネルＭＯＳＦＥＴ１２、ＮチャネルＭＯＳＦＥＴ１３およびＰＮＰ型バイポーラトランジスタ１４）のスイッチング動作を制御する回路である。
【００２７】
オン側駆動回路２は本発明に係るオン側駆動回路の実施の一形態であり、ＩＧＢＴ２００をターンオンする（ＩＧＢＴ２００のエミッタ−コレクタ間を導通した状態に切り替える）回路である。
オン側駆動回路２は主としてＰチャネルＭＯＳＦＥＴ１１、抵抗２１および抵抗２３を有する。
【００２８】
ＰチャネルＭＯＳＦＥＴ１１は本発明に係る第一スイッチング素子の実施の一形態である。ＰチャネルＭＯＳＦＥＴ１１のゲートは制御回路１に接続され、ＰチャネルＭＯＳＦＥＴ１１のソースは駆動回路電源（Ｖｄｄ）に接続される。
ＰチャネルＭＯＳＦＥＴ１１は制御回路１からＰチャネルＭＯＳＦＥＴ１１のゲートに入力される信号によりスイッチング動作を行う（ＰチャネルＭＯＳＦＥＴ１１のソース−ドレイン間を導通した状態または遮断した状態のいずれかの状態に切り替える）。
【００２９】
抵抗２１は所定の抵抗値Ｒ１を有する電気抵抗である。抵抗２１の一端はＰチャネルＭＯＳＦＥＴ１１のドレインに接続される。
【００３０】
抵抗２３は所定の抵抗値Ｒ３を有する電気抵抗である。抵抗２３の一端は抵抗２１の他端に接続され、抵抗２３の他端はＩＧＢＴ２００のゲートに接続される。
【００３１】
このように、オン側駆動回路２のＰチャネルＭＯＳＦＥＴ１１は、直列的に接続された抵抗２１および抵抗２３を介してＩＧＢＴ２００のゲートに接続される。
なお、抵抗２１の抵抗値Ｒ１および抵抗２３の抵抗値Ｒ３の値はオン側駆動回路２に要求される特性に応じて適宜設定される。
【００３２】
オフ側駆動回路３は本発明に係るオフ側駆動回路の実施の一形態であり、ＩＧＢＴ２００をターンオフする（ＩＧＢＴ２００のエミッタ−コレクタ間を遮断した状態に切り替える）回路である。
オフ側駆動回路３は主としてＮチャネルＭＯＳＦＥＴ１２、抵抗２２および抵抗２３を有する。
【００３３】
ＮチャネルＭＯＳＦＥＴ１２は本発明に係る第二スイッチング素子の実施の一形態である。ＮチャネルＭＯＳＦＥＴ１２のゲートは制御回路１に接続され、ＮチャネルＭＯＳＦＥＴ１２のソースはグラウンドに接続される。
ＮチャネルＭＯＳＦＥＴ１２は制御回路１からＮチャネルＭＯＳＦＥＴ１２のゲートに入力される信号によりスイッチング動作を行う（ＮチャネルＭＯＳＦＥＴ１２のソース−ドレイン間を導通した状態または遮断した状態のいずれかの状態に切り替える）。
【００３４】
抵抗２２は所定の抵抗値Ｒ２を有する電気抵抗である。抵抗２２の一端はＮチャネルＭＯＳＦＥＴ１２のドレインに接続され、抵抗２２の他端は抵抗２１と抵抗２３との接続部に接続される。
【００３５】
このように、オフ側駆動回路３のＮチャネルＭＯＳＦＥＴ１２は、直列的に接続された抵抗２２および抵抗２３を介してＩＧＢＴ２００のゲートに接続される。
なお、抵抗２２の抵抗値Ｒ２および抵抗２３の抵抗値Ｒ３の値はオフ側駆動回路３に要求される特性に応じて適宜設定される。
【００３６】
本実施形態では抵抗２３がオン側駆動回路２が有する部材とオフ側駆動回路３が有する部材とを兼ねる構成であるが、本発明はこれに限定されるものではなく、例えば抵抗２１の他端および抵抗２２の他端が抵抗２３を介さずにＩＧＢＴ２００のゲートに接続される構成（抵抗２３を省略した構成）であっても良い。
【００３７】
ゲート電圧モニタ回路４はＩＧＢＴ２００のゲート電圧をモニタリングするための回路である。本実施例のゲート電圧モニタ回路４は、抵抗２２と抵抗２３との接続部と、制御回路１と、を接続する配線からなる。
制御回路１はゲート電圧モニタ回路４を通じてＩＧＢＴ２００のゲート電圧を検出することが可能である。
【００３８】
オフ保持回路５は本発明に係るオフ保持回路の実施の一形態であり、ＩＧＢＴ２００がＮチャネルＭＯＳＦＥＴ１２のスイッチング動作によりターンオフされた状態を保持する回路である。
オフ保持回路５は主としてＮチャネルＭＯＳＦＥＴ１３、ＰＮＰ型バイポーラトランジスタ１４および抵抗２４を有する。
【００３９】
ＮチャネルＭＯＳＦＥＴ１３は本発明に係る第三スイッチング素子の実施の一形態である。ＮチャネルＭＯＳＦＥＴ１３のゲートは制御回路１に接続され、ＮチャネルＭＯＳＦＥＴ１３のソースはグラウンドに接続される。
【００４０】
ＰＮＰ型バイポーラトランジスタ１４は本発明に係る第四スイッチング素子の実施の一形態である。
ＰＮＰ型バイポーラトランジスタ１４は、その性質上、ＰチャネルＭＯＳＦＥＴ１１、ＮチャネルＭＯＳＦＥＴ１２およびＮチャネルＭＯＳＦＥＴ１３に比べてスイッチング動作、特にターンオフ動作に要する時間が長い（スイッチング動作が遅い）。
ＰＮＰ型バイポーラトランジスタ１４のエミッタはＩＧＢＴ２００のゲートに接続される。ＰＮＰ型バイポーラトランジスタ１４のコレクタはグラウンドに接続される。ＰＮＰ型バイポーラトランジスタ１４のベースはＮチャネルＭＯＳＦＥＴ１３のドレインに接続される。
従って、ＮチャネルＭＯＳＦＥＴ１３は、ＰＮＰ型バイポーラトランジスタ１４を介してＩＧＢＴ２００のゲートに接続される。
【００４１】
抵抗２４は所定の抵抗値Ｒ４を有する電気抵抗である。抵抗２４の一端はＰＮＰ型バイポーラトランジスタ１４のベース（ＮチャネルＭＯＳＦＥＴ１３のドレインとＰＮＰ型バイポーラトランジスタ１４のベースとを接続する配線の中途部）に接続され、抵抗２４の他端は駆動回路電源（Ｖｄｄ）に接続される。
【００４２】
以下では、図１に示す本発明に係るゲート駆動回路の実施の一形態であるゲート駆動回路１００と図３に示す従来のゲート駆動回路の実施の一形態であるゲート駆動回路５００とを比較しつつ、図２に示すタイムチャートを用いてゲート駆動回路１００によるＩＧＢＴ２００のターンオン動作について説明する。
【００４３】
図２に示す如く、ＩＧＢＴ２００がターンオンする前の状態（ＩＧＢＴ２００がターンオフした状態）では、第一スイッチング素子に相当するＰチャネルＭＯＳＦＥＴ１１はターンオフした状態、第二スイッチング素子に相当するＮチャネルＭＯＳＦＥＴ１２はターンオンした状態、第三スイッチング素子に相当するＮチャネルＭＯＳＦＥＴ１３はターンオンした状態、第四スイッチング素子に相当するＰＮＰ型バイポーラトランジスタ１４はターンオンした状態である。
また、ＩＧＢＴ２００がターンオンする前の状態（ＩＧＢＴ２００がターンオフした状態）では、ＩＧＢＴ２００のゲート電圧Ｖｇｅはゼロであり、ＩＧＢＴ２００のエミッタ−コレクタ間電圧Ｖｃｅはゼロである。
【００４４】
時刻Ｔ１において、制御回路１はＮチャネルＭＯＳＦＥＴ１２およびＮチャネルＭＯＳＦＥＴ１３にターンオフ信号を送信する（ＮチャネルＭＯＳＦＥＴ１２およびＮチャネルＭＯＳＦＥＴ１３のゲート電圧を下げる（例えばゲートに対する印加電圧をＮチャネルＭＯＳＦＥＴ１２およびＮチャネルＭＯＳＦＥＴ１３の駆動電圧から０Ｖへ切り替える））。
その結果、ＮチャネルＭＯＳＦＥＴ１２およびＮチャネルＭＯＳＦＥＴ１３はターンオフする。
【００４５】
時刻Ｔ１においてＮチャネルＭＯＳＦＥＴ１３がターンオフすることにより、駆動回路電源（Ｖｄｄ）から抵抗２４を経てＰＮＰ型バイポーラトランジスタ１４のベースに電荷が供給され、ＰＮＰ型バイポーラトランジスタ１４のベース電圧が上昇する。
その結果、ＰＮＰ型バイポーラトランジスタ１４はターンオンした状態からターンオフした状態への移行を開始する（ＰＮＰ型バイポーラトランジスタ１４はターンオフ動作を開始する）。
【００４６】
時刻Ｔ２において、制御回路１はＰチャネルＭＯＳＦＥＴ１１にターンオン信号を送信する（ＰチャネルＭＯＳＦＥＴ１１のゲート電圧を下げる（例えばゲートに対する印加電圧をＮチャネルＭＯＳＦＥＴ１２およびＮチャネルＭＯＳＦＥＴ１３の駆動電圧から０Ｖへ切り替える））。
その結果、駆動回路電源（Ｖｄｄ）からＰチャネルＭＯＳＦＥＴ１１、抵抗２１および抵抗２３を経てＩＧＢＴ２００のゲートに電荷が供給され、ＩＧＢＴ２００のゲート電圧Ｖｇｅが上昇し始める。
【００４７】
しかし、時刻Ｔ２においてはＰＮＰ型バイポーラトランジスタ１４はまだ完全にターンオフした状態に移行していない（ＰチャネルＭＯＳＦＥＴ１１のターンオン動作が終了するよりも後にＰＮＰ型バイポーラトランジスタ１４のターンオフ動作が終了する）ので、駆動回路電源（Ｖｄｄ）からＰチャネルＭＯＳＦＥＴ１１、抵抗２１および抵抗２３を経てＩＧＢＴ２００のゲートに供給される電荷の一部はＰＮＰ型バイポーラトランジスタ１４を経てグラウンドに移動する。
従って、ゲート駆動回路１００がＩＧＢＴ２００をターンオンする場合におけるＩＧＢＴ２００のゲート電圧の時間変化率（単位時間当たりのゲート電圧の上昇量）は、図３および図４に示す従来のゲート駆動回路５００がＩＧＢＴ２００をターンオンする場合におけるＩＧＢＴ２００のゲート電圧の時間変化率よりも小さくなる。
【００４８】
時刻Ｔ２においてＩＧＢＴ２００のゲート電圧Ｖｇｅが上昇し始めることにより、ＩＧＢＴ２００はターンオフした状態からターンオンした状態への移行を開始する。
その結果、ＩＧＢＴ２００のエミッタ−コレクタ間電圧Ｖｃｅは上昇を開始する。
【００４９】
時刻Ｔ３において、ＰＮＰ型バイポーラトランジスタ１４は完全にターンオフした状態に移行する。
その結果、駆動回路電源（Ｖｄｄ）からＰチャネルＭＯＳＦＥＴ１１、抵抗２１および抵抗２３を経てＩＧＢＴ２００のゲートに供給される電荷がＩＧＢＴ２００のゲートに蓄えられる。ＩＧＢＴ２００のゲートに電荷が蓄えられる間は、ＩＧＢＴ２００のゲート電圧は一定の値（Ｖｔｈ）を示す。
ＩＧＢＴ２００のエミッタ−コレクタ間電圧Ｖｃｅは、ＰＮＰ型バイポーラトランジスタ１４は完全にターンオフした状態に移行した時点である時刻Ｔ３において主電源（Ｖｍ）の電圧よりもやや高い値まで上昇し、それ以降は下降して主電源（Ｖｍ）の電圧と同電位となる。
このように、ゲート駆動回路１００によるＩＧＢＴ２００のターンオンにおいて発生するサージ電圧（ＩＧＢＴ２００のエミッタ−コレクタ間電圧Ｖｃｅの最大値と主電源（Ｖｍ）の電圧との電位差）は、ゲート駆動回路１００によりターンオンされるＩＧＢＴ２００のゲート電圧の時間変化率が小さく抑えられているため、図３および図４に示す従来のゲート駆動回路５００がＩＧＢＴ２００をターンオンする場合におけるサージ電圧よりも小さい。
【００５０】
時刻Ｔ４において、ＩＧＢＴ２００のゲートに蓄えられる電荷がゲートの容量に達し、ＩＧＢＴ２００のゲート電圧は上昇を再開する。
【００５１】
時刻Ｔ５において、ＩＧＢＴ２００のゲート電圧は駆動回路電源（Ｖｄｄ）の電圧に達し、それ以降は一定値となる。
【００５２】
以上の如く、ゲート駆動回路１００は、
ＩＧＢＴ２００のゲートに接続されるＰチャネルＭＯＳＦＥＴ１１を有し、ＰチャネルＭＯＳＦＥＴ１１がスイッチング動作（本実施形態では、ターンオン動作）を行うことによりＩＧＢＴ２００をターンオンするオン側駆動回路２と、
ＩＧＢＴ２００のゲートに接続されるＮチャネルＭＯＳＦＥＴ１２を有し、ＮチャネルＭＯＳＦＥＴ１２がスイッチング動作（本実施形態では、ターンオン動作）を行うことによりＩＧＢＴ２００をターンオフするオフ側駆動回路３と、
ＩＧＢＴ２００のゲートに接続されるＮチャネルＭＯＳＦＥＴ１３を有し、ＮチャネルＭＯＳＦＥＴ１３がスイッチング動作（本実施形態では、ターンオン動作）を行うことにより、ＩＧＢＴ２００がターンオフされた状態を保持するオフ保持回路５と、
を具備し、
オフ保持回路５は、
ＩＧＢＴ２００のゲートに接続され、ＮチャネルＭＯＳＦＥＴ１３のスイッチング動作（本実施形態では、ターンオン動作）によりターンオフ動作を開始し、ＰチャネルＭＯＳＦＥＴ１１およびＮチャネルＭＯＳＦＥＴ１３がスイッチング動作を行うのに要する時間よりもターンオフ動作に要する時間が長いＰＮＰ型バイポーラトランジスタ１４を有する。
ゲート駆動回路１００をこのように構成することは、以下の利点を有する。
すなわち、ＰＮＰ型バイポーラトランジスタ１４はＰチャネルＭＯＳＦＥＴ１１およびＮチャネルＭＯＳＦＥＴ１３よりもターンオフ動作に要する時間が長いため、ＰＮＰ型バイポーラトランジスタ１４がターンオフ動作を開始してからＰＮＰ型バイポーラトランジスタ１４が完全にターンオフとなるまでにＰチャネルＭＯＳＦＥＴ１１にターンオン動作をさせると、オン側駆動回路２を経てＩＧＢＴ２００のゲートに供給される電荷の一部がＰＮＰ型バイポーラトランジスタ１４を通じてグラウンドに移動するので、その分だけＩＧＢＴ２００のゲート電圧Ｖｇｅの上昇、特にＩＧＢＴ２００のターンオン動作の前半段階におけるゲート電圧Ｖｇｅの上昇が緩やかなものとなる。
このように、ゲート駆動回路１００はＩＧＢＴ２００のターンオンにおいて発生するサージ電圧の上昇を抑制することが可能である。
また、ＩＧＢＴ２００のゲートに十分に電荷が蓄えられてＩＧＢＴ２００のゲート電圧Ｖｇｅが再度上昇を始めるまでにはＰＮＰ型バイポーラトランジスタ１４は完全にターンオフとなるので、サージ電圧への影響が小さいＩＧＢＴ２００のターンオン動作の後半段階（ＩＧＢＴ２００のゲート電圧Ｖｇｅが再度上昇を始める段階）においてはＩＧＢＴ２００のゲート電圧Ｖｇｅを素早く上昇する。
このように、ゲート駆動回路１００はＩＧＢＴ２００のサージ電圧の上昇を抑制しつつＩＧＢＴ２００のスイッチング動作に要する時間、ひいてはＩＧＢＴ２００のスイッチングロスを極力低減することが可能である。
さらに、ゲート駆動回路１００のオフ保持回路５は、図３および図４に示す従来のゲート駆動回路５００におけるオフ保持回路５０５にＰＮＰ型バイポーラトランジスタ１４を追加した構成であり、パワー半導体装置、すなわちパワー半導体およびパワー半導体の駆動回路を合わせたものを全体として小型化する（徒に大型化させない）ことが可能である。
【００５３】
また、ゲート駆動回路１００のＰＮＰ型バイポーラトランジスタ１４のターンオフ動作は、
ＩＧＢＴ２００をターンオンするためのＰチャネルＭＯＳＦＥＴ１１のスイッチング動作（本実施形態では、ターンオン動作）よりも先に開始され、かつＩＧＢＴ２００をターンオンするためのＰチャネルＭＯＳＦＥＴ１１のスイッチング動作よりも後に終了する。
このように構成することにより、ＰＮＰ型バイポーラトランジスタ１４がターンオンした状態からターンオフした状態に移行する途中でＰチャネルＭＯＳＦＥＴ１１のスイッチング動作が開始されることとなり、ＩＧＢＴ２００のゲート電圧Ｖｇｅの上昇、特にＩＧＢＴ２００のターンオン動作の前半段階におけるゲート電圧Ｖｇｅの上昇を確実に緩やかにすることが可能である。
【００５４】
また、ゲート駆動回路１００のＰチャネルＭＯＳＦＥＴ１１（本発明に係る第一スイッチング素子に相当）、およびＮチャネルＭＯＳＦＥＴ１３（本発明に係る第三スイッチング素子に相当）はいずれもＭＯＳＦＥＴからなり、
ＰＮＰ型バイポーラトランジスタ１４（本発明に係る第四スイッチング素子に相当）はバイポーラトランジスタからなる。
ゲート駆動回路１００をこのように構成することは、以下の利点を有する。
すなわち、一般にバイポーラトランジスタはＭＯＳＦＥＴよりもスイッチング動作に要する時間が長い（スイッチング動作が遅い）ので、特に複雑な回路を設計したり、複雑な制御を行ったりしなくても容易に第四スイッチング素子のターンオフ動作に要する時間を第一スイッチング素子および第三スイッチング素子のスイッチング動作（本実施形態では、ターンオン動作）に要する時間よりも長くすることが可能である。
【００５５】
また、ゲート駆動回路１００のオフ保持回路５は、
一端がＮチャネルＭＯＳＦＥＴ１３とＰＮＰ型バイポーラトランジスタ１４との間（ＮチャネルＭＯＳＦＥＴ１３のドレインとＰＮＰ型バイポーラトランジスタ１４のベースとの間）に接続され、他端が所定の電圧を発生する電源（本実施形態では、駆動回路電源（Ｖｄｄ））に接続される抵抗２４を有する。
このように構成することにより、簡便な構造でＰＮＰ型バイポーラトランジスタ１４がターンオンした状態からターンオフした状態に移行するのに要する時間、ひいてはＩＧＢＴ２００のターンオン動作の前半段階におけるゲート電圧Ｖｇｅの上昇速度（ＩＧＢＴ２００のゲート電圧の時間変化率）を調整することが可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明に係るパワー半導体のゲート駆動回路の実施の一形態を示す図。
【図２】本発明に係るパワー半導体のゲート駆動回路の実施の一形態におけるパワー半導体のターンオン動作のタイムチャートを示す図。
【図３】従来のパワー半導体のゲート駆動回路の実施の一形態を示す図。
【図４】従来のパワー半導体のゲート駆動回路の実施の一形態におけるパワー半導体のターンオン動作のタイムチャートを示す図。
【符号の説明】
【００５７】
２        オン側駆動回路
３        オフ側駆動回路
５        オフ保持回路
１１      ＰチャネルＭＯＳＦＥＴ（第一スイッチング素子）
１２      ＮチャネルＭＯＳＦＥＴ（第二スイッチング素子）
１３      ＮチャネルＭＯＳＦＥＴ（第三スイッチング素子）
１４      ＰＮＰ型バイポーラトランジスタ（第四スイッチング素子）
１００    ゲート駆動回路
２００    ＩＧＢＴ（パワー半導体）
【図１】
2009194514.tif 000003
【図２】
2009194514.tif 000004
【図３】
2009194514.tif 000005
【図４】
2009194514.tif 000006