(57)【要約】【課題】ＣＭＯＳイメージセンサにおいて、電源電圧に重畳されているノイズの影響が、水平走査回路により読み取られた出力信号線の信号レベルに及ぶのを回避することができ、これにより、電源電圧に重畳されたノイズに対する耐性を高め、引いては、このようなノイズによる影響で、撮像画面などに横筋が現れるといった画質の劣化を改善する。【解決手段】固体撮像装置１００において、画素アレイにおける画素行を選択する垂直走査回路１１０を、特定の画素行が選択された後、水平走査回路により出力信号線Ｌｒの信号レベルの読取りが行われるレベル読取タイミングでは、特定の画素行の選択信号線Ｌｓへの電源電圧の供給を遮断するように構成した。【選択図】図１
2009225021.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を配列してなる画素アレイと、該画素アレイにおける画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線と、該画素アレイにおける画素行毎に設けられ、該画素行を選択するための選択信号線とを備えた固体撮像装置であって、
選択制御信号に基づいて特定の画素行が選択されるよう、該特定の画素行の選択信号線を電源電圧により駆動する垂直走査回路と、
該出力信号線に出力された信号レベルを読み取って画素信号を出力する水平走査回路とを備え、
該垂直走査回路は、該特定の画素行が選択された後、該水平走査回路により該出力信号線の信号レベルの読取りが行われるレベル読取タイミングでは、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成されている固体撮像装置。
【請求項２】
前記垂直走査回路は、
前記電源電圧が供給され、前記選択制御信号に基づいて前記選択信号線を駆動する信号線駆動回路と、
該信号線駆動回路と該電源電圧を供給する電源との間に設けられたスイッチ回路とを備え、
前記特定の画素行が選択された後、前記レベル読取タイミングでは該特定の画素行の選択信号線がフローティング状態となるよう、該スイッチ回路を制御する請求項１に記載の固体撮像装置。
【請求項３】
前記垂直走査回路は、
前記選択制御信号を遅延する遅延回路を有し、
前記スイッチ回路を該遅延回路の出力により制御する請求項２に記載の固体撮像装置。
【請求項４】
前記遅延回路は、多段接続のインバータ回路を有し、該インバータ回路の段数が外部からの設定信号により設定される請求項３に記載の固体撮像装置。
【請求項５】
前記スイッチ回路は、前記電源と前記信号線駆動回路との間に接続されたＰチャネル型トランジスタであり、
該Ｐチャネル型トランジスタのゲートには前記遅延回路の出力が接続されている請求項３に記載の固体撮像装置。
【請求項６】
前記信号線駆動回路は、ＣＭＯＳ構成のインバータ回路である請求項３に記載の固体撮像装置。
【請求項７】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、
前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有する請求項２に記載の固体撮像装置。
【請求項８】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、
該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有する請求項２に記載の固体撮像装置。
【請求項９】
前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベルを読出し、該リセット後に該信号電荷が前記光電変換部から該電荷蓄積部に転送されたときの該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、
前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングと、該水平走査回路により該出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングとを含む期間には、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成されている請求項７または８に記載の固体撮像装置。
【請求項１０】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、
前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有する請求項２に記載の固体撮像装置。
【請求項１１】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、
該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有する請求項２に記載の固体撮像装置。
【請求項１２】
前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベル、および該リセット前の、前記光電変換部からの信号電荷が該電荷蓄積部に蓄積されている状態での該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、
前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングと、該水平走査回路により該出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングとを含む期間には、該選択信号線への電源電圧の供給を遮断するよう構成されている請求項１０または１１に記載の固体撮像装置。
【請求項１３】
前記垂直走査回路は、
前記電源電圧が供給され、前記選択制御信号に基づいて前記選択信号線を駆動する信号線駆動回路と、
該信号線駆動回路と該選択信号線との間に設けられたスイッチ回路とを備え、
前記特定の画素行が選択された後、前記レベル読取タイミングでは該特定の画素行の選択信号線がフローティング状態となるよう該スイッチ回路を制御する請求項１に記載の固体撮像装置。
【請求項１４】
前記垂直走査回路は、
前記選択制御信号を遅延する遅延回路を有し、
前記スイッチ回路を該遅延回路の出力により制御する請求項１３に記載の固体撮像装置。
【請求項１５】
前記遅延回路は、多段接続のインバータ回路を有し、該インバータ回路の段数が外部からの設定信号により設定される請求項１４に記載の固体撮像装置。
【請求項１６】
前記スイッチ回路は、前記信号線駆動回路と前記選択信号線との間に接続され、並列接続のＰチャネル型トランジスタおよびＮチャネルトランジスタからなるトランスファーゲートであり、
該両トランジスタのゲートには前記遅延回路の出力が接続されている請求項１４に記載の固体撮像装置。
【請求項１７】
前記信号線駆動回路は、ＣＭＯＳ構成のインバータ回路である請求項１４に記載の固体撮像装置。
【請求項１８】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、
前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有する請求項１３に記載の固体撮像装置。
【請求項１９】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、
該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有する請求項１３に記載の固体撮像装置。
【請求項２０】
前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベルを読出し、該リセット後に該信号電荷が前記光電変換部から該電荷蓄積部に転送されたときの該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、
前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングと、該水平走査回路により該出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングとを含む期間には、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成されている請求項１８または１９に記載の固体撮像装置。
【請求項２１】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、
前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有する請求項１３に記載の固体撮像装置。
【請求項２２】
前記画素は、
入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、
該信号電荷を蓄積する電荷蓄積部と、
該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、
前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、
該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有する請求項１３に記載の固体撮像装置。
【請求項２３】
前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベル、および該リセット前の、前記光電変換部からの信号電荷が該電荷蓄積部に蓄積されている状態での該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、
前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングと、該水平走査回路により該出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングとを含む期間には、該選択信号線への電源電圧の供給を遮断するよう構成されている請求項２２または２３に記載の固体撮像装置。
【請求項２４】
被写体の撮像を行う撮像部を備えた電子情報機器であって、
該撮像部は、請求項１ないし請求項２３のいずれかに記載の固体撮像装置である電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および電子情報機器に関し、特に、ビデオカメラやディジタルカメラなどの電子式撮像装置に使用されるＣＭＯＳイメージセンサなどの固体撮像装置、およびこの固体撮像装置を搭載した電子情報機器に関するものである。
【背景技術】
【０００２】
従来から固体撮像装置ではその電源にノイズが重畳し、このために動作マージンの低下や不具合が発生する事例が見られる。この電源ノイズを抑制する一手法として以下の特許文献１に開示のものがある。
【０００３】
この特許文献１には、光電変換素子と、その後段に設けられた差動増幅回路とを備えた固体撮像装置において、該差動増幅回路の一方の入力信号である、光電変換素子からの画素信号に同じように、該差動増幅回路の他の入力であるリファレンス信号にノイズなどを重畳させることにより、該差動増幅回路の出力でのノイズ成分を除去できることが記述されている。
【０００４】
しかし、光電変換素子の後段でノイズ除去するには、差動増幅回路など複雑な回路が必要になり、このような回路がチップ面積を占有してしまう。また、光電変換素子の後段で処理すると様々な外乱ノイズも混入してしまい、ノイズ除去が困難になる等の問題が発生する。
【０００５】
図５は、従来のＣＭＯＳイメージセンサの全体構成を示すブロック図であり、図６は、このＣＭＯＳイメージセンサを構成する画素アレイ中の１画素の回路構成と、１画素行に対応する垂直走査回路（ＤＥＣＶ回路）の回路構成とを示している。
【０００６】
図５に示すＣＭＯＳイメージセンサ２００は、複数の画素Ｐｘを二次元状に配列してなる画素アレイ２００ａと、該画素アレイ２００ａにおける画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線Ｌｒと、該画素アレイにおける画素行毎に設けられ、該画素行を選択するための選択信号線Ｌｓとを備えている。この出力信号線Ｌｒは定電流源Ｐｗに接続されている。
【０００７】
また、ＣＭＯＳイメージセンサ２００は、選択制御信号ＳＥＬｎ、・・・、ＳＥＬｍに基づいて特定の画素行が選択されるよう、該特定の画素行の選択信号線Ｌｓを電源電圧により駆動する垂直走査回路２１０と、該出力信号線Ｌｓに出力された信号レベルを読み取って画素信号を出力する水平走査回路２２０とを備えている。
【０００８】
なお、画素アレイ２００ａ、垂直走査回路２１０、および水平走査回路２２０は、半導体基板上に形成された回路素子、配線などにより構成されている。
【０００９】
画素Ｐｘは、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部ＰＤ（フォトダイオード）と、該信号電荷を蓄積する電荷蓄積部ＦＤ（フローティングディフュージョン）と、該信号電荷を該光電変換部ＰＤから該電荷蓄積部ＦＤに転送する転送トランジスタＴｔｒと、該電荷蓄積部ＦＤに蓄積された信号電荷をリセットするリセットトランジスタＲｔｒと、該電荷蓄積部ＦＤの信号レベルを増幅して出力信号線Ｌｒに出力する増幅トランジスタＡｔｒと、選択信号線Ｌｓにより、該増幅トランジスタに電源電圧を供給するよう制御される選択トランジスタＳｔｒとを有している。
【００１０】
ここで、転送トランジスタＴｔｒは、フォトダイオードＰＤと電荷蓄積部ＦＤとの間に接続され、そのゲートは転送信号線Ｌｔに接続されている。リセットトランジスタＲｔｒは、ＡＶＤＤ電源と電荷蓄積部ＦＤとの間に接続され、そのゲートはリセット信号線Ｌｒｓに接続されている。また、選択トランジスタＳｔｒと増幅トランジスタＡｔｒとは、ＡＶＤＤ電源と出力信号線Ｌｒとの間に直列に接続されている。選択トランジスタＳｔｒのドレインはＡＶＤＤ電源に接続され、増幅トランジスタＡｔｒのソースは出力信号線Ｌｒに接続されており、選択トランジスタＳｔｒのゲートは選択信号線Ｌｓに接続され、増幅トランジスタＡｔｒのゲートは電荷蓄積部ＦＤに接続されている。なお、ここで、ＡＶＤＤ電源と出力信号線Ｌｒとの間に接続されている直列接続の選択トランジスタＳｔｒおよび増幅トランジスタＡｔｒは、電源側に増幅トランジスタＳｔｒを接続し、出力信号線Ｌｔ側に選択トランジスタＡｔｒを接続したものでもよい。つまり、増幅トランジスタＡｔｒのドレインがＡＶＤＤ電源に接続され、選択トランジスタＳｔｒのソースが出力信号線Ｌｒに接続されており、選択トランジスタＳｔｒのゲートが選択信号線Ｌｓに接続され、増幅トランジスタＡｔｒのゲートが電荷蓄積部ＦＤに接続されていてもよい。
【００１１】
なお、容量Ｃｓｆは、選択信号線Ｌｓと電荷蓄積部ＦＤとの間の寄生容量であり、容量Ｃａｆは、ＡＶＤＤ電源と電荷蓄積部ＦＤとの間の寄生容量であり、さらに、容量Ｃｆｇは、接地と電荷蓄積部ＦＤとの間の寄生容量（対接地容量）である。
【００１２】
また、ここでは、画素アレイ２００ａは、転送トランジスタＴｔｒを持つ４Ｔｒ構成の画素をＸ方向、Ｙ方向に配列して構成したものであるが、画素アレイは、転送トランジスタＴｔｒを有していない３Ｔｒ構成のものもある。
【００１３】
また、垂直走査回路（ＤＥＣＶ回路）２１０は、各画素Ｐｘの選択トランジスタＳｔｒを制御するＳＥＬ信号ＳＥＬｎ，・・・，ＳＥＬｍと、そのリセットトランジスタＲｔｒを制御するＲＳＴ信号ＲＳＴｎ，・・・，ＲＳＴｍと、その転送ゲート（転送トランジスタ）を制御するＴＸ信号ＴＸｎ，・・・，ＴＸｍとを発生して、これらのトランジスタを駆動制御する駆動制御回路である。
【００１４】
カラム回路（水平走査回路）２２０は、各出力信号線Ｌｒに出力された信号レベルを読み取って、デジタル画素信号を出力するものであり、電荷蓄積部ＦＤがリセットされたときの電荷蓄積部ＦＤの電位（リセット電位）と、電荷蓄積部ＦＤに信号電荷が蓄積されているときの電荷蓄積部ＦＤの電位（信号電位）とをそれぞれ出力信号線Ｌｒから読み取ってその差分電位を出力するＣＤＳ（相関二重サンプリング）回路２２１と、差分電位を増幅するＡＧＣ回路２２２と、該ＡＧＣ回路２２２の出力をＡＤ変換するＡＤ変換回路（ＡＤＣ回路）２２３とを有している。このカラム回路２２０は、画素アレイ２００ａから出力されたアナログ信号から、リセットノイズ、ＦＰＮノイズ（固定パターンノイズ）等のノイズを除去し、アナログ画素信号をデジタル画素信号に変換して出力するものである。
【００１５】
ＤＥＣＶ回路は、反転選択信号ＸＳＥＬの信号レベルを変換して選択信号線Ｌｒに選択信号ＳＥＬを出力するインバータ回路Ｓｖと、反転リセット信号ＸＲＳＴの信号レベルを変換してリセット信号線Ｌｒｓにリセット信号ＳＥＬを出力するインバータ回路Ｒｖと、反転転送信号ＸＴＸの信号レベルを変換して転送信号線Ｌｔに転送信号ＴＸを出力するインバータ回路Ｔｖとを有している。なお、容量Ｃｓは、選択信号線Ｌｓと接地との間の寄生容量、容量Ｃｒは、リセット線Ｌｒｓと接地との間の寄生容量であり、さらに、容量Ｃｔは、転送信号線Ｌｔと接地との間の寄生容量である。
【００１６】
次に、従来のＣＭＯＳイメージセンサの動作を説明する。
【００１７】
図７は、このＣＭＯＳイメージセンサの動作を説明する波形図である。
【００１８】
このようなＣＭＯＳイメージセンサ２００では、入射光の光電変換が画素アレイ２００ａの各画素で行われ、各画素で得られた光電変換信号が上記ＤＥＣＶ回路２１０およびカラム回路２２０により画素信号として読み出される。
【００１９】
例えば、図６に示す画素Ｐｘでは、リセット信号ＲＳＴがハイレベルとなると、リセットトランジスタＲｔｒがオンして、画素電源ＡＶＤＤの電圧が電荷蓄積部ＦＤに印加され、電荷蓄積部ＦＤの電位はリセット電位となる。次に、リセット信号ＲＳＴがハイレベルからローレベルに変化した後、選択信号ＳＥＬがハイレベルとなると、選択トランジスタＡｔｒが導通して、この画素Ｐｘが選択される。この選択された状態では、電荷蓄積部ＦＤ（増幅トランジスタＡｔｒのゲート）の電位が増幅トランジスタＡｔｒにより増幅されて出力信号線Ｌｒに出力されることとなり、このタイミングでは、リセット電位が増幅されて出力信号線Ｌｒに出力される。カラム回路２２０のＣＤＳ回路２２１はこの増幅されたリセット電位をタイミングＴｒａでサンプリングしてサンプリング値を保持する。その後、転送信号ＴＸがハイレベルになると、光電変換部ＰＤで光電変換により得られた信号電荷が光電変換部ＰＤから電荷蓄積部ＦＤに転送される。このとき、電荷蓄積部ＦＤの信号電位は、増幅トランジスタＡｔｒにより増幅されて出力信号線Ｌｒに出力される。カラム回路２２０のＣＤＳ回路２２１はこの増幅された信号電位をタイミングＴｓａでサンプリングしてサンプリング値を保持する。
【００２０】
ＣＤＳ回路２２１は、サンプリングしたリセット電位とサンプリングした信号電位との差分電圧をＡＧＣ回路２２２に出力すると、該ＡＧＣ回路２２２では、この差分電圧を増幅してＡＤＣ回路２２３に出力する。ＡＤＣ回路２２３では、このアナログ差分電圧をデジタル信号に変換し、デジタル画素信号として出力する。
【００２１】
次に、このような固体撮像装置の電源ノイズに対する耐性について説明する。
【００２２】
固体撮像装置の画素電源ＡＶＤＤにサイン波ノイズＮｐｗが混入すると、画素電源と電荷蓄積部（フローティングディフュージョン）ＦＤとのカップリング容量Ｃａｆにより電荷蓄積部ＦＤに電位の揺れＮｆｄが生じ、それがソースフォロワ（増幅トランジスタ）Ａｔｒにより垂直信号線Ｌｒにその電位変動Ｎｒｓとして出力されてしまう。さらに、転送信号ＴＸ、選択信号ＳＥＬ、およびリセット信号ＲＳＴの制御信号線Ｌｔ、Ｌｔｓ、およびＬｓは、画素電源ＡＶＤＤではなく、ＤＥＣＶ回路２１０から電源が供給されており、このＤＥＣＶ回路２１０の電源も基本的に画素電源ＡＶＤＤと共通な場合が多い。そのため、画素電源ＡＶＤＤにサイン波ノイズＮｐｗを混入すると、画素に直接影響が及ぶだけでなく、ＤＥＣＶ回路２１０の電源にもノイズが混入され、制御信号そのものがノイズＮｄを含んだ信号となってしまう。たとえば、選択信号ＳＥＬ、リセット信号ＲＳＴ、転送信号ＴＸにそれぞれノイズＮｄ１、Ｎｄ２、Ｎｄ３が含まれることとなる。
【００２３】
その中でも、選択信号ＳＥＬにノイズＮｄ１が混入すると、選択信号ＳＥＬと電荷蓄積部ＦＤとの寄生カップリング容量Ｃｓｆで、電荷蓄積部ＦＤにサイン波ノイズＮｆｄが重畳される。この結果、サイン波ノイズＮｆｄは、増幅トランジスタＡｔｒを含むソースフォロワ回路により垂直信号線Ｌｒに重畳されるため、それが水平ライン周期により、つまり、画素行毎に、垂直信号線Ｌｒに重畳されたサイン波ＮｒｓのＣＤＳ回路２２によるサンプリング場所が異なるため、横筋となって撮像画面に現れてしまう。
【００２４】
図８には、画素電源ＡＶＤＤにサイン波ノイズＮｐｗ（図６参照）が重畳され、これが選択信号ＳＥＬに影響を与え、電荷蓄積部ＦＤの信号Ｎｆｄが揺れるシミュレーション結果を示す。
【００２５】
シミュレーションでは効果を明確化するために、ＤＥＣＶの電源にのみサイン波ノイズ振幅１００ｍＶ（±５０ｍＶ）を重畳し、画素電源にはサイン波ノイズを重畳しない条件にて、サイン波ノイズの評価を行った。
【００２６】
図８を見ると、ＤＥＣＶ電源に重畳されたサイン波ノイズ振幅１００ｍＶ（±５０ｍＶ）により、選択信号ＳＥＬが揺れ（図８（ｃ）の点線で示す部分Ａ参照）、次に選択信号線Ｌｓと電荷蓄積部ＦＤとの間の寄生カップリング容量Ｃｓｆにより、電荷蓄積部ＦＤにサイン波ノイズ（振幅３３．７ｍＶ）が重畳され、電荷蓄積部ＦＤの電位が揺れている（図８（ａ）参照）。この重畳されたサイン波ノイズ（振幅３３．７ｍＶ）は、増幅トランジスタＡｔｒを含むソースフォロワ回路により、垂直信号線Ｌｒに重畳されることになる。つまりこの例では、電源に入力されたノイズＮｐｗの約１／３が電荷蓄積部ＦＤの電位レベルに重畳されてしまう。なお、図８（ｂ）はリセット信号ＲＳＴの波形を示し、図８（ｄ）は転送信号ＴＸの波形を示している。
【００２７】
また、図６に示す画素Ｐｘでは、画素電源ＡＶＤＤと電荷蓄積部ＦＤとの間には、カップリング容量Ｃａｆが存在する。従って、垂直信号線Ｌｒには、画素電源からカップリング容量を介して直接影響するノイズと、ＤＥＣＶのインバータＳｖの電源から選択信号線を介して影響するノイズの両方が支配的となり、ノイズ耐性を悪化させてしまう。
【００２８】
そこで、固体撮像装置の電源からレギュレータにより内部電圧を生成し、これを画素電源ＡＶＤＤとすることで、電源ノイズの混入を防止する方法もあるが、レギュレータに起因するレイアウト面積の増加、レギュレータそのもののによるノイズ成分の発生、及び画素のダイナミックレンジ縮小などを発生させることとなり得策ではない。
【特許文献１】特開２００３−１９８９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
上述したように、電源に重畳されたノイズにより、画素を選択するための選択信号ＳＥＬが揺れ、次に選択信号線Ｌｓと電荷蓄積部ＦＤとの間の寄生容量Ｃａｆによる容量カップリングにて電荷蓄積部ＦＤの電位にノイズが重畳される。この重畳されたノイズは増幅トランジスタＡｔｒを含むソースフォロワ回路で垂直信号線Ｌｒの電位に重畳され、画質劣化を招くことになる。
【００３０】
本発明は、上記従来の問題点を解決するためになされたもので、電源電圧に重畳されたノイズに対する耐性を高めることができ、これにより、このようなノイズによる影響で、撮像画面などに横筋が現れるといった画質の劣化を改善することができる固体撮像装置およびこのような固体撮像装置を搭載した電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００３１】
本発明に係る固体撮像装置は、複数の画素を配列してなる画素アレイと、該画素アレイにおける画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線と、該画素アレイにおける画素行毎に設けられ、該画素行を選択するための選択信号線とを備えた固体撮像装置であって、選択制御信号に基づいて特定の画素行が選択されるよう、該特定の画素行の選択信号線を電源電圧により駆動する垂直走査回路と、該出力信号線に出力された信号レベルを読み取って画素信号を出力する水平走査回路とを備え、該垂直走査回路は、該特定の画素行が選択された後、該水平走査回路により該出力信号線の信号レベルの読取りが行われるレベル読取タイミングでは、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成されており、そのことにより上記目的が達成される。
【００３２】
本発明は、上記固体撮像装置において、前記垂直走査回路は、前記電源電圧が供給され、前記選択制御信号に基づいて前記選択信号線を駆動する信号線駆動回路と、該信号線駆動回路と該電源電圧を供給する電源との間に設けられたスイッチ回路とを備え、前記特定の画素行が選択された後、前記レベル読取タイミングでは該特定の画素行の選択信号線がフローティング状態となるよう、該スイッチ回路を制御することが好ましい。
【００３３】
本発明は、上記固体撮像装置において、前記垂直走査回路は、前記選択制御信号を遅延する遅延回路を有し、前記スイッチ回路を該遅延回路の出力により制御することが好ましい。
【００３４】
本発明は、上記固体撮像装置において、前記遅延回路は、多段接続のインバータ回路を有し、該インバータ回路の段数が外部からの設定信号により設定されることが好ましい。
【００３５】
本発明は、上記固体撮像装置において、前記スイッチ回路は、前記電源と前記信号線駆動回路との間に接続されたＰチャネル型トランジスタであり、該Ｐチャネル型トランジスタのゲートには前記遅延回路の出力が接続されていることが好ましい。
【００３６】
本発明は、上記固体撮像装置において、前記信号線駆動回路は、ＣＭＯＳ構成のインバータ回路であることが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有することが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有することが好ましい。
【００３９】
本発明は、上記固体撮像装置において、前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベルを読出し、該リセット後に該信号電荷が前記光電変換部から該電荷蓄積部に転送されたときの該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングと、該水平走査回路により該出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングとを含む期間には、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成されていることが好ましい。
【００４０】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有することが好ましい。
【００４１】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有することが好ましい。
【００４２】
本発明は、上記固体撮像装置において、前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベル、および該リセット前の、前記光電変換部からの信号電荷が該電荷蓄積部に蓄積されている状態での該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングと、該水平走査回路により該出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングとを含む期間には、該選択信号線への電源電圧の供給を遮断するよう構成されていることが好ましい。
【００４３】
本発明は、上記固体撮像装置において、前記垂直走査回路は、前記電源電圧が供給され、前記選択制御信号に基づいて前記選択信号線を駆動する信号線駆動回路と、該信号線駆動回路と該選択信号線との間に設けられたスイッチ回路とを備え、前記特定の画素行が選択された後、前記レベル読取タイミングでは該特定の画素行の選択信号線がフローティング状態となるよう該スイッチ回路を制御することが好ましい。
【００４４】
本発明は、上記固体撮像装置において、前記垂直走査回路は、前記選択制御信号を遅延する遅延回路を有し、前記スイッチ回路を該遅延回路の出力により制御することが好ましい。
【００４５】
本発明は、上記固体撮像装置において、前記遅延回路は、多段接続のインバータ回路を有し、該インバータ回路の段数が外部からの設定信号により設定されることが好ましい。
【００４６】
本発明は、上記固体撮像装置において、前記スイッチ回路は、前記信号線駆動回路と前記選択信号線との間に接続され、並列接続のＰチャネル型トランジスタおよびＮチャネルトランジスタからなるトランスファーゲートであり、該両トランジスタのゲートには前記遅延回路の出力が接続されていることが好ましい。
【００４７】
本発明は、上記固体撮像装置において、前記信号線駆動回路は、ＣＭＯＳ構成のインバータ回路であることが好ましい。
【００４８】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有することが好ましい。
【００４９】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該信号電荷を該光電変換部から該電荷蓄積部に転送する転送トランジスタと、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有することが好ましい。
【００５０】
本発明は、上記固体撮像装置において、前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベルを読出し、該リセット後に該信号電荷が前記光電変換部から該電荷蓄積部に転送されたときの該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングと、該水平走査回路により該出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングとを含む期間には、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成されていることが好ましい。
【００５１】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、該電荷蓄積部の信号レベルを増幅して前記出力信号線に出力する増幅トランジスタと、前記選択信号線により、該増幅トランジスタに前記電源電圧を供給するよう制御される選択トランジスタとを有することが好ましい。
【００５２】
本発明は、上記固体撮像装置において、前記画素は、入射光の光電変換により受光量に応じた信号電荷を生成する光電変換部と、該信号電荷を蓄積する電荷蓄積部と、該電荷蓄積部に蓄積された信号電荷をリセットするリセットトランジスタと、前記電源電圧が供給され、該電荷蓄積部の信号レベルを増幅して出力する増幅トランジスタと、該増幅トランジスタと前記出力信号線との間に接続され、前記選択信号線により、該増幅トランジスタで増幅された信号レベルを該出力信号線に出力するよう制御される選択トランジスタとを有することが好ましい。
【００５３】
本発明は、上記固体撮像装置において、前記水平走査回路は、前記電荷蓄積部に蓄積された信号電荷がリセットされたときの該電荷蓄積部のリセットレベル、および該リセット前の、前記光電変換部からの信号電荷が該電荷蓄積部に蓄積されている状態での該電荷蓄積部の信号電荷レベルを読み出して、該リセットレベルと該信号電荷レベルとの差分を画素信号として出力する差分回路を有し、前記垂直走査回路は、前記特定の画素行が選択された後、該水平走査回路により前記出力信号線の信号電荷レベルの読取りが行われる信号電荷レベル読取タイミングと、該水平走査回路により該出力信号線のリセットレベルの読取りが行われるリセットレベル読取タイミングとを含む期間には、該選択信号線への電源電圧の供給を遮断するよう構成されていることが好ましい。
【００５４】
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上記固体撮像装置であり、そのことにより上記目的が達成される。
【００５５】
以下、本発明の作用について説明する。
【００５６】
本発明においては、固体撮像装置において、画素アレイにおける画素行を選択する垂直走査回路を、特定の画素行が選択された後、水平走査回路により出力信号線の信号レベルの読取りが行われるレベル読取タイミングでは、特定の画素行の選択信号線への電源電圧の供給を遮断するようにしたので、水平走査回路により、出力信号線の信号レベルが読み取られる時点では、選択信号線はフローティング状態となっており、このため、電源電圧に重畳されているノイズの影響が、水平走査回路により読み取られた出力信号線の信号レベルに及ぶのを回避することができる。これにより、電源電圧に重畳されたノイズに対する耐性を高めることができ、引いては、このようなノイズによる影響で、撮像画面などに横筋が現れるといった画質の劣化を改善することができる。
【発明の効果】
【００５７】
以上のように、本発明によれば、複数の画素を配列してなる画素アレイと、該画素アレイにおける画素列毎に設けられ、該画素列の画素で得られた信号レベルが出力される出力信号線と、該画素アレイにおける画素行毎に設けられ、該画素行を選択するための選択信号線とを備えた固体撮像装置において、選択制御信号に基づいて特定の画素行が選択されるよう、該特定の画素行の選択信号線を電源電圧により駆動する垂直走査回路と、該出力信号線に出力された信号レベルを読み取って画素信号を出力する水平走査回路とを備え、該垂直走査回路を、該特定の画素行が選択された後、該水平走査回路により該出力信号線の信号レベルの読取りが行われるレベル読取タイミングでは、該特定の画素行の選択信号線への電源電圧の供給を遮断するよう構成したので、電源電圧に重畳されたノイズに対する耐性を高めることができ、これにより、このようなノイズによる影響で、撮像画面などに横筋が現れるといった画質の劣化を改善することができる効果がある。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５９】
（実施形態１）
図１は本発明の実施形態１に係る固体撮像装置を説明する図であり、この固体撮像装置を構成する画素アレイ中の１画素の回路構成と、１画素行に対応する垂直走査回路（ＤＥＣＶ回路）の回路構成とを示している。
【００６０】
この実施形態１の固体撮像装置１００はＣＭＯＳイメージセンサであり、従来の固体撮像装置（ＣＭＯＳイメージセンサ）２００と同様、複数の画素Ｐｘを二次元状に配列してなる画素アレイ（図５参照）と、該画素アレイにおける画素列毎に設けられ、該画素列の画素Ｐｘで得られた信号レベルが出力される出力信号線（以下、垂直信号線ともいう。）Ｌｒと、画素アレイにおける画素行毎に設けられ、画素行を選択するための選択信号線Ｌｓとを備えている。この出力信号線Ｌｒは定電流源Ｐｗに接続されている。ここで、各画素は、従来のものと同様４トランジスタ構成（４ＴＲ構成）となっている。
【００６１】
また、固体撮像装置１００は、選択制御信号ＳＥＬｎ、・・・、ＳＥＬｍに基づいて特定の画素行が選択されるよう、該特定の画素行の選択信号線Ｌｓを電源電圧により駆動する垂直走査回路１１０と、該出力信号線Ｌｒに出力された信号レベルを読み取って画素信号を出力する水平走査回路（図５参照）とを備えている。
【００６２】
そして、この実施形態１の固体撮像装置１００は、画素アレイにおける画素行を選択する垂直走査回路１１０を、特定の画素行が選択された後、水平走査回路により出力信号線の信号レベルの読取りが行われるレベル読取タイミングでは、特定の画素行の選択信号線への電源電圧の供給を遮断するようにしたものであり、これにより、水平走査回路により、出力信号線の信号レベルが読み取られる時点では、選択信号線はフローティング状態となっており、このため、電源電圧に重畳されているノイズの影響が、水平走査回路により読み取られた出力信号線の信号レベルに及ぶのを回避することができるものである。
【００６３】
なお、この実施形態１における画素アレイおよび水平走査回路は従来のものと同一であるので、以下、主に、垂直走査回路１１０について詳述する。
【００６４】
この実施形態１の垂直走査回路（ＤＥＣＶ回路）１１０は、各画素Ｐｘの選択トランジスタＳｔｒを制御するＳＥＬ信号ＳＥＬｎ，・・・，ＳＥＬｍと、そのリセットトランジスタＲｔｒを制御するＲＳＴ信号ＲＳＴｎ，・・・，ＲＳＴｍと、その転送ゲート（転送トランジスタ）を制御するＴＸ信号ＴＸｎ，・・・，ＴＸｍとを発生して、これらのトランジスタを駆動制御する駆動制御回路である。
【００６５】
ここで、ＤＥＣＶ回路１１０は、反転選択信号ＸＳＥＬの信号レベルを反転して選択信号線Ｌｒに選択信号ＳＥＬを出力するインバータ回路Ｓｖと、反転リセット信号ＸＲＳＴの信号レベルを反転してリセット信号線Ｌｒｓにリセット信号ＳＥＬを出力するインバータ回路Ｒｖと、反転転送信号ＸＴＸの信号レベルを反転して転送信号線Ｌｔに転送信号ＴＸを出力するインバータ回路Ｔｖとを有している。また、ＤＥＣＶ回路１１０は、インバータ回路（信号線駆動回路）Ｓｖとその電源電圧を供給する画素電源ＡＶＤＤとの間に設けられたスイッチ回路１２０を備え、前記特定の画素行が選択された後、前記レベル読取タイミングでは該特定の画素行の選択信号線がフローティング状態となるよう、該スイッチ回路１２０を制御する構成となっている。具体的には、前記垂直走査回路１１０は、前記選択制御信号を遅延する遅延回路１１１を有し、上記スイッチ回路１２０が遅延回路１１１の出力により制御されるようになっている。
【００６６】
遅延回路１１１は、多段接続のインバータ回路を有し、インバータ回路の段数が外部からの設定信号により設定される構成となっており、また、スイッチ回路１２０は、電源電圧ＡＶＤＤとインバータ回路Ｓｖとの間に接続されたＰチャネル型トランジスタで構成されており、このＰチャネル型トランジスタのゲートには遅延回路１１１の出力が接続されている。なお、ここでインバータ回路は、電源と接地との間にＰチャネル型トランジスタとＮチャネル型トランジスタとを直列に接続し、該両トランジスタのゲートを共通接続してインバータ回路の入力ノードとし、該両トランジスタの接続点を出力ノードとしたものである。
【００６７】
なお、容量Ｃｓは、選択信号線Ｌｓと接地との間の寄生容量、容量Ｃｒは、リセット線Ｌｒｓと接地との間の寄生容量であり、さらに、容量Ｃｔは、転送信号線Ｌｔと接地との間の寄生容量である。
【００６８】
次に、本実施形態１の固体撮像装置の動作について説明する。
【００６９】
図２は、この実施形態１のＣＭＯＳイメージセンサ（固体撮像装置）１００の動作を説明する波形図である。
【００７０】
このようなＣＭＯＳイメージセンサ１００では、入射光の光電変換が画素アレイ（図５参照）の各画素で行われ、各画素で得られた光電変換信号が上記ＤＥＣＶ回路１１０およびカラム回路（図５参照）により画素信号として読み出される。
【００７１】
例えば、図１に示す４Ｔｒ構成の画素Ｐｘでは、リセット信号ＲＳＴがハイレベルとなると、リセットトランジスタＲｔｒがオンして、画素電源ＡＶＤＤの電圧が電荷蓄積部ＦＤに印加され、電荷蓄積部ＦＤの電位はリセット電位となる。次に、リセット信号ＲＳＴがハイレベルからローレベルに変化した後、選択信号ＳＥＬがハイレベルとなると、選択トランジスタＡｔｒが導通して、この画素Ｐｘが選択される。この選択された状態では、電荷蓄積部ＦＤ（増幅トランジスタＡｔｒのゲート）の電位が増幅トランジスタＡｔｒにより増幅されて出力信号線Ｌｒに出力されることとなり、このタイミングでは、リセット電位が増幅されて出力信号線Ｌｒに出力される。
【００７２】
そして、選択信号ＳＥＬがハイレベルとなった後、遅延回路１１１での設定遅延時間だけ遅れて、スイッチ回路１２０が波形ＳＷに示すようにオフし、選択信号線ＳＥＬは、フローティング状態となる。その後、転送信号ＴＸが立ち上がる直前のタイミングＴｒａで、カラム回路のＣＤＳ回路（図５参照）は、この増幅されたリセット電位をサンプリングしてサンプリング値を保持する。その後、転送信号ＴＸがハイレベルになると、光電変換部ＰＤで光電変換により得られた信号電荷が光電変換部ＰＤから電荷蓄積部ＦＤに転送される。このとき、電荷蓄積部ＦＤの信号電位は、増幅トランジスタＡｔｒにより増幅されて出力信号線Ｌｒに出力される。
【００７３】
次に、転送信号ＴＸがローレベルになった後、選択信号ＳＥＬがローレベルになる直前のタイミングＴｓａで、カラム回路のＣＤＳ回路は、増幅された電荷蓄積部ＦＤの信号電位をサンプリングしてサンプリング値を保持する。その後、選択信号ＳＥＬがローレベルになると、遅延回路１１１での設定遅延時間だけ遅れて、スイッチ回路１２０が波形ＳＷに示すようにオンする。
【００７４】
一方、水平走査回路のＣＤＳ回路は、サンプリングしたリセット電位とサンプリングした信号電位との差分電圧をＡＧＣ回路に出力し、該ＡＧＣ回路２２２は、この差分電圧を増幅してＡＤＣ回路２２３に出力すると、ＡＤＣ回路２２３は、このアナログ差分電圧をデジタル信号に変換し、デジタル画素信号として出力する。
【００７５】
以下、本実施形態１の固体撮像装置の動作を従来のものと対比して詳細に説明する。
【００７６】
従来例では、図６で説明したように、画素電源ＡＶＤＤに重畳したサイン波ノイズＮｐｗはＤＥＣＶ回路２１０に入り、選択信号ＳＥＬ、及びリセット信号ＲＳＴ、画素電荷転送信号ＴＸに重畳される。選択信号ＳＥＬに重畳したノイズは、選択信号線Ｌｓと電荷蓄積部ＦＤとの間の寄生カップリング容量Ｃｓｆにより、電荷蓄積部ＦＤの電位にノイズＮｆｄとして重畳される。この重畳されたノイズＮｆｄは、各画素のソースフォロワ回路により垂直信号線Ｌｒの電位に重畳され、画質劣化を招くことになる。
【００７７】
図７には、画素回路をアクセスするためのＤＥＣＶ回路の制御信号タイミングが示されている。
【００７８】
画素をリセットするＲＳＴ信号にノイズが重畳された場合でも、リセット信号ＲＳＴがＨからＬレベルになった後に、リセットレベルが画素から読み出されるので、リセットレベルサンプリングタイミング（ＲＡタイミング）Ｔｒａでは、電源に乗ったノイズレベルの影響は受けないことになる。同様に、画素電荷転送信号ＴＸにノイズが重畳された場合でも、この転送信号ＴＸがＨからＬレベルになった後に、信号レベルが画素から読み出されるので、信号レベルサンプリングタイミング（ＳＡタイミング）Ｔｓａでは、同様に電源に乗ったノイズレベルの影響は受けないことになる。
【００７９】
次に、画素選択信号ＳＥＬにノイズが重畳された場合には、従来例で説明したように、電荷蓄積部ＦＤと選択信号線Ｌｓとのカップリング容量Ｃｓｆにより電荷蓄積部ＦＤの電位が揺れ、それが垂直信号線Ｌｒにノイズとして重畳されることになる。従来の固体撮像装置では、この選択信号ＳＥＬがＨレベルである状態で、リセットレベルおよび信号レベルが画素から読み出されるので、電源に印加されたノイズの影響が水平走査回路の出力であるデジタル画素信号に影響を及ぼすこととなる。
【００８０】
これに対し、本発明の実施形態１では、このような不具合を解消するために、画素電源ＡＶＤＤとＤＥＣＶ回路のインバータ回路（ＳＥＬ電源）Ｓｖとの間にスイッチ１２０を設置し、リセットレベルおよび信号レベルが画素から読み出されるタイミングでは、このスイッチをオフするようにしている。
【００８１】
図２は、本実施形態１のＤＥＣＶ回路１１０の制御信号タイミングを示している。
【００８２】
従来のＤＥＣＶ回路２１０における動作と異なる点は、画素選択信号ＳＥＬがＨレベルになった後、所定時間（遅延回路１１１での遅延時間）が経過した時点（タイミング）で、電源ＡＶＤＤとＤＥＣＶ回路のインバータ回路（ＳＥＬ電源）Ｓｖとの間のスイッチ１２０をオフする点である。このタイミングでスイッチ１２０をオフすることによって、選択信号ＳＥＬはＨレベルを保持してフローティング状態になる。図２中では、破線にてこのフローティング状態を示している。このように、画素電源ＡＶＤＤとインバータ回路（ＤＥＣＶのＳＥＬ電源）Ｓｖとの間のスイッチ１２０をオフすることによって、画素電源ＡＶＤＤに重畳されたノイズが水平走査回路で読み取られる信号レベルに影響を及ぼすのを完全に遮断することが可能になる。
【００８３】
図３は、図８に示すものと同様なシミュレーションを本実施形態１の固体撮像装置において行った結果を示すものであり、図３に示すシミュレーションでは、本実施形態でのノイズ耐性の改善効果を検証しており、従来例（図８）と同様に、効果を明確化するために、ＤＥＣＶ回路１１０に供給される電源電圧にのみサイン波ノイズ（振幅１００ｍＶ（±５０ｍＶ））を重畳し、画素電源電圧にはサイン波ノイズを重畳しない条件にて評価した。
【００８４】
この図３では、ＤＥＣＶへの電源電圧に重畳されたサイン波ノイズ（振幅１００ｍＶ（±５０ｍＶ））により、画素選択信号ＳＥＬが揺れる様子は確認されない（図３（ｃ）の点線部分Ｂ）。次に、選択信号線Ｌｓと電荷蓄積部ＦＤとの間の寄生カップリング容量Ｃｓｆにて電荷蓄積部ＦＤの電位に僅かではあるが、サイン波ノイズ（振幅０．１７ｍＶ）が重畳される様子が、図３（ａ）に示す波形の上部平坦部分で示されている。この重畳されたサイン波ノイズ（振幅０．１７ｍＶ）Ｎｆｄは増幅トランジスタＡｔｒを含むソースフォロワ回路により、垂直信号線の電位に重畳されるが、電源に入力されたノイズＮｐｗの１／１０００程度というごく僅かなノイズレベルであり、問題にはならない。
【００８５】
つまり、本実施形態１では、電源に重畳されたノイズ（１００ｍＶ（±５０ｍＶ））が画素の電荷蓄積部ＦＤ上では、３３．７ｍＶから０．１７ｍＶにまで低減された。このように、本実施形態１は、ＤＥＣＶへの電源電圧に重畳されたノイズに対しては、大きな効果を有するものである。言い換えると、電源にサイン波などのノイズを入れた際に垂直信号線に出力されるノイズが、どの程度影響されるかを示す項目のＰＳＲＲ（ＰＯＷＥＲ  ＳＵＰＰＬＹ  ＲＥＪＥＣＴＩＯＮ  ＲＡＴＩＯ：電源電圧除去比）の改善がなされており、画質の劣化を防ぐという目的が達成されている。
【００８６】
最後に、図１に示す画素電源ＡＶＤＤと電荷蓄積部ＦＤとの間に存在する寄生容量Ｃａｆにより、画素電源ＡＶＤＤに重畳されたノイズＮｐｗが電荷蓄積部ＦＤにカップリングしてソースフォロワによりそのまま出力されるため、寄生容量ではあるが非常に注意すべき要素である。画素レイアウト時には、この容量を極力小さくするよう努めることによって、電源ノイズの影響を極力抑える必要がある。なお、図３（ｂ）はリセット信号ＲＳＴの波形、図３（ｄ）は転送信号ＴＸの波形を示している。
【００８７】
このように本実施形態１では、固体撮像装置１００において、画素アレイにおける画素行を選択する垂直走査回路１１０を、特定の画素行が選択された後、水平走査回路により出力信号線の信号レベルの読取りが行われるレベル読取タイミングＴｒａおよびＴｓａでは、特定の画素行の選択信号線への電源電圧の供給を遮断するようにしたので、水平走査回路により、出力信号線の信号レベルが読み取られる時点では、選択信号線はフローティング状態となっており、このため、電源電圧に重畳されているノイズの影響が、水平走査回路により読み取られた出力信号線の信号レベルに及ぶのを回避することができる。これにより、電源電圧に重畳されたノイズに対する耐性を高めることができ、引いては、このようなノイズによる影響で、撮像画面などに横筋が現れるといった画質の劣化を改善することができる。
【００８８】
また、本実施形態では、垂直走査回路１１０を、簡素なスイッチ１２０と遅延回路１１１とを追加したものとしてるので、固体撮像装置のレイアウト面積も殆ど増加することはない。
（実施形態２）
図４は本発明の実施形態２に係る固体撮像装置を説明する図であり、この固体撮像装置を構成する画素アレイ中の１画素の回路構成と、１画素行に対応する垂直走査回路（ＤＥＣＶ回路）の回路構成とを示している。
【００８９】
この実施形態２の固体撮像装置１００ａは、実施形態１の固体撮像装置１００のＤＥＣＶ回路１１０とは回路構成の異なるＤＥＣＶ回路１１０ａを備えたものであり、このＤＥＣＶ回路１１０ａは、実施形態１のＤＥＣＶ回路１１０におけるスイッチ回路１１１に代えて、実施形態１におけるインバータ回路Ｓｖと選択信号線Ｌｓとの間にスイッチ回路１２０ａを接続したものである。
【００９０】
このスイッチ回路１２０ａは、並列接続の一対のＰチャネル型トランジスタ１２１およびＮチャネル型トランジスタ１２２からなり、該両トランジスタのゲートに上記遅延回路１１１の出力を接続したトランスファーゲートである。
【００９１】
なお、本実施形態２の固体撮像装置１００ａのその他の構成は、上記実施形態１の固体撮像装置と同様である。
【００９２】
このような構成の実施形態２の固体撮像装置１００ａにおいても上記実施形態１と同様、固体撮像装置１００ａにおいて、画素アレイにおける画素行を選択する垂直走査回路１１０ａを、特定の画素行が選択された後、水平走査回路により出力信号線の信号レベルの読取りが行われるレベル読取タイミングＴｒａおよびＴｓａでは、特定の画素行の選択信号線への電源電圧の供給を遮断するようにしたので、水平走査回路により、出力信号線の信号レベルが読み取られる時点では、選択信号線はフローティング状態となっており、このため、電源電圧に重畳されているノイズの影響が、水平走査回路により読み取られた出力信号線の信号レベルに及ぶのを回避することができる。これにより、電源電圧に重畳されたノイズに対する耐性を高めることができ、引いては、このようなノイズによる影響で、撮像画面などに横筋が現れるといった画質の劣化を改善することができる。
【００９３】
また、本実施形態では、垂直走査回路１１０ａを、簡素なスイッチ１２０ａと遅延回路１１１とを追加したものとしているので、固体撮像装置のレイアウト面積も殆ど増加することはない。
【００９４】
なお、上記実施形態１および２では、画素は４トランジスタ構成である場合について説明したが、画素は転送トランジスタを有していない３トランジスタ構成であってもよい。
【００９５】
この場合、電荷蓄積部ＦＤの信号レベルを読み出すタイミングは、リセット信号ＲＳＴの立ち上がる直前のタイミングとなり、また、電荷蓄積部ＦＤのリセットレベルを読み出すタイミングは、該リセット信号の立下り直後のタイミングとなる。従って、この場合は、スイッチ回路１２０あるいは１２０ａは、少なくとも、リセット信号ＲＳＴの立ち上がり直前の信号レベルの読出タイミングと、リセット信号ＲＳＴの立下り直後のリセットレベルの読出タイミングとを含むようなオフ期間を設定する必要がある。また、このような３トランジスタ構成の画素においても、ＡＶＤＤ電源と出力信号線との間に接続される直列接続の選択トランジスタおよび増幅トランジスタは、いずれのトランジスタを電源側に接続したものでもよい。つまり、電源側に選択トランジスタを、出力信号線側に増幅トランジスタを接続しても、あるいは電源側に増幅トランジスタを、出力信号線側に選択トランジスタを接続してもよい。
（実施形態３）
なお、上記実施形態１および２では、特に説明しなかったが、上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。本発明の電子情報機器は、本発明の上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
【００９６】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９７】
本発明は、固体撮像装置および電子情報機器の分野において、固体撮像装置の電源に加えられたノイズの悪影響が出力信号に及ぶのを改善することができ、ＣＭＯＳイメージセンサなどの固体撮像装置を搭載した電子情報機器、例えば、ビデオカメラやディジタルカメラなどの電子式撮像装置などに応用できるものである。
【図面の簡単な説明】
【００９８】
【図１】図１は本発明の実施形態１に係る固体撮像装置を説明する図であり、この固体撮像装置を構成する画素アレイ中の１画素の回路構成と、１画素行に対応する垂直走査回路（ＤＥＣＶ回路）の回路構成とを示している。
【図２】図２は、本実施形態１のＣＭＯＳイメージセンサ（固体撮像装置）１００の動作を説明する波形図である。
【図３】図３は、本実施形態１の固体撮像装置における効果として、画素電源ＡＶＤＤにサイン波ノイズが重畳され、これが選択信号ＳＥＬに影響を与え、電荷蓄積部ＦＤの信号Ｎｆｄが揺れるシミュレーション結果を説明する図であり、電荷蓄積部ＦＤの電位変化（図（ａ））、リセット信号ＲＳＴの波形（図（ｂ））、選択信号ＳＥＬの波形（図（ｃ））、および転送信号ＴＸの波形（図（ｄ））を示している。
【図４】図４は本発明の実施形態２に係る固体撮像装置を説明する図であり、この固体撮像装置を構成する画素アレイ中の１画素の回路構成と、１画素行に対応する垂直走査回路（ＤＥＣＶ回路）の回路構成とを示している。
【図５】図５は、従来のＣＭＯＳイメージセンサの全体構成を示すブロック図である。
【図６】図６は、この従来のＣＭＯＳイメージセンサを構成する画素アレイ中の１画素の回路構成と、１画素行に対応する垂直走査回路（ＤＥＣＶ回路）の回路構成とを示す図である。
【図７】図７は、このＣＭＯＳイメージセンサの動作を説明する波形図である。
【図８】図８は、従来のＣＭＯＳイメージセンサにおいて、画素電源ＡＶＤＤにサイン波ノイズが重畳され、これが選択信号ＳＥＬに影響を与え、電荷蓄積部ＦＤの信号Ｎｆｄが揺れるシミュレーション結果を説明する図であり、電荷蓄積部ＦＤの電位変化（図（ａ））、リセット信号ＲＳＴの波形（図（ｂ））、選択信号ＳＥＬの波形（図（ｃ））、および転送信号ＴＸの波形（図（ｄ））を示している。
【符号の説明】
【００９９】
１００、１００ａ  固体撮像装置
１１０、１１０ａ  垂直走査回路（ＤＥＣＶ回路）
１１１  遅延回路
１２０、１２０ａ  スイッチ回路
２２０  水平走査回路  
Ａｔｒ  増幅トランジスタ
Ｒｔｒ  リセットトランジスタ
Ｓｔｒ  選択トランジスタ
Ｔｔｒ  転送トランジスタ
【図１】
2009225021.tif 000003
【図２】
2009225021.tif 000004
【図３】
2009225021.tif 000005
【図４】
2009225021.tif 000006
【図５】
2009225021.tif 000007
【図６】
2009225021.tif 000008
【図７】
2009225021.tif 000009
【図８】
2009225021.tif 000010