(57)【要約】【課題】電子ズーム倍率が変更されたフレームの信号出力レベルの変動を防止することを課題とする。【解決手段】画素を２次元状に配置した画素部（１００）と、リセットトランジスタ及び転送トランジスタを制御することによりフローティングディフュージョン及び光電変換素子の画素信号を行単位でフレーム毎にリセット走査するリセット走査回路（１０２）と、前記転送トランジスタを制御することにより前記光電変換素子の画素信号を前記フローティングディフュージョンに行単位でフレーム毎に転送走査する読み出し走査回路（１０１）とを有し、前記リセット走査から前記転送走査までの時間は前記光電変換素子の電荷蓄積時間であり、前記リセット走査回路は、フレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間に、フレームＮ−１に対して垂直走査周期を変更してフレームＮの前記リセット走査を開始する。【選択図】図１
2009225341.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光電変換素子と、電荷を蓄積するためのフローティングディフュージョンと、前記光電変換素子の画素信号を前記フローティングディフュージョンに転送するための転送トランジスタと、前記フローティングディフュージョンをリセット電圧に接続するためのリセットトランジスタと、ゲートが前記フローティングディフュージョンに接続された増幅トランジスタとを有する画素を２次元状に配置した画素部と、
前記リセットトランジスタ及び前記転送トランジスタを制御することにより前記フローティングディフュージョン及び前記光電変換素子の画素信号を行単位でフレーム毎にリセット走査するリセット走査回路と、
前記転送トランジスタを制御することにより前記光電変換素子の画素信号を前記フローティングディフュージョンに行単位でフレーム毎に転送走査する読み出し走査回路とを有し、
前記リセット走査から前記転送走査までの時間は前記光電変換素子の電荷蓄積時間であり、
前記リセット走査回路は、フレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間に、フレームＮ−１に対して垂直走査周期を変更してフレームＮの前記リセット走査を開始することを特徴とする固体撮像装置。
【請求項２】
さらに、前記増幅トランジスタから出力された画素信号を増幅するためのゲイン補正回路を有し、
前記ゲイン補正回路は、フレームＮの画素信号を増幅するためのゲインをフレームＮ−１の画素信号を増幅するためのゲインよりも大きくすることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
フレームＮの前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積は、フレームＮ−１の前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積に対して略等しいことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
フレームＮの画素信号の感度と前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積は、フレームＮ−１の画素信号の感度と前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積に対して略等しいことを特徴とする請求項１又は２記載の固体撮像装置。
【請求項５】
前記ゲイン補正回路は、フレームＮ−Ｍ（Ｍは１より大きい整数）からフレームＮにかけて段階的にゲインを大きくすることを特徴とする請求項２記載の固体撮像装置。
【請求項６】
前記ゲイン補正回路は、フレームＮからフレームＮ＋Ｍ（Ｍは１より大きい整数）にかけて段階的にゲインを小さくすることを特徴とする請求項２記載の固体撮像装置。
【請求項７】
前記リセット走査回路は、フレームＮの前記電荷蓄積時間がフレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間よりも短い場合は垂直走査周期を変更するようにフレームＮの前記リセット走査を開始し、フレームＮの前記電荷蓄積時間がフレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間よりも長い場合は垂直走査周期の変更をせずフレームＮの前記リセット走査を開始することを特徴とする請求項１記載の固体撮像装置。
【請求項８】
さらに、前記増幅トランジスタから出力された画素信号を増幅するためのゲイン補正回路を有し、
前記リセット走査回路は、フレームＮの前記電荷蓄積時間がフレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間よりも長い場合はフレームＮの前記電荷蓄積時間が行毎に異なるように前記リセット走査を行い、
前記ゲイン補正回路は、フレームＮの画素信号を行毎に異なるゲインで増幅することを特徴とする請求項７記載の固体撮像装置。
【請求項９】
フレームＮの前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積は、フレームＮ−１の前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積に対して略等しいことを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
フレームＮの画素信号の感度と前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積は、フレームＮ−１の画素信号の感度と前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積に対して略等しいことを特徴とする請求項８記載の固体撮像装置。
【請求項１１】
光電変換を行う光電変換素子と、電荷を蓄積するためのフローティングディフュージョンと、前記光電変換素子の画素信号を前記フローティングディフュージョンに転送するための転送トランジスタと、前記フローティングディフュージョンをリセット電圧に接続するためのリセットトランジスタと、ゲートが前記フローティングディフュージョンに接続された増幅トランジスタとを有する画素を２次元状に配置した画素部を有する固体撮像装置の駆動方法であって、
前記リセットトランジスタ及び前記転送トランジスタを制御することにより前記フローティングディフュージョン及び前記光電変換素子の画素信号を行単位でフレーム毎にリセット走査するリセット走査ステップと、
前記転送トランジスタを制御することにより前記光電変換素子の画素信号を前記フローティングディフュージョンに行単位でフレーム毎に転送走査する読み出し走査ステップとを有し、
前記リセット走査から前記転送走査までの時間は前記光電変換素子の電荷蓄積時間であり、
前記リセット走査ステップは、フレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間に、フレームＮ−１に対して垂直走査周期を変更してフレームＮの前記リセット走査を開始することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子カメラ等に使用される固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
従来、静止画像や動画を撮像・記録・再生する撮像装置として、固体メモリ素子を有するメモリカードを記録媒体とし、ＣＣＤ、ＣＭＯＳ等の固体撮像素子で撮像した静止画像や動画像を記録・再生する電子カメラ等の固体撮像装置が既に知られている。ＣＣＤはCharge Coupled Deviceであり、ＣＭＯＳはComplementary Metal Oxide Semiconductorである。
【０００３】
また、カメラ付き携帯電話等の小型撮像装置においては、撮像領域の中から所望の範囲の信号のみを取り出すことにより画像を拡大して電子的にズームを行うようにした電子ズームが必須機能として搭載されている。
【０００４】
電子ズーム機能を有する固体撮像装置として、例えば特許文献１に開示された撮像装置がある。これは、動画撮影中に電子ズーム倍率を変更したときに、フレームＮのリセット走査期間がフレームＮ−１の読み出し走査期間に一部重なる場合でも、変更された水平走査期間と垂直走査期間に基づき、フレームＮのリセット走査と読み出し走査を行なっている。この制御によって、電子ズーム倍率が変更されたフレームＮにおける露光時間を一定にすることで均一な画像を得て、滑らかな電子ズーム倍率変更を実現したものである。
【０００５】
一方、カメラ付き携帯電話等の小型撮像装置においては、１画素に占めるトランジスタの面積を削減してフォトダイオードの面積を確保するために、特許文献２に開示された３トランジスタ構成のＣＭＯＳセンサが幅広く用いられている。この方式では、フォトダイオードに蓄積された電荷を一旦フローティングディフュージョン（以下ＦＤという）に転送する転送ＭＯＳと、画素毎に設けられた増幅ＭＯＳと、ＦＤの電位をリセットするリセットＭＯＳで１画素を構成している。
【０００６】
また、特許文献３には、駆動方法を切り換えた場合であっても、次フレーム内で蓄積時間の差が生ずることを防ぐことができる撮像装置が記載されている。
【０００７】
【特許文献１】特開２００５−９４１４２号公報
【特許文献２】特開２００３−４６８６４号公報
【特許文献３】特開２００７−７４０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２に開示された３トランジスタ構成のＣＭＯＳセンサは、フォトダイオードの電位をリセットするときに、リセット電位に対応して垂直出力線の電位が変化してしまう。従って、リセット走査による選択行においてフォトダイオードに蓄積された電荷をリセットするタイミングと、読み出し走査による選択行おいてフォトダイオードに蓄積された電荷をＣＴに読み出すタイミングを同時にすることができない。以下、前記リセット走査による選択行を「リセット行」といい、前記リセットするタイミングを「リセットタイミング」といい、前記読み出し走査による選択行を「読み出し行」といい、前記ＣＴに読み出すタイミングを「読み出しタイミング」という。
【０００９】
特許文献１に開示された撮像装置は、読み出し走査とリセット走査を独立したタイミングで行う必要があるため、リセット行のリセットタイミングと読み出し行の読み出しタイミングを様々な比率の電子ズーム倍率変更で重ならないようにすることが困難であった。また、読み出し走査とリセット走査を独立したタイミングで行うために、センサ駆動信号が２系統必要になり、制御回路が複雑化してしまう課題があった。
【００１０】
本発明の目的は、電子ズーム倍率が変更されたフレームの信号出力レベルの変動を防止し、均一な画像を得ることができ、滑らかな電子ズーム倍率変更が実現できる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の固体撮像装置は、光電変換を行う光電変換素子と、電荷を蓄積するためのフローティングディフュージョンと、前記光電変換素子の画素信号を前記フローティングディフュージョンに転送するための転送トランジスタと、前記フローティングディフュージョンをリセット電圧に接続するためのリセットトランジスタと、ゲートが前記フローティングディフュージョンに接続された増幅トランジスタとを有する画素を２次元状に配置した画素部と、前記リセットトランジスタ及び前記転送トランジスタを制御することにより前記フローティングディフュージョン及び前記光電変換素子の画素信号を行単位でフレーム毎にリセット走査するリセット走査回路と、前記転送トランジスタを制御することにより前記光電変換素子の画素信号を前記フローティングディフュージョンに行単位でフレーム毎に転送走査する読み出し走査回路とを有し、前記リセット走査から前記転送走査までの時間は前記光電変換素子の電荷蓄積時間であり、前記リセット走査回路は、フレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間に、フレームＮ−１に対して垂直走査周期を変更してフレームＮの前記リセット走査を開始することを特徴とする。
【００１２】
また、本発明の固体撮像装置の駆動方法は、光電変換を行う光電変換素子と、電荷を蓄積するためのフローティングディフュージョンと、前記光電変換素子の画素信号を前記フローティングディフュージョンに転送するための転送トランジスタと、前記フローティングディフュージョンをリセット電圧に接続するためのリセットトランジスタと、ゲートが前記フローティングディフュージョンに接続された増幅トランジスタとを有する画素を２次元状に配置した画素部を有する固体撮像装置の駆動方法であって、前記リセットトランジスタ及び前記転送トランジスタを制御することにより前記フローティングディフュージョン及び前記光電変換素子の画素信号を行単位でフレーム毎にリセット走査するリセット走査ステップと、前記転送トランジスタを制御することにより前記光電変換素子の画素信号を前記フローティングディフュージョンに行単位でフレーム毎に転送走査する読み出し走査ステップとを有し、前記リセット走査から前記転送走査までの時間は前記光電変換素子の電荷蓄積時間であり、前記リセット走査ステップは、フレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間に、フレームＮ−１に対して垂直走査周期を変更してフレームＮの前記リセット走査を開始することを特徴とする。
【発明の効果】
【００１３】
所定の期間に垂直走査周期を変更することにより、電子ズーム倍率が変更されたフレームの信号出力レベルの変動を防止することができる。その結果、均一な画像を得ることができ、滑らかな電子ズーム倍率変更が実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に関する実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置のブロック図である。固体撮像装置は、電子カメラに使用され、動画撮影時の電子ズーム機能を有し、電子ズーム倍率変更が可能である。図１において、画素部１００は、入力した光信号を電気信号に変換して蓄積する単位画素が２次元配置されている。読み出し走査回路１０１とリセット走査回路１０２は画素部１００の行を選択するための走査回路である。読み出し走査回路１０１で選択された行を構成する画素に蓄積された電気信号は、行単位で読み出し回路１０４によって読み出される。これ以降、画素部１００における所定領域の行を読み出し走査回路１０１によって順次走査し、画素に蓄積された電気信号を読み出し回路１０４まで読み出す一連の動作を読み出し走査と呼ぶ。また、読み出し回路１０４に読み出された画素に蓄積された光信号を画素信号と呼ぶ。
【００１５】
一方、画素部１００における所定領域の行をリセット走査回路１０２によって順次走査し、画素に蓄積された電気信号を所定電位にリセットする動作をリセット走査と呼ぶ。光信号を画素に蓄積する時間は、このリセット走査から読み出し走査までの時間で制御される。
【００１６】
水平走査回路１０３は、画素部１００の列を選択するための走査回路である。読み出し回路１０４に行単位で読み出された画素信号は、水平走査回路１０３で選択された列単位で順次出力される。読み出し回路１０４から出力されたアナログ画素信号は、ＡＤ（アナログディジタル）変換器１０５によってディジタル化される。ディジタル化された画素信号は、ゲイン補正回路１０６によってその出力を所定倍して所望の出力レベルが得られるように調整される。ゲイン補正された画素信号は、少なくとも１行分の画素信号を保持するメモリ１０７に入力される。電子ズーム倍率変化等によって垂直走査周期が変更された場合でも、メモリ１０７に保持された少なくとも１行分の画素信号は、所定のフレームレートで読み出される。このように、電子ズーム倍率に対応したタイミングでメモリ１０７の書き込み、読み出しを制御することによってフレームレートを一定に保つことができる。
【００１７】
撮像制御部１０８は、読み出し走査回路１０１、リセット走査回路１０２を駆動する垂直走査信号、水平走査回路１０３を駆動する水平走査信号、ＡＤ変換器１０５の制御信号、ゲイン補正回路１０６のゲイン制御信号を制御する。また、撮像制御部１０８は、メモリ１０７の書き込みと読み出し制御信号を制御する。具体的には、撮像制御部１０８は、電子ズーム倍率に対応して制御する。
【００１８】
本実施形態では、読み出し回路１０４の出力をＡＤ変換器１０５に入力し、ディジタル化した画素信号に対してゲイン補正回路１０６によってディジタルゲイン補正を行っている。ここで、図７に示すように読み出し回路１０４から出力した画素出力に対してゲイン補正回路１０６によってアナログゲイン補正を行い、その後のＡＤ変換器１０５によってディジタル化しても本実施形態の効果は変わらない。ＡＤ変換器１０５は、画素信号をメモリ１０７に出力する。
【００１９】
図２は、本実施形態による固体撮像装置を構成する画素部１００内の画素の回路図である。以下、ＭＯＳ電界効果トランジスタをＭＯＳＦＥＴという。単位画素２００は、フォトダイオード２０１、増幅ＭＯＳＦＥＴ２０４、転送ＭＯＳＦＥＴ２０２、フォトダイオード２０１をリセットするためのリセットＭＯＳＦＥＴ２０３で構成されている。増幅ＭＯＳＦＥＴ２０４は、フォトダイオード２０１によって生成された電荷を増幅する。転送ＭＯＳＦＥＴ２０２は、フォトダイオード２０１と増幅ＭＯＳＦＥＴ２０４の間に設けられ、画素を行単位で選択してフォトダイオード２０１の電荷を増幅ＭＯＳＦＥＴ２０４に転送する。また、増幅ＭＯＳＦＥＴ２０４のゲートは、画素信号を一時的に保持する機能を有し、フローティングディフュージョン（ＦＤ：Floating Diffusion）２０５と呼ばれる。
【００２０】
増幅ＭＯＳＦＥＴ２０４のゲート及びリセットＭＯＳＦＥＴ２０３のソースは、転送ＭＯＳＦＥＴ２０２を介してフォトダイオード２０１に接続されている。リセットＭＯＳＦＥＴ２０３のドレイン及び増幅ＭＯＳＦＥＴ２０４のドレインは、パルス駆動ができる電源電圧Ｖｃｃに接続されている。ＦＤ２０５は、増幅ＭＯＳＦＥＴ２０４のゲートに接続されているので、増幅ＭＯＳＦＥＴ２０４はＦＤ２０５の電位に対応した信号を垂直信号線２０６に出力する。
【００２１】
フォトダイオード２０１で生成された信号電荷は転送ＭＯＳＦＥＴ２０２によってＦＤ２０５に転送される。垂直信号線２０６には多数の画素が接続されているが、本実施形態のように３トランジスタで画素２００を構成した場合は、ＦＤ２０５の電位によって画素の選択を制御している。通常はＦＤ２０５の電位をローレベルにし、画素を選択するときには選択画素のＦＤ２０５の電位をハイレベルにすることで、選択画素の信号を垂直信号線２０６に出力する。その後、選択画素のＦＤ２０５の電位をローレベルに戻し、画素を非選択とする。
【００２２】
フォトダイオード２０１で生成された信号電荷をリセットする場合には、Ｖｃｃ、Ｐｒｅｓ、Ｐｔｘをそれぞれハイレベルとすることで、フォトダイオード２０１に蓄積された電荷をリセットする。このとき、ＦＤ２０５の電位がリセット電位であるハイレベルとなっているため、垂直信号線２０６にはリセット電位に対応した信号が垂直信号線２０６に出力されている。
【００２３】
従って、読み出し走査回路１０１によって選択された行が読み出し走査を行っている期間に、リセット走査回路１０２によって選択された行がリセット走査をした場合は、１本の垂直信号線２０６に対して２つの画素が同時に選択されてしまうことになる。そのため、垂直信号線２０６に読み出された信号が破壊されてしまうことになる。従って、本実施形態の３トランジスタ構成の画素では、このように読み出し行の垂直信号線２０６への読み出し動作と、リセット行のフォトダイオードリセット動作を同時に行うことができない。
【００２４】
図３は、本実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームのリセット走査及び読み出し走査のタイミングを示した図である。この図ではさらに画面全体で読み出される画素の範囲を図示している。以下、固体撮像装置の駆動方法を説明する。
【００２５】
ここではフレームレートを１／６０秒として固定している。電子ズーム倍率Ｍ倍、すなわち１／Ｍ行間引きを行う垂直走査としているときに、フレームＮから電子ズーム倍率を２Ｍ倍、すなわち１／２Ｍ行間引きを行う垂直走査となるように、電子ズーム倍率を変化している。読み出し終了行から読み出し開始行を引いた行数はフレームＮではフレームＮ−１の１／２になっている。
【００２６】
フレームＮの蓄積時間は点線で示したフレームＮのリセット走査から実線で示したフレームＮの読み出し走査の期間で表される。本実施形態では、フレームＮ−１の読み出しが終了した時刻Ａにて垂直走査周期を１／Ｍ行間引きから１／２Ｍ間引きへと切り替えている。時刻Ａから時刻Ｂまでの期間にフレームＮのリセット走査を開始すれば、読み出し行の垂直信号線への読み出し動作と、リセット行のフォトダイオードリセット動作が重なることはない。この時刻Ａから時刻Ｂまでの期間を垂直ブランキング期間と呼ぶ。
【００２７】
次に、本実施形態におけるゲイン補正について説明する。図３では、説明の簡略化のためにフレームＮ−１、Ｎ、Ｎ＋１での被写体の明るさを同じと仮定している画素の感度が同じであればフレームＮ−１、Ｎ、Ｎ＋１の蓄積時間は等しくＴ１とならなくてはいけない。しかしＮ−１フレームの終了時刻ＡからＮフレームの開始時刻Ｂまでの蓄積期間Ｔ２がＴ１より短くなるため、その分信号出力が低下する。不足している信号出力を補うために図１に示したゲイン補正回路１０６でＴ１／Ｔ２倍のゲインをかけることで、フレームＮの画素信号の信号レベルがフレームＮ−１と等しくなるように補正している。フレームＮの画素信号を増幅するためのゲインＴ１／Ｔ２と蓄積時間Ｔ２の積は、フレームＮ−１の画素信号を増幅するためのゲイン１倍と蓄積時間Ｔ１の積に対して等しい。
【００２８】
本実施形態では、説明の簡略化のためにフレームＮ−１、Ｎ、Ｎ＋１での被写体の明るさを同じと仮定しているが、実際は異なる場合がある。このとき、フレームＮで補正するゲインはＴ１／Ｔ２ではなく、フレームＮ−１とフレームＮでの被写体の照度比を考慮したゲインにする必要がある。
【００２９】
図４は、本実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームのメモリ１０７の書き込み及び読み出しのタイミングを示した図である。図３で示した時刻Ａで垂直走査周期が電子ズーム倍率Ｍ倍から２Ｍ倍へ変更されている。電子ズーム倍率変更に伴い水平ブランキング期間が変わるため、メモリ１０７の書き込みタイミングが変化している。垂直走査周期が変更されてもフレームレートは１／６０秒一定とするためにメモリ１０７の読み出しタイミングは変わらない。つまり、図１で示したメモリ１０７によって、垂直走査周期が変更されたフレームのメモリ書き込みから読み出しまでの時間をＴ３からＴ４へ変更することによって、フレームレートを一定に保つことができる。
【００３０】
以上のように、本実施形態によれば図２で示した３トランジスタ構成の画素２００をもつ固体撮像装置において、電子ズーム倍率が変更されたフレームにおける信号出力を一定にすることができ、均一な画像を得て滑らかな電子ズーム倍率変更が実現できる。
【００３１】
（第２の実施形態）
本発明の第２の実施形態では、電子ズーム倍率２Ｍ倍のときの入射光に対する画素の感度が、Ｍ倍の時に比べて２倍とした。電子ズーム倍率Ｍ倍と２Ｍ倍の時で読み出す画素信号の加算数を２倍にしてより多くの画素情報を使用することによって電子ズームによる解像度劣化を低減したものである。
【００３２】
図５は、本発明の第２の実施形態による電子ズームの倍率変更によって垂直走査周期が変更されたフレームのリセット走査及び読み出し走査のタイミングを示した図である。図５では、フレームＮ−１、Ｎ、Ｎ＋１での被写体の明るさを同じとしている。フレームＮ−１に比べ、フレームＮでは画素信号を２行加算することによって感度が２倍になっている。従って、フレームＮ−１の蓄積時間をＴ１とするとフレームＮ、Ｎ＋１の蓄積時間はＴ１／２となるが、Ｔ１／２がフレームＮ−１の垂直ブランキング期間よりも大きい時には、フレームＮ−１の垂直ブランキング期間Ｔ２に留めておく。
【００３３】
本実施形態では、電子ズーム倍率変更が変更されても、異なる垂直走査周期を持つ読み出し走査とリセット走査が重なることがないため、撮影制御部１０８が生成する垂直走査信号を簡略化することができる。
【００３４】
フレームＮでは不足している露光時間を補うために図１に示したゲイン補正回路１０６で（Ｔ１／２）／Ｔ２倍のゲインをかけ、フレームＮの画素信号の信号レベルがフレームＮ−１と等しくなるように補正している。フレームＮの画素信号の感度（例えば２倍）と画素信号を増幅するためのゲイン（例えば（Ｔ１／２）／Ｔ２）と蓄積時間（例えばＴ２）の積は、Ｔ１である。フレームＮ−１の画素信号の感度（１倍）と画素信号を増幅するためのゲイン（例えば１）と蓄積時間（例えばＴ１）の積は、Ｔ１である。フレームＮの上記の積は、フレームＮ−１の上記の積に対して等しい。
【００３５】
本実施形態では、説明の簡略化のためにフレームＮ−１、Ｎ、Ｎ＋１での被写体の明るさを同じと仮定しているが、実際は異なる場合がある。このときフレームフレームＮで補正するゲインは、（Ｔ１／２）／Ｔ２ではなく、フレームＮ−１とフレームＮでの被写体の照度比を考慮したゲインにする必要がある。
【００３６】
以上のように、本実施形態によれば図２で示した３トランジスタ構成の画素２００をもつ固体撮像装置において、電子ズーム倍率が変更されたフレームにおける信号出力を一定にすることができ、均一な画像を得て滑らかな電子ズーム倍率変更が実現できる。
【００３７】
（第３の実施形態）
本発明の第３の実施形態は、電子ズーム倍率変更の前後数フレームにわたってゲイン補正を行うものである。電子ズーム倍率変更時の１フレームのみゲイン補正を行う第１の実施形態に比べ、複数フレームにわたって段階的にターゲットとなる補正値にゲインを近づけることによってゲイン変更によるフレーム毎の画質変化を低減したものである。
【００３８】
図６は、本発明の第３の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームの蓄積時間とゲイン補正値を示した図である。図６では、説明の簡略化のためにフレームＮ−５〜Ｎ＋５での被写体の明るさを同じにしている。すなわち、画素の感度が同じであればフレームＮ−５〜Ｎ＋５の蓄積時間は等しくＴ１となるが、Ｔ１がフレームＮ−１の垂直ブランキング期間よりも大きい時には、フレームＮ−１の垂直ブランキング期間Ｔ２以下にしておく。本実施形態では、垂直ブランキング期間Ｔ２よりもフレームＮ−５の蓄積時間Ｔ１が充分大きく、また、垂直ブランキング期間Ｔ２よりもフレームＮの蓄積時間（１／６）×Ｔ１が同等、又は、小さい状態になっている。
【００３９】
本実施形態では、電子ズーム倍率変更が変更されても、異なる垂直走査周期を持つ読み出し走査とリセット走査が重なることがないため、撮影制御部１０８が生成する垂直走査信号を簡略化することができる。
【００４０】
電子ズーム変更の５フレーム前のフレームＮ−５では、蓄積時間Ｔ１、ゲイン補正値１で画素信号を出力している。フレームＮ−４からＮまではＴ１／６刻みて蓄積時間を減少させ、補正後の画素信号の信号レベルが等しくなるようにゲイン補正値を増加させる。フレームＮ＋１からＮ＋４まではＴ１／６刻みで蓄積時間を増加させ、補正後の画素信号の信号レベルが等しくなるようにゲイン補正値を減少させる。
【００４１】
本実施形態では、電子ズーム倍率変更の前後4フレームに対して蓄積時間の調整とゲイン補正を行ったが、そのフレーム数を変更しても本実施形態の効果は変わらない。
【００４２】
以上のように、本実施形態によれば図２で示した３トランジスタ構成の画素２００をもつ固体撮像装置において、電子ズーム倍率が変更されたフレームにおける露光時間を一定にすることができ、均一な画像を得て滑らかな電子ズーム倍率変更が実現できる。
【００４３】
本実施形態は、切り替え時の１フレームだけゲインアップするとそのフレームだけＳ／Ｎが急激に悪化することを防止するため、徐々にゲインを調整することによりＳ／Ｎ悪化が視覚的に目立ちにくくなるという効果を有する。
【００４４】
（第４の実施形態）
本発明の第４の実施形態は第１の実施形態に類する実施形態であるが、電子ズームの倍率変更等によって垂直走査周期が変更されたフレームの画素信号をゲイン補正回路にて補正する補正方法が異なる。第１の実施形態では、垂直走査周期が変更されたフレームの画素信号を一律のゲイン値で補正していたが、本実施形態では読み出した行毎に異なるゲインで補正を行う。
【００４５】
また、第１の実施形態では、フレームＮ−１の読み出しが終了した時刻Ａにて垂直走査周期を１／Ｍ行間引きから１／２Ｍ間引きへと切り替えているが、本実施形態ではフレームＮの読み出し走査が開始される時刻Ｂにて垂直走査周期を切り替えている点が異なる。
【００４６】
図８は、本発明の第４の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームのリセット走査及び読み出し走査のタイミングを示した図である。本実施形態では、フレームＮの読み出しが開始する時刻Ｂにて垂直走査周期を１／Ｍ行間引きから１／２Ｍ間引きへと切り替えている。フレームＮの蓄積時間はフレームＮのリセット走査からフレームＮの読み出し走査の期間で表される。フレームＮのリセット走査はフレームＮ−１の垂直走査周期すなわち１／Ｍ行間引きで走査され、フレームＮの読み出し走査はフレームＮの垂直走査周期すなわち２／Ｍ行間引きで走査される。フレームＮの蓄積時間は、行毎に異なる。そのため、本実施形態のゲイン補正回路１０６はフレーム毎ではなく行毎にゲイン補正値を変化させている。そのゲイン補正値は、フレームＮの読み出し開始行の蓄積時間をＴ１、読み出し終了行の蓄積時間をＴ５とすると１倍からＴ１／Ｔ５までの値をとる。このようにゲイン補正値を行毎に変化させることによって、画素信号の信号レベルがフレームＮ−１と等しくなるように補正している。
【００４７】
また、垂直走査周期の切り替えタイミングは、フレームＮの蓄積時間に応じて図１に示した撮像制御部１０８によって制御される。撮像制御部１０８は、フレームＮの蓄積時間がフレームＮ−１の垂直ブランキング期間Ｔ２よりも小さい時には、垂直走査周期をＡに切り替える。図９にフレームＮの蓄積時間がフレームＮ−１の垂直ブランキング期間Ｔ２よりも短い時のリセット走査及び読み出し走査のタイミングを示す。この場合はフレームＮの蓄積時間はＴ１となるため、ゲイン補正回路で行毎に異なるゲインで補正をすることはない。
【００４８】
図８に示すように、フレームＮの蓄積時間（例えばＴ１）がフレームＮ−１の読み出し走査終了からフレームＮの読み出し走査開始までの期間（時刻ＡからＢまでの期間）よりも長い。その場合、リセット走査回路１０２は、垂直走査周期の変更をせずフレームＮのリセット走査を開始する。
【００４９】
図９に示すように、フレームＮの蓄積時間（例えばＴ１）がフレームＮ−１の読み出し走査終了からフレームＮの読み出し走査開始までの期間（時刻ＡからＢまでの期間）よりも短い。その場合、リセット走査回路１０２は、垂直走査周期を変更するようにフレームＮのリセット走査を開始する。
【００５０】
本実施形態では、説明の簡略化のためにフレームＮ−１、Ｎ、Ｎ＋１での被写体の明るさを同じにしているが、実際は異なる場合がある。このときフレームＮで補正するゲインは、１〜Ｔ１／Ｔ５ではなく、フレームＮ−１とフレームＮでの被写体の照度比を考慮したゲインにする必要がある。
【００５１】
以上のように、本実施形態によれば図２で示した３トランジスタ構成の画素２００をもつ固体撮像装置において、電子ズーム倍率が変更されたフレームにおける露光時間を一定にすることができ、均一な画像を得て滑らかな電子ズーム倍率変更が実現できる。
【００５２】
（第５の実施形態）
本発明の第５の実施形態は第１の実施形態に類する実施形態であるが、単位画素の回路構成が異なる。図１０は、本発明の第５の実施形態による固体撮像装置を構成する画素部１００内の画素の回路図である。単位画素２００は、フォトダイオード２０１、増幅ＭＯＳＦＥＴ２０４、転送ＭＯＳＦＥＴ２０２、フォトダイオード２０１をリセットするためのリセットＭＯＳＦＥＴ２０３で構成されている。増幅ＭＯＳＦＥＴ２０４は、フォトダイオード２０１によって生成された電荷を増幅する。転送ＭＯＳＦＥＴ２０２は、フォトダイオード２０１と増幅ＭＯＳＦＥＴ２０４の間に設けられ、画素を行単位で選択してフォトダイオード２０１の電荷を増幅ＭＯＳＦＥＴ２０４に転送する。
【００５３】
増幅ＭＯＳＦＥＴ２０４のゲート及びリセットＭＯＳＦＥＴ２０３のソースは転送ＭＯＳＦＥＴ２０２を介してフォトダイオード２０１に、リセットＭＯＳＦＥＴ２０３のドレインはパルス駆動ができるリセット電圧Ｖｒｅｓに接続されている。増幅ＭＯＳＦＥＴ２０４のドレインは電源電圧Ｖｃｃに接続されている。ＦＤ２０５は、増幅ＭＯＳＦＥＴ２０４のゲートに接続されているので、増幅ＭＯＳＦＥＴ２０４はＦＤ２０５の電位に対応した信号を垂直信号線２０６に出力する。
【００５４】
フォトダイオード２０１で生成された信号電荷は転送ＭＯＳＦＥＴ２０２によってＦＤ２０５に転送される。垂直信号線２０６には多数の画素が接続されているが、本実施形態にように３トランジスタで画素を構成した場合は、ＦＤ２０５の電位によって画素の選択を制御している。通常はＦＤ２０５の電位をローレベルにし、画素を選択するときには選択画素のＦＤ２０５の電位をハイレベルにすることで、選択画素の信号を垂直信号線２０６に出力する。その後、選択画素のＦＤ２０５の電位をローレベルに戻し、画素を非選択とする。
【００５５】
フォトダイオード２０１で生成された信号電荷をリセットする場合には、Ｖｒｅｓ、Ｐｒｅｓ、Ｐｔｘをそれぞれハイレベルとすることで、フォトダイオード２０１に蓄積された電荷をリセットする。画素の回路構成以外は第１の実施形態と同様であるため、説明を省略する。
【００５６】
以上のように、第１〜第５の実施形態によれば、画素部１００は、光電変換素子２０１、フローティングディフュージョン２０５、転送トランジスタ２０２、リセットトランジスタ２０３及び増幅トランジスタ２０４を有する画素２００が２次元状に配置されている。光電変換素子２０１は、例えばフォトダイオードであり、光電変換を行う。フローティングディフュージョン２０５は、電荷を蓄積する。転送トランジスタ（ＭＯＳＦＥＴ）２０２は、前記光電変換素子２０１の画素信号を前記フローティングディフュージョン２０５に転送する。リセットトランジスタ（ＭＯＳＦＥＴ）２０３は、前記フローティングディフュージョン２０５をリセット電圧Ｖｃｃ又はＶｒｅｓに接続する。増幅トランジスタ（ＭＯＳＦＥＴ）２０４は、ゲートが前記フローティングディフュージョン２０５に接続される。リセット走査回路１０２は、前記リセットトランジスタ２０３及び前記転送トランジスタ２０２を制御することにより前記フローティングディフュージョン２０５及び前記光電変換素子２０１の画素信号を行単位でフレーム毎にリセット走査する。読み出し走査回路１０１は、前記転送トランジスタ２０２を制御することにより前記光電変換素子２０１の画素信号を前記フローティングディフュージョン２０５に行単位でフレーム毎に転送走査（読み出し走査）する。前記リセット走査から前記転送走査までの時間は前記光電変換素子の電荷蓄積時間である。前記リセット走査回路１０２は、フレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間に、フレームＮ−１に対して垂直走査周期を変更してフレームＮの前記リセット走査を開始する。
【００５７】
ゲイン補正回路１０６は、前記増幅トランジスタ２０４から出力された画素信号を増幅する。その際、図３に示すように、前記ゲイン補正回路１０６は、フレームＮの画素信号を増幅するためのゲイン（例えばＴ１／Ｔ２）をフレームＮ−１の画素信号を増幅するためのゲイン（例えば１）よりも大きくする。ここで、フレームＮの電荷蓄積時間Ｔ２は、フレームＮ−１の電荷蓄積時間Ｔ１よりも短い。
【００５８】
フレームＮの前記画素信号を増幅するためのゲイン（例えばＴ１／Ｔ２）と前記電荷蓄積時間（例えばＴ２）の積は、フレームＮ−１の前記画素信号を増幅するためのゲイン（例えば１）と前記電荷蓄積時間（例えばＴ１）の積に対して略等しい。
【００５９】
図５等において、フレームＮの画素信号の感度（例えば２倍）と前記画素信号を増幅するためのゲイン（例えば（Ｔ１／２）／Ｔ２）と前記電荷蓄積時間（例えばＴ２）の積は、Ｔ１である。フレームＮ−１の画素信号の感度（１倍）と前記画素信号を増幅するためのゲイン（例えば１）と前記電荷蓄積時間（例えばＴ１）の積は、Ｔ１である。フレームＮの上記の積は、フレームＮ−１の上記の積に対して略等しい。
【００６０】
図６において、前記ゲイン補正回路１０６は、フレームＮ−Ｍ（Ｍは１より大きい整数）からフレームＮにかけて段階的にゲインを大きくする。
【００６１】
また、図６において、前記ゲイン補正回路１０６は、フレームＮからフレームＮ＋Ｍ（Ｍは１より大きい整数）にかけて段階的にゲインを小さくする。
【００６２】
図９に示すように、フレームＮの前記電荷蓄積時間（例えばＴ１）がフレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間（時刻ＡからＢまでの期間）よりも短い。その場合、前記リセット走査回路１０２は、垂直走査周期を変更するようにフレームＮの前記リセット走査を開始する。
【００６３】
また、図８に示すように、フレームＮの前記電荷蓄積時間（例えばＴ１）がフレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間（時刻ＡからＢまでの期間）よりも長い。その場合、前記リセット走査回路１０２は、垂直走査周期の変更をせずフレームＮの前記リセット走査を開始する。
【００６４】
ゲイン補正回路１０６は、前記増幅トランジスタ２０４から出力された画素信号を増幅する。図８に示すように、前記リセット走査回路１０２は、フレームＮの前記電荷蓄積時間がフレームＮ−１の前記転送走査終了からフレームＮの前記転送走査開始までの期間よりも長い場合はフレームＮの前記電荷蓄積時間が行毎に異なるように前記リセット走査を行う。前記ゲイン補正回路は、フレームＮの画素信号を行毎に異なるゲインで増幅する。
【００６５】
図８においても、フレームＮの前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積は、フレームＮ−１の前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積に対して略等しい。
【００６６】
また、図８においても、フレームＮの画素信号の感度と前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積は、フレームＮ−１の画素信号の感度と前記画素信号を増幅するためのゲインと前記電荷蓄積時間の積に対して略等しい。
【００６７】
選択スイッチが削減された３トランジスタ構成のＣＭＯＳセンサにおいて、所定の期間に垂直走査周期を変更することにより、電子ズーム倍率が変更されたフレームの信号出力レベルの変動を防止することができる。その結果、均一な画像を得ることができ、滑らかな電子ズーム倍率変更が実現できる。
【００６８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態による固体撮像装置のブロック図である。
【図２】本発明の第１の実施形態による固体撮像装置を構成する画素の回路図である。
【図３】本発明の第１の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームのリセット走査及び読み出し走査のタイミングを示した図である。
【図４】本発明の第１の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームのメモリ書き込み及び読み出しのタイミングを示した図である。
【図５】本発明の第２の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームのリセット走査及び読み出し走査のタイミングを示した図である。
【図６】本発明の第３の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームの蓄積時間とゲイン補正値を示した図である。
【図７】本発明の第１の実施形態による固体撮像装置のブロック図である。
【図８】本発明の第４の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームの蓄積時間とゲイン補正値を示した図である。
【図９】本発明の第４の実施形態による電子ズームの倍率変更等によって垂直走査周期が変更されたフレームの蓄積時間とゲイン補正値を示した図である。
【図１０】本発明の第５の実施形態による固体撮像装置を構成する画素の回路図である。
【符号の説明】
【００７０】
１００  画素部
１０１  読み出し走査回路
１０２  リセット走査回路
１０３  水平走査回路
１０４  読み出し回路
１０５  ＡＤ変換器
１０６  ゲイン補正回路
１０７  メモリ
１０８  撮像制御部
２００  画素
２０１  フォトダイオード
２０２  転送ＭＯＳＦＥＴ
２０３  リセットＭＯＳＦＥＴ
２０４  ソースフォロアアンプ
２０５  フローティングディフュージョン（ＦＤ）
２０６  垂直信号線
【図１】
2009225341.tif 000003
【図２】
2009225341.tif 000004
【図３】
2009225341.tif 000005
【図４】
2009225341.tif 000006
【図５】
2009225341.tif 000007
【図６】
2009225341.tif 000008
【図７】
2009225341.tif 000009
【図８】
2009225341.tif 000010
【図９】
2009225341.tif 000011
【図１０】
2009225341.tif 000012