(57)【要約】【課題】コレット等による取り扱い時に半導体素子が損傷することを抑制できる半導体素子とその製造方法を提供する。【解決手段】半導体ウェハーを各半導体素子毎に個片化したものであって、外周が切断部をなす基板３と、基板３の主面上に設けた回路領域４を覆う第一の保護膜５と、第一の保護膜５を覆う第二の保護膜６と、第二の保護膜６に形成したスリット１１を有し、スリット１１はコレット１２の外周接触部１３の内外を連通する形状をなす。【選択図】図３
2009246058.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面上に形成した保護膜にスリットを有し、前記スリットは吸着搬送時に吸着手段に覆われる吸着対象領域の内外を連通する形状をなすことを特徴とする半導体素子。
【請求項２】
前記吸着手段がコレットからなり、前記コレットが前記吸着対象領域を囲んで前記保護膜に当接する外周接触部を有し、前記スリットが外周接触部で隔てる前記コレットの内外を連通することを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記保護膜に複数の前記スリットを形成したことを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記基板は、半導体ウェハーを各半導体素子毎に個片化したものであって外周が切断部をなし、前記保護膜は、前記基板の主面上に設けた回路領域を覆う第一の保護膜と、前記第一の保護膜を覆う第二の保護膜とからなり、前記第二の保護膜に前記スリットを形成したことを特徴とする請求項１〜３の何れか１項に記載の半導体素子。
【請求項５】
前記第二の保護膜に形成したスリットは、前記第二の保護膜の層中に底部を有する有底状をなすことを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記第二の保護膜は、樹脂材料からなることを特徴とする請求項４または５に記載の半導体素子。
【請求項７】
請求項１〜６の何れか１項に記載の半導体素子の製造方法であって、複数の前記半導体素子を形成した半導体ウェハーを所定部分で分割切断し、個片化した前記半導体素子の上面に吸着手段をなすコレットを当接させて前記半導体素子を吸着し、かつ前記スリットを通して外部の空気をコレットに吸引しながら前記コレットで前記半導体素子を取り出すことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子とその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体素子の製造方法における個片化は、概ね次のようにして行われていた。すなわち、複数の半導体素子を形成した半導体ウェハーをダイシング用ブレード等により所定部分で分割切断して個々の半導体素子に個片化し、その後に、個片化した半導体素子の上面にコレットを当接させて吸着し、コレットにより半導体素子を取り出していた。この種の技術における先行技術文献としては、たとえば特許文献１がある。
【特許文献１】特開昭６４−１０６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記した従来の構成においては、個片化した半導体素子をコレットで取り出す時に、コレットの吸着力を受ける半導体素子が損傷する課題があった。すなわち、半導体素子は極めて薄いので、これをコレットの吸着力により吸着、保持して取り出そうとすると、コレットの吸着力を受ける半導体素子が損傷する場合があった。
【０００４】
本発明はコレット等による取り扱い時に半導体素子が損傷することを抑制できる半導体素子とその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明の半導体素子は、基板の主面上に形成した保護膜にスリットを有し、前記スリットは吸着搬送時に吸着手段に覆われる吸着対象領域の内外を連通する形状をなすことを特徴とする。
【０００６】
また、前記吸着手段がコレットからなり、前記コレットが前記吸着対象領域を囲んで前記保護膜に当接する外周接触部を有し、前記スリットが外周接触部で隔てる前記コレットの内外を連通することを特徴とする。
【０００７】
また、前記保護膜に複数の前記スリットを形成したことを特徴とする。
また、前記基板は、半導体ウェハーを各半導体素子毎に個片化したものであって外周が切断部をなし、前記保護膜は、前記基板の主面上に設けた回路領域を覆う第一の保護膜と、前記第一の保護膜を覆う第二の保護膜とからなり、前記第二の保護膜に前記スリットを形成したことを特徴とする。
【０００８】
また、前記第二の保護膜に形成したスリットは、前記第二の保護膜の層中に底部を有する有底状をなすことを特徴とする。
また、前記第二の保護膜は、樹脂材料からなることを特徴とする。
【０００９】
本発明の半導体素子の製造方法は、複数の前記半導体素子を形成した半導体ウェハーを所定部分で分割切断し、個片化した前記半導体素子の上面に吸着手段をなすコレットを当接させて前記半導体素子を吸着し、かつ前記スリットを通して外部の空気をコレットに吸引しながら前記コレットで前記半導体素子を取り出すことを特徴とする。
【発明の効果】
【００１０】
以上のように本発明によれば、個片化した半導体素子の上面にコレットを当接させ、コレットの吸引間隙に作用する吸引圧で半導体素子を吸着する状態において、コレットの吸引間隙はスリットで外部に通じ、コレットの外部の空気がスリットを通して吸引間隙に流入する。
【００１１】
このため、半導体素子で隔てた吸引間隙と外部との圧力差が過剰に大きくなることはなく、過大な吸着力が個片化した半導体素子に加わることはなく、この結果としてコレットによる吸着取り出し時に半導体素子が損傷することを抑制できる。
【００１２】
また、コレットの外部からスリットへ流入する空気の流れが、個片化した半導体素子をコレットへ引き寄せる吸引力として持続的に作用するので、吸引間隙と外部との圧力差に起因するコレットの吸着力が低くなっても、個片化した半導体素子がコレットから落下することはない。
【００１３】
また、個片化した半導体素子は実装基板へ実装することで半導体装置となり、半導体装置には、電子機器のマザー基板に実装する際に、熱的膨張、収縮ストレスが加わる。しかしながら、半導体素子は、第二の保護膜に少なくとも内方から外方に広がるスリットを形成したものであり、スリットが半導体素子の変形を容易化するので、半導体素子の基板が損傷することも抑制できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面を用いて説明する。図１〜図４に示すように、本実施の形態における半導体素子１は、半導体ウェハー２をダイシングシート８の上に配置し、図１に示す破線部分に沿ってダイシング用ブレード等により分割切断して個片化したものである。
【００１５】
図２に示すように、個片化した半導体素子１は、ダイシング溝７に対応する外周が切断部となった基板３と、この基板３の一方の主面をなす上面に設けた回路領域４と、この回路領域４の上面を覆った厚さが約１ミクロンの第一の保護膜５と、この第一の保護膜５の上面を覆った厚さが約４ミクロンの第二の保護膜６と、外周が前記第一の保護膜５によって覆われた電極９とを備えている。
【００１６】
さらに図４に示すように、第一の保護膜５の下層に層間絶縁層１６を有し、層間絶縁層１６において半導体素子１の外周位置にシールリング１５を設けている。
個片化した半導体素子１の上面に吸着する吸着手段をなすコレット１２は、半導体素子１の上面にその吸着対象領域を囲んで当接する外周接触部１３を有している。
【００１７】
図３および図４に示すように、第二の保護膜６には、少なくとも内方の回路領域４の上面から外方の周辺領域１０の上面にまで達する複数本のスリット１１が形成してあり、スリット１１は半導体素子１の各角部を形成する二辺間にわたっている。図３において、破線で示す矩形の二重枠は、図２に示すコレット１２の外周接触部１３を示しており、少なくとも一部のスリット１１はコレット１２の外周接触部１３の内外にわたる形状をなす。
【００１８】
したがって、図２に示すように、個片化した半導体素子１の上面にコレット１２を当接させ、コレット１２の吸引間隙１４に作用する吸引圧で半導体素子１を吸着する状態において、コレット１２の吸引間隙１４はスリット１１で外部に通じ、コレット１２の外部の空気がスリット１１を通して吸引間隙１４に流入する。
【００１９】
このため、半導体素子１で隔てた吸引間隙１４と外部との圧力差が過剰に大きくなることはなく、過大な吸着力が個片化した半導体素子１に加わることはなく、この結果としてコレット１２による吸着取り出し時に半導体素子１が損傷することを抑制できる。
【００２０】
また、コレット１２の外部からスリット１１へ流入する空気の流れが、個片化した半導体素子１をコレット１２へ引き寄せる吸引力として持続的に作用するので、吸引間隙１４と外部との圧力差に起因するコレット１２の吸着力が低くなっても、個片化した半導体素子１がコレット１２から落下することはない。
【００２１】
また、個片化した半導体素子１は実装基板（図示せず）へ実装することで半導体装置となり、半導体装置には、電子機器のマザー基板に実装する際に、熱的膨張、収縮ストレスが加わる。しかしながら、半導体素子１は、第二の保護膜６に少なくとも内方から外方に広がるスリット１１を形成したものであり、スリット１１が半導体素子１の変形を容易化するので、半導体素子１の基板３が損傷することも抑制できる。
【００２２】
図５および図６は本発明の他の実施の形態を示している。先の実施の形態では、第二の保護膜６に形成するスリット１１において第一の保護膜５が露出している。しかしながら、本実施の形態に示すように、有底状のスリット１１Ａを形成することも可能である。つまり、樹脂からなる第二の保護膜６はその層厚さが十分にあるので、第一の保護膜５に達しないように、第二の保護膜６の層中に底部を有する有底状のスリット１１Ａを形成することができる。
【００２３】
図７および図８は本発明のさらに他の実施形態を示している。この実施形態では、有底状のスリット１１Ａに対応する第一の保護膜５の所定部位を削除しており、スリット１１Ａを深く形成することが可能となり、あるいは有底状のスリット１１Ａの底部をなす第二の保護膜６の層厚を大きくすることが可能となる。
【００２４】
図９〜図１２はそれぞれ本発明のさらに他の実施の形態を示している。図９に示すものは、矩形状をなす基板３の一側辺からその対向辺に向けて途中位置まで直線的にスリット１１Ｂを形成したものであり、スリット１１Ｂがコレット１２の外周接触部１３の内外に通じている。
【００２５】
図１０に示すものは、矩形状をなす基板３の一側辺からその対向辺に向けて途中位置まで湾曲したスリット１１Ｃを形成したものであり、スリット１１Ｃがコレット１２の外周接触部１３の内外に通じている。
【００２６】
図１１に示すものは、矩形状をなす基板３の対向辺間にわたって直線的なスリット１１Ｄを形成してスリット１１Ｄを網目状に形成し、スリット１１Ｄがコレット１２の外周接触部１３の内外に通じている。
【００２７】
図１２に示すものは、矩形状をなす基板３に複数の円形のスリット１１Ｅを同心状に形成し、少なくとも一部のスリット１１Ｅがコレット１２の外周接触部１３の内外に通じている。
【００２８】
なお、図１〜図１２に示した各半導体素子１は、実装基板（図示せず）に実装して半導体装置を構成し、その後に半導体装置を電子機器のマザー基板（図示せず）上に実装して活用する。
【産業上の利用可能性】
【００２９】
本発明は、コレットで吸着して取り扱う時に、スリットを通じて空気がコレット内に吸い込まれることで、過大な吸着力が半導体素子に加わることを防止して半導体素子が損傷することを抑制することができるので、半導体素子とその製造方法に有効であり、その半導体素子は、各種電子機器に高い信頼性を持って活用することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態における半導体素子の製造方法を示す平面図
【図２】同半導体素子の製造方法の一例を示す断面図
【図３】同半導体素子の平面図
【図４】図３のＡ−Ａ線の断面図
【図５】本発明の他の実施の形態の平面図
【図６】図５のＢ−Ｂ線の断面図
【図７】本発明のさらに他の実施の形態の平面図
【図８】図７のＣ−Ｃ線の断面図
【図９】本発明のさらに他の実施の形態の平面図
【図１０】本発明のさらに他の実施の形態の平面図
【図１１】本発明のさらに他の実施の形態の平面図
【図１２】本発明のさらに他の実施の形態の平面図
【符号の説明】
【００３１】
１  半導体素子
２  半導体ウェハー
３  基板
４  回路領域
５  第一の保護膜
６  第二の保護膜
７  ダイシング溝
８  ダイシングシート
９  電極
１０  周辺領域
１１  スリット
１１Ａ  スリット
１１Ｂ  スリット
１１Ｃ  スリット
１１Ｄ  スリット
１１Ｅ  スリット
１２  コレット
１３  外周接触部
１４  吸引間隙
１５  シールリング
１６  層間絶縁層
【図１】
2009246058.tif 000003
【図２】
2009246058.tif 000004
【図３】
2009246058.tif 000005
【図４】
2009246058.tif 000006
【図５】
2009246058.tif 000007
【図６】
2009246058.tif 000008
【図７】
2009246058.tif 000009
【図８】
2009246058.tif 000010
【図９】
2009246058.tif 000011
【図１０】
2009246058.tif 000012
【図１１】
2009246058.tif 000013
【図１２】
2009246058.tif 000014