(57)【要約】【課題】端子配置における不具合を解消して、半導体装置上に圧電素子パッケージを良好に実装することができる、圧電発振器を提供する。【解決手段】圧電振動片を内部に収容して封止されてなる振動子パッケージ３０と、半導体基板１０を有し振動子パッケージ３０に電気的に接続される半導体装置１と、を備える圧電発振器１００である。半導体装置１は、半導体基板１０の能動面１０ａ側に配設される第１の電極１２０及び第２の電極１２３と、能動面側１０ａを引き回される引き回し配線１５０と、これを介して第１の電極１２０に電気的に接続される第３の電極１２１と、第２の電極１２３及び第３の電極１２１にそれぞれ電気的に接続されて半導体基板１０の能動面１０ａから反対の裏面１０ｂ側に貫通した状態に設けられる貫通電極１１２と、を有してなる。そして、半導体装置１と振動子パッケージ３０とは貫通電極１１２を介して電気的に接続される。【選択図】図２
2009088864.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動片を内部に収容して封止されてなる振動子パッケージと、半導体基板を有し前記振動子パッケージに電気的に接続される半導体装置と、を備える圧電発振器において、
前記半導体装置は、前記半導体基板の能動面側に配設される第１の電極及び第２の電極と、
能動面側を引き回される引き回し配線と、
該引き回し配線を介して前記第１の電極に電気的に接続される第３の電極と、
前記第２の電極及び前記第３の電極にそれぞれ電気的に接続されて前記半導体基板の能動面から反対の裏面側に貫通した状態に設けられる貫通電極と、を有してなり、
前記半導体装置と前記振動子パッケージとは前記貫通電極を介して電気的に接続されてなることを特徴とする圧電発振器。
【請求項２】
前記第１、第２の電極は半導体基板における一端辺に沿って配置されており、前記第３の電極は、前記第１、第２の電極が配置される端辺に向かい合う他端辺に沿って配置されることを特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記第３の電極はダミー電極であることを特徴とする請求項１又は２に記載の圧電発振器。
【請求項４】
前記第３の電極は駆動検査に用いられる検査用電極であることを特徴とする請求項１又は２に記載の圧電発振器。
【請求項５】
前記引き回し配線の下側には、接地されたグランドパターンが形成されていることを特徴とする請求項１〜４のいずれか一項に記載の圧電発振器。
【請求項６】
前記半導体基板には、接地されたグランドパターンが前記引き回し配線と同じ層に当該引き回し配線に沿うように形成されてなることを特徴とする請求項１〜４のいずれか一項に記載の圧電発振器。
【請求項７】
前記半導体基板の能動面側には、外部接続用電極と、該外部接続用電極から引き回される再配置配線層が設けられ、該再配置配線層は前記外部接続用電極に電気的に接続される外部接続端子を有することを特徴とする請求項１〜４のいずれか一項に記載の圧電発振器。
【請求項８】
前記再配置配線層は２層以上の配線から構成され、前記引き回し配線は前記再配置配線層における最上層と同じ層に形成されてなることを特徴とする請求項７に記載の圧電発振器。
【請求項９】
前記外部接続端子の一部は前記外部接続用電極に平面視で重なる位置に配置されることを特徴とする請求項８に記載の圧電発振器。
【請求項１０】
前記第３の電極に接続する前記貫通電極は振動子パッケージの圧電振動片に対して入力端子として機能することを特徴とする請求項７又は８のいずれか一項に記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電発振器に関するものである。
【背景技術】
【０００２】
水晶振動子（圧電振動片）を含む圧電素子パッケージ（振動子パッケージ）とＩＣチップ（半導体装置）とを一体化した圧電発振器が知られている。
近年、携帯電話等の携帯機器は小型化、薄型化が進んでおり、この携帯機器に搭載される上記圧電発振器についても小型化が求められている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成されている。その半導体基板の一方の面に設けられた端子に圧電振動子が直接搭載されており、半導体基板の他方の面に設けられた端子は外部端子となっている（例えば、特許文献１参照）。
【特許文献１】特開２００４−１５４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、一般的に圧電発振器を構成する上記ＩＣチップとしては製造コスト等の問題から、上記特許文献に開示されるように圧電素子パッケージに対応した端子配置を有したものではなく、汎用チップを用いるのが望ましい。そこで、このような汎用チップの振動子接続用端子を、上記従来技術のような貫通電極を用いて裏面側に引き出すことが考えられる。
しかしながら、このような汎用チップは、振動子用端子がチップの一端辺に並んで配置されていることがあり、この場合、振動子用端子から裏面側に引き出された貫通電極は、チップ裏面に実装される圧電素子パッケージの同一端子に接触することで短絡が生じる可能性がある。
【０００４】
本発明はこのような事情に鑑みてなされたものであって、端子配置における不具合を解消して、半導体装置上に圧電素子パッケージを良好に実装することができる、圧電発振器を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の圧電発振器は、圧電振動片を内部に収容して封止されてなる振動子パッケージと、半導体基板を有し前記振動子パッケージに電気的に接続される半導体装置と、を備える圧電発振器において、前記半導体装置は、前記半導体基板の能動面側に配設される第１の電極及び第２の電極と、能動面側を引き回される引き回し配線と、該引き回し配線を介して前記第１の電極に電気的に接続される第３の電極と、前記第２の電極及び前記第３の電極にそれぞれ電気的に接続されて前記半導体基板の能動面から反対の裏面側に貫通した状態に設けられる貫通電極と、を有してなり、前記半導体装置と前記振動子パッケージとは前記貫通電極を介して電気的に接続されてなることを特徴とする。
【０００６】
本発明の圧電発振器によれば、貫通電極の一方が第３の電極に対応する位置の裏面に形成されるので、第１、第２の電極に対して導通可能とされる貫通電極が半導体基板の裏面にて離間された状態に形成され、例えばこれら貫通電極が振動子パッケージの同一接続端子に導通されてしまうといった不具合を防止できる。よって、第１、第２の電極の配置形状によらず、半導体装置上に振動子パッケージを良好に実装することができる。
【０００７】
また、上記圧電発振器においては、前記第１、第２の電極は半導体基板における一端辺に沿って配置されており、前記第３の電極は、前記第１、第２の電極が配置される端辺に向かい合う他端辺に沿って配置されるのが好ましい。
この構成によれば、第２の電極及び第３の電極から引き出された貫通電極が半導体基板の互いに向かい合う端辺に沿ってそれぞれ配置されるようになる。よって、上述したような貫通電極が半導体基板の裏面において離間配置された構成を容易かつ確実に実現できる。
【０００８】
また、上記圧電発振器においては、前記第３の電極はダミー電極であるのが好ましい。あるいは、前記第３の電極は駆動検査に用いられる検査用電極であるのが望ましい。
このように、例えば汎用の半導体チップに搭載されている組み立て後の圧電発振器においては使用されないダミー電極を貫通電極形成用として用いることで、貫通電極形成用の電極を別途設ける必要が無くなり、圧電発振器の低コスト化を実現できる。
【０００９】
また、上記圧電発振器においては、前記引き回し配線の下側には、接地されたグランドパターンが形成されているのが好ましい。
この構成によれば、引き回し配線の下側に形成されたグランドパターンによってシールド効果を得ることができ、引き回し配線を通る信号と能動面に形成された集積回路部との干渉を防止することができる。
【００１０】
あるいは、上記圧電発振器においては、前記半導体基板には、接地されたグランドパターンが前記引き回し配線と同じ層に当該引き回し配線に沿うように形成されてなるのが好ましい。
この構成によれば、引き回し配線に沿って形成されたグランドパターンによってシールド効果を得ることができ、引き回し配線を通る信号と能動面に形成された集積回路部との干渉を防止することができる。
【００１１】
また、上記圧電発振器においては、前記半導体基板の能動面側には、外部接続用電極と、該外部接続用電極から引き回される再配置配線層が設けられ、該再配置配線層は前記外部接続用電極に電気的に接続される外部接続端子を有するのが好ましい。
この構成によれば、外部接続端子を介して外部機器から半導体装置に対して電力や制御信号を良好に供給することができる。
さらに、前記再配置配線層は２層以上の配線から構成され、前記引き回し配線は前記再配置配線層における最上層と同じ層に形成されてなるのがより好ましい。
この構成によれば、引き回し配線と能動面との距離を充分に確保することができ、引き回し配線を通って半導体装置から振動子パッケージに送られる電気信号と能動面の集積回路部に流れる電気信号とが干渉し難くすることができる。
さらに、上記圧電発振器においては、前記外部接続端子の一部は前記外部接続用電極に平面視で重なる位置に配置されるのがより好ましい。
この構成によれば、再配置配線層が２層の配線で形成されるので、例えば外部接続端子を種々の位置に配置することで外部接続端子の形成領域を拡大することができ、実質的に外部接続用電極間のピッチを拡げることができる。よって、圧電発振器を種々の端子形状を有した外部基板上に実装することが可能となり圧電発振器の基板実装性を向上させることができる。
【００１２】
また、上記圧電発振器においては、前記第３の電極に接続する前記貫通電極は振動子パッケージの圧電振動片に対して入力端子として機能するのが好ましい。
この構成によれば、引き回し配線による発振特性に対する影響を抑えることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施の形態について説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。また、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１４】
図１は、本実施形態に係る圧電発振器の構成を示す正面図であり、圧電発振器を構成する半導体装置の能動面側から視た図である。また、図２は図１に示される圧電発振器１００における断面構造を示し、具体的に図２（ａ）は図１中Ａ−Ａ´線矢視による断面構成に対応する図であり、図２（ｂ）は図１中Ｂ−Ｂ´線矢視による断面構成に対応する拡大図である。図３は、圧電発振器に搭載されるパッケージの概略構成を示す図であり、図４は半導体装置１を裏面側から視た平面構成図である。
【００１５】
図２（ａ）に示されるように、圧電発振器１００は、水晶振動子（圧電振動片）を内部に収容して封止されてなる振動子パッケージ３０と、この振動子パッケージ３０に電気的に接続される半導体装置１とを有する。
【００１６】
上記半導体装置１は、素子基板（半導体基板）１０を主体として構成される。素子基板１０は後述するようにシリコンウエハをダイシングすることで個片化されたものであり、半導体装置１としてはＩＣチップが例示できる。ここで、素子基板１０における例えばトランジスタ、メモリ素子を有する集積回路部（不図示）が形成される側の面を能動面１０ａとし、その反対の面を裏面１０ｂと称す。
【００１７】
素子基板１０は、能動面１０ａ側にパッケージ接続用第１電極（第１の電極）１２０、上記パッケージ接続用第２電極（第２の電極）１２３、ダミー電極（第３の電極）１２１、及び外部接続用電極１２２が設けられている。また、上記パッケージ接続用第１電極１２０と上記パッケージ接続用第２電極１２３とは素子基板１０の一短辺方向に沿って配置されている。また、上記ダミー電極１２１は、素子基板１０における上記パッケージ接続用電極１２０，１２３が配置される側と反対の短辺方向に沿って配置されている。また、上記外部接続用電極１２２は、素子基板１０の長辺方向に沿って配置されている。
【００１８】
上記パッケージ接続用第１電極１２０は、上記振動子パッケージ３０における水晶振動子の出力端子と接続されるものである。すなわち、パッケージ接続用第１電極１２０は、水晶振動子に対して入力端子をなすようになっている。
【００１９】
一方、上記パッケージ接続用第２電極１２３は、水晶振動子の入力端子と接続されるものである。すなわち、パッケージ接続用第２電極１２３は、水晶振動子に対して出力端子をなすようになっている。
【００２０】
上記外部接続用電極１２２は、後述する再配置配線層により能動面１０ａ上の所定位置に引き回され、外部接続機器に電気的に接続されることで駆動電力や駆動信号等が供給されるものである。そして、半導体装置１は振動子パッケージ３０を駆動可能としている。
【００２１】
なお、本実施形態では、第３の電極としていずれの回路とも接続されないダミー電極を例示したが、これに代えて半導体装置１の駆動検査時に用いられる検査用電極を用いてもよい。
【００２２】
これら電極１２０，１２１，１２２，１２３は、能動面１０ａ側に形成される配線部１３０の一部を構成するものであり、配線部１３０は引き回し配線層１３０Ａ、及び再配置配線層１３０Ｂを含む。
【００２３】
図１，２（ａ）に示すように、引き回し配線層１３０Ａは下地膜１３９上に設けられた上記パッケージ接続用第１電極１２０、上記パッケージ接続用第２電極１２３、及び上記ダミー電極（第３の電極）１２１を有している。そして、これら電極１２０，１２１，１３を露出させるように下地膜１３９上にパシベーション膜１３８が設けられている。
【００２４】
具体的には、上記パシベーション膜１３８から露出されるパッケージ接続用第１電極１２０、パッケージ接続用第２電極１２３、及びダミー電極１２１の表面には金属膜１２４が設けられている。これら電極１２０，１２３，１２１、及び金属膜１２４上には、該金属膜１２４の一部を露出させた状態に形成される第１絶縁層１３３が設けられている。この第１絶縁層１３３は応力緩和層としての機能を有する。
【００２５】
第１絶縁層１３３上には、上記露出部分に一部埋設されて能動面１０ａ側を引き回されて、パッケージ接続用第１電極１２０及びダミー電極１２１間を電気的に接続可能とする第１配線（引き回し配線）１５０が設けられている。
【００２６】
さらに、第１配線１５０及び第１絶縁層１３３を覆う第２絶縁層１３５が設けられている。このように第１配線１５０により能動面１０ａ上におけるパッケージ接続用第１電極１２０の位置がダミー電極１２１の位置に移動されている。
【００２７】
また、本実施形態に係る半導体装置１は、パッケージ接続用第２電極１２３及びダミー電極１２１にそれぞれ電気的に接続されて素子基板１０の能動面１０ａ側から裏面１０ｂ側に貫通する貫通した状態に設けられる貫通電極１１２を有している。
【００２８】
貫通電極１１２は、その一端側が電極１２３，１２１の裏面と接続されており、その他端側が素子基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた裏面電極１１５と電気的に接続されている。
【００２９】
上記裏面電極１１５と上記接続端子３５とが不図示のハンダ等により接合されることで、本実施形態に係る圧電発振器１００は半導体装置１と振動子パッケージ３０とが電気的に接続されたものとなる。
【００３０】
振動子パッケージ３０は、例えば図３に示されるように第１の蓋部材３１と第２の蓋部材３３との間に水晶振動子（圧電振動片）３２を挟持し、その状態で水晶振動子３２を封止したものであってもよい。第１の蓋部材３１は、ガラスや水晶などの透光性の基材によって形成されており、本実施形態ではガラス製のものを用いた。第２の蓋部材３３は、上記第１の蓋部材３１と同様にガラスや水晶などの透光性の基材によって形成される。
【００３１】
これら第１の蓋部材３１と第２の蓋部材３３とは、水晶振動子３２を挟持した状態で陽極接合、金―スズの合金接合、或いはプラズマ照射による共有結合によって接合され、気密封止されている。
また、振動子パッケージ３０は、掘り込みの形成されたセラミック基板内に水晶振動子が搭載され、ガラスリッドにより封止されたものであってもよい。
【００３２】
水晶振動子３２としては、例えば音叉型水晶振動子が用いた。この音叉型の水晶振動子３２は、基部から２つの腕部が同一方向に並列して延びる音叉型の平面形状を有した薄板状の水晶片からなるものである。基部には内部端子が形成されており、この内部端子に導通する接続端子３５が第１の蓋部材３１側に形成されている。
【００３３】
上記接続端子３５のうち、一方は水晶振動子３２における入力端子をなすものであり、他方は水晶振動子３２における出力端子をなすものである。具体的には、半導体装置１におけるパッケージ接続用第１電極１２０（ダミー電極１２１）に対応する貫通電極１１２に電気的に接続される接続端子３５が出力端子をなし、半導体装置１におけるパッケージ接続用第２電極１２３に対応する貫通電極１１２に電気的に接続される接続端子３５が入力端子をなしている。
【００３４】
水晶振動子３２における入力端子にはサインカーブの波形が入力され、一方水晶振動子３２の出力端子からは方形波が出力される。水晶振動子３２に入力される信号は閾値付近での時間が長くなる。また、水晶振動子３２に接続される配線長が延びると信号にノイズが載りやすくなるが、この場合、サインカーブの方が特性への影響が大きくなる。
【００３５】
本実施形態では上述したように水晶振動子３２における出力端子をなす接続端子３５に接続されるパッケージ接続用第１電極１２０から第１配線１５０を引き回すようにしている。これにより、引き回し配線長に起因する特性の低下を抑えることができる。
【００３６】
続いて、上記再配置配線層１３０Ｂの構成について説明する。
再配置配線層１３０Ｂは、図１，２（ｂ）に示したように下地膜１３９上に設けられた上記外部接続用電極１２２と、該外部接続用端子１２２の上面を露出させるようにして前記下地膜１３９上に設けられたパシベーション膜１３８と、前記外部接続用端子１２２と電気的に接続された第２配線１３１と、この第２配線１３１上に設けられた前記第１絶縁層１３３と、この第１絶縁層１３３上に形成されるとともに前記第２配線１３１と電気的に接続された第３配線１３４と、この第３配線１３４及び上記第１絶縁層１３３を覆う上記第２絶縁層１３５と、を備えて構成される。さらに、第３配線１３４上には、プリント基板などの外部基板Ｐと接続するためのバンプ（外部接続端子）１３７が設けられている。第２配線１３１の一部が前記第１絶縁層１３３より露出してランド部１３６を形成しており、このランド部１３６と上記第３配線１３４とが電気的に接続されている。
【００３７】
また、再配置配線層１３０Ｂは、第２配線１３１に対して第３配線１３４が折り返されるように形成されており、バンプ１３７の一部が外部接続用電極１２２に平面視で重なる位置に配置されている。この構成によれば、再配置配線層１３０Ｂが２層の配線で形成されるので、バンプ１３７を外部接続用電極１２２の直上のように種々の位置に配置することが可能となる。よって、バンプ１３７の配置可能領域を拡大することができ、実質的に外部接続用電極１２２間のピッチを拡げることができる。よって、圧電発振器１００を種々の端子形状を有した外部基板Ｐ上に実装することが可能となり、基板実装性を向上できる。
【００３８】
このように本実施形態に係る再配置配線層１３０Ｂは、第２配線１３１と第３配線１３４とが第１絶縁層１３３を介して接続されることで形成されている。すなわち、本実施形態に係る再配置配線層１３０Ｂは、２層の配線から構成されている。再配置配線層１３０Ｂにおける最上層（第３配線１３４）は第１絶縁層１３３上に形成されている。
【００３９】
一方、第１配線１５０は、上述したように第１絶縁層１３３上に形成されている。したがって、第１配線１５０は再配置配線層１３０Ｂにおける最上層（第３配線１３４）と同じ層に形成されたものとなっている。
【００４０】
このような構成によれば、第１配線１５０と能動面１０ａとの距離を充分に確保することができ、第１配線１５０を通って半導体装置１から振動子パッケージ３０に送られる電気信号と能動面１０ａの集積回路部に流れる電気信号とが干渉し難くすることができる。
【００４１】
上記電極１２０，１２１，１２２，１２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
【００４２】
また、上記第１、第２、第３配線１５０，１３１，１３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。この第１配線１５０としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
【００４３】
また、金属膜１２４の材料は、上記配線形成材料と同一であることが好ましい。なお、金属膜（積層構造の場合、少なくとも１層）１２４は、電極１２０，１２１，１２２，１２３よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
【００４４】
また、上記パシベーション膜１３８は、上記下地膜１３９と同様に例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。また、第１，第２絶縁層１３３，１３５は、樹脂（合成樹脂）によって形成されている。これら第１，第２絶縁層１３３，１３５の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。なお、第１、第２絶縁層１３３，１３５の形成材料として、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料を用いてもよい。
【００４５】
ところで、一般にパッケージの接続端子は、実装時にその接続端子が半導体装置の短辺方向に沿って両端部に位置される。そのため、平面視した状態では、パッケージ接続用第１電極１２０及びパッケージ接続用第２電極１２３は、同一の接続端子内に含まれ、これらパッケージ接続用電極１２０，１２１と導通可能とする貫通電極１１２の位置が重要となる。
【００４６】
そこで本実施形態では、貫通電極１１２における一方を、第１配線１５０を介してパッケージ接続用第１電極１２０に電気的に接続されたダミー電極１２１に形成することで、裏面１０ｂ側から視てパッケージ接続用電極１２０，１２１に導通可能とされる貫通電極１１２が図４に示すように素子基板１０の短辺に沿って両端部に離間配置されている。
【００４７】
したがって、上記パッケージ接続用電極１２０，１２３と導通される貫通電極１１２及び該貫通電極１１２に接続される裏面電極１１５が振動子パッケージ３０の実装時に、該振動子パッケージ３０における同一の接続端子３５に接触してしまい実装不良を招くといった不具合を防止できる。よって、汎用半導体チップである半導体装置１上に振動子パッケージ３０を良好に実装することができる。
【００４８】
また、本実施形態では、第１配線１５０を引き回す第３の電極として、半導体装置１におけるダミー電極１２１を用い、第１配線１５０の引き回し及び貫通電極１１２の形成するための電極を別途設ける必要が無い。よって、汎用性のあるＩＣチップを半導体装置１として採用することができ、圧電発振器１００における低コスト化を図ることができる。
【００４９】
（圧電発振器の製造方法）
次に図５〜１１を参照しながら、圧電発振器１００を製造する工程について説明する。なお、本実施形態においては、半導体装置１は同一のシリコンウエハ２５０上に複数同時に一括して形成される（図１１参照）が、簡単のため図５〜１０においては１つの半導体装置１を形成する場合を示している。なお、図５〜図１０において各図（ａ）は上記引き回し配線層１３０Ａを形成する工程に対応しており、各図（ｂ）は上記再配置配線層１３０Ｂを形成する工程に対応するものである。
【００５０】
まず、図５に示すように、素子基板１０の表面（能動面）１０ａ上に下地膜１３９を形成した後、下地膜１３９上に電極１２０，１２１，１２２，１２３を形成する。そして、電極１２０，１２１，１２２，１２３上にパシベーション膜１３８を形成し、周知のフォトリソグラフィ法及びエッチング法により、前記電極１２０，１２１，１２２，１２３を覆う下地膜１３９を除去する。
【００５１】
ついで、上記パシベーション膜１３８から露出されるパッケージ接続用第１電極１２０及びダミー電極１２１に接続される金属膜１２４を形成する。また、上記パシベーション膜１３８から露出される外部接続用電極１２２に接続される第２配線１３１を形成する。
【００５２】
次いで、金属膜１２４及び第２配線１３１を覆って第１絶縁層１３３を形成する。そして、パッケージ接続用第１電極１２０、及びダミー電極１２１上の金属膜１２４を覆う第１絶縁層１３３を選択的に除去することで上記電極１２０，１２１に導通される金属膜１２４の上面を露出させる。この露出した上面と導通させるように上記第１絶縁層１３３上に第１配線１５０を形成する。
【００５３】
また、第２配線１３１を覆う第１絶縁層１３３を周知のフォトリソグラフィ法によって選択的に除去し、ランド部１３６を露出させる。そして、ランド部１３６と導通させるように上記第１絶縁層１３３上に第３配線１３４を形成する。
【００５４】
ここで、上記第１、第２、第３配線１５０，１３１、１３４の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
【００５５】
次に、第１配線１５０、第３配線１３４及び第１絶縁層１３３を覆うようにして第２絶縁層１３５を形成する。ここで、第２絶縁層１３５は、第３配線１３４上のバンプ１３７が形成される領域以外を覆うように形成する。これにより、図２（ａ），（ｂ）に示したような引き回し配線層１３０Ａ及び再配置配線層１３０Ｂを含む配線部１３０を素子基板１０の能動面１０ａ側に形成できる。
【００５６】
この後、図５中、二点鎖線で示すように素子基板１０の能動面１０ａ側を接着層１６０を介して、ガラスウエハからなる支持部材２００に支持させる。なお、この支持部材としては、シリコンウエハ２５０（図７参照）と略同じ大きさのものを用いている。これにより、素子基板１０を裏面１０ｂ側から薄厚加工する際に、素子基板１０に割れ等が発生するのを防止することができる。
【００５７】
また、前記接着層１６０としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、素子基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材２００を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材２００としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材２００の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【００５８】
このようにして、素子基板１０を支持部材２００に貼り付けた後、素子基板１０の裏面１０ｂ側から砥石等の研削部材を用いて素子基板１０を研削（バックグラインド）し、例えば１００μｍ程度の厚みまで薄厚化する。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として素子基板１０にヒビが入ったり、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いることも可能である。
【００５９】
続いて、素子基板１０を所定の厚みに形成した後、図６に示すように、素子基板１０の裏面１０ｂ側を上にして、素子基板１０の裏面１０ｂ上にフォトレジスト１７０をマスクとして形成する。そして、フォトレジスト１７０をマスクとしてドライエッチングにより、上記貫通電極１１２を形成するパッケージ接続用第２電極１２３及びダミー電極１２１に対応した素子基板１０及び下地膜１３９を除去する。これにより、図７に示すように、素子基板１０の裏面１０ｂから、能動面１０ａに設けられたパッケージ接続用第２電極１２３及びダミー電極１２１の裏面が露出される。
【００６０】
なお、フォトレジスト１７０をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
【００６１】
次に、素子基板１０の開口部の内壁から裏面１０ｂに至る裏面絶縁膜１１４を形成する。この絶縁膜は、電流リークの発生、酸素及び水分等による素子基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、絶縁膜は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、上記パッケージ接続用第２電極１２３及びダミー電極１２１の裏面部分に設けられた絶縁膜をドライエッチング或いはレーザ加工により除去することで、図８に示されるように素子基板１０の開口部側壁及び裏面１０ｂを覆う裏面絶縁膜１１４が形成される。
【００６２】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、開口部の内部にめっき処理を施し、その開口部内に貫通電極１１２を形成するための導電性材料を配置する。これにより、図９に示されるように貫通電極１１２の下端部と露出したパッケージ接続用第２電極１２３及びダミー電極１２１とが、パッケージ接続用第２電極１２３及びダミー電極１２１裏面で電気的に接続される。貫通電極１１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、貫通電極１１２は素子基板１０に設けられた開口部内に銅（Ｃｕ）が埋設されることで形成される。
【００６３】
本実施形態における貫通電極１１２を形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極１１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、開口部の内部に導電性材料で埋め込むことで貫通電極１１２を構成しているが、完全に埋め込むことなく開口部の内壁に導電材料を成膜して上記電極１２１，１２３の裏面で電気的に接続される形態とすることもできる。
【００６４】
貫通電極１１２を形成した後、素子基板１０の裏面１０ｂにこの貫通電極１１２と電気的に接続されるように裏面電極１１５をめっき法で形成することにより、図１０に示すような形態となる。なお、裏面電極１１５は、貫通電極１１２と同時、すなわち、一体的に形成しても良い。この裏面電極１１５の大きさは、上述したように振動子パッケージ３０における接続端子３５と、同一の位置に、且つ対向領域の大きさが略同一に形成されている。また、裏面電極１１５は、裏面側にて貫通電極１１２と接触しており、めっき法で形成されることにより、中央部が縁部に対して凹んだ凹形状に形成される。このような凹形状を有する裏面電極１１５上に、例えば鉛フリーはんだからなるハンダ（不図示）を搭載する。
【００６５】
そして、シリコンウエハの裏面１０ｂ側にダイシングテープを貼り付け、逆面に貼り付けられている支持部材２００を取り外す。さらに、支持部材２００を保持していた接着層１６０を除去する。なお、支持部材２００と接着層１６０の除去は溶剤などにより接着層１６０を軟化、または溶解させることにより同時に除去してもよい。その後、図１１に示すように、ダイシング装置２１０によってシリコンウエハ２５０を半導体装置１毎にダイシング（切断）される。これにより、シリコンウエハ２５０から各半導体装置１を個片化できる。
【００６６】
続いて、半導体装置１の能動面１０ａ側に設けられた第３配線１３４が第２絶縁層１３５から露出して形成されたランド上に、図１に示した、例えば鉛フリーハンダからなるバンプ１３７を搭載する。なお、バンプ１３７を設ける際には、ハンダボールを第３配線１３４上に印刷する形態や、塗布によって形成されるハンダコートでもよい。
なお、バンプ形成工程は図５における再配置配線形成が終了した後、支持部材２００を貼り付けるための接着層１６０を設ける前に形成してもよい。その場合、接着層１６０の厚みに関して、形成された端子の高さを覆う程度の厚みに形成することが望ましい。バンプの形成方法としては、はんだボールを搭載、または、はんだペーストを印刷によって供給しリフロー法などの加熱によって形成することができる。その場合、残留するフラックスを除去するために、洗浄することが望ましい。
以上の工程により半導体装置１が製造される。
【００６７】
続いて、従来公知の方法で形成された振動子パッケージ３０を用意し、上記各半導体装置１上に搭載する。そして、リフロー炉やプレート等の加熱手段によって振動子パッケージ３０及び半導体装置１を加熱することで、上記裏面電極１１５に設けられたハンダを溶融させた後、硬化させることで裏面電極１１５と接続端子３５とを接続する。
以上の工程により半導体装置１と振動子パッケージ３０とが貫通電極１１２を介して電気的に接続されてなる圧電発振器１００を製造することができる。
【００６８】
以上説明したように、本実施の形態ではパッケージ接続用第１電極１２０からダミー電極１２１に第１配線１５０を引き回し、貫通電極１１２をダミー電極１２１に形成することでパッケージ接続用電極１２０，１２１に電気的に接続される貫通電極１１２が素子基板１０の両短辺に沿って離間した状態に配置された構造としている。よって、裏面側に引き出された二つの貫通電極１１２が振動子パッケージ３０の同一接続端子３５に接触するといった不具合が生じることがない。このように、汎用半導体チップから構成される半導体装置１上に振動子パッケージ３０を良好に実装することができる。
【００６９】
（他の実施形態）
続いて、本発明の圧電発振器における他の実施形態について説明する。
圧電発振器１００は、第１配線１５０の下側に接地されたグランドパターンが形成されていてもよい。具体的には、図１２（ａ）に示されるように、素子基板１０上には、下地膜１３９、及びパシベーション膜１３８が設けられており、このパシベーション膜１３８上にグランドパターン５０が形成されている。このグランドパターン５０は、不図示の領域において半導体装置１における電極部に接続されて接地されている。グランドパターン５０上には、第１絶縁層１３３を介して第１配線１５０が形成されている。グランドパターン５０は、平面視した状態で第１配線１５０の形状に倣って形成されており、第１配線１５０よりも若干大きく形成されている。このようなグランドパターン５０によってシールド効果を得ることができ、第１配線１５０を通る信号と能動面１０ａに形成された集積回路部との干渉を防止することができる。
【００７０】
また、上記グランドパターン５０は、上記実施形態に限定されず、前記第１配線１５０と同じ層に形成してもよい。具体的には、図１２（ｂ）に示されるように、素子基板１０上には、下地膜１３９、及びパシベーション膜１３８が設けられており、このパシベーション膜１３８上に上記第１配線１５０及び上記グランドパターン５０が形成されている。このようにグランドパターン５０を第１配線１５０に沿って形成することで図８（ａ）に示した形態に比べ、グランドパターン５０が第１配線１５０に近接した状態となるので、常住したシールド効果をより高めることができる。
【００７１】
（電子機器）
本発明の電子機器は、前記の圧電発振器１００が例えばプリント配線基板等の外部基板Ｐに実装された状態で備えられることにより構成される。具体的には、前記圧電発振器１００を備えた電子機器の一例として、図１３に示すような携帯電話３００を挙げることができる。
この携帯電話３００にあっても、上述したような汎用半導体チップからなる半導体装置１上に振動子パッケージ３０が良好に実装されてなる圧電発振器１００が実装されてなる外部基板Ｐを有しているので、低コストで高信頼性のものとなる。
【００７２】
また、本発明が適用される電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
【００７３】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００７４】
なお、本実施形態では上記再配置配線層１３０Ｂが２層の配線から構成された場合について説明したが、本発明はこれに限定されることはなく、再配置配線層１３０Ｂが２層以上の配線から構成されていてもよい。この場合、第１配線１５０は再配置配線層１３０Ｂにおける最上層と同じ層に形成される。
【図面の簡単な説明】
【００７５】
【図１】圧電発振器の構成を示す正面図である。
【図２】（ａ），（ｂ）は圧電発振器における断面構造を示す図である。
【図３】圧電発振器に搭載されるパッケージの概略構成を示す図である。
【図４】半導体装置を裏面側から視た平面構成図である。
【図５】圧電発振器の製造工程を説明するための図である。
【図６】図５に続く圧電発振器の製造工程を説明するための図である。
【図７】図６に続く圧電発振器の製造工程を説明するための図である。
【図８】図７に続く圧電発振器の製造工程を説明するための図である。
【図９】図８に続く圧電発振器の製造工程を説明するための図である。
【図１０】図９に続く圧電発振器の製造工程を説明するための図である。
【図１１】シリコンウエハのダイシング工程を説明する図である。
【図１２】（ａ），（ｂ）は圧電発振器における他の実施形態を示す図である。
【図１３】電子機器の一実施形態としての携帯電話を示す図である。
【符号の説明】
【００７６】
１…半導体装置、１０…素子基板（半導体基板）、１０ａ…能動面、１０ｂ…裏面、３０…振動子パッケージ、３２…水晶振動子（圧電振動片）、５０…グランドパターン、１００…圧電発振器、１１２…貫通電極、１１５…裏面電極、１２０…パッケージ接続用第１電極（第１の電極）、１２１…ダミー電極（第３の電極）、１２２…外部接続用電極、１２３…パッケージ接続用第２電極（第２の電極）、１３０Ｂ…再配置配線層、１３７…バンプ（外部接続端子）、１５０…第１配線（引き回し配線）
【図１】
2009088864.tif 000003
【図２】
2009088864.tif 000004
【図３】
2009088864.tif 000005
【図４】
2009088864.tif 000006
【図５】
2009088864.tif 000007
【図６】
2009088864.tif 000008
【図７】
2009088864.tif 000009
【図８】
2009088864.tif 000010
【図９】
2009088864.tif 000011
【図１０】
2009088864.tif 000012
【図１１】
2009088864.tif 000013
【図１２】
2009088864.tif 000014
【図１３】
2009088864.tif 000015