(57)【要約】      （修正有）【課題】電子部品搭載基板を製造する際に、電子部品搭載基板全体の厚さを薄くする手段を提供する。【解決手段】表面に電極１８ａ，１８ｂと電極１８ａと１８ｂを接続するビア１８ｃを備える基板１５と、前記基板上に形成された絶縁層１７と、前記絶縁層内で、前記電極１８ａと電気的に接続されるビア配線１６と、表面に接続用電極１４を備え、前記絶縁層内で前記接続用電極が前記ビア配線の側面と接触する電子部品１１とを有する。【選択図】図１
2009253171.tif 000002
【特許請求の範囲】
【請求項１】
表面に電極を備える基板と、
前記基板上に形成された絶縁層と、
前記絶縁層内で、前記電極と電気的に接続されるビア配線と、
表面に接続用電極を備え、前記絶縁層内で前記接続用電極が前記ビア配線の側面と接触する電子部品と
を有することを特徴とする電子機器。
【請求項２】
前記電子部品が、前記ビア配線に囲まれる領域の内側に配置されている
ことを特徴とする請求項１に記載の電子機器。
【請求項３】
前記ビア配線が、リード状の先端部と、前記先端部よりも前記基板側であり且つ前記先端部よりも太いベース部とを有し、
前記電子部品の前記接続用電極が、前記ベース部で前記ビア配線と接触する
ことを特徴とする請求項１または請求項２に記載の電子機器。
【請求項４】
前記接続用電極が傾斜面を有するとともに、前記ベース部の表面が凸状の曲面を有し、
前記接続用電極の前記傾斜面が、前記曲面と接触する
ことを特徴とする請求項３に記載の電子機器。
【請求項５】
表面に接続用電極が形成された電子部品を形成する工程と、
表面に電極を備える基板を形成する工程と、
前記電極上に、前記電極と電気的に接続されるビア配線を形成する工程と、
前記ビア配線の側面と前記接続用電極を接触させる工程と、
前記電子部品及び前記ビア配線を覆う絶縁層を形成する工程と
を有することを特徴とする電子機器の製造方法。
【請求項６】
複数の電子部品搭載基板が積み重ねられた電子機器であって、前記電子部品搭載基板は、それぞれ
表面に電極を備える基板と、
前記基板上に形成された絶縁層と、
前記絶縁層内で、前記電極と電気的に接続されるビア配線と、
表面に接続用電極を備え、前記絶縁層内で前記接続用電極が前記ビア配線の側面と接触する電子部品と
を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及びその製造方法に関し、特に電子部品を搭載した電子部品搭載基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラや携帯電話などの半導体応用製品では、小型化、薄型化、軽量化などの要求が顕著であり、それに伴い、それらの製品に搭載される電子部品についても小型化や高密度化が急激に進んでいる。この電子部品の高密度化を実現するために、従来、基板上に実装していた電子部品を基板に搭載する技術、即ち、電子部品搭載基板（電子機器）の開発が急速に進められている。
【０００３】
電子部品搭載基板は、通常、硬い材質の基板上に複数の配線層が積層された構造を有している。そして、搭載される電子部品は、その配線層と基板の間に配置される場合が一般的である。
【０００４】
このような電子部品搭載基板においては、上述のような高密度化の要求により、基板全体の厚さを薄くしなければならない。したがって、薄い電子部品搭載基板に、電子部品がコンパクトに納まるような形で搭載される必要がある。
【０００５】
このような条件を満足するために、従来、電子部品搭載基板をそれぞれ個別に製造した後、それらの電子部品搭載基板を重ねた形に実装する技術が提案されている。ここで、各電子部品搭載基板では、基板と電子部品間の接続は、基板の一方の面に設けられたバンプによって行われ、同時に、搭載される電子部品は当該バンプで実装される。
【特許文献１】特開２００３−７９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の電子部品搭載基板では、バンプを介して電子部品を基板に実装しているため、搭載される電子部品の厚さが、電子部品本体の厚さにバンプの高さを加えた値になる。
【０００７】
そして、各電子部品搭載基板の厚さとしては、最低でも、この電子部品とバンプの厚さに、各基板の厚さを加えた値が必要になる。従って、従来の電子部品搭載基板の構造では、基板と配線層の間の部分の厚さを薄くすることには限界がある。
【０００８】
その結果、電子部品搭載基板全体の厚さも厚くなってしまう。更に、電子部品搭載基板をそれぞれ個別に製造した後、積層した形に電子機器を製造する際、積層した電子部品搭載基板全体の厚さも厚くなるという問題がある。
【０００９】
本発明の目的は、このような課題を解決するものであり、基板と配線層の間の部分の厚さをより薄くすることにより、厚さが薄い電子機器およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の一観点によれば、電子機器は、表面に電極を備える基板と、前記基板上に形成された絶縁層と、前記絶縁層内で、前記電極と電気的に接続されるビア配線と、表面に接続用電極を備え、前記絶縁層内で前記接続用電極が前記ビア配線の側面と接触する電子部品とを有する。
【００１１】
また、本発明の他の一観点によれば、電子機器の製造方法は、表面に接続用電極が形成された電子部品を形成する工程と、表面に電極を備える基板を形成する工程と、前記電極上に、前記電極と電気的に接続されるビア配線を形成する工程と、前記ビア配線の側面と前記接続用電極を接触させる工程と、前記電子部品及び前記ビア配線を覆う絶縁層を形成する工程とを有する。
【発明の効果】
【００１２】
本発明によれば、搭載される電子部品の接続用電極を前記ビア配線の側面と接合させることにより、電子部品が搭載された部分、即ち配線層と基板の間の部分の厚さをより薄くし、その結果、電子部品搭載基板全体の厚さを薄くすることが可能となる。更に、各電子部品搭載基板の間もビア配線で接続されているので、従来の接続用はんだも必要がなくなり、電子部品搭載基板の間の間隔も小さくなる。その結果、電子部品搭載基板を複数積層される電子機器全体を薄くすることも可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（実施例１）
図１（ａ）は本発明の実施例に係る電子機器を示す平面図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ’により切断した断面を示す図である。なお、図１（ａ）では、図を見易くするため、電子部品表面の上の部分の絶縁樹脂を取り去った形態を示している。また、説明の便宜上、バンプの数は実際の数より省略されている。
【００１４】
図１（ａ）及び図１（ｂ）に示すように、本実施例の電子機器３０は２つの電子部品搭載基板１０から積層されている。２つの電子部品搭載基板１０の間は接着剤１９により接着されている。電子部品搭載基板１０は、例えばシリコン基板からなる基板１５上に電子部品２０が実装された構造を有している。なお、基板１５はプリント配線基板であってもよい。電子部品２０は、回路面１１ｃが形成された面を当該基板１５側に向けた状態で、即ち、フェイスダウン状態で基板１５に実装されている。
【００１５】
電子部品２０が実装される基板１５の一方の主面１５ｓ１にはパッド電極１８ａが形成され、他方の主面１５ｓ２にはパッド電極１８ｂが形成されている。なお、基板１５における一方の主面１５ｓ１は、例えば１５ｍｍ×１５ｍｍの大きさを有している。また、基板１５には、当該基板１５内を貫通してパッド電極１８ａと１８ｂを接続するビア１８ｃが形成されている。このように、パッド電極１８ｂはパッド電極１８ａと対応して複数個設けられ、例えば下部の電子部品搭載基板１０と接続される。
【００１６】
基板１５のパッド電極１８ａ上には、ビア配線として、例えば金を含むスタッドバンプ１６が形成されている。電子部品２０は、図１（ｂ）に示すように、スタッドバンプ１６の配列によって確定された（囲まれた）領域の内側に収まるように配置されている。
【００１７】
電子部品２０は、図１（ｂ）に示すように、例えばシリコン（Ｓｉ）を含む半導体基板１１の一方の表面に回路（不図示）が形成されている。このように回路が形成された回路面１１ｃには、例えば５〜１０ｕｍの厚さを有するポリイミド層１２が形成されている。ポリイミド層１２上には接続用電極１４が形成され、回路と接続用電極１４との間はビア１３により接続されている。
【００１８】
接続用電極１４は、ポリイミド層１２の周辺部に形成され、当該接続用電極１４がスタッドバンプ１６と接続される。接続用電極１４の周辺は所定の角度で傾斜しており、当該傾斜のある角度のある肩部がスタッドバンプ１６の表面と接合している。
【００１９】
なお、これらポリイミド層１２、ビア１３、接続用電極１４等を形成する工程を、再配線工程という。
【００２０】
基板１５と電子部品２０との隙間には、絶縁樹脂１７が充填されている。絶縁樹脂１７はまた、電子部品２０の周囲にも形成され、電子部品搭載基板１０の全体を封止している。
【００２１】
スタッドバンプ１６は電子部品２０の周囲を囲んで林立した状態に形成されている。スタッドバンプ１６は、太いベース部１６ｎとリード状の先端部１６ｕを含む。太いベース部１６ｎの表面が凸状の曲面を有し、上部１６ｕの先端１６ｔは絶縁樹脂１７の表面に露出している。
【００２２】
このように、本実施例における電子部品搭載基板１０は、搭載される電子部品２０がスタッドバンプ１６の先端１６ｔ上には存在しない。即ち、スタッドバンプ１６の配列によって確定された（囲まれた）領域の内側に収められている。そして、このとき、電子部品２０の接続用電極１４は、スタッドバンプ１６の側部（凸状の曲面）と接触して電気的に接続されるため、電子部品搭載基板１０の全体の厚さをより薄くすることが可能になる。その結果、電子部品搭載基板１０を複数積層される電子機器３０も薄くすることが可能になる。
【００２３】
また、従来のはんだバンプの代わりに、スタッドバンプ１６が電子部品２０と基板１５を接続するので、はんだバンプと比べて、バンプのピッチはより微細化することが出来る。更に、各電子部品搭載基板１０の間もスタッドバンプ１６で接続されているので、従来の接続用はんだも必要がなくなり、電子部品搭載基板１０の間の間隔も小さくなる。その結果、電子部品搭載基板１０を複数積層される電子機器３０全体を薄くすることも可能になる。
【００２４】
次に、上述のような電子部品搭載基板１０及び電子部品搭載基板１０を複数積層される電子機器３０を製造する方法について、添付の図面を参照して具体的に説明する。
−製造方法−
次に、実施例１に係る電子部品搭載基板及び電子機器を製造する方法を工程順に示す。
【００２５】
まず、図２−ａ（ａ）に示すように、電子部品２０を形成するために、電極（不図示）を有する例えば５ｍｍ×５ｍｍの半導体基板１１上に、再配線工程により、ポリイミド層１２、ビア１３を形成してから、接続用電極１４をポリイミド層１２の表面の周辺部に形成する。再配線工程の詳細については、後の部分で説明する。
【００２６】
次に、図２−ａ（ｂ）に示すように、基板１５を用意する。基板１５の一方の主面１５ｓ１にはパッド電極１８ａを形成し、他方の主面１５ｓ２にはパッド電極１８ｂを形成する。なお、基板１５における一方の主面１５ｓ１は、例えば１５ｍｍ×１５ｍｍの大きさを有している。また、基板１５には、当該基板１５内を貫通してパッド電極１８ａと１８ｂを接続するビア１８ｃも形成する。
【００２７】
その後、電子部品２０の接続用電極１４と対応する配置で、金スタッドバンプ１６を形成する。形成方法として、パッド電極１８ａ上にボンディングした後、形成したボンディングの肩で２ｎｄボンディングを行い、キャピラリを垂直に持ち上げ、ワイヤを切断する。形成温度は、例えば、１２５℃、荷重は例えば、３０ｇ／ｂｕｍｐとする。
【００２８】
なお、金スタッドバンプ１６は、太いベース部１６ｎとリード状の先端部１６ｕを含む。太いベース部１６ｎの表面が凸状の曲面を有し、上部１６ｕの高さは電子部品１１の厚さよりも高くなるように形成する。また、金スタッドバンプ１６のピッチは電子部品２０のピッチに合わせて形成され、例えば、１００ｕｍのピッチで形成する。
【００２９】
次いで、図２−ａ（ｃ）に示すように、電子部品２０を基板１５上に形成された金スタッドバンプ１６の内側に収まるようにフェイスダウンで設置し、接続用電極１４を金スタッドバンプ１６の太いベース部１６ｎに接合する。この際の荷重は例えば、５０ｇ／ｂｕｍｐとする。
【００３０】
その後、図２−ｂ（ｄ）に示すように、基板１５と電子部品２０との間に、及び電子部品２０の周囲に絶縁樹脂１７を埋め込む。なお、絶縁樹脂は味の素社製ＡＢＦ（商品名）を用いることができる。
【００３１】
続いて、埋め込んだ絶縁樹脂１７を１５０℃、１時間、空気中で硬化させる。
【００３２】
次に、図２−ｂ（ｅ）に示すように、金スタッドバンプ１６の先端１６ｔが露出するまで、研磨法で絶縁樹脂１７の表面を研磨する。
【００３３】
その後、図２−ｂ（ｆ）に示すように、１枚目の電子部品搭載基板１０のパッド電極１８ｂを、２枚目の電子部品搭載基板１０のパッド電極１８ａと対応して接続してから、２つの電子部品搭載基板１０を接着剤で接着する。これで電子機器を完成する。
【００３４】
電子機器の他の態様としては、上記のように、電子部品搭載基板１０を複数重ねたケースの他に、電子部品搭載基板１０に他の回路やコネクタ等の機構部品が接続された場合も該当する。
【００３５】
−接続用電極を形成する方法−
続いて、再配線工程により、電子部品の表面の周辺部に接続用電極を形成する方法を説明する。
【００３６】
図３−ａ（ａ）は再配線工程が完成された電子部品１００の平面図であり、図３−ａ（ｂ）〜（ｆ）は図３−ａ（ａ）の電子部品におけるＹ−Ｙ’方向切断図面である。
【００３７】
まず、図３−ａ（ｂ）に示すように、半導体基板１０１の回路面上に、電極１０２を形成する。
【００３８】
次に、図３−ａ（ｃ）に示すように、ポリイミド樹脂をスピンコートで塗布し、ポリイミド樹脂層１０３ｐを形成する。ポリイミド樹脂層１０３ｐの厚さは、例えば、５〜１０ｕｍである。ポリイミド樹脂として、例えば、ＪＳＲ社製ＷＰＲ（商品名）を用いることができる。塗布条件は、例えば、５００ｒｐｍで、１０秒間塗布し、更に、２０００ｒｐｍで、３０秒間塗布を行う。
【００３９】
続いて、ポリイミド樹脂層１０３ｐをプリベークする。プリベークの条件は、例えば、１２０℃で２分間である。
【００４０】
その後、ポリイミド樹脂層１０３ｐの両端部及び電子部品電極１０２に到達するビアの形状にパターニングし、テーパ状のポリイミドパターン１０３及びビア形成用のテーパ状の開口１０４を形成する（図３−ａ（ｄ））。なお、露光条件は、例えば、２００ｍｊ／ｃｍ2である。
【００４１】
次いで、電解メッキ用のシードスパッタを行い、ポリイミドパターン１０３の表面及び開口１０４の内壁にＴｉ層とＣｕ層（不図示）を順番に形成する。Ｔｉ層の厚さ１００ｎｍであり、Ｃｕ層の厚さは、５００ｎｍとする。
【００４２】
次に、レジストを塗布してから、パターニングにより、再配線が形成される領域以外にレジストが残され、レジストパターン１０５が形成される（図３−ｂ（ｅ））。なお、レジストとして、例えば、クラリアント社製ＡＺＰ４６２０（商品名）を用いることができる。
【００４３】
その後、Ｃｕメッキを行い、ポリイミドパターン１０３上及び開口１０４の内壁に図３−ｂ（ｆ）に示すような配線層１０６を形成する。
【００４４】
次いで、図３−ｂ（ｇ）に示すように、レジストパターン１０５及びパターン下部のＴｉとＣｕのシード層を除去することにより、接続用電極１０７及びビア１０８が形成される。
【００４５】
これで電子部品の再配線工程が完成される。
【００４６】
なお、図３ｂ‐（ｇ）の拡大図に示すように、接続用電極１０７の傾斜部分と水平部分となす角度αはある範囲に保つ必要がある。その角度として、９０度以上、１８０以下であればよい。
【００４７】
図４は電子部品の周辺部に接続用電極を形成する別の方法を工程順に示す図である。ポリイミド樹脂層１０３ｐを形成するまでの工程は、上述方法と同様であるので、重複する部分の説明を省略する。
【００４８】
ポリイミド樹脂層１０３ｐを形成した後、ポリイミド樹脂層１０３ｐが半導体基板１０１の縁端より内側に来るように、ポリイミド樹脂層１０３ｐの周辺部を研磨法で研磨する。その後、ポリイミド樹脂層１０３ｐの縦方向の側面を傾斜面になるように研磨する。なお、図４（ｂ）の拡大図に示すように、接続用電極２０７の傾斜部分と水平部分となす角度αはある範囲に保つ必要がある。その角度として、９０度以上、１８０以下が望ましい。
【００４９】
その後、電子部品電極１０２に到達するビアの形状にパターニングし、ポリイミドパターン２０３及びビア形成用の開口２０４を形成する。
【００５０】
これ以降の工程は前述べた方法と同じ方法であり、最終的に接続用電極２０７とビア２０８が形成される（図４（ｂ））。
（実施例２）
次に実施例２に係る電子機器を製造する方法を工程順に示す。なお、本実施例が実施例１と異なる点は、電子部品２０の半導体基板１１の背面が薄く研磨することにあり、その他の工程は基本的に実施例１と同様である。従って、図５（ａ）、（ｂ）において図２−ａ及び図２−ｂと同一物には同一符号を付して、重複する部分の説明を省略する。
【００５１】
図５（ａ）に示すように、金スタッドバンプ１６’の先端１６ｔが露出するまで、絶縁樹脂１７の表面を研磨してから、電子部品２０の背面を研磨する。研磨する方法として、バフ研磨とＣＭＰを用いた研磨、及びダイヤモンドバイトを用いた切削などの方法がある。このような研磨により、リード状の先端部１６ｕ’の長さが短くなると同時に、基板１５の上表面から電子部品２０の背面までの厚さを、例えば８０ｕｍまで薄くすることが可能である。
【００５２】
その後、図３−ａ（ｂ）に示すように、１枚目の電子部品搭載基板１０のパッド電極１８ｂは、２枚目の電子部品搭載基板１０のパッド電極１８ａと対応して接続し、これで電子部品搭載基板を複数積層される電子機器を完成する。
【００５３】
電子部品２０の背面を研磨することにより、本実施例２では、電子部品搭載基板１０の全体の厚さをより薄くすることが出来、その結果、電子機器全体の厚さも薄くすることが出来る。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例に係る電子機器の構造を示す構成図である。
【図２−ａ】本発明の実施例に係る電子機器を製造する方法を示す断面図（その１）である。
【図２−ｂ】本発明の実施例に係る電子機器を製造する方法を示す断面図（その２）である。
【図３−ａ】電子部品の接続用電極を製造する工程を示す断面図（その１）である。
【図３−ｂ】電子部品の接続用電極を製造する工程を示す断面図（その２）である。
【図４】電子部品の接続用電極を製造する工程を示す断面図（その３）である。
【図５】本発明の実施例に係る電子機器を製造する方法を示す断面図である。
【符号の説明】
【００５５】
１０  電子部品搭載基板
１１  半導体基板
１１ｃ  電子部品回路面
１２  ポリイミド層
１３、１８ｃ、１０８、２０８  ビア
１４  接続用電極
１５  基板
１６、１６’  金スタッドバンプ
１７  絶縁樹脂
１８  バンプ
１８ａ、１８ｂ  パッド電極
１９  接着剤
２０、１００、２００  電子部品
３０  電子機器
１０１  半導体基板
１０２  電子部品電極
１０３ｐ  ポリイミド層
１０３、２０３  ポリイミドパターン
１０４、２０４  開口
１０５  レジストパターン
１０６、２０６  配線層
１０７、２０７  接続用電極
【図１】
2009253171.tif 000003
【図２−ａ】
2009253171.tif 000004
【図２−ｂ】
2009253171.tif 000005
【図３−ａ】
2009253171.tif 000006
【図３−ｂ】
2009253171.tif 000007
【図４】
2009253171.tif 000008
【図５】
2009253171.tif 000009