(57)【要約】【課題】縦方向に離間して設けられたスパイラル状のコイルを有する電子部品において、高Ｑ値を得ること。【解決手段】本発明は、基板５０と、基板５０上に、縦方向に離間して設けられ、互いに電気的に接続された楕円形スパイラル状の２つのコイル１０、２０と、２つのコイル１０、２０の最外周において、２つのコイル１０、２０に電気的にそれぞれ接続され、２つのコイルを外部に接続するための配線１８、２８と、２つのコイル１０、２０のそれぞれの最内周の終端で２つのコイル１０、２０が電気的に接続する接続部３２と、を具備し、２つのコイル１０、２０の長軸および短軸における外径Ｄに対する内径ｄの比はそれぞれ０．５〜０．８である電子部品である。【選択図】図３
2009088161.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、縦方向に離間して設けられ、互いに電気的に接続された楕円形スパイラル状の２つのコイルと、
前記２つのコイルの最外周において、前記２つのコイルに電気的にそれぞれ接続され、前記２つのコイルを外部に接続するための配線と、
前記２つのコイルのそれぞれの最内周の終端で前記２つのコイルが電気的に接続する接続部と、を具備し、
前記２つのコイルの長軸および短軸における外径に対する内径の比はそれぞれ０．５〜０．８であることを特徴とする電子部品。
【請求項２】
基板と、
前記基板上に、縦方向に離間して設けられ、互いに電気的に接続された多角形スパイラル状の２つのコイルと、
前記２つのコイルの最外周において、前記２つのコイルに電気的にそれぞれ接続され、前記２つのコイルを外部に接続するための配線と、
前記２つのコイルのそれぞれの最内周の終端で前記２つのコイルが電気的に接続する接続部と、を具備し、
前記複数のコイルの外周および内周に外接する楕円形の長軸および短軸における外径に対する内径の比はそれぞれ０．５〜０．８であることを特徴とする電子部品。
【請求項３】
前記２つのコイルの間には空隙が設けられていることを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記２つのコイルの電流の流れる向きは全て同じであることを特徴とする請求項１から３のいずれか一項記載の電子部品。
【請求項５】
前記２つのコイルは円形スパイラル状であることを特徴とする請求項１記載の電子部品。
【請求項６】
前記２つのコイルそれぞれの厚さは３μｍ〜３０μｍであることを特徴とする請求項１から５のいずれか一項記載の電子部品。
【請求項７】
前記２つのコイルの間隔は３μｍ〜４０μｍであることを特徴とする請求項１から６のいずれか一項記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品に関し、特に縦方向に離間したスパイラル状の複数のコイルを有する電子部品に関する。
【背景技術】
【０００２】
位相整合等を行う場合、インダクタやキャパシタが用いられる。例えば、携帯電話やワイヤレスＬＡＮ（Local Area Network)等のＲＦ（Radio frequency)システムにおいては、小型化、低コスト化、高性能化の要求がある。この要求を満たすため、基板上にインダクタやキャパシタ等の受動素子を集積化した集積型受動素子等の集積電子部品が用いられる。
【０００３】
特許文献１には、基板上にスパイラル状のコイルをインダクタとして用いた集積電子部品が開示されている。特許文献２および特許文献３には、スパイラル状の複数のコイルが縦方向に離間して設けられたインダクタが開示されている。
【特許文献１】特開２００６−１５７７３８号公報
【特許文献２】特開２００７−６７２３６号公報
【特許文献３】米国特許第６５１８１６５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献２に係るインダクタによれば、高いＱ値（先鋭度）を得ることができる。しかしながら、インダクタの性能を向上させるためには、より高いＱ値を得ることが求められる。特許文献２および特許文献３においては、縦方向に離間して設けられたスパイラル状のコイルの形状が模式的に示されているが、高いＱ値が得られるコイルの形状についてはなんら記載されていない。
【０００５】
本発明は、上記課題に鑑みなされたものであり、縦方向に離間して設けられたスパイラル状のコイルを有する電子部品において、高Ｑ値を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基板と、前記基板上に、縦方向に離間して設けられ、互いに電気的に接続された楕円形スパイラル状の２つのコイルと、前記２つのコイルの最外周において、前記２つのコイルに電気的にそれぞれ接続され、前記２つのコイルを外部に接続するための配線と、前記２つのコイルのそれぞれの最内周の終端で前記２つのコイルが電気的に接続する接続部と、を具備し、前記２つのコイルの長軸および短軸における外径に対する内径の比はそれぞれ０．５〜０．８であることを特徴とする電子部品である。本発明によれば、高Ｑ値を実現することができる。
【０００７】
本発明は、基板と、前記基板上に、縦方向に離間して設けられ、互いに電気的に接続された多角形スパイラル状の２つのコイルと、前記２つのコイルの外周において、前記２つのコイルに電気的にそれぞれ接続され、前記２つのコイルを外部に接続するための配線と、前記２つのコイルのそれぞれの最内周の終端で前記２つのコイルが電気的に接続する接続部と、を具備し、前記２つのコイルの外周および内周に外接する楕円形の長軸および短軸における外径に対する内径の比はそれぞれ０．５〜０．８であることを特徴とする電子部品である。本発明によれば、高Ｑ値を実現することができる。
【０００８】
上記構成において、前記２つのコイルの間には空隙が設けられている構成とすることができる。この構成によれば、高Ｑ値を実現することができる。
【０００９】
上記構成において、前記２つのコイルの電流の流れる向きは全て同じである構成とすることができる。この構成によれば、インダクタタンスを向上させることができる。
【００１０】
上記構成において、前記２つのコイルは円形スパイラル状である構成とすることができる。上記構成において、前記２つのコイルそれぞれの厚さは３μｍ〜３０μｍである構成とすることができる。上記構成において、前記２つのコイルの間隔は３μｍ〜４０μｍである構成とすることができる。
【発明の効果】
【００１１】
本発明によれば、縦方向に離間して設けられたスパイラル状のコイルを有する電子部品において、高Ｑ値を得ることができる。
【発明を実施するための最良の形態】
【００１２】
まず、比較例として基板上にスパイラル状の一層のコイルを設けたインダクタを作製し、コイルの形状とＱ値との関係を調べた。図１は比較例におけるスパイラル状のコイルの上面図である。図１を参照に、ガラスからなる基板５０上に銅からなり、膜厚が約１０μｍのスパイラル状のコイル５２が設けられている。コイル５２の外端は配線５４によりインダクタの外部と接続されている。コイル５２の内端は配線５６および配線６０により外部と接続されている。配線６０は、コイル５２の上方に空隙を介し離間して設けられている。コイル５２は円形状であり、中心領域にはパターンが形成されていない。コイル５２の外径をＤ、内径をｄ、線幅をＷ、線間隔をＳ、巻き数をＲとする。図１のコイルは巻き数Ｒが４．５である。
【００１３】
図２は、比較例に係るインダクタにおいて測定したＱ値の外径Ｄに対する内径ｄの比ｄ／Ｄ依存を示す図である。Ｑ値の測定は１．９３ＧＨｚで行った。コイル５２の線幅Ｗは１０μｍ、線間隔Ｓは１０μｍであり、外径Ｄが３００μｍおよび２７０μｍのインダクタのＱ値をそれぞれ黒丸および白丸で示した。巻き数Ｒは１．５〜４．５の範囲に設定している。図２のように、巻き数Ｒが多くなると、ｄ／Ｄが小さくなる。ｄ／Ｄが小さくなるにしたがい、Ｑ値が小さくなる。これは、図１の配線６０の長さが長くなりことにより、配線６０とコイル５２にそれぞれ渦電流が発生し損失が大きくなることに起因する。以上のように、一層の配線でスパイラル状のコイル５２を形成した場合は、コイル５２を外部と接続するためにコイル５２と重なる配線６０が必要となる。このため、図２のように、ｄ／Ｄが大きくなるとＱ値は一様に大きくなる。
【００１４】
ところが、縦方向に離間して設けられた複数のスパイラル状のコイルにより構成されるインダクタにおいては、ｄ／Ｄに対しＱ値が極大となるｄ／Ｄを有することがわかった。以下、本発明の実施例において詳細に説明する。
【実施例１】
【００１５】
図３は実施例１に係る巻き数Ｒが８．５（第２コイルの巻き数が４．５巻、第１コイルの巻き数が４）のインダクタの斜視図、図４は上面図である。図３および図４を参照に、ガラスからなる基板５０上にスパイラル状の第１コイル１０、第１コイル１０上にスパイラル状の第２コイル２０が離間して設けられ、第１コイル１０と第２コイル２０との間は空隙となっている。すなわち大気が充満している。第１コイル１０および第２コイル２０はほぼ重なるように設けられている。基板５０上に、第１コイル１０と同じ金属層で形成され、インダクタ３０の外部と接続するための配線１８および２８が設けられている。配線１８は第１コイル１０の最外周の終端（すなわち外端）と直接接続されている。第２コイル２０の最外周の終端に接続部３４が設けられ、配線２８は接続部３４を介し第２コイル２０と接続されている。第１コイル１０および第２コイル２０の最内周の終端（すなわち内端）に接続部３２が設けられている。第１コイル１０および第２コイル２０は接続部３２を介し接続されている。このように、インダクタ３０は、基板５０上に、縦方向に離間して設けられ、互いに電気的に接続された円形スパイラル状の第１コイル１０および第２コイル２０を有している。
【００１６】
図５は実施例１に係る巻き数Ｒが４．５（第２コイルの巻き数が２．５、第１コイルの巻き数が２）のインダクタの斜視図、図６は上面図である。図３および図４と異なり、第１コイル１０ａの巻き数が２、第２コイル２０ａの巻き数が２．５である。その他の構成は図３および図４と同じであり、説明を省略する。実施例１では、第１コイル１０および第２コイル２０の電流の流れる向きは全て同じである。これにより、第１コイル１０と第２コイル２０との誘導結合を強くできインダクタンスを大きくすることができる。
【００１７】
図３および図４において、第１コイル１０からの引き出し配線１８の第１コイル１０または第２コイル２０のＱ値への悪影響をさけるため、第１コイル１０への配線１８は、第１コイル１０および第２コイル２０と交差しないように、配線１８は第１コイル１０の最外周と接続するように配置する。配線２８も同様に、第２コイル２０の際外周と接続部３４を介し接続する。第１コイル１０および第２コイル２０の間の相互電磁誘導を強くするために、第２コイル２０および第１コイル１０をなるべく重なるように配置する。また、第２コイル２０および第１コイル１０の内径ｄをほぼ等しくする。同様に外径Ｄをほぼ等しくする。これにより、第１コイル１０と第２コイル２０との間の相互電磁誘導を強化する。一例としては、第１コイル１０と第２コイル２０の線幅Ｗ、線間隔Ｓを同じとする。また、巻き数Ｒを第２コイル２０と第１コイル１０とでほぼ等分するようにする。例えば、図３に示すように、第２コイル２０の巻き数が４．５巻、第１コイル１０の巻き数が４巻とする。このように、第１コイル１０と第２コイル２０との巻き数の差は０．５以下が好ましい。図５および図６における第１コイル１０ａおよび第２コイル２０ａについても同様である。
【００１８】
図３から図６を参照に、第１コイル１０および第２コイル２０の外径をＤ、内径をｄ、線幅をＷ、線間隔をＳとする。第１コイル１０の膜厚をＴ１、第２コイル２０の膜厚をＴ２、第１コイル１０と第２コイル２０との間隔をＴＳとする。以下に作製したインダクタでは、膜厚Ｔ１およびＴ２はそれぞれ１０μｍ、コイル間隔ＴＳは３０μｍである。以下の測定において、図７から図１１におけるＱ値の測定周波数は１．９３ＧＨｚであり、図１２では０．８５ＧＨｚである。
【００１９】
図７は、線幅Ｗが１５μｍ、線間隔Ｓが１５μｍであるインダクタのｄ／Ｄに対するＱ値を示した図である。外径Ｄが４００μｍおよび３００μｍのインダクタのＱ値をそれぞれ黒丸および白丸で示した。巻き数Ｒは１．５〜５．５の範囲に設定している。図７においては、ｄ／Ｄが約０．７のときＱ値は極大となる。
【００２０】
図８は、線幅Ｗが３０μｍ、線間隔Ｓが１５μｍであるインダクタのｄ／Ｄに対するＱ値を示した図である。外径Ｄが６００、５００および４００μｍのインダクタのＱ値をそれぞれ黒三角、白三角および黒丸で示した。巻き数Ｒは１．５〜５．５の範囲で設定している。図８においては、ｄ／Ｄが０．６〜０．７５の範囲でＱ値は極大となる。
【００２１】
図９は、線間隔Ｓが１５μｍ、巻き数Ｒが３．５のインダクタにおけるｄ／Ｄに対するＱ値を示した図である。外径Ｄが６００、５００および４００μｍのインダクタのＱ値をそれぞれ黒三角、白三角および黒丸で示した。線幅Ｗは１０〜５０μｍの範囲で設定している。図９においては、ｄ／Ｄが約０．７のときＱ値は極大となる。
【００２２】
図１０は、インダクタンスが約１０ｎＨとなる線間隔Ｓが１５μｍのインダクタにおけるｄ／Ｄに対するＱ値を示した図である。外径Ｄが６００および４５０μｍのインダクタのＱ値をそれぞれ白四角および黒菱形で示した。巻き数Ｒは３．５または４．５、線幅Ｗは１０〜４０μｍの範囲で設定している。図１０においては、ｄ／Ｄが約０．７のときＱ値は極大となる。
【００２３】
図１１は、線幅Ｗが１０μｍ、線間隔Ｓが１０μｍであるインダクタのｄ／Ｄに対するＱ値を示した図である。外径Ｄが４００μｍ、３５０および２９０μｍのインダクタのＱ値をそれぞれ黒丸、白三角、白四角で示した。巻き数Ｒは２．５〜６．５の範囲に設定している。図１１においては、ｄ／Ｄが０．７〜０．７５の範囲でＱ値は極大となる。
【００２４】
図１２は、図９と同じインダクタのＱ値を０．８５ＧＨｚの周波数で測定した結果である。周波数以外の各設定は図９と同じである。図９と図１２との比較より、周波数が変わっても、ｄ／Ｄに対するＱ値の振る舞いはほとんど変わらないことがわかった。携帯電話で用いられる周波数である０．７０ＧＨｚ〜６ＧＨｚの範囲ではｄ／Ｄに対するＱ値の振る舞いはほとんど変わらないと考えられ、０．８５ＧＨｚ〜１．９３ＧＨｚではｄ／Ｄに対するＱ値の振る舞いは変わらない。
【００２５】
以上のように、第１コイル１０と第２コイル２０とが縦方向に離間して設けられたインダクタにおいては、ｄ／Ｄに対しＱ値が極大となることがわかった。このように、ｄ／Ｄに対しＱ値が極大となる傾向は、図７から図１２のように、線幅Ｗ、線間隔Ｓ、外径Ｄ、巻き数Ｒおよび測定周波数に依存しない。図７から図１２を参照に、ｄ／Ｄを０．５〜０．８の範囲とすることにより、Ｑ値が大きくなる。好ましいｄ／Ｄの範囲は０．６〜０．８であり、より好ましくは、０．６５〜０．７５である。
【００２６】
前述のように、比較例では、コイル５２を外部に接続するための配線６０の影響でｄ／Ｄが小さくなるとＱ値が小さくなる。一方、実施例１においては、図３および図４のように、第１コイル１０および第２コイル２０の最外周において、第１コイル１０および第２コイル２０に電気的にそれぞれ接続される配線１８および２８が設けられ、第１コイル１０および第２コイル２０のそれぞれの最内周の終端で第１コイル１０および第２コイル２０が電気的に接続する接続部３２が設けられている。これにより、第１コイル１０および第２コイル２０を外部に接続する配線１８、２８が第１コイル１０および第２コイル２０と重なることがない。よって、外部に接続するための配線とコイルとの重なりによる渦電流損に起因したＱ値の劣化がなく、Ｑ値がｄ／Ｄに対し極大を有するものと考えられる。
【００２７】
外径Ｄが小さくなるとＱ値が小さくなり、外径Ｄが大きくなるとチップサイズが大きくなる。これらを考慮し外径Ｄは決定され、１００μｍ〜１ｍｍの範囲が好ましく図７から図１２の実験を行った２９０〜６００μｍとすることがより好ましい。
【００２８】
線幅Ｗは、抵抗が大きくならずかつｄ／Ｄが小さくならない範囲で設定することができる。３〜１００μｍの範囲が好ましく、図７から図１２の実験を行った１０〜５０μｍとすることがより好ましい。線間隔Ｓは、誘導結合が生じかつｄ／Ｄが小さくならない範囲で設定することができる。３〜１００μｍの範囲が好ましく、図７から図１２の実験を行った１０〜１５μｍとすることがより好ましい。巻き数Ｒは、所定のインダクタンス値、ｄ／Ｄ、線幅Ｗ、線間隔Ｓにより最適値が設定される。０．５〜３０の範囲が好ましく、図７から図１２の実験を行った１．５〜６．５とすることがより好ましい。
【００２９】
第１コイル１０および第２コイル２０の膜厚Ｔ１およびＴ２は、抵抗が大きくならずかつ製造が容易な範囲で設定することができる。３〜３０μｍの範囲が好ましい。第１コイル１０および第２コイル２０の間隔ＴＳは、寄生容量成分が小さくかつ誘導結合が大きくなる範囲で設定することができる。３〜４０μｍの範囲が好ましい。
【００３０】
基板５０としては、絶縁性の高い材料が好ましく、石英（合成石英を含む）、ガラス（パイレックス（登録商標）、テンパックス、アルミノシリケート、ホウケイ酸ガラスなど）、セラミック等の絶縁基板を用いることができる。さらに、高抵抗Ｓｉ基板、ＬｉＮｂＯ３基板、ＬｉＴａＯ３基板を用いることもできる。第１コイル１０および第２コイル２０に用いる材料は低抵抗な金属が好ましく、銅以外にも金、アルミニウム、銀等を用いることができる。さらに、第１コイル１０の基板と接する層には、基板との密着性の高い高融点材料、例えばＴｉ、Ｃｒ、Ｎｉ、Ｍｏ、Ｔａ、Ｗ等を用いることが好ましい。第１コイル１０と第２コイル２０との間は寄生容量を抑制するため空隙であることが好ましいが、誘電体層が設けられていてもよい。第１コイル１０と第２コイル２０との間に誘電体層を設ける場合、誘電体層は酸化シリコンより誘電率の小さい低誘電率誘電体とすることが好ましい。なお、実施例１に係るインダクタの製造方法は特許文献２に記載の方法を用いることができる。
【実施例２】
【００３１】
実施例２はコイルが楕円形状の例である。図１３を参照に、インダクタ３０ｃの第１コイル１０ｃおよび第２コイル２０ｃは楕円形状である。配線１８から２８への方向が短軸方向、短軸方向に垂直な方向が長軸方向である。図１４を参照に、インダクタ３０ｄの第１コイル１０ｄおよび第２コイル２０ｄは楕円形状である。配線１８から２８への方向が長軸方向、長軸方向に垂直な方向が短軸方向である。図１３および図１４とも、長軸の外径および内径をそれぞれＤ１およびｄ１、短軸の外径および内径をＤ２およびｄ２とする。
【００３２】
実施例２のように、第１コイル１０および第２コイル２０は楕円形スパイラル状のコイルでもよい。また、図１３のように配線１８および２８の方向が短軸でもよく、図１４のように配線１８および２８の方向が長軸でもよい。さらに、長軸および短軸方向が配線１８から２８の方向に対し斜めでもよい。楕円形状は、図１３のように幾何学的な楕円形状でもよく、図１４のように広義の楕円形状でもよい。また、楕円形状には、図３から図６のような円形状も含まれる。第１コイル１０および第２コイル２０が楕円形状の場合、長軸および短軸における外径に対する内径の比をそれぞれ０．５〜０．８とすることにより、高Ｑ値のインダクタを得ることができる。
【実施例３】
【００３３】
実施例３はコイルが多角形の例である。図１５は実施例２に係るインダクタ３０ｅの斜視図、図１６は上面図である。図１５および図１６を参照に、インダクタ３０ｅの第１コイル１０ｅおよび第２コイル２０ｅは八角形である。実施例３のように、第１コイル１０および第２コイル２０は多角形スパイラル状のコイルでもよい。第１コイル１０および第２コイル２０の上面からみた形状が多角形の場合、第１コイル１０および第２コイル２０の外径Ｄは最外周に外接する円１１、内径ｄは最内周に外接する円２１により定義することができる。さらに、最外周に外接する円１１および最内周に外接する円２１は楕円形状であってもよい。この場合、第１コイル１０および第２コイル２０の最外周および最内周に外接する楕円形の長軸および短軸における外径に対する内径の比をそれぞれ０．５〜０．８とすることにより、高Ｑ値のインダクタを得ることができる。
【００３４】
実施例１から実施例３において、縦方向に２つのコイルが離間して設けられたインダクタを例に説明したが、上記２つのコイルが縦方向に複数離間して設けられていてもよい。
【実施例４】
【００３５】
実施例４は、実施例１に係るインダクタを用いた集積化受動素子の例である。図１７は実施例４に係る集積化受動素子１００の斜視図、図１８は上面図（第１コイル１１１、１２１は不図示）である。図１７および図１８を参照に、基板１０２上に、第１コイル１１１および第２コイル１１２からなるインダクタ１１０並びに第１コイル１２１および第２コイル１２２からなるインダクタ１２０が形成されている。インダクタ１１０および１２０は実施例１に係るインダクタである。インダクタ１１０の第１コイル１１１および第２コイル１１２の内端は接続部１６５により互いに接続され、第１コイル１１１は外端で配線１５２に接続され、第２コイル１１２は外端で接続部１６０を介し配線１５１に接続されている。インダクタ１２０の第１コイル１２１および第２コイル１２２の内端は接続部１７５により互いに接続され、第１コイル１２１は外端で配線１５４に接続され、第２コイル１２２は外端で接続部１７０を介し配線１５３に接続されている。配線１５１から１５４は基板１０２上に形成され、それぞれパッド１３１から１３４に接続されている。パッド１３２と１３３とは配線１５７で接続されている。パッド１３１と１３４の間には、下部電極１４１、誘電体層１４２および上部電極１４３からなるキャパシタ１４０が接続されている。上部電極１４３と配線１５１とは上部の配線１５６で接続されている。
【００３６】
パッド１３１を入力、パッド１３５を出力、パッド１３２および１３３を接地することにより、集積化受動素子１００は、π型Ｌ−Ｃ−Ｌ回路を構成する。実施例４によれば、インダクタ１１０およびインダクタ１２０としてｄ／Ｄが０．５〜０．８のインダクタを用いることにより、高性能な集積化受動素子を提供することができる。
【００３７】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３８】
【図１】図１は比較例に係るインダクタの上面図である。
【図２】図２は比較例に係るインダクタのｄ／Ｄに対するＱ値を示す図である。
【図３】図３は実施例１に係る巻き数８．５のインダクタの斜視図である。
【図４】図４は実施例１に係る巻き数８．５のインダクタの上面図である。
【図５】図５は実施例１に係る巻き数４．５のインダクタの斜視図である。
【図６】図６は実施例１に係る巻き数４．５のインダクタの上面図である。
【図７】図７は実施例１に係るインダクタのｄ／Ｄに対するＱ値を示す図（その１）である。
【図８】図８は実施例１に係るインダクタのｄ／Ｄに対するＱ値を示す図（その２）である。
【図９】図９は実施例１に係るインダクタのｄ／Ｄに対するＱ値を示す図（その３）である。
【図１０】図１０は実施例１に係るインダクタのｄ／Ｄに対するＱ値を示す図（その４）である。
【図１１】図１１は実施例１に係るインダクタのｄ／Ｄに対するＱ値を示す図（その５）である。
【図１２】図１２は実施例１に係るインダクタのｄ／Ｄに対するＱ値を示す図（その６）である。
【図１３】図１３は実施例２に係るのインダクタの上面図（その１）である。
【図１４】図１４は実施例２に係るのインダクタの上面図（その２）である。
【図１５】図１５は実施例３に係るインダクタの斜視図である。
【図１６】図１６は実施例３に係るインダクタの上面図である。
【図１７】図１７実施例４係る集積化受動素子の斜視図である。
【図１８】図１８実施例４係る集積化受動素子の上面図である。
【符号の説明】
【００３９】
１０        第１コイル
１１        最外周の外接円
１８        配線
２０        第２コイル
２１        最内周の外接円
２８        配線
３０        インダクタ
３２        接続部
５０        基板
【図１】
2009088161.tif 000003
【図２】
2009088161.tif 000004
【図３】
2009088161.tif 000005
【図４】
2009088161.tif 000006
【図５】
2009088161.tif 000007
【図６】
2009088161.tif 000008
【図７】
2009088161.tif 000009
【図８】
2009088161.tif 000010
【図９】
2009088161.tif 000011
【図１０】
2009088161.tif 000012
【図１１】
2009088161.tif 000013
【図１２】
2009088161.tif 000014
【図１３】
2009088161.tif 000015
【図１４】
2009088161.tif 000016
【図１５】
2009088161.tif 000017
【図１６】
2009088161.tif 000018
【図１７】
2009088161.tif 000019
【図１８】
2009088161.tif 000020