(57)【要約】【課題】リセットドレイン配線の電位変動が、異なるリセットドレイン配線につながる隣接する選択画素部へノイズとして影響するのを低減することができ、これによりＳ／Ｎ比の向上を図ることができる増幅型固体撮像装置を提供する。【解決手段】複数の画素部をマトリクス状に配列してなる画素アレイを備え、各画素部を３ＴＲ構成とした増幅型固体撮像装置において、該画素アレイ上でリセットドレイン配線７０２を、各画素部（単位ユニット）Ｕ０、Ｕ２の中央を横切るように配置した。【選択図】図３
2009059811.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた画素信号を出力する画素部を２次元状に配列してなる画素アレイと、該画素アレイ上に画素部列毎に配置され、各画素部列の各画素部からの画素信号を読み出すための読み出し信号線とを備えた固体撮像装置であって、
該各画素部は、
入射光を光電変換する受光部と、
該受光部で発生された信号電荷を蓄積し、該蓄積された信号電荷に応じた電位を発生する電荷蓄積部と、
該信号蓄積部の電位をリセット電位にリセットするリセットトランジスタとを備え、
該リセットトランジスタのドレインにリセット電位を供給するリセットドレイン配線は、該画素アレイ上で複数の画素部にまたがって、該各画素部の中央を横切るよう配置されている固体撮像装置。
【請求項２】
前記リセットドレイン配線を構成する配線層は、前記画素アレイ上に順次絶縁膜を介して積層された多層配線のうちの第２層金属配線からなり、前記リセットトランジスタのドレイン領域上で、該画素アレイ上に形成された第１層金属配線を介して該ドレイン領域と接続されている請求項１に記載の固体撮像装置。
【請求項３】
前記リセットトランジスタのドレイン領域上で、該ドレイン領域と前記第２層金属配線からなるリセットドレイン配線とを接続する第１層金属配線は、前記画素部の中央に位置するよう該ドレイン領域上にのみ配置されている請求項２に記載の固体撮像装置。
【請求項４】
前記受光部は、前記信号電荷蓄積部の両側に、対向するよう配置された２つのフォトダイオードからなる請求項１に記載の固体撮像装置。
【請求項５】
前記画素部は、前記２つのフォトダイオードの対応する、該各フォトダイオードから信号電荷を前記電荷蓄積部に転送する２つの転送トランジスタを有する請求項４に記載の固体撮像装置。
【請求項６】
前記フォトダイオードは埋め込みフォトダイオードである請求項５に記載の固体撮像装置。
【請求項７】
前記各フォトダイオードを構成する２つの拡散領域は、これらの拡散領域の間に位置する前記電荷蓄積部を構成する拡散領域とつながっており、
前記各転送トランジスタのゲート電極は、該フォトダイオードを構成する拡散領域と該電荷蓄積部を構成する拡散領域との接続部分の上に配置されている請求項５に記載の固体撮像装置。
【請求項８】
前記フォトダイオードを構成する拡散領域は長方形形状であり、
前記電荷蓄積部を構成する拡散領域は、縦長の長方形形状であり、
前記各転送トランジスタのゲート電極は、該フォトダイオードを構成する長方形形状の拡散領域の隅部に配置され、該長方形形状の側辺に対して斜めに配置されている請求項７に記載の固体撮像装置。
【請求項９】
前記リセットドレイン配線は、前記画素部を構成する、相対向する２つのフォトダイオードの間に位置するよう配置されている請求項４に記載の固体撮像装置。
【請求項１０】
前記画素部は、前記信号電荷蓄積部の電位を増幅して前記読出し信号線に読み出す１つの増幅トランジスタを有する請求項５に記載の固体撮像装置。
【請求項１１】
前記リセットドレイン配線に接続されている画素部が選択されている時には、該リセットドレイン配線には第１電圧が印加され、該リセットドレイン配線に接続されている画素部が非選択である時には、該リセットドレイン配線に第２電圧が印加され、該第１電圧が、該第２電圧以上である請求項１に記載の固体撮像装置。
【請求項１２】
前記第１電圧が電源電圧以上、前記第２電圧が０Ｖ以上である請求項１１に記載の固体撮像装置。
【請求項１３】
前記画素部を構成する受光部は、複数の光電変換素子から構成されている請求項１に記載の固体撮像装置。
【請求項１４】
前記画素部を構成する受光部は、２個又は４個の光電変換素子から構成されている請求項１３に記載の固体撮像装置。
【請求項１５】
前記リセットドレイン配線に前記第１電位または前記第２電位を印加するバッファ回路を備えた請求項１に記載の固体撮像装置。
【請求項１６】
前記バッファ回路は、前記第１電位が供給ノードと、前記第２電位が供給されるノードとの間に直列に接続されたＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとからなるＣＭＯＳインバータから構成されている請求項１５に記載の固体撮像装置。
【請求項１７】
前記バッファ回路に供給する第１の電位を電源電位より昇圧する昇圧回路を備えた請求項１５に記載の固体撮像装置。
【請求項１８】
撮像部を備えた電子情報機器であって、
該撮像部として請求項１〜１７のいずれかに記載の固体撮像装置を用いたものである電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および電子情報機器に関し、より詳しくは、画素部が増幅回路を含む増幅型固体撮像装置の性能を向上したもの、およびこのような増幅型固体撮像装置を用いた電子情報機器に関する。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置として、増幅機能を持たせた画素部（以下単に画素ともいう。）を２次元状に配列してなる画素アレイ部と、該画素アレイ部の周辺に配置された走査回路とを有し、その走査回路により各画素から画素データを読み出すものが普及している。
【０００３】
そのような増幅型固体撮像装置の一例としては、画素が周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ回路を用いて構成されたＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）型イメージセンサが知られている。ＡＰＳ型イメージセンサの中でも、近年は高画質が得られる４トランジスタ型が主流になりつつある。
【０００４】
図６は、従来の４トランジスタ型の増幅型固体撮像装置を説明する図であり、該固体撮像装置を構成する個々の画素部（単位画素）の回路構成を示している。
【０００５】
従来の増幅型固体撮像装置を構成する画素部１１０は、図６に示すように、光を電子に変換する受光部１０１と、該受光部１０１で発生した信号電荷を信号電荷蓄積部１０３に転送する転送トランジスタ１０２と、該信号電荷蓄積部１０３に転送された信号電荷を増幅してこれに対応する信号電圧を発生する増幅トランジスタ１０５と、該信号電荷蓄積部１０３、つまり増幅トランジスタ１０５のゲートを電源電圧Ｖｄにリセットするリセットトランジスタ１０４と、上記増幅トランジスタ１０５の出力を読出し信号線１０７に転送する選択トランジスタ１０６とから構成されている。上記固体撮像装置では、このような構成の画素が２次元状、つまり行列状に複数配列されている。上記読み出し信号線１０７は、各画素列毎に設けられ、各画素列における画素の選択トランジスタはすべて、対応する該読み出し信号線１０７に接続されている。また、各読み出し信号線１０７は、対応する１つの定電流源負荷１１１に接続されている。この定電流源負荷１１１は、該読み出し信号線１０７の一端側と接地との間に接続されたトランジスタにより構成されており、該トランジスタのゲートは定電圧Ｖｃに設定されている。
【０００６】
ここで、受光部１０１は、通常埋め込みフォトダイオードで構成されている。また、上記転送トランジスタ１０２は、該受光部１０１からの信号電荷を蓄積する信号電荷蓄積部１０３と該フォトダーオードのカソードとの間に接続され、そのゲートは転送ゲート選択線１２３に接続されている。この転送トランジスタ１０２は、転送ゲート選択線１２３の電圧レベル（転送制御信号）ＴＸがハイレベルとなったときオンして、フォトダーオードで発生した信号電荷を信号電荷蓄積部１０３に転送する。なお、該信号電荷蓄積部１０３は、以下、フローティングディフュージョン部（ＦＤ部）ともいう。
【０００７】
また、上記リセットトランジスタ１０４は、上記信号電荷蓄積部１０３と電圧源（電源電圧Ｖｄ）との間に接続され、そのゲートは、リセット信号線１２２に接続されている。このリセットトランジスタ１０４は、リセット信号線１２２の電圧レベル（リセット信号）ＲＳＴがハイレベルとなったときオンし、上記信号電荷蓄積部１０３の電位を電源電圧Ｖｄにリセットする。さらに、上記増幅トランジスタ１０５と選択トランジスタ１０６とは、上記電圧源（電源電圧Ｖｄ）と読み出し信号線１０７との間に直列に接続されている。この電圧源側の増幅トランジスタ１０５のゲートは上記信号電荷蓄積部１０３に接続され、また、読み出し信号線側の選択トランジスタ１０６のゲートは選択信号線１２１に接続され、該選択信号線の電圧レベル（選択信号）ＳＥＬがハイレベルとなったときオンし、対応する画素の信号電圧が読み出し信号線１０７に読み出されるよう該画素を選択する。
【０００８】
次に動作について説明する。
【０００９】
受光部１０１では入射した光の光電変換により信号電荷が発生し、該受光部１０１で発生した信号電荷は、転送トランジスタ１０２により信号電荷蓄積部（ＦＤ部）１０３へ転送される。該信号電荷蓄積部１０３は、受光部１０１から信号電荷が転送される前に、リセットトランジスタ１０４により電源電圧Ｖｄにリセットされている。従って、リセット後および信号電荷転送後のそれぞれの信号電荷蓄積部１０３の電位が、増幅トランジスタ１０５により増幅され、選択トランジスタ１０６を介して読み出し信号線１０７に読み出される。このとき、読み出し信号線１０７には、画素１１０から、信号電荷蓄積部１０３の電位に応じた電流が供給され、該供給された電流は定電流源負荷１１１を介して接地側に排出される。これにより、読み出し信号線１０７には、画素部１１０から供給される電流に応じた読み出し電圧が発生し、該読み出し電圧が後段の回路に出力され、各画素の画素データが得られる。
【００１０】
このようなＣＭＯＳイメージセンサにおいて、画素ピッチが２．２μｍから１．７５μｍとなる微細化が進むと、光電変換素子の縮小による信号電荷量の低下、増幅型ＭＯＳトランジスタの微細化によるノイズの増大等が問題となってくる。そのため、トランジスタのサイズの微細化よりもトランジスタそのものの数を減らし、トランジスタの占める面積を少なくして光電変換素子のサイズを大きくすることが効果的である。その方法として、光電変換素子と３個のトランジスタで単位画素を構成する３トランジスタ型画素構成（３ＴＲ構成）が提案されている。
【００１１】
図７は、３ＴＲ構成の単位画素（以下単に画素部ともいう。）を説明する図であり、１つの読み出し信号線につながる２つの単位画素の回路構成を示している。
【００１２】
例えば、３ＴＲ構成の画素部２１０は、フォトダーオードからなる受光部２０１と、該受光部２０１で発生した信号電荷を信号電荷蓄積部２０３に転送する転送ゲートトランジスタ２０２と、該信号電荷蓄積部２０３とリセットドレイン配線２２５との間に接続されたリセットトランジスタ２０４と、電圧源（電源電圧Ｖｄ）と読み出し信号線２０７との間に接続された増幅トランジスタ２０５とから構成されている。
【００１３】
ここで、上記転送トランジスタ２０２のゲートには、転送ゲート配線２２３が接続されており、該転送トランジスタ２０２は、該転送ゲート選択線２２３からの転送パルス信号ＴＸ０を受けて、受光部２０１で発生した信号電荷を信号電荷蓄積部２０３に転送する。また、リセットトランジスタ２０４のゲートには、リセット信号線２２３が接続されており、該リセットトランジスタ２０４は、該リセット信号線２２３からのリセット信号ＲＳＴ０により、リセットドレイン配線２２５の電圧Ｖｒ０を信号電荷蓄積部２０３に印加する。
【００１４】
また、３ＴＲ構成の画素部２５０は、上記３ＴＲ構成の画素部２１０と同様、フォトダーオードからなり、光電変換により信号電荷を発生する受光部２５１と、転送ゲート選択線２７３からの転送パルス信号ＴＸ１に基づいて該信号電荷を信号電荷蓄積部２５３に転送する転送ゲートトランジスタ２５２と、リセット信号線２７２からのリセット信号ＲＳＴ１に基づいてリセットドレイン配線２７５の電圧Ｖｒ１を信号電荷蓄積部２５３に印加するリセットトランジスタ２５４と、信号電荷蓄積部２５３で発生した信号電圧あるいはリセット電圧を増幅して読み出し信号線２０７に出力する増幅トランジスタ２５５とから構成されている。
【００１５】
これらの画素部２１０および２５０は、同じ列のその他の画素部とともに、読み出し信号線２０７に接続されており、該読み出し信号線２０７は、定電流源負荷２１１に接続されている。この定電流源負荷２１１は、該読み出し信号線２０７の一端側と接地との間に接続されたトランジスタにより構成されており、該トランジスタのゲート電圧は定電圧Ｖｃに設定されている。
【００１６】
このような３ＴＲ構成の単位画素（画素部）２１０、２５０には、４ＴＲ構成の単位画素とは異なり、図７に示すように、図６における増幅用トランジスタ１０５と直列に接続される選択トランジスタに相当するトランジスタは設けられていない。従って、３ＴＲ構成では、読み出し信号線２０７に接続されている多数の画素から所定の画素を選択する画素選択動作は、４ＴＲ構成における選択トランジスタにより行うのではなく、信号電荷蓄積部であるＦＤ部２０３，２５３の電位を制御することにより行う。
【００１７】
次に動作について説明する。
【００１８】
３ＴＲ構成のＣＭＯＳイメージセンサでは、転送ゲート選択線２２３および２７３、リセット信号線２２２および２７２、並びにリセットドレイン配線２２５および２７５を制御することにより、各画素部におけるＦＤ部２０３および２５３の電圧が変化し、それに応じて読み出し信号線２０７の電圧も変化する。
【００１９】
例えば、画素部２１０を選択する場合、リセットドレイン線２２５および２７５の信号レベルＶｒ０およびＶｒ１をローレベルの電位（ＶＬ）した後、リセットゲート配線２２２および２７２の信号レベルＲＳＴ０およびＲＳＴ１を立ち上げ、ＦＤ部２０３および２５３の電位をローレベルにする（ローリセット）。
【００２０】
次に、画素部２１０を含む画素列に対応する読み出し信号線２０７の定電流源負荷２１１を、これを構成するトランジスタ２１１のゲート制御電圧Ｖｃを立ち上げることにより動作させ、その後、選択画素部２１０につながるリセットドレイン配線２２５の電位Ｖｒ０をハイレベルにすることで、選択画素部２１０のＦＤ部２０３の電位ＦＤ０だけがハイレベルになる（ハイリセット）。このとき、ＦＤ部２０３の電圧（ＶＦＤ）は、
ＶＦＤ  ＝  Ｖｄ−Ｖｔｈ        （式１）
になる。
【００２１】
ここで、Ｖｄは電源電圧、Ｖｔｈはリセットトランジスタ２０４のしきい値電圧である。このようにＦＤ部２０３の電圧ＶＦＤは、電源電圧Ｖｄよりも低くなり、電荷転送を完全化するのに不利である。これに対しては、リセットトランジスタ２０４に、閾値電圧の低いトランジスタまたはデプレッション型のトランジスタを用いることで、ハイリセット時のＦＤ部２０３の電圧を電源電圧付近まで高めることができる。
【００２２】
その後、選択画素部２１０のリセットゲート配線２２２の信号レベルＲＳＴ０を立ち下げると、リセットトランジスタ２０４のゲートとＦＤ部２０３との間の結合容量Ｃ１によりＦＤ部２０３の電位ＦＤ０が下がる。また、この電位ＦＤ０の変化が増幅トランジスタ２０５を介して、読み出し信号線２０７に現れるので、読み出し信号線２０７の電圧Ｖｏｕｔも下がり、該読み出し信号線２０７と増幅用トランジスタ２０５のゲートとの間の結合容量Ｃ２によって、さらにＦＤ部２０３の電圧ＶＤ０が下がる。
【００２３】
これらの容量結合の効果で、ＦＤ部２０３の電位は電源電圧Ｖｄよりも低くなる。このＦＤ部２０３の電圧に対応している信号線電圧（リセットレベル）Ｖｏｕｔが、該読み出し信号線２０７に接続されている次段回路（図示せず）に取り込まれる。
【００２４】
この後、転送ゲートパルスＴＸ０を転送ゲートトランジスタ２０２に印加すると、受光部２０１からＦＤ部２０３に信号電荷が転送され、ＦＤ部２０３の電位が下がり、読み出し信号線２０７の電圧レベルＶｏｕｔも連動して低下する。この読み出し信号線２０７の電圧Ｖｏｕｔを信号レベルとして再度次段回路に取り込まれる。次段回路は、リセットレベルと信号レベルの差をとって、その差電圧を選択画素部２１０の画素信号として出力する。
【００２５】
そして、リセットゲート線２２２の信号レベルＲＳＴ０がハイレベルになって、ＦＤ部２０３の電位ＶＤ０がハイレベルになった後、リセットドレイン配線２２５の信号レベルがローレベルになって、ＦＤ部２０３の電位がローレベルになる。その後、画素部２１０につながる読み出し信号線２０７の定電流源負荷を構成するトランジスタ２１１をオフする。
【００２６】
このような選択画素部からの画素信号の読み出しの間、非選択画素部２５０のリセットドレイン配線２７５の電圧レベルＶｒ１は、ローレベル、リセット信号線２７２の信号レベルＲＳＴ１は、ハイレベルであるので、非選択画素２５０のＦＤ部２５３の電位はローレベルに固定されており、読み出し信号線２０７の電位が変化しても、ＦＤ部２５３の電位は変化しないようになっている。
【００２７】
なお、このように画素部を３ＴＲ構成とした増幅型固体撮像装置は、例えば特許文献１に開示されている。
【特許文献１】国際公開第２００３／０６９８９７号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００２８】
以上説明したように、従来の３ＴＲ構成の増幅型固体撮像装置では、非選択画素部２５０のリセットドレイン配線２７５の電圧レベルＶｒ１はローレベル、リセット信号線２７２の信号レベルＲＳＴ１はハイレベルであり、このため非選択画素部２５０のＦＤ部２５３の電位はローレベルに固定されているが、実際には、図７に示すように、ＦＤ部２５３と垂直信号線２０７との容量結合Ｃ２より、垂直信号線２０７の電位変動に応じて、非選択画素部２５０のＦＤ２５３の電位が変動する。その結果、リセットドレイン配線２７５が揺れることとなり、このリセットドレイン２７５の電位変動が選択画素部２１０に対するノイズ源となってしまう。
【００２９】
本発明は、上記従来の問題点を解決するためになされたもので、リセットドレイン配線の電位変動が、異なるリセットドレイン配線につながる隣接する選択画素部へノイズとして影響するのを低減することができ、これによりＳ／Ｎ比の向上を図ることができる固体撮像装置および該固体撮像装置を用いた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００３０】
本発明にかかる固体撮像装置は、入射光に応じた画素信号を出力する画素部を２次元状に配列してなる画素アレイと、該画素アレイ上に画素部列毎に配置され、各画素部列の各画素部からの画素信号を読み出すための読み出し信号線とを備えた固体撮像装置であって、該各画素部は、入射光を光電変換する受光部と、該受光部で発生された信号電荷を蓄積し、該蓄積された信号電荷に応じた電位を発生する電荷蓄積部と、該信号蓄積部の電位をリセット電位にリセットするリセットトランジスタとを備え、該リセットトランジスタのドレインにリセット電位を供給するリセットドレイン配線は、該画素アレイ上で複数の画素部にまたがって、該各画素部の中央を横切るよう配置されているものであり、そのことにより上記目的が達成される。
【００３１】
本発明は、上記固体撮像装置において、前記リセットドレイン配線を構成する配線層は、前記画素アレイ上に順次絶縁膜を介して積層された多層配線のうちの第２層金属配線からなり、前記リセットトランジスタのドレイン領域上で、該画素アレイ上に形成された第１層金属配線を介して該ドレイン領域と接続されていることが好ましい。
【００３２】
本発明は、上記固体撮像装置において、前記リセットトランジスタのドレイン領域上で、該ドレイン領域と前記第２層金属配線からなるリセットドレイン配線とを接続する第１層金属配線は、前記画素部の中央に位置するよう該ドレイン領域上にのみ配置されていることが好ましい。
【００３３】
本発明は、上記固体撮像装置において、前記受光部は、前記信号電荷蓄積部の両側に、対向するよう配置された２つのフォトダイオードからなることが好ましい。
【００３４】
本発明は、上記固体撮像装置において、前記画素部は、前記２つのフォトダイオードの対応する、該各フォトダイオードから信号電荷を前記電荷蓄積部に転送する２つの転送トランジスタを有することが好ましい。
【００３５】
本発明は、上記固体撮像装置において、前記フォトダイオードは埋め込みフォトダイオードであることが好ましい。
【００３６】
本発明は、上記固体撮像装置において、前記各フォトダイオードを構成する２つの拡散領域は、これらの拡散領域の間に位置する前記電荷蓄積部を構成する拡散領域とつながっており、前記各転送トランジスタのゲート電極は、該フォトダイオードを構成する拡散領域と該電荷蓄積部を構成する拡散領域との接続部分の上に配置されていることが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記フォトダイオードを構成する拡散領域は長方形形状であり、前記電荷蓄積部を構成する拡散領域は、縦長の長方形形状であり、前記各転送トランジスタのゲート電極は、該フォトダイオードを構成する長方形形状の拡散領域の隅部に配置され、該長方形形状の側辺に対して斜めに配置されていることが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記リセットドレイン配線は、前記画素部を構成する、相対向する２つのフォトダイオードの間に位置するよう配置されていることが好ましい。
【００３９】
本発明は、上記固体撮像装置において、前記画素部は、前記信号電荷蓄積部の電位を増幅して前記読出し信号線に読み出す１つの増幅トランジスタを有することが好ましい。
【００４０】
本発明は、上記固体撮像装置において、前記リセットドレイン配線に接続されている画素部が選択されている時には、該リセットドレイン配線には第１電圧が印加され、該リセットドレイン配線に接続されている画素部が非選択である時には、該リセットドレイン配線に第２電圧が印加され、該第１電圧が、該第２電圧以上であることが好ましい。
【００４１】
本発明は、上記固体撮像装置において、前記第１電圧が電源電圧以上、前記第２電圧が０Ｖ以上であることが好ましい。
【００４２】
本発明は、上記固体撮像装置において、前記画素部を構成する受光部は、複数の光電変換素子から構成されていることが好ましい。
【００４３】
本発明は、上記固体撮像装置において、前記画素部を構成する受光部は、２個又は４個の光電変換素子から構成されていることが好ましい。
【００４４】
本発明は、上記固体撮像装置において、前記リセットドレイン配線に前記第１電位または前記第２電位を印加するバッファ回路を備えたことが好ましい。
【００４５】
本発明は、上記固体撮像装置において、前記バッファ回路は、前記第１電位が供給ノードと、前記第２電位が供給されるノードとの間に直列に接続されたＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとからなるＣＭＯＳインバータから構成されていることが好ましい。
【００４６】
本発明は、上記固体撮像装置において、前記バッファ回路に供給する第１の電位を電源電位より昇圧する昇圧回路を備えたことが好ましい。
【００４７】
本発明に係る電子情報機器は、撮像部を備えた電子情報機器であって、該撮像部として請求項１〜１０のいずれかに記載の固体撮像装置を用いたものであり、そのことにより上記目的が達成される。
【００４８】
上記構成により、以下、本発明の作用を説明する。
【００４９】
本発明においては、複数の画素部をマトリクス状に配列してなる画素アレイを備え、各画素部を３ＴＲ構成とした増幅型固体撮像装置において、該画素アレイ上でリセットドレイン配線を、各画素部の中央を横切るように配置したので、リセットドレイン配線の電位変動が、異なるリセットドレイン配線につながる隣接する選択画素部へノイズとして影響するのを低減することができ、これによりＳ／Ｎ比の向上を図ることができる。
【００５０】
また、転送トランジスタは、各フォトダイオード領域の一角に形成されていることにより、転送トランジスタのゲート領域は、長方形形状のフォトダイオードの側辺に対して斜めに形成することができ、これにより、電荷転送効率を高めることができる。
【００５１】
また、本発明においては、リセットドレイン配線に印加されるハイレベル電位が電源電圧より昇圧されているため、受光部から電荷蓄積部への信号電荷の転送効率を高めることができ、またリセットドレイン配線に印加されるローレベル電位を０Ｖより高めているので、電荷蓄積部からの信号電荷の逆流を防止することができる。
【発明の効果】
【００５２】
以上のように、本発明によれば、リセットドレイン配線の電位変動が、異なるリセットドレイン配線につながる隣接する選択画素部へノイズとして影響するのを低減することができ、これによりＳ／Ｎ比の向上を図ることができる。
【発明を実施するための最良の形態】
【００５３】
以下、本発明の実施形態について説明する。
【００５４】
（実施形態１）
図１〜図３は本発明の実施形態１による増幅型固体撮像装置を説明する図であり、図１は、該増幅型固体撮像装置を構成するトランジスタおよびフォトダイオードのレイアウトを示す。また、図２および図３はそれぞれ、該増幅型固体撮像装置を構成する第１層金属配線、および第２層金属配線のレイアウトを示している。
【００５５】
ここでは、増幅型固体撮像装置のレイアウトとして、２つの光電変化素子、つまりフォトダイオード（受光素子）を共有した２受光素子共有構造のアクティブピクセルセンサーのレイアウトを示している。
【００５６】
本実施形態１の増幅型固体撮像装置は、図７に示す３ＴＲ構成の固体撮像装置と同一の回路構成を有している。
【００５７】
そして、本実施形態１の固体撮像装置は、基板の表面上にマトリクス状に２受光素子共有構造のアクティブピクセルセンサを単位ブロック（画素部）として配列してなるセンサアレイ５００を有している。
【００５８】
ここで、各単位ブロックは、受光部としての２つのフォトダーオードと、該各フォトダイオードで発生した信号電荷を信号電荷蓄積部に転送する２つの転送ゲートトランジスタと、該信号電荷蓄積部に蓄積された信号電荷をリセットする１つのリセットトランジスタと、信号電荷蓄積部に蓄積された信号電荷を増幅して読み出し信号線（垂直信号線）に出力する１つの増幅トランジスタとを有している。
【００５９】
以下、センサアレイ５００における単位ブロックについて、図１に示すレイアウトを用いて説明する。
【００６０】
例えば、単位ブロックＵ０は、長方形形状の２個のフォトダイオード領域ＰＤ１およびＰＤ２と、それぞれのフォトダイオード領域に対応した転送トランジスタ５０１，５０２と、１つのリセットトランジスタ５０３と、１つの増幅トランジスタ５０６とを有している。
【００６１】
ここでは、２個のフォトダイオード領域ＰＤ１およびＰＤ２は、第１方向（列方向）Ｙに沿って対向するよう配置され、該両フォトダイオード領域の間には、上記リセットトランジスタ５０３が配置されている。また、該フォトダイオード領域間の一端側には、該両フォトダイオード領域につながった縦長拡散領域５０８が配置され、さらに該フォトダイオード領域の中央部分には、該縦長拡散領域５０８につながった第１の横長拡散領域５０５が配置されている。
【００６２】
該縦長拡散領域５０８の一端側と第１のフォトダイオード領域ＰＤ１との接続部分には、略直角三角形形状の転送ゲートＴＸ１が、その直角を挟む２辺がそれぞれ長方形形状のフォトダイオード領域ＰＤ１の縦横の辺に平行になるよう配置されている。該縦長拡散領域５０８の他端側と第２のフォトダイオード領域ＰＤ２との接続部分には、略直角三角形形状の転送ゲートＴＸ２が、その直角を挟む２辺がそれぞれ長方形形状のフォトダイオード領域ＰＤ２の縦横の辺に平行になるよう配置されている。該縦長拡散領域５０８の中央部分は、上記２つの転送トランジスタのソース領域と電荷蓄積部ＦＤ１とが共有する領域であり、該各転送トランジスタのドレイン領域は、それぞれに対応するフォトダイオード領域に含まれている。
【００６３】
さらに、上記第１の横長拡散領域５０５上には、リセットゲート５０４が配置されており、該横長拡散領域５０５のリセットゲート両側部分が、リセットトランジスタ５０３のソース領域およびドレイン領域となっている。
【００６４】
また、一方のフォトダイオード領域ＰＤ１の、上記リセットトランジスタ５０３の配置領域と反対側には、第２の横長拡散領域５０９が配置されている。この第２の横長拡散領域５０９上には、増幅ゲート（増幅トランジスタのゲート電極）５０７が配置されており、該横長拡散領域５０５の増幅ゲートの両側部分が、増幅トランジスタ５０６のソース領域およびドレイン領域となっている。
【００６５】
なお、上記転送ゲートＴＸ１、ＴＸ２には第１層金属配線（図６参照）と接続するためのコンタクトホールＣ４、Ｃ５が配置され、リセットゲート５０４および増幅ゲート５０７上には、第１層金属配線（図６参照）と接続するためのコンタクトホールＣ６、Ｃ１ｂが配置されている。また、電荷蓄積部ＦＤ１、転送トランジスタのソース領域、およびリセットトランジスタのソース領域が共有する縦長拡散領域５０８上には、第１層金属配線（図６参照）と接続するためのコンタクトホールＣ１ａが配置され、第１の横長拡散領域５０５におけるリセットトランジスタのドレイン領域上には第１層金属配線（図６参照）と接続するためのコンタクトホールＣ７が配置されている。さらに、第２の横長拡散領域５０９における増幅トランジスタのソース領域およびドレイン領域上には、第１層金属配線（図６参照）と接続するためのコンタクトホールＣ２、Ｃ３が配置されている。
【００６６】
その他の単位ブロックＵ１〜Ｕ３も上記単位ブロックＵ０と同一構成となっている。
【００６７】
つまり、単位ブロックＵ１では、２つのフォトダイオード領域の一方と第１の縦長拡散領域５１８との境界部分には第１の転送トランジスタ５１１が配置され、２つのフォトダイオード領域の他方と第１の縦長拡散領域５１８との境界部分には第２の転送トランジスタ５１２が配置されている。また、該第１の縦長拡散領域５１８につながる第１の横長拡散領域５１５にはリセットトランジスタ５１３を構成するゲート５１４が配置されている。一方のフォトダイオード領域に対して第１の横長拡散領域５１５と反対側に位置する第２の横長拡散領域５１９上には、増幅トランジスタ５１６を構成する増幅ゲート５１７が配置されている。
【００６８】
同様に、単位ブロックＵ２では、２つのフォトダイオード領域の間の一端側には、これらにつながる縦長拡散領域５２８が配置され、該縦長拡散領域の両端側には第１および第２の転送トランジスタ５２１および５２２が配置されている。該縦長拡散領域５２８につながる第１の横長拡散領域５２５にはリセットトランジスタ５２３を構成するゲート５２４が配置され、該第１の横長拡散領域５２５とはフォトダイオード領域に対して反対側に位置する第２の横長拡散領域５２９上には、増幅トランジスタ５２６を構成する増幅ゲート５２７が配置されている。
【００６９】
同様に、単位ブロックＵ３では、２つのフォトダイオード領域の間の一端側には、これらにつながる縦長拡散領域５３８が配置され、該縦長拡散領域の両端側には第１および第２の転送トランジスタ５３１および５３２が配置されている。該縦長拡散領域５３８につながる第１の横長拡散領域５３５にはリセットトランジスタ５３３を構成するゲート５３４が配置され、該第１の横長拡散領域５３５とはフォトダイオード領域に対して反対側に位置する第２の横長拡散領域５３９上には、増幅トランジスタ５３６を構成する増幅ゲート５３７が配置されている。
【００７０】
なお、１つの画素部に３個以上の受光部が含まれた共有構造も可能であるが、光学的な対称性を維持して満足する程度の動作特性を確保するには、２個又は４個の共有画素構造が適しており、広く利用されている。
【００７１】
そして、このようなレイアウトでは、転送トランジスタ５０１および５０２は、各フォトダイオード領域ＰＤ１およびＰＤ２の一角に形成されていることにより、転送トランジスタのゲート領域ＴＸ１およびＴＸ２は、第１方向（列方向）Ｙに対する斜め方向に形成することができる。つまり、該ゲート領域ＴＸ１およびＴＸ２は、その側辺がフォトダイオード領域ＰＤ１およびＰＤ２の側辺に対して所定の鋭角をなすように形成することができる。
【００７２】
このようにフォトダイオード領域に対して斜め方向にゲート領域を形成することにより、チャネル幅を最大化させることができる。転送トランジスタのチャネル幅が広い程、集積された光電荷の転送効率を増大させることができる。
【００７３】
好ましくは、転送トランジスタのゲート領域は第１方向に対して４５度の角度をなすように形成するのが、チャネル幅を最大化することができるという点で有利である。
【００７４】
また、第１フォトダイオード領域ＰＤ１に対応する第１転送トランジスタ５０１と、第２フォトダイオード領域ＰＤ２に対応する第２転送トランジスタ５０２とは、電荷蓄積部ＦＤ１を共有している。さらに、電荷蓄積部ＦＤ１の電位をリセットするリセットトランジスタ５０３のソース領域を、電荷蓄積部ＦＤ１と共有することで、ＦＤ配線、つまり電荷蓄積部ＦＤ１につながる配線を少なくするこができる。
【００７５】
次に、図２を用いて、フォトダイオードおよびトランジスタを構成する拡散領域、並びにゲート電極につながる第１層金属配線のレイアウトについて説明する。
【００７６】
まず、単位ブロックＵ０内での第１層金属配線と拡散領域およびゲート電極との接続について説明する。
【００７７】
第１および第２の転送ゲートは、それぞれコンタクトホールＣ４およびＣ５を介して、該転送ゲート上に位置する第１金属配線６０４および６０５に接続されている。また、リセットゲート５０４は、コンタクトホールＣ６を介して第１層金属配線６０６の一端に接続されており、該第１層金属配線６０６は、フォトダイオード領域ＰＤ２の転送ゲート側の側辺に沿ってフォトダイオード領域ＰＤ２の、リセットトランジスタと反対側に延びている。また、リセットトランジスタのドレイン領域は、コンタクトホールＣ７を介して、該両フォトダイオード領域間に位置する第１層金属配線６０７に接続されている。さらに、電荷蓄積部はコンタクトホールＣ１ａを介して第１層金属配線６０１の一端に接続され、該第１金属配線６０１は縦方向に沿って増幅ゲート５０７上まで延びており、該第１層金属配線６０１の他端は、コンタクトホールＣ１ｂを介して該増幅ゲート５０７に接続されている。また、増幅トランジスタのソース領域はコンタクトホールＣ２を介して、縦方向に並ぶ単位ブロックに沿って延びる出力信号線としての第１層金属配線６０２に接続されている。また、増幅トランジスタのドレイン領域はコンタクトホールＣ３を介して、縦方向に並ぶ単位ブロックに沿って延びる電源配線としての第１層金属配線６０３に接続されている。
【００７８】
また、単位ブロックＵ１〜Ｕ３においても、フォトダイオードおよびトランジスタを構成する拡散領域、並びにゲート電極は、単位ブロックＵ０と同様に第１層金属配線と接続されている。つまりこれらの単位ブロックでは、第１層金属配線６１４、６１５、６２４、６２５、６３４、６３５は、対応するコンタクトホールを介してそれぞれ転送ゲートに接続されている。また、第１層金属配線６１４、６１５、６２４、６２５、６３４、６３５は、対応するコンタクトホールを介してそれぞれ転送ゲートに接続されている。第１層金属配線６１６、６２６、６３６は、その一端がコンタクトホールを介してリセットゲートに接続され、その他端が、それぞれ隣接する一方の単位ブロックの増幅トランジスタの拡散領域上まで延びているものである。また、第１層金属配線６１７、６２７、６３７はその一端がコンタクトホールを介してリセットトランジスタのドレイン領域に接続されている。さらに、第１層金属配線６１１、６２１、６３１は、その一端がコンタクトホールを介してリセットのソース領域（電荷蓄積領域）に接続され、その他端が増幅ゲート上まで延び、コンタクトホールを介して増幅ゲートに接続されている。また、単位ブロックＵ１における増幅トランジスタのドレインは、コンタクトホールを介して電源配線としての第１層金属配線６０３に、単位ブロックＵ２、Ｕ３における増幅トランジスタのドレインは、コンタクトホールを介して電源配線としての第１層金属配線６２３に接続されている。また、単位ブロックＵ１における増幅トランジスタのソース領域は、コンタクトホールを介して信号出力線としての第１層金属配線６０２に、単位ブロックＵ２、Ｕ３における増幅トランジスタのソース領域は、コンタクトホールを介して信号出力線としての第１層金属配線６２２に接続されている。
【００７９】
次に、図３を用いて、上記各第１金属配線につながる第２金属配線のレイアウトについて説明する。
【００８０】
まず、単位ブロックＵ０内での第１層金属配線と拡散領域およびゲート電極との接続について説明する。
【００８１】
行方向Ｘ（図１参照）に並ぶ、単位ブロックＵ０およびＵ２を含む複数の単位ブロック上には、これらの単位ブロックにまたがるように延びる平行な３つの第２層金属配線７０１〜７０３が配置されており、その中央に位置する第２層金属配線７０２は、リセットドレインに電位を供給するリセットドレインラインであり、例えば、単位ブロックＵ０の、リセットトランジスタのドレイン領域につながる第１層金属配線６０７にはコンタクトホールＣ７７を介して接続されている。
【００８２】
また、上記第２層金属配線７０２の両側に位置する第２層金属配線７０１および７０３は、それぞれ、転送トランジスタの制御信号線（ＴＸ制御線）であり、例えば、単位ブロックＵ０の転送ゲートＴＸ２につながる第１層金属配線６０５にはコンタクトホールＣ５５を介して接続され、その転送ゲートＴＸ１につながる第１層金属配線６０４にはコンタクトホールＣ４４を介して接続されている。
【００８３】
さらに、行方向Ｘ（図１参照）に並ぶ複数の単位ブロックからなる１つの単位ブロック行と、該単位ブロック行に隣接する単位ブロック行との間には、行方向Ｘに沿って延びる平行な２つの第２層金属配線７０４および７０５が配置されている。一方の第２層金属配線７０４は、列方向に延びる電源配線としての第１層金属配線６０３および６２３に電源電圧供給する電源ラインであり、例えば、単位ブロックＵ０内では電源配線としての第１層金属配線６０３にコンタクトホールＣ３３を介して接続されている。他方の第２層金属配線７０５は、リセットトランジスタ制御ラインであり、例えば、一端が単位ブロックＵ１のリセットゲートにつながる第１金属配線６１６の他端にコンタクトホールＣ６６を介して接続されている。
【００８４】
なお、平行な３つの第２金属配線７１１〜７１３は、行方向Ｘ（図１参照）に並ぶ、単位ブロックＵ１およびＵ３を含む複数の単位ブロック上に配置された配線であり、上記行方向Ｘ（図１参照）に並ぶ、単位ブロックＵ０およびＵ２を含む複数の単位ブロック上に配置された平行な３つの第２金属配線７０１〜７０３に相当するものである。また、平行な２つの第２金属配線７１４〜７１５は、行方向Ｘ（図１参照）に並ぶ、単位ブロックＵ１およびＵ３を含む複数の単位ブロック上に配置された配線であり、上記行方向Ｘ（図１参照）に並ぶ、単位ブロックＵ０およびＵ２を含む複数の単位ブロック上に配置された平行な２つの第２層金属配線７０４〜７０５に相当するものである。また、行方向Ｘに沿って延びる平行な２つの第２層金属配線７１４および７１５は、行方向Ｘに沿って延びる平行な２つの第２層金属配線７０４および７０５に相当するものである。
【００８５】
次に作用効果について説明する。
【００８６】
第１金属配線６０４は、リセットトランジスタ制御ライン７０２を第２金属配線で形成するためのベースとなるもので、リセットトランジスタ制御ラインは、リセットトランジスタのゲート電極へのリセットゲート電圧を制御して電荷蓄積部の電位をハイレベルリセットまたはローレベルリセットにする。
【００８７】
また、リセットトランジスタ５０３のドレイン５０５は、画素の選択、非選択によって電位がハイレベルとローレベルに変化するものであり、リセットドレインには、リセットドレインライン７０２が第２金属配線で形成するためのベースとなる第１金属配線６０５を介して接続される。
【００８８】
また、各金属配線は、フォトダイオード領域のシールドを最小化することができるようにフォトダイオード領域の上部を最大限さけて配線することが望ましい。即ち、フォトダイオード領域の光露出度を最大になるように配線することが望ましい。
【００８９】
また、フォトダイオード領域に金属配線が横切るときは、各フォトダイオード領域になるべく同じ面積と対称的に対応する位置をシールドすることが望ましい。
【００９０】
そのため、リセットゲートに接続される第１層金属配線６０４は、ＦＤ配線６０１と上下で対称になるようにＰＤ２を上下に横切るように配線させる。
【００９１】
このように本実施形態では、複数の画素部をマトリクス状に配列してなる画素アレイを備え、各画素部を３ＴＲ構成とした増幅型固体撮像装置において、該画素アレイ上でリセットドレイン配線を、各画素部の中央を横切るように配置したので、リセットドレイン配線の電位変動が、異なるリセットドレイン配線につながる隣接する選択画素部へノイズとして影響するのを低減することができ、これによりＳ／Ｎ比の向上を図ることができる。
【００９２】
また、図２に示す第１層金属配線のレイアウトでは、選択画素のＦＤ配線６０１と非選択画素に接続されたリセットドレイン配線（第１層金属配線）６１７とは離れており、これらの間の容量結合は実質的にない。
【００９３】
これに対し、図４に示す第１層金属配線のレイアウトでは、例えば、リセットドレイン配線（第１層金属配線）６１７をフォトダイオード領域を上下に走るように配線した場合、選択画素のＦＤ配線８０１と非選択画素に接続されたリセットドレイン配線（第１層金属配線）８１７とは近接することとなり、これらの間に容量結合が存在する。その結果、リセットドレイン配線の変動がノイズとなって、ＦＤ配線に伝わり、信号線に出力される。そのため、ノイズ源となるリセットドレイン配線は、隣接画素への影響を少なくするため、画素中央部に配置する必要がある。なお、図４で、８００番台の参照符号を用いているが、各符号は、図２に示す６００番台の参照符号に相当するものを示している。
【００９４】
例えば、図８（ａ）は、選択画素ＦＤ（選択画素の電荷蓄積部）の電位変動（二点鎖線）が読み出し信号線の電位変動（実線）に影響し、さらに、読み出し信号線の電位変動（実線）が非選択画素ＦＤ（非選択画素の電荷蓄積部）の電位（点線）に影響する様子を示している。また、このような非選択画素ＦＤ（非選択画素の電荷蓄積部）の電位変動は、さらに非選択画素につながるリセットドレイン配線の電位変動を招き、これが選択画素ＦＤ（選択画素の電荷蓄積部）に雑音として乗ることとなる。
【００９５】
図８（ｂ）は、本発明の実施形態のように、このようなノイズによる影響を選択画素ＦＤ（選択画素の電荷蓄積部）が受けない場合の選択画素ＦＤの電位変動（点線）を、このようなノイズにより影響を選択画素ＦＤ（選択画素の電荷蓄積部）が受ける場合の選択画素ＦＤの電位変動（実線）と対比して示している。
【００９６】
この図８（ｂ）からわかるように、選択画素のＦＤ配線と非選択画素に接続されたリセットドレイン配線との間で容量結合がある場合は、細かな電位変動が見られるが、選択画素のＦＤ配線と非選択画素に接続されたリセットドレイン配線との間で容量結合がない場合は、そのような電位変動は見られない。
【００９７】
さらに、本実施形態１では、転送トランジスタは、各フォトダイオード領域の一角に形成されているので、転送トランジスタのゲート領域は、長方形形状のフォトダイオードの側辺に対して斜めに形成することができ、これにより、電荷転送効率を高めることができる。
【００９８】
なお、上記実施形態１では特に説明していないが、基板と第１層金属配線、および第１層金属配線と第２層金属配線との間には絶縁膜が形成されていることは言うまでもない。
（実施形態２）
図５は本発明の実施形態２による３トランジスタ型固体撮像装置を説明する図であり、  該装置を構成する画素部の回路構成を示している。
【００９９】
この実施形態２の固体撮像装置は、実施形態１の固体撮像装置の回路構成に加えて、リセットドレインに印加するハイレベル電圧を昇圧する昇圧回路を備えたものであり、画素アレイにおけるレイアウトは、実施形態１のものと同一である。
【０１００】
すなわち、この実施形態２の固体撮像装置は、画素部をマトリクス状に配列してなる画素部アレイと、該画素部アレイの各画素部を駆動する電源電圧を昇圧する昇圧回路４００とを備えている。
【０１０１】
ここで、昇圧回路４００は、チャージポンプ回路などから構成されており、電源電圧Ｖｄを昇圧して出力するものである。
【０１０２】
また、画素部アレイを構成する各画素部の構成は実施形態１のものと同一である。
【０１０３】
つまり３ＴＲ構成の画素部４１０は、フォトダーオードからなる受光部４０１と、該受光部４０１で発生した信号電荷を信号電荷蓄積部４０３に転送する転送ゲートトランジスタ４０２と、該信号電荷蓄積部４０３とリセットドレイン配線４２５との間に接続されたリセットトランジスタ４０４と、電圧源（電源電圧Ｖｄ）と読み出し信号線４０７との間に接続された増幅トランジスタ４０５とから構成されている。
【０１０４】
ここで、上記転送トランジスタ４０２のゲートには、転送ゲート配線４２３が接続されており、該転送トランジスタ４０２は、該転送ゲート選択線４２３からの転送パルス信号ＴＸ０を受けて、受光部４０１で発生した信号電荷を信号電荷蓄積部４０３に転送する。また、リセットトランジスタ４０４のゲートには、リセット信号線４２３が接続されており、該リセットトランジスタ４０４は、該リセット信号線４２３からのリセット信号ＲＳＴ０により、リセットドレイン配線４２５の電圧Ｖｒ０を信号電荷蓄積部４０３に印加する。
【０１０５】
また、３ＴＲ構成の画素部４５０は、上記３ＴＲ構成の画素部４１０と同様、フォトダーオードからなり、光電変換により信号電荷を発生する受光部４５１と、転送ゲート選択線４７３からの転送パルス信号ＴＸ１に基づいて該信号電荷を信号電荷蓄積部４５３に転送する転送ゲートトランジスタ４５２と、リセット信号線４７２からのリセット信号ＲＳＴ１に基づいてリセットドレイン配線４７５の電圧Ｖｒ１を信号電荷蓄積部４５３に印加するリセットトランジスタ４５４と、信号電荷蓄積部４５３で発生した信号電圧あるいはリセット電圧を増幅して読み出し信号線４０７に出力する増幅トランジスタ４５５とから構成されている。
【０１０６】
これらの画素部４１０および４５０は、同じ列のその他の画素部とともに、読み出し信号線４０７に接続されており、該読み出し信号線４０７は、定電流源負荷４１１に接続されている。この定電流源負荷４１１は、該読み出し信号線４０７の一端側と接地との間に接続されたトランジスタにより構成されており、該トランジスタのゲート電圧は定電圧Ｖｃに設定されている。
【０１０７】
また、各画素部の行ごとに、リセットドレイン配線の電位を設定するバッファが接続されており、例えば、リセットドレイン配線４２５にはバッファ４２６が接続され、リセットドレイン配線４７５には、バッファ４７６が接続されている。
【０１０８】
ここで、例えば、バッファ４２６は、上記昇圧回路４００の出力であるハイレベル電位ＶＨと０Ｖより高いローレベル電位ＶＬとの間に直列に接続された、Ｐ型ＭＯＳトランジスタ４２６ａとＮ型ＭＯＳトランジスタ４２６ｂとからなるＣＭＯＳインバータからなり、該両トランジスタの共通ゲートはリセットドレイン配線の制御信号に接続され、該両トランジスタの共通接続点がリセットドレイン配線４２５に接続されている。
【０１０９】
このような構成の実施形態２の固体撮像装置では、リセットドレイン配線に印加されるハイレベル電位が電源電圧より昇圧されているため、受光部から電荷蓄積部への信号電荷の転送効率を高めることができ、またリセットドレイン配線に印加されるローレベル電位を０Ｖより高めているので、電荷蓄積部からの信号電荷の逆流を防止することができる。
（実施形態３）
なお、上記実施形態１および２では、特に説明しなかったが、上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器を、本発明の実施形態３として説明する。
【０１１０】
本発明の実施形態３による電子情報機器は、本発明の上記実施形態１および２の固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
【０１１１】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１２】
本発明は、固体撮像装置、並びに該固体撮像装置を撮像部に用いた例えばデジタルスチルカメラ、デジタルムービカメラおよびカメラ付き携帯電話装置などの電子情報機器の分野において、複数の画素部をマトリクス状に配列してなる画素アレイ上で、リセットドレイン配線を、各画素部の中央を横切るように配置することにより、リセットドレイン配線の電位変動が、異なるリセットドレイン配線につながる隣接する選択画素部へノイズとして影響するのを低減することができ、これによりＳ／Ｎ比の向上を図ることができるものである。
【図面の簡単な説明】
【０１１３】
【図１】図１は本発明の実施形態１による増幅型固体撮像装置を説明する図であり、該増幅型固体撮像装置を構成するトランジスタおよびフォトダイオードのレイアウトを示している。
【図２】図２は本発明の実施形態１による増幅型固体撮像装置を説明する図であり、該増幅型固体撮像装置を構成する第１層金属配線のレイアウトを示している。
【図３】図３は本発明の実施形態１による増幅型固体撮像装置を説明する図であり、該増幅型固体撮像装置を構成する第２層金属配線のレイアウトを示している。
【図４】図４は本発明の実施形態１による増幅型固体撮像装置を説明する図であり、実施形態１の増幅型固体撮像装置における第１層金属配線のレイアウトと対比される第１層金属配線のレイアウトを示している。
【図５】図５は本発明の実施形態２による増幅型固体撮像装置を説明する図であり、図５（ａ）は、該増幅型固体撮像装置を構成する画素部の回路構成を示し、図５（ｂ）は、該増幅型固体撮像装置を構成するバッファの回路構成を示している。
【図６】図６は、従来の４トランジスタ型増幅型固体増幅装置を説明する図であり、該装置を構成する画素部の回路構成を示している。
【図７】図７は、従来の３トランジスタ型増幅型固体増幅装置を説明する図であり、該装置を構成する画素部の回路構成を示している。
【図８】本発明の効果を説明する図であり、図８（ａ）は、選択画素の電荷蓄積部の電位変動が非選択画素の電荷蓄積部の電位変動を引き起こす様子を示し、図８（ｂ）は、リセットドレイン配線の電位変動が選択画素の電荷蓄積部の電位に与える影響を示している。
【符号の説明】
【０１１４】
Ｕ０〜Ｕ３  単位ブロック
５０１、５０２、５１１、５１２、５２１、５２２、５３１、５３２  転送トランジスタ
５０３、５１３、５２３、５３３  リセットトランジスタ
５０４、５１４、５２４、５３４  リセットゲート
５０６、５１６、５２６、５３６  増幅トランジスタ
５０７、５１７、５２７、５３７  増幅ゲート
６０１〜６０７、６１１〜６１７、６２１〜６２７、６３１〜６３７  第１層金属配線
７０１〜７０５、７１１〜７１５  第２層金属配線
ＰＤ１〜ＰＤ２  フォトダイオード領域
【図１】
2009059811.tif 000003
【図２】
2009059811.tif 000004
【図３】
2009059811.tif 000005
【図４】
2009059811.tif 000006
【図５】
2009059811.tif 000007
【図６】
2009059811.tif 000008
【図７】
2009059811.tif 000009
【図８】
2009059811.tif 000010