(57)【要約】      （修正有）【課題】半導体メモリ装置の高電圧発生器の動作中に突然電源供給が中断される場合、チャージポンプから出力された高電圧が放電されず、レギュレータに含まれた比較部に入力端として入力され、トランジスタが劣化することを防止する。【解決手段】チャージポンプ４３０の出力電圧を分配する電圧分配部４４４と、基準電圧と上記電圧分配部の分配電圧のサイズを比較する比較部４４２と、上記電圧分配部と接地端子を選択的に接続させるレギュレータ駆動部４４６と、電源電圧の供給遮断時にチャージポンプから出力された高電圧を放電させる高電圧放電部４４８を設ける。【選択図】図４
2009044948.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプの出力電圧を分配する電圧分配部と、
基準電圧と上記電圧分配部の分配電圧のサイズを比較する比較部と、
上記電圧分配部と接地端子を選択的に接続させるレギュレータ駆動部と、
電源電圧の供給遮断時に上記比較部に印加される分配電圧を放電させる高電圧放電部を含むことを特徴とするレギュレータ。
【請求項２】
上記レギュレータ駆動部は、上記電圧分配部と接地端子の間に接続されるNMOSトランジスタを含むことを特徴とする請求項1に記載のレギュレータ。
【請求項３】
上記レギュレータ駆動部は、電源電圧の供給時に上記電圧分配部と接地端子を接続させることを特徴とする請求項1に記載のレギュレータ。
【請求項４】
上記レギュレータ駆動部は、電源電圧の供給遮断時に上記電圧分配部と接地端子の接続を遮断させることを特徴とする請求項1に記載のレギュレータ。
【請求項５】
上記高電圧放電部は、上記分配電圧が印加される比較部の一方の端子と電源電圧端子の間に接続されたダイオードを含むことを特徴とする請求項1に記載のレギュレータ。
【請求項６】
上記高電圧放電部は、上記分配電圧が印加される比較部の一方の端子と電源電圧端子の間に直列接続された複数のダイオードを含むことを特徴とする請求項1に記載のレギュレータ。
【請求項７】
上記ダイオードは、ドレインとゲートがダイオード接続されたNMOSトランジスタであることを特徴とする請求項5または6に記載のレギュレータ。
【請求項８】
上記高電圧放電部は、電源電圧の供給遮断時に上記分配電圧が印加される比較部の一方の端子と接地端子を接続させることを特徴とする請求項1に記載のレギュレータ。
【請求項９】
電源電圧の供給時に、上記比較部の一方の端子に印加される分配電圧は、上記電源電圧と上記ダイオードのしきい値電圧の和より大きいことを特徴とする請求項5に記載のレギュレータ。
【請求項１０】
電源電圧の供給時に、上記比較部の一方の端子に印加される分配電圧は、上記電源電圧と上記複数のダイオードのしきい値電圧の和より大きいことを特徴とする請求項6に記載のレギュレータ。
【請求項１１】
チャージポンプの出力電圧を一定レベルの電圧に安定化させて出力するレギュレータを含む高電圧発生器において、
上記レギュレータは、チャージポンプの出力電圧を分配する電圧分配部と、
基準電圧と上記電圧分配部の分配電圧のサイズを比較してクロック駆動部を動作させる制御信号を出力する比較部と、
上記電圧分配部と接地端子を選択的に接続させるレギュレータ駆動部と、
電源電圧の供給遮断時に上記比較部に印加される分配電圧を放電させる高電圧放電部を含むことを特徴とする高電圧発生器。
【請求項１２】
上記高電圧放電部は、上記分配電圧が印加される比較部の一方の端子と電源電圧端子の間に接続されたダイオードを含むことを特徴とする請求項11に記載の高電圧発生器。
【請求項１３】
上記高電圧放電部は、上記分配電圧が印加される比較部の一方の端子と電源電圧端子の間に直列接続された複数のダイオードを含むことを特徴とする請求項11に記載の高電圧発生器。
【請求項１４】
上記高電圧放電部は、電源電圧の供給遮断時に上記分配電圧が印加される比較部の一方の端子と接地端子を接続させることを特徴とする請求項11に記載の高電圧発生器。
【請求項１５】
電源電圧の供給時に、上記比較部の一方の端子に印加される分配電圧は、上記電源電圧と上記ダイオードのしきい値電圧の和より大きいことを特徴とする請求項12に記載の高電圧発生器。
【請求項１６】
電源電圧の供給時に、上記比較部の一方の端子に印加される分配電圧は、上記電源電圧と上記複数のダイオードのしきい値電圧の和より大きいことを特徴とする請求項13に記載の高電圧発生器。
【請求項１７】
チャージポンプの出力電圧を一定レベルの電圧に安定化させて出力する第1のレギュレータ及び上記第1のレギュレーション電圧を一定レベルの電圧に変換して出力する第2のレギュレータを含む高電圧発生器において、
上記第1のレギュレータは、チャージポンプの出力電圧を分配して第1の分配電圧を出力する第1の電圧分配部と、
基準電圧と上記第1の分配電圧のサイズを比較してクロック駆動部を動作させる制御信号を出力する第1の比較部と、
上記第1の電圧分配部と接地端子を選択的に接続させる第1のレギュレータ駆動部と、
電源電圧の供給遮断時に、上記第1の比較部に印加される分配電圧を放電させる第1の高電圧放電部を含むことを特徴とする高電圧発生器。
【請求項１８】
上記第2のレギュレータは、上記第1のレギュレータの出力端と接地端子の間につながる電流経路を形成する電流遮断部と、
第2のレギュレータの出力端の電圧を分配して第2の分配電圧を出力する第2の電圧分配部と、
上記第2の分配電圧と第2の基準電圧を比較して上記電流遮断部の動作を制御する第2の比較部と、
上記電流経路の形成如何により上記第1のレギュレーション電圧を第2のレギュレータの出力端に供給または遮断する電圧供給部と、
上記第2の電圧分配部と接地端子を選択的に接続させる第2のレギュレータ駆動部と、
電源電圧の供給遮断時に上記第2の比較部に印加される第2の分配電圧を放電させる第2の高電圧放電部を含むことを特徴とする請求項17に記載の高電圧発生器。
【請求項１９】
上記第1の高電圧放電部は、上記第1の分配電圧が印加される第1の比較部の一方の端子と電源電圧端子の間に接続されたダイオードを含むことを特徴とする請求項17に記載の高電圧発生器。
【請求項２０】
上記第2の高電圧放電部は、上記第2の分配電圧が印加される第2の比較部の一方の端子と電源電圧端子の間に接続されたダイオードを含むことを特徴とする請求項17に記載の高電圧発生器。
【請求項２１】
上記第1の高電圧放電部は、電源電圧の供給遮断時に、上記第1の分配電圧が印加される第1の比較部の一方の端子と接地端子を接続させることを特徴とする請求項17に記載の高電圧発生器。
【請求項２２】
上記第2の高電圧放電部は、電源電圧の供給遮断時に、上記第2の分配電圧が印加される第2の比較部の一方の端子と接地端子を接続させることを特徴とする請求項17に記載の高電圧発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体メモリ装置などに高電圧を供給する高電圧発生器と、それに含まれるレギュレータに関するものである。
【背景技術】
【０００２】
通常のメモリ、ICチップ等の内部には、電源電圧以上の電圧を必要とする回路が存在する。電源電圧以上の電圧を供給する高電圧発生器は、大部分の場合、チャージポンプを用いて生成し、上記チャージポンプは発振器により発生したクロック信号に従って駆動される。
【０００３】
このようなチャージポンプの出力電圧を一定に維持するために、レギュレータ(regulator)を必要とする。一般的なレギュレーション方法の一つとしてチャージポンプの出力電圧と基準電圧を比較し、出力電圧が基準電圧より低ければ、発振器によりクロック信号が生成されてチャージポンプを駆動させ、レギュレータの出力電圧が基準電圧より高ければ、クロック信号の生成を遮断する方式を用いている。
【０００４】
但し、このような高電圧発生器の動作中に突然電源供給が中断される場合、チャージポンプから出力された高電圧が放電されず、レギュレータに含まれた比較部に入力端として入力され、トランジスタが劣化する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した問題を解決するために、電源電圧の供給遮断時にチャージポンプから出力された高電圧を放電させ得る高電圧放電部を含むレギュレータを提供することを目的とする。
【０００６】
また、上記レギュレータを含んで構成される高電圧発生器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前述した目的を達成するための本願発明のレギュレータは、チャージポンプの出力電圧を分配する電圧分配部と、基準電圧と上記電圧分配部の分配電圧のサイズを比較する比較部と、上記電圧分配部と接地端子を選択的に接続させるレギュレータ駆動部と、電源電圧の供給遮断時に上記比較部に印加される分配電圧を放電させる高電圧放電部を含むことを特徴とする。
【０００８】
また、前述した目的を達成するための本願発明の高電圧発生器は、チャージポンプの出力電圧を一定レベルの電圧で安定化させて出力するレギュレータを含む高電圧発生器において、上記レギュレータは、チャージポンプの出力電圧を分配する電圧分配部と、基準電圧と上記電圧分配部の分配電圧のサイズを比較してクロック駆動部を動作させる制御信号を出力する比較部と、上記電圧分配部と接地端子を選択的に接続させるレギュレータ駆動部と、電源電圧の供給遮断時に上記比較部に印加される分配電圧を放電させる高電圧放電部を含むことを特徴とする。
【０００９】
また、前述した目的を達成するための本願発明の高電圧発生器は、チャージポンプの出力電圧を一定レベルの電圧で安定化させて出力する第1のレギュレータ及び上記第1のレギュレーション電圧を一定レベルの電圧に変換して出力する第2のレギュレータを含む高電圧発生器において、上記第1のレギュレータはチャージポンプの出力電圧を分配して第1の分配電圧を出力する第1の電圧分配部と、基準電圧と上記第1の分配電圧のサイズを比較してクロック駆動部を動作させる制御信号を出力する第1の比較部と、上記第1の電圧分配部と接地端子を選択的に接続させる第1のレギュレータ駆動部と、電源電圧の供給遮断時に上記第1の比較部に印加される分配電圧を放電させる第1の高電圧放電部を含むことを特徴とする。
【発明の効果】
【００１０】
前述した本願発明の構成により、高電圧発生器の動作中に電源電圧の供給遮断時に高電圧が比較部に印加されることを遮断することができる。それにより、比較部を構成するトランジスタの劣化を防止することができ、高電圧発生器の誤動作を防止する効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、添付した図面を参照し、本願発明の望ましい実施例を詳しく考察する。
【００１２】
図1は、通常用いられる高電圧発生器を示した回路図である。
【００１３】
上記高電圧発生器(100)は、発振器(110)、クロック駆動部(120)、チャージポンプ(130)、及びレギュレータ(140)を含む。
【００１４】
上記発振器(110)は、特定周期のクロック信号(CLK1)を生成してクロック駆動部(120)に伝達する。
【００１５】
上記クロック駆動部(120)は、レギュレータに含まれた比較部(142)の出力信号に従って上記クロック信号(CLK1)を遅延させ、相反したレベルの二つのクロック信号(CLK2及びCLK2b)を出力する。このために、n個のインバータが直列接続された第1のインバータグループと、n+1個のインバータが直列接続された第2のインバータグループを含む(図示せず)。
【００１６】
上記チャージポンプ(130)は、クロック駆動部(120)から出力されたレベルが異なる二つのクロック信号(CLK2及びCLK2b)によりポンピング動作を実施し、所定のポンピング電圧(VPP)を出力する。
【００１７】
上記レギュレータ(140)は、チャージポンプの出力電圧を一定レベルの電圧で安定化させる。
【００１８】
上記レギュレータ(140)は、上記チャージポンプの出力電圧を分配して分配電圧(VDIV)を出力する電圧分配部(144)と、上記分配電圧(VDIV)と基準電圧(VREF)を比較して上記クロック駆動部(120)の動作を制御する比較部(142)、レギュレータの動作如何を制御するレギュレータ駆動部(146)を含む。
【００１９】
上記電圧分配部(144)は、直列に連結された多数の抵抗(R0, R1)を含み、これら抵抗の比により上記比較部(142)に入力される分配電圧(VDIV)を出力する。このために、ポンピング電圧の出力端(VPP)と接地の間に直列に連結された多数の第1及び第2の抵抗(R0, R1)を含み、これら抵抗の比により上記比較部(142)に入力される分配電圧(VDIV)を出力する。
【００２０】
上記レギュレータ駆動部(146)は、上記電圧分配部の第2の抵抗と接地の間に接続されたNMOSトランジスタ(N146)を含む。上記レギュレータ駆動部(146)は、NMOSトランジスタのゲートに印加されるハイレベルの制御信号(REG_ON)に応答して上記電圧分配部と接地とを選択的に接続させてレギュレータを正常に動作させる。
【００２１】
上記比較部(142)は、基準電圧(VREF)と分配電圧(VDIV)を比較し、基準電圧がより大きい場合、ハイレベル信号を上記クロック駆動部(120)に出力させる。
【００２２】
上記比較部の構成をさらに詳しく考察する。
【００２３】
図2は、通常の高電圧発生器に含まれた比較部を詳しく示した回路図である。
【００２４】
上記比較部は正の端子に入力される第1の電圧(V+)が印加される第1のNMOSトランジスタ(N210)と負の端子に入力される第2の電圧(V-)が印加される第2のNMOSトランジスタ(N220)を含む。また、上記第1及び第2のNMOSトランジスタのソース接続端子と接地端子の間に接続された定電流源(230)を含む。
【００２５】
また、上記第1のNMOSトランジスタと電源電圧端子のと間に接続された第1のPMOSトランジスタ(P210)と、上記第2のNMOSトランジスタと電源電圧端子との間に接続された第2のPMOSトランジスタ(P220)を含む。この時、上記第1及び第2のPMOSトランジスタのソース及びゲートは互いに接続されており、上記第1のPMOSトランジスタはゲートとドレインが接続される。
【００２６】
この時、上記第2のNMOSトランジスタと第2のPMOSトランジスタの接続端子の電圧が出力電圧(Vout)となる。
【００２７】
動作を詳察すれば、上記第1の電圧(V+)が第2の電圧(V-)より大きい場合には、上記第1のNMOSトランジスタを介して流れる電流がさらに大きくなり、第2のNMOSトランジスタを介して流れる電流はさらに小さくなり、出力電圧(Vout)としてハイレベル電圧が出力される。
【００２８】
しかし、上記第1の電圧(V+)が第2の電圧(V-)より小さい場合には、上記第1のNMOSトランジスタを介して流れる電流がさらに小さくなり、第2のNMOSトランジスタを介して流れる電流はより大きくなり、出力電圧(Vout)としてロウレベル電圧が出力される。
【００２９】
このような比較部(142)の特性を用いて第1の電圧と第2の電圧のサイズを比較する。
【００３０】
これを用いて、上記基準電圧(VREF)としては、分配電圧(VDIV)と同一の電圧を印加することにより、実際に入力される分配電圧と基準電圧のサイズを比較する。
【００３１】
このような構成により最終のポンピング電圧(VPP)の値は、次のような数式を有し、この電圧が上記高電圧発生器の出力電圧となる。
【００３２】
2009044948.tif 000003
【００３３】
図3は、通常の高電圧発生器に供給される電源電圧の供給の中断時に示される問題を説明するための図である。
【００３４】
示された通り、電源電圧の供給が中断されれば、上記駆動部(146)に印加される制御信号がロウレベルに遷移され、該当トランジスタがターンオンされない。従って、電圧分配部と接地の間の接続を遮断する。
【００３５】
このように電圧分配部と接地の間の接続が遮断されることにより、上記チャージポンプにより出力される高電圧が接地に流れられず、上記比較部の負の端子に印加される。一方、先に詳察した通り、比較部の負の端子に入力される電圧は、NMOSトランジスタのゲートに直接印加されるが、通常、チャージポンプから出力される電圧は略20V程度の高電圧であるため、このような電圧が上記NMOSトランジスタのゲートに直接印加される場合、該当トランジスタが劣化して誤動作を引き起こす恐れがある。
【００３６】
従って、電源電圧の供給が中断される場合にもチャージポンプの高電圧が放電され得るようにする装置を提供する必要性がある。
【００３７】
図4は、本願発明の一実施例による高電圧発生器を示した回路図である。
【００３８】
上記高電圧発生器(400)は、発振器(410)、クロック駆動部(420)、チャージポンプ(430)、レギュレータ(440)を含む。
【００３９】
上記発振器(410)は、特定周期のクロック信号(CLK1)を生成してクロック駆動部(420)に伝達する。
【００４０】
上記クロック駆動部(420)は、レギュレータに含まれた比較部(442)の出力信号に従って上記クロック信号(CLK1)を遅延させ、相反したレベルの二つのクロック信号(CLK2及びCLK2b)を出力する。このために、n個のインバータが直列接続された第1のインバータグループと、n+1個のインバータが直列接続された第2のインバータグループを含む(図示せず)。
【００４１】
上記チャージポンプ(430)は、クロック駆動部(420)から出力されたレベルが異なる二つのクロック信号(CLK2及びCLK2b)によりポンピング動作を実施し、所定のポンピング電圧(VPP)を出力する。
【００４２】
上記レギュレータ(440)は、ポンピング電圧を一定レベルの電圧に安定化させる。
【００４３】
上記レギュレータ(440)は、上記ポンピング電圧を分配して分配電圧(VDIV)を出力する電圧分配部(444)、上記分配電圧(VDIV)と基準電圧(VREF)を比較して上記クロック駆動部(420)の動作を制御する比較部(442)、レギュレータの動作如何を制御するレギュレータ駆動部(446)及び電源電圧の供給遮断時に上記分配電圧が印加される比較部の一方の端子に印加される電圧を放電させる高電圧放電部(448)を含む。
【００４４】
上記電圧分配部(444)は、直列に連結された多数の抵抗(R0, R1)を含み、これら抵抗の比により上記比較部(442)に入力される分配電圧(VDIV)を出力する。このため、ポンピング電圧の出力端(VPP)と接地の間に直列に連結された多数の第1及び第2の抵抗(R0, R1)を含み、これら抵抗の比により上記比較部(442)に入力される分配電圧(VDIV)を出力する。
【００４５】
上記抵抗の比は、使用者の選択に応じて変更して設計することができる。
【００４６】
ただし、上記抵抗の比により上記分配電圧のレベルが変わり、それにより、上記放電部の構成も変わることがある。これに関する詳細な内容は、放電部に関する説明部分で詳察する。
【００４７】
上記レギュレータ駆動部(446)は、上記電圧分配部の第2の抵抗と接地の間に接続されたNMOSトランジスタ(N446)を含む。上記レギュレータ駆動部(446)は、NMOSトランジスタのゲートに印加されるハイレベルの制御信号(REG_ON)に応答して上記電圧分配部と接地とを接続させ、レギュレータが正常に動作するようにする。
【００４８】
この時、電源電圧の供給時にはハイレベルの制御信号が印加されるため、上記レギュレータ駆動部は電圧分配部と接地端子を接続させる。しかし、電源電圧の供給遮断時にはロウレベルの制御信号が印加されるため、上記レギュレータ駆動部は電圧分配部と接地端子の接続を遮断させる。
【００４９】
上記比較部(442)は、基準電圧(VREF)と分配電圧(VDIV)を比較し、基準電圧がさらに大きい場合、ハイレベル信号を上記クロック駆動部(420)に出力させる。
【００５０】
上記比較部の構成は、図2のものとほぼ同一であるため、これに関する詳しい説明は省略する。
【００５１】
一方、上記高電圧放電部(448)は、上記電圧分配部の分配電圧が印加される比較部の一方の端子(VDIV)と電源電圧端子との間に接続されるダイオード(N448)を含む。この時、上記ダイオードは、ドレインとゲートがダイオード接続されたNMOSトランジスタとして具現される。
【００５２】
上記高電圧放電部(448)は、電源電圧が正常に印加される場合には動作せず、電源電圧が印加されない場合に限って上記分配電圧が印加される比較部の一方の端子(VDIV)に印加される電圧を放電させる役割をする。即ち、比較部の一方の端子に印加される高電圧を他の経路に放電させる。
【００５３】
図面を通じて上記高電圧放電部の動作をさらに詳しく考察する。
【００５４】
図5aは、電源電圧の供給時の高電圧放電部の動作を示した図面であり、図5bは、電源電圧の供給の遮断時の高電圧放電部の動作を示した図である。
【００５５】
電源電圧の供給時には、上記比較部の一方の端子に印加される電圧が電源電圧(VCC)とダイオードのしきい値電圧(Vtn)の和より小さいため、上記ダイオードがターンオンされない。従って、高電圧放電部を通じた放電は行われない。
【００５６】
一方、電源電圧の供給の遮断時には、上記比較部の一方の端子に印加される電圧は、上記電源電圧(VCC)とダイオードのしきい値電圧(Vtn)の和より大きいため、上記ダイオードがターンオンされる。この時、上記電源電圧は接地電圧レベルを有する。従って、高電圧放電部を通じて上記ノードに印加される電圧が放電される。
【００５７】
この時、上記比較部の一方の端子に印加される電圧のサイズは、電圧分配部の構成により変わるところ、これについて詳察する。
【００５８】
例えば、上記電圧分配部の第1の抵抗(R0)と第2の抵抗(R1)の比が19:1であり、チャージポンプから出力される電圧が20Vであれば、第1の抵抗により電圧降下される量が19Vであるため、分配電圧(VDIV)は1Vとなる。これは、電源電圧が印加されている正常な動作で示される電圧値である。しかし、電源電圧の印加が中断される場合には、先に詳察した通り、電圧分配部と接地の間の接続が遮断され、20Vの電圧がそのまま比較部に印加される。
【００５９】
このように電圧分配部の構成により、分配電圧(VDIV)のサイズは変わることがある。
【００６０】
従って、それにより、ダイオードのしきい値電圧も相異に設計しなければならない。即ち、電源電圧が供給される時点では、ダイオードがターンオンされないように電源電圧とダイオードしきい値電圧の和が分配電圧より大きいようにしきい値電圧値を有するようにする。
【００６１】
また、電源電圧の供給が遮断される時点では、ダイオードがターンオンされるように、ポンプ電圧が電源電圧とダイオードしきい値電圧の和より大きいようにしきい値電圧値を有させる。
【００６２】
この時、しきい値電圧値の調節は、しきい値の電圧値自体を相異に有するダイオードを接続することにより可能であり得る。または、複数のダイオードを直列接続することにより可能なこともある。
【００６３】
図6は、本願発明の他の実施例による高電圧放電部を示した回路図である。
【００６４】
示された通り、複数のダイオード(D1,・・・,Dn-1, Dn)を直列接続させれば、接続されたダイオードの個数だけしきい値電圧の値が大きくなる。即ち、総しきい値電圧の和は、Vth1+Vth2+・・・+Vthn-1+Vthnとなる。
【００６５】
従って、電源電圧が供給される時点での分配電圧の値が大きくなる場合には、ダイオードの接続個数を増加させ、しきい値電圧のサイズを大きくすることができる。
【００６６】
図7は、本願発明の他の実施例による高電圧発生器を示した回路図である。
【００６７】
上記高電圧発生器(700)は、発振器(710)、クロック駆動部(720)、チャージポンプ(730)、第1のレギュレータ(740)及び第2のレギュレータ(760)を含む。
【００６８】
上記発振器(710)は、特定周期のクロック信号(CLK1)を生成してクロック駆動部(120)に伝達する。
【００６９】
上記クロック駆動部(720)は、第1のレギュレータに含まれた第1の比較部(742)の出力信号に従って上記クロック信号(CLK1)を遅延させ、相反したレベルの二つのクロック信号(CLK2及びCLK2b)を出力する。このため、n個のインバータが直列接続された第1のインバータグループと、n+1個のインバータが直列接続された第2のインバータグループを含む(図示せず)。
【００７０】
上記チャージポンプ(730)は、クロック駆動部(720)から出力されたレベルが異なる二つのクロック信号(CLK2及びCLK2b)によりポンピング動作を行い、所定のポンピング電圧(VPP)を出力する。
【００７１】
上記第1のレギュレータ(740)は、ポンピング電圧を一定レベルの電圧に安定化させて第1のレギュレーション電圧を供給する。
【００７２】
上記第1のレギュレータ(740)は、上記ポンピング電圧を分配して第1の分配電圧(VDIV1)を出力する第1の電圧分配部(744)と、上記第1の分配電圧(VDIV1)と第1の基準電圧(VREF1)を比較して上記クロック駆動部(720)の動作を制御する第1の比較部(742)、レギュレータの動作如何を制御する第1のレギュレータ駆動部(746)及び電源電圧の供給遮断時に上記第1の分配電圧が印加される第1の比較部の一方の端子に印加される電圧を放電させる第1の高電圧放電部(748)を含む。
【００７３】
上記第1の電圧分配部(744)は、直列に連結された多数の抵抗(R0, R1)を含み、これら抵抗の比により上記第1の比較部(742)に入力される第1の分配電圧(VDIV1)を出力する。このために、ポンピング電圧の出力端(VPP)と接地の間に直列に連結された多数の第1及び第2の抵抗(R0, R1)を含み、これら抵抗の比により上記第1の比較部(742)に入力される第1の分配電圧(VDIV1)を出力する。
【００７４】
上記第1の比較部(742)は、第1の基準電圧(VREF1)と第1の分配電圧(VDIV1)を比較して第1の基準電圧がより大きい場合、ハイレベル信号を上記クロック駆動部(720)に出力させる。
【００７５】
この時、上記第1の基準電圧(VREF1)としては、第1の分配電圧(VDIV1)と同一の電圧を印加することにより、実際に入力される第1の分配電圧と第1の基準電圧のサイズを比較する。一方、上記第1の比較部(742)の構成は、図2の比較部と同一に構成されるところ、これに関する詳しい説明は省略する。
【００７６】
このような構成により、最終のポンピング電圧(VPP)の値は、次のような数式を有し、この電圧が第1のレギュレーション電圧となる。
【００７７】
2009044948.tif 000004
【００７８】
一方、上記第1の高電圧放電部(748)は、上記第1の電圧分配部の分配電圧が印加される第1の比較部の一方の端子(VDIV1)と電源電圧端子(VCC)との間に接続されるダイオードを含む。この時、上記ダイオードは、ダイオード接続されたNMOSトランジスタとして具現される。図面には、二つのダイオードが直列接続されたものと示されているが、設計者の選択に応じて一つのダイオードだけでも十分に構成することができ、三個以上のダイオードを直列接続させたもので構成することもできる。
【００７９】
上記第1の高電圧放電部(748)は、電源電圧が正常に印加される場合には動作せず、電源電圧が印加されない場合に限って上記分配電圧が印加される比較部の一方の端子(VDIV1)に印加される電圧を放電させる役割をする。即ち、比較部の一方の端子に印加される高電圧を他の経路に放電させる。
【００８０】
上記第1の高電圧放電部(748)の具体的な動作は、図5a及び5bとほぼ同一であるため、それに関する詳しい説明は省略する。
【００８１】
上記第1のレギュレータの場合、チャージポンプの動作如何のみを制御することにより、第1のレギュレーション電圧を出力するため、出力のリップル(ripple)が甚だしいという短所がある。これを除去するために、電流制御方法を用いた方式の第2のレギュレータを追加で構成する。
【００８２】
上記第2のレギュレータ(760)は、上記第1のレギュレーション電圧を一定レベルの電圧に変換して上記第2のレギュレーション電圧を出力させる。
【００８３】
上記第2のレギュレータ(760)は、上記第1のレギュレータの出力端と接地端子の間につながる電流経路を形成する電流遮断部(764)と、第2のレギュレータの出力端の電圧を分配して第2の分配電圧を出力する第2の電圧分配部(766)と、上記第2の分配電圧と第2の基準電圧を比較して上記電流遮断部の動作を制御する第2の比較部(762)と、上記電流経路の形成如何により上記第1のレギュレーション電圧を第2のレギュレータの出力端に供給または遮断する電圧供給部(765)と、レギュレータの動作如何を制御する第2のレギュレータ駆動部(768)及び電源電圧の供給遮断時に上記第2の分配電圧が印加される第2の比較部の一方の端子に印加される電圧を放電させる第2の高電圧放電部(779)を含む。
【００８４】
上記第2の電圧分配部(766)は、直列に連結された多数の抵抗(R2, R3)を含み、これら抵抗の比により上記第2のレギュレーション電圧を分配して第2の分配電圧(VDIV2)を出力する。このために、出力端(VREG)と接地の間に直列に連結された多数の第3及び第4の抵抗(R2, R3)を含み、これら抵抗の比により上記第2の比較部(762)に入力される第2の分配電圧(VDIV2)を出力する。
【００８５】
上記第2の比較部(762)は、上記第2の分配電圧と第2の基準電圧(VREF2)を比較して電流遮断部(764)の動作を制御する。
【００８６】
この時、上記第2の基準電圧(VREF2)としては、第2の分配電圧(VDIV2)と同一の電圧を印加することにより、実際に入力される第2の分配電圧と第2の基準電圧のサイズを比較する。従って、比較結果に応じて、第2の分配電圧が第2の基準電圧より大きければハイレベル電圧を出力し、第2の分配電圧が第2の基準電圧より小さければロウレベル電圧を出力する。
【００８７】
一方、上記電流遮断部(764)は、上記第1のレギュレータの出力端と接地端子の間につながる電流経路を形成する。このため、第2の比較部の出力電圧に応答してターンオンされるNMOSトランジスタ(N764)を含む。上記NMOSトランジスタ(N764)は、電圧供給部(765)と接地の間に接続され、ハイレベル信号に応答してターンオンされることにより、チャージポンプの出力端から接地につながる電流経路を形成する。上記NMOSトランジスタ(N764)と接地の間には電流の逆流を防止するためのダイオード(D764)をさらに含むことができる。
【００８８】
従って、上記第2の比較部(762)の比較結果に応じて、第2の分配電圧が第2の基準電圧より大きければハイレベル電圧が出力されるため、上記電流遮断部(764)を通じて電流経路が形成される。この時、上記形成された電流経路を通じて流れる電流のサイズは、第2の分配電圧が第2の基準電圧より大きいほどより大きくなる。また、電流経路が形成されることにより、第1のレギュレーション電圧(VPP)のレベルは低くなる。
【００８９】
一方、第2の分配電圧が第2の基準電圧より小さければ、ロウレベル電圧が出力されるため、上記NMOSトランジスタ(N764)がターンオフされ、電流経路が遮断される。
【００９０】
上記電圧供給部(765)は、上記電流経路の形成如何により上記第1のレギュレーション電圧(VPP)を第2のレギュレータの出力端(VREG)に供給または遮断する。
【００９１】
このために、上記電圧供給部(765)は、チャージポンプの出力端(VPP)と電流遮断部(764)の間に接続された抵抗(R4)、上記チャージポンプの出力端とレギュレータの出力端(VREG)の間に接続され、上記抵抗(R4)と電流遮断部(764)の接続ノードの電圧がゲートに印加されるNMOSトランジスタ(N765)を含む。
【００９２】
上記電圧供給部(765)は、上記電流経路が形成されない場合には、第1のレギュレーション電圧が上記NMOSトランジスタ(N765)のゲートに直接印加され、該当トランジスタをターンオンさせることにより、第1のレギュレーション電圧が第2のレギュレータの出力端(VREG)に供給されるようにする。
【００９３】
しかし、上記電流経路が形成された場合には、上記NMOSトランジスタ(N765)のゲートに印加される電圧レベルが低く該当トランジスタをターンオンさせないため、第1のレギュレーション電圧が第2のレギュレータの出力端(VREG)に供給されない。
【００９４】
このようなレギュレータの構成により出力される電圧(VREG)は、次の通りである。
【００９５】
2009044948.tif 000005
【００９６】
一方、上記第2の高電圧放電部(769)は、上記第2の電圧分配部の分配電圧が印加される第2の比較部の一方の端子(VDIV2)と電源電圧端子(VCC)の間に接続されるダイオードを含む。この時、上記ダイオードは、ダイオードが接続されたNMOSトランジスタとして具現される。図面には二つのダイオードが直列接続されたものと示されているが、設計者の選択に応じて一つのダイオードだけでも十分に構成することができ、三個以上のダイオードを直列接続させたもので構成することもできる。
【００９７】
上記第2の高電圧放電部(769)は、電源電圧が正常に印加される場合には動作せず、電源電圧が印加されない場合に限って上記分配電圧が印加される比較部の一方の端子(VDIV2)に印加される電圧を放電させる役割をする。即ち、比較部の一方の端子に印加される高電圧を他の経路に放電させる。
【００９８】
上記第2の高電圧放電部(769)の具体的な動作は図5a及び5bとほぼ同一であるため、それに関する詳しい説明は省略する。
【００９９】
図8は、本願発明と従来発明の高電圧発生器の電源電圧の供給如何による動作変化を実験した結果を示した波形図である。
【０１００】
上記波形図は、不揮発性メモリ装置のプログラム動作時に高電圧発生器が供給する電圧を示している。
【０１０１】
まず、従来発明の場合、電源電圧の供給時点には、選択されたワードラインにハイレベル電圧を供給し、非選択のワードラインにロウレベル電圧を供給する。しかし、電源電圧が遮断される時点には、上記チャージポンプに印加される電圧がそのまま比較部の一方の端子(VDIV)に印加され、これは、比較部に含まれたトランジスタのブレークダウン電圧を遥かに超える電圧となる。
【０１０２】
一方、本発明の場合、電源電圧の供給時点には選択されたワードラインにハイレベル電圧を供給し、非選択のワードラインにロウレベル電圧を供給するという点は、従来の発明と同じである。しかし、電源電圧が遮断される時点には高電圧放電部が動作し、上記チャージポンプに印加される高電圧が高電圧放電部を通じて放電されるため、比較部の一方の端子(VDIV)に印加される電圧は、従来の発明に比べて遥かに低くなる。
【図面の簡単な説明】
【０１０３】
【図１】通常用いられる高電圧発生器を示した回路図である。
【図２】通常の高電圧発生器に含まれた比較部を詳しく示した回路図である。
【図３】通常の高電圧発生器に供給される電源電圧の供給の中断時に示される問題を説明するための図である。
【図４】本願発明の一実施例による高電圧発生器を示した回路図である。
【図５ａ】電源電圧の供給時の高電圧放電部の動作を示した図である。
【図５ｂ】電源電圧の供給の遮断時の高電圧放電部の動作を示した図である。
【図６】本願発明の他の実施例による高電圧放電部を示した回路図である。
【図７】本願発明の他の実施例による高電圧発生器を示した回路図である。
【図８】本願発明と従来発明の高電圧発生器の電源電圧の供給如何による動作変化を実験した結果を示した波形図である。
【符号の説明】
【０１０４】
400, 700:高電圧発生器
410, 710:発振器
420, 720:クロック駆動部
430, 730:チャージポンプ
440:レギュレータ              
442:比較部
444:電圧分配部
446:レギュレータ駆動部
448:高電圧放電部
740:第1のレギュレータ
742:第1の比較部
744:第1の電圧分配部
746:第1のレギュレータ駆動部
748:第1の高電圧放電部
760:第2のレギュレータ
762:第2の比較部
764:電流遮断部
765:電圧供給部
766:第2の電圧分配部
768:第2のレギュレータ駆動部
769:第2の高電圧放電部
【図１】
2009044948.tif 000006
【図２】
2009044948.tif 000007
【図３】
2009044948.tif 000008
【図４】
2009044948.tif 000009
【図５ａ】
2009044948.tif 000010
【図５ｂ】
2009044948.tif 000011
【図６】
2009044948.tif 000012
【図７】
2009044948.tif 000013
【図８】
2009044948.tif 000014